--- /srv/rebuilderd/tmp/rebuilderdPZN6DH/inputs/libd3dadapter9-mesa_25.0.7-2_armel.deb +++ /srv/rebuilderd/tmp/rebuilderdPZN6DH/out/libd3dadapter9-mesa_25.0.7-2_armel.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2025-06-17 09:07:43.000000 debian-binary │ -rw-r--r-- 0 0 0 1052 2025-06-17 09:07:43.000000 control.tar.xz │ --rw-r--r-- 0 0 0 4744372 2025-06-17 09:07:43.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 4742432 2025-06-17 09:07:43.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/lib/arm-linux-gnueabi/d3d/d3dadapter9.so.1.0.0 │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,16 +1,16 @@ │ │ │ │ │ │ │ │ Elf file type is DYN (Shared object file) │ │ │ │ Entry point 0x0 │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x149ab0c 0x0149ab0c 0x0149ab0c 0x04208 0x04208 R 0x4 │ │ │ │ - LOAD 0x000000 0x00000000 0x00000000 0x149ed18 0x149ed18 R E 0x10000 │ │ │ │ + ARM_EXIDX 0x149ab5c 0x0149ab5c 0x0149ab5c 0x04208 0x04208 R 0x4 │ │ │ │ + LOAD 0x000000 0x00000000 0x00000000 0x149ed68 0x149ed68 R E 0x10000 │ │ │ │ LOAD 0x14aaf74 0x014aaf74 0x014aaf74 0x7953a 0x22e8b4 RW 0x10000 │ │ │ │ DYNAMIC 0x150fea0 0x0150fea0 0x0150fea0 0x00160 0x00160 RW 0x4 │ │ │ │ NOTE 0x000134 0x00000134 0x00000134 0x00024 0x00024 R 0x4 │ │ │ │ TLS 0x14aaf74 0x014aaf74 0x014aaf74 0x00000 0x0000c R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x14aaf74 0x014aaf74 0x014aaf74 0x6508c 0x6508c R 0x1 │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -9,20 +9,20 @@ │ │ │ │ [ 4] .dynstr STRTAB 000033a8 0033a8 004dbd 00 A 0 0 1 │ │ │ │ [ 5] .gnu.version VERSYM 00008166 008166 000646 02 A 3 0 2 │ │ │ │ [ 6] .gnu.version_r VERNEED 000087ac 0087ac 0002e0 00 A 4 9 4 │ │ │ │ [ 7] .rel.dyn REL 00008a8c 008a8c 02fc50 08 A 3 0 4 │ │ │ │ [ 8] .rel.plt REL 000386dc 0386dc 001740 08 AI 3 22 4 │ │ │ │ [ 9] .init PROGBITS 00039e1c 039e1c 00000c 00 AX 0 0 4 │ │ │ │ [10] .plt PROGBITS 00039e28 039e28 0022fc 04 AX 0 0 4 │ │ │ │ - [11] .text PROGBITS 0003c130 03c130 ce2e00 00 AX 0 0 16 │ │ │ │ - [12] .fini PROGBITS 00d1ef30 d1ef30 000008 00 AX 0 0 4 │ │ │ │ - [13] .rodata PROGBITS 00d1ef40 d1ef40 777a25 00 A 0 0 16 │ │ │ │ - [14] .ARM.extab PROGBITS 01496968 1496968 0041a2 00 A 0 0 4 │ │ │ │ - [15] .ARM.exidx ARM_EXIDX 0149ab0c 149ab0c 004208 00 AL 11 0 4 │ │ │ │ - [16] .eh_frame PROGBITS 0149ed14 149ed14 000004 00 A 0 0 4 │ │ │ │ + [11] .text PROGBITS 0003c130 03c130 ce2e40 00 AX 0 0 16 │ │ │ │ + [12] .fini PROGBITS 00d1ef70 d1ef70 000008 00 AX 0 0 4 │ │ │ │ + [13] .rodata PROGBITS 00d1ef80 d1ef80 777a35 00 A 0 0 16 │ │ │ │ + [14] .ARM.extab PROGBITS 014969b8 14969b8 0041a2 00 A 0 0 4 │ │ │ │ + [15] .ARM.exidx ARM_EXIDX 0149ab5c 149ab5c 004208 00 AL 11 0 4 │ │ │ │ + [16] .eh_frame PROGBITS 0149ed64 149ed64 000004 00 A 0 0 4 │ │ │ │ [17] .tbss NOBITS 014aaf74 14aaf74 00000c 00 WAT 0 0 4 │ │ │ │ [18] .init_array INIT_ARRAY 014aaf74 14aaf74 000038 04 WA 0 0 4 │ │ │ │ [19] .fini_array FINI_ARRAY 014aafac 14aafac 000004 04 WA 0 0 4 │ │ │ │ [20] .data.rel.ro PROGBITS 014aafb0 14aafb0 064ef0 00 WA 0 0 8 │ │ │ │ [21] .dynamic DYNAMIC 0150fea0 150fea0 000160 08 WA 4 0 4 │ │ │ │ [22] .got PROGBITS 01510000 1510000 001a60 04 WA 0 0 4 │ │ │ │ [23] .data PROGBITS 01511a60 1511a60 012a4e 00 WA 0 0 8 │ │ │ ├── readelf --wide --dynamic {} │ │ │ │ @@ -13,15 +13,15 @@ │ │ │ │ 0x00000001 (NEEDED) Shared library: [libstdc++.so.6] │ │ │ │ 0x00000001 (NEEDED) Shared library: [libm.so.6] │ │ │ │ 0x00000001 (NEEDED) Shared library: [libgcc_s.so.1] │ │ │ │ 0x00000001 (NEEDED) Shared library: [libc.so.6] │ │ │ │ 0x00000001 (NEEDED) Shared library: [ld-linux.so.3] │ │ │ │ 0x0000000e (SONAME) Library soname: [d3dadapter9.so.1] │ │ │ │ 0x0000000c (INIT) 0x39e1c │ │ │ │ - 0x0000000d (FINI) 0xd1ef30 │ │ │ │ + 0x0000000d (FINI) 0xd1ef70 │ │ │ │ 0x00000019 (INIT_ARRAY) 0x14aaf74 │ │ │ │ 0x0000001b (INIT_ARRAYSZ) 56 (bytes) │ │ │ │ 0x0000001a (FINI_ARRAY) 0x14aafac │ │ │ │ 0x0000001c (FINI_ARRAYSZ) 4 (bytes) │ │ │ │ 0x6ffffef5 (GNU_HASH) 0x158 │ │ │ │ 0x00000005 (STRTAB) 0x33a8 │ │ │ │ 0x00000006 (SYMTAB) 0x178 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,4 +1,4 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 80f557eb377272862bb93c294d94766796f61a8f │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: bbcb9d525cc78c9b883552da082a35792551b622 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -692,39 +692,39 @@ │ │ │ │ GLIBC_2.38 │ │ │ │ LLVM_19.1 │ │ │ │ GLIBC_2.29 │ │ │ │ 43333333VUUUUUUU │ │ │ │ 43333333VUUUUUUU │ │ │ │ 43333333VUUUUUUU │ │ │ │ 43333333VUUUUUUU │ │ │ │ -DF24GRGBUYVYRGBGI │ │ │ │ +DF24GRGBUYVYRGBG │ │ │ │ RESZATOC │ │ │ │ -NULLDXT4Z │ │ │ │ +NULLDXT4 │ │ │ │ GET4GET1 │ │ │ │ CNULL,70 │ │ │ │ GET4GET1 │ │ │ │ DF24GRGBUYVYRGBG │ │ │ │ DXT3DXT4h │ │ │ │ GRGBUYVYRGBG │ │ │ │ -DF24GRGBUYVYRGBG │ │ │ │ +DF24GRGBUYVYRGBGX │ │ │ │ DF24GRGBUYVYRGBG │ │ │ │ YUY2DXT3 │ │ │ │ DXT4NULL1 │ │ │ │ DXT3DXT4 │ │ │ │ DF24GRGBUYVYRGBG │ │ │ │ -GRGBUYVYRGBGlf │ │ │ │ +GRGBUYVYRGBG │ │ │ │ DXT3DXT4YUY21 │ │ │ │ NULLINTZDF16 │ │ │ │ DF16DF24NULL' │ │ │ │ DF24GRGBUYVYRGBGh │ │ │ │ UUUU3333 │ │ │ │ 3333UUUU │ │ │ │ UUUUUUUU │ │ │ │ UUUUUUUUM │ │ │ │ -UUUUTUUUp, │ │ │ │ +UUUUTUUUx, │ │ │ │ igdumd32.dll │ │ │ │ vm3dum.dll │ │ │ │ atiumdag.dll │ │ │ │ nvd3dum.dll │ │ │ │ Haswell Mobile │ │ │ │ Intel(R) Haswell Mobile │ │ │ │ Ivybridge Server │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -67,17 +67,17 @@ │ │ │ │ beq 3c238 │ │ │ │ ldr r4, [r0] │ │ │ │ mov r1, #12 │ │ │ │ bl 3b1bc │ │ │ │ mov r0, r4 │ │ │ │ b 3c21c │ │ │ │ add r0, r5, #60 @ 0x3c │ │ │ │ - bl cad0bc │ │ │ │ + bl cad104 │ │ │ │ mov r0, r5 │ │ │ │ - bl c80ff8 │ │ │ │ + bl c81040 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr ip, [pc, #824] @ 3c59c │ │ │ │ ldr r2, [pc, #824] @ 3c5a0 │ │ │ │ @@ -145,15 +145,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ ldr fp, [r4, #-8] │ │ │ │ bne 3c2d0 │ │ │ │ ldr r1, [pc, #596] @ 3c5c0 │ │ │ │ mov r2, fp │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #12 │ │ │ │ - bl 494390 │ │ │ │ + bl 4943d8 │ │ │ │ ldr r5, [sp, #16] │ │ │ │ cmp r5, #0 │ │ │ │ beq 3c340 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b 3c2ec │ │ │ │ ldr r3, [pc, #560] @ 3c5c4 │ │ │ │ ldr r2, [pc, #560] @ 3c5c8 │ │ │ │ @@ -219,15 +219,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ ldr fp, [r4, #-8] │ │ │ │ bne 3c3fc │ │ │ │ ldr r1, [pc, #340] @ 3c5e8 │ │ │ │ mov r2, fp │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #20 │ │ │ │ - bl 4942e4 │ │ │ │ + bl 49432c │ │ │ │ ldr r6, [sp, #24] │ │ │ │ cmp r6, #0 │ │ │ │ beq 3c468 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ b 3c418 │ │ │ │ ldr r2, [pc, #304] @ 3c5ec │ │ │ │ ldr r3, [pc, #228] @ 3c5a4 │ │ │ │ @@ -258,54 +258,54 @@ │ │ │ │ cmp fp, r5 │ │ │ │ movge r5, #0 │ │ │ │ movlt r5, #1 │ │ │ │ b 3c430 │ │ │ │ ldr r3, [pc, #200] @ 3c5fc │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ - bl 4947c4 │ │ │ │ + bl 49480c │ │ │ │ ldr r2, [pc, #188] @ 3c600 │ │ │ │ ldr r3, [pc, #92] @ 3c5a4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ beq 3c598 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [pc, #152] @ 3c604 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ - bl 494980 │ │ │ │ + bl 4949c8 │ │ │ │ ldr r2, [pc, #140] @ 3c608 │ │ │ │ ldr r3, [pc, #36] @ 3c5a4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 3c560 │ │ │ │ bl 3a49c <__cxa_end_cleanup@plt> │ │ │ │ @ instruction: 0x014d3d90 │ │ │ │ cmpeq r0, ip, lsr r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strheq fp, [r8], #148 @ 0x94 @ │ │ │ │ + strdeq fp, [r8], #156 @ 0x9c @ │ │ │ │ cmpeq r0, r0, lsr #10 │ │ │ │ cmpeq sp, r0, asr sp │ │ │ │ cmpeq r0, r0, lsl #10 │ │ │ │ cmpeq r0, r0, ror #9 │ │ │ │ cmpeq r0, r4, ror #8 │ │ │ │ cmpeq r0, r8, asr #8 │ │ │ │ andeq r1, r0, ip, lsr #13 │ │ │ │ strheq r5, [sp, #-104] @ 0xffffff98 │ │ │ │ cmpeq r0, r0, lsl r4 │ │ │ │ cmpeq r0, r0, ror #7 │ │ │ │ - strdeq fp, [r8], #104 @ 0x68 @ │ │ │ │ + rsceq fp, r8, r0, asr #14 │ │ │ │ cmpeq r0, ip, asr #7 │ │ │ │ ldrheq sp, [r0, #-60] @ 0xffffffc4 │ │ │ │ @ instruction: 0x0150d39c │ │ │ │ cmpeq r0, r4, lsr #6 │ │ │ │ cmpeq r0, r8, lsl #6 │ │ │ │ cmpeq sp, ip, lsr fp │ │ │ │ ldrdeq r1, [r0], -r4 │ │ │ │ @@ -319,15 +319,15 @@ │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [pc, #60] @ 3c660 │ │ │ │ sub sp, sp, #12 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 499718 │ │ │ │ + bl 499760 │ │ │ │ ldr r5, [pc, #44] @ 3c664 │ │ │ │ ldr r3, [pc, #44] @ 3c668 │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ ldr r2, [pc, #36] @ 3c66c │ │ │ │ mov r0, r4 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -359,84 +359,84 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, fp │ │ │ │ mov r0, ip │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #300] @ 0x12c │ │ │ │ mov r3, #0 │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ ldr r1, [pc, #1356] @ 3cc24 │ │ │ │ add r3, sp, #136 @ 0x88 │ │ │ │ add r2, sp, #56 @ 0x38 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #85 @ 0x55 │ │ │ │ str r2, [sp, #28] │ │ │ │ str r3, [sp, #132] @ 0x84 │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ ldr r1, [pc, #1320] @ 3cc28 │ │ │ │ add r3, sp, #164 @ 0xa4 │ │ │ │ add r2, sp, #60 @ 0x3c │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #16] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #88 @ 0x58 │ │ │ │ str r2, [sp, #32] │ │ │ │ str r3, [sp, #160] @ 0xa0 │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ ldr r1, [pc, #1284] @ 3cc2c │ │ │ │ add r3, sp, #192 @ 0xc0 │ │ │ │ add r9, sp, #72 @ 0x48 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #20] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #84 @ 0x54 │ │ │ │ mov r2, r9 │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ ldr r1, [pc, #1248] @ 3cc30 │ │ │ │ add r3, sp, #220 @ 0xdc │ │ │ │ add r8, sp, #80 @ 0x50 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #24] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #82 @ 0x52 │ │ │ │ mov r2, r8 │ │ │ │ str r3, [sp, #216] @ 0xd8 │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ ldr r1, [pc, #1212] @ 3cc34 │ │ │ │ add r3, sp, #248 @ 0xf8 │ │ │ │ add r6, sp, #88 @ 0x58 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #83 @ 0x53 │ │ │ │ mov r2, r6 │ │ │ │ str r3, [sp, #244] @ 0xf4 │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ ldr r1, [pc, #1176] @ 3cc38 │ │ │ │ add r5, sp, #96 @ 0x60 │ │ │ │ mov r3, #81 @ 0x51 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r5 │ │ │ │ add r0, sp, #276 @ 0x114 │ │ │ │ str r3, [sp, #272] @ 0x110 │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ mov r3, #7 │ │ │ │ ldr r0, [pc, #1144] @ 3cc3c │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ add r4, sp, #104 @ 0x68 │ │ │ │ add r3, sp, #64 @ 0x40 │ │ │ │ str r5, [sp] │ │ │ │ str r4, [sp, #64] @ 0x40 │ │ │ │ add r0, pc, r0 │ │ │ │ ldm r3, {r1, r2} │ │ │ │ mov r3, r6 │ │ │ │ - bl 4a0d64 │ │ │ │ + bl 4a0dac │ │ │ │ add sl, sp, #300 @ 0x12c │ │ │ │ sub sl, sl, #28 │ │ │ │ ldr r0, [sl, #4] │ │ │ │ add r3, sl, #12 │ │ │ │ cmp r0, r3 │ │ │ │ beq 3c808 │ │ │ │ ldr r1, [sl, #12] │ │ │ │ @@ -455,59 +455,59 @@ │ │ │ │ bl 3ab74 <__aeabi_atexit@plt> │ │ │ │ ldr r1, [pc, #1040] @ 3cc4c │ │ │ │ mov r3, #0 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ ldr r1, [pc, #1016] @ 3cc50 │ │ │ │ mov r3, #1 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [sp, #132] @ 0x84 │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ ldr r1, [pc, #992] @ 3cc54 │ │ │ │ mov r3, #3 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [sp, #160] @ 0xa0 │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ ldr r1, [pc, #968] @ 3cc58 │ │ │ │ mov r3, #2 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r8 │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ ldr r1, [pc, #944] @ 3cc5c │ │ │ │ mov r3, #4 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r6 │ │ │ │ str r3, [sp, #216] @ 0xd8 │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ ldr r1, [pc, #920] @ 3cc60 │ │ │ │ mov r3, #5 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r5 │ │ │ │ str r3, [sp, #244] @ 0xf4 │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ ldr r0, [pc, #896] @ 3cc64 │ │ │ │ mov r3, #6 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ str r4, [sp, #72] @ 0x48 │ │ │ │ str r5, [sp] │ │ │ │ add r0, pc, r0 │ │ │ │ ldm r9, {r1, r2} │ │ │ │ mov r3, r6 │ │ │ │ - bl 4a0fd4 │ │ │ │ + bl 4a101c │ │ │ │ add r9, sp, #272 @ 0x110 │ │ │ │ sub r9, r9, #28 │ │ │ │ ldr r0, [r9, #4] │ │ │ │ add r3, r9, #12 │ │ │ │ cmp r0, r3 │ │ │ │ beq 3c924 │ │ │ │ ldr r1, [r9, #12] │ │ │ │ @@ -568,42 +568,42 @@ │ │ │ │ bl 3ab74 <__aeabi_atexit@plt> │ │ │ │ mov r3, #8 │ │ │ │ mov r0, sl │ │ │ │ str r9, [sp, #80] @ 0x50 │ │ │ │ str fp, [sp, #84] @ 0x54 │ │ │ │ ldm r8, {r1, r2} │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ - bl 49c0e4 │ │ │ │ + bl 49c12c │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ bl 3ab74 <__aeabi_atexit@plt> │ │ │ │ ldr r0, [pc, #608] @ 3cc8c │ │ │ │ mov r3, #5 │ │ │ │ add r0, pc, r0 │ │ │ │ str r9, [sp, #88] @ 0x58 │ │ │ │ str fp, [sp, #92] @ 0x5c │ │ │ │ ldm r6, {r1, r2} │ │ │ │ mov r6, r0 │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ - bl 49c0e4 │ │ │ │ + bl 49c12c │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ bl 3ab74 <__aeabi_atexit@plt> │ │ │ │ ldr r6, [pc, #560] @ 3cc90 │ │ │ │ ldr r3, [pc, #560] @ 3cc94 │ │ │ │ mov r2, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r6, pc, r6 │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ str r2, [sp, #100] @ 0x64 │ │ │ │ mov r0, r6 │ │ │ │ ldm r5, {r1, r2} │ │ │ │ - bl 49c0e4 │ │ │ │ + bl 49c12c │ │ │ │ ldr r2, [pc, #528] @ 3cc98 │ │ │ │ ldr r3, [pc, #396] @ 3cc18 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #300] @ 0x12c │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -699,45 +699,45 @@ │ │ │ │ b 3cb74 │ │ │ │ sub r5, r5, #28 │ │ │ │ add r0, r5, #4 │ │ │ │ bl 3ab50 , std::allocator >::_M_dispose()@plt> │ │ │ │ b 3cb80 │ │ │ │ cmpeq sp, r4, ror #18 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r2, sp, r8, lsr #31 │ │ │ │ + sbcseq r2, sp, r8, ror #31 │ │ │ │ cmpeq sp, ip, lsr r9 │ │ │ │ - sbceq sl, lr, r8, ror r9 │ │ │ │ - sbcseq r2, sp, r0, ror pc │ │ │ │ - sbcseq pc, ip, r0, lsl sl @ │ │ │ │ - sbcseq r2, sp, ip, asr #29 │ │ │ │ + strheq sl, [lr], #152 @ 0x98 │ │ │ │ + ldrheq r2, [sp], #240 @ 0xf0 │ │ │ │ + sbcseq pc, ip, r0, asr sl @ │ │ │ │ + sbcseq r2, sp, ip, lsl #30 │ │ │ │ + ldrsheq r2, [sp], #228 @ 0xe4 │ │ │ │ ldrheq r2, [sp], #228 @ 0xe4 │ │ │ │ - sbcseq r2, sp, r4, ror lr │ │ │ │ cmpeq r0, r4, ror #2 │ │ │ │ andeq r1, r0, ip, asr #16 │ │ │ │ cmpeq sp, r4, lsr r2 │ │ │ │ cmpeq r0, r0, lsl r1 │ │ │ │ - sbcseq pc, ip, ip, lsl #18 │ │ │ │ - ldrsheq pc, [ip], #136 @ 0x88 @ │ │ │ │ - sbcseq pc, ip, r4, ror #17 │ │ │ │ - ldrsbeq pc, [ip], #132 @ 0x84 @ │ │ │ │ - sbcseq pc, ip, r0, asr #17 │ │ │ │ - sbcseq pc, ip, ip, lsr #17 │ │ │ │ + sbcseq pc, ip, ip, asr #18 │ │ │ │ + sbcseq pc, ip, r8, lsr r9 @ │ │ │ │ + sbcseq pc, ip, r4, lsr #18 │ │ │ │ + sbcseq pc, ip, r4, lsl r9 @ │ │ │ │ + sbcseq pc, ip, r0, lsl #18 │ │ │ │ + sbcseq pc, ip, ip, ror #17 │ │ │ │ cmpeq r0, r0, lsr r0 │ │ │ │ andeq r1, r0, r4, ror r8 │ │ │ │ cmpeq sp, ip, lsl r1 │ │ │ │ ldrsbeq ip, [r0, #-248] @ 0xffffff08 │ │ │ │ cmpeq r0, ip, lsr #31 │ │ │ │ muleq r0, r4, r3 │ │ │ │ cmpeq r0, ip, asr pc │ │ │ │ cmpeq r0, r8, lsl pc │ │ │ │ andeq r1, r0, r0, lsl #19 │ │ │ │ ldrsbeq ip, [r0, #-228] @ 0xffffff1c │ │ │ │ cmpeq r0, ip, ror lr │ │ │ │ cmpeq r0, r8, lsr #28 │ │ │ │ - rsceq fp, r8, r8, lsr #31 │ │ │ │ + strdeq fp, [r8], #240 @ 0xf0 @ │ │ │ │ cmpeq sp, r0, ror r5 │ │ │ │ cmpeq sp, r0, lsr #10 │ │ │ │ cmpeq sp, r8, ror #8 │ │ │ │ b 3c670 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -755,37 +755,37 @@ │ │ │ │ ldr r8, [pc, #1064] @ 3d110 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r7 │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #164] @ 0xa4 │ │ │ │ mov r3, #0 │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ ldr r1, [pc, #1036] @ 3d114 │ │ │ │ add r4, sp, #80 @ 0x50 │ │ │ │ mov r3, #0 │ │ │ │ add r2, sp, #36 @ 0x24 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ ldr r1, [pc, #1008] @ 3d118 │ │ │ │ mov r3, #1 │ │ │ │ add r2, sp, #32 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #108 @ 0x6c │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ ldr r1, [pc, #984] @ 3d11c │ │ │ │ mov r3, #2 │ │ │ │ add r2, sp, #28 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #136 @ 0x88 │ │ │ │ str r3, [sp, #132] @ 0x84 │ │ │ │ - bl 4a0c2c │ │ │ │ + bl 4a0c74 │ │ │ │ ldr r2, [pc, #960] @ 3d120 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [pc, #952] @ 3d124 │ │ │ │ add r0, r2, #4 │ │ │ │ ldr r9, [pc, #948] @ 3d128 │ │ │ │ str r3, [sp, #160] @ 0xa0 │ │ │ │ @@ -824,15 +824,15 @@ │ │ │ │ subeq r3, r6, r5 │ │ │ │ cmpeq r3, #0 │ │ │ │ blt 3cfd4 │ │ │ │ mov r3, r5 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r9 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ - bl 4a718c │ │ │ │ + bl 4a71d4 │ │ │ │ ldr r8, [sp, #48] @ 0x30 │ │ │ │ cmp r8, #0 │ │ │ │ beq 3ceb4 │ │ │ │ add r6, r9, #4 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ sub r6, r8, r6 │ │ │ │ clz r6, r6 │ │ │ │ @@ -1004,30 +1004,30 @@ │ │ │ │ ldr r7, [sp, #16] │ │ │ │ b 3d0d0 │ │ │ │ bl 3bcfc <__cxa_end_catch@plt> │ │ │ │ ldr r3, [pc, #120] @ 3d150 │ │ │ │ mov r5, #4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ - bl 4a73d0 │ │ │ │ + bl 4a7418 │ │ │ │ add r4, sp, #164 @ 0xa4 │ │ │ │ sub r4, r4, #28 │ │ │ │ mov r0, r4 │ │ │ │ bl 3ab50 , std::allocator >::_M_dispose()@plt> │ │ │ │ subs r5, r5, #1 │ │ │ │ beq 3d080 │ │ │ │ b 3d0e8 │ │ │ │ bl 3a49c <__cxa_end_cleanup@plt> │ │ │ │ cmpeq sp, r8, lsr #6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r6, r2, r0, ror #28 │ │ │ │ + sbcseq r6, r2, r0, lsr #29 │ │ │ │ cmpeq sp, ip, lsl #6 │ │ │ │ - ldrsbeq pc, [ip], #88 @ 0x58 @ │ │ │ │ - sbcseq pc, ip, r8, asr #11 │ │ │ │ - ldrheq pc, [ip], #88 @ 0x58 @ │ │ │ │ + sbcseq pc, ip, r8, lsl r6 @ │ │ │ │ + sbcseq pc, ip, r8, lsl #12 │ │ │ │ + ldrsheq pc, [ip], #88 @ 0x58 @ │ │ │ │ ldrsheq ip, [r0, #-176] @ 0xffffff50 │ │ │ │ ldrsbeq ip, [r0, #-184] @ 0xffffff48 │ │ │ │ ldrheq ip, [r0, #-184] @ 0xffffff48 │ │ │ │ @ instruction: 0x0150cb90 │ │ │ │ cmpeq r0, r8, lsl #21 │ │ │ │ smlaltbeq r3, sp, r4, r0 │ │ │ │ andeq r0, r0, ip, lsr #24 │ │ │ │ @@ -1107,15 +1107,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ ldr fp, [r4, #-8] │ │ │ │ bne 3d1d8 │ │ │ │ ldr r1, [pc, #596] @ 3d4c8 │ │ │ │ mov r2, fp │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #12 │ │ │ │ - bl 4a8324 │ │ │ │ + bl 4a836c │ │ │ │ ldr r5, [sp, #16] │ │ │ │ cmp r5, #0 │ │ │ │ beq 3d248 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b 3d1f4 │ │ │ │ ldr r3, [pc, #560] @ 3d4cc │ │ │ │ ldr r2, [pc, #560] @ 3d4d0 │ │ │ │ @@ -1181,15 +1181,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ ldr fp, [r4, #-8] │ │ │ │ bne 3d304 │ │ │ │ ldr r1, [pc, #340] @ 3d4f0 │ │ │ │ mov r2, fp │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #20 │ │ │ │ - bl 4a8278 │ │ │ │ + bl 4a82c0 │ │ │ │ ldr r6, [sp, #24] │ │ │ │ cmp r6, #0 │ │ │ │ beq 3d370 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ b 3d320 │ │ │ │ ldr r2, [pc, #304] @ 3d4f4 │ │ │ │ ldr r3, [pc, #228] @ 3d4ac │ │ │ │ @@ -1220,29 +1220,29 @@ │ │ │ │ cmp fp, r5 │ │ │ │ movge r5, #0 │ │ │ │ movlt r5, #1 │ │ │ │ b 3d338 │ │ │ │ ldr r3, [pc, #200] @ 3d504 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ - bl 4a8454 │ │ │ │ + bl 4a849c │ │ │ │ ldr r2, [pc, #188] @ 3d508 │ │ │ │ ldr r3, [pc, #92] @ 3d4ac │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ beq 3d4a0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [pc, #152] @ 3d50c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ - bl 4a8610 │ │ │ │ + bl 4a8658 │ │ │ │ ldr r2, [pc, #140] @ 3d510 │ │ │ │ ldr r3, [pc, #36] @ 3d4ac │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -1349,15 +1349,15 @@ │ │ │ │ ldr r0, [pc, #20] @ 3d644 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3b7a4 │ │ │ │ smlalbteq r2, sp, ip, sl │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq sp, ip, asr sl │ │ │ │ strdeq r2, [sp, #-144] @ 0xffffff70 │ │ │ │ - sbcseq lr, ip, r4, ror #21 │ │ │ │ + sbcseq lr, ip, r4, lsr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3288] @ 0xcd8 │ │ │ │ ldr ip, [pc, #1288] @ 3db68 │ │ │ │ ldr r2, [pc, #1288] @ 3db6c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -1537,15 +1537,15 @@ │ │ │ │ add r5, sp, #32 │ │ │ │ add r2, sp, #24 │ │ │ │ str r3, [sp, #28] │ │ │ │ str r5, [sp, #24] │ │ │ │ add r3, sp, #16 │ │ │ │ ldm r2, {r1, r2} │ │ │ │ add r0, pc, r0 │ │ │ │ - bl 4b339c │ │ │ │ + bl 4b33e4 │ │ │ │ add r4, sp, #760 @ 0x2f8 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ add r3, r4, #12 │ │ │ │ cmp r0, r3 │ │ │ │ beq 3d958 │ │ │ │ ldr r1, [r4, #12] │ │ │ │ add r1, r1, #1 │ │ │ │ @@ -1680,42 +1680,42 @@ │ │ │ │ add r5, sp, #32 │ │ │ │ b 3da10 │ │ │ │ mov r3, #26 │ │ │ │ add r5, sp, #32 │ │ │ │ b 3da10 │ │ │ │ @ instruction: 0x014d2998 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq pc, pc, r0, ror #13 │ │ │ │ + sbceq pc, pc, r0, lsr #14 │ │ │ │ cmpeq sp, r8, ror r9 │ │ │ │ - ldrheq lr, [ip], #244 @ 0xf4 │ │ │ │ - ldrheq lr, [ip], #240 @ 0xf0 │ │ │ │ - ldrheq lr, [ip], #240 @ 0xf0 │ │ │ │ - sbcseq lr, ip, r0, lsr #31 │ │ │ │ - smullseq lr, ip, r8, pc @ │ │ │ │ - smullseq lr, ip, r0, pc @ │ │ │ │ - sbcseq lr, ip, ip, lsl #31 │ │ │ │ + ldrsheq lr, [ip], #244 @ 0xf4 │ │ │ │ + ldrsheq lr, [ip], #240 @ 0xf0 │ │ │ │ + ldrsheq lr, [ip], #240 @ 0xf0 │ │ │ │ + sbcseq lr, ip, r0, ror #31 │ │ │ │ + ldrsbeq lr, [ip], #248 @ 0xf8 │ │ │ │ + ldrsbeq lr, [ip], #240 @ 0xf0 │ │ │ │ + sbcseq lr, ip, ip, asr #31 │ │ │ │ + sbcseq lr, ip, r4, asr #31 │ │ │ │ + ldrheq lr, [ip], #252 @ 0xfc │ │ │ │ + sbceq r2, pc, r8, lsl pc @ │ │ │ │ + sbceq r9, lr, r4, lsr #21 │ │ │ │ sbcseq lr, ip, r4, lsl #31 │ │ │ │ - sbcseq lr, ip, ip, ror pc │ │ │ │ - ldrdeq r2, [pc], #232 @ │ │ │ │ - sbceq r9, lr, r4, ror #20 │ │ │ │ - sbcseq lr, ip, r4, asr #30 │ │ │ │ - sbcseq lr, ip, r8, lsr pc │ │ │ │ - sbcseq lr, ip, ip, lsr #30 │ │ │ │ - sbcseq lr, ip, r0, lsr #30 │ │ │ │ - strdeq r9, [lr], #152 @ 0x98 │ │ │ │ - ldrsheq lr, [ip], #236 @ 0xec │ │ │ │ - smulleq r9, lr, r8, r9 │ │ │ │ - ldrsbeq lr, [ip], #232 @ 0xe8 │ │ │ │ - sbcseq lr, ip, ip, asr #29 │ │ │ │ - sbceq r9, lr, ip, asr r9 │ │ │ │ - sbcseq lr, ip, r8, lsr #29 │ │ │ │ - smullseq lr, ip, ip, lr │ │ │ │ - smullseq lr, ip, r4, lr │ │ │ │ - sbcseq lr, ip, r8, lsl #29 │ │ │ │ - sbcseq lr, ip, r0, lsl #29 │ │ │ │ + sbcseq lr, ip, r8, ror pc │ │ │ │ + sbcseq lr, ip, ip, ror #30 │ │ │ │ + sbcseq lr, ip, r0, ror #30 │ │ │ │ + sbceq r9, lr, r8, lsr sl │ │ │ │ + sbcseq lr, ip, ip, lsr pc │ │ │ │ + ldrdeq r9, [lr], #152 @ 0x98 │ │ │ │ + sbcseq lr, ip, r8, lsl pc │ │ │ │ + sbcseq lr, ip, ip, lsl #30 │ │ │ │ + smulleq r9, lr, ip, r9 │ │ │ │ + sbcseq lr, ip, r8, ror #29 │ │ │ │ + ldrsbeq lr, [ip], #236 @ 0xec │ │ │ │ + ldrsbeq lr, [ip], #228 @ 0xe4 │ │ │ │ + sbcseq lr, ip, r8, asr #29 │ │ │ │ + sbcseq lr, ip, r0, asr #29 │ │ │ │ cmpeq r0, r8, rrx │ │ │ │ smlalbbeq r2, sp, ip, r6 │ │ │ │ muleq r0, r8, lr │ │ │ │ smlalbteq r4, sp, r0, r0 │ │ │ │ ldrsheq fp, [r0, #-252] @ 0xffffff04 │ │ │ │ cmpeq sp, r8, lsr #12 │ │ │ │ b 3d648 │ │ │ │ @@ -2771,256 +2771,256 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [sp, #1364] @ 0x554 │ │ │ │ ldr r2, [pc, #560] @ 3eea0 │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [sp, #1376] @ 0x560 │ │ │ │ b 3f068 │ │ │ │ svcne 0x001f1f00 │ │ │ │ - ldrheq r1, [sp], #240 @ 0xf0 │ │ │ │ + ldrsheq r1, [sp], #240 @ 0xf0 │ │ │ │ cmpeq sp, r0, lsr r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ mrseq r0, (UNDEF: 17) │ │ │ │ - ldrheq r2, [sp], #16 │ │ │ │ - sbcseq sp, r5, ip, ror pc │ │ │ │ - sbcseq r2, sp, r8, lsl #3 │ │ │ │ + ldrsheq r2, [sp], #16 │ │ │ │ + ldrheq sp, [r5], #252 @ 0xfc │ │ │ │ + sbcseq r2, sp, r8, asr #3 │ │ │ │ svceq 0x000f0f00 │ │ │ │ - sbcseq r2, sp, ip, asr r1 │ │ │ │ - smullseq r2, sp, ip, r5 │ │ │ │ - sbcseq r2, sp, r8, ror r5 │ │ │ │ + smullseq r2, sp, ip, r1 │ │ │ │ + ldrsbeq r2, [sp], #92 @ 0x5c │ │ │ │ + ldrheq r2, [sp], #88 @ 0x58 │ │ │ │ svcne 0x001f1f01 │ │ │ │ svceq 0x000f0f01 │ │ │ │ svcne 0x001f1f31 │ │ │ │ - sbcseq r2, sp, r4, lsl #5 │ │ │ │ - sbceq r9, lr, r8, lsl #4 │ │ │ │ - ldrsbeq r2, [sp], #64 @ 0x40 │ │ │ │ - sbcseq r2, sp, ip, lsr #32 │ │ │ │ - ldrsbeq r2, [sp], #36 @ 0x24 │ │ │ │ + sbcseq r2, sp, r4, asr #5 │ │ │ │ + sbceq r9, lr, r8, asr #4 │ │ │ │ + sbcseq r2, sp, r0, lsl r5 │ │ │ │ + sbcseq r2, sp, ip, rrx │ │ │ │ + sbcseq r2, sp, r4, lsl r3 │ │ │ │ andsne r1, r0, r1, lsr r0 │ │ │ │ - sbceq r9, lr, ip, lsl #1 │ │ │ │ - sbcseq r2, sp, r0, asr r4 │ │ │ │ - sbceq pc, pc, r4, asr #5 │ │ │ │ - sbcseq r1, sp, r4, ror #25 │ │ │ │ + sbceq r9, lr, ip, asr #1 │ │ │ │ + smullseq r2, sp, r0, r4 │ │ │ │ + sbceq pc, pc, r4, lsl #6 │ │ │ │ + sbcseq r1, sp, r4, lsr #26 │ │ │ │ svceq 0x000f0f11 │ │ │ │ svceq 0x00101011 │ │ │ │ andsne r1, r0, r1, lsl r0 │ │ │ │ svceq 0x000f0f21 │ │ │ │ svcne 0x001f1f71 │ │ │ │ - sbcseq r1, sp, ip, lsl #30 │ │ │ │ - sbcseq r2, sp, r4, lsr #1 │ │ │ │ - sbcseq r2, sp, ip, asr r1 │ │ │ │ - sbcseq r2, sp, ip, asr r1 │ │ │ │ - sbcseq r2, sp, r4, asr r2 │ │ │ │ - ldrheq r2, [sp], #0 │ │ │ │ - sbcseq r2, sp, r0, asr #4 │ │ │ │ - smullseq r2, sp, r0, r0 │ │ │ │ + sbcseq r1, sp, ip, asr #30 │ │ │ │ + sbcseq r2, sp, r4, ror #1 │ │ │ │ + smullseq r2, sp, ip, r1 │ │ │ │ + smullseq r2, sp, ip, r1 │ │ │ │ + smullseq r2, sp, r4, r2 │ │ │ │ + ldrsheq r2, [sp], #0 │ │ │ │ + sbcseq r2, sp, r0, lsl #5 │ │ │ │ + ldrsbeq r2, [sp], #0 │ │ │ │ svceq 0x000f0f51 │ │ │ │ - sbcseq r1, sp, r0, asr fp │ │ │ │ - sbcseq r2, sp, r0, ror #2 │ │ │ │ - sbcseq r2, sp, r8, lsr r1 │ │ │ │ - sbcseq r1, sp, r4, lsl #31 │ │ │ │ - sbcseq r2, sp, r4, lsr #2 │ │ │ │ - sbcseq r2, sp, r4, ror #4 │ │ │ │ - sbcseq r2, sp, r4, ror #4 │ │ │ │ - sbcseq r2, sp, ip, asr r2 │ │ │ │ + smullseq r1, sp, r0, fp │ │ │ │ + sbcseq r2, sp, r0, lsr #3 │ │ │ │ + sbcseq r2, sp, r8, ror r1 │ │ │ │ + sbcseq r1, sp, r4, asr #31 │ │ │ │ + sbcseq r2, sp, r4, ror #2 │ │ │ │ + sbcseq r2, sp, r4, lsr #5 │ │ │ │ + sbcseq r2, sp, r4, lsr #5 │ │ │ │ + smullseq r2, sp, ip, r2 │ │ │ │ andsne r1, r0, r1, lsr #32 │ │ │ │ svcne 0x001f1f11 │ │ │ │ cmpeq sp, ip, lsr lr │ │ │ │ svceq 0x000f0f31 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ - sbcseq r2, sp, r0, lsl #2 │ │ │ │ - sbcseq r1, sp, r0, lsr sp │ │ │ │ - smulleq lr, pc, r4, pc @ │ │ │ │ - sbcseq r1, sp, r8, lsr #31 │ │ │ │ - ldrsheq r1, [sp], #224 @ 0xe0 │ │ │ │ - sbcseq r1, sp, r4, lsr #30 │ │ │ │ - sbceq r8, lr, r4, asr #24 │ │ │ │ - sbcseq r1, sp, r4, ror #31 │ │ │ │ - ldrsheq r1, [sp], #156 @ 0x9c │ │ │ │ - sbcseq r1, sp, r4, lsl #28 │ │ │ │ - sbcseq r1, sp, r8, lsr #18 │ │ │ │ - sbcseq r1, sp, ip, asr #18 │ │ │ │ - smullseq r1, sp, r8, fp │ │ │ │ - smullseq r1, sp, r8, fp │ │ │ │ - sbcseq r1, sp, r0, ror #23 │ │ │ │ - sbceq lr, pc, r0, asr lr @ │ │ │ │ + sbcseq r2, sp, r0, asr #2 │ │ │ │ + sbcseq r1, sp, r0, ror sp │ │ │ │ + ldrdeq lr, [pc], #244 @ │ │ │ │ + sbcseq r1, sp, r8, ror #31 │ │ │ │ + sbcseq r1, sp, r0, lsr pc │ │ │ │ + sbcseq r1, sp, r4, ror #30 │ │ │ │ + sbceq r8, lr, r4, lsl #25 │ │ │ │ + sbcseq r2, sp, r4, lsr #32 │ │ │ │ + sbcseq r1, sp, ip, lsr sl │ │ │ │ + sbcseq r1, sp, r4, asr #28 │ │ │ │ + sbcseq r1, sp, r8, ror #18 │ │ │ │ + sbcseq r1, sp, ip, lsl #19 │ │ │ │ + ldrsbeq r1, [sp], #184 @ 0xb8 │ │ │ │ + ldrsbeq r1, [sp], #184 @ 0xb8 │ │ │ │ + sbcseq r1, sp, r0, lsr #24 │ │ │ │ + smulleq lr, pc, r0, lr @ │ │ │ │ andsne r1, r0, r2, asr r0 │ │ │ │ andsne r1, r0, r1 │ │ │ │ - smulleq lr, pc, ip, sp @ │ │ │ │ - sbcseq r1, sp, r4, lsl fp │ │ │ │ - sbcseq r1, sp, r8, lsl fp │ │ │ │ - sbcseq r1, sp, r8, lsl fp │ │ │ │ - sbcseq r1, sp, r8, asr #22 │ │ │ │ - sbcseq r1, sp, r4, asr #22 │ │ │ │ - sbcseq r1, sp, r4, asr #22 │ │ │ │ - sbcseq r1, sp, r4, asr #22 │ │ │ │ - sbcseq r1, sp, r8, lsl #21 │ │ │ │ - sbcseq r1, sp, ip, lsl #21 │ │ │ │ - sbcseq r1, sp, r0, asr r6 │ │ │ │ - sbcseq r9, ip, ip, lsr #14 │ │ │ │ - sbceq r8, lr, r0, ror #19 │ │ │ │ - sbceq r8, lr, r4, lsr #21 │ │ │ │ - sbcseq r1, sp, r8, ror #20 │ │ │ │ - ldrheq r1, [sp], #160 @ 0xa0 │ │ │ │ - sbcseq r1, sp, r4, asr #20 │ │ │ │ - ldrsbeq r1, [sp], #156 @ 0x9c │ │ │ │ - ldrsbeq r1, [sp], #148 @ 0x94 │ │ │ │ - sbcseq r1, sp, ip, asr #19 │ │ │ │ - sbcseq r1, sp, r0, ror #18 │ │ │ │ - ldrheq r1, [sp], #156 @ 0x9c │ │ │ │ - ldrheq r1, [sp], #148 @ 0x94 │ │ │ │ - sbcseq r1, sp, ip, lsr #19 │ │ │ │ + ldrdeq lr, [pc], #220 @ │ │ │ │ + sbcseq r1, sp, r4, asr fp │ │ │ │ + sbcseq r1, sp, r8, asr fp │ │ │ │ + sbcseq r1, sp, r8, asr fp │ │ │ │ + sbcseq r1, sp, r8, lsl #23 │ │ │ │ + sbcseq r1, sp, r4, lsl #23 │ │ │ │ + sbcseq r1, sp, r4, lsl #23 │ │ │ │ + sbcseq r1, sp, r4, lsl #23 │ │ │ │ + sbcseq r1, sp, r8, asr #21 │ │ │ │ + sbcseq r1, sp, ip, asr #21 │ │ │ │ + smullseq r1, sp, r0, r6 │ │ │ │ + sbcseq r9, ip, ip, ror #14 │ │ │ │ + sbceq r8, lr, r0, lsr #20 │ │ │ │ + sbceq r8, lr, r4, ror #21 │ │ │ │ + sbcseq r1, sp, r8, lsr #21 │ │ │ │ + ldrsheq r1, [sp], #160 @ 0xa0 │ │ │ │ + sbcseq r1, sp, r4, lsl #21 │ │ │ │ + sbcseq r1, sp, ip, lsl sl │ │ │ │ + sbcseq r1, sp, r4, lsl sl │ │ │ │ + sbcseq r1, sp, ip, lsl #20 │ │ │ │ + sbcseq r1, sp, r0, lsr #19 │ │ │ │ + ldrsheq r1, [sp], #156 @ 0x9c │ │ │ │ + ldrsheq r1, [sp], #148 @ 0x94 │ │ │ │ + sbcseq r1, sp, ip, ror #19 │ │ │ │ svcne 0x001f1f32 │ │ │ │ - sbcseq r0, r0, r8, ror #10 │ │ │ │ + sbcseq r0, r0, r8, lsr #11 │ │ │ │ svceq 0x000f0f02 │ │ │ │ svcne 0x001f1f51 │ │ │ │ svceq 0x000f0f71 │ │ │ │ - sbcseq r1, sp, r8, ror #16 │ │ │ │ - sbceq r8, lr, r8, lsr #13 │ │ │ │ - sbcseq r1, sp, ip, asr #6 │ │ │ │ - sbcseq r0, r0, ip, lsr r5 │ │ │ │ - sbcseq r0, r0, r8, lsl r5 │ │ │ │ - sbcseq r1, sp, r4, lsl #6 │ │ │ │ - sbcseq r1, sp, r8, ror #5 │ │ │ │ + sbcseq r1, sp, r8, lsr #17 │ │ │ │ + sbceq r8, lr, r8, ror #13 │ │ │ │ + sbcseq r1, sp, ip, lsl #7 │ │ │ │ + sbcseq r0, r0, ip, ror r5 │ │ │ │ + sbcseq r0, r0, r8, asr r5 │ │ │ │ + sbcseq r1, sp, r4, asr #6 │ │ │ │ + sbcseq r1, sp, r8, lsr #6 │ │ │ │ svcne 0x001f1f12 │ │ │ │ - ldrsheq r1, [sp], #44 @ 0x2c │ │ │ │ + sbcseq r1, sp, ip, lsr r3 │ │ │ │ + ldrsheq r1, [sp], #40 @ 0x28 │ │ │ │ + sbcseq r1, sp, r8, ror #5 │ │ │ │ + ldrsbeq r1, [sp], #40 @ 0x28 │ │ │ │ + sbcseq r1, sp, r8, asr #5 │ │ │ │ ldrheq r1, [sp], #40 @ 0x28 │ │ │ │ - sbcseq r1, sp, r8, lsr #5 │ │ │ │ - smullseq r1, sp, r8, r2 │ │ │ │ - sbcseq r1, sp, r8, lsl #5 │ │ │ │ - sbcseq r1, sp, r8, ror r2 │ │ │ │ - sbcseq r1, sp, r0, lsr r2 │ │ │ │ - sbcseq r1, sp, r0, lsl r2 │ │ │ │ + sbcseq r1, sp, r0, ror r2 │ │ │ │ + sbcseq r1, sp, r0, asr r2 │ │ │ │ svcne 0x001f1f02 │ │ │ │ svcne 0x001f1002 │ │ │ │ svcne 0x001f1f72 │ │ │ │ - sbcseq r1, sp, ip, ror #3 │ │ │ │ - sbcseq r1, sp, r8, ror #3 │ │ │ │ - sbcseq r1, sp, r4, ror #3 │ │ │ │ - sbcseq r1, sp, r0, lsl #16 │ │ │ │ - ldrsbeq r1, [sp], #24 │ │ │ │ - ldrsbeq r1, [sp], #24 │ │ │ │ - sbcseq r1, sp, ip, lsl #2 │ │ │ │ - sbcseq r1, sp, ip, lsl #2 │ │ │ │ - sbcseq r1, sp, ip, lsl #2 │ │ │ │ - sbcseq r1, sp, ip, lsl #2 │ │ │ │ - sbcseq r1, sp, ip, lsl r1 │ │ │ │ - sbcseq r1, sp, r4, asr #2 │ │ │ │ - sbcseq r1, sp, r8, asr #2 │ │ │ │ + sbcseq r1, sp, ip, lsr #4 │ │ │ │ + sbcseq r1, sp, r8, lsr #4 │ │ │ │ + sbcseq r1, sp, r4, lsr #4 │ │ │ │ + sbcseq r1, sp, r0, asr #16 │ │ │ │ + sbcseq r1, sp, r8, lsl r2 │ │ │ │ + sbcseq r1, sp, r8, lsl r2 │ │ │ │ sbcseq r1, sp, ip, asr #2 │ │ │ │ - smullseq r1, sp, r8, r0 │ │ │ │ - smullseq r1, sp, ip, r0 │ │ │ │ - smullseq r1, sp, r8, r0 │ │ │ │ - smullseq r1, sp, r4, r0 │ │ │ │ - smullseq r1, sp, r0, r0 │ │ │ │ - sbcseq r1, sp, ip, lsl #1 │ │ │ │ - sbcseq r1, sp, r8, lsl #1 │ │ │ │ - smullseq r0, sp, r0, ip │ │ │ │ - ldrsbeq r0, [sp], #180 @ 0xb4 │ │ │ │ - ldrsbeq r0, [sp], #176 @ 0xb0 │ │ │ │ - sbcseq r0, sp, r4, asr #11 │ │ │ │ - sbcseq r0, sp, ip, lsr #11 │ │ │ │ - sbcseq r0, sp, r8, asr #11 │ │ │ │ - sbcseq r0, sp, ip, lsr #11 │ │ │ │ - smullseq r0, sp, ip, fp │ │ │ │ - smullseq r0, sp, ip, fp │ │ │ │ - ldrsbeq r0, [sp], #168 @ 0xa8 │ │ │ │ - ldrsbeq r0, [sp], #168 @ 0xa8 │ │ │ │ - ldrsbeq r0, [sp], #168 @ 0xa8 │ │ │ │ - ldrsbeq r0, [sp], #168 @ 0xa8 │ │ │ │ - ldrsbeq r0, [sp], #168 @ 0xa8 │ │ │ │ - ldrsbeq r0, [sp], #168 @ 0xa8 │ │ │ │ - sbcseq r1, sp, r4, lsl #11 │ │ │ │ - ldrsbeq r0, [sp], #172 @ 0xac │ │ │ │ + sbcseq r1, sp, ip, asr #2 │ │ │ │ + sbcseq r1, sp, ip, asr #2 │ │ │ │ + sbcseq r1, sp, ip, asr #2 │ │ │ │ + sbcseq r1, sp, ip, asr r1 │ │ │ │ + sbcseq r1, sp, r4, lsl #3 │ │ │ │ + sbcseq r1, sp, r8, lsl #3 │ │ │ │ + sbcseq r1, sp, ip, lsl #3 │ │ │ │ + ldrsbeq r1, [sp], #8 │ │ │ │ + ldrsbeq r1, [sp], #12 │ │ │ │ + ldrsbeq r1, [sp], #8 │ │ │ │ + ldrsbeq r1, [sp], #4 │ │ │ │ + ldrsbeq r1, [sp], #0 │ │ │ │ + sbcseq r1, sp, ip, asr #1 │ │ │ │ + sbcseq r1, sp, r8, asr #1 │ │ │ │ + ldrsbeq r0, [sp], #192 @ 0xc0 │ │ │ │ + sbcseq r0, sp, r4, lsl ip │ │ │ │ + sbcseq r0, sp, r0, lsl ip │ │ │ │ + sbcseq r0, sp, r4, lsl #12 │ │ │ │ + sbcseq r0, sp, ip, ror #11 │ │ │ │ + sbcseq r0, sp, r8, lsl #12 │ │ │ │ + sbcseq r0, sp, ip, ror #11 │ │ │ │ + ldrsbeq r0, [sp], #188 @ 0xbc │ │ │ │ + ldrsbeq r0, [sp], #188 @ 0xbc │ │ │ │ + sbcseq r0, sp, r8, lsl fp │ │ │ │ + sbcseq r0, sp, r8, lsl fp │ │ │ │ + sbcseq r0, sp, r8, lsl fp │ │ │ │ + sbcseq r0, sp, r8, lsl fp │ │ │ │ + sbcseq r0, sp, r8, lsl fp │ │ │ │ + sbcseq r0, sp, r8, lsl fp │ │ │ │ + sbcseq r1, sp, r4, asr #11 │ │ │ │ + sbcseq r0, sp, ip, lsl fp │ │ │ │ + sbcseq r0, sp, r8, ror #20 │ │ │ │ + sbcseq r0, sp, ip, ror #20 │ │ │ │ + sbcseq r0, sp, r0, ror sl │ │ │ │ + sbcseq r0, sp, r0, ror sl │ │ │ │ + sbcseq r0, sp, r0, ror sl │ │ │ │ + sbcseq r0, sp, r0, ror sl │ │ │ │ + sbcseq r0, sp, r0, ror sl │ │ │ │ + sbcseq r0, sp, r8, ror sl │ │ │ │ + sbcseq r0, sp, r0, asr #19 │ │ │ │ + sbcseq r0, sp, r8, asr #19 │ │ │ │ + ldrsbeq r0, [sp], #144 @ 0x90 │ │ │ │ + ldrsbeq r0, [sp], #152 @ 0x98 │ │ │ │ + ldrsheq r0, [sp], #152 @ 0x98 │ │ │ │ + ldrsheq r0, [sp], #152 @ 0x98 │ │ │ │ sbcseq r0, sp, r8, lsr #20 │ │ │ │ - sbcseq r0, sp, ip, lsr #20 │ │ │ │ - sbcseq r0, sp, r0, lsr sl │ │ │ │ - sbcseq r0, sp, r0, lsr sl │ │ │ │ - sbcseq r0, sp, r0, lsr sl │ │ │ │ - sbcseq r0, sp, r0, lsr sl │ │ │ │ - sbcseq r0, sp, r0, lsr sl │ │ │ │ - sbcseq r0, sp, r8, lsr sl │ │ │ │ - sbcseq r0, sp, r0, lsl #19 │ │ │ │ - sbcseq r0, sp, r8, lsl #19 │ │ │ │ - smullseq r0, sp, r0, r9 │ │ │ │ - smullseq r0, sp, r8, r9 │ │ │ │ - ldrheq r0, [sp], #152 @ 0x98 │ │ │ │ - ldrheq r0, [sp], #152 @ 0x98 │ │ │ │ - sbcseq r0, sp, r8, ror #19 │ │ │ │ - sbcseq r0, sp, r0, lsl #20 │ │ │ │ + sbcseq r0, sp, r0, asr #20 │ │ │ │ svceq 0x000f0f52 │ │ │ │ andsne r1, r0, r2 │ │ │ │ svceq 0x000f0f32 │ │ │ │ - ldrsbeq r0, [sp], #156 @ 0x9c │ │ │ │ - ldrsbeq r0, [sp], #152 @ 0x98 │ │ │ │ - ldrsbeq r0, [sp], #148 @ 0x94 │ │ │ │ - ldrsbeq r0, [sp], #144 @ 0x90 │ │ │ │ - ldrsheq r0, [sp], #160 @ 0xa0 │ │ │ │ - sbcseq r0, sp, r0, lsl fp │ │ │ │ + sbcseq r0, sp, ip, lsl sl │ │ │ │ + sbcseq r0, sp, r8, lsl sl │ │ │ │ + sbcseq r0, sp, r4, lsl sl │ │ │ │ + sbcseq r0, sp, r0, lsl sl │ │ │ │ sbcseq r0, sp, r0, lsr fp │ │ │ │ - sbcseq r0, sp, ip, asr fp │ │ │ │ + sbcseq r0, sp, r0, asr fp │ │ │ │ + sbcseq r0, sp, r0, ror fp │ │ │ │ + smullseq r0, sp, ip, fp │ │ │ │ svceq 0x000f0f12 │ │ │ │ - sbcseq r0, sp, r8, lsl #21 │ │ │ │ - sbcseq r0, sp, r8, lsl #21 │ │ │ │ - sbcseq r0, sp, r8, lsl #21 │ │ │ │ - sbcseq r0, sp, r8, lsl #21 │ │ │ │ - sbcseq r0, sp, r4, lsl #21 │ │ │ │ - sbcseq r0, sp, r0, lsl #21 │ │ │ │ - sbcseq r0, sp, ip, ror sl │ │ │ │ - sbceq r8, lr, r8, ror #3 │ │ │ │ + sbcseq r0, sp, r8, asr #21 │ │ │ │ + sbcseq r0, sp, r8, asr #21 │ │ │ │ + sbcseq r0, sp, r8, asr #21 │ │ │ │ + sbcseq r0, sp, r8, asr #21 │ │ │ │ + sbcseq r0, sp, r4, asr #21 │ │ │ │ + sbcseq r0, sp, r0, asr #21 │ │ │ │ + ldrheq r0, [sp], #172 @ 0xac │ │ │ │ + sbceq r8, lr, r8, lsr #4 │ │ │ │ svceq 0x000f0f72 │ │ │ │ - ldrsbeq r0, [sp], #144 @ 0x90 │ │ │ │ - ldrsbeq r0, [sp], #144 @ 0x90 │ │ │ │ - ldrsbeq r0, [sp], #148 @ 0x94 │ │ │ │ - ldrsbeq r0, [sp], #152 @ 0x98 │ │ │ │ - ldrsbeq r0, [sp], #148 @ 0x94 │ │ │ │ - ldrsheq r0, [sp], #156 @ 0x9c │ │ │ │ - sbcseq r0, sp, r4, lsl #20 │ │ │ │ - ldrsheq r0, [sp], #156 @ 0x9c │ │ │ │ - sbcseq r0, sp, ip, lsr #19 │ │ │ │ - sbcseq r0, sp, r8, lsr r9 │ │ │ │ - sbcseq r0, sp, r4, lsr r9 │ │ │ │ - sbcseq r0, sp, ip, lsr #18 │ │ │ │ - sbcseq r0, sp, r4, lsr #18 │ │ │ │ - sbcseq r0, sp, r4, lsr #18 │ │ │ │ - sbcseq r0, sp, ip, lsl r9 │ │ │ │ - sbcseq r0, sp, r4, lsl r9 │ │ │ │ + sbcseq r0, sp, r0, lsl sl │ │ │ │ + sbcseq r0, sp, r0, lsl sl │ │ │ │ + sbcseq r0, sp, r4, lsl sl │ │ │ │ + sbcseq r0, sp, r8, lsl sl │ │ │ │ + sbcseq r0, sp, r4, lsl sl │ │ │ │ + sbcseq r0, sp, ip, lsr sl │ │ │ │ + sbcseq r0, sp, r4, asr #20 │ │ │ │ + sbcseq r0, sp, ip, lsr sl │ │ │ │ + sbcseq r0, sp, ip, ror #19 │ │ │ │ + sbcseq r0, sp, r8, ror r9 │ │ │ │ + sbcseq r0, sp, r4, ror r9 │ │ │ │ + sbcseq r0, sp, ip, ror #18 │ │ │ │ + sbcseq r0, sp, r4, ror #18 │ │ │ │ + sbcseq r0, sp, r4, ror #18 │ │ │ │ + sbcseq r0, sp, ip, asr r9 │ │ │ │ + sbcseq r0, sp, r4, asr r9 │ │ │ │ svceq 0x000f0f03 │ │ │ │ svceq 0x000f0f33 │ │ │ │ svceq 0x000f0f53 │ │ │ │ svceq 0x000f0f73 │ │ │ │ - sbcseq r0, sp, ip, lsr #18 │ │ │ │ - sbcseq r0, sp, r8, lsr #18 │ │ │ │ - sbcseq r0, sp, r0, lsr #18 │ │ │ │ - sbceq r7, lr, r0, ror #8 │ │ │ │ - sbcseq r0, sp, r8, lsl r9 │ │ │ │ - sbcseq r0, sp, r4, lsl r9 │ │ │ │ - sbcseq r0, sp, ip, lsl #18 │ │ │ │ - sbcseq r0, sp, r8, lsl #18 │ │ │ │ - smullseq r0, sp, r0, r8 │ │ │ │ + sbcseq r0, sp, ip, ror #18 │ │ │ │ + sbcseq r0, sp, r8, ror #18 │ │ │ │ + sbcseq r0, sp, r0, ror #18 │ │ │ │ + sbceq r7, lr, r0, lsr #9 │ │ │ │ + sbcseq r0, sp, r8, asr r9 │ │ │ │ + sbcseq r0, sp, r4, asr r9 │ │ │ │ + sbcseq r0, sp, ip, asr #18 │ │ │ │ + sbcseq r0, sp, r8, asr #18 │ │ │ │ + ldrsbeq r0, [sp], #128 @ 0x80 │ │ │ │ svcne 0x001f1f33 │ │ │ │ tsteq r1, r3, lsl #2 │ │ │ │ - sbcseq r0, sp, r0, lsr #16 │ │ │ │ - sbcseq r0, sp, r0, lsr #16 │ │ │ │ - sbcseq r0, sp, r0, lsr #16 │ │ │ │ - sbcseq r0, sp, r4, lsr r8 │ │ │ │ - sbcseq r0, sp, r0, lsr r8 │ │ │ │ + sbcseq r0, sp, r0, ror #16 │ │ │ │ + sbcseq r0, sp, r0, ror #16 │ │ │ │ + sbcseq r0, sp, r0, ror #16 │ │ │ │ + sbcseq r0, sp, r4, ror r8 │ │ │ │ + sbcseq r0, sp, r0, ror r8 │ │ │ │ cmpeq r0, r4, ror #28 │ │ │ │ - sbcseq r0, sp, r8, lsr #16 │ │ │ │ - sbcseq r0, sp, r4, lsr #16 │ │ │ │ + sbcseq r0, sp, r8, ror #16 │ │ │ │ + sbcseq r0, sp, r4, ror #16 │ │ │ │ strheq r1, [sp, #-204] @ 0xffffff34 │ │ │ │ - sbcseq r0, sp, ip, asr #15 │ │ │ │ + sbcseq r0, sp, ip, lsl #16 │ │ │ │ svcne 0x001f1f03 │ │ │ │ - sbcseq r0, sp, ip, lsr #15 │ │ │ │ - sbcseq r0, sp, ip, asr #14 │ │ │ │ - sbcseq r0, sp, ip, asr #14 │ │ │ │ - sbcseq r0, sp, ip, lsr r7 │ │ │ │ - sbcseq r0, sp, ip, lsr #14 │ │ │ │ - sbcseq r0, sp, ip, lsl r7 │ │ │ │ - sbcseq r0, sp, r0, lsl r7 │ │ │ │ - ldrsheq r0, [sp], #100 @ 0x64 │ │ │ │ + sbcseq r0, sp, ip, ror #15 │ │ │ │ + sbcseq r0, sp, ip, lsl #15 │ │ │ │ + sbcseq r0, sp, ip, lsl #15 │ │ │ │ + sbcseq r0, sp, ip, ror r7 │ │ │ │ + sbcseq r0, sp, ip, ror #14 │ │ │ │ + sbcseq r0, sp, ip, asr r7 │ │ │ │ + sbcseq r0, sp, r0, asr r7 │ │ │ │ + sbcseq r0, sp, r4, lsr r7 │ │ │ │ andeq r1, r0, r0, lsl r2 │ │ │ │ cmppeq fp, r4, ror #16 @ p-variant is OBSOLETE │ │ │ │ cmpeq r0, ip, asr #24 │ │ │ │ andeq r1, r0, r0, asr #18 │ │ │ │ ldrsheq r9, [r0, #-184] @ 0xffffff48 │ │ │ │ strdeq pc, [fp, #-68] @ 0xffffffbc │ │ │ │ smlalbteq r0, sp, r0, r1 │ │ │ │ @@ -3865,15 +3865,15 @@ │ │ │ │ add r8, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #28] │ │ │ │ str r8, [sp] │ │ │ │ str r3, [sp, #2456] @ 0x998 │ │ │ │ ldmdb r4, {r1, r2} │ │ │ │ mov r3, r4 │ │ │ │ mov r0, sl │ │ │ │ - bl 517478 │ │ │ │ + bl 5174c0 │ │ │ │ ldr r3, [pc, #-3420] @ 3f044 │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, sl │ │ │ │ str r3, [sp, #12] │ │ │ │ @@ -3885,15 +3885,15 @@ │ │ │ │ sub r6, r4, #12 │ │ │ │ str r3, [sp, #32] │ │ │ │ add r0, pc, r0 │ │ │ │ mov r3, r6 │ │ │ │ str r8, [sp] │ │ │ │ ldm r4, {r1, r2} │ │ │ │ mov r4, r0 │ │ │ │ - bl 517618 │ │ │ │ + bl 517660 │ │ │ │ ldr r3, [pc, #-3488] @ 3f050 │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r4, [pc, #-3508] @ 3f054 │ │ │ │ @@ -3903,15 +3903,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ add r3, sp, #16 │ │ │ │ str r7, [sp, #44] @ 0x2c │ │ │ │ str r6, [sp] │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ ldm r8, {r1, r2} │ │ │ │ - bl 5177b8 │ │ │ │ + bl 517800 │ │ │ │ ldr r2, [pc, #-3548] @ 3f05c │ │ │ │ ldr r3, [pc, #-3548] @ 3f060 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #2460] @ 0x99c │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -3949,36 +3949,36 @@ │ │ │ │ mov r5, #49 @ 0x31 │ │ │ │ add r0, r4, #16192 @ 0x3f40 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ mvn r2, #0 │ │ │ │ str r5, [sp] │ │ │ │ add r0, r0, #40 @ 0x28 │ │ │ │ - bl aed080 │ │ │ │ + bl aed0c8 │ │ │ │ ldr r1, [pc, #68] @ 3ff34 │ │ │ │ add r0, r4, #16384 @ 0x4000 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ mvn r2, #0 │ │ │ │ str r5, [sp] │ │ │ │ add r0, r0, #52 @ 0x34 │ │ │ │ - bl aed080 │ │ │ │ + bl aed0c8 │ │ │ │ ldr r1, [pc, #40] @ 3ff38 │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ add r1, pc, r1 │ │ │ │ mvn r2, #0 │ │ │ │ add r0, r4, #16640 @ 0x4100 │ │ │ │ str r5, [sp] │ │ │ │ - bl aed080 │ │ │ │ + bl aed0c8 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ smlaltteq r8, sp, ip, r5 │ │ │ │ - sbcseq r4, pc, r4, lsr sl @ │ │ │ │ - sbcseq r5, pc, ip, rrx │ │ │ │ - sbcseq r5, pc, r4, lsr #13 │ │ │ │ + sbcseq r4, pc, r4, ror sl @ │ │ │ │ + sbcseq r5, pc, ip, lsr #1 │ │ │ │ + sbcseq r5, pc, r4, ror #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub r6, r1, #192 @ 0xc0 │ │ │ │ cmp r6, #127 @ 0x7f │ │ │ │ movls r6, #0 │ │ │ │ @@ -4279,15 +4279,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ pop {r4, lr} │ │ │ │ add r0, r0, r1 │ │ │ │ b 3bdec │ │ │ │ andeq r8, r0, r6, lsl #1 │ │ │ │ andeq r1, r0, sp, lsr #11 │ │ │ │ andeq r1, r0, r2 │ │ │ │ - sbcseq r3, sp, ip, ror #2 │ │ │ │ + sbcseq r3, sp, ip, lsr #3 │ │ │ │ ldr r2, [r0, #1064] @ 0x428 │ │ │ │ ldr r1, [pc, #148] @ 404b0 │ │ │ │ mov r3, r0 │ │ │ │ cmp r2, r1 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ beq 40488 │ │ │ │ bhi 40458 │ │ │ │ @@ -4322,25 +4322,25 @@ │ │ │ │ ldr r1, [pc, #60] @ 404e0 │ │ │ │ ldr lr, [pc, #60] @ 404e4 │ │ │ │ ldr ip, [pc, #60] @ 404e8 │ │ │ │ add r1, pc, r1 │ │ │ │ b 40474 │ │ │ │ andeq r1, r0, sp, lsr #11 │ │ │ │ andeq r1, r0, r2 │ │ │ │ - sbceq lr, sp, r4, lsl fp │ │ │ │ + sbceq lr, sp, r4, asr fp │ │ │ │ ldrdeq r0, [sp], -r4 │ │ │ │ andeq r0, r6, r2, lsl r0 │ │ │ │ andeq r8, r0, r6, lsl #1 │ │ │ │ - sbceq lr, sp, r8, asr #21 │ │ │ │ + sbceq lr, sp, r8, lsl #22 │ │ │ │ andeq r0, sl, r2, lsl #13 │ │ │ │ andeq r0, r6, pc │ │ │ │ - strheq lr, [sp], #164 @ 0xa4 │ │ │ │ + strdeq lr, [sp], #164 @ 0xa4 │ │ │ │ andeq r0, r1, lr, ror #8 │ │ │ │ andeq r0, r6, lr │ │ │ │ - sbceq lr, sp, ip, lsr #21 │ │ │ │ + sbceq lr, sp, ip, ror #21 │ │ │ │ andeq r0, sl, r0, lsl #10 │ │ │ │ andeq r0, r6, r1, lsl r0 │ │ │ │ ldr r3, [r0, #1064] @ 0x428 │ │ │ │ ldr r2, [pc, #428] @ 406a4 │ │ │ │ cmp r3, r2 │ │ │ │ beq 40630 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -4448,25 +4448,25 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r1, #512 @ 0x200 │ │ │ │ b 3bdec │ │ │ │ andeq r1, r0, sp, lsr #11 │ │ │ │ andeq r1, r0, r2 │ │ │ │ cmpeq sp, r4, asr r6 │ │ │ │ - ldrsheq r2, [sp], #240 @ 0xf0 │ │ │ │ + sbcseq r3, sp, r0, lsr r0 │ │ │ │ andeq r8, r0, r6, lsl #1 │ │ │ │ smlalbteq r1, sp, ip, r4 │ │ │ │ - smullseq r2, sp, r0, pc @ │ │ │ │ + ldrsbeq r2, [sp], #240 @ 0xf0 │ │ │ │ smlalbbeq r1, sp, r8, r7 │ │ │ │ - sbcseq r2, sp, ip, lsr pc │ │ │ │ + sbcseq r2, sp, ip, ror pc │ │ │ │ cmpeq sp, r4, asr #10 │ │ │ │ - sbcseq r2, sp, r8, lsl pc │ │ │ │ - sbcseq r2, sp, r0, lsl #30 │ │ │ │ - sbcseq r2, sp, r4, ror #29 │ │ │ │ - sbcseq r2, sp, r8, asr #29 │ │ │ │ + sbcseq r2, sp, r8, asr pc │ │ │ │ + sbcseq r2, sp, r0, asr #30 │ │ │ │ + sbcseq r2, sp, r4, lsr #30 │ │ │ │ + sbcseq r2, sp, r8, lsl #30 │ │ │ │ │ │ │ │ 000406dc : │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r4, [pc, #24] @ 4070c │ │ │ │ @@ -4491,15 +4491,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ ldrdeq pc, [ip, #-128] @ 0xffffff80 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, ip, lsl #15 │ │ │ │ + sbceq pc, sp, ip, asr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 40794 │ │ │ │ ldr r1, [pc, #36] @ 40798 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4509,15 +4509,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ smlalbbeq pc, ip, r8, r8 @ │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, ip, asr r7 @ │ │ │ │ + smulleq pc, sp, ip, r7 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 407dc │ │ │ │ ldr r1, [pc, #36] @ 407e0 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4527,15 +4527,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ cmppeq ip, r0, asr #16 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, ip, lsr #14 │ │ │ │ + sbceq pc, sp, ip, ror #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 40824 │ │ │ │ ldr r1, [pc, #36] @ 40828 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4545,15 +4545,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ strdeq pc, [ip, #-120] @ 0xffffff88 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - strdeq pc, [sp], #108 @ 0x6c │ │ │ │ + sbceq pc, sp, ip, lsr r7 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 4086c │ │ │ │ ldr r1, [pc, #36] @ 40870 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4563,15 +4563,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ strheq pc, [ip, #-112] @ 0xffffff90 @ │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, ip, asr #13 │ │ │ │ + sbceq pc, sp, ip, lsl #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 408b4 │ │ │ │ ldr r1, [pc, #36] @ 408b8 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4581,15 +4581,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ cmppeq ip, r8, ror #14 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, r0, lsr #13 │ │ │ │ + sbceq pc, sp, r0, ror #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 408fc │ │ │ │ ldr r1, [pc, #36] @ 40900 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4599,15 +4599,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ cmppeq ip, r0, lsr #14 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, r0, ror r6 @ │ │ │ │ + strheq pc, [sp], #96 @ 0x60 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 40944 │ │ │ │ ldr r1, [pc, #36] @ 40948 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4617,15 +4617,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ ldrdeq pc, [ip, #-104] @ 0xffffff98 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, r0, asr #12 │ │ │ │ + sbceq pc, sp, r0, lsl #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 4098c │ │ │ │ ldr r1, [pc, #36] @ 40990 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4635,15 +4635,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x014cf690 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, r4, lsl r6 @ │ │ │ │ + sbceq pc, sp, r4, asr r6 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 409d4 │ │ │ │ ldr r1, [pc, #36] @ 409d8 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4653,15 +4653,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ cmppeq ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, r8, ror #11 │ │ │ │ + sbceq pc, sp, r8, lsr #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 40a1c │ │ │ │ ldr r1, [pc, #36] @ 40a20 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4671,15 +4671,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ cmppeq ip, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - strheq pc, [sp], #92 @ 0x5c @ │ │ │ │ + strdeq pc, [sp], #92 @ 0x5c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 40a64 │ │ │ │ ldr r1, [pc, #36] @ 40a68 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4689,27 +4689,27 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ strheq pc, [ip, #-88] @ 0xffffffa8 @ │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, ip, lsl #11 │ │ │ │ + sbceq pc, sp, ip, asr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [pc, #108] @ 40af4 │ │ │ │ ldr r2, [pc, #108] @ 40af8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r3, [r3, r2] │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r2, r3 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl 4640b4 │ │ │ │ + bl 464100 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 40ad4 │ │ │ │ ldr r0, [r4] │ │ │ │ bl 41b10 │ │ │ │ bl 47224 │ │ │ │ bl 43104 │ │ │ │ mov r1, #0 │ │ │ │ @@ -4725,15 +4725,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 4a484 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ cmppeq ip, r0, ror r5 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r8, asr r1 │ │ │ │ - sbceq pc, sp, r0, lsr r5 @ │ │ │ │ + sbceq pc, sp, r0, ror r5 @ │ │ │ │ b 22f394 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ @@ -5104,57 +5104,57 @@ │ │ │ │ ldr r5, [pc, #168] @ 4117c │ │ │ │ b 40f50 │ │ │ │ cmppeq ip, r4, lsr r4 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ muleq r0, r8, r4 │ │ │ │ @ instruction: 0xffffff00 │ │ │ │ cmpeq r6, r0, asr r3 │ │ │ │ - sbceq pc, sp, r4, lsl #8 │ │ │ │ - sbceq pc, sp, ip, lsl #8 │ │ │ │ - ldrdeq pc, [sp], #52 @ 0x34 │ │ │ │ - ldrdeq pc, [sp], #52 @ 0x34 │ │ │ │ - ldrdeq pc, [sp], #48 @ 0x30 │ │ │ │ - ldrdeq pc, [sp], #48 @ 0x30 │ │ │ │ - ldrdeq pc, [sp], #52 @ 0x34 │ │ │ │ - strdeq pc, [sp], #56 @ 0x38 │ │ │ │ - strdeq pc, [sp], #56 @ 0x38 │ │ │ │ - sbceq pc, sp, r0, lsl #8 │ │ │ │ - sbceq pc, sp, r4, lsl #8 │ │ │ │ - sbceq pc, sp, r8, lsl #8 │ │ │ │ - sbceq pc, sp, r8, lsl #8 │ │ │ │ + sbceq pc, sp, r4, asr #8 │ │ │ │ + sbceq pc, sp, ip, asr #8 │ │ │ │ + sbceq pc, sp, r4, lsl r4 @ │ │ │ │ + sbceq pc, sp, r4, lsl r4 @ │ │ │ │ sbceq pc, sp, r0, lsl r4 @ │ │ │ │ - sbceq pc, sp, r0, lsl #8 │ │ │ │ + sbceq pc, sp, r0, lsl r4 @ │ │ │ │ + sbceq pc, sp, r4, lsl r4 @ │ │ │ │ + sbceq pc, sp, r8, lsr r4 @ │ │ │ │ + sbceq pc, sp, r8, lsr r4 @ │ │ │ │ + sbceq pc, sp, r0, asr #8 │ │ │ │ + sbceq pc, sp, r4, asr #8 │ │ │ │ + sbceq pc, sp, r8, asr #8 │ │ │ │ + sbceq pc, sp, r8, asr #8 │ │ │ │ + sbceq pc, sp, r0, asr r4 @ │ │ │ │ + sbceq pc, sp, r0, asr #8 │ │ │ │ andeq r0, r0, ip, asr #8 │ │ │ │ cmpeq sp, r4, asr #2 │ │ │ │ - sbceq pc, sp, r4, lsl #7 │ │ │ │ - ldrheq r2, [sp], #100 @ 0x64 │ │ │ │ + sbceq pc, sp, r4, asr #7 │ │ │ │ + ldrsheq r2, [sp], #100 @ 0x64 │ │ │ │ smlalbteq r1, sp, r0, r0 │ │ │ │ swpbeq r1, r8, [sp] │ │ │ │ mvnmi r6, #1040 @ 0x410 │ │ │ │ mrcge 13, 5, ip, cr2, cr4, {6} │ │ │ │ @ instruction: 0x61831c94 │ │ │ │ smlabthi r7, ip, r6, r7 │ │ │ │ smlaltbeq pc, ip, r0, r0 @ │ │ │ │ - sbceq pc, sp, r8, ror #2 │ │ │ │ - ldrsbeq ip, [pc], #244 @ │ │ │ │ + sbceq pc, sp, r8, lsr #3 │ │ │ │ + sbcseq sp, pc, r4, lsl r0 @ │ │ │ │ cmpeq sp, ip, ror #30 │ │ │ │ - sbcseq r2, sp, r4, lsr #10 │ │ │ │ - sbceq lr, sp, ip, lsr #31 │ │ │ │ - sbcseq ip, pc, r0, lsr #30 │ │ │ │ + sbcseq r2, sp, r4, ror #10 │ │ │ │ + sbceq lr, sp, ip, ror #31 │ │ │ │ + sbcseq ip, pc, r0, ror #30 │ │ │ │ ldmdahi r6!, {r0, r1, r2, r5, fp}^ │ │ │ │ - strheq lr, [sp], #252 @ 0xfc │ │ │ │ - ldrsheq ip, [pc], #224 @ │ │ │ │ - sbceq lr, sp, r4, ror pc │ │ │ │ - sbcseq ip, pc, ip, asr #29 │ │ │ │ + strdeq lr, [sp], #252 @ 0xfc │ │ │ │ + sbcseq ip, pc, r0, lsr pc @ │ │ │ │ + strheq lr, [sp], #244 @ 0xf4 │ │ │ │ + sbcseq ip, pc, ip, lsl #30 │ │ │ │ andhi r0, r7, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ - bl 35fdf4 │ │ │ │ + bl 35fe40 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 411c4 │ │ │ │ bl 41b10 │ │ │ │ bl 47224 │ │ │ │ bl 43104 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -5165,20 +5165,20 @@ │ │ │ │ bne 411cc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 4a484 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq lr, sp, r0, asr #28 │ │ │ │ + sbceq lr, sp, r0, lsl #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ - bl 521594 │ │ │ │ + bl 5215dc │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 41224 │ │ │ │ bl 41b10 │ │ │ │ bl 47224 │ │ │ │ bl 43104 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -5189,20 +5189,20 @@ │ │ │ │ bne 4122c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 4a484 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq lr, sp, r0, ror #27 │ │ │ │ + sbceq lr, sp, r0, lsr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ - bl 6f1d78 │ │ │ │ + bl 6f1dc0 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 41284 │ │ │ │ bl 41b10 │ │ │ │ bl 47224 │ │ │ │ bl 43104 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -5213,20 +5213,20 @@ │ │ │ │ bne 4128c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 4a484 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq lr, sp, r0, lsl #27 │ │ │ │ + sbceq lr, sp, r0, asr #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ - bl 35f9d4 │ │ │ │ + bl 35fa20 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 412e4 │ │ │ │ bl 41b10 │ │ │ │ bl 47224 │ │ │ │ bl 43104 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -5237,15 +5237,15 @@ │ │ │ │ bne 412ec │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 4a484 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq lr, sp, r0, lsr #26 │ │ │ │ + sbceq lr, sp, r0, ror #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, r1 │ │ │ │ mov r1, #0 │ │ │ │ bl 22f358 │ │ │ │ @@ -5263,27 +5263,27 @@ │ │ │ │ bne 41354 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 4a484 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - strheq lr, [sp], #200 @ 0xc8 │ │ │ │ + strdeq lr, [sp], #200 @ 0xc8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [pc, #108] @ 413ec │ │ │ │ ldr r2, [pc, #108] @ 413f0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r3, [r3, r2] │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r2, r3 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl 4640b4 │ │ │ │ + bl 464100 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 413cc │ │ │ │ ldr r0, [r4] │ │ │ │ bl 41b10 │ │ │ │ bl 47224 │ │ │ │ bl 43104 │ │ │ │ mov r1, #0 │ │ │ │ @@ -5299,15 +5299,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 4a484 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ cmpeq ip, r8, ror ip │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ - sbceq lr, sp, r8, lsr ip │ │ │ │ + sbceq lr, sp, r8, ror ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #372] @ 41588 │ │ │ │ ldr r3, [pc, #372] @ 4158c │ │ │ │ @@ -5354,15 +5354,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3be7c │ │ │ │ cmp r0, #0 │ │ │ │ bne 414dc │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r7 │ │ │ │ - bl 6f1d28 │ │ │ │ + bl 6f1d70 │ │ │ │ cmp r0, #0 │ │ │ │ bne 414f0 │ │ │ │ cmp r6, #0 │ │ │ │ beq 41530 │ │ │ │ cmp r6, #2 │ │ │ │ bne 41548 │ │ │ │ mov r0, #0 │ │ │ │ @@ -5374,51 +5374,51 @@ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 41584 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r0, r7 │ │ │ │ - bl 6a20d0 │ │ │ │ + bl 6a2118 │ │ │ │ cmp r0, #0 │ │ │ │ bne 414f0 │ │ │ │ b 4149c │ │ │ │ ldrb r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ bne 414ec │ │ │ │ mov r6, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ b 41478 │ │ │ │ mov r6, #2 │ │ │ │ b 41540 │ │ │ │ mov r0, r7 │ │ │ │ - bl 6829b4 │ │ │ │ + bl 6829fc │ │ │ │ cmp r0, #0 │ │ │ │ bne 414f0 │ │ │ │ b 414b0 │ │ │ │ ldr r1, [pc, #60] @ 415a8 │ │ │ │ ldr r0, [pc, #60] @ 415ac │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 183788 │ │ │ │ ldr r3, [pc, #48] @ 415b0 │ │ │ │ add r3, pc, r3 │ │ │ │ b 41458 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltteq lr, ip, r4, fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq lr, sp, ip, ror #27 │ │ │ │ - strdeq fp, [pc], #248 @ │ │ │ │ + sbceq lr, sp, ip, lsr #28 │ │ │ │ + sbceq ip, pc, r8, lsr r0 @ │ │ │ │ + sbceq lr, sp, r0, lsr #28 │ │ │ │ sbceq lr, sp, r0, ror #27 │ │ │ │ - sbceq lr, sp, r0, lsr #27 │ │ │ │ - smulleq lr, sp, r4, sp │ │ │ │ + ldrdeq lr, [sp], #212 @ 0xd4 │ │ │ │ cmpeq ip, r0, lsl #22 │ │ │ │ - ldrdeq fp, [pc], #236 @ │ │ │ │ - sbceq lr, sp, r0, asr #25 │ │ │ │ - smulleq lr, sp, r0, ip │ │ │ │ + sbceq fp, pc, ip, lsl pc @ │ │ │ │ + sbceq lr, sp, r0, lsl #26 │ │ │ │ + ldrdeq lr, [sp], #192 @ 0xc0 │ │ │ │ ldr r0, [r0, #892] @ 0x37c │ │ │ │ ldr r3, [r0, #604] @ 0x25c │ │ │ │ bx r3 │ │ │ │ ldr r0, [r0, #892] @ 0x37c │ │ │ │ ldr r3, [r0, #608] @ 0x260 │ │ │ │ bx r3 │ │ │ │ ldr r0, [r0, #892] @ 0x37c │ │ │ │ @@ -6275,21 +6275,21 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ mov r0, #1 │ │ │ │ bl 3add8 │ │ │ │ ldrdeq lr, [ip, #-64] @ 0xffffffc0 │ │ │ │ strheq lr, [ip, #-72] @ 0xffffffb8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrdeq pc, [sp], #112 @ 0x70 │ │ │ │ - strheq pc, [sp], #112 @ 0x70 @ │ │ │ │ - sbceq pc, sp, r4, ror r9 @ │ │ │ │ - strheq lr, [sp], #232 @ 0xe8 │ │ │ │ - sbceq pc, sp, ip, lsr #19 │ │ │ │ - strheq pc, [sp], #152 @ 0x98 @ │ │ │ │ - sbceq pc, sp, r8, ror #20 │ │ │ │ + sbceq pc, sp, r0, lsl r8 @ │ │ │ │ + strdeq pc, [sp], #112 @ 0x70 │ │ │ │ + strheq pc, [sp], #148 @ 0x94 @ │ │ │ │ + strdeq lr, [sp], #232 @ 0xe8 │ │ │ │ + sbceq pc, sp, ip, ror #19 │ │ │ │ + strdeq pc, [sp], #152 @ 0x98 │ │ │ │ + sbceq pc, sp, r8, lsr #21 │ │ │ │ @ instruction: 0xfffffc8c │ │ │ │ @ instruction: 0xfffff8ac │ │ │ │ @ instruction: 0xfffff8ac │ │ │ │ @ instruction: 0xfffff8ac │ │ │ │ @ instruction: 0xfffff8b4 │ │ │ │ @ instruction: 0xfffff8b4 │ │ │ │ @ instruction: 0xfffff8bc │ │ │ │ @@ -6323,50 +6323,50 @@ │ │ │ │ @ instruction: 0xfffff738 │ │ │ │ @ instruction: 0xfffff99c │ │ │ │ @ instruction: 0xfffff8c8 │ │ │ │ @ instruction: 0xfffff904 │ │ │ │ @ instruction: 0xfffff930 │ │ │ │ @ instruction: 0xfffff950 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, r4, lsl #15 │ │ │ │ - sbceq pc, sp, r0, asr #15 │ │ │ │ - strdeq pc, [sp], #112 @ 0x70 │ │ │ │ - sbceq pc, sp, r0, ror #15 │ │ │ │ + sbceq pc, sp, r4, asr #15 │ │ │ │ + sbceq pc, sp, r0, lsl #16 │ │ │ │ + sbceq pc, sp, r0, lsr r8 @ │ │ │ │ + sbceq pc, sp, r0, lsr #16 │ │ │ │ cmpeq ip, r8, asr #30 │ │ │ │ - sbceq pc, sp, ip, asr r2 @ │ │ │ │ - sbceq fp, pc, r4, ror #6 │ │ │ │ - sbceq pc, sp, ip, asr r2 @ │ │ │ │ - sbceq pc, sp, r0, asr r2 @ │ │ │ │ - sbceq pc, sp, r4, lsr #5 │ │ │ │ - strheq pc, [sp], #32 @ │ │ │ │ - ldrdeq pc, [sp], #44 @ 0x2c │ │ │ │ - sbceq pc, sp, r0, lsr #6 │ │ │ │ - sbceq pc, sp, r4, lsr r3 @ │ │ │ │ - sbceq pc, sp, r8, lsr r3 @ │ │ │ │ + smulleq pc, sp, ip, r2 @ │ │ │ │ + sbceq fp, pc, r4, lsr #7 │ │ │ │ + smulleq pc, sp, ip, r2 @ │ │ │ │ + smulleq pc, sp, r0, r2 @ │ │ │ │ + sbceq pc, sp, r4, ror #5 │ │ │ │ + strdeq pc, [sp], #32 │ │ │ │ + sbceq pc, sp, ip, lsl r3 @ │ │ │ │ + sbceq pc, sp, r0, ror #6 │ │ │ │ sbceq pc, sp, r4, ror r3 @ │ │ │ │ - sbceq pc, sp, r0, lsr #7 │ │ │ │ - smulleq pc, sp, ip, r3 @ │ │ │ │ + sbceq pc, sp, r8, ror r3 @ │ │ │ │ strheq pc, [sp], #52 @ 0x34 @ │ │ │ │ - strheq pc, [sp], #52 @ 0x34 @ │ │ │ │ - ldrdeq pc, [sp], #48 @ 0x30 │ │ │ │ - ldrdeq pc, [sp], #56 @ 0x38 │ │ │ │ + sbceq pc, sp, r0, ror #7 │ │ │ │ + ldrdeq pc, [sp], #60 @ 0x3c │ │ │ │ + strdeq pc, [sp], #52 @ 0x34 │ │ │ │ + strdeq pc, [sp], #52 @ 0x34 │ │ │ │ sbceq pc, sp, r0, lsl r4 @ │ │ │ │ - sbceq lr, sp, r0, ror r8 │ │ │ │ - sbceq pc, sp, r4, lsl r4 @ │ │ │ │ - sbceq pc, sp, r0, lsr #8 │ │ │ │ - sbceq pc, sp, ip, lsl r4 @ │ │ │ │ - sbceq pc, sp, r4, lsr r4 @ │ │ │ │ - sbceq pc, sp, r4, asr #8 │ │ │ │ - sbceq pc, sp, ip, lsr #11 │ │ │ │ - ldrdeq pc, [sp], #80 @ 0x50 │ │ │ │ - sbceq pc, sp, r0, lsl r5 @ │ │ │ │ - sbceq pc, sp, r0, asr #8 │ │ │ │ - sbceq pc, sp, ip, ror #7 │ │ │ │ + sbceq pc, sp, r8, lsl r4 @ │ │ │ │ + sbceq pc, sp, r0, asr r4 @ │ │ │ │ + strheq lr, [sp], #128 @ 0x80 │ │ │ │ + sbceq pc, sp, r4, asr r4 @ │ │ │ │ + sbceq pc, sp, r0, ror #8 │ │ │ │ + sbceq pc, sp, ip, asr r4 @ │ │ │ │ + sbceq pc, sp, r4, ror r4 @ │ │ │ │ sbceq pc, sp, r4, lsl #9 │ │ │ │ - sbceq pc, sp, r8, lsr r4 @ │ │ │ │ + sbceq pc, sp, ip, ror #11 │ │ │ │ + sbceq pc, sp, r0, lsl r6 @ │ │ │ │ + sbceq pc, sp, r0, asr r5 @ │ │ │ │ + sbceq pc, sp, r0, lsl #9 │ │ │ │ + sbceq pc, sp, ip, lsr #8 │ │ │ │ + sbceq pc, sp, r4, asr #9 │ │ │ │ + sbceq pc, sp, r8, ror r4 @ │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ strd r0, [r3] │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ @@ -6385,23 +6385,23 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ 424ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbceq pc, sp, ip, asr #7 │ │ │ │ + sbceq pc, sp, ip, lsl #8 │ │ │ │ ldr r0, [pc, #4] @ 424fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - strheq sp, [lr], #144 @ 0x90 │ │ │ │ + strdeq sp, [lr], #144 @ 0x90 │ │ │ │ ldr r0, [pc, #4] @ 4250c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - strheq pc, [sp], #60 @ 0x3c @ │ │ │ │ + strdeq pc, [sp], #60 @ 0x3c │ │ │ │ ldr r0, [r0, #892] @ 0x37c │ │ │ │ ldr r3, [r0, #620] @ 0x26c │ │ │ │ bx r3 │ │ │ │ ldr r0, [r0, #892] @ 0x37c │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr lr, [r0, #628] @ 0x274 │ │ │ │ mov ip, lr │ │ │ │ @@ -6713,15 +6713,15 @@ │ │ │ │ str r3, [r4, #600] @ 0x258 │ │ │ │ ldr r3, [pc, #292] @ 42b20 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r4, #376] @ 0x178 │ │ │ │ bl 43a50 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #592 @ 0x250 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ tst r7, #8 │ │ │ │ bne 42a48 │ │ │ │ ldr r2, [pc, #260] @ 42b24 │ │ │ │ ldr r3, [pc, #160] @ 42ac4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -6799,15 +6799,15 @@ │ │ │ │ ldr r0, [r0, #16] │ │ │ │ cmp r0, #0 │ │ │ │ beq 42b58 │ │ │ │ bl 5a57c │ │ │ │ ldr r0, [r4] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r0, #592 @ 0x250 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ b 3bb4c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -6853,20 +6853,20 @@ │ │ │ │ cmp r6, r2 │ │ │ │ mov r4, r2 │ │ │ │ beq 42c5c │ │ │ │ cmp r2, #0 │ │ │ │ beq 42c40 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r2 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r6, #0 │ │ │ │ beq 42c5c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 42c64 │ │ │ │ str r4, [r5] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r5] │ │ │ │ bl 3bb4c │ │ │ │ str r4, [r5] │ │ │ │ @@ -6877,15 +6877,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1] │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 42ca8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 42cb4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -6911,15 +6911,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 4279c │ │ │ │ cmp r4, #0 │ │ │ │ mov r5, r0 │ │ │ │ beq 42d30 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 42d38 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ @@ -6943,15 +6943,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 4279c │ │ │ │ cmp r4, #0 │ │ │ │ mov r5, r0 │ │ │ │ beq 42db0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 42db8 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ @@ -6973,15 +6973,15 @@ │ │ │ │ ldr r4, [r5, #8] │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, #0 │ │ │ │ str r3, [r5, #20] │ │ │ │ beq 42e28 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 42e34 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -6995,15 +6995,15 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r4, [r1, #20] │ │ │ │ cmp r4, #0 │ │ │ │ beq 42e00 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 42e00 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -7032,15 +7032,15 @@ │ │ │ │ mov r1, #0 │ │ │ │ ldr r6, [r5, #688] @ 0x2b0 │ │ │ │ mov r2, r4 │ │ │ │ blx r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 42f20 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -7079,15 +7079,15 @@ │ │ │ │ str r3, [sp] │ │ │ │ mov r2, r4 │ │ │ │ ldr r6, [r5, #692] @ 0x2b4 │ │ │ │ blx r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 42fdc │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -7117,18 +7117,18 @@ │ │ │ │ beq 430ec │ │ │ │ cmp r6, #0 │ │ │ │ beq 43060 │ │ │ │ cmp r6, r4 │ │ │ │ beq 43074 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 430c8 │ │ │ │ strb r8, [r5, #7] │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr ip, [sp, #24] │ │ │ │ bic r7, r7, #-16777216 @ 0xff000000 │ │ │ │ and r3, r3, #-16777216 @ 0xff000000 │ │ │ │ @@ -7157,15 +7157,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 43068 │ │ │ │ b 43074 │ │ │ │ cmp r6, #0 │ │ │ │ beq 43074 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 43074 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [pc, #708] @ 433e0 │ │ │ │ mov r5, r0 │ │ │ │ @@ -7334,17 +7334,17 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 1837b4 │ │ │ │ mov r1, r4 │ │ │ │ bl 1835dc │ │ │ │ ldr r4, [pc, #208] @ 4348c │ │ │ │ add r4, pc, r4 │ │ │ │ mov r7, r0 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ strb r7, [r4] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r4, #1 │ │ │ │ strb r4, [r6] │ │ │ │ b 4312c │ │ │ │ mov r5, r4 │ │ │ │ b 43140 │ │ │ │ @ instruction: 0x014e139e │ │ │ │ smlalbbeq r1, lr, r9, r3 │ │ │ │ @@ -7384,15 +7384,15 @@ │ │ │ │ @ instruction: 0xfffff3c4 │ │ │ │ @ instruction: 0xfffffac4 │ │ │ │ @ instruction: 0xfffff338 │ │ │ │ @ instruction: 0xfffff350 │ │ │ │ @ instruction: 0xfffff274 │ │ │ │ @ instruction: 0xfffff29c │ │ │ │ @ instruction: 0xfffff350 │ │ │ │ - sbceq lr, sp, r4, lsl r5 │ │ │ │ + sbceq lr, sp, r4, asr r5 │ │ │ │ cmpeq lr, r1, lsl #2 │ │ │ │ bx lr │ │ │ │ sub sp, sp, #8 │ │ │ │ add sp, sp, #8 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ @@ -7465,15 +7465,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ ldr r4, [r2] │ │ │ │ cmp r4, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -7497,15 +7497,15 @@ │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ sub r6, r6, #4 │ │ │ │ mov r5, #0 │ │ │ │ ldr r4, [r6, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r4, #0 │ │ │ │ beq 43668 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 43668 │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ add r5, r5, #1 │ │ │ │ @@ -7530,15 +7530,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 436a4 │ │ │ │ ldr r4, [r8, r5, lsl #2] │ │ │ │ cmp r4, #0 │ │ │ │ beq 436a4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 436a4 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -7552,15 +7552,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1, #4] │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 43734 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 43740 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -7579,15 +7579,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1, #8] │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 437a0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 437ac │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -7606,15 +7606,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1, #68] @ 0x44 │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 4380c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 43818 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -7645,18 +7645,18 @@ │ │ │ │ str r1, [r5] │ │ │ │ beq 438ec │ │ │ │ cmp r6, #0 │ │ │ │ beq 438a0 │ │ │ │ cmp r6, r4 │ │ │ │ beq 438b4 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 438c8 │ │ │ │ str r6, [r5, #4] │ │ │ │ str r9, [r5, #12] │ │ │ │ str r8, [r5, #16] │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ @@ -7668,15 +7668,15 @@ │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 438a8 │ │ │ │ b 438b4 │ │ │ │ cmp r6, #0 │ │ │ │ beq 438b4 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 438b4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -7691,15 +7691,15 @@ │ │ │ │ bl 3a9ac │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #68] @ 0x44 │ │ │ │ beq 43958 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r3, #1 │ │ │ │ str r5, [r4, #68] @ 0x44 │ │ │ │ str r3, [r4] │ │ │ │ str r6, [r4, #72] @ 0x48 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -7720,18 +7720,18 @@ │ │ │ │ str r1, [r5] │ │ │ │ beq 43a3c │ │ │ │ cmp r6, #0 │ │ │ │ beq 439cc │ │ │ │ cmp r6, r4 │ │ │ │ beq 439e0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 43a18 │ │ │ │ ldrh r3, [r7, #4] │ │ │ │ ldr r2, [r6, #64] @ 0x40 │ │ │ │ strh r3, [r5, #4] │ │ │ │ ldrh r3, [r6, #68] @ 0x44 │ │ │ │ strh r2, [r5, #16] │ │ │ │ @@ -7752,15 +7752,15 @@ │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 439d4 │ │ │ │ b 439e0 │ │ │ │ cmp r6, #0 │ │ │ │ beq 439e0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 439e0 │ │ │ │ ldr ip, [pc, #752] @ 43d48 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ add ip, pc, ip │ │ │ │ str ip, [r0, #132] @ 0x84 │ │ │ │ ldr ip, [pc, #740] @ 43d4c │ │ │ │ ldr r3, [pc, #740] @ 43d50 │ │ │ │ @@ -8049,18 +8049,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq sp, sp, ip, asr #20 │ │ │ │ - sbceq sp, sp, r8, asr sl │ │ │ │ - ldrdeq r5, [pc], #128 @ │ │ │ │ - sbceq sp, sp, r0, asr #20 │ │ │ │ + sbceq sp, sp, ip, lsl #21 │ │ │ │ + smulleq sp, sp, r8, sl @ │ │ │ │ + sbceq r5, pc, r0, lsl r9 @ │ │ │ │ + sbceq sp, sp, r0, lsl #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #232] @ 44004 │ │ │ │ @@ -8119,22 +8119,22 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r8 │ │ │ │ mov ip, lr │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ bx ip │ │ │ │ - strheq sp, [sp], #156 @ 0x9c │ │ │ │ - ldrdeq sp, [sp], #144 @ 0x90 │ │ │ │ - sbceq r5, pc, r0, lsr #16 │ │ │ │ - sbceq lr, pc, r0, asr #20 │ │ │ │ - strdeq lr, [pc], #164 @ │ │ │ │ - sbceq sp, sp, r0, lsl #19 │ │ │ │ - sbceq sp, sp, r0, ror r9 │ │ │ │ - sbceq sp, sp, r0, ror #18 │ │ │ │ + strdeq sp, [sp], #156 @ 0x9c │ │ │ │ + sbceq sp, sp, r0, lsl sl │ │ │ │ + sbceq r5, pc, r0, ror #16 │ │ │ │ + sbceq lr, pc, r0, lsl #21 │ │ │ │ + sbceq lr, pc, r4, lsr fp @ │ │ │ │ + sbceq sp, sp, r0, asr #19 │ │ │ │ + strheq sp, [sp], #144 @ 0x90 │ │ │ │ + sbceq sp, sp, r0, lsr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ mov r6, r0 │ │ │ │ ldr r1, [pc, #148] @ 440d8 │ │ │ │ @@ -8172,19 +8172,19 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 6fa4c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - strdeq sp, [sp], #128 @ 0x80 │ │ │ │ - sbceq sp, sp, r0, lsl #18 │ │ │ │ - strdeq sp, [sp], #136 @ 0x88 │ │ │ │ - sbceq sp, sp, r8, ror #17 │ │ │ │ - sbcseq r6, ip, r0, lsr #31 │ │ │ │ + sbceq sp, sp, r0, lsr r9 │ │ │ │ + sbceq sp, sp, r0, asr #18 │ │ │ │ + sbceq sp, sp, r8, lsr r9 │ │ │ │ + sbceq sp, sp, r8, lsr #18 │ │ │ │ + sbcseq r6, ip, r0, ror #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r6, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #144] @ 4419c │ │ │ │ @@ -8221,19 +8221,19 @@ │ │ │ │ ldr r7, [r6, #796] @ 0x31c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ blx r7 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sp, sp, r4, lsr r8 │ │ │ │ - sbceq sp, sp, r8, asr r8 │ │ │ │ - sbceq sp, sp, r4, lsr #16 │ │ │ │ - sbceq r1, lr, ip, lsl #14 │ │ │ │ - ldrheq sl, [lr], #24 │ │ │ │ + sbceq sp, sp, r4, ror r8 │ │ │ │ + smulleq sp, sp, r8, r8 @ │ │ │ │ + sbceq sp, sp, r4, ror #16 │ │ │ │ + sbceq r1, lr, ip, asr #14 │ │ │ │ + ldrsheq sl, [lr], #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #132] @ 44254 │ │ │ │ @@ -8267,19 +8267,19 @@ │ │ │ │ mov r2, r6 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ mov ip, lr │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx ip │ │ │ │ - sbceq sp, sp, r8, ror r7 │ │ │ │ + strheq sp, [sp], #120 @ 0x78 │ │ │ │ + sbceq sp, sp, ip, ror #15 │ │ │ │ sbceq sp, sp, ip, lsr #15 │ │ │ │ - sbceq sp, sp, ip, ror #14 │ │ │ │ - sbcseq sl, lr, r8, lsl r1 │ │ │ │ - strdeq r2, [lr], #44 @ 0x2c │ │ │ │ + sbcseq sl, lr, r8, asr r1 │ │ │ │ + sbceq r2, lr, ip, lsr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 442e0 │ │ │ │ @@ -8302,18 +8302,18 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r5, #860] @ 0x35c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq sp, sp, r0, asr #13 │ │ │ │ - sbceq sp, sp, r0, lsl r7 │ │ │ │ - strheq sp, [sp], #104 @ 0x68 │ │ │ │ - smullseq r1, ip, r0, sp │ │ │ │ + sbceq sp, sp, r0, lsl #14 │ │ │ │ + sbceq sp, sp, r0, asr r7 │ │ │ │ + strdeq sp, [sp], #104 @ 0x68 │ │ │ │ + ldrsbeq r1, [ip], #208 @ 0xd0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #92] @ 44364 │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [pc, #88] @ 44368 │ │ │ │ @@ -8335,17 +8335,17 @@ │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq sp, sp, r8, lsr #13 │ │ │ │ - sbceq sp, sp, r8, lsr r6 │ │ │ │ - sbceq sp, sp, r4, lsr r6 │ │ │ │ + sbceq sp, sp, r8, ror #13 │ │ │ │ + sbceq sp, sp, r8, ror r6 │ │ │ │ + sbceq sp, sp, r4, ror r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #100] @ 443ec │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [pc, #96] @ 443f0 │ │ │ │ @@ -8369,17 +8369,17 @@ │ │ │ │ mov r1, r4 │ │ │ │ bl 6faac │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq sp, sp, r0, asr #12 │ │ │ │ - strheq sp, [sp], #88 @ 0x58 │ │ │ │ - strheq sp, [sp], #84 @ 0x54 │ │ │ │ + sbceq sp, sp, r0, lsl #13 │ │ │ │ + strdeq sp, [sp], #88 @ 0x58 │ │ │ │ + strdeq sp, [sp], #84 @ 0x54 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 44470 │ │ │ │ @@ -8402,18 +8402,18 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r5, #764] @ 0x2fc │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq sp, sp, r0, lsr r5 │ │ │ │ - sbceq sp, sp, r0, asr #11 │ │ │ │ - sbceq sp, sp, r8, lsr #10 │ │ │ │ - sbceq sp, sp, r8, lsr #11 │ │ │ │ + sbceq sp, sp, r0, ror r5 │ │ │ │ + sbceq sp, sp, r0, lsl #12 │ │ │ │ + sbceq sp, sp, r8, ror #10 │ │ │ │ + sbceq sp, sp, r8, ror #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #144] @ 44530 │ │ │ │ @@ -8450,19 +8450,19 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq sp, sp, r8, lsr #9 │ │ │ │ - sbceq sp, sp, r0, asr r5 │ │ │ │ - smulleq sp, sp, ip, r4 @ │ │ │ │ - sbceq sp, sp, r0, asr #10 │ │ │ │ - sbceq sp, sp, r0, lsr r5 │ │ │ │ + sbceq sp, sp, r8, ror #9 │ │ │ │ + smulleq sp, sp, r0, r5 @ │ │ │ │ + ldrdeq sp, [sp], #76 @ 0x4c │ │ │ │ + sbceq sp, sp, r0, lsl #11 │ │ │ │ + sbceq sp, sp, r0, ror r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #124] @ 445e0 │ │ │ │ @@ -8494,19 +8494,19 @@ │ │ │ │ ldr r3, [r6, #712] @ 0x2c8 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sp, sp, r4, ror #7 │ │ │ │ - strheq sp, [sp], #76 @ 0x4c │ │ │ │ - ldrdeq sp, [sp], #52 @ 0x34 │ │ │ │ - sbceq lr, pc, r0, lsl #8 │ │ │ │ - strheq lr, [pc], #68 @ │ │ │ │ + sbceq sp, sp, r4, lsr #8 │ │ │ │ + strdeq sp, [sp], #76 @ 0x4c │ │ │ │ + sbceq sp, sp, r4, lsl r4 │ │ │ │ + sbceq lr, pc, r0, asr #8 │ │ │ │ + strdeq lr, [pc], #68 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #96] @ 44674 │ │ │ │ @@ -8531,18 +8531,18 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 4466c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sp, sp, r4, lsr r3 │ │ │ │ - sbceq sp, sp, ip, lsl r4 │ │ │ │ - sbceq sp, sp, ip, lsr #6 │ │ │ │ - sbceq sp, sp, ip, lsl r3 │ │ │ │ + sbceq sp, sp, r4, ror r3 │ │ │ │ + sbceq sp, sp, ip, asr r4 │ │ │ │ + sbceq sp, sp, ip, ror #6 │ │ │ │ + sbceq sp, sp, ip, asr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [pc, #156] @ 44740 │ │ │ │ @@ -8582,20 +8582,20 @@ │ │ │ │ bl 6f508 │ │ │ │ ldr r0, [r4] │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6f708 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sp, sp, r4, lsr #5 │ │ │ │ - sbceq sp, sp, r0, lsr #7 │ │ │ │ - smulleq sp, sp, r8, r2 @ │ │ │ │ - sbceq sp, sp, r8, lsl #5 │ │ │ │ - sbceq sp, sp, r8, asr r3 │ │ │ │ - sbceq sp, sp, r4, asr #6 │ │ │ │ + sbceq sp, sp, r4, ror #5 │ │ │ │ + sbceq sp, sp, r0, ror #7 │ │ │ │ + ldrdeq sp, [sp], #40 @ 0x28 │ │ │ │ + sbceq sp, sp, r8, asr #5 │ │ │ │ + smulleq sp, sp, r8, r3 @ │ │ │ │ + sbceq sp, sp, r4, lsl #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 447d0 │ │ │ │ @@ -8618,18 +8618,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #840] @ 0x348 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - ldrdeq sp, [sp], #16 │ │ │ │ - strdeq sp, [sp], #32 │ │ │ │ - sbceq sp, sp, r8, asr #3 │ │ │ │ - ldrdeq sp, [sp], #40 @ 0x28 │ │ │ │ + sbceq sp, sp, r0, lsl r2 │ │ │ │ + sbceq sp, sp, r0, lsr r3 │ │ │ │ + sbceq sp, sp, r8, lsl #4 │ │ │ │ + sbceq sp, sp, r8, lsl r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 44870 │ │ │ │ @@ -8658,18 +8658,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq sp, sp, r8, asr #2 │ │ │ │ - sbceq sp, sp, r0, lsl #5 │ │ │ │ - sbceq sp, sp, r0, asr #2 │ │ │ │ - sbceq sp, sp, r0, asr r2 │ │ │ │ + sbceq sp, sp, r8, lsl #3 │ │ │ │ + sbceq sp, sp, r0, asr #5 │ │ │ │ + sbceq sp, sp, r0, lsl #3 │ │ │ │ + smulleq sp, sp, r0, r2 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 448f8 │ │ │ │ @@ -8692,18 +8692,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #828] @ 0x33c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sp, sp, r8, lsr #1 │ │ │ │ - sbceq sp, sp, ip, ror #3 │ │ │ │ - sbceq sp, sp, r0, lsr #1 │ │ │ │ - strheq sp, [sp], #16 │ │ │ │ + sbceq sp, sp, r8, ror #1 │ │ │ │ + sbceq sp, sp, ip, lsr #4 │ │ │ │ + sbceq sp, sp, r0, ror #1 │ │ │ │ + strdeq sp, [sp], #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 44980 │ │ │ │ @@ -8726,18 +8726,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #816] @ 0x330 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sp, sp, r0, lsr #32 │ │ │ │ - sbceq sp, sp, r4, ror r1 │ │ │ │ - sbceq sp, sp, r8, lsl r0 │ │ │ │ - sbceq sp, sp, r8, lsr #2 │ │ │ │ + sbceq sp, sp, r0, rrx │ │ │ │ + strheq sp, [sp], #20 │ │ │ │ + sbceq sp, sp, r8, asr r0 │ │ │ │ + sbceq sp, sp, r8, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r1, [pc, #196] @ 44a6c │ │ │ │ ldr r6, [r0, #892] @ 0x37c │ │ │ │ ldr r0, [pc, #192] @ 44a70 │ │ │ │ @@ -8785,20 +8785,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - strdeq sp, [sp], #12 │ │ │ │ - smulleq ip, sp, r4, pc @ │ │ │ │ - sbceq ip, sp, r4, lsl #31 │ │ │ │ - sbcseq r5, lr, r8, asr #23 │ │ │ │ - ldrsheq sl, [sp], #204 @ 0xcc │ │ │ │ - sbceq sp, sp, r4, lsr #1 │ │ │ │ + sbceq sp, sp, ip, lsr r1 │ │ │ │ + ldrdeq ip, [sp], #244 @ 0xf4 │ │ │ │ + sbceq ip, sp, r4, asr #31 │ │ │ │ + sbcseq r5, lr, r8, lsl #24 │ │ │ │ + sbcseq sl, sp, ip, lsr sp │ │ │ │ + sbceq sp, sp, r4, ror #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #132] @ 44b20 │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [pc, #128] @ 44b24 │ │ │ │ @@ -8830,18 +8830,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq sp, sp, r8, lsr #32 │ │ │ │ - sbceq ip, sp, r4, lsr #29 │ │ │ │ - smulleq ip, sp, r8, lr │ │ │ │ - ldrsbeq r5, [lr], #172 @ 0xac │ │ │ │ + sbceq sp, sp, r8, rrx │ │ │ │ + sbceq ip, sp, r4, ror #29 │ │ │ │ + ldrdeq ip, [sp], #232 @ 0xe8 │ │ │ │ + sbcseq r5, lr, ip, lsl fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #252] @ 44c4c │ │ │ │ @@ -8905,22 +8905,22 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 6fa4c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - strdeq ip, [sp], #208 @ 0xd0 │ │ │ │ - sbceq ip, sp, r4, lsl #31 │ │ │ │ - sbceq ip, sp, r4, ror #27 │ │ │ │ - ldrdeq ip, [sp], #212 @ 0xd4 │ │ │ │ - ldrdeq ip, [sp], #236 @ 0xec │ │ │ │ - sbceq ip, sp, r8, lsr pc │ │ │ │ - sbcseq r5, lr, r0, ror #19 │ │ │ │ - sbcseq r8, pc, r0 │ │ │ │ + sbceq ip, sp, r0, lsr lr │ │ │ │ + sbceq ip, sp, r4, asr #31 │ │ │ │ + sbceq ip, sp, r4, lsr #28 │ │ │ │ + sbceq ip, sp, r4, lsl lr │ │ │ │ + sbceq ip, sp, ip, lsl pc │ │ │ │ + sbceq ip, sp, r8, ror pc │ │ │ │ + sbcseq r5, lr, r0, lsr #20 │ │ │ │ + sbcseq r8, pc, r0, asr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r6, [r0, #892] @ 0x37c │ │ │ │ mov r7, r0 │ │ │ │ ldr r3, [r6, #644] @ 0x284 │ │ │ │ @@ -8972,20 +8972,20 @@ │ │ │ │ beq 44d50 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 6d544 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - sbceq ip, sp, ip, asr lr │ │ │ │ + smulleq ip, sp, ip, lr │ │ │ │ cmpeq ip, r4, asr r3 │ │ │ │ - smulleq ip, sp, r8, ip │ │ │ │ - smulleq ip, sp, r8, ip │ │ │ │ - sbceq ip, sp, r8, lsr lr │ │ │ │ - sbceq fp, pc, r8, asr #1 │ │ │ │ + ldrdeq ip, [sp], #200 @ 0xc8 │ │ │ │ + ldrdeq ip, [sp], #200 @ 0xc8 │ │ │ │ + sbceq ip, sp, r8, ror lr │ │ │ │ + sbceq fp, pc, r8, lsl #2 │ │ │ │ andeq r1, r0, r8, lsl #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #88] @ 44de4 │ │ │ │ mov r3, r0 │ │ │ │ @@ -9007,17 +9007,17 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq ip, sp, r4, lsl #27 │ │ │ │ - strheq ip, [sp], #180 @ 0xb4 │ │ │ │ - strheq ip, [sp], #176 @ 0xb0 │ │ │ │ + sbceq ip, sp, r4, asr #27 │ │ │ │ + strdeq ip, [sp], #180 @ 0xb4 │ │ │ │ + strdeq ip, [sp], #176 @ 0xb0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #116] @ 44e84 │ │ │ │ @@ -9047,18 +9047,18 @@ │ │ │ │ mov r0, r4 │ │ │ │ asr r1, r4, #31 │ │ │ │ bl 6fa7c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq ip, sp, r8, lsr fp │ │ │ │ - sbceq ip, sp, r8, lsl sp │ │ │ │ - sbceq ip, sp, r0, lsr fp │ │ │ │ - ldrsbeq r9, [lr], #76 @ 0x4c │ │ │ │ + sbceq ip, sp, r8, ror fp │ │ │ │ + sbceq ip, sp, r8, asr sp │ │ │ │ + sbceq ip, sp, r0, ror fp │ │ │ │ + sbcseq r9, lr, ip, lsl r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r9, [r0, #892] @ 0x37c │ │ │ │ mov r7, r1 │ │ │ │ ldr r0, [pc, #336] @ 45004 │ │ │ │ @@ -9143,23 +9143,23 @@ │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 70000 │ │ │ │ b 44f68 │ │ │ │ - sbceq ip, sp, ip, lsl #21 │ │ │ │ - sbceq ip, sp, r4, lsl #25 │ │ │ │ - sbceq ip, sp, ip, ror sl │ │ │ │ - sbceq ip, sp, r0, ror #24 │ │ │ │ - sbcseq r6, sp, r8, lsr pc │ │ │ │ - sbceq ip, sp, ip, asr #24 │ │ │ │ - strdeq ip, [sp], #184 @ 0xb8 │ │ │ │ - sbceq ip, sp, ip, ror #23 │ │ │ │ - sbceq ip, sp, r0, ror #23 │ │ │ │ + sbceq ip, sp, ip, asr #21 │ │ │ │ + sbceq ip, sp, r4, asr #25 │ │ │ │ + strheq ip, [sp], #172 @ 0xac │ │ │ │ + sbceq ip, sp, r0, lsr #25 │ │ │ │ + sbcseq r6, sp, r8, ror pc │ │ │ │ + sbceq ip, sp, ip, lsl #25 │ │ │ │ + sbceq ip, sp, r8, lsr ip │ │ │ │ + sbceq ip, sp, ip, lsr #24 │ │ │ │ + sbceq ip, sp, r0, lsr #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #80] @ 45098 │ │ │ │ @@ -9180,17 +9180,17 @@ │ │ │ │ blx r3 │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 6fbd0 │ │ │ │ bl 6f948 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq ip, sp, r0, lsl #18 │ │ │ │ - sbceq ip, sp, r8, asr #22 │ │ │ │ - strdeq ip, [sp], #136 @ 0x88 │ │ │ │ + sbceq ip, sp, r0, asr #18 │ │ │ │ + sbceq ip, sp, r8, lsl #23 │ │ │ │ + sbceq ip, sp, r8, lsr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #80] @ 45114 │ │ │ │ @@ -9211,17 +9211,17 @@ │ │ │ │ blx r3 │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 6fbd0 │ │ │ │ bl 6f948 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq ip, sp, r4, lsl #17 │ │ │ │ - ldrdeq ip, [sp], #172 @ 0xac │ │ │ │ - sbceq ip, sp, ip, ror r8 │ │ │ │ + sbceq ip, sp, r4, asr #17 │ │ │ │ + sbceq ip, sp, ip, lsl fp │ │ │ │ + strheq ip, [sp], #140 @ 0x8c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #80] @ 45190 │ │ │ │ @@ -9242,17 +9242,17 @@ │ │ │ │ blx r3 │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 6fbd0 │ │ │ │ bl 6f948 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq ip, sp, r8, lsl #16 │ │ │ │ - sbceq ip, sp, r0, ror sl │ │ │ │ - sbceq ip, sp, r0, lsl #16 │ │ │ │ + sbceq ip, sp, r8, asr #16 │ │ │ │ + strheq ip, [sp], #160 @ 0xa0 │ │ │ │ + sbceq ip, sp, r0, asr #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #88] @ 4520c │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [pc, #84] @ 45210 │ │ │ │ @@ -9273,17 +9273,17 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 6fbd0 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq ip, sp, ip, lsl #20 │ │ │ │ - sbceq ip, sp, ip, lsl #15 │ │ │ │ - sbceq ip, sp, r8, lsl #15 │ │ │ │ + sbceq ip, sp, ip, asr #20 │ │ │ │ + sbceq ip, sp, ip, asr #15 │ │ │ │ + sbceq ip, sp, r8, asr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #88] @ 45288 │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [pc, #84] @ 4528c │ │ │ │ @@ -9304,17 +9304,17 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 6fbd0 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq ip, sp, r4, lsr #19 │ │ │ │ - sbceq ip, sp, r0, lsl r7 │ │ │ │ - sbceq ip, sp, ip, lsl #14 │ │ │ │ + sbceq ip, sp, r4, ror #19 │ │ │ │ + sbceq ip, sp, r0, asr r7 │ │ │ │ + sbceq ip, sp, ip, asr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #88] @ 45304 │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [pc, #84] @ 45308 │ │ │ │ @@ -9335,17 +9335,17 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 6fbd0 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq ip, sp, r4, lsr r9 │ │ │ │ - smulleq ip, sp, r4, r6 │ │ │ │ - smulleq ip, sp, r0, r6 │ │ │ │ + sbceq ip, sp, r4, ror r9 │ │ │ │ + ldrdeq ip, [sp], #100 @ 0x64 │ │ │ │ + ldrdeq ip, [sp], #96 @ 0x60 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #4 │ │ │ │ add r9, sp, #44 @ 0x2c │ │ │ │ subs r4, r1, #0 │ │ │ │ @@ -9399,20 +9399,20 @@ │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ mov ip, lr │ │ │ │ add sp, sp, #4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx ip │ │ │ │ - smulleq ip, sp, r8, r8 │ │ │ │ - sbceq ip, sp, ip, ror #11 │ │ │ │ - sbceq ip, sp, ip, ror #11 │ │ │ │ - ldrdeq ip, [sp], #92 @ 0x5c │ │ │ │ - sbceq pc, sp, r0, lsr #29 │ │ │ │ - sbceq r3, lr, ip, lsr r3 │ │ │ │ + ldrdeq ip, [sp], #136 @ 0x88 │ │ │ │ + sbceq ip, sp, ip, lsr #12 │ │ │ │ + sbceq ip, sp, ip, lsr #12 │ │ │ │ + sbceq ip, sp, ip, lsl r6 │ │ │ │ + sbceq pc, sp, r0, ror #29 │ │ │ │ + sbceq r3, lr, ip, ror r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #12 │ │ │ │ subs r4, r1, #0 │ │ │ │ ldrd r6, [sp, #40] @ 0x28 │ │ │ │ @@ -9463,20 +9463,20 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 6fa4c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - smulleq ip, sp, r8, r7 │ │ │ │ - ldrdeq ip, [sp], #64 @ 0x40 │ │ │ │ - ldrdeq ip, [sp], #64 @ 0x40 │ │ │ │ - sbceq ip, sp, r8, ror r7 │ │ │ │ - sbcseq r8, lr, r4, ror #28 │ │ │ │ - sbceq ip, sp, ip, asr #14 │ │ │ │ + ldrdeq ip, [sp], #120 @ 0x78 │ │ │ │ + sbceq ip, sp, r0, lsl r5 │ │ │ │ + sbceq ip, sp, r0, lsl r5 │ │ │ │ + strheq ip, [sp], #120 @ 0x78 │ │ │ │ + sbcseq r8, lr, r4, lsr #29 │ │ │ │ + sbceq ip, sp, ip, lsl #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #196] @ 45600 │ │ │ │ @@ -9526,21 +9526,21 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ mov ip, lr │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx ip │ │ │ │ - sbceq ip, sp, ip, lsl #8 │ │ │ │ - sbceq ip, sp, r0, ror #13 │ │ │ │ - strdeq ip, [sp], #60 @ 0x3c │ │ │ │ - strheq ip, [sp], #108 @ 0x6c │ │ │ │ - sbceq ip, sp, r0, lsl #9 │ │ │ │ - sbceq r3, lr, ip, asr #7 │ │ │ │ - strheq r6, [lr], #88 @ 0x58 │ │ │ │ + sbceq ip, sp, ip, asr #8 │ │ │ │ + sbceq ip, sp, r0, lsr #14 │ │ │ │ + sbceq ip, sp, ip, lsr r4 │ │ │ │ + strdeq ip, [sp], #108 @ 0x6c │ │ │ │ + sbceq ip, sp, r0, asr #9 │ │ │ │ + sbceq r3, lr, ip, lsl #8 │ │ │ │ + strdeq r6, [lr], #88 @ 0x58 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r1 │ │ │ │ mov r8, r0 │ │ │ │ ldr r1, [pc, #196] @ 45700 │ │ │ │ @@ -9590,20 +9590,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - strdeq ip, [sp], #92 @ 0x5c │ │ │ │ - sbceq ip, sp, r4, lsl #6 │ │ │ │ - strdeq ip, [sp], #40 @ 0x28 │ │ │ │ - sbceq ip, sp, r0, ror #11 │ │ │ │ - sbceq ip, sp, r0, ror #6 │ │ │ │ - sbcseq r7, pc, r8, asr #10 │ │ │ │ + sbceq ip, sp, ip, lsr r6 │ │ │ │ + sbceq ip, sp, r4, asr #6 │ │ │ │ + sbceq ip, sp, r8, lsr r3 │ │ │ │ + sbceq ip, sp, r0, lsr #12 │ │ │ │ + sbceq ip, sp, r0, lsr #7 │ │ │ │ + sbcseq r7, pc, r8, lsl #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ mov r6, r0 │ │ │ │ ldr r1, [pc, #152] @ 457d0 │ │ │ │ @@ -9642,19 +9642,19 @@ │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ cmp r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ strne r6, [r4, #96] @ 0x60 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq ip, sp, r4, lsr #10 │ │ │ │ - sbceq ip, sp, ip, lsl #4 │ │ │ │ - sbceq ip, sp, r4, lsl #4 │ │ │ │ - sbceq ip, sp, r0, lsl r5 │ │ │ │ - sbceq ip, sp, r0, lsl #10 │ │ │ │ + sbceq ip, sp, r4, ror #10 │ │ │ │ + sbceq ip, sp, ip, asr #4 │ │ │ │ + sbceq ip, sp, r4, asr #4 │ │ │ │ + sbceq ip, sp, r0, asr r5 │ │ │ │ + sbceq ip, sp, r0, asr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ mov r6, r0 │ │ │ │ ldr r1, [pc, #144] @ 45894 │ │ │ │ @@ -9691,18 +9691,18 @@ │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ cmp r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ strne r6, [r4, #96] @ 0x60 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq ip, sp, r8, lsl #9 │ │ │ │ - sbceq ip, sp, r0, asr #2 │ │ │ │ - sbceq ip, sp, r8, lsr r1 │ │ │ │ - sbceq ip, sp, r4, asr #8 │ │ │ │ + sbceq ip, sp, r8, asr #9 │ │ │ │ + sbceq ip, sp, r0, lsl #3 │ │ │ │ + sbceq ip, sp, r8, ror r1 │ │ │ │ + sbceq ip, sp, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr sl, [r0, #892] @ 0x37c │ │ │ │ mov r9, r1 │ │ │ │ mov r8, r0 │ │ │ │ @@ -9758,19 +9758,19 @@ │ │ │ │ bl 6f4a4 │ │ │ │ cmp r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ strne r8, [r4, #96] @ 0x60 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 70000 │ │ │ │ b 45954 │ │ │ │ - sbceq ip, sp, r0, ror #7 │ │ │ │ - sbceq ip, sp, ip, ror r0 │ │ │ │ - sbceq ip, sp, r4, ror r0 │ │ │ │ - sbceq ip, sp, r0, lsl #7 │ │ │ │ - strheq ip, [sp], #56 @ 0x38 │ │ │ │ + sbceq ip, sp, r0, lsr #8 │ │ │ │ + strheq ip, [sp], #12 │ │ │ │ + strheq ip, [sp], #4 │ │ │ │ + sbceq ip, sp, r0, asr #7 │ │ │ │ + strdeq ip, [sp], #56 @ 0x38 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #120] @ 45a4c │ │ │ │ @@ -9801,18 +9801,18 @@ │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ cmp r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ strne r5, [r4, #96] @ 0x60 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq ip, sp, r0, lsl #6 │ │ │ │ - sbceq fp, sp, r0, ror pc │ │ │ │ - sbceq fp, sp, ip, ror #30 │ │ │ │ - sbceq ip, sp, r8, ror r2 │ │ │ │ + sbceq ip, sp, r0, asr #6 │ │ │ │ + strheq fp, [sp], #240 @ 0xf0 │ │ │ │ + sbceq fp, sp, ip, lsr #31 │ │ │ │ + strheq ip, [sp], #40 @ 0x28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #28 │ │ │ │ add r9, sp, #68 @ 0x44 │ │ │ │ subs r4, r1, #0 │ │ │ │ @@ -9899,24 +9899,24 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 6fa4c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - sbceq ip, sp, r0, asr #4 │ │ │ │ - sbceq fp, sp, r0, lsr #29 │ │ │ │ - smulleq fp, sp, ip, lr │ │ │ │ - sbceq fp, sp, ip, lsl #29 │ │ │ │ - sbceq ip, sp, r0, lsl r2 │ │ │ │ - sbceq r2, lr, ip, ror #23 │ │ │ │ - sbceq pc, sp, r8, lsl r7 @ │ │ │ │ - sbceq ip, sp, ip, asr #4 │ │ │ │ - sbceq ip, sp, r8, lsr #3 │ │ │ │ - sbceq ip, sp, r0, ror r1 │ │ │ │ + sbceq ip, sp, r0, lsl #5 │ │ │ │ + sbceq fp, sp, r0, ror #29 │ │ │ │ + ldrdeq fp, [sp], #236 @ 0xec │ │ │ │ + sbceq fp, sp, ip, asr #29 │ │ │ │ + sbceq ip, sp, r0, asr r2 │ │ │ │ + sbceq r2, lr, ip, lsr #24 │ │ │ │ + sbceq pc, sp, r8, asr r7 @ │ │ │ │ + sbceq ip, sp, ip, lsl #5 │ │ │ │ + sbceq ip, sp, r8, ror #3 │ │ │ │ + strheq ip, [sp], #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, sp, #8 │ │ │ │ subs r4, r1, #0 │ │ │ │ ldr r8, [sp, #32] │ │ │ │ @@ -9970,20 +9970,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 6fa4c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldrdeq ip, [sp], #12 │ │ │ │ - sbceq fp, sp, r8, lsl #26 │ │ │ │ - sbceq fp, sp, r4, lsl #26 │ │ │ │ - strdeq fp, [sp], #196 @ 0xc4 │ │ │ │ - sbcseq r5, ip, ip, lsr #7 │ │ │ │ - sbceq fp, sp, r4, asr sp │ │ │ │ + sbceq ip, sp, ip, lsl r1 │ │ │ │ + sbceq fp, sp, r8, asr #26 │ │ │ │ + sbceq fp, sp, r4, asr #26 │ │ │ │ + sbceq fp, sp, r4, lsr sp │ │ │ │ + sbcseq r5, ip, ip, ror #7 │ │ │ │ + smulleq fp, sp, r4, sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r8, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ mov r7, r0 │ │ │ │ @@ -10031,20 +10031,20 @@ │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ cmp r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ strne r7, [r4, #96] @ 0x60 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq ip, sp, r0 │ │ │ │ - sbceq fp, sp, r8, lsl ip │ │ │ │ - sbceq fp, sp, r0, lsl ip │ │ │ │ - strdeq fp, [sp], #232 @ 0xe8 │ │ │ │ - smulleq fp, sp, ip, ip │ │ │ │ - sbcseq r5, ip, r0, lsr #5 │ │ │ │ + sbceq ip, sp, r0, asr #32 │ │ │ │ + sbceq fp, sp, r8, asr ip │ │ │ │ + sbceq fp, sp, r0, asr ip │ │ │ │ + sbceq fp, sp, r8, lsr pc │ │ │ │ + ldrdeq fp, [sp], #204 @ 0xcc │ │ │ │ + sbcseq r5, ip, r0, ror #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #80] @ 45e6c │ │ │ │ @@ -10065,17 +10065,17 @@ │ │ │ │ blx r3 │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 72d74 │ │ │ │ bl 6f948 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq fp, sp, ip, lsr #22 │ │ │ │ - sbceq fp, sp, r4, lsr #30 │ │ │ │ - sbceq fp, sp, r4, lsr #22 │ │ │ │ + sbceq fp, sp, ip, ror #22 │ │ │ │ + sbceq fp, sp, r4, ror #30 │ │ │ │ + sbceq fp, sp, r4, ror #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #188] @ 45f54 │ │ │ │ @@ -10123,20 +10123,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ asr r1, r4, #31 │ │ │ │ bl 6fa7c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - strheq fp, [sp], #160 @ 0xa0 │ │ │ │ - strheq fp, [sp], #236 @ 0xec │ │ │ │ - sbceq fp, sp, r4, lsr #21 │ │ │ │ - sbceq fp, sp, r0, lsr #29 │ │ │ │ - sbceq fp, sp, ip, lsl #29 │ │ │ │ - sbceq fp, sp, r8, lsl #29 │ │ │ │ + strdeq fp, [sp], #160 @ 0xa0 │ │ │ │ + strdeq fp, [sp], #236 @ 0xec │ │ │ │ + sbceq fp, sp, r4, ror #21 │ │ │ │ + sbceq fp, sp, r0, ror #29 │ │ │ │ + sbceq fp, sp, ip, asr #29 │ │ │ │ + sbceq fp, sp, r8, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #184] @ 46044 │ │ │ │ @@ -10183,20 +10183,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ asr r1, r4, #31 │ │ │ │ bl 6fa7c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - strheq fp, [sp], #156 @ 0x9c │ │ │ │ - sbceq fp, sp, ip, ror #27 │ │ │ │ - strheq fp, [sp], #144 @ 0x90 │ │ │ │ - ldrdeq fp, [sp], #212 @ 0xd4 │ │ │ │ - strheq fp, [sp], #208 @ 0xd0 │ │ │ │ - sbceq pc, sp, r0, ror #16 │ │ │ │ + strdeq fp, [sp], #156 @ 0x9c │ │ │ │ + sbceq fp, sp, ip, lsr #28 │ │ │ │ + strdeq fp, [sp], #144 @ 0x90 │ │ │ │ + sbceq fp, sp, r4, lsl lr │ │ │ │ + strdeq fp, [sp], #208 @ 0xd0 │ │ │ │ + sbceq pc, sp, r0, lsr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #156] @ 46118 │ │ │ │ @@ -10236,19 +10236,19 @@ │ │ │ │ mov r0, r4 │ │ │ │ asr r1, r4, #31 │ │ │ │ bl 6fa7c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq fp, sp, ip, asr #17 │ │ │ │ - sbceq fp, sp, r8, lsl sp │ │ │ │ - sbceq fp, sp, r0, asr #17 │ │ │ │ - sbcseq fp, ip, ip, ror #4 │ │ │ │ - sbceq fp, sp, r0, asr #25 │ │ │ │ + sbceq fp, sp, ip, lsl #18 │ │ │ │ + sbceq fp, sp, r8, asr sp │ │ │ │ + sbceq fp, sp, r0, lsl #18 │ │ │ │ + sbcseq fp, ip, ip, lsr #5 │ │ │ │ + sbceq fp, sp, r0, lsl #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #152] @ 461e4 │ │ │ │ @@ -10287,19 +10287,19 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - strdeq fp, [sp], #124 @ 0x7c │ │ │ │ - sbceq fp, sp, ip, asr ip │ │ │ │ - strdeq fp, [sp], #112 @ 0x70 │ │ │ │ - sbcseq fp, lr, ip, asr r4 │ │ │ │ - sbcseq fp, ip, r0, lsl #3 │ │ │ │ + sbceq fp, sp, ip, lsr r8 │ │ │ │ + smulleq fp, sp, ip, ip │ │ │ │ + sbceq fp, sp, r0, lsr r8 │ │ │ │ + smullseq fp, lr, ip, r4 │ │ │ │ + sbcseq fp, ip, r0, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #148] @ 462a4 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #144] @ 462a8 │ │ │ │ @@ -10335,17 +10335,17 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3bb4c │ │ │ │ mov r1, r7 │ │ │ │ bl 17a628 │ │ │ │ str r7, [r5] │ │ │ │ b 4627c │ │ │ │ - sbceq pc, sp, r8, asr #7 │ │ │ │ - sbceq fp, sp, r0, lsr r7 │ │ │ │ - sbceq fp, sp, r8, lsr #14 │ │ │ │ + sbceq pc, sp, r8, lsl #8 │ │ │ │ + sbceq fp, sp, r0, ror r7 │ │ │ │ + sbceq fp, sp, r8, ror #14 │ │ │ │ smlalbbeq lr, sp, r8, r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r9, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ @@ -10472,28 +10472,28 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 70060 │ │ │ │ bl 6f708 │ │ │ │ b 4643c │ │ │ │ ldr r0, [pc, #56] @ 464fc │ │ │ │ add r0, pc, r0 │ │ │ │ b 4635c │ │ │ │ - sbceq fp, sp, ip, ror #12 │ │ │ │ - strdeq fp, [sp], #172 @ 0xac │ │ │ │ - sbceq fp, sp, r4, asr r6 │ │ │ │ - sbceq fp, sp, r4, ror #21 │ │ │ │ - sbceq pc, lr, r0, lsr #24 │ │ │ │ - sbcseq r6, pc, r4, lsl #17 │ │ │ │ - sbcseq r4, lr, ip, lsr #4 │ │ │ │ + sbceq fp, sp, ip, lsr #13 │ │ │ │ + sbceq fp, sp, ip, lsr fp │ │ │ │ + smulleq fp, sp, r4, r6 │ │ │ │ + sbceq fp, sp, r4, lsr #22 │ │ │ │ + sbceq pc, lr, r0, ror #24 │ │ │ │ + sbcseq r6, pc, r4, asr #17 │ │ │ │ + sbcseq r4, lr, ip, ror #4 │ │ │ │ + sbceq fp, sp, r8, ror #20 │ │ │ │ + sbceq fp, sp, r8, asr #20 │ │ │ │ sbceq fp, sp, r8, lsr #20 │ │ │ │ - sbceq fp, sp, r8, lsl #20 │ │ │ │ - sbceq fp, sp, r8, ror #19 │ │ │ │ - sbceq r3, pc, r0, ror sl @ │ │ │ │ - sbceq r0, lr, r8, lsr #4 │ │ │ │ - sbceq r0, lr, r0, lsl r2 │ │ │ │ - sbceq fp, sp, r4, lsl #18 │ │ │ │ + strheq r3, [pc], #160 @ │ │ │ │ + sbceq r0, lr, r8, ror #4 │ │ │ │ + sbceq r0, lr, r0, asr r2 │ │ │ │ + sbceq fp, sp, r4, asr #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r1, [pc, #216] @ 465f0 │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [pc, #212] @ 465f4 │ │ │ │ @@ -10546,20 +10546,20 @@ │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #24] @ 46604 │ │ │ │ add r0, pc, r0 │ │ │ │ b 4659c │ │ │ │ - strdeq fp, [sp], #128 @ 0x80 │ │ │ │ - sbceq fp, sp, r4, lsr #8 │ │ │ │ - sbceq fp, sp, r4, lsl r4 │ │ │ │ - sbcseq fp, sp, ip, lsr #2 │ │ │ │ - sbceq pc, lr, r0, ror #19 │ │ │ │ - ldrdeq fp, [sp], #124 @ 0x7c │ │ │ │ + sbceq fp, sp, r0, lsr r9 │ │ │ │ + sbceq fp, sp, r4, ror #8 │ │ │ │ + sbceq fp, sp, r4, asr r4 │ │ │ │ + sbcseq fp, sp, ip, ror #2 │ │ │ │ + sbceq pc, lr, r0, lsr #20 │ │ │ │ + sbceq fp, sp, ip, lsl r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r1, [pc, #248] @ 46718 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ ldr r0, [pc, #244] @ 4671c │ │ │ │ @@ -10620,21 +10620,21 @@ │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [pc, #28] @ 46730 │ │ │ │ add r0, pc, r0 │ │ │ │ b 466a4 │ │ │ │ - sbceq fp, sp, r4, lsl #16 │ │ │ │ - sbceq fp, sp, ip, lsl r3 │ │ │ │ - sbceq fp, sp, ip, lsl #6 │ │ │ │ - sbcseq fp, sp, r4, lsr #32 │ │ │ │ - ldrdeq pc, [lr], #136 @ 0x88 │ │ │ │ - sbceq fp, sp, ip, ror r7 │ │ │ │ - strheq fp, [sp], #100 @ 0x64 │ │ │ │ + sbceq fp, sp, r4, asr #16 │ │ │ │ + sbceq fp, sp, ip, asr r3 │ │ │ │ + sbceq fp, sp, ip, asr #6 │ │ │ │ + sbcseq fp, sp, r4, rrx │ │ │ │ + sbceq pc, lr, r8, lsl r9 @ │ │ │ │ + strheq fp, [sp], #124 @ 0x7c │ │ │ │ + strdeq fp, [sp], #100 @ 0x64 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [pc, #220] @ 46830 │ │ │ │ @@ -10690,21 +10690,21 @@ │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [pc, #28] @ 46848 │ │ │ │ add r0, pc, r0 │ │ │ │ b 467ac │ │ │ │ - strdeq fp, [sp], #20 │ │ │ │ - sbceq fp, sp, r4, lsl #14 │ │ │ │ - sbceq fp, sp, r8, ror #3 │ │ │ │ - ldrdeq pc, [lr], #112 @ 0x70 │ │ │ │ - strheq fp, [sp], #80 @ 0x50 │ │ │ │ - smulleq fp, sp, ip, r5 │ │ │ │ - smulleq fp, sp, ip, r5 │ │ │ │ + sbceq fp, sp, r4, lsr r2 │ │ │ │ + sbceq fp, sp, r4, asr #14 │ │ │ │ + sbceq fp, sp, r8, lsr #4 │ │ │ │ + sbceq pc, lr, r0, lsl r8 @ │ │ │ │ + strdeq fp, [sp], #80 @ 0x50 │ │ │ │ + ldrdeq fp, [sp], #92 @ 0x5c │ │ │ │ + ldrdeq fp, [sp], #92 @ 0x5c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [pc, #296] @ 46994 │ │ │ │ @@ -10779,23 +10779,23 @@ │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r0, [pc, #36] @ 469b4 │ │ │ │ add r0, pc, r0 │ │ │ │ b 468d0 │ │ │ │ - ldrdeq fp, [sp], #4 │ │ │ │ - sbceq fp, sp, r8, lsl #12 │ │ │ │ - sbceq fp, sp, r4, asr #1 │ │ │ │ - sbceq pc, lr, ip, lsr #13 │ │ │ │ - sbceq fp, sp, r0, lsr #10 │ │ │ │ - smulleq fp, sp, ip, r5 │ │ │ │ - sbceq fp, sp, r8, ror r5 │ │ │ │ - sbceq fp, sp, r4, ror r5 │ │ │ │ - sbceq fp, sp, r8, lsr r4 │ │ │ │ + sbceq fp, sp, r4, lsl r1 │ │ │ │ + sbceq fp, sp, r8, asr #12 │ │ │ │ + sbceq fp, sp, r4, lsl #2 │ │ │ │ + sbceq pc, lr, ip, ror #13 │ │ │ │ + sbceq fp, sp, r0, ror #10 │ │ │ │ + ldrdeq fp, [sp], #92 @ 0x5c │ │ │ │ + strheq fp, [sp], #88 @ 0x58 │ │ │ │ + strheq fp, [sp], #84 @ 0x54 │ │ │ │ + sbceq fp, sp, r8, ror r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r8, [r0, #892] @ 0x37c │ │ │ │ mov r7, r1 │ │ │ │ ldr r0, [pc, #336] @ 46b28 │ │ │ │ @@ -10880,22 +10880,22 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 46af0 │ │ │ │ ldr r0, [pc, #32] @ 46b44 │ │ │ │ add r0, pc, r0 │ │ │ │ b 46a38 │ │ │ │ - sbceq sl, sp, r8, ror #30 │ │ │ │ - ldrdeq fp, [sp], #68 @ 0x44 │ │ │ │ - sbceq sl, sp, ip, asr pc │ │ │ │ - sbceq pc, lr, r4, asr #10 │ │ │ │ - sbcseq r1, lr, ip, lsl r5 │ │ │ │ - sbceq fp, sp, r4, asr #8 │ │ │ │ - strdeq fp, [sp], #48 @ 0x30 │ │ │ │ - sbceq fp, sp, r4, lsr #5 │ │ │ │ + sbceq sl, sp, r8, lsr #31 │ │ │ │ + sbceq fp, sp, r4, lsl r5 │ │ │ │ + smulleq sl, sp, ip, pc @ │ │ │ │ + sbceq pc, lr, r4, lsl #11 │ │ │ │ + sbcseq r1, lr, ip, asr r5 │ │ │ │ + sbceq fp, sp, r4, lsl #9 │ │ │ │ + sbceq fp, sp, r0, lsr r4 │ │ │ │ + sbceq fp, sp, r4, ror #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ mov r5, r1 │ │ │ │ ldr r0, [pc, #360] @ 46cd0 │ │ │ │ @@ -10986,25 +10986,25 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #52] @ 46cf4 │ │ │ │ add r0, pc, r0 │ │ │ │ b 46bd0 │ │ │ │ ldr r0, [pc, #44] @ 46cf8 │ │ │ │ add r0, pc, r0 │ │ │ │ b 46c04 │ │ │ │ - ldrdeq sl, [sp], #216 @ 0xd8 │ │ │ │ - sbceq fp, sp, r4, ror #6 │ │ │ │ - sbceq sl, sp, r4, asr #27 │ │ │ │ - sbceq fp, sp, r0, asr #6 │ │ │ │ - sbceq fp, sp, r8, lsl r3 │ │ │ │ - sbceq pc, sp, ip, lsr #21 │ │ │ │ - smulleq pc, sp, ip, sl @ │ │ │ │ - sbceq pc, sp, ip, lsl #21 │ │ │ │ - sbcseq r3, lr, r8, ror pc │ │ │ │ - sbceq fp, sp, r8, lsl #2 │ │ │ │ - strdeq fp, [sp], #12 │ │ │ │ + sbceq sl, sp, r8, lsl lr │ │ │ │ + sbceq fp, sp, r4, lsr #7 │ │ │ │ + sbceq sl, sp, r4, lsl #28 │ │ │ │ + sbceq fp, sp, r0, lsl #7 │ │ │ │ + sbceq fp, sp, r8, asr r3 │ │ │ │ + sbceq pc, sp, ip, ror #21 │ │ │ │ + ldrdeq pc, [sp], #172 @ 0xac │ │ │ │ + sbceq pc, sp, ip, asr #21 │ │ │ │ + ldrheq r3, [lr], #248 @ 0xf8 │ │ │ │ + sbceq fp, sp, r8, asr #2 │ │ │ │ + sbceq fp, sp, ip, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r9, [r0, #892] @ 0x37c │ │ │ │ mov r8, r1 │ │ │ │ ldr r0, [pc, #364] @ 46e88 │ │ │ │ @@ -11096,23 +11096,23 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 46e50 │ │ │ │ ldr r0, [pc, #36] @ 46ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ b 46d80 │ │ │ │ - sbceq sl, sp, r4, lsr #24 │ │ │ │ - smulleq fp, sp, r0, r1 │ │ │ │ - sbceq sl, sp, r4, lsl ip │ │ │ │ - strdeq pc, [lr], #28 │ │ │ │ - sbceq r5, pc, r4, lsl r5 @ │ │ │ │ - ldrheq r1, [lr], #24 │ │ │ │ - sbceq sl, sp, r0, ror #29 │ │ │ │ - smulleq sl, sp, r0, lr │ │ │ │ - sbceq sl, sp, r4, asr #30 │ │ │ │ + sbceq sl, sp, r4, ror #24 │ │ │ │ + ldrdeq fp, [sp], #16 │ │ │ │ + sbceq sl, sp, r4, asr ip │ │ │ │ + sbceq pc, lr, ip, lsr r2 @ │ │ │ │ + sbceq r5, pc, r4, asr r5 @ │ │ │ │ + ldrsheq r1, [lr], #24 │ │ │ │ + sbceq sl, sp, r0, lsr #30 │ │ │ │ + ldrdeq sl, [sp], #224 @ 0xe0 │ │ │ │ + sbceq sl, sp, r4, lsl #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r9, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #456] @ 47094 │ │ │ │ @@ -11227,24 +11227,24 @@ │ │ │ │ bl 70000 │ │ │ │ b 47050 │ │ │ │ ldr r0, [pc, #48] @ 470b8 │ │ │ │ add r0, pc, r0 │ │ │ │ b 46f30 │ │ │ │ bl 6fd68 │ │ │ │ b 4700c │ │ │ │ - sbceq sl, sp, r4, ror sl │ │ │ │ - sbceq fp, sp, r0, lsr r0 │ │ │ │ - sbceq sl, sp, r4, ror #20 │ │ │ │ - sbceq pc, lr, ip, asr #32 │ │ │ │ - sbcseq r1, lr, r4, lsr #32 │ │ │ │ - sbceq sl, sp, ip, asr #26 │ │ │ │ - sbceq sl, sp, ip, ror lr │ │ │ │ - smulleq sl, sp, r0, ip │ │ │ │ - strdeq sl, [sp], #212 @ 0xd4 │ │ │ │ - sbceq sl, sp, r0, asr #26 │ │ │ │ + strheq sl, [sp], #164 @ 0xa4 │ │ │ │ + sbceq fp, sp, r0, ror r0 │ │ │ │ + sbceq sl, sp, r4, lsr #21 │ │ │ │ + sbceq pc, lr, ip, lsl #1 │ │ │ │ + sbcseq r1, lr, r4, rrx │ │ │ │ + sbceq sl, sp, ip, lsl #27 │ │ │ │ + strheq sl, [sp], #236 @ 0xec │ │ │ │ + ldrdeq sl, [sp], #192 @ 0xc0 │ │ │ │ + sbceq sl, sp, r4, lsr lr │ │ │ │ + sbceq sl, sp, r0, lsl #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [pc, #172] @ 47180 │ │ │ │ mov r4, r1 │ │ │ │ ldr lr, [pc, ip] │ │ │ │ @@ -11723,22 +11723,22 @@ │ │ │ │ b 47770 │ │ │ │ bl 6f80c │ │ │ │ mov r0, r5 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ b 4729c │ │ │ │ - ldrdeq sl, [sp], #196 @ 0xc4 │ │ │ │ + sbceq sl, sp, r4, lsl sp │ │ │ │ smlaltbeq r8, ip, r8, sp │ │ │ │ - sbceq r8, sp, ip, ror #31 │ │ │ │ + sbceq r9, sp, ip, lsr #32 │ │ │ │ cmpeq ip, r0, asr #26 │ │ │ │ cmpeq sp, r4, lsr r2 │ │ │ │ mrseq sp, (UNDEF: 109) │ │ │ │ - sbceq sl, sp, r0, ror ip │ │ │ │ - sbceq r6, pc, ip, ror #2 │ │ │ │ + strheq sl, [sp], #192 @ 0xc0 │ │ │ │ + sbceq r6, pc, ip, lsr #3 │ │ │ │ @ instruction: 0xffffeef0 │ │ │ │ @ instruction: 0xffffdf7c │ │ │ │ @ instruction: 0xffffdef4 │ │ │ │ @ instruction: 0xffffde6c │ │ │ │ @ instruction: 0xffffedec │ │ │ │ @ instruction: 0xffffda1c │ │ │ │ @ instruction: 0xffffecf0 │ │ │ │ @@ -11789,16 +11789,16 @@ │ │ │ │ @ instruction: 0xffffebdc │ │ │ │ @ instruction: 0xffffcac0 │ │ │ │ @ instruction: 0xffffc9e4 │ │ │ │ @ instruction: 0xfffff298 │ │ │ │ @ instruction: 0xfffff5c4 │ │ │ │ @ instruction: 0xffffc704 │ │ │ │ cmpeq sp, ip, ror #26 │ │ │ │ - ldrdeq sl, [sp], #120 @ 0x78 │ │ │ │ - sbceq sl, sp, r0, lsl #15 │ │ │ │ + sbceq sl, sp, r8, lsl r8 │ │ │ │ + sbceq sl, sp, r0, asr #15 │ │ │ │ strheq ip, [sp, #-204] @ 0xffffff34 │ │ │ │ andeq r0, r0, ip, asr #26 │ │ │ │ andeq r1, r0, ip, asr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ @@ -11858,15 +11858,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 47a14 │ │ │ │ ldr r4, [r6, #8] │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 47a14 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 47a14 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -11883,20 +11883,20 @@ │ │ │ │ cmp r4, #0 │ │ │ │ beq 47adc │ │ │ │ cmp r4, r2 │ │ │ │ str r2, [sp, #4] │ │ │ │ beq 47b00 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r2, [sp, #4] │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r2 │ │ │ │ str r2, [sp, #4] │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r2 │ │ │ │ streq r4, [sp, #4] │ │ │ │ beq 47b0c │ │ │ │ str r4, [r6, #8] │ │ │ │ b 47a2c │ │ │ │ @@ -11904,15 +11904,15 @@ │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r4, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 47b34 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 47b08 │ │ │ │ ldr r4, [sp, #4] │ │ │ │ b 47b00 │ │ │ │ ldr fp, [sp, #16] │ │ │ │ add r2, r5, r5, lsl #1 │ │ │ │ ldr r8, [sp, #12] │ │ │ │ @@ -11938,15 +11938,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 47b7c │ │ │ │ ldr r4, [r6, #8] │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 47b7c │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 47b7c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -11954,15 +11954,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 47bb0 │ │ │ │ b 47b7c │ │ │ │ cmp r4, #0 │ │ │ │ beq 47b00 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 47b00 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr ip, [pc, #188] @ 47ccc │ │ │ │ mov r7, r1 │ │ │ │ @@ -12211,18 +12211,18 @@ │ │ │ │ beq 48078 │ │ │ │ cmp r8, #0 │ │ │ │ beq 47ff8 │ │ │ │ cmp r8, r4 │ │ │ │ beq 4800c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 48054 │ │ │ │ cmp r7, #0 │ │ │ │ str r7, [r5, #24] │ │ │ │ addne r7, r7, r7, lsl #1 │ │ │ │ lslne r3, r7, #2 │ │ │ │ movne ip, #0 │ │ │ │ @@ -12248,45 +12248,45 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 48000 │ │ │ │ b 4800c │ │ │ │ cmp r8, #0 │ │ │ │ beq 4800c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 4800c │ │ │ │ ldr r4, [r5, #20] │ │ │ │ cmp r4, #0 │ │ │ │ beq 48130 │ │ │ │ cmp r9, #0 │ │ │ │ beq 480b8 │ │ │ │ cmp r4, r9 │ │ │ │ beq 47fcc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ b 480e4 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 47fcc │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 47fcc │ │ │ │ b 480c4 │ │ │ │ cmp r4, #0 │ │ │ │ movne r0, r4 │ │ │ │ beq 47fa8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 47fa8 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -12294,15 +12294,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 48100 │ │ │ │ b 47fa8 │ │ │ │ cmp r9, #0 │ │ │ │ beq 47fcc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 47fcc │ │ │ │ ldrb r3, [r9] │ │ │ │ strb r3, [r5, #12] │ │ │ │ ldr r3, [r9, #4] │ │ │ │ str r3, [r5, #16] │ │ │ │ b 47fd0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -12428,19 +12428,19 @@ │ │ │ │ b 482ec │ │ │ │ ldr r3, [pc, #32] @ 48368 │ │ │ │ add r3, pc, r3 │ │ │ │ b 482ec │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq ip, r4, asr sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r9, sp, r8, lsl #25 │ │ │ │ - sbceq r9, sp, ip, lsl #25 │ │ │ │ + sbceq r9, sp, r8, asr #25 │ │ │ │ + sbceq r9, sp, ip, asr #25 │ │ │ │ strdeq r7, [ip, #-192] @ 0xffffff40 │ │ │ │ - sbcseq r5, pc, r8, lsr #3 │ │ │ │ - sbceq r9, sp, r4, lsr ip │ │ │ │ + sbcseq r5, pc, r8, ror #3 │ │ │ │ + sbceq r9, sp, r4, ror ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3960] @ 0xf78 │ │ │ │ sub sp, sp, #100 @ 0x64 │ │ │ │ mov r6, r3 │ │ │ │ mov r5, r0 │ │ │ │ @@ -12627,17 +12627,17 @@ │ │ │ │ b 48454 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq ip, r0, asr ip │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x014c7b94 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ - strdeq r9, [sp], #152 @ 0x98 │ │ │ │ - strdeq r9, [sp], #144 @ 0x90 │ │ │ │ - ldrdeq r9, [sp], #152 @ 0x98 │ │ │ │ + sbceq r9, sp, r8, lsr sl │ │ │ │ + sbceq r9, sp, r0, lsr sl │ │ │ │ + sbceq r9, sp, r8, lsl sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3696] @ 0xe70 │ │ │ │ ldr lr, [pc, #152] @ 48730 │ │ │ │ ldr ip, [pc, #152] @ 48734 │ │ │ │ add lr, pc, lr │ │ │ │ @@ -12764,15 +12764,15 @@ │ │ │ │ str r0, [sp, #68] @ 0x44 │ │ │ │ mov r0, r5 │ │ │ │ bl 5d304 │ │ │ │ cmp r8, #0 │ │ │ │ beq 488a4 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 489c0 │ │ │ │ mov r2, #36 @ 0x24 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 3b570 │ │ │ │ mov r3, #120 @ 0x78 │ │ │ │ @@ -12848,15 +12848,15 @@ │ │ │ │ blx r3 │ │ │ │ b 488a4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r7, [ip, #-124] @ 0xffffff84 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0xffffc003 │ │ │ │ streq r0, [r4], -r0, lsl #4 │ │ │ │ - sbcseq r5, pc, r0, lsl #15 │ │ │ │ + sbcseq r5, pc, r0, asr #15 │ │ │ │ cmpeq ip, ip, asr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3624] @ 0xe28 │ │ │ │ ldr ip, [pc, #532] @ 48c1c │ │ │ │ ldr r3, [pc, #532] @ 48c20 │ │ │ │ @@ -12957,15 +12957,15 @@ │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 48ba8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 48bf8 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ sub r3, r3, #2 │ │ │ │ ldr r1, [pc, #116] @ 48c30 │ │ │ │ orrs r3, r3, r2 │ │ │ │ @@ -12991,18 +12991,18 @@ │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ bne 48b94 │ │ │ │ b 48ba8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltteq r7, ip, ip, r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r5, pc, r4, asr r6 @ │ │ │ │ - sbcseq r5, pc, r8, asr r6 @ │ │ │ │ + smullseq r5, pc, r4, r6 @ │ │ │ │ + smullseq r5, pc, r8, r6 @ │ │ │ │ cmpeq ip, r8, lsr #10 │ │ │ │ - sbcseq r5, pc, ip, lsl #10 │ │ │ │ + sbcseq r5, pc, ip, asr #10 │ │ │ │ cmpeq ip, r4, lsr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r9, [pc, #504] @ 48e48 │ │ │ │ subs r6, r1, #0 │ │ │ │ @@ -13088,15 +13088,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r5, #188] @ 0xbc │ │ │ │ blx r3 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 48de0 │ │ │ │ ldr r3, [pc, #156] @ 48e58 │ │ │ │ ldr r2, [pc, #156] @ 48e5c │ │ │ │ ldr r1, [pc, #156] @ 48e60 │ │ │ │ ldr r3, [r9, r3] │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -13129,23 +13129,23 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mvn r0, #0 │ │ │ │ ldr r3, [r3] │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 48274 │ │ │ │ smlaltbeq r7, ip, r4, r3 │ │ │ │ - sbcseq r5, pc, ip, lsl r4 @ │ │ │ │ - sbcseq r5, pc, ip, asr #7 │ │ │ │ - ldrsbeq r5, [pc], #48 @ │ │ │ │ + sbcseq r5, pc, ip, asr r4 @ │ │ │ │ + sbcseq r5, pc, ip, lsl #8 │ │ │ │ + sbcseq r5, pc, r0, lsl r4 @ │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ - smullseq r5, pc, r8, r2 @ │ │ │ │ - sbceq r9, sp, r8, lsr #4 │ │ │ │ - sbcseq r5, pc, r8, ror #4 │ │ │ │ - sbcseq r5, pc, r0, lsr r2 @ │ │ │ │ - sbceq r9, sp, r0, asr #3 │ │ │ │ + ldrsbeq r5, [pc], #40 @ │ │ │ │ + sbceq r9, sp, r8, ror #4 │ │ │ │ + sbcseq r5, pc, r8, lsr #5 │ │ │ │ + sbcseq r5, pc, r0, ror r2 @ │ │ │ │ + sbceq r9, sp, r0, lsl #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-80] @ 0xffffffb0 │ │ │ │ ldr ip, [pc, #524] @ 49098 │ │ │ │ sub sp, sp, #4096 @ 0x1000 │ │ │ │ @@ -13237,15 +13237,15 @@ │ │ │ │ ldr r3, [r5, #500] @ 0x1f4 │ │ │ │ mov r1, r9 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, r7 │ │ │ │ beq 49050 │ │ │ │ ldr r1, [pc, #156] @ 490ac │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 48274 │ │ │ │ ldr r2, [pc, #144] @ 490b0 │ │ │ │ @@ -13267,31 +13267,31 @@ │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 49008 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 49008 │ │ │ │ b 49050 │ │ │ │ ldr r1, [pc, #40] @ 490b4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 48274 │ │ │ │ b 49018 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq ip, r4, ror #2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r9, sp, r4, lsl r1 │ │ │ │ + sbceq r9, sp, r4, asr r1 │ │ │ │ andeq r0, r3, r3 │ │ │ │ - sbcseq r5, pc, r4, lsl r0 @ │ │ │ │ - ldrsbeq r4, [pc], #252 @ │ │ │ │ + sbcseq r5, pc, r4, asr r0 @ │ │ │ │ + sbcseq r5, pc, ip, lsl r0 @ │ │ │ │ ldrdeq r6, [ip, #-248] @ 0xffffff08 │ │ │ │ - sbcseq r4, pc, r4, ror #30 │ │ │ │ + sbcseq r4, pc, r4, lsr #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3664] @ 0xe50 │ │ │ │ ldr r1, [pc, #488] @ 492b8 │ │ │ │ ldr r3, [r0] │ │ │ │ ldr r2, [pc, #484] @ 492bc │ │ │ │ @@ -13370,15 +13370,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r3, [r5, #188] @ 0xbc │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 49258 │ │ │ │ ldr r2, [pc, #172] @ 492d0 │ │ │ │ ldr r3, [pc, #148] @ 492bc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -13414,22 +13414,22 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ add sp, sp, #400 @ 0x190 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 48274 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq ip, r4, lsr #30 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r4, pc, r0, lsl #31 │ │ │ │ - sbcseq r4, pc, r4, lsl #31 │ │ │ │ + sbcseq r4, pc, r0, asr #31 │ │ │ │ + sbcseq r4, pc, r4, asr #31 │ │ │ │ cmpeq ip, r4, lsl lr │ │ │ │ - ldrsbeq r4, [pc], #236 @ │ │ │ │ + sbcseq r4, pc, ip, lsl pc @ │ │ │ │ ldrdeq r6, [ip, #-212] @ 0xffffff2c │ │ │ │ - sbcseq r4, pc, r8, ror #28 │ │ │ │ + sbcseq r4, pc, r8, lsr #29 │ │ │ │ cmpeq ip, r8, ror sp │ │ │ │ - sbcseq r4, pc, ip, lsl #28 │ │ │ │ + sbcseq r4, pc, ip, asr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3760] @ 0xeb0 │ │ │ │ ldr ip, [pc, #1688] @ 49990 │ │ │ │ ldr r1, [pc, #1688] @ 49994 │ │ │ │ sub sp, sp, #300 @ 0x12c │ │ │ │ @@ -13672,15 +13672,15 @@ │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ ldr r1, [pc, #764] @ 499b4 │ │ │ │ mov r0, #0 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 48274 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 49700 │ │ │ │ ldr r2, [pc, #732] @ 499b8 │ │ │ │ ldr r3, [pc, #692] @ 49994 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -13852,30 +13852,30 @@ │ │ │ │ mov r0, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 48274 │ │ │ │ b 496c0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r6, [ip, #-204] @ 0xffffff34 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r8, sp, r8, lsr lr │ │ │ │ + sbceq r8, sp, r8, ror lr │ │ │ │ smlaltbeq r6, ip, r0, ip │ │ │ │ - sbcseq r4, pc, r8, lsl ip @ │ │ │ │ - sbceq r8, sp, ip, ror #23 │ │ │ │ + sbcseq r4, pc, r8, asr ip @ │ │ │ │ + sbceq r8, sp, ip, lsr #24 │ │ │ │ cmpeq ip, ip, ror #20 │ │ │ │ - sbcseq r4, pc, r4, ror #19 │ │ │ │ - sbceq r8, sp, r4, lsl fp │ │ │ │ - ldrsbeq r4, [pc], #136 @ │ │ │ │ + sbcseq r4, pc, r4, lsr #20 │ │ │ │ + sbceq r8, sp, r4, asr fp │ │ │ │ + sbcseq r4, pc, r8, lsl r9 @ │ │ │ │ cmpeq ip, ip, lsl r9 │ │ │ │ - smulleq r8, sp, r0, r9 │ │ │ │ - sbcseq r4, pc, r8, lsl #14 │ │ │ │ - sbceq r8, sp, r0, asr #17 │ │ │ │ - smullseq r4, pc, ip, r6 @ │ │ │ │ - sbceq r8, sp, r4, ror #17 │ │ │ │ - sbcseq r4, pc, r8, ror r6 @ │ │ │ │ - sbcseq r4, pc, r0, lsl r6 @ │ │ │ │ + ldrdeq r8, [sp], #144 @ 0x90 │ │ │ │ + sbcseq r4, pc, r8, asr #14 │ │ │ │ + sbceq r8, sp, r0, lsl #18 │ │ │ │ + ldrsbeq r4, [pc], #108 @ │ │ │ │ + sbceq r8, sp, r4, lsr #18 │ │ │ │ + ldrheq r4, [pc], #104 @ │ │ │ │ + sbcseq r4, pc, r0, asr r6 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-1200] @ 0xfffffb50 │ │ │ │ cmp r2, #1 │ │ │ │ mov r8, r2 │ │ │ │ @@ -14297,26 +14297,26 @@ │ │ │ │ ldr r1, [sp, #32] │ │ │ │ blx r3 │ │ │ │ ldr r5, [r4, #-1100] @ 0xfffffbb4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 4a0a8 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 4a0a8 │ │ │ │ ldr r0, [r5, #72] @ 0x48 │ │ │ │ mov r1, r5 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r3, [r4, #-1100] @ 0xfffffbb4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 4a0ec │ │ │ │ ldr r1, [sp, #24] │ │ │ │ mov r0, r8 │ │ │ │ bl 48274 │ │ │ │ b 49fd4 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ @@ -14330,43 +14330,43 @@ │ │ │ │ ldr r4, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 4a0c4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 4a0c4 │ │ │ │ mov r1, r4 │ │ │ │ b 4a0f0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r6, [ip, #-84] @ 0xffffffac │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq pc, sp, r0, lsl r4 @ │ │ │ │ - sbcseq r4, pc, r8, asr #11 │ │ │ │ - sbceq r8, sp, r4, ror sl │ │ │ │ + sbceq pc, sp, r0, asr r4 @ │ │ │ │ + sbcseq r4, pc, r8, lsl #12 │ │ │ │ + strheq r8, [sp], #164 @ 0xa4 │ │ │ │ rsbseq r7, r0, r0 │ │ │ │ - strheq r8, [sp], #108 @ 0x6c │ │ │ │ - sbceq r8, sp, r0, ror r9 │ │ │ │ - smullseq r4, pc, r4, r4 @ │ │ │ │ - sbceq r8, sp, r4, asr #18 │ │ │ │ - sbceq r8, sp, r0, lsr r8 │ │ │ │ - sbcseq r4, pc, r8, lsr r4 @ │ │ │ │ - sbcseq r4, pc, ip, lsr r4 @ │ │ │ │ + strdeq r8, [sp], #108 @ 0x6c │ │ │ │ + strheq r8, [sp], #144 @ 0x90 │ │ │ │ + ldrsbeq r4, [pc], #68 @ │ │ │ │ + sbceq r8, sp, r4, lsl #19 │ │ │ │ + sbceq r8, sp, r0, ror r8 │ │ │ │ + sbcseq r4, pc, r8, ror r4 @ │ │ │ │ + sbcseq r4, pc, ip, ror r4 @ │ │ │ │ cmpeq ip, r0, lsr #6 │ │ │ │ svclt 0x00800000 │ │ │ │ - sbcseq r4, pc, ip, asr #6 │ │ │ │ - sbcseq r4, pc, r0, asr r3 @ │ │ │ │ - sbcseq r4, pc, ip, asr #4 │ │ │ │ + sbcseq r4, pc, ip, lsl #7 │ │ │ │ + smullseq r4, pc, r0, r3 @ │ │ │ │ + sbcseq r4, pc, ip, lsl #5 │ │ │ │ stclcc 12, cr12, [ip, #820] @ 0x334 │ │ │ │ - sbceq r8, sp, ip, lsl #7 │ │ │ │ + sbceq r8, sp, ip, asr #7 │ │ │ │ cmpeq ip, ip, lsl r0 │ │ │ │ - sbcseq r3, pc, r0, ror #31 │ │ │ │ - sbceq r8, sp, r0, lsl #7 │ │ │ │ + sbcseq r4, pc, r0, lsr #32 │ │ │ │ + sbceq r8, sp, r0, asr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-512] @ 0xfffffe00 │ │ │ │ ldr r2, [pc, #692] @ 4a454 │ │ │ │ sub sp, sp, #4544 @ 0x11c0 │ │ │ │ @@ -14480,15 +14480,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r3, [r5, #188] @ 0xbc │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 4a3bc │ │ │ │ ldr r2, [pc, #244] @ 4a470 │ │ │ │ ldr r3, [pc, #216] @ 4a458 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, sp, #4544 @ 0x11c0 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -14541,23 +14541,23 @@ │ │ │ │ str r8, [sp] │ │ │ │ blx sl │ │ │ │ add r7, sp, #480 @ 0x1e0 │ │ │ │ b 4a248 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq ip, r0, asr lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r8, sp, r4, lsr #5 │ │ │ │ - sbcseq r3, pc, ip, lsr #28 │ │ │ │ - sbcseq r3, pc, r0, lsr lr @ │ │ │ │ + sbceq r8, sp, r4, ror #5 │ │ │ │ + sbcseq r3, pc, ip, ror #28 │ │ │ │ + sbcseq r3, pc, r0, ror lr @ │ │ │ │ cmpeq ip, r0, asr #26 │ │ │ │ - ldrsheq r3, [pc], #212 @ │ │ │ │ + sbcseq r3, pc, r4, lsr lr @ │ │ │ │ cmpeq ip, ip, ror ip │ │ │ │ - sbcseq r3, pc, r4, ror sp @ │ │ │ │ - sbceq r8, sp, r8, ror #2 │ │ │ │ - sbcseq r3, pc, ip, lsr #26 │ │ │ │ + ldrheq r3, [pc], #212 @ │ │ │ │ + sbceq r8, sp, r8, lsr #3 │ │ │ │ + sbcseq r3, pc, ip, ror #26 │ │ │ │ strdeq r5, [ip, #-184] @ 0xffffff48 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3800] @ 0xed8 │ │ │ │ ldr lr, [pc, #3396] @ 4b1e0 │ │ │ │ ldr ip, [pc, #3396] @ 4b1e4 │ │ │ │ @@ -14693,15 +14693,15 @@ │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ stm sp, {r7, r9} │ │ │ │ bl 4836c │ │ │ │ mov r5, r0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 4a910 │ │ │ │ ldr r1, [pc, #2844] @ 4b1ec │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 48274 │ │ │ │ mov r9, #1 │ │ │ │ @@ -14799,20 +14799,20 @@ │ │ │ │ mov r1, r4 │ │ │ │ stm sp, {r7, r9} │ │ │ │ mov r0, r6 │ │ │ │ bl 4836c │ │ │ │ mov r1, r9 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, fp │ │ │ │ beq 4a8bc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 4a8f0 │ │ │ │ ldr r1, [pc, #2404] @ 4b1f0 │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 48274 │ │ │ │ ldr r3, [r6, #36] @ 0x24 │ │ │ │ @@ -14830,15 +14830,15 @@ │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 4a870 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 4a870 │ │ │ │ b 4a8bc │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ @@ -15267,20 +15267,20 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ bl 5cbec │ │ │ │ ldr r0, [sp, #32] │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 4b168 │ │ │ │ mov r1, #1 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ ldreq r1, [sp, #28] │ │ │ │ beq 4b114 │ │ │ │ ldr r1, [pc, #548] @ 4b204 │ │ │ │ mov r0, r9 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 48274 │ │ │ │ @@ -15363,15 +15363,15 @@ │ │ │ │ ldr r5, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 4afd8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 4afd8 │ │ │ │ mov r1, r5 │ │ │ │ b 4b114 │ │ │ │ str sl, [sp, #32] │ │ │ │ str fp, [sp, #28] │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ @@ -15386,15 +15386,15 @@ │ │ │ │ ldr r5, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 4b19c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 4b1a4 │ │ │ │ str fp, [sp, #28] │ │ │ │ b 4afc0 │ │ │ │ mov r1, r5 │ │ │ │ b 4b170 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ @@ -15409,21 +15409,21 @@ │ │ │ │ bl 3b174 <__errno_location@plt> │ │ │ │ mov r3, #22 │ │ │ │ str r3, [r0] │ │ │ │ b 4b150 │ │ │ │ cmpeq ip, ip, asr fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ blcc fe06b3f4 │ │ │ │ - ldrsheq r3, [pc], #128 @ │ │ │ │ - sbcseq r3, pc, r0, lsl r7 @ │ │ │ │ - sbceq r7, sp, r0, asr #25 │ │ │ │ + sbcseq r3, pc, r0, lsr r9 @ │ │ │ │ + sbcseq r3, pc, r0, asr r7 @ │ │ │ │ + sbceq r7, sp, r0, lsl #26 │ │ │ │ andeq r0, r1, r1 │ │ │ │ - ldrheq r1, [ip], #88 @ 0x58 │ │ │ │ + ldrsheq r1, [ip], #88 @ 0x58 │ │ │ │ eorsgt r3, r0, r3, lsl #28 │ │ │ │ - sbcseq r3, pc, r4, rrx │ │ │ │ + sbcseq r3, pc, r4, lsr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #32 │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ @@ -16014,15 +16014,15 @@ │ │ │ │ bne 4bb28 │ │ │ │ add ip, ip, #1 │ │ │ │ cmp ip, fp │ │ │ │ mov r1, r0 │ │ │ │ add r9, r9, r5 │ │ │ │ bne 4bb20 │ │ │ │ b 4b624 │ │ │ │ - smullseq r2, pc, lr, fp @ │ │ │ │ + ldrsbeq r2, [pc], #190 @ │ │ │ │ andne r0, r0, r0, lsl r0 │ │ │ │ cdpcc 0, 7, cr0, cr0, cr0, {0} │ │ │ │ strcc r0, [r0, r0, lsl #1] │ │ │ │ ldclcc 0, cr0, [r0] │ │ │ │ add r3, r0, #212992 @ 0x34000 │ │ │ │ ldr r2, [r3, #24] │ │ │ │ cmp r2, #0 │ │ │ │ @@ -16522,16 +16522,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ str fp, [r9, #44] @ 0x2c │ │ │ │ str r3, [r9, #32] │ │ │ │ b 4c1fc │ │ │ │ bge feaf6df8 │ │ │ │ cmpeq ip, r4, asr lr │ │ │ │ andeq r1, r0, r0, lsl #20 │ │ │ │ - sbceq r6, sp, r8, lsl #5 │ │ │ │ - smulleq r6, sp, ip, r2 │ │ │ │ + sbceq r6, sp, r8, asr #5 │ │ │ │ + ldrdeq r6, [sp], #44 @ 0x2c │ │ │ │ add r0, r0, #212992 @ 0x34000 │ │ │ │ ldr r3, [r0, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -16540,15 +16540,15 @@ │ │ │ │ ldr r2, [r3, #8] │ │ │ │ cmp r2, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r1, [r3, #8] │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 4c38c │ │ │ │ cmp r5, #2 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ mov r0, r4 │ │ │ │ mvn r1, #-2147483648 @ 0x80000000 │ │ │ │ @@ -16654,15 +16654,15 @@ │ │ │ │ strb r2, [r3, #3] │ │ │ │ mov r2, #0 │ │ │ │ str r2, [r3, #12] │ │ │ │ ldr r1, [r3, #8] │ │ │ │ mov r2, #0 │ │ │ │ mov r0, fp │ │ │ │ str r1, [sp, #4] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r0, r3 │ │ │ │ mov r1, r0 │ │ │ │ bne 4c554 │ │ │ │ cmp r3, #2 │ │ │ │ bne 4c42c │ │ │ │ mov r0, fp │ │ │ │ @@ -16709,64 +16709,64 @@ │ │ │ │ mov r0, r8 │ │ │ │ blx r4 │ │ │ │ cmp r0, #0 │ │ │ │ strne r7, [r0, #8] │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [r4, #96] @ 0x60 │ │ │ │ ldr fp, [r3, #592] @ 0x250 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp fp, #1 │ │ │ │ ldreq r3, [r4, #108] @ 0x6c │ │ │ │ beq 4c5f4 │ │ │ │ mov r1, sl │ │ │ │ add sl, r4, #116 @ 0x74 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 4c6b4 │ │ │ │ ldr r3, [r4, #108] @ 0x6c │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r5 │ │ │ │ movcs r3, r5 │ │ │ │ str r3, [r4, #108] @ 0x6c │ │ │ │ ldr r3, [r4, #112] @ 0x70 │ │ │ │ mov r0, sl │ │ │ │ cmp r3, r9 │ │ │ │ movcc r3, r9 │ │ │ │ str r3, [r4, #112] @ 0x70 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 4c610 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, sl │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r4, #116] @ 0x74 │ │ │ │ bl 1798d8 │ │ │ │ b 4c610 │ │ │ │ cmp r0, #2 │ │ │ │ beq 4c6e0 │ │ │ │ ldr r1, [r4, #116] @ 0x74 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ beq 4c710 │ │ │ │ b 4c6c0 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, sl │ │ │ │ bl 179918 │ │ │ │ ldr r1, [sl] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 4c6f4 │ │ │ │ cmp fp, #0 │ │ │ │ bne 4c6e0 │ │ │ │ b 4c668 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -16806,23 +16806,23 @@ │ │ │ │ mov r3, #0 │ │ │ │ mov r2, #0 │ │ │ │ add lr, r4, #736 @ 0x2e0 │ │ │ │ strd r2, [ip, #-8] │ │ │ │ add r0, r4, #692 @ 0x2b4 │ │ │ │ add sl, sl, #7552 @ 0x1d80 │ │ │ │ strd r2, [lr, #-8] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r0, [sl, #8] │ │ │ │ lsl r6, r7, #1 │ │ │ │ cmp r0, #0 │ │ │ │ beq 4c804 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r8 │ │ │ │ str r3, [r0, #4] │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 4c904 │ │ │ │ add r3, r6, r7 │ │ │ │ add r3, r3, r3, lsl #8 │ │ │ │ add r3, r4, r3, lsl #4 │ │ │ │ add r3, r3, #7552 @ 0x1d80 │ │ │ │ mov r2, #0 │ │ │ │ @@ -16988,15 +16988,15 @@ │ │ │ │ cmp r2, #0 │ │ │ │ bne 4c958 │ │ │ │ ldr r0, [sl, #20] │ │ │ │ str r0, [r5, #28] │ │ │ │ cmp r0, #0 │ │ │ │ beq 4c958 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 4c958 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ str r2, [sp, #4] │ │ │ │ bl 4c71c │ │ │ │ @@ -19335,15 +19335,15 @@ │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [sp, #32] │ │ │ │ str r0, [r4, #28] │ │ │ │ cmp r0, #0 │ │ │ │ beq 4ee58 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 4ee58 │ │ │ │ ldr r8, [sp, #16] │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ bl 4c71c │ │ │ │ ldr r3, [r8, #1000] @ 0x3e8 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ @@ -19390,15 +19390,15 @@ │ │ │ │ ldrsb r3, [r4, #123] @ 0x7b │ │ │ │ str r0, [r4, #124] @ 0x7c │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ strbne ip, [r4, #123] @ 0x7b │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r4, [r2, #4] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ bl 4c71c │ │ │ │ ldr ip, [r5, #1000] @ 0x3e8 │ │ │ │ add r3, ip, ip, lsl #1 │ │ │ │ add r3, r3, r3, lsl #8 │ │ │ │ add r3, r5, r3, lsl #4 │ │ │ │ @@ -19548,15 +19548,15 @@ │ │ │ │ cmp r6, #0 │ │ │ │ strh r1, [r9, #2] │ │ │ │ strh r2, [ip, r3] │ │ │ │ str r6, [r9, #32] │ │ │ │ beq 4f29c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrsb r3, [r6, #123] @ 0x7b │ │ │ │ add ip, r9, #12 │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ ldrne r3, [r5, #1000] @ 0x3e8 │ │ │ │ strbne r3, [r6, #123] @ 0x7b │ │ │ │ ldr r3, [r5, #1008] @ 0x3f0 │ │ │ │ str r3, [r6, #124] @ 0x7c │ │ │ │ @@ -19685,15 +19685,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ strb r3, [r4, #6] │ │ │ │ mov r0, r6 │ │ │ │ str r9, [r4, #12] │ │ │ │ strb r8, [r4, #4] │ │ │ │ strb r7, [r4, #5] │ │ │ │ str r6, [r4, #16] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r6, #128] @ 0x80 │ │ │ │ mov r1, #1 │ │ │ │ lsl r0, r3, #18 │ │ │ │ and r2, r3, #31 │ │ │ │ ldr r3, [r5, #1004] @ 0x3ec │ │ │ │ add r3, r3, r3, lsl #9 │ │ │ │ add r3, r3, r0, lsr #23 │ │ │ │ @@ -19749,25 +19749,25 @@ │ │ │ │ ldrsb r3, [r0, #123] @ 0x7b │ │ │ │ mov r1, #1 │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ ldr r3, [r4, #1008] @ 0x3f0 │ │ │ │ str r3, [r0, #124] @ 0x7c │ │ │ │ strbne r2, [r0, #123] @ 0x7b │ │ │ │ str r0, [r6, #4] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r0, [r5, #32] │ │ │ │ ldr r3, [r4, #1008] @ 0x3f0 │ │ │ │ ldrsb r2, [r0, #123] @ 0x7b │ │ │ │ mov r1, #1 │ │ │ │ cmp r2, #127 @ 0x7f │ │ │ │ ldrne r2, [r4, #1000] @ 0x3e8 │ │ │ │ strbne r2, [r0, #123] @ 0x7b │ │ │ │ str r3, [r0, #124] @ 0x7c │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, r5 │ │ │ │ add r0, r6, #4 │ │ │ │ mov r2, #164 @ 0xa4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3a9ac │ │ │ │ mov r1, #1 │ │ │ │ bl 4c71c │ │ │ │ @@ -19847,15 +19847,15 @@ │ │ │ │ cmp r6, #0 │ │ │ │ strh r1, [r3, r2] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #36] @ 0x24 │ │ │ │ beq 4f748 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ str r6, [r4, #36] @ 0x24 │ │ │ │ str r7, [r4, #12] │ │ │ │ bl 3b72c <__aeabi_d2f@plt> │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [r4, #16] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ @@ -19909,15 +19909,15 @@ │ │ │ │ lsl r2, r2, #3 │ │ │ │ mov r1, #12 │ │ │ │ cmp r0, #0 │ │ │ │ strh r1, [r3, r2] │ │ │ │ str r0, [r6, #68] @ 0x44 │ │ │ │ beq 4f840 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r2, #88 @ 0x58 │ │ │ │ mov r1, r5 │ │ │ │ add r0, r6, #4 │ │ │ │ bl 3a9ac │ │ │ │ ldr r3, [r5, #64] @ 0x40 │ │ │ │ cmp r3, #0 │ │ │ │ beq 4f88c │ │ │ │ @@ -19992,15 +19992,15 @@ │ │ │ │ ldrsb r3, [r5, #123] @ 0x7b │ │ │ │ str r1, [r5, #124] @ 0x7c │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ strbne r2, [r5, #123] @ 0x7b │ │ │ │ mov r1, #1 │ │ │ │ str r5, [r6, #44] @ 0x2c │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldm r4!, {r0, r1, r2, r3} │ │ │ │ add ip, r6, #8 │ │ │ │ str r7, [r6, #4] │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldr r3, [r4] │ │ │ │ ldrh r0, [r5, #74] @ 0x4a │ │ │ │ str r3, [ip] │ │ │ │ @@ -20180,15 +20180,15 @@ │ │ │ │ cmp r8, #0 │ │ │ │ strh r2, [ip, r3] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ beq 4fc7c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldm r5, {r0, r1, r2, r3} │ │ │ │ add ip, r4, #24 │ │ │ │ str r8, [r4, #40] @ 0x28 │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ str r3, [r4, #12] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -20284,15 +20284,15 @@ │ │ │ │ str r2, [r4, #28] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6, #20] │ │ │ │ str r0, [r4, #28] │ │ │ │ cmp r0, #0 │ │ │ │ beq 4fd68 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 4fd68 │ │ │ │ mov r1, #1 │ │ │ │ bl 4c71c │ │ │ │ ldr r3, [r5, #1000] @ 0x3e8 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ add r3, r3, r3, lsl #8 │ │ │ │ add r3, r5, r3, lsl #4 │ │ │ │ @@ -20377,15 +20377,15 @@ │ │ │ │ str r2, [r8, #28] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r5, #20] │ │ │ │ str r0, [r8, #28] │ │ │ │ cmp r0, #0 │ │ │ │ beq 4fed8 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 4fed8 │ │ │ │ mov r1, #1 │ │ │ │ bl 4c71c │ │ │ │ ldr r3, [r4, #1000] @ 0x3e8 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ add r3, r3, r3, lsl #8 │ │ │ │ add r3, r4, r3, lsl #4 │ │ │ │ @@ -20597,15 +20597,15 @@ │ │ │ │ str r3, [sp, #16] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r9, #4]! │ │ │ │ ldr r5, [r4], #4 │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r5, #0 │ │ │ │ beq 50300 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r5, [r9] │ │ │ │ ldr r1, [r4, #-4] │ │ │ │ cmp r1, #0 │ │ │ │ streq r1, [fp] │ │ │ │ beq 50370 │ │ │ │ ldr r5, [r1, #4] │ │ │ │ ldr r0, [r5, #104] @ 0x68 │ │ │ │ @@ -20721,15 +20721,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r7, #104] @ 0x68 │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r7, #122] @ 0x7a │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ str r7, [r9, #32] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r0, [r7, #128] @ 0x80 │ │ │ │ ldr r3, [r4, #1004] @ 0x3ec │ │ │ │ lsl ip, r0, #18 │ │ │ │ add r3, r3, r3, lsl #9 │ │ │ │ add r3, r3, ip, lsr #23 │ │ │ │ add r4, r4, r3, lsl #2 │ │ │ │ add r4, r4, #126976 @ 0x1f000 │ │ │ │ @@ -20761,37 +20761,37 @@ │ │ │ │ cmp r2, r5 │ │ │ │ movcc r2, r5 │ │ │ │ str r3, [r7, #108] @ 0x6c │ │ │ │ str r2, [r7, #112] @ 0x70 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r3, [r7, #96] @ 0x60 │ │ │ │ ldr r8, [r3, #592] @ 0x250 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r8, #1 │ │ │ │ ldreq r3, [r7, #108] @ 0x6c │ │ │ │ beq 50564 │ │ │ │ add r8, r7, #116 @ 0x74 │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5062c │ │ │ │ ldr r3, [r7, #108] @ 0x6c │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r6 │ │ │ │ movcc r2, r3 │ │ │ │ ldr r3, [r7, #112] @ 0x70 │ │ │ │ movcs r2, r6 │ │ │ │ cmp r3, r5 │ │ │ │ movcc r3, r5 │ │ │ │ mov r0, r8 │ │ │ │ str r2, [r7, #108] @ 0x6c │ │ │ │ str r3, [r7, #112] @ 0x70 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r7, #116] @ 0x74 │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ @@ -20807,28 +20807,28 @@ │ │ │ │ b 50498 │ │ │ │ cmp r0, #2 │ │ │ │ beq 50658 │ │ │ │ ldr r1, [r7, #116] @ 0x74 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ beq 50688 │ │ │ │ b 50638 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 5066c │ │ │ │ cmp r4, #0 │ │ │ │ bne 50658 │ │ │ │ b 505b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -20877,30 +20877,30 @@ │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ ldrne r1, [r5, #1000] @ 0x3e8 │ │ │ │ ldr r3, [r5, #1008] @ 0x3f0 │ │ │ │ str r3, [r4, #124] @ 0x7c │ │ │ │ strbne r1, [r4, #123] @ 0x7b │ │ │ │ mov r1, #1 │ │ │ │ str r4, [r8, #44] @ 0x2c │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #4] │ │ │ │ str r3, [r8, #4] │ │ │ │ str fp, [r8, #12] │ │ │ │ str sl, [r8, #16] │ │ │ │ str r7, [r8, #8] │ │ │ │ ldrsb r3, [r6, #123] @ 0x7b │ │ │ │ mov r0, r6 │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ ldrne r1, [r5, #1000] @ 0x3e8 │ │ │ │ ldr r3, [r5, #1008] @ 0x3f0 │ │ │ │ str r3, [r6, #124] @ 0x7c │ │ │ │ strbne r1, [r6, #123] @ 0x7b │ │ │ │ mov r1, #1 │ │ │ │ str r6, [r8, #48] @ 0x30 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #8] │ │ │ │ str r3, [r8, #20] │ │ │ │ ldrb r3, [r4, #76] @ 0x4c │ │ │ │ mov lr, r9 │ │ │ │ cmp r3, #0 │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ add ip, r8, #24 │ │ │ │ @@ -20961,15 +20961,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r2, [r4, #112] @ 0x70 │ │ │ │ cmp r6, r2 │ │ │ │ bls 507c8 │ │ │ │ b 50864 │ │ │ │ ldr r3, [r4, #96] @ 0x60 │ │ │ │ ldr r8, [r3, #592] @ 0x250 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r8, #1 │ │ │ │ bne 508e4 │ │ │ │ ldr r3, [r4, #108] @ 0x6c │ │ │ │ b 50870 │ │ │ │ mov r1, #1 │ │ │ │ bl 4c71c │ │ │ │ ldr r3, [r5, #1000] @ 0x3e8 │ │ │ │ @@ -20979,29 +20979,29 @@ │ │ │ │ add r3, r3, #7488 @ 0x1d40 │ │ │ │ add r3, r3, #48 @ 0x30 │ │ │ │ b 50704 │ │ │ │ add r8, r4, #116 @ 0x74 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 50954 │ │ │ │ ldr r3, [r4, #108] @ 0x6c │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r7 │ │ │ │ movcc r2, r3 │ │ │ │ ldr r3, [r4, #112] @ 0x70 │ │ │ │ movcs r2, r7 │ │ │ │ cmp r3, r6 │ │ │ │ movcc r3, r6 │ │ │ │ mov r0, r8 │ │ │ │ str r2, [r4, #108] @ 0x6c │ │ │ │ str r3, [r4, #112] @ 0x70 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 507c8 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r4, #116] @ 0x74 │ │ │ │ add sp, sp, #20 │ │ │ │ @@ -21009,28 +21009,28 @@ │ │ │ │ b 1798d8 │ │ │ │ cmp r0, #2 │ │ │ │ beq 50980 │ │ │ │ ldr r1, [r4, #116] @ 0x74 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 509b0 │ │ │ │ b 50960 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 50994 │ │ │ │ cmp r5, #0 │ │ │ │ bne 50980 │ │ │ │ b 50900 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ @@ -21109,37 +21109,37 @@ │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 50c08 │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [r7, #96] @ 0x60 │ │ │ │ ldr r7, [r3, #592] @ 0x250 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r7, #1 │ │ │ │ ldreq r3, [r4] │ │ │ │ beq 50aac │ │ │ │ add r7, r4, #8 │ │ │ │ mov r1, r8 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 50ba0 │ │ │ │ ldr r3, [r4] │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r6 │ │ │ │ movcc r2, r3 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ movcs r2, r6 │ │ │ │ cmp r3, r5 │ │ │ │ movcc r3, r5 │ │ │ │ mov r0, r7 │ │ │ │ str r2, [r4] │ │ │ │ str r3, [r4, #4] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 50ac8 │ │ │ │ mov r3, #0 │ │ │ │ ldr r2, [pc, #172] @ 50c18 │ │ │ │ str r3, [r4, #8] │ │ │ │ ldr r3, [pc, #156] @ 50c10 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -21156,28 +21156,28 @@ │ │ │ │ b 1798d8 │ │ │ │ cmp r0, #2 │ │ │ │ beq 50bcc │ │ │ │ ldr r1, [r4, #8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 50bfc │ │ │ │ b 50bac │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 50be0 │ │ │ │ cmp r8, #0 │ │ │ │ bne 50bcc │ │ │ │ b 50b28 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -21565,15 +21565,15 @@ │ │ │ │ ldrsb r1, [r4, #123] @ 0x7b │ │ │ │ str r2, [r4, #124] @ 0x7c │ │ │ │ cmp r1, #127 @ 0x7f │ │ │ │ strbne r3, [r4, #123] @ 0x7b │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ str r4, [r5, #24] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ str r3, [r5, #12] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r5, #16] │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ stmib r5, {r6, r7} │ │ │ │ @@ -21771,29 +21771,29 @@ │ │ │ │ add r0, r8, #16 │ │ │ │ bl 3a9ac │ │ │ │ ldr r0, [r6, #16] │ │ │ │ str r0, [r8, #64] @ 0x40 │ │ │ │ cmp r0, #0 │ │ │ │ beq 51558 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r0, [r6, #20] │ │ │ │ str r0, [r8, #68] @ 0x44 │ │ │ │ cmp r0, #0 │ │ │ │ beq 51570 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r8, #72] @ 0x48 │ │ │ │ ldr r7, [r6, #24] │ │ │ │ cmp r7, r3 │ │ │ │ beq 51590 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r6, #16] │ │ │ │ str r7, [r8, #72] @ 0x48 │ │ │ │ cmp r3, #0 │ │ │ │ beq 515cc │ │ │ │ ldr r2, [r3, #128] @ 0x80 │ │ │ │ add r3, r9, r9, lsl #9 │ │ │ │ lsl r1, r2, #18 │ │ │ │ @@ -21842,15 +21842,15 @@ │ │ │ │ str r3, [r8, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [r7, #20] │ │ │ │ str r0, [r8, #36] @ 0x24 │ │ │ │ cmp r0, #0 │ │ │ │ beq 51500 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 51500 │ │ │ │ mov r1, #1 │ │ │ │ bl 4c71c │ │ │ │ ldr r2, [r4, #1000] @ 0x3e8 │ │ │ │ add r2, r2, r2, lsl #1 │ │ │ │ add r2, r2, r2, lsl #8 │ │ │ │ add r2, r4, r2, lsl #4 │ │ │ │ @@ -21927,15 +21927,15 @@ │ │ │ │ add r7, r7, #4 │ │ │ │ beq 5189c │ │ │ │ ldr r0, [r4] │ │ │ │ str r0, [r5, #12] │ │ │ │ cmp r0, #0 │ │ │ │ beq 517c8 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r6, [r4] │ │ │ │ ldr r3, [r4, #4] │ │ │ │ str r3, [r5, #16] │ │ │ │ cmp r6, #0 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ str r3, [r5, #20] │ │ │ │ streq r6, [r7] │ │ │ │ @@ -22013,41 +22013,41 @@ │ │ │ │ mvn r2, #0 │ │ │ │ b 518dc │ │ │ │ ldr r2, [r6, #96] @ 0x60 │ │ │ │ str r1, [sp, #24] │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r2, [r2, #592] @ 0x250 │ │ │ │ str r2, [sp, #16] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r2, #1 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ ldreq r2, [r6, #108] @ 0x6c │ │ │ │ beq 5187c │ │ │ │ str r3, [sp, #20] │ │ │ │ add r3, r6, #116 @ 0x74 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, #1 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r0, #0 │ │ │ │ bne 51a00 │ │ │ │ ldr r2, [r6, #108] @ 0x6c │ │ │ │ ldr r0, [sp, #16] │ │ │ │ cmp r2, sl │ │ │ │ movcs r2, sl │ │ │ │ str r2, [r6, #108] @ 0x6c │ │ │ │ ldr r2, [r6, #112] @ 0x70 │ │ │ │ mvn r1, #0 │ │ │ │ cmp r2, r3 │ │ │ │ movcc r2, r3 │ │ │ │ str r2, [r6, #112] @ 0x70 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 51798 │ │ │ │ mov r3, #0 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r6, #116] @ 0x74 │ │ │ │ bl 1798d8 │ │ │ │ @@ -22081,15 +22081,15 @@ │ │ │ │ mov r9, r7 │ │ │ │ mov r7, r5 │ │ │ │ mov r5, r4 │ │ │ │ mov r4, r3 │ │ │ │ mov r2, #2 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ cmp r0, r2 │ │ │ │ mov r1, r0 │ │ │ │ bne 51a20 │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r4 │ │ │ │ mov r4, r5 │ │ │ │ @@ -22105,15 +22105,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 51a80 │ │ │ │ cmp r4, #0 │ │ │ │ bne 51a6c │ │ │ │ ldr r6, [sp, #20] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ @@ -22214,15 +22214,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #4]! │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ mov r1, #1 │ │ │ │ cmp r8, r3 │ │ │ │ mov r0, r8 │ │ │ │ beq 51c44 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r8, [r4] │ │ │ │ ldr r3, [r5] │ │ │ │ cmp r3, #0 │ │ │ │ streq r3, [r6] │ │ │ │ beq 51c18 │ │ │ │ ldr r0, [r3, #64] @ 0x40 │ │ │ │ mov r1, #1 │ │ │ │ @@ -22432,15 +22432,15 @@ │ │ │ │ ldr r4, [r6] │ │ │ │ str r4, [r8, #8] │ │ │ │ cmp r4, #0 │ │ │ │ streq r4, [r9] │ │ │ │ beq 51f74 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb sl, [r4, #76] @ 0x4c │ │ │ │ cmp sl, #0 │ │ │ │ beq 51f34 │ │ │ │ ldrsb r3, [r4, #123] @ 0x7b │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ ldrne r3, [r5, #1000] @ 0x3e8 │ │ │ │ strbne r3, [r4, #123] @ 0x7b │ │ │ │ @@ -22536,15 +22536,15 @@ │ │ │ │ bl 3b570 │ │ │ │ b 52008 │ │ │ │ ldr r2, [r4, #96] @ 0x60 │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ ldr r2, [r2, #592] @ 0x250 │ │ │ │ str r2, [sp, #32] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ cmp r2, #1 │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ bne 521b4 │ │ │ │ ldr r2, [r4, #108] @ 0x6c │ │ │ │ b 520b8 │ │ │ │ @@ -22568,29 +22568,29 @@ │ │ │ │ bl 3b570 │ │ │ │ b 52100 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ add r3, r4, #116 @ 0x74 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, #1 │ │ │ │ str r3, [sp, #32] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ cmp r0, #0 │ │ │ │ bne 52230 │ │ │ │ ldr r2, [r4, #108] @ 0x6c │ │ │ │ ldr r0, [sp, #32] │ │ │ │ cmp r2, sl │ │ │ │ movcs r2, sl │ │ │ │ str r2, [r4, #108] @ 0x6c │ │ │ │ ldr r2, [r4, #112] @ 0x70 │ │ │ │ mvn r1, #0 │ │ │ │ cmp r2, r3 │ │ │ │ movcc r2, r3 │ │ │ │ str r2, [r4, #112] @ 0x70 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 520d4 │ │ │ │ mov r3, #0 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r4, #116] @ 0x74 │ │ │ │ bl 1798d8 │ │ │ │ @@ -22602,15 +22602,15 @@ │ │ │ │ beq 52274 │ │ │ │ ldr r1, [r4, #116] @ 0x74 │ │ │ │ str r5, [sp, #40] @ 0x28 │ │ │ │ mov r5, r3 │ │ │ │ mov r2, #2 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ cmp r0, r2 │ │ │ │ mov r1, r0 │ │ │ │ bne 52244 │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r5, [sp, #40] @ 0x28 │ │ │ │ @@ -22623,15 +22623,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 52298 │ │ │ │ cmp r5, #0 │ │ │ │ bne 52284 │ │ │ │ ldr r4, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ @@ -22693,15 +22693,15 @@ │ │ │ │ beq 52388 │ │ │ │ ldr r3, [r5, #1000] @ 0x3e8 │ │ │ │ strb r3, [r4, #123] @ 0x7b │ │ │ │ mov r1, #1 │ │ │ │ ldr r3, [r5, #1008] @ 0x3f0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4, #124] @ 0x7c │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 52384 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -22739,18 +22739,18 @@ │ │ │ │ beq 52514 │ │ │ │ cmp r6, #0 │ │ │ │ beq 52478 │ │ │ │ cmp r6, r4 │ │ │ │ beq 52498 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 524f0 │ │ │ │ str r6, [r7] │ │ │ │ cmp r6, #0 │ │ │ │ beq 524a8 │ │ │ │ mov r3, #127 @ 0x7f │ │ │ │ strb r3, [r6, #123] @ 0x7b │ │ │ │ @@ -22762,15 +22762,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sl, #4]! │ │ │ │ ldr r6, [r9, #4]! │ │ │ │ cmp r6, r3 │ │ │ │ beq 524d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r6, [sl] │ │ │ │ ldr r3, [r9] │ │ │ │ ldr r4, [r7, #4]! │ │ │ │ cmp r3, #0 │ │ │ │ bne 52450 │ │ │ │ mov r6, r4 │ │ │ │ b 52490 │ │ │ │ @@ -22783,15 +22783,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 52480 │ │ │ │ b 5248c │ │ │ │ cmp r6, #0 │ │ │ │ beq 524a8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r6, [r7] │ │ │ │ b 52498 │ │ │ │ ldr r4, [sp, #12] │ │ │ │ ldmib sp, {r6, fp} │ │ │ │ ldr r7, [r4, #16] │ │ │ │ ldr r3, [sp] │ │ │ │ str r3, [r5, #992] @ 0x3e0 │ │ │ │ @@ -22837,35 +22837,35 @@ │ │ │ │ beq 52724 │ │ │ │ cmp r9, #0 │ │ │ │ beq 5271c │ │ │ │ cmp r9, r7 │ │ │ │ beq 5281c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 527a8 │ │ │ │ ldr r7, [r4, #20] │ │ │ │ str r9, [r4, #16] │ │ │ │ cmp r7, #0 │ │ │ │ ldr r8, [fp, #48] @ 0x30 │ │ │ │ beq 527f8 │ │ │ │ cmp r8, #0 │ │ │ │ beq 52644 │ │ │ │ cmp r8, r7 │ │ │ │ beq 52854 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 52784 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r8, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #127 @ 0x7f │ │ │ │ strbne r2, [r3, #123] @ 0x7b │ │ │ │ @@ -22881,24 +22881,24 @@ │ │ │ │ strb r3, [r5, #952] @ 0x3b8 │ │ │ │ str r3, [r6, #48] @ 0x30 │ │ │ │ ldr r5, [fp, #44] @ 0x2c │ │ │ │ cmp r5, r3 │ │ │ │ beq 526b0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #52] @ 0x34 │ │ │ │ ldr r4, [fp, #48] @ 0x30 │ │ │ │ str r5, [r6, #48] @ 0x30 │ │ │ │ cmp r4, r3 │ │ │ │ beq 526d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r4, [r6, #52] @ 0x34 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r9, r2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 4c3c0 │ │ │ │ @@ -22915,25 +22915,25 @@ │ │ │ │ beq 5288c │ │ │ │ mov r9, #0 │ │ │ │ b 52600 │ │ │ │ cmp r9, #0 │ │ │ │ beq 528c0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r7, [r4, #20] │ │ │ │ str r9, [r4, #16] │ │ │ │ cmp r7, #0 │ │ │ │ ldr r8, [fp, #48] @ 0x30 │ │ │ │ bne 52628 │ │ │ │ cmp r8, #0 │ │ │ │ beq 52808 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r8, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 5267c │ │ │ │ mov r2, #127 @ 0x7f │ │ │ │ strb r2, [r3, #123] @ 0x7b │ │ │ │ ldr r2, [r5, #1008] @ 0x3f0 │ │ │ │ @@ -23119,15 +23119,15 @@ │ │ │ │ bne 52960 │ │ │ │ cmp r9, #0 │ │ │ │ mov r1, #1 │ │ │ │ str r9, [r6, #16] │ │ │ │ beq 52960 │ │ │ │ mov r0, r9 │ │ │ │ str r2, [sp, #8] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r2, [sp, #8] │ │ │ │ b 52960 │ │ │ │ mov r8, fp │ │ │ │ ldrb r3, [r8, #705] @ 0x2c1 │ │ │ │ cmp r3, #0 │ │ │ │ bne 52b68 │ │ │ │ add sp, sp, #20 │ │ │ │ @@ -23182,15 +23182,15 @@ │ │ │ │ strne r9, [ip, #16] │ │ │ │ bne 52a74 │ │ │ │ cmp r9, r3 │ │ │ │ str r9, [ip, #16] │ │ │ │ beq 52a74 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 52a74 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 4dca4 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ @@ -23311,15 +23311,15 @@ │ │ │ │ bl 5a574 │ │ │ │ mov r8, #1 │ │ │ │ b 52c18 │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [r3, #8] │ │ │ │ beq 52d74 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r0, [sp, #20] │ │ │ │ cmp r0, #0 │ │ │ │ bne 52ca4 │ │ │ │ mov r2, #0 │ │ │ │ b 52cd4 │ │ │ │ ldr r3, [r5, #1000] @ 0x3e8 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ @@ -23597,15 +23597,15 @@ │ │ │ │ ldr r7, [r5, #480] @ 0x1e0 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #32] │ │ │ │ cmp r7, #0 │ │ │ │ beq 531e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 55794 │ │ │ │ add r4, r4, #40 @ 0x28 │ │ │ │ b 52f04 │ │ │ │ add r3, r4, #28 │ │ │ │ ldr r2, [r4, #4] │ │ │ │ ldr r1, [r4, #44] @ 0x2c │ │ │ │ @@ -23615,15 +23615,15 @@ │ │ │ │ ldr r7, [r5, #400] @ 0x190 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #44] @ 0x2c │ │ │ │ cmp r7, #0 │ │ │ │ beq 53230 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 55774 │ │ │ │ add r4, r4, #48 @ 0x30 │ │ │ │ b 52f04 │ │ │ │ ldrb r0, [r4, #4] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r2, [r4, #8] │ │ │ │ @@ -23635,15 +23635,15 @@ │ │ │ │ ldr r7, [r5, #404] @ 0x194 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #32] │ │ │ │ cmp r7, #0 │ │ │ │ beq 531e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 531e8 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -23673,15 +23673,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ cmp r7, #0 │ │ │ │ beq 531e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 531e8 │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ b 531e8 │ │ │ │ @@ -23700,15 +23700,15 @@ │ │ │ │ add r2, r4, #24 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #40] @ 0x28 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53230 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 53230 │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ b 53230 │ │ │ │ @@ -23717,15 +23717,15 @@ │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53030 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 53030 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -23769,15 +23769,15 @@ │ │ │ │ ldr r7, [r5, #80] @ 0x50 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ cmp r7, #0 │ │ │ │ beq 530f0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 530f0 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -23856,23 +23856,23 @@ │ │ │ │ ldr r7, [r4, #24] │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ cmp r7, #0 │ │ │ │ beq 535f4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 55874 │ │ │ │ ldr r7, [r4, #20] │ │ │ │ cmp r7, #0 │ │ │ │ beq 53614 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 557b4 │ │ │ │ add r4, r4, #32 │ │ │ │ b 52f04 │ │ │ │ add r1, r4, #4 │ │ │ │ ldr r3, [r5, #276] @ 0x114 │ │ │ │ mov r0, r5 │ │ │ │ @@ -23915,31 +23915,31 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 55eb0 │ │ │ │ ldr r7, [r4, #64] @ 0x40 │ │ │ │ cmp r7, #0 │ │ │ │ beq 536e0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 55834 │ │ │ │ ldr r7, [r4, #68] @ 0x44 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53700 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 55854 │ │ │ │ ldr r7, [r4, #72] @ 0x48 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53720 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 5561c │ │ │ │ add r4, r4, #80 @ 0x50 │ │ │ │ b 52f04 │ │ │ │ ldrb r3, [r4, #12] │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ bic r3, r3, #22 │ │ │ │ @@ -23963,62 +23963,62 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 53230 │ │ │ │ ldr r7, [r4, #28] │ │ │ │ cmp r7, #0 │ │ │ │ beq 53230 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 53230 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53230 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 53230 │ │ │ │ b 537a0 │ │ │ │ ldr r3, [r5, #384] @ 0x180 │ │ │ │ add r1, r4, #4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr r7, [r4, #4] │ │ │ │ cmp r7, #0 │ │ │ │ beq 53804 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 557f4 │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53824 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 55814 │ │ │ │ add r4, r4, #168 @ 0xa8 │ │ │ │ b 52f04 │ │ │ │ ldr r3, [r5, #520] @ 0x208 │ │ │ │ add r1, r4, #4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr r7, [r4, #68] @ 0x44 │ │ │ │ cmp r7, #0 │ │ │ │ beq 5385c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 557d4 │ │ │ │ add r4, r4, #96 @ 0x60 │ │ │ │ b 52f04 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r2, [r4, #4] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ @@ -24028,15 +24028,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ ldr r7, [r5, #44] @ 0x2c │ │ │ │ ldr r3, [r4, #8] │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bgt 533fc │ │ │ │ ldr r0, [r7, #4] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #860] @ 0x35c │ │ │ │ blx r3 │ │ │ │ b 533fc │ │ │ │ @@ -24093,15 +24093,15 @@ │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [r4, #24] │ │ │ │ ldr r8, [r5, #44] @ 0x2c │ │ │ │ blx r8 │ │ │ │ ldr r4, [r4, #16] │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bgt 55c74 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #860] @ 0x35c │ │ │ │ blx r3 │ │ │ │ b 55c74 │ │ │ │ @@ -24118,15 +24118,15 @@ │ │ │ │ ldr r7, [r5, #568] @ 0x238 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #24] │ │ │ │ cmp r7, #0 │ │ │ │ beq 53614 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 53614 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -24143,15 +24143,15 @@ │ │ │ │ ldr r7, [r5, #464] @ 0x1d0 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ cmp r7, #0 │ │ │ │ beq 533fc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 533fc │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -24203,15 +24203,15 @@ │ │ │ │ ldr r7, [r5, #468] @ 0x1d4 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ cmp r7, #0 │ │ │ │ beq 533fc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 533fc │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -24268,15 +24268,15 @@ │ │ │ │ movne r8, #0 │ │ │ │ beq 531e8 │ │ │ │ ldr r7, [r9, #4]! │ │ │ │ cmp r7, #0 │ │ │ │ beq 53c74 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 53c74 │ │ │ │ ldr r0, [r7, #8] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ add r8, r8, #1 │ │ │ │ @@ -24347,15 +24347,15 @@ │ │ │ │ cmp r9, r8 │ │ │ │ beq 53dc8 │ │ │ │ ldr r7, [sl, r8, lsl #2] │ │ │ │ cmp r7, #0 │ │ │ │ beq 53d74 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 53d74 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -24365,17 +24365,17 @@ │ │ │ │ cmp r9, r8 │ │ │ │ bne 53d80 │ │ │ │ ldrh r3, [r4] │ │ │ │ lsl r3, r3, #3 │ │ │ │ b 53fc0 │ │ │ │ cmpeq fp, r4, ror #2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrsbeq fp, [lr], #44 @ 0x2c │ │ │ │ - sbcseq fp, lr, r0, asr #8 │ │ │ │ - sbcseq fp, lr, r0, ror #6 │ │ │ │ + sbcseq fp, lr, ip, lsl r3 │ │ │ │ + sbcseq fp, lr, r0, lsl #9 │ │ │ │ + sbcseq fp, lr, r0, lsr #7 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ cmpeq fp, r0, lsr #32 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ mov r8, #1 │ │ │ │ bic r3, r3, #20 │ │ │ │ strb r3, [r4, #20] │ │ │ │ add r3, r4, #4 │ │ │ │ @@ -24391,31 +24391,31 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 55dec │ │ │ │ ldr r7, [r4, #64] @ 0x40 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53e50 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 556d4 │ │ │ │ ldr r7, [r4, #68] @ 0x44 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53e70 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 556f4 │ │ │ │ ldr r7, [r4, #72] @ 0x48 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53e90 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 55634 │ │ │ │ ldrh r3, [r4, #2] │ │ │ │ ldrh r2, [r4, #82] @ 0x52 │ │ │ │ add r4, r4, #80 @ 0x50 │ │ │ │ cmp r3, #18 │ │ │ │ bls 53f30 │ │ │ │ @@ -24577,15 +24577,15 @@ │ │ │ │ cmp r8, r7 │ │ │ │ beq 54160 │ │ │ │ ldr r4, [sl, r7, lsl #2] │ │ │ │ cmp r4, #0 │ │ │ │ beq 5410c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5410c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -24622,15 +24622,15 @@ │ │ │ │ add r4, r4, #24 │ │ │ │ beq 54218 │ │ │ │ ldr r7, [r4, #8] │ │ │ │ cmp r7, #0 │ │ │ │ beq 541bc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 541bc │ │ │ │ mov r1, r7 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -24679,15 +24679,15 @@ │ │ │ │ mov r4, sl │ │ │ │ mov sl, r3 │ │ │ │ ldr r7, [r4, #4]! │ │ │ │ cmp r7, #0 │ │ │ │ beq 542e0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 542e0 │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r1, r7 │ │ │ │ ldr r2, [r0, #440] @ 0x1b8 │ │ │ │ blx r2 │ │ │ │ add r8, r8, #1 │ │ │ │ @@ -24695,23 +24695,23 @@ │ │ │ │ bne 542b0 │ │ │ │ ldr r4, [sp, #44] @ 0x2c │ │ │ │ ldr r7, [r4, #48] @ 0x30 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54310 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 555f4 │ │ │ │ ldr r7, [r4, #52] @ 0x34 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54450 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 54450 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -24767,23 +24767,23 @@ │ │ │ │ ldr r7, [r5, #380] @ 0x17c │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #44] @ 0x2c │ │ │ │ cmp r7, #0 │ │ │ │ beq 54430 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 55894 │ │ │ │ ldr r7, [r4, #48] @ 0x30 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54450 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 55734 │ │ │ │ ldrh r3, [r4, #2] │ │ │ │ ldrh r2, [r4, #58] @ 0x3a │ │ │ │ add r4, r4, #56 @ 0x38 │ │ │ │ b 53f28 │ │ │ │ ldr r3, [r5, #136] @ 0x88 │ │ │ │ @@ -24793,15 +24793,15 @@ │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54084 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 54084 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -24833,15 +24833,15 @@ │ │ │ │ mov r4, r8 │ │ │ │ mov r8, r1 │ │ │ │ ldr r2, [r7] │ │ │ │ str r4, [r2, #4] │ │ │ │ str r2, [r4] │ │ │ │ str sl, [r7, #4] │ │ │ │ str sl, [r7] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r7, #8] │ │ │ │ cmp r8, r4 │ │ │ │ mov r7, r4 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ bne 54518 │ │ │ │ ldr r4, [sp, #44] @ 0x2c │ │ │ │ @@ -24984,23 +24984,23 @@ │ │ │ │ ldr r7, [r4, #24] │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ cmp r7, #0 │ │ │ │ beq 54794 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 55654 │ │ │ │ ldr r7, [r4, #20] │ │ │ │ cmp r7, #0 │ │ │ │ beq 547b4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 55674 │ │ │ │ ldrh r3, [r4, #2] │ │ │ │ ldrh r2, [r4, #34] @ 0x22 │ │ │ │ add r4, r4, #32 │ │ │ │ b 53f28 │ │ │ │ ldr r3, [r5, #276] @ 0x114 │ │ │ │ @@ -25069,15 +25069,15 @@ │ │ │ │ mov r4, sl │ │ │ │ mov sl, r1 │ │ │ │ ldr r7, [r4, #4]! │ │ │ │ cmp r7, #0 │ │ │ │ beq 548f8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 548f8 │ │ │ │ ldr r0, [r7, #8] │ │ │ │ mov r1, r7 │ │ │ │ ldr r2, [r0, #364] @ 0x16c │ │ │ │ blx r2 │ │ │ │ add r8, r8, #1 │ │ │ │ @@ -25126,15 +25126,15 @@ │ │ │ │ ldr r7, [r5, #80] @ 0x50 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ cmp r7, #0 │ │ │ │ beq 549cc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 55714 │ │ │ │ ldrh r3, [r4, #2] │ │ │ │ ldrh r2, [r4, #26] │ │ │ │ add r4, r4, #24 │ │ │ │ b 53f28 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ @@ -25183,15 +25183,15 @@ │ │ │ │ ldr r7, [r5, #464] @ 0x1d0 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ cmp r7, #0 │ │ │ │ beq 54390 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 54390 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25230,15 +25230,15 @@ │ │ │ │ ldr r7, [r5, #468] @ 0x1d4 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54390 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 54390 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25274,38 +25274,38 @@ │ │ │ │ movne r8, #0 │ │ │ │ beq 54c38 │ │ │ │ ldr r7, [r9, #4]! │ │ │ │ cmp r7, #0 │ │ │ │ beq 54c2c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 54c2c │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ add r8, r8, #1 │ │ │ │ cmp sl, r8 │ │ │ │ bne 54bfc │ │ │ │ ldr r7, [r4, #48] @ 0x30 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54c58 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 55608 │ │ │ │ ldr r7, [r4, #52] @ 0x34 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54df4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 54df4 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25329,15 +25329,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 533fc │ │ │ │ ldr r7, [r4, #28] │ │ │ │ cmp r7, #0 │ │ │ │ beq 533fc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 533fc │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25384,37 +25384,37 @@ │ │ │ │ ldr r7, [r5, #380] @ 0x17c │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #44] @ 0x2c │ │ │ │ cmp r7, #0 │ │ │ │ beq 54dd4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 556b4 │ │ │ │ ldr r7, [r4, #48] @ 0x30 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54df4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 55694 │ │ │ │ add r4, r4, #56 @ 0x38 │ │ │ │ b 52f04 │ │ │ │ ldr r7, [r4, #4] │ │ │ │ ldr r3, [r5, #540] @ 0x21c │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53030 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 53030 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25442,15 +25442,15 @@ │ │ │ │ add r9, r9, #24 │ │ │ │ beq 53dc8 │ │ │ │ ldr r7, [r9, #8] │ │ │ │ cmp r7, #0 │ │ │ │ beq 54e8c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 54e8c │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25479,15 +25479,15 @@ │ │ │ │ ldr r7, [r5, #480] @ 0x1e0 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #32] │ │ │ │ cmp r7, #0 │ │ │ │ beq 54f50 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 55754 │ │ │ │ ldrh r3, [r4, #2] │ │ │ │ ldrh r2, [r4, #42] @ 0x2a │ │ │ │ add r4, r4, #40 @ 0x28 │ │ │ │ b 53f28 │ │ │ │ add r3, r4, #28 │ │ │ │ @@ -25499,15 +25499,15 @@ │ │ │ │ ldr r7, [r5, #400] @ 0x190 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #44] @ 0x2c │ │ │ │ cmp r7, #0 │ │ │ │ beq 53f1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 53f1c │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25525,15 +25525,15 @@ │ │ │ │ ldr r7, [r5, #404] @ 0x194 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #32] │ │ │ │ cmp r7, #0 │ │ │ │ beq 54f50 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 54f50 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25563,15 +25563,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54f50 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 54f50 │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ b 54f50 │ │ │ │ @@ -25590,15 +25590,15 @@ │ │ │ │ add r2, r4, #24 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #40] @ 0x28 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53f1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 53f1c │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ b 53f1c │ │ │ │ @@ -25624,15 +25624,15 @@ │ │ │ │ beq 530c8 │ │ │ │ mov sl, #0 │ │ │ │ ldr r3, [r7] │ │ │ │ str r8, [r3, #4] │ │ │ │ str r3, [r8] │ │ │ │ str sl, [r7, #4] │ │ │ │ str sl, [r7] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r7, #8] │ │ │ │ cmp r8, r9 │ │ │ │ mov r7, r8 │ │ │ │ ldr r8, [r8, #4] │ │ │ │ bne 55174 │ │ │ │ b 530c8 │ │ │ │ @@ -25685,23 +25685,23 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr r7, [r4, #4] │ │ │ │ cmp r7, #0 │ │ │ │ beq 55288 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 558d4 │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ cmp r7, #0 │ │ │ │ beq 552a8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 558f4 │ │ │ │ ldrh r3, [r4, #2] │ │ │ │ ldrh r2, [r4, #170] @ 0xaa │ │ │ │ add r4, r4, #168 @ 0xa8 │ │ │ │ b 53f28 │ │ │ │ ldr r3, [r5, #520] @ 0x208 │ │ │ │ @@ -25709,15 +25709,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr r7, [r4, #68] @ 0x44 │ │ │ │ cmp r7, #0 │ │ │ │ beq 552e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 558b4 │ │ │ │ ldrh r3, [r4, #2] │ │ │ │ ldrh r2, [r4, #98] @ 0x62 │ │ │ │ add r4, r4, #96 @ 0x60 │ │ │ │ b 53f28 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ @@ -25729,15 +25729,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ ldr r7, [r5, #44] @ 0x2c │ │ │ │ ldr r3, [r4, #8] │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bgt 54390 │ │ │ │ ldr r0, [r7, #4] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #860] @ 0x35c │ │ │ │ blx r3 │ │ │ │ b 54390 │ │ │ │ @@ -25796,15 +25796,15 @@ │ │ │ │ str r3, [sp] │ │ │ │ ldr r8, [r5, #44] @ 0x2c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ blx r8 │ │ │ │ ldr r8, [r4, #16] │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bgt 54654 │ │ │ │ ldr r0, [r8, #4] │ │ │ │ mov r1, r8 │ │ │ │ ldr r3, [r0, #860] @ 0x35c │ │ │ │ blx r3 │ │ │ │ b 54654 │ │ │ │ @@ -25813,15 +25813,15 @@ │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54084 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 54084 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25840,15 +25840,15 @@ │ │ │ │ ldr r7, [r5, #568] @ 0x238 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #24] │ │ │ │ cmp r7, #0 │ │ │ │ beq 547b4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 547b4 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -26111,15 +26111,15 @@ │ │ │ │ cmp r7, #0 │ │ │ │ bne 55294 │ │ │ │ b 552a8 │ │ │ │ ldr r1, [r2, r3] │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 55918 │ │ │ │ cmp r5, #2 │ │ │ │ beq 56004 │ │ │ │ ldr r2, [fp] │ │ │ │ b 52fb4 │ │ │ │ @@ -26132,15 +26132,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ ldr r7, [r5, #44] @ 0x2c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ ble 55ca4 │ │ │ │ add r7, r4, #32 │ │ │ │ b 54654 │ │ │ │ mov r3, #1 │ │ │ │ ldr r2, [r4, #20] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ @@ -26150,15 +26150,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ ldr r7, [r5, #44] @ 0x2c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bgt 53614 │ │ │ │ ldr r0, [r7, #4] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #860] @ 0x35c │ │ │ │ blx r3 │ │ │ │ b 53614 │ │ │ │ @@ -26236,27 +26236,27 @@ │ │ │ │ blx r8 │ │ │ │ ldrh r3, [r4, #10] │ │ │ │ cmp r3, #0 │ │ │ │ beq 54654 │ │ │ │ ldr r8, [r4, #28] │ │ │ │ rsb r1, sl, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bgt 54654 │ │ │ │ ldr r0, [r8, #96] @ 0x60 │ │ │ │ mov r1, r8 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r8, #0 │ │ │ │ beq 54654 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 54654 │ │ │ │ b 55b24 │ │ │ │ ldr ip, [r4, #4] │ │ │ │ ldr sl, [r4, #44] @ 0x2c │ │ │ │ ldrh r2, [r4, #82] @ 0x52 │ │ │ │ str sl, [sp, #96] @ 0x60 │ │ │ │ @@ -26358,35 +26358,35 @@ │ │ │ │ mov r1, #8 │ │ │ │ b 545a4 │ │ │ │ ldr r7, [r4, #28] │ │ │ │ cmp r7, #0 │ │ │ │ beq 54390 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 54390 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ bne 55cf8 │ │ │ │ b 54390 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r0, #132 @ 0x84 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldr r7, [r4, #8] │ │ │ │ cmp r7, #0 │ │ │ │ beq 530c8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 530c8 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -26400,21 +26400,21 @@ │ │ │ │ str r0, [r1] │ │ │ │ str r1, [r2] │ │ │ │ str r1, [r3, #688] @ 0x2b0 │ │ │ │ b 549ec │ │ │ │ ldr r0, [r4, #8] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r0, #132 @ 0x84 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldr r7, [r4, #8] │ │ │ │ cmp r7, #0 │ │ │ │ beq 546cc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 546cc │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -26422,48 +26422,48 @@ │ │ │ │ bne 55db8 │ │ │ │ b 546cc │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53e30 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 53e30 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53e30 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 53e30 │ │ │ │ b 55e0c │ │ │ │ ldr r7, [r4, #28] │ │ │ │ cmp r7, #0 │ │ │ │ beq 53f1c │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 53f1c │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53f1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 53f1c │ │ │ │ b 55e60 │ │ │ │ ldr r2, [r1] │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ mov r3, #0 │ │ │ │ @@ -26471,27 +26471,27 @@ │ │ │ │ str r3, [r1] │ │ │ │ b 54a2c │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ cmp r7, #0 │ │ │ │ beq 536c0 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 536c0 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 536c0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 536c0 │ │ │ │ b 55ed0 │ │ │ │ ldr r2, [r1] │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ mov r3, #0 │ │ │ │ @@ -26507,15 +26507,15 @@ │ │ │ │ str r1, [r3, #688] @ 0x2b0 │ │ │ │ b 534c8 │ │ │ │ ldr r4, [r4, #28] │ │ │ │ cmp r4, #0 │ │ │ │ beq 5406c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5406c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -26523,15 +26523,15 @@ │ │ │ │ bne 55f4c │ │ │ │ b 5406c │ │ │ │ ldr r8, [r4, #28] │ │ │ │ cmp r8, #0 │ │ │ │ beq 54654 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 54654 │ │ │ │ ldr r0, [r8, #96] @ 0x60 │ │ │ │ mov r1, r8 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -26558,27 +26558,27 @@ │ │ │ │ mvn r1, #-2147483648 @ 0x80000000 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798d8 │ │ │ │ b 5593c │ │ │ │ ldr r4, [r4, #28] │ │ │ │ rsb r1, r9, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bgt 55c74 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 55c74 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 55c74 │ │ │ │ b 5602c │ │ │ │ add r2, sp, #76 @ 0x4c │ │ │ │ add r7, r4, #80 @ 0x50 │ │ │ │ mov sl, #2 │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ @@ -26633,15 +26633,15 @@ │ │ │ │ ldr r0, [r2, #8] │ │ │ │ lsl r5, r6, #1 │ │ │ │ cmp r0, #0 │ │ │ │ beq 56208 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r0, #4] │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 563c0 │ │ │ │ add r3, r5, r6 │ │ │ │ add r3, r3, r3, lsl #8 │ │ │ │ add r3, r4, r3, lsl #4 │ │ │ │ add r2, r3, #7488 @ 0x1d40 │ │ │ │ ldrh r1, [r2, #52] @ 0x34 │ │ │ │ @@ -26650,15 +26650,15 @@ │ │ │ │ cmp r1, #0 │ │ │ │ str r2, [r3, #8] │ │ │ │ bne 56218 │ │ │ │ cmp r7, #0 │ │ │ │ beq 56194 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #700 @ 0x2bc │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #664] @ 0x298 │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ add r5, r5, r6 │ │ │ │ add r5, r5, r5, lsl #8 │ │ │ │ add r5, r4, r5, lsl #4 │ │ │ │ add r5, r5, #7488 @ 0x1d40 │ │ │ │ @@ -26685,15 +26685,15 @@ │ │ │ │ streq r8, [r3] │ │ │ │ b 563b0 │ │ │ │ add r3, r3, #7488 @ 0x1d40 │ │ │ │ ldrh r1, [r3, #52] @ 0x34 │ │ │ │ cmp r1, #0 │ │ │ │ beq 56194 │ │ │ │ add r0, r4, #696 @ 0x2b8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ add r0, r5, r6 │ │ │ │ add r0, r0, r0, lsl #8 │ │ │ │ mov r8, #0 │ │ │ │ mov r9, #0 │ │ │ │ add r3, r4, #720 @ 0x2d0 │ │ │ │ strd r8, [r3, #-8] │ │ │ │ add r3, r4, r0, lsl #4 │ │ │ │ @@ -26891,15 +26891,15 @@ │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ beq 56528 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 56548 │ │ │ │ cmp r8, #2 │ │ │ │ bne 56528 │ │ │ │ mov r0, r4 │ │ │ │ add r4, r4, #2048 @ 0x800 │ │ │ │ @@ -26917,15 +26917,15 @@ │ │ │ │ str r7, [r6] │ │ │ │ beq 565f4 │ │ │ │ ldr r4, [r6, #4]! │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 5659c │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5659c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -26936,15 +26936,15 @@ │ │ │ │ str r7, [r6] │ │ │ │ bne 565a8 │ │ │ │ ldr r4, [r9, #20] │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 56614 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 56620 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -27096,15 +27096,15 @@ │ │ │ │ ldrsb r3, [fp, #123] @ 0x7b │ │ │ │ str r1, [fp, #124] @ 0x7c │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ strbne r2, [fp, #123] @ 0x7b │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ str fp, [r5, #36] @ 0x24 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ str r3, [r5, #4] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [r5, #8] │ │ │ │ ldm r4!, {r0, r1, r2, r3} │ │ │ │ add ip, r5, #16 │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ @@ -27375,27 +27375,27 @@ │ │ │ │ mov fp, r6 │ │ │ │ b 56b64 │ │ │ │ ldr sl, [sp, #32] │ │ │ │ cmp sl, #0 │ │ │ │ beq 568fc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, sl │ │ │ │ bne 568fc │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r4, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 568fc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 568fc │ │ │ │ mov r1, r4 │ │ │ │ b 56cf4 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ sub r0, r3, #1 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ @@ -27482,64 +27482,64 @@ │ │ │ │ ldr r3, [r7, #112] @ 0x70 │ │ │ │ cmp r3, r8 │ │ │ │ movcc r3, r8 │ │ │ │ str r3, [r7, #112] @ 0x70 │ │ │ │ b 56df0 │ │ │ │ ldr r3, [r7, #96] @ 0x60 │ │ │ │ ldr fp, [r3, #592] @ 0x250 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp fp, #1 │ │ │ │ ldreq r3, [r7, #108] @ 0x6c │ │ │ │ beq 56e68 │ │ │ │ mov r1, sl │ │ │ │ add sl, r7, #116 @ 0x74 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 56f08 │ │ │ │ ldr r3, [r7, #108] @ 0x6c │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r9 │ │ │ │ movcs r3, r9 │ │ │ │ str r3, [r7, #108] @ 0x6c │ │ │ │ ldr r3, [r7, #112] @ 0x70 │ │ │ │ mov r0, sl │ │ │ │ cmp r3, r8 │ │ │ │ movcc r3, r8 │ │ │ │ str r3, [r7, #112] @ 0x70 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 56df0 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, sl │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r7, #116] @ 0x74 │ │ │ │ bl 1798d8 │ │ │ │ b 56df0 │ │ │ │ cmp r0, #2 │ │ │ │ beq 56f34 │ │ │ │ ldr r1, [r7, #116] @ 0x74 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ beq 56f64 │ │ │ │ b 56f14 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, sl │ │ │ │ bl 179918 │ │ │ │ ldr r1, [sl] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 56f48 │ │ │ │ cmp fp, #0 │ │ │ │ bne 56f34 │ │ │ │ b 56ebc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -27635,15 +27635,15 @@ │ │ │ │ beq 57110 │ │ │ │ mov fp, #0 │ │ │ │ ldr r3, [r4] │ │ │ │ str r6, [r3, #4] │ │ │ │ str r3, [r6] │ │ │ │ str fp, [r4, #4] │ │ │ │ str fp, [r4] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r4, #8] │ │ │ │ cmp sl, r6 │ │ │ │ mov r4, r6 │ │ │ │ ldr r6, [r6, #4] │ │ │ │ bne 570e0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -27828,15 +27828,15 @@ │ │ │ │ ldr r8, [r5, #100] @ 0x64 │ │ │ │ cmp r5, r8 │ │ │ │ beq 57424 │ │ │ │ cmp r8, #0 │ │ │ │ beq 57424 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 57424 │ │ │ │ ldr r0, [r8, #96] @ 0x60 │ │ │ │ mov r1, r8 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -27868,19 +27868,19 @@ │ │ │ │ strh r0, [r9, #2] │ │ │ │ mov r0, #4 │ │ │ │ strh r0, [r3, r2] │ │ │ │ str r1, [r9, #24] │ │ │ │ mov r0, r5 │ │ │ │ mov r1, #1 │ │ │ │ str r5, [r9, #16] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ str r7, [r9, #20] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov fp, #0 │ │ │ │ str r8, [r9, #12] │ │ │ │ mov r8, r9 │ │ │ │ ldr r1, [r5, #128] @ 0x80 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [r8, #8]! │ │ │ │ str r1, [sp, #12] │ │ │ │ @@ -28073,15 +28073,15 @@ │ │ │ │ ldr r3, [r5, #1008] @ 0x3f0 │ │ │ │ cmp r0, #127 @ 0x7f │ │ │ │ strbne r1, [r4, #123] @ 0x7b │ │ │ │ str r3, [r4, #124] @ 0x7c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r4, [r2, #4] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ add r3, r5, #212992 @ 0x34000 │ │ │ │ ldr r1, [r3, #24] │ │ │ │ cmp r1, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r3, [r3, #16] │ │ │ │ cmp r4, r3 │ │ │ │ beq 57824 │ │ │ │ @@ -28384,15 +28384,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 57f48 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #60 @ 0x3c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [r5, #132] @ 0x84 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ beq 57c04 │ │ │ │ ldr r3, [r7] │ │ │ │ ldr r2, [r5, #136] @ 0x88 │ │ │ │ ldr r1, [r7, #4] │ │ │ │ cmp r3, r2 │ │ │ │ @@ -28460,15 +28460,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ str r4, [sl, #44] @ 0x2c │ │ │ │ str r8, [sl, #28] │ │ │ │ str r8, [sl, #32] │ │ │ │ strb r8, [sl, #48] @ 0x30 │ │ │ │ add r0, r5, #132 @ 0x84 │ │ │ │ str sl, [r9] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldm r7, {r4, r8} │ │ │ │ ldr r3, [r5, #136] @ 0x88 │ │ │ │ add r8, r4, r8 │ │ │ │ cmp r4, r3 │ │ │ │ bcs 57e30 │ │ │ │ ldr r1, [r5, #88] @ 0x58 │ │ │ │ ands r9, r1, #16 │ │ │ │ @@ -28493,37 +28493,37 @@ │ │ │ │ b 57df0 │ │ │ │ mov r1, sl │ │ │ │ mov r0, fp │ │ │ │ bl 17f368 │ │ │ │ b 57c70 │ │ │ │ ldr r3, [r5, #96] @ 0x60 │ │ │ │ ldr sl, [r3, #592] @ 0x250 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp sl, #1 │ │ │ │ ldreq r0, [r7] │ │ │ │ ldreq r3, [r5, #136] @ 0x88 │ │ │ │ beq 57e00 │ │ │ │ mov r1, r9 │ │ │ │ add r9, r5, #144 @ 0x90 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 57ee0 │ │ │ │ ldr r3, [r5, #136] @ 0x88 │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r4 │ │ │ │ movcs r3, r4 │ │ │ │ str r3, [r5, #136] @ 0x88 │ │ │ │ ldr r3, [r5, #140] @ 0x8c │ │ │ │ mov r0, r9 │ │ │ │ cmp r3, r8 │ │ │ │ movcc r3, r8 │ │ │ │ str r3, [r5, #140] @ 0x8c │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 57ec8 │ │ │ │ ldr r0, [r7] │ │ │ │ b 57e1c │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r9 │ │ │ │ mov r1, #1 │ │ │ │ @@ -28532,28 +28532,28 @@ │ │ │ │ b 57ec0 │ │ │ │ cmp r0, #2 │ │ │ │ beq 57f0c │ │ │ │ ldr r1, [r5, #144] @ 0x90 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ beq 57f3c │ │ │ │ b 57eec │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 57f20 │ │ │ │ cmp sl, #0 │ │ │ │ bne 57f0c │ │ │ │ b 57e8c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -28579,15 +28579,15 @@ │ │ │ │ cmp r7, #0 │ │ │ │ bne 5807c │ │ │ │ ldr r8, [r4, #40] @ 0x28 │ │ │ │ cmp r8, #0 │ │ │ │ beq 57fd0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 580f4 │ │ │ │ mov r1, r4 │ │ │ │ add r0, r5, #632 @ 0x278 │ │ │ │ bl 17f368 │ │ │ │ mov r7, #1 │ │ │ │ ldr r3, [r5, #1000] @ 0x3e8 │ │ │ │ @@ -28651,15 +28651,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 58378 │ │ │ │ ldr r6, [r4, #40] @ 0x28 │ │ │ │ cmp r6, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r6 │ │ │ │ beq 580e0 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 5822c │ │ │ │ mov r1, r4 │ │ │ │ add r0, r5, #632 @ 0x278 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 17f368 │ │ │ │ @@ -28697,15 +28697,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ bx r3 │ │ │ │ cmp r6, #0 │ │ │ │ str r6, [r8, #8] │ │ │ │ beq 58038 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r1, [r4, #40] @ 0x28 │ │ │ │ strb r7, [r8, #4] │ │ │ │ cmp r1, #0 │ │ │ │ bne 58058 │ │ │ │ b 58048 │ │ │ │ ldr r6, [pc, #444] @ 58368 │ │ │ │ add r6, pc, r6 │ │ │ │ @@ -28758,76 +28758,76 @@ │ │ │ │ mov r2, #8 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 56f70 │ │ │ │ ldr r3, [r6, #96] @ 0x60 │ │ │ │ ldr r6, [r3, #592] @ 0x250 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r6, #1 │ │ │ │ ldreq r3, [r7] │ │ │ │ beq 58144 │ │ │ │ add r6, r7, #8 │ │ │ │ mov r1, sl │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 582f8 │ │ │ │ ldr r3, [r7] │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r8 │ │ │ │ movcs r3, r8 │ │ │ │ str r3, [r7] │ │ │ │ ldr r3, [r7, #4] │ │ │ │ mov r0, r6 │ │ │ │ cmp r3, r5 │ │ │ │ movcc r3, r5 │ │ │ │ str r3, [r7, #4] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 58160 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r6 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r7, #8] │ │ │ │ bl 1798d8 │ │ │ │ b 58160 │ │ │ │ cmp r0, #2 │ │ │ │ beq 58324 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ beq 58354 │ │ │ │ b 58304 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 58338 │ │ │ │ cmp sl, #0 │ │ │ │ bne 58324 │ │ │ │ b 582ac │ │ │ │ smlalbbeq r8, fp, r4, r0 │ │ │ │ andne r0, r0, r0, lsr #32 │ │ │ │ cmpeq ip, r9, lsl r3 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - ldrdeq sl, [ip], #56 @ 0x38 │ │ │ │ - strdeq sl, [ip], #52 @ 0x34 │ │ │ │ + sbceq sl, ip, r8, lsl r4 │ │ │ │ + sbceq sl, ip, r4, lsr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #1192] @ 5883c │ │ │ │ mov r8, r3 │ │ │ │ @@ -28964,15 +28964,15 @@ │ │ │ │ mov r3, #55 @ 0x37 │ │ │ │ lsl r2, r2, #3 │ │ │ │ strh r3, [fp, #2] │ │ │ │ strh sl, [r6, r2] │ │ │ │ str r5, [fp, #16] │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r0, [r5, #128] @ 0x80 │ │ │ │ ldr r3, [r6, #1004] @ 0x3ec │ │ │ │ lsl ip, r0, #18 │ │ │ │ add r3, r3, r3, lsl #9 │ │ │ │ add r3, r3, ip, lsr #23 │ │ │ │ add r3, r6, r3, lsl #2 │ │ │ │ add r3, r3, #126976 @ 0x1f000 │ │ │ │ @@ -29034,37 +29034,37 @@ │ │ │ │ ldr r3, [sl, #12] │ │ │ │ add r3, r3, r7 │ │ │ │ str r3, [sl, #12] │ │ │ │ b 5846c │ │ │ │ ldr r3, [r5, #96] @ 0x60 │ │ │ │ ldr r3, [r3, #592] @ 0x250 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #1 │ │ │ │ ldreq r3, [r5, #108] @ 0x6c │ │ │ │ beq 5862c │ │ │ │ mov r1, fp │ │ │ │ add fp, r5, #116 @ 0x74 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 587a0 │ │ │ │ ldr r3, [r5, #108] @ 0x6c │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r8 │ │ │ │ movcs r3, r8 │ │ │ │ str r3, [r5, #108] @ 0x6c │ │ │ │ ldr r3, [r5, #112] @ 0x70 │ │ │ │ mov r0, fp │ │ │ │ cmp r3, sl │ │ │ │ movcc r3, sl │ │ │ │ str r3, [r5, #112] @ 0x70 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 584ec │ │ │ │ mov r3, #0 │ │ │ │ mov r0, fp │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r5, #116] @ 0x74 │ │ │ │ bl 1798d8 │ │ │ │ @@ -29096,15 +29096,15 @@ │ │ │ │ str r9, [sp, #12] │ │ │ │ mov r9, r7 │ │ │ │ mov r7, r5 │ │ │ │ mov r5, r4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 587bc │ │ │ │ mov r3, r4 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r5 │ │ │ │ mov r5, r7 │ │ │ │ @@ -29116,15 +29116,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, fp │ │ │ │ bl 179918 │ │ │ │ ldr r1, [fp] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 5880c │ │ │ │ cmp r4, #0 │ │ │ │ bne 587f8 │ │ │ │ ldr r4, [sp, #12] │ │ │ │ b 58700 │ │ │ │ @@ -29563,15 +29563,15 @@ │ │ │ │ mov r5, r0 │ │ │ │ cmp r4, r0 │ │ │ │ beq 58f48 │ │ │ │ cmp r4, #0 │ │ │ │ beq 58f40 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 58f40 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -29614,15 +29614,15 @@ │ │ │ │ cmp r3, r5 │ │ │ │ bls 59014 │ │ │ │ ldr r4, [r7, #4]! │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 58fd4 │ │ │ │ cmp r6, #2 │ │ │ │ bne 58fbc │ │ │ │ mvn r1, #-2147483648 @ 0x80000000 │ │ │ │ mov r0, r4 │ │ │ │ @@ -30592,19 +30592,19 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 4c3c0 │ │ │ │ b 59060 │ │ │ │ ldr r3, [r8, #36] @ 0x24 │ │ │ │ mov r0, r8 │ │ │ │ blx r3 │ │ │ │ b 59204 │ │ │ │ - ldrdeq r9, [ip], #80 @ 0x50 │ │ │ │ + sbceq r9, ip, r0, lsl r6 │ │ │ │ andeq r4, r3, r0, lsr #32 │ │ │ │ @ instruction: 0xffffd310 │ │ │ │ @ instruction: 0xffff6200 │ │ │ │ - sbceq r9, ip, r8, asr #9 │ │ │ │ + sbceq r9, ip, r8, lsl #10 │ │ │ │ andeq r5, r0, r8, lsr #32 │ │ │ │ @ instruction: 0xffff6e60 │ │ │ │ @ instruction: 0xffffdc8c │ │ │ │ @ instruction: 0xffff4ae8 │ │ │ │ @ instruction: 0xffff95d8 │ │ │ │ @ instruction: 0xffff6488 │ │ │ │ @ instruction: 0xffff7350 │ │ │ │ @@ -30869,15 +30869,15 @@ │ │ │ │ cmp r1, #0 │ │ │ │ bne 5a3bc │ │ │ │ ldr r4, [r5, #28] │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 5a388 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 5a398 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #28] │ │ │ │ str r3, [r5, #40] @ 0x28 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ @@ -30887,15 +30887,15 @@ │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 5a37c │ │ │ │ b 5a388 │ │ │ │ ldr r0, [r5, #28] │ │ │ │ rsb r1, r1, #0 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ b 5a368 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -31012,15 +31012,15 @@ │ │ │ │ cmp r1, #0 │ │ │ │ bne 5a5fc │ │ │ │ ldr r4, [r5, #28] │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 5a5c4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 5a5d0 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -31031,15 +31031,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 5a5b8 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r5, #28] │ │ │ │ rsb r1, r1, #0 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ b 5a5a4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ @@ -31076,15 +31076,15 @@ │ │ │ │ ldr r5, [r6] │ │ │ │ cmp r5, r3 │ │ │ │ beq 5a6e0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 5a6c4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 5a710 │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ mov r2, #0 │ │ │ │ str r2, [r6] │ │ │ │ sub r3, r3, #1 │ │ │ │ ldr r2, [r4, #28] │ │ │ │ @@ -31149,15 +31149,15 @@ │ │ │ │ blx r3 │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [r4, #28] │ │ │ │ beq 5a920 │ │ │ │ rsb r1, r7, #1 │ │ │ │ add r1, r1, sl │ │ │ │ str r1, [r4, #48] @ 0x30 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r3, #1 │ │ │ │ str r3, [sp, #24] │ │ │ │ mov r3, #65536 @ 0x10000 │ │ │ │ ldr r0, [r4] │ │ │ │ str r3, [sp, #28] │ │ │ │ add r3, r4, #32 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -31208,15 +31208,15 @@ │ │ │ │ ldr r4, [r6] │ │ │ │ mvn r3, #0 │ │ │ │ cmp r4, #0 │ │ │ │ str r3, [r9] │ │ │ │ beq 5a8d4 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 5a8e4 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6] │ │ │ │ str r3, [r8] │ │ │ │ b 5a6e4 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ @@ -31224,28 +31224,28 @@ │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 5a8d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5a8d4 │ │ │ │ b 5a8e4 │ │ │ │ mov r0, r4 │ │ │ │ bl 5a340 │ │ │ │ ldr r4, [r6] │ │ │ │ mvn r3, #0 │ │ │ │ cmp r4, #0 │ │ │ │ str r3, [r9] │ │ │ │ beq 5a8d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5a8d4 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -31348,26 +31348,26 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #56] @ 5ab20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #48] @ 5ab24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldrsbeq r3, [lr], #138 @ 0x8a │ │ │ │ - sbceq r7, ip, r8, asr #23 │ │ │ │ - strheq r7, [ip], #176 @ 0xb0 │ │ │ │ - sbceq r7, ip, r0, asr ip │ │ │ │ - strheq r7, [ip], #180 @ 0xb4 │ │ │ │ - sbceq r7, ip, r8, lsl #24 │ │ │ │ - sbceq r7, ip, r4, lsl ip │ │ │ │ - sbceq r7, ip, r0, lsr #23 │ │ │ │ - sbceq r7, ip, r4, lsr #23 │ │ │ │ - sbceq r7, ip, ip, lsr #23 │ │ │ │ - strheq r7, [ip], #180 @ 0xb4 │ │ │ │ + sbcseq r3, lr, sl, lsl r9 │ │ │ │ sbceq r7, ip, r8, lsl #24 │ │ │ │ + strdeq r7, [ip], #176 @ 0xb0 │ │ │ │ + smulleq r7, ip, r0, ip │ │ │ │ + strdeq r7, [ip], #180 @ 0xb4 │ │ │ │ + sbceq r7, ip, r8, asr #24 │ │ │ │ + sbceq r7, ip, r4, asr ip │ │ │ │ + sbceq r7, ip, r0, ror #23 │ │ │ │ + sbceq r7, ip, r4, ror #23 │ │ │ │ + sbceq r7, ip, ip, ror #23 │ │ │ │ + strdeq r7, [ip], #180 @ 0xb4 │ │ │ │ + sbceq r7, ip, r8, asr #24 │ │ │ │ ldr r3, [pc, #392] @ 5acb8 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #29 │ │ │ │ bhi 5acac │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -31460,46 +31460,46 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #136] @ 5ad30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #128] @ 5ad34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r3, lr, r4, lsl r8 │ │ │ │ - strdeq r7, [ip], #176 @ 0xb0 │ │ │ │ - sbceq r7, ip, r0, asr #23 │ │ │ │ - sbceq r7, ip, r0, lsr #31 │ │ │ │ - sbceq r7, ip, r8, ror #28 │ │ │ │ - sbceq r7, ip, r8, lsr lr │ │ │ │ - sbceq r7, ip, r4, lsl lr │ │ │ │ - sbceq r7, ip, r4, ror #27 │ │ │ │ - strheq r7, [ip], #212 @ 0xd4 │ │ │ │ - smulleq r7, ip, r0, sp │ │ │ │ - sbceq r7, ip, r4, ror #26 │ │ │ │ - ldrdeq r7, [ip], #228 @ 0xe4 │ │ │ │ + sbcseq r3, lr, r4, asr r8 │ │ │ │ + sbceq r7, ip, r0, lsr ip │ │ │ │ + sbceq r7, ip, r0, lsl #24 │ │ │ │ + sbceq r7, ip, r0, ror #31 │ │ │ │ + sbceq r7, ip, r8, lsr #29 │ │ │ │ + sbceq r7, ip, r8, ror lr │ │ │ │ + sbceq r7, ip, r4, asr lr │ │ │ │ + sbceq r7, ip, r4, lsr #28 │ │ │ │ + strdeq r7, [ip], #212 @ 0xd4 │ │ │ │ + ldrdeq r7, [ip], #208 @ 0xd0 │ │ │ │ + sbceq r7, ip, r4, lsr #27 │ │ │ │ + sbceq r7, ip, r4, lsl pc │ │ │ │ + sbceq r7, ip, r4, ror #29 │ │ │ │ + sbceq r7, ip, ip, lsr #29 │ │ │ │ + sbceq r7, ip, ip, ror lr │ │ │ │ + sbceq r7, ip, r8, lsr #30 │ │ │ │ + sbceq r7, ip, r0, asr #28 │ │ │ │ + sbceq r7, ip, r8, ror #23 │ │ │ │ + strheq r7, [ip], #180 @ 0xb4 │ │ │ │ + sbceq r7, ip, r8, asr ip │ │ │ │ + sbceq r7, ip, r4, lsr #24 │ │ │ │ + strdeq r7, [ip], #188 @ 0xbc │ │ │ │ + ldrdeq r7, [ip], #180 @ 0xb4 │ │ │ │ sbceq r7, ip, r4, lsr #29 │ │ │ │ - sbceq r7, ip, ip, ror #28 │ │ │ │ - sbceq r7, ip, ip, lsr lr │ │ │ │ - sbceq r7, ip, r8, ror #29 │ │ │ │ - sbceq r7, ip, r0, lsl #28 │ │ │ │ - sbceq r7, ip, r8, lsr #23 │ │ │ │ - sbceq r7, ip, r4, ror fp │ │ │ │ - sbceq r7, ip, r8, lsl ip │ │ │ │ - sbceq r7, ip, r4, ror #23 │ │ │ │ - strheq r7, [ip], #188 @ 0xbc │ │ │ │ - smulleq r7, ip, r4, fp │ │ │ │ - sbceq r7, ip, r4, ror #28 │ │ │ │ - sbceq r7, ip, r4, lsl #22 │ │ │ │ - smulleq r7, ip, r4, ip │ │ │ │ - sbceq r7, ip, ip, ror #24 │ │ │ │ - sbceq r7, ip, ip, lsr ip │ │ │ │ - sbceq r7, ip, ip, lsl #24 │ │ │ │ - sbceq r7, ip, r0, ror #23 │ │ │ │ - strheq r7, [ip], #184 @ 0xb8 │ │ │ │ - sbceq r7, ip, r0, lsl #29 │ │ │ │ + sbceq r7, ip, r4, asr #22 │ │ │ │ + ldrdeq r7, [ip], #196 @ 0xc4 │ │ │ │ + sbceq r7, ip, ip, lsr #25 │ │ │ │ + sbceq r7, ip, ip, ror ip │ │ │ │ + sbceq r7, ip, ip, asr #24 │ │ │ │ + sbceq r7, ip, r0, lsr #24 │ │ │ │ + strdeq r7, [ip], #184 @ 0xb8 │ │ │ │ + sbceq r7, ip, r0, asr #29 │ │ │ │ cmp r0, #1 │ │ │ │ beq 5ad68 │ │ │ │ cmp r0, #2 │ │ │ │ beq 5ad5c │ │ │ │ cmp r0, #0 │ │ │ │ beq 5ad74 │ │ │ │ ldr r0, [pc, #40] @ 5ad80 │ │ │ │ @@ -31510,18 +31510,18 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #24] @ 5ad88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 5ad8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbceq r7, ip, r4, lsr lr │ │ │ │ - sbceq r7, ip, r4, lsl lr │ │ │ │ - strdeq r7, [ip], #208 @ 0xd0 │ │ │ │ - ldrdeq r7, [ip], #208 @ 0xd0 │ │ │ │ + sbceq r7, ip, r4, ror lr │ │ │ │ + sbceq r7, ip, r4, asr lr │ │ │ │ + sbceq r7, ip, r0, lsr lr │ │ │ │ + sbceq r7, ip, r0, lsl lr │ │ │ │ cmp r0, #64 @ 0x40 │ │ │ │ bhi 5adc0 │ │ │ │ ldr r3, [pc, #344] @ 5aef8 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #64 @ 0x40 │ │ │ │ bhi 5adb4 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ @@ -31604,36 +31604,36 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #96] @ 5af48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #88] @ 5af4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r3, lr, r2, asr #11 │ │ │ │ + sbcseq r3, lr, r2, lsl #12 │ │ │ │ + sbceq r7, ip, r8, lsr lr │ │ │ │ + ldrdeq r7, [ip], #224 @ 0xe0 │ │ │ │ + ldrdeq r7, [ip], #232 @ 0xe8 │ │ │ │ + sbceq r7, ip, r0, lsl #29 │ │ │ │ strdeq r7, [ip], #216 @ 0xd8 │ │ │ │ - smulleq r7, ip, r0, lr │ │ │ │ - smulleq r7, ip, r8, lr │ │ │ │ - sbceq r7, ip, r0, asr #28 │ │ │ │ - strheq r7, [ip], #216 @ 0xd8 │ │ │ │ - strheq r7, [ip], #220 @ 0xdc │ │ │ │ - sbceq r7, ip, r4, asr #27 │ │ │ │ - sbceq r7, ip, ip, asr #27 │ │ │ │ - ldrdeq r7, [ip], #216 @ 0xd8 │ │ │ │ - sbceq r7, ip, r0, ror #27 │ │ │ │ - sbceq r7, ip, r0, ror #28 │ │ │ │ + strdeq r7, [ip], #220 @ 0xdc │ │ │ │ + sbceq r7, ip, r4, lsl #28 │ │ │ │ + sbceq r7, ip, ip, lsl #28 │ │ │ │ + sbceq r7, ip, r8, lsl lr │ │ │ │ sbceq r7, ip, r0, lsr #28 │ │ │ │ - sbceq r7, ip, ip, lsr #28 │ │ │ │ - sbceq r7, ip, r0, asr #27 │ │ │ │ - sbceq r7, ip, r0, asr lr │ │ │ │ - sbceq r7, ip, r4, lsr lr │ │ │ │ - sbceq r7, ip, ip, asr #28 │ │ │ │ - ldrdeq r7, [ip], #196 @ 0xc4 │ │ │ │ - ldrdeq r7, [ip], #200 @ 0xc8 │ │ │ │ - sbceq r7, ip, ip, asr #25 │ │ │ │ - sbceq r7, ip, r0, asr #25 │ │ │ │ + sbceq r7, ip, r0, lsr #29 │ │ │ │ + sbceq r7, ip, r0, ror #28 │ │ │ │ + sbceq r7, ip, ip, ror #28 │ │ │ │ + sbceq r7, ip, r0, lsl #28 │ │ │ │ + smulleq r7, ip, r0, lr │ │ │ │ + sbceq r7, ip, r4, ror lr │ │ │ │ + sbceq r7, ip, ip, lsl #29 │ │ │ │ + sbceq r7, ip, r4, lsl sp │ │ │ │ + sbceq r7, ip, r8, lsl sp │ │ │ │ + sbceq r7, ip, ip, lsl #26 │ │ │ │ + sbceq r7, ip, r0, lsl #26 │ │ │ │ ldr r3, [pc, #236] @ 5b044 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #16 │ │ │ │ bhi 5b038 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -31687,33 +31687,33 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #84] @ 5b088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #76] @ 5b08c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r3, lr, fp, asr #8 │ │ │ │ - sbceq r7, ip, ip, asr #27 │ │ │ │ - sbceq r7, ip, r0, lsr #27 │ │ │ │ - strheq r7, [ip], #244 @ 0xf4 │ │ │ │ - sbceq r7, ip, r4, ror #30 │ │ │ │ - sbceq r7, ip, ip, ror pc │ │ │ │ - strheq r7, [ip], #236 @ 0xec │ │ │ │ - ldrdeq r7, [ip], #228 @ 0xe4 │ │ │ │ - strdeq r7, [ip], #224 @ 0xe0 │ │ │ │ - sbceq r7, ip, r8, lsl #30 │ │ │ │ - sbceq r7, ip, ip, ror sp │ │ │ │ - smulleq r7, ip, r0, sp │ │ │ │ - sbceq r7, ip, r4, lsr #27 │ │ │ │ - strheq r7, [ip], #216 @ 0xd8 │ │ │ │ - ldrdeq r7, [ip], #212 @ 0xd4 │ │ │ │ - sbceq r7, ip, ip, ror #27 │ │ │ │ - sbceq r7, ip, r0, lsl #28 │ │ │ │ - sbceq r7, ip, r8, lsl lr │ │ │ │ + sbcseq r3, lr, fp, lsl #9 │ │ │ │ + sbceq r7, ip, ip, lsl #28 │ │ │ │ + sbceq r7, ip, r0, ror #27 │ │ │ │ + strdeq r7, [ip], #244 @ 0xf4 │ │ │ │ + sbceq r7, ip, r4, lsr #31 │ │ │ │ + strheq r7, [ip], #252 @ 0xfc │ │ │ │ + strdeq r7, [ip], #236 @ 0xec │ │ │ │ + sbceq r7, ip, r4, lsl pc │ │ │ │ sbceq r7, ip, r0, lsr pc │ │ │ │ + sbceq r7, ip, r8, asr #30 │ │ │ │ + strheq r7, [ip], #220 @ 0xdc │ │ │ │ + ldrdeq r7, [ip], #208 @ 0xd0 │ │ │ │ + sbceq r7, ip, r4, ror #27 │ │ │ │ + strdeq r7, [ip], #216 @ 0xd8 │ │ │ │ + sbceq r7, ip, r4, lsl lr │ │ │ │ + sbceq r7, ip, ip, lsr #28 │ │ │ │ + sbceq r7, ip, r0, asr #28 │ │ │ │ + sbceq r7, ip, r8, asr lr │ │ │ │ + sbceq r7, ip, r0, ror pc │ │ │ │ ldr r3, [pc, #684] @ 5b344 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #54 @ 0x36 │ │ │ │ bhi 5b338 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ @@ -31879,70 +31879,70 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #232] @ 5b41c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #224] @ 5b420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r3, lr, ip, lsl r3 │ │ │ │ - strdeq r7, [ip], #224 @ 0xe0 │ │ │ │ - sbceq r7, ip, r8, asr #29 │ │ │ │ - sbceq r8, ip, r0, lsl #13 │ │ │ │ - sbceq r8, ip, ip, asr #12 │ │ │ │ - sbceq r8, ip, r8, lsl #12 │ │ │ │ - sbceq r8, ip, ip, asr #11 │ │ │ │ - smulleq r8, ip, r8, r5 │ │ │ │ - sbceq r8, ip, r4, ror r5 │ │ │ │ - sbceq r8, ip, ip, asr #10 │ │ │ │ - sbceq r8, ip, r0, lsl r5 │ │ │ │ - ldrdeq r8, [ip], #68 @ 0x44 │ │ │ │ - sbceq r8, ip, ip, lsl #9 │ │ │ │ - sbceq r8, ip, r0, asr r4 │ │ │ │ - sbceq r8, ip, r0, lsr #8 │ │ │ │ - strdeq r8, [ip], #48 @ 0x30 │ │ │ │ - sbceq r8, ip, r0, asr #7 │ │ │ │ - smulleq r8, ip, r0, r3 │ │ │ │ - sbceq r8, ip, r0, ror #6 │ │ │ │ - sbceq r8, ip, r0, lsr r3 │ │ │ │ - sbceq r8, ip, r4, lsl #6 │ │ │ │ - ldrdeq r8, [ip], #32 │ │ │ │ - sbceq r8, ip, r8, lsr #5 │ │ │ │ - sbceq r8, ip, r0, lsl #5 │ │ │ │ - sbceq r8, ip, r8, asr #4 │ │ │ │ - sbceq r8, ip, ip, lsl #4 │ │ │ │ - ldrdeq r8, [ip], #24 │ │ │ │ - sbceq r8, ip, r8, lsr #3 │ │ │ │ - sbceq r8, ip, r0, ror r1 │ │ │ │ - sbceq r8, ip, r4, lsr r1 │ │ │ │ - sbceq r8, ip, r4, lsl #2 │ │ │ │ - ldrdeq r8, [ip], #0 │ │ │ │ - sbceq r8, ip, r0, lsr #1 │ │ │ │ - sbceq r8, ip, ip, rrx │ │ │ │ - sbceq r8, ip, ip, lsr r0 │ │ │ │ - sbceq r8, ip, ip │ │ │ │ - ldrdeq r7, [ip], #252 @ 0xfc │ │ │ │ - sbceq r7, ip, ip, lsr #31 │ │ │ │ - sbceq r7, ip, ip, ror pc │ │ │ │ - sbceq r7, ip, r0, asr pc │ │ │ │ - sbceq r7, ip, ip, lsl pc │ │ │ │ - sbceq r7, ip, r4, ror #29 │ │ │ │ - strheq r7, [ip], #228 @ 0xe4 │ │ │ │ - sbceq r7, ip, r0, lsl #29 │ │ │ │ - sbceq r7, ip, r0, asr lr │ │ │ │ - sbceq r7, ip, r0, lsr #28 │ │ │ │ - strdeq r7, [ip], #212 @ 0xd4 │ │ │ │ - sbceq r7, ip, r8, asr #27 │ │ │ │ - sbceq r7, ip, r0, lsr #27 │ │ │ │ - sbceq r7, ip, r0, ror sp │ │ │ │ - sbceq r7, ip, r0, asr #26 │ │ │ │ - sbceq r7, ip, r0, lsl sp │ │ │ │ - sbceq r7, ip, r4, ror #25 │ │ │ │ - strheq r7, [ip], #204 @ 0xcc │ │ │ │ - smulleq r7, ip, r4, ip │ │ │ │ - sbceq r8, ip, r8, lsr r4 │ │ │ │ + sbcseq r3, lr, ip, asr r3 │ │ │ │ + sbceq r7, ip, r0, lsr pc │ │ │ │ + sbceq r7, ip, r8, lsl #30 │ │ │ │ + sbceq r8, ip, r0, asr #13 │ │ │ │ + sbceq r8, ip, ip, lsl #13 │ │ │ │ + sbceq r8, ip, r8, asr #12 │ │ │ │ + sbceq r8, ip, ip, lsl #12 │ │ │ │ + ldrdeq r8, [ip], #88 @ 0x58 │ │ │ │ + strheq r8, [ip], #84 @ 0x54 │ │ │ │ + sbceq r8, ip, ip, lsl #11 │ │ │ │ + sbceq r8, ip, r0, asr r5 │ │ │ │ + sbceq r8, ip, r4, lsl r5 │ │ │ │ + sbceq r8, ip, ip, asr #9 │ │ │ │ + smulleq r8, ip, r0, r4 │ │ │ │ + sbceq r8, ip, r0, ror #8 │ │ │ │ + sbceq r8, ip, r0, lsr r4 │ │ │ │ + sbceq r8, ip, r0, lsl #8 │ │ │ │ + ldrdeq r8, [ip], #48 @ 0x30 │ │ │ │ + sbceq r8, ip, r0, lsr #7 │ │ │ │ + sbceq r8, ip, r0, ror r3 │ │ │ │ + sbceq r8, ip, r4, asr #6 │ │ │ │ + sbceq r8, ip, r0, lsl r3 │ │ │ │ + sbceq r8, ip, r8, ror #5 │ │ │ │ + sbceq r8, ip, r0, asr #5 │ │ │ │ + sbceq r8, ip, r8, lsl #5 │ │ │ │ + sbceq r8, ip, ip, asr #4 │ │ │ │ + sbceq r8, ip, r8, lsl r2 │ │ │ │ + sbceq r8, ip, r8, ror #3 │ │ │ │ + strheq r8, [ip], #16 │ │ │ │ + sbceq r8, ip, r4, ror r1 │ │ │ │ + sbceq r8, ip, r4, asr #2 │ │ │ │ + sbceq r8, ip, r0, lsl r1 │ │ │ │ + sbceq r8, ip, r0, ror #1 │ │ │ │ + sbceq r8, ip, ip, lsr #1 │ │ │ │ + sbceq r8, ip, ip, ror r0 │ │ │ │ + sbceq r8, ip, ip, asr #32 │ │ │ │ + sbceq r8, ip, ip, lsl r0 │ │ │ │ + sbceq r7, ip, ip, ror #31 │ │ │ │ + strheq r7, [ip], #252 @ 0xfc │ │ │ │ + smulleq r7, ip, r0, pc @ │ │ │ │ + sbceq r7, ip, ip, asr pc │ │ │ │ + sbceq r7, ip, r4, lsr #30 │ │ │ │ + strdeq r7, [ip], #228 @ 0xe4 │ │ │ │ + sbceq r7, ip, r0, asr #29 │ │ │ │ + smulleq r7, ip, r0, lr │ │ │ │ + sbceq r7, ip, r0, ror #28 │ │ │ │ + sbceq r7, ip, r4, lsr lr │ │ │ │ + sbceq r7, ip, r8, lsl #28 │ │ │ │ + sbceq r7, ip, r0, ror #27 │ │ │ │ + strheq r7, [ip], #208 @ 0xd0 │ │ │ │ + sbceq r7, ip, r0, lsl #27 │ │ │ │ + sbceq r7, ip, r0, asr sp │ │ │ │ + sbceq r7, ip, r4, lsr #26 │ │ │ │ + strdeq r7, [ip], #204 @ 0xcc │ │ │ │ + ldrdeq r7, [ip], #196 @ 0xc4 │ │ │ │ + sbceq r8, ip, r8, ror r4 │ │ │ │ ldr r3, [pc, #360] @ 5b594 │ │ │ │ sub r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #26 │ │ │ │ bhi 5b588 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ @@ -32027,43 +32027,43 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #124] @ 5b600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #116] @ 5b604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldrsheq r2, [lr], #242 @ 0xf2 │ │ │ │ - sbceq r8, ip, r0, ror #6 │ │ │ │ - sbceq r8, ip, r0, ror #13 │ │ │ │ - strheq r8, [ip], #100 @ 0x64 │ │ │ │ - sbceq r8, ip, ip, lsl #13 │ │ │ │ - sbceq r8, ip, r0, ror #12 │ │ │ │ - sbceq r8, ip, r4, lsr r6 │ │ │ │ - sbceq r8, ip, r4, lsl #12 │ │ │ │ - ldrdeq r8, [ip], #84 @ 0x54 │ │ │ │ - sbceq r8, ip, r8, lsr #11 │ │ │ │ - sbceq r8, ip, r8, ror r5 │ │ │ │ - sbceq r8, ip, ip, asr #10 │ │ │ │ - sbceq r8, ip, r0, lsr #10 │ │ │ │ - sbceq r8, ip, ip, ror #9 │ │ │ │ - strheq r8, [ip], #72 @ 0x48 │ │ │ │ - sbceq r8, ip, r8, lsl #9 │ │ │ │ - sbceq r8, ip, r8, asr r4 │ │ │ │ - sbceq r8, ip, r4, lsr #8 │ │ │ │ + sbcseq r3, lr, r2, lsr r0 │ │ │ │ + sbceq r8, ip, r0, lsr #7 │ │ │ │ + sbceq r8, ip, r0, lsr #14 │ │ │ │ + strdeq r8, [ip], #100 @ 0x64 │ │ │ │ + sbceq r8, ip, ip, asr #13 │ │ │ │ + sbceq r8, ip, r0, lsr #13 │ │ │ │ + sbceq r8, ip, r4, ror r6 │ │ │ │ + sbceq r8, ip, r4, asr #12 │ │ │ │ + sbceq r8, ip, r4, lsl r6 │ │ │ │ + sbceq r8, ip, r8, ror #11 │ │ │ │ + strheq r8, [ip], #88 @ 0x58 │ │ │ │ + sbceq r8, ip, ip, lsl #11 │ │ │ │ + sbceq r8, ip, r0, ror #10 │ │ │ │ + sbceq r8, ip, ip, lsr #10 │ │ │ │ + strdeq r8, [ip], #72 @ 0x48 │ │ │ │ + sbceq r8, ip, r8, asr #9 │ │ │ │ + smulleq r8, ip, r8, r4 │ │ │ │ + sbceq r8, ip, r4, ror #8 │ │ │ │ + sbceq r8, ip, r4, lsr r4 │ │ │ │ strdeq r8, [ip], #52 @ 0x34 │ │ │ │ - strheq r8, [ip], #52 @ 0x34 │ │ │ │ - sbceq r8, ip, r0, lsl #7 │ │ │ │ - sbceq r8, ip, r4, asr r3 │ │ │ │ - sbceq r8, ip, ip, lsr #6 │ │ │ │ - sbceq r8, ip, r0, lsl #6 │ │ │ │ - sbceq r8, ip, r8, asr #5 │ │ │ │ - smulleq r8, ip, ip, r2 │ │ │ │ - sbceq r8, ip, r0, ror r2 │ │ │ │ - sbceq r8, ip, r4, asr #4 │ │ │ │ - sbceq r8, ip, r0, lsl #4 │ │ │ │ + sbceq r8, ip, r0, asr #7 │ │ │ │ + smulleq r8, ip, r4, r3 │ │ │ │ + sbceq r8, ip, ip, ror #6 │ │ │ │ + sbceq r8, ip, r0, asr #6 │ │ │ │ + sbceq r8, ip, r8, lsl #6 │ │ │ │ + ldrdeq r8, [ip], #44 @ 0x2c │ │ │ │ + strheq r8, [ip], #32 │ │ │ │ + sbceq r8, ip, r4, lsl #5 │ │ │ │ + sbceq r8, ip, r0, asr #4 │ │ │ │ ldr r3, [pc, #96] @ 5b670 │ │ │ │ sub r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #4 │ │ │ │ bhi 5b664 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ @@ -32082,21 +32082,21 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #36] @ 5b684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #28] @ 5b688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r2, lr, r9, lsr #28 │ │ │ │ - sbceq r8, ip, r0, asr #10 │ │ │ │ - sbceq r8, ip, ip, lsr #11 │ │ │ │ - sbceq r8, ip, r8, asr #10 │ │ │ │ - sbceq r8, ip, r8, asr r5 │ │ │ │ - sbceq r8, ip, r8, ror #10 │ │ │ │ - sbceq r8, ip, r4, ror #9 │ │ │ │ + sbcseq r2, lr, r9, ror #28 │ │ │ │ + sbceq r8, ip, r0, lsl #11 │ │ │ │ + sbceq r8, ip, ip, ror #11 │ │ │ │ + sbceq r8, ip, r8, lsl #11 │ │ │ │ + smulleq r8, ip, r8, r5 │ │ │ │ + sbceq r8, ip, r8, lsr #11 │ │ │ │ + sbceq r8, ip, r4, lsr #10 │ │ │ │ ldr r3, [pc, #104] @ 5b6fc │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #16 │ │ │ │ bhi 5b6a8 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -32117,38 +32117,38 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #40] @ 5b714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #32] @ 5b718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r2, lr, lr, lsr #27 │ │ │ │ - sbceq r8, ip, r4, lsl r6 │ │ │ │ - smulleq r8, ip, r0, r5 │ │ │ │ - sbceq r8, ip, r0, lsr #11 │ │ │ │ - strheq r8, [ip], #80 @ 0x50 │ │ │ │ - sbceq r8, ip, r4, asr #11 │ │ │ │ - sbceq r8, ip, r4, asr #10 │ │ │ │ - sbceq r8, ip, r4, lsl r5 │ │ │ │ + sbcseq r2, lr, lr, ror #27 │ │ │ │ + sbceq r8, ip, r4, asr r6 │ │ │ │ + ldrdeq r8, [ip], #80 @ 0x50 │ │ │ │ + sbceq r8, ip, r0, ror #11 │ │ │ │ + strdeq r8, [ip], #80 @ 0x50 │ │ │ │ + sbceq r8, ip, r4, lsl #12 │ │ │ │ + sbceq r8, ip, r4, lsl #11 │ │ │ │ + sbceq r8, ip, r4, asr r5 │ │ │ │ cmp r0, #0 │ │ │ │ beq 5b744 │ │ │ │ cmp r0, #1 │ │ │ │ beq 5b738 │ │ │ │ ldr r0, [pc, #28] @ 5b750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #20] @ 5b754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 5b758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - strdeq r8, [ip], #92 @ 0x5c │ │ │ │ - sbceq r8, ip, r8, asr #11 │ │ │ │ - smulleq r8, ip, ip, r5 │ │ │ │ + sbceq r8, ip, ip, lsr r6 │ │ │ │ + sbceq r8, ip, r8, lsl #12 │ │ │ │ + ldrdeq r8, [ip], #92 @ 0x5c │ │ │ │ ldr r3, [pc, #128] @ 5b7e4 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #7 │ │ │ │ bhi 5b7d8 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -32175,24 +32175,24 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #48] @ 5b804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #40] @ 5b808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r2, lr, pc, ror #25 │ │ │ │ - strdeq r8, [ip], #80 @ 0x50 │ │ │ │ - sbceq r8, ip, r8, asr #11 │ │ │ │ - sbceq r8, ip, r0, lsr #13 │ │ │ │ - sbceq r8, ip, ip, asr #12 │ │ │ │ - sbceq r8, ip, r4, ror #12 │ │ │ │ - ldrdeq r8, [ip], #80 @ 0x50 │ │ │ │ - sbceq r8, ip, r0, ror #11 │ │ │ │ - strdeq r8, [ip], #84 @ 0x54 │ │ │ │ - sbceq r8, ip, ip, ror r6 │ │ │ │ + sbcseq r2, lr, pc, lsr #26 │ │ │ │ + sbceq r8, ip, r0, lsr r6 │ │ │ │ + sbceq r8, ip, r8, lsl #12 │ │ │ │ + sbceq r8, ip, r0, ror #13 │ │ │ │ + sbceq r8, ip, ip, lsl #13 │ │ │ │ + sbceq r8, ip, r4, lsr #13 │ │ │ │ + sbceq r8, ip, r0, lsl r6 │ │ │ │ + sbceq r8, ip, r0, lsr #12 │ │ │ │ + sbceq r8, ip, r4, lsr r6 │ │ │ │ + strheq r8, [ip], #108 @ 0x6c │ │ │ │ cmp r0, #1 │ │ │ │ beq 5b83c │ │ │ │ cmp r0, #2 │ │ │ │ beq 5b830 │ │ │ │ cmp r0, #0 │ │ │ │ beq 5b848 │ │ │ │ ldr r0, [pc, #40] @ 5b854 │ │ │ │ @@ -32203,18 +32203,18 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #24] @ 5b85c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 5b860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbceq r8, ip, r0, lsr #13 │ │ │ │ - sbceq r8, ip, r4, ror r6 │ │ │ │ - sbceq r8, ip, r0, asr r6 │ │ │ │ - sbceq r8, ip, r8, lsr #12 │ │ │ │ + sbceq r8, ip, r0, ror #13 │ │ │ │ + strheq r8, [ip], #100 @ 0x64 │ │ │ │ + smulleq r8, ip, r0, r6 │ │ │ │ + sbceq r8, ip, r8, ror #12 │ │ │ │ ldr r3, [pc, #264] @ 5b974 │ │ │ │ sub r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #25 │ │ │ │ bhi 5b884 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ @@ -32275,35 +32275,35 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #92] @ 5b9c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #84] @ 5b9c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r2, lr, fp, ror #23 │ │ │ │ - smulleq r8, ip, ip, r8 │ │ │ │ - sbceq r8, ip, r0, ror r8 │ │ │ │ - sbceq r8, ip, r4, asr #16 │ │ │ │ - sbceq r8, ip, r4, lsl r8 │ │ │ │ - sbceq r8, ip, r4, ror #15 │ │ │ │ - strheq r8, [ip], #120 @ 0x78 │ │ │ │ - sbceq r8, ip, ip, lsl #15 │ │ │ │ - sbceq r8, ip, r0, ror #14 │ │ │ │ - sbceq r8, ip, r4, lsr r7 │ │ │ │ - sbceq r8, ip, r0, lsl r7 │ │ │ │ - sbceq r8, ip, r8, ror #13 │ │ │ │ - sbceq r8, ip, r0, asr #13 │ │ │ │ - smulleq r8, ip, r4, r6 │ │ │ │ - sbceq r8, ip, r8, ror #12 │ │ │ │ - sbceq r8, ip, r8, lsr r6 │ │ │ │ - sbceq r8, ip, r0, lsl r6 │ │ │ │ - sbceq r8, ip, r8, ror #11 │ │ │ │ - sbceq r8, ip, r0, asr #11 │ │ │ │ - smulleq r8, ip, r8, r5 │ │ │ │ - sbceq r8, ip, r4, ror r5 │ │ │ │ + sbcseq r2, lr, fp, lsr #24 │ │ │ │ + ldrdeq r8, [ip], #140 @ 0x8c │ │ │ │ + strheq r8, [ip], #128 @ 0x80 │ │ │ │ + sbceq r8, ip, r4, lsl #17 │ │ │ │ + sbceq r8, ip, r4, asr r8 │ │ │ │ + sbceq r8, ip, r4, lsr #16 │ │ │ │ + strdeq r8, [ip], #120 @ 0x78 │ │ │ │ + sbceq r8, ip, ip, asr #15 │ │ │ │ + sbceq r8, ip, r0, lsr #15 │ │ │ │ + sbceq r8, ip, r4, ror r7 │ │ │ │ + sbceq r8, ip, r0, asr r7 │ │ │ │ + sbceq r8, ip, r8, lsr #14 │ │ │ │ + sbceq r8, ip, r0, lsl #14 │ │ │ │ + ldrdeq r8, [ip], #100 @ 0x64 │ │ │ │ + sbceq r8, ip, r8, lsr #13 │ │ │ │ + sbceq r8, ip, r8, ror r6 │ │ │ │ + sbceq r8, ip, r0, asr r6 │ │ │ │ + sbceq r8, ip, r8, lsr #12 │ │ │ │ + sbceq r8, ip, r0, lsl #12 │ │ │ │ + ldrdeq r8, [ip], #88 @ 0x58 │ │ │ │ + strheq r8, [ip], #84 @ 0x54 │ │ │ │ ldr r3, [pc, #92] @ 5ba2c │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #4 │ │ │ │ bhi 5ba20 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -32321,21 +32321,21 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #36] @ 5ba40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #28] @ 5ba44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r2, lr, r5, lsr #21 │ │ │ │ - sbceq r8, ip, r8, ror #14 │ │ │ │ - sbceq r8, ip, ip, asr #14 │ │ │ │ - smulleq r8, ip, r0, r7 │ │ │ │ - sbceq r8, ip, r8, asr r7 │ │ │ │ - sbceq r8, ip, r8, ror #14 │ │ │ │ - sbceq r8, ip, ip, ror r7 │ │ │ │ + sbcseq r2, lr, r5, ror #21 │ │ │ │ + sbceq r8, ip, r8, lsr #15 │ │ │ │ + sbceq r8, ip, ip, lsl #15 │ │ │ │ + ldrdeq r8, [ip], #112 @ 0x70 │ │ │ │ + smulleq r8, ip, r8, r7 │ │ │ │ + sbceq r8, ip, r8, lsr #15 │ │ │ │ + strheq r8, [ip], #124 @ 0x7c │ │ │ │ ldr r3, [pc, #224] @ 5bb30 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #15 │ │ │ │ bhi 5bb24 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -32386,32 +32386,32 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #80] @ 5bb70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #72] @ 5bb74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r2, lr, sl, lsr #20 │ │ │ │ - sbceq r8, ip, r4, ror #14 │ │ │ │ - sbceq r8, ip, r4, asr #14 │ │ │ │ - sbceq r8, ip, r4, lsl #17 │ │ │ │ - sbceq r8, ip, r0, asr r8 │ │ │ │ - sbceq r8, ip, ip, asr r8 │ │ │ │ - sbceq r8, ip, r0, ror #15 │ │ │ │ - sbceq r8, ip, r8, ror #15 │ │ │ │ - strdeq r8, [ip], #112 @ 0x70 │ │ │ │ - sbceq r8, ip, r0, lsl #16 │ │ │ │ - sbceq r8, ip, ip, lsl #14 │ │ │ │ - sbceq r8, ip, ip, lsl r7 │ │ │ │ - sbceq r8, ip, ip, lsr #14 │ │ │ │ - sbceq r8, ip, ip, lsr r7 │ │ │ │ - sbceq r8, ip, r4, asr #14 │ │ │ │ + sbcseq r2, lr, sl, ror #20 │ │ │ │ + sbceq r8, ip, r4, lsr #15 │ │ │ │ + sbceq r8, ip, r4, lsl #15 │ │ │ │ + sbceq r8, ip, r4, asr #17 │ │ │ │ + smulleq r8, ip, r0, r8 │ │ │ │ + smulleq r8, ip, ip, r8 │ │ │ │ + sbceq r8, ip, r0, lsr #16 │ │ │ │ + sbceq r8, ip, r8, lsr #16 │ │ │ │ + sbceq r8, ip, r0, lsr r8 │ │ │ │ + sbceq r8, ip, r0, asr #16 │ │ │ │ sbceq r8, ip, ip, asr #14 │ │ │ │ - sbceq r8, ip, r4, asr r7 │ │ │ │ - strdeq r8, [ip], #112 @ 0x70 │ │ │ │ + sbceq r8, ip, ip, asr r7 │ │ │ │ + sbceq r8, ip, ip, ror #14 │ │ │ │ + sbceq r8, ip, ip, ror r7 │ │ │ │ + sbceq r8, ip, r4, lsl #15 │ │ │ │ + sbceq r8, ip, ip, lsl #15 │ │ │ │ + smulleq r8, ip, r4, r7 │ │ │ │ + sbceq r8, ip, r0, lsr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #1428] @ 5c128 │ │ │ │ mov sl, r3 │ │ │ │ @@ -32770,15 +32770,15 @@ │ │ │ │ ldr fp, [sp, #24] │ │ │ │ cmp r7, #0 │ │ │ │ bne 5bc20 │ │ │ │ b 5bd00 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq fp, r0, ror #8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r2, lr, r2, ror #16 │ │ │ │ + sbcseq r2, lr, r2, lsr #17 │ │ │ │ cmpeq fp, ip, ror r3 │ │ │ │ smlalbteq r4, fp, r0, r2 │ │ │ │ push {r4, lr} │ │ │ │ ldr lr, [r0, #12] │ │ │ │ ldr r4, [sp, #12] │ │ │ │ cmp lr, #0 │ │ │ │ ldr lr, [sp, #8] │ │ │ │ @@ -33280,28 +33280,28 @@ │ │ │ │ add r7, r7, #4 │ │ │ │ add fp, fp, #12 │ │ │ │ ldr r8, [r4, #4]! │ │ │ │ cmp r8, #0 │ │ │ │ beq 5c944 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5c944 │ │ │ │ ldr r0, [r8, #8] │ │ │ │ mov r1, r8 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ str r9, [r4] │ │ │ │ ldr r8, [r7, #4] │ │ │ │ cmp r8, #0 │ │ │ │ beq 5c978 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5c978 │ │ │ │ ldr r0, [r8, #8] │ │ │ │ mov r1, r8 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ cmp fp, r4 │ │ │ │ @@ -33451,15 +33451,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 6f284 │ │ │ │ bl 6f29c │ │ │ │ b 5c6d8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq fp, r8, asr #18 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r1, lr, r3, lsl #27 │ │ │ │ + sbcseq r1, lr, r3, asr #27 │ │ │ │ smlaltbeq r7, ip, ip, sp │ │ │ │ cmpeq ip, r0, lsr #30 │ │ │ │ cmpeq fp, r8, lsl r6 │ │ │ │ strheq r7, [ip, #-208] @ 0xffffff30 │ │ │ │ cmpeq fp, r0, ror #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ @@ -34158,15 +34158,15 @@ │ │ │ │ ldrb r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ bne 5d6e4 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ mov r1, #1 │ │ │ │ cmp r0, #0 │ │ │ │ beq 5d6e4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ add r4, r4, #12 │ │ │ │ cmp r4, r7 │ │ │ │ bne 5d6c4 │ │ │ │ ldr r3, [r8, #356] @ 0x164 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ @@ -34834,18 +34834,18 @@ │ │ │ │ mov fp, sl │ │ │ │ b 5e1a8 │ │ │ │ subs r0, r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 5e174 │ │ │ │ cmp r5, sl │ │ │ │ beq 5e198 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5e198 │ │ │ │ ldr r0, [sl, #8] │ │ │ │ mov r1, sl │ │ │ │ ldr sl, [r0, #364] @ 0x16c │ │ │ │ blx sl │ │ │ │ add r4, r4, #1 │ │ │ │ @@ -34857,15 +34857,15 @@ │ │ │ │ cmp sl, #0 │ │ │ │ bne 5e15c │ │ │ │ cmp r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ beq 5e198 │ │ │ │ add r4, r4, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r9, r4 │ │ │ │ str r5, [r6] │ │ │ │ bne 5e1a8 │ │ │ │ ldr r6, [sp, #16] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [r6, #2600] @ 0xa28 │ │ │ │ cmp r4, r3 │ │ │ │ @@ -34875,15 +34875,15 @@ │ │ │ │ add sl, r6, sl, lsl #2 │ │ │ │ mov fp, #0 │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r5, [sl, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r5, #0 │ │ │ │ beq 5e234 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5e230 │ │ │ │ ldr r0, [r5, #8] │ │ │ │ mov r1, r5 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ ldr r3, [r6, #2600] @ 0xa28 │ │ │ │ @@ -35019,18 +35019,18 @@ │ │ │ │ cmp r8, #0 │ │ │ │ beq 5e4d0 │ │ │ │ cmp r7, #0 │ │ │ │ beq 5e458 │ │ │ │ cmp r7, r8 │ │ │ │ beq 5e480 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5e47c │ │ │ │ ldr r0, [r8, #8] │ │ │ │ mov r1, r8 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4, #2600] @ 0xa28 │ │ │ │ @@ -35053,15 +35053,15 @@ │ │ │ │ add r1, r6, #132 @ 0x84 │ │ │ │ add r0, r4, #164 @ 0xa4 │ │ │ │ bl 3a9ac │ │ │ │ b 5e2b4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 5e480 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r4, #2600] @ 0xa28 │ │ │ │ b 5e480 │ │ │ │ bl 9110c │ │ │ │ b 5e374 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -35306,15 +35306,15 @@ │ │ │ │ mvn r8, #0 │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r9, [sl, #4]! │ │ │ │ cmp r9, #0 │ │ │ │ beq 5e8f0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5e8ec │ │ │ │ ldr r0, [r9, #8] │ │ │ │ mov r1, r9 │ │ │ │ ldr r2, [r0, #364] @ 0x16c │ │ │ │ blx r2 │ │ │ │ ldr r1, [r4, #2624] @ 0xa40 │ │ │ │ @@ -35333,15 +35333,15 @@ │ │ │ │ movcc fp, #0 │ │ │ │ bcs 5e970 │ │ │ │ ldr r7, [r8, #4]! │ │ │ │ cmp r7, #0 │ │ │ │ beq 5e95c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5e958 │ │ │ │ ldr r0, [r7, #8] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4, #2600] @ 0xa28 │ │ │ │ @@ -35706,17 +35706,17 @@ │ │ │ │ add r1, r3, r1 │ │ │ │ ldrb r2, [r1, #1]! │ │ │ │ add r3, r3, #1 │ │ │ │ add r2, r2, r0, lsl r3 │ │ │ │ cmp r2, ip │ │ │ │ blt 5eef8 │ │ │ │ b 5ed54 │ │ │ │ - sbcseq pc, sp, r4, lsr #14 │ │ │ │ - sbcseq pc, sp, r8, ror #11 │ │ │ │ - sbcseq pc, sp, r0, asr #11 │ │ │ │ + sbcseq pc, sp, r4, ror #14 │ │ │ │ + sbcseq pc, sp, r8, lsr #12 │ │ │ │ + sbcseq pc, sp, r0, lsl #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ mov r7, r3 │ │ │ │ ldr r1, [r1, #20] │ │ │ │ @@ -37065,15 +37065,15 @@ │ │ │ │ add r5, r5, #4 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r8 │ │ │ │ bl 83dec │ │ │ │ mov r0, r8 │ │ │ │ bl 3a76c │ │ │ │ b 603f0 │ │ │ │ - sbceq r3, ip, r8, lsl #30 │ │ │ │ + sbceq r3, ip, r8, asr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r6, r3, #0 │ │ │ │ rsb r3, r1, r1, lsl #3 │ │ │ │ ldr r7, [r0, #628] @ 0x274 │ │ │ │ @@ -38561,52 +38561,52 @@ │ │ │ │ bl 7f6d4 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b 61678 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - sbceq r6, ip, r0, lsr #12 │ │ │ │ + sbceq r6, ip, r0, ror #12 │ │ │ │ cmpeq sl, r4, asr fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r0, sp, r8, lsl #4 │ │ │ │ - sbceq r0, sp, r4, lsl #4 │ │ │ │ - sbceq r0, sp, ip, lsl #4 │ │ │ │ - sbceq r0, sp, r8, lsl r2 │ │ │ │ - sbceq r0, sp, r4, lsr #4 │ │ │ │ - sbceq r2, ip, r4, ror lr │ │ │ │ - smullseq r3, fp, r8, lr │ │ │ │ - sbceq r2, ip, ip, lsr #28 │ │ │ │ + sbceq r0, sp, r8, asr #4 │ │ │ │ + sbceq r0, sp, r4, asr #4 │ │ │ │ + sbceq r0, sp, ip, asr #4 │ │ │ │ + sbceq r0, sp, r8, asr r2 │ │ │ │ + sbceq r0, sp, r4, ror #4 │ │ │ │ + strheq r2, [ip], #228 @ 0xe4 │ │ │ │ + ldrsbeq r3, [fp], #232 @ 0xe8 │ │ │ │ + sbceq r2, ip, ip, ror #28 │ │ │ │ + strdeq r2, [ip], #212 @ 0xd4 │ │ │ │ + ldrsbeq r3, [fp], #216 @ 0xd8 │ │ │ │ + sbcseq r3, fp, r4, lsr #27 │ │ │ │ + ldrdeq r2, [ip], #208 @ 0xd0 │ │ │ │ + ldrdeq r2, [ip], #212 @ 0xd4 │ │ │ │ + sbcseq r3, fp, r4, lsr sp │ │ │ │ strheq r2, [ip], #212 @ 0xd4 │ │ │ │ - smullseq r3, fp, r8, sp │ │ │ │ - sbcseq r3, fp, r4, ror #26 │ │ │ │ - smulleq r2, ip, r0, sp │ │ │ │ - smulleq r2, ip, r4, sp │ │ │ │ - ldrsheq r3, [fp], #196 @ 0xc4 │ │ │ │ - sbceq r2, ip, r4, ror sp │ │ │ │ - sbcseq r3, fp, r0, ror #25 │ │ │ │ - sbceq r2, ip, ip, lsl #27 │ │ │ │ - ldrdeq r2, [ip], #192 @ 0xc0 │ │ │ │ - sbcseq r3, fp, r0, lsl ip │ │ │ │ - sbceq r2, ip, r0, lsl #25 │ │ │ │ - sbcseq r3, fp, r0, lsr #23 │ │ │ │ - smulleq r2, ip, r8, ip │ │ │ │ - strdeq r2, [ip], #184 @ 0xb8 │ │ │ │ - sbcseq r3, fp, ip, ror #21 │ │ │ │ - sbceq r2, ip, ip, lsl #24 │ │ │ │ - sbceq r2, ip, ip, ror #22 │ │ │ │ - sbcseq r3, fp, r4, lsr sl │ │ │ │ - sbceq r2, ip, r0, ror #21 │ │ │ │ + sbcseq r3, fp, r0, lsr #26 │ │ │ │ + sbceq r2, ip, ip, asr #27 │ │ │ │ + sbceq r2, ip, r0, lsl sp │ │ │ │ + sbcseq r3, fp, r0, asr ip │ │ │ │ + sbceq r2, ip, r0, asr #25 │ │ │ │ + sbcseq r3, fp, r0, ror #23 │ │ │ │ + ldrdeq r2, [ip], #200 @ 0xc8 │ │ │ │ + sbceq r2, ip, r8, lsr ip │ │ │ │ + sbcseq r3, fp, ip, lsr #22 │ │ │ │ + sbceq r2, ip, ip, asr #24 │ │ │ │ + sbceq r2, ip, ip, lsr #23 │ │ │ │ + sbcseq r3, fp, r4, ror sl │ │ │ │ + sbceq r2, ip, r0, lsr #22 │ │ │ │ strheq lr, [sl, #-84] @ 0xffffffac │ │ │ │ - ldrdeq r2, [ip], #160 @ 0xa0 │ │ │ │ + sbceq r2, ip, r0, lsl fp │ │ │ │ cmpeq sl, r0, ror r5 │ │ │ │ - sbceq r2, ip, r4, ror r8 │ │ │ │ - sbceq r2, ip, ip, ror #16 │ │ │ │ - sbcseq r3, fp, r8, lsl #17 │ │ │ │ - sbceq r2, ip, r4, lsr #17 │ │ │ │ + strheq r2, [ip], #132 @ 0x84 │ │ │ │ + sbceq r2, ip, ip, lsr #17 │ │ │ │ + sbcseq r3, fp, r8, asr #17 │ │ │ │ + sbceq r2, ip, r4, ror #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ add r6, r0, #18176 @ 0x4700 │ │ │ │ mov r4, r0 │ │ │ │ add r7, r6, #20 │ │ │ │ @@ -38725,15 +38725,15 @@ │ │ │ │ add r4, r4, #129024 @ 0x1f800 │ │ │ │ ldr r0, [r4, #256] @ 0x100 │ │ │ │ add r7, r4, #256 @ 0x100 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ bne 61e2c │ │ │ │ cmp r4, #2 │ │ │ │ beq 61e80 │ │ │ │ ldr r3, [r6, #900] @ 0x384 │ │ │ │ cmp r3, #2 │ │ │ │ popne {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -38810,15 +38810,15 @@ │ │ │ │ bl 61de8 │ │ │ │ b 61f0c │ │ │ │ cmpeq sl, ip, asr #2 │ │ │ │ @ instruction: 0xfffffee0 │ │ │ │ bcc fff419d0 │ │ │ │ @ instruction: 0x00068db8 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r2, ip, r0, lsl r6 │ │ │ │ + sbceq r2, ip, r0, asr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #220] @ 62088 │ │ │ │ mov r4, r1 │ │ │ │ mov r6, r0 │ │ │ │ @@ -38872,20 +38872,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r5 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldrdeq r2, [ip], #80 @ 0x50 │ │ │ │ - sbceq r2, ip, ip, asr #11 │ │ │ │ - sbcseq r3, fp, r8, lsl #8 │ │ │ │ - ldrdeq r8, [sp], #220 @ 0xdc │ │ │ │ - smulleq r2, ip, ip, r5 │ │ │ │ - sbceq r2, ip, r0, ror r5 │ │ │ │ + sbceq r2, ip, r0, lsl r6 │ │ │ │ + sbceq r2, ip, ip, lsl #12 │ │ │ │ + sbcseq r3, fp, r8, asr #8 │ │ │ │ + sbceq r8, sp, ip, lsl lr │ │ │ │ + ldrdeq r2, [ip], #92 @ 0x5c │ │ │ │ + strheq r2, [ip], #80 @ 0x50 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ ldr r6, [pc, #3924] @ 6300c │ │ │ │ ldr r3, [pc, #3924] @ 63010 │ │ │ │ add r6, pc, r6 │ │ │ │ @@ -39865,207 +39865,207 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ add r3, r3, #8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b 62338 │ │ │ │ - sbceq r2, ip, r8, lsl #10 │ │ │ │ - smulleq r7, sp, r8, r6 │ │ │ │ - sbcseq r3, fp, r4, lsl #6 │ │ │ │ - sbceq r2, ip, ip, asr #9 │ │ │ │ - strheq r2, [ip], #64 @ 0x40 │ │ │ │ - sbcseq ip, sp, r4, lsr r3 │ │ │ │ - sbcseq ip, sp, r4, asr r3 │ │ │ │ - sbceq r2, ip, r8, asr r4 │ │ │ │ - sbceq r2, ip, r0, asr #6 │ │ │ │ - sbcseq r3, fp, r0, lsl r2 │ │ │ │ - sbceq r8, sp, r0, ror #23 │ │ │ │ - sbceq r2, ip, r4, lsl r9 │ │ │ │ - sbceq r2, ip, r0, asr #17 │ │ │ │ - sbceq r2, ip, r8, lsl #17 │ │ │ │ - sbceq r2, ip, ip, ror #16 │ │ │ │ - sbceq r2, ip, r4, asr r8 │ │ │ │ - sbceq r2, ip, r8, lsr #16 │ │ │ │ - strdeq r2, [ip], #116 @ 0x74 │ │ │ │ + sbceq r2, ip, r8, asr #10 │ │ │ │ + ldrdeq r7, [sp], #104 @ 0x68 │ │ │ │ + sbcseq r3, fp, r4, asr #6 │ │ │ │ + sbceq r2, ip, ip, lsl #10 │ │ │ │ + strdeq r2, [ip], #64 @ 0x40 │ │ │ │ + sbcseq ip, sp, r4, ror r3 │ │ │ │ + smullseq ip, sp, r4, r3 │ │ │ │ + smulleq r2, ip, r8, r4 │ │ │ │ + sbceq r2, ip, r0, lsl #7 │ │ │ │ + sbcseq r3, fp, r0, asr r2 │ │ │ │ + sbceq r8, sp, r0, lsr #24 │ │ │ │ + sbceq r2, ip, r4, asr r9 │ │ │ │ + sbceq r2, ip, r0, lsl #18 │ │ │ │ + sbceq r2, ip, r8, asr #17 │ │ │ │ + sbceq r2, ip, ip, lsr #17 │ │ │ │ + smulleq r2, ip, r4, r8 │ │ │ │ + sbceq r2, ip, r8, ror #16 │ │ │ │ sbceq r2, ip, r4, lsr r8 │ │ │ │ - ldrsheq ip, [sp], #40 @ 0x28 │ │ │ │ + sbceq r2, ip, r4, ror r8 │ │ │ │ + sbcseq ip, sp, r8, lsr r3 │ │ │ │ + sbceq r2, ip, ip, lsr #5 │ │ │ │ + smulleq r2, ip, ip, r2 │ │ │ │ + smulleq r2, ip, r4, r2 │ │ │ │ + sbcseq r3, fp, r4, asr #32 │ │ │ │ sbceq r2, ip, ip, ror #4 │ │ │ │ - sbceq r2, ip, ip, asr r2 │ │ │ │ - sbceq r2, ip, r4, asr r2 │ │ │ │ - sbcseq r3, fp, r4 │ │ │ │ - sbceq r2, ip, ip, lsr #4 │ │ │ │ - sbcseq r2, fp, r0, ror #31 │ │ │ │ - sbceq r2, ip, r8, lsl #4 │ │ │ │ - sbceq r2, ip, r8, lsl #3 │ │ │ │ - sbcseq r6, fp, r4, lsr sl │ │ │ │ - ldrdeq r2, [ip], #20 │ │ │ │ - sbceq r1, ip, r0, ror #31 │ │ │ │ - sbceq r2, ip, r0, lsl #3 │ │ │ │ + sbcseq r3, fp, r0, lsr #32 │ │ │ │ + sbceq r2, ip, r8, asr #4 │ │ │ │ + sbceq r2, ip, r8, asr #3 │ │ │ │ + sbcseq r6, fp, r4, ror sl │ │ │ │ + sbceq r2, ip, r4, lsl r2 │ │ │ │ + sbceq r2, ip, r0, lsr #32 │ │ │ │ + sbceq r2, ip, r0, asr #3 │ │ │ │ + sbcseq r2, fp, r4, lsl pc │ │ │ │ + smulleq r2, ip, r8, r1 │ │ │ │ ldrsbeq r2, [fp], #228 @ 0xe4 │ │ │ │ - sbceq r2, ip, r8, asr r1 │ │ │ │ - smullseq r2, fp, r4, lr │ │ │ │ - sbcseq r2, fp, r0, lsl #29 │ │ │ │ - sbceq r2, ip, ip, lsl #2 │ │ │ │ - sbcseq r2, fp, r4, asr #28 │ │ │ │ + sbcseq r2, fp, r0, asr #29 │ │ │ │ + sbceq r2, ip, ip, asr #2 │ │ │ │ + sbcseq r2, fp, r4, lsl #29 │ │ │ │ + sbceq r2, ip, r4, ror #2 │ │ │ │ + sbcseq ip, sp, ip, ror r0 │ │ │ │ + sbceq r2, ip, r4 │ │ │ │ + sbceq r2, ip, r0, asr r2 │ │ │ │ + ldrheq r2, [fp], #216 @ 0xd8 │ │ │ │ + ldrsbeq fp, [sp], #240 @ 0xf0 │ │ │ │ + sbceq r1, ip, r8, ror pc │ │ │ │ + ldrdeq r2, [ip], #28 │ │ │ │ + sbcseq r2, fp, r0, lsr sp │ │ │ │ + sbceq r8, sp, r0, lsl #14 │ │ │ │ + sbceq r2, ip, r8, lsr #3 │ │ │ │ + sbceq r2, ip, ip, ror r1 │ │ │ │ + sbceq r2, ip, r0, asr r1 │ │ │ │ sbceq r2, ip, r4, lsr #2 │ │ │ │ - sbcseq ip, sp, ip, lsr r0 │ │ │ │ - sbceq r1, ip, r4, asr #31 │ │ │ │ - sbceq r2, ip, r0, lsl r2 │ │ │ │ - sbcseq r2, fp, r8, ror sp │ │ │ │ - smullseq fp, sp, r0, pc @ │ │ │ │ - sbceq r1, ip, r8, lsr pc │ │ │ │ - smulleq r2, ip, ip, r1 │ │ │ │ - ldrsheq r2, [fp], #192 @ 0xc0 │ │ │ │ - sbceq r8, sp, r0, asr #13 │ │ │ │ - sbceq r2, ip, r8, ror #2 │ │ │ │ - sbceq r2, ip, ip, lsr r1 │ │ │ │ - sbceq r2, ip, r0, lsl r1 │ │ │ │ - sbceq r2, ip, r4, ror #1 │ │ │ │ - strheq r2, [ip], #8 │ │ │ │ - smulleq r2, ip, r0, r0 │ │ │ │ - sbceq r2, ip, r8, rrx │ │ │ │ - sbcseq fp, sp, r4, lsr #27 │ │ │ │ - sbceq r1, ip, ip, asr sp │ │ │ │ - sbceq r2, ip, r0, lsr #32 │ │ │ │ - sbcseq r2, fp, r0, lsl fp │ │ │ │ - strdeq r1, [ip], #252 @ 0xfc │ │ │ │ - ldrdeq r8, [sp], #64 @ 0x40 │ │ │ │ - ldrdeq r1, [ip], #240 @ 0xf0 │ │ │ │ - sbceq r1, ip, ip, lsr #31 │ │ │ │ - sbcseq r0, fp, ip, asr #23 │ │ │ │ - sbcseq r2, fp, r0, asr sl │ │ │ │ - sbceq r1, ip, r8, ror #30 │ │ │ │ - sbceq r1, ip, ip, asr #30 │ │ │ │ - sbceq r8, sp, r0, ror #7 │ │ │ │ - sbceq r1, ip, r0, lsr #30 │ │ │ │ - strdeq r1, [ip], #236 @ 0xec │ │ │ │ - ldrsbeq r0, [fp], #172 @ 0xac │ │ │ │ - sbcseq r2, fp, r0, ror #18 │ │ │ │ - strheq r1, [ip], #232 @ 0xe8 │ │ │ │ - sbceq r1, ip, ip, asr fp │ │ │ │ - strdeq r8, [sp], #40 @ 0x28 │ │ │ │ - sbceq r1, ip, r4, lsl #29 │ │ │ │ - sbceq r1, ip, r4, asr lr │ │ │ │ + strdeq r2, [ip], #8 │ │ │ │ + ldrdeq r2, [ip], #0 │ │ │ │ + sbceq r2, ip, r8, lsr #1 │ │ │ │ + sbcseq fp, sp, r4, ror #27 │ │ │ │ + smulleq r1, ip, ip, sp │ │ │ │ + sbceq r2, ip, r0, rrx │ │ │ │ + sbcseq r2, fp, r0, asr fp │ │ │ │ + sbceq r2, ip, ip, lsr r0 │ │ │ │ + sbceq r8, sp, r0, lsl r5 │ │ │ │ + sbceq r2, ip, r0, lsl r0 │ │ │ │ + sbceq r1, ip, ip, ror #31 │ │ │ │ + sbcseq r0, fp, ip, lsl #24 │ │ │ │ + smullseq r2, fp, r0, sl │ │ │ │ + sbceq r1, ip, r8, lsr #31 │ │ │ │ + sbceq r1, ip, ip, lsl #31 │ │ │ │ + sbceq r8, sp, r0, lsr #8 │ │ │ │ + sbceq r1, ip, r0, ror #30 │ │ │ │ + sbceq r1, ip, ip, lsr pc │ │ │ │ + sbcseq r0, fp, ip, lsl fp │ │ │ │ + sbcseq r2, fp, r0, lsr #19 │ │ │ │ + strdeq r1, [ip], #232 @ 0xe8 │ │ │ │ + smulleq r1, ip, ip, fp │ │ │ │ + sbceq r8, sp, r8, lsr r3 │ │ │ │ + sbceq r1, ip, r4, asr #29 │ │ │ │ + smulleq r1, ip, r4, lr │ │ │ │ + sbceq r1, ip, r0, ror lr │ │ │ │ + sbceq r1, ip, ip, asr #28 │ │ │ │ sbceq r1, ip, r0, lsr lr │ │ │ │ - sbceq r1, ip, ip, lsl #28 │ │ │ │ - strdeq r1, [ip], #208 @ 0xd0 │ │ │ │ - sbcseq fp, sp, r8, lsl #20 │ │ │ │ - ldrdeq r1, [ip], #152 @ 0x98 │ │ │ │ - sbceq r1, ip, ip, ror #23 │ │ │ │ - sbcseq r2, fp, r8, ror r7 │ │ │ │ - smullseq fp, sp, ip, r9 │ │ │ │ - sbceq r1, ip, ip, ror r9 │ │ │ │ - sbceq r1, ip, r8, lsr #26 │ │ │ │ - sbcseq r2, fp, r8, lsr #14 │ │ │ │ - sbceq r8, sp, r0, lsr #2 │ │ │ │ - sbceq r1, ip, r0, ror #25 │ │ │ │ - sbceq r1, ip, r0, ror #25 │ │ │ │ - strheq r1, [ip], #200 @ 0xc8 │ │ │ │ - smulleq r1, ip, r4, ip │ │ │ │ - sbceq r1, ip, r8, lsl #25 │ │ │ │ + sbcseq fp, sp, r8, asr #20 │ │ │ │ + sbceq r1, ip, r8, lsl sl │ │ │ │ + sbceq r1, ip, ip, lsr #24 │ │ │ │ + ldrheq r2, [fp], #120 @ 0x78 │ │ │ │ + ldrsbeq fp, [sp], #156 @ 0x9c │ │ │ │ + strheq r1, [ip], #156 @ 0x9c │ │ │ │ + sbceq r1, ip, r8, ror #26 │ │ │ │ + sbcseq r2, fp, r8, ror #14 │ │ │ │ + sbceq r8, sp, r0, ror #2 │ │ │ │ + sbceq r1, ip, r0, lsr #26 │ │ │ │ + sbceq r1, ip, r0, lsr #26 │ │ │ │ + strdeq r1, [ip], #200 @ 0xc8 │ │ │ │ + ldrdeq r1, [ip], #196 @ 0xc4 │ │ │ │ + sbceq r1, ip, r8, asr #25 │ │ │ │ + sbceq r1, ip, r4, lsr #25 │ │ │ │ + sbceq r1, ip, r8, ror #16 │ │ │ │ + sbcseq fp, sp, r0, asr #16 │ │ │ │ + sbceq r1, ip, r8, lsr r8 │ │ │ │ sbceq r1, ip, r4, ror #24 │ │ │ │ - sbceq r1, ip, r8, lsr #16 │ │ │ │ - sbcseq fp, sp, r0, lsl #16 │ │ │ │ - strdeq r1, [ip], #120 @ 0x78 │ │ │ │ - sbceq r1, ip, r4, lsr #24 │ │ │ │ - sbcseq r2, fp, r8, lsr #11 │ │ │ │ - sbceq r7, sp, ip, ror pc │ │ │ │ - strdeq r1, [ip], #176 @ 0xb0 │ │ │ │ - sbceq r1, ip, r0, asr #23 │ │ │ │ - smulleq r1, ip, r4, fp │ │ │ │ - sbceq r1, ip, r4, ror fp │ │ │ │ - sbceq r1, ip, r4, ror #22 │ │ │ │ - sbcseq r2, fp, r8, ror r4 │ │ │ │ + sbcseq r2, fp, r8, ror #11 │ │ │ │ + strheq r7, [sp], #252 @ 0xfc │ │ │ │ + sbceq r1, ip, r0, lsr ip │ │ │ │ + sbceq r1, ip, r0, lsl #24 │ │ │ │ + ldrdeq r1, [ip], #180 @ 0xb4 │ │ │ │ + strheq r1, [ip], #180 @ 0xb4 │ │ │ │ + sbceq r1, ip, r4, lsr #23 │ │ │ │ + ldrheq r2, [fp], #72 @ 0x48 │ │ │ │ + sbcseq fp, sp, ip, lsr #13 │ │ │ │ + sbceq r1, ip, r0, asr #13 │ │ │ │ sbcseq fp, sp, ip, ror #12 │ │ │ │ - sbceq r1, ip, r0, lsl #13 │ │ │ │ + smulleq r1, ip, ip, r6 │ │ │ │ sbcseq fp, sp, ip, lsr #12 │ │ │ │ + sbceq r1, ip, r8, ror r6 │ │ │ │ + ldrsheq fp, [sp], #80 @ 0x50 │ │ │ │ + sbceq r1, ip, r4, asr r6 │ │ │ │ + sbcseq fp, sp, r4, lsr #5 │ │ │ │ + sbceq r1, ip, r8, lsr #6 │ │ │ │ + sbceq r1, ip, r8, lsr #15 │ │ │ │ + ldrsbeq r2, [fp], #12 │ │ │ │ + sbceq r1, ip, r0, ror #5 │ │ │ │ + sbceq r1, ip, r0, asr r7 │ │ │ │ + sbceq r1, ip, r0, lsr r7 │ │ │ │ + sbcseq r5, fp, r0, ror #21 │ │ │ │ + sbceq r1, ip, ip, lsr r1 │ │ │ │ sbceq r1, ip, ip, asr r6 │ │ │ │ - sbcseq fp, sp, ip, ror #11 │ │ │ │ - sbceq r1, ip, r8, lsr r6 │ │ │ │ - ldrheq fp, [sp], #80 @ 0x50 │ │ │ │ - sbceq r1, ip, r4, lsl r6 │ │ │ │ - sbcseq fp, sp, r4, ror #4 │ │ │ │ - sbceq r1, ip, r8, ror #5 │ │ │ │ - sbceq r1, ip, r8, ror #14 │ │ │ │ - smullseq r2, fp, ip, r0 │ │ │ │ - sbceq r1, ip, r0, lsr #5 │ │ │ │ - sbceq r1, ip, r0, lsl r7 │ │ │ │ - strdeq r1, [ip], #96 @ 0x60 │ │ │ │ - sbcseq r5, fp, r0, lsr #21 │ │ │ │ - strdeq r1, [ip], #12 │ │ │ │ - sbceq r1, ip, ip, lsl r6 │ │ │ │ - smulleq r7, sp, r0, r9 │ │ │ │ - sbcseq fp, sp, r0, lsl #2 │ │ │ │ - smulleq r1, ip, ip, r1 │ │ │ │ - sbceq r1, ip, r8, asr #12 │ │ │ │ - sbcseq r1, fp, r0, asr pc │ │ │ │ - sbceq r1, ip, r0, lsr #12 │ │ │ │ - sbceq r1, ip, r4, lsl #12 │ │ │ │ - sbcseq fp, sp, r4, lsr #32 │ │ │ │ - sbceq r1, ip, r0, ror #1 │ │ │ │ - sbceq r1, ip, ip, lsl #11 │ │ │ │ - smullseq r1, fp, r4, lr │ │ │ │ - sbceq r1, ip, r4, ror #10 │ │ │ │ - sbceq r1, ip, r0, asr r5 │ │ │ │ - sbcseq sl, sp, r8, ror #30 │ │ │ │ - sbceq r1, ip, ip, lsr r0 │ │ │ │ - sbceq r1, ip, r8, ror #9 │ │ │ │ - ldrsheq r1, [fp], #208 @ 0xd0 │ │ │ │ - sbceq r1, ip, r0, asr #9 │ │ │ │ - ldrsbeq sl, [sp], #236 @ 0xec │ │ │ │ - sbceq r0, ip, r8, asr #31 │ │ │ │ - strheq r0, [ip], #224 @ 0xe0 │ │ │ │ - sbcseq r1, fp, ip, ror sp │ │ │ │ - sbceq r1, ip, r0, ror r4 │ │ │ │ - sbceq r7, sp, r8, lsl r7 │ │ │ │ - smulleq r1, ip, r4, r3 │ │ │ │ - sbceq r1, ip, r4, ror #6 │ │ │ │ + ldrdeq r7, [sp], #144 @ 0x90 │ │ │ │ + sbcseq fp, sp, r0, asr #2 │ │ │ │ + ldrdeq r1, [ip], #28 │ │ │ │ + sbceq r1, ip, r8, lsl #13 │ │ │ │ + smullseq r1, fp, r0, pc @ │ │ │ │ + sbceq r1, ip, r0, ror #12 │ │ │ │ + sbceq r1, ip, r4, asr #12 │ │ │ │ + sbcseq fp, sp, r4, rrx │ │ │ │ + sbceq r1, ip, r0, lsr #2 │ │ │ │ + sbceq r1, ip, ip, asr #11 │ │ │ │ + ldrsbeq r1, [fp], #228 @ 0xe4 │ │ │ │ + sbceq r1, ip, r4, lsr #11 │ │ │ │ + smulleq r1, ip, r0, r5 │ │ │ │ + sbcseq sl, sp, r8, lsr #31 │ │ │ │ + sbceq r1, ip, ip, ror r0 │ │ │ │ + sbceq r1, ip, r8, lsr #10 │ │ │ │ + sbcseq r1, fp, r0, lsr lr │ │ │ │ + sbceq r1, ip, r0, lsl #10 │ │ │ │ + sbcseq sl, sp, ip, lsl pc │ │ │ │ + sbceq r1, ip, r8 │ │ │ │ + strdeq r0, [ip], #224 @ 0xe0 │ │ │ │ + ldrheq r1, [fp], #220 @ 0xdc │ │ │ │ + strheq r1, [ip], #64 @ 0x40 │ │ │ │ + sbceq r7, sp, r8, asr r7 │ │ │ │ ldrdeq r1, [ip], #52 @ 0x34 │ │ │ │ - sbceq lr, fp, r4, ror r6 │ │ │ │ - sbceq r0, ip, r8, lsl #31 │ │ │ │ - sbceq r0, ip, ip, asr #28 │ │ │ │ - sbceq r7, sp, r0, asr r6 │ │ │ │ - sbcseq r1, fp, ip, lsr ip │ │ │ │ - sbcseq r8, fp, ip, lsr #9 │ │ │ │ - sbceq r0, ip, r8, lsr pc │ │ │ │ - sbcseq r1, fp, ip, asr #23 │ │ │ │ - smulleq r0, ip, r8, lr │ │ │ │ - sbceq r0, ip, r8, ror sp │ │ │ │ - sbceq r7, sp, r0, lsl #11 │ │ │ │ - sbcseq r1, fp, ip, ror #22 │ │ │ │ - smulleq r0, ip, r0, lr │ │ │ │ - sbcseq r1, fp, r0, asr #22 │ │ │ │ - strdeq r0, [ip], #180 @ 0xb4 │ │ │ │ - sbceq r0, ip, ip, lsr #28 │ │ │ │ - smullseq r1, fp, r4, sl │ │ │ │ - ldrdeq r0, [ip], #212 @ 0xd4 │ │ │ │ - sbcseq r1, fp, r0, lsr sl │ │ │ │ - sbceq r0, ip, r4, asr #27 │ │ │ │ - sbcseq r1, fp, r0, lsl #20 │ │ │ │ - smulleq r0, ip, r8, sp │ │ │ │ - sbceq r0, ip, r0, lsl #27 │ │ │ │ - sbcseq r1, fp, ip, lsl #19 │ │ │ │ - sbceq r0, ip, r0, asr #22 │ │ │ │ - strdeq r1, [ip], #72 @ 0x48 │ │ │ │ - sbceq r7, sp, r0, asr #6 │ │ │ │ - sbceq r1, ip, r4, asr #9 │ │ │ │ - sbceq r0, ip, ip, lsr fp │ │ │ │ - sbceq r0, ip, r8, asr #25 │ │ │ │ - smulleq r0, ip, r8, ip │ │ │ │ - strheq r0, [ip], #196 @ 0xc4 │ │ │ │ - sbcseq r1, fp, r4, ror r8 │ │ │ │ - sbceq r0, ip, r0, asr ip │ │ │ │ - sbceq r0, ip, ip, asr ip │ │ │ │ - sbceq r0, ip, r4, lsr #24 │ │ │ │ + sbceq r1, ip, r4, lsr #7 │ │ │ │ + sbceq r1, ip, r4, lsl r4 │ │ │ │ + strheq lr, [fp], #100 @ 0x64 │ │ │ │ + sbceq r0, ip, r8, asr #31 │ │ │ │ + sbceq r0, ip, ip, lsl #29 │ │ │ │ + smulleq r7, sp, r0, r6 │ │ │ │ + sbcseq r1, fp, ip, ror ip │ │ │ │ + sbcseq r8, fp, ip, ror #9 │ │ │ │ + sbceq r0, ip, r8, ror pc │ │ │ │ + sbcseq r1, fp, ip, lsl #24 │ │ │ │ + ldrdeq r0, [ip], #232 @ 0xe8 │ │ │ │ + strheq r0, [ip], #216 @ 0xd8 │ │ │ │ + sbceq r7, sp, r0, asr #11 │ │ │ │ + sbcseq r1, fp, ip, lsr #23 │ │ │ │ + ldrdeq r0, [ip], #224 @ 0xe0 │ │ │ │ + sbcseq r1, fp, r0, lsl #23 │ │ │ │ + sbceq r0, ip, r4, lsr ip │ │ │ │ + sbceq r0, ip, ip, ror #28 │ │ │ │ + ldrsbeq r1, [fp], #164 @ 0xa4 │ │ │ │ + sbceq r0, ip, r4, lsl lr │ │ │ │ + sbcseq r1, fp, r0, ror sl │ │ │ │ + sbceq r0, ip, r4, lsl #28 │ │ │ │ + sbcseq r1, fp, r0, asr #20 │ │ │ │ + ldrdeq r0, [ip], #216 @ 0xd8 │ │ │ │ + sbceq r0, ip, r0, asr #27 │ │ │ │ + sbcseq r1, fp, ip, asr #19 │ │ │ │ + sbceq r0, ip, r0, lsl #23 │ │ │ │ + sbceq r1, ip, r8, lsr r5 │ │ │ │ + sbceq r7, sp, r0, lsl #7 │ │ │ │ + sbceq r1, ip, r4, lsl #10 │ │ │ │ + sbceq r0, ip, ip, ror fp │ │ │ │ + sbceq r0, ip, r8, lsl #26 │ │ │ │ + ldrdeq r0, [ip], #200 @ 0xc8 │ │ │ │ + strdeq r0, [ip], #196 @ 0xc4 │ │ │ │ + ldrheq r1, [fp], #132 @ 0x84 │ │ │ │ + smulleq r0, ip, r0, ip │ │ │ │ + smulleq r0, ip, ip, ip │ │ │ │ + sbceq r0, ip, r4, ror #24 │ │ │ │ + sbceq r0, ip, r0, lsr #24 │ │ │ │ + ldrsbeq r1, [fp], #116 @ 0x74 │ │ │ │ sbceq r0, ip, r0, ror #23 │ │ │ │ - smullseq r1, fp, r4, r7 │ │ │ │ - sbceq r0, ip, r0, lsr #23 │ │ │ │ - sbceq r0, ip, ip, lsr #23 │ │ │ │ - sbceq lr, fp, r4, lsl #2 │ │ │ │ + sbceq r0, ip, ip, ror #23 │ │ │ │ + sbceq lr, fp, r4, asr #2 │ │ │ │ ldr r3, [pc, #-320] @ 631d8 │ │ │ │ ldr r2, [pc, #-320] @ 631dc │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ @@ -40824,15 +40824,15 @@ │ │ │ │ ldrb r1, [r7, #236] @ 0xec │ │ │ │ cmp r1, #0 │ │ │ │ bne 63eac │ │ │ │ cmp r6, #0 │ │ │ │ beq 63eac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 64130 │ │ │ │ ldr r5, [r4, #652] @ 0x28c │ │ │ │ b 63eac │ │ │ │ ldrb r3, [r4, #644] @ 0x284 │ │ │ │ strb r3, [r7, #236] @ 0xec │ │ │ │ ldr r3, [r4, #648] @ 0x288 │ │ │ │ @@ -40860,18 +40860,18 @@ │ │ │ │ beq 64544 │ │ │ │ cmp r7, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ beq 63f9c │ │ │ │ cmp r7, r8 │ │ │ │ beq 63fc4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 63fc0 │ │ │ │ ldr r0, [r8, #8] │ │ │ │ mov r1, r8 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ ldr r3, [r6, #1028] @ 0x404 │ │ │ │ @@ -40941,18 +40941,18 @@ │ │ │ │ beq 64164 │ │ │ │ cmp r4, #0 │ │ │ │ beq 640e0 │ │ │ │ cmp r4, sl │ │ │ │ beq 64090 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 64090 │ │ │ │ ldr r0, [sl, #96] @ 0x60 │ │ │ │ mov r1, sl │ │ │ │ ldr sl, [sl, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -40960,34 +40960,34 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 640e8 │ │ │ │ b 64090 │ │ │ │ cmp r5, #0 │ │ │ │ beq 63ec8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 63ec8 │ │ │ │ mov r1, r6 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r5, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 63f14 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 63f14 │ │ │ │ mov r1, r5 │ │ │ │ b 64134 │ │ │ │ cmp r4, #0 │ │ │ │ beq 64090 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 64090 │ │ │ │ ldr sl, [sp, #12] │ │ │ │ ldr r3, [sp] │ │ │ │ add sl, sl, #1 │ │ │ │ add r3, r3, #4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #8] │ │ │ │ @@ -41100,18 +41100,18 @@ │ │ │ │ b 643bc │ │ │ │ cmp r4, #0 │ │ │ │ beq 6435c │ │ │ │ cmp r4, r6 │ │ │ │ beq 64380 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 64380 │ │ │ │ ldr r0, [r6, #72] @ 0x48 │ │ │ │ mov r1, r6 │ │ │ │ ldr r2, [r0, #432] @ 0x1b0 │ │ │ │ blx r2 │ │ │ │ ldr ip, [fp, #768] @ 0x300 │ │ │ │ @@ -41133,15 +41133,15 @@ │ │ │ │ ldr r4, [fp, #4]! │ │ │ │ cmp r6, #0 │ │ │ │ bne 64340 │ │ │ │ cmp r4, #0 │ │ │ │ beq 64380 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 64380 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ ldr r5, [sp, #4] │ │ │ │ sub fp, r9, #1536 @ 0x600 │ │ │ │ str sl, [sp, #12] │ │ │ │ b 6441c │ │ │ │ mov r1, fp │ │ │ │ @@ -41159,18 +41159,18 @@ │ │ │ │ beq 64480 │ │ │ │ cmp sl, #0 │ │ │ │ beq 64448 │ │ │ │ cmp sl, r4 │ │ │ │ beq 643f8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 643f8 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -41178,15 +41178,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 64450 │ │ │ │ b 643f8 │ │ │ │ cmp sl, #0 │ │ │ │ beq 643f8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 643f8 │ │ │ │ ldr r5, [sp, #8] │ │ │ │ sub fp, r8, #384 @ 0x180 │ │ │ │ b 644c8 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r5 │ │ │ │ str r4, [r5] │ │ │ │ @@ -41202,18 +41202,18 @@ │ │ │ │ beq 6452c │ │ │ │ cmp r4, #0 │ │ │ │ beq 644f4 │ │ │ │ cmp r4, sl │ │ │ │ beq 644a4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 644a4 │ │ │ │ ldr r0, [sl, #96] @ 0x60 │ │ │ │ mov r1, sl │ │ │ │ ldr sl, [sl, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -41221,20 +41221,20 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 644fc │ │ │ │ b 644a4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 644a4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 644a4 │ │ │ │ subs r0, r7, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 63fc4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r6, #1028] @ 0x404 │ │ │ │ b 63fc4 │ │ │ │ andeq pc, r1, r8, lsl #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -41442,15 +41442,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0, #56] @ 0x38 │ │ │ │ beq 648b4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ str r5, [r4, #56] @ 0x38 │ │ │ │ bl 61ce8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r7 │ │ │ │ ldr r3, [r7, #540] @ 0x21c │ │ │ │ @@ -41476,15 +41476,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0, #56] @ 0x38 │ │ │ │ beq 6493c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ str r5, [r4, #56] @ 0x38 │ │ │ │ str r7, [r4, #60] @ 0x3c │ │ │ │ str r8, [r4, #64] @ 0x40 │ │ │ │ str sl, [r4, #68] @ 0x44 │ │ │ │ str fp, [r4, #72] @ 0x48 │ │ │ │ @@ -41519,15 +41519,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #120] @ 0x78 │ │ │ │ ldr r7, [r6, #64] @ 0x40 │ │ │ │ cmp r7, r3 │ │ │ │ beq 649e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ str r7, [r4, #120] @ 0x78 │ │ │ │ bl 61ce8 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r8 │ │ │ │ ldr r3, [r8, #520] @ 0x208 │ │ │ │ @@ -41554,15 +41554,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0, #56] @ 0x38 │ │ │ │ beq 64a74 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ str r5, [r4, #56] @ 0x38 │ │ │ │ str r3, [r4, #68] @ 0x44 │ │ │ │ str r7, [r4, #60] @ 0x3c │ │ │ │ str r8, [r4, #64] @ 0x40 │ │ │ │ @@ -41608,15 +41608,15 @@ │ │ │ │ str r6, [r0, #56] @ 0x38 │ │ │ │ str r3, [r0, #64] @ 0x40 │ │ │ │ str r7, [r0, #68] @ 0x44 │ │ │ │ str sl, [r0, #72] @ 0x48 │ │ │ │ beq 64b4c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str fp, [r4, #80] @ 0x50 │ │ │ │ ldr r3, [r6] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #60] @ 0x3c │ │ │ │ str r8, [r4, #76] @ 0x4c │ │ │ │ bl 61ce8 │ │ │ │ @@ -41664,15 +41664,15 @@ │ │ │ │ cmp r9, r2 │ │ │ │ ldm r7, {r0, r1, r2} │ │ │ │ add ip, r4, #120 @ 0x78 │ │ │ │ stm ip, {r0, r1, r2} │ │ │ │ beq 64c2c │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #0 │ │ │ │ add r0, r4, #92 @ 0x5c │ │ │ │ str r9, [r4, #76] @ 0x4c │ │ │ │ bl 3b570 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ @@ -41707,24 +41707,24 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #56] @ 0x38 │ │ │ │ ldr r7, [r5] │ │ │ │ cmp r7, r3 │ │ │ │ beq 64cd8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r3, #0 │ │ │ │ str r7, [r4, #56] @ 0x38 │ │ │ │ str r3, [r4, #88] @ 0x58 │ │ │ │ ldr r7, [r5, #32] │ │ │ │ cmp r7, r3 │ │ │ │ beq 64cfc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ str r7, [r4, #88] @ 0x58 │ │ │ │ bl 61ce8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ ldr r3, [r8, #384] @ 0x180 │ │ │ │ @@ -41753,29 +41753,29 @@ │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0, #56] @ 0x38 │ │ │ │ beq 64d90 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #28] │ │ │ │ str r3, [r4, #60] @ 0x3c │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [r4, #64] @ 0x40 │ │ │ │ cmp r9, #0 │ │ │ │ mov r3, #0 │ │ │ │ str r5, [r4, #56] @ 0x38 │ │ │ │ str r7, [r4, #68] @ 0x44 │ │ │ │ str r8, [r4, #72] @ 0x48 │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ beq 64dc8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov lr, fp │ │ │ │ str sl, [r4, #80] @ 0x50 │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ add ip, r4, #84 @ 0x54 │ │ │ │ str r9, [r4, #76] @ 0x4c │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldr r3, [lr] │ │ │ │ @@ -41857,15 +41857,15 @@ │ │ │ │ str r7, [r4, #60] @ 0x3c │ │ │ │ ldr r3, [r8] │ │ │ │ ldr r7, [r3] │ │ │ │ cmp r7, #0 │ │ │ │ beq 64f30 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r7, [r4, #60] @ 0x3c │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r4 │ │ │ │ bl 61e90 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @@ -41935,15 +41935,15 @@ │ │ │ │ str r7, [r4, #60] @ 0x3c │ │ │ │ ldr r3, [r8] │ │ │ │ ldr r7, [r3] │ │ │ │ cmp r7, #0 │ │ │ │ beq 65068 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r7, [r4, #60] @ 0x3c │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r4 │ │ │ │ bl 61e90 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @@ -41986,15 +41986,15 @@ │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ cmp r6, #0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #56] @ 0x38 │ │ │ │ beq 65134 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ str r6, [r5, #56] @ 0x38 │ │ │ │ str r7, [r5, #60] @ 0x3c │ │ │ │ strd r8, [r5, #64] @ 0x40 │ │ │ │ str sl, [r5, #72] @ 0x48 │ │ │ │ bl 61ce8 │ │ │ │ @@ -42042,15 +42042,15 @@ │ │ │ │ stm ip, {r0, r1} │ │ │ │ str r8, [r7, #60] @ 0x3c │ │ │ │ ldr r8, [r5] │ │ │ │ cmp r8, #0 │ │ │ │ beq 65214 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [r7, #60] @ 0x3c │ │ │ │ bl 61ce8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ ldr r3, [r6, #460] @ 0x1cc │ │ │ │ @@ -42096,15 +42096,15 @@ │ │ │ │ stm ip, {r0, r1} │ │ │ │ str r8, [r7, #60] @ 0x3c │ │ │ │ ldr r8, [r5] │ │ │ │ cmp r8, #0 │ │ │ │ beq 652ec │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [r7, #60] @ 0x3c │ │ │ │ bl 61ce8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ ldr r3, [r6, #452] @ 0x1c4 │ │ │ │ @@ -42154,15 +42154,15 @@ │ │ │ │ str r3, [r4, #48] @ 0x30 │ │ │ │ cmp r6, #0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #56] @ 0x38 │ │ │ │ beq 653d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mov lr, r7 │ │ │ │ str r3, [r4, #60] @ 0x3c │ │ │ │ str r1, [r4, #64] @ 0x40 │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ add ip, r4, #68 @ 0x44 │ │ │ │ @@ -42229,15 +42229,15 @@ │ │ │ │ stm ip, {r0, r1} │ │ │ │ str fp, [r6, #60] @ 0x3c │ │ │ │ ldr r9, [r5] │ │ │ │ cmp r9, fp │ │ │ │ beq 65500 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [r6, #60] @ 0x3c │ │ │ │ bl 61ce8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r7 │ │ │ │ ldr r3, [r7, #448] @ 0x1c0 │ │ │ │ @@ -42300,33 +42300,33 @@ │ │ │ │ stm ip, {r0, r1, r2} │ │ │ │ str fp, [r4, #108] @ 0x6c │ │ │ │ ldr fp, [r5, #16] │ │ │ │ cmp fp, #0 │ │ │ │ beq 6561c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r3, #0 │ │ │ │ str fp, [r4, #108] @ 0x6c │ │ │ │ str r3, [r4, #112] @ 0x70 │ │ │ │ ldr fp, [r5, #20] │ │ │ │ cmp fp, r3 │ │ │ │ beq 65640 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r3, #0 │ │ │ │ str fp, [r4, #112] @ 0x70 │ │ │ │ str r3, [r4, #116] @ 0x74 │ │ │ │ ldr fp, [r5, #24] │ │ │ │ cmp fp, r3 │ │ │ │ beq 65664 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str fp, [r4, #116] @ 0x74 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ bl 61ce8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r1, r6 │ │ │ │ @@ -42348,15 +42348,15 @@ │ │ │ │ b 65668 │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ ldr fp, [r6, #20] │ │ │ │ cmp fp, #0 │ │ │ │ beq 656dc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str fp, [r4, #76] @ 0x4c │ │ │ │ b 655dc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3776] @ 0xec0 │ │ │ │ mov r7, r2 │ │ │ │ @@ -42400,15 +42400,15 @@ │ │ │ │ cmp r3, #17 │ │ │ │ bne 65810 │ │ │ │ bl 3a334 │ │ │ │ mov r1, #1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #240] @ 65898 │ │ │ │ add r0, pc, r0 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ ldr r3, [pc, #232] @ 6589c │ │ │ │ mov r1, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp] │ │ │ │ mov r2, #1 │ │ │ │ mvn r3, #0 │ │ │ │ str r5, [sp, #12] │ │ │ │ @@ -42457,25 +42457,25 @@ │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sl, pc, sl │ │ │ │ b 65734 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq sl, [sl, #-136] @ 0xffffff78 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ ldrdeq sl, [sl, #-128] @ 0xffffff80 │ │ │ │ - smulleq r3, sp, r8, r7 │ │ │ │ - sbceq pc, fp, r8, lsl #9 │ │ │ │ - sbceq pc, fp, r0, lsl #9 │ │ │ │ + ldrdeq r3, [sp], #120 @ 0x78 │ │ │ │ + sbceq pc, fp, r8, asr #9 │ │ │ │ + sbceq pc, fp, r0, asr #9 │ │ │ │ cmppeq fp, r0, lsr #2 @ p-variant is OBSOLETE │ │ │ │ - sbceq pc, fp, r0, asr r4 @ │ │ │ │ + smulleq pc, fp, r0, r4 @ │ │ │ │ cmpeq sl, ip, lsl #16 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - strheq pc, [fp], #60 @ 0x3c @ │ │ │ │ - ldrdeq pc, [fp], #56 @ 0x38 │ │ │ │ - sbceq pc, fp, r0, asr #6 │ │ │ │ - sbcseq r4, sl, r0, asr #28 │ │ │ │ + strdeq pc, [fp], #60 @ 0x3c │ │ │ │ + sbceq pc, fp, r8, lsl r4 @ │ │ │ │ + sbceq pc, fp, r0, lsl #7 │ │ │ │ + sbcseq r4, sl, r0, lsl #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3560] @ 0xde8 │ │ │ │ ldr ip, [pc, #164] @ 65974 │ │ │ │ ldr r3, [pc, #164] @ 65978 │ │ │ │ sub sp, sp, #520 @ 0x208 │ │ │ │ @@ -42517,19 +42517,19 @@ │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b 6591c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq sl, r4, lsr #14 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - smullseq sp, fp, r4, fp │ │ │ │ + ldrsbeq sp, [fp], #180 @ 0xb4 │ │ │ │ smlaltteq sl, sl, r8, r6 @ │ │ │ │ ldrdeq sl, [sl, #-100] @ 0xffffff9c │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - ldrdeq pc, [fp], #36 @ 0x24 │ │ │ │ + sbceq pc, fp, r4, lsl r3 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #24 │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [pc, #236] @ 65a9c │ │ │ │ @@ -42678,20 +42678,20 @@ │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b 65b84 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq sl, r4, lsr #10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq pc, fp, r0, lsr r1 @ │ │ │ │ - sbceq pc, fp, r0, lsr #2 │ │ │ │ - sbceq pc, fp, r0, lsl r1 @ │ │ │ │ + sbceq pc, fp, r0, ror r1 @ │ │ │ │ + sbceq pc, fp, r0, ror #2 │ │ │ │ + sbceq pc, fp, r0, asr r1 @ │ │ │ │ cmpeq sl, ip, ror #8 │ │ │ │ - sbceq pc, fp, r0, lsl #1 │ │ │ │ - strheq pc, [fp], #0 @ │ │ │ │ + sbceq pc, fp, r0, asr #1 │ │ │ │ + strdeq pc, [fp], #0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3552] @ 0xde0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #244] @ 65d28 │ │ │ │ ldr r2, [pc, #244] @ 65d2c │ │ │ │ @@ -42756,17 +42756,17 @@ │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b 65c80 │ │ │ │ smlalbteq sl, sl, r4, r3 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlaltbeq sl, sl, ip, r3 @ │ │ │ │ cmpeq sl, r0, ror r3 │ │ │ │ - ldrsbeq sp, [fp], #112 @ 0x70 │ │ │ │ + sbcseq sp, fp, r0, lsl r8 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - smulleq lr, fp, ip, pc @ │ │ │ │ + ldrdeq lr, [fp], #252 @ 0xfc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #1488] @ 0x5d0 │ │ │ │ ldr r1, [pc, #1172] @ 661f0 │ │ │ │ ldr r2, [pc, #1172] @ 661f4 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -43062,42 +43062,42 @@ │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b 660c8 │ │ │ │ @ instruction: 0x014aa29c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq sl, r8, ror r2 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq lr, fp, ip, lsr pc │ │ │ │ - sbceq lr, fp, ip, asr #30 │ │ │ │ - smulleq lr, fp, r0, pc @ │ │ │ │ - sbcseq sp, fp, r8, lsr #13 │ │ │ │ - sbcseq r2, fp, r0, lsl r6 │ │ │ │ - sbceq lr, fp, ip, lsr lr │ │ │ │ - sbceq lr, fp, r0, lsl #28 │ │ │ │ - sbceq lr, fp, r8, asr #27 │ │ │ │ + sbceq lr, fp, ip, ror pc │ │ │ │ + sbceq lr, fp, ip, lsl #31 │ │ │ │ + ldrdeq lr, [fp], #240 @ 0xf0 │ │ │ │ + sbcseq sp, fp, r8, ror #13 │ │ │ │ + sbcseq r2, fp, r0, asr r6 │ │ │ │ + sbceq lr, fp, ip, ror lr │ │ │ │ + sbceq lr, fp, r0, asr #28 │ │ │ │ + sbceq lr, fp, r8, lsl #28 │ │ │ │ + strdeq lr, [fp], #212 @ 0xd4 │ │ │ │ + sbceq lr, fp, r8, lsl lr │ │ │ │ + sbcseq sp, fp, r8, ror #9 │ │ │ │ + sbceq lr, fp, ip, asr fp │ │ │ │ + sbceq lr, fp, r4, asr #27 │ │ │ │ + sbceq r0, ip, r4, asr #12 │ │ │ │ strheq lr, [fp], #212 @ 0xd4 │ │ │ │ - ldrdeq lr, [fp], #216 @ 0xd8 │ │ │ │ - sbcseq sp, fp, r8, lsr #9 │ │ │ │ - sbceq lr, fp, ip, lsl fp │ │ │ │ - sbceq lr, fp, r4, lsl #27 │ │ │ │ - sbceq r0, ip, r4, lsl #12 │ │ │ │ - sbceq lr, fp, r4, ror sp │ │ │ │ - sbceq lr, fp, r0, ror sp │ │ │ │ - sbceq lr, fp, ip, lsr sp │ │ │ │ - sbceq lr, fp, ip, lsr #26 │ │ │ │ + strheq lr, [fp], #208 @ 0xd0 │ │ │ │ + sbceq lr, fp, ip, ror sp │ │ │ │ + sbceq lr, fp, ip, ror #26 │ │ │ │ andeq r1, r0, ip, lsl r5 │ │ │ │ - strheq lr, [fp], #176 @ 0xb0 │ │ │ │ - sbceq lr, fp, r8, ror fp │ │ │ │ + strdeq lr, [fp], #176 @ 0xb0 │ │ │ │ + strheq lr, [fp], #184 @ 0xb8 │ │ │ │ + sbceq lr, fp, r4, lsr #23 │ │ │ │ + smulleq lr, fp, r0, fp │ │ │ │ + sbceq lr, fp, r4, lsl #23 │ │ │ │ + sbceq lr, fp, r0, ror fp │ │ │ │ sbceq lr, fp, r4, ror #22 │ │ │ │ - sbceq lr, fp, r0, asr fp │ │ │ │ - sbceq lr, fp, r4, asr #22 │ │ │ │ - sbceq lr, fp, r0, lsr fp │ │ │ │ - sbceq lr, fp, r4, lsr #22 │ │ │ │ - sbceq lr, fp, r4, asr #23 │ │ │ │ - strheq lr, [fp], #176 @ 0xb0 │ │ │ │ + sbceq lr, fp, r4, lsl #24 │ │ │ │ + strdeq lr, [fp], #176 @ 0xb0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ ldrb r0, [r0, #906] @ 0x38a │ │ │ │ ldr r6, [r3, #892] @ 0x37c │ │ │ │ @@ -43276,15 +43276,15 @@ │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r8, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 66564 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 66c54 │ │ │ │ str r9, [r4, #56] @ 0x38 │ │ │ │ mov r6, r4 │ │ │ │ add sl, r4, #384 @ 0x180 │ │ │ │ mov r8, r5 │ │ │ │ str r4, [sp, #16] │ │ │ │ @@ -43297,15 +43297,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 6657c │ │ │ │ ldr r5, [r4, #244] @ 0xf4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 6657c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 6657c │ │ │ │ ldr r0, [r5, #96] @ 0x60 │ │ │ │ mov r1, r5 │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43320,15 +43320,15 @@ │ │ │ │ add sl, r4, #620 @ 0x26c │ │ │ │ add r8, r4, #636 @ 0x27c │ │ │ │ ldr r4, [sl, #4]! │ │ │ │ cmp r4, #0 │ │ │ │ beq 66624 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 66624 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ cmp r8, sl │ │ │ │ @@ -43370,15 +43370,15 @@ │ │ │ │ cmp r5, r7 │ │ │ │ beq 66708 │ │ │ │ ldr r4, [r5, #680] @ 0x2a8 │ │ │ │ cmp r4, #0 │ │ │ │ beq 666ac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 666ac │ │ │ │ mov r1, r4 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43392,15 +43392,15 @@ │ │ │ │ add r4, fp, r8, lsl #5 │ │ │ │ add r5, r3, r8, lsl #5 │ │ │ │ ldr r6, [r4, #4]! │ │ │ │ cmp r6, #0 │ │ │ │ beq 66744 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 66744 │ │ │ │ ldr r0, [r6, #72] @ 0x48 │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ cmp r4, r5 │ │ │ │ @@ -43413,15 +43413,15 @@ │ │ │ │ cmp r4, #384 @ 0x180 │ │ │ │ beq 667b4 │ │ │ │ ldr r5, [sl, r4, lsl #2] │ │ │ │ cmp r5, #0 │ │ │ │ beq 66758 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 66758 │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43441,15 +43441,15 @@ │ │ │ │ cmp r6, #96 @ 0x60 │ │ │ │ beq 66824 │ │ │ │ ldr r4, [r5, r6, lsl #2] │ │ │ │ cmp r4, #0 │ │ │ │ beq 667c8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 667c8 │ │ │ │ mov r1, r4 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43466,15 +43466,15 @@ │ │ │ │ mov r5, r7 │ │ │ │ b 66690 │ │ │ │ ldr r8, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 66564 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 66564 │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43482,35 +43482,35 @@ │ │ │ │ bne 66848 │ │ │ │ b 66564 │ │ │ │ ldr r8, [r4, #60] @ 0x3c │ │ │ │ cmp r8, #0 │ │ │ │ beq 6689c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 66c74 │ │ │ │ str r9, [r4, #60] @ 0x3c │ │ │ │ b 66568 │ │ │ │ ldr r8, [r4, #76] @ 0x4c │ │ │ │ cmp r8, #0 │ │ │ │ beq 668c4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 66bf4 │ │ │ │ str r9, [r4, #76] @ 0x4c │ │ │ │ b 66568 │ │ │ │ ldr r8, [r4, #60] @ 0x3c │ │ │ │ cmp r8, #0 │ │ │ │ beq 6689c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 6689c │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43518,15 +43518,15 @@ │ │ │ │ bne 668d8 │ │ │ │ b 6689c │ │ │ │ ldr r8, [r4, #60] @ 0x3c │ │ │ │ cmp r8, #0 │ │ │ │ beq 6689c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 6689c │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43534,43 +43534,43 @@ │ │ │ │ bne 66918 │ │ │ │ b 6689c │ │ │ │ ldr r8, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 6696c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 66cb4 │ │ │ │ ldr r8, [r4, #88] @ 0x58 │ │ │ │ str r9, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 66990 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 66c94 │ │ │ │ str r9, [r4, #88] @ 0x58 │ │ │ │ b 66568 │ │ │ │ ldr r8, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 669b8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 66c34 │ │ │ │ ldr r8, [r4, #76] @ 0x4c │ │ │ │ str r9, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 668c4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 668c4 │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43578,44 +43578,44 @@ │ │ │ │ bne 669c8 │ │ │ │ b 668c4 │ │ │ │ ldr r8, [r4, #120] @ 0x78 │ │ │ │ cmp r8, #0 │ │ │ │ beq 66a1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 66c14 │ │ │ │ str r9, [r4, #120] @ 0x78 │ │ │ │ b 66568 │ │ │ │ ldr r8, [r4, #116] @ 0x74 │ │ │ │ cmp r8, #0 │ │ │ │ beq 66a44 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 66d58 │ │ │ │ ldr r8, [r4, #108] @ 0x6c │ │ │ │ mov r3, #0 │ │ │ │ cmp r8, #0 │ │ │ │ str r3, [r4, #116] @ 0x74 │ │ │ │ beq 66a6c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 66d28 │ │ │ │ ldr r8, [r4, #112] @ 0x70 │ │ │ │ str r9, [r4, #108] @ 0x6c │ │ │ │ cmp r8, #0 │ │ │ │ beq 66a90 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 66d08 │ │ │ │ ldrh r3, [r4, #58] @ 0x3a │ │ │ │ str r9, [r4, #112] @ 0x70 │ │ │ │ cmp r3, #0 │ │ │ │ beq 66aac │ │ │ │ ldrb r3, [r4, #60] @ 0x3c │ │ │ │ @@ -43625,15 +43625,15 @@ │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ b 66568 │ │ │ │ ldr r8, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 66564 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 66564 │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43641,15 +43641,15 @@ │ │ │ │ bne 66ac4 │ │ │ │ b 66564 │ │ │ │ ldr r8, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 66564 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 66564 │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43657,15 +43657,15 @@ │ │ │ │ bne 66b04 │ │ │ │ b 66564 │ │ │ │ ldr r8, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 66564 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 66564 │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43800,15 +43800,15 @@ │ │ │ │ bl 182558 │ │ │ │ b 6643c │ │ │ │ ldr r8, [r4, #76] @ 0x4c │ │ │ │ cmp r8, #0 │ │ │ │ beq 66aac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 66aac │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43834,16 +43834,16 @@ │ │ │ │ str r2, [r3] │ │ │ │ str r1, [r6, #1892] @ 0x764 │ │ │ │ mov r0, r5 │ │ │ │ bl 65d44 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq sl, r4, lsl sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq lr, fp, r0, lsr #22 │ │ │ │ - sbcseq r8, sp, ip, ror r1 │ │ │ │ + sbceq lr, fp, r0, ror #22 │ │ │ │ + ldrheq r8, [sp], #28 │ │ │ │ andeq r4, pc, r0, asr #4 │ │ │ │ ldrdeq r9, [sl, #-172] @ 0xffffff54 │ │ │ │ ldr r3, [r0, #628] @ 0x274 │ │ │ │ ldr r1, [r3, #412] @ 0x19c │ │ │ │ cmp r1, #0 │ │ │ │ beq 66e38 │ │ │ │ ldr r1, [pc, #488] @ 67020 │ │ │ │ @@ -44016,17 +44016,17 @@ │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - strheq sp, [fp], #208 @ 0xd0 │ │ │ │ - sbceq sl, fp, r4, asr #16 │ │ │ │ - strheq r2, [sp], #108 @ 0x6c │ │ │ │ + strdeq sp, [fp], #208 @ 0xd0 │ │ │ │ + sbceq sl, fp, r4, lsl #17 │ │ │ │ + strdeq r2, [sp], #108 @ 0x6c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r0, [pc, #64] @ 67154 │ │ │ │ @@ -44043,17 +44043,17 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r4, #340] @ 0x154 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq sl, fp, r4, asr #15 │ │ │ │ - sbceq sp, fp, r0, asr #26 │ │ │ │ - sbcseq r8, fp, r4, lsl #29 │ │ │ │ + sbceq sl, fp, r4, lsl #16 │ │ │ │ + sbceq sp, fp, r0, lsl #27 │ │ │ │ + sbcseq r8, fp, r4, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #128] @ 67200 │ │ │ │ @@ -44086,19 +44086,19 @@ │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r6, #600] @ 0x258 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq sl, fp, r8, asr r7 │ │ │ │ - sbceq sp, fp, r8, ror #25 │ │ │ │ - sbcseq r8, fp, r4, lsl lr │ │ │ │ - ldrdeq sl, [fp], #184 @ 0xb8 │ │ │ │ - sbceq pc, fp, r8, asr #6 │ │ │ │ + smulleq sl, fp, r8, r7 │ │ │ │ + sbceq sp, fp, r8, lsr #26 │ │ │ │ + sbcseq r8, fp, r4, asr lr │ │ │ │ + sbceq sl, fp, r8, lsl ip │ │ │ │ + sbceq pc, fp, r8, lsl #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 6728c │ │ │ │ @@ -44121,18 +44121,18 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r5, #544] @ 0x220 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq sl, fp, r4, lsr #13 │ │ │ │ - sbceq sp, fp, r8, asr #24 │ │ │ │ - sbcseq r8, fp, r4, ror #26 │ │ │ │ - strdeq sl, [fp], #108 @ 0x6c │ │ │ │ + sbceq sl, fp, r4, ror #13 │ │ │ │ + sbceq sp, fp, r8, lsl #25 │ │ │ │ + sbcseq r8, fp, r4, lsr #27 │ │ │ │ + sbceq sl, fp, ip, lsr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #96] @ 67314 │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [pc, #92] @ 67318 │ │ │ │ @@ -44155,17 +44155,17 @@ │ │ │ │ bl 6f4a4 │ │ │ │ ldr r1, [r5, #588] @ 0x24c │ │ │ │ mov r2, r4 │ │ │ │ mov r3, r6 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r1 │ │ │ │ - ldrdeq sp, [fp], #188 @ 0xbc │ │ │ │ - sbceq sl, fp, ip, lsl r6 │ │ │ │ - sbceq r2, sp, ip, lsl #9 │ │ │ │ + sbceq sp, fp, ip, lsl ip │ │ │ │ + sbceq sl, fp, ip, asr r6 │ │ │ │ + sbceq r2, sp, ip, asr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #96] @ 67398 │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [pc, #92] @ 6739c │ │ │ │ @@ -44188,17 +44188,17 @@ │ │ │ │ bl 6f4a4 │ │ │ │ ldr r1, [r5, #576] @ 0x240 │ │ │ │ mov r2, r4 │ │ │ │ mov r3, r6 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r1 │ │ │ │ - sbceq sp, fp, ip, ror #22 │ │ │ │ - smulleq sl, fp, r8, r5 │ │ │ │ - sbceq r2, sp, r8, lsl #8 │ │ │ │ + sbceq sp, fp, ip, lsr #23 │ │ │ │ + ldrdeq sl, [fp], #88 @ 0x58 │ │ │ │ + sbceq r2, sp, r8, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #92] @ 67420 │ │ │ │ @@ -44222,18 +44222,18 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r5, #336] @ 0x150 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq sl, fp, r4, lsl r5 │ │ │ │ - strdeq sp, [fp], #168 @ 0xa8 │ │ │ │ - ldrsbeq r8, [fp], #180 @ 0xb4 │ │ │ │ - ldrdeq sp, [fp], #164 @ 0xa4 │ │ │ │ + sbceq sl, fp, r4, asr r5 │ │ │ │ + sbceq sp, fp, r8, lsr fp │ │ │ │ + sbcseq r8, fp, r4, lsl ip │ │ │ │ + sbceq sp, fp, r4, lsl fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #92] @ 674ac │ │ │ │ @@ -44257,18 +44257,18 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r5, #476] @ 0x1dc │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq sl, fp, r8, lsl #9 │ │ │ │ - sbceq sp, fp, r0, lsl #21 │ │ │ │ - sbcseq r8, fp, r8, asr #22 │ │ │ │ - sbceq r8, sp, r8, lsr r9 │ │ │ │ + sbceq sl, fp, r8, asr #9 │ │ │ │ + sbceq sp, fp, r0, asr #21 │ │ │ │ + sbcseq r8, fp, r8, lsl #23 │ │ │ │ + sbceq r8, sp, r8, ror r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #92] @ 67538 │ │ │ │ @@ -44292,18 +44292,18 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r5, #472] @ 0x1d8 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - strdeq sl, [fp], #60 @ 0x3c │ │ │ │ - sbceq sp, fp, r4, lsl #20 │ │ │ │ - ldrheq r8, [fp], #172 @ 0xac │ │ │ │ - sbceq r8, sp, ip, lsr #17 │ │ │ │ + sbceq sl, fp, ip, lsr r4 │ │ │ │ + sbceq sp, fp, r4, asr #20 │ │ │ │ + ldrsheq r8, [fp], #172 @ 0xac │ │ │ │ + sbceq r8, sp, ip, ror #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 675c0 │ │ │ │ @@ -44326,18 +44326,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #424] @ 0x1a8 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sl, fp, r0, ror r3 │ │ │ │ - sbceq sp, fp, r8, lsl #19 │ │ │ │ - sbceq r2, sp, r4, ror #3 │ │ │ │ - sbcseq r6, ip, r4, lsl #27 │ │ │ │ + strheq sl, [fp], #48 @ 0x30 │ │ │ │ + sbceq sp, fp, r8, asr #19 │ │ │ │ + sbceq r2, sp, r4, lsr #4 │ │ │ │ + sbcseq r6, ip, r4, asr #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67648 │ │ │ │ @@ -44360,18 +44360,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #420] @ 0x1a4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sl, fp, r8, ror #5 │ │ │ │ - sbceq sp, fp, r4, lsl r9 │ │ │ │ - sbceq r2, sp, ip, asr r1 │ │ │ │ - ldrsheq r6, [ip], #204 @ 0xcc │ │ │ │ + sbceq sl, fp, r8, lsr #6 │ │ │ │ + sbceq sp, fp, r4, asr r9 │ │ │ │ + smulleq r2, sp, ip, r1 │ │ │ │ + sbcseq r6, ip, ip, lsr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 676d0 │ │ │ │ @@ -44394,18 +44394,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #540] @ 0x21c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sl, fp, r0, ror #4 │ │ │ │ - sbceq sp, fp, r0, lsr #17 │ │ │ │ - ldrdeq r2, [sp], #4 │ │ │ │ - strheq sl, [fp], #40 @ 0x28 │ │ │ │ + sbceq sl, fp, r0, lsr #5 │ │ │ │ + sbceq sp, fp, r0, ror #17 │ │ │ │ + sbceq r2, sp, r4, lsl r1 │ │ │ │ + strdeq sl, [fp], #40 @ 0x28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67758 │ │ │ │ @@ -44428,18 +44428,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #364] @ 0x16c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - ldrdeq sl, [fp], #24 │ │ │ │ - sbceq sp, fp, r8, lsr #16 │ │ │ │ - sbceq r2, sp, ip, asr #32 │ │ │ │ - ldrdeq sl, [fp], #96 @ 0x60 │ │ │ │ + sbceq sl, fp, r8, lsl r2 │ │ │ │ + sbceq sp, fp, r8, ror #16 │ │ │ │ + sbceq r2, sp, ip, lsl #1 │ │ │ │ + sbceq sl, fp, r0, lsl r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #180] @ 6783c │ │ │ │ @@ -44485,20 +44485,20 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq sl, fp, r0, asr r1 │ │ │ │ - sbceq sp, fp, r0, asr #15 │ │ │ │ - sbceq r1, sp, r0, asr #31 │ │ │ │ - sbceq r4, sp, ip, lsl #7 │ │ │ │ - smulleq sp, fp, r8, r7 │ │ │ │ - strdeq r6, [ip], #132 @ 0x84 │ │ │ │ + smulleq sl, fp, r0, r1 │ │ │ │ + sbceq sp, fp, r0, lsl #16 │ │ │ │ + sbceq r2, sp, r0 │ │ │ │ + sbceq r4, sp, ip, asr #7 │ │ │ │ + ldrdeq sp, [fp], #120 @ 0x78 │ │ │ │ + sbceq r6, ip, r4, lsr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #92] @ 678d0 │ │ │ │ @@ -44522,18 +44522,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #288] @ 0x120 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sl, fp, r4, rrx │ │ │ │ - sbceq sp, fp, r0, lsl #14 │ │ │ │ - ldrdeq r1, [sp], #232 @ 0xe8 │ │ │ │ - ldrdeq sp, [fp], #108 @ 0x6c │ │ │ │ + sbceq sl, fp, r4, lsr #1 │ │ │ │ + sbceq sp, fp, r0, asr #14 │ │ │ │ + sbceq r1, sp, r8, lsl pc │ │ │ │ + sbceq sp, fp, ip, lsl r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #92] @ 6795c │ │ │ │ @@ -44557,18 +44557,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #284] @ 0x11c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - ldrdeq r9, [fp], #248 @ 0xf8 │ │ │ │ - sbceq sp, fp, r4, lsl #13 │ │ │ │ - sbceq r1, sp, ip, asr #28 │ │ │ │ - sbceq sp, fp, r0, ror #12 │ │ │ │ + sbceq sl, fp, r8, lsl r0 │ │ │ │ + sbceq sp, fp, r4, asr #13 │ │ │ │ + sbceq r1, sp, ip, lsl #29 │ │ │ │ + sbceq sp, fp, r0, lsr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 679e4 │ │ │ │ @@ -44591,18 +44591,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #248] @ 0xf8 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, ip, asr #30 │ │ │ │ - sbceq sp, fp, r8, lsl #12 │ │ │ │ - sbceq r1, sp, r0, asr #27 │ │ │ │ - sbcseq lr, r9, ip, lsl #13 │ │ │ │ + sbceq r9, fp, ip, lsl #31 │ │ │ │ + sbceq sp, fp, r8, asr #12 │ │ │ │ + sbceq r1, sp, r0, lsl #28 │ │ │ │ + sbcseq lr, r9, ip, asr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67a6c │ │ │ │ @@ -44625,18 +44625,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #244] @ 0xf4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r4, asr #29 │ │ │ │ - sbceq sp, fp, r0, lsr #11 │ │ │ │ - sbceq r1, sp, r8, lsr sp │ │ │ │ - sbcseq lr, r9, r4, lsl #12 │ │ │ │ + sbceq r9, fp, r4, lsl #30 │ │ │ │ + sbceq sp, fp, r0, ror #11 │ │ │ │ + sbceq r1, sp, r8, ror sp │ │ │ │ + sbcseq lr, r9, r4, asr #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67af4 │ │ │ │ @@ -44659,18 +44659,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #500] @ 0x1f4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, ip, lsr lr │ │ │ │ - sbceq sp, fp, r4, lsr r5 │ │ │ │ - strheq r1, [sp], #192 @ 0xc0 │ │ │ │ - sbcseq lr, r9, ip, ror r5 │ │ │ │ + sbceq r9, fp, ip, ror lr │ │ │ │ + sbceq sp, fp, r4, ror r5 │ │ │ │ + strdeq r1, [sp], #192 @ 0xc0 │ │ │ │ + ldrheq lr, [r9], #92 @ 0x5c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67b7c │ │ │ │ @@ -44693,18 +44693,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #496] @ 0x1f0 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - strheq r9, [fp], #212 @ 0xd4 │ │ │ │ - sbceq sp, fp, r4, asr #9 │ │ │ │ - sbceq r1, sp, r8, lsr #24 │ │ │ │ - ldrsheq lr, [r9], #68 @ 0x44 │ │ │ │ + strdeq r9, [fp], #212 @ 0xd4 │ │ │ │ + sbceq sp, fp, r4, lsl #10 │ │ │ │ + sbceq r1, sp, r8, ror #24 │ │ │ │ + sbcseq lr, r9, r4, lsr r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67c04 │ │ │ │ @@ -44727,18 +44727,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #272] @ 0x110 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, ip, lsr #26 │ │ │ │ - sbceq sp, fp, r0, asr r4 │ │ │ │ - sbceq r1, sp, r0, lsr #23 │ │ │ │ - sbcseq lr, r9, ip, ror #8 │ │ │ │ + sbceq r9, fp, ip, ror #26 │ │ │ │ + smulleq sp, fp, r0, r4 │ │ │ │ + sbceq r1, sp, r0, ror #23 │ │ │ │ + sbcseq lr, r9, ip, lsr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67c8c │ │ │ │ @@ -44761,18 +44761,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #268] @ 0x10c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r4, lsr #25 │ │ │ │ - ldrdeq sp, [fp], #56 @ 0x38 │ │ │ │ - sbceq r1, sp, r8, lsl fp │ │ │ │ - sbcseq lr, r9, r4, ror #7 │ │ │ │ + sbceq r9, fp, r4, ror #25 │ │ │ │ + sbceq sp, fp, r8, lsl r4 │ │ │ │ + sbceq r1, sp, r8, asr fp │ │ │ │ + sbcseq lr, r9, r4, lsr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67d14 │ │ │ │ @@ -44795,18 +44795,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #260] @ 0x104 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, ip, lsl ip │ │ │ │ - sbceq sp, fp, r0, ror #6 │ │ │ │ - smulleq r1, sp, r0, sl │ │ │ │ - sbcseq lr, r9, ip, asr r3 │ │ │ │ + sbceq r9, fp, ip, asr ip │ │ │ │ + sbceq sp, fp, r0, lsr #7 │ │ │ │ + ldrdeq r1, [sp], #160 @ 0xa0 │ │ │ │ + smullseq lr, r9, ip, r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67d9c │ │ │ │ @@ -44829,18 +44829,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #256] @ 0x100 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - smulleq r9, fp, r4, fp │ │ │ │ - sbceq sp, fp, r8, ror #5 │ │ │ │ - sbceq r1, sp, r8, lsl #20 │ │ │ │ - ldrsbeq lr, [r9], #36 @ 0x24 │ │ │ │ + ldrdeq r9, [fp], #180 @ 0xb4 │ │ │ │ + sbceq sp, fp, r8, lsr #6 │ │ │ │ + sbceq r1, sp, r8, asr #20 │ │ │ │ + sbcseq lr, r9, r4, lsl r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67e24 │ │ │ │ @@ -44863,18 +44863,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #236] @ 0xec │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, ip, lsl #22 │ │ │ │ - sbceq sp, fp, r0, ror r2 │ │ │ │ - sbceq r1, sp, r0, lsl #19 │ │ │ │ - sbcseq lr, r9, ip, asr #4 │ │ │ │ + sbceq r9, fp, ip, asr #22 │ │ │ │ + strheq sp, [fp], #32 │ │ │ │ + sbceq r1, sp, r0, asr #19 │ │ │ │ + sbcseq lr, r9, ip, lsl #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67eac │ │ │ │ @@ -44897,18 +44897,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #232] @ 0xe8 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r4, lsl #21 │ │ │ │ - strdeq sp, [fp], #28 │ │ │ │ - strdeq r1, [sp], #136 @ 0x88 │ │ │ │ - sbcseq lr, r9, r4, asr #3 │ │ │ │ + sbceq r9, fp, r4, asr #21 │ │ │ │ + sbceq sp, fp, ip, lsr r2 │ │ │ │ + sbceq r1, sp, r8, lsr r9 │ │ │ │ + sbcseq lr, r9, r4, lsl #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67f34 │ │ │ │ @@ -44931,18 +44931,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #224] @ 0xe0 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - strdeq r9, [fp], #156 @ 0x9c │ │ │ │ - sbceq sp, fp, r4, lsl #3 │ │ │ │ - sbceq r1, sp, r0, ror r8 │ │ │ │ - sbcseq lr, r9, ip, lsr r1 │ │ │ │ + sbceq r9, fp, ip, lsr sl │ │ │ │ + sbceq sp, fp, r4, asr #3 │ │ │ │ + strheq r1, [sp], #128 @ 0x80 │ │ │ │ + sbcseq lr, r9, ip, ror r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67fbc │ │ │ │ @@ -44965,18 +44965,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #220] @ 0xdc │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r4, ror r9 │ │ │ │ - sbceq sp, fp, r0, lsl r1 │ │ │ │ - sbceq r1, sp, r8, ror #15 │ │ │ │ - ldrheq lr, [r9], #4 │ │ │ │ + strheq r9, [fp], #148 @ 0x94 │ │ │ │ + sbceq sp, fp, r0, asr r1 │ │ │ │ + sbceq r1, sp, r8, lsr #16 │ │ │ │ + ldrsheq lr, [r9], #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 68044 │ │ │ │ @@ -44999,18 +44999,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #212] @ 0xd4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, ip, ror #17 │ │ │ │ - smulleq sp, fp, r8, r0 │ │ │ │ - sbceq r1, sp, r0, ror #14 │ │ │ │ - sbcseq lr, r9, ip, lsr #32 │ │ │ │ + sbceq r9, fp, ip, lsr #18 │ │ │ │ + ldrdeq sp, [fp], #8 │ │ │ │ + sbceq r1, sp, r0, lsr #15 │ │ │ │ + sbcseq lr, r9, ip, rrx │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 680cc │ │ │ │ @@ -45033,18 +45033,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #208] @ 0xd0 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r4, ror #16 │ │ │ │ - sbceq sp, fp, r0, lsr #32 │ │ │ │ - ldrdeq r1, [sp], #104 @ 0x68 │ │ │ │ - sbcseq sp, r9, r4, lsr #31 │ │ │ │ + sbceq r9, fp, r4, lsr #17 │ │ │ │ + sbceq sp, fp, r0, rrx │ │ │ │ + sbceq r1, sp, r8, lsl r7 │ │ │ │ + sbcseq sp, r9, r4, ror #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 68154 │ │ │ │ @@ -45067,18 +45067,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #200] @ 0xc8 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - ldrdeq r9, [fp], #124 @ 0x7c │ │ │ │ - sbceq ip, fp, r8, lsr #31 │ │ │ │ - sbceq r1, sp, r0, asr r6 │ │ │ │ - sbcseq sp, r9, ip, lsl pc │ │ │ │ + sbceq r9, fp, ip, lsl r8 │ │ │ │ + sbceq ip, fp, r8, ror #31 │ │ │ │ + smulleq r1, sp, r0, r6 │ │ │ │ + sbcseq sp, r9, ip, asr pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 681dc │ │ │ │ @@ -45101,18 +45101,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #196] @ 0xc4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r4, asr r7 │ │ │ │ - sbceq ip, fp, r0, lsr pc │ │ │ │ - sbceq r1, sp, r8, asr #11 │ │ │ │ - smullseq sp, r9, r4, lr │ │ │ │ + smulleq r9, fp, r4, r7 │ │ │ │ + sbceq ip, fp, r0, ror pc │ │ │ │ + sbceq r1, sp, r8, lsl #12 │ │ │ │ + ldrsbeq sp, [r9], #228 @ 0xe4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 68264 │ │ │ │ @@ -45135,18 +45135,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #188] @ 0xbc │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, ip, asr #13 │ │ │ │ - strheq ip, [fp], #232 @ 0xe8 │ │ │ │ - sbceq r1, sp, r0, asr #10 │ │ │ │ - sbcseq sp, r9, ip, lsl #28 │ │ │ │ + sbceq r9, fp, ip, lsl #14 │ │ │ │ + strdeq ip, [fp], #232 @ 0xe8 │ │ │ │ + sbceq r1, sp, r0, lsl #11 │ │ │ │ + sbcseq sp, r9, ip, asr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 682ec │ │ │ │ @@ -45169,18 +45169,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #184] @ 0xb8 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r4, asr #12 │ │ │ │ - sbceq ip, fp, r0, asr #28 │ │ │ │ - strheq r1, [sp], #72 @ 0x48 │ │ │ │ - sbcseq sp, r9, r4, lsl #27 │ │ │ │ + sbceq r9, fp, r4, lsl #13 │ │ │ │ + sbceq ip, fp, r0, lsl #29 │ │ │ │ + strdeq r1, [sp], #72 @ 0x48 │ │ │ │ + sbcseq sp, r9, r4, asr #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 68374 │ │ │ │ @@ -45203,18 +45203,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #152] @ 0x98 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - strheq r9, [fp], #92 @ 0x5c │ │ │ │ - sbceq ip, fp, r8, asr #27 │ │ │ │ - sbceq r1, sp, r0, lsr r4 │ │ │ │ - ldrsheq sp, [r9], #204 @ 0xcc │ │ │ │ + strdeq r9, [fp], #92 @ 0x5c │ │ │ │ + sbceq ip, fp, r8, lsl #28 │ │ │ │ + sbceq r1, sp, r0, ror r4 │ │ │ │ + sbcseq sp, r9, ip, lsr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r4, r1, #0 │ │ │ │ ldr r6, [r0, #800] @ 0x320 │ │ │ │ mov r5, r0 │ │ │ │ @@ -45245,18 +45245,18 @@ │ │ │ │ mov r0, r6 │ │ │ │ ldr r3, [r6, #72] @ 0x48 │ │ │ │ blx r3 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq ip, fp, r8, asr sp │ │ │ │ - sbceq r9, fp, ip, lsr #10 │ │ │ │ - sbceq r1, sp, r0, lsr #7 │ │ │ │ - sbcseq r9, fp, r4, lsr r6 │ │ │ │ + smulleq ip, fp, r8, sp │ │ │ │ + sbceq r9, fp, ip, ror #10 │ │ │ │ + sbceq r1, sp, r0, ror #7 │ │ │ │ + sbcseq r9, fp, r4, ror r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ subs r4, r1, #0 │ │ │ │ ldr r5, [r0, #800] @ 0x320 │ │ │ │ ldr r1, [pc, #96] @ 684ac │ │ │ │ @@ -45281,18 +45281,18 @@ │ │ │ │ ldr r3, [r5, #68] @ 0x44 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq ip, fp, r0, asr #25 │ │ │ │ - sbceq r9, fp, r8, lsl #9 │ │ │ │ - sbceq r1, sp, r0, lsl #6 │ │ │ │ - smullseq r9, fp, r4, r5 │ │ │ │ + sbceq ip, fp, r0, lsl #26 │ │ │ │ + sbceq r9, fp, r8, asr #9 │ │ │ │ + sbceq r1, sp, r0, asr #6 │ │ │ │ + ldrsbeq r9, [fp], #84 @ 0x54 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r9, [r0, #800] @ 0x320 │ │ │ │ mov r8, r1 │ │ │ │ ldr r0, [pc, #220] @ 685b8 │ │ │ │ @@ -45348,20 +45348,20 @@ │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r9 │ │ │ │ blx r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 6858c │ │ │ │ - strdeq r9, [fp], #60 @ 0x3c │ │ │ │ - sbceq ip, fp, r8, lsr ip │ │ │ │ - sbceq r1, sp, ip, ror #4 │ │ │ │ - sbceq ip, fp, r4, lsr #24 │ │ │ │ - sbcseq r1, sl, r8, asr r2 │ │ │ │ - sbceq r1, sp, r0, lsl r8 │ │ │ │ + sbceq r9, fp, ip, lsr r4 │ │ │ │ + sbceq ip, fp, r8, ror ip │ │ │ │ + sbceq r1, sp, ip, lsr #5 │ │ │ │ + sbceq ip, fp, r4, ror #24 │ │ │ │ + smullseq r1, sl, r8, r2 │ │ │ │ + sbceq r1, sp, r0, asr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r9, [r0, #800] @ 0x320 │ │ │ │ mov r8, r1 │ │ │ │ ldr r0, [pc, #600] @ 68848 │ │ │ │ @@ -45512,23 +45512,23 @@ │ │ │ │ mov r0, r9 │ │ │ │ str sl, [sp] │ │ │ │ ldr r5, [r9, #516] @ 0x204 │ │ │ │ blx r5 │ │ │ │ bl 6f80c │ │ │ │ bl 6fd68 │ │ │ │ b 6874c │ │ │ │ - sbceq r9, fp, r0, ror #5 │ │ │ │ - sbceq ip, fp, r8, asr #22 │ │ │ │ - sbceq r1, sp, r0, asr r1 │ │ │ │ - sbceq ip, fp, r8, lsr #22 │ │ │ │ - sbcseq r1, sl, ip, lsr r1 │ │ │ │ - sbceq lr, fp, r4, ror #12 │ │ │ │ - sbceq ip, fp, ip, lsr #21 │ │ │ │ - sbceq ip, fp, ip, lsr #19 │ │ │ │ - sbceq ip, fp, r4, asr r9 │ │ │ │ + sbceq r9, fp, r0, lsr #6 │ │ │ │ + sbceq ip, fp, r8, lsl #23 │ │ │ │ + smulleq r1, sp, r0, r1 │ │ │ │ + sbceq ip, fp, r8, ror #22 │ │ │ │ + sbcseq r1, sl, ip, ror r1 │ │ │ │ + sbceq lr, fp, r4, lsr #13 │ │ │ │ + sbceq ip, fp, ip, ror #21 │ │ │ │ + sbceq ip, fp, ip, ror #19 │ │ │ │ + smulleq ip, fp, r4, r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r9, [r0, #800] @ 0x320 │ │ │ │ mov r7, r1 │ │ │ │ ldr r0, [pc, #276] @ 689a0 │ │ │ │ @@ -45598,21 +45598,21 @@ │ │ │ │ mov r0, r9 │ │ │ │ mov ip, lr │ │ │ │ add sp, sp, #4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx ip │ │ │ │ bl 70000 │ │ │ │ b 68948 │ │ │ │ - sbceq r9, fp, r4, asr #32 │ │ │ │ - ldrdeq ip, [fp], #128 @ 0x80 │ │ │ │ - ldrsheq r7, [fp], #108 @ 0x6c │ │ │ │ - sbcseq r8, sl, r0, asr sl │ │ │ │ - sbceq sp, fp, ip, asr #31 │ │ │ │ - sbceq r1, sp, r4, asr r4 │ │ │ │ - sbceq ip, fp, r4, lsr #16 │ │ │ │ + sbceq r9, fp, r4, lsl #1 │ │ │ │ + sbceq ip, fp, r0, lsl r9 │ │ │ │ + sbcseq r7, fp, ip, lsr r7 │ │ │ │ + smullseq r8, sl, r0, sl │ │ │ │ + sbceq lr, fp, ip │ │ │ │ + smulleq r1, sp, r4, r4 │ │ │ │ + sbceq ip, fp, r4, ror #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r9, [r0, #800] @ 0x320 │ │ │ │ mov r5, r1 │ │ │ │ ldr r0, [pc, #384] @ 68b5c │ │ │ │ @@ -45709,23 +45709,23 @@ │ │ │ │ ldr r0, [pc, #52] @ 68b7c │ │ │ │ add r0, pc, r0 │ │ │ │ bl 6f508 │ │ │ │ cmp r8, #0 │ │ │ │ beq 68b04 │ │ │ │ bl 6fd68 │ │ │ │ b 68ab8 │ │ │ │ - strdeq r8, [fp], #228 @ 0xe4 │ │ │ │ - sbceq ip, fp, r8, lsr #15 │ │ │ │ - sbceq r0, sp, r4, ror #26 │ │ │ │ - smulleq ip, fp, r0, r7 │ │ │ │ - sbceq ip, fp, r0, lsl #15 │ │ │ │ + sbceq r8, fp, r4, lsr pc │ │ │ │ + sbceq ip, fp, r8, ror #15 │ │ │ │ + sbceq r0, sp, r4, lsr #27 │ │ │ │ + ldrdeq ip, [fp], #112 @ 0x70 │ │ │ │ + sbceq ip, fp, r0, asr #15 │ │ │ │ + sbceq ip, fp, r8, ror r7 │ │ │ │ sbceq ip, fp, r8, lsr r7 │ │ │ │ - strdeq ip, [fp], #104 @ 0x68 │ │ │ │ - smulleq ip, fp, ip, r6 │ │ │ │ - sbceq ip, fp, r0, ror r6 │ │ │ │ + ldrdeq ip, [fp], #108 @ 0x6c │ │ │ │ + strheq ip, [fp], #96 @ 0x60 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r3, r0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r0, [pc, #136] @ 68c28 │ │ │ │ @@ -45760,18 +45760,18 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 68c04 │ │ │ │ - sbceq r8, fp, r8, lsr sp │ │ │ │ - sbceq ip, fp, r4, lsr #12 │ │ │ │ - sbceq r0, sp, ip, lsr #23 │ │ │ │ - ldrsheq r1, [sl], #212 @ 0xd4 │ │ │ │ + sbceq r8, fp, r8, ror sp │ │ │ │ + sbceq ip, fp, r4, ror #12 │ │ │ │ + sbceq r0, sp, ip, ror #23 │ │ │ │ + sbcseq r1, sl, r4, lsr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r1 │ │ │ │ mov ip, r0 │ │ │ │ ldr r1, [pc, #124] @ 68cd4 │ │ │ │ @@ -45803,19 +45803,19 @@ │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r5, #448] @ 0x1c0 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq ip, fp, ip, ror r5 │ │ │ │ - sbceq r8, fp, ip, ror ip │ │ │ │ - sbceq r0, sp, ip, ror #21 │ │ │ │ - sbceq ip, fp, r0, ror #10 │ │ │ │ + strheq ip, [fp], #92 @ 0x5c │ │ │ │ + strheq r8, [fp], #204 @ 0xcc │ │ │ │ + sbceq r0, sp, ip, lsr #22 │ │ │ │ sbceq ip, fp, r0, lsr #11 │ │ │ │ + sbceq ip, fp, r0, ror #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r6, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #316] @ 68e44 │ │ │ │ @@ -45895,25 +45895,25 @@ │ │ │ │ ldr r5, [r6, #380] @ 0x17c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ blx r5 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r8, fp, r8, asr #23 │ │ │ │ - sbceq ip, fp, ip, ror #9 │ │ │ │ - sbceq r0, sp, r0, lsr sl │ │ │ │ - sbceq r9, sp, r0, asr ip │ │ │ │ - strheq ip, [fp], #64 @ 0x40 │ │ │ │ - sbceq ip, fp, r0, lsr #9 │ │ │ │ + sbceq r8, fp, r8, lsl #24 │ │ │ │ + sbceq ip, fp, ip, lsr #10 │ │ │ │ + sbceq r0, sp, r0, ror sl │ │ │ │ + smulleq r9, sp, r0, ip │ │ │ │ + strdeq ip, [fp], #64 @ 0x40 │ │ │ │ + sbceq ip, fp, r0, ror #9 │ │ │ │ + sbceq ip, fp, ip, asr #9 │ │ │ │ + strheq ip, [fp], #72 @ 0x48 │ │ │ │ + ldrdeq r9, [sp], #196 @ 0xc4 │ │ │ │ sbceq ip, fp, ip, lsl #9 │ │ │ │ - sbceq ip, fp, r8, ror r4 │ │ │ │ - smulleq r9, sp, r4, ip │ │ │ │ - sbceq ip, fp, ip, asr #8 │ │ │ │ - sbceq ip, fp, ip, lsr r4 │ │ │ │ + sbceq ip, fp, ip, ror r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r8, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #324] @ 68fd4 │ │ │ │ @@ -45995,24 +45995,24 @@ │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r8 │ │ │ │ mov ip, lr │ │ │ │ ldr r2, [sp, #12] │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx ip │ │ │ │ - sbceq r8, fp, r0, asr #20 │ │ │ │ - strheq ip, [fp], #52 @ 0x34 │ │ │ │ - ldrsheq r7, [fp], #0 │ │ │ │ - sbceq r8, fp, r8, lsl #21 │ │ │ │ - sbceq ip, fp, ip, asr #6 │ │ │ │ - sbcseq r2, sl, r4, lsr #2 │ │ │ │ - sbceq ip, fp, r0, lsr #6 │ │ │ │ - sbceq ip, fp, r8, lsl r9 │ │ │ │ - strdeq sp, [fp], #112 @ 0x70 │ │ │ │ - ldrdeq ip, [fp], #36 @ 0x24 │ │ │ │ + sbceq r8, fp, r0, lsl #21 │ │ │ │ + strdeq ip, [fp], #52 @ 0x34 │ │ │ │ + sbcseq r7, fp, r0, lsr r1 │ │ │ │ + sbceq r8, fp, r8, asr #21 │ │ │ │ + sbceq ip, fp, ip, lsl #7 │ │ │ │ + sbcseq r2, sl, r4, ror #2 │ │ │ │ + sbceq ip, fp, r0, ror #6 │ │ │ │ + sbceq ip, fp, r8, asr r9 │ │ │ │ + sbceq sp, fp, r0, lsr r8 │ │ │ │ + sbceq ip, fp, r4, lsl r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #356] @ 6917c │ │ │ │ mov r5, r3 │ │ │ │ @@ -46103,22 +46103,22 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 69178 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r6, [sl, #-252] @ 0xffffff04 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - smulleq r8, fp, ip, r8 │ │ │ │ - sbceq ip, fp, r0, lsr r2 │ │ │ │ - sbcseq r6, fp, ip, asr #30 │ │ │ │ - sbceq r8, fp, r0, ror #17 │ │ │ │ - smullseq r1, sl, r8, pc @ │ │ │ │ - sbcseq r3, sp, ip, lsr fp │ │ │ │ - sbcseq r1, ip, r4, ror #9 │ │ │ │ - sbceq ip, fp, ip, ror #14 │ │ │ │ + ldrdeq r8, [fp], #140 @ 0x8c │ │ │ │ + sbceq ip, fp, r0, ror r2 │ │ │ │ + sbcseq r6, fp, ip, lsl #31 │ │ │ │ + sbceq r8, fp, r0, lsr #18 │ │ │ │ + ldrsbeq r1, [sl], #248 @ 0xf8 │ │ │ │ + sbcseq r3, sp, ip, ror fp │ │ │ │ + sbcseq r1, ip, r4, lsr #10 │ │ │ │ + sbceq ip, fp, ip, lsr #15 │ │ │ │ smlaltbeq r6, sl, r4, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr fp, [pc, #756] @ 694b4 │ │ │ │ mov r4, r1 │ │ │ │ @@ -46307,34 +46307,34 @@ │ │ │ │ bl 6f508 │ │ │ │ mov r0, r9 │ │ │ │ mov r1, sl │ │ │ │ bl 6faac │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ b 69370 │ │ │ │ - sbceq r8, fp, ip, lsl #14 │ │ │ │ - sbcseq r6, fp, ip, asr #27 │ │ │ │ - sbceq ip, fp, r4, lsr #1 │ │ │ │ - sbceq fp, fp, r8, ror #31 │ │ │ │ - ldrdeq fp, [fp], #240 @ 0xf0 │ │ │ │ - sbceq r8, fp, r0, asr #13 │ │ │ │ - sbceq fp, fp, r0, lsl #31 │ │ │ │ - sbcseq r1, sl, r8, asr sp │ │ │ │ - sbceq fp, fp, r4, asr pc │ │ │ │ - sbceq ip, fp, ip, asr #10 │ │ │ │ - sbceq sp, fp, r0, lsr #8 │ │ │ │ - sbceq fp, fp, r4, lsl #30 │ │ │ │ - strheq fp, [fp], #228 @ 0xe4 │ │ │ │ - sbceq r8, fp, r4, lsl #11 │ │ │ │ - sbcseq r1, sl, r8, lsr ip │ │ │ │ - ldrsbeq r3, [sp], #124 @ 0x7c │ │ │ │ - sbcseq r1, ip, r4, lsl #3 │ │ │ │ - sbceq ip, fp, ip, lsl #8 │ │ │ │ - sbceq sp, fp, r0, ror #5 │ │ │ │ - sbceq fp, fp, r4, asr #27 │ │ │ │ + sbceq r8, fp, ip, asr #14 │ │ │ │ + sbcseq r6, fp, ip, lsl #28 │ │ │ │ + sbceq ip, fp, r4, ror #1 │ │ │ │ + sbceq ip, fp, r8, lsr #32 │ │ │ │ + sbceq ip, fp, r0, lsl r0 │ │ │ │ + sbceq r8, fp, r0, lsl #14 │ │ │ │ + sbceq fp, fp, r0, asr #31 │ │ │ │ + smullseq r1, sl, r8, sp │ │ │ │ + smulleq fp, fp, r4, pc @ │ │ │ │ + sbceq ip, fp, ip, lsl #11 │ │ │ │ + sbceq sp, fp, r0, ror #8 │ │ │ │ + sbceq fp, fp, r4, asr #30 │ │ │ │ + strdeq fp, [fp], #228 @ 0xe4 │ │ │ │ + sbceq r8, fp, r4, asr #11 │ │ │ │ + sbcseq r1, sl, r8, ror ip │ │ │ │ + sbcseq r3, sp, ip, lsl r8 │ │ │ │ + sbcseq r1, ip, r4, asr #3 │ │ │ │ + sbceq ip, fp, ip, asr #8 │ │ │ │ + sbceq sp, fp, r0, lsr #6 │ │ │ │ + sbceq fp, fp, r4, lsl #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr ip, [pc, #428] @ 696c8 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [pc, #424] @ 696cc │ │ │ │ @@ -46442,24 +46442,24 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ b 695b0 │ │ │ │ mov r4, #0 │ │ │ │ b 69680 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r6, [sl, #-168] @ 0xffffff58 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq fp, fp, r8, ror #25 │ │ │ │ - sbceq r8, fp, r4, lsr #6 │ │ │ │ - sbceq r0, sp, r0, lsr #3 │ │ │ │ - sbceq r8, fp, r4, lsl #7 │ │ │ │ - sbceq fp, fp, r8, asr #24 │ │ │ │ - sbcseq r1, sl, r0, lsr #20 │ │ │ │ - sbceq fp, fp, ip, lsl ip │ │ │ │ - sbceq fp, fp, r0, ror #24 │ │ │ │ + sbceq fp, fp, r8, lsr #26 │ │ │ │ + sbceq r8, fp, r4, ror #6 │ │ │ │ + sbceq r0, sp, r0, ror #3 │ │ │ │ + sbceq r8, fp, r4, asr #7 │ │ │ │ + sbceq fp, fp, r8, lsl #25 │ │ │ │ + sbcseq r1, sl, r0, ror #20 │ │ │ │ + sbceq fp, fp, ip, asr ip │ │ │ │ + sbceq fp, fp, r0, lsr #25 │ │ │ │ cmpeq sl, r0, ror r9 │ │ │ │ - ldrdeq fp, [fp], #180 @ 0xb4 │ │ │ │ + sbceq fp, fp, r4, lsl ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #160] @ 697b0 │ │ │ │ ldr r5, [r0, #800] @ 0x320 │ │ │ │ ldr r0, [pc, #156] @ 697b4 │ │ │ │ @@ -46498,19 +46498,19 @@ │ │ │ │ str r7, [sp, #24] │ │ │ │ mov r2, r4 │ │ │ │ ldr r1, [r5, #592] @ 0x250 │ │ │ │ mov r3, r6 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx r1 │ │ │ │ - smulleq fp, fp, r4, fp @ │ │ │ │ - sbceq r8, fp, r0, asr #3 │ │ │ │ - sbceq r0, sp, ip, lsr #32 │ │ │ │ - smulleq r2, ip, r0, r4 │ │ │ │ - sbceq fp, fp, r0, ror #22 │ │ │ │ + ldrdeq fp, [fp], #180 @ 0xb4 │ │ │ │ + sbceq r8, fp, r0, lsl #4 │ │ │ │ + sbceq r0, sp, ip, rrx │ │ │ │ + ldrdeq r2, [ip], #64 @ 0x40 │ │ │ │ + sbceq fp, fp, r0, lsr #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #128] @ 6985c │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [pc, #124] @ 69860 │ │ │ │ @@ -46541,18 +46541,18 @@ │ │ │ │ str r7, [sp, #24] │ │ │ │ mov r2, r4 │ │ │ │ ldr r1, [r5, #580] @ 0x244 │ │ │ │ mov r3, r6 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx r1 │ │ │ │ - sbceq fp, fp, r4, ror #21 │ │ │ │ - strdeq r8, [fp], #4 │ │ │ │ - sbceq pc, ip, r0, ror #30 │ │ │ │ - strheq fp, [fp], #160 @ 0xa0 │ │ │ │ + sbceq fp, fp, r4, lsr #22 │ │ │ │ + sbceq r8, fp, r4, lsr r1 │ │ │ │ + sbceq pc, ip, r0, lsr #31 │ │ │ │ + strdeq fp, [fp], #160 @ 0xa0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #188] @ 69948 │ │ │ │ @@ -46600,21 +46600,21 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ mov ip, lr │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx ip │ │ │ │ - sbceq r8, fp, ip, asr #32 │ │ │ │ - sbceq fp, fp, r4, asr sl │ │ │ │ - sbcseq r6, fp, r4, lsl #14 │ │ │ │ - smulleq r8, fp, ip, r0 │ │ │ │ - sbceq fp, fp, r0, ror #18 │ │ │ │ - sbceq fp, fp, r0, asr r9 │ │ │ │ - sbceq fp, fp, r8, ror #19 │ │ │ │ + sbceq r8, fp, ip, lsl #1 │ │ │ │ + smulleq fp, fp, r4, sl @ │ │ │ │ + sbcseq r6, fp, r4, asr #14 │ │ │ │ + ldrdeq r8, [fp], #12 │ │ │ │ + sbceq fp, fp, r0, lsr #19 │ │ │ │ + smulleq fp, fp, r0, r9 @ │ │ │ │ + sbceq fp, fp, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #28 │ │ │ │ subs r5, r1, #0 │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ @@ -46708,24 +46708,24 @@ │ │ │ │ mov r0, r7 │ │ │ │ blx r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 69a30 │ │ │ │ - sbceq fp, fp, r8, asr #18 │ │ │ │ - sbceq r7, fp, r0, lsr #30 │ │ │ │ - smulleq pc, ip, ip, sp @ │ │ │ │ - strheq r8, [sp], #252 @ 0xfc │ │ │ │ - sbceq fp, fp, ip, lsl r9 │ │ │ │ - sbceq fp, fp, r4, ror #15 │ │ │ │ - sbceq fp, fp, ip, asr #15 │ │ │ │ - sbceq ip, fp, r4, asr #24 │ │ │ │ - sbceq ip, fp, r4, lsr ip │ │ │ │ - sbceq fp, fp, ip, ror #16 │ │ │ │ + sbceq fp, fp, r8, lsl #19 │ │ │ │ + sbceq r7, fp, r0, ror #30 │ │ │ │ + ldrdeq pc, [ip], #220 @ 0xdc │ │ │ │ + strdeq r8, [sp], #252 @ 0xfc │ │ │ │ + sbceq fp, fp, ip, asr r9 │ │ │ │ + sbceq fp, fp, r4, lsr #16 │ │ │ │ + sbceq fp, fp, ip, lsl #16 │ │ │ │ + sbceq ip, fp, r4, lsl #25 │ │ │ │ + sbceq ip, fp, r4, ror ip │ │ │ │ + sbceq fp, fp, ip, lsr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 69b98 │ │ │ │ @@ -46748,18 +46748,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #84] @ 0x54 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - smulleq r7, fp, r8, sp │ │ │ │ - strdeq fp, [fp], #116 @ 0x74 │ │ │ │ - sbceq pc, ip, ip, lsl #24 │ │ │ │ - sbceq ip, fp, r4, ror #28 │ │ │ │ + ldrdeq r7, [fp], #216 @ 0xd8 │ │ │ │ + sbceq fp, fp, r4, lsr r8 │ │ │ │ + sbceq pc, ip, ip, asr #24 │ │ │ │ + sbceq ip, fp, r4, lsr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #156] @ 69c64 │ │ │ │ @@ -46799,20 +46799,20 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ mov ip, lr │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx ip │ │ │ │ - sbceq r7, fp, r0, lsl sp │ │ │ │ - sbceq fp, fp, r4, lsl #15 │ │ │ │ - sbcseq r6, fp, ip, asr #7 │ │ │ │ - sbcseq r2, fp, r8, asr #4 │ │ │ │ - ldrsbeq r2, [sp], #252 @ 0xfc │ │ │ │ - sbceq fp, fp, ip, lsr r7 │ │ │ │ + sbceq r7, fp, r0, asr sp │ │ │ │ + sbceq fp, fp, r4, asr #15 │ │ │ │ + sbcseq r6, fp, ip, lsl #8 │ │ │ │ + sbcseq r2, fp, r8, lsl #5 │ │ │ │ + sbcseq r3, sp, ip, lsl r0 │ │ │ │ + sbceq fp, fp, ip, ror r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r4, r1, #0 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ ldr r1, [pc, #160] @ 69d3c │ │ │ │ @@ -46853,20 +46853,20 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ mov ip, lr │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx ip │ │ │ │ - ldrdeq fp, [fp], #104 @ 0x68 │ │ │ │ - sbceq r7, fp, r8, lsr ip │ │ │ │ - ldrsheq r6, [fp], #36 @ 0x24 │ │ │ │ - sbcseq r7, fp, ip, lsr sp │ │ │ │ - sbceq fp, fp, r0, lsl #13 │ │ │ │ - sbcseq pc, ip, r8, asr sp @ │ │ │ │ + sbceq fp, fp, r8, lsl r7 │ │ │ │ + sbceq r7, fp, r8, ror ip │ │ │ │ + sbcseq r6, fp, r4, lsr r3 │ │ │ │ + sbcseq r7, fp, ip, ror sp │ │ │ │ + sbceq fp, fp, r0, asr #13 │ │ │ │ + smullseq pc, ip, r8, sp @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #120] @ 69dec │ │ │ │ @@ -46897,18 +46897,18 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r7, fp, r4, ror #22 │ │ │ │ - sbceq fp, fp, r0, lsl r6 │ │ │ │ - ldrdeq pc, [ip], #152 @ 0x98 │ │ │ │ - strdeq fp, [fp], #92 @ 0x5c │ │ │ │ + sbceq r7, fp, r4, lsr #23 │ │ │ │ + sbceq fp, fp, r0, asr r6 │ │ │ │ + sbceq pc, ip, r8, lsl sl @ │ │ │ │ + sbceq fp, fp, ip, lsr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r9, [r0, #800] @ 0x320 │ │ │ │ mov r7, r1 │ │ │ │ ldr r0, [pc, #276] @ 69f30 │ │ │ │ @@ -46978,21 +46978,21 @@ │ │ │ │ mov r0, r9 │ │ │ │ mov ip, lr │ │ │ │ add sp, sp, #4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx ip │ │ │ │ bl 70000 │ │ │ │ b 69ed8 │ │ │ │ - strheq r7, [fp], #164 @ 0xa4 │ │ │ │ - sbceq fp, fp, r4, lsl #11 │ │ │ │ - sbcseq r6, fp, ip, ror #2 │ │ │ │ - sbcseq r7, sl, r0, asr #9 │ │ │ │ - sbceq ip, fp, ip, lsr sl │ │ │ │ - sbceq pc, fp, ip, asr fp @ │ │ │ │ - ldrdeq fp, [fp], #72 @ 0x48 │ │ │ │ + strdeq r7, [fp], #164 @ 0xa4 │ │ │ │ + sbceq fp, fp, r4, asr #11 │ │ │ │ + sbcseq r6, fp, ip, lsr #3 │ │ │ │ + sbcseq r7, sl, r0, lsl #10 │ │ │ │ + sbceq ip, fp, ip, ror sl │ │ │ │ + smulleq pc, fp, ip, fp @ │ │ │ │ + sbceq fp, fp, r8, lsl r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #152] @ 6a004 │ │ │ │ @@ -47031,19 +47031,19 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r7, fp, ip, ror #18 │ │ │ │ - sbceq fp, fp, r4, ror #8 │ │ │ │ - ldrdeq pc, [ip], #124 @ 0x7c │ │ │ │ - sbcseq r5, fp, ip, lsl #22 │ │ │ │ - smullseq ip, r9, r0, r0 │ │ │ │ + sbceq r7, fp, ip, lsr #19 │ │ │ │ + sbceq fp, fp, r4, lsr #9 │ │ │ │ + sbceq pc, ip, ip, lsl r8 @ │ │ │ │ + sbcseq r5, fp, ip, asr #22 │ │ │ │ + ldrsbeq ip, [r9], #0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6a0a8 │ │ │ │ @@ -47072,18 +47072,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r7, fp, r0, lsr #17 │ │ │ │ - strheq fp, [fp], #48 @ 0x30 │ │ │ │ - sbceq pc, ip, r4, lsl r7 @ │ │ │ │ - sbcseq fp, r9, r0, ror #31 │ │ │ │ + sbceq r7, fp, r0, ror #17 │ │ │ │ + strdeq fp, [fp], #48 @ 0x30 │ │ │ │ + sbceq pc, ip, r4, asr r7 @ │ │ │ │ + sbcseq ip, r9, r0, lsr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r0, [pc, #112] @ 6a148 │ │ │ │ @@ -47112,18 +47112,18 @@ │ │ │ │ blx r3 │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 73b30 │ │ │ │ bl 6f948 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r7, fp, r0, lsl #16 │ │ │ │ - sbceq fp, fp, r8, lsr #6 │ │ │ │ - sbceq pc, ip, r0, ror r6 @ │ │ │ │ - sbceq fp, fp, r4, lsl r3 │ │ │ │ + sbceq r7, fp, r0, asr #16 │ │ │ │ + sbceq fp, fp, r8, ror #6 │ │ │ │ + strheq pc, [ip], #96 @ 0x60 @ │ │ │ │ + sbceq fp, fp, r4, asr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #92] @ 6a1d4 │ │ │ │ @@ -47147,18 +47147,18 @@ │ │ │ │ bl 6efd8 │ │ │ │ ldr r3, [r5, #520] @ 0x208 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r7, fp, r0, ror #14 │ │ │ │ - sbceq fp, fp, r4, lsr #5 │ │ │ │ - ldrdeq pc, [ip], #84 @ 0x54 │ │ │ │ - ldrsbeq ip, [r9], #40 @ 0x28 │ │ │ │ + sbceq r7, fp, r0, lsr #15 │ │ │ │ + sbceq fp, fp, r4, ror #5 │ │ │ │ + sbceq pc, ip, r4, lsl r6 @ │ │ │ │ + sbcseq ip, r9, r8, lsl r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #128] @ 6a284 │ │ │ │ @@ -47191,19 +47191,19 @@ │ │ │ │ ldr r3, [r6, #524] @ 0x20c │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - ldrdeq r7, [fp], #100 @ 0x64 │ │ │ │ - sbceq fp, fp, r4, lsr #4 │ │ │ │ - sbceq pc, ip, r4, asr #10 │ │ │ │ - sbceq fp, fp, r8, lsl #4 │ │ │ │ - sbcseq ip, r9, ip, lsr #4 │ │ │ │ + sbceq r7, fp, r4, lsl r7 │ │ │ │ + sbceq fp, fp, r4, ror #4 │ │ │ │ + sbceq pc, ip, r4, lsl #11 │ │ │ │ + sbceq fp, fp, r8, asr #4 │ │ │ │ + sbcseq ip, r9, ip, ror #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r3, r0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r0, [pc, #228] @ 6a39c │ │ │ │ @@ -47261,19 +47261,19 @@ │ │ │ │ mov r0, r7 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx r3 │ │ │ │ bl 70000 │ │ │ │ b 6a324 │ │ │ │ bl 70000 │ │ │ │ b 6a36c │ │ │ │ - sbceq r7, fp, r0, lsr #12 │ │ │ │ - smulleq fp, fp, r0, r1 @ │ │ │ │ - ldrsbeq r5, [fp], #204 @ 0xcc │ │ │ │ - sbceq fp, fp, r4, ror r1 │ │ │ │ - sbceq fp, fp, r4, asr #2 │ │ │ │ + sbceq r7, fp, r0, ror #12 │ │ │ │ + ldrdeq fp, [fp], #16 │ │ │ │ + sbcseq r5, fp, ip, lsl sp │ │ │ │ + strheq fp, [fp], #20 │ │ │ │ + sbceq fp, fp, r4, lsl #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ ldrd r4, [sp, #88] @ 0x58 │ │ │ │ subs r6, r1, #0 │ │ │ │ @@ -47371,26 +47371,26 @@ │ │ │ │ ldr r4, [r5, #396] @ 0x18c │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ blx r4 │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq fp, fp, r4, lsl #1 │ │ │ │ - ldrdeq r7, [fp], #68 @ 0x44 │ │ │ │ - sbceq pc, ip, r0, asr r3 @ │ │ │ │ - sbceq r8, sp, r0, ror r5 │ │ │ │ - sbceq fp, fp, r8, asr r0 │ │ │ │ - sbceq ip, fp, r8, ror r2 │ │ │ │ - sbceq fp, fp, ip, lsl r0 │ │ │ │ - sbceq sl, fp, ip, lsl #27 │ │ │ │ - sbceq sl, fp, r8, ror sp │ │ │ │ - strdeq ip, [fp], #20 │ │ │ │ - sbceq ip, fp, r4, ror #3 │ │ │ │ - sbceq sl, fp, ip, lsl lr │ │ │ │ + sbceq fp, fp, r4, asr #1 │ │ │ │ + sbceq r7, fp, r4, lsl r5 │ │ │ │ + smulleq pc, ip, r0, r3 @ │ │ │ │ + strheq r8, [sp], #80 @ 0x50 │ │ │ │ + smulleq fp, fp, r8, r0 @ │ │ │ │ + strheq ip, [fp], #40 @ 0x28 │ │ │ │ + sbceq fp, fp, ip, asr r0 │ │ │ │ + sbceq sl, fp, ip, asr #27 │ │ │ │ + strheq sl, [fp], #216 @ 0xd8 │ │ │ │ + sbceq ip, fp, r4, lsr r2 │ │ │ │ + sbceq ip, fp, r4, lsr #4 │ │ │ │ + sbceq sl, fp, ip, asr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ mov r4, r0 │ │ │ │ ldr r1, [pc, #120] @ 6a61c │ │ │ │ @@ -47421,18 +47421,18 @@ │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 75788 │ │ │ │ - sbceq sl, fp, r0, lsl #30 │ │ │ │ - sbceq r7, fp, r0, lsr #7 │ │ │ │ - ldrsheq r5, [fp], #148 @ 0x94 │ │ │ │ - sbceq r7, fp, r8, lsr #13 │ │ │ │ + sbceq sl, fp, r0, asr #30 │ │ │ │ + sbceq r7, fp, r0, ror #7 │ │ │ │ + sbcseq r5, fp, r4, lsr sl │ │ │ │ + sbceq r7, fp, r8, ror #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr sl, [r0, #800] @ 0x320 │ │ │ │ mov r9, r1 │ │ │ │ mov r8, r0 │ │ │ │ @@ -47495,20 +47495,20 @@ │ │ │ │ bl 6f4a4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 75788 │ │ │ │ bl 70000 │ │ │ │ b 6a6dc │ │ │ │ - sbceq sl, fp, r8, ror #28 │ │ │ │ - strdeq r7, [fp], #36 @ 0x24 │ │ │ │ - sbcseq r5, fp, r4, asr #18 │ │ │ │ - strdeq r7, [fp], #88 @ 0x58 │ │ │ │ - sbceq r7, fp, r0, lsr r6 │ │ │ │ - strdeq sl, [fp], #216 @ 0xd8 │ │ │ │ + sbceq sl, fp, r8, lsr #29 │ │ │ │ + sbceq r7, fp, r4, lsr r3 │ │ │ │ + sbcseq r5, fp, r4, lsl #19 │ │ │ │ + sbceq r7, fp, r8, lsr r6 │ │ │ │ + sbceq r7, fp, r0, ror r6 │ │ │ │ + sbceq sl, fp, r8, lsr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ mov r4, r0 │ │ │ │ ldr r1, [pc, #120] @ 6a7f4 │ │ │ │ @@ -47539,18 +47539,18 @@ │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 75604 │ │ │ │ - sbceq sl, fp, r0, ror sp │ │ │ │ - sbceq r7, fp, r8, asr r1 │ │ │ │ - sbcseq r5, fp, ip, lsl r8 │ │ │ │ - ldrdeq r7, [fp], #64 @ 0x40 │ │ │ │ + strheq sl, [fp], #208 @ 0xd0 │ │ │ │ + smulleq r7, fp, r8, r1 │ │ │ │ + sbcseq r5, fp, ip, asr r8 │ │ │ │ + sbceq r7, fp, r0, lsl r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #324] @ 6a968 │ │ │ │ @@ -47632,24 +47632,24 @@ │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #40] @ 6a98c │ │ │ │ add r0, pc, r0 │ │ │ │ b 6a8a4 │ │ │ │ - sbceq r7, fp, ip, lsr #1 │ │ │ │ - ldrdeq sl, [fp], #200 @ 0xc8 │ │ │ │ - sbceq lr, ip, r4, lsl pc │ │ │ │ - sbceq r1, sp, r0, ror #5 │ │ │ │ - ldrdeq fp, [ip], #104 @ 0x68 │ │ │ │ - sbceq sl, fp, r0, ror #24 │ │ │ │ - sbceq sl, fp, r0, asr ip │ │ │ │ - sbceq sl, fp, r0, asr #24 │ │ │ │ - sbceq sl, fp, r0, lsr ip │ │ │ │ - sbceq r7, fp, r4, ror #8 │ │ │ │ + sbceq r7, fp, ip, ror #1 │ │ │ │ + sbceq sl, fp, r8, lsl sp │ │ │ │ + sbceq lr, ip, r4, asr pc │ │ │ │ + sbceq r1, sp, r0, lsr #6 │ │ │ │ + sbceq fp, ip, r8, lsl r7 │ │ │ │ + sbceq sl, fp, r0, lsr #25 │ │ │ │ + smulleq sl, fp, r0, ip │ │ │ │ + sbceq sl, fp, r0, lsl #25 │ │ │ │ + sbceq sl, fp, r0, ror ip │ │ │ │ + sbceq r7, fp, r4, lsr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #156] @ 6aa4c │ │ │ │ @@ -47689,19 +47689,19 @@ │ │ │ │ beq 6aa44 │ │ │ │ bl 6f80c │ │ │ │ ldr r0, [r4] │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r6, fp, r8, lsr #30 │ │ │ │ - sbceq sl, fp, ip, lsl #23 │ │ │ │ - smulleq lr, ip, r8, sp │ │ │ │ - sbcseq r4, fp, r0, lsr #26 │ │ │ │ - sbceq r1, ip, ip, ror r1 │ │ │ │ + sbceq r6, fp, r8, ror #30 │ │ │ │ + sbceq sl, fp, ip, asr #23 │ │ │ │ + ldrdeq lr, [ip], #216 @ 0xd8 │ │ │ │ + sbcseq r4, fp, r0, ror #26 │ │ │ │ + strheq r1, [ip], #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r0 │ │ │ │ ldr r1, [pc, #144] @ 6ab10 │ │ │ │ @@ -47738,18 +47738,18 @@ │ │ │ │ bl 6f4a4 │ │ │ │ tst r4, #1 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ bl 6ee10 │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r6, #864] @ 0x360 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq r5, fp, r0, ror #31 │ │ │ │ - sbceq r6, fp, r4, asr lr │ │ │ │ - sbceq lr, ip, r8, asr #25 │ │ │ │ - sbceq r5, sp, r4, lsl #6 │ │ │ │ + sbceq r6, fp, r0, lsr #32 │ │ │ │ + smulleq r6, fp, r4, lr │ │ │ │ + sbceq lr, ip, r8, lsl #26 │ │ │ │ + sbceq r5, sp, r4, asr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #232] @ 6ac28 │ │ │ │ @@ -47808,22 +47808,22 @@ │ │ │ │ ldr r6, [r7, #404] @ 0x194 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ blx r6 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ b 6f4a4 │ │ │ │ - smulleq r6, fp, r0, sp │ │ │ │ - sbceq sl, fp, ip, lsl #20 │ │ │ │ - strdeq lr, [ip], #188 @ 0xbc │ │ │ │ - sbceq r0, sp, r8, asr #31 │ │ │ │ - sbcseq r2, sp, r8, asr r0 │ │ │ │ - sbcseq pc, fp, r0, lsl #20 │ │ │ │ - smulleq sl, fp, r4, r9 │ │ │ │ - sbceq sl, fp, r8, lsl #19 │ │ │ │ + ldrdeq r6, [fp], #208 @ 0xd0 │ │ │ │ + sbceq sl, fp, ip, asr #20 │ │ │ │ + sbceq lr, ip, ip, lsr ip │ │ │ │ + sbceq r1, sp, r8 │ │ │ │ + smullseq r2, sp, r8, r0 │ │ │ │ + sbcseq pc, fp, r0, asr #20 │ │ │ │ + ldrdeq sl, [fp], #148 @ 0x94 │ │ │ │ + sbceq sl, fp, r8, asr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [pc, #288] @ 6ad88 │ │ │ │ @@ -47896,22 +47896,22 @@ │ │ │ │ mov r0, r7 │ │ │ │ blx r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 6ad1c │ │ │ │ - sbceq r6, fp, r8, ror #24 │ │ │ │ - sbceq r1, sp, r4, lsl #18 │ │ │ │ - ldrdeq lr, [ip], #160 @ 0xa0 │ │ │ │ - sbceq pc, ip, ip, lsr #1 │ │ │ │ - strheq sl, [fp], #140 @ 0x8c │ │ │ │ - sbceq sl, fp, r8, lsr #12 │ │ │ │ - strheq fp, [fp], #148 @ 0x94 │ │ │ │ - sbceq sl, fp, r4, asr r7 │ │ │ │ + sbceq r6, fp, r8, lsr #25 │ │ │ │ + sbceq r1, sp, r4, asr #18 │ │ │ │ + sbceq lr, ip, r0, lsl fp │ │ │ │ + sbceq pc, ip, ip, ror #1 │ │ │ │ + strdeq sl, [fp], #140 @ 0x8c │ │ │ │ + sbceq sl, fp, r8, ror #12 │ │ │ │ + strdeq fp, [fp], #148 @ 0x94 │ │ │ │ + smulleq sl, fp, r4, r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #156] @ 6ae64 │ │ │ │ @@ -47951,20 +47951,20 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ blx r8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r6, fp, r0, lsl fp │ │ │ │ - sbceq sl, fp, r4, asr #15 │ │ │ │ - sbceq lr, ip, r0, lsl #19 │ │ │ │ - sbceq sl, fp, r8, lsr r3 │ │ │ │ - smulleq sl, fp, r0, r7 │ │ │ │ - sbceq sl, fp, ip, asr r8 │ │ │ │ + sbceq r6, fp, r0, asr fp │ │ │ │ + sbceq sl, fp, r4, lsl #16 │ │ │ │ + sbceq lr, ip, r0, asr #19 │ │ │ │ + sbceq sl, fp, r8, ror r3 │ │ │ │ + ldrdeq sl, [fp], #112 @ 0x70 │ │ │ │ + smulleq sl, fp, ip, r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3912] @ 0xf48 │ │ │ │ ldr r5, [r0, #800] @ 0x320 │ │ │ │ ldr r0, [pc, #176] @ 6af48 │ │ │ │ ldr r3, [pc, #176] @ 6af4c │ │ │ │ @@ -48010,18 +48010,18 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 6af44 │ │ │ │ add sp, sp, #168 @ 0xa8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq sl, r0, ror #2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strdeq pc, [ip], #252 @ 0xfc │ │ │ │ - sbceq r6, fp, ip, lsl #20 │ │ │ │ - sbceq lr, ip, r8, lsl #17 │ │ │ │ - sbcseq r1, ip, r0, lsr #20 │ │ │ │ + sbceq r0, sp, ip, lsr r0 │ │ │ │ + sbceq r6, fp, ip, asr #20 │ │ │ │ + sbceq lr, ip, r8, asr #17 │ │ │ │ + sbcseq r1, ip, r0, ror #20 │ │ │ │ ldrdeq r5, [sl, #-8] │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r3, r0 │ │ │ │ mov r6, r1 │ │ │ │ @@ -48070,19 +48070,19 @@ │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r8 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 6b018 │ │ │ │ - sbceq r6, fp, r4, asr r9 │ │ │ │ - sbceq sl, fp, ip, lsr #12 │ │ │ │ - sbceq lr, ip, r4, asr #15 │ │ │ │ - sbceq sl, fp, r4, lsl r6 │ │ │ │ - sbceq lr, ip, r4, lsl #27 │ │ │ │ + smulleq r6, fp, r4, r9 │ │ │ │ + sbceq sl, fp, ip, ror #12 │ │ │ │ + sbceq lr, ip, r4, lsl #16 │ │ │ │ + sbceq sl, fp, r4, asr r6 │ │ │ │ + sbceq lr, ip, r4, asr #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #84] @ 6b0c8 │ │ │ │ @@ -48104,18 +48104,18 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 70060 │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 73ff4 │ │ │ │ - sbceq r6, fp, r4, ror #16 │ │ │ │ - sbceq sl, fp, ip, asr r5 │ │ │ │ - ldrdeq lr, [ip], #100 @ 0x64 │ │ │ │ - sbcseq r6, fp, r8, asr #24 │ │ │ │ + sbceq r6, fp, r4, lsr #17 │ │ │ │ + smulleq sl, fp, ip, r5 │ │ │ │ + sbceq lr, ip, r4, lsl r7 │ │ │ │ + sbcseq r6, fp, r8, lsl #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #160] @ 6b198 │ │ │ │ @@ -48156,19 +48156,19 @@ │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 73f48 │ │ │ │ - sbceq sl, fp, ip, ror #9 │ │ │ │ - ldrdeq r6, [fp], #124 @ 0x7c │ │ │ │ - sbceq lr, ip, r0, asr r6 │ │ │ │ - sbceq r6, fp, r4, lsr r8 │ │ │ │ - strheq sl, [fp], #68 @ 0x44 │ │ │ │ + sbceq sl, fp, ip, lsr #10 │ │ │ │ + sbceq r6, fp, ip, lsl r8 │ │ │ │ + smulleq lr, ip, r0, r6 │ │ │ │ + sbceq r6, fp, r4, ror r8 │ │ │ │ + strdeq sl, [fp], #68 @ 0x44 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #84] @ 6b220 │ │ │ │ @@ -48190,18 +48190,18 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 70060 │ │ │ │ bl 6f708 │ │ │ │ mov r0, r4 │ │ │ │ bl 74240 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r6, fp, ip, lsl #14 │ │ │ │ - sbceq sl, fp, r0, lsr r4 │ │ │ │ - sbceq lr, ip, ip, ror r5 │ │ │ │ - sbcseq r4, fp, ip, lsr #17 │ │ │ │ + sbceq r6, fp, ip, asr #14 │ │ │ │ + sbceq sl, fp, r0, ror r4 │ │ │ │ + strheq lr, [ip], #92 @ 0x5c │ │ │ │ + sbcseq r4, fp, ip, ror #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #156] @ 6b2ec │ │ │ │ @@ -48241,19 +48241,19 @@ │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 741b8 │ │ │ │ - sbceq sl, fp, r8, asr #7 │ │ │ │ - sbceq r6, fp, r4, lsl #13 │ │ │ │ - strdeq lr, [ip], #72 @ 0x48 │ │ │ │ - ldrdeq r6, [fp], #108 @ 0x6c │ │ │ │ - strheq r6, [fp], #156 @ 0x9c │ │ │ │ + sbceq sl, fp, r8, lsl #8 │ │ │ │ + sbceq r6, fp, r4, asr #13 │ │ │ │ + sbceq lr, ip, r8, lsr r5 │ │ │ │ + sbceq r6, fp, ip, lsl r7 │ │ │ │ + strdeq r6, [fp], #156 @ 0x9c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3512] @ 0xdb8 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #432] @ 6b4cc │ │ │ │ subs r4, r3, #0 │ │ │ │ @@ -48363,23 +48363,23 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 6b4c8 │ │ │ │ add sp, sp, #548 @ 0x224 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r4, [sl, #-196] @ 0xffffff3c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq sl, fp, ip, lsr #5 │ │ │ │ - sbceq r6, fp, r4, asr r5 │ │ │ │ - ldrdeq lr, [ip], #48 @ 0x30 │ │ │ │ - sbcseq r5, sl, r0, ror pc │ │ │ │ - sbceq fp, fp, ip, ror #9 │ │ │ │ - sbcseq r3, fp, r8, lsr r4 │ │ │ │ - strheq r9, [fp], #252 @ 0xfc │ │ │ │ - sbceq sl, fp, r8, lsr #4 │ │ │ │ - sbceq sl, fp, r8, lsl #4 │ │ │ │ + sbceq sl, fp, ip, ror #5 │ │ │ │ + smulleq r6, fp, r4, r5 │ │ │ │ + sbceq lr, ip, r0, lsl r4 │ │ │ │ + ldrheq r5, [sl], #240 @ 0xf0 │ │ │ │ + sbceq fp, fp, ip, lsr #10 │ │ │ │ + sbcseq r3, fp, r8, ror r4 │ │ │ │ + strdeq r9, [fp], #252 @ 0xfc │ │ │ │ + sbceq sl, fp, r8, ror #4 │ │ │ │ + sbceq sl, fp, r8, asr #4 │ │ │ │ cmpeq sl, r4, asr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r9, [r0, #800] @ 0x320 │ │ │ │ mov r8, r1 │ │ │ │ @@ -48436,20 +48436,20 @@ │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r9 │ │ │ │ blx r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 6b5cc │ │ │ │ - strheq r6, [fp], #60 @ 0x3c │ │ │ │ - sbceq sl, fp, r0, lsr r1 │ │ │ │ - sbceq lr, ip, ip, lsr #4 │ │ │ │ - sbcseq r5, sl, ip, asr #27 │ │ │ │ - sbceq sl, fp, r0, lsl #2 │ │ │ │ - sbcseq r0, sl, ip, asr #22 │ │ │ │ + strdeq r6, [fp], #60 @ 0x3c │ │ │ │ + sbceq sl, fp, r0, ror r1 │ │ │ │ + sbceq lr, ip, ip, ror #4 │ │ │ │ + sbcseq r5, sl, ip, lsl #28 │ │ │ │ + sbceq sl, fp, r0, asr #2 │ │ │ │ + sbcseq r0, sl, ip, lsl #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r9, [r0, #800] @ 0x320 │ │ │ │ mov r7, r1 │ │ │ │ ldr r0, [pc, #260] @ 6b734 │ │ │ │ @@ -48515,21 +48515,21 @@ │ │ │ │ mov r0, r9 │ │ │ │ blx r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 6b700 │ │ │ │ - sbceq r6, fp, r0, lsr #5 │ │ │ │ - sbceq sl, fp, r0, asr #32 │ │ │ │ - sbceq lr, ip, r0, lsl r1 │ │ │ │ - ldrheq r5, [sl], #192 @ 0xc0 │ │ │ │ - sbceq fp, fp, ip, lsr #4 │ │ │ │ - sbceq r9, fp, r8, ror #31 │ │ │ │ - ldrdeq r9, [fp], #240 @ 0xf0 │ │ │ │ + sbceq r6, fp, r0, ror #5 │ │ │ │ + sbceq sl, fp, r0, lsl #1 │ │ │ │ + sbceq lr, ip, r0, asr r1 │ │ │ │ + ldrsheq r5, [sl], #192 @ 0xc0 │ │ │ │ + sbceq fp, fp, ip, ror #4 │ │ │ │ + sbceq sl, fp, r8, lsr #32 │ │ │ │ + sbceq sl, fp, r0, lsl r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #156] @ 6b80c │ │ │ │ @@ -48569,20 +48569,20 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ blx r8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r6, fp, r8, ror #2 │ │ │ │ - sbceq r9, fp, r0, lsr #30 │ │ │ │ - ldrdeq sp, [ip], #248 @ 0xf8 │ │ │ │ - smulleq r9, fp, r0, r9 │ │ │ │ - sbceq r9, fp, ip, ror #29 │ │ │ │ - strheq r9, [fp], #228 @ 0xe4 │ │ │ │ + sbceq r6, fp, r8, lsr #3 │ │ │ │ + sbceq r9, fp, r0, ror #30 │ │ │ │ + sbceq lr, ip, r8, lsl r0 │ │ │ │ + ldrdeq r9, [fp], #144 @ 0x90 │ │ │ │ + sbceq r9, fp, ip, lsr #30 │ │ │ │ + strdeq r9, [fp], #228 @ 0xe4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 6b89c │ │ │ │ @@ -48605,18 +48605,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #312] @ 0x138 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - smulleq r6, fp, r4, r0 │ │ │ │ - sbceq r9, fp, r0, ror lr │ │ │ │ - sbceq sp, ip, r8, lsl #30 │ │ │ │ - ldrsbeq sl, [r9], #116 @ 0x74 │ │ │ │ + ldrdeq r6, [fp], #4 │ │ │ │ + strheq r9, [fp], #224 @ 0xe0 │ │ │ │ + sbceq sp, ip, r8, asr #30 │ │ │ │ + sbcseq sl, r9, r4, lsl r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ add r5, r0, #812 @ 0x32c │ │ │ │ ldr r6, [r0, #800] @ 0x320 │ │ │ │ mov r7, r1 │ │ │ │ @@ -48687,19 +48687,19 @@ │ │ │ │ ldr r0, [pc, #36] @ 6b9f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 6f508 │ │ │ │ mov r0, r5 │ │ │ │ bl 71f98 │ │ │ │ bl 6f708 │ │ │ │ b 6b9a8 │ │ │ │ - sbceq r9, fp, r0, ror sp │ │ │ │ - sbceq r5, fp, r0, ror pc │ │ │ │ - sbceq sp, ip, ip, ror #27 │ │ │ │ - ldrheq sl, [r9], #96 @ 0x60 │ │ │ │ - sbcseq sl, r9, r8, ror r6 │ │ │ │ + strheq r9, [fp], #208 @ 0xd0 │ │ │ │ + strheq r5, [fp], #240 @ 0xf0 │ │ │ │ + sbceq sp, ip, ip, lsr #28 │ │ │ │ + ldrsheq sl, [r9], #96 @ 0x60 │ │ │ │ + ldrheq sl, [r9], #104 @ 0x68 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #196] @ 6badc │ │ │ │ @@ -48749,21 +48749,21 @@ │ │ │ │ ldr r6, [r7, #296] @ 0x128 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ blx r6 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ - strheq r5, [fp], #232 @ 0xe8 │ │ │ │ - sbceq r9, fp, r8, asr #25 │ │ │ │ - sbceq sp, ip, r8, lsr #26 │ │ │ │ - sbcseq r5, sl, r8, asr #17 │ │ │ │ - strheq r4, [ip], #4 │ │ │ │ - strheq r9, [fp], #184 @ 0xb8 │ │ │ │ - sbceq r9, fp, r8, asr #24 │ │ │ │ + strdeq r5, [fp], #232 @ 0xe8 │ │ │ │ + sbceq r9, fp, r8, lsl #26 │ │ │ │ + sbceq sp, ip, r8, ror #26 │ │ │ │ + sbcseq r5, sl, r8, lsl #18 │ │ │ │ + strdeq r4, [ip], #4 │ │ │ │ + strdeq r9, [fp], #184 @ 0xb8 │ │ │ │ + sbceq r9, fp, r8, lsl #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 6bb70 │ │ │ │ @@ -48786,18 +48786,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #292] @ 0x124 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r5, fp, r0, asr #27 │ │ │ │ - ldrdeq r9, [fp], #188 @ 0xbc │ │ │ │ - sbceq sp, ip, r4, lsr ip │ │ │ │ - sbcseq sl, r9, r0, lsl #10 │ │ │ │ + sbceq r5, fp, r0, lsl #28 │ │ │ │ + sbceq r9, fp, ip, lsl ip │ │ │ │ + sbceq sp, ip, r4, ror ip │ │ │ │ + sbcseq sl, r9, r0, asr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r3, r0 │ │ │ │ strh r1, [sp, #4] │ │ │ │ @@ -48822,18 +48822,18 @@ │ │ │ │ ldr r3, [r4, #280] @ 0x118 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ bl 6f4a4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq r5, fp, r4, lsr sp │ │ │ │ - sbceq r9, fp, r0, ror #22 │ │ │ │ - sbceq sp, ip, r8, lsr #23 │ │ │ │ - sbceq r9, fp, r8, asr #22 │ │ │ │ + sbceq r5, fp, r4, ror sp │ │ │ │ + sbceq r9, fp, r0, lsr #23 │ │ │ │ + sbceq sp, ip, r8, ror #23 │ │ │ │ + sbceq r9, fp, r8, lsl #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 6bc88 │ │ │ │ @@ -48856,18 +48856,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #276] @ 0x114 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r5, fp, r8, lsr #25 │ │ │ │ - sbceq r9, fp, ip, ror #21 │ │ │ │ - sbceq sp, ip, ip, lsl fp │ │ │ │ - sbcseq sl, r9, r8, ror #7 │ │ │ │ + sbceq r5, fp, r8, ror #25 │ │ │ │ + sbceq r9, fp, ip, lsr #22 │ │ │ │ + sbceq sp, ip, ip, asr fp │ │ │ │ + sbcseq sl, r9, r8, lsr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r3, r0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [pc, #212] @ 6bd8c │ │ │ │ @@ -48921,19 +48921,19 @@ │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ bl 70000 │ │ │ │ b 6bd4c │ │ │ │ - sbceq r5, fp, r0, lsr #24 │ │ │ │ - sbceq r9, fp, r4, ror sl │ │ │ │ - smulleq sp, ip, r0, sl │ │ │ │ - sbceq r5, fp, r0, lsl #29 │ │ │ │ - sbceq r5, fp, r8, ror #28 │ │ │ │ + sbceq r5, fp, r0, ror #24 │ │ │ │ + strheq r9, [fp], #164 @ 0xa4 │ │ │ │ + ldrdeq sp, [ip], #160 @ 0xa0 │ │ │ │ + sbceq r5, fp, r0, asr #29 │ │ │ │ + sbceq r5, fp, r8, lsr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6be30 │ │ │ │ @@ -48962,18 +48962,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r5, fp, r8, lsl fp │ │ │ │ - sbceq r9, fp, ip, lsl #19 │ │ │ │ - sbceq sp, ip, ip, lsl #19 │ │ │ │ - sbcseq sl, r9, r8, asr r2 │ │ │ │ + sbceq r5, fp, r8, asr fp │ │ │ │ + sbceq r9, fp, ip, asr #19 │ │ │ │ + sbceq sp, ip, ip, asr #19 │ │ │ │ + smullseq sl, r9, r8, r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6bed0 │ │ │ │ @@ -49002,18 +49002,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r5, fp, r8, ror sl │ │ │ │ - sbceq r9, fp, r4, lsl #18 │ │ │ │ - sbceq sp, ip, ip, ror #17 │ │ │ │ - ldrheq sl, [r9], #24 │ │ │ │ + strheq r5, [fp], #168 @ 0xa8 │ │ │ │ + sbceq r9, fp, r4, asr #18 │ │ │ │ + sbceq sp, ip, ip, lsr #18 │ │ │ │ + ldrsheq sl, [r9], #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6bf70 │ │ │ │ @@ -49042,18 +49042,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrdeq r5, [fp], #152 @ 0x98 │ │ │ │ - sbceq r9, fp, r4, ror r8 │ │ │ │ - sbceq sp, ip, ip, asr #16 │ │ │ │ - sbcseq sl, r9, r8, lsl r1 │ │ │ │ + sbceq r5, fp, r8, lsl sl │ │ │ │ + strheq r9, [fp], #132 @ 0x84 │ │ │ │ + sbceq sp, ip, ip, lsl #17 │ │ │ │ + sbcseq sl, r9, r8, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6c010 │ │ │ │ @@ -49082,18 +49082,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r5, fp, r8, lsr r9 │ │ │ │ - sbceq r9, fp, r4, ror #15 │ │ │ │ - sbceq sp, ip, ip, lsr #15 │ │ │ │ - sbcseq sl, r9, r8, ror r0 │ │ │ │ + sbceq r5, fp, r8, ror r9 │ │ │ │ + sbceq r9, fp, r4, lsr #16 │ │ │ │ + sbceq sp, ip, ip, ror #15 │ │ │ │ + ldrheq sl, [r9], #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6c0b0 │ │ │ │ @@ -49122,18 +49122,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - smulleq r5, fp, r8, r8 │ │ │ │ - sbceq r9, fp, r8, asr r7 │ │ │ │ - sbceq sp, ip, ip, lsl #14 │ │ │ │ - ldrsbeq r9, [r9], #248 @ 0xf8 │ │ │ │ + ldrdeq r5, [fp], #136 @ 0x88 │ │ │ │ + smulleq r9, fp, r8, r7 │ │ │ │ + sbceq sp, ip, ip, asr #14 │ │ │ │ + sbcseq sl, r9, r8, lsl r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6c150 │ │ │ │ @@ -49162,18 +49162,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - strdeq r5, [fp], #120 @ 0x78 │ │ │ │ - sbceq r9, fp, ip, asr #13 │ │ │ │ - sbceq sp, ip, ip, ror #12 │ │ │ │ - sbcseq r9, r9, r8, lsr pc │ │ │ │ + sbceq r5, fp, r8, lsr r8 │ │ │ │ + sbceq r9, fp, ip, lsl #14 │ │ │ │ + sbceq sp, ip, ip, lsr #13 │ │ │ │ + sbcseq r9, r9, r8, ror pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6c1f0 │ │ │ │ @@ -49202,18 +49202,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r5, fp, r8, asr r7 │ │ │ │ - sbceq r9, fp, ip, lsr r6 │ │ │ │ - sbceq sp, ip, ip, asr #11 │ │ │ │ - smullseq r9, r9, r8, lr @ │ │ │ │ + smulleq r5, fp, r8, r7 │ │ │ │ + sbceq r9, fp, ip, ror r6 │ │ │ │ + sbceq sp, ip, ip, lsl #12 │ │ │ │ + ldrsbeq r9, [r9], #232 @ 0xe8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6c290 │ │ │ │ @@ -49242,18 +49242,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - strheq r5, [fp], #104 @ 0x68 │ │ │ │ - sbceq r9, fp, ip, lsr #11 │ │ │ │ - sbceq sp, ip, ip, lsr #10 │ │ │ │ - ldrsheq r9, [r9], #216 @ 0xd8 │ │ │ │ + strdeq r5, [fp], #104 @ 0x68 │ │ │ │ + sbceq r9, fp, ip, ror #11 │ │ │ │ + sbceq sp, ip, ip, ror #10 │ │ │ │ + sbcseq r9, r9, r8, lsr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #72] @ 6c300 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #68] @ 6c304 │ │ │ │ @@ -49270,17 +49270,17 @@ │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r5, #36] @ 0x24 │ │ │ │ blx r3 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 17d534 │ │ │ │ - sbceq r9, fp, r0, lsr #6 │ │ │ │ - sbceq r5, fp, r8, lsl r6 │ │ │ │ - smulleq sp, ip, r0, r4 │ │ │ │ + sbceq r9, fp, r0, ror #6 │ │ │ │ + sbceq r5, fp, r8, asr r6 │ │ │ │ + ldrdeq sp, [ip], #64 @ 0x40 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #140] @ 6c3b8 │ │ │ │ @@ -49316,18 +49316,18 @@ │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl 17d534 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 17a848 │ │ │ │ - strheq r9, [fp], #68 @ 0x44 │ │ │ │ - sbceq r5, fp, r8, lsr #11 │ │ │ │ - sbceq sp, ip, r0, lsr #8 │ │ │ │ - sbcseq r9, r9, ip, ror #25 │ │ │ │ + strdeq r9, [fp], #68 @ 0x44 │ │ │ │ + sbceq r5, fp, r8, ror #11 │ │ │ │ + sbceq sp, ip, r0, ror #8 │ │ │ │ + sbcseq r9, r9, ip, lsr #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #140] @ 6c474 │ │ │ │ @@ -49363,18 +49363,18 @@ │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl 17d534 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 17a848 │ │ │ │ - sbceq r9, fp, ip, lsl r4 │ │ │ │ - sbceq r5, fp, ip, ror #9 │ │ │ │ - sbceq sp, ip, r4, ror #6 │ │ │ │ - sbcseq r9, r9, r0, lsr ip │ │ │ │ + sbceq r9, fp, ip, asr r4 │ │ │ │ + sbceq r5, fp, ip, lsr #10 │ │ │ │ + sbceq sp, ip, r4, lsr #7 │ │ │ │ + sbcseq r9, r9, r0, ror ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #140] @ 6c530 │ │ │ │ @@ -49410,18 +49410,18 @@ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl 17d534 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 17a848 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r8, ror r3 │ │ │ │ - sbceq r5, fp, r0, lsr r4 │ │ │ │ - sbceq sp, ip, r8, lsr #5 │ │ │ │ - sbcseq r9, r9, r4, ror fp │ │ │ │ + strheq r9, [fp], #56 @ 0x38 │ │ │ │ + sbceq r5, fp, r0, ror r4 │ │ │ │ + sbceq sp, ip, r8, ror #5 │ │ │ │ + ldrheq r9, [r9], #180 @ 0xb4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #184] @ 6c618 │ │ │ │ @@ -49468,20 +49468,20 @@ │ │ │ │ ldr r0, [pc, #40] @ 6c62c │ │ │ │ add r0, pc, r0 │ │ │ │ bl 6f508 │ │ │ │ mov r0, r5 │ │ │ │ bl 718bc │ │ │ │ bl 6f708 │ │ │ │ b 6c5b4 │ │ │ │ - ldrdeq r9, [fp], #32 │ │ │ │ - sbceq r5, fp, r4, ror r3 │ │ │ │ - sbceq sp, ip, ip, ror #3 │ │ │ │ - sbcseq r9, r9, r4, lsr #21 │ │ │ │ - sbceq r9, fp, ip, ror #4 │ │ │ │ - sbceq r9, fp, ip, asr r2 │ │ │ │ + sbceq r9, fp, r0, lsl r3 │ │ │ │ + strheq r5, [fp], #52 @ 0x34 │ │ │ │ + sbceq sp, ip, ip, lsr #4 │ │ │ │ + sbcseq r9, r9, r4, ror #21 │ │ │ │ + sbceq r9, fp, ip, lsr #5 │ │ │ │ + smulleq r9, fp, ip, r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #160] @ 6c6f0 │ │ │ │ @@ -49522,18 +49522,18 @@ │ │ │ │ bl 3a9ac │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r4 │ │ │ │ add r0, r5, #744 @ 0x2e8 │ │ │ │ bl 17a7d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq r9, fp, r0, lsl r2 │ │ │ │ - sbceq r5, fp, r0, lsl #5 │ │ │ │ - sbceq sp, ip, r8, ror #1 │ │ │ │ - ldrheq r9, [r9], #148 @ 0x94 │ │ │ │ + sbceq r9, fp, r0, asr r2 │ │ │ │ + sbceq r5, fp, r0, asr #5 │ │ │ │ + sbceq sp, ip, r8, lsr #2 │ │ │ │ + ldrsheq r9, [r9], #148 @ 0x94 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #184] @ 6c7d8 │ │ │ │ @@ -49580,20 +49580,20 @@ │ │ │ │ ldr r0, [pc, #40] @ 6c7ec │ │ │ │ add r0, pc, r0 │ │ │ │ bl 6f508 │ │ │ │ mov r0, r5 │ │ │ │ bl 70c40 │ │ │ │ bl 6f708 │ │ │ │ b 6c774 │ │ │ │ - sbceq r9, fp, r8, ror #2 │ │ │ │ - strheq r5, [fp], #20 │ │ │ │ - sbceq sp, ip, ip, lsr #32 │ │ │ │ - sbcseq r9, r9, r4, ror #17 │ │ │ │ - sbceq r9, fp, ip, lsr #1 │ │ │ │ - smulleq r9, fp, ip, r0 │ │ │ │ + sbceq r9, fp, r8, lsr #3 │ │ │ │ + strdeq r5, [fp], #20 │ │ │ │ + sbceq sp, ip, ip, rrx │ │ │ │ + sbcseq r9, r9, r4, lsr #18 │ │ │ │ + sbceq r9, fp, ip, ror #1 │ │ │ │ + ldrdeq r9, [fp], #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #160] @ 6c8b0 │ │ │ │ @@ -49634,18 +49634,18 @@ │ │ │ │ bl 3a9ac │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r4 │ │ │ │ add r0, r5, #688 @ 0x2b0 │ │ │ │ bl 17a7d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - smulleq r9, fp, r0, r0 │ │ │ │ - sbceq r5, fp, r4, asr #1 │ │ │ │ - sbceq ip, ip, ip, lsr pc │ │ │ │ - sbcseq r9, r9, r8, lsl #16 │ │ │ │ + ldrdeq r9, [fp], #0 │ │ │ │ + sbceq r5, fp, r4, lsl #2 │ │ │ │ + sbceq ip, ip, ip, ror pc │ │ │ │ + sbcseq r9, r9, r8, asr #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #184] @ 6c998 │ │ │ │ @@ -49692,20 +49692,20 @@ │ │ │ │ ldr r0, [pc, #40] @ 6c9ac │ │ │ │ add r0, pc, r0 │ │ │ │ bl 6f508 │ │ │ │ mov r0, r5 │ │ │ │ bl 71b4c │ │ │ │ bl 6f708 │ │ │ │ b 6c934 │ │ │ │ - ldrdeq r8, [fp], #248 @ 0xf8 │ │ │ │ - strdeq r4, [fp], #244 @ 0xf4 │ │ │ │ - sbceq ip, ip, ip, ror #28 │ │ │ │ - sbcseq r9, r9, r4, lsr #14 │ │ │ │ - sbceq r8, fp, ip, ror #29 │ │ │ │ - ldrdeq r8, [fp], #236 @ 0xec │ │ │ │ + sbceq r9, fp, r8, lsl r0 │ │ │ │ + sbceq r5, fp, r4, lsr r0 │ │ │ │ + sbceq ip, ip, ip, lsr #29 │ │ │ │ + sbcseq r9, r9, r4, ror #14 │ │ │ │ + sbceq r8, fp, ip, lsr #30 │ │ │ │ + sbceq r8, fp, ip, lsl pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #160] @ 6ca70 │ │ │ │ @@ -49746,18 +49746,18 @@ │ │ │ │ bl 3a9ac │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r4 │ │ │ │ add r0, r5, #632 @ 0x278 │ │ │ │ bl 17a7d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - strdeq r8, [fp], #236 @ 0xec │ │ │ │ - sbceq r4, fp, r4, lsl #30 │ │ │ │ - sbceq ip, ip, ip, ror sp │ │ │ │ - sbcseq r9, r9, r8, asr #12 │ │ │ │ + sbceq r8, fp, ip, lsr pc │ │ │ │ + sbceq r4, fp, r4, asr #30 │ │ │ │ + strheq ip, [ip], #220 @ 0xdc │ │ │ │ + sbcseq r9, r9, r8, lsl #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [pc, #312] @ 6cbd8 │ │ │ │ @@ -49836,23 +49836,23 @@ │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r7 │ │ │ │ mov ip, lr │ │ │ │ ldr r2, [sp, #4] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx ip │ │ │ │ - sbceq r4, fp, r0, lsr lr │ │ │ │ - sbceq r8, fp, ip, lsr lr │ │ │ │ - smulleq ip, ip, r0, ip @ │ │ │ │ - sbcseq r4, fp, r4, lsr #30 │ │ │ │ - strheq r3, [sp], #36 @ 0x24 │ │ │ │ - ldrdeq r8, [fp], #208 @ 0xd0 │ │ │ │ - ldrdeq r2, [ip], #248 @ 0xf8 │ │ │ │ - strdeq r4, [fp], #216 @ 0xd8 │ │ │ │ - sbcseq r0, sp, r0, ror r0 │ │ │ │ + sbceq r4, fp, r0, ror lr │ │ │ │ + sbceq r8, fp, ip, ror lr │ │ │ │ + ldrdeq ip, [ip], #192 @ 0xc0 │ │ │ │ + sbcseq r4, fp, r4, ror #30 │ │ │ │ + strdeq r3, [sp], #36 @ 0x24 │ │ │ │ + sbceq r8, fp, r0, lsl lr │ │ │ │ + sbceq r3, ip, r8, lsl r0 │ │ │ │ + sbceq r4, fp, r8, lsr lr │ │ │ │ + ldrheq r0, [sp], #0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r5, r1 │ │ │ │ mov r9, r0 │ │ │ │ @@ -49908,20 +49908,20 @@ │ │ │ │ bl 6fa4c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 70000 │ │ │ │ b 6ccd0 │ │ │ │ - sbceq r8, fp, r8, ror #25 │ │ │ │ - strheq r4, [fp], #196 @ 0xc4 │ │ │ │ - sbceq ip, ip, r4, lsr #22 │ │ │ │ - ldrheq r4, [fp], #216 @ 0xd8 │ │ │ │ - strheq r8, [fp], #192 @ 0xc0 │ │ │ │ - sbcseq r5, sl, r8, lsr pc │ │ │ │ + sbceq r8, fp, r8, lsr #26 │ │ │ │ + strdeq r4, [fp], #196 @ 0xc4 │ │ │ │ + sbceq ip, ip, r4, ror #22 │ │ │ │ + ldrsheq r4, [fp], #216 @ 0xd8 │ │ │ │ + strdeq r8, [fp], #192 @ 0xc0 │ │ │ │ + sbcseq r5, sl, r8, ror pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r1 │ │ │ │ ldr r4, [r3, #800] @ 0x320 │ │ │ │ @@ -49946,18 +49946,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r8, fp, r8, ror #23 │ │ │ │ - smulleq r4, fp, r8, fp │ │ │ │ - sbceq ip, ip, r4, lsl sl │ │ │ │ - sbcseq r4, fp, r8, lsr #25 │ │ │ │ + sbceq r8, fp, r8, lsr #24 │ │ │ │ + ldrdeq r4, [fp], #184 @ 0xb8 │ │ │ │ + sbceq ip, ip, r4, asr sl │ │ │ │ + sbcseq r4, fp, r8, ror #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #616] @ 6d024 │ │ │ │ mov r7, r3 │ │ │ │ @@ -50113,24 +50113,24 @@ │ │ │ │ ldrb r3, [r0, #53] @ 0x35 │ │ │ │ cmp r3, #6 │ │ │ │ bne 6cf00 │ │ │ │ b 6cea8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq sl, r8, lsr r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r8, fp, r4, asr #22 │ │ │ │ - sbceq r4, fp, r8, asr #21 │ │ │ │ - sbceq ip, ip, r4, asr #18 │ │ │ │ - sbceq lr, ip, r0, lsl sp │ │ │ │ - sbceq r8, fp, ip, ror #7 │ │ │ │ - ldrdeq r8, [fp], #60 @ 0x3c │ │ │ │ - sbceq r8, fp, r4, ror sl │ │ │ │ + sbceq r8, fp, r4, lsl #23 │ │ │ │ + sbceq r4, fp, r8, lsl #22 │ │ │ │ + sbceq ip, ip, r4, lsl #19 │ │ │ │ + sbceq lr, ip, r0, asr sp │ │ │ │ + sbceq r8, fp, ip, lsr #8 │ │ │ │ + sbceq r8, fp, ip, lsl r4 │ │ │ │ + strheq r8, [fp], #164 @ 0xa4 │ │ │ │ ldrdeq r3, [sl, #-0] │ │ │ │ - sbceq r9, fp, ip, asr #14 │ │ │ │ - sbceq r8, fp, r8, lsr #9 │ │ │ │ + sbceq r9, fp, ip, lsl #15 │ │ │ │ + sbceq r8, fp, r8, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r3, r0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [pc, #228] @ 6d158 │ │ │ │ @@ -50188,19 +50188,19 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r3, [r7, #64] @ 0x40 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq r4, fp, r4, ror #16 │ │ │ │ - ldrdeq r8, [fp], #136 @ 0x88 │ │ │ │ - ldrdeq ip, [ip], #100 @ 0x64 │ │ │ │ - strheq r8, [fp], #140 @ 0x8c │ │ │ │ - sbceq r2, ip, r0, asr sl │ │ │ │ + sbceq r4, fp, r4, lsr #17 │ │ │ │ + sbceq r8, fp, r8, lsl r9 │ │ │ │ + sbceq ip, ip, r4, lsl r7 │ │ │ │ + strdeq r8, [fp], #140 @ 0x8c │ │ │ │ + smulleq r2, ip, r0, sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #16 │ │ │ │ strh r3, [sp, #12] │ │ │ │ ldrb r3, [r0, #864] @ 0x360 │ │ │ │ @@ -50304,26 +50304,26 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r4, #864] @ 0x360 │ │ │ │ b 6d1a4 │ │ │ │ bl 70000 │ │ │ │ b 6d268 │ │ │ │ - ldrdeq r8, [fp], #124 @ 0x7c │ │ │ │ - sbceq r4, fp, r8, lsr #14 │ │ │ │ - sbceq ip, ip, r4, lsr #11 │ │ │ │ - sbcseq r8, r9, r0, ror lr │ │ │ │ - strheq r8, [fp], #112 @ 0x70 │ │ │ │ - sbcseq r9, r9, r4, ror r2 │ │ │ │ - smulleq r8, fp, r4, r7 │ │ │ │ - sbceq r8, fp, r0, asr #14 │ │ │ │ - smulleq r8, fp, ip, r6 │ │ │ │ - sbceq r4, fp, r4, lsl #12 │ │ │ │ - sbceq ip, ip, ip, ror r4 │ │ │ │ - sbcseq r8, r9, r8, asr #26 │ │ │ │ + sbceq r8, fp, ip, lsl r8 │ │ │ │ + sbceq r4, fp, r8, ror #14 │ │ │ │ + sbceq ip, ip, r4, ror #11 │ │ │ │ + ldrheq r8, [r9], #224 @ 0xe0 │ │ │ │ + strdeq r8, [fp], #112 @ 0x70 │ │ │ │ + ldrheq r9, [r9], #36 @ 0x24 │ │ │ │ + ldrdeq r8, [fp], #116 @ 0x74 │ │ │ │ + sbceq r8, fp, r0, lsl #15 │ │ │ │ + ldrdeq r8, [fp], #108 @ 0x6c │ │ │ │ + sbceq r4, fp, r4, asr #12 │ │ │ │ + strheq ip, [ip], #76 @ 0x4c │ │ │ │ + sbcseq r8, r9, r8, lsl #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r9, r3 │ │ │ │ ldrb r3, [r0, #864] @ 0x360 │ │ │ │ sub sp, sp, #12 │ │ │ │ @@ -50427,26 +50427,26 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r4, #864] @ 0x360 │ │ │ │ b 6d390 │ │ │ │ bl 70000 │ │ │ │ b 6d454 │ │ │ │ - sbceq r8, fp, r4, lsr #12 │ │ │ │ - sbceq r4, fp, ip, lsr r5 │ │ │ │ - strheq ip, [ip], #56 @ 0x38 │ │ │ │ - ldrheq r9, [r9], #12 │ │ │ │ - sbceq r8, fp, r4, rrx │ │ │ │ - ldrdeq r8, [fp], #84 @ 0x54 │ │ │ │ - sbceq r8, fp, r8, lsr #11 │ │ │ │ - sbceq r8, fp, r4, asr r5 │ │ │ │ - strheq r8, [fp], #64 @ 0x40 │ │ │ │ - sbceq r4, fp, r8, lsl r4 │ │ │ │ - smulleq ip, ip, r0, r2 @ │ │ │ │ - sbcseq r8, r9, ip, asr fp │ │ │ │ + sbceq r8, fp, r4, ror #12 │ │ │ │ + sbceq r4, fp, ip, ror r5 │ │ │ │ + strdeq ip, [ip], #56 @ 0x38 │ │ │ │ + ldrsheq r9, [r9], #12 │ │ │ │ + sbceq r8, fp, r4, lsr #1 │ │ │ │ + sbceq r8, fp, r4, lsl r6 │ │ │ │ + sbceq r8, fp, r8, ror #11 │ │ │ │ + smulleq r8, fp, r4, r5 │ │ │ │ + strdeq r8, [fp], #64 @ 0x40 │ │ │ │ + sbceq r4, fp, r8, asr r4 │ │ │ │ + ldrdeq ip, [ip], #32 │ │ │ │ + smullseq r8, r9, ip, fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [pc, #2908] @ 6e0b8 │ │ │ │ subs r5, r1, #0 │ │ │ │ add r6, pc, r6 │ │ │ │ @@ -51458,22 +51458,22 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3af28 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq fp, ip, lsr #18 │ │ │ │ cmpeq sl, ip, lsr ip │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ ldrdeq r3, [sl, #-196] @ 0xffffff3c │ │ │ │ - smullseq r0, sp, r0, r2 │ │ │ │ + ldrsbeq r0, [sp], #32 │ │ │ │ smlaltbeq r3, sl, ip, ip │ │ │ │ smlalbteq r6, fp, ip, r8 │ │ │ │ cmpeq sl, r0, asr #24 │ │ │ │ cmpeq sl, r4, ror #22 │ │ │ │ - sbceq r7, fp, r4, lsl r5 │ │ │ │ + sbceq r7, fp, r4, asr r5 │ │ │ │ cmpeq sl, r4, lsl fp │ │ │ │ - ldrdeq r7, [fp], #68 @ 0x44 │ │ │ │ + sbceq r7, fp, r4, lsl r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [pc, #124] @ 6e5e4 │ │ │ │ add r4, pc, r4 │ │ │ │ ldr r3, [r4] │ │ │ │ @@ -51505,15 +51505,15 @@ │ │ │ │ bl 3a76c │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r5] │ │ │ │ str r3, [r4] │ │ │ │ b 6e5a8 │ │ │ │ smlalbbeq r6, fp, r0, r7 │ │ │ │ cmpeq sl, r8, lsr fp │ │ │ │ - sbceq r7, fp, ip, asr r4 │ │ │ │ + smulleq r7, fp, ip, r4 │ │ │ │ cmpeq fp, r4, asr r7 │ │ │ │ cmpeq fp, r0, lsr #14 │ │ │ │ cmpeq fp, r8, lsr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -51620,31 +51620,31 @@ │ │ │ │ beq 6e66c │ │ │ │ ldr r0, [pc, #80] @ 6e7f8 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #6 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3af28 │ │ │ │ b 6e66c │ │ │ │ - strdeq r7, [fp], #52 @ 0x34 │ │ │ │ - sbcseq r3, ip, r0, lsl #17 │ │ │ │ + sbceq r7, fp, r4, lsr r4 │ │ │ │ + sbcseq r3, ip, r0, asr #17 │ │ │ │ strheq r6, [fp, #-100] @ 0xffffff9c │ │ │ │ cmpeq fp, r0, ror #12 │ │ │ │ cmpeq sl, r4, lsr #20 │ │ │ │ - sbceq r7, fp, r0, asr #6 │ │ │ │ + sbceq r7, fp, r0, lsl #7 │ │ │ │ cmpeq fp, r0, lsr #12 │ │ │ │ smlaltteq r3, sl, r4, r9 │ │ │ │ - sbceq r7, fp, r8, lsl #6 │ │ │ │ + sbceq r7, fp, r8, asr #6 │ │ │ │ smlaltbeq r3, sl, ip, r9 │ │ │ │ - ldrdeq r7, [fp], #40 @ 0x28 │ │ │ │ + sbceq r7, fp, r8, lsl r3 │ │ │ │ smlaltbeq r6, fp, r8, r5 │ │ │ │ cmpeq sl, ip, ror #18 │ │ │ │ - sbceq r7, fp, r0, lsr #5 │ │ │ │ + sbceq r7, fp, r0, ror #5 │ │ │ │ cmpeq fp, r8, ror #10 │ │ │ │ cmpeq sl, ip, lsr #18 │ │ │ │ - sbceq r7, fp, r8, ror #4 │ │ │ │ + sbceq r7, fp, r8, lsr #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [pc, #452] @ 6e9d8 │ │ │ │ ldr r7, [pc, #452] @ 6e9dc │ │ │ │ add ip, pc, ip │ │ │ │ @@ -51759,29 +51759,29 @@ │ │ │ │ mov r1, #9 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3af28 │ │ │ │ b 6e89c │ │ │ │ smlalbteq r6, fp, r8, r4 │ │ │ │ strheq r6, [fp, #-76] @ 0xffffffb4 │ │ │ │ smlalbbeq r3, sl, r4, r8 │ │ │ │ - sbceq lr, ip, r8, lsl ip │ │ │ │ + sbceq lr, ip, r8, asr ip │ │ │ │ cmpeq fp, r8, ror r4 │ │ │ │ - sbceq r7, fp, r4, asr #3 │ │ │ │ + sbceq r7, fp, r4, lsl #4 │ │ │ │ cmpeq fp, ip, ror #8 │ │ │ │ cmpeq sl, r0, lsr r8 │ │ │ │ cmpeq fp, ip, lsr r4 │ │ │ │ cmpeq sl, r0, lsl #16 │ │ │ │ cmpeq fp, ip, lsl #8 │ │ │ │ ldrdeq r3, [sl, #-112] @ 0xffffff90 │ │ │ │ strheq r6, [fp, #-56] @ 0xffffffc8 │ │ │ │ - sbceq r7, fp, r4, ror #1 │ │ │ │ - smulleq r7, fp, r8, r2 │ │ │ │ - sbcseq r6, sl, r8, asr #20 │ │ │ │ - sbceq r7, fp, ip, lsl #1 │ │ │ │ - sbceq r7, fp, r8, rrx │ │ │ │ + sbceq r7, fp, r4, lsr #2 │ │ │ │ + ldrdeq r7, [fp], #40 @ 0x28 │ │ │ │ + sbcseq r6, sl, r8, lsl #21 │ │ │ │ + sbceq r7, fp, ip, asr #1 │ │ │ │ + sbceq r7, fp, r8, lsr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [pc, #872] @ 6eda0 │ │ │ │ bl 17c038 │ │ │ │ add r5, pc, r5 │ │ │ │ @@ -52003,37 +52003,37 @@ │ │ │ │ bl 3af28 │ │ │ │ b 6ebd8 │ │ │ │ smlaltbeq r6, fp, ip, r2 │ │ │ │ cmpeq sl, r8, ror r6 │ │ │ │ cmpeq fp, ip, ror #4 │ │ │ │ cmpeq fp, r4, ror #4 │ │ │ │ cmpeq fp, r8, asr r2 │ │ │ │ - strheq lr, [ip], #144 @ 0x90 │ │ │ │ + strdeq lr, [ip], #144 @ 0x90 │ │ │ │ cmpeq fp, ip, lsr r2 │ │ │ │ cmpeq sl, r0, lsl r6 │ │ │ │ cmpeq fp, r4, lsl #4 │ │ │ │ - sbceq r6, fp, r8, asr pc │ │ │ │ + smulleq r6, fp, r8, pc @ │ │ │ │ ldrdeq r6, [fp, #-16] │ │ │ │ @ instruction: 0x014a3590 │ │ │ │ - sbceq r6, fp, ip, lsl pc │ │ │ │ - sbceq r9, fp, r0, lsl r1 │ │ │ │ - sbcseq r6, sl, r8, asr #16 │ │ │ │ - smulleq lr, ip, r8, r8 │ │ │ │ + sbceq r6, fp, ip, asr pc │ │ │ │ + sbceq r9, fp, r0, asr r1 │ │ │ │ + sbcseq r6, sl, r8, lsl #17 │ │ │ │ + ldrdeq lr, [ip], #136 @ 0x88 │ │ │ │ strdeq r6, [fp, #-12] │ │ │ │ strdeq r6, [fp, #-4] │ │ │ │ strheq r3, [sl, #-72] @ 0xffffffb8 │ │ │ │ - sbceq r6, fp, r0, asr #28 │ │ │ │ - sbcseq ip, r9, ip, asr #6 │ │ │ │ - sbceq r9, fp, ip │ │ │ │ - sbcseq r6, sl, r0, asr #14 │ │ │ │ - sbceq r6, fp, r8, ror sp │ │ │ │ + sbceq r6, fp, r0, lsl #29 │ │ │ │ + sbcseq ip, r9, ip, lsl #7 │ │ │ │ + sbceq r9, fp, ip, asr #32 │ │ │ │ + sbcseq r6, sl, r0, lsl #15 │ │ │ │ + strheq r6, [fp], #216 @ 0xd8 │ │ │ │ smlalbteq r3, sl, ip, r3 │ │ │ │ - sbceq r6, fp, r4, lsl sp │ │ │ │ - sbcseq ip, r9, r4, lsr r2 │ │ │ │ - strdeq r8, [fp], #224 @ 0xe0 │ │ │ │ + sbceq r6, fp, r4, asr sp │ │ │ │ + sbcseq ip, r9, r4, ror r2 │ │ │ │ + sbceq r8, fp, r0, lsr pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #348] @ 6ef84 │ │ │ │ ldr r4, [pc, #348] @ 6ef88 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -52042,29 +52042,29 @@ │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r5, [pc, #328] @ 6ef8c │ │ │ │ mov r2, #1 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 6eee8 │ │ │ │ ldr r5, [pc, #300] @ 6ef90 │ │ │ │ add r5, pc, r5 │ │ │ │ ldrb r3, [r5] │ │ │ │ cmp r3, #0 │ │ │ │ beq 6eeac │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r5] │ │ │ │ ldr r4, [pc, #276] @ 6ef94 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -52092,26 +52092,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 6ef0c │ │ │ │ cmp r6, #0 │ │ │ │ bne 6eef8 │ │ │ │ b 6ee5c │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 6ef38 │ │ │ │ cmp r6, #0 │ │ │ │ bne 6eef0 │ │ │ │ b 6ee5c │ │ │ │ ldr r3, [pc, #56] @ 6efa0 │ │ │ │ @@ -52127,15 +52127,15 @@ │ │ │ │ smlalbteq r1, sl, r8, r1 │ │ │ │ @ instruction: 0x014b5e9c │ │ │ │ cmpeq sl, ip, asr r2 │ │ │ │ cmpeq fp, r0, ror #28 │ │ │ │ cmpeq fp, ip, lsl lr │ │ │ │ smlaltteq r5, fp, ip, sp │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r6, fp, r0, lsl #22 │ │ │ │ + sbceq r6, fp, r0, asr #22 │ │ │ │ ldr r3, [pc, #32] @ 6efd0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r0, [r3] │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [pc, #16] @ 6efd4 │ │ │ │ ldr r0, [pc, r3] │ │ │ │ @@ -52203,15 +52203,15 @@ │ │ │ │ ldr r4, [pc, #396] @ 6f24c │ │ │ │ add r4, pc, r4 │ │ │ │ ldrb r2, [r4] │ │ │ │ cmp r2, #0 │ │ │ │ bne 6f170 │ │ │ │ ldr r0, [pc, #380] @ 6f250 │ │ │ │ add r0, pc, r0 │ │ │ │ - bl d1ef18 │ │ │ │ + bl d1ef58 │ │ │ │ ldr r0, [pc, #372] @ 6f254 │ │ │ │ mov r1, #0 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 183788 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 6f104 │ │ │ │ bl 3a64c │ │ │ │ @@ -52287,36 +52287,36 @@ │ │ │ │ ldr r3, [pc, #112] @ 6f280 │ │ │ │ add r2, pc, r2 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r1, #0 │ │ │ │ strb r1, [r3] │ │ │ │ str r0, [r2] │ │ │ │ b 6f054 │ │ │ │ - sbceq r6, fp, r4, lsl #21 │ │ │ │ + sbceq r6, fp, r4, asr #21 │ │ │ │ smlaltteq r0, sl, r4, pc @ │ │ │ │ - sbceq r6, fp, r4, ror sl │ │ │ │ + strheq r6, [fp], #164 @ 0xa4 │ │ │ │ smlaltbeq r5, fp, r8, ip │ │ │ │ @ instruction: 0x014b5c94 │ │ │ │ - sbcseq r0, fp, r4, ror #8 │ │ │ │ - sbceq r6, fp, r4, lsr sl │ │ │ │ + sbcseq r0, fp, r4, lsr #9 │ │ │ │ + sbceq r6, fp, r4, ror sl │ │ │ │ cmpeq fp, r4, asr ip │ │ │ │ andeq r1, r0, ip, lsl r5 │ │ │ │ cmpeq fp, r8, lsr ip │ │ │ │ mrseq r3, (UNDEF: 74) │ │ │ │ @ instruction: 0xfffff478 │ │ │ │ - sbceq r6, fp, r4, asr sl │ │ │ │ + smulleq r6, fp, r4, sl │ │ │ │ strheq r2, [sl, #-240] @ 0xffffff10 │ │ │ │ smlalbteq r5, fp, r4, fp │ │ │ │ - sbceq r6, fp, ip, lsl #19 │ │ │ │ + sbceq r6, fp, ip, asr #19 │ │ │ │ smlalbbeq r5, fp, ip, fp │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r6, fp, r4, asr #18 │ │ │ │ + sbceq r6, fp, r4, lsl #19 │ │ │ │ cmpeq fp, r0, ror #22 │ │ │ │ - sbceq r6, fp, r4, lsr r9 │ │ │ │ - sbceq r6, fp, r0, asr #18 │ │ │ │ + sbceq r6, fp, r4, ror r9 │ │ │ │ + sbceq r6, fp, r0, lsl #19 │ │ │ │ smlalbteq r5, fp, r4, sl │ │ │ │ smlaltbeq r2, sl, ip, lr │ │ │ │ ldr r3, [pc, #12] @ 6f298 │ │ │ │ mov r2, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ strb r2, [r3] │ │ │ │ bx lr │ │ │ │ @@ -52337,26 +52337,26 @@ │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [pc, #212] @ 6f3b4 │ │ │ │ mov r2, #1 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 6f33c │ │ │ │ ldr r4, [pc, #184] @ 6f3b8 │ │ │ │ ldr r3, [pc, #184] @ 6f3bc │ │ │ │ add r4, pc, r4 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r5, #1 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ strb r5, [r3] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ @@ -52369,26 +52369,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 6f360 │ │ │ │ cmp r5, #0 │ │ │ │ bne 6f34c │ │ │ │ b 6f2f8 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 6f38c │ │ │ │ cmp r5, #0 │ │ │ │ bne 6f344 │ │ │ │ b 6f2f8 │ │ │ │ cmpeq fp, r0, lsl #20 │ │ │ │ @@ -52402,15 +52402,15 @@ │ │ │ │ ldr r6, [pc, #188] @ 6f498 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 6f420 │ │ │ │ ldr r3, [pc, #152] @ 6f49c │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -52427,26 +52427,26 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 6f444 │ │ │ │ cmp r6, #0 │ │ │ │ bne 6f430 │ │ │ │ b 6f3fc │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 6f470 │ │ │ │ cmp r7, #0 │ │ │ │ bne 6f428 │ │ │ │ b 6f3fc │ │ │ │ cmpeq fp, r4, lsl #18 │ │ │ │ ldrdeq r5, [fp, #-136] @ 0xffffff78 │ │ │ │ @@ -52461,15 +52461,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 6f4cc │ │ │ │ bl 6ea20 │ │ │ │ ldr r4, [pc, #48] @ 6f504 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, lr} │ │ │ │ @@ -52591,23 +52591,23 @@ │ │ │ │ bl 3af28 │ │ │ │ b 6f558 │ │ │ │ smlalbteq r5, fp, ip, r7 │ │ │ │ strheq r5, [fp, #-112] @ 0xffffff90 │ │ │ │ cmpeq sl, r4, ror fp │ │ │ │ smlalbbeq r5, fp, r0, r7 │ │ │ │ cmpeq sl, r4, asr #22 │ │ │ │ - sbceq r6, fp, r8, ror r6 │ │ │ │ - sbceq sp, ip, ip, lsr #29 │ │ │ │ - sbceq r6, fp, ip, asr #8 │ │ │ │ - sbceq r6, fp, ip, lsl r5 │ │ │ │ + strheq r6, [fp], #104 @ 0x68 │ │ │ │ + sbceq sp, ip, ip, ror #29 │ │ │ │ + sbceq r6, fp, ip, lsl #9 │ │ │ │ + sbceq r6, fp, ip, asr r5 │ │ │ │ cmpeq sl, r4, ror sl │ │ │ │ - sbcseq lr, r9, r0, lsl #20 │ │ │ │ + sbcseq lr, r9, r0, asr #20 │ │ │ │ cmpeq fp, r8, ror r6 │ │ │ │ - sbceq r9, fp, r0, ror #5 │ │ │ │ - sbceq r6, fp, r4, lsl #7 │ │ │ │ + sbceq r9, fp, r0, lsr #6 │ │ │ │ + sbceq r6, fp, r4, asr #7 │ │ │ │ ldr r3, [pc, #224] @ 6f7f0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -52661,18 +52661,18 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, r2 │ │ │ │ b 3af28 │ │ │ │ smlalbteq r5, fp, ip, r5 │ │ │ │ strheq r5, [fp, #-84] @ 0xffffffac │ │ │ │ cmpeq sl, r8, ror r9 │ │ │ │ - sbceq r6, fp, r0, lsl #6 │ │ │ │ - sbceq r6, fp, r0, asr #7 │ │ │ │ - sbceq r8, fp, ip, asr #9 │ │ │ │ - sbcseq r5, sl, r0, lsl #24 │ │ │ │ + sbceq r6, fp, r0, asr #6 │ │ │ │ + sbceq r6, fp, r0, lsl #8 │ │ │ │ + sbceq r8, fp, ip, lsl #10 │ │ │ │ + sbcseq r5, sl, r0, asr #24 │ │ │ │ ldr r3, [pc, #276] @ 6f928 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -52739,19 +52739,19 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, r2 │ │ │ │ b 3af28 │ │ │ │ smlalbteq r5, fp, r8, r4 │ │ │ │ strheq r5, [fp, #-64] @ 0xffffffc0 │ │ │ │ cmpeq sl, r4, ror r8 │ │ │ │ - strdeq sp, [ip], #180 @ 0xb4 │ │ │ │ - smulleq r6, fp, r0, r1 │ │ │ │ - sbceq r6, fp, ip, ror #4 │ │ │ │ + sbceq sp, ip, r4, lsr ip │ │ │ │ + ldrdeq r6, [fp], #16 │ │ │ │ + sbceq r6, fp, ip, lsr #5 │ │ │ │ strheq r2, [sl, #-124] @ 0xffffff84 │ │ │ │ - sbceq r8, fp, r8, ror #6 │ │ │ │ + sbceq r8, fp, r8, lsr #7 │ │ │ │ ldr r3, [pc, #224] @ 6fa30 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -52805,66 +52805,66 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, r2 │ │ │ │ b 3af28 │ │ │ │ smlalbbeq r5, fp, ip, r3 │ │ │ │ cmpeq fp, r4, ror r3 │ │ │ │ cmpeq sl, r8, lsr r7 │ │ │ │ - sbceq r6, fp, r0, asr #1 │ │ │ │ - sbceq r6, fp, r4, lsl #3 │ │ │ │ - sbceq r8, fp, ip, lsl #5 │ │ │ │ - sbcseq r5, sl, r0, asr #19 │ │ │ │ + sbceq r6, fp, r0, lsl #2 │ │ │ │ + sbceq r6, fp, r4, asr #3 │ │ │ │ + sbceq r8, fp, ip, asr #5 │ │ │ │ + sbcseq r5, sl, r0, lsl #20 │ │ │ │ ldr r3, [pc, #32] @ 6fa74 │ │ │ │ mov r1, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r0, [pc, #12] @ 6fa78 │ │ │ │ add r1, r1, #48 @ 0x30 │ │ │ │ add r0, pc, r0 │ │ │ │ b 6e2ac │ │ │ │ smlalbbeq r5, fp, r4, r2 │ │ │ │ - sbceq r6, fp, r8, ror #1 │ │ │ │ + sbceq r6, fp, r8, lsr #2 │ │ │ │ ldr r3, [pc, #32] @ 6faa4 │ │ │ │ mov r2, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r0, [pc, #12] @ 6faa8 │ │ │ │ mov r3, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ b 6e2ac │ │ │ │ cmpeq fp, r4, asr r2 │ │ │ │ - strheq r5, [fp], #244 @ 0xf4 │ │ │ │ + strdeq r5, [fp], #244 @ 0xf4 │ │ │ │ ldr r3, [pc, #32] @ 6fad4 │ │ │ │ mov r2, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r0, [pc, #12] @ 6fad8 │ │ │ │ mov r3, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ b 6e2ac │ │ │ │ cmpeq fp, r4, lsr #4 │ │ │ │ - smulleq r6, fp, r8, r0 │ │ │ │ + ldrdeq r6, [fp], #8 │ │ │ │ ldr r3, [pc, #32] @ 6fb04 │ │ │ │ mov r2, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb ip, [r3] │ │ │ │ mov r3, r1 │ │ │ │ cmp ip, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r0, [pc, #8] @ 6fb08 │ │ │ │ add r0, pc, r0 │ │ │ │ b 6e2ac │ │ │ │ strdeq r5, [fp, #-20] @ 0xffffffec │ │ │ │ - sbceq r6, fp, ip, ror r0 │ │ │ │ + strheq r6, [fp], #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r0 │ │ │ │ ldrh r0, [r1, #74] @ 0x4a │ │ │ │ mov r9, r1 │ │ │ │ @@ -52955,16 +52955,16 @@ │ │ │ │ bl 3af28 │ │ │ │ b 6fc20 │ │ │ │ cmpeq fp, r4, lsl #2 │ │ │ │ smlaltteq r5, fp, r8, r0 │ │ │ │ smlaltbeq r2, sl, ip, r4 │ │ │ │ strheq r5, [fp, #-8] │ │ │ │ cmpeq sl, ip, ror r4 │ │ │ │ - sbceq r5, fp, r0, asr #30 │ │ │ │ - sbceq r5, fp, r8, lsl pc │ │ │ │ + sbceq r5, fp, r0, lsl #31 │ │ │ │ + sbceq r5, fp, r8, asr pc │ │ │ │ ldr r3, [pc, #168] @ 6fd4c │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ @@ -53006,16 +53006,16 @@ │ │ │ │ bl 3af28 │ │ │ │ b 6fcec │ │ │ │ cmpeq fp, r8, lsr r0 │ │ │ │ cmpeq fp, ip, lsl r0 │ │ │ │ smlaltteq r2, sl, r0, r3 │ │ │ │ smlaltteq r4, fp, ip, pc @ │ │ │ │ strheq r2, [sl, #-48] @ 0xffffffd0 │ │ │ │ - sbceq r5, fp, r8, lsl #29 │ │ │ │ - sbceq r5, fp, r4, ror #28 │ │ │ │ + sbceq r5, fp, r8, asr #29 │ │ │ │ + sbceq r5, fp, r4, lsr #29 │ │ │ │ ldr r3, [pc, #72] @ 6fdb8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [pc, #56] @ 6fdbc │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -53031,15 +53031,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #7 │ │ │ │ b 3af28 │ │ │ │ cmpeq fp, ip, ror #30 │ │ │ │ cmpeq fp, r4, ror #30 │ │ │ │ cmpeq sl, r8, lsr #6 │ │ │ │ - sbceq r5, fp, r8, lsl #28 │ │ │ │ + sbceq r5, fp, r8, asr #28 │ │ │ │ ldr r3, [pc, #72] @ 6fe18 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [pc, #56] @ 6fe1c │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -53055,15 +53055,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #8 │ │ │ │ b 3af28 │ │ │ │ cmpeq fp, ip, lsl #30 │ │ │ │ cmpeq fp, r4, lsl #30 │ │ │ │ smlalbteq r2, sl, r8, r2 │ │ │ │ - strheq r5, [fp], #208 @ 0xd0 │ │ │ │ + strdeq r5, [fp], #208 @ 0xd0 │ │ │ │ ldr r3, [pc, #72] @ 6fe78 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [pc, #56] @ 6fe7c │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -53079,15 +53079,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #6 │ │ │ │ b 3af28 │ │ │ │ smlaltbeq r4, fp, ip, lr │ │ │ │ smlaltbeq r4, fp, r4, lr │ │ │ │ cmpeq sl, r8, ror #4 │ │ │ │ - sbceq r5, fp, ip, asr sp │ │ │ │ + smulleq r5, fp, ip, sp │ │ │ │ ldr r3, [pc, #72] @ 6fed8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [pc, #56] @ 6fedc │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -53103,26 +53103,26 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #7 │ │ │ │ b 3af28 │ │ │ │ cmpeq fp, ip, asr #28 │ │ │ │ cmpeq fp, r4, asr #28 │ │ │ │ cmpeq sl, r8, lsl #4 │ │ │ │ - sbceq r5, fp, r4, lsl #26 │ │ │ │ + sbceq r5, fp, r4, asr #26 │ │ │ │ ldr r3, [pc, #28] @ 6ff0c │ │ │ │ mov r1, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r0, [pc, #8] @ 6ff10 │ │ │ │ add r0, pc, r0 │ │ │ │ b 6e2ac │ │ │ │ smlaltteq r4, fp, r8, sp │ │ │ │ - ldrdeq r5, [fp], #196 @ 0xc4 │ │ │ │ + sbceq r5, fp, r4, lsl sp │ │ │ │ ldr r3, [pc, #72] @ 6ff64 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [pc, #56] @ 6ff68 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -53138,26 +53138,26 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #9 │ │ │ │ b 3af28 │ │ │ │ smlalbteq r4, fp, r0, sp │ │ │ │ strheq r4, [fp, #-216] @ 0xffffff28 │ │ │ │ cmpeq sl, ip, ror r1 │ │ │ │ - smulleq r5, fp, r4, ip │ │ │ │ + ldrdeq r5, [fp], #196 @ 0xc4 │ │ │ │ ldr r3, [pc, #28] @ 6ff98 │ │ │ │ mov r1, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r0, [pc, #8] @ 6ff9c │ │ │ │ add r0, pc, r0 │ │ │ │ b 6e2ac │ │ │ │ cmpeq fp, ip, asr sp │ │ │ │ - sbceq r5, fp, r8, ror #24 │ │ │ │ + sbceq r5, fp, r8, lsr #25 │ │ │ │ ldr r3, [pc, #72] @ 6fff0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [pc, #56] @ 6fff4 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -53173,15 +53173,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #9 │ │ │ │ b 3af28 │ │ │ │ cmpeq fp, r4, lsr sp │ │ │ │ cmpeq fp, ip, lsr #26 │ │ │ │ strdeq r2, [sl, #-0] │ │ │ │ - sbceq r5, fp, r8, lsr #24 │ │ │ │ + sbceq r5, fp, r8, ror #24 │ │ │ │ ldr r3, [pc, #72] @ 70050 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [pc, #56] @ 70054 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -53197,15 +53197,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #7 │ │ │ │ b 3af28 │ │ │ │ ldrdeq r4, [fp, #-196] @ 0xffffff3c │ │ │ │ smlalbteq r4, fp, ip, ip │ │ │ │ swpbeq r2, r0, [sl] │ │ │ │ - ldrdeq r5, [fp], #180 @ 0xb4 │ │ │ │ + sbceq r5, fp, r4, lsl ip │ │ │ │ ldr r3, [pc, #96] @ 700c8 │ │ │ │ mov r1, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ cmp r0, #0 │ │ │ │ @@ -53225,18 +53225,18 @@ │ │ │ │ bxeq lr │ │ │ │ ldr r0, [pc, #28] @ 700d8 │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #7 │ │ │ │ b 3af28 │ │ │ │ cmpeq fp, r0, ror ip │ │ │ │ - smulleq r5, fp, ip, fp │ │ │ │ + ldrdeq r5, [fp], #188 @ 0xbc │ │ │ │ cmpeq fp, r4, asr ip │ │ │ │ cmpeq sl, r8, lsl r0 │ │ │ │ - sbceq r5, fp, ip, asr fp │ │ │ │ + smulleq r5, fp, ip, fp │ │ │ │ ldr r3, [pc, #164] @ 70188 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -53275,17 +53275,17 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, #20 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ strdeq r4, [fp, #-184] @ 0xffffff48 │ │ │ │ smlalbteq r4, fp, ip, fp │ │ │ │ ldrdeq r4, [fp, #-180] @ 0xffffff4c │ │ │ │ - sbceq r5, fp, ip, lsl #22 │ │ │ │ - sbceq r5, fp, r4, lsl #22 │ │ │ │ - strheq r5, [fp], #172 @ 0xac │ │ │ │ + sbceq r5, fp, ip, asr #22 │ │ │ │ + sbceq r5, fp, r4, asr #22 │ │ │ │ + strdeq r5, [fp], #172 @ 0xac │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #404] @ 70350 │ │ │ │ add r0, pc, r0 │ │ │ │ @@ -53386,26 +53386,26 @@ │ │ │ │ b 70268 │ │ │ │ ldr r0, [pc, #56] @ 70378 │ │ │ │ add r0, pc, r0 │ │ │ │ b 70308 │ │ │ │ ldr r0, [pc, #48] @ 7037c │ │ │ │ add r0, pc, r0 │ │ │ │ b 702b8 │ │ │ │ - strheq r5, [fp], #168 @ 0xa8 │ │ │ │ - sbceq r1, fp, r4, lsr #23 │ │ │ │ - sbceq r5, fp, r4, lsr #21 │ │ │ │ - smulleq r5, fp, r4, sl │ │ │ │ - smulleq r5, fp, r0, sl │ │ │ │ - sbceq r5, fp, r0, asr #20 │ │ │ │ - sbceq r5, fp, r0, lsr sl │ │ │ │ - sbceq r5, fp, r8, lsl #20 │ │ │ │ - sbceq r5, fp, r4, lsl #20 │ │ │ │ - sbcseq lr, fp, r4 │ │ │ │ - sbceq r1, fp, r8, lsl #21 │ │ │ │ - sbceq r1, fp, ip, ror sl │ │ │ │ + strdeq r5, [fp], #168 @ 0xa8 │ │ │ │ + sbceq r1, fp, r4, ror #23 │ │ │ │ + sbceq r5, fp, r4, ror #21 │ │ │ │ + ldrdeq r5, [fp], #164 @ 0xa4 │ │ │ │ + ldrdeq r5, [fp], #160 @ 0xa0 │ │ │ │ + sbceq r5, fp, r0, lsl #21 │ │ │ │ + sbceq r5, fp, r0, ror sl │ │ │ │ + sbceq r5, fp, r8, asr #20 │ │ │ │ + sbceq r5, fp, r4, asr #20 │ │ │ │ + sbcseq lr, fp, r4, asr #32 │ │ │ │ + sbceq r1, fp, r8, asr #21 │ │ │ │ + strheq r1, [fp], #172 @ 0xac │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #448] @ 7055c │ │ │ │ mov r5, r1 │ │ │ │ @@ -53517,30 +53517,30 @@ │ │ │ │ bl 6ff14 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ ldr r0, [pc, #64] @ 70598 │ │ │ │ add r0, pc, r0 │ │ │ │ b 703d4 │ │ │ │ - sbceq r5, fp, r4, asr r9 │ │ │ │ - sbceq r5, ip, ip, lsr #23 │ │ │ │ - sbceq r5, fp, ip, lsl r9 │ │ │ │ - sbceq sp, ip, ip, asr #32 │ │ │ │ - strheq r6, [fp], #44 @ 0x2c │ │ │ │ - sbceq r6, fp, ip, lsr #5 │ │ │ │ - sbceq r1, fp, r4, asr #19 │ │ │ │ - strdeq r2, [sp], #236 @ 0xec │ │ │ │ - smulleq r5, fp, r8, r8 │ │ │ │ - sbceq r5, fp, r8, lsl #17 │ │ │ │ - sbceq r5, fp, ip, ror r8 │ │ │ │ - sbceq sp, ip, r0, ror r3 │ │ │ │ - sbceq r4, fp, r0, asr sp │ │ │ │ - sbceq r5, fp, r4, lsr #32 │ │ │ │ - sbceq r5, fp, r4, lsl r0 │ │ │ │ - sbceq r1, fp, r0, ror r8 │ │ │ │ + smulleq r5, fp, r4, r9 │ │ │ │ + sbceq r5, ip, ip, ror #23 │ │ │ │ + sbceq r5, fp, ip, asr r9 │ │ │ │ + sbceq sp, ip, ip, lsl #1 │ │ │ │ + strdeq r6, [fp], #44 @ 0x2c │ │ │ │ + sbceq r6, fp, ip, ror #5 │ │ │ │ + sbceq r1, fp, r4, lsl #20 │ │ │ │ + sbceq r2, sp, ip, lsr pc │ │ │ │ + ldrdeq r5, [fp], #136 @ 0x88 │ │ │ │ + sbceq r5, fp, r8, asr #17 │ │ │ │ + strheq r5, [fp], #140 @ 0x8c │ │ │ │ + strheq sp, [ip], #48 @ 0x30 │ │ │ │ + smulleq r4, fp, r0, sp │ │ │ │ + sbceq r5, fp, r4, rrx │ │ │ │ + sbceq r5, fp, r4, asr r0 │ │ │ │ + strheq r1, [fp], #128 @ 0x80 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -53645,28 +53645,28 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ ldr r0, [pc, #56] @ 70790 │ │ │ │ add r0, pc, r0 │ │ │ │ b 7061c │ │ │ │ - sbceq r5, fp, r4, ror #14 │ │ │ │ - sbceq r1, fp, r8, lsr #16 │ │ │ │ - sbceq r5, ip, r4, ror #18 │ │ │ │ - smulleq r6, fp, r4, r0 │ │ │ │ - sbceq r6, fp, r4, lsl #1 │ │ │ │ - sbceq r6, fp, r4, ror r0 │ │ │ │ - sbceq r5, fp, r0, asr #13 │ │ │ │ - sbceq r4, fp, r4, lsl #29 │ │ │ │ - smulleq r5, fp, r4, r6 │ │ │ │ - sbceq r5, fp, r4, lsl #13 │ │ │ │ - sbcseq sl, r9, r0, asr #18 │ │ │ │ - sbceq r5, fp, ip, asr r6 │ │ │ │ - sbceq pc, ip, ip, lsl #13 │ │ │ │ - sbceq r1, fp, r0, ror r6 │ │ │ │ + sbceq r5, fp, r4, lsr #15 │ │ │ │ + sbceq r1, fp, r8, ror #16 │ │ │ │ + sbceq r5, ip, r4, lsr #19 │ │ │ │ + ldrdeq r6, [fp], #4 │ │ │ │ + sbceq r6, fp, r4, asr #1 │ │ │ │ + strheq r6, [fp], #4 │ │ │ │ + sbceq r5, fp, r0, lsl #14 │ │ │ │ + sbceq r4, fp, r4, asr #29 │ │ │ │ + ldrdeq r5, [fp], #100 @ 0x64 │ │ │ │ + sbceq r5, fp, r4, asr #13 │ │ │ │ + sbcseq sl, r9, r0, lsl #19 │ │ │ │ + smulleq r5, fp, ip, r6 │ │ │ │ + sbceq pc, ip, ip, asr #13 │ │ │ │ + strheq r1, [fp], #96 @ 0x60 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -53758,30 +53758,30 @@ │ │ │ │ b 708dc │ │ │ │ ldr r0, [pc, #72] @ 70958 │ │ │ │ add r0, pc, r0 │ │ │ │ b 708dc │ │ │ │ ldr r0, [pc, #64] @ 7095c │ │ │ │ add r0, pc, r0 │ │ │ │ b 708dc │ │ │ │ - sbceq r5, fp, r0, ror r6 │ │ │ │ - smulleq r1, fp, ip, r5 │ │ │ │ - sbceq r4, fp, r0, asr sl │ │ │ │ - sbceq r1, fp, ip, ror #10 │ │ │ │ - sbceq r5, fp, r4, lsr #12 │ │ │ │ - sbceq r5, fp, ip, ror lr │ │ │ │ - sbceq r5, fp, ip, ror #28 │ │ │ │ - ldrdeq r5, [fp], #92 @ 0x5c │ │ │ │ - ldrdeq r5, [fp], #80 @ 0x50 │ │ │ │ - ldrsheq sp, [ip], #216 @ 0xd8 │ │ │ │ - strheq r5, [fp], #72 @ 0x48 │ │ │ │ - sbceq r5, fp, r8, asr #9 │ │ │ │ - ldrdeq r5, [fp], #76 @ 0x4c │ │ │ │ - strdeq r5, [fp], #64 @ 0x40 │ │ │ │ - sbceq r5, fp, r4, ror #8 │ │ │ │ + strheq r5, [fp], #96 @ 0x60 │ │ │ │ + ldrdeq r1, [fp], #92 @ 0x5c │ │ │ │ + smulleq r4, fp, r0, sl │ │ │ │ + sbceq r1, fp, ip, lsr #11 │ │ │ │ + sbceq r5, fp, r4, ror #12 │ │ │ │ + strheq r5, [fp], #236 @ 0xec │ │ │ │ + sbceq r5, fp, ip, lsr #29 │ │ │ │ + sbceq r5, fp, ip, lsl r6 │ │ │ │ + sbceq r5, fp, r0, lsl r6 │ │ │ │ + sbcseq sp, ip, r8, lsr lr │ │ │ │ strdeq r5, [fp], #72 @ 0x48 │ │ │ │ + sbceq r5, fp, r8, lsl #10 │ │ │ │ + sbceq r5, fp, ip, lsl r5 │ │ │ │ + sbceq r5, fp, r0, lsr r5 │ │ │ │ + sbceq r5, fp, r4, lsr #9 │ │ │ │ + sbceq r5, fp, r8, lsr r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -53835,21 +53835,21 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ ldr r0, [pc, #28] @ 70a6c │ │ │ │ add r0, pc, r0 │ │ │ │ b 709c4 │ │ │ │ - strdeq r5, [fp], #64 @ 0x40 │ │ │ │ - strdeq r5, [fp], #72 @ 0x48 │ │ │ │ - sbceq r5, fp, ip, ror #25 │ │ │ │ - ldrdeq r5, [fp], #204 @ 0xcc │ │ │ │ - smulleq r5, fp, r8, r4 │ │ │ │ - sbceq r5, fp, r8, asr #6 │ │ │ │ - sbceq r1, fp, r8, ror r3 │ │ │ │ + sbceq r5, fp, r0, lsr r5 │ │ │ │ + sbceq r5, fp, r8, lsr r5 │ │ │ │ + sbceq r5, fp, ip, lsr #26 │ │ │ │ + sbceq r5, fp, ip, lsl sp │ │ │ │ + ldrdeq r5, [fp], #72 @ 0x48 │ │ │ │ + sbceq r5, fp, r8, lsl #7 │ │ │ │ + strheq r1, [fp], #56 @ 0x38 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -53901,21 +53901,21 @@ │ │ │ │ asr r1, r0, #31 │ │ │ │ bl 6fa7c │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r5, fp, r0, lsl r4 │ │ │ │ - sbceq r9, ip, ip, lsr #8 │ │ │ │ - sbceq r5, fp, r8, ror #23 │ │ │ │ - ldrdeq r5, [fp], #180 @ 0xb4 │ │ │ │ - sbceq r5, fp, r0, asr #23 │ │ │ │ - strheq r5, [fp], #176 @ 0xb0 │ │ │ │ - sbceq r5, fp, r0, lsr #23 │ │ │ │ + sbceq r5, fp, r0, asr r4 │ │ │ │ + sbceq r9, ip, ip, ror #8 │ │ │ │ + sbceq r5, fp, r8, lsr #24 │ │ │ │ + sbceq r5, fp, r4, lsl ip │ │ │ │ + sbceq r5, fp, r0, lsl #24 │ │ │ │ + strdeq r5, [fp], #176 @ 0xb0 │ │ │ │ + sbceq r5, fp, r0, ror #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -53953,19 +53953,19 @@ │ │ │ │ asr r1, r0, #31 │ │ │ │ bl 6fa7c │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r5, fp, r4, lsl r3 │ │ │ │ - sbceq r5, fp, r0, lsl r3 │ │ │ │ - strdeq r5, [fp], #40 @ 0x28 │ │ │ │ - sbceq r5, fp, r0, ror #5 │ │ │ │ - sbceq r5, fp, r8, asr #5 │ │ │ │ + sbceq r5, fp, r4, asr r3 │ │ │ │ + sbceq r5, fp, r0, asr r3 │ │ │ │ + sbceq r5, fp, r8, lsr r3 │ │ │ │ + sbceq r5, fp, r0, lsr #6 │ │ │ │ + sbceq r5, fp, r8, lsl #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -54302,57 +54302,57 @@ │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ bl 6fadc │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ + sbceq r5, fp, r4, lsr #5 │ │ │ │ + strheq r5, [fp], #32 │ │ │ │ + sbceq r5, fp, r0, lsr #5 │ │ │ │ + smulleq r5, fp, r0, r2 │ │ │ │ + sbceq r5, fp, r4, lsl #5 │ │ │ │ + sbceq r5, fp, ip, ror r2 │ │ │ │ sbceq r5, fp, r4, ror #4 │ │ │ │ - sbceq r5, fp, r0, ror r2 │ │ │ │ - sbceq r5, fp, r0, ror #4 │ │ │ │ - sbceq r5, fp, r0, asr r2 │ │ │ │ - sbceq r5, fp, r4, asr #4 │ │ │ │ - sbceq r5, fp, ip, lsr r2 │ │ │ │ - sbceq r5, fp, r4, lsr #4 │ │ │ │ + sbceq r5, fp, ip, asr #4 │ │ │ │ + sbceq r5, fp, r4, lsr r2 │ │ │ │ + sbceq r5, fp, ip, lsl r2 │ │ │ │ sbceq r5, fp, ip, lsl #4 │ │ │ │ - strdeq r5, [fp], #20 │ │ │ │ - ldrdeq r5, [fp], #28 │ │ │ │ + strdeq r5, [fp], #24 │ │ │ │ + sbceq r5, fp, r4, ror #3 │ │ │ │ sbceq r5, fp, ip, asr #3 │ │ │ │ - strheq r5, [fp], #24 │ │ │ │ + strheq r5, [fp], #28 │ │ │ │ + strheq r5, [fp], #20 │ │ │ │ sbceq r5, fp, r4, lsr #3 │ │ │ │ + smulleq r5, fp, r8, r1 │ │ │ │ + smulleq r5, fp, r4, r1 │ │ │ │ sbceq r5, fp, ip, lsl #3 │ │ │ │ - sbceq r5, fp, ip, ror r1 │ │ │ │ + sbceq r5, fp, r8, ror r1 │ │ │ │ sbceq r5, fp, r4, ror r1 │ │ │ │ - sbceq r5, fp, r4, ror #2 │ │ │ │ - sbceq r5, fp, r8, asr r1 │ │ │ │ - sbceq r5, fp, r4, asr r1 │ │ │ │ - sbceq r5, fp, ip, asr #2 │ │ │ │ - sbceq r5, fp, r8, lsr r1 │ │ │ │ + sbceq r5, fp, r0, ror r1 │ │ │ │ + sbceq r5, fp, ip, asr r1 │ │ │ │ + sbceq r5, fp, r0, asr r1 │ │ │ │ + sbceq r5, fp, r4, asr #2 │ │ │ │ sbceq r5, fp, r4, lsr r1 │ │ │ │ - sbceq r5, fp, r0, lsr r1 │ │ │ │ - sbceq r5, fp, ip, lsl r1 │ │ │ │ - sbceq r5, fp, r0, lsl r1 │ │ │ │ - sbceq r5, fp, r4, lsl #2 │ │ │ │ - strdeq r5, [fp], #4 │ │ │ │ + sbceq r5, fp, r8, lsr #2 │ │ │ │ + sbceq r5, fp, r0, lsr #2 │ │ │ │ + sbceq r5, fp, r4, lsl r1 │ │ │ │ + sbceq r5, fp, r8, lsl #2 │ │ │ │ + strdeq r5, [fp], #8 │ │ │ │ sbceq r5, fp, r8, ror #1 │ │ │ │ - sbceq r5, fp, r0, ror #1 │ │ │ │ - ldrdeq r5, [fp], #4 │ │ │ │ + ldrdeq r5, [fp], #12 │ │ │ │ sbceq r5, fp, r8, asr #1 │ │ │ │ strheq r5, [fp], #8 │ │ │ │ - sbceq r5, fp, r8, lsr #1 │ │ │ │ - smulleq r5, fp, ip, r0 │ │ │ │ - sbceq r5, fp, r8, lsl #1 │ │ │ │ - sbceq r5, fp, r8, ror r0 │ │ │ │ - sbceq r5, fp, r0, ror r0 │ │ │ │ + strheq r5, [fp], #0 │ │ │ │ + sbceq r5, fp, r0, lsr #1 │ │ │ │ + sbceq fp, fp, r8, asr #27 │ │ │ │ + sbceq r5, fp, ip, ror r0 │ │ │ │ + sbceq r5, fp, ip, rrx │ │ │ │ sbceq r5, fp, r0, rrx │ │ │ │ - sbceq fp, fp, r8, lsl #27 │ │ │ │ - sbceq r5, fp, ip, lsr r0 │ │ │ │ - sbceq r5, fp, ip, lsr #32 │ │ │ │ - sbceq r5, fp, r0, lsr #32 │ │ │ │ - sbceq r5, fp, r4, lsl r0 │ │ │ │ + sbceq r5, fp, r4, asr r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -54377,16 +54377,16 @@ │ │ │ │ bne 71298 │ │ │ │ bl 6fdc8 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, r0, lsr #30 │ │ │ │ - sbceq r4, fp, r8, lsr r4 │ │ │ │ + sbceq r4, fp, r0, ror #30 │ │ │ │ + sbceq r4, fp, r8, ror r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -54425,17 +54425,17 @@ │ │ │ │ bne 71358 │ │ │ │ bl 6fdc8 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, ip, lsr #29 │ │ │ │ - strheq sp, [fp], #192 @ 0xc0 │ │ │ │ - sbceq r4, fp, r8, ror lr │ │ │ │ + sbceq r4, fp, ip, ror #29 │ │ │ │ + strdeq sp, [fp], #192 @ 0xc0 │ │ │ │ + strheq r4, [fp], #232 @ 0xe8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -54473,19 +54473,19 @@ │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, ip, lsl #28 │ │ │ │ - sbceq r4, fp, r4, lsl lr │ │ │ │ - sbceq r4, fp, r0, lsl #28 │ │ │ │ - sbceq r4, fp, ip, ror #27 │ │ │ │ - ldrdeq r4, [fp], #216 @ 0xd8 │ │ │ │ + sbceq r4, fp, ip, asr #28 │ │ │ │ + sbceq r4, fp, r4, asr lr │ │ │ │ + sbceq r4, fp, r0, asr #28 │ │ │ │ + sbceq r4, fp, ip, lsr #28 │ │ │ │ + sbceq r4, fp, r8, lsl lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r6, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -54518,16 +54518,16 @@ │ │ │ │ bne 714ac │ │ │ │ bl 6fdc8 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, r4, ror sp │ │ │ │ - sbceq r4, fp, r4, ror sp │ │ │ │ + strheq r4, [fp], #212 @ 0xd4 │ │ │ │ + strheq r4, [fp], #212 @ 0xd4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -54677,31 +54677,31 @@ │ │ │ │ bl 70000 │ │ │ │ b 71590 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ bl 700dc │ │ │ │ b 715b0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, r4, ror #25 │ │ │ │ - sbceq sl, fp, r8, lsr r6 │ │ │ │ - ldrdeq r4, [fp], #192 @ 0xc0 │ │ │ │ + sbceq r4, fp, r4, lsr #26 │ │ │ │ + sbceq sl, fp, r8, ror r6 │ │ │ │ + sbceq r4, fp, r0, lsl sp │ │ │ │ cmpeq ip, r4, ror r7 │ │ │ │ - sbcseq r0, ip, r0, asr #32 │ │ │ │ - sbceq r4, fp, r8, ror ip │ │ │ │ - sbceq r4, fp, r8, ror ip │ │ │ │ - sbceq r4, fp, r4, lsl #25 │ │ │ │ - sbceq r5, fp, r4, ror #2 │ │ │ │ - strheq r8, [ip], #64 @ 0x40 │ │ │ │ - sbceq fp, ip, r0, lsl #28 │ │ │ │ + sbcseq r0, ip, r0, lsl #1 │ │ │ │ + strheq r4, [fp], #200 @ 0xc8 │ │ │ │ + strheq r4, [fp], #200 @ 0xc8 │ │ │ │ + sbceq r4, fp, r4, asr #25 │ │ │ │ + sbceq r5, fp, r4, lsr #3 │ │ │ │ + strdeq r8, [ip], #64 @ 0x40 │ │ │ │ + sbceq fp, ip, r0, asr #28 │ │ │ │ + sbceq r4, fp, ip, asr ip │ │ │ │ + sbceq r4, fp, ip, lsr #24 │ │ │ │ sbceq r4, fp, ip, lsl ip │ │ │ │ - sbceq r4, fp, ip, ror #23 │ │ │ │ - ldrdeq r4, [fp], #188 @ 0xbc │ │ │ │ - sbceq r4, fp, ip, asr #23 │ │ │ │ - strheq r4, [fp], #184 @ 0xb8 │ │ │ │ - sbcseq r0, sl, r4, lsl r1 │ │ │ │ + sbceq r4, fp, ip, lsl #24 │ │ │ │ + strdeq r4, [fp], #184 @ 0xb8 │ │ │ │ + sbcseq r0, sl, r4, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -54751,19 +54751,19 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 7818c │ │ │ │ mov r0, r5 │ │ │ │ bl 6fbd0 │ │ │ │ b 71838 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ + sbceq r4, fp, r8, lsl #22 │ │ │ │ + ldrdeq r0, [fp], #88 @ 0x58 │ │ │ │ + strdeq r4, [fp], #164 @ 0xa4 │ │ │ │ + ldrdeq r4, [fp], #160 @ 0xa0 │ │ │ │ sbceq r4, fp, r8, asr #21 │ │ │ │ - smulleq r0, fp, r8, r5 │ │ │ │ - strheq r4, [fp], #164 @ 0xa4 │ │ │ │ - smulleq r4, fp, r0, sl │ │ │ │ - sbceq r4, fp, r8, lsl #21 │ │ │ │ cmpeq fp, r8, ror #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ @@ -54905,30 +54905,30 @@ │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ bl 6fadc │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, r8, lsl #20 │ │ │ │ - sbceq r4, fp, r0, lsr #20 │ │ │ │ - sbceq r4, fp, r8, lsl sl │ │ │ │ - sbceq r4, fp, r4, lsr #20 │ │ │ │ - sbceq r4, fp, r4, asr #22 │ │ │ │ - sbceq r4, fp, r0, lsl #20 │ │ │ │ - sbceq r4, fp, r8, ror #19 │ │ │ │ - sbceq r3, fp, ip, lsl fp │ │ │ │ - smulleq r4, fp, r0, r9 │ │ │ │ - sbceq r4, fp, r4, ror r9 │ │ │ │ - sbceq r4, fp, r8, asr r9 │ │ │ │ - sbceq r4, fp, r0, asr #18 │ │ │ │ + sbceq r4, fp, r8, asr #20 │ │ │ │ + sbceq r4, fp, r0, ror #20 │ │ │ │ + sbceq r4, fp, r8, asr sl │ │ │ │ + sbceq r4, fp, r4, ror #20 │ │ │ │ + sbceq r4, fp, r4, lsl #23 │ │ │ │ + sbceq r4, fp, r0, asr #20 │ │ │ │ + sbceq r4, fp, r8, lsr #20 │ │ │ │ + sbceq r3, fp, ip, asr fp │ │ │ │ + ldrdeq r4, [fp], #144 @ 0x90 │ │ │ │ + strheq r4, [fp], #148 @ 0x94 │ │ │ │ + smulleq r4, fp, r8, r9 │ │ │ │ + sbceq r4, fp, r0, lsl #19 │ │ │ │ + sbceq r4, fp, r4, ror #18 │ │ │ │ + sbceq r4, fp, r0, lsr r9 │ │ │ │ sbceq r4, fp, r4, lsr #18 │ │ │ │ - strdeq r4, [fp], #128 @ 0x80 │ │ │ │ - sbceq r4, fp, r4, ror #17 │ │ │ │ - sbceq r4, fp, ip, asr #17 │ │ │ │ + sbceq r4, fp, ip, lsl #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55107,34 +55107,34 @@ │ │ │ │ bne 71ce0 │ │ │ │ bl 6fdc8 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, r4, asr #16 │ │ │ │ - ldrdeq r4, [fp], #140 @ 0x8c │ │ │ │ - sbceq r4, fp, r8, asr #16 │ │ │ │ - sbceq r4, fp, r4, lsr r8 │ │ │ │ + sbceq r4, fp, r4, lsl #17 │ │ │ │ + sbceq r4, fp, ip, lsl r9 │ │ │ │ + sbceq r4, fp, r8, lsl #17 │ │ │ │ + sbceq r4, fp, r4, ror r8 │ │ │ │ + sbceq r4, fp, r0, lsl #17 │ │ │ │ + sbceq r4, fp, ip, ror #16 │ │ │ │ + sbceq r4, fp, r8, asr r8 │ │ │ │ sbceq r4, fp, r0, asr #16 │ │ │ │ - sbceq r4, fp, ip, lsr #16 │ │ │ │ - sbceq r4, fp, r8, lsl r8 │ │ │ │ - sbceq r4, fp, r0, lsl #16 │ │ │ │ - strdeq r4, [fp], #120 @ 0x78 │ │ │ │ - strdeq r4, [fp], #120 @ 0x78 │ │ │ │ - sbceq r4, fp, r8, ror #15 │ │ │ │ - sbceq r4, fp, ip, asr #15 │ │ │ │ - sbceq fp, ip, ip, lsr #23 │ │ │ │ - sbceq r4, fp, r4, ror r7 │ │ │ │ - sbceq r4, fp, ip, asr r7 │ │ │ │ - sbceq r4, fp, r8, asr #14 │ │ │ │ - sbceq r4, fp, r4, lsr #12 │ │ │ │ - sbceq r4, fp, r0, lsl r7 │ │ │ │ - sbceq r4, fp, r0, lsl #14 │ │ │ │ - strdeq r4, [fp], #96 @ 0x60 │ │ │ │ + sbceq r4, fp, r8, lsr r8 │ │ │ │ + sbceq r4, fp, r8, lsr r8 │ │ │ │ + sbceq r4, fp, r8, lsr #16 │ │ │ │ + sbceq r4, fp, ip, lsl #16 │ │ │ │ + sbceq fp, ip, ip, ror #23 │ │ │ │ + strheq r4, [fp], #116 @ 0x74 │ │ │ │ + smulleq r4, fp, ip, r7 │ │ │ │ + sbceq r4, fp, r8, lsl #15 │ │ │ │ + sbceq r4, fp, r4, ror #12 │ │ │ │ + sbceq r4, fp, r0, asr r7 │ │ │ │ + sbceq r4, fp, r0, asr #14 │ │ │ │ + sbceq r4, fp, r0, lsr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55159,16 +55159,16 @@ │ │ │ │ bne 71ed0 │ │ │ │ bl 6fdc8 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, r4, lsr r6 │ │ │ │ - sbceq r6, fp, r8, asr r7 │ │ │ │ + sbceq r4, fp, r4, ror r6 │ │ │ │ + smulleq r6, fp, r8, r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55194,16 +55194,16 @@ │ │ │ │ bl 6fe88 │ │ │ │ bl 6fdc8 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, r4, asr #11 │ │ │ │ - sbceq r4, fp, ip, asr #11 │ │ │ │ + sbceq r4, fp, r4, lsl #12 │ │ │ │ + sbceq r4, fp, ip, lsl #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55264,22 +55264,22 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 6ff74 │ │ │ │ ldr r0, [r5, #44] @ 0x2c │ │ │ │ bl 70060 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ - sbceq r4, fp, ip, asr r5 │ │ │ │ - sbceq r4, fp, ip, ror #13 │ │ │ │ - ldrdeq r4, [fp], #108 @ 0x6c │ │ │ │ - sbceq sl, fp, r4, ror #21 │ │ │ │ - sbceq r4, fp, r0, lsl r5 │ │ │ │ - strdeq r4, [fp], #76 @ 0x4c │ │ │ │ - sbceq r4, fp, ip, ror #9 │ │ │ │ - sbceq r4, fp, r4, asr #9 │ │ │ │ + smulleq r4, fp, ip, r5 │ │ │ │ + sbceq r4, fp, ip, lsr #14 │ │ │ │ + sbceq r4, fp, ip, lsl r7 │ │ │ │ + sbceq sl, fp, r4, lsr #22 │ │ │ │ + sbceq r4, fp, r0, asr r5 │ │ │ │ + sbceq r4, fp, ip, lsr r5 │ │ │ │ + sbceq r4, fp, ip, lsr #10 │ │ │ │ + sbceq r4, fp, r4, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55371,22 +55371,22 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6ff14 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 72234 │ │ │ │ bl 70000 │ │ │ │ b 72234 │ │ │ │ - sbceq r4, fp, ip, lsr #8 │ │ │ │ - strheq r4, [fp], #92 @ 0x5c │ │ │ │ - sbceq r4, fp, ip, lsr #11 │ │ │ │ - strheq sl, [fp], #148 @ 0x94 │ │ │ │ - sbceq r4, fp, r0, ror #7 │ │ │ │ - sbceq r4, fp, ip, asr #7 │ │ │ │ - strheq r4, [fp], #60 @ 0x3c │ │ │ │ - sbceq r4, fp, r0, asr r3 │ │ │ │ + sbceq r4, fp, ip, ror #8 │ │ │ │ + strdeq r4, [fp], #92 @ 0x5c │ │ │ │ + sbceq r4, fp, ip, ror #11 │ │ │ │ + strdeq sl, [fp], #148 @ 0x94 │ │ │ │ + sbceq r4, fp, r0, lsr #8 │ │ │ │ + sbceq r4, fp, ip, lsl #8 │ │ │ │ + strdeq r4, [fp], #60 @ 0x3c │ │ │ │ + smulleq r4, fp, r0, r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55544,32 +55544,32 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ ldr r0, [pc, #72] @ 7254c │ │ │ │ add r0, pc, r0 │ │ │ │ b 724e4 │ │ │ │ - strheq r4, [fp], #36 @ 0x24 │ │ │ │ - strheq r4, [fp], #40 @ 0x28 │ │ │ │ - sbceq r4, fp, r0, lsr #5 │ │ │ │ - sbceq r4, fp, r4, lsl #5 │ │ │ │ - sbceq r4, fp, r8, ror #4 │ │ │ │ - sbceq r4, fp, r4, asr r2 │ │ │ │ - sbceq r4, fp, r0, asr #4 │ │ │ │ - sbceq r4, fp, ip, lsr #4 │ │ │ │ - sbceq r4, fp, r8, lsl r2 │ │ │ │ - sbceq r4, fp, r4, lsl #4 │ │ │ │ - strdeq r4, [fp], #24 │ │ │ │ - sbceq r4, fp, r4, ror #3 │ │ │ │ - ldrheq sl, [fp], #16 │ │ │ │ - sbceq r4, fp, r0, asr #3 │ │ │ │ - sbceq r4, fp, ip, lsr #3 │ │ │ │ - smulleq r4, fp, r8, r1 │ │ │ │ - sbceq r4, fp, r4, ror r1 │ │ │ │ - sbceq pc, sl, r4, asr #17 │ │ │ │ + strdeq r4, [fp], #36 @ 0x24 │ │ │ │ + strdeq r4, [fp], #40 @ 0x28 │ │ │ │ + sbceq r4, fp, r0, ror #5 │ │ │ │ + sbceq r4, fp, r4, asr #5 │ │ │ │ + sbceq r4, fp, r8, lsr #5 │ │ │ │ + smulleq r4, fp, r4, r2 │ │ │ │ + sbceq r4, fp, r0, lsl #5 │ │ │ │ + sbceq r4, fp, ip, ror #4 │ │ │ │ + sbceq r4, fp, r8, asr r2 │ │ │ │ + sbceq r4, fp, r4, asr #4 │ │ │ │ + sbceq r4, fp, r8, lsr r2 │ │ │ │ + sbceq r4, fp, r4, lsr #4 │ │ │ │ + ldrsheq sl, [fp], #16 │ │ │ │ + sbceq r4, fp, r0, lsl #4 │ │ │ │ + sbceq r4, fp, ip, ror #3 │ │ │ │ + ldrdeq r4, [fp], #24 │ │ │ │ + strheq r4, [fp], #20 │ │ │ │ + sbceq pc, sl, r4, lsl #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55717,33 +55717,33 @@ │ │ │ │ bl 6ffa0 │ │ │ │ b 726b4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ ldr r0, [pc, #76] @ 72804 │ │ │ │ add r0, pc, r0 │ │ │ │ b 725bc │ │ │ │ - sbceq r4, fp, r4, asr #1 │ │ │ │ - sbceq r3, ip, ip, asr #19 │ │ │ │ - sbceq pc, sl, r0, lsr r8 @ │ │ │ │ - sbceq sl, ip, r0, ror lr │ │ │ │ - sbceq r3, fp, ip, lsl #14 │ │ │ │ - sbceq r0, sp, r4, asr #26 │ │ │ │ - sbceq fp, ip, r8, lsl r2 │ │ │ │ - sbceq r2, fp, r8, ror #29 │ │ │ │ - ldrdeq r2, [fp], #232 @ 0xe8 │ │ │ │ - ldrdeq r3, [fp], #252 @ 0xfc │ │ │ │ - sbceq r2, fp, r8, lsl #29 │ │ │ │ - sbceq r3, fp, r0, lsr #31 │ │ │ │ - sbceq r3, fp, r8, lsl #31 │ │ │ │ - sbceq r3, fp, r0, ror pc │ │ │ │ - sbceq r3, fp, r8, asr pc │ │ │ │ - strheq r3, [fp], #84 @ 0x54 │ │ │ │ - sbcseq sl, ip, r4, lsl #9 │ │ │ │ - sbcseq r7, fp, ip, lsr #28 │ │ │ │ - sbceq pc, sl, r0, lsl r6 @ │ │ │ │ + sbceq r4, fp, r4, lsl #2 │ │ │ │ + sbceq r3, ip, ip, lsl #20 │ │ │ │ + sbceq pc, sl, r0, ror r8 @ │ │ │ │ + strheq sl, [ip], #224 @ 0xe0 │ │ │ │ + sbceq r3, fp, ip, asr #14 │ │ │ │ + sbceq r0, sp, r4, lsl #27 │ │ │ │ + sbceq fp, ip, r8, asr r2 │ │ │ │ + sbceq r2, fp, r8, lsr #30 │ │ │ │ + sbceq r2, fp, r8, lsl pc │ │ │ │ + sbceq r4, fp, ip, lsl r0 │ │ │ │ + sbceq r2, fp, r8, asr #29 │ │ │ │ + sbceq r3, fp, r0, ror #31 │ │ │ │ + sbceq r3, fp, r8, asr #31 │ │ │ │ + strheq r3, [fp], #240 @ 0xf0 │ │ │ │ + smulleq r3, fp, r8, pc @ │ │ │ │ + strdeq r3, [fp], #84 @ 0x54 │ │ │ │ + sbcseq sl, ip, r4, asr #9 │ │ │ │ + sbcseq r7, fp, ip, ror #28 │ │ │ │ + sbceq pc, sl, r0, asr r6 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ bl 6f2b4 │ │ │ │ @@ -55789,18 +55789,18 @@ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl 70060 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r3, fp, r4, ror #28 │ │ │ │ - sbceq r3, fp, ip, ror #28 │ │ │ │ - sbceq r2, fp, ip, asr #13 │ │ │ │ - sbceq pc, sl, r0, lsr #5 │ │ │ │ + sbceq r3, fp, r4, lsr #29 │ │ │ │ + sbceq r3, fp, ip, lsr #29 │ │ │ │ + sbceq r2, fp, ip, lsl #14 │ │ │ │ + sbceq pc, sl, r0, ror #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55863,22 +55863,22 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ ldr r0, [pc, #32] @ 72a20 │ │ │ │ add r0, pc, r0 │ │ │ │ b 729c4 │ │ │ │ - sbceq r3, fp, r8, ror #27 │ │ │ │ - strdeq r3, [fp], #208 @ 0xd0 │ │ │ │ - sbceq r3, fp, r0, ror #27 │ │ │ │ - ldrdeq r3, [fp], #212 @ 0xd4 │ │ │ │ - sbceq r3, fp, ip, asr #27 │ │ │ │ - sbceq pc, sl, r0, asr r5 @ │ │ │ │ - sbceq r3, fp, r4, lsl #27 │ │ │ │ - sbceq pc, sl, r8, asr #7 │ │ │ │ + sbceq r3, fp, r8, lsr #28 │ │ │ │ + sbceq r3, fp, r0, lsr lr │ │ │ │ + sbceq r3, fp, r0, lsr #28 │ │ │ │ + sbceq r3, fp, r4, lsl lr │ │ │ │ + sbceq r3, fp, ip, lsl #28 │ │ │ │ + smulleq pc, sl, r0, r5 @ │ │ │ │ + sbceq r3, fp, r4, asr #27 │ │ │ │ + sbceq pc, sl, r8, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55908,18 +55908,18 @@ │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r3, fp, r0, lsl sp │ │ │ │ - sbcseq r9, sl, r4, ror #7 │ │ │ │ - strdeq r2, [fp], #68 @ 0x44 │ │ │ │ - sbceq fp, fp, r0, asr r6 │ │ │ │ + sbceq r3, fp, r0, asr sp │ │ │ │ + sbcseq r9, sl, r4, lsr #8 │ │ │ │ + sbceq r2, fp, r4, lsr r5 │ │ │ │ + smulleq fp, fp, r0, r6 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55949,18 +55949,18 @@ │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r3, fp, r4, lsl #25 │ │ │ │ - sbcseq r9, sl, r0, asr #6 │ │ │ │ - sbceq r2, fp, r0, asr r4 │ │ │ │ - sbceq fp, fp, ip, lsr #11 │ │ │ │ + sbceq r3, fp, r4, asr #25 │ │ │ │ + sbcseq r9, sl, r0, lsl #7 │ │ │ │ + smulleq r2, fp, r0, r4 │ │ │ │ + sbceq fp, fp, ip, ror #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -56069,28 +56069,28 @@ │ │ │ │ bl 6ff14 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ ldr r0, [pc, #56] @ 72d70 │ │ │ │ add r0, pc, r0 │ │ │ │ b 72bf4 │ │ │ │ - sbceq r3, fp, r8, ror #23 │ │ │ │ - sbceq lr, sl, ip, lsr #27 │ │ │ │ - sbceq r3, ip, ip, lsl #7 │ │ │ │ - sbceq r8, fp, r8, ror #31 │ │ │ │ - sbceq sl, ip, r8, lsr #16 │ │ │ │ - sbceq r0, sp, ip, lsr #14 │ │ │ │ - sbceq r3, fp, r0, asr #1 │ │ │ │ - smullseq r9, ip, r0, pc @ │ │ │ │ - sbcseq r7, fp, r8, lsr r9 │ │ │ │ - smulleq sl, ip, r0, fp │ │ │ │ - sbceq r2, fp, r0, ror #16 │ │ │ │ - sbceq r2, fp, r0, asr r8 │ │ │ │ - sbceq r2, fp, r8, lsr r5 │ │ │ │ - smulleq pc, sl, r0, r0 @ │ │ │ │ + sbceq r3, fp, r8, lsr #24 │ │ │ │ + sbceq lr, sl, ip, ror #27 │ │ │ │ + sbceq r3, ip, ip, asr #7 │ │ │ │ + sbceq r9, fp, r8, lsr #32 │ │ │ │ + sbceq sl, ip, r8, ror #16 │ │ │ │ + sbceq r0, sp, ip, ror #14 │ │ │ │ + sbceq r3, fp, r0, lsl #2 │ │ │ │ + ldrsbeq r9, [ip], #240 @ 0xf0 │ │ │ │ + sbcseq r7, fp, r8, ror r9 │ │ │ │ + ldrdeq sl, [ip], #176 @ 0xb0 │ │ │ │ + sbceq r2, fp, r0, lsr #17 │ │ │ │ + smulleq r2, fp, r0, r8 │ │ │ │ + sbceq r2, fp, r8, ror r5 │ │ │ │ + ldrdeq pc, [sl], #0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -56142,21 +56142,21 @@ │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - strdeq r3, [fp], #156 @ 0x9c │ │ │ │ - sbceq r3, fp, r4, lsl #20 │ │ │ │ - strdeq r3, [fp], #156 @ 0x9c │ │ │ │ - strdeq r3, [fp], #148 @ 0x94 │ │ │ │ - strdeq r3, [fp], #144 @ 0x90 │ │ │ │ - sbceq r3, fp, ip, ror #19 │ │ │ │ - sbceq r3, fp, r8, ror #19 │ │ │ │ + sbceq r3, fp, ip, lsr sl │ │ │ │ + sbceq r3, fp, r4, asr #20 │ │ │ │ + sbceq r3, fp, ip, lsr sl │ │ │ │ + sbceq r3, fp, r4, lsr sl │ │ │ │ + sbceq r3, fp, r0, lsr sl │ │ │ │ + sbceq r3, fp, ip, lsr #20 │ │ │ │ + sbceq r3, fp, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -56237,25 +56237,25 @@ │ │ │ │ ldr r0, [r4, #20] │ │ │ │ bl 70060 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - smulleq r3, fp, r4, r9 │ │ │ │ - smulleq r3, fp, r8, r9 │ │ │ │ - sbceq r3, fp, r8, lsl #19 │ │ │ │ - sbcseq r6, ip, r4, ror #22 │ │ │ │ + ldrdeq r3, [fp], #148 @ 0x94 │ │ │ │ + ldrdeq r3, [fp], #152 @ 0x98 │ │ │ │ + sbceq r3, fp, r8, asr #19 │ │ │ │ + sbcseq r6, ip, r4, lsr #23 │ │ │ │ + smulleq r3, fp, ip, r9 │ │ │ │ + smulleq r3, fp, r0, r9 │ │ │ │ + sbceq r3, fp, r4, lsl #19 │ │ │ │ + sbceq r3, fp, r4, ror r9 │ │ │ │ + sbceq r3, fp, r4, ror #18 │ │ │ │ sbceq r3, fp, ip, asr r9 │ │ │ │ sbceq r3, fp, r0, asr r9 │ │ │ │ - sbceq r3, fp, r4, asr #18 │ │ │ │ - sbceq r3, fp, r4, lsr r9 │ │ │ │ - sbceq r3, fp, r4, lsr #18 │ │ │ │ - sbceq r3, fp, ip, lsl r9 │ │ │ │ - sbceq r3, fp, r0, lsl r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, sp, #12 │ │ │ │ strh r0, [sp, #4] │ │ │ │ bl 6f2b4 │ │ │ │ @@ -56279,17 +56279,17 @@ │ │ │ │ ldrb r0, [sp, #5] │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6ffa0 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ b 6ff14 │ │ │ │ - sbceq r3, fp, r0, lsr #17 │ │ │ │ - sbcseq r6, ip, r4, lsl sl │ │ │ │ - smulleq r3, fp, r4, r8 │ │ │ │ + sbceq r3, fp, r0, ror #17 │ │ │ │ + sbcseq r6, ip, r4, asr sl │ │ │ │ + ldrdeq r3, [fp], #132 @ 0x84 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -56316,18 +56316,18 @@ │ │ │ │ bl 6ff74 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ asr r1, r0, #31 │ │ │ │ bl 6fa7c │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ - sbceq r3, fp, ip, asr r8 │ │ │ │ - strdeq r3, [fp], #112 @ 0x70 │ │ │ │ - sbcseq r6, r9, r4, lsr #13 │ │ │ │ - sbceq r3, fp, r4, lsr r8 │ │ │ │ + smulleq r3, fp, ip, r8 │ │ │ │ + sbceq r3, fp, r0, lsr r8 │ │ │ │ + sbcseq r6, r9, r4, ror #13 │ │ │ │ + sbceq r3, fp, r4, ror r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -56383,22 +56383,22 @@ │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 70060 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r3, fp, r4, ror #15 │ │ │ │ - sbcseq r9, ip, ip, lsl #21 │ │ │ │ - ldrdeq r3, [fp], #92 @ 0x5c │ │ │ │ - strheq r3, [fp], #120 @ 0x78 │ │ │ │ - sbceq r3, fp, r8, lsr #15 │ │ │ │ - sbcseq r8, sl, r0, ror ip │ │ │ │ - smulleq r3, fp, r0, r7 │ │ │ │ - sbceq r3, fp, ip, lsl #15 │ │ │ │ + sbceq r3, fp, r4, lsr #16 │ │ │ │ + sbcseq r9, ip, ip, asr #21 │ │ │ │ + sbceq r3, fp, ip, lsl r6 │ │ │ │ + strdeq r3, [fp], #120 @ 0x78 │ │ │ │ + sbceq r3, fp, r8, ror #15 │ │ │ │ + ldrheq r8, [sl], #192 @ 0xc0 │ │ │ │ + ldrdeq r3, [fp], #112 @ 0x70 │ │ │ │ + sbceq r3, fp, ip, asr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #820] @ 73590 │ │ │ │ ldr r3, [pc, #820] @ 73594 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -56604,36 +56604,36 @@ │ │ │ │ b 73314 │ │ │ │ ldr r0, [pc, #100] @ 735ec │ │ │ │ add r0, pc, r0 │ │ │ │ b 733b8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0149cd9c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r3, fp, r4, lsl r7 │ │ │ │ - sbceq pc, ip, r0, lsl #14 │ │ │ │ - sbceq lr, sl, r8, lsr #13 │ │ │ │ - sbceq r1, fp, ip, ror #30 │ │ │ │ - sbceq r2, ip, ip, ror #24 │ │ │ │ - sbceq r1, fp, r0, lsr #30 │ │ │ │ - sbceq pc, ip, r8, lsr r7 @ │ │ │ │ - sbceq lr, sl, r4, lsl #12 │ │ │ │ - sbceq r1, fp, r8, asr #29 │ │ │ │ - sbceq r2, ip, r8, asr #23 │ │ │ │ - sbceq r1, fp, ip, ror lr │ │ │ │ - sbcseq r0, ip, r0, lsr #20 │ │ │ │ - sbceq r8, ip, r0, asr #26 │ │ │ │ - sbceq r3, fp, ip, lsr #10 │ │ │ │ - sbceq r2, fp, r4, ror #21 │ │ │ │ - sbceq r3, fp, r8, lsl #10 │ │ │ │ - strdeq r3, [fp], #76 @ 0x4c │ │ │ │ - sbcseq lr, sl, r8, lsl #6 │ │ │ │ + sbceq r3, fp, r4, asr r7 │ │ │ │ + sbceq pc, ip, r0, asr #14 │ │ │ │ + sbceq lr, sl, r8, ror #13 │ │ │ │ + sbceq r1, fp, ip, lsr #31 │ │ │ │ + sbceq r2, ip, ip, lsr #25 │ │ │ │ + sbceq r1, fp, r0, ror #30 │ │ │ │ + sbceq pc, ip, r8, ror r7 @ │ │ │ │ + sbceq lr, sl, r4, asr #12 │ │ │ │ + sbceq r1, fp, r8, lsl #30 │ │ │ │ + sbceq r2, ip, r8, lsl #24 │ │ │ │ + strheq r1, [fp], #236 @ 0xec │ │ │ │ + sbcseq r0, ip, r0, ror #20 │ │ │ │ + sbceq r8, ip, r0, lsl #27 │ │ │ │ + sbceq r3, fp, ip, ror #10 │ │ │ │ + sbceq r2, fp, r4, lsr #22 │ │ │ │ + sbceq r3, fp, r8, asr #10 │ │ │ │ + sbceq r3, fp, ip, lsr r5 │ │ │ │ + sbcseq lr, sl, r8, asr #6 │ │ │ │ ldrdeq ip, [r9, #-168] @ 0xffffff58 │ │ │ │ smlaltbeq ip, r9, ip, sl │ │ │ │ - sbceq lr, sl, ip, asr #16 │ │ │ │ - sbceq lr, sl, r0, asr #16 │ │ │ │ + sbceq lr, sl, ip, lsl #17 │ │ │ │ + sbceq lr, sl, r0, lsl #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r2 │ │ │ │ @@ -56842,46 +56842,46 @@ │ │ │ │ ldr r0, [pc, #144] @ 739cc │ │ │ │ add r0, pc, r0 │ │ │ │ bl 6ff74 │ │ │ │ ldrd r0, [r5] │ │ │ │ bl 6faac │ │ │ │ bl 6ffa0 │ │ │ │ b 7381c │ │ │ │ - sbcseq fp, ip, sl, lsl #1 │ │ │ │ - sbceq r3, fp, r4, lsl r4 │ │ │ │ - sbcseq fp, ip, r7, asr r0 │ │ │ │ - strheq r3, [fp], #48 @ 0x30 │ │ │ │ - sbceq r3, fp, r8, asr #7 │ │ │ │ + sbcseq fp, ip, sl, asr #1 │ │ │ │ + sbceq r3, fp, r4, asr r4 │ │ │ │ + smullseq fp, ip, r7, r0 │ │ │ │ + strdeq r3, [fp], #48 @ 0x30 │ │ │ │ + sbceq r3, fp, r8, lsl #8 │ │ │ │ + strdeq r3, [fp], #60 @ 0x3c │ │ │ │ + sbceq r3, fp, r8, asr r3 │ │ │ │ + sbceq r3, fp, ip, ror #6 │ │ │ │ + sbceq r3, fp, ip, ror #6 │ │ │ │ + sbceq r3, fp, r4, lsr #7 │ │ │ │ strheq r3, [fp], #60 @ 0x3c │ │ │ │ - sbceq r3, fp, r8, lsl r3 │ │ │ │ - sbceq r3, fp, ip, lsr #6 │ │ │ │ - sbceq r3, fp, ip, lsr #6 │ │ │ │ - sbceq r3, fp, r4, ror #6 │ │ │ │ - sbceq r3, fp, ip, ror r3 │ │ │ │ + strheq r3, [fp], #48 @ 0x30 │ │ │ │ + sbceq r3, fp, r8, lsr #7 │ │ │ │ + sbceq r3, fp, r0, lsr #7 │ │ │ │ + smulleq r3, fp, r8, r3 │ │ │ │ + smulleq r3, fp, r0, r3 │ │ │ │ + sbceq r3, fp, r8, lsl #7 │ │ │ │ + sbceq r3, fp, r0, lsl #7 │ │ │ │ + sbceq r3, fp, r8, ror r3 │ │ │ │ sbceq r3, fp, r0, ror r3 │ │ │ │ sbceq r3, fp, r8, ror #6 │ │ │ │ - sbceq r3, fp, r0, ror #6 │ │ │ │ - sbceq r3, fp, r8, asr r3 │ │ │ │ - sbceq r3, fp, r0, asr r3 │ │ │ │ - sbceq r3, fp, r8, asr #6 │ │ │ │ sbceq r3, fp, r0, asr #6 │ │ │ │ - sbceq r3, fp, r8, lsr r3 │ │ │ │ - sbceq r3, fp, r0, lsr r3 │ │ │ │ - sbceq r3, fp, r8, lsr #6 │ │ │ │ - sbceq r3, fp, r0, lsl #6 │ │ │ │ - sbceq r3, fp, r4, ror #5 │ │ │ │ - strheq r3, [fp], #40 @ 0x28 │ │ │ │ - sbceq r3, fp, ip, lsl #5 │ │ │ │ - sbceq r3, fp, r0, ror #4 │ │ │ │ - sbceq r3, fp, r4, lsr r2 │ │ │ │ - sbceq r3, fp, r8, lsl #4 │ │ │ │ - ldrdeq r3, [fp], #28 │ │ │ │ - strheq r3, [fp], #16 │ │ │ │ - sbceq r3, fp, r4, lsl #3 │ │ │ │ - sbceq r3, fp, ip, asr r1 │ │ │ │ + sbceq r3, fp, r4, lsr #6 │ │ │ │ + strdeq r3, [fp], #40 @ 0x28 │ │ │ │ + sbceq r3, fp, ip, asr #5 │ │ │ │ + sbceq r3, fp, r0, lsr #5 │ │ │ │ + sbceq r3, fp, r4, ror r2 │ │ │ │ + sbceq r3, fp, r8, asr #4 │ │ │ │ + sbceq r3, fp, ip, lsl r2 │ │ │ │ + strdeq r3, [fp], #16 │ │ │ │ + sbceq r3, fp, r4, asr #3 │ │ │ │ + smulleq r3, fp, ip, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -56954,22 +56954,22 @@ │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r3, fp, r0, asr #2 │ │ │ │ - sbcseq fp, fp, r8, asr #8 │ │ │ │ - sbceq sl, fp, r4, lsl #4 │ │ │ │ + sbceq r3, fp, r0, lsl #3 │ │ │ │ + sbcseq fp, fp, r8, lsl #9 │ │ │ │ + sbceq sl, fp, r4, asr #4 │ │ │ │ + sbceq r3, fp, ip, asr #2 │ │ │ │ + sbcseq r8, fp, r0, lsr r5 │ │ │ │ sbceq r3, fp, ip, lsl #2 │ │ │ │ - ldrsheq r8, [fp], #64 @ 0x40 │ │ │ │ - sbceq r3, fp, ip, asr #1 │ │ │ │ - strdeq r1, [fp], #232 @ 0xe8 │ │ │ │ - sbceq r3, fp, r4, lsl #1 │ │ │ │ + sbceq r1, fp, r8, lsr pc │ │ │ │ + sbceq r3, fp, r4, asr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -57007,19 +57007,19 @@ │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r3, fp, r0, lsr #32 │ │ │ │ - sbceq r3, fp, r4, lsr r0 │ │ │ │ - sbceq r3, fp, r4, lsr #32 │ │ │ │ - sbceq r3, fp, ip, lsl r0 │ │ │ │ - sbceq r3, fp, ip │ │ │ │ + sbceq r3, fp, r0, rrx │ │ │ │ + sbceq r3, fp, r4, ror r0 │ │ │ │ + sbceq r3, fp, r4, rrx │ │ │ │ + sbceq r3, fp, ip, asr r0 │ │ │ │ + sbceq r3, fp, ip, asr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -57100,25 +57100,25 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ ldr r0, [pc, #44] @ 73d80 │ │ │ │ add r0, pc, r0 │ │ │ │ b 73d04 │ │ │ │ - strheq r2, [fp], #244 @ 0xf4 │ │ │ │ - sbceq r7, fp, r8, asr #30 │ │ │ │ - sbceq r4, fp, r4, lsr #21 │ │ │ │ - smulleq lr, sl, r0, r0 │ │ │ │ - sbceq sp, sl, ip, lsl #27 │ │ │ │ - strheq r2, [fp], #168 @ 0xa8 │ │ │ │ - sbcseq r8, ip, r0, lsr pc │ │ │ │ - sbceq r2, ip, ip, ror r2 │ │ │ │ - sbcseq sp, sl, r4, ror r9 │ │ │ │ - sbcseq r6, fp, r8, lsl #17 │ │ │ │ - sbceq lr, sl, r4, ror r0 │ │ │ │ + strdeq r2, [fp], #244 @ 0xf4 │ │ │ │ + sbceq r7, fp, r8, lsl #31 │ │ │ │ + sbceq r4, fp, r4, ror #21 │ │ │ │ + ldrdeq lr, [sl], #0 │ │ │ │ + sbceq sp, sl, ip, asr #27 │ │ │ │ + strdeq r2, [fp], #168 @ 0xa8 │ │ │ │ + sbcseq r8, ip, r0, ror pc │ │ │ │ + strheq r2, [ip], #44 @ 0x2c │ │ │ │ + ldrheq sp, [sl], #148 @ 0x94 │ │ │ │ + sbcseq r6, fp, r8, asr #17 │ │ │ │ + strheq lr, [sl], #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -57157,17 +57157,17 @@ │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ bl 6fadc │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - strdeq r2, [fp], #220 @ 0xdc │ │ │ │ - sbcseq r5, ip, r0, ror #24 │ │ │ │ - sbceq r2, fp, r4, ror #27 │ │ │ │ + sbceq r2, fp, ip, lsr lr │ │ │ │ + sbcseq r5, ip, r0, lsr #25 │ │ │ │ + sbceq r2, fp, r4, lsr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -57217,21 +57217,21 @@ │ │ │ │ ldr r0, [r4, #84] @ 0x54 │ │ │ │ bl 70060 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - smulleq r2, fp, r4, sp │ │ │ │ - sbceq lr, ip, r0, ror #13 │ │ │ │ - sbceq r2, fp, r4, ror sp │ │ │ │ - sbceq r2, fp, r8, ror #26 │ │ │ │ - sbceq r2, fp, ip, asr sp │ │ │ │ - sbceq r2, fp, ip, asr #26 │ │ │ │ - sbceq r2, fp, ip, lsr sp │ │ │ │ + ldrdeq r2, [fp], #212 @ 0xd4 │ │ │ │ + sbceq lr, ip, r0, lsr #14 │ │ │ │ + strheq r2, [fp], #212 @ 0xd4 │ │ │ │ + sbceq r2, fp, r8, lsr #27 │ │ │ │ + smulleq r2, fp, ip, sp │ │ │ │ + sbceq r2, fp, ip, lsl #27 │ │ │ │ + sbceq r2, fp, ip, ror sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r6, r2, #0 │ │ │ │ beq 73fe8 │ │ │ │ mov r8, r0 │ │ │ │ @@ -57250,22 +57250,22 @@ │ │ │ │ cmp r5, r3 │ │ │ │ mov r7, r4 │ │ │ │ str r3, [r4, #8] │ │ │ │ str r8, [r4, #12] │ │ │ │ str r1, [r4] │ │ │ │ beq 73fb4 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r0, r7 │ │ │ │ str r5, [r4, #8] │ │ │ │ str r6, [r4, #32] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 73fe8 │ │ │ │ ldr r0, [r6, #12] │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ mov r7, #0 │ │ │ │ @@ -57277,25 +57277,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ cmp r4, #0 │ │ │ │ beq 74028 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 74078 │ │ │ │ ldr r4, [r5, #32] │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #8] │ │ │ │ beq 74050 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 7405c │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #12] │ │ │ │ mov r1, r4 │ │ │ │ @@ -57336,15 +57336,15 @@ │ │ │ │ cmp r5, r3 │ │ │ │ mov r6, r4 │ │ │ │ str r3, [r4] │ │ │ │ str r7, [r4, #52] @ 0x34 │ │ │ │ beq 7410c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r5, [r4] │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldrb r3, [r5, #76] @ 0x4c │ │ │ │ ldr r0, [r6, #800] @ 0x320 │ │ │ │ cmp r3, #0 │ │ │ │ bne 7413c │ │ │ │ @@ -57363,15 +57363,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1] │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 74180 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 7418c │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -57402,15 +57402,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ cmp r6, r3 │ │ │ │ str r3, [r4, #68] @ 0x44 │ │ │ │ str r1, [r4] │ │ │ │ beq 74214 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r2, [pc, #28] @ 7423c │ │ │ │ mov r0, r4 │ │ │ │ add r3, r3, r2 │ │ │ │ str r6, [r4, #68] @ 0x44 │ │ │ │ str r7, [r4, #72] @ 0x48 │ │ │ │ str r5, [r4, #92] @ 0x5c │ │ │ │ @@ -57422,31 +57422,31 @@ │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [r0, #88] @ 0x58 │ │ │ │ mov r5, r0 │ │ │ │ rsb r1, r1, #0 │ │ │ │ ldr r0, [r0, #92] @ 0x5c │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r4, [r5, #92] @ 0x5c │ │ │ │ cmp r4, #0 │ │ │ │ beq 74284 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 742b8 │ │ │ │ ldr r4, [r5, #68] @ 0x44 │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #92] @ 0x5c │ │ │ │ beq 742ac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 742cc │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r4 │ │ │ │ @@ -57476,15 +57476,15 @@ │ │ │ │ str r3, [r4, #88] @ 0x58 │ │ │ │ beq 7432c │ │ │ │ ldr r0, [r4, #92] @ 0x5c │ │ │ │ pop {r4, pc} │ │ │ │ ldr r1, [pc, #24] @ 7434c │ │ │ │ ldr r0, [r4, #92] @ 0x5c │ │ │ │ str r1, [r4, #88] @ 0x58 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r0, [r4, #92] @ 0x5c │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ ldrbeq lr, [r5, #256]! @ 0x100 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -57529,19 +57529,19 @@ │ │ │ │ mov r0, r4 │ │ │ │ asr r1, r4, #31 │ │ │ │ bl 6fa7c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq r1, fp, r0, asr #21 │ │ │ │ - sbceq r2, fp, r4, ror #17 │ │ │ │ - ldrdeq r2, [fp], #140 @ 0x8c │ │ │ │ - sbcseq r9, fp, r8, ror pc │ │ │ │ - sbceq sp, sl, r0, ror #16 │ │ │ │ + sbceq r1, fp, r0, lsl #22 │ │ │ │ + sbceq r2, fp, r4, lsr #18 │ │ │ │ + sbceq r2, fp, ip, lsl r9 │ │ │ │ + ldrheq r9, [fp], #248 @ 0xf8 │ │ │ │ + sbceq sp, sl, r0, lsr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [r0, #88] @ 0x58 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #128] @ 744c0 │ │ │ │ @@ -57574,19 +57574,19 @@ │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ mov ip, lr │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx ip │ │ │ │ - strdeq r1, [fp], #144 @ 0x90 │ │ │ │ - sbceq r2, fp, r8, lsr #16 │ │ │ │ - sbceq r2, fp, ip, lsl #16 │ │ │ │ - sbceq r2, fp, r0, lsl #16 │ │ │ │ - sbcseq r6, fp, r8, lsr #2 │ │ │ │ + sbceq r1, fp, r0, lsr sl │ │ │ │ + sbceq r2, fp, r8, ror #16 │ │ │ │ + sbceq r2, fp, ip, asr #16 │ │ │ │ + sbceq r2, fp, r0, asr #16 │ │ │ │ + sbcseq r6, fp, r8, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #64] @ 7452c │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [pc, #60] @ 74530 │ │ │ │ @@ -57601,17 +57601,17 @@ │ │ │ │ bl 70060 │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq ip, sl, r0, ror r5 │ │ │ │ - sbceq r1, fp, ip, lsr r9 │ │ │ │ - sbceq r2, fp, r0, ror #14 │ │ │ │ + strheq ip, [sl], #80 @ 0x50 │ │ │ │ + sbceq r1, fp, ip, ror r9 │ │ │ │ + sbceq r2, fp, r0, lsr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov ip, r1 │ │ │ │ ldr r6, [r0, #88] @ 0x58 │ │ │ │ ldr r1, [pc, #156] @ 745f4 │ │ │ │ @@ -57651,20 +57651,20 @@ │ │ │ │ mov r3, r5 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ mov ip, lr │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx ip │ │ │ │ - sbceq r2, fp, r4, lsr #14 │ │ │ │ - ldrdeq r1, [fp], #132 @ 0x84 │ │ │ │ - strdeq r2, [fp], #96 @ 0x60 │ │ │ │ - sbceq r2, fp, r4, asr #6 │ │ │ │ - sbceq r2, fp, ip, ror #13 │ │ │ │ - strheq r2, [fp], #100 @ 0x64 │ │ │ │ + sbceq r2, fp, r4, ror #14 │ │ │ │ + sbceq r1, fp, r4, lsl r9 │ │ │ │ + sbceq r2, fp, r0, lsr r7 │ │ │ │ + sbceq r2, fp, r4, lsl #7 │ │ │ │ + sbceq r2, fp, ip, lsr #14 │ │ │ │ + strdeq r2, [fp], #100 @ 0x64 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov ip, r0 │ │ │ │ mov r3, r1 │ │ │ │ ldr r0, [pc, #128] @ 746ac │ │ │ │ @@ -57697,19 +57697,19 @@ │ │ │ │ ldr r3, [r5, #56] @ 0x38 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r1, fp, r4, lsl #16 │ │ │ │ - sbceq r2, fp, ip, ror #12 │ │ │ │ - sbceq r2, fp, ip, lsl r6 │ │ │ │ - sbceq r2, fp, r0, ror r2 │ │ │ │ - sbceq r2, fp, r4, lsr r6 │ │ │ │ + sbceq r1, fp, r4, asr #16 │ │ │ │ + sbceq r2, fp, ip, lsr #13 │ │ │ │ + sbceq r2, fp, ip, asr r6 │ │ │ │ + strheq r2, [fp], #32 │ │ │ │ + sbceq r2, fp, r4, ror r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #144] @ 74770 │ │ │ │ @@ -57746,18 +57746,18 @@ │ │ │ │ bl 6f708 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ bl 6f708 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - smulleq r1, fp, ip, r7 │ │ │ │ - ldrdeq r2, [fp], #92 @ 0x5c │ │ │ │ - sbcseq r7, sl, ip, asr #14 │ │ │ │ - sbceq r2, fp, r8, lsr #11 │ │ │ │ + ldrdeq r1, [fp], #124 @ 0x7c │ │ │ │ + sbceq r2, fp, ip, lsl r6 │ │ │ │ + sbcseq r7, sl, ip, lsl #15 │ │ │ │ + sbceq r2, fp, r8, ror #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #72] @ 747e0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #68] @ 747e4 │ │ │ │ @@ -57774,17 +57774,17 @@ │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r5, #36] @ 0x24 │ │ │ │ blx r3 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 17d534 │ │ │ │ - sbceq r0, fp, r0, asr #28 │ │ │ │ - smulleq r1, fp, r0, r6 │ │ │ │ - sbceq r2, fp, r0, lsr #10 │ │ │ │ + sbceq r0, fp, r0, lsl #29 │ │ │ │ + ldrdeq r1, [fp], #96 @ 0x60 │ │ │ │ + sbceq r2, fp, r0, ror #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r1, [pc, #436] @ 749b8 │ │ │ │ mov r9, r0 │ │ │ │ ldr r0, [pc, #432] @ 749bc │ │ │ │ @@ -57843,18 +57843,18 @@ │ │ │ │ mov r6, r0 │ │ │ │ beq 7499c │ │ │ │ cmp r0, #0 │ │ │ │ beq 748f8 │ │ │ │ cmp r0, sl │ │ │ │ beq 7491c │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 7491c │ │ │ │ ldr r0, [sl, #12] │ │ │ │ mov r1, sl │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ add r4, r4, #4 │ │ │ │ @@ -57865,15 +57865,15 @@ │ │ │ │ ldr r6, [r5, #4]! │ │ │ │ cmp r2, #0 │ │ │ │ bne 748b0 │ │ │ │ cmp r6, #0 │ │ │ │ beq 74968 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 74968 │ │ │ │ ldr r0, [r6, #12] │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ add r4, r4, #4 │ │ │ │ @@ -57888,21 +57888,21 @@ │ │ │ │ add r4, r4, #4 │ │ │ │ cmp r8, r4 │ │ │ │ bne 7492c │ │ │ │ b 74978 │ │ │ │ cmp r0, #0 │ │ │ │ beq 7491c │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 7491c │ │ │ │ bl 70000 │ │ │ │ b 74880 │ │ │ │ - sbceq r2, fp, ip, asr #9 │ │ │ │ - sbceq r1, fp, r8, ror #12 │ │ │ │ - sbcseq r7, sl, r8, lsl r6 │ │ │ │ + sbceq r2, fp, ip, lsl #10 │ │ │ │ + sbceq r1, fp, r8, lsr #13 │ │ │ │ + sbcseq r7, sl, r8, asr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r1, [pc, #260] @ 74ae0 │ │ │ │ mov r7, r0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -57921,27 +57921,27 @@ │ │ │ │ bl 6f4a4 │ │ │ │ mov r9, #0 │ │ │ │ mov sl, r6 │ │ │ │ ldr r5, [r4, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r5, #0 │ │ │ │ beq 74a48 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 74a48 │ │ │ │ ldr r0, [r5, #72] @ 0x48 │ │ │ │ mov r1, r5 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ str r9, [r4] │ │ │ │ ldr r5, [r6, #4] │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r5, #0 │ │ │ │ beq 74a78 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 74a78 │ │ │ │ ldr r0, [r5, #72] @ 0x48 │ │ │ │ mov r1, r5 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ cmp sl, r4 │ │ │ │ @@ -57950,15 +57950,15 @@ │ │ │ │ add r4, r7, #92 @ 0x5c │ │ │ │ add r9, r7, #116 @ 0x74 │ │ │ │ mov r6, #0 │ │ │ │ ldr r5, [r4, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r5, #0 │ │ │ │ beq 74abc │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 74abc │ │ │ │ ldr r0, [r5, #12] │ │ │ │ mov r1, r5 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ cmp r9, r4 │ │ │ │ @@ -57966,17 +57966,17 @@ │ │ │ │ bne 74a90 │ │ │ │ mov r0, r8 │ │ │ │ ldr r3, [r8, #32] │ │ │ │ blx r3 │ │ │ │ mov r0, r7 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 17d534 │ │ │ │ - strdeq r0, [fp], #184 @ 0xb8 │ │ │ │ - smulleq r1, fp, r4, r4 │ │ │ │ - strdeq r2, [fp], #32 │ │ │ │ + sbceq r0, fp, r8, lsr ip │ │ │ │ + ldrdeq r1, [fp], #68 @ 0x44 │ │ │ │ + sbceq r2, fp, r0, lsr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r1, [pc, #452] @ 74cc8 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [pc, #448] @ 74ccc │ │ │ │ @@ -58035,20 +58035,20 @@ │ │ │ │ beq 74cac │ │ │ │ cmp r0, #0 │ │ │ │ beq 74bfc │ │ │ │ cmp r0, r3 │ │ │ │ str r3, [sp, #4] │ │ │ │ beq 74c18 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r0, #0 │ │ │ │ beq 74c88 │ │ │ │ add r4, r4, #4 │ │ │ │ cmp r4, r9 │ │ │ │ str r7, [r6] │ │ │ │ beq 74c74 │ │ │ │ @@ -58056,15 +58056,15 @@ │ │ │ │ ldr r7, [r6, #4]! │ │ │ │ cmp r2, #0 │ │ │ │ bne 74bac │ │ │ │ cmp r7, #0 │ │ │ │ beq 74c64 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 74c64 │ │ │ │ ldr r0, [r7, #72] @ 0x48 │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ add r4, r4, #4 │ │ │ │ @@ -58084,21 +58084,21 @@ │ │ │ │ add r4, r4, #4 │ │ │ │ cmp r9, r4 │ │ │ │ bne 74c28 │ │ │ │ b 74c74 │ │ │ │ cmp r0, #0 │ │ │ │ beq 74c18 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 74c18 │ │ │ │ bl 70000 │ │ │ │ b 74b7c │ │ │ │ - strdeq r2, [fp], #16 │ │ │ │ - sbceq r1, fp, ip, ror #6 │ │ │ │ - sbcseq r7, sl, ip, lsl r3 │ │ │ │ + sbceq r2, fp, r0, lsr r2 │ │ │ │ + sbceq r1, fp, ip, lsr #7 │ │ │ │ + sbcseq r7, sl, ip, asr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r1, [pc, #452] @ 74eb0 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [pc, #448] @ 74eb4 │ │ │ │ @@ -58157,20 +58157,20 @@ │ │ │ │ beq 74e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 74de4 │ │ │ │ cmp r0, r3 │ │ │ │ str r3, [sp, #4] │ │ │ │ beq 74e00 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r0, #0 │ │ │ │ beq 74e70 │ │ │ │ add r4, r4, #4 │ │ │ │ cmp r4, r9 │ │ │ │ str r7, [r6] │ │ │ │ beq 74e5c │ │ │ │ @@ -58178,15 +58178,15 @@ │ │ │ │ ldr r7, [r6, #4]! │ │ │ │ cmp r2, #0 │ │ │ │ bne 74d94 │ │ │ │ cmp r7, #0 │ │ │ │ beq 74e4c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 74e4c │ │ │ │ ldr r0, [r7, #72] @ 0x48 │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ add r4, r4, #4 │ │ │ │ @@ -58206,21 +58206,21 @@ │ │ │ │ add r4, r4, #4 │ │ │ │ cmp r9, r4 │ │ │ │ bne 74e10 │ │ │ │ b 74e5c │ │ │ │ cmp r0, #0 │ │ │ │ beq 74e00 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 74e00 │ │ │ │ bl 70000 │ │ │ │ b 74d64 │ │ │ │ - sbceq r2, fp, r0, lsr #32 │ │ │ │ - sbceq r1, fp, r4, lsl #3 │ │ │ │ - sbcseq r7, sl, r4, lsr r1 │ │ │ │ + sbceq r2, fp, r0, rrx │ │ │ │ + sbceq r1, fp, r4, asr #3 │ │ │ │ + sbcseq r7, sl, r4, ror r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r6, [r0] │ │ │ │ ldr r3, [r6, #4] │ │ │ │ cmp r3, #1 │ │ │ │ @@ -58355,16 +58355,16 @@ │ │ │ │ ldr r2, [r3, #4]! │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r2, [r2, #68] @ 0x44 │ │ │ │ strne r2, [r3] │ │ │ │ cmp r3, r1 │ │ │ │ bne 750d8 │ │ │ │ b 74f58 │ │ │ │ - sbcseq r9, ip, ip, ror #15 │ │ │ │ - ldrsbeq r9, [ip], #114 @ 0x72 │ │ │ │ + sbcseq r9, ip, ip, lsr #16 │ │ │ │ + sbcseq r9, ip, r2, lsl r8 │ │ │ │ andeq r0, r0, r4, ror r7 │ │ │ │ andeq r1, r0, ip, lsr #6 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r6, r0, ip, ror #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -58414,19 +58414,19 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r0, r7 │ │ │ │ bl 3bb4c │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - strdeq r0, [fp], #204 @ 0xcc │ │ │ │ + sbceq r0, fp, ip, lsr sp │ │ │ │ + sbceq r1, fp, r0, asr #24 │ │ │ │ + sbceq r1, fp, r8, asr fp │ │ │ │ + ldrdeq ip, [sl], #200 @ 0xc8 │ │ │ │ sbceq r1, fp, r0, lsl #24 │ │ │ │ - sbceq r1, fp, r8, lsl fp │ │ │ │ - smulleq ip, sl, r8, ip │ │ │ │ - sbceq r1, fp, r0, asr #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r7, [r0, #88] @ 0x58 │ │ │ │ ldr sl, [r1, #68] @ 0x44 │ │ │ │ ldr r0, [pc, #448] @ 753d4 │ │ │ │ @@ -58539,24 +58539,24 @@ │ │ │ │ ldr r0, [pc, #56] @ 753f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 6f508 │ │ │ │ cmp r9, #0 │ │ │ │ beq 7536c │ │ │ │ bl 6fd68 │ │ │ │ b 75324 │ │ │ │ - sbceq r0, fp, r4, lsl ip │ │ │ │ - sbceq r1, fp, ip, lsr #22 │ │ │ │ - sbceq r1, fp, ip, lsr #20 │ │ │ │ - sbceq ip, sl, ip, lsr #23 │ │ │ │ - ldrdeq r1, [fp], #164 @ 0xa4 │ │ │ │ - sbceq r0, fp, r8, asr #6 │ │ │ │ - strheq r4, [ip], #168 @ 0xa8 │ │ │ │ - sbceq r1, fp, r0, ror sl │ │ │ │ - sbceq r1, fp, r8, asr #19 │ │ │ │ - smulleq r1, fp, ip, r9 │ │ │ │ + sbceq r0, fp, r4, asr ip │ │ │ │ + sbceq r1, fp, ip, ror #22 │ │ │ │ + sbceq r1, fp, ip, ror #20 │ │ │ │ + sbceq ip, sl, ip, ror #23 │ │ │ │ + sbceq r1, fp, r4, lsl fp │ │ │ │ + sbceq r0, fp, r8, lsl #7 │ │ │ │ + strdeq r4, [ip], #168 @ 0xa8 │ │ │ │ + strheq r1, [fp], #160 @ 0xa0 │ │ │ │ + sbceq r1, fp, r8, lsl #20 │ │ │ │ + ldrdeq r1, [fp], #156 @ 0x9c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov ip, r1 │ │ │ │ ldr r6, [r0, #88] @ 0x58 │ │ │ │ ldr r1, [pc, #236] @ 75508 │ │ │ │ @@ -58616,21 +58616,21 @@ │ │ │ │ bne 754f8 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq r1, fp, r0, asr #18 │ │ │ │ - sbceq r0, fp, ip, lsl #20 │ │ │ │ - sbceq r1, fp, r4, lsr #16 │ │ │ │ - sbceq ip, sl, r4, lsr #19 │ │ │ │ - sbceq r1, fp, ip, asr #17 │ │ │ │ - strdeq r1, [fp], #128 @ 0x80 │ │ │ │ - ldrdeq r1, [fp], #132 @ 0x84 │ │ │ │ + sbceq r1, fp, r0, lsl #19 │ │ │ │ + sbceq r0, fp, ip, asr #20 │ │ │ │ + sbceq r1, fp, r4, ror #16 │ │ │ │ + sbceq ip, sl, r4, ror #19 │ │ │ │ + sbceq r1, fp, ip, lsl #18 │ │ │ │ + sbceq r1, fp, r0, lsr r9 │ │ │ │ + sbceq r1, fp, r4, lsl r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov ip, r0 │ │ │ │ mov r3, r1 │ │ │ │ ldr r0, [pc, #172] @ 755f0 │ │ │ │ @@ -58674,19 +58674,19 @@ │ │ │ │ bne 755e0 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r0, r7 │ │ │ │ bl 3bb4c │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbceq r0, fp, r4, ror #17 │ │ │ │ - sbceq r1, fp, ip, lsr r8 │ │ │ │ - sbceq r1, fp, r0, lsl #14 │ │ │ │ - sbceq ip, sl, r0, lsl #17 │ │ │ │ - sbceq r1, fp, r8, lsr #15 │ │ │ │ + sbceq r0, fp, r4, lsr #18 │ │ │ │ + sbceq r1, fp, ip, ror r8 │ │ │ │ + sbceq r1, fp, r0, asr #14 │ │ │ │ + sbceq ip, sl, r0, asr #17 │ │ │ │ + sbceq r1, fp, r8, ror #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r4, r1, #0 │ │ │ │ beq 7562c │ │ │ │ mov r6, r0 │ │ │ │ @@ -58981,18 +58981,18 @@ │ │ │ │ ldr r1, [pc, #32] @ 75ac8 │ │ │ │ ldr r3, [r4, #52] @ 0x34 │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r2, #119 @ 0x77 │ │ │ │ bx r3 │ │ │ │ - sbcseq ip, fp, r8, lsl #9 │ │ │ │ - sbcseq ip, fp, r4, asr #8 │ │ │ │ - sbcseq ip, fp, r4, lsr #8 │ │ │ │ - sbcseq ip, fp, r0, lsl #8 │ │ │ │ + sbcseq ip, fp, r8, asr #9 │ │ │ │ + sbcseq ip, fp, r4, lsl #9 │ │ │ │ + sbcseq ip, fp, r4, ror #8 │ │ │ │ + sbcseq ip, fp, r0, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldrb r2, [r0, #24] │ │ │ │ ldr r3, [pc, #88] @ 75b40 │ │ │ │ and r2, r2, #15 │ │ │ │ @@ -59015,18 +59015,18 @@ │ │ │ │ ldr r3, [r3, r1] │ │ │ │ ldr r1, [pc, #28] @ 75b50 │ │ │ │ ldr r2, [r3, r2, lsl #2] │ │ │ │ add r1, pc, r1 │ │ │ │ blx r5 │ │ │ │ b 75b08 │ │ │ │ cmpeq r9, r8, lsl #10 │ │ │ │ - sbceq r5, ip, r0, ror #5 │ │ │ │ - ldrsbeq pc, [r9], #128 @ 0x80 @ │ │ │ │ + sbceq r5, ip, r0, lsr #6 │ │ │ │ + sbcseq pc, r9, r0, lsl r9 @ │ │ │ │ andeq r1, r0, r8, asr #4 │ │ │ │ - sbcseq sp, r9, r8, lsr #20 │ │ │ │ + sbcseq sp, r9, r8, ror #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r5, [pc, #1112] @ 75fc4 │ │ │ │ ldr r2, [pc, #1112] @ 75fc8 │ │ │ │ add r5, pc, r5 │ │ │ │ @@ -59303,50 +59303,50 @@ │ │ │ │ str r3, [sp, #12] │ │ │ │ blx r7 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r8, r9 │ │ │ │ mov fp, r9 │ │ │ │ bhi 75c48 │ │ │ │ b 75d3c │ │ │ │ - ldrsheq sp, [r9], #144 @ 0x90 │ │ │ │ - sbceq r1, fp, r0, lsl r2 │ │ │ │ - sbcseq r3, sl, r8, ror #5 │ │ │ │ - sbceq r1, fp, r4, ror #3 │ │ │ │ + sbcseq sp, r9, r0, lsr sl │ │ │ │ + sbceq r1, fp, r0, asr r2 │ │ │ │ + sbcseq r3, sl, r8, lsr #6 │ │ │ │ + sbceq r1, fp, r4, lsr #4 │ │ │ │ cmpeq r9, r0, lsr #8 │ │ │ │ - strdeq r5, [ip], #20 │ │ │ │ - sbceq r1, fp, r4, lsl #3 │ │ │ │ - sbcseq sp, r9, r0, asr #18 │ │ │ │ - ldrsheq r8, [ip], #172 @ 0xac │ │ │ │ - sbceq r1, fp, r4, lsr r1 │ │ │ │ - sbcseq lr, fp, ip, lsr ip │ │ │ │ - ldrheq sp, [r9], #128 @ 0x80 │ │ │ │ - sbcseq lr, fp, r0, lsl ip │ │ │ │ - sbcseq sp, r9, r4, lsl #17 │ │ │ │ - smullseq r3, sl, ip, r1 │ │ │ │ - sbceq r3, fp, r4, lsl #1 │ │ │ │ - sbcseq sp, r9, ip, lsl #16 │ │ │ │ - sbcseq pc, r9, r0, lsl #13 │ │ │ │ + sbceq r5, ip, r4, lsr r2 │ │ │ │ + sbceq r1, fp, r4, asr #3 │ │ │ │ + sbcseq sp, r9, r0, lsl #19 │ │ │ │ + sbcseq r8, ip, ip, lsr fp │ │ │ │ + sbceq r1, fp, r4, ror r1 │ │ │ │ + sbcseq lr, fp, ip, ror ip │ │ │ │ + ldrsheq sp, [r9], #128 @ 0x80 │ │ │ │ + sbcseq lr, fp, r0, asr ip │ │ │ │ + sbcseq sp, r9, r4, asr #17 │ │ │ │ + ldrsbeq r3, [sl], #28 │ │ │ │ + sbceq r3, fp, r4, asr #1 │ │ │ │ + sbcseq sp, r9, ip, asr #16 │ │ │ │ + sbcseq pc, r9, r0, asr #13 │ │ │ │ ldrdeq r1, [r0], -ip │ │ │ │ - ldrheq sp, [r9], #124 @ 0x7c │ │ │ │ - sbceq r1, fp, r4 │ │ │ │ - sbcseq lr, fp, ip, lsr fp │ │ │ │ - ldrsbeq lr, [fp], #168 @ 0xa8 │ │ │ │ - sbceq r0, fp, r0, lsr #31 │ │ │ │ - sbcseq sp, r9, r8, asr #14 │ │ │ │ - sbcseq lr, fp, r0, ror sl │ │ │ │ - sbcseq sp, r9, r4, ror #13 │ │ │ │ - sbceq r4, ip, r8, asr pc │ │ │ │ - ldrdeq r0, [fp], #224 @ 0xe0 │ │ │ │ - sbceq r5, ip, r0, ror r0 │ │ │ │ - sbcseq lr, fp, r8, asr #19 │ │ │ │ - sbcseq sp, r9, ip, lsr r6 │ │ │ │ - sbcseq lr, fp, r8, ror #18 │ │ │ │ - ldrsbeq sp, [r9], #92 @ 0x5c │ │ │ │ - sbcseq lr, fp, r8, asr #18 │ │ │ │ - ldrheq sp, [r9], #92 @ 0x5c │ │ │ │ + ldrsheq sp, [r9], #124 @ 0x7c │ │ │ │ + sbceq r1, fp, r4, asr #32 │ │ │ │ + sbcseq lr, fp, ip, ror fp │ │ │ │ + sbcseq lr, fp, r8, lsl fp │ │ │ │ + sbceq r0, fp, r0, ror #31 │ │ │ │ + sbcseq sp, r9, r8, lsl #15 │ │ │ │ + ldrheq lr, [fp], #160 @ 0xa0 │ │ │ │ + sbcseq sp, r9, r4, lsr #14 │ │ │ │ + smulleq r4, ip, r8, pc @ │ │ │ │ + sbceq r0, fp, r0, lsl pc │ │ │ │ + strheq r5, [ip], #0 │ │ │ │ + sbcseq lr, fp, r8, lsl #20 │ │ │ │ + sbcseq sp, r9, ip, ror r6 │ │ │ │ + sbcseq lr, fp, r8, lsr #19 │ │ │ │ + sbcseq sp, r9, ip, lsl r6 │ │ │ │ + sbcseq lr, fp, r8, lsl #19 │ │ │ │ + ldrsheq sp, [r9], #92 @ 0x5c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r5, [pc, #600] @ 762c4 │ │ │ │ ldr r2, [pc, #600] @ 762c8 │ │ │ │ add r5, pc, r5 │ │ │ │ @@ -59495,37 +59495,37 @@ │ │ │ │ ldr r0, [pc, #112] @ 76320 │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [r8, r0] │ │ │ │ ldr r2, [r0, r2, lsl #2] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 760b8 │ │ │ │ - ldrsheq sp, [r9], #64 @ 0x40 │ │ │ │ - sbceq r0, fp, r8, asr #26 │ │ │ │ + sbcseq sp, r9, r0, lsr r5 │ │ │ │ + sbceq r0, fp, r8, lsl #27 │ │ │ │ cmpeq r9, ip, asr pc │ │ │ │ - sbceq r4, ip, r0, lsr sp │ │ │ │ - smullseq r7, r9, r0, pc @ │ │ │ │ - sbcseq sp, r9, r0, lsl #9 │ │ │ │ - sbcseq r8, ip, r2, lsr r6 │ │ │ │ - sbcseq r2, sl, r0, ror sp │ │ │ │ - sbcseq lr, fp, ip, asr #15 │ │ │ │ - sbcseq sp, r9, ip, ror #7 │ │ │ │ - sbcseq pc, r9, ip, lsr r2 @ │ │ │ │ - sbceq r4, ip, r8, lsl ip │ │ │ │ - strdeq r4, [ip], #188 @ 0xbc │ │ │ │ - sbceq r4, ip, r0, ror #23 │ │ │ │ - sbceq r4, ip, r4, asr #23 │ │ │ │ + sbceq r4, ip, r0, ror sp │ │ │ │ + ldrsbeq r7, [r9], #240 @ 0xf0 │ │ │ │ + sbcseq sp, r9, r0, asr #9 │ │ │ │ + sbcseq r8, ip, r2, ror r6 │ │ │ │ + ldrheq r2, [sl], #208 @ 0xd0 │ │ │ │ + sbcseq lr, fp, ip, lsl #16 │ │ │ │ + sbcseq sp, r9, ip, lsr #8 │ │ │ │ + sbcseq pc, r9, ip, ror r2 @ │ │ │ │ + sbceq r4, ip, r8, asr ip │ │ │ │ + sbceq r4, ip, ip, lsr ip │ │ │ │ + sbceq r4, ip, r0, lsr #24 │ │ │ │ + sbceq r4, ip, r4, lsl #24 │ │ │ │ andeq r1, r0, r8, ror #19 │ │ │ │ - sbcseq sp, r9, r0, lsr #6 │ │ │ │ + sbcseq sp, r9, r0, ror #6 │ │ │ │ andeq r1, r0, r4, lsr r6 │ │ │ │ - sbcseq sp, r9, r0, lsl #6 │ │ │ │ + sbcseq sp, r9, r0, asr #6 │ │ │ │ andeq r1, r0, r8, asr #4 │ │ │ │ - sbcseq sp, r9, r0, ror #5 │ │ │ │ + sbcseq sp, r9, r0, lsr #6 │ │ │ │ strdeq r1, [r0], -ip │ │ │ │ - sbcseq sp, r9, r0, asr #5 │ │ │ │ + sbcseq sp, r9, r0, lsl #6 │ │ │ │ muleq r0, r8, sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r6, [r0, #32] │ │ │ │ mov r4, r0 │ │ │ │ @@ -60494,95 +60494,95 @@ │ │ │ │ ldr r3, [r4, #52] @ 0x34 │ │ │ │ mov r7, #0 │ │ │ │ b 77144 │ │ │ │ ldr r2, [pc, #328] @ 773a0 │ │ │ │ add r2, pc, r2 │ │ │ │ b 76b3c │ │ │ │ smlaltbeq r9, r9, r4, ip @ │ │ │ │ - sbceq r0, fp, ip, asr sl │ │ │ │ - sbcseq sp, r9, r0, ror #3 │ │ │ │ - ldrsheq r6, [r9], #84 @ 0x54 │ │ │ │ - ldrheq r5, [sl], #128 @ 0x80 │ │ │ │ - sbcseq sp, r9, r0, asr #2 │ │ │ │ - sbcseq r2, r9, ip, lsl r2 │ │ │ │ - sbceq r0, fp, r8, ror #18 │ │ │ │ - sbcseq sp, r9, ip, ror #1 │ │ │ │ - sbcseq sp, r9, r8, asr #1 │ │ │ │ - sbcseq fp, fp, r0, lsl #20 │ │ │ │ - sbcseq fp, fp, r8, lsl #20 │ │ │ │ - sbcseq r2, sl, ip, lsl r9 │ │ │ │ - sbcseq sp, fp, ip, ror sp │ │ │ │ + smulleq r0, fp, ip, sl │ │ │ │ + sbcseq sp, r9, r0, lsr #4 │ │ │ │ + sbcseq r6, r9, r4, lsr r6 │ │ │ │ + ldrsheq r5, [sl], #128 @ 0x80 │ │ │ │ + sbcseq sp, r9, r0, lsl #3 │ │ │ │ + sbcseq r2, r9, ip, asr r2 │ │ │ │ + sbceq r0, fp, r8, lsr #19 │ │ │ │ + sbcseq sp, r9, ip, lsr #2 │ │ │ │ + sbcseq sp, r9, r8, lsl #2 │ │ │ │ + sbcseq fp, fp, r0, asr #20 │ │ │ │ + sbcseq fp, fp, r8, asr #20 │ │ │ │ + sbcseq r2, sl, ip, asr r9 │ │ │ │ + ldrheq sp, [fp], #220 @ 0xdc │ │ │ │ cmpeq r9, ip, lsl fp │ │ │ │ - smullseq r2, sl, r8, r8 │ │ │ │ + ldrsbeq r2, [sl], #136 @ 0x88 │ │ │ │ + sbcseq fp, fp, ip, ror #17 │ │ │ │ sbcseq fp, fp, ip, lsr #17 │ │ │ │ - sbcseq fp, fp, ip, ror #16 │ │ │ │ - sbcseq ip, r9, ip, ror #29 │ │ │ │ - ldrsbeq r2, [sl], #124 @ 0x7c │ │ │ │ - sbcseq sp, fp, r0, asr #24 │ │ │ │ + sbcseq ip, r9, ip, lsr #30 │ │ │ │ + sbcseq r2, sl, ip, lsl r8 │ │ │ │ + sbcseq sp, fp, r0, lsl #25 │ │ │ │ smlaltteq fp, r9, r0, r9 │ │ │ │ - sbcseq r2, sl, ip, lsr r7 │ │ │ │ - sbcseq fp, fp, r0, asr r7 │ │ │ │ - sbcseq r2, sl, r4, ror #13 │ │ │ │ - ldrheq fp, [fp], #96 @ 0x60 │ │ │ │ - sbcseq r2, sl, r4, asr #12 │ │ │ │ - sbcseq ip, r9, r0, asr #25 │ │ │ │ - sbcseq lr, fp, r0, asr #32 │ │ │ │ - sbceq r4, ip, r4, lsl r5 │ │ │ │ - ldrsheq sp, [fp], #248 @ 0xf8 │ │ │ │ - sbcseq ip, r9, ip, ror #24 │ │ │ │ - ldrheq fp, [fp], #84 @ 0x54 │ │ │ │ - sbcseq r2, sl, r0, lsr #10 │ │ │ │ + sbcseq r2, sl, ip, ror r7 │ │ │ │ + smullseq fp, fp, r0, r7 @ │ │ │ │ + sbcseq r2, sl, r4, lsr #14 │ │ │ │ + ldrsheq fp, [fp], #96 @ 0x60 │ │ │ │ + sbcseq r2, sl, r4, lsl #13 │ │ │ │ + sbcseq ip, r9, r0, lsl #26 │ │ │ │ + sbcseq lr, fp, r0, lsl #1 │ │ │ │ + sbceq r4, ip, r4, asr r5 │ │ │ │ + sbcseq lr, fp, r8, lsr r0 │ │ │ │ + sbcseq ip, r9, ip, lsr #25 │ │ │ │ + ldrsheq fp, [fp], #84 @ 0x54 │ │ │ │ + sbcseq r2, sl, r0, ror #10 │ │ │ │ cmpeq r9, ip, lsl r7 │ │ │ │ - ldrheq sp, [fp], #228 @ 0xe4 │ │ │ │ - sbcseq ip, r9, r8, lsr #22 │ │ │ │ - sbceq r4, ip, r8, lsr #7 │ │ │ │ + ldrsheq sp, [fp], #228 @ 0xe4 │ │ │ │ + sbcseq ip, r9, r8, ror #22 │ │ │ │ + sbceq r4, ip, r8, ror #7 │ │ │ │ andeq r1, r0, ip, lsl r2 │ │ │ │ - ldrheq ip, [r9], #160 @ 0xa0 │ │ │ │ - sbcseq sp, fp, r0, lsr lr │ │ │ │ - strdeq r4, [ip], #44 @ 0x2c │ │ │ │ + ldrsheq ip, [r9], #160 @ 0xa0 │ │ │ │ + sbcseq sp, fp, r0, ror lr │ │ │ │ + sbceq r4, ip, ip, lsr r3 │ │ │ │ eorseq pc, pc, r0 │ │ │ │ - ldrsbeq sp, [fp], #216 @ 0xd8 │ │ │ │ - sbcseq ip, r9, ip, asr #20 │ │ │ │ - sbcseq ip, r9, r8, lsl sl │ │ │ │ + sbcseq sp, fp, r8, lsl lr │ │ │ │ + sbcseq ip, r9, ip, lsl #21 │ │ │ │ + sbcseq ip, r9, r8, asr sl │ │ │ │ cdpeq 0, 0, cr0, cr0, cr11, {0} │ │ │ │ - sbceq r0, fp, r8, asr #4 │ │ │ │ - sbcseq ip, r9, r0, asr #19 │ │ │ │ - sbceq r4, ip, ip, lsr #4 │ │ │ │ - sbcseq lr, r9, r0, ror #15 │ │ │ │ - sbcseq r2, sl, ip, asr r2 │ │ │ │ - sbcseq r2, sl, r0, lsl r2 │ │ │ │ - sbcseq fp, fp, r0, lsl #4 │ │ │ │ - ldrheq fp, [fp], #16 │ │ │ │ - sbcseq ip, r9, ip, lsr r8 │ │ │ │ - sbcseq fp, fp, ip, asr #2 │ │ │ │ - sbcseq r2, sl, r8, asr #1 │ │ │ │ - sbcseq sp, fp, ip, lsr #10 │ │ │ │ + sbceq r0, fp, r8, lsl #5 │ │ │ │ + sbcseq ip, r9, r0, lsl #20 │ │ │ │ + sbceq r4, ip, ip, ror #4 │ │ │ │ + sbcseq lr, r9, r0, lsr #16 │ │ │ │ + smullseq r2, sl, ip, r2 │ │ │ │ + sbcseq r2, sl, r0, asr r2 │ │ │ │ + sbcseq fp, fp, r0, asr #4 │ │ │ │ + ldrsheq fp, [fp], #16 │ │ │ │ + sbcseq ip, r9, ip, ror r8 │ │ │ │ + sbcseq fp, fp, ip, lsl #3 │ │ │ │ + sbcseq r2, sl, r8, lsl #2 │ │ │ │ + sbcseq sp, fp, ip, ror #10 │ │ │ │ smlalbteq fp, r9, ip, r2 │ │ │ │ - sbcseq r2, sl, r8, asr #32 │ │ │ │ - sbcseq fp, fp, ip, asr r0 │ │ │ │ - ldrsheq r1, [sl], #240 @ 0xf0 │ │ │ │ - ldrsbeq sl, [fp], #252 @ 0xfc │ │ │ │ - sbcseq ip, r9, r4, ror #12 │ │ │ │ - sbcseq r1, sl, r4, asr pc │ │ │ │ - ldrheq sp, [fp], #56 @ 0x38 │ │ │ │ + sbcseq r2, sl, r8, lsl #1 │ │ │ │ + smullseq fp, fp, ip, r0 @ │ │ │ │ + sbcseq r2, sl, r0, lsr r0 │ │ │ │ + sbcseq fp, fp, ip, lsl r0 │ │ │ │ + sbcseq ip, r9, r4, lsr #13 │ │ │ │ + smullseq r1, sl, r4, pc @ │ │ │ │ + ldrsheq sp, [fp], #56 @ 0x38 │ │ │ │ cmpeq r9, r8, asr r1 │ │ │ │ - ldrheq r1, [sl], #224 @ 0xe0 │ │ │ │ - sbcseq sl, fp, r4, asr #29 │ │ │ │ - sbcseq r1, sl, r8, asr lr │ │ │ │ - sbcseq sl, fp, r0, asr #28 │ │ │ │ + ldrsheq r1, [sl], #224 @ 0xe0 │ │ │ │ + sbcseq sl, fp, r4, lsl #30 │ │ │ │ + smullseq r1, sl, r8, lr │ │ │ │ + sbcseq sl, fp, r0, lsl #29 │ │ │ │ cmpeq r9, r8, lsr r0 │ │ │ │ - ldrsbeq ip, [r9], #64 @ 0x40 │ │ │ │ - smullseq sl, fp, r4, sp │ │ │ │ - sbcseq sl, fp, r0, ror #26 │ │ │ │ - sbcseq sl, fp, r8, asr #26 │ │ │ │ - ldrsheq r1, [sl], #204 @ 0xcc │ │ │ │ - ldrsheq sl, [fp], #200 @ 0xc8 │ │ │ │ - ldrheq r1, [sl], #196 @ 0xc4 │ │ │ │ + sbcseq ip, r9, r0, lsl r5 │ │ │ │ + ldrsbeq sl, [fp], #212 @ 0xd4 │ │ │ │ + sbcseq sl, fp, r0, lsr #27 │ │ │ │ + sbcseq sl, fp, r8, lsl #27 │ │ │ │ + sbcseq r1, sl, ip, lsr sp │ │ │ │ + sbcseq sl, fp, r8, lsr sp │ │ │ │ + ldrsheq r1, [sl], #196 @ 0xc4 │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ - sbceq sl, sl, r0, ror fp │ │ │ │ + strheq sl, [sl], #176 @ 0xb0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrb r3, [r1, #16] │ │ │ │ ldr r6, [pc, #2692] @ 77e44 │ │ │ │ sub r3, r3, #9 │ │ │ │ @@ -61257,95 +61257,95 @@ │ │ │ │ ldr r3, [r6, r3] │ │ │ │ mov r0, r4 │ │ │ │ ldr r2, [r3, r2, lsl #2] │ │ │ │ blx r8 │ │ │ │ b 777a0 │ │ │ │ cmpeq r9, r0, lsr ip │ │ │ │ sbcseq r0, r0, r1 │ │ │ │ - sbcseq ip, r9, r8, ror #2 │ │ │ │ - sbceq pc, sl, ip, ror #19 │ │ │ │ - sbcseq sl, fp, r4, ror #20 │ │ │ │ - sbcseq r1, sl, ip, lsl sl │ │ │ │ - sbcseq sl, fp, r4, lsl sl │ │ │ │ - sbcseq r1, sl, r4, ror #19 │ │ │ │ - sbceq pc, sl, r8, lsl r9 @ │ │ │ │ - sbcseq ip, r9, r0, lsl #1 │ │ │ │ - sbcseq sl, fp, r8, lsr #19 │ │ │ │ - strheq pc, [sl], #128 @ 0x80 @ │ │ │ │ - sbcseq ip, r9, r4, lsl r0 │ │ │ │ - sbcseq r1, sl, r0, lsr #18 │ │ │ │ - sbcseq sl, fp, ip, lsr #18 │ │ │ │ - sbceq pc, sl, ip, asr r8 @ │ │ │ │ - ldrheq fp, [r9], #244 @ 0xf4 │ │ │ │ - smullseq fp, r9, r4, pc @ │ │ │ │ - sbcseq sp, fp, r4, lsl r3 │ │ │ │ + sbcseq ip, r9, r8, lsr #3 │ │ │ │ + sbceq pc, sl, ip, lsr #20 │ │ │ │ + sbcseq sl, fp, r4, lsr #21 │ │ │ │ + sbcseq r1, sl, ip, asr sl │ │ │ │ + sbcseq sl, fp, r4, asr sl │ │ │ │ + sbcseq r1, sl, r4, lsr #20 │ │ │ │ + sbceq pc, sl, r8, asr r9 @ │ │ │ │ + sbcseq ip, r9, r0, asr #1 │ │ │ │ + sbcseq sl, fp, r8, ror #19 │ │ │ │ + strdeq pc, [sl], #128 @ 0x80 │ │ │ │ + sbcseq ip, r9, r4, asr r0 │ │ │ │ + sbcseq r1, sl, r0, ror #18 │ │ │ │ + sbcseq sl, fp, ip, ror #18 │ │ │ │ + smulleq pc, sl, ip, r8 @ │ │ │ │ + ldrsheq fp, [r9], #244 @ 0xf4 │ │ │ │ + ldrsbeq fp, [r9], #244 @ 0xf4 │ │ │ │ + sbcseq sp, fp, r4, asr r3 │ │ │ │ andeq r1, r0, r8, lsr r9 │ │ │ │ - sbcseq sl, fp, r8, ror r8 │ │ │ │ - sbceq r3, ip, r4, lsl #15 │ │ │ │ - sbcseq fp, r9, r8, asr #29 │ │ │ │ - sbceq pc, sl, ip, ror #14 │ │ │ │ - sbceq r3, ip, r8, lsr #14 │ │ │ │ - sbcseq sp, fp, r8, lsr #4 │ │ │ │ - sbcseq sl, fp, r0, asr #14 │ │ │ │ - sbcseq fp, r9, ip, lsl #27 │ │ │ │ - sbcseq sp, fp, ip, lsl #2 │ │ │ │ - ldrdeq r3, [ip], #88 @ 0x58 │ │ │ │ - sbceq pc, sl, r4, lsr r6 @ │ │ │ │ - sbcseq fp, r9, r0, lsr sp │ │ │ │ - sbcseq sp, r9, r0, lsr #23 │ │ │ │ - sbcseq fp, r9, r0, lsl #26 │ │ │ │ - sbceq pc, sl, r4, lsl #11 │ │ │ │ - sbceq pc, sl, ip, lsl r5 @ │ │ │ │ - sbcseq fp, r9, r8, lsl #25 │ │ │ │ - sbcseq fp, r9, r0, ror ip │ │ │ │ - ldrsheq ip, [fp], #240 @ 0xf0 │ │ │ │ + ldrheq sl, [fp], #136 @ 0x88 │ │ │ │ + sbceq r3, ip, r4, asr #15 │ │ │ │ + sbcseq fp, r9, r8, lsl #30 │ │ │ │ + sbceq pc, sl, ip, lsr #15 │ │ │ │ + sbceq r3, ip, r8, ror #14 │ │ │ │ + sbcseq sp, fp, r8, ror #4 │ │ │ │ + sbcseq sl, fp, r0, lsl #15 │ │ │ │ + sbcseq fp, r9, ip, asr #27 │ │ │ │ + sbcseq sp, fp, ip, asr #2 │ │ │ │ + sbceq r3, ip, r8, lsl r6 │ │ │ │ + sbceq pc, sl, r4, ror r6 @ │ │ │ │ + sbcseq fp, r9, r0, ror sp │ │ │ │ + sbcseq sp, r9, r0, ror #23 │ │ │ │ + sbcseq fp, r9, r0, asr #26 │ │ │ │ + sbceq pc, sl, r4, asr #11 │ │ │ │ + sbceq pc, sl, ip, asr r5 @ │ │ │ │ + sbcseq fp, r9, r8, asr #25 │ │ │ │ + ldrheq fp, [r9], #192 @ 0xc0 │ │ │ │ + sbcseq sp, fp, r0, lsr r0 │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ - sbcseq fp, r9, r8, lsr #24 │ │ │ │ - sbcseq ip, fp, r8, lsr #31 │ │ │ │ - sbceq r3, ip, r0, asr r4 │ │ │ │ - ldrheq fp, [r9], #188 @ 0xbc │ │ │ │ - sbcseq ip, fp, ip, lsr pc │ │ │ │ - sbceq r3, ip, r8, lsl #8 │ │ │ │ - sbcseq fp, r9, r4, ror fp │ │ │ │ - ldrsheq ip, [fp], #228 @ 0xe4 │ │ │ │ - sbceq r3, ip, r0, asr #7 │ │ │ │ - sbcseq fp, r9, ip, lsr #22 │ │ │ │ - sbcseq ip, fp, ip, lsr #29 │ │ │ │ - sbceq r3, ip, ip, ror r3 │ │ │ │ - smulleq pc, sl, r0, r3 @ │ │ │ │ - ldrheq fp, [r9], #168 @ 0xa8 │ │ │ │ + sbcseq fp, r9, r8, ror #24 │ │ │ │ + sbcseq ip, fp, r8, ror #31 │ │ │ │ + smulleq r3, ip, r0, r4 │ │ │ │ + ldrsheq fp, [r9], #188 @ 0xbc │ │ │ │ + sbcseq ip, fp, ip, ror pc │ │ │ │ + sbceq r3, ip, r8, asr #8 │ │ │ │ + ldrheq fp, [r9], #180 @ 0xb4 │ │ │ │ + sbcseq ip, fp, r4, lsr pc │ │ │ │ + sbceq r3, ip, r0, lsl #8 │ │ │ │ + sbcseq fp, r9, ip, ror #22 │ │ │ │ + sbcseq ip, fp, ip, ror #29 │ │ │ │ + strheq r3, [ip], #60 @ 0x3c │ │ │ │ + ldrdeq pc, [sl], #48 @ 0x30 │ │ │ │ + ldrsheq fp, [r9], #168 @ 0xa8 │ │ │ │ andeq r0, r0, r0, lsr ip │ │ │ │ - strdeq r3, [ip], #44 @ 0x2c │ │ │ │ - sbceq pc, sl, ip, lsl r3 @ │ │ │ │ - sbcseq fp, r9, r0, asr sl │ │ │ │ - sbcseq fp, r9, r0, lsr sl │ │ │ │ - ldrheq ip, [fp], #208 @ 0xd0 │ │ │ │ - sbcseq ip, fp, ip, ror #26 │ │ │ │ - sbcseq fp, r9, r0, ror #19 │ │ │ │ - sbcseq fp, r9, ip, lsr #19 │ │ │ │ - sbceq pc, sl, r0, asr #4 │ │ │ │ - sbceq pc, sl, r4, lsr #4 │ │ │ │ - sbcseq fp, r9, r0, ror #18 │ │ │ │ - sbceq r3, ip, r4, asr #3 │ │ │ │ - ldrsheq fp, [r9], #136 @ 0x88 │ │ │ │ - sbcseq ip, fp, r8, ror ip │ │ │ │ - sbceq r3, ip, r8, asr #2 │ │ │ │ - sbceq pc, sl, r8, lsr #2 │ │ │ │ - smullseq fp, r9, r4, r8 │ │ │ │ - strdeq r3, [ip], #4 │ │ │ │ - sbceq pc, sl, r4, asr r1 @ │ │ │ │ - sbcseq fp, r9, r8, asr r8 │ │ │ │ + sbceq r3, ip, ip, lsr r3 │ │ │ │ + sbceq pc, sl, ip, asr r3 @ │ │ │ │ + smullseq fp, r9, r0, sl │ │ │ │ + sbcseq fp, r9, r0, ror sl │ │ │ │ + ldrsheq ip, [fp], #208 @ 0xd0 │ │ │ │ + sbcseq ip, fp, ip, lsr #27 │ │ │ │ + sbcseq fp, r9, r0, lsr #20 │ │ │ │ + sbcseq fp, r9, ip, ror #19 │ │ │ │ + sbceq pc, sl, r0, lsl #5 │ │ │ │ + sbceq pc, sl, r4, ror #4 │ │ │ │ + sbcseq fp, r9, r0, lsr #19 │ │ │ │ + sbceq r3, ip, r4, lsl #4 │ │ │ │ + sbcseq fp, r9, r8, lsr r9 │ │ │ │ + ldrheq ip, [fp], #200 @ 0xc8 │ │ │ │ + sbceq r3, ip, r8, lsl #3 │ │ │ │ + sbceq pc, sl, r8, ror #2 │ │ │ │ + ldrsbeq fp, [r9], #132 @ 0x84 │ │ │ │ + sbceq r3, ip, r4, lsr r1 │ │ │ │ + smulleq pc, sl, r4, r1 @ │ │ │ │ + smullseq fp, r9, r8, r8 │ │ │ │ andeq r1, r0, r4, lsr #15 │ │ │ │ - sbcseq fp, r9, r0, ror #15 │ │ │ │ - sbceq pc, sl, r4, lsr #1 │ │ │ │ - sbcseq fp, r9, r0, asr #15 │ │ │ │ - sbceq pc, sl, ip, lsl #1 │ │ │ │ - smullseq fp, r9, ip, r7 │ │ │ │ - sbceq r9, sl, r8, ror #31 │ │ │ │ - sbceq r2, ip, r0, ror #31 │ │ │ │ + sbcseq fp, r9, r0, lsr #16 │ │ │ │ + sbceq pc, sl, r4, ror #1 │ │ │ │ + sbcseq fp, r9, r0, lsl #16 │ │ │ │ + sbceq pc, sl, ip, asr #1 │ │ │ │ + ldrsbeq fp, [r9], #124 @ 0x7c │ │ │ │ + sbceq sl, sl, r8, lsr #32 │ │ │ │ + sbceq r3, ip, r0, lsr #32 │ │ │ │ andeq r1, r0, r4, lsr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr ip, [pc, #196] @ 78070 │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ @@ -61552,26 +61552,26 @@ │ │ │ │ ldr r3, [pc, #20] @ 782e8 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ cmpeq r9, r0, lsr #28 │ │ │ │ - sbcseq r6, ip, r4, asr #12 │ │ │ │ + sbcseq r6, ip, r4, lsl #13 │ │ │ │ cmp r0, #251 @ 0xfb │ │ │ │ bhi 78304 │ │ │ │ ldr r3, [pc, #20] @ 78310 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #8] @ 78314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strdeq r3, [r3, #-216] @ 0xffffff28 │ │ │ │ - sbceq lr, sl, r0, ror #22 │ │ │ │ + sbceq lr, sl, r0, lsr #23 │ │ │ │ cmp r1, #1 │ │ │ │ beq 78350 │ │ │ │ cmp r1, #0 │ │ │ │ cmpeq r0, #162 @ 0xa2 │ │ │ │ beq 78364 │ │ │ │ cmp r0, #191 @ 0xbf │ │ │ │ bhi 7836c │ │ │ │ @@ -61634,26 +61634,26 @@ │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ bx lr │ │ │ │ mov r0, #6 │ │ │ │ bx lr │ │ │ │ tst r3, #1 │ │ │ │ bne 78364 │ │ │ │ b 7840c │ │ │ │ - sbcseq r6, ip, lr, lsl r4 │ │ │ │ + sbcseq r6, ip, lr, asr r4 │ │ │ │ andseq r0, r4, r2, lsl #30 │ │ │ │ - sbcseq r6, ip, r8, lsl #8 │ │ │ │ + sbcseq r6, ip, r8, asr #8 │ │ │ │ cmp r0, #248 @ 0xf8 │ │ │ │ bhi 78454 │ │ │ │ ldr r3, [pc, #16] @ 7845c │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ bx lr │ │ │ │ mov r0, #4 │ │ │ │ bx lr │ │ │ │ - ldrsbeq r6, [ip], #48 @ 0x30 │ │ │ │ + sbcseq r6, ip, r0, lsl r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3904] @ 0xf40 │ │ │ │ ldr r2, [pc, #352] @ 785d8 │ │ │ │ mov r3, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -61742,15 +61742,15 @@ │ │ │ │ ldr r3, [r5, #8] │ │ │ │ cmp r3, #0 │ │ │ │ bne 78520 │ │ │ │ b 784e0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r9, r0, ror fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r6, ip, r8, lsr #16 │ │ │ │ + sbcseq r6, ip, r8, ror #16 │ │ │ │ strheq r7, [r9, #-160] @ 0xffffff60 │ │ │ │ ldr r2, [r1] │ │ │ │ str r2, [r0, #8] │ │ │ │ and ip, r2, #255 @ 0xff │ │ │ │ cmp ip, #1 │ │ │ │ mov r3, r0 │ │ │ │ ldrhi r2, [r1, #4] │ │ │ │ @@ -62174,15 +62174,15 @@ │ │ │ │ add r5, r5, #1 │ │ │ │ bl 3a9ac │ │ │ │ str r5, [r4, #4] │ │ │ │ b 78934 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltbeq r7, r9, r8, r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r6, ip, r0, lsl #13 │ │ │ │ + sbcseq r6, ip, r0, asr #13 │ │ │ │ ldrdeq r7, [r9, #-132] @ 0xffffff7c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [pc, #140] @ 78d4c │ │ │ │ ldr r3, [pc, #140] @ 78d50 │ │ │ │ @@ -63512,35 +63512,35 @@ │ │ │ │ strb lr, [sl, #2560] @ 0xa00 │ │ │ │ bcs 79ff8 │ │ │ │ b 7a02c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltteq r6, r9, r0, sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x00000ab8 │ │ │ │ - sbcseq r5, ip, ip, asr sl │ │ │ │ - sbcseq r5, ip, r0, asr sl │ │ │ │ - sbcseq r5, ip, ip, asr sl │ │ │ │ - ldrheq r5, [ip], #160 @ 0xa0 │ │ │ │ + smullseq r5, ip, ip, sl │ │ │ │ + smullseq r5, ip, r0, sl │ │ │ │ + smullseq r5, ip, ip, sl │ │ │ │ + ldrsheq r5, [ip], #160 @ 0xa0 │ │ │ │ cmpeq r9, ip, ror #24 │ │ │ │ @ instruction: 0xffc00030 │ │ │ │ - sbcseq r5, ip, r0, ror #13 │ │ │ │ + sbcseq r5, ip, r0, lsr #14 │ │ │ │ andeq r4, r0, r0, lsr #28 │ │ │ │ - sbcseq r5, ip, r4, lsl #1 │ │ │ │ - smullseq r4, ip, ip, lr │ │ │ │ + sbcseq r5, ip, r4, asr #1 │ │ │ │ + ldrsbeq r4, [ip], #236 @ 0xec │ │ │ │ cmp r0, #14 │ │ │ │ bhi 7a1c8 │ │ │ │ ldr r3, [pc, #20] @ 7a1d4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #8] @ 7a1d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmpeq r3, r4, lsr #6 │ │ │ │ - sbceq sp, sl, r8, asr r3 │ │ │ │ + smulleq sp, sl, r8, r3 │ │ │ │ ldr r3, [r0] │ │ │ │ ldrb r2, [r3] │ │ │ │ sub r1, r2, #9 │ │ │ │ cmp r2, #32 │ │ │ │ cmpne r1, #1 │ │ │ │ bxhi lr │ │ │ │ add r3, r3, #1 │ │ │ │ @@ -63747,15 +63747,15 @@ │ │ │ │ str ip, [r1] │ │ │ │ b 7a4ec │ │ │ │ mov ip, #3 │ │ │ │ str ip, [r1] │ │ │ │ b 7a4ec │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r4, ip, r8, asr #18 │ │ │ │ + sbcseq r4, ip, r8, lsl #19 │ │ │ │ ldr r2, [r0, #4] │ │ │ │ ldrb r3, [r2] │ │ │ │ sub ip, r3, #9 │ │ │ │ cmp r3, #32 │ │ │ │ cmpne ip, #1 │ │ │ │ bhi 7a564 │ │ │ │ ldrb r3, [r2, #1]! │ │ │ │ @@ -64123,15 +64123,15 @@ │ │ │ │ b 7aaac │ │ │ │ mov r2, #2 │ │ │ │ b 7aaac │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r9, r0, lsl r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r9, r8, ror #16 │ │ │ │ - sbcseq r4, ip, r4, ror r3 │ │ │ │ + ldrheq r4, [ip], #52 @ 0x34 │ │ │ │ mov r3, #0 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ str r3, [r1] │ │ │ │ str r3, [r1, #4] │ │ │ │ ldr r2, [r0, #4] │ │ │ │ mov lr, r0 │ │ │ │ ldrb r3, [r2] │ │ │ │ @@ -65241,16 +65241,16 @@ │ │ │ │ b 7ba28 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r5, [r9, #-40] @ 0xffffffd8 │ │ │ │ smlalbteq r5, r9, r8, r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ cmpeq r9, r4, ror #2 │ │ │ │ - sbcseq sp, r8, ip, ror #14 │ │ │ │ - sbceq fp, sl, r0, lsr #29 │ │ │ │ + sbcseq sp, r8, ip, lsr #15 │ │ │ │ + sbceq fp, sl, r0, ror #29 │ │ │ │ ldrbmi pc, [pc, r0]! @ │ │ │ │ stmdalt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ eorseq pc, pc, r0, asr #31 │ │ │ │ strdeq pc, [pc], -r0 │ │ │ │ mvnseq pc, #0, 24 │ │ │ │ stc2 3, cr0, [r0], {15} │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ @@ -66274,53 +66274,53 @@ │ │ │ │ bhi 7d6cc │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmpeq r9, r8, lsr #6 │ │ │ │ cmpeq r9, r0, lsl r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq fp, sl, ip, asr #29 │ │ │ │ + sbceq fp, sl, ip, lsl #30 │ │ │ │ cmpeq r9, r4, ror r2 │ │ │ │ - strheq fp, [sl], #212 @ 0xd4 │ │ │ │ - strdeq fp, [sl], #216 @ 0xd8 │ │ │ │ + strdeq fp, [sl], #212 @ 0xd4 │ │ │ │ sbceq fp, sl, r8, lsr lr │ │ │ │ + sbceq fp, sl, r8, ror lr │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ ldrdeq r1, [r0], -ip │ │ │ │ muleq r0, r8, sp │ │ │ │ - ldrdeq fp, [sl], #120 @ 0x78 │ │ │ │ - sbceq fp, sl, r8, asr #15 │ │ │ │ - sbceq r5, fp, r8, asr #4 │ │ │ │ - sbceq r5, fp, r4, asr #4 │ │ │ │ - sbceq fp, sl, r4, lsl #15 │ │ │ │ + sbceq fp, sl, r8, lsl r8 │ │ │ │ + sbceq fp, sl, r8, lsl #16 │ │ │ │ + sbceq r5, fp, r8, lsl #5 │ │ │ │ + sbceq r5, fp, r4, lsl #5 │ │ │ │ + sbceq fp, sl, r4, asr #15 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ @ instruction: 0xffc0000f │ │ │ │ - smullseq r2, ip, ip, r7 │ │ │ │ - smullseq r2, ip, r1, r5 │ │ │ │ + ldrsbeq r2, [ip], #124 @ 0x7c │ │ │ │ + ldrsbeq r2, [ip], #81 @ 0x51 │ │ │ │ andeq r1, r0, r8, asr #4 │ │ │ │ strdeq r1, [r0], -ip │ │ │ │ andeq r1, r0, r4, lsr r6 │ │ │ │ andeq r1, r0, r8, ror #19 │ │ │ │ - sbcseq r2, ip, r8, lsl #6 │ │ │ │ - sbceq sl, sl, ip, lsr lr │ │ │ │ - smullseq r2, ip, r1, r1 │ │ │ │ - strdeq sl, [sl], #224 @ 0xe0 │ │ │ │ - smulleq sl, sl, ip, lr @ │ │ │ │ + sbcseq r2, ip, r8, asr #6 │ │ │ │ + sbceq sl, sl, ip, ror lr │ │ │ │ + ldrsbeq r2, [ip], #17 │ │ │ │ + sbceq sl, sl, r0, lsr pc │ │ │ │ + ldrdeq sl, [sl], #236 @ 0xec │ │ │ │ andeq r1, r0, r4, lsr #15 │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ - ldrdeq sl, [sl], #204 @ 0xcc │ │ │ │ - ldrdeq sl, [sl], #204 @ 0xcc │ │ │ │ + sbceq sl, sl, ip, lsl sp │ │ │ │ + sbceq sl, sl, ip, lsl sp │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r1, r0, r0, asr #11 │ │ │ │ - sbceq sl, sl, r8, ror fp │ │ │ │ + strheq sl, [sl], #184 @ 0xb8 │ │ │ │ andeq r0, r0, r0, lsr ip │ │ │ │ andeq r1, r0, r4, lsr sl │ │ │ │ - sbceq r6, sl, ip, asr #19 │ │ │ │ - sbceq sl, sl, r4, lsl r8 │ │ │ │ - strdeq sl, [sl], #120 @ 0x78 │ │ │ │ - sbceq sl, sl, ip, lsl #11 │ │ │ │ + sbceq r6, sl, ip, lsl #20 │ │ │ │ + sbceq sl, sl, r4, asr r8 │ │ │ │ + sbceq sl, sl, r8, lsr r8 │ │ │ │ + sbceq sl, sl, ip, asr #11 │ │ │ │ andeq r1, r0, r8, lsr r9 │ │ │ │ ldr r1, [pc, #-72] @ 7cd10 │ │ │ │ add r8, sp, #156 @ 0x9c │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r8 │ │ │ │ bl 7a214 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -67060,15 +67060,15 @@ │ │ │ │ and r0, r0, #3 │ │ │ │ bx lr │ │ │ │ ldrb r0, [r0, #2] │ │ │ │ lsr r0, r0, #6 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - ldrheq r1, [ip], #92 @ 0x5c │ │ │ │ + ldrsheq r1, [ip], #92 @ 0x5c │ │ │ │ ldr r3, [pc, #84] @ 7d958 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #3 │ │ │ │ bhi 7d950 │ │ │ │ ldrb r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -67084,15 +67084,15 @@ │ │ │ │ and r0, r0, #3 │ │ │ │ bx lr │ │ │ │ ldrb r0, [r0, #2] │ │ │ │ lsr r0, r0, #6 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - sbcseq r1, ip, r0, ror #10 │ │ │ │ + sbcseq r1, ip, r0, lsr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, sp, #8 │ │ │ │ cmp r0, #196 @ 0xc4 │ │ │ │ ldrb r5, [sp, #32] │ │ │ │ @@ -67413,25 +67413,25 @@ │ │ │ │ mov r3, lr │ │ │ │ mov r2, lr │ │ │ │ mov r0, lr │ │ │ │ b 7db30 │ │ │ │ cmp r0, #53 @ 0x35 │ │ │ │ bne 7da80 │ │ │ │ b 7de5c │ │ │ │ - sbcseq r1, ip, ip, asr #9 │ │ │ │ - sbcseq r1, ip, r7, lsr r5 │ │ │ │ - sbcseq r1, ip, r0, asr #9 │ │ │ │ + sbcseq r1, ip, ip, lsl #10 │ │ │ │ + sbcseq r1, ip, r7, ror r5 │ │ │ │ + sbcseq r1, ip, r0, lsl #10 │ │ │ │ svcne 0x0080140f │ │ │ │ - smullseq r1, ip, r0, r3 │ │ │ │ - sbcseq r1, ip, r4, ror #6 │ │ │ │ + ldrsbeq r1, [ip], #48 @ 0x30 │ │ │ │ + sbcseq r1, ip, r4, lsr #7 │ │ │ │ orreq r8, r2, r0, rrx │ │ │ │ andeq r3, r8, r8, lsl #16 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ andeq r3, r2, r0, asr #19 │ │ │ │ - sbcseq r1, ip, r8, lsr #4 │ │ │ │ + sbcseq r1, ip, r8, ror #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrh lr, [r0, #12] │ │ │ │ sub sp, sp, #28 │ │ │ │ lsr lr, lr, #4 │ │ │ │ @@ -67465,15 +67465,15 @@ │ │ │ │ bhi 7df44 │ │ │ │ ldr r3, [pc, #16] @ 7df4c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - sbcseq r0, ip, r0, ror #31 │ │ │ │ + sbcseq r1, ip, r0, lsr #32 │ │ │ │ ldr r3, [pc, #56] @ 7df90 │ │ │ │ sub r0, r0, #6 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #11 │ │ │ │ bhi 7df80 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ @@ -67482,15 +67482,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ mvn r0, #0 │ │ │ │ bx lr │ │ │ │ mov r0, #4 │ │ │ │ bx lr │ │ │ │ - ldrheq r0, [ip], #241 @ 0xf1 │ │ │ │ + ldrsheq r0, [ip], #241 @ 0xf1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #24 │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r2, [pc, #132] @ 7e038 │ │ │ │ @@ -67549,16 +67549,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e0a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ @ instruction: 0x01494594 │ │ │ │ smlaltteq r4, r9, r8, r5 │ │ │ │ - strdeq r9, [sl], #188 @ 0xbc │ │ │ │ - strdeq r9, [sl], #176 @ 0xb0 │ │ │ │ + sbceq r9, sl, ip, lsr ip │ │ │ │ + sbceq r9, sl, r0, lsr ip │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e0c4 │ │ │ │ cmp r0, #4 │ │ │ │ bhi 7e0e8 │ │ │ │ ldr r3, [pc, #56] @ 7e0f4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67573,16 +67573,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmpeq r9, ip, lsl #10 │ │ │ │ cmpeq r9, r8, lsl #10 │ │ │ │ - smulleq r9, sl, ip, fp │ │ │ │ - smulleq r9, sl, r0, fp │ │ │ │ + ldrdeq r9, [sl], #188 @ 0xbc │ │ │ │ + ldrdeq r9, [sl], #176 @ 0xb0 │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e124 │ │ │ │ cmp r0, #15 │ │ │ │ bhi 7e148 │ │ │ │ ldr r3, [pc, #56] @ 7e154 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67597,16 +67597,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmpeq r9, ip, lsr #8 │ │ │ │ cmpeq r9, r4, asr r4 │ │ │ │ - sbceq r9, sl, ip, lsr fp │ │ │ │ - sbceq r9, sl, r0, lsr fp │ │ │ │ + sbceq r9, sl, ip, ror fp │ │ │ │ + sbceq r9, sl, r0, ror fp │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e184 │ │ │ │ cmp r0, #7 │ │ │ │ bhi 7e1a8 │ │ │ │ ldr r3, [pc, #56] @ 7e1b4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67621,16 +67621,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e1c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ smlalbbeq r4, r9, ip, r3 │ │ │ │ @ instruction: 0x01494394 │ │ │ │ - ldrdeq r9, [sl], #172 @ 0xac │ │ │ │ - ldrdeq r9, [sl], #160 @ 0xa0 │ │ │ │ + sbceq r9, sl, ip, lsl fp │ │ │ │ + sbceq r9, sl, r0, lsl fp │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e1e4 │ │ │ │ cmp r0, #7 │ │ │ │ bhi 7e208 │ │ │ │ ldr r3, [pc, #56] @ 7e214 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67645,16 +67645,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ smlaltteq r4, r9, ip, r2 │ │ │ │ strdeq r4, [r9, #-36] @ 0xffffffdc │ │ │ │ - sbceq r9, sl, ip, ror sl │ │ │ │ - sbceq r9, sl, r0, ror sl │ │ │ │ + strheq r9, [sl], #172 @ 0xac │ │ │ │ + strheq r9, [sl], #160 @ 0xa0 │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e244 │ │ │ │ cmp r0, #8 │ │ │ │ bhi 7e268 │ │ │ │ ldr r3, [pc, #56] @ 7e274 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67669,16 +67669,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmpeq r9, r4, asr #4 │ │ │ │ cmpeq r9, r0, asr r2 │ │ │ │ - sbceq r9, sl, ip, lsl sl │ │ │ │ - sbceq r9, sl, r0, lsl sl │ │ │ │ + sbceq r9, sl, ip, asr sl │ │ │ │ + sbceq r9, sl, r0, asr sl │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e2a4 │ │ │ │ cmp r0, #7 │ │ │ │ bhi 7e2c8 │ │ │ │ ldr r3, [pc, #56] @ 7e2d4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67693,16 +67693,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e2e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ smlaltbeq r4, r9, r4, r1 │ │ │ │ smlaltbeq r4, r9, ip, r1 │ │ │ │ - strheq r9, [sl], #156 @ 0x9c │ │ │ │ - strheq r9, [sl], #144 @ 0x90 │ │ │ │ + strdeq r9, [sl], #156 @ 0x9c │ │ │ │ + strdeq r9, [sl], #144 @ 0x90 │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e304 │ │ │ │ cmp r0, #2 │ │ │ │ bhi 7e328 │ │ │ │ ldr r3, [pc, #56] @ 7e334 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67717,16 +67717,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmpeq r9, ip, lsr #2 │ │ │ │ cmpeq r9, r0, lsr #2 │ │ │ │ - sbceq r9, sl, ip, asr r9 │ │ │ │ - sbceq r9, sl, r0, asr r9 │ │ │ │ + smulleq r9, sl, ip, r9 │ │ │ │ + smulleq r9, sl, r0, r9 │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e364 │ │ │ │ cmp r0, #1 │ │ │ │ bhi 7e388 │ │ │ │ ldr r3, [pc, #56] @ 7e394 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67741,16 +67741,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e3a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strheq r4, [r9, #-12] │ │ │ │ smlaltbeq r4, r9, ip, r0 │ │ │ │ - strdeq r9, [sl], #140 @ 0x8c │ │ │ │ - strdeq r9, [sl], #128 @ 0x80 │ │ │ │ + sbceq r9, sl, ip, lsr r9 │ │ │ │ + sbceq r9, sl, r0, lsr r9 │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e3c4 │ │ │ │ cmp r0, #12 │ │ │ │ bhi 7e3e8 │ │ │ │ ldr r3, [pc, #56] @ 7e3f4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67765,16 +67765,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strdeq r3, [r9, #-244] @ 0xffffff0c │ │ │ │ cmpeq r9, r0, lsl r0 │ │ │ │ - smulleq r9, sl, ip, r8 │ │ │ │ - smulleq r9, sl, r0, r8 │ │ │ │ + ldrdeq r9, [sl], #140 @ 0x8c │ │ │ │ + ldrdeq r9, [sl], #128 @ 0x80 │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e424 │ │ │ │ cmp r0, #14 │ │ │ │ bhi 7e448 │ │ │ │ ldr r3, [pc, #56] @ 7e454 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67789,16 +67789,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmpeq r9, ip, lsl #30 │ │ │ │ cmpeq r9, r0, lsr pc │ │ │ │ - sbceq r9, sl, ip, lsr r8 │ │ │ │ - sbceq r9, sl, r0, lsr r8 │ │ │ │ + sbceq r9, sl, ip, ror r8 │ │ │ │ + sbceq r9, sl, r0, ror r8 │ │ │ │ cmp r1, #255 @ 0xff │ │ │ │ mov ip, r0 │ │ │ │ bhi 7e4a4 │ │ │ │ cmp r1, #12 │ │ │ │ bhi 7e498 │ │ │ │ ldr r3, [pc, #56] @ 7e4b8 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -67813,47 +67813,47 @@ │ │ │ │ b 7e484 │ │ │ │ ldr r2, [pc, #24] @ 7e4c4 │ │ │ │ sub r3, r1, #256 @ 0x100 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmpeq r9, r4, ror #30 │ │ │ │ - ldrsbeq r5, [r9], #0 │ │ │ │ - sbceq r9, sl, r0, ror #15 │ │ │ │ - ldrdeq r9, [sl], #124 @ 0x7c │ │ │ │ + sbcseq r5, r9, r0, lsl r1 │ │ │ │ + sbceq r9, sl, r0, lsr #16 │ │ │ │ + sbceq r9, sl, ip, lsl r8 │ │ │ │ cmp r1, #3 │ │ │ │ bhi 7e4ec │ │ │ │ ldr r3, [pc, #32] @ 7e4f8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r3, [r3, r1, lsl #2] │ │ │ │ ldr r2, [pc, #24] @ 7e4fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r3, [pc, #12] @ 7e500 │ │ │ │ add r3, pc, r3 │ │ │ │ b 7e4dc │ │ │ │ smlalbteq r3, r9, r8, lr │ │ │ │ - sbcseq r5, r9, r8, ror r0 │ │ │ │ - sbceq r9, sl, ip, lsl #15 │ │ │ │ + ldrheq r5, [r9], #8 │ │ │ │ + sbceq r9, sl, ip, asr #15 │ │ │ │ cmp r1, #3 │ │ │ │ bhi 7e528 │ │ │ │ ldr r3, [pc, #32] @ 7e534 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r3, [r3, r1, lsl #2] │ │ │ │ ldr r2, [pc, #24] @ 7e538 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r3, [pc, #12] @ 7e53c │ │ │ │ add r3, pc, r3 │ │ │ │ b 7e518 │ │ │ │ smlalbbeq r3, r9, ip, lr │ │ │ │ - sbcseq r5, r9, ip, lsr r0 │ │ │ │ - sbceq r9, sl, r0, asr r7 │ │ │ │ + sbcseq r5, r9, ip, ror r0 │ │ │ │ + smulleq r9, sl, r0, r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ subs r9, r1, #0 │ │ │ │ sub sp, sp, #4 │ │ │ │ mov r5, r0 │ │ │ │ @@ -67908,15 +67908,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, r0 │ │ │ │ mov r0, #48 @ 0x30 │ │ │ │ add sp, sp, #4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 3a7b4 │ │ │ │ smlaltbeq sp, r2, ip, pc @ │ │ │ │ - sbceq sp, fp, ip, lsl r9 │ │ │ │ + sbceq sp, fp, ip, asr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r1, r2, r3} │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4068] @ 0xfe4 │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ @@ -67992,28 +67992,28 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ nop @ (mov r0, r0) │ │ │ │ blcc fe730f88 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - sbceq r9, sl, ip, asr pc │ │ │ │ + smulleq r9, sl, ip, pc @ │ │ │ │ subs r2, r1, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 7e7a4 │ │ │ │ ldr r1, [pc, #24] @ 7e7b8 │ │ │ │ add r1, pc, r1 │ │ │ │ b 7e63c │ │ │ │ ldr r0, [pc, #16] @ 7e7bc │ │ │ │ mov r2, #4 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq sp, fp, r0, asr r5 │ │ │ │ - strheq r7, [sl], #0 │ │ │ │ + smulleq sp, fp, r0, r5 │ │ │ │ + strdeq r7, [sl], #0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 7eaf8 │ │ │ │ @@ -68222,33 +68222,33 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ ldr r0, [pc, #76] @ 7eb68 │ │ │ │ add r0, pc, r0 │ │ │ │ b 7e858 │ │ │ │ - strheq r9, [sl], #224 @ 0xe0 │ │ │ │ - sbceq r3, sl, r8, lsl #12 │ │ │ │ - ldrheq r6, [fp], #12 │ │ │ │ - sbceq r7, fp, ip, lsl r7 │ │ │ │ - sbcseq r6, fp, r4, lsl #1 │ │ │ │ - sbceq r9, sl, r8, lsl lr │ │ │ │ - sbceq r8, sl, r4, lsr #10 │ │ │ │ - sbceq r9, sl, r0, lsl lr │ │ │ │ - ldrdeq r9, [sl], #220 @ 0xdc │ │ │ │ - sbceq r9, sl, r8, lsr #27 │ │ │ │ - strdeq r7, [sl], #48 @ 0x30 │ │ │ │ - smulleq r6, sl, r4, fp │ │ │ │ - sbceq r7, sl, r4, lsl #7 │ │ │ │ - sbceq r7, sl, r4, asr r3 │ │ │ │ - ldrsheq ip, [r8], #80 @ 0x50 │ │ │ │ - sbceq r7, sl, ip, ror #5 │ │ │ │ - strdeq r1, [ip], #44 @ 0x2c │ │ │ │ - sbceq r6, sl, ip, asr sp │ │ │ │ - sbceq r3, sl, ip, lsr #5 │ │ │ │ + strdeq r9, [sl], #224 @ 0xe0 │ │ │ │ + sbceq r3, sl, r8, asr #12 │ │ │ │ + ldrsheq r6, [fp], #12 │ │ │ │ + sbceq r7, fp, ip, asr r7 │ │ │ │ + sbcseq r6, fp, r4, asr #1 │ │ │ │ + sbceq r9, sl, r8, asr lr │ │ │ │ + sbceq r8, sl, r4, ror #10 │ │ │ │ + sbceq r9, sl, r0, asr lr │ │ │ │ + sbceq r9, sl, ip, lsl lr │ │ │ │ + sbceq r9, sl, r8, ror #27 │ │ │ │ + sbceq r7, sl, r0, lsr r4 │ │ │ │ + ldrdeq r6, [sl], #180 @ 0xb4 │ │ │ │ + sbceq r7, sl, r4, asr #7 │ │ │ │ + smulleq r7, sl, r4, r3 │ │ │ │ + sbcseq ip, r8, r0, lsr r6 │ │ │ │ + sbceq r7, sl, ip, lsr #6 │ │ │ │ + sbceq r1, ip, ip, lsr r3 │ │ │ │ + smulleq r6, sl, ip, sp │ │ │ │ + sbceq r3, sl, ip, ror #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 7f604 │ │ │ │ @@ -68926,59 +68926,59 @@ │ │ │ │ ldr r0, [pc, #196] @ 7f6d0 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r9, sl, r4, lsl #22 │ │ │ │ - sbceq r7, sl, r0, asr #6 │ │ │ │ - ldrsheq r3, [fp], #32 │ │ │ │ - sbcseq r5, fp, r0, lsr #26 │ │ │ │ - strdeq r7, [sl], #44 @ 0x2c │ │ │ │ - sbceq r7, sl, r8, asr #5 │ │ │ │ - smulleq r7, sl, r8, r2 │ │ │ │ + sbceq r9, sl, r4, asr #22 │ │ │ │ + sbceq r7, sl, r0, lsl #7 │ │ │ │ + sbcseq r3, fp, r0, lsr r3 │ │ │ │ + sbcseq r5, fp, r0, ror #26 │ │ │ │ + sbceq r7, sl, ip, lsr r3 │ │ │ │ + sbceq r7, sl, r8, lsl #6 │ │ │ │ + ldrdeq r7, [sl], #40 @ 0x28 │ │ │ │ + sbceq r7, sl, ip, lsr #5 │ │ │ │ + sbceq r8, sl, ip, lsl r1 │ │ │ │ sbceq r7, sl, ip, ror #4 │ │ │ │ - ldrdeq r8, [sl], #12 │ │ │ │ - sbceq r7, sl, ip, lsr #4 │ │ │ │ - strdeq r7, [sl], #20 │ │ │ │ - strheq r7, [sl], #28 │ │ │ │ - sbceq r7, sl, r4, lsl #3 │ │ │ │ - sbceq r7, sl, r0, asr r1 │ │ │ │ - sbceq r7, sl, r8, lsl r1 │ │ │ │ - sbceq r7, sl, r0, ror #1 │ │ │ │ - sbceq r7, sl, r4, lsr #1 │ │ │ │ - sbceq r7, sl, r0, ror r0 │ │ │ │ - sbceq r7, sl, r4, asr #32 │ │ │ │ - smulleq r7, sl, ip, r1 │ │ │ │ - ldrdeq r6, [sl], #244 @ 0xf4 │ │ │ │ - sbceq r6, sl, r4, lsr #31 │ │ │ │ - sbceq r9, sl, ip, asr #12 │ │ │ │ - sbceq r6, sl, r8, lsr pc │ │ │ │ - sbceq r6, sl, ip, lsl #30 │ │ │ │ - sbceq r6, sl, r4, lsl #30 │ │ │ │ - sbceq r6, sl, r0, ror #29 │ │ │ │ - sbceq r6, sl, r8, asr pc │ │ │ │ - sbceq r6, sl, r0, lsr pc │ │ │ │ - sbceq r6, sl, ip, lsr #28 │ │ │ │ - strdeq r6, [sl], #216 @ 0xd8 │ │ │ │ - sbceq r6, sl, r8, asr #27 │ │ │ │ - smulleq r6, sl, ip, sp │ │ │ │ - sbceq r6, sl, ip, ror #26 │ │ │ │ - sbceq r6, sl, r8, asr #26 │ │ │ │ - sbceq r6, sl, r4, lsl sp │ │ │ │ - sbceq r6, sl, r4, ror #25 │ │ │ │ - sbceq r6, sl, ip, lsr #25 │ │ │ │ - strdeq sp, [sl], #144 @ 0x90 │ │ │ │ - sbceq r9, sl, ip, lsl r2 │ │ │ │ - sbceq r6, sl, r4, ror ip │ │ │ │ - sbceq r6, sl, ip, lsr ip │ │ │ │ - sbceq r6, sl, r8, lsl #24 │ │ │ │ - ldrdeq r6, [sl], #180 @ 0xb4 │ │ │ │ - sbceq r6, sl, r0, asr r2 │ │ │ │ + sbceq r7, sl, r4, lsr r2 │ │ │ │ + strdeq r7, [sl], #28 │ │ │ │ + sbceq r7, sl, r4, asr #3 │ │ │ │ + smulleq r7, sl, r0, r1 │ │ │ │ + sbceq r7, sl, r8, asr r1 │ │ │ │ + sbceq r7, sl, r0, lsr #2 │ │ │ │ + sbceq r7, sl, r4, ror #1 │ │ │ │ + strheq r7, [sl], #0 │ │ │ │ + sbceq r7, sl, r4, lsl #1 │ │ │ │ + ldrdeq r7, [sl], #28 │ │ │ │ + sbceq r7, sl, r4, lsl r0 │ │ │ │ + sbceq r6, sl, r4, ror #31 │ │ │ │ + sbceq r9, sl, ip, lsl #13 │ │ │ │ + sbceq r6, sl, r8, ror pc │ │ │ │ + sbceq r6, sl, ip, asr #30 │ │ │ │ + sbceq r6, sl, r4, asr #30 │ │ │ │ + sbceq r6, sl, r0, lsr #30 │ │ │ │ + smulleq r6, sl, r8, pc @ │ │ │ │ + sbceq r6, sl, r0, ror pc │ │ │ │ + sbceq r6, sl, ip, ror #28 │ │ │ │ + sbceq r6, sl, r8, lsr lr │ │ │ │ + sbceq r6, sl, r8, lsl #28 │ │ │ │ + ldrdeq r6, [sl], #220 @ 0xdc │ │ │ │ + sbceq r6, sl, ip, lsr #27 │ │ │ │ + sbceq r6, sl, r8, lsl #27 │ │ │ │ + sbceq r6, sl, r4, asr sp │ │ │ │ + sbceq r6, sl, r4, lsr #26 │ │ │ │ + sbceq r6, sl, ip, ror #25 │ │ │ │ + sbceq sp, sl, r0, lsr sl │ │ │ │ + sbceq r9, sl, ip, asr r2 │ │ │ │ + strheq r6, [sl], #196 @ 0xc4 │ │ │ │ + sbceq r6, sl, ip, ror ip │ │ │ │ + sbceq r6, sl, r8, asr #24 │ │ │ │ + sbceq r6, sl, r4, lsl ip │ │ │ │ + smulleq r6, sl, r0, r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r6, r1, #0 │ │ │ │ mov r5, r0 │ │ │ │ beq 7f7c4 │ │ │ │ @@ -69038,19 +69038,19 @@ │ │ │ │ ldr r0, [pc, #36] @ 7f7f0 │ │ │ │ mov r3, r5 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r5, sl, r8, asr #31 │ │ │ │ - sbceq r8, sl, r0, lsr #31 │ │ │ │ - sbceq r7, sl, ip, ror #12 │ │ │ │ - smullseq r5, fp, ip, r1 │ │ │ │ - smulleq r6, sl, r0, r0 │ │ │ │ + sbceq r6, sl, r8 │ │ │ │ + sbceq r8, sl, r0, ror #31 │ │ │ │ + sbceq r7, sl, ip, lsr #13 │ │ │ │ + ldrsbeq r5, [fp], #28 │ │ │ │ + ldrdeq r6, [sl], #0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r6, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 7f940 │ │ │ │ @@ -69133,21 +69133,21 @@ │ │ │ │ ldr r0, [pc, #44] @ 7f974 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq pc, sl, r0, lsr #15 │ │ │ │ - sbceq r8, sl, r8, ror lr │ │ │ │ - sbceq r8, sl, ip, lsl #29 │ │ │ │ - smullseq r5, fp, r8, r0 │ │ │ │ - sbceq r6, sl, ip, lsl #18 │ │ │ │ - sbceq r8, sl, r4, ror #27 │ │ │ │ - sbceq r5, sl, r4, lsl pc │ │ │ │ + sbceq pc, sl, r0, ror #15 │ │ │ │ + strheq r8, [sl], #232 @ 0xe8 │ │ │ │ + sbceq r8, sl, ip, asr #29 │ │ │ │ + ldrsbeq r5, [fp], #8 │ │ │ │ + sbceq r6, sl, ip, asr #18 │ │ │ │ + sbceq r8, sl, r4, lsr #28 │ │ │ │ + sbceq r5, sl, r4, asr pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 7fab8 │ │ │ │ @@ -69227,22 +69227,22 @@ │ │ │ │ ldr r0, [pc, #48] @ 7faf0 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - strdeq r8, [sl], #196 @ 0xc4 │ │ │ │ - strdeq r7, [sl], #60 @ 0x3c │ │ │ │ - sbceq r6, sl, r4, lsr #16 │ │ │ │ - sbcseq r4, fp, ip, lsl pc │ │ │ │ - sbceq r6, sl, ip, ror #15 │ │ │ │ - strheq r6, [sl], #120 @ 0x78 │ │ │ │ - sbceq r6, sl, r4, lsl #15 │ │ │ │ - smulleq r5, sl, ip, sp │ │ │ │ + sbceq r8, sl, r4, lsr sp │ │ │ │ + sbceq r7, sl, ip, lsr r4 │ │ │ │ + sbceq r6, sl, r4, ror #16 │ │ │ │ + sbcseq r4, fp, ip, asr pc │ │ │ │ + sbceq r6, sl, ip, lsr #16 │ │ │ │ + strdeq r6, [sl], #120 @ 0x78 │ │ │ │ + sbceq r6, sl, r4, asr #15 │ │ │ │ + ldrdeq r5, [sl], #220 @ 0xdc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r9, r1, #0 │ │ │ │ mov r5, r0 │ │ │ │ beq 7fbfc │ │ │ │ @@ -69308,19 +69308,19 @@ │ │ │ │ ldr r0, [pc, #36] @ 7fc28 │ │ │ │ mov r3, r5 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - strdeq r6, [sl], #96 @ 0x60 │ │ │ │ - sbceq r8, sl, r8, ror fp │ │ │ │ - sbceq r8, sl, r8, lsl #23 │ │ │ │ - smullseq r4, fp, r4, sp │ │ │ │ - sbceq r5, sl, r8, asr ip │ │ │ │ + sbceq r6, sl, r0, lsr r7 │ │ │ │ + strheq r8, [sl], #184 @ 0xb8 │ │ │ │ + sbceq r8, sl, r8, asr #23 │ │ │ │ + ldrsbeq r4, [fp], #212 @ 0xd4 │ │ │ │ + smulleq r5, sl, r8, ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs sl, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 7fe88 │ │ │ │ @@ -69471,26 +69471,26 @@ │ │ │ │ ldr r0, [pc, #64] @ 7fed0 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r7, sl, r0, asr #2 │ │ │ │ - strdeq r6, [sl], #88 @ 0x58 │ │ │ │ - sbceq r8, sl, r8, lsr sl │ │ │ │ - sbcseq r4, fp, r8, ror #24 │ │ │ │ - sbceq r8, sl, ip, ror r9 │ │ │ │ - sbceq r6, sl, ip, lsr r5 │ │ │ │ - sbceq r7, sl, r8, rrx │ │ │ │ - smullseq r4, fp, r8, fp │ │ │ │ - strdeq r6, [sl], #72 @ 0x48 │ │ │ │ - sbceq r6, sl, r8, asr #9 │ │ │ │ - smulleq r6, sl, r8, r4 │ │ │ │ - sbceq r5, sl, ip, asr #19 │ │ │ │ + sbceq r7, sl, r0, lsl #3 │ │ │ │ + sbceq r6, sl, r8, lsr r6 │ │ │ │ + sbceq r8, sl, r8, ror sl │ │ │ │ + sbcseq r4, fp, r8, lsr #25 │ │ │ │ + strheq r8, [sl], #156 @ 0x9c │ │ │ │ + sbceq r6, sl, ip, ror r5 │ │ │ │ + sbceq r7, sl, r8, lsr #1 │ │ │ │ + ldrsbeq r4, [fp], #184 @ 0xb8 │ │ │ │ + sbceq r6, sl, r8, lsr r5 │ │ │ │ + sbceq r6, sl, r8, lsl #10 │ │ │ │ + ldrdeq r6, [sl], #72 @ 0x48 │ │ │ │ + sbceq r5, sl, ip, lsl #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 7ffe4 │ │ │ │ @@ -69558,23 +69558,23 @@ │ │ │ │ ldr r0, [pc, #52] @ 80020 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r6, sl, r0, lsl #6 │ │ │ │ - sbceq r8, sl, r0, ror r7 │ │ │ │ - sbcseq lr, r8, ip, lsr r6 │ │ │ │ - sbceq r1, sl, r0, asr r4 │ │ │ │ - sbcseq r4, fp, r0, ror #18 │ │ │ │ - smulleq r6, sl, r4, r2 │ │ │ │ - strdeq r8, [sl], #104 @ 0x68 │ │ │ │ - sbcseq r4, fp, ip, lsl r9 │ │ │ │ - sbceq r5, sl, r0, ror r8 │ │ │ │ + sbceq r6, sl, r0, asr #6 │ │ │ │ + strheq r8, [sl], #112 @ 0x70 │ │ │ │ + sbcseq lr, r8, ip, ror r6 │ │ │ │ + smulleq r1, sl, r0, r4 │ │ │ │ + sbcseq r4, fp, r0, lsr #19 │ │ │ │ + ldrdeq r6, [sl], #36 @ 0x24 │ │ │ │ + sbceq r8, sl, r8, lsr r7 │ │ │ │ + sbcseq r4, fp, ip, asr r9 │ │ │ │ + strheq r5, [sl], #128 @ 0x80 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ subs r5, r1, #0 │ │ │ │ sub sp, sp, #4 │ │ │ │ mov r4, r0 │ │ │ │ @@ -69876,40 +69876,40 @@ │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ add sp, sp, #4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 3af28 │ │ │ │ - sbceq r8, sl, r8, asr #12 │ │ │ │ - strheq r6, [sl], #40 @ 0x28 │ │ │ │ - sbcseq r1, fp, r0, lsr lr │ │ │ │ - sbcseq r4, fp, r4, asr r8 │ │ │ │ - sbceq r8, sl, r0, ror #11 │ │ │ │ - sbceq r5, sl, ip, asr #7 │ │ │ │ - sbceq r6, sl, ip, ror #4 │ │ │ │ - smullseq r1, fp, r4, sp │ │ │ │ - sbcseq r4, fp, r0, asr #15 │ │ │ │ - sbcseq r4, fp, ip, lsl #15 │ │ │ │ - strdeq r8, [sl], #68 @ 0x44 │ │ │ │ - sbceq r6, sl, r4, ror #3 │ │ │ │ - sbcseq r1, fp, r0, ror #25 │ │ │ │ - sbceq r6, sl, r4, ror r2 │ │ │ │ - sbceq r6, sl, r0, lsl #2 │ │ │ │ - sbceq r6, sl, r4, asr #1 │ │ │ │ + sbceq r8, sl, r8, lsl #13 │ │ │ │ + strdeq r6, [sl], #40 @ 0x28 │ │ │ │ + sbcseq r1, fp, r0, ror lr │ │ │ │ + smullseq r4, fp, r4, r8 │ │ │ │ + sbceq r8, sl, r0, lsr #12 │ │ │ │ + sbceq r5, sl, ip, lsl #8 │ │ │ │ + sbceq r6, sl, ip, lsr #5 │ │ │ │ + ldrsbeq r1, [fp], #212 @ 0xd4 │ │ │ │ + sbcseq r4, fp, r0, lsl #16 │ │ │ │ + sbcseq r4, fp, ip, asr #15 │ │ │ │ + sbceq r8, sl, r4, lsr r5 │ │ │ │ + sbceq r6, sl, r4, lsr #4 │ │ │ │ + sbcseq r1, fp, r0, lsr #26 │ │ │ │ + strheq r6, [sl], #36 @ 0x24 │ │ │ │ + sbceq r6, sl, r0, asr #2 │ │ │ │ + sbceq r6, sl, r4, lsl #2 │ │ │ │ + sbceq r6, sl, r8, asr #1 │ │ │ │ sbceq r6, sl, r8, lsl #1 │ │ │ │ + sbceq r6, sl, ip, lsr #21 │ │ │ │ sbceq r6, sl, r8, asr #32 │ │ │ │ - sbceq r6, sl, ip, ror #20 │ │ │ │ - sbceq r6, sl, r8 │ │ │ │ + smulleq r5, sl, ip, pc @ │ │ │ │ + sbceq r5, sl, ip, ror #30 │ │ │ │ + smulleq r5, sl, r4, pc @ │ │ │ │ sbceq r5, sl, ip, asr pc │ │ │ │ - sbceq r5, sl, ip, lsr #30 │ │ │ │ - sbceq r5, sl, r4, asr pc │ │ │ │ - sbceq r5, sl, ip, lsl pc │ │ │ │ - sbceq r8, sl, r0, lsr #4 │ │ │ │ - sbceq r5, sl, ip, ror r3 │ │ │ │ + sbceq r8, sl, r0, ror #4 │ │ │ │ + strheq r5, [sl], #60 @ 0x3c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r7, [pc, #608] @ 807e0 │ │ │ │ @@ -70062,28 +70062,28 @@ │ │ │ │ bl 3aebc │ │ │ │ mov r3, r4 │ │ │ │ mov r2, #2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ bl 3af28 │ │ │ │ b 805e4 │ │ │ │ - sbceq r8, sl, r4, lsl r1 │ │ │ │ - sbceq r5, sl, r0, asr lr │ │ │ │ - sbcseq r4, fp, r8, lsr #6 │ │ │ │ - sbceq r6, sl, r0, lsl #16 │ │ │ │ - sbceq r5, sl, ip, ror #29 │ │ │ │ - sbceq r8, sl, ip, lsr #1 │ │ │ │ - sbceq r6, sl, r4, lsr #15 │ │ │ │ - ldrheq r4, [fp], #44 @ 0x2c │ │ │ │ - sbceq r5, sl, ip, lsr lr │ │ │ │ - sbceq r5, sl, r4, lsl #28 │ │ │ │ - ldrdeq r5, [sl], #208 @ 0xd0 │ │ │ │ - sbceq r5, sl, ip, lsl #25 │ │ │ │ - sbceq r5, sl, r8, asr sp │ │ │ │ - sbceq r5, sl, r8, lsr #26 │ │ │ │ + sbceq r8, sl, r4, asr r1 │ │ │ │ + smulleq r5, sl, r0, lr │ │ │ │ + sbcseq r4, fp, r8, ror #6 │ │ │ │ + sbceq r6, sl, r0, asr #16 │ │ │ │ + sbceq r5, sl, ip, lsr #30 │ │ │ │ + sbceq r8, sl, ip, ror #1 │ │ │ │ + sbceq r6, sl, r4, ror #15 │ │ │ │ + ldrsheq r4, [fp], #44 @ 0x2c │ │ │ │ + sbceq r5, sl, ip, ror lr │ │ │ │ + sbceq r5, sl, r4, asr #28 │ │ │ │ + sbceq r5, sl, r0, lsl lr │ │ │ │ + sbceq r5, sl, ip, asr #25 │ │ │ │ + smulleq r5, sl, r8, sp │ │ │ │ + sbceq r5, sl, r8, ror #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 80ad4 │ │ │ │ @@ -70258,28 +70258,28 @@ │ │ │ │ ldr r0, [pc, #72] @ 80b24 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r7, sl, r8, asr lr │ │ │ │ - sbceq r5, sl, r4, asr #23 │ │ │ │ - sbcseq r1, fp, r0, asr #12 │ │ │ │ - sbcseq r4, fp, r0, ror r0 │ │ │ │ - sbceq r5, sl, r4, ror fp │ │ │ │ - sbceq r5, sl, r4, ror #22 │ │ │ │ - sbceq r5, sl, r0, lsr fp │ │ │ │ - sbceq r6, sl, r0, ror r4 │ │ │ │ - sbceq r5, sl, r0, lsl #21 │ │ │ │ - sbceq r5, sl, r4, lsl sl │ │ │ │ - sbceq ip, fp, r4, ror #28 │ │ │ │ - sbcseq r3, fp, r8, lsr #29 │ │ │ │ - sbceq r5, sl, r8, asr r9 │ │ │ │ - sbceq r4, sl, r0, lsl #27 │ │ │ │ + smulleq r7, sl, r8, lr │ │ │ │ + sbceq r5, sl, r4, lsl #24 │ │ │ │ + sbcseq r1, fp, r0, lsl #13 │ │ │ │ + ldrheq r4, [fp], #0 │ │ │ │ + strheq r5, [sl], #180 @ 0xb4 │ │ │ │ + sbceq r5, sl, r4, lsr #23 │ │ │ │ + sbceq r5, sl, r0, ror fp │ │ │ │ + strheq r6, [sl], #64 @ 0x40 │ │ │ │ + sbceq r5, sl, r0, asr #21 │ │ │ │ + sbceq r5, sl, r4, asr sl │ │ │ │ + sbceq ip, fp, r4, lsr #29 │ │ │ │ + sbcseq r3, fp, r8, ror #29 │ │ │ │ + smulleq r5, sl, r8, r9 │ │ │ │ + sbceq r4, sl, r0, asr #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r6, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 80bf4 │ │ │ │ @@ -70330,19 +70330,19 @@ │ │ │ │ ldr r0, [pc, #36] @ 80c20 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r7, sl, r4, asr #21 │ │ │ │ - sbceq r7, sl, r4, asr #22 │ │ │ │ - sbceq r7, sl, r4, asr fp │ │ │ │ - sbcseq r3, fp, r0, ror #26 │ │ │ │ - sbceq r4, sl, r0, ror #24 │ │ │ │ + sbceq r7, sl, r4, lsl #22 │ │ │ │ + sbceq r7, sl, r4, lsl #23 │ │ │ │ + smulleq r7, sl, r4, fp │ │ │ │ + sbcseq r3, fp, r0, lsr #27 │ │ │ │ + sbceq r4, sl, r0, lsr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 80d00 │ │ │ │ @@ -70397,19 +70397,19 @@ │ │ │ │ ldr r0, [pc, #36] @ 80d2c │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - strheq r5, [sl], #136 @ 0x88 │ │ │ │ - sbceq r7, sl, r0, asr #20 │ │ │ │ - sbceq r6, sl, r4, asr #2 │ │ │ │ - sbcseq r3, fp, r8, ror #24 │ │ │ │ - sbceq r4, sl, r4, asr fp │ │ │ │ + strdeq r5, [sl], #136 @ 0x88 │ │ │ │ + sbceq r7, sl, r0, lsl #21 │ │ │ │ + sbceq r6, sl, r4, lsl #3 │ │ │ │ + sbcseq r3, fp, r8, lsr #25 │ │ │ │ + smulleq r4, sl, r4, fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r4, r0 │ │ │ │ mov r7, r1 │ │ │ │ ldr r5, [pc, #624] @ 80fc0 │ │ │ │ @@ -70566,31 +70566,31 @@ │ │ │ │ ldr r0, [pc, #84] @ 81000 │ │ │ │ mov r3, r4 │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3af28 │ │ │ │ b 80f7c │ │ │ │ - sbceq r7, sl, r0, asr #18 │ │ │ │ - sbceq r6, sl, r8, asr #32 │ │ │ │ - sbceq r5, sl, ip, asr #18 │ │ │ │ - sbcseq r3, fp, r8, ror #22 │ │ │ │ - sbceq r5, sl, r8, lsl r9 │ │ │ │ - sbceq fp, sl, r0, lsl #26 │ │ │ │ - sbceq r5, sl, ip, lsl #14 │ │ │ │ - ldrdeq r5, [sl], #104 @ 0x68 │ │ │ │ - sbceq r5, sl, r8, lsr #13 │ │ │ │ - smulleq r4, sl, ip, r9 │ │ │ │ - sbceq sl, fp, r8, lsr #28 │ │ │ │ - sbcseq r3, fp, r4, lsl #20 │ │ │ │ - sbceq r5, sl, r0, lsl #12 │ │ │ │ - sbceq r7, sl, ip, asr #14 │ │ │ │ - sbceq sl, fp, r8, ror sp │ │ │ │ - sbcseq r3, fp, ip, asr r9 │ │ │ │ - sbceq r4, sl, r8, lsr #17 │ │ │ │ + sbceq r7, sl, r0, lsl #19 │ │ │ │ + sbceq r6, sl, r8, lsl #1 │ │ │ │ + sbceq r5, sl, ip, lsl #19 │ │ │ │ + sbcseq r3, fp, r8, lsr #23 │ │ │ │ + sbceq r5, sl, r8, asr r9 │ │ │ │ + sbceq fp, sl, r0, asr #26 │ │ │ │ + sbceq r5, sl, ip, asr #14 │ │ │ │ + sbceq r5, sl, r8, lsl r7 │ │ │ │ + sbceq r5, sl, r8, ror #13 │ │ │ │ + ldrdeq r4, [sl], #156 @ 0x9c │ │ │ │ + sbceq sl, fp, r8, ror #28 │ │ │ │ + sbcseq r3, fp, r4, asr #20 │ │ │ │ + sbceq r5, sl, r0, asr #12 │ │ │ │ + sbceq r7, sl, ip, lsl #15 │ │ │ │ + strheq sl, [fp], #216 @ 0xd8 │ │ │ │ + smullseq r3, fp, ip, r9 │ │ │ │ + sbceq r4, sl, r8, ror #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 81494 │ │ │ │ @@ -70882,35 +70882,35 @@ │ │ │ │ ldr r0, [pc, #100] @ 81500 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r7, sl, ip, ror #12 │ │ │ │ - sbceq r5, sl, r4, lsr r5 │ │ │ │ - sbcseq r3, fp, ip, lsl #17 │ │ │ │ - strdeq r5, [sl], #64 @ 0x40 │ │ │ │ - strheq r5, [sl], #68 @ 0x44 │ │ │ │ - sbceq r5, sl, r8, ror r4 │ │ │ │ - sbceq r5, sl, r4, asr #8 │ │ │ │ - sbceq r5, sl, r0, lsl r4 │ │ │ │ - ldrdeq r5, [sl], #60 @ 0x3c │ │ │ │ - sbceq r5, sl, r4, asr #23 │ │ │ │ - sbceq r5, sl, r0, lsr #7 │ │ │ │ - sbceq r5, sl, ip, ror #6 │ │ │ │ - sbcseq r0, fp, ip, lsr #24 │ │ │ │ - sbceq r5, sl, r4, lsr r3 │ │ │ │ - sbceq r5, sl, r0, lsl #6 │ │ │ │ - sbcseq fp, sl, r8, lsr #5 │ │ │ │ - sbceq r7, sl, r0, lsl #7 │ │ │ │ - sbceq r5, sl, r0, lsl #5 │ │ │ │ - sbceq r5, sl, r4, asr #4 │ │ │ │ - sbceq r5, sl, r8, lsl #4 │ │ │ │ - sbceq r4, sl, r0, asr #7 │ │ │ │ + sbceq r7, sl, ip, lsr #13 │ │ │ │ + sbceq r5, sl, r4, ror r5 │ │ │ │ + sbcseq r3, fp, ip, asr #17 │ │ │ │ + sbceq r5, sl, r0, lsr r5 │ │ │ │ + strdeq r5, [sl], #68 @ 0x44 │ │ │ │ + strheq r5, [sl], #72 @ 0x48 │ │ │ │ + sbceq r5, sl, r4, lsl #9 │ │ │ │ + sbceq r5, sl, r0, asr r4 │ │ │ │ + sbceq r5, sl, ip, lsl r4 │ │ │ │ + sbceq r5, sl, r4, lsl #24 │ │ │ │ + sbceq r5, sl, r0, ror #7 │ │ │ │ + sbceq r5, sl, ip, lsr #7 │ │ │ │ + sbcseq r0, fp, ip, ror #24 │ │ │ │ + sbceq r5, sl, r4, ror r3 │ │ │ │ + sbceq r5, sl, r0, asr #6 │ │ │ │ + sbcseq fp, sl, r8, ror #5 │ │ │ │ + sbceq r7, sl, r0, asr #7 │ │ │ │ + sbceq r5, sl, r0, asr #5 │ │ │ │ + sbceq r5, sl, r4, lsl #5 │ │ │ │ + sbceq r5, sl, r8, asr #4 │ │ │ │ + sbceq r4, sl, r0, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 81740 │ │ │ │ @@ -71056,32 +71056,32 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ ldr r0, [pc, #72] @ 817ac │ │ │ │ add r0, pc, r0 │ │ │ │ b 81558 │ │ │ │ - sbceq r4, fp, r0, lsr #20 │ │ │ │ - sbceq r7, sl, r8, ror #2 │ │ │ │ - sbcseq r3, fp, r4, lsl #7 │ │ │ │ - sbceq r7, sl, r8, lsl r1 │ │ │ │ - sbceq r5, sl, r8, lsl r8 │ │ │ │ - sbceq r5, sl, r0, lsr r1 │ │ │ │ - strdeq r5, [sl], #8 │ │ │ │ - strdeq r4, [sl], #100 @ 0x64 │ │ │ │ - sbceq sl, fp, r0, asr #13 │ │ │ │ - sbcseq r3, fp, r8, lsr #5 │ │ │ │ - sbceq r7, sl, r4, asr #32 │ │ │ │ - sbceq r5, sl, r0, asr r7 │ │ │ │ - sbceq r7, sl, ip, rrx │ │ │ │ - sbceq r7, sl, ip, lsr r0 │ │ │ │ - sbceq r7, sl, r4, lsl r0 │ │ │ │ - sbceq r4, sl, r8, lsr #2 │ │ │ │ - sbceq r4, sl, r4, lsl r1 │ │ │ │ - sbceq r0, sl, r4, ror #12 │ │ │ │ + sbceq r4, fp, r0, ror #20 │ │ │ │ + sbceq r7, sl, r8, lsr #3 │ │ │ │ + sbcseq r3, fp, r4, asr #7 │ │ │ │ + sbceq r7, sl, r8, asr r1 │ │ │ │ + sbceq r5, sl, r8, asr r8 │ │ │ │ + sbceq r5, sl, r0, ror r1 │ │ │ │ + sbceq r5, sl, r8, lsr r1 │ │ │ │ + sbceq r4, sl, r4, lsr r7 │ │ │ │ + sbceq sl, fp, r0, lsl #14 │ │ │ │ + sbcseq r3, fp, r8, ror #5 │ │ │ │ + sbceq r7, sl, r4, lsl #1 │ │ │ │ + smulleq r5, sl, r0, r7 │ │ │ │ + sbceq r7, sl, ip, lsr #1 │ │ │ │ + sbceq r7, sl, ip, ror r0 │ │ │ │ + sbceq r7, sl, r4, asr r0 │ │ │ │ + sbceq r4, sl, r8, ror #2 │ │ │ │ + sbceq r4, sl, r4, asr r1 │ │ │ │ + sbceq r0, sl, r4, lsr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 81a24 │ │ │ │ @@ -71241,35 +71241,35 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ ldr r0, [pc, #84] @ 81a9c │ │ │ │ add r0, pc, r0 │ │ │ │ b 81850 │ │ │ │ - sbceq r0, sl, ip, ror r1 │ │ │ │ - strheq r6, [sl], #236 @ 0xec │ │ │ │ - sbceq sl, fp, r8, ror #9 │ │ │ │ - sbcseq r3, fp, r8, asr #1 │ │ │ │ - sbceq r4, fp, r8, lsr #14 │ │ │ │ - sbceq r6, sl, r0, ror lr │ │ │ │ - sbcseq r3, fp, ip, lsl #1 │ │ │ │ - sbceq r6, sl, r4, lsl lr │ │ │ │ - smulleq r6, sl, r8, lr │ │ │ │ - sbcseq r0, fp, r0, lsl #12 │ │ │ │ - ldrdeq r5, [sl], #76 @ 0x4c │ │ │ │ - sbceq r6, sl, ip, lsl #28 │ │ │ │ - sbceq r6, sl, r0, ror #27 │ │ │ │ - sbceq r6, sl, r4, lsl #27 │ │ │ │ - strdeq r6, [sl], #204 @ 0xcc │ │ │ │ - sbceq r6, sl, r4, ror #26 │ │ │ │ - strdeq r5, [sl], #60 @ 0x3c │ │ │ │ - sbceq r6, sl, r0, lsr sp │ │ │ │ - sbceq r3, sl, r4, asr #28 │ │ │ │ - sbceq r3, sl, r0, lsr lr │ │ │ │ - sbceq r0, sl, r0, lsl #7 │ │ │ │ + strheq r0, [sl], #28 │ │ │ │ + strdeq r6, [sl], #236 @ 0xec │ │ │ │ + sbceq sl, fp, r8, lsr #10 │ │ │ │ + sbcseq r3, fp, r8, lsl #2 │ │ │ │ + sbceq r4, fp, r8, ror #14 │ │ │ │ + strheq r6, [sl], #224 @ 0xe0 │ │ │ │ + sbcseq r3, fp, ip, asr #1 │ │ │ │ + sbceq r6, sl, r4, asr lr │ │ │ │ + ldrdeq r6, [sl], #232 @ 0xe8 │ │ │ │ + sbcseq r0, fp, r0, asr #12 │ │ │ │ + sbceq r5, sl, ip, lsl r5 │ │ │ │ + sbceq r6, sl, ip, asr #28 │ │ │ │ + sbceq r6, sl, r0, lsr #28 │ │ │ │ + sbceq r6, sl, r4, asr #27 │ │ │ │ + sbceq r6, sl, ip, lsr sp │ │ │ │ + sbceq r6, sl, r4, lsr #27 │ │ │ │ + sbceq r5, sl, ip, lsr r4 │ │ │ │ + sbceq r6, sl, r0, ror sp │ │ │ │ + sbceq r3, sl, r4, lsl #29 │ │ │ │ + sbceq r3, sl, r0, ror lr │ │ │ │ + sbceq r0, sl, r0, asr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 81bcc │ │ │ │ @@ -71344,24 +71344,24 @@ │ │ │ │ ldr r0, [pc, #56] @ 81c0c │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbcseq sl, r9, r0, ror r3 │ │ │ │ - sbceq r6, sl, ip, asr #23 │ │ │ │ - strdeq sl, [fp], #24 │ │ │ │ - sbcseq r2, fp, r0, ror #27 │ │ │ │ - sbceq r6, sl, ip, ror fp │ │ │ │ - sbceq r5, sl, r0, lsl #5 │ │ │ │ - sbceq r3, sl, r4, lsr r4 │ │ │ │ - sbceq ip, sl, r0, ror r5 │ │ │ │ - smulleq r3, sl, ip, ip │ │ │ │ - sbceq r3, sl, r8, lsl #25 │ │ │ │ + ldrheq sl, [r9], #48 @ 0x30 │ │ │ │ + sbceq r6, sl, ip, lsl #24 │ │ │ │ + sbceq sl, fp, r8, lsr r2 │ │ │ │ + sbcseq r2, fp, r0, lsr #28 │ │ │ │ + strheq r6, [sl], #188 @ 0xbc │ │ │ │ + sbceq r5, sl, r0, asr #5 │ │ │ │ + sbceq r3, sl, r4, ror r4 │ │ │ │ + strheq ip, [sl], #80 @ 0x50 │ │ │ │ + ldrdeq r3, [sl], #204 @ 0xcc │ │ │ │ + sbceq r3, sl, r8, asr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 81ff4 │ │ │ │ @@ -71613,43 +71613,43 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ ldr r0, [pc, #116] @ 8208c │ │ │ │ add r0, pc, r0 │ │ │ │ b 81cb8 │ │ │ │ - sbceq r6, sl, r0, ror #20 │ │ │ │ - strheq r0, [sl], #24 │ │ │ │ - sbcseq r2, fp, r4, ror #24 │ │ │ │ - sbceq r4, fp, r4, asr #5 │ │ │ │ - sbcseq r2, fp, r4, lsl ip │ │ │ │ - sbceq r4, sl, r0, lsr #32 │ │ │ │ + sbceq r6, sl, r0, lsr #21 │ │ │ │ + strdeq r0, [sl], #24 │ │ │ │ + sbcseq r2, fp, r4, lsr #25 │ │ │ │ + sbceq r4, fp, r4, lsl #6 │ │ │ │ + sbcseq r2, fp, r4, asr ip │ │ │ │ + sbceq r4, sl, r0, rrx │ │ │ │ + strdeq r6, [sl], #156 @ 0x9c │ │ │ │ + sbceq sl, fp, r8, lsr #32 │ │ │ │ + sbcseq r2, fp, r0, lsl ip │ │ │ │ + sbceq r6, sl, r0, lsr #19 │ │ │ │ + ldrdeq r6, [sl], #156 @ 0x9c │ │ │ │ + sbceq r5, sl, ip, lsr #1 │ │ │ │ + strheq r6, [sl], #144 @ 0x90 │ │ │ │ strheq r6, [sl], #156 @ 0x9c │ │ │ │ - sbceq r9, fp, r8, ror #31 │ │ │ │ - ldrsbeq r2, [fp], #176 @ 0xb0 │ │ │ │ - sbceq r6, sl, r0, ror #18 │ │ │ │ - smulleq r6, sl, ip, r9 │ │ │ │ - sbceq r5, sl, ip, rrx │ │ │ │ - sbceq r6, sl, r0, ror r9 │ │ │ │ - sbceq r6, sl, ip, ror r9 │ │ │ │ - sbceq r6, sl, r4, asr r9 │ │ │ │ - sbceq r6, sl, r4, ror #16 │ │ │ │ - sbceq r4, sl, r8, lsl r8 │ │ │ │ - sbceq r4, sl, r4, asr pc │ │ │ │ - sbcseq r2, fp, r0, lsl #21 │ │ │ │ - ldrdeq r4, [sl], #112 @ 0x70 │ │ │ │ - smulleq r4, sl, r8, r7 │ │ │ │ - sbceq r4, sl, r0, ror #14 │ │ │ │ - sbceq r6, sl, ip, lsr #14 │ │ │ │ - smulleq r6, sl, r4, r7 │ │ │ │ - sbceq r4, sl, ip, lsr #28 │ │ │ │ - sbceq r6, sl, r0, ror #14 │ │ │ │ - sbceq r3, sl, r4, ror r8 │ │ │ │ - sbceq r3, sl, r0, ror #16 │ │ │ │ - strheq pc, [r9], #208 @ 0xd0 @ │ │ │ │ + smulleq r6, sl, r4, r9 │ │ │ │ + sbceq r6, sl, r4, lsr #17 │ │ │ │ + sbceq r4, sl, r8, asr r8 │ │ │ │ + smulleq r4, sl, r4, pc @ │ │ │ │ + sbcseq r2, fp, r0, asr #21 │ │ │ │ + sbceq r4, sl, r0, lsl r8 │ │ │ │ + ldrdeq r4, [sl], #120 @ 0x78 │ │ │ │ + sbceq r4, sl, r0, lsr #15 │ │ │ │ + sbceq r6, sl, ip, ror #14 │ │ │ │ + ldrdeq r6, [sl], #116 @ 0x74 │ │ │ │ + sbceq r4, sl, ip, ror #28 │ │ │ │ + sbceq r6, sl, r0, lsr #15 │ │ │ │ + strheq r3, [sl], #132 @ 0x84 │ │ │ │ + sbceq r3, sl, r0, lsr #17 │ │ │ │ + strdeq pc, [r9], #208 @ 0xd0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 82220 │ │ │ │ @@ -71749,28 +71749,28 @@ │ │ │ │ ldr r0, [pc, #72] @ 82270 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbcseq r9, r9, r0, lsl #27 │ │ │ │ - ldrdeq r6, [sl], #92 @ 0x5c │ │ │ │ - sbceq r9, fp, r8, lsl #24 │ │ │ │ - ldrsheq r2, [fp], #112 @ 0x70 │ │ │ │ - sbceq r6, sl, ip, lsl #11 │ │ │ │ - sbceq r4, sl, ip, lsl #25 │ │ │ │ - sbceq r2, sl, r0, asr lr │ │ │ │ - sbceq fp, sl, r4, lsl #31 │ │ │ │ - ldrdeq r6, [sl], #80 @ 0x50 │ │ │ │ - sbceq r9, fp, r4, lsr fp │ │ │ │ - sbcseq r2, fp, r8, lsl r7 │ │ │ │ - sbceq r3, sl, r4, ror #12 │ │ │ │ - sbceq r3, sl, r8, asr #12 │ │ │ │ - sbceq r3, sl, r4, lsr r6 │ │ │ │ + sbcseq r9, r9, r0, asr #27 │ │ │ │ + sbceq r6, sl, ip, lsl r6 │ │ │ │ + sbceq r9, fp, r8, asr #24 │ │ │ │ + sbcseq r2, fp, r0, lsr r8 │ │ │ │ + sbceq r6, sl, ip, asr #11 │ │ │ │ + sbceq r4, sl, ip, asr #25 │ │ │ │ + smulleq r2, sl, r0, lr │ │ │ │ + sbceq fp, sl, r4, asr #31 │ │ │ │ + sbceq r6, sl, r0, lsl r6 │ │ │ │ + sbceq r9, fp, r4, ror fp │ │ │ │ + sbcseq r2, fp, r8, asr r7 │ │ │ │ + sbceq r3, sl, r4, lsr #13 │ │ │ │ + sbceq r3, sl, r8, lsl #13 │ │ │ │ + sbceq r3, sl, r4, ror r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 823a0 │ │ │ │ @@ -71845,25 +71845,25 @@ │ │ │ │ ldr r0, [pc, #60] @ 823e4 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - strdeq r6, [sl], #60 @ 0x3c │ │ │ │ - sbceq r4, sl, r8, asr #8 │ │ │ │ - sbcseq r2, fp, r4, lsl r6 │ │ │ │ - sbcseq pc, sl, r4, ror #23 │ │ │ │ - sbceq r2, sl, r4, ror ip │ │ │ │ - sbceq r4, sl, r8, lsr #21 │ │ │ │ - sbceq pc, r9, r4, lsr #16 │ │ │ │ - smulleq r9, fp, r8, r9 │ │ │ │ - sbcseq r2, fp, ip, ror r5 │ │ │ │ - sbceq r3, sl, r8, asr #9 │ │ │ │ - strheq r3, [sl], #68 @ 0x44 │ │ │ │ + sbceq r6, sl, ip, lsr r4 │ │ │ │ + sbceq r4, sl, r8, lsl #9 │ │ │ │ + sbcseq r2, fp, r4, asr r6 │ │ │ │ + sbcseq pc, sl, r4, lsr #24 │ │ │ │ + strheq r2, [sl], #196 @ 0xc4 │ │ │ │ + sbceq r4, sl, r8, ror #21 │ │ │ │ + sbceq pc, r9, r4, ror #16 │ │ │ │ + ldrdeq r9, [fp], #152 @ 0x98 │ │ │ │ + ldrheq r2, [fp], #92 @ 0x5c │ │ │ │ + sbceq r3, sl, r8, lsl #10 │ │ │ │ + strdeq r3, [sl], #68 @ 0x44 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 82580 │ │ │ │ @@ -71968,27 +71968,27 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ ldr r0, [pc, #52] @ 825d8 │ │ │ │ add r0, pc, r0 │ │ │ │ b 82508 │ │ │ │ - sbceq r6, sl, r4, lsl #5 │ │ │ │ - sbceq r4, sl, ip, lsl #19 │ │ │ │ - sbceq r4, sl, ip, ror #5 │ │ │ │ - sbcseq r2, fp, ip, lsr #9 │ │ │ │ - sbceq r4, sl, r8, asr #5 │ │ │ │ - sbceq r4, sl, r8, ror r2 │ │ │ │ - sbceq pc, r9, r0, lsl #20 │ │ │ │ - ldrsbeq r2, [fp], #52 @ 0x34 │ │ │ │ - sbceq r4, sl, ip, lsl r2 │ │ │ │ - sbceq r6, sl, r4, ror #2 │ │ │ │ - sbceq r4, sl, r0, ror #16 │ │ │ │ - ldrdeq r3, [sl], #36 @ 0x24 │ │ │ │ - sbceq pc, r9, r4, lsr #16 │ │ │ │ + sbceq r6, sl, r4, asr #5 │ │ │ │ + sbceq r4, sl, ip, asr #19 │ │ │ │ + sbceq r4, sl, ip, lsr #6 │ │ │ │ + sbcseq r2, fp, ip, ror #9 │ │ │ │ + sbceq r4, sl, r8, lsl #6 │ │ │ │ + strheq r4, [sl], #40 @ 0x28 │ │ │ │ + sbceq pc, r9, r0, asr #20 │ │ │ │ + sbcseq r2, fp, r4, lsl r4 │ │ │ │ + sbceq r4, sl, ip, asr r2 │ │ │ │ + sbceq r6, sl, r4, lsr #3 │ │ │ │ + sbceq r4, sl, r0, lsr #17 │ │ │ │ + sbceq r3, sl, r4, lsl r3 │ │ │ │ + sbceq pc, r9, r4, ror #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 82708 │ │ │ │ @@ -72063,24 +72063,24 @@ │ │ │ │ ldr r0, [pc, #56] @ 82748 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbcseq r9, r9, r4, lsr r8 │ │ │ │ - smulleq r6, sl, r0, r0 │ │ │ │ - strheq r9, [fp], #108 @ 0x6c │ │ │ │ - sbcseq r2, fp, r4, lsr #5 │ │ │ │ - sbceq r6, sl, r0, asr #32 │ │ │ │ - sbceq r4, sl, r4, asr #14 │ │ │ │ - strdeq r2, [sl], #136 @ 0x88 │ │ │ │ - sbceq fp, sl, r4, lsr sl │ │ │ │ - sbceq r3, sl, r0, ror #2 │ │ │ │ - sbceq r3, sl, ip, asr #2 │ │ │ │ + sbcseq r9, r9, r4, ror r8 │ │ │ │ + ldrdeq r6, [sl], #0 │ │ │ │ + strdeq r9, [fp], #108 @ 0x6c │ │ │ │ + sbcseq r2, fp, r4, ror #5 │ │ │ │ + sbceq r6, sl, r0, lsl #1 │ │ │ │ + sbceq r4, sl, r4, lsl #15 │ │ │ │ + sbceq r2, sl, r8, lsr r9 │ │ │ │ + sbceq fp, sl, r4, ror sl │ │ │ │ + sbceq r3, sl, r0, lsr #3 │ │ │ │ + sbceq r3, sl, ip, lsl #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 82a90 │ │ │ │ @@ -72289,36 +72289,36 @@ │ │ │ │ ldr r0, [pc, #104] @ 82b00 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r5, sl, r0, lsr #30 │ │ │ │ - sbceq r4, sl, r8, lsr #12 │ │ │ │ - sbceq r4, sl, r0, asr #1 │ │ │ │ - sbcseq r2, fp, ip, asr #2 │ │ │ │ - sbceq r4, sl, r8, lsl #1 │ │ │ │ - sbcseq r7, fp, r4, asr #4 │ │ │ │ - sbceq r4, sl, ip, lsl r0 │ │ │ │ - strdeq r3, [sl], #240 @ 0xf0 │ │ │ │ - sbceq r3, sl, r4, asr #31 │ │ │ │ - smulleq r3, sl, r4, pc @ │ │ │ │ - sbceq r3, sl, r4, ror #30 │ │ │ │ - sbcseq pc, sl, r4, asr r5 @ │ │ │ │ - sbceq r5, sl, ip, asr #27 │ │ │ │ - strdeq r5, [sl], #196 @ 0xc4 │ │ │ │ - sbceq r9, fp, r0, lsr #6 │ │ │ │ - sbceq r3, sl, r8, ror #29 │ │ │ │ - strheq r5, [sl], #204 @ 0xcc │ │ │ │ - sbceq r9, fp, r8, ror #5 │ │ │ │ - ldrsbeq r1, [fp], #224 @ 0xe0 │ │ │ │ - sbceq r3, sl, r8, ror lr │ │ │ │ - ldrdeq r2, [sl], #216 @ 0xd8 │ │ │ │ - sbceq r2, sl, r4, asr #27 │ │ │ │ + sbceq r5, sl, r0, ror #30 │ │ │ │ + sbceq r4, sl, r8, ror #12 │ │ │ │ + sbceq r4, sl, r0, lsl #2 │ │ │ │ + sbcseq r2, fp, ip, lsl #3 │ │ │ │ + sbceq r4, sl, r8, asr #1 │ │ │ │ + sbcseq r7, fp, r4, lsl #5 │ │ │ │ + sbceq r4, sl, ip, asr r0 │ │ │ │ + sbceq r4, sl, r0, lsr r0 │ │ │ │ + sbceq r4, sl, r4 │ │ │ │ + ldrdeq r3, [sl], #244 @ 0xf4 │ │ │ │ + sbceq r3, sl, r4, lsr #31 │ │ │ │ + smullseq pc, sl, r4, r5 @ │ │ │ │ + sbceq r5, sl, ip, lsl #28 │ │ │ │ + sbceq r5, sl, r4, lsr sp │ │ │ │ + sbceq r9, fp, r0, ror #6 │ │ │ │ + sbceq r3, sl, r8, lsr #30 │ │ │ │ + strdeq r5, [sl], #204 @ 0xcc │ │ │ │ + sbceq r9, fp, r8, lsr #6 │ │ │ │ + sbcseq r1, fp, r0, lsl pc │ │ │ │ + strheq r3, [sl], #232 @ 0xe8 │ │ │ │ + sbceq r2, sl, r8, lsl lr │ │ │ │ + sbceq r2, sl, r4, lsl #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r7, [pc, #228] @ 82c08 │ │ │ │ @@ -72376,21 +72376,21 @@ │ │ │ │ mov r0, r5 │ │ │ │ mov r2, #2 │ │ │ │ bl 3af28 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, #125 @ 0x7d │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3a7b4 │ │ │ │ - sbceq r5, sl, ip, ror #22 │ │ │ │ - sbceq r4, sl, ip, ror #4 │ │ │ │ - sbceq r3, sl, r8, ror #26 │ │ │ │ - smullseq r1, fp, r4, sp │ │ │ │ - ldrsheq r6, [r8], #184 @ 0xb8 │ │ │ │ - sbceq r3, sl, r8, ror #26 │ │ │ │ - sbceq r5, sl, r4, lsr #23 │ │ │ │ + sbceq r5, sl, ip, lsr #23 │ │ │ │ + sbceq r4, sl, ip, lsr #5 │ │ │ │ + sbceq r3, sl, r8, lsr #27 │ │ │ │ + ldrsbeq r1, [fp], #212 @ 0xd4 │ │ │ │ + sbcseq r6, r8, r8, lsr ip │ │ │ │ + sbceq r3, sl, r8, lsr #27 │ │ │ │ + sbceq r5, sl, r4, ror #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 82f00 │ │ │ │ @@ -72573,37 +72573,37 @@ │ │ │ │ ldr r0, [pc, #108] @ 82f74 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r5, sl, ip, asr #20 │ │ │ │ - sbcseq ip, sl, r0, lsl #4 │ │ │ │ - sbceq r4, sl, ip, lsr r1 │ │ │ │ + sbceq r5, sl, ip, lsl #21 │ │ │ │ + sbcseq ip, sl, r0, asr #4 │ │ │ │ + sbceq r4, sl, ip, ror r1 │ │ │ │ + smullseq r1, fp, r4, ip │ │ │ │ + ldrdeq sl, [sl], #240 @ 0xf0 │ │ │ │ + sbceq r9, fp, ip, rrx │ │ │ │ sbcseq r1, fp, r4, asr ip │ │ │ │ - smulleq sl, sl, r0, pc @ │ │ │ │ - sbceq r9, fp, ip, lsr #32 │ │ │ │ - sbcseq r1, fp, r4, lsl ip │ │ │ │ - strheq r5, [sl], #144 @ 0x90 │ │ │ │ - strheq r4, [sl], #0 │ │ │ │ - smulleq r5, sl, r0, sl │ │ │ │ - sbcseq r9, sl, r4, lsl r2 │ │ │ │ - strheq r3, [sl], #212 @ 0xd4 │ │ │ │ - sbceq r5, sl, ip, ror #17 │ │ │ │ - smulleq r2, sl, ip, fp │ │ │ │ - sbceq r5, sl, r0, ror r8 │ │ │ │ - smulleq r8, fp, ip, lr │ │ │ │ - sbcseq r1, fp, r4, lsl #21 │ │ │ │ - sbceq r3, sl, ip, ror #25 │ │ │ │ - sbceq r5, sl, ip, lsl r8 │ │ │ │ - sbceq r3, sl, r8, lsl pc │ │ │ │ - sbceq r2, sl, r4, lsl #19 │ │ │ │ - sbceq r2, sl, r8, ror #18 │ │ │ │ - sbceq r2, sl, r4, asr r9 │ │ │ │ + strdeq r5, [sl], #144 @ 0x90 │ │ │ │ + strdeq r4, [sl], #0 │ │ │ │ + ldrdeq r5, [sl], #160 @ 0xa0 │ │ │ │ + sbcseq r9, sl, r4, asr r2 │ │ │ │ + strdeq r3, [sl], #212 @ 0xd4 │ │ │ │ + sbceq r5, sl, ip, lsr #18 │ │ │ │ + ldrdeq r2, [sl], #188 @ 0xbc │ │ │ │ + strheq r5, [sl], #128 @ 0x80 │ │ │ │ + ldrdeq r8, [fp], #236 @ 0xec │ │ │ │ + sbcseq r1, fp, r4, asr #21 │ │ │ │ + sbceq r3, sl, ip, lsr #26 │ │ │ │ + sbceq r5, sl, ip, asr r8 │ │ │ │ + sbceq r3, sl, r8, asr pc │ │ │ │ + sbceq r2, sl, r4, asr #19 │ │ │ │ + sbceq r2, sl, r8, lsr #19 │ │ │ │ + smulleq r2, sl, r4, r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r8, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 83130 │ │ │ │ @@ -72713,24 +72713,24 @@ │ │ │ │ ldr r0, [pc, #56] @ 83170 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - strdeq r5, [sl], #104 @ 0x68 │ │ │ │ - sbceq r6, fp, r0, lsr #30 │ │ │ │ - strheq r5, [sl], #120 @ 0x78 │ │ │ │ - sbcseq r1, fp, r8, lsl r9 │ │ │ │ - sbceq r3, sl, ip, lsr #13 │ │ │ │ - sbceq r3, sl, r8, ror r6 │ │ │ │ - sbceq r3, sl, r4, asr #12 │ │ │ │ - sbceq r3, sl, r4, lsl r6 │ │ │ │ - sbceq r3, sl, r4, ror #11 │ │ │ │ - sbceq r2, sl, r4, lsr #14 │ │ │ │ + sbceq r5, sl, r8, lsr r7 │ │ │ │ + sbceq r6, fp, r0, ror #30 │ │ │ │ + strdeq r5, [sl], #120 @ 0x78 │ │ │ │ + sbcseq r1, fp, r8, asr r9 │ │ │ │ + sbceq r3, sl, ip, ror #13 │ │ │ │ + strheq r3, [sl], #104 @ 0x68 │ │ │ │ + sbceq r3, sl, r4, lsl #13 │ │ │ │ + sbceq r3, sl, r4, asr r6 │ │ │ │ + sbceq r3, sl, r4, lsr #12 │ │ │ │ + sbceq r2, sl, r4, ror #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 83348 │ │ │ │ @@ -72847,27 +72847,27 @@ │ │ │ │ ldr r0, [pc, #68] @ 83394 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - strheq lr, [r9], #120 @ 0x78 │ │ │ │ - strdeq r5, [sl], #72 @ 0x48 │ │ │ │ - sbceq r8, fp, r4, lsr #22 │ │ │ │ - sbcseq r1, fp, ip, lsl #14 │ │ │ │ - sbceq r5, sl, r8, lsr #9 │ │ │ │ - strheq r3, [sl], #180 @ 0xb4 │ │ │ │ - sbceq r2, sl, r0, lsr r0 │ │ │ │ - sbcseq r7, r8, ip, ror #27 │ │ │ │ - sbceq r1, sl, ip, asr #31 │ │ │ │ - sbceq r3, sl, r8, lsr #9 │ │ │ │ - sbceq r1, sl, ip, ror #30 │ │ │ │ - sbceq r2, sl, r0, lsr #10 │ │ │ │ - sbceq r2, sl, ip, lsl #10 │ │ │ │ + strdeq lr, [r9], #120 @ 0x78 │ │ │ │ + sbceq r5, sl, r8, lsr r5 │ │ │ │ + sbceq r8, fp, r4, ror #22 │ │ │ │ + sbcseq r1, fp, ip, asr #14 │ │ │ │ + sbceq r5, sl, r8, ror #9 │ │ │ │ + strdeq r3, [sl], #180 @ 0xb4 │ │ │ │ + sbceq r2, sl, r0, ror r0 │ │ │ │ + sbcseq r7, r8, ip, lsr #28 │ │ │ │ + sbceq r2, sl, ip │ │ │ │ + sbceq r3, sl, r8, ror #9 │ │ │ │ + sbceq r1, sl, ip, lsr #31 │ │ │ │ + sbceq r2, sl, r0, ror #10 │ │ │ │ + sbceq r2, sl, ip, asr #10 │ │ │ │ ldr r2, [r0] │ │ │ │ ldr r3, [r1] │ │ │ │ cmp r2, r3 │ │ │ │ bne 83408 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ ldr r2, [r1, #4] │ │ │ │ eor r3, r3, r2 │ │ │ │ @@ -72929,18 +72929,18 @@ │ │ │ │ mov r4, #0 │ │ │ │ b 834e8 │ │ │ │ subs r0, r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 834b0 │ │ │ │ cmp r5, r6 │ │ │ │ beq 834d4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 834d4 │ │ │ │ ldr r0, [r6, #12] │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ str r5, [r9] │ │ │ │ @@ -72952,26 +72952,26 @@ │ │ │ │ ldr r5, [sl, #4]! │ │ │ │ cmp r6, #0 │ │ │ │ bne 83498 │ │ │ │ cmp r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ beq 834d4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 834d4 │ │ │ │ cmp r4, #8 │ │ │ │ beq 83564 │ │ │ │ add r6, r4, #2 │ │ │ │ add r6, r8, r6, lsl #2 │ │ │ │ mov r9, #0 │ │ │ │ ldr r5, [r6, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r5, #0 │ │ │ │ beq 83550 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 83550 │ │ │ │ ldr r0, [r5, #12] │ │ │ │ mov r1, r5 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ add r4, r4, #1 │ │ │ │ @@ -72988,44 +72988,44 @@ │ │ │ │ beq 835fc │ │ │ │ cmp r5, #0 │ │ │ │ beq 8359c │ │ │ │ cmp r5, r4 │ │ │ │ beq 835b0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 83614 │ │ │ │ ldr r4, [r8, #48] @ 0x30 │ │ │ │ ldr r7, [r7, #48] @ 0x30 │ │ │ │ cmp r4, #0 │ │ │ │ str r5, [r8, #44] @ 0x2c │ │ │ │ beq 83718 │ │ │ │ cmp r7, #0 │ │ │ │ beq 835e0 │ │ │ │ cmp r7, r4 │ │ │ │ beq 835f4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 83628 │ │ │ │ str r7, [r8, #48] @ 0x30 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp r5, #0 │ │ │ │ beq 835b0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 835b0 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ b 835b0 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ @@ -73044,15 +73044,15 @@ │ │ │ │ str r7, [r0] │ │ │ │ strb r7, [r0, #6] │ │ │ │ strh r7, [r0, #4] │ │ │ │ ldr r5, [r4, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r5, #0 │ │ │ │ beq 83694 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 83694 │ │ │ │ ldr r0, [r5, #12] │ │ │ │ mov r1, r5 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ cmp r4, r9 │ │ │ │ @@ -73061,25 +73061,25 @@ │ │ │ │ ldr r4, [r8, #44] @ 0x2c │ │ │ │ strb r6, [r8, #7] │ │ │ │ cmp r4, #0 │ │ │ │ strb r6, [r8, #8] │ │ │ │ beq 836c8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 83734 │ │ │ │ ldr r4, [r8, #48] @ 0x30 │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r8, #44] @ 0x2c │ │ │ │ beq 835f4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 835f4 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -73088,15 +73088,15 @@ │ │ │ │ bne 836e4 │ │ │ │ str r7, [r8, #48] @ 0x30 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp r7, #0 │ │ │ │ beq 835f4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r7, [r8, #48] @ 0x30 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [r4, #12] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ b 836c8 │ │ │ │ @@ -73111,15 +73111,15 @@ │ │ │ │ mov r6, #0 │ │ │ │ add r7, r0, #8 │ │ │ │ mov r8, r6 │ │ │ │ ldr r4, [r7, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r4, #0 │ │ │ │ beq 837a0 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 837a0 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ str r8, [r7] │ │ │ │ @@ -73128,25 +73128,25 @@ │ │ │ │ cmp r3, r6 │ │ │ │ bhi 83774 │ │ │ │ ldr r4, [r5, #44] @ 0x2c │ │ │ │ cmp r4, #0 │ │ │ │ beq 837d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 83814 │ │ │ │ ldr r4, [r5, #48] @ 0x30 │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #44] @ 0x2c │ │ │ │ beq 837fc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 83828 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ str r3, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ strb r3, [r5, #8] │ │ │ │ @@ -73383,15 +73383,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ ldr r0, [r3] │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ smlalbbeq ip, r8, r8, r4 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r4, sl, ip, ror #23 │ │ │ │ + sbceq r4, sl, ip, lsr #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #8] │ │ │ │ cmp r7, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -73460,15 +73460,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ ldr r0, [r3] │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ smlaltbeq ip, r8, r4, r3 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - ldrdeq r4, [sl], #168 @ 0xa8 │ │ │ │ + sbceq r4, sl, r8, lsl fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r1, r2, r3} │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4068] @ 0xfe4 │ │ │ │ mov r1, #0 │ │ │ │ sub sp, sp, #16 │ │ │ │ @@ -73520,15 +73520,15 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq ip, [r8, #-32] @ 0xffffffe0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlaltbeq ip, r8, r0, r2 │ │ │ │ smlalbteq r2, r8, r0, sp │ │ │ │ cmpeq r8, r8, ror r2 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r4, sl, ip, lsl sl │ │ │ │ + sbceq r4, sl, ip, asr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r7, r0 │ │ │ │ mov r6, r1 │ │ │ │ bl 83bc8 │ │ │ │ @@ -73735,23 +73735,23 @@ │ │ │ │ mov r0, r5 │ │ │ │ b 840c0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlalbteq ip, r8, r8, r0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ qdaddeq ip, ip, r8 │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ - sbceq r9, fp, r4, lsl #9 │ │ │ │ - sbcseq fp, fp, r8, ror #15 │ │ │ │ - sbceq r9, fp, r0, lsr #8 │ │ │ │ - sbcseq fp, fp, r8, asr r6 │ │ │ │ + sbceq r9, fp, r4, asr #9 │ │ │ │ + sbcseq fp, fp, r8, lsr #16 │ │ │ │ + sbceq r9, fp, r0, ror #8 │ │ │ │ + smullseq fp, fp, r8, r6 @ │ │ │ │ cmpeq r8, r0, lsr pc │ │ │ │ - strdeq r4, [sl], #108 @ 0x6c │ │ │ │ - sbceq r4, sl, r0, lsl r7 │ │ │ │ - sbceq r4, sl, r8, ror #13 │ │ │ │ - strdeq r4, [sl], #108 @ 0x6c │ │ │ │ + sbceq r4, sl, ip, lsr r7 │ │ │ │ + sbceq r4, sl, r0, asr r7 │ │ │ │ + sbceq r4, sl, r8, lsr #14 │ │ │ │ + sbceq r4, sl, ip, lsr r7 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3864] @ 0xf18 │ │ │ │ sub sp, sp, #196 @ 0xc4 │ │ │ │ add r6, sp, #236 @ 0xec │ │ │ │ @@ -75636,20 +75636,20 @@ │ │ │ │ ldr r2, [pc, #40] @ 85f0c │ │ │ │ add r2, pc, r2 │ │ │ │ b 85e18 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r8, r0, lsr r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq sl, [r8, #-16] │ │ │ │ - sbceq r2, sl, ip, lsl sl │ │ │ │ + sbceq r2, sl, ip, asr sl │ │ │ │ andeq r1, r0, r4, lsr sl │ │ │ │ andeq r1, r0, r8, lsr r9 │ │ │ │ - sbcseq r9, fp, r8, lsr #22 │ │ │ │ + sbcseq r9, fp, r8, ror #22 │ │ │ │ cmpeq r8, ip, asr #2 │ │ │ │ - sbceq r7, fp, r8, ror #10 │ │ │ │ + sbceq r7, fp, r8, lsr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #176] @ 85fd8 │ │ │ │ ldr r3, [pc, #176] @ 85fdc │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -75889,26 +75889,26 @@ │ │ │ │ add ip, pc, ip │ │ │ │ b 86260 │ │ │ │ ldr lr, [pc, #52] @ 86314 │ │ │ │ ldr ip, [pc, #52] @ 86318 │ │ │ │ add lr, pc, lr │ │ │ │ add ip, pc, ip │ │ │ │ b 86260 │ │ │ │ - strdeq r7, [fp], #16 │ │ │ │ - sbceq sp, sl, ip, ror sl │ │ │ │ - ldrdeq r7, [fp], #28 │ │ │ │ - sbceq r2, sl, r8, lsr #12 │ │ │ │ - sbceq r7, fp, ip, lsr #3 │ │ │ │ - sbceq lr, sl, r8, rrx │ │ │ │ - smulleq r7, fp, r0, r1 │ │ │ │ - sbceq lr, sl, ip, lsr r1 │ │ │ │ - strheq r2, [sl], #80 @ 0x50 │ │ │ │ - sbceq lr, sl, r8, lsr r0 │ │ │ │ - sbceq r2, sl, r8, ror r5 │ │ │ │ - sbceq lr, sl, r4, lsl r1 │ │ │ │ + sbceq r7, fp, r0, lsr r2 │ │ │ │ + strheq sp, [sl], #172 @ 0xac │ │ │ │ + sbceq r7, fp, ip, lsl r2 │ │ │ │ + sbceq r2, sl, r8, ror #12 │ │ │ │ + sbceq r7, fp, ip, ror #3 │ │ │ │ + sbceq lr, sl, r8, lsr #1 │ │ │ │ + ldrdeq r7, [fp], #16 │ │ │ │ + sbceq lr, sl, ip, ror r1 │ │ │ │ + strdeq r2, [sl], #80 @ 0x50 │ │ │ │ + sbceq lr, sl, r8, ror r0 │ │ │ │ + strheq r2, [sl], #88 @ 0x58 │ │ │ │ + sbceq lr, sl, r4, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [pc, #56] @ 8636c │ │ │ │ sub sp, sp, #20 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -75921,18 +75921,18 @@ │ │ │ │ str ip, [sp, #4] │ │ │ │ ldr ip, [pc, #28] @ 86378 │ │ │ │ add ip, pc, ip │ │ │ │ str ip, [sp] │ │ │ │ bl 83efc │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - sbceq r2, sl, r8, ror r5 │ │ │ │ - ldrsbeq r3, [r8], #0 │ │ │ │ - sbceq r1, sl, ip, lsr #8 │ │ │ │ - sbceq sp, sl, r0, lsl #19 │ │ │ │ + strheq r2, [sl], #88 @ 0x58 │ │ │ │ + sbcseq r3, r8, r0, lsl r1 │ │ │ │ + sbceq r1, sl, ip, ror #8 │ │ │ │ + sbceq sp, sl, r0, asr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [pc, #56] @ 863cc │ │ │ │ sub sp, sp, #20 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -75945,18 +75945,18 @@ │ │ │ │ str ip, [sp, #4] │ │ │ │ ldr ip, [pc, #28] @ 863d8 │ │ │ │ add ip, pc, ip │ │ │ │ str ip, [sp] │ │ │ │ bl 83efc │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - sbceq r2, sl, r8, lsr r5 │ │ │ │ - sbcseq r3, r8, r8, rrx │ │ │ │ - sbceq r9, sl, r8, lsl sl │ │ │ │ - sbceq lr, sl, r0, asr #32 │ │ │ │ + sbceq r2, sl, r8, ror r5 │ │ │ │ + sbcseq r3, r8, r8, lsr #1 │ │ │ │ + sbceq r9, sl, r8, asr sl │ │ │ │ + sbceq lr, sl, r0, lsl #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-1512] @ 0xfffffa18 │ │ │ │ ldr r4, [pc, #428] @ 865a4 │ │ │ │ sub sp, sp, #5568 @ 0x15c0 │ │ │ │ @@ -76067,23 +76067,23 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ b 8646c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r9, [r8, #-184] @ 0xffffff48 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlaltteq r9, r8, r0, fp │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ - sbceq r6, fp, r4, ror #31 │ │ │ │ - sbcseq r9, fp, ip, lsr #32 │ │ │ │ - smulleq r6, fp, r0, pc @ │ │ │ │ - sbcseq r8, fp, r0, ror lr │ │ │ │ + sbceq r7, fp, r4, lsr #32 │ │ │ │ + sbcseq r9, fp, ip, rrx │ │ │ │ + ldrdeq r6, [fp], #240 @ 0xf0 │ │ │ │ + ldrheq r8, [fp], #224 @ 0xe0 │ │ │ │ strheq r9, [r8, #-160] @ 0xffffff60 │ │ │ │ - sbceq r2, sl, ip, ror r2 │ │ │ │ - smulleq r2, sl, r0, r2 │ │ │ │ - sbceq r2, sl, r8, ror #4 │ │ │ │ - sbceq r2, sl, ip, ror r2 │ │ │ │ + strheq r2, [sl], #44 @ 0x2c │ │ │ │ + ldrdeq r2, [sl], #32 │ │ │ │ + sbceq r2, sl, r8, lsr #5 │ │ │ │ + strheq r2, [sl], #44 @ 0x2c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3392] @ 0xd40 │ │ │ │ sub sp, sp, #668 @ 0x29c │ │ │ │ str r2, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [pc, #4088] @ 875f0 │ │ │ │ @@ -83565,17 +83565,17 @@ │ │ │ │ bl 3a070 <__sprintf_chk@plt> │ │ │ │ b 8da28 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r8, ip, asr r6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r8, r0, lsr #12 │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ - sbcseq r1, fp, r4, asr #14 │ │ │ │ + sbcseq r1, fp, r4, lsl #15 │ │ │ │ smlalbbeq r2, r8, r0, r5 │ │ │ │ - sbcseq r1, fp, r0, lsr #10 │ │ │ │ + sbcseq r1, fp, r0, ror #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-472] @ 0xfffffe28 │ │ │ │ ldr ip, [pc, #188] @ 8dbc0 │ │ │ │ sub sp, sp, #4544 @ 0x11c0 │ │ │ │ @@ -83624,15 +83624,15 @@ │ │ │ │ bne 8dbbc │ │ │ │ add sp, sp, #4544 @ 0x11c0 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltteq r2, r8, ip, r4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r1, fp, r8, lsl r4 │ │ │ │ + sbcseq r1, fp, r8, asr r4 │ │ │ │ cmpeq r8, ip, ror #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [r1, #388] @ 0x184 │ │ │ │ mov r4, r1 │ │ │ │ @@ -83792,15 +83792,15 @@ │ │ │ │ ldrb r3, [r5, #-8] │ │ │ │ cmp r3, #0 │ │ │ │ bne 8de6c │ │ │ │ ldr r0, [r5] │ │ │ │ mov r1, #1 │ │ │ │ cmp r0, #0 │ │ │ │ beq 8de6c │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r4, r6 │ │ │ │ add r5, r5, #12 │ │ │ │ bhi 8de4c │ │ │ │ ldr r3, [r8, #356] @ 0x164 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r4 │ │ │ │ @@ -84871,15 +84871,15 @@ │ │ │ │ blx r3 │ │ │ │ b 8ed20 │ │ │ │ ldr r4, [r3, #2356] @ 0x934 │ │ │ │ cmp r4, #0 │ │ │ │ beq 8ed94 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 8ed94 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85174,16 +85174,16 @@ │ │ │ │ strb r2, [r7, #1776] @ 0x6f0 │ │ │ │ b 8f258 │ │ │ │ ldrb r2, [r7, #1776] @ 0x6f0 │ │ │ │ bic r2, r2, #1 │ │ │ │ strb r2, [r7, #1776] @ 0x6f0 │ │ │ │ b 8f258 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - sbcseq r0, fp, r8, lsl #16 │ │ │ │ - sbcseq r0, fp, r0, lsl #16 │ │ │ │ + sbcseq r0, fp, r8, asr #16 │ │ │ │ + sbcseq r0, fp, r0, asr #16 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #288] @ 8f544 │ │ │ │ ldr r3, [pc, #288] @ 8f548 │ │ │ │ @@ -85302,15 +85302,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 8f5d0 │ │ │ │ ldr r4, [r6, #1956] @ 0x7a4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 8f5d0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 8f5d0 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85331,15 +85331,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 8f644 │ │ │ │ ldr r4, [r5, #2356] @ 0x934 │ │ │ │ cmp r4, #0 │ │ │ │ beq 8f644 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 8f644 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85463,15 +85463,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 8f74c │ │ │ │ ldr r7, [r4, #1956] @ 0x7a4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 8f74c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 8f74c │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85518,15 +85518,15 @@ │ │ │ │ str r8, [r4, #2356] @ 0x934 │ │ │ │ strb r8, [r4, #2348] @ 0x92c │ │ │ │ b 8f810 │ │ │ │ cmp r7, #0 │ │ │ │ beq 8f7ec │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 8f7ec │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85542,15 +85542,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 8f944 │ │ │ │ ldr r7, [r4, #2356] @ 0x934 │ │ │ │ cmp r7, #0 │ │ │ │ beq 8f944 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 8f944 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85588,15 +85588,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 8fa34 │ │ │ │ ldr r6, [sl, #1956] @ 0x7a4 │ │ │ │ cmp r6, #0 │ │ │ │ beq 8fa34 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 8fa34 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ mov r1, r6 │ │ │ │ ldr r6, [r6, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85608,15 +85608,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 8fa44 │ │ │ │ ldr r6, [sl, #2356] @ 0x934 │ │ │ │ cmp r6, #0 │ │ │ │ beq 8fa44 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 8fa44 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ mov r1, r6 │ │ │ │ ldr r6, [r6, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85647,26 +85647,26 @@ │ │ │ │ str r2, [r4, #2352] @ 0x930 │ │ │ │ strb r3, [r4, #2348] @ 0x92c │ │ │ │ b 8f810 │ │ │ │ cmp r7, #0 │ │ │ │ beq 8f8c8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 8fb9c │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r7, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 8fb9c │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 8fb70 │ │ │ │ ldrb r2, [r5] │ │ │ │ b 8f8c8 │ │ │ │ ldrb r8, [r0, #2332] @ 0x91c │ │ │ │ add r3, r0, #2320 @ 0x910 │ │ │ │ cmp r8, #0 │ │ │ │ @@ -85694,15 +85694,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 8fbdc │ │ │ │ ldr r4, [r6, #1956] @ 0x7a4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 8fbdc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 8fbdc │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85714,15 +85714,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 8fbec │ │ │ │ ldr r4, [r6, #2356] @ 0x934 │ │ │ │ cmp r4, #0 │ │ │ │ beq 8fbec │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 8fbec │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85738,15 +85738,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx r3 │ │ │ │ ldr r7, [r4, #2356] @ 0x934 │ │ │ │ cmp r7, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r7 │ │ │ │ beq 8f904 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 8f904 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85755,15 +85755,15 @@ │ │ │ │ bne 8fcd0 │ │ │ │ b 8f904 │ │ │ │ ldr r7, [r4, #1956] @ 0x7a4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 8f8f4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 8f8f4 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85772,15 +85772,15 @@ │ │ │ │ bne 8fd14 │ │ │ │ b 8f8f4 │ │ │ │ ldr r7, [r4, #2356] @ 0x934 │ │ │ │ cmp r7, #0 │ │ │ │ beq 8f944 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 8f944 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85788,15 +85788,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 8fd58 │ │ │ │ b 8f944 │ │ │ │ cmp r7, #0 │ │ │ │ beq 8f80c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 8f80c │ │ │ │ ldr r0, [r5, #4] │ │ │ │ strb r2, [r4, #1948] @ 0x79c │ │ │ │ str r0, [r4, #1952] @ 0x7a0 │ │ │ │ b 8f764 │ │ │ │ ldr r3, [sp] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -85808,15 +85808,15 @@ │ │ │ │ bne 8f74c │ │ │ │ mov r7, r1 │ │ │ │ b 8f87c │ │ │ │ cmp r7, #0 │ │ │ │ beq 8f8e4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 8f8e4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #296] @ 8ff34 │ │ │ │ @@ -86345,15 +86345,15 @@ │ │ │ │ add r3, r9, r3, lsl #2 │ │ │ │ ldr r5, [r3, #2356] @ 0x934 │ │ │ │ lsl fp, r4, #1 │ │ │ │ cmp r5, #0 │ │ │ │ beq 90658 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 90f54 │ │ │ │ add r3, fp, r4 │ │ │ │ add r3, r9, r3, lsl #2 │ │ │ │ str r6, [r3, #2356] @ 0x934 │ │ │ │ str r7, [r8] │ │ │ │ cmp sl, r8 │ │ │ │ @@ -86507,15 +86507,15 @@ │ │ │ │ beq 90688 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldr r4, [r3, #20] │ │ │ │ cmp r4, #0 │ │ │ │ beq 90688 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 90688 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -86867,39 +86867,39 @@ │ │ │ │ ldr r1, [sp, #24] │ │ │ │ add sp, sp, #460 @ 0x1cc │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx ip │ │ │ │ ldr r4, [sp, #184] @ 0xb8 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bgt 90778 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 90778 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 90778 │ │ │ │ b 90e80 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ cmp r3, #0 │ │ │ │ bne 9003c │ │ │ │ b 905e4 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldr r0, [r3, #20] │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ sub r1, r3, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 9003c │ │ │ │ cmp r1, r3, lsl #3 │ │ │ │ movhi r3, #1 │ │ │ │ movls r3, #0 │ │ │ │ b 90d44 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldr r2, [sp, #104] @ 0x68 │ │ │ │ @@ -87027,15 +87027,15 @@ │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r9, #0 │ │ │ │ bne 9103c │ │ │ │ b 910b4 │ │ │ │ ldr r0, [r1, #20] │ │ │ │ sub r1, r9, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 9103c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq lr, [r7, #-240] @ 0xffffff10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r7, ip, lsr pc │ │ │ │ ldr r3, [r0, #2732] @ 0xaac │ │ │ │ str r3, [r0, #2736] @ 0xab0 │ │ │ │ @@ -87096,15 +87096,15 @@ │ │ │ │ b 3bb4c │ │ │ │ ldr r3, [r0, #152] @ 0x98 │ │ │ │ ldr r1, [r1, #36] @ 0x24 │ │ │ │ blx r3 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ b 3bb4c │ │ │ │ - sbcseq lr, sl, r0, lsr sl │ │ │ │ + sbcseq lr, sl, r0, ror sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #176] @ 912d4 │ │ │ │ ldr r3, [pc, #176] @ 912d8 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -87752,15 +87752,15 @@ │ │ │ │ ldr r1, [sp, #76] @ 0x4c │ │ │ │ mov r0, r9 │ │ │ │ blx r7 │ │ │ │ b 91afc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r7, r8, ror r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrsbeq lr, [sl], #76 @ 0x4c │ │ │ │ + sbcseq lr, sl, ip, lsl r5 │ │ │ │ cmpeq r7, ip, lsr r7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr ip, [pc, #208] @ 91d3c │ │ │ │ @@ -87790,15 +87790,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ blx r4 │ │ │ │ ldr r4, [sp, #40] @ 0x28 │ │ │ │ cmp r4, #0 │ │ │ │ beq 91cec │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 91d18 │ │ │ │ ldr r2, [pc, #80] @ 91d44 │ │ │ │ ldr r3, [pc, #72] @ 91d40 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -87924,15 +87924,15 @@ │ │ │ │ bl 91c54 │ │ │ │ b 91e98 │ │ │ │ ldr r4, [r6, #20] │ │ │ │ cmp r4, #0 │ │ │ │ beq 91e5c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 91e5c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -88864,16 +88864,16 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 92bf8 │ │ │ │ b 92d3c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r7, ip, lsr r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strheq sp, [r7, #-36] @ 0xffffffdc │ │ │ │ - sbceq r5, r9, ip, ror fp │ │ │ │ - smulleq r5, r9, r4, fp │ │ │ │ + strheq r5, [r9], #188 @ 0xbc │ │ │ │ + ldrdeq r5, [r9], #180 @ 0xb4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #192] @ 92e88 │ │ │ │ ldr r3, [pc, #192] @ 92e8c │ │ │ │ sub sp, sp, #24 │ │ │ │ @@ -88948,15 +88948,15 @@ │ │ │ │ bhi 92eec │ │ │ │ ldr r3, [pc, #16] @ 92ef8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ str r3, [r0, #120] @ 0x78 │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ - sbcseq ip, sl, r4, asr #26 │ │ │ │ + sbcseq ip, sl, r4, lsl #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r1, r2, r3} │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4076] @ 0xfec │ │ │ │ ldr r1, [pc, #128] @ 92f98 │ │ │ │ ldr r2, [pc, #128] @ 92f9c │ │ │ │ @@ -88990,15 +88990,15 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, lr} │ │ │ │ add sp, sp, #12 │ │ │ │ bx lr │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltteq sp, r7, r0, r0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strdeq r5, [r9], #148 @ 0x94 │ │ │ │ + sbceq r5, r9, r4, lsr sl │ │ │ │ swpbeq sp, r0, [r7] │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #608] @ 93224 │ │ │ │ @@ -89154,22 +89154,22 @@ │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 92bf8 │ │ │ │ b 9313c │ │ │ │ cmpeq r7, r0, lsr r0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlaltteq r9, r1, r4, r4 │ │ │ │ - sbceq r5, r9, r0, lsl r9 │ │ │ │ + sbceq r5, r9, r0, asr r9 │ │ │ │ cmpeq r7, r0, asr #30 │ │ │ │ cmpeq r1, r8, lsr r4 │ │ │ │ - sbceq r5, r9, ip, lsl #17 │ │ │ │ + sbceq r5, r9, ip, asr #17 │ │ │ │ smlalbbeq ip, r7, r0, lr │ │ │ │ - sbceq r5, r9, ip, lsr #15 │ │ │ │ + sbceq r5, r9, ip, ror #15 │ │ │ │ cmpeq r7, ip, lsr lr │ │ │ │ - sbceq r5, r9, r0, lsl #15 │ │ │ │ + sbceq r5, r9, r0, asr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r4, r1 │ │ │ │ and r3, r3, #1044480 @ 0xff000 │ │ │ │ @@ -89346,22 +89346,22 @@ │ │ │ │ ldr r1, [pc, #48] @ 9354c │ │ │ │ lsr r2, r2, #12 │ │ │ │ add r1, pc, r1 │ │ │ │ and r2, r2, #255 @ 0xff │ │ │ │ mov r0, r7 │ │ │ │ bl 92bf8 │ │ │ │ b 93460 │ │ │ │ - strheq r3, [r9], #148 @ 0x94 │ │ │ │ - sbceq r3, r9, r8, asr r5 │ │ │ │ - sbceq r2, r9, ip, asr #12 │ │ │ │ - sbceq r5, r9, ip, lsl r6 │ │ │ │ - sbceq r5, r9, r0, asr #11 │ │ │ │ - sbceq r5, r9, r0, asr r5 │ │ │ │ - sbceq r5, r9, r0, ror #9 │ │ │ │ - ldrdeq r5, [r9], #76 @ 0x4c │ │ │ │ + strdeq r3, [r9], #148 @ 0x94 │ │ │ │ + smulleq r3, r9, r8, r5 │ │ │ │ + sbceq r2, r9, ip, lsl #13 │ │ │ │ + sbceq r5, r9, ip, asr r6 │ │ │ │ + sbceq r5, r9, r0, lsl #12 │ │ │ │ + smulleq r5, r9, r0, r5 │ │ │ │ + sbceq r5, r9, r0, lsr #10 │ │ │ │ + sbceq r5, r9, ip, lsl r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r1] │ │ │ │ ldr r2, [r1, #4] │ │ │ │ mov r4, r1 │ │ │ │ @@ -89417,15 +89417,15 @@ │ │ │ │ bl 92bf8 │ │ │ │ b 935bc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r7, r4, ror sl │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r7, r0, lsl sl │ │ │ │ cmpeq r1, ip, lsr #30 │ │ │ │ - smulleq r5, r9, r4, r4 │ │ │ │ + ldrdeq r5, [r9], #68 @ 0x44 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r0, #104] @ 0x68 │ │ │ │ mov r6, r0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -89517,16 +89517,16 @@ │ │ │ │ str r5, [r1, #4] │ │ │ │ bl 93550 │ │ │ │ ldr r3, [r6, #124] @ 0x7c │ │ │ │ add r4, r4, #1 │ │ │ │ cmp r3, r4 │ │ │ │ bhi 937a8 │ │ │ │ b 936d0 │ │ │ │ - strdeq r5, [r9], #16 │ │ │ │ - sbceq r5, r9, ip, ror #6 │ │ │ │ + sbceq r5, r9, r0, lsr r2 │ │ │ │ + sbceq r5, r9, ip, lsr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r1, [pc, #284] @ 93918 │ │ │ │ ldr r2, [pc, #284] @ 9391c │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -89600,16 +89600,16 @@ │ │ │ │ bl 92bf8 │ │ │ │ b 93824 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq ip, [r7, #-124] @ 0xffffff84 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r7, ip, asr r7 │ │ │ │ cmpeq r1, ip, asr ip │ │ │ │ - sbceq r5, r9, r4, asr #32 │ │ │ │ - sbceq r5, r9, r0, lsl r2 │ │ │ │ + sbceq r5, r9, r4, lsl #1 │ │ │ │ + sbceq r5, r9, r0, asr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3928] @ 0xf58 │ │ │ │ ldr ip, [pc, #364] @ 93ab4 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [pc, #360] @ 93ab8 │ │ │ │ @@ -89692,17 +89692,17 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 1837b4 │ │ │ │ mov r1, r4 │ │ │ │ bl 1835dc │ │ │ │ ldr r4, [pc, #80] @ 93ae4 │ │ │ │ add r4, pc, r4 │ │ │ │ mov sl, r0 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ strb sl, [r4] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r4, #1 │ │ │ │ strb r4, [r9] │ │ │ │ b 939fc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltbeq ip, r7, ip, r6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0xfffff270 │ │ │ │ @@ -89710,15 +89710,15 @@ │ │ │ │ @ instruction: 0xfffff314 │ │ │ │ @ instruction: 0xfffffcb4 │ │ │ │ @ instruction: 0xfffff4f4 │ │ │ │ @ instruction: 0xfffffe40 │ │ │ │ cmpeq fp, sp, lsr r7 │ │ │ │ cmpeq fp, ip, lsl #14 │ │ │ │ strheq ip, [r7, #-88] @ 0xffffffa8 │ │ │ │ - strheq r5, [r9], #4 │ │ │ │ + strdeq r5, [r9], #4 │ │ │ │ smlalbbeq r1, fp, r0, r6 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ sub r1, r1, #3 │ │ │ │ cmp r1, #2 │ │ │ │ mov r8, r2 │ │ │ │ mov r4, r3 │ │ │ │ @@ -93101,15 +93101,15 @@ │ │ │ │ blx r3 │ │ │ │ b 96f4c │ │ │ │ mov r0, #0 │ │ │ │ b 96f4c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r7, r0, asr r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r8, sl, ip, lsr sp │ │ │ │ + sbcseq r8, sl, ip, ror sp │ │ │ │ smlaltbeq r9, r7, r4, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ mov r4, r0 │ │ │ │ @@ -93320,18 +93320,18 @@ │ │ │ │ mov r2, #2 │ │ │ │ str r2, [r3, #2404] @ 0x964 │ │ │ │ b 97304 │ │ │ │ add r3, r0, #143360 @ 0x23000 │ │ │ │ mov r2, #1 │ │ │ │ str r2, [r3, #2404] @ 0x964 │ │ │ │ b 97304 │ │ │ │ - sbcseq r8, sl, sp, lsr #22 │ │ │ │ - sbcseq r8, sl, ip, lsl #21 │ │ │ │ + sbcseq r8, sl, sp, ror #22 │ │ │ │ + sbcseq r8, sl, ip, asr #21 │ │ │ │ bge feb41e04 │ │ │ │ - sbcseq r8, sl, pc, lsl #19 │ │ │ │ + sbcseq r8, sl, pc, asr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [pc, #96] @ 973d0 │ │ │ │ add r5, r0, #143360 @ 0x23000 │ │ │ │ mov r4, r0 │ │ │ │ @@ -94100,15 +94100,15 @@ │ │ │ │ lsl r3, r3, #1 │ │ │ │ str r3, [r4, #8] │ │ │ │ b 97f38 │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r7, sl, r0, lsl #28 │ │ │ │ + sbcseq r7, sl, r0, asr #28 │ │ │ │ push {r4, lr} │ │ │ │ cmp r0, #1 │ │ │ │ ldr ip, [sp, #8] │ │ │ │ beq 98000 │ │ │ │ cmp r0, #2 │ │ │ │ beq 97fc8 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -113542,15 +113542,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #10 │ │ │ │ bx lr │ │ │ │ mov r0, #4 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - sbcseq r4, r9, r8, lsl #28 │ │ │ │ + sbcseq r4, r9, r8, asr #28 │ │ │ │ mov ip, #1 │ │ │ │ ands ip, r0, ip, lsl r2 │ │ │ │ moveq ip, #0 │ │ │ │ andne ip, r1, #1 │ │ │ │ cmp ip, #0 │ │ │ │ bne aaf94 │ │ │ │ ldr ip, [pc, #140] @ aaff0 │ │ │ │ @@ -113586,15 +113586,15 @@ │ │ │ │ bx lr │ │ │ │ sub r3, r3, #1 │ │ │ │ lsl r0, r3, #1 │ │ │ │ bx lr │ │ │ │ sub r3, r3, #2 │ │ │ │ lsl r0, r3, #1 │ │ │ │ bx lr │ │ │ │ - smullseq r4, r9, r6, sp │ │ │ │ + ldrsbeq r4, [r9], #214 @ 0xd6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r5, r3 │ │ │ │ ldr r3, [pc, #368] @ ab180 │ │ │ │ sub sp, sp, #12 │ │ │ │ @@ -116545,15 +116545,15 @@ │ │ │ │ andeq r0, r0, ip, lsr sl │ │ │ │ @ instruction: 0xfffff814 │ │ │ │ @ instruction: 0xfffff854 │ │ │ │ @ instruction: 0xfffff9e4 │ │ │ │ @ instruction: 0xfffffd14 │ │ │ │ @ instruction: 0xfffffb60 │ │ │ │ @ instruction: 0xfffff830 │ │ │ │ - sbcseq r2, r9, r6, lsr r5 │ │ │ │ + sbcseq r2, r9, r6, ror r5 │ │ │ │ @ instruction: 0xfffff5ec │ │ │ │ @ instruction: 0xffffd97c │ │ │ │ @ instruction: 0xffffd9b0 │ │ │ │ @ instruction: 0xffffda1c │ │ │ │ @ instruction: 0xffffda80 │ │ │ │ @ instruction: 0xffffdab4 │ │ │ │ @ instruction: 0xffffdadc │ │ │ │ @@ -116764,41 +116764,41 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #116] @ ae1fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #108] @ ae200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r1, r9, r4, lsl lr │ │ │ │ - sbceq sl, r7, r4, asr fp │ │ │ │ - strheq sl, [r7], #180 @ 0xb4 │ │ │ │ - sbceq sl, r7, r8, ror fp │ │ │ │ - sbceq r7, r7, r4, ror #6 │ │ │ │ - sbceq pc, r8, r0, asr r6 @ │ │ │ │ - sbceq sl, r7, r8, lsl #22 │ │ │ │ - sbceq sl, r7, r8, ror fp │ │ │ │ - ldrdeq sl, [r7], #168 @ 0xa8 │ │ │ │ + sbcseq r1, r9, r4, asr lr │ │ │ │ + smulleq sl, r7, r4, fp │ │ │ │ + strdeq sl, [r7], #180 @ 0xb4 │ │ │ │ + strheq sl, [r7], #184 @ 0xb8 │ │ │ │ + sbceq r7, r7, r4, lsr #7 │ │ │ │ + smulleq pc, r8, r0, r6 @ │ │ │ │ + sbceq sl, r7, r8, asr #22 │ │ │ │ + strheq sl, [r7], #184 @ 0xb8 │ │ │ │ + sbceq sl, r7, r8, lsl fp │ │ │ │ + sbceq sl, r7, r0, asr fp │ │ │ │ sbceq sl, r7, r0, lsl fp │ │ │ │ - ldrdeq sl, [r7], #160 @ 0xa0 │ │ │ │ - sbceq sl, r7, ip, lsl #21 │ │ │ │ - sbcseq r5, r8, r8, asr r4 │ │ │ │ - strdeq sl, [r7], #168 @ 0xa8 │ │ │ │ - sbceq sl, r7, r8, asr sl │ │ │ │ - strheq sl, [r7], #164 @ 0xa4 │ │ │ │ - sbceq sl, r7, r8, ror sl │ │ │ │ - sbceq sl, r7, r8, asr #21 │ │ │ │ - sbceq pc, r8, r8, lsl r3 @ │ │ │ │ - sbceq pc, r8, ip, lsl #6 │ │ │ │ - sbceq sl, r7, r4, asr #20 │ │ │ │ - strdeq sl, [r7], #144 @ 0x90 │ │ │ │ - sbceq pc, r8, r8, ror #5 │ │ │ │ - ldrdeq pc, [r8], #44 @ 0x2c │ │ │ │ - ldrdeq pc, [r8], #32 │ │ │ │ - sbceq pc, r8, r4, asr #5 │ │ │ │ - strheq pc, [r8], #40 @ 0x28 @ │ │ │ │ + sbceq sl, r7, ip, asr #21 │ │ │ │ + smullseq r5, r8, r8, r4 │ │ │ │ + sbceq sl, r7, r8, lsr fp │ │ │ │ + smulleq sl, r7, r8, sl │ │ │ │ + strdeq sl, [r7], #164 @ 0xa4 │ │ │ │ + strheq sl, [r7], #168 @ 0xa8 │ │ │ │ + sbceq sl, r7, r8, lsl #22 │ │ │ │ + sbceq pc, r8, r8, asr r3 @ │ │ │ │ + sbceq pc, r8, ip, asr #6 │ │ │ │ + sbceq sl, r7, r4, lsl #21 │ │ │ │ + sbceq sl, r7, r0, lsr sl │ │ │ │ + sbceq pc, r8, r8, lsr #6 │ │ │ │ + sbceq pc, r8, ip, lsl r3 @ │ │ │ │ + sbceq pc, r8, r0, lsl r3 @ │ │ │ │ + sbceq pc, r8, r4, lsl #6 │ │ │ │ + strdeq pc, [r8], #40 @ 0x28 │ │ │ │ ldr r3, [pc, #176] @ ae2bc │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #12 │ │ │ │ bhi ae2b0 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -116837,28 +116837,28 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #64] @ ae2ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #56] @ ae2f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldrsheq r1, [r9], #188 @ 0xbc │ │ │ │ - strheq r9, [r7], #48 @ 0x30 │ │ │ │ - sbceq r9, r7, ip, lsr #7 │ │ │ │ - sbceq r9, r7, ip, lsr #7 │ │ │ │ - sbceq r9, r7, ip, lsr #7 │ │ │ │ - sbceq r9, r7, ip, lsr #7 │ │ │ │ - strheq r9, [r7], #48 @ 0x30 │ │ │ │ - sbceq pc, r9, ip, asr r6 @ │ │ │ │ - sbceq r9, r7, r8, lsr #7 │ │ │ │ - sbceq r9, r7, r8, lsr #7 │ │ │ │ - sbceq r9, r7, r4, lsr #7 │ │ │ │ - sbceq r9, r7, r0, asr #7 │ │ │ │ - sbceq r9, r7, r4, lsr #6 │ │ │ │ - strdeq r5, [r7], #236 @ 0xec │ │ │ │ + sbcseq r1, r9, ip, lsr ip │ │ │ │ + strdeq r9, [r7], #48 @ 0x30 │ │ │ │ + sbceq r9, r7, ip, ror #7 │ │ │ │ + sbceq r9, r7, ip, ror #7 │ │ │ │ + sbceq r9, r7, ip, ror #7 │ │ │ │ + sbceq r9, r7, ip, ror #7 │ │ │ │ + strdeq r9, [r7], #48 @ 0x30 │ │ │ │ + smulleq pc, r9, ip, r6 @ │ │ │ │ + sbceq r9, r7, r8, ror #7 │ │ │ │ + sbceq r9, r7, r8, ror #7 │ │ │ │ + sbceq r9, r7, r4, ror #7 │ │ │ │ + sbceq r9, r7, r0, lsl #8 │ │ │ │ + sbceq r9, r7, r4, ror #6 │ │ │ │ + sbceq r5, r7, ip, lsr pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3736] @ 0xe98 │ │ │ │ mov r5, r3 │ │ │ │ orrs r3, r2, r5 │ │ │ │ mov r6, r2 │ │ │ │ @@ -117007,22 +117007,22 @@ │ │ │ │ add ip, ip, sl │ │ │ │ sub ip, ip, #1 │ │ │ │ add r7, sp, #28 │ │ │ │ b ae530 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r1, [r6, #-204] @ 0xffffff34 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - smulleq sl, r7, ip, r8 │ │ │ │ - ldrdeq sl, [r7], #124 @ 0x7c │ │ │ │ - strheq sl, [r7], #124 @ 0x7c │ │ │ │ + ldrdeq sl, [r7], #140 @ 0x8c │ │ │ │ + sbceq sl, r7, ip, lsl r8 │ │ │ │ + strdeq sl, [r7], #124 @ 0x7c │ │ │ │ smlalbbeq r1, r6, r4, fp │ │ │ │ - sbcseq sl, r6, r4, ror r9 │ │ │ │ - sbceq sl, r7, ip, ror #13 │ │ │ │ - ldrdeq sl, [r7], #96 @ 0x60 │ │ │ │ - sbcseq sl, r6, r4, asr #18 │ │ │ │ + ldrheq sl, [r6], #148 @ 0x94 │ │ │ │ + sbceq sl, r7, ip, lsr #14 │ │ │ │ + sbceq sl, r7, r0, lsl r7 │ │ │ │ + sbcseq sl, r6, r4, lsl #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr ip, [pc, #212] @ ae670 │ │ │ │ sub sp, sp, #8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -117074,17 +117074,17 @@ │ │ │ │ pop {r4, lr} │ │ │ │ b 11f034 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, lr} │ │ │ │ b 11ef1c │ │ │ │ mov r1, r2 │ │ │ │ b ae628 │ │ │ │ - sbcseq r1, r9, r5, ror r8 │ │ │ │ - sbceq sl, r7, r8, asr #12 │ │ │ │ - strdeq ip, [r8], #116 @ 0x74 │ │ │ │ + ldrheq r1, [r9], #133 @ 0x85 │ │ │ │ + sbceq sl, r7, r8, lsl #13 │ │ │ │ + sbceq ip, r8, r4, lsr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r3, [pc, #1188] @ aeb38 │ │ │ │ ldr r4, [r2] │ │ │ │ mov r8, r2 │ │ │ │ @@ -117380,40 +117380,40 @@ │ │ │ │ mov r2, r8 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ add r6, r6, r1 │ │ │ │ cmp r6, r7 │ │ │ │ bne aeb00 │ │ │ │ b ae76c │ │ │ │ - sbcseq r1, r9, sp, ror r7 │ │ │ │ - sbcseq r6, r8, ip, lsl #4 │ │ │ │ - sbceq sl, r7, r8, lsl #10 │ │ │ │ - ldrheq r6, [r8], #20 │ │ │ │ - strheq sl, [r7], #72 @ 0x48 │ │ │ │ - sbcseq r6, r8, ip, asr r1 │ │ │ │ - sbceq sl, r7, r4, ror #8 │ │ │ │ - sbcseq r6, r8, r0, lsl #2 │ │ │ │ - sbceq sl, r7, r8, lsl #8 │ │ │ │ - sbceq sl, r7, r8, lsl #8 │ │ │ │ - sbcseq r6, r8, ip, lsr r0 │ │ │ │ - smulleq ip, r8, r0, r6 │ │ │ │ - sbcseq r6, r8, r4, lsl r0 │ │ │ │ - sbceq sl, r7, r4, lsl #6 │ │ │ │ - strdeq sl, [r7], #40 @ 0x28 │ │ │ │ - sbcseq r4, r6, r8, lsr #24 │ │ │ │ - sbcseq r5, r8, r0, ror pc │ │ │ │ - strheq sl, [r7], #36 @ 0x24 │ │ │ │ - strheq sl, [r7], #36 @ 0x24 │ │ │ │ - sbcseq r5, r8, ip, ror #29 │ │ │ │ - sbceq r6, r7, r4, lsl r0 │ │ │ │ - ldrheq r5, [r8], #228 @ 0xe4 │ │ │ │ - strheq r5, [r7], #248 @ 0xf8 │ │ │ │ - sbcseq r5, r8, r8, asr lr │ │ │ │ - sbceq r5, r7, r4, asr pc │ │ │ │ - ldrsheq r5, [r8], #212 @ 0xd4 │ │ │ │ + ldrheq r1, [r9], #125 @ 0x7d │ │ │ │ + sbcseq r6, r8, ip, asr #4 │ │ │ │ + sbceq sl, r7, r8, asr #10 │ │ │ │ + ldrsheq r6, [r8], #20 │ │ │ │ + strdeq sl, [r7], #72 @ 0x48 │ │ │ │ + smullseq r6, r8, ip, r1 │ │ │ │ + sbceq sl, r7, r4, lsr #9 │ │ │ │ + sbcseq r6, r8, r0, asr #2 │ │ │ │ + sbceq sl, r7, r8, asr #8 │ │ │ │ + sbceq sl, r7, r8, asr #8 │ │ │ │ + sbcseq r6, r8, ip, ror r0 │ │ │ │ + ldrdeq ip, [r8], #96 @ 0x60 │ │ │ │ + sbcseq r6, r8, r4, asr r0 │ │ │ │ + sbceq sl, r7, r4, asr #6 │ │ │ │ + sbceq sl, r7, r8, lsr r3 │ │ │ │ + sbcseq r4, r6, r8, ror #24 │ │ │ │ + ldrheq r5, [r8], #240 @ 0xf0 │ │ │ │ + strdeq sl, [r7], #36 @ 0x24 │ │ │ │ + strdeq sl, [r7], #36 @ 0x24 │ │ │ │ + sbcseq r5, r8, ip, lsr #30 │ │ │ │ + sbceq r6, r7, r4, asr r0 │ │ │ │ + ldrsheq r5, [r8], #228 @ 0xe4 │ │ │ │ + strdeq r5, [r7], #248 @ 0xf8 │ │ │ │ + smullseq r5, r8, r8, lr │ │ │ │ + smulleq r5, r7, r4, pc @ │ │ │ │ + sbcseq r5, r8, r4, lsr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r4, r2 │ │ │ │ @@ -117443,17 +117443,17 @@ │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r5, [pc, #16] @ aec3c │ │ │ │ ldr r0, [r0] │ │ │ │ add r5, pc, r5 │ │ │ │ b aebfc │ │ │ │ - sbceq r5, r7, ip, ror #28 │ │ │ │ - sbceq r5, r7, r8, asr #28 │ │ │ │ - sbceq r5, r7, r4, lsl lr │ │ │ │ + sbceq r5, r7, ip, lsr #29 │ │ │ │ + sbceq r5, r7, r8, lsl #29 │ │ │ │ + sbceq r5, r7, r4, asr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldrb r5, [r0, #37] @ 0x25 │ │ │ │ sub sp, sp, #28 │ │ │ │ cmp r2, #6 │ │ │ │ @@ -117925,52 +117925,52 @@ │ │ │ │ bls aed60 │ │ │ │ ldr r2, [pc, #164] @ af450 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b aed60 │ │ │ │ - sbceq r9, r7, r8, ror #31 │ │ │ │ - sbceq r5, r7, r8, ror #18 │ │ │ │ - sbceq r9, r7, r0, lsr #31 │ │ │ │ - sbceq r5, r7, r0, ror #18 │ │ │ │ - sbceq r5, r7, r4, lsr r9 │ │ │ │ - ldrsbeq r5, [r8], #180 @ 0xb4 │ │ │ │ - smulleq ip, r8, ip, ip │ │ │ │ - strheq r9, [r7], #208 @ 0xd0 │ │ │ │ - sbcseq r5, r8, r0, lsr sl │ │ │ │ - sbceq r9, r7, r8, lsl #27 │ │ │ │ - sbceq r9, r7, r8, asr sp │ │ │ │ - ldrheq r5, [r8], #152 @ 0x98 │ │ │ │ - sbceq r9, r7, r0, ror #25 │ │ │ │ - ldrdeq r9, [r7], #200 @ 0xc8 │ │ │ │ - ldrdeq r9, [r7], #192 @ 0xc0 │ │ │ │ - sbceq r9, r7, r4, asr #25 │ │ │ │ - sbceq r9, r7, ip, lsr #25 │ │ │ │ - ldrsheq r5, [r8], #132 @ 0x84 │ │ │ │ - sbceq fp, r8, r4, lsl #30 │ │ │ │ - smulleq r9, r7, ip, fp │ │ │ │ - sbceq r9, r7, ip, lsl #23 │ │ │ │ - sbceq r9, r7, r4, lsr #22 │ │ │ │ - sbceq r9, r7, r8, lsl fp │ │ │ │ - sbcseq r4, r6, r4, asr #8 │ │ │ │ - smullseq r5, r8, r0, r7 │ │ │ │ - smulleq ip, r8, ip, r8 │ │ │ │ - ldrdeq r9, [r7], #164 @ 0xa4 │ │ │ │ - sbceq fp, r8, r8, lsr #24 │ │ │ │ - strdeq r7, [r7], #180 @ 0xb4 │ │ │ │ - sbceq fp, r8, r0, lsr #24 │ │ │ │ - sbceq fp, r8, r8, lsl #24 │ │ │ │ - sbcseq r5, r8, ip, ror #13 │ │ │ │ - sbceq r8, sl, r4, lsr #9 │ │ │ │ - sbceq r8, sl, ip, lsl #9 │ │ │ │ - sbceq r8, sl, r4, ror r4 │ │ │ │ + sbceq sl, r7, r8, lsr #32 │ │ │ │ + sbceq r5, r7, r8, lsr #19 │ │ │ │ + sbceq r9, r7, r0, ror #31 │ │ │ │ + sbceq r5, r7, r0, lsr #19 │ │ │ │ + sbceq r5, r7, r4, ror r9 │ │ │ │ + sbcseq r5, r8, r4, lsl ip │ │ │ │ + ldrdeq ip, [r8], #204 @ 0xcc │ │ │ │ + strdeq r9, [r7], #208 @ 0xd0 │ │ │ │ + sbcseq r5, r8, r0, ror sl │ │ │ │ + sbceq r9, r7, r8, asr #27 │ │ │ │ + smulleq r9, r7, r8, sp │ │ │ │ + ldrsheq r5, [r8], #152 @ 0x98 │ │ │ │ + sbceq r9, r7, r0, lsr #26 │ │ │ │ + sbceq r9, r7, r8, lsl sp │ │ │ │ + sbceq r9, r7, r0, lsl sp │ │ │ │ + sbceq r9, r7, r4, lsl #26 │ │ │ │ + sbceq r9, r7, ip, ror #25 │ │ │ │ + sbcseq r5, r8, r4, lsr r9 │ │ │ │ + sbceq fp, r8, r4, asr #30 │ │ │ │ + ldrdeq r9, [r7], #188 @ 0xbc │ │ │ │ + sbceq r9, r7, ip, asr #23 │ │ │ │ + sbceq r9, r7, r4, ror #22 │ │ │ │ + sbceq r9, r7, r8, asr fp │ │ │ │ + sbcseq r4, r6, r4, lsl #9 │ │ │ │ + ldrsbeq r5, [r8], #112 @ 0x70 │ │ │ │ + ldrdeq ip, [r8], #140 @ 0x8c │ │ │ │ + sbceq r9, r7, r4, lsl fp │ │ │ │ + sbceq fp, r8, r8, ror #24 │ │ │ │ + sbceq r7, r7, r4, lsr ip │ │ │ │ + sbceq fp, r8, r0, ror #24 │ │ │ │ + sbceq fp, r8, r8, asr #24 │ │ │ │ + sbcseq r5, r8, ip, lsr #14 │ │ │ │ + sbceq r8, sl, r4, ror #9 │ │ │ │ + sbceq r8, sl, ip, asr #9 │ │ │ │ + strheq r8, [sl], #68 @ 0x44 │ │ │ │ + sbceq r8, sl, r4, asr #8 │ │ │ │ + sbceq r8, sl, r4, lsr #8 │ │ │ │ sbceq r8, sl, r4, lsl #8 │ │ │ │ - sbceq r8, sl, r4, ror #7 │ │ │ │ - sbceq r8, sl, r4, asr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ ldr r7, [r1] │ │ │ │ mov r6, r2 │ │ │ │ @@ -118016,16 +118016,16 @@ │ │ │ │ movne r2, #128 @ 0x80 │ │ │ │ moveq r2, #4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b aec40 │ │ │ │ - strdeq r9, [r7], #116 @ 0x74 │ │ │ │ - sbcseq lr, r5, r8, lsr #23 │ │ │ │ + sbceq r9, r7, r4, lsr r8 │ │ │ │ + sbcseq lr, r5, r8, ror #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #32] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -118040,15 +118040,15 @@ │ │ │ │ ldr r2, [pc, #20] @ af588 │ │ │ │ mov r3, r4 │ │ │ │ mov r0, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - sbceq r9, r7, r0, lsl r7 │ │ │ │ + sbceq r9, r7, r0, asr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r1, #12] │ │ │ │ mov r5, r0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -118098,17 +118098,17 @@ │ │ │ │ ldr r1, [pc, #28] @ af678 │ │ │ │ add r3, r2, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r4, #20] │ │ │ │ bl 17d818 │ │ │ │ mov r6, r0 │ │ │ │ b af610 │ │ │ │ + ldrdeq r9, [r7], #104 @ 0x68 │ │ │ │ smulleq r9, r7, r8, r6 │ │ │ │ - sbceq r9, r7, r8, asr r6 │ │ │ │ - sbceq r9, r7, ip, lsr r6 │ │ │ │ + sbceq r9, r7, ip, ror r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr r7, [r2] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -118300,33 +118300,33 @@ │ │ │ │ lsl ip, r1, #24 │ │ │ │ asr r3, ip, #24 │ │ │ │ asr ip, ip, #31 │ │ │ │ b af950 │ │ │ │ mov r3, r1 │ │ │ │ asr ip, r1, #31 │ │ │ │ b af950 │ │ │ │ - smulleq r9, r7, ip, r5 │ │ │ │ - ldrdeq r9, [r7], #84 @ 0x54 │ │ │ │ - strdeq ip, [r8], #36 @ 0x24 │ │ │ │ - sbcseq r0, r9, sp, lsl #14 │ │ │ │ - ldrsbeq r0, [r9], #101 @ 0x65 │ │ │ │ - sbcseq sp, r5, ip, lsl #4 │ │ │ │ - sbcseq sp, r7, r0, asr #14 │ │ │ │ - strdeq r9, [r7], #72 @ 0x48 │ │ │ │ - sbcseq r0, r9, r5, asr #12 │ │ │ │ - sbcseq r3, r6, ip, lsr sp │ │ │ │ - sbcseq r0, r9, r1, ror #11 │ │ │ │ - sbceq r9, r7, r0, lsr r4 │ │ │ │ - sbcseq r8, r5, r4, lsr sp │ │ │ │ - sbceq r9, r8, r0, lsr #12 │ │ │ │ - sbceq r9, r7, r4, lsr #7 │ │ │ │ - sbceq r9, r7, r0, ror #7 │ │ │ │ + ldrdeq r9, [r7], #92 @ 0x5c │ │ │ │ + sbceq r9, r7, r4, lsl r6 │ │ │ │ + sbceq ip, r8, r4, lsr r3 │ │ │ │ + sbcseq r0, r9, sp, asr #14 │ │ │ │ + sbcseq r0, r9, r5, lsl r7 │ │ │ │ + sbcseq sp, r5, ip, asr #4 │ │ │ │ + sbcseq sp, r7, r0, lsl #15 │ │ │ │ + sbceq r9, r7, r8, lsr r5 │ │ │ │ + sbcseq r0, r9, r5, lsl #13 │ │ │ │ + sbcseq r3, r6, ip, ror sp │ │ │ │ + sbcseq r0, r9, r1, lsr #12 │ │ │ │ + sbceq r9, r7, r0, ror r4 │ │ │ │ + sbcseq r8, r5, r4, ror sp │ │ │ │ + sbceq r9, r8, r0, ror #12 │ │ │ │ + sbceq r9, r7, r4, ror #7 │ │ │ │ + sbceq r9, r7, r0, lsr #8 │ │ │ │ + ldrdeq r9, [r7], #56 @ 0x38 │ │ │ │ + sbceq r9, r7, r4, ror r3 │ │ │ │ smulleq r9, r7, r8, r3 │ │ │ │ - sbceq r9, r7, r4, lsr r3 │ │ │ │ - sbceq r9, r7, r8, asr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ subs r5, r0, #0 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r8, r1 │ │ │ │ @@ -118363,17 +118363,17 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 3af28 │ │ │ │ teqeq pc, r8 @ @ │ │ │ │ - ldrheq r8, [r5], #176 @ 0xb0 │ │ │ │ - sbceq sp, r8, r8, lsr #20 │ │ │ │ - sbceq r8, r7, r0, asr r7 │ │ │ │ + ldrsheq r8, [r5], #176 @ 0xb0 │ │ │ │ + sbceq sp, r8, r8, ror #20 │ │ │ │ + smulleq r8, r7, r0, r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #1520] @ b00ac │ │ │ │ ldr r3, [pc, #1520] @ b00b0 │ │ │ │ @@ -118755,68 +118755,68 @@ │ │ │ │ b b0044 │ │ │ │ ldr r1, [pc, #228] @ b0188 │ │ │ │ add r1, pc, r1 │ │ │ │ b b0034 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r6, r8, lsr r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r9, r7, ip, lsl #5 │ │ │ │ + sbceq r9, r7, ip, asr #5 │ │ │ │ + sbceq r9, r7, r0, lsl #4 │ │ │ │ + strdeq r9, [r7], #16 │ │ │ │ + sbceq sp, r8, ip, asr r9 │ │ │ │ + sbceq r9, r7, r0, ror #3 │ │ │ │ + ldrdeq r9, [r7], #16 │ │ │ │ + sbceq sp, r8, r4, lsr #18 │ │ │ │ + sbceq r9, r7, r8, asr #3 │ │ │ │ sbceq r9, r7, r0, asr #3 │ │ │ │ - strheq r9, [r7], #16 │ │ │ │ - sbceq sp, r8, ip, lsl r9 │ │ │ │ - sbceq r9, r7, r0, lsr #3 │ │ │ │ - smulleq r9, r7, r0, r1 │ │ │ │ - sbceq sp, r8, r4, ror #17 │ │ │ │ - sbceq r9, r7, r8, lsl #3 │ │ │ │ - sbceq r9, r7, r0, lsl #3 │ │ │ │ - sbceq sp, r8, ip, lsr #17 │ │ │ │ - sbceq r9, r7, r0, lsl #3 │ │ │ │ - sbcseq lr, r5, ip, asr r4 │ │ │ │ - sbceq r9, r7, r4, lsl #2 │ │ │ │ + sbceq sp, r8, ip, ror #17 │ │ │ │ + sbceq r9, r7, r0, asr #3 │ │ │ │ + smullseq lr, r5, ip, r4 │ │ │ │ + sbceq r9, r7, r4, asr #2 │ │ │ │ @ instruction: 0x001fffff │ │ │ │ muleq r0, pc, r2 @ │ │ │ │ - ldrdeq r9, [r7], #8 │ │ │ │ - sbceq r9, r7, r4, asr #1 │ │ │ │ - sbcseq r5, r6, r0, asr #13 │ │ │ │ + sbceq r9, r7, r8, lsl r1 │ │ │ │ + sbceq r9, r7, r4, lsl #2 │ │ │ │ + sbcseq r5, r6, r0, lsl #14 │ │ │ │ smlalbteq r0, r6, r0, r2 │ │ │ │ - ldrdeq sp, [r8], #100 @ 0x64 │ │ │ │ - smulleq r8, r7, ip, pc @ │ │ │ │ - strheq sp, [r8], #108 @ 0x6c │ │ │ │ - sbceq sp, r8, r8, lsr #13 │ │ │ │ - sbceq r8, r7, r8, asr #30 │ │ │ │ - smulleq sp, r8, r0, r6 │ │ │ │ - sbceq sp, r8, r0, lsl #13 │ │ │ │ - sbceq r8, r7, r0, lsl #30 │ │ │ │ - sbceq sp, r8, r4, ror #12 │ │ │ │ - strheq r8, [r7], #252 @ 0xfc │ │ │ │ - sbceq r8, r7, r8, lsr lr │ │ │ │ - sbcseq r0, r9, r9 │ │ │ │ - sbcseq lr, r5, ip, lsl #2 │ │ │ │ + sbceq sp, r8, r4, lsl r7 │ │ │ │ + ldrdeq r8, [r7], #252 @ 0xfc │ │ │ │ + strdeq sp, [r8], #108 @ 0x6c │ │ │ │ + sbceq sp, r8, r8, ror #13 │ │ │ │ + sbceq r8, r7, r8, lsl #31 │ │ │ │ + ldrdeq sp, [r8], #96 @ 0x60 │ │ │ │ + sbceq sp, r8, r0, asr #13 │ │ │ │ + sbceq r8, r7, r0, asr #30 │ │ │ │ + sbceq sp, r8, r4, lsr #13 │ │ │ │ + strdeq r8, [r7], #252 @ 0xfc │ │ │ │ + sbceq r8, r7, r8, ror lr │ │ │ │ + sbcseq r0, r9, r9, asr #32 │ │ │ │ + sbcseq lr, r5, ip, asr #2 │ │ │ │ cmpeq r6, r4, lsr #16 │ │ │ │ - sbcseq lr, r5, ip, asr #1 │ │ │ │ - sbceq sp, r8, r8, lsl #10 │ │ │ │ + sbcseq lr, r5, ip, lsl #2 │ │ │ │ + sbceq sp, r8, r8, asr #10 │ │ │ │ + sbceq r8, r7, r0, lsl #29 │ │ │ │ + sbceq sp, r8, r4, lsr #10 │ │ │ │ + sbceq r8, r7, r4, lsl #28 │ │ │ │ sbceq r8, r7, r0, asr #28 │ │ │ │ - sbceq sp, r8, r4, ror #9 │ │ │ │ - sbceq r8, r7, r4, asr #27 │ │ │ │ - sbceq r8, r7, r0, lsl #28 │ │ │ │ - ldrheq sl, [r8], #24 │ │ │ │ - sbceq sp, r8, r8, asr r4 │ │ │ │ - sbceq sp, r8, ip, asr #8 │ │ │ │ - sbceq r1, r7, r8, asr #27 │ │ │ │ - sbceq r8, r7, ip, lsl sp │ │ │ │ - sbceq r8, r7, r0, lsl #4 │ │ │ │ - strdeq r8, [r7], #180 @ 0xb4 │ │ │ │ - sbcseq pc, r6, r4, asr #12 │ │ │ │ - sbceq r8, r7, ip, ror #26 │ │ │ │ - sbcseq r1, r8, r0, asr #15 │ │ │ │ - strheq r8, [r7], #24 │ │ │ │ - sbceq r8, r7, ip, asr #2 │ │ │ │ - sbceq r8, r7, r8, asr #25 │ │ │ │ - strdeq r8, [r7], #12 │ │ │ │ - sbceq r8, r7, ip, lsl #23 │ │ │ │ + ldrsheq sl, [r8], #24 │ │ │ │ + smulleq sp, r8, r8, r4 │ │ │ │ + sbceq sp, r8, ip, lsl #9 │ │ │ │ + sbceq r1, r7, r8, lsl #28 │ │ │ │ + sbceq r8, r7, ip, asr sp │ │ │ │ + sbceq r8, r7, r0, asr #4 │ │ │ │ + sbceq r8, r7, r4, lsr ip │ │ │ │ + sbcseq pc, r6, r4, lsl #13 │ │ │ │ + sbceq r8, r7, ip, lsr #27 │ │ │ │ + sbcseq r1, r8, r0, lsl #16 │ │ │ │ + strdeq r8, [r7], #24 │ │ │ │ + sbceq r8, r7, ip, lsl #3 │ │ │ │ + sbceq r8, r7, r8, lsl #26 │ │ │ │ + sbceq r8, r7, ip, lsr r1 │ │ │ │ + sbceq r8, r7, ip, asr #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r1 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ @@ -118840,15 +118840,15 @@ │ │ │ │ add r4, r4, #1 │ │ │ │ ldr r3, [r3, #48] @ 0x30 │ │ │ │ cmp r4, r3 │ │ │ │ bcc b01d0 │ │ │ │ mov r0, r9 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 17d534 │ │ │ │ - sbceq r9, r7, r4, lsl #12 │ │ │ │ + sbceq r9, r7, r4, asr #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ and r2, r0, #134 @ 0x86 │ │ │ │ mov r3, r0 │ │ │ │ cmp r2, #6 │ │ │ │ @@ -118892,22 +118892,22 @@ │ │ │ │ b b0290 │ │ │ │ ldr r3, [pc, #40] @ b02f0 │ │ │ │ add r3, pc, r3 │ │ │ │ b b0290 │ │ │ │ ldr r3, [pc, #32] @ b02f4 │ │ │ │ add r3, pc, r3 │ │ │ │ b b0290 │ │ │ │ - strheq r4, [r8], #24 │ │ │ │ - ldrsheq r3, [r6], #40 @ 0x28 │ │ │ │ - sbceq r3, r8, r4, ror #20 │ │ │ │ - sbceq r8, r7, ip, asr #22 │ │ │ │ - sbceq r8, r7, r0, ror #19 │ │ │ │ - sbceq r8, r7, r8, lsr #22 │ │ │ │ - sbceq r8, r7, ip, lsl fp │ │ │ │ - strheq r5, [r7], #156 @ 0x9c │ │ │ │ + strdeq r4, [r8], #24 │ │ │ │ + sbcseq r3, r6, r8, lsr r3 │ │ │ │ + sbceq r3, r8, r4, lsr #21 │ │ │ │ + sbceq r8, r7, ip, lsl #23 │ │ │ │ + sbceq r8, r7, r0, lsr #20 │ │ │ │ + sbceq r8, r7, r8, ror #22 │ │ │ │ + sbceq r8, r7, ip, asr fp │ │ │ │ + strdeq r5, [r7], #156 @ 0x9c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #24 │ │ │ │ ldr r5, [sp, #56] @ 0x38 │ │ │ │ mov r7, r0 │ │ │ │ @@ -118966,20 +118966,20 @@ │ │ │ │ beq b03f4 │ │ │ │ ldr r3, [pc, #32] @ b0410 │ │ │ │ add r3, pc, r3 │ │ │ │ b b0378 │ │ │ │ ldr r3, [pc, #24] @ b0414 │ │ │ │ add r3, pc, r3 │ │ │ │ b b0378 │ │ │ │ - ldrdeq sp, [r8], #4 │ │ │ │ + sbceq sp, r8, r4, lsl r1 │ │ │ │ teqeq pc, ip @ @ │ │ │ │ - sbceq sp, r8, r8, lsr #1 │ │ │ │ - sbceq r8, r7, r0, asr sl │ │ │ │ - strdeq r8, [r7], #156 @ 0x9c │ │ │ │ - strdeq r8, [r7], #152 @ 0x98 │ │ │ │ + sbceq sp, r8, r8, ror #1 │ │ │ │ + smulleq r8, r7, r0, sl │ │ │ │ + sbceq r8, r7, ip, lsr sl │ │ │ │ + sbceq r8, r7, r8, lsr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3960] @ 0xf78 │ │ │ │ ldr r3, [pc, #3824] @ b1320 │ │ │ │ sub sp, sp, #100 @ 0x64 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -119937,194 +119937,194 @@ │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b b0e28 │ │ │ │ smlalbteq pc, r5, r8, fp @ │ │ │ │ strheq pc, [r5, #-180] @ 0xffffff4c @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r4, r7, ip, ror r3 │ │ │ │ - smullseq pc, r8, r6, r9 @ │ │ │ │ - sbcseq ip, r5, r8, lsl r5 │ │ │ │ - strheq r8, [r7], #112 @ 0x70 │ │ │ │ - strdeq r7, [sl], #28 │ │ │ │ + strheq r4, [r7], #60 @ 0x3c │ │ │ │ + ldrsbeq pc, [r8], #150 @ 0x96 @ │ │ │ │ + sbcseq ip, r5, r8, asr r5 │ │ │ │ + strdeq r8, [r7], #112 @ 0x70 │ │ │ │ + sbceq r7, sl, ip, lsr r2 │ │ │ │ cmppeq r5, r4, asr #20 @ p-variant is OBSOLETE │ │ │ │ - sbceq r9, r7, ip, lsl r2 │ │ │ │ - strdeq r9, [r7], #16 │ │ │ │ - sbcseq r7, r5, r4, lsl pc │ │ │ │ - sbcseq sp, r5, r0, lsr #19 │ │ │ │ - ldrdeq r8, [r8], #120 @ 0x78 │ │ │ │ - sbcseq r1, r8, r0, lsr #15 │ │ │ │ - ldrsbeq r9, [r8], #144 @ 0x90 │ │ │ │ - sbceq r8, r7, r4, ror r5 │ │ │ │ - smullseq r4, r8, r0, r0 │ │ │ │ - sbcseq pc, r8, r4, ror #11 │ │ │ │ - sbceq r8, r7, r8, asr r6 │ │ │ │ - sbceq r8, r7, r4, asr #12 │ │ │ │ - sbceq r8, r7, ip, lsr #12 │ │ │ │ - sbcseq sp, r5, r0, asr r6 │ │ │ │ - sbcseq r3, r8, r0, lsr #31 │ │ │ │ - sbcseq r2, r6, r4, lsr #28 │ │ │ │ - sbceq fp, r8, r8 │ │ │ │ - sbcseq pc, r8, r4, ror r4 @ │ │ │ │ - sbceq r8, r7, r0, asr sp │ │ │ │ + sbceq r9, r7, ip, asr r2 │ │ │ │ + sbceq r9, r7, r0, lsr r2 │ │ │ │ + sbcseq r7, r5, r4, asr pc │ │ │ │ + sbcseq sp, r5, r0, ror #19 │ │ │ │ + sbceq r8, r8, r8, lsl r8 │ │ │ │ + sbcseq r1, r8, r0, ror #15 │ │ │ │ + sbcseq r9, r8, r0, lsl sl │ │ │ │ + strheq r8, [r7], #84 @ 0x54 │ │ │ │ + ldrsbeq r4, [r8], #0 │ │ │ │ + sbcseq pc, r8, r4, lsr #12 │ │ │ │ + smulleq r8, r7, r8, r6 │ │ │ │ + sbceq r8, r7, r4, lsl #13 │ │ │ │ + sbceq r8, r7, ip, ror #12 │ │ │ │ + smullseq sp, r5, r0, r6 │ │ │ │ + sbcseq r3, r8, r0, ror #31 │ │ │ │ + sbcseq r2, r6, r4, ror #28 │ │ │ │ + sbceq fp, r8, r8, asr #32 │ │ │ │ + ldrheq pc, [r8], #68 @ 0x44 @ │ │ │ │ + smulleq r8, r7, r0, sp │ │ │ │ @ instruction: 0x0145f594 │ │ │ │ - ldrsheq pc, [r8], #60 @ 0x3c @ │ │ │ │ + sbcseq pc, r8, ip, lsr r4 @ │ │ │ │ cmppeq r5, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - ldrdeq r8, [r7], #204 @ 0xcc │ │ │ │ - sbceq r8, r7, ip, lsr #25 │ │ │ │ - sbcseq r3, r8, r4, ror #26 │ │ │ │ - sbceq r8, r7, r8, lsl #25 │ │ │ │ + sbceq r8, r7, ip, lsl sp │ │ │ │ + sbceq r8, r7, ip, ror #25 │ │ │ │ + sbcseq r3, r8, r4, lsr #27 │ │ │ │ + sbceq r8, r7, r8, asr #25 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - ldrdeq r8, [r7], #44 @ 0x2c │ │ │ │ - sbcseq r2, r6, ip, lsr #22 │ │ │ │ - sbcseq r3, r8, ip, asr #24 │ │ │ │ - sbceq sl, r8, r8, lsl sp │ │ │ │ - sbcseq r2, r6, r4, lsl #21 │ │ │ │ - sbcseq pc, r8, r0, ror r1 @ │ │ │ │ - sbceq r8, r7, r0, lsl #3 │ │ │ │ - ldrsheq r2, [r6], #112 @ 0x70 │ │ │ │ - strdeq r7, [r7], #232 @ 0xe8 │ │ │ │ + sbceq r8, r7, ip, lsl r3 │ │ │ │ + sbcseq r2, r6, ip, ror #22 │ │ │ │ + sbcseq r3, r8, ip, lsl #25 │ │ │ │ + sbceq sl, r8, r8, asr sp │ │ │ │ + sbcseq r2, r6, r4, asr #21 │ │ │ │ + ldrheq pc, [r8], #16 @ │ │ │ │ + sbceq r8, r7, r0, asr #3 │ │ │ │ + sbcseq r2, r6, r0, lsr r8 │ │ │ │ + sbceq r7, r7, r8, lsr pc │ │ │ │ andeq r0, r0, r4, lsl #27 │ │ │ │ - sbceq r8, r7, r4, lsr r6 │ │ │ │ - sbcseq r3, r8, r4, lsr #21 │ │ │ │ - strdeq r6, [sl], #140 @ 0x8c │ │ │ │ - ldrsbeq pc, [r6], #152 @ 0x98 @ │ │ │ │ - sbceq r8, r7, r0, asr #5 │ │ │ │ - strdeq r8, [r7], #32 │ │ │ │ - sbceq r8, r7, r8, lsl r2 │ │ │ │ - sbceq sl, r8, r4, asr sl │ │ │ │ - sbcseq pc, r8, r8, lsr r0 @ │ │ │ │ - sbceq r8, r7, r0, ror r0 │ │ │ │ - sbceq r7, r7, r4, asr #28 │ │ │ │ - sbceq r7, r7, ip, ror #28 │ │ │ │ - sbcseq r2, r6, ip, lsl r7 │ │ │ │ - sbcseq r7, r5, r4, lsl r5 │ │ │ │ - sbceq r7, r7, r0, lsr #28 │ │ │ │ - sbceq ip, r8, r8, lsr r3 │ │ │ │ - ldrheq r7, [r5], #64 @ 0x40 │ │ │ │ - sbceq r7, r7, r8, lsr #27 │ │ │ │ - strheq r7, [r7], #212 @ 0xd4 │ │ │ │ + sbceq r8, r7, r4, ror r6 │ │ │ │ + sbcseq r3, r8, r4, ror #21 │ │ │ │ + sbceq r6, sl, ip, lsr r9 │ │ │ │ + sbcseq pc, r6, r8, lsl sl @ │ │ │ │ + sbceq r8, r7, r0, lsl #6 │ │ │ │ + sbceq r8, r7, r0, lsr r3 │ │ │ │ + sbceq r8, r7, r8, asr r2 │ │ │ │ + smulleq sl, r8, r4, sl │ │ │ │ + sbcseq pc, r8, r8, ror r0 @ │ │ │ │ + strheq r8, [r7], #0 │ │ │ │ + sbceq r7, r7, r4, lsl #29 │ │ │ │ + sbceq r7, r7, ip, lsr #29 │ │ │ │ + sbcseq r2, r6, ip, asr r7 │ │ │ │ + sbcseq r7, r5, r4, asr r5 │ │ │ │ + sbceq r7, r7, r0, ror #28 │ │ │ │ + sbceq ip, r8, r8, ror r3 │ │ │ │ + ldrsheq r7, [r5], #64 @ 0x40 │ │ │ │ + sbceq r7, r7, r8, ror #27 │ │ │ │ + strdeq r7, [r7], #212 @ 0xd4 │ │ │ │ cmpeq r5, ip, ror lr │ │ │ │ - sbceq r7, r7, r4, ror lr │ │ │ │ - smulleq lr, r7, r8, ip │ │ │ │ - sbceq r7, r7, ip, asr #28 │ │ │ │ - ldrdeq r7, [r7], #216 @ 0xd8 │ │ │ │ - sbceq r7, r7, r4, lsl #27 │ │ │ │ - sbceq r7, r7, r8, ror #26 │ │ │ │ - sbcseq r7, r6, r8, ror fp │ │ │ │ + strheq r7, [r7], #228 @ 0xe4 │ │ │ │ + ldrdeq lr, [r7], #200 @ 0xc8 │ │ │ │ + sbceq r7, r7, ip, lsl #29 │ │ │ │ + sbceq r7, r7, r8, lsl lr │ │ │ │ + sbceq r7, r7, r4, asr #27 │ │ │ │ + sbceq r7, r7, r8, lsr #27 │ │ │ │ + ldrheq r7, [r6], #184 @ 0xb8 │ │ │ │ andeq r0, r0, fp, ror #2 │ │ │ │ - sbceq r7, r7, r8, lsl #20 │ │ │ │ + sbceq r7, r7, r8, asr #20 │ │ │ │ + sbceq r7, r7, r0, asr #20 │ │ │ │ + sbceq r7, r7, r8, lsr #20 │ │ │ │ + sbceq fp, r8, r8, lsl sp │ │ │ │ + sbcseq ip, r5, ip, lsr #18 │ │ │ │ + sbcseq r8, r8, ip, asr #20 │ │ │ │ + sbcseq lr, r8, r8, ror r7 │ │ │ │ + sbceq r7, r7, ip, lsl #24 │ │ │ │ + sbceq r7, r7, ip, asr #13 │ │ │ │ + smulleq r7, r7, r4, r7 @ │ │ │ │ + sbceq r7, r7, r0, lsl #7 │ │ │ │ + sbceq r7, r7, r8, lsr r7 │ │ │ │ + sbceq r7, r7, r0, asr #15 │ │ │ │ + sbcseq r6, r5, r0, asr #25 │ │ │ │ + sbceq r7, r7, ip, asr #11 │ │ │ │ + ldrdeq fp, [r8], #172 @ 0xac │ │ │ │ + sbcseq r6, r5, r0, asr ip │ │ │ │ + sbceq r7, r7, ip, ror #20 │ │ │ │ + sbceq r7, r7, r0, asr #20 │ │ │ │ + smullseq r8, r5, r4, ip │ │ │ │ + sbcseq lr, r8, r8, lsl r5 │ │ │ │ sbceq r7, r7, r0, lsl #20 │ │ │ │ - sbceq r7, r7, r8, ror #19 │ │ │ │ - ldrdeq fp, [r8], #200 @ 0xc8 │ │ │ │ - sbcseq ip, r5, ip, ror #17 │ │ │ │ - sbcseq r8, r8, ip, lsl #20 │ │ │ │ - sbcseq lr, r8, r8, lsr r7 │ │ │ │ - sbceq r7, r7, ip, asr #23 │ │ │ │ - sbceq r7, r7, ip, lsl #13 │ │ │ │ - sbceq r7, r7, r4, asr r7 │ │ │ │ - sbceq r7, r7, r0, asr #6 │ │ │ │ - strdeq r7, [r7], #104 @ 0x68 │ │ │ │ - sbceq r7, r7, r0, lsl #15 │ │ │ │ - sbcseq r6, r5, r0, lsl #25 │ │ │ │ - sbceq r7, r7, ip, lsl #11 │ │ │ │ - smulleq fp, r8, ip, sl │ │ │ │ - sbcseq r6, r5, r0, lsl ip │ │ │ │ - sbceq r7, r7, ip, lsr #20 │ │ │ │ - sbceq r7, r7, r0, lsl #20 │ │ │ │ - sbcseq r8, r5, r4, asr ip │ │ │ │ - ldrsbeq lr, [r8], #72 @ 0x48 │ │ │ │ - sbceq r7, r7, r0, asr #19 │ │ │ │ - sbceq r7, r7, r8, asr #17 │ │ │ │ - smulleq r7, r7, r0, r8 @ │ │ │ │ - sbcseq r1, r6, r4, lsl #19 │ │ │ │ - strheq r7, [r7], #116 @ 0x74 │ │ │ │ - sbcseq lr, r8, ip, lsl r3 │ │ │ │ - sbcseq r8, r5, r4, ror sl │ │ │ │ - sbceq r7, r7, r0, lsr #15 │ │ │ │ - sbceq r7, r7, r0, asr #4 │ │ │ │ - ldrheq r1, [r6], #140 @ 0x8c │ │ │ │ - strdeq r7, [r7], #108 @ 0x6c │ │ │ │ - sbceq r7, r7, r8, ror r1 │ │ │ │ - sbceq r7, r7, r0, asr #13 │ │ │ │ - smulleq r7, r7, ip, r6 @ │ │ │ │ - sbceq r7, r7, r4, ror r4 │ │ │ │ - sbcseq lr, r8, r4, lsl #4 │ │ │ │ - sbceq r7, r7, ip, lsr r4 │ │ │ │ - ldrheq lr, [r8], #22 │ │ │ │ - sbceq r7, r7, r4, asr r1 │ │ │ │ - sbcseq lr, r8, sl, ror r1 │ │ │ │ + sbceq r7, r7, r8, lsl #18 │ │ │ │ + ldrdeq r7, [r7], #128 @ 0x80 │ │ │ │ + sbcseq r1, r6, r4, asr #19 │ │ │ │ + strdeq r7, [r7], #116 @ 0x74 │ │ │ │ + sbcseq lr, r8, ip, asr r3 │ │ │ │ + ldrheq r8, [r5], #164 @ 0xa4 │ │ │ │ + sbceq r7, r7, r0, ror #15 │ │ │ │ + sbceq r7, r7, r0, lsl #5 │ │ │ │ + ldrsheq r1, [r6], #140 @ 0x8c │ │ │ │ + sbceq r7, r7, ip, lsr r7 │ │ │ │ + strheq r7, [r7], #24 │ │ │ │ + sbceq r7, r7, r0, lsl #14 │ │ │ │ + ldrdeq r7, [r7], #108 @ 0x6c │ │ │ │ + strheq r7, [r7], #68 @ 0x44 │ │ │ │ + sbcseq lr, r8, r4, asr #4 │ │ │ │ + sbceq r7, r7, ip, ror r4 │ │ │ │ + ldrsheq lr, [r8], #22 │ │ │ │ + smulleq r7, r7, r4, r1 @ │ │ │ │ + ldrheq lr, [r8], #26 │ │ │ │ teqeq pc, ip, lsl r7 @ │ │ │ │ - sbceq r7, r7, r8, ror #2 │ │ │ │ - smulleq r7, r7, r8, r5 @ │ │ │ │ - sbceq r7, r7, r8, rrx │ │ │ │ - smullseq pc, r7, r4, pc @ │ │ │ │ - sbcseq r8, r8, r8, ror #4 │ │ │ │ - sbceq r6, r7, r0, lsl lr │ │ │ │ + sbceq r7, r7, r8, lsr #3 │ │ │ │ + ldrdeq r7, [r7], #88 @ 0x58 │ │ │ │ + sbceq r7, r7, r8, lsr #1 │ │ │ │ + ldrsbeq pc, [r7], #244 @ 0xf4 @ │ │ │ │ + sbcseq r8, r8, r8, lsr #5 │ │ │ │ + sbceq r6, r7, r0, asr lr │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ - smulleq r6, r7, ip, pc @ │ │ │ │ - sbceq r6, r7, r8, ror #29 │ │ │ │ - smulleq r6, r7, ip, lr │ │ │ │ - sbceq r6, r7, r4, lsr #29 │ │ │ │ - strheq r6, [r7], #224 @ 0xe0 │ │ │ │ - sbceq r7, r7, ip, lsr #15 │ │ │ │ + ldrdeq r6, [r7], #252 @ 0xfc │ │ │ │ + sbceq r6, r7, r8, lsr #30 │ │ │ │ + ldrdeq r6, [r7], #236 @ 0xec │ │ │ │ + sbceq r6, r7, r4, ror #29 │ │ │ │ + strdeq r6, [r7], #224 @ 0xe0 │ │ │ │ + sbceq r7, r7, ip, ror #15 │ │ │ │ @ instruction: 0x0145df90 │ │ │ │ - sbceq r7, r7, r4, asr r7 │ │ │ │ + smulleq r7, r7, r4, r7 @ │ │ │ │ cmpeq r5, ip, lsr pc │ │ │ │ - sbceq r7, r7, r4, ror #13 │ │ │ │ + sbceq r7, r7, r4, lsr #14 │ │ │ │ cmpeq r5, r0, lsl #30 │ │ │ │ - sbceq r7, r7, r0, lsr #13 │ │ │ │ + sbceq r7, r7, r0, ror #13 │ │ │ │ ldrdeq sp, [r5, #-224] @ 0xffffff20 │ │ │ │ - sbceq r7, r7, r8, ror #12 │ │ │ │ + sbceq r7, r7, r8, lsr #13 │ │ │ │ smlaltbeq sp, r5, r0, lr │ │ │ │ - sbceq r7, r7, ip, asr #12 │ │ │ │ + sbceq r7, r7, ip, lsl #13 │ │ │ │ cmpeq r5, r0, ror lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - smullseq pc, r7, ip, fp @ │ │ │ │ + ldrsbeq pc, [r7], #188 @ 0xbc @ │ │ │ │ + sbceq r7, r7, r0, asr #32 │ │ │ │ + sbceq r7, r7, r4, lsr r0 │ │ │ │ + sbceq r5, r8, r8, lsr #18 │ │ │ │ sbceq r7, r7, r0 │ │ │ │ - strdeq r6, [r7], #244 @ 0xf4 │ │ │ │ - sbceq r5, r8, r8, ror #17 │ │ │ │ - sbceq r6, r7, r0, asr #31 │ │ │ │ - sbcseq r6, r8, r0, lsl #5 │ │ │ │ - strdeq r6, [r7], #188 @ 0xbc │ │ │ │ - sbceq r6, r7, ip, asr #27 │ │ │ │ - sbceq r6, r7, r0, ror #23 │ │ │ │ + sbcseq r6, r8, r0, asr #5 │ │ │ │ + sbceq r6, r7, ip, lsr ip │ │ │ │ + sbceq r6, r7, ip, lsl #28 │ │ │ │ + sbceq r6, r7, r0, lsr #24 │ │ │ │ + sbceq r7, r7, r8, ror #5 │ │ │ │ + sbcseq fp, r5, r0, lsl lr │ │ │ │ + sbcseq sp, r8, r8, asr sp │ │ │ │ + smullseq r2, r8, r0, r6 │ │ │ │ + sbceq r7, r7, ip, ror #5 │ │ │ │ sbceq r7, r7, r8, lsr #5 │ │ │ │ - ldrsbeq fp, [r5], #208 @ 0xd0 │ │ │ │ - sbcseq sp, r8, r8, lsl sp │ │ │ │ - sbcseq r2, r8, r0, asr r6 │ │ │ │ - sbceq r7, r7, ip, lsr #5 │ │ │ │ - sbceq r7, r7, r8, ror #4 │ │ │ │ - sbceq r7, r7, r4, ror r3 │ │ │ │ - sbceq r7, r7, r8, asr #6 │ │ │ │ - sbceq r7, r7, ip, lsl r3 │ │ │ │ - strdeq r7, [r7], #32 │ │ │ │ - smulleq r7, r7, ip, r2 @ │ │ │ │ - sbceq r7, r7, r0, ror #4 │ │ │ │ - strdeq r7, [r7], #32 │ │ │ │ - sbceq r7, r7, r8, ror r2 │ │ │ │ - sbceq r7, r7, r8, asr #4 │ │ │ │ - strdeq r7, [r7], #16 │ │ │ │ - ldrdeq r7, [r7], #16 │ │ │ │ - sbceq r7, r7, r8, lsr #3 │ │ │ │ - sbceq r7, r7, r4, lsl #3 │ │ │ │ + strheq r7, [r7], #52 @ 0x34 │ │ │ │ + sbceq r7, r7, r8, lsl #7 │ │ │ │ + sbceq r7, r7, ip, asr r3 │ │ │ │ + sbceq r7, r7, r0, lsr r3 │ │ │ │ + ldrdeq r7, [r7], #44 @ 0x2c │ │ │ │ + sbceq r7, r7, r0, lsr #5 │ │ │ │ + sbceq r7, r7, r0, lsr r3 │ │ │ │ + strheq r7, [r7], #40 @ 0x28 │ │ │ │ + sbceq r7, r7, r8, lsl #5 │ │ │ │ + sbceq r7, r7, r0, lsr r2 │ │ │ │ + sbceq r7, r7, r0, lsl r2 │ │ │ │ + sbceq r7, r7, r8, ror #3 │ │ │ │ + sbceq r7, r7, r4, asr #3 │ │ │ │ + sbceq r7, r7, r0, lsr #3 │ │ │ │ + sbceq r7, r7, r0, lsl #3 │ │ │ │ sbceq r7, r7, r0, ror #2 │ │ │ │ - sbceq r7, r7, r0, asr #2 │ │ │ │ - sbceq r7, r7, r0, lsr #2 │ │ │ │ - strdeq r7, [r7], #12 │ │ │ │ - ldrdeq r7, [r7], #4 │ │ │ │ - strheq r7, [r7], #0 │ │ │ │ - smulleq r7, r7, r0, r0 @ │ │ │ │ - sbceq r6, r7, r0, lsr #31 │ │ │ │ - sbceq r6, r7, r4, ror pc │ │ │ │ + sbceq r7, r7, ip, lsr r1 │ │ │ │ + sbceq r7, r7, r4, lsl r1 │ │ │ │ + strdeq r7, [r7], #0 │ │ │ │ + ldrdeq r7, [r7], #0 │ │ │ │ + sbceq r6, r7, r0, ror #31 │ │ │ │ + strheq r6, [r7], #244 @ 0xf4 │ │ │ │ + sbceq r6, r7, ip, lsl #31 │ │ │ │ + sbceq r6, r7, ip, ror #30 │ │ │ │ sbceq r6, r7, ip, asr #30 │ │ │ │ sbceq r6, r7, ip, lsr #30 │ │ │ │ - sbceq r6, r7, ip, lsl #30 │ │ │ │ - sbceq r6, r7, ip, ror #29 │ │ │ │ - sbceq r6, r7, r0, asr #29 │ │ │ │ + sbceq r6, r7, r0, lsl #30 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ ldr r5, [r0, #20] │ │ │ │ mov r2, #4 │ │ │ │ add r3, r5, r5, lsl #2 │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ add r3, r1, r3, lsl #2 │ │ │ │ @@ -122021,139 +122021,139 @@ │ │ │ │ b b2230 │ │ │ │ ldr r2, [pc, #512] @ b35ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b b0e28 │ │ │ │ + ldrdeq r6, [r7], #236 @ 0xec │ │ │ │ + strheq r6, [r7], #236 @ 0xec │ │ │ │ smulleq r6, r7, ip, lr │ │ │ │ sbceq r6, r7, ip, ror lr │ │ │ │ sbceq r6, r7, ip, asr lr │ │ │ │ sbceq r6, r7, ip, lsr lr │ │ │ │ sbceq r6, r7, ip, lsl lr │ │ │ │ - strdeq r6, [r7], #220 @ 0xdc │ │ │ │ - ldrdeq r6, [r7], #220 @ 0xdc │ │ │ │ - sbceq r6, r7, r0, lsl #30 │ │ │ │ - ldrdeq r6, [r7], #236 @ 0xec │ │ │ │ - sbceq r6, r7, r8, lsr #29 │ │ │ │ - sbceq r6, r7, ip, lsl #29 │ │ │ │ + sbceq r6, r7, r0, asr #30 │ │ │ │ + sbceq r6, r7, ip, lsl pc │ │ │ │ + sbceq r6, r7, r8, ror #29 │ │ │ │ + sbceq r6, r7, ip, asr #29 │ │ │ │ + sbceq r6, r7, r4, lsr #29 │ │ │ │ + sbceq r6, r7, r4, ror lr │ │ │ │ sbceq r6, r7, r4, ror #28 │ │ │ │ - sbceq r6, r7, r4, lsr lr │ │ │ │ - sbceq r6, r7, r4, lsr #28 │ │ │ │ - sbceq r6, r7, r8, ror #27 │ │ │ │ - strheq r6, [r7], #220 @ 0xdc │ │ │ │ - sbceq r6, r7, r4, lsr #13 │ │ │ │ - sbceq r6, r7, r8, lsl #13 │ │ │ │ - sbceq r2, r7, r0, lsl ip │ │ │ │ - sbceq r3, r7, r8, ror #10 │ │ │ │ - smulleq r6, r7, r0, r6 │ │ │ │ - sbceq r6, r7, ip, lsl #16 │ │ │ │ - sbceq r6, r7, r8, ror #15 │ │ │ │ - sbceq r6, r7, r4, asr #15 │ │ │ │ - sbceq r6, r7, r4, lsr #15 │ │ │ │ - sbcseq r4, r8, r0, lsl #15 │ │ │ │ - smullseq r4, r8, r0, r7 │ │ │ │ - sbceq r6, r7, r4, asr r7 │ │ │ │ - strdeq pc, [r8], #64 @ 0x40 │ │ │ │ - sbceq r6, r7, ip, lsl r7 │ │ │ │ - sbceq r6, r7, r0, lsl #14 │ │ │ │ - sbceq r6, r7, r0, ror #13 │ │ │ │ - sbcseq r6, r8, r4, ror r3 │ │ │ │ - sbceq r6, r7, r8, lsr #13 │ │ │ │ - sbcseq r6, r8, r4, ror r3 │ │ │ │ - sbceq r6, r7, r0, ror r6 │ │ │ │ - sbceq r6, r7, r0, asr r6 │ │ │ │ - sbceq r6, r7, ip, lsr #10 │ │ │ │ - sbceq r6, r7, ip, lsl #13 │ │ │ │ - sbceq r6, r7, ip, lsr sl │ │ │ │ - sbceq r6, r7, r0, lsl sl │ │ │ │ - sbceq sp, r8, ip, lsr #8 │ │ │ │ - ldrdeq r6, [r7], #152 @ 0x98 │ │ │ │ - smulleq r6, r7, ip, r9 │ │ │ │ - sbceq r6, r7, r4, ror #18 │ │ │ │ - sbceq r6, r7, ip, lsr #18 │ │ │ │ - strdeq r6, [r7], #132 @ 0x84 │ │ │ │ - strheq r6, [r7], #136 @ 0x88 │ │ │ │ - sbceq r6, r7, r8, lsl #17 │ │ │ │ - sbceq r6, r7, r4, asr r8 │ │ │ │ - sbceq r6, r7, ip, lsl r8 │ │ │ │ - sbceq r6, r7, r8, ror #15 │ │ │ │ - strheq r6, [r7], #112 @ 0x70 │ │ │ │ - sbceq r6, r7, ip, ror r7 │ │ │ │ + sbceq r6, r7, r8, lsr #28 │ │ │ │ + strdeq r6, [r7], #220 @ 0xdc │ │ │ │ + sbceq r6, r7, r4, ror #13 │ │ │ │ + sbceq r6, r7, r8, asr #13 │ │ │ │ + sbceq r2, r7, r0, asr ip │ │ │ │ + sbceq r3, r7, r8, lsr #11 │ │ │ │ + ldrdeq r6, [r7], #96 @ 0x60 │ │ │ │ + sbceq r6, r7, ip, asr #16 │ │ │ │ + sbceq r6, r7, r8, lsr #16 │ │ │ │ + sbceq r6, r7, r4, lsl #16 │ │ │ │ + sbceq r6, r7, r4, ror #15 │ │ │ │ + sbcseq r4, r8, r0, asr #15 │ │ │ │ + ldrsbeq r4, [r8], #112 @ 0x70 │ │ │ │ + smulleq r6, r7, r4, r7 │ │ │ │ + sbceq pc, r8, r0, lsr r5 @ │ │ │ │ + sbceq r6, r7, ip, asr r7 │ │ │ │ sbceq r6, r7, r0, asr #14 │ │ │ │ - sbceq r6, r7, r8, lsl r7 │ │ │ │ - sbceq r6, r7, ip, ror #13 │ │ │ │ + sbceq r6, r7, r0, lsr #14 │ │ │ │ + ldrheq r6, [r8], #52 @ 0x34 │ │ │ │ + sbceq r6, r7, r8, ror #13 │ │ │ │ + ldrheq r6, [r8], #52 @ 0x34 │ │ │ │ + strheq r6, [r7], #96 @ 0x60 │ │ │ │ + smulleq r6, r7, r0, r6 │ │ │ │ + sbceq r6, r7, ip, ror #10 │ │ │ │ + sbceq r6, r7, ip, asr #13 │ │ │ │ + sbceq r6, r7, ip, ror sl │ │ │ │ + sbceq r6, r7, r0, asr sl │ │ │ │ + sbceq sp, r8, ip, ror #8 │ │ │ │ + sbceq r6, r7, r8, lsl sl │ │ │ │ + ldrdeq r6, [r7], #156 @ 0x9c │ │ │ │ + sbceq r6, r7, r4, lsr #19 │ │ │ │ + sbceq r6, r7, ip, ror #18 │ │ │ │ + sbceq r6, r7, r4, lsr r9 │ │ │ │ + strdeq r6, [r7], #136 @ 0x88 │ │ │ │ + sbceq r6, r7, r8, asr #17 │ │ │ │ + smulleq r6, r7, r4, r8 │ │ │ │ + sbceq r6, r7, ip, asr r8 │ │ │ │ + sbceq r6, r7, r8, lsr #16 │ │ │ │ + strdeq r6, [r7], #112 @ 0x70 │ │ │ │ + strheq r6, [r7], #124 @ 0x7c │ │ │ │ + sbceq r6, r7, r0, lsl #15 │ │ │ │ + sbceq r6, r7, r8, asr r7 │ │ │ │ + sbceq r6, r7, ip, lsr #14 │ │ │ │ cmpeq r5, r0, asr r4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r6, r7, r8, asr #23 │ │ │ │ - sbceq r8, r8, r0, lsr #28 │ │ │ │ + sbceq r6, r7, r8, lsl #24 │ │ │ │ + sbceq r8, r8, r0, ror #28 │ │ │ │ andeq r0, r0, r2, lsl r2 │ │ │ │ - sbcseq sp, r8, r2, lsr #7 │ │ │ │ + sbcseq sp, r8, r2, ror #7 │ │ │ │ andeq r0, r0, sl, lsl #5 │ │ │ │ smlalbteq sp, r5, r8, r2 │ │ │ │ - sbceq r6, r7, ip, lsl #14 │ │ │ │ - sbceq sl, r8, r8, ror #13 │ │ │ │ - strheq r6, [r7], #20 │ │ │ │ - strdeq r6, [r7], #0 │ │ │ │ - ldrdeq r6, [r7], #0 │ │ │ │ - smulleq r8, r8, r8, r3 @ │ │ │ │ - sbceq sl, r8, ip, ror #12 │ │ │ │ - sbceq r6, r7, r8, lsr r1 │ │ │ │ - sbceq r6, r7, ip, ror r9 │ │ │ │ - sbceq r6, r7, ip, asr #18 │ │ │ │ - sbceq r6, r7, r0, ror #17 │ │ │ │ - ldrdeq r6, [r7], #132 @ 0x84 │ │ │ │ - sbceq r6, r7, ip, lsr #17 │ │ │ │ - sbceq r6, r7, r0, asr r8 │ │ │ │ - sbceq sl, r8, r0, lsl #11 │ │ │ │ - smullseq r0, r6, r0, r6 │ │ │ │ - sbceq sl, r8, r0, ror #10 │ │ │ │ - sbcseq r0, r6, r0, ror r6 │ │ │ │ + sbceq r6, r7, ip, asr #14 │ │ │ │ + sbceq sl, r8, r8, lsr #14 │ │ │ │ + strdeq r6, [r7], #20 │ │ │ │ + sbceq r6, r7, r0, lsr r1 │ │ │ │ + sbceq r6, r7, r0, lsl r1 │ │ │ │ + ldrdeq r8, [r8], #56 @ 0x38 │ │ │ │ + sbceq sl, r8, ip, lsr #13 │ │ │ │ + sbceq r6, r7, r8, ror r1 │ │ │ │ + strheq r6, [r7], #156 @ 0x9c │ │ │ │ + sbceq r6, r7, ip, lsl #19 │ │ │ │ + sbceq r6, r7, r0, lsr #18 │ │ │ │ + sbceq r6, r7, r4, lsl r9 │ │ │ │ + sbceq r6, r7, ip, ror #17 │ │ │ │ + smulleq r6, r7, r0, r8 │ │ │ │ + sbceq sl, r8, r0, asr #11 │ │ │ │ + ldrsbeq r0, [r6], #96 @ 0x60 │ │ │ │ + sbceq sl, r8, r0, lsr #11 │ │ │ │ + ldrheq r0, [r6], #96 @ 0x60 │ │ │ │ strdeq sp, [r5, #-0] │ │ │ │ - sbceq r6, r7, r4, lsr r5 │ │ │ │ - sbceq r6, r7, r8, lsl #16 │ │ │ │ - sbceq r6, r7, r4, lsr #15 │ │ │ │ + sbceq r6, r7, r4, ror r5 │ │ │ │ + sbceq r6, r7, r8, asr #16 │ │ │ │ + sbceq r6, r7, r4, ror #15 │ │ │ │ + smulleq r5, r7, r0, pc @ │ │ │ │ + sbceq sl, r8, r4, lsl #9 │ │ │ │ sbceq r5, r7, r0, asr pc │ │ │ │ - sbceq sl, r8, r4, asr #8 │ │ │ │ - sbceq r5, r7, r0, lsl pc │ │ │ │ - sbceq r6, r7, r8, lsr #14 │ │ │ │ - sbceq r5, r7, r8, ror #23 │ │ │ │ - sbceq r6, r7, r8, lsr #2 │ │ │ │ - sbcseq r1, r8, r4, ror r8 │ │ │ │ + sbceq r6, r7, r8, ror #14 │ │ │ │ + sbceq r5, r7, r8, lsr #24 │ │ │ │ + sbceq r6, r7, r8, ror #2 │ │ │ │ + ldrheq r1, [r8], #132 @ 0x84 │ │ │ │ andeq r0, r0, sp, lsl #5 │ │ │ │ - sbceq r6, r7, r4, rrx │ │ │ │ - sbceq r6, r7, r0, asr #32 │ │ │ │ - sbceq r6, r7, ip, lsl r0 │ │ │ │ - strdeq r5, [r7], #248 @ 0xf8 │ │ │ │ - ldrdeq r5, [r7], #240 @ 0xf0 │ │ │ │ - sbceq r5, r7, ip, lsr #31 │ │ │ │ - sbceq r5, r7, r8, lsl #31 │ │ │ │ - sbceq r5, r7, r8, asr pc │ │ │ │ - sbceq r5, r7, r4, lsr pc │ │ │ │ - sbceq sl, r8, r0, lsr #5 │ │ │ │ - ldrsheq r7, [r5], #76 @ 0x4c │ │ │ │ - sbceq r6, r7, r4, asr #4 │ │ │ │ - sbceq r5, r7, ip, lsl #29 │ │ │ │ - sbceq r5, r7, ip, lsr #28 │ │ │ │ - ldrdeq ip, [r8], #228 @ 0xe4 │ │ │ │ - sbceq r5, r7, ip, lsl lr │ │ │ │ - sbceq r5, r7, ip, lsl #28 │ │ │ │ - sbceq r5, r7, r8, asr lr │ │ │ │ - sbceq r5, r7, r4, lsl lr │ │ │ │ + sbceq r6, r7, r4, lsr #1 │ │ │ │ + sbceq r6, r7, r0, lsl #1 │ │ │ │ + sbceq r6, r7, ip, asr r0 │ │ │ │ + sbceq r6, r7, r8, lsr r0 │ │ │ │ + sbceq r6, r7, r0, lsl r0 │ │ │ │ + sbceq r5, r7, ip, ror #31 │ │ │ │ + sbceq r5, r7, r8, asr #31 │ │ │ │ + smulleq r5, r7, r8, pc @ │ │ │ │ + sbceq r5, r7, r4, ror pc │ │ │ │ + sbceq sl, r8, r0, ror #5 │ │ │ │ + sbcseq r7, r5, ip, lsr r5 │ │ │ │ + sbceq r6, r7, r4, lsl #5 │ │ │ │ + sbceq r5, r7, ip, asr #29 │ │ │ │ + sbceq r5, r7, ip, ror #28 │ │ │ │ + sbceq ip, r8, r4, lsl pc │ │ │ │ + sbceq r5, r7, ip, asr lr │ │ │ │ + sbceq r5, r7, ip, asr #28 │ │ │ │ + smulleq r5, r7, r8, lr │ │ │ │ + sbceq r5, r7, r4, asr lr │ │ │ │ blcc fe7ec9cc │ │ │ │ - sbceq r5, r7, ip, ror fp │ │ │ │ - strdeq lr, [r6], #164 @ 0xa4 │ │ │ │ - sbcseq r5, r6, r8, ror fp │ │ │ │ - strdeq r5, [r7], #172 @ 0xac │ │ │ │ - sbcseq r7, r5, r4, ror #6 │ │ │ │ - sbcseq r7, r5, r8, asr r3 │ │ │ │ - smulleq r8, r8, r4, r6 @ │ │ │ │ - sbcseq r7, r5, ip, lsr #6 │ │ │ │ - sbceq r5, r7, r8, asr #21 │ │ │ │ - sbcseq r7, r5, r8, lsl #6 │ │ │ │ + strheq r5, [r7], #188 @ 0xbc │ │ │ │ + sbceq lr, r6, r4, lsr fp │ │ │ │ + ldrheq r5, [r6], #184 @ 0xb8 │ │ │ │ + sbceq r5, r7, ip, lsr fp │ │ │ │ + sbcseq r7, r5, r4, lsr #7 │ │ │ │ + smullseq r7, r5, r8, r3 │ │ │ │ + ldrdeq r8, [r8], #100 @ 0x64 │ │ │ │ + sbcseq r7, r5, ip, ror #6 │ │ │ │ + sbceq r5, r7, r8, lsl #22 │ │ │ │ + sbcseq r7, r5, r8, asr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [pc, #1752] @ b3ca8 │ │ │ │ @@ -122593,55 +122593,55 @@ │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r2, [pc, #176] @ b3d4c │ │ │ │ add r2, pc, r2 │ │ │ │ b b3740 │ │ │ │ mov r2, #0 │ │ │ │ b b37c8 │ │ │ │ cmpeq r5, r4, lsr #20 │ │ │ │ - sbceq r1, r7, r8, lsl r2 │ │ │ │ - sbceq r9, r8, r4, lsl lr │ │ │ │ - sbceq r6, r7, r8, ror r2 │ │ │ │ - sbceq r1, r7, r8, lsl #3 │ │ │ │ - strdeq r6, [r7], #28 │ │ │ │ - sbceq r1, r7, r0, lsl #2 │ │ │ │ - smulleq r6, r7, r0, sl │ │ │ │ + sbceq r1, r7, r8, asr r2 │ │ │ │ + sbceq r9, r8, r4, asr lr │ │ │ │ + strheq r6, [r7], #40 @ 0x28 │ │ │ │ + sbceq r1, r7, r8, asr #3 │ │ │ │ + sbceq r6, r7, ip, lsr r2 │ │ │ │ + sbceq r1, r7, r0, asr #2 │ │ │ │ + ldrdeq r6, [r7], #160 @ 0xa0 │ │ │ │ andeq r0, r0, fp, lsr #7 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - sbceq r1, r7, ip, lsr r0 │ │ │ │ - sbceq r9, r8, r8, lsr ip │ │ │ │ - sbceq r6, r7, r4 │ │ │ │ - strdeq r9, [r8], #176 @ 0xb0 │ │ │ │ - ldrdeq r5, [r7], #252 @ 0xfc │ │ │ │ - sbcseq r1, r6, r0, ror #22 │ │ │ │ - sbceq r0, r7, r8, lsl pc │ │ │ │ - sbceq r9, r8, r0, lsr #22 │ │ │ │ - sbceq r5, r7, r8, lsr #30 │ │ │ │ + sbceq r1, r7, ip, ror r0 │ │ │ │ + sbceq r9, r8, r8, ror ip │ │ │ │ + sbceq r6, r7, r4, asr #32 │ │ │ │ + sbceq r9, r8, r0, lsr ip │ │ │ │ + sbceq r6, r7, ip, lsl r0 │ │ │ │ + sbcseq r1, r6, r0, lsr #23 │ │ │ │ + sbceq r0, r7, r8, asr pc │ │ │ │ + sbceq r9, r8, r0, ror #22 │ │ │ │ + sbceq r5, r7, r8, ror #30 │ │ │ │ + strheq r5, [r7], #228 @ 0xe4 │ │ │ │ + smulleq r5, r7, r0, lr │ │ │ │ + smullseq r1, r6, r0, sl │ │ │ │ + sbceq r0, r7, r8, lsr #29 │ │ │ │ + ldrdeq r5, [r7], #232 @ 0xe8 │ │ │ │ + smulleq r5, r7, ip, lr │ │ │ │ + sbceq r5, r7, ip, asr #29 │ │ │ │ + sbceq r0, r7, r0, ror #27 │ │ │ │ sbceq r5, r7, r4, ror lr │ │ │ │ - sbceq r5, r7, r0, asr lr │ │ │ │ - sbcseq r1, r6, r0, asr sl │ │ │ │ - sbceq r0, r7, r8, ror #28 │ │ │ │ - smulleq r5, r7, r8, lr │ │ │ │ - sbceq r5, r7, ip, asr lr │ │ │ │ - sbceq r5, r7, ip, lsl #29 │ │ │ │ - sbceq r0, r7, r0, lsr #27 │ │ │ │ - sbceq r5, r7, r4, lsr lr │ │ │ │ - sbceq r0, r7, r8, lsr #26 │ │ │ │ - strheq r6, [r7], #104 @ 0x68 │ │ │ │ - sbceq r5, r7, ip, asr sp │ │ │ │ + sbceq r0, r7, r8, ror #26 │ │ │ │ + strdeq r6, [r7], #104 @ 0x68 │ │ │ │ + smulleq r5, r7, ip, sp │ │ │ │ + sbceq r5, r7, ip, lsl #5 │ │ │ │ + sbceq r5, r7, r4, ror r2 │ │ │ │ + sbceq r5, r7, r0, lsl #26 │ │ │ │ + sbceq r5, r7, r8, asr r2 │ │ │ │ sbceq r5, r7, ip, asr #4 │ │ │ │ - sbceq r5, r7, r4, lsr r2 │ │ │ │ - sbceq r5, r7, r0, asr #25 │ │ │ │ - sbceq r5, r7, r8, lsl r2 │ │ │ │ - sbceq r5, r7, ip, lsl #4 │ │ │ │ - sbceq r5, r7, r0, ror #25 │ │ │ │ - sbceq r5, r7, ip, lsl ip │ │ │ │ - sbceq r5, r7, r8, lsl #24 │ │ │ │ - sbceq r5, r7, r0, ror fp │ │ │ │ - sbceq r5, r7, ip, asr #22 │ │ │ │ - sbcseq r1, r6, ip, asr #14 │ │ │ │ + sbceq r5, r7, r0, lsr #26 │ │ │ │ + sbceq r5, r7, ip, asr ip │ │ │ │ + sbceq r5, r7, r8, asr #24 │ │ │ │ + strheq r5, [r7], #176 @ 0xb0 │ │ │ │ + sbceq r5, r7, ip, lsl #23 │ │ │ │ + sbcseq r1, r6, ip, lsl #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #3416] @ b4ac4 │ │ │ │ mov r6, r3 │ │ │ │ @@ -123499,261 +123499,261 @@ │ │ │ │ ldr r3, [pc, #524] @ b4ccc │ │ │ │ add r3, pc, r3 │ │ │ │ b b3e04 │ │ │ │ smlalbbeq ip, r5, r8, r2 │ │ │ │ cmpeq r5, r0, asr r2 │ │ │ │ ldrdeq r1, [r0], -r4 │ │ │ │ andeq r1, r0, r4, lsr r7 │ │ │ │ - sbceq r5, r7, r0, ror #21 │ │ │ │ - sbceq r5, r7, ip, lsl #22 │ │ │ │ - ldrdeq r5, [r7], #168 @ 0xa8 │ │ │ │ - sbceq r5, r7, r4, asr #21 │ │ │ │ - sbceq r9, r8, r0, ror #10 │ │ │ │ - sbceq r5, r7, r4, lsl #21 │ │ │ │ - sbceq r5, r7, ip, ror sl │ │ │ │ - sbceq r5, r7, r8, asr pc │ │ │ │ - sbceq r5, r7, ip, ror #20 │ │ │ │ - sbceq r5, r7, ip, ror #20 │ │ │ │ - sbceq r5, r7, r8, ror #20 │ │ │ │ - sbceq r5, r7, r0, asr sl │ │ │ │ - sbceq r5, r7, r4, asr sl │ │ │ │ - sbceq r5, r7, r8, asr sl │ │ │ │ - ldrdeq r5, [r7], #164 @ 0xa4 │ │ │ │ - ldrdeq r5, [r7], #168 @ 0xa8 │ │ │ │ - sbceq r5, r7, r0, ror #21 │ │ │ │ - sbceq r5, r7, ip, ror #21 │ │ │ │ + sbceq r5, r7, r0, lsr #22 │ │ │ │ + sbceq r5, r7, ip, asr #22 │ │ │ │ + sbceq r5, r7, r8, lsl fp │ │ │ │ + sbceq r5, r7, r4, lsl #22 │ │ │ │ + sbceq r9, r8, r0, lsr #11 │ │ │ │ sbceq r5, r7, r4, asr #21 │ │ │ │ + strheq r5, [r7], #172 @ 0xac │ │ │ │ + smulleq r5, r7, r8, pc @ │ │ │ │ + sbceq r5, r7, ip, lsr #21 │ │ │ │ + sbceq r5, r7, ip, lsr #21 │ │ │ │ sbceq r5, r7, r8, lsr #21 │ │ │ │ - sbceq r5, r7, r4, ror sl │ │ │ │ - sbcseq fp, r8, r2, asr #26 │ │ │ │ - sbceq r5, r7, r0, lsl fp │ │ │ │ - strheq r5, [r7], #104 @ 0x68 │ │ │ │ - sbceq r5, r7, r0, ror #21 │ │ │ │ - sbceq r5, r7, ip, asr #12 │ │ │ │ + smulleq r5, r7, r0, sl │ │ │ │ + smulleq r5, r7, r4, sl │ │ │ │ + smulleq r5, r7, r8, sl │ │ │ │ + sbceq r5, r7, r4, lsl fp │ │ │ │ + sbceq r5, r7, r8, lsl fp │ │ │ │ + sbceq r5, r7, r0, lsr #22 │ │ │ │ + sbceq r5, r7, ip, lsr #22 │ │ │ │ + sbceq r5, r7, r4, lsl #22 │ │ │ │ + sbceq r5, r7, r8, ror #21 │ │ │ │ strheq r5, [r7], #164 @ 0xa4 │ │ │ │ - sbceq r5, r7, ip, lsr #12 │ │ │ │ - sbceq r5, r7, r0, lsl #21 │ │ │ │ - sbceq r5, r7, r8, lsl #12 │ │ │ │ - sbceq r5, r7, ip, lsr sl │ │ │ │ - sbceq r5, r7, r4, ror #11 │ │ │ │ + sbcseq fp, r8, r2, lsl #27 │ │ │ │ + sbceq r5, r7, r0, asr fp │ │ │ │ + strdeq r5, [r7], #104 @ 0x68 │ │ │ │ + sbceq r5, r7, r0, lsr #22 │ │ │ │ + sbceq r5, r7, ip, lsl #13 │ │ │ │ + strdeq r5, [r7], #164 @ 0xa4 │ │ │ │ + sbceq r5, r7, ip, ror #12 │ │ │ │ + sbceq r5, r7, r0, asr #21 │ │ │ │ + sbceq r5, r7, r8, asr #12 │ │ │ │ + sbceq r5, r7, ip, ror sl │ │ │ │ + sbceq r5, r7, r4, lsr #12 │ │ │ │ + sbceq r5, r7, r8, asr #20 │ │ │ │ + sbceq r5, r7, r0, lsl #12 │ │ │ │ sbceq r5, r7, r8, lsl #20 │ │ │ │ - sbceq r5, r7, r0, asr #11 │ │ │ │ - sbceq r5, r7, r8, asr #19 │ │ │ │ - smulleq r5, r7, ip, r5 │ │ │ │ + ldrdeq r5, [r7], #92 @ 0x5c │ │ │ │ + ldrdeq r5, [r7], #144 @ 0x90 │ │ │ │ + sbceq r5, r7, r0, asr #19 │ │ │ │ smulleq r5, r7, r0, r9 │ │ │ │ - sbceq r5, r7, r0, lsl #19 │ │ │ │ - sbceq r5, r7, r0, asr r9 │ │ │ │ - sbceq r5, r7, ip, asr r9 │ │ │ │ - sbceq r5, r7, r8, lsl r9 │ │ │ │ - sbceq r5, r7, r0, lsr r5 │ │ │ │ - ldrdeq r5, [r7], #140 @ 0x8c │ │ │ │ - sbceq r5, r7, r0, lsl r5 │ │ │ │ + smulleq r5, r7, ip, r9 │ │ │ │ + sbceq r5, r7, r8, asr r9 │ │ │ │ + sbceq r5, r7, r0, ror r5 │ │ │ │ + sbceq r5, r7, ip, lsl r9 │ │ │ │ + sbceq r5, r7, r0, asr r5 │ │ │ │ + sbceq r5, r7, r4, ror #17 │ │ │ │ + sbceq r5, r7, ip, lsr #10 │ │ │ │ sbceq r5, r7, r4, lsr #17 │ │ │ │ - sbceq r5, r7, ip, ror #9 │ │ │ │ - sbceq r5, r7, r4, ror #16 │ │ │ │ - sbceq r5, r7, r0, lsl r5 │ │ │ │ - sbceq r5, r7, ip, lsl r8 │ │ │ │ - sbceq r5, r7, r8, ror #9 │ │ │ │ - sbceq r5, r7, r4, ror #15 │ │ │ │ - sbceq r5, r7, r4, asr #9 │ │ │ │ - sbceq r5, r7, r0, asr #14 │ │ │ │ - sbceq r5, r7, r8, asr #8 │ │ │ │ - strdeq r5, [r7], #108 @ 0x6c │ │ │ │ + sbceq r5, r7, r0, asr r5 │ │ │ │ + sbceq r5, r7, ip, asr r8 │ │ │ │ + sbceq r5, r7, r8, lsr #10 │ │ │ │ + sbceq r5, r7, r4, lsr #16 │ │ │ │ + sbceq r5, r7, r4, lsl #10 │ │ │ │ + sbceq r5, r7, r0, lsl #15 │ │ │ │ + sbceq r5, r7, r8, lsl #9 │ │ │ │ + sbceq r5, r7, ip, lsr r7 │ │ │ │ + strheq r5, [r7], #64 @ 0x40 │ │ │ │ + sbceq r5, r7, r4, lsl #14 │ │ │ │ + ldrdeq r5, [r7], #104 @ 0x68 │ │ │ │ sbceq r5, r7, r0, ror r4 │ │ │ │ - sbceq r5, r7, r4, asr #13 │ │ │ │ - smulleq r5, r7, r8, r6 │ │ │ │ - sbceq r5, r7, r0, lsr r4 │ │ │ │ - sbceq r5, r7, r4, asr r6 │ │ │ │ - sbceq r5, r7, r8, ror #10 │ │ │ │ - sbceq r5, r7, r8, lsr #12 │ │ │ │ - smulleq r2, r8, r8, r0 │ │ │ │ - sbceq r6, r8, r4, ror r9 │ │ │ │ - sbceq r5, r7, r8, lsr #8 │ │ │ │ - sbcseq r0, r6, ip, asr #27 │ │ │ │ - strheq r5, [r7], #84 @ 0x54 │ │ │ │ - sbceq r2, r8, r4, lsr r0 │ │ │ │ - sbceq r6, r8, r0, lsl r9 │ │ │ │ - sbceq r5, r7, r4, asr #7 │ │ │ │ - sbcseq r0, r6, r8, ror #26 │ │ │ │ - sbceq r5, r7, r4, asr #10 │ │ │ │ - ldrdeq r1, [r8], #240 @ 0xf0 │ │ │ │ - sbceq r6, r8, ip, lsr #17 │ │ │ │ - sbceq r5, r7, r0, ror #6 │ │ │ │ - sbcseq r0, r6, r4, lsl #26 │ │ │ │ - ldrdeq r5, [r7], #64 @ 0x40 │ │ │ │ - sbceq r1, r8, ip, ror #30 │ │ │ │ - sbceq r6, r8, r8, asr #16 │ │ │ │ - ldrheq r0, [r6], #200 @ 0xc8 │ │ │ │ - strheq r5, [r7], #180 @ 0xb4 │ │ │ │ - sbceq r1, r8, r0, lsr #30 │ │ │ │ - sbceq r5, r7, r8, asr #5 │ │ │ │ - strdeq r6, [r8], #120 @ 0x78 │ │ │ │ - sbcseq r0, r6, ip, asr #24 │ │ │ │ - sbceq r5, r7, r0, ror #22 │ │ │ │ - strheq r1, [r8], #228 @ 0xe4 │ │ │ │ - sbceq r5, r7, r4, asr r2 │ │ │ │ - sbceq r6, r8, ip, lsl #15 │ │ │ │ - sbcseq r0, r6, r0, ror #23 │ │ │ │ - sbceq r5, r7, ip, lsl r3 │ │ │ │ - strdeq r5, [r7], #36 @ 0x24 │ │ │ │ - sbceq r5, r7, r0, ror #5 │ │ │ │ - ldrdeq r5, [r7], #32 │ │ │ │ - smulleq r5, r7, ip, r2 │ │ │ │ - sbceq r5, r7, ip, lsr #5 │ │ │ │ - sbceq r5, r7, r4, asr r2 │ │ │ │ - strdeq r5, [r7], #24 │ │ │ │ - sbceq r5, r7, r0, lsl r2 │ │ │ │ - ldrdeq r5, [r7], #20 │ │ │ │ - ldrdeq r5, [r7], #24 │ │ │ │ - strheq r5, [r7], #16 │ │ │ │ - smulleq r5, r7, ip, r1 │ │ │ │ - sbceq r5, r7, ip, lsl #3 │ │ │ │ - sbceq r5, r7, r8, asr r1 │ │ │ │ - sbceq r5, r7, r8, ror #2 │ │ │ │ - sbceq r5, r7, r4, ror #19 │ │ │ │ - sbceq r1, r8, r8, lsr #26 │ │ │ │ - ldrdeq r5, [r7], #0 │ │ │ │ - sbceq r6, r8, r0, lsl #12 │ │ │ │ - sbcseq r0, r6, r4, asr sl │ │ │ │ - sbceq r5, r7, ip, lsr r0 │ │ │ │ - sbceq r5, r7, ip │ │ │ │ - sbceq r5, r7, ip │ │ │ │ - sbceq r4, r7, r8, ror #31 │ │ │ │ - ldrdeq r4, [r7], #252 @ 0xfc │ │ │ │ - sbceq r4, r7, r4, asr #31 │ │ │ │ - sbceq r4, r7, ip, lsr #31 │ │ │ │ - sbceq r4, r7, r0, lsr #31 │ │ │ │ - sbceq r4, r7, r0, ror pc │ │ │ │ - sbceq r4, r7, ip, ror pc │ │ │ │ - smulleq r4, r7, r4, lr │ │ │ │ - strdeq r4, [r7], #236 @ 0xec │ │ │ │ - sbceq r4, r7, r4, lsl #30 │ │ │ │ - strheq r4, [r7], #224 @ 0xe0 │ │ │ │ - sbceq r5, r7, r4, lsr #14 │ │ │ │ - sbceq r4, r7, ip, lsr #28 │ │ │ │ - sbceq r5, r7, ip, lsr r3 │ │ │ │ - sbceq r5, r7, r8, asr #6 │ │ │ │ - sbceq r5, r7, r8, asr #6 │ │ │ │ - sbceq r5, r7, r0, asr #6 │ │ │ │ + smulleq r5, r7, r4, r6 │ │ │ │ + sbceq r5, r7, r8, lsr #11 │ │ │ │ + sbceq r5, r7, r8, ror #12 │ │ │ │ + ldrdeq r2, [r8], #8 │ │ │ │ + strheq r6, [r8], #148 @ 0x94 │ │ │ │ + sbceq r5, r7, r8, ror #8 │ │ │ │ + sbcseq r0, r6, ip, lsl #28 │ │ │ │ + strdeq r5, [r7], #84 @ 0x54 │ │ │ │ + sbceq r2, r8, r4, ror r0 │ │ │ │ + sbceq r6, r8, r0, asr r9 │ │ │ │ + sbceq r5, r7, r4, lsl #8 │ │ │ │ + sbcseq r0, r6, r8, lsr #27 │ │ │ │ + sbceq r5, r7, r4, lsl #11 │ │ │ │ + sbceq r2, r8, r0, lsl r0 │ │ │ │ + sbceq r6, r8, ip, ror #17 │ │ │ │ + sbceq r5, r7, r0, lsr #7 │ │ │ │ + sbcseq r0, r6, r4, asr #26 │ │ │ │ + sbceq r5, r7, r0, lsl r5 │ │ │ │ + sbceq r1, r8, ip, lsr #31 │ │ │ │ + sbceq r6, r8, r8, lsl #17 │ │ │ │ + ldrsheq r0, [r6], #200 @ 0xc8 │ │ │ │ + strdeq r5, [r7], #180 @ 0xb4 │ │ │ │ + sbceq r1, r8, r0, ror #30 │ │ │ │ + sbceq r5, r7, r8, lsl #6 │ │ │ │ + sbceq r6, r8, r8, lsr r8 │ │ │ │ + sbcseq r0, r6, ip, lsl #25 │ │ │ │ + sbceq r5, r7, r0, lsr #23 │ │ │ │ + strdeq r1, [r8], #228 @ 0xe4 │ │ │ │ + smulleq r5, r7, r4, r2 │ │ │ │ + sbceq r6, r8, ip, asr #15 │ │ │ │ + sbcseq r0, r6, r0, lsr #24 │ │ │ │ + sbceq r5, r7, ip, asr r3 │ │ │ │ + sbceq r5, r7, r4, lsr r3 │ │ │ │ + sbceq r5, r7, r0, lsr #6 │ │ │ │ + sbceq r5, r7, r0, lsl r3 │ │ │ │ + ldrdeq r5, [r7], #44 @ 0x2c │ │ │ │ + sbceq r5, r7, ip, ror #5 │ │ │ │ + smulleq r5, r7, r4, r2 │ │ │ │ + sbceq r5, r7, r8, lsr r2 │ │ │ │ + sbceq r5, r7, r0, asr r2 │ │ │ │ + sbceq r5, r7, r4, lsl r2 │ │ │ │ + sbceq r5, r7, r8, lsl r2 │ │ │ │ + strdeq r5, [r7], #16 │ │ │ │ + ldrdeq r5, [r7], #28 │ │ │ │ + sbceq r5, r7, ip, asr #3 │ │ │ │ + smulleq r5, r7, r8, r1 │ │ │ │ + sbceq r5, r7, r8, lsr #3 │ │ │ │ + sbceq r5, r7, r4, lsr #20 │ │ │ │ + sbceq r1, r8, r8, ror #26 │ │ │ │ + sbceq r5, r7, r0, lsl r1 │ │ │ │ + sbceq r6, r8, r0, asr #12 │ │ │ │ + smullseq r0, r6, r4, sl │ │ │ │ + sbceq r5, r7, ip, ror r0 │ │ │ │ + sbceq r5, r7, ip, asr #32 │ │ │ │ + sbceq r5, r7, ip, asr #32 │ │ │ │ + sbceq r5, r7, r8, lsr #32 │ │ │ │ + sbceq r5, r7, ip, lsl r0 │ │ │ │ + sbceq r5, r7, r4 │ │ │ │ + sbceq r4, r7, ip, ror #31 │ │ │ │ + sbceq r4, r7, r0, ror #31 │ │ │ │ + strheq r4, [r7], #240 @ 0xf0 │ │ │ │ + strheq r4, [r7], #252 @ 0xfc │ │ │ │ + ldrdeq r4, [r7], #228 @ 0xe4 │ │ │ │ + sbceq r4, r7, ip, lsr pc │ │ │ │ + sbceq r4, r7, r4, asr #30 │ │ │ │ + strdeq r4, [r7], #224 @ 0xe0 │ │ │ │ + sbceq r5, r7, r4, ror #14 │ │ │ │ + sbceq r4, r7, ip, ror #28 │ │ │ │ + sbceq r5, r7, ip, ror r3 │ │ │ │ + sbceq r5, r7, r8, lsl #7 │ │ │ │ + sbceq r5, r7, r8, lsl #7 │ │ │ │ + sbceq r5, r7, r0, lsl #7 │ │ │ │ @ instruction: 0x001fffff │ │ │ │ - strheq r5, [r7], #28 │ │ │ │ - smulleq r5, r7, ip, r1 │ │ │ │ - strheq r5, [r7], #16 │ │ │ │ - sbceq r5, r8, r4, lsr #25 │ │ │ │ - sbceq r4, r7, r0, lsl r3 │ │ │ │ - sbcseq pc, r7, r8, ror #14 │ │ │ │ - strdeq r6, [r8], #120 @ 0x78 │ │ │ │ - ldrdeq r4, [r7], #100 @ 0x64 │ │ │ │ - ldrdeq r4, [r7], #104 @ 0x68 │ │ │ │ - ldrdeq r4, [r7], #96 @ 0x60 │ │ │ │ - ldrsheq r8, [r6], #16 │ │ │ │ - sbcseq r0, r6, r8, ror #2 │ │ │ │ + strdeq r5, [r7], #28 │ │ │ │ + ldrdeq r5, [r7], #28 │ │ │ │ + strdeq r5, [r7], #16 │ │ │ │ + sbceq r5, r8, r4, ror #25 │ │ │ │ + sbceq r4, r7, r0, asr r3 │ │ │ │ + sbcseq pc, r7, r8, lsr #15 │ │ │ │ + sbceq r6, r8, r8, lsr r8 │ │ │ │ + sbceq r4, r7, r4, lsl r7 │ │ │ │ + sbceq r4, r7, r8, lsl r7 │ │ │ │ + sbceq r4, r7, r0, lsl r7 │ │ │ │ + sbcseq r8, r6, r0, lsr r2 │ │ │ │ + sbcseq r0, r6, r8, lsr #3 │ │ │ │ cmpeq r5, r4, lsr sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r8, r8, ip, asr r1 │ │ │ │ - sbceq r8, r8, r0, asr r1 │ │ │ │ - strdeq r4, [r7], #84 @ 0x54 │ │ │ │ + smulleq r8, r8, ip, r1 @ │ │ │ │ + smulleq r8, r8, r0, r1 @ │ │ │ │ + sbceq r4, r7, r4, lsr r6 │ │ │ │ + ldrdeq r4, [r7], #252 @ 0xfc │ │ │ │ + sbceq r4, r7, ip, asr #31 │ │ │ │ + strdeq pc, [r6], #64 @ 0x40 │ │ │ │ smulleq r4, r7, ip, pc @ │ │ │ │ - sbceq r4, r7, ip, lsl #31 │ │ │ │ - strheq pc, [r6], #64 @ 0x40 @ │ │ │ │ - sbceq r4, r7, ip, asr pc │ │ │ │ - sbceq pc, r6, r0, lsr r4 @ │ │ │ │ - strheq pc, [r6], #60 @ 0x3c @ │ │ │ │ - sbceq r4, r7, r4, ror lr │ │ │ │ - sbceq r4, r7, r8, lsl #28 │ │ │ │ - sbceq r7, r8, ip, ror pc │ │ │ │ - strheq r4, [r7], #208 @ 0xd0 │ │ │ │ - sbceq r4, r7, r8, lsl #27 │ │ │ │ - sbceq fp, r6, r8, lsl r6 │ │ │ │ - sbceq r4, r7, r8, lsr #9 │ │ │ │ - sbceq r0, r7, ip, lsr #26 │ │ │ │ - sbceq r4, r7, r4, lsl #9 │ │ │ │ - sbceq r4, r7, ip, lsl sp │ │ │ │ - sbceq r4, r7, r0, ror #8 │ │ │ │ - sbceq r4, r7, r8, ror #25 │ │ │ │ - smulleq r4, r7, r0, r8 │ │ │ │ - smulleq r4, r7, r8, r8 │ │ │ │ - sbceq r4, r7, r8, lsr #7 │ │ │ │ - sbceq r4, r7, r8, lsl #17 │ │ │ │ - sbceq r4, r7, r4, lsl #17 │ │ │ │ - sbceq r4, r7, r0, lsl #17 │ │ │ │ - sbceq r4, r7, ip, ror #16 │ │ │ │ - sbceq r4, r7, r8, ror r8 │ │ │ │ - sbceq r4, r7, r8, lsl #17 │ │ │ │ - sbceq r4, r7, ip, lsl #17 │ │ │ │ + sbceq pc, r6, r0, ror r4 @ │ │ │ │ + strdeq pc, [r6], #60 @ 0x3c │ │ │ │ + strheq r4, [r7], #228 @ 0xe4 │ │ │ │ + sbceq r4, r7, r8, asr #28 │ │ │ │ + strheq r7, [r8], #252 @ 0xfc │ │ │ │ + strdeq r4, [r7], #208 @ 0xd0 │ │ │ │ + sbceq r4, r7, r8, asr #27 │ │ │ │ + sbceq fp, r6, r8, asr r6 │ │ │ │ + sbceq r4, r7, r8, ror #9 │ │ │ │ + sbceq r0, r7, ip, ror #26 │ │ │ │ + sbceq r4, r7, r4, asr #9 │ │ │ │ + sbceq r4, r7, ip, asr sp │ │ │ │ + sbceq r4, r7, r0, lsr #9 │ │ │ │ + sbceq r4, r7, r8, lsr #26 │ │ │ │ + ldrdeq r4, [r7], #128 @ 0x80 │ │ │ │ + ldrdeq r4, [r7], #136 @ 0x88 │ │ │ │ + sbceq r4, r7, r8, ror #7 │ │ │ │ + sbceq r4, r7, r8, asr #17 │ │ │ │ + sbceq r4, r7, r4, asr #17 │ │ │ │ + sbceq r4, r7, r0, asr #17 │ │ │ │ + sbceq r4, r7, ip, lsr #17 │ │ │ │ + strheq r4, [r7], #136 @ 0x88 │ │ │ │ + sbceq r4, r7, r8, asr #17 │ │ │ │ + sbceq r4, r7, ip, asr #17 │ │ │ │ + sbceq r4, r7, r4, asr #17 │ │ │ │ + strdeq r4, [r7], #116 @ 0x74 │ │ │ │ + sbceq r4, r7, r8, lsr #17 │ │ │ │ + sbceq r4, r7, r0, lsr #17 │ │ │ │ + sbceq r4, r7, r4, lsr #17 │ │ │ │ + sbceq r4, r7, r4, lsr #19 │ │ │ │ + sbceq r4, r7, r4, lsr #6 │ │ │ │ + sbceq r4, r7, r0, ror r9 │ │ │ │ + sbceq r4, r7, r0, lsl #19 │ │ │ │ + sbceq r4, r7, ip, asr #2 │ │ │ │ + strdeq r7, [r7], #76 @ 0x4c │ │ │ │ + sbceq r4, r7, r0, ror #1 │ │ │ │ + sbceq r4, r7, r0, lsr #18 │ │ │ │ + sbceq r4, r7, r8, lsl #2 │ │ │ │ + strheq r4, [r7], #132 @ 0x84 │ │ │ │ + smulleq r4, r7, ip, r0 │ │ │ │ sbceq r4, r7, r4, lsl #17 │ │ │ │ - strheq r4, [r7], #116 @ 0x74 │ │ │ │ - sbceq r4, r7, r8, ror #16 │ │ │ │ - sbceq r4, r7, r0, ror #16 │ │ │ │ - sbceq r4, r7, r4, ror #16 │ │ │ │ - sbceq r4, r7, r4, ror #18 │ │ │ │ - sbceq r4, r7, r4, ror #5 │ │ │ │ - sbceq r4, r7, r0, lsr r9 │ │ │ │ - sbceq r4, r7, r0, asr #18 │ │ │ │ - sbceq r4, r7, ip, lsl #2 │ │ │ │ - strheq r7, [r7], #76 @ 0x4c │ │ │ │ - sbceq r4, r7, r0, lsr #1 │ │ │ │ - sbceq r4, r7, r0, ror #17 │ │ │ │ - sbceq r4, r7, r8, asr #1 │ │ │ │ - sbceq r4, r7, r4, ror r8 │ │ │ │ - sbceq r4, r7, ip, asr r0 │ │ │ │ - sbceq r4, r7, r4, asr #16 │ │ │ │ - sbceq r4, r7, ip, lsr r0 │ │ │ │ - sbceq r4, r7, r0, lsl #16 │ │ │ │ - ldrdeq r4, [r7], #112 @ 0x70 │ │ │ │ - sbceq r3, r7, ip, ror #31 │ │ │ │ - smulleq r4, r7, ip, r7 │ │ │ │ - sbceq r3, r7, r8, asr #31 │ │ │ │ - sbceq r4, r7, r8, asr r7 │ │ │ │ - sbceq r4, r7, r8, lsr #14 │ │ │ │ - sbceq r3, r7, r4, asr #31 │ │ │ │ + sbceq r4, r7, ip, ror r0 │ │ │ │ + sbceq r4, r7, r0, asr #16 │ │ │ │ + sbceq r4, r7, r0, lsl r8 │ │ │ │ + sbceq r4, r7, ip, lsr #32 │ │ │ │ + ldrdeq r4, [r7], #124 @ 0x7c │ │ │ │ + sbceq r4, r7, r8 │ │ │ │ + smulleq r4, r7, r8, r7 │ │ │ │ + sbceq r4, r7, r8, ror #14 │ │ │ │ + sbceq r4, r7, r4 │ │ │ │ + sbceq r4, r7, r0, lsr r7 │ │ │ │ + smulleq r3, r7, r8, pc @ │ │ │ │ strdeq r4, [r7], #96 @ 0x60 │ │ │ │ - sbceq r3, r7, r8, asr pc │ │ │ │ + sbceq r3, r7, r4, ror pc │ │ │ │ strheq r4, [r7], #96 @ 0x60 │ │ │ │ - sbceq r3, r7, r4, lsr pc │ │ │ │ + sbceq r3, r7, r0, asr pc │ │ │ │ sbceq r4, r7, r0, ror r6 │ │ │ │ - sbceq r3, r7, r0, lsl pc │ │ │ │ - sbceq r4, r7, r0, lsr r6 │ │ │ │ - sbceq r3, r7, ip, ror #29 │ │ │ │ - strdeq r4, [r7], #88 @ 0x58 │ │ │ │ - sbceq r3, r7, ip, asr #29 │ │ │ │ - sbceq r4, r7, r0, asr #11 │ │ │ │ - sbceq r3, r7, r8, lsr #29 │ │ │ │ - sbceq r4, r7, r4, lsl #11 │ │ │ │ - sbceq r3, r7, r4, lsl #29 │ │ │ │ - ldrsheq r2, [r7], #112 @ 0x70 │ │ │ │ - sbceq r3, r7, r0, ror #28 │ │ │ │ - sbceq r4, r7, ip, lsr #10 │ │ │ │ - sbceq r3, r7, ip, lsr lr │ │ │ │ - strdeq r4, [r7], #64 @ 0x40 │ │ │ │ - sbceq r3, r7, r8, lsl lr │ │ │ │ - strheq r4, [r7], #72 @ 0x48 │ │ │ │ - strdeq r3, [r7], #212 @ 0xd4 │ │ │ │ + sbceq r3, r7, ip, lsr #30 │ │ │ │ + sbceq r4, r7, r8, lsr r6 │ │ │ │ + sbceq r3, r7, ip, lsl #30 │ │ │ │ + sbceq r4, r7, r0, lsl #12 │ │ │ │ + sbceq r3, r7, r8, ror #29 │ │ │ │ + sbceq r4, r7, r4, asr #11 │ │ │ │ + sbceq r3, r7, r4, asr #29 │ │ │ │ + sbcseq r2, r7, r0, lsr r8 │ │ │ │ + sbceq r3, r7, r0, lsr #29 │ │ │ │ + sbceq r4, r7, ip, ror #10 │ │ │ │ + sbceq r3, r7, ip, ror lr │ │ │ │ + sbceq r4, r7, r0, lsr r5 │ │ │ │ + sbceq r3, r7, r8, asr lr │ │ │ │ + strdeq r4, [r7], #72 @ 0x48 │ │ │ │ + sbceq r3, r7, r4, lsr lr │ │ │ │ + strheq r4, [r7], #76 @ 0x4c │ │ │ │ + sbceq r3, r7, r0, lsl lr │ │ │ │ sbceq r4, r7, ip, ror r4 │ │ │ │ - ldrdeq r3, [r7], #208 @ 0xd0 │ │ │ │ - sbceq r4, r7, ip, lsr r4 │ │ │ │ - strheq r3, [r7], #208 @ 0xd0 │ │ │ │ - sbceq r4, r7, r4, lsl #8 │ │ │ │ - sbceq r3, r7, ip, lsl #27 │ │ │ │ - sbceq r4, r7, r8, asr #7 │ │ │ │ - sbceq r3, r7, r8, ror #26 │ │ │ │ - smulleq r4, r7, r0, r3 │ │ │ │ - sbceq r3, r7, r4, asr #26 │ │ │ │ - sbceq r4, r7, ip, asr r3 │ │ │ │ - sbceq r3, r7, r0, lsr #26 │ │ │ │ - sbceq r4, r7, r8, lsl #6 │ │ │ │ - strdeq r3, [r7], #204 @ 0xcc │ │ │ │ - sbceq r4, r7, r8, lsl r2 │ │ │ │ - ldrdeq r3, [r7], #200 @ 0xc8 │ │ │ │ - strdeq r4, [r7], #20 │ │ │ │ - strheq r3, [r7], #200 @ 0xc8 │ │ │ │ - sbceq r4, r7, ip, ror #2 │ │ │ │ - smulleq r3, r7, r4, ip │ │ │ │ - sbceq r4, r7, r8, lsr r1 │ │ │ │ - strheq r3, [r7], #200 @ 0xc8 │ │ │ │ + strdeq r3, [r7], #208 @ 0xd0 │ │ │ │ + sbceq r4, r7, r4, asr #8 │ │ │ │ + sbceq r3, r7, ip, asr #27 │ │ │ │ + sbceq r4, r7, r8, lsl #8 │ │ │ │ + sbceq r3, r7, r8, lsr #27 │ │ │ │ + ldrdeq r4, [r7], #48 @ 0x30 │ │ │ │ + sbceq r3, r7, r4, lsl #27 │ │ │ │ + smulleq r4, r7, ip, r3 │ │ │ │ + sbceq r3, r7, r0, ror #26 │ │ │ │ + sbceq r4, r7, r8, asr #6 │ │ │ │ + sbceq r3, r7, ip, lsr sp │ │ │ │ + sbceq r4, r7, r8, asr r2 │ │ │ │ + sbceq r3, r7, r8, lsl sp │ │ │ │ + sbceq r4, r7, r4, lsr r2 │ │ │ │ + strdeq r3, [r7], #200 @ 0xc8 │ │ │ │ + sbceq r4, r7, ip, lsr #3 │ │ │ │ + ldrdeq r3, [r7], #196 @ 0xc4 │ │ │ │ + sbceq r4, r7, r8, ror r1 │ │ │ │ + strdeq r3, [r7], #200 @ 0xc8 │ │ │ │ ldr r1, [pc, #-488] @ b4cd0 │ │ │ │ add r3, r9, #320 @ 0x140 │ │ │ │ ldrd r2, [r3] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r4 │ │ │ │ bl ae2f4 │ │ │ │ ldr r2, [pc, #-508] @ b4cd4 │ │ │ │ @@ -124796,15 +124796,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne b5f0c │ │ │ │ add sp, sp, #60 @ 0x3c │ │ │ │ pop {r4, r5, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlalbbeq sl, r5, r4, r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r3, r7, ip, lsr sl │ │ │ │ + sbceq r3, r7, ip, ror sl │ │ │ │ cmpeq r5, r0, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov ip, r3 │ │ │ │ mov r3, #0 │ │ │ │ @@ -125015,32 +125015,32 @@ │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #146 @ 0x92 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #38 @ 0x26 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #138 @ 0x8a │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq sl, r8, r7, asr #32 │ │ │ │ - sbcseq sl, r8, r7, lsr r0 │ │ │ │ + sbcseq sl, r8, r7, lsl #1 │ │ │ │ + sbcseq sl, r8, r7, ror r0 │ │ │ │ andeq r0, r0, r2, lsl r1 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ - sbcseq r9, r8, r3, lsr #31 │ │ │ │ - smullseq r9, r8, fp, pc @ │ │ │ │ + sbcseq r9, r8, r3, ror #31 │ │ │ │ + ldrsbeq r9, [r8], #251 @ 0xfb │ │ │ │ andeq r0, r0, r3, lsl r1 │ │ │ │ andeq r0, r0, r7, lsl #3 │ │ │ │ andeq r0, r0, r9, lsl r1 │ │ │ │ andeq r0, r0, r7, lsl r1 │ │ │ │ andeq r0, r0, sl, lsl r1 │ │ │ │ andeq r0, r0, sp, lsl #3 │ │ │ │ andeq r0, r0, r6, lsl r1 │ │ │ │ andeq r0, r0, fp, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl #3 │ │ │ │ andeq r0, r0, sl, lsl #3 │ │ │ │ - ldrsheq r9, [r8], #227 @ 0xe3 │ │ │ │ - sbcseq r9, r8, fp, asr #29 │ │ │ │ + sbcseq r9, r8, r3, lsr pc │ │ │ │ + sbcseq r9, r8, fp, lsl #30 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ ldr r1, [r1] │ │ │ │ ldr r0, [r0] │ │ │ │ bx r3 │ │ │ │ ldr r2, [r0, #12] │ │ │ │ mov r3, r0 │ │ │ │ str r1, [r3], #4 │ │ │ │ @@ -125117,15 +125117,15 @@ │ │ │ │ str r2, [sp] │ │ │ │ b b63b8 │ │ │ │ strd r2, [sp] │ │ │ │ b b63b8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01459c90 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r9, r8, r3, ror #26 │ │ │ │ + sbcseq r9, r8, r3, lsr #27 │ │ │ │ cmpeq r5, r0, lsr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [pc, #660] @ b66d0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -125290,15 +125290,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ add r7, r7, #1 │ │ │ │ cmp r8, r7 │ │ │ │ add r4, r4, #16 │ │ │ │ bne b66a8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - ldrsbeq r9, [r8], #203 @ 0xcb │ │ │ │ + sbcseq r9, r8, fp, lsl sp │ │ │ │ strheq r9, [r5, #-176] @ 0xffffff50 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -125400,15 +125400,15 @@ │ │ │ │ ldr r2, [r5, #32] │ │ │ │ add r3, r5, #28 │ │ │ │ cmp r2, r3 │ │ │ │ bne b6768 │ │ │ │ b b675c │ │ │ │ ldrdeq r9, [r5, #-132] @ 0xffffff7c │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - sbcseq r9, r8, lr, lsr #19 │ │ │ │ + sbcseq r9, r8, lr, ror #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r1, r2 │ │ │ │ beq b6970 │ │ │ │ cmp r2, #1 │ │ │ │ @@ -126694,16 +126694,16 @@ │ │ │ │ clz r3, r3 │ │ │ │ lsr r3, r3, #5 │ │ │ │ b b7c68 │ │ │ │ mov ip, r0 │ │ │ │ b b7c4c │ │ │ │ mov ip, r2 │ │ │ │ b b7c00 │ │ │ │ - sbcseq r8, r8, r1, ror r5 │ │ │ │ - sbcseq r8, r8, r9, lsl r5 │ │ │ │ + ldrheq r8, [r8], #81 @ 0x51 │ │ │ │ + sbcseq r8, r8, r9, asr r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, sp, #8 │ │ │ │ add r3, sp, #8 │ │ │ │ stmdb r3, {r0, r1} │ │ │ │ @@ -127679,24 +127679,24 @@ │ │ │ │ bic r1, r1, #4 │ │ │ │ str lr, [r2, #60] @ 0x3c │ │ │ │ str ip, [r3, #40] @ 0x28 │ │ │ │ str r1, [r2, #72] @ 0x48 │ │ │ │ b b8720 │ │ │ │ ldr r0, [r2, #8] │ │ │ │ b b7e14 │ │ │ │ - sbcseq r8, r8, r2, asr r4 │ │ │ │ + smullseq r8, r8, r2, r4 @ │ │ │ │ mrseq r8, (UNDEF: 117) │ │ │ │ @ instruction: 0xffffe5b0 │ │ │ │ - sbcseq r8, r8, lr, lsl #8 │ │ │ │ + sbcseq r8, r8, lr, asr #8 │ │ │ │ @ instruction: 0xffffe574 │ │ │ │ - sbcseq r8, r8, r8, ror #7 │ │ │ │ + sbcseq r8, r8, r8, lsr #8 │ │ │ │ @ instruction: 0xffffe53c │ │ │ │ - sbcseq r8, r8, r6, asr #7 │ │ │ │ + sbcseq r8, r8, r6, lsl #8 │ │ │ │ @ instruction: 0xffffe504 │ │ │ │ - sbcseq r8, r8, r4, lsr #7 │ │ │ │ + sbcseq r8, r8, r4, ror #7 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #268] @ b8d74 │ │ │ │ sub sp, sp, #12 │ │ │ │ @@ -127763,15 +127763,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ bne b8ca0 │ │ │ │ b b8ce8 │ │ │ │ ldr r1, [r4, #20] │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl bee38 │ │ │ │ b b8cd8 │ │ │ │ - sbcseq r7, r8, lr, lsr #10 │ │ │ │ + sbcseq r7, r8, lr, ror #10 │ │ │ │ @ instruction: 0xffffd658 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #64] @ b8dd4 │ │ │ │ mov r4, r0 │ │ │ │ @@ -128056,15 +128056,15 @@ │ │ │ │ bx lr │ │ │ │ add r0, r0, #36 @ 0x24 │ │ │ │ bx lr │ │ │ │ add r0, r0, #68 @ 0x44 │ │ │ │ bx lr │ │ │ │ add r0, r0, #56 @ 0x38 │ │ │ │ bx lr │ │ │ │ - sbcseq r7, r8, r6, lsl r0 │ │ │ │ + sbcseq r7, r8, r6, asr r0 │ │ │ │ cmpeq r5, ip, ror #28 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r2 │ │ │ │ @@ -128222,15 +128222,15 @@ │ │ │ │ bl b9214 │ │ │ │ b b9398 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ andeq r0, r0, r6, asr r1 │ │ │ │ smlaltteq r6, r5, ip, ip │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, lr, lsl r1 │ │ │ │ - sbcseq r6, r8, r1, asr lr │ │ │ │ + smullseq r6, r8, r1, lr │ │ │ │ andeq r0, r0, sl, lsr #3 │ │ │ │ cmpeq r5, r8, asr ip │ │ │ │ @ instruction: 0xfff00000 @ IMB │ │ │ │ svccc 0x00f00000 @ IMB │ │ │ │ svcvc 0x00f00000 @ IMB │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -128832,15 +128832,15 @@ │ │ │ │ add ip, r1, #44 @ 0x2c │ │ │ │ cmp r0, ip │ │ │ │ beq b9da8 │ │ │ │ cmp r3, r0 │ │ │ │ beq b9dec │ │ │ │ ldr r0, [r1, #48] @ 0x30 │ │ │ │ bx lr │ │ │ │ - smullseq r6, r8, sp, r4 │ │ │ │ + ldrsbeq r6, [r8], #77 @ 0x4d │ │ │ │ ldr r3, [r0] │ │ │ │ tst r3, #1 │ │ │ │ bne b9e4c │ │ │ │ ldrb r2, [r3, #12] │ │ │ │ cmp r2, #8 │ │ │ │ ldreq r0, [r0, #-4] │ │ │ │ ldrne r0, [r3, #8] │ │ │ │ @@ -128877,15 +128877,15 @@ │ │ │ │ add r3, r3, #44 @ 0x2c │ │ │ │ cmp r0, r3 │ │ │ │ moveq r0, #0 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ ldr r0, [r0, #24] │ │ │ │ bx lr │ │ │ │ - sbcseq r6, r8, r9, asr r3 │ │ │ │ + smullseq r6, r8, r9, r3 │ │ │ │ ldr r2, [pc, #112] @ b9f58 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #3 │ │ │ │ bhi b9f38 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ @@ -128908,15 +128908,15 @@ │ │ │ │ bx lr │ │ │ │ ldr r2, [r0, #16] │ │ │ │ add r3, r0, #24 │ │ │ │ cmp r2, r3 │ │ │ │ beq b9f00 │ │ │ │ ldr r0, [r0, #28] │ │ │ │ bx lr │ │ │ │ - sbcseq r6, r8, r1, lsl #6 │ │ │ │ + sbcseq r6, r8, r1, asr #6 │ │ │ │ subs r1, r0, #0 │ │ │ │ beq ba020 │ │ │ │ ldr r0, [r1] │ │ │ │ ldr r3, [r0] │ │ │ │ cmp r3, #0 │ │ │ │ beq b9fd0 │ │ │ │ ldr r2, [pc, #200] @ ba044 │ │ │ │ @@ -128967,15 +128967,15 @@ │ │ │ │ ldr r0, [r4] │ │ │ │ ldr r3, [r0] │ │ │ │ cmp r3, #0 │ │ │ │ moveq r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, r3 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r6, r8, r1, ror r2 │ │ │ │ + ldrheq r6, [r8], #33 @ 0x21 │ │ │ │ cmp r0, #0 │ │ │ │ beq ba070 │ │ │ │ ldr r3, [r0] │ │ │ │ ldr r2, [r3] │ │ │ │ cmp r2, #0 │ │ │ │ beq ba07c │ │ │ │ ldr r2, [r3, #8] │ │ │ │ @@ -129230,15 +129230,15 @@ │ │ │ │ bne ba314 │ │ │ │ str r4, [r5, #60] @ 0x3c │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r4, r0 │ │ │ │ str r4, [r5, #60] @ 0x3c │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmpeq r5, r4, asr sp │ │ │ │ - sbcseq r5, r8, sp, lsr pc │ │ │ │ + sbcseq r5, r8, sp, ror pc │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r0, [r0, #24] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -129556,15 +129556,15 @@ │ │ │ │ beq ba8d8 │ │ │ │ b ba930 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [r5, #8] │ │ │ │ udf #0 │ │ │ │ smlaltbeq r5, r5, r0, r9 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrsheq r5, [r8], #168 @ 0xa8 │ │ │ │ + sbcseq r5, r8, r8, lsr fp │ │ │ │ cmpeq r5, r0, lsl #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r0, #352] @ 0x160 │ │ │ │ ldr r8, [r4] │ │ │ │ @@ -129626,15 +129626,15 @@ │ │ │ │ ldr r3, [pc, #20] @ baa90 │ │ │ │ lsl r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ baa94 │ │ │ │ bx lr │ │ │ │ - sbcseq r5, r8, r0, ror fp │ │ │ │ + ldrheq r5, [r8], #176 @ 0xb0 │ │ │ │ @ instruction: 0x000002b7 │ │ │ │ ldr r3, [pc, #696] @ bad58 │ │ │ │ ldr r2, [pc, #696] @ bad5c │ │ │ │ add r3, pc, r3 │ │ │ │ sub r0, r0, #226 @ 0xe2 │ │ │ │ cmp r0, r2 │ │ │ │ bhi bacd8 │ │ │ │ @@ -129804,15 +129804,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #37 @ 0x25 │ │ │ │ bx lr │ │ │ │ mov r0, #10 │ │ │ │ bx lr │ │ │ │ mov r0, #17 │ │ │ │ bx lr │ │ │ │ - sbcseq r5, r8, r0, ror #14 │ │ │ │ + sbcseq r5, r8, r0, lsr #15 │ │ │ │ andeq r0, r0, sp, asr #2 │ │ │ │ ldr ip, [pc, #624] @ bafd8 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ ldr lr, [pc, #616] @ bafdc │ │ │ │ add ip, pc, ip │ │ │ │ ldr ip, [ip, lr] │ │ │ │ @@ -129966,15 +129966,15 @@ │ │ │ │ ldr r7, [r3, #32] │ │ │ │ b bae50 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #20] │ │ │ │ udf #0 │ │ │ │ smlalbbeq r5, r5, r8, r2 @ │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - ldrheq r5, [r8], #108 @ 0x6c │ │ │ │ + ldrsheq r5, [r8], #108 @ 0x6c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r2, [pc, #96] @ bb05c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr r1, [pc, #92] @ bb060 │ │ │ │ @@ -130081,15 +130081,15 @@ │ │ │ │ udf #0 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #20] │ │ │ │ udf #0 │ │ │ │ smlalbbeq r4, r5, r8, pc @ │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, r7, lsl #9 │ │ │ │ - sbcseq r5, r8, r8, lsl #9 │ │ │ │ + sbcseq r5, r8, r8, asr #9 │ │ │ │ @ instruction: 0x000002b7 │ │ │ │ ldr r2, [r0, #20] │ │ │ │ ldr r3, [pc, #24] @ bb1d8 │ │ │ │ cmp r2, r3 │ │ │ │ beq bb1d0 │ │ │ │ bhi bb1d0 │ │ │ │ add r0, r0, #100 @ 0x64 │ │ │ │ @@ -130362,15 +130362,15 @@ │ │ │ │ add ip, sp, #36 @ 0x24 │ │ │ │ b bb568 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r4, [r5, #-212] @ 0xffffff2c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strheq r4, [r5, #-220] @ 0xffffff24 │ │ │ │ cmpeq r5, r4, lsr #26 │ │ │ │ - sbcseq r5, r8, r1 │ │ │ │ + sbcseq r5, r8, r1, asr #32 │ │ │ │ andeq r0, r0, r7, asr r2 │ │ │ │ andeq r0, r0, r7, lsr #4 │ │ │ │ @ instruction: 0x000002b3 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ sub sp, sp, #16 │ │ │ │ push {r4, lr} │ │ │ │ add ip, sp, #12 │ │ │ │ @@ -130448,15 +130448,15 @@ │ │ │ │ ldr lr, [r3, #60] @ 0x3c │ │ │ │ ldrb r2, [r2, #64] @ 0x40 │ │ │ │ b bb728 │ │ │ │ ldr r3, [pc, #8] @ bb768 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ bx lr │ │ │ │ - sbcseq r4, r8, r8, ror lr │ │ │ │ + ldrheq r4, [r8], #232 @ 0xe8 │ │ │ │ cmp r0, #68 @ 0x44 │ │ │ │ bhi bb794 │ │ │ │ ldr r3, [pc, #128] @ bb7fc │ │ │ │ sub r0, r0, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #61 @ 0x3d │ │ │ │ bhi bb7ac │ │ │ │ @@ -130485,15 +130485,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #10 │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ - sbcseq r4, r8, r1, asr sp │ │ │ │ + smullseq r4, r8, r1, sp │ │ │ │ ldr r3, [pc, #80] @ bb858 │ │ │ │ sub r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #15 │ │ │ │ bhi bb828 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ @@ -130508,15 +130508,15 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #32] @ bb868 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #28] @ bb86c │ │ │ │ bx lr │ │ │ │ mov r0, #464 @ 0x1d0 │ │ │ │ bx lr │ │ │ │ - sbcseq r4, r8, r3, lsl #26 │ │ │ │ + sbcseq r4, r8, r3, asr #26 │ │ │ │ ldrdeq r0, [r0], -r3 │ │ │ │ andeq r0, r0, lr, asr #3 │ │ │ │ andeq r0, r0, pc, asr #3 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ ldrdeq r0, [r0], -r2 │ │ │ │ sub r0, r0, #460 @ 0x1cc │ │ │ │ sub r0, r0, #2 │ │ │ │ @@ -130626,15 +130626,15 @@ │ │ │ │ bx lr │ │ │ │ sub r0, r0, #420 @ 0x1a4 │ │ │ │ cmp r0, #3 │ │ │ │ movhi r0, #0 │ │ │ │ movls r0, #1 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, sl, lsr #2 │ │ │ │ - sbcseq r4, r8, r7, lsl #23 │ │ │ │ + sbcseq r4, r8, r7, asr #23 │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ svccs 0x000003cf │ │ │ │ andeq r0, r0, r1, lsr #3 │ │ │ │ ldr ip, [pc, #68] @ bba8c │ │ │ │ ldr r2, [pc, #68] @ bba90 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ add ip, pc, ip │ │ │ │ @@ -130718,15 +130718,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r0, [r3, r2] │ │ │ │ pop {r4, pc} │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ strdeq r4, [r5, #-64] @ 0xffffffc0 │ │ │ │ andeq r0, r0, sl, lsl #5 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - sbcseq r4, r8, r0, asr sl │ │ │ │ + smullseq r4, r8, r0, sl │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr r1, [pc, #148] @ bbc44 │ │ │ │ ldr r2, [pc, #148] @ bbc48 │ │ │ │ cmp r3, r1 │ │ │ │ add r2, pc, r2 │ │ │ │ beq bbc14 │ │ │ │ bhi bbbf4 │ │ │ │ @@ -130761,15 +130761,15 @@ │ │ │ │ ldrb r0, [r0, r3, lsl #2] │ │ │ │ bx lr │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ cmpeq r5, r4, asr #8 │ │ │ │ - sbcseq r4, r8, ip, ror #19 │ │ │ │ + sbcseq r4, r8, ip, lsr #20 │ │ │ │ andeq r0, r0, pc, ror #2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr r2, [r1, #20] │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #124] @ bbcec │ │ │ │ @@ -130944,15 +130944,15 @@ │ │ │ │ bhi bbea0 │ │ │ │ ldr r2, [pc, #32] @ bbf38 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ moveq r0, #128 @ 0x80 │ │ │ │ movne r0, #2 │ │ │ │ bx lr │ │ │ │ - sbcseq r4, r8, pc, ror #13 │ │ │ │ + sbcseq r4, r8, pc, lsr #14 │ │ │ │ andeq r1, r0, r4, ror #31 │ │ │ │ andeq ip, r0, r9, lsl r0 │ │ │ │ andeq r8, r1, r0, lsr r1 │ │ │ │ andeq r1, r0, pc, lsl #20 │ │ │ │ ldr r2, [r0, #52] @ 0x34 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ mov r3, r0 │ │ │ │ @@ -130984,15 +130984,15 @@ │ │ │ │ bx lr │ │ │ │ ldrb r2, [r3, #64] @ 0x40 │ │ │ │ ldr r0, [r3, #60] @ 0x3c │ │ │ │ sub r0, r0, r2 │ │ │ │ bx lr │ │ │ │ mov r0, #4 │ │ │ │ bx lr │ │ │ │ - sbcseq r4, r8, ip, lsl r6 │ │ │ │ + sbcseq r4, r8, ip, asr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr ip, [pc, #416] @ bc184 │ │ │ │ ldr r1, [pc, #416] @ bc188 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -131151,15 +131151,15 @@ │ │ │ │ bl bc198 │ │ │ │ mov r1, #7 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ b bc1b4 │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrsbeq r4, [r8], #54 @ 0x36 │ │ │ │ + sbcseq r4, r8, r6, lsl r4 │ │ │ │ ldclgt 0, cr9, [pc] @ bc270 │ │ │ │ cmp r0, #31 │ │ │ │ mov r3, r0 │ │ │ │ bhi bc2d0 │ │ │ │ cmp r1, #3 │ │ │ │ movgt r2, #0 │ │ │ │ movle r2, #1 │ │ │ │ @@ -131403,15 +131403,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ bne bc600 │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #8] @ bc654 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ - sbcseq r3, r8, r8, asr #30 │ │ │ │ + sbcseq r3, r8, r8, lsl #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3} @ (str r3, [sp, #-4]!) │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4044] @ 0xfcc │ │ │ │ ldr ip, [pc, #320] @ bc7b4 │ │ │ │ mov r6, r0 │ │ │ │ @@ -131493,15 +131493,15 @@ │ │ │ │ bx lr │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ udf #0 │ │ │ │ smlalbbeq r3, r5, r0, r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - smulleq r3, r7, r0, r4 │ │ │ │ + ldrdeq r3, [r7], #64 @ 0x40 │ │ │ │ andeq r0, r1, r1 │ │ │ │ smlalbbeq r3, r5, r8, r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [r0, #12] │ │ │ │ @@ -132020,15 +132020,15 @@ │ │ │ │ ldrb r0, [r1, #5] │ │ │ │ bl bb758 │ │ │ │ b bce40 │ │ │ │ mov r0, #7 │ │ │ │ b bce40 │ │ │ │ mov r0, #160 @ 0xa0 │ │ │ │ b bce40 │ │ │ │ - sbcseq r3, r8, lr, lsr #17 │ │ │ │ + sbcseq r3, r8, lr, ror #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r2 │ │ │ │ @@ -132634,15 +132634,15 @@ │ │ │ │ bne bd89c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b bcb08 │ │ │ │ strheq r2, [r5, #-128] @ 0xffffff80 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r2, r8, r1, ror #30 │ │ │ │ + sbcseq r2, r8, r1, lsr #31 │ │ │ │ cmpeq r5, r4, ror r8 │ │ │ │ smlaltteq r2, r5, r4, r7 │ │ │ │ smlalbbeq r2, r5, r0, r7 │ │ │ │ cmpeq r5, r0, asr r7 │ │ │ │ cmpeq r5, r4, lsl r7 │ │ │ │ smlaltteq r2, r5, r4, r6 │ │ │ │ smlaltbeq r2, r5, r4, r6 │ │ │ │ @@ -132731,16 +132731,16 @@ │ │ │ │ b bda8c │ │ │ │ mov r7, #242 @ 0xf2 │ │ │ │ b bda8c │ │ │ │ mov r7, #328 @ 0x148 │ │ │ │ b bda8c │ │ │ │ ldr r7, [pc, #16] @ bdb24 │ │ │ │ b bda8c │ │ │ │ - ldrheq r2, [r8], #205 @ 0xcd │ │ │ │ - ldrheq r2, [r8], #205 @ 0xcd │ │ │ │ + ldrsheq r2, [r8], #205 @ 0xcd │ │ │ │ + ldrsheq r2, [r8], #205 @ 0xcd │ │ │ │ andeq r0, r0, r7, asr #2 │ │ │ │ andeq r0, r0, r6, asr #2 │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -133354,17 +133354,17 @@ │ │ │ │ add r0, r6, #56 @ 0x38 │ │ │ │ bl bdb28 │ │ │ │ b be36c │ │ │ │ mov r1, r5 │ │ │ │ add r0, r6, #36 @ 0x24 │ │ │ │ bl bdb28 │ │ │ │ b be36c │ │ │ │ - sbcseq r2, r8, sp, lsl #10 │ │ │ │ + sbcseq r2, r8, sp, asr #10 │ │ │ │ strdeq r1, [r5, #-220] @ 0xffffff24 │ │ │ │ - sbcseq r2, r8, r9, ror #8 │ │ │ │ + sbcseq r2, r8, r9, lsr #9 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #40] @ 0x28 │ │ │ │ ldr r6, [r0, #44] @ 0x2c │ │ │ │ @@ -133789,15 +133789,15 @@ │ │ │ │ b beb2c │ │ │ │ mov r0, r7 │ │ │ │ bl bea64 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r7 │ │ │ │ mov r7, r3 │ │ │ │ b beb2c │ │ │ │ - sbcseq r1, r8, r0, lsl ip │ │ │ │ + sbcseq r1, r8, r0, asr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ bl 17d6f4 │ │ │ │ bl b7308 │ │ │ │ @@ -133955,15 +133955,15 @@ │ │ │ │ ldr r3, [r5, #16] │ │ │ │ add r5, r5, #24 │ │ │ │ cmp r3, r5 │ │ │ │ bne bedc8 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ b bed40 │ │ │ │ - sbcseq r1, r8, r8, lsl #20 │ │ │ │ + sbcseq r1, r8, r8, asr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ mov r4, r0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -134552,15 +134552,15 @@ │ │ │ │ tst ip, #1 │ │ │ │ moveq ip, #1 │ │ │ │ orreq r2, r2, ip, lsl r0 │ │ │ │ ldreq r0, [sp] │ │ │ │ strbeq ip, [r0] │ │ │ │ streq r2, [r3, r1, lsl #2] │ │ │ │ bx lr │ │ │ │ - sbcseq r1, r8, r6, lsl r0 │ │ │ │ + sbcseq r1, r8, r6, asr r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r3, [pc, #1268] @ bfc98 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -134879,15 +134879,15 @@ │ │ │ │ str r5, [sp] │ │ │ │ bl bf6f4 │ │ │ │ b bfa78 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r5, r4, asr r8 │ │ │ │ cmpeq r5, r8, lsr r8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r0, r8, r5, asr pc │ │ │ │ + smullseq r0, r8, r5, pc @ │ │ │ │ cmpeq r5, ip, lsr #14 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ ldr r2, [pc, #112] @ bfd2c │ │ │ │ ldrb r3, [r0, #12] │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #10 │ │ │ │ @@ -134913,15 +134913,15 @@ │ │ │ │ bx lr │ │ │ │ cmp r3, #96 @ 0x60 │ │ │ │ bhi bfcf0 │ │ │ │ sub r3, r3, #89 @ 0x59 │ │ │ │ cmp r3, #5 │ │ │ │ bls bfcf0 │ │ │ │ b bb064 │ │ │ │ - sbcseq r0, r8, lr, ror #20 │ │ │ │ + sbcseq r0, r8, lr, lsr #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #956] @ c0108 │ │ │ │ mov r5, r1 │ │ │ │ @@ -135162,15 +135162,15 @@ │ │ │ │ mla r2, r0, r2, r4 │ │ │ │ ror r2, r2, #15 │ │ │ │ mul r4, r1, r2 │ │ │ │ b bfefc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltbeq r0, r5, r8, r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrsbeq r0, [r8], #149 @ 0x95 │ │ │ │ + sbcseq r0, r8, r5, lsl sl │ │ │ │ ldrbcs lr, [r4, pc, lsr #22] │ │ │ │ adcsgt sl, r2, #976 @ 0x3d0 │ │ │ │ @ instruction: 0x165667b1 │ │ │ │ @ instruction: 0x9e3779b1 │ │ │ │ strbhi ip, [fp, #2679]! @ 0xa77 │ │ │ │ @ instruction: 0x0145019c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -135889,28 +135889,28 @@ │ │ │ │ mov r6, r0 │ │ │ │ bcc c0be0 │ │ │ │ b c01e8 │ │ │ │ mov r3, r6 │ │ │ │ b c0b48 │ │ │ │ smlaltbeq pc, r4, ip, lr @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r0, r8, r4, ror #11 │ │ │ │ + sbcseq r0, r8, r4, lsr #12 │ │ │ │ @ instruction: 0x0144fe94 │ │ │ │ @ instruction: 0x165667b5 │ │ │ │ cmppeq r4, r8, lsl #28 @ p-variant is OBSOLETE │ │ │ │ strbhi ip, [fp, #2679]! @ 0xa77 │ │ │ │ strtcs r4, [r3], #-1064 @ 0xfffffbd8 │ │ │ │ bicvs r8, r8, pc, asr #12 │ │ │ │ @ instruction: 0x9e3779b1 │ │ │ │ strheq pc, [r4, #-200] @ 0xffffff38 @ │ │ │ │ @ instruction: 0x165667b9 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ @ instruction: 0x165667b2 │ │ │ │ @ instruction: 0x11a7ea09 │ │ │ │ - sbcseq r0, r8, lr, asr #4 │ │ │ │ + sbcseq r0, r8, lr, lsl #5 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ @ instruction: 0x165667b1 │ │ │ │ cmppeq r4, r0, lsl #14 @ p-variant is OBSOLETE │ │ │ │ sub sp, sp, #16 │ │ │ │ add ip, sp, #16 │ │ │ │ stmdb ip, {r0, r1, r2, r3} │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -136699,17 +136699,17 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl c11d0 │ │ │ │ cmp r0, #0 │ │ │ │ bne c1840 │ │ │ │ b c12b8 │ │ │ │ cmpeq r4, r8, ror sp │ │ │ │ - ldrsbeq pc, [r7], #68 @ 0x44 @ │ │ │ │ + sbcseq pc, r7, r4, lsl r5 @ │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ - sbcseq pc, r7, fp, ror #5 │ │ │ │ + sbcseq pc, r7, fp, lsr #6 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ b c125c │ │ │ │ ldr r2, [pc, #12] @ c193c │ │ │ │ ldr r1, [pc, #12] @ c1940 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ b 17ead0 │ │ │ │ @@ -137141,15 +137141,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldreq r1, [pc, #32] @ c200c │ │ │ │ moveq r2, ip │ │ │ │ beq c1f54 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r4, r4, lsl r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq lr, r7, r0, lsl #17 │ │ │ │ + sbcseq lr, r7, r0, asr #17 │ │ │ │ smlalbteq lr, r4, r8, r0 │ │ │ │ smlalbbeq lr, r4, ip, r0 │ │ │ │ cmpeq r4, ip, lsr #32 │ │ │ │ @ instruction: 0x000001bb │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -137430,15 +137430,15 @@ │ │ │ │ mov r2, #32 │ │ │ │ str r0, [sp, #8] │ │ │ │ b c23e8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r4, r4, lsl #26 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlalbbeq sp, r4, r0, ip │ │ │ │ - sbcseq lr, r7, r2, asr #7 │ │ │ │ + sbcseq lr, r7, r2, lsl #8 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #960] @ c2860 │ │ │ │ mov r6, r3 │ │ │ │ @@ -137682,17 +137682,17 @@ │ │ │ │ mov r1, #0 │ │ │ │ strd r0, [sp, #16] │ │ │ │ b c2764 │ │ │ │ cmpeq r4, r0, asr fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ - ldrsbeq lr, [r7], #26 │ │ │ │ - sbcseq lr, r7, r2, asr #3 │ │ │ │ - sbcseq lr, r7, sl, lsr #3 │ │ │ │ + sbcseq lr, r7, sl, lsl r2 │ │ │ │ + sbcseq lr, r7, r2, lsl #4 │ │ │ │ + sbcseq lr, r7, sl, ror #3 │ │ │ │ cmpeq r4, r4, ror #18 │ │ │ │ strheq sp, [r4, #-140] @ 0xffffff74 │ │ │ │ cmpeq r4, ip, lsr r8 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -137862,15 +137862,15 @@ │ │ │ │ ldreq r1, [pc, #36] @ c2b50 │ │ │ │ moveq r3, r6 │ │ │ │ moveq r2, r4 │ │ │ │ beq c2a78 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r4, r8, asr #14 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - smullseq sp, r7, r2, lr │ │ │ │ + ldrsbeq sp, [r7], #226 @ 0xe2 │ │ │ │ cmpeq r4, ip, lsl r6 │ │ │ │ smlaltbeq sp, r4, r8, r5 │ │ │ │ smlaltteq sp, r4, ip, r4 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -139722,15 +139722,15 @@ │ │ │ │ cmpeq r4, r8, asr #4 │ │ │ │ strdeq ip, [r4, #-16] │ │ │ │ cmpeq r4, ip, asr lr │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ andeq r0, r0, r6, ror #2 │ │ │ │ andeq r0, r0, r7, lsr #4 │ │ │ │ - ldrheq ip, [r7], #78 @ 0x4e │ │ │ │ + ldrsheq ip, [r7], #78 @ 0x4e │ │ │ │ ldrdeq r0, [r0], -r3 │ │ │ │ ldrdeq r0, [r0], -r6 │ │ │ │ strdeq r0, [r0], -r3 │ │ │ │ andeq r0, r0, r7, lsl #3 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ andeq r0, r0, sp, asr #3 │ │ │ │ @@ -140650,16 +140650,16 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltbeq sl, r4, ip, lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq lr, r0, r3, ror #31 │ │ │ │ cmpeq r4, r0, lsr #28 │ │ │ │ andeq r0, r0, r6, ror #2 │ │ │ │ strdeq sl, [r4, #-184] @ 0xffffff48 │ │ │ │ - ldrsbeq fp, [r7], #54 @ 0x36 │ │ │ │ - sbcseq fp, r7, lr, lsr #7 │ │ │ │ + sbcseq fp, r7, r6, lsl r4 │ │ │ │ + sbcseq fp, r7, lr, ror #7 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ @@ -141851,34 +141851,34 @@ │ │ │ │ b c63b4 │ │ │ │ cmpeq r4, r0, asr #10 │ │ │ │ cmpeq r4, r4, asr #10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq sl, [r4, #-68] @ 0xffffffbc │ │ │ │ ldrdeq r1, [r0], -r4 │ │ │ │ andeq r1, r0, r4, lsr r7 │ │ │ │ - sbcseq sl, r7, lr, ror ip │ │ │ │ + ldrheq sl, [r7], #206 @ 0xce │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - ldrheq sl, [r7], #156 @ 0x9c │ │ │ │ + ldrsheq sl, [r7], #156 @ 0x9c │ │ │ │ andeq r0, r0, pc, asr #2 │ │ │ │ - sbcseq sl, r7, r2, ror #8 │ │ │ │ + sbcseq sl, r7, r2, lsr #9 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ andeq lr, r0, r3, ror #31 │ │ │ │ - sbcseq sl, r7, lr, ror #3 │ │ │ │ + sbcseq sl, r7, lr, lsr #4 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xfffff006 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ ldrdeq r0, [r0], -r3 │ │ │ │ andeq r0, r0, r2, ror #2 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ - ldrsheq r9, [r7], #94 @ 0x5e │ │ │ │ + sbcseq r9, r7, lr, lsr r6 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - sbcseq r9, r7, r6, lsr r5 │ │ │ │ + sbcseq r9, r7, r6, ror r5 │ │ │ │ @ instruction: 0x000001ba │ │ │ │ @ instruction: 0x000001bd │ │ │ │ @ instruction: 0x000001b6 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ cmp r6, #32 │ │ │ │ mvnne sl, #0 │ │ │ │ ldr r4, [r2, #112] @ 0x70 │ │ │ │ @@ -143068,15 +143068,15 @@ │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne c7830 │ │ │ │ add sp, sp, #60 @ 0x3c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldrdeq r8, [r4, #-144] @ 0xffffff70 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r9, r7, r2, lsr r3 │ │ │ │ + sbcseq r9, r7, r2, ror r3 │ │ │ │ smlalbbeq r8, r4, ip, r9 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ cmpeq r4, r0, ror #16 │ │ │ │ @ instruction: 0x000001bb │ │ │ │ strdeq r8, [r4, #-112] @ 0xffffff90 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ cmpeq r4, ip, lsr #14 │ │ │ │ @@ -143170,15 +143170,15 @@ │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ str ip, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ b c7d70 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mrseq r8, SPSR_abt │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r8, r7, r0, asr #24 │ │ │ │ + sbcseq r8, r7, r0, lsl #25 │ │ │ │ cmpeq r4, r4, asr #4 │ │ │ │ ldr r3, [pc, #16] @ c7e50 │ │ │ │ mov r2, #1 │ │ │ │ ands r3, r3, r2, lsl r0 │ │ │ │ movne r0, #32 │ │ │ │ moveq r0, #64 @ 0x40 │ │ │ │ bx lr │ │ │ │ @@ -143523,24 +143523,24 @@ │ │ │ │ b c8278 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ smlalbbeq r8, r4, r4, r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r8, r7, r8, lsl fp │ │ │ │ + sbcseq r8, r7, r8, asr fp │ │ │ │ cmpeq r4, ip, asr r1 │ │ │ │ strheq r8, [r4, #-0] │ │ │ │ - sbcseq r8, r7, r6, lsr sl │ │ │ │ - smullseq r8, r7, r4, sl │ │ │ │ + sbcseq r8, r7, r6, ror sl │ │ │ │ + ldrsbeq r8, [r7], #164 @ 0xa4 │ │ │ │ ldrdeq r0, [r0], -r5 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ andeq r0, r0, lr, asr #3 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - sbcseq r8, r7, r1, ror r7 │ │ │ │ + ldrheq r8, [r7], #113 @ 0x71 │ │ │ │ cmpeq r4, r8, lsr sp │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, r3, lsl #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -143679,15 +143679,15 @@ │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ b c85ec │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r7, [r4, #-176] @ 0xffffff50 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlalbteq r7, r4, ip, sl │ │ │ │ - sbcseq r8, r7, r1, lsl r4 │ │ │ │ + sbcseq r8, r7, r1, asr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #1168] @ c8ad8 │ │ │ │ @@ -143983,15 +143983,15 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ smlaltbeq r7, r4, r8, r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r4, r4, ror r9 │ │ │ │ - sbcseq r8, r7, r9, asr r3 │ │ │ │ + smullseq r8, r7, r9, r3 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ andeq r0, r0, r5, lsl r1 │ │ │ │ cmpeq r4, ip, ror r8 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -144528,15 +144528,15 @@ │ │ │ │ ldrdeq r7, [r4, #-68] @ 0xffffffbc │ │ │ │ ldrdeq r7, [r4, #-64] @ 0xffffffc0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlalbbeq r7, r4, r4, r4 │ │ │ │ andeq r0, r0, r5, lsl r1 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, sp, asr #3 │ │ │ │ - sbcseq r7, r7, r3, asr #16 │ │ │ │ + sbcseq r7, r7, r3, lsl #17 │ │ │ │ muleq r0, r6, r1 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ands r3, r1, #2 │ │ │ │ @@ -144911,18 +144911,18 @@ │ │ │ │ and r0, r0, #1 │ │ │ │ sub r0, r0, #1 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ andeq r0, r0, r9, lsl #5 │ │ │ │ andeq r0, r4, r1, lsl #12 │ │ │ │ andeq r4, r0, lr │ │ │ │ - sbcseq r7, r7, fp, lsl r2 │ │ │ │ + sbcseq r7, r7, fp, asr r2 │ │ │ │ strcs sl, [r0], -r0 │ │ │ │ stmdaeq r2, {r0} │ │ │ │ - sbcseq r7, r7, sl, lsl #3 │ │ │ │ + sbcseq r7, r7, sl, asr #3 │ │ │ │ andeq r0, r0, r2, lsl r2 │ │ │ │ andeq r0, r0, r9, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, r0 │ │ │ │ @@ -145339,15 +145339,15 @@ │ │ │ │ str r2, [r6, #8] │ │ │ │ ldr r3, [r7, #4] │ │ │ │ udf #0 │ │ │ │ strdeq r6, [r4, #-92] @ 0xffffffa4 │ │ │ │ smlaltteq r6, r4, r4, r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0144659c │ │ │ │ - sbcseq r6, r7, pc, ror #31 │ │ │ │ + sbcseq r7, r7, pc, lsr #32 │ │ │ │ andeq r0, r0, r9, asr #2 │ │ │ │ andeq r0, r0, sl, ror #2 │ │ │ │ andeq r0, r0, r1, lsr #3 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -146197,17 +146197,17 @@ │ │ │ │ strb r2, [r4, #20] │ │ │ │ str r0, [r4, #12] │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r2, [pc, #12] @ cad84 │ │ │ │ add r2, pc, r2 │ │ │ │ b cad30 │ │ │ │ - strdeq r6, [r5], #224 @ 0xe0 │ │ │ │ - sbceq r4, r6, r4, asr #28 │ │ │ │ - sbcseq r0, r6, r4, ror #8 │ │ │ │ + sbceq r6, r5, r0, lsr pc │ │ │ │ + sbceq r4, r6, r4, lsl #29 │ │ │ │ + sbcseq r0, r6, r4, lsr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r5, [r2] │ │ │ │ ldr r4, [r1] │ │ │ │ mov r7, r2 │ │ │ │ @@ -146829,17 +146829,17 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ qdaddeq r5, ip, r4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r4, r4, lsr r0 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ cmpeq r4, ip, ror #24 │ │ │ │ - sbcseq r5, r7, r0, ror #13 │ │ │ │ + sbcseq r5, r7, r0, lsr #14 │ │ │ │ cmpeq r4, r0, ror sl │ │ │ │ - sbcseq r5, r7, r4, ror #8 │ │ │ │ + sbcseq r5, r7, r4, lsr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3792] @ 0xed0 │ │ │ │ ldr ip, [pc, #2576] @ cc190 │ │ │ │ sub sp, sp, #268 @ 0x10c │ │ │ │ mov fp, r2 │ │ │ │ @@ -147486,16 +147486,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ udf #0 │ │ │ │ cmpeq r4, r8, ror #16 │ │ │ │ cmpeq r4, r4, ror #16 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01444598 │ │ │ │ - strdeq r4, [r6], #8 │ │ │ │ - smullseq r5, r7, r8, r0 │ │ │ │ + sbceq r4, r6, r8, lsr r1 │ │ │ │ + ldrsbeq r5, [r7], #8 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ ldrb r3, [r0, #12] │ │ │ │ cmp r3, #4 │ │ │ │ bne cc200 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ cmp r3, #372 @ 0x174 │ │ │ │ bcs cc208 │ │ │ │ @@ -147534,15 +147534,15 @@ │ │ │ │ cmp r3, #8 │ │ │ │ bhi cc200 │ │ │ │ ldrsb r3, [ip, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ andeq r0, r0, sl, ror #2 │ │ │ │ andeq r0, r0, sl, lsl #5 │ │ │ │ - sbcseq r4, r7, r2, lsl r9 │ │ │ │ + sbcseq r4, r7, r2, asr r9 │ │ │ │ mov r2, r1 │ │ │ │ ldr r1, [pc] @ cc270 │ │ │ │ b bca98 │ │ │ │ andeq r0, r0, fp, lsl r1 │ │ │ │ mov r2, r1 │ │ │ │ mov r1, #142 @ 0x8e │ │ │ │ b bca98 │ │ │ │ @@ -147699,18 +147699,18 @@ │ │ │ │ b cc364 │ │ │ │ mov r7, #0 │ │ │ │ str r7, [sp, #12] │ │ │ │ str r7, [sp, #8] │ │ │ │ b cc2b8 │ │ │ │ str ip, [sp, #12] │ │ │ │ b cc37c │ │ │ │ - sbcseq r4, r7, r7, asr r8 │ │ │ │ - sbcseq r4, r7, r0, lsr #17 │ │ │ │ + smullseq r4, r7, r7, r8 │ │ │ │ + sbcseq r4, r7, r0, ror #17 │ │ │ │ andeq r0, r0, r9, ror #2 │ │ │ │ - sbcseq r4, r7, r1, asr #15 │ │ │ │ + sbcseq r4, r7, r1, lsl #16 │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ ldrb r3, [r1, #17] │ │ │ │ mov r2, r1 │ │ │ │ cmp r3, #32 │ │ │ │ beq cc520 │ │ │ │ mov r1, #396 @ 0x18c │ │ │ │ b bca98 │ │ │ │ @@ -147956,18 +147956,18 @@ │ │ │ │ cmp r0, #65536 @ 0x10000 │ │ │ │ sbcs r3, ip, #0 │ │ │ │ bcs cc89c │ │ │ │ b cc708 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r4, r4, ror #20 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrheq r4, [r7], #86 @ 0x56 │ │ │ │ + ldrsheq r4, [r7], #86 @ 0x56 │ │ │ │ cmpeq r4, r8, ror #18 │ │ │ │ - sbcseq r4, r7, lr, asr r4 │ │ │ │ - ldrheq r4, [r7], #62 @ 0x3e │ │ │ │ + smullseq r4, r7, lr, r4 │ │ │ │ + ldrsheq r4, [r7], #62 @ 0x3e │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3776] @ 0xec0 │ │ │ │ sub sp, sp, #284 @ 0x11c │ │ │ │ mov sl, r0 │ │ │ │ str r1, [r0, #4] │ │ │ │ @@ -148232,15 +148232,15 @@ │ │ │ │ add r8, r8, #20 │ │ │ │ b ccad0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlalbteq r3, r4, r4, r6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlaltbeq r3, r4, r4, r6 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ - sbcseq r4, r7, lr, lsr #3 │ │ │ │ + sbcseq r4, r7, lr, ror #3 │ │ │ │ @ instruction: 0xfffff006 │ │ │ │ @ instruction: 0x000001b7 │ │ │ │ cmpeq r4, r4, asr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -149634,15 +149634,15 @@ │ │ │ │ b ce1a8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r2, [r4, #-56] @ 0xffffffc8 │ │ │ │ smlalbteq r2, r4, r0, r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r4, r8, ror r3 │ │ │ │ andeq ip, r1, r4, lsr r4 │ │ │ │ - sbcseq r2, r7, r2, ror sp │ │ │ │ + ldrheq r2, [r7], #210 @ 0xd2 │ │ │ │ subeq r0, r0, r0, lsl #1 │ │ │ │ andeq r0, r1, r1 │ │ │ │ addeq r0, r0, r0, lsl #2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq ip, r0, r4, lsr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -149754,15 +149754,15 @@ │ │ │ │ movne r3, #1 │ │ │ │ strb r3, [sp, #16] │ │ │ │ b ce410 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlalbbeq r1, r4, ip, ip │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r4, r8, asr ip │ │ │ │ - sbcseq r2, r7, r8, asr #16 │ │ │ │ + sbcseq r2, r7, r8, lsl #17 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ cmpeq r4, r8, asr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ mov lr, r2 │ │ │ │ @@ -149978,15 +149978,15 @@ │ │ │ │ cmp r4, #0 │ │ │ │ beq ce7d8 │ │ │ │ add r5, r5, #4 │ │ │ │ b ce7a0 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ b ce83c │ │ │ │ - sbcseq r2, r7, r8, lsr r4 │ │ │ │ + sbcseq r2, r7, r8, ror r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ mov r4, r0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -150131,15 +150131,15 @@ │ │ │ │ str r6, [r0, #48] @ 0x30 │ │ │ │ str r7, [r0, #4] │ │ │ │ strb r9, [r0, #68] @ 0x44 │ │ │ │ str r5, [r0] │ │ │ │ str r0, [r8, #80] @ 0x50 │ │ │ │ ldr r6, [r5, r3, lsl #2] │ │ │ │ b ce910 │ │ │ │ - sbcseq r2, r7, r0, ror #4 │ │ │ │ + sbcseq r2, r7, r0, lsr #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #24] │ │ │ │ bics r3, r3, #262144 @ 0x40000 │ │ │ │ bne ceb6c │ │ │ │ @@ -150483,15 +150483,15 @@ │ │ │ │ b cf008 │ │ │ │ ldr r3, [r3, #48] @ 0x30 │ │ │ │ add r3, r3, #20 │ │ │ │ ldr r4, [r4, r3, lsl #2] │ │ │ │ cmp r4, #0 │ │ │ │ bne cefa0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbcseq r1, r7, r4, lsl #26 │ │ │ │ + sbcseq r1, r7, r4, asr #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3752] @ 0xea8 │ │ │ │ ldr r2, [pc, #2932] @ cfc04 │ │ │ │ sub sp, sp, #308 @ 0x134 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ @@ -151226,21 +151226,21 @@ │ │ │ │ udf #0 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ cmpeq r4, r4, ror #30 │ │ │ │ cmpeq r4, ip, asr #30 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ + sbcseq r1, r7, r4, ror sl │ │ │ │ sbcseq r1, r7, r4, lsr sl │ │ │ │ - ldrsheq r1, [r7], #148 @ 0x94 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - sbcseq r1, r7, r8, lsr #16 │ │ │ │ + sbcseq r1, r7, r8, ror #16 │ │ │ │ cmpeq r4, r0, lsr #20 │ │ │ │ - sbcseq r1, r7, r0, lsr #11 │ │ │ │ + sbcseq r1, r7, r0, ror #11 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #352] @ 0x160 │ │ │ │ ldr r5, [r4] │ │ │ │ @@ -151450,15 +151450,15 @@ │ │ │ │ bl b993c │ │ │ │ mov r1, r6 │ │ │ │ mov r0, fp │ │ │ │ bl bd34c │ │ │ │ mov r4, r6 │ │ │ │ ldr r2, [r7] │ │ │ │ b cfdbc │ │ │ │ - ldrheq r1, [r7], #0 │ │ │ │ + ldrsheq r1, [r7], #0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr ip, [pc, #1408] @ d052c │ │ │ │ mov fp, r3 │ │ │ │ ldr r3, [pc, #1404] @ d0530 │ │ │ │ @@ -151812,17 +151812,17 @@ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ bne d0044 │ │ │ │ b cffec │ │ │ │ cmpeq r4, r4, asr #32 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r4, r4, lsr #32 │ │ │ │ + ldrsheq r0, [r7], #210 @ 0xd2 │ │ │ │ ldrheq r0, [r7], #210 @ 0xd2 │ │ │ │ - sbcseq r0, r7, r2, ror sp │ │ │ │ - sbcseq r0, r7, r6, asr ip │ │ │ │ + smullseq r0, r7, r6, ip │ │ │ │ ldrdeq pc, [r3, #-200] @ 0xffffff38 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ @@ -152239,15 +152239,15 @@ │ │ │ │ str r3, [r5] │ │ │ │ bl b98cc │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ b d0bc0 │ │ │ │ - sbcseq r0, r7, r2, ror r2 │ │ │ │ + ldrheq r0, [r7], #34 @ 0x22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr ip, [pc, #576] @ d0e40 │ │ │ │ ldr r3, [pc, #576] @ d0e44 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -152392,15 +152392,15 @@ │ │ │ │ ldr r1, [r7, #56] @ 0x38 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r3, [r7, #28] │ │ │ │ b d0c58 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq pc, [r3, #-56] @ 0xffffffc8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r0, r7, r6, lsl #3 │ │ │ │ + sbcseq r0, r7, r6, asr #3 │ │ │ │ smlaltbeq pc, r3, r4, r2 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #1784] @ 0x6f8 │ │ │ │ ldr ip, [pc, #688] @ d1118 │ │ │ │ ldr r4, [r1, #20] │ │ │ │ @@ -153149,22 +153149,22 @@ │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ @ instruction: 0x0143ee90 │ │ │ │ andeq r0, r0, r1, asr r2 │ │ │ │ svcvc 0x00efffff │ │ │ │ svcvc 0x00f80000 │ │ │ │ @ instruction: 0x000002b2 │ │ │ │ cmpeq r3, r8, asr ip │ │ │ │ - sbcseq pc, r6, lr, lsr sl @ │ │ │ │ - sbcseq pc, r6, r6, lsr #20 │ │ │ │ + sbcseq pc, r6, lr, ror sl @ │ │ │ │ + sbcseq pc, r6, r6, ror #20 │ │ │ │ mvnsne r0, r1 │ │ │ │ - sbcseq pc, r6, r6, lsr #18 │ │ │ │ + sbcseq pc, r6, r6, ror #18 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ strpl r0, [r0], -r1 │ │ │ │ andeq r0, r0, r5, lsr #5 │ │ │ │ - ldrsbeq pc, [r6], #90 @ 0x5a @ │ │ │ │ + sbcseq pc, r6, sl, lsl r6 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ ldr r1, [pc, #748] @ d1d40 │ │ │ │ ldr r4, [r0, #352] @ 0x160 │ │ │ │ ldr r2, [pc, #744] @ d1d44 │ │ │ │ @@ -153963,16 +153963,16 @@ │ │ │ │ b d1e2c │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #48] @ 0x30 │ │ │ │ udf #0 │ │ │ │ smlalbbeq lr, r3, r0, r2 │ │ │ │ cmpeq r3, ip, ror r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq pc, r6, sl, ror #2 │ │ │ │ - sbcseq pc, r6, lr, ror #1 │ │ │ │ + sbcseq pc, r6, sl, lsr #3 │ │ │ │ + sbcseq pc, r6, lr, lsr #2 │ │ │ │ cmpeq r3, r8, lsl r0 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ @@ -155398,15 +155398,15 @@ │ │ │ │ tst r0, r7 │ │ │ │ and r3, r0, #-2147483648 @ 0x80000000 │ │ │ │ beq d3d00 │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r5, r6 │ │ │ │ bne d3d10 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbcseq sp, r6, sl, asr r4 │ │ │ │ + smullseq sp, r6, sl, r4 │ │ │ │ svcvc 0x00800000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ @@ -155565,15 +155565,15 @@ │ │ │ │ tst r0, r8 │ │ │ │ and r3, r0, #-2147483648 @ 0x80000000 │ │ │ │ streq r3, [r4, r6, lsl #3] │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r5, r6 │ │ │ │ bne d3fac │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - sbcseq sp, r6, sl, lsl r2 │ │ │ │ + sbcseq sp, r6, sl, asr r2 │ │ │ │ svcvc 0x00800000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ @@ -155723,15 +155723,15 @@ │ │ │ │ tst r0, r8 │ │ │ │ and r3, r0, #-2147483648 @ 0x80000000 │ │ │ │ streq r3, [r4, r6, lsl #3] │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r5, r6 │ │ │ │ bne d4224 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - smullseq ip, r6, lr, pc @ │ │ │ │ + ldrsbeq ip, [r6], #254 @ 0xfe │ │ │ │ svcvc 0x00800000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r7, r3 │ │ │ │ ldr r3, [pc, #476] @ d4454 │ │ │ │ @@ -155851,15 +155851,15 @@ │ │ │ │ subs r0, r0, #0 │ │ │ │ movne r0, #1 │ │ │ │ bl 3a604 <__aeabi_ui2f@plt> │ │ │ │ cmp r9, #0 │ │ │ │ beq d4404 │ │ │ │ bl 179a7c │ │ │ │ b d4408 │ │ │ │ - sbcseq ip, r6, r2, asr sp │ │ │ │ + smullseq ip, r6, r2, sp │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ cmp r2, #32 │ │ │ │ ldr r6, [sp, #40] @ 0x28 │ │ │ │ @@ -156004,15 +156004,15 @@ │ │ │ │ ldr r3, [r7] │ │ │ │ ldrd r0, [r3, fp] │ │ │ │ bl 39fc8 <__aeabi_l2f@plt> │ │ │ │ cmp r9, #0 │ │ │ │ beq d4670 │ │ │ │ bl 179a7c │ │ │ │ b d4674 │ │ │ │ - sbcseq ip, r6, lr, asr fp │ │ │ │ + smullseq ip, r6, lr, fp │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ cmp r2, #32 │ │ │ │ ldr r6, [sp, #40] @ 0x28 │ │ │ │ @@ -156154,15 +156154,15 @@ │ │ │ │ ldr r3, [r7] │ │ │ │ ldrd r0, [r3, fp] │ │ │ │ bl 3b4bc <__aeabi_ul2f@plt> │ │ │ │ cmp r9, #0 │ │ │ │ beq d48c8 │ │ │ │ bl 179a7c │ │ │ │ b d48cc │ │ │ │ - sbcseq ip, r6, sl, lsl r9 │ │ │ │ + sbcseq ip, r6, sl, asr r9 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #12 │ │ │ │ cmp r2, #32 │ │ │ │ @@ -156580,15 +156580,15 @@ │ │ │ │ strd r6, [ip, #8] │ │ │ │ strd r4, [ip, #16] │ │ │ │ strd sl, [ip, #24] │ │ │ │ strd r0, [ip, #40] @ 0x28 │ │ │ │ strd r2, [ip, #48] @ 0x30 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - sbcseq ip, r6, r6, lsl r2 │ │ │ │ + sbcseq ip, r6, r6, asr r2 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bhi d5094 │ │ │ │ ldr r3, [pc, #256] @ d50d0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr ip, [r2] │ │ │ │ @@ -156650,15 +156650,15 @@ │ │ │ │ ldrd sl, [r1] │ │ │ │ strd r8, [r0] │ │ │ │ strd sl, [r0, #32] │ │ │ │ strd r6, [r0, #8] │ │ │ │ strd r4, [r0, #16] │ │ │ │ strd r2, [r0, #24] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - sbcseq ip, r6, sl, ror r0 │ │ │ │ + ldrheq ip, [r6], #10 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi d5190 │ │ │ │ ldr r3, [pc, #216] @ d51c0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -156710,15 +156710,15 @@ │ │ │ │ ldrd r4, [r1] │ │ │ │ ldrd r2, [r3] │ │ │ │ strd r6, [r0] │ │ │ │ strd r8, [r0, #8] │ │ │ │ strd r4, [r0, #16] │ │ │ │ strd r2, [r0, #24] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - sbcseq fp, r6, r2, lsl #31 │ │ │ │ + sbcseq fp, r6, r2, asr #31 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub sp, sp, #108 @ 0x6c │ │ │ │ bhi d5488 │ │ │ │ ldr r3, [pc, #996] @ d55c0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -156966,15 +156966,15 @@ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ strd r8, [r0, #112] @ 0x70 │ │ │ │ strd r2, [r0, #80] @ 0x50 │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ strd r2, [r0, #120] @ 0x78 │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - sbcseq fp, r6, lr, lsr #29 │ │ │ │ + sbcseq fp, r6, lr, ror #29 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi d56f4 │ │ │ │ ldr ip, [pc, #380] @ d5754 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -157067,15 +157067,15 @@ │ │ │ │ subs r2, r4, lr │ │ │ │ sbc r5, r7, r6 │ │ │ │ cmp r1, r3 │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r5, [r0, #4] │ │ │ │ bne d5714 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - ldrsbeq fp, [r6], #162 @ 0xa2 │ │ │ │ + sbcseq fp, r6, r2, lsl fp │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d5868 │ │ │ │ ldr ip, [pc, #340] @ d58c0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -157158,15 +157158,15 @@ │ │ │ │ movcc ip, #1 │ │ │ │ movcs ip, #0 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r6, [r0, #4] │ │ │ │ bne d588c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq fp, r6, lr, asr r9 │ │ │ │ + smullseq fp, r6, lr, r9 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d59c8 │ │ │ │ ldr ip, [pc, #328] @ d5a20 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -157246,15 +157246,15 @@ │ │ │ │ orr r2, r2, lr, lsr r3 │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r5, [r0, #4] │ │ │ │ bne d59e0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq fp, r6, r2, lsl r8 │ │ │ │ + sbcseq fp, r6, r2, asr r8 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi d5b58 │ │ │ │ ldr ip, [pc, #408] @ d5bd0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -157354,15 +157354,15 @@ │ │ │ │ add r6, r6, #1 │ │ │ │ orr r3, ip, r4, lsr lr │ │ │ │ cmp r1, r6 │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne d5b70 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - ldrsbeq fp, [r6], #98 @ 0x62 │ │ │ │ + sbcseq fp, r6, r2, lsl r7 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi d5d0c │ │ │ │ ldr ip, [pc, #412] @ d5d84 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -157463,15 +157463,15 @@ │ │ │ │ add r6, r6, #1 │ │ │ │ orr r3, ip, r4, lsl lr │ │ │ │ cmp r1, r6 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d5d24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - sbcseq fp, r6, r2, asr #10 │ │ │ │ + sbcseq fp, r6, r2, lsl #11 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d5e9c │ │ │ │ ldr ip, [pc, #360] @ d5f04 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -157559,15 +157559,15 @@ │ │ │ │ orr r2, r2, r6 │ │ │ │ sbc r2, r2, r5, lsr #1 │ │ │ │ cmp r1, lr │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d5ec0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq fp, r6, lr, lsr #7 │ │ │ │ + sbcseq fp, r6, lr, ror #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r6, [r1] │ │ │ │ mov r5, r0 │ │ │ │ lsl r0, r6, #24 │ │ │ │ @@ -157782,15 +157782,15 @@ │ │ │ │ ldrd r0, [r6] │ │ │ │ bl 3b018 <__aeabi_uldivmod@plt> │ │ │ │ cmp r6, r5 │ │ │ │ str r2, [r4, #8]! │ │ │ │ str r3, [r4, #4] │ │ │ │ bne d6250 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbcseq fp, r6, r6, lsr r0 │ │ │ │ + sbcseq fp, r6, r6, ror r0 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d6380 │ │ │ │ ldr ip, [pc, #320] @ d63d8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -157868,15 +157868,15 @@ │ │ │ │ movcc ip, r5 │ │ │ │ movcc r2, r4 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0] │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d63a0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrsheq sl, [r6], #226 @ 0xe2 │ │ │ │ + sbcseq sl, r6, r2, lsr pc │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d64d8 │ │ │ │ ldr ip, [pc, #320] @ d6530 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -157954,15 +157954,15 @@ │ │ │ │ movcc ip, r5 │ │ │ │ movcc r2, r4 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0] │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d64f8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrheq sl, [r6], #218 @ 0xda │ │ │ │ + ldrsheq sl, [r6], #218 @ 0xda │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d6644 │ │ │ │ ldr ip, [pc, #332] @ d6694 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158043,15 +158043,15 @@ │ │ │ │ mvncc lr, #0 │ │ │ │ movcs lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d6660 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r6, r2, lsl #25 │ │ │ │ + sbcseq sl, r6, r2, asr #25 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d67a8 │ │ │ │ ldr ip, [pc, #332] @ d67f8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158132,15 +158132,15 @@ │ │ │ │ mvncc lr, #0 │ │ │ │ movcs lr, #0 │ │ │ │ str lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d67c4 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r6, lr, lsr fp │ │ │ │ + sbcseq sl, r6, lr, ror fp │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d6918 │ │ │ │ ldr ip, [pc, #348] @ d696c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158225,15 +158225,15 @@ │ │ │ │ mvncc lr, #0 │ │ │ │ movcs lr, #0 │ │ │ │ cmp r3, r1 │ │ │ │ strh lr, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ bne d6938 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsheq sl, [r6], #154 @ 0x9a │ │ │ │ + sbcseq sl, r6, sl, lsr sl │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d6a80 │ │ │ │ ldr ip, [pc, #332] @ d6ad0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158314,15 +158314,15 @@ │ │ │ │ movcc lr, #1 │ │ │ │ movcs lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d6a9c │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r6, r6, lsr #17 │ │ │ │ + sbcseq sl, r6, r6, ror #17 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d6be8 │ │ │ │ ldr ip, [pc, #360] @ d6c50 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158410,15 +158410,15 @@ │ │ │ │ adds r3, r3, ip │ │ │ │ adc r2, r4, r2, lsr #1 │ │ │ │ cmp r1, lr │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d6c0c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq sl, r6, r2, ror #14 │ │ │ │ + sbcseq sl, r6, r2, lsr #15 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d6d64 │ │ │ │ ldr ip, [pc, #332] @ d6db4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158499,15 +158499,15 @@ │ │ │ │ mvncs lr, #0 │ │ │ │ movcc lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d6d80 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r6, r2, lsl #12 │ │ │ │ + sbcseq sl, r6, r2, asr #12 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d6ec8 │ │ │ │ ldr ip, [pc, #332] @ d6f18 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158588,15 +158588,15 @@ │ │ │ │ mvncs lr, #0 │ │ │ │ movcc lr, #0 │ │ │ │ str lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d6ee4 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrheq sl, [r6], #78 @ 0x4e │ │ │ │ + ldrsheq sl, [r6], #78 @ 0x4e │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d7038 │ │ │ │ ldr ip, [pc, #348] @ d708c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158681,15 +158681,15 @@ │ │ │ │ mvncs lr, #0 │ │ │ │ movcc lr, #0 │ │ │ │ cmp r3, r1 │ │ │ │ strh lr, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ bne d7058 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r6, sl, ror r3 │ │ │ │ + ldrheq sl, [r6], #58 @ 0x3a │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d71a0 │ │ │ │ ldr ip, [pc, #332] @ d71f0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158770,15 +158770,15 @@ │ │ │ │ movcs lr, #1 │ │ │ │ movcc lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d71bc │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r6, r6, lsr #4 │ │ │ │ + sbcseq sl, r6, r6, ror #4 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi d72d0 │ │ │ │ ldr ip, [pc, #288] @ d7328 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158848,15 +158848,15 @@ │ │ │ │ cmp r1, lr │ │ │ │ bne d72e4 │ │ │ │ pop {r4, pc} │ │ │ │ mvn r3, #0 │ │ │ │ b d72bc │ │ │ │ mvn r3, #0 │ │ │ │ b d7304 │ │ │ │ - sbcseq sl, r6, r2, ror #1 │ │ │ │ + sbcseq sl, r6, r2, lsr #2 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d744c │ │ │ │ ldr ip, [pc, #360] @ d74a8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158944,15 +158944,15 @@ │ │ │ │ tst r3, #1 │ │ │ │ beq d7470 │ │ │ │ str r2, [r0, r5, lsl #3] │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r1, r5 │ │ │ │ bne d7460 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r9, r6, sl, asr #31 │ │ │ │ + sbcseq sl, r6, sl │ │ │ │ cmp r2, #32 │ │ │ │ bhi d7580 │ │ │ │ ldr ip, [pc, #264] @ d75c4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi d7554 │ │ │ │ @@ -159015,15 +159015,15 @@ │ │ │ │ orr r3, r3, r2, lsl #30 │ │ │ │ cmp ip, r1 │ │ │ │ lsr r2, r2, #2 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d759c │ │ │ │ bx lr │ │ │ │ - sbcseq r9, r6, lr, ror #28 │ │ │ │ + sbcseq r9, r6, lr, lsr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -159116,15 +159116,15 @@ │ │ │ │ mov r2, r0 │ │ │ │ mov r3, r1 │ │ │ │ cmp r6, r5 │ │ │ │ str r2, [r4, #8]! │ │ │ │ str r3, [r4, #4] │ │ │ │ bne d7720 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbcseq r9, r6, sl, asr sp │ │ │ │ + smullseq r9, r6, sl, sp │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d7854 │ │ │ │ ldr ip, [pc, #324] @ d78b4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -159203,15 +159203,15 @@ │ │ │ │ mvnne r3, #0 │ │ │ │ movne r2, r3 │ │ │ │ cmp r1, ip │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d7874 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsheq r9, [r6], #186 @ 0xba │ │ │ │ + sbcseq r9, r6, sl, lsr ip │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d7984 │ │ │ │ ldr ip, [pc, #284] @ d79e8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -159280,15 +159280,15 @@ │ │ │ │ movcc r3, #1 │ │ │ │ movcs r3, #0 │ │ │ │ cmp lr, r1 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r6, [r0, #4] │ │ │ │ bne d79ac │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrheq r9, [r6], #174 @ 0xae │ │ │ │ + ldrsheq r9, [r6], #174 @ 0xae │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d7b28 │ │ │ │ ldr ip, [pc, #400] @ d7b90 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -159386,15 +159386,15 @@ │ │ │ │ ldr r5, [r4, #4] │ │ │ │ cmp r3, lr │ │ │ │ sbcs r6, r2, r5 │ │ │ │ bcc d7b50 │ │ │ │ subs r3, r3, lr │ │ │ │ sbc r2, r2, r5 │ │ │ │ b d7b58 │ │ │ │ - sbcseq r9, r6, sl, lsr #19 │ │ │ │ + sbcseq r9, r6, sl, ror #19 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d7cec │ │ │ │ ldr ip, [pc, #428] @ d7d54 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -159499,15 +159499,15 @@ │ │ │ │ ldr r5, [r4, #4] │ │ │ │ cmp r3, lr │ │ │ │ sbcs r6, r2, r5 │ │ │ │ blt d7d14 │ │ │ │ subs r3, r3, lr │ │ │ │ sbc r2, r2, r5 │ │ │ │ b d7d1c │ │ │ │ - sbcseq r9, r6, r2, lsr #16 │ │ │ │ + sbcseq r9, r6, r2, ror #16 │ │ │ │ cmp r2, #32 │ │ │ │ bhi d7e24 │ │ │ │ ldr ip, [pc, #232] @ d7e50 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi d7dfc │ │ │ │ @@ -159562,15 +159562,15 @@ │ │ │ │ sub r2, r2, #8 │ │ │ │ ldr ip, [r2, #8]! │ │ │ │ strb ip, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d7e38 │ │ │ │ bx lr │ │ │ │ - sbcseq r9, r6, r2, lsl #13 │ │ │ │ + sbcseq r9, r6, r2, asr #13 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d7f54 │ │ │ │ ldr ip, [pc, #284] @ d7f84 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -159639,15 +159639,15 @@ │ │ │ │ sub r1, r1, #8 │ │ │ │ sub r3, r3, #8 │ │ │ │ ldrd r4, [r3, #8]! │ │ │ │ cmp r3, r1 │ │ │ │ strd r4, [r0, #8]! │ │ │ │ bne d7f70 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r9, r6, r2, lsr #11 │ │ │ │ + sbcseq r9, r6, r2, ror #11 │ │ │ │ cmp r2, #32 │ │ │ │ bhi d8054 │ │ │ │ ldr ip, [pc, #232] @ d8080 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi d802c │ │ │ │ @@ -159702,15 +159702,15 @@ │ │ │ │ sub r2, r2, #8 │ │ │ │ ldr ip, [r2, #8]! │ │ │ │ str ip, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d8068 │ │ │ │ bx lr │ │ │ │ - smullseq r9, r6, r2, r4 │ │ │ │ + ldrsbeq r9, [r6], #66 @ 0x42 │ │ │ │ cmp r2, #32 │ │ │ │ bhi d815c │ │ │ │ ldr ip, [pc, #252] @ d8190 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi d8130 │ │ │ │ @@ -159770,15 +159770,15 @@ │ │ │ │ sub r3, r3, #8 │ │ │ │ ldr ip, [r3, #8]! │ │ │ │ strh ip, [r0, r2] │ │ │ │ cmp r3, r1 │ │ │ │ add r2, r2, #8 │ │ │ │ bne d8178 │ │ │ │ bx lr │ │ │ │ - ldrheq r9, [r6], #54 @ 0x36 │ │ │ │ + ldrsheq r9, [r6], #54 @ 0x36 │ │ │ │ cmp r2, #32 │ │ │ │ bhi d826c │ │ │ │ ldr ip, [pc, #248] @ d829c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi d8240 │ │ │ │ @@ -159837,15 +159837,15 @@ │ │ │ │ ldrb r2, [ip, #8]! │ │ │ │ and r2, r2, #1 │ │ │ │ strb r2, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d8280 │ │ │ │ bx lr │ │ │ │ - sbcseq r9, r6, r6, asr #5 │ │ │ │ + sbcseq r9, r6, r6, lsl #6 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ bhi d83d4 │ │ │ │ ldr ip, [pc, #400] @ d8444 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -159943,15 +159943,15 @@ │ │ │ │ orr r3, r3, r7, lsr r2 │ │ │ │ cmp r1, ip │ │ │ │ and r3, r3, r8 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str lr, [r0, #4] │ │ │ │ bne d83f8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldrsbeq r9, [r6], #22 │ │ │ │ + sbcseq r9, r6, r6, lsl r2 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ bhi d857c │ │ │ │ ldr ip, [pc, #400] @ d85ec │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160049,15 +160049,15 @@ │ │ │ │ orr r3, r3, r7, lsr r2 │ │ │ │ cmp r1, ip │ │ │ │ orr r3, r3, r8 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str lr, [r0, #4] │ │ │ │ bne d85a0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbcseq r9, r6, lr, asr #32 │ │ │ │ + sbcseq r9, r6, lr, lsl #1 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi d8724 │ │ │ │ ldr ip, [pc, #400] @ d8794 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160155,15 +160155,15 @@ │ │ │ │ ldr r2, [r4, #4] │ │ │ │ cmp r1, ip │ │ │ │ and r3, r3, r2 │ │ │ │ str lr, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne d8748 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbcseq r8, r6, r6, asr #29 │ │ │ │ + sbcseq r8, r6, r6, lsl #30 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi d88cc │ │ │ │ ldr ip, [pc, #400] @ d893c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160261,15 +160261,15 @@ │ │ │ │ ldr r2, [r4, #4] │ │ │ │ cmp r1, ip │ │ │ │ orr r3, r3, r2 │ │ │ │ str lr, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne d88f0 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbcseq r8, r6, lr, lsr sp │ │ │ │ + sbcseq r8, r6, lr, ror sp │ │ │ │ cmp r2, #32 │ │ │ │ bhi d8a0c │ │ │ │ ldr ip, [pc, #244] @ d8a44 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi d89e4 │ │ │ │ @@ -160327,15 +160327,15 @@ │ │ │ │ push {r4, r5} │ │ │ │ ldrd r4, [r3, #8]! │ │ │ │ cmp r3, r1 │ │ │ │ strd r4, [r0, #8]! │ │ │ │ bne d8a2c │ │ │ │ pop {r4, r5} │ │ │ │ bx lr │ │ │ │ - ldrheq r8, [r6], #186 @ 0xba │ │ │ │ + ldrsheq r8, [r6], #186 @ 0xba │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi d8b38 │ │ │ │ ldr ip, [pc, #296] @ d8b84 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160407,15 +160407,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ cmp r1, r3 │ │ │ │ eor r2, r2, r4 │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d8b58 │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r8, r6, lr, asr #21 │ │ │ │ + sbcseq r8, r6, lr, lsl #22 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi d8c78 │ │ │ │ ldr ip, [pc, #296] @ d8cc4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160487,15 +160487,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ str r3, [r0, #8]! │ │ │ │ sbc ip, ip, r4 │ │ │ │ cmp r2, r1 │ │ │ │ str ip, [r0, #4] │ │ │ │ bne d8c98 │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r8, r6, lr, lsr #19 │ │ │ │ + sbcseq r8, r6, lr, ror #19 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi d8dbc │ │ │ │ ldr ip, [pc, #300] @ d8e08 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160568,15 +160568,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ str r3, [r0, #8]! │ │ │ │ sbc ip, ip, r4 │ │ │ │ cmp r1, r2 │ │ │ │ str ip, [r0, #4] │ │ │ │ bne d8ddc │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r8, r6, lr, lsl #17 │ │ │ │ + sbcseq r8, r6, lr, asr #17 │ │ │ │ cmp r2, #32 │ │ │ │ bhi d8f0c │ │ │ │ ldr ip, [pc, #332] @ d8f68 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi d8ed4 │ │ │ │ @@ -160656,15 +160656,15 @@ │ │ │ │ movge r2, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne d8f2c │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - sbcseq r8, r6, lr, ror #14 │ │ │ │ + sbcseq r8, r6, lr, lsr #15 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi d9064 │ │ │ │ ldr ip, [pc, #316] @ d90bc │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160741,15 +160741,15 @@ │ │ │ │ add ip, ip, #1 │ │ │ │ orrpl r2, r2, lr, asr r7 │ │ │ │ add r0, r0, #8 │ │ │ │ cmp r1, ip │ │ │ │ stm r0, {r2, r5} │ │ │ │ bne d907c │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbcseq r8, r6, sl, lsr #12 │ │ │ │ + sbcseq r8, r6, sl, ror #12 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d91c8 │ │ │ │ ldr ip, [pc, #332] @ d9220 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160830,15 +160830,15 @@ │ │ │ │ orr r2, r2, lr, lsr r3 │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ str r5, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d91e0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrsheq r8, [r6], #70 @ 0x46 │ │ │ │ + sbcseq r8, r6, r6, lsr r5 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d9360 │ │ │ │ ldr ip, [pc, #400] @ d93c8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160936,15 +160936,15 @@ │ │ │ │ orr r2, r2, r6 │ │ │ │ sbc r2, r2, r5, asr #1 │ │ │ │ cmp r1, lr │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d9384 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrheq r8, [r6], #50 @ 0x32 │ │ │ │ + ldrsheq r8, [r6], #50 @ 0x32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -161031,15 +161031,15 @@ │ │ │ │ ldrd r0, [r6] │ │ │ │ bl 3ad48 <__aeabi_ldivmod@plt> │ │ │ │ cmp r6, r5 │ │ │ │ str r2, [r4, #8]! │ │ │ │ str r3, [r4, #4] │ │ │ │ bne d9514 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbcseq r8, r6, r6, lsl r2 │ │ │ │ + sbcseq r8, r6, r6, asr r2 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi d9638 │ │ │ │ ldr ip, [pc, #296] @ d9684 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161111,15 +161111,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ cmp r1, r3 │ │ │ │ orr r2, r2, r4 │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d9658 │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r8, r6, lr, asr #1 │ │ │ │ + sbcseq r8, r6, lr, lsl #2 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d978c │ │ │ │ ldr ip, [pc, #328] @ d97e4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161199,15 +161199,15 @@ │ │ │ │ orr r3, r3, r2, lsr r5 │ │ │ │ lsl r2, r2, ip │ │ │ │ cmp lr, r1 │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne d97b0 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r7, r6, lr, lsr #31 │ │ │ │ + sbcseq r7, r6, lr, ror #31 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d98f8 │ │ │ │ ldr ip, [pc, #340] @ d9950 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161290,15 +161290,15 @@ │ │ │ │ orr r3, r3, r2, lsr r5 │ │ │ │ lsl r2, r2, ip │ │ │ │ cmp lr, r1 │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne d991c │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r7, r6, lr, ror #28 │ │ │ │ + sbcseq r7, r6, lr, lsr #29 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ cmp r2, #32 │ │ │ │ bhi d9a38 │ │ │ │ ldr ip, [pc, #272] @ d9a78 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161364,15 +161364,15 @@ │ │ │ │ mvn ip, ip │ │ │ │ mvn r2, r2 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d9a54 │ │ │ │ bx lr │ │ │ │ - sbcseq r7, r6, r2, lsr #26 │ │ │ │ + sbcseq r7, r6, r2, ror #26 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi d9b7c │ │ │ │ ldr ip, [pc, #320] @ d9bd0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161450,15 +161450,15 @@ │ │ │ │ rsbs r3, r3, #0 │ │ │ │ rsc ip, ip, #0 │ │ │ │ cmp r1, r2 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str ip, [r0, #4] │ │ │ │ bne d9ba0 │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r7, r6, sl, lsl ip │ │ │ │ + sbcseq r7, r6, sl, asr ip │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d9cd8 │ │ │ │ ldr ip, [pc, #324] @ d9d2c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161537,15 +161537,15 @@ │ │ │ │ moveq r3, #0 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0, r2, lsl #3] │ │ │ │ add r2, r2, #1 │ │ │ │ cmp r1, r2 │ │ │ │ bne d9cf4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r7, r6, r2, ror #21 │ │ │ │ + sbcseq r7, r6, r2, lsr #22 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d9e34 │ │ │ │ ldr ip, [pc, #324] @ d9e88 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161624,15 +161624,15 @@ │ │ │ │ moveq r3, #0 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0, r2, lsl #3] │ │ │ │ add r2, r2, #1 │ │ │ │ cmp r1, r2 │ │ │ │ bne d9e50 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r7, r6, r6, lsr #19 │ │ │ │ + sbcseq r7, r6, r6, ror #19 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d9f98 │ │ │ │ ldr ip, [pc, #336] @ d9ff0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161714,15 +161714,15 @@ │ │ │ │ moveq r3, #0 │ │ │ │ rsb r3, r3, #0 │ │ │ │ cmp r1, r2 │ │ │ │ strh r3, [r0, lr] │ │ │ │ add lr, lr, #8 │ │ │ │ bne d9fb8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r7, r6, sl, ror #16 │ │ │ │ + sbcseq r7, r6, sl, lsr #17 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi da0f4 │ │ │ │ ldr ip, [pc, #316] @ da144 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161799,15 +161799,15 @@ │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ strb r2, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne da110 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r7, r6, r2, lsr #14 │ │ │ │ + sbcseq r7, r6, r2, ror #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr lr, [pc, #624] @ da3d0 │ │ │ │ ldr ip, [pc, #624] @ da3d4 │ │ │ │ add lr, pc, lr │ │ │ │ @@ -161964,15 +161964,15 @@ │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [r2, #4] │ │ │ │ bne da2e0 │ │ │ │ b da1d8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01435e98 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r7, r6, r2, asr #11 │ │ │ │ + sbcseq r7, r6, r2, lsl #12 │ │ │ │ cmpeq r3, r8, lsl lr │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi da4d0 │ │ │ │ ldr ip, [pc, #308] @ da528 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -162048,15 +162048,15 @@ │ │ │ │ add r2, r2, #8 │ │ │ │ add r3, r3, r5 │ │ │ │ cmp r1, r2 │ │ │ │ str r6, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne da4f0 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbcseq r7, r6, r6, ror r3 │ │ │ │ + ldrheq r7, [r6], #54 @ 0x36 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi da69c │ │ │ │ ldr ip, [pc, #500] @ da734 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -162179,15 +162179,15 @@ │ │ │ │ subs ip, ip, r9 │ │ │ │ sbc r3, r7, r3 │ │ │ │ cmp r1, lr │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne da6d0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - sbcseq r7, r6, sl, asr #4 │ │ │ │ + sbcseq r7, r6, sl, lsl #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -162309,15 +162309,15 @@ │ │ │ │ beq da8dc │ │ │ │ teq sl, r6 │ │ │ │ bpl da8dc │ │ │ │ adds r1, r7, r2 │ │ │ │ mov r7, r1 │ │ │ │ adc r6, r6, r3 │ │ │ │ b da8e4 │ │ │ │ - sbcseq r7, r6, sl, asr #32 │ │ │ │ + sbcseq r7, r6, sl, lsl #1 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi daa40 │ │ │ │ ldr ip, [pc, #324] @ daa98 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -162396,15 +162396,15 @@ │ │ │ │ movlt ip, r5 │ │ │ │ movlt r2, r4 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0] │ │ │ │ str r2, [r0, #4] │ │ │ │ bne daa60 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r6, r6, r6, ror lr │ │ │ │ + ldrheq r6, [r6], #230 @ 0xe6 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dab9c │ │ │ │ ldr ip, [pc, #324] @ dabf4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -162483,15 +162483,15 @@ │ │ │ │ movlt ip, r5 │ │ │ │ movlt r2, r4 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0] │ │ │ │ str r2, [r0, #4] │ │ │ │ bne dabbc │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r6, r6, sl, lsr sp │ │ │ │ + sbcseq r6, r6, sl, ror sp │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi dad68 │ │ │ │ ldr ip, [pc, #500] @ dae00 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -162614,15 +162614,15 @@ │ │ │ │ adds ip, ip, r9 │ │ │ │ adc r3, r7, r3 │ │ │ │ cmp r1, lr │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne dad9c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - ldrsheq r6, [r6], #190 @ 0xbe │ │ │ │ + sbcseq r6, r6, lr, lsr ip │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi daf2c │ │ │ │ ldr ip, [pc, #392] @ dafa0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -162718,15 +162718,15 @@ │ │ │ │ adds r2, r2, lr │ │ │ │ adc r3, r3, r4 │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne daf58 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbcseq r6, r6, r2, lsl sl │ │ │ │ + sbcseq r6, r6, r2, asr sl │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi db0b8 │ │ │ │ ldr ip, [pc, #336] @ db108 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -162808,15 +162808,15 @@ │ │ │ │ mvnlt lr, #0 │ │ │ │ movge lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne db0d4 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - smullseq r6, r6, r2, r8 @ │ │ │ │ + ldrsbeq r6, [r6], #130 @ 0x82 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi db220 │ │ │ │ ldr ip, [pc, #336] @ db270 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -162898,15 +162898,15 @@ │ │ │ │ mvnlt lr, #0 │ │ │ │ movge lr, #0 │ │ │ │ str lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne db23c │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r6, r6, sl, asr #14 │ │ │ │ + sbcseq r6, r6, sl, lsl #15 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi db390 │ │ │ │ ldr ip, [pc, #348] @ db3e4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -162991,15 +162991,15 @@ │ │ │ │ mvnlt lr, #0 │ │ │ │ movge lr, #0 │ │ │ │ cmp r3, r1 │ │ │ │ strh lr, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ bne db3b0 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r6, r6, r2, lsl #12 │ │ │ │ + sbcseq r6, r6, r2, asr #12 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi db4fc │ │ │ │ ldr ip, [pc, #336] @ db54c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163081,15 +163081,15 @@ │ │ │ │ movlt lr, #1 │ │ │ │ movge lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne db518 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r6, r6, lr, lsr #9 │ │ │ │ + sbcseq r6, r6, lr, ror #9 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi db688 │ │ │ │ ldr ip, [pc, #396] @ db6f0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163186,15 +163186,15 @@ │ │ │ │ adds r3, r3, ip │ │ │ │ adc r2, r4, r2, asr #1 │ │ │ │ cmp r1, lr │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne db6ac │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r6, r6, r6, ror #6 │ │ │ │ + sbcseq r6, r6, r6, lsr #7 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi db808 │ │ │ │ ldr ip, [pc, #336] @ db858 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163276,15 +163276,15 @@ │ │ │ │ mvnge lr, #0 │ │ │ │ movlt lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne db824 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r6, r6, r2, ror #3 │ │ │ │ + sbcseq r6, r6, r2, lsr #4 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi db970 │ │ │ │ ldr ip, [pc, #336] @ db9c0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163366,15 +163366,15 @@ │ │ │ │ mvnge lr, #0 │ │ │ │ movlt lr, #0 │ │ │ │ str lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne db98c │ │ │ │ pop {r4, r5, pc} │ │ │ │ - smullseq r6, r6, sl, r0 @ │ │ │ │ + ldrsbeq r6, [r6], #10 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi dbae0 │ │ │ │ ldr ip, [pc, #348] @ dbb34 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163459,15 +163459,15 @@ │ │ │ │ mvnge lr, #0 │ │ │ │ movlt lr, #0 │ │ │ │ cmp r3, r1 │ │ │ │ strh lr, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ bne dbb00 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r5, r6, r2, asr pc │ │ │ │ + smullseq r5, r6, r2, pc @ │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi dbc4c │ │ │ │ ldr ip, [pc, #336] @ dbc9c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163549,15 +163549,15 @@ │ │ │ │ movge lr, #1 │ │ │ │ movlt lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne dbc68 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsheq r5, [r6], #222 @ 0xde │ │ │ │ + sbcseq r5, r6, lr, lsr lr │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dbdb4 │ │ │ │ ldr ip, [pc, #336] @ dbe04 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163639,15 +163639,15 @@ │ │ │ │ mvneq lr, #0 │ │ │ │ movne lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne dbdd0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrheq r5, [r6], #198 @ 0xc6 │ │ │ │ + ldrsheq r5, [r6], #198 @ 0xc6 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dbf1c │ │ │ │ ldr ip, [pc, #336] @ dbf6c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163729,15 +163729,15 @@ │ │ │ │ mvneq lr, #0 │ │ │ │ movne lr, #0 │ │ │ │ str lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne dbf38 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r5, r6, lr, ror #22 │ │ │ │ + sbcseq r5, r6, lr, lsr #23 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dc08c │ │ │ │ ldr ip, [pc, #348] @ dc0e0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163822,15 +163822,15 @@ │ │ │ │ mvneq lr, #0 │ │ │ │ movne lr, #0 │ │ │ │ cmp r3, r1 │ │ │ │ strh lr, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ bne dc0ac │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r5, r6, r6, lsr #20 │ │ │ │ + sbcseq r5, r6, r6, ror #20 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dc1f8 │ │ │ │ ldr ip, [pc, #336] @ dc248 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163912,15 +163912,15 @@ │ │ │ │ moveq lr, #1 │ │ │ │ movne lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne dc214 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrsbeq r5, [r6], #130 @ 0x82 │ │ │ │ + sbcseq r5, r6, r2, lsl r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -164014,15 +164014,15 @@ │ │ │ │ mov r2, r0 │ │ │ │ mov r3, r1 │ │ │ │ cmp r5, r6 │ │ │ │ str r2, [r4, #8]! │ │ │ │ str r3, [r4, #4] │ │ │ │ bne dc3a8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbcseq r5, r6, r6, ror r7 │ │ │ │ + ldrheq r5, [r6], #118 @ 0x76 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi dc4fc │ │ │ │ ldr ip, [pc, #356] @ dc55c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -164109,15 +164109,15 @@ │ │ │ │ add lr, lr, #8 │ │ │ │ ldr r4, [r2, #4] │ │ │ │ add ip, ip, #8 │ │ │ │ orrs r3, r3, r4 │ │ │ │ beq dc52c │ │ │ │ ldrd r4, [ip] │ │ │ │ b dc530 │ │ │ │ - sbcseq r5, r6, r2, lsl r6 │ │ │ │ + sbcseq r5, r6, r2, asr r6 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi dc650 │ │ │ │ ldr ip, [pc, #296] @ dc69c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -164189,15 +164189,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ cmp r1, r3 │ │ │ │ and r2, r2, r4 │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne dc670 │ │ │ │ pop {r4, pc} │ │ │ │ - ldrheq r5, [r6], #70 @ 0x46 │ │ │ │ + ldrsheq r5, [r6], #70 @ 0x46 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi dc794 │ │ │ │ ldr ip, [pc, #300] @ dc7e0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -164270,15 +164270,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ str r3, [r0, #8]! │ │ │ │ adc ip, ip, r4 │ │ │ │ cmp r1, r2 │ │ │ │ str ip, [r0, #4] │ │ │ │ bne dc7b4 │ │ │ │ pop {r4, pc} │ │ │ │ - smullseq r5, r6, r6, r3 │ │ │ │ + ldrsbeq r5, [r6], #54 @ 0x36 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi dc918 │ │ │ │ ldr ip, [pc, #388] @ dc97c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -164373,15 +164373,15 @@ │ │ │ │ adds r3, r3, r5 │ │ │ │ adc r2, r2, r6 │ │ │ │ cmp r1, ip │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne dc940 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbcseq r5, r6, r2, ror r2 │ │ │ │ + ldrheq r5, [r6], #34 @ 0x22 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi dca74 │ │ │ │ ldr ip, [pc, #300] @ dcac0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -164454,15 +164454,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ str r3, [r0, #8]! │ │ │ │ adc ip, ip, r4 │ │ │ │ cmp r1, r2 │ │ │ │ str ip, [r0, #4] │ │ │ │ bne dca94 │ │ │ │ pop {r4, pc} │ │ │ │ - ldrsheq r5, [r6], #6 │ │ │ │ + sbcseq r5, r6, r6, lsr r1 │ │ │ │ cmp r2, #32 │ │ │ │ bhi dcbac │ │ │ │ ldr ip, [pc, #296] @ dcbfc │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi dcb7c │ │ │ │ @@ -164533,15 +164533,15 @@ │ │ │ │ eor r3, r3, r3, asr #31 │ │ │ │ sbc r3, r3, lr │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne dcbcc │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - ldrsbeq r4, [r6], #246 @ 0xf6 │ │ │ │ + sbcseq r5, r6, r6, lsl r0 │ │ │ │ cmp r2, #32 │ │ │ │ bhi dccd4 │ │ │ │ ldr ip, [pc, #240] @ dcd00 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi dccac │ │ │ │ @@ -164598,15 +164598,15 @@ │ │ │ │ sub r2, r2, #8 │ │ │ │ ldr ip, [r2, #8]! │ │ │ │ strb ip, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne dcce8 │ │ │ │ bx lr │ │ │ │ - ldrheq r4, [r6], #234 @ 0xea │ │ │ │ + ldrsheq r4, [r6], #234 @ 0xea │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi dce14 │ │ │ │ ldr ip, [pc, #300] @ dce44 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -164679,15 +164679,15 @@ │ │ │ │ sub r1, r1, #8 │ │ │ │ sub r3, r3, #8 │ │ │ │ ldrd r4, [r3, #8]! │ │ │ │ cmp r3, r1 │ │ │ │ strd r4, [r0, #8]! │ │ │ │ bne dce30 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsbeq r4, [r6], #210 @ 0xd2 │ │ │ │ + sbcseq r4, r6, r2, lsl lr │ │ │ │ cmp r2, #32 │ │ │ │ bhi dcf24 │ │ │ │ ldr ip, [pc, #248] @ dcf50 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi dcefc │ │ │ │ @@ -164746,15 +164746,15 @@ │ │ │ │ sub r2, r2, #8 │ │ │ │ ldr ip, [r2, #8]! │ │ │ │ str ip, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne dcf38 │ │ │ │ bx lr │ │ │ │ - ldrheq r4, [r6], #194 @ 0xc2 │ │ │ │ + ldrsheq r4, [r6], #194 @ 0xc2 │ │ │ │ cmp r2, #32 │ │ │ │ bhi dd038 │ │ │ │ ldr ip, [pc, #264] @ dd06c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi dd00c │ │ │ │ @@ -164817,15 +164817,15 @@ │ │ │ │ sub r3, r3, #8 │ │ │ │ ldr ip, [r3, #8]! │ │ │ │ strh ip, [r0, r2] │ │ │ │ cmp r3, r1 │ │ │ │ add r2, r2, #8 │ │ │ │ bne dd054 │ │ │ │ bx lr │ │ │ │ - sbcseq r4, r6, r6, asr #23 │ │ │ │ + sbcseq r4, r6, r6, lsl #24 │ │ │ │ cmp r2, #32 │ │ │ │ bhi dd148 │ │ │ │ ldr ip, [pc, #248] @ dd178 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi dd11c │ │ │ │ @@ -164884,15 +164884,15 @@ │ │ │ │ ldrb r2, [ip, #8]! │ │ │ │ and r2, r2, #1 │ │ │ │ strb r2, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne dd15c │ │ │ │ bx lr │ │ │ │ - sbcseq r4, r6, sl, asr #21 │ │ │ │ + sbcseq r4, r6, sl, lsl #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ cmp r2, #32 │ │ │ │ mov r8, r0 │ │ │ │ mov r6, r1 │ │ │ │ @@ -165525,15 +165525,15 @@ │ │ │ │ cmp r1, r6 │ │ │ │ bne ddb20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mvn r3, #0 │ │ │ │ b ddaf8 │ │ │ │ mvn r3, #0 │ │ │ │ b ddb58 │ │ │ │ - sbcseq r4, r6, r2, lsl #3 │ │ │ │ + sbcseq r4, r6, r2, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ cmp r2, #32 │ │ │ │ mov r8, r0 │ │ │ │ mov r6, r1 │ │ │ │ @@ -166914,15 +166914,15 @@ │ │ │ │ orr r3, r3, lr, lsr r2 │ │ │ │ cmp ip, r1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r6, [r0, #4] │ │ │ │ bne df0f4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrheq r2, [r6], #182 @ 0xb6 │ │ │ │ + ldrsheq r2, [r6], #182 @ 0xb6 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi df240 │ │ │ │ ldr ip, [pc, #352] @ df2a8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -167008,15 +167008,15 @@ │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp ip, r1 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r6, [r0, #4] │ │ │ │ bne df268 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r2, r6, r2, ror #20 │ │ │ │ + sbcseq r2, r6, r2, lsr #21 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi df3b8 │ │ │ │ ldr ip, [pc, #348] @ df420 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -167102,15 +167102,15 @@ │ │ │ │ asr r2, r3, #24 │ │ │ │ add r0, r0, #8 │ │ │ │ asr r3, r3, #31 │ │ │ │ cmp ip, r1 │ │ │ │ strd r2, [r0] │ │ │ │ bne df3dc │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r2, r6, r6, lsl #18 │ │ │ │ + sbcseq r2, r6, r6, asr #18 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi df524 │ │ │ │ ldr ip, [pc, #340] @ df58c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -167193,15 +167193,15 @@ │ │ │ │ asr r2, r3, #16 │ │ │ │ add r0, r0, #8 │ │ │ │ asr r3, r3, #31 │ │ │ │ cmp ip, r1 │ │ │ │ strd r2, [r0] │ │ │ │ bne df548 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrheq r2, [r6], #114 @ 0x72 │ │ │ │ + ldrsheq r2, [r6], #114 @ 0x72 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r6, [r1] │ │ │ │ ldr r8, [r1, #8] │ │ │ │ bic fp, r6, #-2147483648 @ 0x80000000 │ │ │ │ @@ -167509,15 +167509,15 @@ │ │ │ │ add r2, r2, #8 │ │ │ │ blt dfa6c │ │ │ │ ldrd r4, [r2] │ │ │ │ cmp r1, r2 │ │ │ │ strd r4, [r0, #8]! │ │ │ │ bne dfa40 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbcseq r2, r6, r6, lsl r3 │ │ │ │ + sbcseq r2, r6, r6, asr r3 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dfb90 │ │ │ │ ldr ip, [pc, #340] @ dfbe8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -167600,15 +167600,15 @@ │ │ │ │ and r3, r3, #1 │ │ │ │ sub r3, r3, #1 │ │ │ │ strb r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne dfba8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - smullseq r2, r6, r6, r1 │ │ │ │ + ldrsbeq r2, [r6], #22 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dfcfc │ │ │ │ ldr ip, [pc, #340] @ dfd54 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -167691,15 +167691,15 @@ │ │ │ │ and r3, r3, #1 │ │ │ │ sub r3, r3, #1 │ │ │ │ str r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne dfd14 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r2, r6, sl, asr #32 │ │ │ │ + sbcseq r2, r6, sl, lsl #1 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dfe74 │ │ │ │ ldr ip, [pc, #352] @ dfecc │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -167785,15 +167785,15 @@ │ │ │ │ and r3, r3, #1 │ │ │ │ sub r3, r3, #1 │ │ │ │ strh r3, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp ip, r1 │ │ │ │ bne dfe8c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrsheq r1, [r6], #238 @ 0xee │ │ │ │ + sbcseq r1, r6, lr, lsr pc │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dffd4 │ │ │ │ ldr ip, [pc, #328] @ e002c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -167873,15 +167873,15 @@ │ │ │ │ mvn r3, r3 │ │ │ │ and r3, r3, #1 │ │ │ │ strb r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne dffec │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r1, r6, r6, lsr #27 │ │ │ │ + sbcseq r1, r6, r6, ror #27 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi e0140 │ │ │ │ ldr ip, [pc, #340] @ e0198 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -167964,15 +167964,15 @@ │ │ │ │ ands r3, r3, #1 │ │ │ │ mvnne r3, #0 │ │ │ │ strb r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne e0158 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r1, r6, r6, ror #24 │ │ │ │ + sbcseq r1, r6, r6, lsr #25 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi e02ac │ │ │ │ ldr ip, [pc, #340] @ e0304 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -168055,15 +168055,15 @@ │ │ │ │ ands r3, r3, #1 │ │ │ │ mvnne r3, #0 │ │ │ │ str r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne e02c4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r1, r6, sl, lsl fp │ │ │ │ + sbcseq r1, r6, sl, asr fp │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi e0424 │ │ │ │ ldr ip, [pc, #356] @ e0480 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -168150,15 +168150,15 @@ │ │ │ │ ands r3, r3, #1 │ │ │ │ mvnne r3, #0 │ │ │ │ strh r3, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp r1, ip │ │ │ │ bne e0440 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r1, r6, lr, asr #19 │ │ │ │ + sbcseq r1, r6, lr, lsl #20 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi e0584 │ │ │ │ ldr ip, [pc, #320] @ e05d8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -168236,15 +168236,15 @@ │ │ │ │ orr r3, r3, r4, lsr r2 │ │ │ │ and r3, r3, #1 │ │ │ │ strb r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne e059c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r1, r6, r2, ror r8 │ │ │ │ + ldrheq r1, [r6], #130 @ 0x82 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi e0720 │ │ │ │ ldr ip, [pc, #412] @ e078c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -168345,15 +168345,15 @@ │ │ │ │ and r3, r3, r6 │ │ │ │ eor r3, r3, r5 │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne e0748 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r1, r6, sl, lsr r7 │ │ │ │ + sbcseq r1, r6, sl, ror r7 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ bhi e08c8 │ │ │ │ ldr r1, [pc, #380] @ e0928 │ │ │ │ sub r2, r2, #1 │ │ │ │ @@ -168448,15 +168448,15 @@ │ │ │ │ add ip, ip, r3 │ │ │ │ bne e08ec │ │ │ │ str ip, [r4, r6, lsl #3] │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r5, r6 │ │ │ │ bne e08dc │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - smullseq r1, r6, lr, r5 │ │ │ │ + ldrsbeq r1, [r6], #94 @ 0x5e │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi e0a3c │ │ │ │ ldr ip, [pc, #340] @ e0a94 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -168539,15 +168539,15 @@ │ │ │ │ ldrb lr, [r6, r3, lsl #3] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp lr, #0 │ │ │ │ add r2, r2, #8 │ │ │ │ bne e0a64 │ │ │ │ ldrd r4, [r2] │ │ │ │ b e0a68 │ │ │ │ - sbcseq r1, r6, sl, lsr #8 │ │ │ │ + sbcseq r1, r6, sl, ror #8 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e0cf0 │ │ │ │ ldr r3, [pc, #876] @ e0e18 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -168764,15 +168764,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsbeq r1, [r6], #46 @ 0x2e │ │ │ │ + sbcseq r1, r6, lr, lsl r3 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e0fb4 │ │ │ │ ldr r3, [pc, #576] @ e1070 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -168914,15 +168914,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r0, r6, sl, ror pc │ │ │ │ + ldrheq r0, [r6], #250 @ 0xfa │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e11cc │ │ │ │ ldr r3, [pc, #476] @ e1264 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -169039,15 +169039,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r0, r6, r2, asr #26 │ │ │ │ + sbcseq r0, r6, r2, lsl #27 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e1384 │ │ │ │ ldr r3, [pc, #380] @ e13f8 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -169140,15 +169140,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r0, r6, lr, ror #22 │ │ │ │ + sbcseq r0, r6, lr, lsr #23 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi e14d8 │ │ │ │ ldr r3, [pc, #272] @ e1520 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -169214,15 +169214,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq ip, lr │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ orr r3, r3, r2 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - ldrsheq r0, [r6], #154 @ 0x9a │ │ │ │ + sbcseq r0, r6, sl, lsr sl │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e198c │ │ │ │ ldr r3, [pc, #1692] @ e1bd4 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -169643,15 +169643,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsheq r0, [r6], #130 @ 0x82 │ │ │ │ + sbcseq r0, r6, r2, lsr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -170938,15 +170938,15 @@ │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq pc, r5, lr, ror #3 │ │ │ │ + sbcseq pc, r5, lr, lsr #4 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e31e0 │ │ │ │ ldr r3, [pc, #612] @ e328c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -171097,15 +171097,15 @@ │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq lr, r5, r2, asr #28 │ │ │ │ + sbcseq lr, r5, r2, lsl #29 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e340c │ │ │ │ ldr r3, [pc, #500] @ e3498 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -171228,15 +171228,15 @@ │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq lr, r5, r6, ror #23 │ │ │ │ + sbcseq lr, r5, r6, lsr #24 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e35c8 │ │ │ │ ldr r3, [pc, #388] @ e3634 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -171331,15 +171331,15 @@ │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsheq lr, [r5], #154 @ 0x9a │ │ │ │ + sbcseq lr, r5, sl, lsr sl │ │ │ │ cmp r1, #32 │ │ │ │ bhi e3710 │ │ │ │ ldr r3, [pc, #284] @ e3764 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ bhi e36e4 │ │ │ │ @@ -171407,15 +171407,15 @@ │ │ │ │ movne r3, #0 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq lr, r5, r2, lsl #17 │ │ │ │ + sbcseq lr, r5, r2, asr #17 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e3cb4 │ │ │ │ ldr r3, [pc, #1860] @ e3ec0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -171878,15 +171878,15 @@ │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq lr, r5, lr, ror #14 │ │ │ │ + sbcseq lr, r5, lr, lsr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -173077,15 +173077,15 @@ │ │ │ │ ldrb lr, [r6, r3, lsl #3] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp lr, #0 │ │ │ │ add r2, r2, #8 │ │ │ │ bne e514c │ │ │ │ ldrd r4, [r2] │ │ │ │ b e5150 │ │ │ │ - sbcseq ip, r5, r2, ror #29 │ │ │ │ + sbcseq ip, r5, r2, lsr #30 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e53f0 │ │ │ │ ldr r3, [pc, #904] @ e551c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -173309,15 +173309,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - smullseq ip, r5, r6, sp │ │ │ │ + ldrsbeq ip, [r5], #214 @ 0xd6 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e56d0 │ │ │ │ ldr r3, [pc, #604] @ e5790 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -173466,15 +173466,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq ip, r5, r6, lsl sl │ │ │ │ + sbcseq ip, r5, r6, asr sl │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e5904 │ │ │ │ ldr r3, [pc, #504] @ e59a0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -173598,15 +173598,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq ip, r5, r2, asr #15 │ │ │ │ + sbcseq ip, r5, r2, lsl #16 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e5ad8 │ │ │ │ ldr r3, [pc, #408] @ e5b50 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -173706,15 +173706,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsbeq ip, [r5], #82 @ 0x52 │ │ │ │ + sbcseq ip, r5, r2, lsl r6 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi e5c48 │ │ │ │ ldr r3, [pc, #300] @ e5c94 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -173787,15 +173787,15 @@ │ │ │ │ cmpeq ip, lr │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ orr r3, r3, r2 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq ip, r5, r2, asr #8 │ │ │ │ + sbcseq ip, r5, r2, lsl #9 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e6118 │ │ │ │ ldr r3, [pc, #1720] @ e6364 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -174223,15 +174223,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq ip, r5, lr, lsl r3 │ │ │ │ + sbcseq ip, r5, lr, asr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -175512,15 +175512,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r5, sl, lsr #24 │ │ │ │ + sbcseq sl, r5, sl, ror #24 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e7968 │ │ │ │ ldr r3, [pc, #632] @ e7a18 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -175676,15 +175676,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r5, sl, ror #16 │ │ │ │ + sbcseq sl, r5, sl, lsr #17 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e7ba8 │ │ │ │ ldr r3, [pc, #520] @ e7c38 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -175812,15 +175812,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsheq sl, [r5], #90 @ 0x5a │ │ │ │ + sbcseq sl, r5, sl, lsr r6 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e7d78 │ │ │ │ ldr r3, [pc, #408] @ e7de8 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -175920,15 +175920,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsheq sl, [r5], #58 @ 0x3a │ │ │ │ + sbcseq sl, r5, sl, lsr r4 │ │ │ │ cmp r1, #32 │ │ │ │ bhi e7ed4 │ │ │ │ ldr r3, [pc, #304] @ e7f2c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ bhi e7ea4 │ │ │ │ @@ -176001,15 +176001,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq sl, r5, lr, ror #4 │ │ │ │ + sbcseq sl, r5, lr, lsr #5 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e848c │ │ │ │ ldr r3, [pc, #1880] @ e869c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -176477,15 +176477,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r5, r6, asr #2 │ │ │ │ + sbcseq sl, r5, r6, lsl #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -177691,15 +177691,15 @@ │ │ │ │ ldr lr, [r6, r3, lsl #3] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp lr, #0 │ │ │ │ add r2, r2, #8 │ │ │ │ bne e9964 │ │ │ │ ldrd r4, [r2] │ │ │ │ b e9968 │ │ │ │ - sbcseq r8, r5, sl, ror #16 │ │ │ │ + sbcseq r8, r5, sl, lsr #17 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e9c00 │ │ │ │ ldr r3, [pc, #896] @ e9d2c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -177921,15 +177921,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r8, r5, lr, lsl r7 │ │ │ │ + sbcseq r8, r5, lr, asr r7 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e9ed8 │ │ │ │ ldr r3, [pc, #596] @ e9f98 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -178076,15 +178076,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r8, r5, r6, lsr #7 │ │ │ │ + sbcseq r8, r5, r6, ror #7 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ea104 │ │ │ │ ldr r3, [pc, #496] @ ea1a0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -178206,15 +178206,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r8, r5, sl, asr r1 │ │ │ │ + smullseq r8, r5, sl, r1 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ea2d0 │ │ │ │ ldr r3, [pc, #400] @ ea348 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -178312,15 +178312,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r7, r5, r2, ror pc │ │ │ │ + ldrheq r7, [r5], #242 @ 0xf2 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi ea438 │ │ │ │ ldr r3, [pc, #292] @ ea484 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -178391,15 +178391,15 @@ │ │ │ │ cmpeq ip, lr │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ orr r3, r3, r2 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r7, r5, sl, ror #27 │ │ │ │ + sbcseq r7, r5, sl, lsr #28 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ea900 │ │ │ │ ldr r3, [pc, #1712] @ eab4c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -178825,15 +178825,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r7, r5, lr, asr #25 │ │ │ │ + sbcseq r7, r5, lr, lsl #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -180143,15 +180143,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r6, r5, lr, ror #10 │ │ │ │ + sbcseq r6, r5, lr, lsr #11 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ec1c4 │ │ │ │ ldr r3, [pc, #632] @ ec274 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -180307,15 +180307,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r6, r5, lr, lsr #3 │ │ │ │ + sbcseq r6, r5, lr, ror #3 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ec404 │ │ │ │ ldr r3, [pc, #520] @ ec494 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -180443,15 +180443,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r5, r5, lr, lsr pc │ │ │ │ + sbcseq r5, r5, lr, ror pc │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ec5d4 │ │ │ │ ldr r3, [pc, #408] @ ec644 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -180551,15 +180551,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r5, r5, lr, lsr sp │ │ │ │ + sbcseq r5, r5, lr, ror sp │ │ │ │ cmp r1, #32 │ │ │ │ bhi ec730 │ │ │ │ ldr r3, [pc, #304] @ ec788 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ bhi ec700 │ │ │ │ @@ -180632,15 +180632,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - ldrheq r5, [r5], #178 @ 0xb2 │ │ │ │ + ldrsheq r5, [r5], #178 @ 0xb2 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ecce8 │ │ │ │ ldr r3, [pc, #1880] @ ecef8 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -181108,15 +181108,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r5, r5, sl, lsl #21 │ │ │ │ + sbcseq r5, r5, sl, asr #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -182287,15 +182287,15 @@ │ │ │ │ subs r2, r2, #0 │ │ │ │ movne r2, #1 │ │ │ │ strb r2, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne ee144 │ │ │ │ bx lr │ │ │ │ - ldrheq r4, [r5], #26 │ │ │ │ + ldrsheq r4, [r5], #26 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi ee284 │ │ │ │ ldr ip, [pc, #356] @ ee2e0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -182382,15 +182382,15 @@ │ │ │ │ ldrsh lr, [r6, r3] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp lr, #0 │ │ │ │ add r2, r2, #8 │ │ │ │ bne ee2b0 │ │ │ │ ldrd r4, [r2] │ │ │ │ b ee2b4 │ │ │ │ - sbcseq r4, r5, lr, ror #1 │ │ │ │ + sbcseq r4, r5, lr, lsr #2 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ee54c │ │ │ │ ldr r3, [pc, #896] @ ee678 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -182612,15 +182612,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - smullseq r3, r5, r2, pc @ │ │ │ │ + ldrsbeq r3, [r5], #242 @ 0xf2 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ee824 │ │ │ │ ldr r3, [pc, #596] @ ee8e4 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -182767,15 +182767,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r3, r5, sl, lsl ip │ │ │ │ + sbcseq r3, r5, sl, asr ip │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi eea50 │ │ │ │ ldr r3, [pc, #496] @ eeaec │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -182897,15 +182897,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r3, r5, lr, asr #19 │ │ │ │ + sbcseq r3, r5, lr, lsl #20 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi eec1c │ │ │ │ ldr r3, [pc, #400] @ eec94 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -183003,15 +183003,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r3, r5, r6, ror #15 │ │ │ │ + sbcseq r3, r5, r6, lsr #16 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi eed84 │ │ │ │ ldr r3, [pc, #292] @ eedd0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -183082,15 +183082,15 @@ │ │ │ │ cmpeq ip, lr │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ orr r3, r3, r2 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r3, r5, lr, asr r6 │ │ │ │ + smullseq r3, r5, lr, r6 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ef24c │ │ │ │ ldr r3, [pc, #1712] @ ef498 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -183516,15 +183516,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r3, r5, r2, asr #10 │ │ │ │ + sbcseq r3, r5, r2, lsl #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -184834,15 +184834,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r1, r5, r2, ror #27 │ │ │ │ + sbcseq r1, r5, r2, lsr #28 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi f0b10 │ │ │ │ ldr r3, [pc, #632] @ f0bc0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -184998,15 +184998,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r1, r5, r2, lsr #20 │ │ │ │ + sbcseq r1, r5, r2, ror #20 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi f0d50 │ │ │ │ ldr r3, [pc, #520] @ f0de0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -185134,15 +185134,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrheq r1, [r5], #114 @ 0x72 │ │ │ │ + ldrsheq r1, [r5], #114 @ 0x72 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi f0f20 │ │ │ │ ldr r3, [pc, #408] @ f0f90 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -185242,15 +185242,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrheq r1, [r5], #82 @ 0x52 │ │ │ │ + ldrsheq r1, [r5], #82 @ 0x52 │ │ │ │ cmp r1, #32 │ │ │ │ bhi f107c │ │ │ │ ldr r3, [pc, #304] @ f10d4 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ bhi f104c │ │ │ │ @@ -185323,15 +185323,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r1, r5, r6, lsr #8 │ │ │ │ + sbcseq r1, r5, r6, ror #8 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi f1634 │ │ │ │ ldr r3, [pc, #1880] @ f1844 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -185799,15 +185799,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsheq r1, [r5], #46 @ 0x2e │ │ │ │ + sbcseq r1, r5, lr, lsr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -187024,15 +187024,15 @@ │ │ │ │ and r3, r3, r6 │ │ │ │ orr r3, r3, r5 │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne f2b2c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq pc, r4, r2, lsr #20 │ │ │ │ + sbcseq pc, r4, r2, ror #20 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi f2c5c │ │ │ │ ldr ip, [pc, #308] @ f2cb4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -187107,15 +187107,15 @@ │ │ │ │ add r2, r2, #8 │ │ │ │ add r3, r3, r5 │ │ │ │ cmp r1, r2 │ │ │ │ str r6, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne f2c7c │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbcseq pc, r4, sl, lsr #17 │ │ │ │ + sbcseq pc, r4, sl, ror #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ lsl r0, r0, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ @@ -187528,15 +187528,15 @@ │ │ │ │ cmp ip, r1 │ │ │ │ strd r2, [r0, #8]! │ │ │ │ bne f32ec │ │ │ │ b f3214 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r1, ip, asr lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq pc, r4, r6, lsl #5 │ │ │ │ + sbcseq pc, r4, r6, asr #5 │ │ │ │ ldrdeq ip, [r1, #-220] @ 0xffffff24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r1] │ │ │ │ ldr r5, [r1, #8] │ │ │ │ @@ -192181,15 +192181,15 @@ │ │ │ │ beq f7bf0 │ │ │ │ ands r2, r1, r8 │ │ │ │ and r3, r1, #-2147483648 @ 0x80000000 │ │ │ │ strdeq r2, [r4] │ │ │ │ cmp r5, r7 │ │ │ │ bne f7bc4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - sbcseq sl, r4, sl, ror #19 │ │ │ │ + sbcseq sl, r4, sl, lsr #20 │ │ │ │ svcvc 0x00f00000 @ IMB │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp r2, #32 │ │ │ │ @@ -194044,15 +194044,15 @@ │ │ │ │ beq f990c │ │ │ │ ands r2, r1, r7 │ │ │ │ and r3, r1, #-2147483648 @ 0x80000000 │ │ │ │ strdeq r2, [r4] │ │ │ │ cmp r8, r5 │ │ │ │ bne f98ec │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - sbcseq r8, r4, r2, lsr #26 │ │ │ │ + sbcseq r8, r4, r2, ror #26 │ │ │ │ svcvc 0x00f00000 @ IMB │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ @@ -194168,15 +194168,15 @@ │ │ │ │ beq f9afc │ │ │ │ ands r2, r1, r7 │ │ │ │ and r3, r1, #-2147483648 @ 0x80000000 │ │ │ │ strdeq r2, [r4] │ │ │ │ cmp r8, r5 │ │ │ │ bne f9adc │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - sbcseq r8, r4, r2, ror #22 │ │ │ │ + sbcseq r8, r4, r2, lsr #23 │ │ │ │ svcvc 0x00f00000 @ IMB │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3960] @ 0xf78 │ │ │ │ cmp r2, #32 │ │ │ │ sub sp, sp, #100 @ 0x64 │ │ │ │ @@ -197573,15 +197573,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b f29d4 │ │ │ │ cmpeq r1, ip, ror pc │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r6, r4, lr, lsr #8 │ │ │ │ + sbcseq r6, r4, lr, ror #8 │ │ │ │ ldrdeq r0, [r0], -r3 │ │ │ │ cmpeq r1, r0, lsr pc │ │ │ │ strdeq r3, [r1, #-224] @ 0xffffff20 │ │ │ │ strheq r3, [r1, #-224] @ 0xffffff20 │ │ │ │ cmpeq r1, r8, ror lr │ │ │ │ cmpeq r1, r0, asr #28 │ │ │ │ cmpeq r1, r8, lsl #28 │ │ │ │ @@ -197616,17 +197616,17 @@ │ │ │ │ smlalbteq r3, r1, r0, r3 │ │ │ │ smlalbbeq r3, r1, r0, r3 │ │ │ │ cmpeq r1, r0, asr #6 │ │ │ │ cmpeq r1, r8, lsl #6 │ │ │ │ smlalbteq r3, r1, r8, r2 │ │ │ │ cmpeq r1, r8, ror #4 │ │ │ │ cmpeq r1, r0, lsr r2 │ │ │ │ - sbcseq r5, r4, r2, lsr sl │ │ │ │ + sbcseq r5, r4, r2, ror sl │ │ │ │ @ instruction: 0x01413194 │ │ │ │ - sbcseq r5, r4, lr, lsl #20 │ │ │ │ + sbcseq r5, r4, lr, asr #20 │ │ │ │ strdeq r3, [r1, #-8] │ │ │ │ cmpeq r1, r4, lsr r0 │ │ │ │ strdeq r2, [r1, #-252] @ 0xffffff04 │ │ │ │ cmpeq r1, r8, ror lr │ │ │ │ cmpeq r1, r0, asr #28 │ │ │ │ cmpeq r1, r8, lsl #28 │ │ │ │ cmpeq r1, r0, asr #26 │ │ │ │ @@ -201842,15 +201842,15 @@ │ │ │ │ ldrdeq pc, [r0, #-68] @ 0xffffffbc │ │ │ │ @ instruction: 0x0140f490 │ │ │ │ strdeq pc, [r0, #-56] @ 0xffffffc8 │ │ │ │ smlalbteq pc, r0, r0, r3 @ │ │ │ │ smlalbbeq pc, r0, r8, r3 @ │ │ │ │ cmppeq r0, r4, asr #6 @ p-variant is OBSOLETE │ │ │ │ cmppeq r0, ip, lsl #6 @ p-variant is OBSOLETE │ │ │ │ - sbcseq r1, r4, sl, asr #23 │ │ │ │ + sbcseq r1, r4, sl, lsl #24 │ │ │ │ smlaltbeq pc, r0, ip, r2 @ │ │ │ │ cmppeq r0, ip, ror #4 @ p-variant is OBSOLETE │ │ │ │ cmppeq r0, ip, lsr #4 @ p-variant is OBSOLETE │ │ │ │ smlaltteq pc, r0, ip, r1 @ │ │ │ │ smlaltbeq pc, r0, r0, r0 @ │ │ │ │ cmppeq r0, r0, rrx @ p-variant is OBSOLETE │ │ │ │ cmppeq r0, r0, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -201873,15 +201873,15 @@ │ │ │ │ cmpeq r0, r8, lsl #16 │ │ │ │ ldrdeq lr, [r0, #-112] @ 0xffffff90 │ │ │ │ smlalbbeq lr, r0, ip, r7 │ │ │ │ cmpeq r0, ip, asr #14 │ │ │ │ cmpeq r0, r0, lsr #10 │ │ │ │ smlaltteq lr, r0, r8, r4 │ │ │ │ cmpeq r0, r8, asr #8 │ │ │ │ - sbcseq r0, r4, lr, lsr sp │ │ │ │ + sbcseq r0, r4, lr, ror sp │ │ │ │ strheq lr, [r0, #-52] @ 0xffffffcc │ │ │ │ svcvc 0x00efffff │ │ │ │ cmpeq r0, r4, lsr r2 │ │ │ │ strdeq lr, [r0, #-28] @ 0xffffffe4 │ │ │ │ strheq lr, [r0, #-28] @ 0xffffffe4 │ │ │ │ cmpeq r0, r8, ror r1 │ │ │ │ cmpeq r0, r8, lsr r1 │ │ │ │ @@ -203914,22 +203914,22 @@ │ │ │ │ cmpeq r0, r8, ror r5 │ │ │ │ cmpeq r0, r0, asr #10 │ │ │ │ strdeq sp, [r0, #-76] @ 0xffffffb4 │ │ │ │ strheq sp, [r0, #-72] @ 0xffffffb8 │ │ │ │ cmpeq r0, r8, ror r4 │ │ │ │ cmpeq r0, r0, asr #8 │ │ │ │ strdeq sp, [r0, #-60] @ 0xffffffc4 │ │ │ │ - sbcseq pc, r3, sl, lsl sp @ │ │ │ │ + sbcseq pc, r3, sl, asr sp @ │ │ │ │ cmpeq r0, ip, ror r3 │ │ │ │ - ldrsheq pc, [r3], #206 @ 0xce @ │ │ │ │ + sbcseq pc, r3, lr, lsr sp @ │ │ │ │ cmpeq r0, r0, lsr #6 │ │ │ │ smlaltteq sp, r0, r8, r2 │ │ │ │ - sbcseq pc, r3, sl, lsr #25 │ │ │ │ - sbcseq pc, r3, r6, asr #25 │ │ │ │ - sbcseq pc, r3, r2, ror #25 │ │ │ │ + sbcseq pc, r3, sl, ror #25 │ │ │ │ + sbcseq pc, r3, r6, lsl #26 │ │ │ │ + sbcseq pc, r3, r2, lsr #26 │ │ │ │ cmpeq r0, r4, asr #4 │ │ │ │ cmpeq r0, ip, lsl #4 │ │ │ │ ldrdeq sp, [r0, #-20] @ 0xffffffec │ │ │ │ smlalbteq sp, r0, r4, r0 │ │ │ │ smlalbbeq sp, r0, r0, r0 │ │ │ │ cmpeq r0, r8, asr #32 │ │ │ │ cmpeq r0, r8 │ │ │ │ @@ -207654,15 +207654,15 @@ │ │ │ │ ldr r1, [r8, #48] @ 0x30 │ │ │ │ ldr r0, [r7, #28] │ │ │ │ bl 11e174 │ │ │ │ str r0, [r8, #28] │ │ │ │ mov r0, r8 │ │ │ │ bl 106d04 │ │ │ │ b 106d78 │ │ │ │ - sbcseq fp, r3, r2, lsl #27 │ │ │ │ + sbcseq fp, r3, r2, asr #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ mov lr, r2 │ │ │ │ ldr r2, [pc, #436] @ 106f94 │ │ │ │ subs r4, r3, #0 │ │ │ │ @@ -207874,15 +207874,15 @@ │ │ │ │ str r1, [r5, #56] @ 0x38 │ │ │ │ str r2, [r5, #48] @ 0x30 │ │ │ │ str r3, [r5, #52] @ 0x34 │ │ │ │ b 107010 │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ b 107010 │ │ │ │ - sbcseq fp, r3, r7, lsr #20 │ │ │ │ + sbcseq fp, r3, r7, ror #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3312] @ 0xcf0 │ │ │ │ sub sp, sp, #748 @ 0x2ec │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ mov r4, r2 │ │ │ │ @@ -208555,17 +208555,17 @@ │ │ │ │ ldrb r2, [r2, #4] │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #21 │ │ │ │ bhi 107bd4 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - sbcseq sl, r3, r9, ror #31 │ │ │ │ - sbcseq sl, r3, r7, asr #31 │ │ │ │ - sbcseq sl, r3, sp, lsr #30 │ │ │ │ + sbcseq fp, r3, r9, lsr #32 │ │ │ │ + sbcseq fp, r3, r7 │ │ │ │ + sbcseq sl, r3, sp, ror #30 │ │ │ │ ldr r3, [r0, #44] @ 0x2c │ │ │ │ ldr r3, [r3] │ │ │ │ ldrb r2, [r3, #12] │ │ │ │ cmp r2, #1 │ │ │ │ bne 107c04 │ │ │ │ ldr r1, [r0, #24] │ │ │ │ ldr r2, [r3, #24] │ │ │ │ @@ -208932,15 +208932,15 @@ │ │ │ │ mov r8, #0 │ │ │ │ b 108158 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ - sbcseq sl, r3, r7, lsr #20 │ │ │ │ + sbcseq sl, r3, r7, ror #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #76] @ 0x4c │ │ │ │ add r5, r0, #72 @ 0x48 │ │ │ │ cmp r5, r4 │ │ │ │ @@ -209081,15 +209081,15 @@ │ │ │ │ mov r4, #2 │ │ │ │ b 108388 │ │ │ │ mov r4, #1 │ │ │ │ b 108388 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ - ldrheq sl, [r3], #123 @ 0x7b │ │ │ │ + ldrsheq sl, [r3], #123 @ 0x7b │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr ip, [pc, #340] @ 10857c │ │ │ │ ldr r3, [pc, #340] @ 108580 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ @@ -209175,15 +209175,15 @@ │ │ │ │ add fp, fp, r0 │ │ │ │ b 1084f4 │ │ │ │ mov fp, r3 │ │ │ │ b 108504 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlalbteq r7, r0, ip, fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq sl, r3, r1, asr #13 │ │ │ │ + sbcseq sl, r3, r1, lsl #14 │ │ │ │ ldrdeq r7, [r0, #-168] @ 0xffffff58 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ str r2, [sp] │ │ │ │ @@ -209461,19 +209461,19 @@ │ │ │ │ b 108894 │ │ │ │ mov r2, #1 │ │ │ │ strb r2, [sp, #32] │ │ │ │ b 108894 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r0, ip, asr #20 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq sl, r3, sp, lsl #10 │ │ │ │ - sbcseq sl, r3, lr, lsl #10 │ │ │ │ + sbcseq sl, r3, sp, asr #10 │ │ │ │ + sbcseq sl, r3, lr, asr #10 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ strdeq r7, [r0, #-120] @ 0xffffff88 │ │ │ │ - sbcseq sl, r3, sl, lsl #6 │ │ │ │ + sbcseq sl, r3, sl, asr #6 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [r0, #24] │ │ │ │ mov r8, r0 │ │ │ │ @@ -209820,15 +209820,15 @@ │ │ │ │ mvn r1, #8 │ │ │ │ mov r0, r5 │ │ │ │ bl d0a24 │ │ │ │ b 108f44 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ - ldrheq r9, [r3], #222 @ 0xde │ │ │ │ + ldrsheq r9, [r3], #222 @ 0xde │ │ │ │ ldr ip, [r1, #28] │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ ldr r2, [ip] │ │ │ │ ldr lr, [r0, #28] │ │ │ │ ldr r1, [r2, #24] │ │ │ │ ldr r0, [pc, #1460] @ 10956c │ │ │ │ ldr r3, [lr] │ │ │ │ @@ -210195,18 +210195,18 @@ │ │ │ │ b 109460 │ │ │ │ lsl r4, r4, #16 │ │ │ │ lsr r4, r4, #16 │ │ │ │ mov r6, #0 │ │ │ │ b 109460 │ │ │ │ andseq r0, r0, r0, lsl #4 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - sbcseq r9, r3, ip, ror #20 │ │ │ │ - sbcseq r9, r3, r8, asr #20 │ │ │ │ - ldrsbeq r9, [r3], #124 @ 0x7c │ │ │ │ - sbcseq r9, r3, r0, asr #15 │ │ │ │ + sbcseq r9, r3, ip, lsr #21 │ │ │ │ + sbcseq r9, r3, r8, lsl #21 │ │ │ │ + sbcseq r9, r3, ip, lsl r8 │ │ │ │ + sbcseq r9, r3, r0, lsl #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r2, [pc, #196] @ 109660 │ │ │ │ ldr r3, [pc, #196] @ 109664 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -211359,17 +211359,17 @@ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0140669c │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ cmpeq r0, r4, ror r4 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - sbcseq r8, r3, ip, lsr #27 │ │ │ │ - sbcseq r8, r3, r4, asr sp │ │ │ │ - sbcseq r8, r3, r0, asr #25 │ │ │ │ + sbcseq r8, r3, ip, ror #27 │ │ │ │ + smullseq r8, r3, r4, sp │ │ │ │ + sbcseq r8, r3, r0, lsl #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #352] @ 0x160 │ │ │ │ ldr r5, [r4] │ │ │ │ cmp r5, #0 │ │ │ │ @@ -212308,16 +212308,16 @@ │ │ │ │ b 10b5b0 │ │ │ │ stm sp, {r0, ip} │ │ │ │ b 10b5b0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01404d94 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strheq r4, [r0, #-204] @ 0xffffff34 │ │ │ │ - sbcseq r7, r3, r4, ror #17 │ │ │ │ - ldrheq r7, [r3], #136 @ 0x88 │ │ │ │ + sbcseq r7, r3, r4, lsr #18 │ │ │ │ + ldrsheq r7, [r3], #136 @ 0x88 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #128] @ 10b718 │ │ │ │ ldr r3, [pc, #128] @ 10b71c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -212760,15 +212760,15 @@ │ │ │ │ beq 10bbf0 │ │ │ │ ldr r4, [r4] │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ bne 10bd5c │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - ldrsheq r7, [r3], #20 │ │ │ │ + sbcseq r7, r3, r4, lsr r2 │ │ │ │ cmpeq r0, r0, lsl r5 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -212892,15 +212892,15 @@ │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ add r3, r2, r3, lsl #2 │ │ │ │ ldrb r3, [r3, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r3, [r0, #36] @ 0x24 │ │ │ │ bxeq lr │ │ │ │ b 10bea8 │ │ │ │ - sbcseq r6, r3, pc, asr lr │ │ │ │ + smullseq r6, r3, pc, lr @ │ │ │ │ cmpeq r0, r0, ror r1 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [r0, #60] @ 0x3c │ │ │ │ @@ -213182,15 +213182,15 @@ │ │ │ │ mov r0, #194 @ 0xc2 │ │ │ │ bx lr │ │ │ │ mov r0, #207 @ 0xcf │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #20] @ 10c430 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ - sbcseq r6, r3, sl, asr #18 │ │ │ │ + sbcseq r6, r3, sl, lsl #19 │ │ │ │ muleq r0, lr, r1 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ andeq r0, r0, sp, lsr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -215195,15 +215195,15 @@ │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, fp, lsr r1 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ muleq r0, lr, r1 │ │ │ │ - ldrsbeq r3, [r3], #158 @ 0x9e │ │ │ │ + sbcseq r3, r3, lr, lsl sl │ │ │ │ mov fp, r4 │ │ │ │ mov r4, r3 │ │ │ │ ldr r0, [fp, #36] @ 0x24 │ │ │ │ ldr sl, [r0] │ │ │ │ cmp sl, #0 │ │ │ │ beq 10e420 │ │ │ │ ldr r3, [sl] │ │ │ │ @@ -217217,25 +217217,25 @@ │ │ │ │ udf #0 │ │ │ │ mov r0, #0 │ │ │ │ bl b9d24 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #16] │ │ │ │ udf #0 │ │ │ │ andeq r0, r0, pc, lsr r1 │ │ │ │ - sbcseq r3, r3, sl, asr #14 │ │ │ │ + sbcseq r3, r3, sl, lsl #15 │ │ │ │ andeq r0, r0, sl, lsr #3 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ - sbcseq r3, r3, sl, lsr r5 │ │ │ │ + sbcseq r3, r3, sl, ror r5 │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ - smullseq r3, r3, r6, r2 @ │ │ │ │ + ldrsbeq r3, [r3], #38 @ 0x26 │ │ │ │ muleq r0, lr, r1 │ │ │ │ - sbcseq r2, r3, r6, asr #30 │ │ │ │ + sbcseq r2, r3, r6, lsl #31 │ │ │ │ andeq r0, r0, r6, lsr #2 │ │ │ │ - ldrheq r2, [r3], #228 @ 0xe4 │ │ │ │ + ldrsheq r2, [r3], #228 @ 0xe4 │ │ │ │ muleq r0, r6, r1 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -217263,15 +217263,15 @@ │ │ │ │ ldr r3, [pc, #20] @ 1103e4 │ │ │ │ lsl r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - smullseq r2, r3, ip, sl │ │ │ │ + ldrsbeq r2, [r3], #172 @ 0xac │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r8, r0 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r0, #0 │ │ │ │ @@ -217813,15 +217813,15 @@ │ │ │ │ mov ip, #0 │ │ │ │ mov r0, r7 │ │ │ │ str ip, [sp] │ │ │ │ bl 110c88 │ │ │ │ add sp, sp, #84 @ 0x54 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ teqpeq pc, r4, lsr #17 @ p-variant is OBSOLETE │ │ │ │ - ldrheq r2, [r3], #126 @ 0x7e │ │ │ │ + ldrsheq r2, [r3], #126 @ 0x7e │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ mov r7, r2 │ │ │ │ @@ -218058,18 +218058,18 @@ │ │ │ │ b 110e38 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ b 110ea8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqpeq pc, ip, asr #6 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrsheq r2, [r3], #30 │ │ │ │ + sbcseq r2, r3, lr, lsr r2 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ teqpeq pc, r8 @ @ p-variant is OBSOLETE @ │ │ │ │ - sbcseq r2, r3, sl, asr #1 │ │ │ │ + sbcseq r2, r3, sl, lsl #2 │ │ │ │ teqpeq pc, ip, rrx @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, sp, #140 @ 0x8c │ │ │ │ str r2, [sp, #24] │ │ │ │ @@ -218636,15 +218636,15 @@ │ │ │ │ b 1118a0 │ │ │ │ ldr r1, [pc, #40] @ 111970 │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r8 │ │ │ │ b 11182c │ │ │ │ @ instruction: 0x000001bb │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ - sbcseq r1, r3, sl, ror r7 │ │ │ │ + ldrheq r1, [r3], #122 @ 0x7a │ │ │ │ muleq r0, lr, r1 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -219560,16 +219560,16 @@ │ │ │ │ b 11274c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq pc, ip @ @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x000001bb │ │ │ │ teqeq pc, ip, ror #19 │ │ │ │ andeq r0, r0, fp, lsr r1 │ │ │ │ - sbcseq r0, r3, sp, lsr r9 │ │ │ │ - sbcseq r0, r3, r5, lsr r9 │ │ │ │ + sbcseq r0, r3, sp, ror r9 │ │ │ │ + sbcseq r0, r3, r5, ror r9 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3936] @ 0xf60 │ │ │ │ sub sp, sp, #124 @ 0x7c │ │ │ │ mov r6, r2 │ │ │ │ @@ -220328,27 +220328,27 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq pc, r0, lsl #16 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x000001bb │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ muleq r0, lr, r1 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ - sbcseq r0, r3, lr, lsl r6 │ │ │ │ - sbcseq r0, r3, r6, lsr #10 │ │ │ │ + sbcseq r0, r3, lr, asr r6 │ │ │ │ + sbcseq r0, r3, r6, ror #10 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ - sbcseq r0, r3, r6, ror #6 │ │ │ │ + sbcseq r0, r3, r6, lsr #7 │ │ │ │ teqeq pc, ip, asr #4 │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ - sbcseq r0, r3, r6, lsl #3 │ │ │ │ + sbcseq r0, r3, r6, asr #3 │ │ │ │ andeq r0, r0, sp, lsr #2 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ - sbcseq r0, r3, lr, lsr #32 │ │ │ │ + sbcseq r0, r3, lr, rrx │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ - sbcseq pc, r2, r2, lsr #28 │ │ │ │ - ldrsheq pc, [r2], #222 @ 0xde @ │ │ │ │ + sbcseq pc, r2, r2, ror #28 │ │ │ │ + sbcseq pc, r2, lr, lsr lr @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r2 │ │ │ │ mov r2, r1 │ │ │ │ @@ -220705,21 +220705,21 @@ │ │ │ │ @ instruction: 0x000001bb │ │ │ │ andeq r0, r0, lr, lsl r1 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ - sbcseq pc, r2, r6, lsr #21 │ │ │ │ + sbcseq pc, r2, r6, ror #21 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ muleq r0, lr, r1 │ │ │ │ teqeq pc, ip, lsl r8 @ │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ - smullseq pc, r2, r6, r8 @ │ │ │ │ - sbcseq pc, r2, sl, lsr r8 @ │ │ │ │ + ldrsbeq pc, [r2], #134 @ 0x86 @ │ │ │ │ + sbcseq pc, r2, sl, ror r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r2 │ │ │ │ mov r2, r1 │ │ │ │ @@ -221077,21 +221077,21 @@ │ │ │ │ @ instruction: 0x000001bb │ │ │ │ andeq r0, r0, lr, lsl r1 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ - sbcseq pc, r2, r6, lsr r5 @ │ │ │ │ + sbcseq pc, r2, r6, ror r5 @ │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ muleq r0, lr, r1 │ │ │ │ teqeq pc, ip, asr #4 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ - sbcseq pc, r2, r6, lsr #6 │ │ │ │ - sbcseq pc, r2, sl, asr #5 │ │ │ │ + sbcseq pc, r2, r6, ror #6 │ │ │ │ + sbcseq pc, r2, sl, lsl #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r7, r1 │ │ │ │ mov r5, r2 │ │ │ │ mov r2, r1 │ │ │ │ @@ -221453,21 +221453,21 @@ │ │ │ │ andeq r0, r0, lr, lsl r1 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ andeq r0, r0, r2, asr r1 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ - ldrheq lr, [r2], #250 @ 0xfa │ │ │ │ + ldrsheq lr, [r2], #250 @ 0xfa │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ muleq r0, lr, r1 │ │ │ │ teqeq pc, r0, ror ip @ │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ - sbcseq lr, r2, sl, lsr #27 │ │ │ │ - sbcseq lr, r2, lr, asr #26 │ │ │ │ + sbcseq lr, r2, sl, ror #27 │ │ │ │ + sbcseq lr, r2, lr, lsl #27 │ │ │ │ ldr r3, [pc, #224] @ 114660 │ │ │ │ cmp r0, r3 │ │ │ │ bhi 1145b0 │ │ │ │ cmp r0, #114 @ 0x72 │ │ │ │ bls 114628 │ │ │ │ ldr r3, [pc, #208] @ 114664 │ │ │ │ ldr r2, [pc, #208] @ 114668 │ │ │ │ @@ -221519,15 +221519,15 @@ │ │ │ │ mov r0, #4096 @ 0x1000 │ │ │ │ bx lr │ │ │ │ mov r0, #8 │ │ │ │ bx lr │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ - sbcseq lr, r2, r2, lsr #25 │ │ │ │ + sbcseq lr, r2, r2, ror #25 │ │ │ │ andeq r0, r0, r7, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3960] @ 0xf78 │ │ │ │ sub sp, sp, #100 @ 0x64 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -222372,28 +222372,28 @@ │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ teqeq pc, r0, lsr #3 │ │ │ │ - sbcseq lr, r2, sl, ror r2 │ │ │ │ + ldrheq lr, [r2], #42 @ 0x2a │ │ │ │ teqeq pc, r8, lsl #29 │ │ │ │ andeq r0, r0, r7, lsl #3 │ │ │ │ - sbcseq lr, r2, r6, rrx │ │ │ │ + sbcseq lr, r2, r6, lsr #1 │ │ │ │ muleq r0, lr, r1 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ @ instruction: 0x000001bb │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ andeq r0, r0, r2, asr r1 │ │ │ │ - ldrsheq sp, [r2], #206 @ 0xce │ │ │ │ + sbcseq sp, r2, lr, lsr sp │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - sbcseq sp, r2, r6, asr #24 │ │ │ │ + sbcseq sp, r2, r6, lsl #25 │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [sp, #72] @ 0x48 │ │ │ │ ldrd sl, [sp, #72] @ 0x48 │ │ │ │ ldr r0, [r4, #16] │ │ │ │ mov r1, #1 │ │ │ │ strd sl, [sp, #80] @ 0x50 │ │ │ │ bl b770c │ │ │ │ @@ -223520,24 +223520,24 @@ │ │ │ │ teqeq pc, r8, lsr #15 │ │ │ │ teqeq pc, ip, ror r7 @ │ │ │ │ @ instruction: 0x000002b2 │ │ │ │ teqeq pc, r8, lsl #14 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ teqeq pc, r4, ror r6 @ │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ - sbcseq sp, r2, lr, lsr sl │ │ │ │ + sbcseq sp, r2, lr, ror sl │ │ │ │ teqeq pc, r8 @ @ │ │ │ │ teqeq pc, r0, lsl #11 │ │ │ │ - sbcseq sp, r2, r4, asr #25 │ │ │ │ + sbcseq sp, r2, r4, lsl #26 │ │ │ │ teqeq pc, r0, lsl #10 │ │ │ │ teqeq pc, r0, asr #9 │ │ │ │ teqeq pc, ip, lsl #9 │ │ │ │ andeq r0, r0, sp, lsl #2 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ - sbcseq sp, r2, r4, asr #20 │ │ │ │ + sbcseq sp, r2, r4, lsl #21 │ │ │ │ teqeq pc, r8, lsr r2 @ │ │ │ │ teqeq pc, r0, ror #3 │ │ │ │ andeq r0, r0, r7, lsl r1 │ │ │ │ teqeq pc, r0 @ @ │ │ │ │ teqeq pc, r8, asr r1 @ │ │ │ │ andeq r0, r0, lr, lsl #3 │ │ │ │ teqeq pc, ip, lsl #2 │ │ │ │ @@ -224811,19 +224811,19 @@ │ │ │ │ strd r0, [sp, #24] │ │ │ │ b 1175b8 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ mvnsmi r0, r0 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ teqeq pc, r0, lsr r8 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq ip, r2, r8, lsr #32 │ │ │ │ - sbcseq fp, r2, r4, ror #31 │ │ │ │ + sbcseq ip, r2, r8, rrx │ │ │ │ + sbcseq ip, r2, r4, lsr #32 │ │ │ │ andeq r0, r0, r3, lsl #2 │ │ │ │ andeq r0, r0, sp, lsl #2 │ │ │ │ - sbcseq fp, r2, r4, ror #30 │ │ │ │ + sbcseq fp, r2, r4, lsr #31 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ mov r2, r0 │ │ │ │ cmp r3, #276 @ 0x114 │ │ │ │ bhi 117aa4 │ │ │ │ ldr r0, [pc, #312] @ 117b38 │ │ │ │ cmp r3, r0 │ │ │ │ bhi 117a8c │ │ │ │ @@ -224903,15 +224903,15 @@ │ │ │ │ ldr r0, [pc, #24] @ 117b48 │ │ │ │ cmp r3, r0 │ │ │ │ beq 117a8c │ │ │ │ b 117aec │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ andmi r1, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r5, lsl #3 │ │ │ │ - ldrheq fp, [r2], #216 @ 0xd8 │ │ │ │ + ldrsheq fp, [r2], #216 @ 0xd8 │ │ │ │ andeq r0, r0, sl, lsl r1 │ │ │ │ ldrb r2, [r0, #12] │ │ │ │ ldr ip, [pc, #332] @ 117ca4 │ │ │ │ cmp r2, #0 │ │ │ │ add ip, pc, ip │ │ │ │ beq 117bb0 │ │ │ │ cmp r2, #4 │ │ │ │ @@ -225537,17 +225537,17 @@ │ │ │ │ add r8, r4, #24 │ │ │ │ cmp r0, #0 │ │ │ │ beq 118344 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r8 │ │ │ │ bl 17a7d8 │ │ │ │ b 118344 │ │ │ │ - sbcseq fp, r2, r0, lsr #18 │ │ │ │ + sbcseq fp, r2, r0, ror #18 │ │ │ │ teqeq pc, r8, ror r0 @ │ │ │ │ - sbcseq fp, r2, lr, ror #15 │ │ │ │ + sbcseq fp, r2, lr, lsr #16 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ ldr r3, [r2] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -227563,19 +227563,19 @@ │ │ │ │ mov r3, #20 │ │ │ │ b 11a1fc │ │ │ │ mov r3, #20 │ │ │ │ b 11a07c │ │ │ │ mov r3, #20 │ │ │ │ b 11a19c │ │ │ │ ldrheq r6, [pc, -r0]! │ │ │ │ - sbcseq ip, r2, r6, asr #23 │ │ │ │ + sbcseq ip, r2, r6, lsl #24 │ │ │ │ muleq r0, r4, r7 │ │ │ │ - smullseq ip, r2, r4, fp │ │ │ │ - sbcseq ip, r2, r8, ror fp │ │ │ │ - sbcseq ip, r2, r6, ror #22 │ │ │ │ + ldrsbeq ip, [r2], #180 @ 0xb4 │ │ │ │ + ldrheq ip, [r2], #184 @ 0xb8 │ │ │ │ + sbcseq ip, r2, r6, lsr #23 │ │ │ │ teqeq lr, ip, lsl #23 │ │ │ │ teqeq lr, r8, ror fp │ │ │ │ teqeq lr, ip @ │ │ │ │ teqeq lr, r0, asr fp │ │ │ │ teqeq lr, r4, lsl #22 │ │ │ │ teqeq lr, r8, lsr #22 │ │ │ │ teqeq lr, ip @ │ │ │ │ @@ -227645,15 +227645,15 @@ │ │ │ │ bl 17a978 │ │ │ │ ldr r7, [pc, #648] @ 11a894 │ │ │ │ mov r2, #1 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r1, #0 │ │ │ │ str r0, [sp, #24] │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11a7f4 │ │ │ │ ldr fp, [pc, #616] @ 11a898 │ │ │ │ add fp, pc, fp │ │ │ │ ldr r7, [fp, #12] │ │ │ │ cmp r7, #0 │ │ │ │ beq 11a7d0 │ │ │ │ @@ -227664,15 +227664,15 @@ │ │ │ │ subs r3, r0, #0 │ │ │ │ beq 11a6a4 │ │ │ │ ldr r4, [pc, #576] @ 11a89c │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ ldr r5, [r3, #8] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 11a840 │ │ │ │ ldr r2, [pc, #548] @ 11a8a0 │ │ │ │ ldr r3, [pc, #524] @ 11a88c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -227775,15 +227775,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 11a818 │ │ │ │ cmp fp, #0 │ │ │ │ bne 11a804 │ │ │ │ b 11a628 │ │ │ │ mov r3, #0 │ │ │ │ @@ -227792,15 +227792,15 @@ │ │ │ │ str r3, [r4] │ │ │ │ bl 1798d8 │ │ │ │ b 11a674 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 11a85c │ │ │ │ cmp fp, #0 │ │ │ │ bne 11a7fc │ │ │ │ b 11a628 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -227808,19 +227808,19 @@ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq pc, r8, lsr sl @ │ │ │ │ cmpeq r2, r0, lsr r4 │ │ │ │ smlaltteq ip, r2, ip, r3 │ │ │ │ smlaltteq ip, r2, r0, r3 │ │ │ │ teqeq pc, ip, ror r9 @ │ │ │ │ andeq r0, r0, ip, lsr #28 │ │ │ │ - sbceq r2, r2, ip, ror sp │ │ │ │ - strheq r5, [r1], #64 @ 0x40 │ │ │ │ + strheq r2, [r2], #220 @ 0xdc │ │ │ │ + strdeq r5, [r1], #64 @ 0x40 │ │ │ │ cmpeq r2, r8, lsl #6 │ │ │ │ andeq r1, r0, r4, ror #19 │ │ │ │ - strheq r6, [r2], #136 @ 0x88 │ │ │ │ + strdeq r6, [r2], #136 @ 0x88 │ │ │ │ @ instruction: 0xfffff714 │ │ │ │ @ instruction: 0xfffff700 │ │ │ │ cmpeq r2, ip, lsr r2 │ │ │ │ b 11a8d0 │ │ │ │ ldr r0, [r0, #32] │ │ │ │ ldrb r3, [r0, #4] │ │ │ │ cmp r3, #19 │ │ │ │ @@ -227887,15 +227887,15 @@ │ │ │ │ ldr r0, [r2, r3, lsl #2] │ │ │ │ sub r0, r0, #64 @ 0x40 │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ bx lr │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq ip, r2, r4, asr #6 │ │ │ │ + sbcseq ip, r2, r4, lsl #7 │ │ │ │ ldr r3, [pc, #188] @ 11aaac │ │ │ │ ldrb r2, [r0, #4] │ │ │ │ ldr r1, [pc, #184] @ 11aab0 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ cmp r2, #11 │ │ │ │ bhi 11aaa0 │ │ │ │ @@ -227937,15 +227937,15 @@ │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #68] @ 11aae0 │ │ │ │ ldr r0, [r1, r3] │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #60] @ 11aae4 │ │ │ │ ldr r0, [r1, r3] │ │ │ │ bx lr │ │ │ │ - smullseq ip, r2, r4, r1 │ │ │ │ + ldrsbeq ip, [r2], #20 │ │ │ │ teqeq pc, r0, lsl #12 │ │ │ │ andeq r1, r0, r0, lsl r7 │ │ │ │ andeq r1, r0, ip, lsr #3 │ │ │ │ muleq r0, r8, r9 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ andeq r1, r0, r8, asr #11 │ │ │ │ andeq r0, r0, ip, ror #24 │ │ │ │ @@ -227961,15 +227961,15 @@ │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [pc, #260] @ 11ac04 │ │ │ │ mov r2, #1 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11ab8c │ │ │ │ ldr r4, [pc, #232] @ 11ac08 │ │ │ │ add r4, pc, r4 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ cmp r3, #0 │ │ │ │ beq 11ab70 │ │ │ │ @@ -227977,15 +227977,15 @@ │ │ │ │ ldr r2, [pc, #216] @ 11ac10 │ │ │ │ add r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ add r4, pc, r4 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r2, #8] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ @@ -228005,26 +228005,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 11abb0 │ │ │ │ cmp r5, #0 │ │ │ │ bne 11ab9c │ │ │ │ b 11ab18 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 11abdc │ │ │ │ cmp r5, #0 │ │ │ │ bne 11ab94 │ │ │ │ b 11ab18 │ │ │ │ cmpeq r2, ip, lsr pc │ │ │ │ @@ -228037,15 +228037,15 @@ │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [pc, #276] @ 11ad44 │ │ │ │ mov r2, #1 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11accc │ │ │ │ ldr r5, [pc, #248] @ 11ad48 │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r4, [r5, #8] │ │ │ │ sub r4, r4, #1 │ │ │ │ cmp r4, #0 │ │ │ │ @@ -228056,28 +228056,28 @@ │ │ │ │ mov r2, #36 @ 0x24 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 3b570 │ │ │ │ ldr r0, [pc, #200] @ 11ad4c │ │ │ │ mvn r1, #0 │ │ │ │ add r0, pc, r0 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r0, [pc, #180] @ 11ad50 │ │ │ │ mov r3, #0 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r0] │ │ │ │ b 1798d8 │ │ │ │ ldr r0, [pc, #156] @ 11ad54 │ │ │ │ mvn r1, #0 │ │ │ │ add r0, pc, r0 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ b 11ac94 │ │ │ │ cmp r0, #2 │ │ │ │ bne 11ad18 │ │ │ │ ldr r4, [pc, #124] @ 11ad58 │ │ │ │ add r4, pc, r4 │ │ │ │ @@ -228085,26 +228085,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 11acf0 │ │ │ │ cmp r5, #0 │ │ │ │ bne 11acdc │ │ │ │ b 11ac48 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 11ad1c │ │ │ │ cmp r5, #0 │ │ │ │ bne 11acd4 │ │ │ │ b 11ac48 │ │ │ │ cmpeq r2, ip, lsl #28 │ │ │ │ @@ -228417,21 +228417,21 @@ │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ ldr r3, [pc, #204] @ 11b2e8 │ │ │ │ ldr r0, [ip, r3] │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ ldr r3, [pc, #196] @ 11b2ec │ │ │ │ ldr r0, [ip, r3] │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - ldrsheq fp, [r2], #200 @ 0xc8 │ │ │ │ + sbcseq fp, r2, r8, lsr sp │ │ │ │ teqeq pc, r8, asr r1 @ │ │ │ │ muleq r0, r4, r7 │ │ │ │ andeq r1, r0, r8, lsl sl │ │ │ │ - sbcseq fp, r2, r5, asr #25 │ │ │ │ - sbcseq fp, r2, ip, lsr #25 │ │ │ │ - sbcseq fp, r2, r0, lsr #25 │ │ │ │ + sbcseq fp, r2, r5, lsl #26 │ │ │ │ + sbcseq fp, r2, ip, ror #25 │ │ │ │ + sbcseq fp, r2, r0, ror #25 │ │ │ │ andeq r1, r0, r4, lsl r1 │ │ │ │ andeq r1, r0, r8, asr #5 │ │ │ │ andeq r1, r0, ip, asr r4 │ │ │ │ andeq r0, r0, ip, lsr #27 │ │ │ │ andeq r0, r0, r4, lsr #25 │ │ │ │ andeq r0, r0, r0, lsr #26 │ │ │ │ andeq r1, r0, r8, lsr r8 │ │ │ │ @@ -228714,21 +228714,21 @@ │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #228] @ 11b7a4 │ │ │ │ ldr r0, [ip, r3] │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #220] @ 11b7a8 │ │ │ │ ldr r0, [ip, r3] │ │ │ │ bx lr │ │ │ │ - ldrheq fp, [r2], #136 @ 0x88 │ │ │ │ + ldrsheq fp, [r2], #136 @ 0x88 │ │ │ │ teqeq pc, r0 @ @ │ │ │ │ muleq r0, r4, r7 │ │ │ │ - sbcseq fp, r2, r1, lsr #17 │ │ │ │ - sbcseq fp, r2, sp, lsl #17 │ │ │ │ - sbcseq fp, r2, ip, ror r8 │ │ │ │ - sbcseq fp, r2, r0, ror r8 │ │ │ │ + sbcseq fp, r2, r1, ror #17 │ │ │ │ + sbcseq fp, r2, sp, asr #17 │ │ │ │ + ldrheq fp, [r2], #140 @ 0x8c │ │ │ │ + ldrheq fp, [r2], #128 @ 0x80 │ │ │ │ @ instruction: 0x00000eb8 │ │ │ │ andeq r0, r0, r0, lsl sp │ │ │ │ andeq r0, r0, r0, lsr pc │ │ │ │ ldrdeq r1, [r0], -r4 │ │ │ │ @ instruction: 0x000012b8 │ │ │ │ andeq r0, r0, r8, lsr ip │ │ │ │ andeq r1, r0, r8, ror #3 │ │ │ │ @@ -229112,23 +229112,23 @@ │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #320] @ 11be38 │ │ │ │ ldr r0, [ip, r3] │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #312] @ 11be3c │ │ │ │ ldr r0, [ip, r3] │ │ │ │ bx lr │ │ │ │ - sbcseq fp, r2, lr, ror #8 │ │ │ │ + sbcseq fp, r2, lr, lsr #9 │ │ │ │ teqeq pc, r0, asr #16 │ │ │ │ muleq r0, r4, r7 │ │ │ │ - sbcseq fp, r2, r7, asr r4 │ │ │ │ - sbcseq fp, r2, r4, asr #8 │ │ │ │ - sbcseq fp, r2, r8, lsr r4 │ │ │ │ - sbcseq fp, r2, ip, lsr #8 │ │ │ │ - sbcseq fp, r2, r0, lsr #8 │ │ │ │ - sbcseq fp, r2, r4, lsl r4 │ │ │ │ + smullseq fp, r2, r7, r4 │ │ │ │ + sbcseq fp, r2, r4, lsl #9 │ │ │ │ + sbcseq fp, r2, r8, ror r4 │ │ │ │ + sbcseq fp, r2, ip, ror #8 │ │ │ │ + sbcseq fp, r2, r0, ror #8 │ │ │ │ + sbcseq fp, r2, r4, asr r4 │ │ │ │ andeq r1, r0, r4, asr r7 │ │ │ │ andeq r1, r0, r4, rrx │ │ │ │ andeq r0, r0, r0, asr pc │ │ │ │ andeq r1, r0, r0, lsl sl │ │ │ │ andeq r0, r0, r0, asr lr │ │ │ │ andeq r0, r0, r4, lsr sp │ │ │ │ andeq r1, r0, ip, asr #6 │ │ │ │ @@ -229220,15 +229220,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r8, pc, r8 │ │ │ │ mov r1, #0 │ │ │ │ ldr sl, [pc, #648] @ 11c138 │ │ │ │ add sl, pc, sl │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11c090 │ │ │ │ ldr fp, [pc, #624] @ 11c13c │ │ │ │ add fp, pc, fp │ │ │ │ ldr r8, [fp, #16] │ │ │ │ cmp r8, #0 │ │ │ │ beq 11bf40 │ │ │ │ @@ -229239,15 +229239,15 @@ │ │ │ │ subs r3, r0, #0 │ │ │ │ beq 11bf64 │ │ │ │ ldr r4, [pc, #584] @ 11c140 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ ldr r5, [r3, #8] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 11c078 │ │ │ │ ldr r2, [pc, #556] @ 11c144 │ │ │ │ ldr r3, [pc, #532] @ 11c130 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -229350,15 +229350,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 11c0b4 │ │ │ │ cmp fp, #0 │ │ │ │ bne 11c0a0 │ │ │ │ b 11bec4 │ │ │ │ ldr r1, [pc, #128] @ 11c164 │ │ │ │ @@ -229369,15 +229369,15 @@ │ │ │ │ bl 17e384 │ │ │ │ mov r5, r0 │ │ │ │ b 11bfe4 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 11c100 │ │ │ │ cmp fp, #0 │ │ │ │ bne 11c098 │ │ │ │ b 11bec4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -229389,17 +229389,17 @@ │ │ │ │ cmpeq r2, r4, asr #22 │ │ │ │ teqeq pc, r0, ror #1 │ │ │ │ @ instruction: 0xffffdfc8 │ │ │ │ @ instruction: 0xffffdf98 │ │ │ │ smlaltbeq sl, r2, ip, sl │ │ │ │ andeq r1, r0, r3, lsl r4 │ │ │ │ andeq r0, r0, ip, lsr #28 │ │ │ │ - sbceq r3, r1, ip, asr #23 │ │ │ │ + sbceq r3, r1, ip, lsl #24 │ │ │ │ smlaltbeq sl, r2, r0, r9 │ │ │ │ - sbceq r3, r1, r0, asr #21 │ │ │ │ + sbceq r3, r1, r0, lsl #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldrb r3, [r0] │ │ │ │ mov r7, r0 │ │ │ │ ldrb r0, [r0, #1] │ │ │ │ @@ -229423,15 +229423,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r1, #0 │ │ │ │ ldr r6, [pc, #644] @ 11c460 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11c360 │ │ │ │ ldr r8, [pc, #620] @ 11c464 │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r5, [r8, #20] │ │ │ │ cmp r5, #0 │ │ │ │ beq 11c26c │ │ │ │ @@ -229442,15 +229442,15 @@ │ │ │ │ subs r3, r0, #0 │ │ │ │ beq 11c280 │ │ │ │ ldr r4, [pc, #580] @ 11c468 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ ldr r5, [r3, #8] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 11c348 │ │ │ │ ldr r2, [pc, #552] @ 11c46c │ │ │ │ ldr r3, [pc, #528] @ 11c458 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -229530,15 +229530,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 11c384 │ │ │ │ cmp r8, #0 │ │ │ │ bne 11c370 │ │ │ │ b 11c1f0 │ │ │ │ ldr r2, [pc, #208] @ 11c484 │ │ │ │ @@ -229568,15 +229568,15 @@ │ │ │ │ ldr r2, [pc, #128] @ 11c494 │ │ │ │ add r2, pc, r2 │ │ │ │ b 11c3b4 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 11c41c │ │ │ │ cmp r8, #0 │ │ │ │ bne 11c368 │ │ │ │ b 11c1f0 │ │ │ │ ldr r3, [pc, #76] @ 11c498 │ │ │ │ @@ -229589,21 +229589,21 @@ │ │ │ │ teqeq pc, r0, lsr #28 │ │ │ │ cmpeq r2, r4, lsr #16 │ │ │ │ cmpeq r2, r8, lsl r8 │ │ │ │ teqeq pc, r4 @ @ │ │ │ │ @ instruction: 0x0142a790 │ │ │ │ andeq r1, r0, ip, lsl #8 │ │ │ │ andeq r0, r0, ip, lsr #28 │ │ │ │ - sbcseq sl, r2, lr, ror #18 │ │ │ │ + sbcseq sl, r2, lr, lsr #19 │ │ │ │ ldrdeq sl, [r2, #-96] @ 0xffffffa0 │ │ │ │ - smulleq r7, pc, r4, r3 @ │ │ │ │ - sbceq r3, r1, r0, lsl #16 │ │ │ │ - sbceq r1, pc, r8, asr #4 │ │ │ │ - sbceq r3, r1, r0, lsr #21 │ │ │ │ - sbceq r3, r1, r0, lsr #15 │ │ │ │ + ldrdeq r7, [pc], #52 @ │ │ │ │ + sbceq r3, r1, r0, asr #16 │ │ │ │ + sbceq r1, pc, r8, lsl #5 │ │ │ │ + sbceq r3, r1, r0, ror #21 │ │ │ │ + sbceq r3, r1, r0, ror #15 │ │ │ │ andeq r1, r0, r4, ror #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r7, [r0, #16] │ │ │ │ mov r6, r3 │ │ │ │ @@ -229857,15 +229857,15 @@ │ │ │ │ add r4, r2, r4 │ │ │ │ bne 11c87c │ │ │ │ ldr r8, [pc, #608] @ 11cb00 │ │ │ │ mov r2, #1 │ │ │ │ add r8, pc, r8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11ca78 │ │ │ │ ldr r8, [pc, #580] @ 11cb04 │ │ │ │ add r8, pc, r8 │ │ │ │ ldr sl, [r8, #24] │ │ │ │ cmp sl, #0 │ │ │ │ beq 11c934 │ │ │ │ @@ -229876,15 +229876,15 @@ │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 11c958 │ │ │ │ ldr r4, [pc, #540] @ 11cb08 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ ldr r5, [r5, #8] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 11ca60 │ │ │ │ ldr r2, [pc, #512] @ 11cb0c │ │ │ │ ldr r3, [pc, #488] @ 11caf8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -229984,26 +229984,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 11ca9c │ │ │ │ cmp sl, #0 │ │ │ │ bne 11ca88 │ │ │ │ b 11c8b8 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 11cac8 │ │ │ │ cmp sl, #0 │ │ │ │ bne 11ca80 │ │ │ │ b 11c8b8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -230084,15 +230084,15 @@ │ │ │ │ ldr r0, [r4, #32] │ │ │ │ bl 11cb20 │ │ │ │ mov r2, #0 │ │ │ │ ldr r1, [r4, #16] │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 11be40 │ │ │ │ - sbcseq sl, r2, lr, asr r1 │ │ │ │ + smullseq sl, r2, lr, r1 │ │ │ │ teqeq pc, r0 @ @ │ │ │ │ andeq r0, r0, ip, lsr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ mov r8, r2 │ │ │ │ @@ -230137,15 +230137,15 @@ │ │ │ │ add r4, r2, r4 │ │ │ │ bne 11ccdc │ │ │ │ ldr r9, [pc, #624] @ 11cf70 │ │ │ │ mov r2, #1 │ │ │ │ add r9, pc, r9 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11cee8 │ │ │ │ ldr r9, [pc, #596] @ 11cf74 │ │ │ │ add r9, pc, r9 │ │ │ │ ldr fp, [r9, #28] │ │ │ │ cmp fp, #0 │ │ │ │ beq 11cd94 │ │ │ │ @@ -230156,15 +230156,15 @@ │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 11cdb8 │ │ │ │ ldr r4, [pc, #556] @ 11cf78 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ ldr r5, [r5, #8] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 11ced0 │ │ │ │ ldr r2, [pc, #528] @ 11cf7c │ │ │ │ ldr r3, [pc, #504] @ 11cf68 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -230268,26 +230268,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 11cf0c │ │ │ │ cmp fp, #0 │ │ │ │ bne 11cef8 │ │ │ │ b 11cd18 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 11cf38 │ │ │ │ cmp fp, #0 │ │ │ │ bne 11cef0 │ │ │ │ b 11cd18 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -230313,15 +230313,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r1, #0 │ │ │ │ ldr r6, [pc, #432] @ 11d174 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11d0f8 │ │ │ │ ldr r8, [pc, #408] @ 11d178 │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r7, [r8, #32] │ │ │ │ cmp r7, #0 │ │ │ │ beq 11d030 │ │ │ │ @@ -230332,15 +230332,15 @@ │ │ │ │ subs r3, r0, #0 │ │ │ │ beq 11d064 │ │ │ │ ldr r4, [pc, #368] @ 11d17c │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ ldr r5, [r3, #8] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 11d0d8 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r3, [pc, #328] @ 11d180 │ │ │ │ ldr r0, [r8] │ │ │ │ @@ -230400,26 +230400,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 11d11c │ │ │ │ cmp r8, #0 │ │ │ │ bne 11d108 │ │ │ │ b 11cfd8 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 11d148 │ │ │ │ cmp r8, #0 │ │ │ │ bne 11d100 │ │ │ │ b 11cfd8 │ │ │ │ smlalbbeq r9, r2, r8, sl │ │ │ │ @@ -230576,15 +230576,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ bl 119f40 │ │ │ │ b 11d358 │ │ │ │ ldr r0, [r4, #32] │ │ │ │ bl 11d298 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ b 11d3b8 │ │ │ │ - sbcseq r9, r2, r8, lsl #19 │ │ │ │ + sbcseq r9, r2, r8, asr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r4, #1 │ │ │ │ mov r6, r1 │ │ │ │ mov r7, r2 │ │ │ │ @@ -230919,15 +230919,15 @@ │ │ │ │ bl 17931c │ │ │ │ b 11d7a0 │ │ │ │ ldr r1, [r5, #16] │ │ │ │ mov r0, r4 │ │ │ │ bl 17931c │ │ │ │ b 11d790 │ │ │ │ teqeq pc, r8, ror sl @ │ │ │ │ - sbcseq r9, r2, r5, lsr #14 │ │ │ │ + sbcseq r9, r2, r5, ror #14 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xf00001ff │ │ │ │ svceq 0x00fff000 │ │ │ │ strdeq pc, [pc], -pc @ │ │ │ │ andeq r0, r0, ip, lsr #28 │ │ │ │ svceq 0x00ffff00 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ @@ -231252,15 +231252,15 @@ │ │ │ │ b 11dc38 │ │ │ │ mov r1, #8 │ │ │ │ b 11ddb8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq pc, r4, ror r6 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq pc, r0, asr r6 @ │ │ │ │ - sbcseq r9, r2, r7, lsl #6 │ │ │ │ + sbcseq r9, r2, r7, asr #6 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ teqeq pc, r4, lsr #11 │ │ │ │ strdeq pc, [pc], -pc @ │ │ │ │ teqeq pc, r8, asr #8 │ │ │ │ teqeq pc, r8, lsl r4 @ │ │ │ │ strdeq r1, [r0], -pc @ │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ @@ -231374,15 +231374,15 @@ │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ ldrb r0, [r0, #13] │ │ │ │ cmp r0, #2 │ │ │ │ movls r0, #0 │ │ │ │ movhi r0, #1 │ │ │ │ bx lr │ │ │ │ - ldrsbeq r8, [r2], #196 @ 0xc4 │ │ │ │ + sbcseq r8, r2, r4, lsl sp │ │ │ │ ldrb r3, [r0, #4] │ │ │ │ cmp r3, #16 │ │ │ │ beq 11e0b0 │ │ │ │ mov r2, #1 │ │ │ │ b 11e090 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ ldr r0, [r0, #32] │ │ │ │ @@ -232106,16 +232106,16 @@ │ │ │ │ pop {r4, pc} │ │ │ │ mov r1, #8 │ │ │ │ b 11eb9c │ │ │ │ mov r1, #1 │ │ │ │ b 11eb9c │ │ │ │ mov r1, #4 │ │ │ │ b 11eb9c │ │ │ │ - sbcseq r8, r2, sp, asr #3 │ │ │ │ - sbcseq r8, r2, sp, lsr #3 │ │ │ │ + sbcseq r8, r2, sp, lsl #4 │ │ │ │ + sbcseq r8, r2, sp, ror #3 │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ push {r4, lr} │ │ │ │ ldrb lr, [r0, #4] │ │ │ │ mov ip, r0 │ │ │ │ cmp lr, #11 │ │ │ │ mov r4, r1 │ │ │ │ beq 11ec3c │ │ │ │ @@ -232158,15 +232158,15 @@ │ │ │ │ mov r0, #8 │ │ │ │ b 11ec60 │ │ │ │ mov r0, #1 │ │ │ │ b 11ec60 │ │ │ │ mov r0, #4 │ │ │ │ b 11ec60 │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ - ldrsbeq r8, [r2], #9 │ │ │ │ + sbcseq r8, r2, r9, lsl r1 │ │ │ │ mov r1, #13 │ │ │ │ b 11e788 │ │ │ │ mov r1, #14 │ │ │ │ b 11e788 │ │ │ │ mov r1, #15 │ │ │ │ b 11e788 │ │ │ │ cmp r0, #14 │ │ │ │ @@ -232179,16 +232179,16 @@ │ │ │ │ ldr r0, [pc, #20] @ 11ecf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 11ecf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ teqeq sl, ip, lsl #10 │ │ │ │ - ldrdeq r5, [r0], #68 @ 0x44 │ │ │ │ - sbceq r5, r0, r8, asr #9 │ │ │ │ + sbceq r5, r0, r4, lsl r5 │ │ │ │ + sbceq r5, r0, r8, lsl #10 │ │ │ │ ldr r3, [pc, #200] @ 11edcc │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #14 │ │ │ │ bhi 11ed24 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -232233,30 +232233,30 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #72] @ 11ee04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #64] @ 11ee08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r8, r2, r0, rrx │ │ │ │ - sbceq sp, r0, r4, asr sl │ │ │ │ - sbceq r0, r1, r8, asr #29 │ │ │ │ - sbceq lr, r1, r4, lsr ip │ │ │ │ - strheq r0, [r1], #232 @ 0xe8 │ │ │ │ - sbceq r0, r1, r4, asr #29 │ │ │ │ - sbceq r0, r1, ip, lsl #29 │ │ │ │ - sbceq r0, r1, r4, ror lr │ │ │ │ - sbceq ip, r1, r0, ror sp │ │ │ │ - sbceq r0, r1, ip, lsr #29 │ │ │ │ - sbceq r0, r1, r8, lsr #29 │ │ │ │ - sbceq r0, r1, r4, lsr #29 │ │ │ │ - sbceq r0, r1, r0, lsr #29 │ │ │ │ - smulleq r0, r1, ip, lr │ │ │ │ - smulleq r0, r1, ip, lr │ │ │ │ - sbceq r0, r1, r8, lsl #14 │ │ │ │ + sbcseq r8, r2, r0, lsr #1 │ │ │ │ + smulleq sp, r0, r4, sl │ │ │ │ + sbceq r0, r1, r8, lsl #30 │ │ │ │ + sbceq lr, r1, r4, ror ip │ │ │ │ + strdeq r0, [r1], #232 @ 0xe8 │ │ │ │ + sbceq r0, r1, r4, lsl #30 │ │ │ │ + sbceq r0, r1, ip, asr #29 │ │ │ │ + strheq r0, [r1], #228 @ 0xe4 │ │ │ │ + strheq ip, [r1], #208 @ 0xd0 │ │ │ │ + sbceq r0, r1, ip, ror #29 │ │ │ │ + sbceq r0, r1, r8, ror #29 │ │ │ │ + sbceq r0, r1, r4, ror #29 │ │ │ │ + sbceq r0, r1, r0, ror #29 │ │ │ │ + ldrdeq r0, [r1], #236 @ 0xec │ │ │ │ + ldrdeq r0, [r1], #236 @ 0xec │ │ │ │ + sbceq r0, r1, r8, asr #14 │ │ │ │ ldr r3, [pc, #200] @ 11eedc │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #14 │ │ │ │ bhi 11ee34 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -232301,46 +232301,46 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #72] @ 11ef14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #64] @ 11ef18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r7, r2, pc, asr pc │ │ │ │ - sbceq r0, r1, r0, ror #28 │ │ │ │ - sbceq r0, r1, r4, lsr #28 │ │ │ │ - ldrdeq r0, [r3], #20 │ │ │ │ - sbceq r0, r1, r0, lsl lr │ │ │ │ - sbceq r3, r4, r0, ror #20 │ │ │ │ - sbceq r1, r1, r0, lsl #19 │ │ │ │ - sbceq r7, lr, r4, lsr #17 │ │ │ │ - sbceq sl, r2, r0, asr sp │ │ │ │ - sbceq r2, r1, r0, lsr #17 │ │ │ │ - sbceq r2, r1, r8, lsr #17 │ │ │ │ - sbceq r0, r1, r0, asr #27 │ │ │ │ - strheq r0, [r1], #220 @ 0xdc │ │ │ │ - strheq r0, [r1], #216 @ 0xd8 │ │ │ │ - strheq r0, [r1], #212 @ 0xd4 │ │ │ │ - strheq r0, [r1], #208 @ 0xd0 │ │ │ │ + smullseq r7, r2, pc, pc @ │ │ │ │ + sbceq r0, r1, r0, lsr #29 │ │ │ │ + sbceq r0, r1, r4, ror #28 │ │ │ │ + sbceq r0, r3, r4, lsl r2 │ │ │ │ + sbceq r0, r1, r0, asr lr │ │ │ │ + sbceq r3, r4, r0, lsr #21 │ │ │ │ + sbceq r1, r1, r0, asr #19 │ │ │ │ + sbceq r7, lr, r4, ror #17 │ │ │ │ + smulleq sl, r2, r0, sp │ │ │ │ + sbceq r2, r1, r0, ror #17 │ │ │ │ + sbceq r2, r1, r8, ror #17 │ │ │ │ + sbceq r0, r1, r0, lsl #28 │ │ │ │ + strdeq r0, [r1], #220 @ 0xdc │ │ │ │ + strdeq r0, [r1], #216 @ 0xd8 │ │ │ │ + strdeq r0, [r1], #212 @ 0xd4 │ │ │ │ + strdeq r0, [r1], #208 @ 0xd0 │ │ │ │ cmp r0, #31 │ │ │ │ bhi 11ef44 │ │ │ │ ldr r3, [pc, #36] @ 11ef50 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r0, [pc, #20] @ 11ef54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 11ef58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ teqeq sl, ip, lsr #4 │ │ │ │ - sbceq r5, r0, r4, ror r2 │ │ │ │ - sbceq r5, r0, r8, ror #4 │ │ │ │ + strheq r5, [r0], #36 @ 0x24 │ │ │ │ + sbceq r5, r0, r8, lsr #5 │ │ │ │ subs r3, r1, #4 │ │ │ │ movne r3, #1 │ │ │ │ cmp r0, #24 │ │ │ │ movne r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ bne 11efd8 │ │ │ │ cmp r1, #6 │ │ │ │ @@ -232379,86 +232379,86 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #40] @ 11f02c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #32] @ 11f030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbceq r0, r1, r8, lsl sp │ │ │ │ + sbceq r0, r1, r8, asr sp │ │ │ │ teqeq sl, r8 @ │ │ │ │ - sbceq r5, r0, r0, ror #3 │ │ │ │ - strheq r0, [r1], #200 @ 0xc8 │ │ │ │ - sbceq r5, r0, r8, asr #3 │ │ │ │ - sbceq r0, r1, r0, lsr #26 │ │ │ │ - ldrdeq r0, [r1], #200 @ 0xc8 │ │ │ │ - sbceq r0, r1, ip, ror #25 │ │ │ │ + sbceq r5, r0, r0, lsr #4 │ │ │ │ + strdeq r0, [r1], #200 @ 0xc8 │ │ │ │ + sbceq r5, r0, r8, lsl #4 │ │ │ │ + sbceq r0, r1, r0, ror #26 │ │ │ │ + sbceq r0, r1, r8, lsl sp │ │ │ │ + sbceq r0, r1, ip, lsr #26 │ │ │ │ cmp r0, #96 @ 0x60 │ │ │ │ bhi 11f05c │ │ │ │ ldr r3, [pc, #36] @ 11f068 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r0, [pc, #20] @ 11f06c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 11f070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ teqeq sl, r0 @ │ │ │ │ - sbceq r5, r0, ip, asr r1 │ │ │ │ - sbceq r5, r0, r0, asr r1 │ │ │ │ + smulleq r5, r0, ip, r1 │ │ │ │ + smulleq r5, r0, r0, r1 │ │ │ │ cmp r0, #4 │ │ │ │ bhi 11f09c │ │ │ │ ldr r3, [pc, #36] @ 11f0a8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r0, [pc, #20] @ 11f0ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 11f0b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ teqeq sl, ip, ror sp │ │ │ │ - sbceq r5, r0, ip, lsl r1 │ │ │ │ - sbceq r5, r0, r0, lsl r1 │ │ │ │ + sbceq r5, r0, ip, asr r1 │ │ │ │ + sbceq r5, r0, r0, asr r1 │ │ │ │ cmp r0, #11 │ │ │ │ bhi 11f0dc │ │ │ │ ldr r3, [pc, #36] @ 11f0e8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r0, [pc, #20] @ 11f0ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 11f0f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ teqeq sl, ip, lsl #26 │ │ │ │ - ldrdeq r5, [r0], #12 │ │ │ │ - ldrdeq r5, [r0], #0 │ │ │ │ + sbceq r5, r0, ip, lsl r1 │ │ │ │ + sbceq r5, r0, r0, lsl r1 │ │ │ │ cmp r0, #6 │ │ │ │ bhi 11f11c │ │ │ │ ldr r3, [pc, #36] @ 11f128 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r0, [pc, #20] @ 11f12c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 11f130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ teqeq sl, r0 @ │ │ │ │ - smulleq r5, r0, ip, r0 │ │ │ │ - smulleq r5, r0, r0, r0 │ │ │ │ + ldrdeq r5, [r0], #12 │ │ │ │ + ldrdeq r5, [r0], #0 │ │ │ │ cmp r2, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub r2, r2, #1 │ │ │ │ @@ -325550,15 +325550,15 @@ │ │ │ │ mla r2, r0, r2, r4 │ │ │ │ ror r2, r2, #15 │ │ │ │ mul r4, r1, r2 │ │ │ │ b 179dcc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r9, r8 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strdeq sp, [ip], #128 @ 0x80 │ │ │ │ + sbceq sp, ip, r0, lsr r9 │ │ │ │ ldrbcs lr, [r4, pc, lsr #22] │ │ │ │ adcsgt sl, r2, #976 @ 0x3d0 │ │ │ │ @ instruction: 0x165667b1 │ │ │ │ @ instruction: 0x9e3779b1 │ │ │ │ strbhi ip, [fp, #2679]! @ 0xa77 │ │ │ │ teqeq r9, ip, asr #5 │ │ │ │ mov r1, r0 │ │ │ │ @@ -325731,16 +325731,16 @@ │ │ │ │ add r2, r2, r2, lsl #1 │ │ │ │ lsl r2, r2, #2 │ │ │ │ bl 3b570 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [r4, #48] @ 0x30 │ │ │ │ b 17a0c8 │ │ │ │ - sbceq sp, ip, r8, asr r4 │ │ │ │ - sbceq sp, ip, r8, lsr #5 │ │ │ │ + smulleq sp, ip, r8, r4 │ │ │ │ + sbceq sp, ip, r8, ror #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr r3, [r0, #48] @ 0x30 │ │ │ │ str r2, [sp, #4] │ │ │ │ @@ -325862,15 +325862,15 @@ │ │ │ │ movne r0, #1 │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r6, r7, pc} │ │ │ │ teqcc r3, #52, 6 @ 0xd0000000 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ ldrbpl r5, [r5, #-1366] @ 0xfffffaaa │ │ │ │ ldrbpl r5, [r5, #-1365] @ 0xfffffaab │ │ │ │ - sbceq sp, ip, r4, lsl #9 │ │ │ │ + sbceq sp, ip, r4, asr #9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r1 │ │ │ │ mov r1, #56 @ 0x38 │ │ │ │ @@ -325912,15 +325912,15 @@ │ │ │ │ bl 17d534 │ │ │ │ mov r7, #0 │ │ │ │ b 17a560 │ │ │ │ teqcc r3, #52, 6 @ 0xd0000000 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ ldrbpl r5, [r5, #-1366] @ 0xfffffaaa │ │ │ │ ldrbpl r5, [r5, #-1365] @ 0xfffffaab │ │ │ │ - sbceq sp, ip, r8, asr #7 │ │ │ │ + sbceq sp, ip, r8, lsl #8 │ │ │ │ ldr r2, [pc, #12] @ 17a5a0 │ │ │ │ ldr r1, [pc, #12] @ 17a5a4 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ b 17a4c8 │ │ │ │ @ instruction: 0xfffff53c │ │ │ │ @ instruction: 0xfffffa70 │ │ │ │ @@ -326044,15 +326044,15 @@ │ │ │ │ add r3, r3, r2, lsl #5 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ mov r0, r4 │ │ │ │ add r2, r2, r2, lsl #1 │ │ │ │ lsl r2, r2, #2 │ │ │ │ bl 3b570 │ │ │ │ b 17a760 │ │ │ │ - strheq ip, [ip], #216 @ 0xd8 │ │ │ │ + strdeq ip, [ip], #216 @ 0xd8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ mov r0, r1 │ │ │ │ @@ -326541,15 +326541,15 @@ │ │ │ │ ldr r0, [r5, #40] @ 0x28 │ │ │ │ cmp r4, r0 │ │ │ │ movhi r0, #0 │ │ │ │ movls r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq ip, ip, r8, lsl r6 │ │ │ │ + sbceq ip, ip, r8, asr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #12 │ │ │ │ bl 17d338 │ │ │ │ subs r4, r0, #0 │ │ │ │ @@ -326839,22 +326839,22 @@ │ │ │ │ cmp r0, #0 │ │ │ │ orrne r3, r3, #2 │ │ │ │ strne r0, [r6] │ │ │ │ strne r3, [r5] │ │ │ │ tst r3, #4 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ b 17b39c │ │ │ │ - adcseq sl, fp, r4, ror #23 │ │ │ │ + adcseq sl, fp, r4, lsr #24 │ │ │ │ teqeq r9, ip, lsr #25 │ │ │ │ teqeq r4, ip, asr #27 │ │ │ │ teqeq ip, r8 @ │ │ │ │ teqeq ip, ip, ror #13 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adcseq sl, fp, ip, asr fp │ │ │ │ - strheq r8, [sl], #12 │ │ │ │ + umlalseq sl, fp, ip, fp │ │ │ │ + strdeq r8, [sl], #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #672] @ 17b6e4 │ │ │ │ @@ -327025,25 +327025,25 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, #4 │ │ │ │ add r0, r5, r0 │ │ │ │ bl 3a9ac │ │ │ │ b 17b4fc │ │ │ │ teqeq r9, r0 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq fp, fp, r0, lsl #4 │ │ │ │ + adcseq fp, fp, r0, asr #4 │ │ │ │ teqeq r9, r0 @ │ │ │ │ - sbceq sl, r8, r4, lsl pc │ │ │ │ - ldrsheq fp, [fp], r0 @ │ │ │ │ - ldrdeq r9, [r9], #216 @ 0xd8 │ │ │ │ - adcseq sl, fp, r0, lsr #18 │ │ │ │ - strheq ip, [ip], #40 @ 0x28 │ │ │ │ - @ instruction: 0x00bba8bc │ │ │ │ - adcseq fp, fp, r8, lsr #22 │ │ │ │ - adcseq sl, fp, ip, lsr #17 │ │ │ │ - sbceq pc, sl, ip, lsr r6 @ │ │ │ │ + sbceq sl, r8, r4, asr pc │ │ │ │ + adcseq fp, fp, r0, lsr r1 │ │ │ │ + sbceq r9, r9, r8, lsl lr │ │ │ │ + adcseq sl, fp, r0, ror #18 │ │ │ │ + strdeq ip, [ip], #40 @ 0x28 │ │ │ │ + @ instruction: 0x00bba8fc │ │ │ │ + adcseq fp, fp, r8, ror #22 │ │ │ │ + adcseq sl, fp, ip, ror #17 │ │ │ │ + sbceq pc, sl, ip, ror r6 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3032] @ 0xbd8 │ │ │ │ sub sp, sp, #1040 @ 0x410 │ │ │ │ sub sp, sp, #8 │ │ │ │ ldr ip, [pc, #160] @ 17b7d8 │ │ │ │ @@ -327086,16 +327086,16 @@ │ │ │ │ bne 17b7d4 │ │ │ │ add sp, sp, #1040 @ 0x410 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r9, r4 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq ip, ip, r0, lsr #3 │ │ │ │ - ldrdeq r7, [r9], #208 @ 0xd0 │ │ │ │ + sbceq ip, ip, r0, ror #3 │ │ │ │ + sbceq r7, r9, r0, lsl lr │ │ │ │ teqeq r9, ip, asr #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3032] @ 0xbd8 │ │ │ │ ldr ip, [pc, #172] @ 17b8b0 │ │ │ │ sub sp, sp, #1040 @ 0x410 │ │ │ │ @@ -327141,15 +327141,15 @@ │ │ │ │ add sp, sp, #1040 @ 0x410 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq ip, ip, lsr r2 │ │ │ │ teqeq r9, r8 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r7, r9, ip, lsl #26 │ │ │ │ + sbceq r7, r9, ip, asr #26 │ │ │ │ teqeq r9, r4, ror r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #184] @ 17b998 │ │ │ │ @@ -327273,15 +327273,15 @@ │ │ │ │ add r4, r6, r4 │ │ │ │ sub r4, r4, r7 │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r6 │ │ │ │ bl 3b234 │ │ │ │ str r4, [r5, #8] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - strdeq r7, [r9], #172 @ 0xac │ │ │ │ + sbceq r7, r9, ip, lsr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r6, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, #0 │ │ │ │ @@ -327294,15 +327294,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ bl 17d750 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #8] │ │ │ │ str r0, [r4] │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adcseq r1, ip, r0, asr r9 │ │ │ │ + umlalseq r1, ip, r0, r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r1, r2, r3} │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4076] @ 0xfec │ │ │ │ ldr ip, [pc, #120] @ 17bbb8 │ │ │ │ ldr r2, [pc, #120] @ 17bbbc │ │ │ │ @@ -327508,16 +327508,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 17be6c │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r9, r0, lsl r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq sl, fp, ip, ror #2 │ │ │ │ - adcseq pc, fp, r8, asr #2 │ │ │ │ + adcseq sl, fp, ip, lsr #3 │ │ │ │ + adcseq pc, fp, r8, lsl #3 │ │ │ │ teqeq r9, r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #244] @ 17bf90 │ │ │ │ ldr r3, [pc, #244] @ 17bf94 │ │ │ │ @@ -327580,16 +327580,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 17bf8c │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r9, ip, asr r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrheq sl, [fp], r4 @ │ │ │ │ - adcseq pc, fp, ip, asr #32 │ │ │ │ + ldrsheq sl, [fp], r4 @ │ │ │ │ + adcseq pc, fp, ip, lsl #1 │ │ │ │ @ instruction: 0x01394090 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #112] @ 17c02c │ │ │ │ ldr r3, [pc, #112] @ 17c030 │ │ │ │ @@ -327767,15 +327767,15 @@ │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #28] │ │ │ │ mov r3, #0 │ │ │ │ ldr r7, [r0] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 17c358 │ │ │ │ orrs r3, r4, r5 │ │ │ │ beq 17c3a0 │ │ │ │ cmn r5, #1 │ │ │ │ cmneq r4, #1 │ │ │ │ beq 17c38c │ │ │ │ @@ -327817,15 +327817,15 @@ │ │ │ │ sbcs r2, r5, r8 │ │ │ │ orrge r3, r1, r3 │ │ │ │ andlt r3, r3, r1 │ │ │ │ cmp r3, #0 │ │ │ │ bne 17c3a0 │ │ │ │ bl 3aab4 │ │ │ │ ldr fp, [r6] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp fp, #0 │ │ │ │ bne 17c2e4 │ │ │ │ mov r0, #1 │ │ │ │ ldr r2, [pc, #84] @ 17c3b8 │ │ │ │ ldr r3, [pc, #72] @ 17c3b0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -327834,15 +327834,15 @@ │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 17c3a8 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 3aab4 │ │ │ │ ldr r4, [r6] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r4, #0 │ │ │ │ bne 17c388 │ │ │ │ b 17c358 │ │ │ │ mov r0, #0 │ │ │ │ b 17c35c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r9, r4 @ │ │ │ │ @@ -327861,15 +327861,15 @@ │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #28 │ │ │ │ mov r5, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ ldr r4, [r0] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 17c468 │ │ │ │ cmn r7, #1 │ │ │ │ cmneq r6, #1 │ │ │ │ beq 17c4a0 │ │ │ │ ldr r4, [pc, #188] @ 17c4d8 │ │ │ │ mov r8, sp │ │ │ │ @@ -327885,15 +327885,15 @@ │ │ │ │ adds r3, r3, r2 │ │ │ │ adc r1, r1, r2, asr #31 │ │ │ │ cmp r3, r6 │ │ │ │ sbcs r1, r1, r7 │ │ │ │ bge 17c498 │ │ │ │ bl 3aab4 │ │ │ │ ldr r9, [r5] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 17c420 │ │ │ │ mov r0, #1 │ │ │ │ ldr r2, [pc, #104] @ 17c4dc │ │ │ │ ldr r3, [pc, #92] @ 17c4d4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -327903,21 +327903,21 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 17c4cc │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r0, #0 │ │ │ │ b 17c46c │ │ │ │ ldr r4, [r5] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r4, #0 │ │ │ │ bne 17c4b8 │ │ │ │ b 17c468 │ │ │ │ bl 3aab4 │ │ │ │ ldr r4, [r5] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r4, #0 │ │ │ │ bne 17c4b4 │ │ │ │ b 17c468 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r9, ip, lsl ip │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ blcc fe82ece0 │ │ │ │ @@ -327927,15 +327927,15 @@ │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [pc, #236] @ 17c5e4 │ │ │ │ mov r2, #1 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 17c56c │ │ │ │ ldr r4, [pc, #208] @ 17c5e8 │ │ │ │ mov r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ ldr r0, [r4] │ │ │ │ bl 17a628 │ │ │ │ @@ -327945,15 +327945,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r7, #1 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ strb r7, [r3] │ │ │ │ str r6, [r4] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, r6 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ str r6, [r5] │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 1798d8 │ │ │ │ @@ -327965,26 +327965,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 17c590 │ │ │ │ cmp r5, #0 │ │ │ │ bne 17c57c │ │ │ │ b 17c510 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 17c5bc │ │ │ │ cmp r5, #0 │ │ │ │ bne 17c574 │ │ │ │ b 17c510 │ │ │ │ teqeq ip, r8, asr r5 │ │ │ │ @@ -328034,15 +328034,15 @@ │ │ │ │ ldr r5, [pc, #468] @ 17c870 │ │ │ │ sub sp, sp, #12 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r6, [pc, #440] @ 17c874 │ │ │ │ add r6, pc, r6 │ │ │ │ cmp r0, #0 │ │ │ │ bne 17c7f0 │ │ │ │ ldr r3, [pc, #428] @ 17c878 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ @@ -328059,15 +328059,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ beq 17c774 │ │ │ │ ldr r4, [r0, #8] │ │ │ │ ldr r5, [pc, #372] @ 17c880 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 17c7d0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r3, [pc, #336] @ 17c884 │ │ │ │ mov r0, r5 │ │ │ │ @@ -328081,15 +328081,15 @@ │ │ │ │ bl 17a4c8 │ │ │ │ cmp r0, #0 │ │ │ │ mov r5, r0 │ │ │ │ str r0, [r7] │ │ │ │ beq 17c868 │ │ │ │ ldr r0, [pc, #288] @ 17c88c │ │ │ │ add r0, pc, r0 │ │ │ │ - bl d1ef18 │ │ │ │ + bl d1ef58 │ │ │ │ b 17c6ec │ │ │ │ ldr r6, [pc, #276] @ 17c890 │ │ │ │ mov r1, r4 │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r0, [r6] │ │ │ │ bl 17d750 │ │ │ │ subs r5, r0, #0 │ │ │ │ @@ -328127,26 +328127,26 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ bne 17c814 │ │ │ │ cmp r5, #0 │ │ │ │ bne 17c800 │ │ │ │ b 17c6c4 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 17c840 │ │ │ │ cmp r7, #0 │ │ │ │ bne 17c7f8 │ │ │ │ b 17c6c4 │ │ │ │ mov r4, #0 │ │ │ │ b 17c704 │ │ │ │ @@ -328230,17 +328230,17 @@ │ │ │ │ orr r3, r3, r2, lsr #22 │ │ │ │ lsl r2, r2, #10 │ │ │ │ strd r2, [r6] │ │ │ │ b 17c964 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r9, r4, lsl #14 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r9, fp, r8, lsl #13 │ │ │ │ - adcseq r9, fp, r8, ror r6 │ │ │ │ - adcseq r9, fp, r0, ror r6 │ │ │ │ + adcseq r9, fp, r8, asr #13 │ │ │ │ + @ instruction: 0x00bb96b8 │ │ │ │ + @ instruction: 0x00bb96b0 │ │ │ │ teqeq r9, ip, lsl #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, #30 │ │ │ │ @@ -328280,15 +328280,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ str r0, [r3] │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [pc, #228] @ 17cb68 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ add r0, pc, r0 │ │ │ │ - b d1ef18 │ │ │ │ + b d1ef58 │ │ │ │ ldr r3, [pc, #216] @ 17cb6c │ │ │ │ mov r1, #47 @ 0x2f │ │ │ │ ldr r7, [r5, r3] │ │ │ │ ldr r6, [r7] │ │ │ │ mov r0, r6 │ │ │ │ bl 3a5ec │ │ │ │ subs r5, r0, #0 │ │ │ │ @@ -328333,20 +328333,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ add r0, r5, #1 │ │ │ │ bl 3a2c8 │ │ │ │ b 17ca68 │ │ │ │ mov r0, r6 │ │ │ │ b 17ca64 │ │ │ │ - adcseq r9, fp, r8, ror r5 │ │ │ │ + @ instruction: 0x00bb95b8 │ │ │ │ teqeq r9, r0, lsr #11 │ │ │ │ teqeq ip, r4 @ │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ andeq r1, r0, ip, lsl #15 │ │ │ │ - adcseq r9, fp, r8, lsr #10 │ │ │ │ + adcseq r9, fp, r8, ror #10 │ │ │ │ teqeq ip, r0, asr pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [pc, #60] @ 17cbcc │ │ │ │ add r4, pc, r4 │ │ │ │ @@ -328357,15 +328357,15 @@ │ │ │ │ ldr r3, [pc, #40] @ 17cbd0 │ │ │ │ ldr r0, [pc, r3] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [pc, #32] @ 17cbd4 │ │ │ │ add r0, r4, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 1a7bec │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r5, #1 │ │ │ │ strb r5, [r4] │ │ │ │ b 17cba0 │ │ │ │ teqeq ip, r0 @ │ │ │ │ teqeq ip, r0, asr #29 │ │ │ │ @ instruction: 0xfffffe7c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -328398,17 +328398,17 @@ │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r0, r4 │ │ │ │ beq 17cc44 │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r5, r0] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adcseq r9, fp, r4, ror #7 │ │ │ │ - @ instruction: 0x00bb93d8 │ │ │ │ - @ instruction: 0x00bb93d0 │ │ │ │ + adcseq r9, fp, r4, lsr #8 │ │ │ │ + adcseq r9, fp, r8, lsl r4 │ │ │ │ + adcseq r9, fp, r0, lsl r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #116] @ 17ccfc │ │ │ │ mov r6, r1 │ │ │ │ @@ -328437,15 +328437,15 @@ │ │ │ │ bl 3a16c │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r3 │ │ │ │ strb r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adcseq r9, fp, ip, lsl #7 │ │ │ │ + adcseq r9, fp, ip, asr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ sub r4, r0, #24 │ │ │ │ add r1, r1, #31 │ │ │ │ bic r1, r1, #7 │ │ │ │ @@ -330025,15 +330025,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r5, #0 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - sbceq r9, ip, r0, asr #15 │ │ │ │ + sbceq r9, ip, r0, lsl #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #88] @ 17e640 │ │ │ │ ldr r2, [pc, #88] @ 17e644 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -330188,18 +330188,18 @@ │ │ │ │ mov r1, #0 │ │ │ │ lsl r2, r2, #3 │ │ │ │ bl 3b570 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [r4, #48] @ 0x30 │ │ │ │ b 17e67c │ │ │ │ - smulleq r9, ip, ip, r2 │ │ │ │ - sbceq r9, ip, ip, ror #11 │ │ │ │ - strheq r9, [ip], #84 @ 0x54 │ │ │ │ - strdeq r9, [ip], #8 │ │ │ │ + ldrdeq r9, [ip], #44 @ 0x2c │ │ │ │ + sbceq r9, ip, ip, lsr #12 │ │ │ │ + strdeq r9, [ip], #84 @ 0x54 │ │ │ │ + sbceq r9, ip, r8, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #20 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r3, [sp, #12] │ │ │ │ @@ -330307,17 +330307,17 @@ │ │ │ │ str r3, [r7, #52] @ 0x34 │ │ │ │ b 17e98c │ │ │ │ cmp r6, #0 │ │ │ │ mov r9, r3 │ │ │ │ moveq r5, r6 │ │ │ │ bne 17e974 │ │ │ │ b 17e9b4 │ │ │ │ - sbceq r9, ip, r0, lsl r4 │ │ │ │ - sbceq r9, ip, ip, lsl #8 │ │ │ │ - sbceq r9, ip, ip, lsl #7 │ │ │ │ + sbceq r9, ip, r0, asr r4 │ │ │ │ + sbceq r9, ip, ip, asr #8 │ │ │ │ + sbceq r9, ip, ip, asr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r6, #5 │ │ │ │ mov r4, r0 │ │ │ │ mov r7, #3 │ │ │ │ @@ -330445,16 +330445,16 @@ │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 17d534 │ │ │ │ add r4, r4, #8 │ │ │ │ cmp r4, r2 │ │ │ │ bne 17ebe8 │ │ │ │ b 17ec3c │ │ │ │ - sbceq r9, ip, r4, lsr #2 │ │ │ │ - sbceq r9, ip, ip, lsl #2 │ │ │ │ + sbceq r9, ip, r4, ror #2 │ │ │ │ + sbceq r9, ip, ip, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r1, #0 │ │ │ │ @@ -330489,16 +330489,16 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r2, lsl #5 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ mov r0, r4 │ │ │ │ lsl r2, r2, #3 │ │ │ │ bl 3b570 │ │ │ │ b 17ecd8 │ │ │ │ - sbceq r9, ip, r8, rrx │ │ │ │ - sbceq r8, ip, r8, lsr ip │ │ │ │ + sbceq r9, ip, r8, lsr #1 │ │ │ │ + sbceq r8, ip, r8, ror ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r0, r1 │ │ │ │ @@ -330522,15 +330522,15 @@ │ │ │ │ add r1, r1, #1 │ │ │ │ ldr r3, [ip, r1, lsl #5] │ │ │ │ cmp r3, r2 │ │ │ │ bcc 17ed74 │ │ │ │ b 17e64c │ │ │ │ mov r1, #0 │ │ │ │ b 17e64c │ │ │ │ - strheq r8, [ip], #184 @ 0xb8 │ │ │ │ + strdeq r8, [ip], #184 @ 0xb8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -330577,15 +330577,15 @@ │ │ │ │ ldr ip, [pc, #20] @ 17ee6c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ add r3, r3, #1 │ │ │ │ str ip, [r1, #4] │ │ │ │ strd r2, [r0, #48] @ 0x30 │ │ │ │ bx lr │ │ │ │ - strheq r8, [ip], #224 @ 0xe0 │ │ │ │ + strdeq r8, [ip], #224 @ 0xe0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -330601,15 +330601,15 @@ │ │ │ │ ldr r1, [pc, #20] @ 17eecc │ │ │ │ sub r2, r2, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ add r3, r3, #1 │ │ │ │ str r1, [r0, #4] │ │ │ │ strd r2, [r4, #48] @ 0x30 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r8, ip, r0, asr lr │ │ │ │ + smulleq r8, ip, r0, lr │ │ │ │ ldr r3, [r0, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ beq 17ef18 │ │ │ │ ldr r2, [r0, #4] │ │ │ │ cmp r1, #0 │ │ │ │ ldr r0, [r0, #16] │ │ │ │ moveq r1, r2 │ │ │ │ @@ -330644,15 +330644,15 @@ │ │ │ │ cmpne r3, #0 │ │ │ │ bxne lr │ │ │ │ add r0, r0, #8 │ │ │ │ cmp r0, r2 │ │ │ │ bne 17ef54 │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - strheq r8, [ip], #216 @ 0xd8 │ │ │ │ + strdeq r8, [ip], #216 @ 0xd8 │ │ │ │ ldr r3, [pc, #44] @ 17efb0 │ │ │ │ ldr r1, [pc, #44] @ 17efb4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #40] @ 17efb8 │ │ │ │ sub sp, sp, #8 │ │ │ │ ldr r1, [r3, r1] │ │ │ │ str r1, [sp] │ │ │ │ @@ -330686,35 +330686,35 @@ │ │ │ │ ldr r4, [r0] │ │ │ │ cmp r4, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r6, r0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 17f140 │ │ │ │ ldr r7, [r6, #4] │ │ │ │ cmp r7, #0 │ │ │ │ beq 17f098 │ │ │ │ ldr r3, [r6] │ │ │ │ ldr r2, [r7] │ │ │ │ str r2, [r6, #4] │ │ │ │ ldr r4, [r3, #8] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ str r4, [r7] │ │ │ │ ldr r3, [r6] │ │ │ │ ldr r2, [r3, #8] │ │ │ │ cmp r2, #0 │ │ │ │ orrne r8, r7, #1 │ │ │ │ movne r4, #0 │ │ │ │ beq 17f08c │ │ │ │ ldr r5, [r3, #4] │ │ │ │ mla r5, r4, r5, r7 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ str r8, [r5, #8] │ │ │ │ ldr r3, [r6] │ │ │ │ add r4, r4, #1 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ cmp r4, r2 │ │ │ │ bcc 17f068 │ │ │ │ ldr r7, [r6, #4] │ │ │ │ @@ -330724,38 +330724,38 @@ │ │ │ │ mov r1, #1 │ │ │ │ cmp r5, #0 │ │ │ │ beq 17f0dc │ │ │ │ ldm r5, {r3, r4} │ │ │ │ bic r4, r4, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r6, #12] │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 17f098 │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ ldr r5, [r6, #12] │ │ │ │ mov r1, #1 │ │ │ │ cmp r5, #0 │ │ │ │ bne 17f0a8 │ │ │ │ ldr r4, [r6] │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 17f184 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ mov r1, #1 │ │ │ │ cmp r3, #0 │ │ │ │ beq 17f138 │ │ │ │ ldm r3, {r3, r4} │ │ │ │ bic r4, r4, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r6, #8] │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 17f0f4 │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ ldr r3, [r6, #8] │ │ │ │ mov r1, #1 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -330768,15 +330768,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 17f15c │ │ │ │ cmp r5, #0 │ │ │ │ bne 17f148 │ │ │ │ b 17f02c │ │ │ │ mov r1, #1 │ │ │ │ @@ -330784,15 +330784,15 @@ │ │ │ │ str r5, [r4] │ │ │ │ bl 1798d8 │ │ │ │ b 17f0f4 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 17f178 │ │ │ │ b 17f19c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -330806,25 +330806,25 @@ │ │ │ │ add r0, r1, #8 │ │ │ │ str r3, [r4, #8] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r5, [r0] │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 17f2c8 │ │ │ │ ldr r5, [r4] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ mov r6, #0 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #8] │ │ │ │ str r6, [r4, #12] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, r6 │ │ │ │ bne 17f2b4 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ cmp r1, #0 │ │ │ │ bne 17f1e0 │ │ │ │ ldr r3, [r4] │ │ │ │ str r1, [sp, #4] │ │ │ │ @@ -330862,28 +330862,28 @@ │ │ │ │ b 17f234 │ │ │ │ cmp r0, #2 │ │ │ │ beq 17f2f4 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 17f324 │ │ │ │ b 17f2d4 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 17f308 │ │ │ │ cmp r6, #0 │ │ │ │ bne 17f2f4 │ │ │ │ b 17f20c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -330904,58 +330904,58 @@ │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ sub r7, r1, #8 │ │ │ │ ldr r6, [r1, #-4] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r5, r6 │ │ │ │ beq 17f44c │ │ │ │ ldr r6, [r5] │ │ │ │ cmp r6, #0 │ │ │ │ beq 17f3b8 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 17f45c │ │ │ │ ldr r6, [r4, #-4] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ ands r8, r6, #1 │ │ │ │ ldr r5, [r5] │ │ │ │ bne 17f408 │ │ │ │ ldr r3, [r6, #12] │ │ │ │ cmp r5, #0 │ │ │ │ str r3, [r4, #-8] │ │ │ │ str r7, [r6, #12] │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r5 │ │ │ │ str r8, [r5] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 1798d8 │ │ │ │ cmp r5, #0 │ │ │ │ beq 17f424 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 17f4c4 │ │ │ │ ldr r4, [r4, #-4] │ │ │ │ mov r1, #1 │ │ │ │ bic r4, r4, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r3, [r5, #8] │ │ │ │ str r3, [r4, #-8] │ │ │ │ @@ -330963,28 +330963,28 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r0, #2 │ │ │ │ beq 17f488 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 17f4b8 │ │ │ │ b 17f468 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 17f49c │ │ │ │ cmp r8, #0 │ │ │ │ bne 17f488 │ │ │ │ b 17f3b8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -333572,16 +333572,16 @@ │ │ │ │ ldr r3, [pc, #28] @ 181d40 │ │ │ │ pop {r4, lr} │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [pc, #16] @ 181d44 │ │ │ │ str r2, [r3] │ │ │ │ add r0, pc, r0 │ │ │ │ - b d1ef18 │ │ │ │ - adcseq sp, ip, r8, lsr r7 │ │ │ │ + b d1ef58 │ │ │ │ + adcseq sp, ip, r8, ror r7 │ │ │ │ teqeq ip, ip, asr #26 │ │ │ │ andeq r0, r0, ip │ │ │ │ ldr r3, [pc, #4] @ 181d54 │ │ │ │ ldr r0, [pc, r3] │ │ │ │ b 3a418 │ │ │ │ teqeq ip, r4, lsr #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -333603,15 +333603,15 @@ │ │ │ │ ldr r2, [r3] │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3b0c0 │ │ │ │ ldr r1, [pc, #32] @ 181dcc │ │ │ │ add r0, r6, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 1a7bec │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r7, #1 │ │ │ │ strb r7, [r6] │ │ │ │ b 181d88 │ │ │ │ teqeq ip, r4 @ │ │ │ │ teqeq ip, r0, ror #25 │ │ │ │ @ instruction: 0xffffff44 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -333633,15 +333633,15 @@ │ │ │ │ ldr r2, [r3] │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3b774 │ │ │ │ ldr r1, [pc, #32] @ 181e44 │ │ │ │ add r0, r6, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 1a7bec │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r7, #1 │ │ │ │ strb r7, [r6] │ │ │ │ b 181e00 │ │ │ │ teqeq ip, ip, ror ip │ │ │ │ teqeq ip, r8, ror #24 │ │ │ │ @ instruction: 0xfffffecc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -333684,15 +333684,15 @@ │ │ │ │ cmp r4, #0 │ │ │ │ beq 181f28 │ │ │ │ cmp r4, #2 │ │ │ │ beq 181f04 │ │ │ │ mov r2, #2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ beq 181f28 │ │ │ │ cmp r6, #0 │ │ │ │ bne 181eb0 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, #2 │ │ │ │ mov r0, r5 │ │ │ │ @@ -333852,15 +333852,15 @@ │ │ │ │ ldr r0, [pc, #24] @ 18219c │ │ │ │ mov r1, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 1a7cc0 │ │ │ │ ldr r0, [pc, #12] @ 1821a0 │ │ │ │ pop {r4, lr} │ │ │ │ add r0, pc, r0 │ │ │ │ - b d1ef18 │ │ │ │ + b d1ef58 │ │ │ │ teqeq ip, r4 @ │ │ │ │ @ instruction: 0xfffffe78 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -333949,15 +333949,15 @@ │ │ │ │ blx fp │ │ │ │ cmp r9, #0 │ │ │ │ beq 182334 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 182310 │ │ │ │ cmp r4, #2 │ │ │ │ beq 182500 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -333990,15 +333990,15 @@ │ │ │ │ cmp sl, #0 │ │ │ │ beq 1823e0 │ │ │ │ ldr r0, [sl] │ │ │ │ mov r8, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ bne 1823b0 │ │ │ │ cmp r8, #2 │ │ │ │ beq 1824e4 │ │ │ │ ldr r8, [r4, #180] @ 0xb4 │ │ │ │ ldr fp, [r4, #168] @ 0xa8 │ │ │ │ add r3, r8, r9 │ │ │ │ @@ -334052,15 +334052,15 @@ │ │ │ │ mov r2, #128 @ 0x80 │ │ │ │ mov r1, #255 @ 0xff │ │ │ │ mov r0, r8 │ │ │ │ bl 3b570 │ │ │ │ ldr r3, [pc, #156] @ 182550 │ │ │ │ ldr r7, [r5, r3] │ │ │ │ ldr r9, [r7, #4] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r9, #0 │ │ │ │ beq 18251c │ │ │ │ ldr r5, [r7, #32] │ │ │ │ bl 1a7e48 │ │ │ │ mov r3, r5 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r8 │ │ │ │ @@ -334089,15 +334089,15 @@ │ │ │ │ bl 1a7bec │ │ │ │ b 1824c4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r8, r0, lsl lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r8, r4, ror #27 │ │ │ │ teqeq r8, r0, ror #23 │ │ │ │ - @ instruction: 0x00bb3bd0 │ │ │ │ + adcseq r3, fp, r0, lsl ip │ │ │ │ @ instruction: 0x000019b4 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #0 │ │ │ │ b 181e48 │ │ │ │ mov r1, #1 │ │ │ │ @@ -334443,20 +334443,20 @@ │ │ │ │ mov r2, #200 @ 0xc8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b570 │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - adcseq r3, fp, ip, lsl #14 │ │ │ │ + adcseq r3, fp, ip, asr #14 │ │ │ │ @ instruction: 0xfffff758 │ │ │ │ teqeq ip, ip, ror r0 │ │ │ │ teqeq ip, r8, rrx │ │ │ │ teqpeq r8, ip, asr #27 @ p-variant is OBSOLETE │ │ │ │ - sbceq r0, r9, ip, ror #21 │ │ │ │ + sbceq r0, r9, ip, lsr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r2 │ │ │ │ @@ -334570,15 +334570,15 @@ │ │ │ │ bl 3b570 │ │ │ │ mov r0, r8 │ │ │ │ bl 1a7db4 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 182cc4 │ │ │ │ cmp r4, #2 │ │ │ │ popne {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r0, r5 │ │ │ │ mvn r1, #-2147483648 @ 0x80000000 │ │ │ │ @@ -335222,22 +335222,22 @@ │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3a5c8 │ │ │ │ cmp r0, #0 │ │ │ │ movne r0, r4 │ │ │ │ orreq r0, r4, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r8, sl, r8, asr #6 │ │ │ │ - adcseq r2, fp, r4, lsl sl │ │ │ │ - umlalseq pc, fp, r0, r2 @ │ │ │ │ - @ instruction: 0x00ba55d8 │ │ │ │ - adcseq r3, sl, ip │ │ │ │ - adcseq r2, fp, r4, lsl #19 │ │ │ │ - sbceq r2, r9, r4, lsl #9 │ │ │ │ - adcseq r5, sl, ip, lsr r5 │ │ │ │ + sbceq r8, sl, r8, lsl #7 │ │ │ │ + adcseq r2, fp, r4, asr sl │ │ │ │ + @ instruction: 0x00bbf2d0 │ │ │ │ + adcseq r5, sl, r8, lsl r6 │ │ │ │ + adcseq r3, sl, ip, asr #32 │ │ │ │ + adcseq r2, fp, r4, asr #19 │ │ │ │ + sbceq r2, r9, r4, asr #9 │ │ │ │ + adcseq r5, sl, ip, ror r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #68] @ 18377c │ │ │ │ add r5, pc, r5 │ │ │ │ ldrb r1, [r5] │ │ │ │ @@ -335247,22 +335247,22 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 17c680 │ │ │ │ mov r1, r4 │ │ │ │ bl 1835dc │ │ │ │ ldr r4, [pc, #36] @ 183784 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r6, r0 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ strb r6, [r4] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r4, #1 │ │ │ │ strb r4, [r5] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ teqeq ip, r1, ror #6 │ │ │ │ - @ instruction: 0x00bb28f8 │ │ │ │ + adcseq r2, fp, r8, lsr r9 │ │ │ │ teqeq ip, r8, lsr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ bl 17c680 │ │ │ │ @@ -335522,21 +335522,21 @@ │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, fp │ │ │ │ bl 3b564 │ │ │ │ cmp r0, #0 │ │ │ │ bne 183b14 │ │ │ │ b 183b5c │ │ │ │ - adcseq sp, r9, r0, lsr #19 │ │ │ │ - sbceq r4, ip, r4, lsr #6 │ │ │ │ - adcseq r2, fp, ip, ror #12 │ │ │ │ - adcseq r9, fp, ip, lsl sl │ │ │ │ - sbceq sl, r8, r8, lsr r6 │ │ │ │ - adcseq r2, fp, r0, lsl r6 │ │ │ │ - sbceq r2, fp, r8, lsl ip │ │ │ │ + adcseq sp, r9, r0, ror #19 │ │ │ │ + sbceq r4, ip, r4, ror #6 │ │ │ │ + adcseq r2, fp, ip, lsr #13 │ │ │ │ + adcseq r9, fp, ip, asr sl │ │ │ │ + sbceq sl, r8, r8, ror r6 │ │ │ │ + adcseq r2, fp, r0, asr r6 │ │ │ │ + sbceq r2, fp, r8, asr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r4, r3 │ │ │ │ mov r7, r1 │ │ │ │ @@ -335624,16 +335624,16 @@ │ │ │ │ mov r0, r8 │ │ │ │ mov r1, r9 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r8, sl │ │ │ │ mov r9, sl │ │ │ │ b 183cec │ │ │ │ - adcseq r7, fp, ip, lsr #19 │ │ │ │ - sbceq r2, fp, r4, asr sl │ │ │ │ + adcseq r7, fp, ip, ror #19 │ │ │ │ + smulleq r2, fp, r4, sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ subs r5, r0, #0 │ │ │ │ mov r7, r2 │ │ │ │ mov r8, r3 │ │ │ │ @@ -335719,15 +335719,15 @@ │ │ │ │ moveq r7, r3 │ │ │ │ moveq r8, r7 │ │ │ │ bne 183e80 │ │ │ │ cmp r4, #1 │ │ │ │ addcs r5, r5, r4 │ │ │ │ addcc r5, r5, #1 │ │ │ │ b 183d78 │ │ │ │ - adcseq r7, fp, r0, lsr #17 │ │ │ │ + adcseq r7, fp, r0, ror #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-80] @ 0xffffffb0 │ │ │ │ ldr lr, [pc, #504] @ 1840dc │ │ │ │ sub sp, sp, #4096 @ 0x1000 │ │ │ │ @@ -335856,15 +335856,15 @@ │ │ │ │ lsl r4, r4, #16 │ │ │ │ asr r4, r4, #16 │ │ │ │ b 184038 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r8, r8, lsl #2 │ │ │ │ teqeq ip, r4 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r2, fp, r8, lsr r1 │ │ │ │ + adcseq r2, fp, r8, ror r1 │ │ │ │ teqeq ip, r0, ror r3 │ │ │ │ teqeq ip, r4, lsl #5 │ │ │ │ teqeq r8, r0, lsr #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3936] @ 0xf60 │ │ │ │ @@ -335954,15 +335954,15 @@ │ │ │ │ ldr r4, [pc, #1108] @ 1846b0 │ │ │ │ ldr r1, [pc, #1108] @ 1846b4 │ │ │ │ add r4, pc, r4 │ │ │ │ ldr r2, [pc, #1068] @ 184694 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, r4, #8 │ │ │ │ bl 3a9ac │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r5, #1 │ │ │ │ str r5, [r4, #4] │ │ │ │ ldr r2, [pc, #1076] @ 1846b8 │ │ │ │ ldr r3, [pc, #1028] @ 18468c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -336209,69 +336209,69 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 1837b4 │ │ │ │ mov r1, r4 │ │ │ │ bl 1835dc │ │ │ │ ldr r4, [pc, #224] @ 184748 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r6, r0 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ strb r6, [r4] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r4, #1 │ │ │ │ strb r4, [r5] │ │ │ │ b 184240 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r8, r8, ror #29 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq ip, r4, lsr #3 │ │ │ │ andeq r0, r0, r8, lsr #16 │ │ │ │ teqeq ip, r0, asr #2 │ │ │ │ + adcseq r1, fp, r0, lsr pc │ │ │ │ @ instruction: 0x00bb1ef0 │ │ │ │ - @ instruction: 0x00bb1eb0 │ │ │ │ teqeq ip, ip, lsr #1 │ │ │ │ teqeq ip, r9, ror #16 │ │ │ │ teqeq ip, r4, asr r8 │ │ │ │ teqeq ip, r0, asr #16 │ │ │ │ teqeq ip, r8, rrx │ │ │ │ teqeq r8, r4, ror sp │ │ │ │ teqeq ip, ip, ror #31 │ │ │ │ - adcseq r1, fp, r8, lsl #28 │ │ │ │ - adcseq r1, fp, r0, lsl lr │ │ │ │ - adcseq r1, fp, r0, lsr #28 │ │ │ │ - adcseq r1, fp, r8, lsr #28 │ │ │ │ - adcseq r1, fp, r4, lsr #28 │ │ │ │ - adcseq r1, fp, ip, lsr #28 │ │ │ │ - adcseq r1, fp, r0, lsr lr │ │ │ │ - adcseq r1, fp, r4, lsr lr │ │ │ │ - adcseq r1, fp, r8, lsr lr │ │ │ │ - adcseq r1, fp, r0, asr #28 │ │ │ │ - adcseq r1, fp, r4, asr #28 │ │ │ │ - adcseq r1, fp, r4, asr #28 │ │ │ │ - adcseq r1, fp, ip, asr #28 │ │ │ │ + adcseq r1, fp, r8, asr #28 │ │ │ │ adcseq r1, fp, r0, asr lr │ │ │ │ - adcseq r1, fp, r4, asr lr │ │ │ │ - adcseq r1, fp, r4, asr lr │ │ │ │ - adcseq r1, fp, ip, asr lr │ │ │ │ - adcseq r1, fp, ip, asr lr │ │ │ │ adcseq r1, fp, r0, ror #28 │ │ │ │ - adcseq r1, fp, ip, asr lr │ │ │ │ - adcseq r1, fp, r4, ror #28 │ │ │ │ adcseq r1, fp, r8, ror #28 │ │ │ │ + adcseq r1, fp, r4, ror #28 │ │ │ │ + adcseq r1, fp, ip, ror #28 │ │ │ │ adcseq r1, fp, r0, ror lr │ │ │ │ + adcseq r1, fp, r4, ror lr │ │ │ │ adcseq r1, fp, r8, ror lr │ │ │ │ adcseq r1, fp, r0, lsl #29 │ │ │ │ + adcseq r1, fp, r4, lsl #29 │ │ │ │ + adcseq r1, fp, r4, lsl #29 │ │ │ │ adcseq r1, fp, ip, lsl #29 │ │ │ │ - umlalseq r1, fp, r8, lr │ │ │ │ + umlalseq r1, fp, r0, lr │ │ │ │ + umlalseq r1, fp, r4, lr │ │ │ │ + umlalseq r1, fp, r4, lr │ │ │ │ + umlalseq r1, fp, ip, lr │ │ │ │ umlalseq r1, fp, ip, lr │ │ │ │ + adcseq r1, fp, r0, lsr #29 │ │ │ │ + umlalseq r1, fp, ip, lr │ │ │ │ + adcseq r1, fp, r4, lsr #29 │ │ │ │ adcseq r1, fp, r8, lsr #29 │ │ │ │ @ instruction: 0x00bb1eb0 │ │ │ │ + @ instruction: 0x00bb1eb8 │ │ │ │ adcseq r1, fp, r0, asr #29 │ │ │ │ - @ instruction: 0x00bb1ed0 │ │ │ │ + adcseq r1, fp, ip, asr #29 │ │ │ │ + @ instruction: 0x00bb1ed8 │ │ │ │ + @ instruction: 0x00bb1edc │ │ │ │ + adcseq r1, fp, r8, ror #29 │ │ │ │ + @ instruction: 0x00bb1ef0 │ │ │ │ + adcseq r1, fp, r0, lsl #30 │ │ │ │ + adcseq r1, fp, r0, lsl pc │ │ │ │ teqeq ip, r4, lsr #25 │ │ │ │ - adcseq r1, fp, ip, lsl #21 │ │ │ │ + adcseq r1, fp, ip, asr #21 │ │ │ │ teqeq ip, r4, lsr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr lr, [pc, #104] @ 1847cc │ │ │ │ sub sp, sp, #28 │ │ │ │ @@ -337261,15 +337261,15 @@ │ │ │ │ sub r0, r0, #190 @ 0xbe │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ bx lr │ │ │ │ subs r0, r0, #211 @ 0xd3 │ │ │ │ movne r0, #1 │ │ │ │ bx lr │ │ │ │ - sbceq r2, ip, r1, ror #14 │ │ │ │ + sbceq r2, ip, r1, lsr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ mov r7, r3 │ │ │ │ str r2, [sp, #32] │ │ │ │ @@ -337895,15 +337895,15 @@ │ │ │ │ b 186090 │ │ │ │ ldr r3, [r1] │ │ │ │ str r3, [r0] │ │ │ │ b 186090 │ │ │ │ ldr r3, [r1] │ │ │ │ str r3, [r0, #4] │ │ │ │ b 186090 │ │ │ │ - sbceq r1, ip, r3, asr #25 │ │ │ │ + sbceq r1, ip, r3, lsl #26 │ │ │ │ cmp r0, #219 @ 0xdb │ │ │ │ bhi 186100 │ │ │ │ cmp r0, #24 │ │ │ │ bxls lr │ │ │ │ ldr r3, [pc, #432] @ 186290 │ │ │ │ sub r2, r0, #25 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -338010,18 +338010,18 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #93 @ 0x5d │ │ │ │ bx lr │ │ │ │ mov r0, #92 @ 0x5c │ │ │ │ bx lr │ │ │ │ mov r0, #108 @ 0x6c │ │ │ │ bx lr │ │ │ │ - sbceq r1, ip, pc, asr #24 │ │ │ │ + sbceq r1, ip, pc, lsl #25 │ │ │ │ andeq r0, r0, r9, asr #2 │ │ │ │ - ldrdeq r1, [ip], #194 @ 0xc2 │ │ │ │ - sbceq r1, ip, r1, asr #25 │ │ │ │ + sbceq r1, ip, r2, lsl sp │ │ │ │ + sbceq r1, ip, r1, lsl #26 │ │ │ │ @ instruction: 0x000001ba │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ andeq r0, r0, pc, lsr #3 │ │ │ │ @ instruction: 0x000001b1 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ muleq r0, r7, r1 │ │ │ │ @ instruction: 0x000001bb │ │ │ │ @@ -338037,15 +338037,15 @@ │ │ │ │ ldr r3, [pc, #20] @ 1862fc │ │ │ │ lsl r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - sbceq r1, ip, r0, ror sp │ │ │ │ + strheq r1, [ip], #208 @ 0xd0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #32] @ 186338 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #28] @ 18633c │ │ │ │ @@ -338176,17 +338176,17 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #172 @ 0xac │ │ │ │ bx lr │ │ │ │ mov r0, #198 @ 0xc6 │ │ │ │ bx lr │ │ │ │ mov r0, #186 @ 0xba │ │ │ │ bx lr │ │ │ │ - sbceq r1, ip, r4, asr #21 │ │ │ │ - sbceq r1, ip, fp, lsr fp │ │ │ │ - sbceq r1, ip, r8, ror #22 │ │ │ │ + sbceq r1, ip, r4, lsl #22 │ │ │ │ + sbceq r1, ip, fp, ror fp │ │ │ │ + sbceq r1, ip, r8, lsr #23 │ │ │ │ andeq r0, r0, fp, lsr #2 │ │ │ │ andeq r0, r0, r2, asr r1 │ │ │ │ andeq r0, r0, r6, asr #2 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ cmp r0, #162 @ 0xa2 │ │ │ │ bls 18657c │ │ │ │ sub r3, r0, #187 @ 0xbb │ │ │ │ @@ -338283,16 +338283,16 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #124 @ 0x7c │ │ │ │ bx lr │ │ │ │ mov r0, #128 @ 0x80 │ │ │ │ bx lr │ │ │ │ mov r0, #114 @ 0x72 │ │ │ │ bx lr │ │ │ │ - ldrdeq r1, [ip], #147 @ 0x93 │ │ │ │ - sbceq r1, ip, r3, lsr #21 │ │ │ │ + sbceq r1, ip, r3, lsl sl │ │ │ │ + sbceq r1, ip, r3, ror #21 │ │ │ │ muleq r0, r1, r1 │ │ │ │ @ instruction: 0x000001b1 │ │ │ │ muleq r0, r2, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -338390,15 +338390,15 @@ │ │ │ │ add r3, r4, r5 │ │ │ │ ldr r0, [r2, r3, lsl #2] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #0 │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #65536 @ 0x10000 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r1, ip, r8, lsl #22 │ │ │ │ + sbceq r1, ip, r8, asr #22 │ │ │ │ cmp r2, #0 │ │ │ │ beq 1868ac │ │ │ │ cmp r0, #2 │ │ │ │ beq 1868b4 │ │ │ │ cmp r0, #3 │ │ │ │ beq 1868d0 │ │ │ │ sub r0, r0, #1 │ │ │ │ @@ -338421,16 +338421,16 @@ │ │ │ │ ldrb r3, [r3, #128] @ 0x80 │ │ │ │ cmp r2, r0 │ │ │ │ movgt r0, #2 │ │ │ │ movle r0, #1 │ │ │ │ cmp r2, r3 │ │ │ │ addgt r0, r0, #1 │ │ │ │ bx lr │ │ │ │ - sbceq r1, ip, r4, lsr ip │ │ │ │ - sbceq r1, ip, r8, lsl ip │ │ │ │ + sbceq r1, ip, r4, ror ip │ │ │ │ + sbceq r1, ip, r8, asr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [pc, #2536] @ 18730c │ │ │ │ @@ -340463,17 +340463,17 @@ │ │ │ │ add r0, r0, r6 │ │ │ │ lsl r6, r3, #1 │ │ │ │ add ip, r6, #1 │ │ │ │ b 1886f4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r8, r4, lsl #21 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strdeq r0, [ip], #16 │ │ │ │ - sbceq r0, ip, r4, lsl r0 │ │ │ │ - sbceq pc, fp, r8, lsr lr @ │ │ │ │ + sbceq r0, ip, r0, lsr r2 │ │ │ │ + sbceq r0, ip, r4, asr r0 │ │ │ │ + sbceq pc, fp, r8, ror lr @ │ │ │ │ teqeq r4, r4 @ │ │ │ │ teqeq r8, r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr ip, [pc, #1484] @ 188edc │ │ │ │ @@ -340848,18 +340848,18 @@ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ str r3, [sp, #28] │ │ │ │ b 188c60 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r8, r4, ror #13 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r8, r4, asr r6 │ │ │ │ - ldrdeq pc, [fp], #212 @ 0xd4 │ │ │ │ - sbceq pc, fp, r4, lsl #22 │ │ │ │ + sbceq pc, fp, r4, lsl lr @ │ │ │ │ + sbceq pc, fp, r4, asr #22 │ │ │ │ teqeq r4, r8, lsl #15 │ │ │ │ - sbceq pc, fp, r0, ror #20 │ │ │ │ + sbceq pc, fp, r0, lsr #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ str r1, [sp] │ │ │ │ ldr r1, [pc, #1308] @ 189434 │ │ │ │ @@ -341189,22 +341189,22 @@ │ │ │ │ b 1890b4 │ │ │ │ ldr r3, [pc, #44] @ 189458 │ │ │ │ add r3, pc, r3 │ │ │ │ b 1893cc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrsbeq r7, [r8, -ip]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r0, ip, r4, asr #5 │ │ │ │ - ldrdeq pc, [fp], #52 @ 0x34 │ │ │ │ + sbceq r0, ip, r4, lsl #6 │ │ │ │ + sbceq pc, fp, r4, lsl r4 @ │ │ │ │ teqeq r4, r0 @ │ │ │ │ teqeq r4, ip, asr #28 │ │ │ │ teqeq r8, r0, ror ip │ │ │ │ - sbceq pc, fp, r4, ror #3 │ │ │ │ - strdeq pc, [fp], #4 │ │ │ │ - sbceq pc, fp, r4, lsl #5 │ │ │ │ + sbceq pc, fp, r4, lsr #4 │ │ │ │ + sbceq pc, fp, r4, lsr r1 @ │ │ │ │ + sbceq pc, fp, r4, asr #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ cmp r3, r0, lsl #2 │ │ │ │ mov ip, r3 │ │ │ │ mov r3, r1 │ │ │ │ @@ -341676,20 +341676,20 @@ │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ b 1896a8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r8, r4, ror fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r8, r0 @ │ │ │ │ - sbceq pc, fp, r0, ror #25 │ │ │ │ - sbceq lr, fp, r8, lsr #31 │ │ │ │ - smulleq lr, fp, r8, pc @ │ │ │ │ + sbceq pc, fp, r0, lsr #26 │ │ │ │ + sbceq lr, fp, r8, ror #31 │ │ │ │ + ldrdeq lr, [fp], #248 @ 0xf8 │ │ │ │ teqeq r4, r8 @ │ │ │ │ - sbceq lr, fp, ip, lsl #22 │ │ │ │ - strdeq lr, [fp], #148 @ 0x94 │ │ │ │ + sbceq lr, fp, ip, asr #22 │ │ │ │ + sbceq lr, fp, r4, lsr sl │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr lr, [sp, #4] │ │ │ │ mov ip, r1 │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ mov r0, lr │ │ │ │ str ip, [sp, #8] │ │ │ │ @@ -342224,16 +342224,16 @@ │ │ │ │ orr r3, r3, r2, lsr #4 │ │ │ │ strb r3, [r0, #18] │ │ │ │ ldrb r2, [r1, #2] │ │ │ │ and r3, r2, #15 │ │ │ │ orr r3, r3, r2, lsl #4 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ b 18a398 │ │ │ │ - strdeq lr, [fp], #252 @ 0xfc │ │ │ │ - smulleq lr, fp, r0, pc @ │ │ │ │ + sbceq pc, fp, ip, lsr r0 @ │ │ │ │ + ldrdeq lr, [fp], #240 @ 0xf0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ sub sp, sp, #108 @ 0x6c │ │ │ │ str r1, [sp, #28] │ │ │ │ mov ip, r1 │ │ │ │ @@ -342851,17 +342851,17 @@ │ │ │ │ b 18add8 │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r2, #3] │ │ │ │ strb r3, [r2, #2] │ │ │ │ strb r3, [r2, #1] │ │ │ │ strb r3, [r2] │ │ │ │ bx lr │ │ │ │ - strheq lr, [fp], #104 @ 0x68 │ │ │ │ + strdeq lr, [fp], #104 @ 0x68 │ │ │ │ bge fec358ec │ │ │ │ - strdeq lr, [fp], #88 @ 0x58 │ │ │ │ + sbceq lr, fp, r8, lsr r6 │ │ │ │ tst r1, #16 │ │ │ │ addne r3, r0, #4 │ │ │ │ moveq r3, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ andne r1, r1, #15 │ │ │ │ lsl r1, r1, #1 │ │ │ │ lsr r3, r3, r1 │ │ │ │ @@ -342885,15 +342885,15 @@ │ │ │ │ ldrb r0, [r1, r0] │ │ │ │ ldrb ip, [ip, lr] │ │ │ │ ldrb r3, [r1, r3] │ │ │ │ strb ip, [r2, #2] │ │ │ │ strb r0, [r2, #1] │ │ │ │ strb r3, [r2] │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - sbceq lr, fp, r8, ror r5 │ │ │ │ + strheq lr, [fp], #88 @ 0x58 │ │ │ │ tst r1, #16 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ ldr lr, [r0, #12] │ │ │ │ beq 18afa4 │ │ │ │ ldr ip, [r0, #4] │ │ │ │ and r3, r1, #15 │ │ │ │ lsl r3, r3, #1 │ │ │ │ @@ -343040,22 +343040,22 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ and ip, ip, #31 │ │ │ │ and r5, r5, #31 │ │ │ │ ldrb r1, [r3, r0] │ │ │ │ ldrb lr, [r3, ip] │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ b 18af8c │ │ │ │ - sbceq lr, fp, ip, ror #8 │ │ │ │ - strheq lr, [fp], #72 @ 0x48 │ │ │ │ - sbceq lr, fp, r8, lsl #8 │ │ │ │ - sbceq lr, fp, r0, lsr #7 │ │ │ │ - strheq lr, [fp], #56 @ 0x38 │ │ │ │ - sbceq lr, fp, ip, asr r3 │ │ │ │ + sbceq lr, fp, ip, lsr #9 │ │ │ │ + strdeq lr, [fp], #72 @ 0x48 │ │ │ │ + sbceq lr, fp, r8, asr #8 │ │ │ │ + sbceq lr, fp, r0, ror #7 │ │ │ │ + strdeq lr, [fp], #56 @ 0x38 │ │ │ │ + smulleq lr, fp, ip, r3 │ │ │ │ bge fec35bf4 │ │ │ │ - sbceq lr, fp, r8, ror #5 │ │ │ │ + sbceq lr, fp, r8, lsr #6 │ │ │ │ ldr ip, [r0, #12] │ │ │ │ and r3, r1, #16 │ │ │ │ tst ip, #268435456 @ 0x10000000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ beq 18b1b8 │ │ │ │ cmp r3, #0 │ │ │ │ bne 18b248 │ │ │ │ @@ -343181,17 +343181,17 @@ │ │ │ │ and r1, r3, #255 @ 0xff │ │ │ │ b 18b234 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r1 │ │ │ │ mov ip, r1 │ │ │ │ mov r4, r1 │ │ │ │ b 18b234 │ │ │ │ - sbceq lr, fp, r0, ror #4 │ │ │ │ - sbceq lr, fp, ip, ror #3 │ │ │ │ - sbceq lr, fp, r0, ror r1 │ │ │ │ + sbceq lr, fp, r0, lsr #5 │ │ │ │ + sbceq lr, fp, ip, lsr #4 │ │ │ │ + strheq lr, [fp], #16 │ │ │ │ bge fec35e1c │ │ │ │ cmp r1, #0 │ │ │ │ add ip, r1, #7 │ │ │ │ movge ip, r1 │ │ │ │ asr ip, ip, #3 │ │ │ │ add r0, r0, ip, lsl #4 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ @@ -345556,46 +345556,46 @@ │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqeq r8, ip, lsr #15 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - smulleq fp, fp, r0, ip @ │ │ │ │ - sbceq sl, r8, ip, lsr #23 │ │ │ │ + ldrdeq fp, [fp], #192 @ 0xc0 │ │ │ │ + sbceq sl, r8, ip, ror #23 │ │ │ │ ldr ip, [pc, #36] @ 18d8ac │ │ │ │ ldr r2, [pc, #36] @ 18d8b0 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 18d8b4 │ │ │ │ ldr r2, [pc, #28] @ 18d8b8 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqeq r8, r0, ror r7 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq fp, fp, r8, lsr #24 │ │ │ │ - sbceq sl, r8, r0, ror fp │ │ │ │ + sbceq fp, fp, r8, ror #24 │ │ │ │ + strheq sl, [r8], #176 @ 0xb0 │ │ │ │ ldr ip, [pc, #36] @ 18d8e8 │ │ │ │ ldr r2, [pc, #36] @ 18d8ec │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 18d8f0 │ │ │ │ ldr r2, [pc, #28] @ 18d8f4 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqeq r8, r4, lsr r7 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq fp, fp, r0, asr #23 │ │ │ │ - sbceq sl, r8, r4, lsr fp │ │ │ │ + sbceq fp, fp, r0, lsl #24 │ │ │ │ + sbceq sl, r8, r4, ror fp │ │ │ │ b 190664 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ @@ -345993,46 +345993,46 @@ │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ ldrsbeq r2, [r8, -r8]! │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq fp, fp, r8, lsr r5 │ │ │ │ - ldrdeq sl, [r8], #72 @ 0x48 │ │ │ │ + sbceq fp, fp, r8, ror r5 │ │ │ │ + sbceq sl, r8, r8, lsl r5 │ │ │ │ ldr ip, [pc, #36] @ 18df80 │ │ │ │ ldr r2, [pc, #36] @ 18df84 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 18df88 │ │ │ │ ldr r2, [pc, #28] @ 18df8c │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ @ instruction: 0x0138209c │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - ldrdeq fp, [fp], #64 @ 0x40 │ │ │ │ - smulleq sl, r8, ip, r4 │ │ │ │ + sbceq fp, fp, r0, lsl r5 │ │ │ │ + ldrdeq sl, [r8], #76 @ 0x4c │ │ │ │ ldr ip, [pc, #36] @ 18dfbc │ │ │ │ ldr r2, [pc, #36] @ 18dfc0 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 18dfc4 │ │ │ │ ldr r2, [pc, #28] @ 18dfc8 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqeq r8, r0, rrx │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq fp, fp, r8, ror #8 │ │ │ │ - sbceq sl, r8, r0, ror #8 │ │ │ │ + sbceq fp, fp, r8, lsr #9 │ │ │ │ + sbceq sl, r8, r0, lsr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #480] @ 18e1cc │ │ │ │ @@ -348463,46 +348463,46 @@ │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqpeq r7, r0, asr #20 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r9, fp, ip, lsr #32 │ │ │ │ - sbceq r7, r8, r0, asr #28 │ │ │ │ + sbceq r9, fp, ip, rrx │ │ │ │ + sbceq r7, r8, r0, lsl #29 │ │ │ │ ldr ip, [pc, #36] @ 190618 │ │ │ │ ldr r2, [pc, #36] @ 19061c │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 190620 │ │ │ │ ldr r2, [pc, #28] @ 190624 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqpeq r7, r4, lsl #20 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r8, fp, r4, asr #31 │ │ │ │ - sbceq r7, r8, r4, lsl #28 │ │ │ │ + sbceq r9, fp, r4 │ │ │ │ + sbceq r7, r8, r4, asr #28 │ │ │ │ ldr ip, [pc, #36] @ 190654 │ │ │ │ ldr r2, [pc, #36] @ 190658 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 19065c │ │ │ │ ldr r2, [pc, #28] @ 190660 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqpeq r7, r8, asr #19 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r8, fp, ip, asr pc │ │ │ │ - sbceq r7, r8, r8, asr #27 │ │ │ │ + smulleq r8, fp, ip, pc @ │ │ │ │ + sbceq r7, r8, r8, lsl #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ str r2, [sp] │ │ │ │ ldr r2, [pc, #380] @ 190800 │ │ │ │ @@ -349430,46 +349430,46 @@ │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqeq r7, r4, lsr #22 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r8, fp, ip, lsl #1 │ │ │ │ - sbceq r6, r8, r4, lsr #30 │ │ │ │ + sbceq r8, fp, ip, asr #1 │ │ │ │ + sbceq r6, r8, r4, ror #30 │ │ │ │ ldr ip, [pc, #36] @ 191534 │ │ │ │ ldr r2, [pc, #36] @ 191538 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 19153c │ │ │ │ ldr r2, [pc, #28] @ 191540 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqeq r7, r8, ror #21 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r8, fp, r4, lsr #32 │ │ │ │ - sbceq r6, r8, r8, ror #29 │ │ │ │ + sbceq r8, fp, r4, rrx │ │ │ │ + sbceq r6, r8, r8, lsr #30 │ │ │ │ ldr ip, [pc, #36] @ 191570 │ │ │ │ ldr r2, [pc, #36] @ 191574 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 191578 │ │ │ │ ldr r2, [pc, #28] @ 19157c │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqeq r7, ip, lsr #21 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - strheq r7, [fp], #252 @ 0xfc │ │ │ │ - sbceq r6, r8, ip, lsr #29 │ │ │ │ + strdeq r7, [fp], #252 @ 0xfc │ │ │ │ + sbceq r6, r8, ip, ror #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ mov fp, r2 │ │ │ │ ldr r2, [pc, #532] @ 1917b4 │ │ │ │ @@ -352245,15 +352245,15 @@ │ │ │ │ add lr, lr, #1 │ │ │ │ mov r6, #4 │ │ │ │ smlabb r6, r2, r6, r1 │ │ │ │ and lr, lr, #255 @ 0xff │ │ │ │ b 193a9c │ │ │ │ teqeq r7, r0, ror #29 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r6, fp, lr, ror #9 │ │ │ │ + sbceq r6, fp, lr, lsr #10 │ │ │ │ subls r2, r9, #-1828716544 @ 0x93000000 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ strdeq r8, [r0], -r3 │ │ │ │ teqeq r7, r4, lsl #4 │ │ │ │ strdeq r0, [r0], -fp │ │ │ │ strdeq r0, [r0], -sl │ │ │ │ strbtvs r6, [r6], -r7, ror #12 │ │ │ │ @@ -369475,15 +369475,15 @@ │ │ │ │ strd r6, [r4, #64] @ 0x40 │ │ │ │ bl 3b570 │ │ │ │ mov r3, #0 │ │ │ │ strh r3, [r4, #136] @ 0x88 │ │ │ │ strb r3, [r4, #138] @ 0x8a │ │ │ │ strb r3, [r4, #144] @ 0x90 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq r4, sl, r8, asr #16 │ │ │ │ + sbceq r4, sl, r8, lsl #17 │ │ │ │ cmp r2, #0 │ │ │ │ bxeq lr │ │ │ │ b 1a373c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ @@ -372390,15 +372390,15 @@ │ │ │ │ bl 3a028 <__clock_gettime64@plt> │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ lsl r0, r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - sbceq r1, sl, r8, lsr fp │ │ │ │ + sbceq r1, sl, r8, ror fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldm r0, {r4, r5} │ │ │ │ bl 3bb4c │ │ │ │ mov r0, r5 │ │ │ │ @@ -372670,15 +372670,15 @@ │ │ │ │ ldrb r2, [r0, #1] │ │ │ │ cmp r2, #0 │ │ │ │ bne 1a7fa8 │ │ │ │ ldr r3, [r3] │ │ │ │ b 1a7fac │ │ │ │ ldr r0, [pc, #8] @ 1a8028 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adcseq r8, r7, r4, ror r2 │ │ │ │ + @ instruction: 0x00b782b4 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ ldmdahi r6!, {r1, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ subs r4, r2, #0 │ │ │ │ @@ -373051,15 +373051,15 @@ │ │ │ │ andeq r0, r0, fp, ror r1 │ │ │ │ vmulgt.f64 d22, d14, d24 │ │ │ │ @ instruction: 0x501502f9 │ │ │ │ @ instruction: 0xfffe0300 │ │ │ │ ldrbmi lr, [pc, -r0]! │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ tsteq r0, #0, 6 │ │ │ │ - @ instruction: 0x00b8dfb0 │ │ │ │ + @ instruction: 0x00b8dff0 │ │ │ │ teqeq r6, r8, lsl #21 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3672] @ 0xe58 │ │ │ │ mov r5, r2 │ │ │ │ @@ -373142,16 +373142,16 @@ │ │ │ │ bl 1b4654 │ │ │ │ ldr r0, [pc, #24] @ 1a8788 │ │ │ │ b 1a86ac │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, r4 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r6, r4, asr #18 │ │ │ │ - adcseq sp, r8, r0, asr #27 │ │ │ │ - sbceq r0, sl, r8, asr #30 │ │ │ │ + adcseq sp, r8, r0, lsl #28 │ │ │ │ + sbceq r0, sl, r8, lsl #31 │ │ │ │ ldmdahi r6!, {r1, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3680] @ 0xe60 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #312] @ 1a88e0 │ │ │ │ @@ -373233,16 +373233,16 @@ │ │ │ │ bl 1b4654 │ │ │ │ ldr r0, [pc, #24] @ 1a88f4 │ │ │ │ b 1a8820 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, r8, asr #16 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r6, r0 @ │ │ │ │ - adcseq sp, r8, r4, asr ip │ │ │ │ - sbceq r0, sl, r0, asr #27 │ │ │ │ + umlalseq sp, r8, r4, ip │ │ │ │ + sbceq r0, sl, r0, lsl #28 │ │ │ │ ldmdahi r6!, {r1, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr ip, [pc, #948] @ 1a8cc4 │ │ │ │ mov r6, r3 │ │ │ │ @@ -373479,21 +373479,21 @@ │ │ │ │ b 1a89a4 │ │ │ │ mov r9, #174 @ 0xae │ │ │ │ b 1a89a4 │ │ │ │ mov r9, #165 @ 0xa5 │ │ │ │ b 1a89a4 │ │ │ │ mov r9, #149 @ 0x95 │ │ │ │ b 1a89a4 │ │ │ │ - sbceq r0, sl, r8, lsr #27 │ │ │ │ + sbceq r0, sl, r8, ror #27 │ │ │ │ teqeq r6, r4, asr #13 │ │ │ │ ldrtcc r4, [r2], #-1604 @ 0xfffff9bc │ │ │ │ submi r5, r7, #1879048196 @ 0x70000004 │ │ │ │ ldmdbpl r6, {r0, r2, r4, r6, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0x47424752 │ │ │ │ - sbceq r0, sl, r9, asr #24 │ │ │ │ + sbceq r0, sl, r9, lsl #25 │ │ │ │ andeq r0, r0, r8, ror #24 │ │ │ │ subscc r5, r9, #373293056 @ 0x16400000 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -373753,15 +373753,15 @@ │ │ │ │ beq 1a8ff4 │ │ │ │ b 1a8ff0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, r4, lsr r0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ ldmdahi r6!, {r1, r3, r5, r6, fp}^ │ │ │ │ teqeq r6, ip @ │ │ │ │ - smulleq r0, sl, r8, r6 │ │ │ │ + ldrdeq r0, [sl], #104 @ 0x68 │ │ │ │ mcrrmi 5, 4, r5, ip, cr14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #480] @ 1a9310 │ │ │ │ @@ -373884,15 +373884,15 @@ │ │ │ │ ldr r6, [pc, #32] @ 1a9324 │ │ │ │ b 1a9230 │ │ │ │ ldr r6, [pc, #28] @ 1a9328 │ │ │ │ b 1a9230 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, r0, asr #29 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r0, sl, r8, asr #10 │ │ │ │ + sbceq r0, sl, r8, lsl #11 │ │ │ │ mcrrmi 5, 4, r5, ip, cr14 │ │ │ │ teqeq r6, r0, asr #27 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ ldmdahi r6!, {r1, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -374089,19 +374089,19 @@ │ │ │ │ b 1a9478 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, r8, lsr #25 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ teqeq r6, r0, ror ip │ │ │ │ andseq r0, r0, r0, lsl #1 │ │ │ │ - sbceq r0, sl, r8, ror #4 │ │ │ │ - sbceq r0, sl, ip, lsr #5 │ │ │ │ - sbceq r0, sl, r0, lsl #5 │ │ │ │ + sbceq r0, sl, r8, lsr #5 │ │ │ │ + sbceq r0, sl, ip, ror #5 │ │ │ │ + sbceq r0, sl, r0, asr #5 │ │ │ │ andeq r0, r8, r1 │ │ │ │ - ldrdeq r0, [sl], #16 │ │ │ │ + sbceq r0, sl, r0, lsl r2 │ │ │ │ ldmdahi r6!, {r1, r3, r5, r6, fp}^ │ │ │ │ mcrrmi 5, 4, r5, ip, cr14 │ │ │ │ vmovgt.u16 sl, d22[2] │ │ │ │ ldmdaeq r6!, {r0, r1, r2, r3, r5, r6, fp}^ │ │ │ │ bpl 167abc0 │ │ │ │ cmpmi pc, #1090519040 @ 0x41000000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -374220,19 +374220,19 @@ │ │ │ │ ldr r2, [pc, #32] @ 1a9864 │ │ │ │ ldr r1, [pc, #32] @ 1a9868 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #33554432 @ 0x2000000 │ │ │ │ bl 1b4654 │ │ │ │ b 1a96f0 │ │ │ │ - adcseq ip, r8, ip, lsr #29 │ │ │ │ - sbceq r0, sl, r0, lsl r0 │ │ │ │ + adcseq ip, r8, ip, ror #29 │ │ │ │ + sbceq r0, sl, r0, asr r0 │ │ │ │ ldmdahi r6!, {r0, r1, r2, r5, fp}^ │ │ │ │ - adcseq ip, r8, r4, lsl sp │ │ │ │ - sbceq pc, r9, ip, lsr #29 │ │ │ │ + adcseq ip, r8, r4, asr sp │ │ │ │ + sbceq pc, r9, ip, ror #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #232] @ 1a996c │ │ │ │ ldr r3, [pc, #232] @ 1a9970 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -374990,19 +374990,19 @@ │ │ │ │ bl 1b4654 │ │ │ │ b 1aa428 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, r4, lsr lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r6, r4, ror ip │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ - @ instruction: 0x00b8c1f4 │ │ │ │ - sbceq pc, r9, r8, lsl #7 │ │ │ │ + adcseq ip, r8, r4, lsr r2 │ │ │ │ + sbceq pc, r9, r8, asr #7 │ │ │ │ ldmdahi r6!, {r0, r1, r2, r5, fp}^ │ │ │ │ - @ instruction: 0x00b8c1b4 │ │ │ │ - sbceq pc, r9, r8, ror #6 │ │ │ │ + @ instruction: 0x00b8c1f4 │ │ │ │ + sbceq pc, r9, r8, lsr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r4, r2, #0 │ │ │ │ beq 1aa4c8 │ │ │ │ ldr r3, [r0, #412] @ 0x19c │ │ │ │ @@ -377346,15 +377346,15 @@ │ │ │ │ ldr r2, [sp, #32] │ │ │ │ mov r3, r8 │ │ │ │ mov r1, r7 │ │ │ │ str r5, [sp, #12] │ │ │ │ str fp, [sp, #8] │ │ │ │ str r9, [sp, #4] │ │ │ │ str r6, [sp] │ │ │ │ - bl 83bc74 │ │ │ │ + bl 83bcbc │ │ │ │ mov r0, r4 │ │ │ │ bl 21abb0 │ │ │ │ mov r0, #0 │ │ │ │ ldr r2, [pc, #860] @ 1acca4 │ │ │ │ ldr r3, [pc, #840] @ 1acc94 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -377566,15 +377566,15 @@ │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ b 1ac910 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, ip, asr #16 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ mcrrmi 5, 4, r5, ip, cr14 │ │ │ │ ldrbcc r5, [r4], #-2116 @ 0xfffff7bc │ │ │ │ - sbceq ip, r9, sl, asr lr │ │ │ │ + smulleq ip, r9, sl, lr │ │ │ │ teqeq r6, r0 @ │ │ │ │ mcrgt 7, 5, sl, cr11, cr12, {5} │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ @ instruction: 0xfffff800 │ │ │ │ @ instruction: 0xfffff000 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ cmnmi pc, #0 │ │ │ │ @@ -377757,15 +377757,15 @@ │ │ │ │ strge r3, [r5] │ │ │ │ b 1acee0 │ │ │ │ ldr r0, [pc, #24] @ 1acfa8 │ │ │ │ b 1acee0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, r4, ror #2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strheq ip, [r9], #132 @ 0x84 │ │ │ │ + strdeq ip, [r9], #132 @ 0x84 │ │ │ │ ldmdahi r6!, {r1, r3, r5, r6, fp}^ │ │ │ │ teqeq r6, r0, lsl r1 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ subs r3, r2, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r2, [r0, #412] @ 0x19c │ │ │ │ cmp r2, r1 │ │ │ │ @@ -377806,20 +377806,20 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 1ad058 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -378005,15 +378005,15 @@ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ cmp r2, r9 │ │ │ │ cmpeq r3, r9 │ │ │ │ movne r3, #1 │ │ │ │ strne r3, [sp, #4] │ │ │ │ bne 1ad2a4 │ │ │ │ b 1ad2b8 │ │ │ │ - sbceq ip, r9, r8, asr r6 │ │ │ │ + smulleq ip, r9, r8, r6 │ │ │ │ cmpcc r4, #68, 16 @ 0x440000 │ │ │ │ mcrgt 7, 5, sl, cr11, cr12, {5} │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ ldrbcc r5, [r4], #-2116 @ 0xfffff7bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -379333,15 +379333,15 @@ │ │ │ │ add r3, r3, #1 │ │ │ │ mul r3, lr, r3 │ │ │ │ cmp r3, ip │ │ │ │ movcc ip, r3 │ │ │ │ b 1ae7c8 │ │ │ │ mov ip, #0 │ │ │ │ b 1ae7c8 │ │ │ │ - strheq fp, [r9], #8 │ │ │ │ + strdeq fp, [r9], #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r0, #940] @ 0x3ac │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -379468,15 +379468,15 @@ │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ lsl r2, r3, #1 │ │ │ │ b 1ae8a4 │ │ │ │ ldr r0, [pc, #12] @ 1aea5c │ │ │ │ b 1ae9ec │ │ │ │ mov r2, #0 │ │ │ │ b 1ae8a4 │ │ │ │ - sbceq sl, r9, r2, ror #29 │ │ │ │ + sbceq sl, r9, r2, lsr #30 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3328] @ 0xd00 │ │ │ │ sub sp, sp, #732 @ 0x2dc │ │ │ │ str r2, [sp, #20] │ │ │ │ @@ -379642,15 +379642,15 @@ │ │ │ │ ldr r3, [r6, #452] @ 0x1c4 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ mov r0, r7 │ │ │ │ bl 2168f8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1aed4c │ │ │ │ ldr r2, [pc, #196] @ 1aede8 │ │ │ │ ldr r3, [pc, #176] @ 1aedd8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -379685,15 +379685,15 @@ │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 1aedc8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1aed98 │ │ │ │ ldr r5, [pc, #32] @ 1aedf0 │ │ │ │ b 1aed1c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, r0, ror r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -379706,20 +379706,20 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1aee58 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -379727,20 +379727,20 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ bx r3 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1aee34 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 1aee08 │ │ │ │ ldr r3, [r0, #416] @ 0x1a0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -379754,54 +379754,54 @@ │ │ │ │ mov r4, r0 │ │ │ │ bl 21aa18 │ │ │ │ cmp r0, #0 │ │ │ │ poplt {r4, r5, r6, pc} │ │ │ │ ldr r5, [r4, #416] @ 0x1a0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1aef04 │ │ │ │ mov r0, r5 │ │ │ │ bl 1b3a6c │ │ │ │ ldr r3, [r4, #416] @ 0x1a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, r4, #8192 @ 0x2000 │ │ │ │ add r3, r3, #44 @ 0x2c │ │ │ │ str r3, [r4, #420] @ 0x1a4 │ │ │ │ mov r0, #0 │ │ │ │ strb r1, [r2, #3096] @ 0xc18 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1aeedc │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1aeedc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1aeedc │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1aeedc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1aeedc │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 1ad044 │ │ │ │ b 1aeedc │ │ │ │ ldr r0, [pc] @ 1aef90 │ │ │ │ @@ -379834,60 +379834,60 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 215b9c │ │ │ │ ldr r5, [r4, #416] @ 0x1a0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 1af024 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af3dc │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #416] @ 0x1a0 │ │ │ │ add r6, r4, #8192 @ 0x2000 │ │ │ │ ldr r5, [r6, #3116] @ 0xc2c │ │ │ │ cmp r5, #0 │ │ │ │ beq 1af048 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af1f0 │ │ │ │ ldr r5, [r6, #3112] @ 0xc28 │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r5 │ │ │ │ str r3, [r6, #3116] @ 0xc2c │ │ │ │ beq 1af070 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af228 │ │ │ │ ldr r5, [r6, #3276] @ 0xccc │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r5 │ │ │ │ str r3, [r6, #3112] @ 0xc28 │ │ │ │ beq 1af098 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af204 │ │ │ │ ldr r1, [r4, #48] @ 0x30 │ │ │ │ ldr r2, [r4, #56] @ 0x38 │ │ │ │ mov r3, #0 │ │ │ │ cmp r1, r2 │ │ │ │ str r3, [r6, #3276] @ 0xccc │ │ │ │ beq 1af0d8 │ │ │ │ ldr r5, [r6, #3280] @ 0xcd0 │ │ │ │ cmp r5, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r5 │ │ │ │ beq 1af0d0 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af270 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #3280] @ 0xcd0 │ │ │ │ add r7, r4, #4096 @ 0x1000 │ │ │ │ ldr r0, [r4, #592] @ 0x250 │ │ │ │ bl 3bb4c │ │ │ │ @@ -379912,15 +379912,15 @@ │ │ │ │ ldr r0, [r7, #1476] @ 0x5c4 │ │ │ │ bl 3bb4c │ │ │ │ ldr r5, [r6, #3196] @ 0xc7c │ │ │ │ cmp r5, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r5 │ │ │ │ beq 1af154 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af24c │ │ │ │ mov r5, #0 │ │ │ │ ldr r0, [r6, #3232] @ 0xca0 │ │ │ │ str r5, [r6, #3196] @ 0xc7c │ │ │ │ bl 3bb4c │ │ │ │ ldr r0, [r4, #408] @ 0x198 │ │ │ │ @@ -379936,20 +379936,20 @@ │ │ │ │ cmp r3, r5 │ │ │ │ bls 1af294 │ │ │ │ ldr r8, [r0, r5, lsl #2] │ │ │ │ cmp r8, #0 │ │ │ │ beq 1af188 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af180 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1af36c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af180 │ │ │ │ ldr r3, [r8, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -380052,42 +380052,42 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 1b3b0c │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 11ac18 │ │ │ │ ldr r8, [r8, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af180 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af1cc │ │ │ │ ldr r8, [r8, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af180 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r8, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1af484 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af1d4 │ │ │ │ b 1af180 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1af418 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af01c │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -380095,47 +380095,47 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 1af01c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af01c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af3f4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af01c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 1af4cc │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af3fc │ │ │ │ b 1af01c │ │ │ │ ldr r8, [r8, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af180 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r8, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1af3d0 │ │ │ │ ldr r0, [r8, #24] │ │ │ │ bl 1aedf4 │ │ │ │ ldr r0, [r4, #408] @ 0x198 │ │ │ │ @@ -380213,15 +380213,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 21246c │ │ │ │ ldr r9, [sp, #20] │ │ │ │ cmp r9, #0 │ │ │ │ beq 1af608 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af744 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #20] │ │ │ │ bl 1ab800 │ │ │ │ ldr ip, [r7, #3068] @ 0xbfc │ │ │ │ @@ -380282,15 +380282,15 @@ │ │ │ │ str r3, [r1, #256] @ 0x100 │ │ │ │ str r3, [r1, #252] @ 0xfc │ │ │ │ ldr r5, [r6, #520] @ 0x208 │ │ │ │ cmp r5, #0 │ │ │ │ beq 1af728 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af7c8 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #520] @ 0x208 │ │ │ │ ldr r2, [r4, #416] @ 0x1a0 │ │ │ │ cmp r2, #0 │ │ │ │ beq 1af530 │ │ │ │ @@ -380304,15 +380304,15 @@ │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ mov r1, r9 │ │ │ │ blx r3 │ │ │ │ cmp sl, #0 │ │ │ │ beq 1af608 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af608 │ │ │ │ mov r9, sl │ │ │ │ b 1af744 │ │ │ │ mul r2, r5, r9 │ │ │ │ add r2, r2, r2, lsl #1 │ │ │ │ b 1af594 │ │ │ │ @@ -380330,15 +380330,15 @@ │ │ │ │ cmp r1, #0 │ │ │ │ strh r2, [r3] │ │ │ │ str r2, [r6, #656] @ 0x290 │ │ │ │ bne 1af6b8 │ │ │ │ b 1af530 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1af804 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af71c │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -380346,163 +380346,163 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 1af71c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af71c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1af84c │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af7e8 │ │ │ │ b 1af71c │ │ │ │ ldr r0, [pc, #92] @ 1af8a8 │ │ │ │ b 1af534 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af71c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1af838 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1aedf4 │ │ │ │ b 1af71c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r2, #0 │ │ │ │ b 1af594 │ │ │ │ teqeq r6, ip @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r6, ip @ │ │ │ │ - strdeq sl, [r9], #28 │ │ │ │ + sbceq sl, r9, ip, lsr r2 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [r0] │ │ │ │ cmp r5, r1 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ cmp r5, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r4, r1 │ │ │ │ beq 1af8ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af910 │ │ │ │ cmp r4, #0 │ │ │ │ beq 1af908 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af94c │ │ │ │ str r4, [r6] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1af9d0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af8ec │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1af8ec │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 1af8ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af908 │ │ │ │ ldr r5, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af908 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af908 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af908 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af908 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1ad044 │ │ │ │ b 1af908 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af8ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af928 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af8ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1afa40 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af930 │ │ │ │ b 1af8ec │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af8ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1afa34 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1aedf4 │ │ │ │ b 1af8ec │ │ │ │ @@ -380800,22 +380800,22 @@ │ │ │ │ ldr r7, [sl, #520] @ 0x208 │ │ │ │ cmp r4, r7 │ │ │ │ beq 1aff54 │ │ │ │ cmp r7, #0 │ │ │ │ beq 1aff34 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1affc4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 1aff50 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b005c │ │ │ │ str r4, [sl, #520] @ 0x208 │ │ │ │ mov r3, r9 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ @@ -380841,15 +380841,15 @@ │ │ │ │ add ip, r7, ip, lsl #2 │ │ │ │ ldr ip, [ip, #656] @ 0x290 │ │ │ │ cmp ip, r9 │ │ │ │ bne 1aff90 │ │ │ │ b 1aff6c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b00e0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1aff34 │ │ │ │ ldr r3, [r7, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -380879,84 +380879,84 @@ │ │ │ │ str ip, [r4, #256] @ 0x100 │ │ │ │ str r0, [r4, #252] @ 0xfc │ │ │ │ str r1, [ip] │ │ │ │ str r1, [r2, #3068] @ 0xbfc │ │ │ │ b 1afeb8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1aff50 │ │ │ │ ldr r7, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1aff50 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1aff50 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1aff50 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1aff50 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 1ad044 │ │ │ │ b 1aff50 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1aff34 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1affdc │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1aff34 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b0158 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1affe4 │ │ │ │ b 1aff34 │ │ │ │ ldr r0, [pc, #64] @ 1b0198 │ │ │ │ b 1aff70 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1aff34 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b0144 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 1aedf4 │ │ │ │ b 1aff34 │ │ │ │ @@ -380975,33 +380975,33 @@ │ │ │ │ cmp r5, r1 │ │ │ │ beq 1b021c │ │ │ │ cmp r5, #0 │ │ │ │ mov r6, r0 │ │ │ │ beq 1b01f0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b0224 │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b020c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b027c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ str r4, [r7, #512] @ 0x200 │ │ │ │ bl 2129cc │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b0300 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b01f0 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -381015,82 +381015,82 @@ │ │ │ │ ldr r3, [r7] │ │ │ │ mov r0, #0 │ │ │ │ orr r3, r3, #4096 @ 0x1000 │ │ │ │ str r3, [r7] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b020c │ │ │ │ ldr r5, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b020c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b020c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b020c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b020c │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1ad044 │ │ │ │ b 1b020c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b01f0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b023c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b01f0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b0370 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0244 │ │ │ │ b 1b01f0 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b01f0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b0364 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1aedf4 │ │ │ │ b 1b01f0 │ │ │ │ @@ -381121,15 +381121,15 @@ │ │ │ │ bne 1b04f8 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ add r5, r0, #8192 @ 0x2000 │ │ │ │ add r1, sp, #4 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r5, #3192] @ 0xc78 │ │ │ │ - bl 95d228 │ │ │ │ + bl 95d270 │ │ │ │ cmp r0, #0 │ │ │ │ mov r1, r0 │ │ │ │ str r0, [sp, #8] │ │ │ │ beq 1b044c │ │ │ │ mov r0, r4 │ │ │ │ bl 1b019c │ │ │ │ b 1b03ec │ │ │ │ @@ -381144,36 +381144,36 @@ │ │ │ │ mov r1, r2 │ │ │ │ str r3, [r1, #60]! @ 0x3c │ │ │ │ ldr r0, [r5, #3192] @ 0xc78 │ │ │ │ bl 17a7d8 │ │ │ │ ldr r5, [sp, #8] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b04a4 │ │ │ │ mov r0, r5 │ │ │ │ bl 1b3a6c │ │ │ │ ldr r1, [sp, #8] │ │ │ │ b 1b0440 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0494 │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0494 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0494 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 1ad044 │ │ │ │ b 1b0494 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -381194,33 +381194,33 @@ │ │ │ │ cmp r5, r1 │ │ │ │ beq 1b0588 │ │ │ │ cmp r5, #0 │ │ │ │ mov r6, r0 │ │ │ │ beq 1b055c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b0590 │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b0578 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b05e8 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ str r4, [r7, #164] @ 0xa4 │ │ │ │ bl 212c60 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b066c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b055c │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -381234,82 +381234,82 @@ │ │ │ │ ldr r3, [r7] │ │ │ │ mov r0, #0 │ │ │ │ orr r3, r3, #64 @ 0x40 │ │ │ │ str r3, [r7] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0578 │ │ │ │ ldr r5, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0578 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0578 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0578 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0578 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1ad044 │ │ │ │ b 1b0578 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b055c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b05a8 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b055c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b06dc │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b05b0 │ │ │ │ b 1b055c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b055c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b06d0 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1aedf4 │ │ │ │ b 1b055c │ │ │ │ @@ -381327,33 +381327,33 @@ │ │ │ │ cmp r5, r1 │ │ │ │ beq 1b079c │ │ │ │ cmp r5, #0 │ │ │ │ mov r6, r0 │ │ │ │ beq 1b0770 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b07a4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b078c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b07fc │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ str r4, [r7, #184] @ 0xb8 │ │ │ │ bl 21315c │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b0880 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0770 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -381367,82 +381367,82 @@ │ │ │ │ ldr r3, [r7] │ │ │ │ mov r0, #0 │ │ │ │ orr r3, r3, #256 @ 0x100 │ │ │ │ str r3, [r7] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b078c │ │ │ │ ldr r5, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b078c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b078c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b078c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b078c │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1ad044 │ │ │ │ b 1b078c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0770 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b07bc │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0770 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b08f0 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b07c4 │ │ │ │ b 1b0770 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0770 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b08e4 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1aedf4 │ │ │ │ b 1b0770 │ │ │ │ @@ -381463,47 +381463,47 @@ │ │ │ │ ldr r0, [pc, #476] @ 1b0b4c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r6, [r0, #552] @ 0x228 │ │ │ │ cmp r6, #0 │ │ │ │ beq 1b0a20 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0a10 │ │ │ │ b 1b09c8 │ │ │ │ ldrb r3, [r0, #52] @ 0x34 │ │ │ │ cmp r3, #6 │ │ │ │ beq 1b0a28 │ │ │ │ ldr r6, [r5, #552] @ 0x228 │ │ │ │ cmp r4, r6 │ │ │ │ beq 1b0a20 │ │ │ │ cmp r6, #0 │ │ │ │ beq 1b09fc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b09fc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b0a38 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b09f4 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0afc │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b0a10 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b0aa8 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ str r4, [r5, #552] @ 0x228 │ │ │ │ bl 213734 │ │ │ │ mov r0, #0 │ │ │ │ @@ -381511,73 +381511,73 @@ │ │ │ │ ldrb r3, [r0, #53] @ 0x35 │ │ │ │ cmp r3, #6 │ │ │ │ bne 1b09a0 │ │ │ │ b 1b0968 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b09f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b09e0 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b09f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b0b0c │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b09e8 │ │ │ │ b 1b09f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0a10 │ │ │ │ ldr r6, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0a10 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0a10 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 1ad044 │ │ │ │ b 1b0a10 │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ b 1b09f4 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b09f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b0a9c │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 1aedf4 │ │ │ │ b 1b09f4 │ │ │ │ @@ -381630,33 +381630,33 @@ │ │ │ │ ldr r5, [r7, #516] @ 0x204 │ │ │ │ cmp r4, r5 │ │ │ │ beq 1b0c4c │ │ │ │ cmp r5, #0 │ │ │ │ beq 1b0c2c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b0c60 │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b0c48 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b0cd8 │ │ │ │ str r4, [r7, #516] @ 0x204 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ bl 2127e4 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b0d5c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0c2c │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -381678,82 +381678,82 @@ │ │ │ │ ldr r3, [r7] │ │ │ │ mov r0, #0 │ │ │ │ orr r3, r3, #8192 @ 0x2000 │ │ │ │ str r3, [r7] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0c48 │ │ │ │ ldr r5, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0c48 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0c48 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0c48 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0c48 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1ad044 │ │ │ │ b 1b0c48 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0c2c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0c78 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0c2c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b0dcc │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0c80 │ │ │ │ b 1b0c2c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0c2c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b0dc0 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1aedf4 │ │ │ │ b 1b0c2c │ │ │ │ @@ -381918,15 +381918,15 @@ │ │ │ │ ldr r5, [sp, #40] @ 0x28 │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, #0 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ beq 1b10ac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b11a4 │ │ │ │ ldr r2, [r4, #416] @ 0x1a0 │ │ │ │ mov r3, #0 │ │ │ │ cmp r2, r3 │ │ │ │ addne r2, r4, #424 @ 0x1a8 │ │ │ │ strne r2, [r4, #420] @ 0x1a4 │ │ │ │ @@ -381951,15 +381951,15 @@ │ │ │ │ strh r3, [r5, #196] @ 0xc4 │ │ │ │ bne 1b111c │ │ │ │ ldrb r3, [r5, #208] @ 0xd0 │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b11c4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b1230 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #520] @ 0x208 │ │ │ │ ldr r3, [r4, #416] @ 0x1a0 │ │ │ │ cmp r3, #0 │ │ │ │ addne r3, r3, #44 @ 0x2c │ │ │ │ @@ -382007,28 +382007,28 @@ │ │ │ │ bne 1b111c │ │ │ │ b 1b1138 │ │ │ │ ldr r5, [sp, #56] @ 0x38 │ │ │ │ cmp r5, #0 │ │ │ │ beq 1b1084 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1084 │ │ │ │ ldr r0, [r5, #96] @ 0x60 │ │ │ │ mov r1, r5 │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ bne 1b11fc │ │ │ │ b 1b1084 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b1274 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1130 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -382038,50 +382038,50 @@ │ │ │ │ blx r3 │ │ │ │ b 1b1130 │ │ │ │ ldr r0, [pc, #156] @ 1b1310 │ │ │ │ b 1b0eb0 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1130 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b12b4 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b1250 │ │ │ │ b 1b1130 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1130 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b12a8 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1aedf4 │ │ │ │ b 1b1130 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r2, #0 │ │ │ │ b 1b0f98 │ │ │ │ teqpeq r5, r8, asr #3 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqpeq r5, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - sbceq r8, r9, lr, lsl r8 │ │ │ │ + sbceq r8, r9, lr, asr r8 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ ldr r3, [r0, #320] @ 0x140 │ │ │ │ cmp r3, r1 │ │ │ │ bls 1b1560 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -382102,50 +382102,50 @@ │ │ │ │ ldr r6, [r0, r8, lsl #2] │ │ │ │ cmp r2, r6 │ │ │ │ beq 1b14c0 │ │ │ │ cmp r6, #0 │ │ │ │ beq 1b13c0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b13c0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b14d8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b13b8 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b1548 │ │ │ │ cmp r5, #0 │ │ │ │ beq 1b14bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b14bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b14bc │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b14bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b14bc │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 1ad044 │ │ │ │ b 1b14bc │ │ │ │ cmp r1, #0 │ │ │ │ @@ -382178,45 +382178,45 @@ │ │ │ │ b 1b1370 │ │ │ │ add r8, r1, #134 @ 0x86 │ │ │ │ ldr r6, [r0, r8, lsl #2] │ │ │ │ cmp r6, #0 │ │ │ │ beq 1b14c0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b138c │ │ │ │ str r5, [r4, r8, lsl #2] │ │ │ │ mov r0, r4 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r7 │ │ │ │ bl 213454 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b13b8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b13a4 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b13b8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b1568 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b13ac │ │ │ │ b 1b13b8 │ │ │ │ @@ -382227,20 +382227,20 @@ │ │ │ │ ldr r0, [pc, #72] @ 1b15a8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [pc, #64] @ 1b15a8 │ │ │ │ bx lr │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b13b8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b153c │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 1aedf4 │ │ │ │ b 1b13b8 │ │ │ │ @@ -382295,22 +382295,22 @@ │ │ │ │ ldr r7, [r8, #2228] @ 0x8b4 │ │ │ │ cmp r5, r7 │ │ │ │ beq 1b16b0 │ │ │ │ cmp r7, #0 │ │ │ │ beq 1b1690 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b179c │ │ │ │ cmp r5, #0 │ │ │ │ beq 1b16ac │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b1800 │ │ │ │ str r5, [r8, #2228] @ 0x8b4 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ bl 212244 │ │ │ │ @@ -382367,15 +382367,15 @@ │ │ │ │ str ip, [r5, #180] @ 0xb4 │ │ │ │ str lr, [r5, #176] @ 0xb0 │ │ │ │ str r0, [ip] │ │ │ │ str r0, [r1, #3076] @ 0xc04 │ │ │ │ b 1b1634 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b1854 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1690 │ │ │ │ ldr r3, [r7, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -382392,72 +382392,72 @@ │ │ │ │ add r2, r3, r4, lsl #2 │ │ │ │ ldr r2, [r2, #2228] @ 0x8b4 │ │ │ │ cmp r2, #0 │ │ │ │ bne 1b1648 │ │ │ │ b 1b16c0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b16ac │ │ │ │ ldr r7, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b16ac │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b16ac │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 1ad044 │ │ │ │ b 1b16ac │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1690 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b17b4 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1690 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b18cc │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b17bc │ │ │ │ b 1b1690 │ │ │ │ ldr r0, [pc, #64] @ 1b190c │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1690 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b18b8 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 1aedf4 │ │ │ │ b 1b1690 │ │ │ │ @@ -382479,24 +382479,24 @@ │ │ │ │ strb r2, [r3, #3096] @ 0xc18 │ │ │ │ mov r5, r1 │ │ │ │ bl 1b3884 │ │ │ │ ldr r6, [r4, #416] @ 0x1a0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ str r6, [r5] │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b1980 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [r4, #416] @ 0x1a0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b19bc │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1970 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -382504,20 +382504,20 @@ │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ b 1b1970 │ │ │ │ ldr r5, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1970 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b1a18 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1970 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -382527,48 +382527,48 @@ │ │ │ │ blx r3 │ │ │ │ b 1b1970 │ │ │ │ ldr r0, [pc, #176] @ 1b1ac8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1970 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b19ec │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1970 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b1a88 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b19f4 │ │ │ │ b 1b1970 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1970 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b1a7c │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1aedf4 │ │ │ │ b 1b1970 │ │ │ │ @@ -382861,15 +382861,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [r4, #64] @ 0x40 │ │ │ │ beq 1b2dac │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r7 │ │ │ │ ldr r0, [r6, #1424] @ 0x590 │ │ │ │ - bl 81b878 │ │ │ │ + bl 81b8c0 │ │ │ │ ldr r6, [sp, #32] │ │ │ │ ldr r1, [sl, #1148] @ 0x47c │ │ │ │ str r0, [r6, #3268] @ 0xcc4 │ │ │ │ mov r0, r4 │ │ │ │ bl 1e8c54 │ │ │ │ ldr r3, [sl, #1152] @ 0x480 │ │ │ │ ldr ip, [pc, #3480] @ 1b2d18 │ │ │ │ @@ -382944,15 +382944,15 @@ │ │ │ │ blx r2 │ │ │ │ cmp sl, #0 │ │ │ │ blt 1b23cc │ │ │ │ ldr r3, [r4, #408] @ 0x198 │ │ │ │ mov r1, #1 │ │ │ │ ldr sl, [r3, r6] │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b2204 │ │ │ │ mov r0, sl │ │ │ │ bl 1b3a6c │ │ │ │ ldr r3, [r4, #408] @ 0x198 │ │ │ │ mov r2, #0 │ │ │ │ ldr r0, [r3, r6] │ │ │ │ @@ -382960,35 +382960,35 @@ │ │ │ │ mov r3, r8 │ │ │ │ bl 21d0e8 │ │ │ │ subs sl, r0, #0 │ │ │ │ blt 1b23cc │ │ │ │ ldr r6, [r8] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b22dc │ │ │ │ mov r0, r6 │ │ │ │ bl 1b3a6c │ │ │ │ ldr r6, [r8], #4 │ │ │ │ ldr sl, [r9, #4]! │ │ │ │ cmp r6, sl │ │ │ │ beq 1b2148 │ │ │ │ cmp sl, #0 │ │ │ │ beq 1b2128 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b2390 │ │ │ │ cmp r6, #0 │ │ │ │ beq 1b2144 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b2400 │ │ │ │ str r6, [r9] │ │ │ │ ldr r3, [r4, #412] @ 0x19c │ │ │ │ add r7, r7, #1 │ │ │ │ cmp r7, r3 │ │ │ │ add r5, r5, #56 @ 0x38 │ │ │ │ @@ -383033,114 +383033,114 @@ │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #8192 @ 0x2000 │ │ │ │ ldr r3, [r4, #396] @ 0x18c │ │ │ │ strne r2, [r4, #280] @ 0x118 │ │ │ │ b 1b1e94 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r2, [sl, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 1b20b4 │ │ │ │ ldr r2, [sl, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #12 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b20b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ ldrb r1, [r2, #20] │ │ │ │ cmp r1, #0 │ │ │ │ beq 1b20b4 │ │ │ │ ldr r2, [r2, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #12 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b20b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ ldrb r1, [r2, #20] │ │ │ │ cmp r1, #0 │ │ │ │ beq 1b20b4 │ │ │ │ ldr r2, [r2, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #12 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b20b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ ldrb r1, [r2, #20] │ │ │ │ cmp r1, #0 │ │ │ │ beq 1b20b4 │ │ │ │ ldr r0, [r2, #24] │ │ │ │ bl 1ad044 │ │ │ │ b 1b20b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b20f4 │ │ │ │ ldr sl, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b20f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r2, [sl, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 1b20f4 │ │ │ │ ldr sl, [sl, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b20f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r2, [sl, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 1b20f4 │ │ │ │ ldr sl, [sl, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b20f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r2, [sl, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 1b20f4 │ │ │ │ ldr r0, [sl, #24] │ │ │ │ bl 1ad044 │ │ │ │ b 1b20f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [sl, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 1b249c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b2128 │ │ │ │ ldr r2, [sl, #24] │ │ │ │ cmp r2, #0 │ │ │ │ @@ -383160,39 +383160,39 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 1b2e04 │ │ │ │ mov r0, fp │ │ │ │ add sp, sp, #332 @ 0x14c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b2144 │ │ │ │ ldr sl, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b2144 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r2, [sl, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 1b2144 │ │ │ │ ldr sl, [sl, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b2144 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r2, [sl, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 1b2144 │ │ │ │ ldr r0, [sl, #24] │ │ │ │ bl 1ad044 │ │ │ │ b 1b2144 │ │ │ │ ldr r0, [r4, #48] @ 0x30 │ │ │ │ @@ -383200,32 +383200,32 @@ │ │ │ │ ldr r3, [r0, #620] @ 0x26c │ │ │ │ mov r1, #0 │ │ │ │ blx r3 │ │ │ │ b 1b21ec │ │ │ │ ldr sl, [sl, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b2128 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [sl, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 1b23a8 │ │ │ │ ldr sl, [sl, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b2128 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r1, [sl, #20] │ │ │ │ cmp r1, #0 │ │ │ │ mov r2, r0 │ │ │ │ bne 1b2db4 │ │ │ │ cmp r2, #0 │ │ │ │ beq 1b23b0 │ │ │ │ b 1b2128 │ │ │ │ @@ -383743,29 +383743,29 @@ │ │ │ │ bne 1b29a0 │ │ │ │ b 1b29ac │ │ │ │ teqeq r5, ip, lsl #5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ stclgt 12, cr12, [ip], {204} @ 0xcc │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ teqeq r5, r0, lsr #24 │ │ │ │ - adcseq r5, r7, r4, ror #6 │ │ │ │ + adcseq r5, r7, r4, lsr #7 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r1, r0, asr #32 │ │ │ │ eorseq r0, r5, r1 │ │ │ │ andeq r0, r0, r8, lsl #16 │ │ │ │ andeq r0, r0, sp, lsl r1 │ │ │ │ andeq r1, r0, pc, asr #3 │ │ │ │ andeq r1, r0, r0, lsr r0 │ │ │ │ - adcseq r4, r7, ip, lsr pc │ │ │ │ + adcseq r4, r7, ip, ror pc │ │ │ │ sublt r0, r0, #54 @ 0x36 │ │ │ │ @ instruction: 0xff7c0000 │ │ │ │ cmnmi r0, r0 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ - adcseq r3, r8, ip, lsr r9 │ │ │ │ - @ instruction: 0x00b838b4 │ │ │ │ + adcseq r3, r8, ip, ror r9 │ │ │ │ + @ instruction: 0x00b838f4 │ │ │ │ andhi r0, r7, lr │ │ │ │ ldmdahi r6!, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ ldmdahi r6!, {r0, r1, r2, r5, fp}^ │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [r0, #604] @ 0x25c │ │ │ │ blx r3 │ │ │ │ ldr r1, [pc, #-36] @ 1b2d5c │ │ │ │ @@ -383782,20 +383782,20 @@ │ │ │ │ bne 1b2590 │ │ │ │ b 1b2540 │ │ │ │ ldr fp, [pc, #-84] @ 1b2d60 │ │ │ │ b 1b23d0 │ │ │ │ ldr sl, [sl, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b2128 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r1, [sl, #20] │ │ │ │ cmp r1, #0 │ │ │ │ mov r2, r0 │ │ │ │ beq 1b2500 │ │ │ │ ldr r0, [sl, #24] │ │ │ │ bl 1aedf4 │ │ │ │ b 1b2128 │ │ │ │ @@ -384485,23 +384485,23 @@ │ │ │ │ beq 1b38b4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b38a4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #1 │ │ │ │ mov r5, r0 │ │ │ │ beq 1b38d4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, r0 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r0, [r4, #28] │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b38cc │ │ │ │ bl 1b3884 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -384607,28 +384607,28 @@ │ │ │ │ beq 1b3a9c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b3a8c │ │ │ │ add r6, r4, #8 │ │ │ │ ldr r5, [r4, #8] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r5, #0 │ │ │ │ bne 1b3ab8 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ ldr r5, [r4, #28] │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ orrs r3, r3, r0 │ │ │ │ beq 1b3afc │ │ │ │ cmp r5, #0 │ │ │ │ beq 1b3ab0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1b3a6c │ │ │ │ @@ -384669,23 +384669,23 @@ │ │ │ │ beq 1b3b94 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b3b84 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 1b3bb0 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ ldr r6, [r4, #28] │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ orrs r3, r3, r0 │ │ │ │ beq 1b3be4 │ │ │ │ cmp r6, #0 │ │ │ │ beq 1b3ba8 │ │ │ │ mov r0, r6 │ │ │ │ bl 1b3b64 │ │ │ │ @@ -384921,27 +384921,27 @@ │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r5, [r4, #4] │ │ │ │ str r0, [r4, #8] │ │ │ │ cmp r5, r6 │ │ │ │ beq 1b3fc8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1b3fc8 │ │ │ │ ldr r0, [r5, #96] @ 0x60 │ │ │ │ mov r1, r5 │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 1b3fc8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b3f98 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #4] │ │ │ │ b 1b3f48 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r5, ip, lsl #3 │ │ │ │ @@ -385033,15 +385033,15 @@ │ │ │ │ ldr r3, [r0, #452] @ 0x1c4 │ │ │ │ blx r3 │ │ │ │ ldr r4, [r5, #4] │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b40fc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b40f8 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -385158,15 +385158,15 @@ │ │ │ │ cmp r2, r0 │ │ │ │ beq 1b4234 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #4] │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str sl, [r6] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sl, #16] │ │ │ │ str r3, [r6, #8] │ │ │ │ add r5, r3, r5 │ │ │ │ ldr r3, [sl] │ │ │ │ str r4, [r6, #4] │ │ │ │ add r3, r3, #1 │ │ │ │ str r5, [sl, #16] │ │ │ │ @@ -385178,15 +385178,15 @@ │ │ │ │ mov r6, #0 │ │ │ │ b 1b42f4 │ │ │ │ ldr r4, [r6, #4] │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b439c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b43b4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r6, #4] │ │ │ │ bl 17f4e4 │ │ │ │ @@ -385196,15 +385196,15 @@ │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ mov r1, r4 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 1b439c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b439c │ │ │ │ mov r4, r5 │ │ │ │ b 1b43b4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r5, r0, asr lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -385222,15 +385222,15 @@ │ │ │ │ mov r7, r0 │ │ │ │ beq 1b44ac │ │ │ │ ldr r4, [r1, #4] │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b4450 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b447c │ │ │ │ ldr r6, [r5] │ │ │ │ ldr r3, [r6] │ │ │ │ mov r2, #0 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, r2 │ │ │ │ @@ -385245,30 +385245,30 @@ │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 1b444c │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b444c │ │ │ │ b 1b447c │ │ │ │ ldr r1, [r1, #12] │ │ │ │ cmp r1, #0 │ │ │ │ beq 1b44c4 │ │ │ │ ldr r0, [r0] │ │ │ │ ldr r3, [r0, #452] @ 0x1c4 │ │ │ │ blx r3 │ │ │ │ ldr r4, [r5, #4] │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 1b44e4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b44fc │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r5 │ │ │ │ add r0, r7, #4 │ │ │ │ str r3, [r5, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -385289,15 +385289,15 @@ │ │ │ │ ldr r3, [r0, #452] @ 0x1c4 │ │ │ │ blx r3 │ │ │ │ ldr r4, [r6, #4] │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b4560 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b457c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #4] │ │ │ │ mov r3, #0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r0, r7 │ │ │ │ @@ -385517,23 +385517,23 @@ │ │ │ │ b 1b480c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r5, ip, lsr r6 │ │ │ │ teqeq r5, r4, ror r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r5, ip @ │ │ │ │ teqeq r5, r8, lsr #18 │ │ │ │ - adcseq fp, r6, r8, ror ip │ │ │ │ - adcseq fp, r6, r8, lsr #24 │ │ │ │ - adcseq r1, r8, r8, asr #28 │ │ │ │ + @ instruction: 0x00b6bcb8 │ │ │ │ + adcseq fp, r6, r8, ror #24 │ │ │ │ + adcseq r1, r8, r8, lsl #29 │ │ │ │ teqeq r1, r8, lsl #19 │ │ │ │ - adcseq r1, r8, r0, lsl #28 │ │ │ │ + adcseq r1, r8, r0, asr #28 │ │ │ │ teqeq r5, r0, ror #8 │ │ │ │ + adcseq r1, r8, r0, ror #28 │ │ │ │ adcseq r1, r8, r0, lsr #28 │ │ │ │ - adcseq r1, r8, r0, ror #27 │ │ │ │ - adcseq r1, r8, r8, lsr #27 │ │ │ │ + adcseq r1, r8, r8, ror #27 │ │ │ │ ldm r0, {r3, ip} │ │ │ │ ldr r2, [r0, #8] │ │ │ │ ldr r1, [r0, #12] │ │ │ │ eor r3, r3, ip │ │ │ │ eor r3, r3, r2 │ │ │ │ ldr r2, [r0, #16] │ │ │ │ eor r3, r3, r1 │ │ │ │ @@ -385873,20 +385873,20 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b4eb4 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -385894,20 +385894,20 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ bx r3 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b4e90 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 1b4e64 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -386574,31 +386574,31 @@ │ │ │ │ str r3, [sp, #28] │ │ │ │ str r3, [sp, #24] │ │ │ │ str r3, [sp, #20] │ │ │ │ str r3, [sp, #16] │ │ │ │ b 1b500c │ │ │ │ teqeq r5, r8, ror #1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r4, r9, r4, ror #19 │ │ │ │ + sbceq r4, r9, r4, lsr #20 │ │ │ │ teqeq r5, r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ add r0, r4, #12 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b5998 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b59d8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b5990 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -386607,60 +386607,60 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ blx r3 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b5990 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b59b0 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b5990 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b59b0 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b5990 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b5a78 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b59b8 │ │ │ │ b 1b5990 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b5990 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b5a6c │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 1b4e50 │ │ │ │ b 1b5990 │ │ │ │ @@ -387539,15 +387539,15 @@ │ │ │ │ str r3, [sp] │ │ │ │ mov r0, r4 │ │ │ │ ldm r8, {r1, r2, r3} │ │ │ │ b 1b5e10 │ │ │ │ teqeq r5, ip, lsl #10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - sbceq r3, r9, r6, lsl #24 │ │ │ │ + sbceq r3, r9, r6, asr #24 │ │ │ │ teqeq r5, r8 @ │ │ │ │ addmi r0, r0, r0 │ │ │ │ strdeq r0, [r1], -r0 @ │ │ │ │ mov r3, #1065353216 @ 0x3f800000 │ │ │ │ add fp, sp, #420 @ 0x1a4 │ │ │ │ add r2, sp, #628 @ 0x274 │ │ │ │ mov r1, r4 │ │ │ │ @@ -389961,18 +389961,18 @@ │ │ │ │ ldrb r3, [sp, #348] @ 0x15c │ │ │ │ mov fp, r8 │ │ │ │ lsr r3, r3, #4 │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ b 1b97c4 │ │ │ │ teqeq r5, ip, lsr #21 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r0, r9, r4, ror #22 │ │ │ │ - sbceq r0, r9, r4, asr fp │ │ │ │ - sbceq r0, r9, r0, ror r1 │ │ │ │ - sbceq pc, r8, r0, lsl lr @ │ │ │ │ + sbceq r0, r9, r4, lsr #23 │ │ │ │ + smulleq r0, r9, r4, fp │ │ │ │ + strheq r0, [r9], #16 │ │ │ │ + sbceq pc, r8, r0, asr lr @ │ │ │ │ cmp r3, #25 │ │ │ │ ldrls r1, [sp, #152] @ 0x98 │ │ │ │ movhi r3, #6 │ │ │ │ ldrbls r3, [r1, r3] │ │ │ │ cmp ip, #1 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ beq 1b97ac │ │ │ │ @@ -392208,15 +392208,15 @@ │ │ │ │ mov r5, r8 │ │ │ │ mov r4, #2 │ │ │ │ str r8, [sp, #104] @ 0x68 │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ b 1b8fec │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ strd r1, [r0], -pc @ │ │ │ │ - adcseq fp, r7, r4, lsl #14 │ │ │ │ + adcseq fp, r7, r4, asr #14 │ │ │ │ teqeq r5, r8, lsr #23 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ tst lr, #1 │ │ │ │ beq 1bb4c0 │ │ │ │ mov r8, #1 │ │ │ │ add r4, sp, #988 @ 0x3dc │ │ │ │ str r3, [sp, #8] │ │ │ │ @@ -394338,15 +394338,15 @@ │ │ │ │ ldm sl, {r0, r1, r2, r3} │ │ │ │ stm r4, {r0, r1, r2, r3} │ │ │ │ b 1bd2e8 │ │ │ │ teqeq r5, ip, lsr #4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ ldmdaeq r8, {r1, r5} │ │ │ │ andeq r0, r0, r2, asr #3 │ │ │ │ - sbceq fp, r8, r0, lsr #21 │ │ │ │ + sbceq fp, r8, r0, ror #21 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldrb ip, [r3, #2] │ │ │ │ tst ip, #64 @ 0x40 │ │ │ │ beq 1d36fc │ │ │ │ tst ip, #128 @ 0x80 │ │ │ │ beq 1be2c0 │ │ │ │ add r3, sp, #1552 @ 0x610 │ │ │ │ @@ -397980,15 +397980,15 @@ │ │ │ │ str r2, [sp, #124] @ 0x7c │ │ │ │ ldr r2, [sp, #176] @ 0xb0 │ │ │ │ and r3, r3, #3 │ │ │ │ lsl r2, r2, #22 │ │ │ │ add r3, r3, #1 │ │ │ │ str r2, [sp, #128] @ 0x80 │ │ │ │ b 1bfe3c │ │ │ │ - adcseq r6, r7, r4, lsr #9 │ │ │ │ + adcseq r6, r7, r4, ror #9 │ │ │ │ teqpeq r4, r0, lsr r9 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ and r1, r0, r0, lsl #16 │ │ │ │ add ip, sp, #5376 @ 0x1500 │ │ │ │ mov r0, ip │ │ │ │ mov r1, fp │ │ │ │ str ip, [sp, #264] @ 0x108 │ │ │ │ @@ -422837,15 +422837,15 @@ │ │ │ │ and r3, r3, #-16777216 @ 0xff000000 │ │ │ │ orr r3, ip, r3 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ mov r1, r9 │ │ │ │ ldr r0, [r7, #3160] @ 0xc58 │ │ │ │ ldr sl, [sp] │ │ │ │ ldr r8, [sp, #8] │ │ │ │ - bl 95d228 │ │ │ │ + bl 95d270 │ │ │ │ cmp r0, #0 │ │ │ │ mov r4, r0 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ beq 1d9138 │ │ │ │ ldr r2, [pc, #708] @ 1d92dc │ │ │ │ ldr r3, [pc, #692] @ 1d92d0 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -422935,15 +422935,15 @@ │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #196] @ 0xc4 │ │ │ │ blx r3 │ │ │ │ ldr r1, [pc, #364] @ 1d92e8 │ │ │ │ mov r2, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r7, #3160] @ 0xc58 │ │ │ │ - bl 95d248 │ │ │ │ + bl 95d290 │ │ │ │ ldr r0, [r7, #3160] @ 0xc58 │ │ │ │ mov r1, r4 │ │ │ │ bl 17a6e4 │ │ │ │ ldr r3, [r5, #1104] @ 0x450 │ │ │ │ str r4, [r7, #3176] @ 0xc68 │ │ │ │ orr r3, r3, #64 @ 0x40 │ │ │ │ str r3, [r5, #1104] @ 0x450 │ │ │ │ @@ -423019,18 +423019,18 @@ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1d8e44 │ │ │ │ b 1d926c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r3, r0, ror #9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - smulleq r0, r7, lr, sp │ │ │ │ + ldrdeq r0, [r7], #222 @ 0xde │ │ │ │ andeq r1, r0, r0, lsl r1 │ │ │ │ teqeq r3, r0, ror #31 │ │ │ │ - smulleq r0, r7, r0, r8 │ │ │ │ + ldrdeq r0, [r7], #128 @ 0x80 │ │ │ │ stmhi r8, {r0, r3, r7, fp, pc} │ │ │ │ @ instruction: 0xfffdc7e4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r2, [pc, #200] @ 1d93cc │ │ │ │ @@ -423099,35 +423099,35 @@ │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r4, #3160] @ 0xc58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1d9424 │ │ │ │ ldr r1, [pc, #136] @ 1d9498 │ │ │ │ mov r2, #0 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 95d248 │ │ │ │ + bl 95d290 │ │ │ │ ldr r0, [r4, #3160] @ 0xc58 │ │ │ │ mov r1, #0 │ │ │ │ bl 17a628 │ │ │ │ ldr r0, [r4, #3164] @ 0xc5c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1d944c │ │ │ │ ldr r1, [pc, #100] @ 1d949c │ │ │ │ mov r2, #0 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 95d248 │ │ │ │ + bl 95d290 │ │ │ │ ldr r0, [r4, #3164] @ 0xc5c │ │ │ │ mov r1, #0 │ │ │ │ bl 17a628 │ │ │ │ ldr r0, [r4, #3192] @ 0xc78 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1d9474 │ │ │ │ ldr r1, [pc, #64] @ 1d94a0 │ │ │ │ mov r2, #0 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 95d248 │ │ │ │ + bl 95d290 │ │ │ │ ldr r0, [r4, #3192] @ 0xc78 │ │ │ │ mov r1, #0 │ │ │ │ bl 17a628 │ │ │ │ add r5, r5, #11328 @ 0x2c40 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [r5, #32] │ │ │ │ @@ -425689,18 +425689,18 @@ │ │ │ │ teqeq r3, ip @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r3, r8 @ │ │ │ │ vmulmi.f64 d22, d14, d24 │ │ │ │ svcvc 0x007fffff │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ - sbceq lr, r6, r4, asr #6 │ │ │ │ - sbceq lr, r6, r4, lsr r3 │ │ │ │ + sbceq lr, r6, r4, lsl #7 │ │ │ │ + sbceq lr, r6, r4, ror r3 │ │ │ │ andeq r1, r0, r0, lsl r1 │ │ │ │ - sbceq sp, r6, r0, ror fp │ │ │ │ + strheq sp, [r6], #176 @ 0xb0 │ │ │ │ stmhi r8, {r0, r3, r7, fp, pc} │ │ │ │ @ instruction: 0xfffffc00 │ │ │ │ andne r0, r0, r0, ror #7 │ │ │ │ andne r0, r0, r0, lsr #32 │ │ │ │ cmnmi pc, #0 │ │ │ │ @ instruction: 0xfffd9644 │ │ │ │ ldr r5, [fp, #-196] @ 0xffffff3c │ │ │ │ @@ -425934,15 +425934,15 @@ │ │ │ │ ldr r2, [r2, #3420] @ 0xd5c │ │ │ │ bic r3, r3, #224 @ 0xe0 │ │ │ │ and r2, r2, #7 │ │ │ │ orr r3, r3, r2, lsl #5 │ │ │ │ strb r3, [fp, #-74] @ 0xffffffb6 │ │ │ │ mov r1, sl │ │ │ │ ldr r0, [r8, #3164] @ 0xc5c │ │ │ │ - bl 95d228 │ │ │ │ + bl 95d270 │ │ │ │ cmp r0, #0 │ │ │ │ mov r4, r0 │ │ │ │ str r0, [fp, #-120] @ 0xffffff88 │ │ │ │ beq 1dc2d4 │ │ │ │ ldr r2, [fp, #-128] @ 0xffffff80 │ │ │ │ ldr r3, [r2, #1104] @ 0x450 │ │ │ │ str r4, [r8, #3172] @ 0xc64 │ │ │ │ @@ -426111,15 +426111,15 @@ │ │ │ │ ldr r0, [r5, #1420] @ 0x58c │ │ │ │ ldr r3, [r0, #184] @ 0xb8 │ │ │ │ blx r3 │ │ │ │ ldr r1, [pc, #-1644] @ 1dbcb0 │ │ │ │ mov r2, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r8, #3164] @ 0xc5c │ │ │ │ - bl 95d248 │ │ │ │ + bl 95d290 │ │ │ │ ldr r0, [r8, #3164] @ 0xc5c │ │ │ │ mov r1, r4 │ │ │ │ bl 17a6e4 │ │ │ │ ldr r3, [r5, #1104] @ 0x450 │ │ │ │ str r4, [r8, #3180] @ 0xc6c │ │ │ │ orr r3, r3, #256 @ 0x100 │ │ │ │ str r3, [r5, #1104] @ 0x450 │ │ │ │ @@ -426339,15 +426339,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dc730 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ @@ -426364,15 +426364,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1b3218 │ │ │ │ ldr r5, [pc, #192] @ 1dc7cc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dc77c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1dc79c │ │ │ │ @@ -426382,15 +426382,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dc754 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1dc740 │ │ │ │ b 1dc6c0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -426401,15 +426401,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dc7a0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1dc738 │ │ │ │ b 1dc6c0 │ │ │ │ teqeq r6, r4, asr fp │ │ │ │ @@ -426421,24 +426421,24 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #208] @ 1dc8bc │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dc844 │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [pc, #172] @ 1dc8c0 │ │ │ │ bl 226cd0 │ │ │ │ add r4, pc, r4 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ @@ -426451,26 +426451,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dc868 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dc854 │ │ │ │ b 1dc808 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dc894 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dc84c │ │ │ │ b 1dc808 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -426482,24 +426482,24 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #208] @ 1dc9b0 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dc938 │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [pc, #172] @ 1dc9b4 │ │ │ │ bl 226e34 │ │ │ │ add r4, pc, r4 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ @@ -426512,26 +426512,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dc95c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dc948 │ │ │ │ b 1dc8fc │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dc988 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dc940 │ │ │ │ b 1dc8fc │ │ │ │ teqeq r6, r8, lsl #18 │ │ │ │ @@ -426543,25 +426543,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dcab4 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dca20 │ │ │ │ mov r0, r4 │ │ │ │ bl 225f00 │ │ │ │ ldr r5, [pc, #184] @ 1dcab8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dca6c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dca88 │ │ │ │ ldr r5, [pc, #140] @ 1dcabc │ │ │ │ @@ -426570,15 +426570,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dca44 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dca30 │ │ │ │ b 1dc9f0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -426588,15 +426588,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dca8c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dca28 │ │ │ │ b 1dc9f0 │ │ │ │ teqeq r6, r4, lsl r8 │ │ │ │ @@ -426608,25 +426608,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dcbb8 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dcb24 │ │ │ │ mov r0, r4 │ │ │ │ bl 225ef8 │ │ │ │ ldr r5, [pc, #184] @ 1dcbbc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dcb70 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dcb8c │ │ │ │ ldr r5, [pc, #140] @ 1dcbc0 │ │ │ │ @@ -426635,15 +426635,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dcb48 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dcb34 │ │ │ │ b 1dcaf4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -426653,15 +426653,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dcb90 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dcb2c │ │ │ │ b 1dcaf4 │ │ │ │ teqeq r6, r0, lsl r7 │ │ │ │ @@ -426673,25 +426673,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dccbc │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dcc28 │ │ │ │ mov r0, r4 │ │ │ │ bl 225ef0 │ │ │ │ ldr r5, [pc, #184] @ 1dccc0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dcc74 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dcc90 │ │ │ │ ldr r5, [pc, #140] @ 1dccc4 │ │ │ │ @@ -426700,15 +426700,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dcc4c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dcc38 │ │ │ │ b 1dcbf8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -426718,15 +426718,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dcc94 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dcc30 │ │ │ │ b 1dcbf8 │ │ │ │ teqeq r6, ip, lsl #12 │ │ │ │ @@ -426738,25 +426738,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dcdc0 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dcd2c │ │ │ │ mov r0, r4 │ │ │ │ bl 2189b0 │ │ │ │ ldr r5, [pc, #184] @ 1dcdc4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dcd78 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dcd94 │ │ │ │ ldr r5, [pc, #140] @ 1dcdc8 │ │ │ │ @@ -426765,15 +426765,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dcd50 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dcd3c │ │ │ │ b 1dccfc │ │ │ │ mov r3, #0 │ │ │ │ @@ -426783,15 +426783,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dcd98 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dcd34 │ │ │ │ b 1dccfc │ │ │ │ teqeq r6, r8, lsl #10 │ │ │ │ @@ -426803,25 +426803,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dcec4 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dce30 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9dd0 │ │ │ │ ldr r5, [pc, #184] @ 1dcec8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dce7c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dce98 │ │ │ │ ldr r5, [pc, #140] @ 1dcecc │ │ │ │ @@ -426830,15 +426830,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dce54 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dce40 │ │ │ │ b 1dce00 │ │ │ │ mov r3, #0 │ │ │ │ @@ -426848,15 +426848,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dce9c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dce38 │ │ │ │ b 1dce00 │ │ │ │ teqeq r6, r4, lsl #8 │ │ │ │ @@ -426868,25 +426868,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dcfc8 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dcf34 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9dbc │ │ │ │ ldr r5, [pc, #184] @ 1dcfcc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dcf80 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dcf9c │ │ │ │ ldr r5, [pc, #140] @ 1dcfd0 │ │ │ │ @@ -426895,15 +426895,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dcf58 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dcf44 │ │ │ │ b 1dcf04 │ │ │ │ mov r3, #0 │ │ │ │ @@ -426913,15 +426913,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dcfa0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dcf3c │ │ │ │ b 1dcf04 │ │ │ │ teqeq r6, r0, lsl #6 │ │ │ │ @@ -426933,25 +426933,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd0cc │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd038 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aee90 │ │ │ │ ldr r5, [pc, #184] @ 1dd0d0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd084 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd0a0 │ │ │ │ ldr r5, [pc, #140] @ 1dd0d4 │ │ │ │ @@ -426960,15 +426960,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd05c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd048 │ │ │ │ b 1dd008 │ │ │ │ mov r3, #0 │ │ │ │ @@ -426978,15 +426978,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd0a4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd040 │ │ │ │ b 1dd008 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -426998,25 +426998,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd1d0 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd13c │ │ │ │ mov r0, r4 │ │ │ │ bl 1aadb4 │ │ │ │ ldr r5, [pc, #184] @ 1dd1d4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd188 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd1a4 │ │ │ │ ldr r5, [pc, #140] @ 1dd1d8 │ │ │ │ @@ -427025,15 +427025,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd160 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd14c │ │ │ │ b 1dd10c │ │ │ │ mov r3, #0 │ │ │ │ @@ -427043,15 +427043,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd1a8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd144 │ │ │ │ b 1dd10c │ │ │ │ ldrsheq ip, [r6, -r8]! │ │ │ │ @@ -427063,25 +427063,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd2d4 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd240 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9ae4 │ │ │ │ ldr r5, [pc, #184] @ 1dd2d8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd28c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd2a8 │ │ │ │ ldr r5, [pc, #140] @ 1dd2dc │ │ │ │ @@ -427090,15 +427090,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd264 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd250 │ │ │ │ b 1dd210 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427108,15 +427108,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd2ac │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd248 │ │ │ │ b 1dd210 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -427128,25 +427128,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd3d8 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd344 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9ad0 │ │ │ │ ldr r5, [pc, #184] @ 1dd3dc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd390 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd3ac │ │ │ │ ldr r5, [pc, #140] @ 1dd3e0 │ │ │ │ @@ -427155,15 +427155,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd368 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd354 │ │ │ │ b 1dd314 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427173,15 +427173,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd3b0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd34c │ │ │ │ b 1dd314 │ │ │ │ teqeq r6, r0 @ │ │ │ │ @@ -427193,25 +427193,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd4dc │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd448 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa100 │ │ │ │ ldr r5, [pc, #184] @ 1dd4e0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd494 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd4b0 │ │ │ │ ldr r5, [pc, #140] @ 1dd4e4 │ │ │ │ @@ -427220,15 +427220,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd46c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd458 │ │ │ │ b 1dd418 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427238,15 +427238,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd4b4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd450 │ │ │ │ b 1dd418 │ │ │ │ teqeq r6, ip, ror #27 │ │ │ │ @@ -427258,25 +427258,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd5e0 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd54c │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9988 │ │ │ │ ldr r5, [pc, #184] @ 1dd5e4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd598 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd5b4 │ │ │ │ ldr r5, [pc, #140] @ 1dd5e8 │ │ │ │ @@ -427285,15 +427285,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd570 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd55c │ │ │ │ b 1dd51c │ │ │ │ mov r3, #0 │ │ │ │ @@ -427303,15 +427303,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd5b8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd554 │ │ │ │ b 1dd51c │ │ │ │ teqeq r6, r8, ror #25 │ │ │ │ @@ -427323,25 +427323,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd6e4 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd650 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa088 │ │ │ │ ldr r5, [pc, #184] @ 1dd6e8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd69c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd6b8 │ │ │ │ ldr r5, [pc, #140] @ 1dd6ec │ │ │ │ @@ -427350,15 +427350,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd674 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd660 │ │ │ │ b 1dd620 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427368,15 +427368,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd6bc │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd658 │ │ │ │ b 1dd620 │ │ │ │ teqeq r6, r4, ror #23 │ │ │ │ @@ -427388,25 +427388,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd7e8 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd754 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b364c │ │ │ │ ldr r5, [pc, #184] @ 1dd7ec │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd7a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd7bc │ │ │ │ ldr r5, [pc, #140] @ 1dd7f0 │ │ │ │ @@ -427415,15 +427415,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd778 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd764 │ │ │ │ b 1dd724 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427433,15 +427433,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd7c0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd75c │ │ │ │ b 1dd724 │ │ │ │ teqeq r6, r0, ror #21 │ │ │ │ @@ -427453,25 +427453,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd8ec │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd858 │ │ │ │ mov r0, r4 │ │ │ │ bl 219d98 │ │ │ │ ldr r5, [pc, #184] @ 1dd8f0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd8a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd8c0 │ │ │ │ ldr r5, [pc, #140] @ 1dd8f4 │ │ │ │ @@ -427480,15 +427480,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd87c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd868 │ │ │ │ b 1dd828 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427498,15 +427498,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd8c4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd860 │ │ │ │ b 1dd828 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -427518,25 +427518,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd9f0 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd95c │ │ │ │ mov r0, r4 │ │ │ │ bl 219e24 │ │ │ │ ldr r5, [pc, #184] @ 1dd9f4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd9a8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd9c4 │ │ │ │ ldr r5, [pc, #140] @ 1dd9f8 │ │ │ │ @@ -427545,15 +427545,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd980 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd96c │ │ │ │ b 1dd92c │ │ │ │ mov r3, #0 │ │ │ │ @@ -427563,15 +427563,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd9c8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd964 │ │ │ │ b 1dd92c │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -427583,25 +427583,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1ddaf4 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dda60 │ │ │ │ mov r0, r4 │ │ │ │ bl 21abb0 │ │ │ │ ldr r5, [pc, #184] @ 1ddaf8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1ddaac │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1ddac8 │ │ │ │ ldr r5, [pc, #140] @ 1ddafc │ │ │ │ @@ -427610,15 +427610,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dda84 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dda70 │ │ │ │ b 1dda30 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427628,15 +427628,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1ddacc │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dda68 │ │ │ │ b 1dda30 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -427648,25 +427648,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1ddbf8 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1ddb64 │ │ │ │ mov r0, r4 │ │ │ │ bl 221908 │ │ │ │ ldr r5, [pc, #184] @ 1ddbfc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1ddbb0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1ddbcc │ │ │ │ ldr r5, [pc, #140] @ 1ddc00 │ │ │ │ @@ -427675,15 +427675,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1ddb88 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1ddb74 │ │ │ │ b 1ddb34 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427693,15 +427693,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1ddbd0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1ddb6c │ │ │ │ b 1ddb34 │ │ │ │ teqeq r6, r0 @ │ │ │ │ @@ -427713,25 +427713,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1ddcfc │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1ddc68 │ │ │ │ mov r0, r4 │ │ │ │ bl 223838 │ │ │ │ ldr r5, [pc, #184] @ 1ddd00 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1ddcb4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1ddcd0 │ │ │ │ ldr r5, [pc, #140] @ 1ddd04 │ │ │ │ @@ -427740,15 +427740,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1ddc8c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1ddc78 │ │ │ │ b 1ddc38 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427758,15 +427758,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1ddcd4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1ddc70 │ │ │ │ b 1ddc38 │ │ │ │ teqeq r6, ip, asr #11 │ │ │ │ @@ -427779,26 +427779,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dde08 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1ddd74 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 226de4 │ │ │ │ ldr r5, [pc, #184] @ 1dde0c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dddc0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1ddddc │ │ │ │ ldr r7, [pc, #140] @ 1dde10 │ │ │ │ @@ -427808,15 +427808,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1ddd98 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1ddd84 │ │ │ │ b 1ddd40 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -427826,15 +427826,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1ddde0 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1ddd7c │ │ │ │ b 1ddd40 │ │ │ │ teqeq r6, r8, asr #9 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -427846,26 +427846,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1ddf14 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dde80 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 225e78 │ │ │ │ ldr r5, [pc, #184] @ 1ddf18 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1ddecc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1ddee8 │ │ │ │ ldr r7, [pc, #140] @ 1ddf1c │ │ │ │ @@ -427875,15 +427875,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1ddea4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dde90 │ │ │ │ b 1dde4c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -427893,15 +427893,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1ddeec │ │ │ │ cmp r7, #0 │ │ │ │ bne 1dde88 │ │ │ │ b 1dde4c │ │ │ │ teqeq r6, ip @ │ │ │ │ teqeq r6, r8, lsl #7 │ │ │ │ @@ -427913,26 +427913,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de020 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1ddf8c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 218980 │ │ │ │ ldr r5, [pc, #184] @ 1de024 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1ddfd8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1ddff4 │ │ │ │ ldr r7, [pc, #140] @ 1de028 │ │ │ │ @@ -427942,15 +427942,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1ddfb0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1ddf9c │ │ │ │ b 1ddf58 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -427960,15 +427960,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1ddff8 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1ddf94 │ │ │ │ b 1ddf58 │ │ │ │ teqeq r6, r0 @ │ │ │ │ teqeq r6, ip, ror r2 │ │ │ │ @@ -427980,26 +427980,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de12c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de098 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b3cec │ │ │ │ ldr r5, [pc, #184] @ 1de130 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de0e4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de100 │ │ │ │ ldr r7, [pc, #140] @ 1de134 │ │ │ │ @@ -428009,15 +428009,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de0bc │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de0a8 │ │ │ │ b 1de064 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428027,15 +428027,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de104 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de0a0 │ │ │ │ b 1de064 │ │ │ │ teqeq r6, r4, lsr #3 │ │ │ │ teqeq r6, r0, ror r1 │ │ │ │ @@ -428047,26 +428047,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de238 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de1a4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9ebc │ │ │ │ ldr r5, [pc, #184] @ 1de23c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de1f0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de20c │ │ │ │ ldr r7, [pc, #140] @ 1de240 │ │ │ │ @@ -428076,15 +428076,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de1c8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de1b4 │ │ │ │ b 1de170 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428094,15 +428094,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de210 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de1ac │ │ │ │ b 1de170 │ │ │ │ @ instruction: 0x0136b098 │ │ │ │ teqeq r6, r4, rrx │ │ │ │ @@ -428114,26 +428114,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de344 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de2b0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa77c │ │ │ │ ldr r5, [pc, #184] @ 1de348 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de2fc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de318 │ │ │ │ ldr r7, [pc, #140] @ 1de34c │ │ │ │ @@ -428143,15 +428143,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de2d4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de2c0 │ │ │ │ b 1de27c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428161,15 +428161,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de31c │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de2b8 │ │ │ │ b 1de27c │ │ │ │ teqeq r6, ip, lsl #31 │ │ │ │ teqeq r6, r8, asr pc │ │ │ │ @@ -428181,26 +428181,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de450 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de3bc │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b071c │ │ │ │ ldr r5, [pc, #184] @ 1de454 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de408 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de424 │ │ │ │ ldr r7, [pc, #140] @ 1de458 │ │ │ │ @@ -428210,15 +428210,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de3e0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de3cc │ │ │ │ b 1de388 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428228,15 +428228,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de428 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de3c4 │ │ │ │ b 1de388 │ │ │ │ teqeq r6, r0, lsl #29 │ │ │ │ teqeq r6, ip, asr #28 │ │ │ │ @@ -428248,26 +428248,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de55c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de4c8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa734 │ │ │ │ ldr r5, [pc, #184] @ 1de560 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de514 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de530 │ │ │ │ ldr r7, [pc, #140] @ 1de564 │ │ │ │ @@ -428277,15 +428277,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de4ec │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de4d8 │ │ │ │ b 1de494 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428295,15 +428295,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de534 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de4d0 │ │ │ │ b 1de494 │ │ │ │ teqeq r6, r4, ror sp │ │ │ │ teqeq r6, r0, asr #26 │ │ │ │ @@ -428315,26 +428315,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de668 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de5d4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b0b50 │ │ │ │ ldr r5, [pc, #184] @ 1de66c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de620 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de63c │ │ │ │ ldr r7, [pc, #140] @ 1de670 │ │ │ │ @@ -428344,15 +428344,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de5f8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de5e4 │ │ │ │ b 1de5a0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428362,15 +428362,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de640 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de5dc │ │ │ │ b 1de5a0 │ │ │ │ teqeq r6, r8, ror #24 │ │ │ │ teqeq r6, r4, lsr ip │ │ │ │ @@ -428382,26 +428382,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de774 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de6e0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa650 │ │ │ │ ldr r5, [pc, #184] @ 1de778 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de72c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de748 │ │ │ │ ldr r7, [pc, #140] @ 1de77c │ │ │ │ @@ -428411,15 +428411,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de704 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de6f0 │ │ │ │ b 1de6ac │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428429,15 +428429,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de74c │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de6e8 │ │ │ │ b 1de6ac │ │ │ │ teqeq r6, ip, asr fp │ │ │ │ teqeq r6, r8, lsr #22 │ │ │ │ @@ -428449,26 +428449,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de880 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de7ec │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b0508 │ │ │ │ ldr r5, [pc, #184] @ 1de884 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de838 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de854 │ │ │ │ ldr r7, [pc, #140] @ 1de888 │ │ │ │ @@ -428478,15 +428478,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de810 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de7fc │ │ │ │ b 1de7b8 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428496,15 +428496,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de858 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de7f4 │ │ │ │ b 1de7b8 │ │ │ │ teqeq r6, r0, asr sl │ │ │ │ teqeq r6, ip, lsl sl │ │ │ │ @@ -428516,26 +428516,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de98c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de8f8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9e4c │ │ │ │ ldr r5, [pc, #184] @ 1de990 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de944 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de960 │ │ │ │ ldr r7, [pc, #140] @ 1de994 │ │ │ │ @@ -428545,15 +428545,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de91c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de908 │ │ │ │ b 1de8c4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428563,15 +428563,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de964 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de900 │ │ │ │ b 1de8c4 │ │ │ │ teqeq r6, r4, asr #18 │ │ │ │ teqeq r6, r0, lsl r9 │ │ │ │ @@ -428583,26 +428583,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dea98 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dea04 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b03b0 │ │ │ │ ldr r5, [pc, #184] @ 1dea9c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dea50 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dea6c │ │ │ │ ldr r7, [pc, #140] @ 1deaa0 │ │ │ │ @@ -428612,15 +428612,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1dea28 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dea14 │ │ │ │ b 1de9d0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428630,15 +428630,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1dea70 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1dea0c │ │ │ │ b 1de9d0 │ │ │ │ teqeq r6, r8, lsr r8 │ │ │ │ teqeq r6, r4, lsl #16 │ │ │ │ @@ -428650,26 +428650,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1deba4 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1deb10 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa608 │ │ │ │ ldr r5, [pc, #184] @ 1deba8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1deb5c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1deb78 │ │ │ │ ldr r7, [pc, #140] @ 1debac │ │ │ │ @@ -428679,15 +428679,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1deb34 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1deb20 │ │ │ │ b 1deadc │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428697,15 +428697,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1deb7c │ │ │ │ cmp r7, #0 │ │ │ │ bne 1deb18 │ │ │ │ b 1deadc │ │ │ │ teqeq r6, ip, lsr #14 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -428717,26 +428717,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1decb0 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dec1c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b019c │ │ │ │ ldr r5, [pc, #184] @ 1decb4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dec68 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dec84 │ │ │ │ ldr r7, [pc, #140] @ 1decb8 │ │ │ │ @@ -428746,15 +428746,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1dec40 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dec2c │ │ │ │ b 1debe8 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428764,15 +428764,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1dec88 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1dec24 │ │ │ │ b 1debe8 │ │ │ │ teqeq r6, r0, lsr #12 │ │ │ │ teqeq r6, ip, ror #11 │ │ │ │ @@ -428784,26 +428784,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dedbc │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1ded28 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9dc8 │ │ │ │ ldr r5, [pc, #184] @ 1dedc0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1ded74 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1ded90 │ │ │ │ ldr r7, [pc, #140] @ 1dedc4 │ │ │ │ @@ -428813,15 +428813,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1ded4c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1ded38 │ │ │ │ b 1decf4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428831,15 +428831,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1ded94 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1ded30 │ │ │ │ b 1decf4 │ │ │ │ teqeq r6, r4, lsl r5 │ │ │ │ teqeq r6, r0, ror #9 │ │ │ │ @@ -428851,26 +428851,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1deec8 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dee34 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1accc0 │ │ │ │ ldr r5, [pc, #184] @ 1deecc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dee80 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dee9c │ │ │ │ ldr r7, [pc, #140] @ 1deed0 │ │ │ │ @@ -428880,15 +428880,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1dee58 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dee44 │ │ │ │ b 1dee00 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428898,15 +428898,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1deea0 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1dee3c │ │ │ │ b 1dee00 │ │ │ │ teqeq r6, r8, lsl #8 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -428918,26 +428918,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1defd4 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1def40 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9d74 │ │ │ │ ldr r5, [pc, #184] @ 1defd8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1def8c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1defa8 │ │ │ │ ldr r7, [pc, #140] @ 1defdc │ │ │ │ @@ -428947,15 +428947,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1def64 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1def50 │ │ │ │ b 1def0c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428965,15 +428965,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1defac │ │ │ │ cmp r7, #0 │ │ │ │ bne 1def48 │ │ │ │ b 1def0c │ │ │ │ teqeq r6, ip @ │ │ │ │ teqeq r6, r8, asr #5 │ │ │ │ @@ -428985,26 +428985,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df0e0 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df04c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab00c │ │ │ │ ldr r5, [pc, #184] @ 1df0e4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df098 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df0b4 │ │ │ │ ldr r7, [pc, #140] @ 1df0e8 │ │ │ │ @@ -429014,15 +429014,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df070 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df05c │ │ │ │ b 1df018 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429032,15 +429032,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df0b8 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df054 │ │ │ │ b 1df018 │ │ │ │ teqeq r6, r0 @ │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -429052,26 +429052,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df1ec │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df158 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9d68 │ │ │ │ ldr r5, [pc, #184] @ 1df1f0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df1a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df1c0 │ │ │ │ ldr r7, [pc, #140] @ 1df1f4 │ │ │ │ @@ -429081,15 +429081,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df17c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df168 │ │ │ │ b 1df124 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429099,15 +429099,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df1c4 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df160 │ │ │ │ b 1df124 │ │ │ │ teqeq r6, r4, ror #1 │ │ │ │ ldrheq sl, [r6, -r0]! │ │ │ │ @@ -429119,26 +429119,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df2f8 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df264 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9d60 │ │ │ │ ldr r5, [pc, #184] @ 1df2fc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df2b0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df2cc │ │ │ │ ldr r7, [pc, #140] @ 1df300 │ │ │ │ @@ -429148,15 +429148,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df288 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df274 │ │ │ │ b 1df230 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429166,15 +429166,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df2d0 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df26c │ │ │ │ b 1df230 │ │ │ │ teqeq r6, r8 @ │ │ │ │ teqeq r6, r4, lsr #31 │ │ │ │ @@ -429186,26 +429186,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df404 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df370 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac424 │ │ │ │ ldr r5, [pc, #184] @ 1df408 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df3bc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df3d8 │ │ │ │ ldr r7, [pc, #140] @ 1df40c │ │ │ │ @@ -429215,15 +429215,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df394 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df380 │ │ │ │ b 1df33c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429233,15 +429233,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df3dc │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df378 │ │ │ │ b 1df33c │ │ │ │ teqeq r6, ip, asr #29 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -429253,26 +429253,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df510 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df47c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9c68 │ │ │ │ ldr r5, [pc, #184] @ 1df514 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df4c8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df4e4 │ │ │ │ ldr r7, [pc, #140] @ 1df518 │ │ │ │ @@ -429282,15 +429282,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df4a0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df48c │ │ │ │ b 1df448 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429300,15 +429300,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df4e8 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df484 │ │ │ │ b 1df448 │ │ │ │ teqeq r6, r0, asr #27 │ │ │ │ teqeq r6, ip, lsl #27 │ │ │ │ @@ -429320,26 +429320,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df61c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df588 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9c54 │ │ │ │ ldr r5, [pc, #184] @ 1df620 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df5d4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df5f0 │ │ │ │ ldr r7, [pc, #140] @ 1df624 │ │ │ │ @@ -429349,15 +429349,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df5ac │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df598 │ │ │ │ b 1df554 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429367,15 +429367,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df5f4 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df590 │ │ │ │ b 1df554 │ │ │ │ teqeq r6, r4 @ │ │ │ │ teqeq r6, r0, lsl #25 │ │ │ │ @@ -429387,26 +429387,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df728 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df694 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b1910 │ │ │ │ ldr r5, [pc, #184] @ 1df72c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df6e0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df6fc │ │ │ │ ldr r7, [pc, #140] @ 1df730 │ │ │ │ @@ -429416,15 +429416,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df6b8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df6a4 │ │ │ │ b 1df660 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429434,15 +429434,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df700 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df69c │ │ │ │ b 1df660 │ │ │ │ teqeq r6, r8, lsr #23 │ │ │ │ teqeq r6, r4, ror fp │ │ │ │ @@ -429454,26 +429454,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df834 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df7a0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9b40 │ │ │ │ ldr r5, [pc, #184] @ 1df838 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df7ec │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df808 │ │ │ │ ldr r7, [pc, #140] @ 1df83c │ │ │ │ @@ -429483,15 +429483,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df7c4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df7b0 │ │ │ │ b 1df76c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429501,15 +429501,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df80c │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df7a8 │ │ │ │ b 1df76c │ │ │ │ teqeq r6, ip @ │ │ │ │ teqeq r6, r8, ror #20 │ │ │ │ @@ -429521,26 +429521,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df940 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df8ac │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab20c │ │ │ │ ldr r5, [pc, #184] @ 1df944 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df8f8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df914 │ │ │ │ ldr r7, [pc, #140] @ 1df948 │ │ │ │ @@ -429550,15 +429550,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df8d0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df8bc │ │ │ │ b 1df878 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429568,15 +429568,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df918 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df8b4 │ │ │ │ b 1df878 │ │ │ │ teqeq r6, r0 @ │ │ │ │ teqeq r6, ip, asr r9 │ │ │ │ @@ -429588,26 +429588,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dfa4c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df9b8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9b04 │ │ │ │ ldr r5, [pc, #184] @ 1dfa50 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dfa04 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dfa20 │ │ │ │ ldr r7, [pc, #140] @ 1dfa54 │ │ │ │ @@ -429617,15 +429617,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df9dc │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df9c8 │ │ │ │ b 1df984 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429635,15 +429635,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1dfa24 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df9c0 │ │ │ │ b 1df984 │ │ │ │ teqeq r6, r4, lsl #17 │ │ │ │ teqeq r6, r0, asr r8 │ │ │ │ @@ -429655,26 +429655,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dfb58 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dfac4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9ec8 │ │ │ │ ldr r5, [pc, #184] @ 1dfb5c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dfb10 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dfb2c │ │ │ │ ldr r7, [pc, #140] @ 1dfb60 │ │ │ │ @@ -429684,15 +429684,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1dfae8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dfad4 │ │ │ │ b 1dfa90 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429702,15 +429702,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1dfb30 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1dfacc │ │ │ │ b 1dfa90 │ │ │ │ teqeq r6, r8, ror r7 │ │ │ │ teqeq r6, r4, asr #14 │ │ │ │ @@ -429722,26 +429722,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dfc64 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dfbd0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa534 │ │ │ │ ldr r5, [pc, #184] @ 1dfc68 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dfc1c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dfc38 │ │ │ │ ldr r7, [pc, #140] @ 1dfc6c │ │ │ │ @@ -429751,15 +429751,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1dfbf4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dfbe0 │ │ │ │ b 1dfb9c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429769,15 +429769,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1dfc3c │ │ │ │ cmp r7, #0 │ │ │ │ bne 1dfbd8 │ │ │ │ b 1dfb9c │ │ │ │ teqeq r6, ip, ror #12 │ │ │ │ teqeq r6, r8, lsr r6 │ │ │ │ @@ -429789,26 +429789,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dfd70 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dfcdc │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b0930 │ │ │ │ ldr r5, [pc, #184] @ 1dfd74 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dfd28 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dfd44 │ │ │ │ ldr r7, [pc, #140] @ 1dfd78 │ │ │ │ @@ -429818,15 +429818,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1dfd00 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dfcec │ │ │ │ b 1dfca8 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429836,15 +429836,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1dfd48 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1dfce4 │ │ │ │ b 1dfca8 │ │ │ │ teqeq r6, r0, ror #10 │ │ │ │ teqeq r6, ip, lsr #10 │ │ │ │ @@ -429857,26 +429857,26 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dfdfc │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [pc, #180] @ 1dfe78 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ add r4, pc, r4 │ │ │ │ bl 1acfac │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -429889,26 +429889,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dfe20 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1dfe0c │ │ │ │ b 1dfdb8 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dfe4c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1dfe04 │ │ │ │ b 1dfdb8 │ │ │ │ teqeq r6, r4, asr r4 │ │ │ │ @@ -429921,26 +429921,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dff80 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dfeec │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9ad8 │ │ │ │ ldr r5, [pc, #184] @ 1dff84 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dff38 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dff54 │ │ │ │ ldr r7, [pc, #140] @ 1dff88 │ │ │ │ @@ -429950,15 +429950,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1dff10 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dfefc │ │ │ │ b 1dfeb8 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429968,15 +429968,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1dff58 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1dfef4 │ │ │ │ b 1dfeb8 │ │ │ │ teqeq r6, r0, asr r3 │ │ │ │ teqeq r6, ip, lsl r3 │ │ │ │ @@ -429988,26 +429988,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e008c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dfff8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b1c50 │ │ │ │ ldr r5, [pc, #184] @ 1e0090 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0044 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0060 │ │ │ │ ldr r7, [pc, #140] @ 1e0094 │ │ │ │ @@ -430017,15 +430017,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e001c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0008 │ │ │ │ b 1dffc4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430035,15 +430035,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0064 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0000 │ │ │ │ b 1dffc4 │ │ │ │ teqeq r6, r4, asr #4 │ │ │ │ teqeq r6, r0, lsl r2 │ │ │ │ @@ -430055,26 +430055,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e0198 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0104 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac318 │ │ │ │ ldr r5, [pc, #184] @ 1e019c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0150 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e016c │ │ │ │ ldr r7, [pc, #140] @ 1e01a0 │ │ │ │ @@ -430084,15 +430084,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0128 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0114 │ │ │ │ b 1e00d0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430102,15 +430102,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0170 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e010c │ │ │ │ b 1e00d0 │ │ │ │ teqeq r6, r8, lsr r1 │ │ │ │ teqeq r6, r4, lsl #2 │ │ │ │ @@ -430122,26 +430122,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e02a4 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0210 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a99a8 │ │ │ │ ldr r5, [pc, #184] @ 1e02a8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e025c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0278 │ │ │ │ ldr r7, [pc, #140] @ 1e02ac │ │ │ │ @@ -430151,15 +430151,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0234 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0220 │ │ │ │ b 1e01dc │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430169,15 +430169,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e027c │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0218 │ │ │ │ b 1e01dc │ │ │ │ teqeq r6, ip, lsr #32 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -430189,26 +430189,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e03b0 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e031c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b31b0 │ │ │ │ ldr r5, [pc, #184] @ 1e03b4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0368 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0384 │ │ │ │ ldr r7, [pc, #140] @ 1e03b8 │ │ │ │ @@ -430218,15 +430218,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0340 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e032c │ │ │ │ b 1e02e8 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430236,15 +430236,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0388 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0324 │ │ │ │ b 1e02e8 │ │ │ │ teqeq r6, r0, lsr #30 │ │ │ │ teqeq r6, ip, ror #29 │ │ │ │ @@ -430256,26 +430256,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e04bc │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0428 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b3100 │ │ │ │ ldr r5, [pc, #184] @ 1e04c0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0474 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0490 │ │ │ │ ldr r7, [pc, #140] @ 1e04c4 │ │ │ │ @@ -430285,15 +430285,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e044c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0438 │ │ │ │ b 1e03f4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430303,15 +430303,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0494 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0430 │ │ │ │ b 1e03f4 │ │ │ │ teqeq r6, r4, lsl lr │ │ │ │ teqeq r6, r0, ror #27 │ │ │ │ @@ -430323,26 +430323,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e05c8 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0534 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b30f0 │ │ │ │ ldr r5, [pc, #184] @ 1e05cc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0580 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e059c │ │ │ │ ldr r7, [pc, #140] @ 1e05d0 │ │ │ │ @@ -430352,15 +430352,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0558 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0544 │ │ │ │ b 1e0500 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430370,15 +430370,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e05a0 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e053c │ │ │ │ b 1e0500 │ │ │ │ teqeq r6, r8, lsl #26 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -430390,26 +430390,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e06d4 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0640 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b30e0 │ │ │ │ ldr r5, [pc, #184] @ 1e06d8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e068c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e06a8 │ │ │ │ ldr r7, [pc, #140] @ 1e06dc │ │ │ │ @@ -430419,15 +430419,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0664 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0650 │ │ │ │ b 1e060c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430437,15 +430437,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e06ac │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0648 │ │ │ │ b 1e060c │ │ │ │ teqeq r6, ip @ │ │ │ │ teqeq r6, r8, asr #23 │ │ │ │ @@ -430457,26 +430457,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e07e0 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e074c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b30c0 │ │ │ │ ldr r5, [pc, #184] @ 1e07e4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0798 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e07b4 │ │ │ │ ldr r7, [pc, #140] @ 1e07e8 │ │ │ │ @@ -430486,15 +430486,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0770 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e075c │ │ │ │ b 1e0718 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430504,15 +430504,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e07b8 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0754 │ │ │ │ b 1e0718 │ │ │ │ teqeq r6, r0 @ │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -430524,26 +430524,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e08ec │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0858 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b30a0 │ │ │ │ ldr r5, [pc, #184] @ 1e08f0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e08a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e08c0 │ │ │ │ ldr r7, [pc, #140] @ 1e08f4 │ │ │ │ @@ -430553,15 +430553,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e087c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0868 │ │ │ │ b 1e0824 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430571,15 +430571,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e08c4 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0860 │ │ │ │ b 1e0824 │ │ │ │ teqeq r6, r4, ror #19 │ │ │ │ teqeq r6, r0 @ │ │ │ │ @@ -430591,26 +430591,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e09f8 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0964 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 218104 │ │ │ │ ldr r5, [pc, #184] @ 1e09fc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e09b0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e09cc │ │ │ │ ldr r7, [pc, #140] @ 1e0a00 │ │ │ │ @@ -430620,15 +430620,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0988 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0974 │ │ │ │ b 1e0930 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430638,15 +430638,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e09d0 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e096c │ │ │ │ b 1e0930 │ │ │ │ teqeq r6, r8 @ │ │ │ │ teqeq r6, r4, lsr #17 │ │ │ │ @@ -430658,26 +430658,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e0b04 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0a70 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 21b3f0 │ │ │ │ ldr r5, [pc, #184] @ 1e0b08 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0abc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0ad8 │ │ │ │ ldr r7, [pc, #140] @ 1e0b0c │ │ │ │ @@ -430687,15 +430687,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0a94 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0a80 │ │ │ │ b 1e0a3c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430705,15 +430705,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0adc │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0a78 │ │ │ │ b 1e0a3c │ │ │ │ teqeq r6, ip, asr #15 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -430725,26 +430725,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e0c10 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0b7c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 21ab7c │ │ │ │ ldr r5, [pc, #184] @ 1e0c14 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0bc8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0be4 │ │ │ │ ldr r7, [pc, #140] @ 1e0c18 │ │ │ │ @@ -430754,15 +430754,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0ba0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0b8c │ │ │ │ b 1e0b48 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430772,15 +430772,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0be8 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0b84 │ │ │ │ b 1e0b48 │ │ │ │ teqeq r6, r0, asr #13 │ │ │ │ teqeq r6, ip, lsl #13 │ │ │ │ @@ -430792,26 +430792,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e0d1c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0c88 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 21d000 │ │ │ │ ldr r5, [pc, #184] @ 1e0d20 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0cd4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0cf0 │ │ │ │ ldr r7, [pc, #140] @ 1e0d24 │ │ │ │ @@ -430821,15 +430821,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0cac │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0c98 │ │ │ │ b 1e0c54 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430839,15 +430839,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0cf4 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0c90 │ │ │ │ b 1e0c54 │ │ │ │ teqeq r6, r4 @ │ │ │ │ teqeq r6, r0, lsl #11 │ │ │ │ @@ -430859,26 +430859,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e0e28 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0d94 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 21cf40 │ │ │ │ ldr r5, [pc, #184] @ 1e0e2c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0de0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0dfc │ │ │ │ ldr r7, [pc, #140] @ 1e0e30 │ │ │ │ @@ -430888,15 +430888,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0db8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0da4 │ │ │ │ b 1e0d60 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430906,15 +430906,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0e00 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0d9c │ │ │ │ b 1e0d60 │ │ │ │ teqeq r6, r8, lsr #9 │ │ │ │ teqeq r6, r4, ror r4 │ │ │ │ @@ -430926,26 +430926,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e0f34 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0ea0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 21cf1c │ │ │ │ ldr r5, [pc, #184] @ 1e0f38 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0eec │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0f08 │ │ │ │ ldr r7, [pc, #140] @ 1e0f3c │ │ │ │ @@ -430955,15 +430955,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0ec4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0eb0 │ │ │ │ b 1e0e6c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430973,15 +430973,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0f0c │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0ea8 │ │ │ │ b 1e0e6c │ │ │ │ teqeq r6, ip @ │ │ │ │ teqeq r6, r8, ror #6 │ │ │ │ @@ -430993,26 +430993,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e1040 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0fac │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 21db0c │ │ │ │ ldr r5, [pc, #184] @ 1e1044 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0ff8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1014 │ │ │ │ ldr r7, [pc, #140] @ 1e1048 │ │ │ │ @@ -431022,15 +431022,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0fd0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0fbc │ │ │ │ b 1e0f78 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -431040,15 +431040,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e1018 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0fb4 │ │ │ │ b 1e0f78 │ │ │ │ teqeq r6, r0 @ │ │ │ │ teqeq r6, ip, asr r2 │ │ │ │ @@ -431060,26 +431060,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e114c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e10b8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 21ffc8 │ │ │ │ ldr r5, [pc, #184] @ 1e1150 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1104 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1120 │ │ │ │ ldr r7, [pc, #140] @ 1e1154 │ │ │ │ @@ -431089,15 +431089,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e10dc │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e10c8 │ │ │ │ b 1e1084 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -431107,15 +431107,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e1124 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e10c0 │ │ │ │ b 1e1084 │ │ │ │ teqeq r6, r4, lsl #3 │ │ │ │ teqeq r6, r0, asr r1 │ │ │ │ @@ -431127,26 +431127,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e1258 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e11c4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 21ff20 │ │ │ │ ldr r5, [pc, #184] @ 1e125c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1210 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e122c │ │ │ │ ldr r7, [pc, #140] @ 1e1260 │ │ │ │ @@ -431156,15 +431156,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e11e8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e11d4 │ │ │ │ b 1e1190 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -431174,15 +431174,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e1230 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e11cc │ │ │ │ b 1e1190 │ │ │ │ teqeq r6, r8, ror r0 │ │ │ │ teqeq r6, r4, asr #32 │ │ │ │ @@ -431194,26 +431194,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e1364 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e12d0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 2202e4 │ │ │ │ ldr r5, [pc, #184] @ 1e1368 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e131c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1338 │ │ │ │ ldr r7, [pc, #140] @ 1e136c │ │ │ │ @@ -431223,15 +431223,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e12f4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e12e0 │ │ │ │ b 1e129c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -431241,15 +431241,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e133c │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e12d8 │ │ │ │ b 1e129c │ │ │ │ teqeq r6, ip, ror #30 │ │ │ │ teqeq r6, r8, lsr pc │ │ │ │ @@ -431261,26 +431261,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e1470 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e13dc │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 220214 │ │ │ │ ldr r5, [pc, #184] @ 1e1474 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1428 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1444 │ │ │ │ ldr r7, [pc, #140] @ 1e1478 │ │ │ │ @@ -431290,15 +431290,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e1400 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e13ec │ │ │ │ b 1e13a8 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -431308,15 +431308,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e1448 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e13e4 │ │ │ │ b 1e13a8 │ │ │ │ teqeq r6, r0, ror #28 │ │ │ │ teqeq r6, ip, lsr #28 │ │ │ │ @@ -431328,26 +431328,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e157c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e14e8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 225158 │ │ │ │ ldr r5, [pc, #184] @ 1e1580 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1534 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1550 │ │ │ │ ldr r7, [pc, #140] @ 1e1584 │ │ │ │ @@ -431357,15 +431357,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e150c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e14f8 │ │ │ │ b 1e14b4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -431375,15 +431375,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e1554 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e14f0 │ │ │ │ b 1e14b4 │ │ │ │ teqeq r6, r4, asr sp │ │ │ │ teqeq r6, r0, lsr #26 │ │ │ │ @@ -431395,26 +431395,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e1688 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e15f4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 2250c8 │ │ │ │ ldr r5, [pc, #184] @ 1e168c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1640 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e165c │ │ │ │ ldr r7, [pc, #140] @ 1e1690 │ │ │ │ @@ -431424,15 +431424,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e1618 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e1604 │ │ │ │ b 1e15c0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -431442,15 +431442,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e1660 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e15fc │ │ │ │ b 1e15c0 │ │ │ │ teqeq r6, r8, asr #24 │ │ │ │ teqeq r6, r4, lsl ip │ │ │ │ @@ -431463,27 +431463,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e1708 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 2290e8 │ │ │ │ ldr r5, [pc, #184] @ 1e17a0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1754 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1770 │ │ │ │ ldr r7, [pc, #140] @ 1e17a4 │ │ │ │ @@ -431492,15 +431492,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e172c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1718 │ │ │ │ b 1e16d0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -431510,15 +431510,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1774 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1710 │ │ │ │ b 1e16d0 │ │ │ │ teqeq r6, ip, lsr fp │ │ │ │ @@ -431532,27 +431532,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e181c │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 228500 │ │ │ │ ldr r5, [pc, #184] @ 1e18b4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1868 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1884 │ │ │ │ ldr r7, [pc, #140] @ 1e18b8 │ │ │ │ @@ -431561,15 +431561,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1840 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e182c │ │ │ │ b 1e17e4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -431579,15 +431579,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1888 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1824 │ │ │ │ b 1e17e4 │ │ │ │ teqeq r6, r8, lsr #20 │ │ │ │ @@ -431601,27 +431601,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e1930 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1acd00 │ │ │ │ ldr r5, [pc, #184] @ 1e19c8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e197c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1998 │ │ │ │ ldr r7, [pc, #140] @ 1e19cc │ │ │ │ @@ -431630,15 +431630,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1954 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1940 │ │ │ │ b 1e18f8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -431648,15 +431648,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e199c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1938 │ │ │ │ b 1e18f8 │ │ │ │ teqeq r6, r4, lsl r9 │ │ │ │ @@ -431670,27 +431670,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e1a44 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1abebc │ │ │ │ ldr r5, [pc, #184] @ 1e1adc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1a90 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1aac │ │ │ │ ldr r7, [pc, #140] @ 1e1ae0 │ │ │ │ @@ -431699,15 +431699,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1a68 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1a54 │ │ │ │ b 1e1a0c │ │ │ │ mov r3, #0 │ │ │ │ @@ -431717,15 +431717,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1ab0 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1a4c │ │ │ │ b 1e1a0c │ │ │ │ teqeq r6, r0, lsl #16 │ │ │ │ @@ -431739,27 +431739,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e1b58 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9e78 │ │ │ │ ldr r5, [pc, #184] @ 1e1bf0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1ba4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1bc0 │ │ │ │ ldr r7, [pc, #140] @ 1e1bf4 │ │ │ │ @@ -431768,15 +431768,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1b7c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1b68 │ │ │ │ b 1e1b20 │ │ │ │ mov r3, #0 │ │ │ │ @@ -431786,15 +431786,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1bc4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1b60 │ │ │ │ b 1e1b20 │ │ │ │ teqeq r6, ip, ror #13 │ │ │ │ @@ -431808,27 +431808,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e1c6c │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1abe14 │ │ │ │ ldr r5, [pc, #184] @ 1e1d04 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1cb8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1cd4 │ │ │ │ ldr r7, [pc, #140] @ 1e1d08 │ │ │ │ @@ -431837,15 +431837,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1c90 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1c7c │ │ │ │ b 1e1c34 │ │ │ │ mov r3, #0 │ │ │ │ @@ -431855,15 +431855,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1cd8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1c74 │ │ │ │ b 1e1c34 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -431877,27 +431877,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e1d80 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab954 │ │ │ │ ldr r5, [pc, #184] @ 1e1e18 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1dcc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1de8 │ │ │ │ ldr r7, [pc, #140] @ 1e1e1c │ │ │ │ @@ -431906,15 +431906,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1da4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1d90 │ │ │ │ b 1e1d48 │ │ │ │ mov r3, #0 │ │ │ │ @@ -431924,15 +431924,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1dec │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1d88 │ │ │ │ b 1e1d48 │ │ │ │ teqeq r6, r4, asr #9 │ │ │ │ @@ -431946,27 +431946,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e1e94 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab8b8 │ │ │ │ ldr r5, [pc, #184] @ 1e1f2c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1ee0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1efc │ │ │ │ ldr r7, [pc, #140] @ 1e1f30 │ │ │ │ @@ -431975,15 +431975,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1eb8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1ea4 │ │ │ │ b 1e1e5c │ │ │ │ mov r3, #0 │ │ │ │ @@ -431993,15 +431993,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1f00 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1e9c │ │ │ │ b 1e1e5c │ │ │ │ teqeq r6, r0 @ │ │ │ │ @@ -432015,27 +432015,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e1fa8 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9d54 │ │ │ │ ldr r5, [pc, #184] @ 1e2040 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1ff4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2010 │ │ │ │ ldr r7, [pc, #140] @ 1e2044 │ │ │ │ @@ -432044,15 +432044,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1fcc │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1fb8 │ │ │ │ b 1e1f70 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432062,15 +432062,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2014 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1fb0 │ │ │ │ b 1e1f70 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -432084,27 +432084,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e20bc │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9d4c │ │ │ │ ldr r5, [pc, #184] @ 1e2154 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2108 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2124 │ │ │ │ ldr r7, [pc, #140] @ 1e2158 │ │ │ │ @@ -432113,15 +432113,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e20e0 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e20cc │ │ │ │ b 1e2084 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432131,15 +432131,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2128 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e20c4 │ │ │ │ b 1e2084 │ │ │ │ teqeq r6, r8, lsl #3 │ │ │ │ @@ -432153,27 +432153,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e21d0 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b15ac │ │ │ │ ldr r5, [pc, #184] @ 1e2268 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e221c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2238 │ │ │ │ ldr r7, [pc, #140] @ 1e226c │ │ │ │ @@ -432182,15 +432182,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e21f4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e21e0 │ │ │ │ b 1e2198 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432200,15 +432200,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e223c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e21d8 │ │ │ │ b 1e2198 │ │ │ │ teqeq r6, r4, ror r0 │ │ │ │ @@ -432222,27 +432222,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e22e4 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa580 │ │ │ │ ldr r5, [pc, #184] @ 1e237c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2330 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e234c │ │ │ │ ldr r7, [pc, #140] @ 1e2380 │ │ │ │ @@ -432251,15 +432251,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2308 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e22f4 │ │ │ │ b 1e22ac │ │ │ │ mov r3, #0 │ │ │ │ @@ -432269,15 +432269,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2350 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e22ec │ │ │ │ b 1e22ac │ │ │ │ teqeq r6, r0, ror #30 │ │ │ │ @@ -432291,27 +432291,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e23f8 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1afa80 │ │ │ │ ldr r5, [pc, #184] @ 1e2490 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2444 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2460 │ │ │ │ ldr r7, [pc, #140] @ 1e2494 │ │ │ │ @@ -432320,15 +432320,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e241c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2408 │ │ │ │ b 1e23c0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432338,15 +432338,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2464 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2400 │ │ │ │ b 1e23c0 │ │ │ │ teqeq r6, ip, asr #28 │ │ │ │ @@ -432360,27 +432360,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e250c │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9c14 │ │ │ │ ldr r5, [pc, #184] @ 1e25a4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2558 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2574 │ │ │ │ ldr r7, [pc, #140] @ 1e25a8 │ │ │ │ @@ -432389,15 +432389,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2530 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e251c │ │ │ │ b 1e24d4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432407,15 +432407,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2578 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2514 │ │ │ │ b 1e24d4 │ │ │ │ teqeq r6, r8, lsr sp │ │ │ │ @@ -432429,27 +432429,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2620 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aaf88 │ │ │ │ ldr r5, [pc, #184] @ 1e26b8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e266c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2688 │ │ │ │ ldr r7, [pc, #140] @ 1e26bc │ │ │ │ @@ -432458,15 +432458,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2644 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2630 │ │ │ │ b 1e25e8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432476,15 +432476,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e268c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2628 │ │ │ │ b 1e25e8 │ │ │ │ teqeq r6, r4, lsr #24 │ │ │ │ @@ -432498,27 +432498,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2734 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab39c │ │ │ │ ldr r5, [pc, #184] @ 1e27cc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2780 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e279c │ │ │ │ ldr r7, [pc, #140] @ 1e27d0 │ │ │ │ @@ -432527,15 +432527,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2758 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2744 │ │ │ │ b 1e26fc │ │ │ │ mov r3, #0 │ │ │ │ @@ -432545,15 +432545,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e27a0 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e273c │ │ │ │ b 1e26fc │ │ │ │ teqeq r6, r0, lsl fp │ │ │ │ @@ -432567,27 +432567,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2848 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab304 │ │ │ │ ldr r5, [pc, #184] @ 1e28e0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2894 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e28b0 │ │ │ │ ldr r7, [pc, #140] @ 1e28e4 │ │ │ │ @@ -432596,15 +432596,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e286c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2858 │ │ │ │ b 1e2810 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432614,15 +432614,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e28b4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2850 │ │ │ │ b 1e2810 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -432636,27 +432636,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e295c │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac380 │ │ │ │ ldr r5, [pc, #184] @ 1e29f4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e29a8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e29c4 │ │ │ │ ldr r7, [pc, #140] @ 1e29f8 │ │ │ │ @@ -432665,15 +432665,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2980 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e296c │ │ │ │ b 1e2924 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432683,15 +432683,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e29c8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2964 │ │ │ │ b 1e2924 │ │ │ │ teqeq r6, r8, ror #17 │ │ │ │ @@ -432705,27 +432705,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2a70 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac668 │ │ │ │ ldr r5, [pc, #184] @ 1e2b08 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2abc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2ad8 │ │ │ │ ldr r7, [pc, #140] @ 1e2b0c │ │ │ │ @@ -432734,15 +432734,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2a94 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2a80 │ │ │ │ b 1e2a38 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432752,15 +432752,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2adc │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2a78 │ │ │ │ b 1e2a38 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -432774,27 +432774,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2b84 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9ba0 │ │ │ │ ldr r5, [pc, #184] @ 1e2c1c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2bd0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2bec │ │ │ │ ldr r7, [pc, #140] @ 1e2c20 │ │ │ │ @@ -432803,15 +432803,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2ba8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2b94 │ │ │ │ b 1e2b4c │ │ │ │ mov r3, #0 │ │ │ │ @@ -432821,15 +432821,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2bf0 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2b8c │ │ │ │ b 1e2b4c │ │ │ │ teqeq r6, r0, asr #13 │ │ │ │ @@ -432843,27 +432843,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2c98 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab27c │ │ │ │ ldr r5, [pc, #184] @ 1e2d30 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2ce4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2d00 │ │ │ │ ldr r7, [pc, #140] @ 1e2d34 │ │ │ │ @@ -432872,15 +432872,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2cbc │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2ca8 │ │ │ │ b 1e2c60 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432890,15 +432890,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2d04 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2ca0 │ │ │ │ b 1e2c60 │ │ │ │ teqeq r6, ip, lsr #11 │ │ │ │ @@ -432912,27 +432912,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2dac │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab148 │ │ │ │ ldr r5, [pc, #184] @ 1e2e44 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2df8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2e14 │ │ │ │ ldr r7, [pc, #140] @ 1e2e48 │ │ │ │ @@ -432941,15 +432941,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2dd0 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2dbc │ │ │ │ b 1e2d74 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432959,15 +432959,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2e18 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2db4 │ │ │ │ b 1e2d74 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -432981,27 +432981,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2ec0 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aaf00 │ │ │ │ ldr r5, [pc, #184] @ 1e2f58 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2f0c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2f28 │ │ │ │ ldr r7, [pc, #140] @ 1e2f5c │ │ │ │ @@ -433010,15 +433010,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2ee4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2ed0 │ │ │ │ b 1e2e88 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433028,15 +433028,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2f2c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2ec8 │ │ │ │ b 1e2e88 │ │ │ │ teqeq r6, r4, lsl #7 │ │ │ │ @@ -433050,27 +433050,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2fd4 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab088 │ │ │ │ ldr r5, [pc, #184] @ 1e306c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3020 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e303c │ │ │ │ ldr r7, [pc, #140] @ 1e3070 │ │ │ │ @@ -433079,15 +433079,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2ff8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2fe4 │ │ │ │ b 1e2f9c │ │ │ │ mov r3, #0 │ │ │ │ @@ -433097,15 +433097,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3040 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2fdc │ │ │ │ b 1e2f9c │ │ │ │ teqeq r6, r0, ror r2 │ │ │ │ @@ -433119,27 +433119,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e30e8 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa4d4 │ │ │ │ ldr r5, [pc, #184] @ 1e3180 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3134 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3150 │ │ │ │ ldr r7, [pc, #140] @ 1e3184 │ │ │ │ @@ -433148,15 +433148,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e310c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e30f8 │ │ │ │ b 1e30b0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433166,15 +433166,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3154 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e30f0 │ │ │ │ b 1e30b0 │ │ │ │ teqeq r6, ip, asr r1 │ │ │ │ @@ -433188,27 +433188,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e31fc │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b1314 │ │ │ │ ldr r5, [pc, #184] @ 1e3294 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3248 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3264 │ │ │ │ ldr r7, [pc, #140] @ 1e3298 │ │ │ │ @@ -433217,15 +433217,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3220 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e320c │ │ │ │ b 1e31c4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433235,15 +433235,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3268 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3204 │ │ │ │ b 1e31c4 │ │ │ │ teqeq r6, r8, asr #32 │ │ │ │ @@ -433257,27 +433257,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3310 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aad80 │ │ │ │ ldr r5, [pc, #184] @ 1e33a8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e335c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3378 │ │ │ │ ldr r7, [pc, #140] @ 1e33ac │ │ │ │ @@ -433286,15 +433286,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3334 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3320 │ │ │ │ b 1e32d8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433304,15 +433304,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e337c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3318 │ │ │ │ b 1e32d8 │ │ │ │ teqeq r6, r4, lsr pc │ │ │ │ @@ -433326,27 +433326,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3424 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aacdc │ │ │ │ ldr r5, [pc, #184] @ 1e34bc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3470 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e348c │ │ │ │ ldr r7, [pc, #140] @ 1e34c0 │ │ │ │ @@ -433355,15 +433355,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3448 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3434 │ │ │ │ b 1e33ec │ │ │ │ mov r3, #0 │ │ │ │ @@ -433373,15 +433373,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3490 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e342c │ │ │ │ b 1e33ec │ │ │ │ teqeq r6, r0, lsr #28 │ │ │ │ @@ -433395,27 +433395,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3538 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ad390 │ │ │ │ ldr r5, [pc, #184] @ 1e35d0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3584 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e35a0 │ │ │ │ ldr r7, [pc, #140] @ 1e35d4 │ │ │ │ @@ -433424,15 +433424,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e355c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3548 │ │ │ │ b 1e3500 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433442,15 +433442,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e35a4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3540 │ │ │ │ b 1e3500 │ │ │ │ teqeq r6, ip, lsl #26 │ │ │ │ @@ -433465,27 +433465,27 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e3660 │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [pc, #184] @ 1e36dc │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ add r4, pc, r4 │ │ │ │ bl 1acfec │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ @@ -433498,26 +433498,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3684 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e3670 │ │ │ │ b 1e3618 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e36b0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e3668 │ │ │ │ b 1e3618 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -433531,27 +433531,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3758 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa84c │ │ │ │ ldr r5, [pc, #184] @ 1e37f0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e37a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e37c0 │ │ │ │ ldr r7, [pc, #140] @ 1e37f4 │ │ │ │ @@ -433560,15 +433560,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e377c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3768 │ │ │ │ b 1e3720 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433578,15 +433578,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e37c4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3760 │ │ │ │ b 1e3720 │ │ │ │ teqeq r6, ip, ror #21 │ │ │ │ @@ -433600,27 +433600,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e386c │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa474 │ │ │ │ ldr r5, [pc, #184] @ 1e3904 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e38b8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e38d4 │ │ │ │ ldr r7, [pc, #140] @ 1e3908 │ │ │ │ @@ -433629,15 +433629,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3890 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e387c │ │ │ │ b 1e3834 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433647,15 +433647,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e38d8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3874 │ │ │ │ b 1e3834 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -433669,27 +433669,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3980 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9f20 │ │ │ │ ldr r5, [pc, #184] @ 1e3a18 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e39cc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e39e8 │ │ │ │ ldr r7, [pc, #140] @ 1e3a1c │ │ │ │ @@ -433698,15 +433698,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e39a4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3990 │ │ │ │ b 1e3948 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433716,15 +433716,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e39ec │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3988 │ │ │ │ b 1e3948 │ │ │ │ teqeq r6, r4, asr #17 │ │ │ │ @@ -433739,27 +433739,27 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e3aa8 │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [pc, #184] @ 1e3b24 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ add r4, pc, r4 │ │ │ │ bl 1a9a4c │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ @@ -433772,26 +433772,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3acc │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e3ab8 │ │ │ │ b 1e3a60 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3af8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e3ab0 │ │ │ │ b 1e3a60 │ │ │ │ teqeq r6, r0 @ │ │ │ │ @@ -433805,27 +433805,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3ba0 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa178 │ │ │ │ ldr r5, [pc, #184] @ 1e3c38 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3bec │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3c08 │ │ │ │ ldr r7, [pc, #140] @ 1e3c3c │ │ │ │ @@ -433834,15 +433834,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3bc4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3bb0 │ │ │ │ b 1e3b68 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433852,15 +433852,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3c0c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3ba8 │ │ │ │ b 1e3b68 │ │ │ │ teqeq r6, r4, lsr #13 │ │ │ │ @@ -433874,27 +433874,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3cb4 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b3224 │ │ │ │ ldr r5, [pc, #184] @ 1e3d4c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3d00 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3d1c │ │ │ │ ldr r7, [pc, #140] @ 1e3d50 │ │ │ │ @@ -433903,15 +433903,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3cd8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3cc4 │ │ │ │ b 1e3c7c │ │ │ │ mov r3, #0 │ │ │ │ @@ -433921,15 +433921,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3d20 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3cbc │ │ │ │ b 1e3c7c │ │ │ │ teqeq r6, r0 @ │ │ │ │ @@ -433943,27 +433943,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3dc8 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b30e8 │ │ │ │ ldr r5, [pc, #184] @ 1e3e60 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3e14 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3e30 │ │ │ │ ldr r7, [pc, #140] @ 1e3e64 │ │ │ │ @@ -433972,15 +433972,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3dec │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3dd8 │ │ │ │ b 1e3d90 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433990,15 +433990,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3e34 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3dd0 │ │ │ │ b 1e3d90 │ │ │ │ teqeq r6, ip, ror r4 │ │ │ │ @@ -434012,27 +434012,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3edc │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 2178b8 │ │ │ │ ldr r5, [pc, #184] @ 1e3f74 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3f28 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3f44 │ │ │ │ ldr r7, [pc, #140] @ 1e3f78 │ │ │ │ @@ -434041,15 +434041,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3f00 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3eec │ │ │ │ b 1e3ea4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434059,15 +434059,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3f48 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3ee4 │ │ │ │ b 1e3ea4 │ │ │ │ teqeq r6, r8, ror #6 │ │ │ │ @@ -434081,27 +434081,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3ff0 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 21ab88 │ │ │ │ ldr r5, [pc, #184] @ 1e4088 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e403c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e4058 │ │ │ │ ldr r7, [pc, #140] @ 1e408c │ │ │ │ @@ -434110,15 +434110,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4014 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e4000 │ │ │ │ b 1e3fb8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434128,15 +434128,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e405c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3ff8 │ │ │ │ b 1e3fb8 │ │ │ │ teqeq r6, r4, asr r2 │ │ │ │ @@ -434150,27 +434150,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e4104 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 21ff2c │ │ │ │ ldr r5, [pc, #184] @ 1e419c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4150 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e416c │ │ │ │ ldr r7, [pc, #140] @ 1e41a0 │ │ │ │ @@ -434179,15 +434179,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4128 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e4114 │ │ │ │ b 1e40cc │ │ │ │ mov r3, #0 │ │ │ │ @@ -434197,15 +434197,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4170 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e410c │ │ │ │ b 1e40cc │ │ │ │ teqeq r6, r0, asr #2 │ │ │ │ @@ -434219,27 +434219,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e4218 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 221a7c │ │ │ │ ldr r5, [pc, #184] @ 1e42b0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4264 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e4280 │ │ │ │ ldr r7, [pc, #140] @ 1e42b4 │ │ │ │ @@ -434248,15 +434248,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e423c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e4228 │ │ │ │ b 1e41e0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434266,15 +434266,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4284 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e4220 │ │ │ │ b 1e41e0 │ │ │ │ teqeq r6, ip, lsr #32 │ │ │ │ @@ -434288,27 +434288,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e432c │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 222860 │ │ │ │ ldr r5, [pc, #184] @ 1e43c4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4378 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e4394 │ │ │ │ ldr r7, [pc, #140] @ 1e43c8 │ │ │ │ @@ -434317,15 +434317,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4350 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e433c │ │ │ │ b 1e42f4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434335,15 +434335,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4398 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e4334 │ │ │ │ b 1e42f4 │ │ │ │ teqeq r6, r8, lsl pc │ │ │ │ @@ -434357,27 +434357,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e4440 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 22381c │ │ │ │ ldr r5, [pc, #184] @ 1e44d8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e448c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e44a8 │ │ │ │ ldr r7, [pc, #140] @ 1e44dc │ │ │ │ @@ -434386,15 +434386,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4464 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e4450 │ │ │ │ b 1e4408 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434404,15 +434404,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e44ac │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e4448 │ │ │ │ b 1e4408 │ │ │ │ teqeq r6, r4, lsl #28 │ │ │ │ @@ -434427,28 +434427,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e455c │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b3c3c │ │ │ │ ldr r5, [pc, #184] @ 1e45f4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e45a8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e45c4 │ │ │ │ ldr r8, [pc, #140] @ 1e45f8 │ │ │ │ @@ -434457,15 +434457,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4580 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e456c │ │ │ │ b 1e4520 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434475,15 +434475,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e45c8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4564 │ │ │ │ b 1e4520 │ │ │ │ teqeq r6, r0 @ │ │ │ │ @@ -434498,28 +434498,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e4678 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1acdb8 │ │ │ │ ldr r5, [pc, #184] @ 1e4710 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e46c4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e46e0 │ │ │ │ ldr r8, [pc, #140] @ 1e4714 │ │ │ │ @@ -434528,15 +434528,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e469c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4688 │ │ │ │ b 1e463c │ │ │ │ mov r3, #0 │ │ │ │ @@ -434546,15 +434546,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e46e4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4680 │ │ │ │ b 1e463c │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -434569,28 +434569,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e4794 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9eb0 │ │ │ │ ldr r5, [pc, #184] @ 1e482c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e47e0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e47fc │ │ │ │ ldr r8, [pc, #140] @ 1e4830 │ │ │ │ @@ -434599,15 +434599,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e47b8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e47a4 │ │ │ │ b 1e4758 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434617,15 +434617,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4800 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e479c │ │ │ │ b 1e4758 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -434640,28 +434640,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e48b0 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac5e4 │ │ │ │ ldr r5, [pc, #184] @ 1e4948 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e48fc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e4918 │ │ │ │ ldr r8, [pc, #140] @ 1e494c │ │ │ │ @@ -434670,15 +434670,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e48d4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e48c0 │ │ │ │ b 1e4874 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434688,15 +434688,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e491c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e48b8 │ │ │ │ b 1e4874 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -434711,28 +434711,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e49cc │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac1d0 │ │ │ │ ldr r5, [pc, #184] @ 1e4a64 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4a18 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e4a34 │ │ │ │ ldr r8, [pc, #140] @ 1e4a68 │ │ │ │ @@ -434741,15 +434741,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e49f0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e49dc │ │ │ │ b 1e4990 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434759,15 +434759,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4a38 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e49d4 │ │ │ │ b 1e4990 │ │ │ │ teqeq r6, r0, lsl #17 │ │ │ │ @@ -434782,28 +434782,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e4ae8 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab5d8 │ │ │ │ ldr r5, [pc, #184] @ 1e4b80 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4b34 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e4b50 │ │ │ │ ldr r8, [pc, #140] @ 1e4b84 │ │ │ │ @@ -434812,15 +434812,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4b0c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4af8 │ │ │ │ b 1e4aac │ │ │ │ mov r3, #0 │ │ │ │ @@ -434830,15 +434830,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4b54 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4af0 │ │ │ │ b 1e4aac │ │ │ │ teqeq r6, r4, ror #14 │ │ │ │ @@ -434853,28 +434853,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e4c04 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac06c │ │ │ │ ldr r5, [pc, #184] @ 1e4c9c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4c50 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e4c6c │ │ │ │ ldr r8, [pc, #140] @ 1e4ca0 │ │ │ │ @@ -434883,15 +434883,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4c28 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4c14 │ │ │ │ b 1e4bc8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434901,15 +434901,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4c70 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4c0c │ │ │ │ b 1e4bc8 │ │ │ │ teqeq r6, r8, asr #12 │ │ │ │ @@ -434924,28 +434924,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e4d20 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab564 │ │ │ │ ldr r5, [pc, #184] @ 1e4db8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4d6c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e4d88 │ │ │ │ ldr r8, [pc, #140] @ 1e4dbc │ │ │ │ @@ -434954,15 +434954,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4d44 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4d30 │ │ │ │ b 1e4ce4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434972,15 +434972,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4d8c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4d28 │ │ │ │ b 1e4ce4 │ │ │ │ teqeq r6, ip, lsr #10 │ │ │ │ @@ -434995,28 +434995,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e4e3c │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1abf6c │ │ │ │ ldr r5, [pc, #184] @ 1e4ed4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4e88 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e4ea4 │ │ │ │ ldr r8, [pc, #140] @ 1e4ed8 │ │ │ │ @@ -435025,15 +435025,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4e60 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4e4c │ │ │ │ b 1e4e00 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435043,15 +435043,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4ea8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4e44 │ │ │ │ b 1e4e00 │ │ │ │ teqeq r6, r0, lsl r4 │ │ │ │ @@ -435066,28 +435066,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e4f58 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac54c │ │ │ │ ldr r5, [pc, #184] @ 1e4ff0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4fa4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e4fc0 │ │ │ │ ldr r8, [pc, #140] @ 1e4ff4 │ │ │ │ @@ -435096,15 +435096,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4f7c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4f68 │ │ │ │ b 1e4f1c │ │ │ │ mov r3, #0 │ │ │ │ @@ -435114,15 +435114,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4fc4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4f60 │ │ │ │ b 1e4f1c │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -435137,28 +435137,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5074 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1abc94 │ │ │ │ ldr r5, [pc, #184] @ 1e510c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e50c0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e50dc │ │ │ │ ldr r8, [pc, #140] @ 1e5110 │ │ │ │ @@ -435167,15 +435167,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5098 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5084 │ │ │ │ b 1e5038 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435185,15 +435185,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e50e0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e507c │ │ │ │ b 1e5038 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -435208,28 +435208,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5190 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab478 │ │ │ │ ldr r5, [pc, #184] @ 1e5228 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e51dc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e51f8 │ │ │ │ ldr r8, [pc, #140] @ 1e522c │ │ │ │ @@ -435238,15 +435238,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e51b4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e51a0 │ │ │ │ b 1e5154 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435256,15 +435256,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e51fc │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5198 │ │ │ │ b 1e5154 │ │ │ │ ldrheq r4, [r6, -ip]! │ │ │ │ @@ -435279,28 +435279,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e52ac │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1abb00 │ │ │ │ ldr r5, [pc, #184] @ 1e5344 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e52f8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5314 │ │ │ │ ldr r8, [pc, #140] @ 1e5348 │ │ │ │ @@ -435309,15 +435309,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e52d0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e52bc │ │ │ │ b 1e5270 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435327,15 +435327,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5318 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e52b4 │ │ │ │ b 1e5270 │ │ │ │ teqeq r6, r0, lsr #31 │ │ │ │ @@ -435350,28 +435350,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e53c8 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab400 │ │ │ │ ldr r5, [pc, #184] @ 1e5460 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5414 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5430 │ │ │ │ ldr r8, [pc, #140] @ 1e5464 │ │ │ │ @@ -435380,15 +435380,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e53ec │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e53d8 │ │ │ │ b 1e538c │ │ │ │ mov r3, #0 │ │ │ │ @@ -435398,15 +435398,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5434 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e53d0 │ │ │ │ b 1e538c │ │ │ │ teqeq r6, r4, lsl #29 │ │ │ │ @@ -435421,28 +435421,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e54e4 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aba04 │ │ │ │ ldr r5, [pc, #184] @ 1e557c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5530 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e554c │ │ │ │ ldr r8, [pc, #140] @ 1e5580 │ │ │ │ @@ -435451,15 +435451,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5508 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e54f4 │ │ │ │ b 1e54a8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435469,15 +435469,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5550 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e54ec │ │ │ │ b 1e54a8 │ │ │ │ teqeq r6, r8, ror #26 │ │ │ │ @@ -435492,28 +435492,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5600 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ae664 │ │ │ │ ldr r5, [pc, #184] @ 1e5698 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e564c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5668 │ │ │ │ ldr r8, [pc, #140] @ 1e569c │ │ │ │ @@ -435522,15 +435522,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5624 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5610 │ │ │ │ b 1e55c4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435540,15 +435540,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e566c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5608 │ │ │ │ b 1e55c4 │ │ │ │ teqeq r6, ip, asr #24 │ │ │ │ @@ -435563,28 +435563,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e571c │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab744 │ │ │ │ ldr r5, [pc, #184] @ 1e57b4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5768 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5784 │ │ │ │ ldr r8, [pc, #140] @ 1e57b8 │ │ │ │ @@ -435593,15 +435593,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5740 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e572c │ │ │ │ b 1e56e0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435611,15 +435611,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5788 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5724 │ │ │ │ b 1e56e0 │ │ │ │ teqeq r6, r0, lsr fp │ │ │ │ @@ -435634,28 +435634,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5838 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9ce0 │ │ │ │ ldr r5, [pc, #184] @ 1e58d0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5884 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e58a0 │ │ │ │ ldr r8, [pc, #140] @ 1e58d4 │ │ │ │ @@ -435664,15 +435664,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e585c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5848 │ │ │ │ b 1e57fc │ │ │ │ mov r3, #0 │ │ │ │ @@ -435682,15 +435682,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e58a4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5840 │ │ │ │ b 1e57fc │ │ │ │ teqeq r6, r4, lsl sl │ │ │ │ @@ -435705,28 +435705,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5954 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab6b0 │ │ │ │ ldr r5, [pc, #184] @ 1e59ec │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e59a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e59bc │ │ │ │ ldr r8, [pc, #140] @ 1e59f0 │ │ │ │ @@ -435735,15 +435735,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5978 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5964 │ │ │ │ b 1e5918 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435753,15 +435753,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e59c0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e595c │ │ │ │ b 1e5918 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -435776,28 +435776,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5a70 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9c8c │ │ │ │ ldr r5, [pc, #184] @ 1e5b08 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5abc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5ad8 │ │ │ │ ldr r8, [pc, #140] @ 1e5b0c │ │ │ │ @@ -435806,15 +435806,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5a94 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5a80 │ │ │ │ b 1e5a34 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435824,15 +435824,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5adc │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5a78 │ │ │ │ b 1e5a34 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -435847,28 +435847,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5b8c │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac78c │ │ │ │ ldr r5, [pc, #184] @ 1e5c24 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5bd8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5bf4 │ │ │ │ ldr r8, [pc, #140] @ 1e5c28 │ │ │ │ @@ -435877,15 +435877,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5bb0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5b9c │ │ │ │ b 1e5b50 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435895,15 +435895,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5bf8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5b94 │ │ │ │ b 1e5b50 │ │ │ │ teqeq r6, r0, asr #13 │ │ │ │ @@ -435918,28 +435918,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5ca8 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa1a4 │ │ │ │ ldr r5, [pc, #184] @ 1e5d40 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5cf4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5d10 │ │ │ │ ldr r8, [pc, #140] @ 1e5d44 │ │ │ │ @@ -435948,15 +435948,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5ccc │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5cb8 │ │ │ │ b 1e5c6c │ │ │ │ mov r3, #0 │ │ │ │ @@ -435966,15 +435966,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5d14 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5cb0 │ │ │ │ b 1e5c6c │ │ │ │ teqeq r6, r4, lsr #11 │ │ │ │ @@ -435989,28 +435989,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5dc4 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b33dc │ │ │ │ ldr r5, [pc, #184] @ 1e5e5c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5e10 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5e2c │ │ │ │ ldr r8, [pc, #140] @ 1e5e60 │ │ │ │ @@ -436019,15 +436019,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5de8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5dd4 │ │ │ │ b 1e5d88 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436037,15 +436037,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5e30 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5dcc │ │ │ │ b 1e5d88 │ │ │ │ teqeq r6, r8, lsl #9 │ │ │ │ @@ -436060,28 +436060,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5ee0 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 2181e0 │ │ │ │ ldr r5, [pc, #184] @ 1e5f78 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5f2c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5f48 │ │ │ │ ldr r8, [pc, #140] @ 1e5f7c │ │ │ │ @@ -436090,15 +436090,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5f04 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5ef0 │ │ │ │ b 1e5ea4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436108,15 +436108,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5f4c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5ee8 │ │ │ │ b 1e5ea4 │ │ │ │ teqeq r6, ip, ror #6 │ │ │ │ @@ -436131,28 +436131,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5ffc │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 21b3fc │ │ │ │ ldr r5, [pc, #184] @ 1e6094 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6048 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e6064 │ │ │ │ ldr r8, [pc, #140] @ 1e6098 │ │ │ │ @@ -436161,15 +436161,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6020 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e600c │ │ │ │ b 1e5fc0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436179,15 +436179,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6068 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6004 │ │ │ │ b 1e5fc0 │ │ │ │ teqeq r6, r0, asr r2 │ │ │ │ @@ -436202,28 +436202,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e6118 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 21d0e8 │ │ │ │ ldr r5, [pc, #184] @ 1e61b0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6164 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e6180 │ │ │ │ ldr r8, [pc, #140] @ 1e61b4 │ │ │ │ @@ -436232,15 +436232,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e613c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6128 │ │ │ │ b 1e60dc │ │ │ │ mov r3, #0 │ │ │ │ @@ -436250,15 +436250,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6184 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6120 │ │ │ │ b 1e60dc │ │ │ │ teqeq r6, r4, lsr r1 │ │ │ │ @@ -436273,28 +436273,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e6234 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 223aa8 │ │ │ │ ldr r5, [pc, #184] @ 1e62cc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6280 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e629c │ │ │ │ ldr r8, [pc, #140] @ 1e62d0 │ │ │ │ @@ -436303,15 +436303,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6258 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6244 │ │ │ │ b 1e61f8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436321,15 +436321,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e62a0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e623c │ │ │ │ b 1e61f8 │ │ │ │ teqeq r6, r8, lsl r0 │ │ │ │ @@ -436345,30 +436345,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6360 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1b3d58 │ │ │ │ ldr r5, [pc, #192] @ 1e63fc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e63ac │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e63cc │ │ │ │ @@ -436378,15 +436378,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6384 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6370 │ │ │ │ b 1e6318 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436397,15 +436397,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e63d0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6368 │ │ │ │ b 1e6318 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -436421,30 +436421,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6490 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1aa698 │ │ │ │ ldr r5, [pc, #192] @ 1e652c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e64dc │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e64fc │ │ │ │ @@ -436454,15 +436454,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e64b4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e64a0 │ │ │ │ b 1e6448 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436473,15 +436473,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6500 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6498 │ │ │ │ b 1e6448 │ │ │ │ teqeq r6, ip, asr #27 │ │ │ │ @@ -436497,30 +436497,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e65c0 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1afe18 │ │ │ │ ldr r5, [pc, #192] @ 1e665c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e660c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e662c │ │ │ │ @@ -436530,15 +436530,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e65e4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e65d0 │ │ │ │ b 1e6578 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436549,15 +436549,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6630 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e65c8 │ │ │ │ b 1e6578 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -436573,30 +436573,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e66f0 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1af4d8 │ │ │ │ ldr r5, [pc, #192] @ 1e678c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e673c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e675c │ │ │ │ @@ -436606,15 +436606,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6714 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6700 │ │ │ │ b 1e66a8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436625,15 +436625,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6760 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e66f8 │ │ │ │ b 1e66a8 │ │ │ │ teqeq r6, ip, ror #22 │ │ │ │ @@ -436649,30 +436649,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6820 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1ad08c │ │ │ │ ldr r5, [pc, #192] @ 1e68bc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e686c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e688c │ │ │ │ @@ -436682,15 +436682,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6844 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6830 │ │ │ │ b 1e67d8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436701,15 +436701,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6890 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6828 │ │ │ │ b 1e67d8 │ │ │ │ teqeq r6, ip, lsr sl │ │ │ │ @@ -436725,30 +436725,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6950 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1aa038 │ │ │ │ ldr r5, [pc, #192] @ 1e69ec │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e699c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e69bc │ │ │ │ @@ -436758,15 +436758,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6974 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6960 │ │ │ │ b 1e6908 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436777,15 +436777,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e69c0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6958 │ │ │ │ b 1e6908 │ │ │ │ teqeq r6, ip, lsl #18 │ │ │ │ @@ -436801,30 +436801,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6a80 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1aa7c4 │ │ │ │ ldr r5, [pc, #192] @ 1e6b1c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6acc │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e6aec │ │ │ │ @@ -436834,15 +436834,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6aa4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6a90 │ │ │ │ b 1e6a38 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436853,15 +436853,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6af0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6a88 │ │ │ │ b 1e6a38 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -436877,30 +436877,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6bb0 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1b3090 │ │ │ │ ldr r5, [pc, #192] @ 1e6c4c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6bfc │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e6c1c │ │ │ │ @@ -436910,15 +436910,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6bd4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6bc0 │ │ │ │ b 1e6b68 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436929,15 +436929,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6c20 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6bb8 │ │ │ │ b 1e6b68 │ │ │ │ teqeq r6, ip, lsr #13 │ │ │ │ @@ -436953,30 +436953,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6ce0 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1b3648 │ │ │ │ ldr r5, [pc, #192] @ 1e6d7c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6d2c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e6d4c │ │ │ │ @@ -436986,15 +436986,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6d04 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6cf0 │ │ │ │ b 1e6c98 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437005,15 +437005,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6d50 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6ce8 │ │ │ │ b 1e6c98 │ │ │ │ teqeq r6, ip, ror r5 │ │ │ │ @@ -437029,30 +437029,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6e10 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 2201d4 │ │ │ │ ldr r5, [pc, #192] @ 1e6eac │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6e5c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e6e7c │ │ │ │ @@ -437062,15 +437062,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6e34 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6e20 │ │ │ │ b 1e6dc8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437081,15 +437081,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6e80 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6e18 │ │ │ │ b 1e6dc8 │ │ │ │ teqeq r6, ip, asr #8 │ │ │ │ @@ -437105,30 +437105,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6f40 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 221904 │ │ │ │ ldr r5, [pc, #192] @ 1e6fdc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6f8c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e6fac │ │ │ │ @@ -437138,15 +437138,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6f64 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6f50 │ │ │ │ b 1e6ef8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437157,15 +437157,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6fb0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6f48 │ │ │ │ b 1e6ef8 │ │ │ │ teqeq r6, ip, lsl r3 │ │ │ │ @@ -437181,30 +437181,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7070 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 225088 │ │ │ │ ldr r5, [pc, #192] @ 1e710c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e70bc │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e70dc │ │ │ │ @@ -437214,15 +437214,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7094 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7080 │ │ │ │ b 1e7028 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437233,15 +437233,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e70e0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7078 │ │ │ │ b 1e7028 │ │ │ │ teqeq r6, ip, ror #3 │ │ │ │ @@ -437257,15 +437257,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e71a8 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ @@ -437274,15 +437274,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 2284a4 │ │ │ │ ldr r5, [pc, #192] @ 1e7244 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e71f4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e7214 │ │ │ │ @@ -437292,15 +437292,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e71cc │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e71b8 │ │ │ │ b 1e7158 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437311,15 +437311,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7218 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e71b0 │ │ │ │ b 1e7158 │ │ │ │ ldrheq r2, [r6, -ip]! │ │ │ │ @@ -437335,15 +437335,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e72e0 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ @@ -437352,15 +437352,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1adc70 │ │ │ │ ldr r5, [pc, #192] @ 1e737c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e732c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e734c │ │ │ │ @@ -437370,15 +437370,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7304 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e72f0 │ │ │ │ b 1e7290 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437389,15 +437389,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7350 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e72e8 │ │ │ │ b 1e7290 │ │ │ │ teqeq r6, r4, lsl #31 │ │ │ │ @@ -437413,15 +437413,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7418 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ @@ -437430,15 +437430,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1b3128 │ │ │ │ ldr r5, [pc, #192] @ 1e74b4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7464 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e7484 │ │ │ │ @@ -437448,15 +437448,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e743c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7428 │ │ │ │ b 1e73c8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437467,15 +437467,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7488 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7420 │ │ │ │ b 1e73c8 │ │ │ │ teqeq r6, ip, asr #28 │ │ │ │ @@ -437491,15 +437491,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7550 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ @@ -437508,15 +437508,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 21df6c │ │ │ │ ldr r5, [pc, #192] @ 1e75ec │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e759c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e75bc │ │ │ │ @@ -437526,15 +437526,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7574 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7560 │ │ │ │ b 1e7500 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437545,15 +437545,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e75c0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7558 │ │ │ │ b 1e7500 │ │ │ │ teqeq r6, r4, lsl sp │ │ │ │ @@ -437569,15 +437569,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7690 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ mov r1, r5 │ │ │ │ @@ -437588,15 +437588,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1aea60 │ │ │ │ ldr r5, [pc, #192] @ 1e772c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e76dc │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e76fc │ │ │ │ @@ -437606,15 +437606,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e76b4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e76a0 │ │ │ │ b 1e7638 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437625,15 +437625,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7700 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7698 │ │ │ │ b 1e7638 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -437649,15 +437649,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e77d0 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ mov r1, r5 │ │ │ │ @@ -437668,15 +437668,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1ae840 │ │ │ │ ldr r5, [pc, #192] @ 1e786c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e781c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e783c │ │ │ │ @@ -437686,15 +437686,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e77f4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e77e0 │ │ │ │ b 1e7778 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437705,15 +437705,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7840 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e77d8 │ │ │ │ b 1e7778 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -437729,15 +437729,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7910 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ mov r1, r5 │ │ │ │ @@ -437748,15 +437748,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1aae1c │ │ │ │ ldr r5, [pc, #192] @ 1e79ac │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e795c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e797c │ │ │ │ @@ -437766,15 +437766,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7934 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7920 │ │ │ │ b 1e78b8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437785,15 +437785,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7980 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7918 │ │ │ │ b 1e78b8 │ │ │ │ teqeq r6, ip, asr r9 │ │ │ │ @@ -437809,15 +437809,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7a50 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ mov r1, r5 │ │ │ │ @@ -437828,15 +437828,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1adb38 │ │ │ │ ldr r5, [pc, #192] @ 1e7aec │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7a9c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e7abc │ │ │ │ @@ -437846,15 +437846,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7a74 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7a60 │ │ │ │ b 1e79f8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437865,15 +437865,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7ac0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7a58 │ │ │ │ b 1e79f8 │ │ │ │ teqeq r6, ip, lsl r8 │ │ │ │ @@ -437889,15 +437889,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7b90 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ mov r1, r5 │ │ │ │ @@ -437908,15 +437908,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1aabec │ │ │ │ ldr r5, [pc, #192] @ 1e7c2c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7bdc │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e7bfc │ │ │ │ @@ -437926,15 +437926,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7bb4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7ba0 │ │ │ │ b 1e7b38 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437945,15 +437945,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7c00 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7b98 │ │ │ │ b 1e7b38 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -437969,15 +437969,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7cd0 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ mov r1, r5 │ │ │ │ @@ -437988,15 +437988,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1aaaf8 │ │ │ │ ldr r5, [pc, #192] @ 1e7d6c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7d1c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e7d3c │ │ │ │ @@ -438006,15 +438006,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7cf4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7ce0 │ │ │ │ b 1e7c78 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438025,15 +438025,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7d40 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7cd8 │ │ │ │ b 1e7c78 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -438049,15 +438049,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7e18 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ @@ -438070,15 +438070,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1aaa2c │ │ │ │ ldr r5, [pc, #192] @ 1e7eb4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7e64 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e7e84 │ │ │ │ @@ -438088,15 +438088,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7e3c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7e28 │ │ │ │ b 1e7db8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438107,15 +438107,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7e88 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7e20 │ │ │ │ b 1e7db8 │ │ │ │ teqeq r6, ip, asr r4 │ │ │ │ @@ -438131,15 +438131,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7f60 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ @@ -438152,15 +438152,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1b321c │ │ │ │ ldr r5, [pc, #192] @ 1e7ffc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7fac │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e7fcc │ │ │ │ @@ -438170,15 +438170,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7f84 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7f70 │ │ │ │ b 1e7f00 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438189,15 +438189,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7fd0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7f68 │ │ │ │ b 1e7f00 │ │ │ │ teqeq r6, r4, lsl r3 │ │ │ │ @@ -438213,15 +438213,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e80b0 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ @@ -438236,15 +438236,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1b0e0c │ │ │ │ ldr r5, [pc, #192] @ 1e814c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e80fc │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e811c │ │ │ │ @@ -438254,15 +438254,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e80d4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e80c0 │ │ │ │ b 1e8048 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438273,15 +438273,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e8120 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e80b8 │ │ │ │ b 1e8048 │ │ │ │ teqeq r6, ip, asr #3 │ │ │ │ @@ -438297,15 +438297,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e8200 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ @@ -438320,15 +438320,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1ace74 │ │ │ │ ldr r5, [pc, #192] @ 1e829c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e824c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e826c │ │ │ │ @@ -438338,15 +438338,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e8224 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8210 │ │ │ │ b 1e8198 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438357,15 +438357,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e8270 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8208 │ │ │ │ b 1e8198 │ │ │ │ teqeq r6, ip, ror r0 │ │ │ │ @@ -438381,15 +438381,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e8350 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ @@ -438404,15 +438404,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1ada0c │ │ │ │ ldr r5, [pc, #192] @ 1e83ec │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e839c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e83bc │ │ │ │ @@ -438422,15 +438422,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e8374 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8360 │ │ │ │ b 1e82e8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438441,15 +438441,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e83c0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8358 │ │ │ │ b 1e82e8 │ │ │ │ teqeq r6, ip, lsr #30 │ │ │ │ @@ -438465,15 +438465,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e84a0 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ @@ -438488,15 +438488,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1aa880 │ │ │ │ ldr r5, [pc, #192] @ 1e853c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e84ec │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e850c │ │ │ │ @@ -438506,15 +438506,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e84c4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e84b0 │ │ │ │ b 1e8438 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438525,15 +438525,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e8510 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e84a8 │ │ │ │ b 1e8438 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -438549,15 +438549,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e85f0 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ @@ -438572,15 +438572,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1b3098 │ │ │ │ ldr r5, [pc, #192] @ 1e868c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e863c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e865c │ │ │ │ @@ -438590,15 +438590,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e8614 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8600 │ │ │ │ b 1e8588 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438609,15 +438609,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e8660 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e85f8 │ │ │ │ b 1e8588 │ │ │ │ teqeq r6, ip, lsl #25 │ │ │ │ @@ -438633,15 +438633,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e8748 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ @@ -438658,15 +438658,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1aa950 │ │ │ │ ldr r5, [pc, #192] @ 1e87e4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e8794 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e87b4 │ │ │ │ @@ -438676,15 +438676,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e876c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8758 │ │ │ │ b 1e86d8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438695,15 +438695,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e87b8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8750 │ │ │ │ b 1e86d8 │ │ │ │ teqeq r6, ip, lsr fp │ │ │ │ @@ -438719,15 +438719,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e88a0 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ @@ -438744,15 +438744,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1b3220 │ │ │ │ ldr r5, [pc, #192] @ 1e893c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e88ec │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e890c │ │ │ │ @@ -438762,15 +438762,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e88c4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e88b0 │ │ │ │ b 1e8830 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438781,15 +438781,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e8910 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e88a8 │ │ │ │ b 1e8830 │ │ │ │ teqeq r6, r4, ror #19 │ │ │ │ @@ -438800,41 +438800,41 @@ │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [pc, #144] @ 1e89ec │ │ │ │ mov r2, #1 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e89c0 │ │ │ │ ldr r4, [pc, #108] @ 1e89f0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e8998 │ │ │ │ cmp r5, #0 │ │ │ │ bne 1e8984 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e89c4 │ │ │ │ cmp r5, #0 │ │ │ │ bne 1e897c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ teqeq r6, ip, lsl #17 │ │ │ │ @@ -438843,15 +438843,15 @@ │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r4, [pc, #44] @ 1e8a38 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, lr} │ │ │ │ @@ -439264,20 +439264,20 @@ │ │ │ │ str r2, [sp, #8] │ │ │ │ b 1e8e28 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r2, r0, lsr #6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r2, ip, lsl #2 │ │ │ │ cmnmi pc, #0 │ │ │ │ - sbceq r0, r6, r4, lsr #21 │ │ │ │ - sbceq r0, r6, ip, lsl #21 │ │ │ │ - sbceq r0, r6, r4, ror sl │ │ │ │ + sbceq r0, r6, r4, ror #21 │ │ │ │ + sbceq r0, r6, ip, asr #21 │ │ │ │ + strheq r0, [r6], #164 @ 0xa4 │ │ │ │ + sbceq r0, r6, r4, lsl #21 │ │ │ │ + sbceq r0, r6, r8, ror #20 │ │ │ │ sbceq r0, r6, r4, asr #20 │ │ │ │ - sbceq r0, r6, r8, lsr #20 │ │ │ │ - sbceq r0, r6, r4, lsl #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ sub sp, sp, #108 @ 0x6c │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ ldr r1, [pc, #716] @ 1e93ac │ │ │ │ @@ -439716,21 +439716,21 @@ │ │ │ │ orreq r2, r2, #38 @ 0x26 │ │ │ │ orrne r2, r2, #6 │ │ │ │ strb r2, [sp, #5] │ │ │ │ b 1e9594 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r2, ip, lsl ip │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r0, r6, r8, ror r5 │ │ │ │ - sbceq r0, r6, r4, asr #10 │ │ │ │ - sbceq r0, r6, ip, lsl r5 │ │ │ │ - sbceq r0, r6, r8, ror #9 │ │ │ │ + strheq r0, [r6], #88 @ 0x58 │ │ │ │ + sbceq r0, r6, r4, lsl #11 │ │ │ │ + sbceq r0, r6, ip, asr r5 │ │ │ │ + sbceq r0, r6, r8, lsr #10 │ │ │ │ teqeq r2, r8, lsr #19 │ │ │ │ - strheq r0, [r6], #52 @ 0x34 │ │ │ │ - sbceq r0, r6, r0, lsl r3 │ │ │ │ + strdeq r0, [r6], #52 @ 0x34 │ │ │ │ + sbceq r0, r6, r0, asr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r7, [r2, #28] │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #764] @ 1e9af0 │ │ │ │ @@ -439927,17 +439927,17 @@ │ │ │ │ b 1e98c4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r2, r4, lsl #16 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmnmi r0, r0 │ │ │ │ cmnmi pc, #0 │ │ │ │ teqeq r2, r8, ror r6 │ │ │ │ - sbceq r0, r6, r4, lsr #32 │ │ │ │ - strdeq pc, [r5], #240 @ 0xf0 │ │ │ │ - strheq pc, [r5], #252 @ 0xfc @ │ │ │ │ + sbceq r0, r6, r4, rrx │ │ │ │ + sbceq r0, r6, r0, lsr r0 │ │ │ │ + strdeq pc, [r5], #252 @ 0xfc │ │ │ │ add r3, r1, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr lr, [r1, #20] │ │ │ │ ldr ip, [r3, #2900] @ 0xb54 │ │ │ │ cmp lr, #4 │ │ │ │ ldrb ip, [ip, #204] @ 0xcc │ │ │ │ beq 1e9bb4 │ │ │ │ @@ -440079,19 +440079,19 @@ │ │ │ │ str ip, [sp] │ │ │ │ bl 1b4654 │ │ │ │ add sp, sp, #32 │ │ │ │ pop {r4, r5, r6, r8, r9, pc} │ │ │ │ ldr r3, [pc, #20] @ 1e9d74 │ │ │ │ add r3, pc, r3 │ │ │ │ b 1e9d04 │ │ │ │ - adcseq ip, r4, r0, asr #29 │ │ │ │ - adcseq ip, r4, r4, asr lr │ │ │ │ - sbceq r9, r2, r0, asr r8 │ │ │ │ - adcseq ip, r4, r8, lsr lr │ │ │ │ - @ instruction: 0x00b4cdf0 │ │ │ │ + adcseq ip, r4, r0, lsl #30 │ │ │ │ + umlalseq ip, r4, r4, lr │ │ │ │ + smulleq r9, r2, r0, r8 │ │ │ │ + adcseq ip, r4, r8, ror lr │ │ │ │ + adcseq ip, r4, r0, lsr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r2, [pc, #184] @ 1e9e48 │ │ │ │ sub ip, r0, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -440136,23 +440136,23 @@ │ │ │ │ b 1b4654 │ │ │ │ ldr r2, [pc, #44] @ 1e9e64 │ │ │ │ add r2, pc, r2 │ │ │ │ b 1e9de4 │ │ │ │ ldr r2, [pc, #36] @ 1e9e68 │ │ │ │ add r2, pc, r2 │ │ │ │ b 1e9e1c │ │ │ │ - strdeq pc, [r5], #228 @ 0xe4 │ │ │ │ - sbceq pc, r5, r8, asr #31 │ │ │ │ + sbceq pc, r5, r4, lsr pc @ │ │ │ │ + sbceq r0, r6, r8 │ │ │ │ + adcseq ip, r4, r0, lsr lr │ │ │ │ @ instruction: 0x00b4cdf0 │ │ │ │ + @ instruction: 0x00b4cdd8 │ │ │ │ + @ instruction: 0x00b4cdb4 │ │ │ │ + @ instruction: 0x00b4cdb0 │ │ │ │ @ instruction: 0x00b4cdb0 │ │ │ │ - umlalseq ip, r4, r8, sp │ │ │ │ - adcseq ip, r4, r4, ror sp │ │ │ │ - adcseq ip, r4, r0, ror sp │ │ │ │ - adcseq ip, r4, r0, ror sp │ │ │ │ - adcseq ip, r4, ip, lsr sp │ │ │ │ + adcseq ip, r4, ip, ror sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r1, [pc, #456] @ 1ea04c │ │ │ │ ldr r2, [pc, #456] @ 1ea050 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -440267,24 +440267,24 @@ │ │ │ │ bne 1ea048 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, lr} │ │ │ │ b 1e9c5c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r2, r4, ror r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strheq pc, [r5], #228 @ 0xe4 @ │ │ │ │ - adcseq ip, r4, r8, ror #25 │ │ │ │ - adcseq ip, r4, ip, asr #25 │ │ │ │ + strdeq pc, [r5], #228 @ 0xe4 │ │ │ │ + adcseq ip, r4, r8, lsr #26 │ │ │ │ + adcseq ip, r4, ip, lsl #26 │ │ │ │ ldrsbeq r6, [r2, -r4]! │ │ │ │ - adcseq lr, r4, r4, lsl #31 │ │ │ │ + adcseq lr, r4, r4, asr #31 │ │ │ │ @ instruction: 0x777a7978 │ │ │ │ - sbceq r8, r4, r4, lsr #32 │ │ │ │ - adcseq r1, r5, r8, lsr sl │ │ │ │ + sbceq r8, r4, r4, rrx │ │ │ │ + adcseq r1, r5, r8, ror sl │ │ │ │ @ instruction: 0x012e1328 │ │ │ │ - @ instruction: 0x00b4cbd0 │ │ │ │ + adcseq ip, r4, r0, lsl ip │ │ │ │ teqeq r2, r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldrb r3, [r0, #10] │ │ │ │ mov r4, r0 │ │ │ │ @@ -440415,31 +440415,31 @@ │ │ │ │ bl 1b4654 │ │ │ │ b 1ea18c │ │ │ │ ldr r2, [pc, #76] @ 1ea2e4 │ │ │ │ mov r0, #4194304 @ 0x400000 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 1b4654 │ │ │ │ b 1ea170 │ │ │ │ - adcseq ip, r4, r8, lsl #22 │ │ │ │ - sbceq pc, r5, r8, lsl #25 │ │ │ │ - @ instruction: 0x00b4cabc │ │ │ │ - adcseq ip, r4, r0, lsr #21 │ │ │ │ - umlalseq lr, r4, r0, sp │ │ │ │ - adcseq pc, r4, r0, ror sp @ │ │ │ │ - adcseq ip, r3, ip, lsr #10 │ │ │ │ - adcseq ip, r3, r8, lsl r5 │ │ │ │ - sbceq r9, r3, r0, ror #5 │ │ │ │ - @ instruction: 0x00b3eafc │ │ │ │ - @ instruction: 0x00b4c9d8 │ │ │ │ - @ instruction: 0x00b4c9b8 │ │ │ │ - umlalseq ip, r4, r4, r9 │ │ │ │ - sbceq r5, r3, r4, ror #24 │ │ │ │ - sbceq r5, r3, r0, asr ip │ │ │ │ - sbceq r5, r3, ip, lsr ip │ │ │ │ - sbceq r5, r3, r8, lsr #24 │ │ │ │ + adcseq ip, r4, r8, asr #22 │ │ │ │ + sbceq pc, r5, r8, asr #25 │ │ │ │ + @ instruction: 0x00b4cafc │ │ │ │ + adcseq ip, r4, r0, ror #21 │ │ │ │ + @ instruction: 0x00b4edd0 │ │ │ │ + @ instruction: 0x00b4fdb0 │ │ │ │ + adcseq ip, r3, ip, ror #10 │ │ │ │ + adcseq ip, r3, r8, asr r5 │ │ │ │ + sbceq r9, r3, r0, lsr #6 │ │ │ │ + adcseq lr, r3, ip, lsr fp │ │ │ │ + adcseq ip, r4, r8, lsl sl │ │ │ │ + @ instruction: 0x00b4c9f8 │ │ │ │ + @ instruction: 0x00b4c9d4 │ │ │ │ + sbceq r5, r3, r4, lsr #25 │ │ │ │ + smulleq r5, r3, r0, ip │ │ │ │ + sbceq r5, r3, ip, ror ip │ │ │ │ + sbceq r5, r3, r8, ror #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr ip, [pc, #144] @ 1ea390 │ │ │ │ ldr r2, [r0, #8] │ │ │ │ ldr r1, [pc, #140] @ 1ea394 │ │ │ │ @@ -441761,15 +441761,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ bl 1b4654 │ │ │ │ ldr r2, [r8, #748] @ 0x2ec │ │ │ │ mov r0, r4 │ │ │ │ subs r2, r2, #0 │ │ │ │ movne r2, #1 │ │ │ │ mov r1, r8 │ │ │ │ - bl 847ca4 │ │ │ │ + bl 847cec │ │ │ │ ldr r3, [pc, #640] @ 1eba38 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r2, [r3] │ │ │ │ cmp r2, #0 │ │ │ │ mov r4, r0 │ │ │ │ bne 1eb918 │ │ │ │ ldr r3, [pc, #620] @ 1eba3c │ │ │ │ @@ -441921,42 +441921,42 @@ │ │ │ │ orrne r3, r3, #32 │ │ │ │ strne r3, [sl] │ │ │ │ b 1eb884 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r2, r0 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r2, r8, lsr #17 │ │ │ │ - adcseq sl, r4, r0, lsr #27 │ │ │ │ - adcseq fp, r4, r4, lsr #9 │ │ │ │ - adcseq fp, r4, r0, ror r4 │ │ │ │ + adcseq sl, r4, r0, ror #27 │ │ │ │ + adcseq fp, r4, r4, ror #9 │ │ │ │ + @ instruction: 0x00b4b4b0 │ │ │ │ teqeq r2, r8, lsr #23 │ │ │ │ teqeq r5, r4, lsr #20 │ │ │ │ teqeq r2, ip @ │ │ │ │ teqeq r2, r4 @ │ │ │ │ teqeq r5, r4, ror r9 │ │ │ │ - adcseq r3, r6, r8, lsl #15 │ │ │ │ + adcseq r3, r6, r8, asr #15 │ │ │ │ teqeq r2, r0, asr #21 │ │ │ │ teqeq r5, r0, asr #18 │ │ │ │ - adcseq sl, r4, r0, asr ip │ │ │ │ - adcseq fp, r4, r8, asr r3 │ │ │ │ - adcseq fp, r4, r0, lsr #6 │ │ │ │ + umlalseq sl, r4, r0, ip │ │ │ │ + umlalseq fp, r4, r8, r3 │ │ │ │ + adcseq fp, r4, r0, ror #6 │ │ │ │ andeq r1, r0, ip, lsl r5 │ │ │ │ smlawteq sp, ip, ip, lr │ │ │ │ - @ instruction: 0x00b4b2b0 │ │ │ │ + @ instruction: 0x00b4b2f0 │ │ │ │ teqeq r5, r0 @ │ │ │ │ - adcseq fp, r4, r0, lsr #5 │ │ │ │ + adcseq fp, r4, r0, ror #5 │ │ │ │ @ instruction: 0x012dec78 │ │ │ │ - adcseq fp, r4, ip, asr r2 │ │ │ │ + umlalseq fp, r4, ip, r2 │ │ │ │ teqeq r5, ip, asr r8 │ │ │ │ - adcseq fp, r4, ip, asr #4 │ │ │ │ - adcseq r3, r6, r4, asr r6 │ │ │ │ + adcseq fp, r4, ip, lsl #5 │ │ │ │ + umlalseq r3, r6, r4, r6 │ │ │ │ @ instruction: 0x012dec1c │ │ │ │ - adcseq fp, r4, r0, lsl #4 │ │ │ │ + adcseq fp, r4, r0, asr #4 │ │ │ │ teqeq r5, r0, lsl #16 │ │ │ │ - @ instruction: 0x00b4b1f0 │ │ │ │ + adcseq fp, r4, r0, lsr r2 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3912] @ 0xf48 │ │ │ │ sub sp, sp, #156 @ 0x9c │ │ │ │ add r4, sp, #188 @ 0xbc │ │ │ │ @@ -442918,34 +442918,34 @@ │ │ │ │ ldr r2, [r2, #2900] @ 0xb54 │ │ │ │ b 1ec98c │ │ │ │ ldr r0, [pc, #92] @ 1eca10 │ │ │ │ b 1ec464 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r2, r4, ror sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq sl, r3, r0, lsr #21 │ │ │ │ - sbceq sp, r5, ip, lsr #18 │ │ │ │ - adcseq sl, r3, r0, asr sl │ │ │ │ - adcseq sl, r4, r0, ror r8 │ │ │ │ - strheq sp, [r5], #128 @ 0x80 │ │ │ │ + adcseq sl, r3, r0, ror #21 │ │ │ │ + sbceq sp, r5, ip, ror #18 │ │ │ │ + umlalseq sl, r3, r0, sl │ │ │ │ + @ instruction: 0x00b4a8b0 │ │ │ │ + strdeq sp, [r5], #128 @ 0x80 │ │ │ │ smlawteq sp, r8, lr, lr │ │ │ │ - adcseq sl, r4, r8, lsr #16 │ │ │ │ - strheq r8, [r2], #248 @ 0xf8 │ │ │ │ + adcseq sl, r4, r8, ror #16 │ │ │ │ + strdeq r8, [r2], #248 @ 0xf8 │ │ │ │ teqeq r2, ip, lsl #23 │ │ │ │ andeq r6, r8, r8, lsr #32 │ │ │ │ - @ instruction: 0x00b4a6f4 │ │ │ │ - adcseq r6, r5, r8, asr #29 │ │ │ │ - smulleq sp, r5, r0, r7 │ │ │ │ - adcseq fp, r3, r8, ror r3 │ │ │ │ - adcseq fp, r3, r0, ror #6 │ │ │ │ - adcseq r6, r5, r4, asr lr │ │ │ │ - adcseq fp, r3, r0, lsl r3 │ │ │ │ - adcseq r6, r5, r0, lsl #28 │ │ │ │ - adcseq sl, r4, r4, lsl #8 │ │ │ │ - adcseq r6, r5, r4, asr #23 │ │ │ │ + adcseq sl, r4, r4, lsr r7 │ │ │ │ + adcseq r6, r5, r8, lsl #30 │ │ │ │ + ldrdeq sp, [r5], #112 @ 0x70 │ │ │ │ + @ instruction: 0x00b3b3b8 │ │ │ │ + adcseq fp, r3, r0, lsr #7 │ │ │ │ + umlalseq r6, r5, r4, lr │ │ │ │ + adcseq fp, r3, r0, asr r3 │ │ │ │ + adcseq r6, r5, r0, asr #28 │ │ │ │ + adcseq sl, r4, r4, asr #8 │ │ │ │ + adcseq r6, r5, r4, lsl #24 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3800] @ 0xed8 │ │ │ │ sub sp, sp, #260 @ 0x104 │ │ │ │ ldr r2, [r0, #372] @ 0x174 │ │ │ │ @@ -446542,16 +446542,16 @@ │ │ │ │ str r1, [sp, #72] @ 0x48 │ │ │ │ str r2, [sp, #20] │ │ │ │ str r3, [sp, #32] │ │ │ │ ldm r6, {r0, r1, r2, r3} │ │ │ │ stm r5, {r0, r1, r2, r3} │ │ │ │ b 1ef490 │ │ │ │ teqeq r2, r4 @ │ │ │ │ - sbceq sl, r5, r8, lsl #19 │ │ │ │ - sbceq sl, r5, ip, asr r6 │ │ │ │ + sbceq sl, r5, r8, asr #19 │ │ │ │ + smulleq sl, r5, ip, r6 │ │ │ │ teqpeq r1, r8, asr #25 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ svclt 0x00800000 │ │ │ │ strd r1, [r0], -pc @ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ ldr ip, [r5] │ │ │ │ lsl r3, r3, #22 │ │ │ │ @@ -454122,15 +454122,15 @@ │ │ │ │ ldm r5, {r0, r1, r2, r3} │ │ │ │ add lr, r8, #3168 @ 0xc60 │ │ │ │ add ip, lr, #8 │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ b 1f745c │ │ │ │ teqeq r1, ip, lsl r7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strdeq r3, [r5], #54 @ 0x36 │ │ │ │ + sbceq r3, r5, r6, lsr r4 │ │ │ │ strd r1, [r0], -pc @ │ │ │ │ @ instruction: 0x01319098 │ │ │ │ @ instruction: 0xfffffc00 │ │ │ │ add r5, sp, #64 @ 0x40 │ │ │ │ ldr r1, [r8, #12] │ │ │ │ mov r0, r5 │ │ │ │ bl 94e74 │ │ │ │ @@ -465582,15 +465582,15 @@ │ │ │ │ bne 202bd4 │ │ │ │ mov r0, r7 │ │ │ │ add sp, sp, #72 @ 0x48 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r0, r0 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strdeq r7, [r4], #16 │ │ │ │ + sbceq r7, r4, r0, lsr r2 │ │ │ │ teqeq r0, ip, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ ldr r1, [pc, #868] @ 202f64 │ │ │ │ ldrb r3, [r0, #56] @ 0x38 │ │ │ │ @@ -465809,15 +465809,15 @@ │ │ │ │ add ip, sp, #76 @ 0x4c │ │ │ │ lsr lr, lr, #4 │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ b 202c88 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r0, r4 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strdeq r7, [r4], #4 │ │ │ │ + sbceq r7, r4, r4, lsr r1 │ │ │ │ teqeq r0, r0, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ ldr r1, [pc, #716] @ 203258 │ │ │ │ ldrb r3, [r0, #56] @ 0x38 │ │ │ │ @@ -465998,15 +465998,15 @@ │ │ │ │ add ip, sp, #76 @ 0x4c │ │ │ │ lsr lr, lr, #4 │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ b 203014 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r0, r8, rrx │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r6, r4, r8, ror #26 │ │ │ │ + sbceq r6, r4, r8, lsr #27 │ │ │ │ teqeq r0, ip, lsl lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3840] @ 0xf00 │ │ │ │ ldr r2, [pc, #820] @ 2035b4 │ │ │ │ ldr r3, [pc, #820] @ 2035b8 │ │ │ │ @@ -471118,40 +471118,40 @@ │ │ │ │ b 2076a4 │ │ │ │ teqeq r0, r8, lsr fp │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ strdeq pc, [r0], -lr │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ @ instruction: 0x012c310c │ │ │ │ rsclt r0, r4, r0 │ │ │ │ - sbceq r4, r1, r0, ror #10 │ │ │ │ + sbceq r4, r1, r0, lsr #11 │ │ │ │ strdeq pc, [r0], -sp │ │ │ │ - adcseq pc, r2, r0, ror #9 │ │ │ │ - ldrdeq fp, [r0], #216 @ 0xd8 │ │ │ │ - adcseq fp, r3, r0, asr r0 │ │ │ │ - smulleq r6, r0, r0, r8 │ │ │ │ - sbceq r6, r0, r8, asr #16 │ │ │ │ - sbceq sp, r0, r8, ror #22 │ │ │ │ + adcseq pc, r2, r0, lsr #10 │ │ │ │ + sbceq fp, r0, r8, lsl lr │ │ │ │ + umlalseq fp, r3, r0, r0 │ │ │ │ + ldrdeq r6, [r0], #128 @ 0x80 │ │ │ │ + sbceq r6, r0, r8, lsl #17 │ │ │ │ + sbceq sp, r0, r8, lsr #23 │ │ │ │ @ instruction: 0x012c24b8 │ │ │ │ @ instruction: 0xffffe414 │ │ │ │ smlawbeq ip, r4, pc, r1 @ │ │ │ │ @ instruction: 0x012c1d40 │ │ │ │ - sbceq r3, r0, r4, lsl #22 │ │ │ │ - sbceq r5, r0, r8, lsl #18 │ │ │ │ - @ instruction: 0x00b2e4f4 │ │ │ │ + sbceq r3, r0, r4, asr #22 │ │ │ │ + sbceq r5, r0, r8, asr #18 │ │ │ │ + adcseq lr, r2, r4, lsr r5 │ │ │ │ andeq lr, r0, #20, 8 @ 0x14000000 │ │ │ │ - adcseq lr, r2, ip, lsl #9 │ │ │ │ - ldrdeq r0, [r1], #220 @ 0xdc │ │ │ │ - adcseq lr, r2, r4, lsr #8 │ │ │ │ + adcseq lr, r2, ip, asr #9 │ │ │ │ + sbceq r0, r1, ip, lsl lr │ │ │ │ + adcseq lr, r2, r4, ror #8 │ │ │ │ teqeq r0, r0, lsr #12 │ │ │ │ - adcseq lr, r2, r4, asr r2 │ │ │ │ - sbceq r1, r4, r8, lsr r3 │ │ │ │ + umlalseq lr, r2, r4, r2 │ │ │ │ + sbceq r1, r4, r8, ror r3 │ │ │ │ teqeq r0, r8 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r1, r3, r8, asr r9 │ │ │ │ - sbceq r0, r4, ip, asr #29 │ │ │ │ + umlalseq r1, r3, r8, r9 │ │ │ │ + sbceq r0, r4, ip, lsl #30 │ │ │ │ ldrb r3, [fp, #68] @ 0x44 │ │ │ │ cmp r3, #0 │ │ │ │ addeq r8, sp, #476 @ 0x1dc │ │ │ │ beq 2082f8 │ │ │ │ add r4, sp, #112 @ 0x70 │ │ │ │ add r2, fp, #352 @ 0x160 │ │ │ │ mov r1, fp │ │ │ │ @@ -473508,32 +473508,32 @@ │ │ │ │ subs r2, r0, #0 │ │ │ │ bne 20a48c │ │ │ │ ldr r6, [pc, #4] @ 20a7b0 │ │ │ │ b 20a710 │ │ │ │ andeq r1, r0, ip, lsl ip │ │ │ │ andhi r0, r7, lr │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ - adcseq ip, r2, ip, lsl #10 │ │ │ │ - adcseq ip, r2, ip, lsl #25 │ │ │ │ + adcseq ip, r2, ip, asr #10 │ │ │ │ + adcseq ip, r2, ip, asr #25 │ │ │ │ teqeq r0, r8, lsl #5 │ │ │ │ teqpeq r3, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - adcseq r4, r4, r4, lsl #29 │ │ │ │ + adcseq r4, r4, r4, asr #29 │ │ │ │ andeq r0, r0, sp, lsl r1 │ │ │ │ andeq r0, r0, r4, ror r4 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - adcseq ip, r2, ip, lsl #13 │ │ │ │ - sbceq pc, r3, r4, lsr #14 │ │ │ │ - adcseq ip, r2, r0, asr r6 │ │ │ │ - sbceq pc, r3, r4, lsl #14 │ │ │ │ + adcseq ip, r2, ip, asr #13 │ │ │ │ + sbceq pc, r3, r4, ror #14 │ │ │ │ + umlalseq ip, r2, r0, r6 │ │ │ │ + sbceq pc, r3, r4, asr #14 │ │ │ │ msreq (UNDEF: 59), r0, ror pc │ │ │ │ - adcseq ip, r2, r4, asr r5 │ │ │ │ + umlalseq ip, r2, r4, r5 │ │ │ │ teqeq r3, r4, asr fp │ │ │ │ - adcseq ip, r2, r4, asr #10 │ │ │ │ + adcseq ip, r2, r4, lsl #11 │ │ │ │ ldmdahi r6!, {r0, r1, r2, r5, fp}^ │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ @@ -473740,15 +473740,15 @@ │ │ │ │ add r4, r1, #16 │ │ │ │ lsl r4, r4, #1 │ │ │ │ lsl r1, r1, #1 │ │ │ │ b 20aaf8 │ │ │ │ lsl r1, r1, #1 │ │ │ │ add r4, r1, #33 @ 0x21 │ │ │ │ b 20aaf8 │ │ │ │ - strdeq pc, [r3], #44 @ 0x2c │ │ │ │ + sbceq pc, r3, ip, lsr r3 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldmib r1, {r1, r2, r3} │ │ │ │ bl 20aa78 │ │ │ │ mov r0, #0 │ │ │ │ @@ -473801,73 +473801,73 @@ │ │ │ │ add sl, r4, #128 @ 0x80 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ bl 2295dc │ │ │ │ mov r0, r9 │ │ │ │ bl 1a7d90 │ │ │ │ b 20ac58 │ │ │ │ ldr fp, [r4, #96] @ 0x60 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp fp, #0 │ │ │ │ bne 20acc0 │ │ │ │ ldr fp, [r5] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp fp, #0 │ │ │ │ bne 20acf0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ bl 229664 │ │ │ │ cmp r0, #0 │ │ │ │ mov r1, r0 │ │ │ │ beq 20acf0 │ │ │ │ ldr r3, [r0] │ │ │ │ ldr r0, [r4, #88] @ 0x58 │ │ │ │ blx r3 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20ac48 │ │ │ │ mov r0, r6 │ │ │ │ bl 1a7d90 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ str r8, [r4, #92] @ 0x5c │ │ │ │ mov r0, r7 │ │ │ │ bl 1a7c40 │ │ │ │ mov r0, r6 │ │ │ │ bl 1a7db4 │ │ │ │ ldr fp, [r4, #96] @ 0x60 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp fp, #0 │ │ │ │ beq 20ac58 │ │ │ │ mov r0, r9 │ │ │ │ bl 1a7db4 │ │ │ │ mov r0, sl │ │ │ │ bl 1a7d90 │ │ │ │ mov r0, r9 │ │ │ │ bl 1a7d90 │ │ │ │ mov r0, sl │ │ │ │ bl 1a7db4 │ │ │ │ ldr fp, [r5] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp fp, #0 │ │ │ │ beq 20ac68 │ │ │ │ mov r0, r9 │ │ │ │ bl 1a7db4 │ │ │ │ ldr fp, [r5] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp fp, #0 │ │ │ │ beq 20ac34 │ │ │ │ mov r0, r6 │ │ │ │ bl 1a7d90 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r5, #1 │ │ │ │ str r5, [r4, #92] @ 0x5c │ │ │ │ mov r0, r7 │ │ │ │ bl 1a7c40 │ │ │ │ mov r0, r6 │ │ │ │ bl 1a7db4 │ │ │ │ mov r0, #0 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - @ instruction: 0x00b2c3f4 │ │ │ │ + adcseq ip, r2, r4, lsr r4 │ │ │ │ cmp r2, #8 │ │ │ │ push {r4, lr} │ │ │ │ beq 20adb4 │ │ │ │ ldr lr, [pc, #176] @ 20adfc │ │ │ │ add lr, pc, lr │ │ │ │ add ip, lr, r2, lsl #3 │ │ │ │ ldr ip, [ip, #4] │ │ │ │ @@ -473909,45 +473909,45 @@ │ │ │ │ bic r3, r3, r2, lsl r1 │ │ │ │ ldr r2, [r0, #1104] @ 0x450 │ │ │ │ orr r3, r3, r4, lsl r1 │ │ │ │ orr r2, r2, #67108864 @ 0x4000000 │ │ │ │ str r3, [r0, #3416] @ 0xd58 │ │ │ │ str r2, [r0, #1104] @ 0x450 │ │ │ │ pop {r4, pc} │ │ │ │ - strheq pc, [r3], #128 @ 0x80 @ │ │ │ │ + strdeq pc, [r3], #128 @ 0x80 │ │ │ │ ldrbcc r4, [r4], #-1351 @ 0xfffffab9 │ │ │ │ cmpcc r4, r7, asr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ add r0, r0, #4096 @ 0x1000 │ │ │ │ ldr r0, [r0, #1420] @ 0x58c │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ ldr r1, [r1, #8] │ │ │ │ blx r3 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ add r0, r0, #4096 @ 0x1000 │ │ │ │ ldr r0, [r0, #1420] @ 0x58c │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ ldr r1, [r1, #8] │ │ │ │ blx r3 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ @@ -474350,25 +474350,25 @@ │ │ │ │ b 20b374 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov ip, #0 │ │ │ │ add r4, r0, #4096 @ 0x1000 │ │ │ │ b 20b274 │ │ │ │ teqeq r0, r4, lsr pc │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - smulleq pc, r3, r4, fp @ │ │ │ │ - smulleq lr, r3, r2, ip │ │ │ │ - strdeq lr, [r3], #192 @ 0xc0 │ │ │ │ + ldrdeq pc, [r3], #180 @ 0xb4 │ │ │ │ + ldrdeq lr, [r3], #194 @ 0xc2 │ │ │ │ + sbceq lr, r3, r0, lsr sp │ │ │ │ teqeq r0, r4, lsl lr │ │ │ │ - sbceq pc, r3, r4, asr #20 │ │ │ │ + sbceq pc, r3, r4, lsl #21 │ │ │ │ svcvc 0x00a05000 │ │ │ │ subcc r3, sp, r1, asr #4 │ │ │ │ - sbceq pc, r3, r0, lsr #19 │ │ │ │ - strheq lr, [r3], #170 @ 0xaa │ │ │ │ + sbceq pc, r3, r0, ror #19 │ │ │ │ + strdeq lr, [r3], #170 @ 0xaa │ │ │ │ cmpmi pc, #1090519040 @ 0x41000000 │ │ │ │ - sbceq pc, r3, r4, lsl #18 │ │ │ │ + sbceq pc, r3, r4, asr #18 │ │ │ │ cmpcc sp, r1, asr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldmib r1, {r1, r2} │ │ │ │ bl 20b0ac │ │ │ │ @@ -475005,15 +475005,15 @@ │ │ │ │ ldrb r3, [r5] │ │ │ │ cmp r3, #0 │ │ │ │ bne 20bf20 │ │ │ │ ldr r0, [r5, #8] │ │ │ │ cmp r0, #0 │ │ │ │ beq 20bf20 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ add r5, r5, #12 │ │ │ │ cmp r5, r4 │ │ │ │ bne 20bf00 │ │ │ │ ldr r3, [r9, #356] @ 0x164 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r9 │ │ │ │ mov r1, fp │ │ │ │ @@ -475157,36 +475157,36 @@ │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ bl 229868 │ │ │ │ subs r5, r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ add r0, r4, #128 @ 0x80 │ │ │ │ bl 1a7d90 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r6, #1 │ │ │ │ str r6, [r4, #96] @ 0x60 │ │ │ │ add r0, r4, #104 @ 0x68 │ │ │ │ bl 1a7d90 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ str r5, [r4, #96] @ 0x60 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 20c1b4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ @@ -475865,15 +475865,15 @@ │ │ │ │ bic r3, r3, r2, lsl ip │ │ │ │ ldr r2, [r0, #1104] @ 0x450 │ │ │ │ orr r3, r3, r4, lsl ip │ │ │ │ orr r2, r2, #67108864 @ 0x4000000 │ │ │ │ str r3, [r0, #3416] @ 0xd58 │ │ │ │ str r2, [r0, #1104] @ 0x450 │ │ │ │ b 20cbf8 │ │ │ │ - sbceq sp, r3, ip, lsr #20 │ │ │ │ + sbceq sp, r3, ip, ror #20 │ │ │ │ ldrbcc r4, [r4], #-1351 @ 0xfffffab9 │ │ │ │ cmpcc r4, r7, asr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r5, r1 │ │ │ │ @@ -475906,39 +475906,39 @@ │ │ │ │ beq 20ce04 │ │ │ │ cmp r6, #0 │ │ │ │ beq 20cd5c │ │ │ │ cmp r4, r6 │ │ │ │ beq 20ce2c │ │ │ │ mov r1, fp │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, fp │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20cd70 │ │ │ │ ldr r3, [r7, #1152] @ 0x480 │ │ │ │ str r6, [sl, #1836] @ 0x72c │ │ │ │ orr r3, r3, r9 │ │ │ │ str r3, [r7, #1152] @ 0x480 │ │ │ │ b 20cdbc │ │ │ │ mov r1, fp │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 20cdcc │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 20cd9c │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20cd70 │ │ │ │ ldr r3, [r7, #1152] @ 0x480 │ │ │ │ add r8, r8, r5 │ │ │ │ add r8, r7, r8, lsl #2 │ │ │ │ orr r3, r3, r9 │ │ │ │ cmp r6, #0 │ │ │ │ @@ -475963,15 +475963,15 @@ │ │ │ │ cmp r1, ip │ │ │ │ bne 20cce8 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r6, #0 │ │ │ │ beq 20cdcc │ │ │ │ mov r1, fp │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r7, #1152] @ 0x480 │ │ │ │ str r6, [sl, #1836] @ 0x72c │ │ │ │ orr r3, r3, r9 │ │ │ │ str r3, [r7, #1152] @ 0x480 │ │ │ │ b 20cdbc │ │ │ │ ldr r3, [r7, #1152] @ 0x480 │ │ │ │ str r4, [sl, #1836] @ 0x72c │ │ │ │ @@ -476088,15 +476088,15 @@ │ │ │ │ cmp r9, #0 │ │ │ │ str r2, [r3, #84] @ 0x54 │ │ │ │ lsl r3, r5, #1 │ │ │ │ beq 20d014 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ str r3, [sp, #24] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r1, [r7, #268] @ 0x10c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ add r3, r3, r5 │ │ │ │ add r3, sp, r3, lsl #2 │ │ │ │ mov r2, #0 │ │ │ │ strb r2, [r3, #76] @ 0x4c │ │ │ │ mov r2, #0 │ │ │ │ @@ -476175,30 +476175,30 @@ │ │ │ │ beq 20d204 │ │ │ │ cmp r7, #0 │ │ │ │ beq 20d168 │ │ │ │ cmp r7, r4 │ │ │ │ beq 20d17c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d1bc │ │ │ │ ldr r3, [r5, #1104] @ 0x450 │ │ │ │ str r7, [r5, #2420] @ 0x974 │ │ │ │ ldr r4, [r6, #4] │ │ │ │ orr r3, r3, #8192 @ 0x2000 │ │ │ │ cmp r4, #0 │ │ │ │ str r3, [r5, #1104] @ 0x450 │ │ │ │ beq 20d1b4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d1e0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #4] │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ @@ -476219,15 +476219,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 20d1a0 │ │ │ │ b 20d1ac │ │ │ │ cmp r7, #0 │ │ │ │ beq 20d17c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 20d17c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r9, [r1, #4] │ │ │ │ add r6, r0, #4096 @ 0x1000 │ │ │ │ @@ -476260,52 +476260,52 @@ │ │ │ │ str r2, [fp, #1832] @ 0x728 │ │ │ │ beq 20d3dc │ │ │ │ cmp r5, #0 │ │ │ │ beq 20d31c │ │ │ │ cmp r5, r4 │ │ │ │ beq 20d2d0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d32c │ │ │ │ ldr r3, [r6, #1152] @ 0x480 │ │ │ │ str r5, [fp, #1836] @ 0x72c │ │ │ │ orr r3, r3, sl │ │ │ │ str r3, [r6, #1152] @ 0x480 │ │ │ │ ldr r3, [r6, #2212] @ 0x8a4 │ │ │ │ ldr r5, [r8, #8] │ │ │ │ orr r3, r3, sl │ │ │ │ str r3, [r6, #2212] @ 0x8a4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 20d314 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d3a0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r8, #8] │ │ │ │ mov r0, #0 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 20d38c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 20d358 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d32c │ │ │ │ ldr r3, [r6, #1152] @ 0x480 │ │ │ │ add r7, r7, r9 │ │ │ │ add r7, r6, r7, lsl #2 │ │ │ │ orr r3, r3, sl │ │ │ │ cmp r5, #0 │ │ │ │ @@ -476336,15 +476336,15 @@ │ │ │ │ bne 20d26c │ │ │ │ cmp r1, ip │ │ │ │ bne 20d274 │ │ │ │ b 20d2f0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 20d38c │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r6, #1152] @ 0x480 │ │ │ │ str r5, [fp, #1836] @ 0x72c │ │ │ │ orr r3, r3, sl │ │ │ │ str r3, [r6, #1152] @ 0x480 │ │ │ │ b 20d2e0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -476405,34 +476405,34 @@ │ │ │ │ beq 20d668 │ │ │ │ cmp r7, #0 │ │ │ │ beq 20d500 │ │ │ │ cmp r7, r9 │ │ │ │ beq 20d514 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d620 │ │ │ │ str r7, [r4, #3444] @ 0xd74 │ │ │ │ ldr r7, [r4, #3448] @ 0xd78 │ │ │ │ cmp r7, #0 │ │ │ │ beq 20d650 │ │ │ │ cmp r8, #0 │ │ │ │ beq 20d540 │ │ │ │ cmp r8, r7 │ │ │ │ beq 20d564 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 20d564 │ │ │ │ ldr r0, [r7, #72] @ 0x48 │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ add r3, r5, r6 │ │ │ │ @@ -476443,18 +476443,18 @@ │ │ │ │ beq 20d680 │ │ │ │ cmp r3, #0 │ │ │ │ beq 20d598 │ │ │ │ cmp r3, r4 │ │ │ │ beq 20d5bc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r3 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 20d5bc │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ ldr r3, [r5, #1104] @ 0x450 │ │ │ │ @@ -476494,27 +476494,27 @@ │ │ │ │ ldr r7, [r4, #3448] @ 0xd78 │ │ │ │ cmp r7, #0 │ │ │ │ bne 20d524 │ │ │ │ cmp r8, #0 │ │ │ │ beq 20d564 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 20d564 │ │ │ │ cmp r7, #0 │ │ │ │ beq 20d514 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 20d514 │ │ │ │ cmp r3, #0 │ │ │ │ beq 20d5bc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r3 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 20d5bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ @@ -476533,35 +476533,35 @@ │ │ │ │ ldr r1, [r4, #4] │ │ │ │ bl 20d400 │ │ │ │ ldr r5, [r4, #24] │ │ │ │ cmp r5, #0 │ │ │ │ beq 20d710 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d76c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #24] │ │ │ │ ldr r5, [r4, #28] │ │ │ │ cmp r5, #0 │ │ │ │ beq 20d738 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d7a4 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #28] │ │ │ │ ldr r5, [r4, #32] │ │ │ │ cmp r5, #0 │ │ │ │ beq 20d760 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d790 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #32] │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ @@ -476780,15 +476780,15 @@ │ │ │ │ ldr r3, [fp, #-152] @ 0xffffff68 │ │ │ │ add r3, r3, #8192 @ 0x2000 │ │ │ │ ldr r7, [r3, #2996] @ 0xbb4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 20dae4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20f328 │ │ │ │ ldm r5, {r0, r1, r2, r3} │ │ │ │ add ip, r4, #7040 @ 0x1b80 │ │ │ │ add r8, r4, #4096 @ 0x1000 │ │ │ │ add ip, ip, #52 @ 0x34 │ │ │ │ ldr lr, [r8, #2748] @ 0xabc │ │ │ │ @@ -477388,15 +477388,15 @@ │ │ │ │ ldr r7, [sl, #2916] @ 0xb64 │ │ │ │ mov r3, #0 │ │ │ │ cmp r7, r3 │ │ │ │ str r3, [fp, #-128] @ 0xffffff80 │ │ │ │ beq 20e464 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20f0b8 │ │ │ │ add r8, r4, #4096 @ 0x1000 │ │ │ │ ldr lr, [r8, #2748] @ 0xabc │ │ │ │ ldr r7, [r4, #1104] @ 0x450 │ │ │ │ ldm r5, {r0, r1, r2, r3} │ │ │ │ add ip, r4, #6976 @ 0x1b40 │ │ │ │ @@ -477613,15 +477613,15 @@ │ │ │ │ mcrrmi 5, 4, r5, ip, cr14 │ │ │ │ streq r0, [r4], -r0, lsl #4 │ │ │ │ strdeq r0, [r0], -lr │ │ │ │ andeq r0, lr, r4 │ │ │ │ cmnmi pc, #0 │ │ │ │ andeq r1, r0, r0, lsl r1 │ │ │ │ stmhi r8, {r0, r3, r7, fp, pc} │ │ │ │ - sbceq sl, r3, r0, lsr r8 │ │ │ │ + sbceq sl, r3, r0, ror r8 │ │ │ │ add r1, r4, #4096 @ 0x1000 │ │ │ │ ldrb r1, [r1, #1452] @ 0x5ac │ │ │ │ eor r1, r1, #1 │ │ │ │ orrs r2, r2, r1 │ │ │ │ bne 20dee4 │ │ │ │ ldr ip, [r5, #204] @ 0xcc │ │ │ │ ldr r1, [r4, #1480] @ 0x5c8 │ │ │ │ @@ -478191,15 +478191,15 @@ │ │ │ │ ldr r7, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 20f0f0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20f0f8 │ │ │ │ str r8, [fp, #-152] @ 0xffffff68 │ │ │ │ b 20e464 │ │ │ │ mov r1, r7 │ │ │ │ b 20f0c4 │ │ │ │ ldr r0, [r4, #3180] @ 0xc6c │ │ │ │ @@ -478347,15 +478347,15 @@ │ │ │ │ ldr r7, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 20f360 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20f368 │ │ │ │ str r8, [fp, #-152] @ 0xffffff68 │ │ │ │ b 20dae4 │ │ │ │ mov r1, r7 │ │ │ │ b 20f334 │ │ │ │ orrs r1, r1, r2 │ │ │ │ @@ -478765,17 +478765,17 @@ │ │ │ │ add r5, r5, #1 │ │ │ │ b 20f8d8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r5, #0 │ │ │ │ b 20f8d8 │ │ │ │ teqeq r0, r4, lsr #15 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strdeq sl, [r3], #66 @ 0x42 │ │ │ │ + sbceq sl, r3, r2, lsr r5 │ │ │ │ teqeq r0, r0, lsr #13 │ │ │ │ - sbceq sl, r3, r4, lsr r4 │ │ │ │ + sbceq sl, r3, r4, ror r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldmib r1, {r1, r2, r3} │ │ │ │ bl 20f834 │ │ │ │ mov r0, #0 │ │ │ │ @@ -478892,17 +478892,17 @@ │ │ │ │ add r8, r8, #1 │ │ │ │ b 20fab0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r8, #0 │ │ │ │ b 20fab0 │ │ │ │ teqeq r0, r0 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq sl, r3, r0, lsr #6 │ │ │ │ + sbceq sl, r3, r0, ror #6 │ │ │ │ teqeq r0, r4, lsr #9 │ │ │ │ - sbceq sl, r3, r8, lsr r2 │ │ │ │ + sbceq sl, r3, r8, ror r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, sp, #20 │ │ │ │ ldr ip, [r1, #16] │ │ │ │ ldr r2, [r1, #24] │ │ │ │ @@ -479040,15 +479040,15 @@ │ │ │ │ bne 20fe58 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [r6, #8] │ │ │ │ cmp r0, #0 │ │ │ │ beq 20fda4 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 20fda4 │ │ │ │ ldr r2, [pc, #60] @ 20fe74 │ │ │ │ add r2, pc, r2 │ │ │ │ ldrb r3, [r2, r3, lsl #2] │ │ │ │ b 20fcc8 │ │ │ │ add r8, r8, r8, lsl #1 │ │ │ │ b 20fcf0 │ │ │ │ @@ -479057,17 +479057,17 @@ │ │ │ │ add r8, r8, #1 │ │ │ │ b 20fcf0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r8, #0 │ │ │ │ b 20fcf0 │ │ │ │ teqeq r0, r4 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq sl, r3, r6, ror #1 │ │ │ │ + sbceq sl, r3, r6, lsr #2 │ │ │ │ teqeq r0, r4, lsl #4 │ │ │ │ - sbceq r9, r3, r4, lsr #31 │ │ │ │ + sbceq r9, r3, r4, ror #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ ldr r1, [r1, #48] @ 0x30 │ │ │ │ @@ -479088,25 +479088,25 @@ │ │ │ │ ldmib r5, {r1, r2} │ │ │ │ bl 20fc24 │ │ │ │ ldr r4, [r5, #32] │ │ │ │ cmp r4, #0 │ │ │ │ beq 20fef4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20ff30 │ │ │ │ ldr r4, [r5, #36] @ 0x24 │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #32] │ │ │ │ beq 20ff24 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20ff54 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #36] @ 0x24 │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, pc} │ │ │ │ @@ -479131,20 +479131,20 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 20ffdc │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -479152,20 +479152,20 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ bx r3 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 20ffb8 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 20ff8c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -479220,15 +479220,15 @@ │ │ │ │ ldr r5, [r0, #392] @ 0x188 │ │ │ │ blx r5 │ │ │ │ ldr r5, [r4, #4] │ │ │ │ cmp r5, #0 │ │ │ │ beq 210104 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210138 │ │ │ │ ldr r2, [pc, #288] @ 21022c │ │ │ │ ldr r3, [pc, #276] @ 210224 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r4, #4] │ │ │ │ @@ -479238,15 +479238,15 @@ │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 210210 │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210174 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210104 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -479254,44 +479254,44 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 210104 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210104 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210150 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210104 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210150 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210104 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 210214 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210158 │ │ │ │ b 210104 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -479317,31 +479317,31 @@ │ │ │ │ ldr r3, [r4, #24] │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ - bl 838cf0 │ │ │ │ + bl 838d38 │ │ │ │ ldr r5, [r4, #4] │ │ │ │ cmp r5, #0 │ │ │ │ beq 2102a0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210300 │ │ │ │ ldr r5, [r4, #8] │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #4] │ │ │ │ beq 2102d0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2102dc │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #8] │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ @@ -479352,15 +479352,15 @@ │ │ │ │ blx r3 │ │ │ │ subs r0, r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 2102bc │ │ │ │ b 2102c8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21033c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2102a0 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -479368,48 +479368,48 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 2102a0 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2102a0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210318 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2102a0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 2103ac │ │ │ │ cmp r3, #0 │ │ │ │ beq 210320 │ │ │ │ b 2102a0 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2102a0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 2103a0 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 2102a0 │ │ │ │ @@ -479428,31 +479428,31 @@ │ │ │ │ ldr r3, [r1, #16] │ │ │ │ ldr r5, [r0, #464] @ 0x1d0 │ │ │ │ ldr r2, [r1, #24] │ │ │ │ ldr r1, [r1, #12] │ │ │ │ blx r5 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldr r5, [r4, #8] │ │ │ │ cmp r5, #0 │ │ │ │ beq 21045c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2104bc │ │ │ │ ldr r5, [r4, #12] │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #8] │ │ │ │ beq 21048c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210498 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #12] │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ @@ -479463,15 +479463,15 @@ │ │ │ │ blx r3 │ │ │ │ subs r0, r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 210478 │ │ │ │ b 210484 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2104f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21045c │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -479479,48 +479479,48 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 21045c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21045c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2104d4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21045c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 210568 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2104dc │ │ │ │ b 21045c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21045c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21055c │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 21045c │ │ │ │ @@ -479542,31 +479542,31 @@ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ ldr r2, [r4, #16] │ │ │ │ str r1, [sp] │ │ │ │ ldr r1, [r4, #12] │ │ │ │ bl 20bfc0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldr r5, [r4, #8] │ │ │ │ cmp r5, #0 │ │ │ │ beq 210624 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210684 │ │ │ │ ldr r5, [r4, #12] │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #8] │ │ │ │ beq 210654 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210660 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #12] │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ @@ -479577,15 +479577,15 @@ │ │ │ │ blx r3 │ │ │ │ subs r0, r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 210640 │ │ │ │ b 21064c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2106c0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210624 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -479593,48 +479593,48 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 210624 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210624 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21069c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210624 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 210730 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2106a4 │ │ │ │ b 210624 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210624 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 210724 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 210624 │ │ │ │ @@ -479648,15 +479648,15 @@ │ │ │ │ cmp r6, #0 │ │ │ │ beq 2107f8 │ │ │ │ cmp r6, r1 │ │ │ │ ldrb r7, [r6, #88] @ 0x58 │ │ │ │ beq 2107e4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210838 │ │ │ │ cmp r5, #0 │ │ │ │ bne 210814 │ │ │ │ ldr r3, [r4, #1104] @ 0x450 │ │ │ │ mov r2, #1 │ │ │ │ orr r1, r3, #256 @ 0x100 │ │ │ │ @@ -479677,24 +479677,24 @@ │ │ │ │ add r2, r4, #4096 @ 0x1000 │ │ │ │ ldr r3, [r2, #2748] @ 0xabc │ │ │ │ mov r7, #1 │ │ │ │ orr r3, r3, #16 │ │ │ │ str r3, [r2, #2748] @ 0xabc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210884 │ │ │ │ ldr r3, [r4, #1104] @ 0x450 │ │ │ │ str r5, [r4, #1492] @ 0x5d4 │ │ │ │ orr r2, r3, #256 @ 0x100 │ │ │ │ b 2107ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210908 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2107b4 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -479705,82 +479705,82 @@ │ │ │ │ b 2107b4 │ │ │ │ ldr r3, [r4, #1104] @ 0x450 │ │ │ │ orr r3, r3, #256 @ 0x100 │ │ │ │ str r3, [r4, #1104] @ 0x450 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210828 │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210828 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210828 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210828 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210828 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 210828 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2107b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210850 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2107b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 210978 │ │ │ │ cmp r3, #0 │ │ │ │ beq 210858 │ │ │ │ b 2107b4 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2107b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21096c │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 2107b4 │ │ │ │ @@ -479792,23 +479792,23 @@ │ │ │ │ ldr r1, [r1, #4] │ │ │ │ bl 210770 │ │ │ │ ldr r5, [r4, #4] │ │ │ │ cmp r5, #0 │ │ │ │ beq 2109f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210a00 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r4, #4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210a3c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2109f4 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -479816,44 +479816,44 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 2109f4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2109f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210a18 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2109f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210a18 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2109f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 210ad8 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210a20 │ │ │ │ b 2109f4 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ @@ -479870,45 +479870,45 @@ │ │ │ │ add r1, r1, #12 │ │ │ │ blx r3 │ │ │ │ ldr r4, [r5, #4] │ │ │ │ cmp r4, #0 │ │ │ │ beq 210b2c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210c34 │ │ │ │ ldr r4, [r5, #8] │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #4] │ │ │ │ beq 210b54 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210bf8 │ │ │ │ ldr r4, [r5, #44] @ 0x2c │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #8] │ │ │ │ beq 210b7c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210bb0 │ │ │ │ ldr r4, [r5, #12] │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #44] @ 0x2c │ │ │ │ beq 210ba4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210bd4 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r5, #12] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -479926,30 +479926,30 @@ │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 210b98 │ │ │ │ b 210ba4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210c70 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210b54 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210b54 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 210b54 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210ce0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210b2c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -479957,92 +479957,92 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 210b2c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210b54 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210c10 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210b54 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 210d90 │ │ │ │ cmp r3, #0 │ │ │ │ beq 210c18 │ │ │ │ b 210b54 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210b2c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210c4c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210b2c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 210d50 │ │ │ │ cmp r3, #0 │ │ │ │ beq 210c54 │ │ │ │ b 210b2c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210b2c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 210d44 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 210b2c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210b54 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 210cd4 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 210b54 │ │ │ │ @@ -480071,45 +480071,45 @@ │ │ │ │ ldr r1, [r4, #12] │ │ │ │ blx r5 │ │ │ │ ldr r5, [r4, #4] │ │ │ │ cmp r5, #0 │ │ │ │ beq 210e50 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210f60 │ │ │ │ ldr r5, [r4, #8] │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #4] │ │ │ │ beq 210e78 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210f24 │ │ │ │ ldr r5, [r4, #12] │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #8] │ │ │ │ beq 210ea8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210edc │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #12] │ │ │ │ ldr r5, [r4, #44] @ 0x2c │ │ │ │ cmp r5, #0 │ │ │ │ beq 210ed0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 210f00 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #44] @ 0x2c │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ @@ -480129,30 +480129,30 @@ │ │ │ │ blx r3 │ │ │ │ subs r0, r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 210ebc │ │ │ │ b 210ec8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210f9c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210e78 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210e78 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 210e78 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21100c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210e50 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -480160,92 +480160,92 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 210e50 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210e78 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210f3c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210e78 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 2110bc │ │ │ │ cmp r3, #0 │ │ │ │ beq 210f44 │ │ │ │ b 210e78 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210e50 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210f78 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210e50 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21107c │ │ │ │ cmp r3, #0 │ │ │ │ beq 210f80 │ │ │ │ b 210e50 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210e50 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 211070 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 210e50 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210e78 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 211000 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 210e78 │ │ │ │ @@ -480259,111 +480259,111 @@ │ │ │ │ mov r7, r1 │ │ │ │ cmp r5, r6 │ │ │ │ beq 211164 │ │ │ │ cmp r6, #0 │ │ │ │ beq 211140 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2111d4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 21115c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 211210 │ │ │ │ str r5, [r4, #1392] @ 0x570 │ │ │ │ ldr r6, [r7, #4] │ │ │ │ ldr r3, [r4, #1104] @ 0x450 │ │ │ │ cmp r6, #0 │ │ │ │ orr r3, r3, #1 │ │ │ │ str r3, [r4, #1104] @ 0x450 │ │ │ │ beq 21118c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 211198 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r7, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211294 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21118c │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21118c │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ b 21118c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2112e8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211140 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211140 │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ b 211140 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21115c │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21115c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21115c │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21115c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21115c │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 21115c │ │ │ │ ldr r4, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21118c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211358 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21118c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -480371,75 +480371,75 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 21118c │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211140 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2111ec │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211140 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 2113c4 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2111f4 │ │ │ │ b 211140 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21118c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2112c4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21118c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 211404 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2112cc │ │ │ │ b 21118c │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211140 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21134c │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 211140 │ │ │ │ @@ -480457,22 +480457,22 @@ │ │ │ │ cmp r7, r5 │ │ │ │ mov r6, r1 │ │ │ │ beq 21147c │ │ │ │ cmp r5, #0 │ │ │ │ beq 211458 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21152c │ │ │ │ cmp r7, #0 │ │ │ │ beq 211474 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 211568 │ │ │ │ str r7, [r4, #1824] @ 0x720 │ │ │ │ ldr r5, [r6, #4] │ │ │ │ ldr r3, [r4, #1464] @ 0x5b8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2114a0 │ │ │ │ @@ -480492,92 +480492,92 @@ │ │ │ │ strne r2, [r1, #2748] @ 0xabc │ │ │ │ orr r3, r3, #4096 @ 0x1000 │ │ │ │ cmp r5, #0 │ │ │ │ str r3, [r4, #1104] @ 0x450 │ │ │ │ beq 2114e4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2114f0 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r6, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2115ec │ │ │ │ cmp r0, #0 │ │ │ │ bne 2114e4 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2114e4 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 2114e4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211458 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211458 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 211458 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211474 │ │ │ │ ldr r5, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211474 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211474 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211474 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211474 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 211474 │ │ │ │ ldr r4, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2114e4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2116b0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2114e4 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -480585,75 +480585,75 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 2114e4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211458 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211544 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211458 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21171c │ │ │ │ cmp r3, #0 │ │ │ │ beq 21154c │ │ │ │ b 211458 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2114e4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21161c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2114e4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 21175c │ │ │ │ cmp r0, #0 │ │ │ │ beq 211624 │ │ │ │ b 2114e4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211458 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 2116a4 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 211458 │ │ │ │ @@ -480671,22 +480671,22 @@ │ │ │ │ cmp r6, r5 │ │ │ │ mov r7, r1 │ │ │ │ beq 211850 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2117b0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21185c │ │ │ │ cmp r6, #0 │ │ │ │ beq 21183c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2118d4 │ │ │ │ str r6, [r4, #1464] @ 0x5b8 │ │ │ │ ldr r5, [r7, #4] │ │ │ │ ldr r3, [r4, #1824] @ 0x720 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2117ec │ │ │ │ @@ -480703,15 +480703,15 @@ │ │ │ │ ldr r3, [r4, #1104] @ 0x450 │ │ │ │ cmp r5, #0 │ │ │ │ orr r3, r3, #64 @ 0x40 │ │ │ │ str r3, [r4, #1104] @ 0x450 │ │ │ │ beq 211830 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 211898 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r7, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ str r6, [r4, #1464] @ 0x5b8 │ │ │ │ ldr r5, [r7, #4] │ │ │ │ @@ -480719,84 +480719,84 @@ │ │ │ │ str r3, [r4, #1468] @ 0x5bc │ │ │ │ b 211808 │ │ │ │ cmp r5, #0 │ │ │ │ bne 2117d4 │ │ │ │ b 211844 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2119ac │ │ │ │ cmp r0, #0 │ │ │ │ bne 2117b0 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2117b0 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 2117b0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211958 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211830 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211830 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 211830 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2117cc │ │ │ │ ldr r5, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2117cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2117cc │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2117cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2117cc │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 2117cc │ │ │ │ ldr r4, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211830 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211a1c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211830 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -480804,75 +480804,75 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 211830 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2117b0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211874 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2117b0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 211a88 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21187c │ │ │ │ b 2117b0 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211830 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211988 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211830 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 211ac8 │ │ │ │ cmp r0, #0 │ │ │ │ beq 211990 │ │ │ │ b 211830 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2117b0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 211a10 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 2117b0 │ │ │ │ @@ -480909,15 +480909,15 @@ │ │ │ │ orr r3, r3, #524288 @ 0x80000 │ │ │ │ cmp r8, r5 │ │ │ │ str r3, [r4, #1104] @ 0x450 │ │ │ │ beq 211bc4 │ │ │ │ mov r7, #68 @ 0x44 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 211c8c │ │ │ │ cmp r8, #0 │ │ │ │ bne 211c24 │ │ │ │ ldr r2, [r4, #1104] @ 0x450 │ │ │ │ add r3, r4, r7, lsl #2 │ │ │ │ str r8, [r3, #1104] @ 0x450 │ │ │ │ @@ -480938,20 +480938,20 @@ │ │ │ │ bne 211b54 │ │ │ │ b 211b68 │ │ │ │ cmp r8, r5 │ │ │ │ bne 211b50 │ │ │ │ mov r5, r8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b90 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211cc8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b90 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -480961,41 +480961,41 @@ │ │ │ │ blx r3 │ │ │ │ b 211b90 │ │ │ │ cmp r8, #0 │ │ │ │ movne r7, #68 @ 0x44 │ │ │ │ beq 211b90 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b70 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211b70 │ │ │ │ ldr r5, [r8, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b70 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211b70 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 211b70 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211d1c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b68 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -481003,20 +481003,20 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 211b68 │ │ │ │ ldr r4, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b90 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211d8c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b90 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -481024,75 +481024,75 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 211b90 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b68 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211ca4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b68 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 211df8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 211cac │ │ │ │ b 211b68 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b90 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211cf8 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b90 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 211e38 │ │ │ │ cmp r0, #0 │ │ │ │ beq 211d00 │ │ │ │ b 211b90 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b68 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 211d80 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 211b68 │ │ │ │ @@ -481161,26 +481161,26 @@ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, #4 │ │ │ │ bl 2297cc │ │ │ │ ldr r3, [pc, #84] @ 211f98 │ │ │ │ add r7, r4, #92 @ 0x5c │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ str r5, [r4, #92] @ 0x5c │ │ │ │ ldr r0, [r4, #4] │ │ │ │ add r6, r4, #64 @ 0x40 │ │ │ │ bl 2296fc │ │ │ │ mov r0, r6 │ │ │ │ bl 1a7d90 │ │ │ │ add r4, r4, #16 │ │ │ │ b 211f74 │ │ │ │ bl 1a7c98 │ │ │ │ ldr r5, [r7] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r5, #0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ beq 211f70 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 1a7db4 │ │ │ │ @@ -481200,30 +481200,30 @@ │ │ │ │ mov r1, #4 │ │ │ │ ldr r9, [r5] │ │ │ │ bl 2297cc │ │ │ │ ldr r3, [pc, #160] @ 212080 │ │ │ │ add r8, r5, #92 @ 0x5c │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r4, #0 │ │ │ │ str r4, [r5, #92] @ 0x5c │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r4, #1 │ │ │ │ str r4, [r5, #8] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ add r6, r5, #64 @ 0x40 │ │ │ │ bl 2296fc │ │ │ │ mov r0, r6 │ │ │ │ bl 1a7d90 │ │ │ │ add r7, r5, #16 │ │ │ │ b 212020 │ │ │ │ bl 1a7c98 │ │ │ │ ldr r4, [r8] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r4, #0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ beq 21201c │ │ │ │ mov r0, r6 │ │ │ │ bl 1a7db4 │ │ │ │ ldr r0, [r5, #4] │ │ │ │ @@ -481287,21 +481287,21 @@ │ │ │ │ ldr r6, [r0, #68] @ 0x44 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ bl 229868 │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 21211c │ │ │ │ add r0, r6, #128 @ 0x80 │ │ │ │ bl 1a7d90 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r7, #1 │ │ │ │ str r7, [r6, #96] @ 0x60 │ │ │ │ add r0, r6, #104 @ 0x68 │ │ │ │ bl 1a7d90 │ │ │ │ str r7, [r6, #100] @ 0x64 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ str r5, [r6, #96] @ 0x60 │ │ │ │ b 21211c │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ @@ -481402,31 +481402,31 @@ │ │ │ │ str r6, [r0, #8] │ │ │ │ str sl, [r0, #16] │ │ │ │ strb fp, [r0, #20] │ │ │ │ str r3, [r0] │ │ │ │ beq 212318 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r8, [r5, #24] │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #28] │ │ │ │ beq 212338 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r4, [r5, #28] │ │ │ │ mov r3, #0 │ │ │ │ cmp r9, r3 │ │ │ │ str r3, [r5, #32] │ │ │ │ beq 212358 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r9, [r5, #32] │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r2, [r5, #72] @ 0x48 │ │ │ │ mov r9, r8 │ │ │ │ cmp r2, #0 │ │ │ │ mov r4, r8 │ │ │ │ @@ -481515,15 +481515,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r0, #4] │ │ │ │ str r3, [r0] │ │ │ │ beq 2124dc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r5, [r4, #8] │ │ │ │ str r7, [r4, #12] │ │ │ │ str r6, [r4, #16] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ str r6, [sp, #24] │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 20cc98 │ │ │ │ @@ -481566,15 +481566,15 @@ │ │ │ │ mov r5, r0 │ │ │ │ str r7, [r0, #4] │ │ │ │ str r8, [r0, #8] │ │ │ │ str r3, [r0] │ │ │ │ beq 2125a8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r4, [r5, #8] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ str r6, [r5, #12] │ │ │ │ str r3, [r5, #16] │ │ │ │ ldr r2, [pc, #140] @ 212648 │ │ │ │ ldr r3, [pc, #128] @ 212640 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -481667,15 +481667,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ cmp r6, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0, #4] │ │ │ │ beq 21273c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r6, [r4, #4] │ │ │ │ str r8, [r4, #8] │ │ │ │ str r7, [r4, #12] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ add r5, r0, #4096 @ 0x1000 │ │ │ │ ldr r4, [r5, #2420] @ 0x974 │ │ │ │ str r2, [r5, #2428] @ 0x97c │ │ │ │ @@ -481684,18 +481684,18 @@ │ │ │ │ beq 2127c8 │ │ │ │ cmp r1, #0 │ │ │ │ beq 21277c │ │ │ │ cmp r1, r4 │ │ │ │ beq 212790 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2127a4 │ │ │ │ ldr r3, [r5, #1104] @ 0x450 │ │ │ │ str r6, [r5, #2420] @ 0x974 │ │ │ │ orr r3, r3, #8192 @ 0x2000 │ │ │ │ str r3, [r5, #1104] @ 0x450 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -481708,15 +481708,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 212784 │ │ │ │ b 212790 │ │ │ │ cmp r1, #0 │ │ │ │ beq 212790 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 212790 │ │ │ │ @ instruction: 0xffffa9fc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #444] @ 2129b8 │ │ │ │ @@ -481750,15 +481750,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r5, [r0, #4] │ │ │ │ str r3, [r0] │ │ │ │ beq 212888 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r7, [r4, #4] │ │ │ │ str r8, [r4, #8] │ │ │ │ str r9, [r4, #12] │ │ │ │ ldr r2, [pc, #300] @ 2129c4 │ │ │ │ ldr r3, [pc, #288] @ 2129bc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -481791,19 +481791,19 @@ │ │ │ │ str r9, [r5, #2424] @ 0x978 │ │ │ │ beq 212994 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2129ac │ │ │ │ cmp r0, r4 │ │ │ │ beq 2129a4 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r6, r7 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 212954 │ │ │ │ ldr r3, [r5, #1104] @ 0x450 │ │ │ │ str r6, [r5, #2420] @ 0x974 │ │ │ │ orr r3, r3, #8192 @ 0x2000 │ │ │ │ str r3, [r5, #1104] @ 0x450 │ │ │ │ b 212890 │ │ │ │ @@ -481822,15 +481822,15 @@ │ │ │ │ str r6, [r5, #2424] @ 0x978 │ │ │ │ bne 21292c │ │ │ │ mov r6, #0 │ │ │ │ b 212940 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21298c │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r6, r7 │ │ │ │ b 212940 │ │ │ │ mov r6, r0 │ │ │ │ b 21292c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq sp, [pc, -ip]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -481853,36 +481853,36 @@ │ │ │ │ cmp r5, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0] │ │ │ │ beq 212a28 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 212ad0 │ │ │ │ str r5, [r4, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ add r4, r0, #4096 @ 0x1000 │ │ │ │ ldr r7, [r4, #1824] @ 0x720 │ │ │ │ ldr r8, [r4, #1468] @ 0x5bc │ │ │ │ cmp r1, r7 │ │ │ │ beq 212a80 │ │ │ │ cmp r7, #0 │ │ │ │ beq 212a60 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 212b54 │ │ │ │ cmp r5, #0 │ │ │ │ beq 212a7c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 212b90 │ │ │ │ str r5, [r4, #1824] @ 0x720 │ │ │ │ ldr r3, [r4, #1464] @ 0x5b8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 212aa4 │ │ │ │ ldr r3, [r4, #1824] @ 0x720 │ │ │ │ @@ -481900,102 +481900,102 @@ │ │ │ │ orr r3, r3, #4096 @ 0x1000 │ │ │ │ str r6, [r4, #1468] @ 0x5bc │ │ │ │ strne r2, [r1, #2748] @ 0xabc │ │ │ │ str r3, [r4, #1104] @ 0x450 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212a28 │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 212a28 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212a28 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 212a28 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212a28 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 212a28 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 212be4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 212a60 │ │ │ │ ldr r3, [r7, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 212a60 │ │ │ │ ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ b 212a60 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212a7c │ │ │ │ ldr r7, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 212a7c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212a7c │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 212a7c │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 212a60 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212b6c │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 212a60 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 212c50 │ │ │ │ cmp r0, #0 │ │ │ │ beq 212b74 │ │ │ │ b 212a60 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ @@ -482018,37 +482018,37 @@ │ │ │ │ cmp r5, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0] │ │ │ │ beq 212cbc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 212d70 │ │ │ │ str r5, [r4, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ add r4, r0, #4096 @ 0x1000 │ │ │ │ ldr r6, [r4, #1464] @ 0x5b8 │ │ │ │ ldr r7, [r4, #1468] @ 0x5bc │ │ │ │ cmp r1, r6 │ │ │ │ beq 212d5c │ │ │ │ cmp r6, #0 │ │ │ │ beq 212cf4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 212df4 │ │ │ │ cmp r5, #0 │ │ │ │ streq r5, [r4, #1464] @ 0x5b8 │ │ │ │ beq 212d64 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 212e30 │ │ │ │ str r5, [r4, #1464] @ 0x5b8 │ │ │ │ ldr r3, [r4, #1824] @ 0x720 │ │ │ │ cmp r3, #0 │ │ │ │ beq 212d30 │ │ │ │ ldr r3, [r3, #64] @ 0x40 │ │ │ │ @@ -482068,102 +482068,102 @@ │ │ │ │ cmp r1, #0 │ │ │ │ bne 212d18 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #1468] @ 0x5bc │ │ │ │ b 212d4c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212cbc │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 212cbc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212cbc │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 212cbc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212cbc │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 212cbc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 212e84 │ │ │ │ cmp r0, #0 │ │ │ │ bne 212cf4 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 212cf4 │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ b 212cf4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212d14 │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 212d14 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212d14 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 212d14 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 212cf4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212e0c │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 212cf4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 212ef0 │ │ │ │ cmp r0, #0 │ │ │ │ beq 212e14 │ │ │ │ b 212cf4 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ @@ -482337,47 +482337,47 @@ │ │ │ │ cmp r4, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r5, r0 │ │ │ │ str r3, [r0] │ │ │ │ beq 2131b8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2131c4 │ │ │ │ str r4, [r5, #4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ b 210770 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2131b8 │ │ │ │ ldr r6, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2131b8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2131b8 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2131b8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2131b8 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 2131b8 │ │ │ │ @ instruction: 0xffffd81c │ │ │ │ @@ -482529,15 +482529,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0] │ │ │ │ str r6, [r0, #4] │ │ │ │ beq 2134b8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 213578 │ │ │ │ str r5, [r4, #8] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r1, #0 │ │ │ │ add r4, r0, #4096 @ 0x1000 │ │ │ │ bne 213528 │ │ │ │ @@ -482569,90 +482569,90 @@ │ │ │ │ ldr r7, [r3, #1104] @ 0x450 │ │ │ │ cmp r2, r7 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r7, #0 │ │ │ │ beq 213558 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 213670 │ │ │ │ cmp r5, #0 │ │ │ │ bne 213608 │ │ │ │ ldr r3, [r4, #1104] @ 0x450 │ │ │ │ add r6, r4, r6, lsl #2 │ │ │ │ orr r3, r3, #1 │ │ │ │ str r5, [r6, #1104] @ 0x450 │ │ │ │ str r3, [r4, #1104] @ 0x450 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2134b8 │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2134b8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2134b8 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2134b8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2134b8 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 2134b8 │ │ │ │ cmp r5, #0 │ │ │ │ movne r6, #68 @ 0x44 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 213560 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213560 │ │ │ │ ldr r7, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 213560 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213560 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 213560 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2136b8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 213558 │ │ │ │ ldr r3, [r7, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -482663,32 +482663,32 @@ │ │ │ │ b 213558 │ │ │ │ cmp r5, r7 │ │ │ │ bne 213520 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 213558 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213688 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 213558 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 213724 │ │ │ │ cmp r0, #0 │ │ │ │ beq 213690 │ │ │ │ b 213558 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ @@ -482711,132 +482711,132 @@ │ │ │ │ cmp r5, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0] │ │ │ │ beq 213790 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2137f4 │ │ │ │ str r5, [r4, #4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ add r4, r0, #4096 @ 0x1000 │ │ │ │ ldr r6, [r4, #1392] @ 0x570 │ │ │ │ cmp r1, r6 │ │ │ │ beq 2137e4 │ │ │ │ cmp r6, #0 │ │ │ │ beq 2137c4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 213878 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2137e0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2138b4 │ │ │ │ str r5, [r4, #1392] @ 0x570 │ │ │ │ ldr r3, [r4, #1104] @ 0x450 │ │ │ │ orr r3, r3, #1 │ │ │ │ str r3, [r4, #1104] @ 0x450 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213790 │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 213790 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213790 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 213790 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213790 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 213790 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 213908 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2137c4 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2137c4 │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ b 2137c4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2137e0 │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2137e0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2137e0 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 2137e0 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2137c4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213890 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2137c4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 213974 │ │ │ │ cmp r0, #0 │ │ │ │ beq 213898 │ │ │ │ b 2137c4 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ @@ -483193,23 +483193,23 @@ │ │ │ │ mov r2, #0 │ │ │ │ str r2, [r7, #32] │ │ │ │ ldr r4, [r6, #8] │ │ │ │ cmp r4, r2 │ │ │ │ beq 213f10 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r2, #0 │ │ │ │ cmp r5, #0 │ │ │ │ str r4, [r7, #32] │ │ │ │ str r2, [r7, #36] @ 0x24 │ │ │ │ beq 213f34 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r5, [r7, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ str r9, [r7, #40] @ 0x28 │ │ │ │ str r8, [r7, #44] @ 0x2c │ │ │ │ str r3, [r7, #48] @ 0x30 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @@ -483265,34 +483265,34 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r0 │ │ │ │ str r2, [r0] │ │ │ │ beq 21403c │ │ │ │ add r0, r3, #12 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ ldr r3, [sp] │ │ │ │ cmp r0, #0 │ │ │ │ beq 2140fc │ │ │ │ cmp fp, #0 │ │ │ │ str r3, [r4, #4] │ │ │ │ beq 21405c │ │ │ │ mov r1, #1 │ │ │ │ add r0, fp, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2141b0 │ │ │ │ mov r3, #0 │ │ │ │ cmp r7, #0 │ │ │ │ str fp, [r4, #8] │ │ │ │ str r3, [r4, #12] │ │ │ │ beq 214080 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r7, [r4, #12] │ │ │ │ cmp r6, #0 │ │ │ │ str sl, [r4, #16] │ │ │ │ beq 2140a8 │ │ │ │ mov lr, r6 │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ add r6, r4, #24 │ │ │ │ @@ -483303,15 +483303,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ cmp r8, #0 │ │ │ │ str r6, [r4, #20] │ │ │ │ str r3, [r4, #44] @ 0x2c │ │ │ │ beq 2140cc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r8, [r4, #44] @ 0x2c │ │ │ │ cmp r5, #0 │ │ │ │ addne r3, r4, #56 @ 0x38 │ │ │ │ movne ip, r3 │ │ │ │ strne r3, [r4, #52] @ 0x34 │ │ │ │ ldmne r5!, {r0, r1, r2, r3} │ │ │ │ str r9, [r4, #48] @ 0x30 │ │ │ │ @@ -483319,89 +483319,89 @@ │ │ │ │ ldrne r3, [r5] │ │ │ │ strne r3, [ip] │ │ │ │ streq r5, [r4, #52] @ 0x34 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r0, r3, #16 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp] │ │ │ │ ldrb r2, [r3, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 21403c │ │ │ │ ldr r2, [r3, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #12 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r2, [sp] │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ ldm sp, {r2, r3} │ │ │ │ cmp r0, #0 │ │ │ │ bne 21403c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r2, [sp] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldrb r1, [r2, #20] │ │ │ │ cmp r1, #0 │ │ │ │ beq 21403c │ │ │ │ ldr r2, [r2, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #12 │ │ │ │ str r2, [sp] │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ ldm sp, {r2, r3} │ │ │ │ cmp r0, #0 │ │ │ │ bne 21403c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r2, [sp] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldrb r1, [r2, #20] │ │ │ │ cmp r1, #0 │ │ │ │ beq 21403c │ │ │ │ ldr r0, [r2, #24] │ │ │ │ str r3, [sp] │ │ │ │ bl 20c1a0 │ │ │ │ ldr r3, [sp] │ │ │ │ b 21403c │ │ │ │ mov r1, #1 │ │ │ │ add r0, fp, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [fp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21405c │ │ │ │ ldr r3, [fp, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r3, #12 │ │ │ │ str r3, [sp] │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ ldr r3, [sp] │ │ │ │ cmp r0, #0 │ │ │ │ bne 21405c │ │ │ │ add r0, r3, #16 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp] │ │ │ │ ldrb r2, [r3, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 21405c │ │ │ │ ldr r3, [r3, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r3, #12 │ │ │ │ str r3, [sp] │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ ldr r3, [sp] │ │ │ │ cmp r0, #0 │ │ │ │ bne 21405c │ │ │ │ add r0, r3, #16 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp] │ │ │ │ ldrb r2, [r3, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 21405c │ │ │ │ ldr r0, [r3, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 21405c │ │ │ │ @@ -483430,23 +483430,23 @@ │ │ │ │ cmp r7, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r5, r0 │ │ │ │ str r3, [r0] │ │ │ │ beq 2142cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 214438 │ │ │ │ cmp r4, #0 │ │ │ │ str r7, [r5, #4] │ │ │ │ beq 2142ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2143b4 │ │ │ │ add r1, r6, #4 │ │ │ │ mov r2, #160 @ 0xa0 │ │ │ │ add r0, r5, #16 │ │ │ │ str r4, [r5, #8] │ │ │ │ bl 3a9ac │ │ │ │ @@ -483455,110 +483455,110 @@ │ │ │ │ ldr r7, [r6, #32] │ │ │ │ str r3, [r5, #12] │ │ │ │ cmp r7, r3 │ │ │ │ ldreq r6, [r6] │ │ │ │ beq 214398 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r4, [r5, #12] │ │ │ │ str r7, [r5, #44] @ 0x2c │ │ │ │ cmp r4, #0 │ │ │ │ ldr r6, [r6] │ │ │ │ beq 214398 │ │ │ │ cmp r6, #0 │ │ │ │ beq 214358 │ │ │ │ cmp r6, r4 │ │ │ │ beq 214390 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ b 214384 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 214390 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 214364 │ │ │ │ str r6, [r5, #12] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r6, #0 │ │ │ │ beq 214390 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r6, [r5, #12] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2142ec │ │ │ │ ldr r7, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2142ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2142ec │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2142ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2142ec │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 2142ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2142cc │ │ │ │ ldr r8, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2142cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2142cc │ │ │ │ ldr r8, [r8, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2142cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2142cc │ │ │ │ ldr r0, [r8, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 2142cc │ │ │ │ @ instruction: 0xffffc834 │ │ │ │ @@ -483589,15 +483589,15 @@ │ │ │ │ cmp r5, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0] │ │ │ │ beq 214548 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 214624 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ str r3, [r4, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [r4, #20] │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ @@ -483649,39 +483649,39 @@ │ │ │ │ mov r3, r7 │ │ │ │ ldr r1, [r5, #180] @ 0xb4 │ │ │ │ ldr r4, [r0, #392] @ 0x188 │ │ │ │ blx r4 │ │ │ │ b 214564 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 214548 │ │ │ │ ldr r8, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 214548 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 214548 │ │ │ │ ldr r8, [r8, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 214548 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 214548 │ │ │ │ ldr r0, [r8, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 214548 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -483713,25 +483713,25 @@ │ │ │ │ cmp fp, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0] │ │ │ │ beq 214738 │ │ │ │ mov r1, #1 │ │ │ │ add r0, fp, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2147a4 │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, #0 │ │ │ │ str fp, [r4, #4] │ │ │ │ str r3, [r4, #8] │ │ │ │ beq 21475c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r5, [r4, #8] │ │ │ │ str r6, [r4, #12] │ │ │ │ str sl, [r4, #16] │ │ │ │ str r9, [r4, #20] │ │ │ │ str r8, [r4, #24] │ │ │ │ str r7, [r4, #28] │ │ │ │ add sp, sp, #12 │ │ │ │ @@ -483742,47 +483742,47 @@ │ │ │ │ str r8, [sp, #56] @ 0x38 │ │ │ │ ldr r0, [r0, #1420] @ 0x58c │ │ │ │ str r9, [sp, #52] @ 0x34 │ │ │ │ ldrh r2, [r5, #74] @ 0x4a │ │ │ │ str sl, [sp, #48] @ 0x30 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 838cf0 │ │ │ │ + b 838d38 │ │ │ │ mov r1, #1 │ │ │ │ add r0, fp, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [fp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 214738 │ │ │ │ ldr r3, [fp, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r3, #12 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r0, #0 │ │ │ │ bne 214738 │ │ │ │ add r0, r3, #16 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldrb r2, [r3, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 214738 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r3, #12 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r0, #0 │ │ │ │ bne 214738 │ │ │ │ add r0, r3, #16 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldrb r2, [r3, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 214738 │ │ │ │ ldr r0, [r3, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 214738 │ │ │ │ @@ -483813,72 +483813,72 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx ip │ │ │ │ ldr r4, [r0, #68] @ 0x44 │ │ │ │ mov fp, r1 │ │ │ │ mov r0, fp │ │ │ │ mov r1, #1 │ │ │ │ mov r6, r2 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, #32 │ │ │ │ bl 2297cc │ │ │ │ ldr r3, [pc, #232] @ 2149bc │ │ │ │ cmp r6, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r0 │ │ │ │ str fp, [r0, #4] │ │ │ │ str r3, [r0] │ │ │ │ beq 2148fc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 214938 │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, #0 │ │ │ │ str r6, [r4, #8] │ │ │ │ str r3, [r4, #12] │ │ │ │ beq 214920 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r5, [r4, #12] │ │ │ │ str sl, [r4, #16] │ │ │ │ str r9, [r4, #20] │ │ │ │ str r8, [r4, #24] │ │ │ │ str r7, [r4, #28] │ │ │ │ add sp, sp, #4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2148fc │ │ │ │ ldr fp, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, fp, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2148fc │ │ │ │ mov r1, #1 │ │ │ │ add r0, fp, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [fp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2148fc │ │ │ │ ldr fp, [fp, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, fp, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2148fc │ │ │ │ mov r1, #1 │ │ │ │ add r0, fp, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [fp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2148fc │ │ │ │ ldr r0, [fp, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 2148fc │ │ │ │ @ instruction: 0xffffbb10 │ │ │ │ @@ -483902,39 +483902,39 @@ │ │ │ │ ldr r5, [sp, #80] @ 0x50 │ │ │ │ str r2, [sp, #8] │ │ │ │ beq 214af8 │ │ │ │ ldr r4, [r0, #68] @ 0x44 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, #84 @ 0x54 │ │ │ │ bl 2297cc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r8, #0 │ │ │ │ str r3, [r0, #4] │ │ │ │ ldr r3, [pc, #380] @ 214bc0 │ │ │ │ mov r4, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0] │ │ │ │ beq 214a64 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 214b24 │ │ │ │ mov r3, #0 │ │ │ │ cmp r6, #0 │ │ │ │ str r8, [r4, #8] │ │ │ │ str r3, [r4, #12] │ │ │ │ beq 214a88 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r6, [r4, #12] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r7, #0 │ │ │ │ str r3, [r4, #16] │ │ │ │ beq 214ab4 │ │ │ │ mov lr, r7 │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ @@ -483969,44 +483969,44 @@ │ │ │ │ str sl, [sp, #60] @ 0x3c │ │ │ │ str fp, [sp, #56] @ 0x38 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 20bfc0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 214a64 │ │ │ │ ldr r3, [r8, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r3, #12 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ bne 214a64 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r3, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldrb r1, [r3, #20] │ │ │ │ cmp r1, #0 │ │ │ │ beq 214a64 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r3, #12 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ bne 214a64 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r3, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldrb r1, [r3, #20] │ │ │ │ cmp r1, #0 │ │ │ │ beq 214a64 │ │ │ │ ldr r0, [r3, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 214a64 │ │ │ │ @@ -484071,15 +484071,15 @@ │ │ │ │ str r2, [r5, #76] @ 0x4c │ │ │ │ bl 2296fc │ │ │ │ mov r0, r6 │ │ │ │ bl 1a7d90 │ │ │ │ b 214cc0 │ │ │ │ bl 1a7c98 │ │ │ │ ldr r4, [r7] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r4, #0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ beq 214cbc │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 1a7db4 │ │ │ │ @@ -484099,15 +484099,15 @@ │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ mov r1, r2 │ │ │ │ bx r3 │ │ │ │ ldr r6, [r3, #68] @ 0x44 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r0, [r6, #4] │ │ │ │ mov r1, #12 │ │ │ │ bl 2297cc │ │ │ │ ldr r3, [pc, #12] @ 214d58 │ │ │ │ add r3, pc, r3 │ │ │ │ stm r0, {r3, r5} │ │ │ │ str r4, [r0, #8] │ │ │ │ @@ -484128,15 +484128,15 @@ │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ mov r1, r2 │ │ │ │ bx r3 │ │ │ │ ldr r6, [r3, #68] @ 0x44 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r0, [r6, #4] │ │ │ │ mov r1, #12 │ │ │ │ bl 2297cc │ │ │ │ ldr r3, [pc, #12] @ 214dcc │ │ │ │ add r3, pc, r3 │ │ │ │ stm r0, {r3, r5} │ │ │ │ str r4, [r0, #8] │ │ │ │ @@ -484170,15 +484170,15 @@ │ │ │ │ ldr r3, [r4, #100] @ 0x64 │ │ │ │ cmp r3, #0 │ │ │ │ bne 214e7c │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r5, r3 │ │ │ │ ldr r8, [r2] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r8, #0 │ │ │ │ beq 214df8 │ │ │ │ cmp r5, #0 │ │ │ │ beq 214e70 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ cmp r3, #0 │ │ │ │ bne 214e9c │ │ │ │ @@ -484417,84 +484417,84 @@ │ │ │ │ mov r2, #42 @ 0x2a │ │ │ │ mov r1, #255 @ 0xff │ │ │ │ str r3, [r6, #576] @ 0x240 │ │ │ │ bl 3b570 │ │ │ │ str r5, [r4, #1448] @ 0x5a8 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - sbceq r5, r3, r8, lsr #6 │ │ │ │ - sbceq r5, r3, r4, lsl #5 │ │ │ │ - strheq r5, [r3], #20 │ │ │ │ + sbceq r5, r3, r8, ror #6 │ │ │ │ + sbceq r5, r3, r4, asr #5 │ │ │ │ + strdeq r5, [r3], #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r8, #0 │ │ │ │ mov r6, r0 │ │ │ │ add r4, r0, #532 @ 0x214 │ │ │ │ add r7, r0, #548 @ 0x224 │ │ │ │ ldr r5, [r4, #4]! │ │ │ │ cmp r5, #0 │ │ │ │ beq 21527c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 215618 │ │ │ │ str r8, [r4] │ │ │ │ cmp r7, r4 │ │ │ │ bne 215258 │ │ │ │ ldr r4, [r6, #552] @ 0x228 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2152ac │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 215654 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #552] @ 0x228 │ │ │ │ ldr r4, [r6, #588] @ 0x24c │ │ │ │ cmp r4, #0 │ │ │ │ beq 2152d4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 215690 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #588] @ 0x24c │ │ │ │ ldr r4, [r6, #608] @ 0x260 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2152fc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2156cc │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #608] @ 0x260 │ │ │ │ ldr r4, [r6, #936] @ 0x3a8 │ │ │ │ cmp r4, #0 │ │ │ │ beq 215324 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 215708 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #936] @ 0x3a8 │ │ │ │ add r7, r6, #1056 @ 0x420 │ │ │ │ add r5, r6, #940 @ 0x3ac │ │ │ │ add r7, r7, #12 │ │ │ │ mov r8, #0 │ │ │ │ b 215358 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2153b8 │ │ │ │ str r8, [r5] │ │ │ │ cmp r7, r5 │ │ │ │ beq 215464 │ │ │ │ ldr r4, [r5, #4]! │ │ │ │ cmp r4, #0 │ │ │ │ @@ -484518,15 +484518,15 @@ │ │ │ │ str r3, [r4, #252] @ 0xfc │ │ │ │ ldr r4, [r5] │ │ │ │ cmp r4, #0 │ │ │ │ bne 215338 │ │ │ │ b 215350 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2153f4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21534c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -484534,32 +484534,32 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 21534c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21534c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2153d0 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21534c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 215974 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2153d8 │ │ │ │ b 21534c │ │ │ │ @@ -484571,28 +484571,28 @@ │ │ │ │ lsl r3, r3, #16 │ │ │ │ asr r3, r3, #16 │ │ │ │ cmp r3, #0 │ │ │ │ strh r3, [r4, #196] @ 0xc4 │ │ │ │ beq 2155e0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 215784 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #940] @ 0x3ac │ │ │ │ add r5, r6, #2640 @ 0xa50 │ │ │ │ add r6, r6, #2720 @ 0xaa0 │ │ │ │ add r5, r5, #8 │ │ │ │ add r6, r6, #12 │ │ │ │ mov r7, #0 │ │ │ │ b 2154e0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 215534 │ │ │ │ str r7, [r5] │ │ │ │ cmp r5, r6 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r4, [r5, #4]! │ │ │ │ cmp r4, #0 │ │ │ │ @@ -484613,15 +484613,15 @@ │ │ │ │ str r3, [r4, #176] @ 0xb0 │ │ │ │ ldr r4, [r5] │ │ │ │ cmp r4, #0 │ │ │ │ bne 2154c0 │ │ │ │ b 2154d8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215570 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2154d4 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -484629,32 +484629,32 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 2154d4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2154d4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21554c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2154d4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 2159e8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 215554 │ │ │ │ b 2154d4 │ │ │ │ @@ -484670,75 +484670,75 @@ │ │ │ │ str r3, [r4, #252] @ 0xfc │ │ │ │ ldr r4, [r6, #940] @ 0x3ac │ │ │ │ cmp r4, #0 │ │ │ │ bne 21548c │ │ │ │ b 2154a8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215744 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215278 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215278 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 215278 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215934 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2152a4 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2152a4 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 2152a4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2158b4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2152cc │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2152cc │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 2152cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2158f4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2152f4 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2152f4 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 2152f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215874 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21531c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -484746,30 +484746,30 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 21531c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215278 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 2157c0 │ │ │ │ cmp r3, #0 │ │ │ │ beq 215638 │ │ │ │ b 215278 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215834 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2154a0 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -484777,251 +484777,251 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 2154a0 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215278 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 215778 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215278 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 215778 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 215278 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2154a0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 215a9c │ │ │ │ cmp r3, #0 │ │ │ │ beq 2157a4 │ │ │ │ b 2154a0 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21531c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 215b1c │ │ │ │ cmp r3, #0 │ │ │ │ beq 215728 │ │ │ │ b 21531c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2152cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 215adc │ │ │ │ cmp r3, #0 │ │ │ │ beq 2156b0 │ │ │ │ b 2152cc │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2152f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 215b5c │ │ │ │ cmp r3, #0 │ │ │ │ beq 2156ec │ │ │ │ b 2152f4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2152a4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 215a5c │ │ │ │ cmp r3, #0 │ │ │ │ beq 215674 │ │ │ │ b 2152a4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21534c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 215458 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21534c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 215458 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 21534c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2154d4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 2155d4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2154d4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 2155d4 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 2154d4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2152a4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 215968 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 2152a4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2154a0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 215868 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 2154a0 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2152cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 2158e8 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 2152cc │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21531c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 2158a8 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 21531c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2152f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 215928 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 2152f4 │ │ │ │ @@ -485090,56 +485090,56 @@ │ │ │ │ add r5, r7, #28 │ │ │ │ add r7, r7, #44 @ 0x2c │ │ │ │ ldr r6, [r5, #4]! │ │ │ │ cmp r6, #0 │ │ │ │ beq 215cc0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 215fa4 │ │ │ │ str r4, [r5] │ │ │ │ cmp r7, r5 │ │ │ │ bne 215c9c │ │ │ │ ldr r4, [r9, #1392] @ 0x570 │ │ │ │ cmp r4, #0 │ │ │ │ beq 215cf0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21601c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r9, #1392] @ 0x570 │ │ │ │ ldr r4, [r9, #1464] @ 0x5b8 │ │ │ │ cmp r4, #0 │ │ │ │ beq 215d18 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 215fe0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r9, #1464] @ 0x5b8 │ │ │ │ ldr r4, [r9, #1492] @ 0x5d4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 215d40 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 216058 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r9, #1492] @ 0x5d4 │ │ │ │ ldr r4, [r9, #1824] @ 0x720 │ │ │ │ cmp r4, #0 │ │ │ │ beq 215d68 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 216094 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r9, #1824] @ 0x720 │ │ │ │ add r5, sl, #5888 @ 0x1700 │ │ │ │ add r6, sl, #6272 @ 0x1880 │ │ │ │ add r5, r5, #36 @ 0x24 │ │ │ │ @@ -485154,15 +485154,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 215d80 │ │ │ │ ldr r4, [r5, #8] │ │ │ │ cmp r4, #0 │ │ │ │ beq 215d80 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d80 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -485174,15 +485174,15 @@ │ │ │ │ cmp r6, r5 │ │ │ │ bne 215d90 │ │ │ │ ldr r4, [r9, #2420] @ 0x974 │ │ │ │ cmp r4, #0 │ │ │ │ beq 215e2c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215e2c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -485192,53 +485192,53 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r9, #2420] @ 0x974 │ │ │ │ ldr r4, [r8, #2916] @ 0xb64 │ │ │ │ cmp r4, r3 │ │ │ │ beq 215e54 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 215f5c │ │ │ │ ldr r4, [r8, #2996] @ 0xbb4 │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r8, #2916] @ 0xb64 │ │ │ │ beq 215e7c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 215f80 │ │ │ │ add sl, sl, #7488 @ 0x1d40 │ │ │ │ mov r6, #0 │ │ │ │ add sl, sl, #36 @ 0x24 │ │ │ │ add r7, r8, #4 │ │ │ │ str r6, [r8, #2996] @ 0xbb4 │ │ │ │ b 215f0c │ │ │ │ ldr r4, [sl, #20] │ │ │ │ str r6, [sl, #16] │ │ │ │ cmp r4, #0 │ │ │ │ beq 215ec8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215ec8 │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ ldr r4, [sl, #24] │ │ │ │ str r6, [sl, #20] │ │ │ │ cmp r4, #0 │ │ │ │ beq 215efc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215efc │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ str r6, [sl, #24] │ │ │ │ @@ -485247,15 +485247,15 @@ │ │ │ │ beq 215f54 │ │ │ │ ldr r4, [sl, #16] │ │ │ │ str r6, [sl] │ │ │ │ cmp r4, #0 │ │ │ │ beq 215e94 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215e94 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -485281,75 +485281,75 @@ │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 215e70 │ │ │ │ b 215e7c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2160d0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215cbc │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215cbc │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ b 215cbc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2161d0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d10 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215d10 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 215d10 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 216190 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215ce8 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215ce8 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 215ce8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 216150 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d38 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215d38 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 215d38 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 216110 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d60 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -485357,177 +485357,177 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 215d60 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215cbc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 216210 │ │ │ │ cmp r3, #0 │ │ │ │ beq 215fc4 │ │ │ │ b 215cbc │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d60 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 216304 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2160b4 │ │ │ │ b 215d60 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d38 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 216284 │ │ │ │ cmp r3, #0 │ │ │ │ beq 216078 │ │ │ │ b 215d38 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215ce8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 2162c4 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21603c │ │ │ │ b 215ce8 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d10 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 216344 │ │ │ │ cmp r3, #0 │ │ │ │ beq 216000 │ │ │ │ b 215d10 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215cbc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 216104 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215cbc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 216104 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 215cbc │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d38 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 216184 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 215d38 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215ce8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 2161c4 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 215ce8 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d60 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 216144 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 215d60 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d10 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 216204 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff78 │ │ │ │ b 215d10 │ │ │ │ @@ -485685,15 +485685,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ blx r5 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ cmp r5, #0 │ │ │ │ beq 216610 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21687c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ add fp, fp, #65536 @ 0x10000 │ │ │ │ str r6, [sp] │ │ │ │ @@ -485704,15 +485704,15 @@ │ │ │ │ str fp, [sp, #32] │ │ │ │ blx r5 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ cmp r5, #0 │ │ │ │ beq 216654 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21689c │ │ │ │ mov r3, #0 │ │ │ │ ldr ip, [r4, #596] @ 0x254 │ │ │ │ mov r0, #32768 @ 0x8000 │ │ │ │ str r6, [sp] │ │ │ │ mov r2, #2 │ │ │ │ @@ -485725,15 +485725,15 @@ │ │ │ │ str ip, [sp, #32] │ │ │ │ blx r5 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ cmp r5, #0 │ │ │ │ beq 2166a8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2168bc │ │ │ │ mov r3, #0 │ │ │ │ ldr ip, [r4, #600] @ 0x258 │ │ │ │ mov r0, #8192 @ 0x2000 │ │ │ │ str r6, [sp] │ │ │ │ mov r2, #3 │ │ │ │ @@ -485746,15 +485746,15 @@ │ │ │ │ str ip, [sp, #32] │ │ │ │ blx r5 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ cmp r5, #0 │ │ │ │ beq 2166fc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21683c │ │ │ │ ldr r0, [r4, #564] @ 0x234 │ │ │ │ bl 3a604 <__aeabi_ui2f@plt> │ │ │ │ mov r1, #1056964608 @ 0x3f000000 │ │ │ │ bl 3bbb8 <__aeabi_fmul@plt> │ │ │ │ mov r8, #0 │ │ │ │ @@ -485815,15 +485815,15 @@ │ │ │ │ str r5, [sp, #32] │ │ │ │ blx r4 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ cmp r4, r5 │ │ │ │ beq 216810 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21685c │ │ │ │ ldr r2, [pc, #220] @ 2168f4 │ │ │ │ ldr r3, [pc, #212] @ 2168f0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -486003,15 +486003,15 @@ │ │ │ │ ldr r0, [pc, #24] @ 216af8 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r4, #0 │ │ │ │ b 216a64 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r3, r3, r8, lsl #7 │ │ │ │ + sbceq r3, r3, r8, asr #7 │ │ │ │ smlawbeq pc, r4, r8, ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r5, r0 │ │ │ │ add r0, r0, #9600 @ 0x2580 │ │ │ │ @@ -486712,15 +486712,15 @@ │ │ │ │ cmp r4, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r0 │ │ │ │ str r3, [r0] │ │ │ │ beq 217614 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 217678 │ │ │ │ ldr r3, [r6] │ │ │ │ str r4, [r7, #4] │ │ │ │ b 2170b4 │ │ │ │ ldr r1, [r6, #164] @ 0xa4 │ │ │ │ mov r0, r5 │ │ │ │ @@ -486742,27 +486742,27 @@ │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 210770 │ │ │ │ ldr r3, [r6] │ │ │ │ b 2170b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 217614 │ │ │ │ ldr r8, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 217614 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 217614 │ │ │ │ ldr r0, [r8, #24] │ │ │ │ bl 20c1a0 │ │ │ │ b 217614 │ │ │ │ @ instruction: 0xffff46d8 │ │ │ │ @@ -487592,15 +487592,15 @@ │ │ │ │ b 2182e8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ nop @ (mov r0, r0) │ │ │ │ blcc fe8cabc0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ strdeq r7, [pc, -r8]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strdeq r3, [r3], #108 @ 0x6c │ │ │ │ + sbceq r3, r3, ip, lsr r7 │ │ │ │ @ instruction: 0x012f7d08 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ ldr r3, [pc, #100] @ 218440 │ │ │ │ sub r1, r1, #6 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #6 │ │ │ │ bhi 218438 │ │ │ │ @@ -487622,15 +487622,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ movne r0, #0 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ 218444 │ │ │ │ bx lr │ │ │ │ - ldrdeq r3, [r3], #83 @ 0x53 │ │ │ │ + sbceq r3, r3, r3, lsl r6 │ │ │ │ ldmdahi r6!, {r1, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #312] @ 218598 │ │ │ │ ldr r6, [r1, #16] │ │ │ │ @@ -487708,15 +487708,15 @@ │ │ │ │ mov r7, #11 │ │ │ │ b 218520 │ │ │ │ ldrb r3, [ip, #45] @ 0x2d │ │ │ │ cmp r3, #0 │ │ │ │ beq 218498 │ │ │ │ mov r7, #3 │ │ │ │ b 218510 │ │ │ │ - sbceq r3, r3, r2, asr r5 │ │ │ │ + smulleq r3, r3, r2, r5 @ │ │ │ │ andeq r0, r0, r7, asr r1 │ │ │ │ andhi r0, r7, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r7, r2 │ │ │ │ @@ -487824,27 +487824,27 @@ │ │ │ │ ldr r5, [r4, #44] @ 0x2c │ │ │ │ cmp r5, #0 │ │ │ │ beq 2188b8 │ │ │ │ cmp r6, r5 │ │ │ │ beq 2187a4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ b 218798 │ │ │ │ ldr r0, [r5, #96] @ 0x60 │ │ │ │ mov r1, r5 │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 2187a4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 218778 │ │ │ │ str r6, [r4, #44] @ 0x2c │ │ │ │ cmp r7, #0 │ │ │ │ bne 2187dc │ │ │ │ ldr r2, [sp, #32] │ │ │ │ mov r3, #0 │ │ │ │ @@ -487858,15 +487858,15 @@ │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldrb r3, [r4, #140] @ 0x8c │ │ │ │ cmp r3, #0 │ │ │ │ beq 218894 │ │ │ │ add r5, r4, #64 @ 0x40 │ │ │ │ mov r0, r5 │ │ │ │ - bl 83a2a4 │ │ │ │ + bl 83a2ec │ │ │ │ mov r1, #4 │ │ │ │ str r1, [sp] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #172] @ 0xac │ │ │ │ rsbs r2, r0, #0 │ │ │ │ str r0, [r4, #168] @ 0xa8 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ @@ -487910,15 +487910,15 @@ │ │ │ │ bl 1b1acc │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [r4, #44] @ 0x2c │ │ │ │ bne 2187b0 │ │ │ │ b 21888c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r6, [r4, #44] @ 0x2c │ │ │ │ b 2187a8 │ │ │ │ bl 1b2ea0 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ add r3, r0, #11456 @ 0x2cc0 │ │ │ │ b 218860 │ │ │ │ ldmdahi r6!, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ @@ -487929,15 +487929,15 @@ │ │ │ │ ldr r4, [r0, #44] @ 0x2c │ │ │ │ sub sp, sp, #12 │ │ │ │ cmp r4, #0 │ │ │ │ mov r5, r0 │ │ │ │ beq 218918 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 218954 │ │ │ │ ldr r0, [r5, #28] │ │ │ │ mov r3, #0 │ │ │ │ cmp r0, r3 │ │ │ │ str r3, [r5, #44] @ 0x2c │ │ │ │ beq 218944 │ │ │ │ @@ -487990,38 +487990,38 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 2189f8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 218a90 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -488029,20 +488029,20 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ bx r3 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 218a6c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 218a40 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -488053,111 +488053,111 @@ │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ cmp r5, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r4, r1 │ │ │ │ beq 218b08 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 218b2c │ │ │ │ cmp r4, #0 │ │ │ │ beq 218b24 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 218b68 │ │ │ │ str r4, [r6] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 218bec │ │ │ │ cmp r0, #0 │ │ │ │ bne 218b08 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 218b08 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 218b08 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 218b24 │ │ │ │ ldr r5, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 218b24 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 218b24 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 218b24 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 218b24 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 2189e4 │ │ │ │ b 218b24 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 218b08 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 218b44 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 218b08 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 218c5c │ │ │ │ cmp r3, #0 │ │ │ │ beq 218b4c │ │ │ │ b 218b08 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 218b08 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 218c50 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 218a2c │ │ │ │ b 218b08 │ │ │ │ @@ -488885,22 +488885,22 @@ │ │ │ │ add r5, r5, #4 │ │ │ │ beq 219838 │ │ │ │ b 219950 │ │ │ │ cmp r7, #0 │ │ │ │ beq 219808 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 219860 │ │ │ │ cmp r4, #0 │ │ │ │ beq 219824 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21989c │ │ │ │ cmp r6, fp │ │ │ │ str r4, [r5] │ │ │ │ beq 219848 │ │ │ │ ldr r4, [fp, #4]! │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ @@ -488912,88 +488912,88 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #32505856 @ 0x1f00000 │ │ │ │ bne 219a44 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 219c84 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219808 │ │ │ │ ldr r3, [r7, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 219808 │ │ │ │ ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ b 219808 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219824 │ │ │ │ ldr r7, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219824 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219824 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219824 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219824 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219824 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219824 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 2189e4 │ │ │ │ b 219824 │ │ │ │ add r3, sl, #11264 @ 0x2c00 │ │ │ │ str r3, [sp, #4] │ │ │ │ add sl, sl, #8192 @ 0x2000 │ │ │ │ b 2199ac │ │ │ │ cmp r7, #0 │ │ │ │ beq 21997c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 219b08 │ │ │ │ cmp r4, #0 │ │ │ │ beq 219998 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 219b60 │ │ │ │ cmp r6, fp │ │ │ │ str r4, [r5] │ │ │ │ beq 219848 │ │ │ │ ldr r4, [fp, #4]! │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ @@ -489082,15 +489082,15 @@ │ │ │ │ ldr r1, [r9, #3616] @ 0xe20 │ │ │ │ ldr r0, [r8, #3616] @ 0xe20 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 3a9ac │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 219c14 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21997c │ │ │ │ ldr r3, [r7, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -489104,106 +489104,106 @@ │ │ │ │ ldr r2, [sl, #3076] @ 0xc04 │ │ │ │ str r2, [r4, #180] @ 0xb4 │ │ │ │ str r3, [r2] │ │ │ │ str r3, [sl, #3076] @ 0xc04 │ │ │ │ b 2199d4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219998 │ │ │ │ ldr r7, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219998 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219998 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219998 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219998 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219998 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219998 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 2189e4 │ │ │ │ b 219998 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21997c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219b20 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21997c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 219d14 │ │ │ │ cmp r3, #0 │ │ │ │ beq 219b28 │ │ │ │ b 21997c │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219808 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219878 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219808 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 219d54 │ │ │ │ cmp r3, #0 │ │ │ │ beq 219880 │ │ │ │ b 219808 │ │ │ │ @@ -489214,36 +489214,36 @@ │ │ │ │ ldr r3, [r9, #3644] @ 0xe3c │ │ │ │ str r3, [r8, #3644] @ 0xe3c │ │ │ │ str r0, [r8, #3624] @ 0xe28 │ │ │ │ b 219a88 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21997c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 219c78 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 218a2c │ │ │ │ b 21997c │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219808 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 219ce8 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 218a2c │ │ │ │ b 219808 │ │ │ │ @@ -489330,56 +489330,56 @@ │ │ │ │ add r6, r0, #168 @ 0xa8 │ │ │ │ mov r9, #0 │ │ │ │ ldr r5, [r4, #4]! │ │ │ │ cmp r5, #0 │ │ │ │ beq 219f00 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21a2a0 │ │ │ │ str r9, [r4] │ │ │ │ cmp r6, r4 │ │ │ │ bne 219edc │ │ │ │ ldr r4, [r7, #172] @ 0xac │ │ │ │ cmp r4, #0 │ │ │ │ beq 219f30 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21a2dc │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r7, #172] @ 0xac │ │ │ │ ldr r4, [r7, #208] @ 0xd0 │ │ │ │ cmp r4, #0 │ │ │ │ beq 219f58 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21a390 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r7, #208] @ 0xd0 │ │ │ │ ldr r4, [r7, #228] @ 0xe4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 219f80 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21a3cc │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r7, #228] @ 0xe4 │ │ │ │ ldr r4, [r7, #556] @ 0x22c │ │ │ │ cmp r4, #0 │ │ │ │ beq 219fa8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21a354 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r7, #556] @ 0x22c │ │ │ │ add r4, r7, #560 @ 0x230 │ │ │ │ add r6, r7, #688 @ 0x2b0 │ │ │ │ mov r9, #0 │ │ │ │ @@ -489388,20 +489388,20 @@ │ │ │ │ cmp r6, r4 │ │ │ │ beq 21a090 │ │ │ │ ldr r5, [r4, #4]! │ │ │ │ cmp r5, #0 │ │ │ │ beq 219fbc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219fb8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a020 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219fb8 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -489409,45 +489409,45 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 219fb8 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219fb8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219ffc │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219fb8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21a5fc │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a004 │ │ │ │ b 219fb8 │ │ │ │ ldr r4, [r7, #560] @ 0x230 │ │ │ │ cmp r4, #0 │ │ │ │ beq 21a0b8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21a318 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r7, #560] @ 0x230 │ │ │ │ add r4, r7, #2256 @ 0x8d0 │ │ │ │ add r4, r4, #12 │ │ │ │ add r6, r7, #2352 @ 0x930 │ │ │ │ @@ -489457,20 +489457,20 @@ │ │ │ │ cmp r6, r4 │ │ │ │ beq 21a134 │ │ │ │ ldr r5, [r4, #4]! │ │ │ │ cmp r5, #0 │ │ │ │ beq 21a0d0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a0cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a230 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a0cc │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -489541,117 +489541,117 @@ │ │ │ │ str r1, [r8, #3252] @ 0xcb4 │ │ │ │ mov r0, r7 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 1b3b0c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a0cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a110 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a0cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21a670 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a118 │ │ │ │ b 21a0cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a408 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219efc │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 219efc │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 219efc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a5bc │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f28 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 219f28 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 219f28 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a53c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a0b0 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a0b0 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 21a0b0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a57c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219fa0 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 219fa0 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 219fa0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a4fc │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f50 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 219f50 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 219f50 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a4bc │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f78 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -489659,332 +489659,332 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 219f78 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219efc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21a448 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a2c0 │ │ │ │ b 219efc │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219efc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a43c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219efc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a43c │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 218a2c │ │ │ │ b 219efc │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f78 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21a758 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a3ec │ │ │ │ b 219f78 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f50 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21a840 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a3b0 │ │ │ │ b 219f50 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a0b0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21a7cc │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a338 │ │ │ │ b 21a0b0 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219fa0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21a8b4 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a374 │ │ │ │ b 219fa0 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f28 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21a6e4 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a2fc │ │ │ │ b 219f28 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219fb8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a084 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219fb8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a084 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 218a2c │ │ │ │ b 219fb8 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a0cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a294 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a0cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a294 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 218a2c │ │ │ │ b 21a0cc │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f28 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a5f0 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f28 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a5f0 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 218a2c │ │ │ │ b 219f28 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f78 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a4f0 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f78 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a4f0 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 218a2c │ │ │ │ b 219f78 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a0b0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a570 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a0b0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a570 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 218a2c │ │ │ │ b 21a0b0 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f50 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a530 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f50 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a530 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 218a2c │ │ │ │ b 219f50 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219fa0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a5b0 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219fa0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a5b0 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 218a2c │ │ │ │ b 219fa0 │ │ │ │ @@ -490664,21 +490664,21 @@ │ │ │ │ b 21b0cc │ │ │ │ mov r9, #174 @ 0xae │ │ │ │ b 21b0cc │ │ │ │ mov r9, #138 @ 0x8a │ │ │ │ b 21b0cc │ │ │ │ mov r9, #149 @ 0x95 │ │ │ │ b 21b0cc │ │ │ │ - smulleq r0, r3, r0, r9 │ │ │ │ + ldrdeq r0, [r3], #144 @ 0x90 │ │ │ │ @ instruction: 0x012f4f9c │ │ │ │ ldrtcc r4, [r2], #-1604 @ 0xfffff9bc │ │ │ │ submi r5, r7, #1879048196 @ 0x70000004 │ │ │ │ ldmdbpl r6, {r0, r2, r4, r6, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0x47424752 │ │ │ │ - sbceq r0, r3, sp, lsr #17 │ │ │ │ + sbceq r0, r3, sp, ror #17 │ │ │ │ andeq r0, r0, r8, ror #24 │ │ │ │ subscc r5, r9, #373293056 @ 0x16400000 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ ldr r0, [pc] @ 21b3f8 │ │ │ │ bx lr │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -490785,15 +490785,15 @@ │ │ │ │ strh r3, [sp, #64] @ 0x40 │ │ │ │ mov r3, #1 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ str r8, [sp, #60] @ 0x3c │ │ │ │ str sl, [sp, #48] @ 0x30 │ │ │ │ strh r3, [sp, #66] @ 0x42 │ │ │ │ ldr r8, [r4, #260] @ 0x104 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 21b7f8 │ │ │ │ ldr r1, [r4, #244] @ 0xf4 │ │ │ │ cmp r1, #0 │ │ │ │ beq 21b80c │ │ │ │ ldr r3, [r4, #28] │ │ │ │ ldr fp, [r4, #252] @ 0xfc │ │ │ │ @@ -490941,22 +490941,22 @@ │ │ │ │ ldr r1, [r4, #244] @ 0xf4 │ │ │ │ cmp r1, #0 │ │ │ │ bne 21b5c4 │ │ │ │ ldr r1, [r4, #240] @ 0xf0 │ │ │ │ cmp r1, #0 │ │ │ │ bne 21b5c4 │ │ │ │ ldr r8, [r4, #12] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 21b974 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21b844 │ │ │ │ ldr r8, [r3, #12] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 21b974 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ bl 2120fc │ │ │ │ add r2, r4, #176 @ 0xb0 │ │ │ │ str r2, [sp, #4] │ │ │ │ add r2, sp, #48 @ 0x30 │ │ │ │ @@ -491079,33 +491079,33 @@ │ │ │ │ bl 2120a8 │ │ │ │ ldr r1, [r4, #176] @ 0xb0 │ │ │ │ ldr r3, [r0, #460] @ 0x1cc │ │ │ │ blx r3 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #176] @ 0xb0 │ │ │ │ ldr r5, [r4, #260] @ 0x104 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r5, #0 │ │ │ │ bne 21bb9c │ │ │ │ ldr r5, [r4, #180] @ 0xb4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 21ba70 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21bb14 │ │ │ │ ldr r5, [r4, #184] @ 0xb8 │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #180] @ 0xb4 │ │ │ │ beq 21ba98 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21bb28 │ │ │ │ mov r3, #0 │ │ │ │ cmp r6, r3 │ │ │ │ str r3, [r4, #184] @ 0xb8 │ │ │ │ bne 21bb48 │ │ │ │ ldr r3, [r4, #188] @ 0xbc │ │ │ │ @@ -491743,19 +491743,19 @@ │ │ │ │ cmp r0, #0 │ │ │ │ beq 21bf60 │ │ │ │ b 21c254 │ │ │ │ ldr r0, [pc, #60] @ 21c4d8 │ │ │ │ b 21bdf8 │ │ │ │ @ instruction: 0x012f4420 │ │ │ │ mcrrmi 5, 4, r5, ip, cr14 │ │ │ │ - sbceq pc, r2, r8, asr #25 │ │ │ │ + sbceq pc, r2, r8, lsl #26 │ │ │ │ ldrtcc r4, [r2], #-1604 @ 0xfffff9bc │ │ │ │ - strdeq pc, [r2], #184 @ 0xb8 │ │ │ │ + sbceq pc, r2, r8, lsr ip @ │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ - sbceq pc, r2, ip, asr #23 │ │ │ │ + sbceq pc, r2, ip, lsl #24 │ │ │ │ cmpcc r4, #68, 16 @ 0x440000 │ │ │ │ ldrbcc r5, [r4], #-2116 @ 0xfffff7bc │ │ │ │ andeq r0, r0, r8, ror #24 │ │ │ │ submi r5, r7, #1879048196 @ 0x70000004 │ │ │ │ ldmdbpl r6, {r0, r2, r4, r6, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0x47424752 │ │ │ │ mcrgt 7, 5, sl, cr11, cr12, {5} │ │ │ │ @@ -491966,15 +491966,15 @@ │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r7, [r6, #44] @ 0x2c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ mov r3, #0 │ │ │ │ ldr r5, [r4, #260] @ 0x104 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r5, #0 │ │ │ │ bne 21c900 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ bl 1b2e94 │ │ │ │ add ip, sp, #36 @ 0x24 │ │ │ │ ldr r2, [r6, #196] @ 0xc4 │ │ │ │ str ip, [sp, #4] │ │ │ │ @@ -492122,18 +492122,18 @@ │ │ │ │ beq 21cad8 │ │ │ │ cmp r1, #0 │ │ │ │ beq 21ca94 │ │ │ │ cmp r1, r4 │ │ │ │ beq 21caa8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21cab0 │ │ │ │ str r5, [r6, #44] @ 0x2c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ @@ -492144,15 +492144,15 @@ │ │ │ │ bne 21ca9c │ │ │ │ str r5, [r6, #44] @ 0x2c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r1, #0 │ │ │ │ beq 21caa8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r5, [r6, #44] @ 0x2c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ @@ -492180,18 +492180,18 @@ │ │ │ │ beq 21cca8 │ │ │ │ cmp r6, #0 │ │ │ │ beq 21cb7c │ │ │ │ cmp r6, r4 │ │ │ │ beq 21cb90 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21cc70 │ │ │ │ ldrh r3, [r6, #68] @ 0x44 │ │ │ │ ldr r4, [r6, #64] @ 0x40 │ │ │ │ str r4, [r5, #128] @ 0x80 │ │ │ │ str r6, [r5, #44] @ 0x2c │ │ │ │ str r4, [r5, #232] @ 0xe8 │ │ │ │ @@ -492216,29 +492216,29 @@ │ │ │ │ add r4, r4, #3 │ │ │ │ bic r4, r4, #3 │ │ │ │ cmp r6, #0 │ │ │ │ str r4, [r5, #252] @ 0xfc │ │ │ │ beq 21cc24 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21cc24 │ │ │ │ ldr r0, [r6, #12] │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ ldr r4, [r5, #184] @ 0xb8 │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #180] @ 0xb4 │ │ │ │ beq 21cc5c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21cc5c │ │ │ │ ldr r0, [r4, #12] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ mov r3, #0 │ │ │ │ @@ -492260,15 +492260,15 @@ │ │ │ │ ldr r4, [r5, #44] @ 0x2c │ │ │ │ cmp r4, #0 │ │ │ │ bne 21cb60 │ │ │ │ cmp r6, #0 │ │ │ │ beq 21cb90 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 21cb90 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #288] @ 21cdfc │ │ │ │ @@ -492522,15 +492522,15 @@ │ │ │ │ str r5, [sp, #4] │ │ │ │ str r5, [sp] │ │ │ │ ldr r6, [r2, #32] │ │ │ │ ldr r1, [r4, #12] │ │ │ │ ldr r2, [r4, #20] │ │ │ │ blx r6 │ │ │ │ ldr r6, [r4, #16] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ str r5, [r6] │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3bb4c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -492607,16 +492607,16 @@ │ │ │ │ ldr r2, [pc, #20] @ 21d224 │ │ │ │ ldr r1, [pc, #20] @ 21d228 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #33554432 @ 0x2000000 │ │ │ │ bl 1b4654 │ │ │ │ b 21d190 │ │ │ │ - adcseq r9, r1, r8, lsl #28 │ │ │ │ - sbceq lr, r2, ip, lsl r8 │ │ │ │ + adcseq r9, r1, r8, asr #28 │ │ │ │ + sbceq lr, r2, ip, asr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3896] @ 0xf38 │ │ │ │ ldr r7, [r0, #28] │ │ │ │ ldr r2, [pc, #348] @ 21d3a4 │ │ │ │ add r4, r7, #8192 @ 0x2000 │ │ │ │ @@ -492698,15 +492698,15 @@ │ │ │ │ ldr r0, [r6, #28] │ │ │ │ b 21d380 │ │ │ │ mov r0, r7 │ │ │ │ bl 1b2e94 │ │ │ │ ldr r0, [r4, #3268] @ 0xcc4 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, #0 │ │ │ │ - bl 81a5b4 │ │ │ │ + bl 81a5fc │ │ │ │ mov r0, r7 │ │ │ │ bl 214f00 │ │ │ │ b 21d290 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012f2dac │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012f2d60 │ │ │ │ @@ -492789,18 +492789,18 @@ │ │ │ │ mov r0, #33554432 @ 0x2000000 │ │ │ │ bl 1b4654 │ │ │ │ b 21d4c8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012f2c2c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012f2b6c │ │ │ │ - adcseq r9, r1, r4, lsl #23 │ │ │ │ - sbceq lr, r2, ip, asr r5 │ │ │ │ - adcseq r9, r1, r8, lsl #23 │ │ │ │ - sbceq lr, r2, ip, lsr r5 │ │ │ │ + adcseq r9, r1, r4, asr #23 │ │ │ │ + smulleq lr, r2, ip, r5 │ │ │ │ + adcseq r9, r1, r8, asr #23 │ │ │ │ + sbceq lr, r2, ip, ror r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #904] @ 21d8ac │ │ │ │ mov r7, r3 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -493025,55 +493025,55 @@ │ │ │ │ b 21d5b0 │ │ │ │ mov r8, #165 @ 0xa5 │ │ │ │ b 21d5b0 │ │ │ │ mov r8, #138 @ 0x8a │ │ │ │ b 21d82c │ │ │ │ mov r8, #177 @ 0xb1 │ │ │ │ b 21d5b0 │ │ │ │ - sbceq lr, r2, r4, lsr #10 │ │ │ │ + sbceq lr, r2, r4, ror #10 │ │ │ │ @ instruction: 0x012f2ab8 │ │ │ │ ldrtcc r4, [r2], #-1604 @ 0xfffff9bc │ │ │ │ submi r5, r7, #1879048196 @ 0x70000004 │ │ │ │ ldmdbpl r6, {r0, r2, r4, r6, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0x47424752 │ │ │ │ - sbceq lr, r2, r8, lsl r4 │ │ │ │ + sbceq lr, r2, r8, asr r4 │ │ │ │ andeq r0, r0, r8, ror #24 │ │ │ │ subscc r5, r9, #373293056 @ 0x16400000 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 21d8e8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21d980 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -493081,20 +493081,20 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ bx r3 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21d95c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 21d930 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ @@ -493156,15 +493156,15 @@ │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r4, [r6] │ │ │ │ cmp r4, #0 │ │ │ │ beq 21dac4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21dad0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6] │ │ │ │ b 21da78 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -493234,15 +493234,15 @@ │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ str r9, [sp, #40] @ 0x28 │ │ │ │ str r9, [sp, #44] @ 0x2c │ │ │ │ bl 21ccc0 │ │ │ │ mov r6, r0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21dc80 │ │ │ │ mov r4, #0 │ │ │ │ cmp r6, r4 │ │ │ │ str r4, [sp, #24] │ │ │ │ blt 21dc50 │ │ │ │ ldr r0, [r7, #48] @ 0x30 │ │ │ │ @@ -493347,15 +493347,15 @@ │ │ │ │ ldr r3, [r3, #20] │ │ │ │ blx r3 │ │ │ │ ldr r4, [r6, #124] @ 0x7c │ │ │ │ cmp r4, #0 │ │ │ │ beq 21dd50 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21dd4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -493364,15 +493364,15 @@ │ │ │ │ bne 21ddb4 │ │ │ │ b 21dd4c │ │ │ │ ldr r4, [r5, #656] @ 0x290 │ │ │ │ cmp r4, #0 │ │ │ │ beq 21de04 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21de7c │ │ │ │ ldr r0, [r5, #48] @ 0x30 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21de1c │ │ │ │ ldr r3, [r0] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ @@ -493399,15 +493399,15 @@ │ │ │ │ str r3, [r5, #636] @ 0x27c │ │ │ │ bne 21de30 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 1b3b0c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21deb8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21de04 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -493415,49 +493415,49 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 21de04 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21de04 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21def8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21de9c │ │ │ │ b 21de04 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21de04 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21deec │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21de04 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21deec │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 21d91c │ │ │ │ b 21de04 │ │ │ │ @@ -493829,15 +493829,15 @@ │ │ │ │ beq 21e398 │ │ │ │ ldr r3, [r4, #124] @ 0x7c │ │ │ │ ldr r8, [r3, #44] @ 0x2c │ │ │ │ cmp r8, #0 │ │ │ │ beq 21ea30 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r4, #120] @ 0x78 │ │ │ │ cmp r3, #1 │ │ │ │ bls 21ef8c │ │ │ │ add r7, r4, #124 @ 0x7c │ │ │ │ mov r6, #1 │ │ │ │ ldr r0, [r7] │ │ │ │ ldr r3, [r7, #4]! │ │ │ │ @@ -493851,24 +493851,24 @@ │ │ │ │ ldr r0, [r3, #120] @ 0x78 │ │ │ │ mov r1, r8 │ │ │ │ bl 21cb30 │ │ │ │ cmp r8, #0 │ │ │ │ beq 21e5a4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r8 │ │ │ │ beq 21e6a8 │ │ │ │ ldr r9, [r4, #248] @ 0xf8 │ │ │ │ cmp r9, #0 │ │ │ │ beq 21eb58 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r4, #120] @ 0x78 │ │ │ │ cmp r3, #1 │ │ │ │ bls 21eb04 │ │ │ │ add r6, r4, #248 @ 0xf8 │ │ │ │ mov r8, #1 │ │ │ │ b 21e5e8 │ │ │ │ ldr r3, [r4, #120] @ 0x78 │ │ │ │ @@ -493882,18 +493882,18 @@ │ │ │ │ beq 21ebc8 │ │ │ │ cmp sl, #0 │ │ │ │ beq 21e614 │ │ │ │ cmp sl, r7 │ │ │ │ beq 21e5d8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21e5d4 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -493928,15 +493928,15 @@ │ │ │ │ ldr r6, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r6, #0 │ │ │ │ beq 21e5a4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21e5a4 │ │ │ │ mov r1, r6 │ │ │ │ b 21e6a8 │ │ │ │ mov r1, #24 │ │ │ │ mov r0, #1 │ │ │ │ ldr r6, [fp, #-228] @ 0xffffff1c │ │ │ │ @@ -493952,15 +493952,15 @@ │ │ │ │ str r3, [r5, #20] │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ ldr r6, [r4, #2324] @ 0x914 │ │ │ │ str r3, [r5, #8] │ │ │ │ ldr r3, [r4, #372] @ 0x174 │ │ │ │ str r3, [r5, #12] │ │ │ │ str r6, [r5, #16] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r8, #1 │ │ │ │ str r8, [r6] │ │ │ │ ldr r1, [pc, #2120] @ 21ef84 │ │ │ │ ldr r0, [r4, #2196] @ 0x894 │ │ │ │ mov r2, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2217a8 │ │ │ │ @@ -494073,15 +494073,15 @@ │ │ │ │ cmp r3, r9 │ │ │ │ bls 21ec74 │ │ │ │ ldr r5, [r7, #4]! │ │ │ │ cmp r5, #0 │ │ │ │ beq 21e8d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21e8cc │ │ │ │ ldr r0, [r5, #96] @ 0x60 │ │ │ │ mov r1, r5 │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -494117,27 +494117,27 @@ │ │ │ │ cmp r8, #0 │ │ │ │ beq 21e9c0 │ │ │ │ cmp r8, r6 │ │ │ │ moveq r6, r8 │ │ │ │ beq 21e9e4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21ec38 │ │ │ │ ldr r6, [fp, #-228] @ 0xffffff1c │ │ │ │ cmp r6, #0 │ │ │ │ str r8, [r4, #248] @ 0xf8 │ │ │ │ beq 21e174 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21e170 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ mov r1, r6 │ │ │ │ ldr r6, [r6, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -494166,15 +494166,15 @@ │ │ │ │ ldr r3, [r4, #120] @ 0x78 │ │ │ │ cmp r3, #1 │ │ │ │ movhi r7, r9 │ │ │ │ movhi r6, #1 │ │ │ │ bls 21eab8 │ │ │ │ ldr r3, [r7, #4]! │ │ │ │ ldr r8, [r3] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 21eaa8 │ │ │ │ ldr r0, [r4, #48] @ 0x30 │ │ │ │ ldr r1, [r7, #-1952] @ 0xfffff860 │ │ │ │ ldr r3, [r0] │ │ │ │ ldr r3, [r3, #88] @ 0x58 │ │ │ │ blx r3 │ │ │ │ @@ -494207,24 +494207,24 @@ │ │ │ │ ldr r7, [r6, #244] @ 0xf4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 21f02c │ │ │ │ cmp r7, r9 │ │ │ │ beq 21eb3c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21ec18 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ str r9, [r6, #244] @ 0xf4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r9 │ │ │ │ beq 21ebe4 │ │ │ │ ldr r6, [r4, #120] @ 0x78 │ │ │ │ ldr r9, [r4, #372] @ 0x174 │ │ │ │ cmp r6, #1 │ │ │ │ sub r7, r6, #1 │ │ │ │ @@ -494252,26 +494252,26 @@ │ │ │ │ add r7, r4, r7, lsl #2 │ │ │ │ str r6, [r7, #2324] @ 0x914 │ │ │ │ b 21e398 │ │ │ │ cmp sl, #0 │ │ │ │ beq 21e5d8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r4, #120] @ 0x78 │ │ │ │ b 21e5d8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r6, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r6, #0 │ │ │ │ beq 21eb58 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21eb58 │ │ │ │ mov r1, r6 │ │ │ │ b 21ebe4 │ │ │ │ mov r1, r7 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ @@ -494324,27 +494324,27 @@ │ │ │ │ cmp r8, #0 │ │ │ │ beq 21ecfc │ │ │ │ cmp r8, r5 │ │ │ │ moveq r5, r8 │ │ │ │ beq 21ed20 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21ed54 │ │ │ │ ldr r5, [r7] │ │ │ │ cmp r5, #0 │ │ │ │ str r8, [r9] │ │ │ │ beq 21eca0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21eca0 │ │ │ │ ldr r0, [r5, #96] @ 0x60 │ │ │ │ mov r1, r5 │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -494359,22 +494359,22 @@ │ │ │ │ cmp r5, #0 │ │ │ │ bne 21ecfc │ │ │ │ b 21ed10 │ │ │ │ cmp r8, #0 │ │ │ │ beq 21eca0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r5, [r7] │ │ │ │ b 21ed14 │ │ │ │ cmp r8, #0 │ │ │ │ beq 21e174 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r6, [fp, #-228] @ 0xffffff1c │ │ │ │ b 21e9d8 │ │ │ │ add r6, r4, r6, lsl #2 │ │ │ │ str r9, [r6, #368] @ 0x170 │ │ │ │ ldr r3, [r4, #2200] @ 0x898 │ │ │ │ str r3, [r6, #2196] @ 0x894 │ │ │ │ ldr r6, [r4, #2324] @ 0x914 │ │ │ │ @@ -494398,68 +494398,68 @@ │ │ │ │ ldr r0, [r4, #124] @ 0x7c │ │ │ │ str r3, [r4, #2324] @ 0x914 │ │ │ │ ldr r6, [r0, #44] @ 0x2c │ │ │ │ cmp r6, #0 │ │ │ │ beq 21efe0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r7, #124] @ 0x7c │ │ │ │ ldr r0, [r4, #124] @ 0x7c │ │ │ │ ldr r1, [r3, #44] @ 0x2c │ │ │ │ bl 21cb30 │ │ │ │ ldr r0, [r7, #124] @ 0x7c │ │ │ │ mov r1, r6 │ │ │ │ bl 21cb30 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21ef4c │ │ │ │ ldr r8, [r4, #248] @ 0xf8 │ │ │ │ cmp r8, #0 │ │ │ │ beq 21ef04 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r6, [r4, #248] @ 0xf8 │ │ │ │ ldr r9, [r7, #248] @ 0xf8 │ │ │ │ cmp r6, #0 │ │ │ │ beq 21effc │ │ │ │ cmp r9, #0 │ │ │ │ beq 21ee9c │ │ │ │ cmp r9, r6 │ │ │ │ moveq r6, r9 │ │ │ │ beq 21eec0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21efa0 │ │ │ │ ldr r6, [r7, #248] @ 0xf8 │ │ │ │ cmp r6, #0 │ │ │ │ str r9, [r4, #248] @ 0xf8 │ │ │ │ beq 21f01c │ │ │ │ cmp r6, r8 │ │ │ │ beq 21eee8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21efc0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ str r8, [r7, #248] @ 0xf8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r8 │ │ │ │ beq 21ef18 │ │ │ │ ldr r3, [r4, #372] @ 0x174 │ │ │ │ ldr r2, [r7, #372] @ 0x174 │ │ │ │ str r2, [r4, #372] @ 0x174 │ │ │ │ str r3, [r7, #372] @ 0x174 │ │ │ │ @@ -494468,15 +494468,15 @@ │ │ │ │ ldr r6, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r6, #0 │ │ │ │ beq 21ef04 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21ef04 │ │ │ │ mov r1, r6 │ │ │ │ b 21ef18 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ mov r1, r6 │ │ │ │ ldr r6, [r6, #92] @ 0x5c │ │ │ │ @@ -494521,25 +494521,25 @@ │ │ │ │ mov r1, r6 │ │ │ │ bl 21cb30 │ │ │ │ b 21ee54 │ │ │ │ cmp r9, #0 │ │ │ │ beq 21f01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r6, [r7, #248] @ 0xf8 │ │ │ │ b 21eeb4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 21eee8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 21eb3c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ ldr r3, [r0, #28] │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ @@ -494763,15 +494763,15 @@ │ │ │ │ bl 21d134 │ │ │ │ str sl, [r4, #128] @ 0x80 │ │ │ │ ldr r8, [r4, #4]! │ │ │ │ cmp r8, #0 │ │ │ │ beq 21f3a4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21f3a0 │ │ │ │ ldr r0, [r8, #96] @ 0x60 │ │ │ │ mov r1, r8 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -494860,15 +494860,15 @@ │ │ │ │ mov r2, fp │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 21d3b0 │ │ │ │ str r0, [r6, #248] @ 0xf8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21f490 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -494880,15 +494880,15 @@ │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 21f5b4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21f584 │ │ │ │ ldr r3, [r5, #112] @ 0x70 │ │ │ │ ldr r1, [pc, #1468] @ 21fb7c │ │ │ │ ldr r2, [r3, #1108] @ 0x454 │ │ │ │ ldr r3, [pc, #1464] @ 21fb80 │ │ │ │ cmp r2, #0 │ │ │ │ @@ -494912,20 +494912,20 @@ │ │ │ │ beq 21f7c4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21f630 │ │ │ │ cmp r0, r2 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ beq 21f82c │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r2 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r2 │ │ │ │ streq fp, [sp, #44] @ 0x2c │ │ │ │ beq 21f68c │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r4 │ │ │ │ @@ -494945,15 +494945,15 @@ │ │ │ │ ldr fp, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp fp, #0 │ │ │ │ beq 21f6b8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21f688 │ │ │ │ ldr fp, [sp, #44] @ 0x2c │ │ │ │ b 21f654 │ │ │ │ mov r2, #1 │ │ │ │ str r2, [sp, #72] @ 0x48 │ │ │ │ add r2, sp, #64 @ 0x40 │ │ │ │ @@ -494982,15 +494982,15 @@ │ │ │ │ strb fp, [r3, #20] │ │ │ │ bl 21d3b0 │ │ │ │ b 21f54c │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21f858 │ │ │ │ cmp r2, #0 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ blt 21fab8 │ │ │ │ ldr r2, [r6] │ │ │ │ @@ -495019,15 +495019,15 @@ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ str r3, [r5, #120] @ 0x78 │ │ │ │ b 21f460 │ │ │ │ cmp r0, #0 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ beq 21f8c8 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ str r4, [r6, #124] @ 0x7c │ │ │ │ bl 21d3b0 │ │ │ │ str r0, [r6, #248] @ 0xf8 │ │ │ │ b 21f550 │ │ │ │ @@ -495062,15 +495062,15 @@ │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 21f88c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21f85c │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ cmp r2, #0 │ │ │ │ blt 21fab8 │ │ │ │ ldr r3, [r6] │ │ │ │ mov r2, #0 │ │ │ │ @@ -495193,15 +495193,15 @@ │ │ │ │ ldr r0, [r5, #656] @ 0x290 │ │ │ │ bl 21caf4 │ │ │ │ ldr r0, [r5, #656] @ 0x290 │ │ │ │ mov r1, r4 │ │ │ │ bl 21cb30 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21f8f0 │ │ │ │ mov r1, r4 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -495226,29 +495226,29 @@ │ │ │ │ bl 1ace74 │ │ │ │ cmp r0, #0 │ │ │ │ strlt r0, [sp, #48] @ 0x30 │ │ │ │ blt 21f33c │ │ │ │ ldr r4, [r5, #656] @ 0x290 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21fb40 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b3a6c │ │ │ │ b 21f8f0 │ │ │ │ cmp r3, #4 │ │ │ │ movlt r3, #4 │ │ │ │ b 21f9e8 │ │ │ │ ldr r3, [pc, #84] @ 21fb90 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ b 21f33c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21fb1c │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 21d8d4 │ │ │ │ b 21fb1c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -495257,15 +495257,15 @@ │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ @ instruction: 0x012f0cb4 │ │ │ │ andseq r0, r8, sl, lsl #1 │ │ │ │ eorseq r0, r8, r2, lsl #1 │ │ │ │ andseq r0, r8, r2, lsl #1 │ │ │ │ ldmdahi r6!, {r0, r1, r2, r5, fp}^ │ │ │ │ ldmdahi r6!, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ - sbceq ip, r2, r0, lsr #2 │ │ │ │ + sbceq ip, r2, r0, ror #2 │ │ │ │ andhi r4, r0, r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [pc, #348] @ 21fd0c │ │ │ │ @@ -496833,29 +496833,29 @@ │ │ │ │ smlawbeq lr, ip, r9, pc @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ msreq CPSR_fsx, r4, ror #18 │ │ │ │ ldrtcc r4, [r2], #-1604 @ 0xfffff9bc │ │ │ │ submi r5, r7, #1879048196 @ 0x70000004 │ │ │ │ ldmdbpl r6, {r0, r2, r4, r6, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0x47424752 │ │ │ │ - sbceq fp, r2, r4, lsr #5 │ │ │ │ + sbceq fp, r2, r4, ror #5 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ msreq ELR_hyp, ip, ror #15 │ │ │ │ subcc r5, r9, #1090519040 @ 0x41000000 │ │ │ │ andeq r0, r0, r8, ror #24 │ │ │ │ subscc r5, r9, #373293056 @ 0x16400000 │ │ │ │ cmpcc r4, #68, 16 @ 0x440000 │ │ │ │ mcrgt 7, 5, sl, cr11, cr12, {5} │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andhi r0, r7, lr │ │ │ │ ldrbcc r5, [r4], #-2116 @ 0xfffff7bc │ │ │ │ mcrrmi 5, 4, r5, ip, cr14 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ - adcseq r5, r1, r8, asr #25 │ │ │ │ - ldrdeq sl, [r2], #104 @ 0x68 │ │ │ │ + adcseq r5, r1, r8, lsl #26 │ │ │ │ + sbceq sl, r2, r8, lsl r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #284] @ 2215a0 │ │ │ │ mov r8, r3 │ │ │ │ @@ -497386,19 +497386,19 @@ │ │ │ │ b 221b84 │ │ │ │ rsb r4, r4, r4, lsl #4 │ │ │ │ lsl r0, r4, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ b 221b84 │ │ │ │ andeq r1, r0, pc, asr #15 │ │ │ │ andeq r2, r0, r0, lsl r8 │ │ │ │ - sbceq r9, r2, sl, lsl pc │ │ │ │ - adcseq r5, r1, r0, lsr #10 │ │ │ │ - smulleq r9, r2, r0, pc @ │ │ │ │ - @ instruction: 0x00b154f8 │ │ │ │ - sbceq r9, r2, r8, ror #30 │ │ │ │ + sbceq r9, r2, sl, asr pc │ │ │ │ + adcseq r5, r1, r0, ror #10 │ │ │ │ + ldrdeq r9, [r2], #240 @ 0xf0 │ │ │ │ + adcseq r5, r1, r8, lsr r5 │ │ │ │ + sbceq r9, r2, r8, lsr #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrh r3, [r2] │ │ │ │ mov r7, r2 │ │ │ │ cmp r3, #255 @ 0xff │ │ │ │ @@ -497510,15 +497510,15 @@ │ │ │ │ mov r4, #0 │ │ │ │ b 221d5c │ │ │ │ ldr r0, [pc, #16] @ 221ec4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #12] @ 221ec8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ andhi r4, r0, r5 │ │ │ │ - sbceq r9, r2, r8, lsl sp │ │ │ │ + sbceq r9, r2, r8, asr sp │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ andhi r0, r7, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r7, r2 │ │ │ │ @@ -497892,23 +497892,23 @@ │ │ │ │ b 222418 │ │ │ │ smlawteq lr, r4, pc, sp @ │ │ │ │ andeq r4, r0, lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012edfac │ │ │ │ andeq r5, r0, r4, asr #10 │ │ │ │ andeq r0, r0, sl, lsl #2 │ │ │ │ - ldrdeq r9, [r2], #136 @ 0x88 │ │ │ │ + sbceq r9, r2, r8, lsl r9 │ │ │ │ andeq r4, r0, r2 │ │ │ │ ldrdeq r1, [r0], -r8 │ │ │ │ @ instruction: 0x012f12bc │ │ │ │ @ instruction: 0xfffff800 │ │ │ │ @ instruction: 0x012edce0 │ │ │ │ @ instruction: 0x012f124c │ │ │ │ - sbceq r9, r2, fp, lsr #14 │ │ │ │ - sbceq r9, r2, fp, lsl #14 │ │ │ │ + sbceq r9, r2, fp, ror #14 │ │ │ │ + sbceq r9, r2, fp, asr #14 │ │ │ │ andhi r0, r7, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r5, r2 │ │ │ │ mov r4, r0 │ │ │ │ @@ -498159,38 +498159,38 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 2228dc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 222974 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -498198,20 +498198,20 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ bx r3 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 222950 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 222924 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -498265,28 +498265,28 @@ │ │ │ │ ldr r3, [r5] │ │ │ │ str r3, [r4, #272] @ 0x110 │ │ │ │ ldr r6, [r5, #4] │ │ │ │ cmp r6, #0 │ │ │ │ beq 222a98 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 222b8c │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ ldr r5, [r4, #272] @ 0x110 │ │ │ │ cmp r5, #0 │ │ │ │ bne 222a70 │ │ │ │ ldr r5, [r4, #276] @ 0x114 │ │ │ │ cmp r5, #0 │ │ │ │ beq 222ad4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 222c38 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #276] @ 0x114 │ │ │ │ ldr r5, [r4, #204] @ 0xcc │ │ │ │ cmp r5, #0 │ │ │ │ bne 222af0 │ │ │ │ @@ -498331,15 +498331,15 @@ │ │ │ │ beq 222c74 │ │ │ │ ldr r3, [r7, #200] @ 0xc8 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ b 222a58 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 222bc8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 222a98 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -498347,42 +498347,42 @@ │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ b 222a98 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 222a98 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 222ba4 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 222a98 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 222ce0 │ │ │ │ cmp r3, #0 │ │ │ │ beq 222bac │ │ │ │ b 222a98 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 222ca0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 222acc │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -498401,65 +498401,65 @@ │ │ │ │ ldr r2, [r3, #2748] @ 0xabc │ │ │ │ orr r2, r2, #32 │ │ │ │ str r2, [r3, #2748] @ 0xabc │ │ │ │ b 222b7c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 222acc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 222d54 │ │ │ │ cmp r3, #0 │ │ │ │ beq 222c58 │ │ │ │ b 222acc │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 222a98 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 222c2c │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 222a98 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 222c2c │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 222910 │ │ │ │ b 222a98 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 222acc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 222cd4 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 222910 │ │ │ │ b 222acc │ │ │ │ @@ -498634,16 +498634,16 @@ │ │ │ │ ldr r4, [pc, #28] @ 223058 │ │ │ │ str r6, [r5, #140] @ 0x8c │ │ │ │ b 222dec │ │ │ │ @ instruction: 0x012ed244 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012ed204 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ - @ instruction: 0x00b13cd0 │ │ │ │ - sbceq r8, r2, ip, lsl #23 │ │ │ │ + adcseq r3, r1, r0, lsl sp │ │ │ │ + sbceq r8, r2, ip, asr #23 │ │ │ │ andhi r0, r7, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3304] @ 0xce8 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #524] @ 223284 │ │ │ │ @@ -498871,22 +498871,22 @@ │ │ │ │ cmp r5, r4 │ │ │ │ moveq r4, r9 │ │ │ │ beq 223434 │ │ │ │ cmp r4, #0 │ │ │ │ beq 223410 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 223494 │ │ │ │ cmp r5, #0 │ │ │ │ beq 22342c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2234d0 │ │ │ │ str r5, [r8, #4] │ │ │ │ ldr r4, [sp, #20] │ │ │ │ ldr r5, [r8] │ │ │ │ mov r2, #524 @ 0x20c │ │ │ │ mov r1, r7 │ │ │ │ @@ -498896,107 +498896,107 @@ │ │ │ │ b 22330c │ │ │ │ cmp r5, #0 │ │ │ │ moveq r4, r9 │ │ │ │ str r3, [r8, #272] @ 0x110 │ │ │ │ beq 22347c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 223564 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ str r5, [r8, #276] @ 0x114 │ │ │ │ mov r2, #524 @ 0x20c │ │ │ │ mov r1, r7 │ │ │ │ add r0, r8, #280 @ 0x118 │ │ │ │ bl 3a9ac │ │ │ │ str r9, [r8, #804] @ 0x324 │ │ │ │ b 22330c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 223524 │ │ │ │ cmp r0, #0 │ │ │ │ bne 223410 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 223410 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 223410 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 22342c │ │ │ │ ldr r4, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 22342c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 22342c │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 2228c8 │ │ │ │ b 22342c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 223410 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 2235b8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2234b4 │ │ │ │ b 223410 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 223474 │ │ │ │ ldr r4, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ bne 223474 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 223474 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 2228c8 │ │ │ │ b 223474 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 223410 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 223558 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 222910 │ │ │ │ b 223410 │ │ │ │ @@ -499260,15 +499260,15 @@ │ │ │ │ bl 2120a8 │ │ │ │ ldr r1, [r5, #212] @ 0xd4 │ │ │ │ ldr r3, [r0, #460] @ 0x1cc │ │ │ │ blx r3 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #212] @ 0xd4 │ │ │ │ ldr r4, [r5, #220] @ 0xdc │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r4, #0 │ │ │ │ bne 223a9c │ │ │ │ ldr r0, [r5, #56] @ 0x38 │ │ │ │ cmp r0, #0 │ │ │ │ beq 223a34 │ │ │ │ bl 3bb4c │ │ │ │ ldr r0, [r5, #60] @ 0x3c │ │ │ │ @@ -499276,15 +499276,15 @@ │ │ │ │ beq 223a44 │ │ │ │ bl 3bb4c │ │ │ │ ldr r4, [r5, #44] @ 0x2c │ │ │ │ cmp r4, #0 │ │ │ │ beq 223a64 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 223a78 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r5, #44] @ 0x2c │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 1b3b0c │ │ │ │ @@ -499423,15 +499423,15 @@ │ │ │ │ blt 223fb0 │ │ │ │ ldr r1, [r0] │ │ │ │ cmp ip, r1 │ │ │ │ blt 223fc4 │ │ │ │ cmp lr, #0 │ │ │ │ bne 223fd0 │ │ │ │ ldr r5, [r4, #220] @ 0xdc │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r5, #0 │ │ │ │ bne 223e98 │ │ │ │ ldr r5, [r4, #60] @ 0x3c │ │ │ │ cmp r5, #0 │ │ │ │ beq 223eac │ │ │ │ ldr r0, [r4, #192] @ 0xc0 │ │ │ │ ldr r9, [r4, #200] @ 0xc8 │ │ │ │ @@ -499545,15 +499545,15 @@ │ │ │ │ ldr r3, [r4, #80] @ 0x50 │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [r4, #84] @ 0x54 │ │ │ │ str r3, [sp, #28] │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ strh r3, [sp, #34] @ 0x22 │ │ │ │ ldr r5, [r4, #220] @ 0xdc │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 223cb0 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ bl 211f00 │ │ │ │ ldr r5, [r4, #60] @ 0x3c │ │ │ │ cmp r5, #0 │ │ │ │ bne 223cbc │ │ │ │ @@ -499679,20 +499679,20 @@ │ │ │ │ bne 223d90 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ mov r1, sl │ │ │ │ mov r0, r2 │ │ │ │ bl 3adfc <__aeabi_uidivmod@plt> │ │ │ │ b 223e10 │ │ │ │ ldr r5, [r4, #12] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r5, #0 │ │ │ │ bne 2240c4 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ ldr r5, [r3, #12] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 224114 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ bl 1b2e94 │ │ │ │ add r2, r4, #212 @ 0xd4 │ │ │ │ str r2, [sp, #4] │ │ │ │ add r2, sp, #16 │ │ │ │ @@ -500012,18 +500012,18 @@ │ │ │ │ beq 2247e0 │ │ │ │ cmp r7, #0 │ │ │ │ beq 2245dc │ │ │ │ cmp r7, r5 │ │ │ │ beq 2245f0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2246f8 │ │ │ │ ldrb r3, [r4, #173] @ 0xad │ │ │ │ mov r5, r6 │ │ │ │ bic r3, r3, #240 @ 0xf0 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ @@ -500146,15 +500146,15 @@ │ │ │ │ beq 224958 │ │ │ │ mov r7, #172 @ 0xac │ │ │ │ b 22490c │ │ │ │ cmp r7, #0 │ │ │ │ beq 2245f0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 2245f0 │ │ │ │ ldr r2, [pc, #1992] @ 224fc8 │ │ │ │ cmp r5, r2 │ │ │ │ beq 224bc4 │ │ │ │ sub r2, r2, #323584 @ 0x4f000 │ │ │ │ sub r2, r2, #3344 @ 0xd10 │ │ │ │ sub r2, r2, #5 │ │ │ │ @@ -500649,19 +500649,19 @@ │ │ │ │ ldmdbpl r6, {r0, r2, r4, r6, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0x47424752 │ │ │ │ muleq r0, ip, r2 │ │ │ │ andeq r0, r0, r8, ror #24 │ │ │ │ ldmdahi r6!, {r0, r1, r2, r5, fp}^ │ │ │ │ @ instruction: 0x012eb8b0 │ │ │ │ subscc r5, r9, #373293056 @ 0x16400000 │ │ │ │ - strdeq r7, [r2], #24 │ │ │ │ + sbceq r7, r2, r8, lsr r2 │ │ │ │ cmpcc r9, r1, asr #8 │ │ │ │ andhi r0, r7, lr │ │ │ │ ldrbcc r5, [r4], #-2116 @ 0xfffff7bc │ │ │ │ - sbceq r6, r2, ip, lsr sp │ │ │ │ + sbceq r6, r2, ip, ror sp │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ ldr r3, [r0, #216] @ 0xd8 │ │ │ │ cmp r3, r1 │ │ │ │ bls 225024 │ │ │ │ ldr r3, [r0, #232] @ 0xe8 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ @@ -501412,15 +501412,15 @@ │ │ │ │ andeq r1, r0, r4, lsr r5 │ │ │ │ andeq r0, r0, r8, ror #24 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ @ instruction: 0x012eab3c │ │ │ │ submi r5, r7, #1879048196 @ 0x70000004 │ │ │ │ ldmdbpl r6, {r0, r2, r4, r6, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0x47424752 │ │ │ │ - sbceq r6, r2, ip, ror #12 │ │ │ │ + sbceq r6, r2, ip, lsr #13 │ │ │ │ cmpcc r4, #68, 16 @ 0x440000 │ │ │ │ ldrbcc r5, [r4], #-2116 @ 0xfffff7bc │ │ │ │ subscc r5, r9, #373293056 @ 0x16400000 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ mcrgt 7, 5, sl, cr11, cr12, {5} │ │ │ │ andhi r0, r7, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -501532,37 +501532,37 @@ │ │ │ │ mov r1, #1 │ │ │ │ b 225cc4 │ │ │ │ ldr r0, [pc, #16] @ 225d9c │ │ │ │ b 225cec │ │ │ │ mcrrmi 5, 4, r5, ip, cr14 │ │ │ │ bpl 17396bc │ │ │ │ ldrtcc r4, [r1], -r4, asr #12 │ │ │ │ - smulleq r5, r2, r8, pc @ │ │ │ │ + ldrdeq r5, [r2], #248 @ 0xf8 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [r0, #192] @ 0xc0 │ │ │ │ mov r4, r0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 225dd4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 225e50 │ │ │ │ ldr r5, [r4, #196] @ 0xc4 │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #192] @ 0xc0 │ │ │ │ beq 225dfc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 225e64 │ │ │ │ ldr r2, [r4, #180] @ 0xb4 │ │ │ │ mov r3, #0 │ │ │ │ cmp r2, r3 │ │ │ │ ldrne r1, [r4, #176] @ 0xb0 │ │ │ │ str r3, [r4, #196] @ 0xc4 │ │ │ │ @@ -501751,15 +501751,15 @@ │ │ │ │ cmp r2, r5 │ │ │ │ strh r3, [sp, #46] @ 0x2e │ │ │ │ bcs 226078 │ │ │ │ ldr r0, [r6, #28] │ │ │ │ bl 212168 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 226140 │ │ │ │ mov r0, #0 │ │ │ │ ldr r2, [pc, #136] @ 2261a4 │ │ │ │ ldr r3, [pc, #128] @ 2261a0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -501815,25 +501815,25 @@ │ │ │ │ mov r3, #0 │ │ │ │ beq 226380 │ │ │ │ ldr r5, [r0, #192] @ 0xc0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 226210 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 22636c │ │ │ │ ldr r5, [r4, #196] @ 0xc4 │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #192] @ 0xc0 │ │ │ │ beq 226238 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 226358 │ │ │ │ ldr r1, [r4, #228] @ 0xe4 │ │ │ │ mov r3, #0 │ │ │ │ adds r1, r1, #1 │ │ │ │ movne r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ @@ -502241,18 +502241,18 @@ │ │ │ │ b 2267ec │ │ │ │ cmp sl, #0 │ │ │ │ beq 2268b0 │ │ │ │ cmp sl, r6 │ │ │ │ beq 2268cc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 226918 │ │ │ │ ldr r5, [r4, #224] @ 0xe0 │ │ │ │ ldr r3, [r4, #216] @ 0xd8 │ │ │ │ add r7, r7, #1 │ │ │ │ cmp r3, r7 │ │ │ │ str sl, [fp, #44] @ 0x2c │ │ │ │ @@ -502264,28 +502264,28 @@ │ │ │ │ str r2, [fp, #48] @ 0x30 │ │ │ │ cmp r6, #0 │ │ │ │ bne 226894 │ │ │ │ cmp sl, #0 │ │ │ │ beq 2268cc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r5, [r4, #224] @ 0xe0 │ │ │ │ ldr r3, [r4, #216] @ 0xd8 │ │ │ │ b 2268cc │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ ldr r5, [r6, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ mov r1, r6 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2268c4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2268c4 │ │ │ │ mov r6, r5 │ │ │ │ b 226918 │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ b 2264cc │ │ │ │ ldrb r3, [r4, #220] @ 0xdc │ │ │ │ @@ -502335,15 +502335,15 @@ │ │ │ │ beq 226c90 │ │ │ │ add r9, r5, r8, lsl #2 │ │ │ │ ldr r4, [r9, #192] @ 0xc0 │ │ │ │ cmp r4, #0 │ │ │ │ beq 226a30 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 226ae0 │ │ │ │ ldrh r3, [r6, #74] @ 0x4a │ │ │ │ mov sl, #0 │ │ │ │ ldr r2, [pc, #632] @ 226cb8 │ │ │ │ mov r0, r3 │ │ │ │ str sl, [r9, #192] @ 0xc0 │ │ │ │ @@ -502573,16 +502573,16 @@ │ │ │ │ ldr r1, [pc, #24] @ 226de0 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #33554432 @ 0x2000000 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 1b4654 │ │ │ │ - adcseq r0, r1, r4, lsr r3 │ │ │ │ - sbceq r4, r2, r4, asr #28 │ │ │ │ + adcseq r0, r1, r4, ror r3 │ │ │ │ + sbceq r4, r2, r4, lsl #29 │ │ │ │ ldr r2, [r0, #60] @ 0x3c │ │ │ │ tst r2, #1024 @ 0x400 │ │ │ │ beq 226e28 │ │ │ │ cmp r1, #0 │ │ │ │ beq 226e20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ @@ -502614,15 +502614,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ cmn r3, #1 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r5, [r0, #44] @ 0x2c │ │ │ │ cmp r5, #0 │ │ │ │ beq 226e8c │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 226ee4 │ │ │ │ ldrsh r0, [r4, #204] @ 0xcc │ │ │ │ mov r1, #0 │ │ │ │ mvn r2, #0 │ │ │ │ mov r3, #1 │ │ │ │ cmp r0, r1 │ │ │ │ @@ -503278,24 +503278,24 @@ │ │ │ │ beq 227694 │ │ │ │ ldr r6, [r4, #44] @ 0x2c │ │ │ │ cmp r6, #0 │ │ │ │ beq 227ae0 │ │ │ │ cmp r5, r6 │ │ │ │ beq 2278f8 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 227a7c │ │ │ │ str r5, [r4, #44] @ 0x2c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 227a9c │ │ │ │ ldrsh r3, [r4, #196] @ 0xc4 │ │ │ │ ldr r1, [r4, #44] @ 0x2c │ │ │ │ cmp r3, #0 │ │ │ │ beq 227938 │ │ │ │ mov r2, r1 │ │ │ │ @@ -503308,15 +503308,15 @@ │ │ │ │ ldr r3, [r4, #176] @ 0xb0 │ │ │ │ mov sl, #34 @ 0x22 │ │ │ │ add r3, r3, r2, lsl #4 │ │ │ │ mov r2, #1 │ │ │ │ strb r2, [r3, #4] │ │ │ │ b 2276b0 │ │ │ │ ldr r7, [r4, #268] @ 0x10c │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 227980 │ │ │ │ ldr r3, [r4, #336] @ 0x150 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r3, #2 │ │ │ │ str r3, [r4, #336] @ 0x150 │ │ │ │ @@ -503374,15 +503374,15 @@ │ │ │ │ add lr, sp, #36 @ 0x24 │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ add ip, r4, #212 @ 0xd4 │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldr r3, [lr] │ │ │ │ str r3, [ip] │ │ │ │ ldr r7, [r4, #268] @ 0x10c │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r7, #0 │ │ │ │ bne 227aec │ │ │ │ ldrb r3, [r4, #208] @ 0xd0 │ │ │ │ cmp r3, #0 │ │ │ │ beq 227774 │ │ │ │ b 22785c │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ @@ -503407,15 +503407,15 @@ │ │ │ │ b 227608 │ │ │ │ ldr r0, [r9, #76] @ 0x4c │ │ │ │ bl 1b4408 │ │ │ │ b 2274d0 │ │ │ │ ldr r1, [r4, #200] @ 0xc8 │ │ │ │ b 2274ac │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 2278f8 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ ldr r2, [r4, #232] @ 0xe8 │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ ldr r0, [r4, #236] @ 0xec │ │ │ │ cmp r3, r2 │ │ │ │ add r1, r3, r1 │ │ │ │ @@ -503892,27 +503892,27 @@ │ │ │ │ str r5, [r4, #304] @ 0x130 │ │ │ │ str r5, [r4, #300] @ 0x12c │ │ │ │ str r2, [r4, #308] @ 0x134 │ │ │ │ str r3, [r4, #312] @ 0x138 │ │ │ │ beq 227eb0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r9 │ │ │ │ bne 227eb0 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r4, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 227eb0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 227eb0 │ │ │ │ mov r1, r4 │ │ │ │ b 228288 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ cmp r1, #0 │ │ │ │ bne 2282e4 │ │ │ │ @@ -504813,15 +504813,15 @@ │ │ │ │ andeq r0, r0, r8, ror #24 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ @ instruction: 0x012e7868 │ │ │ │ cmpcc r4, #68, 16 @ 0x440000 │ │ │ │ mcrgt 7, 5, sl, cr11, cr12, {5} │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ subscc r5, r9, #373293056 @ 0x16400000 │ │ │ │ - ldrdeq r2, [r2], #228 @ 0xe4 │ │ │ │ + sbceq r2, r2, r4, lsl pc │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ andhi r0, r7, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr ip, [pc, #888] @ 229478 │ │ │ │ @@ -505558,15 +505558,15 @@ │ │ │ │ bne 229c70 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 4a484 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - umlaleq r6, pc, ip, r3 @ │ │ │ │ + ldrdeq r6, [pc], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r7, r0 │ │ │ │ mov r8, r1 │ │ │ │ mov r0, #1 │ │ │ │ @@ -505610,18 +505610,18 @@ │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [r5, #48] @ 0x30 │ │ │ │ b 229d24 │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ mov r0, #0 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - adcseq lr, r0, r4, ror #15 │ │ │ │ + adcseq lr, r0, r4, lsr #16 │ │ │ │ @ instruction: 0x012e3ebc │ │ │ │ @ instruction: 0x012a2634 │ │ │ │ - @ instruction: 0x00b0e7d0 │ │ │ │ + adcseq lr, r0, r0, lsl r8 │ │ │ │ ldr r3, [r0, #44] @ 0x2c │ │ │ │ ldr r2, [r3, #8] │ │ │ │ ldr r0, [r3, #4] │ │ │ │ str r2, [r1] │ │ │ │ bx lr │ │ │ │ ldr r3, [r0, #44] @ 0x2c │ │ │ │ ldr r0, [r0, #48] @ 0x30 │ │ │ │ @@ -505794,24 +505794,24 @@ │ │ │ │ ldr r5, [r7, #12] │ │ │ │ b 229ea0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e6224 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r6, [lr, -r4]! │ │ │ │ smlawteq sl, r0, r4, r2 │ │ │ │ - adcseq lr, r0, ip, lsr r6 │ │ │ │ - adceq r6, pc, r0, asr #27 │ │ │ │ + adcseq lr, r0, ip, ror r6 │ │ │ │ + adceq r6, pc, r0, lsl #28 │ │ │ │ @ instruction: 0x012e3d0c │ │ │ │ - adcseq lr, r0, r4, ror #11 │ │ │ │ + adcseq lr, r0, r4, lsr #12 │ │ │ │ strdeq r6, [lr, -ip]! │ │ │ │ - adceq r6, pc, r8, lsr #6 │ │ │ │ + adceq r6, pc, r8, ror #6 │ │ │ │ @ instruction: 0x000015bc │ │ │ │ andsgt r6, r8, r9, asr #8 │ │ │ │ @ instruction: 0x012e3c10 │ │ │ │ - adceq r6, pc, ip, ror ip @ │ │ │ │ + @ instruction: 0x00af6cbc │ │ │ │ cmp r1, #0 │ │ │ │ blt 22a0b0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -505885,15 +505885,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 3a16c │ │ │ │ mov r0, #0 │ │ │ │ b 22a154 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e5f24 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, pc, r0, lsl #23 │ │ │ │ + adceq r6, pc, r0, asr #23 │ │ │ │ @ instruction: 0x012e5e9c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r1, r2, r3} │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4084] @ 0xff4 │ │ │ │ cmp r0, #1 │ │ │ │ @@ -505943,15 +505943,15 @@ │ │ │ │ mov r0, r1 │ │ │ │ ldr r1, [pc, #16] @ 22a284 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3be7c │ │ │ │ subs r0, r0, #0 │ │ │ │ movne r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ - ldrdeq r5, [pc], ip @ │ │ │ │ + adceq r6, pc, ip, lsl r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r1, [pc, #324] @ 22a3e4 │ │ │ │ ldr r2, [pc, #324] @ 22a3e8 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -506034,17 +506034,17 @@ │ │ │ │ bge 22a368 │ │ │ │ mov r4, #0 │ │ │ │ b 22a36c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e5d58 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012e5d14 │ │ │ │ - adcseq lr, r0, ip, lsl #3 │ │ │ │ - adcseq lr, r0, r8, lsr #2 │ │ │ │ - adcseq lr, r0, ip, lsr #2 │ │ │ │ + adcseq lr, r0, ip, asr #3 │ │ │ │ + adcseq lr, r0, r8, ror #2 │ │ │ │ + adcseq lr, r0, ip, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-40] @ 0xffffffd8 │ │ │ │ ldr ip, [pc, #196] @ 22a4dc │ │ │ │ sub sp, sp, #4096 @ 0x1000 │ │ │ │ @@ -506093,15 +506093,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 22a4d8 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #4096 @ 0x1000 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - ldrsbeq lr, [r0], ip @ │ │ │ │ + adcseq lr, r0, ip, lsl r1 │ │ │ │ smlawteq lr, ip, fp, r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r1, r0, r1 │ │ │ │ @ instruction: 0x012e5b54 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -506138,15 +506138,15 @@ │ │ │ │ mov r2, r6 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #1 │ │ │ │ blx r4 │ │ │ │ b 22a520 │ │ │ │ @ instruction: 0x012e9178 │ │ │ │ - adcseq sp, r0, r0, lsr #31 │ │ │ │ + adcseq sp, r0, r0, ror #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ bl 3af70 │ │ │ │ ldr r1, [pc, #104] @ 22a61c │ │ │ │ @@ -506174,16 +506174,16 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #1 │ │ │ │ mov r5, r4 │ │ │ │ blx r7 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0x012e9130 │ │ │ │ - adcseq sp, r0, r4, lsl #31 │ │ │ │ - adcseq sp, r0, ip, lsr #30 │ │ │ │ + adcseq sp, r0, r4, asr #31 │ │ │ │ + adcseq sp, r0, ip, ror #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ bl 22a594 │ │ │ │ subs r4, r0, #0 │ │ │ │ moveq r5, r4 │ │ │ │ @@ -506205,15 +506205,15 @@ │ │ │ │ bne 22a660 │ │ │ │ ldrb r5, [r4, #1] │ │ │ │ subs r5, r5, #101 @ 0x65 │ │ │ │ ldrbeq r5, [r4, #2] │ │ │ │ clz r5, r5 │ │ │ │ lsr r5, r5, #5 │ │ │ │ b 22a660 │ │ │ │ - ldrdeq r6, [pc], r0 @ │ │ │ │ + adceq r6, pc, r0, lsl sp @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3768] @ 0xeb8 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [pc, #488] @ 22a8a4 │ │ │ │ ldr r3, [pc, #488] @ 22a8a8 │ │ │ │ @@ -506830,51 +506830,51 @@ │ │ │ │ bl 3a16c │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r6, [r3] │ │ │ │ b 22af10 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e5720 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq sp, r0, r8, lsl #25 │ │ │ │ - adcseq sp, r0, r0, ror ip │ │ │ │ - adcseq sp, r0, r0, asr ip │ │ │ │ + adcseq sp, r0, r8, asr #25 │ │ │ │ + @ instruction: 0x00b0dcb0 │ │ │ │ + umlalseq sp, r0, r0, ip │ │ │ │ @ instruction: 0x012e8ce4 │ │ │ │ - @ instruction: 0x00b0dbd4 │ │ │ │ - @ instruction: 0x00b0dbd8 │ │ │ │ - adceq lr, pc, r0, asr #20 │ │ │ │ - adcseq sp, r0, ip, lsr #23 │ │ │ │ - adceq lr, pc, r0, asr #19 │ │ │ │ - adcseq sp, r0, r0, asr fp │ │ │ │ + adcseq sp, r0, r4, lsl ip │ │ │ │ + adcseq sp, r0, r8, lsl ip │ │ │ │ + adceq lr, pc, r0, lsl #21 │ │ │ │ + adcseq sp, r0, ip, ror #23 │ │ │ │ + adceq lr, pc, r0, lsl #20 │ │ │ │ + umlalseq sp, r0, r0, fp │ │ │ │ @ instruction: 0x012e8c0c │ │ │ │ @ instruction: 0x012e8bec │ │ │ │ - adcseq sp, r0, r8, ror #21 │ │ │ │ + adcseq sp, r0, r8, lsr #22 │ │ │ │ smlawbeq lr, ip, fp, r8 │ │ │ │ - adcseq sl, lr, r8, lsl #17 │ │ │ │ - adcseq sp, r0, ip, ror #21 │ │ │ │ + adcseq sl, lr, r8, asr #17 │ │ │ │ + adcseq sp, r0, ip, lsr #22 │ │ │ │ @ instruction: 0x012e8b34 │ │ │ │ - @ instruction: 0x00b0dab0 │ │ │ │ - adcseq sp, r0, r4, lsr #18 │ │ │ │ + @ instruction: 0x00b0daf0 │ │ │ │ + adcseq sp, r0, r4, ror #18 │ │ │ │ @ instruction: 0x012e8a40 │ │ │ │ - @ instruction: 0x00b0dadc │ │ │ │ + adcseq sp, r0, ip, lsl fp │ │ │ │ @ instruction: 0x012e5314 │ │ │ │ - @ instruction: 0x00b0d9d8 │ │ │ │ + adcseq sp, r0, r8, lsl sl │ │ │ │ @ instruction: 0x012a15b0 │ │ │ │ - adcseq sp, r0, ip, ror #15 │ │ │ │ - adcseq sp, r0, r8, ror #15 │ │ │ │ - adcseq sp, r0, ip, ror #17 │ │ │ │ - adcseq sp, r0, r8, ror #17 │ │ │ │ + adcseq sp, r0, ip, lsr #16 │ │ │ │ + adcseq sp, r0, r8, lsr #16 │ │ │ │ + adcseq sp, r0, ip, lsr #18 │ │ │ │ + adcseq sp, r0, r8, lsr #18 │ │ │ │ @ instruction: 0x012e8864 │ │ │ │ andeq r0, r8, r2 │ │ │ │ - adcseq sp, r0, r0, lsl #14 │ │ │ │ - adcseq sp, r0, r8, asr #14 │ │ │ │ - adcseq sp, r0, ip, ror #13 │ │ │ │ - adcseq sp, r0, r8, asr #14 │ │ │ │ - adcseq sp, r0, ip, ror #14 │ │ │ │ + adcseq sp, r0, r0, asr #14 │ │ │ │ + adcseq sp, r0, r8, lsl #15 │ │ │ │ + adcseq sp, r0, ip, lsr #14 │ │ │ │ + adcseq sp, r0, r8, lsl #15 │ │ │ │ + adcseq sp, r0, ip, lsr #15 │ │ │ │ @ instruction: 0x012e86e4 │ │ │ │ - adcseq sp, r0, r8, lsr #13 │ │ │ │ + adcseq sp, r0, r8, ror #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #396] @ 22b29c │ │ │ │ ldr r3, [pc, #396] @ 22b2a0 │ │ │ │ @@ -506976,22 +506976,22 @@ │ │ │ │ mov r0, #3 │ │ │ │ blx r3 │ │ │ │ b 22b268 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e4ee8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012e8594 │ │ │ │ - adcseq sp, r0, ip, asr r6 │ │ │ │ + umlalseq sp, r0, ip, r6 │ │ │ │ @ instruction: 0x012e4e48 │ │ │ │ - ldrdeq r6, [pc], r8 @ │ │ │ │ - @ instruction: 0x00b0b5b8 │ │ │ │ + adceq r6, pc, r8, lsl sl @ │ │ │ │ + @ instruction: 0x00b0b5f8 │ │ │ │ smlawbeq lr, ip, r4, r8 │ │ │ │ - adcseq sp, r0, r8, ror r5 │ │ │ │ + @ instruction: 0x00b0d5b8 │ │ │ │ @ instruction: 0x012e8460 │ │ │ │ - adcseq sp, r0, r0, lsl #11 │ │ │ │ + adcseq sp, r0, r0, asr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #760] @ 22b5d8 │ │ │ │ ldr r3, [pc, #760] @ 22b5dc │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -507183,26 +507183,26 @@ │ │ │ │ b 22b3c8 │ │ │ │ ldr r3, [pc, #64] @ 22b614 │ │ │ │ add r3, pc, r3 │ │ │ │ b 22b580 │ │ │ │ @ instruction: 0x012e4d18 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r0, [sl, -r8]! │ │ │ │ - adcseq sp, r0, ip, lsl #10 │ │ │ │ - adcseq sp, r0, r4, asr #4 │ │ │ │ + adcseq sp, r0, ip, asr #10 │ │ │ │ + adcseq sp, r0, r4, lsl #5 │ │ │ │ @ instruction: 0x012e4c28 │ │ │ │ smulwbeq sl, r8, pc @ │ │ │ │ @ instruction: 0x012e8264 │ │ │ │ - @ instruction: 0x00b0d3b0 │ │ │ │ + @ instruction: 0x00b0d3f0 │ │ │ │ @ instruction: 0x012e4b48 │ │ │ │ - adceq r6, pc, r4, lsr #20 │ │ │ │ + adceq r6, pc, r4, ror #20 │ │ │ │ @ instruction: 0x012e4aec │ │ │ │ @ instruction: 0x012a0e5c │ │ │ │ @ instruction: 0x012e814c │ │ │ │ - adcseq sp, r0, ip, lsl #5 │ │ │ │ + adcseq sp, r0, ip, asr #5 │ │ │ │ @ instruction: 0x012a0e08 │ │ │ │ cmp r2, #0 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r7, r1 │ │ │ │ ldrb r3, [r0] │ │ │ │ beq 22b6ac │ │ │ │ cmp r3, #45 @ 0x2d │ │ │ │ @@ -507329,15 +507329,15 @@ │ │ │ │ add r0, r5, r0 │ │ │ │ bl 3be7c │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adcseq sp, r0, r4, asr #1 │ │ │ │ + adcseq sp, r0, r4, lsl #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r0, r1, r2, r3} │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #208] @ 22b91c │ │ │ │ ldr r3, [pc, #208] @ 22b920 │ │ │ │ @@ -507391,21 +507391,21 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b 22b898 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e47ac │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq sp, r0, ip, ror r0 │ │ │ │ + ldrheq sp, [r0], ip @ │ │ │ │ smlawbeq lr, r0, r7, r4 │ │ │ │ - adcseq sp, r0, ip, asr r0 │ │ │ │ + umlalseq sp, r0, ip, r0 │ │ │ │ @ instruction: 0x012e4758 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adcseq sp, r0, r4, lsl r0 │ │ │ │ - @ instruction: 0x00be9adc │ │ │ │ + adcseq sp, r0, r4, asr r0 │ │ │ │ + adcseq r9, lr, ip, lsl fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r7, [r0] │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r5, r0 │ │ │ │ @@ -507479,18 +507479,18 @@ │ │ │ │ mov r1, r4 │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [pc, #24] @ 22ba90 │ │ │ │ add r0, pc, r0 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 22b830 │ │ │ │ - adcseq ip, r0, r0, asr pc │ │ │ │ - adcseq ip, r0, ip, lsr pc │ │ │ │ - adcseq ip, r0, ip, lsr #30 │ │ │ │ - adcseq ip, r0, r0, lsl #29 │ │ │ │ + umlalseq ip, r0, r0, pc @ │ │ │ │ + adcseq ip, r0, ip, ror pc │ │ │ │ + adcseq ip, r0, ip, ror #30 │ │ │ │ + adcseq ip, r0, r0, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-200] @ 0xffffff38 │ │ │ │ ldr ip, [pc, #432] @ 22bc60 │ │ │ │ sub sp, sp, #4224 @ 0x1080 │ │ │ │ @@ -507604,15 +507604,15 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e4540 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012e4520 │ │ │ │ andeq r0, r0, r4, lsl #30 │ │ │ │ @ instruction: 0xfffffcb8 │ │ │ │ andeq r0, r0, r4, asr #3 │ │ │ │ - adcseq ip, r0, r4, asr lr │ │ │ │ + umlalseq ip, r0, r4, lr │ │ │ │ andeq r0, r0, r8, ror #23 │ │ │ │ smlawteq lr, ip, r3, r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [pc, #88] @ 22bcf4 │ │ │ │ @@ -507675,15 +507675,15 @@ │ │ │ │ ldr r1, [r4, #48] @ 0x30 │ │ │ │ sub r2, r3, #1 │ │ │ │ cmp r3, r1 │ │ │ │ moveq r3, #0 │ │ │ │ str r2, [r4, #60] @ 0x3c │ │ │ │ streq r3, [r4, #48] @ 0x30 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq r0, r2, r8, lsl r9 │ │ │ │ + sbceq r0, r2, r8, asr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [pc, #760] @ 22c0ac │ │ │ │ mov r4, r2 │ │ │ │ @@ -507875,20 +507875,20 @@ │ │ │ │ mov r4, r1 │ │ │ │ b 22bf44 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r4, #0 │ │ │ │ b 22be2c │ │ │ │ @ instruction: 0x012e4240 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq ip, r0, r8, asr #23 │ │ │ │ - sbceq r0, r2, r9, asr #16 │ │ │ │ - adcseq ip, r0, r8, asr fp │ │ │ │ + adcseq ip, r0, r8, lsl #24 │ │ │ │ + sbceq r0, r2, r9, lsl #17 │ │ │ │ + umlalseq ip, r0, r8, fp │ │ │ │ @ instruction: 0x012e419c │ │ │ │ - adceq ip, pc, r4, lsr #27 │ │ │ │ - adceq ip, pc, r4, lsl #27 │ │ │ │ + adceq ip, pc, r4, ror #27 │ │ │ │ + adceq ip, pc, r4, asr #27 │ │ │ │ stclcc 12, cr12, [ip, #820] @ 0x334 │ │ │ │ eormi r0, r4, r0 │ │ │ │ svclt 0x00800000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -507953,16 +507953,16 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ bl 3b63c │ │ │ │ strdeq r3, [lr, -ip]! │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adcseq ip, r0, r8, ror #15 │ │ │ │ - @ instruction: 0x00b0c7d4 │ │ │ │ + adcseq ip, r0, r8, lsr #16 │ │ │ │ + adcseq ip, r0, r4, lsl r8 │ │ │ │ andeq r0, r0, lr, ror #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r2 │ │ │ │ @@ -508233,19 +508233,19 @@ │ │ │ │ add r1, sp, #44 @ 0x2c │ │ │ │ bl 1a0d1c │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 22c3d4 │ │ │ │ add r5, sp, #76 @ 0x4c │ │ │ │ mov r2, r5 │ │ │ │ ldr r1, [sl, #-100] @ 0xffffff9c │ │ │ │ - bl 957cb0 │ │ │ │ + bl 957cf8 │ │ │ │ mov r1, r5 │ │ │ │ sub r5, sl, #48 @ 0x30 │ │ │ │ mov r0, r5 │ │ │ │ - bl 957d5c │ │ │ │ + bl 957da4 │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ ldr r0, [sp, #16] │ │ │ │ mov r1, r5 │ │ │ │ bl 3be7c │ │ │ │ cmp r0, #0 │ │ │ │ beq 22c3dc │ │ │ │ @@ -508278,26 +508278,26 @@ │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, r3 │ │ │ │ bl 22b830 │ │ │ │ b 22c3dc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e3d10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq ip, r0, r8, lsr #13 │ │ │ │ - adceq ip, pc, ip, lsr r6 @ │ │ │ │ - umlalseq ip, r0, r4, r6 │ │ │ │ + adcseq ip, r0, r8, ror #13 │ │ │ │ + adceq ip, pc, ip, ror r6 @ │ │ │ │ + @ instruction: 0x00b0c6d4 │ │ │ │ smlawbeq lr, r8, fp, r3 │ │ │ │ - adcseq ip, r0, r8, asr #10 │ │ │ │ - @ instruction: 0x00b0c4dc │ │ │ │ - adcseq ip, r0, r0, asr r5 │ │ │ │ - umlalseq ip, r0, r0, r4 │ │ │ │ - umlalseq ip, r0, r0, r4 │ │ │ │ - adcseq ip, r0, r8, lsr #8 │ │ │ │ - @ instruction: 0x00b0c4b8 │ │ │ │ - adcseq ip, r0, ip, lsl r4 │ │ │ │ + adcseq ip, r0, r8, lsl #11 │ │ │ │ + adcseq ip, r0, ip, lsl r5 │ │ │ │ + umlalseq ip, r0, r0, r5 │ │ │ │ + @ instruction: 0x00b0c4d0 │ │ │ │ + @ instruction: 0x00b0c4d0 │ │ │ │ + adcseq ip, r0, r8, ror #8 │ │ │ │ + @ instruction: 0x00b0c4f8 │ │ │ │ + adcseq ip, r0, ip, asr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [pc, #2224] @ 22cffc │ │ │ │ ldr r3, [pc, #2224] @ 22d000 │ │ │ │ @@ -508855,54 +508855,54 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, r3 │ │ │ │ str r6, [sp] │ │ │ │ bl 22b830 │ │ │ │ b 22c7d0 │ │ │ │ @ instruction: 0x012e38ac │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq pc, r1, r2, asr #29 │ │ │ │ + sbceq pc, r1, r2, lsl #30 │ │ │ │ @ instruction: 0x012e3878 │ │ │ │ @ instruction: 0x012e3820 │ │ │ │ @ instruction: 0x012e37bc │ │ │ │ - @ instruction: 0x00b0c3f0 │ │ │ │ - adcseq fp, r0, r0, lsl #31 │ │ │ │ - umlaleq r5, pc, r0, r0 @ │ │ │ │ - umlalseq ip, r0, r8, r2 │ │ │ │ - adcseq ip, r0, r4, ror r4 │ │ │ │ - @ instruction: 0x00afbfb0 │ │ │ │ - adcseq ip, r0, r8, asr r4 │ │ │ │ - adcseq ip, r0, r0, ror #2 │ │ │ │ - adcseq ip, r0, ip, asr #9 │ │ │ │ - adcseq ip, r0, r0, lsl r3 │ │ │ │ - adcseq ip, r0, r8, lsr #5 │ │ │ │ - @ instruction: 0x00b0c1bc │ │ │ │ - adcseq ip, r0, r8, asr r1 │ │ │ │ - adcseq ip, r0, r8, ror #7 │ │ │ │ - adcseq ip, r0, ip, ror r2 │ │ │ │ - @ instruction: 0x00b0c2b0 │ │ │ │ - adcseq r9, r0, ip, ror ip │ │ │ │ - @ instruction: 0x00b0c3d4 │ │ │ │ - adceq fp, pc, r4, ror #27 │ │ │ │ - adceq r9, pc, r0, lsl #19 │ │ │ │ - sbceq r1, r0, r8, ror #13 │ │ │ │ - @ instruction: 0x00b0c3d0 │ │ │ │ + adcseq ip, r0, r0, lsr r4 │ │ │ │ + adcseq fp, r0, r0, asr #31 │ │ │ │ + ldrdeq r5, [pc], r0 @ │ │ │ │ + @ instruction: 0x00b0c2d8 │ │ │ │ + @ instruction: 0x00b0c4b4 │ │ │ │ + strdeq fp, [pc], r0 @ │ │ │ │ + umlalseq ip, r0, r8, r4 │ │ │ │ + adcseq ip, r0, r0, lsr #3 │ │ │ │ + adcseq ip, r0, ip, lsl #10 │ │ │ │ + adcseq ip, r0, r0, asr r3 │ │ │ │ + adcseq ip, r0, r8, ror #5 │ │ │ │ + @ instruction: 0x00b0c1fc │ │ │ │ + umlalseq ip, r0, r8, r1 │ │ │ │ + adcseq ip, r0, r8, lsr #8 │ │ │ │ + @ instruction: 0x00b0c2bc │ │ │ │ + @ instruction: 0x00b0c2f0 │ │ │ │ + @ instruction: 0x00b09cbc │ │ │ │ + adcseq ip, r0, r4, lsl r4 │ │ │ │ + adceq fp, pc, r4, lsr #28 │ │ │ │ + adceq r9, pc, r0, asr #19 │ │ │ │ + sbceq r1, r0, r8, lsr #14 │ │ │ │ + adcseq ip, r0, r0, lsl r4 │ │ │ │ smlawbeq lr, r4, r3, r3 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adcseq ip, r0, ip, lsl #7 │ │ │ │ - adcseq fp, r0, r0, lsl #24 │ │ │ │ - adcseq fp, r0, r4, ror lr │ │ │ │ - @ instruction: 0x00b0bfdc │ │ │ │ - adcseq fp, r0, r8, lsr #31 │ │ │ │ - adcseq ip, r0, r0, lsr #1 │ │ │ │ + adcseq ip, r0, ip, asr #7 │ │ │ │ + adcseq fp, r0, r0, asr #24 │ │ │ │ + @ instruction: 0x00b0beb4 │ │ │ │ + adcseq ip, r0, ip, lsl r0 │ │ │ │ + adcseq fp, r0, r8, ror #31 │ │ │ │ + adcseq ip, r0, r0, ror #1 │ │ │ │ @ instruction: 0x012e30e4 │ │ │ │ - adcseq ip, r0, ip, lsr #1 │ │ │ │ - adcseq ip, r0, r4, asr #32 │ │ │ │ - adcseq ip, r0, r0, asr #1 │ │ │ │ - adcseq fp, r0, r8, lsr sp │ │ │ │ - ldrheq ip, [r0], r8 @ │ │ │ │ + adcseq ip, r0, ip, ror #1 │ │ │ │ + adcseq ip, r0, r4, lsl #1 │ │ │ │ + adcseq ip, r0, r0, lsl #2 │ │ │ │ + adcseq fp, r0, r8, ror sp │ │ │ │ + ldrsheq ip, [r0], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r3, #7 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ str r3, [r0, #8] │ │ │ │ @@ -509138,28 +509138,28 @@ │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ bl 3b63c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e2f30 │ │ │ │ @ instruction: 0x012e2f1c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq pc, r1, r7, lsl #10 │ │ │ │ - @ instruction: 0x00b0bfd4 │ │ │ │ - ldrdeq r1, [r0], #28 │ │ │ │ + sbceq pc, r1, r7, asr #10 │ │ │ │ + adcseq ip, r0, r4, lsl r0 │ │ │ │ + sbceq r1, r0, ip, lsl r2 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ @ instruction: 0x012e2d64 │ │ │ │ - @ instruction: 0x00b0b6b4 │ │ │ │ - adcseq fp, r0, r8, asr #13 │ │ │ │ - umlalseq fp, r0, r8, ip │ │ │ │ - adcseq fp, r0, ip, ror #25 │ │ │ │ + @ instruction: 0x00b0b6f4 │ │ │ │ + adcseq fp, r0, r8, lsl #14 │ │ │ │ + @ instruction: 0x00b0bcd8 │ │ │ │ + adcseq fp, r0, ip, lsr #26 │ │ │ │ andeq r0, r0, r3, ror #2 │ │ │ │ - adcseq fp, r0, ip, lsl #11 │ │ │ │ - adcseq fp, r0, r0, lsr #11 │ │ │ │ - adcseq fp, r0, r8, asr r5 │ │ │ │ - adcseq fp, r0, ip, ror #10 │ │ │ │ + adcseq fp, r0, ip, asr #11 │ │ │ │ + adcseq fp, r0, r0, ror #11 │ │ │ │ + umlalseq fp, r0, r8, r5 │ │ │ │ + adcseq fp, r0, ip, lsr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-144] @ 0xffffff70 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #940] @ 22d874 │ │ │ │ @@ -509400,33 +509400,33 @@ │ │ │ │ bl 3b63c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e2b24 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ ldrdeq r2, [lr, -r0]! │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ andeq r0, r0, ip, lsl #9 │ │ │ │ - @ instruction: 0x00b0b3bc │ │ │ │ - @ instruction: 0x00b0b3d0 │ │ │ │ + @ instruction: 0x00b0b3fc │ │ │ │ + adcseq fp, r0, r0, lsl r4 │ │ │ │ teqeq r1, r8, ror #23 │ │ │ │ - adcseq fp, r0, r0, asr #29 │ │ │ │ - adceq r7, pc, r0, lsr #10 │ │ │ │ - adcseq fp, r0, r8, lsr #29 │ │ │ │ + adcseq fp, r0, r0, lsl #30 │ │ │ │ + adceq r7, pc, r0, ror #10 │ │ │ │ + adcseq fp, r0, r8, ror #29 │ │ │ │ @ instruction: 0xffffe604 │ │ │ │ @ instruction: 0xfffff034 │ │ │ │ @ instruction: 0x012e28ac │ │ │ │ - adcseq fp, r0, r4, asr #27 │ │ │ │ + adcseq fp, r0, r4, lsl #28 │ │ │ │ @ instruction: 0xffffe558 │ │ │ │ @ instruction: 0xffffef88 │ │ │ │ - umlalseq fp, r0, ip, sp │ │ │ │ - adcseq pc, r0, ip, asr #24 │ │ │ │ - adcseq pc, r0, r0, asr #24 │ │ │ │ - adcseq fp, r0, r0, lsl #26 │ │ │ │ + @ instruction: 0x00b0bddc │ │ │ │ + adcseq pc, r0, ip, lsl #25 │ │ │ │ + adcseq pc, r0, r0, lsl #25 │ │ │ │ + adcseq fp, r0, r0, asr #26 │ │ │ │ andeq r0, r0, r5, lsl #9 │ │ │ │ - adcseq fp, r0, r4, asr #2 │ │ │ │ - adcseq fp, r0, r8, asr r1 │ │ │ │ + adcseq fp, r0, r4, lsl #3 │ │ │ │ + umlalseq fp, r0, r8, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0] │ │ │ │ mov r5, r0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -509558,15 +509558,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x012e2524 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adcseq fp, r0, r4, asr #21 │ │ │ │ + adcseq fp, r0, r4, lsl #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 22db40 │ │ │ │ ldr r1, [pc, #36] @ 22db44 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -509576,15 +509576,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ ldrdeq r2, [lr, -ip]! │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - @ instruction: 0x00b0bab4 │ │ │ │ + @ instruction: 0x00b0baf4 │ │ │ │ b 3bb4c │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #44 @ 0x2c │ │ │ │ @@ -509770,15 +509770,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1, #4] │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 22de5c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 22de68 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -509853,15 +509853,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 22dfb0 │ │ │ │ mov r5, #0 │ │ │ │ b 22df5c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ @@ -510258,16 +510258,16 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, r6 │ │ │ │ b 22e56c │ │ │ │ @ instruction: 0x012e1b90 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - umlalseq fp, r0, r0, r0 │ │ │ │ - adcseq fp, r0, r0, asr #32 │ │ │ │ + ldrsbeq fp, [r0], r0 @ │ │ │ │ + adcseq fp, r0, r0, lsl #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #452] @ 22e7d8 │ │ │ │ mov r5, r3 │ │ │ │ @@ -510895,15 +510895,15 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq lr, r4, r1, r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012e1190 │ │ │ │ @ instruction: 0xc02064b2 │ │ │ │ @ instruction: 0x012e10ac │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adcseq sl, r0, ip, asr #13 │ │ │ │ + adcseq sl, r0, ip, lsl #14 │ │ │ │ @ instruction: 0xc00464b4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov lr, r1 │ │ │ │ ldr r1, [pc, #620] @ 22f274 │ │ │ │ @@ -511128,15 +511128,15 @@ │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr r3, [ip, r3] │ │ │ │ mov r1, r2 │ │ │ │ mov r2, lr │ │ │ │ str r3, [sp, #4] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ - b 83abe8 │ │ │ │ + b 83ac30 │ │ │ │ @ instruction: 0x012e0c94 │ │ │ │ andeq r1, r0, ip, lsr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3304] @ 0xce8 │ │ │ │ ldr r0, [pc, #132] @ 22f430 │ │ │ │ @@ -511176,19 +511176,19 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e0c4c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012e0c1c │ │ │ │ ldr r0, [pc, #4] @ 22f448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - adcseq sl, r0, r8, asr #4 │ │ │ │ + adcseq sl, r0, r8, lsl #5 │ │ │ │ ldr r0, [pc, #4] @ 22f458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - adcseq sl, r0, r4, asr #4 │ │ │ │ + adcseq sl, r0, r4, lsl #5 │ │ │ │ mov r1, #1 │ │ │ │ str r1, [r2] │ │ │ │ str r1, [r3] │ │ │ │ bx lr │ │ │ │ ldrb r3, [r0, #936] @ 0x3a8 │ │ │ │ cmp r3, #2 │ │ │ │ ldrhi r3, [r0, #1804] @ 0x70c │ │ │ │ @@ -511266,15 +511266,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ orrs r1, r2, r7 │ │ │ │ beq 22f530 │ │ │ │ b 22f55c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e0b50 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq sp, r1, r0, lsl #4 │ │ │ │ + sbceq sp, r1, r0, asr #4 │ │ │ │ smlawbeq lr, r8, sl, r0 │ │ │ │ push {r4, lr} │ │ │ │ ldr r4, [r0, #2028] @ 0x7ec │ │ │ │ ldr r1, [sp, #8] │ │ │ │ cmp r4, #0 │ │ │ │ beq 22f5d8 │ │ │ │ mov ip, r4 │ │ │ │ @@ -511460,24 +511460,24 @@ │ │ │ │ ldr r1, [pc, #56] @ 22f8dc │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, lr │ │ │ │ mov r0, #0 │ │ │ │ bl 17b9b0 │ │ │ │ b 22f630 │ │ │ │ - sbceq sp, r1, r0, asr #32 │ │ │ │ - sbceq sp, r1, r8 │ │ │ │ - ldrdeq ip, [r1], #253 @ 0xfd │ │ │ │ - strheq ip, [r1], #242 @ 0xf2 │ │ │ │ - sbceq ip, r1, r1, asr pc │ │ │ │ - adcseq r9, r0, r0, ror #30 │ │ │ │ - adceq r2, pc, r8, lsr lr @ │ │ │ │ + sbceq sp, r1, r0, lsl #1 │ │ │ │ + sbceq sp, r1, r8, asr #32 │ │ │ │ + sbceq sp, r1, sp, lsl r0 │ │ │ │ + strdeq ip, [r1], #242 @ 0xf2 │ │ │ │ + smulleq ip, r1, r1, pc @ │ │ │ │ + adcseq r9, r0, r0, lsr #31 │ │ │ │ + adceq r2, pc, r8, ror lr @ │ │ │ │ teqeq r1, r8, lsr #19 │ │ │ │ - adcseq r9, r0, r0, lsl #28 │ │ │ │ - strdeq r2, [pc], r0 @ │ │ │ │ + adcseq r9, r0, r0, asr #28 │ │ │ │ + adceq r2, pc, r0, lsr sp @ │ │ │ │ ldr r0, [r0, #932] @ 0x3a4 │ │ │ │ b 2ca1dc │ │ │ │ mov r0, r1 │ │ │ │ b 2ca2dc │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r1 │ │ │ │ ldr r1, [r3, #932] @ 0x3a4 │ │ │ │ @@ -511639,19 +511639,19 @@ │ │ │ │ mov r0, ip │ │ │ │ str r3, [sp] │ │ │ │ bl 3a9ac │ │ │ │ b 22fa18 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e06b8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq ip, r1, r8, lsl #26 │ │ │ │ + sbceq ip, r1, r8, asr #26 │ │ │ │ @ instruction: 0x012e066c │ │ │ │ - sbceq ip, r1, r8, ror #24 │ │ │ │ - ldrdeq ip, [r1], #184 @ 0xb8 │ │ │ │ - adcseq r3, r1, r8, asr ip │ │ │ │ + sbceq ip, r1, r8, lsr #25 │ │ │ │ + sbceq ip, r1, r8, lsl ip │ │ │ │ + umlalseq r3, r1, r8, ip │ │ │ │ andeq r2, r0, pc, lsl #14 │ │ │ │ tstmi fp, #2096 @ 0x830 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #168] @ 22fc60 │ │ │ │ @@ -511752,17 +511752,17 @@ │ │ │ │ bl 23745c │ │ │ │ mov r0, r4 │ │ │ │ bl 23eba0 │ │ │ │ add r0, r4, #904 @ 0x388 │ │ │ │ bl 17efdc │ │ │ │ add r0, r4, #2208 @ 0x8a0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 957ae0 │ │ │ │ + bl 957b28 │ │ │ │ ldr r0, [r4, #596] @ 0x254 │ │ │ │ - bl 83ed58 │ │ │ │ + bl 83eda0 │ │ │ │ ldr r3, [r4, #1804] @ 0x70c │ │ │ │ cmp r3, #0 │ │ │ │ beq 22fd68 │ │ │ │ mov r0, r4 │ │ │ │ bl 236ba4 │ │ │ │ ldr r0, [r4, #1800] @ 0x708 │ │ │ │ bl 3bb4c │ │ │ │ @@ -511938,22 +511938,22 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 22ff64 │ │ │ │ teqeq r1, r8 @ │ │ │ │ teqeq r1, r4, ror r2 │ │ │ │ - sbceq ip, r1, r0, ror #13 │ │ │ │ + sbceq ip, r1, r0, lsr #14 │ │ │ │ andeq r0, r0, r2, asr r3 │ │ │ │ - adcseq r9, r0, r4, asr #14 │ │ │ │ - adceq r2, pc, r8, asr #11 │ │ │ │ - sbceq ip, r1, r0, lsr #13 │ │ │ │ + adcseq r9, r0, r4, lsl #15 │ │ │ │ + adceq r2, pc, r8, lsl #12 │ │ │ │ + sbceq ip, r1, r0, ror #13 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ - adcseq r9, r0, r8, asr #13 │ │ │ │ - adceq r2, pc, r8, lsl #11 │ │ │ │ + adcseq r9, r0, r8, lsl #14 │ │ │ │ + adceq r2, pc, r8, asr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3184] @ 0xc70 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #4064] @ 23104c │ │ │ │ ldr r3, [pc, #4064] @ 231050 │ │ │ │ @@ -512235,15 +512235,15 @@ │ │ │ │ add r0, r4, #2048 @ 0x800 │ │ │ │ bl 237420 │ │ │ │ add r3, r4, #892 @ 0x37c │ │ │ │ add r0, r4, #2208 @ 0x8a0 │ │ │ │ add r0, r0, #4 │ │ │ │ str r3, [r4, #892] @ 0x37c │ │ │ │ str r3, [r4, #896] @ 0x380 │ │ │ │ - bl 957a8c │ │ │ │ + bl 957ad4 │ │ │ │ ldr r3, [pc, #3012] @ 2310a4 │ │ │ │ mov r6, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r4, #600] @ 0x258 │ │ │ │ ldr r3, [pc, #3000] @ 2310a8 │ │ │ │ mov r0, r4 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -512303,15 +512303,15 @@ │ │ │ │ str r3, [r4, #844] @ 0x34c │ │ │ │ ldr r3, [pc, #2836] @ 2310e8 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r4, #776] @ 0x308 │ │ │ │ ldr r3, [pc, #2828] @ 2310ec │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r4, #772] @ 0x304 │ │ │ │ - bl 83a940 │ │ │ │ + bl 83a988 │ │ │ │ ldrb r0, [r4, #936] @ 0x3a8 │ │ │ │ ldrb r2, [r4, #981] @ 0x3d5 │ │ │ │ cmp r0, #2 │ │ │ │ strb r2, [r4, #71] @ 0x47 │ │ │ │ strb r2, [r4, #95] @ 0x5f │ │ │ │ movls r2, #0 │ │ │ │ movhi r2, #1 │ │ │ │ @@ -512806,15 +512806,15 @@ │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [pc, #904] @ 231138 │ │ │ │ mov r3, r1 │ │ │ │ mov r1, #3 │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [sp] │ │ │ │ bl 3a058 <__atomic_store_8@plt> │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov sl, #1 │ │ │ │ strb sl, [r9] │ │ │ │ b 2300c0 │ │ │ │ ldr r3, [pc, #868] @ 23113c │ │ │ │ mov r2, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ strb r2, [r3] │ │ │ │ @@ -512936,15 +512936,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 17b9b0 │ │ │ │ b 230384 │ │ │ │ add r1, r4, #1776 @ 0x6f0 │ │ │ │ ldr r0, [r4, #932] @ 0x3a4 │ │ │ │ add r1, r1, #12 │ │ │ │ - bl 35f8b0 │ │ │ │ + bl 35f8fc │ │ │ │ str r0, [r4, #1792] @ 0x700 │ │ │ │ b 23048c │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 3b5a0 │ │ │ │ ldr r2, [pc, #408] @ 23117c │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [pc, #404] @ 231180 │ │ │ │ @@ -512975,22 +512975,22 @@ │ │ │ │ b 23021c │ │ │ │ smlawbeq sp, ip, pc, pc @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ msreq SP_mon, r8, ror #30 │ │ │ │ teqeq r1, ip, asr r1 │ │ │ │ teqeq r1, r8, lsr r1 │ │ │ │ teqeq r1, ip, lsr r1 │ │ │ │ - adcseq r9, r0, r0, ror #12 │ │ │ │ + adcseq r9, r0, r0, lsr #13 │ │ │ │ teqeq r1, r0 │ │ │ │ - adceq r0, pc, ip, lsl #20 │ │ │ │ - umlaleq r0, pc, r4, r7 @ │ │ │ │ + adceq r0, pc, ip, asr #20 │ │ │ │ ldrdeq r0, [pc], r4 @ │ │ │ │ - adceq r0, pc, r0, lsl r8 @ │ │ │ │ + adceq r0, pc, r4, lsl r8 @ │ │ │ │ + adceq r0, pc, r0, asr r8 @ │ │ │ │ teqeq r1, r0, asr #30 │ │ │ │ - sbceq ip, r1, r2, asr r3 │ │ │ │ + smulleq ip, r1, r2, r3 │ │ │ │ teqeq r1, r4 @ │ │ │ │ teqeq r1, r8 @ │ │ │ │ msreq CPSR_fsc, r0, ror #24 │ │ │ │ teqeq r1, r8, asr #28 │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ teqeq r1, r0 @ │ │ │ │ @@ -513018,54 +513018,54 @@ │ │ │ │ andeq r5, r0, r3, asr #2 │ │ │ │ orrmi r0, r0, r0 │ │ │ │ cmnmi r0, r0 │ │ │ │ stclcc 12, cr12, [ip, #820] @ 0x334 │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ ldrbmi ip, [pc, #-0]! @ 231110 │ │ │ │ teqeq r1, r0 @ │ │ │ │ - sbceq fp, r1, ip, lsr #22 │ │ │ │ + sbceq fp, r1, ip, ror #22 │ │ │ │ @ instruction: 0x000003b6 │ │ │ │ - adcseq r8, r0, r8, asr ip │ │ │ │ - adceq r1, pc, r8, lsr #20 │ │ │ │ + umlalseq r8, r0, r8, ip │ │ │ │ + adceq r1, pc, r8, ror #20 │ │ │ │ teqeq r1, r0, asr #11 │ │ │ │ - sbceq fp, r1, r0, lsr #20 │ │ │ │ - adcseq r8, r0, r8, asr #21 │ │ │ │ - adceq r1, pc, r8, lsl r9 @ │ │ │ │ - @ instruction: 0x00b089b4 │ │ │ │ + sbceq fp, r1, r0, ror #20 │ │ │ │ + adcseq r8, r0, r8, lsl #22 │ │ │ │ + adceq r1, pc, r8, asr r9 @ │ │ │ │ + @ instruction: 0x00b089f4 │ │ │ │ @ instruction: 0x0129b714 │ │ │ │ teqeq r1, ip, asr #8 │ │ │ │ @ instruction: 0x012e2920 │ │ │ │ - sbceq fp, r1, r8, lsl r8 │ │ │ │ + sbceq fp, r1, r8, asr r8 │ │ │ │ muleq r0, sp, r3 │ │ │ │ - adcseq r8, r0, ip, ror #17 │ │ │ │ - adceq r1, pc, r4, lsl r7 @ │ │ │ │ - adceq r1, pc, r0, ror #13 │ │ │ │ + adcseq r8, r0, ip, lsr #18 │ │ │ │ + adceq r1, pc, r4, asr r7 @ │ │ │ │ + adceq r1, pc, r0, lsr #14 │ │ │ │ strdeq r0, [r0], -r3 │ │ │ │ - ldrdeq fp, [r1], #120 @ 0x78 │ │ │ │ - adcseq r8, r0, r4, ror r9 │ │ │ │ - adcseq r8, r0, r4, asr #18 │ │ │ │ + sbceq fp, r1, r8, lsl r8 │ │ │ │ + @ instruction: 0x00b089b4 │ │ │ │ + adcseq r8, r0, r4, lsl #19 │ │ │ │ strdeq r0, [r0], -r5 │ │ │ │ - adcseq r8, r0, ip, lsr #18 │ │ │ │ + adcseq r8, r0, ip, ror #18 │ │ │ │ strdeq r0, [r0], -r6 │ │ │ │ - adcseq r8, r0, r8, lsl #18 │ │ │ │ - adcseq r8, r0, r0, lsl r9 │ │ │ │ - adceq r1, pc, r4, ror #11 │ │ │ │ + adcseq r8, r0, r8, asr #18 │ │ │ │ + adcseq r8, r0, r0, asr r9 │ │ │ │ + adceq r1, pc, r4, lsr #12 │ │ │ │ andeq r0, r0, r7, lsr #7 │ │ │ │ - sbceq fp, r1, r4, lsr #13 │ │ │ │ - umlaleq r1, pc, ip, r5 @ │ │ │ │ - adcseq r8, r0, r0, lsr #15 │ │ │ │ + sbceq fp, r1, r4, ror #13 │ │ │ │ + ldrdeq r1, [pc], ip @ │ │ │ │ + adcseq r8, r0, r0, ror #15 │ │ │ │ andeq r0, r0, r9, asr #7 │ │ │ │ - sbceq fp, r1, r8, ror #12 │ │ │ │ - adceq r1, pc, r0, ror #10 │ │ │ │ - @ instruction: 0x00b087d0 │ │ │ │ - ldrdeq fp, [r1], #64 @ 0x40 │ │ │ │ - adceq r1, pc, r0, asr #7 │ │ │ │ - adcseq r8, r0, ip, lsl #12 │ │ │ │ - umlalseq r8, r0, ip, r6 │ │ │ │ - adceq r1, pc, r8, asr r3 @ │ │ │ │ + sbceq fp, r1, r8, lsr #13 │ │ │ │ + adceq r1, pc, r0, lsr #11 │ │ │ │ + adcseq r8, r0, r0, lsl r8 │ │ │ │ + sbceq fp, r1, r0, lsl r5 │ │ │ │ + adceq r1, pc, r0, lsl #8 │ │ │ │ + adcseq r8, r0, ip, asr #12 │ │ │ │ + @ instruction: 0x00b086dc │ │ │ │ + umlaleq r1, pc, r8, r3 @ │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 3b5a0 │ │ │ │ ldr r2, [pc, #-36] @ 23119c │ │ │ │ ldr r1, [pc, #-36] @ 2311a0 │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [sp] │ │ │ │ mov r2, #956 @ 0x3bc │ │ │ │ @@ -513107,15 +513107,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ add r4, r0, #2256 @ 0x8d0 │ │ │ │ add r4, r4, #4 │ │ │ │ mov r5, r0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2312a8 │ │ │ │ ldr r0, [r5, #2264] @ 0x8d8 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ mov r2, r0 │ │ │ │ mov r1, r0 │ │ │ │ @@ -513130,26 +513130,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2312c4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2312b0 │ │ │ │ b 231280 │ │ │ │ ldr r1, [r5, #2260] @ 0x8d4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 2312e0 │ │ │ │ b 2312f0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -513160,15 +513160,15 @@ │ │ │ │ add r5, r4, #2256 @ 0x8d0 │ │ │ │ ldr r3, [r0, #412] @ 0x19c │ │ │ │ mov r1, r2 │ │ │ │ add r5, r5, #4 │ │ │ │ blx r3 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #2260] @ 0x8d4 │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ @@ -513338,22 +513338,22 @@ │ │ │ │ b 231454 │ │ │ │ ldr r0, [pc, #44] @ 23162c │ │ │ │ add r0, pc, r0 │ │ │ │ b 2315a4 │ │ │ │ @ instruction: 0x012dec64 │ │ │ │ andseq r0, r8, r2, lsl #1 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq fp, r1, r0, lsr #5 │ │ │ │ - adceq r1, pc, ip, lsl r1 @ │ │ │ │ - adcseq r8, r0, r0, asr #19 │ │ │ │ - sbceq fp, r1, ip, asr r1 │ │ │ │ - adceq r0, pc, r8, asr #31 │ │ │ │ - @ instruction: 0x00b088b8 │ │ │ │ - ldrdeq r0, [pc], r4 @ │ │ │ │ - adceq r0, pc, r8, asr #15 │ │ │ │ + sbceq fp, r1, r0, ror #5 │ │ │ │ + adceq r1, pc, ip, asr r1 @ │ │ │ │ + adcseq r8, r0, r0, lsl #20 │ │ │ │ + smulleq fp, r1, ip, r1 │ │ │ │ + adceq r1, pc, r8 │ │ │ │ + @ instruction: 0x00b088f8 │ │ │ │ + adceq r0, pc, r4, lsl r8 @ │ │ │ │ + adceq r0, pc, r8, lsl #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #1 │ │ │ │ str r2, [r0, #960] @ 0x3c0 │ │ │ │ ldr r3, [pc, #128] @ 2316d0 │ │ │ │ @@ -513391,16 +513391,16 @@ │ │ │ │ str r3, [r4, #2020] @ 0x7e4 │ │ │ │ b 23168c │ │ │ │ @ instruction: 0x012de9a4 │ │ │ │ @ instruction: 0xfffffd08 │ │ │ │ andeq r0, r0, r4, asr sp │ │ │ │ andeq r1, r0, r4, ror #8 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq fp, r1, r0, asr #1 │ │ │ │ - sbceq fp, r1, r4, ror r0 │ │ │ │ + sbceq fp, r1, r0, lsl #2 │ │ │ │ + strheq fp, [r1], #4 │ │ │ │ andeq r1, r0, r0, lsl #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 178e5c │ │ │ │ @@ -513640,15 +513640,15 @@ │ │ │ │ b 231890 │ │ │ │ mov r3, #6 │ │ │ │ b 231890 │ │ │ │ mov r3, #25 │ │ │ │ b 231890 │ │ │ │ mov r3, #15 │ │ │ │ b 231890 │ │ │ │ - sbceq fp, r1, r4, ror r0 │ │ │ │ + strheq fp, [r1], #4 │ │ │ │ andeq r0, r8, r8, lsl #16 │ │ │ │ andeq r1, r0, r0, lsl r0 │ │ │ │ muleq r0, fp, r1 │ │ │ │ andseq r1, r0, r0, lsl r0 │ │ │ │ streq r0, [r4], #-1028 @ 0xfffffbfc │ │ │ │ tsteq r5, r5, lsl #10 │ │ │ │ eoreq r2, r0, r0, lsr #32 │ │ │ │ @@ -513716,16 +513716,16 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #3 │ │ │ │ bx lr │ │ │ │ mov r0, #6 │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ - smulleq sl, r1, sl, ip │ │ │ │ ldrdeq sl, [r1], #202 @ 0xca │ │ │ │ + sbceq sl, r1, sl, lsl sp │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #200] @ 231ce8 │ │ │ │ @@ -514105,15 +514105,15 @@ │ │ │ │ add r1, lr, ip │ │ │ │ add r1, ip, r1, lsl #2 │ │ │ │ add r3, r3, r1, lsl #2 │ │ │ │ add r3, r3, #19200 @ 0x4b00 │ │ │ │ strb r4, [r3, #165] @ 0xa5 │ │ │ │ strb r2, [r3, #189] @ 0xbd │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - sbceq sl, r1, ip, lsr r7 │ │ │ │ + sbceq sl, r1, ip, ror r7 │ │ │ │ @ instruction: 0x012dde34 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr ip, [pc, #240] @ 232320 │ │ │ │ @@ -514127,15 +514127,15 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ bl 232104 │ │ │ │ mov r1, r6 │ │ │ │ mov r5, r0 │ │ │ │ add r0, sp, #4 │ │ │ │ - bl 8d92e8 │ │ │ │ + bl 8d9330 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldrb r1, [sp, #4] │ │ │ │ ldr r2, [r3, #12] │ │ │ │ cmp r1, #0 │ │ │ │ movne r3, r5 │ │ │ │ addeq r2, r4, r2, lsl #4 │ │ │ │ ldrne r1, [r3], #32 │ │ │ │ @@ -514328,15 +514328,15 @@ │ │ │ │ bl 232104 │ │ │ │ add ip, sp, #20 │ │ │ │ mov r6, r0 │ │ │ │ ldm r4, {r0, r1, r2, r3} │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ mov r1, ip │ │ │ │ add r0, sp, #4 │ │ │ │ - bl 8d9260 │ │ │ │ + bl 8d92a8 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldrb r1, [sp, #4] │ │ │ │ mov r0, r5 │ │ │ │ bl 23232c │ │ │ │ mov r3, r0 │ │ │ │ ldrh r0, [r6] │ │ │ │ str r3, [r6, #12] │ │ │ │ @@ -514354,15 +514354,15 @@ │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ ldm r4, {r0, r1, r2, r3} │ │ │ │ add ip, sp, #4 │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ mov r1, ip │ │ │ │ add r0, sp, #20 │ │ │ │ - bl 8d9260 │ │ │ │ + bl 8d92a8 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldrb r1, [sp, #20] │ │ │ │ mov r0, r5 │ │ │ │ bl 23232c │ │ │ │ b 2325a8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq sp, r4, sl, sp │ │ │ │ @@ -514449,15 +514449,15 @@ │ │ │ │ add r3, r3, #16 │ │ │ │ ldm r3, {r0, r1, r2, r3} │ │ │ │ mov sl, #1 │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ strb sl, [r6, #184] @ 0xb8 │ │ │ │ mov r1, ip │ │ │ │ add r0, sp, #212 @ 0xd4 │ │ │ │ - bl 8d9260 │ │ │ │ + bl 8d92a8 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ ldrb r1, [sp, #212] @ 0xd4 │ │ │ │ mov r0, fp │ │ │ │ bl 23232c │ │ │ │ ldr r2, [sp, #12] │ │ │ │ strb sl, [r6, #189] @ 0xbd │ │ │ │ cmp r2, #0 │ │ │ │ @@ -514745,15 +514745,15 @@ │ │ │ │ mov r2, r3 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ bl 232104 │ │ │ │ add r1, r4, #28 │ │ │ │ add r5, r5, r5, lsl #1 │ │ │ │ mov r7, r0 │ │ │ │ add r0, sp, #228 @ 0xe4 │ │ │ │ - bl 8d8e70 │ │ │ │ + bl 8d8eb8 │ │ │ │ ldr r3, [sp, #232] @ 0xe8 │ │ │ │ ldrb r2, [sp, #228] @ 0xe4 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ cmp r2, #0 │ │ │ │ addne r3, r3, #172 @ 0xac │ │ │ │ addeq r3, sl, r3, lsl #4 │ │ │ │ addne r2, sl, r3, lsl #1 │ │ │ │ @@ -514826,15 +514826,15 @@ │ │ │ │ add r0, r0, #1 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r3, #4 │ │ │ │ bne 232d08 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ mov r2, #1 │ │ │ │ add sl, r6, #2 │ │ │ │ - bl 8d8bdc │ │ │ │ + bl 8d8c24 │ │ │ │ add r3, r7, sl, lsl #2 │ │ │ │ ldr r2, [sp, #252] @ 0xfc │ │ │ │ ldrb r1, [sp, #248] @ 0xf8 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ str r3, [sp, #20] │ │ │ │ bl 23232c │ │ │ │ ldr r3, [sp, #20] │ │ │ │ @@ -514975,23 +514975,23 @@ │ │ │ │ b 2329b4 │ │ │ │ ldrb r3, [r6, #204] @ 0xcc │ │ │ │ bic r3, r3, #35 @ 0x23 │ │ │ │ orr r3, r3, #28 │ │ │ │ strb r3, [r6, #204] @ 0xcc │ │ │ │ b 232804 │ │ │ │ mov r0, r4 │ │ │ │ - bl 8d8b3c │ │ │ │ + bl 8d8b84 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2329a4 │ │ │ │ ldr r1, [r4, #20] │ │ │ │ ldr r3, [pc, #1772] @ 2336a8 │ │ │ │ cmp r1, r3 │ │ │ │ bne 232be8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 8d8d98 │ │ │ │ + bl 8d8de0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2329a4 │ │ │ │ ldr r1, [r4, #20] │ │ │ │ b 232be8 │ │ │ │ cmp r3, #176 @ 0xb0 │ │ │ │ beq 233328 │ │ │ │ cmp r3, #182 @ 0xb6 │ │ │ │ @@ -515136,15 +515136,15 @@ │ │ │ │ mov r0, sl │ │ │ │ bl 232104 │ │ │ │ mov r6, r0 │ │ │ │ ldm r8, {r0, r1, r2, r3} │ │ │ │ stm r7, {r0, r1, r2, r3} │ │ │ │ mov r1, r7 │ │ │ │ add r0, sp, #164 @ 0xa4 │ │ │ │ - bl 8d9260 │ │ │ │ + bl 8d92a8 │ │ │ │ ldr r2, [sp, #168] @ 0xa8 │ │ │ │ ldrb r1, [sp, #164] @ 0xa4 │ │ │ │ mov r0, sl │ │ │ │ bl 23232c │ │ │ │ ldr r4, [r4] │ │ │ │ strb r5, [r6, #50] @ 0x32 │ │ │ │ ldr r3, [r4] │ │ │ │ @@ -515281,15 +515281,15 @@ │ │ │ │ ldrb r3, [r4, #48] @ 0x30 │ │ │ │ strb r3, [r6, #189] @ 0xbd │ │ │ │ add r1, r4, #32 │ │ │ │ lsl r3, r8, #1 │ │ │ │ add r0, sp, #196 @ 0xc4 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ str ip, [sp, #56] @ 0x38 │ │ │ │ - bl 8d92e8 │ │ │ │ + bl 8d9330 │ │ │ │ ldrb r2, [sp, #196] @ 0xc4 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ cmp r2, #0 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ beq 233b98 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ add r3, r3, #172 @ 0xac │ │ │ │ @@ -515394,44 +515394,44 @@ │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ bne 232978 │ │ │ │ b 2329b4 │ │ │ │ @ instruction: 0x012dd9bc │ │ │ │ @ instruction: 0x012dd9b0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrdeq sl, [r1], #28 │ │ │ │ - adcseq r7, r0, ip, asr #17 │ │ │ │ + sbceq sl, r1, ip, lsl r2 │ │ │ │ + adcseq r7, r0, ip, lsl #18 │ │ │ │ @ instruction: 0x012dd92c │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ andeq r0, r0, r2, lsl #2 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - adcseq r7, r0, r8, lsl r6 │ │ │ │ - sbceq r9, r1, r8, ror #29 │ │ │ │ + adcseq r7, r0, r8, asr r6 │ │ │ │ + sbceq r9, r1, r8, lsr #30 │ │ │ │ andeq r0, r0, r7, lsr #3 │ │ │ │ - sbceq r9, r1, r8, lsr #25 │ │ │ │ + sbceq r9, r1, r8, ror #25 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ - sbceq r9, r1, r4, asr #20 │ │ │ │ - adcseq r7, r0, r4, lsl #1 │ │ │ │ + sbceq r9, r1, r4, lsl #21 │ │ │ │ + adcseq r7, r0, r4, asr #1 │ │ │ │ andeq r0, r0, sl, lsl #5 │ │ │ │ andeq r0, r0, r6, lsr #5 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ tstpeq r0, #1020 @ p-variant is OBSOLETE @ 0x3fc │ │ │ │ andeq r0, r0, r7, ror r1 │ │ │ │ andeq pc, sl, #1020 @ 0x3fc │ │ │ │ andeq r0, r0, r2, lsl #3 │ │ │ │ - adcseq r6, r0, ip, asr #23 │ │ │ │ + adcseq r6, r0, ip, lsl #24 │ │ │ │ strdeq pc, [r2, -pc] │ │ │ │ strdeq pc, [ip], #-255 @ 0xffffff01 @ │ │ │ │ - adcseq r6, r0, r0, ror #11 │ │ │ │ + adcseq r6, r0, r0, lsr #12 │ │ │ │ tsteq r0, #64 @ 0x40 │ │ │ │ andeq pc, r0, #1020 @ 0x3fc │ │ │ │ andeq pc, r1, #1020 @ 0x3fc │ │ │ │ strdeq pc, [r0, -pc] │ │ │ │ - @ instruction: 0x00b063d8 │ │ │ │ + adcseq r6, r0, r8, lsl r4 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ bge fecde160 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ mov r1, #176 @ 0xb0 │ │ │ │ mov r0, sl │ │ │ │ bl 232104 │ │ │ │ ldr r3, [r7, #12] │ │ │ │ @@ -515733,15 +515733,15 @@ │ │ │ │ orr r3, r3, #38 @ 0x26 │ │ │ │ strb r3, [r1, #4] │ │ │ │ add r3, r4, #84 @ 0x54 │ │ │ │ ldm r3, {r0, r1, r2, r3} │ │ │ │ stm r7, {r0, r1, r2, r3} │ │ │ │ mov r1, r7 │ │ │ │ add r0, sp, #180 @ 0xb4 │ │ │ │ - bl 8d9260 │ │ │ │ + bl 8d92a8 │ │ │ │ ldr r2, [sp, #184] @ 0xb8 │ │ │ │ ldrb r1, [sp, #180] @ 0xb4 │ │ │ │ mov r0, sl │ │ │ │ bl 23232c │ │ │ │ str r0, [r6, #168] @ 0xa8 │ │ │ │ b 232f50 │ │ │ │ add r3, sl, r3, lsl #4 │ │ │ │ @@ -515775,15 +515775,15 @@ │ │ │ │ and r0, r0, #228 @ 0xe4 │ │ │ │ orr r2, r2, r0 │ │ │ │ strh r2, [r9, #164] @ 0xa4 │ │ │ │ ldrb r3, [r4, #40] @ 0x28 │ │ │ │ strb r3, [r9, #189] @ 0xbd │ │ │ │ add r1, r4, #24 │ │ │ │ add r0, sp, #116 @ 0x74 │ │ │ │ - bl 8d92e8 │ │ │ │ + bl 8d9330 │ │ │ │ ldrb r2, [sp, #116] @ 0x74 │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ cmp r2, #0 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ lsl r7, r6, #1 │ │ │ │ bne 233cf0 │ │ │ │ add r3, sl, r3, lsl #4 │ │ │ │ @@ -515839,30 +515839,30 @@ │ │ │ │ add r3, sl, r8 │ │ │ │ b 233c54 │ │ │ │ ldm r8, {r0, r1, r2, r3} │ │ │ │ add r7, sp, #228 @ 0xe4 │ │ │ │ stm r7, {r0, r1, r2, r3} │ │ │ │ mov r1, r7 │ │ │ │ add r0, sp, #148 @ 0x94 │ │ │ │ - bl 8d9260 │ │ │ │ + bl 8d92a8 │ │ │ │ ldr r2, [sp, #152] @ 0x98 │ │ │ │ ldrb r1, [sp, #148] @ 0x94 │ │ │ │ mov r0, sl │ │ │ │ bl 23232c │ │ │ │ mov r5, #62 @ 0x3e │ │ │ │ str r0, [sl, #344] @ 0x158 │ │ │ │ b 233204 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ udf #0 │ │ │ │ ldr r0, [pc, #4] @ 233d60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - strdeq r8, [r1], #224 @ 0xe0 │ │ │ │ + sbceq r8, r1, r0, lsr pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3656] @ 0xe48 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #648] @ 234008 │ │ │ │ ldr r3, [pc, #648] @ 23400c │ │ │ │ @@ -515896,83 +515896,83 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 111420 │ │ │ │ cmp r5, #0 │ │ │ │ bne 233fcc │ │ │ │ mov r0, r4 │ │ │ │ bl cfc30 │ │ │ │ mov r0, r4 │ │ │ │ - bl 9195a0 │ │ │ │ + bl 9195e8 │ │ │ │ mov sl, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 919be0 │ │ │ │ + bl 919c28 │ │ │ │ mov fp, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl d26e8 │ │ │ │ mov r9, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 919c7c │ │ │ │ + bl 919cc4 │ │ │ │ mov r3, #1 │ │ │ │ mov r2, r3 │ │ │ │ mvn r1, #0 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 935214 │ │ │ │ + bl 93525c │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 924748 │ │ │ │ + bl 924790 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 8caaa0 │ │ │ │ + bl 8caae8 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl d1a3c │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - bl 91ab74 │ │ │ │ + bl 91abbc │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - bl 9302b4 │ │ │ │ + bl 9302fc │ │ │ │ cmp r0, #0 │ │ │ │ bne 233f58 │ │ │ │ orr sl, sl, fp │ │ │ │ orr r9, r9, sl │ │ │ │ orr r8, r8, r9 │ │ │ │ orr r7, r7, r8 │ │ │ │ ldr r3, [sp] │ │ │ │ orr r6, r6, r7 │ │ │ │ orr r5, r5, r6 │ │ │ │ orr r5, r3, r5 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ orr r5, r3, r5 │ │ │ │ - bl 932958 │ │ │ │ + bl 9329a0 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 9242c8 │ │ │ │ + bl 924310 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 9384cc │ │ │ │ + bl 938514 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 93abbc │ │ │ │ + bl 93ac04 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r0, r5, r0 │ │ │ │ ands r5, r0, #255 @ 0xff │ │ │ │ bne 233dfc │ │ │ │ mov r2, r5 │ │ │ │ mov r1, #262144 @ 0x40000 │ │ │ │ mov r0, r4 │ │ │ │ bl d30b8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl 93a758 │ │ │ │ + bl 93a7a0 │ │ │ │ ldrsb r3, [r4, #65] @ 0x41 │ │ │ │ cmp r3, #4 │ │ │ │ movne r0, r5 │ │ │ │ beq 233f90 │ │ │ │ ldr r2, [pc, #228] @ 234018 │ │ │ │ ldr r3, [pc, #212] @ 23400c │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -515981,26 +515981,26 @@ │ │ │ │ ldr r3, [sp, #396] @ 0x18c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 234004 │ │ │ │ add sp, sp, #404 @ 0x194 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r4 │ │ │ │ - bl 919be0 │ │ │ │ + bl 919c28 │ │ │ │ mov r0, r4 │ │ │ │ bl d26e8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 932958 │ │ │ │ + bl 9329a0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl 9242c8 │ │ │ │ + bl 924310 │ │ │ │ mov r0, r4 │ │ │ │ - bl 9384cc │ │ │ │ + bl 938514 │ │ │ │ mov r0, r4 │ │ │ │ - bl 93abbc │ │ │ │ + bl 93ac04 │ │ │ │ b 233dfc │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r0, [r3] │ │ │ │ cmp r0, #0 │ │ │ │ beq 233f2c │ │ │ │ ldr r2, [r3, #16] │ │ │ │ tst r2, #8 │ │ │ │ @@ -516013,15 +516013,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ bne 233fa0 │ │ │ │ b 233f2c │ │ │ │ mov r0, r4 │ │ │ │ bl 2d4bf0 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - bl 90b998 │ │ │ │ + bl 90b9e0 │ │ │ │ b 233dfc │ │ │ │ mvn r0, #0 │ │ │ │ b 233f2c │ │ │ │ ldr r3, [pc, #40] @ 23401c │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldr r1, [r3] │ │ │ │ @@ -516088,55 +516088,55 @@ │ │ │ │ bl 3b570 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r0, #0 │ │ │ │ bl 118f98 │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [r4, #340] @ 0x154 │ │ │ │ bne 23476c │ │ │ │ - bl 919be0 │ │ │ │ + bl 919c28 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ bl d26e8 │ │ │ │ mov r1, #8 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 932ab0 │ │ │ │ + bl 932af8 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 8ec020 │ │ │ │ + bl 8ec068 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ mov r1, #1 │ │ │ │ - bl 8ddaa4 │ │ │ │ + bl 8ddaec │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 8caaa0 │ │ │ │ + bl 8caae8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 234134 │ │ │ │ mov sl, r0 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 8cb584 │ │ │ │ + bl 8cb5cc │ │ │ │ ldr r1, [pc, #2172] @ 2349d4 │ │ │ │ mov r2, sl │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 8dc7cc │ │ │ │ + bl 8dc814 │ │ │ │ mov r2, sl │ │ │ │ mov r1, #1 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 8d1894 │ │ │ │ + bl 8d18dc │ │ │ │ mov r1, sl │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 914a58 │ │ │ │ + bl 914aa0 │ │ │ │ mov r2, sl │ │ │ │ mov r1, sl │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 9103f0 │ │ │ │ + bl 910438 │ │ │ │ mov r1, #1 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 8d936c │ │ │ │ + bl 8d93b4 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ bl d26e8 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 94f42c │ │ │ │ + bl 94f474 │ │ │ │ ldr r3, [pc, #2084] @ 2349d8 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #2 │ │ │ │ bne 234934 │ │ │ │ ldr r3, [r7, #4] │ │ │ │ @@ -516653,15 +516653,15 @@ │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ @ instruction: 0x012dbf44 │ │ │ │ @ instruction: 0x012dbf30 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0xffffdf40 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r5, r0, r8, ror #26 │ │ │ │ + adcseq r5, r0, r8, lsr #27 │ │ │ │ @ instruction: 0x012dbb18 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ tsteq r0, #66 @ 0x42 │ │ │ │ tsteq r0, #64 @ 0x40 │ │ │ │ andeq r0, r0, #2 │ │ │ │ tsteq r3, #1 │ │ │ │ tstpeq r0, #1020 @ p-variant is OBSOLETE @ 0x3fc │ │ │ │ @@ -516815,22 +516815,22 @@ │ │ │ │ ldr r0, [pc, #48] @ 234c80 │ │ │ │ add r0, pc, r0 │ │ │ │ b 234bf4 │ │ │ │ smlawteq sp, r8, r5, fp │ │ │ │ andseq r0, r8, r6, lsl #1 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andseq r0, r8, r2, lsl #1 │ │ │ │ - sbceq r8, r1, ip, ror r1 │ │ │ │ - adceq sp, lr, r0, ror #19 │ │ │ │ - adcseq r5, r0, r4, lsl #5 │ │ │ │ - sbceq r8, r1, r4, lsr #2 │ │ │ │ - adceq sp, lr, r8, ror r9 │ │ │ │ - adcseq r5, r0, r8, ror #4 │ │ │ │ - adceq sp, lr, r4, lsl #3 │ │ │ │ - adceq sp, lr, r8, ror r1 │ │ │ │ + strheq r8, [r1], #28 │ │ │ │ + adceq sp, lr, r0, lsr #20 │ │ │ │ + adcseq r5, r0, r4, asr #5 │ │ │ │ + sbceq r8, r1, r4, ror #2 │ │ │ │ + @ instruction: 0x00aed9b8 │ │ │ │ + adcseq r5, r0, r8, lsr #5 │ │ │ │ + adceq sp, lr, r4, asr #3 │ │ │ │ + @ instruction: 0x00aed1b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, #4 │ │ │ │ ldr r5, [pc, #108] @ 234d0c │ │ │ │ str r3, [r0, #960] @ 0x3c0 │ │ │ │ @@ -516862,15 +516862,15 @@ │ │ │ │ str r3, [r4, #2020] @ 0x7e4 │ │ │ │ b 234cec │ │ │ │ @ instruction: 0x012db350 │ │ │ │ andeq r1, r0, r0, asr r5 │ │ │ │ @ instruction: 0xfffffd50 │ │ │ │ andeq r1, r0, ip, lsl #7 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r8, r1, r0, asr r0 │ │ │ │ + smulleq r8, r1, r0, r0 │ │ │ │ andeq r1, r0, r4, lsl r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r8, [pc, #612] @ 234fa4 │ │ │ │ sub sp, sp, #32 │ │ │ │ @@ -517026,22 +517026,22 @@ │ │ │ │ b 234ee0 │ │ │ │ ldr r0, [pc, #44] @ 234fcc │ │ │ │ add r0, pc, r0 │ │ │ │ b 234f44 │ │ │ │ @ instruction: 0x012db2a8 │ │ │ │ andseq r0, r8, r2, lsl #1 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r7, r1, ip, lsl #29 │ │ │ │ - umlaleq sp, lr, r0, r6 │ │ │ │ - adcseq r4, r0, r4, lsr pc │ │ │ │ - sbceq r7, r1, r4, lsr lr │ │ │ │ - adceq sp, lr, r8, lsr #12 │ │ │ │ - adcseq r4, r0, r8, lsl pc │ │ │ │ - adceq ip, lr, r4, lsr lr │ │ │ │ - adceq ip, lr, r8, lsr #28 │ │ │ │ + sbceq r7, r1, ip, asr #29 │ │ │ │ + ldrdeq sp, [lr], r0 @ │ │ │ │ + adcseq r4, r0, r4, ror pc │ │ │ │ + sbceq r7, r1, r4, ror lr │ │ │ │ + adceq sp, lr, r8, ror #12 │ │ │ │ + adcseq r4, r0, r8, asr pc │ │ │ │ + adceq ip, lr, r4, ror lr │ │ │ │ + adceq ip, lr, r8, ror #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #76] @ 235034 │ │ │ │ mov r2, #8 │ │ │ │ ldr r1, [pc, #72] @ 235038 │ │ │ │ @@ -517063,15 +517063,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r4, #2252] @ 0x8cc │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x012db00c │ │ │ │ andeq r1, r0, r8, ror r8 │ │ │ │ andeq r1, r0, ip, ror #1 │ │ │ │ @ instruction: 0xfffffd10 │ │ │ │ - sbceq r7, r1, r8, ror sp │ │ │ │ + strheq r7, [r1], #216 @ 0xd8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r5, [pc, #724] @ 235334 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ cmp r2, #8 │ │ │ │ @@ -517255,22 +517255,22 @@ │ │ │ │ ldr r0, [pc, #48] @ 235360 │ │ │ │ add r0, pc, r0 │ │ │ │ b 2352e0 │ │ │ │ @ instruction: 0x012daf90 │ │ │ │ andeq r8, r0, r8 │ │ │ │ andseq r0, r9, r2, lsl #1 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r7, r1, r0, lsl #25 │ │ │ │ - adceq sp, lr, r4, lsr #8 │ │ │ │ - adcseq r4, r0, r8, asr #25 │ │ │ │ - adceq ip, lr, ip, lsl #22 │ │ │ │ - strdeq r7, [r1], #168 @ 0xa8 │ │ │ │ - adceq sp, lr, ip, lsl #5 │ │ │ │ - adcseq r4, r0, ip, ror fp │ │ │ │ - umlaleq ip, lr, r8, sl │ │ │ │ + sbceq r7, r1, r0, asr #25 │ │ │ │ + adceq sp, lr, r4, ror #8 │ │ │ │ + adcseq r4, r0, r8, lsl #26 │ │ │ │ + adceq ip, lr, ip, asr #22 │ │ │ │ + sbceq r7, r1, r8, lsr fp │ │ │ │ + adceq sp, lr, ip, asr #5 │ │ │ │ + @ instruction: 0x00b04bbc │ │ │ │ + ldrdeq ip, [lr], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r0, #960] @ 0x3c0 │ │ │ │ ldr r3, [pc, #108] @ 2353f0 │ │ │ │ @@ -517303,15 +517303,15 @@ │ │ │ │ str r3, [r4, #2020] @ 0x7e4 │ │ │ │ b 2353c0 │ │ │ │ @ instruction: 0x012dac70 │ │ │ │ @ instruction: 0xfffffcb0 │ │ │ │ andeq r1, r0, r4, asr #2 │ │ │ │ andeq r1, r0, r4, asr #9 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r7, r1, ip, lsr #20 │ │ │ │ + sbceq r7, r1, ip, ror #20 │ │ │ │ ldrdeq r1, [r0], -ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r5, [pc, #732] @ 235700 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ @@ -517331,27 +517331,27 @@ │ │ │ │ cmp r3, #1 │ │ │ │ movcc r3, #1 │ │ │ │ cmp r2, r3 │ │ │ │ bne 2355b8 │ │ │ │ ands r6, r8, #16 │ │ │ │ beq 235484 │ │ │ │ mov r0, r9 │ │ │ │ - bl 35d54c │ │ │ │ + bl 35d598 │ │ │ │ subs r0, r0, #255 @ 0xff │ │ │ │ movne r0, #1 │ │ │ │ lsl r6, r0, #4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ subs sl, r0, #255 @ 0xff │ │ │ │ mov r0, r9 │ │ │ │ movne sl, #1 │ │ │ │ - bl 35d59c │ │ │ │ + bl 35d5e8 │ │ │ │ ldr r3, [pc, #596] @ 235704 │ │ │ │ subs fp, r0, #255 @ 0xff │ │ │ │ movne fp, #1 │ │ │ │ ands r3, r8, r3 │ │ │ │ beq 235528 │ │ │ │ cmp r0, #255 @ 0xff │ │ │ │ beq 235500 │ │ │ │ @@ -517447,15 +517447,15 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ b 235500 │ │ │ │ ldr r3, [r0, #24] │ │ │ │ cmp r3, #16 │ │ │ │ bne 235528 │ │ │ │ b 2355b8 │ │ │ │ mov r0, r9 │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ adds r0, r0, #1 │ │ │ │ movne r0, #1 │ │ │ │ and fp, fp, r0 │ │ │ │ orr r6, r6, fp │ │ │ │ b 23555c │ │ │ │ mov r0, r9 │ │ │ │ bl 184e20 │ │ │ │ @@ -517498,22 +517498,22 @@ │ │ │ │ ldr r1, [pc, #48] @ 23572c │ │ │ │ add r1, pc, r1 │ │ │ │ b 2356b0 │ │ │ │ smlawteq sp, ip, fp, sl │ │ │ │ andeq r8, r0, r8 │ │ │ │ andseq r0, r9, r2, lsl #1 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r4, r0, r8, ror r9 │ │ │ │ - adceq ip, lr, ip, lsl #31 │ │ │ │ - adcseq r4, r0, r0, lsr r8 │ │ │ │ - adceq ip, lr, ip, lsr r7 │ │ │ │ - @ instruction: 0x00b048b8 │ │ │ │ - adceq ip, lr, r0, asr #29 │ │ │ │ - @ instruction: 0x00b047b0 │ │ │ │ - adceq ip, lr, ip, asr #13 │ │ │ │ + @ instruction: 0x00b049b8 │ │ │ │ + adceq ip, lr, ip, asr #31 │ │ │ │ + adcseq r4, r0, r0, ror r8 │ │ │ │ + adceq ip, lr, ip, ror r7 │ │ │ │ + @ instruction: 0x00b048f8 │ │ │ │ + adceq ip, lr, r0, lsl #30 │ │ │ │ + @ instruction: 0x00b047f0 │ │ │ │ + adceq ip, lr, ip, lsl #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #1748] @ 0x6d4 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r0, #960] @ 0x3c0 │ │ │ │ @@ -517584,15 +517584,15 @@ │ │ │ │ ldr r3, [r0, r3] │ │ │ │ b 235814 │ │ │ │ @ instruction: 0x012da874 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xfffffc18 │ │ │ │ muleq r0, r0, r7 │ │ │ │ andeq r1, r0, r4, ror #18 │ │ │ │ - sbceq r7, r1, r0, lsl r6 │ │ │ │ + sbceq r7, r1, r0, asr r6 │ │ │ │ andeq r1, r0, r0, ror r8 │ │ │ │ andeq r1, r0, ip, lsl #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ @@ -517777,24 +517777,24 @@ │ │ │ │ b 235a04 │ │ │ │ ldr lr, [pc, #48] @ 235b8c │ │ │ │ add lr, pc, lr │ │ │ │ b 235a04 │ │ │ │ ldr lr, [pc, #40] @ 235b90 │ │ │ │ add lr, pc, lr │ │ │ │ b 235a04 │ │ │ │ - sbceq r7, r1, r8, lsr #9 │ │ │ │ - adceq sl, pc, ip, asr r2 @ │ │ │ │ - umlalseq r4, r0, ip, r4 │ │ │ │ + sbceq r7, r1, r8, ror #9 │ │ │ │ + umlaleq sl, pc, ip, r2 @ │ │ │ │ + @ instruction: 0x00b044dc │ │ │ │ teqeq r1, r0, lsl r7 │ │ │ │ - adcseq r4, r0, r8, ror #8 │ │ │ │ - adceq sl, pc, ip, lsr #2 │ │ │ │ - adceq r2, pc, r4, ror #1 │ │ │ │ - adcseq ip, r2, r0, ror sp │ │ │ │ - adceq r2, pc, r4, asr #1 │ │ │ │ - strheq r2, [pc], r0 @ │ │ │ │ + adcseq r4, r0, r8, lsr #9 │ │ │ │ + adceq sl, pc, ip, ror #2 │ │ │ │ + adceq r2, pc, r4, lsr #2 │ │ │ │ + @ instruction: 0x00b2cdb0 │ │ │ │ + adceq r2, pc, r4, lsl #2 │ │ │ │ + strdeq r2, [pc], r0 @ │ │ │ │ sub sp, sp, #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ add r7, sp, #60 @ 0x3c │ │ │ │ @@ -517996,35 +517996,35 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ b 235e20 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012da43c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012da404 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r7, r1, r3, lsr #4 │ │ │ │ - ldrdeq r9, [pc], r4 @ │ │ │ │ + sbceq r7, r1, r3, ror #4 │ │ │ │ + adceq sl, pc, r4, lsl r0 @ │ │ │ │ teqeq r1, r0, asr r5 │ │ │ │ - adcseq r4, r0, r8, lsl r4 │ │ │ │ + adcseq r4, r0, r8, asr r4 │ │ │ │ @ instruction: 0x012da298 │ │ │ │ - adceq r1, pc, r0, ror lr @ │ │ │ │ - adceq r9, pc, r0, lsr #29 │ │ │ │ - @ instruction: 0x00b041b8 │ │ │ │ - @ instruction: 0x00b2cad8 │ │ │ │ - adceq r1, pc, ip, lsr #28 │ │ │ │ - smulleq r7, r1, lr, r0 │ │ │ │ - adceq r9, pc, r0, asr #28 │ │ │ │ - adceq ip, lr, r4, asr #14 │ │ │ │ - adcseq r4, r0, r4, lsl #5 │ │ │ │ - @ instruction: 0x00af1dbc │ │ │ │ - adcseq ip, r2, r8, asr #20 │ │ │ │ - adceq r9, pc, r0, ror #27 │ │ │ │ - ldrsheq r4, [r0], r8 @ │ │ │ │ - adceq r1, pc, r8, ror sp @ │ │ │ │ - adceq r1, pc, r4, ror #26 │ │ │ │ - adceq r1, pc, r8, asr sp @ │ │ │ │ + @ instruction: 0x00af1eb0 │ │ │ │ + adceq r9, pc, r0, ror #29 │ │ │ │ + @ instruction: 0x00b041f8 │ │ │ │ + adcseq ip, r2, r8, lsl fp │ │ │ │ + adceq r1, pc, ip, ror #28 │ │ │ │ + ldrdeq r7, [r1], #14 │ │ │ │ + adceq r9, pc, r0, lsl #29 │ │ │ │ + adceq ip, lr, r4, lsl #15 │ │ │ │ + adcseq r4, r0, r4, asr #5 │ │ │ │ + strdeq r1, [pc], ip @ │ │ │ │ + adcseq ip, r2, r8, lsl #21 │ │ │ │ + adceq r9, pc, r0, lsr #28 │ │ │ │ + adcseq r4, r0, r8, lsr r1 │ │ │ │ + @ instruction: 0x00af1db8 │ │ │ │ + adceq r1, pc, r4, lsr #27 │ │ │ │ + umlaleq r1, pc, r8, sp @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ ldr r5, [r0] │ │ │ │ ldr r0, [pc, #144] @ 235fd8 │ │ │ │ ldr r3, [pc, #144] @ 235fdc │ │ │ │ @@ -518062,15 +518062,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 235fd4 │ │ │ │ add sp, sp, #100 @ 0x64 │ │ │ │ pop {r4, r5, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strheq sl, [sp, -r0]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r6, r1, r0, ror #30 │ │ │ │ + sbceq r6, r1, r0, lsr #31 │ │ │ │ @ instruction: 0x012da048 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3896] @ 0xf38 │ │ │ │ ldr r8, [r0, #16] │ │ │ │ mov r4, r0 │ │ │ │ @@ -518205,15 +518205,15 @@ │ │ │ │ orr r3, r3, r2, lsl #4 │ │ │ │ strb r3, [sp, #85] @ 0x55 │ │ │ │ b 236094 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012d9fec │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012d9f00 │ │ │ │ - sbceq r6, r1, r4, asr #25 │ │ │ │ + sbceq r6, r1, r4, lsl #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [pc, #100] @ 23629c │ │ │ │ ldr r2, [pc, #100] @ 2362a0 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -518274,15 +518274,15 @@ │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #64 @ 0x40 │ │ │ │ bne 23648c │ │ │ │ ldr r1, [r6] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r2, #0 │ │ │ │ - bl 847ca4 │ │ │ │ + bl 847cec │ │ │ │ ldr sl, [r6, #652] @ 0x28c │ │ │ │ mov r8, r0 │ │ │ │ ldrb r3, [sl, #936] @ 0x3a8 │ │ │ │ cmp r3, #5 │ │ │ │ bhi 23649c │ │ │ │ add sl, sp, #256 @ 0x100 │ │ │ │ mov r2, #532 @ 0x214 │ │ │ │ @@ -518416,15 +518416,15 @@ │ │ │ │ ldr r3, [pc, #372] @ 2366c8 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #64 @ 0x40 │ │ │ │ bne 23663c │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #0 │ │ │ │ - bl 847ca4 │ │ │ │ + bl 847cec │ │ │ │ ldr r3, [r4, #652] @ 0x28c │ │ │ │ mov r6, r0 │ │ │ │ ldrb r3, [r3, #936] @ 0x3a8 │ │ │ │ cmp r3, #5 │ │ │ │ bhi 2366ac │ │ │ │ mov r1, r6 │ │ │ │ mov r3, #0 │ │ │ │ @@ -518508,15 +518508,15 @@ │ │ │ │ @ instruction: 0x012d9b10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012d9b00 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ @ instruction: 0xfffff92c │ │ │ │ @ instruction: 0x012d99e4 │ │ │ │ - sbceq r6, r1, r8, ror #16 │ │ │ │ + sbceq r6, r1, r8, lsr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #248] @ 2367ec │ │ │ │ subs r4, r0, #0 │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -518579,16 +518579,16 @@ │ │ │ │ mov r0, #1 │ │ │ │ bl 17b9b0 │ │ │ │ b 236738 │ │ │ │ mov r6, r4 │ │ │ │ b 236738 │ │ │ │ @ instruction: 0x012d9900 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - umlalseq r3, r0, r4, r9 │ │ │ │ - strdeq fp, [lr], r8 @ │ │ │ │ + @ instruction: 0x00b039d4 │ │ │ │ + adceq fp, lr, r8, lsr lr │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r3, [r0] │ │ │ │ ldrne r0, [r3, #268] @ 0x10c │ │ │ │ addne r0, r0, #24 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -518810,15 +518810,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 236b84 │ │ │ │ add sp, sp, #32 │ │ │ │ pop {r4, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012d9560 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r3, r0, r4, asr #12 │ │ │ │ + adcseq r3, r0, r4, lsl #13 │ │ │ │ @ instruction: 0xffffedd8 │ │ │ │ @ instruction: 0xffffedc0 │ │ │ │ @ instruction: 0xffffedc4 │ │ │ │ @ instruction: 0x012d94a0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -519017,20 +519017,20 @@ │ │ │ │ bne 236e64 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp r6, r9 │ │ │ │ beq 236ef4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r6, #0 │ │ │ │ beq 236ef4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 236ef4 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bb410 │ │ │ │ mov r6, r9 │ │ │ │ b 236e44 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -519168,15 +519168,15 @@ │ │ │ │ mov r4, r7 │ │ │ │ mov fp, #0 │ │ │ │ b 237134 │ │ │ │ cmp fp, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ beq 23712c │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r6, r4 │ │ │ │ beq 2371b0 │ │ │ │ cmp fp, #0 │ │ │ │ mov r5, fp │ │ │ │ ldr fp, [r4, #4]! │ │ │ │ beq 237118 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ @@ -519189,33 +519189,33 @@ │ │ │ │ ldr r3, [fp, #4] │ │ │ │ cmp r3, r2 │ │ │ │ bcs 237154 │ │ │ │ cmp r5, fp │ │ │ │ beq 23719c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23719c │ │ │ │ mov r0, r5 │ │ │ │ bl 2bb410 │ │ │ │ cmp r6, r4 │ │ │ │ mov r5, fp │ │ │ │ beq 2371b4 │ │ │ │ ldr fp, [r4, #4]! │ │ │ │ b 237144 │ │ │ │ mov r5, fp │ │ │ │ ldr r4, [sl, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add fp, r4, #900 @ 0x384 │ │ │ │ mov r0, fp │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 237304 │ │ │ │ ldr r3, [pc, #500] @ 2373cc │ │ │ │ ldr r2, [sp, #16] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #1 │ │ │ │ @@ -519223,15 +519223,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 2bbc54 │ │ │ │ ldr r4, [sl, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add fp, r4, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ beq 23721c │ │ │ │ b 23731c │ │ │ │ cmp r6, r7 │ │ │ │ beq 23728c │ │ │ │ ldr r4, [r7, #4]! │ │ │ │ mov r1, r5 │ │ │ │ @@ -519242,24 +519242,24 @@ │ │ │ │ beq 237214 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ ldr r3, [r4, #388] @ 0x184 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, r8, lsl r2 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #388] @ 0x184 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 237214 │ │ │ │ mov r0, r5 │ │ │ │ bl 2bb410 │ │ │ │ cmp r6, r7 │ │ │ │ bne 23721c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2370f8 │ │ │ │ mov r0, r5 │ │ │ │ bl 2bb410 │ │ │ │ b 2370f8 │ │ │ │ cmp r5, #0 │ │ │ │ bne 23726c │ │ │ │ @@ -519269,15 +519269,15 @@ │ │ │ │ mov r1, r4 │ │ │ │ bl 2bb0a4 │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 2372f8 │ │ │ │ add r4, r9, #4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ subs r3, r0, #0 │ │ │ │ beq 2372b4 │ │ │ │ add r2, r5, #1 │ │ │ │ ldr r1, [r9, #136] @ 0x88 │ │ │ │ bic r2, r2, r5 │ │ │ │ mov r0, #1 │ │ │ │ clz r2, r2 │ │ │ │ @@ -519303,15 +519303,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, fp │ │ │ │ bl 179918 │ │ │ │ ldr r1, [fp] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 237338 │ │ │ │ cmp r4, #0 │ │ │ │ bne 237324 │ │ │ │ b 23721c │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ @@ -519329,27 +519329,27 @@ │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2371e8 │ │ │ │ ldr r1, [r4, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 2373a0 │ │ │ │ cmp r4, #0 │ │ │ │ bne 237324 │ │ │ │ b 23721c │ │ │ │ @ instruction: 0x012d8f18 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r0, r0, pc, lsl #3 │ │ │ │ - adceq fp, lr, ip, lsl r2 │ │ │ │ - smulleq r5, r1, r0, fp │ │ │ │ - @ instruction: 0x00b02dd4 │ │ │ │ + adceq fp, lr, ip, asr r2 │ │ │ │ + ldrdeq r5, [r1], #176 @ 0xb0 │ │ │ │ + adcseq r2, r0, r4, lsl lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldrh r4, [r1, #12] │ │ │ │ mov r5, r1 │ │ │ │ add r4, r4, #1 │ │ │ │ @@ -519386,15 +519386,15 @@ │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r6, [r0, #652] @ 0x28c │ │ │ │ mov r5, r0 │ │ │ │ add r4, r6, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2375a8 │ │ │ │ ldr r1, [r6, #2184] @ 0x888 │ │ │ │ cmp r1, #0 │ │ │ │ mov r2, r1 │ │ │ │ movne r7, #0 │ │ │ │ movne r8, #1 │ │ │ │ @@ -519421,18 +519421,18 @@ │ │ │ │ sub r3, r3, r2 │ │ │ │ cmp r3, #0 │ │ │ │ bge 2374b8 │ │ │ │ cmp r7, r9 │ │ │ │ beq 237540 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23753c │ │ │ │ mov r0, r7 │ │ │ │ bl 2bb410 │ │ │ │ ldr r1, [r6, #2184] @ 0x888 │ │ │ │ mov r7, r9 │ │ │ │ ands r2, r4, r1 │ │ │ │ @@ -519443,39 +519443,39 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 236e28 │ │ │ │ mov r4, r0 │ │ │ │ ldr r5, [r5, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r6, r5, #900 @ 0x384 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2375ec │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, #0 │ │ │ │ b 237564 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r7, r9 │ │ │ │ ldr r1, [r6, #2184] @ 0x888 │ │ │ │ b 237544 │ │ │ │ cmp r0, #2 │ │ │ │ bne 237608 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, #2 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r4] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 2375c4 │ │ │ │ cmp r7, #0 │ │ │ │ bne 2375b0 │ │ │ │ b 23749c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -519485,15 +519485,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [r6, #900] @ 0x384 │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ beq 2375e0 │ │ │ │ b 23760c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3912] @ 0xf48 │ │ │ │ @@ -519513,15 +519513,15 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #140] @ 0x8c │ │ │ │ mov r3, #0 │ │ │ │ bl 3b570 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23787c │ │ │ │ ldr r1, [sl, #2184] @ 0x888 │ │ │ │ cmp r1, #0 │ │ │ │ mov r4, r1 │ │ │ │ movne r6, #0 │ │ │ │ movne fp, #1 │ │ │ │ @@ -519547,22 +519547,22 @@ │ │ │ │ cmp r2, r5 │ │ │ │ lsl r6, r6, #2 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ beq 237744 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r2, [sp, #4] │ │ │ │ cmp r2, #0 │ │ │ │ beq 237740 │ │ │ │ mov r0, r2 │ │ │ │ mov r1, #1 │ │ │ │ str r2, [sp, #4] │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ cmp r0, #0 │ │ │ │ beq 237814 │ │ │ │ ldr r1, [sl, #2184] @ 0x888 │ │ │ │ add r6, sp, r6 │ │ │ │ ands r4, r4, r1 │ │ │ │ str r5, [r6, #12] │ │ │ │ @@ -519582,25 +519582,25 @@ │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r5, r6 │ │ │ │ bne 23776c │ │ │ │ ldr r5, [r9, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r7, r5, #900 @ 0x384 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2378c0 │ │ │ │ add r8, r8, r6, lsl #2 │ │ │ │ mov r6, #0 │ │ │ │ ldr r5, [r4], #4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2377dc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2377dc │ │ │ │ mov r0, r5 │ │ │ │ bl 2bbaa8 │ │ │ │ cmp r8, r4 │ │ │ │ str r6, [r4, #-4] │ │ │ │ bne 2377b4 │ │ │ │ @@ -519618,15 +519618,15 @@ │ │ │ │ mov r0, r2 │ │ │ │ bl 2bb410 │ │ │ │ b 237740 │ │ │ │ ldr r5, [r9, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r4, r5, #900 @ 0x384 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2377e8 │ │ │ │ mov r3, #0 │ │ │ │ ldr r2, [pc, #196] @ 23790c │ │ │ │ str r3, [r5, #900] @ 0x384 │ │ │ │ ldr r3, [pc, #180] @ 237904 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -519647,15 +519647,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 237898 │ │ │ │ cmp r5, #0 │ │ │ │ bne 237884 │ │ │ │ b 237698 │ │ │ │ mov r3, #0 │ │ │ │ @@ -519664,15 +519664,15 @@ │ │ │ │ str r3, [r5, #900] @ 0x384 │ │ │ │ bl 1798d8 │ │ │ │ b 2377ac │ │ │ │ ldr r1, [sl, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 2378b4 │ │ │ │ b 2378dc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012d89a8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -519685,47 +519685,47 @@ │ │ │ │ ldr r7, [r0, #652] @ 0x28c │ │ │ │ mov r4, r0 │ │ │ │ add r5, r7, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r6, r1 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2379e8 │ │ │ │ ldr r3, [r6, #496] @ 0x1f0 │ │ │ │ ldr r5, [r3, #8] │ │ │ │ cmp r5, #0 │ │ │ │ beq 2379ac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r6, [r4, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r7, r6, #900 @ 0x384 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 237a2c │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ cmp r3, r4 │ │ │ │ beq 2379dc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 2bbaa8 │ │ │ │ ldr r4, [r4, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r6, r4, #900 @ 0x384 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r5, [r4, #900] @ 0x384 │ │ │ │ bl 1798d8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -519739,15 +519739,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 237a04 │ │ │ │ cmp r7, #0 │ │ │ │ bne 2379f0 │ │ │ │ b 237948 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r7 │ │ │ │ @@ -519756,15 +519756,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ b 237980 │ │ │ │ ldr r0, [r7, #900] @ 0x384 │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ beq 237a20 │ │ │ │ b 237a48 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3912] @ 0xf48 │ │ │ │ @@ -519786,15 +519786,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bl 3b570 │ │ │ │ ldr r5, [r8, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r4, r5, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 237c84 │ │ │ │ ldr r3, [sp] │ │ │ │ ldr r1, [r3, #496] @ 0x1f0 │ │ │ │ ldr r7, [r1, #4] │ │ │ │ cmp r7, #0 │ │ │ │ beq 237c08 │ │ │ │ @@ -519806,20 +519806,20 @@ │ │ │ │ b 237b64 │ │ │ │ ldr r7, [sl] │ │ │ │ add r9, r9, #1 │ │ │ │ cmp r7, r5 │ │ │ │ beq 237b54 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r7, #0 │ │ │ │ beq 237b48 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 237b48 │ │ │ │ mov r0, r7 │ │ │ │ bl 2bb410 │ │ │ │ ldr r3, [sp] │ │ │ │ ldr r2, [r8, #652] @ 0x28c │ │ │ │ ldr r1, [r3, #496] @ 0x1f0 │ │ │ │ @@ -519837,27 +519837,27 @@ │ │ │ │ eor r4, r7, fp, lsl r4 │ │ │ │ cmp r5, #0 │ │ │ │ bne 237b08 │ │ │ │ add r4, r2, #900 @ 0x384 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r2, [sp] │ │ │ │ cmp r0, #0 │ │ │ │ bne 237d28 │ │ │ │ cmp r9, #0 │ │ │ │ beq 237c24 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r7, #0 │ │ │ │ add r9, r3, r9, lsl #2 │ │ │ │ b 237bec │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 237be0 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbaa8 │ │ │ │ cmp r9, r6 │ │ │ │ str r7, [r6, #-4] │ │ │ │ beq 237c24 │ │ │ │ @@ -519868,15 +519868,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbc54 │ │ │ │ b 237bc4 │ │ │ │ ldr r5, [r8, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r4, r5, #900 @ 0x384 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 237cc8 │ │ │ │ ldr r2, [pc, #284] @ 237d48 │ │ │ │ ldr r3, [pc, #276] @ 237d44 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -519886,15 +519886,15 @@ │ │ │ │ bne 237d3c │ │ │ │ add sp, sp, #148 @ 0x94 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, r2, #900 @ 0x384 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r2, [sp] │ │ │ │ cmp r0, #0 │ │ │ │ beq 237bb4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ str r7, [r2, #900] @ 0x384 │ │ │ │ bl 1798d8 │ │ │ │ @@ -519905,15 +519905,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 237ca0 │ │ │ │ cmp r5, #0 │ │ │ │ bne 237c8c │ │ │ │ b 237adc │ │ │ │ ldr r2, [pc, #124] @ 237d4c │ │ │ │ @@ -519931,15 +519931,15 @@ │ │ │ │ add sp, sp, #148 @ 0x94 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 1798d8 │ │ │ │ ldr r1, [r5, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 237cbc │ │ │ │ b 237d08 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ str r5, [r2, #900] @ 0x384 │ │ │ │ @@ -519986,15 +519986,15 @@ │ │ │ │ bx lr │ │ │ │ ldr r5, [r0, #652] @ 0x28c │ │ │ │ mov r6, r0 │ │ │ │ add r8, r5, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 237ec0 │ │ │ │ ldr r1, [pc, #316] @ 237f40 │ │ │ │ add r3, sp, #48 @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r1, [r4, r1] │ │ │ │ mov r2, r7 │ │ │ │ @@ -520029,60 +520029,60 @@ │ │ │ │ mov r0, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ ldr r4, [r6, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, r4, #900 @ 0x384 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 237da4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #900] @ 0x384 │ │ │ │ bl 1798d8 │ │ │ │ b 237da4 │ │ │ │ cmp r0, #2 │ │ │ │ beq 237eec │ │ │ │ ldr r1, [r5, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ beq 237f1c │ │ │ │ b 237ecc │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 237f00 │ │ │ │ cmp r9, #0 │ │ │ │ bne 237eec │ │ │ │ b 237dfc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq sp, ip, r2, r8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012d826c │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ @ instruction: 0x012d824c │ │ │ │ andeq r1, r0, ip, lsl r5 │ │ │ │ - adcseq r2, r0, r0, ror r3 │ │ │ │ - adcseq r5, r0, r4, lsl r6 │ │ │ │ - adcseq r2, r0, r8, asr r3 │ │ │ │ - adcseq r6, sp, r8, lsr #1 │ │ │ │ + @ instruction: 0x00b023b0 │ │ │ │ + adcseq r5, r0, r4, asr r6 │ │ │ │ + umlalseq r2, r0, r8, r3 │ │ │ │ + adcseq r6, sp, r8, ror #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #280] @ 238084 │ │ │ │ subs r4, r0, #0 │ │ │ │ sub sp, sp, #16 │ │ │ │ @@ -520153,29 +520153,29 @@ │ │ │ │ str r4, [sp, #8] │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 237fa8 │ │ │ │ smlawbeq sp, r8, r0, r8 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - ldrdeq r4, [r1], #228 @ 0xe4 │ │ │ │ - adceq sl, lr, ip, lsr #10 │ │ │ │ - adcseq r2, r0, r0, asr #2 │ │ │ │ + sbceq r4, r1, r4, lsl pc │ │ │ │ + adceq sl, lr, ip, ror #10 │ │ │ │ + adcseq r2, r0, r0, lsl #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [r0, #96] @ 0x60 │ │ │ │ mov r4, r0 │ │ │ │ add r7, r5, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r6, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 238224 │ │ │ │ ldr ip, [r4, #496] @ 0x1f0 │ │ │ │ cmp r6, #0 │ │ │ │ mov r0, ip │ │ │ │ beq 23818c │ │ │ │ ldr r1, [ip, #4] │ │ │ │ @@ -520210,15 +520210,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ cmp r6, #0 │ │ │ │ moveq r0, ip │ │ │ │ str r3, [ip, #4] │ │ │ │ beq 238184 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 238218 │ │ │ │ ldr ip, [r4, #496] @ 0x1f0 │ │ │ │ mov r0, ip │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r9, #8] │ │ │ │ ldr r2, [r0, #12] │ │ │ │ @@ -520244,15 +520244,15 @@ │ │ │ │ eor r8, r2, r6, lsl r3 │ │ │ │ bne 2381a0 │ │ │ │ mov r0, ip │ │ │ │ mov r4, #0 │ │ │ │ str r4, [r0, #12] │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, r4 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r0, r7 │ │ │ │ str r4, [r5, #900] @ 0x384 │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 1798d8 │ │ │ │ @@ -520265,26 +520265,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 238240 │ │ │ │ cmp r8, #0 │ │ │ │ bne 23822c │ │ │ │ b 2380d0 │ │ │ │ ldr r1, [r5, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 23825c │ │ │ │ b 23826c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -520294,27 +520294,27 @@ │ │ │ │ mov r6, r0 │ │ │ │ add r7, r8, #2048 @ 0x800 │ │ │ │ bne 238324 │ │ │ │ add r5, r8, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23835c │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ bl 2370c8 │ │ │ │ ldr r7, [r6, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r8, r7, #900 @ 0x384 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 238344 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ cmp r5, #0 │ │ │ │ moveq r4, #0 │ │ │ │ andne r4, r4, #1 │ │ │ │ @@ -520343,26 +520343,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 238378 │ │ │ │ cmp r8, #0 │ │ │ │ bne 238364 │ │ │ │ b 2382cc │ │ │ │ ldr r1, [r8, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 238394 │ │ │ │ b 2383a4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -520435,15 +520435,15 @@ │ │ │ │ bne 238488 │ │ │ │ ldr r8, [r7, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r5, r8, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ strh lr, [r4, #12] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23861c │ │ │ │ mov r2, #0 │ │ │ │ mov r1, #16 │ │ │ │ mov r0, r4 │ │ │ │ ldr fp, [r7, #652] @ 0x28c │ │ │ │ bl 236efc │ │ │ │ @@ -520463,20 +520463,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ ldr r8, [r5, #8] │ │ │ │ cmp r8, #0 │ │ │ │ beq 238568 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r4, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, r4, #900 @ 0x384 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 238660 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ bl 236cf8 │ │ │ │ mov r0, r8 │ │ │ │ mov r1, r6 │ │ │ │ @@ -520519,15 +520519,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 238638 │ │ │ │ cmp r8, #0 │ │ │ │ bne 238624 │ │ │ │ b 238500 │ │ │ │ mov r3, #0 │ │ │ │ @@ -520536,15 +520536,15 @@ │ │ │ │ str r3, [r4, #900] @ 0x384 │ │ │ │ bl 1798d8 │ │ │ │ b 238584 │ │ │ │ ldr r1, [r8, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 238654 │ │ │ │ b 23867c │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -521070,15 +521070,15 @@ │ │ │ │ bl 3a3c4 │ │ │ │ str r0, [r7, #32] │ │ │ │ b 238eb0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012d7228 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r7, [sp, -r8]! │ │ │ │ - adcseq r0, r0, r4, lsr r8 │ │ │ │ + adcseq r0, r0, r4, ror r8 │ │ │ │ eorsgt r3, r0, r3, lsl #28 │ │ │ │ ldr r3, [r0, #1736] @ 0x6c8 │ │ │ │ add r2, r3, #1 │ │ │ │ add r3, r0, r3, lsl #2 │ │ │ │ str r2, [r0, #1736] @ 0x6c8 │ │ │ │ str r1, [r3, #1724] @ 0x6bc │ │ │ │ bx lr │ │ │ │ @@ -521088,15 +521088,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [r0, #1304] @ 0x518 │ │ │ │ mov r4, r0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 238f70 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 238f9c │ │ │ │ mov r2, #0 │ │ │ │ mvn r1, #0 │ │ │ │ ldr ip, [r4, #1972] @ 0x7b4 │ │ │ │ str r2, [r4, #1304] @ 0x518 │ │ │ │ add r3, r4, #20480 @ 0x5000 │ │ │ │ @@ -521111,15 +521111,15 @@ │ │ │ │ str ip, [r4, #1976] @ 0x7b8 │ │ │ │ bl 3b570 │ │ │ │ ldr r5, [r4, #1300] @ 0x514 │ │ │ │ cmp r5, #0 │ │ │ │ beq 238fa8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r5 │ │ │ │ bl 238db8 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, r5 │ │ │ │ bl 2bbaa8 │ │ │ │ @@ -521131,20 +521131,20 @@ │ │ │ │ ldr r6, [r4, #1300] @ 0x514 │ │ │ │ cmp r6, r0 │ │ │ │ mov r5, r0 │ │ │ │ beq 238ffc │ │ │ │ cmp r0, #0 │ │ │ │ beq 238fd8 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r6, #0 │ │ │ │ beq 238ffc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 238ffc │ │ │ │ mov r0, r6 │ │ │ │ bl 2bbaa8 │ │ │ │ ldr r0, [r4, #1972] @ 0x7b4 │ │ │ │ add r3, r4, #20480 @ 0x5000 │ │ │ │ mov r2, #1 │ │ │ │ @@ -521199,15 +521199,15 @@ │ │ │ │ mov r2, r7 │ │ │ │ cmp r3, #4 │ │ │ │ mov r1, r6 │ │ │ │ bhi 2390f8 │ │ │ │ bl 2389ac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 239100 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ bl 238a48 │ │ │ │ b 2390dc │ │ │ │ mov r0, r4 │ │ │ │ @@ -521228,17 +521228,17 @@ │ │ │ │ str r6, [sp, #12] │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 239074 │ │ │ │ @ instruction: 0x012d6fa8 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r3, r1, ip, lsr #28 │ │ │ │ - adceq r9, lr, r0, ror #8 │ │ │ │ - adcseq r1, r0, ip, lsl #1 │ │ │ │ + sbceq r3, r1, ip, ror #28 │ │ │ │ + adceq r9, lr, r0, lsr #9 │ │ │ │ + adcseq r1, r0, ip, asr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #864] @ 2394e0 │ │ │ │ ldr r3, [pc, #864] @ 2394e4 │ │ │ │ @@ -521301,23 +521301,23 @@ │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 23c284 │ │ │ │ cmp r4, #0 │ │ │ │ beq 239290 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 239290 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbaa8 │ │ │ │ add r0, r5, #19712 @ 0x4d00 │ │ │ │ and r1, r6, #1 │ │ │ │ add r0, r0, #184 @ 0xb8 │ │ │ │ - bl 958f54 │ │ │ │ + bl 958f9c │ │ │ │ ldr r2, [pc, #588] @ 2394f4 │ │ │ │ ldr r3, [pc, #568] @ 2394e4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -521458,22 +521458,22 @@ │ │ │ │ bl 17b9b0 │ │ │ │ b 2391cc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012d6e78 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012d6e44 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r1, r0, r4 │ │ │ │ + adcseq r1, r0, r4, asr #32 │ │ │ │ @ instruction: 0x012d6d50 │ │ │ │ - adcseq r0, r0, r8, lsr pc │ │ │ │ - adcseq r0, r0, r4, lsr #30 │ │ │ │ - @ instruction: 0x00b00ddc │ │ │ │ - smulleq r3, r1, r8, sl │ │ │ │ - adceq r9, lr, r0, ror #1 │ │ │ │ - adcseq r0, r0, r0, lsr #26 │ │ │ │ + adcseq r0, r0, r8, ror pc │ │ │ │ + adcseq r0, r0, r4, ror #30 │ │ │ │ + adcseq r0, r0, ip, lsl lr │ │ │ │ + ldrdeq r3, [r1], #168 @ 0xa8 │ │ │ │ + adceq r9, lr, r0, lsr #2 │ │ │ │ + adcseq r0, r0, r0, ror #26 │ │ │ │ bics r3, r1, #12288 @ 0x3000 │ │ │ │ bxeq lr │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ b 239164 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ @@ -521484,34 +521484,34 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [r0, #1304] @ 0x518 │ │ │ │ mov r4, r0 │ │ │ │ cmp r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 239570 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r5 │ │ │ │ bl 238db8 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 23828c │ │ │ │ ldr r6, [r4, #1304] @ 0x518 │ │ │ │ cmp r6, r0 │ │ │ │ mov r5, r0 │ │ │ │ beq 2395b8 │ │ │ │ cmp r0, #0 │ │ │ │ beq 239594 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r6, #0 │ │ │ │ beq 2395b8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2395b8 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bbaa8 │ │ │ │ ldr r0, [r4, #1972] @ 0x7b4 │ │ │ │ add r3, r4, #20480 @ 0x5000 │ │ │ │ mov r2, #1 │ │ │ │ @@ -521541,29 +521541,29 @@ │ │ │ │ tst r2, #1 │ │ │ │ bne 239880 │ │ │ │ ldr r6, [r5, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r4, r6, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2398b8 │ │ │ │ ldr r6, [r5, #652] @ 0x28c │ │ │ │ ldr r2, [r5, #636] @ 0x27c │ │ │ │ ldr r3, [r5, #640] @ 0x280 │ │ │ │ mov r4, #0 │ │ │ │ add r8, r6, #900 @ 0x384 │ │ │ │ str r3, [r2, #4] │ │ │ │ mvn r1, #0 │ │ │ │ str r2, [r3] │ │ │ │ mov r0, r8 │ │ │ │ str r4, [r5, #640] @ 0x280 │ │ │ │ str r4, [r5, #636] @ 0x27c │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, r4 │ │ │ │ bne 23986c │ │ │ │ add r0, r5, #1296 @ 0x510 │ │ │ │ add r0, r0, #12 │ │ │ │ mov r1, #0 │ │ │ │ bl 23c284 │ │ │ │ ldr r0, [r5, #1316] @ 0x524 │ │ │ │ @@ -521584,15 +521584,15 @@ │ │ │ │ add r0, r0, #44 @ 0x2c │ │ │ │ bl 83448 │ │ │ │ ldr r4, [r5, #1300] @ 0x514 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2396f4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 239814 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r5, #1300] @ 0x514 │ │ │ │ bl 237468 │ │ │ │ subs r4, r0, #0 │ │ │ │ @@ -521600,23 +521600,23 @@ │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 23762c │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbc54 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 239820 │ │ │ │ mov r0, r5 │ │ │ │ bl 23f69c │ │ │ │ ldr r0, [r5, #660] @ 0x294 │ │ │ │ cmp r0, #0 │ │ │ │ beq 23974c │ │ │ │ - bl 8333bc │ │ │ │ + bl 833404 │ │ │ │ ldr r0, [r5, #16] │ │ │ │ cmp r0, #0 │ │ │ │ beq 23975c │ │ │ │ bl 5a57c │ │ │ │ ldr r1, [r5, #664] @ 0x298 │ │ │ │ cmp r1, #0 │ │ │ │ beq 239774 │ │ │ │ @@ -521648,15 +521648,15 @@ │ │ │ │ bl 2cd108 │ │ │ │ ldr r0, [r5, #656] @ 0x290 │ │ │ │ bl 2ce1f4 │ │ │ │ ldr r0, [r5, #656] @ 0x290 │ │ │ │ bl 2cd9d8 │ │ │ │ add r0, r5, #19712 @ 0x4d00 │ │ │ │ add r0, r0, #184 @ 0xb8 │ │ │ │ - bl 958eb4 │ │ │ │ + bl 958efc │ │ │ │ add r0, r5, #704 @ 0x2c0 │ │ │ │ bl 2bacb8 │ │ │ │ ldr r0, [r8, #3492] @ 0xda4 │ │ │ │ bl 2b8224 │ │ │ │ ldr r2, [pc, #292] @ 239928 │ │ │ │ ldr r3, [r7] │ │ │ │ tst r2, r3 │ │ │ │ @@ -521711,38 +521711,38 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r4] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 2398d4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2398c0 │ │ │ │ b 239648 │ │ │ │ ldr r0, [r6, #900] @ 0x384 │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ beq 2398f0 │ │ │ │ b 239900 │ │ │ │ @ instruction: 0x012d69ec │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r8, r0, r1 │ │ │ │ - adceq r8, lr, ip, lsr sp │ │ │ │ - adcseq r0, r0, r4, asr sl │ │ │ │ - sbceq r3, r1, r4, ror #13 │ │ │ │ + adceq r8, lr, ip, ror sp │ │ │ │ + umlalseq r0, r0, r4, sl @ │ │ │ │ + sbceq r3, r1, r4, lsr #14 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ - @ instruction: 0x00b009fc │ │ │ │ - strdeq r8, [lr], r4 @ │ │ │ │ + adcseq r0, r0, ip, lsr sl │ │ │ │ + adceq r8, lr, r4, lsr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3936] @ 0xf60 │ │ │ │ ldr ip, [pc, #440] @ 239b14 │ │ │ │ ldr r3, [pc, #440] @ 239b18 │ │ │ │ sub sp, sp, #128 @ 0x80 │ │ │ │ @@ -521855,15 +521855,15 @@ │ │ │ │ add sp, sp, #128 @ 0x80 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012d6698 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r1, r1 │ │ │ │ eorseq r0, r1, r1 │ │ │ │ - smulleq r3, r1, r4, r5 │ │ │ │ + ldrdeq r3, [r1], #84 @ 0x54 │ │ │ │ andeq r0, r0, r1, lsl #30 │ │ │ │ @ instruction: 0x012d6518 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ add r5, r0, #16384 @ 0x4000 │ │ │ │ @@ -521877,25 +521877,25 @@ │ │ │ │ ldr r1, [r2, #232] @ 0xe8 │ │ │ │ blx r3 │ │ │ │ ldr r4, [r5, #3924] @ 0xf54 │ │ │ │ cmp r4, #0 │ │ │ │ beq 239b88 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 239bbc │ │ │ │ ldr r4, [r5, #3928] @ 0xf58 │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #3924] @ 0xf54 │ │ │ │ beq 239bb0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 239be0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #3928] @ 0xf58 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -522016,36 +522016,36 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 23fb4c │ │ │ │ mov r0, r4 │ │ │ │ bl 248958 │ │ │ │ mov r0, r4 │ │ │ │ bl 247f7c │ │ │ │ mov r0, r4 │ │ │ │ - bl 832da4 │ │ │ │ + bl 832dec │ │ │ │ cmp r0, r8 │ │ │ │ str r0, [r4, #660] @ 0x294 │ │ │ │ beq 239f20 │ │ │ │ mov r1, r8 │ │ │ │ ldr r8, [r4, #652] @ 0x28c │ │ │ │ add r3, r4, #844 @ 0x34c │ │ │ │ str r3, [r4, #844] @ 0x34c │ │ │ │ str r3, [r4, #848] @ 0x350 │ │ │ │ add r6, r8, #900 @ 0x384 │ │ │ │ add r3, r4, #892 @ 0x37c │ │ │ │ mov r2, r9 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r4, #892] @ 0x37c │ │ │ │ str r3, [r4, #896] @ 0x380 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 239f34 │ │ │ │ add r6, r5, #2208 @ 0x8a0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ lsl r0, r0, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ cmp r0, #0 │ │ │ │ beq 239df4 │ │ │ │ ldr r6, [r4, #652] @ 0x28c │ │ │ │ add r3, r4, #1328 @ 0x530 │ │ │ │ ldr r2, [r6, #896] @ 0x380 │ │ │ │ @@ -522055,15 +522055,15 @@ │ │ │ │ add r8, r6, #900 @ 0x384 │ │ │ │ str r1, [r4, #636] @ 0x27c │ │ │ │ str r2, [r4, #640] @ 0x280 │ │ │ │ mvn r1, #0 │ │ │ │ str r3, [r2] │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r6, #896] @ 0x380 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 239f78 │ │ │ │ add r3, r4, #1456 @ 0x5b0 │ │ │ │ add r3, r3, #12 │ │ │ │ str r3, [r4, #1336] @ 0x538 │ │ │ │ bl 2b9334 │ │ │ │ ldr r2, [pc, #396] @ 239ff4 │ │ │ │ @@ -522078,15 +522078,15 @@ │ │ │ │ add r0, r0, #184 @ 0xb8 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r2, [sp] │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #8 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 83ee68 │ │ │ │ + bl 83eeb0 │ │ │ │ ldr r1, [r5, #2008] @ 0x7d8 │ │ │ │ add r0, r4, #704 @ 0x2c0 │ │ │ │ bl 2bac20 │ │ │ │ ldr r2, [pc, #328] @ 23a000 │ │ │ │ ldr r3, [pc, #256] @ 239fbc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -522125,15 +522125,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 239f50 │ │ │ │ cmp r8, #0 │ │ │ │ bne 239f3c │ │ │ │ b 239df0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -522142,15 +522142,15 @@ │ │ │ │ str r3, [r6, #900] @ 0x384 │ │ │ │ bl 1798d8 │ │ │ │ b 239e50 │ │ │ │ ldr r1, [r8, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 239f6c │ │ │ │ b 239f94 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r6, [sp, -ip]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -522346,15 +522346,15 @@ │ │ │ │ orr r3, r3, r6 │ │ │ │ add r4, r8, #900 @ 0x384 │ │ │ │ strh r0, [r5, #112] @ 0x70 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r1, [r5, #108] @ 0x6c │ │ │ │ str r3, [r5, #60] @ 0x3c │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23a3d8 │ │ │ │ tst r6, #1020 @ 0x3fc │ │ │ │ beq 23a32c │ │ │ │ ldrb r3, [r5, #203] @ 0xcb │ │ │ │ cmp r3, #0 │ │ │ │ beq 23a32c │ │ │ │ @@ -522403,15 +522403,15 @@ │ │ │ │ cmp r6, r4 │ │ │ │ sub r4, r4, #40 @ 0x28 │ │ │ │ bne 23a380 │ │ │ │ ldr r4, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, r4, #900 @ 0x384 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #900] @ 0x384 │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ @@ -522422,26 +522422,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 23a3f4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 23a3e0 │ │ │ │ b 23a2dc │ │ │ │ ldr r1, [r8, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 23a410 │ │ │ │ b 23a420 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -522457,15 +522457,15 @@ │ │ │ │ add fp, pc, fp │ │ │ │ cmp r0, #0 │ │ │ │ bne 23a498 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 23a5b8 │ │ │ │ mov r0, r5 │ │ │ │ bl 238f00 │ │ │ │ mov r1, r6 │ │ │ │ mov r4, r0 │ │ │ │ bl 23a250 │ │ │ │ @@ -522525,15 +522525,15 @@ │ │ │ │ strd r8, [sp] │ │ │ │ str sl, [sp, #8] │ │ │ │ bl 2bd140 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bc5bc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23a47c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 2bbaa8 │ │ │ │ mov r0, r4 │ │ │ │ @@ -522605,19 +522605,19 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ b 23a620 │ │ │ │ ldr r3, [pc, #28] @ 23a6ec │ │ │ │ add r3, pc, r3 │ │ │ │ b 23a5fc │ │ │ │ smlawbeq sp, r8, fp, r5 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r2, r1, r0, lsr #20 │ │ │ │ - adceq r7, lr, r8, lsr pc │ │ │ │ - adceq pc, pc, r8, lsr #25 │ │ │ │ - adceq r7, lr, r0, lsl r7 │ │ │ │ - adceq r7, lr, r4, lsl #14 │ │ │ │ + sbceq r2, r1, r0, ror #20 │ │ │ │ + adceq r7, lr, r8, ror pc │ │ │ │ + adceq pc, pc, r8, ror #25 │ │ │ │ + adceq r7, lr, r0, asr r7 │ │ │ │ + adceq r7, lr, r4, asr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r7, [r0, #40] @ 0x28 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ ldr r3, [r7, #1984] @ 0x7c0 │ │ │ │ @@ -522661,15 +522661,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 23a8c4 │ │ │ │ ldr r6, [r7, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r5, r6, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23af84 │ │ │ │ ldr r3, [r7, #1984] @ 0x7c0 │ │ │ │ cmp r3, #0 │ │ │ │ bne 23a8f4 │ │ │ │ ldrh r3, [fp, #2] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -522723,15 +522723,15 @@ │ │ │ │ beq 23a8a4 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bc224 │ │ │ │ ldr r5, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r6, r5, #900 @ 0x384 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23afec │ │ │ │ ldr r7, [r4, #40] @ 0x28 │ │ │ │ ldr r3, [r7, #1980] @ 0x7bc │ │ │ │ tst r3, #1048576 @ 0x100000 │ │ │ │ beq 23a8ec │ │ │ │ add r7, r7, #16384 @ 0x4000 │ │ │ │ @@ -523165,28 +523165,28 @@ │ │ │ │ b 23a890 │ │ │ │ cmp r0, #2 │ │ │ │ beq 23afb0 │ │ │ │ ldr r1, [r6, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 23afe0 │ │ │ │ b 23af90 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 23afc4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 23afb0 │ │ │ │ b 23a7c8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -523248,39 +523248,39 @@ │ │ │ │ ldr r8, [r6, #1300] @ 0x514 │ │ │ │ cmp r8, #0 │ │ │ │ moveq r4, r8 │ │ │ │ mov r5, r0 │ │ │ │ beq 23b0f0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r4, [r6, #1300] @ 0x514 │ │ │ │ cmp r4, r5 │ │ │ │ beq 23b130 │ │ │ │ cmp r5, #0 │ │ │ │ beq 23b10c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r4, #0 │ │ │ │ beq 23b130 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b130 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbaa8 │ │ │ │ ldr sl, [r6, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r4, sl, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [r6, #1300] @ 0x514 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b690 │ │ │ │ add fp, r6, #8192 @ 0x2000 │ │ │ │ ldr sl, [fp, #2156] @ 0x86c │ │ │ │ ldr r2, [fp, #2160] @ 0x870 │ │ │ │ and r9, sl, r2 │ │ │ │ rsb r4, r9, #0 │ │ │ │ @@ -523471,15 +523471,15 @@ │ │ │ │ ldrb r3, [r8, #64] @ 0x40 │ │ │ │ tst r3, #4 │ │ │ │ bne 23b5e0 │ │ │ │ ldr r4, [r6, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add fp, r4, #900 @ 0x384 │ │ │ │ mov r0, fp │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b604 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ ldr r2, [r3, #1980] @ 0x7bc │ │ │ │ tst r2, #1048576 @ 0x100000 │ │ │ │ beq 23b494 │ │ │ │ add r3, r3, #16384 @ 0x4000 │ │ │ │ @@ -523512,37 +523512,37 @@ │ │ │ │ ldr r4, [r6, #1300] @ 0x514 │ │ │ │ cmp r4, r8 │ │ │ │ beq 23b5d4 │ │ │ │ cmp r8, #0 │ │ │ │ beq 23b5a4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r4, #0 │ │ │ │ beq 23b530 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b530 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbaa8 │ │ │ │ str r8, [r6, #1300] @ 0x514 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b550 │ │ │ │ mov r0, r8 │ │ │ │ bl 2bbaa8 │ │ │ │ cmp r5, #0 │ │ │ │ beq 23b0bc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b0bc │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 2bbaa8 │ │ │ │ mov r0, r5 │ │ │ │ @@ -523555,28 +523555,28 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 2bc484 │ │ │ │ b 23b308 │ │ │ │ cmp r4, #0 │ │ │ │ beq 23b550 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ strne r8, [r6, #1300] @ 0x514 │ │ │ │ bne 23b550 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbaa8 │ │ │ │ str r8, [r6, #1300] @ 0x514 │ │ │ │ b 23b550 │ │ │ │ cmp r8, #0 │ │ │ │ bne 23b534 │ │ │ │ b 23b550 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b5fc │ │ │ │ mov r0, r8 │ │ │ │ bl 2bb410 │ │ │ │ mov r8, #0 │ │ │ │ b 23b454 │ │ │ │ mov r3, #0 │ │ │ │ @@ -523616,43 +523616,43 @@ │ │ │ │ b 23b4ac │ │ │ │ cmp r0, #2 │ │ │ │ beq 23b6bc │ │ │ │ ldr r1, [sl, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ beq 23b6ec │ │ │ │ b 23b69c │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 23b6d0 │ │ │ │ cmp sl, #0 │ │ │ │ bne 23b6bc │ │ │ │ b 23b154 │ │ │ │ mov r0, r5 │ │ │ │ bl 2bc484 │ │ │ │ b 23b408 │ │ │ │ @ instruction: 0x012d4f58 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r0, r0, fp, ror #4 │ │ │ │ - adceq r6, lr, r8, lsr #30 │ │ │ │ - sbceq r1, r1, r8, ror #19 │ │ │ │ - @ instruction: 0x00afecb8 │ │ │ │ + adceq r6, lr, r8, ror #30 │ │ │ │ + sbceq r1, r1, r8, lsr #20 │ │ │ │ + strdeq lr, [pc], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr lr, [pc, #2216] @ 23bfdc │ │ │ │ ldr ip, [pc, #2216] @ 23bfe0 │ │ │ │ add lr, pc, lr │ │ │ │ @@ -523755,15 +523755,15 @@ │ │ │ │ cmp r4, r2 │ │ │ │ str r3, [r4] │ │ │ │ bne 23b8b0 │ │ │ │ mov r0, r5 │ │ │ │ bl 2bc5bc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b8e8 │ │ │ │ mov r0, r5 │ │ │ │ bl 2bbaa8 │ │ │ │ add r3, sp, #68 @ 0x44 │ │ │ │ cmp r7, r3 │ │ │ │ beq 23b9a4 │ │ │ │ @@ -523812,15 +523812,15 @@ │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ b 23b7b8 │ │ │ │ ldr r4, [sp, #60] @ 0x3c │ │ │ │ cmp r4, #0 │ │ │ │ beq 23b8f4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b8f4 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -523845,15 +523845,15 @@ │ │ │ │ mov ip, #0 │ │ │ │ bne 23bfc4 │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 97b8c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b7cc │ │ │ │ mov r0, r5 │ │ │ │ bl 2bbaa8 │ │ │ │ b 23b7cc │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 3b5a0 │ │ │ │ @@ -524211,25 +524211,25 @@ │ │ │ │ udf #0 │ │ │ │ smlawteq sp, r4, r8, r4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012d48a4 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ strdeq r4, [sp, -ip]! │ │ │ │ @ instruction: 0x012d45ec │ │ │ │ - sbceq r1, r1, r8, lsl #11 │ │ │ │ - adceq lr, pc, r8, lsl #17 │ │ │ │ - adceq r6, lr, r4, lsr #21 │ │ │ │ - smulleq r1, r1, r8, r3 @ │ │ │ │ + sbceq r1, r1, r8, asr #11 │ │ │ │ + adceq lr, pc, r8, asr #17 │ │ │ │ + adceq r6, lr, r4, ror #21 │ │ │ │ + ldrdeq r1, [r1], #56 @ 0x38 │ │ │ │ bcs fece6ab8 │ │ │ │ - sbceq r1, r1, r8, lsl #6 │ │ │ │ + sbceq r1, r1, r8, asr #6 │ │ │ │ ldrbpl r5, [r5, #-1366] @ 0xfffffaaa │ │ │ │ - sbceq r1, r1, r8, lsr r2 │ │ │ │ - adceq r5, lr, r4, lsl #30 │ │ │ │ - strdeq r5, [lr], r8 @ │ │ │ │ - ldrdeq r1, [r1], #0 │ │ │ │ + sbceq r1, r1, r8, ror r2 │ │ │ │ + adceq r5, lr, r4, asr #30 │ │ │ │ + adceq r5, lr, r8, lsr pc │ │ │ │ + sbceq r1, r1, r0, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr ip, [sp, #24] │ │ │ │ str ip, [sp] │ │ │ │ @@ -524388,32 +524388,32 @@ │ │ │ │ cmp r5, r1 │ │ │ │ mov r4, r1 │ │ │ │ beq 23c2d8 │ │ │ │ cmp r1, #0 │ │ │ │ beq 23c2bc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r5, #0 │ │ │ │ beq 23c2d8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ subs r1, r0, #0 │ │ │ │ beq 23c2e0 │ │ │ │ str r4, [r6] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r5, [r6] │ │ │ │ add r0, r5, #4 │ │ │ │ bl 23c284 │ │ │ │ ldr r0, [r5, #12] │ │ │ │ cmp r0, #0 │ │ │ │ beq 23c308 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 23c344 │ │ │ │ ldr r2, [r5, #44] @ 0x2c │ │ │ │ mov r3, #0 │ │ │ │ cmp r2, r3 │ │ │ │ str r3, [r5, #12] │ │ │ │ bne 23c350 │ │ │ │ @@ -524450,28 +524450,28 @@ │ │ │ │ add r0, r4, #4 │ │ │ │ bl 23c284 │ │ │ │ ldr r5, [r4, #8] │ │ │ │ cmp r5, #0 │ │ │ │ beq 23c3bc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 23c408 │ │ │ │ ldrb r2, [r4, #16] │ │ │ │ mov r3, #0 │ │ │ │ cmp r2, r3 │ │ │ │ str r3, [r4, #8] │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r1, [r4, #20] │ │ │ │ add r6, r4, #20 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 23c3d8 │ │ │ │ cmp r5, #2 │ │ │ │ beq 23c414 │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r4, #16] │ │ │ │ @@ -524744,15 +524744,15 @@ │ │ │ │ str r0, [r4, #36] @ 0x24 │ │ │ │ str r5, [r0, #20] │ │ │ │ b 23c7dc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012d3a08 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012d3950 │ │ │ │ - adceq ip, pc, r0, lsl #31 │ │ │ │ + adceq ip, pc, r0, asr #31 │ │ │ │ eorsgt r3, r0, r3, lsl #28 │ │ │ │ eorsgt r6, r0, sl, asr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [r1, #44] @ 0x2c │ │ │ │ @@ -524769,15 +524769,15 @@ │ │ │ │ bl 237468 │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 23c8c0 │ │ │ │ ldrb r3, [r6, #64] @ 0x40 │ │ │ │ tst r3, #4 │ │ │ │ beq 23c910 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23c8c0 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bbaa8 │ │ │ │ mov r0, r5 │ │ │ │ bl 239530 │ │ │ │ ldr r7, [r4, #8] │ │ │ │ @@ -524786,42 +524786,42 @@ │ │ │ │ beq 23c9ec │ │ │ │ cmp r0, #0 │ │ │ │ bne 23c91c │ │ │ │ cmp r7, #0 │ │ │ │ beq 23c9b0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 23c9c0 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, #36 @ 0x24 │ │ │ │ str r6, [r4, #8] │ │ │ │ bl 23c284 │ │ │ │ b 23c970 │ │ │ │ ldr r7, [r4, #8] │ │ │ │ cmp r7, r6 │ │ │ │ beq 23c9dc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r7, #0 │ │ │ │ beq 23c944 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 23c994 │ │ │ │ mov r1, r4 │ │ │ │ add r0, r6, #36 @ 0x24 │ │ │ │ str r6, [r4, #8] │ │ │ │ bl 23c284 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23c970 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bbaa8 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ mov r3, #1 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -524912,20 +524912,20 @@ │ │ │ │ ldr r6, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ beq 23cb4c │ │ │ │ cmp r6, r4 │ │ │ │ beq 23cb08 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r6, #0 │ │ │ │ beq 23cb08 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 23cb40 │ │ │ │ str r4, [r5, #8] │ │ │ │ ldrb r3, [r4, #64] @ 0x40 │ │ │ │ ldr r2, [r4, #40] @ 0x28 │ │ │ │ orr r3, r3, #2 │ │ │ │ strb r3, [r4, #64] @ 0x40 │ │ │ │ @@ -524941,28 +524941,28 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 2bbaa8 │ │ │ │ b 23cb08 │ │ │ │ cmp r6, #0 │ │ │ │ beq 23cb68 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 23cbb4 │ │ │ │ ldrb r2, [r5, #16] │ │ │ │ mov r3, #0 │ │ │ │ cmp r2, r3 │ │ │ │ str r3, [r5, #8] │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5, #20] │ │ │ │ add r6, r5, #20 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 23cb84 │ │ │ │ cmp r4, #2 │ │ │ │ beq 23cbc0 │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r5, #16] │ │ │ │ @@ -525115,15 +525115,15 @@ │ │ │ │ bne 23ceac │ │ │ │ ldr r6, [r4, #8] │ │ │ │ str r5, [r4, #36] @ 0x24 │ │ │ │ cmp r6, #0 │ │ │ │ beq 23ce20 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 23ce48 │ │ │ │ ldrb r2, [r4, #16] │ │ │ │ mov r3, #0 │ │ │ │ cmp r2, r3 │ │ │ │ str r3, [r4, #8] │ │ │ │ bne 23ce74 │ │ │ │ @@ -525145,15 +525145,15 @@ │ │ │ │ b 3a28c │ │ │ │ ldr r0, [r4, #20] │ │ │ │ add r7, r4, #20 │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 23ce7c │ │ │ │ cmp r6, #2 │ │ │ │ beq 23cef0 │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r4, #16] │ │ │ │ b 23ce34 │ │ │ │ @@ -525176,18 +525176,18 @@ │ │ │ │ b 23cdfc │ │ │ │ mvn r1, #-2147483648 @ 0x80000000 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798d8 │ │ │ │ b 23cea0 │ │ │ │ @ instruction: 0x012d321c │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r0, r1, r0, lsr #3 │ │ │ │ + sbceq r0, r1, r0, ror #3 │ │ │ │ andeq r0, r0, fp, ror #2 │ │ │ │ - ldrdeq sp, [pc], r0 @ │ │ │ │ - adceq r5, lr, r4, asr #13 │ │ │ │ + adceq sp, pc, r0, lsl r5 @ │ │ │ │ + adceq r5, lr, r4, lsl #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, #1 │ │ │ │ @@ -525213,20 +525213,20 @@ │ │ │ │ cmp r5, r6 │ │ │ │ strb r1, [r4, #16] │ │ │ │ str r1, [r4, #20] │ │ │ │ beq 23cfbc │ │ │ │ cmp r5, #0 │ │ │ │ beq 23cfa0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r6, #0 │ │ │ │ beq 23cfbc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 23cfc8 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [r4, #12] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r4, #12] │ │ │ │ bl 3bb4c │ │ │ │ @@ -525462,15 +525462,15 @@ │ │ │ │ str r6, [fp, #-56] @ 0xffffffc8 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [fp, #-40] @ 0xffffffd8 │ │ │ │ mov r3, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23de68 │ │ │ │ ldr r3, [r8, #40] @ 0x28 │ │ │ │ ldr r9, [r3, #652] @ 0x28c │ │ │ │ ldr r3, [r8, #240] @ 0xf0 │ │ │ │ ldr r0, [r9, #2188] @ 0x88c │ │ │ │ cmp r3, #0 │ │ │ │ @@ -525747,15 +525747,15 @@ │ │ │ │ ldr r0, [fp, #-80] @ 0xffffffb0 │ │ │ │ bl 17d534 │ │ │ │ ldr r4, [r4, #8] │ │ │ │ cmp r4, #0 │ │ │ │ beq 23d7f8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r2, [r4, #220] @ 0xdc │ │ │ │ ldr r1, [r4, #216] @ 0xd8 │ │ │ │ ldr r0, [fp, #-112] @ 0xffffff90 │ │ │ │ add r3, r4, #216 @ 0xd8 │ │ │ │ str r2, [r1, #4] │ │ │ │ str r1, [r2] │ │ │ │ str r3, [r4, #220] @ 0xdc │ │ │ │ @@ -525763,15 +525763,15 @@ │ │ │ │ add r1, r0, #2192 @ 0x890 │ │ │ │ str r1, [r4, #216] @ 0xd8 │ │ │ │ str r2, [r4, #220] @ 0xdc │ │ │ │ mvn r1, #0 │ │ │ │ str r3, [r2] │ │ │ │ str r3, [r0, #2196] @ 0x894 │ │ │ │ ldr r0, [fp, #-136] @ 0xffffff78 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23deb0 │ │ │ │ ldr r2, [pc, #1944] @ 23dfe0 │ │ │ │ ldr r3, [pc, #1928] @ 23dfd4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -525783,15 +525783,15 @@ │ │ │ │ sub sp, fp, #32 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r7, [fp, #-112] @ 0xffffff90 │ │ │ │ mov r1, #1 │ │ │ │ ldr r6, [r7, #2192] @ 0x890 │ │ │ │ sub r4, r6, #216 @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 23dcdc │ │ │ │ ldr r3, [r7, #2188] @ 0x88c │ │ │ │ str r3, [fp, #-140] @ 0xffffff74 │ │ │ │ b 23d598 │ │ │ │ cmp r4, r5 │ │ │ │ movcs r5, r6 │ │ │ │ @@ -526171,15 +526171,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 23de88 │ │ │ │ cmp r6, #0 │ │ │ │ bne 23de74 │ │ │ │ b 23d38c │ │ │ │ ldr r2, [fp, #-112] @ 0xffffff90 │ │ │ │ @@ -526215,15 +526215,15 @@ │ │ │ │ b 23d91c │ │ │ │ ldr r3, [fp, #-112] @ 0xffffff90 │ │ │ │ ldr r1, [r3, #900] @ 0x384 │ │ │ │ ldr r6, [fp, #-136] @ 0xffffff78 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 23df34 │ │ │ │ cmp r5, #0 │ │ │ │ movne r5, r6 │ │ │ │ bne 23de74 │ │ │ │ b 23d38c │ │ │ │ @@ -526255,17 +526255,17 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012d2cb0 │ │ │ │ @ instruction: 0x012d2ca0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ @ instruction: 0x012d27b0 │ │ │ │ - sbceq pc, r0, r8, lsl #3 │ │ │ │ - @ instruction: 0x00afc4bc │ │ │ │ - adceq r4, lr, r8, lsl #13 │ │ │ │ + sbceq pc, r0, r8, asr #3 │ │ │ │ + strdeq ip, [pc], ip @ │ │ │ │ + adceq r4, lr, r8, asr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ ldr r2, [r0, #52] @ 0x34 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ @@ -526361,15 +526361,15 @@ │ │ │ │ bl 23cdc4 │ │ │ │ mov r3, #0 │ │ │ │ mvn r2, #0 │ │ │ │ mov r1, r3 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ add sp, sp, #76 @ 0x4c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 9591c0 │ │ │ │ + b 959208 │ │ │ │ lsl r0, r0, #28 │ │ │ │ orrs r2, r2, r0, lsr #31 │ │ │ │ beq 23e240 │ │ │ │ ldr r1, [r4, #272] @ 0x110 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ ldr r3, [r0] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -526452,15 +526452,15 @@ │ │ │ │ mul r1, r2, r1 │ │ │ │ blx r3 │ │ │ │ ldr sl, [r4, #40] @ 0x28 │ │ │ │ mov r2, #1 │ │ │ │ add r8, sl, #644 @ 0x284 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23e7d8 │ │ │ │ add r6, sl, #16384 @ 0x4000 │ │ │ │ ldr r3, [r6, #3832] @ 0xef8 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4, #56] @ 0x38 │ │ │ │ @@ -526544,43 +526544,43 @@ │ │ │ │ ldr r3, [r6, #3856] @ 0xf10 │ │ │ │ cmp r3, #0 │ │ │ │ beq 23e460 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23e7a0 │ │ │ │ ldr r2, [r4, #272] @ 0x110 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r1, [r3] │ │ │ │ cmp r1, #0 │ │ │ │ bne 23e7b8 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov r1, #0 │ │ │ │ ldr r7, [r3, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r6, r7, #900 @ 0x384 │ │ │ │ mov r0, r6 │ │ │ │ str r1, [r4, #72] @ 0x48 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23e840 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 23e694 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mvn r1, #0 │ │ │ │ ldr r6, [r3, #652] @ 0x28c │ │ │ │ add r7, r6, #900 @ 0x384 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23e9b4 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [r2, #1216] @ 0x4c0 │ │ │ │ adds r3, r3, #1 │ │ │ │ str r3, [r2, #1216] @ 0x4c0 │ │ │ │ ldr r3, [r2, #1220] @ 0x4c4 │ │ │ │ @@ -526599,15 +526599,15 @@ │ │ │ │ ldr ip, [r4, #88] @ 0x58 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bne 23e700 │ │ │ │ add r2, r4, #196 @ 0xc4 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl 83eed0 │ │ │ │ + bl 83ef18 │ │ │ │ ldr r3, [r6, #3860] @ 0xf14 │ │ │ │ cmp r3, #0 │ │ │ │ beq 23e6e8 │ │ │ │ ldrb r0, [r4, #64] @ 0x40 │ │ │ │ tst r0, #1 │ │ │ │ bne 23e9cc │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ @@ -526770,54 +526770,54 @@ │ │ │ │ b 23e488 │ │ │ │ cmp r0, #2 │ │ │ │ beq 23e804 │ │ │ │ ldr r1, [sl, #644] @ 0x284 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 23e834 │ │ │ │ b 23e7e4 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 23e818 │ │ │ │ cmp r6, #0 │ │ │ │ bne 23e804 │ │ │ │ b 23e304 │ │ │ │ cmp r0, #2 │ │ │ │ beq 23e86c │ │ │ │ ldr r1, [r7, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r7, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ mov r1, r0 │ │ │ │ beq 23e89c │ │ │ │ b 23e84c │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r7, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ mov r1, r0 │ │ │ │ bne 23e880 │ │ │ │ cmp r7, #0 │ │ │ │ bne 23e86c │ │ │ │ b 23e4b0 │ │ │ │ ldr r2, [pc, #312] @ 23e9e8 │ │ │ │ @@ -526898,17 +526898,17 @@ │ │ │ │ ldrb r3, [r4, #203] @ 0xcb │ │ │ │ ldr lr, [r5] │ │ │ │ b 23e064 │ │ │ │ @ instruction: 0x012d1fb8 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r0, r0, r0, asr #24 │ │ │ │ strdeq r0, [r0], -sl │ │ │ │ - adceq r3, lr, r4, lsr #30 │ │ │ │ - sbceq lr, r0, r8, lsr #20 │ │ │ │ - adceq fp, pc, ip, ror #26 │ │ │ │ + adceq r3, lr, r4, ror #30 │ │ │ │ + sbceq lr, r0, r8, ror #20 │ │ │ │ + adceq fp, pc, ip, lsr #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [r0, #240] @ 0xf0 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ subs r1, r1, #0 │ │ │ │ @@ -526920,25 +526920,25 @@ │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ ldrh r6, [r0, #78] @ 0x4e │ │ │ │ ldrh r3, [r0, #80] @ 0x50 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ mul r6, r3, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23eac0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 23ea84 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23eb04 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r1, [r4, #8] │ │ │ │ ldr r0, [r3, #2188] @ 0x88c │ │ │ │ @@ -526960,15 +526960,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 23eadc │ │ │ │ cmp r8, #0 │ │ │ │ bne 23eac8 │ │ │ │ b 23ea54 │ │ │ │ mov r3, #0 │ │ │ │ @@ -526978,15 +526978,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 23eaf8 │ │ │ │ b 23eb24 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ tst r2, r3 │ │ │ │ movne r0, #1 │ │ │ │ @@ -527707,16 +527707,16 @@ │ │ │ │ @ instruction: 0xfffffe24 │ │ │ │ @ instruction: 0xfffffee8 │ │ │ │ @ instruction: 0xffffff38 │ │ │ │ @ instruction: 0xfffff8ac │ │ │ │ @ instruction: 0xfffffe54 │ │ │ │ @ instruction: 0xfffff980 │ │ │ │ smlawteq sp, r8, ip, r0 │ │ │ │ - strheq fp, [pc], r4 @ │ │ │ │ - adceq fp, pc, ip, lsr #3 │ │ │ │ + strdeq fp, [pc], r4 @ │ │ │ │ + adceq fp, pc, ip, ror #3 │ │ │ │ ldr r3, [r0, #628] @ 0x274 │ │ │ │ tst r3, #1 │ │ │ │ bxne lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -527899,15 +527899,15 @@ │ │ │ │ b 23f940 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, #104 @ 0x68 │ │ │ │ mov r1, #0 │ │ │ │ bl 3b570 │ │ │ │ mov r3, r0 │ │ │ │ b 23f940 │ │ │ │ - sbceq sp, r0, r1, lsr #15 │ │ │ │ + sbceq sp, r0, r1, ror #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ add r3, r0, #16384 @ 0x4000 │ │ │ │ ldr r3, [r3, #3888] @ 0xf30 │ │ │ │ mov r4, r0 │ │ │ │ @@ -528100,15 +528100,15 @@ │ │ │ │ add r0, r0, #1184 @ 0x4a0 │ │ │ │ ldrd r0, [r0] │ │ │ │ bx lr │ │ │ │ add r0, r0, #1200 @ 0x4b0 │ │ │ │ ldrd r0, [r0, #-8] │ │ │ │ bx lr │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ - ldrdeq sp, [r0], #66 @ 0x42 │ │ │ │ + sbceq sp, r0, r2, lsl r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [r1, #24] │ │ │ │ ldr r0, [r1, #32] │ │ │ │ mov r4, r1 │ │ │ │ @@ -528356,15 +528356,15 @@ │ │ │ │ ldrsh r3, [r4, #24] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r0, [r4, #16] │ │ │ │ ldmib r4, {r2, r3} │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r5 │ │ │ │ - bl 83c1d8 │ │ │ │ + bl 83c220 │ │ │ │ ldrb r3, [r5, #1335] @ 0x537 │ │ │ │ bic r3, r3, #2 │ │ │ │ strb r3, [r5, #1335] @ 0x537 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -528414,15 +528414,15 @@ │ │ │ │ ldr r1, [r5, #64] @ 0x40 │ │ │ │ cmp r1, #4096 @ 0x1000 │ │ │ │ movcs r1, #0 │ │ │ │ movcc r1, #1 │ │ │ │ b 240168 │ │ │ │ add r0, r7, #2208 @ 0x8a0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 957af0 │ │ │ │ + bl 957b38 │ │ │ │ str r0, [r4, #128] @ 0x80 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ mov r4, #0 │ │ │ │ b 24017c │ │ │ │ @@ -528586,15 +528586,15 @@ │ │ │ │ mov r0, sl │ │ │ │ str r4, [r3] │ │ │ │ add sp, sp, #76 @ 0x4c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r4, [r5, #64] @ 0x40 │ │ │ │ add r0, r5, #160 @ 0xa0 │ │ │ │ mov r1, r4 │ │ │ │ - bl 35f5bc │ │ │ │ + bl 35f608 │ │ │ │ b 240358 │ │ │ │ add r4, r4, #4080 @ 0xff0 │ │ │ │ add r4, r4, #15 │ │ │ │ ldrh r2, [r5, #72] @ 0x48 │ │ │ │ bic r4, r4, #4080 @ 0xff0 │ │ │ │ bic r4, r4, #15 │ │ │ │ str r4, [r5, #408] @ 0x198 │ │ │ │ @@ -528713,15 +528713,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 240928 │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ mov sl, #0 │ │ │ │ b 240394 │ │ │ │ add r0, r5, #160 @ 0xa0 │ │ │ │ - bl 35f6a4 │ │ │ │ + bl 35f6f0 │ │ │ │ b 240388 │ │ │ │ mov r2, #0 │ │ │ │ b 240664 │ │ │ │ cmp r3, r2 │ │ │ │ beq 240628 │ │ │ │ ldr r1, [r0, #8]! │ │ │ │ add r2, r2, #1 │ │ │ │ @@ -528951,33 +528951,33 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ b 2407e8 │ │ │ │ ldr r3, [pc, #84] @ 240a4c │ │ │ │ add r3, pc, r3 │ │ │ │ b 24094c │ │ │ │ msreq R12_fiq, r8, lsl #28 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq sl, pc, r8, ror #3 │ │ │ │ - adceq r2, lr, r0, lsl #1 │ │ │ │ - sbceq ip, r0, r4, asr #23 │ │ │ │ - adceq r1, lr, r8, lsl #31 │ │ │ │ - adceq sl, pc, r0, ror r0 @ │ │ │ │ - adceq sl, pc, r4, asr r2 @ │ │ │ │ - adceq r1, lr, r8, lsl #29 │ │ │ │ - adceq r9, pc, r0, ror #31 │ │ │ │ - adceq r1, lr, r8, asr #26 │ │ │ │ - umlaleq r9, pc, r8, lr @ │ │ │ │ - adceq r1, lr, r4, lsr #25 │ │ │ │ - @ instruction: 0x00ae14bc │ │ │ │ - adceq r9, pc, ip, lsl pc @ │ │ │ │ - adceq r1, lr, r4, ror #23 │ │ │ │ - adceq r1, lr, ip, lsl #8 │ │ │ │ - adceq r1, lr, r0, lsl #8 │ │ │ │ - strdeq r1, [lr], r4 @ │ │ │ │ - adceq r1, lr, r8, ror #7 │ │ │ │ - ldrdeq r1, [lr], ip @ │ │ │ │ + adceq sl, pc, r8, lsr #4 │ │ │ │ + adceq r2, lr, r0, asr #1 │ │ │ │ + sbceq ip, r0, r4, lsl #24 │ │ │ │ + adceq r1, lr, r8, asr #31 │ │ │ │ + strheq sl, [pc], r0 @ │ │ │ │ + umlaleq sl, pc, r4, r2 @ │ │ │ │ + adceq r1, lr, r8, asr #29 │ │ │ │ + adceq sl, pc, r0, lsr #32 │ │ │ │ + adceq r1, lr, r8, lsl #27 │ │ │ │ + ldrdeq r9, [pc], r8 @ │ │ │ │ + adceq r1, lr, r4, ror #25 │ │ │ │ + strdeq r1, [lr], ip @ │ │ │ │ + adceq r9, pc, ip, asr pc @ │ │ │ │ + adceq r1, lr, r4, lsr #24 │ │ │ │ + adceq r1, lr, ip, asr #8 │ │ │ │ + adceq r1, lr, r0, asr #8 │ │ │ │ + adceq r1, lr, r4, lsr r4 │ │ │ │ + adceq r1, lr, r8, lsr #8 │ │ │ │ + adceq r1, lr, ip, lsl r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ mov r0, #1 │ │ │ │ @@ -529037,15 +529037,15 @@ │ │ │ │ bl 2cab2c │ │ │ │ ldr r5, [r4, #96] @ 0x60 │ │ │ │ add r5, r5, #2192 @ 0x890 │ │ │ │ add r5, r5, #12 │ │ │ │ str r0, [r4, #148] @ 0x94 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ lsl r0, r0, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ cmp r0, #0 │ │ │ │ beq 240b54 │ │ │ │ add r3, r4, #508 @ 0x1fc │ │ │ │ strh r0, [r3] │ │ │ │ ldrb r3, [r4, #424] @ 0x1a8 │ │ │ │ @@ -529079,40 +529079,40 @@ │ │ │ │ cmp r0, #0 │ │ │ │ beq 240bf4 │ │ │ │ bl 2cb1e0 │ │ │ │ ldr r0, [r4, #488] @ 0x1e8 │ │ │ │ cmp r0, #0 │ │ │ │ beq 240c08 │ │ │ │ ldr r1, [r5, #2244] @ 0x8c4 │ │ │ │ - bl 85b5e4 │ │ │ │ + bl 85b62c │ │ │ │ ldrb r3, [r4, #76] @ 0x4c │ │ │ │ cmp r3, #0 │ │ │ │ beq 240c5c │ │ │ │ mov r0, r4 │ │ │ │ bl 58ee4 │ │ │ │ ldr r5, [r4, #496] @ 0x1f0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 240c3c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 240c48 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ add r0, r6, #2208 @ 0x8a0 │ │ │ │ ldr r1, [r4, #128] @ 0x80 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 957bcc │ │ │ │ + bl 957c14 │ │ │ │ b 240c14 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 238098 │ │ │ │ b 240bd4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ @@ -529161,15 +529161,15 @@ │ │ │ │ bl 2cb1b8 │ │ │ │ ldr r4, [r5, #96] @ 0x60 │ │ │ │ add r4, r4, #2192 @ 0x890 │ │ │ │ add r4, r4, #12 │ │ │ │ str r0, [r5, #148] @ 0x94 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ lsl r0, r0, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ cmp r0, #0 │ │ │ │ beq 240d44 │ │ │ │ add r3, r5, #508 @ 0x1fc │ │ │ │ strh r0, [r3] │ │ │ │ ldr r2, [pc, #148] @ 240e04 │ │ │ │ @@ -529263,15 +529263,15 @@ │ │ │ │ str r3, [sp, #136] @ 0x88 │ │ │ │ mov r2, r7 │ │ │ │ ldr r3, [r6] │ │ │ │ blx r3 │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 240f0c │ │ │ │ ldr r1, [r4, #2244] @ 0x8c4 │ │ │ │ - bl 85b5e4 │ │ │ │ + bl 85b62c │ │ │ │ ldr r6, [r4, #676] @ 0x2a4 │ │ │ │ mov r3, #2 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ blx r6 │ │ │ │ mov r6, r0 │ │ │ │ @@ -529376,15 +529376,15 @@ │ │ │ │ beq 2411b4 │ │ │ │ ldr r9, [r4, #96] @ 0x60 │ │ │ │ str r0, [r4, #148] @ 0x94 │ │ │ │ add r9, r9, #2192 @ 0x890 │ │ │ │ add r9, r9, #12 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ lsl r3, r0, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2410a0 │ │ │ │ ldrb r2, [r4, #424] @ 0x1a8 │ │ │ │ ldrh r1, [r7, #74] @ 0x4a │ │ │ │ orr r2, r2, #2 │ │ │ │ @@ -529436,15 +529436,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ blt 2411b4 │ │ │ │ ldr r1, [r5, #2244] @ 0x8c4 │ │ │ │ cmp r1, #0 │ │ │ │ beq 2411a0 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 85ba14 │ │ │ │ + bl 85ba5c │ │ │ │ str r0, [r4, #488] @ 0x1e8 │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r4, #484] @ 0x1e4 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #76 @ 0x4c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, r4 │ │ │ │ @@ -529515,19 +529515,19 @@ │ │ │ │ b 24106c │ │ │ │ ldr r3, [pc, #32] @ 2412e4 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ b 241228 │ │ │ │ @ instruction: 0x012cefbc │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq fp, r0, ip, ror lr │ │ │ │ + strheq fp, [r0], #236 @ 0xec │ │ │ │ strdeq r0, [r0], -r1 │ │ │ │ - adceq r9, pc, r4, ror #14 │ │ │ │ - strdeq r1, [lr], ip @ │ │ │ │ - adceq r0, lr, r0, lsl fp │ │ │ │ + adceq r9, pc, r4, lsr #15 │ │ │ │ + adceq r1, lr, ip, lsr r3 │ │ │ │ + adceq r0, lr, r0, asr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #312] @ 24143c │ │ │ │ mov r7, r3 │ │ │ │ @@ -529616,15 +529616,15 @@ │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r2 │ │ │ │ mov r5, r2 │ │ │ │ ldr r4, [sp, #32] │ │ │ │ - bl 83a400 │ │ │ │ + bl 83a448 │ │ │ │ ldr r3, [pc, #324] @ 2415b8 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ bhi 2415b0 │ │ │ │ ldrb r3, [r3, r2] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ @@ -529671,15 +529671,15 @@ │ │ │ │ and r3, r3, r2 │ │ │ │ mov r2, #0 │ │ │ │ str r3, [r4] │ │ │ │ str r2, [r4, #4] │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, r5 │ │ │ │ - bl 83a3d8 │ │ │ │ + bl 83a420 │ │ │ │ mov r3, #0 │ │ │ │ stm r4, {r0, r3} │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ tst r2, #4 │ │ │ │ bne 241574 │ │ │ │ ldr r3, [r0, #428] @ 0x1ac │ │ │ │ @@ -529700,16 +529700,16 @@ │ │ │ │ ldr r3, [r3, #164] @ 0xa4 │ │ │ │ b 2414e8 │ │ │ │ mov r2, #1 │ │ │ │ mov r3, #83886080 @ 0x5000000 │ │ │ │ b 2414b8 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq fp, r0, r3, asr ip │ │ │ │ - sbceq fp, r0, r4, lsr #24 │ │ │ │ + smulleq fp, r0, r3, ip │ │ │ │ + sbceq fp, r0, r4, ror #24 │ │ │ │ ldr r3, [r1, #8] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2415d4 │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ cmp r2, #0 │ │ │ │ bne 24165c │ │ │ │ @@ -529757,22 +529757,22 @@ │ │ │ │ ldr r7, [r0, #96] @ 0x60 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ add r6, r7, #900 @ 0x384 │ │ │ │ mov r9, r0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 241d44 │ │ │ │ add r5, r9, #500 @ 0x1f4 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 241d88 │ │ │ │ ldr r3, [r9, #504] @ 0x1f8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 24195c │ │ │ │ ldr r3, [r7, #896] @ 0x380 │ │ │ │ add sl, r7, #892 @ 0x37c │ │ │ │ @@ -529935,20 +529935,20 @@ │ │ │ │ sub r8, r8, #636 @ 0x27c │ │ │ │ bne 2416f0 │ │ │ │ mov r6, r7 │ │ │ │ ldr r7, [sp, #28] │ │ │ │ mov r5, fp │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 241d10 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 241d28 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr fp, [r5, #132] @ 0x84 │ │ │ │ cmp fp, #0 │ │ │ │ beq 2418dc │ │ │ │ @@ -530194,15 +530194,15 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r6] │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ bne 241d60 │ │ │ │ cmp r4, #0 │ │ │ │ bne 241d4c │ │ │ │ b 2416a8 │ │ │ │ cmp r0, #2 │ │ │ │ bne 241df0 │ │ │ │ @@ -530210,35 +530210,35 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 241da4 │ │ │ │ cmp r4, #0 │ │ │ │ bne 241d90 │ │ │ │ b 2416c4 │ │ │ │ ldr r0, [r7, #900] @ 0x384 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ beq 241d7c │ │ │ │ b 241dd0 │ │ │ │ ldr r1, [r9, #500] @ 0x1f4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ beq 241dc0 │ │ │ │ b 241df4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -530343,15 +530343,15 @@ │ │ │ │ bl 238098 │ │ │ │ ldr r3, [r6, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add fp, r3, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, fp │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ cmp r0, #0 │ │ │ │ bne 242538 │ │ │ │ ldr r3, [pc, #1580] @ 242608 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #1 │ │ │ │ @@ -530391,15 +530391,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ bl 3a9ac │ │ │ │ ldr fp, [r6, #652] @ 0x28c │ │ │ │ add fp, fp, #2192 @ 0x890 │ │ │ │ add fp, fp, #12 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ lsl r3, r0, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #0 │ │ │ │ beq 24207c │ │ │ │ ldr r1, [r4, #496] @ 0x1f0 │ │ │ │ add r2, r4, #508 @ 0x1fc │ │ │ │ strh r3, [r2] │ │ │ │ @@ -530445,15 +530445,15 @@ │ │ │ │ ldr r2, [r7, #496] @ 0x1f0 │ │ │ │ add fp, r3, #900 @ 0x384 │ │ │ │ str r2, [r4, #496] @ 0x1f0 │ │ │ │ mov r0, fp │ │ │ │ str r1, [r7, #496] @ 0x1f0 │ │ │ │ mvn r1, #0 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2424c0 │ │ │ │ mov r0, r4 │ │ │ │ bl 241670 │ │ │ │ mov r2, #160 @ 0xa0 │ │ │ │ mov r1, #0 │ │ │ │ @@ -530580,15 +530580,15 @@ │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ ldrb r3, [r6, #1335] @ 0x537 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #1 │ │ │ │ mov r0, r7 │ │ │ │ strb r3, [r6, #1335] @ 0x537 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 242420 │ │ │ │ mov r0, #1 │ │ │ │ b 241e64 │ │ │ │ mov r4, r5 │ │ │ │ ldr r8, [sp, #40] @ 0x28 │ │ │ │ ldr r5, [sp, #44] @ 0x2c │ │ │ │ @@ -530631,15 +530631,15 @@ │ │ │ │ ldr r4, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 242384 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 242384 │ │ │ │ mov r1, r4 │ │ │ │ b 242424 │ │ │ │ ldrb r3, [r0, #52] @ 0x34 │ │ │ │ cmp r3, #6 │ │ │ │ ldrb r3, [r0, #53] @ 0x35 │ │ │ │ @@ -530700,15 +530700,15 @@ │ │ │ │ beq 24257c │ │ │ │ ldr r1, [r3, #900] @ 0x384 │ │ │ │ str r5, [sp, #40] @ 0x28 │ │ │ │ mov r5, r4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 24254c │ │ │ │ mov r3, r4 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r5 │ │ │ │ ldr r5, [sp, #40] @ 0x28 │ │ │ │ @@ -530718,15 +530718,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, fp │ │ │ │ bl 179918 │ │ │ │ ldr r1, [fp] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 242594 │ │ │ │ cmp r4, #0 │ │ │ │ bne 242580 │ │ │ │ ldr r4, [sp, #40] @ 0x28 │ │ │ │ b 241fd4 │ │ │ │ @@ -530745,18 +530745,18 @@ │ │ │ │ b 2423f0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq ip, r4, r1, lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012ce1a0 │ │ │ │ smlawbeq ip, ip, r1, lr │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq sl, r0, r8, ror #25 │ │ │ │ + sbceq sl, r0, r8, lsr #26 │ │ │ │ @ instruction: 0x000001b2 │ │ │ │ - adceq r8, pc, r4, ror #10 │ │ │ │ - adceq r0, lr, r4, ror r0 │ │ │ │ + adceq r8, pc, r4, lsr #11 │ │ │ │ + strheq r0, [lr], r4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3960] @ 0xf78 │ │ │ │ ldr lr, [pc, #900] @ 2429b8 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #896] @ 2429bc │ │ │ │ @@ -530983,24 +530983,24 @@ │ │ │ │ ldr r3, [pc, #56] @ 2429e8 │ │ │ │ add r3, pc, r3 │ │ │ │ b 242828 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq ip, r0, r9, sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012cd99c │ │ │ │ - sbceq sl, r0, ip, ror #20 │ │ │ │ + sbceq sl, r0, ip, lsr #21 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq sl, r0, r8, lsr #20 │ │ │ │ - sbceq sl, r0, r0, lsl #18 │ │ │ │ - adceq pc, sp, ip, ror #25 │ │ │ │ + sbceq sl, r0, r8, ror #20 │ │ │ │ + sbceq sl, r0, r0, asr #18 │ │ │ │ + adceq pc, sp, ip, lsr #26 │ │ │ │ andeq r0, r0, pc, asr #8 │ │ │ │ - strheq sl, [r0], #136 @ 0x88 │ │ │ │ - adceq r8, pc, r4, asr r1 @ │ │ │ │ + strdeq sl, [r0], #136 @ 0x88 │ │ │ │ + umlaleq r8, pc, r4, r1 @ │ │ │ │ ldrdeq sp, [ip, -r8]! │ │ │ │ - adceq pc, sp, r4, lsr #8 │ │ │ │ + adceq pc, sp, r4, ror #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r1] │ │ │ │ ldrb r3, [r4, #76] @ 0x4c │ │ │ │ cmp r3, #0 │ │ │ │ @@ -531026,65 +531026,65 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r2, [r4, #476] @ 0x1dc │ │ │ │ cmp r7, r2 │ │ │ │ popls {r4, r5, r6, r7, r8, pc} │ │ │ │ b 242a2c │ │ │ │ ldr r3, [r4, #96] @ 0x60 │ │ │ │ ldr r8, [r3, #592] @ 0x250 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r8, #1 │ │ │ │ ldreq r3, [r4, #472] @ 0x1d8 │ │ │ │ beq 242a38 │ │ │ │ add r8, r4, #480 @ 0x1e0 │ │ │ │ mov r1, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 242aec │ │ │ │ ldr r3, [r4, #472] @ 0x1d8 │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r5 │ │ │ │ movcc r2, r3 │ │ │ │ ldr r3, [r4, #476] @ 0x1dc │ │ │ │ movcs r2, r5 │ │ │ │ cmp r3, r7 │ │ │ │ movcc r3, r7 │ │ │ │ mov r0, r8 │ │ │ │ str r2, [r4, #472] @ 0x1d8 │ │ │ │ str r3, [r4, #476] @ 0x1dc │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r4, #480] @ 0x1e0 │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 1798d8 │ │ │ │ cmp r0, #2 │ │ │ │ beq 242b18 │ │ │ │ ldr r1, [r4, #480] @ 0x1e0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 242b48 │ │ │ │ b 242af8 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 242b2c │ │ │ │ cmp r6, #0 │ │ │ │ bne 242b18 │ │ │ │ b 242a9c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -531108,15 +531108,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ beq 242bcc │ │ │ │ ldr r2, [r5, #4] │ │ │ │ tst r2, #2 │ │ │ │ bne 242ce0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 242cc0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #52] @ 0x34 │ │ │ │ ldr r1, [r5, #76] @ 0x4c │ │ │ │ cmp r1, #0 │ │ │ │ beq 242bf0 │ │ │ │ @@ -531136,15 +531136,15 @@ │ │ │ │ cmp r4, r2 │ │ │ │ bhi 242c74 │ │ │ │ ldr r4, [r5] │ │ │ │ cmp r4, #0 │ │ │ │ beq 242c34 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 242ca0 │ │ │ │ mov r3, #0 │ │ │ │ ldr r2, [pc, #792] @ 242f58 │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [pc, #776] @ 242f50 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -531250,46 +531250,46 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ str r2, [sp] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ mov r0, r6 │ │ │ │ str r9, [sp, #16] │ │ │ │ - bl 83c1d8 │ │ │ │ + bl 83c220 │ │ │ │ ldrb r3, [r6, #1335] @ 0x537 │ │ │ │ bic r3, r3, #2 │ │ │ │ strb r3, [r6, #1335] @ 0x537 │ │ │ │ ldr r4, [r5, #52] @ 0x34 │ │ │ │ cmp r4, #0 │ │ │ │ beq 242bc4 │ │ │ │ b 242bb0 │ │ │ │ ldr r3, [r7, #96] @ 0x60 │ │ │ │ ldr sl, [r3, #592] @ 0x250 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp sl, #1 │ │ │ │ ldreq r3, [r7, #472] @ 0x1d8 │ │ │ │ beq 242c80 │ │ │ │ mov r1, r9 │ │ │ │ add r9, r7, #480 @ 0x1e0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 242ee0 │ │ │ │ ldr r3, [r7, #472] @ 0x1d8 │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r8 │ │ │ │ movcs r3, r8 │ │ │ │ str r3, [r7, #472] @ 0x1d8 │ │ │ │ ldr r3, [r7, #476] @ 0x1dc │ │ │ │ mov r0, r9 │ │ │ │ cmp r3, r4 │ │ │ │ movcc r3, r4 │ │ │ │ str r3, [r7, #476] @ 0x1dc │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 242c14 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r9 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r7, #480] @ 0x1e0 │ │ │ │ bl 1798d8 │ │ │ │ @@ -531316,44 +531316,44 @@ │ │ │ │ b 242cf8 │ │ │ │ cmp r0, #2 │ │ │ │ beq 242f0c │ │ │ │ ldr r1, [r7, #480] @ 0x1e0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ beq 242f3c │ │ │ │ b 242eec │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 242f20 │ │ │ │ cmp sl, #0 │ │ │ │ bne 242f0c │ │ │ │ b 242e44 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq ip, r0, r4, sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012cd46c │ │ │ │ @ instruction: 0x012cd3b4 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq sl, r0, ip, ror #5 │ │ │ │ + sbceq sl, r0, ip, lsr #6 │ │ │ │ andeq r0, r0, fp, ror #4 │ │ │ │ - ldrdeq r7, [pc], r8 @ │ │ │ │ - ldrdeq pc, [sp], r0 @ │ │ │ │ + adceq r7, pc, r8, lsl r4 @ │ │ │ │ + adceq pc, sp, r0, lsl r7 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #496] @ 0x1f0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ @@ -531715,20 +531715,20 @@ │ │ │ │ ldr r3, [pc, #40] @ 243548 │ │ │ │ add r3, pc, r3 │ │ │ │ b 243470 │ │ │ │ @ instruction: 0x012ccd48 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r2, r0, r0, lsl r7 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ - ldrdeq r7, [pc], r8 @ │ │ │ │ + adceq r7, pc, r8, lsl r7 @ │ │ │ │ teqeq r0, r4, asr #28 │ │ │ │ - adceq r7, pc, r0, ror #11 │ │ │ │ - adceq pc, sp, r0, asr #1 │ │ │ │ - adceq lr, sp, r0, asr #17 │ │ │ │ - @ instruction: 0x00ade8b4 │ │ │ │ + adceq r7, pc, r0, lsr #12 │ │ │ │ + adceq pc, sp, r0, lsl #2 │ │ │ │ + adceq lr, sp, r0, lsl #18 │ │ │ │ + strdeq lr, [sp], r4 @ │ │ │ │ ldrb r3, [r0, #1320] @ 0x528 │ │ │ │ cmp r3, #0 │ │ │ │ bxne lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -531738,15 +531738,15 @@ │ │ │ │ ldr r3, [pc, #20] @ 243590 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ add r3, pc, r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r2, #8 │ │ │ │ b 243288 │ │ │ │ - sbceq r9, r0, r0, ror fp │ │ │ │ + strheq r9, [r0], #176 @ 0xb0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ mov sl, r2 │ │ │ │ ldr r2, [pc, #736] @ 243890 │ │ │ │ mov r4, r3 │ │ │ │ @@ -531875,15 +531875,15 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ str r1, [sp] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ mov r0, r6 │ │ │ │ str r7, [sp, #16] │ │ │ │ - bl 83c1d8 │ │ │ │ + bl 83c220 │ │ │ │ ldrb r1, [r6, #1335] @ 0x537 │ │ │ │ ldr r3, [pc, #224] @ 2438a4 │ │ │ │ bic r1, r1, #2 │ │ │ │ strb r1, [r6, #1335] @ 0x537 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, r5 │ │ │ │ @@ -531935,19 +531935,19 @@ │ │ │ │ b 2436dc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012cca44 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012cca14 │ │ │ │ @ instruction: 0x012cc95c │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - smulleq r9, r0, r8, r9 │ │ │ │ + ldrdeq r9, [r0], #152 @ 0x98 │ │ │ │ @ instruction: 0x012cc7e0 │ │ │ │ - strdeq r9, [r0], #128 @ 0x80 │ │ │ │ - adceq lr, sp, r4, lsr #26 │ │ │ │ - adceq r6, pc, r4, lsr #20 │ │ │ │ + sbceq r9, r0, r0, lsr r9 │ │ │ │ + adceq lr, sp, r4, ror #26 │ │ │ │ + adceq r6, pc, r4, ror #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r7, r3 │ │ │ │ ldrb r3, [r1, #76] @ 0x4c │ │ │ │ sub sp, sp, #12 │ │ │ │ @@ -532106,18 +532106,18 @@ │ │ │ │ beq 243f10 │ │ │ │ cmp r6, #0 │ │ │ │ beq 243b54 │ │ │ │ cmp r6, r4 │ │ │ │ beq 243b68 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 243f34 │ │ │ │ strb r8, [r7, #7] │ │ │ │ ldr r3, [r7, #4] │ │ │ │ bic r2, r5, #-16777216 @ 0xff000000 │ │ │ │ and r3, r3, #-16777216 @ 0xff000000 │ │ │ │ orr r3, r2, r3 │ │ │ │ @@ -532350,29 +532350,29 @@ │ │ │ │ and fp, r5, #32 │ │ │ │ cmp r4, #0 │ │ │ │ bne 243b38 │ │ │ │ cmp r6, #0 │ │ │ │ beq 243b68 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 243b68 │ │ │ │ tst r5, #1 │ │ │ │ bne 243aac │ │ │ │ b 243b24 │ │ │ │ ldr sl, [sp, #104] @ 0x68 │ │ │ │ mov r1, r4 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r4, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 243f64 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 243f88 │ │ │ │ str sl, [sp, #104] @ 0x68 │ │ │ │ b 243b68 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #1 │ │ │ │ @@ -532691,30 +532691,30 @@ │ │ │ │ cmp r3, #8 │ │ │ │ bne 2441a0 │ │ │ │ b 243c60 │ │ │ │ @ instruction: 0x012cc5bc │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andcs r0, r0, r0, lsr #32 │ │ │ │ teqeq r0, r4, lsl #10 │ │ │ │ - adceq r6, pc, r4, asr #29 │ │ │ │ + adceq r6, pc, r4, lsl #30 │ │ │ │ teqeq r0, r8, ror r3 │ │ │ │ - strdeq r6, [pc], r8 @ │ │ │ │ - sbceq r9, r0, r0, lsr r1 │ │ │ │ - sbceq r9, r0, r4, asr #2 │ │ │ │ - adceq lr, sp, r8, lsr #10 │ │ │ │ - @ instruction: 0x00af6ab0 │ │ │ │ - adceq r6, pc, ip, lsr #19 │ │ │ │ - umlaleq lr, sp, r4, r3 │ │ │ │ - sbceq r8, r0, r4, ror lr │ │ │ │ - adceq r6, pc, r8, ror #16 │ │ │ │ - adceq lr, sp, ip, ror r2 │ │ │ │ - adceq sp, sp, r0, asr sl │ │ │ │ - ldrdeq r6, [pc], r0 @ │ │ │ │ - adceq lr, sp, r4, lsl #3 │ │ │ │ - adceq sp, sp, r4, lsl #19 │ │ │ │ + adceq r6, pc, r8, lsr sp @ │ │ │ │ + sbceq r9, r0, r0, ror r1 │ │ │ │ + sbceq r9, r0, r4, lsl #3 │ │ │ │ + adceq lr, sp, r8, ror #10 │ │ │ │ + strdeq r6, [pc], r0 @ │ │ │ │ + adceq r6, pc, ip, ror #19 │ │ │ │ + ldrdeq lr, [sp], r4 @ │ │ │ │ + strheq r8, [r0], #228 @ 0xe4 │ │ │ │ + adceq r6, pc, r8, lsr #17 │ │ │ │ + @ instruction: 0x00ade2bc │ │ │ │ + umlaleq sp, sp, r0, sl @ │ │ │ │ + adceq r6, pc, r0, lsl r8 @ │ │ │ │ + adceq lr, sp, r4, asr #3 │ │ │ │ + adceq sp, sp, r4, asr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [pc, #508] @ 2446c8 │ │ │ │ ldr ip, [pc, #508] @ 2446cc │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -532732,21 +532732,21 @@ │ │ │ │ bl 238098 │ │ │ │ mov r0, r5 │ │ │ │ bl 241670 │ │ │ │ ldr r0, [r6, #652] @ 0x28c │ │ │ │ mov r1, r7 │ │ │ │ add r0, r0, #2208 @ 0x8a0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 957bcc │ │ │ │ + bl 957c14 │ │ │ │ ldr r8, [r6, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r7, r8, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 244600 │ │ │ │ ldr r0, [r5, #148] @ 0x94 │ │ │ │ bl 2cb1e0 │ │ │ │ ldr r0, [r4, #148] @ 0x94 │ │ │ │ bl 2cb1b8 │ │ │ │ ldr r7, [r4, #496] @ 0x1f0 │ │ │ │ @@ -532754,43 +532754,43 @@ │ │ │ │ cmp r8, r7 │ │ │ │ str r0, [r5, #148] @ 0x94 │ │ │ │ beq 244590 │ │ │ │ cmp r7, #0 │ │ │ │ beq 244574 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r8, #0 │ │ │ │ beq 244590 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2445f4 │ │ │ │ str r7, [r5, #496] @ 0x1f0 │ │ │ │ ldrb r3, [r4, #510] @ 0x1fe │ │ │ │ orr r3, r3, #1 │ │ │ │ strb r3, [r4, #510] @ 0x1fe │ │ │ │ ldr r4, [r6, #652] @ 0x28c │ │ │ │ add r4, r4, #2192 @ 0x890 │ │ │ │ add r4, r4, #12 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ lsl r0, r0, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2445ac │ │ │ │ ldr r4, [r6, #652] @ 0x28c │ │ │ │ add r5, r5, #508 @ 0x1fc │ │ │ │ add r6, r4, #900 @ 0x384 │ │ │ │ strh r0, [r5] │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 244644 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r8 │ │ │ │ bl 3bb4c │ │ │ │ b 244590 │ │ │ │ @@ -532800,15 +532800,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 24461c │ │ │ │ cmp r8, #0 │ │ │ │ bne 244608 │ │ │ │ b 24453c │ │ │ │ mov r3, #0 │ │ │ │ @@ -532835,25 +532835,25 @@ │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2444f4 │ │ │ │ ldr r1, [r8, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 244638 │ │ │ │ b 2446a8 │ │ │ │ @ instruction: 0x012cbb2c │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ - sbceq r8, r0, r8, ror fp │ │ │ │ - adceq sp, sp, r0, lsl pc │ │ │ │ - adceq r6, pc, ip, asr #11 │ │ │ │ + strheq r8, [r0], #184 @ 0xb8 │ │ │ │ + adceq sp, sp, r0, asr pc │ │ │ │ + adceq r6, pc, ip, lsl #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r1, #496] @ 0x1f0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [r3, #8] │ │ │ │ @@ -533060,16 +533060,16 @@ │ │ │ │ b 244978 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq ip, r4, r6, fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012cb6ac │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ @ instruction: 0x012cb638 │ │ │ │ - adceq r6, pc, ip, ror #4 │ │ │ │ - adceq sp, sp, r8, lsl #23 │ │ │ │ + adceq r6, pc, ip, lsr #5 │ │ │ │ + adceq sp, sp, r8, asr #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #164] @ 244afc │ │ │ │ ldr r1, [pc, #164] @ 244b00 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -533090,15 +533090,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [pc, #120] @ 244b18 │ │ │ │ str r1, [r4, #692] @ 0x2b4 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #9 │ │ │ │ str r2, [r4, #704] @ 0x2c0 │ │ │ │ - bl 83ecf4 │ │ │ │ + bl 83ed3c │ │ │ │ ldr r3, [r4, #2024] @ 0x7e8 │ │ │ │ cmp r3, #0 │ │ │ │ str r0, [r4, #596] @ 0x254 │ │ │ │ beq 244aec │ │ │ │ ldr r1, [pc, #80] @ 244b1c │ │ │ │ ldr r2, [pc, #80] @ 244b20 │ │ │ │ ldr r3, [pc, #80] @ 244b24 │ │ │ │ @@ -533994,27 +533994,27 @@ │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 244c04 │ │ │ │ cmp r7, #0 │ │ │ │ beq 245a6c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r1, #1 │ │ │ │ add r3, r3, #16384 @ 0x4000 │ │ │ │ ldr r3, [r3, #3900] @ 0xf3c │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ ldr r6, [r4, #1300] @ 0x514 │ │ │ │ cmp r6, #0 │ │ │ │ beq 24590c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 245968 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, #1 │ │ │ │ add r3, r4, #20480 @ 0x5000 │ │ │ │ ldr r1, [r4, #1972] @ 0x7b4 │ │ │ │ str r2, [r4, #1300] @ 0x514 │ │ │ │ @@ -534026,15 +534026,15 @@ │ │ │ │ str r1, [r4, #1976] @ 0x7b8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ add r0, r0, #4 │ │ │ │ mov r1, #255 @ 0xff │ │ │ │ bl 3b570 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 245838 │ │ │ │ mov r0, r7 │ │ │ │ bl 2bbaa8 │ │ │ │ b 245838 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bbaa8 │ │ │ │ @@ -534111,21 +534111,21 @@ │ │ │ │ mvn r7, #0 │ │ │ │ ldr r6, [r4, #1972] @ 0x7b4 │ │ │ │ bl 3b570 │ │ │ │ mov r3, r7 │ │ │ │ b 24584c │ │ │ │ @ instruction: 0x012ca8bc │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r7, r0, r0, asr r8 │ │ │ │ + smulleq r7, r0, r0, r8 │ │ │ │ andeq r0, r0, r2, lsl r1 │ │ │ │ - adceq ip, sp, r4, lsr #23 │ │ │ │ - ldrdeq r5, [pc], ip @ │ │ │ │ - ldrdeq r7, [r0], #112 @ 0x70 │ │ │ │ - @ instruction: 0x00af52b4 │ │ │ │ - adceq ip, sp, r8, asr #22 │ │ │ │ + adceq ip, sp, r4, ror #23 │ │ │ │ + adceq r5, pc, ip, lsl r3 @ │ │ │ │ + sbceq r7, r0, r0, lsl r8 │ │ │ │ + strdeq r5, [pc], r4 @ │ │ │ │ + adceq ip, sp, r8, lsl #23 │ │ │ │ andeq r0, r0, r7, asr #2 │ │ │ │ ldr r3, [r0, #2008] @ 0x7d8 │ │ │ │ ldr ip, [r0, #1976] @ 0x7b8 │ │ │ │ ldr r2, [r0, #1952] @ 0x7a0 │ │ │ │ orr r3, r3, #1 │ │ │ │ orr ip, ip, r2 │ │ │ │ str r3, [r0, #2008] @ 0x7d8 │ │ │ │ @@ -534260,23 +534260,23 @@ │ │ │ │ ldr r3, [r4, #1300] @ 0x514 │ │ │ │ cmp r3, #0 │ │ │ │ beq 245c74 │ │ │ │ b 245c5c │ │ │ │ add fp, r6, #500 @ 0x1f4 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 245d74 │ │ │ │ ldr r3, [r6, #504] @ 0x1f8 │ │ │ │ mvn r1, #0 │ │ │ │ orr r3, r3, #1024 @ 0x400 │ │ │ │ mov r0, fp │ │ │ │ str r3, [r6, #504] @ 0x1f8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 245d5c │ │ │ │ ldr r2, [r4, #1976] @ 0x7b8 │ │ │ │ ldr r1, [r4, #1780] @ 0x6f4 │ │ │ │ ldr r3, [r4, #1980] @ 0x7bc │ │ │ │ orr r2, r2, r1 │ │ │ │ ldr r1, [r4, #1984] @ 0x7c0 │ │ │ │ @@ -534301,27 +534301,27 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, fp │ │ │ │ bl 179918 │ │ │ │ ldr r1, [fp] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ str r1, [sp, #12] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, r3 │ │ │ │ mov r1, r0 │ │ │ │ bne 245d90 │ │ │ │ cmp r3, #0 │ │ │ │ bne 245d7c │ │ │ │ b 245d04 │ │ │ │ ldr r1, [r6, #500] @ 0x1f4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ str r1, [sp, #12] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, r3 │ │ │ │ mov r1, r0 │ │ │ │ beq 245db0 │ │ │ │ b 245dc0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 245c50 │ │ │ │ @@ -534569,18 +534569,18 @@ │ │ │ │ beq 2462b0 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2461d0 │ │ │ │ cmp r4, r6 │ │ │ │ beq 2461f4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2461f4 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ mov r1, r6 │ │ │ │ ldr r2, [r0, #364] @ 0x16c │ │ │ │ blx r2 │ │ │ │ str r4, [r7] │ │ │ │ @@ -534598,15 +534598,15 @@ │ │ │ │ add r6, fp, r6, lsl #2 │ │ │ │ mov r8, #0 │ │ │ │ mov r9, ip │ │ │ │ ldr r4, [r6, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r4, #0 │ │ │ │ beq 24625c │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 24625c │ │ │ │ ldr r0, [r4, #8] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ ldr r3, [r5, #3232] @ 0xca0 │ │ │ │ @@ -534630,15 +534630,15 @@ │ │ │ │ ldr r3, [r5, #3232] @ 0xca0 │ │ │ │ mov r7, r1 │ │ │ │ b 246214 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2461f4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 2461f4 │ │ │ │ cmp r1, #0 │ │ │ │ beq 246274 │ │ │ │ ldr r3, [fp, #1296] @ 0x510 │ │ │ │ mov r7, ip │ │ │ │ sub r3, r3, #1 │ │ │ │ str r3, [fp, #1296] @ 0x510 │ │ │ │ @@ -534673,48 +534673,48 @@ │ │ │ │ str r1, [fp, #1296] @ 0x510 │ │ │ │ b 246050 │ │ │ │ str r3, [sp, #16] │ │ │ │ add r3, r9, #500 @ 0x1f4 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, #1 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r0, #0 │ │ │ │ bne 2464f8 │ │ │ │ ldr r2, [r9, #504] @ 0x1f8 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ mvn r1, #0 │ │ │ │ str r2, [r9, #504] @ 0x1f8 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r0, #0 │ │ │ │ bne 2464cc │ │ │ │ ldr r2, [sl] │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r9, [r2, #4] │ │ │ │ b 2460b8 │ │ │ │ str r3, [sp, #20] │ │ │ │ add r3, r9, #500 @ 0x1f4 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, #1 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r0, #0 │ │ │ │ bne 246430 │ │ │ │ ldr r2, [r9, #504] @ 0x1f8 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ mvn r1, #0 │ │ │ │ str r2, [r9, #504] @ 0x1f8 │ │ │ │ str r3, [sp, #20] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r0, #0 │ │ │ │ ldreq r2, [sp, #12] │ │ │ │ ldreq r9, [r2, #20] │ │ │ │ beq 246128 │ │ │ │ mov r2, #0 │ │ │ │ str r2, [r9, #500] @ 0x1f4 │ │ │ │ @@ -534730,15 +534730,15 @@ │ │ │ │ beq 246474 │ │ │ │ ldr r1, [r9, #500] @ 0x1f4 │ │ │ │ str r5, [sp, #24] │ │ │ │ mov r5, r3 │ │ │ │ mov r2, #2 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ cmp r0, r2 │ │ │ │ mov r1, r0 │ │ │ │ bne 246444 │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r5, [sp, #24] │ │ │ │ @@ -534751,15 +534751,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 246498 │ │ │ │ cmp r5, #0 │ │ │ │ bne 246484 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ @@ -534780,15 +534780,15 @@ │ │ │ │ beq 24653c │ │ │ │ ldr r1, [r9, #500] @ 0x1f4 │ │ │ │ str r5, [sp, #20] │ │ │ │ mov r5, r3 │ │ │ │ mov r2, #2 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ str r1, [sp, #16] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ cmp r0, r2 │ │ │ │ mov r1, r0 │ │ │ │ bne 24650c │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ @@ -534801,15 +534801,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 246560 │ │ │ │ cmp r5, #0 │ │ │ │ bne 24654c │ │ │ │ ldr r4, [sp, #16] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ @@ -534850,18 +534850,18 @@ │ │ │ │ b 2466a4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2466d8 │ │ │ │ cmp r5, r4 │ │ │ │ beq 24664c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ strne r5, [r7] │ │ │ │ beq 2466f0 │ │ │ │ ldr r2, [r5, #148] @ 0x94 │ │ │ │ ldr r0, [fp, r8, lsl #2] │ │ │ │ ldr r3, [r2, #32] │ │ │ │ ldr r1, [r0] │ │ │ │ @@ -534889,33 +534889,33 @@ │ │ │ │ lsl sl, r3, r8 │ │ │ │ ldr r5, [r6, #4]! │ │ │ │ bne 246618 │ │ │ │ cmp r5, #0 │ │ │ │ beq 246738 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r5, [r7] │ │ │ │ b 24664c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ strne r5, [r7] │ │ │ │ bne 24667c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 246720 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2466f0 │ │ │ │ cmp r5, #0 │ │ │ │ str r5, [r7] │ │ │ │ bne 24664c │ │ │ │ ldr r3, [r6] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -534954,15 +534954,15 @@ │ │ │ │ str sl, [r5] │ │ │ │ beq 246744 │ │ │ │ ldr r4, [r5, #4]! │ │ │ │ cmp r4, #0 │ │ │ │ beq 2467ac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2467ac │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -534979,25 +534979,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1, #4] │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 246840 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 246874 │ │ │ │ ldr r4, [r5, #20] │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #4] │ │ │ │ beq 246868 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 246898 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -535049,18 +535049,18 @@ │ │ │ │ beq 2469b0 │ │ │ │ cmp r4, #0 │ │ │ │ beq 246950 │ │ │ │ cmp r4, sl │ │ │ │ beq 246964 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2469c8 │ │ │ │ str r9, [r8, #4] │ │ │ │ str r9, [r8, #8] │ │ │ │ ldr r3, [r7, #3904] @ 0xf40 │ │ │ │ mov r2, #1 │ │ │ │ orr r3, r3, r2, lsl r5 │ │ │ │ @@ -535078,15 +535078,15 @@ │ │ │ │ ldr r4, [r3, #8] │ │ │ │ mov r8, r6 │ │ │ │ bne 246934 │ │ │ │ cmp r4, #0 │ │ │ │ beq 246964 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 246964 │ │ │ │ ldr r0, [sl, #96] @ 0x60 │ │ │ │ mov r1, sl │ │ │ │ ldr sl, [sl, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, sl, #0 │ │ │ │ @@ -535111,15 +535111,15 @@ │ │ │ │ beq 2469ec │ │ │ │ ldr fp, [r6] │ │ │ │ mov r4, r6 │ │ │ │ cmp fp, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, fp │ │ │ │ beq 246a00 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 246a00 │ │ │ │ ldr r0, [fp, #96] @ 0x60 │ │ │ │ mov r1, fp │ │ │ │ ldr fp, [fp, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -535191,18 +535191,18 @@ │ │ │ │ ldr r3, [r3, r8, lsl #2] │ │ │ │ str r3, [r9, #8] │ │ │ │ beq 246e2c │ │ │ │ cmp r7, r6 │ │ │ │ beq 246b9c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 246d90 │ │ │ │ str r7, [r9] │ │ │ │ ldr r6, [sl, r8, lsl #2] │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ mov r2, #1 │ │ │ │ cmp r6, #0 │ │ │ │ @@ -535277,15 +535277,15 @@ │ │ │ │ ldr r6, [r9] │ │ │ │ add r5, r3, fp │ │ │ │ bne 246b54 │ │ │ │ cmp r6, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r6 │ │ │ │ beq 246ce8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 246d6c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r9], #12 │ │ │ │ ldr r3, [sp] │ │ │ │ ldr r2, [sp, #4] │ │ │ │ add r3, r4, r3, lsl #3 │ │ │ │ @@ -535363,15 +535363,15 @@ │ │ │ │ add r9, r9, #12 │ │ │ │ cmp r3, fp │ │ │ │ add r8, r8, #3 │ │ │ │ bhi 246cb4 │ │ │ │ b 246d20 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 246b9c │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add r1, r4, r2 │ │ │ │ ldr r3, [r1, #1988] @ 0x7c4 │ │ │ │ add r2, r2, r0 │ │ │ │ orr r3, r3, #8 │ │ │ │ @@ -535390,55 +535390,55 @@ │ │ │ │ ldr r0, [r4, #1300] @ 0x514 │ │ │ │ cmp r0, #0 │ │ │ │ beq 246c78 │ │ │ │ b 246c2c │ │ │ │ add r3, r6, #500 @ 0x1f4 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 246f8c │ │ │ │ ldr r3, [r6, #504] @ 0x1f8 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ orr r3, r3, #524288 @ 0x80000 │ │ │ │ mvn r1, #0 │ │ │ │ str r3, [r6, #504] @ 0x1f8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 247020 │ │ │ │ ldr r6, [sl, r8, lsl #2] │ │ │ │ b 246bc4 │ │ │ │ ldr r3, [r5, #96] @ 0x60 │ │ │ │ str r1, [sp, #32] │ │ │ │ ldr r3, [r3, #592] @ 0x250 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r1, [sp, #32] │ │ │ │ cmp r3, #1 │ │ │ │ ldreq r3, [r5, #472] @ 0x1d8 │ │ │ │ beq 246df4 │ │ │ │ add r3, r5, #480 @ 0x1e0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 247038 │ │ │ │ ldr r3, [r5, #472] @ 0x1d8 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ cmp r3, r7 │ │ │ │ movcs r3, r7 │ │ │ │ str r3, [r5, #472] @ 0x1d8 │ │ │ │ ldr r3, [r5, #476] @ 0x1dc │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r6 │ │ │ │ movcc r3, r6 │ │ │ │ str r3, [r5, #476] @ 0x1dc │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 246c9c │ │ │ │ mov r3, #0 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r5, #480] @ 0x1e0 │ │ │ │ bl 1798d8 │ │ │ │ @@ -535457,15 +535457,15 @@ │ │ │ │ beq 246fd0 │ │ │ │ ldr r1, [r6, #500] @ 0x1f4 │ │ │ │ str r7, [sp, #32] │ │ │ │ mov r7, r4 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ mov r2, #2 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 246fa0 │ │ │ │ mov r3, r4 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r7 │ │ │ │ ldr r7, [sp, #32] │ │ │ │ @@ -535477,15 +535477,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 246ff0 │ │ │ │ cmp r4, #0 │ │ │ │ bne 246fdc │ │ │ │ ldr r6, [sp, #32] │ │ │ │ ldr r4, [sp, #36] @ 0x24 │ │ │ │ @@ -535500,15 +535500,15 @@ │ │ │ │ beq 24707c │ │ │ │ ldr r1, [r5, #480] @ 0x1e0 │ │ │ │ str sl, [sp, #80] @ 0x50 │ │ │ │ mov sl, r4 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ mov r2, #2 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 24704c │ │ │ │ mov r3, r4 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, sl │ │ │ │ ldr sl, [sp, #80] @ 0x50 │ │ │ │ @@ -535520,15 +535520,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 24709c │ │ │ │ cmp r4, #0 │ │ │ │ bne 247088 │ │ │ │ ldr r5, [sp, #32] │ │ │ │ ldr r4, [sp, #36] @ 0x24 │ │ │ │ @@ -535603,18 +535603,18 @@ │ │ │ │ mov r1, #1 │ │ │ │ lsl r9, r1, fp │ │ │ │ addeq sl, r6, #12 │ │ │ │ beq 2473c8 │ │ │ │ cmp r7, #0 │ │ │ │ beq 2471f8 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 247154 │ │ │ │ ldr r0, [r5, #96] @ 0x60 │ │ │ │ mov r1, r5 │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -535724,15 +535724,15 @@ │ │ │ │ movcc r3, sl │ │ │ │ str r3, [r7, #476] @ 0x1dc │ │ │ │ b 2471a0 │ │ │ │ cmp r7, #0 │ │ │ │ beq 247568 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r6, #4] │ │ │ │ b 247258 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ ldrh r1, [r2, #-4] │ │ │ │ ldrh r2, [r6, #8] │ │ │ │ cmp r1, r2 │ │ │ │ bne 247244 │ │ │ │ @@ -535773,15 +535773,15 @@ │ │ │ │ add r5, r5, #6 │ │ │ │ beq 2474cc │ │ │ │ ldr r4, [sl, r5, lsl #2] │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 247474 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 247474 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -535876,15 +535876,15 @@ │ │ │ │ add r6, r6, #6 │ │ │ │ beq 247668 │ │ │ │ ldr r4, [r8, r6, lsl #2] │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 247610 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 247610 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -535914,35 +535914,35 @@ │ │ │ │ add r3, r8, r3, lsl #2 │ │ │ │ add r3, r3, #11840 @ 0x2e40 │ │ │ │ ldr r2, [r3, #52] @ 0x34 │ │ │ │ b 2474f4 │ │ │ │ add sl, r7, #500 @ 0x1f4 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2477c4 │ │ │ │ ldr r3, [r7, #504] @ 0x1f8 │ │ │ │ mvn r1, #0 │ │ │ │ orr r3, r3, #262144 @ 0x40000 │ │ │ │ mov r0, sl │ │ │ │ str r3, [r7, #504] @ 0x1f8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 24728c │ │ │ │ mov r3, #0 │ │ │ │ mov r0, sl │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r7, #500] @ 0x1f4 │ │ │ │ bl 1798d8 │ │ │ │ b 24728c │ │ │ │ ldr r3, [r7, #96] @ 0x60 │ │ │ │ ldr r3, [r3, #592] @ 0x250 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ cmp r3, #1 │ │ │ │ bne 247750 │ │ │ │ ldr r3, [r7, #472] @ 0x1d8 │ │ │ │ b 2473a8 │ │ │ │ lsl r3, r1, #1 │ │ │ │ str r3, [sp, #24] │ │ │ │ @@ -535950,28 +535950,28 @@ │ │ │ │ str r2, [sp, #8] │ │ │ │ str r3, [sp, #16] │ │ │ │ b 247430 │ │ │ │ mov r1, r9 │ │ │ │ add r9, r7, #480 @ 0x1e0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 24782c │ │ │ │ ldr r3, [r7, #472] @ 0x1d8 │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r5 │ │ │ │ movcs r3, r5 │ │ │ │ str r3, [r7, #472] @ 0x1d8 │ │ │ │ ldr r3, [r7, #476] @ 0x1dc │ │ │ │ mov r0, r9 │ │ │ │ cmp r3, sl │ │ │ │ movcc r3, sl │ │ │ │ str r3, [r7, #476] @ 0x1dc │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2471a0 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r9 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r7, #480] @ 0x1e0 │ │ │ │ bl 1798d8 │ │ │ │ @@ -535981,54 +535981,54 @@ │ │ │ │ b 24766c │ │ │ │ cmp r0, #2 │ │ │ │ beq 2477f0 │ │ │ │ ldr r1, [r7, #500] @ 0x1f4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ beq 247820 │ │ │ │ b 2477d0 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, sl │ │ │ │ bl 179918 │ │ │ │ ldr r1, [sl] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 247804 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2477f0 │ │ │ │ b 2476dc │ │ │ │ cmp r0, #2 │ │ │ │ beq 247858 │ │ │ │ ldr r1, [r7, #480] @ 0x1e0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ beq 247888 │ │ │ │ b 247838 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 24786c │ │ │ │ cmp r4, #0 │ │ │ │ bne 247858 │ │ │ │ b 24776c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -536058,18 +536058,18 @@ │ │ │ │ str r1, [r5] │ │ │ │ beq 247a40 │ │ │ │ cmp r6, #0 │ │ │ │ beq 247914 │ │ │ │ cmp r6, r4 │ │ │ │ beq 247928 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2479ec │ │ │ │ mov r2, #100 @ 0x64 │ │ │ │ mov r1, #0 │ │ │ │ str r7, [r5, #16] │ │ │ │ mov r0, sp │ │ │ │ stmib r5, {r6, r9} │ │ │ │ @@ -536129,70 +536129,70 @@ │ │ │ │ cmp r7, r2 │ │ │ │ bls 2479bc │ │ │ │ ldr r1, [r6, #88] @ 0x58 │ │ │ │ ands r4, r1, #16 │ │ │ │ bne 2479a0 │ │ │ │ ldr r3, [r6, #96] @ 0x60 │ │ │ │ ldr r9, [r3, #592] @ 0x250 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp r9, #1 │ │ │ │ bne 247a54 │ │ │ │ ldr r3, [r6, #472] @ 0x1d8 │ │ │ │ b 2479a0 │ │ │ │ cmp r6, #0 │ │ │ │ beq 247928 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 247928 │ │ │ │ mov r1, r4 │ │ │ │ add r4, r6, #480 @ 0x1e0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 247abc │ │ │ │ ldr r3, [r6, #472] @ 0x1d8 │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r8 │ │ │ │ movcs r3, r8 │ │ │ │ str r3, [r6, #472] @ 0x1d8 │ │ │ │ ldr r3, [r6, #476] @ 0x1dc │ │ │ │ mov r0, r4 │ │ │ │ cmp r3, r7 │ │ │ │ movcc r3, r7 │ │ │ │ str r3, [r6, #476] @ 0x1dc │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2479bc │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r6, #480] @ 0x1e0 │ │ │ │ bl 1798d8 │ │ │ │ b 2479bc │ │ │ │ cmp r0, #2 │ │ │ │ beq 247ae8 │ │ │ │ ldr r1, [r6, #480] @ 0x1e0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ beq 247b18 │ │ │ │ b 247ac8 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 247afc │ │ │ │ cmp r9, #0 │ │ │ │ bne 247ae8 │ │ │ │ b 247a70 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -536222,15 +536222,15 @@ │ │ │ │ beq 247e04 │ │ │ │ cmp r3, #0 │ │ │ │ beq 247cf8 │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 247bac │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 247d70 │ │ │ │ add r3, r7, r6 │ │ │ │ add r3, r9, r3, lsl #2 │ │ │ │ add r3, r5, r3 │ │ │ │ add r3, r3, #4864 @ 0x1300 │ │ │ │ mov r2, #0 │ │ │ │ @@ -536317,27 +536317,27 @@ │ │ │ │ beq 247e8c │ │ │ │ cmp fp, #0 │ │ │ │ beq 247d20 │ │ │ │ cmp fp, r4 │ │ │ │ beq 247d58 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ b 247d4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 247d58 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 247d2c │ │ │ │ add r3, r7, r6 │ │ │ │ add r3, r9, r3, lsl #2 │ │ │ │ add r3, r5, r3 │ │ │ │ add r3, r3, #4864 @ 0x1300 │ │ │ │ str fp, [r3, #44] @ 0x2c │ │ │ │ @@ -536379,15 +536379,15 @@ │ │ │ │ str r3, [r4, #56] @ 0x38 │ │ │ │ ldr r4, [r5, fp] │ │ │ │ b 247c10 │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 247e20 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 247e48 │ │ │ │ add r3, r7, r6 │ │ │ │ add r3, r9, r3, lsl #2 │ │ │ │ add r3, r5, r3 │ │ │ │ add r3, r3, #4864 @ 0x1300 │ │ │ │ mov r2, #0 │ │ │ │ @@ -536413,28 +536413,28 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 247cf0 │ │ │ │ b 247cc4 │ │ │ │ cmp fp, #0 │ │ │ │ beq 247d58 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 247d58 │ │ │ │ add sl, r4, #500 @ 0x1f4 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 247efc │ │ │ │ ldr r3, [r4, #504] @ 0x1f8 │ │ │ │ mvn r1, #0 │ │ │ │ orr r3, r3, #65536 @ 0x10000 │ │ │ │ mov r0, sl │ │ │ │ str r3, [r4, #504] @ 0x1f8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 247f64 │ │ │ │ ldr ip, [r7, #1988] @ 0x7c4 │ │ │ │ ldr r0, [r5, #1980] @ 0x7bc │ │ │ │ ldr r4, [r8] │ │ │ │ ldr r3, [r5, #1976] @ 0x7b8 │ │ │ │ ldr r2, [r5, #1804] @ 0x70c │ │ │ │ @@ -536443,28 +536443,28 @@ │ │ │ │ b 247c80 │ │ │ │ cmp r0, #2 │ │ │ │ beq 247f28 │ │ │ │ ldr r1, [r4, #500] @ 0x1f4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ beq 247f58 │ │ │ │ b 247f08 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, sl │ │ │ │ bl 179918 │ │ │ │ ldr r1, [sl] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 247f3c │ │ │ │ cmp fp, #0 │ │ │ │ bne 247f28 │ │ │ │ b 247ebc │ │ │ │ mov r3, #0 │ │ │ │ @@ -536627,18 +536627,18 @@ │ │ │ │ str r1, [r5] │ │ │ │ beq 248294 │ │ │ │ cmp r6, #0 │ │ │ │ beq 2481f8 │ │ │ │ cmp r6, r4 │ │ │ │ beq 24820c │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 248270 │ │ │ │ ldrh r3, [r7, #4] │ │ │ │ strh r3, [r5, #4] │ │ │ │ ldr r3, [r6, #64] @ 0x40 │ │ │ │ ldrb r2, [r6, #76] @ 0x4c │ │ │ │ lsr r3, r3, r8 │ │ │ │ @@ -536670,27 +536670,27 @@ │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 248200 │ │ │ │ b 24820c │ │ │ │ cmp r6, #0 │ │ │ │ beq 24820c │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 24820c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1, #8] │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2482dc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2482e8 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -536711,15 +536711,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1, #68] @ 0x44 │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 248350 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 24835c │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -536887,15 +536887,15 @@ │ │ │ │ cmp fp, #0 │ │ │ │ ldr r9, [r3, r5, lsl #2] │ │ │ │ beq 248640 │ │ │ │ cmp r6, #0 │ │ │ │ beq 248620 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 248620 │ │ │ │ ldr r0, [r6, #72] @ 0x48 │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ mov r6, #1 │ │ │ │ @@ -536912,15 +536912,15 @@ │ │ │ │ beq 2485fc │ │ │ │ cmp r6, r9 │ │ │ │ moveq r6, #1 │ │ │ │ lsleq r6, r6, r5 │ │ │ │ beq 248514 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ b 2485fc │ │ │ │ cmp fp, #0 │ │ │ │ beq 248698 │ │ │ │ cmp r6, #0 │ │ │ │ ldrne r9, [sp, #88] @ 0x58 │ │ │ │ bne 2485fc │ │ │ │ mov r6, #1 │ │ │ │ @@ -536954,15 +536954,15 @@ │ │ │ │ mov r9, #1 │ │ │ │ mov fp, ip │ │ │ │ str r4, [sp, #4] │ │ │ │ ldr r4, [r8, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r4, #0 │ │ │ │ beq 24872c │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 24872c │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ ldr r2, [r6, #8] │ │ │ │ @@ -536999,15 +536999,15 @@ │ │ │ │ str r3, [r4, #1980] @ 0x7bc │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r9, #0 │ │ │ │ beq 248684 │ │ │ │ mov r0, r9 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ str r9, [r7] │ │ │ │ ldr r9, [r9, #68] @ 0x44 │ │ │ │ mov r6, #1 │ │ │ │ cmp r9, #0 │ │ │ │ lsl r6, r6, r5 │ │ │ │ bne 248520 │ │ │ │ add r1, r4, sl │ │ │ │ @@ -537031,23 +537031,23 @@ │ │ │ │ cmp r2, #0 │ │ │ │ beq 2485b8 │ │ │ │ b 248590 │ │ │ │ add r3, r9, #500 @ 0x1f4 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2488c4 │ │ │ │ ldr r3, [r9, #504] @ 0x1f8 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ mvn r1, #0 │ │ │ │ str r3, [r9, #504] @ 0x1f8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2488ac │ │ │ │ ldr r3, [r7] │ │ │ │ ldr r9, [r3, #68] @ 0x44 │ │ │ │ b 24852c │ │ │ │ lsl r3, r1, #4 │ │ │ │ str r3, [sp, #16] │ │ │ │ @@ -537071,15 +537071,15 @@ │ │ │ │ beq 248908 │ │ │ │ ldr r1, [r9, #500] @ 0x1f4 │ │ │ │ str r8, [sp, #32] │ │ │ │ mov r8, r4 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ mov r2, #2 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 2488d8 │ │ │ │ mov r3, r4 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r8 │ │ │ │ ldr r8, [sp, #32] │ │ │ │ @@ -537091,15 +537091,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 248928 │ │ │ │ cmp r4, #0 │ │ │ │ bne 248914 │ │ │ │ ldr r9, [sp, #32] │ │ │ │ ldr r4, [sp, #36] @ 0x24 │ │ │ │ @@ -537206,30 +537206,30 @@ │ │ │ │ bhi 248af8 │ │ │ │ ldr r3, [pc, #16] @ 248b00 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ mvn r0, #0 │ │ │ │ bx lr │ │ │ │ - sbceq r4, r0, r8, ror #14 │ │ │ │ + sbceq r4, r0, r8, lsr #15 │ │ │ │ ldr r3, [pc, #48] @ 248b3c │ │ │ │ sub r2, r0, #142 @ 0x8e │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #8 │ │ │ │ bhi 248b28 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ mov r0, #50 @ 0x32 │ │ │ │ bx lr │ │ │ │ mov r0, #53 @ 0x35 │ │ │ │ bx lr │ │ │ │ mov r0, #49 @ 0x31 │ │ │ │ bx lr │ │ │ │ - sbceq r4, r0, r9, lsl r7 │ │ │ │ + sbceq r4, r0, r9, asr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #260] @ 248c5c │ │ │ │ ldr r2, [pc, #260] @ 248c60 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -537293,20 +537293,20 @@ │ │ │ │ b 248bcc │ │ │ │ mov r0, #20 │ │ │ │ b 248bcc │ │ │ │ mov r0, #23 │ │ │ │ b 248bcc │ │ │ │ mov r0, #4 │ │ │ │ b 248bcc │ │ │ │ - ldrdeq r4, [r0], #102 @ 0x66 │ │ │ │ + sbceq r4, r0, r6, lsl r7 │ │ │ │ @ instruction: 0x012c7494 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r4, r0, r4, lsr #14 │ │ │ │ - adceq r2, pc, r8, ror r1 @ │ │ │ │ - adceq r9, sp, r4, ror #19 │ │ │ │ + sbceq r4, r0, r4, ror #14 │ │ │ │ + @ instruction: 0x00af21b8 │ │ │ │ + adceq r9, sp, r4, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #128] @ 248d0c │ │ │ │ cmp r0, #1 │ │ │ │ sub sp, sp, #16 │ │ │ │ @@ -537339,17 +537339,17 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 248cc4 │ │ │ │ @ instruction: 0x012c7364 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - ldrdeq r4, [r0], #84 @ 0x54 │ │ │ │ - adceq r2, pc, r0, rrx │ │ │ │ - adceq r9, sp, r4, lsr #17 │ │ │ │ + sbceq r4, r0, r4, lsl r6 │ │ │ │ + adceq r2, pc, r0, lsr #1 │ │ │ │ + adceq r9, sp, r4, ror #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #176] @ 248de8 │ │ │ │ ldr r2, [pc, #176] @ 248dec │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -537392,20 +537392,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ mov r4, #5 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq r4, r0, r1, lsl r5 │ │ │ │ + sbceq r4, r0, r1, asr r5 │ │ │ │ @ instruction: 0x012c72b4 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r4, r0, r4, lsr #10 │ │ │ │ - adceq r1, pc, r8, ror #31 │ │ │ │ - adceq r9, sp, r4, lsl #16 │ │ │ │ + sbceq r4, r0, r4, ror #10 │ │ │ │ + adceq r2, pc, r8, lsr #32 │ │ │ │ + adceq r9, sp, r4, asr #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 2395f4 │ │ │ │ mov r0, r4 │ │ │ │ @@ -537523,15 +537523,15 @@ │ │ │ │ smlawbeq ip, r8, r1, r7 │ │ │ │ @ instruction: 0xffffff64 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ muleq r0, r0, r3 │ │ │ │ andeq r1, r0, r4, asr #20 │ │ │ │ andeq r0, r1, r1 │ │ │ │ eorseq r0, r1, r1 │ │ │ │ - sbceq r4, r0, r4, ror r3 │ │ │ │ + strheq r4, [r0], #52 @ 0x34 │ │ │ │ @ instruction: 0x012c7060 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3672] @ 0xe58 │ │ │ │ ldr r2, [pc, #224] @ 2490f4 │ │ │ │ ldr r3, [pc, #224] @ 2490f8 │ │ │ │ @@ -537882,16 +537882,16 @@ │ │ │ │ ldreq r4, [r7, #4] │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r8 │ │ │ │ blx r4 │ │ │ │ b 2493c4 │ │ │ │ svccc 0x007f0000 │ │ │ │ - sbceq r4, r0, r0, rrx │ │ │ │ - smulleq r4, r0, r2, r0 │ │ │ │ + sbceq r4, r0, r0, lsr #1 │ │ │ │ + ldrdeq r4, [r0], #2 │ │ │ │ @ instruction: 0xfffff800 │ │ │ │ @ instruction: 0xfffff000 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -539459,17 +539459,17 @@ │ │ │ │ @ instruction: 0x012c5870 │ │ │ │ andeq r0, r4, r0, lsl r0 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r4, r0, r1, lsl #5 │ │ │ │ andeq r2, r0, r6, lsl #4 │ │ │ │ andgt r2, r4, r0, lsl #26 │ │ │ │ andeq r1, r0, r0, lsl #20 │ │ │ │ - ldrdeq r2, [r0], #84 @ 0x54 │ │ │ │ - ldrdeq r7, [sp], ip @ │ │ │ │ - ldrdeq pc, [lr], ip @ │ │ │ │ + sbceq r2, r0, r4, lsl r6 │ │ │ │ + adceq r7, sp, ip, lsl r8 │ │ │ │ + adceq r0, pc, ip, lsl r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #868] @ 24b1c0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ @@ -539689,19 +539689,19 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [fp, #4] │ │ │ │ b 24b0b0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012c5194 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012c516c │ │ │ │ - sbceq r2, r0, r0, asr r5 │ │ │ │ + smulleq r2, r0, r0, r5 │ │ │ │ strdeq r7, [r0], -lr │ │ │ │ andeq r0, r0, r4, ror #28 │ │ │ │ @ instruction: 0x012c4f24 │ │ │ │ - sbceq r2, r0, ip, lsl #4 │ │ │ │ + sbceq r2, r0, ip, asr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ mov fp, r2 │ │ │ │ ldr r2, [pc, #3100] @ 24be18 │ │ │ │ ldr r3, [pc, #3100] @ 24be1c │ │ │ │ @@ -540885,16 +540885,16 @@ │ │ │ │ ldr r3, [r5] │ │ │ │ b 24c294 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012c3de0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andgt r2, r6, r0, lsl #26 │ │ │ │ smlawbeq ip, r0, ip, r3 │ │ │ │ - strheq r1, [r0], #0 │ │ │ │ - sbceq r1, r0, r0, lsr r0 │ │ │ │ + strdeq r1, [r0], #0 │ │ │ │ + sbceq r1, r0, r0, ror r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #324] @ 24c5e4 │ │ │ │ mov r5, r3 │ │ │ │ @@ -545133,15 +545133,15 @@ │ │ │ │ svccc 0x00ff0000 │ │ │ │ andeq r0, r4, r1, lsl #1 │ │ │ │ andgt r2, r2, r0, lsl #26 │ │ │ │ andeq r0, r4, r4, lsl #4 │ │ │ │ andgt r2, r4, r0, lsl #26 │ │ │ │ andeq r0, r4, r8, lsl #4 │ │ │ │ andgt r2, r3, r0, lsl #26 │ │ │ │ - @ instruction: 0x00bfd8bc │ │ │ │ + @ instruction: 0x00bfd8fc │ │ │ │ svcvc 0x00ff0000 │ │ │ │ @ instruction: 0xfffff000 │ │ │ │ andeq r0, r4, r7, lsl #4 │ │ │ │ andeq r0, r4, r3, lsl #4 │ │ │ │ andgt r2, r0, r0, lsl #26 │ │ │ │ blmi 2846fc │ │ │ │ svccc 0x00808081 │ │ │ │ @@ -545225,15 +545225,15 @@ │ │ │ │ bl 17d534 │ │ │ │ str r5, [r4] │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r6] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ mov r2, #0 │ │ │ │ - bl 847ca4 │ │ │ │ + bl 847cec │ │ │ │ b 2507e4 │ │ │ │ bl 17d534 │ │ │ │ mov r5, r4 │ │ │ │ add r6, r4, #3488 @ 0xda0 │ │ │ │ ldr r0, [r5, #1304] @ 0x518 │ │ │ │ add r5, r5, #436 @ 0x1b4 │ │ │ │ bl 3bb4c │ │ │ │ @@ -545569,15 +545569,15 @@ │ │ │ │ str r3, [r4, #12] │ │ │ │ bl 2529d4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r6] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ mov r2, #0 │ │ │ │ - bl 847ca4 │ │ │ │ + bl 847cec │ │ │ │ b 250d54 │ │ │ │ bl 17d534 │ │ │ │ mov r5, r4 │ │ │ │ add r6, r4, #3488 @ 0xda0 │ │ │ │ ldr r0, [r5, #1304] @ 0x518 │ │ │ │ add r5, r5, #436 @ 0x1b4 │ │ │ │ bl 3bb4c │ │ │ │ @@ -546080,18 +546080,18 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012bec54 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ @ instruction: 0x0127b444 │ │ │ │ @ instruction: 0x012beae4 │ │ │ │ - adceq r9, lr, r0, lsl #17 │ │ │ │ - adceq r1, sp, r0, asr r0 │ │ │ │ - adceq r9, lr, ip, ror r8 │ │ │ │ - adceq r1, sp, r8, lsr #32 │ │ │ │ + adceq r9, lr, r0, asr #17 │ │ │ │ + umlaleq r1, sp, r0, r0 │ │ │ │ + @ instruction: 0x00ae98bc │ │ │ │ + adceq r1, sp, r8, rrx │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ ldr r8, [r0, #48] @ 0x30 │ │ │ │ @@ -546708,15 +546708,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #6 │ │ │ │ bx lr │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mov r0, #3 │ │ │ │ bx lr │ │ │ │ - umlalseq fp, pc, r0, r5 @ │ │ │ │ + @ instruction: 0x00bfb5d0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r7, r0 │ │ │ │ mov r8, r1 │ │ │ │ @@ -546738,15 +546738,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 3a9ac │ │ │ │ cmp r8, #0 │ │ │ │ and r4, r4, #3 │ │ │ │ beq 251ff4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r8, #400] @ 0x190 │ │ │ │ str r7, [r5, #72] @ 0x48 │ │ │ │ cmp r3, #1 │ │ │ │ movcs r7, r3 │ │ │ │ ldrb r3, [r8, #468] @ 0x1d4 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ @@ -546831,15 +546831,15 @@ │ │ │ │ and r3, r3, #1536 @ 0x600 │ │ │ │ str r3, [r5, #108] @ 0x6c │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mvnseq lr, #0 │ │ │ │ svcvc 0x00c00000 │ │ │ │ - umlalseq fp, pc, r8, r3 @ │ │ │ │ + @ instruction: 0x00bfb3d8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r0, #1 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r6, r1 │ │ │ │ @@ -546929,17 +546929,17 @@ │ │ │ │ bl 17b9b0 │ │ │ │ ldrb r3, [r6, #1] │ │ │ │ b 252238 │ │ │ │ @ instruction: 0x012bde68 │ │ │ │ submi r0, r0, r0 │ │ │ │ eorseq pc, pc, r0 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq fp, pc, r0, asr #4 │ │ │ │ - ldrdeq r0, [sp], r4 @ │ │ │ │ - adceq r8, lr, r0, asr #22 │ │ │ │ + adcseq fp, pc, r0, lsl #5 │ │ │ │ + adceq r0, sp, r4, lsl r3 │ │ │ │ + adceq r8, lr, r0, lsl #23 │ │ │ │ add r3, r0, #3136 @ 0xc40 │ │ │ │ add r3, r3, #4 │ │ │ │ cmp r3, r1 │ │ │ │ ldrne r3, [r0, #3404] @ 0xd4c │ │ │ │ addne r0, r2, r3 │ │ │ │ moveq r0, r2 │ │ │ │ bx lr │ │ │ │ @@ -548659,15 +548659,15 @@ │ │ │ │ ldrb r7, [r2, #2] │ │ │ │ ldrh fp, [r2] │ │ │ │ b 2539d8 │ │ │ │ add r8, r8, #8 │ │ │ │ b 253970 │ │ │ │ mov r4, ip │ │ │ │ b 253af4 │ │ │ │ - adcseq r9, pc, r3, lsl #24 │ │ │ │ + adcseq r9, pc, r3, asr #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-3472] @ 0xfffff270 │ │ │ │ sub sp, sp, #7488 @ 0x1d40 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ @@ -549704,17 +549704,17 @@ │ │ │ │ @ instruction: 0xf0008e00 │ │ │ │ strdeq r0, [r0], -sp │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ @ instruction: 0x012bbb34 │ │ │ │ strdeq sl, [fp, -r8]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r8, pc, ip, lsl #2 │ │ │ │ - adceq r5, lr, r0, lsr sl │ │ │ │ - umlaleq sp, ip, ip, r1 │ │ │ │ + adcseq r8, pc, ip, asr #2 │ │ │ │ + adceq r5, lr, r0, ror sl │ │ │ │ + ldrdeq sp, [ip], ip @ │ │ │ │ ldrb r3, [sl, #-3355] @ 0xfffff2e5 │ │ │ │ bic r3, r3, #208 @ 0xd0 │ │ │ │ orr r3, r3, #32 │ │ │ │ strb r3, [sl, #-3355] @ 0xfffff2e5 │ │ │ │ mov r3, #0 │ │ │ │ add r2, sp, #104 @ 0x68 │ │ │ │ b 254334 │ │ │ │ @@ -550905,15 +550905,15 @@ │ │ │ │ add r0, r0, #8 │ │ │ │ b 255f98 │ │ │ │ mov r0, r5 │ │ │ │ bl 255d18 │ │ │ │ b 255ed8 │ │ │ │ mov r3, fp │ │ │ │ b 255fe4 │ │ │ │ - @ instruction: 0x00bf75b1 │ │ │ │ + @ instruction: 0x00bf75f1 │ │ │ │ cmp r3, #0 │ │ │ │ bne 256244 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ ldrb lr, [r1, #1] │ │ │ │ cmp lr, #0 │ │ │ │ beq 256294 │ │ │ │ add ip, r3, #4 │ │ │ │ @@ -551156,15 +551156,15 @@ │ │ │ │ ldrh lr, [r4, #-4] │ │ │ │ add lr, r6, lr, lsl #4 │ │ │ │ add lr, lr, #2688 @ 0xa80 │ │ │ │ add lr, lr, #8 │ │ │ │ b 25633c │ │ │ │ mov r3, sl │ │ │ │ b 25638c │ │ │ │ - adcseq r7, pc, r7, lsl r2 @ │ │ │ │ + adcseq r7, pc, r7, asr r2 @ │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ add r5, r0, #2400 @ 0x960 │ │ │ │ add r7, r0, #2656 @ 0xa60 │ │ │ │ add r5, r5, #8 │ │ │ │ add r7, r7, #8 │ │ │ │ mov r9, #0 │ │ │ │ mov r8, #1 │ │ │ │ @@ -551217,15 +551217,15 @@ │ │ │ │ ldr r0, [r6, #668] @ 0x29c │ │ │ │ bl 5a57c │ │ │ │ ldr r4, [r6, #672] @ 0x2a0 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2565f8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 25663c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #672] @ 0x2a0 │ │ │ │ mov r0, r5 │ │ │ │ bl 2395f4 │ │ │ │ ldr r0, [r6, #656] @ 0x290 │ │ │ │ @@ -551990,17 +551990,17 @@ │ │ │ │ andgt r2, r4, r0, lsl #4 │ │ │ │ andgt r2, r2, r0, lsl #4 │ │ │ │ @ instruction: 0x012b93b8 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r4, r0, r1, lsl #5 │ │ │ │ andeq r2, r0, r6, lsl #4 │ │ │ │ andeq r1, r0, r0, lsl #20 │ │ │ │ - @ instruction: 0x00bf63d8 │ │ │ │ - adceq fp, ip, r8, asr #8 │ │ │ │ - adceq r3, lr, r8, asr #24 │ │ │ │ + adcseq r6, pc, r8, lsl r4 @ │ │ │ │ + adceq fp, ip, r8, lsl #9 │ │ │ │ + adceq r3, lr, r8, lsl #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [pc, #944] @ 2575dc │ │ │ │ @@ -552240,16 +552240,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #4] │ │ │ │ b 2574a4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq fp, r0, sp, r8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012b8b38 │ │ │ │ - adcseq r6, pc, ip, lsr #15 │ │ │ │ - @ instruction: 0x00bf5fdc │ │ │ │ + adcseq r6, pc, ip, ror #15 │ │ │ │ + adcseq r6, pc, ip, lsl r0 @ │ │ │ │ ldr r3, [pc, #12] @ 257604 │ │ │ │ add r0, r0, #16384 @ 0x4000 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0, #3872] @ 0xf20 │ │ │ │ bx lr │ │ │ │ @ instruction: 0xfffffc0c │ │ │ │ ldr r2, [r1] │ │ │ │ @@ -552395,15 +552395,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr ip, [r4] │ │ │ │ b 257778 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq fp, r0, r8, r8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andgt r3, r1, r0 │ │ │ │ - adcseq r6, pc, r4, ror #27 │ │ │ │ + adcseq r6, pc, r4, lsr #28 │ │ │ │ strdeq r8, [fp, -r0]! │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ add r5, r3, #2 │ │ │ │ lsl r5, r5, #16 │ │ │ │ @@ -552457,15 +552457,15 @@ │ │ │ │ ldr r3, [r0, #12] │ │ │ │ ldr r1, [r0, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ blx r3 │ │ │ │ ldr lr, [r6] │ │ │ │ b 2578a0 │ │ │ │ andgt r3, r0, r0 │ │ │ │ - adcseq r6, pc, r0, asr #25 │ │ │ │ + adcseq r6, pc, r0, lsl #26 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r7, r3 │ │ │ │ mov r9, r2 │ │ │ │ @@ -552579,15 +552579,15 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ blx r3 │ │ │ │ ldr ip, [r5] │ │ │ │ b 2579c8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012b867c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r6, pc, r8, lsr #23 │ │ │ │ + adcseq r6, pc, r8, ror #23 │ │ │ │ andgt r3, r0, r0 │ │ │ │ blt ff657b44 │ │ │ │ @ instruction: 0x012b850c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ @@ -553235,15 +553235,15 @@ │ │ │ │ lsl r2, r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r4 │ │ │ │ bl 257718 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r9 │ │ │ │ beq 258650 │ │ │ │ ldr r3, [fp, #-392] @ 0xfffffe78 │ │ │ │ cmp r3, #0 │ │ │ │ beq 258340 │ │ │ │ ldrb r3, [r4, #92] @ 0x5c │ │ │ │ @@ -553298,15 +553298,15 @@ │ │ │ │ ldr r5, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 258584 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 258584 │ │ │ │ mov r1, r5 │ │ │ │ b 258650 │ │ │ │ str sl, [sp] │ │ │ │ ldr r2, [fp, #-388] @ 0xfffffe7c │ │ │ │ mov r1, r4 │ │ │ │ @@ -553699,23 +553699,23 @@ │ │ │ │ b 258b44 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r4, #0 │ │ │ │ b 25890c │ │ │ │ @ instruction: 0x012b791c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012b78e4 │ │ │ │ - adcseq r5, pc, r8, ror r6 @ │ │ │ │ + @ instruction: 0x00bf56b8 │ │ │ │ andgt r3, r0, r0 │ │ │ │ - umlalseq r5, pc, r0, r5 @ │ │ │ │ - adcseq r5, pc, r8, ror #9 │ │ │ │ + @ instruction: 0x00bf55d0 │ │ │ │ + adcseq r5, pc, r8, lsr #10 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - adcseq r5, pc, r8, ror #6 │ │ │ │ - adcseq r5, pc, r0, lsr #5 │ │ │ │ - umlalseq r5, pc, r4, r2 @ │ │ │ │ - adcseq r5, pc, r0, lsl r2 @ │ │ │ │ + adcseq r5, pc, r8, lsr #7 │ │ │ │ + adcseq r5, pc, r0, ror #5 │ │ │ │ + @ instruction: 0x00bf52d4 │ │ │ │ + adcseq r5, pc, r0, asr r2 @ │ │ │ │ andgt r3, r1, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ add ip, r2, #1 │ │ │ │ lsl ip, ip, #17 │ │ │ │ @@ -555490,36 +555490,36 @@ │ │ │ │ andeq r1, r0, r2, lsl #2 │ │ │ │ svcvc 0x00ff0000 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r2, r1, r9, ror r0 │ │ │ │ andeq r0, r0, r2, asr #2 │ │ │ │ streq r8, [r0], #-64 @ 0xffffffc0 │ │ │ │ andgt r4, r0, r0, lsl #12 │ │ │ │ - ldrsbeq r4, [pc], r0 @ │ │ │ │ + adcseq r4, pc, r0, lsl r1 @ │ │ │ │ @ instruction: 0x012b62bc │ │ │ │ andeq r2, r0, r1, asr #1 │ │ │ │ andeq r1, r0, r0, lsl #20 │ │ │ │ andeq r8, r0, r6 │ │ │ │ andeq r8, r0, r2 │ │ │ │ andeq r2, r0, r3, asr #1 │ │ │ │ andeq r2, r0, r4, lsl #2 │ │ │ │ andeq r2, r1, r8, lsl #2 │ │ │ │ andeq r2, r1, r4, lsl r1 │ │ │ │ blmi 225a8dc │ │ │ │ andeq r2, r3, r4, ror #1 │ │ │ │ cmnmi pc, #0 │ │ │ │ smlawteq fp, r8, r9, r5 │ │ │ │ andeq r2, r0, r2, asr #1 │ │ │ │ - adcseq r3, pc, ip, lsr r7 @ │ │ │ │ + adcseq r3, pc, ip, ror r7 @ │ │ │ │ svceq 0x00003000 │ │ │ │ andeq r2, r5, r8, asr #32 │ │ │ │ andeq r2, r0, r0, ror r0 │ │ │ │ andeq r2, r1, r8, rrx │ │ │ │ andeq r2, r1, ip, rrx │ │ │ │ - @ instruction: 0x00bf34d8 │ │ │ │ + adcseq r3, pc, r8, lsl r5 @ │ │ │ │ svcmi 0x00800000 │ │ │ │ ldrbmi pc, [pc, -r0, lsl #30]! @ │ │ │ │ ldrh r3, [r0, #36] @ 0x24 │ │ │ │ lsr r3, r3, #7 │ │ │ │ cmp r3, #7 │ │ │ │ bhi 259ca4 │ │ │ │ ldr r2, [r6, #2040] @ 0x7f8 │ │ │ │ @@ -556438,44 +556438,44 @@ │ │ │ │ add r2, r3, r0, lsl #2 │ │ │ │ ldrb r2, [r2, #16] │ │ │ │ lsl r0, r0, #2 │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r0, [r3, r0] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - adcseq r2, pc, ip, lsr #28 │ │ │ │ + adcseq r2, pc, ip, ror #28 │ │ │ │ ldr r3, [pc, #28] @ 25b7a8 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #4] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - adcseq r2, pc, r0, lsl #28 │ │ │ │ + adcseq r2, pc, r0, asr #28 │ │ │ │ ldr r3, [pc, #28] @ 25b7d0 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #8] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x00bf2dd8 │ │ │ │ + adcseq r2, pc, r8, lsl lr @ │ │ │ │ ldr r3, [pc, #24] @ 25b7f4 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r0, [r3, #12] │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x00bf2db0 │ │ │ │ + @ instruction: 0x00bf2df0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 178e5c │ │ │ │ cmp r0, #0 │ │ │ │ @@ -556502,15 +556502,15 @@ │ │ │ │ beq 25b878 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #27 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #255 @ 0xff │ │ │ │ pop {r4, pc} │ │ │ │ - adcseq r2, pc, r8, lsr sp @ │ │ │ │ + adcseq r2, pc, r8, ror sp @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #200] @ 25b968 │ │ │ │ mov r5, r3 │ │ │ │ @@ -561482,15 +561482,15 @@ │ │ │ │ @ instruction: 0x012b08b8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andcs r0, r0, r0, asr r2 │ │ │ │ andeq r2, r5, r0, lsl #4 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ ldrdeq r2, [r0], -pc @ │ │ │ │ andeq r2, r2, r4, asr #5 │ │ │ │ - @ instruction: 0x00bf0afc │ │ │ │ + adcseq r0, pc, ip, lsr fp @ │ │ │ │ andeq r2, r0, r7, asr #5 │ │ │ │ ldrdeq r2, [r0], -r7 │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ ldrdeq r2, [r0], -r8 │ │ │ │ ldrdeq r2, [r1], -r4 │ │ │ │ andeq r2, r0, r2, ror #5 │ │ │ │ andeq r2, r0, ip, ror #5 │ │ │ │ @@ -561505,15 +561505,15 @@ │ │ │ │ andeq r2, r1, r8, ror #5 │ │ │ │ strdeq r2, [r0], -pc @ │ │ │ │ andeq r2, r1, r0, ror #5 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq pc, pc, r0, lsl #24 │ │ │ │ andeq r2, r1, r2, ror #5 │ │ │ │ mvnseq r0, r0 │ │ │ │ - @ instruction: 0x00befefc │ │ │ │ + adcseq pc, lr, ip, lsr pc @ │ │ │ │ strdeq pc, [r0], -ip │ │ │ │ stcvc 3, cr0, [r0], {240} @ 0xf0 │ │ │ │ ldc2l 12, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ ldc2l 1, cr0, [ip] │ │ │ │ cmp r3, r5 │ │ │ │ bhi 260cf4 │ │ │ │ ldr r1, [pc, #-60] @ 260694 │ │ │ │ @@ -562522,20 +562522,20 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str r4, [sp, #8] │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 261614 │ │ │ │ - adcseq pc, lr, r8, lsl #20 │ │ │ │ + adcseq pc, lr, r8, asr #20 │ │ │ │ @ instruction: 0x012aea10 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq pc, lr, r8, lsr #19 │ │ │ │ - ldrdeq r9, [sp], r8 @ │ │ │ │ - adceq r0, ip, r0, lsr #30 │ │ │ │ + adcseq pc, lr, r8, ror #19 │ │ │ │ + adceq r9, sp, r8, lsl r8 │ │ │ │ + adceq r0, ip, r0, ror #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r5, r0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -562548,15 +562548,15 @@ │ │ │ │ mov r2, #88 @ 0x58 │ │ │ │ mov r1, r7 │ │ │ │ bl 3a9ac │ │ │ │ cmp r4, #0 │ │ │ │ beq 2616fc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r3, #1 │ │ │ │ str r3, [r6] │ │ │ │ ldr r3, [pc, #804] @ 261a30 │ │ │ │ ldrb r2, [r4, #76] @ 0x4c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2, lsl #2] │ │ │ │ ldrb r3, [r4, #424] @ 0x1a8 │ │ │ │ @@ -562754,15 +562754,15 @@ │ │ │ │ ldr r2, [pc, #36] @ 261a40 │ │ │ │ and r2, r2, r3, lsl #12 │ │ │ │ str r2, [r6, #96] @ 0x60 │ │ │ │ mov r3, #0 │ │ │ │ b 261894 │ │ │ │ ldr r0, [r7, #80] @ 0x50 │ │ │ │ b 261910 │ │ │ │ - adcseq pc, lr, r0, ror #17 │ │ │ │ + adcseq pc, lr, r0, lsr #18 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ svceq 0x00ffc000 │ │ │ │ svccc 0x00fff000 │ │ │ │ svceq 0x00fe0000 │ │ │ │ strdeq pc, [r1], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -563098,15 +563098,15 @@ │ │ │ │ ldr r0, [r6, #668] @ 0x29c │ │ │ │ bl 5a57c │ │ │ │ ldr r4, [r6, #672] @ 0x2a0 │ │ │ │ cmp r4, #0 │ │ │ │ beq 261f9c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 261fe0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #672] @ 0x2a0 │ │ │ │ mov r0, r5 │ │ │ │ bl 2395f4 │ │ │ │ ldr r0, [r6, #656] @ 0x290 │ │ │ │ @@ -563832,20 +563832,20 @@ │ │ │ │ andgt r2, r1, r0, lsl #16 │ │ │ │ andgt r3, r2, r0, lsl #16 │ │ │ │ @ instruction: 0x012adb6c │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andgt r3, r5, r0, lsl #16 │ │ │ │ andgt r2, r3, r0, lsl #18 │ │ │ │ andeq r1, r0, r0, lsl #20 │ │ │ │ - adcseq lr, lr, ip, asr #14 │ │ │ │ - adceq pc, fp, r8, lsr #25 │ │ │ │ - adceq r8, sp, r8, lsr #9 │ │ │ │ - @ instruction: 0x00bee6d0 │ │ │ │ - adceq pc, fp, ip, lsr #24 │ │ │ │ - adceq r8, sp, ip, lsr #8 │ │ │ │ + adcseq lr, lr, ip, lsl #15 │ │ │ │ + adceq pc, fp, r8, ror #25 │ │ │ │ + adceq r8, sp, r8, ror #9 │ │ │ │ + adcseq lr, lr, r0, lsl r7 │ │ │ │ + adceq pc, fp, ip, ror #24 │ │ │ │ + adceq r8, sp, ip, ror #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [pc, #1284] @ 263044 │ │ │ │ @@ -564170,18 +564170,18 @@ │ │ │ │ ldr r2, [sp] │ │ │ │ add r1, r3, #16 │ │ │ │ b 262ef4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012ad4ac │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012ad1e0 │ │ │ │ - adcseq lr, lr, r0, lsr #18 │ │ │ │ + adcseq lr, lr, r0, ror #18 │ │ │ │ andgt r2, r2, r0, lsl #2 │ │ │ │ andeq r2, r0, r1, lsr #1 │ │ │ │ - adcseq lr, lr, r8, asr #1 │ │ │ │ + adcseq lr, lr, r8, lsl #2 │ │ │ │ ldr r3, [pc, #12] @ 263074 │ │ │ │ add r0, r0, #16384 @ 0x4000 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0, #3872] @ 0xf20 │ │ │ │ bx lr │ │ │ │ @ instruction: 0xfffffab0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -564433,15 +564433,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4] │ │ │ │ b 263370 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq sl, r8, ip, ip │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andgt r3, r1, r0 │ │ │ │ - @ instruction: 0x00bee4b0 │ │ │ │ + @ instruction: 0x00bee4f0 │ │ │ │ @ instruction: 0x012acbe8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ add r5, r3, #2 │ │ │ │ lsl r5, r5, #16 │ │ │ │ @@ -564502,15 +564502,15 @@ │ │ │ │ ldr r3, [r0, #12] │ │ │ │ ldr r1, [r0, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ blx r3 │ │ │ │ ldr lr, [r6] │ │ │ │ b 2634b8 │ │ │ │ andgt r3, r0, r0 │ │ │ │ - adcseq lr, lr, pc, ror #6 │ │ │ │ + adcseq lr, lr, pc, lsr #7 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r7, r3 │ │ │ │ mov sl, r1 │ │ │ │ @@ -564636,15 +564636,15 @@ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ b 2635f8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012aca48 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andgt r3, r0, r0 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ - adcseq lr, lr, lr, lsr r2 │ │ │ │ + adcseq lr, lr, lr, ror r2 │ │ │ │ blt ff6637a4 │ │ │ │ smlawteq sl, r8, r8, ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ @@ -565291,15 +565291,15 @@ │ │ │ │ lsl r2, r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r4 │ │ │ │ bl 263310 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r9 │ │ │ │ beq 2642b0 │ │ │ │ ldr r3, [fp, #-392] @ 0xfffffe78 │ │ │ │ cmp r3, #0 │ │ │ │ beq 263fa0 │ │ │ │ ldrb r3, [r4, #92] @ 0x5c │ │ │ │ @@ -565354,15 +565354,15 @@ │ │ │ │ ldr r5, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2641e4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2641e4 │ │ │ │ mov r1, r5 │ │ │ │ b 2642b0 │ │ │ │ str sl, [sp] │ │ │ │ ldr r2, [fp, #-388] @ 0xfffffe7c │ │ │ │ mov r1, r4 │ │ │ │ @@ -566035,23 +566035,23 @@ │ │ │ │ blx r2 │ │ │ │ ldr sl, [r4] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ b 26486c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012aba54 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00bed2f8 │ │ │ │ + adcseq sp, lr, r8, lsr r3 │ │ │ │ @ instruction: 0x012ab8e4 │ │ │ │ - adcseq sp, lr, ip, lsl r1 │ │ │ │ + adcseq sp, lr, ip, asr r1 │ │ │ │ andgt r3, r0, r0 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andgt r3, r5, r0 │ │ │ │ - @ instruction: 0x00becdb8 │ │ │ │ + @ instruction: 0x00becdf8 │ │ │ │ andeq r6, r0, r0, lsl #17 │ │ │ │ - adcseq ip, lr, sp, lsl ip │ │ │ │ + adcseq ip, lr, sp, asr ip │ │ │ │ eors r0, pc, pc │ │ │ │ svceq 0x00c06880 │ │ │ │ cdpeq 8, 0, cr6, cr0, cr0, {4} │ │ │ │ stcleq 8, cr6, [r0], {128} @ 0x80 │ │ │ │ beq ff27efb0 │ │ │ │ stmibeq r0, {r7, fp, sp, lr} │ │ │ │ streq r6, [r0, -r0, lsl #17] │ │ │ │ @@ -566192,15 +566192,15 @@ │ │ │ │ str r8, [sp] │ │ │ │ bl 263310 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ cmp r4, #0 │ │ │ │ beq 264e84 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 264e84 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -568031,30 +568031,30 @@ │ │ │ │ strdeq r2, [r0], -r9 │ │ │ │ @ instruction: 0x012a9fe8 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ strdeq r2, [r0], -fp │ │ │ │ strdeq r2, [r0], -r8 │ │ │ │ andeq r2, r1, r6, lsl #2 │ │ │ │ andeq r2, r1, fp, lsl #2 │ │ │ │ - adcseq fp, lr, r0, asr #14 │ │ │ │ + adcseq fp, lr, r0, lsl #15 │ │ │ │ strdeq r2, [r7], -r0 │ │ │ │ cmnmi pc, #0 │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ andeq r2, r5, r8 │ │ │ │ andeq r2, r1, r0, lsr #2 │ │ │ │ blmi 2266cc0 │ │ │ │ svcvc 0x00ff0000 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ muleq r1, ip, r0 │ │ │ │ smlawteq sl, ip, r7, r9 │ │ │ │ andeq r2, r0, r8, ror r0 │ │ │ │ andeq r2, r1, r0, ror r0 │ │ │ │ andeq r2, r2, r4, ror r0 │ │ │ │ svclt 0x00800000 │ │ │ │ - adcseq sl, lr, r1, asr #30 │ │ │ │ + adcseq sl, lr, r1, lsl #31 │ │ │ │ ldrbmi pc, [pc, -r0, lsl #30]! @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r7, [r0, #2008] @ 0x7d8 │ │ │ │ ldr r9, [r0, #3540] @ 0xdd4 │ │ │ │ @@ -568964,44 +568964,44 @@ │ │ │ │ add r2, r3, r0, lsl #2 │ │ │ │ ldrb r2, [r2, #16] │ │ │ │ lsl r0, r0, #2 │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r0, [r3, r0] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x00bea5d8 │ │ │ │ + adcseq sl, lr, r8, lsl r6 │ │ │ │ ldr r3, [pc, #28] @ 267b60 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #4] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - adcseq sl, lr, ip, lsr #11 │ │ │ │ + adcseq sl, lr, ip, ror #11 │ │ │ │ ldr r3, [pc, #28] @ 267b88 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #8] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - adcseq sl, lr, r4, lsl #11 │ │ │ │ + adcseq sl, lr, r4, asr #11 │ │ │ │ ldr r3, [pc, #24] @ 267bac │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r0, [r3, #12] │ │ │ │ bx lr │ │ │ │ - adcseq sl, lr, ip, asr r5 │ │ │ │ + umlalseq sl, lr, ip, r5 │ │ │ │ cmp r0, #149 @ 0x95 │ │ │ │ bhi 267be0 │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ bhi 267bd8 │ │ │ │ cmp r0, #142 @ 0x8e │ │ │ │ beq 267bf0 │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ @@ -572462,25 +572462,25 @@ │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ b 26aed4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012a569c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - adcseq r9, lr, r4, lsr r9 │ │ │ │ + adcseq r9, lr, r4, ror r9 │ │ │ │ andgt r3, r9, r0 │ │ │ │ svccc 0x00ff8000 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ svccc 0x00fffe00 │ │ │ │ svcvc 0x00fc0000 │ │ │ │ andgt r3, r5, r0 │ │ │ │ - adcseq r9, lr, r0, asr r7 │ │ │ │ + umlalseq r9, lr, r0, r7 │ │ │ │ andgt r3, r3, r0 │ │ │ │ - @ instruction: 0x00be95d4 │ │ │ │ - adcseq r9, lr, r4, asr #8 │ │ │ │ + adcseq r9, lr, r4, lsl r6 │ │ │ │ + adcseq r9, lr, r4, lsl #9 │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0x012a4f58 │ │ │ │ mov r0, r1 │ │ │ │ b 3bb4c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -572612,15 +572612,15 @@ │ │ │ │ orr sl, sl, r2, lsl #16 │ │ │ │ lsl r3, r3, #2 │ │ │ │ mov r4, r0 │ │ │ │ b 26b2e0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq sl, r8, sp, r4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r9, lr, r0, ror r1 │ │ │ │ + @ instruction: 0x00be91b0 │ │ │ │ @ instruction: 0x012a4d68 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andgt r3, r1, r0 │ │ │ │ @ instruction: 0x012a4c90 │ │ │ │ andgt r3, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -573633,15 +573633,15 @@ │ │ │ │ andeq r8, r0, r2, asr #32 │ │ │ │ andeq r4, r1, lr, lsr r2 │ │ │ │ andseq r0, r4, r0, lsl r0 │ │ │ │ andseq r0, ip, r0, lsl r0 │ │ │ │ andeq r2, r0, r1, asr #5 │ │ │ │ andeq r2, r0, r5, ror #5 │ │ │ │ andeq r2, r2, r4, asr #5 │ │ │ │ - adcseq r8, lr, r4, lsl #15 │ │ │ │ + adcseq r8, lr, r4, asr #15 │ │ │ │ andeq r2, r0, r7, asr #5 │ │ │ │ ldrdeq r2, [r0], -r7 │ │ │ │ ldrdeq r2, [r0], -r8 │ │ │ │ andeq r2, r0, r0, ror #5 │ │ │ │ andeq r2, r1, r0, ror #5 │ │ │ │ andeq r2, r0, sp, lsl #6 │ │ │ │ andeq r2, r0, r4, lsr r3 │ │ │ │ @@ -573658,15 +573658,15 @@ │ │ │ │ andeq r2, r1, r0, asr #2 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r2, r7, r2, asr #2 │ │ │ │ andeq r2, r7, sl, asr #2 │ │ │ │ subhi r0, r2, r0 │ │ │ │ @ instruction: 0x012a346c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r7, lr, r4, asr #16 │ │ │ │ + adcseq r7, lr, r4, lsl #17 │ │ │ │ andeq r2, r4, r5, asr #7 │ │ │ │ @ instruction: 0xfff3f3f0 │ │ │ │ ldc2l 1, cr0, [ip] │ │ │ │ cmp r2, r3 │ │ │ │ bhi 26cecc │ │ │ │ ldr r0, [pc, #-72] @ 26c468 │ │ │ │ add ip, r1, #20 │ │ │ │ @@ -574479,15 +574479,15 @@ │ │ │ │ cmp r5, #0 │ │ │ │ mov r1, #0 │ │ │ │ str r2, [r4] │ │ │ │ str r1, [r3, #4] │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 2bbaa8 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ @@ -575292,15 +575292,15 @@ │ │ │ │ add r2, r0, #20992 @ 0x5200 │ │ │ │ add r2, r2, #202 @ 0xca │ │ │ │ cmp r4, #0 │ │ │ │ str r2, [sp, #28] │ │ │ │ bne 26dbb8 │ │ │ │ mov r6, r4 │ │ │ │ b 26dc94 │ │ │ │ - adcseq r6, lr, r8, ror #31 │ │ │ │ + adcseq r7, lr, r8, lsr #32 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r8, lsl #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #180] @ 26def0 │ │ │ │ @@ -575346,20 +575346,20 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str r4, [sp, #8] │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 26de74 │ │ │ │ - umlalseq r6, lr, r1, sp │ │ │ │ + @ instruction: 0x00be6dd1 │ │ │ │ @ instruction: 0x012a21b0 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r6, lr, r8, lsr sp │ │ │ │ - adceq ip, ip, r8, ror pc │ │ │ │ - adceq r4, fp, r0, asr #13 │ │ │ │ + adcseq r6, lr, r8, ror sp │ │ │ │ + @ instruction: 0x00accfb8 │ │ │ │ + adceq r4, fp, r0, lsl #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #20 │ │ │ │ mov fp, r0 │ │ │ │ mov r7, r1 │ │ │ │ @@ -575377,15 +575377,15 @@ │ │ │ │ mov r2, #88 @ 0x58 │ │ │ │ mov r1, r5 │ │ │ │ bl 3a9ac │ │ │ │ subs r8, r7, #0 │ │ │ │ beq 26df70 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrb r0, [r5, #67] @ 0x43 │ │ │ │ ldrh r2, [r5, #66] @ 0x42 │ │ │ │ ldrb r1, [r5, #66] @ 0x42 │ │ │ │ mov r3, #1 │ │ │ │ str r3, [r4] │ │ │ │ lsr r2, r2, #7 │ │ │ │ lsr r3, r0, #2 │ │ │ │ @@ -575595,17 +575595,17 @@ │ │ │ │ clzhi lr, lr │ │ │ │ rsbhi lr, lr, #32 │ │ │ │ lslhi lr, r3, lr │ │ │ │ ldrhi r3, [pc, #24] @ 26e2e4 │ │ │ │ movls r3, #512 @ 0x200 │ │ │ │ andhi r3, r3, lr, lsl #9 │ │ │ │ b 26e194 │ │ │ │ - adcseq r6, lr, ip, lsl ip │ │ │ │ + adcseq r6, lr, ip, asr ip │ │ │ │ svccc 0x00ff8000 │ │ │ │ - adcseq r6, lr, r4, lsr #22 │ │ │ │ + adcseq r6, lr, r4, ror #22 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ svccc 0x00fffe00 │ │ │ │ svcvc 0x00fc0000 │ │ │ │ bge fed18da0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -576135,15 +576135,15 @@ │ │ │ │ bl 23828c │ │ │ │ ldr sl, [r7, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r7, sl, #900 @ 0x384 │ │ │ │ mov r1, r6 │ │ │ │ str r0, [sp, #60] @ 0x3c │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 26fa34 │ │ │ │ ldr r3, [r9, #496] @ 0x1f0 │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ ldr r3, [r3, #4] │ │ │ │ ldr r2, [r2, #8] │ │ │ │ mov r1, #1 │ │ │ │ @@ -576153,15 +576153,15 @@ │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ bl 2bc224 │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ mvn r1, #0 │ │ │ │ ldr r7, [r3, #652] @ 0x28c │ │ │ │ add r8, r7, #900 @ 0x384 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 26fa0c │ │ │ │ ldr r3, [pc, #3516] @ 26f95c │ │ │ │ ldr fp, [r4, r3] │ │ │ │ ldr r2, [fp] │ │ │ │ tst r2, #1 │ │ │ │ bne 26f854 │ │ │ │ @@ -576617,15 +576617,15 @@ │ │ │ │ str r3, [r4, #44] @ 0x2c │ │ │ │ add r0, r0, #12 │ │ │ │ bl 23c284 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbc54 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 26f2e0 │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ bl 2bbaa8 │ │ │ │ ldr ip, [sp, #88] @ 0x58 │ │ │ │ ldr r0, [ip, #1976] @ 0x7b8 │ │ │ │ ldr r2, [ip, #1980] @ 0x7bc │ │ │ │ @@ -576996,19 +576996,19 @@ │ │ │ │ bl 178e5c │ │ │ │ cmp r0, #0 │ │ │ │ beq 26fb9c │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ ldr r1, [r5, #36] @ 0x24 │ │ │ │ add r0, sl, #160 @ 0xa0 │ │ │ │ - bl 35f5f0 │ │ │ │ + bl 35f63c │ │ │ │ ldr r1, [r5, #4] │ │ │ │ mov r7, r0 │ │ │ │ add r0, r8, #160 @ 0xa0 │ │ │ │ - bl 35f5f0 │ │ │ │ + bl 35f63c │ │ │ │ ldr r3, [fp] │ │ │ │ tst r3, #1 │ │ │ │ beq 26ebac │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 3b5a0 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ @@ -577060,19 +577060,19 @@ │ │ │ │ eormi r0, r1, r9, lsl #15 │ │ │ │ stmdami r1!, {r0, r8, pc} │ │ │ │ eormi r1, r1, r9, lsl #1 │ │ │ │ stmdami r1!, {r0, r9, pc} │ │ │ │ eorvc r8, ip, r5 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ andeq r0, r0, fp, lsr #3 │ │ │ │ - @ instruction: 0x00be52f8 │ │ │ │ - adceq r2, fp, r4, ror ip │ │ │ │ - adceq fp, ip, r4, asr #10 │ │ │ │ - adceq r2, fp, r0, lsr r2 │ │ │ │ - adceq r2, fp, r0, lsr #4 │ │ │ │ + adcseq r5, lr, r8, lsr r3 │ │ │ │ + @ instruction: 0x00ab2cb4 │ │ │ │ + adceq fp, ip, r4, lsl #11 │ │ │ │ + adceq r2, fp, r0, ror r2 │ │ │ │ + adceq r2, fp, r0, ror #4 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldm r4, {r1, r3} │ │ │ │ add r2, r1, #8 │ │ │ │ @@ -577097,28 +577097,28 @@ │ │ │ │ b 26eb6c │ │ │ │ cmp r0, #2 │ │ │ │ beq 26fa60 │ │ │ │ ldr r1, [sl, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ beq 26fa90 │ │ │ │ b 26fa40 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 26fa74 │ │ │ │ cmp sl, #0 │ │ │ │ bne 26fa60 │ │ │ │ b 26eb50 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ @@ -577243,15 +577243,15 @@ │ │ │ │ ldr r0, [r6, #664] @ 0x298 │ │ │ │ bl 5a57c │ │ │ │ ldr r4, [r6, #668] @ 0x29c │ │ │ │ cmp r4, #0 │ │ │ │ beq 26fca0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 26fcd4 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #668] @ 0x29c │ │ │ │ mov r0, r5 │ │ │ │ bl 2395f4 │ │ │ │ ldr r0, [r6, #656] @ 0x290 │ │ │ │ @@ -577335,15 +577335,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 239c04 │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 26fe60 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ mov r1, #1 │ │ │ │ - bl 833850 │ │ │ │ + bl 833898 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, #4096 @ 0x1000 │ │ │ │ ldr r0, [r5, #2008] @ 0x7d8 │ │ │ │ bl 2cab2c │ │ │ │ mov r2, #0 │ │ │ │ mov r1, #4096 @ 0x1000 │ │ │ │ mov r3, r0 │ │ │ │ @@ -578001,20 +578001,20 @@ │ │ │ │ adcvc r8, r8, r3 │ │ │ │ eorsvc r8, r8, r3 │ │ │ │ msreq R9_fiq, r4, lsl lr │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ eorsvc r0, r8, r7 │ │ │ │ eorvc r8, r9, r6 │ │ │ │ andeq r1, r0, r0, lsl #20 │ │ │ │ - adcseq r4, lr, r4, lsl #12 │ │ │ │ - adceq r1, fp, r8, asr #30 │ │ │ │ - adceq sl, ip, r8, asr #14 │ │ │ │ - adcseq r4, lr, r4, lsl #11 │ │ │ │ - adceq r1, fp, r8, asr #29 │ │ │ │ - adceq sl, ip, r8, asr #13 │ │ │ │ + adcseq r4, lr, r4, asr #12 │ │ │ │ + adceq r1, fp, r8, lsl #31 │ │ │ │ + adceq sl, ip, r8, lsl #15 │ │ │ │ + adcseq r4, lr, r4, asr #11 │ │ │ │ + adceq r1, fp, r8, lsl #30 │ │ │ │ + adceq sl, ip, r8, lsl #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ mov ip, r1 │ │ │ │ ldr r1, [pc, #996] @ 270c88 │ │ │ │ @@ -578268,15 +578268,15 @@ │ │ │ │ add r1, r3, #8 │ │ │ │ b 270b20 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ msreq (UNDEF: 57), r0, asr r7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ subvc r0, r6, r1 │ │ │ │ msreq CPSR_fc, r4, ror r4 │ │ │ │ - adcseq r4, lr, r0, ror r0 │ │ │ │ + ldrheq r4, [lr], r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ mov sl, r2 │ │ │ │ ldr r2, [pc, #3552] @ 271a98 │ │ │ │ ldr r3, [pc, #3552] @ 271a9c │ │ │ │ @@ -579168,21 +579168,21 @@ │ │ │ │ add ip, r2, #4 │ │ │ │ b 271354 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ msreq (UNDEF: 57), ip, lsr r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ stmiami r1!, {r0, r8, lr}^ │ │ │ │ rscmi sl, r0, r1 │ │ │ │ - adcseq r3, lr, r2, ror #28 │ │ │ │ + adcseq r3, lr, r2, lsr #29 │ │ │ │ rscmi r1, r2, r1 │ │ │ │ rscmi r1, r2, r1, lsl #24 │ │ │ │ stmiami r2!, {r2, fp, ip}^ │ │ │ │ subvc r0, r6, r4 │ │ │ │ msreq CPSR_fc, r0, ror r0 │ │ │ │ - adcseq r3, lr, lr, asr #23 │ │ │ │ + adcseq r3, lr, lr, lsl #24 │ │ │ │ stmiami r2!, {r0, fp, ip}^ │ │ │ │ svccc 0x00f00000 @ IMB │ │ │ │ rscmi pc, pc, r0, ror #31 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ andmi ip, ip, r1, lsl #14 │ │ │ │ rscmi r8, r7, r1, lsl #20 │ │ │ │ andeq pc, pc, #1020 @ 0x3fc │ │ │ │ @@ -579617,15 +579617,15 @@ │ │ │ │ lsr r1, r1, #16 │ │ │ │ b 271cd8 │ │ │ │ ldr r1, [pc, #68] @ 2721e4 │ │ │ │ ldr r0, [pc, #68] @ 2721e8 │ │ │ │ cmp r2, r1 │ │ │ │ movlt r1, r2 │ │ │ │ b 272184 │ │ │ │ - adcseq r3, lr, r4, lsr r8 │ │ │ │ + adcseq r3, lr, r4, ror r8 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ ldrbmi pc, [pc, -r0, lsl #30]! @ │ │ │ │ ldrbtmi pc, [pc], r0, lsl #28 @ │ │ │ │ cmnmi pc, #0 │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ cmnmi r0, r0 │ │ │ │ @@ -579871,15 +579871,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4] │ │ │ │ b 2724a8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0129db90 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcsvc r8, r0, r3 │ │ │ │ - adcseq r2, lr, r7, lsr pc │ │ │ │ + adcseq r2, lr, r7, ror pc │ │ │ │ @ instruction: 0x0129dab0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr lr, [r0] │ │ │ │ add r7, r3, #4 │ │ │ │ @@ -579949,15 +579949,15 @@ │ │ │ │ ldr r1, [r0, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ blx r3 │ │ │ │ ldr lr, [r5] │ │ │ │ b 2725ec │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ - @ instruction: 0x00be2dda │ │ │ │ + adcseq r2, lr, sl, lsl lr │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r5, r0 │ │ │ │ add r3, r0, #20992 @ 0x5200 │ │ │ │ @@ -580189,15 +580189,15 @@ │ │ │ │ b 2728bc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r9, r4, r7, sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ - adcseq r2, lr, r9, lsl fp │ │ │ │ + adcseq r2, lr, r9, asr fp │ │ │ │ blt ff672aa8 │ │ │ │ smlawteq r9, r8, r5, sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ @@ -580844,15 +580844,15 @@ │ │ │ │ lsl r2, r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r4 │ │ │ │ bl 272448 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r9 │ │ │ │ beq 2735b4 │ │ │ │ ldr r3, [fp, #-392] @ 0xfffffe78 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2732a4 │ │ │ │ ldrb r3, [r4, #92] @ 0x5c │ │ │ │ @@ -580907,15 +580907,15 @@ │ │ │ │ ldr r5, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2734e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2734e8 │ │ │ │ mov r1, r5 │ │ │ │ b 2735b4 │ │ │ │ str sl, [sp] │ │ │ │ ldr r2, [fp, #-388] @ 0xfffffe7c │ │ │ │ mov r1, r4 │ │ │ │ @@ -581307,16 +581307,16 @@ │ │ │ │ b 273a20 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0129c770 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0129c728 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ - adcseq r1, lr, r8, lsr #22 │ │ │ │ - umlalseq r1, lr, r8, r9 │ │ │ │ + adcseq r1, lr, r8, ror #22 │ │ │ │ + @ instruction: 0x00be19d8 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr ip, [pc, #656] @ 273ec8 │ │ │ │ mov r6, r3 │ │ │ │ @@ -581447,15 +581447,15 @@ │ │ │ │ str r8, [sp] │ │ │ │ bl 272448 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ cmp r4, #0 │ │ │ │ beq 273ce0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 273ce0 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -582739,15 +582739,15 @@ │ │ │ │ @ instruction: 0x0129b604 │ │ │ │ stmiami r1!, {r0, r8, ip, sp, pc}^ │ │ │ │ rscmi fp, r1, r1 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ stmiami r1!, {r0, r8, r9, sl, lr}^ │ │ │ │ rscmi sl, r1, r1, lsl #16 │ │ │ │ stmiami r1!, {r0, lr, pc}^ │ │ │ │ - adcseq r0, lr, r8, ror #16 │ │ │ │ + adcseq r0, lr, r8, lsr #17 │ │ │ │ sbcvc r8, r2, r3 │ │ │ │ rscmi r4, r1, r1, lsl #12 │ │ │ │ rscmi ip, r5, r1, lsl #20 │ │ │ │ stmiami r7!, {r0}^ │ │ │ │ stmiami r1!, {r3, sp, pc}^ │ │ │ │ cmnmi pc, #0 │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ @@ -584575,44 +584575,44 @@ │ │ │ │ add r2, r3, r0, lsl #2 │ │ │ │ ldrb r2, [r2, #16] │ │ │ │ lsl r0, r0, #2 │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r0, [r3, r0] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - adcseq lr, sp, r8, ror #26 │ │ │ │ + adcseq lr, sp, r8, lsr #27 │ │ │ │ ldr r3, [pc, #28] @ 276f4c │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #4] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - adcseq lr, sp, ip, lsr sp │ │ │ │ + adcseq lr, sp, ip, ror sp │ │ │ │ ldr r3, [pc, #28] @ 276f74 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #8] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - adcseq lr, sp, r4, lsl sp │ │ │ │ + adcseq lr, sp, r4, asr sp │ │ │ │ ldr r3, [pc, #24] @ 276f98 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r0, [r3, #12] │ │ │ │ bx lr │ │ │ │ - adcseq lr, sp, ip, ror #25 │ │ │ │ + adcseq lr, sp, ip, lsr #26 │ │ │ │ cmp r0, #149 @ 0x95 │ │ │ │ bhi 276fcc │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ bhi 276fc4 │ │ │ │ cmp r0, #142 @ 0x8e │ │ │ │ beq 276fdc │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ @@ -584801,15 +584801,15 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ add r2, r3, #12 │ │ │ │ b 2771e8 │ │ │ │ - adcseq r0, lr, r8, lsl #27 │ │ │ │ + adcseq r0, lr, r8, asr #27 │ │ │ │ rscmi r0, r7, r2, lsl #8 │ │ │ │ stmiami r1!, {r1, r9, lr}^ │ │ │ │ stmiami r0!, {r1, r9, sp, pc}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -588558,24 +588558,24 @@ │ │ │ │ blx r3 │ │ │ │ ldr r3, [sl] │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ b 27a8c8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01295968 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq sp, sp, r8, lsl #15 │ │ │ │ + adcseq sp, sp, r8, asr #15 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ adcsvc r8, r0, pc │ │ │ │ - adcseq sp, sp, r4, lsl #13 │ │ │ │ + adcseq sp, sp, r4, asr #13 │ │ │ │ svcne 0x00ffff80 │ │ │ │ svccc 0x00ff8000 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ svccc 0x00fe0000 │ │ │ │ adcsvc r8, r0, r5 │ │ │ │ - adcseq sp, sp, r4, lsl #10 │ │ │ │ + adcseq sp, sp, r4, asr #10 │ │ │ │ @ instruction: 0x0129551c │ │ │ │ mov r0, r1 │ │ │ │ b 3bb4c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -588713,15 +588713,15 @@ │ │ │ │ add r3, r6, #4 │ │ │ │ orr sl, sl, #11534336 @ 0xb00000 │ │ │ │ lsl r3, r3, #2 │ │ │ │ b 27ae58 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01295210 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq sp, sp, r8, ror r1 │ │ │ │ + @ instruction: 0x00bdd1b8 │ │ │ │ strdeq r5, [r9, -r0]! │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ adcsvc r8, r0, r3 │ │ │ │ @ instruction: 0x01295114 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -589868,15 +589868,15 @@ │ │ │ │ stmiami r7!, {r1, r8, r9, lr, pc}^ │ │ │ │ stmiami r7!, {r1, r8, r9, sl, ip, lr, pc}^ │ │ │ │ rscmi ip, r7, r2, lsl #16 │ │ │ │ rscmi ip, r7, r2, lsl #26 │ │ │ │ stmiami r7!, {r1, r9, ip, lr, pc}^ │ │ │ │ rscmi sp, r7, r2, lsl #24 │ │ │ │ rscmi r9, r5, r1 │ │ │ │ - adcseq ip, sp, r0, lsr r3 │ │ │ │ + adcseq ip, sp, r0, ror r3 │ │ │ │ rscmi r9, r2, r4, lsl #8 │ │ │ │ muleq r0, r3, r5 │ │ │ │ andeq lr, r0, r3, lsr #11 │ │ │ │ svccc 0x00ff1a5d │ │ │ │ @ instruction: 0x00000eb1 │ │ │ │ andeq lr, r0, fp, lsr #11 │ │ │ │ andeq lr, r0, ip, lsr #11 │ │ │ │ @@ -589903,16 +589903,16 @@ │ │ │ │ strdeq pc, [r0], -ip │ │ │ │ rscmi r0, r4, r5, lsl #3 │ │ │ │ strdeq r3, [r9, -r4]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq lr, r0, r3, asr #11 │ │ │ │ stmiami r2!, {r3, r9, pc}^ │ │ │ │ rscmi r8, r2, r8, lsl #20 │ │ │ │ - adcseq fp, sp, ip, asr #4 │ │ │ │ - adcseq fp, sp, r8, lsl #4 │ │ │ │ + adcseq fp, sp, ip, lsl #5 │ │ │ │ + adcseq fp, sp, r8, asr #4 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ rsbseq ip, pc, r0 │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r8, r0, r1 │ │ │ │ andeq lr, r0, r1, lsr #5 │ │ │ │ andeq lr, r0, r4, lsr #5 │ │ │ │ @@ -591456,18 +591456,18 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01292758 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ msreq CPSR_s, ip, lsl r0 │ │ │ │ @ instruction: 0x012925e4 │ │ │ │ - adceq sp, fp, r0, lsl #7 │ │ │ │ - adceq r4, sl, r0, asr fp │ │ │ │ - adceq sp, fp, r0, lsr r4 │ │ │ │ - adceq r4, sl, r8, lsr #22 │ │ │ │ + adceq sp, fp, r0, asr #7 │ │ │ │ + umlaleq r4, sl, r0, fp │ │ │ │ + adceq sp, fp, r0, ror r4 │ │ │ │ + adceq r4, sl, r8, ror #22 │ │ │ │ push {r4, lr} │ │ │ │ ldrb ip, [r1, #25] │ │ │ │ ldrb r0, [r1, #24] │ │ │ │ ldrb r3, [r1, #26] │ │ │ │ orr r0, r0, ip, lsl #8 │ │ │ │ ldrb lr, [r1, #29] │ │ │ │ orr r0, r0, r3, lsl #16 │ │ │ │ @@ -592803,15 +592803,15 @@ │ │ │ │ ldrh r0, [r4, #70] @ 0x46 │ │ │ │ ldrh r3, [r4, #68] @ 0x44 │ │ │ │ str r3, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ movcc r2, #1 │ │ │ │ add r0, r4, #160 @ 0xa0 │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ - bl 35d168 │ │ │ │ + bl 35d1b4 │ │ │ │ ldr r0, [r4, #456] @ 0x1c8 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mov r0, r1 │ │ │ │ str r1, [sp, #28] │ │ │ │ bl 178e5c │ │ │ │ ldr r1, [sp, #28] │ │ │ │ @@ -592826,15 +592826,15 @@ │ │ │ │ cmp r1, #143 @ 0x8f │ │ │ │ bhi 27ef68 │ │ │ │ ldr r5, [r4, #96] @ 0x60 │ │ │ │ ldrb r3, [r4, #78] @ 0x4e │ │ │ │ ldrh r2, [r4, #68] @ 0x44 │ │ │ │ ldr r1, [r4, #64] @ 0x40 │ │ │ │ add r0, r4, #512 @ 0x200 │ │ │ │ - bl 35f854 │ │ │ │ + bl 35f8a0 │ │ │ │ ldr r1, [r4, #536] @ 0x218 │ │ │ │ ldr r0, [r5, #2008] @ 0x7d8 │ │ │ │ mov r2, #4 │ │ │ │ bl 2cab2c │ │ │ │ ldrh r1, [r4, #74] @ 0x4a │ │ │ │ str r0, [r4, #544] @ 0x220 │ │ │ │ b 27ef68 │ │ │ │ @@ -592890,20 +592890,20 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str r4, [sp, #8] │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 27f094 │ │ │ │ - @ instruction: 0x00bd96f4 │ │ │ │ + adcseq r9, sp, r4, lsr r7 │ │ │ │ @ instruction: 0x01290f90 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r9, sp, r4, lsr #13 │ │ │ │ - adceq fp, fp, r8, asr sp │ │ │ │ - adceq r3, sl, r0, lsr #9 │ │ │ │ + adcseq r9, sp, r4, ror #13 │ │ │ │ + umlaleq fp, fp, r8, sp @ │ │ │ │ + adceq r3, sl, r0, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r9, r0 │ │ │ │ mov r6, r1 │ │ │ │ @@ -592921,15 +592921,15 @@ │ │ │ │ mov r2, #88 @ 0x58 │ │ │ │ mov r1, r8 │ │ │ │ bl 3a9ac │ │ │ │ subs r7, r6, #0 │ │ │ │ beq 27f190 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r3, #1 │ │ │ │ str r3, [r4] │ │ │ │ mov r0, r5 │ │ │ │ str r9, [r4, #72] @ 0x48 │ │ │ │ str r6, [r4, #68] @ 0x44 │ │ │ │ bl 276f28 │ │ │ │ ldr r3, [pc, #856] @ 27f508 │ │ │ │ @@ -593144,20 +593144,20 @@ │ │ │ │ ldrhi r3, [pc, #52] @ 27f528 │ │ │ │ movls r3, #128 @ 0x80 │ │ │ │ andhi r3, r3, r9, lsl #7 │ │ │ │ b 27f3c0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #100] @ 0x64 │ │ │ │ b 27f1f4 │ │ │ │ - adcseq r9, sp, r7, lsr #11 │ │ │ │ + adcseq r9, sp, r7, ror #11 │ │ │ │ bge fed29fc0 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ svccc 0x00fe0000 │ │ │ │ - adcseq r9, sp, r4, lsr #9 │ │ │ │ - adcseq r9, sp, r0, lsl #9 │ │ │ │ + adcseq r9, sp, r4, ror #9 │ │ │ │ + adcseq r9, sp, r0, asr #9 │ │ │ │ svccc 0x00ff8000 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ svcne 0x00ffff80 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -593482,15 +593482,15 @@ │ │ │ │ str r3, [r4, #48] @ 0x30 │ │ │ │ orr r6, r6, r0, lsl #29 │ │ │ │ orr r7, r7, r6 │ │ │ │ orr r7, r7, #2 │ │ │ │ ldrb r6, [r5, #8] │ │ │ │ str r7, [r4, #40] @ 0x28 │ │ │ │ b 27f8cc │ │ │ │ - adcseq r8, sp, sl, lsr pc │ │ │ │ + adcseq r8, sp, sl, ror pc │ │ │ │ cmnmi pc, #0 │ │ │ │ push {r4, lr} │ │ │ │ ldrb r3, [r0, #76] @ 0x4c │ │ │ │ cmp r3, #3 │ │ │ │ ldrhne lr, [r0, #72] @ 0x48 │ │ │ │ bne 27fa7c │ │ │ │ ldrh lr, [r0, #70] @ 0x46 │ │ │ │ @@ -593616,15 +593616,15 @@ │ │ │ │ ldr r0, [pc, #48] @ 27fc84 │ │ │ │ sub r3, r4, #142 @ 0x8e │ │ │ │ lsr r0, r0, r3 │ │ │ │ ands r0, r0, #1 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ subs r0, r0, #255 @ 0xff │ │ │ │ movne r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ cmp r4, #189 @ 0xbd │ │ │ │ bne 27fc60 │ │ │ │ b 27fc2c │ │ │ │ andeq r0, r0, sp, asr r1 │ │ │ │ @@ -593888,15 +593888,15 @@ │ │ │ │ mov r8, r1 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r1, #0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r8 │ │ │ │ mov r6, r2 │ │ │ │ mov sl, r3 │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ ldr r4, [sp, #52] @ 0x34 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r8 │ │ │ │ bl 178e5c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2802b4 │ │ │ │ ldr r2, [r0, #56] @ 0x38 │ │ │ │ @@ -594122,26 +594122,26 @@ │ │ │ │ tst r3, r2 │ │ │ │ moveq r3, #4 │ │ │ │ movne r3, #6 │ │ │ │ b 280258 │ │ │ │ mov r9, r0 │ │ │ │ mov r3, #3 │ │ │ │ b 280258 │ │ │ │ - adcseq r8, sp, r8, lsr #13 │ │ │ │ - adcseq r8, sp, ip, lsr #13 │ │ │ │ + adcseq r8, sp, r8, ror #13 │ │ │ │ + adcseq r8, sp, ip, ror #13 │ │ │ │ andeq ip, r1, ip, lsl r5 │ │ │ │ addmi r0, ip, r1 │ │ │ │ stmmi r4, {r0} │ │ │ │ ldmmi r2!, {r0, r9, ip, lr, pc} │ │ │ │ adcmi fp, r9, r1, lsl #30 │ │ │ │ stmmi ip, {r0, r8} │ │ │ │ andeq r8, r1, r8 │ │ │ │ andeq r4, r0, r1, lsl #16 │ │ │ │ - adcseq r8, sp, r3, asr #10 │ │ │ │ - adcseq r8, sp, r3, lsr #9 │ │ │ │ + adcseq r8, sp, r3, lsl #11 │ │ │ │ + adcseq r8, sp, r3, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [r0] │ │ │ │ lsr r6, r3, #6 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ @@ -594188,30 +594188,30 @@ │ │ │ │ and r6, r6, #3 │ │ │ │ mov r5, r1 │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r2 │ │ │ │ mov fp, r2 │ │ │ │ mov sl, r3 │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ tst r4, #48 @ 0x30 │ │ │ │ mov r8, r0 │ │ │ │ beq 280584 │ │ │ │ lsr r4, r4, #2 │ │ │ │ ands r4, r4, #1 │ │ │ │ bne 280584 │ │ │ │ ldr r3, [r5, #428] @ 0x1ac │ │ │ │ lsr r3, r3, sl │ │ │ │ cmp r3, #15 │ │ │ │ bls 280588 │ │ │ │ lsl r4, r6, #8 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, fp │ │ │ │ - bl 35d6fc │ │ │ │ + bl 35d748 │ │ │ │ ldr r2, [r5, #96] @ 0x60 │ │ │ │ ldrb r2, [r2, #936] @ 0x3a8 │ │ │ │ cmp r2, #2 │ │ │ │ mov r3, r0 │ │ │ │ beq 2806e8 │ │ │ │ ldrb r0, [r5, #468] @ 0x1d4 │ │ │ │ ldr r1, [r5, #400] @ 0x190 │ │ │ │ @@ -594741,15 +594741,15 @@ │ │ │ │ bcc 281168 │ │ │ │ add r3, r6, #4 │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [pc, #944] @ 2811a4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ str r3, [r6] │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ cmp r0, #76 @ 0x4c │ │ │ │ bhi 2810c8 │ │ │ │ cmp r0, #47 @ 0x2f │ │ │ │ bls 281014 │ │ │ │ sub r0, r0, #48 @ 0x30 │ │ │ │ mov r3, #1 │ │ │ │ lsl r3, r3, r0 │ │ │ │ @@ -594982,15 +594982,15 @@ │ │ │ │ stmmi ip, {r2, sl, fp, sp} │ │ │ │ ldclne 4, cr0, [r8], {24} │ │ │ │ eoreq r0, r4, r0, lsl #1 │ │ │ │ svccc 0x007f0000 │ │ │ │ blmi 22811b8 │ │ │ │ andeq ip, r1, ip, lsl r5 │ │ │ │ cmneq r6, #96 @ 0x60 │ │ │ │ - @ instruction: 0x00bd77ba │ │ │ │ + @ instruction: 0x00bd77fa │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #436] @ 281398 │ │ │ │ @@ -595263,15 +595263,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ mov r2, sl │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ str fp, [sp, #112] @ 0x70 │ │ │ │ add sp, sp, #76 @ 0x4c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 83cc24 │ │ │ │ + b 83cc6c │ │ │ │ ldrb r3, [r6, #78] @ 0x4e │ │ │ │ cmp r3, #1 │ │ │ │ bhi 2815e4 │ │ │ │ mov r0, r9 │ │ │ │ bl 178e5c │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 281650 │ │ │ │ @@ -595293,27 +595293,27 @@ │ │ │ │ ldr r3, [r5, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add fp, r3, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r4, r0 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ bne 281950 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bc224 │ │ │ │ ldr fp, [r5, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r3, fp, #900 @ 0x384 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 281938 │ │ │ │ ldrb r3, [r4, #64] @ 0x40 │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ orr r3, r3, #2 │ │ │ │ strb r3, [r4, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #1312] @ 0x520 │ │ │ │ @@ -595372,15 +595372,15 @@ │ │ │ │ mov r2, #147 @ 0x93 │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ bl 2c1f38 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbc54 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2817ec │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbaa8 │ │ │ │ ldr r2, [r5, #1980] @ 0x7bc │ │ │ │ ldr r3, [r5, #1984] @ 0x7c0 │ │ │ │ orr r2, r2, #1048576 @ 0x100000 │ │ │ │ @@ -595476,27 +595476,27 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, fp │ │ │ │ bl 179918 │ │ │ │ ldr r1, [fp] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ str r1, [sp, #12] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, r3 │ │ │ │ mov r1, r0 │ │ │ │ bne 28196c │ │ │ │ cmp r3, #0 │ │ │ │ bne 281958 │ │ │ │ b 2816ac │ │ │ │ ldr r1, [r3, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ str r1, [sp, #12] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, r3 │ │ │ │ mov r1, r0 │ │ │ │ beq 28198c │ │ │ │ b 28199c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0128ea64 │ │ │ │ @@ -595542,15 +595542,15 @@ │ │ │ │ mov r2, r9 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r7 │ │ │ │ str r6, [sp, #92] @ 0x5c │ │ │ │ str r5, [sp, #88] @ 0x58 │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 83d620 │ │ │ │ + b 83d668 │ │ │ │ mov r2, #16 │ │ │ │ mov r1, r5 │ │ │ │ add r0, sp, #28 │ │ │ │ bl 3a9ac │ │ │ │ mov r4, #107 @ 0x6b │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r9 │ │ │ │ @@ -595565,27 +595565,27 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r6, r3, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r5, [r0, #264] @ 0x108 │ │ │ │ mov fp, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ bne 281dd4 │ │ │ │ mov r1, sl │ │ │ │ mov r0, fp │ │ │ │ bl 2bc224 │ │ │ │ ldr r6, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r3, r6, #900 @ 0x384 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 281e64 │ │ │ │ ldrb r3, [fp, #64] @ 0x40 │ │ │ │ ldr r0, [fp, #40] @ 0x28 │ │ │ │ orr r3, r3, #2 │ │ │ │ strb r3, [fp, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #1312] @ 0x520 │ │ │ │ @@ -595635,15 +595635,15 @@ │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ cmp r8, r6 │ │ │ │ and r3, r0, #63 @ 0x3f │ │ │ │ str r3, [sp, #12] │ │ │ │ beq 281c98 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r6 │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str fp, [sp, #20] │ │ │ │ sub r3, r3, #1 │ │ │ │ mov fp, r3 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ sub r0, r8, r6 │ │ │ │ @@ -595684,15 +595684,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [fp, #40] @ 0x28 │ │ │ │ bl 2c1f38 │ │ │ │ mov r0, fp │ │ │ │ bl 2bbc54 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 281ccc │ │ │ │ mov r0, fp │ │ │ │ bl 2bbaa8 │ │ │ │ ldr r2, [r7, #1980] @ 0x7bc │ │ │ │ ldr r3, [r7, #1984] @ 0x7c0 │ │ │ │ orr r2, r2, #1048576 @ 0x100000 │ │ │ │ @@ -595764,15 +595764,15 @@ │ │ │ │ ldr r1, [r3, #900] @ 0x384 │ │ │ │ str r8, [sp, #12] │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 281dec │ │ │ │ mov r3, r4 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r7 │ │ │ │ mov r7, r8 │ │ │ │ @@ -595783,15 +595783,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 281e38 │ │ │ │ cmp r4, #0 │ │ │ │ bne 281e24 │ │ │ │ ldr r4, [sp, #12] │ │ │ │ b 281aec │ │ │ │ @@ -595800,30 +595800,30 @@ │ │ │ │ mov r1, #1 │ │ │ │ str r2, [r6, #900] @ 0x384 │ │ │ │ bl 1798d8 │ │ │ │ b 281b18 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0128e604 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r6, sp, r4, lsl #29 │ │ │ │ + adcseq r6, sp, r4, asr #29 │ │ │ │ @ instruction: 0x0128e5b4 │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ @ instruction: 0x0128e304 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r8, r1 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r8 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ ldr r4, [sp, #52] @ 0x34 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r8 │ │ │ │ bl 178e5c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2820b0 │ │ │ │ ldr r2, [r0, #56] @ 0x38 │ │ │ │ @@ -596033,25 +596033,25 @@ │ │ │ │ tst r3, r2 │ │ │ │ moveq r3, #4 │ │ │ │ movne r3, #6 │ │ │ │ b 282054 │ │ │ │ mov r9, r0 │ │ │ │ mov r3, #3 │ │ │ │ b 282054 │ │ │ │ - umlalseq r6, sp, ip, r9 │ │ │ │ - adcseq r6, sp, r0, lsr #19 │ │ │ │ + @ instruction: 0x00bd69dc │ │ │ │ + adcseq r6, sp, r0, ror #19 │ │ │ │ andeq ip, r1, ip, lsl r5 │ │ │ │ addmi r0, ip, r1 │ │ │ │ stmmi r4, {r0} │ │ │ │ stmiami ip!, {r0, lr, pc} │ │ │ │ stmmi ip, {r0, r8} │ │ │ │ andeq r8, r1, r8 │ │ │ │ andeq r4, r0, r1, lsl #16 │ │ │ │ - adcseq r6, sp, r7, asr r8 │ │ │ │ - @ instruction: 0x00bd67d7 │ │ │ │ + umlalseq r6, sp, r7, r8 │ │ │ │ + adcseq r6, sp, r7, lsl r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #436] @ 282428 │ │ │ │ ldr r3, [pc, #436] @ 28242c │ │ │ │ @@ -596471,15 +596471,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ mov r2, sl │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ str fp, [sp, #112] @ 0x70 │ │ │ │ add sp, sp, #76 @ 0x4c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 83cc24 │ │ │ │ + b 83cc6c │ │ │ │ ldrb r3, [r6, #78] @ 0x4e │ │ │ │ cmp r3, #1 │ │ │ │ bhi 2828c4 │ │ │ │ mov r0, r9 │ │ │ │ bl 178e5c │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 282930 │ │ │ │ @@ -596501,27 +596501,27 @@ │ │ │ │ ldr r3, [r5, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add fp, r3, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r4, r0 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ bne 282c30 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bc224 │ │ │ │ ldr fp, [r5, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r3, fp, #900 @ 0x384 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 282c18 │ │ │ │ ldrb r3, [r4, #64] @ 0x40 │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ orr r3, r3, #2 │ │ │ │ strb r3, [r4, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #1312] @ 0x520 │ │ │ │ @@ -596580,15 +596580,15 @@ │ │ │ │ mov r2, #147 @ 0x93 │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ bl 2c22b8 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbc54 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 282acc │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbaa8 │ │ │ │ ldr r2, [r5, #1980] @ 0x7bc │ │ │ │ ldr r3, [r5, #1984] @ 0x7c0 │ │ │ │ orr r2, r2, #1048576 @ 0x100000 │ │ │ │ @@ -596684,27 +596684,27 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, fp │ │ │ │ bl 179918 │ │ │ │ ldr r1, [fp] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ str r1, [sp, #12] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, r3 │ │ │ │ mov r1, r0 │ │ │ │ bne 282c4c │ │ │ │ cmp r3, #0 │ │ │ │ bne 282c38 │ │ │ │ b 28298c │ │ │ │ ldr r1, [r3, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ str r1, [sp, #12] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, r3 │ │ │ │ mov r1, r0 │ │ │ │ beq 282c6c │ │ │ │ b 282c7c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r8, r4, r7, sp │ │ │ │ @@ -596750,15 +596750,15 @@ │ │ │ │ mov r2, r9 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r7 │ │ │ │ str r6, [sp, #92] @ 0x5c │ │ │ │ str r5, [sp, #88] @ 0x58 │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 83d620 │ │ │ │ + b 83d668 │ │ │ │ mov r2, #16 │ │ │ │ mov r1, r5 │ │ │ │ add r0, sp, #28 │ │ │ │ bl 3a9ac │ │ │ │ mov r4, #107 @ 0x6b │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r9 │ │ │ │ @@ -596773,27 +596773,27 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r6, r3, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r5, [r0, #264] @ 0x108 │ │ │ │ mov fp, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ bne 2830b4 │ │ │ │ mov r1, sl │ │ │ │ mov r0, fp │ │ │ │ bl 2bc224 │ │ │ │ ldr r6, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r3, r6, #900 @ 0x384 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 283144 │ │ │ │ ldrb r3, [fp, #64] @ 0x40 │ │ │ │ ldr r0, [fp, #40] @ 0x28 │ │ │ │ orr r3, r3, #2 │ │ │ │ strb r3, [fp, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #1312] @ 0x520 │ │ │ │ @@ -596843,15 +596843,15 @@ │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ cmp r8, r6 │ │ │ │ and r3, r0, #63 @ 0x3f │ │ │ │ str r3, [sp, #12] │ │ │ │ beq 282f78 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r6 │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str fp, [sp, #20] │ │ │ │ sub r3, r3, #1 │ │ │ │ mov fp, r3 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ sub r0, r8, r6 │ │ │ │ @@ -596892,15 +596892,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [fp, #40] @ 0x28 │ │ │ │ bl 2c22b8 │ │ │ │ mov r0, fp │ │ │ │ bl 2bbc54 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 282fac │ │ │ │ mov r0, fp │ │ │ │ bl 2bbaa8 │ │ │ │ ldr r2, [r7, #1980] @ 0x7bc │ │ │ │ ldr r3, [r7, #1984] @ 0x7c0 │ │ │ │ orr r2, r2, #1048576 @ 0x100000 │ │ │ │ @@ -596972,15 +596972,15 @@ │ │ │ │ ldr r1, [r3, #900] @ 0x384 │ │ │ │ str r8, [sp, #12] │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 2830cc │ │ │ │ mov r3, r4 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r7 │ │ │ │ mov r7, r8 │ │ │ │ @@ -596991,15 +596991,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 283118 │ │ │ │ cmp r4, #0 │ │ │ │ bne 283104 │ │ │ │ ldr r4, [sp, #12] │ │ │ │ b 282dcc │ │ │ │ @@ -597008,15 +597008,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ str r2, [r6, #900] @ 0x384 │ │ │ │ bl 1798d8 │ │ │ │ b 282df8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0128d324 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r5, sp, sl, lsr #25 │ │ │ │ + adcseq r5, sp, sl, ror #25 │ │ │ │ ldrdeq sp, [r8, -r4]! │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ @ instruction: 0x0128d024 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ @@ -597352,15 +597352,15 @@ │ │ │ │ mov r9, r1 │ │ │ │ str r2, [sp, #4] │ │ │ │ mov sl, r0 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r3 │ │ │ │ mov r1, fp │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 35d59c │ │ │ │ + bl 35d5e8 │ │ │ │ tst r8, #48 @ 0x30 │ │ │ │ ldr r4, [r9, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ beq 283700 │ │ │ │ tst r8, #4 │ │ │ │ bne 283700 │ │ │ │ @@ -597371,15 +597371,15 @@ │ │ │ │ movcc r8, #0 │ │ │ │ b 283704 │ │ │ │ mov r8, fp │ │ │ │ mov r1, fp │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 35d628 │ │ │ │ + bl 35d674 │ │ │ │ ldr r1, [r5, #400] @ 0x190 │ │ │ │ ldr r2, [r5, #96] @ 0x60 │ │ │ │ lsr r1, r1, r4 │ │ │ │ ldrb r2, [r2, #936] @ 0x3a8 │ │ │ │ cmp r1, #1 │ │ │ │ movcc r1, #1 │ │ │ │ cmp r2, #2 │ │ │ │ @@ -597603,15 +597603,15 @@ │ │ │ │ ldr r1, [sl, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ mov r0, sl │ │ │ │ blx r3 │ │ │ │ ldr r1, [sl] │ │ │ │ ldr ip, [r5, #148] @ 0x94 │ │ │ │ b 283914 │ │ │ │ - adcseq r5, sp, r6, ror #3 │ │ │ │ + adcseq r5, sp, r6, lsr #4 │ │ │ │ ldmmi r2!, {r0, r2, r7, lr, pc} │ │ │ │ ldmmi r2!, {r0, r1, r7, r9, fp, lr, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr r3, [pc, #1772] @ 2841c4 │ │ │ │ @@ -597634,15 +597634,15 @@ │ │ │ │ bl 23828c │ │ │ │ ldr sl, [r7, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r5, sl, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 283f74 │ │ │ │ ldr r3, [r8, #496] @ 0x1f0 │ │ │ │ ldr r2, [r6, #8] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ mov r1, #1 │ │ │ │ ands r3, r3, r1, lsl r2 │ │ │ │ @@ -597650,15 +597650,15 @@ │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bc224 │ │ │ │ ldr r5, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r8, r5, #900 @ 0x384 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 283fc8 │ │ │ │ ldrb r3, [r6, #64] @ 0x40 │ │ │ │ ldr r0, [r6, #40] @ 0x28 │ │ │ │ orr r3, r3, #2 │ │ │ │ strb r3, [r6, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #1312] @ 0x520 │ │ │ │ @@ -597843,15 +597843,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [r6, #40] @ 0x28 │ │ │ │ bl 2c1f38 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bbc54 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 283e88 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bbaa8 │ │ │ │ ldr r1, [r7, #1976] @ 0x7b8 │ │ │ │ ldr r2, [r7, #1980] @ 0x7bc │ │ │ │ ldr r3, [r7, #1984] @ 0x7c0 │ │ │ │ @@ -597917,15 +597917,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 283f90 │ │ │ │ cmp sl, #0 │ │ │ │ bne 283f7c │ │ │ │ b 283b3c │ │ │ │ mov r1, r8 │ │ │ │ @@ -597959,19 +597959,19 @@ │ │ │ │ bl 178e5c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2841b4 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ add r0, r8, #160 @ 0xa0 │ │ │ │ - bl 35f5f0 │ │ │ │ + bl 35f63c │ │ │ │ ldr r1, [r4, #4] │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ add r0, sl, #160 @ 0xa0 │ │ │ │ - bl 35f5f0 │ │ │ │ + bl 35f63c │ │ │ │ ldr r3, [r5] │ │ │ │ tst r3, #1 │ │ │ │ beq 283c10 │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 3b5a0 │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ @@ -598033,15 +598033,15 @@ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ add r1, r2, #20 │ │ │ │ b 283d38 │ │ │ │ ldr r1, [sl, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ beq 283fac │ │ │ │ b 284160 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -598057,27 +598057,27 @@ │ │ │ │ b 284024 │ │ │ │ ldr r3, [pc, #64] @ 2841fc │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ b 28403c │ │ │ │ @ instruction: 0x0128c518 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r4, sp, r0, ror #26 │ │ │ │ + adcseq r4, sp, r0, lsr #27 │ │ │ │ addmi r0, r4, r4, lsl #2 │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ svccc 0x00ff0000 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ stmmi r4, {r1, r9, fp} │ │ │ │ andeq r0, r0, r0, asr #24 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ - adceq r6, fp, r8, lsl lr │ │ │ │ - adceq lr, r9, r8, ror #9 │ │ │ │ - @ instruction: 0x00ab6db8 │ │ │ │ - adceq sp, r9, r8, lsr #24 │ │ │ │ - adceq sp, r9, r8, lsl ip │ │ │ │ + adceq r6, fp, r8, asr lr │ │ │ │ + adceq lr, r9, r8, lsr #10 │ │ │ │ + strdeq r6, [fp], r8 @ │ │ │ │ + adceq sp, r9, r8, ror #24 │ │ │ │ + adceq sp, r9, r8, asr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r5, [r1, #32] │ │ │ │ mov r7, r3 │ │ │ │ ldrb r8, [r5, #424] @ 0x1a8 │ │ │ │ @@ -598088,15 +598088,15 @@ │ │ │ │ mov r9, r1 │ │ │ │ str r2, [sp, #4] │ │ │ │ mov sl, r0 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r3 │ │ │ │ mov r1, fp │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 35d59c │ │ │ │ + bl 35d5e8 │ │ │ │ tst r8, #48 @ 0x30 │ │ │ │ ldr r4, [r9, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ beq 284280 │ │ │ │ tst r8, #4 │ │ │ │ bne 284280 │ │ │ │ @@ -598107,15 +598107,15 @@ │ │ │ │ movcc r8, #0 │ │ │ │ b 284284 │ │ │ │ mov r8, fp │ │ │ │ mov r1, fp │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 35d628 │ │ │ │ + bl 35d674 │ │ │ │ ldr r1, [r5, #400] @ 0x190 │ │ │ │ ldr r2, [r5, #96] @ 0x60 │ │ │ │ lsr r1, r1, r4 │ │ │ │ ldrb r2, [r2, #936] @ 0x3a8 │ │ │ │ cmp r1, #1 │ │ │ │ movcc r1, #1 │ │ │ │ cmp r2, #2 │ │ │ │ @@ -598341,15 +598341,15 @@ │ │ │ │ ldr r1, [sl, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ mov r0, sl │ │ │ │ blx r3 │ │ │ │ ldr r1, [sl] │ │ │ │ ldr ip, [r5, #148] @ 0x94 │ │ │ │ b 284494 │ │ │ │ - adcseq r4, sp, pc, ror #12 │ │ │ │ + adcseq r4, sp, pc, lsr #13 │ │ │ │ ldmmi r4!, {r0, r2, r7, lr, pc} │ │ │ │ ldmmi r4!, {r0, r1, r7, r9, fp, lr, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr r3, [pc, #1772] @ 284d4c │ │ │ │ @@ -598372,15 +598372,15 @@ │ │ │ │ bl 23828c │ │ │ │ ldr sl, [r7, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r5, sl, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 284afc │ │ │ │ ldr r3, [r8, #496] @ 0x1f0 │ │ │ │ ldr r2, [r6, #8] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ mov r1, #1 │ │ │ │ ands r3, r3, r1, lsl r2 │ │ │ │ @@ -598388,15 +598388,15 @@ │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bc224 │ │ │ │ ldr r5, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r8, r5, #900 @ 0x384 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 284b50 │ │ │ │ ldrb r3, [r6, #64] @ 0x40 │ │ │ │ ldr r0, [r6, #40] @ 0x28 │ │ │ │ orr r3, r3, #2 │ │ │ │ strb r3, [r6, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #1312] @ 0x520 │ │ │ │ @@ -598581,15 +598581,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [r6, #40] @ 0x28 │ │ │ │ bl 2c22b8 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bbc54 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 284a10 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bbaa8 │ │ │ │ ldr r1, [r7, #1976] @ 0x7b8 │ │ │ │ ldr r2, [r7, #1980] @ 0x7bc │ │ │ │ ldr r3, [r7, #1984] @ 0x7c0 │ │ │ │ @@ -598655,15 +598655,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 284b18 │ │ │ │ cmp sl, #0 │ │ │ │ bne 284b04 │ │ │ │ b 2846c4 │ │ │ │ mov r1, r8 │ │ │ │ @@ -598697,19 +598697,19 @@ │ │ │ │ bl 178e5c │ │ │ │ cmp r0, #0 │ │ │ │ beq 284d3c │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ add r0, r8, #160 @ 0xa0 │ │ │ │ - bl 35f5f0 │ │ │ │ + bl 35f63c │ │ │ │ ldr r1, [r4, #4] │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ add r0, sl, #160 @ 0xa0 │ │ │ │ - bl 35f5f0 │ │ │ │ + bl 35f63c │ │ │ │ ldr r3, [r5] │ │ │ │ tst r3, #1 │ │ │ │ beq 284798 │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 3b5a0 │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ @@ -598771,15 +598771,15 @@ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ add r1, r2, #20 │ │ │ │ b 2848c0 │ │ │ │ ldr r1, [sl, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ beq 284b34 │ │ │ │ b 284ce8 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -598795,27 +598795,27 @@ │ │ │ │ b 284bac │ │ │ │ ldr r3, [pc, #64] @ 284d84 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ b 284bc4 │ │ │ │ @ instruction: 0x0128b990 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - @ instruction: 0x00bd41d8 │ │ │ │ + adcseq r4, sp, r8, lsl r2 │ │ │ │ addmi r0, r4, r4, lsl #2 │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ svccc 0x00ff0000 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ stmmi r4, {r1, r9, fp} │ │ │ │ andeq r0, r0, r0, asr #24 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ - umlaleq r6, fp, r0, r2 │ │ │ │ - adceq sp, r9, r0, ror #18 │ │ │ │ - adceq r6, fp, r0, lsr r2 │ │ │ │ - adceq sp, r9, r0, lsr #1 │ │ │ │ - umlaleq sp, r9, r0, r0 │ │ │ │ + ldrdeq r6, [fp], r0 @ │ │ │ │ + adceq sp, r9, r0, lsr #19 │ │ │ │ + adceq r6, fp, r0, ror r2 │ │ │ │ + adceq sp, r9, r0, ror #1 │ │ │ │ + ldrdeq sp, [r9], r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r3 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ mov r4, r1 │ │ │ │ @@ -598884,15 +598884,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ ldrh r2, [r6, #4] │ │ │ │ ldr r1, [r6, #8] │ │ │ │ bl 280520 │ │ │ │ ldrh r0, [r6, #4] │ │ │ │ mov r1, r5 │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ ldr r3, [pc, #748] @ 2851b0 │ │ │ │ ldrb r2, [r8, #202] @ 0xca │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #8 │ │ │ │ bhi 285038 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ @@ -599074,15 +599074,15 @@ │ │ │ │ blx r3 │ │ │ │ ldm r4, {r1, r3} │ │ │ │ add r5, r1, #8 │ │ │ │ b 284f80 │ │ │ │ svccc 0x00ff0000 │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ addmi r0, r4, r4, lsl #2 │ │ │ │ - adcseq r3, sp, r0, lsl #22 │ │ │ │ + adcseq r3, sp, r0, asr #22 │ │ │ │ ldmmi r4!, {r0, r2, r7, lr, pc} │ │ │ │ subvc r0, r6, r1 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorvc r0, ip, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -599155,15 +599155,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ ldrh r2, [r6, #4] │ │ │ │ ldr r1, [r6, #8] │ │ │ │ bl 280520 │ │ │ │ ldrh r0, [r6, #4] │ │ │ │ mov r1, r5 │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ ldr r3, [pc, #744] @ 2855e8 │ │ │ │ ldrb r2, [r7, #202] @ 0xca │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #8 │ │ │ │ bhi 285470 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ @@ -599344,15 +599344,15 @@ │ │ │ │ blx r3 │ │ │ │ ldm r4, {r1, r3} │ │ │ │ add r5, r1, #8 │ │ │ │ b 2853b8 │ │ │ │ svccc 0x00ff0000 │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ addmi r0, r4, r4, lsl #2 │ │ │ │ - adcseq r3, sp, sp, asr #13 │ │ │ │ + adcseq r3, sp, sp, lsl #14 │ │ │ │ ldmmi r2!, {r0, r2, r7, lr, pc} │ │ │ │ subvc r0, r6, r1 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorvc r0, ip, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -599679,15 +599679,15 @@ │ │ │ │ bl 284648 │ │ │ │ ldr r9, [r4, #64] @ 0x40 │ │ │ │ b 285a30 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0128a9e4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0128a814 │ │ │ │ - adcseq r3, sp, r2, asr r1 │ │ │ │ + umlalseq r3, sp, r2, r1 │ │ │ │ muleq r0, sp, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3896] @ 0xf38 │ │ │ │ ldr r2, [pc, #1284] @ 286048 │ │ │ │ ldr r3, [pc, #1284] @ 28604c │ │ │ │ @@ -600011,15 +600011,15 @@ │ │ │ │ bl 283ac0 │ │ │ │ ldr r9, [r4, #64] @ 0x40 │ │ │ │ b 285f60 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0128a4b4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0128a2e4 │ │ │ │ - adcseq r2, sp, r2, asr ip │ │ │ │ + umlalseq r2, sp, r2, ip │ │ │ │ muleq r0, sp, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ bl 27fbf8 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -600253,21 +600253,21 @@ │ │ │ │ add r9, r2, r0, lsl #3 │ │ │ │ mov r5, r2 │ │ │ │ str r8, [sp, #12] │ │ │ │ str r6, [sp, #20] │ │ │ │ ldrb r7, [r4, #3] │ │ │ │ add r4, r4, #12 │ │ │ │ mov r0, r7 │ │ │ │ - bl 35d54c │ │ │ │ + bl 35d598 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r7 │ │ │ │ bl 184e20 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r7 │ │ │ │ - bl 35d578 │ │ │ │ + bl 35d5c4 │ │ │ │ ldr ip, [r4, #-4] │ │ │ │ subs r1, ip, #0 │ │ │ │ movne r1, #1 │ │ │ │ lsl r3, r0, #28 │ │ │ │ lsl r0, r8, #20 │ │ │ │ and r0, r0, #267386880 @ 0xff00000 │ │ │ │ and r3, r3, #805306368 @ 0x30000000 │ │ │ │ @@ -600600,15 +600600,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #304] @ 0x130 │ │ │ │ bl 2a704c │ │ │ │ mov r0, r5 │ │ │ │ bl 2c2678 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ mov r1, #1 │ │ │ │ - bl 833850 │ │ │ │ + bl 833898 │ │ │ │ ldr r2, [pc, #428] @ 286b40 │ │ │ │ ldr r3, [pc, #428] @ 286b44 │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r5, #248] @ 0xf8 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r3, [r5, #164] @ 0xa4 │ │ │ │ ldr r3, [pc, #412] @ 286b48 │ │ │ │ @@ -600784,15 +600784,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #304] @ 0x130 │ │ │ │ bl 2a704c │ │ │ │ mov r0, r5 │ │ │ │ bl 2c2678 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ mov r1, #1 │ │ │ │ - bl 833850 │ │ │ │ + bl 833898 │ │ │ │ ldr r2, [pc, #428] @ 286e20 │ │ │ │ ldr r3, [pc, #428] @ 286e24 │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r5, #248] @ 0xf8 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r3, [r5, #164] @ 0xa4 │ │ │ │ ldr r3, [pc, #412] @ 286e28 │ │ │ │ @@ -601205,15 +601205,15 @@ │ │ │ │ orr r3, r3, r2, lsl #1 │ │ │ │ strb r3, [sp, #22] │ │ │ │ b 2871a0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01288f18 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01288e18 │ │ │ │ - adcseq r1, sp, r0, lsl #16 │ │ │ │ + adcseq r1, sp, r0, asr #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r9, [r0, #1300] @ 0x514 │ │ │ │ sub sp, sp, #16 │ │ │ │ ldrb ip, [r9, #202] @ 0xca │ │ │ │ @@ -602526,19 +602526,19 @@ │ │ │ │ ldrdeq r7, [r8, -r0]! │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ ldrdeq r7, [r8, -ip]! │ │ │ │ @ instruction: 0x01287ca4 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r0, sp, r8, ror #12 │ │ │ │ + adcseq r0, sp, r8, lsr #13 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - adceq r2, fp, r8, lsl sl │ │ │ │ - adceq sl, r9, ip, asr #1 │ │ │ │ - adceq r2, fp, ip, asr #17 │ │ │ │ + adceq r2, fp, r8, asr sl │ │ │ │ + adceq sl, r9, ip, lsl #2 │ │ │ │ + adceq r2, fp, ip, lsl #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3584] @ 0xe00 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1072] @ 288c00 │ │ │ │ mov r8, r3 │ │ │ │ @@ -604618,17 +604618,17 @@ │ │ │ │ @ instruction: 0x01285c78 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x012859a0 │ │ │ │ @ instruction: 0x01285968 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - umlaleq r0, fp, r0, r7 │ │ │ │ - adceq r7, r9, r4, asr #28 │ │ │ │ - adceq r0, fp, r4, asr #12 │ │ │ │ + ldrdeq r0, [fp], r0 @ │ │ │ │ + adceq r7, r9, r4, lsl #29 │ │ │ │ + adceq r0, fp, r4, lsl #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3552] @ 0xde0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #1304] @ 28ad90 │ │ │ │ mov r7, r3 │ │ │ │ @@ -604963,17 +604963,17 @@ │ │ │ │ @ instruction: 0x01285710 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x01285434 │ │ │ │ strdeq r5, [r8, -ip]! │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq r0, fp, ip, lsr #4 │ │ │ │ - adceq r7, r9, r0, ror #17 │ │ │ │ - adceq r0, fp, r0, ror #1 │ │ │ │ + adceq r0, fp, ip, ror #4 │ │ │ │ + adceq r7, r9, r0, lsr #18 │ │ │ │ + adceq r0, fp, r0, lsr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3552] @ 0xde0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #1308] @ 28b2f8 │ │ │ │ mov r7, r3 │ │ │ │ @@ -605309,17 +605309,17 @@ │ │ │ │ @ instruction: 0x012851ac │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ ldrdeq r4, [r8, -r4]! @ │ │ │ │ @ instruction: 0x01284e9c │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq pc, sl, r4, asr #25 │ │ │ │ - adceq r7, r9, r8, ror r3 │ │ │ │ - adceq pc, sl, r8, ror fp @ │ │ │ │ + adceq pc, sl, r4, lsl #26 │ │ │ │ + @ instruction: 0x00a973b8 │ │ │ │ + @ instruction: 0x00aafbb8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3552] @ 0xde0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #1304] @ 28b85c │ │ │ │ mov r7, r3 │ │ │ │ @@ -605654,17 +605654,17 @@ │ │ │ │ @ instruction: 0x01284c44 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x01284968 │ │ │ │ @ instruction: 0x01284930 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq pc, sl, r0, ror #14 │ │ │ │ - adceq r6, r9, r4, lsl lr │ │ │ │ - adceq pc, sl, r4, lsl r6 @ │ │ │ │ + adceq pc, sl, r0, lsr #15 │ │ │ │ + adceq r6, r9, r4, asr lr │ │ │ │ + adceq pc, sl, r4, asr r6 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1504] @ 28be88 │ │ │ │ mov r8, r3 │ │ │ │ @@ -606047,15 +606047,15 @@ │ │ │ │ @ instruction: 0x0128474c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x0128442c │ │ │ │ strdeq r4, [r8, -r4]! @ │ │ │ │ - @ instruction: 0x00bccdd8 │ │ │ │ + adcseq ip, ip, r8, lsl lr │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1504] @ 28c4a8 │ │ │ │ @@ -606439,15 +606439,15 @@ │ │ │ │ @ instruction: 0x0128412c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x01283e0c │ │ │ │ ldrdeq r3, [r8, -r4]! │ │ │ │ - @ instruction: 0x00bcc7b8 │ │ │ │ + @ instruction: 0x00bcc7f8 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3560] @ 0xde8 │ │ │ │ sub sp, sp, #500 @ 0x1f4 │ │ │ │ mov r4, r0 │ │ │ │ @@ -607580,15 +607580,15 @@ │ │ │ │ @ instruction: 0x01282f94 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x01282c4c │ │ │ │ @ instruction: 0x01282c14 │ │ │ │ - adcseq fp, ip, r4, ror #11 │ │ │ │ + adcseq fp, ip, r4, lsr #12 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1548] @ 28dcc8 │ │ │ │ @@ -607983,15 +607983,15 @@ │ │ │ │ @ instruction: 0x01282938 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x012825ec │ │ │ │ @ instruction: 0x012825b4 │ │ │ │ - umlalseq sl, ip, r8, pc @ │ │ │ │ + @ instruction: 0x00bcafd8 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1564] @ 28e324 │ │ │ │ @@ -608390,15 +608390,15 @@ │ │ │ │ @ instruction: 0x012822ec │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x01281fa4 │ │ │ │ @ instruction: 0x01281f6c │ │ │ │ - adcseq sl, ip, ip, lsr r9 │ │ │ │ + adcseq sl, ip, ip, ror r9 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1548] @ 28e970 │ │ │ │ @@ -608793,15 +608793,15 @@ │ │ │ │ @ instruction: 0x01281c90 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x01281944 │ │ │ │ @ instruction: 0x0128190c │ │ │ │ - @ instruction: 0x00bca2f0 │ │ │ │ + adcseq sl, ip, r0, lsr r3 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3544] @ 0xdd8 │ │ │ │ sub sp, sp, #516 @ 0x204 │ │ │ │ mov r4, r0 │ │ │ │ @@ -609208,17 +609208,17 @@ │ │ │ │ ldrdeq r1, [r8, -r4]! │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ strdeq r1, [r8, -r8]! │ │ │ │ smlawteq r8, r0, r2, r1 │ │ │ │ - adceq fp, sl, r0, lsr #30 │ │ │ │ - ldrdeq r3, [r9], r4 @ │ │ │ │ - ldrdeq fp, [sl], r4 @ │ │ │ │ + adceq fp, sl, r0, ror #30 │ │ │ │ + adceq r3, r9, r4, lsl r6 │ │ │ │ + adceq fp, sl, r4, lsl lr │ │ │ │ push {r4, lr} │ │ │ │ subs ip, r3, #0 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r4, [sp, #16] │ │ │ │ bne 28f04c │ │ │ │ ldrh ip, [r1, #2] │ │ │ │ @@ -609667,17 +609667,17 @@ │ │ │ │ smulwbeq r8, r8, lr │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ smlawteq r8, ip, fp, r0 │ │ │ │ @ instruction: 0x01280b94 │ │ │ │ - strdeq fp, [sl], r4 @ │ │ │ │ - adceq r2, r9, r8, lsr #29 │ │ │ │ - adceq fp, sl, r8, lsr #13 │ │ │ │ + adceq fp, sl, r4, lsr r8 │ │ │ │ + adceq r2, r9, r8, ror #29 │ │ │ │ + adceq fp, sl, r8, ror #13 │ │ │ │ push {r4, lr} │ │ │ │ subs ip, r3, #0 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r4, [sp, #16] │ │ │ │ bne 28f778 │ │ │ │ ldrh ip, [r1, #2] │ │ │ │ @@ -610163,19 +610163,19 @@ │ │ │ │ @ instruction: 0x0128075c │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x01280458 │ │ │ │ @ instruction: 0x01280420 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r8, ip, r4, ror #27 │ │ │ │ + adcseq r8, ip, r4, lsr #28 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - umlaleq fp, sl, r4, r1 │ │ │ │ - adceq r2, r9, r8, asr #16 │ │ │ │ - adceq fp, sl, r8, asr #32 │ │ │ │ + ldrdeq fp, [sl], r4 @ │ │ │ │ + adceq r2, r9, r8, lsl #17 │ │ │ │ + adceq fp, sl, r8, lsl #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3544] @ 0xdd8 │ │ │ │ sub sp, sp, #516 @ 0x204 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [sp, #552] @ 0x228 │ │ │ │ @@ -610617,19 +610617,19 @@ │ │ │ │ @ instruction: 0x01280040 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ msreq CPSR_sxc, r8, lsr sp │ │ │ │ msreq CPSR_sxc, r0, lsl #26 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r8, ip, ip, asr #13 │ │ │ │ + adcseq r8, ip, ip, lsl #14 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - adceq sl, sl, ip, ror sl │ │ │ │ - adceq r2, r9, r0, lsr r1 │ │ │ │ - adceq sl, sl, r0, lsr r9 │ │ │ │ + @ instruction: 0x00aaaabc │ │ │ │ + adceq r2, r9, r0, ror r1 │ │ │ │ + adceq sl, sl, r0, ror r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3544] @ 0xdd8 │ │ │ │ sub sp, sp, #516 @ 0x204 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [sp, #552] @ 0x228 │ │ │ │ @@ -611072,19 +611072,19 @@ │ │ │ │ msreq CPSR_sxc, r8, lsr #18 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ msreq (UNDEF: 39), r4, lsr #12 │ │ │ │ msreq CPSR_sxc, ip, ror #11 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - @ instruction: 0x00bc7fb0 │ │ │ │ + @ instruction: 0x00bc7ff0 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - adceq sl, sl, r0, ror #6 │ │ │ │ - adceq r1, r9, r4, lsl sl │ │ │ │ - adceq sl, sl, r4, lsl r2 │ │ │ │ + adceq sl, sl, r0, lsr #7 │ │ │ │ + adceq r1, r9, r4, asr sl │ │ │ │ + adceq sl, sl, r4, asr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3544] @ 0xdd8 │ │ │ │ sub sp, sp, #516 @ 0x204 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [sp, #552] @ 0x228 │ │ │ │ @@ -611526,19 +611526,19 @@ │ │ │ │ msreq (UNDEF: 39), ip, lsl #4 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x0127ef04 │ │ │ │ smlawteq r7, ip, lr, lr │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - umlalseq r7, ip, r8, r8 │ │ │ │ + @ instruction: 0x00bc78d8 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - adceq r9, sl, r8, asr #24 │ │ │ │ - strdeq r1, [r9], ip @ │ │ │ │ - strdeq r9, [sl], ip @ │ │ │ │ + adceq r9, sl, r8, lsl #25 │ │ │ │ + adceq r1, r9, ip, lsr r3 │ │ │ │ + adceq r9, sl, ip, lsr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3560] @ 0xde8 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #1840] @ 291ba0 │ │ │ │ mov fp, r3 │ │ │ │ @@ -612005,15 +612005,15 @@ │ │ │ │ smlawbeq r7, r4, fp, lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x0127e85c │ │ │ │ @ instruction: 0x0127e824 │ │ │ │ - @ instruction: 0x00bc71f4 │ │ │ │ + adcseq r7, ip, r4, lsr r2 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ push {r4, lr} │ │ │ │ subs ip, r3, #0 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r4, [sp, #16] │ │ │ │ bne 291bfc │ │ │ │ @@ -612524,15 +612524,15 @@ │ │ │ │ @ instruction: 0x0127e368 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x0127e040 │ │ │ │ @ instruction: 0x0127e008 │ │ │ │ - @ instruction: 0x00bc69d8 │ │ │ │ + adcseq r6, ip, r8, lsl sl │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3544] @ 0xdd8 │ │ │ │ sub sp, sp, #516 @ 0x204 │ │ │ │ mov r6, r2 │ │ │ │ @@ -613043,19 +613043,19 @@ │ │ │ │ @ instruction: 0x0127db7c │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ smlawbeq r7, r8, r8, sp │ │ │ │ @ instruction: 0x0127d850 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r6, ip, r4, lsl r2 │ │ │ │ + adcseq r6, ip, r4, asr r2 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - adceq r8, sl, r4, asr #11 │ │ │ │ - adceq pc, r8, r8, ror ip @ │ │ │ │ - adceq r8, sl, r8, ror r4 │ │ │ │ + adceq r8, sl, r4, lsl #12 │ │ │ │ + @ instruction: 0x00a8fcb8 │ │ │ │ + @ instruction: 0x00aa84b8 │ │ │ │ push {r4, lr} │ │ │ │ subs ip, r3, #0 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r4, [sp, #16] │ │ │ │ bne 292c40 │ │ │ │ ldrh ip, [r1, #2] │ │ │ │ @@ -613314,23 +613314,23 @@ │ │ │ │ bl 17b9b0 │ │ │ │ b 292e54 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0127d2a8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0127d290 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq r8, sl, ip, lsr #1 │ │ │ │ + adceq r8, sl, ip, ror #1 │ │ │ │ @ instruction: 0x012b63bc │ │ │ │ ldrdeq sp, [r7, -ip]! │ │ │ │ - adceq r7, sl, r8, ror #30 │ │ │ │ + adceq r7, sl, r8, lsr #31 │ │ │ │ @ instruction: 0x012b62a8 │ │ │ │ - strdeq r7, [sl], r4 @ │ │ │ │ - adceq pc, r8, r4, lsr #11 │ │ │ │ - adceq r7, sl, r4, lsl #30 │ │ │ │ - adceq pc, r8, r8, lsl #11 │ │ │ │ + adceq r7, sl, r4, lsr pc │ │ │ │ + adceq pc, r8, r4, ror #11 │ │ │ │ + adceq r7, sl, r4, asr #30 │ │ │ │ + adceq pc, r8, r8, asr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #1300] @ 0x514 │ │ │ │ mov r2, #2 │ │ │ │ mov r1, #20 │ │ │ │ @@ -619337,15 +619337,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r1, [r7] │ │ │ │ b 298cf4 │ │ │ │ mov r0, sl │ │ │ │ bl 2b2dbc │ │ │ │ str r0, [fp, #40] @ 0x28 │ │ │ │ b 2989dc │ │ │ │ - @ instruction: 0x00bc04f0 │ │ │ │ + adcseq r0, ip, r0, lsr r5 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1] │ │ │ │ @@ -619836,15 +619836,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r1, [r7] │ │ │ │ b 2994c0 │ │ │ │ mov r0, sl │ │ │ │ bl 2b3268 │ │ │ │ str r0, [fp, #40] @ 0x28 │ │ │ │ b 2991a8 │ │ │ │ - adcseq pc, fp, r2, ror #26 │ │ │ │ + adcseq pc, fp, r2, lsr #27 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1] │ │ │ │ @@ -620339,15 +620339,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r1, [r7] │ │ │ │ b 299c9c │ │ │ │ mov r0, sl │ │ │ │ bl 2b2dbc │ │ │ │ str r0, [fp, #40] @ 0x28 │ │ │ │ b 299be4 │ │ │ │ - @ instruction: 0x00bbf5d4 │ │ │ │ + adcseq pc, fp, r4, lsl r6 @ │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1] │ │ │ │ @@ -620842,15 +620842,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r1, [r7] │ │ │ │ b 29a478 │ │ │ │ mov r0, sl │ │ │ │ bl 2b3268 │ │ │ │ str r0, [fp, #40] @ 0x28 │ │ │ │ b 29a3c0 │ │ │ │ - adcseq lr, fp, r6, lsr lr │ │ │ │ + adcseq lr, fp, r6, ror lr │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ ldr r3, [pc, #8] @ 29a5ec │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0, #2036] @ 0x7f4 │ │ │ │ bx lr │ │ │ │ @ instruction: 0xffff8b00 │ │ │ │ @@ -620999,15 +620999,15 @@ │ │ │ │ add r1, r1, lr │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ ldrh r1, [r4, #4] │ │ │ │ str r1, [sp, #64] @ 0x40 │ │ │ │ add r1, sp, #12 │ │ │ │ str r8, [sp, #16] │ │ │ │ str r8, [sp, #20] │ │ │ │ - bl 35e66c │ │ │ │ + bl 35e6b8 │ │ │ │ ldr r0, [r7, r5, lsl #3] │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ add r1, sp, #124 @ 0x7c │ │ │ │ add r5, r5, #1 │ │ │ │ bl 3a9ac │ │ │ │ cmp r9, r5 │ │ │ │ bhi 29a798 │ │ │ │ @@ -621088,15 +621088,15 @@ │ │ │ │ add r1, r1, lr │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ ldrh r1, [r4, #4] │ │ │ │ str r1, [sp, #64] @ 0x40 │ │ │ │ add r1, sp, #12 │ │ │ │ str r8, [sp, #16] │ │ │ │ str r8, [sp, #20] │ │ │ │ - bl 35e66c │ │ │ │ + bl 35e6b8 │ │ │ │ ldr r0, [r7, r5, lsl #3] │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ add r1, sp, #124 @ 0x7c │ │ │ │ add r5, r5, #1 │ │ │ │ bl 3a9ac │ │ │ │ cmp r9, r5 │ │ │ │ bhi 29a8fc │ │ │ │ @@ -621158,16 +621158,16 @@ │ │ │ │ ldr r2, [pc, #20] @ 29aac0 │ │ │ │ ldr r1, [pc, #20] @ 29aac4 │ │ │ │ mov r0, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ add r1, pc, r1 │ │ │ │ b 17b9b0 │ │ │ │ - umlaleq r0, sl, r0, r4 │ │ │ │ - ldrdeq r7, [r8], ip @ │ │ │ │ + ldrdeq r0, [sl], r0 @ │ │ │ │ + adceq r7, r8, ip, lsl fp │ │ │ │ ldm r0, {r2, ip} │ │ │ │ add r2, r2, r1, lsl #2 │ │ │ │ cmp ip, r2 │ │ │ │ bxcs lr │ │ │ │ ldr r2, [r0, #12] │ │ │ │ ldr r1, [r0, #16] │ │ │ │ ldr r3, [r2] │ │ │ │ @@ -621246,15 +621246,15 @@ │ │ │ │ ldr r2, [sp, #32] │ │ │ │ add r3, fp, r6, lsl #2 │ │ │ │ ldr r3, [r3, #208] @ 0xd0 │ │ │ │ mov r1, #0 │ │ │ │ ldrh r7, [r3, #4] │ │ │ │ ldr r5, [r3, #8] │ │ │ │ mov r0, r7 │ │ │ │ - bl 35e414 │ │ │ │ + bl 35e460 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ lsl r4, r6, #2 │ │ │ │ add r4, r3, r4 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r0, [sl, #-8] │ │ │ │ ldr r4, [sl, #-4] │ │ │ │ adds r3, r3, r0 │ │ │ │ @@ -621265,15 +621265,15 @@ │ │ │ │ adc r4, r4, #0 │ │ │ │ bl 3b570 │ │ │ │ ldrb r1, [r5, #424] @ 0x1a8 │ │ │ │ mov r2, #0 │ │ │ │ lsr r1, r1, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ mov r0, r7 │ │ │ │ - bl 35d59c │ │ │ │ + bl 35d5e8 │ │ │ │ ldrb r3, [r5, #78] @ 0x4e │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsl r1, r0, #22 │ │ │ │ and r1, r1, #1069547520 @ 0x3fc00000 │ │ │ │ cmp r3, #8 │ │ │ │ bhi 29ade8 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ @@ -621372,15 +621372,15 @@ │ │ │ │ b 29ac9c │ │ │ │ mov r3, #1048576 @ 0x100000 │ │ │ │ str r3, [sp, #16] │ │ │ │ b 29ac9c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01275474 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq pc, fp, lr, ror #8 │ │ │ │ + @ instruction: 0x00bbf4b0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ svccc 0x00ff8000 │ │ │ │ svcne 0x00ffff80 │ │ │ │ svccc 0x00fe0000 │ │ │ │ @ instruction: 0x01275234 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -621968,15 +621968,15 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ blx r3 │ │ │ │ ldr r2, [r4] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ add r3, r2, #12 │ │ │ │ b 29b658 │ │ │ │ - adcseq lr, fp, pc, lsr #20 │ │ │ │ + adcseq lr, fp, r1, ror sl │ │ │ │ adcsmi r0, r3, r2 │ │ │ │ stmmi r0, {r1, r9, sp, pc} │ │ │ │ addmi r0, r8, r2, lsl #4 │ │ │ │ addmi sp, r8, r1, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -625007,71 +625007,71 @@ │ │ │ │ ldr r3, [r5, #12] │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ str lr, [r5] │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r6, [r5] │ │ │ │ ldr r3, [r5, #4] │ │ │ │ add r7, r6, #8 │ │ │ │ cmp r7, r3 │ │ │ │ bhi 29e850 │ │ │ │ ldr r3, [pc, #432] @ 29e8b4 │ │ │ │ str r3, [r6] │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ str r0, [r6, #4] │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ str r7, [r5] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ str r1, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ ldr r2, [r7, #516] @ 0x204 │ │ │ │ lsr r2, r2, #5 │ │ │ │ str r2, [r3, #12] │ │ │ │ @@ -625665,15 +625665,15 @@ │ │ │ │ and r5, r5, r3 │ │ │ │ lsr r5, r5, #6 │ │ │ │ ldrb r1, [r6, #424] @ 0x1a8 │ │ │ │ mov r0, r4 │ │ │ │ lsr r1, r1, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ mov r2, #0 │ │ │ │ - bl 35d6fc │ │ │ │ + bl 35d748 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r3, [sl, #12] │ │ │ │ ldrh r2, [r7, #30] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ sub r2, r2, r1 │ │ │ │ ldr r1, [r6, #148] @ 0x94 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ @@ -625819,15 +625819,15 @@ │ │ │ │ lsr r2, r2, r5 │ │ │ │ cmp r2, #15 │ │ │ │ bls 29f518 │ │ │ │ lsr r1, fp, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ lsl r9, r1, #8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ str r0, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ bl 184e88 │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, r4 │ │ │ │ bl 184ed8 │ │ │ │ str r0, [sp, #24] │ │ │ │ @@ -626032,15 +626032,15 @@ │ │ │ │ movls r6, #0 │ │ │ │ bls 29f6dc │ │ │ │ lsr r6, r6, #4 │ │ │ │ and r6, r6, #3 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r2 │ │ │ │ str r2, [sp, #12] │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ ldr r1, [sl, #96] @ 0x60 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldrb r1, [r1, #936] @ 0x3a8 │ │ │ │ cmp r1, #2 │ │ │ │ ldr r1, [sl, #400] @ 0x190 │ │ │ │ mov r5, r0 │ │ │ │ beq 29f858 │ │ │ │ @@ -626055,15 +626055,15 @@ │ │ │ │ rsb r1, r1, #0 │ │ │ │ and r4, r4, r1 │ │ │ │ ldrb r1, [sl, #424] @ 0x1a8 │ │ │ │ mov r0, r2 │ │ │ │ lsr r1, r1, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ mov r2, #0 │ │ │ │ - bl 35d6fc │ │ │ │ + bl 35d748 │ │ │ │ ldr r2, [pc, #500] @ 29f944 │ │ │ │ ldrb r1, [sl, #78] @ 0x4e │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r1, #8 │ │ │ │ bhi 29f840 │ │ │ │ ldrb r1, [r2, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ @@ -626183,15 +626183,15 @@ │ │ │ │ ldr r2, [r7, #12] │ │ │ │ ldr r1, [r7, #16] │ │ │ │ ldr r2, [r2] │ │ │ │ mov r0, r7 │ │ │ │ blx r2 │ │ │ │ ldr r2, [r7] │ │ │ │ b 29f8b4 │ │ │ │ - adcseq sl, fp, r8, ror #17 │ │ │ │ + adcseq sl, fp, sl, lsr #18 │ │ │ │ stmmi r8, {r0, r2, r7, r8, r9, sl, ip, lr, pc} │ │ │ │ addmi sp, r8, r1, lsl #12 │ │ │ │ addmi sp, r8, r3, lsl #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -626360,15 +626360,15 @@ │ │ │ │ and r5, r5, r3 │ │ │ │ lsr r5, r5, #6 │ │ │ │ ldrb r1, [r6, #424] @ 0x1a8 │ │ │ │ mov r0, r4 │ │ │ │ lsr r1, r1, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ mov r2, #0 │ │ │ │ - bl 35d6fc │ │ │ │ + bl 35d748 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ ldr r3, [fp, #12] │ │ │ │ ldrh r2, [r8, #30] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ sub r2, r2, r1 │ │ │ │ ldr r1, [r6, #148] @ 0x94 │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ @@ -626529,15 +626529,15 @@ │ │ │ │ cmp r3, #15 │ │ │ │ movls r1, r7 │ │ │ │ bls 29fea8 │ │ │ │ lsr r1, sl, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ lsl r7, r1, #8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ bl 184e88 │ │ │ │ str r0, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ bl 184ed8 │ │ │ │ str r0, [sp, #32] │ │ │ │ @@ -626741,15 +626741,15 @@ │ │ │ │ movls r7, #0 │ │ │ │ bls 2a01f0 │ │ │ │ lsr r7, r7, #4 │ │ │ │ and r7, r7, #3 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r2 │ │ │ │ str r2, [sp, #12] │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ ldr r1, [sl, #96] @ 0x60 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldrb r1, [r1, #936] @ 0x3a8 │ │ │ │ cmp r1, #2 │ │ │ │ ldr r1, [sl, #400] @ 0x190 │ │ │ │ mov r5, r0 │ │ │ │ beq 2a0390 │ │ │ │ @@ -626764,15 +626764,15 @@ │ │ │ │ rsb r1, r1, #0 │ │ │ │ and r4, r4, r1 │ │ │ │ ldrb r1, [sl, #424] @ 0x1a8 │ │ │ │ mov r0, r2 │ │ │ │ lsr r1, r1, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ mov r2, #0 │ │ │ │ - bl 35d6fc │ │ │ │ + bl 35d748 │ │ │ │ ldr r2, [pc, #588] @ 2a04b0 │ │ │ │ ldrb r1, [sl, #78] @ 0x4e │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r1, #8 │ │ │ │ bhi 2a0378 │ │ │ │ ldrb r1, [r2, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ @@ -626914,15 +626914,15 @@ │ │ │ │ ldr r2, [r6, #12] │ │ │ │ ldr r1, [r6, #16] │ │ │ │ ldr r2, [r2] │ │ │ │ mov r0, r6 │ │ │ │ blx r2 │ │ │ │ ldr r2, [r6] │ │ │ │ b 2a03e8 │ │ │ │ - @ instruction: 0x00bb9ddd │ │ │ │ + adcseq r9, fp, pc, lsl lr │ │ │ │ stmmi r8, {r0, r2, r7, r8, r9, sl, ip, lr, pc} │ │ │ │ addmi sp, r8, r1, lsl #12 │ │ │ │ stmmi r8, {r0, sl, sp, lr, pc} │ │ │ │ addmi sp, r8, r3, lsl #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -627105,15 +627105,15 @@ │ │ │ │ ldrne sl, [r8, #44] @ 0x2c │ │ │ │ moveq sl, r8 │ │ │ │ str r3, [sp, #4] │ │ │ │ blx r2 │ │ │ │ ldrh r0, [r6, #4] │ │ │ │ cmp r0, #150 @ 0x96 │ │ │ │ beq 2a0998 │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldm r4, {r1, lr} │ │ │ │ lsr r3, r5, #6 │ │ │ │ str r3, [sp, #12] │ │ │ │ lsr r3, r9, #6 │ │ │ │ mov r2, r0 │ │ │ │ add r0, r1, #28 │ │ │ │ cmp lr, r0 │ │ │ │ @@ -627521,15 +627521,15 @@ │ │ │ │ mov r2, #4 │ │ │ │ ands r2, r1, r2, lsl r6 │ │ │ │ beq 2a0fd4 │ │ │ │ ldrh r8, [r3, #4] │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r8 │ │ │ │ - bl 35d6fc │ │ │ │ + bl 35d748 │ │ │ │ ldr r3, [pc, #3552] @ 2a1c18 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #3 │ │ │ │ bhi 2a0e64 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -627562,15 +627562,15 @@ │ │ │ │ bhi 2a16b4 │ │ │ │ str r3, [sp, #24] │ │ │ │ ldr r3, [pc, #3416] @ 2a1c1c │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ str r2, [sp, #16] │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ ldr r1, [pc, #3396] @ 2a1c20 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ add r4, r4, #16 │ │ │ │ str r2, [r5] │ │ │ │ and r1, r1, r0, lsl #7 │ │ │ │ orr r1, r1, r3, lsl #3 │ │ │ │ @@ -627716,15 +627716,15 @@ │ │ │ │ add r4, sl, #8 │ │ │ │ cmp r4, fp │ │ │ │ bhi 2a1e3c │ │ │ │ ldr r3, [pc, #2796] @ 2a1c1c │ │ │ │ str r3, [sl] │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ ldr r3, [pc, #2780] @ 2a1c20 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ add sl, sl, #16 │ │ │ │ str r4, [r5] │ │ │ │ and r3, r3, r0, lsl #7 │ │ │ │ orr r3, r3, r2, lsl #3 │ │ │ │ str r3, [sl, #-12] │ │ │ │ @@ -628411,35 +628411,35 @@ │ │ │ │ mov r7, #148 @ 0x94 │ │ │ │ str r3, [sp, #24] │ │ │ │ str r0, [sp, #16] │ │ │ │ b 2a1118 │ │ │ │ msreq LR_und, r4 @ │ │ │ │ smlawbeq r6, r0, r3, pc @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00bb92b2 │ │ │ │ - adcseq r9, fp, pc, lsl r2 │ │ │ │ + @ instruction: 0x00bb92f4 │ │ │ │ + adcseq r9, fp, r1, ror #4 │ │ │ │ stmmi r8, {r0, r8, r9, sl, ip, lr, pc} │ │ │ │ andeq r7, r0, r0, lsl #31 │ │ │ │ addmi lr, r8, r1, lsl #6 │ │ │ │ addmi sp, r8, r1, lsl #12 │ │ │ │ addmi sp, r8, r1 │ │ │ │ addmi sp, r8, r4, lsl #30 │ │ │ │ stmmi r8, {r0, sl, sp, lr, pc} │ │ │ │ subvc r0, r6, r1 │ │ │ │ - @ instruction: 0x00bb8ff4 │ │ │ │ + adcseq r9, fp, r6, lsr r0 │ │ │ │ addmi sp, r8, r1, lsl #30 │ │ │ │ andeq r0, r0, r4, ror #28 │ │ │ │ ldmmi r3, {r0, r9, sl} │ │ │ │ ldrdeq lr, [r6, -ip]! │ │ │ │ ldrdeq r8, [r0], -r7 │ │ │ │ andeq r8, r0, r3, ror #17 │ │ │ │ ldrdeq r8, [r0], -r6 │ │ │ │ ldrdeq r8, [r0], -r0 │ │ │ │ ldrdeq r8, [r0], -pc @ │ │ │ │ - umlalseq r8, fp, r8, sl │ │ │ │ + @ instruction: 0x00bb8ada │ │ │ │ adcmi r0, r0, r1, lsl #14 │ │ │ │ stmmi r8, {r0, ip, pc} │ │ │ │ ldmmi r3!, {r0, r8, r9, sl} │ │ │ │ adcsvc r8, pc, r3 │ │ │ │ addeq r0, r0, r8, lsr ip │ │ │ │ strdmi pc, [pc, #-255] @ 2a1b85 │ │ │ │ rscmi pc, pc, r0, ror #31 │ │ │ │ @@ -629535,15 +629535,15 @@ │ │ │ │ ldrne fp, [r9, #44] @ 0x2c │ │ │ │ moveq fp, r9 │ │ │ │ str r2, [sp, #4] │ │ │ │ blx r3 │ │ │ │ ldrh r0, [r6, #4] │ │ │ │ cmp r0, #150 @ 0x96 │ │ │ │ beq 2a2f58 │ │ │ │ - bl 35d73c │ │ │ │ + bl 35d788 │ │ │ │ ldr r2, [r4] │ │ │ │ lsr ip, sl, #6 │ │ │ │ add r1, r2, #28 │ │ │ │ lsr r5, r5, #6 │ │ │ │ str ip, [sp, #12] │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ @@ -629925,15 +629925,15 @@ │ │ │ │ mov r2, #4 │ │ │ │ ands r2, r1, r2, lsl r6 │ │ │ │ beq 2a3540 │ │ │ │ ldrh r8, [r3, #4] │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r8 │ │ │ │ - bl 35d6fc │ │ │ │ + bl 35d748 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ cmp r0, #3 │ │ │ │ bhi 2a33f0 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ ldr r3, [r7, #20] │ │ │ │ @@ -629965,15 +629965,15 @@ │ │ │ │ bhi 2a3c00 │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [pc, #3412] @ 2a41a4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ str r2, [sp, #8] │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ ldr r1, [pc, #3392] @ 2a41a8 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ add r4, r4, #16 │ │ │ │ str r2, [r5] │ │ │ │ and r1, r1, r0, lsl #7 │ │ │ │ orr r1, r1, r3, lsl #3 │ │ │ │ @@ -630111,15 +630111,15 @@ │ │ │ │ add r4, sl, #8 │ │ │ │ cmp r4, fp │ │ │ │ bhi 2a4430 │ │ │ │ ldr r3, [pc, #2824] @ 2a41a4 │ │ │ │ str r3, [sl] │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ ldr r3, [pc, #2808] @ 2a41a8 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ add sl, sl, #16 │ │ │ │ str r4, [r5] │ │ │ │ and r3, r3, r0, lsl #7 │ │ │ │ orr r3, r3, r2, lsl #3 │ │ │ │ str r3, [sl, #-12] │ │ │ │ @@ -630813,34 +630813,34 @@ │ │ │ │ adc r3, r1, #0 │ │ │ │ str r3, [r2, #8] │ │ │ │ str ip, [r4] │ │ │ │ b 2a3970 │ │ │ │ @ instruction: 0x0126ce10 │ │ │ │ strdeq ip, [r6, -ip]! @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r6, fp, ip, asr sp │ │ │ │ - adcseq r6, fp, r9, lsl sp │ │ │ │ + umlalseq r6, fp, lr, sp │ │ │ │ + adcseq r6, fp, fp, asr sp │ │ │ │ stmmi r8, {r0, r8, r9, sl, ip, lr, pc} │ │ │ │ andeq r7, r0, r0, lsl #31 │ │ │ │ addmi lr, r8, r1, lsl #6 │ │ │ │ addmi sp, r8, r1, lsl #12 │ │ │ │ addmi sp, r8, r1 │ │ │ │ addmi sp, r8, r4, lsl #30 │ │ │ │ subvc r0, r6, r1 │ │ │ │ - @ instruction: 0x00bb6ab6 │ │ │ │ + @ instruction: 0x00bb6af8 │ │ │ │ addmi sp, r8, r1, lsl #30 │ │ │ │ andeq r0, r0, r4, ror #28 │ │ │ │ ldmmi r3, {r0, r9, sl} │ │ │ │ @ instruction: 0x0126c670 │ │ │ │ ldrdeq r8, [r0], -r7 │ │ │ │ andeq r8, r0, r3, ror #17 │ │ │ │ ldrdeq r8, [r0], -r6 │ │ │ │ ldrdeq r8, [r0], -r0 │ │ │ │ ldrdeq r8, [r0], -pc @ │ │ │ │ - adcseq r6, fp, sl, asr r5 │ │ │ │ + umlalseq r6, fp, ip, r5 │ │ │ │ adcmi r0, r0, r1, lsl #14 │ │ │ │ addsmi r0, r8, r1, lsl #10 │ │ │ │ adcmi pc, r0, r1, lsl #16 │ │ │ │ stmmi r8, {r0, ip, pc} │ │ │ │ ldmmi r3!, {r0, r8, r9, sl} │ │ │ │ adcsvc r8, pc, r3 │ │ │ │ addeq r0, r0, r8, lsr ip │ │ │ │ @@ -631959,15 +631959,15 @@ │ │ │ │ add r1, sp, #20 │ │ │ │ str r0, [sp, #28] │ │ │ │ ldrb r3, [r3, #84] @ 0x54 │ │ │ │ add r0, sp, #88 @ 0x58 │ │ │ │ strd r4, [r2, #8] │ │ │ │ str r7, [sp, #72] @ 0x48 │ │ │ │ str ip, [sp, #52] @ 0x34 │ │ │ │ - bl 35e66c │ │ │ │ + bl 35e6b8 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ add r1, sp, #196 @ 0xc4 │ │ │ │ mov r0, r6 │ │ │ │ bl 3a9ac │ │ │ │ ldr r2, [pc, #184] @ 2a5458 │ │ │ │ ldr r3, [pc, #168] @ 2a544c │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -631999,29 +631999,29 @@ │ │ │ │ ldr r2, [pc, #76] @ 2a545c │ │ │ │ adc ip, ip, #0 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ str ip, [sp, #4] │ │ │ │ - bl 35f424 │ │ │ │ + bl 35f470 │ │ │ │ b 2a5398 │ │ │ │ lsr r9, r9, #3 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r9 │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ mov r5, r0 │ │ │ │ b 2a53e8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0126ad44 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r4, fp, ip, lsr lr │ │ │ │ + adcseq r4, fp, r0, lsl #29 │ │ │ │ tsteq r2, #0, 2 │ │ │ │ @ instruction: 0x0126ac58 │ │ │ │ - adcseq r4, fp, r4, asr #26 │ │ │ │ + adcseq r4, fp, r8, lsl #27 │ │ │ │ ldr r3, [r2] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -632056,20 +632056,20 @@ │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [r5, #8] │ │ │ │ str r3, [sp, #8] │ │ │ │ str r1, [sp, #4] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r8 │ │ │ │ mov r1, #104 @ 0x68 │ │ │ │ - bl 35f424 │ │ │ │ + bl 35f470 │ │ │ │ ldrh r3, [r7] │ │ │ │ strh r3, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - adcseq r4, fp, r0, ror #24 │ │ │ │ + adcseq r4, fp, r4, lsr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ cmp r1, #5 │ │ │ │ sub sp, sp, #20 │ │ │ │ addeq r7, r0, #42240 @ 0xa500 │ │ │ │ @@ -632148,15 +632148,15 @@ │ │ │ │ b 2a557c │ │ │ │ ldr r7, [pc, #28] @ 2a5684 │ │ │ │ b 2a557c │ │ │ │ ldr r7, [pc, #24] @ 2a5688 │ │ │ │ b 2a557c │ │ │ │ ldr r7, [pc, #20] @ 2a568c │ │ │ │ b 2a557c │ │ │ │ - adcseq r4, fp, r6, asr #22 │ │ │ │ + adcseq r4, fp, r8, lsl #23 │ │ │ │ andeq r5, r0, r0, lsr r3 │ │ │ │ @ instruction: 0x000084bc │ │ │ │ andeq r9, r0, r0, asr #10 │ │ │ │ @ instruction: 0x000063b4 │ │ │ │ andeq r7, r0, r8, lsr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -632504,33 +632504,33 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ b 2a5ae0 │ │ │ │ ldr r0, [pc, #80] @ 2a5c50 │ │ │ │ add r0, pc, r0 │ │ │ │ b 2a5b60 │ │ │ │ @ instruction: 0x0126a94c │ │ │ │ - adcseq r4, fp, r1, ror #19 │ │ │ │ - adceq r5, r9, r4, lsl #16 │ │ │ │ + adcseq r4, fp, r3, lsr #20 │ │ │ │ + adceq r5, r9, r4, asr #16 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq r7, r9, r8, ror #22 │ │ │ │ + adceq r7, r9, r8, lsr #23 │ │ │ │ smlawteq sl, r0, r8, r3 │ │ │ │ - adceq r5, r9, r4, lsl #10 │ │ │ │ - adceq ip, r7, r0, ror #6 │ │ │ │ - adceq ip, r7, r4, asr r3 │ │ │ │ + adceq r5, r9, r4, asr #10 │ │ │ │ + adceq ip, r7, r0, lsr #7 │ │ │ │ + umlaleq ip, r7, r4, r3 │ │ │ │ andeq r5, r0, r0, lsr r3 │ │ │ │ @ instruction: 0x000084bc │ │ │ │ andeq r9, r0, r0, asr #10 │ │ │ │ @ instruction: 0x000063b4 │ │ │ │ andeq r7, r0, r8, lsr r4 │ │ │ │ - adceq r7, r9, ip, lsl r9 │ │ │ │ - adceq r5, r9, ip, lsr #7 │ │ │ │ - ldrdeq ip, [r7], r0 @ │ │ │ │ - adceq r5, r9, r8, lsl #7 │ │ │ │ - adceq ip, r7, r4, ror #3 │ │ │ │ - ldrdeq ip, [r7], r4 @ │ │ │ │ + adceq r7, r9, ip, asr r9 │ │ │ │ + adceq r5, r9, ip, ror #7 │ │ │ │ + adceq ip, r7, r0, lsl sl │ │ │ │ + adceq r5, r9, r8, asr #7 │ │ │ │ + adceq ip, r7, r4, lsr #4 │ │ │ │ + adceq ip, r7, r4, lsl r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ ldr r3, [pc, #2224] @ 2a651c │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -633088,17 +633088,17 @@ │ │ │ │ ldr r5, [pc, #104] @ 2a657c │ │ │ │ mov r4, #0 │ │ │ │ b 2a5fcc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r6, ip, r3, sl │ │ │ │ @ instruction: 0x0126a378 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r4, fp, r0, lsl r4 │ │ │ │ + adcseq r4, fp, r2, asr r4 │ │ │ │ andeq r5, r0, r0, lsr r3 │ │ │ │ - adcseq r4, fp, lr, lsr r2 │ │ │ │ + adcseq r4, fp, r0, lsl #5 │ │ │ │ stmiami fp!, {r0, r8, r9, sl, fp, ip} │ │ │ │ andeq pc, r1, r0, lsl #28 │ │ │ │ stmiami r9!, {r1, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0126a078 │ │ │ │ adcmi r1, fp, r2, lsl #4 │ │ │ │ mvnseq r0, r0 │ │ │ │ adcsvc r8, r6, r3 │ │ │ │ @@ -633775,17 +633775,17 @@ │ │ │ │ ldr r5, [pc, #116] @ 2a7044 │ │ │ │ ldr r8, [pc, #116] @ 2a7048 │ │ │ │ mov r4, #0 │ │ │ │ b 2a693c │ │ │ │ @ instruction: 0x01269a60 │ │ │ │ @ instruction: 0x01269a4c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r3, fp, r4, lsr #22 │ │ │ │ + adcseq r3, fp, r6, ror #22 │ │ │ │ andeq r5, r0, r0, lsr r3 │ │ │ │ - adcseq r3, fp, lr, asr r9 │ │ │ │ + adcseq r3, fp, r0, lsr #19 │ │ │ │ adcsmi r0, fp, r1, lsl #16 │ │ │ │ stmiami r9!, {r1, fp, sp, lr, pc} │ │ │ │ adcsmi ip, r9, r2 │ │ │ │ @ instruction: 0x0126970c │ │ │ │ adcmi r1, fp, r2, lsl #16 │ │ │ │ ldmmi fp!, {r1, fp, sp} │ │ │ │ adcsvc r8, r6, r3 │ │ │ │ @@ -634189,16 +634189,16 @@ │ │ │ │ orr r1, r1, #64512 @ 0xfc00 │ │ │ │ orr r1, r1, #2 │ │ │ │ cmp r4, #0 │ │ │ │ orr r1, r1, lr, lsl #24 │ │ │ │ mov r7, r4 │ │ │ │ beq 2a7618 │ │ │ │ b 2a7580 │ │ │ │ - adcseq r2, fp, r0, lsr #28 │ │ │ │ - adcseq r2, fp, lr, lsr #24 │ │ │ │ + adcseq r2, fp, r4, ror #28 │ │ │ │ + adcseq r2, fp, r2, ror ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #2960] @ 0xb90 │ │ │ │ sub sp, sp, #1088 @ 0x440 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov fp, r2 │ │ │ │ @@ -636250,31 +636250,31 @@ │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldr ip, [r4] │ │ │ │ ldr r0, [r5, #116] @ 0x74 │ │ │ │ ldr r1, [r4, #4] │ │ │ │ add r3, ip, #8 │ │ │ │ b 2a90cc │ │ │ │ - adcseq r1, fp, r8, lsr r2 │ │ │ │ + adcseq r1, fp, ip, ror r2 │ │ │ │ adcmi r8, r9, r1 │ │ │ │ adcmi r0, fp, r1, lsl #10 │ │ │ │ adcmi fp, r9, r1 │ │ │ │ adcmi fp, r9, r1, lsl #24 │ │ │ │ adcmi r0, r8, r1 │ │ │ │ adcmi r2, r8, r1, lsl #8 │ │ │ │ adcmi r3, r8, r1 │ │ │ │ adcmi r3, r8, r1, lsl #24 │ │ │ │ stmiami r8!, {r0, lr} │ │ │ │ stmiami r8!, {r0, sl, sp, lr} │ │ │ │ - adcseq r0, fp, ip, lsl pc │ │ │ │ + adcseq r0, fp, r0, ror #30 │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq pc, [r3], -pc @ │ │ │ │ - adcseq r0, fp, ip, lsr lr │ │ │ │ + adcseq r0, fp, r0, lsl #29 │ │ │ │ strdeq pc, [r7], -pc @ │ │ │ │ - @ instruction: 0x00bb0dd8 │ │ │ │ + adcseq r0, fp, ip, lsl lr │ │ │ │ stmiami r8!, {r0, ip, sp, lr} │ │ │ │ adcmi r9, r8, r1, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r4, r2, #0 │ │ │ │ @@ -636771,31 +636771,31 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr ip, [r5] │ │ │ │ ldr r0, [r4, #116] @ 0x74 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ add r3, ip, #8 │ │ │ │ b 2a9898 │ │ │ │ - adcseq r0, fp, r8, ror sl │ │ │ │ + @ instruction: 0x00bb0abc │ │ │ │ adcmi r8, r9, r1 │ │ │ │ adcmi r0, fp, r1, lsl #10 │ │ │ │ adcmi fp, r9, r1 │ │ │ │ adcmi fp, r9, r1, lsl #24 │ │ │ │ adcmi r0, r8, r1 │ │ │ │ adcmi r2, r8, r1, lsl #8 │ │ │ │ adcmi r3, r8, r1 │ │ │ │ adcmi r3, r8, r1, lsl #24 │ │ │ │ stmiami r8!, {r0, lr} │ │ │ │ stmiami r8!, {r0, sl, sp, lr} │ │ │ │ - adcseq r0, fp, ip, lsl #15 │ │ │ │ + @ instruction: 0x00bb07d0 │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq pc, [r3], -pc @ │ │ │ │ - @ instruction: 0x00bb06b8 │ │ │ │ + @ instruction: 0x00bb06fc │ │ │ │ strdeq pc, [r7], -pc @ │ │ │ │ - @ instruction: 0x00bb05d8 │ │ │ │ + adcseq r0, fp, ip, lsl r6 │ │ │ │ stmiami r8!, {r0, ip, sp, lr} │ │ │ │ adcmi r9, r8, r1, lsl #10 │ │ │ │ eorsvc r8, r4, r3 │ │ │ │ eorsvc r8, r2, r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -638971,15 +638971,15 @@ │ │ │ │ stmmi r1, {r0, r8, fp} │ │ │ │ adcmi r8, r9, r1, lsl #24 │ │ │ │ stmiami r9!, {r9, sl, fp, pc} │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ ldmmi r8, {r0, r8} │ │ │ │ stmiami r8!, {r0, r8, ip, sp} │ │ │ │ ldmmi r8, {r0, r9} │ │ │ │ - umlalseq lr, sl, r0, r4 │ │ │ │ + @ instruction: 0x00bae4d4 │ │ │ │ smlawteq r6, r8, r2, r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ mov r9, r2 │ │ │ │ @@ -639026,23 +639026,23 @@ │ │ │ │ cmp r7, #0 │ │ │ │ str r0, [r4, #148] @ 0x94 │ │ │ │ beq 2ac21c │ │ │ │ add r5, r6, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ac71c │ │ │ │ ldr r3, [r6, #2248] @ 0x8c8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2ac704 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ac760 │ │ │ │ ldr r7, [r4, #124] @ 0x7c │ │ │ │ cmp r7, #0 │ │ │ │ bne 2ac234 │ │ │ │ ldr r7, [r4, #120] @ 0x78 │ │ │ │ cmp r7, #0 │ │ │ │ @@ -639367,15 +639367,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r7, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ mov r1, r0 │ │ │ │ bne 2ac738 │ │ │ │ cmp r7, #0 │ │ │ │ bne 2ac724 │ │ │ │ b 2ac1fc │ │ │ │ mov r3, #0 │ │ │ │ @@ -639480,15 +639480,15 @@ │ │ │ │ ldm sl, {r5, fp} │ │ │ │ add r6, r5, #8 │ │ │ │ b 2ac2dc │ │ │ │ ldr r1, [r6, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r7, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ mov r1, r0 │ │ │ │ beq 2ac754 │ │ │ │ b 2ac8fc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01263eb0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -639500,15 +639500,15 @@ │ │ │ │ adcsmi r1, fp, r1 │ │ │ │ stmiami r8!, {r0, r8, r9, sp} │ │ │ │ stmiami r8!, {r0, r8, r9, fp, ip, sp} │ │ │ │ adcmi r6, r8, r1, lsl #6 │ │ │ │ stmiami r8!, {r0, sl, ip, pc} │ │ │ │ stmiami fp!, {r0, sl} │ │ │ │ stmiami fp!, {r0, sp} │ │ │ │ - adcseq lr, sl, r0, lsl #10 │ │ │ │ + adcseq lr, sl, r4, asr #10 │ │ │ │ @ instruction: 0x01263964 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3600] @ 0xe10 │ │ │ │ ldr ip, [pc, #4012] @ 2ad924 │ │ │ │ mov r6, r1 │ │ │ │ @@ -641579,15 +641579,15 @@ │ │ │ │ stmmi r8, {r1, r8, fp} │ │ │ │ addmi r1, r8, r1 │ │ │ │ addmi r0, r1, r1, lsl #2 │ │ │ │ stmmi r1, {r0, r8, fp} │ │ │ │ ldmmi r8, {r0, r8} │ │ │ │ stmiami r8!, {r0, r8, ip, sp} │ │ │ │ ldmmi r8, {r0, r9} │ │ │ │ - adcseq fp, sl, r4, lsl fp │ │ │ │ + adcseq fp, sl, r8, asr fp │ │ │ │ @ instruction: 0x0126194c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ mov r9, r2 │ │ │ │ @@ -641634,23 +641634,23 @@ │ │ │ │ cmp r7, #0 │ │ │ │ str r0, [r4, #148] @ 0x94 │ │ │ │ beq 2aeadc │ │ │ │ add r5, r6, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2aefe8 │ │ │ │ ldr r3, [r6, #2248] @ 0x8c8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2aefd0 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2af02c │ │ │ │ ldr r7, [r4, #124] @ 0x7c │ │ │ │ cmp r7, #0 │ │ │ │ bne 2aeaf4 │ │ │ │ ldr r7, [r4, #120] @ 0x78 │ │ │ │ cmp r7, #0 │ │ │ │ @@ -641978,15 +641978,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r7, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ mov r1, r0 │ │ │ │ bne 2af004 │ │ │ │ cmp r7, #0 │ │ │ │ bne 2aeff0 │ │ │ │ b 2aeabc │ │ │ │ mov r3, #0 │ │ │ │ @@ -642091,15 +642091,15 @@ │ │ │ │ ldm sl, {r5, fp} │ │ │ │ add r6, r5, #8 │ │ │ │ b 2aeb9c │ │ │ │ ldr r1, [r6, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r7, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ mov r1, r0 │ │ │ │ beq 2af020 │ │ │ │ b 2af1c8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r1, [r6, -r0]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -642111,15 +642111,15 @@ │ │ │ │ adcmi r0, fp, r1, lsl #6 │ │ │ │ stmiami r8!, {r0, r8, r9, sp} │ │ │ │ stmiami r8!, {r0, r8, r9, fp, ip, sp} │ │ │ │ adcmi r6, r8, r1, lsl #6 │ │ │ │ stmiami r8!, {r0, sl, ip, pc} │ │ │ │ stmiami fp!, {r0, sl} │ │ │ │ stmiami fp!, {r0, sp} │ │ │ │ - @ instruction: 0x00bab4b4 │ │ │ │ + @ instruction: 0x00bab4f8 │ │ │ │ @ instruction: 0x01261098 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrb r3, [r0, #24] │ │ │ │ ldr r6, [r0, #32] │ │ │ │ @@ -642655,18 +642655,18 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01260764 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ @ instruction: 0x0121d308 │ │ │ │ smulwteq r6, r8, r5 │ │ │ │ - adceq fp, r8, r4, lsl #7 │ │ │ │ - adceq r2, r7, r4, asr fp │ │ │ │ - adceq fp, r8, r0, lsl #7 │ │ │ │ - adceq r2, r7, ip, lsr #22 │ │ │ │ + adceq fp, r8, r4, asr #7 │ │ │ │ + umlaleq r2, r7, r4, fp │ │ │ │ + adceq fp, r8, r0, asr #7 │ │ │ │ + adceq r2, r7, ip, ror #22 │ │ │ │ ldr r3, [r1] │ │ │ │ cmp r3, #6 │ │ │ │ beq 2afae8 │ │ │ │ ldr r3, [pc, #88] @ 2afb20 │ │ │ │ sub r2, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #9 │ │ │ │ @@ -642686,15 +642686,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #6 │ │ │ │ bx lr │ │ │ │ mov r0, #8 │ │ │ │ bx lr │ │ │ │ mov r0, #9 │ │ │ │ bx lr │ │ │ │ - adcseq fp, sl, r8, ror r6 │ │ │ │ + @ instruction: 0x00bab6bc │ │ │ │ andeq r0, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ ldr ip, [r1] │ │ │ │ @@ -644810,15 +644810,15 @@ │ │ │ │ str r9, [r1] │ │ │ │ bne 2b1b6c │ │ │ │ add r3, r1, #8 │ │ │ │ b 2b1bb8 │ │ │ │ @ instruction: 0x0125e5a4 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorsvc r8, lr, r3 │ │ │ │ - adcseq r9, sl, r0, asr #12 │ │ │ │ + adcseq r9, sl, r4, lsl #13 │ │ │ │ andeq r1, r0, r0, lsl r0 │ │ │ │ subvc r0, r6, r4 │ │ │ │ subvc r0, r6, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -644948,15 +644948,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr r1, [r5] │ │ │ │ b 2b1da0 │ │ │ │ @ instruction: 0x0125e370 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorsvc r8, lr, r3 │ │ │ │ - adcseq r9, sl, ip, lsl #8 │ │ │ │ + adcseq r9, sl, r0, asr r4 │ │ │ │ andeq r1, r0, r0 │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -645147,15 +645147,15 @@ │ │ │ │ b 2b2068 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ rsbsvc r8, r3, r9 │ │ │ │ andvs r0, r0, r4 │ │ │ │ @ instruction: 0x0125e148 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorsvc r8, lr, r3 │ │ │ │ - adcseq r9, sl, r4, asr r1 │ │ │ │ + umlalseq r9, sl, r8, r1 │ │ │ │ andeq r1, r0, r0, lsl r0 │ │ │ │ subvc r0, r6, r4 │ │ │ │ subvc r0, r6, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -645337,15 +645337,15 @@ │ │ │ │ b 2b237c │ │ │ │ nop @ (mov r0, r0) │ │ │ │ rsbsvc r8, r3, r9 │ │ │ │ andvs r0, r0, r4 │ │ │ │ @ instruction: 0x0125de28 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorsvc r8, lr, r3 │ │ │ │ - adcseq r8, sl, r4, lsr lr │ │ │ │ + adcseq r8, sl, r8, ror lr │ │ │ │ andeq r1, r0, r0 │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -646652,15 +646652,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #9 │ │ │ │ bx lr │ │ │ │ mov r0, #7 │ │ │ │ bx lr │ │ │ │ mov r0, #5 │ │ │ │ bx lr │ │ │ │ - adcseq r7, sl, r0, ror #18 │ │ │ │ + adcseq r7, sl, r4, lsr #19 │ │ │ │ ldr r1, [pc, #32] @ 2b3944 │ │ │ │ ldr r2, [pc, #32] @ 2b3948 │ │ │ │ ldr r3, [pc, #32] @ 2b394c │ │ │ │ add r1, pc, r1 │ │ │ │ add r2, pc, r2 │ │ │ │ add r3, pc, r3 │ │ │ │ str r1, [r0, #2016] @ 0x7e0 │ │ │ │ @@ -646714,15 +646714,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldrb r3, [r5, #130] @ 0x82 │ │ │ │ cmp r3, #0 │ │ │ │ bne 2b3a4c │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ cmp r0, #25 │ │ │ │ bhi 2b3a88 │ │ │ │ cmp r0, #2 │ │ │ │ bls 2b3a80 │ │ │ │ ldr r3, [pc, #208] @ 2b3afc │ │ │ │ mov r2, #1 │ │ │ │ ands r3, r3, r2, lsl r0 │ │ │ │ @@ -646847,15 +646847,15 @@ │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ movcs r3, r5 │ │ │ │ movcc r3, #1 │ │ │ │ str r0, [sp] │ │ │ │ mov r2, r8 │ │ │ │ add r0, r4, #160 @ 0xa0 │ │ │ │ - bl 35d894 │ │ │ │ + bl 35d8e0 │ │ │ │ ldr r3, [pc, #348] @ 2b3d8c │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #16777216 @ 0x1000000 │ │ │ │ bne 2b3c54 │ │ │ │ ldrh r5, [r4, #74] @ 0x4a │ │ │ │ mov r0, r5 │ │ │ │ @@ -646985,15 +646985,15 @@ │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ movcs r3, r5 │ │ │ │ movcc r3, #1 │ │ │ │ str r0, [sp] │ │ │ │ mov r2, r8 │ │ │ │ add r0, r4, #160 @ 0xa0 │ │ │ │ - bl 35d894 │ │ │ │ + bl 35d8e0 │ │ │ │ ldr r3, [pc, #348] @ 2b3fb4 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #16777216 @ 0x1000000 │ │ │ │ bne 2b3e7c │ │ │ │ ldrh r5, [r4, #74] @ 0x4a │ │ │ │ mov r0, r5 │ │ │ │ @@ -647297,15 +647297,15 @@ │ │ │ │ str r0, [sp] │ │ │ │ add r0, sp, #48 @ 0x30 │ │ │ │ movcs r3, r7 │ │ │ │ movcc r3, #1 │ │ │ │ str r0, [sp, #32] │ │ │ │ mov r2, r9 │ │ │ │ add r0, r4, #160 @ 0xa0 │ │ │ │ - bl 35d894 │ │ │ │ + bl 35d8e0 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2b4194 │ │ │ │ ldr r0, [r4, #148] @ 0x94 │ │ │ │ ldr r5, [r4, #456] @ 0x1c8 │ │ │ │ ldr r4, [r4, #460] @ 0x1cc │ │ │ │ bl 2cba44 │ │ │ │ cmp r0, r5 │ │ │ │ @@ -647320,21 +647320,21 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ b 2b421c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0125c028 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq fp, [r5, -ip]! │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq r6, r8, ip, lsr #31 │ │ │ │ - adceq lr, r6, r4, lsl #9 │ │ │ │ + adceq r6, r8, ip, ror #31 │ │ │ │ + adceq lr, r6, r4, asr #9 │ │ │ │ smlawteq r5, ip, lr, fp │ │ │ │ - adceq r6, r8, r0, lsr #27 │ │ │ │ - adceq lr, r6, r8, lsl r3 │ │ │ │ - adceq sp, r6, r0, ror sl │ │ │ │ - adceq sp, r6, r4, ror #20 │ │ │ │ + adceq r6, r8, r0, ror #27 │ │ │ │ + adceq lr, r6, r8, asr r3 │ │ │ │ + @ instruction: 0x00a6dab0 │ │ │ │ + adceq sp, r6, r4, lsr #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh r7, [r0, #74] @ 0x4a │ │ │ │ cmp r7, r1 │ │ │ │ beq 2b44d0 │ │ │ │ @@ -647733,29 +647733,29 @@ │ │ │ │ ldr r3, [pc, #76] @ 2b4a34 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ b 2b4904 │ │ │ │ @ instruction: 0x0125ba54 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ @ instruction: 0x01294ba0 │ │ │ │ - adceq r6, r8, ip, ror #22 │ │ │ │ + adceq r6, r8, ip, lsr #23 │ │ │ │ @ instruction: 0x01294a90 │ │ │ │ - @ instruction: 0x00a869b8 │ │ │ │ - adceq sp, r6, r0, lsl #12 │ │ │ │ - strdeq sp, [r6], r0 @ │ │ │ │ - adceq sp, r6, r4, ror #11 │ │ │ │ - ldrdeq sp, [r6], r4 @ │ │ │ │ - adceq r6, r8, r4, asr #18 │ │ │ │ - ldrdeq sp, [r6], r8 @ │ │ │ │ - adceq r6, r8, ip, asr #15 │ │ │ │ - adceq sp, r6, r0, lsl #24 │ │ │ │ - adceq sp, r6, r4, lsl r4 │ │ │ │ - adceq sp, r6, r8, lsl #8 │ │ │ │ - strdeq sp, [r6], r8 @ │ │ │ │ - adceq sp, r6, ip, ror #7 │ │ │ │ + strdeq r6, [r8], r8 @ │ │ │ │ + adceq sp, r6, r0, asr #12 │ │ │ │ + adceq sp, r6, r0, lsr r6 │ │ │ │ + adceq sp, r6, r4, lsr #12 │ │ │ │ + adceq sp, r6, r4, lsl r6 │ │ │ │ + adceq r6, r8, r4, lsl #19 │ │ │ │ + adceq sp, r6, r8, lsl sp │ │ │ │ + adceq r6, r8, ip, lsl #16 │ │ │ │ + adceq sp, r6, r0, asr #24 │ │ │ │ + adceq sp, r6, r4, asr r4 │ │ │ │ + adceq sp, r6, r8, asr #8 │ │ │ │ + adceq sp, r6, r8, lsr r4 │ │ │ │ + adceq sp, r6, ip, lsr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #66 @ 0x42 │ │ │ │ bl 3b564 │ │ │ │ clz r0, r0 │ │ │ │ @@ -647817,20 +647817,20 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str r4, [sp, #8] │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2b4ad0 │ │ │ │ - adcseq r6, sl, r2, lsl r7 │ │ │ │ + adcseq r6, sl, r6, asr r7 │ │ │ │ @ instruction: 0x0125b554 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq r6, r8, ip, ror #14 │ │ │ │ - adceq r6, r8, ip, lsl r3 │ │ │ │ - adceq sp, r6, r4, ror #20 │ │ │ │ + adceq r6, r8, ip, lsr #15 │ │ │ │ + adceq r6, r8, ip, asr r3 │ │ │ │ + adceq sp, r6, r4, lsr #21 │ │ │ │ ldr r3, [r1, #504] @ 0x1f8 │ │ │ │ tst r3, #131072 @ 0x20000 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -647989,21 +647989,21 @@ │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 2b4e28 │ │ │ │ mov r1, r7 │ │ │ │ mov r2, #88 @ 0x58 │ │ │ │ bl 3a9ac │ │ │ │ add r0, r6, #21248 @ 0x5300 │ │ │ │ add r0, r0, #24 │ │ │ │ - bl 957928 │ │ │ │ + bl 957970 │ │ │ │ cmp r5, #0 │ │ │ │ strh r0, [r4, #96] @ 0x60 │ │ │ │ beq 2b4e18 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r3, #1 │ │ │ │ str r5, [r4, #68] @ 0x44 │ │ │ │ str r3, [r4] │ │ │ │ str r6, [r4, #72] @ 0x48 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -648013,15 +648013,15 @@ │ │ │ │ ldr r5, [r0, #652] @ 0x28c │ │ │ │ mov r7, r0 │ │ │ │ add r4, r5, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r6, r1 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b4f28 │ │ │ │ add r5, r7, #20480 @ 0x5000 │ │ │ │ ldr r0, [r5, #808] @ 0x328 │ │ │ │ mov r1, #0 │ │ │ │ bl 17a924 │ │ │ │ subs r4, r0, #0 │ │ │ │ @@ -648040,15 +648040,15 @@ │ │ │ │ bl 17a924 │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 2b4e80 │ │ │ │ ldr r4, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, r4, #900 @ 0x384 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #900] @ 0x384 │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -648075,26 +648075,26 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r4] │ │ │ │ mov r5, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ bne 2b4f44 │ │ │ │ cmp r5, #0 │ │ │ │ bne 2b4f30 │ │ │ │ b 2b4e68 │ │ │ │ ldr r3, [r5, #900] @ 0x384 │ │ │ │ mov r1, r3 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r3, r0 │ │ │ │ beq 2b4f60 │ │ │ │ b 2b4f70 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -648187,15 +648187,15 @@ │ │ │ │ str r0, [sp, #20] │ │ │ │ str r1, [sp, #24] │ │ │ │ add r0, sp, #88 @ 0x58 │ │ │ │ add r1, sp, #20 │ │ │ │ str r3, [sp, #28] │ │ │ │ ldrb r3, [r2, #84] @ 0x54 │ │ │ │ add r2, sp, #32 │ │ │ │ - bl 35e66c │ │ │ │ + bl 35e6b8 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ add r1, sp, #132 @ 0x84 │ │ │ │ add r0, r4, #100 @ 0x64 │ │ │ │ bl 3a9ac │ │ │ │ ldrh r3, [r5, #74] @ 0x4a │ │ │ │ cmp r3, #416 @ 0x1a0 │ │ │ │ streq r6, [r4, #92] @ 0x5c │ │ │ │ @@ -648247,33 +648247,33 @@ │ │ │ │ mul r5, r6, r5 │ │ │ │ add r2, sp, #296 @ 0x128 │ │ │ │ mov r1, r7 │ │ │ │ add r0, r4, #100 @ 0x64 │ │ │ │ str r8, [sp] │ │ │ │ str r5, [sp, #8] │ │ │ │ str r9, [sp, #4] │ │ │ │ - bl 35f424 │ │ │ │ + bl 35f470 │ │ │ │ b 2b516c │ │ │ │ mov r6, #1 │ │ │ │ b 2b51e0 │ │ │ │ ldr r1, [pc, #44] @ 2b5248 │ │ │ │ add r0, r5, #160 @ 0xa0 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r1 │ │ │ │ b 2b50f4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [pc, #24] @ 2b524c │ │ │ │ add r3, pc, r3 │ │ │ │ b 2b50f4 │ │ │ │ @ instruction: 0x0125b04c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r6, sl, r8, ror #3 │ │ │ │ + adcseq r6, sl, ip, lsr #4 │ │ │ │ smlawbeq r5, r4, lr, sl │ │ │ │ - adcseq r6, sl, r4, lsr r1 │ │ │ │ - adcseq r6, sl, r0, lsr #2 │ │ │ │ + adcseq r6, sl, ip, ror r1 │ │ │ │ + adcseq r6, sl, r8, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #20 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ ldr r6, [sp, #56] @ 0x38 │ │ │ │ @@ -648318,23 +648318,23 @@ │ │ │ │ mov r6, r0 │ │ │ │ bl 2b4e30 │ │ │ │ ldr r4, [r5, #68] @ 0x44 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2b532c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2b5350 │ │ │ │ mov r3, #0 │ │ │ │ add r0, r6, #21248 @ 0x5300 │ │ │ │ ldrh r1, [r5, #96] @ 0x60 │ │ │ │ add r0, r0, #24 │ │ │ │ str r3, [r5, #68] @ 0x44 │ │ │ │ - bl 957a1c │ │ │ │ + bl 957a64 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ @@ -648350,15 +648350,15 @@ │ │ │ │ ldr r5, [r0, #652] @ 0x28c │ │ │ │ mov r7, r0 │ │ │ │ add r4, r5, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r6, r1 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b5470 │ │ │ │ add r5, r7, #20480 @ 0x5000 │ │ │ │ ldr r0, [r5, #808] @ 0x328 │ │ │ │ mov r1, #0 │ │ │ │ bl 17a924 │ │ │ │ subs r4, r0, #0 │ │ │ │ @@ -648377,21 +648377,21 @@ │ │ │ │ bl 17a924 │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 2b53c4 │ │ │ │ ldr r4, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, r4, #900 @ 0x384 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b54b4 │ │ │ │ add r0, r7, #21248 @ 0x5300 │ │ │ │ ldrh r1, [r6, #52] @ 0x34 │ │ │ │ add r0, r0, #24 │ │ │ │ - bl 957a1c │ │ │ │ + bl 957a64 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r5, #808] @ 0x328 │ │ │ │ mov r1, r4 │ │ │ │ bl 17a848 │ │ │ │ ldr r0, [r8, #68] @ 0x44 │ │ │ │ @@ -648413,15 +648413,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r4] │ │ │ │ mov r5, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ bne 2b548c │ │ │ │ cmp r5, #0 │ │ │ │ bne 2b5478 │ │ │ │ b 2b53ac │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ @@ -648430,15 +648430,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ b 2b5418 │ │ │ │ ldr r3, [r5, #900] @ 0x384 │ │ │ │ mov r1, r3 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r3, r0 │ │ │ │ beq 2b54a8 │ │ │ │ b 2b54d0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -648473,15 +648473,15 @@ │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldr r3, [lr] │ │ │ │ add r0, r6, #21248 @ 0x5300 │ │ │ │ str r3, [ip] │ │ │ │ add r0, r0, #24 │ │ │ │ - bl 957928 │ │ │ │ + bl 957970 │ │ │ │ ldrb r4, [sl, #1] │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [sp, #55] @ 0x37 │ │ │ │ lsr r3, r4, #4 │ │ │ │ ands r3, r3, #1 │ │ │ │ strh r0, [fp, #52] @ 0x34 │ │ │ │ beq 2b576c │ │ │ │ @@ -648635,15 +648635,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ ldrb r4, [r3, #84] @ 0x54 │ │ │ │ bl 178e5c │ │ │ │ mov r1, #0 │ │ │ │ add r2, sp, #184 @ 0xb8 │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e414 │ │ │ │ + bl 35e460 │ │ │ │ bic r3, r5, #2 │ │ │ │ cmp r3, #200 @ 0xc8 │ │ │ │ str r3, [sp, #16] │ │ │ │ add r3, sp, #185 @ 0xb9 │ │ │ │ str r3, [sp, #4] │ │ │ │ bne 2b5bd8 │ │ │ │ cmp r5, #200 @ 0xc8 │ │ │ │ @@ -649038,15 +649038,15 @@ │ │ │ │ b 2b5d30 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0125aaec │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ rsbsmi r0, r0, r0 │ │ │ │ andeq pc, pc, r0, lsl #30 │ │ │ │ @ instruction: 0x0125a8b4 │ │ │ │ - adcseq r5, sl, r6, asr #18 │ │ │ │ + adcseq r5, sl, sl, lsl #19 │ │ │ │ ldrbmi pc, [pc, -r0, lsl #30]! @ │ │ │ │ ldrbtmi pc, [pc], r0, lsl #28 @ │ │ │ │ cmnmi pc, #0 │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ cmnmi r0, r0 │ │ │ │ mvnsmi r0, r0 │ │ │ │ ldrbtmi ip, [pc], #-0 @ 2b5e84 │ │ │ │ @@ -649057,16 +649057,16 @@ │ │ │ │ @ instruction: 0x9e3779b1 │ │ │ │ adcsgt sl, r2, #976 @ 0x3d0 │ │ │ │ svclt 0x00800000 │ │ │ │ submi r0, r0, r0 │ │ │ │ rsbsmi r0, ip, #0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ - adceq r5, r8, r4, lsl #11 │ │ │ │ - adceq ip, r6, r8, ror r8 │ │ │ │ + adceq r5, r8, r4, asr #11 │ │ │ │ + @ instruction: 0x00a6c8b8 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq pc, r0, r0, lsl #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ add r7, r0, #20480 @ 0x5000 │ │ │ │ @@ -649178,30 +649178,30 @@ │ │ │ │ mul r4, r3, r4 │ │ │ │ ldr r3, [pc, #2296] @ 2b6978 │ │ │ │ eor r4, r4, r4, lsr #13 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ mul r4, r3, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ eor r4, r4, r4, lsr #16 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b66ac │ │ │ │ ldr r0, [r7, #808] @ 0x328 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r4 │ │ │ │ bl 17a7d4 │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r8, [r0, #8] │ │ │ │ beq 2b6108 │ │ │ │ ldr r4, [r5, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, r4, #900 @ 0x384 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b6588 │ │ │ │ ldr r2, [pc, #2204] @ 2b697c │ │ │ │ ldr r3, [pc, #2172] @ 2b6960 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -649507,15 +649507,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ b 2b60d8 │ │ │ │ ldr r8, [r0, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r4, r8, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b68a8 │ │ │ │ ldr r0, [r7, #808] @ 0x328 │ │ │ │ mov r1, #0 │ │ │ │ bl 17a924 │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 2b65ec │ │ │ │ @@ -649544,15 +649544,15 @@ │ │ │ │ mov r0, r8 │ │ │ │ bl 3bb4c │ │ │ │ b 2b65d8 │ │ │ │ ldr r4, [r5, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r8, r4, #900 @ 0x384 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b6858 │ │ │ │ add r9, r5, #2048 @ 0x800 │ │ │ │ add sl, r5, #3680 @ 0xe60 │ │ │ │ ldr r3, [r9, #132] @ 0x84 │ │ │ │ cmp r3, #0 │ │ │ │ movne r8, r9 │ │ │ │ @@ -649579,15 +649579,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 2b66c8 │ │ │ │ cmp fp, #0 │ │ │ │ bne 2b66b4 │ │ │ │ b 2b60a0 │ │ │ │ add r9, sp, #24 │ │ │ │ @@ -649663,15 +649663,15 @@ │ │ │ │ ldr r3, [r3, #28] │ │ │ │ blx r3 │ │ │ │ b 2b61e8 │ │ │ │ ldr r1, [fp, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ beq 2b66e4 │ │ │ │ b 2b6818 │ │ │ │ ldr r3, [r9, #12] │ │ │ │ ldr r1, [r9, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -649702,28 +649702,28 @@ │ │ │ │ b 2b6720 │ │ │ │ cmp r0, #2 │ │ │ │ beq 2b68d4 │ │ │ │ ldr r1, [r8, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 2b6904 │ │ │ │ b 2b68b4 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2b68e8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 2b68d4 │ │ │ │ b 2b65c0 │ │ │ │ ldr r3, [r9, #12] │ │ │ │ @@ -649750,21 +649750,21 @@ │ │ │ │ strbhi ip, [fp, #2679]! @ 0xa77 │ │ │ │ bicvs r8, r8, pc, asr #12 │ │ │ │ strtcs r4, [r3], #-1064 @ 0xfffffbd8 │ │ │ │ @ instruction: 0x9e3779b1 │ │ │ │ @ instruction: 0x165667b1 │ │ │ │ adcsgt sl, r2, #976 @ 0x3d0 │ │ │ │ @ instruction: 0x01259f18 │ │ │ │ - adcseq r5, sl, r8, ror r0 │ │ │ │ - adcseq r5, sl, r8, asr r0 │ │ │ │ - umlalseq r5, sl, r8, r0 │ │ │ │ + ldrheq r5, [sl], ip @ │ │ │ │ + umlalseq r5, sl, ip, r0 │ │ │ │ + ldrsbeq r5, [sl], ip @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ - @ instruction: 0x00ba4ff4 │ │ │ │ - adcseq r4, sl, r8, asr lr │ │ │ │ - adcseq r4, sl, ip, lsl #30 │ │ │ │ + adcseq r5, sl, r8, lsr r0 │ │ │ │ + umlalseq r4, sl, ip, lr │ │ │ │ + adcseq r4, sl, r0, asr pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r2, [pc, #212] @ 2b6a88 │ │ │ │ mov r4, r0 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -649815,15 +649815,15 @@ │ │ │ │ bl 17a4c8 │ │ │ │ mov r1, #256 @ 0x100 │ │ │ │ mov r3, r0 │ │ │ │ add r0, r4, #21248 @ 0x5300 │ │ │ │ str r3, [r5, #808] @ 0x328 │ │ │ │ add r0, r0, #24 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ - b 9578d0 │ │ │ │ + b 957918 │ │ │ │ @ instruction: 0xffffe9b8 │ │ │ │ @ instruction: 0x0125962c │ │ │ │ @ instruction: 0xffffeb1c │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0xffffe3d8 │ │ │ │ @ instruction: 0xffffe8f0 │ │ │ │ @ instruction: 0xffffe84c │ │ │ │ @@ -649838,15 +649838,15 @@ │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r5, [r0, #652] @ 0x28c │ │ │ │ mov r6, r0 │ │ │ │ add r4, r5, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b6b9c │ │ │ │ add r5, r6, #20480 @ 0x5000 │ │ │ │ ldr r0, [r5, #808] @ 0x328 │ │ │ │ mov r1, #0 │ │ │ │ bl 17a924 │ │ │ │ subs r4, r0, #0 │ │ │ │ @@ -649872,20 +649872,20 @@ │ │ │ │ bl 17a924 │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 2b6b04 │ │ │ │ ldr r4, [r6, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r7, r4, #900 @ 0x384 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b6be0 │ │ │ │ add r0, r6, #21248 @ 0x5300 │ │ │ │ add r0, r0, #24 │ │ │ │ - bl 957918 │ │ │ │ + bl 957960 │ │ │ │ ldr r0, [r5, #808] @ 0x328 │ │ │ │ bl 17d534 │ │ │ │ ldr r0, [r5, #788] @ 0x314 │ │ │ │ bl 2cb1e0 │ │ │ │ ldr r0, [r5, #784] @ 0x310 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 17d534 │ │ │ │ @@ -649895,15 +649895,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 2b6bb8 │ │ │ │ cmp r5, #0 │ │ │ │ bne 2b6ba4 │ │ │ │ b 2b6aec │ │ │ │ mov r3, #0 │ │ │ │ @@ -649912,15 +649912,15 @@ │ │ │ │ str r3, [r4, #900] @ 0x384 │ │ │ │ bl 1798d8 │ │ │ │ b 2b6b74 │ │ │ │ ldr r1, [r5, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 2b6bd4 │ │ │ │ b 2b6bfc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -649974,15 +649974,15 @@ │ │ │ │ bl 23e9fc │ │ │ │ add r7, r0, #50 @ 0x32 │ │ │ │ bic r7, r7, #31 │ │ │ │ mov r4, r0 │ │ │ │ str r0, [r5, #96] @ 0x60 │ │ │ │ str r7, [r5, #100] @ 0x64 │ │ │ │ b 2b6c48 │ │ │ │ - adcseq r4, sl, r8, lsl r8 │ │ │ │ + adcseq r4, sl, r0, ror #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov sl, r0 │ │ │ │ mov r7, r1 │ │ │ │ @@ -650562,33 +650562,33 @@ │ │ │ │ bic r3, r3, #51 @ 0x33 │ │ │ │ orr r3, r3, #17 │ │ │ │ strb r3, [r6, #52] @ 0x34 │ │ │ │ b 2b7118 │ │ │ │ smlawteq r5, r8, r2, r9 │ │ │ │ andeq r1, r0, r0, ror #31 │ │ │ │ strdeq r1, [r0], -r0 │ │ │ │ - umlalseq r4, sl, r8, r6 │ │ │ │ + adcseq r4, sl, r0, ror #13 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r0, r0, r4, ror ip │ │ │ │ - adceq r4, r8, r8, lsl #8 │ │ │ │ + adceq r4, r8, r8, asr #8 │ │ │ │ cmnmi pc, #0 │ │ │ │ addmi r6, r8, r1, lsl #8 │ │ │ │ addmi r8, r8, r1 │ │ │ │ addmi r1, r1, r1, lsl #10 │ │ │ │ stmmi r8, {r0, r8, ip, sp, lr} │ │ │ │ stmmi r1, {r0, sl, ip} │ │ │ │ stmmi r8, {r1, fp, pc} │ │ │ │ stmmi r8, {r1, fp, ip, sp, lr} │ │ │ │ - adcseq r4, sl, r2, lsl #3 │ │ │ │ + adcseq r4, sl, sl, asr #3 │ │ │ │ muleq r0, ip, r7 │ │ │ │ - @ instruction: 0x00a83dbc │ │ │ │ - adceq r3, r8, r8, ror #25 │ │ │ │ - adceq sl, r6, r4, asr #31 │ │ │ │ - adceq r3, r8, r8, lsl #26 │ │ │ │ - adceq sl, r6, r8, lsr #31 │ │ │ │ + strdeq r3, [r8], ip @ │ │ │ │ + adceq r3, r8, r8, lsr #26 │ │ │ │ + adceq fp, r6, r4 │ │ │ │ + adceq r3, r8, r8, asr #26 │ │ │ │ + adceq sl, r6, r8, ror #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov sl, r0 │ │ │ │ mov r7, r1 │ │ │ │ @@ -651134,33 +651134,33 @@ │ │ │ │ bic r3, r3, #51 @ 0x33 │ │ │ │ orr r3, r3, #17 │ │ │ │ strb r3, [r6, #52] @ 0x34 │ │ │ │ b 2b7a50 │ │ │ │ @ instruction: 0x0125894c │ │ │ │ andeq r1, r0, r0, ror #31 │ │ │ │ strdeq r1, [r0], -r0 │ │ │ │ - adcseq r3, sl, r2, lsr sp │ │ │ │ + adcseq r3, sl, sl, ror sp │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ strdeq r1, [r0], -r4 │ │ │ │ - adceq r3, r8, r8, lsl #21 │ │ │ │ + adceq r3, r8, r8, asr #21 │ │ │ │ cmnmi pc, #0 │ │ │ │ addmi r6, r8, r1, lsl #8 │ │ │ │ addmi r8, r8, r1 │ │ │ │ addmi r1, r1, r1, lsl #10 │ │ │ │ stmmi r8, {r0, r8, ip, sp, lr} │ │ │ │ stmmi r1, {r0, sl, ip} │ │ │ │ stmmi r8, {r1, fp, pc} │ │ │ │ stmmi r8, {r1, fp, ip, sp, lr} │ │ │ │ - adcseq r3, sl, r0, ror r8 │ │ │ │ + @ instruction: 0x00ba38b8 │ │ │ │ andeq r0, r0, r0, asr #25 │ │ │ │ - adceq r3, r8, ip, asr #9 │ │ │ │ - strdeq r3, [r8], r8 @ │ │ │ │ - ldrdeq sl, [r6], r4 @ │ │ │ │ - adceq r3, r8, r8, lsl r4 │ │ │ │ - @ instruction: 0x00a6a6b8 │ │ │ │ + adceq r3, r8, ip, lsl #10 │ │ │ │ + adceq r3, r8, r8, lsr r4 │ │ │ │ + adceq sl, r6, r4, lsl r7 │ │ │ │ + adceq r3, r8, r8, asr r4 │ │ │ │ + strdeq sl, [r6], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ add r4, r1, #56 @ 0x38 │ │ │ │ add r6, r1, #72 @ 0x48 │ │ │ │ @@ -651910,22 +651910,22 @@ │ │ │ │ ldr r0, [r7, #16] │ │ │ │ strb r1, [sp, #32] │ │ │ │ b 2b8924 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01257974 │ │ │ │ @ instruction: 0x01257964 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00ba2dff │ │ │ │ + adcseq r2, sl, r7, asr #28 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ smlawbeq r5, ip, r7, r7 │ │ │ │ andeq r0, r0, r7, ror r2 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ - adcseq r2, sl, sl, ror #22 │ │ │ │ + @ instruction: 0x00ba2bb2 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - adcseq r2, sl, lr, asr #20 │ │ │ │ + umlalseq r2, sl, r6, sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r2, [pc, #564] @ 2b8dac │ │ │ │ ldr r3, [pc, #564] @ 2b8db0 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -652087,15 +652087,15 @@ │ │ │ │ str r1, [sp] │ │ │ │ bl 183d50 │ │ │ │ ldr r3, [pc, #24] @ 2b8e10 │ │ │ │ add r3, pc, r3 │ │ │ │ strd r0, [r3] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - adceq r2, r8, r4, asr #10 │ │ │ │ + adceq r2, r8, r4, lsl #11 │ │ │ │ @ instruction: 0x01214138 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ @ instruction: 0x0129045c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -652108,15 +652108,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2b8e58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - adceq r2, r8, r4, ror #9 │ │ │ │ + adceq r2, r8, r4, lsr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh lr, [r1, #8] │ │ │ │ ldrh r2, [r1, #6] │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -652126,15 +652126,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2b8ea0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - ldrdeq r2, [r8], ip @ │ │ │ │ + adceq r2, r8, ip, lsl r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh lr, [r1, #6] │ │ │ │ ldrh r2, [r1, #4] │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -652144,15 +652144,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2b8ee8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - adceq r2, r8, r4, asr #9 │ │ │ │ + adceq r2, r8, r4, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh lr, [r1, #6] │ │ │ │ ldrh r2, [r1, #4] │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -652162,51 +652162,51 @@ │ │ │ │ ldr r2, [pc, #20] @ 2b8f30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - adceq r2, r8, r4, lsr #9 │ │ │ │ + adceq r2, r8, r4, ror #9 │ │ │ │ ldr r2, [pc, #12] @ 2b8f48 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - umlaleq r2, r8, ip, r4 │ │ │ │ + ldrdeq r2, [r8], ip @ │ │ │ │ ldr r2, [pc, #12] @ 2b8f60 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - adceq r2, r8, ip, lsr #9 │ │ │ │ + adceq r2, r8, ip, ror #9 │ │ │ │ ldr r2, [pc, #12] @ 2b8f78 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - adceq r2, r8, r8, lsr #9 │ │ │ │ + adceq r2, r8, r8, ror #9 │ │ │ │ ldr r2, [pc, #12] @ 2b8f90 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - adceq r2, r8, ip, lsr #9 │ │ │ │ + adceq r2, r8, ip, ror #9 │ │ │ │ ldr r2, [pc, #12] @ 2b8fa8 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - adceq r2, r8, r0, lsr #9 │ │ │ │ + adceq r2, r8, r0, ror #9 │ │ │ │ ldr r2, [pc, #12] @ 2b8fc0 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - adceq r2, r8, r8, lsr #9 │ │ │ │ + adceq r2, r8, r8, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh lr, [r1, #6] │ │ │ │ ldrh r2, [r1, #4] │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -652216,15 +652216,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2b9008 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - adceq r2, r8, r8, ror r4 │ │ │ │ + @ instruction: 0x00a824b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh lr, [r1, #6] │ │ │ │ ldrh r2, [r1, #4] │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -652234,15 +652234,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2b9050 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - adceq r2, r8, r8, ror #8 │ │ │ │ + adceq r2, r8, r8, lsr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ ldr r2, [r1, #20] │ │ │ │ ldr r3, [r1, #16] │ │ │ │ @@ -652262,15 +652262,15 @@ │ │ │ │ ldrb r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ stm sp, {ip, lr} │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - adceq r2, r8, r4, lsr #8 │ │ │ │ + adceq r2, r8, r4, ror #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ ldr r2, [r1, #20] │ │ │ │ ldr r3, [r1, #16] │ │ │ │ @@ -652290,15 +652290,15 @@ │ │ │ │ ldrb r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ stm sp, {ip, lr} │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - adceq r2, r8, r0, ror r4 │ │ │ │ + @ instruction: 0x00a824b0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r1, #4] │ │ │ │ @@ -652329,15 +652329,15 @@ │ │ │ │ mov ip, r0 │ │ │ │ ldr ip, [ip, #8] │ │ │ │ mov r0, r5 │ │ │ │ stm sp, {r6, ip} │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - adceq r2, r8, r0, ror r4 │ │ │ │ + @ instruction: 0x00a824b0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r1, #4] │ │ │ │ @@ -652368,15 +652368,15 @@ │ │ │ │ mov ip, r0 │ │ │ │ ldr ip, [ip, #8] │ │ │ │ mov r0, r5 │ │ │ │ stm sp, {r6, ip} │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - adceq r2, r8, r8, ror r4 │ │ │ │ + @ instruction: 0x00a824b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r5, r0 │ │ │ │ @@ -652393,15 +652393,15 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov ip, r0 │ │ │ │ str ip, [sp] │ │ │ │ mov r0, r5 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r2, r8, r8, lsl #9 │ │ │ │ + adceq r2, r8, r8, asr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r5, r0 │ │ │ │ @@ -652418,15 +652418,15 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov ip, r0 │ │ │ │ str ip, [sp] │ │ │ │ mov r0, r5 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r2, r8, r0, asr #8 │ │ │ │ + adceq r2, r8, r0, lsl #9 │ │ │ │ ldr r1, [pc, #12] @ 2b9348 │ │ │ │ ldr r0, [pc, #12] @ 2b934c │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ b 1a7bec │ │ │ │ @ instruction: 0xfffffa74 │ │ │ │ msreq (UNDEF: 56), r8, lsl #30 │ │ │ │ @@ -652447,26 +652447,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b93cc │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9380 │ │ │ │ ldr r2, [pc, #24] @ 2b93d0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238c5c │ │ │ │ @ instruction: 0x01213b70 │ │ │ │ - adceq r2, r8, r4, lsr #7 │ │ │ │ + adceq r2, r8, r4, ror #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652480,26 +652480,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9450 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9404 │ │ │ │ ldr r2, [pc, #24] @ 2b9454 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cfc │ │ │ │ ldrdeq r3, [r1, -r8]! │ │ │ │ - adceq r2, r8, r8, lsr r3 │ │ │ │ + adceq r2, r8, r8, ror r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov sl, r2 │ │ │ │ ldr r2, [pc, #248] @ 2b956c │ │ │ │ mov r5, r3 │ │ │ │ @@ -652538,15 +652538,15 @@ │ │ │ │ ldr r2, [pc, #124] @ 2b9578 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, sl │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ b 2b94b0 │ │ │ │ ldr r2, [pc, #92] @ 2b957c │ │ │ │ ldr r3, [pc, #76] @ 2b9570 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -652566,15 +652566,15 @@ │ │ │ │ b 238bbc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r5, r0, fp, r6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01256b28 │ │ │ │ ldrdeq r3, [r1, -ip]! │ │ │ │ ldrdeq r6, [r5, -r8]! │ │ │ │ - adceq r2, r8, r0, asr #4 │ │ │ │ + adceq r2, r8, r0, lsl #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov sl, r2 │ │ │ │ ldr r2, [pc, #248] @ 2b9698 │ │ │ │ mov r5, r3 │ │ │ │ @@ -652613,15 +652613,15 @@ │ │ │ │ ldr r2, [pc, #124] @ 2b96a4 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, sl │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ b 2b95dc │ │ │ │ ldr r2, [pc, #92] @ 2b96a8 │ │ │ │ ldr r3, [pc, #76] @ 2b969c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -652641,15 +652641,15 @@ │ │ │ │ b 238bbc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01256a54 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r6, [r5, -ip]! │ │ │ │ @ instruction: 0x0121389c │ │ │ │ @ instruction: 0x012569ac │ │ │ │ - adceq r2, r8, r4, asr r1 │ │ │ │ + umlaleq r2, r8, r4, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652663,26 +652663,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b972c │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2b96e0 │ │ │ │ ldr r2, [pc, #24] @ 2b9730 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238bbc │ │ │ │ smlawteq r1, r0, r7, r3 │ │ │ │ - adceq r2, r8, r8, ror #1 │ │ │ │ + adceq r2, r8, r8, lsr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ tst r1, #13 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652737,15 +652737,15 @@ │ │ │ │ ldr r2, [pc, #192] @ 2b98d8 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ b 2b97ac │ │ │ │ ldr r3, [sp, #32] │ │ │ │ mov r0, r7 │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ ldr r7, [r3] │ │ │ │ bl 178e5c │ │ │ │ @@ -652782,15 +652782,15 @@ │ │ │ │ b 238c5c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01256898 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0125680c │ │ │ │ smlawbeq r1, r4, r6, r3 │ │ │ │ @ instruction: 0x01256798 │ │ │ │ - adceq r1, r8, r0, ror #30 │ │ │ │ + adceq r1, r8, r0, lsr #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652804,26 +652804,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9960 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9914 │ │ │ │ ldr r2, [pc, #24] @ 2b9964 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cfc │ │ │ │ @ instruction: 0x01213564 │ │ │ │ - adceq r1, r8, r0, asr #30 │ │ │ │ + adceq r1, r8, r0, lsl #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652837,26 +652837,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b99e4 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9998 │ │ │ │ ldr r2, [pc, #24] @ 2b99e8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238c5c │ │ │ │ smlawteq r1, ip, r4, r3 │ │ │ │ - ldrdeq r1, [r8], r0 @ │ │ │ │ + adceq r1, r8, r0, lsl pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652870,26 +652870,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9a68 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9a1c │ │ │ │ ldr r2, [pc, #24] @ 2b9a6c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cfc │ │ │ │ @ instruction: 0x01213434 │ │ │ │ - adceq r1, r8, r0, ror #28 │ │ │ │ + adceq r1, r8, r0, lsr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652903,26 +652903,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9aec │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9aa0 │ │ │ │ ldr r2, [pc, #24] @ 2b9af0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238c5c │ │ │ │ @ instruction: 0x0121339c │ │ │ │ - strdeq r1, [r8], r0 @ │ │ │ │ + adceq r1, r8, r0, lsr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652936,26 +652936,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9b70 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9b24 │ │ │ │ ldr r2, [pc, #24] @ 2b9b74 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cfc │ │ │ │ @ instruction: 0x01213304 │ │ │ │ - adceq r1, r8, r8, lsl #27 │ │ │ │ + adceq r1, r8, r8, asr #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652969,26 +652969,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9bf4 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9ba8 │ │ │ │ ldr r2, [pc, #24] @ 2b9bf8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238c5c │ │ │ │ @ instruction: 0x0121326c │ │ │ │ - adceq r1, r8, ip, lsl sp │ │ │ │ + adceq r1, r8, ip, asr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653002,26 +653002,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9c78 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9c2c │ │ │ │ ldr r2, [pc, #24] @ 2b9c7c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cfc │ │ │ │ ldrdeq r3, [r1, -r4]! │ │ │ │ - adceq r1, r8, ip, lsr #25 │ │ │ │ + adceq r1, r8, ip, ror #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #220] @ 2b9d78 │ │ │ │ mov r5, r3 │ │ │ │ @@ -653054,15 +653054,15 @@ │ │ │ │ ldr r2, [pc, #120] @ 2b9d84 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r6 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ strh r5, [r0] │ │ │ │ beq 2b9cd8 │ │ │ │ ldr r2, [pc, #80] @ 2b9d88 │ │ │ │ ldr r3, [pc, #64] @ 2b9d7c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -653081,15 +653081,15 @@ │ │ │ │ b 238c5c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01256358 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01256318 │ │ │ │ strdeq r3, [r1, -r0]! │ │ │ │ smlawteq r5, r0, r2, r6 │ │ │ │ - adceq r1, r8, r4, asr #23 │ │ │ │ + adceq r1, r8, r4, lsl #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653103,26 +653103,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9e0c │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9dc0 │ │ │ │ ldr r2, [pc, #24] @ 2b9e10 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cfc │ │ │ │ @ instruction: 0x01213018 │ │ │ │ - adceq r1, r8, r8, asr #22 │ │ │ │ + adceq r1, r8, r8, lsl #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #220] @ 2b9f0c │ │ │ │ mov r5, r3 │ │ │ │ @@ -653155,15 +653155,15 @@ │ │ │ │ ldr r2, [pc, #120] @ 2b9f18 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r6 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ strh r5, [r0] │ │ │ │ beq 2b9e6c │ │ │ │ ldr r2, [pc, #80] @ 2b9f1c │ │ │ │ ldr r3, [pc, #64] @ 2b9f10 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -653182,15 +653182,15 @@ │ │ │ │ b 238c5c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq r5, r4, r1, r6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawbeq r5, r4, r1, r6 │ │ │ │ @ instruction: 0x01212f34 │ │ │ │ @ instruction: 0x0125612c │ │ │ │ - adceq r1, r8, r0, ror #20 │ │ │ │ + adceq r1, r8, r0, lsr #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653204,26 +653204,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9fa0 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9f54 │ │ │ │ ldr r2, [pc, #24] @ 2b9fa4 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cfc │ │ │ │ @ instruction: 0x01212e5c │ │ │ │ - adceq r1, r8, r0, ror #19 │ │ │ │ + adceq r1, r8, r0, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #220] @ 2ba0a0 │ │ │ │ mov r5, r3 │ │ │ │ @@ -653256,15 +653256,15 @@ │ │ │ │ ldr r2, [pc, #120] @ 2ba0ac │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r6 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ strh r5, [r0] │ │ │ │ beq 2ba000 │ │ │ │ ldr r2, [pc, #80] @ 2ba0b0 │ │ │ │ ldr r3, [pc, #64] @ 2ba0a4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -653283,15 +653283,15 @@ │ │ │ │ b 238c5c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01256030 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r5, [r5, -r0]! │ │ │ │ @ instruction: 0x01212d78 │ │ │ │ @ instruction: 0x01255f98 │ │ │ │ - strdeq r1, [r8], ip @ │ │ │ │ + adceq r1, r8, ip, lsr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653305,26 +653305,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2ba134 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2ba0e8 │ │ │ │ ldr r2, [pc, #24] @ 2ba138 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cfc │ │ │ │ @ instruction: 0x01212ca0 │ │ │ │ - adceq r1, r8, r0, lsl #17 │ │ │ │ + adceq r1, r8, r0, asr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov sl, r2 │ │ │ │ ldr r2, [pc, #248] @ 2ba250 │ │ │ │ mov r5, r3 │ │ │ │ @@ -653363,15 +653363,15 @@ │ │ │ │ ldr r2, [pc, #124] @ 2ba25c │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, sl │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ b 2ba194 │ │ │ │ ldr r2, [pc, #92] @ 2ba260 │ │ │ │ ldr r3, [pc, #76] @ 2ba254 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -653391,15 +653391,15 @@ │ │ │ │ b 238bbc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01255e9c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01255e44 │ │ │ │ @ instruction: 0x01212ba4 │ │ │ │ strdeq r5, [r5, -r4]! │ │ │ │ - adceq r1, r8, r8, lsl #15 │ │ │ │ + adceq r1, r8, r8, asr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653413,26 +653413,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2ba2e4 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2ba298 │ │ │ │ ldr r2, [pc, #24] @ 2ba2e8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238c5c │ │ │ │ smlawteq r1, r8, sl, r2 │ │ │ │ - adceq r1, r8, r4, lsl r7 │ │ │ │ + adceq r1, r8, r4, asr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653446,26 +653446,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2ba368 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2ba31c │ │ │ │ ldr r2, [pc, #24] @ 2ba36c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cfc │ │ │ │ @ instruction: 0x01212a30 │ │ │ │ - adceq r1, r8, r0, lsr #13 │ │ │ │ + adceq r1, r8, r0, ror #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r9, r2 │ │ │ │ ldr r2, [pc, #268] @ 2ba498 │ │ │ │ mov r5, r3 │ │ │ │ @@ -653499,15 +653499,15 @@ │ │ │ │ ldr r2, [pc, #164] @ 2ba4a4 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r9 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ mov r6, r0 │ │ │ │ stm r6, {r5, r7} │ │ │ │ beq 2ba3cc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ ldr r5, [r8] │ │ │ │ @@ -653537,15 +653537,15 @@ │ │ │ │ b 238c5c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01255c68 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01255c24 │ │ │ │ @ instruction: 0x01212948 │ │ │ │ @ instruction: 0x01255ba8 │ │ │ │ - adceq r1, r8, ip, lsl #11 │ │ │ │ + adceq r1, r8, ip, asr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653559,26 +653559,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2ba52c │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2ba4e0 │ │ │ │ ldr r2, [pc, #24] @ 2ba530 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cfc │ │ │ │ @ instruction: 0x01212844 │ │ │ │ - adceq r1, r8, r4, lsl r5 │ │ │ │ + adceq r1, r8, r4, asr r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ tst r1, #13 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653628,15 +653628,15 @@ │ │ │ │ ldr r2, [pc, #152] @ 2ba69c │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ str r1, [sp, #28] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ ldr r1, [sp, #28] │ │ │ │ b 2ba59c │ │ │ │ ldr r2, [pc, #116] @ 2ba6a0 │ │ │ │ ldr r3, [pc, #100] @ 2ba694 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -653663,15 +653663,15 @@ │ │ │ │ b 238c5c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01255a98 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01255a20 │ │ │ │ @ instruction: 0x0121271c │ │ │ │ smlawteq r5, ip, r9, r5 │ │ │ │ - adceq r1, r8, r0, asr #7 │ │ │ │ + adceq r1, r8, r0, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653685,26 +653685,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2ba724 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959044 │ │ │ │ + bl 95908c │ │ │ │ tst r4, #16 │ │ │ │ beq 2ba6d8 │ │ │ │ ldr r2, [pc, #24] @ 2ba728 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cfc │ │ │ │ @ instruction: 0x01212624 │ │ │ │ - @ instruction: 0x00a813bc │ │ │ │ + strdeq r1, [r8], ip @ │ │ │ │ ldr r1, [r0, #12] │ │ │ │ ldr r2, [r0, #16] │ │ │ │ mov r3, #0 │ │ │ │ str r2, [r1, #4] │ │ │ │ str r1, [r2] │ │ │ │ str r3, [r0, #16] │ │ │ │ str r3, [r0, #12] │ │ │ │ @@ -654011,17 +654011,17 @@ │ │ │ │ bl 17b9b0 │ │ │ │ b 2bab24 │ │ │ │ smlawbeq r5, r0, r8, r5 │ │ │ │ @ instruction: 0xfffffdf8 │ │ │ │ mvnsmi r0, #0 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ ldrmi r8, [fp, #-0]! │ │ │ │ - strdeq r1, [r8], r4 @ │ │ │ │ - adceq r7, r6, r0, lsl #20 │ │ │ │ - adcseq r0, sl, r0, asr r9 │ │ │ │ + adceq r1, r8, r4, lsr r1 │ │ │ │ + adceq r7, r6, r0, asr #20 │ │ │ │ + umlalseq r0, sl, r8, r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #116] @ 2bacac │ │ │ │ ldr ip, [pc, #116] @ 2bacb0 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -654422,15 +654422,15 @@ │ │ │ │ add r1, r5, #19712 @ 0x4d00 │ │ │ │ add r1, r1, #184 @ 0xb8 │ │ │ │ add r0, r4, #12 │ │ │ │ str r6, [r4, #352] @ 0x160 │ │ │ │ str r6, [r4, #356] @ 0x164 │ │ │ │ str r6, [r4, #360] @ 0x168 │ │ │ │ str r6, [r4, #364] @ 0x16c │ │ │ │ - bl 958ff0 │ │ │ │ + bl 959038 │ │ │ │ str r6, [r4, #28] │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ bl 2cd548 │ │ │ │ cmp r0, #0 │ │ │ │ moveq r2, r6 │ │ │ │ @@ -654503,17 +654503,17 @@ │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2bb0f0 │ │ │ │ @ instruction: 0x01254f28 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r0, r0, ip, asr #26 │ │ │ │ andeq r1, r0, ip, asr r2 │ │ │ │ - adcseq r0, sl, r4, asr #4 │ │ │ │ - strdeq r7, [r6], ip @ │ │ │ │ - adceq r0, r8, r4, asr #18 │ │ │ │ + adcseq r0, sl, ip, lsl #5 │ │ │ │ + adceq r7, r6, ip, lsr r2 │ │ │ │ + adceq r0, r8, r4, lsl #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ bl 2bafc0 │ │ │ │ ldr r3, [r5, #260] @ 0x104 │ │ │ │ @@ -654548,15 +654548,15 @@ │ │ │ │ ldr r0, [r5, #376] @ 0x178 │ │ │ │ mov r1, #0 │ │ │ │ bl 17eba4 │ │ │ │ ldr r4, [sl, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r6, r4, #900 @ 0x384 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bb900 │ │ │ │ ldr r4, [r5, #388] @ 0x184 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ cmp r4, #0 │ │ │ │ ldr r8, [r3, #652] @ 0x28c │ │ │ │ beq 2bb548 │ │ │ │ @@ -654573,30 +654573,30 @@ │ │ │ │ add r2, r8, r3, lsl #2 │ │ │ │ ldr r9, [r2, #2056] @ 0x808 │ │ │ │ eor r4, r4, r6, lsl r3 │ │ │ │ cmp r9, #0 │ │ │ │ beq 2bb544 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ subs r1, r0, #0 │ │ │ │ bne 2bb4a4 │ │ │ │ ldr r3, [r9, #40] @ 0x28 │ │ │ │ mov r2, #1 │ │ │ │ ldr fp, [r3, #652] @ 0x28c │ │ │ │ add sl, fp, #900 @ 0x384 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bb750 │ │ │ │ mov r0, r9 │ │ │ │ bl 2bb410 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, sl │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bb4a4 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [fp, #900] @ 0x384 │ │ │ │ mov r0, sl │ │ │ │ mov r1, #1 │ │ │ │ bl 1798d8 │ │ │ │ @@ -654609,15 +654609,15 @@ │ │ │ │ str r1, [r5, #388] @ 0x184 │ │ │ │ bl 83448 │ │ │ │ ldr r4, [r5, #368] @ 0x170 │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 2bb578 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bb72c │ │ │ │ ldr r0, [r5, #32] │ │ │ │ mov r3, #0 │ │ │ │ cmn r0, #1 │ │ │ │ str r3, [r5, #368] @ 0x170 │ │ │ │ beq 2bb590 │ │ │ │ @@ -654681,15 +654681,15 @@ │ │ │ │ str r3, [r5, #360] @ 0x168 │ │ │ │ ldr r4, [r2, r3] │ │ │ │ cmp r4, #0 │ │ │ │ beq 2bb660 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ ldr r6, [r5, #40] @ 0x28 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bb65c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bf1b0 │ │ │ │ b 2bb65c │ │ │ │ ldr r0, [r5, #356] @ 0x164 │ │ │ │ @@ -654706,25 +654706,25 @@ │ │ │ │ ldr r4, [r5, #352] @ 0x160 │ │ │ │ mov r2, #16 │ │ │ │ mov r1, #0 │ │ │ │ add r0, r5, #352 @ 0x160 │ │ │ │ bl 3b570 │ │ │ │ str r4, [r5, #352] @ 0x160 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl 959004 │ │ │ │ + bl 95904c │ │ │ │ ldr r0, [r5, #380] @ 0x17c │ │ │ │ bl 3bb4c │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ ldr r5, [sl, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r4, r5, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bb918 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ @@ -654741,15 +654741,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, sl │ │ │ │ bl 179918 │ │ │ │ ldr r1, [sl] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 2bb770 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2bb75c │ │ │ │ ldr r4, [sp, #20] │ │ │ │ b 2bb508 │ │ │ │ @@ -654811,15 +654811,15 @@ │ │ │ │ ldr r1, [fp, #900] @ 0x384 │ │ │ │ str r7, [sp, #20] │ │ │ │ mov r7, r5 │ │ │ │ mov r5, r4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 2bb888 │ │ │ │ mov r3, r4 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r5 │ │ │ │ mov r5, r7 │ │ │ │ @@ -654854,15 +654854,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 2bb934 │ │ │ │ cmp r5, #0 │ │ │ │ bne 2bb920 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @@ -654880,15 +654880,15 @@ │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2bb448 │ │ │ │ ldr r1, [r5, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 2bb950 │ │ │ │ b 2bb99c │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ ldr r3, [r3, #652] @ 0x28c │ │ │ │ ldrb r3, [r3, #936] @ 0x3a8 │ │ │ │ @@ -654901,18 +654901,18 @@ │ │ │ │ b 2bb7cc │ │ │ │ bl 3bb4c │ │ │ │ ldr r6, [r5, #180] @ 0xb4 │ │ │ │ b 2bb814 │ │ │ │ ldrdeq r4, [r5, -r0]! │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r1, r0, r0, lsl #20 │ │ │ │ - adcseq pc, r9, ip, lsr ip @ │ │ │ │ + adcseq pc, r9, r4, lsl #25 │ │ │ │ andeq r0, r0, r3, lsl #2 │ │ │ │ - adceq r0, r8, r0, ror #6 │ │ │ │ - adceq r6, r6, r0, lsl ip │ │ │ │ + adceq r0, r8, r0, lsr #7 │ │ │ │ + adceq r6, r6, r0, asr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r0, #376] @ 0x178 │ │ │ │ @@ -654937,15 +654937,15 @@ │ │ │ │ ldr r2, [r5, #8] │ │ │ │ bic r3, r3, r7, lsl r1 │ │ │ │ cmp r2, r6 │ │ │ │ str r3, [r5, #4] │ │ │ │ bne 2bba40 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bbaa0 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bb410 │ │ │ │ str r8, [r5, #8] │ │ │ │ b 2bba40 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -654955,22 +654955,22 @@ │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ mov r5, r0 │ │ │ │ ldr r7, [r3, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r4, r7, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bbb14 │ │ │ │ mov r0, r5 │ │ │ │ bl 2bb410 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r7, #900] @ 0x384 │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -654982,26 +654982,26 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r4] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 2bbb30 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2bbb1c │ │ │ │ b 2bbae0 │ │ │ │ ldr r0, [r7, #900] @ 0x384 │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ beq 2bbb4c │ │ │ │ b 2bbb5c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -655061,15 +655061,15 @@ │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r5, [pc, #920] @ 2bc004 │ │ │ │ subs r4, r0, #0 │ │ │ │ sub sp, sp, #20 │ │ │ │ add r5, pc, r5 │ │ │ │ beq 2bbc80 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [pc, #896] @ 2bc008 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #1 │ │ │ │ bne 2bbf1c │ │ │ │ ldrb r3, [r4, #64] @ 0x40 │ │ │ │ tst r3, #4 │ │ │ │ @@ -655101,30 +655101,30 @@ │ │ │ │ eor r7, r2, r6, lsl r3 │ │ │ │ cmp r8, #0 │ │ │ │ beq 2bbd84 │ │ │ │ mov r0, r8 │ │ │ │ bl 2bbc54 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ subs r1, r0, #0 │ │ │ │ bne 2bbcdc │ │ │ │ ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r2, #1 │ │ │ │ ldr r9, [r3, #652] @ 0x28c │ │ │ │ add sl, r9, #900 @ 0x384 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bbe6c │ │ │ │ mov r0, r8 │ │ │ │ bl 2bb410 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, sl │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bbcdc │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r9, #900] @ 0x384 │ │ │ │ mov r0, sl │ │ │ │ mov r1, #1 │ │ │ │ bl 1798d8 │ │ │ │ @@ -655134,15 +655134,15 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ ldr r5, [r3, #652] @ 0x28c │ │ │ │ mov r1, #0 │ │ │ │ add r6, r5, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r1, [r4, #388] @ 0x184 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bbf6c │ │ │ │ mov r0, r4 │ │ │ │ bl 2bba0c │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 237f54 │ │ │ │ @@ -655156,15 +655156,15 @@ │ │ │ │ ldr r6, [r5, #1304] @ 0x518 │ │ │ │ cmp r4, r6 │ │ │ │ beq 2bbed4 │ │ │ │ ldr r5, [r5, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r6, r5, #900 @ 0x384 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bbfb0 │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ cmp r1, #0 │ │ │ │ beq 2bbe20 │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ add r0, r0, #1296 @ 0x510 │ │ │ │ @@ -655172,15 +655172,15 @@ │ │ │ │ bl 23c284 │ │ │ │ mov r0, r4 │ │ │ │ bl 23dff0 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bad5c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bbe4c │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -655191,46 +655191,46 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r0, #2 │ │ │ │ beq 2bbe98 │ │ │ │ ldr r1, [r9, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ beq 2bbec8 │ │ │ │ b 2bbe78 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, sl │ │ │ │ bl 179918 │ │ │ │ ldr r1, [sl] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 2bbeac │ │ │ │ cmp fp, #0 │ │ │ │ bne 2bbe98 │ │ │ │ b 2bbd48 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bbff8 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #1304] @ 0x518 │ │ │ │ ldr r5, [r6, #40] @ 0x28 │ │ │ │ b 2bbde8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bbfec │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #1300] @ 0x514 │ │ │ │ ldr r5, [r6, #40] @ 0x28 │ │ │ │ b 2bbddc │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ @@ -655259,15 +655259,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 2bbf88 │ │ │ │ cmp r5, #0 │ │ │ │ bne 2bbf74 │ │ │ │ b 2bbdac │ │ │ │ mov r3, #0 │ │ │ │ @@ -655276,65 +655276,65 @@ │ │ │ │ str r3, [r5, #900] @ 0x384 │ │ │ │ bl 1798d8 │ │ │ │ b 2bbe04 │ │ │ │ ldr r1, [r5, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 2bbfa4 │ │ │ │ b 2bbfcc │ │ │ │ mov r0, r4 │ │ │ │ bl 2bb410 │ │ │ │ b 2bbf0c │ │ │ │ mov r0, r4 │ │ │ │ bl 2bb410 │ │ │ │ b 2bbee8 │ │ │ │ smlawbeq r5, r8, r3, r4 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq pc, r9, r4, ror #12 │ │ │ │ - adceq pc, r7, ip, lsr #27 │ │ │ │ - adceq r6, r6, ip, asr #12 │ │ │ │ + adcseq pc, r9, ip, lsr #13 │ │ │ │ + adceq pc, r7, ip, ror #27 │ │ │ │ + adceq r6, r6, ip, lsl #13 │ │ │ │ andeq r0, r0, r5, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #8] │ │ │ │ cmp r4, #0 │ │ │ │ beq 2bc044 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mvn r1, #0 │ │ │ │ ldr r5, [r3, #652] @ 0x28c │ │ │ │ add r6, r5, #900 @ 0x384 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bc104 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbc54 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r2, #1 │ │ │ │ ldr r6, [r3, #652] @ 0x28c │ │ │ │ mov r1, #0 │ │ │ │ add r5, r6, #900 @ 0x384 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bc0b8 │ │ │ │ cmp r4, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 2bb410 │ │ │ │ cmp r0, #2 │ │ │ │ bne 2bc11c │ │ │ │ @@ -655342,15 +655342,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2bc0d4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2bc0c0 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2bc098 │ │ │ │ @@ -655361,15 +655361,15 @@ │ │ │ │ str r3, [r5, #900] @ 0x384 │ │ │ │ bl 1798d8 │ │ │ │ b 2bc064 │ │ │ │ ldr r1, [r6, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 2bc0f0 │ │ │ │ b 2bc120 │ │ │ │ ldr r3, [r0, #388] @ 0x184 │ │ │ │ ldr r2, [r1, #8] │ │ │ │ mov r1, #1 │ │ │ │ @@ -655391,15 +655391,15 @@ │ │ │ │ beq 2bc194 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r5, r1 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r2, [r4, #388] @ 0x184 │ │ │ │ ldr r3, [pc, #88] @ 2bc210 │ │ │ │ orr r2, r2, r7, lsl r1 │ │ │ │ str r2, [r4, #388] @ 0x184 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -655419,18 +655419,18 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2bc18c │ │ │ │ @ instruction: 0x01253e74 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq pc, r9, r8, lsr #7 │ │ │ │ + @ instruction: 0x00b9f3f0 │ │ │ │ andeq r0, r0, sp, asr #3 │ │ │ │ - adceq pc, r7, r8, lsr #22 │ │ │ │ - adceq r6, r6, r8, lsr #7 │ │ │ │ + adceq pc, r7, r8, ror #22 │ │ │ │ + adceq r6, r6, r8, ror #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r3, [pc, #564] @ 2bc470 │ │ │ │ ldr r2, [pc, #564] @ 2bc474 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -655459,20 +655459,20 @@ │ │ │ │ bics r3, r1, r3, lsl r2 │ │ │ │ mov r2, r1 │ │ │ │ bne 2bc348 │ │ │ │ cmp r6, r4 │ │ │ │ beq 2bc2d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r6, #0 │ │ │ │ beq 2bc2d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bc304 │ │ │ │ ldr r3, [r5, #496] @ 0x1f0 │ │ │ │ ldr r2, [r4, #8] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ mov r1, #1 │ │ │ │ ands r3, r3, r1, lsl r2 │ │ │ │ @@ -655551,38 +655551,38 @@ │ │ │ │ beq 2bc3d8 │ │ │ │ ldr r2, [sl, #40] @ 0x28 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ cmp r2, r3 │ │ │ │ bne 2bc3d8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ bl 2bc15c │ │ │ │ mov r1, #0 │ │ │ │ mov r0, sl │ │ │ │ bl 237f54 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bc464 │ │ │ │ ldr r1, [r7, #4] │ │ │ │ b 2bc3d8 │ │ │ │ ldr r6, [r7, #8] │ │ │ │ b 2bc2a4 │ │ │ │ mov r0, sl │ │ │ │ bl 2bb410 │ │ │ │ b 2bc454 │ │ │ │ @ instruction: 0x01253dbc │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq pc, r9, r4, asr r2 @ │ │ │ │ - adceq pc, r7, r8, lsl #20 │ │ │ │ - adceq r6, r6, r0, ror #4 │ │ │ │ + umlalseq pc, r9, ip, r2 @ │ │ │ │ + adceq pc, r7, r8, asr #20 │ │ │ │ + adceq r6, r6, r0, lsr #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [r1, #492] @ 0x1ec │ │ │ │ ldr r6, [pc, #256] @ 2bc5a4 │ │ │ │ @@ -655649,18 +655649,18 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ bl 2bc01c │ │ │ │ ldr r0, [r5, #496] @ 0x1f0 │ │ │ │ b 2bc4f4 │ │ │ │ @ instruction: 0x01253b4c │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq pc, r9, r4, lsr #32 │ │ │ │ + adcseq pc, r9, ip, rrx │ │ │ │ andeq r0, r0, fp, lsr r2 │ │ │ │ - adceq pc, r7, r0, lsr #16 │ │ │ │ - adceq r6, r6, ip, asr r0 │ │ │ │ + adceq pc, r7, r0, ror #16 │ │ │ │ + umlaleq r6, r6, ip, r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #72] @ 2bc61c │ │ │ │ ldr r2, [r0, #88] @ 0x58 │ │ │ │ mov r4, r0 │ │ │ │ @@ -655785,15 +655785,15 @@ │ │ │ │ ldr r3, [r9, #3716] @ 0xe84 │ │ │ │ str r3, [r4, #444] @ 0x1bc │ │ │ │ b 2bc784 │ │ │ │ cmp r6, #0 │ │ │ │ beq 2bc760 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bc760 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ mov r1, r6 │ │ │ │ ldr r6, [r6, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -655831,18 +655831,18 @@ │ │ │ │ b 2bc8bc │ │ │ │ cmp r7, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ beq 2bc888 │ │ │ │ cmp r7, r9 │ │ │ │ beq 2bc8ac │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bc8ac │ │ │ │ ldr r0, [r9, #8] │ │ │ │ mov r1, r9 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ add sl, sl, #1 │ │ │ │ @@ -655854,15 +655854,15 @@ │ │ │ │ cmp r9, #0 │ │ │ │ bne 2bc86c │ │ │ │ cmp r7, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ beq 2bc8ac │ │ │ │ add sl, sl, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r8, sl │ │ │ │ str r7, [r4] │ │ │ │ bne 2bc8bc │ │ │ │ ldr r4, [r5, #660] @ 0x294 │ │ │ │ ldr r3, [r5, #2044] @ 0x7fc │ │ │ │ str r3, [r4, #24] │ │ │ │ ldr r3, [r5, #2048] @ 0x800 │ │ │ │ @@ -655916,18 +655916,18 @@ │ │ │ │ b 2bca10 │ │ │ │ cmp r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ beq 2bc9dc │ │ │ │ cmp r4, r6 │ │ │ │ beq 2bca00 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bca00 │ │ │ │ ldr r0, [r6, #72] @ 0x48 │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ add r7, r7, #1 │ │ │ │ @@ -655939,15 +655939,15 @@ │ │ │ │ cmp r6, #0 │ │ │ │ bne 2bc9c0 │ │ │ │ cmp r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ beq 2bca00 │ │ │ │ add r7, r7, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp fp, r7 │ │ │ │ str r4, [r9] │ │ │ │ bne 2bca10 │ │ │ │ ldr r9, [r5, #660] @ 0x294 │ │ │ │ ldr r4, [r9, #420] @ 0x1a4 │ │ │ │ ldr r1, [r9, #416] @ 0x1a0 │ │ │ │ add r7, r5, #6912 @ 0x1b00 │ │ │ │ @@ -655958,18 +655958,18 @@ │ │ │ │ beq 2bcb68 │ │ │ │ cmp r6, #0 │ │ │ │ beq 2bca84 │ │ │ │ cmp r6, r4 │ │ │ │ beq 2bcaa0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bcb30 │ │ │ │ ldr r1, [r9, #416] @ 0x1a0 │ │ │ │ add r1, r7, r1, lsl #4 │ │ │ │ mov r0, r9 │ │ │ │ mov r2, #16 │ │ │ │ str r6, [r0, #420]! @ 0x1a4 │ │ │ │ @@ -655999,36 +655999,36 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx r3 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2bc780 │ │ │ │ mov r0, r3 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b 2bc780 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 2bca98 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bca98 │ │ │ │ b 2bcb30 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r6, #0 │ │ │ │ beq 2bcaa0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r1, [r9, #416] @ 0x1a0 │ │ │ │ add r1, r7, r1, lsl #4 │ │ │ │ b 2bcaa0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ @@ -656115,19 +656115,19 @@ │ │ │ │ bl 178e5c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bcdf0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ add r0, r8, #160 @ 0xa0 │ │ │ │ - bl 35f5f0 │ │ │ │ + bl 35f63c │ │ │ │ ldr r1, [r4, #4] │ │ │ │ mov r7, r0 │ │ │ │ add r0, sl, #160 @ 0xa0 │ │ │ │ - bl 35f5f0 │ │ │ │ + bl 35f63c │ │ │ │ ldr r3, [fp] │ │ │ │ tst r3, #1 │ │ │ │ beq 2bcc64 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 3b5a0 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ @@ -656209,19 +656209,19 @@ │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #2 │ │ │ │ bhi 2bce48 │ │ │ │ ldrh r3, [r6, #72] @ 0x48 │ │ │ │ b 2bcda0 │ │ │ │ @ instruction: 0x01253454 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq lr, r9, r0, lsr #17 │ │ │ │ - adceq r5, r6, r0, asr #16 │ │ │ │ - adceq pc, r7, r4, lsl r0 @ │ │ │ │ - ldrdeq r4, [r6], ip @ │ │ │ │ - adceq r4, r6, ip, asr #31 │ │ │ │ + adcseq lr, r9, r8, ror #17 │ │ │ │ + adceq r5, r6, r0, lsl #17 │ │ │ │ + adceq pc, r7, r4, asr r0 @ │ │ │ │ + adceq r5, r6, ip, lsl r0 │ │ │ │ + adceq r5, r6, ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3896] @ 0xf38 │ │ │ │ ldr r2, [pc, #664] @ 2bd130 │ │ │ │ ldr r3, [pc, #664] @ 2bd134 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -656325,31 +656325,31 @@ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ str r3, [sp, #32] │ │ │ │ str r3, [sp, #28] │ │ │ │ ldrb r3, [r4, #161] @ 0xa1 │ │ │ │ str r3, [sp, #24] │ │ │ │ mov r1, r6 │ │ │ │ mov r3, r8 │ │ │ │ - bl 8353b0 │ │ │ │ + bl 8353f8 │ │ │ │ cmp r6, #0 │ │ │ │ beq 2bd05c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bd0bc │ │ │ │ cmp r8, #0 │ │ │ │ beq 2bd078 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bd0d0 │ │ │ │ ldr r0, [r5, #660] @ 0x294 │ │ │ │ - bl 833c40 │ │ │ │ + bl 833c88 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r0, r5 │ │ │ │ bl 237910 │ │ │ │ ldr r2, [pc, #168] @ 2bd13c │ │ │ │ ldr r3, [pc, #156] @ 2bd134 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -656417,15 +656417,15 @@ │ │ │ │ bl 2bc6f4 │ │ │ │ ldrh r2, [r6, #198] @ 0xc6 │ │ │ │ ldrh r1, [r6, #196] @ 0xc4 │ │ │ │ mov r3, r7 │ │ │ │ mov r0, r8 │ │ │ │ str r5, [sp, #4] │ │ │ │ str r5, [sp] │ │ │ │ - bl 834b28 │ │ │ │ + bl 834b70 │ │ │ │ strb r5, [sp, #77] @ 0x4d │ │ │ │ strb sl, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [r4, #280] @ 0x118 │ │ │ │ ldr r1, [sp, #76] @ 0x4c │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ add r3, sp, #20 │ │ │ │ @@ -656490,15 +656490,15 @@ │ │ │ │ cmp r3, sl │ │ │ │ add r5, r5, #96 @ 0x60 │ │ │ │ bne 2bd2d4 │ │ │ │ ldr r0, [r9, #3944] @ 0xf68 │ │ │ │ cmp r0, sl │ │ │ │ beq 2bd2d4 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r2, r5 │ │ │ │ ldr r3, [r4, #356] @ 0x164 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r3 │ │ │ │ @@ -656558,27 +656558,27 @@ │ │ │ │ mov r2, r3 │ │ │ │ mov r1, r7 │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ ldr r5, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r5 │ │ │ │ mov r0, r8 │ │ │ │ - bl 8338b4 │ │ │ │ + bl 8338fc │ │ │ │ mov r0, r8 │ │ │ │ - bl 833ac4 │ │ │ │ + bl 833b0c │ │ │ │ mov r0, r8 │ │ │ │ - bl 833c38 │ │ │ │ + bl 833c80 │ │ │ │ mov r0, r8 │ │ │ │ - bl 833c04 │ │ │ │ + bl 833c4c │ │ │ │ mov r0, r8 │ │ │ │ - bl 833bc4 │ │ │ │ + bl 833c0c │ │ │ │ mov r0, r8 │ │ │ │ - bl 83385c │ │ │ │ + bl 8338a4 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ - bl 833c40 │ │ │ │ + bl 833c88 │ │ │ │ ldr r2, [pc, #132] @ 2bd4a0 │ │ │ │ ldr r3, [pc, #124] @ 2bd49c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -656627,19 +656627,19 @@ │ │ │ │ bl 2bc6f4 │ │ │ │ stmib sp, {r9, sl} │ │ │ │ str r8, [sp] │ │ │ │ mov r3, r7 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ - bl 8370bc │ │ │ │ + bl 837104 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - b 833c40 │ │ │ │ + b 833c88 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ add r7, sp, #88 @ 0x58 │ │ │ │ ldm r7, {r7, sl, fp} │ │ │ │ @@ -656656,19 +656656,19 @@ │ │ │ │ str r5, [sp, #20] │ │ │ │ str fp, [sp, #16] │ │ │ │ str sl, [sp, #12] │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ str r7, [sp, #8] │ │ │ │ - bl 8373f8 │ │ │ │ + bl 837440 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 833c40 │ │ │ │ + b 833c88 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ ldr ip, [pc, #652] @ 2bd820 │ │ │ │ ldr r3, [pc, #652] @ 2bd824 │ │ │ │ sub sp, sp, #236 @ 0xec │ │ │ │ @@ -656700,15 +656700,15 @@ │ │ │ │ tst r3, #32 │ │ │ │ beq 2bd6f8 │ │ │ │ add r5, sp, #32 │ │ │ │ mov r0, r5 │ │ │ │ ldrsh r3, [sp, #88] @ 0x58 │ │ │ │ ldr r2, [sp, #68] @ 0x44 │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ - bl 835180 │ │ │ │ + bl 8351c8 │ │ │ │ mov r2, r5 │ │ │ │ ldr r3, [r4, #436] @ 0x1b4 │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ mov r1, r6 │ │ │ │ mov r8, #0 │ │ │ │ @@ -656726,15 +656726,15 @@ │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r2, #2 │ │ │ │ str r1, [sp, #24] │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ strd r8, [sp] │ │ │ │ - bl 8373f8 │ │ │ │ + bl 837440 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bcb88 │ │ │ │ ldrb r3, [sp, #138] @ 0x8a │ │ │ │ ldr ip, [sp, #96] @ 0x60 │ │ │ │ cmp r3, #0 │ │ │ │ addne r3, sp, #140 @ 0x8c │ │ │ │ @@ -656743,30 +656743,30 @@ │ │ │ │ str r3, [sp, #12] │ │ │ │ add r3, sp, #104 @ 0x68 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [sp, #68] @ 0x44 │ │ │ │ add r3, sp, #72 @ 0x48 │ │ │ │ stm sp, {ip, lr} │ │ │ │ - bl 838494 │ │ │ │ + bl 8384dc │ │ │ │ cmp r5, #0 │ │ │ │ beq 2bd6e4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bd778 │ │ │ │ ldr r3, [sp, #128] @ 0x80 │ │ │ │ bic r3, r3, #32 │ │ │ │ cmp r3, #0 │ │ │ │ str r3, [sp, #128] @ 0x80 │ │ │ │ beq 2bd75c │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ mov r1, r6 │ │ │ │ - bl 835378 │ │ │ │ + bl 8353c0 │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 2bd750 │ │ │ │ ldr r3, [pc, #280] @ 2bd82c │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #1 │ │ │ │ bne 2bd78c │ │ │ │ @@ -656835,20 +656835,20 @@ │ │ │ │ b 2bd7c8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01252a60 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01252a2c │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ ldrdeq r2, [r5, -r0]! │ │ │ │ - adcseq sp, r9, r8, lsl #28 │ │ │ │ - adceq lr, r7, ip, lsr #11 │ │ │ │ - adceq r4, r6, r4, lsr #27 │ │ │ │ + adcseq sp, r9, r0, asr lr │ │ │ │ + adceq lr, r7, ip, ror #11 │ │ │ │ + adceq r4, r6, r4, ror #27 │ │ │ │ andeq r0, r0, r5, ror #2 │ │ │ │ - adceq r4, r6, r8, asr #11 │ │ │ │ - @ instruction: 0x00a645bc │ │ │ │ + adceq r4, r6, r8, lsl #12 │ │ │ │ + strdeq r4, [r6], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3736] @ 0xe98 │ │ │ │ sub sp, sp, #324 @ 0x144 │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ ldr r2, [pc, #1528] @ 2bde64 │ │ │ │ @@ -657006,15 +657006,15 @@ │ │ │ │ ldr r2, [sp, #96] @ 0x60 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ str r9, [sp, #376] @ 0x178 │ │ │ │ str r5, [sp, #368] @ 0x170 │ │ │ │ str r7, [sp, #360] @ 0x168 │ │ │ │ add sp, sp, #324 @ 0x144 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 83c1d8 │ │ │ │ + b 83c220 │ │ │ │ cmp r3, #10 │ │ │ │ beq 2bd908 │ │ │ │ add r3, r6, #16384 @ 0x4000 │ │ │ │ ldr fp, [r3, #3904] @ 0xf40 │ │ │ │ cmp fp, #0 │ │ │ │ beq 2bdba8 │ │ │ │ mov r2, #100 @ 0x64 │ │ │ │ @@ -657065,15 +657065,15 @@ │ │ │ │ beq 2bda88 │ │ │ │ ldrb r3, [r5, #76] @ 0x4c │ │ │ │ cmp r3, #0 │ │ │ │ beq 2bda88 │ │ │ │ ldr r0, [r6, #660] @ 0x294 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ - bl 835340 │ │ │ │ + bl 835388 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bda88 │ │ │ │ cmp r5, r4 │ │ │ │ beq 2bde2c │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bc6f4 │ │ │ │ @@ -657084,28 +657084,28 @@ │ │ │ │ ldr r2, [sp, #96] @ 0x60 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ str r9, [sp, #16] │ │ │ │ str r5, [sp, #8] │ │ │ │ str r7, [sp] │ │ │ │ mov r1, r4 │ │ │ │ ldr r0, [r6, #660] @ 0x294 │ │ │ │ - bl 836684 │ │ │ │ + bl 8366cc │ │ │ │ ldr r2, [pc, #604] @ 2bde80 │ │ │ │ ldr r3, [pc, #576] @ 2bde68 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #316] @ 0x13c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 2bde60 │ │ │ │ ldr r0, [r6, #660] @ 0x294 │ │ │ │ add sp, sp, #324 @ 0x144 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 833c40 │ │ │ │ + b 833c88 │ │ │ │ cmp r3, #10 │ │ │ │ beq 2bd908 │ │ │ │ b 2bd8e4 │ │ │ │ ldr r2, [pc, #544] @ 2bde84 │ │ │ │ ldr r3, [pc, #512] @ 2bde68 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -657236,24 +657236,24 @@ │ │ │ │ b 2bdce0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r5, r8, r7, r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01252754 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ @ instruction: 0x0128b7e0 │ │ │ │ - adceq lr, r7, ip, asr #6 │ │ │ │ + adceq lr, r7, ip, lsl #7 │ │ │ │ @ instruction: 0x01252568 │ │ │ │ ldrdeq r2, [r5, -r4]! │ │ │ │ @ instruction: 0x01252394 │ │ │ │ - adceq sp, r7, r8, asr #31 │ │ │ │ - umlaleq r4, r6, r8, r7 │ │ │ │ + adceq lr, r7, r8 │ │ │ │ + ldrdeq r4, [r6], r8 @ │ │ │ │ + strdeq r3, [r6], ip @ │ │ │ │ + strdeq r3, [r6], r0 @ │ │ │ │ + adceq r3, r6, r8, asr #31 │ │ │ │ @ instruction: 0x00a63fbc │ │ │ │ - @ instruction: 0x00a63fb0 │ │ │ │ - adceq r3, r6, r8, lsl #31 │ │ │ │ - adceq r3, r6, ip, ror pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr ip, [pc, #264] @ 2bdfc0 │ │ │ │ mov r7, r3 │ │ │ │ ldr r3, [pc, #260] @ 2bdfc4 │ │ │ │ @@ -657320,19 +657320,19 @@ │ │ │ │ str r4, [sp, #8] │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2bdeec │ │ │ │ @ instruction: 0x0125213c │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq sp, r9, ip, asr r7 │ │ │ │ - adcseq sp, r9, r8, lsl r7 │ │ │ │ - @ instruction: 0x00b9d6dc │ │ │ │ - strdeq r4, [r6], r4 @ │ │ │ │ - adceq sp, r7, r0, lsr #30 │ │ │ │ + adcseq sp, r9, r4, lsr #15 │ │ │ │ + adcseq sp, r9, r0, ror #14 │ │ │ │ + adcseq sp, r9, r4, lsr #14 │ │ │ │ + adceq r4, r6, r4, lsr r6 │ │ │ │ + adceq sp, r7, r0, ror #30 │ │ │ │ ldr r3, [r0, #32] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -657371,15 +657371,15 @@ │ │ │ │ tst r2, #1 │ │ │ │ bne 2be0ec │ │ │ │ ldr r4, [r5, #28] │ │ │ │ cmp r4, #0 │ │ │ │ beq 2be0a0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2be0c8 │ │ │ │ ldr r2, [r5, #40] @ 0x28 │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ ldr r0, [r5, #48] @ 0x30 │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ @@ -657410,42 +657410,42 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2be080 │ │ │ │ @ instruction: 0x01251f94 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq sp, r9, r8, lsr #10 │ │ │ │ - ldrdeq sp, [r7], r8 @ │ │ │ │ - adceq r4, r6, r8, lsl #9 │ │ │ │ + adcseq sp, r9, r0, ror r5 │ │ │ │ + adceq sp, r7, r8, lsl ip │ │ │ │ + adceq r4, r6, r8, asr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [r1, #40] @ 0x28 │ │ │ │ ldr r7, [r0, #24] │ │ │ │ ldr r8, [r3, #652] @ 0x28c │ │ │ │ mov r4, r1 │ │ │ │ add r6, r8, #900 @ 0x384 │ │ │ │ mov r5, r0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2be1f0 │ │ │ │ ldr r1, [r5, #28] │ │ │ │ mov r0, r4 │ │ │ │ bl 2bc224 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mvn r1, #0 │ │ │ │ ldr r6, [r3, #652] @ 0x28c │ │ │ │ add r8, r6, #900 @ 0x384 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2be234 │ │ │ │ str r4, [r5, #32] │ │ │ │ ldrb r3, [r4, #64] @ 0x40 │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ orr r3, r3, #2 │ │ │ │ strb r3, [r4, #64] @ 0x40 │ │ │ │ @@ -657468,15 +657468,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2be20c │ │ │ │ cmp r8, #0 │ │ │ │ bne 2be1f8 │ │ │ │ b 2be17c │ │ │ │ mov r3, #0 │ │ │ │ @@ -657485,15 +657485,15 @@ │ │ │ │ str r3, [r6, #900] @ 0x384 │ │ │ │ bl 1798d8 │ │ │ │ b 2be1a8 │ │ │ │ ldr r1, [r8, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 2be228 │ │ │ │ b 2be250 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -657516,15 +657516,15 @@ │ │ │ │ tst r2, #1 │ │ │ │ bne 2be468 │ │ │ │ ldr r6, [r5, #28] │ │ │ │ cmp r6, #0 │ │ │ │ beq 2be2e4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2be3e0 │ │ │ │ add r3, sp, #16 │ │ │ │ mov r7, #0 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, #100 @ 0x64 │ │ │ │ mov r1, r7 │ │ │ │ @@ -657600,15 +657600,15 @@ │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ bl 2be13c │ │ │ │ cmp r4, r7 │ │ │ │ beq 2be3b4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, r7 │ │ │ │ bne 2be3b4 │ │ │ │ ldr r2, [pc, #136] @ 2be4c4 │ │ │ │ ldr r3, [pc, #108] @ 2be4ac │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -657640,17 +657640,17 @@ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01251d50 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r0, r1, r1 │ │ │ │ eorseq r0, r1, r1 │ │ │ │ @ instruction: 0x01251c3c │ │ │ │ @ instruction: 0x01251bbc │ │ │ │ - adcseq sp, r9, r4, asr #3 │ │ │ │ - adceq sp, r7, ip, asr r8 │ │ │ │ - adceq r4, r6, ip, lsl #2 │ │ │ │ + adcseq sp, r9, ip, lsl #4 │ │ │ │ + umlaleq sp, r7, ip, r8 │ │ │ │ + adceq r4, r6, ip, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr lr, [pc, #556] @ 2be718 │ │ │ │ ldr ip, [pc, #556] @ 2be71c │ │ │ │ add lr, pc, lr │ │ │ │ @@ -657716,15 +657716,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r2 │ │ │ │ str r1, [r3], #8 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r5] │ │ │ │ mov r1, #1 │ │ │ │ str r4, [r2, #4] │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2be650 │ │ │ │ ldr r2, [pc, #288] @ 2be72c │ │ │ │ ldr r3, [pc, #268] @ 2be71c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -657796,17 +657796,17 @@ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01251aec │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andgt r3, r2, r0, lsl #26 │ │ │ │ @ instruction: 0x012519ec │ │ │ │ eorsvc r0, sp, r4 │ │ │ │ @ instruction: 0x012519a0 │ │ │ │ - adcseq ip, r9, r8, ror #30 │ │ │ │ - adceq sp, r7, ip, ror #11 │ │ │ │ - umlaleq r3, r6, ip, lr │ │ │ │ + @ instruction: 0x00b9cfb0 │ │ │ │ + adceq sp, r7, ip, lsr #12 │ │ │ │ + ldrdeq r3, [r6], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [pc, #1016] @ 2beb5c │ │ │ │ @@ -657827,26 +657827,26 @@ │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ mov r4, r0 │ │ │ │ ldr fp, [r3, #652] @ 0x28c │ │ │ │ add r9, fp, #900 @ 0x384 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bea9c │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bc224 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mvn r1, #0 │ │ │ │ ldr fp, [r3, #652] @ 0x28c │ │ │ │ add r9, fp, #900 @ 0x384 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2beae0 │ │ │ │ cmn sl, #1 │ │ │ │ beq 2be8a0 │ │ │ │ ldr r1, [r4, #284] @ 0x11c │ │ │ │ cmp r1, #0 │ │ │ │ beq 2bea80 │ │ │ │ @@ -657859,15 +657859,15 @@ │ │ │ │ mov r2, r5 │ │ │ │ blx r7 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ tst r3, #1 │ │ │ │ bne 2bea50 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2be86c │ │ │ │ ldr r2, [pc, #796] @ 2beb64 │ │ │ │ ldr r3, [pc, #788] @ 2beb60 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -658023,15 +658023,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 2beab8 │ │ │ │ cmp fp, #0 │ │ │ │ bne 2beaa4 │ │ │ │ b 2be7c0 │ │ │ │ mov r2, #0 │ │ │ │ @@ -658047,15 +658047,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r0, [fp] │ │ │ │ b 2be99c │ │ │ │ ldr r1, [fp, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ beq 2bead4 │ │ │ │ b 2beb18 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ ldr r1, [r0, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -658121,17 +658121,17 @@ │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2bebc8 │ │ │ │ @ instruction: 0x01251450 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ @ instruction: 0x0120e444 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ - adceq r3, r6, ip, ror r9 │ │ │ │ - adcseq ip, r9, r4, ror #20 │ │ │ │ - @ instruction: 0x00a7d2b4 │ │ │ │ + @ instruction: 0x00a639bc │ │ │ │ + adcseq ip, r9, ip, lsr #21 │ │ │ │ + strdeq sp, [r7], r4 @ │ │ │ │ cmp r1, #13 │ │ │ │ bhi 2bec98 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr lr, [pc, #52] @ 2beca0 │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [lr, r1, lsl #2] │ │ │ │ cmp ip, #0 │ │ │ │ @@ -658142,15 +658142,15 @@ │ │ │ │ beq 2bec90 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ b 2beb78 │ │ │ │ mov r0, #0 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - adcseq ip, r9, r8, lsl #19 │ │ │ │ + @ instruction: 0x00b9c9d0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r1, #0 │ │ │ │ ldr r7, [r0, #40] @ 0x28 │ │ │ │ mov r5, r0 │ │ │ │ @@ -658229,15 +658229,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3, lsl #2] │ │ │ │ add r0, r0, r3, lsl #2 │ │ │ │ str r1, [r0, #852] @ 0x354 │ │ │ │ bx lr │ │ │ │ mvn r3, #0 │ │ │ │ b 2bede8 │ │ │ │ - adcseq ip, r9, r0, lsl r8 │ │ │ │ + adcseq ip, r9, r8, asr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr ip, [pc, #468] @ 2befec │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ str r2, [sp, #28] │ │ │ │ @@ -658355,19 +658355,19 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2bee48 │ │ │ │ ldrdeq r1, [r5, -r8]! │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq ip, r9, ip, lsr #17 │ │ │ │ - umlalseq ip, r9, ip, r8 │ │ │ │ - adcseq ip, r9, r4, ror r7 │ │ │ │ - adceq r3, r6, r0, asr #11 │ │ │ │ - adceq ip, r7, ip, ror #29 │ │ │ │ + @ instruction: 0x00b9c8f4 │ │ │ │ + adcseq ip, r9, r4, ror #17 │ │ │ │ + @ instruction: 0x00b9c7bc │ │ │ │ + adceq r3, r6, r0, lsl #12 │ │ │ │ + adceq ip, r7, ip, lsr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r8, [pc, #240] @ 2bf110 │ │ │ │ cmp r1, #13 │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -658427,20 +658427,20 @@ │ │ │ │ str r4, [sp, #8] │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ ldr r9, [r6, #804] @ 0x324 │ │ │ │ b 2bf080 │ │ │ │ ldrdeq r0, [r5, -r4]! │ │ │ │ - adcseq ip, r9, r4, ror #12 │ │ │ │ + adcseq ip, r9, ip, lsr #13 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ smlawbeq r0, ip, pc, sp @ │ │ │ │ - adcseq ip, r9, r4, ror #12 │ │ │ │ - adceq r3, r6, r8, lsr #9 │ │ │ │ - adceq ip, r7, ip, ror #27 │ │ │ │ + adcseq ip, r9, ip, lsr #13 │ │ │ │ + adceq r3, r6, r8, ror #9 │ │ │ │ + adceq ip, r7, ip, lsr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r0, #40] @ 0x28 │ │ │ │ mov r5, r1 │ │ │ │ @@ -658462,30 +658462,30 @@ │ │ │ │ rsb r2, r5, #0 │ │ │ │ and r3, r3, r2 │ │ │ │ add r5, r5, r3 │ │ │ │ str r3, [r4, #8] │ │ │ │ str r5, [r6, #296] @ 0x128 │ │ │ │ beq 2bf1a4 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r0, r4 │ │ │ │ str r7, [r4, #12] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1, #12] │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ mov r6, r0 │ │ │ │ beq 2bf1e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bf200 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r5 │ │ │ │ add r0, r6, #740 @ 0x2e4 │ │ │ │ str r3, [r5, #12] │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ @@ -658513,26 +658513,26 @@ │ │ │ │ sub r5, r5, #8 │ │ │ │ add r9, r0, #772 @ 0x304 │ │ │ │ mov r6, #0 │ │ │ │ ldr sl, [r4] │ │ │ │ mov r1, #1 │ │ │ │ subs r0, sl, #0 │ │ │ │ beq 2bf284 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bf284 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ bl 2bf1b0 │ │ │ │ ldr sl, [r4, #4] │ │ │ │ mov r1, #1 │ │ │ │ subs r0, sl, #0 │ │ │ │ str r6, [r4] │ │ │ │ beq 2bf2b0 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bf2b0 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ bl 2bf1b0 │ │ │ │ ldr r2, [r4, #8] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ @@ -658590,17 +658590,17 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2bf330 │ │ │ │ smulwteq r5, r8, ip │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq ip, r9, r0, ror #6 │ │ │ │ - adceq ip, r7, r8, ror #18 │ │ │ │ - adceq r3, r6, r8, lsl r2 │ │ │ │ + adcseq ip, r9, r8, lsr #7 │ │ │ │ + adceq ip, r7, r8, lsr #19 │ │ │ │ + adceq r3, r6, r8, asr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr ip, [pc, #536] @ 2bf5dc │ │ │ │ ldr r3, [pc, #536] @ 2bf5e0 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -658616,15 +658616,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ add r6, r0, r3, lsl #2 │ │ │ │ ldr r5, [r6, #304] @ 0x130 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2bf43c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r2, [pc, #472] @ 2bf5ec │ │ │ │ ldr r3, [pc, #456] @ 2bf5e0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -658642,20 +658642,20 @@ │ │ │ │ ldr r9, [r6, #304] @ 0x130 │ │ │ │ cmp r9, r0 │ │ │ │ mov r8, r0 │ │ │ │ beq 2bf490 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bf474 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r9, #0 │ │ │ │ beq 2bf490 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bf56c │ │ │ │ ldr r5, [r4, #360] @ 0x168 │ │ │ │ str r8, [sp] │ │ │ │ cmn r5, #5 │ │ │ │ str r8, [r6, #304] @ 0x130 │ │ │ │ bhi 2bf5d0 │ │ │ │ @@ -658735,15 +658735,15 @@ │ │ │ │ str r3, [r4, #352] @ 0x160 │ │ │ │ b 2bf51c │ │ │ │ mov r0, #0 │ │ │ │ b 2bf520 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01250c34 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00b9c2b4 │ │ │ │ + @ instruction: 0x00b9c2fc │ │ │ │ @ instruction: 0x01250c0c │ │ │ │ smulwteq r5, r4, fp │ │ │ │ andeq r1, r0, r0, lsl #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -658802,19 +658802,19 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2bf64c │ │ │ │ mvn r7, #0 │ │ │ │ b 2bf638 │ │ │ │ ldrdeq r0, [r5, -ip]! │ │ │ │ - adcseq ip, r9, r8, rrx │ │ │ │ + ldrheq ip, [r9], r0 @ │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq ip, r9, r4, asr r0 │ │ │ │ - adceq r2, r6, ip, asr #29 │ │ │ │ - adceq ip, r7, r4, lsl r6 │ │ │ │ + umlalseq ip, r9, ip, r0 │ │ │ │ + adceq r2, r6, ip, lsl #30 │ │ │ │ + adceq ip, r7, r4, asr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #20 │ │ │ │ mov r7, r0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -658841,15 +658841,15 @@ │ │ │ │ add r3, r4, #40 @ 0x28 │ │ │ │ str r2, [r1, #4] │ │ │ │ str r1, [r2] │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #44] @ 0x2c │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bf7c8 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r2, [r5, #264] @ 0x108 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ @@ -658885,17 +658885,17 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2bf744 │ │ │ │ smlawteq r5, ip, r8, r0 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq fp, r9, r8, lsl #30 │ │ │ │ - adceq ip, r7, r4, asr #9 │ │ │ │ - adceq r2, r6, r4, ror sp │ │ │ │ + adcseq fp, r9, r0, asr pc │ │ │ │ + adceq ip, r7, r4, lsl #10 │ │ │ │ + @ instruction: 0x00a62db4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [r1, #24] │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [r3] │ │ │ │ @@ -658955,19 +658955,19 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2bf8a0 │ │ │ │ mvn r5, #0 │ │ │ │ b 2bf88c │ │ │ │ smlawbeq r5, r8, r7, r0 │ │ │ │ - adcseq fp, r9, r4, lsl lr │ │ │ │ + adcseq fp, r9, ip, asr lr │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq fp, r9, ip, asr #27 │ │ │ │ - adceq r2, r6, r8, ror #24 │ │ │ │ - @ instruction: 0x00a7c3b0 │ │ │ │ + adcseq fp, r9, r4, lsl lr │ │ │ │ + adceq r2, r6, r8, lsr #25 │ │ │ │ + strdeq ip, [r7], r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -659001,15 +659001,15 @@ │ │ │ │ ldr r2, [r5, #844] @ 0x34c │ │ │ │ add r3, r4, #40 @ 0x28 │ │ │ │ str r2, [r4, #40] @ 0x28 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r2, #4] │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r5, #844] @ 0x34c │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bfa20 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ @@ -659035,17 +659035,17 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2bf9a8 │ │ │ │ @ instruction: 0x01250668 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - umlalseq fp, r9, r0, ip │ │ │ │ - adceq ip, r7, ip, ror #4 │ │ │ │ - adceq r2, r6, ip, lsl fp │ │ │ │ + @ instruction: 0x00b9bcd8 │ │ │ │ + adceq ip, r7, ip, lsr #5 │ │ │ │ + adceq r2, r6, ip, asr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [r0, #296] @ 0x128 │ │ │ │ mov r4, r0 │ │ │ │ cmp r6, #0 │ │ │ │ @@ -659060,15 +659060,15 @@ │ │ │ │ ldr r3, [r4, #356] @ 0x164 │ │ │ │ ldr r8, [r4, #40] @ 0x28 │ │ │ │ ldr r5, [r3, r2] │ │ │ │ str r2, [r4, #360] @ 0x168 │ │ │ │ mov r0, r5 │ │ │ │ str r7, [r5, #16] │ │ │ │ str r6, [r5, #20] │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bfac8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ bl 2bf1b0 │ │ │ │ b 2bfac8 │ │ │ │ str r3, [r4, #296] @ 0x128 │ │ │ │ @@ -659214,15 +659214,15 @@ │ │ │ │ add r4, r6, #300 @ 0x12c │ │ │ │ add r8, r6, #340 @ 0x154 │ │ │ │ mov r7, #0 │ │ │ │ ldr r5, [r4, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r5, #0 │ │ │ │ beq 2bfd78 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bfd78 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 2bf1b0 │ │ │ │ cmp r8, r4 │ │ │ │ str r7, [r4] │ │ │ │ @@ -659236,15 +659236,15 @@ │ │ │ │ bne 2bfd28 │ │ │ │ mvn r1, #0 │ │ │ │ mov ip, #1 │ │ │ │ ands r3, r3, ip, lsl r1 │ │ │ │ movne r1, ip │ │ │ │ moveq r1, #0 │ │ │ │ b 2bfd14 │ │ │ │ - @ instruction: 0x00b9b9f8 │ │ │ │ + adcseq fp, r9, r0, asr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r8, [r0, #40] @ 0x28 │ │ │ │ mov r5, r0 │ │ │ │ mov r7, r1 │ │ │ │ @@ -659272,15 +659272,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3, lsl #2] │ │ │ │ add r0, r0, r3, lsl #2 │ │ │ │ str r1, [r0, #804] @ 0x324 │ │ │ │ bx lr │ │ │ │ mvn r3, #0 │ │ │ │ b 2bfe34 │ │ │ │ - adcseq fp, r9, ip, ror #16 │ │ │ │ + @ instruction: 0x00b9b8b4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #16 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #24 │ │ │ │ @@ -659343,20 +659343,20 @@ │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #2 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - adcseq fp, r9, fp, lsl #17 │ │ │ │ + @ instruction: 0x00b9b8d3 │ │ │ │ @ instruction: 0x01250128 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq fp, r9, r4, asr #16 │ │ │ │ - adceq fp, r7, r4, ror #31 │ │ │ │ - adceq r2, r6, r8, ror r6 │ │ │ │ + adcseq fp, r9, ip, lsl #17 │ │ │ │ + adceq ip, r7, r4, lsr #32 │ │ │ │ + @ instruction: 0x00a626b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldrb r3, [r1] │ │ │ │ ldr r2, [pc, #468] @ 2c016c │ │ │ │ tst r3, #2 │ │ │ │ @@ -659475,17 +659475,17 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2c012c │ │ │ │ qsubeq r0, r0, r5 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq fp, r9, r8, lsl r6 │ │ │ │ - ldrdeq fp, [r7], r0 @ │ │ │ │ - adceq r2, r6, r0, asr #8 │ │ │ │ + adcseq fp, r9, r0, ror #12 │ │ │ │ + adceq fp, r7, r0, lsl lr │ │ │ │ + adceq r2, r6, r0, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #128] @ 2c0218 │ │ │ │ ldr r2, [pc, #128] @ 2c021c │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -659516,20 +659516,20 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ mov r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - @ instruction: 0x00b9b5df │ │ │ │ + adcseq fp, r9, r7, lsr #12 │ │ │ │ msreq R12_usr, r4, asr lr │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - umlalseq fp, r9, r8, r5 │ │ │ │ - adceq fp, r7, r0, lsl sp │ │ │ │ - adceq r2, r6, r4, lsr #7 │ │ │ │ + adcseq fp, r9, r0, ror #11 │ │ │ │ + adceq fp, r7, r0, asr sp │ │ │ │ + adceq r2, r6, r4, ror #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldrb r4, [r1] │ │ │ │ sub sp, sp, #20 │ │ │ │ ands sl, r4, #2 │ │ │ │ @@ -659704,20 +659704,20 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ mov r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - @ instruction: 0x00b9b2ff │ │ │ │ + adcseq fp, r9, r7, asr #6 │ │ │ │ msreq LR_abt, r4, ror #22 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - @ instruction: 0x00b9b2b8 │ │ │ │ - adceq fp, r7, r0, lsr #20 │ │ │ │ - strheq r2, [r6], r4 @ │ │ │ │ + adcseq fp, r9, r0, lsl #6 │ │ │ │ + adceq fp, r7, r0, ror #20 │ │ │ │ + strdeq r2, [r6], r4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldrb r5, [r1] │ │ │ │ sub sp, sp, #28 │ │ │ │ ands r3, r5, #2 │ │ │ │ @@ -660524,20 +660524,20 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ mov r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - adcseq sl, r9, pc, lsr r6 │ │ │ │ + adcseq sl, r9, r7, lsl #13 │ │ │ │ @ instruction: 0x0124ee94 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - @ instruction: 0x00b9a5f8 │ │ │ │ - adceq sl, r7, r0, asr sp │ │ │ │ - adceq r1, r6, r4, ror #7 │ │ │ │ + adcseq sl, r9, r0, asr #12 │ │ │ │ + umlaleq sl, r7, r0, sp │ │ │ │ + adceq r1, r6, r4, lsr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldrb r4, [r1] │ │ │ │ sub sp, sp, #28 │ │ │ │ ands r3, r4, #2 │ │ │ │ @@ -661316,21 +661316,21 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #1304] @ 0x518 │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2c1e68 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ mov r1, #1 │ │ │ │ orr r3, r3, r5 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 2bbaa8 │ │ │ │ ldr r4, [r0, #1300] @ 0x514 │ │ │ │ cmp r4, #0 │ │ │ │ @@ -661891,20 +661891,20 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ mov r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - ldrsheq r9, [r9], r3 @ │ │ │ │ + adcseq r9, r9, fp, lsr r1 │ │ │ │ @ instruction: 0x0124d938 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq r9, r7, r4, asr r8 │ │ │ │ - strdeq r9, [r7], r4 @ │ │ │ │ - adceq pc, r5, r8, lsl #29 │ │ │ │ + umlaleq r9, r7, r4, r8 │ │ │ │ + adceq r9, r7, r4, lsr r8 │ │ │ │ + adceq pc, r5, r8, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r2, [pc, #2936] @ 2c32dc │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -663596,15 +663596,15 @@ │ │ │ │ str r1, [r4, #4] │ │ │ │ str r3, [r4, #8] │ │ │ │ str r2, [r4] │ │ │ │ ldr r3, [r0, #480] @ 0x1e0 │ │ │ │ str r3, [r4, #12] │ │ │ │ add sp, sp, #84 @ 0x54 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - adcseq r7, r9, r0, ror #12 │ │ │ │ + adcseq r7, r9, r8, lsr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [r1] │ │ │ │ bl 235874 │ │ │ │ @@ -665098,15 +665098,15 @@ │ │ │ │ b 2c5874 │ │ │ │ ldr r9, [pc, #24] @ 2c5958 │ │ │ │ mov r8, #2883584 @ 0x2c0000 │ │ │ │ b 2c5874 │ │ │ │ ldr r9, [pc, #12] @ 2c5958 │ │ │ │ mov r8, #2097152 @ 0x200000 │ │ │ │ b 2c5874 │ │ │ │ - @ instruction: 0x00b95fb0 │ │ │ │ + @ instruction: 0x00b95ff8 │ │ │ │ eorsvc r8, r4, r5 │ │ │ │ eorsvc r8, r2, r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ @@ -665167,15 +665167,15 @@ │ │ │ │ str ip, [sp] │ │ │ │ bl 2c5830 │ │ │ │ ldr r4, [sp, #24] │ │ │ │ cmp r4, #0 │ │ │ │ beq 2c59b4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2c59b4 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -665295,15 +665295,15 @@ │ │ │ │ ldr r1, [r6] │ │ │ │ ldr r2, [sp, #4] │ │ │ │ b 2c5b14 │ │ │ │ mov r3, #2621440 @ 0x280000 │ │ │ │ b 2c5b6c │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ - adcseq r5, r9, r3, asr #25 │ │ │ │ + adcseq r5, r9, fp, lsl #26 │ │ │ │ blt ff6c5c70 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [r1, #112] @ 0x70 │ │ │ │ @@ -665431,16 +665431,16 @@ │ │ │ │ b 2c5d84 │ │ │ │ mov r3, #2621440 @ 0x280000 │ │ │ │ b 2c5d84 │ │ │ │ mov r3, #2621440 @ 0x280000 │ │ │ │ b 2c5dbc │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ - adcseq r5, r9, lr, lsl fp │ │ │ │ - adcseq r5, r9, r5, asr #21 │ │ │ │ + adcseq r5, r9, r6, ror #22 │ │ │ │ + adcseq r5, r9, sp, lsl #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr lr, [r1, #116] @ 0x74 │ │ │ │ mov ip, r2 │ │ │ │ ldrb lr, [lr, #370] @ 0x172 │ │ │ │ @@ -665994,17 +665994,17 @@ │ │ │ │ add r2, r1, #16 │ │ │ │ b 2c660c │ │ │ │ mov r3, #2621440 @ 0x280000 │ │ │ │ add r2, r1, #16 │ │ │ │ b 2c660c │ │ │ │ add r2, r1, #16 │ │ │ │ b 2c6608 │ │ │ │ - umlalseq r5, r9, ip, r2 │ │ │ │ + adcseq r5, r9, r4, ror #5 │ │ │ │ eorsvc r8, r2, r3 │ │ │ │ - adcseq r5, r9, r3, ror r2 │ │ │ │ + @ instruction: 0x00b952bb │ │ │ │ eorsvc r8, r4, r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldrb r3, [r0, #92] @ 0x5c │ │ │ │ sub sp, sp, #12 │ │ │ │ @@ -666208,15 +666208,15 @@ │ │ │ │ lsl r2, r9, #2 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ str ip, [sp] │ │ │ │ bl 2c653c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2c6ae0 │ │ │ │ ldr r2, [pc, #88] @ 2c6b14 │ │ │ │ ldr r3, [pc, #72] @ 2c6b08 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -666353,15 +666353,15 @@ │ │ │ │ str r8, [sp] │ │ │ │ bl 2c653c │ │ │ │ ldr r4, [sp, #16] │ │ │ │ cmp r4, #0 │ │ │ │ beq 2c6ba4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2c6ba4 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -666480,15 +666480,15 @@ │ │ │ │ mov r3, #16 │ │ │ │ bl 2c5830 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ cmp r4, #0 │ │ │ │ beq 2c6f10 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2c6f10 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -669544,99 +669544,99 @@ │ │ │ │ ldrb r1, [r7, #137] @ 0x89 │ │ │ │ mov r0, r6 │ │ │ │ bl 1835dc │ │ │ │ strb r0, [r7, #137] @ 0x89 │ │ │ │ b 2c9864 │ │ │ │ @ instruction: 0x01246fac │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r2, r7, r4, lsl pc │ │ │ │ + adceq r2, r7, r4, asr pc │ │ │ │ @ instruction: 0x01246f64 │ │ │ │ - adceq r4, r7, r8, ror r8 │ │ │ │ - adceq pc, r5, ip, lsr #30 │ │ │ │ - adceq r4, r7, r8, asr #16 │ │ │ │ - umlaleq r2, r7, ip, lr │ │ │ │ + @ instruction: 0x00a748b8 │ │ │ │ + adceq pc, r5, ip, ror #30 │ │ │ │ + adceq r4, r7, r8, lsl #17 │ │ │ │ + ldrdeq r2, [r7], ip @ │ │ │ │ + adceq r2, r7, r4, lsl #29 │ │ │ │ + adceq r2, r7, ip, ror lr │ │ │ │ + adceq r2, r7, r8, ror lr │ │ │ │ + adceq r2, r7, r4, ror lr │ │ │ │ + adceq r2, r7, r0, ror lr │ │ │ │ + adceq r2, r7, ip, ror #28 │ │ │ │ + adceq r2, r7, r0, ror lr │ │ │ │ + adceq r2, r7, r8, ror lr │ │ │ │ + adceq r2, r7, r0, lsl #29 │ │ │ │ + adceq r2, r7, r8, lsl #29 │ │ │ │ + adceq r2, r7, r8, lsl #29 │ │ │ │ + adceq r2, r7, r4, lsl #29 │ │ │ │ + adceq r2, r7, r8, ror lr │ │ │ │ + adceq r2, r7, r0, ror lr │ │ │ │ + adceq r2, r7, r8, ror #28 │ │ │ │ + adceq r2, r7, r0, ror #28 │ │ │ │ + adceq r2, r7, ip, asr lr │ │ │ │ + adceq r2, r7, ip, asr lr │ │ │ │ + adceq r2, r7, ip, ror #28 │ │ │ │ + adceq r2, r7, ip, ror #28 │ │ │ │ + adceq r2, r7, r8, ror #28 │ │ │ │ + adceq r2, r7, r0, ror #28 │ │ │ │ + adceq r2, r7, r8, asr lr │ │ │ │ + adceq r2, r7, r8, asr lr │ │ │ │ + adceq r2, r7, ip, asr lr │ │ │ │ + adceq r2, r7, ip, asr lr │ │ │ │ + adceq r2, r7, r0, asr lr │ │ │ │ + adceq r2, r7, r0, asr lr │ │ │ │ + adceq r2, r7, r0, asr lr │ │ │ │ + adceq r2, r7, r8, asr #28 │ │ │ │ + adceq r2, r7, r4, asr #28 │ │ │ │ adceq r2, r7, r4, asr #28 │ │ │ │ adceq r2, r7, ip, lsr lr │ │ │ │ adceq r2, r7, r8, lsr lr │ │ │ │ - adceq r2, r7, r4, lsr lr │ │ │ │ - adceq r2, r7, r0, lsr lr │ │ │ │ - adceq r2, r7, ip, lsr #28 │ │ │ │ adceq r2, r7, r0, lsr lr │ │ │ │ - adceq r2, r7, r8, lsr lr │ │ │ │ - adceq r2, r7, r0, asr #28 │ │ │ │ - adceq r2, r7, r8, asr #28 │ │ │ │ - adceq r2, r7, r8, asr #28 │ │ │ │ - adceq r2, r7, r4, asr #28 │ │ │ │ - adceq r2, r7, r8, lsr lr │ │ │ │ + adceq r2, r7, r4, lsr #28 │ │ │ │ adceq r2, r7, r0, lsr lr │ │ │ │ adceq r2, r7, r8, lsr #28 │ │ │ │ - adceq r2, r7, r0, lsr #28 │ │ │ │ - adceq r2, r7, ip, lsl lr │ │ │ │ - adceq r2, r7, ip, lsl lr │ │ │ │ - adceq r2, r7, ip, lsr #28 │ │ │ │ - adceq r2, r7, ip, lsr #28 │ │ │ │ - adceq r2, r7, r8, lsr #28 │ │ │ │ - adceq r2, r7, r0, lsr #28 │ │ │ │ - adceq r2, r7, r8, lsl lr │ │ │ │ - adceq r2, r7, r8, lsl lr │ │ │ │ - adceq r2, r7, ip, lsl lr │ │ │ │ adceq r2, r7, ip, lsl lr │ │ │ │ adceq r2, r7, r0, lsl lr │ │ │ │ adceq r2, r7, r0, lsl lr │ │ │ │ - adceq r2, r7, r0, lsl lr │ │ │ │ - adceq r2, r7, r8, lsl #28 │ │ │ │ - adceq r2, r7, r4, lsl #28 │ │ │ │ - adceq r2, r7, r4, lsl #28 │ │ │ │ - strdeq r2, [r7], ip @ │ │ │ │ - strdeq r2, [r7], r8 @ │ │ │ │ - strdeq r2, [r7], r0 @ │ │ │ │ - adceq r2, r7, r4, ror #27 │ │ │ │ - strdeq r2, [r7], r0 @ │ │ │ │ - adceq r2, r7, r8, ror #27 │ │ │ │ - ldrdeq r2, [r7], ip @ │ │ │ │ - ldrdeq r2, [r7], r0 @ │ │ │ │ - ldrdeq r2, [r7], r0 @ │ │ │ │ - ldrdeq r2, [r7], r8 @ │ │ │ │ - ldrdeq r2, [r7], r4 @ │ │ │ │ - adceq r2, r7, r4, asr #27 │ │ │ │ - adceq r2, r7, r4, asr #27 │ │ │ │ - adceq r2, r7, ip, asr #27 │ │ │ │ - ldrdeq r2, [r7], r0 @ │ │ │ │ - adceq r2, r7, ip, asr #27 │ │ │ │ - ldrdeq r2, [r7], ip @ │ │ │ │ - adceq r2, r7, r0, ror #27 │ │ │ │ - strdeq r2, [r7], r4 @ │ │ │ │ - strdeq r2, [r7], r4 @ │ │ │ │ - strdeq r2, [r7], r4 @ │ │ │ │ - strdeq r2, [r7], ip @ │ │ │ │ + adceq r2, r7, r8, lsl lr │ │ │ │ + adceq r2, r7, r4, lsl lr │ │ │ │ adceq r2, r7, r4, lsl #28 │ │ │ │ adceq r2, r7, r4, lsl #28 │ │ │ │ - adceq r2, r7, r8, lsl #28 │ │ │ │ - adceq r2, r7, r8, lsl #28 │ │ │ │ - adceq r2, r7, r8, lsl #28 │ │ │ │ - adceq r2, r7, r8, lsl lr │ │ │ │ - adceq r2, r7, r0, lsr #28 │ │ │ │ - adceq r2, r7, r0, lsr #28 │ │ │ │ - adceq r2, r7, r4, lsr #28 │ │ │ │ - adceq r2, r7, r4, lsr #28 │ │ │ │ - adceq r2, r7, r0, lsr #28 │ │ │ │ - adceq r2, r7, r8, lsr #28 │ │ │ │ - adceq r2, r7, r8, lsr #28 │ │ │ │ + adceq r2, r7, ip, lsl #28 │ │ │ │ + adceq r2, r7, r0, lsl lr │ │ │ │ + adceq r2, r7, ip, lsl #28 │ │ │ │ + adceq r2, r7, ip, lsl lr │ │ │ │ adceq r2, r7, r0, lsr #28 │ │ │ │ - adceq r2, r7, r4, lsr #28 │ │ │ │ - adceq r2, r7, r4, lsr #28 │ │ │ │ - adceq r2, r7, r4, lsr #28 │ │ │ │ - adceq r2, r7, r4, lsr #28 │ │ │ │ - adceq r2, r7, r8, lsl lr │ │ │ │ - adceq r2, r7, r4, lsl lr │ │ │ │ + adceq r2, r7, r4, lsr lr │ │ │ │ + adceq r2, r7, r4, lsr lr │ │ │ │ + adceq r2, r7, r4, lsr lr │ │ │ │ + adceq r2, r7, ip, lsr lr │ │ │ │ + adceq r2, r7, r4, asr #28 │ │ │ │ + adceq r2, r7, r4, asr #28 │ │ │ │ + adceq r2, r7, r8, asr #28 │ │ │ │ + adceq r2, r7, r8, asr #28 │ │ │ │ + adceq r2, r7, r8, asr #28 │ │ │ │ + adceq r2, r7, r8, asr lr │ │ │ │ + adceq r2, r7, r0, ror #28 │ │ │ │ + adceq r2, r7, r0, ror #28 │ │ │ │ + adceq r2, r7, r4, ror #28 │ │ │ │ + adceq r2, r7, r4, ror #28 │ │ │ │ + adceq r2, r7, r0, ror #28 │ │ │ │ + adceq r2, r7, r8, ror #28 │ │ │ │ + adceq r2, r7, r8, ror #28 │ │ │ │ + adceq r2, r7, r0, ror #28 │ │ │ │ + adceq r2, r7, r4, ror #28 │ │ │ │ + adceq r2, r7, r4, ror #28 │ │ │ │ + adceq r2, r7, r4, ror #28 │ │ │ │ + adceq r2, r7, r4, ror #28 │ │ │ │ + adceq r2, r7, r8, asr lr │ │ │ │ + adceq r2, r7, r4, asr lr │ │ │ │ smlawbeq r4, r4, r7, r6 │ │ │ │ - adceq r2, r7, r4, ror #8 │ │ │ │ - umlaleq r8, r5, r4, sl │ │ │ │ - adceq r2, r7, ip, lsl #7 │ │ │ │ - @ instruction: 0x00a589bc │ │ │ │ + adceq r2, r7, r4, lsr #9 │ │ │ │ + ldrdeq r8, [r5], r4 @ │ │ │ │ + adceq r2, r7, ip, asr #7 │ │ │ │ + strdeq r8, [r5], ip @ │ │ │ │ ldr r3, [pc, #236] @ 2ca110 │ │ │ │ mov r2, #0 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [pc, #224] @ 2ca114 │ │ │ │ mov r6, r2 │ │ │ │ b 2ca09c │ │ │ │ @@ -669819,24 +669819,24 @@ │ │ │ │ sub sp, sp, #124 @ 0x7c │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r5, r0 │ │ │ │ mov r0, sp │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #116] @ 0x74 │ │ │ │ mov r3, #0 │ │ │ │ - bl 95a610 │ │ │ │ + bl 95a658 │ │ │ │ ldr r1, [pc, #100] @ 2ca384 │ │ │ │ mov r2, #8 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, sp │ │ │ │ add r4, sp, #96 @ 0x60 │ │ │ │ - bl 95a65c │ │ │ │ + bl 95a6a4 │ │ │ │ mov r1, sp │ │ │ │ mov r0, r4 │ │ │ │ - bl 95a724 │ │ │ │ + bl 95a76c │ │ │ │ mov r2, #16 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 3a9ac │ │ │ │ ldr r2, [pc, #52] @ 2ca388 │ │ │ │ ldr r3, [pc, #40] @ 2ca380 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -669847,15 +669847,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 2ca378 │ │ │ │ add sp, sp, #124 @ 0x7c │ │ │ │ pop {r4, r5, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01245d04 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r5, r5, r4, ror #4 │ │ │ │ + adcseq r5, r5, r4, lsr #5 │ │ │ │ @ instruction: 0x01245ca4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3960] @ 0xf78 │ │ │ │ ldr r2, [pc, #156] @ 2ca440 │ │ │ │ ldr r3, [pc, #156] @ 2ca444 │ │ │ │ @@ -669864,28 +669864,28 @@ │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r5, r0 │ │ │ │ mov r0, sp │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #116] @ 0x74 │ │ │ │ mov r3, #0 │ │ │ │ mov r6, r1 │ │ │ │ - bl 95a610 │ │ │ │ + bl 95a658 │ │ │ │ ldr r1, [pc, #116] @ 2ca448 │ │ │ │ mov r2, #9 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, sp │ │ │ │ - bl 95a65c │ │ │ │ + bl 95a6a4 │ │ │ │ add r4, sp, #96 @ 0x60 │ │ │ │ mov r2, #16 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, sp │ │ │ │ - bl 95a65c │ │ │ │ + bl 95a6a4 │ │ │ │ mov r1, sp │ │ │ │ mov r0, r4 │ │ │ │ - bl 95a724 │ │ │ │ + bl 95a76c │ │ │ │ mov r2, #16 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 3a9ac │ │ │ │ ldr r2, [pc, #52] @ 2ca44c │ │ │ │ ldr r3, [pc, #40] @ 2ca444 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -669896,15 +669896,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 2ca43c │ │ │ │ add sp, sp, #120 @ 0x78 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01245c54 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00a6f2b4 │ │ │ │ + strdeq pc, [r6], r4 @ │ │ │ │ @ instruction: 0x01245be0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, sp, #20 │ │ │ │ str r1, [sp, #12] │ │ │ │ @@ -669912,15 +669912,15 @@ │ │ │ │ bl 17a79c │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 2ca4e0 │ │ │ │ ldr r4, [r4, #8] │ │ │ │ mov r1, #1 │ │ │ │ add r5, r4, #16 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2ca4ec │ │ │ │ ldr r3, [r4, #60] @ 0x3c │ │ │ │ add r5, r4, #56 @ 0x38 │ │ │ │ cmp r5, r3 │ │ │ │ beq 2ca4cc │ │ │ │ ldr r1, [r4, #24] │ │ │ │ @@ -669939,22 +669939,22 @@ │ │ │ │ str r5, [r4, #60] @ 0x3c │ │ │ │ str r5, [r4, #56] @ 0x38 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ ldr r4, [pc, #20] @ 2ca514 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - adceq r2, r7, r0, ror #6 │ │ │ │ - ldrdeq r8, [r5], r8 @ │ │ │ │ + adceq r2, r7, r0, lsr #7 │ │ │ │ + adceq r8, r5, r8, lsl r1 │ │ │ │ @ instruction: 0x0127ed64 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r0, #8] │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ @@ -670077,15 +670077,15 @@ │ │ │ │ mov r6, r0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [fp, #-32] @ 0xffffffe0 │ │ │ │ mov r3, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ca858 │ │ │ │ ldrh r7, [r6, #72] @ 0x48 │ │ │ │ ldr r2, [pc, #452] @ 2ca8f8 │ │ │ │ lsl r3, r7, #2 │ │ │ │ add r3, r3, #7 │ │ │ │ lsr r3, r3, #3 │ │ │ │ @@ -670117,15 +670117,15 @@ │ │ │ │ cmp r7, r4 │ │ │ │ str r0, [r8, #4]! │ │ │ │ bne 2ca790 │ │ │ │ ldr r4, [pc, #332] @ 2ca900 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ca8a4 │ │ │ │ mov r4, #0 │ │ │ │ ldr r3, [r6, #76] @ 0x4c │ │ │ │ ldr r0, [r3, r4, lsl #2] │ │ │ │ bl 2ce1ac │ │ │ │ add r4, r4, #1 │ │ │ │ @@ -670148,15 +670148,15 @@ │ │ │ │ add r3, sp, r2 │ │ │ │ str r0, [r3] │ │ │ │ b 2ca77c │ │ │ │ ldr r4, [pc, #216] @ 2ca908 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2ca7ec │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [r4] │ │ │ │ bl 1798d8 │ │ │ │ b 2ca7ec │ │ │ │ @@ -670168,15 +670168,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 2ca87c │ │ │ │ cmp r5, #0 │ │ │ │ bne 2ca868 │ │ │ │ b 2ca728 │ │ │ │ mov r3, #0 │ │ │ │ @@ -670185,15 +670185,15 @@ │ │ │ │ str r3, [r4] │ │ │ │ bl 1798d8 │ │ │ │ b 2ca7c8 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 2ca8c0 │ │ │ │ cmp r5, #0 │ │ │ │ bne 2ca860 │ │ │ │ b 2ca728 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -670251,26 +670251,26 @@ │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 2ca95c │ │ │ │ ldr r6, [pc, #256] @ 2caac8 │ │ │ │ mov r2, #1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2caa50 │ │ │ │ ldr r6, [pc, #228] @ 2caacc │ │ │ │ mov r2, r4 │ │ │ │ add r1, r4, #8 │ │ │ │ ldr r0, [r7, #12] │ │ │ │ add r6, pc, r6 │ │ │ │ bl 17a7d8 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2caa38 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [r4, #24] │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r0, #3208] @ 0xc88 │ │ │ │ @@ -670288,15 +670288,15 @@ │ │ │ │ b 2caa0c │ │ │ │ cmp r0, #2 │ │ │ │ beq 2caa80 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2caa5c │ │ │ │ cmp r8, #0 │ │ │ │ beq 2ca9e0 │ │ │ │ ldr r6, [pc, #72] @ 2caad0 │ │ │ │ add r6, pc, r6 │ │ │ │ @@ -670304,15 +670304,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2caa9c │ │ │ │ cmp r8, #0 │ │ │ │ bne 2caa88 │ │ │ │ b 2ca9e0 │ │ │ │ andeq r0, r0, r3, lsl #8 │ │ │ │ @@ -670327,15 +670327,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r3, #16] │ │ │ │ str r1, [r0] │ │ │ │ blx r3 │ │ │ │ mov r3, #3 │ │ │ │ str r3, [r4, #20] │ │ │ │ strd r0, [r4, #32] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r5, #1 │ │ │ │ str r5, [r4, #16] │ │ │ │ add r3, r4, #56 @ 0x38 │ │ │ │ add r2, r4, #80 @ 0x50 │ │ │ │ str r3, [r4, #56] @ 0x38 │ │ │ │ str r3, [r4, #60] @ 0x3c │ │ │ │ strh r5, [r4, #74] @ 0x4a │ │ │ │ @@ -670379,27 +670379,27 @@ │ │ │ │ mov r7, r2 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r2, #1 │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cac40 │ │ │ │ ldr r0, [r5, #12] │ │ │ │ mov r1, r6 │ │ │ │ bl 2ca450 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 2cac28 │ │ │ │ ldr r5, [pc, #216] @ 2cacd4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cac8c │ │ │ │ ldr r3, [pc, #192] @ 2cacd8 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r4, r3 │ │ │ │ movne r0, r4 │ │ │ │ moveq r0, #0 │ │ │ │ @@ -670418,15 +670418,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cac64 │ │ │ │ cmp r8, #0 │ │ │ │ bne 2cac50 │ │ │ │ b 2cabe0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -670435,15 +670435,15 @@ │ │ │ │ str r3, [r5] │ │ │ │ bl 1798d8 │ │ │ │ b 2cac10 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2caca8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 2cac48 │ │ │ │ b 2cabe0 │ │ │ │ @ instruction: 0x0127e700 │ │ │ │ @@ -670495,23 +670495,23 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ add r9, pc, r9 │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ b 2cadb8 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2caec4 │ │ │ │ cmp r4, r9 │ │ │ │ bne 2cae6c │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cae78 │ │ │ │ ldr r3, [r5, #20] │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ @@ -670541,15 +670541,15 @@ │ │ │ │ bl 2ca608 │ │ │ │ mov r4, r0 │ │ │ │ b 2cad9c │ │ │ │ ldr r4, [pc, #212] @ 2caf28 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2caf08 │ │ │ │ mov r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp r0, #2 │ │ │ │ @@ -670560,15 +670560,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 2cae9c │ │ │ │ cmp sl, #0 │ │ │ │ bne 2cae88 │ │ │ │ b 2cadd0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -670577,15 +670577,15 @@ │ │ │ │ str r3, [r7] │ │ │ │ bl 1798d8 │ │ │ │ b 2cadb0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 2caee0 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2cae80 │ │ │ │ b 2cadd0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -670621,27 +670621,27 @@ │ │ │ │ mov r2, #1 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r4, [sp, #8] │ │ │ │ str r3, [sp, #16] │ │ │ │ str r3, [sp, #20] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cb0b4 │ │ │ │ ldr r0, [r5, #16] │ │ │ │ mov r1, r4 │ │ │ │ bl 2ca450 │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 2cb018 │ │ │ │ ldr r7, [pc, #448] @ 2cb184 │ │ │ │ mvn r1, #0 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cb100 │ │ │ │ ldr r3, [pc, #424] @ 2cb188 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r6, r3 │ │ │ │ beq 2cb018 │ │ │ │ ldr r2, [pc, #412] @ 2cb18c │ │ │ │ @@ -670704,15 +670704,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 2cb0d8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2cb0c4 │ │ │ │ b 2cafa8 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -670721,25 +670721,25 @@ │ │ │ │ bl 1798d8 │ │ │ │ b 2cafd8 │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 2cb11c │ │ │ │ cmp r7, #0 │ │ │ │ bne 2cb0bc │ │ │ │ b 2cafa8 │ │ │ │ ldr r4, [pc, #88] @ 2cb1a4 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2cafe8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r6, [r4] │ │ │ │ bl 1798d8 │ │ │ │ b 2cafe8 │ │ │ │ @@ -670747,41 +670747,41 @@ │ │ │ │ @ instruction: 0x0124509c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0127e34c │ │ │ │ strdeq lr, [r7, -r8]! │ │ │ │ smlawbeq r7, r4, r2, lr │ │ │ │ @ instruction: 0x01245008 │ │ │ │ andsgt r6, r0, fp, lsl #8 │ │ │ │ - adcseq r5, r9, r0, lsl r5 │ │ │ │ - adceq r1, r7, ip, lsr #15 │ │ │ │ - strdeq r7, [r5], r8 @ │ │ │ │ + adcseq r5, r9, r8, asr r5 │ │ │ │ + adceq r1, r7, ip, ror #15 │ │ │ │ + adceq r7, r5, r8, lsr r5 │ │ │ │ strdeq lr, [r7, -ip]! │ │ │ │ @ instruction: 0x0127e170 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ orr r3, r3, #4 │ │ │ │ str r3, [r0, #20] │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ add r0, r0, #16 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ add r0, r0, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 2ca518 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ ldr r3, [r4, #44] @ 0x2c │ │ │ │ @@ -670818,15 +670818,15 @@ │ │ │ │ ldr r3, [r4, r5, lsl #2] │ │ │ │ cmp r5, r6 │ │ │ │ str r3, [r4, r7] │ │ │ │ ble 2cb2f4 │ │ │ │ ldr r0, [r4, r6, lsl #2] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r0, #16 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ lsl r7, r6, #2 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cb290 │ │ │ │ ldr r0, [r4, r6, lsl #2] │ │ │ │ bl 2ca518 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cb290 │ │ │ │ @@ -671017,15 +671017,15 @@ │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r4, [pc, #268] @ 2cb6cc │ │ │ │ mov r2, #1 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cb644 │ │ │ │ ldr r3, [r6, #20] │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r3, #16] │ │ │ │ blx r3 │ │ │ │ ldr r0, [r6, #12] │ │ │ │ @@ -671034,15 +671034,15 @@ │ │ │ │ ldr r3, [r5, #12] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2cb634 │ │ │ │ ldr r4, [pc, #200] @ 2cb6d0 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2cb584 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ bl 1798d8 │ │ │ │ @@ -671054,15 +671054,15 @@ │ │ │ │ cmp r0, #2 │ │ │ │ beq 2cb678 │ │ │ │ ldr r3, [r4] │ │ │ │ mov r1, r3 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ mov r3, r0 │ │ │ │ bne 2cb650 │ │ │ │ cmp r7, #0 │ │ │ │ beq 2cb5d8 │ │ │ │ ldr r7, [pc, #84] @ 2cb6d4 │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -671071,15 +671071,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ bne 2cb694 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2cb680 │ │ │ │ b 2cb5d8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r4, [r4, -r4]! @ │ │ │ │ @@ -671131,29 +671131,29 @@ │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cb730 │ │ │ │ ldr r6, [pc, #288] @ 2cb8a8 │ │ │ │ mov r1, r0 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cb800 │ │ │ │ mov r1, r4 │ │ │ │ ldr r2, [r1], #12 │ │ │ │ ldr r6, [pc, #252] @ 2cb8ac │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr r0, [r2, #16] │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, r4 │ │ │ │ str r3, [r4, #12] │ │ │ │ bl 17a7d8 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cb874 │ │ │ │ ldrb r2, [r4, #48] @ 0x30 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ bic r2, r2, #3 │ │ │ │ orr r3, r3, #16 │ │ │ │ str r3, [r4, #24] │ │ │ │ @@ -671165,15 +671165,15 @@ │ │ │ │ cmp r0, #2 │ │ │ │ beq 2cb830 │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 2cb80c │ │ │ │ cmp r7, #0 │ │ │ │ beq 2cb7a0 │ │ │ │ ldr r7, [pc, #120] @ 2cb8b0 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #0 │ │ │ │ @@ -671181,15 +671181,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ bne 2cb84c │ │ │ │ cmp r6, #0 │ │ │ │ bne 2cb838 │ │ │ │ b 2cb7a0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -671300,17 +671300,17 @@ │ │ │ │ bl 17b9b0 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mvn r5, #0 │ │ │ │ b 2cb9ec │ │ │ │ andeq r0, r0, sp, lsr r2 │ │ │ │ - adcseq r4, r9, r8, lsl #23 │ │ │ │ - adceq r0, r7, r0, asr lr │ │ │ │ - adceq r6, r5, r0, lsl #23 │ │ │ │ + @ instruction: 0x00b94bd0 │ │ │ │ + umlaleq r0, r7, r0, lr │ │ │ │ + adceq r6, r5, r0, asr #23 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ bx lr │ │ │ │ ldr r0, [r0, #24] │ │ │ │ and r0, r0, #1 │ │ │ │ bx lr │ │ │ │ ldr r3, [r0, #44] @ 0x2c │ │ │ │ ldr r3, [r3, #44] @ 0x2c │ │ │ │ @@ -671399,17 +671399,17 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str ip, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r5 │ │ │ │ bl 17b9b0 │ │ │ │ str r5, [r4, #40] @ 0x28 │ │ │ │ b 2cbb58 │ │ │ │ - adcseq r4, r9, r8, ror #19 │ │ │ │ - adceq r0, r7, r0, ror #25 │ │ │ │ - adceq r6, r5, ip, ror #19 │ │ │ │ + adcseq r4, r9, r0, lsr sl │ │ │ │ + adceq r0, r7, r0, lsr #26 │ │ │ │ + adceq r6, r5, ip, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [r0, #24] │ │ │ │ sub sp, sp, #12 │ │ │ │ tst r3, #4 │ │ │ │ @@ -671441,17 +671441,17 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str ip, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r5 │ │ │ │ bl 17b9b0 │ │ │ │ str r5, [r4, #40] @ 0x28 │ │ │ │ b 2cbc04 │ │ │ │ - adcseq r4, r9, r0, asr #18 │ │ │ │ - adceq r0, r7, r8, lsr ip │ │ │ │ - adceq r6, r5, r4, asr #18 │ │ │ │ + adcseq r4, r9, r8, lsl #19 │ │ │ │ + adceq r0, r7, r8, ror ip │ │ │ │ + adceq r6, r5, r4, lsl #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr ip, [r0, #44] @ 0x2c │ │ │ │ ldr lr, [ip, #36] @ 0x24 │ │ │ │ cmp lr, #0 │ │ │ │ @@ -671578,39 +671578,39 @@ │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r5, [pc, #224] @ 2cbf64 │ │ │ │ mov r1, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cbed8 │ │ │ │ ldr r5, [pc, #196] @ 2cbf68 │ │ │ │ mov r0, r4 │ │ │ │ add r5, pc, r5 │ │ │ │ bl 2ca584 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cbf4c │ │ │ │ ldrh r1, [r4, #72] @ 0x48 │ │ │ │ subs r0, r1, #0 │ │ │ │ movne r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, #2 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r0, #2 │ │ │ │ beq 2cbf08 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cbee4 │ │ │ │ cmp r6, #0 │ │ │ │ beq 2cbe9c │ │ │ │ ldr r5, [pc, #92] @ 2cbf6c │ │ │ │ add r5, pc, r5 │ │ │ │ @@ -671618,15 +671618,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cbf24 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2cbf10 │ │ │ │ b 2cbe9c │ │ │ │ mov r3, #0 │ │ │ │ @@ -671681,15 +671681,15 @@ │ │ │ │ sub sp, fp, #32 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r4, [pc, #528] @ 2cc230 │ │ │ │ mov r2, #1 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc194 │ │ │ │ ldrh r9, [r6, #72] @ 0x48 │ │ │ │ ldr r2, [pc, #496] @ 2cc234 │ │ │ │ lsl r3, r9, #2 │ │ │ │ add r3, r3, #7 │ │ │ │ lsr r3, r3, #3 │ │ │ │ @@ -671721,15 +671721,15 @@ │ │ │ │ cmp r9, r4 │ │ │ │ str r0, [r5, #4]! │ │ │ │ bne 2cc0a0 │ │ │ │ ldr r4, [pc, #376] @ 2cc23c │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc208 │ │ │ │ mov r4, #0 │ │ │ │ ldr r5, [sl, #4]! │ │ │ │ add r4, r4, #1 │ │ │ │ mov r0, r5 │ │ │ │ bl 2ce50c │ │ │ │ @@ -671763,30 +671763,30 @@ │ │ │ │ b 2cc08c │ │ │ │ mvn r0, #15 │ │ │ │ b 2cbfec │ │ │ │ ldr r4, [pc, #212] @ 2cc240 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2cc0fc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [r4] │ │ │ │ bl 1798d8 │ │ │ │ b 2cc0fc │ │ │ │ cmp r0, #2 │ │ │ │ beq 2cc1c4 │ │ │ │ ldr r0, [r4] │ │ │ │ mov r5, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ bne 2cc1a0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2cc038 │ │ │ │ ldr r5, [pc, #120] @ 2cc244 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #0 │ │ │ │ @@ -671794,15 +671794,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ bne 2cc1e0 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2cc1cc │ │ │ │ b 2cc038 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ @@ -671841,27 +671841,27 @@ │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [r0, #88] @ 0x58 │ │ │ │ mov r4, r0 │ │ │ │ add r5, r6, #12 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc300 │ │ │ │ add r2, r6, #40 @ 0x28 │ │ │ │ str r2, [r4, #60] @ 0x3c │ │ │ │ ldr r2, [r6, #40] @ 0x28 │ │ │ │ add r3, r4, #56 @ 0x38 │ │ │ │ str r2, [r4, #56] @ 0x38 │ │ │ │ mvn r1, #0 │ │ │ │ str r3, [r2, #4] │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r6, #40] @ 0x28 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r6, #12] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -671873,41 +671873,41 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ bne 2cc31c │ │ │ │ cmp r7, #0 │ │ │ │ bne 2cc308 │ │ │ │ b 2cc2b8 │ │ │ │ ldr r0, [r6, #12] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ beq 2cc338 │ │ │ │ b 2cc348 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ add r9, r0, #12 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r8, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc470 │ │ │ │ ldr r3, [r8, #44] @ 0x2c │ │ │ │ add r6, r8, #40 @ 0x28 │ │ │ │ ldr sl, [r3, #4] │ │ │ │ cmp r6, r3 │ │ │ │ sub r4, r3, #56 @ 0x38 │ │ │ │ @@ -671924,15 +671924,15 @@ │ │ │ │ bl 2cb3fc │ │ │ │ ldr r1, [r4, #4] │ │ │ │ ldr r0, [r4, #88] @ 0x58 │ │ │ │ ldr r2, [r4, #92] @ 0x5c │ │ │ │ mov r3, #0 │ │ │ │ stm sp, {r1, r7} │ │ │ │ add r0, r0, #16 │ │ │ │ - bl 95d7e8 │ │ │ │ + bl 95d830 │ │ │ │ ldrd r2, [r4, #88] @ 0x58 │ │ │ │ lsr r3, r3, #22 │ │ │ │ add r3, r3, #11 │ │ │ │ ldr r0, [r2, r3, lsl #2] │ │ │ │ bl 2cb1e0 │ │ │ │ ldr r2, [r4, #88] @ 0x58 │ │ │ │ ldr ip, [r4, #56] @ 0x38 │ │ │ │ @@ -671949,15 +671949,15 @@ │ │ │ │ sub r3, r3, #56 @ 0x38 │ │ │ │ cmp r6, r2 │ │ │ │ mov r4, sl │ │ │ │ mov sl, r3 │ │ │ │ bne 2cc3c0 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc4b4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 2cc4d0 │ │ │ │ mov r2, #0 │ │ │ │ @@ -671965,15 +671965,15 @@ │ │ │ │ mov r0, r9 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ bne 2cc48c │ │ │ │ cmp r4, #0 │ │ │ │ bne 2cc478 │ │ │ │ b 2cc3a0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -671983,15 +671983,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 1798d8 │ │ │ │ ldr r0, [r8, #12] │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ beq 2cc4a8 │ │ │ │ b 2cc4d4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -672011,30 +672011,30 @@ │ │ │ │ add r0, r4, #16 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ str r3, [r4, #44] @ 0x2c │ │ │ │ str r6, [r4] │ │ │ │ mov r3, #0 │ │ │ │ str r5, [r4, #8] │ │ │ │ str r7, [r4, #12] │ │ │ │ - bl 95d9dc │ │ │ │ + bl 95da24 │ │ │ │ mov r3, #22 │ │ │ │ mov r0, r4 │ │ │ │ strb r7, [r4, #32] │ │ │ │ str r3, [r4, #36] @ 0x24 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ bl 2cc368 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl 95d498 │ │ │ │ + bl 95d4e0 │ │ │ │ add r5, r6, #1056 @ 0x420 │ │ │ │ add r4, r6, #44 @ 0x2c │ │ │ │ add r5, r5, #12 │ │ │ │ ldr r0, [r4, #4]! │ │ │ │ cmp r0, #0 │ │ │ │ beq 2cc5b0 │ │ │ │ bl 2cb1e0 │ │ │ │ @@ -672060,30 +672060,30 @@ │ │ │ │ mov r7, r2 │ │ │ │ bl 2cc368 │ │ │ │ cmp r4, #64 @ 0x40 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ movcc r4, #64 @ 0x40 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ add r4, r4, #63 @ 0x3f │ │ │ │ bic r4, r4, #63 @ 0x3f │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc760 │ │ │ │ cmp r4, #8192 @ 0x2000 │ │ │ │ movhi r3, #0 │ │ │ │ movls r3, #1 │ │ │ │ mov sl, #64 @ 0x40 │ │ │ │ mov fp, #0 │ │ │ │ strb r3, [r6, #32] │ │ │ │ mov r2, r4 │ │ │ │ mov r3, #0 │ │ │ │ add r0, r6, #16 │ │ │ │ strd sl, [sp] │ │ │ │ - bl 95d4d4 │ │ │ │ + bl 95d51c │ │ │ │ mov r5, r0 │ │ │ │ orrs r1, r5, r1 │ │ │ │ beq 2cc704 │ │ │ │ mov r1, #96 @ 0x60 │ │ │ │ mov r0, #1 │ │ │ │ bl 3bfe4 │ │ │ │ str r5, [r0, #92] @ 0x5c │ │ │ │ @@ -672094,15 +672094,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ str r6, [r0, #88] @ 0x58 │ │ │ │ beq 2cc728 │ │ │ │ mov r0, r3 │ │ │ │ bl 2cb1b8 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc7a4 │ │ │ │ ldr r3, [pc, #324] @ 2cc7f8 │ │ │ │ ldr r0, [r5, #44] @ 0x2c │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r9, #44] @ 0x2c │ │ │ │ mov r3, #1 │ │ │ │ @@ -672121,15 +672121,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r9 │ │ │ │ str r3, [r9, #8] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc7e0 │ │ │ │ mov r9, #0 │ │ │ │ mov r0, r9 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r2, [r6, #8] │ │ │ │ @@ -672152,15 +672152,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cc77c │ │ │ │ cmp r5, #0 │ │ │ │ bne 2cc768 │ │ │ │ b 2cc62c │ │ │ │ mov r3, #0 │ │ │ │ @@ -672169,15 +672169,15 @@ │ │ │ │ str r3, [r6, #12] │ │ │ │ bl 1798d8 │ │ │ │ b 2cc6ac │ │ │ │ ldr r1, [r6, #12] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 2cc798 │ │ │ │ b 2cc7c0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ @@ -672203,15 +672203,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ mov r2, #1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r3, #0 │ │ │ │ str sp, [sp] │ │ │ │ str sp, [sp, #4] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ mov r5, sp │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc944 │ │ │ │ ldr r0, [r6, #1576] @ 0x628 │ │ │ │ cmp r0, #0 │ │ │ │ ble 2cc8f4 │ │ │ │ rsb r0, r0, r0, lsl #3 │ │ │ │ @@ -672245,15 +672245,15 @@ │ │ │ │ cmp r1, ip │ │ │ │ bne 2cc880 │ │ │ │ add ip, ip, #28 │ │ │ │ cmp ip, r0 │ │ │ │ bne 2cc8dc │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc988 │ │ │ │ mov r0, r5 │ │ │ │ bl 2cb358 │ │ │ │ ldr r2, [pc, #184] @ 2cc9d0 │ │ │ │ ldr r3, [pc, #176] @ 2cc9cc │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -672273,15 +672273,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cc960 │ │ │ │ cmp r9, #0 │ │ │ │ bne 2cc94c │ │ │ │ b 2cc864 │ │ │ │ mov r3, #0 │ │ │ │ @@ -672290,15 +672290,15 @@ │ │ │ │ str r3, [r6, #4] │ │ │ │ bl 1798d8 │ │ │ │ b 2cc908 │ │ │ │ ldr r1, [r6, #4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ beq 2cc97c │ │ │ │ b 2cc9a4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r3, [r4, -r8]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -672482,15 +672482,15 @@ │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [r8] │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ str r3, [r9] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ccdd4 │ │ │ │ ldr r2, [r8, #24] │ │ │ │ cmp r5, r2 │ │ │ │ sub r4, r2, #56 @ 0x38 │ │ │ │ mov sl, r2 │ │ │ │ bne 2cccf4 │ │ │ │ @@ -672505,15 +672505,15 @@ │ │ │ │ beq 2ccd04 │ │ │ │ mov r0, r4 │ │ │ │ bl 2cbe50 │ │ │ │ subs fp, r0, #0 │ │ │ │ beq 2cccd4 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cce18 │ │ │ │ ldr r3, [r8, #12] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r8, #12] │ │ │ │ ldr r0, [sp] │ │ │ │ bl 2cb358 │ │ │ │ @@ -672537,15 +672537,15 @@ │ │ │ │ str r0, [ip, #4] │ │ │ │ str ip, [r0] │ │ │ │ str sl, [r4, #60] @ 0x3c │ │ │ │ str sl, [r4, #56] @ 0x38 │ │ │ │ mov r0, r7 │ │ │ │ str r1, [r8, #4] │ │ │ │ mvn r1, #0 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cce8c │ │ │ │ ldr r3, [r4, #44] @ 0x2c │ │ │ │ mov r1, #1 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ @@ -672565,15 +672565,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 2ccdf0 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2ccddc │ │ │ │ b 2cccbc │ │ │ │ ldr r2, [sp, #4] │ │ │ │ @@ -672587,20 +672587,20 @@ │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #12] │ │ │ │ b 2ccd24 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ beq 2cce0c │ │ │ │ b 2cce48 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r5, #1 │ │ │ │ str r5, [r4, #16] │ │ │ │ ldr r3, [r8, #8] │ │ │ │ mov r2, #3 │ │ │ │ add r3, r3, r5 │ │ │ │ str r2, [r4, #20] │ │ │ │ str r3, [r8, #8] │ │ │ │ @@ -672659,15 +672659,15 @@ │ │ │ │ bl 3a028 <__clock_gettime64@plt> │ │ │ │ ldrd r8, [sp] │ │ │ │ add r7, r6, #4 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ strd r8, [r5, #64] @ 0x40 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ add r4, r4, #8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cd018 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r1, [r4, #20] │ │ │ │ add r2, r5, #56 @ 0x38 │ │ │ │ add r3, r3, #1 │ │ │ │ @@ -672675,15 +672675,15 @@ │ │ │ │ str r1, [r5, #56] @ 0x38 │ │ │ │ str r0, [r5, #60] @ 0x3c │ │ │ │ str r2, [r1, #4] │ │ │ │ mov r0, r7 │ │ │ │ mvn r1, #0 │ │ │ │ str r3, [r4, #4] │ │ │ │ str r2, [r4, #20] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cd05c │ │ │ │ ldrd r2, [sp] │ │ │ │ ldr r0, [r6, #1584] @ 0x630 │ │ │ │ ldr r1, [r6, #1588] @ 0x634 │ │ │ │ cmp r3, r1 │ │ │ │ cmpeq r2, r0 │ │ │ │ @@ -672710,15 +672710,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cd034 │ │ │ │ cmp r8, #0 │ │ │ │ bne 2cd020 │ │ │ │ b 2ccf84 │ │ │ │ mov r3, #0 │ │ │ │ @@ -672727,15 +672727,15 @@ │ │ │ │ str r3, [r6, #4] │ │ │ │ bl 1798d8 │ │ │ │ b 2ccfc0 │ │ │ │ ldr r1, [r6, #4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 2cd050 │ │ │ │ b 2cd078 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0124311c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -672743,15 +672743,15 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ add r0, r0, #8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #0 │ │ │ │ @@ -672767,19 +672767,19 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ add r0, r0, #8 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ add r0, r4, #3456 @ 0xd80 │ │ │ │ - bl 9761b0 │ │ │ │ + bl 9761f8 │ │ │ │ ldr r0, [r4, #3244] @ 0xcac │ │ │ │ cmp r0, #0 │ │ │ │ beq 2cd148 │ │ │ │ bl 2cb1e0 │ │ │ │ ldr r0, [r4, #3208] @ 0xc88 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2cd158 │ │ │ │ @@ -672850,20 +672850,20 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r7 │ │ │ │ bl 2ce700 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 2cd390 │ │ │ │ mov r0, r5 │ │ │ │ bl 3b9e4 │ │ │ │ - bl 975f6c │ │ │ │ + bl 975fb4 │ │ │ │ bl 17cb78 │ │ │ │ mov r1, r0 │ │ │ │ add r0, r4, #3456 @ 0xd80 │ │ │ │ - bl 975f88 │ │ │ │ - bl d1e78c │ │ │ │ + bl 975fd0 │ │ │ │ + bl d1e7d4 │ │ │ │ str r8, [r4, #8] │ │ │ │ ldr r3, [pc, #544] @ 2cd4b4 │ │ │ │ str r7, [r4] │ │ │ │ ldr r7, [r9, r3] │ │ │ │ ldr r3, [pc, #536] @ 2cd4b8 │ │ │ │ mov r2, r7 │ │ │ │ ldr r5, [r9, r3] │ │ │ │ @@ -672986,40 +672986,40 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 1837b4 │ │ │ │ mov r1, r4 │ │ │ │ bl 1835dc │ │ │ │ ldr r4, [pc, #108] @ 2cd4f8 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r7, r0 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ strb r7, [r4] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r4, #1 │ │ │ │ strb r4, [r6] │ │ │ │ b 2cd3a4 │ │ │ │ @ instruction: 0x01246520 │ │ │ │ ldrdeq r2, [r4, -r4]! │ │ │ │ - adceq r3, r5, ip, lsr #20 │ │ │ │ + adceq r3, r5, ip, ror #20 │ │ │ │ andeq r0, r0, r8, ror #28 │ │ │ │ andeq r1, r0, r0, ror #5 │ │ │ │ - adceq r4, r7, r8, lsl #30 │ │ │ │ - adcseq r4, r5, r0, lsr #8 │ │ │ │ - adceq r5, r5, r4, lsr #4 │ │ │ │ - adcseq r3, r9, ip, asr #4 │ │ │ │ - adceq pc, r6, r0, asr r5 @ │ │ │ │ + adceq r4, r7, r8, asr #30 │ │ │ │ + adcseq r4, r5, r0, ror #8 │ │ │ │ + adceq r5, r5, r4, ror #4 │ │ │ │ + umlalseq r3, r9, r4, r2 │ │ │ │ + umlaleq pc, r6, r0, r5 @ │ │ │ │ @ instruction: 0x0127bf2d │ │ │ │ @ instruction: 0x0127bf18 │ │ │ │ - adcseq r3, r9, r0, ror #3 │ │ │ │ - adceq pc, r6, ip, lsl #10 │ │ │ │ - @ instruction: 0x00a551b8 │ │ │ │ + adcseq r3, r9, r8, lsr #4 │ │ │ │ + adceq pc, r6, ip, asr #10 │ │ │ │ + strdeq r5, [r5], r8 @ │ │ │ │ andeq r0, r0, r3, lsl #8 │ │ │ │ - adcseq r3, r9, r8, ror #2 │ │ │ │ - adceq pc, r6, ip, asr #8 │ │ │ │ - adceq r5, r5, r0, asr #2 │ │ │ │ - adceq fp, r6, r4, ror #8 │ │ │ │ + @ instruction: 0x00b931b0 │ │ │ │ + adceq pc, r6, ip, lsl #9 │ │ │ │ + adceq r5, r5, r0, lsl #3 │ │ │ │ + adceq fp, r6, r4, lsr #9 │ │ │ │ @ instruction: 0x0127be38 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ bl 1a0c88 │ │ │ │ mov r5, r0 │ │ │ │ @@ -673056,23 +673056,23 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 1837b4 │ │ │ │ mov r1, r4 │ │ │ │ bl 1835dc │ │ │ │ ldr r4, [pc, #40] @ 2cd5cc │ │ │ │ add r4, pc, r4 │ │ │ │ mov r6, r0 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ strb r6, [r4] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r4, #1 │ │ │ │ strb r4, [r5] │ │ │ │ b 2cd574 │ │ │ │ @ instruction: 0x0127bd5d │ │ │ │ @ instruction: 0x0127bd48 │ │ │ │ - adceq fp, r6, ip, asr #6 │ │ │ │ + adceq fp, r6, ip, lsl #7 │ │ │ │ @ instruction: 0x0127bd20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, sp, #24 │ │ │ │ add r1, sp, #8 │ │ │ │ @@ -673140,15 +673140,15 @@ │ │ │ │ ldr r3, [r3, #20] │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 2cd844 │ │ │ │ stm r4, {r5, r6} │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r6, #1 │ │ │ │ str r6, [r4, #24] │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ add r6, sp, #16 │ │ │ │ mov r2, r6 │ │ │ │ ldr r3, [r3, #16] │ │ │ │ mov r1, #3 │ │ │ │ @@ -673250,64 +673250,64 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 17b9b0 │ │ │ │ b 2cd83c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01242954 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01242844 │ │ │ │ - adcseq r2, r9, ip, asr #27 │ │ │ │ + adcseq r2, r9, r4, lsl lr │ │ │ │ + adceq pc, r6, r4, ror #2 │ │ │ │ + ldrdeq r4, [r5], r4 @ │ │ │ │ + adcseq r2, r9, r4, ror #27 │ │ │ │ + adceq pc, r6, r8, lsl r1 @ │ │ │ │ + adceq r4, r5, r4, lsr #27 │ │ │ │ + @ instruction: 0x00b92db8 │ │ │ │ adceq pc, r6, r4, lsr #2 │ │ │ │ - umlaleq r4, r5, r4, sp │ │ │ │ - umlalseq r2, r9, ip, sp │ │ │ │ - ldrdeq pc, [r6], r8 @ │ │ │ │ - adceq r4, r5, r4, ror #26 │ │ │ │ - adcseq r2, r9, r0, ror sp │ │ │ │ - adceq pc, r6, r4, ror #1 │ │ │ │ - adceq r4, r5, r8, lsr sp │ │ │ │ - adcseq r2, r9, r8, lsr sp │ │ │ │ - adceq pc, r6, r8, asr #1 │ │ │ │ - adceq r4, r5, r0, lsl #26 │ │ │ │ + adceq r4, r5, r8, ror sp │ │ │ │ + adcseq r2, r9, r0, lsl #27 │ │ │ │ + adceq pc, r6, r8, lsl #2 │ │ │ │ + adceq r4, r5, r0, asr #26 │ │ │ │ mov r2, #1 │ │ │ │ b 2cd688 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [pc, #208] @ 2cd9d0 │ │ │ │ ldr r2, [pc, #208] @ 2cd9d4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r5, [r3, r2] │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cd94c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ mvn r1, #0 │ │ │ │ add r3, r3, #1 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #24] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cd990 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 2cd9ac │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cd968 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2cd954 │ │ │ │ b 2cd924 │ │ │ │ mov r3, #0 │ │ │ │ @@ -673317,15 +673317,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 2cd984 │ │ │ │ b 2cd9b0 │ │ │ │ strdeq r2, [r4, -r8]! │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -673336,15 +673336,15 @@ │ │ │ │ ldr r2, [pc, #228] @ 2cdad8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r5, [r3, r2] │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cda6c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r3, [r4, #24] │ │ │ │ bne 2cda40 │ │ │ │ @@ -673352,15 +673352,15 @@ │ │ │ │ bl 2cb1e0 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ blx r3 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r5] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ @@ -673371,26 +673371,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cda88 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2cda74 │ │ │ │ b 2cda14 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 2cdaa4 │ │ │ │ b 2cdab4 │ │ │ │ @ instruction: 0x01242608 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ @@ -673589,23 +673589,23 @@ │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ str r2, [r0] │ │ │ │ ldr r6, [r6, r3] │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cde48 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ mvn r1, #0 │ │ │ │ add r3, r3, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r5, #24] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cde8c │ │ │ │ mov r2, #0 │ │ │ │ mvn r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [r4, #4] │ │ │ │ str r2, [r4, #8] │ │ │ │ @@ -673618,15 +673618,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cde64 │ │ │ │ cmp r8, #0 │ │ │ │ bne 2cde50 │ │ │ │ b 2cde08 │ │ │ │ mov r3, #0 │ │ │ │ @@ -673635,15 +673635,15 @@ │ │ │ │ str r3, [r6] │ │ │ │ bl 1798d8 │ │ │ │ b 2cde28 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 2cde80 │ │ │ │ b 2cdea8 │ │ │ │ @ instruction: 0x01242218 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -673654,38 +673654,38 @@ │ │ │ │ ldr r2, [pc, #208] @ 2cdfbc │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r5, [r3, r2] │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cdf34 │ │ │ │ ldr r3, [r4] │ │ │ │ mvn r1, #0 │ │ │ │ add r3, r3, #1 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cdf78 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 2cdf94 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cdf50 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2cdf3c │ │ │ │ b 2cdf0c │ │ │ │ mov r3, #0 │ │ │ │ @@ -673695,15 +673695,15 @@ │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 2cdf6c │ │ │ │ b 2cdf98 │ │ │ │ @ instruction: 0x01242110 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ ldr r2, [r0] │ │ │ │ @@ -673718,25 +673718,25 @@ │ │ │ │ ldr r2, [pc, #304] @ 2ce11c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r5, [r3, r2] │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ce0b0 │ │ │ │ ldr r3, [r4] │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r3, [r4] │ │ │ │ beq 2ce04c │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r5] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ @@ -673772,26 +673772,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2ce0cc │ │ │ │ cmp r6, #0 │ │ │ │ bne 2ce0b8 │ │ │ │ b 2ce00c │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 2ce0e8 │ │ │ │ b 2ce0f8 │ │ │ │ @ instruction: 0x01242010 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ ldr r3, [r0] │ │ │ │ @@ -673854,64 +673854,64 @@ │ │ │ │ ldr r7, [r0] │ │ │ │ mov r5, r0 │ │ │ │ add r4, r7, #3232 @ 0xca0 │ │ │ │ add r4, r4, #8 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ ldr r8, [pc, #728] @ 2ce504 │ │ │ │ add r8, pc, r8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ce384 │ │ │ │ ldr r6, [r7, #3232] @ 0xca0 │ │ │ │ cmp r6, #0 │ │ │ │ beq 2ce24c │ │ │ │ ldr r3, [r6, #4] │ │ │ │ cmp r3, r5 │ │ │ │ beq 2ce27c │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ce3c8 │ │ │ │ ldr r3, [r5, #72] @ 0x48 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ bx r3 │ │ │ │ ldr r3, [pc, #644] @ 2ce508 │ │ │ │ mov r2, #1 │ │ │ │ ldr r8, [r8, r3] │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ce49c │ │ │ │ ldr r3, [r6] │ │ │ │ mvn r1, #0 │ │ │ │ add r3, r3, #1 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r6] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ce484 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ce46c │ │ │ │ mov r0, r6 │ │ │ │ bl 2ce1ac │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ce3e0 │ │ │ │ ldr r3, [r6] │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r3, [r6] │ │ │ │ bne 2ce358 │ │ │ │ @@ -673934,15 +673934,15 @@ │ │ │ │ cmn r0, #1 │ │ │ │ beq 2ce350 │ │ │ │ bl 3a16c │ │ │ │ mov r0, r6 │ │ │ │ bl 3bb4c │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2ce260 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r8] │ │ │ │ bl 1798d8 │ │ │ │ @@ -673953,15 +673953,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2ce3a0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2ce38c │ │ │ │ b 2ce234 │ │ │ │ mov r3, #0 │ │ │ │ @@ -673977,34 +673977,34 @@ │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ bne 2ce3fc │ │ │ │ cmp r4, #0 │ │ │ │ bne 2ce3e8 │ │ │ │ b 2ce2f0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r4 │ │ │ │ beq 2ce418 │ │ │ │ b 2ce428 │ │ │ │ ldr r1, [r7, #3240] @ 0xca8 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 2ce3bc │ │ │ │ b 2ce44c │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ @@ -674019,28 +674019,28 @@ │ │ │ │ b 2ce2bc │ │ │ │ cmp r0, #2 │ │ │ │ beq 2ce4c8 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ beq 2ce4f8 │ │ │ │ b 2ce4a8 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 2ce4dc │ │ │ │ cmp r9, #0 │ │ │ │ bne 2ce4c8 │ │ │ │ b 2ce29c │ │ │ │ ldrdeq r1, [r4, -r0]! │ │ │ │ @@ -674095,15 +674095,15 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #16] │ │ │ │ cmp r0, #0 │ │ │ │ beq 2ce61c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ sub r3, r3, #1 │ │ │ │ @@ -674126,15 +674126,15 @@ │ │ │ │ b 2cd108 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -674401,17 +674401,17 @@ │ │ │ │ blcc fe981298 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x012416e4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ blcc fe9812a4 │ │ │ │ strbtgt r3, [r5], #-1536 @ 0xfffffa00 │ │ │ │ strdeq r1, [r4, -r0]! │ │ │ │ - adcseq r1, r9, r8, asr #23 │ │ │ │ - adceq sp, r6, r4, lsr #30 │ │ │ │ - adceq r3, r5, ip, lsr #22 │ │ │ │ + adcseq r1, r9, r0, lsl ip │ │ │ │ + adceq sp, r6, r4, ror #30 │ │ │ │ + adceq r3, r5, ip, ror #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov lr, r2 │ │ │ │ ldr r2, [pc, #192] @ 2ceb94 │ │ │ │ mov ip, r1 │ │ │ │ @@ -674462,17 +674462,17 @@ │ │ │ │ bl 17b9b0 │ │ │ │ mvn r0, #0 │ │ │ │ b 2ceb34 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01241518 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012414bc │ │ │ │ - adcseq r1, r9, r0, lsr #21 │ │ │ │ - adceq sp, r6, r0, lsr lr │ │ │ │ - adceq r3, r5, r4, lsl sl │ │ │ │ + adcseq r1, r9, r8, ror #21 │ │ │ │ + adceq sp, r6, r0, ror lr │ │ │ │ + adceq r3, r5, r4, asr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r3, [r0] │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ ldr r2, [r0, #80] @ 0x50 │ │ │ │ @@ -674528,17 +674528,17 @@ │ │ │ │ mov r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ b 2cec24 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01241420 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawteq r4, ip, r3, r1 │ │ │ │ - adcseq r1, r9, r4, lsl #19 │ │ │ │ - adceq sp, r6, r4, asr sp │ │ │ │ - adceq r3, r5, r8, lsr #18 │ │ │ │ + adcseq r1, r9, ip, asr #19 │ │ │ │ + umlaleq sp, r6, r4, sp │ │ │ │ + adceq r3, r5, r8, ror #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr ip, [pc, #276] @ 2cede0 │ │ │ │ ldr r3, [pc, #276] @ 2cede4 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -674730,19 +674730,19 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 17b9b0 │ │ │ │ mvn r0, #0 │ │ │ │ b 2cee50 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012411ec │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00b917b5 │ │ │ │ + @ instruction: 0x00b917fd │ │ │ │ @ instruction: 0x012411a0 │ │ │ │ - adcseq r1, r9, r8, asr r6 │ │ │ │ - strdeq sp, [r6], ip @ │ │ │ │ - adceq r3, r5, r0, ror #11 │ │ │ │ + adcseq r1, r9, r0, lsr #13 │ │ │ │ + adceq sp, r6, ip, lsr sl │ │ │ │ + adceq r3, r5, r0, lsr #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r5, r0 │ │ │ │ mov r8, r1 │ │ │ │ @@ -674911,37 +674911,37 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ str ip, [sp] │ │ │ │ bl 17b9b0 │ │ │ │ b 2cf170 │ │ │ │ @ instruction: 0x0123ebec │ │ │ │ - @ instruction: 0x00b915f8 │ │ │ │ + adcseq r1, r9, r0, asr #12 │ │ │ │ @ instruction: 0x0123eb18 │ │ │ │ - umlalseq r1, r9, r8, r4 │ │ │ │ - adceq sp, r6, r4, lsl r9 │ │ │ │ - adceq r3, r5, r4, asr #8 │ │ │ │ + adcseq r1, r9, r0, ror #9 │ │ │ │ + adceq sp, r6, r4, asr r9 │ │ │ │ + adceq r3, r5, r4, lsl #9 │ │ │ │ andeq r0, r0, r9, lsl r1 │ │ │ │ - adceq sp, r6, ip, lsl #17 │ │ │ │ - umlalseq r1, r9, r4, r4 │ │ │ │ - ldrdeq r3, [r5], ip @ │ │ │ │ - adceq r3, r5, r8, lsr #7 │ │ │ │ - adcseq r1, r9, r0, ror #8 │ │ │ │ - adceq sp, r6, r4, lsr r8 │ │ │ │ + adceq sp, r6, ip, asr #17 │ │ │ │ + @ instruction: 0x00b914dc │ │ │ │ + adceq r3, r5, ip, lsl r4 │ │ │ │ + adceq r3, r5, r8, ror #7 │ │ │ │ + adcseq r1, r9, r8, lsr #9 │ │ │ │ + adceq sp, r6, r4, ror r8 │ │ │ │ andeq r0, r0, r7, lsl r1 │ │ │ │ - adceq sp, r6, r4, ror #15 │ │ │ │ - adcseq r1, r9, ip, lsr #8 │ │ │ │ - adceq r3, r5, r4, ror r3 │ │ │ │ + adceq sp, r6, r4, lsr #16 │ │ │ │ + adcseq r1, r9, r4, ror r4 │ │ │ │ + @ instruction: 0x00a533b4 │ │ │ │ andeq r0, r0, r6, lsl r1 │ │ │ │ - adcseq r1, r9, r0, lsl #8 │ │ │ │ - adceq sp, r6, r4, lsr #15 │ │ │ │ - adceq r3, r5, r8, asr #6 │ │ │ │ - @ instruction: 0x00b913bc │ │ │ │ - @ instruction: 0x00a6d6b0 │ │ │ │ - adceq r3, r5, r4, lsl #6 │ │ │ │ + adcseq r1, r9, r8, asr #8 │ │ │ │ + adceq sp, r6, r4, ror #15 │ │ │ │ + adceq r3, r5, r8, lsl #7 │ │ │ │ + adcseq r1, r9, r4, lsl #8 │ │ │ │ + strdeq sp, [r6], r0 @ │ │ │ │ + adceq r3, r5, r4, asr #6 │ │ │ │ ldr r3, [r0, #24] │ │ │ │ tst r3, #4 │ │ │ │ ldrhne r0, [r0, #36] @ 0x24 │ │ │ │ addne r0, r0, #1 │ │ │ │ moveq r0, #1 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -675902,15 +675902,15 @@ │ │ │ │ bl 2cddb4 │ │ │ │ ldr r3, [pc, #1228] @ 2d06dc │ │ │ │ mov r2, #1 │ │ │ │ ldr r8, [r8, r3] │ │ │ │ mov r1, #0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d0650 │ │ │ │ ldrh r3, [r6, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ movne r9, #0 │ │ │ │ beq 2d025c │ │ │ │ ldr r3, [r6, #44] @ 0x2c │ │ │ │ @@ -675919,15 +675919,15 @@ │ │ │ │ bl 2cbce4 │ │ │ │ ldrh r3, [r6, #40] @ 0x28 │ │ │ │ add r9, r9, #1 │ │ │ │ cmp r3, r9 │ │ │ │ bhi 2d023c │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d0638 │ │ │ │ ldr r3, [fp, #-148] @ 0xffffff6c │ │ │ │ str r7, [fp, #-104] @ 0xffffff98 │ │ │ │ cmn r3, #1 │ │ │ │ strne r3, [fp, #-84] @ 0xffffffac │ │ │ │ ldrne r3, [fp, #-116] @ 0xffffff8c │ │ │ │ @@ -676180,51 +676180,51 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 2d066c │ │ │ │ cmp r9, #0 │ │ │ │ bne 2d0658 │ │ │ │ b 2d022c │ │ │ │ sub r9, r9, #4 │ │ │ │ add r3, sp, r9 │ │ │ │ str r0, [r3] │ │ │ │ b 2d0054 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ beq 2d0688 │ │ │ │ b 2d06a8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01240118 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strheq r0, [r4, -r8]! │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ smlawteq r3, r8, ip, pc @ │ │ │ │ - adceq r2, r5, r8, lsl #2 │ │ │ │ + adceq r2, r5, r8, asr #2 │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ - adceq ip, r6, r8, ror #11 │ │ │ │ - @ instruction: 0x00b901b8 │ │ │ │ - adcseq r0, r9, r8, ror r1 │ │ │ │ - ldrdeq ip, [r6], r0 @ │ │ │ │ - adcseq r0, r9, r0, lsl r1 │ │ │ │ - umlaleq ip, r6, r8, r5 │ │ │ │ - adceq r2, r5, ip, asr #32 │ │ │ │ - adceq ip, r6, r8, ror #10 │ │ │ │ + adceq ip, r6, r8, lsr #12 │ │ │ │ + adcseq r0, r9, r0, lsl #4 │ │ │ │ + adcseq r0, r9, r0, asr #3 │ │ │ │ + adceq ip, r6, r0, lsl r6 │ │ │ │ + adcseq r0, r9, r8, asr r1 │ │ │ │ + ldrdeq ip, [r6], r8 @ │ │ │ │ + adceq r2, r5, ip, lsl #1 │ │ │ │ + adceq ip, r6, r8, lsr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r1, #92 @ 0x5c │ │ │ │ mov r0, #1 │ │ │ │ bl 3bfe4 │ │ │ │ @@ -676562,36 +676562,36 @@ │ │ │ │ beq 2d0f30 │ │ │ │ ldr r3, [fp, #-192] @ 0xffffff40 │ │ │ │ ldr r1, [fp, #-128] @ 0xffffff80 │ │ │ │ ldr r3, [r3] │ │ │ │ add r3, r3, #3456 @ 0xd80 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [fp, #-172] @ 0xffffff54 │ │ │ │ - bl 9762ac │ │ │ │ + bl 9762f4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2d0f30 │ │ │ │ ldr r3, [r4] │ │ │ │ tst r3, #4 │ │ │ │ bne 2d1164 │ │ │ │ bl 17cb78 │ │ │ │ ldr r5, [fp, #-172] @ 0xffffff54 │ │ │ │ ldr r2, [fp, #-192] @ 0xffffff40 │ │ │ │ mov r3, #8 │ │ │ │ mov r1, #14 │ │ │ │ add r2, r2, #88 @ 0x58 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9765a8 │ │ │ │ + bl 9765f0 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b3cc │ │ │ │ mov r2, r4 │ │ │ │ mov r1, #2 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9765a8 │ │ │ │ + bl 9765f0 │ │ │ │ ldr r3, [fp, #-124] @ 0xffffff84 │ │ │ │ ldr sl, [fp, #-116] @ 0xffffff8c │ │ │ │ cmp r3, #0 │ │ │ │ ldr r5, [fp, #-108] @ 0xffffff94 │ │ │ │ str sl, [fp, #-184] @ 0xffffff48 │ │ │ │ beq 2d0e0c │ │ │ │ sub r3, fp, #52 @ 0x34 │ │ │ │ @@ -676605,15 +676605,15 @@ │ │ │ │ b 2d0d44 │ │ │ │ ldr r6, [r9] │ │ │ │ ldr r2, [fp, #-168] @ 0xffffff58 │ │ │ │ and r6, r6, #4 │ │ │ │ mov r3, #12 │ │ │ │ mov r1, #3 │ │ │ │ mov r0, r8 │ │ │ │ - bl 9765a8 │ │ │ │ + bl 9765f0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2d0d90 │ │ │ │ mov r0, r4 │ │ │ │ bl 2cb1e0 │ │ │ │ ldr r3, [fp, #-124] @ 0xffffff84 │ │ │ │ add r7, r7, #1 │ │ │ │ cmp r7, r3 │ │ │ │ @@ -676633,22 +676633,22 @@ │ │ │ │ str r3, [fp, #-44] @ 0xffffffd4 │ │ │ │ str r5, [fp, #-48] @ 0xffffffd0 │ │ │ │ beq 2d0d04 │ │ │ │ ldr r2, [fp, #-168] @ 0xffffff58 │ │ │ │ mov r3, #12 │ │ │ │ mov r1, #3 │ │ │ │ mov r0, r8 │ │ │ │ - bl 9765a8 │ │ │ │ + bl 9765f0 │ │ │ │ mov r0, r4 │ │ │ │ bl 2cbb38 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #12 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl 9765a8 │ │ │ │ + bl 9765f0 │ │ │ │ b 2d0d28 │ │ │ │ bl 3b348 │ │ │ │ mov r9, r0 │ │ │ │ ldr r3, [fp, #-196] @ 0xffffff3c │ │ │ │ mov r1, r9 │ │ │ │ ldr lr, [r3, #12] │ │ │ │ mov r0, #0 │ │ │ │ @@ -676709,43 +676709,43 @@ │ │ │ │ ldr r0, [fp, #-172] @ 0xffffff54 │ │ │ │ str r2, [fp, #-52] @ 0xffffffcc │ │ │ │ str r1, [fp, #-44] @ 0xffffffd4 │ │ │ │ ldr r2, [fp, #-168] @ 0xffffff58 │ │ │ │ mov r1, #3 │ │ │ │ str r3, [fp, #-48] @ 0xffffffd0 │ │ │ │ mov r3, #12 │ │ │ │ - bl 9765a8 │ │ │ │ + bl 9765f0 │ │ │ │ mov r0, r4 │ │ │ │ bl 2cbb38 │ │ │ │ ldr r3, [fp, #-176] @ 0xffffff50 │ │ │ │ mov r1, #12 │ │ │ │ add r2, r0, r6 │ │ │ │ ldr r0, [fp, #-172] @ 0xffffff54 │ │ │ │ - bl 9765a8 │ │ │ │ + bl 9765f0 │ │ │ │ str r8, [fp, #-52] @ 0xffffffcc │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr r2, [fp, #-168] @ 0xffffff58 │ │ │ │ lsr r3, r3, #2 │ │ │ │ ldr r0, [fp, #-172] @ 0xffffff54 │ │ │ │ mov r1, #6 │ │ │ │ str r3, [fp, #-48] @ 0xffffffd0 │ │ │ │ mov r3, #12 │ │ │ │ str r7, [fp, #-44] @ 0xffffffd4 │ │ │ │ - bl 9765a8 │ │ │ │ + bl 9765f0 │ │ │ │ mov r0, r4 │ │ │ │ bl 2cb1e0 │ │ │ │ ldr r3, [fp, #-120] @ 0xffffff88 │ │ │ │ add sl, sl, #1 │ │ │ │ cmp sl, r3 │ │ │ │ add r5, r5, #32 │ │ │ │ bcc 2d0e30 │ │ │ │ ldr r6, [fp, #-188] @ 0xffffff44 │ │ │ │ ldr r9, [fp, #-200] @ 0xffffff38 │ │ │ │ ldr r0, [fp, #-172] @ 0xffffff54 │ │ │ │ - bl 976600 │ │ │ │ + bl 976648 │ │ │ │ cmp r6, #255 @ 0xff │ │ │ │ bhi 2d0f7c │ │ │ │ ldr r3, [fp, #-196] @ 0xffffff3c │ │ │ │ ldr r0, [r3, #52] @ 0x34 │ │ │ │ cmn r0, #1 │ │ │ │ beq 2d0f4c │ │ │ │ bl 3a16c │ │ │ │ @@ -676899,23 +676899,23 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ msreq SP_svc, r8, lsr r7 │ │ │ │ msreq SP_svc, r0, lsr #14 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0xfffff000 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ msreq CPSR_xc, r4, lsr #1 │ │ │ │ - adceq r1, r5, r4, lsl #12 │ │ │ │ - adceq fp, r6, ip, ror #21 │ │ │ │ - adcseq pc, r8, r4, asr #13 │ │ │ │ - umlalseq pc, r8, r8, r6 @ │ │ │ │ - adceq fp, r6, ip, asr #21 │ │ │ │ - adcseq pc, r8, r0, lsr r6 @ │ │ │ │ - umlaleq fp, r6, r4, sl │ │ │ │ - adceq r1, r5, r8, asr #10 │ │ │ │ - adceq fp, r6, r0, ror #20 │ │ │ │ + adceq r1, r5, r4, asr #12 │ │ │ │ + adceq fp, r6, ip, lsr #22 │ │ │ │ + adcseq pc, r8, ip, lsl #14 │ │ │ │ + adcseq pc, r8, r0, ror #13 │ │ │ │ + adceq fp, r6, ip, lsl #22 │ │ │ │ + adcseq pc, r8, r8, ror r6 @ │ │ │ │ + ldrdeq fp, [r6], r4 @ │ │ │ │ + adceq r1, r5, r8, lsl #11 │ │ │ │ + adceq fp, r6, r0, lsr #21 │ │ │ │ ldr r1, [pc, #4] @ 2d11e4 │ │ │ │ add r1, pc, r1 │ │ │ │ b 2d2dc8 │ │ │ │ @ instruction: 0xfffff6c0 │ │ │ │ bx lr │ │ │ │ ldr r3, [r0, #24] │ │ │ │ tst r3, #4 │ │ │ │ @@ -677353,15 +677353,15 @@ │ │ │ │ mov r0, sl │ │ │ │ add sp, sp, #76 @ 0x4c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 2ce5cc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0123e958 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r6, r4, ror pc │ │ │ │ + @ instruction: 0x00a67fb4 │ │ │ │ eorsgt r3, r0, r3, lsl #28 │ │ │ │ @ instruction: 0xfffffa80 │ │ │ │ @ instruction: 0xfffffa08 │ │ │ │ ldrdeq lr, [r3, -r4]! │ │ │ │ @ instruction: 0x01277a68 │ │ │ │ @ instruction: 0x01277a64 │ │ │ │ @ instruction: 0x0123e764 │ │ │ │ @@ -677587,15 +677587,15 @@ │ │ │ │ str r1, [sp, #4] │ │ │ │ mov r4, r0 │ │ │ │ mov sl, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [sp] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d1f10 │ │ │ │ ldr r3, [r7, #3228] @ 0xc9c │ │ │ │ add r5, r7, #3216 @ 0xc90 │ │ │ │ add r5, r5, #8 │ │ │ │ cmp r5, r3 │ │ │ │ beq 2d1cb0 │ │ │ │ @@ -677643,15 +677643,15 @@ │ │ │ │ ldr r3, [pc, #712] @ 2d2008 │ │ │ │ ldr r2, [sp] │ │ │ │ mov r1, #0 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d1f54 │ │ │ │ ldrh r6, [r4, #32] │ │ │ │ cmp r6, #0 │ │ │ │ beq 2d1db0 │ │ │ │ mov r6, #0 │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ @@ -677680,15 +677680,15 @@ │ │ │ │ bl 2cbce4 │ │ │ │ ldrh r2, [r4, #40] @ 0x28 │ │ │ │ add r9, r9, #1 │ │ │ │ cmp r9, r2 │ │ │ │ bcc 2d1dc0 │ │ │ │ ldr r0, [sp] │ │ │ │ mvn r1, #0 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d1f9c │ │ │ │ mov r0, r5 │ │ │ │ bl 2cded0 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmn r3, #1 │ │ │ │ str r0, [r4, #80] @ 0x50 │ │ │ │ @@ -677719,30 +677719,30 @@ │ │ │ │ beq 2d1e70 │ │ │ │ blx r3 │ │ │ │ ldr r3, [r7, #3236] @ 0xca4 │ │ │ │ mvn r1, #0 │ │ │ │ add r3, r3, r0 │ │ │ │ str r3, [r7, #3236] @ 0xca4 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2d1ecc │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r7, #3240] @ 0xca8 │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r7 │ │ │ │ bl 2d167c │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d1e90 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldrb r3, [fp, #44] @ 0x2c │ │ │ │ eor r3, r3, #1 │ │ │ │ @@ -677764,15 +677764,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 2d1f2c │ │ │ │ cmp r5, #0 │ │ │ │ bne 2d1f18 │ │ │ │ b 2d1c80 │ │ │ │ cmp r0, #2 │ │ │ │ @@ -677782,15 +677782,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r6] │ │ │ │ ldr r0, [sp] │ │ │ │ mov r2, #2 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2d1f74 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2d1f5c │ │ │ │ b 2d1d60 │ │ │ │ ldr r2, [sp] │ │ │ │ @@ -677800,25 +677800,25 @@ │ │ │ │ str r3, [r2] │ │ │ │ bl 1798d8 │ │ │ │ b 2d1df4 │ │ │ │ ldr r1, [r7, #3240] @ 0xca8 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 2d1f48 │ │ │ │ b 2d1fbc │ │ │ │ ldr r3, [sp] │ │ │ │ ldr r1, [r3] │ │ │ │ ldr r0, [sp] │ │ │ │ mov r2, #2 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 2d1f90 │ │ │ │ b 2d1fe4 │ │ │ │ @ instruction: 0x0123e3a4 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -678626,22 +678626,22 @@ │ │ │ │ mov r4, r0 │ │ │ │ add r6, r7, #3232 @ 0xca0 │ │ │ │ add r6, r6, #8 │ │ │ │ mov r5, r1 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d2d3c │ │ │ │ mov r0, r7 │ │ │ │ bl 2d167c │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d2da4 │ │ │ │ ldr r3, [r4] │ │ │ │ ldr r3, [r3, #3400] @ 0xd48 │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r6, [pc, #204] @ 2d2dbc │ │ │ │ @@ -678667,28 +678667,28 @@ │ │ │ │ b 3c044 │ │ │ │ cmp r0, #2 │ │ │ │ beq 2d2d68 │ │ │ │ ldr r1, [r7, #3240] @ 0xca8 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 2d2d98 │ │ │ │ b 2d2d48 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2d2d7c │ │ │ │ cmp r8, #0 │ │ │ │ bne 2d2d68 │ │ │ │ b 2d2cbc │ │ │ │ mov r3, #0 │ │ │ │ @@ -678720,15 +678720,15 @@ │ │ │ │ add r4, r4, #40 @ 0x28 │ │ │ │ str r0, [r5, #52] @ 0x34 │ │ │ │ add r0, r5, #56 @ 0x38 │ │ │ │ bl 17efe0 │ │ │ │ str r6, [r5, #96] @ 0x60 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2d2e20 │ │ │ │ ldr r3, [pc, #16] @ 2d2e4c │ │ │ │ str r0, [r5, #100] @ 0x64 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r5, #12] │ │ │ │ @@ -678756,15 +678756,15 @@ │ │ │ │ add r5, r5, #4 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ ldr r9, [pc, #428] @ 2d305c │ │ │ │ add r9, pc, r9 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d2fe0 │ │ │ │ ldr r3, [r7, #3248] @ 0xcb0 │ │ │ │ ldr r0, [r7, #3244] @ 0xcac │ │ │ │ add r3, r3, #63 @ 0x3f │ │ │ │ bic r3, r3, #63 @ 0x3f │ │ │ │ cmp r0, #0 │ │ │ │ @@ -678783,15 +678783,15 @@ │ │ │ │ mov r8, #1 │ │ │ │ mvn r1, #0 │ │ │ │ str r3, [r7, #3248] @ 0xcb0 │ │ │ │ str r8, [r4, #20] │ │ │ │ str r9, [r4, #44] @ 0x2c │ │ │ │ str r0, [r4, #48] @ 0x30 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, r9 │ │ │ │ bne 2d3024 │ │ │ │ ldr r0, [r4, #48] @ 0x30 │ │ │ │ bl 2cbbd0 │ │ │ │ ldr r3, [r4, #32] │ │ │ │ ldr r2, [r4, #28] │ │ │ │ mov r1, #8 │ │ │ │ @@ -678840,15 +678840,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 2d2ffc │ │ │ │ cmp sl, #0 │ │ │ │ bne 2d2fe8 │ │ │ │ b 2d2ec4 │ │ │ │ mov r1, r8 │ │ │ │ @@ -678856,15 +678856,15 @@ │ │ │ │ str r9, [r7, #3252] @ 0xcb4 │ │ │ │ bl 1798d8 │ │ │ │ b 2d2f30 │ │ │ │ ldr r1, [r7, #3252] @ 0xcb4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ beq 2d3018 │ │ │ │ b 2d303c │ │ │ │ @ instruction: 0x0123d14c │ │ │ │ @ instruction: 0x011fa69c │ │ │ │ andeq r1, r0, ip, ror r5 │ │ │ │ @@ -679020,16 +679020,16 @@ │ │ │ │ bl 17b9b0 │ │ │ │ b 2d3270 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq ip, [r3, -ip]! @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strheq r6, [r7, -r1]! │ │ │ │ smlawbeq r3, r0, sp, ip │ │ │ │ - adceq r9, r6, ip, asr #17 │ │ │ │ - adceq pc, r4, r4, ror #5 │ │ │ │ + adceq r9, r6, ip, lsl #18 │ │ │ │ + adceq pc, r4, r4, lsr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [pc, #196] @ 2d33bc │ │ │ │ ldr lr, [pc, #196] @ 2d33c0 │ │ │ │ add r4, pc, r4 │ │ │ │ @@ -679081,16 +679081,16 @@ │ │ │ │ bl 17b9b0 │ │ │ │ b 2d336c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0123cd00 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01275fb4 │ │ │ │ smlawbeq r3, r4, ip, ip │ │ │ │ - adceq r9, r6, r8, lsl #16 │ │ │ │ - adceq pc, r4, ip, ror #3 │ │ │ │ + adceq r9, r6, r8, asr #16 │ │ │ │ + adceq pc, r4, ip, lsr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, sp, #72 @ 0x48 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ @@ -679212,17 +679212,17 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 17b9b0 │ │ │ │ b 2d3514 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0123cb08 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ ldrdeq ip, [r3, -ip]! @ │ │ │ │ - ldrsheq sp, [r8], r4 @ │ │ │ │ - adceq r9, r6, r4, lsr r6 │ │ │ │ - adceq lr, r4, r4, ror #31 │ │ │ │ + adcseq sp, r8, ip, lsr r1 │ │ │ │ + adceq r9, r6, r4, ror r6 │ │ │ │ + adceq pc, r4, r4, lsr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ @@ -679646,45 +679646,45 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ ldrb r2, [r4, #7] │ │ │ │ b 2d3b38 │ │ │ │ ldr r1, [pc, #124] @ 2d3d18 │ │ │ │ add r1, pc, r1 │ │ │ │ b 2d3be0 │ │ │ │ - adceq r9, r6, r4, ror #5 │ │ │ │ - adcseq ip, r8, r0, lsl #27 │ │ │ │ - adcseq lr, r5, r0, lsl #11 │ │ │ │ - umlaleq r9, r6, r4, r2 │ │ │ │ - adcseq ip, r8, r8, lsr #26 │ │ │ │ - adceq r9, r6, ip, asr #4 │ │ │ │ + adceq r9, r6, r4, lsr #6 │ │ │ │ + adcseq ip, r8, r8, asr #27 │ │ │ │ + adcseq lr, r5, r0, asr #11 │ │ │ │ + ldrdeq r9, [r6], r4 @ │ │ │ │ + adcseq ip, r8, r0, ror sp │ │ │ │ + adceq r9, r6, ip, lsl #5 │ │ │ │ tsteq pc, r0, ror #25 │ │ │ │ - adceq r9, r6, r0, lsr #4 │ │ │ │ + adceq r9, r6, r0, ror #4 │ │ │ │ @ instruction: 0x011f9cb4 │ │ │ │ - strdeq r9, [r6], ip @ │ │ │ │ + adceq r9, r6, ip, lsr r2 │ │ │ │ tsteq pc, r4, lsl #25 │ │ │ │ - ldrdeq r9, [r6], ip @ │ │ │ │ + adceq r9, r6, ip, lsl r2 │ │ │ │ tsteq pc, ip, lsr ip @ │ │ │ │ - @ instruction: 0x00a691b8 │ │ │ │ + strdeq r9, [r6], r8 @ │ │ │ │ @ instruction: 0x011f9bf8 │ │ │ │ - umlaleq r9, r6, r4, r1 │ │ │ │ + ldrdeq r9, [r6], r4 @ │ │ │ │ @ instruction: 0x011f9bf8 │ │ │ │ - adceq r9, r6, r8, ror r1 │ │ │ │ + @ instruction: 0x00a691b8 │ │ │ │ tsteq pc, ip, asr #23 │ │ │ │ - adceq r9, r6, r8, asr r1 │ │ │ │ + umlaleq r9, r6, r8, r1 │ │ │ │ tsteq pc, ip, asr #22 │ │ │ │ - adceq r9, r6, r4, ror #2 │ │ │ │ - adceq r9, r6, r4, lsr r1 │ │ │ │ - adcseq ip, r3, ip, lsl #2 │ │ │ │ - adceq r9, r6, r0, lsr #32 │ │ │ │ - adceq r9, r6, r0, lsl r0 │ │ │ │ - umlaleq r9, r6, r0, r0 │ │ │ │ - adceq r9, r6, r8, rrx │ │ │ │ - adceq r9, r6, r0, lsr r0 │ │ │ │ - adceq r9, r6, r0, lsl r0 │ │ │ │ - adceq r3, r7, r0, lsl #18 │ │ │ │ + adceq r9, r6, r4, lsr #3 │ │ │ │ + adceq r9, r6, r4, ror r1 │ │ │ │ + adcseq ip, r3, ip, asr #2 │ │ │ │ + adceq r9, r6, r0, rrx │ │ │ │ + adceq r9, r6, r0, asr r0 │ │ │ │ + ldrdeq r9, [r6], r0 @ │ │ │ │ + adceq r9, r6, r8, lsr #1 │ │ │ │ + adceq r9, r6, r0, ror r0 │ │ │ │ + adceq r9, r6, r0, asr r0 │ │ │ │ + adceq r3, r7, r0, asr #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldrb r2, [r0, #1] │ │ │ │ ldrb r1, [r0] │ │ │ │ ldrb r3, [r0, #4] │ │ │ │ @@ -679733,19 +679733,19 @@ │ │ │ │ b 2d3d70 │ │ │ │ ldr r1, [pc, #32] @ 2d3e0c │ │ │ │ mov r0, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ ldrb r3, [r4, #1] │ │ │ │ b 2d3d68 │ │ │ │ - umlaleq r8, r6, ip, pc @ │ │ │ │ - umlaleq r8, r6, r4, pc @ │ │ │ │ - adceq r8, r6, ip, ror #30 │ │ │ │ - adceq r8, r6, ip, lsr pc │ │ │ │ - adceq r8, r6, r4, lsl pc │ │ │ │ + ldrdeq r8, [r6], ip @ │ │ │ │ + ldrdeq r8, [r6], r4 @ │ │ │ │ + adceq r8, r6, ip, lsr #31 │ │ │ │ + adceq r8, r6, ip, ror pc │ │ │ │ + adceq r8, r6, r4, asr pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldrb r1, [r0, #1] │ │ │ │ ldrb r2, [r0] │ │ │ │ lsr r3, r1, #4 │ │ │ │ @@ -679812,20 +679812,20 @@ │ │ │ │ ldrb r1, [r4, #4] │ │ │ │ b 2d3e70 │ │ │ │ ldr r1, [pc, #32] @ 2d3f4c │ │ │ │ mov r0, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ b 2d3e58 │ │ │ │ - strdeq r8, [r6], ip @ │ │ │ │ - adceq r8, r6, r0, asr lr │ │ │ │ - adceq r8, r6, r8, asr #28 │ │ │ │ - adceq r8, r6, ip, lsl lr │ │ │ │ - adceq r8, r6, r8, asr #28 │ │ │ │ - adceq r8, r6, r8, lsr #28 │ │ │ │ + adceq r8, r6, ip, lsr pc │ │ │ │ + umlaleq r8, r6, r0, lr │ │ │ │ + adceq r8, r6, r8, lsl #29 │ │ │ │ + adceq r8, r6, ip, asr lr │ │ │ │ + adceq r8, r6, r8, lsl #29 │ │ │ │ + adceq r8, r6, r8, ror #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r7, [sp, #24] │ │ │ │ mov r5, r0 │ │ │ │ @@ -679879,21 +679879,21 @@ │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ b 2d3f80 │ │ │ │ ldr r1, [pc, #36] @ 2d405c │ │ │ │ mov r0, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ b 2d3f78 │ │ │ │ - ldrdeq r8, [r6], r8 @ │ │ │ │ - adceq r4, r5, r4, lsr #30 │ │ │ │ - adceq r4, r6, r8, lsl #30 │ │ │ │ - adcseq ip, r8, ip, asr #13 │ │ │ │ - adcseq sp, r5, ip, asr #29 │ │ │ │ - @ instruction: 0x00a54eb8 │ │ │ │ - umlaleq r2, r6, ip, pc @ │ │ │ │ + adceq r8, r6, r8, lsl lr │ │ │ │ + adceq r4, r5, r4, ror #30 │ │ │ │ + adceq r4, r6, r8, asr #30 │ │ │ │ + adcseq ip, r8, r4, lsl r7 │ │ │ │ + adcseq sp, r5, ip, lsl #30 │ │ │ │ + strdeq r4, [r5], r8 @ │ │ │ │ + ldrdeq r2, [r6], ip @ │ │ │ │ cmp r1, #0 │ │ │ │ beq 2d4090 │ │ │ │ cmp r1, #4 │ │ │ │ bxne lr │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r2, [pc, #56] @ 2d40b8 │ │ │ │ @@ -679908,18 +679908,18 @@ │ │ │ │ bxne lr │ │ │ │ ldr r2, [pc, #24] @ 2d40c0 │ │ │ │ add r2, pc, r2 │ │ │ │ b 2d4080 │ │ │ │ ldr r2, [pc, #16] @ 2d40c4 │ │ │ │ add r2, pc, r2 │ │ │ │ b 2d4080 │ │ │ │ - adceq r8, r6, r0, lsl sp │ │ │ │ - adceq r8, r6, r4, lsl sp │ │ │ │ - ldrdeq r8, [r6], r8 @ │ │ │ │ - adceq r8, r6, r0, asr #25 │ │ │ │ + adceq r8, r6, r0, asr sp │ │ │ │ + adceq r8, r6, r4, asr sp │ │ │ │ + adceq r8, r6, r8, lsl sp │ │ │ │ + adceq r8, r6, r0, lsl #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldrb r2, [r0, #5] │ │ │ │ ldr r1, [pc, #112] @ 2d4154 │ │ │ │ lsr r2, r2, #1 │ │ │ │ @@ -679948,17 +679948,17 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ ldrb r3, [r4, #5] │ │ │ │ tst r3, #8 │ │ │ │ popeq {r4, pc} │ │ │ │ b 2d4120 │ │ │ │ @ instruction: 0x011f95b4 │ │ │ │ - adceq r8, r6, r4, lsr #25 │ │ │ │ - umlaleq r8, r6, r8, ip │ │ │ │ - adceq r8, r6, r8, ror ip │ │ │ │ + adceq r8, r6, r4, ror #25 │ │ │ │ + ldrdeq r8, [r6], r8 @ │ │ │ │ + @ instruction: 0x00a68cb8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldrb r2, [r0, #1] │ │ │ │ ldrb r3, [r0, #2] │ │ │ │ mov r4, r0 │ │ │ │ @@ -679974,16 +679974,16 @@ │ │ │ │ tst r3, #8 │ │ │ │ popeq {r4, pc} │ │ │ │ ldr r1, [pc, #16] @ 2d41c4 │ │ │ │ pop {r4, lr} │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #1 │ │ │ │ b 3ad3c <__printf_chk@plt> │ │ │ │ - adceq r8, r6, r8, lsr ip │ │ │ │ - adceq r8, r6, r8, ror fp │ │ │ │ + adceq r8, r6, r8, ror ip │ │ │ │ + @ instruction: 0x00a68bb8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -680015,20 +680015,20 @@ │ │ │ │ cmp r5, r6 │ │ │ │ lsr r4, r4, #1 │ │ │ │ bne 2d422c │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r2, [pc, #24] @ 2d4278 │ │ │ │ add r2, pc, r2 │ │ │ │ b 2d41f0 │ │ │ │ - strdeq r8, [r6], r8 @ │ │ │ │ - adceq r4, r5, r8, lsl #21 │ │ │ │ - adceq r4, r6, r4, asr #25 │ │ │ │ - adcseq ip, r8, r8, lsl #9 │ │ │ │ - adcseq sp, r5, r8, lsl #25 │ │ │ │ - adceq sl, r6, r8, ror r8 │ │ │ │ + adceq r8, r6, r8, lsr ip │ │ │ │ + adceq r4, r5, r8, asr #21 │ │ │ │ + adceq r4, r6, r4, lsl #26 │ │ │ │ + @ instruction: 0x00b8c4d0 │ │ │ │ + adcseq sp, r5, r8, asr #25 │ │ │ │ + @ instruction: 0x00a6a8b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrsb r3, [r0, #7] │ │ │ │ mov r4, r0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -680146,30 +680146,30 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ b 2d4368 │ │ │ │ ldr r1, [pc, #64] @ 2d44ac │ │ │ │ add r1, pc, r1 │ │ │ │ b 2d4418 │ │ │ │ - adceq r8, r6, r8, lsr r9 │ │ │ │ - @ instruction: 0x00b8c3d0 │ │ │ │ - @ instruction: 0x00b5dbd0 │ │ │ │ - adceq r8, r6, r4, ror #17 │ │ │ │ + adceq r8, r6, r8, ror r9 │ │ │ │ + adcseq ip, r8, r8, lsl r4 │ │ │ │ + adcseq sp, r5, r0, lsl ip │ │ │ │ + adceq r8, r6, r4, lsr #18 │ │ │ │ msreq CPSR_xc, r4, asr r5 │ │ │ │ - adceq r5, r5, r0, lsl #2 │ │ │ │ - adceq sl, r6, ip, lsr #29 │ │ │ │ - ldrdeq r5, [r5], ip @ │ │ │ │ - adceq r8, r6, r0, ror sl │ │ │ │ - adceq r8, r6, r0, asr #20 │ │ │ │ - strdeq r8, [r6], r0 @ │ │ │ │ - @ instruction: 0x00b3b8d4 │ │ │ │ - strdeq r8, [r6], r0 @ │ │ │ │ - adceq r8, r6, r4, asr #19 │ │ │ │ - adceq r8, r6, r4, lsr #19 │ │ │ │ - adceq r3, r7, r0, lsr r1 │ │ │ │ + adceq r5, r5, r0, asr #2 │ │ │ │ + adceq sl, r6, ip, ror #29 │ │ │ │ + adceq r5, r5, ip, lsl r1 │ │ │ │ + @ instruction: 0x00a68ab0 │ │ │ │ + adceq r8, r6, r0, lsl #21 │ │ │ │ + adceq r8, r6, r0, lsr sl │ │ │ │ + adcseq fp, r3, r4, lsl r9 │ │ │ │ + adceq r8, r6, r0, lsr sl │ │ │ │ + adceq r8, r6, r4, lsl #20 │ │ │ │ + adceq r8, r6, r4, ror #19 │ │ │ │ + adceq r3, r7, r0, ror r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #1640] @ 2d4b38 │ │ │ │ @@ -680583,57 +680583,57 @@ │ │ │ │ mov r0, #1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ b 2d4928 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0123bb24 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x011f91bc │ │ │ │ - adcseq pc, r3, ip, lsl r0 @ │ │ │ │ - adcseq pc, r3, r8, lsl r0 @ │ │ │ │ + adcseq pc, r3, ip, asr r0 @ │ │ │ │ + adcseq pc, r3, r8, asr r0 @ │ │ │ │ smlawteq r7, r4, sp, r4 │ │ │ │ ldrdeq pc, [r3, -r0]! │ │ │ │ - adcseq lr, r3, r8, ror #31 │ │ │ │ - adcseq r0, r4, r0, asr #28 │ │ │ │ + adcseq pc, r3, r8, lsr #32 │ │ │ │ + adcseq r0, r4, r0, lsl #29 │ │ │ │ @ instruction: 0x01274d38 │ │ │ │ - adceq r8, r6, ip, lsr #16 │ │ │ │ - adceq r8, r6, r0, asr #16 │ │ │ │ - @ instruction: 0x00b3eefc │ │ │ │ + adceq r8, r6, ip, ror #16 │ │ │ │ + adceq r8, r6, r0, lsl #17 │ │ │ │ + adcseq lr, r3, ip, lsr pc │ │ │ │ @ instruction: 0x01274ca4 │ │ │ │ - adceq r8, r6, ip, lsr #15 │ │ │ │ - ldrdeq r8, [r6], ip @ │ │ │ │ + adceq r8, r6, ip, ror #15 │ │ │ │ + adceq r8, r6, ip, lsl r8 │ │ │ │ msreq CPSR_xc, r8, lsl #2 │ │ │ │ - adcseq lr, r3, r4, lsr #29 │ │ │ │ - adcseq r0, r4, r0, lsl #26 │ │ │ │ - adceq r8, r6, r0, ror #13 │ │ │ │ + adcseq lr, r3, r4, ror #29 │ │ │ │ + adcseq r0, r4, r0, asr #26 │ │ │ │ + adceq r8, r6, r0, lsr #14 │ │ │ │ msreq SP_svc, ip, lsl r7 │ │ │ │ - @ instruction: 0x00b3edd8 │ │ │ │ - adceq r2, r7, r8, ror #27 │ │ │ │ - umlaleq r8, r6, r0, ip │ │ │ │ - adceq r2, r8, r0, lsl #31 │ │ │ │ + adcseq lr, r3, r8, lsl lr │ │ │ │ + adceq r2, r7, r8, lsr #28 │ │ │ │ + ldrdeq r8, [r6], r0 @ │ │ │ │ + adceq r2, r8, r0, asr #31 │ │ │ │ msreq R11_usr, r4 @ │ │ │ │ msreq R11_usr, r0, asr r6 │ │ │ │ - adcseq r0, r6, r4, lsl #1 │ │ │ │ - adcseq r0, r4, ip, lsr #22 │ │ │ │ - adcseq lr, r3, r4, lsl #25 │ │ │ │ + adcseq r0, r6, r4, asr #1 │ │ │ │ + adcseq r0, r4, ip, ror #22 │ │ │ │ + adcseq lr, r3, r4, asr #25 │ │ │ │ @ instruction: 0x01274a2c │ │ │ │ msreq SP_svc, r0 @ │ │ │ │ - umlaleq r8, r6, r4, r5 │ │ │ │ - adceq r2, r8, r8, lsr #28 │ │ │ │ - adcseq r0, r4, r8, asr #20 │ │ │ │ - adcseq sp, r5, r4, ror #23 │ │ │ │ - @ instruction: 0x00b5dbd8 │ │ │ │ - adceq r8, r6, r0, lsl #9 │ │ │ │ - adceq r8, r6, r4, asr r4 │ │ │ │ - adceq r8, r6, r0, ror r4 │ │ │ │ + ldrdeq r8, [r6], r4 @ │ │ │ │ + adceq r2, r8, r8, ror #28 │ │ │ │ + adcseq r0, r4, r8, lsl #21 │ │ │ │ + adcseq sp, r5, r4, lsr #24 │ │ │ │ + adcseq sp, r5, r8, lsl ip │ │ │ │ + adceq r8, r6, r0, asr #9 │ │ │ │ + umlaleq r8, r6, r4, r4 │ │ │ │ + @ instruction: 0x00a684b0 │ │ │ │ @ instruction: 0x0123b594 │ │ │ │ - adceq r8, r6, r4, lsl #8 │ │ │ │ - adceq r8, r6, r8, ror #7 │ │ │ │ - adcseq pc, r5, r4, ror #27 │ │ │ │ - @ instruction: 0x00b3b1d4 │ │ │ │ - umlaleq r8, r6, ip, r3 │ │ │ │ + adceq r8, r6, r4, asr #8 │ │ │ │ + adceq r8, r6, r8, lsr #8 │ │ │ │ + adcseq pc, r5, r4, lsr #28 │ │ │ │ + adcseq fp, r3, r4, lsl r2 │ │ │ │ + ldrdeq r8, [r6], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r1, [pc, #220] @ 2d4ce4 │ │ │ │ ldr r4, [r0, #352] @ 0x160 │ │ │ │ ldr r2, [pc, #216] @ 2d4ce8 │ │ │ │ @@ -680669,15 +680669,15 @@ │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r7, [pc, #100] @ 2d4cf0 │ │ │ │ mov r5, #0 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, sp │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r6 │ │ │ │ - bl 9459ec │ │ │ │ + bl 945a34 │ │ │ │ ldr r4, [r4] │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ orr r0, r5, r0 │ │ │ │ and r5, r0, #255 @ 0xff │ │ │ │ beq 2d4c54 │ │ │ │ cmp r4, #0 │ │ │ │ @@ -680697,15 +680697,15 @@ │ │ │ │ @ instruction: 0x011f8a9c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #16] │ │ │ │ - bl 953bcc │ │ │ │ + bl 953c14 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ b 17d534 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ @@ -681157,27 +681157,27 @@ │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [pc, #164] @ 2d54d0 │ │ │ │ mov r3, r1 │ │ │ │ mov r1, #3 │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [sp] │ │ │ │ bl 3a058 <__atomic_store_8@plt> │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r9, #1 │ │ │ │ strb r9, [r8] │ │ │ │ b 2d4d64 │ │ │ │ ldr r0, [pc, #128] @ 2d54d4 │ │ │ │ ldr r9, [pc, #128] @ 2d54d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 1837b4 │ │ │ │ add r9, pc, r9 │ │ │ │ mov sl, r0 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ str sl, [r9] │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ mov r9, #1 │ │ │ │ strb r9, [r8] │ │ │ │ b 2d51c0 │ │ │ │ ldrdeq r4, [r7, -r8]! │ │ │ │ @ instruction: 0x012745b8 │ │ │ │ smlawteq r7, r0, r5, r4 │ │ │ │ @ instruction: 0x01274598 │ │ │ │ @@ -681192,18 +681192,18 @@ │ │ │ │ @ instruction: 0x001fffff │ │ │ │ smlawbeq r7, r4, r2, r4 │ │ │ │ andeq r3, r0, pc, lsr pc │ │ │ │ @ instruction: 0x0127416c │ │ │ │ @ instruction: 0x01274150 │ │ │ │ @ instruction: 0x0127415c │ │ │ │ @ instruction: 0x0127414c │ │ │ │ - adceq r8, r6, r0, rrx │ │ │ │ + adceq r8, r6, r0, lsr #1 │ │ │ │ @ instruction: 0x011f9994 │ │ │ │ strdeq r3, [r7, -r0]! │ │ │ │ - adceq r8, r6, r8, lsl r0 │ │ │ │ + adceq r8, r6, r8, asr r0 │ │ │ │ @ instruction: 0x01273ebc │ │ │ │ add r0, r0, #20 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ @@ -681224,26 +681224,26 @@ │ │ │ │ bne 2d557c │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ bl 2ca1dc │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [pc, #116] @ 2d55bc │ │ │ │ add r0, pc, r0 │ │ │ │ - bl 952d4c │ │ │ │ - bl 952e10 │ │ │ │ + bl 952d94 │ │ │ │ + bl 952e58 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, sp │ │ │ │ - bl 957d5c │ │ │ │ + bl 957da4 │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r2, [pc, #88] @ 2d55c0 │ │ │ │ mov r1, sp │ │ │ │ and r2, r2, r3 │ │ │ │ mov r0, r7 │ │ │ │ mov r3, r4 │ │ │ │ - bl 953950 │ │ │ │ + bl 953998 │ │ │ │ str r0, [r6, #16] │ │ │ │ ldr r2, [pc, #64] @ 2d55c4 │ │ │ │ ldr r3, [pc, #40] @ 2d55b0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ @@ -681358,15 +681358,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 179150 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r0, [r3, #16] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov r3, r7 │ │ │ │ - bl 953f80 │ │ │ │ + bl 953fc8 │ │ │ │ ldrb r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2d579c │ │ │ │ ldr r2, [pc, #60] @ 2d57b4 │ │ │ │ ldr r3, [pc, #52] @ 2d57b0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -681398,46 +681398,46 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #116] @ 0x74 │ │ │ │ mov r3, #0 │ │ │ │ beq 2d5880 │ │ │ │ add r5, sp, #16 │ │ │ │ mov r0, r5 │ │ │ │ mov r4, r1 │ │ │ │ - bl 95a610 │ │ │ │ + bl 95a658 │ │ │ │ mov r0, sp │ │ │ │ bl 178f44 │ │ │ │ mov r2, #1 │ │ │ │ ldr r1, [r4, #268] @ 0x10c │ │ │ │ mov r0, sp │ │ │ │ - bl 948dd8 │ │ │ │ + bl 948e20 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ cmp r2, #0 │ │ │ │ bne 2d58b8 │ │ │ │ ldrb r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2d58ac │ │ │ │ mov r2, #4 │ │ │ │ add r1, r4, #20 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95a65c │ │ │ │ + bl 95a6a4 │ │ │ │ mov r2, #4 │ │ │ │ add r1, r4, #24 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95a65c │ │ │ │ + bl 95a6a4 │ │ │ │ mov r2, #4 │ │ │ │ add r1, r4, #256 @ 0x100 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95a65c │ │ │ │ + bl 95a6a4 │ │ │ │ add r1, r4, #272 @ 0x110 │ │ │ │ mov r0, r5 │ │ │ │ mov r2, #532 @ 0x214 │ │ │ │ - bl 95a65c │ │ │ │ + bl 95a6a4 │ │ │ │ mov r1, r5 │ │ │ │ add r0, r4, #964 @ 0x3c4 │ │ │ │ - bl 95a724 │ │ │ │ + bl 95a76c │ │ │ │ ldr r2, [pc, #88] @ 2d58e0 │ │ │ │ ldr r3, [pc, #80] @ 2d58dc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -681446,15 +681446,15 @@ │ │ │ │ add sp, sp, #120 @ 0x78 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [sp] │ │ │ │ bl 3bb4c │ │ │ │ b 2d5834 │ │ │ │ ldr r1, [sp] │ │ │ │ mov r0, r5 │ │ │ │ - bl 95a65c │ │ │ │ + bl 95a6a4 │ │ │ │ ldrb r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2d5834 │ │ │ │ b 2d58ac │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0123a820 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -681480,15 +681480,15 @@ │ │ │ │ mov r2, r5 │ │ │ │ mov r6, r1 │ │ │ │ bl 2d56d8 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ add r2, sp, #4 │ │ │ │ ldr r0, [r3, #16] │ │ │ │ mov r1, r5 │ │ │ │ - bl 953ddc │ │ │ │ + bl 953e24 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 2d5998 │ │ │ │ add r5, sp, #8 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 179568 │ │ │ │ @@ -681555,15 +681555,15 @@ │ │ │ │ ldr r3, [r4, #16] │ │ │ │ mov ip, #0 │ │ │ │ ldr r0, [r3, #16] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r1, r7 │ │ │ │ str ip, [sp] │ │ │ │ - bl 953cd4 │ │ │ │ + bl 953d1c │ │ │ │ ldrb r3, [sp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2d5ab0 │ │ │ │ ldr r2, [pc, #60] @ 2d5ac8 │ │ │ │ ldr r3, [pc, #52] @ 2d5ac4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -681886,15 +681886,15 @@ │ │ │ │ bne 2d5ed4 │ │ │ │ b 2d5f64 │ │ │ │ andeq r0, r0, r5, asr r1 │ │ │ │ eoreq r8, r0, r0, lsl #4 │ │ │ │ strbeq r4, [r0], #3 │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ muleq r0, r1, r1 │ │ │ │ - adcseq sl, r8, r8, asr #17 │ │ │ │ + adcseq sl, r8, r0, lsl r9 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ ldrb r3, [r0, #12] │ │ │ │ cmp r3, #4 │ │ │ │ bne 2d5fdc │ │ │ │ ldr r0, [r0, #20] │ │ │ │ ldr r2, [pc, #36] @ 2d5fe4 │ │ │ │ sub r3, r0, #488 @ 0x1e8 │ │ │ │ @@ -682568,15 +682568,15 @@ │ │ │ │ b 2d694c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01239790 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01239728 │ │ │ │ @ instruction: 0x01239668 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ - adcseq r9, r8, r3, asr lr │ │ │ │ + umlalseq r9, r8, fp, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r3, [pc, #2156] @ 2d72d0 │ │ │ │ ldr r1, [r1, #20] │ │ │ │ mov r4, r0 │ │ │ │ @@ -683126,15 +683126,15 @@ │ │ │ │ andeq r0, r0, r2, asr r1 │ │ │ │ strdeq r9, [r3, -ip]! │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, sp, asr r1 │ │ │ │ @ instruction: 0x0123932c │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ @ instruction: 0x0123927c │ │ │ │ - adcseq r9, r8, r0, lsr #20 │ │ │ │ + adcseq r9, r8, r8, ror #20 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ smlawbeq r3, r4, sp, r8 │ │ │ │ @ instruction: 0x01238d50 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -683454,27 +683454,27 @@ │ │ │ │ add r3, sp, #48 @ 0x30 │ │ │ │ mov r6, r2 │ │ │ │ add r8, sp, #72 @ 0x48 │ │ │ │ str r7, [sp, #24] │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ b 2d7998 │ │ │ │ mov r0, r6 │ │ │ │ - bl 8caaa0 │ │ │ │ + bl 8caae8 │ │ │ │ str r0, [sp, #8] │ │ │ │ mov r0, r6 │ │ │ │ - bl 8daac8 │ │ │ │ + bl 8dab10 │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, r6 │ │ │ │ - bl 8f699c │ │ │ │ + bl 8f69e4 │ │ │ │ ldr r1, [pc, #880] @ 2d7bb4 │ │ │ │ mov r2, #0 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ mov r0, r6 │ │ │ │ - bl 9111a0 │ │ │ │ + bl 9111e8 │ │ │ │ mov sl, r0 │ │ │ │ mov r0, r6 │ │ │ │ bl d1a3c │ │ │ │ ldr r3, [pc, #848] @ 2d7bb8 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ str r7, [r8] │ │ │ │ @@ -683487,30 +683487,30 @@ │ │ │ │ str r3, [sp, #92] @ 0x5c │ │ │ │ ldr r3, [pc, #808] @ 2d7bbc │ │ │ │ str r7, [r8, #24] │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ strb r2, [sp, #96] @ 0x60 │ │ │ │ mov r9, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 934868 │ │ │ │ + bl 9348b0 │ │ │ │ ldr r3, [pc, #784] @ 2d7bc0 │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ ldr r3, [pc, #764] @ 2d7bc4 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ str r7, [sp, #64] @ 0x40 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 92d798 │ │ │ │ + bl 92d7e0 │ │ │ │ cmp fp, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 2d7b14 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ orr r2, r2, r4 │ │ │ │ orr r2, r1, r2 │ │ │ │ @@ -683518,86 +683518,86 @@ │ │ │ │ orr r2, r1, r2 │ │ │ │ orr sl, sl, r2 │ │ │ │ orr r9, r9, sl │ │ │ │ orr r5, r5, r9 │ │ │ │ orr r3, r3, r5 │ │ │ │ and fp, r3, #255 @ 0xff │ │ │ │ mov r0, r6 │ │ │ │ - bl 91ab74 │ │ │ │ + bl 91abbc │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 9302b4 │ │ │ │ + bl 9302fc │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d7adc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl 9242c8 │ │ │ │ + bl 924310 │ │ │ │ orr r4, r4, fp │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 932958 │ │ │ │ + bl 9329a0 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 9384cc │ │ │ │ + bl 938514 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 93abbc │ │ │ │ + bl 93ac04 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ cmp r4, #0 │ │ │ │ beq 2d7b64 │ │ │ │ mov r3, #1 │ │ │ │ mov fp, #0 │ │ │ │ str r3, [sp, #24] │ │ │ │ mov r0, r6 │ │ │ │ bl cfc30 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 8dc7cc │ │ │ │ + bl 8dc814 │ │ │ │ mov r1, #0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 8f6dc0 │ │ │ │ + bl 8f6e08 │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 919be0 │ │ │ │ + bl 919c28 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ bl 10a7b0 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ bl d26e8 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 919c7c │ │ │ │ + bl 919cc4 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 91bf58 │ │ │ │ + bl 91bfa0 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 9195a0 │ │ │ │ + bl 9195e8 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 91afc0 │ │ │ │ + bl 91b008 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ mov r1, #262144 @ 0x40000 │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 94d688 │ │ │ │ + bl 94d6d0 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ ldr r1, [r3] │ │ │ │ cmn r1, #1 │ │ │ │ orr r5, r5, r0 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ beq 2d7b40 │ │ │ │ @@ -683605,57 +683605,57 @@ │ │ │ │ beq 2d7ac8 │ │ │ │ cmp r1, #2 │ │ │ │ beq 2d7ac4 │ │ │ │ mov r3, #1 │ │ │ │ mov r2, r3 │ │ │ │ mov r1, #16 │ │ │ │ mov r0, r6 │ │ │ │ - bl 935214 │ │ │ │ + bl 93525c │ │ │ │ orr r4, r0, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl 924748 │ │ │ │ + bl 924790 │ │ │ │ ldrsb r2, [r6, #65] @ 0x41 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ sub r3, r2, #4 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ cmp r2, #14 │ │ │ │ cmpne r3, #1 │ │ │ │ orr r4, r4, r0 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ bhi 2d781c │ │ │ │ mov r0, r6 │ │ │ │ - bl 935dc0 │ │ │ │ + bl 935e08 │ │ │ │ orr r0, r4, r0 │ │ │ │ and r4, r0, #255 @ 0xff │ │ │ │ b 2d781c │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 91d710 │ │ │ │ + bl 91d758 │ │ │ │ orr r0, r5, r0 │ │ │ │ and r5, r0, #255 @ 0xff │ │ │ │ b 2d7a6c │ │ │ │ mov r0, r6 │ │ │ │ - bl 919be0 │ │ │ │ + bl 919c28 │ │ │ │ mov r0, r6 │ │ │ │ bl d26e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl 9242c8 │ │ │ │ + bl 924310 │ │ │ │ mov r0, r6 │ │ │ │ - bl 932958 │ │ │ │ + bl 9329a0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 9384cc │ │ │ │ + bl 938514 │ │ │ │ mov r0, r6 │ │ │ │ - bl 93abbc │ │ │ │ + bl 93ac04 │ │ │ │ b 2d798c │ │ │ │ mov r1, fp │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 8e39a0 │ │ │ │ + bl 8e39e8 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ subs fp, r0, #0 │ │ │ │ beq 2d78f0 │ │ │ │ mov r0, r6 │ │ │ │ bl d1a3c │ │ │ │ b 2d791c │ │ │ │ ldr r0, [pc, #128] @ 2d7bc8 │ │ │ │ @@ -683688,15 +683688,15 @@ │ │ │ │ andeq r0, r0, r8, asr #28 │ │ │ │ @ instruction: 0x0123c7a0 │ │ │ │ @ instruction: 0xffffe5f0 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ @ instruction: 0xffffe408 │ │ │ │ andeq r0, r0, r2, lsl #5 │ │ │ │ - adceq r5, r6, r0, lsr #26 │ │ │ │ + adceq r5, r6, r0, ror #26 │ │ │ │ smlawbeq r3, r4, r4, r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldrsb r2, [r0, #65] @ 0x41 │ │ │ │ mov r4, r0 │ │ │ │ @@ -683776,51 +683776,51 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #64 @ 0x40 │ │ │ │ bne 2d7f14 │ │ │ │ ldrsb r3, [sl, #65] @ 0x41 │ │ │ │ cmp r3, #3 │ │ │ │ beq 2d7f64 │ │ │ │ mov r0, sl │ │ │ │ - bl 8e7624 │ │ │ │ + bl 8e766c │ │ │ │ ldr r3, [pc, #1084] @ 2d8170 │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [r6, r3] │ │ │ │ str r3, [sp] │ │ │ │ mov r1, r3 │ │ │ │ - bl 8dcfa0 │ │ │ │ + bl 8dcfe8 │ │ │ │ ldr r1, [pc, #1064] @ 2d8174 │ │ │ │ mov r2, sl │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, sl │ │ │ │ - bl 910d60 │ │ │ │ + bl 910da8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ - bl 90b998 │ │ │ │ + bl 90b9e0 │ │ │ │ mov r0, sl │ │ │ │ - bl 8e9434 │ │ │ │ + bl 8e947c │ │ │ │ ldrb r3, [fp, #261] @ 0x105 │ │ │ │ cmp r3, #0 │ │ │ │ bne 2d7fb8 │ │ │ │ add r6, sp, #40 @ 0x28 │ │ │ │ mov r0, sl │ │ │ │ - bl 8ef2ec │ │ │ │ + bl 8ef334 │ │ │ │ ldr r5, [sp, #8] │ │ │ │ mov r2, sl │ │ │ │ mov r1, r5 │ │ │ │ mov r0, fp │ │ │ │ bl 2d7784 │ │ │ │ mov r3, #1 │ │ │ │ mov r1, #8 │ │ │ │ mov r0, sl │ │ │ │ strb r3, [sp, #40] @ 0x28 │ │ │ │ - bl 920e94 │ │ │ │ + bl 920edc │ │ │ │ mov r1, r6 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl 8eb56c │ │ │ │ + bl 8eb5b4 │ │ │ │ orr r3, r4, r0 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ cmp r3, #0 │ │ │ │ beq 2d7ddc │ │ │ │ mov r2, sl │ │ │ │ mov r1, r5 │ │ │ │ mov r0, fp │ │ │ │ @@ -683875,15 +683875,15 @@ │ │ │ │ mov r4, r5 │ │ │ │ mov r5, #0 │ │ │ │ b 2d7e24 │ │ │ │ ldr r2, [r4, #16] │ │ │ │ tst r2, #2 │ │ │ │ bne 2d7ee8 │ │ │ │ mov r0, sl │ │ │ │ - bl 94f42c │ │ │ │ + bl 94f474 │ │ │ │ ldr r2, [pc, #696] @ 2d8178 │ │ │ │ ldr r3, [pc, #668] @ 2d8160 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #452] @ 0x1c4 │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -684053,18 +684053,18 @@ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r1, r0, lsl #2 │ │ │ │ @ instruction: 0x01238304 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ andeq r1, r0, r4, lsl r6 │ │ │ │ @ instruction: 0xffffde0c │ │ │ │ @ instruction: 0x01238138 │ │ │ │ - adceq r5, r6, r0, asr r9 │ │ │ │ - adceq sl, r4, r4, ror r6 │ │ │ │ - strdeq r5, [r6], r4 @ │ │ │ │ - adceq sl, r4, r8, lsl r6 │ │ │ │ + umlaleq r5, r6, r0, r9 │ │ │ │ + @ instruction: 0x00a4a6b4 │ │ │ │ + adceq r5, r6, r4, lsr r9 │ │ │ │ + adceq sl, r4, r8, asr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r1, [pc, #928] @ 2d8544 │ │ │ │ ldr r2, [pc, #928] @ 2d8548 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -684141,34 +684141,34 @@ │ │ │ │ orreq r3, r3, #2 │ │ │ │ strbeq r3, [sp, #39] @ 0x27 │ │ │ │ moveq r3, #1 │ │ │ │ strbeq r3, [sp, #36] @ 0x24 │ │ │ │ add sl, sp, #28 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - bl 902f4c │ │ │ │ + bl 902f94 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 322fac │ │ │ │ ldrsb r3, [r4, #65] @ 0x41 │ │ │ │ cmp r3, #14 │ │ │ │ cmpne r3, #5 │ │ │ │ beq 2d83b4 │ │ │ │ mov r0, r4 │ │ │ │ bl 2d4bf0 │ │ │ │ mov r9, #1 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ strh r9, [sp, #28] │ │ │ │ strb r9, [sp, #30] │ │ │ │ - bl 8ebddc │ │ │ │ + bl 8ebe24 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ strb r9, [sp, #20] │ │ │ │ - bl 8eb56c │ │ │ │ + bl 8eb5b4 │ │ │ │ ldrb r3, [r6, #8] │ │ │ │ cmp r3, #4 │ │ │ │ beq 2d83fc │ │ │ │ cmp r3, #5 │ │ │ │ bls 2d8368 │ │ │ │ ldrb r2, [r6, #248] @ 0xf8 │ │ │ │ ldr r1, [pc, #524] @ 2d8558 │ │ │ │ @@ -684211,15 +684211,15 @@ │ │ │ │ cmp r3, #2 │ │ │ │ moveq r3, #1 │ │ │ │ strbeq r3, [r5, #812] @ 0x32c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2d82fc │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 905c40 │ │ │ │ + bl 905c88 │ │ │ │ b 2d82fc │ │ │ │ ldr r2, [pc, #360] @ 2d856c │ │ │ │ ldr r1, [pc, #360] @ 2d8570 │ │ │ │ mov r3, #2 │ │ │ │ strb r3, [sp, #24] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r8 │ │ │ │ @@ -684231,15 +684231,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 2df52c │ │ │ │ mov r0, r4 │ │ │ │ bl 2dfd1c │ │ │ │ mov r0, r4 │ │ │ │ bl 2e71d8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 8e2df4 │ │ │ │ + bl 8e2e3c │ │ │ │ mov r0, r4 │ │ │ │ bl 2e7820 │ │ │ │ mov r0, r4 │ │ │ │ bl 2e0314 │ │ │ │ ldrsb r2, [r4, #65] @ 0x41 │ │ │ │ b 2d81fc │ │ │ │ ldr r3, [pc, #268] @ 2d8574 │ │ │ │ @@ -684425,17 +684425,17 @@ │ │ │ │ b 2d85f8 │ │ │ │ mov r3, #3 │ │ │ │ str r3, [r2] │ │ │ │ b 2d8614 │ │ │ │ andeq r0, r0, r9, ror #2 │ │ │ │ @ instruction: 0x01237a68 │ │ │ │ andeq r0, r0, r9, lsr #2 │ │ │ │ - adcseq r8, r8, r4, asr #5 │ │ │ │ + adcseq r8, r8, ip, lsl #6 │ │ │ │ andeq r0, r0, r3, asr r1 │ │ │ │ - adcseq r8, r8, r4, ror #4 │ │ │ │ + adcseq r8, r8, ip, lsr #5 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, sl, lsr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r4, [r1, #352] @ 0x160 │ │ │ │ @@ -684595,15 +684595,15 @@ │ │ │ │ cmp fp, #15 │ │ │ │ movcc fp, #15 │ │ │ │ b 2d88b4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01237870 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01237858 │ │ │ │ - adcseq r8, r8, r0, lsl #2 │ │ │ │ + adcseq r8, r8, r8, asr #2 │ │ │ │ @ instruction: 0x0123773c │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr lr, [r0, #208] @ 0xd0 │ │ │ │ sub ip, r3, #1 │ │ │ │ add ip, ip, lr │ │ │ │ rsb r3, r3, #0 │ │ │ │ @@ -684859,15 +684859,15 @@ │ │ │ │ mov sl, r2 │ │ │ │ bne 2d9510 │ │ │ │ ldr r2, [pc, #2400] @ 2d9768 │ │ │ │ ldr r3, [r7, #116] @ 0x74 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #512 @ 0x200 │ │ │ │ mov r0, sl │ │ │ │ - bl 8ed8a0 │ │ │ │ + bl 8ed8e8 │ │ │ │ ldrb r3, [r7, #13] │ │ │ │ tst r3, #112 @ 0x70 │ │ │ │ mov r4, r0 │ │ │ │ beq 2d8e88 │ │ │ │ ldr r1, [pc, #2364] @ 2d976c │ │ │ │ ldr r2, [r7, #112] @ 0x70 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -684877,15 +684877,15 @@ │ │ │ │ ldrh r2, [r1, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ mov r3, #0 │ │ │ │ mov r2, r3 │ │ │ │ mov r1, #12 │ │ │ │ mov r0, sl │ │ │ │ - bl 8ed8a0 │ │ │ │ + bl 8ed8e8 │ │ │ │ ldrb r2, [r7, #13] │ │ │ │ mov r1, r7 │ │ │ │ lsr r2, r2, #4 │ │ │ │ and r2, r2, #3 │ │ │ │ mov r0, sl │ │ │ │ bl 2e3d50 │ │ │ │ mov r1, r7 │ │ │ │ @@ -684902,64 +684902,64 @@ │ │ │ │ ldr r2, [r7, #112] @ 0x70 │ │ │ │ cmp r2, r3 │ │ │ │ bne 2d929c │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #1 │ │ │ │ mov r0, sl │ │ │ │ str r2, [sp] │ │ │ │ - bl 8e0388 │ │ │ │ + bl 8e03d0 │ │ │ │ orr r3, r0, r4 │ │ │ │ and r4, r3, #255 @ 0xff │ │ │ │ ldrb r3, [r7, #92] @ 0x5c │ │ │ │ cmp r3, #0 │ │ │ │ bne 2d93c8 │ │ │ │ add fp, sp, #40 @ 0x28 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r3, [pc, #2184] @ 2d9770 │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r2, #32 │ │ │ │ mov r1, r3 │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 926298 │ │ │ │ + bl 9262e0 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ bl 2dc844 │ │ │ │ ldr r3, [r7, #116] @ 0x74 │ │ │ │ ldrb r3, [r3, #317] @ 0x13d │ │ │ │ cmp r3, #0 │ │ │ │ orr r4, r0, r4 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ bne 2d9394 │ │ │ │ ldr r1, [pc, #2124] @ 2d9774 │ │ │ │ mov r2, sl │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, sl │ │ │ │ - bl 910d60 │ │ │ │ + bl 910da8 │ │ │ │ ldr r1, [pc, #2108] @ 2d9778 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl 951b2c │ │ │ │ + bl 951b74 │ │ │ │ mov r1, #1 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl 8ea11c │ │ │ │ + bl 8ea164 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 2d920c │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [pc, #2060] @ 2d977c │ │ │ │ mov r1, fp │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [pc, #2044] @ 2d9780 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ - bl 8f4330 │ │ │ │ + bl 8f4378 │ │ │ │ orr r6, r6, r4 │ │ │ │ orr r5, r5, r6 │ │ │ │ orr r4, r0, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 2de100 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ @@ -684972,15 +684972,15 @@ │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ mov r0, sl │ │ │ │ bl 2de0c0 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl 9121c8 │ │ │ │ + bl 912210 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ ands r4, r4, #255 @ 0xff │ │ │ │ bne 2d9268 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ bl 322e6c │ │ │ │ @@ -685032,15 +685032,15 @@ │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r3, [pc, #1740] @ 2d9784 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ str r3, [sp, #8] │ │ │ │ mov r1, r3 │ │ │ │ orr r4, r0, r4 │ │ │ │ mov r0, sl │ │ │ │ - bl 8dcfa0 │ │ │ │ + bl 8dcfe8 │ │ │ │ ldr r3, [r7, #116] @ 0x74 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ ldrb r3, [r3, #8] │ │ │ │ cmp r3, #5 │ │ │ │ orr r4, r4, r0 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ bhi 2d9558 │ │ │ │ @@ -685054,15 +685054,15 @@ │ │ │ │ cmp r4, #0 │ │ │ │ bne 2d95c8 │ │ │ │ mov r0, sl │ │ │ │ bl 2dc824 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d95b4 │ │ │ │ mov r0, sl │ │ │ │ - bl 8cb584 │ │ │ │ + bl 8cb5cc │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 2d9278 │ │ │ │ ldr r2, [r7, #116] @ 0x74 │ │ │ │ ldrb r2, [r2, #8] │ │ │ │ cmp r2, #4 │ │ │ │ bls 2d919c │ │ │ │ ldr r1, [pc, #1604] @ 2d9788 │ │ │ │ @@ -685088,28 +685088,28 @@ │ │ │ │ str r2, [sp, #84] @ 0x54 │ │ │ │ strh r3, [sp, #76] @ 0x4c │ │ │ │ strh r3, [sp, #78] @ 0x4e │ │ │ │ bl cdc08 │ │ │ │ mov r0, sl │ │ │ │ bl d1a3c │ │ │ │ mov r0, sl │ │ │ │ - bl 919be0 │ │ │ │ + bl 919c28 │ │ │ │ mov r0, sl │ │ │ │ bl d26e8 │ │ │ │ mov r0, sl │ │ │ │ - bl 919c7c │ │ │ │ + bl 919cc4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl 93a758 │ │ │ │ + bl 93a7a0 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #64 @ 0x40 │ │ │ │ bne 2d956c │ │ │ │ mov r0, sl │ │ │ │ - bl 94f42c │ │ │ │ + bl 94f474 │ │ │ │ ldr r2, [pc, #1444] @ 2d978c │ │ │ │ ldr r3, [pc, #1396] @ 2d9760 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #92] @ 0x5c │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -685125,49 +685125,49 @@ │ │ │ │ ldr r3, [pc, #1384] @ 2d9790 │ │ │ │ mov r1, fp │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [pc, #1348] @ 2d9780 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ - bl 8f4330 │ │ │ │ + bl 8f4378 │ │ │ │ mov r0, sl │ │ │ │ bl 2de100 │ │ │ │ mov r0, sl │ │ │ │ bl 2de0e0 │ │ │ │ mov r0, sl │ │ │ │ bl 117cbc │ │ │ │ mov r0, sl │ │ │ │ bl 2de0c0 │ │ │ │ mov r0, sl │ │ │ │ - bl 9121c8 │ │ │ │ + bl 912210 │ │ │ │ mov r0, sl │ │ │ │ bl d1a3c │ │ │ │ mov r4, #1 │ │ │ │ b 2d8fec │ │ │ │ mov r0, sl │ │ │ │ bl d1a3c │ │ │ │ mov r0, sl │ │ │ │ - bl 919be0 │ │ │ │ + bl 919c28 │ │ │ │ mov r0, sl │ │ │ │ bl d26e8 │ │ │ │ mov r0, sl │ │ │ │ - bl 919c7c │ │ │ │ + bl 919cc4 │ │ │ │ b 2d911c │ │ │ │ ldrsb r3, [sl, #65] @ 0x41 │ │ │ │ cmp r3, #4 │ │ │ │ bne 2d8ecc │ │ │ │ ldr r3, [r7, #116] @ 0x74 │ │ │ │ ldrb r3, [r3, #316] @ 0x13c │ │ │ │ cmp r3, #0 │ │ │ │ bne 2d8ecc │ │ │ │ mov r3, #1 │ │ │ │ mov r2, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 8e0e20 │ │ │ │ + bl 8e0e68 │ │ │ │ orr r3, r0, r4 │ │ │ │ and r4, r3, #255 @ 0xff │ │ │ │ b 2d8ecc │ │ │ │ lsr r3, r3, #4 │ │ │ │ and r2, r3, #3 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ @@ -685220,15 +685220,15 @@ │ │ │ │ mov r1, #262144 @ 0x40000 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [pc, #1000] @ 2d9798 │ │ │ │ mov r2, #256 @ 0x100 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 8f9554 │ │ │ │ + bl 8f959c │ │ │ │ orr r3, r4, r0 │ │ │ │ and r4, r3, #255 @ 0xff │ │ │ │ b 2d8f20 │ │ │ │ ldr r5, [sl, #352] @ 0x160 │ │ │ │ ldr r3, [r5] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2d8ed8 │ │ │ │ @@ -685325,15 +685325,15 @@ │ │ │ │ bl b5f20 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b9b0 │ │ │ │ b 2d8e00 │ │ │ │ mov r0, sl │ │ │ │ - bl 913870 │ │ │ │ + bl 9138b8 │ │ │ │ orr r4, r4, r0 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ b 2d90e8 │ │ │ │ ldr r5, [pc, #560] @ 2d97a4 │ │ │ │ ldr r4, [pc, #560] @ 2d97a8 │ │ │ │ add r5, pc, r5 │ │ │ │ add r4, pc, r4 │ │ │ │ @@ -685442,45 +685442,45 @@ │ │ │ │ mvn r1, #8 │ │ │ │ mov r0, r8 │ │ │ │ bl d0a24 │ │ │ │ b 2d9690 │ │ │ │ cmp r1, #0 │ │ │ │ ldrne r1, [r1, #24] │ │ │ │ mov r0, sl │ │ │ │ - bl 8d503c │ │ │ │ + bl 8d5084 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ b 2d8edc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 2d6060 │ │ │ │ orr r3, r0, r4 │ │ │ │ and r4, r3, #255 @ 0xff │ │ │ │ b 2d949c │ │ │ │ @ instruction: 0x01237244 │ │ │ │ @ instruction: 0x01237230 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ @ instruction: 0xffffccbc │ │ │ │ - @ instruction: 0x00b87ab0 │ │ │ │ + @ instruction: 0x00b87af8 │ │ │ │ andeq r1, r0, r0, lsr #4 │ │ │ │ @ instruction: 0xffffcc30 │ │ │ │ @ instruction: 0xffffcc68 │ │ │ │ @ instruction: 0xffffcc40 │ │ │ │ andseq r0, ip, r0, lsl #13 │ │ │ │ andeq r1, r0, r4, lsl r6 │ │ │ │ strdeq r0, [r0], -sp │ │ │ │ @ instruction: 0x01236e10 │ │ │ │ @ instruction: 0xffffc988 │ │ │ │ muleq r0, ip, r0 │ │ │ │ @ instruction: 0xffffcc30 │ │ │ │ - adceq r4, r6, r4, asr r3 │ │ │ │ - adceq r9, r4, r8, ror r0 │ │ │ │ - strdeq r4, [r6], r8 @ │ │ │ │ - adceq r9, r4, ip, lsl r0 │ │ │ │ + umlaleq r4, r6, r4, r3 │ │ │ │ + strheq r9, [r4], r8 @ │ │ │ │ + adceq r4, r6, r8, lsr r3 │ │ │ │ + adceq r9, r4, ip, asr r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r5, [r1, #252] @ 0xfc │ │ │ │ sub r6, r2, #1 │ │ │ │ add r5, r6, r5 │ │ │ │ @@ -685589,15 +685589,15 @@ │ │ │ │ mov r3, #1 │ │ │ │ b 2d9954 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01236820 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ @ instruction: 0x01236764 │ │ │ │ - @ instruction: 0x00b86fdc │ │ │ │ + adcseq r7, r8, r4, lsr #32 │ │ │ │ ldrb r3, [r0, #12] │ │ │ │ cmp r3, #4 │ │ │ │ ldreq r0, [r0, #20] │ │ │ │ subeq r0, r0, #256 @ 0x100 │ │ │ │ clzeq r0, r0 │ │ │ │ lsreq r0, r0, #5 │ │ │ │ movne r0, #0 │ │ │ │ @@ -686376,15 +686376,15 @@ │ │ │ │ b 2da4f8 │ │ │ │ @ instruction: 0x01235c10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r5, [r3, -r8]! │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ @ instruction: 0x01235b34 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - umlalseq r6, r8, ip, r3 │ │ │ │ + adcseq r6, r8, r4, ror #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, sp, #140 @ 0x8c │ │ │ │ mov r7, r1 │ │ │ │ mov r8, r0 │ │ │ │ @@ -686621,15 +686621,15 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r5, [r3, -r8]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawteq r3, r0, r9, r5 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, pc, lsl #4 │ │ │ │ @ instruction: 0x01235810 │ │ │ │ - adcseq r6, r8, r0, lsl #2 │ │ │ │ + adcseq r6, r8, r8, asr #2 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ ldr r3, [r0, #96] @ 0x60 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrb r0, [r3, #12] │ │ │ │ cmp r0, #4 │ │ │ │ bne 2da9d4 │ │ │ │ ldr r3, [r3, #20] │ │ │ │ @@ -686659,15 +686659,15 @@ │ │ │ │ cmp r1, r3 │ │ │ │ movlt r1, r3 │ │ │ │ str r1, [r2] │ │ │ │ bx lr │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ b 2daa10 │ │ │ │ - adcseq r5, r8, r4, asr #30 │ │ │ │ + adcseq r5, r8, ip, lsl #31 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr ip, [pc, #316] @ 2dab80 │ │ │ │ cmp r3, #316 @ 0x13c │ │ │ │ add ip, pc, ip │ │ │ │ ldr r3, [r0, #96] @ 0x60 │ │ │ │ beq 2daa90 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -686743,17 +686743,17 @@ │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ b 2dab54 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ b 2daae8 │ │ │ │ @ instruction: 0x012355b4 │ │ │ │ - adcseq r5, r8, ip, lsl #29 │ │ │ │ + @ instruction: 0x00b85ed4 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - adcseq r5, r8, r0, asr #28 │ │ │ │ + adcseq r5, r8, r8, lsl #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [pc, #752] @ 2dae9c │ │ │ │ mov r7, r3 │ │ │ │ @@ -686946,15 +686946,15 @@ │ │ │ │ b 2dae60 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01235448 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0123540c │ │ │ │ strdeq r5, [r3, -r8]! │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - adcseq r5, r8, r4, asr fp │ │ │ │ + umlalseq r5, r8, ip, fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr ip, [pc, #1552] @ 2db4dc │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [pc, #1548] @ 2db4e0 │ │ │ │ @@ -687347,21 +687347,21 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01235128 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01235108 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, pc, lsl #4 │ │ │ │ smlawteq r3, r8, pc, r4 @ │ │ │ │ - adcseq r5, r8, r8, asr #18 │ │ │ │ + umlalseq r5, r8, r0, r9 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - adcseq r5, r8, r4, asr #17 │ │ │ │ - adcseq r5, r8, r0, asr #14 │ │ │ │ + adcseq r5, r8, ip, lsl #18 │ │ │ │ + adcseq r5, r8, r8, lsl #15 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ - @ instruction: 0x00b855fc │ │ │ │ - adcseq r5, r8, ip, asr #11 │ │ │ │ + adcseq r5, r8, r4, asr #12 │ │ │ │ + adcseq r5, r8, r4, lsl r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3128] @ 0xc38 │ │ │ │ ldr ip, [pc, #2196] @ 2dbdbc │ │ │ │ ldr r2, [pc, #2196] @ 2dbdc0 │ │ │ │ ldr r3, [pc, #2196] @ 2dbdc4 │ │ │ │ @@ -687434,15 +687434,15 @@ │ │ │ │ add r3, r3, #24 │ │ │ │ add r9, r9, r1 │ │ │ │ cmp r3, ip │ │ │ │ sub r9, r9, r2 │ │ │ │ bne 2db624 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ str r9, [sp, #920] @ 0x398 │ │ │ │ - bl 9379a8 │ │ │ │ + bl 9379f0 │ │ │ │ ldr r2, [r0, #24] │ │ │ │ add r3, r0, #32 │ │ │ │ cmp r2, r3 │ │ │ │ beq 2dbdb0 │ │ │ │ ldr r6, [r0, #36] @ 0x24 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -688333,15 +688333,15 @@ │ │ │ │ eor r0, r3, #1 │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ bne 2dc458 │ │ │ │ ldrb r3, [r2, #418] @ 0x1a2 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2dc7d8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9379a8 │ │ │ │ + bl 9379f0 │ │ │ │ ldr r1, [r0, #24] │ │ │ │ add r2, r0, #32 │ │ │ │ cmp r1, r2 │ │ │ │ beq 2dc800 │ │ │ │ ldr r4, [r0, #36] @ 0x24 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -688628,15 +688628,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, r1, #12 │ │ │ │ bl 2d7548 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xffffdd64 │ │ │ │ @ instruction: 0xffffd134 │ │ │ │ - adceq r0, r6, r8, lsr #31 │ │ │ │ + adceq r0, r6, r8, ror #31 │ │ │ │ ldrb r3, [r0, #12] │ │ │ │ cmp r3, #7 │ │ │ │ ldrbeq r0, [r0, #37] @ 0x25 │ │ │ │ subeq r0, r0, #64 @ 0x40 │ │ │ │ clzeq r0, r0 │ │ │ │ lsreq r0, r0, #5 │ │ │ │ movne r0, #0 │ │ │ │ @@ -689612,21 +689612,21 @@ │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ @ instruction: 0x000001ba │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ @ instruction: 0x01232de4 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ ldrdeq r0, [r0], -sp │ │ │ │ streq r1, [r0], #-1 │ │ │ │ - adcseq r3, r8, r0, asr r7 │ │ │ │ + umlalseq r3, r8, r8, r7 │ │ │ │ andeq r0, r0, r6, ror #2 │ │ │ │ - @ instruction: 0x00b835b4 │ │ │ │ + @ instruction: 0x00b835fc │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ andeq r0, r0, pc, lsl #4 │ │ │ │ andeq r0, r1, r1, asr #32 │ │ │ │ - @ instruction: 0x00b832d0 │ │ │ │ + adcseq r3, r8, r8, lsl r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ mov r3, r1 │ │ │ │ @@ -691265,17 +691265,17 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl d0a24 │ │ │ │ b 2df170 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ qsubeq r1, r8, r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01231008 │ │ │ │ - adceq lr, r5, r0, asr #13 │ │ │ │ - @ instruction: 0x00a5e6b0 │ │ │ │ - @ instruction: 0x00a5e6b4 │ │ │ │ + adceq lr, r5, r0, lsl #14 │ │ │ │ + strdeq lr, [r5], r0 @ │ │ │ │ + strdeq lr, [r5], r4 @ │ │ │ │ ldrb r3, [r0, #12] │ │ │ │ cmp r3, #4 │ │ │ │ bne 2df25c │ │ │ │ ldr r0, [r0, #20] │ │ │ │ cmp r0, #448 @ 0x1c0 │ │ │ │ cmpne r0, #219 @ 0xdb │ │ │ │ moveq r0, #1 │ │ │ │ @@ -691997,15 +691997,15 @@ │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ mov r3, #0 │ │ │ │ ldrne r3, [r1, #100] @ 0x64 │ │ │ │ ldreq r3, [r1, #144] @ 0x90 │ │ │ │ ldrne r3, [r3, #144] @ 0x90 │ │ │ │ str r3, [sp] │ │ │ │ mov r6, r1 │ │ │ │ - bl 9379a8 │ │ │ │ + bl 9379f0 │ │ │ │ ldr r5, [r0, #24] │ │ │ │ add r3, r0, #32 │ │ │ │ cmp r5, r3 │ │ │ │ beq 2dffb8 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ cmp r9, #0 │ │ │ │ beq 2dfdd0 │ │ │ │ @@ -692582,17 +692582,17 @@ │ │ │ │ bl d0a24 │ │ │ │ b 2e0664 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq r2, ip, ip, pc @ │ │ │ │ msreq CPSR_x, r4 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ msreq CPSR_x, ip, ror #24 │ │ │ │ - adceq sp, r5, r4, lsl #10 │ │ │ │ + adceq sp, r5, r4, asr #10 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ - adcseq r0, r8, ip, ror #13 │ │ │ │ + adcseq r0, r8, r4, lsr r7 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3936] @ 0xf60 │ │ │ │ ldr r3, [pc, #1008] @ 2e0ad8 │ │ │ │ ldr r4, [r0, #352] @ 0x160 │ │ │ │ @@ -692848,17 +692848,17 @@ │ │ │ │ str r3, [r8, #28] │ │ │ │ b 2e08b4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ msreq CPSR_x, r0, lsl r9 │ │ │ │ strdeq pc, [r2, -r8]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ msreq CPSR_x, r0 @ │ │ │ │ - adceq sp, r5, r4, ror #2 │ │ │ │ + adceq sp, r5, r4, lsr #3 │ │ │ │ andeq r0, r0, sl, lsl #5 │ │ │ │ - @ instruction: 0x00b803b0 │ │ │ │ + @ instruction: 0x00b803f8 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r1, [sp, #16] │ │ │ │ @@ -693138,18 +693138,18 @@ │ │ │ │ mov r3, #1 │ │ │ │ mov r2, r3 │ │ │ │ strb r3, [sp, #8] │ │ │ │ b 2e0e98 │ │ │ │ msreq LR_svc, r8, ror #6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ - adcseq pc, r7, r0, lsl lr @ │ │ │ │ + adcseq pc, r7, r8, asr lr @ │ │ │ │ ldrdeq pc, [r2, -r4]! │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - adcseq pc, r7, r0, ror sp @ │ │ │ │ + @ instruction: 0x00b7fdb8 │ │ │ │ msreq CPSR_x, ip, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r6, [r1] │ │ │ │ mov r8, r2 │ │ │ │ @@ -694062,17 +694062,17 @@ │ │ │ │ andeq r0, r0, r6, ror r2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, lr, lsl #4 │ │ │ │ andeq r0, r0, pc, asr #3 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ muleq r0, sl, r2 │ │ │ │ @ instruction: 0x0122e5e8 │ │ │ │ - adcseq pc, r7, ip, ror r1 @ │ │ │ │ + adcseq pc, r7, r4, asr #3 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ - adcseq pc, r7, ip │ │ │ │ + adcseq pc, r7, r4, asr r0 @ │ │ │ │ ldrb r3, [r1, #320] @ 0x140 │ │ │ │ ldr r2, [pc, #128] @ 2e1e78 │ │ │ │ cmp r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ beq 2e1e60 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ cmp r3, #480 @ 0x1e0 │ │ │ │ @@ -694136,15 +694136,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #11 │ │ │ │ bx lr │ │ │ │ mov r0, #12 │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x00b7edb0 │ │ │ │ + @ instruction: 0x00b7edf8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrsb r3, [r0, #65] @ 0x41 │ │ │ │ sub sp, sp, #12 │ │ │ │ cmp r3, #1 │ │ │ │ @@ -694676,15 +694676,15 @@ │ │ │ │ strb r3, [sp, #8] │ │ │ │ b 2e26a8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0122dab8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, r9, lsr #3 │ │ │ │ @ instruction: 0x0122d9b0 │ │ │ │ - adcseq lr, r7, r0, lsl #12 │ │ │ │ + adcseq lr, r7, r8, asr #12 │ │ │ │ @ instruction: 0x0122d90c │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -694832,15 +694832,15 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0122d854 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0122d7e0 │ │ │ │ @ instruction: 0x0122d724 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ - adcseq lr, r7, r0, lsr #6 │ │ │ │ + adcseq lr, r7, r8, ror #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [pc, #944] @ 2e2dbc │ │ │ │ @@ -695081,21 +695081,21 @@ │ │ │ │ str r0, [sp, #24] │ │ │ │ b 2e2d30 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0122d5e8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, r5, lsr #4 │ │ │ │ @ instruction: 0x0122d5a8 │ │ │ │ - adcseq lr, r7, r0, lsl r2 │ │ │ │ + adcseq lr, r7, r8, asr r2 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ ldrdeq sp, [r2, -ip]! │ │ │ │ andeq r0, r0, r6, lsr #4 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - @ instruction: 0x00b7dfbc │ │ │ │ + adcseq lr, r7, r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1568] @ 2e3424 │ │ │ │ mov r5, r3 │ │ │ │ @@ -695497,17 +695497,17 @@ │ │ │ │ andeq r0, r0, r9, lsr #3 │ │ │ │ andeq r0, r0, r7, asr #2 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ andeq r0, r0, lr, ror #2 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ @ instruction: 0x0122cf70 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - adcseq sp, r7, r0, lsr #23 │ │ │ │ - adcseq sp, r7, r8, lsl #23 │ │ │ │ - adcseq sp, r7, r0, asr r9 │ │ │ │ + adcseq sp, r7, r8, ror #23 │ │ │ │ + @ instruction: 0x00b7dbd0 │ │ │ │ + umlalseq sp, r7, r8, r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3688] @ 0xe68 │ │ │ │ ldr r3, [pc, #1144] @ 2e38e8 │ │ │ │ sub sp, sp, #372 @ 0x174 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -697096,27 +697096,27 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ @ instruction: 0x0122c274 │ │ │ │ @ instruction: 0x0122c270 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ - adcseq ip, r7, r0, asr pc │ │ │ │ + umlalseq ip, r7, r8, pc @ │ │ │ │ strdeq r0, [r0], -r5 │ │ │ │ andeq r0, r0, sl, lsl #5 │ │ │ │ andeq r0, r0, fp, ror #2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, r6, lsl #5 │ │ │ │ - adcseq ip, r7, r6, lsl #21 │ │ │ │ + adcseq ip, r7, lr, asr #21 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - adcseq ip, r7, r2, ror #11 │ │ │ │ - @ instruction: 0x00b7c5fe │ │ │ │ - adceq sp, r3, ip, ror sp │ │ │ │ - ldrdeq r9, [r5], r8 @ │ │ │ │ + adcseq ip, r7, sl, lsr #12 │ │ │ │ + adcseq ip, r7, r6, asr #12 │ │ │ │ + @ instruction: 0x00a3ddbc │ │ │ │ + adceq r9, r5, r8, lsl r1 │ │ │ │ @ instruction: 0x0122b6e0 │ │ │ │ andeq r0, r0, pc, ror r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3704] @ 0xe78 │ │ │ │ sub sp, sp, #356 @ 0x164 │ │ │ │ @@ -697174,15 +697174,15 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl b5f20 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r0, r5 │ │ │ │ sub r1, r3, #2 │ │ │ │ clz r1, r1 │ │ │ │ lsr r1, r1, #5 │ │ │ │ - bl 907868 │ │ │ │ + bl 9078b0 │ │ │ │ ldr r3, [r5, #352] @ 0x160 │ │ │ │ ldr r1, [r3] │ │ │ │ cmp r1, #0 │ │ │ │ beq 2e5318 │ │ │ │ mov r0, #0 │ │ │ │ ldrb ip, [r3, #32] │ │ │ │ ldr r2, [r1] │ │ │ │ @@ -697475,17 +697475,17 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #16] │ │ │ │ udf #0 │ │ │ │ @ instruction: 0x0122b248 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0122b214 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ - adcseq ip, r7, sl │ │ │ │ - adceq sp, r3, r4, asr r7 │ │ │ │ - @ instruction: 0x00a58ab4 │ │ │ │ + adcseq ip, r7, r2, asr r0 │ │ │ │ + umlaleq sp, r3, r4, r7 │ │ │ │ + strdeq r8, [r5], r4 @ │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ @ instruction: 0x0122ad9c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -698479,43 +698479,43 @@ │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @ instruction: 0x0122ac90 │ │ │ │ @ instruction: 0x0122ac74 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ - adcseq fp, r7, r8, lsl sl │ │ │ │ + adcseq fp, r7, r0, ror #20 │ │ │ │ @ instruction: 0x0122aba4 │ │ │ │ andeq r1, r0, ip, lsr #3 │ │ │ │ - @ instruction: 0x00a583b0 │ │ │ │ + strdeq r8, [r5], r0 @ │ │ │ │ andeq r0, r0, lr, lsr r1 │ │ │ │ - adceq r8, r5, r0, asr r1 │ │ │ │ - adceq r8, r5, r8, asr r1 │ │ │ │ + umlaleq r8, r5, r0, r1 │ │ │ │ + umlaleq r8, r5, r8, r1 │ │ │ │ @ instruction: 0xffe20000 │ │ │ │ - adceq r8, r5, r4, ror r0 │ │ │ │ - adceq r8, r5, r0, ror r0 │ │ │ │ - adcseq fp, r7, lr, asr #7 │ │ │ │ + strheq r8, [r5], r4 @ │ │ │ │ + strheq r8, [r5], r0 @ │ │ │ │ + adcseq fp, r7, r6, lsl r4 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - adcseq fp, r7, r4, asr #32 │ │ │ │ - adcseq sl, r7, r4, ror pc │ │ │ │ - adcseq sl, r7, r8, ror #28 │ │ │ │ + adcseq fp, r7, ip, lsl #1 │ │ │ │ + @ instruction: 0x00b7afbc │ │ │ │ + @ instruction: 0x00b7aeb0 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ - adcseq sl, r7, ip, asr #24 │ │ │ │ - adcseq sl, r7, r0, asr fp │ │ │ │ + umlalseq sl, r7, r4, ip │ │ │ │ + umlalseq sl, r7, r8, fp │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - adcseq sl, r7, r0, lsr sl │ │ │ │ - adcseq sl, r7, r4, lsr sl │ │ │ │ + adcseq sl, r7, r8, ror sl │ │ │ │ + adcseq sl, r7, ip, ror sl │ │ │ │ andeq r0, r0, r7, lsr r2 │ │ │ │ - adceq fp, r3, r4, lsr ip │ │ │ │ - @ instruction: 0x00a56fbc │ │ │ │ + adceq fp, r3, r4, ror ip │ │ │ │ + strdeq r6, [r5], ip @ │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ - adcseq sl, r7, r4, asr #6 │ │ │ │ - adceq fp, r3, r0, ror #16 │ │ │ │ - adceq r6, r5, r0, asr ip │ │ │ │ + adcseq sl, r7, ip, lsl #7 │ │ │ │ + adceq fp, r3, r0, lsr #17 │ │ │ │ + umlaleq r6, r5, r0, ip │ │ │ │ andeq r0, r0, r6, lsr #5 │ │ │ │ mov r3, #1 │ │ │ │ mov r2, #32 │ │ │ │ str r3, [r9] │ │ │ │ ldrd r6, [r9] │ │ │ │ ldr r0, [sp, #168] @ 0xa8 │ │ │ │ strd r6, [fp] │ │ │ │ @@ -699365,15 +699365,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ add r7, r7, #1 │ │ │ │ cmp r8, r7 │ │ │ │ add r4, r4, #16 │ │ │ │ bne 2e7094 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - @ instruction: 0x00b7a1de │ │ │ │ + adcseq sl, r7, r6, lsr #4 │ │ │ │ smlawteq r2, r4, r1, r9 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -699434,15 +699434,15 @@ │ │ │ │ bl 2e6e10 │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r3, #1 │ │ │ │ mov r0, #1 │ │ │ │ strb r3, [r4, #4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adcseq r9, r7, r1, lsr #29 │ │ │ │ + adcseq r9, r7, r9, ror #29 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #992] @ 2e75d0 │ │ │ │ ldr r3, [pc, #992] @ 2e75d4 │ │ │ │ @@ -699837,15 +699837,15 @@ │ │ │ │ strdeq r8, [r2, -r0]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012289b4 │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ @ instruction: 0x01228868 │ │ │ │ andeq r1, r0, r8, asr #11 │ │ │ │ - adceq r0, r4, r0, lsr #30 │ │ │ │ + adceq r0, r4, r0, ror #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r2, [pc, #512] @ 2e7a38 │ │ │ │ ldr r3, [pc, #512] @ 2e7a3c │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -700218,15 +700218,15 @@ │ │ │ │ ldr r1, [pc, #56] @ 2e7e34 │ │ │ │ sub r3, r3, #328 @ 0x148 │ │ │ │ sub r3, r3, #2 │ │ │ │ lsr r3, r1, r3 │ │ │ │ tst r3, #1 │ │ │ │ beq 2e7d20 │ │ │ │ b 2e7dc8 │ │ │ │ - umlalseq r9, r7, sp, r4 │ │ │ │ + adcseq r9, r7, r5, ror #9 │ │ │ │ andeq r0, r0, pc, lsl #4 │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ andeq r0, r0, r6, asr r1 │ │ │ │ andeq r0, r0, r9, asr #2 │ │ │ │ ldrdeq r0, [r0], -sp │ │ │ │ tstne r0, r0 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ @@ -700782,15 +700782,15 @@ │ │ │ │ ldr r4, [sp, #16] │ │ │ │ b 2e8618 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r7, [r2, -r4]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01227fe0 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ - adcseq r8, r7, r2, lsr #30 │ │ │ │ + adcseq r8, r7, sl, ror #30 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ @ instruction: 0x01227e3c │ │ │ │ @ instruction: 0xfffffd4c │ │ │ │ @ instruction: 0x01227da8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -700863,15 +700863,15 @@ │ │ │ │ str r9, [sp, #48] @ 0x30 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [sp, #42] @ 0x2a │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bl 937a4c │ │ │ │ + bl 937a94 │ │ │ │ ldrb r3, [fp, #92] @ 0x5c │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 2e8a1c │ │ │ │ ldr r3, [sp] │ │ │ │ orr r0, r4, r3 │ │ │ │ and r0, r0, #255 @ 0xff │ │ │ │ @@ -701591,15 +701591,15 @@ │ │ │ │ b 2e919c │ │ │ │ cmp sl, #0 │ │ │ │ ldr r5, [sp, #160] @ 0xa0 │ │ │ │ beq 2e949c │ │ │ │ mvn r3, #0 │ │ │ │ b 2e9260 │ │ │ │ ldr r0, [sp, #72] @ 0x48 │ │ │ │ - bl 9379a8 │ │ │ │ + bl 9379f0 │ │ │ │ mov r8, r0 │ │ │ │ b 2e8f20 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ cmp r3, #32 │ │ │ │ bne 2e8e14 │ │ │ │ ldr r5, [sp, #76] @ 0x4c │ │ │ │ mvn r1, #8 │ │ │ │ @@ -702496,30 +702496,30 @@ │ │ │ │ orr r3, r3, r2 │ │ │ │ ldrb r2, [r4, #1376] @ 0x560 │ │ │ │ bic r2, r2, #15 │ │ │ │ orr r3, r3, r2 │ │ │ │ strb r3, [r4, #1376] @ 0x560 │ │ │ │ b 2ea090 │ │ │ │ andeq r0, r0, ip, lsl #15 │ │ │ │ - adcseq r7, r7, r8, lsl r0 │ │ │ │ + adcseq r7, r7, r0, rrx │ │ │ │ andeq r0, r0, r4, lsr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r2, [pc, #28] @ 2ea1e4 │ │ │ │ ldm r1, {r3, ip} │ │ │ │ sub sp, sp, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #12 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - ldrdeq r3, [r5], ip @ │ │ │ │ + adceq r3, r5, ip, lsl r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r4, [r1, #496] @ 0x1f0 │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp r4, #0 │ │ │ │ @@ -702582,20 +702582,20 @@ │ │ │ │ b 2ea22c │ │ │ │ mov lr, #2 │ │ │ │ b 2ea2c4 │ │ │ │ mov lr, #1 │ │ │ │ b 2ea2c4 │ │ │ │ mov lr, #13 │ │ │ │ b 2ea2c4 │ │ │ │ - adceq ip, r3, r0, lsl r4 │ │ │ │ - adcseq pc, r4, ip, lsl pc @ │ │ │ │ + adceq ip, r3, r0, asr r4 │ │ │ │ + adcseq pc, r4, ip, asr pc @ │ │ │ │ svccc 0x00ffffbf │ │ │ │ - adceq r3, r5, r8, lsr r7 │ │ │ │ - adceq r3, r5, ip, lsl r7 │ │ │ │ - adcseq r6, r7, r6, lsr #27 │ │ │ │ + adceq r3, r5, r8, ror r7 │ │ │ │ + adceq r3, r5, ip, asr r7 │ │ │ │ + adcseq r6, r7, lr, ror #27 │ │ │ │ ldrb r3, [r0, #92] @ 0x5c │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r3, [r0, #100] @ 0x64 │ │ │ │ ldreq lr, [r0, #144] @ 0x90 │ │ │ │ ldrne lr, [r3, #144] @ 0x90 │ │ │ │ ldr ip, [lr, #396] @ 0x18c │ │ │ │ @@ -702768,15 +702768,15 @@ │ │ │ │ b 2ea5b8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01225c54 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0x01225b64 │ │ │ │ - adcseq r6, r7, r8, lsr #23 │ │ │ │ + @ instruction: 0x00b76bf0 │ │ │ │ ldrsble sp, [r0], #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ b 11d3ec │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -702801,15 +702801,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ lsl r3, r3, #3 │ │ │ │ sub r2, r3, #1 │ │ │ │ add r2, r2, r1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ and r3, r3, r2 │ │ │ │ str r3, [r4, #152] @ 0x98 │ │ │ │ - bl 35cf40 │ │ │ │ + bl 35cf8c │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 2ea744 │ │ │ │ ldr r2, [r4, #460] @ 0x1cc │ │ │ │ cmp r2, #0 │ │ │ │ bne 2ea74c │ │ │ │ ldr r0, [r4, #124] @ 0x7c │ │ │ │ bl 17d534 │ │ │ │ @@ -703061,15 +703061,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ add r0, r0, #940 @ 0x3ac │ │ │ │ bl 1a7cc0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ str r5, [r4, #16] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldrsb r3, [r6, #65] @ 0x41 │ │ │ │ cmp r7, #0 │ │ │ │ str r3, [r4] │ │ │ │ str r0, [r4, #4] │ │ │ │ beq 2eaaa4 │ │ │ │ mov r1, r7 │ │ │ │ mov r2, #532 @ 0x214 │ │ │ │ @@ -703199,28 +703199,28 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r0, #16] │ │ │ │ bl 2d54dc │ │ │ │ ldr r1, [r5, #268] @ 0x10c │ │ │ │ and r2, r6, #255 @ 0xff │ │ │ │ - bl 94081c │ │ │ │ + bl 940864 │ │ │ │ mov r1, #4 │ │ │ │ mov r7, r0 │ │ │ │ ldrsb r3, [r0, #65] @ 0x41 │ │ │ │ add r2, r0, #368 @ 0x170 │ │ │ │ strb r4, [r0, #32] │ │ │ │ bl 10b724 │ │ │ │ ldrsb r3, [r7, #65] @ 0x41 │ │ │ │ mov r1, #8 │ │ │ │ add r2, r7, #376 @ 0x178 │ │ │ │ mov r0, r7 │ │ │ │ bl 10b724 │ │ │ │ mov r0, r7 │ │ │ │ - bl 905b14 │ │ │ │ + bl 905b5c │ │ │ │ ldr r3, [r7, #352] @ 0x160 │ │ │ │ ldr r1, [r3] │ │ │ │ cmp r1, #0 │ │ │ │ beq 2ead18 │ │ │ │ ldrb r2, [r3, #32] │ │ │ │ ldr ip, [r1] │ │ │ │ cmp r2, #0 │ │ │ │ @@ -703229,15 +703229,15 @@ │ │ │ │ mov r3, r1 │ │ │ │ movne r1, ip │ │ │ │ bne 2eacec │ │ │ │ cmp r4, #0 │ │ │ │ ldrne r1, [r4, #24] │ │ │ │ moveq r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ - bl 8d503c │ │ │ │ + bl 8d5084 │ │ │ │ mov r2, #244 @ 0xf4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, sp │ │ │ │ bl 3b570 │ │ │ │ ldr r0, [r5, #16] │ │ │ │ mov r2, r7 │ │ │ │ add r1, sp, #236 @ 0xec │ │ │ │ @@ -704280,119 +704280,119 @@ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr r0, [r3, #832] @ 0x340 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2eba88 │ │ │ │ b 2ebac0 │ │ │ │ @ instruction: 0x01225254 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - umlalseq r6, r7, r0, r2 │ │ │ │ - adceq r4, r4, ip, ror #28 │ │ │ │ - umlaleq r2, r5, r8, ip │ │ │ │ - umlaleq r2, r5, ip, ip │ │ │ │ - umlaleq r2, r5, ip, ip │ │ │ │ - adcseq r6, r7, r7, lsl r2 │ │ │ │ - umlaleq r2, r5, r4, ip │ │ │ │ - adceq r2, r5, r4, lsr fp │ │ │ │ - adceq r2, r5, r4, lsr ip │ │ │ │ - adceq r2, r5, r0, lsr ip │ │ │ │ - adceq r2, r5, r8, lsr #24 │ │ │ │ - adceq r2, r5, r4, lsr ip │ │ │ │ - adceq r2, r5, r0, asr ip │ │ │ │ - adceq r2, r5, r4, asr #24 │ │ │ │ - adceq r2, r5, r8, lsr #23 │ │ │ │ - adceq r2, r5, r0, lsr #21 │ │ │ │ - adceq r2, r5, r4, lsl #21 │ │ │ │ - adceq r2, r5, r0, ror sl │ │ │ │ - adceq r2, r5, r4, asr sl │ │ │ │ - adceq r2, r5, ip, lsr sl │ │ │ │ - adceq r2, r5, r4, lsr #20 │ │ │ │ - adceq sp, r3, ip, asr #23 │ │ │ │ - adceq r2, r5, r0, lsl #20 │ │ │ │ - adceq r2, r5, r8, ror #19 │ │ │ │ - adceq r2, r5, ip, asr #19 │ │ │ │ - adceq r2, r5, r4, lsr #19 │ │ │ │ - @ instruction: 0x00a3cbb8 │ │ │ │ - strdeq r4, [r4], r0 @ │ │ │ │ - umlaleq ip, r3, r4, fp │ │ │ │ - adceq r7, r7, ip, lsl r8 │ │ │ │ - adceq ip, r3, ip, ror #22 │ │ │ │ - strdeq r2, [r5], r4 @ │ │ │ │ - adcseq pc, r4, ip, lsr #1 │ │ │ │ - adcseq sl, r2, r8, lsl #6 │ │ │ │ - adceq r3, r5, ip, lsl r0 │ │ │ │ + @ instruction: 0x00b762d8 │ │ │ │ + adceq r4, r4, ip, lsr #29 │ │ │ │ + ldrdeq r2, [r5], r8 @ │ │ │ │ + ldrdeq r2, [r5], ip @ │ │ │ │ + ldrdeq r2, [r5], ip @ │ │ │ │ + adcseq r6, r7, pc, asr r2 │ │ │ │ + ldrdeq r2, [r5], r4 @ │ │ │ │ + adceq r2, r5, r4, ror fp │ │ │ │ + adceq r2, r5, r4, ror ip │ │ │ │ + adceq r2, r5, r0, ror ip │ │ │ │ + adceq r2, r5, r8, ror #24 │ │ │ │ + adceq r2, r5, r4, ror ip │ │ │ │ + umlaleq r2, r5, r0, ip │ │ │ │ + adceq r2, r5, r4, lsl #25 │ │ │ │ + adceq r2, r5, r8, ror #23 │ │ │ │ + adceq r2, r5, r0, ror #21 │ │ │ │ + adceq r2, r5, r4, asr #21 │ │ │ │ @ instruction: 0x00a52ab0 │ │ │ │ - adceq r2, r5, r4, asr #5 │ │ │ │ - umlaleq r2, r5, r8, r2 │ │ │ │ - adceq r2, r5, r8, asr #30 │ │ │ │ - @ instruction: 0x00b4efb4 │ │ │ │ - adceq r2, r5, ip, lsr #19 │ │ │ │ - adceq r2, r5, r8, lsl #19 │ │ │ │ - umlaleq r2, r5, r4, r9 │ │ │ │ + umlaleq r2, r5, r4, sl │ │ │ │ + adceq r2, r5, ip, ror sl │ │ │ │ + adceq r2, r5, r4, ror #20 │ │ │ │ + adceq sp, r3, ip, lsl #24 │ │ │ │ + adceq r2, r5, r0, asr #20 │ │ │ │ + adceq r2, r5, r8, lsr #20 │ │ │ │ + adceq r2, r5, ip, lsl #20 │ │ │ │ + adceq r2, r5, r4, ror #19 │ │ │ │ + strdeq ip, [r3], r8 @ │ │ │ │ + adceq r4, r4, r0, lsr ip │ │ │ │ + ldrdeq ip, [r3], r4 @ │ │ │ │ + adceq r7, r7, ip, asr r8 │ │ │ │ + adceq ip, r3, ip, lsr #23 │ │ │ │ + adceq r2, r5, r4, lsr fp │ │ │ │ + adcseq pc, r4, ip, ror #1 │ │ │ │ + adcseq sl, r2, r8, asr #6 │ │ │ │ + adceq r3, r5, ip, asr r0 │ │ │ │ + strdeq r2, [r5], r0 @ │ │ │ │ + adceq r2, r5, r4, lsl #6 │ │ │ │ + ldrdeq r2, [r5], r8 @ │ │ │ │ + adceq r2, r5, r8, lsl #31 │ │ │ │ + @ instruction: 0x00b4eff4 │ │ │ │ + adceq r2, r5, ip, ror #19 │ │ │ │ + adceq r2, r5, r8, asr #19 │ │ │ │ + ldrdeq r2, [r5], r4 @ │ │ │ │ @ instruction: 0xffffee58 │ │ │ │ - adceq r2, r5, r4, lsr #17 │ │ │ │ - adceq fp, r3, r8, lsr #5 │ │ │ │ - adceq r2, r5, r8, ror #11 │ │ │ │ - @ instruction: 0x00b4edb4 │ │ │ │ - umlaleq r2, r5, r0, r8 │ │ │ │ - adceq r2, r5, r0, lsr r6 │ │ │ │ - adceq r2, r5, r4, lsl r6 │ │ │ │ - strdeq r2, [r5], ip @ │ │ │ │ - adcseq r9, r2, r0, asr pc │ │ │ │ + adceq r2, r5, r4, ror #17 │ │ │ │ + adceq fp, r3, r8, ror #5 │ │ │ │ + adceq r2, r5, r8, lsr #12 │ │ │ │ + @ instruction: 0x00b4edf4 │ │ │ │ ldrdeq r2, [r5], r0 @ │ │ │ │ - @ instruction: 0x00b4ecb4 │ │ │ │ - adcseq lr, r4, r4, lsr #25 │ │ │ │ + adceq r2, r5, r0, ror r6 │ │ │ │ + adceq r2, r5, r4, asr r6 │ │ │ │ + adceq r2, r5, ip, lsr r6 │ │ │ │ + umlalseq r9, r2, r0, pc @ │ │ │ │ + adceq r2, r5, r0, lsl r8 │ │ │ │ + @ instruction: 0x00b4ecf4 │ │ │ │ + adcseq lr, r4, r4, ror #25 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ andeq r0, r0, pc, lsl r3 │ │ │ │ - adceq r2, r5, ip, asr #16 │ │ │ │ - adcseq lr, r4, r8, asr sl │ │ │ │ - adcseq lr, r4, r4, lsr #20 │ │ │ │ - adcseq r9, r2, r8, asr #24 │ │ │ │ - adceq r2, r5, r8, lsr #9 │ │ │ │ - umlaleq r2, r5, r8, r4 │ │ │ │ - adceq r2, r5, r4, lsl #9 │ │ │ │ - adceq r2, r5, r8, lsl #9 │ │ │ │ - adceq r2, r5, ip, asr r4 │ │ │ │ - adceq ip, r3, ip, ror #23 │ │ │ │ - adcseq r9, r2, ip, lsl r9 │ │ │ │ + adceq r2, r5, ip, lsl #17 │ │ │ │ + umlalseq lr, r4, r8, sl │ │ │ │ + adcseq lr, r4, r4, ror #20 │ │ │ │ + adcseq r9, r2, r8, lsl #25 │ │ │ │ + adceq r2, r5, r8, ror #9 │ │ │ │ + ldrdeq r2, [r5], r8 @ │ │ │ │ + adceq r2, r5, r4, asr #9 │ │ │ │ + adceq r2, r5, r8, asr #9 │ │ │ │ + umlaleq r2, r5, ip, r4 │ │ │ │ + adceq ip, r3, ip, lsr #24 │ │ │ │ + adcseq r9, r2, ip, asr r9 │ │ │ │ @ instruction: 0x0122451c │ │ │ │ - adcseq lr, r4, r0, ror #12 │ │ │ │ - adcseq r0, r4, r0, lsr #22 │ │ │ │ - adceq r2, r5, r4, asr #5 │ │ │ │ - adceq r0, r5, r4, lsr #14 │ │ │ │ - adceq r2, r5, r0, ror #4 │ │ │ │ - adcseq lr, r4, r4, asr #11 │ │ │ │ - adceq sl, r3, ip, lsl #21 │ │ │ │ - ldrdeq r2, [r5], r0 @ │ │ │ │ - adceq r1, r5, ip, asr #27 │ │ │ │ - adcseq lr, r4, r0, ror r5 │ │ │ │ - adceq sl, r3, r4, lsr sl │ │ │ │ - adceq r1, r5, r8, ror sp │ │ │ │ - adceq r2, r5, r4, lsl r2 │ │ │ │ + adcseq lr, r4, r0, lsr #13 │ │ │ │ + adcseq r0, r4, r0, ror #22 │ │ │ │ + adceq r2, r5, r4, lsl #6 │ │ │ │ + adceq r0, r5, r4, ror #14 │ │ │ │ + adceq r2, r5, r0, lsr #5 │ │ │ │ + adcseq lr, r4, r4, lsl #12 │ │ │ │ + adceq sl, r3, ip, asr #21 │ │ │ │ + adceq r2, r5, r0, lsl r3 │ │ │ │ + adceq r1, r5, ip, lsl #28 │ │ │ │ + @ instruction: 0x00b4e5b0 │ │ │ │ + adceq sl, r3, r4, ror sl │ │ │ │ + @ instruction: 0x00a51db8 │ │ │ │ + adceq r2, r5, r4, asr r2 │ │ │ │ + adceq r2, r5, r8, asr #4 │ │ │ │ + adceq r2, r5, r8, lsr r2 │ │ │ │ + adceq r2, r5, r8, lsr #4 │ │ │ │ + adceq r2, r5, r8, lsl r2 │ │ │ │ adceq r2, r5, r8, lsl #4 │ │ │ │ strdeq r2, [r5], r8 @ │ │ │ │ adceq r2, r5, r8, ror #3 │ │ │ │ - ldrdeq r2, [r5], r8 @ │ │ │ │ - adceq r2, r5, r8, asr #3 │ │ │ │ - @ instruction: 0x00a521b8 │ │ │ │ - adceq r2, r5, r8, lsr #3 │ │ │ │ - umlaleq r2, r5, ip, r1 │ │ │ │ - adcseq lr, r4, r4, asr r4 │ │ │ │ - adceq sl, r3, r4, lsr #18 │ │ │ │ - adceq r2, r5, r4, asr r1 │ │ │ │ - adceq r1, r5, ip, asr ip │ │ │ │ - adcseq lr, r4, r4, asr #4 │ │ │ │ - adceq sl, r3, r4, lsl r7 │ │ │ │ - adceq r1, r5, r4, asr #29 │ │ │ │ - adceq r1, r5, ip, asr #20 │ │ │ │ - @ instruction: 0x00b4e1dc │ │ │ │ - adceq sl, r3, ip, lsr #13 │ │ │ │ - adceq r1, r5, ip, ror #28 │ │ │ │ - adceq r1, r5, r4, ror #19 │ │ │ │ - umlaleq sp, r4, r4, pc @ │ │ │ │ - umlaleq r1, r5, r0, r9 │ │ │ │ + ldrdeq r2, [r5], ip @ │ │ │ │ + umlalseq lr, r4, r4, r4 │ │ │ │ + adceq sl, r3, r4, ror #18 │ │ │ │ + umlaleq r2, r5, r4, r1 │ │ │ │ + umlaleq r1, r5, ip, ip │ │ │ │ + adcseq lr, r4, r4, lsl #5 │ │ │ │ + adceq sl, r3, r4, asr r7 │ │ │ │ + adceq r1, r5, r4, lsl #30 │ │ │ │ + adceq r1, r5, ip, lsl #21 │ │ │ │ + adcseq lr, r4, ip, lsl r2 │ │ │ │ + adceq sl, r3, ip, ror #13 │ │ │ │ + adceq r1, r5, ip, lsr #29 │ │ │ │ + adceq r1, r5, r4, lsr #20 │ │ │ │ + ldrdeq sp, [r4], r4 @ │ │ │ │ + ldrdeq r1, [r5], r0 @ │ │ │ │ ldrb r3, [r2, #837] @ 0x345 │ │ │ │ cmp r3, #252 @ 0xfc │ │ │ │ beq 2eb988 │ │ │ │ ldr r2, [pc, #-60] @ 2ebf04 │ │ │ │ and r1, r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ ldrb r2, [r2, r1] │ │ │ │ @@ -704513,18 +704513,18 @@ │ │ │ │ cmp r6, #0 │ │ │ │ movne r6, #0 │ │ │ │ beq 2ec2fc │ │ │ │ add r7, sp, #136 @ 0x88 │ │ │ │ mov r2, r7 │ │ │ │ ldr r1, [r4, #152] @ 0x98 │ │ │ │ add sl, sp, #160 @ 0xa0 │ │ │ │ - bl 957cb0 │ │ │ │ + bl 957cf8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ - bl 957d5c │ │ │ │ + bl 957da4 │ │ │ │ ldr r2, [fp] │ │ │ │ cmp r2, #0 │ │ │ │ beq 2ec214 │ │ │ │ ldr r1, [pc, #1208] @ 2ec608 │ │ │ │ mov r3, sl │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #0 │ │ │ │ @@ -704822,52 +704822,52 @@ │ │ │ │ ldr r3, [pc, #168] @ 2ec694 │ │ │ │ add r3, pc, r3 │ │ │ │ b 2ec1ec │ │ │ │ @ instruction: 0x01223fa0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01223f68 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ - adcseq r4, r7, r0, lsr #31 │ │ │ │ + adcseq r4, r7, r8, ror #31 │ │ │ │ ldrdeq r1, [r0], -r8 │ │ │ │ - umlaleq r1, r5, ip, sp │ │ │ │ - adceq sl, r3, r8, lsl #10 │ │ │ │ - adceq r1, r5, r0, ror #25 │ │ │ │ - adcseq r4, r7, r2, lsr #29 │ │ │ │ + ldrdeq r1, [r5], ip @ │ │ │ │ + adceq sl, r3, r8, asr #10 │ │ │ │ + adceq r1, r5, r0, lsr #26 │ │ │ │ + adcseq r4, r7, sl, ror #29 │ │ │ │ @ instruction: 0x01223da8 │ │ │ │ - adceq r6, r3, r0, lsl r3 │ │ │ │ - adceq r1, r5, ip, asr #24 │ │ │ │ - adceq r1, r5, r4, ror r1 │ │ │ │ - adcseq r4, r7, r1, asr #27 │ │ │ │ - adceq r1, r5, ip, lsr #24 │ │ │ │ - adceq r6, r3, r8, asr r2 │ │ │ │ - adceq r1, r5, ip, asr fp │ │ │ │ - adceq r3, r4, r4, ror #17 │ │ │ │ - umlaleq r1, r5, r0, fp │ │ │ │ - umlaleq r1, r5, ip, sl │ │ │ │ - adceq r3, r4, ip, lsl r8 │ │ │ │ - adceq r1, r5, ip, asr #21 │ │ │ │ - adceq r6, r3, r0, lsl #2 │ │ │ │ - adceq fp, r3, r4, ror r7 │ │ │ │ - adceq r3, r4, r4, lsr #15 │ │ │ │ - @ instruction: 0x00a4dabc │ │ │ │ - ldrdeq r6, [r7], ip @ │ │ │ │ - adceq fp, r3, r0, lsr r7 │ │ │ │ - adceq fp, r3, r4, lsl r7 │ │ │ │ - adceq r3, r4, r4, asr #14 │ │ │ │ - adceq sp, r4, ip, asr sl │ │ │ │ - adceq r6, r7, ip, ror r3 │ │ │ │ - ldrdeq fp, [r3], r0 @ │ │ │ │ - adceq r1, r5, r0, lsl #20 │ │ │ │ - adceq fp, r3, r4, lsr #13 │ │ │ │ - umlaleq fp, r3, r8, r6 │ │ │ │ - adceq r1, r5, r8, ror #18 │ │ │ │ + adceq r6, r3, r0, asr r3 │ │ │ │ + adceq r1, r5, ip, lsl #25 │ │ │ │ + @ instruction: 0x00a511b4 │ │ │ │ + adcseq r4, r7, r9, lsl #28 │ │ │ │ + adceq r1, r5, ip, ror #24 │ │ │ │ + umlaleq r6, r3, r8, r2 │ │ │ │ + umlaleq r1, r5, ip, fp │ │ │ │ + adceq r3, r4, r4, lsr #18 │ │ │ │ + ldrdeq r1, [r5], r0 @ │ │ │ │ + ldrdeq r1, [r5], ip @ │ │ │ │ + adceq r3, r4, ip, asr r8 │ │ │ │ + adceq r1, r5, ip, lsl #22 │ │ │ │ + adceq r6, r3, r0, asr #2 │ │ │ │ + @ instruction: 0x00a3b7b4 │ │ │ │ + adceq r3, r4, r4, ror #15 │ │ │ │ + strdeq sp, [r4], ip @ │ │ │ │ + adceq r6, r7, ip, lsl r4 │ │ │ │ + adceq fp, r3, r0, ror r7 │ │ │ │ + adceq fp, r3, r4, asr r7 │ │ │ │ + adceq r3, r4, r4, lsl #15 │ │ │ │ + umlaleq sp, r4, ip, sl │ │ │ │ + @ instruction: 0x00a763bc │ │ │ │ + adceq fp, r3, r0, lsl r7 │ │ │ │ + adceq r1, r5, r0, asr #20 │ │ │ │ + adceq fp, r3, r4, ror #13 │ │ │ │ + ldrdeq fp, [r3], r8 @ │ │ │ │ + adceq r1, r5, r8, lsr #19 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adceq r1, r5, r4, asr r9 │ │ │ │ - adceq r0, r5, r0, ror lr │ │ │ │ - adceq r0, r5, r0, ror #28 │ │ │ │ + umlaleq r1, r5, r4, r9 │ │ │ │ + @ instruction: 0x00a50eb0 │ │ │ │ + adceq r0, r5, r0, lsr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r6, r2 │ │ │ │ mov r2, #0 │ │ │ │ @@ -704974,16 +704974,16 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r0, #2 │ │ │ │ mov r1, r7 │ │ │ │ bl b5f20 │ │ │ │ b 2ec7ec │ │ │ │ @ instruction: 0x01223930 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ - adceq r5, r3, r0, ror sp │ │ │ │ - adceq r1, r5, r0, asr r7 │ │ │ │ + @ instruction: 0x00a35db0 │ │ │ │ + umlaleq r1, r5, r0, r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ add sl, r0, #940 @ 0x3ac │ │ │ │ mov r7, r0 │ │ │ │ mov r0, sl │ │ │ │ @@ -705352,15 +705352,15 @@ │ │ │ │ mov r0, #5 │ │ │ │ str r4, [r5] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ add r4, r4, #5 │ │ │ │ mov r0, #7 │ │ │ │ str r4, [r5] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrdeq r1, [r5], r0 @ │ │ │ │ + adceq r1, r5, r0, lsl r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #72] @ 2eceac │ │ │ │ ldr r2, [pc, #72] @ 2eceb0 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -705380,15 +705380,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ @ instruction: 0x01223194 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ @ instruction: 0x0125c6e8 │ │ │ │ - adceq r1, r5, r0, lsl r1 │ │ │ │ + adceq r1, r5, r0, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #328] @ 2ed01c │ │ │ │ mov r1, r0 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -705777,29 +705777,29 @@ │ │ │ │ ldr r6, [pc, #76] @ 2ed524 │ │ │ │ lsl fp, r8, #1 │ │ │ │ add r6, pc, r6 │ │ │ │ rsb fp, fp, #13 │ │ │ │ b 2ed258 │ │ │ │ smlawteq r2, r0, lr, r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r7, r7, r4, lsl #6 │ │ │ │ + adcseq r7, r7, ip, asr #6 │ │ │ │ @ instruction: 0xfffffbee │ │ │ │ andeq r0, r0, sp, ror r1 │ │ │ │ - adcseq r4, r7, r8, ror #22 │ │ │ │ - adcseq r3, r7, r0, lsr #29 │ │ │ │ - adceq r0, r5, r8, ror sp │ │ │ │ + @ instruction: 0x00b74bb0 │ │ │ │ + adcseq r3, r7, r8, ror #29 │ │ │ │ + @ instruction: 0x00a50db8 │ │ │ │ tsteq lr, r8, ror #26 │ │ │ │ ldrdeq r2, [r2, -r8]! │ │ │ │ - adceq r0, r5, r0, ror #24 │ │ │ │ + adceq r0, r5, r0, lsr #25 │ │ │ │ tsteq lr, ip, lsl #24 │ │ │ │ - adceq r0, r5, ip, lsl #25 │ │ │ │ - adceq r0, r5, r4, lsl ip │ │ │ │ - adceq r0, r5, r8, asr #23 │ │ │ │ - adceq r0, r5, ip, lsr #24 │ │ │ │ - adceq r0, r5, r0, ror #21 │ │ │ │ + adceq r0, r5, ip, asr #25 │ │ │ │ + adceq r0, r5, r4, asr ip │ │ │ │ + adceq r0, r5, r8, lsl #24 │ │ │ │ + adceq r0, r5, ip, ror #24 │ │ │ │ + adceq r0, r5, r0, lsr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #1832] @ 0x728 │ │ │ │ ldr r0, [pc, #4060] @ 2ee51c │ │ │ │ sub sp, sp, #2224 @ 0x8b0 │ │ │ │ sub sp, sp, #4 │ │ │ │ @@ -706818,47 +706818,47 @@ │ │ │ │ bl 2ecebc │ │ │ │ b 2ed7c8 │ │ │ │ @ instruction: 0x01222ab4 │ │ │ │ @ instruction: 0x01222a90 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawteq r5, r4, sp, fp │ │ │ │ andhi r0, r0, r7, asr #1 │ │ │ │ - adcseq r6, r7, r0, asr #29 │ │ │ │ + adcseq r6, r7, r8, lsl #30 │ │ │ │ andeq r2, r0, r0, lsl r7 │ │ │ │ @ instruction: 0xfffffbee │ │ │ │ smlawbeq r5, ip, ip, fp │ │ │ │ - @ instruction: 0x00b777d4 │ │ │ │ + adcseq r7, r7, ip, lsl r8 │ │ │ │ andeq r0, r0, r8, ror #12 │ │ │ │ - adcseq r4, r7, r4, lsl r6 │ │ │ │ - @ instruction: 0x00b752d4 │ │ │ │ + adcseq r4, r7, ip, asr r6 │ │ │ │ + adcseq r5, r7, ip, lsl r3 │ │ │ │ strdeq fp, [r5, -r0]! │ │ │ │ @ instruction: 0x0125bbe4 │ │ │ │ - adcseq r3, r7, r4, asr #28 │ │ │ │ - adcseq r3, r7, r8, lsr #18 │ │ │ │ + adcseq r3, r7, ip, lsl #29 │ │ │ │ + adcseq r3, r7, r0, ror r9 │ │ │ │ andeq r0, r0, r3, ror r2 │ │ │ │ andeq r0, r0, r6, lsl #6 │ │ │ │ - umlalseq r6, r7, r8, r0 │ │ │ │ - adcseq r4, r7, r0, asr #32 │ │ │ │ - @ instruction: 0x00b744f4 │ │ │ │ - adcseq r5, r7, r8, lsl #29 │ │ │ │ - adcseq r6, r7, r4, asr #3 │ │ │ │ + adcseq r6, r7, r0, ror #1 │ │ │ │ + adcseq r4, r7, r8, lsl #1 │ │ │ │ + adcseq r4, r7, ip, lsr r5 │ │ │ │ + @ instruction: 0x00b75ed0 │ │ │ │ + adcseq r6, r7, ip, lsl #4 │ │ │ │ ldrdeq fp, [r5, -r0]! │ │ │ │ @ instruction: 0x0125ba94 │ │ │ │ smlawbeq r5, r0, sl, fp │ │ │ │ - adcseq r4, r7, r0, lsl r4 │ │ │ │ - adcseq r5, r7, r0, ror #1 │ │ │ │ - adcseq r6, r7, r4, asr fp │ │ │ │ + adcseq r4, r7, r8, asr r4 │ │ │ │ + adcseq r5, r7, r8, lsr #2 │ │ │ │ + umlalseq r6, r7, ip, fp │ │ │ │ smlawteq r5, r8, r9, fp │ │ │ │ @ instruction: 0x01222638 │ │ │ │ @ instruction: 0x0125b93c │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ @ instruction: 0x0125bb20 │ │ │ │ - adceq r0, r5, r8, lsr r5 │ │ │ │ - adcseq r4, r7, r8, ror pc │ │ │ │ - @ instruction: 0x00b773f4 │ │ │ │ + adceq r0, r5, r8, ror r5 │ │ │ │ + adcseq r4, r7, r0, asr #31 │ │ │ │ + adcseq r7, r7, ip, lsr r4 │ │ │ │ @ instruction: 0x0125b860 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ @ instruction: 0x0125b828 │ │ │ │ strdeq fp, [r5, -ip]! │ │ │ │ andeq r0, r0, r7, lsl #8 │ │ │ │ andeq r0, r0, r9, lsl #7 │ │ │ │ @@ -709308,28 +709308,28 @@ │ │ │ │ ldrdeq r8, [r5, -r0]! │ │ │ │ @ instruction: 0x012582b8 │ │ │ │ @ instruction: 0x012582a0 │ │ │ │ smlawbeq r5, r8, r2, r8 │ │ │ │ @ instruction: 0x01258270 │ │ │ │ @ instruction: 0x01258258 │ │ │ │ andeq r0, r0, pc, lsr r1 │ │ │ │ - adceq ip, r4, ip, ror sp │ │ │ │ - adceq ip, r4, ip, asr #26 │ │ │ │ + @ instruction: 0x00a4cdbc │ │ │ │ + adceq ip, r4, ip, lsl #27 │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ - adcseq r0, r7, r8, lsl #4 │ │ │ │ - adceq ip, r4, ip, lsr sp │ │ │ │ - adcseq fp, r2, r8, asr #12 │ │ │ │ + adcseq r0, r7, r0, asr r2 │ │ │ │ + adceq ip, r4, ip, ror sp │ │ │ │ + adcseq fp, r2, r8, lsl #13 │ │ │ │ @ instruction: 0x000001b6 │ │ │ │ @ instruction: 0x01258160 │ │ │ │ - strdeq ip, [r4], r0 @ │ │ │ │ - adceq ip, r4, r4, ror fp │ │ │ │ + adceq ip, r4, r0, lsr sp │ │ │ │ + @ instruction: 0x00a4cbb4 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ @ instruction: 0x0125810c │ │ │ │ - adceq ip, r4, r8, asr #22 │ │ │ │ - adceq ip, r4, r0, lsr #22 │ │ │ │ + adceq ip, r4, r8, lsl #23 │ │ │ │ + adceq ip, r4, r0, ror #22 │ │ │ │ ldr r0, [pc, #-320] @ 2f0b18 │ │ │ │ bl 2ecebc │ │ │ │ b 2ed7c8 │ │ │ │ ldr r0, [pc, #-328] @ 2f0b1c │ │ │ │ bl 2ecebc │ │ │ │ b 2ed7c8 │ │ │ │ ldr r0, [pc, #-336] @ 2f0b20 │ │ │ │ @@ -709958,15 +709958,15 @@ │ │ │ │ @ instruction: 0x01258064 │ │ │ │ @ instruction: 0x01258034 │ │ │ │ @ instruction: 0x0125803c │ │ │ │ ldrdeq r7, [r5, -r8]! │ │ │ │ smlawteq r5, r4, pc, r7 @ │ │ │ │ ldrdeq r7, [r5, -r0]! │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adceq ip, r4, r4, asr #22 │ │ │ │ + adceq ip, r4, r4, lsl #23 │ │ │ │ @ instruction: 0x01257f9c │ │ │ │ ldr r2, [pc, #356] @ 2f17b4 │ │ │ │ ldr r3, [pc, #356] @ 2f17b8 │ │ │ │ add r2, pc, r2 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3] │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -710054,23 +710054,23 @@ │ │ │ │ str sl, [r3] │ │ │ │ mov r0, r2 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x01257f44 │ │ │ │ @ instruction: 0x01257f5c │ │ │ │ @ instruction: 0x01257f40 │ │ │ │ - adcseq r6, r7, r4, ror r8 │ │ │ │ - adcseq r5, r7, r0, lsr #11 │ │ │ │ - adcseq r6, r7, r4, ror #18 │ │ │ │ - adcseq r6, r7, r0, lsl #16 │ │ │ │ - adcseq r5, r7, r0, ror #29 │ │ │ │ - @ instruction: 0x00b73fd4 │ │ │ │ - adcseq r5, r7, r4, asr lr │ │ │ │ - adcseq r3, r7, r4, asr pc │ │ │ │ - @ instruction: 0x00b749f8 │ │ │ │ + @ instruction: 0x00b768bc │ │ │ │ + adcseq r5, r7, r8, ror #11 │ │ │ │ + adcseq r6, r7, ip, lsr #19 │ │ │ │ + adcseq r6, r7, r8, asr #16 │ │ │ │ + adcseq r5, r7, r8, lsr #30 │ │ │ │ + adcseq r4, r7, ip, lsl r0 │ │ │ │ + umlalseq r5, r7, ip, lr │ │ │ │ + umlalseq r3, r7, ip, pc @ │ │ │ │ + adcseq r4, r7, r0, asr #20 │ │ │ │ @ instruction: 0x01257e04 │ │ │ │ strdeq r7, [r5, -ip]! │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, sp, #8 │ │ │ │ @@ -710117,15 +710117,15 @@ │ │ │ │ ldr r0, [r1] │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #2 │ │ │ │ bl 3add8 │ │ │ │ @ instruction: 0x0121e76c │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adcseq r6, r2, r4, ror fp │ │ │ │ + @ instruction: 0x00b26bb4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r5, [pc, #176] @ 2f1988 │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r6, [r5] │ │ │ │ @@ -710173,15 +710173,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2f1874 │ │ │ │ @ instruction: 0x01257cec │ │ │ │ ldrdeq r7, [r5, -r8]! │ │ │ │ ldrdeq r7, [r5, -r4]! │ │ │ │ @ instruction: 0x01257c60 │ │ │ │ @ instruction: 0x01257c60 │ │ │ │ - adceq lr, r4, r4, lsr r5 │ │ │ │ + adceq lr, r4, r4, ror r5 │ │ │ │ ldr r3, [pc, #212] @ 2f1a7c │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr r1, [pc, r3] │ │ │ │ cmp r1, #0 │ │ │ │ beq 2f1a00 │ │ │ │ ldr r3, [pc, #196] @ 2f1a80 │ │ │ │ ldr ip, [pc, r3] │ │ │ │ @@ -710233,15 +710233,15 @@ │ │ │ │ ldrb r2, [r2] │ │ │ │ strb r2, [r3] │ │ │ │ b 2f1a00 │ │ │ │ @ instruction: 0x01257c18 │ │ │ │ @ instruction: 0x01257c10 │ │ │ │ smlawbeq r5, r8, fp, r7 │ │ │ │ @ instruction: 0x01257b94 │ │ │ │ - adceq fp, r4, r4, lsr #20 │ │ │ │ + adceq fp, r4, r4, ror #20 │ │ │ │ @ instruction: 0x01257b78 │ │ │ │ @ instruction: 0x01257b5c │ │ │ │ @ instruction: 0x01257b38 │ │ │ │ @ instruction: 0x01257b50 │ │ │ │ @ instruction: 0x01257b58 │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ @@ -710358,15 +710358,15 @@ │ │ │ │ str r3, [r4, #20] │ │ │ │ bl 2f1b70 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [pc, #4] @ 2f1c80 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2f1874 │ │ │ │ - adceq lr, r4, r0, ror r2 │ │ │ │ + @ instruction: 0x00a4e2b0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #208] @ 2f1d6c │ │ │ │ mov r5, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -711453,35 +711453,35 @@ │ │ │ │ str r2, [r1] │ │ │ │ b 2f2120 │ │ │ │ @ instruction: 0x01257800 │ │ │ │ strdeq r7, [r5, -r0]! │ │ │ │ @ instruction: 0x0121e234 │ │ │ │ ldrdeq r7, [r5, -r8]! │ │ │ │ @ instruction: 0x012577e0 │ │ │ │ - adcseq r4, r7, r0, ror #28 │ │ │ │ - adcseq r6, r7, r4, asr #1 │ │ │ │ - adcseq r5, r7, r4, ror r7 │ │ │ │ - @ instruction: 0x00b761d4 │ │ │ │ - ldrheq r6, [r7], r0 @ │ │ │ │ - adcseq r5, r7, r4, lsr r7 │ │ │ │ - adcseq r3, r7, r4, lsr r8 │ │ │ │ - adcseq r3, r7, ip, lsr r8 │ │ │ │ - umlalseq r4, r7, r0, r2 │ │ │ │ + adcseq r4, r7, r8, lsr #29 │ │ │ │ + adcseq r6, r7, ip, lsl #2 │ │ │ │ + @ instruction: 0x00b757bc │ │ │ │ + adcseq r6, r7, ip, lsl r2 │ │ │ │ + ldrsheq r6, [r7], r8 @ │ │ │ │ + adcseq r5, r7, ip, ror r7 │ │ │ │ + adcseq r3, r7, ip, ror r8 │ │ │ │ + adcseq r3, r7, r4, lsl #17 │ │ │ │ + @ instruction: 0x00b742d8 │ │ │ │ andeq r0, r0, r4, lsr r5 │ │ │ │ - umlalseq r5, r7, r0, r6 │ │ │ │ + @ instruction: 0x00b756d8 │ │ │ │ smlawbeq r5, r8, r6, r7 │ │ │ │ @ instruction: 0x01257678 │ │ │ │ - adcseq r6, r7, r4, asr #1 │ │ │ │ + adcseq r6, r7, ip, lsl #2 │ │ │ │ @ instruction: 0x01257658 │ │ │ │ @ instruction: 0x01257674 │ │ │ │ @ instruction: 0x0125763c │ │ │ │ @ instruction: 0x01257630 │ │ │ │ @ instruction: 0x01257630 │ │ │ │ @ instruction: 0x01257628 │ │ │ │ - @ instruction: 0x00b733da │ │ │ │ + adcseq r3, r7, r2, lsr #8 │ │ │ │ andeq r0, r0, r2, lsl #3 │ │ │ │ smlawteq r5, r0, r5, r7 │ │ │ │ @ instruction: 0x012575a0 │ │ │ │ @ instruction: 0x012575ac │ │ │ │ @ instruction: 0x012575a0 │ │ │ │ @ instruction: 0x01257574 │ │ │ │ @ instruction: 0x01257540 │ │ │ │ @@ -711660,15 +711660,15 @@ │ │ │ │ andeq r0, r0, r1, asr #4 │ │ │ │ andeq r0, r0, pc, lsr r2 │ │ │ │ andeq r0, r0, lr, lsr r2 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ @ instruction: 0x01220254 │ │ │ │ @ instruction: 0x01255848 │ │ │ │ - @ instruction: 0x00a4c1b4 │ │ │ │ + strdeq ip, [r4], r4 @ │ │ │ │ andeq r0, r0, r3, asr r2 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ andeq r0, r0, r2, asr r2 │ │ │ │ strdeq r5, [r5, -r0]! │ │ │ │ strdeq r5, [r5, -r0]! │ │ │ │ ldrdeq r5, [r5, -ip]! │ │ │ │ @ instruction: 0x012557a8 │ │ │ │ @@ -711682,16 +711682,16 @@ │ │ │ │ ldrdeq r5, [r5, -r0]! │ │ │ │ ldrdeq r5, [r5, -r0]! │ │ │ │ smlawteq r5, r0, r6, r5 │ │ │ │ ldrdeq r5, [r5, -r0]! │ │ │ │ @ instruction: 0x012556a8 │ │ │ │ @ instruction: 0x012556a8 │ │ │ │ @ instruction: 0x0125562c │ │ │ │ - adceq fp, r4, r0, ror #30 │ │ │ │ - adceq fp, r4, ip, lsl pc │ │ │ │ + adceq fp, r4, r0, lsr #31 │ │ │ │ + adceq fp, r4, ip, asr pc │ │ │ │ @ instruction: 0x01255534 │ │ │ │ andeq r1, r0, r8, ror r5 │ │ │ │ @ instruction: 0x01255518 │ │ │ │ msreq SP_irq, r4, lsl #30 │ │ │ │ ldrdeq r5, [r5, -r8]! │ │ │ │ smlawteq r5, ip, r4, r5 │ │ │ │ ldrdeq r5, [r5, -r0]! │ │ │ │ @@ -713755,28 +713755,28 @@ │ │ │ │ b 2f2120 │ │ │ │ strdeq r5, [r5, -r4]! │ │ │ │ @ instruction: 0x01255414 │ │ │ │ ldrdeq r5, [r5, -ip]! │ │ │ │ msreq CPSR_c, r0, lsr #27 │ │ │ │ andeq r1, r0, r8, ror r5 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adceq fp, r4, r0, ror #26 │ │ │ │ + adceq fp, r4, r0, lsr #27 │ │ │ │ @ instruction: 0x01255310 │ │ │ │ @ instruction: 0x012552e0 │ │ │ │ - ldrdeq fp, [r4], ip @ │ │ │ │ + adceq fp, r4, ip, lsl sp │ │ │ │ smlawteq r5, ip, r2, r5 │ │ │ │ smlawteq r5, ip, r2, r5 │ │ │ │ @ instruction: 0x012552bc │ │ │ │ - @ instruction: 0x00b73cbc │ │ │ │ + adcseq r3, r7, r4, lsl #26 │ │ │ │ @ instruction: 0x01255244 │ │ │ │ @ instruction: 0x01255234 │ │ │ │ - adcseq r3, r7, ip, lsl #4 │ │ │ │ - adcseq r1, r7, ip, lsl #6 │ │ │ │ - @ instruction: 0x00b728d0 │ │ │ │ - adcseq r1, r7, r0, asr #27 │ │ │ │ + adcseq r3, r7, r4, asr r2 │ │ │ │ + adcseq r1, r7, r4, asr r3 │ │ │ │ + adcseq r2, r7, r8, lsl r9 │ │ │ │ + adcseq r1, r7, r8, lsl #28 │ │ │ │ ldrdeq r5, [r5, -r8]! │ │ │ │ smlawteq r5, r4, r1, r5 │ │ │ │ ldrdeq r5, [r5, -r0]! │ │ │ │ andeq r1, r0, r4, ror r4 │ │ │ │ smlawbeq r5, r0, r1, r5 │ │ │ │ andeq r0, r0, r5, lsl #2 │ │ │ │ andeq r0, r0, fp, ror r1 │ │ │ │ @@ -713840,15 +713840,15 @@ │ │ │ │ andeq r0, r0, r5, asr r2 │ │ │ │ @ instruction: 0x01254928 │ │ │ │ @ instruction: 0x01254904 │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ @ instruction: 0x012548e0 │ │ │ │ andeq r0, r0, r6, lsl #2 │ │ │ │ @ instruction: 0x012548bc │ │ │ │ - umlalseq r5, r4, ip, r4 │ │ │ │ + @ instruction: 0x00b454dc │ │ │ │ @ instruction: 0x01254870 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ andeq r0, r0, r5, lsr #2 │ │ │ │ @ instruction: 0x01254828 │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ @@ -713892,15 +713892,15 @@ │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ andeq r0, r0, r6, lsr #2 │ │ │ │ @ instruction: 0x0121ea2c │ │ │ │ @ instruction: 0x01254024 │ │ │ │ @ instruction: 0x01254028 │ │ │ │ @ instruction: 0x01254008 │ │ │ │ @ instruction: 0x0121e9ec │ │ │ │ - adceq sl, r4, r0, lsr #20 │ │ │ │ + adceq sl, r4, r0, ror #20 │ │ │ │ ldr r3, [pc, #-84] @ 2f5370 │ │ │ │ mov r2, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r1, r2 │ │ │ │ ldr r6, [sp, #8] │ │ │ │ bl 39e84 <__isoc23_strtoul@plt> │ │ │ │ @@ -714108,38 +714108,38 @@ │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r7, #80] @ 0x50 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [pc, #88] @ 2f5768 │ │ │ │ add r8, r0, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r8 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ ldr sl, [pc, #72] @ 2f576c │ │ │ │ ldr r2, [pc, #72] @ 2f5770 │ │ │ │ ldr r9, [pc, #72] @ 2f5774 │ │ │ │ mov r5, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ add sl, pc, sl │ │ │ │ add r9, pc, r9 │ │ │ │ add r4, r7, #80 @ 0x50 │ │ │ │ ldr r3, [r4, #4]! │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ add r5, r5, #1 │ │ │ │ ldr r0, [r4] │ │ │ │ bl 3bb4c │ │ │ │ cmp r6, r5 │ │ │ │ mov r2, r9 │ │ │ │ bne 2f573c │ │ │ │ b 2f56f8 │ │ │ │ - adceq sl, r4, ip, lsl #18 │ │ │ │ - umlalseq r2, r1, ip, lr │ │ │ │ - adceq r7, r4, ip, lsl sp │ │ │ │ - @ instruction: 0x00b3f1b0 │ │ │ │ + adceq sl, r4, ip, asr #18 │ │ │ │ + @ instruction: 0x00b12edc │ │ │ │ + adceq r7, r4, ip, asr sp │ │ │ │ + @ instruction: 0x00b3f1f0 │ │ │ │ ldr r2, [r0, #4] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ cmp r2, r3 │ │ │ │ beq 2f5790 │ │ │ │ sub r0, r2, r3 │ │ │ │ bx lr │ │ │ │ ldr r1, [r1] │ │ │ │ @@ -714380,16 +714380,16 @@ │ │ │ │ str r9, [sp] │ │ │ │ bl 2f561c │ │ │ │ b 2f5ad4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0121a62c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0121a51c │ │ │ │ - adceq sl, r4, ip, lsl #10 │ │ │ │ - adceq sl, r4, r4, lsl #10 │ │ │ │ + adceq sl, r4, ip, asr #10 │ │ │ │ + adceq sl, r4, r4, asr #10 │ │ │ │ mov r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ @@ -715431,15 +715431,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f6b68 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r9, [r1, -r8]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawbeq r1, r8, r4, r9 │ │ │ │ - adceq r9, r4, r0, asr #9 │ │ │ │ + adceq r9, r4, r0, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #72] @ 2f6c28 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715456,16 +715456,16 @@ │ │ │ │ mov r1, #0 │ │ │ │ moveq r0, #1 │ │ │ │ movne r0, r1 │ │ │ │ orrs r3, r3, r2 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r9, r5, r4, ror #26 │ │ │ │ - adceq r9, r4, r8, ror r4 │ │ │ │ + adceq r9, r5, r4, lsr #27 │ │ │ │ + @ instruction: 0x00a494b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #64] @ 2f6c88 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715480,16 +715480,16 @@ │ │ │ │ orr r4, r4, r0 │ │ │ │ orr r5, r5, r3 │ │ │ │ orrs r4, r4, r5 │ │ │ │ mov r1, #0 │ │ │ │ moveq r0, #1 │ │ │ │ movne r0, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - strdeq r9, [r5], ip @ │ │ │ │ - adceq r9, r4, r0, lsl r4 │ │ │ │ + adceq r9, r5, ip, lsr sp │ │ │ │ + adceq r9, r4, r0, asr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #52] @ 2f6cdc │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715501,16 +715501,16 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 2f6b08 │ │ │ │ adds r4, r4, r4 │ │ │ │ adc r5, r5, r5 │ │ │ │ orr r0, r4, r0 │ │ │ │ orr r1, r5, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrdeq r9, [r4], r0 @ │ │ │ │ - adceq r9, r4, r8, asr #7 │ │ │ │ + adceq r9, r4, r0, lsl r4 │ │ │ │ + adceq r9, r4, r8, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #36] @ 2f6d20 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f6b08 │ │ │ │ @@ -715518,15 +715518,15 @@ │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r3, #85 @ 0x55 │ │ │ │ lsrcc r0, r3, r0 │ │ │ │ movcs r0, #0 │ │ │ │ andcc r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - adceq r9, r5, ip, asr #24 │ │ │ │ + adceq r9, r5, ip, lsl #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #56] @ 2f6d74 │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715539,16 +715539,16 @@ │ │ │ │ mov r4, r3 │ │ │ │ bl 2f6b08 │ │ │ │ lsl r4, r4, #5 │ │ │ │ orr r4, r4, r5, lsr #27 │ │ │ │ orr r0, r0, r5, lsl #5 │ │ │ │ orr r1, r4, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r9, r4, r4, asr r3 │ │ │ │ - adceq r9, r4, ip, asr #6 │ │ │ │ + umlaleq r9, r4, r4, r3 │ │ │ │ + adceq r9, r4, ip, lsl #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #56] @ 2f6dcc │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715561,16 +715561,16 @@ │ │ │ │ mov r4, r3 │ │ │ │ bl 2f6b08 │ │ │ │ lsl r4, r4, #8 │ │ │ │ orr r4, r4, r5, lsr #24 │ │ │ │ orr r0, r0, r5, lsl #8 │ │ │ │ orr r1, r4, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r9, r4, r4, lsl r3 │ │ │ │ - adceq r9, r4, r8, lsl #6 │ │ │ │ + adceq r9, r4, r4, asr r3 │ │ │ │ + adceq r9, r4, r8, asr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #56] @ 2f6e24 │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715583,16 +715583,16 @@ │ │ │ │ mov r4, r3 │ │ │ │ bl 2f6b08 │ │ │ │ lsl r4, r4, #8 │ │ │ │ orr r4, r4, r5, lsr #24 │ │ │ │ orr r0, r0, r5, lsl #8 │ │ │ │ orr r1, r4, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r9, r4, ip, asr #5 │ │ │ │ - adceq r9, r4, r0, asr #5 │ │ │ │ + adceq r9, r4, ip, lsl #6 │ │ │ │ + adceq r9, r4, r0, lsl #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #64] @ 2f6e84 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715607,16 +715607,16 @@ │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #0 │ │ │ │ cmp r5, #2 │ │ │ │ sbcs r4, r4, #0 │ │ │ │ mov r1, #0 │ │ │ │ orrge r0, r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r9, r4, r4, lsl #5 │ │ │ │ - adceq r7, r4, r4, lsr #11 │ │ │ │ + adceq r9, r4, r4, asr #5 │ │ │ │ + adceq r7, r4, r4, ror #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #52] @ 2f6ed8 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715628,16 +715628,16 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 2f6b08 │ │ │ │ adds r4, r4, r4 │ │ │ │ adc r5, r5, r5 │ │ │ │ orr r0, r4, r0 │ │ │ │ orr r1, r5, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adcseq r4, r2, r0, lsr r5 │ │ │ │ - adcseq r4, r2, r0, lsl r5 │ │ │ │ + adcseq r4, r2, r0, ror r5 │ │ │ │ + adcseq r4, r2, r0, asr r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #36] @ 2f6f1c │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f6b08 │ │ │ │ @@ -715645,15 +715645,15 @@ │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r3, #138 @ 0x8a │ │ │ │ lsrcc r0, r3, r0 │ │ │ │ movcs r0, #0 │ │ │ │ andcc r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - ldrdeq r9, [r4], ip @ │ │ │ │ + adceq r9, r4, ip, lsl r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #36] @ 2f6f5c │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f6b08 │ │ │ │ @@ -715661,15 +715661,15 @@ │ │ │ │ sbc r1, r1, #0 │ │ │ │ cmp r0, #3 │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r0, #1 │ │ │ │ movcs r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - umlaleq r9, r4, ip, r1 │ │ │ │ + ldrdeq r9, [r4], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #40] @ 2f6fa0 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f6b08 │ │ │ │ @@ -715678,15 +715678,15 @@ │ │ │ │ sbcs r2, r1, #0 │ │ │ │ movcc r0, #1 │ │ │ │ movcs r0, #0 │ │ │ │ orrs r3, r3, r1 │ │ │ │ orreq r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - adceq r9, r4, ip, asr r1 │ │ │ │ + umlaleq r9, r4, ip, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #40] @ 2f6fe4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f6b08 │ │ │ │ @@ -715695,15 +715695,15 @@ │ │ │ │ sbc r1, r1, #0 │ │ │ │ cmp r0, #3 │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r0, #1 │ │ │ │ movcs r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - adceq r9, r4, r8, lsl r1 │ │ │ │ + adceq r9, r4, r8, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #96] @ 2f7060 │ │ │ │ mov r5, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715726,17 +715726,17 @@ │ │ │ │ movne r0, #0 │ │ │ │ cmp r6, #248 @ 0xf8 │ │ │ │ sbcs r4, r4, #0 │ │ │ │ movge r0, #0 │ │ │ │ andlt r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - umlaleq pc, r2, r4, lr @ │ │ │ │ - adceq r9, r4, r8, asr #1 │ │ │ │ - strdeq r0, [r5], r8 @ │ │ │ │ + ldrdeq pc, [r2], r4 @ │ │ │ │ + adceq r9, r4, r8, lsl #2 │ │ │ │ + adceq r0, r5, r8, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #52] @ 2f70b8 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715748,16 +715748,16 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 2f6b08 │ │ │ │ adds r0, r0, r0 │ │ │ │ adc r1, r1, r1 │ │ │ │ orr r0, r0, r5 │ │ │ │ orr r1, r1, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r9, r4, r4, rrx │ │ │ │ - adceq r9, r4, r8, asr r0 │ │ │ │ + adceq r9, r4, r4, lsr #1 │ │ │ │ + umlaleq r9, r4, r8, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #96] @ 2f7138 │ │ │ │ mov r5, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715780,17 +715780,17 @@ │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #0 │ │ │ │ orrs r6, r7, r6 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - adceq r9, r4, r0, lsr #32 │ │ │ │ - strdeq r8, [r4], ip @ │ │ │ │ - adceq r8, r4, r8, ror #31 │ │ │ │ + adceq r9, r4, r0, rrx │ │ │ │ + adceq r9, r4, ip, lsr r0 │ │ │ │ + adceq r9, r4, r8, lsr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #64] @ 2f719c │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715805,30 +715805,30 @@ │ │ │ │ moveq r0, #1 │ │ │ │ movne r0, #0 │ │ │ │ orrs r4, r4, r5 │ │ │ │ mov r1, #0 │ │ │ │ moveq r0, #0 │ │ │ │ andne r0, r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r8, r4, r4, lsr #31 │ │ │ │ - adceq ip, r2, ip, lsr #24 │ │ │ │ + adceq r8, r4, r4, ror #31 │ │ │ │ + adceq ip, r2, ip, ror #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #28] @ 2f71d8 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f6b08 │ │ │ │ adds r3, r0, #1 │ │ │ │ adc r1, r1, #0 │ │ │ │ lsl r1, r1, #5 │ │ │ │ lsl r0, r3, #5 │ │ │ │ orr r1, r1, r3, lsr #27 │ │ │ │ pop {r4, pc} │ │ │ │ - adceq r8, r4, r0, asr #30 │ │ │ │ + adceq r8, r4, r0, lsl #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #36] @ 2f7218 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f6b08 │ │ │ │ @@ -715836,15 +715836,15 @@ │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r3, #213 @ 0xd5 │ │ │ │ lsrcc r0, r3, r0 │ │ │ │ movcs r0, #0 │ │ │ │ andcc r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - adceq r8, r4, r8, lsl pc │ │ │ │ + adceq r8, r4, r8, asr pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #36] @ 2f7258 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f6b08 │ │ │ │ @@ -715852,15 +715852,15 @@ │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r3, #213 @ 0xd5 │ │ │ │ lsrcc r0, r3, r0 │ │ │ │ movcs r0, #0 │ │ │ │ andcc r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - adceq r8, r4, r4, ror #29 │ │ │ │ + adceq r8, r4, r4, lsr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #60] @ 2f72b0 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715874,16 +715874,16 @@ │ │ │ │ mov r3, r1 │ │ │ │ cmp r4, r3 │ │ │ │ cmpeq r5, r0 │ │ │ │ mov r1, #0 │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - umlaleq r8, r4, r4, lr │ │ │ │ - adceq r8, r4, ip, lsl #29 │ │ │ │ + ldrdeq r8, [r4], r4 @ │ │ │ │ + adceq r8, r4, ip, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #116] @ 2f7344 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715911,17 +715911,17 @@ │ │ │ │ orrs r0, r0, r2 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r3, #1 │ │ │ │ orrs r4, r4, r6 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r0, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - adceq pc, r2, r4, asr #23 │ │ │ │ - adceq r8, r4, r4, lsr #28 │ │ │ │ - adceq r8, r4, ip, lsl #28 │ │ │ │ + adceq pc, r2, r4, lsl #24 │ │ │ │ + adceq r8, r4, r4, ror #28 │ │ │ │ + adceq r8, r4, ip, asr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #116] @ 2f73dc │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715949,17 +715949,17 @@ │ │ │ │ orrs r0, r0, r2 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r3, #1 │ │ │ │ orrs r4, r4, r6 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r0, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - adceq pc, r2, ip, lsr #22 │ │ │ │ - adceq r8, r4, ip, lsl #27 │ │ │ │ - adceq r8, r4, r4, ror sp │ │ │ │ + adceq pc, r2, ip, ror #22 │ │ │ │ + adceq r8, r4, ip, asr #27 │ │ │ │ + @ instruction: 0x00a48db4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #72] @ 2f7448 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715976,16 +715976,16 @@ │ │ │ │ movne r0, #0 │ │ │ │ rsbs r5, r5, #4096 @ 0x1000 │ │ │ │ rscs r4, r4, #0 │ │ │ │ mov r1, #0 │ │ │ │ movge r0, #0 │ │ │ │ andlt r0, r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r8, r4, r0, lsr #26 │ │ │ │ - adceq r8, r4, r0, lsl #26 │ │ │ │ + adceq r8, r4, r0, ror #26 │ │ │ │ + adceq r8, r4, r0, asr #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #72] @ 2f74b0 │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -716002,15 +716002,15 @@ │ │ │ │ lsr r0, r3, r0 │ │ │ │ mov r1, #0 │ │ │ │ and r0, r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - adceq r8, r4, r8, ror #24 │ │ │ │ + adceq r8, r4, r8, lsr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #76] @ 2f7518 │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -716028,15 +716028,15 @@ │ │ │ │ sbcs r1, r1, #0 │ │ │ │ bcs 2f74ec │ │ │ │ mov r3, #138 @ 0x8a │ │ │ │ lsr r0, r3, r0 │ │ │ │ mov r1, #0 │ │ │ │ and r0, r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ - adceq r8, r4, r4, lsl #24 │ │ │ │ + adceq r8, r4, r4, asr #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #56] @ 2f756c │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -716049,16 +716049,16 @@ │ │ │ │ mov r4, r3 │ │ │ │ bl 2f6b08 │ │ │ │ lsl r4, r4, #8 │ │ │ │ orr r4, r4, r5, lsr #24 │ │ │ │ orr r0, r0, r5, lsl #8 │ │ │ │ orr r1, r4, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r8, r4, r4, lsl #23 │ │ │ │ - adceq r8, r4, r8, ror fp │ │ │ │ + adceq r8, r4, r4, asr #23 │ │ │ │ + @ instruction: 0x00a48bb8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #360] @ 2f76f4 │ │ │ │ ldr r3, [pc, #360] @ 2f76f8 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -716150,15 +716150,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f561c │ │ │ │ b 2f7664 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01218a6c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01218970 │ │ │ │ - adceq r8, r4, r4, asr #20 │ │ │ │ + adceq r8, r4, r4, lsl #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr r2, [pc, #2036] @ 2f7f10 │ │ │ │ ldr r3, [pc, #2036] @ 2f7f14 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -716253,25 +716253,25 @@ │ │ │ │ ldr r3, [r3, #8] │ │ │ │ cmp r3, r6 │ │ │ │ bcs 2f78b0 │ │ │ │ ldr r8, [pc, #1680] @ 2f7f24 │ │ │ │ add r8, pc, r8 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ ldr r3, [fp, #20] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ cmp r3, r6 │ │ │ │ bcc 2f7894 │ │ │ │ ldr r3, [fp, #12] │ │ │ │ ldr r1, [pc, #1644] @ 2f7f28 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ mov r0, r7 │ │ │ │ bl 3bb4c │ │ │ │ ldrb r0, [r4, #1] │ │ │ │ add r5, r4, #1 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2f77b0 │ │ │ │ ldr r2, [pc, #1604] @ 2f7f2c │ │ │ │ @@ -716326,15 +716326,15 @@ │ │ │ │ ldr sl, [r8, #8] │ │ │ │ cmp r3, r6 │ │ │ │ bcs 2f79d4 │ │ │ │ ldr r9, [pc, #1400] @ 2f7f30 │ │ │ │ add r9, pc, r9 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r9 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ ldr r0, [fp, #20] │ │ │ │ ldr r3, [r0, #8] │ │ │ │ cmp r3, r6 │ │ │ │ bcc 2f79b8 │ │ │ │ ldr r2, [r8, #16] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ cmp r2, #13 │ │ │ │ @@ -716378,15 +716378,15 @@ │ │ │ │ and r3, r2, #31 │ │ │ │ lsl r8, r8, r3 │ │ │ │ mov r0, r5 │ │ │ │ lsr r6, r6, #5 │ │ │ │ beq 2f7ed4 │ │ │ │ ldr r1, [pc, #1188] @ 2f7f34 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ ldr r3, [fp, #20] │ │ │ │ ldr r2, [r3, #24] │ │ │ │ ldr r3, [r2, r6, lsl #2] │ │ │ │ orr r3, r3, r8 │ │ │ │ str r3, [r2, r6, lsl #2] │ │ │ │ b 2f78c8 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ @@ -716404,29 +716404,29 @@ │ │ │ │ lsr r2, r2, r3 │ │ │ │ orr r2, r2, r1, lsl r0 │ │ │ │ asr r3, r1, r3 │ │ │ │ orrpl r2, r2, r1, asr ip │ │ │ │ ldr r1, [pc, #1092] @ 2f7f38 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ b 2f78c8 │ │ │ │ ldr r1, [pc, #1076] @ 2f7f3c │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ b 2f78c8 │ │ │ │ ldr r1, [pc, #1052] @ 2f7f40 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ b 2f78c8 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #24] │ │ │ │ orrs r3, r3, r2 │ │ │ │ beq 2f78c8 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ add r3, sl, #64 @ 0x40 │ │ │ │ @@ -716443,63 +716443,63 @@ │ │ │ │ lsr r2, r2, ip │ │ │ │ orr r2, r2, r3, lsl r0 │ │ │ │ orrpl r2, r2, r3, asr r1 │ │ │ │ ldr r1, [pc, #952] @ 2f7f44 │ │ │ │ asr r3, r3, ip │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ b 2f78c8 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #24] │ │ │ │ orrs r3, r3, r2 │ │ │ │ beq 2f78c8 │ │ │ │ ldr r1, [pc, #916] @ 2f7f48 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ b 2f78c8 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ sub r3, r3, sl │ │ │ │ cmp r3, #16 │ │ │ │ beq 2f7e14 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ mov r3, r1 │ │ │ │ ldr r1, [pc, #864] @ 2f7f4c │ │ │ │ mov r2, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ b 2f78c8 │ │ │ │ ldr r2, [r8, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 2f7e74 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ orrs r3, r3, r1 │ │ │ │ beq 2f78c8 │ │ │ │ ldr r1, [pc, #816] @ 2f7f50 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ b 2f78c8 │ │ │ │ ldr r2, [r8, #20] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 2f7e8c │ │ │ │ ldr r1, [sp, #24] │ │ │ │ orrs r3, r3, r1 │ │ │ │ bne 2f78c8 │ │ │ │ ldr r1, [pc, #772] @ 2f7f54 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ b 2f78c8 │ │ │ │ ldr r5, [r8, #20] │ │ │ │ ldr r1, [r5] │ │ │ │ cmp r1, #0 │ │ │ │ beq 2f7eb0 │ │ │ │ mov r3, #0 │ │ │ │ ldr r6, [sp, #20] │ │ │ │ @@ -716515,15 +716515,15 @@ │ │ │ │ cmpeq r6, r2 │ │ │ │ bne 2f7c84 │ │ │ │ ldr r1, [pc, #688] @ 2f7f58 │ │ │ │ add r5, r5, r3, lsl #3 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ add r0, r0, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ b 2f78c8 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r3, [r3] │ │ │ │ ldr r6, [r3, #24] │ │ │ │ cmp r6, #0 │ │ │ │ beq 2f78c8 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ @@ -716574,15 +716574,15 @@ │ │ │ │ ldr r3, [r3, #8] │ │ │ │ cmp r0, r3 │ │ │ │ bls 2f78c8 │ │ │ │ ldr r8, [pc, #452] @ 2f7f5c │ │ │ │ add r8, pc, r8 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ ldr r3, [fp, #20] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ cmp r3, r6 │ │ │ │ bcc 2f7d98 │ │ │ │ b 2f78c8 │ │ │ │ ldr r2, [pc, #416] @ 2f7f60 │ │ │ │ ldr r3, [pc, #336] @ 2f7f14 │ │ │ │ @@ -716613,15 +716613,15 @@ │ │ │ │ bl 179a80 │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ mov r3, r1 │ │ │ │ ldr r1, [pc, #312] @ 2f7f6c │ │ │ │ mov r2, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ b 2f78c8 │ │ │ │ ldr r2, [fp, #12] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ ldr r3, [r8] │ │ │ │ ldr r2, [r2, #4] │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ @@ -716631,79 +716631,79 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f561c │ │ │ │ b 2f78c8 │ │ │ │ ldr r1, [pc, #248] @ 2f7f74 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ b 2f78c8 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r1, [pc, #224] @ 2f7f78 │ │ │ │ orrs r3, r3, r2 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #0 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ b 2f78c8 │ │ │ │ ldr r1, [pc, #196] @ 2f7f7c │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r0, r0, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ b 2f78c8 │ │ │ │ ldr r6, [sp, #20] │ │ │ │ mov r2, r6 │ │ │ │ b 2f7a5c │ │ │ │ ldr r1, [pc, #164] @ 2f7f80 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ ldr r3, [fp, #20] │ │ │ │ ldr r2, [r3, #20] │ │ │ │ ldr r3, [r2, r6, lsl #2] │ │ │ │ orr r3, r3, r8 │ │ │ │ str r3, [r2, r6, lsl #2] │ │ │ │ b 2f78c8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldr r1, [pc, #128] @ 2f7f84 │ │ │ │ ldr r3, [r8] │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f561c │ │ │ │ b 2f78c8 │ │ │ │ ldrdeq r8, [r1, -ip]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r8, r4, r0, lsr #20 │ │ │ │ - adceq r8, r4, ip, lsl sl │ │ │ │ - adcseq r1, r7, r6, lsr #3 │ │ │ │ - @ instruction: 0x00b167d8 │ │ │ │ - umlalseq fp, r1, ip, ip │ │ │ │ + adceq r8, r4, r0, ror #20 │ │ │ │ + adceq r8, r4, ip, asr sl │ │ │ │ + adcseq r1, r7, lr, ror #3 │ │ │ │ + adcseq r6, r1, r8, lsl r8 │ │ │ │ + @ instruction: 0x00b1bcdc │ │ │ │ @ instruction: 0x01218710 │ │ │ │ - @ instruction: 0x00b166b4 │ │ │ │ - adceq r8, r4, r0, lsl r7 │ │ │ │ - @ instruction: 0x00a2f2b4 │ │ │ │ - adceq pc, r2, r0, lsr #5 │ │ │ │ - adceq r8, r4, ip, ror r6 │ │ │ │ - adceq r8, r4, r0, lsr #12 │ │ │ │ - strdeq r8, [r4], ip @ │ │ │ │ - adceq ip, r2, r4, asr lr │ │ │ │ - adcseq fp, r1, ip, lsr r9 │ │ │ │ - adcseq fp, r1, ip, lsl #18 │ │ │ │ - adcseq fp, r1, ip, lsr #17 │ │ │ │ - @ instruction: 0x00b162d4 │ │ │ │ + @ instruction: 0x00b166f4 │ │ │ │ + adceq r8, r4, r0, asr r7 │ │ │ │ + strdeq pc, [r2], r4 @ │ │ │ │ + adceq pc, r2, r0, ror #5 │ │ │ │ + @ instruction: 0x00a486bc │ │ │ │ + adceq r8, r4, r0, ror #12 │ │ │ │ + adceq r8, r4, ip, lsr r6 │ │ │ │ + umlaleq ip, r2, r4, lr │ │ │ │ + adcseq fp, r1, ip, ror r9 │ │ │ │ + adcseq fp, r1, ip, asr #18 │ │ │ │ + adcseq fp, r1, ip, ror #17 │ │ │ │ + adcseq r6, r1, r4, lsl r3 │ │ │ │ @ instruction: 0x01218238 │ │ │ │ - adceq r8, r4, r0, lsl #7 │ │ │ │ - adceq r8, r4, r8, lsl #7 │ │ │ │ - adceq ip, r2, ip, lsl #24 │ │ │ │ - adceq r8, r4, r8, asr r3 │ │ │ │ - adceq r2, r4, r0, ror #30 │ │ │ │ - adceq r2, r4, r4, asr #30 │ │ │ │ - adceq r2, r4, r4, lsr #30 │ │ │ │ - adceq r8, r4, ip, asr #5 │ │ │ │ - adceq r8, r4, r0, ror #5 │ │ │ │ + adceq r8, r4, r0, asr #7 │ │ │ │ + adceq r8, r4, r8, asr #7 │ │ │ │ + adceq ip, r2, ip, asr #24 │ │ │ │ + umlaleq r8, r4, r8, r3 │ │ │ │ + adceq r2, r4, r0, lsr #31 │ │ │ │ + adceq r2, r4, r4, lsl #31 │ │ │ │ + adceq r2, r4, r4, ror #30 │ │ │ │ + adceq r8, r4, ip, lsl #6 │ │ │ │ + adceq r8, r4, r0, lsr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ mov r6, #0 │ │ │ │ ldr r2, [pc, #996] @ 2f838c │ │ │ │ @@ -716756,15 +716756,15 @@ │ │ │ │ ldr r0, [r2, #16] │ │ │ │ ldr r1, [r4, #12] │ │ │ │ mov r2, r5 │ │ │ │ blx r3 │ │ │ │ ldr r1, [pc, #808] @ 2f839c │ │ │ │ add r0, r4, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ ldr r3, [r7, #20] │ │ │ │ ldr r2, [r7] │ │ │ │ str r2, [r3, #68] @ 0x44 │ │ │ │ mov r0, r7 │ │ │ │ bl 17d534 │ │ │ │ ldr r3, [r4] │ │ │ │ ldrb r3, [r3, #13] │ │ │ │ @@ -716842,15 +716842,15 @@ │ │ │ │ add r5, sp, #12 │ │ │ │ ldr r0, [r2, #16] │ │ │ │ mov r2, r5 │ │ │ │ blx r3 │ │ │ │ ldr r1, [pc, #472] @ 2f83a4 │ │ │ │ add r0, r4, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ ldr ip, [r4, #76] @ 0x4c │ │ │ │ ldr r2, [r4] │ │ │ │ cmp r3, ip │ │ │ │ beq 2f8384 │ │ │ │ add r7, r4, #4 │ │ │ │ b 2f8238 │ │ │ │ @@ -716860,15 +716860,15 @@ │ │ │ │ mov r1, ip │ │ │ │ mov r2, r5 │ │ │ │ blx fp │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ ldr r2, [r3] │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ ldr r2, [r4, #76] @ 0x4c │ │ │ │ add r3, r3, #8 │ │ │ │ cmp r3, r2 │ │ │ │ str r3, [r4, #72] @ 0x48 │ │ │ │ ldr r2, [r4] │ │ │ │ beq 2f8300 │ │ │ │ @@ -716893,15 +716893,15 @@ │ │ │ │ mov r2, r5 │ │ │ │ blx r3 │ │ │ │ ldr ip, [r4, #12] │ │ │ │ ldr r1, [pc, #276] @ 2f83a8 │ │ │ │ mov r2, ip │ │ │ │ add r0, r4, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ ldr ip, [r4, #12] │ │ │ │ ldr r2, [r4] │ │ │ │ lsr r3, ip, #5 │ │ │ │ lsl r3, r3, #2 │ │ │ │ and r0, ip, #31 │ │ │ │ ldr r1, [r4, #20] │ │ │ │ ldr r3, [r1, r3] │ │ │ │ @@ -716915,15 +716915,15 @@ │ │ │ │ mov r1, ip │ │ │ │ mov r2, r5 │ │ │ │ blx r3 │ │ │ │ ldr ip, [r4, #12] │ │ │ │ mov r2, ip │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, r4, #4 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ ldr r2, [r4] │ │ │ │ b 2f80f8 │ │ │ │ ldr lr, [r4, #24] │ │ │ │ ldr ip, [r4, #12] │ │ │ │ b 2f8250 │ │ │ │ ldr r2, [pc, #152] @ 2f83ac │ │ │ │ ldr r3, [pc, #120] @ 2f8390 │ │ │ │ @@ -716945,32 +716945,32 @@ │ │ │ │ mov lr, r7 │ │ │ │ b 2f8250 │ │ │ │ ldr r1, [pc, #80] @ 2f83b0 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, r4, #4 │ │ │ │ - bl 35d078 │ │ │ │ + bl 35d0c4 │ │ │ │ b 2f8150 │ │ │ │ ldr ip, [r4, #12] │ │ │ │ add r5, sp, #12 │ │ │ │ b 2f8250 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldr r7, [r4, #24] │ │ │ │ b 2f834c │ │ │ │ @ instruction: 0x0121804c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r8, r4, r0, lsr r2 │ │ │ │ - adceq ip, r2, r8, lsr #12 │ │ │ │ - adcseq sp, r1, r0, ror r3 │ │ │ │ + adceq r8, r4, r0, ror r2 │ │ │ │ + adceq ip, r2, r8, ror #12 │ │ │ │ + @ instruction: 0x00b1d3b0 │ │ │ │ smlawbeq r1, r4, lr, fp │ │ │ │ - adcseq sp, r1, r8, lsl r2 │ │ │ │ - adceq r7, r4, r4, ror #30 │ │ │ │ + adcseq sp, r1, r8, asr r2 │ │ │ │ + adceq r7, r4, r4, lsr #31 │ │ │ │ @ instruction: 0x01217ce4 │ │ │ │ - adceq r7, r4, r8, lsr #29 │ │ │ │ + adceq r7, r4, r8, ror #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f845c │ │ │ │ ldr r1, [pc, #144] @ 2f8460 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717007,17 +717007,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f840c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217c2c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r4, asr #28 │ │ │ │ + adceq r7, r4, r4, lsl #29 │ │ │ │ @ instruction: 0x01217be4 │ │ │ │ - adceq r7, r4, ip, lsl ip │ │ │ │ + adceq r7, r4, ip, asr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8518 │ │ │ │ ldr r1, [pc, #144] @ 2f851c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717054,17 +717054,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f84c8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217b70 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r0, ror sp │ │ │ │ + @ instruction: 0x00a46db0 │ │ │ │ @ instruction: 0x01217b28 │ │ │ │ - adceq r7, r4, r0, ror #22 │ │ │ │ + adceq r7, r4, r0, lsr #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f85d4 │ │ │ │ ldr r1, [pc, #144] @ 2f85d8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717101,17 +717101,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8584 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217ab4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrdeq r7, [r4], r4 @ │ │ │ │ + adceq r7, r4, r4, lsl sp │ │ │ │ @ instruction: 0x01217a6c │ │ │ │ - adceq r7, r4, r4, lsr #21 │ │ │ │ + adceq r7, r4, r4, ror #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8690 │ │ │ │ ldr r1, [pc, #144] @ 2f8694 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717148,17 +717148,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8640 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r7, [r1, -r8]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r4, lsr #24 │ │ │ │ + adceq r7, r4, r4, ror #24 │ │ │ │ @ instruction: 0x012179b0 │ │ │ │ - adceq r7, r4, r8, ror #19 │ │ │ │ + adceq r7, r4, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f874c │ │ │ │ ldr r1, [pc, #144] @ 2f8750 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717195,17 +717195,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f86fc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0121793c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r4, ror fp │ │ │ │ + @ instruction: 0x00a47bb4 │ │ │ │ strdeq r7, [r1, -r4]! │ │ │ │ - adceq r7, r4, ip, lsr #18 │ │ │ │ + adceq r7, r4, ip, ror #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8808 │ │ │ │ ldr r1, [pc, #144] @ 2f880c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717242,17 +717242,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f87b8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r1, r0, r8, r7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r4, asr #21 │ │ │ │ + adceq r7, r4, r4, lsl #22 │ │ │ │ @ instruction: 0x01217838 │ │ │ │ - adceq r7, r4, r0, ror r8 │ │ │ │ + @ instruction: 0x00a478b0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f88c4 │ │ │ │ ldr r1, [pc, #144] @ 2f88c8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717289,17 +717289,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8874 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq r1, r4, r7, r7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r8, lsl sl │ │ │ │ + adceq r7, r4, r8, asr sl │ │ │ │ @ instruction: 0x0121777c │ │ │ │ - @ instruction: 0x00a477b4 │ │ │ │ + strdeq r7, [r4], r4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8980 │ │ │ │ ldr r1, [pc, #144] @ 2f8984 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717336,17 +717336,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8930 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217708 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r8, ror #18 │ │ │ │ + adceq r7, r4, r8, lsr #19 │ │ │ │ smlawteq r1, r0, r6, r7 │ │ │ │ - strdeq r7, [r4], r8 @ │ │ │ │ + adceq r7, r4, r8, lsr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8a3c │ │ │ │ ldr r1, [pc, #144] @ 2f8a40 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717383,17 +717383,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f89ec │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0121764c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00a478b4 │ │ │ │ + strdeq r7, [r4], r4 @ │ │ │ │ @ instruction: 0x01217604 │ │ │ │ - adceq r7, r4, ip, lsr r6 │ │ │ │ + adceq r7, r4, ip, ror r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8af8 │ │ │ │ ldr r1, [pc, #144] @ 2f8afc │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717430,17 +717430,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8aa8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217590 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r8, lsl #16 │ │ │ │ + adceq r7, r4, r8, asr #16 │ │ │ │ @ instruction: 0x01217548 │ │ │ │ - adceq r7, r4, r0, lsl #11 │ │ │ │ + adceq r7, r4, r0, asr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8bb4 │ │ │ │ ldr r1, [pc, #144] @ 2f8bb8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717477,17 +717477,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8b64 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r7, [r1, -r4]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, ip, asr #11 │ │ │ │ + adceq r7, r4, ip, lsl #12 │ │ │ │ smlawbeq r1, ip, r4, r7 │ │ │ │ - adceq r7, r4, r4, asr #9 │ │ │ │ + adceq r7, r4, r4, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8c70 │ │ │ │ ldr r1, [pc, #144] @ 2f8c74 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717524,17 +717524,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8c20 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217418 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, ip, ror #12 │ │ │ │ + adceq r7, r4, ip, lsr #13 │ │ │ │ ldrdeq r7, [r1, -r0]! │ │ │ │ - adceq r7, r4, r8, lsl #8 │ │ │ │ + adceq r7, r4, r8, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8d2c │ │ │ │ ldr r1, [pc, #144] @ 2f8d30 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717571,17 +717571,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8cdc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0121735c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - umlaleq r7, r4, r4, r5 │ │ │ │ + ldrdeq r7, [r4], r4 @ │ │ │ │ @ instruction: 0x01217314 │ │ │ │ - adceq r7, r4, ip, asr #6 │ │ │ │ + adceq r7, r4, ip, lsl #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8de8 │ │ │ │ ldr r1, [pc, #144] @ 2f8dec │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717618,17 +717618,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8d98 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012172a0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r0, lsl #10 │ │ │ │ + adceq r7, r4, r0, asr #10 │ │ │ │ @ instruction: 0x01217258 │ │ │ │ - umlaleq r7, r4, r0, r2 │ │ │ │ + ldrdeq r7, [r4], r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8ea4 │ │ │ │ ldr r1, [pc, #144] @ 2f8ea8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717665,17 +717665,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8e54 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012171e4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r4, asr #8 │ │ │ │ + adceq r7, r4, r4, lsl #9 │ │ │ │ @ instruction: 0x0121719c │ │ │ │ - ldrdeq r7, [r4], r4 @ │ │ │ │ + adceq r7, r4, r4, lsl r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 2f8f74 │ │ │ │ ldr r1, [pc, #164] @ 2f8f78 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717717,17 +717717,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ b 2f8f24 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217128 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00b3b5b0 │ │ │ │ + @ instruction: 0x00b3b5f0 │ │ │ │ smlawteq r1, ip, r0, r7 │ │ │ │ - adceq r7, r4, r0, lsl #2 │ │ │ │ + adceq r7, r4, r0, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 2f9044 │ │ │ │ ldr r1, [pc, #164] @ 2f9048 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717769,17 +717769,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ b 2f8ff4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ qsubeq r7, r8, r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq fp, r3, r0, ror #9 │ │ │ │ + adcseq fp, r3, r0, lsr #10 │ │ │ │ strdeq r6, [r1, -ip]! │ │ │ │ - adceq r7, r4, r0, lsr r0 │ │ │ │ + adceq r7, r4, r0, ror r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f9110 │ │ │ │ ldr r1, [pc, #160] @ 2f9114 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717820,17 +717820,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f561c │ │ │ │ mov r0, #1 │ │ │ │ b 2f90c0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r1, r8, pc, r6 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, ip, ror #31 │ │ │ │ + adceq r7, r4, ip, lsr #32 │ │ │ │ @ instruction: 0x01216f30 │ │ │ │ - adceq r6, r4, r4, ror #30 │ │ │ │ + adceq r6, r4, r4, lsr #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 2f91e0 │ │ │ │ ldr r1, [pc, #164] @ 2f91e4 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717872,17 +717872,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ b 2f9190 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01216ebc │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r4, asr #2 │ │ │ │ + adceq r7, r4, r4, lsl #3 │ │ │ │ @ instruction: 0x01216e60 │ │ │ │ - umlaleq r6, r4, r4, lr │ │ │ │ + ldrdeq r6, [r4], r4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 2f92b0 │ │ │ │ ldr r1, [pc, #164] @ 2f92b4 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717924,17 +717924,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ b 2f9260 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01216dec │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, ip, ror r0 │ │ │ │ + strheq r7, [r4], ip @ │ │ │ │ @ instruction: 0x01216d90 │ │ │ │ - adceq r6, r4, r4, asr #27 │ │ │ │ + adceq r6, r4, r4, lsl #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f937c │ │ │ │ ldr r1, [pc, #160] @ 2f9380 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717975,17 +717975,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f561c │ │ │ │ mov r0, #1 │ │ │ │ b 2f932c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01216d1c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, ip, lsr #31 │ │ │ │ + adceq r6, r4, ip, ror #31 │ │ │ │ smlawteq r1, r4, ip, r6 │ │ │ │ - strdeq r6, [r4], r8 @ │ │ │ │ + adceq r6, r4, r8, lsr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f9448 │ │ │ │ ldr r1, [pc, #160] @ 2f944c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718026,17 +718026,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f561c │ │ │ │ mov r0, #1 │ │ │ │ b 2f93f8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01216c50 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r1, r2, r8, ror #23 │ │ │ │ + adcseq r1, r2, r8, lsr #24 │ │ │ │ strdeq r6, [r1, -r8]! │ │ │ │ - adceq r6, r4, ip, lsr #24 │ │ │ │ + adceq r6, r4, ip, ror #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #152] @ 2f950c │ │ │ │ ldr r1, [pc, #152] @ 2f9510 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718075,17 +718075,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, #1 │ │ │ │ mov r1, r4 │ │ │ │ b 2f94bc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r1, r4, fp, r6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r4, lsr #28 │ │ │ │ + adceq r6, r4, r4, ror #28 │ │ │ │ @ instruction: 0x01216b34 │ │ │ │ - adceq r6, r4, ip, ror #22 │ │ │ │ + adceq r6, r4, ip, lsr #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #152] @ 2f95d0 │ │ │ │ ldr r1, [pc, #152] @ 2f95d4 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718124,17 +718124,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, #1 │ │ │ │ mov r1, r4 │ │ │ │ b 2f9580 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq r1, r0, sl, r6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, ip, ror #26 │ │ │ │ + adceq r6, r4, ip, lsr #27 │ │ │ │ @ instruction: 0x01216a70 │ │ │ │ - adceq r6, r4, r8, lsr #21 │ │ │ │ + adceq r6, r4, r8, ror #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f969c │ │ │ │ ldr r1, [pc, #160] @ 2f96a0 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718175,17 +718175,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f561c │ │ │ │ mov r0, #1 │ │ │ │ b 2f964c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r6, [r1, -ip]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00a46cbc │ │ │ │ + strdeq r6, [r4], ip @ │ │ │ │ @ instruction: 0x012169a4 │ │ │ │ - ldrdeq r6, [r4], r8 @ │ │ │ │ + adceq r6, r4, r8, lsl sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #152] @ 2f9760 │ │ │ │ ldr r1, [pc, #152] @ 2f9764 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718224,17 +718224,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, #1 │ │ │ │ mov r1, r4 │ │ │ │ b 2f9710 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01216930 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strdeq r6, [r4], ip @ │ │ │ │ + adceq r6, r4, ip, lsr ip │ │ │ │ @ instruction: 0x012168e0 │ │ │ │ - adceq r6, r4, r8, lsl r9 │ │ │ │ + adceq r6, r4, r8, asr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #152] @ 2f9824 │ │ │ │ ldr r1, [pc, #152] @ 2f9828 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718273,17 +718273,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, #2 │ │ │ │ mov r1, r4 │ │ │ │ b 2f97d4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0121686c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, ip, asr #22 │ │ │ │ + adceq r6, r4, ip, lsl #23 │ │ │ │ @ instruction: 0x0121681c │ │ │ │ - adceq r6, r4, r4, asr r8 │ │ │ │ + umlaleq r6, r4, r4, r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f98f0 │ │ │ │ ldr r1, [pc, #160] @ 2f98f4 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718324,17 +718324,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ b 2f98a0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012167a8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r8, lsl #21 │ │ │ │ + adceq r6, r4, r8, asr #21 │ │ │ │ @ instruction: 0x01216750 │ │ │ │ - adceq r6, r4, r4, lsl #15 │ │ │ │ + adceq r6, r4, r4, asr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f99bc │ │ │ │ ldr r1, [pc, #160] @ 2f99c0 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718375,17 +718375,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ b 2f996c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r6, [r1, -ip]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - umlaleq r6, r4, ip, r7 │ │ │ │ + ldrdeq r6, [r4], ip @ │ │ │ │ smlawbeq r1, r4, r6, r6 │ │ │ │ - @ instruction: 0x00a466b8 │ │ │ │ + strdeq r6, [r4], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f9a88 │ │ │ │ ldr r1, [pc, #160] @ 2f9a8c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718426,17 +718426,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f561c │ │ │ │ mov r0, #1 │ │ │ │ b 2f9a38 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01216610 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq sp, r4, r0, lsr r7 │ │ │ │ + adceq sp, r4, r0, ror r7 │ │ │ │ @ instruction: 0x012165b8 │ │ │ │ - adceq r6, r4, ip, ror #11 │ │ │ │ + adceq r6, r4, ip, lsr #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #156] @ 2f9b50 │ │ │ │ ldr r1, [pc, #156] @ 2f9b54 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718476,17 +718476,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, #2 │ │ │ │ mov r1, r4 │ │ │ │ b 2f9b00 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01216544 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r5, r5, ip, ror #15 │ │ │ │ + adceq r5, r5, ip, lsr #16 │ │ │ │ strdeq r6, [r1, -r0]! │ │ │ │ - adceq r6, r4, r8, lsr #10 │ │ │ │ + adceq r6, r4, r8, ror #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f9c1c │ │ │ │ ldr r1, [pc, #160] @ 2f9c20 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718527,17 +718527,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f561c │ │ │ │ mov r0, #1 │ │ │ │ b 2f9bcc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0121647c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrdeq r6, [r4], r0 @ │ │ │ │ + adceq r6, r4, r0, lsl r7 │ │ │ │ @ instruction: 0x01216424 │ │ │ │ - adceq r6, r4, r8, asr r4 │ │ │ │ + umlaleq r6, r4, r8, r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f9ce8 │ │ │ │ ldr r1, [pc, #160] @ 2f9cec │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718578,17 +718578,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f561c │ │ │ │ mov r0, #1 │ │ │ │ b 2f9c98 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012163b0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r8, ror r4 │ │ │ │ + @ instruction: 0x00a464b8 │ │ │ │ @ instruction: 0x01216358 │ │ │ │ - adceq r6, r4, ip, lsl #7 │ │ │ │ + adceq r6, r4, ip, asr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f9db4 │ │ │ │ ldr r1, [pc, #160] @ 2f9db8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718629,17 +718629,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f561c │ │ │ │ mov r0, #1 │ │ │ │ b 2f9d64 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012162e4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq sl, r2, r8, ror r0 │ │ │ │ + strheq sl, [r2], r8 @ │ │ │ │ smlawbeq r1, ip, r2, r6 │ │ │ │ - adceq r6, r4, r0, asr #5 │ │ │ │ + adceq r6, r4, r0, lsl #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f9e80 │ │ │ │ ldr r1, [pc, #160] @ 2f9e84 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718680,17 +718680,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f561c │ │ │ │ mov r0, #1 │ │ │ │ b 2f9e30 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01216218 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r0, lsl r5 │ │ │ │ + adceq r6, r4, r0, asr r5 │ │ │ │ smlawteq r1, r0, r1, r6 │ │ │ │ - strdeq r6, [r4], r4 @ │ │ │ │ + adceq r6, r4, r4, lsr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 2f9f50 │ │ │ │ ldr r1, [pc, #164] @ 2f9f54 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718732,17 +718732,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ b 2f9f00 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0121614c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r8, asr r2 │ │ │ │ + umlaleq r6, r4, r8, r2 │ │ │ │ strdeq r6, [r1, -r0]! │ │ │ │ - adceq r6, r4, r4, lsr #2 │ │ │ │ + adceq r6, r4, r4, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 2fa020 │ │ │ │ ldr r1, [pc, #164] @ 2fa024 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718784,17 +718784,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ b 2f9fd0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0121607c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r8, lsl #3 │ │ │ │ + adceq r6, r4, r8, asr #3 │ │ │ │ @ instruction: 0x01216020 │ │ │ │ - adceq r6, r4, r4, asr r0 │ │ │ │ + umlaleq r6, r4, r4, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 2fa0f0 │ │ │ │ ldr r1, [pc, #164] @ 2fa0f4 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718836,17 +718836,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ b 2fa0a0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01215fac │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strheq r6, [r4], r8 @ │ │ │ │ + strdeq r6, [r4], r8 @ │ │ │ │ @ instruction: 0x01215f50 │ │ │ │ - adceq r5, r4, r4, lsl #31 │ │ │ │ + adceq r5, r4, r4, asr #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2fa1bc │ │ │ │ ldr r1, [pc, #160] @ 2fa1c0 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718887,17 +718887,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f561c │ │ │ │ mov r0, #1 │ │ │ │ b 2fa16c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r5, [r1, -ip]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r5, r4, r8, ror #31 │ │ │ │ + adceq r6, r4, r8, lsr #32 │ │ │ │ smlawbeq r1, r4, lr, r5 │ │ │ │ - @ instruction: 0x00a45eb8 │ │ │ │ + strdeq r5, [r4], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #168] @ 2fa290 │ │ │ │ ldr r1, [pc, #168] @ 2fa294 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718940,17 +718940,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, #2 │ │ │ │ mov r1, r4 │ │ │ │ b 2fa240 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01215e10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strheq r5, [r5], r8 @ │ │ │ │ + strdeq r5, [r5], r8 @ │ │ │ │ @ instruction: 0x01215db0 │ │ │ │ - adceq r5, r4, r8, ror #27 │ │ │ │ + adceq r5, r4, r8, lsr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #152] @ 2fa354 │ │ │ │ ldr r1, [pc, #152] @ 2fa358 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718989,17 +718989,17 @@ │ │ │ │ bl 2f561c │ │ │ │ mov r0, #2 │ │ │ │ mov r1, r4 │ │ │ │ b 2fa304 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01215d3c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, ip, lsl r0 │ │ │ │ + adceq r6, r4, ip, asr r0 │ │ │ │ @ instruction: 0x01215cec │ │ │ │ - adceq r5, r4, r4, lsr #26 │ │ │ │ + adceq r5, r4, r4, ror #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2fa420 │ │ │ │ ldr r1, [pc, #160] @ 2fa424 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -719040,17 +719040,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f561c │ │ │ │ mov r0, r4 │ │ │ │ b 2fa3d0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01215c78 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r5, r4, r8, asr pc │ │ │ │ + umlaleq r5, r4, r8, pc @ │ │ │ │ @ instruction: 0x01215c20 │ │ │ │ - adceq r5, r4, r4, asr ip │ │ │ │ + umlaleq r5, r4, r4, ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2fa4ec │ │ │ │ ldr r1, [pc, #160] @ 2fa4f0 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -719091,17 +719091,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f561c │ │ │ │ mov r0, #1 │ │ │ │ b 2fa49c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01215bac │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r5, r4, r0, lsl ip │ │ │ │ + adceq r5, r4, r0, asr ip │ │ │ │ @ instruction: 0x01215b54 │ │ │ │ - adceq r5, r4, r8, lsl #23 │ │ │ │ + adceq r5, r4, r8, asr #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2fa5b8 │ │ │ │ ldr r1, [pc, #160] @ 2fa5bc │ │ │ │ add ip, pc, ip │ │ │ │ @@ -719142,17 +719142,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f561c │ │ │ │ mov r0, #1 │ │ │ │ b 2fa568 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01215ae0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r5, r4, r4, asr #22 │ │ │ │ + adceq r5, r4, r4, lsl #23 │ │ │ │ smlawbeq r1, r8, sl, r5 │ │ │ │ - @ instruction: 0x00a45abc │ │ │ │ + strdeq r5, [r4], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2fa684 │ │ │ │ ldr r1, [pc, #160] @ 2fa688 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -719193,17 +719193,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f561c │ │ │ │ mov r0, #1 │ │ │ │ b 2fa634 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01215a14 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r5, r4, r8, ror sl │ │ │ │ + @ instruction: 0x00a45ab8 │ │ │ │ @ instruction: 0x012159bc │ │ │ │ - strdeq r5, [r4], r0 @ │ │ │ │ + adceq r5, r4, r0, lsr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #380] @ 2fa830 │ │ │ │ mov r5, r3 │ │ │ │ @@ -719301,29 +719301,29 @@ │ │ │ │ add r6, r6, r3, lsl #3 │ │ │ │ str r6, [r4, #76] @ 0x4c │ │ │ │ b 2fa72c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0121593c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012158ac │ │ │ │ - @ instruction: 0x00b28cf8 │ │ │ │ - adceq r5, r4, r0, ror #22 │ │ │ │ + adcseq r8, r2, r8, lsr sp │ │ │ │ + adceq r5, r4, r0, lsr #23 │ │ │ │ @ instruction: 0xffffaf68 │ │ │ │ lsr r3, r0, #7 │ │ │ │ cmp r3, #8 │ │ │ │ beq 2fa864 │ │ │ │ ldr r3, [pc, #20] @ 2fa870 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #8] @ 2fa874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ tsteq lr, r4, asr #5 │ │ │ │ - adceq r8, r4, r8, lsr #13 │ │ │ │ + adceq r8, r4, r8, ror #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov ip, r2 │ │ │ │ mov lr, r3 │ │ │ │ ldr r2, [pc, #76] @ 2fa8e4 │ │ │ │ @@ -719343,16 +719343,16 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 2fa8e0 │ │ │ │ ldr r0, [pc, #24] @ 2fa8f0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3b9cc <__longjmp_chk@plt> │ │ │ │ bl 3b63c │ │ │ │ - adceq r8, r4, r8, ror r6 │ │ │ │ - adceq r7, r2, ip, ror #25 │ │ │ │ + @ instruction: 0x00a486b8 │ │ │ │ + adceq r7, r2, ip, lsr #26 │ │ │ │ @ instruction: 0x0124ee98 │ │ │ │ strdeq lr, [r4, -r8]! │ │ │ │ ldr r0, [r0, #16] │ │ │ │ cmp r1, r0 │ │ │ │ movcs r0, #0 │ │ │ │ movcc r0, #1 │ │ │ │ bx lr │ │ │ │ @@ -719442,15 +719442,15 @@ │ │ │ │ ldr r3, [r5, #20] │ │ │ │ add r2, r3, #1 │ │ │ │ str r2, [r5, #20] │ │ │ │ mov r1, r0 │ │ │ │ str r0, [r5, #28] │ │ │ │ str r4, [r1, r3, lsl #2] │ │ │ │ b 2fa9d0 │ │ │ │ - adcseq lr, r6, r4, lsl r8 │ │ │ │ + adcseq lr, r6, ip, asr r8 │ │ │ │ andeq r0, r0, pc, lsl r3 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ @@ -719760,16 +719760,16 @@ │ │ │ │ mov r0, #0 │ │ │ │ ldr r3, [r4, #120] @ 0x78 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 17b9b0 │ │ │ │ mov r0, #1 │ │ │ │ bl 3add8 │ │ │ │ - adceq r8, r4, r4, lsr r1 │ │ │ │ - adceq r7, r2, ip, lsr r6 │ │ │ │ + adceq r8, r4, r4, ror r1 │ │ │ │ + adceq r7, r2, ip, ror r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ cmp r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 2fafa8 │ │ │ │ @@ -720756,18 +720756,18 @@ │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ smlawteq r1, r0, sl, r4 │ │ │ │ andeq r0, r0, r1, lsr #5 │ │ │ │ andseq r0, r8, r3 │ │ │ │ andeq r0, r0, r9, lsl #7 │ │ │ │ andeq r1, r0, r0, lsl r0 │ │ │ │ andmi r0, r0, r1, lsl #4 │ │ │ │ - adcseq sp, r6, r0, lsr #11 │ │ │ │ + adcseq sp, r6, r8, ror #11 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ - adcseq sp, r6, r8, lsr #9 │ │ │ │ + @ instruction: 0x00b6d4f0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #128 @ 0x80 │ │ │ │ mov r4, r0 │ │ │ │ bl 17d338 │ │ │ │ @@ -722055,16 +722055,16 @@ │ │ │ │ b 2fd2dc │ │ │ │ mvn r3, #0 │ │ │ │ b 2fd2dc │ │ │ │ mvn r2, #0 │ │ │ │ b 2fd254 │ │ │ │ mvn r3, #0 │ │ │ │ b 2fd290 │ │ │ │ - adcseq fp, r6, r8, lsl #31 │ │ │ │ - adcseq fp, r6, r0, lsl #29 │ │ │ │ + @ instruction: 0x00b6bfd0 │ │ │ │ + adcseq fp, r6, r8, asr #29 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r2, [r0, #4] │ │ │ │ lsr r3, r2, #7 │ │ │ │ cmp r3, #1 │ │ │ │ beq 2fd3a8 │ │ │ │ @@ -722150,17 +722150,17 @@ │ │ │ │ b 2fd444 │ │ │ │ mov r2, #0 │ │ │ │ b 2fd444 │ │ │ │ mvn r3, #0 │ │ │ │ b 2fd3fc │ │ │ │ mvn r2, #0 │ │ │ │ b 2fd444 │ │ │ │ - adcseq fp, r6, r4, ror #27 │ │ │ │ - adcseq fp, r6, r5, ror sp │ │ │ │ - adcseq fp, r6, sp, asr sp │ │ │ │ + adcseq fp, r6, ip, lsr #28 │ │ │ │ + @ instruction: 0x00b6bdbd │ │ │ │ + adcseq fp, r6, r5, lsr #27 │ │ │ │ andeq r0, r0, pc, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl #3 │ │ │ │ andeq r0, r0, sl, lsl #3 │ │ │ │ andeq r0, r0, sp, lsl #3 │ │ │ │ andeq r0, r0, fp, lsl #3 │ │ │ │ andeq r0, r0, r9, lsl #3 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ @@ -722186,16 +722186,16 @@ │ │ │ │ add r3, r3, #8 │ │ │ │ cmp r1, r2 │ │ │ │ bxeq lr │ │ │ │ add r0, r0, #1 │ │ │ │ cmp r0, #12 │ │ │ │ bne 2fd530 │ │ │ │ b 2fd51c │ │ │ │ - adcseq fp, r6, ip, asr sp │ │ │ │ - adcseq fp, r6, r0, lsr sp │ │ │ │ + adcseq fp, r6, r4, lsr #27 │ │ │ │ + adcseq fp, r6, r8, ror sp │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ ldr lr, [r0] │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [lr, #8] │ │ │ │ ldr ip, [pc, #1916] @ 2fdcec │ │ │ │ ldr r6, [r0] │ │ │ │ ldr r0, [r3, #20] │ │ │ │ @@ -722674,28 +722674,28 @@ │ │ │ │ ldr r3, [pc, #100] @ 2fdd40 │ │ │ │ cmp r4, r3 │ │ │ │ bne 2fdcc4 │ │ │ │ b 2fdc60 │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ udf #0 │ │ │ │ ldrdeq r0, [r0], -fp │ │ │ │ - @ instruction: 0x00b6bbda │ │ │ │ + adcseq fp, r6, r2, lsr #24 │ │ │ │ andeq r0, r0, r3, lsl #6 │ │ │ │ andeq r0, r0, sp, lsl #3 │ │ │ │ - @ instruction: 0x00b6babc │ │ │ │ + adcseq fp, r6, r4, lsl #22 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ ldrdeq r0, [r0], -r9 │ │ │ │ andeq r0, r0, sp, lsl r3 │ │ │ │ @ instruction: 0x06000137 │ │ │ │ andeq r0, r0, lr, asr #6 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ - umlalseq fp, r6, r6, r7 │ │ │ │ - adcseq fp, r6, r6, ror r7 │ │ │ │ - adcseq fp, r6, lr, asr r7 │ │ │ │ + @ instruction: 0x00b6b7de │ │ │ │ + @ instruction: 0x00b6b7be │ │ │ │ + adcseq fp, r6, r6, lsr #15 │ │ │ │ muleq r0, r6, r1 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ andeq r0, r0, r1, lsl #6 │ │ │ │ andeq r0, r0, r6, lsl #6 │ │ │ │ andeq r0, r0, sl, lsl #6 │ │ │ │ andeq r0, r0, fp, lsl #6 │ │ │ │ @@ -722800,15 +722800,15 @@ │ │ │ │ movls r0, #0 │ │ │ │ movhi r0, #1 │ │ │ │ bx lr │ │ │ │ ldrb r0, [r0, #375] @ 0x177 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - adcseq fp, r6, r6, asr r3 │ │ │ │ + umlalseq fp, r6, lr, r3 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r4, [pc, #140] @ 2fdf94 │ │ │ │ mov lr, r0 │ │ │ │ @@ -722958,15 +722958,15 @@ │ │ │ │ movne r0, #4 │ │ │ │ bx lr │ │ │ │ mov r0, #6 │ │ │ │ bx lr │ │ │ │ mov r0, #5 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, r6, asr r1 │ │ │ │ - @ instruction: 0x00b6b1f4 │ │ │ │ + adcseq fp, r6, ip, lsr r2 │ │ │ │ andeq r0, r0, sl, lsr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [r1, #24] │ │ │ │ mov r4, r1 │ │ │ │ @@ -723424,15 +723424,15 @@ │ │ │ │ popeq {r4, pc} │ │ │ │ b 2fe800 │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mvn r0, #0 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, r6, asr r1 │ │ │ │ - adcseq sl, r6, r0, asr #22 │ │ │ │ + adcseq sl, r6, r8, lsl #23 │ │ │ │ @ instruction: 0xff800000 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, sl, lsr #3 │ │ │ │ svcvc 0x00800000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -723443,33 +723443,33 @@ │ │ │ │ ldr r1, [pc, #24] @ 2fe8f8 │ │ │ │ ldr r0, [pc, #24] @ 2fe8fc │ │ │ │ ldr r2, [pc, #24] @ 2fe900 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2fa878 │ │ │ │ - adcseq fp, r6, r0, asr r7 │ │ │ │ - adceq pc, r3, r0, lsl #16 │ │ │ │ - adcseq lr, r1, ip, lsl #2 │ │ │ │ + umlalseq fp, r6, r8, r7 │ │ │ │ + adceq pc, r3, r0, asr #16 │ │ │ │ + adcseq lr, r1, ip, asr #2 │ │ │ │ @ instruction: 0x000001b6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #24] @ 2fe934 │ │ │ │ ldr r1, [pc, #24] @ 2fe938 │ │ │ │ ldr r0, [pc, #24] @ 2fe93c │ │ │ │ ldr r2, [pc, #24] @ 2fe940 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2fa878 │ │ │ │ - adcseq fp, r6, r0, lsl #14 │ │ │ │ - adceq pc, r3, r0, asr #15 │ │ │ │ - adcseq lr, r1, ip, asr #1 │ │ │ │ + adcseq fp, r6, r8, asr #14 │ │ │ │ + adceq pc, r3, r0, lsl #16 │ │ │ │ + adcseq lr, r1, ip, lsl #2 │ │ │ │ andeq r0, r0, r6, asr #3 │ │ │ │ cmp r0, #38 @ 0x26 │ │ │ │ bhi 2fe974 │ │ │ │ ldr r3, [pc, #68] @ 2fe998 │ │ │ │ sub r0, r0, #18 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #20 │ │ │ │ @@ -723484,15 +723484,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ mov r0, #5 │ │ │ │ bx lr │ │ │ │ mov r0, #4 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x00b6a9d8 │ │ │ │ + adcseq sl, r6, r0, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ mov r1, r2 │ │ │ │ mov r4, r2 │ │ │ │ @@ -725945,15 +725945,15 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r1, r2 │ │ │ │ b 300f94 │ │ │ │ mov r1, r2 │ │ │ │ b 300f94 │ │ │ │ - adcseq r8, r6, sp, asr #7 │ │ │ │ + adcseq r8, r6, r5, lsl r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #600] @ 301280 │ │ │ │ ldr r3, [pc, #600] @ 301284 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -727068,27 +727068,27 @@ │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r6 │ │ │ │ bl 3179c8 │ │ │ │ @ instruction: 0x0120e3e0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawteq r0, r4, r3, lr │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - @ instruction: 0x00b676b2 │ │ │ │ + @ instruction: 0x00b676fa │ │ │ │ andeq r0, r0, sp, lsl #5 │ │ │ │ - adcseq r7, r6, r6, lsr #12 │ │ │ │ + adcseq r7, r6, lr, ror #12 │ │ │ │ @ instruction: 0x0120e0a8 │ │ │ │ - adcseq r7, r6, ip, asr #8 │ │ │ │ - adcseq r7, r6, r4, lsl r4 │ │ │ │ - adceq r1, r4, r4, asr #2 │ │ │ │ + umlalseq r7, r6, r4, r4 │ │ │ │ + adcseq r7, r6, ip, asr r4 │ │ │ │ + adceq r1, r4, r4, lsl #3 │ │ │ │ @ instruction: 0x0120df24 │ │ │ │ - umlaleq r1, r4, ip, r0 │ │ │ │ - adceq r1, r4, ip, asr #32 │ │ │ │ - adceq r7, r3, r0, lsr #28 │ │ │ │ - @ instruction: 0x00a40fb8 │ │ │ │ - @ instruction: 0x00a40fb8 │ │ │ │ + ldrdeq r1, [r4], ip @ │ │ │ │ + adceq r1, r4, ip, lsl #1 │ │ │ │ + adceq r7, r3, r0, ror #28 │ │ │ │ + strdeq r0, [r4], r8 @ │ │ │ │ + strdeq r0, [r4], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #916] @ 30257c │ │ │ │ mov r9, r3 │ │ │ │ @@ -727321,17 +727321,17 @@ │ │ │ │ mov r3, r0 │ │ │ │ b 30233c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0120de08 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawteq r0, ip, sp, sp │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - adcseq r7, r6, ip, ror #2 │ │ │ │ + @ instruction: 0x00b671b4 │ │ │ │ smlawbeq r0, r0, ip, sp │ │ │ │ - adcseq r7, r6, r0, ror r0 │ │ │ │ + ldrheq r7, [r6], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ sub sp, sp, #92 @ 0x5c │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #480] @ 302798 │ │ │ │ @@ -728411,23 +728411,23 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3179c8 │ │ │ │ @ instruction: 0x0120d434 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, pc, asr #2 │ │ │ │ @ instruction: 0x0120d404 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - adcseq r6, r6, ip, ror #15 │ │ │ │ + adcseq r6, r6, r4, lsr r8 │ │ │ │ @ instruction: 0x0120d110 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ andeq r0, r0, pc, lsl r3 │ │ │ │ - adceq pc, r3, r4, lsr #25 │ │ │ │ - umlaleq pc, r3, r0, fp @ │ │ │ │ - adceq pc, r3, ip, lsl ip @ │ │ │ │ - adceq pc, r3, r8, lsr #23 │ │ │ │ - adceq pc, r3, r4, lsr ip @ │ │ │ │ + adceq pc, r3, r4, ror #25 │ │ │ │ + ldrdeq pc, [r3], r0 @ │ │ │ │ + adceq pc, r3, ip, asr ip @ │ │ │ │ + adceq pc, r3, r8, ror #23 │ │ │ │ + adceq pc, r3, r4, ror ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [pc, #820] @ 303a08 │ │ │ │ ldr r8, [r6, #20] │ │ │ │ @@ -728951,16 +728951,16 @@ │ │ │ │ ldr r3, [r3, #20] │ │ │ │ udf #0 │ │ │ │ @ instruction: 0x0120c5bc │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0120c594 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ @ instruction: 0x0120c444 │ │ │ │ - @ instruction: 0x00b657b4 │ │ │ │ - adcseq r5, r6, r4, lsr #15 │ │ │ │ + @ instruction: 0x00b657fc │ │ │ │ + adcseq r5, r6, ip, ror #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr ip, [pc, #824] @ 30425c │ │ │ │ ldr r3, [pc, #824] @ 304260 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -729383,15 +729383,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3179c8 │ │ │ │ @ instruction: 0x0120bd40 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, r6, lsl #2 │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ andeq r2, r0, r0, lsl r0 │ │ │ │ - adceq lr, r3, r4, asr sp │ │ │ │ + umlaleq lr, r3, r4, sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ add r3, r1, #44 @ 0x2c │ │ │ │ mov r7, r1 │ │ │ │ @@ -731105,15 +731105,15 @@ │ │ │ │ mov fp, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ b 305c3c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0120a800 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, r6, lsl #2 │ │ │ │ - adcseq r3, r6, r4, lsr #22 │ │ │ │ + adcseq r3, r6, ip, ror #22 │ │ │ │ andeq r2, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ @ instruction: 0x0120a20c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -731319,15 +731319,15 @@ │ │ │ │ ldr r3, [r6, #80] @ 0x50 │ │ │ │ b 306234 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01209f24 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01209ee8 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - adcseq r3, r6, r0, asr #7 │ │ │ │ + adcseq r3, r6, r8, lsl #8 │ │ │ │ andeq r0, r0, r2, lsl r3 │ │ │ │ @ instruction: 0x01209dac │ │ │ │ andeq r0, r0, r5, lsl r3 │ │ │ │ andeq r0, r0, r6, lsl r3 │ │ │ │ andeq r0, r0, r7, lsl r3 │ │ │ │ andeq r0, r0, r9, lsl r3 │ │ │ │ andeq r0, r0, sl, lsl r3 │ │ │ │ @@ -732252,26 +732252,26 @@ │ │ │ │ stm fp, {r0, r1, r2, r3} │ │ │ │ b 306c64 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r2, #6 │ │ │ │ b 307240 │ │ │ │ @ instruction: 0x01209bac │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r3, r6, lr, rrx │ │ │ │ + ldrheq r3, [r6], r6 @ │ │ │ │ andeq ip, r2, pc, lsl #11 │ │ │ │ - adceq ip, r3, r8, asr lr │ │ │ │ - adceq ip, r3, r4, lsl lr │ │ │ │ + umlaleq ip, r3, r8, lr │ │ │ │ + adceq ip, r3, r4, asr lr │ │ │ │ andeq r0, r0, sl, lsl r1 │ │ │ │ andeq r0, r0, r3, ror #2 │ │ │ │ - adcseq r2, r6, r6, asr #31 │ │ │ │ - adcseq r2, r6, r0, lsl #31 │ │ │ │ - adcseq r2, r6, lr, ror #30 │ │ │ │ - adcseq r2, r6, sl, ror #30 │ │ │ │ - adcseq r2, r6, r4, asr pc │ │ │ │ - @ instruction: 0x00b62ed6 │ │ │ │ + adcseq r3, r6, lr │ │ │ │ + adcseq r2, r6, r8, asr #31 │ │ │ │ + @ instruction: 0x00b62fb6 │ │ │ │ + @ instruction: 0x00b62fb2 │ │ │ │ + umlalseq r2, r6, ip, pc @ │ │ │ │ + adcseq r2, r6, lr, lsl pc │ │ │ │ @ instruction: 0x012097e0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #3616] @ 0xe20 │ │ │ │ ldr ip, [pc, #3592] @ 3080f0 │ │ │ │ @@ -733174,44 +733174,44 @@ │ │ │ │ str r3, [fp, #-404] @ 0xfffffe6c │ │ │ │ bhi 308050 │ │ │ │ b 307990 │ │ │ │ @ instruction: 0x01208d04 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01208ce4 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ - adcseq r2, r6, sl, lsr #3 │ │ │ │ + @ instruction: 0x00b621f2 │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ andeq r0, r0, sp, asr #3 │ │ │ │ - adcseq r2, r6, r4, lsl r0 │ │ │ │ + adcseq r2, r6, ip, asr r0 │ │ │ │ andeq r0, r0, pc, lsr #2 │ │ │ │ @ instruction: 0x01208994 │ │ │ │ ldrdeq r0, [r0], -r3 │ │ │ │ - adceq fp, r3, r4, ror #26 │ │ │ │ - adceq fp, r3, r0, ror ip │ │ │ │ + adceq fp, r3, r4, lsr #27 │ │ │ │ + @ instruction: 0x00a3bcb0 │ │ │ │ andeq r0, r0, r9, asr #2 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ andeq r5, r0, r1, lsl r0 │ │ │ │ - adcseq r1, r6, r4, ror pc │ │ │ │ + @ instruction: 0x00b61fbc │ │ │ │ andeq ip, r2, pc, lsl #11 │ │ │ │ andeq r0, r0, r6, lsl #2 │ │ │ │ andeq r0, r0, lr, lsl r1 │ │ │ │ - adceq fp, r3, ip, lsl #15 │ │ │ │ + adceq fp, r3, ip, asr #15 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r7, lsl r1 │ │ │ │ - adceq fp, r3, r4, lsl #7 │ │ │ │ + adceq fp, r3, r4, asr #7 │ │ │ │ andeq r0, r0, r9, lsl r1 │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ andeq r0, r0, r5, lsl #3 │ │ │ │ andeq r0, r0, r9, lsl #3 │ │ │ │ andeq r0, r0, r5, lsr #2 │ │ │ │ andeq r0, r0, r5, lsl r1 │ │ │ │ andeq r0, r0, r3, lsl #3 │ │ │ │ - adceq sl, r3, r0, ror #4 │ │ │ │ + adceq sl, r3, r0, lsr #5 │ │ │ │ ldr r3, [fp, #-428] @ 0xfffffe54 │ │ │ │ cmp r3, #0 │ │ │ │ beq 308f58 │ │ │ │ sub r4, fp, #140 @ 0x8c │ │ │ │ mov r3, #1 │ │ │ │ str r4, [fp, #-428] @ 0xfffffe54 │ │ │ │ str r3, [sp] │ │ │ │ @@ -735313,23 +735313,23 @@ │ │ │ │ bhi 30a184 │ │ │ │ b 307990 │ │ │ │ andeq r0, r0, r9, lsl #3 │ │ │ │ andeq r0, r0, sp, lsr r1 │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ andeq r0, r0, r6, lsl r1 │ │ │ │ - adceq r9, r3, r4, ror #14 │ │ │ │ + adceq r9, r3, r4, lsr #15 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ muleq r0, r3, r1 │ │ │ │ andeq r0, r0, r9, asr #2 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ andeq r0, r0, r9, lsl #3 │ │ │ │ muleq r0, r2, r1 │ │ │ │ muleq r0, r1, r1 │ │ │ │ - adceq r8, r3, r8, lsl r8 │ │ │ │ + adceq r8, r3, r8, asr r8 │ │ │ │ andeq r0, r0, r2, lsl r1 │ │ │ │ andeq r0, r0, sp, lsl r1 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, r3, lsl r1 │ │ │ │ andeq r0, r0, r6, lsl #2 │ │ │ │ andeq r0, r0, r3, lsl #2 │ │ │ │ ldr r5, [fp, #-396] @ 0xfffffe74 │ │ │ │ @@ -738609,35 +738609,35 @@ │ │ │ │ andeq r2, r0, r0, asr r0 │ │ │ │ andeq r1, r0, r0, asr r0 │ │ │ │ @ instruction: 0x01203450 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01203424 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, r9, ror #4 │ │ │ │ - adcseq ip, r5, r0, lsr #24 │ │ │ │ + adcseq ip, r5, r8, ror #24 │ │ │ │ andeq r0, r0, r7, asr #4 │ │ │ │ andeq r0, r0, lr, ror r2 │ │ │ │ - adcseq sp, r5, r4, asr r0 │ │ │ │ - adceq r6, r3, ip, lsr #15 │ │ │ │ + umlalseq sp, r5, ip, r0 │ │ │ │ + adceq r6, r3, ip, ror #15 │ │ │ │ strdeq r3, [r0, -r0]! │ │ │ │ muleq r0, r1, r2 │ │ │ │ @ instruction: 0x012030e8 │ │ │ │ andeq r0, r0, r6, lsr #5 │ │ │ │ andeq r0, r0, r9, lsr #2 │ │ │ │ - adcseq ip, r5, sl, lsl #21 │ │ │ │ + @ instruction: 0x00b5cad2 │ │ │ │ andeq r0, r0, pc, lsl #5 │ │ │ │ andeq r0, r0, lr, lsl #5 │ │ │ │ andeq r0, r0, r5, lsl r1 │ │ │ │ - adcseq ip, r5, r6, asr #9 │ │ │ │ + adcseq ip, r5, lr, lsl #10 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ muleq r0, pc, r2 @ │ │ │ │ - @ instruction: 0x00b5bdfe │ │ │ │ + adcseq fp, r5, r6, asr #28 │ │ │ │ muleq r0, lr, r2 │ │ │ │ - adcseq fp, r5, sl, ror #26 │ │ │ │ + @ instruction: 0x00b5bdb2 │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ andeq r0, r0, r3, lsr #5 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [r3, #36] @ 0x24 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ @@ -740746,28 +740746,28 @@ │ │ │ │ b 30ccf8 │ │ │ │ mov r1, #11 │ │ │ │ mov r0, r5 │ │ │ │ bl 2ff3c0 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ str r0, [r3] │ │ │ │ b 30ccf8 │ │ │ │ - umlalseq fp, r5, r2, r6 │ │ │ │ - adcseq fp, r5, lr, lsl r6 │ │ │ │ - @ instruction: 0x00b5b5da │ │ │ │ + @ instruction: 0x00b5b6da │ │ │ │ + adcseq fp, r5, r6, ror #12 │ │ │ │ + adcseq fp, r5, r2, lsr #12 │ │ │ │ muleq r0, sp, r2 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ - adcseq fp, r5, sl, lsr #4 │ │ │ │ + adcseq fp, r5, r2, ror r2 │ │ │ │ andeq r0, r0, r6, lsr #6 │ │ │ │ muleq r0, sl, r2 │ │ │ │ andeq r0, r0, r1, lsl #6 │ │ │ │ andeq r0, r0, r2, lsl #6 │ │ │ │ - ldrsbeq sl, [r5], r2 @ │ │ │ │ + adcseq sl, r5, sl, lsl r1 │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ - adceq r2, r3, ip, asr #31 │ │ │ │ + adceq r3, r3, ip │ │ │ │ mov r2, #7 │ │ │ │ ldrh r3, [r6, #44] @ 0x2c │ │ │ │ bic r3, r3, #896 @ 0x380 │ │ │ │ orr r3, r3, r2, lsl #7 │ │ │ │ strh r3, [r6, #44] @ 0x2c │ │ │ │ ldr r3, [r7, #24] │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -742510,29 +742510,29 @@ │ │ │ │ ldr fp, [sp, #44] @ 0x2c │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ mov r3, ip │ │ │ │ mov r2, #0 │ │ │ │ b 311350 │ │ │ │ tstpeq pc, r4, asr #22 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00b599d6 │ │ │ │ + adcseq r9, r5, lr, lsl sl │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ @ instruction: 0x011ff7d0 │ │ │ │ - @ instruction: 0x00b596bc │ │ │ │ - adceq r2, r3, r4, lsr #26 │ │ │ │ + adcseq r9, r5, r4, lsl #14 │ │ │ │ + adceq r2, r3, r4, ror #26 │ │ │ │ andeq r0, r0, sl, lsl #5 │ │ │ │ - adcseq r9, r5, lr, lsl r3 │ │ │ │ + adcseq r9, r5, r6, ror #6 │ │ │ │ tstpeq pc, r0, lsl r2 @ p-variant is OBSOLETE @ │ │ │ │ - adceq r2, r3, r0, ror #12 │ │ │ │ - umlaleq r8, r2, r8, lr │ │ │ │ - adceq r2, r3, ip, asr #11 │ │ │ │ + adceq r2, r3, r0, lsr #13 │ │ │ │ + ldrdeq r8, [r2], r8 @ │ │ │ │ + adceq r2, r3, ip, lsl #12 │ │ │ │ andeq r0, r0, r2, lsl #5 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ andeq r0, r0, r3, lsl #2 │ │ │ │ - adceq r1, r3, r4, lsr fp │ │ │ │ + adceq r1, r3, r4, ror fp │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ andeq r0, r0, r7, lsl #5 │ │ │ │ andeq r0, r0, r1, lsl #5 │ │ │ │ andeq r0, r0, r5, lsl #5 │ │ │ │ andeq r0, r0, r6, lsl #5 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ andeq r0, r0, r8, lsl #13 │ │ │ │ @@ -744438,32 +744438,32 @@ │ │ │ │ bl 3179c8 │ │ │ │ ldr r1, [pc, #84] @ 313144 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3179c8 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ andeq r0, r0, r1, lsl #5 │ │ │ │ - adcseq r7, r5, r8, lsl #12 │ │ │ │ + adcseq r7, r5, r0, asr r6 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ - adceq r0, r3, r0, ror #18 │ │ │ │ + adceq r0, r3, r0, lsr #19 │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ muleq r0, r3, r2 │ │ │ │ ldrbtmi ip, [pc], #-0 @ 31311c │ │ │ │ submi r0, r0, r0 │ │ │ │ ldrbmi pc, [pc, -r0, lsl #30]! @ │ │ │ │ - adceq r0, r3, r4, ror r4 │ │ │ │ - adceq r0, r3, r4, lsl r6 │ │ │ │ - strdeq r0, [r3], r4 @ │ │ │ │ - adceq r0, r3, ip, asr #9 │ │ │ │ - adceq r0, r3, r4, lsr #9 │ │ │ │ - adceq r0, r3, r8, ror r4 │ │ │ │ - adceq r0, r3, ip, asr #8 │ │ │ │ - adceq r0, r3, r0, lsr #8 │ │ │ │ - strdeq r0, [r3], r4 @ │ │ │ │ - adceq r0, r3, r8, asr #7 │ │ │ │ + @ instruction: 0x00a304b4 │ │ │ │ + adceq r0, r3, r4, asr r6 │ │ │ │ + adceq r0, r3, r4, lsr r5 │ │ │ │ + adceq r0, r3, ip, lsl #10 │ │ │ │ + adceq r0, r3, r4, ror #9 │ │ │ │ + @ instruction: 0x00a304b8 │ │ │ │ + adceq r0, r3, ip, lsl #9 │ │ │ │ + adceq r0, r3, r0, ror #8 │ │ │ │ + adceq r0, r3, r4, lsr r4 │ │ │ │ + adceq r0, r3, r8, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r3, [r1] │ │ │ │ ldr r2, [pc, #2068] @ 313978 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -744616,15 +744616,15 @@ │ │ │ │ ldr r2, [r3] │ │ │ │ tst r2, #1 │ │ │ │ bne 31339c │ │ │ │ ldrb r3, [r0, #330] @ 0x14a │ │ │ │ cmp r3, #0 │ │ │ │ beq 3133f0 │ │ │ │ mov r0, r8 │ │ │ │ - bl 8cd588 │ │ │ │ + bl 8cd5d0 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3133f0 │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ add r3, r4, #44 @ 0x2c │ │ │ │ cmp r7, r3 │ │ │ │ beq 3133f0 │ │ │ │ ldr r2, [r7] │ │ │ │ @@ -744782,15 +744782,15 @@ │ │ │ │ ldrh r3, [r3, #8] │ │ │ │ strh r3, [r0, #8] │ │ │ │ ldrb r3, [sp, #11] │ │ │ │ orr r3, r3, r2, lsl #8 │ │ │ │ strh r3, [r7, #32] │ │ │ │ mov r0, r8 │ │ │ │ ldr r7, [r5, #40] @ 0x28 │ │ │ │ - bl 8cd588 │ │ │ │ + bl 8cd5d0 │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ mov r3, r0 │ │ │ │ strb r3, [r7, #32] │ │ │ │ mov r0, r5 │ │ │ │ bl 313148 │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ mov r0, r5 │ │ │ │ @@ -744982,19 +744982,19 @@ │ │ │ │ add r0, r5, #44 @ 0x2c │ │ │ │ bl 2fc680 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ @ instruction: 0x011fce90 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r6, r5, r0, ror #28 │ │ │ │ + adcseq r6, r5, r8, lsr #29 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ tsteq pc, r8, lsl sp @ │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ - adceq pc, r2, r8, lsr lr @ │ │ │ │ + adceq pc, r2, r8, ror lr @ │ │ │ │ ldr r2, [pc, #64] @ 3139dc │ │ │ │ ldr ip, [pc, #64] @ 3139e0 │ │ │ │ ldr r3, [r1, #20] │ │ │ │ add r2, pc, r2 │ │ │ │ ldr ip, [r2, ip] │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ @@ -746226,49 +746226,49 @@ │ │ │ │ beq 316ba0 │ │ │ │ mov r2, #0 │ │ │ │ add ip, r5, #500 @ 0x1f4 │ │ │ │ b 314d88 │ │ │ │ @ instruction: 0x011fc1f0 │ │ │ │ tsteq pc, r0, ror #3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r6, r5, r0, asr r1 │ │ │ │ + umlalseq r6, r5, r8, r1 │ │ │ │ ldrsheq ip, [pc, -r8] │ │ │ │ - adcseq r6, r5, r6, asr r0 │ │ │ │ + umlalseq r6, r5, lr, r0 │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ strdeq pc, [r0], -r0 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ andeq r0, r0, r5, lsl r1 │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ andeq r0, r0, r3, lsl #6 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ + adceq sp, r2, r0, lsr sp │ │ │ │ + adceq sp, r2, r4, ror ip │ │ │ │ + adceq ip, r0, r4, lsr #21 │ │ │ │ + adceq sp, r2, r8, ror #25 │ │ │ │ + adceq sp, r2, r8, asr #24 │ │ │ │ + adceq ip, r0, r8, ror sl │ │ │ │ + adceq sp, r2, ip, lsr #25 │ │ │ │ + adceq sp, r2, ip, lsl ip │ │ │ │ + adceq ip, r0, ip, asr #20 │ │ │ │ + adceq sp, r2, r0, lsl ip │ │ │ │ + umlaleq sp, r2, r0, fp │ │ │ │ + adceq ip, r0, r0, asr #19 │ │ │ │ + ldrdeq sp, [r2], r4 @ │ │ │ │ + adceq sp, r2, r4, ror #22 │ │ │ │ + umlaleq ip, r0, r4, r9 │ │ │ │ + umlaleq sp, r2, r8, fp │ │ │ │ + adceq sp, r2, r8, lsr fp │ │ │ │ + adceq ip, r0, r8, ror #18 │ │ │ │ + adceq sp, r2, r4, ror #21 │ │ │ │ strdeq sp, [r2], r0 @ │ │ │ │ - adceq sp, r2, r4, lsr ip │ │ │ │ - adceq ip, r0, r4, ror #20 │ │ │ │ - adceq sp, r2, r8, lsr #25 │ │ │ │ - adceq sp, r2, r8, lsl #24 │ │ │ │ - adceq ip, r0, r8, lsr sl │ │ │ │ - adceq sp, r2, ip, ror #24 │ │ │ │ - ldrdeq sp, [r2], ip @ │ │ │ │ - adceq ip, r0, ip, lsl #20 │ │ │ │ - ldrdeq sp, [r2], r0 @ │ │ │ │ - adceq sp, r2, r0, asr fp │ │ │ │ - adceq ip, r0, r0, lsl #19 │ │ │ │ - umlaleq sp, r2, r4, fp │ │ │ │ - adceq sp, r2, r4, lsr #22 │ │ │ │ - adceq ip, r0, r4, asr r9 │ │ │ │ - adceq sp, r2, r8, asr fp │ │ │ │ - strdeq sp, [r2], r8 @ │ │ │ │ - adceq ip, r0, r8, lsr #18 │ │ │ │ - adceq sp, r2, r4, lsr #21 │ │ │ │ - @ instruction: 0x00a2dab0 │ │ │ │ - adceq ip, r0, r0, ror #17 │ │ │ │ - adcseq r4, r5, r0, lsr #6 │ │ │ │ + adceq ip, r0, r0, lsr #18 │ │ │ │ + adcseq r4, r5, r8, ror #6 │ │ │ │ add r2, r2, #1 │ │ │ │ cmp r2, r3 │ │ │ │ beq 316a68 │ │ │ │ ldrb r4, [ip, r2, lsl #2] │ │ │ │ cmp r4, #17 │ │ │ │ bne 314d7c │ │ │ │ add r2, r5, r2, lsl #2 │ │ │ │ @@ -748284,87 +748284,87 @@ │ │ │ │ bne 316584 │ │ │ │ b 316c7c │ │ │ │ ldr r7, [fp, #-164] @ 0xffffff5c │ │ │ │ ldr r1, [pc, #236] @ 316dfc │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3179c8 │ │ │ │ - adceq sp, r2, r0, lsr sl │ │ │ │ - adceq ip, r0, r8, lsl #14 │ │ │ │ - adceq sp, r2, r4, asr #17 │ │ │ │ - umlaleq sp, r2, r4, r7 │ │ │ │ - adceq ip, r0, r4, asr #11 │ │ │ │ - adceq sp, r2, r8, asr r7 │ │ │ │ - adceq sp, r2, r4, lsl r6 │ │ │ │ - adceq ip, r0, r4, asr #8 │ │ │ │ - adceq sp, r2, r8, asr #11 │ │ │ │ - strdeq sp, [r2], r4 @ │ │ │ │ - adceq ip, r0, r4, lsr #6 │ │ │ │ - adceq sp, r2, r0, asr #11 │ │ │ │ - adceq sp, r2, r8, asr #9 │ │ │ │ - strdeq ip, [r0], r8 @ │ │ │ │ - @ instruction: 0x00a2d5b0 │ │ │ │ - umlaleq sp, r2, ip, r4 │ │ │ │ - adceq ip, r0, ip, asr #5 │ │ │ │ + adceq sp, r2, r0, ror sl │ │ │ │ + adceq ip, r0, r8, asr #14 │ │ │ │ + adceq sp, r2, r4, lsl #18 │ │ │ │ + ldrdeq sp, [r2], r4 @ │ │ │ │ + adceq ip, r0, r4, lsl #12 │ │ │ │ + umlaleq sp, r2, r8, r7 │ │ │ │ + adceq sp, r2, r4, asr r6 │ │ │ │ + adceq ip, r0, r4, lsl #9 │ │ │ │ + adceq sp, r2, r8, lsl #12 │ │ │ │ + adceq sp, r2, r4, lsr r5 │ │ │ │ + adceq ip, r0, r4, ror #6 │ │ │ │ + adceq sp, r2, r0, lsl #12 │ │ │ │ + adceq sp, r2, r8, lsl #10 │ │ │ │ + adceq ip, r0, r8, lsr r3 │ │ │ │ strdeq sp, [r2], r0 @ │ │ │ │ - adceq sp, r2, r8, ror #7 │ │ │ │ - adceq ip, r0, r8, lsl r2 │ │ │ │ - adceq sp, r2, r4, ror #7 │ │ │ │ - @ instruction: 0x00a2d3bc │ │ │ │ - adceq ip, r0, ip, ror #3 │ │ │ │ + ldrdeq sp, [r2], ip @ │ │ │ │ + adceq ip, r0, ip, lsl #6 │ │ │ │ + adceq sp, r2, r0, lsr r4 │ │ │ │ + adceq sp, r2, r8, lsr #8 │ │ │ │ + adceq ip, r0, r8, asr r2 │ │ │ │ + adceq sp, r2, r4, lsr #8 │ │ │ │ + strdeq sp, [r2], ip @ │ │ │ │ + adceq ip, r0, ip, lsr #4 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, pc, lsl r3 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ + adceq sp, r2, r8, lsl #1 │ │ │ │ adceq sp, r2, r8, asr #32 │ │ │ │ - adceq sp, r2, r8 │ │ │ │ - adceq fp, r0, r8, lsr lr │ │ │ │ - adceq sp, r2, ip, lsl #4 │ │ │ │ - adceq sp, r2, r4, ror #2 │ │ │ │ - strdeq ip, [r2], r0 @ │ │ │ │ - adceq ip, r2, r0, ror #28 │ │ │ │ - umlaleq fp, r0, r0, ip │ │ │ │ - umlaleq ip, r2, r8, pc @ │ │ │ │ - strdeq ip, [r2], r8 @ │ │ │ │ - adceq fp, r0, r8, lsr #24 │ │ │ │ + adceq fp, r0, r8, ror lr │ │ │ │ + adceq sp, r2, ip, asr #4 │ │ │ │ + adceq sp, r2, r4, lsr #3 │ │ │ │ + adceq ip, r2, r0, lsr pc │ │ │ │ + adceq ip, r2, r0, lsr #29 │ │ │ │ + ldrdeq fp, [r0], r0 @ │ │ │ │ + ldrdeq ip, [r2], r8 @ │ │ │ │ + adceq ip, r2, r8, lsr lr │ │ │ │ + adceq fp, r0, r8, ror #24 │ │ │ │ andeq r0, r0, r7, lsl #7 │ │ │ │ + adceq ip, r2, r4, lsl pc │ │ │ │ + adceq ip, r2, r4, asr sp │ │ │ │ + adceq fp, r0, r4, lsl #23 │ │ │ │ + adceq sp, r2, ip, lsr r0 │ │ │ │ + adceq ip, r2, r0, lsr #26 │ │ │ │ + adceq fp, r0, r0, asr fp │ │ │ │ + adceq ip, r2, r4, lsr lr │ │ │ │ + adceq ip, r2, ip, lsr #25 │ │ │ │ + ldrdeq fp, [r0], ip @ │ │ │ │ + @ instruction: 0x00a2cdb4 │ │ │ │ + adceq ip, r2, r4, asr #24 │ │ │ │ + adceq fp, r0, r4, ror sl │ │ │ │ + adceq ip, r2, r4, ror #28 │ │ │ │ + adceq ip, r2, ip, lsl #28 │ │ │ │ + adceq ip, r2, r8, ror sp │ │ │ │ + adceq ip, r2, ip, asr sl │ │ │ │ + umlaleq ip, r2, r0, sl │ │ │ │ ldrdeq ip, [r2], r4 @ │ │ │ │ - adceq ip, r2, r4, lsl sp │ │ │ │ - adceq fp, r0, r4, asr #22 │ │ │ │ - strdeq ip, [r2], ip @ │ │ │ │ - adceq ip, r2, r0, ror #25 │ │ │ │ - adceq fp, r0, r0, lsl fp │ │ │ │ - strdeq ip, [r2], r4 @ │ │ │ │ - adceq ip, r2, ip, ror #24 │ │ │ │ - umlaleq fp, r0, ip, sl │ │ │ │ - adceq ip, r2, r4, ror sp │ │ │ │ - adceq ip, r2, r4, lsl #24 │ │ │ │ - adceq fp, r0, r4, lsr sl │ │ │ │ - adceq ip, r2, r4, lsr #28 │ │ │ │ - adceq ip, r2, ip, asr #27 │ │ │ │ - adceq ip, r2, r8, lsr sp │ │ │ │ - adceq ip, r2, ip, lsl sl │ │ │ │ - adceq ip, r2, r0, asr sl │ │ │ │ - umlaleq ip, r2, r4, ip │ │ │ │ - adceq ip, r2, r8, lsr #24 │ │ │ │ + adceq ip, r2, r8, ror #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #24] @ 316e30 │ │ │ │ ldr r1, [pc, #24] @ 316e34 │ │ │ │ ldr r0, [pc, #24] @ 316e38 │ │ │ │ ldr r2, [pc, #24] @ 316e3c │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2fa878 │ │ │ │ - adcseq r3, r5, r0, asr r2 │ │ │ │ - adceq r7, r2, r4, asr #5 │ │ │ │ - @ instruction: 0x00b05bd0 │ │ │ │ + umlalseq r3, r5, r8, r2 │ │ │ │ + adceq r7, r2, r4, lsl #6 │ │ │ │ + adcseq r5, r0, r0, lsl ip │ │ │ │ @ instruction: 0x000001b6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r3, #1 │ │ │ │ mov r6, r1 │ │ │ │ @@ -748484,36 +748484,36 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 2d8d9c │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl 338e34 │ │ │ │ cmp r0, #0 │ │ │ │ beq 317098 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 8caaa0 │ │ │ │ + bl 8caae8 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 9195a0 │ │ │ │ + bl 9195e8 │ │ │ │ orr r5, r5, r0 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 91afc0 │ │ │ │ + bl 91b008 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r0, r5 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl d26e8 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r0, r5 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl d1a3c │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r0, r0, r5 │ │ │ │ and r0, r0, #255 @ 0xff │ │ │ │ cmp r0, #0 │ │ │ │ bne 317034 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 8cb584 │ │ │ │ + bl 8cb5cc │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl d26e8 │ │ │ │ ldrb r3, [r7, #329] @ 0x149 │ │ │ │ cmp r3, #0 │ │ │ │ bne 317250 │ │ │ │ ldrb r3, [r7, #323] @ 0x143 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -748523,23 +748523,23 @@ │ │ │ │ beq 3171b0 │ │ │ │ ldr r3, [pc, #1084] @ 317500 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ ldr r3, [r8, r3] │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl 93d8f4 │ │ │ │ + bl 93d93c │ │ │ │ cmp r0, #0 │ │ │ │ bne 31725c │ │ │ │ mov r2, #1 │ │ │ │ mov r1, r2 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 950390 │ │ │ │ + bl 9503d8 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 8cf650 │ │ │ │ + bl 8cf698 │ │ │ │ ldr lr, [r6, #112] @ 0x70 │ │ │ │ ldr ip, [r4, #8] │ │ │ │ cmp lr, #4 │ │ │ │ beq 31729c │ │ │ │ ldr r3, [pc, #1012] @ 317504 │ │ │ │ ldrb r2, [ip, #32] │ │ │ │ ldr r3, [r8, r3] │ │ │ │ @@ -748622,17 +748622,17 @@ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl d26e8 │ │ │ │ b 3170b0 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl 338f74 │ │ │ │ b 3170a4 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 93abbc │ │ │ │ + bl 93ac04 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 919be0 │ │ │ │ + bl 919c28 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl d26e8 │ │ │ │ b 3170e0 │ │ │ │ tst r3, #32 │ │ │ │ beq 317164 │ │ │ │ ldr r3, [pc, #648] @ 317510 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -748693,15 +748693,15 @@ │ │ │ │ beq 3174d8 │ │ │ │ ldr r3, [pc, #440] @ 317524 │ │ │ │ add r3, pc, r3 │ │ │ │ b 317468 │ │ │ │ cmp ip, #0 │ │ │ │ ldrne r1, [ip, #24] │ │ │ │ moveq r1, ip │ │ │ │ - bl 8d503c │ │ │ │ + bl 8d5084 │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r6, #486] @ 0x1e6 │ │ │ │ b 31717c │ │ │ │ cmp r1, #0 │ │ │ │ beq 3174e4 │ │ │ │ ldr r3, [r1, #24] │ │ │ │ ldr r0, [r3, #24] │ │ │ │ @@ -748792,30 +748792,30 @@ │ │ │ │ udf #0 │ │ │ │ @ instruction: 0x011f9090 │ │ │ │ @ instruction: 0x000017bc │ │ │ │ andeq r0, r0, ip, asr #26 │ │ │ │ andeq r1, r0, ip, asr r2 │ │ │ │ andeq r1, r0, r0, asr r7 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ - adcseq r2, r5, r4, lsr #30 │ │ │ │ + adcseq r2, r5, ip, ror #30 │ │ │ │ andeq r1, r0, ip, asr #9 │ │ │ │ - @ instruction: 0x00b52ddb │ │ │ │ - adceq r0, r1, r8, lsl r9 │ │ │ │ - strdeq r0, [r1], ip @ │ │ │ │ - adceq fp, r4, r8, lsl #11 │ │ │ │ - adceq r8, r1, r8, lsl r9 │ │ │ │ - adceq r2, r2, r8, lsr #24 │ │ │ │ - strdeq r8, [r1], r8 @ │ │ │ │ - adceq fp, r0, ip, lsl r1 │ │ │ │ - adceq ip, r2, r0, lsl r6 │ │ │ │ - @ instruction: 0x00a187b4 │ │ │ │ - adceq fp, r4, r4, lsl #8 │ │ │ │ - adceq r0, r1, r8, asr r7 │ │ │ │ - adceq r0, r1, r4, asr r7 │ │ │ │ - adceq r0, r1, r8, lsr r7 │ │ │ │ + adcseq r2, r5, r3, lsr #28 │ │ │ │ + adceq r0, r1, r8, asr r9 │ │ │ │ + adceq r0, r1, ip, lsr r9 │ │ │ │ + adceq fp, r4, r8, asr #11 │ │ │ │ + adceq r8, r1, r8, asr r9 │ │ │ │ + adceq r2, r2, r8, ror #24 │ │ │ │ + adceq r8, r1, r8, lsr r8 │ │ │ │ + adceq fp, r0, ip, asr r1 │ │ │ │ + adceq ip, r2, r0, asr r6 │ │ │ │ + strdeq r8, [r1], r4 @ │ │ │ │ + adceq fp, r4, r4, asr #8 │ │ │ │ + umlaleq r0, r1, r8, r7 │ │ │ │ + umlaleq r0, r1, r4, r7 │ │ │ │ + adceq r0, r1, r8, ror r7 │ │ │ │ b 17d534 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ @@ -749155,16 +749155,16 @@ │ │ │ │ bl 17b8c4 │ │ │ │ b 317a68 │ │ │ │ tsteq pc, ip, lsl #12 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x011f85f4 │ │ │ │ andeq r0, r0, ip, asr #26 │ │ │ │ andeq r1, r0, ip, asr r2 │ │ │ │ - adceq sl, r0, r0, lsr #22 │ │ │ │ - adceq sl, r0, r4, lsl #22 │ │ │ │ + adceq sl, r0, r0, ror #22 │ │ │ │ + adceq sl, r0, r4, asr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [r0, #164] @ 0xa4 │ │ │ │ @@ -749183,15 +749183,15 @@ │ │ │ │ str r5, [r4, #204] @ 0xcc │ │ │ │ str r7, [r4, #208] @ 0xd0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [pc, #8] @ 317b24 │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3179c8 │ │ │ │ - umlaleq fp, r2, r4, pc @ │ │ │ │ + ldrdeq fp, [r2], r4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [r1, #12] │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #164] @ 0xa4 │ │ │ │ @@ -749200,15 +749200,15 @@ │ │ │ │ beq 317b58 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ pop {r4, pc} │ │ │ │ ldr r1, [pc, #8] @ 317b68 │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3179c8 │ │ │ │ - adceq fp, r2, r0, ror pc │ │ │ │ + @ instruction: 0x00a2bfb0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [r1, #12] │ │ │ │ mov sl, r0 │ │ │ │ @@ -749275,15 +749275,15 @@ │ │ │ │ bne 317c1c │ │ │ │ mov r0, r7 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r1, [pc, #8] @ 317c94 │ │ │ │ mov r0, sl │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3179c8 │ │ │ │ - adceq fp, r2, r4, asr #28 │ │ │ │ + adceq fp, r2, r4, lsl #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr ip, [pc, #1284] @ 3181b4 │ │ │ │ sub r3, r2, #1 │ │ │ │ cmp r3, #3 │ │ │ │ @@ -749608,15 +749608,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3179c8 │ │ │ │ tsteq pc, r0, asr #6 │ │ │ │ andeq r0, r0, ip, asr #26 │ │ │ │ andeq r1, r0, ip, asr r2 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ - adceq fp, r2, ip, lsr r9 │ │ │ │ + adceq fp, r2, ip, ror r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr ip, [r0, #192] @ 0xc0 │ │ │ │ sub sp, sp, #8 │ │ │ │ cmp ip, #0 │ │ │ │ @@ -749956,15 +749956,15 @@ │ │ │ │ ldr r1, [pc, #20] @ 318738 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3179c8 │ │ │ │ tsteq pc, r8, asr #19 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ - strdeq fp, [r2], r4 @ │ │ │ │ + adceq fp, r2, r4, lsr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r2, [r0, #16] │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [r2, #92] @ 0x5c │ │ │ │ @@ -749978,15 +749978,15 @@ │ │ │ │ cmp r0, r2 │ │ │ │ bne 318764 │ │ │ │ ldr r2, [r1, #12] │ │ │ │ ldr r1, [pc, #8] @ 318790 │ │ │ │ mov r0, ip │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3179c8 │ │ │ │ - @ instruction: 0x00a2b3b0 │ │ │ │ + strdeq fp, [r2], r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r3 │ │ │ │ mov r3, #1 │ │ │ │ mov r5, r1 │ │ │ │ @@ -750201,17 +750201,17 @@ │ │ │ │ ldr r1, [pc, #24] @ 318b10 │ │ │ │ ldr r0, [pc, #24] @ 318b14 │ │ │ │ ldr r2, [pc, #24] @ 318b18 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2fa878 │ │ │ │ - adcseq r1, r5, r0, lsl #12 │ │ │ │ - adceq r5, r2, r8, ror #11 │ │ │ │ - @ instruction: 0x00b03ef4 │ │ │ │ + adcseq r1, r5, r8, asr #12 │ │ │ │ + adceq r5, r2, r8, lsr #12 │ │ │ │ + adcseq r3, r0, r4, lsr pc │ │ │ │ @ instruction: 0x000001b6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r3, [pc, #2772] @ 319608 │ │ │ │ mov r4, r0 │ │ │ │ @@ -750905,27 +750905,27 @@ │ │ │ │ beq 318d20 │ │ │ │ ldr r3, [pc, #80] @ 31964c │ │ │ │ str r3, [sp, #8] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #24] │ │ │ │ b 319048 │ │ │ │ tsteq pc, r4, asr #9 │ │ │ │ - adcseq r1, r5, r2, lsl #10 │ │ │ │ + adcseq r1, r5, sl, asr #10 │ │ │ │ andeq r0, r0, sl, lsl r1 │ │ │ │ cmneq r5, r0, lsr #1 │ │ │ │ streq r0, [sl], r0 │ │ │ │ andeq r8, r1, r5 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ mrrcne 0, 0, r0, r0, cr15 @ │ │ │ │ - adcseq r1, r5, r6, lsl r3 │ │ │ │ - adcseq r1, r5, r4, lsl #6 │ │ │ │ - @ instruction: 0x00b511d8 │ │ │ │ + adcseq r1, r5, lr, asr r3 │ │ │ │ + adcseq r1, r5, ip, asr #6 │ │ │ │ + adcseq r1, r5, r0, lsr #4 │ │ │ │ andeq r2, r0, r0, lsl r0 │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ - adcseq r0, r5, ip, ror #23 │ │ │ │ + adcseq r0, r5, r4, lsr ip │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r2, lsl r1 │ │ │ │ andeq r0, r0, r3, lsl r1 │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -751147,17 +751147,17 @@ │ │ │ │ ldr r1, [pc, #24] @ 3199d8 │ │ │ │ ldr r0, [pc, #24] @ 3199dc │ │ │ │ ldr r2, [pc, #24] @ 3199e0 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2fa878 │ │ │ │ - adcseq r0, r5, r4, asr #14 │ │ │ │ - adceq r4, r2, r0, lsr #14 │ │ │ │ - adcseq r3, r0, ip, lsr #32 │ │ │ │ + adcseq r0, r5, ip, lsl #15 │ │ │ │ + adceq r4, r2, r0, ror #14 │ │ │ │ + adcseq r3, r0, ip, rrx │ │ │ │ @ instruction: 0x000001b6 │ │ │ │ ldr ip, [r1] │ │ │ │ ldr r1, [ip] │ │ │ │ ands r3, r1, #12288 @ 0x3000 │ │ │ │ beq 319a40 │ │ │ │ ldr r3, [ip, #28] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -753314,15 +753314,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ lsl r1, r1, #16 │ │ │ │ lsr r1, r1, #16 │ │ │ │ b 31bb40 │ │ │ │ - adcseq lr, r4, lr, ror #11 │ │ │ │ + adcseq lr, r4, r6, lsr r6 │ │ │ │ add r2, r0, r1 │ │ │ │ ldrb r3, [r2, #32] │ │ │ │ cmp r3, #255 @ 0xff │ │ │ │ bne 31bbdc │ │ │ │ ldrb r3, [r0, #96] @ 0x60 │ │ │ │ add ip, r3, #1 │ │ │ │ strb ip, [r0, #96] @ 0x60 │ │ │ │ @@ -757150,30 +757150,30 @@ │ │ │ │ tsteq pc, ip, lsr #15 │ │ │ │ strdeq r1, [r0], -ip │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ andeq r0, r0, pc, lsl r3 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ andseq r0, r8, r3 │ │ │ │ andeq r1, r0, r0, lsl r0 │ │ │ │ - adcseq fp, r4, lr, lsr #9 │ │ │ │ + @ instruction: 0x00b4b4f6 │ │ │ │ muleq r0, r9, r2 │ │ │ │ andeq r0, r0, r3, lsr #5 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ tsteq pc, r4, lsr lr @ │ │ │ │ andseq r0, r8, fp │ │ │ │ andeq r0, r0, r2, asr r3 │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ eoreq r0, r0, #21 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andmi r0, r0, r1, lsl #4 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ - adcseq sl, r4, sl, asr #7 │ │ │ │ - adcseq sl, r4, lr, asr #4 │ │ │ │ + adcseq sl, r4, r2, lsl r4 │ │ │ │ + umlalseq sl, r4, r6, r2 │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ andeq r0, r0, r6, lsl #5 │ │ │ │ mvncc r0, #1073741856 @ 0x40000020 │ │ │ │ andeq r0, r0, r6, lsr #6 │ │ │ │ lsr r3, r3, #7 │ │ │ │ cmp r3, #8 │ │ │ │ bne 31ec6c │ │ │ │ @@ -758578,15 +758578,15 @@ │ │ │ │ ldr r0, [sp, #12] │ │ │ │ str r4, [sp, #32] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 320bac │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adcseq r9, r4, r6, ror #9 │ │ │ │ + adcseq r9, r4, lr, lsr #10 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r3, lsl #2 │ │ │ │ andeq r0, r0, r6, lsl r1 │ │ │ │ andeq r0, r0, r7, lsl r1 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ andeq r0, r0, r9, lsl r1 │ │ │ │ @@ -758810,15 +758810,15 @@ │ │ │ │ mov sl, #8 │ │ │ │ b 3210e0 │ │ │ │ mov sl, #1 │ │ │ │ b 3210e0 │ │ │ │ mov sl, #16 │ │ │ │ b 3210e0 │ │ │ │ tsteq lr, r8, lsl #31 │ │ │ │ - ldrsheq r9, [r4], fp @ │ │ │ │ + adcseq r9, r4, r3, asr #2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ str r2, [sp] │ │ │ │ @@ -759179,20 +759179,20 @@ │ │ │ │ b 3213f8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ tsteq lr, r8, lsr lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, sp, ror #3 │ │ │ │ tsteq lr, r4, lsl #28 │ │ │ │ andeq r1, r0, ip, lsr #3 │ │ │ │ - ldrdeq r2, [r2], r0 @ │ │ │ │ + adceq r2, r2, r0, lsl r9 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r1, r0, r0, lsl r7 │ │ │ │ andeq r1, r0, r0, lsl #2 │ │ │ │ - adceq r2, r2, ip, asr r7 │ │ │ │ + umlaleq r2, r2, ip, r7 @ │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ tsteq lr, ip, lsl #18 │ │ │ │ andeq r1, r0, r0, ror #10 │ │ │ │ andeq r1, r0, r0, ror #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -759581,15 +759581,15 @@ │ │ │ │ str r9, [r7, r3, lsl #2] │ │ │ │ bl bd34c │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r1, [pc, #20] @ 321db0 │ │ │ │ b 321c74 │ │ │ │ - adcseq r8, r4, r9, lsl #11 │ │ │ │ + @ instruction: 0x00b485d1 │ │ │ │ tsteq lr, ip, lsr #7 │ │ │ │ andeq r0, r0, pc, ror #4 │ │ │ │ andeq r0, r0, sp, ror #4 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, r1, ror r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -760073,19 +760073,19 @@ │ │ │ │ b 32200c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ tsteq lr, r8, lsl r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x011ee1f0 │ │ │ │ andeq r0, r0, fp, ror #4 │ │ │ │ andeq r1, r0, r0, lsl #2 │ │ │ │ - adcseq r6, r1, r0, asr #11 │ │ │ │ + adcseq r6, r1, r0, lsl #12 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r1, r0, r0, lsl r7 │ │ │ │ - ldrdeq r0, [pc], r8 @ │ │ │ │ + adceq r0, pc, r8, lsl ip @ │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ andeq r0, r0, r3, asr r2 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ andeq r0, r0, pc, lsr #5 │ │ │ │ @ instruction: 0x011edbb0 │ │ │ │ tsteq lr, r8, ror fp │ │ │ │ andeq r0, r0, sp, ror #3 │ │ │ │ @@ -760653,17 +760653,17 @@ │ │ │ │ bl 320cac │ │ │ │ b 322dec │ │ │ │ mov r0, #0 │ │ │ │ b 322814 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ tsteq lr, r4, asr #20 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r7, r4, r4, lsl ip │ │ │ │ - @ instruction: 0x00b47bf4 │ │ │ │ - @ instruction: 0x00b47bfb │ │ │ │ + adcseq r7, r4, ip, asr ip │ │ │ │ + adcseq r7, r4, ip, lsr ip │ │ │ │ + adcseq r7, r4, r3, asr #24 │ │ │ │ @ instruction: 0x011ed7dc │ │ │ │ ldr r2, [r1, #116] @ 0x74 │ │ │ │ mov r3, r1 │ │ │ │ ldrb r2, [r2, #321] @ 0x141 │ │ │ │ cmp r2, #0 │ │ │ │ bne 322e88 │ │ │ │ mov r0, r2 │ │ │ │ @@ -760748,15 +760748,15 @@ │ │ │ │ mov r0, r3 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ - bl 8cf650 │ │ │ │ + bl 8cf698 │ │ │ │ ldr r2, [pc, #24] @ 322ffc │ │ │ │ ldr r1, [pc, #24] @ 323000 │ │ │ │ mov r0, r4 │ │ │ │ add r2, pc, r2 │ │ │ │ pop {r4, lr} │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #0 │ │ │ │ @@ -760853,15 +760853,15 @@ │ │ │ │ mvn r5, #0 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ @ instruction: 0x011ecfd4 │ │ │ │ andeq r0, r0, pc, asr #3 │ │ │ │ andeq r0, r0, pc, asr #2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - ldrsheq r7, [r4], r0 @ │ │ │ │ + adcseq r7, r4, r8, lsr r1 │ │ │ │ cmp r1, #0 │ │ │ │ push {r4, lr} │ │ │ │ beq 3231f4 │ │ │ │ mov r3, r0 │ │ │ │ mov ip, #0 │ │ │ │ b 3231a8 │ │ │ │ add ip, ip, #1 │ │ │ │ @@ -760909,15 +760909,15 @@ │ │ │ │ sbcs r2, r2, #0 │ │ │ │ movcc r0, #1 │ │ │ │ movcs r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #96] @ 0x60 │ │ │ │ udf #0 │ │ │ │ - adcseq r7, r4, r4 │ │ │ │ + adcseq r7, r4, ip, asr #32 │ │ │ │ ldr r0, [r0] │ │ │ │ b 323004 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r5, [r0, #352] @ 0x160 │ │ │ │ @@ -761617,16 +761617,16 @@ │ │ │ │ b 323cfc │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ eoreq r0, r0, #21 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andeq r0, r0, r6, lsr #6 │ │ │ │ andmi r0, r0, r1, lsl #4 │ │ │ │ andeq r0, r0, r1, lsr #5 │ │ │ │ - adcseq r6, r4, ip, ror #11 │ │ │ │ - @ instruction: 0x00b465b8 │ │ │ │ + adcseq r6, r4, r4, lsr r6 │ │ │ │ + adcseq r6, r4, r0, lsl #12 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [r1, #96] @ 0x60 │ │ │ │ @@ -761673,15 +761673,15 @@ │ │ │ │ ldr r2, [r3, #16] │ │ │ │ add r0, r3, #16 │ │ │ │ str r0, [r4, #100] @ 0x64 │ │ │ │ str r2, [r4, #96] @ 0x60 │ │ │ │ ldr r0, [r6, #16] │ │ │ │ str r7, [r2, #4] │ │ │ │ str r7, [r3, #16] │ │ │ │ - bl 953030 │ │ │ │ + bl 953078 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ ldr r3, [pc, #928] @ 3241fc │ │ │ │ lsr lr, r0, #7 │ │ │ │ subs r3, r0, r3 │ │ │ │ movne r3, #1 │ │ │ │ cmp lr, #8 │ │ │ │ movne r3, #0 │ │ │ │ @@ -761916,17 +761916,17 @@ │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ andeq r0, r0, r6, lsr #6 │ │ │ │ andmi r0, r0, r1, lsl #4 │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ eoreq r0, r0, #21 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andeq r0, r0, r1, lsr #5 │ │ │ │ - ldrsbeq r6, [r4], r0 @ │ │ │ │ + adcseq r6, r4, r8, lsl r1 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ - adcseq r6, r4, r8, ror r0 │ │ │ │ + adcseq r6, r4, r0, asr #1 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [r2] │ │ │ │ @@ -761984,15 +761984,15 @@ │ │ │ │ cmp r9, #1 │ │ │ │ beq 324650 │ │ │ │ cmp r6, #0 │ │ │ │ beq 324390 │ │ │ │ mov r1, r8 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 952fe0 │ │ │ │ + bl 953028 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ cmp r3, #0 │ │ │ │ bge 324390 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ cmp r4, fp │ │ │ │ str r6, [r4, #-4] │ │ │ │ str r3, [r5] │ │ │ │ @@ -762006,15 +762006,15 @@ │ │ │ │ bne 32432c │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r7, #4] │ │ │ │ cmp r3, #0 │ │ │ │ bne 32431c │ │ │ │ mov r0, r8 │ │ │ │ mov r1, r6 │ │ │ │ - bl 952fe0 │ │ │ │ + bl 953028 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ cmp r3, #0 │ │ │ │ blt 324338 │ │ │ │ cmp r4, fp │ │ │ │ add r5, r5, #4 │ │ │ │ bne 3242e4 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ @@ -762719,27 +762719,27 @@ │ │ │ │ cmp r0, r4 │ │ │ │ sub r1, r3, #96 @ 0x60 │ │ │ │ mov r3, r2 │ │ │ │ bne 324e58 │ │ │ │ mov r0, #0 │ │ │ │ bl 17d264 │ │ │ │ str r0, [sp, #104] @ 0x68 │ │ │ │ - bl 9533d4 │ │ │ │ + bl 95341c │ │ │ │ ldr r6, [sp, #120] @ 0x78 │ │ │ │ cmp r4, r6 │ │ │ │ sub r6, r6, #96 @ 0x60 │ │ │ │ str r0, [sp, #112] @ 0x70 │ │ │ │ beq 324ef0 │ │ │ │ mov r1, #48 @ 0x30 │ │ │ │ ldr r0, [sp, #104] @ 0x68 │ │ │ │ bl 17d338 │ │ │ │ mov sl, r0 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #112] @ 0x70 │ │ │ │ - bl 9530c0 │ │ │ │ + bl 953108 │ │ │ │ str r6, [sl, #28] │ │ │ │ str sl, [r6, #60] @ 0x3c │ │ │ │ ldr r6, [r6, #100] @ 0x64 │ │ │ │ cmp r4, r6 │ │ │ │ sub r6, r6, #96 @ 0x60 │ │ │ │ bne 324ebc │ │ │ │ ldr r6, [sp] │ │ │ │ @@ -762817,15 +762817,15 @@ │ │ │ │ bne 324fcc │ │ │ │ ldr r2, [r3, #8] │ │ │ │ ands r2, r2, #131072 @ 0x20000 │ │ │ │ bne 324fcc │ │ │ │ ldr r0, [r3, #60] @ 0x3c │ │ │ │ mov r1, r7 │ │ │ │ add r5, r5, #1 │ │ │ │ - bl 952fe0 │ │ │ │ + bl 953028 │ │ │ │ cmp r8, r5 │ │ │ │ bne 324fd8 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ cmp r3, #320 @ 0x140 │ │ │ │ beq 325110 │ │ │ │ cmp r3, r9 │ │ │ │ beq 325110 │ │ │ │ @@ -762853,15 +762853,15 @@ │ │ │ │ ldr r8, [sp, #36] @ 0x24 │ │ │ │ ldr r5, [sp, #40] @ 0x28 │ │ │ │ ldr r7, [sp, #44] @ 0x2c │ │ │ │ ldr r1, [pc, #2272] @ 325994 │ │ │ │ ldr r0, [sp, #112] @ 0x70 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [sp] │ │ │ │ - bl 953100 │ │ │ │ + bl 953148 │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ ldr r6, [r3, #4] │ │ │ │ cmp r4, r3 │ │ │ │ sub r6, r6, #96 @ 0x60 │ │ │ │ sub r1, r3, #96 @ 0x60 │ │ │ │ bne 3250f8 │ │ │ │ b 3252b0 │ │ │ │ @@ -762926,27 +762926,27 @@ │ │ │ │ add r8, r5, r3 │ │ │ │ cmp r5, r8 │ │ │ │ bcs 325090 │ │ │ │ ldr r3, [r5], #4 │ │ │ │ mov r2, #0 │ │ │ │ ldr r0, [r3, #60] @ 0x3c │ │ │ │ mov r1, r7 │ │ │ │ - bl 952fe0 │ │ │ │ + bl 953028 │ │ │ │ cmp r5, r8 │ │ │ │ bcc 3251d0 │ │ │ │ b 325090 │ │ │ │ add r8, fp, sl │ │ │ │ cmp fp, r8 │ │ │ │ movcc r5, fp │ │ │ │ bcs 32521c │ │ │ │ ldr r3, [r5], #4 │ │ │ │ mov r2, #0 │ │ │ │ ldr r0, [r3, #60] @ 0x3c │ │ │ │ mov r1, r7 │ │ │ │ - bl 952fe0 │ │ │ │ + bl 953028 │ │ │ │ cmp r5, r8 │ │ │ │ bcc 325200 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ str r6, [sp, #60] @ 0x3c │ │ │ │ cmn r3, #5 │ │ │ │ bhi 3251a8 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ @@ -763496,23 +763496,23 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ b 325a38 │ │ │ │ ldr r1, [pc, #44] @ 325ae8 │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 17bb24 │ │ │ │ b 325a0c │ │ │ │ - adceq lr, r1, r0, lsl #3 │ │ │ │ - adceq r0, r0, r4, lsr ip │ │ │ │ - adcseq r4, r1, r4, asr #14 │ │ │ │ + adceq lr, r1, r0, asr #3 │ │ │ │ + adceq r0, r0, r4, ror ip │ │ │ │ + adcseq r4, r1, r4, lsl #15 │ │ │ │ + adceq lr, r1, ip, ror r1 │ │ │ │ adceq lr, r1, ip, lsr r1 │ │ │ │ - strdeq lr, [r1], ip @ │ │ │ │ - strdeq lr, [r1], r8 @ │ │ │ │ - adcseq ip, r0, r4, lsr #8 │ │ │ │ - adceq r4, r1, r4, lsl r9 │ │ │ │ - adcseq ip, r0, r4, lsl #8 │ │ │ │ + adceq lr, r1, r8, lsr r1 │ │ │ │ + adcseq ip, r0, r4, ror #8 │ │ │ │ + adceq r4, r1, r4, asr r9 │ │ │ │ + adcseq ip, r0, r4, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [r2] │ │ │ │ mov r7, r3 │ │ │ │ tst ip, #640 @ 0x280 │ │ │ │ @@ -763747,39 +763747,39 @@ │ │ │ │ b 325c14 │ │ │ │ ldr r1, [pc, #112] @ 325f14 │ │ │ │ mov r2, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r5 │ │ │ │ bl 17bb24 │ │ │ │ b 325c14 │ │ │ │ - umlaleq sp, r1, r8, r3 │ │ │ │ - adceq lr, r1, ip, asr r0 │ │ │ │ - adceq r5, r1, ip, lsr #11 │ │ │ │ - adceq sp, r1, ip, ror #31 │ │ │ │ - @ instruction: 0x00a17fb4 │ │ │ │ - adceq fp, r1, r4, asr r5 │ │ │ │ + ldrdeq sp, [r1], r8 @ │ │ │ │ + umlaleq lr, r1, ip, r0 │ │ │ │ + adceq r5, r1, ip, ror #11 │ │ │ │ + adceq lr, r1, ip, lsr #32 │ │ │ │ + strdeq r7, [r1], r4 @ │ │ │ │ + umlaleq fp, r1, r4, r5 │ │ │ │ + adceq sp, r1, r4, lsl #31 │ │ │ │ + adceq sp, r1, r0, ror pc │ │ │ │ + adceq fp, r1, ip, lsl r5 │ │ │ │ adceq sp, r1, r4, asr #30 │ │ │ │ - adceq sp, r1, r0, lsr pc │ │ │ │ - ldrdeq fp, [r1], ip @ │ │ │ │ - adceq sp, r1, r4, lsl #30 │ │ │ │ - adcseq r4, r1, r0, lsr #9 │ │ │ │ - adceq sp, r1, r0, lsl #31 │ │ │ │ - adceq r4, lr, r8, ror sl │ │ │ │ - @ instruction: 0x00a183b4 │ │ │ │ - adceq r4, r1, r0, asr r6 │ │ │ │ - adceq sp, r1, ip, lsr #28 │ │ │ │ - adceq sp, r1, r4, lsl #2 │ │ │ │ - adcseq r4, r1, r4, lsr #7 │ │ │ │ - adceq sp, r1, r8, lsr #28 │ │ │ │ + adcseq r4, r1, r0, ror #9 │ │ │ │ + adceq sp, r1, r0, asr #31 │ │ │ │ + @ instruction: 0x00ae4ab8 │ │ │ │ + strdeq r8, [r1], r4 @ │ │ │ │ + umlaleq r4, r1, r0, r6 │ │ │ │ + adceq sp, r1, ip, ror #28 │ │ │ │ + adceq sp, r1, r4, asr #2 │ │ │ │ + adcseq r4, r1, r4, ror #7 │ │ │ │ + adceq sp, r1, r8, ror #28 │ │ │ │ + adceq sp, r1, r8, asr lr │ │ │ │ + adceq r7, r1, r0, lsr fp │ │ │ │ + adceq sp, r1, r4, lsr #28 │ │ │ │ + adceq sp, r1, r8, ror #28 │ │ │ │ adceq sp, r1, r8, lsl lr │ │ │ │ - strdeq r7, [r1], r0 @ │ │ │ │ - adceq sp, r1, r4, ror #27 │ │ │ │ - adceq sp, r1, r8, lsr #28 │ │ │ │ - ldrdeq sp, [r1], r8 @ │ │ │ │ - ldrdeq sp, [r1], r4 @ │ │ │ │ + adceq sp, r1, r4, lsl lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ subs r6, r2, #0 │ │ │ │ sub sp, sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -764696,125 +764696,125 @@ │ │ │ │ bl 17bb24 │ │ │ │ b 326774 │ │ │ │ ldr r1, [pc, #452] @ 326f40 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 17bb24 │ │ │ │ b 326774 │ │ │ │ - adceq r7, r1, r4, lsl r5 │ │ │ │ - adceq sp, r1, r0, asr sp │ │ │ │ - adceq sp, r1, r0, asr #26 │ │ │ │ - @ instruction: 0x00a174bc │ │ │ │ - adceq sp, r1, r8, lsr #26 │ │ │ │ - adcseq r4, r4, r0, lsr #4 │ │ │ │ + adceq r7, r1, r4, asr r5 │ │ │ │ + umlaleq sp, r1, r0, sp │ │ │ │ + adceq sp, r1, r0, lsl #27 │ │ │ │ + strdeq r7, [r1], ip @ │ │ │ │ + adceq sp, r1, r8, ror #26 │ │ │ │ + adcseq r4, r4, r8, ror #4 │ │ │ │ andeq r0, r0, r1, lsr #5 │ │ │ │ andeq r0, r0, r2, lsl #8 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ andeq r0, r0, pc, asr #6 │ │ │ │ - adceq sp, r1, r0, lsl #27 │ │ │ │ - adceq pc, lr, ip, lsl #5 │ │ │ │ - adceq sp, r1, ip, asr #22 │ │ │ │ - adceq ip, r1, r8, ror ip │ │ │ │ - @ instruction: 0x00ae7eb4 │ │ │ │ - adceq r6, lr, r0, rrx │ │ │ │ - @ instruction: 0x00b0e6f8 │ │ │ │ - umlaleq sp, r1, r8, fp │ │ │ │ - adceq r2, r0, r4, lsr fp │ │ │ │ - adceq sp, r1, r4, lsl #23 │ │ │ │ - umlalseq lr, r0, r4, r5 │ │ │ │ - adceq sp, r1, r0, lsr fp │ │ │ │ - umullseq lr, pc, r4, sp @ │ │ │ │ - adceq sp, r1, ip, ror #21 │ │ │ │ - adceq sp, r1, r4, lsl #15 │ │ │ │ - adcseq lr, r0, ip, ror #9 │ │ │ │ - adcseq r3, r4, sl, lsl #28 │ │ │ │ - ldrdeq sl, [r1], r4 @ │ │ │ │ - ldrdeq sl, [r1], r4 @ │ │ │ │ - adceq sp, r1, r8, lsl r8 │ │ │ │ - strdeq sp, [r1], ip @ │ │ │ │ - adceq sl, r1, r4, lsl r1 │ │ │ │ - strdeq sl, [r1], r4 @ │ │ │ │ - strdeq sl, [r1], r0 @ │ │ │ │ - ldrdeq sp, [r1], ip @ │ │ │ │ - strdeq ip, [lr], r0 @ │ │ │ │ + adceq sp, r1, r0, asr #27 │ │ │ │ + adceq pc, lr, ip, asr #5 │ │ │ │ + adceq sp, r1, ip, lsl #23 │ │ │ │ + @ instruction: 0x00a1ccb8 │ │ │ │ + strdeq r7, [lr], r4 @ │ │ │ │ + adceq r6, lr, r0, lsr #1 │ │ │ │ + adcseq lr, r0, r8, lsr r7 │ │ │ │ + ldrdeq sp, [r1], r8 @ │ │ │ │ + adceq r2, r0, r4, ror fp │ │ │ │ + adceq sp, r1, r4, asr #23 │ │ │ │ + @ instruction: 0x00b0e5d4 │ │ │ │ + adceq sp, r1, r0, ror fp │ │ │ │ + @ instruction: 0x009fedd4 │ │ │ │ + adceq sp, r1, ip, lsr #22 │ │ │ │ + adceq sp, r1, r4, asr #15 │ │ │ │ + adcseq lr, r0, ip, lsr #10 │ │ │ │ + adcseq r3, r4, r2, asr lr │ │ │ │ + adceq sl, r1, r4, lsl sp │ │ │ │ + adceq sl, r1, r4, lsl sp │ │ │ │ + adceq sp, r1, r8, asr r8 │ │ │ │ + adceq sp, r1, ip, lsr r8 │ │ │ │ + adceq sl, r1, r4, asr r1 │ │ │ │ + adceq sl, r1, r4, lsr r1 │ │ │ │ + adceq sl, r1, r0, lsr r1 │ │ │ │ + adceq sp, r1, ip, lsl r9 │ │ │ │ + adceq sp, lr, r0, lsr r0 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andeq r0, r0, r1, asr r3 │ │ │ │ - @ instruction: 0x00a1d7b0 │ │ │ │ + strdeq sp, [r1], r0 @ │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ - adceq fp, lr, r8, asr #17 │ │ │ │ - adceq sp, r1, r0, asr #15 │ │ │ │ - adceq r4, r1, r0, asr #14 │ │ │ │ - adceq ip, lr, r0, lsr #29 │ │ │ │ + adceq fp, lr, r8, lsl #18 │ │ │ │ + adceq sp, r1, r0, lsl #16 │ │ │ │ + adceq r4, r1, r0, lsl #15 │ │ │ │ + adceq ip, lr, r0, ror #29 │ │ │ │ tsteq fp, r0, lsl r4 │ │ │ │ - umlaleq sp, r1, r0, r6 │ │ │ │ + ldrdeq sp, [r1], r0 @ │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ - adceq sp, r1, r8, lsl #13 │ │ │ │ - adceq sp, r1, ip, asr #11 │ │ │ │ - adceq r8, r1, r8, asr #20 │ │ │ │ - adceq fp, lr, ip, ror #14 │ │ │ │ - adceq ip, r1, ip, asr r6 │ │ │ │ + adceq sp, r1, r8, asr #13 │ │ │ │ + adceq sp, r1, ip, lsl #12 │ │ │ │ + adceq r8, r1, r8, lsl #21 │ │ │ │ + adceq fp, lr, ip, lsr #15 │ │ │ │ + umlaleq ip, r1, ip, r6 │ │ │ │ + adceq sl, r1, r0, ror r9 │ │ │ │ + @ instruction: 0x00a1d5b4 │ │ │ │ + adceq sl, r1, r0, ror #15 │ │ │ │ adceq sl, r1, r0, lsr r9 │ │ │ │ - adceq sp, r1, r4, ror r5 │ │ │ │ - adceq sl, r1, r0, lsr #15 │ │ │ │ - strdeq sl, [r1], r0 @ │ │ │ │ - ldrdeq sl, [r1], r4 @ │ │ │ │ - adceq sl, r1, r4, lsl #16 │ │ │ │ - ldrdeq sp, [r1], r8 @ │ │ │ │ - adceq sp, r1, r0, lsr r5 │ │ │ │ - adceq sl, r1, r4, lsl r7 │ │ │ │ + adceq sl, r1, r4, lsl r9 │ │ │ │ + adceq sl, r1, r4, asr #16 │ │ │ │ + adceq sp, r1, r8, lsl r5 │ │ │ │ + adceq sp, r1, r0, ror r5 │ │ │ │ + adceq sl, r1, r4, asr r7 │ │ │ │ tsteq fp, r8, asr r2 │ │ │ │ - adceq sp, r1, r4, asr #10 │ │ │ │ - adcseq r3, r1, r4, lsr #17 │ │ │ │ - adcseq fp, r0, r8, asr #11 │ │ │ │ - adceq r5, r1, r4, ror #1 │ │ │ │ - strdeq sp, [r1], r4 @ │ │ │ │ - adceq sp, r1, ip, ror #9 │ │ │ │ - adceq sp, r1, r0, lsl #10 │ │ │ │ - adceq ip, r1, r8, ror #8 │ │ │ │ + adceq sp, r1, r4, lsl #11 │ │ │ │ + adcseq r3, r1, r4, ror #17 │ │ │ │ + adcseq fp, r0, r8, lsl #12 │ │ │ │ + adceq r5, r1, r4, lsr #2 │ │ │ │ + adceq sp, r1, r4, lsr r5 │ │ │ │ + adceq sp, r1, ip, lsr #10 │ │ │ │ + adceq sp, r1, r0, asr #10 │ │ │ │ + adceq ip, r1, r8, lsr #9 │ │ │ │ andcc r8, r1, r5 │ │ │ │ tsteq fp, r4, asr r1 │ │ │ │ - adceq r6, pc, ip, asr #13 │ │ │ │ - adceq sp, r1, ip, lsr #7 │ │ │ │ - umlaleq sp, r1, ip, r3 │ │ │ │ - adceq sp, r1, r0, lsr #5 │ │ │ │ - umlaleq sp, r1, r4, r2 │ │ │ │ - adceq sp, r1, r0, lsr #5 │ │ │ │ - umlaleq sp, r1, ip, r2 │ │ │ │ - adceq sp, r1, r4, lsr r2 │ │ │ │ - adceq sp, r1, r4, asr #4 │ │ │ │ - adceq sp, r1, ip, asr #6 │ │ │ │ - adceq sp, r1, r8, asr #4 │ │ │ │ - adceq sp, r1, ip, lsr r2 │ │ │ │ + adceq r6, pc, ip, lsl #14 │ │ │ │ + adceq sp, r1, ip, ror #7 │ │ │ │ + ldrdeq sp, [r1], ip @ │ │ │ │ + adceq sp, r1, r0, ror #5 │ │ │ │ + ldrdeq sp, [r1], r4 @ │ │ │ │ + adceq sp, r1, r0, ror #5 │ │ │ │ + ldrdeq sp, [r1], ip @ │ │ │ │ + adceq sp, r1, r4, ror r2 │ │ │ │ + adceq sp, r1, r4, lsl #5 │ │ │ │ + adceq sp, r1, ip, lsl #7 │ │ │ │ + adceq sp, r1, r8, lsl #5 │ │ │ │ + adceq sp, r1, ip, ror r2 │ │ │ │ + adceq sp, r1, r4, lsl #5 │ │ │ │ + adceq sp, r1, r4, ror #4 │ │ │ │ adceq sp, r1, r4, asr #4 │ │ │ │ adceq sp, r1, r4, lsr #4 │ │ │ │ - adceq sp, r1, r4, lsl #4 │ │ │ │ - adceq sp, r1, r4, ror #3 │ │ │ │ + adceq sp, r1, r4, ror #4 │ │ │ │ + adceq sp, r1, r4, asr #4 │ │ │ │ adceq sp, r1, r4, lsr #4 │ │ │ │ adceq sp, r1, r4, lsl #4 │ │ │ │ adceq sp, r1, r4, ror #3 │ │ │ │ adceq sp, r1, r4, asr #3 │ │ │ │ adceq sp, r1, r4, lsr #3 │ │ │ │ adceq sp, r1, r4, lsl #3 │ │ │ │ - adceq sp, r1, r4, ror #2 │ │ │ │ - adceq sp, r1, r4, asr #2 │ │ │ │ - adceq sp, r1, r0, asr #3 │ │ │ │ - adcseq r3, r4, r8, lsl r6 │ │ │ │ - adceq sp, r1, ip, asr r1 │ │ │ │ + adceq sp, r1, r0, lsl #4 │ │ │ │ + adcseq r3, r4, r0, ror #12 │ │ │ │ + umlaleq sp, r1, ip, r1 │ │ │ │ tsteq fp, r8, ror lr │ │ │ │ - adceq r6, pc, r4, lsl r4 @ │ │ │ │ - adceq sp, r1, ip, lsl r1 │ │ │ │ - adceq sp, r1, r0, lsl #2 │ │ │ │ - adceq sp, r1, r8, ror #1 │ │ │ │ - strdeq sl, [r1], r8 @ │ │ │ │ - adceq fp, lr, r0, lsl r2 │ │ │ │ - adceq r4, r0, r8, ror r6 │ │ │ │ - adceq r7, r1, r4, lsr #7 │ │ │ │ - adceq fp, r1, r4, lsr r0 │ │ │ │ - umlaleq sp, r1, r8, r0 │ │ │ │ - adceq sp, r1, r0, lsl #1 │ │ │ │ + adceq r6, pc, r4, asr r4 @ │ │ │ │ + adceq sp, r1, ip, asr r1 │ │ │ │ + adceq sp, r1, r0, asr #2 │ │ │ │ + adceq sp, r1, r8, lsr #2 │ │ │ │ + adceq fp, r1, r8, lsr r0 │ │ │ │ + adceq fp, lr, r0, asr r2 │ │ │ │ + @ instruction: 0x00a046b8 │ │ │ │ + adceq r7, r1, r4, ror #7 │ │ │ │ + adceq fp, r1, r4, ror r0 │ │ │ │ + ldrdeq sp, [r1], r8 @ │ │ │ │ + adceq sp, r1, r0, asr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r4, [r0, #84] @ 0x54 │ │ │ │ add sl, r0, #80 @ 0x50 │ │ │ │ cmp sl, r4 │ │ │ │ @@ -765045,44 +765045,44 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r2, [sp, #4] │ │ │ │ b 326fb4 │ │ │ │ ldr r2, [pc, #120] @ 327370 │ │ │ │ add r2, pc, r2 │ │ │ │ b 3271f8 │ │ │ │ - addseq fp, pc, r4, lsr #12 │ │ │ │ - adcseq sp, r0, r4, ror #18 │ │ │ │ - adcseq sp, r0, ip, asr r9 │ │ │ │ - adceq r6, r1, r4, asr #9 │ │ │ │ - adceq r9, r1, r8, asr #12 │ │ │ │ - adceq ip, r1, r0, lsr #30 │ │ │ │ - adceq r6, r1, r8, ror r4 │ │ │ │ - adceq ip, r1, r0, lsl #30 │ │ │ │ - adceq ip, r1, r8, lsr #29 │ │ │ │ - umlaleq lr, lr, r0, r3 @ │ │ │ │ - adceq r6, r1, r4, ror #7 │ │ │ │ - adceq ip, r1, r4, ror lr │ │ │ │ - adceq ip, r1, r4, lsl lr │ │ │ │ - strdeq lr, [lr], ip @ │ │ │ │ - adceq r6, r1, r8, lsr #6 │ │ │ │ - adceq ip, r1, r8, asr #27 │ │ │ │ - ldrdeq r6, [r1], r4 @ │ │ │ │ - adceq ip, r1, ip, ror sp │ │ │ │ - adceq ip, r1, ip, asr sp │ │ │ │ - adceq ip, r1, r0, asr sp │ │ │ │ - adceq ip, r1, r0, ror #25 │ │ │ │ - umlaleq r6, r1, r0, sl │ │ │ │ - adceq ip, r1, r0, lsl #26 │ │ │ │ - adceq r6, r1, r8, lsr #4 │ │ │ │ - strdeq ip, [r1], ip @ │ │ │ │ - adceq ip, r1, ip, asr ip │ │ │ │ - adcseq sp, r0, r8, lsl #13 │ │ │ │ - adceq ip, r1, r4, asr ip │ │ │ │ - adceq r2, r0, r0, lsl #30 │ │ │ │ - adceq ip, r1, r4, ror #23 │ │ │ │ + addseq fp, pc, r4, ror #12 │ │ │ │ + adcseq sp, r0, r4, lsr #19 │ │ │ │ + umlalseq sp, r0, ip, r9 │ │ │ │ + adceq r6, r1, r4, lsl #10 │ │ │ │ + adceq r9, r1, r8, lsl #13 │ │ │ │ + adceq ip, r1, r0, ror #30 │ │ │ │ + @ instruction: 0x00a164b8 │ │ │ │ + adceq ip, r1, r0, asr #30 │ │ │ │ + adceq ip, r1, r8, ror #29 │ │ │ │ + ldrdeq lr, [lr], r0 @ │ │ │ │ + adceq r6, r1, r4, lsr #8 │ │ │ │ + @ instruction: 0x00a1ceb4 │ │ │ │ + adceq ip, r1, r4, asr lr │ │ │ │ + adceq lr, lr, ip, lsr r3 │ │ │ │ + adceq r6, r1, r8, ror #6 │ │ │ │ + adceq ip, r1, r8, lsl #28 │ │ │ │ + adceq r6, r1, r4, lsl r3 │ │ │ │ + @ instruction: 0x00a1cdbc │ │ │ │ + umlaleq ip, r1, ip, sp │ │ │ │ + umlaleq ip, r1, r0, sp │ │ │ │ + adceq ip, r1, r0, lsr #26 │ │ │ │ + ldrdeq r6, [r1], r0 @ │ │ │ │ + adceq ip, r1, r0, asr #26 │ │ │ │ + adceq r6, r1, r8, ror #4 │ │ │ │ + adceq ip, r1, ip, lsr sp │ │ │ │ + umlaleq ip, r1, ip, ip │ │ │ │ + adcseq sp, r0, r8, asr #13 │ │ │ │ + umlaleq ip, r1, r4, ip │ │ │ │ + adceq r2, r0, r0, asr #30 │ │ │ │ + adceq ip, r1, r4, lsr #24 │ │ │ │ ldr r3, [r0] │ │ │ │ ands r3, r3, #4096 @ 0x1000 │ │ │ │ beq 3273b0 │ │ │ │ ldr r0, [r0, #28] │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ ldrh r3, [r0, #12] │ │ │ │ @@ -765241,15 +765241,15 @@ │ │ │ │ str r4, [r2, #16] │ │ │ │ str ip, [r2, #64] @ 0x40 │ │ │ │ bne 3275c0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r2, #0 │ │ │ │ add r1, r1, #28 │ │ │ │ add r0, r0, #112 @ 0x70 │ │ │ │ - b 95adbc │ │ │ │ + b 95ae04 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r5, [r1, #388] @ 0x184 │ │ │ │ mov r6, r0 │ │ │ │ cmp r5, #0 │ │ │ │ @@ -765271,15 +765271,15 @@ │ │ │ │ ldr r3, [r8, #8] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r8 │ │ │ │ blx r3 │ │ │ │ mov r0, r8 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r4 │ │ │ │ - bl 95adbc │ │ │ │ + bl 95ae04 │ │ │ │ ldrh r3, [r4, #42] @ 0x2a │ │ │ │ ldrh r2, [r4, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ sub r3, r3, r2 │ │ │ │ str r4, [r6] │ │ │ │ str r3, [r6, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -765391,15 +765391,15 @@ │ │ │ │ movge ip, r3 │ │ │ │ movlt r3, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp ip, #0 │ │ │ │ bne 327834 │ │ │ │ mov ip, #0 │ │ │ │ str ip, [sp] │ │ │ │ - bl 95abb8 │ │ │ │ + bl 95ac00 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr ip, [r2, #20] │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldrh r3, [ip, #52] @ 0x34 │ │ │ │ ldr lr, [r1, #20] │ │ │ │ ldr ip, [ip, #56] @ 0x38 │ │ │ │ @@ -765456,15 +765456,15 @@ │ │ │ │ ldr ip, [r4, #8] │ │ │ │ cmp ip, #0 │ │ │ │ bne 327944 │ │ │ │ ldr r1, [r3, #56] @ 0x38 │ │ │ │ cmp r1, r2 │ │ │ │ bhi 3278f0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 32798c │ │ │ │ ldr r3, [r4, #20] │ │ │ │ ldr r8, [r6, #20] │ │ │ │ ldr lr, [r3, #52] @ 0x34 │ │ │ │ ldr r1, [r8, #56] @ 0x38 │ │ │ │ cmp r1, lr │ │ │ │ @@ -765491,29 +765491,29 @@ │ │ │ │ cmp r2, #0 │ │ │ │ bne 3279b0 │ │ │ │ mov r2, #0 │ │ │ │ str r2, [sp] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ mov r2, r6 │ │ │ │ - bl 95abb8 │ │ │ │ + bl 95ac00 │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r6, #24] │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r3, [r6, #16] │ │ │ │ cmp r3, #0 │ │ │ │ bne 327b04 │ │ │ │ ldr r3, [r7, #4] │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ b 327998 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ mov sl, #0 │ │ │ │ add r9, r6, #12 │ │ │ │ mov r8, r0 │ │ │ │ ldr r2, [r4, #20] │ │ │ │ ldr r3, [r6, #20] │ │ │ │ ldr r2, [r2, #52] @ 0x34 │ │ │ │ ldr r3, [r3, #56] @ 0x38 │ │ │ │ @@ -765522,15 +765522,15 @@ │ │ │ │ ldr r3, [r4, #16] │ │ │ │ cmp r3, #0 │ │ │ │ beq 327ae8 │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r6, [r4, #16] │ │ │ │ - bl 95adbc │ │ │ │ + bl 95ae04 │ │ │ │ ldr r1, [r6, #12] │ │ │ │ cmp r1, #0 │ │ │ │ beq 327afc │ │ │ │ ldr r3, [r4, #20] │ │ │ │ ldr ip, [r3, #52] @ 0x34 │ │ │ │ b 327a90 │ │ │ │ mov r1, r2 │ │ │ │ @@ -765544,19 +765544,19 @@ │ │ │ │ movlt r3, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp r2, #0 │ │ │ │ bne 327a8c │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r9 │ │ │ │ str sl, [sp] │ │ │ │ - bl 95abb8 │ │ │ │ + bl 95ac00 │ │ │ │ cmp r8, #0 │ │ │ │ beq 32798c │ │ │ │ mov r0, r8 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ mov r4, r8 │ │ │ │ mov r8, r0 │ │ │ │ b 327a3c │ │ │ │ ldr r3, [r7, #8] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ @@ -765910,15 +765910,15 @@ │ │ │ │ bhi 3282f8 │ │ │ │ ldrh r2, [r0, #14] │ │ │ │ cmp r2, r3 │ │ │ │ bls 3282dc │ │ │ │ sub fp, r0, #28 │ │ │ │ add r0, fp, #28 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ mov r9, #1 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ str r7, [sp, #56] @ 0x38 │ │ │ │ subs r2, r0, #0 │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ subne r2, r2, #28 │ │ │ │ @@ -766075,15 +766075,15 @@ │ │ │ │ ldr r2, [r0, #4] │ │ │ │ cmp r2, #0 │ │ │ │ bne 3282e8 │ │ │ │ ldrh r2, [r0, #14] │ │ │ │ cmp r2, r3 │ │ │ │ bhi 328074 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ cmp r0, #0 │ │ │ │ beq 32868c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ sub fp, r0, #28 │ │ │ │ b 328078 │ │ │ │ cmp r6, #0 │ │ │ │ addne r0, r6, r5 │ │ │ │ @@ -766105,15 +766105,15 @@ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ add r3, r3, r6 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ beq 3284b0 │ │ │ │ add r0, r3, #28 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ ldr fp, [sp, #36] @ 0x24 │ │ │ │ cmp r0, #0 │ │ │ │ subne r0, r0, #28 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ b 3280ac │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldrh r3, [r3, #8] │ │ │ │ @@ -766211,20 +766211,20 @@ │ │ │ │ ldr r2, [r3, #32] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ cmp r2, #0 │ │ │ │ orrne r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ bne 3282ac │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 328554 │ │ │ │ b 3282ac │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 3282ac │ │ │ │ ldrb r3, [r4, #16] │ │ │ │ cmp r3, #0 │ │ │ │ beq 328544 │ │ │ │ ldrh sl, [r4, #14] │ │ │ │ ldrh r3, [r4, #12] │ │ │ │ @@ -766375,95 +766375,95 @@ │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r6, #0 │ │ │ │ mov r3, r0 │ │ │ │ sub sp, sp, #12 │ │ │ │ add r0, r0, #12 │ │ │ │ strb r6, [r3, #24] │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r3, r0, #0 │ │ │ │ str r3, [sp] │ │ │ │ beq 328914 │ │ │ │ ldr r3, [sp] │ │ │ │ add r0, r3, #12 │ │ │ │ strb r6, [r3, #24] │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r9, r0, #0 │ │ │ │ beq 328900 │ │ │ │ add r0, r9, #12 │ │ │ │ strb r6, [r9, #24] │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs sl, r0, #0 │ │ │ │ beq 3288f0 │ │ │ │ add r0, sl, #12 │ │ │ │ strb r6, [sl, #24] │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs fp, r0, #0 │ │ │ │ beq 3288e0 │ │ │ │ add r0, fp, #12 │ │ │ │ strb r6, [fp, #24] │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 3288d0 │ │ │ │ add r0, r4, #12 │ │ │ │ strb r6, [r4, #24] │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 3288c0 │ │ │ │ add r0, r5, #12 │ │ │ │ strb r6, [r5, #24] │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r7, r0, #0 │ │ │ │ beq 3288b0 │ │ │ │ add r0, r7, #12 │ │ │ │ strb r6, [r7, #24] │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 3288a0 │ │ │ │ add r0, r8, #12 │ │ │ │ strb r6, [r8, #24] │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ cmp r0, #0 │ │ │ │ beq 328890 │ │ │ │ str r0, [sp, #4] │ │ │ │ bl 3287a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ cmp r0, #0 │ │ │ │ bne 328878 │ │ │ │ mov r0, r8 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r8, r0, #0 │ │ │ │ bne 328864 │ │ │ │ mov r0, r7 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r7, r0, #0 │ │ │ │ bne 328850 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 32883c │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 328828 │ │ │ │ mov r0, fp │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs fp, r0, #0 │ │ │ │ bne 328814 │ │ │ │ mov r0, sl │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs sl, r0, #0 │ │ │ │ bne 328800 │ │ │ │ mov r0, r9 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r9, r0, #0 │ │ │ │ bne 3287ec │ │ │ │ ldr r0, [sp] │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r3, r0, #0 │ │ │ │ str r3, [sp] │ │ │ │ bne 3287d4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [r0, #388] @ 0x184 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -766999,20 +766999,20 @@ │ │ │ │ ldr r3, [r0, #372] @ 0x174 │ │ │ │ ldr r2, [r0, #376] @ 0x178 │ │ │ │ ldr r3, [r3, #40] @ 0x28 │ │ │ │ ldr r2, [r2, #96] @ 0x60 │ │ │ │ mov r7, r0 │ │ │ │ add r0, r1, #112 @ 0x70 │ │ │ │ ldr r8, [r3, r2, lsl #2] │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 3291a4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r5, r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ lsr r2, r3, #5 │ │ │ │ ldr r2, [r8, r2, lsl #2] │ │ │ │ and r3, r3, #31 │ │ │ │ @@ -767083,15 +767083,15 @@ │ │ │ │ b 329224 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ add r0, r1, #112 @ 0x70 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r4, r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r2, [r5, #376] @ 0x178 │ │ │ │ ldr r3, [r2, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r6, #0 │ │ │ │ beq 32934c │ │ │ │ @@ -767118,15 +767118,15 @@ │ │ │ │ beq 32935c │ │ │ │ ldr r2, [r5, #376] @ 0x178 │ │ │ │ ldr r3, [r2, #28] │ │ │ │ cmp r3, #0 │ │ │ │ movne r6, #1 │ │ │ │ bne 3292f4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 3292e0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ @@ -767442,18 +767442,18 @@ │ │ │ │ tst r3, #8 │ │ │ │ bne 32a1dc │ │ │ │ ldr r3, [sl, #116] @ 0x74 │ │ │ │ cmp r3, #192 @ 0xc0 │ │ │ │ movcs r3, #192 @ 0xc0 │ │ │ │ str r3, [fp, #-128] @ 0xffffff80 │ │ │ │ add r0, sl, #112 @ 0x70 │ │ │ │ - bl 95b33c │ │ │ │ + bl 95b384 │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 32a0c4 │ │ │ │ - bl 95b3c0 │ │ │ │ + bl 95b408 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [fp, #-88] @ 0xffffffa8 │ │ │ │ str r3, [fp, #-68] @ 0xffffffbc │ │ │ │ str r3, [fp, #-96] @ 0xffffffa0 │ │ │ │ str r3, [fp, #-104] @ 0xffffff98 │ │ │ │ str r3, [fp, #-108] @ 0xffffff94 │ │ │ │ str r3, [fp, #-84] @ 0xffffffac │ │ │ │ @@ -767531,15 +767531,15 @@ │ │ │ │ str r8, [fp, #-68] @ 0xffffffbc │ │ │ │ bl 327610 │ │ │ │ ldm r7, {r0, r1} │ │ │ │ cmp r5, #0 │ │ │ │ stmdb r6, {r0, r1} │ │ │ │ beq 329a48 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b3c0 │ │ │ │ + bl 95b408 │ │ │ │ mov r8, r5 │ │ │ │ mov r5, r0 │ │ │ │ b 3298c4 │ │ │ │ cmp r1, #0 │ │ │ │ ldr r1, [fp, #-80] @ 0xffffffb0 │ │ │ │ add r1, r1, r2 │ │ │ │ str r1, [fp, #-80] @ 0xffffffb0 │ │ │ │ @@ -768194,27 +768194,27 @@ │ │ │ │ sub sp, sp, #12 │ │ │ │ cmp r4, #0 │ │ │ │ mov r6, r1 │ │ │ │ mov r7, r0 │ │ │ │ beq 32a570 │ │ │ │ mov r2, #0 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl 95adbc │ │ │ │ + bl 95ae04 │ │ │ │ add r8, r6, #12 │ │ │ │ mov r0, r8 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 32a4e8 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ mov r9, #0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r8 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r4 │ │ │ │ - bl 95adbc │ │ │ │ + bl 95ae04 │ │ │ │ ldr r0, [r6, #16] │ │ │ │ str r0, [r4, #16] │ │ │ │ cmp r0, #0 │ │ │ │ beq 32a4f8 │ │ │ │ ldr r1, [r0, #12] │ │ │ │ add r0, r0, #12 │ │ │ │ cmp r1, #0 │ │ │ │ @@ -768232,19 +768232,19 @@ │ │ │ │ movlt r2, ip │ │ │ │ movlt r3, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp r2, #0 │ │ │ │ bne 32a490 │ │ │ │ mov r2, r4 │ │ │ │ str r9, [sp] │ │ │ │ - bl 95abb8 │ │ │ │ + bl 95ac00 │ │ │ │ cmp r5, #0 │ │ │ │ beq 32a4e8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ mov r4, r5 │ │ │ │ mov r5, r0 │ │ │ │ b 32a454 │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r6, #24] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ @@ -768270,30 +768270,30 @@ │ │ │ │ movlt r3, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp r2, #0 │ │ │ │ bne 32a524 │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r7 │ │ │ │ str r9, [sp] │ │ │ │ - bl 95abb8 │ │ │ │ + bl 95ac00 │ │ │ │ b 32a4cc │ │ │ │ mov r3, r1 │ │ │ │ b 32a4c0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ blx r3 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ - bl 95adbc │ │ │ │ + bl 95ae04 │ │ │ │ b 32a434 │ │ │ │ mov r3, r1 │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r7 │ │ │ │ str r9, [sp] │ │ │ │ - bl 95abb8 │ │ │ │ + bl 95ac00 │ │ │ │ b 32a4cc │ │ │ │ ldr r3, [r1, #28] │ │ │ │ ldr ip, [r1] │ │ │ │ mov r2, r1 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr r3, [r0, #400] @ 0x190 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ @@ -768564,25 +768564,25 @@ │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ blx r3 │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95adbc │ │ │ │ + bl 95ae04 │ │ │ │ mov r3, #0 │ │ │ │ add r0, r4, #12 │ │ │ │ strb r3, [r4, #24] │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r4, r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 3287a0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 32aa14 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r3, [r1, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr ip, [pc, #48] @ 32aa74 │ │ │ │ @@ -769058,47 +769058,47 @@ │ │ │ │ ldr r3, [ip, #96] @ 0x60 │ │ │ │ mov r0, sl │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ add r4, r4, r3, lsl #2 │ │ │ │ bl 17aec4 │ │ │ │ str r0, [r4, #4] │ │ │ │ add r0, sl, #112 @ 0x70 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 32b1dc │ │ │ │ ldrh r2, [r5, #12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ bl 17a7d8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 32b1bc │ │ │ │ add r0, sl, #236 @ 0xec │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 32b20c │ │ │ │ ldrh r2, [r5, #12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ bl 17a7d8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 32b1ec │ │ │ │ add r0, sl, #360 @ 0x168 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 32b23c │ │ │ │ ldrh r2, [r5, #12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ bl 17a7d8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 32b21c │ │ │ │ ldr r3, [r7, #20] │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ cmp r2, r3 │ │ │ │ sub r3, r3, #96 @ 0x60 │ │ │ │ ldrne r9, [sp, #40] @ 0x28 │ │ │ │ @@ -769274,27 +769274,27 @@ │ │ │ │ ldr r2, [r3, #52] @ 0x34 │ │ │ │ cmp r8, r2 │ │ │ │ bcc 32b5cc │ │ │ │ ldr r3, [r3, #56] @ 0x38 │ │ │ │ cmp r8, r3 │ │ │ │ bcs 32b5a8 │ │ │ │ mov r0, r9 │ │ │ │ - bl 95b3c0 │ │ │ │ + bl 95b408 │ │ │ │ cmp r0, #0 │ │ │ │ beq 32b54c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr r2, [r3, #52] @ 0x34 │ │ │ │ cmp r8, r2 │ │ │ │ bcc 32b54c │ │ │ │ ldr r3, [r3, #56] @ 0x38 │ │ │ │ cmp r8, r3 │ │ │ │ bcs 32b54c │ │ │ │ mov r9, r0 │ │ │ │ mov r0, r9 │ │ │ │ - bl 95b3c0 │ │ │ │ + bl 95b408 │ │ │ │ cmp r0, #0 │ │ │ │ bne 32b51c │ │ │ │ mov r1, r9 │ │ │ │ ldr r9, [r9, #16] │ │ │ │ cmp r9, #0 │ │ │ │ bne 32b54c │ │ │ │ ldr r2, [r1, #20] │ │ │ │ @@ -769615,26 +769615,26 @@ │ │ │ │ b 32b6bc │ │ │ │ tsteq lr, r4, ror #10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0xffffc8d0 │ │ │ │ @ instruction: 0xffffc888 │ │ │ │ tsteq lr, ip, lsl #10 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ - @ instruction: 0x00b3f3d0 │ │ │ │ + adcseq pc, r3, r8, lsl r4 @ │ │ │ │ andeq r0, r0, pc, asr #6 │ │ │ │ tsteq lr, r0, lsl r7 │ │ │ │ - adceq r7, r1, ip, lsr r2 │ │ │ │ - addseq r6, pc, r8, rrx │ │ │ │ - adceq r7, r1, r4, asr #20 │ │ │ │ - ldrdeq r7, [r1], r0 @ │ │ │ │ - adceq r7, r1, r0, ror #3 │ │ │ │ - addseq r6, pc, r0, lsl r0 @ │ │ │ │ - adceq r7, r1, r0, lsr #20 │ │ │ │ - adceq r7, r1, r4, lsr #3 │ │ │ │ - @ instruction: 0x009f5fd4 │ │ │ │ + adceq r7, r1, ip, ror r2 │ │ │ │ + addseq r6, pc, r8, lsr #1 │ │ │ │ + adceq r7, r1, r4, lsl #21 │ │ │ │ + adceq r7, r1, r0, lsl sl │ │ │ │ + adceq r7, r1, r0, lsr #4 │ │ │ │ + addseq r6, pc, r0, asr r0 @ │ │ │ │ + adceq r7, r1, r0, ror #20 │ │ │ │ + adceq r7, r1, r4, ror #3 │ │ │ │ + addseq r6, pc, r4, lsl r0 @ │ │ │ │ @ instruction: 0xffffaf50 │ │ │ │ @ instruction: 0xffffb09c │ │ │ │ @ instruction: 0xffffaf34 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r0, r0, r5, lsl #8 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ @@ -770929,23 +770929,23 @@ │ │ │ │ moveq r4, #1 │ │ │ │ lslne r3, r3, #1 │ │ │ │ movne r2, r3 │ │ │ │ movne r4, #2 │ │ │ │ b 32cde4 │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r0, r0, r5, lsl #8 │ │ │ │ - adceq r7, r1, r0, lsr r2 │ │ │ │ - adceq r6, r1, r8, ror #19 │ │ │ │ - addseq r5, pc, r8, lsl r8 @ │ │ │ │ - adceq r7, r1, ip, asr r1 │ │ │ │ - adceq r6, r1, r8, lsr #18 │ │ │ │ - addseq r5, pc, r8, asr r7 @ │ │ │ │ - adceq r7, r1, r4, lsr r1 │ │ │ │ - ldrdeq r6, [r1], r0 @ │ │ │ │ - addseq r5, pc, r0, lsl #14 │ │ │ │ + adceq r7, r1, r0, ror r2 │ │ │ │ + adceq r6, r1, r8, lsr #20 │ │ │ │ + addseq r5, pc, r8, asr r8 @ │ │ │ │ + umlaleq r7, r1, ip, r1 │ │ │ │ + adceq r6, r1, r8, ror #18 │ │ │ │ + umullseq r5, pc, r8, r7 @ │ │ │ │ + adceq r7, r1, r4, ror r1 │ │ │ │ + adceq r6, r1, r0, lsl r9 │ │ │ │ + addseq r5, pc, r0, asr #14 │ │ │ │ ldr r0, [r0] │ │ │ │ and r0, r0, #528384 @ 0x81000 │ │ │ │ sub r0, r0, #528384 @ 0x81000 │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ bx lr │ │ │ │ ldr r1, [r1, #4] │ │ │ │ @@ -771843,30 +771843,30 @@ │ │ │ │ add r4, r4, #1 │ │ │ │ mov r1, r0 │ │ │ │ str fp, [r0, #12] │ │ │ │ str r9, [r0, #28] │ │ │ │ str r7, [r0, #16] │ │ │ │ str r8, [r0, #24] │ │ │ │ add r0, sp, #24 │ │ │ │ - bl 95b41c │ │ │ │ + bl 95b464 │ │ │ │ b 32dc70 │ │ │ │ add r3, r5, r4, lsl #5 │ │ │ │ mov r2, #32 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r3 │ │ │ │ bl 3b570 │ │ │ │ sub r7, r7, #1 │ │ │ │ add r4, r4, #1 │ │ │ │ mov r1, r0 │ │ │ │ str fp, [r0, #16] │ │ │ │ str r9, [r0, #24] │ │ │ │ str r7, [r0, #12] │ │ │ │ str r8, [r0, #28] │ │ │ │ add r0, sp, #28 │ │ │ │ - bl 95b41c │ │ │ │ + bl 95b464 │ │ │ │ b 32dc70 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ ldr r8, [sp, #16] │ │ │ │ mov r4, fp │ │ │ │ mov r5, r7 │ │ │ │ add r3, sp, #52 @ 0x34 │ │ │ │ mov r1, r8 │ │ │ │ @@ -771920,15 +771920,15 @@ │ │ │ │ mov r5, r0 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ ldr r3, [r4, r3, lsl #2] │ │ │ │ str r3, [sp, #32] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldm r8, {r1, r2} │ │ │ │ - bl 95b49c │ │ │ │ + bl 95b4e4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 32deb4 │ │ │ │ ldr r2, [r0, #28] │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r2, [r2, #96] @ 0x60 │ │ │ │ cmp r2, r3 │ │ │ │ bcs 32dea4 │ │ │ │ @@ -771936,23 +771936,23 @@ │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ ldr r2, [r2, #96] @ 0x60 │ │ │ │ ldr r1, [r4, r3, lsl #2] │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r1, r2 │ │ │ │ strhi r2, [r4, r3, lsl #2] │ │ │ │ ldm r8, {r1, r2} │ │ │ │ - bl 95b4d0 │ │ │ │ + bl 95b518 │ │ │ │ cmp r0, #0 │ │ │ │ bne 32de74 │ │ │ │ ldr r3, [r5] │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldm r7, {r1, r2} │ │ │ │ - bl 95b49c │ │ │ │ + bl 95b4e4 │ │ │ │ subs sl, r0, #0 │ │ │ │ movne r6, #0 │ │ │ │ bne 32df28 │ │ │ │ b 32df88 │ │ │ │ cmp r6, #0 │ │ │ │ beq 32def0 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ @@ -771965,15 +771965,15 @@ │ │ │ │ cmp r3, r9 │ │ │ │ beq 32df10 │ │ │ │ mov r1, r9 │ │ │ │ bl 2fc1a8 │ │ │ │ mov r6, sl │ │ │ │ mov r0, sl │ │ │ │ ldm r7, {r1, r2} │ │ │ │ - bl 95b4d0 │ │ │ │ + bl 95b518 │ │ │ │ subs sl, r0, #0 │ │ │ │ beq 32df88 │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r0, [sl, #24] │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ ldr r1, [r4, r3, lsl #2] │ │ │ │ ldr r2, [r0, #96] @ 0x60 │ │ │ │ @@ -772859,15 +772859,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r8] │ │ │ │ bl 340030 │ │ │ │ mov r1, r9 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl 952fe0 │ │ │ │ + bl 953028 │ │ │ │ ldr r3, [r9, #32] │ │ │ │ cmp r3, r6 │ │ │ │ movcc r3, r6 │ │ │ │ str r3, [r9, #32] │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ andeq r0, r0, r3, lsl #8 │ │ │ │ @@ -772926,15 +772926,15 @@ │ │ │ │ mov r1, #60 @ 0x3c │ │ │ │ mov sl, r0 │ │ │ │ ldr r0, [r9, #8] │ │ │ │ bl 17d338 │ │ │ │ mov fp, r0 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r9, #8] │ │ │ │ - bl 9530c0 │ │ │ │ + bl 953108 │ │ │ │ ldr r3, [sl, #8] │ │ │ │ str sl, [fp, #28] │ │ │ │ bic r3, r3, #65536 @ 0x10000 │ │ │ │ str r3, [sl, #8] │ │ │ │ str fp, [sl, #60] @ 0x3c │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ b 32edac │ │ │ │ @@ -774053,15 +774053,15 @@ │ │ │ │ cmp ip, lr │ │ │ │ movcc ip, lr │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r2, #48] @ 0x30 │ │ │ │ bne 32ff90 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ mov r1, r5 │ │ │ │ - bl 953030 │ │ │ │ + bl 953078 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ ldr r3, [pc, #1288] @ 3304d4 │ │ │ │ lsr lr, r0, #7 │ │ │ │ cmp r0, r3 │ │ │ │ beq 330284 │ │ │ │ ldr ip, [r4, #20] │ │ │ │ subs r7, lr, #8 │ │ │ │ @@ -774389,16 +774389,16 @@ │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ eoreq r0, r0, #21 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andmi r0, r0, r1, lsl #4 │ │ │ │ @ instruction: 0xfffff3c4 │ │ │ │ andeq r0, r0, r1, lsr #5 │ │ │ │ @ instruction: 0xfffff218 │ │ │ │ - adcseq r9, r3, r0, lsr pc │ │ │ │ - adcseq r9, r3, r4, lsl pc │ │ │ │ + adcseq r9, r3, r8, ror pc │ │ │ │ + adcseq r9, r3, ip, asr pc │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r2, [pc, #2092] @ 330d50 │ │ │ │ @@ -774482,28 +774482,28 @@ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ strne r8, [r2, #4] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ str r2, [r3, #16] │ │ │ │ mov r0, fp │ │ │ │ str r2, [r3, #20] │ │ │ │ - bl 9533d4 │ │ │ │ + bl 95341c │ │ │ │ ldr r4, [fp, #16] │ │ │ │ cmp r8, r4 │ │ │ │ sub r4, r4, #96 @ 0x60 │ │ │ │ str r0, [fp, #8] │ │ │ │ bne 330690 │ │ │ │ b 330854 │ │ │ │ ldr r0, [fp, #8] │ │ │ │ mov r1, #60 @ 0x3c │ │ │ │ bl 17d338 │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [fp, #8] │ │ │ │ - bl 9530c0 │ │ │ │ + bl 953108 │ │ │ │ ldr r3, [r4, #100] @ 0x64 │ │ │ │ str r4, [r7, #28] │ │ │ │ cmp r8, r3 │ │ │ │ str r7, [r4, #60] @ 0x3c │ │ │ │ sub r4, r3, #96 @ 0x60 │ │ │ │ bne 33068c │ │ │ │ ldr r4, [fp, #16] │ │ │ │ @@ -774606,15 +774606,15 @@ │ │ │ │ cmp r8, r4 │ │ │ │ sub r4, r4, #96 @ 0x60 │ │ │ │ bne 3306d0 │ │ │ │ ldr r0, [fp, #8] │ │ │ │ ldr r1, [pc, #1296] @ 330d6c │ │ │ │ mov r2, #0 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 953100 │ │ │ │ + bl 953148 │ │ │ │ ldr r1, [fp, #16] │ │ │ │ mov r2, #0 │ │ │ │ ldr r4, [r1, #4] │ │ │ │ cmp r8, r1 │ │ │ │ sub r4, r4, #96 @ 0x60 │ │ │ │ sub r1, r1, #96 @ 0x60 │ │ │ │ str r2, [fp, #36] @ 0x24 │ │ │ │ @@ -775471,17 +775471,17 @@ │ │ │ │ tstpeq sp, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq sl, fp, r5, lsl #16 │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ tsteq sp, r8, lsl lr │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ - adcseq r8, r3, r4, lsl #27 │ │ │ │ - adceq ip, r0, ip, lsr #23 │ │ │ │ - @ instruction: 0x00aeb4b8 │ │ │ │ + adcseq r8, r3, ip, asr #27 │ │ │ │ + adceq ip, r0, ip, ror #23 │ │ │ │ + strdeq fp, [lr], r8 @ │ │ │ │ @ instruction: 0x000001b6 │ │ │ │ mrrcne 0, 0, r0, r0, cr15 @ │ │ │ │ ldr r3, [r0] │ │ │ │ ands r3, r3, #4096 @ 0x1000 │ │ │ │ beq 331634 │ │ │ │ ldr r0, [r0, #28] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -775533,15 +775533,15 @@ │ │ │ │ cmp r3, r5 │ │ │ │ str ip, [r2, #16] │ │ │ │ bne 3316a0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r2, #0 │ │ │ │ add r1, r1, #28 │ │ │ │ add r0, r0, #64 @ 0x40 │ │ │ │ - b 95adbc │ │ │ │ + b 95ae04 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ ldr ip, [r2, #96] @ 0x60 │ │ │ │ ldr r3, [r1, #20] │ │ │ │ @@ -775553,23 +775553,23 @@ │ │ │ │ ldr r1, [r2, #4] │ │ │ │ lsr ip, r3, #5 │ │ │ │ ldr r2, [r1, ip, lsl #2] │ │ │ │ mov lr, #1 │ │ │ │ and r3, r3, #31 │ │ │ │ orr r3, r2, lr, lsl r3 │ │ │ │ str r3, [r1, ip, lsl #2] │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r4, r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r1, r4 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r5 │ │ │ │ bl 3316e0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 331738 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -775697,15 +775697,15 @@ │ │ │ │ movge ip, r3 │ │ │ │ movlt r3, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp ip, #0 │ │ │ │ bne 33193c │ │ │ │ mov ip, #0 │ │ │ │ str ip, [sp] │ │ │ │ - bl 95abb8 │ │ │ │ + bl 95ac00 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr ip, [r2, #20] │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldrh r3, [ip, #52] @ 0x34 │ │ │ │ ldr lr, [r1, #20] │ │ │ │ ldr ip, [ip, #56] @ 0x38 │ │ │ │ @@ -775745,15 +775745,15 @@ │ │ │ │ ldrh r3, [r0, #14] │ │ │ │ cmp r3, r1 │ │ │ │ bhi 3319e0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ cmp r0, #0 │ │ │ │ beq 331a40 │ │ │ │ sub r0, r0, #28 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #0 │ │ │ │ @@ -775800,15 +775800,15 @@ │ │ │ │ cmp r1, #0 │ │ │ │ bne 331b24 │ │ │ │ ldr r1, [r3, #48] @ 0x30 │ │ │ │ cmp r1, #0 │ │ │ │ ldrheq r3, [r3, #42] @ 0x2a │ │ │ │ subeq r3, r3, r2 │ │ │ │ addeq r6, r6, r3 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ cmp r0, #0 │ │ │ │ sub r3, r0, #28 │ │ │ │ bne 331ad8 │ │ │ │ cmp r8, r6 │ │ │ │ movhi sl, r4 │ │ │ │ movhi r8, r6 │ │ │ │ add r4, r4, r9 │ │ │ │ @@ -776045,25 +776045,25 @@ │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #28 │ │ │ │ mov sl, r0 │ │ │ │ add r0, r0, #12 │ │ │ │ mov r8, r1 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 331f10 │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ beq 331f18 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r8 │ │ │ │ bl 331ebc │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 331ee8 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sl, #20] │ │ │ │ ldr r2, [r4, #20] │ │ │ │ ldr r0, [r3] │ │ │ │ @@ -776241,15 +776241,15 @@ │ │ │ │ beq 332230 │ │ │ │ ldr fp, [pc, #496] @ 3323cc │ │ │ │ add r8, r8, r5 │ │ │ │ ldrh r3, [r4, #40] @ 0x28 │ │ │ │ cmp r3, r8 │ │ │ │ bcs 332230 │ │ │ │ add r0, r4, #28 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ cmp r0, #0 │ │ │ │ beq 332238 │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ sub r5, r0, #28 │ │ │ │ cmp r3, #0 │ │ │ │ beq 332244 │ │ │ │ ldr r1, [r3, #24] │ │ │ │ @@ -776777,15 +776777,15 @@ │ │ │ │ bne 332950 │ │ │ │ b 332928 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ands r0, r6, #2 │ │ │ │ bne 3328dc │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - adcseq r7, r3, r6, lsl fp │ │ │ │ + adcseq r7, r3, lr, asr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r8, [r2, #28] │ │ │ │ ldr r4, [r0, #68] @ 0x44 │ │ │ │ ldr r3, [r8, #4] │ │ │ │ @@ -776923,18 +776923,18 @@ │ │ │ │ b 332ad8 │ │ │ │ cmp r3, #1 │ │ │ │ bne 332bbc │ │ │ │ b 332ad8 │ │ │ │ andeq r0, r0, r3, lsl #8 │ │ │ │ andeq r0, r0, r6, lsr #6 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - adcseq r7, r3, r2, ror #14 │ │ │ │ - adcseq r7, r3, r8, asr #14 │ │ │ │ + adcseq r7, r3, sl, lsr #15 │ │ │ │ + umlalseq r7, r3, r0, r7 │ │ │ │ andeq r0, r0, r5, lsl #8 │ │ │ │ - umlalseq r7, r3, r6, r6 │ │ │ │ + @ instruction: 0x00b376de │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r6, [r1, #16] │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp r6, #0 │ │ │ │ @@ -778066,23 +778066,23 @@ │ │ │ │ mov r1, #4 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ add r2, r2, #31 │ │ │ │ lsr r2, r2, #5 │ │ │ │ bl 17d418 │ │ │ │ str r0, [r4, #4] │ │ │ │ mov r0, r7 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 333e9c │ │ │ │ mov r1, r4 │ │ │ │ mov r2, r9 │ │ │ │ mov r0, r7 │ │ │ │ bl 3316e0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 333e7c │ │ │ │ ldr r1, [sl, #36] @ 0x24 │ │ │ │ b 333e24 │ │ │ │ bic r3, r3, #8 │ │ │ │ str r3, [r7] │ │ │ │ ldr r3, [r4, #8] │ │ │ │ @@ -778584,24 +778584,24 @@ │ │ │ │ add r0, r1, #12 │ │ │ │ lsr r1, r3, #5 │ │ │ │ ldr r2, [ip, r1, lsl #2] │ │ │ │ mov lr, #1 │ │ │ │ and r3, r3, #31 │ │ │ │ orr r3, r2, lr, lsl r3 │ │ │ │ str r3, [ip, r1, lsl #2] │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r4, r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, r4 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r0, r7 │ │ │ │ bl 334604 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 334694 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -778693,23 +778693,23 @@ │ │ │ │ mov r2, r0 │ │ │ │ ldm r3, {r0, r1} │ │ │ │ stm r2, {r0, r1} │ │ │ │ ldr r1, [r4, #20] │ │ │ │ ldr r0, [r6, #12] │ │ │ │ bl 17a7d8 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r4, r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ bl 3347dc │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 334848 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r3, [r1] │ │ │ │ ands r2, r3, #2 │ │ │ │ beq 334898 │ │ │ │ and r3, r3, #4 │ │ │ │ @@ -779264,15 +779264,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r3, [r4, #32] │ │ │ │ subne r3, r3, r5 │ │ │ │ strne r3, [r4, #32] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ add r1, r6, #40 @ 0x28 │ │ │ │ add r0, r4, #28 │ │ │ │ - bl 95adbc │ │ │ │ + bl 95ae04 │ │ │ │ ldrb r3, [r4, #101] @ 0x65 │ │ │ │ cmp r3, #0 │ │ │ │ bne 335148 │ │ │ │ ldr r3, [r6, #20] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #4 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ @@ -779282,15 +779282,15 @@ │ │ │ │ cmp r2, #0 │ │ │ │ str r3, [r4, #32] │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ add r1, r6, #28 │ │ │ │ add r0, r4, #24 │ │ │ │ mov r2, #0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ - b 95adbc │ │ │ │ + b 95ae04 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ @@ -779521,15 +779521,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r2, [r0, #52] @ 0x34 │ │ │ │ str r1, [r0, #56] @ 0x38 │ │ │ │ strb r3, [r0, #65] @ 0x41 │ │ │ │ mov r6, r0 │ │ │ │ add r0, r0, #12 │ │ │ │ mov r5, r1 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 33559c │ │ │ │ ldr r3, [r4, #20] │ │ │ │ ldr r2, [r6, #20] │ │ │ │ ldr r1, [r3, #52] @ 0x34 │ │ │ │ ldr r2, [r2, #52] @ 0x34 │ │ │ │ ldr r0, [r5] │ │ │ │ @@ -779546,15 +779546,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 335174 │ │ │ │ ldm r7, {r2, r3} │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 3354f0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 335538 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldrh r2, [r3, #8] │ │ │ │ clz r3, r2 │ │ │ │ cmp r2, #0 │ │ │ │ @@ -779654,24 +779654,24 @@ │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 3354f0 │ │ │ │ ldr r3, [fp] │ │ │ │ add r0, r8, #12 │ │ │ │ str fp, [r8, #56] @ 0x38 │ │ │ │ str r3, [r8, #52] @ 0x34 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 335770 │ │ │ │ ldr r1, [r5, #20] │ │ │ │ mov r3, r4 │ │ │ │ mov r2, fp │ │ │ │ mov r0, r6 │ │ │ │ bl 3355b8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 33574c │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldrh r2, [r5, #10] │ │ │ │ b 3356b0 │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ @@ -779829,15 +779829,15 @@ │ │ │ │ strne r3, [r4, #32] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r3, r1 │ │ │ │ mov r1, ip │ │ │ │ mov ip, #0 │ │ │ │ str ip, [sp] │ │ │ │ - bl 95abb8 │ │ │ │ + bl 95ac00 │ │ │ │ ldrb r3, [r4, #101] @ 0x65 │ │ │ │ cmp r3, #0 │ │ │ │ bne 335a1c │ │ │ │ ldr r3, [r6, #20] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #4 │ │ │ │ bne 335974 │ │ │ │ @@ -779915,15 +779915,15 @@ │ │ │ │ bne 335b20 │ │ │ │ ldr r3, [r1, #20] │ │ │ │ b 335ae4 │ │ │ │ mov r3, r1 │ │ │ │ mov r1, ip │ │ │ │ mov ip, #0 │ │ │ │ str ip, [sp] │ │ │ │ - bl 95abb8 │ │ │ │ + bl 95ac00 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r1, [ip, #4] │ │ │ │ cmp r1, #0 │ │ │ │ beq 335bb8 │ │ │ │ ldrb r3, [r1, #39] @ 0x27 │ │ │ │ mov ip, r1 │ │ │ │ @@ -780212,18 +780212,18 @@ │ │ │ │ ldr r2, [r4, #32] │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ cmp r2, r3 │ │ │ │ bhi 3360bc │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ add r0, r4, #28 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 335fdc │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ ldrb r3, [r5, #26] │ │ │ │ add r8, sp, #16 │ │ │ │ cmp r3, #0 │ │ │ │ mov r6, r0 │ │ │ │ bne 336044 │ │ │ │ ldrb r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -780233,15 +780233,15 @@ │ │ │ │ bl 32a9cc │ │ │ │ ldr r2, [r4, #36] @ 0x24 │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ cmp r2, r3 │ │ │ │ bls 335fdc │ │ │ │ subs r0, r6, #0 │ │ │ │ beq 335fdc │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ mov r5, r6 │ │ │ │ ldrb r3, [r5, #26] │ │ │ │ cmp r3, #0 │ │ │ │ mov r6, r0 │ │ │ │ bne 336044 │ │ │ │ ldrb r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -780262,18 +780262,18 @@ │ │ │ │ add r1, r5, #12 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 334e58 │ │ │ │ b 336028 │ │ │ │ add r0, r4, #24 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 335fec │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ ldrb r3, [r5, #38] @ 0x26 │ │ │ │ add r8, sp, #16 │ │ │ │ cmp r3, #0 │ │ │ │ mov r6, r0 │ │ │ │ bne 33610c │ │ │ │ ldrb r3, [r5, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -780283,15 +780283,15 @@ │ │ │ │ bl 32a9cc │ │ │ │ ldr r2, [r4, #32] │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ cmp r2, r3 │ │ │ │ bls 335fec │ │ │ │ subs r0, r6, #0 │ │ │ │ beq 335fec │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ mov r5, r6 │ │ │ │ ldrb r3, [r5, #38] @ 0x26 │ │ │ │ cmp r3, #0 │ │ │ │ mov r6, r0 │ │ │ │ bne 33610c │ │ │ │ ldrb r3, [r5, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -780339,15 +780339,15 @@ │ │ │ │ mov r5, r0 │ │ │ │ bne 3362bc │ │ │ │ add r4, r5, #24 │ │ │ │ add r7, r6, #28 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95adbc │ │ │ │ + bl 95ae04 │ │ │ │ ldr r2, [r5, #24] │ │ │ │ cmp r2, #0 │ │ │ │ beq 3363ac │ │ │ │ ldrb r0, [r6, #67] @ 0x43 │ │ │ │ b 336240 │ │ │ │ cmp r0, #0 │ │ │ │ bne 33629c │ │ │ │ @@ -780379,29 +780379,29 @@ │ │ │ │ b 336218 │ │ │ │ mov r3, r1 │ │ │ │ mov r1, r2 │ │ │ │ mov ip, #0 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ - bl 95abb8 │ │ │ │ + bl 95ac00 │ │ │ │ b 3361c0 │ │ │ │ ldr r1, [r2, #4] │ │ │ │ cmp r1, #0 │ │ │ │ beq 3363c4 │ │ │ │ ldrb r3, [r1, #39] @ 0x27 │ │ │ │ mov r2, r1 │ │ │ │ cmp r3, #0 │ │ │ │ beq 33629c │ │ │ │ b 336274 │ │ │ │ add r7, r0, #28 │ │ │ │ add r8, r6, #40 @ 0x28 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl 95adbc │ │ │ │ + bl 95ae04 │ │ │ │ ldr r2, [r5, #28] │ │ │ │ cmp r2, #0 │ │ │ │ beq 3363b8 │ │ │ │ ldrb r0, [r6, #67] @ 0x43 │ │ │ │ b 336318 │ │ │ │ cmp r0, #0 │ │ │ │ bne 336354 │ │ │ │ @@ -780441,15 +780441,15 @@ │ │ │ │ b 33634c │ │ │ │ mov r3, r1 │ │ │ │ mov r1, r2 │ │ │ │ mov ip, #0 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r7 │ │ │ │ str ip, [sp] │ │ │ │ - bl 95abb8 │ │ │ │ + bl 95ac00 │ │ │ │ ldrb r3, [r5, #101] @ 0x65 │ │ │ │ cmp r3, #0 │ │ │ │ bne 3361e0 │ │ │ │ ldr r3, [r4] │ │ │ │ tst r3, #4 │ │ │ │ bne 3361c0 │ │ │ │ b 3361e0 │ │ │ │ @@ -781029,15 +781029,15 @@ │ │ │ │ cmp r2, r3 │ │ │ │ bhi 337a70 │ │ │ │ ldr r2, [r4, #32] │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ cmp r2, r3 │ │ │ │ bhi 3379b8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 336de4 │ │ │ │ ldr sl, [pc, #1800] @ 3373d8 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ mov r9, r8 │ │ │ │ str r7, [sp, #20] │ │ │ │ ldr r7, [r9, #20] │ │ │ │ @@ -781099,15 +781099,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 336d04 │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r5, r1 │ │ │ │ bcc 336d68 │ │ │ │ ldr r9, [sp, #16] │ │ │ │ mov r0, r9 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r9, r0, #0 │ │ │ │ bne 336cd8 │ │ │ │ ldr r7, [sp, #20] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r0, [r3, #36] @ 0x24 │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r6, [sp, #12] │ │ │ │ @@ -781131,24 +781131,24 @@ │ │ │ │ ldr r2, [r3, #8] │ │ │ │ mov r0, r4 │ │ │ │ add r2, r2, #31 │ │ │ │ lsr r2, r2, #5 │ │ │ │ bl 17d418 │ │ │ │ str r0, [r5, #16] │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 336e84 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 334604 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 336e60 │ │ │ │ ldr r0, [r6, #36] @ 0x24 │ │ │ │ add r8, r8, #1 │ │ │ │ cmp r8, r0 │ │ │ │ bcc 336e0c │ │ │ │ ldr r8, [sp, #12] │ │ │ │ @@ -781198,21 +781198,21 @@ │ │ │ │ cmp r6, r0 │ │ │ │ bcc 336ef0 │ │ │ │ ldr r9, [r9, #100] @ 0x64 │ │ │ │ cmp r7, r9 │ │ │ │ sub r9, r9, #96 @ 0x60 │ │ │ │ bne 336eac │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r5, r0, #0 │ │ │ │ ldrne r6, [sp, #12] │ │ │ │ bne 336f84 │ │ │ │ b 33659c │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 33659c │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ ldr r1, [r5, #20] │ │ │ │ ldr r2, [r3, #40] @ 0x28 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ @@ -781395,23 +781395,23 @@ │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r3, #96] @ 0x60 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ add r7, r7, r3, lsl #3 │ │ │ │ bl 17aec4 │ │ │ │ str r0, [r7, #12] │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 3372a0 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3347dc │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 337280 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r2, [r4, #96] @ 0x60 │ │ │ │ ldr r3, [r3, #96] @ 0x60 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ add r3, r2, r3, lsl #3 │ │ │ │ @@ -781861,18 +781861,18 @@ │ │ │ │ ldmdb r3, {r2, r3} │ │ │ │ mov r0, fp │ │ │ │ bl 335ec8 │ │ │ │ ldr r1, [r7, #28] │ │ │ │ ldr r2, [fp, #16] │ │ │ │ b 3377c0 │ │ │ │ add r0, r4, #24 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 336cb8 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ cmp r5, #0 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ mov r9, r0 │ │ │ │ bne 337a28 │ │ │ │ mov r2, r6 │ │ │ │ ldr r1, [r8, #-8] │ │ │ │ mov r0, r4 │ │ │ │ @@ -781883,42 +781883,42 @@ │ │ │ │ ldr r2, [r4, #32] │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ cmp r2, r3 │ │ │ │ bls 336cb8 │ │ │ │ cmp r9, #0 │ │ │ │ beq 336cb8 │ │ │ │ mov r0, r9 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ cmp r5, #0 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, r0 │ │ │ │ beq 3379dc │ │ │ │ ldr r1, [r8, #-8] │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 334954 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3379dc │ │ │ │ subs r0, r9, #0 │ │ │ │ beq 336cb8 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ mov r8, r9 │ │ │ │ ldr r1, [r9, #-8] │ │ │ │ mov r9, r0 │ │ │ │ b 337a2c │ │ │ │ ldrh r3, [r7, #8] │ │ │ │ cmp r3, #0 │ │ │ │ clzne r3, r3 │ │ │ │ rsbne r3, r3, #32 │ │ │ │ b 337588 │ │ │ │ add r0, r4, #28 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 336ca8 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ cmp r5, #0 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ ldrne r1, [r8, #-20] @ 0xffffffec │ │ │ │ mov r9, r0 │ │ │ │ bne 337af4 │ │ │ │ ldr r1, [r8, #-20] @ 0xffffffec │ │ │ │ ldr r3, [r1, #48] @ 0x30 │ │ │ │ @@ -781933,43 +781933,43 @@ │ │ │ │ ldr r2, [r4, #36] @ 0x24 │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ cmp r2, r3 │ │ │ │ bls 336ca8 │ │ │ │ cmp r9, #0 │ │ │ │ beq 336ca8 │ │ │ │ mov r0, r9 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ mov r8, r9 │ │ │ │ cmp r5, #0 │ │ │ │ ldrne r1, [r8, #-20] @ 0xffffffec │ │ │ │ mov r9, r0 │ │ │ │ beq 337a98 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 334954 │ │ │ │ cmp r0, #0 │ │ │ │ beq 337a98 │ │ │ │ subs r0, r9, #0 │ │ │ │ beq 336ca8 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ mov r8, r9 │ │ │ │ ldr r1, [r9, #-20] @ 0xffffffec │ │ │ │ mov r9, r0 │ │ │ │ b 337af4 │ │ │ │ ldrb r3, [r8, #27] │ │ │ │ cmp r3, #0 │ │ │ │ bne 337ab4 │ │ │ │ b 337aa8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ ldr r8, [r3, #96] @ 0x60 │ │ │ │ - bl 95b314 │ │ │ │ + bl 95b35c │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 337b9c │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ add r8, r8, r8, lsl #1 │ │ │ │ add r7, r7, r8, lsl #3 │ │ │ │ mov r8, r0 │ │ │ │ ldr r1, [r5, #20] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ lsr r0, r3, #5 │ │ │ │ @@ -781977,15 +781977,15 @@ │ │ │ │ and r3, r3, #31 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ beq 337d30 │ │ │ │ cmp r8, #0 │ │ │ │ beq 337b9c │ │ │ │ mov r0, r8 │ │ │ │ - bl 95b364 │ │ │ │ + bl 95b3ac │ │ │ │ mov r5, r8 │ │ │ │ mov r8, r0 │ │ │ │ b 337b5c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr lr, [r4, #88] @ 0x58 │ │ │ │ ldr r3, [r3, #96] @ 0x60 │ │ │ │ ldr r8, [r4, #96] @ 0x60 │ │ │ │ @@ -783214,15 +783214,15 @@ │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r7, [pc, #100] @ 338f34 │ │ │ │ mov r5, #0 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, sp │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r6 │ │ │ │ - bl 9459ec │ │ │ │ + bl 945a34 │ │ │ │ ldr r4, [r4] │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ orr r0, r5, r0 │ │ │ │ and r5, r0, #255 @ 0xff │ │ │ │ beq 338e98 │ │ │ │ cmp r4, #0 │ │ │ │ @@ -783294,15 +783294,15 @@ │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r7, [pc, #100] @ 339074 │ │ │ │ mov r5, #0 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, sp │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r6 │ │ │ │ - bl 9459ec │ │ │ │ + bl 945a34 │ │ │ │ ldr r4, [r4] │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ orr r0, r5, r0 │ │ │ │ and r5, r0, #255 @ 0xff │ │ │ │ beq 338fd8 │ │ │ │ cmp r4, #0 │ │ │ │ @@ -783409,15 +783409,15 @@ │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r7, [pc, #100] @ 339240 │ │ │ │ mov r5, #0 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, sp │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r6 │ │ │ │ - bl 9459ec │ │ │ │ + bl 945a34 │ │ │ │ ldr r4, [r4] │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ orr r0, r5, r0 │ │ │ │ and r5, r0, #255 @ 0xff │ │ │ │ beq 3391a4 │ │ │ │ cmp r4, #0 │ │ │ │ @@ -783582,15 +783582,15 @@ │ │ │ │ lsl r8, r8, #16 │ │ │ │ lsr r8, r8, #16 │ │ │ │ b 339374 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x011d6d90 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ tsteq sp, r4, asr sp │ │ │ │ - adcseq r1, r3, r8, lsl r5 │ │ │ │ + adcseq r1, r3, r0, ror #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr r3, [r1, #96] @ 0x60 │ │ │ │ add r9, r1, #84 @ 0x54 │ │ │ │ @@ -784301,15 +784301,15 @@ │ │ │ │ str r3, [r0, #28] │ │ │ │ ldrh r3, [r3, #8] │ │ │ │ strh r3, [r0, #8] │ │ │ │ b 339a6c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ tsteq sp, r0, asr r7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00b30fb0 │ │ │ │ + @ instruction: 0x00b30ff8 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ tsteq sp, r4, ror #10 │ │ │ │ andeq r0, r0, r5, lsl #3 │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -784707,15 +784707,15 @@ │ │ │ │ mov r3, #4 │ │ │ │ mov r2, #1 │ │ │ │ b 33a4d4 │ │ │ │ ldr r1, [pc, #32] @ 33a64c │ │ │ │ mov r3, #4 │ │ │ │ mov r2, #1 │ │ │ │ b 33a4d4 │ │ │ │ - adcseq r0, r3, r8, lsl #8 │ │ │ │ + adcseq r0, r3, r0, asr r4 │ │ │ │ andeq r0, r0, lr, lsr r3 │ │ │ │ andeq r0, r0, sp, lsr r3 │ │ │ │ andeq r0, r0, r1, asr #6 │ │ │ │ andeq r0, r0, pc, lsr r3 │ │ │ │ andeq r0, r0, r7, lsr r3 │ │ │ │ andeq r0, r0, r9, lsr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -785031,17 +785031,17 @@ │ │ │ │ ldr r1, [pc, #24] @ 33ab48 │ │ │ │ ldr r0, [pc, #24] @ 33ab4c │ │ │ │ ldr r2, [pc, #24] @ 33ab50 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2fa878 │ │ │ │ - adcseq pc, r2, r4, asr #28 │ │ │ │ - @ instruction: 0x00a035b0 │ │ │ │ - @ instruction: 0x00ae1ebc │ │ │ │ + adcseq pc, r2, ip, lsl #29 │ │ │ │ + strdeq r3, [r0], r0 @ │ │ │ │ + strdeq r1, [lr], ip @ │ │ │ │ andeq r0, r0, r6, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #8 │ │ │ │ ldr r3, [r1, #96] @ 0x60 │ │ │ │ @@ -785111,15 +785111,15 @@ │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [pc, #12] @ 33ac84 │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3179c8 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ - adceq r9, r0, r8, ror r3 │ │ │ │ + @ instruction: 0x00a093b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #28 │ │ │ │ mov r5, r1 │ │ │ │ str r2, [sp, #20] │ │ │ │ @@ -786053,15 +786053,15 @@ │ │ │ │ mov r3, #3 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #812 @ 0x32c │ │ │ │ b 33ba24 │ │ │ │ ldr r1, [pc, #28] @ 33bb54 │ │ │ │ mov r3, #3 │ │ │ │ b 33ba20 │ │ │ │ - adcseq lr, r2, r1, asr #29 │ │ │ │ + adcseq lr, r2, r9, lsl #30 │ │ │ │ andeq r0, r0, r3, lsr r3 │ │ │ │ andeq r0, r0, r2, lsr r3 │ │ │ │ andeq r0, r0, r6, lsr r3 │ │ │ │ andeq r0, r0, r5, lsr r3 │ │ │ │ andeq r0, r0, r1, lsr r3 │ │ │ │ andeq r0, r0, lr, lsr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -786927,15 +786927,15 @@ │ │ │ │ b 33c700 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x011d3bf8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x011d3bb8 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ strdeq sp, [r1], -r5 │ │ │ │ - adcseq lr, r2, sl, lsr #6 │ │ │ │ + adcseq lr, r2, r2, ror r3 │ │ │ │ andeq r0, r0, r7, asr #6 │ │ │ │ tsteq sp, r0, ror #17 │ │ │ │ andeq r0, r0, r2, asr #6 │ │ │ │ andeq r0, r0, r9, asr #6 │ │ │ │ andeq r0, r0, sl, asr #6 │ │ │ │ andeq r0, r0, fp, asr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -787367,17 +787367,17 @@ │ │ │ │ mov r3, #6 │ │ │ │ b 33cccc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ bl 33ab14 │ │ │ │ tsteq sp, r0, ror #13 │ │ │ │ tsteq sp, ip, asr #13 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00b2ded8 │ │ │ │ + adcseq sp, r2, r0, lsr #30 │ │ │ │ andeq r0, r0, lr, asr #6 │ │ │ │ - adcseq sp, r2, r0, lsl #25 │ │ │ │ + adcseq sp, r2, r8, asr #25 │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ @ instruction: 0x011d32f4 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ strdeq r0, [r0], -lr │ │ │ │ andeq r0, r0, r3, lsl #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -787776,19 +787776,19 @@ │ │ │ │ b 33d318 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ bl 33ab14 │ │ │ │ @ instruction: 0x011d2ff4 │ │ │ │ tsteq sp, r4, ror #31 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ - adcseq sp, r2, r4, asr r6 │ │ │ │ + umlalseq sp, r2, ip, r6 │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ @ instruction: 0x011d2c98 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ - adcseq sp, r2, r4, lsr #9 │ │ │ │ + adcseq sp, r2, ip, ror #9 │ │ │ │ strdeq r0, [r0], -lr │ │ │ │ ldr r2, [r1, #8] │ │ │ │ ldr r0, [r0, #8] │ │ │ │ sub r0, r2, r0 │ │ │ │ bx lr │ │ │ │ ldr r2, [r0, #24] │ │ │ │ ldr r1, [pc, #136] @ 33d6e4 │ │ │ │ @@ -793169,15 +793169,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r8, [sp, #20] │ │ │ │ str r3, [sl, #100] @ 0x64 │ │ │ │ str r3, [sl, #96] @ 0x60 │ │ │ │ b 3423b0 │ │ │ │ add sp, sp, #92 @ 0x5c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - adcseq r8, r2, r0, asr #12 │ │ │ │ + adcseq r8, r2, r8, lsl #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #20 │ │ │ │ mov r3, #1 │ │ │ │ mov r7, #2 │ │ │ │ @@ -797920,34 +797920,34 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ mov r0, r4 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [r9, #8] │ │ │ │ - mov r0, r4 │ │ │ │ + mov r2, #5 │ │ │ │ ldr r7, [r3, #16] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ - mov r2, #58 @ 0x3a │ │ │ │ + mov r0, r4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ - mov r1, #54 @ 0x36 │ │ │ │ + mov r1, #4 │ │ │ │ orr r5, r5, r3 │ │ │ │ - and r3, r7, #31 │ │ │ │ - str r3, [sp] │ │ │ │ + lsr r3, r7, r2 │ │ │ │ str sl, [sp, #4] │ │ │ │ + str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - lsr r3, r7, #5 │ │ │ │ + and r3, r7, #31 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ - mov r2, #5 │ │ │ │ + mov r2, #58 @ 0x3a │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ mov r0, r4 │ │ │ │ - mov r1, #4 │ │ │ │ + mov r1, #54 @ 0x36 │ │ │ │ str sl, [sp, #4] │ │ │ │ orr r4, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ ldr r2, [sp, #196] @ 0xc4 │ │ │ │ orr r4, r4, r3 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ @@ -798179,34 +798179,34 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ mov r0, r4 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sl, #8] │ │ │ │ - mov r0, r4 │ │ │ │ + mov r2, #5 │ │ │ │ ldr r7, [r3, #16] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ - mov r2, #58 @ 0x3a │ │ │ │ + mov r0, r4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ - mov r1, #54 @ 0x36 │ │ │ │ + mov r1, #4 │ │ │ │ orr r5, r5, r3 │ │ │ │ - and r3, r7, #31 │ │ │ │ - str r3, [sp] │ │ │ │ + lsr r3, r7, r2 │ │ │ │ str r9, [sp, #4] │ │ │ │ + str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - lsr r3, r7, #5 │ │ │ │ + and r3, r7, #31 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ - mov r2, #5 │ │ │ │ + mov r2, #58 @ 0x3a │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ mov r0, r4 │ │ │ │ - mov r1, #4 │ │ │ │ + mov r1, #54 @ 0x36 │ │ │ │ str r9, [sp, #4] │ │ │ │ orr r4, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ ldr r2, [sp, #196] @ 0xc4 │ │ │ │ orr r4, r4, r3 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ @@ -800258,30 +800258,30 @@ │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ orr r6, r9, r6 │ │ │ │ ldr r3, [r3] │ │ │ │ mov r0, r4 │ │ │ │ ldr r9, [r3, #16] │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ - mov r2, #13 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ - mov r1, #9 │ │ │ │ + mov r1, #32 │ │ │ │ orr r5, r5, r3 │ │ │ │ - lsr r3, r9, #8 │ │ │ │ + and r3, r9, #255 @ 0xff │ │ │ │ str r3, [sp] │ │ │ │ str r8, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ - and r9, r9, #255 @ 0xff │ │ │ │ + lsr r9, r9, #8 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ + mov r2, #13 │ │ │ │ mov r0, r4 │ │ │ │ - mov r1, #32 │ │ │ │ + mov r1, #9 │ │ │ │ str r8, [sp, #4] │ │ │ │ str r9, [sp] │ │ │ │ orr r4, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #188] @ 0xbc │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ orr r6, r6, r2 │ │ │ │ @@ -802020,17 +802020,17 @@ │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3848] @ 0xf08 │ │ │ │ ldr r9, [r1, #8] │ │ │ │ sub sp, sp, #212 @ 0xd4 │ │ │ │ mov r8, r1 │ │ │ │ and r3, r9, #1 │ │ │ │ - ldr r1, [pc, #996] @ 34b8a4 │ │ │ │ + ldr r1, [pc, #992] @ 34b8a0 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #992] @ 34b8a8 │ │ │ │ + ldr r3, [pc, #988] @ 34b8a4 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #196 @ 0xc4 │ │ │ │ mov r7, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #204] @ 0xcc │ │ │ │ @@ -802191,108 +802191,107 @@ │ │ │ │ mov r1, r9 │ │ │ │ mov r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ bl 34592c │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #16 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #200] @ 0xc8 │ │ │ │ + str r7, [sp, #4] │ │ │ │ + orr r6, r6, r3 │ │ │ │ + ldrb r3, [r8, #12] │ │ │ │ + ldr r9, [sp, #196] @ 0xc4 │ │ │ │ + str r3, [sp] │ │ │ │ + mov r2, #41 @ 0x29 │ │ │ │ + mov r1, #40 @ 0x28 │ │ │ │ + mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ - ldrb r9, [r8, #13] │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr r9, r5, r9 │ │ │ │ + ldrb r5, [r8, #13] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ - cmp r9, r7 │ │ │ │ + cmp r5, r7 │ │ │ │ orr r6, r6, r3 │ │ │ │ - bne 34b87c │ │ │ │ + bne 34b878 │ │ │ │ ldr r3, [r8, #16] │ │ │ │ cmp r3, #1 │ │ │ │ - movls r3, r9 │ │ │ │ - bhi 34b868 │ │ │ │ + movls r3, r5 │ │ │ │ + bhi 34b864 │ │ │ │ mov r2, #15 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ + stm sp, {r3, r5} │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - ldrb r9, [r3] │ │ │ │ - lsr r9, r9, #5 │ │ │ │ - ldr r7, [sp, #196] @ 0xc4 │ │ │ │ + ldrb r5, [r3] │ │ │ │ + lsr r5, r5, #5 │ │ │ │ + ldr r3, [sp, #200] @ 0xc8 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r7, r5, r7 │ │ │ │ - ldr r5, [sp, #200] @ 0xc8 │ │ │ │ - and r9, r9, #1 │ │ │ │ - orr r5, r6, r5 │ │ │ │ - mov r6, #0 │ │ │ │ + orr r6, r6, r3 │ │ │ │ + and r5, r5, #1 │ │ │ │ + mov r3, #0 │ │ │ │ + ldr r7, [sp, #196] @ 0xc4 │ │ │ │ mov r1, r2 │ │ │ │ + str r3, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp, #4] │ │ │ │ - str r9, [sp] │ │ │ │ - bl 344acc │ │ │ │ - str r6, [sp, #4] │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ - mov r2, #41 @ 0x29 │ │ │ │ - mov r0, r4 │ │ │ │ - str r3, [sp] │ │ │ │ - mov r1, #40 @ 0x28 │ │ │ │ - ldr r6, [sp, #196] @ 0xc4 │ │ │ │ - ldr r4, [sp, #200] @ 0xc8 │ │ │ │ + str r5, [sp] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #196] @ 0xc4 │ │ │ │ - ldr r2, [pc, #136] @ 34b8ac │ │ │ │ - orr r6, r6, r3 │ │ │ │ + ldr r2, [sp, #196] @ 0xc4 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ + orr r7, r9, r7 │ │ │ │ + orr r2, r7, r2 │ │ │ │ + orr r3, r6, r3 │ │ │ │ + stm sl, {r2, r3} │ │ │ │ + ldr r2, [pc, #108] @ 34b8a8 │ │ │ │ + ldr r3, [pc, #100] @ 34b8a4 │ │ │ │ add r2, pc, r2 │ │ │ │ - orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #112] @ 34b8a8 │ │ │ │ - orr r6, r6, r7 │ │ │ │ - orr r4, r4, r5 │ │ │ │ - str r6, [sl] │ │ │ │ - str r4, [sl, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34b8a0 │ │ │ │ + bne 34b89c │ │ │ │ mov r0, sl │ │ │ │ add sp, sp, #212 @ 0xd4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldrb r3, [r3] │ │ │ │ lsr r3, r3, #5 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 34b7a4 │ │ │ │ - lsr r3, r9, #1 │ │ │ │ + b 34b7d0 │ │ │ │ + lsr r3, r5, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - b 34b7c4 │ │ │ │ + b 34b7f0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ tsteq ip, r4, lsr fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c47d0 │ │ │ │ + @ instruction: 0x011c47bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr r4, [r1, #8] │ │ │ │ sub sp, sp, #192 @ 0xc0 │ │ │ │ mov r9, r1 │ │ │ │ and r3, r4, #1 │ │ │ │ - ldr r1, [pc, #452] @ 34ba9c │ │ │ │ + ldr r1, [pc, #452] @ 34ba98 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #448] @ 34baa0 │ │ │ │ + ldr r3, [pc, #448] @ 34ba9c │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r8, #0 │ │ │ │ add r7, sp, #180 @ 0xb4 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -802381,44 +802380,44 @@ │ │ │ │ str sl, [sp] │ │ │ │ str r8, [sp, #4] │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34baa4 │ │ │ │ + ldr r2, [pc, #64] @ 34baa0 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34baa0 │ │ │ │ + ldr r3, [pc, #52] @ 34ba9c │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r6] │ │ │ │ str r4, [r6, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34ba98 │ │ │ │ + bne 34ba94 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #192 @ 0xc0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, ip, lsl r7 │ │ │ │ + tsteq ip, r0, lsr #14 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c4590 │ │ │ │ + @ instruction: 0x011c4594 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r9, r1 │ │ │ │ and r3, sl, #1 │ │ │ │ - ldr r1, [pc, #700] @ 34bd8c │ │ │ │ + ldr r1, [pc, #700] @ 34bd88 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #696] @ 34bd90 │ │ │ │ + ldr r3, [pc, #696] @ 34bd8c │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r6, sp, #12 │ │ │ │ mov r7, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ @@ -802570,43 +802569,43 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r4, r4, r2 │ │ │ │ - ldr r2, [pc, #60] @ 34bd94 │ │ │ │ + ldr r2, [pc, #60] @ 34bd90 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [pc, #48] @ 34bd90 │ │ │ │ + ldr r3, [pc, #48] @ 34bd8c │ │ │ │ add r2, pc, r2 │ │ │ │ stm r8, {r4, r5} │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34bd88 │ │ │ │ + bne 34bd84 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r4, lsr #10 │ │ │ │ + tsteq ip, r8, lsr #10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c429c │ │ │ │ + tsteq ip, r0, lsr #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r8, r1 │ │ │ │ and r3, sl, #1 │ │ │ │ - ldr r1, [pc, #700] @ 34c07c │ │ │ │ + ldr r1, [pc, #700] @ 34c078 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #696] @ 34c080 │ │ │ │ + ldr r3, [pc, #696] @ 34c07c │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r5, sp, #12 │ │ │ │ mov r7, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ @@ -802758,43 +802757,43 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r1, #24 │ │ │ │ mov r0, r5 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r4, r4, r2 │ │ │ │ - ldr r2, [pc, #60] @ 34c084 │ │ │ │ + ldr r2, [pc, #60] @ 34c080 │ │ │ │ orr r7, r7, r3 │ │ │ │ - ldr r3, [pc, #48] @ 34c080 │ │ │ │ + ldr r3, [pc, #48] @ 34c07c │ │ │ │ add r2, pc, r2 │ │ │ │ stm r6, {r4, r7} │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34c078 │ │ │ │ + bne 34c074 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r4, lsr r2 │ │ │ │ + tsteq ip, r8, lsr r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, ip, lsr #31 │ │ │ │ + @ instruction: 0x011c3fb0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r8, r1 │ │ │ │ and r3, sl, #1 │ │ │ │ - ldr r1, [pc, #640] @ 34c330 │ │ │ │ + ldr r1, [pc, #640] @ 34c32c │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #636] @ 34c334 │ │ │ │ + ldr r3, [pc, #636] @ 34c330 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r5, sp, #12 │ │ │ │ mov r6, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ @@ -802931,43 +802930,43 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r1, #8 │ │ │ │ mov r0, r5 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r4, r4, r2 │ │ │ │ - ldr r2, [pc, #60] @ 34c338 │ │ │ │ + ldr r2, [pc, #60] @ 34c334 │ │ │ │ orr r6, r6, r3 │ │ │ │ - ldr r3, [pc, #48] @ 34c334 │ │ │ │ + ldr r3, [pc, #48] @ 34c330 │ │ │ │ add r2, pc, r2 │ │ │ │ stm r7, {r4, r6} │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34c32c │ │ │ │ + bne 34c328 │ │ │ │ mov r0, r7 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r4, asr #30 │ │ │ │ + tsteq ip, r8, asr #30 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c3cf8 │ │ │ │ + @ instruction: 0x011c3cfc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r9, r1 │ │ │ │ and r3, sl, #1 │ │ │ │ - ldr r1, [pc, #308] @ 34c498 │ │ │ │ + ldr r1, [pc, #308] @ 34c494 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #304] @ 34c49c │ │ │ │ + ldr r3, [pc, #304] @ 34c498 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r8, #0 │ │ │ │ add r7, sp, #12 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -803020,44 +803019,44 @@ │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34c4a0 │ │ │ │ + ldr r2, [pc, #64] @ 34c49c │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34c49c │ │ │ │ + ldr r3, [pc, #52] @ 34c498 │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r6] │ │ │ │ str r4, [r6, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34c494 │ │ │ │ + bne 34c490 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011c3c90 │ │ │ │ + @ instruction: 0x011c3c94 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c3b94 │ │ │ │ + @ instruction: 0x011c3b98 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r9, r1 │ │ │ │ and r3, sl, #1 │ │ │ │ - ldr r1, [pc, #364] @ 34c638 │ │ │ │ + ldr r1, [pc, #364] @ 34c634 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #360] @ 34c63c │ │ │ │ + ldr r3, [pc, #360] @ 34c638 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r7, #0 │ │ │ │ add r8, sp, #12 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -803124,44 +803123,44 @@ │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34c640 │ │ │ │ + ldr r2, [pc, #64] @ 34c63c │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34c63c │ │ │ │ + ldr r3, [pc, #52] @ 34c638 │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r6] │ │ │ │ str r4, [r6, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34c634 │ │ │ │ + bne 34c630 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r8, lsr #22 │ │ │ │ + tsteq ip, ip, lsr #22 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c39f4 │ │ │ │ + @ instruction: 0x011c39f8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r4, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ and r3, r4, #1 │ │ │ │ mov r9, r1 │ │ │ │ - ldr r1, [pc, #264] @ 34c774 │ │ │ │ + ldr r1, [pc, #264] @ 34c770 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #260] @ 34c778 │ │ │ │ + ldr r3, [pc, #260] @ 34c774 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r8, #0 │ │ │ │ add r7, sp, #12 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -803203,44 +803202,44 @@ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r0, r7 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34c77c │ │ │ │ + ldr r2, [pc, #64] @ 34c778 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34c778 │ │ │ │ + ldr r3, [pc, #52] @ 34c774 │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r6] │ │ │ │ str r4, [r6, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34c770 │ │ │ │ + bne 34c76c │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r8, lsl #19 │ │ │ │ + tsteq ip, ip, lsl #19 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c38b8 │ │ │ │ + @ instruction: 0x011c38bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r5, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r9, r1 │ │ │ │ and r3, r5, #1 │ │ │ │ - ldr r1, [pc, #308] @ 34c8dc │ │ │ │ + ldr r1, [pc, #308] @ 34c8d8 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #304] @ 34c8e0 │ │ │ │ + ldr r3, [pc, #304] @ 34c8dc │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r8, #0 │ │ │ │ add r6, sp, #12 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r7, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -803293,44 +803292,44 @@ │ │ │ │ mov r0, r6 │ │ │ │ strd r8, [sp] │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34c8e4 │ │ │ │ + ldr r2, [pc, #64] @ 34c8e0 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34c8e0 │ │ │ │ + ldr r3, [pc, #52] @ 34c8dc │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r7] │ │ │ │ str r4, [r7, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34c8d8 │ │ │ │ + bne 34c8d4 │ │ │ │ mov r0, r7 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, ip, asr #16 │ │ │ │ + tsteq ip, r0, asr r8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r0, asr r7 │ │ │ │ + tsteq ip, r4, asr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r9, r1 │ │ │ │ and r3, sl, #1 │ │ │ │ - ldr r1, [pc, #356] @ 34ca74 │ │ │ │ + ldr r1, [pc, #356] @ 34ca70 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #352] @ 34ca78 │ │ │ │ + ldr r3, [pc, #352] @ 34ca74 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r8, #0 │ │ │ │ add r7, sp, #12 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -803395,44 +803394,44 @@ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r0, r7 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34ca7c │ │ │ │ + ldr r2, [pc, #64] @ 34ca78 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34ca78 │ │ │ │ + ldr r3, [pc, #52] @ 34ca74 │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r6] │ │ │ │ str r4, [r6, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34ca70 │ │ │ │ + bne 34ca6c │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r4, ror #13 │ │ │ │ + tsteq ip, r8, ror #13 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c35b8 │ │ │ │ + @ instruction: 0x011c35bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r9, r1 │ │ │ │ and r3, sl, #1 │ │ │ │ - ldr r1, [pc, #412] @ 34cc44 │ │ │ │ + ldr r1, [pc, #412] @ 34cc40 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #408] @ 34cc48 │ │ │ │ + ldr r3, [pc, #408] @ 34cc44 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r8, #0 │ │ │ │ add r7, sp, #12 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -803511,44 +803510,44 @@ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r0, r7 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34cc4c │ │ │ │ + ldr r2, [pc, #64] @ 34cc48 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34cc48 │ │ │ │ + ldr r3, [pc, #52] @ 34cc44 │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r6] │ │ │ │ str r4, [r6, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34cc40 │ │ │ │ + bne 34cc3c │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, ip, asr #10 │ │ │ │ + tsteq ip, r0, asr r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r8, ror #7 │ │ │ │ + tsteq ip, ip, ror #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r6, [r1, #8] │ │ │ │ sub sp, sp, #28 │ │ │ │ mov r7, r1 │ │ │ │ and r3, r6, #1 │ │ │ │ - ldr r1, [pc, #512] @ 34ce78 │ │ │ │ + ldr r1, [pc, #512] @ 34ce74 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #508] @ 34ce7c │ │ │ │ + ldr r3, [pc, #508] @ 34ce78 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r5, #0 │ │ │ │ add r4, sp, #12 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r8, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -803652,41 +803651,41 @@ │ │ │ │ mov r0, r4 │ │ │ │ orr r6, fp, r6 │ │ │ │ orr r4, r6, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34ce80 │ │ │ │ + ldr r2, [pc, #64] @ 34ce7c │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34ce7c │ │ │ │ + ldr r3, [pc, #52] @ 34ce78 │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r8] │ │ │ │ str r4, [r8, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34ce74 │ │ │ │ + bne 34ce70 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, ip, ror r3 │ │ │ │ + tsteq ip, r0, lsl #7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c31b4 │ │ │ │ + @ instruction: 0x011c31b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ ldr r7, [r2, #8] │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #1040] @ 34d2b4 │ │ │ │ - ldr r3, [pc, #1040] @ 34d2b8 │ │ │ │ + ldr r2, [pc, #1040] @ 34d2b0 │ │ │ │ + ldr r3, [pc, #1040] @ 34d2b4 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [sp, #20] │ │ │ │ str r1, [sp, #24] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ mov r5, #0 │ │ │ │ @@ -803838,95 +803837,95 @@ │ │ │ │ mov r3, fp │ │ │ │ mov r0, r4 │ │ │ │ str sl, [sp, #104] @ 0x68 │ │ │ │ bl 345130 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #31 │ │ │ │ mov r1, #16 │ │ │ │ - mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - ldr lr, [sp, #32] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r2 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - str sl, [sp] │ │ │ │ - orr r8, lr, r8 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - bl 344acc │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - mov r2, #46 @ 0x2e │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ ldrh r3, [r3, #12] │ │ │ │ - mov r1, r2 │ │ │ │ + mov r2, #46 @ 0x2e │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldrne r0, [sp, #12] │ │ │ │ - orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldrne r0, [sp, #12] │ │ │ │ orr r9, r9, r3 │ │ │ │ ldrne r3, [sp, #28] │ │ │ │ moveq r3, r5 │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + mov r1, r2 │ │ │ │ + orr r8, lr, r8 │ │ │ │ eorne r3, r3, r0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ stm sp, {r3, r5} │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ - ldr r5, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + str sl, [sp] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr r5, r9, r5 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp r7, #0 │ │ │ │ - orr r5, r8, r5 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ - orr r8, r9, r8 │ │ │ │ - bne 34d270 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + bne 34d26c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ lsr r3, r3, #5 │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r7} │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [r6, #16] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ cmp r3, #1 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ movhi r1, r7 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldrbhi r3, [fp] │ │ │ │ - orr r5, r5, r2 │ │ │ │ + orr r8, r8, r2 │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ andhi r7, r3, #1 │ │ │ │ movls r1, r7 │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ str r1, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r2 │ │ │ │ str r7, [sp] │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ - orr r2, r5, r2 │ │ │ │ - orr r3, r8, r3 │ │ │ │ + orr r2, r8, r2 │ │ │ │ + orr r3, r5, r3 │ │ │ │ stm r1, {r2, r3} │ │ │ │ - ldr r2, [pc, #116] @ 34d2bc │ │ │ │ - ldr r3, [pc, #108] @ 34d2b8 │ │ │ │ + ldr r2, [pc, #116] @ 34d2b8 │ │ │ │ + ldr r3, [pc, #108] @ 34d2b4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34d2b0 │ │ │ │ + bne 34d2ac │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ and r3, r7, #1 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ mov r6, #0 │ │ │ │ mov r1, r2 │ │ │ │ @@ -803935,31 +803934,31 @@ │ │ │ │ str r6, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ lsr r7, r7, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r6 │ │ │ │ - orr r5, r5, r2 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - b 34d210 │ │ │ │ + orr r8, r8, r2 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + b 34d20c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r0, asr r1 │ │ │ │ + tsteq ip, r4, asr r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c2db0 │ │ │ │ + @ instruction: 0x011c2db4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ str r1, [sp, #12] │ │ │ │ - ldr r1, [pc, #724] @ 34d5b4 │ │ │ │ + ldr r1, [pc, #724] @ 34d5b0 │ │ │ │ ldr r6, [r2, #8] │ │ │ │ mov r9, r2 │ │ │ │ - ldr r2, [pc, #716] @ 34d5b8 │ │ │ │ + ldr r2, [pc, #716] @ 34d5b4 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r1, r2] │ │ │ │ add r4, sp, #188 @ 0xbc │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #196] @ 0xc4 │ │ │ │ mov r2, #0 │ │ │ │ and r2, r6, #1 │ │ │ │ @@ -804073,24 +804072,14 @@ │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #188] @ 0xbc │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldr r3, [sp, #192] @ 0xc0 │ │ │ │ - mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ - str r9, [sp] │ │ │ │ - str r5, [sp, #4] │ │ │ │ - orr r7, r7, r3 │ │ │ │ - bl 344acc │ │ │ │ ldrh r3, [fp, #12] │ │ │ │ mov r2, #46 @ 0x2e │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ moveq r6, r5 │ │ │ │ orr r8, r8, r3 │ │ │ │ @@ -804101,58 +804090,68 @@ │ │ │ │ mov r0, r4 │ │ │ │ eorne r6, r6, r3 │ │ │ │ lsrne r6, r6, #2 │ │ │ │ andne r6, r6, #1 │ │ │ │ str r6, [sp] │ │ │ │ str r5, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ + ldr r3, [sp, #188] @ 0xbc │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + str r9, [sp] │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r7, r7, r3 │ │ │ │ + bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp, #4] │ │ │ │ orr r7, r7, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #188] @ 0xbc │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ orr r8, r8, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34d5bc │ │ │ │ + ldr r2, [pc, #64] @ 34d5b8 │ │ │ │ orr r7, r7, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34d5b8 │ │ │ │ + ldr r3, [pc, #52] @ 34d5b4 │ │ │ │ add r2, pc, r2 │ │ │ │ str r8, [sl] │ │ │ │ str r7, [sl, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34d5b0 │ │ │ │ + bne 34d5ac │ │ │ │ mov r0, sl │ │ │ │ add sp, sp, #204 @ 0xcc │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r0, lsl sp │ │ │ │ + tsteq ip, r4, lsl sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r8, ror sl │ │ │ │ + tsteq ip, ip, ror sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r5, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r8, r1 │ │ │ │ and r3, r5, #1 │ │ │ │ - ldr r1, [pc, #420] @ 34d78c │ │ │ │ + ldr r1, [pc, #420] @ 34d788 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #416] @ 34d790 │ │ │ │ + ldr r3, [pc, #416] @ 34d78c │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #12 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r7, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -804233,63 +804232,63 @@ │ │ │ │ mov r1, r2 │ │ │ │ orr r5, sl, r5 │ │ │ │ orr r4, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34d794 │ │ │ │ + ldr r2, [pc, #64] @ 34d790 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34d790 │ │ │ │ + ldr r3, [pc, #52] @ 34d78c │ │ │ │ add r2, pc, r2 │ │ │ │ str r6, [r7] │ │ │ │ str r4, [r7, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34d788 │ │ │ │ + bne 34d784 │ │ │ │ mov r0, r7 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, ip, lsl #20 │ │ │ │ + tsteq ip, r0, lsl sl │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r0, lsr #17 │ │ │ │ + tsteq ip, r4, lsr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3880] @ 0xf28 │ │ │ │ - ldr ip, [pc, #496] @ 34d9a0 │ │ │ │ + ldr ip, [pc, #496] @ 34d99c │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r1 │ │ │ │ - ldr r1, [pc, #488] @ 34d9a4 │ │ │ │ + ldr r1, [pc, #488] @ 34d9a0 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r1] │ │ │ │ mov r4, r2 │ │ │ │ sub sp, sp, #192 @ 0xc0 │ │ │ │ ldr r2, [r2, #128] @ 0x80 │ │ │ │ ldr r1, [r1] │ │ │ │ str r1, [sp, #188] @ 0xbc │ │ │ │ mov r1, #0 │ │ │ │ ldr r1, [r4, #132] @ 0x84 │ │ │ │ cmp r2, #6 │ │ │ │ sbcs ip, r1, #0 │ │ │ │ - blt 34d8f4 │ │ │ │ + blt 34d8f0 │ │ │ │ ldr r3, [r0] │ │ │ │ ldr r7, [r0, #8] │ │ │ │ sub r0, r3, #600 @ 0x258 │ │ │ │ cmp r0, #99 @ 0x63 │ │ │ │ sub r2, r2, #7 │ │ │ │ - bls 34d8bc │ │ │ │ + bls 34d8b8 │ │ │ │ orr r2, r2, r1 │ │ │ │ cmp r3, #700 @ 0x2bc │ │ │ │ cmpcs r2, #0 │ │ │ │ - beq 34d930 │ │ │ │ + beq 34d92c │ │ │ │ ldrd r2, [r4] │ │ │ │ add r8, sp, #180 @ 0xb4 │ │ │ │ strd r2, [sp, #8] │ │ │ │ add r1, sp, #8 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r8 │ │ │ │ bl 345e0c │ │ │ │ @@ -804301,278 +804300,278 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r0, r8 │ │ │ │ bl 344acc │ │ │ │ ldrd r2, [r4, #8] │ │ │ │ ldr r6, [sp, #180] @ 0xb4 │ │ │ │ orrs r1, r2, r3 │ │ │ │ ldr r4, [sp, #184] @ 0xb8 │ │ │ │ - bne 34d96c │ │ │ │ + bne 34d968 │ │ │ │ str r2, [sp] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r2, #7 │ │ │ │ mov r0, r8 │ │ │ │ mov r1, #4 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ orr r2, r6, r2 │ │ │ │ orr r3, r4, r3 │ │ │ │ stm r5, {r2, r3} │ │ │ │ - ldr r2, [pc, #276] @ 34d9a8 │ │ │ │ - ldr r3, [pc, #268] @ 34d9a4 │ │ │ │ + ldr r2, [pc, #276] @ 34d9a4 │ │ │ │ + ldr r3, [pc, #268] @ 34d9a0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34d99c │ │ │ │ + bne 34d998 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #192 @ 0xc0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ orrs r2, r2, r1 │ │ │ │ - bne 34d810 │ │ │ │ + bne 34d80c │ │ │ │ ldm r4, {r1, r3} │ │ │ │ orrs r2, r1, r3 │ │ │ │ - bne 34d994 │ │ │ │ + bne 34d990 │ │ │ │ add r8, sp, #180 @ 0xb4 │ │ │ │ stm sp, {r1, r3} │ │ │ │ mov r2, #7 │ │ │ │ mov r0, r8 │ │ │ │ mov r1, #0 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - b 34d888 │ │ │ │ + b 34d884 │ │ │ │ add r4, sp, #180 @ 0xb4 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r4 │ │ │ │ bl 344c38 │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ mov r2, #7 │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - b 34d888 │ │ │ │ + b 34d884 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ orrs r2, r1, r3 │ │ │ │ - beq 34d8d0 │ │ │ │ + beq 34d8cc │ │ │ │ ldr r3, [r7, #36] @ 0x24 │ │ │ │ mov r1, #0 │ │ │ │ add r8, sp, #180 @ 0xb4 │ │ │ │ str r3, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ mov r2, #7 │ │ │ │ mov r0, r8 │ │ │ │ bl 344acc │ │ │ │ ldr r1, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - b 34d8d4 │ │ │ │ + b 34d8d0 │ │ │ │ ldr r3, [r7, #36] @ 0x24 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #3 │ │ │ │ str r3, [sp] │ │ │ │ mov r0, r8 │ │ │ │ str r1, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - b 34d860 │ │ │ │ + b 34d85c │ │ │ │ ldr r3, [r7, #32] │ │ │ │ - b 34d944 │ │ │ │ + b 34d940 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r0, asr #16 │ │ │ │ + tsteq ip, r4, asr #16 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r4, ror #14 │ │ │ │ + tsteq ip, r8, ror #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ - ldr lr, [pc, #96] @ 34da24 │ │ │ │ - ldr ip, [pc, #96] @ 34da28 │ │ │ │ + ldr lr, [pc, #96] @ 34da20 │ │ │ │ + ldr ip, [pc, #96] @ 34da24 │ │ │ │ add lr, pc, lr │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr ip, [lr, ip] │ │ │ │ mov r4, r0 │ │ │ │ add r0, sp, #4 │ │ │ │ ldr ip, [ip] │ │ │ │ str ip, [sp, #12] │ │ │ │ mov ip, #0 │ │ │ │ - bl 34d798 │ │ │ │ + bl 34d794 │ │ │ │ ldmib sp, {r2, r3} │ │ │ │ stm r4, {r2, r3} │ │ │ │ - ldr r2, [pc, #52] @ 34da2c │ │ │ │ - ldr r3, [pc, #44] @ 34da28 │ │ │ │ + ldr r2, [pc, #52] @ 34da28 │ │ │ │ + ldr r3, [pc, #44] @ 34da24 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34da20 │ │ │ │ + bne 34da1c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r4, lsr r6 │ │ │ │ + tsteq ip, r8, lsr r6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r0, lsl #12 │ │ │ │ + tsteq ip, r4, lsl #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3776] @ 0xec0 │ │ │ │ ldrb r3, [r2, #13] │ │ │ │ sub sp, sp, #284 @ 0x11c │ │ │ │ - mov r5, r2 │ │ │ │ - ldr r2, [pc, #1848] @ 34e18c │ │ │ │ + str r1, [sp, #24] │ │ │ │ + ldr r1, [pc, #1856] @ 34e190 │ │ │ │ str r3, [sp, #12] │ │ │ │ + mov r5, r2 │ │ │ │ cmp r3, #0 │ │ │ │ - ldr r3, [pc, #1840] @ 34e190 │ │ │ │ - add r2, pc, r2 │ │ │ │ + ldrb r3, [r2, #12] │ │ │ │ + ldr r2, [pc, #1840] @ 34e194 │ │ │ │ + add r1, pc, r1 │ │ │ │ str r0, [sp, #20] │ │ │ │ - str r1, [sp, #24] │ │ │ │ - ldr r3, [r2, r3] │ │ │ │ - ldr r3, [r3] │ │ │ │ - str r3, [sp, #276] @ 0x114 │ │ │ │ - mov r3, #0 │ │ │ │ - bne 34e150 │ │ │ │ + ldr r2, [r1, r2] │ │ │ │ + ldr r2, [r2] │ │ │ │ + str r2, [sp, #276] @ 0x114 │ │ │ │ + mov r2, #0 │ │ │ │ + bne 34e154 │ │ │ │ ldr r2, [r5, #16] │ │ │ │ - ldr r3, [r5, #28] │ │ │ │ cmp r2, #1 │ │ │ │ - ldrhi r2, [r3, #4] │ │ │ │ - ldr r3, [r3] │ │ │ │ - ldrbhi r7, [r2] │ │ │ │ - ldrb r3, [r3] │ │ │ │ - lsrhi r7, r7, #5 │ │ │ │ - lsr r3, r3, #5 │ │ │ │ + ldr r2, [r5, #28] │ │ │ │ ldrls r7, [sp, #12] │ │ │ │ - and r3, r3, #1 │ │ │ │ + ldrhi r1, [r2, #4] │ │ │ │ + ldr r2, [r2] │ │ │ │ + ldrbhi r7, [r1] │ │ │ │ + ldrb r2, [r2] │ │ │ │ + lsrhi r7, r7, #5 │ │ │ │ + lsr r2, r2, #5 │ │ │ │ + and r2, r2, #1 │ │ │ │ andhi r7, r7, #1 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + str r2, [sp, #16] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + mov r6, #0 │ │ │ │ + orr r7, r2, r7 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ - orr r7, r3, r7 │ │ │ │ - ldrb r3, [r5, #12] │ │ │ │ - lsr fp, r2, #1 │ │ │ │ cmp r3, #0 │ │ │ │ movne r7, #0 │ │ │ │ andeq r7, r7, #1 │ │ │ │ + lsr fp, r2, #1 │ │ │ │ lsr sl, r2, #2 │ │ │ │ lsr r9, r2, #11 │ │ │ │ lsr r8, r2, #4 │ │ │ │ cmp r7, #0 │ │ │ │ and r2, r2, #1 │ │ │ │ - mov r6, #0 │ │ │ │ and fp, fp, #1 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp, #28] │ │ │ │ str r2, [sp] │ │ │ │ - bne 34de88 │ │ │ │ + bne 34de84 │ │ │ │ add r4, sp, #268 @ 0x10c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ + str r3, [sp, #60] @ 0x3c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str sl, [sp] │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #42 @ 0x2a │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ stm sp, {r3, r7} │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #32] │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ + str r3, [sp, #28] │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #28] │ │ │ │ + str r3, [sp, #32] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [r5, #24] │ │ │ │ mov r2, #47 @ 0x2f │ │ │ │ ldr r8, [r3] │ │ │ │ mov r1, r2 │ │ │ │ ldr fp, [r8] │ │ │ │ mov r0, r4 │ │ │ │ lsr r3, fp, #11 │ │ │ │ and r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ + str r3, [sp, #84] @ 0x54 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #84] @ 0x54 │ │ │ │ + str r3, [sp, #88] @ 0x58 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ bl 344c38 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ add r3, sp, #96 @ 0x60 │ │ │ │ mov r0, r3 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r7 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ bl 3b570 │ │ │ │ ldr r9, [r5, #28] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ ldr r3, [r9] │ │ │ │ str r7, [sp, #164] @ 0xa4 │ │ │ │ ldr ip, [r3] │ │ │ │ str ip, [sp, #92] @ 0x5c │ │ │ │ @@ -804592,115 +804591,115 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr sl, [sp, #272] @ 0x110 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ str r3, [sp, #24] │ │ │ │ - bne 34e168 │ │ │ │ + bne 34e16c │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrhi r3, [r9, #4] │ │ │ │ movls r3, r7 │ │ │ │ ldrbhi r3, [r3] │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ andhi r3, r3, #1 │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ stm sp, {r3, r7} │ │ │ │ - bl 344acc │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r3, r2 │ │ │ │ + bl 344acc │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r9, r3, r2 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ orr r5, r3, r2 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ orr r9, r9, r3 │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ mov r1, r2 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ orr r9, r9, r3 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ orr r9, r9, r3 │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ + ldr r3, [sp, #84] @ 0x54 │ │ │ │ orr r9, r9, r3 │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ orr r9, r9, r3 │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ orr r5, r5, sl │ │ │ │ orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov sl, #0 │ │ │ │ orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ str sl, [sp, #4] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - mov r0, r4 │ │ │ │ - strd r6, [sp] │ │ │ │ - mov r1, r2 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r6, [sp, #268] @ 0x10c │ │ │ │ - bl 344acc │ │ │ │ ldrh r3, [r8, #12] │ │ │ │ - orr r6, r9, r6 │ │ │ │ + mov r2, #46 @ 0x2e │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ - mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + mov r1, r2 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str sl, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldrne r3, [sp, #92] @ 0x5c │ │ │ │ moveq r3, sl │ │ │ │ eorne r3, r3, fp │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ - str r3, [sp] │ │ │ │ - mov r2, #46 @ 0x2e │ │ │ │ - mov r1, r2 │ │ │ │ + stm sp, {r3, sl} │ │ │ │ bl 344acc │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ + str r7, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + orr r7, r9, r3 │ │ │ │ + str r6, [sp] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - ldr r2, [sp, #268] @ 0x10c │ │ │ │ + mov r1, r2 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #828] @ 34e194 │ │ │ │ - str r6, [r3] │ │ │ │ - str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #812] @ 34e190 │ │ │ │ + bl 344acc │ │ │ │ + ldr r2, [sp, #268] @ 0x10c │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ + orr r7, r7, r2 │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ + orr r3, r5, r3 │ │ │ │ + str r3, [r2, #4] │ │ │ │ + str r7, [r2] │ │ │ │ + ldr r2, [pc, #828] @ 34e198 │ │ │ │ + ldr r3, [pc, #820] @ 34e194 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34e188 │ │ │ │ + bne 34e18c │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add sp, sp, #284 @ 0x11c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #268 @ 0x10c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -804710,343 +804709,345 @@ │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ ldr fp, [sp, #268] @ 0x10c │ │ │ │ ldr r7, [sp, #272] @ 0x110 │ │ │ │ bl 344acc │ │ │ │ - str sl, [sp] │ │ │ │ - ldr sl, [sp, #268] @ 0x10c │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, fp, sl │ │ │ │ mov r0, r4 │ │ │ │ - ldr fp, [sp, #272] @ 0x110 │ │ │ │ + str sl, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ + ldr sl, [sp, #268] @ 0x10c │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #42 @ 0x2a │ │ │ │ - orr fp, r7, fp │ │ │ │ mov r1, r2 │ │ │ │ - ldr r7, [sp, #272] @ 0x110 │ │ │ │ + orr sl, fp, sl │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ + ldr r9, [sp, #272] @ 0x110 │ │ │ │ orr sl, sl, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ + orr r9, r7, r9 │ │ │ │ mov r1, r2 │ │ │ │ - orr r7, fp, r7 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r9, [sp, #268] @ 0x10c │ │ │ │ + orr r8, r9, r3 │ │ │ │ + ldr r7, [sp, #268] @ 0x10c │ │ │ │ bl 344acc │ │ │ │ ldr r3, [r5, #24] │ │ │ │ - orr r9, sl, r9 │ │ │ │ - ldr r8, [r3] │ │ │ │ + orr r7, sl, r7 │ │ │ │ + ldr r9, [r3] │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #47 @ 0x2f │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8] │ │ │ │ - str r3, [sp, #28] │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [r9] │ │ │ │ + str r3, [sp, #32] │ │ │ │ lsr r3, r3, #11 │ │ │ │ and r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r6, [sp, #4] │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ - mov r1, r8 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + mov r1, r9 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r0, r4 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344c38 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r1, r6 │ │ │ │ - orr sl, r7, r3 │ │ │ │ + orr r3, r8, r3 │ │ │ │ + str r3, [sp, #28] │ │ │ │ add r3, sp, #96 @ 0x60 │ │ │ │ mov r0, r3 │ │ │ │ bl 3b570 │ │ │ │ - ldr fp, [r5, #28] │ │ │ │ + ldr r3, [r5, #28] │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [r3] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ - ldr r3, [fp] │ │ │ │ - str r6, [sp, #164] @ 0xa4 │ │ │ │ ldr ip, [r3] │ │ │ │ - str ip, [sp, #24] │ │ │ │ - lsr r7, ip, #2 │ │ │ │ - and r7, r7, #1 │ │ │ │ - eor r7, r7, #1 │ │ │ │ - str r7, [sp, #160] @ 0xa0 │ │ │ │ + str ip, [sp, #36] @ 0x24 │ │ │ │ + lsr r8, ip, #2 │ │ │ │ + and r8, r8, #1 │ │ │ │ + eor r8, r8, #1 │ │ │ │ + str r6, [sp, #164] @ 0xa4 │ │ │ │ + str r8, [sp, #160] @ 0xa0 │ │ │ │ + mov sl, #0 │ │ │ │ + mov fp, #0 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 345130 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ + ldr r0, [sp, #28] │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ + mov r2, #41 @ 0x29 │ │ │ │ + orr r3, r0, r3 │ │ │ │ + mov r1, #40 @ 0x28 │ │ │ │ + mov r0, r4 │ │ │ │ + strd sl, [sp] │ │ │ │ + str r3, [sp, #24] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ + ldr r2, [sp, #268] @ 0x10c │ │ │ │ cmp r3, #0 │ │ │ │ - ldr r3, [sp, #268] @ 0x10c │ │ │ │ - orr r3, r9, r3 │ │ │ │ - ldr r9, [sp, #272] @ 0x110 │ │ │ │ - orr r9, sl, r9 │ │ │ │ - bne 34e178 │ │ │ │ + orr r7, r7, r2 │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ + ldr r2, [sp, #272] @ 0x110 │ │ │ │ + orr r3, r3, r2 │ │ │ │ + bne 34e17c │ │ │ │ ldr r2, [r5, #16] │ │ │ │ cmp r2, #1 │ │ │ │ - ldrhi r2, [fp, #4] │ │ │ │ + ldrhi r2, [sp, #40] @ 0x28 │ │ │ │ movls r2, r6 │ │ │ │ + ldrhi r2, [r2, #4] │ │ │ │ ldrbhi r2, [r2] │ │ │ │ lsrhi r2, r2, #5 │ │ │ │ andhi r2, r2, #1 │ │ │ │ stm sp, {r2, r6} │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ + ldr r2, [sp, #268] @ 0x10c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - ldr fp, [sp, #268] @ 0x10c │ │ │ │ + mov fp, #0 │ │ │ │ ldr r5, [sp, #272] @ 0x110 │ │ │ │ + orr r7, r7, r2 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r0, r3, fp │ │ │ │ - orr r5, r9, r5 │ │ │ │ - mov r9, #0 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r1, r2 │ │ │ │ - str r0, [sp, #12] │ │ │ │ - str r9, [sp, #4] │ │ │ │ - mov r0, r4 │ │ │ │ - bl 344acc │ │ │ │ - ldr r3, [sp, #268] @ 0x10c │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ - mov fp, #0 │ │ │ │ - mov sl, #0 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr fp, r0, r3 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ - mov r2, #41 @ 0x29 │ │ │ │ - mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + str fp, [sp, #4] │ │ │ │ + orr r5, r3, r5 │ │ │ │ bl 344acc │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ - mov r1, r2 │ │ │ │ + ldrh r3, [r9, #12] │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp, #4] │ │ │ │ - str r7, [sp] │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r6, [sp, #268] @ 0x10c │ │ │ │ - bl 344acc │ │ │ │ - ldrh r3, [r8, #12] │ │ │ │ - orr r6, fp, r6 │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ - ldrne r2, [sp, #24] │ │ │ │ - orr r6, r6, r3 │ │ │ │ + ldrne r2, [sp, #36] @ 0x24 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - mov r0, r4 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldrne r3, [sp, #28] │ │ │ │ - moveq r3, r9 │ │ │ │ - str r9, [sp, #4] │ │ │ │ + ldrne r3, [sp, #32] │ │ │ │ + moveq r3, fp │ │ │ │ eorne r3, r3, r2 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ - str r3, [sp] │ │ │ │ - b 34de30 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - lsr r7, r3, #1 │ │ │ │ - and r3, r3, #1 │ │ │ │ + mov r2, #46 @ 0x2e │ │ │ │ + mov r1, r2 │ │ │ │ + stm sp, {r3, fp} │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + str r8, [sp] │ │ │ │ + str r6, [sp, #4] │ │ │ │ + b 34de28 │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ + lsr r7, r2, #1 │ │ │ │ + and r2, r2, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + str r2, [sp, #16] │ │ │ │ b 34dab0 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 34dd08 │ │ │ │ + b 34dd04 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ lsr r2, r2, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ - b 34e064 │ │ │ │ + b 34e0a4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011c259c │ │ │ │ + @ instruction: 0x011c2598 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c2198 │ │ │ │ + @ instruction: 0x011c219c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3768] @ 0xeb8 │ │ │ │ ldrb r3, [r2, #13] │ │ │ │ sub sp, sp, #292 @ 0x124 │ │ │ │ - mov r5, r2 │ │ │ │ - ldr r2, [pc, #2032] @ 34e9ac │ │ │ │ + str r1, [sp, #12] │ │ │ │ + ldr r1, [pc, #2032] @ 34e9b0 │ │ │ │ str r3, [sp, #16] │ │ │ │ + mov r5, r2 │ │ │ │ cmp r3, #0 │ │ │ │ - ldr r3, [pc, #2024] @ 34e9b0 │ │ │ │ - add r2, pc, r2 │ │ │ │ + ldrb r3, [r2, #12] │ │ │ │ + ldr r2, [pc, #2016] @ 34e9b4 │ │ │ │ + add r1, pc, r1 │ │ │ │ str r0, [sp, #24] │ │ │ │ - str r1, [sp, #12] │ │ │ │ - ldr r3, [r2, r3] │ │ │ │ - ldr r3, [r3] │ │ │ │ - str r3, [sp, #284] @ 0x11c │ │ │ │ - mov r3, #0 │ │ │ │ - bne 34e968 │ │ │ │ + ldr r2, [r1, r2] │ │ │ │ + ldr r2, [r2] │ │ │ │ + str r2, [sp, #284] @ 0x11c │ │ │ │ + mov r2, #0 │ │ │ │ + bne 34e974 │ │ │ │ ldr r2, [r5, #16] │ │ │ │ - ldr r3, [r5, #28] │ │ │ │ cmp r2, #1 │ │ │ │ - ldrhi r2, [r3, #4] │ │ │ │ - ldr r3, [r3] │ │ │ │ - ldrbhi r7, [r2] │ │ │ │ - ldrb r3, [r3] │ │ │ │ - lsrhi r7, r7, #5 │ │ │ │ - lsr r3, r3, #5 │ │ │ │ + ldr r2, [r5, #28] │ │ │ │ ldrls r7, [sp, #16] │ │ │ │ - and r3, r3, #1 │ │ │ │ + ldrhi r1, [r2, #4] │ │ │ │ + ldr r2, [r2] │ │ │ │ + ldrbhi r7, [r1] │ │ │ │ + ldrb r2, [r2] │ │ │ │ + lsrhi r7, r7, #5 │ │ │ │ + lsr r2, r2, #5 │ │ │ │ + and r2, r2, #1 │ │ │ │ andhi r7, r7, #1 │ │ │ │ - str r3, [sp, #20] │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ + str r2, [sp, #20] │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ + mov r6, #0 │ │ │ │ + orr r7, r2, r7 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ - orr r7, r3, r7 │ │ │ │ - ldrb r3, [r5, #12] │ │ │ │ - lsr fp, r2, #1 │ │ │ │ cmp r3, #0 │ │ │ │ movne r7, #0 │ │ │ │ andeq r7, r7, #1 │ │ │ │ + lsr fp, r2, #1 │ │ │ │ lsr sl, r2, #2 │ │ │ │ lsr r9, r2, #11 │ │ │ │ lsr r8, r2, #4 │ │ │ │ cmp r7, #0 │ │ │ │ and r2, r2, #1 │ │ │ │ - mov r6, #0 │ │ │ │ and fp, fp, #1 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp, #28] │ │ │ │ str r2, [sp] │ │ │ │ - bne 34e658 │ │ │ │ + bne 34e65c │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str sl, [sp] │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ + str r3, [sp, #32] │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #32] │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #42 @ 0x2a │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ + str r3, [sp, #92] @ 0x5c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #92] @ 0x5c │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ stm sp, {r3, r7} │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + str r3, [sp, #88] @ 0x58 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ + str r3, [sp, #76] @ 0x4c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [r5, #24] │ │ │ │ mov r2, #47 @ 0x2f │ │ │ │ ldr sl, [r3] │ │ │ │ mov r1, r2 │ │ │ │ ldr fp, [sl] │ │ │ │ mov r0, r4 │ │ │ │ lsr r3, fp, #11 │ │ │ │ and r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ bl 344c38 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ add r8, sp, #104 @ 0x68 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ bl 3b570 │ │ │ │ ldr r9, [r5, #28] │ │ │ │ mov r2, r8 │ │ │ │ ldr r3, [r9] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [r3] │ │ │ │ str r0, [sp, #100] @ 0x64 │ │ │ │ @@ -805067,15 +805068,15 @@ │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [sp, #28] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ bl 3b570 │ │ │ │ ldr r9, [r9, #4] │ │ │ │ mov r2, r8 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ mov r3, r9 │ │ │ │ mov r0, r4 │ │ │ │ strd r6, [sp, #168] @ 0xa8 │ │ │ │ @@ -805089,118 +805090,118 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r8, [sp, #280] @ 0x118 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bne 34e988 │ │ │ │ + bne 34e98c │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrbhi r3, [r9] │ │ │ │ movls r3, r7 │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ andhi r3, r3, #1 │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ stm sp, {r3, r7} │ │ │ │ + mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ + ldr r1, [sp, #36] @ 0x24 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ mov r9, #0 │ │ │ │ orr r5, r2, r1 │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ mov r0, r4 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #92] @ 0x5c │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ str r9, [sp, #4] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ - orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ - orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #76] @ 0x4c │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ + ldr r2, [sp, #60] @ 0x3c │ │ │ │ orr r3, r3, r2 │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ + orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ + orr r3, r3, r2 │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ orr r5, r5, r8 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ str r2, [sp] │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ orr r8, r3, r2 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ mov r1, r2 │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - strd r6, [sp] │ │ │ │ - mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r6, [sp, #276] @ 0x114 │ │ │ │ - bl 344acc │ │ │ │ ldrh r3, [sl, #12] │ │ │ │ - orr r6, r8, r6 │ │ │ │ + mov r2, #46 @ 0x2e │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - beq 34e980 │ │ │ │ - ldr r3, [sp, #100] @ 0x64 │ │ │ │ - eor r3, r3, fp │ │ │ │ - lsr r3, r3, #2 │ │ │ │ - and r3, r3, #1 │ │ │ │ - mov r2, #46 @ 0x2e │ │ │ │ mov r1, r2 │ │ │ │ - str r3, [sp] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r0, r4 │ │ │ │ - str r9, [sp, #4] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldrne r3, [sp, #100] @ 0x64 │ │ │ │ + moveq r3, r9 │ │ │ │ + eorne r3, r3, fp │ │ │ │ + lsrne r3, r3, #2 │ │ │ │ + andne r3, r3, #1 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ bl 344acc │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ + str r7, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + orr r7, r8, r3 │ │ │ │ + str r6, [sp] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - ldr r2, [sp, #276] @ 0x114 │ │ │ │ + mov r1, r2 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #908] @ 34e9b4 │ │ │ │ - str r6, [r3] │ │ │ │ - str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #892] @ 34e9b0 │ │ │ │ + bl 344acc │ │ │ │ + ldr r2, [sp, #276] @ 0x114 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + orr r7, r7, r2 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + orr r3, r5, r3 │ │ │ │ + str r3, [r2, #4] │ │ │ │ + str r7, [r2] │ │ │ │ + ldr r2, [pc, #900] @ 34e9b8 │ │ │ │ + ldr r3, [pc, #892] @ 34e9b4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34e9a8 │ │ │ │ + bne 34e9ac │ │ │ │ ldr r0, [sp, #24] │ │ │ │ add sp, sp, #292 @ 0x124 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -805273,311 +805274,311 @@ │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - add r9, sp, #104 @ 0x68 │ │ │ │ + add sl, sp, #104 @ 0x68 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - orr sl, r8, r3 │ │ │ │ + mov r0, sl │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 3b570 │ │ │ │ ldr fp, [r5, #28] │ │ │ │ - mov r2, r9 │ │ │ │ + mov r2, sl │ │ │ │ ldr r3, [fp] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [r3] │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ - lsr r8, r0, #2 │ │ │ │ - and r8, r8, #1 │ │ │ │ - eor r8, r8, #1 │ │ │ │ + lsr r9, r0, #2 │ │ │ │ + and r9, r9, #1 │ │ │ │ + eor r9, r9, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r6, [sp, #172] @ 0xac │ │ │ │ - str r8, [sp, #168] @ 0xa8 │ │ │ │ + str r9, [sp, #168] @ 0xa8 │ │ │ │ bl 345130 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + mov r0, sl │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 3b570 │ │ │ │ - ldr fp, [fp, #4] │ │ │ │ - mov r2, r9 │ │ │ │ + ldr r3, [fp, #4] │ │ │ │ + mov r2, sl │ │ │ │ ldr r1, [sp, #12] │ │ │ │ - mov r3, fp │ │ │ │ mov r0, r4 │ │ │ │ - str r8, [sp, #168] @ 0xa8 │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ + str r9, [sp, #168] @ 0xa8 │ │ │ │ str r6, [sp, #172] @ 0xac │ │ │ │ bl 345130 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r2, #31 │ │ │ │ mov r1, #16 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ + mov sl, #0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + mov fp, #0 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + mov r2, #41 @ 0x29 │ │ │ │ + mov r1, #40 @ 0x28 │ │ │ │ + mov r0, r4 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - ldr r9, [sp, #280] @ 0x118 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - orr r9, sl, r9 │ │ │ │ orr r7, r7, r3 │ │ │ │ - bne 34e998 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + bne 34e99c │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ - ldrbhi r3, [fp] │ │ │ │ + ldrhi r3, [sp, #40] @ 0x28 │ │ │ │ movls r3, r6 │ │ │ │ + ldrbhi r3, [r3] │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ andhi r3, r3, #1 │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ + stm sp, {r3, r6} │ │ │ │ bl 344acc │ │ │ │ ldr r5, [sp, #280] @ 0x118 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r5, r9, r5 │ │ │ │ + orr r5, r8, r5 │ │ │ │ str r3, [sp] │ │ │ │ - mov r9, #0 │ │ │ │ + mov r8, #0 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r9, [sp, #4] │ │ │ │ - orr r7, r7, r3 │ │ │ │ - bl 344acc │ │ │ │ - ldr r3, [sp, #276] @ 0x114 │ │ │ │ - mov sl, #0 │ │ │ │ + str r8, [sp, #4] │ │ │ │ orr r7, r7, r3 │ │ │ │ - mov fp, #0 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ - mov r2, #41 @ 0x29 │ │ │ │ - mov r1, #40 @ 0x28 │ │ │ │ - mov r0, r4 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r5, r5, r3 │ │ │ │ - bl 344acc │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - str r6, [sp, #4] │ │ │ │ - mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ - str r8, [sp] │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r6, [sp, #276] @ 0x114 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - orr r6, r7, r6 │ │ │ │ + mov r0, r4 │ │ │ │ ldrh r3, [r3, #12] │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + ldrne r2, [sp, #36] @ 0x24 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 34e980 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - eor r3, r3, r2 │ │ │ │ - lsr r3, r3, #2 │ │ │ │ - and r3, r3, #1 │ │ │ │ - b 34e5f4 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - lsr r7, r3, #1 │ │ │ │ - and r3, r3, #1 │ │ │ │ + ldrne r3, [sp, #32] │ │ │ │ + moveq r3, r8 │ │ │ │ + eorne r3, r3, r2 │ │ │ │ + lsrne r3, r3, #2 │ │ │ │ + andne r3, r3, #1 │ │ │ │ + mov r2, #46 @ 0x2e │ │ │ │ + mov r1, r2 │ │ │ │ + stm sp, {r3, r8} │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + str r9, [sp] │ │ │ │ + str r6, [sp, #4] │ │ │ │ + b 34e600 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + lsr r7, r2, #1 │ │ │ │ + and r2, r2, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ - str r3, [sp, #20] │ │ │ │ - b 34e218 │ │ │ │ - mov r3, r9 │ │ │ │ - b 34e5f4 │ │ │ │ + str r2, [sp, #20] │ │ │ │ + b 34e220 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 34e4c8 │ │ │ │ + b 34e4cc │ │ │ │ ldr r3, [sp, #16] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 34e894 │ │ │ │ + b 34e8c8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r4, lsr lr │ │ │ │ + tsteq ip, r8, lsr #28 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r8, asr #19 │ │ │ │ + tsteq ip, r4, asr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3760] @ 0xeb0 │ │ │ │ ldrb r3, [r2, #13] │ │ │ │ sub sp, sp, #300 @ 0x12c │ │ │ │ - mov r5, r2 │ │ │ │ - ldr r2, [pc, #2136] @ 34f234 │ │ │ │ + str r1, [sp, #12] │ │ │ │ + ldr r1, [pc, #2136] @ 34f238 │ │ │ │ str r3, [sp, #16] │ │ │ │ + mov r5, r2 │ │ │ │ cmp r3, #0 │ │ │ │ - ldr r3, [pc, #2128] @ 34f238 │ │ │ │ - add r2, pc, r2 │ │ │ │ + ldrb r3, [r2, #12] │ │ │ │ + ldr r2, [pc, #2120] @ 34f23c │ │ │ │ + add r1, pc, r1 │ │ │ │ str r0, [sp, #24] │ │ │ │ - str r1, [sp, #12] │ │ │ │ - ldr r3, [r2, r3] │ │ │ │ - ldr r3, [r3] │ │ │ │ - str r3, [sp, #292] @ 0x124 │ │ │ │ - mov r3, #0 │ │ │ │ - bne 34f1f0 │ │ │ │ + ldr r2, [r1, r2] │ │ │ │ + ldr r2, [r2] │ │ │ │ + str r2, [sp, #292] @ 0x124 │ │ │ │ + mov r2, #0 │ │ │ │ + bne 34f1fc │ │ │ │ ldr r2, [r5, #16] │ │ │ │ - ldr r3, [r5, #28] │ │ │ │ cmp r2, #1 │ │ │ │ - ldrhi r2, [r3, #4] │ │ │ │ - ldr r3, [r3] │ │ │ │ - ldrbhi r7, [r2] │ │ │ │ - ldrb r3, [r3] │ │ │ │ - lsrhi r7, r7, #5 │ │ │ │ - lsr r3, r3, #5 │ │ │ │ + ldr r2, [r5, #28] │ │ │ │ ldrls r7, [sp, #16] │ │ │ │ - and r3, r3, #1 │ │ │ │ + ldrhi r1, [r2, #4] │ │ │ │ + ldr r2, [r2] │ │ │ │ + ldrbhi r7, [r1] │ │ │ │ + ldrb r2, [r2] │ │ │ │ + lsrhi r7, r7, #5 │ │ │ │ + lsr r2, r2, #5 │ │ │ │ + and r2, r2, #1 │ │ │ │ andhi r7, r7, #1 │ │ │ │ - str r3, [sp, #20] │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ + str r2, [sp, #20] │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ + mov r6, #0 │ │ │ │ + orr r7, r2, r7 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ - orr r7, r3, r7 │ │ │ │ - ldrb r3, [r5, #12] │ │ │ │ - lsr fp, r2, #1 │ │ │ │ cmp r3, #0 │ │ │ │ movne r7, #0 │ │ │ │ andeq r7, r7, #1 │ │ │ │ + lsr fp, r2, #1 │ │ │ │ lsr sl, r2, #2 │ │ │ │ lsr r9, r2, #11 │ │ │ │ lsr r8, r2, #4 │ │ │ │ cmp r7, #0 │ │ │ │ and r2, r2, #1 │ │ │ │ - mov r6, #0 │ │ │ │ and fp, fp, #1 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp, #28] │ │ │ │ str r2, [sp] │ │ │ │ - bne 34eeb4 │ │ │ │ + bne 34eeb8 │ │ │ │ add r4, sp, #284 @ 0x11c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ + str r3, [sp, #60] @ 0x3c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str sl, [sp] │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r2, #42 @ 0x2a │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ stm sp, {r3, r7} │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #32] │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ - str r3, [sp, #104] @ 0x68 │ │ │ │ + str r3, [sp, #28] │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - str r3, [sp, #28] │ │ │ │ + str r3, [sp, #32] │ │ │ │ bl 344acc │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [r5, #32] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r2, #50 @ 0x32 │ │ │ │ mov r1, #48 @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ + str r3, [sp, #104] @ 0x68 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [r5, #24] │ │ │ │ mov r2, #47 @ 0x2f │ │ │ │ ldr sl, [r3] │ │ │ │ mov r1, r2 │ │ │ │ ldr fp, [sl] │ │ │ │ mov r0, r4 │ │ │ │ lsr r3, fp, #11 │ │ │ │ and r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ + str r3, [sp, #92] @ 0x5c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - str r3, [sp, #92] @ 0x5c │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ + str r3, [sp, #88] @ 0x58 │ │ │ │ bl 344c38 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ add r8, sp, #112 @ 0x70 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ bl 3b570 │ │ │ │ ldr r9, [r5, #28] │ │ │ │ mov r2, r8 │ │ │ │ ldr r3, [r9] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [r3] │ │ │ │ str r0, [sp, #108] @ 0x6c │ │ │ │ @@ -805596,17 +805597,17 @@ │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ bl 3b570 │ │ │ │ ldr r9, [r9, #4] │ │ │ │ mov r2, r8 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ mov r3, r9 │ │ │ │ mov r0, r4 │ │ │ │ strd r6, [sp, #176] @ 0xb0 │ │ │ │ @@ -805620,122 +805621,122 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r8, [sp, #288] @ 0x120 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ str r3, [sp, #12] │ │ │ │ - bne 34f210 │ │ │ │ + bne 34f214 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrbhi r3, [r9] │ │ │ │ movls r3, r7 │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ andhi r3, r3, #1 │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ stm sp, {r3, r7} │ │ │ │ + mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ - ldr r1, [sp, #52] @ 0x34 │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ + ldr r1, [sp, #56] @ 0x38 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ mov r9, #0 │ │ │ │ orr r5, r2, r1 │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ mov r0, r4 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ str r9, [sp, #4] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ - orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #104] @ 0x68 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #100] @ 0x64 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #100] @ 0x64 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #92] @ 0x5c │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #84] @ 0x54 │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ + ldr r2, [sp, #84] @ 0x54 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #76] @ 0x4c │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ orr r3, r3, r2 │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ + orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #68] @ 0x44 │ │ │ │ + orr r3, r3, r2 │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ orr r5, r5, r8 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ str r2, [sp] │ │ │ │ ldr r2, [sp, #284] @ 0x11c │ │ │ │ orr r8, r3, r2 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ mov r1, r2 │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - strd r6, [sp] │ │ │ │ - mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r6, [sp, #284] @ 0x11c │ │ │ │ - bl 344acc │ │ │ │ ldrh r3, [sl, #12] │ │ │ │ - orr r6, r8, r6 │ │ │ │ + mov r2, #46 @ 0x2e │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - beq 34f208 │ │ │ │ - ldr r3, [sp, #108] @ 0x6c │ │ │ │ - eor r3, r3, fp │ │ │ │ - lsr r3, r3, #2 │ │ │ │ - and r3, r3, #1 │ │ │ │ - mov r2, #46 @ 0x2e │ │ │ │ mov r1, r2 │ │ │ │ - str r3, [sp] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ mov r0, r4 │ │ │ │ - str r9, [sp, #4] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldrne r3, [sp, #108] @ 0x6c │ │ │ │ + moveq r3, r9 │ │ │ │ + eorne r3, r3, fp │ │ │ │ + lsrne r3, r3, #2 │ │ │ │ + andne r3, r3, #1 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ bl 344acc │ │ │ │ + ldr r3, [sp, #284] @ 0x11c │ │ │ │ + str r7, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + orr r7, r8, r3 │ │ │ │ + str r6, [sp] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - ldr r2, [sp, #284] @ 0x11c │ │ │ │ + mov r1, r2 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #952] @ 34f23c │ │ │ │ - str r6, [r3] │ │ │ │ - str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #936] @ 34f238 │ │ │ │ + bl 344acc │ │ │ │ + ldr r2, [sp, #284] @ 0x11c │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ + orr r7, r7, r2 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + orr r3, r5, r3 │ │ │ │ + str r3, [r2, #4] │ │ │ │ + str r7, [r2] │ │ │ │ + ldr r2, [pc, #944] @ 34f240 │ │ │ │ + ldr r3, [pc, #936] @ 34f23c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #292] @ 0x124 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34f230 │ │ │ │ + bne 34f234 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ add sp, sp, #300 @ 0x12c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #284 @ 0x11c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -805819,300 +805820,300 @@ │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ - add r9, sp, #112 @ 0x70 │ │ │ │ + add sl, sp, #112 @ 0x70 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - orr sl, r8, r3 │ │ │ │ + mov r0, sl │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 3b570 │ │ │ │ ldr fp, [r5, #28] │ │ │ │ - mov r2, r9 │ │ │ │ + mov r2, sl │ │ │ │ ldr r3, [fp] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [r3] │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ - lsr r8, r0, #2 │ │ │ │ - and r8, r8, #1 │ │ │ │ - eor r8, r8, #1 │ │ │ │ + lsr r9, r0, #2 │ │ │ │ + and r9, r9, #1 │ │ │ │ + eor r9, r9, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r6, [sp, #180] @ 0xb4 │ │ │ │ - str r8, [sp, #176] @ 0xb0 │ │ │ │ + str r9, [sp, #176] @ 0xb0 │ │ │ │ bl 345130 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + mov r0, sl │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 3b570 │ │ │ │ - ldr fp, [fp, #4] │ │ │ │ - mov r2, r9 │ │ │ │ + ldr r3, [fp, #4] │ │ │ │ + mov r2, sl │ │ │ │ ldr r1, [sp, #12] │ │ │ │ - mov r3, fp │ │ │ │ mov r0, r4 │ │ │ │ - str r8, [sp, #176] @ 0xb0 │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ + str r9, [sp, #176] @ 0xb0 │ │ │ │ str r6, [sp, #180] @ 0xb4 │ │ │ │ bl 345130 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r2, #31 │ │ │ │ mov r1, #16 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #284] @ 0x11c │ │ │ │ + mov sl, #0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + mov fp, #0 │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ + mov r2, #41 @ 0x29 │ │ │ │ + mov r1, #40 @ 0x28 │ │ │ │ + mov r0, r4 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - ldr r9, [sp, #288] @ 0x120 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ - orr r9, sl, r9 │ │ │ │ orr r7, r7, r3 │ │ │ │ - bne 34f220 │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + bne 34f224 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ - ldrbhi r3, [fp] │ │ │ │ + ldrhi r3, [sp, #40] @ 0x28 │ │ │ │ movls r3, r6 │ │ │ │ + ldrbhi r3, [r3] │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ andhi r3, r3, #1 │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ + stm sp, {r3, r6} │ │ │ │ bl 344acc │ │ │ │ ldr r5, [sp, #288] @ 0x120 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r5, r9, r5 │ │ │ │ + orr r5, r8, r5 │ │ │ │ str r3, [sp] │ │ │ │ - mov r9, #0 │ │ │ │ + mov r8, #0 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r9, [sp, #4] │ │ │ │ - orr r7, r7, r3 │ │ │ │ - bl 344acc │ │ │ │ - ldr r3, [sp, #284] @ 0x11c │ │ │ │ - mov sl, #0 │ │ │ │ + str r8, [sp, #4] │ │ │ │ orr r7, r7, r3 │ │ │ │ - mov fp, #0 │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ - mov r2, #41 @ 0x29 │ │ │ │ - mov r1, #40 @ 0x28 │ │ │ │ - mov r0, r4 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r5, r5, r3 │ │ │ │ - bl 344acc │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - str r6, [sp, #4] │ │ │ │ - mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ - str r8, [sp] │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r6, [sp, #284] @ 0x11c │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - orr r6, r7, r6 │ │ │ │ + mov r0, r4 │ │ │ │ ldrh r3, [r3, #12] │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ - orr r6, r6, r3 │ │ │ │ + ldrne r2, [sp, #36] @ 0x24 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 34f208 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - eor r3, r3, r2 │ │ │ │ - lsr r3, r3, #2 │ │ │ │ - and r3, r3, #1 │ │ │ │ - b 34ee50 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - lsr r7, r3, #1 │ │ │ │ - and r3, r3, #1 │ │ │ │ + ldrne r3, [sp, #32] │ │ │ │ + moveq r3, r8 │ │ │ │ + eorne r3, r3, r2 │ │ │ │ + lsrne r3, r3, #2 │ │ │ │ + andne r3, r3, #1 │ │ │ │ + mov r2, #46 @ 0x2e │ │ │ │ + mov r1, r2 │ │ │ │ + stm sp, {r3, r8} │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #284] @ 0x11c │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + str r9, [sp] │ │ │ │ + str r6, [sp, #4] │ │ │ │ + b 34ee5c │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + lsr r7, r2, #1 │ │ │ │ + and r2, r2, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ - str r3, [sp, #20] │ │ │ │ - b 34ea38 │ │ │ │ - mov r3, r9 │ │ │ │ - b 34ee50 │ │ │ │ + str r2, [sp, #20] │ │ │ │ + b 34ea40 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 34ed14 │ │ │ │ + b 34ed18 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 34f11c │ │ │ │ + b 34f150 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r4, lsl r6 │ │ │ │ + tsteq ip, r8, lsl #12 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, ip, ror #2 │ │ │ │ + tsteq ip, r8, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3768] @ 0xeb8 │ │ │ │ ldrb r3, [r1, #13] │ │ │ │ sub sp, sp, #292 @ 0x124 │ │ │ │ - ldr r2, [pc, #2284] @ 34fb4c │ │ │ │ + ldr r2, [pc, #2284] @ 34fb50 │ │ │ │ str r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - ldr r3, [pc, #2276] @ 34fb50 │ │ │ │ + ldr r3, [pc, #2276] @ 34fb54 │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ + ldrb fp, [r1, #12] │ │ │ │ mov r5, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #284] @ 0x11c │ │ │ │ mov r3, #0 │ │ │ │ - bne 34fb10 │ │ │ │ + bne 34fb14 │ │ │ │ ldr r2, [r1, #16] │ │ │ │ ldr r3, [r1, #28] │ │ │ │ cmp r2, #1 │ │ │ │ ldrhi r2, [r3, #4] │ │ │ │ ldr r3, [r3] │ │ │ │ ldrbhi r7, [r2] │ │ │ │ ldrb r3, [r3] │ │ │ │ lsrhi r7, r7, #5 │ │ │ │ lsr r3, r3, #5 │ │ │ │ ldrls r7, [sp, #12] │ │ │ │ and r3, r3, #1 │ │ │ │ andhi r7, r7, #1 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - ldrb fp, [r5, #12] │ │ │ │ + mov r6, #0 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ cmp fp, #0 │ │ │ │ movne r7, #0 │ │ │ │ andeq r7, r7, #1 │ │ │ │ lsr sl, r3, #1 │ │ │ │ lsr r9, r3, #2 │ │ │ │ lsr r8, r3, #4 │ │ │ │ cmp r7, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ - mov r6, #0 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp] │ │ │ │ - bne 34f77c │ │ │ │ + bne 34f780 │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr ip, [sp, #276] @ 0x114 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str sl, [sp] │ │ │ │ - str ip, [sp, #84] @ 0x54 │ │ │ │ + str ip, [sp, #24] │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr ip, [sp, #280] @ 0x118 │ │ │ │ - str ip, [sp, #24] │ │ │ │ + str ip, [sp, #28] │ │ │ │ bl 344acc │ │ │ │ ldr ip, [sp, #276] @ 0x114 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ - str ip, [sp, #76] @ 0x4c │ │ │ │ + str ip, [sp, #84] @ 0x54 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr ip, [sp, #280] @ 0x118 │ │ │ │ - str ip, [sp, #80] @ 0x50 │ │ │ │ + str ip, [sp, #88] @ 0x58 │ │ │ │ bl 344acc │ │ │ │ ldr ip, [sp, #276] @ 0x114 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - str ip, [sp, #64] @ 0x40 │ │ │ │ + str ip, [sp, #72] @ 0x48 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr ip, [sp, #280] @ 0x118 │ │ │ │ - str ip, [sp, #68] @ 0x44 │ │ │ │ + str ip, [sp, #80] @ 0x50 │ │ │ │ bl 344acc │ │ │ │ ldr ip, [sp, #276] @ 0x114 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ - str ip, [sp, #56] @ 0x38 │ │ │ │ + str ip, [sp, #64] @ 0x40 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr ip, [sp, #280] @ 0x118 │ │ │ │ - str ip, [sp, #60] @ 0x3c │ │ │ │ + str ip, [sp, #68] @ 0x44 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [r5, #24] │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ ldr fp, [r3] │ │ │ │ mov r0, r4 │ │ │ │ mov r1, fp │ │ │ │ - str r2, [sp, #48] @ 0x30 │ │ │ │ + str r2, [sp, #56] @ 0x38 │ │ │ │ ldr r2, [sp, #280] @ 0x118 │ │ │ │ - str r2, [sp, #52] @ 0x34 │ │ │ │ + str r2, [sp, #60] @ 0x3c │ │ │ │ bl 344c38 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r9, [r5, #28] │ │ │ │ ldr ip, [sp, #276] @ 0x114 │ │ │ │ ldr r6, [r9] │ │ │ │ - str ip, [sp, #40] @ 0x28 │ │ │ │ + str ip, [sp, #48] @ 0x30 │ │ │ │ ldr ip, [r6] │ │ │ │ mov r2, #14 │ │ │ │ tst ip, #1344 @ 0x540 │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str ip, [sp, #72] @ 0x48 │ │ │ │ + str ip, [sp, #76] @ 0x4c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr ip, [sp, #280] @ 0x118 │ │ │ │ - str ip, [sp, #44] @ 0x2c │ │ │ │ + str ip, [sp, #52] @ 0x34 │ │ │ │ add r8, sp, #104 @ 0x68 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ stm sp, {r3, r7} │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #32] │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r7 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + str r3, [sp, #32] │ │ │ │ mov r0, r8 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #28] │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ bl 3b570 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 34592c │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ @@ -806129,50 +806130,54 @@ │ │ │ │ tst r6, #1344 @ 0x540 │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ + str r3, [sp, #92] @ 0x5c │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - str r3, [sp, #100] @ 0x64 │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #92] @ 0x5c │ │ │ │ - bne 34fb28 │ │ │ │ + str r3, [sp, #100] @ 0x64 │ │ │ │ + bne 34fb2c │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrls r6, [sp, #12] │ │ │ │ lsrhi r6, r6, #5 │ │ │ │ ldrhi r7, [sp, #12] │ │ │ │ andhi r6, r6, #1 │ │ │ │ movls r7, r6 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r2 │ │ │ │ strd r6, [sp] │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ - ldr r2, [sp, #76] @ 0x4c │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ - ldr r1, [sp, #80] @ 0x50 │ │ │ │ + ldr r1, [sp, #88] @ 0x58 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ orr r5, r2, r1 │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ mov r1, sl │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ mov r6, #0 │ │ │ │ orr r5, r5, r2 │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ + orr r3, r3, r2 │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ + orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ @@ -806181,25 +806186,21 @@ │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #96] @ 0x60 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ - orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #100] @ 0x64 │ │ │ │ - orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #92] @ 0x5c │ │ │ │ orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ orr sl, r3, r2 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344c38 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ @@ -806262,15 +806263,15 @@ │ │ │ │ mov r2, #46 @ 0x2e │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ bl 344acc │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ mov r2, #31 │ │ │ │ lsr r3, r3, #2 │ │ │ │ and r3, r3, #1 │ │ │ │ eor r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, r2 │ │ │ │ @@ -806281,23 +806282,23 @@ │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r2, r7, r2 │ │ │ │ orr r3, r5, r3 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ stm r1, {r2, r3} │ │ │ │ - ldr r2, [pc, #1024] @ 34fb54 │ │ │ │ - ldr r3, [pc, #1016] @ 34fb50 │ │ │ │ + ldr r2, [pc, #1024] @ 34fb58 │ │ │ │ + ldr r3, [pc, #1016] @ 34fb54 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34fb48 │ │ │ │ + bne 34fb4c │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add sp, sp, #292 @ 0x124 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -806438,27 +806439,38 @@ │ │ │ │ mov r0, r4 │ │ │ │ mov sl, #1 │ │ │ │ strd sl, [sp, #176] @ 0xb0 │ │ │ │ bl 34592c │ │ │ │ ldr r0, [sp, #276] @ 0x114 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #280] @ 0x118 │ │ │ │ - str r0, [sp, #4] │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #16 │ │ │ │ + str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - ldr r8, [sp, #276] @ 0x114 │ │ │ │ - cmp r3, #0 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ + ldr r8, [sp, #276] @ 0x114 │ │ │ │ + mov sl, #0 │ │ │ │ orr r8, r3, r8 │ │ │ │ + mov fp, #0 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + mov r2, #41 @ 0x29 │ │ │ │ + mov r1, #40 @ 0x28 │ │ │ │ + mov r0, r4 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r7, r7, r3 │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + cmp r3, #0 │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r7, r7, r3 │ │ │ │ - bne 34fb38 │ │ │ │ + bne 34fb3c │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrhi r3, [sp, #32] │ │ │ │ movls r3, r6 │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ andhi r3, r3, #1 │ │ │ │ mov r2, #15 │ │ │ │ @@ -806470,44 +806482,33 @@ │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ ldr r6, [sp, #276] @ 0x114 │ │ │ │ ldr r5, [sp, #280] @ 0x118 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #276] @ 0x114 │ │ │ │ - orr r6, r8, r6 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - mov sl, #0 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ - mov fp, #0 │ │ │ │ - mov r2, #41 @ 0x29 │ │ │ │ - mov r1, #40 @ 0x28 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r5, r7, r5 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r5, r5, r3 │ │ │ │ - bl 344acc │ │ │ │ ldrh r3, [r9, #12] │ │ │ │ - mov r2, #0 │ │ │ │ + orr r6, r8, r6 │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - mov r0, r4 │ │ │ │ + orr r5, r7, r5 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ + mov r2, #0 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldrbne r3, [r9] │ │ │ │ moveq r3, #1 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ str r2, [sp, #4] │ │ │ │ mov r2, #46 @ 0x2e │ │ │ │ mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #31 │ │ │ │ lsr r3, r3, #2 │ │ │ │ @@ -806521,193 +806522,193 @@ │ │ │ │ mov r0, r4 │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r2, r6, r2 │ │ │ │ orr r3, r5, r3 │ │ │ │ - b 34f744 │ │ │ │ + b 34f748 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ lsr r7, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ str r3, [sp, #16] │ │ │ │ - b 34f2bc │ │ │ │ + b 34f2c4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ lsr r6, r3, #1 │ │ │ │ and r6, r6, #1 │ │ │ │ - b 34f534 │ │ │ │ + b 34f538 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 34fa0c │ │ │ │ + b 34fa3c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011c0d90 │ │ │ │ + tsteq ip, ip, lsl #27 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r4, lsr #17 │ │ │ │ + tsteq ip, r0, lsr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3768] @ 0xeb8 │ │ │ │ ldrb r3, [r1, #13] │ │ │ │ sub sp, sp, #292 @ 0x124 │ │ │ │ - ldr r2, [pc, #2348] @ 3504a4 │ │ │ │ str r3, [sp, #8] │ │ │ │ + mov r6, r1 │ │ │ │ cmp r3, #0 │ │ │ │ - ldr r3, [pc, #2340] @ 3504a8 │ │ │ │ - add r2, pc, r2 │ │ │ │ + ldrb r3, [r1, #12] │ │ │ │ + ldr r1, [pc, #2340] @ 3504b0 │ │ │ │ + ldr r2, [pc, #2340] @ 3504b4 │ │ │ │ + add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ - ldr r3, [r2, r3] │ │ │ │ - mov r6, r1 │ │ │ │ - ldr r3, [r3] │ │ │ │ - str r3, [sp, #284] @ 0x11c │ │ │ │ - mov r3, #0 │ │ │ │ - bne 350468 │ │ │ │ - ldr r2, [r1, #16] │ │ │ │ - ldr r3, [r1, #28] │ │ │ │ - cmp r2, #1 │ │ │ │ - ldrhi r2, [r3, #4] │ │ │ │ - ldr r3, [r3] │ │ │ │ - ldrbhi r5, [r2] │ │ │ │ - ldrb r3, [r3] │ │ │ │ + ldr r2, [r1, r2] │ │ │ │ + ldr r2, [r2] │ │ │ │ + str r2, [sp, #284] @ 0x11c │ │ │ │ + mov r2, #0 │ │ │ │ + bne 350474 │ │ │ │ + ldr r1, [r6, #16] │ │ │ │ + ldr r2, [r6, #28] │ │ │ │ + cmp r1, #1 │ │ │ │ + ldrhi r1, [r2, #4] │ │ │ │ + ldr r2, [r2] │ │ │ │ + ldrbhi r5, [r1] │ │ │ │ + ldrb r2, [r2] │ │ │ │ lsrhi r5, r5, #5 │ │ │ │ - lsr r3, r3, #5 │ │ │ │ + lsr r2, r2, #5 │ │ │ │ ldrls r5, [sp, #8] │ │ │ │ - and r3, r3, #1 │ │ │ │ + and r2, r2, #1 │ │ │ │ andhi r5, r5, #1 │ │ │ │ - str r3, [sp, #12] │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + str r2, [sp, #12] │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ + mov r7, #0 │ │ │ │ + orr r5, r5, r2 │ │ │ │ ldr r2, [r6, #8] │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldrb r3, [r6, #12] │ │ │ │ - lsr fp, r2, #1 │ │ │ │ cmp r3, #0 │ │ │ │ movne r5, #0 │ │ │ │ andeq r5, r5, #1 │ │ │ │ + lsr fp, r2, #1 │ │ │ │ lsr sl, r2, #2 │ │ │ │ lsr r9, r2, #11 │ │ │ │ lsr r8, r2, #4 │ │ │ │ cmp r5, #0 │ │ │ │ and r2, r2, #1 │ │ │ │ - mov r7, #0 │ │ │ │ and fp, fp, #1 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp, #20] │ │ │ │ str r2, [sp] │ │ │ │ - bne 3500d8 │ │ │ │ + bne 3500dc │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - ldr ip, [sp, #276] @ 0x114 │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - str ip, [sp, #32] │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ str r5, [sp, #4] │ │ │ │ - ldr ip, [sp, #280] @ 0x118 │ │ │ │ - str ip, [sp, #36] @ 0x24 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ bl 344acc │ │ │ │ - ldr ip, [sp, #276] @ 0x114 │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str sl, [sp] │ │ │ │ - str ip, [sp, #24] │ │ │ │ + str r3, [sp, #28] │ │ │ │ str r5, [sp, #4] │ │ │ │ - ldr ip, [sp, #280] @ 0x118 │ │ │ │ - str ip, [sp, #28] │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + str r3, [sp, #32] │ │ │ │ bl 344acc │ │ │ │ - ldr ip, [sp, #276] @ 0x114 │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #42 @ 0x2a │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ - str ip, [sp, #92] @ 0x5c │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ str r5, [sp, #4] │ │ │ │ - ldr ip, [sp, #280] @ 0x118 │ │ │ │ - str ip, [sp, #96] @ 0x60 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + str r3, [sp, #24] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - ldr ip, [sp, #276] @ 0x114 │ │ │ │ - stm sp, {r3, r5} │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ + stm sp, {r3, r5} │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ - str ip, [sp, #84] @ 0x54 │ │ │ │ - ldr ip, [sp, #280] @ 0x118 │ │ │ │ - str ip, [sp, #88] @ 0x58 │ │ │ │ + str r3, [sp, #88] @ 0x58 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + str r3, [sp, #92] @ 0x5c │ │ │ │ bl 344acc │ │ │ │ - ldr ip, [sp, #276] @ 0x114 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ - str ip, [sp, #76] @ 0x4c │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ str r5, [sp, #4] │ │ │ │ - ldr ip, [sp, #280] @ 0x118 │ │ │ │ - str ip, [sp, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + str r3, [sp, #84] @ 0x54 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [r6, #24] │ │ │ │ - ldr r2, [sp, #276] @ 0x114 │ │ │ │ - ldr fp, [r3] │ │ │ │ mov r0, r4 │ │ │ │ + ldr fp, [r3] │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, fp │ │ │ │ - str r2, [sp, #68] @ 0x44 │ │ │ │ - ldr r2, [sp, #280] @ 0x118 │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + str r3, [sp, #76] @ 0x4c │ │ │ │ bl 344c38 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r9, [r6, #28] │ │ │ │ - ldr ip, [sp, #276] @ 0x114 │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ ldr r7, [r9] │ │ │ │ - str ip, [sp, #60] @ 0x3c │ │ │ │ - ldr ip, [r7] │ │ │ │ - mov r2, #14 │ │ │ │ - tst ip, #1344 @ 0x540 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ + ldr r3, [r7] │ │ │ │ + str r3, [sp, #100] @ 0x64 │ │ │ │ + tst r3, #1344 @ 0x540 │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ + mov r2, #14 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str ip, [sp, #100] @ 0x64 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - ldr ip, [sp, #280] @ 0x118 │ │ │ │ - str ip, [sp, #64] @ 0x40 │ │ │ │ - add r8, sp, #104 @ 0x68 │ │ │ │ str r3, [sp] │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - mov r2, #43 @ 0x2b │ │ │ │ - stm sp, {r3, r5} │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ + stm sp, {r2, r5} │ │ │ │ + mov r2, #43 @ 0x2b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + add r8, sp, #104 @ 0x68 │ │ │ │ + str r3, [sp, #60] @ 0x3c │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r5 │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ mov r0, r8 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ bl 3b570 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 34592c │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ @@ -806726,76 +806727,76 @@ │ │ │ │ moveq r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr r2, [sp, #280] @ 0x118 │ │ │ │ cmp r3, #0 │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - bne 350480 │ │ │ │ + bne 35048c │ │ │ │ ldr r2, [r6, #16] │ │ │ │ cmp r2, #1 │ │ │ │ ldrls r7, [sp, #8] │ │ │ │ lsrhi r7, r7, #5 │ │ │ │ ldrhi r5, [sp, #8] │ │ │ │ andhi r7, r7, #1 │ │ │ │ movls r5, r7 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp] │ │ │ │ str r5, [sp, #4] │ │ │ │ str r3, [sp, #8] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ - mov r1, sl │ │ │ │ - orr r5, r3, r2 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ + mov r1, sl │ │ │ │ + orr r5, r3, r2 │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ mov r0, r4 │ │ │ │ orr r7, r3, r2 │ │ │ │ - ldr r3, [sp, #92] @ 0x5c │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ mov r6, #0 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #96] @ 0x60 │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ - orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ + ldr r3, [sp, #84] @ 0x54 │ │ │ │ orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ orr r5, r5, r3 │ │ │ │ @@ -806878,25 +806879,25 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r8, r8, r2 │ │ │ │ - ldr r2, [pc, #1028] @ 3504ac │ │ │ │ + ldr r2, [pc, #1036] @ 3504b8 │ │ │ │ str r8, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #1012] @ 3504a8 │ │ │ │ + ldr r3, [pc, #1020] @ 3504b4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3504a0 │ │ │ │ + bne 3504ac │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #292 @ 0x124 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -807046,210 +807047,212 @@ │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r1, r7 │ │ │ │ + orr r0, r8, r3 │ │ │ │ + str r0, [sp, #20] │ │ │ │ mov r0, r9 │ │ │ │ - orr r8, r8, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, sl │ │ │ │ mov r1, r9 │ │ │ │ + mov r2, sl │ │ │ │ mov r0, r4 │ │ │ │ bl 34592c │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #16 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ + ldr r0, [sp, #20] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + mov r8, #0 │ │ │ │ + mov r9, #0 │ │ │ │ + strd r8, [sp] │ │ │ │ + mov r2, #41 @ 0x29 │ │ │ │ + orr r8, r0, r3 │ │ │ │ + mov r1, #40 @ 0x28 │ │ │ │ + mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r8, r8, r3 │ │ │ │ - bne 350490 │ │ │ │ + bne 35049c │ │ │ │ ldr r3, [r6, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrhi r3, [sp, #28] │ │ │ │ movls r3, r7 │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ andhi r3, r3, #1 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r7} │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - ldr r6, [sp, #276] @ 0x114 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ + ldr r6, [sp, #276] @ 0x114 │ │ │ │ mov r1, r2 │ │ │ │ - orr r6, r5, r6 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r5, [sp, #280] @ 0x118 │ │ │ │ stm sp, {r3, r7} │ │ │ │ - bl 344acc │ │ │ │ - ldr r3, [sp, #276] @ 0x114 │ │ │ │ - orr r5, r8, r5 │ │ │ │ - mov r9, #0 │ │ │ │ - mov r8, #0 │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r8, r6, r3 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ - mov r2, #41 @ 0x29 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, #40 @ 0x28 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr r6, r5, r6 │ │ │ │ + ldr r5, [sp, #280] @ 0x118 │ │ │ │ bl 344acc │ │ │ │ ldrh r3, [fp, #12] │ │ │ │ - mov r0, r4 │ │ │ │ + orr r5, r8, r5 │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ ldrne r2, [sp, #24] │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r8, r6, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ + mov r0, r4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldrne r3, [fp] │ │ │ │ moveq r3, #0 │ │ │ │ moveq r2, r3 │ │ │ │ eorne r2, r2, r3 │ │ │ │ movne r3, r2 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ movne r2, #0 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 350080 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - lsr r5, r3, #1 │ │ │ │ - and r3, r3, #1 │ │ │ │ + b 350084 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + lsr r5, r2, #1 │ │ │ │ + and r2, r2, #1 │ │ │ │ and r5, r5, #1 │ │ │ │ - str r3, [sp, #12] │ │ │ │ - b 34fbd4 │ │ │ │ + str r2, [sp, #12] │ │ │ │ + b 34fbdc │ │ │ │ ldr r2, [sp, #8] │ │ │ │ lsr r7, r2, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ - b 34fe7c │ │ │ │ + b 34fe80 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 3503b0 │ │ │ │ + b 3503e8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r8, ror r4 │ │ │ │ + tsteq ip, ip, ror #8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tstpeq fp, r8, asr #30 @ p-variant is OBSOLETE │ │ │ │ + tstpeq fp, r4, asr #30 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3776] @ 0xec0 │ │ │ │ ldrb r3, [r1, #13] │ │ │ │ sub sp, sp, #284 @ 0x11c │ │ │ │ - ldr r2, [pc, #2356] @ 350e04 │ │ │ │ + ldr r2, [pc, #2388] @ 350e30 │ │ │ │ str r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - ldr r3, [pc, #2348] @ 350e08 │ │ │ │ + ldr r3, [pc, #2380] @ 350e34 │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ + ldrb fp, [r1, #12] │ │ │ │ mov r5, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #276] @ 0x114 │ │ │ │ mov r3, #0 │ │ │ │ - bne 350dc8 │ │ │ │ + bne 350df4 │ │ │ │ ldr r2, [r1, #16] │ │ │ │ ldr r3, [r1, #28] │ │ │ │ cmp r2, #1 │ │ │ │ ldrhi r2, [r3, #4] │ │ │ │ ldr r3, [r3] │ │ │ │ ldrbhi r7, [r2] │ │ │ │ ldrb r3, [r3] │ │ │ │ lsrhi r7, r7, #5 │ │ │ │ lsr r3, r3, #5 │ │ │ │ ldrls r7, [sp, #8] │ │ │ │ and r3, r3, #1 │ │ │ │ andhi r7, r7, #1 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - ldrb fp, [r5, #12] │ │ │ │ + mov r6, #0 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ cmp fp, #0 │ │ │ │ movne r7, #0 │ │ │ │ andeq r7, r7, #1 │ │ │ │ lsr sl, r3, #1 │ │ │ │ lsr r9, r3, #2 │ │ │ │ lsr r8, r3, #4 │ │ │ │ cmp r7, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ - mov r6, #0 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp] │ │ │ │ - bne 350a28 │ │ │ │ + bne 350a30 │ │ │ │ add r4, sp, #268 @ 0x10c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr ip, [sp, #268] @ 0x10c │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str sl, [sp] │ │ │ │ - str ip, [sp, #40] @ 0x28 │ │ │ │ + str ip, [sp, #44] @ 0x2c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr ip, [sp, #272] @ 0x110 │ │ │ │ - str ip, [sp, #44] @ 0x2c │ │ │ │ + str ip, [sp, #48] @ 0x30 │ │ │ │ bl 344acc │ │ │ │ ldr ip, [sp, #268] @ 0x10c │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ - str ip, [sp, #32] │ │ │ │ + str ip, [sp, #36] @ 0x24 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr ip, [sp, #272] @ 0x110 │ │ │ │ - str ip, [sp, #36] @ 0x24 │ │ │ │ + str ip, [sp, #40] @ 0x28 │ │ │ │ bl 344acc │ │ │ │ ldr ip, [sp, #268] @ 0x10c │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - str ip, [sp, #24] │ │ │ │ + str ip, [sp, #28] │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr ip, [sp, #272] @ 0x110 │ │ │ │ - str ip, [sp, #28] │ │ │ │ + str ip, [sp, #32] │ │ │ │ bl 344acc │ │ │ │ ldr ip, [sp, #268] @ 0x10c │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ - str ip, [sp, #92] @ 0x5c │ │ │ │ + str ip, [sp, #20] │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr ip, [sp, #272] @ 0x110 │ │ │ │ - str ip, [sp, #20] │ │ │ │ + str ip, [sp, #24] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [r5, #24] │ │ │ │ mov r0, r4 │ │ │ │ ldr r2, [r3] │ │ │ │ str r2, [sp, #80] @ 0x50 │ │ │ │ mov r1, r2 │ │ │ │ ldr r2, [sp, #268] @ 0x10c │ │ │ │ - str r2, [sp, #84] @ 0x54 │ │ │ │ - ldr r2, [sp, #272] @ 0x110 │ │ │ │ str r2, [sp, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #272] @ 0x110 │ │ │ │ + str r2, [sp, #92] @ 0x5c │ │ │ │ bl 344c38 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ @@ -807261,38 +807264,38 @@ │ │ │ │ mov r2, #14 │ │ │ │ ldr r3, [r6] │ │ │ │ mov r1, r2 │ │ │ │ tst r3, #1344 @ 0x540 │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ - str ip, [sp, #72] @ 0x48 │ │ │ │ + str ip, [sp, #76] @ 0x4c │ │ │ │ str r3, [sp] │ │ │ │ ldr ip, [sp, #272] @ 0x110 │ │ │ │ str r7, [sp, #4] │ │ │ │ - str ip, [sp, #76] @ 0x4c │ │ │ │ + str ip, [sp, #84] @ 0x54 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ stm sp, {r3, r7} │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ add sl, sp, #96 @ 0x60 │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r7 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ + str r3, [sp, #60] @ 0x3c │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ mov r8, #1 │ │ │ │ bl 3b570 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ strd r8, [sp, #168] @ 0xa8 │ │ │ │ @@ -807312,72 +807315,72 @@ │ │ │ │ tst r6, #1344 @ 0x540 │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr r9, [sp, #272] @ 0x110 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ str r3, [sp, #12] │ │ │ │ - bne 350de0 │ │ │ │ + bne 350e0c │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrls r3, [sp, #8] │ │ │ │ lsrhi r3, r6, #5 │ │ │ │ ldrhi r7, [sp, #8] │ │ │ │ andhi r3, r3, #1 │ │ │ │ movls r7, r3 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r7} │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ mov r1, r8 │ │ │ │ orr r5, r3, r2 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ mov r7, #0 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #92] @ 0x5c │ │ │ │ - orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ - orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #84] @ 0x54 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #76] @ 0x4c │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ + ldr r2, [sp, #84] @ 0x54 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ + ldr r2, [sp, #60] @ 0x3c │ │ │ │ orr r5, r5, r2 │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ + orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ + orr r5, r5, r2 │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ orr r9, r3, r9 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ orr r5, r5, r2 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ @@ -807437,62 +807440,61 @@ │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #16 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - lsr r3, r6, #2 │ │ │ │ - and r3, r3, #1 │ │ │ │ - eor r3, r3, #1 │ │ │ │ - mov r2, #42 @ 0x2a │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ - mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ - str r7, [sp, #4] │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r8, [sp, #268] @ 0x10c │ │ │ │ - bl 344acc │ │ │ │ ldr r2, [sp, #80] @ 0x50 │ │ │ │ - orr r8, fp, r8 │ │ │ │ - ldrh r3, [r2, #12] │ │ │ │ mov r0, r4 │ │ │ │ + ldrh r3, [r2, #12] │ │ │ │ + ldr r8, [sp, #268] @ 0x10c │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ - ldr r3, [sp, #268] @ 0x10c │ │ │ │ - moveq r6, r7 │ │ │ │ - orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ + orr r8, fp, r8 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldrne r3, [r2] │ │ │ │ - str r7, [sp, #4] │ │ │ │ - eorne r6, r6, r3 │ │ │ │ - lsrne r6, r6, #2 │ │ │ │ - andne r6, r6, #1 │ │ │ │ - str r6, [sp] │ │ │ │ + moveq r3, r7 │ │ │ │ + eorne r3, r3, r6 │ │ │ │ + lsrne r3, r3, #2 │ │ │ │ + andne r3, r3, #1 │ │ │ │ mov r2, #46 @ 0x2e │ │ │ │ mov r1, r2 │ │ │ │ + stm sp, {r3, r7} │ │ │ │ bl 344acc │ │ │ │ + mov r3, #0 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + lsr r6, r6, #2 │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ + and r6, r6, #1 │ │ │ │ + mov r2, #42 @ 0x2a │ │ │ │ + orr r8, r8, r3 │ │ │ │ + eor r6, r6, #1 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - ldr r2, [sp, #268] @ 0x10c │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + str r6, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - orr r8, r8, r2 │ │ │ │ - ldr r2, [pc, #1044] @ 350e0c │ │ │ │ - str r8, [r3] │ │ │ │ - str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #1028] @ 350e08 │ │ │ │ + bl 344acc │ │ │ │ + ldr r2, [sp, #268] @ 0x10c │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ + orr r2, r8, r2 │ │ │ │ + orr r3, r5, r3 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ + stm r1, {r2, r3} │ │ │ │ + ldr r2, [pc, #1072] @ 350e38 │ │ │ │ + ldr r3, [pc, #1064] @ 350e34 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 350e00 │ │ │ │ + bne 350e2c │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #284 @ 0x11c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #268 @ 0x10c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -807638,125 +807640,134 @@ │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, sl │ │ │ │ orr r8, r8, r3 │ │ │ │ bl 3b570 │ │ │ │ mov r3, #0 │ │ │ │ mov r2, #1 │ │ │ │ - strd r2, [sp, #168] @ 0xa8 │ │ │ │ mov r1, sl │ │ │ │ - mov r2, fp │ │ │ │ + strd r2, [sp, #168] @ 0xa8 │ │ │ │ mov r0, r4 │ │ │ │ + mov r2, fp │ │ │ │ bl 34592c │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #16 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ + mov sl, #0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + mov fp, #0 │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ + mov r2, #41 @ 0x29 │ │ │ │ + mov r1, #40 @ 0x28 │ │ │ │ + mov r0, r4 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ orr r8, r8, r3 │ │ │ │ - bne 350df0 │ │ │ │ + bne 350e1c │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ lsrhi r3, r9, #5 │ │ │ │ andhi r3, r3, #1 │ │ │ │ movls r3, r6 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - ldr r5, [sp, #268] @ 0x10c │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, r7, r5 │ │ │ │ - ldr r7, [sp, #272] @ 0x110 │ │ │ │ - bl 344acc │ │ │ │ - ldr r3, [sp, #268] @ 0x10c │ │ │ │ - mov sl, #0 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - mov fp, #0 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ - orr r7, r8, r7 │ │ │ │ - mov r2, #41 @ 0x29 │ │ │ │ - mov r1, #40 @ 0x28 │ │ │ │ - mov r0, r4 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r7, r7, r3 │ │ │ │ - bl 344acc │ │ │ │ - lsr r3, r9, #2 │ │ │ │ - and r3, r3, #1 │ │ │ │ - mov r6, #0 │ │ │ │ - mov r2, #42 @ 0x2a │ │ │ │ - eor r3, r3, #1 │ │ │ │ - ldr r8, [sp, #268] @ 0x10c │ │ │ │ - mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ - str r3, [sp] │ │ │ │ - str r6, [sp, #4] │ │ │ │ - orr r8, r5, r8 │ │ │ │ + ldr r6, [sp, #268] @ 0x10c │ │ │ │ ldr r5, [sp, #272] @ 0x110 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #20] │ │ │ │ - orr r5, r7, r5 │ │ │ │ + orr r6, r7, r6 │ │ │ │ ldrh r3, [r2, #12] │ │ │ │ - mov r0, r4 │ │ │ │ + orr r5, r8, r5 │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ - moveq r9, r6 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldrne r3, [r2] │ │ │ │ - str r6, [sp, #4] │ │ │ │ - eorne r9, r9, r3 │ │ │ │ - lsrne r9, r9, #2 │ │ │ │ - andne r9, r9, #1 │ │ │ │ + moveq r3, #0 │ │ │ │ + eorne r3, r3, r9 │ │ │ │ + lsrne r3, r3, #2 │ │ │ │ + moveq r2, r3 │ │ │ │ + movne r2, #0 │ │ │ │ + andne r3, r3, #1 │ │ │ │ + str r2, [sp, #4] │ │ │ │ + mov r2, #46 @ 0x2e │ │ │ │ + mov r1, r2 │ │ │ │ + str r3, [sp] │ │ │ │ + bl 344acc │ │ │ │ + mov r3, #0 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + lsr r9, r9, #2 │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ + and r9, r9, #1 │ │ │ │ + mov r2, #42 @ 0x2a │ │ │ │ + orr r6, r6, r3 │ │ │ │ + eor r9, r9, #1 │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ - b 3509d0 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + bl 344acc │ │ │ │ + ldr r2, [sp, #268] @ 0x10c │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ + orr r2, r6, r2 │ │ │ │ + orr r3, r5, r3 │ │ │ │ + b 3509f8 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ lsr r7, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 35052c │ │ │ │ + b 35053c │ │ │ │ ldr r3, [sp, #8] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 3507ac │ │ │ │ + b 3507b8 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 350ce4 │ │ │ │ + b 350d18 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tstpeq fp, r0, lsr #22 @ p-variant is OBSOLETE │ │ │ │ + tstpeq fp, r4, lsl fp @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011bf5f8 │ │ │ │ + @ instruction: 0x011bf5f0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ ldr r5, [r1, #8] │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ mov r6, r1 │ │ │ │ and r3, r5, #1 │ │ │ │ - ldr r1, [pc, #664] @ 3510d0 │ │ │ │ + ldr r1, [pc, #664] @ 3510fc │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #660] @ 3510d4 │ │ │ │ + ldr r3, [pc, #660] @ 351100 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #188 @ 0xbc │ │ │ │ mov r7, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #196] @ 0xc4 │ │ │ │ @@ -807880,15 +807891,15 @@ │ │ │ │ cmp r3, r5 │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ orr sl, fp, r3 │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ orr r9, r9, r3 │ │ │ │ movls r3, r7 │ │ │ │ movls r7, r3 │ │ │ │ - bls 35106c │ │ │ │ + bls 351098 │ │ │ │ ldr r3, [r6, #28] │ │ │ │ ldr r3, [r3, r5, lsl #2] │ │ │ │ cmp r3, r7 │ │ │ │ ldrbne r3, [r3] │ │ │ │ moveq r7, r3 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ @@ -807898,44 +807909,44 @@ │ │ │ │ str r3, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #188] @ 0xbc │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ orr sl, sl, r2 │ │ │ │ - ldr r2, [pc, #64] @ 3510d8 │ │ │ │ + ldr r2, [pc, #64] @ 351104 │ │ │ │ orr r9, r9, r3 │ │ │ │ - ldr r3, [pc, #52] @ 3510d4 │ │ │ │ + ldr r3, [pc, #52] @ 351100 │ │ │ │ add r2, pc, r2 │ │ │ │ str sl, [r8] │ │ │ │ str r9, [r8, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3510cc │ │ │ │ + bne 3510f8 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #204 @ 0xcc │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011bf1bc │ │ │ │ + @ instruction: 0x011bf190 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, ip, asr pc │ │ │ │ + tsteq fp, r0, lsr pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3848] @ 0xf08 │ │ │ │ ldr r5, [r1, #8] │ │ │ │ sub sp, sp, #212 @ 0xd4 │ │ │ │ mov r6, r1 │ │ │ │ and r3, r5, #1 │ │ │ │ - ldr r1, [pc, #800] @ 351424 │ │ │ │ + ldr r1, [pc, #800] @ 351450 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #796] @ 351428 │ │ │ │ + ldr r3, [pc, #796] @ 351454 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #196 @ 0xc4 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #204] @ 0xcc │ │ │ │ @@ -808092,15 +808103,15 @@ │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ cmp fp, r2 │ │ │ │ orr r5, r9, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 3513c0 │ │ │ │ + bls 3513ec │ │ │ │ ldr r3, [r6, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ @@ -808111,44 +808122,44 @@ │ │ │ │ mov r1, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #196] @ 0xc4 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ orr r7, r7, r2 │ │ │ │ - ldr r2, [pc, #64] @ 35142c │ │ │ │ + ldr r2, [pc, #64] @ 351458 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [pc, #52] @ 351428 │ │ │ │ + ldr r3, [pc, #52] @ 351454 │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r8] │ │ │ │ str r5, [r8, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 351420 │ │ │ │ + bne 35144c │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #212 @ 0xd4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011beef0 │ │ │ │ + tsteq fp, r4, asr #29 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r8, lsl #24 │ │ │ │ + @ instruction: 0x011bebdc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3848] @ 0xf08 │ │ │ │ ldr r5, [r1, #8] │ │ │ │ sub sp, sp, #212 @ 0xd4 │ │ │ │ mov r6, r1 │ │ │ │ and r3, r5, #1 │ │ │ │ - ldr r1, [pc, #780] @ 351764 │ │ │ │ + ldr r1, [pc, #780] @ 351790 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #776] @ 351768 │ │ │ │ + ldr r3, [pc, #776] @ 351794 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #196 @ 0xc4 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -808299,15 +808310,15 @@ │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ cmp r8, fp │ │ │ │ orr r5, r9, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 3516fc │ │ │ │ + bls 351728 │ │ │ │ ldr r3, [r6, #28] │ │ │ │ ldr r3, [r3, fp, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ @@ -808320,42 +808331,42 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ ldr r2, [sp, #196] @ 0xc4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ orr r7, r7, r2 │ │ │ │ - ldr r2, [pc, #60] @ 35176c │ │ │ │ + ldr r2, [pc, #60] @ 351798 │ │ │ │ str r7, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #44] @ 351768 │ │ │ │ + ldr r3, [pc, #44] @ 351794 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 351760 │ │ │ │ + bne 35178c │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add sp, sp, #212 @ 0xd4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011beb9c │ │ │ │ + tsteq fp, r0, ror fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r0, asr #17 │ │ │ │ + @ instruction: 0x011be894 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2528] @ 352170 │ │ │ │ + ldr r1, [pc, #2528] @ 35219c │ │ │ │ ldr r5, [r2, #8] │ │ │ │ mov fp, r2 │ │ │ │ - ldr r2, [pc, #2520] @ 352174 │ │ │ │ + ldr r2, [pc, #2520] @ 3521a0 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -808376,15 +808387,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 351bac │ │ │ │ + beq 351bd8 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r2, r6} │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr ip, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ @@ -808455,15 +808466,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 3b570 │ │ │ │ ands r3, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #20] │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 351f78 │ │ │ │ + beq 351fa4 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [fp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ @@ -808598,25 +808609,25 @@ │ │ │ │ ldr r8, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r8, r9, r8 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 351f90 │ │ │ │ + beq 351fbc │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 35210c │ │ │ │ + beq 352138 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 35214c │ │ │ │ + beq 352178 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 351fa0 │ │ │ │ + b 351fcc │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ @@ -808816,20 +808827,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r9, #0 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 351f10 │ │ │ │ + beq 351f3c │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r9, [r3] │ │ │ │ cmp r9, #0 │ │ │ │ moveq r3, r9 │ │ │ │ - beq 351f14 │ │ │ │ + beq 351f40 │ │ │ │ ldrb r9, [r9] │ │ │ │ lsr r9, r9, #2 │ │ │ │ and r9, r9, #1 │ │ │ │ eor r9, r9, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ @@ -808838,48 +808849,48 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #560] @ 352178 │ │ │ │ + ldr r2, [pc, #560] @ 3521a4 │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #544] @ 352174 │ │ │ │ + ldr r3, [pc, #544] @ 3521a0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35216c │ │ │ │ + bne 352198 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 351958 │ │ │ │ + b 351984 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 3520f8 │ │ │ │ + bne 352124 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [fp, #28] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov r2, r7 │ │ │ │ - bl 34d9ac │ │ │ │ + bl 34d9a8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #21 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -808899,20 +808910,20 @@ │ │ │ │ orr r7, r8, r7 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 352118 │ │ │ │ + beq 352144 │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 352134 │ │ │ │ + beq 352160 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 35215c │ │ │ │ + beq 352188 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -808934,71 +808945,71 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 3520e8 │ │ │ │ + bls 352114 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 351f20 │ │ │ │ + b 351f4c │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 351fa0 │ │ │ │ + b 351fcc │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 351fa0 │ │ │ │ + b 351fcc │ │ │ │ cmp r3, #0 │ │ │ │ - beq 352140 │ │ │ │ + beq 35216c │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 35205c │ │ │ │ + b 352088 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 35205c │ │ │ │ + b 352088 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 35205c │ │ │ │ + b 352088 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 351fa0 │ │ │ │ + b 351fcc │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 35205c │ │ │ │ + b 352088 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r0, ror #16 │ │ │ │ + tsteq fp, r4, lsr r8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r8, lsr #1 │ │ │ │ + tsteq fp, ip, ror r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2552] @ 352b94 │ │ │ │ + ldr r1, [pc, #2552] @ 352bc0 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ mov fp, r2 │ │ │ │ - ldr r2, [pc, #2544] @ 352b98 │ │ │ │ + ldr r2, [pc, #2544] @ 352bc4 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -809019,15 +809030,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 3525c4 │ │ │ │ + beq 3525f0 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r2, r6} │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr ip, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ @@ -809098,15 +809109,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 3b570 │ │ │ │ ands r3, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #20] │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 35299c │ │ │ │ + beq 3529c8 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [fp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ @@ -809244,25 +809255,25 @@ │ │ │ │ ldr r8, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r8, r9, r8 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 3529b4 │ │ │ │ + beq 3529e0 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 352b30 │ │ │ │ + beq 352b5c │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 352b70 │ │ │ │ + beq 352b9c │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 3529c4 │ │ │ │ + b 3529f0 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ @@ -809465,20 +809476,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r9, #0 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 352934 │ │ │ │ + beq 352960 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r9, [r3] │ │ │ │ cmp r9, #0 │ │ │ │ moveq r3, r9 │ │ │ │ - beq 352938 │ │ │ │ + beq 352964 │ │ │ │ ldrb r9, [r9] │ │ │ │ lsr r9, r9, #2 │ │ │ │ and r9, r9, #1 │ │ │ │ eor r9, r9, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ @@ -809487,48 +809498,48 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #560] @ 352b9c │ │ │ │ + ldr r2, [pc, #560] @ 352bc8 │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #544] @ 352b98 │ │ │ │ + ldr r3, [pc, #544] @ 352bc4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 352b90 │ │ │ │ + bne 352bbc │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 352364 │ │ │ │ + b 352390 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 352b1c │ │ │ │ + bne 352b48 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [fp, #28] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov r2, r7 │ │ │ │ - bl 34d9ac │ │ │ │ + bl 34d9a8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #21 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -809548,20 +809559,20 @@ │ │ │ │ orr r7, r8, r7 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 352b3c │ │ │ │ + beq 352b68 │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 352b58 │ │ │ │ + beq 352b84 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 352b80 │ │ │ │ + beq 352bac │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -809583,71 +809594,71 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 352b0c │ │ │ │ + bls 352b38 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 352944 │ │ │ │ + b 352970 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 3529c4 │ │ │ │ + b 3529f0 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 3529c4 │ │ │ │ + b 3529f0 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 352b64 │ │ │ │ + beq 352b90 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 352a80 │ │ │ │ + b 352aac │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 352a80 │ │ │ │ + b 352aac │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 352a80 │ │ │ │ + b 352aac │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 3529c4 │ │ │ │ + b 3529f0 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 352a80 │ │ │ │ + b 352aac │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r4, asr lr │ │ │ │ + tsteq fp, r8, lsr #28 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r4, lsl #13 │ │ │ │ + tsteq fp, r8, asr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2552] @ 3535b8 │ │ │ │ + ldr r1, [pc, #2552] @ 3535e4 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ mov fp, r2 │ │ │ │ - ldr r2, [pc, #2544] @ 3535bc │ │ │ │ + ldr r2, [pc, #2544] @ 3535e8 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -809668,15 +809679,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 352fe8 │ │ │ │ + beq 353014 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r2, r6} │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr ip, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ @@ -809747,15 +809758,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 3b570 │ │ │ │ ands r3, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #20] │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 3533c0 │ │ │ │ + beq 3533ec │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [fp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ @@ -809893,25 +809904,25 @@ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #1 │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ orr r8, r9, r8 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 3533d8 │ │ │ │ + beq 353404 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 353554 │ │ │ │ + beq 353580 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 353594 │ │ │ │ + beq 3535c0 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 3533e8 │ │ │ │ + b 353414 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ @@ -810114,20 +810125,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r9, #0 │ │ │ │ orr r6, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 353358 │ │ │ │ + beq 353384 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r9, [r3] │ │ │ │ cmp r9, #0 │ │ │ │ moveq r3, r9 │ │ │ │ - beq 35335c │ │ │ │ + beq 353388 │ │ │ │ ldrb r9, [r9] │ │ │ │ lsr r9, r9, #2 │ │ │ │ and r9, r9, #1 │ │ │ │ eor r9, r9, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ @@ -810136,48 +810147,48 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #560] @ 3535c0 │ │ │ │ + ldr r2, [pc, #560] @ 3535ec │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #544] @ 3535bc │ │ │ │ + ldr r3, [pc, #544] @ 3535e8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3535b4 │ │ │ │ + bne 3535e0 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 352d88 │ │ │ │ + b 352db4 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 353540 │ │ │ │ + bne 35356c │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [fp, #28] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov r2, r7 │ │ │ │ - bl 34d9ac │ │ │ │ + bl 34d9a8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #21 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -810197,20 +810208,20 @@ │ │ │ │ orr r7, r8, r7 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 353560 │ │ │ │ + beq 35358c │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 35357c │ │ │ │ + beq 3535a8 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 3535a4 │ │ │ │ + beq 3535d0 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -810232,71 +810243,71 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 353530 │ │ │ │ + bls 35355c │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 353368 │ │ │ │ + b 353394 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 3533e8 │ │ │ │ + b 353414 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 3533e8 │ │ │ │ + b 353414 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 353588 │ │ │ │ + beq 3535b4 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 3534a4 │ │ │ │ + b 3534d0 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 3534a4 │ │ │ │ + b 3534d0 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 3534a4 │ │ │ │ + b 3534d0 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 3533e8 │ │ │ │ + b 353414 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 3534a4 │ │ │ │ + b 3534d0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r0, lsr r4 │ │ │ │ + tsteq fp, r4, lsl #8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r0, ror #24 │ │ │ │ + tsteq fp, r4, lsr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2564] @ 353fe8 │ │ │ │ + ldr r1, [pc, #2564] @ 354014 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ - ldr r2, [pc, #2556] @ 353fec │ │ │ │ + ldr r2, [pc, #2556] @ 354018 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -810316,15 +810327,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 353a04 │ │ │ │ + beq 353a30 │ │ │ │ bl 344acc │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ @@ -810390,15 +810401,15 @@ │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 3b570 │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ ands fp, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 353dec │ │ │ │ + beq 353e18 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ ldr sl, [sp, #12] │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [sl, #40] @ 0x28 │ │ │ │ @@ -810540,25 +810551,25 @@ │ │ │ │ ldr r8, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r7 │ │ │ │ str r3, [sp, #16] │ │ │ │ bl 3b570 │ │ │ │ cmp fp, #0 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ orr r8, r9, r8 │ │ │ │ - beq 353e04 │ │ │ │ + beq 353e30 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 353f84 │ │ │ │ + beq 353fb0 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 353fc4 │ │ │ │ + beq 353ff0 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 353e14 │ │ │ │ + b 353e40 │ │ │ │ bl 344acc │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ ldr fp, [sp, #212] @ 0xd4 │ │ │ │ @@ -810765,20 +810776,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r9, #0 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 353d84 │ │ │ │ + beq 353db0 │ │ │ │ ldr r3, [r8, #28] │ │ │ │ ldr r9, [r3] │ │ │ │ cmp r9, #0 │ │ │ │ moveq r3, r9 │ │ │ │ - beq 353d88 │ │ │ │ + beq 353db4 │ │ │ │ ldrb r9, [r9] │ │ │ │ lsr r9, r9, #2 │ │ │ │ and r9, r9, #1 │ │ │ │ eor r9, r9, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ @@ -810787,49 +810798,49 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #564] @ 353ff0 │ │ │ │ + ldr r2, [pc, #564] @ 35401c │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #548] @ 353fec │ │ │ │ + ldr r3, [pc, #548] @ 354018 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 353fe4 │ │ │ │ + bne 354010 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 353794 │ │ │ │ + b 3537c0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 353f70 │ │ │ │ + bne 353f9c │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [sp, #12] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3, #28] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ ldrne r3, [r3] │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov r2, r7 │ │ │ │ - bl 34d9ac │ │ │ │ + bl 34d9a8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #21 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -810848,20 +810859,20 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r7, r8, r7 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp fp, #0 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 353f90 │ │ │ │ + beq 353fbc │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 353fac │ │ │ │ + beq 353fd8 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 353fd4 │ │ │ │ + beq 354000 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -810883,72 +810894,72 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 353f60 │ │ │ │ + bls 353f8c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r3, [r3, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 353d94 │ │ │ │ + b 353dc0 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ mov r2, fp │ │ │ │ - b 353e14 │ │ │ │ + b 353e40 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 353e14 │ │ │ │ + b 353e40 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 353fb8 │ │ │ │ + beq 353fe4 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ mov r3, fp │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 353ed0 │ │ │ │ + b 353efc │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 353ed0 │ │ │ │ + b 353efc │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 353ed0 │ │ │ │ + b 353efc │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 353e14 │ │ │ │ + b 353e40 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 353ed0 │ │ │ │ + b 353efc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, ip, lsl #20 │ │ │ │ + tsteq fp, r0, ror #19 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r4, lsr r2 │ │ │ │ + tsteq fp, r8, lsl #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2588] @ 354a30 │ │ │ │ + ldr r1, [pc, #2588] @ 354a5c │ │ │ │ ldr r5, [r2, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ - ldr r2, [pc, #2580] @ 354a34 │ │ │ │ + ldr r2, [pc, #2580] @ 354a60 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -810968,15 +810979,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 354440 │ │ │ │ + beq 35446c │ │ │ │ bl 344acc │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ @@ -811042,15 +811053,15 @@ │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 3b570 │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ ands fp, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 354834 │ │ │ │ + beq 354860 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ ldr sl, [sp, #12] │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [sl, #40] @ 0x28 │ │ │ │ @@ -811195,25 +811206,25 @@ │ │ │ │ bl 3b570 │ │ │ │ mov r3, #0 │ │ │ │ mov r2, #1 │ │ │ │ cmp fp, #0 │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ orr r8, r9, r8 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 35484c │ │ │ │ + beq 354878 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 3549cc │ │ │ │ + beq 3549f8 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 354a0c │ │ │ │ + beq 354a38 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 35485c │ │ │ │ + b 354888 │ │ │ │ bl 344acc │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ ldr fp, [sp, #212] @ 0xd4 │ │ │ │ @@ -811423,20 +811434,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r9, #0 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 3547cc │ │ │ │ + beq 3547f8 │ │ │ │ ldr r3, [r8, #28] │ │ │ │ ldr r9, [r3] │ │ │ │ cmp r9, #0 │ │ │ │ moveq r3, r9 │ │ │ │ - beq 3547d0 │ │ │ │ + beq 3547fc │ │ │ │ ldrb r9, [r9] │ │ │ │ lsr r9, r9, #2 │ │ │ │ and r9, r9, #1 │ │ │ │ eor r9, r9, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ @@ -811445,49 +811456,49 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #564] @ 354a38 │ │ │ │ + ldr r2, [pc, #564] @ 354a64 │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #548] @ 354a34 │ │ │ │ + ldr r3, [pc, #548] @ 354a60 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 354a2c │ │ │ │ + bne 354a58 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 3541c4 │ │ │ │ + b 3541f0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 3549b8 │ │ │ │ + bne 3549e4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [sp, #12] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3, #28] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ ldrne r3, [r3] │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov r2, r7 │ │ │ │ - bl 34d9ac │ │ │ │ + bl 34d9a8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #21 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -811506,20 +811517,20 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r7, r8, r7 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp fp, #0 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 3549d8 │ │ │ │ + beq 354a04 │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 3549f4 │ │ │ │ + beq 354a20 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 354a1c │ │ │ │ + beq 354a48 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -811541,72 +811552,72 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 3549a8 │ │ │ │ + bls 3549d4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r3, [r3, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 3547dc │ │ │ │ + b 354808 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ mov r2, fp │ │ │ │ - b 35485c │ │ │ │ + b 354888 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 35485c │ │ │ │ + b 354888 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 354a00 │ │ │ │ + beq 354a2c │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ mov r3, fp │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 354918 │ │ │ │ + b 354944 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 354918 │ │ │ │ + b 354944 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 354918 │ │ │ │ + b 354944 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 35485c │ │ │ │ + b 354888 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 354918 │ │ │ │ + b 354944 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011bbfdc │ │ │ │ + @ instruction: 0x011bbfb0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, ip, ror #15 │ │ │ │ + tsteq fp, r0, asr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2592] @ 35547c │ │ │ │ + ldr r1, [pc, #2592] @ 3554a8 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ mov fp, r2 │ │ │ │ - ldr r2, [pc, #2584] @ 355480 │ │ │ │ + ldr r2, [pc, #2584] @ 3554ac │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -811627,15 +811638,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 354ea0 │ │ │ │ + beq 354ecc │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r2, r6} │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr ip, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ @@ -811706,15 +811717,15 @@ │ │ │ │ mov r0, sl │ │ │ │ orr r8, r8, r3 │ │ │ │ bl 3b570 │ │ │ │ ands r3, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #20] │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 355284 │ │ │ │ + beq 3552b0 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [fp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ @@ -811859,25 +811870,25 @@ │ │ │ │ mov r2, #1 │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ orr r8, r8, r7 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 35529c │ │ │ │ + beq 3552c8 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 355418 │ │ │ │ + beq 355444 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 355458 │ │ │ │ + beq 355484 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 3552ac │ │ │ │ + b 3552d8 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ @@ -812083,20 +812094,20 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r7, [sp, #212] @ 0xd4 │ │ │ │ ldr r6, [sp, #216] @ 0xd8 │ │ │ │ cmp r5, #0 │ │ │ │ orr r7, r8, r7 │ │ │ │ orr r6, r9, r6 │ │ │ │ - beq 35521c │ │ │ │ + beq 355248 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r5, [r3] │ │ │ │ cmp r5, #0 │ │ │ │ moveq r3, r5 │ │ │ │ - beq 355220 │ │ │ │ + beq 35524c │ │ │ │ ldrb r5, [r5] │ │ │ │ lsr r5, r5, #2 │ │ │ │ and r5, r5, #1 │ │ │ │ eor r5, r5, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ @@ -812105,48 +812116,48 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r7, r7, r2 │ │ │ │ - ldr r2, [pc, #560] @ 355484 │ │ │ │ + ldr r2, [pc, #560] @ 3554b0 │ │ │ │ str r7, [r3] │ │ │ │ str r6, [r3, #4] │ │ │ │ - ldr r3, [pc, #544] @ 355480 │ │ │ │ + ldr r3, [pc, #544] @ 3554ac │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 355478 │ │ │ │ + bne 3554a4 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 354c24 │ │ │ │ + b 354c50 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 355404 │ │ │ │ + bne 355430 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp r9, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [fp, #28] │ │ │ │ moveq r3, r9 │ │ │ │ ldrne r3, [r3] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov r2, sl │ │ │ │ - bl 34d9ac │ │ │ │ + bl 34d9a8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #21 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -812166,20 +812177,20 @@ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 355424 │ │ │ │ + beq 355450 │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 355440 │ │ │ │ + beq 35546c │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 355468 │ │ │ │ + beq 355494 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -812201,71 +812212,71 @@ │ │ │ │ orr r6, r7, r6 │ │ │ │ orr r7, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp r9, r2 │ │ │ │ orr r6, r6, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 3553f4 │ │ │ │ + bls 355420 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 35522c │ │ │ │ + b 355258 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 3552ac │ │ │ │ + b 3552d8 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 3552ac │ │ │ │ + b 3552d8 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35544c │ │ │ │ + beq 355478 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 355368 │ │ │ │ + b 355394 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 355368 │ │ │ │ + b 355394 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 355368 │ │ │ │ + b 355394 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 3552ac │ │ │ │ + b 3552d8 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 355368 │ │ │ │ + b 355394 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011bb594 │ │ │ │ + tsteq fp, r8, ror #10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011bad9c │ │ │ │ + tsteq fp, r0, ror sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2588] @ 355ec4 │ │ │ │ + ldr r1, [pc, #2588] @ 355ef0 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ - ldr r2, [pc, #2580] @ 355ec8 │ │ │ │ + ldr r2, [pc, #2580] @ 355ef4 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -812285,15 +812296,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 3558d8 │ │ │ │ + beq 355904 │ │ │ │ bl 344acc │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ @@ -812359,15 +812370,15 @@ │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 3b570 │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ ands fp, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 355cc8 │ │ │ │ + beq 355cf4 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ ldr sl, [sp, #12] │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [sl, #40] @ 0x28 │ │ │ │ @@ -812513,25 +812524,25 @@ │ │ │ │ mov r3, #0 │ │ │ │ mov r2, #1 │ │ │ │ cmp fp, #0 │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ orr r8, r9, r8 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 355ce0 │ │ │ │ + beq 355d0c │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 355e60 │ │ │ │ + beq 355e8c │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 355ea0 │ │ │ │ + beq 355ecc │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 355cf0 │ │ │ │ + b 355d1c │ │ │ │ bl 344acc │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ ldr fp, [sp, #212] @ 0xd4 │ │ │ │ @@ -812740,20 +812751,20 @@ │ │ │ │ bl 344acc │ │ │ │ orr sl, r5, sl │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r5, [sp, #216] @ 0xd8 │ │ │ │ cmp fp, #0 │ │ │ │ orr r6, r6, r3 │ │ │ │ orr r5, sl, r5 │ │ │ │ - beq 355c60 │ │ │ │ + beq 355c8c │ │ │ │ ldr r3, [r7, #28] │ │ │ │ ldr fp, [r3] │ │ │ │ cmp fp, #0 │ │ │ │ moveq r3, fp │ │ │ │ - beq 355c64 │ │ │ │ + beq 355c90 │ │ │ │ ldrb fp, [fp] │ │ │ │ lsr fp, fp, #2 │ │ │ │ and fp, fp, #1 │ │ │ │ eor fp, fp, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ @@ -812762,49 +812773,49 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #564] @ 355ecc │ │ │ │ + ldr r2, [pc, #564] @ 355ef8 │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #548] @ 355ec8 │ │ │ │ + ldr r3, [pc, #548] @ 355ef4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 355ec0 │ │ │ │ + bne 355eec │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 355658 │ │ │ │ + b 355684 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 355e4c │ │ │ │ + bne 355e78 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [sp, #12] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3, #28] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ ldrne r3, [r3] │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov r2, r7 │ │ │ │ - bl 34d9ac │ │ │ │ + bl 34d9a8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #21 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -812823,20 +812834,20 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r7, r8, r7 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp fp, #0 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 355e6c │ │ │ │ + beq 355e98 │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 355e88 │ │ │ │ + beq 355eb4 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 355eb0 │ │ │ │ + beq 355edc │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -812858,72 +812869,72 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 355e3c │ │ │ │ + bls 355e68 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r3, [r3, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 355c70 │ │ │ │ + b 355c9c │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ mov r2, fp │ │ │ │ - b 355cf0 │ │ │ │ + b 355d1c │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 355cf0 │ │ │ │ + b 355d1c │ │ │ │ cmp r3, #0 │ │ │ │ - beq 355e94 │ │ │ │ + beq 355ec0 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ mov r3, fp │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 355dac │ │ │ │ + b 355dd8 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 355dac │ │ │ │ + b 355dd8 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 355dac │ │ │ │ + b 355dd8 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 355cf0 │ │ │ │ + b 355d1c │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 355dac │ │ │ │ + b 355dd8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r8, asr #22 │ │ │ │ + tsteq fp, ip, lsl fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r8, asr r3 │ │ │ │ + tsteq fp, ip, lsr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2724] @ 356994 │ │ │ │ + ldr r1, [pc, #2724] @ 3569c0 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ str r2, [sp, #8] │ │ │ │ - ldr r2, [pc, #2716] @ 356998 │ │ │ │ + ldr r2, [pc, #2716] @ 3569c4 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -812943,15 +812954,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 356344 │ │ │ │ + beq 356370 │ │ │ │ bl 344acc │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ @@ -813008,15 +813019,15 @@ │ │ │ │ mov r0, sl │ │ │ │ orr r8, r8, r3 │ │ │ │ bl 3b570 │ │ │ │ ands r3, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #20] │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 356770 │ │ │ │ + beq 35679c │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ ldr fp, [sp, #8] │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [fp, #40] @ 0x28 │ │ │ │ @@ -813180,25 +813191,25 @@ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #1 │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 356788 │ │ │ │ + beq 3567b4 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 356930 │ │ │ │ + beq 35695c │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 356970 │ │ │ │ + beq 35699c │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 356798 │ │ │ │ + b 3567c4 │ │ │ │ bl 344acc │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ @@ -813423,20 +813434,20 @@ │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r7, #0 │ │ │ │ orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r9, r9, r3 │ │ │ │ - beq 35670c │ │ │ │ + beq 356738 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r7, [r3] │ │ │ │ cmp r7, #0 │ │ │ │ moveq r3, r7 │ │ │ │ - beq 356710 │ │ │ │ + beq 35673c │ │ │ │ ldrb r7, [r7] │ │ │ │ lsr r7, r7, #2 │ │ │ │ and r7, r7, #1 │ │ │ │ eor r7, r7, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp] │ │ │ │ @@ -813445,48 +813456,48 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r8, r8, r2 │ │ │ │ - ldr r2, [pc, #600] @ 35699c │ │ │ │ + ldr r2, [pc, #600] @ 3569c8 │ │ │ │ stm r3, {r8, r9} │ │ │ │ - ldr r3, [pc, #588] @ 356998 │ │ │ │ + ldr r3, [pc, #588] @ 3569c4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 356990 │ │ │ │ + bne 3569bc │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 35607c │ │ │ │ + b 3560a8 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 35691c │ │ │ │ + bne 356948 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp r9, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [sp, #8] │ │ │ │ moveq r3, r9 │ │ │ │ ldrne r3, [r3, #28] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ ldrne r3, [r3] │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov r2, sl │ │ │ │ - bl 34d9ac │ │ │ │ + bl 34d9a8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #21 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -813505,20 +813516,20 @@ │ │ │ │ orr sl, r8, sl │ │ │ │ cmp r3, #0 │ │ │ │ ldr r8, [sp, #216] @ 0xd8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r8, sl, r8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 35693c │ │ │ │ + beq 356968 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 356958 │ │ │ │ + beq 356984 │ │ │ │ ands fp, r5, #16384 @ 0x4000 │ │ │ │ - beq 356980 │ │ │ │ + beq 3569ac │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov fp, #0 │ │ │ │ mov r2, #31 │ │ │ │ mov r1, #29 │ │ │ │ mov r0, r4 │ │ │ │ @@ -813550,76 +813561,74 @@ │ │ │ │ orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp r9, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r9, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 35690c │ │ │ │ + bls 356938 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr r3, [r3, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 35671c │ │ │ │ + b 356748 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 356798 │ │ │ │ + b 3567c4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 356798 │ │ │ │ + b 3567c4 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 356964 │ │ │ │ + beq 356990 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr fp, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 356854 │ │ │ │ + b 356880 │ │ │ │ ldr fp, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 356854 │ │ │ │ + b 356880 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov fp, r3 │ │ │ │ - b 356854 │ │ │ │ + b 356880 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 356798 │ │ │ │ + b 3567c4 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 356854 │ │ │ │ + b 356880 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r0, lsl #2 │ │ │ │ + ldrsbeq sl, [fp, -r4] │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011b98b0 │ │ │ │ + tsteq fp, r4, lsl #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r0, [sp, #8] │ │ │ │ - ldr r0, [pc, #3192] @ 357638 │ │ │ │ - mov r8, r1 │ │ │ │ - ldr r3, [pc, #3188] @ 35763c │ │ │ │ - ldr r9, [r8, #32] │ │ │ │ + ldr r0, [pc, #3184] @ 35765c │ │ │ │ + ldr r3, [pc, #3184] @ 357660 │ │ │ │ add r0, pc, r0 │ │ │ │ - str r9, [sp, #12] │ │ │ │ - add r5, sp, #40 @ 0x28 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ + add r5, sp, #40 @ 0x28 │ │ │ │ + mov r8, r1 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ mov r3, #0 │ │ │ │ bl 3b570 │ │ │ │ @@ -813627,33 +813636,35 @@ │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ ldr r7, [r3] │ │ │ │ mov sl, #0 │ │ │ │ ldrb r6, [r7] │ │ │ │ mov r2, r7 │ │ │ │ lsr r6, r6, #4 │ │ │ │ mov r1, r5 │ │ │ │ - and r6, r6, #1 │ │ │ │ mov r0, r4 │ │ │ │ + and r6, r6, #1 │ │ │ │ str sl, [sp, #68] @ 0x44 │ │ │ │ str r6, [sp, #64] @ 0x40 │ │ │ │ bl 345484 │ │ │ │ - ldr r1, [r8, #36] @ 0x24 │ │ │ │ + ldr r1, [r8, #32] │ │ │ │ + ldr r0, [r8, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - cmp r9, #4 │ │ │ │ - cmpeq r1, #4 │ │ │ │ + cmp r1, #4 │ │ │ │ + cmpeq r0, #4 │ │ │ │ sub r3, r3, #244 @ 0xf4 │ │ │ │ moveq fp, #1 │ │ │ │ movne fp, #0 │ │ │ │ orrs r3, r3, r2 │ │ │ │ movne fp, #0 │ │ │ │ andeq fp, fp, #1 │ │ │ │ cmp fp, sl │ │ │ │ - str r1, [sp, #16] │ │ │ │ - bne 356d38 │ │ │ │ + str r1, [sp, #12] │ │ │ │ + str r0, [sp, #16] │ │ │ │ + bne 356d64 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r5 │ │ │ │ bl 3b570 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ @@ -813675,18 +813686,18 @@ │ │ │ │ and r1, r1, #1 │ │ │ │ lsr r3, r2, #1 │ │ │ │ moveq r9, #1 │ │ │ │ movne r9, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ str r1, [sp, #24] │ │ │ │ - bne 357130 │ │ │ │ + bne 35715c │ │ │ │ ldr r1, [sp, #16] │ │ │ │ cmp r1, #2 │ │ │ │ - beq 357350 │ │ │ │ + beq 35737c │ │ │ │ stm sp, {r2, fp} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -813827,15 +813838,15 @@ │ │ │ │ str sl, [sp, #4] │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r4, r7, r2 │ │ │ │ orr r9, r9, r3 │ │ │ │ - b 3570f8 │ │ │ │ + b 357124 │ │ │ │ str sl, [sp, #4] │ │ │ │ ldr r9, [r8, #8] │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ and r3, r9, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ @@ -813940,25 +813951,14 @@ │ │ │ │ str r1, [sp] │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #31 │ │ │ │ str r1, [sp, #4] │ │ │ │ mov r1, sl │ │ │ │ bl 344acc │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - mov r0, r4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ - bl 344acc │ │ │ │ ldr r1, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r3, r3, r1 │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r5 │ │ │ │ orr fp, fp, r1 │ │ │ │ @@ -813980,14 +813980,25 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ strd r8, [sp] │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + orr fp, fp, r0 │ │ │ │ + mov r0, r4 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 344acc │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + strd r8, [sp] │ │ │ │ + orr r3, r3, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ orr fp, fp, r0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ @@ -814069,31 +814080,31 @@ │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ str r6, [sp, #64] @ 0x40 │ │ │ │ str sl, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - ldr r2, [pc, #1340] @ 357640 │ │ │ │ + ldr r2, [pc, #1332] @ 357664 │ │ │ │ stm r3, {r4, r9} │ │ │ │ - ldr r3, [pc, #1328] @ 35763c │ │ │ │ + ldr r3, [pc, #1320] @ 357660 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 357634 │ │ │ │ + bne 357658 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [sp, #16] │ │ │ │ cmp r1, r0 │ │ │ │ - bne 356ae4 │ │ │ │ + bne 356b10 │ │ │ │ stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #16] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #16] │ │ │ │ @@ -814217,15 +814228,15 @@ │ │ │ │ orr r4, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ str r9, [sp, #4] │ │ │ │ mov r1, r2 │ │ │ │ orr r9, sl, r3 │ │ │ │ str r6, [sp] │ │ │ │ - b 35761c │ │ │ │ + b 357640 │ │ │ │ stm sp, {r2, fp} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ @@ -814315,25 +814326,14 @@ │ │ │ │ str r1, [sp] │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #31 │ │ │ │ str r1, [sp, #4] │ │ │ │ mov r1, fp │ │ │ │ bl 344acc │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - orr sl, sl, r0 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r0, r4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ - bl 344acc │ │ │ │ ldr r1, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r3, r3, r1 │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r5 │ │ │ │ orr sl, sl, r1 │ │ │ │ @@ -814353,28 +814353,37 @@ │ │ │ │ mov r1, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r7, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - mov r1, #46 @ 0x2e │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ strd r8, [sp] │ │ │ │ orr r7, r3, r7 │ │ │ │ ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr r5, sl, r5 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ + mov r1, #46 @ 0x2e │ │ │ │ + strd r8, [sp] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ stm sp, {r6, fp} │ │ │ │ orr r6, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, sl, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov sl, #245 @ 0xf5 │ │ │ │ orr r6, r6, r3 │ │ │ │ mov fp, #0 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ @@ -814402,78 +814411,78 @@ │ │ │ │ orr r9, r5, r3 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r4, r4, r2 │ │ │ │ orr r9, r9, r3 │ │ │ │ - b 3570f8 │ │ │ │ + b 357124 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r0, lsr r6 │ │ │ │ + tsteq fp, ip, lsl #12 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011b8ef0 │ │ │ │ + tsteq fp, r4, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r0, [sp, #8] │ │ │ │ - ldr r0, [pc, #3124] @ 358298 │ │ │ │ - mov r8, r1 │ │ │ │ - ldr r3, [pc, #3120] @ 35829c │ │ │ │ - ldr r9, [r8, #32] │ │ │ │ + ldr r0, [pc, #3136] @ 3582c8 │ │ │ │ + ldr r3, [pc, #3136] @ 3582cc │ │ │ │ add r0, pc, r0 │ │ │ │ - str r9, [sp, #12] │ │ │ │ - add r6, sp, #40 @ 0x28 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ + add sl, sp, #40 @ 0x28 │ │ │ │ + mov r7, r1 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, sl │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ mov r3, #0 │ │ │ │ bl 3b570 │ │ │ │ - ldr r3, [r8, #24] │ │ │ │ + ldr r3, [r7, #24] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ - ldr r7, [r3] │ │ │ │ - mov sl, #0 │ │ │ │ - ldrb r5, [r7] │ │ │ │ - mov r2, r7 │ │ │ │ - lsr r5, r5, #4 │ │ │ │ - mov r1, r6 │ │ │ │ - and r5, r5, #1 │ │ │ │ + ldr fp, [r3] │ │ │ │ + mov r5, #0 │ │ │ │ + ldrb r6, [fp] │ │ │ │ + mov r2, fp │ │ │ │ + lsr r6, r6, #4 │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + and r6, r6, #1 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 345484 │ │ │ │ - ldr r1, [r8, #36] @ 0x24 │ │ │ │ + ldr r1, [r7, #32] │ │ │ │ + ldr r0, [r7, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - cmp r9, #4 │ │ │ │ - cmpeq r1, #4 │ │ │ │ + cmp r1, #4 │ │ │ │ + cmpeq r0, #4 │ │ │ │ sub r3, r3, #244 @ 0xf4 │ │ │ │ - moveq fp, #1 │ │ │ │ - movne fp, #0 │ │ │ │ + moveq r8, #1 │ │ │ │ + movne r8, #0 │ │ │ │ orrs r3, r3, r2 │ │ │ │ - movne fp, #0 │ │ │ │ - andeq fp, fp, #1 │ │ │ │ - cmp fp, sl │ │ │ │ - str r1, [sp, #16] │ │ │ │ - bne 357a0c │ │ │ │ + movne r8, #0 │ │ │ │ + andeq r8, r8, #1 │ │ │ │ + cmp r8, r5 │ │ │ │ + str r1, [sp, #12] │ │ │ │ + str r0, [sp, #16] │ │ │ │ + bne 357a34 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, fp │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r8 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str fp, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r8, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ - ldr r2, [r8, #8] │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ ldr r9, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ lsr r1, r2, #2 │ │ │ │ sub r9, r9, #245 @ 0xf5 │ │ │ │ orr r9, r9, r3 │ │ │ │ and r1, r1, #1 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ @@ -814484,36 +814493,36 @@ │ │ │ │ and r1, r1, #1 │ │ │ │ lsr r3, r2, #1 │ │ │ │ moveq r9, #1 │ │ │ │ movne r9, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ str r1, [sp, #24] │ │ │ │ - bne 357df0 │ │ │ │ + bne 357e08 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ cmp r1, #2 │ │ │ │ - beq 357fdc │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + beq 35802c │ │ │ │ + stm sp, {r2, r8} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r9, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ orr r3, r9, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ @@ -814525,747 +814534,750 @@ │ │ │ │ mov r9, #0 │ │ │ │ orr ip, r3, r0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ str r9, [sp, #4] │ │ │ │ orr r3, r0, r3 │ │ │ │ str r3, [sp, #20] │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str ip, [sp, #28] │ │ │ │ bl 344acc │ │ │ │ ldr ip, [sp, #28] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ orr r3, ip, r3 │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + stm sp, {r2, r8} │ │ │ │ str r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, r3, fp │ │ │ │ + orr r8, r3, r8 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r2 │ │ │ │ + orr r8, r8, r2 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r2 │ │ │ │ + orr r8, r8, r2 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r9, [sp, #4] │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldr r0, [r8, #40] @ 0x28 │ │ │ │ + orr r8, r8, r0 │ │ │ │ + ldr r0, [r7, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r1, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r3, r3, r1 │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r6 │ │ │ │ - orr fp, fp, r1 │ │ │ │ + mov r0, sl │ │ │ │ + orr r8, r8, r1 │ │ │ │ mov r1, r9 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 345484 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ - ldr r2, [r8, #28] │ │ │ │ + ldr r2, [r7, #28] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r1, [r2] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ - ldrb r7, [r1] │ │ │ │ + ldr fp, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ - orr r8, r3, r8 │ │ │ │ + ldrb sl, [r1] │ │ │ │ + orr fp, r3, fp │ │ │ │ + ldr r7, [sp, #216] @ 0xd8 │ │ │ │ bl 34568c │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ - lsr r7, r7, #5 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #10 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ - and r7, r7, #1 │ │ │ │ - orr r6, fp, r6 │ │ │ │ bl 344acc │ │ │ │ - stm sp, {r5, sl} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr r7, r8, r7 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + str r6, [sp] │ │ │ │ + orr r5, r7, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + lsr sl, sl, #5 │ │ │ │ + and sl, sl, #1 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r7, fp, r3 │ │ │ │ + str sl, [sp] │ │ │ │ + str r9, [sp, #4] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r4, r6, r3 │ │ │ │ - str r7, [sp] │ │ │ │ - str r9, [sp, #4] │ │ │ │ + orr r4, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r8, r8, r2 │ │ │ │ + orr r7, r7, r2 │ │ │ │ orr r4, r4, r3 │ │ │ │ - b 357db4 │ │ │ │ - str sl, [sp, #4] │ │ │ │ - ldr r9, [r8, #8] │ │ │ │ + b 357dcc │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ - and r3, r9, #1 │ │ │ │ + and r3, r8, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - lsr r3, r9, #1 │ │ │ │ + lsr r3, r8, #1 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ - lsr r0, r9, #2 │ │ │ │ + lsr r0, r8, #2 │ │ │ │ and r0, r0, #1 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r9, r9, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - str sl, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ + str r5, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r3, r3, r0 │ │ │ │ + orr r9, r9, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r3, r3, r0 │ │ │ │ + lsr r8, r8, #4 │ │ │ │ + ldrb r0, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldrb r0, [r8, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ + and r8, r8, #1 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ - lsr r9, r9, #4 │ │ │ │ bl 344acc │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r8, [sp] │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - and r9, r9, #1 │ │ │ │ - orr r3, r3, r0 │ │ │ │ + orr r8, r9, r8 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r9, sl} │ │ │ │ - str r3, [sp, #12] │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r9, r3, r9 │ │ │ │ bl 344acc │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r9, fp, r9 │ │ │ │ - orr fp, r3, r0 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [r3] │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldrb r0, [r3] │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - lsr r0, r0, #5 │ │ │ │ - and r0, r0, #1 │ │ │ │ + ldr r7, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - str r0, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldrb r3, [r7] │ │ │ │ mov r0, r4 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + lsr r3, r3, #5 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r8, r9, r8 │ │ │ │ - mov r1, r3 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r9, #0 │ │ │ │ - orr r3, r8, r3 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ bl 34568c │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - str r1, [sp] │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #10 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - mov r1, sl │ │ │ │ - bl 344acc │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r8, #4 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r0, r4 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r1, r5 │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r1 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r8, r7 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r3, r1 │ │ │ │ - mov r0, r6 │ │ │ │ - mov r1, sl │ │ │ │ + orr r3, r9, r3 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r8, #4 │ │ │ │ + mov r9, #0 │ │ │ │ + orr r3, r3, r0 │ │ │ │ + strd r8, [sp] │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 344acc │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ strd r8, [sp] │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r5, sl} │ │ │ │ + str r6, [sp] │ │ │ │ + str r5, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #244 @ 0xf4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r0, r4 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ + mov r0, r4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ + strd r8, [sp] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [sp, #216] @ 0xd8 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r7, r2 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + strd r8, [sp] │ │ │ │ orr r4, r3, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r8, fp, r8 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + add r8, sp, #32 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - add r9, sp, #32 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - ldr r2, [pc, #1248] @ 3582a0 │ │ │ │ - str r8, [r3] │ │ │ │ + ldr r2, [pc, #1272] @ 3582d0 │ │ │ │ + str r7, [r3] │ │ │ │ str r4, [r3, #4] │ │ │ │ - ldr r3, [pc, #1232] @ 35829c │ │ │ │ + ldr r3, [pc, #1256] @ 3582cc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 358294 │ │ │ │ + bne 3582c4 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [sp, #16] │ │ │ │ cmp r1, r0 │ │ │ │ - bne 357788 │ │ │ │ + bne 3577ac │ │ │ │ stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #16] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ - ldr sl, [sp, #212] @ 0xd4 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + ldr r5, [sp, #212] @ 0xd4 │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r9 │ │ │ │ - mov r0, r6 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + mov r0, sl │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r1, sl │ │ │ │ + mov r2, fp │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ str r9, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - mov r0, r4 │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ ldr r1, [r3] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ - ldrb r7, [r1] │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ + ldrb sl, [r1] │ │ │ │ + orr r7, r5, r7 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 34568c │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - lsr r7, r7, #5 │ │ │ │ mov r2, #10 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - orr r8, sl, r8 │ │ │ │ - and r7, r7, #1 │ │ │ │ - orr r6, fp, r6 │ │ │ │ - stm sp, {r5, r9} │ │ │ │ - b 3579b0 │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r2, #49 @ 0x31 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r5, r8, r5 │ │ │ │ + stm sp, {r6, r9} │ │ │ │ + orr r5, r5, r3 │ │ │ │ + lsr sl, sl, #5 │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + and sl, sl, #1 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #43 @ 0x2b │ │ │ │ + orr r7, r7, r3 │ │ │ │ + str sl, [sp] │ │ │ │ + str r9, [sp, #4] │ │ │ │ + b 357a10 │ │ │ │ + stm sp, {r2, r8} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ - ldr sl, [sp, #212] @ 0xd4 │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, r8} │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [r3] │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldrb r0, [r3] │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - lsr r0, r0, #5 │ │ │ │ - and r0, r0, #1 │ │ │ │ + ldr r7, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - str r0, [sp] │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldrb r3, [r7] │ │ │ │ mov r0, r4 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + lsr r3, r3, #5 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r8, r9, r8 │ │ │ │ - mov r1, r3 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r9, #0 │ │ │ │ - orr r3, r8, r3 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ bl 34568c │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - str r1, [sp] │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #10 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - mov r1, fp │ │ │ │ - bl 344acc │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r8, #2 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - strd r8, [sp] │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr sl, sl, r1 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r9, r7 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r3, r1 │ │ │ │ - mov r0, r6 │ │ │ │ - mov r1, fp │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r0, sl │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str fp, [sp, #68] @ 0x44 │ │ │ │ + str r8, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 345484 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ + str r3, [sp, #4] │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov sl, #2 │ │ │ │ + mov fp, #0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - ldr r7, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r6, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r7, r3, r7 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r6, sl, r6 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r5, fp} │ │ │ │ - orr r5, r7, r3 │ │ │ │ + stm sp, {r6, r8} │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov sl, #245 @ 0xf5 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - mov fp, #0 │ │ │ │ + mov r8, #245 @ 0xf5 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + mov r9, #0 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - strd sl, [sp] │ │ │ │ + strd r8, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ + strd sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r8, r6, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ orr r4, r5, r3 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - b 3579f4 │ │ │ │ + strd sl, [sp] │ │ │ │ + b 357a1c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, ip, lsl #19 │ │ │ │ + tsteq fp, r0, ror r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r0, lsr r2 │ │ │ │ + tsteq fp, r8, lsl r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r0, [sp, #8] │ │ │ │ - ldr r0, [pc, #3124] @ 358ef8 │ │ │ │ - mov r8, r1 │ │ │ │ - ldr r3, [pc, #3120] @ 358efc │ │ │ │ - ldr r9, [r8, #32] │ │ │ │ + ldr r0, [pc, #3136] @ 358f34 │ │ │ │ + ldr r3, [pc, #3136] @ 358f38 │ │ │ │ add r0, pc, r0 │ │ │ │ - str r9, [sp, #12] │ │ │ │ - add r6, sp, #40 @ 0x28 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ + add sl, sp, #40 @ 0x28 │ │ │ │ + mov r7, r1 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, sl │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ mov r3, #0 │ │ │ │ bl 3b570 │ │ │ │ - ldr r3, [r8, #24] │ │ │ │ + ldr r3, [r7, #24] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ - ldr r7, [r3] │ │ │ │ - mov sl, #0 │ │ │ │ - ldrb r5, [r7] │ │ │ │ - mov r2, r7 │ │ │ │ - lsr r5, r5, #4 │ │ │ │ - mov r1, r6 │ │ │ │ - and r5, r5, #1 │ │ │ │ + ldr fp, [r3] │ │ │ │ + mov r5, #0 │ │ │ │ + ldrb r6, [fp] │ │ │ │ + mov r2, fp │ │ │ │ + lsr r6, r6, #4 │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + and r6, r6, #1 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 345484 │ │ │ │ - ldr r1, [r8, #36] @ 0x24 │ │ │ │ + ldr r1, [r7, #32] │ │ │ │ + ldr r0, [r7, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - cmp r9, #4 │ │ │ │ - cmpeq r1, #4 │ │ │ │ + cmp r1, #4 │ │ │ │ + cmpeq r0, #4 │ │ │ │ sub r3, r3, #244 @ 0xf4 │ │ │ │ - moveq fp, #1 │ │ │ │ - movne fp, #0 │ │ │ │ + moveq r8, #1 │ │ │ │ + movne r8, #0 │ │ │ │ orrs r3, r3, r2 │ │ │ │ - movne fp, #0 │ │ │ │ - andeq fp, fp, #1 │ │ │ │ - cmp fp, sl │ │ │ │ - str r1, [sp, #16] │ │ │ │ - bne 35866c │ │ │ │ + movne r8, #0 │ │ │ │ + andeq r8, r8, #1 │ │ │ │ + cmp r8, r5 │ │ │ │ + str r1, [sp, #12] │ │ │ │ + str r0, [sp, #16] │ │ │ │ + bne 3586a0 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, fp │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r8 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str fp, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r8, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ - ldr r2, [r8, #8] │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ ldr r9, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ lsr r1, r2, #2 │ │ │ │ sub r9, r9, #245 @ 0xf5 │ │ │ │ orr r9, r9, r3 │ │ │ │ and r1, r1, #1 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ @@ -815276,36 +815288,36 @@ │ │ │ │ and r1, r1, #1 │ │ │ │ lsr r3, r2, #1 │ │ │ │ moveq r9, #1 │ │ │ │ movne r9, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ str r1, [sp, #24] │ │ │ │ - bne 358a50 │ │ │ │ + bne 358a74 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ cmp r1, #2 │ │ │ │ - beq 358c3c │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + beq 358c98 │ │ │ │ + stm sp, {r2, r8} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r9, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ orr r3, r9, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ @@ -815317,747 +815329,750 @@ │ │ │ │ mov r9, #0 │ │ │ │ orr ip, r3, r0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ str r9, [sp, #4] │ │ │ │ orr r3, r0, r3 │ │ │ │ str r3, [sp, #20] │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str ip, [sp, #28] │ │ │ │ bl 344acc │ │ │ │ ldr ip, [sp, #28] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ orr r3, ip, r3 │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + stm sp, {r2, r8} │ │ │ │ str r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, r3, fp │ │ │ │ + orr r8, r3, r8 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r2 │ │ │ │ + orr r8, r8, r2 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r2 │ │ │ │ + orr r8, r8, r2 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r9, [sp, #4] │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldr r0, [r8, #40] @ 0x28 │ │ │ │ + orr r8, r8, r0 │ │ │ │ + ldr r0, [r7, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r1, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r3, r3, r1 │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r6 │ │ │ │ - orr fp, fp, r1 │ │ │ │ + mov r0, sl │ │ │ │ + orr r8, r8, r1 │ │ │ │ mov r1, r9 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 345484 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ - ldr r2, [r8, #28] │ │ │ │ + ldr r2, [r7, #28] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r1, [r2] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ - ldrb r7, [r1] │ │ │ │ + ldr fp, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ - orr r8, r3, r8 │ │ │ │ + ldrb sl, [r1] │ │ │ │ + orr fp, r3, fp │ │ │ │ + ldr r7, [sp, #216] @ 0xd8 │ │ │ │ bl 3457e4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ - lsr r7, r7, #5 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #9 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ - and r7, r7, #1 │ │ │ │ - orr r6, fp, r6 │ │ │ │ bl 344acc │ │ │ │ - stm sp, {r5, sl} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr r7, r8, r7 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + str r6, [sp] │ │ │ │ + orr r5, r7, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + lsr sl, sl, #5 │ │ │ │ + and sl, sl, #1 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r7, fp, r3 │ │ │ │ + str sl, [sp] │ │ │ │ + str r9, [sp, #4] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r4, r6, r3 │ │ │ │ - str r7, [sp] │ │ │ │ - str r9, [sp, #4] │ │ │ │ + orr r4, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r8, r8, r2 │ │ │ │ + orr r7, r7, r2 │ │ │ │ orr r4, r4, r3 │ │ │ │ - b 358a14 │ │ │ │ - str sl, [sp, #4] │ │ │ │ - ldr r9, [r8, #8] │ │ │ │ + b 358a38 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ - and r3, r9, #1 │ │ │ │ + and r3, r8, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - lsr r3, r9, #1 │ │ │ │ + lsr r3, r8, #1 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ - lsr r0, r9, #2 │ │ │ │ + lsr r0, r8, #2 │ │ │ │ and r0, r0, #1 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r9, r9, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - str sl, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ + str r5, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r3, r3, r0 │ │ │ │ + orr r9, r9, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r3, r3, r0 │ │ │ │ + lsr r8, r8, #4 │ │ │ │ + ldrb r0, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldrb r0, [r8, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ + and r8, r8, #1 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ - lsr r9, r9, #4 │ │ │ │ bl 344acc │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r8, [sp] │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - and r9, r9, #1 │ │ │ │ - orr r3, r3, r0 │ │ │ │ + orr r8, r9, r8 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r9, sl} │ │ │ │ - str r3, [sp, #12] │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r9, r3, r9 │ │ │ │ bl 344acc │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r9, fp, r9 │ │ │ │ - orr fp, r3, r0 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [r3] │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldrb r0, [r3] │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - lsr r0, r0, #5 │ │ │ │ - and r0, r0, #1 │ │ │ │ + ldr r7, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - str r0, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldrb r3, [r7] │ │ │ │ mov r0, r4 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + lsr r3, r3, #5 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r8, r9, r8 │ │ │ │ - mov r1, r3 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r9, #0 │ │ │ │ - orr r3, r8, r3 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ bl 3457e4 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - str r1, [sp] │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #9 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - mov r1, sl │ │ │ │ - bl 344acc │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r8, #4 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r0, r4 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r1, r5 │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r1 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r8, r7 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r3, r1 │ │ │ │ - mov r0, r6 │ │ │ │ - mov r1, sl │ │ │ │ + orr r3, r9, r3 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r8, #4 │ │ │ │ + mov r9, #0 │ │ │ │ + orr r3, r3, r0 │ │ │ │ + strd r8, [sp] │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 344acc │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ strd r8, [sp] │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r5, sl} │ │ │ │ + str r6, [sp] │ │ │ │ + str r5, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #244 @ 0xf4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r0, r4 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ + mov r0, r4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ + strd r8, [sp] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [sp, #216] @ 0xd8 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r7, r2 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + strd r8, [sp] │ │ │ │ orr r4, r3, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r8, fp, r8 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + add r8, sp, #32 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - add r9, sp, #32 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - ldr r2, [pc, #1248] @ 358f00 │ │ │ │ - str r8, [r3] │ │ │ │ + ldr r2, [pc, #1272] @ 358f3c │ │ │ │ + str r7, [r3] │ │ │ │ str r4, [r3, #4] │ │ │ │ - ldr r3, [pc, #1232] @ 358efc │ │ │ │ + ldr r3, [pc, #1256] @ 358f38 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 358ef4 │ │ │ │ + bne 358f30 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [sp, #16] │ │ │ │ cmp r1, r0 │ │ │ │ - bne 3583e8 │ │ │ │ + bne 358418 │ │ │ │ stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #16] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ - ldr sl, [sp, #212] @ 0xd4 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + ldr r5, [sp, #212] @ 0xd4 │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r9 │ │ │ │ - mov r0, r6 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + mov r0, sl │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r1, sl │ │ │ │ + mov r2, fp │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ str r9, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - mov r0, r4 │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ ldr r1, [r3] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ - ldrb r7, [r1] │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ + ldrb sl, [r1] │ │ │ │ + orr r7, r5, r7 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 3457e4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - lsr r7, r7, #5 │ │ │ │ mov r2, #9 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - orr r8, sl, r8 │ │ │ │ - and r7, r7, #1 │ │ │ │ - orr r6, fp, r6 │ │ │ │ - stm sp, {r5, r9} │ │ │ │ - b 358610 │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r2, #49 @ 0x31 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r5, r8, r5 │ │ │ │ + stm sp, {r6, r9} │ │ │ │ + orr r5, r5, r3 │ │ │ │ + lsr sl, sl, #5 │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + and sl, sl, #1 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #43 @ 0x2b │ │ │ │ + orr r7, r7, r3 │ │ │ │ + str sl, [sp] │ │ │ │ + str r9, [sp, #4] │ │ │ │ + b 35867c │ │ │ │ + stm sp, {r2, r8} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ - ldr sl, [sp, #212] @ 0xd4 │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, r8} │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [r3] │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldrb r0, [r3] │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - lsr r0, r0, #5 │ │ │ │ - and r0, r0, #1 │ │ │ │ + ldr r7, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - str r0, [sp] │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldrb r3, [r7] │ │ │ │ mov r0, r4 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + lsr r3, r3, #5 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r8, r9, r8 │ │ │ │ - mov r1, r3 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r9, #0 │ │ │ │ - orr r3, r8, r3 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ bl 3457e4 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - str r1, [sp] │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #9 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - mov r1, fp │ │ │ │ - bl 344acc │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r8, #2 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - strd r8, [sp] │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr sl, sl, r1 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r9, r7 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r3, r1 │ │ │ │ - mov r0, r6 │ │ │ │ - mov r1, fp │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r0, sl │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str fp, [sp, #68] @ 0x44 │ │ │ │ + str r8, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 345484 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ + str r3, [sp, #4] │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov sl, #2 │ │ │ │ + mov fp, #0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - ldr r7, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r6, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r7, r3, r7 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r6, sl, r6 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r5, fp} │ │ │ │ - orr r5, r7, r3 │ │ │ │ + stm sp, {r6, r8} │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov sl, #245 @ 0xf5 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - mov fp, #0 │ │ │ │ + mov r8, #245 @ 0xf5 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + mov r9, #0 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - strd sl, [sp] │ │ │ │ + strd r8, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ + strd sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r8, r6, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ orr r4, r5, r3 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - b 358654 │ │ │ │ + strd sl, [sp] │ │ │ │ + b 358688 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, ip, lsr #26 │ │ │ │ + tsteq fp, r4, lsl #26 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011b75d0 │ │ │ │ + tsteq fp, ip, lsr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r0, [sp, #8] │ │ │ │ - ldr r0, [pc, #3124] @ 359b58 │ │ │ │ - mov r8, r1 │ │ │ │ - ldr r3, [pc, #3120] @ 359b5c │ │ │ │ - ldr r9, [r8, #32] │ │ │ │ + ldr r0, [pc, #3136] @ 359ba0 │ │ │ │ + ldr r3, [pc, #3136] @ 359ba4 │ │ │ │ add r0, pc, r0 │ │ │ │ - str r9, [sp, #12] │ │ │ │ - add r6, sp, #40 @ 0x28 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ + add sl, sp, #40 @ 0x28 │ │ │ │ + mov r7, r1 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, sl │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ mov r3, #0 │ │ │ │ bl 3b570 │ │ │ │ - ldr r3, [r8, #24] │ │ │ │ + ldr r3, [r7, #24] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ - ldr r7, [r3] │ │ │ │ - mov sl, #0 │ │ │ │ - ldrb r5, [r7] │ │ │ │ - mov r2, r7 │ │ │ │ - lsr r5, r5, #4 │ │ │ │ - mov r1, r6 │ │ │ │ - and r5, r5, #1 │ │ │ │ + ldr fp, [r3] │ │ │ │ + mov r5, #0 │ │ │ │ + ldrb r6, [fp] │ │ │ │ + mov r2, fp │ │ │ │ + lsr r6, r6, #4 │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + and r6, r6, #1 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 345484 │ │ │ │ - ldr r1, [r8, #36] @ 0x24 │ │ │ │ + ldr r1, [r7, #32] │ │ │ │ + ldr r0, [r7, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - cmp r9, #4 │ │ │ │ - cmpeq r1, #4 │ │ │ │ + cmp r1, #4 │ │ │ │ + cmpeq r0, #4 │ │ │ │ sub r3, r3, #244 @ 0xf4 │ │ │ │ - moveq fp, #1 │ │ │ │ - movne fp, #0 │ │ │ │ + moveq r8, #1 │ │ │ │ + movne r8, #0 │ │ │ │ orrs r3, r3, r2 │ │ │ │ - movne fp, #0 │ │ │ │ - andeq fp, fp, #1 │ │ │ │ - cmp fp, sl │ │ │ │ - str r1, [sp, #16] │ │ │ │ - bne 3592cc │ │ │ │ + movne r8, #0 │ │ │ │ + andeq r8, r8, #1 │ │ │ │ + cmp r8, r5 │ │ │ │ + str r1, [sp, #12] │ │ │ │ + str r0, [sp, #16] │ │ │ │ + bne 35930c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, fp │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r8 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str fp, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r8, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ - ldr r2, [r8, #8] │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ ldr r9, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ lsr r1, r2, #2 │ │ │ │ sub r9, r9, #245 @ 0xf5 │ │ │ │ orr r9, r9, r3 │ │ │ │ and r1, r1, #1 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ @@ -816068,36 +816083,36 @@ │ │ │ │ and r1, r1, #1 │ │ │ │ lsr r3, r2, #1 │ │ │ │ moveq r9, #1 │ │ │ │ movne r9, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ str r1, [sp, #24] │ │ │ │ - bne 3596b0 │ │ │ │ + bne 3596e0 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ cmp r1, #2 │ │ │ │ - beq 35989c │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + beq 359904 │ │ │ │ + stm sp, {r2, r8} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r9, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ orr r3, r9, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ @@ -816109,2925 +816124,2929 @@ │ │ │ │ mov r9, #0 │ │ │ │ orr ip, r3, r0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ str r9, [sp, #4] │ │ │ │ orr r3, r0, r3 │ │ │ │ str r3, [sp, #20] │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str ip, [sp, #28] │ │ │ │ bl 344acc │ │ │ │ ldr ip, [sp, #28] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ orr r3, ip, r3 │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + stm sp, {r2, r8} │ │ │ │ str r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, r3, fp │ │ │ │ + orr r8, r3, r8 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r2 │ │ │ │ + orr r8, r8, r2 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r2 │ │ │ │ + orr r8, r8, r2 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r9, [sp, #4] │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldr r0, [r8, #40] @ 0x28 │ │ │ │ + orr r8, r8, r0 │ │ │ │ + ldr r0, [r7, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r1, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r3, r3, r1 │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r6 │ │ │ │ - orr fp, fp, r1 │ │ │ │ + mov r0, sl │ │ │ │ + orr r8, r8, r1 │ │ │ │ mov r1, r9 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 345484 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ - ldr r2, [r8, #28] │ │ │ │ + ldr r2, [r7, #28] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r1, [r2] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ - ldrb r7, [r1] │ │ │ │ + ldr fp, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ - orr r8, r3, r8 │ │ │ │ + ldrb sl, [r1] │ │ │ │ + orr fp, r3, fp │ │ │ │ + ldr r7, [sp, #216] @ 0xd8 │ │ │ │ bl 3457e4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ - lsr r7, r7, #5 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #9 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ - and r7, r7, #1 │ │ │ │ - orr r6, fp, r6 │ │ │ │ bl 344acc │ │ │ │ - stm sp, {r5, sl} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr r7, r8, r7 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + str r6, [sp] │ │ │ │ + orr r5, r7, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + lsr sl, sl, #5 │ │ │ │ + and sl, sl, #1 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r7, fp, r3 │ │ │ │ + str sl, [sp] │ │ │ │ + str r9, [sp, #4] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r4, r6, r3 │ │ │ │ - str r7, [sp] │ │ │ │ - str r9, [sp, #4] │ │ │ │ + orr r4, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r8, r8, r2 │ │ │ │ + orr r7, r7, r2 │ │ │ │ orr r4, r4, r3 │ │ │ │ - b 359674 │ │ │ │ - str sl, [sp, #4] │ │ │ │ - ldr r9, [r8, #8] │ │ │ │ + b 3596a4 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ - and r3, r9, #1 │ │ │ │ + and r3, r8, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - lsr r3, r9, #1 │ │ │ │ + lsr r3, r8, #1 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ - lsr r0, r9, #2 │ │ │ │ + lsr r0, r8, #2 │ │ │ │ and r0, r0, #1 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r9, r9, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - str sl, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ + str r5, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r3, r3, r0 │ │ │ │ + orr r9, r9, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r3, r3, r0 │ │ │ │ + lsr r8, r8, #4 │ │ │ │ + ldrb r0, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldrb r0, [r8, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ + and r8, r8, #1 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ - lsr r9, r9, #4 │ │ │ │ bl 344acc │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r8, [sp] │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - and r9, r9, #1 │ │ │ │ - orr r3, r3, r0 │ │ │ │ + orr r8, r9, r8 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r9, sl} │ │ │ │ - str r3, [sp, #12] │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r9, r3, r9 │ │ │ │ bl 344acc │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r9, fp, r9 │ │ │ │ - orr fp, r3, r0 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [r3] │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldrb r0, [r3] │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - lsr r0, r0, #5 │ │ │ │ - and r0, r0, #1 │ │ │ │ + ldr r7, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - str r0, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldrb r3, [r7] │ │ │ │ mov r0, r4 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + lsr r3, r3, #5 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r8, r9, r8 │ │ │ │ - mov r1, r3 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r9, #0 │ │ │ │ - orr r3, r8, r3 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ bl 3457e4 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - str r1, [sp] │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #9 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - mov r1, sl │ │ │ │ - bl 344acc │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r8, #4 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r0, r4 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r1, r5 │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r1 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r8, r7 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r3, r1 │ │ │ │ - mov r0, r6 │ │ │ │ - mov r1, sl │ │ │ │ + orr r3, r9, r3 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r8, #4 │ │ │ │ + mov r9, #0 │ │ │ │ + orr r3, r3, r0 │ │ │ │ + strd r8, [sp] │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 344acc │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ strd r8, [sp] │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r5, sl} │ │ │ │ + str r6, [sp] │ │ │ │ + str r5, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #244 @ 0xf4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r0, r4 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ + mov r0, r4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ + strd r8, [sp] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [sp, #216] @ 0xd8 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r7, r2 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + strd r8, [sp] │ │ │ │ orr r4, r3, r4 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r8, fp, r8 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + add r8, sp, #32 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - add r9, sp, #32 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - ldr r2, [pc, #1248] @ 359b60 │ │ │ │ - str r8, [r3] │ │ │ │ + ldr r2, [pc, #1272] @ 359ba8 │ │ │ │ + str r7, [r3] │ │ │ │ str r4, [r3, #4] │ │ │ │ - ldr r3, [pc, #1232] @ 359b5c │ │ │ │ + ldr r3, [pc, #1256] @ 359ba4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 359b54 │ │ │ │ + bne 359b9c │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [sp, #16] │ │ │ │ cmp r1, r0 │ │ │ │ - bne 359048 │ │ │ │ + bne 359084 │ │ │ │ stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #16] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ - ldr sl, [sp, #212] @ 0xd4 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + ldr r5, [sp, #212] @ 0xd4 │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r9 │ │ │ │ - mov r0, r6 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + mov r0, sl │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r1, sl │ │ │ │ + mov r2, fp │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ str r9, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - mov r0, r4 │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ ldr r1, [r3] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ - ldrb r7, [r1] │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ + ldrb sl, [r1] │ │ │ │ + orr r7, r5, r7 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 3457e4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - lsr r7, r7, #5 │ │ │ │ mov r2, #9 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - orr r8, sl, r8 │ │ │ │ - and r7, r7, #1 │ │ │ │ - orr r6, fp, r6 │ │ │ │ - stm sp, {r5, r9} │ │ │ │ - b 359270 │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r2, #49 @ 0x31 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r5, r8, r5 │ │ │ │ + stm sp, {r6, r9} │ │ │ │ + orr r5, r5, r3 │ │ │ │ + lsr sl, sl, #5 │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + and sl, sl, #1 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #43 @ 0x2b │ │ │ │ + orr r7, r7, r3 │ │ │ │ + str sl, [sp] │ │ │ │ + str r9, [sp, #4] │ │ │ │ + b 3592e8 │ │ │ │ + stm sp, {r2, r8} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ - ldr sl, [sp, #212] @ 0xd4 │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, r8} │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [r3] │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldrb r0, [r3] │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - lsr r0, r0, #5 │ │ │ │ - and r0, r0, #1 │ │ │ │ + ldr r7, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - str r0, [sp] │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldrb r3, [r7] │ │ │ │ mov r0, r4 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + lsr r3, r3, #5 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r8, r9, r8 │ │ │ │ - mov r1, r3 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r9, #0 │ │ │ │ - orr r3, r8, r3 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ bl 3457e4 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - str r1, [sp] │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #9 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - mov r1, fp │ │ │ │ - bl 344acc │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r8, #2 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - strd r8, [sp] │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr sl, sl, r1 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r9, r7 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r3, r1 │ │ │ │ - mov r0, r6 │ │ │ │ - mov r1, fp │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r0, sl │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str fp, [sp, #68] @ 0x44 │ │ │ │ + str r8, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 345484 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ - mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ - mov r0, r4 │ │ │ │ - bl 344acc │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - ldr r7, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - ldr r6, [sp, #212] @ 0xd4 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r7, r3, r7 │ │ │ │ - bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r6, sl, r6 │ │ │ │ - mov r2, #49 @ 0x31 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r5, fp} │ │ │ │ - orr r5, r7, r3 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ + mov r1, #32 │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov sl, #245 @ 0xf5 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + mov sl, #2 │ │ │ │ mov fp, #0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ - mov r1, #32 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ strd sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r2, #49 @ 0x31 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + stm sp, {r6, r8} │ │ │ │ + orr r5, r5, r3 │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r8, #245 @ 0xf5 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + mov r9, #0 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ + mov r1, #32 │ │ │ │ + strd r8, [sp] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ + mov r1, #46 @ 0x2e │ │ │ │ + strd sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r8, r6, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ orr r4, r5, r3 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - b 3592b4 │ │ │ │ + strd sl, [sp] │ │ │ │ + b 3592f4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, ip, asr #1 │ │ │ │ + @ instruction: 0x011b7098 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r0, ror r9 │ │ │ │ + tsteq fp, r0, asr #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ - str r0, [ip, #3824] @ 0xef0 │ │ │ │ - sub sp, sp, #236 @ 0xec │ │ │ │ - str r0, [sp, #16] │ │ │ │ - ldr r0, [pc, #3148] @ 35a7d0 │ │ │ │ - mov r9, r1 │ │ │ │ - ldr r3, [pc, #3144] @ 35a7d4 │ │ │ │ - ldr r6, [r9, #32] │ │ │ │ + str r0, [ip, #3832] @ 0xef8 │ │ │ │ + sub sp, sp, #228 @ 0xe4 │ │ │ │ + str r0, [sp, #12] │ │ │ │ + ldr r0, [pc, #3152] @ 35a81c │ │ │ │ + ldr r3, [pc, #3152] @ 35a820 │ │ │ │ add r0, pc, r0 │ │ │ │ - str r6, [sp, #20] │ │ │ │ - add r5, sp, #48 @ 0x30 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ + add r6, sp, #40 @ 0x28 │ │ │ │ + mov r8, r1 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ - mov r0, r5 │ │ │ │ + mov r0, r6 │ │ │ │ ldr r3, [r3] │ │ │ │ - str r3, [sp, #228] @ 0xe4 │ │ │ │ + str r3, [sp, #220] @ 0xdc │ │ │ │ mov r3, #0 │ │ │ │ bl 3b570 │ │ │ │ - ldr r3, [r9, #24] │ │ │ │ - add r4, sp, #220 @ 0xdc │ │ │ │ - ldr r7, [r3] │ │ │ │ - mov r8, #0 │ │ │ │ - ldrb r3, [r7] │ │ │ │ - mov r2, r7 │ │ │ │ + ldr r3, [r8, #24] │ │ │ │ + add r4, sp, #212 @ 0xd4 │ │ │ │ + ldr sl, [r3] │ │ │ │ + mov r5, #0 │ │ │ │ + ldrb r3, [sl] │ │ │ │ + mov r2, sl │ │ │ │ lsr r3, r3, #4 │ │ │ │ and r3, r3, #1 │ │ │ │ - mov r1, r5 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - str r8, [sp, #76] @ 0x4c │ │ │ │ + str r3, [sp, #8] │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ - ldr r2, [sp, #220] @ 0xdc │ │ │ │ - ldr r3, [r9, #36] @ 0x24 │ │ │ │ - ldr r1, [sp, #224] @ 0xe0 │ │ │ │ - cmp r6, #4 │ │ │ │ - cmpeq r3, #4 │ │ │ │ + ldr r0, [r8, #36] @ 0x24 │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [r8, #32] │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + cmp r3, #4 │ │ │ │ + cmpeq r0, #4 │ │ │ │ sub r2, r2, #244 @ 0xf4 │ │ │ │ - moveq r6, #1 │ │ │ │ - movne r6, #0 │ │ │ │ + moveq r7, #1 │ │ │ │ + movne r7, #0 │ │ │ │ orrs r2, r2, r1 │ │ │ │ - movne r6, #0 │ │ │ │ - andeq r6, r6, #1 │ │ │ │ - cmp r6, r8 │ │ │ │ - bne 359f2c │ │ │ │ + movne r7, #0 │ │ │ │ + andeq r7, r7, #1 │ │ │ │ + cmp r7, r5 │ │ │ │ + str r0, [sp, #16] │ │ │ │ + bne 359f74 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r5 │ │ │ │ - str r3, [sp, #24] │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, r6 │ │ │ │ + str r3, [sp, #20] │ │ │ │ bl 3b570 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r5 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - str r6, [sp, #76] @ 0x4c │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ + str r7, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ - ldr sl, [sp, #220] @ 0xdc │ │ │ │ - ldr r2, [sp, #224] @ 0xe0 │ │ │ │ - sub sl, sl, #245 @ 0xf5 │ │ │ │ - orr sl, sl, r2 │ │ │ │ - ldr r2, [r9, #8] │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ + sub r9, r9, #245 @ 0xf5 │ │ │ │ + orr r9, r9, r2 │ │ │ │ + ldr r2, [r8, #8] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ lsr r1, r2, #2 │ │ │ │ - cmp r3, #2 │ │ │ │ - cmpeq sl, #0 │ │ │ │ - and r3, r1, #1 │ │ │ │ + and r1, r1, #1 │ │ │ │ + str r1, [sp, #20] │ │ │ │ lsr r1, r2, #4 │ │ │ │ + cmp r3, #2 │ │ │ │ + cmpeq r9, #0 │ │ │ │ lsr fp, r2, #1 │ │ │ │ - str r3, [sp, #28] │ │ │ │ - and r3, r1, #1 │ │ │ │ - str r3, [sp, #32] │ │ │ │ - moveq sl, #1 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - movne sl, #0 │ │ │ │ + and r1, r1, #1 │ │ │ │ + str r1, [sp, #24] │ │ │ │ + moveq r9, #1 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ + movne r9, #0 │ │ │ │ and fp, fp, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ - bne 35a304 │ │ │ │ - cmp r3, #2 │ │ │ │ - beq 35a4fc │ │ │ │ - stm sp, {r2, r6} │ │ │ │ + bne 35a354 │ │ │ │ + cmp r1, #2 │ │ │ │ + beq 35a548 │ │ │ │ + stm sp, {r2, r7} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ + str r3, [sp, #28] │ │ │ │ bl 344acc │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - str r6, [sp, #4] │ │ │ │ - ldr sl, [sp, #224] @ 0xe0 │ │ │ │ - ldr fp, [sp, #220] @ 0xdc │ │ │ │ + str r7, [sp, #4] │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + ldr fp, [sp, #212] @ 0xd4 │ │ │ │ bl 344acc │ │ │ │ - ldr r2, [sp, #220] @ 0xdc │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ orr fp, fp, r2 │ │ │ │ - ldr r2, [sp, #224] @ 0xe0 │ │ │ │ - stm sp, {r3, r6} │ │ │ │ - orr r3, sl, r2 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, r7} │ │ │ │ + orr r3, r9, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #24] │ │ │ │ + str r3, [sp, #20] │ │ │ │ bl 344acc │ │ │ │ - ldr r0, [sp, #220] @ 0xdc │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ orr fp, fp, r0 │ │ │ │ - ldr r0, [sp, #224] @ 0xe0 │ │ │ │ - mov sl, #0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ - str sl, [sp, #4] │ │ │ │ - ldrb r0, [r9, #12] │ │ │ │ + str r9, [sp, #4] │ │ │ │ + ldrb r0, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #24] │ │ │ │ + str r3, [sp, #20] │ │ │ │ bl 344acc │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - stm sp, {r2, r6} │ │ │ │ - ldr r2, [sp, #220] @ 0xdc │ │ │ │ - ldr r6, [sp, #224] @ 0xe0 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + stm sp, {r2, r7} │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + ldr r7, [sp, #216] @ 0xd8 │ │ │ │ orr fp, fp, r2 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r3, r6 │ │ │ │ + orr r7, r3, r7 │ │ │ │ bl 344acc │ │ │ │ - ldr r2, [sp, #220] @ 0xdc │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - orr fp, fp, r2 │ │ │ │ - ldr r2, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr r6, r6, r2 │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - stm sp, {r3, sl} │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ - stm sp, {r3, sl} │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - str sl, [sp, #4] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r9, [sp, #4] │ │ │ │ orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [r9, #40] @ 0x28 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r5 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r9 │ │ │ │ + mov r0, r6 │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 3b570 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r5 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ bl 345484 │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [r9, #28] │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ mov r0, r4 │ │ │ │ ldr r1, [r3] │ │ │ │ - ldr r5, [sp, #220] @ 0xdc │ │ │ │ - ldr r9, [sp, #224] @ 0xe0 │ │ │ │ - ldr r7, [r1] │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + ldr sl, [sp, #216] @ 0xd8 │ │ │ │ + ldr r6, [r1] │ │ │ │ bl 345738 │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r2, #7 │ │ │ │ - mov r1, sl │ │ │ │ + mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ - orr r9, r6, r9 │ │ │ │ - ldr r6, [sp, #220] @ 0xdc │ │ │ │ - orr r5, fp, r5 │ │ │ │ - orr r6, r5, r6 │ │ │ │ - ldr r5, [sp, #224] @ 0xe0 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r5, r9, r5 │ │ │ │ - stm sp, {r3, r8} │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + orr sl, r7, sl │ │ │ │ + stm sp, {r3, r5} │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + orr r8, fp, r8 │ │ │ │ + orr r7, r8, r7 │ │ │ │ + orr r5, sl, r5 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ - lsr r3, r7, #18 │ │ │ │ + lsr r3, r6, #18 │ │ │ │ and r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #10 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str sl, [sp, #4] │ │ │ │ + str r9, [sp, #4] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ - lsr r3, r7, #5 │ │ │ │ + lsr r3, r6, #5 │ │ │ │ and r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r2 │ │ │ │ orr r4, r5, r3 │ │ │ │ - str sl, [sp, #4] │ │ │ │ + str r9, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - ldr r2, [sp, #220] @ 0xdc │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ - orr r6, r6, r2 │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr r7, r7, r2 │ │ │ │ orr r4, r4, r3 │ │ │ │ - b 35a2c8 │ │ │ │ - str r8, [sp, #4] │ │ │ │ - ldr r6, [r9, #8] │ │ │ │ + b 35a318 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r7, [r8, #8] │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ - and r3, r6, #1 │ │ │ │ + and r3, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - lsr r3, r6, #1 │ │ │ │ + lsr r3, r7, #1 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ - str r8, [sp, #4] │ │ │ │ - ldr sl, [sp, #220] @ 0xdc │ │ │ │ - ldr fp, [sp, #224] @ 0xe0 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr fp, [sp, #212] @ 0xd4 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ bl 344acc │ │ │ │ - lsr r3, r6, #2 │ │ │ │ + lsr r3, r7, #2 │ │ │ │ and r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - orr sl, sl, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r8, [sp, #4] │ │ │ │ - orr fp, fp, r3 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - str r8, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ - lsr r6, r6, #4 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r5, [sp, #4] │ │ │ │ orr fp, fp, r3 │ │ │ │ - ldrb r3, [r9, #12] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp] │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldrb r3, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ - and r6, r6, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + lsr r7, r7, #4 │ │ │ │ bl 344acc │ │ │ │ + and r7, r7, #1 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r6, r8} │ │ │ │ - ldr r6, [sp, #220] @ 0xdc │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, sl, r6 │ │ │ │ - ldr sl, [sp, #224] @ 0xe0 │ │ │ │ + str r7, [sp] │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r7, [sp, #216] @ 0xd8 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - orr sl, fp, sl │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ - str r8, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ - ldr r3, [r9, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r9, r7 │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [r9, #28] │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - ldr fp, [r3] │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - ldr r9, [fp] │ │ │ │ - orr r6, r6, r3 │ │ │ │ - lsr r3, r9, #5 │ │ │ │ - and r3, r3, #1 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r9, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ + orr r8, fp, r3 │ │ │ │ + ldr fp, [r9] │ │ │ │ mov r0, r4 │ │ │ │ - str r8, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + lsr r3, fp, #5 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 344acc │ │ │ │ - mov r1, fp │ │ │ │ - ldr fp, [sp, #220] @ 0xdc │ │ │ │ - lsr r9, r9, #18 │ │ │ │ - orr r0, r6, fp │ │ │ │ - str r0, [sp, #20] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r9 │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r6, [sp, #224] @ 0xe0 │ │ │ │ + orr r9, r8, r9 │ │ │ │ + orr r8, r7, r3 │ │ │ │ bl 345738 │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #7 │ │ │ │ - mov r1, r8 │ │ │ │ + mov r1, r5 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - orr r6, sl, r6 │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ - mov sl, #4 │ │ │ │ - mov fp, #0 │ │ │ │ - strd sl, [sp] │ │ │ │ - ldr sl, [sp, #224] @ 0xe0 │ │ │ │ - orr fp, r0, r3 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - bl 344acc │ │ │ │ - orr sl, r6, sl │ │ │ │ - ldr r6, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r6, fp, r6 │ │ │ │ - ldr fp, [sp, #224] @ 0xe0 │ │ │ │ - mov r1, r8 │ │ │ │ - orr r3, sl, fp │ │ │ │ - mov r0, r5 │ │ │ │ - str r3, [sp, #20] │ │ │ │ + orr r7, r9, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r5 │ │ │ │ + orr r3, r8, r3 │ │ │ │ + mov r0, r6 │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 3b570 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r5 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - str r8, [sp, #76] @ 0x4c │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r6 │ │ │ │ + str r8, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ - mov r0, r4 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - mov sl, #4 │ │ │ │ - mov fp, #0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + str r0, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ - strd sl, [sp] │ │ │ │ - ldr sl, [sp, #220] @ 0xdc │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - orr sl, r6, sl │ │ │ │ - ldr r6, [sp, #224] @ 0xe0 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + orr r7, r7, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r8, #4 │ │ │ │ + mov r9, #0 │ │ │ │ + orr r3, r3, r0 │ │ │ │ + strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + str r3, [sp, #16] │ │ │ │ + bl 344acc │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + orr r7, r7, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + strd r8, [sp] │ │ │ │ + orr r3, r3, r0 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ + mov r0, r4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - orr r6, r3, r6 │ │ │ │ - and r9, r9, #1 │ │ │ │ + lsr fp, fp, #18 │ │ │ │ + and fp, fp, #1 │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ mov r2, #10 │ │ │ │ + str fp, [sp] │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ + orr r7, r7, r0 │ │ │ │ + str r5, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - str r9, [sp] │ │ │ │ - str r8, [sp, #4] │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r9, [sp, #220] @ 0xdc │ │ │ │ + orr fp, r3, fp │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r9, sl, r9 │ │ │ │ - stm sp, {r3, r8} │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - mov sl, #244 @ 0xf4 │ │ │ │ - mov fp, #0 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r8, #244 @ 0xf4 │ │ │ │ + mov r9, #0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - strd sl, [sp] │ │ │ │ + strd r8, [sp] │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - mov sl, #4 │ │ │ │ - mov fp, #0 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r8, #4 │ │ │ │ + mov r9, #0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + strd r8, [sp] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ + strd r8, [sp] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r4, [sp, #224] @ 0xe0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r4, [sp, #216] @ 0xd8 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - orr r4, r6, r4 │ │ │ │ - orr r6, r9, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ - add r9, sp, #40 @ 0x28 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + add r8, sp, #32 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r8 │ │ │ │ - mov r0, r5 │ │ │ │ + mov r1, r5 │ │ │ │ + orr r4, fp, r4 │ │ │ │ + mov r0, r6 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 3b570 │ │ │ │ - ldr sl, [sp, #12] │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r5 │ │ │ │ - mov r0, r9 │ │ │ │ - str sl, [sp, #72] @ 0x48 │ │ │ │ - str r8, [sp, #76] @ 0x4c │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r6 │ │ │ │ + mov r0, r8 │ │ │ │ + str r9, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r8 │ │ │ │ - mov r0, r5 │ │ │ │ - bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ - mov r0, r9 │ │ │ │ - str sl, [sp, #72] @ 0x48 │ │ │ │ - str r8, [sp, #76] @ 0x4c │ │ │ │ + mov r0, r6 │ │ │ │ + bl 3b570 │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r6 │ │ │ │ + mov r0, r8 │ │ │ │ + str r9, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r8 │ │ │ │ - mov r0, r5 │ │ │ │ - bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ - mov r0, r9 │ │ │ │ - str sl, [sp, #72] @ 0x48 │ │ │ │ - str r8, [sp, #76] @ 0x4c │ │ │ │ + mov r0, r6 │ │ │ │ + bl 3b570 │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r6 │ │ │ │ + mov r0, r8 │ │ │ │ + str r9, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - ldr r2, [pc, #1284] @ 35a7d8 │ │ │ │ - str r6, [r3] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + ldr r2, [pc, #1280] @ 35a824 │ │ │ │ + str r7, [r3] │ │ │ │ str r4, [r3, #4] │ │ │ │ - ldr r3, [pc, #1268] @ 35a7d4 │ │ │ │ + ldr r3, [pc, #1264] @ 35a820 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ - ldr r3, [sp, #228] @ 0xe4 │ │ │ │ + ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35a7cc │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ - add sp, sp, #236 @ 0xec │ │ │ │ + bne 35a818 │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ + add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ - cmp r1, r3 │ │ │ │ - bne 359cb0 │ │ │ │ - stm sp, {r2, sl} │ │ │ │ + cmp r3, r1 │ │ │ │ + bne 359cf8 │ │ │ │ + stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 344acc │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - ldr r6, [sp, #220] @ 0xdc │ │ │ │ - ldr r8, [sp, #224] @ 0xe0 │ │ │ │ + str r9, [sp, #4] │ │ │ │ + ldr r5, [sp, #212] @ 0xd4 │ │ │ │ + ldr r7, [sp, #216] @ 0xd8 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + orr r5, r5, r2 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + orr r7, r7, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - stm sp, {r3, sl} │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ mov r1, r2 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r9, [sp, #4] │ │ │ │ + orr r5, r5, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldrb r3, [r9, #12] │ │ │ │ + orr r7, r7, r0 │ │ │ │ + ldrb r0, [r8, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ + str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ + orr r5, r5, r2 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r7, r7, r2 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, sl} │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ mov r1, r2 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - ldr fp, [sp, #20] │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + orr r5, r5, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ + orr r7, r7, r0 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ mov r0, r4 │ │ │ │ - str fp, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r8, r8, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - str fp, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r9, [sp, #4] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldr r3, [r9, #40] @ 0x28 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r5 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r9 │ │ │ │ + mov r0, r6 │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 3b570 │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r5 │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r6 │ │ │ │ + ldr sl, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ - str fp, [sp, #72] @ 0x48 │ │ │ │ - str sl, [sp, #76] @ 0x4c │ │ │ │ + str sl, [sp, #64] @ 0x40 │ │ │ │ + str r9, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [r9, #28] │ │ │ │ - mov r0, r4 │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ ldr r1, [r3] │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - ldr r5, [sp, #224] @ 0xe0 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r7, [r1] │ │ │ │ + mov r0, r4 │ │ │ │ + ldr r6, [r1] │ │ │ │ + orr r8, r5, r8 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 345738 │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r2, #7 │ │ │ │ - mov r1, sl │ │ │ │ + mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - orr r5, r8, r5 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ - str fp, [sp] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr r5, r7, r5 │ │ │ │ + orr r7, r8, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ - str sl, [sp, #4] │ │ │ │ - b 359ea8 │ │ │ │ - stm sp, {r2, r6} │ │ │ │ + str r9, [sp, #4] │ │ │ │ + b 359ef0 │ │ │ │ + stm sp, {r2, r7} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - str r6, [sp, #4] │ │ │ │ - ldr sl, [sp, #220] @ 0xdc │ │ │ │ - ldr fp, [sp, #224] @ 0xe0 │ │ │ │ + str r7, [sp, #4] │ │ │ │ + ldr r5, [sp, #212] @ 0xd4 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - stm sp, {r3, r6} │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + stm sp, {r3, r7} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - str r6, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r7, [sp, #4] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldrb r3, [r9, #12] │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldrb r3, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, r6} │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + stm sp, {r3, r7} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - str r6, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r7, [sp, #4] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [r9, #40] @ 0x28 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [r9, #28] │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - ldr r8, [r3] │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr fp, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ - ldr r3, [r8] │ │ │ │ - str r6, [sp, #4] │ │ │ │ - lsr r0, r3, #5 │ │ │ │ - and r0, r0, #1 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #224] @ 0xe0 │ │ │ │ - str r3, [sp, #20] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r8, r5, r3 │ │ │ │ + ldr r5, [fp] │ │ │ │ mov r0, r4 │ │ │ │ + lsr r3, r5, #5 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r7, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r2, [sp, #220] @ 0xdc │ │ │ │ - mov r1, r8 │ │ │ │ - orr sl, sl, r2 │ │ │ │ - ldr r2, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r1, fp │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r2 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ bl 345738 │ │ │ │ - ldr r1, [sp, #220] @ 0xdc │ │ │ │ - str r1, [sp] │ │ │ │ - ldr r1, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #7 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - mov r1, r6 │ │ │ │ - bl 344acc │ │ │ │ - ldr r0, [sp, #220] @ 0xdc │ │ │ │ - mov r8, #2 │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldr r0, [sp, #224] @ 0xe0 │ │ │ │ - mov r9, #0 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 344acc │ │ │ │ - ldr r1, [sp, #220] @ 0xdc │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ - orr sl, sl, r1 │ │ │ │ - ldr r1, [sp, #224] @ 0xe0 │ │ │ │ - mov r0, r5 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr fp, r9, fp │ │ │ │ + orr r3, r8, r3 │ │ │ │ orr fp, fp, r1 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, r6 │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 3b570 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r5 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - str r6, [sp, #76] @ 0x4c │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ + str r7, [sp, #68] @ 0x44 │ │ │ │ bl 345484 │ │ │ │ - ldr r0, [sp, #220] @ 0xdc │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ str r0, [sp] │ │ │ │ - ldr r0, [sp, #224] @ 0xe0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 344acc │ │ │ │ + mov r8, #2 │ │ │ │ + mov r9, #0 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + ldr r6, [sp, #212] @ 0xd4 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + strd r8, [sp] │ │ │ │ + orr r6, r3, r6 │ │ │ │ + ldr sl, [sp, #216] @ 0xd8 │ │ │ │ + bl 344acc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ + orr r6, r6, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr sl, fp, sl │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ + lsr r5, r5, #18 │ │ │ │ strd r8, [sp] │ │ │ │ - ldr r5, [sp, #220] @ 0xdc │ │ │ │ - ldr r7, [sp, #224] @ 0xe0 │ │ │ │ + orr sl, sl, r3 │ │ │ │ + and r5, r5, #1 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - orr r5, sl, r5 │ │ │ │ - lsr r3, r3, #18 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #10 │ │ │ │ - and r3, r3, #1 │ │ │ │ - ldr sl, [sp, #220] @ 0xdc │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, r6} │ │ │ │ - orr sl, r5, sl │ │ │ │ - ldr r5, [sp, #224] @ 0xe0 │ │ │ │ + stm sp, {r5, r7} │ │ │ │ + orr r6, r6, r3 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - stm sp, {r3, r6} │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - orr r7, fp, r7 │ │ │ │ - orr r6, sl, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + stm sp, {r3, r7} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ + orr r7, r6, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, r7, r5 │ │ │ │ + orr r5, sl, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov sl, #245 @ 0xf5 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ mov fp, #0 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ strd sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ strd r8, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344acc │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ orr r4, r5, r3 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ strd r8, [sp] │ │ │ │ - b 359f14 │ │ │ │ + b 359f5c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, ip, ror #8 │ │ │ │ + tsteq fp, ip, lsr #8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, ip, lsl sp │ │ │ │ + tsteq fp, ip, asr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #2072] @ 0x818 │ │ │ │ - ldr ip, [pc, #4064] @ 35b7d4 │ │ │ │ + ldr ip, [pc, #4064] @ 35b820 │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [pc, #4060] @ 35b7d8 │ │ │ │ + ldr r0, [pc, #4060] @ 35b824 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r3, [r2, #4] │ │ │ │ sub sp, sp, #2000 @ 0x7d0 │ │ │ │ ldr r0, [ip, r0] │ │ │ │ sub sp, sp, #4 │ │ │ │ cmp r3, #128 @ 0x80 │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [sp, #1996] @ 0x7cc │ │ │ │ mov r0, #0 │ │ │ │ - beq 35a880 │ │ │ │ + beq 35a8cc │ │ │ │ cmp r3, #47 @ 0x2f │ │ │ │ - beq 35cc68 │ │ │ │ + beq 35ccb4 │ │ │ │ ldr r0, [r1, #4] │ │ │ │ ldrb r0, [r0, #8] │ │ │ │ cmp r0, #5 │ │ │ │ - bls 35a85c │ │ │ │ - ldr r0, [pc, #3996] @ 35b7dc │ │ │ │ + bls 35a8a8 │ │ │ │ + ldr r0, [pc, #3996] @ 35b828 │ │ │ │ cmp r3, r0 │ │ │ │ - beq 35c544 │ │ │ │ + beq 35c590 │ │ │ │ sub r0, r0, #9 │ │ │ │ cmp r3, r0 │ │ │ │ - beq 35c570 │ │ │ │ + beq 35c5bc │ │ │ │ add r0, r0, #23 │ │ │ │ cmp r3, r0 │ │ │ │ - beq 35a958 │ │ │ │ - ldr ip, [pc, #3964] @ 35b7e0 │ │ │ │ - ldr r0, [pc, #3964] @ 35b7e4 │ │ │ │ + beq 35a9a4 │ │ │ │ + ldr ip, [pc, #3964] @ 35b82c │ │ │ │ + ldr r0, [pc, #3964] @ 35b830 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r3, r0 │ │ │ │ - bhi 35a8d0 │ │ │ │ + bhi 35a91c │ │ │ │ add r0, r3, r3 │ │ │ │ ldrh r0, [ip, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ ldr r3, [r2, #28] │ │ │ │ ldr r3, [r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #2 │ │ │ │ - bne 35afb8 │ │ │ │ + bne 35b004 │ │ │ │ tst r3, #16 │ │ │ │ and r3, r3, #1 │ │ │ │ - beq 35a928 │ │ │ │ + beq 35a974 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35c59c │ │ │ │ + beq 35c5e8 │ │ │ │ add r0, sp, #1744 @ 0x6d0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 358f04 │ │ │ │ + bl 358f40 │ │ │ │ ldr r3, [sp, #1760] @ 0x6e0 │ │ │ │ ldr r2, [sp, #1756] @ 0x6dc │ │ │ │ orr r3, r3, #536870912 @ 0x20000000 │ │ │ │ orr r2, r2, #3072 @ 0xc00 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ - ldr r2, [pc, #3856] @ 35b7e8 │ │ │ │ - ldr r1, [pc, #3856] @ 35b7ec │ │ │ │ + b 35a940 │ │ │ │ + ldr r2, [pc, #3856] @ 35b834 │ │ │ │ + ldr r1, [pc, #3856] @ 35b838 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #0 │ │ │ │ bl 17b9b0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4] │ │ │ │ str r3, [r4, #4] │ │ │ │ - ldr r2, [pc, #3828] @ 35b7f0 │ │ │ │ - ldr r3, [pc, #3800] @ 35b7d8 │ │ │ │ + ldr r2, [pc, #3828] @ 35b83c │ │ │ │ + ldr r3, [pc, #3800] @ 35b824 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #1996] @ 0x7cc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35cf3c │ │ │ │ + bne 35cf88 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #2000 @ 0x7d0 │ │ │ │ add sp, sp, #4 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35afdc │ │ │ │ + beq 35b028 │ │ │ │ add r0, sp, #1776 @ 0x6f0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 357644 │ │ │ │ + bl 357668 │ │ │ │ ldr r3, [sp, #1784] @ 0x6f8 │ │ │ │ ldr r2, [sp, #1780] @ 0x6f4 │ │ │ │ orr r3, r3, #536870912 @ 0x20000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #188 @ 0xbc │ │ │ │ bl 34756c │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ ldr r2, [sp, #188] @ 0xbc │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6750208 @ 0x670000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #16384 @ 0x4000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1984 @ 0x7c0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c33c │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1992] @ 0x7c8 │ │ │ │ ldr r2, [sp, #1988] @ 0x7c4 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1872 @ 0x750 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c644 │ │ │ │ + bl 34c640 │ │ │ │ ldr r3, [sp, #1888] @ 0x760 │ │ │ │ ldr r2, [sp, #1884] @ 0x75c │ │ │ │ orr r3, r3, #16777216 @ 0x1000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1872 @ 0x750 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c644 │ │ │ │ + bl 34c640 │ │ │ │ ldr r3, [sp, #1880] @ 0x758 │ │ │ │ ldr r2, [sp, #1876] @ 0x754 │ │ │ │ orr r3, r3, #25165824 @ 0x1800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1968 @ 0x7b0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c33c │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1976] @ 0x7b8 │ │ │ │ ldr r2, [sp, #1972] @ 0x7b4 │ │ │ │ orr r3, r3, #33554432 @ 0x2000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1968 @ 0x7b0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c33c │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1984] @ 0x7c0 │ │ │ │ ldr r2, [sp, #1980] @ 0x7bc │ │ │ │ orr r3, r3, #50331648 @ 0x3000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1952 @ 0x7a0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c33c │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1968] @ 0x7b0 │ │ │ │ ldr r2, [sp, #1964] @ 0x7ac │ │ │ │ orr r3, r3, #58720256 @ 0x3800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1952 @ 0x7a0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c33c │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1960] @ 0x7a8 │ │ │ │ ldr r2, [sp, #1956] @ 0x7a4 │ │ │ │ orr r3, r3, #67108864 @ 0x4000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1936 @ 0x790 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c33c │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1952] @ 0x7a0 │ │ │ │ ldr r2, [sp, #1948] @ 0x79c │ │ │ │ orr r3, r3, #75497472 @ 0x4800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1936 @ 0x790 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c33c │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1944] @ 0x798 │ │ │ │ ldr r2, [sp, #1940] @ 0x794 │ │ │ │ orr r3, r3, #83886080 @ 0x5000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1920 @ 0x780 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c33c │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1936] @ 0x790 │ │ │ │ ldr r2, [sp, #1932] @ 0x78c │ │ │ │ orr r3, r3, #92274688 @ 0x5800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1856 @ 0x740 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c644 │ │ │ │ + bl 34c640 │ │ │ │ ldr r3, [sp, #1872] @ 0x750 │ │ │ │ ldr r2, [sp, #1868] @ 0x74c │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1840 @ 0x730 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c644 │ │ │ │ + bl 34c640 │ │ │ │ ldr r3, [sp, #1856] @ 0x740 │ │ │ │ ldr r2, [sp, #1852] @ 0x73c │ │ │ │ orr r3, r3, #41943040 @ 0x2800000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1840 @ 0x730 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c644 │ │ │ │ + bl 34c640 │ │ │ │ ldr r3, [sp, #1848] @ 0x738 │ │ │ │ ldr r2, [sp, #1844] @ 0x734 │ │ │ │ orr r3, r3, #58720256 @ 0x3800000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1920 @ 0x780 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c33c │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1928] @ 0x788 │ │ │ │ ldr r2, [sp, #1924] @ 0x784 │ │ │ │ orr r3, r3, #67108864 @ 0x4000000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 35a8d0 │ │ │ │ + bcc 35a91c │ │ │ │ add r0, sp, #1856 @ 0x740 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c780 │ │ │ │ + bl 34c77c │ │ │ │ ldr r3, [sp, #1864] @ 0x748 │ │ │ │ ldr r2, [sp, #1860] @ 0x744 │ │ │ │ orr r3, r3, #33554432 @ 0x2000000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1904 @ 0x770 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c33c │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1920] @ 0x780 │ │ │ │ ldr r2, [sp, #1916] @ 0x77c │ │ │ │ orr r3, r3, #109051904 @ 0x6800000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1680 @ 0x690 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1688] @ 0x698 │ │ │ │ ldr r2, [sp, #1684] @ 0x694 │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1664 @ 0x680 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1680] @ 0x690 │ │ │ │ ldr r2, [sp, #1676] @ 0x68c │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1696 @ 0x6a0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1704] @ 0x6a8 │ │ │ │ ldr r2, [sp, #1700] @ 0x6a4 │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1680 @ 0x690 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1696] @ 0x6a0 │ │ │ │ ldr r2, [sp, #1692] @ 0x69c │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1664 @ 0x680 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34da30 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1672] @ 0x688 │ │ │ │ ldr r2, [sp, #1668] @ 0x684 │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1648 @ 0x670 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e9b8 │ │ │ │ + bl 34e9bc │ │ │ │ ldr r3, [sp, #1664] @ 0x680 │ │ │ │ ldr r2, [sp, #1660] @ 0x67c │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1648 @ 0x670 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34da30 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1656] @ 0x678 │ │ │ │ ldr r2, [sp, #1652] @ 0x674 │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1632 @ 0x660 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e9b8 │ │ │ │ + bl 34e9bc │ │ │ │ ldr r3, [sp, #1648] @ 0x670 │ │ │ │ ldr r2, [sp, #1644] @ 0x66c │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1632 @ 0x660 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34da30 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1640] @ 0x668 │ │ │ │ ldr r2, [sp, #1636] @ 0x664 │ │ │ │ orr r3, r3, #1090519040 @ 0x41000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1616 @ 0x650 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34da30 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1632] @ 0x660 │ │ │ │ ldr r2, [sp, #1628] @ 0x65c │ │ │ │ orr r3, r3, #1090519040 @ 0x41000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1616 @ 0x650 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34da30 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1624] @ 0x658 │ │ │ │ ldr r2, [sp, #1620] @ 0x654 │ │ │ │ orr r3, r3, #1090519040 @ 0x41000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1600 @ 0x640 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34da30 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1616] @ 0x650 │ │ │ │ ldr r2, [sp, #1612] @ 0x64c │ │ │ │ orr r3, r3, #1090519040 @ 0x41000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1600 @ 0x640 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34da30 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1608] @ 0x648 │ │ │ │ ldr r2, [sp, #1604] @ 0x644 │ │ │ │ orr r3, r3, #1090519040 @ 0x41000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1584 @ 0x630 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1600] @ 0x640 │ │ │ │ ldr r2, [sp, #1596] @ 0x63c │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1904 @ 0x770 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c33c │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1912] @ 0x778 │ │ │ │ ldr r2, [sp, #1908] @ 0x774 │ │ │ │ orr r3, r3, #117440512 @ 0x7000000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1888 @ 0x760 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c33c │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1904] @ 0x770 │ │ │ │ ldr r2, [sp, #1900] @ 0x76c │ │ │ │ orr r3, r3, #125829120 @ 0x7800000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1824 @ 0x720 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34ca80 │ │ │ │ + bl 34ca7c │ │ │ │ ldr r3, [sp, #1832] @ 0x728 │ │ │ │ ldr r2, [sp, #1828] @ 0x724 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1792 @ 0x700 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34cc50 │ │ │ │ + bl 34cc4c │ │ │ │ ldr r3, [sp, #1808] @ 0x710 │ │ │ │ ldr r2, [sp, #1804] @ 0x70c │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #32 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1792 @ 0x700 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34cc50 │ │ │ │ + bl 34cc4c │ │ │ │ ldr r3, [sp, #1800] @ 0x708 │ │ │ │ ldr r2, [sp, #1796] @ 0x704 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #64 @ 0x40 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1824 @ 0x720 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c8e8 │ │ │ │ + bl 34c8e4 │ │ │ │ ldr r3, [sp, #1840] @ 0x730 │ │ │ │ ldr r2, [sp, #1836] @ 0x72c │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #96 @ 0x60 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1808 @ 0x710 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34ca80 │ │ │ │ + bl 34ca7c │ │ │ │ ldr r3, [sp, #1824] @ 0x720 │ │ │ │ ldr r2, [sp, #1820] @ 0x71c │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #128 @ 0x80 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1808 @ 0x710 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34ca80 │ │ │ │ + bl 34ca7c │ │ │ │ ldr r3, [sp, #1816] @ 0x718 │ │ │ │ ldr r2, [sp, #1812] @ 0x714 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #160 @ 0xa0 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ - ldr r3, [pc, #2272] @ 35b7f4 │ │ │ │ + b 35a940 │ │ │ │ + ldr r3, [pc, #2272] @ 35b840 │ │ │ │ mov r2, #0 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1712 @ 0x6b0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34b8b0 │ │ │ │ + bl 34b8ac │ │ │ │ ldr r3, [sp, #1728] @ 0x6c0 │ │ │ │ ldr r2, [sp, #1724] @ 0x6bc │ │ │ │ orr r3, r3, #637534208 @ 0x26000000 │ │ │ │ orr r3, r3, #835584 @ 0xcc000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1744 @ 0x6d0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c088 │ │ │ │ + bl 34c084 │ │ │ │ ldr r3, [sp, #1752] @ 0x6d8 │ │ │ │ ldr r2, [sp, #1748] @ 0x6d4 │ │ │ │ orr r3, r3, #603979776 @ 0x24000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1728 @ 0x6c0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34bd98 │ │ │ │ + bl 34bd94 │ │ │ │ ldr r3, [sp, #1744] @ 0x6d0 │ │ │ │ ldr r2, [sp, #1740] @ 0x6cc │ │ │ │ orr r3, r3, #603979776 @ 0x24000000 │ │ │ │ orr r3, r3, #256 @ 0x100 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1728 @ 0x6c0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34baa8 │ │ │ │ + bl 34baa4 │ │ │ │ ldr r3, [sp, #1736] @ 0x6c8 │ │ │ │ ldr r2, [sp, #1732] @ 0x6c4 │ │ │ │ orr r3, r3, #603979776 @ 0x24000000 │ │ │ │ orr r3, r3, #512 @ 0x200 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1776 @ 0x6f0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 3569a0 │ │ │ │ + bl 3569cc │ │ │ │ ldr r3, [sp, #1792] @ 0x700 │ │ │ │ ldr r2, [sp, #1788] @ 0x6fc │ │ │ │ orr r3, r3, #541065216 @ 0x20400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1760 @ 0x6e0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 359b64 │ │ │ │ + bl 359bac │ │ │ │ ldr r3, [sp, #1776] @ 0x6f0 │ │ │ │ ldr r2, [sp, #1772] @ 0x6ec │ │ │ │ orr r3, r3, #536870912 @ 0x20000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1584 @ 0x630 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1592] @ 0x638 │ │ │ │ ldr r2, [sp, #1588] @ 0x634 │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1568 @ 0x620 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1584] @ 0x630 │ │ │ │ ldr r2, [sp, #1580] @ 0x62c │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1568 @ 0x620 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1576] @ 0x628 │ │ │ │ ldr r2, [sp, #1572] @ 0x624 │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1552 @ 0x610 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e9b8 │ │ │ │ + bl 34e9bc │ │ │ │ ldr r3, [sp, #1568] @ 0x620 │ │ │ │ ldr r2, [sp, #1564] @ 0x61c │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1552 @ 0x610 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e9b8 │ │ │ │ + bl 34e9bc │ │ │ │ ldr r3, [sp, #1560] @ 0x618 │ │ │ │ ldr r2, [sp, #1556] @ 0x614 │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1536 @ 0x600 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1552] @ 0x610 │ │ │ │ ldr r2, [sp, #1548] @ 0x60c │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1536 @ 0x600 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1544] @ 0x608 │ │ │ │ ldr r2, [sp, #1540] @ 0x604 │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1520 @ 0x5f0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1536] @ 0x600 │ │ │ │ ldr r2, [sp, #1532] @ 0x5fc │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1520 @ 0x5f0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1528] @ 0x5f8 │ │ │ │ ldr r2, [sp, #1524] @ 0x5f4 │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1504 @ 0x5e0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34da30 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1520] @ 0x5f0 │ │ │ │ ldr r2, [sp, #1516] @ 0x5ec │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1504 @ 0x5e0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1512] @ 0x5e8 │ │ │ │ ldr r2, [sp, #1508] @ 0x5e4 │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1488 @ 0x5d0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1504] @ 0x5e0 │ │ │ │ ldr r2, [sp, #1500] @ 0x5dc │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1488 @ 0x5d0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34da30 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1496] @ 0x5d8 │ │ │ │ ldr r2, [sp, #1492] @ 0x5d4 │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1472 @ 0x5c0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1488] @ 0x5d0 │ │ │ │ ldr r2, [sp, #1484] @ 0x5cc │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1472 @ 0x5c0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e9b8 │ │ │ │ + bl 34e9bc │ │ │ │ ldr r3, [sp, #1480] @ 0x5c8 │ │ │ │ ldr r2, [sp, #1476] @ 0x5c4 │ │ │ │ orr r3, r3, #1140850688 @ 0x44000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1456 @ 0x5b0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e9b8 │ │ │ │ + bl 34e9bc │ │ │ │ ldr r3, [sp, #1472] @ 0x5c0 │ │ │ │ ldr r2, [sp, #1468] @ 0x5bc │ │ │ │ orr r3, r3, #1140850688 @ 0x44000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1456 @ 0x5b0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1464] @ 0x5b8 │ │ │ │ ldr r2, [sp, #1460] @ 0x5b4 │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1440 @ 0x5a0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1456] @ 0x5b0 │ │ │ │ ldr r2, [sp, #1452] @ 0x5ac │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1440 @ 0x5a0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1448] @ 0x5a8 │ │ │ │ ldr r2, [sp, #1444] @ 0x5a4 │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1424 @ 0x590 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34da30 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1440] @ 0x5a0 │ │ │ │ ldr r2, [sp, #1436] @ 0x59c │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1424 @ 0x590 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34da30 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1432] @ 0x598 │ │ │ │ ldr r2, [sp, #1428] @ 0x594 │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1408 @ 0x580 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34da30 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1424] @ 0x590 │ │ │ │ ldr r2, [sp, #1420] @ 0x58c │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1408 @ 0x580 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1416] @ 0x588 │ │ │ │ ldr r2, [sp, #1412] @ 0x584 │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1392 @ 0x570 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1408] @ 0x580 │ │ │ │ ldr r2, [sp, #1404] @ 0x57c │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1392 @ 0x570 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1400] @ 0x578 │ │ │ │ ldr r2, [sp, #1396] @ 0x574 │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1712 @ 0x6b0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34ce84 │ │ │ │ + bl 34ce80 │ │ │ │ ldr r3, [sp, #1720] @ 0x6b8 │ │ │ │ ldr r2, [sp, #1716] @ 0x6b4 │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1376 @ 0x560 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1392] @ 0x570 │ │ │ │ ldr r2, [sp, #1388] @ 0x56c │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1376 @ 0x560 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1384] @ 0x568 │ │ │ │ ldr r2, [sp, #1380] @ 0x564 │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1360 @ 0x550 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34da30 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1376] @ 0x560 │ │ │ │ ldr r2, [sp, #1372] @ 0x55c │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1360 @ 0x550 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34da30 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1368] @ 0x558 │ │ │ │ ldr r2, [sp, #1364] @ 0x554 │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1344 @ 0x540 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1360] @ 0x550 │ │ │ │ ldr r2, [sp, #1356] @ 0x54c │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1344 @ 0x540 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e198 │ │ │ │ + bl 34e19c │ │ │ │ ldr r3, [sp, #1352] @ 0x548 │ │ │ │ ldr r2, [sp, #1348] @ 0x544 │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r0, [r1] │ │ │ │ cmp r0, #600 @ 0x258 │ │ │ │ - bcc 35a8d0 │ │ │ │ + bcc 35a91c │ │ │ │ add r0, sp, #1696 @ 0x6a0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34ce84 │ │ │ │ + bl 34ce80 │ │ │ │ ldr r3, [sp, #1712] @ 0x6b0 │ │ │ │ ldr r2, [sp, #1708] @ 0x6ac │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #2359296 @ 0x240000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1328 @ 0x530 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34fb58 │ │ │ │ + bl 34fb5c │ │ │ │ ldr r3, [sp, #1344] @ 0x540 │ │ │ │ ldr r2, [sp, #1340] @ 0x53c │ │ │ │ orr r3, r3, #1610612736 @ 0x60000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1328 @ 0x530 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34fb58 │ │ │ │ + bl 34fb5c │ │ │ │ ldr r3, [sp, #1336] @ 0x538 │ │ │ │ ldr r2, [sp, #1332] @ 0x534 │ │ │ │ orr r3, r3, #1610612736 @ 0x60000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1312 @ 0x520 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34fb58 │ │ │ │ + bl 34fb5c │ │ │ │ ldr r3, [sp, #1328] @ 0x530 │ │ │ │ ldr r2, [sp, #1324] @ 0x52c │ │ │ │ orr r3, r3, #1627389952 @ 0x61000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1312 @ 0x520 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34fb58 │ │ │ │ + bl 34fb5c │ │ │ │ ldr r3, [sp, #1320] @ 0x528 │ │ │ │ ldr r2, [sp, #1316] @ 0x524 │ │ │ │ orr r3, r3, #1627389952 @ 0x61000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1296 @ 0x510 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34fb58 │ │ │ │ + bl 34fb5c │ │ │ │ ldr r3, [sp, #1312] @ 0x520 │ │ │ │ ldr r2, [sp, #1308] @ 0x51c │ │ │ │ orr r3, r3, #1644167168 @ 0x62000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1296 @ 0x510 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34fb58 │ │ │ │ + bl 34fb5c │ │ │ │ ldr r3, [sp, #1304] @ 0x518 │ │ │ │ ldr r2, [sp, #1300] @ 0x514 │ │ │ │ orr r3, r3, #1644167168 @ 0x62000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1280 @ 0x500 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34fb58 │ │ │ │ + bl 34fb5c │ │ │ │ ldr r3, [sp, #1296] @ 0x510 │ │ │ │ ldr r2, [sp, #1292] @ 0x50c │ │ │ │ orr r3, r3, #1660944384 @ 0x63000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1280 @ 0x500 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34fb58 │ │ │ │ + bl 34fb5c │ │ │ │ ldr r3, [sp, #1288] @ 0x508 │ │ │ │ ldr r2, [sp, #1284] @ 0x504 │ │ │ │ orr r3, r3, #1660944384 @ 0x63000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1264 @ 0x4f0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34fb58 │ │ │ │ + bl 34fb5c │ │ │ │ ldr r3, [sp, #1280] @ 0x500 │ │ │ │ ldr r2, [sp, #1276] @ 0x4fc │ │ │ │ orr r3, r3, #1677721600 @ 0x64000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1264 @ 0x4f0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34fb58 │ │ │ │ + bl 34fb5c │ │ │ │ ldr r3, [sp, #1272] @ 0x4f8 │ │ │ │ ldr r2, [sp, #1268] @ 0x4f4 │ │ │ │ orr r3, r3, #1677721600 @ 0x64000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1248 @ 0x4e0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34fb58 │ │ │ │ + bl 34fb5c │ │ │ │ ldr r3, [sp, #1264] @ 0x4f0 │ │ │ │ ldr r2, [sp, #1260] @ 0x4ec │ │ │ │ orr r3, r3, #1694498816 @ 0x65000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1248 @ 0x4e0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34fb58 │ │ │ │ + bl 34fb5c │ │ │ │ ldr r3, [sp, #1256] @ 0x4e8 │ │ │ │ ldr r2, [sp, #1252] @ 0x4e4 │ │ │ │ orr r3, r3, #1694498816 @ 0x65000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1232 @ 0x4d0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34fb58 │ │ │ │ + bl 34fb5c │ │ │ │ ldr r3, [sp, #1248] @ 0x4e0 │ │ │ │ ldr r2, [sp, #1244] @ 0x4dc │ │ │ │ orr r3, r3, #1711276032 @ 0x66000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1232 @ 0x4d0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34fb58 │ │ │ │ + bl 34fb5c │ │ │ │ ldr r3, [sp, #1240] @ 0x4d8 │ │ │ │ ldr r2, [sp, #1236] @ 0x4d4 │ │ │ │ orr r3, r3, #1711276032 @ 0x66000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1216 @ 0x4c0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34fb58 │ │ │ │ + bl 34fb5c │ │ │ │ ldr r3, [sp, #1232] @ 0x4d0 │ │ │ │ ldr r2, [sp, #1228] @ 0x4cc │ │ │ │ orr r3, r3, #1728053248 @ 0x67000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1216 @ 0x4c0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34fb58 │ │ │ │ + bl 34fb5c │ │ │ │ ldr r3, [sp, #1224] @ 0x4c8 │ │ │ │ ldr r2, [sp, #1220] @ 0x4c4 │ │ │ │ orr r3, r3, #1728053248 @ 0x67000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1200 @ 0x4b0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 3504b0 │ │ │ │ + bl 3504bc │ │ │ │ ldr r3, [sp, #1216] @ 0x4c0 │ │ │ │ ldr r2, [sp, #1212] @ 0x4bc │ │ │ │ orr r3, r3, #1677721600 @ 0x64000000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1200 @ 0x4b0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 3504b0 │ │ │ │ + bl 3504bc │ │ │ │ ldr r3, [sp, #1208] @ 0x4b8 │ │ │ │ ldr r2, [sp, #1204] @ 0x4b4 │ │ │ │ orr r3, r3, #1677721600 @ 0x64000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1184 @ 0x4a0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 3504b0 │ │ │ │ + bl 3504bc │ │ │ │ ldr r3, [sp, #1200] @ 0x4b0 │ │ │ │ ldr r2, [sp, #1196] @ 0x4ac │ │ │ │ orr r3, r3, #1694498816 @ 0x65000000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1184 @ 0x4a0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 3504b0 │ │ │ │ + bl 3504bc │ │ │ │ ldr r3, [sp, #1192] @ 0x4a8 │ │ │ │ ldr r2, [sp, #1188] @ 0x4a4 │ │ │ │ orr r3, r3, #1694498816 @ 0x65000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1168 @ 0x490 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 3504b0 │ │ │ │ + bl 3504bc │ │ │ │ ldr r3, [sp, #1184] @ 0x4a0 │ │ │ │ ldr r2, [sp, #1180] @ 0x49c │ │ │ │ orr r3, r3, #1711276032 @ 0x66000000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ - tsteq fp, r0, lsl #16 │ │ │ │ + b 35a940 │ │ │ │ + @ instruction: 0x011b57b4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ - adcseq r0, r1, lr, lsr #2 │ │ │ │ + adcseq r0, r1, sl, lsr #2 │ │ │ │ andeq r0, r0, sl, lsl #7 │ │ │ │ - addseq r9, lr, r4, asr #14 │ │ │ │ - @ instruction: 0x009c7cb8 │ │ │ │ - @ instruction: 0x011b56fc │ │ │ │ + addseq r9, lr, r8, lsr r7 │ │ │ │ + addseq r7, ip, ip, lsr #25 │ │ │ │ + @ instruction: 0x011b56b0 │ │ │ │ addeq r0, r0, r0, asr #1 │ │ │ │ strvs r4, [r0], r0 │ │ │ │ mrsgt r0, (UNDEF: 80) │ │ │ │ sbcgt r0, r0, #0, 2 │ │ │ │ add r0, sp, #1168 @ 0x490 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 34b498 │ │ │ │ ldr r3, [sp, #1176] @ 0x498 │ │ │ │ ldr r2, [sp, #1172] @ 0x494 │ │ │ │ orr r3, r3, #1711276032 @ 0x66000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1152 @ 0x480 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 34b498 │ │ │ │ - ldr r3, [pc, #-80] @ 35b7f8 │ │ │ │ + ldr r3, [pc, #-80] @ 35b844 │ │ │ │ ldr r1, [sp, #1168] @ 0x490 │ │ │ │ ldr r2, [sp, #1164] @ 0x48c │ │ │ │ orr r3, r1, r3 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1152 @ 0x480 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34f240 │ │ │ │ + bl 34f244 │ │ │ │ ldr r3, [sp, #1160] @ 0x488 │ │ │ │ ldr r2, [sp, #1156] @ 0x484 │ │ │ │ orr r3, r3, #1728053248 @ 0x67000000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1136 @ 0x470 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34f240 │ │ │ │ + bl 34f244 │ │ │ │ ldr r3, [sp, #1152] @ 0x480 │ │ │ │ ldr r2, [sp, #1148] @ 0x47c │ │ │ │ orr r3, r3, #1728053248 @ 0x67000000 │ │ │ │ orr r3, r3, #1024 @ 0x400 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1136 @ 0x470 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34d2c0 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1144] @ 0x478 │ │ │ │ ldr r2, [sp, #1140] @ 0x474 │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1120 @ 0x460 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34d2c0 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1136] @ 0x470 │ │ │ │ ldr r2, [sp, #1132] @ 0x46c │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1120 @ 0x460 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34d2c0 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1128] @ 0x468 │ │ │ │ ldr r2, [sp, #1124] @ 0x464 │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1104 @ 0x450 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34d2c0 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1120] @ 0x460 │ │ │ │ ldr r2, [sp, #1116] @ 0x45c │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1104 @ 0x450 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34d2c0 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1112] @ 0x458 │ │ │ │ ldr r2, [sp, #1108] @ 0x454 │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1088 @ 0x440 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34d2c0 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1104] @ 0x450 │ │ │ │ ldr r2, [sp, #1100] @ 0x44c │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1088 @ 0x440 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34d2c0 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1096] @ 0x448 │ │ │ │ ldr r2, [sp, #1092] @ 0x444 │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1072 @ 0x430 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34d2c0 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1088] @ 0x440 │ │ │ │ ldr r2, [sp, #1084] @ 0x43c │ │ │ │ orr r3, r3, #-2130706432 @ 0x81000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1072 @ 0x430 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34d2c0 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1080] @ 0x438 │ │ │ │ ldr r2, [sp, #1076] @ 0x434 │ │ │ │ orr r3, r3, #-2130706432 @ 0x81000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1056 @ 0x420 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34d2c0 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1072] @ 0x430 │ │ │ │ ldr r2, [sp, #1068] @ 0x42c │ │ │ │ orr r3, r3, #-2130706432 @ 0x81000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1056 @ 0x420 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 355ed0 │ │ │ │ + bl 355efc │ │ │ │ ldr r3, [sp, #1064] @ 0x428 │ │ │ │ ldr r2, [sp, #1060] @ 0x424 │ │ │ │ orr r3, r3, #-1610612736 @ 0xa0000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1040 @ 0x410 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 355488 │ │ │ │ + bl 3554b4 │ │ │ │ ldr r3, [sp, #1056] @ 0x420 │ │ │ │ ldr r2, [sp, #1052] @ 0x41c │ │ │ │ orr r3, r3, #-1610612736 @ 0xa0000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1040 @ 0x410 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 354a3c │ │ │ │ + bl 354a68 │ │ │ │ ldr r3, [sp, #1048] @ 0x418 │ │ │ │ ldr r2, [sp, #1044] @ 0x414 │ │ │ │ orr r3, r3, #-1610612736 @ 0xa0000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1024 @ 0x400 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 354a3c │ │ │ │ + bl 354a68 │ │ │ │ ldr r3, [sp, #1040] @ 0x410 │ │ │ │ ldr r2, [sp, #1036] @ 0x40c │ │ │ │ orr r3, r3, #-1610612736 @ 0xa0000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1024 @ 0x400 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 355488 │ │ │ │ + bl 3554b4 │ │ │ │ ldr r3, [sp, #1032] @ 0x408 │ │ │ │ ldr r2, [sp, #1028] @ 0x404 │ │ │ │ orr r3, r3, #-1593835520 @ 0xa1000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1020 @ 0x3fc │ │ │ │ - bl 355488 │ │ │ │ + bl 3554b4 │ │ │ │ ldr r3, [sp, #1024] @ 0x400 │ │ │ │ ldr r2, [sp, #1020] @ 0x3fc │ │ │ │ orr r3, r3, #-1593835520 @ 0xa1000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1012 @ 0x3f4 │ │ │ │ - bl 354a3c │ │ │ │ + bl 354a68 │ │ │ │ ldr r3, [sp, #1016] @ 0x3f8 │ │ │ │ ldr r2, [sp, #1012] @ 0x3f4 │ │ │ │ orr r3, r3, #-1593835520 @ 0xa1000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1004 @ 0x3ec │ │ │ │ - bl 354a3c │ │ │ │ + bl 354a68 │ │ │ │ ldr r3, [sp, #1008] @ 0x3f0 │ │ │ │ ldr r2, [sp, #1004] @ 0x3ec │ │ │ │ orr r3, r3, #-1593835520 @ 0xa1000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #996 @ 0x3e4 │ │ │ │ - bl 355488 │ │ │ │ + bl 3554b4 │ │ │ │ ldr r3, [sp, #1000] @ 0x3e8 │ │ │ │ ldr r2, [sp, #996] @ 0x3e4 │ │ │ │ orr r3, r3, #-1577058304 @ 0xa2000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #988 @ 0x3dc │ │ │ │ - bl 355488 │ │ │ │ + bl 3554b4 │ │ │ │ ldr r3, [sp, #992] @ 0x3e0 │ │ │ │ ldr r2, [sp, #988] @ 0x3dc │ │ │ │ orr r3, r3, #-1577058304 @ 0xa2000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #980 @ 0x3d4 │ │ │ │ - bl 353ff4 │ │ │ │ + bl 354020 │ │ │ │ ldr r3, [sp, #984] @ 0x3d8 │ │ │ │ ldr r2, [sp, #980] @ 0x3d4 │ │ │ │ orr r3, r3, #-1577058304 @ 0xa2000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #972 @ 0x3cc │ │ │ │ - bl 352ba0 │ │ │ │ + bl 352bcc │ │ │ │ ldr r3, [sp, #976] @ 0x3d0 │ │ │ │ ldr r2, [sp, #972] @ 0x3cc │ │ │ │ orr r3, r3, #-1577058304 @ 0xa2000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #964 @ 0x3c4 │ │ │ │ - bl 353ff4 │ │ │ │ + bl 354020 │ │ │ │ ldr r3, [sp, #968] @ 0x3c8 │ │ │ │ ldr r2, [sp, #964] @ 0x3c4 │ │ │ │ orr r3, r3, #-1560281088 @ 0xa3000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #956 @ 0x3bc │ │ │ │ - bl 352ba0 │ │ │ │ + bl 352bcc │ │ │ │ ldr r3, [sp, #960] @ 0x3c0 │ │ │ │ ldr r2, [sp, #956] @ 0x3bc │ │ │ │ orr r3, r3, #-1560281088 @ 0xa3000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #948 @ 0x3b4 │ │ │ │ - bl 3535c4 │ │ │ │ + bl 3535f0 │ │ │ │ ldr r3, [sp, #952] @ 0x3b8 │ │ │ │ ldr r2, [sp, #948] @ 0x3b4 │ │ │ │ orr r3, r3, #-1560281088 @ 0xa3000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #940 @ 0x3ac │ │ │ │ - bl 3535c4 │ │ │ │ + bl 3535f0 │ │ │ │ ldr r3, [sp, #944] @ 0x3b0 │ │ │ │ ldr r2, [sp, #940] @ 0x3ac │ │ │ │ orr r3, r3, #-1560281088 @ 0xa3000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #932 @ 0x3a4 │ │ │ │ - bl 354a3c │ │ │ │ + bl 354a68 │ │ │ │ ldr r3, [sp, #936] @ 0x3a8 │ │ │ │ ldr r2, [sp, #932] @ 0x3a4 │ │ │ │ orr r3, r3, #-1543503872 @ 0xa4000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #924 @ 0x39c │ │ │ │ - bl 354a3c │ │ │ │ + bl 354a68 │ │ │ │ ldr r3, [sp, #928] @ 0x3a0 │ │ │ │ ldr r2, [sp, #924] @ 0x39c │ │ │ │ orr r3, r3, #-1543503872 @ 0xa4000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #916 @ 0x394 │ │ │ │ - bl 354a3c │ │ │ │ + bl 354a68 │ │ │ │ ldr r3, [sp, #920] @ 0x398 │ │ │ │ ldr r2, [sp, #916] @ 0x394 │ │ │ │ orr r3, r3, #-1543503872 @ 0xa4000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #908 @ 0x38c │ │ │ │ - bl 354a3c │ │ │ │ + bl 354a68 │ │ │ │ ldr r3, [sp, #912] @ 0x390 │ │ │ │ ldr r2, [sp, #908] @ 0x38c │ │ │ │ orr r3, r3, #-1543503872 @ 0xa4000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #900 @ 0x384 │ │ │ │ - bl 354a3c │ │ │ │ + bl 354a68 │ │ │ │ ldr r3, [sp, #904] @ 0x388 │ │ │ │ ldr r2, [sp, #900] @ 0x384 │ │ │ │ orr r3, r3, #-1526726656 @ 0xa5000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #892 @ 0x37c │ │ │ │ - bl 354a3c │ │ │ │ + bl 354a68 │ │ │ │ ldr r3, [sp, #896] @ 0x380 │ │ │ │ ldr r2, [sp, #892] @ 0x37c │ │ │ │ orr r3, r3, #-1526726656 @ 0xa5000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #884 @ 0x374 │ │ │ │ - bl 354a3c │ │ │ │ + bl 354a68 │ │ │ │ ldr r3, [sp, #888] @ 0x378 │ │ │ │ ldr r2, [sp, #884] @ 0x374 │ │ │ │ orr r3, r3, #-1526726656 @ 0xa5000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #876 @ 0x36c │ │ │ │ - bl 354a3c │ │ │ │ + bl 354a68 │ │ │ │ ldr r3, [sp, #880] @ 0x370 │ │ │ │ ldr r2, [sp, #876] @ 0x36c │ │ │ │ orr r3, r3, #-1526726656 @ 0xa5000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #868 @ 0x364 │ │ │ │ - bl 35217c │ │ │ │ + bl 3521a8 │ │ │ │ ldr r3, [sp, #872] @ 0x368 │ │ │ │ ldr r2, [sp, #868] @ 0x364 │ │ │ │ orr r3, r3, #-1509949440 @ 0xa6000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #860 @ 0x35c │ │ │ │ - bl 35217c │ │ │ │ + bl 3521a8 │ │ │ │ ldr r3, [sp, #864] @ 0x360 │ │ │ │ ldr r2, [sp, #860] @ 0x35c │ │ │ │ orr r3, r3, #-1509949440 @ 0xa6000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #852 @ 0x354 │ │ │ │ - bl 3535c4 │ │ │ │ + bl 3535f0 │ │ │ │ ldr r3, [sp, #856] @ 0x358 │ │ │ │ ldr r2, [sp, #852] @ 0x354 │ │ │ │ orr r3, r3, #-1509949440 @ 0xa6000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #844 @ 0x34c │ │ │ │ - bl 351770 │ │ │ │ + bl 35179c │ │ │ │ ldr r3, [sp, #848] @ 0x350 │ │ │ │ ldr r2, [sp, #844] @ 0x34c │ │ │ │ orr r3, r3, #-1509949440 @ 0xa6000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 35a8d0 │ │ │ │ + bcc 35a91c │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #836 @ 0x344 │ │ │ │ - bl 350e10 │ │ │ │ + bl 350e3c │ │ │ │ ldr r3, [sp, #840] @ 0x348 │ │ │ │ ldr r2, [sp, #836] @ 0x344 │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #828 @ 0x33c │ │ │ │ - bl 3510dc │ │ │ │ + bl 351108 │ │ │ │ ldr r3, [sp, #832] @ 0x340 │ │ │ │ ldr r2, [sp, #828] @ 0x33c │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #820 @ 0x334 │ │ │ │ - bl 351430 │ │ │ │ + bl 35145c │ │ │ │ ldr r3, [sp, #824] @ 0x338 │ │ │ │ ldr r2, [sp, #820] @ 0x334 │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ orr r2, r2, #524288 @ 0x80000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #812 @ 0x32c │ │ │ │ - bl 351430 │ │ │ │ + bl 35145c │ │ │ │ ldr r3, [sp, #816] @ 0x330 │ │ │ │ ldr r2, [sp, #812] @ 0x32c │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ orr r2, r2, #1048576 @ 0x100000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #804 @ 0x324 │ │ │ │ - bl 351430 │ │ │ │ + bl 35145c │ │ │ │ ldr r3, [sp, #808] @ 0x328 │ │ │ │ ldr r2, [sp, #804] @ 0x324 │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ orr r2, r2, #1572864 @ 0x180000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ add r6, sp, #1984 @ 0x7c0 │ │ │ │ and r3, r5, #1 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ add r6, r6, #4 │ │ │ │ mov r7, #0 │ │ │ │ mov r1, r2 │ │ │ │ @@ -819048,1206 +819067,1206 @@ │ │ │ │ ldr r3, [sp, #1992] @ 0x7c8 │ │ │ │ ldr r2, [sp, #1988] @ 0x7c4 │ │ │ │ orr r3, r5, r3 │ │ │ │ orr r6, r6, r2 │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ str r6, [r4] │ │ │ │ str r3, [r4, #4] │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #796 @ 0x31c │ │ │ │ bl 34b298 │ │ │ │ ldr r3, [sp, #796] @ 0x31c │ │ │ │ ldr r2, [sp, #800] @ 0x320 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #1 │ │ │ │ str r3, [r4] │ │ │ │ str r2, [r4, #4] │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #740 @ 0x2e4 │ │ │ │ bl 349f44 │ │ │ │ ldr r3, [sp, #744] @ 0x2e8 │ │ │ │ ldr r2, [sp, #740] @ 0x2e4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #732 @ 0x2dc │ │ │ │ bl 349f44 │ │ │ │ ldr r3, [sp, #736] @ 0x2e0 │ │ │ │ ldr r2, [sp, #732] @ 0x2dc │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #764 @ 0x2fc │ │ │ │ bl 34a7f4 │ │ │ │ ldr r3, [sp, #768] @ 0x300 │ │ │ │ ldr r2, [sp, #764] @ 0x2fc │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #708 @ 0x2c4 │ │ │ │ bl 349b8c │ │ │ │ ldr r3, [sp, #712] @ 0x2c8 │ │ │ │ ldr r2, [sp, #708] @ 0x2c4 │ │ │ │ orr r3, r3, #-1056964608 @ 0xc1000000 │ │ │ │ orr r3, r3, #256 @ 0x100 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #700 @ 0x2bc │ │ │ │ bl 349b8c │ │ │ │ - ldr r3, [pc, #-1976] @ 35b7fc │ │ │ │ + ldr r3, [pc, #-1976] @ 35b848 │ │ │ │ ldr r1, [sp, #704] @ 0x2c0 │ │ │ │ ldr r2, [sp, #700] @ 0x2bc │ │ │ │ orr r3, r1, r3 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #644 @ 0x284 │ │ │ │ bl 349218 │ │ │ │ ldr r3, [sp, #648] @ 0x288 │ │ │ │ ldr r2, [sp, #644] @ 0x284 │ │ │ │ orr r3, r3, #-1056964608 @ 0xc1000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #724 @ 0x2d4 │ │ │ │ bl 349f44 │ │ │ │ ldr r3, [sp, #728] @ 0x2d8 │ │ │ │ ldr r2, [sp, #724] @ 0x2d4 │ │ │ │ orr r3, r3, #-1040187392 @ 0xc2000000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #692 @ 0x2b4 │ │ │ │ bl 349b8c │ │ │ │ - ldr r3, [pc, #-2096] @ 35b800 │ │ │ │ + ldr r3, [pc, #-2096] @ 35b84c │ │ │ │ ldr r1, [sp, #696] @ 0x2b8 │ │ │ │ ldr r2, [sp, #692] @ 0x2b4 │ │ │ │ orr r3, r1, r3 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #668 @ 0x29c │ │ │ │ bl 3495c0 │ │ │ │ ldr r3, [sp, #672] @ 0x2a0 │ │ │ │ ldr r2, [sp, #668] @ 0x29c │ │ │ │ orr r3, r3, #-1023410176 @ 0xc3000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #604 @ 0x25c │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #608] @ 0x260 │ │ │ │ ldr r2, [sp, #604] @ 0x25c │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #596 @ 0x254 │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #600] @ 0x258 │ │ │ │ ldr r2, [sp, #596] @ 0x254 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #588 @ 0x24c │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #592] @ 0x250 │ │ │ │ ldr r2, [sp, #588] @ 0x24c │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #580 @ 0x244 │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #584] @ 0x248 │ │ │ │ ldr r2, [sp, #580] @ 0x244 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #572 @ 0x23c │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #576] @ 0x240 │ │ │ │ ldr r2, [sp, #572] @ 0x23c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #564 @ 0x234 │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #568] @ 0x238 │ │ │ │ ldr r2, [sp, #564] @ 0x234 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #556 @ 0x22c │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #560] @ 0x230 │ │ │ │ ldr r2, [sp, #556] @ 0x22c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #548 @ 0x224 │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #552] @ 0x228 │ │ │ │ ldr r2, [sp, #548] @ 0x224 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #540 @ 0x21c │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #544] @ 0x220 │ │ │ │ ldr r2, [sp, #540] @ 0x21c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #532 @ 0x214 │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #536] @ 0x218 │ │ │ │ ldr r2, [sp, #532] @ 0x214 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #524 @ 0x20c │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #528] @ 0x210 │ │ │ │ ldr r2, [sp, #524] @ 0x20c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35ceac │ │ │ │ + bcs 35cef8 │ │ │ │ add r0, sp, #660 @ 0x294 │ │ │ │ bl 349218 │ │ │ │ ldr r3, [sp, #664] @ 0x298 │ │ │ │ ldr r2, [sp, #660] @ 0x294 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcc 35cecc │ │ │ │ + bcc 35cf18 │ │ │ │ add r0, sp, #636 @ 0x27c │ │ │ │ bl 348e5c │ │ │ │ ldr r3, [sp, #640] @ 0x280 │ │ │ │ ldr r2, [sp, #636] @ 0x27c │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcc 35ce8c │ │ │ │ + bcc 35ced8 │ │ │ │ add r0, sp, #620 @ 0x26c │ │ │ │ bl 348e5c │ │ │ │ ldr r3, [sp, #624] @ 0x270 │ │ │ │ ldr r2, [sp, #620] @ 0x26c │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #236 @ 0xec │ │ │ │ bl 347e00 │ │ │ │ ldr r3, [sp, #240] @ 0xf0 │ │ │ │ ldr r2, [sp, #236] @ 0xec │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #4653056 @ 0x470000 │ │ │ │ orr r3, r3, #2490368 @ 0x260000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #172 @ 0xac │ │ │ │ bl 346de4 │ │ │ │ ldr r3, [sp, #176] @ 0xb0 │ │ │ │ ldr r2, [sp, #172] @ 0xac │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #6553600 @ 0x640000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #164 @ 0xa4 │ │ │ │ bl 346de4 │ │ │ │ ldr r3, [sp, #168] @ 0xa8 │ │ │ │ ldr r2, [sp, #164] @ 0xa4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6553600 @ 0x640000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #16384 @ 0x4000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #716 @ 0x2cc │ │ │ │ bl 349da0 │ │ │ │ ldr r3, [sp, #720] @ 0x2d0 │ │ │ │ ldr r2, [sp, #716] @ 0x2cc │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #156 @ 0x9c │ │ │ │ bl 346de4 │ │ │ │ ldr r3, [sp, #160] @ 0xa0 │ │ │ │ ldr r2, [sp, #156] @ 0x9c │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6553600 @ 0x640000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #148 @ 0x94 │ │ │ │ bl 346de4 │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ ldr r2, [sp, #148] @ 0x94 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6619136 @ 0x650000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #16384 @ 0x4000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #140 @ 0x8c │ │ │ │ bl 346de4 │ │ │ │ ldr r3, [sp, #144] @ 0x90 │ │ │ │ ldr r2, [sp, #140] @ 0x8c │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6619136 @ 0x650000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #132 @ 0x84 │ │ │ │ bl 346de4 │ │ │ │ ldr r3, [sp, #136] @ 0x88 │ │ │ │ ldr r2, [sp, #132] @ 0x84 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6619136 @ 0x650000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #49152 @ 0xc000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #124 @ 0x7c │ │ │ │ bl 346de4 │ │ │ │ ldr r3, [sp, #128] @ 0x80 │ │ │ │ ldr r2, [sp, #124] @ 0x7c │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #6684672 @ 0x660000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #116 @ 0x74 │ │ │ │ bl 346de4 │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ ldr r2, [sp, #116] @ 0x74 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6684672 @ 0x660000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #16384 @ 0x4000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #228 @ 0xe4 │ │ │ │ bl 347cb8 │ │ │ │ ldr r3, [sp, #232] @ 0xe8 │ │ │ │ ldr r2, [sp, #228] @ 0xe4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #4784128 @ 0x490000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #220 @ 0xdc │ │ │ │ bl 347cb8 │ │ │ │ ldr r3, [sp, #224] @ 0xe0 │ │ │ │ ldr r2, [sp, #220] @ 0xdc │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #4784128 @ 0x490000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #16384 @ 0x4000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 35a8d0 │ │ │ │ + bcc 35a91c │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #212 @ 0xd4 │ │ │ │ bl 347cb8 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #13172736 @ 0xc90000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 35a8d0 │ │ │ │ + bcc 35a91c │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #100 @ 0x64 │ │ │ │ bl 346b98 │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ ldr r2, [sp, #100] @ 0x64 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 35a8d0 │ │ │ │ + bcc 35a91c │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #684 @ 0x2ac │ │ │ │ bl 3499d8 │ │ │ │ ldr r3, [sp, #688] @ 0x2b0 │ │ │ │ ldr r2, [sp, #684] @ 0x2ac │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #204 @ 0xcc │ │ │ │ bl 347978 │ │ │ │ ldr r3, [sp, #208] @ 0xd0 │ │ │ │ ldr r2, [sp, #204] @ 0xcc │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6488064 @ 0x630000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #49152 @ 0xc000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #180 @ 0xb4 │ │ │ │ bl 34715c │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6356992 @ 0x610000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1760 @ 0x6e0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 3582a4 │ │ │ │ + bl 3582d4 │ │ │ │ ldr r3, [sp, #1768] @ 0x6e8 │ │ │ │ ldr r2, [sp, #1764] @ 0x6e4 │ │ │ │ orr r3, r3, #536870912 @ 0x20000000 │ │ │ │ orr r2, r2, #2048 @ 0x800 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #108 @ 0x6c │ │ │ │ bl 346de4 │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ ldr r2, [sp, #108] @ 0x6c │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6684672 @ 0x660000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35cd24 │ │ │ │ + bcs 35cd70 │ │ │ │ add r0, sp, #516 @ 0x204 │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #520] @ 0x208 │ │ │ │ ldr r2, [sp, #516] @ 0x204 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35cdb4 │ │ │ │ + bcs 35ce00 │ │ │ │ add r0, sp, #500 @ 0x1f4 │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ ldr r2, [sp, #500] @ 0x1f4 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35cd6c │ │ │ │ + bcs 35cdb8 │ │ │ │ add r0, sp, #436 @ 0x1b4 │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ ldr r2, [sp, #436] @ 0x1b4 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35cdfc │ │ │ │ + bcs 35ce48 │ │ │ │ add r0, sp, #468 @ 0x1d4 │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #472] @ 0x1d8 │ │ │ │ ldr r2, [sp, #468] @ 0x1d4 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35cd48 │ │ │ │ + bcs 35cd94 │ │ │ │ add r0, sp, #404 @ 0x194 │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ ldr r2, [sp, #404] @ 0x194 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35cdd8 │ │ │ │ + bcs 35ce24 │ │ │ │ add r0, sp, #484 @ 0x1e4 │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #488] @ 0x1e8 │ │ │ │ ldr r2, [sp, #484] @ 0x1e4 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35cd90 │ │ │ │ + bcs 35cddc │ │ │ │ add r0, sp, #420 @ 0x1a4 │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ ldr r2, [sp, #420] @ 0x1a4 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35ce20 │ │ │ │ + bcs 35ce6c │ │ │ │ add r0, sp, #452 @ 0x1c4 │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #456] @ 0x1c8 │ │ │ │ ldr r2, [sp, #452] @ 0x1c4 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35ce44 │ │ │ │ + bcs 35ce90 │ │ │ │ add r0, sp, #388 @ 0x184 │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #392] @ 0x188 │ │ │ │ ldr r2, [sp, #388] @ 0x184 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35ce68 │ │ │ │ + bcs 35ceb4 │ │ │ │ add r0, sp, #372 @ 0x174 │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #376] @ 0x178 │ │ │ │ ldr r2, [sp, #372] @ 0x174 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 35a8d0 │ │ │ │ + bcc 35a91c │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #676 @ 0x2a4 │ │ │ │ bl 3497d4 │ │ │ │ ldr r3, [sp, #680] @ 0x2a8 │ │ │ │ ldr r2, [sp, #676] @ 0x2a4 │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #292 @ 0x124 │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #296] @ 0x128 │ │ │ │ ldr r2, [sp, #292] @ 0x124 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #284 @ 0x11c │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ ldr r2, [sp, #284] @ 0x11c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #276 @ 0x114 │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #268 @ 0x10c │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ ldr r2, [sp, #268] @ 0x10c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #260 @ 0x104 │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ ldr r2, [sp, #260] @ 0x104 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r1] │ │ │ │ sub r0, r1, #600 @ 0x258 │ │ │ │ cmp r0, #99 @ 0x63 │ │ │ │ - bls 35cee8 │ │ │ │ + bls 35cf34 │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 35a8d0 │ │ │ │ + bcc 35a91c │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #780 @ 0x30c │ │ │ │ bl 34ac40 │ │ │ │ ldr r3, [sp, #780] @ 0x30c │ │ │ │ ldr r2, [sp, #784] @ 0x310 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #1 │ │ │ │ str r3, [r4] │ │ │ │ str r2, [r4, #4] │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r1] │ │ │ │ sub r0, r1, #600 @ 0x258 │ │ │ │ cmp r0, #99 @ 0x63 │ │ │ │ - bls 35cf14 │ │ │ │ + bls 35cf60 │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 35a8d0 │ │ │ │ + bcc 35a91c │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #748 @ 0x2ec │ │ │ │ bl 34a12c │ │ │ │ ldr r3, [sp, #752] @ 0x2f0 │ │ │ │ ldr r2, [sp, #748] @ 0x2ec │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #244 @ 0xf4 │ │ │ │ bl 348194 │ │ │ │ ldr r3, [sp, #248] @ 0xf8 │ │ │ │ ldr r2, [sp, #244] @ 0xf4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #4653056 @ 0x470000 │ │ │ │ orr r3, r3, #3538944 @ 0x360000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #324 @ 0x144 │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #328] @ 0x148 │ │ │ │ ldr r2, [sp, #324] @ 0x144 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #316 @ 0x13c │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #320] @ 0x140 │ │ │ │ ldr r2, [sp, #316] @ 0x13c │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #308 @ 0x134 │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #312] @ 0x138 │ │ │ │ ldr r2, [sp, #308] @ 0x134 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #300 @ 0x12c │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #304] @ 0x130 │ │ │ │ ldr r2, [sp, #300] @ 0x12c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #340 @ 0x154 │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #344] @ 0x158 │ │ │ │ ldr r2, [sp, #340] @ 0x154 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #332 @ 0x14c │ │ │ │ bl 348b1c │ │ │ │ ldr r3, [sp, #336] @ 0x150 │ │ │ │ ldr r2, [sp, #332] @ 0x14c │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35cd00 │ │ │ │ + bcs 35cd4c │ │ │ │ add r0, sp, #356 @ 0x164 │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #360] @ 0x168 │ │ │ │ ldr r2, [sp, #356] @ 0x164 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #60 @ 0x3c │ │ │ │ bl 346a60 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ orr r3, r3, #-503316480 @ 0xe2000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #92 @ 0x5c │ │ │ │ - bl 34d5c0 │ │ │ │ + bl 34d5bc │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ ldr r2, [sp, #92] @ 0x5c │ │ │ │ orr r3, r3, #-536870912 @ 0xe0000000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #84 @ 0x54 │ │ │ │ - bl 34d5c0 │ │ │ │ + bl 34d5bc │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ orr r3, r3, #-536870912 @ 0xe0000000 │ │ │ │ orr r3, r3, #8519680 @ 0x820000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #76 @ 0x4c │ │ │ │ bl 346a60 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ orr r3, r3, #-520093696 @ 0xe1000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #68 @ 0x44 │ │ │ │ bl 346954 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ ldr r2, [sp, #68] @ 0x44 │ │ │ │ orr r3, r3, #-520093696 @ 0xe1000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 35a8d0 │ │ │ │ + bcc 35a91c │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #252 @ 0xfc │ │ │ │ bl 348494 │ │ │ │ ldr r3, [sp, #256] @ 0x100 │ │ │ │ ldr r2, [sp, #252] @ 0xfc │ │ │ │ orr r3, r3, #-1023410176 @ 0xc3000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #196 @ 0xc4 │ │ │ │ bl 347978 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ ldr r2, [sp, #196] @ 0xc4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #6488064 @ 0x630000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 35a8d0 │ │ │ │ + bcc 35a91c │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #772 @ 0x304 │ │ │ │ bl 34aa4c │ │ │ │ ldr r3, [sp, #776] @ 0x308 │ │ │ │ ldr r2, [sp, #772] @ 0x304 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 35a8d0 │ │ │ │ + bcc 35a91c │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #20 │ │ │ │ bl 346954 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ orr r3, r3, #-486539264 @ 0xe3000000 │ │ │ │ orr r3, r3, #13238272 @ 0xca0000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 35a8d0 │ │ │ │ + bcc 35a91c │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #12 │ │ │ │ bl 3464a8 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ orr r3, r3, #-469762048 @ 0xe4000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 35a8d0 │ │ │ │ + bcc 35a91c │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #36 @ 0x24 │ │ │ │ bl 346954 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ orr r3, r3, #-503316480 @ 0xe2000000 │ │ │ │ orr r3, r3, #13762560 @ 0xd20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #1888 @ 0x760 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c4a4 │ │ │ │ + bl 34c4a0 │ │ │ │ ldr r3, [sp, #1896] @ 0x768 │ │ │ │ ldr r2, [sp, #1892] @ 0x764 │ │ │ │ orr r3, r3, #41943040 @ 0x2800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ bl 346a60 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ orr r3, r3, #-486539264 @ 0xe3000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 35a8d0 │ │ │ │ + bcc 35a91c │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #28 │ │ │ │ bl 346954 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ orr r3, r3, #-486539264 @ 0xe3000000 │ │ │ │ orr r3, r3, #12713984 @ 0xc20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #52 @ 0x34 │ │ │ │ bl 346a60 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ orr r3, r3, #-503316480 @ 0xe2000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #348 @ 0x15c │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #352] @ 0x160 │ │ │ │ ldr r2, [sp, #348] @ 0x15c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #508 @ 0x1fc │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #512] @ 0x200 │ │ │ │ ldr r2, [sp, #508] @ 0x1fc │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #396 @ 0x18c │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #400] @ 0x190 │ │ │ │ ldr r2, [sp, #396] @ 0x18c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #428 @ 0x1ac │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ ldr r2, [sp, #428] @ 0x1ac │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #412 @ 0x19c │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ ldr r2, [sp, #412] @ 0x19c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #492 @ 0x1ec │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ ldr r2, [sp, #492] @ 0x1ec │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #476 @ 0x1dc │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [sp, #476] @ 0x1dc │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #460 @ 0x1cc │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #464] @ 0x1d0 │ │ │ │ ldr r2, [sp, #460] @ 0x1cc │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #444 @ 0x1bc │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #448] @ 0x1c0 │ │ │ │ ldr r2, [sp, #444] @ 0x1bc │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #380 @ 0x17c │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #384] @ 0x180 │ │ │ │ ldr r2, [sp, #380] @ 0x17c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #364 @ 0x16c │ │ │ │ bl 3486f4 │ │ │ │ ldr r3, [sp, #368] @ 0x170 │ │ │ │ ldr r2, [sp, #364] @ 0x16c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #612 @ 0x264 │ │ │ │ bl 348e5c │ │ │ │ ldr r3, [sp, #616] @ 0x268 │ │ │ │ ldr r2, [sp, #612] @ 0x264 │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #652 @ 0x28c │ │ │ │ bl 349218 │ │ │ │ ldr r3, [sp, #656] @ 0x290 │ │ │ │ ldr r2, [sp, #652] @ 0x28c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ add r0, sp, #628 @ 0x274 │ │ │ │ bl 348e5c │ │ │ │ ldr r3, [sp, #632] @ 0x278 │ │ │ │ ldr r2, [sp, #628] @ 0x274 │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #788 @ 0x314 │ │ │ │ bl 34aeac │ │ │ │ ldr r3, [sp, #788] @ 0x314 │ │ │ │ ldr r2, [sp, #792] @ 0x318 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #1 │ │ │ │ str r3, [r4] │ │ │ │ str r2, [r4, #4] │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #756 @ 0x2f4 │ │ │ │ bl 34a3c0 │ │ │ │ ldr r3, [sp, #760] @ 0x2f8 │ │ │ │ ldr r2, [sp, #756] @ 0x2f4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a8f4 │ │ │ │ + b 35a940 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ - ldr r2, [pc, #272] @ 35d068 │ │ │ │ - ldr r3, [pc, #272] @ 35d06c │ │ │ │ + ldr r2, [pc, #272] @ 35d0b4 │ │ │ │ + ldr r3, [pc, #272] @ 35d0b8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ ldr r1, [r0, #152] @ 0x98 │ │ │ │ ldr r6, [r0, #104] @ 0x68 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ mov r3, #0 │ │ │ │ bl 17d338 │ │ │ │ ldr fp, [r6, #84] @ 0x54 │ │ │ │ add r2, r6, #80 @ 0x50 │ │ │ │ cmp fp, r2 │ │ │ │ mov r4, r0 │ │ │ │ - beq 35d034 │ │ │ │ - ldr r9, [pc, #216] @ 35d070 │ │ │ │ + beq 35d080 │ │ │ │ + ldr r9, [pc, #216] @ 35d0bc │ │ │ │ stm sp, {r2, r4} │ │ │ │ add r8, sp, #24 │ │ │ │ mov r4, fp │ │ │ │ mov fp, r6 │ │ │ │ ldr r2, [r4, #20] │ │ │ │ add r7, r4, #16 │ │ │ │ cmp r7, r2 │ │ │ │ sub r6, r2, #96 @ 0x60 │ │ │ │ - beq 35d020 │ │ │ │ + beq 35d06c │ │ │ │ add r5, r0, #8 │ │ │ │ add sl, sp, #12 │ │ │ │ ldr r2, [fp] │ │ │ │ ldr r1, [r6, #4] │ │ │ │ ldrb r3, [r2, #8] │ │ │ │ cmp r1, r9 │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ lsl r3, r3, #2 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r2, [sp, #16] │ │ │ │ str r6, [sp, #20] │ │ │ │ ldrdeq r2, [r6, #32] │ │ │ │ - beq 35d004 │ │ │ │ + beq 35d050 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ - bl 35a7dc │ │ │ │ + bl 35a828 │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ ldr r6, [r6, #100] @ 0x64 │ │ │ │ mov r0, r5 │ │ │ │ cmp r7, r6 │ │ │ │ stmdb r5, {r2, r3} │ │ │ │ sub r6, r6, #96 @ 0x60 │ │ │ │ add r5, r5, #8 │ │ │ │ - bne 35cfc0 │ │ │ │ + bne 35d00c │ │ │ │ ldr r4, [r4, #4] │ │ │ │ ldr r3, [sp] │ │ │ │ cmp r4, r3 │ │ │ │ - bne 35cfa4 │ │ │ │ + bne 35cff0 │ │ │ │ ldr r4, [sp, #4] │ │ │ │ - ldr r2, [pc, #56] @ 35d074 │ │ │ │ - ldr r3, [pc, #44] @ 35d06c │ │ │ │ + ldr r2, [pc, #56] @ 35d0c0 │ │ │ │ + ldr r3, [pc, #44] @ 35d0b8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35d064 │ │ │ │ + bne 35d0b0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r0, lsr #1 │ │ │ │ + tsteq fp, r4, asr r0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, r7, lsl #8 │ │ │ │ - @ instruction: 0x011b2fbc │ │ │ │ + tsteq fp, r0, ror pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r1, r2, r3} │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4060] @ 0xfdc │ │ │ │ - ldr ip, [pc, #200] @ 35d15c │ │ │ │ + ldr ip, [pc, #200] @ 35d1a8 │ │ │ │ mov r5, r0 │ │ │ │ - ldr r0, [pc, #196] @ 35d160 │ │ │ │ + ldr r0, [pc, #196] @ 35d1ac │ │ │ │ add ip, pc, ip │ │ │ │ ldr r0, [ip, r0] │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, #0 │ │ │ │ add r3, sp, #40 @ 0x28 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sp, #4 │ │ │ │ str r3, [sp, #8] │ │ │ │ bl 3ba68 <__vasprintf_chk@plt> │ │ │ │ cmn r0, #1 │ │ │ │ - beq 35d124 │ │ │ │ + beq 35d170 │ │ │ │ ldr r6, [sp, #4] │ │ │ │ mov r0, r6 │ │ │ │ bl 3b3cc │ │ │ │ subs r7, r0, #0 │ │ │ │ - beq 35d11c │ │ │ │ + beq 35d168 │ │ │ │ mov r4, #0 │ │ │ │ ldrb r6, [r6, r4] │ │ │ │ ldr r1, [r5] │ │ │ │ mov r0, r6 │ │ │ │ bl 3a7b4 │ │ │ │ cmp r6, #10 │ │ │ │ ldrne r3, [r5, #4] │ │ │ │ add r4, r4, #1 │ │ │ │ moveq r3, #0 │ │ │ │ ldr r6, [sp, #4] │ │ │ │ addne r3, r3, #1 │ │ │ │ cmp r7, r4 │ │ │ │ str r3, [r5, #4] │ │ │ │ - bne 35d0e8 │ │ │ │ + bne 35d134 │ │ │ │ mov r0, r6 │ │ │ │ bl 3bb4c │ │ │ │ - ldr r2, [pc, #56] @ 35d164 │ │ │ │ - ldr r3, [pc, #48] @ 35d160 │ │ │ │ + ldr r2, [pc, #56] @ 35d1b0 │ │ │ │ + ldr r3, [pc, #48] @ 35d1ac │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35d158 │ │ │ │ + bne 35d1a4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ add sp, sp, #12 │ │ │ │ bx lr │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r0, ror #30 │ │ │ │ + tsteq fp, r4, lsl pc │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, ip, asr #29 │ │ │ │ + tsteq fp, r0, lsl #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ str r3, [sp, #32] │ │ │ │ str r3, [r0, #268] @ 0x10c │ │ │ │ @@ -820259,20 +820278,20 @@ │ │ │ │ ldrb r3, [sp, #112] @ 0x70 │ │ │ │ mov r0, r1 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r2 │ │ │ │ str r3, [sp] │ │ │ │ bl 178e5c │ │ │ │ subs fp, r0, #0 │ │ │ │ - beq 35d434 │ │ │ │ + beq 35d480 │ │ │ │ ldr ip, [fp, #24] │ │ │ │ cmp ip, #7 │ │ │ │ lsrhi r6, ip, #3 │ │ │ │ andhi r6, r6, #255 @ 0xff │ │ │ │ - bls 35d434 │ │ │ │ + bls 35d480 │ │ │ │ smulbb r6, r5, r6 │ │ │ │ ldr r3, [sp] │ │ │ │ and r6, r6, #255 @ 0xff │ │ │ │ str r5, [sl, #284] @ 0x11c │ │ │ │ rsb r5, r6, #0 │ │ │ │ ldrb r2, [sl, #264] @ 0x108 │ │ │ │ and r5, r5, r6 │ │ │ │ @@ -820289,23 +820308,23 @@ │ │ │ │ cmp r6, #1 │ │ │ │ str r4, [sl, #288] @ 0x120 │ │ │ │ strb r6, [sl, #265] @ 0x109 │ │ │ │ and r4, r2, #255 @ 0xff │ │ │ │ strb r2, [sl, #264] @ 0x108 │ │ │ │ strb r1, [sl, #266] @ 0x10a │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ - beq 35d43c │ │ │ │ + beq 35d488 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ movne r3, #1 │ │ │ │ cmp r6, #3 │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r3, #16 │ │ │ │ - bls 35d454 │ │ │ │ + bls 35d4a0 │ │ │ │ cmp fp, #0 │ │ │ │ add r2, r1, #6 │ │ │ │ ldrne r1, [fp, #12] │ │ │ │ moveq r1, #1 │ │ │ │ add r5, r5, #5 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ @@ -820320,15 +820339,15 @@ │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ cmp r2, #0 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ strb r5, [sl, #308] @ 0x134 │ │ │ │ mla ip, r6, r0, ip │ │ │ │ and ip, ip, r7 │ │ │ │ str ip, [sl, #240] @ 0xf0 │ │ │ │ - beq 35d4e0 │ │ │ │ + beq 35d52c │ │ │ │ mov r1, #1 │ │ │ │ lsl r1, r1, r5 │ │ │ │ sub r2, r1, #1 │ │ │ │ str r2, [sp, #16] │ │ │ │ rsb r2, r1, #0 │ │ │ │ str r2, [sp, #12] │ │ │ │ and r2, r4, #48 @ 0x30 │ │ │ │ @@ -820347,20 +820366,20 @@ │ │ │ │ str sl, [sp, #24] │ │ │ │ mov r6, #0 │ │ │ │ mov sl, fp │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str ip, [sp, #20] │ │ │ │ str r7, [sp, #52] @ 0x34 │ │ │ │ - b 35d374 │ │ │ │ + b 35d3c0 │ │ │ │ cmp r6, #1 │ │ │ │ - bls 35d32c │ │ │ │ + bls 35d378 │ │ │ │ ldr r1, [r8, #-4] │ │ │ │ cmp r1, #61440 @ 0xf000 │ │ │ │ - bls 35d340 │ │ │ │ + bls 35d38c │ │ │ │ mul r0, fp, r0 │ │ │ │ add r0, r0, #4080 @ 0xff0 │ │ │ │ add r0, r0, #15 │ │ │ │ bic r1, r0, #4080 @ 0xff0 │ │ │ │ bic r1, r1, #15 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ add r6, r6, #1 │ │ │ │ @@ -820370,29 +820389,29 @@ │ │ │ │ mul r4, r1, r4 │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ adds r4, r4, r5 │ │ │ │ adc r9, r9, #0 │ │ │ │ cmp r3, r6 │ │ │ │ mov r5, r4 │ │ │ │ add r8, r8, #8 │ │ │ │ - beq 35d4d4 │ │ │ │ + beq 35d520 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ lsr r4, r3, r6 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r4, #1 │ │ │ │ movcc r4, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35d3ac │ │ │ │ + beq 35d3f8 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 35d3ac │ │ │ │ + bne 35d3f8 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ lsr r1, r3, r6 │ │ │ │ cmp r1, #15 │ │ │ │ - bls 35d478 │ │ │ │ + bls 35d4c4 │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ ldr fp, [sp, #16] │ │ │ │ lsr r0, r3, r6 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ lsr r1, r3, r6 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r1, #1 │ │ │ │ @@ -820408,73 +820427,73 @@ │ │ │ │ moveq r1, #1 │ │ │ │ lsr r7, r7, #4 │ │ │ │ sub r0, r0, #1 │ │ │ │ and r7, r7, #3 │ │ │ │ add r0, r0, r1 │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ cmp r7, #0 │ │ │ │ - beq 35d4c0 │ │ │ │ + beq 35d50c │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ add r0, r3, r0 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ and r0, r0, r3 │ │ │ │ ldr r3, [sp] │ │ │ │ str r5, [r8] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 35d318 │ │ │ │ + bne 35d364 │ │ │ │ mul r1, fp, r0 │ │ │ │ - b 35d340 │ │ │ │ + b 35d38c │ │ │ │ mov r6, #1 │ │ │ │ - b 35d1cc │ │ │ │ + b 35d218 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35d530 │ │ │ │ + beq 35d57c │ │ │ │ mov r2, #2 │ │ │ │ mov r3, #32 │ │ │ │ str r6, [sp, #4] │ │ │ │ str r2, [sp, #48] @ 0x30 │ │ │ │ tst r4, #48 @ 0x30 │ │ │ │ - beq 35d250 │ │ │ │ + beq 35d29c │ │ │ │ cmp fp, #0 │ │ │ │ add r2, r1, #7 │ │ │ │ add r5, r5, #6 │ │ │ │ ldrne r1, [fp, #12] │ │ │ │ moveq r1, #1 │ │ │ │ str r3, [sp, #8] │ │ │ │ - b 35d268 │ │ │ │ + b 35d2b4 │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ ldr fp, [sp, #16] │ │ │ │ lsr r0, r3, r6 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ lsr r1, r3, r6 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r1, #1 │ │ │ │ addcs fp, fp, r1 │ │ │ │ addcc fp, fp, #1 │ │ │ │ cmp r0, #1 │ │ │ │ movcc r0, #1 │ │ │ │ cmp sl, #0 │ │ │ │ and fp, fp, r3 │ │ │ │ - beq 35d4c0 │ │ │ │ + beq 35d50c │ │ │ │ ldr r1, [sl, #16] │ │ │ │ sub r0, r0, #1 │ │ │ │ add r0, r0, r1 │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ cmp r3, r6 │ │ │ │ addeq r0, r0, #31 │ │ │ │ biceq r0, r0, #31 │ │ │ │ - b 35d41c │ │ │ │ + b 35d468 │ │ │ │ ldr r7, [sp, #52] @ 0x34 │ │ │ │ ldr sl, [sp, #24] │ │ │ │ stmdb r7, {r5, r9} │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35d528 │ │ │ │ + beq 35d574 │ │ │ │ ldr r3, [sl, #296] @ 0x128 │ │ │ │ - ldr r1, [pc, #80] @ 35d548 │ │ │ │ + ldr r1, [pc, #80] @ 35d594 │ │ │ │ ldr lr, [sp, #108] @ 0x6c │ │ │ │ adds r3, r3, r1 │ │ │ │ bic r3, r3, #4080 @ 0xff0 │ │ │ │ bic r3, r3, #15 │ │ │ │ umull ip, r1, lr, r3 │ │ │ │ ldr r2, [sl, #300] @ 0x12c │ │ │ │ str r3, [sl, #248] @ 0xf8 │ │ │ │ @@ -820486,147 +820505,147 @@ │ │ │ │ str r3, [sl, #300] @ 0x12c │ │ │ │ add sp, sp, #60 @ 0x3c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ tst r4, #48 @ 0x30 │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r3, #32 │ │ │ │ - beq 35d250 │ │ │ │ - b 35d45c │ │ │ │ + beq 35d29c │ │ │ │ + b 35d4a8 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - ldr r3, [pc, #32] @ 35d574 │ │ │ │ + ldr r3, [pc, #32] @ 35d5c0 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, r3, r0, lsl #2 │ │ │ │ ldrb r2, [r2, #16] │ │ │ │ lsl r0, r0, #2 │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r0, [r3, r0] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - adcseq sp, r0, r4, asr fp │ │ │ │ - ldr r3, [pc, #24] @ 35d598 │ │ │ │ + adcseq sp, r0, r0, asr fp │ │ │ │ + ldr r3, [pc, #24] @ 35d5e4 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r0, [r3, #12] │ │ │ │ bx lr │ │ │ │ - adcseq sp, r0, r8, lsr #22 │ │ │ │ - ldr r3, [pc, #120] @ 35d61c │ │ │ │ + adcseq sp, r0, r4, lsr #22 │ │ │ │ + ldr r3, [pc, #120] @ 35d668 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ add r3, pc, r3 │ │ │ │ add lr, r0, r0, lsl #2 │ │ │ │ add r3, r3, lr, lsl #2 │ │ │ │ ldrb r3, [r3, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35d604 │ │ │ │ + beq 35d650 │ │ │ │ cmp r1, #0 │ │ │ │ orreq r2, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ lsl ip, r0, #2 │ │ │ │ - beq 35d5ec │ │ │ │ - ldr r3, [pc, #72] @ 35d620 │ │ │ │ + beq 35d638 │ │ │ │ + ldr r3, [pc, #72] @ 35d66c │ │ │ │ cmp r0, r3 │ │ │ │ - bls 35d60c │ │ │ │ + bls 35d658 │ │ │ │ cmp r0, #428 @ 0x1ac │ │ │ │ - bne 35d5ec │ │ │ │ + bne 35d638 │ │ │ │ mov r0, #3 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - ldr r3, [pc, #48] @ 35d624 │ │ │ │ + ldr r3, [pc, #48] @ 35d670 │ │ │ │ add ip, ip, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, ip, lsl #2 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ mov r0, #255 @ 0xff │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ cmp r0, #400 @ 0x190 │ │ │ │ - bls 35d5ec │ │ │ │ + bls 35d638 │ │ │ │ mov r0, #12 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - adcseq sp, r0, r4, lsl #22 │ │ │ │ + adcseq sp, r0, r0, lsl #22 │ │ │ │ muleq r0, r2, r1 │ │ │ │ - @ instruction: 0x00b0dab4 │ │ │ │ + @ instruction: 0x00b0dab0 │ │ │ │ cmp r1, #0 │ │ │ │ movne r3, r2 │ │ │ │ orreq r3, r2, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35d654 │ │ │ │ - ldr r3, [pc, #108] @ 35d6b0 │ │ │ │ + beq 35d6a0 │ │ │ │ + ldr r3, [pc, #108] @ 35d6fc │ │ │ │ cmp r0, r3 │ │ │ │ - beq 35d698 │ │ │ │ + beq 35d6e4 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r0, r3 │ │ │ │ - beq 35d6a0 │ │ │ │ + beq 35d6ec │ │ │ │ cmp r0, #200 @ 0xc8 │ │ │ │ - beq 35d6a8 │ │ │ │ - ldr r3, [pc, #80] @ 35d6b4 │ │ │ │ + beq 35d6f4 │ │ │ │ + ldr r3, [pc, #80] @ 35d700 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ eor r2, r2, #1 │ │ │ │ cmp r1, #0 │ │ │ │ moveq r2, #0 │ │ │ │ andne r2, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 35d698 │ │ │ │ + bne 35d6e4 │ │ │ │ ldr r0, [r3, #12] │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mov r0, #3 │ │ │ │ bx lr │ │ │ │ muleq r0, r1, r1 │ │ │ │ - adcseq sp, r0, r4, asr #20 │ │ │ │ - ldr r3, [pc, #56] @ 35d6f8 │ │ │ │ + adcseq sp, r0, r0, asr #20 │ │ │ │ + ldr r3, [pc, #56] @ 35d744 │ │ │ │ add r2, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r2, lsl #2 │ │ │ │ ldrb r2, [r3, #16] │ │ │ │ cmp r2, #0 │ │ │ │ - beq 35d6e8 │ │ │ │ + beq 35d734 │ │ │ │ cmp r1, #0 │ │ │ │ cmpeq r0, #428 @ 0x1ac │ │ │ │ - beq 35d6f0 │ │ │ │ + beq 35d73c │ │ │ │ ldr r0, [r3, #8] │ │ │ │ bx lr │ │ │ │ mov r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ mov r0, #3 │ │ │ │ bx lr │ │ │ │ - adcseq sp, r0, r8, ror #19 │ │ │ │ - ldr r3, [pc, #52] @ 35d738 │ │ │ │ + adcseq sp, r0, r4, ror #19 │ │ │ │ + ldr r3, [pc, #52] @ 35d784 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ eor r2, r2, #1 │ │ │ │ cmp r1, #0 │ │ │ │ moveq r2, #0 │ │ │ │ andne r2, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ ldreq r0, [r3, #12] │ │ │ │ movne r0, #0 │ │ │ │ bx lr │ │ │ │ - adcseq sp, r0, r4, lsr #19 │ │ │ │ + adcseq sp, r0, r0, lsr #19 │ │ │ │ cmp r0, #149 @ 0x95 │ │ │ │ - bhi 35d76c │ │ │ │ + bhi 35d7b8 │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ - bhi 35d764 │ │ │ │ + bhi 35d7b0 │ │ │ │ cmp r0, #142 @ 0x8e │ │ │ │ - beq 35d77c │ │ │ │ + beq 35d7c8 │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ mvnne r0, #0 │ │ │ │ moveq r0, #4 │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ cmp r0, #189 @ 0xbd │ │ │ │ @@ -820641,83 +820660,83 @@ │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ ldrb r0, [r0, #265] @ 0x109 │ │ │ │ ldr r5, [r4, #288] @ 0x120 │ │ │ │ cmp r0, #2 │ │ │ │ mov r7, r1 │ │ │ │ mov r6, r2 │ │ │ │ - beq 35d7f0 │ │ │ │ + beq 35d83c │ │ │ │ cmp r5, #428 @ 0x1ac │ │ │ │ - beq 35d860 │ │ │ │ + beq 35d8ac │ │ │ │ ldrb r5, [r4, #266] @ 0x10a │ │ │ │ ldr r4, [r4, #284] @ 0x11c │ │ │ │ mov r1, r4 │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ cmp r0, #2 │ │ │ │ - bls 35d818 │ │ │ │ - ldr r3, [pc, #180] @ 35d88c │ │ │ │ + bls 35d864 │ │ │ │ + ldr r3, [pc, #180] @ 35d8d8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r2, [r3, r5, lsl #1] │ │ │ │ add r3, r3, r5, lsl #1 │ │ │ │ ldrb r3, [r3, #1] │ │ │ │ str r2, [r7] │ │ │ │ str r3, [r6] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r5 │ │ │ │ bl 178e5c │ │ │ │ ldrb r3, [r0, #32] │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #2 │ │ │ │ - beq 35d874 │ │ │ │ + beq 35d8c0 │ │ │ │ cmp r5, #428 @ 0x1ac │ │ │ │ - beq 35d860 │ │ │ │ + beq 35d8ac │ │ │ │ ldrb r5, [r4, #266] @ 0x10a │ │ │ │ ldr r4, [r4, #284] @ 0x11c │ │ │ │ - ldr r3, [pc, #112] @ 35d890 │ │ │ │ + ldr r3, [pc, #112] @ 35d8dc │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r4, #8 │ │ │ │ - bhi 35d850 │ │ │ │ + bhi 35d89c │ │ │ │ ldrsb r4, [r3, r4] │ │ │ │ add pc, pc, r4, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ mov r3, #4 │ │ │ │ str r3, [r7] │ │ │ │ mov r3, #4 │ │ │ │ - b 35d7e8 │ │ │ │ + b 35d834 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r7] │ │ │ │ - b 35d83c │ │ │ │ + b 35d888 │ │ │ │ mov r2, #4 │ │ │ │ mov r3, #2 │ │ │ │ str r2, [r7] │ │ │ │ - b 35d7e8 │ │ │ │ + b 35d834 │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r7] │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r6] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldrb r3, [r4, #264] @ 0x108 │ │ │ │ tst r3, #8 │ │ │ │ - bne 35d808 │ │ │ │ + bne 35d854 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r7] │ │ │ │ - b 35d868 │ │ │ │ - umlalseq pc, r0, r0, fp @ │ │ │ │ - adcseq pc, r0, ip, lsr fp @ │ │ │ │ + b 35d8b4 │ │ │ │ + adcseq pc, r0, ip, lsl #23 │ │ │ │ + adcseq pc, r0, r8, lsr fp @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ sub sp, sp, #116 @ 0x74 │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [sp, #152] @ 0x98 │ │ │ │ str r2, [r0, #268] @ 0x10c │ │ │ │ - ldr r2, [pc, #2888] @ 35e404 │ │ │ │ + ldr r2, [pc, #2888] @ 35e450 │ │ │ │ mov r9, r3 │ │ │ │ - ldr r3, [pc, #2884] @ 35e408 │ │ │ │ + ldr r3, [pc, #2884] @ 35e454 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #108] @ 0x6c │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ @@ -820732,20 +820751,20 @@ │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ mov r8, r1 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 178e5c │ │ │ │ ldrb sl, [sp, #176] @ 0xb0 │ │ │ │ ldrb r7, [sp, #180] @ 0xb4 │ │ │ │ subs fp, r0, #0 │ │ │ │ - beq 35db44 │ │ │ │ + beq 35db90 │ │ │ │ ldr r3, [fp, #24] │ │ │ │ cmp r3, #7 │ │ │ │ lsrhi r4, r3, #3 │ │ │ │ andhi r4, r4, #255 @ 0xff │ │ │ │ - bls 35db44 │ │ │ │ + bls 35db90 │ │ │ │ smulbb r4, r9, r4 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ ldrb r3, [r6, #264] @ 0x108 │ │ │ │ str r5, [r6, #288] @ 0x120 │ │ │ │ rsb r5, r4, #0 │ │ │ │ and r5, r5, r4 │ │ │ │ @@ -820764,15 +820783,15 @@ │ │ │ │ and r9, r9, #255 @ 0xff │ │ │ │ add r2, sp, #104 @ 0x68 │ │ │ │ strb r3, [r6, #264] @ 0x108 │ │ │ │ add r1, sp, #100 @ 0x64 │ │ │ │ mov r0, r6 │ │ │ │ strb r4, [r6, #265] @ 0x109 │ │ │ │ strb r9, [r6, #266] @ 0x10a │ │ │ │ - bl 35d784 │ │ │ │ + bl 35d7d0 │ │ │ │ ldr r3, [sp, #160] @ 0xa0 │ │ │ │ ldr r2, [sp, #164] @ 0xa4 │ │ │ │ eor r7, r7, #1 │ │ │ │ cmp r3, #1 │ │ │ │ cmphi r2, #1 │ │ │ │ ldrbhi r3, [r6, #264] @ 0x108 │ │ │ │ bichi r3, r3, #1 │ │ │ │ @@ -820783,42 +820802,42 @@ │ │ │ │ biceq r2, r2, #1 │ │ │ │ strbeq r2, [r6, #264] @ 0x108 │ │ │ │ ldr r2, [sp, #152] @ 0x98 │ │ │ │ cmp r2, #15 │ │ │ │ movhi r7, #0 │ │ │ │ andls r7, r7, #1 │ │ │ │ cmp r7, #0 │ │ │ │ - beq 35df74 │ │ │ │ + beq 35dfc0 │ │ │ │ ldrb r2, [r6, #264] @ 0x108 │ │ │ │ cmp fp, #0 │ │ │ │ bic r2, r2, #1 │ │ │ │ strb r2, [r6, #264] @ 0x108 │ │ │ │ - beq 35da08 │ │ │ │ + beq 35da54 │ │ │ │ ldr r2, [fp, #56] @ 0x38 │ │ │ │ cmp r2, #3 │ │ │ │ - beq 35e190 │ │ │ │ + beq 35e1dc │ │ │ │ ldrb r2, [r6, #264] @ 0x108 │ │ │ │ bic r2, r2, #48 @ 0x30 │ │ │ │ strb r2, [r6, #264] @ 0x108 │ │ │ │ ldrb r7, [r6, #264] @ 0x108 │ │ │ │ tst r7, #1 │ │ │ │ - beq 35da34 │ │ │ │ + beq 35da80 │ │ │ │ ldrb r2, [r8, #137] @ 0x89 │ │ │ │ cmp r2, #0 │ │ │ │ orreq r7, r7, #4 │ │ │ │ strbeq r7, [r6, #264] @ 0x108 │ │ │ │ andeq r7, r7, #255 @ 0xff │ │ │ │ ands r2, r7, #2 │ │ │ │ str r2, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [sp, #168] @ 0xa8 │ │ │ │ movne r2, #1 │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ ands r2, r7, #48 @ 0x30 │ │ │ │ str r2, [sp, #32] │ │ │ │ - bne 35dfc8 │ │ │ │ + bne 35e014 │ │ │ │ cmp r4, #4 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ subhi r5, r5, #3 │ │ │ │ ldrls r5, [sp, #32] │ │ │ │ andhi r5, r5, #255 @ 0xff │ │ │ │ cmp r2, #0 │ │ │ │ andne r9, r5, #255 @ 0xff │ │ │ │ @@ -820831,62 +820850,62 @@ │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ mov r1, #1 │ │ │ │ lsl r8, r1, r8 │ │ │ │ cmp fp, #0 │ │ │ │ sub r9, r8, #1 │ │ │ │ and r5, r2, #255 @ 0xff │ │ │ │ rsb r8, r8, #0 │ │ │ │ - beq 35daac │ │ │ │ + beq 35daf8 │ │ │ │ ldr r1, [fp, #12] │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ strb r5, [r6, #308] @ 0x134 │ │ │ │ sub sl, r3, #1 │ │ │ │ add r0, r1, sl │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ ldr r2, [sp, #4] │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r2, #0 │ │ │ │ mla r0, r4, r0, r9 │ │ │ │ and r0, r0, r8 │ │ │ │ str r0, [r6, #240] @ 0xf0 │ │ │ │ - beq 35db4c │ │ │ │ + beq 35db98 │ │ │ │ ldr r1, [r2, #4] │ │ │ │ ldr ip, [r2] │ │ │ │ mov r2, #1 │ │ │ │ lsl r2, r2, r5 │ │ │ │ sub r0, r1, #1 │ │ │ │ add r0, r0, r2 │ │ │ │ rsb r2, r2, #0 │ │ │ │ and r2, r2, r0 │ │ │ │ cmp r1, r2 │ │ │ │ str ip, [sp, #12] │ │ │ │ str r1, [r6, #240] @ 0xf0 │ │ │ │ streq ip, [sp, #84] @ 0x54 │ │ │ │ - beq 35db58 │ │ │ │ + beq 35dba4 │ │ │ │ mov r0, #0 │ │ │ │ - ldr r2, [pc, #2284] @ 35e40c │ │ │ │ - ldr r3, [pc, #2276] @ 35e408 │ │ │ │ + ldr r2, [pc, #2284] @ 35e458 │ │ │ │ + ldr r3, [pc, #2276] @ 35e454 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35e400 │ │ │ │ + bne 35e44c │ │ │ │ add sp, sp, #116 @ 0x74 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r4, #1 │ │ │ │ - b 35d930 │ │ │ │ + b 35d97c │ │ │ │ ldr r2, [sp, #4] │ │ │ │ str r2, [sp, #84] @ 0x54 │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r2, [sp, #164] @ 0xa4 │ │ │ │ cmp r2, #1 │ │ │ │ - bls 35e04c │ │ │ │ + bls 35e098 │ │ │ │ ldr r2, [sp, #152] @ 0x98 │ │ │ │ sub r0, r3, #1 │ │ │ │ cmp r2, #1 │ │ │ │ ldr r2, [sp, #156] @ 0x9c │ │ │ │ clzhi sl, sl │ │ │ │ movhi r1, #1 │ │ │ │ rsbhi sl, sl, #32 │ │ │ │ @@ -820944,73 +820963,73 @@ │ │ │ │ mov r9, r6 │ │ │ │ mov r2, fp │ │ │ │ str r7, [sp, #52] @ 0x34 │ │ │ │ mov fp, r3 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ str r8, [sp, #88] @ 0x58 │ │ │ │ str sl, [sp, #92] @ 0x5c │ │ │ │ - b 35dd1c │ │ │ │ + b 35dd68 │ │ │ │ cmp r7, #0 │ │ │ │ - beq 35deac │ │ │ │ + beq 35def8 │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ cmp r1, #0 │ │ │ │ - bne 35dcdc │ │ │ │ + bne 35dd28 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mul ip, sl, r0 │ │ │ │ sub r0, r7, #1 │ │ │ │ lsr r0, r1, r0 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ cmp r0, #1 │ │ │ │ addcs r1, r1, r0 │ │ │ │ addcc r1, r1, #1 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ and r1, r1, r0 │ │ │ │ cmp sl, r1, lsr #1 │ │ │ │ - beq 35dfa4 │ │ │ │ + beq 35dff0 │ │ │ │ mov r0, ip │ │ │ │ add r1, r0, #4080 @ 0xff0 │ │ │ │ add r1, r1, #15 │ │ │ │ bic r1, r1, #4080 @ 0xff0 │ │ │ │ bic r1, r1, #15 │ │ │ │ cmp r1, r0 │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ streq ip, [sp, #52] @ 0x34 │ │ │ │ streq r0, [r9, #4] │ │ │ │ - beq 35dce4 │ │ │ │ + beq 35dd30 │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ mov r0, r1 │ │ │ │ str r1, [r9, #4] │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ mul r1, r5, r1 │ │ │ │ mov r5, r1 │ │ │ │ mul r5, r0, r5 │ │ │ │ adds r5, r5, r4 │ │ │ │ adc fp, fp, #0 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r5 │ │ │ │ - bne 35de0c │ │ │ │ + bne 35de58 │ │ │ │ ldr r3, [sp, #164] @ 0xa4 │ │ │ │ add r7, r7, #1 │ │ │ │ cmp r3, r7 │ │ │ │ add r9, r9, #8 │ │ │ │ - beq 35df28 │ │ │ │ + beq 35df74 │ │ │ │ ldr r3, [sp, #160] @ 0xa0 │ │ │ │ lsr r5, r3, r7 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ cmp r5, #1 │ │ │ │ movcc r5, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35dd54 │ │ │ │ + beq 35dda0 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 35dd54 │ │ │ │ + bne 35dda0 │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ lsr r3, r3, r7 │ │ │ │ cmp r3, #15 │ │ │ │ - bls 35decc │ │ │ │ + bls 35df18 │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ ldrb r8, [r6, #264] @ 0x108 │ │ │ │ lsr r0, r3, r7 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr sl, [sp, #28] │ │ │ │ lsr r1, r3, r7 │ │ │ │ lsr r8, r8, #4 │ │ │ │ @@ -821045,27 +821064,27 @@ │ │ │ │ ldr r1, [sp, #16] │ │ │ │ addeq r0, r0, #3 │ │ │ │ biceq r0, r0, #3 │ │ │ │ cmp r1, #0 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add r1, r1, r4 │ │ │ │ str r1, [r9] │ │ │ │ - bne 35dc6c │ │ │ │ + bne 35dcb8 │ │ │ │ mul r0, sl, r0 │ │ │ │ str r0, [r9, #4] │ │ │ │ - b 35dce4 │ │ │ │ - ldr r3, [pc, #1532] @ 35e410 │ │ │ │ + b 35dd30 │ │ │ │ + ldr r3, [pc, #1532] @ 35e45c │ │ │ │ ldrb r1, [r6, #264] @ 0x108 │ │ │ │ adds r4, r5, r3 │ │ │ │ bic r4, r4, #4080 @ 0xff0 │ │ │ │ adc fp, fp, #0 │ │ │ │ ands r1, r1, #1 │ │ │ │ bic r4, r4, #15 │ │ │ │ moveq r3, r1 │ │ │ │ - beq 35de80 │ │ │ │ + beq 35decc │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ ldr r1, [sp, #72] @ 0x48 │ │ │ │ lsr r3, r3, r7 │ │ │ │ lsr r0, r1, r7 │ │ │ │ ldr r1, [sp, #76] @ 0x4c │ │ │ │ cmp r3, #1 │ │ │ │ movcc r3, #1 │ │ │ │ @@ -821088,119 +821107,119 @@ │ │ │ │ adds r1, r3, r1 │ │ │ │ add r3, r0, r3 │ │ │ │ ldr r0, [r6, #260] @ 0x104 │ │ │ │ str r3, [r9, #120] @ 0x78 │ │ │ │ adc r3, r0, #0 │ │ │ │ str r1, [r6, #256] @ 0x100 │ │ │ │ str r3, [r6, #260] @ 0x104 │ │ │ │ - b 35dd08 │ │ │ │ + b 35dd54 │ │ │ │ mul r0, sl, r0 │ │ │ │ add r0, r0, #4080 @ 0xff0 │ │ │ │ add r0, r0, #15 │ │ │ │ bic r0, r0, #4080 @ 0xff0 │ │ │ │ bic r0, r0, #15 │ │ │ │ str r0, [r6, #4] │ │ │ │ ldr r0, [r9, #4] │ │ │ │ - b 35dce4 │ │ │ │ + b 35dd30 │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ ldr sl, [sp, #28] │ │ │ │ lsr r0, r3, r7 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ lsr r3, r3, r7 │ │ │ │ cmp r3, #1 │ │ │ │ addcs sl, sl, r3 │ │ │ │ addcc sl, sl, #1 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r0, #1 │ │ │ │ movcc r0, #1 │ │ │ │ cmp r2, #0 │ │ │ │ and sl, sl, r3 │ │ │ │ moveq r3, r2 │ │ │ │ - beq 35ddd8 │ │ │ │ + beq 35de24 │ │ │ │ ldr r1, [r2, #16] │ │ │ │ sub r0, r0, #1 │ │ │ │ add r0, r0, r1 │ │ │ │ str r2, [sp, #4] │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ - b 35ddd8 │ │ │ │ + b 35de24 │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ ldr sl, [sp, #92] @ 0x5c │ │ │ │ cmp r2, #0 │ │ │ │ ldr r8, [sp, #88] @ 0x58 │ │ │ │ mov r3, fp │ │ │ │ str r4, [sl, #-8] │ │ │ │ str fp, [sl, #-4] │ │ │ │ - bne 35e098 │ │ │ │ + bne 35e0e4 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 35e184 │ │ │ │ + bne 35e1d0 │ │ │ │ ldr r4, [sl, #-8] │ │ │ │ ldr r3, [sl, #-4] │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ mov r0, #1 │ │ │ │ adds r4, r2, r4 │ │ │ │ adc r3, r3, #0 │ │ │ │ str r4, [sl, #-8] │ │ │ │ str r3, [sl, #-4] │ │ │ │ - b 35db18 │ │ │ │ + b 35db64 │ │ │ │ cmp fp, #0 │ │ │ │ - beq 35da14 │ │ │ │ + beq 35da60 │ │ │ │ ldr r2, [fp, #56] @ 0x38 │ │ │ │ cmp r2, #3 │ │ │ │ - bne 35da14 │ │ │ │ + bne 35da60 │ │ │ │ ldrb r2, [fp, #52] @ 0x34 │ │ │ │ cmp r2, #6 │ │ │ │ - beq 35e23c │ │ │ │ + beq 35e288 │ │ │ │ ldrb r2, [r6, #264] @ 0x108 │ │ │ │ orr r2, r2, #4 │ │ │ │ strb r2, [r6, #264] @ 0x108 │ │ │ │ - b 35da14 │ │ │ │ + b 35da60 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ lsl r1, r7, #1 │ │ │ │ lsr r0, r0, r1 │ │ │ │ cmp r0, #1 │ │ │ │ movcc r0, #1 │ │ │ │ cmp r0, ip │ │ │ │ ldrcs ip, [sp, #52] @ 0x34 │ │ │ │ - bcc 35dcb0 │ │ │ │ - b 35dcb4 │ │ │ │ + bcc 35dcfc │ │ │ │ + b 35dd00 │ │ │ │ cmp r4, #2 │ │ │ │ and r2, r7, #1 │ │ │ │ strb r9, [r6, #308] @ 0x134 │ │ │ │ - beq 35e1b8 │ │ │ │ + beq 35e204 │ │ │ │ cmp r4, #1 │ │ │ │ - beq 35e24c │ │ │ │ + beq 35e298 │ │ │ │ cmp r2, #0 │ │ │ │ add r2, r9, #6 │ │ │ │ mov r8, r2 │ │ │ │ - bne 35e2a8 │ │ │ │ + bne 35e2f4 │ │ │ │ cmp fp, #0 │ │ │ │ - beq 35e304 │ │ │ │ + beq 35e350 │ │ │ │ ldr r1, [fp, #56] @ 0x38 │ │ │ │ cmp r1, #3 │ │ │ │ - bne 35e398 │ │ │ │ + bne 35e3e4 │ │ │ │ ldrb r1, [fp, #52] @ 0x34 │ │ │ │ cmp r1, #6 │ │ │ │ movne r1, #16 │ │ │ │ strne r1, [sp, #56] @ 0x38 │ │ │ │ - bne 35e288 │ │ │ │ + bne 35e2d4 │ │ │ │ ldrb r1, [fp, #53] @ 0x35 │ │ │ │ cmp r1, #6 │ │ │ │ mov r1, #16 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ - bne 35e288 │ │ │ │ + bne 35e2d4 │ │ │ │ mov r1, #256 @ 0x100 │ │ │ │ and r5, r2, #255 @ 0xff │ │ │ │ mov r2, #1 │ │ │ │ lsl r2, r2, r8 │ │ │ │ str r1, [r6, #304] @ 0x130 │ │ │ │ sub r9, r2, #1 │ │ │ │ rsb r8, r2, #0 │ │ │ │ - b 35daa8 │ │ │ │ + b 35daf4 │ │ │ │ sub r0, r3, #1 │ │ │ │ mov r1, r3 │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ add sl, r6, #304 @ 0x130 │ │ │ │ add r0, r0, r3 │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ ldr r2, [sp, #164] @ 0xa4 │ │ │ │ @@ -821208,240 +821227,240 @@ │ │ │ │ cmp r2, #0 │ │ │ │ and r8, r7, #1 │ │ │ │ add r0, r0, #63 @ 0x3f │ │ │ │ bic r3, r0, #63 @ 0x3f │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [r6, #244] @ 0xf4 │ │ │ │ ldr r3, [sl, #-4] │ │ │ │ - bne 35e148 │ │ │ │ + bne 35e194 │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 35e2bc │ │ │ │ - ldr r2, [pc, #880] @ 35e410 │ │ │ │ + beq 35e308 │ │ │ │ + ldr r2, [pc, #880] @ 35e45c │ │ │ │ ldr ip, [sp, #168] @ 0xa8 │ │ │ │ adds r2, r4, r2 │ │ │ │ bic r2, r2, #4080 @ 0xff0 │ │ │ │ bic r2, r2, #15 │ │ │ │ adc r1, r3, #0 │ │ │ │ umull r0, r3, ip, r2 │ │ │ │ str r2, [r6, #248] @ 0xf8 │ │ │ │ mov r2, ip │ │ │ │ mla r2, r1, r2, r3 │ │ │ │ cmp r8, #0 │ │ │ │ mov r3, r2 │ │ │ │ str r1, [r6, #252] @ 0xfc │ │ │ │ stmdb sl, {r0, r3} │ │ │ │ - beq 35df50 │ │ │ │ + beq 35df9c │ │ │ │ ldr r3, [sp, #164] @ 0xa4 │ │ │ │ ldr r0, [r6, #256] @ 0x100 │ │ │ │ cmp r3, #0 │ │ │ │ ldr ip, [r6, #260] @ 0x104 │ │ │ │ - beq 35e118 │ │ │ │ + beq 35e164 │ │ │ │ ldr r3, [sp, #168] @ 0xa8 │ │ │ │ ldr r1, [sp, #160] @ 0xa0 │ │ │ │ ldr lr, [sp, #164] @ 0xa4 │ │ │ │ mul r1, r3, r1 │ │ │ │ mov r3, #0 │ │ │ │ mul r1, r0, r1 │ │ │ │ ldr r2, [r6, r3, lsl #3] │ │ │ │ add r2, r2, r1 │ │ │ │ str r2, [r6, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp lr, r3 │ │ │ │ - bne 35e100 │ │ │ │ + bne 35e14c │ │ │ │ ldr r3, [sp, #168] @ 0xa8 │ │ │ │ ldr lr, [sp, #160] @ 0xa0 │ │ │ │ umull r2, r1, r3, lr │ │ │ │ mul r3, r2, ip │ │ │ │ mla r3, r0, r1, r3 │ │ │ │ umull r4, r1, r2, r0 │ │ │ │ ldr r2, [sl, #-8] │ │ │ │ add r3, r3, r1 │ │ │ │ adds r4, r4, r2 │ │ │ │ ldr r2, [sl, #-4] │ │ │ │ adc r3, r3, r2 │ │ │ │ - b 35df58 │ │ │ │ + b 35dfa4 │ │ │ │ ldr r1, [sp, #104] @ 0x68 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ sub r0, r1, #1 │ │ │ │ add r0, r0, r3 │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ add r0, r0, #15 │ │ │ │ bic r3, r0, #15 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ mov r3, #15 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ mvn r3, #15 │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ - b 35dbfc │ │ │ │ + b 35dc48 │ │ │ │ ldr r0, [r6, #256] @ 0x100 │ │ │ │ ldr ip, [r6, #260] @ 0x104 │ │ │ │ - b 35e0e8 │ │ │ │ + b 35e134 │ │ │ │ ldrb r2, [fp, #52] @ 0x34 │ │ │ │ cmp r2, #6 │ │ │ │ - bne 35df94 │ │ │ │ + bne 35dfe0 │ │ │ │ ldrb r2, [fp, #53] @ 0x35 │ │ │ │ cmp r2, #6 │ │ │ │ - bne 35df94 │ │ │ │ + bne 35dfe0 │ │ │ │ ldrb r2, [r6, #264] @ 0x108 │ │ │ │ bic r2, r2, #48 @ 0x30 │ │ │ │ strb r2, [r6, #264] @ 0x108 │ │ │ │ - b 35df88 │ │ │ │ + b 35dfd4 │ │ │ │ ldrb r1, [fp, #32] │ │ │ │ and r1, r1, #7 │ │ │ │ cmp r1, #2 │ │ │ │ moveq r0, sl │ │ │ │ orrne r0, sl, #1 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35e330 │ │ │ │ + beq 35e37c │ │ │ │ cmp r2, #0 │ │ │ │ strb r4, [r6, #308] @ 0x134 │ │ │ │ - bne 35e2d0 │ │ │ │ + bne 35e31c │ │ │ │ mov r2, #16 │ │ │ │ mov r9, r4 │ │ │ │ mov r8, #8 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ ldr r2, [fp, #56] @ 0x38 │ │ │ │ cmp r2, #3 │ │ │ │ - beq 35e384 │ │ │ │ + beq 35e3d0 │ │ │ │ ldrb r2, [fp, #32] │ │ │ │ add r5, r9, #6 │ │ │ │ and r2, r2, #7 │ │ │ │ cmp r2, #2 │ │ │ │ moveq r1, sl │ │ │ │ orrne r1, sl, #1 │ │ │ │ cmp r1, #0 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ - beq 35e28c │ │ │ │ + beq 35e2d8 │ │ │ │ mov r2, #1 │ │ │ │ lsl r2, r2, r8 │ │ │ │ mov r1, #128 @ 0x80 │ │ │ │ sub r9, r2, #1 │ │ │ │ rsb r8, r2, #0 │ │ │ │ str r1, [r6, #304] @ 0x130 │ │ │ │ - b 35daa8 │ │ │ │ + b 35daf4 │ │ │ │ ldrb r2, [fp, #53] @ 0x35 │ │ │ │ cmp r2, #6 │ │ │ │ - bne 35df94 │ │ │ │ - b 35da14 │ │ │ │ + bne 35dfe0 │ │ │ │ + b 35da60 │ │ │ │ cmp r2, #0 │ │ │ │ strb r4, [r6, #308] @ 0x134 │ │ │ │ - bne 35e2f0 │ │ │ │ + bne 35e33c │ │ │ │ cmp fp, #0 │ │ │ │ - beq 35e360 │ │ │ │ + beq 35e3ac │ │ │ │ ldr r2, [fp, #56] @ 0x38 │ │ │ │ cmp r2, #3 │ │ │ │ - bne 35e3d8 │ │ │ │ + bne 35e424 │ │ │ │ ldrb r2, [fp, #52] @ 0x34 │ │ │ │ cmp r2, #6 │ │ │ │ - beq 35e3b4 │ │ │ │ + beq 35e400 │ │ │ │ mov r2, #32 │ │ │ │ mov r8, #7 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ mov r2, r8 │ │ │ │ and r5, r2, #255 @ 0xff │ │ │ │ mov r2, #1 │ │ │ │ lsl r2, r2, r8 │ │ │ │ mov r1, #4096 @ 0x1000 │ │ │ │ sub r9, r2, #1 │ │ │ │ rsb r8, r2, #0 │ │ │ │ str r1, [r6, #304] @ 0x130 │ │ │ │ - b 35daa8 │ │ │ │ + b 35daf4 │ │ │ │ mov r1, #16 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ mov r1, #4096 @ 0x1000 │ │ │ │ str r1, [r6, #304] @ 0x130 │ │ │ │ - b 35da8c │ │ │ │ + b 35dad8 │ │ │ │ cmp r8, #0 │ │ │ │ - beq 35df58 │ │ │ │ + beq 35dfa4 │ │ │ │ ldr r0, [r6, #256] @ 0x100 │ │ │ │ ldr ip, [r6, #260] @ 0x104 │ │ │ │ - b 35e118 │ │ │ │ + b 35e164 │ │ │ │ mov r2, #4096 @ 0x1000 │ │ │ │ str r2, [r6, #304] @ 0x130 │ │ │ │ mov r2, #16 │ │ │ │ mvn r8, #255 @ 0xff │ │ │ │ mov r9, #255 @ 0xff │ │ │ │ mov r5, #8 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ - b 35daa8 │ │ │ │ + b 35daf4 │ │ │ │ mov r1, #32 │ │ │ │ add r2, r2, #6 │ │ │ │ mov r8, #7 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ - b 35e2b0 │ │ │ │ + b 35e2fc │ │ │ │ mov r1, #1 │ │ │ │ lsl r2, r1, r2 │ │ │ │ add r5, r5, #5 │ │ │ │ mov r0, #256 @ 0x100 │ │ │ │ sub r9, r2, #1 │ │ │ │ rsb r8, r2, #0 │ │ │ │ mov r2, #16 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ str r0, [r6, #304] @ 0x130 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ - b 35daac │ │ │ │ + b 35daf8 │ │ │ │ mov r9, #1 │ │ │ │ cmp r2, #0 │ │ │ │ strb r9, [r6, #308] @ 0x134 │ │ │ │ - beq 35e3a4 │ │ │ │ + beq 35e3f0 │ │ │ │ mov r2, #4096 @ 0x1000 │ │ │ │ str r2, [r6, #304] @ 0x130 │ │ │ │ mov r2, #32 │ │ │ │ mvn r8, #127 @ 0x7f │ │ │ │ mov r9, #127 @ 0x7f │ │ │ │ mov r5, #7 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ - b 35daa8 │ │ │ │ + b 35daf4 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ str r2, [r6, #304] @ 0x130 │ │ │ │ mov r2, #32 │ │ │ │ mvn r8, #127 @ 0x7f │ │ │ │ mov r9, #127 @ 0x7f │ │ │ │ mov r5, #7 │ │ │ │ mov r1, r4 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ - b 35daac │ │ │ │ + b 35daf8 │ │ │ │ ldrb r2, [fp, #52] @ 0x34 │ │ │ │ cmp r2, #6 │ │ │ │ - beq 35e3f0 │ │ │ │ + beq 35e43c │ │ │ │ add r2, r9, #6 │ │ │ │ - b 35e288 │ │ │ │ + b 35e2d4 │ │ │ │ mov r1, #16 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ - b 35e02c │ │ │ │ + b 35e078 │ │ │ │ mov r2, #32 │ │ │ │ mov r8, #7 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ - b 35e1f0 │ │ │ │ + b 35e23c │ │ │ │ ldrb r2, [fp, #53] @ 0x35 │ │ │ │ mov r8, #7 │ │ │ │ cmp r2, #6 │ │ │ │ mov r2, #32 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ moveq r1, #64 @ 0x40 │ │ │ │ mov r2, r8 │ │ │ │ - beq 35e030 │ │ │ │ - b 35e288 │ │ │ │ + beq 35e07c │ │ │ │ + b 35e2d4 │ │ │ │ mov r2, #32 │ │ │ │ mov r8, #7 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ mov r1, #64 @ 0x40 │ │ │ │ mov r2, r8 │ │ │ │ - b 35e030 │ │ │ │ + b 35e07c │ │ │ │ ldrb r2, [fp, #53] @ 0x35 │ │ │ │ cmp r2, #6 │ │ │ │ - beq 35e1fc │ │ │ │ - b 35e390 │ │ │ │ + beq 35e248 │ │ │ │ + b 35e3dc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r8, lsr r7 │ │ │ │ + tsteq fp, ip, ror #13 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011b24d8 │ │ │ │ + tsteq fp, ip, lsl #9 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r2 │ │ │ │ mov r2, #0 │ │ │ │ @@ -821449,46 +821468,46 @@ │ │ │ │ mov r2, #2 │ │ │ │ mov r3, #1 │ │ │ │ strb r2, [r4, #2] │ │ │ │ cmp r0, #200 @ 0xc8 │ │ │ │ mov r2, #3 │ │ │ │ strb r3, [r4, #1] │ │ │ │ strb r2, [r4, #3] │ │ │ │ - beq 35e4fc │ │ │ │ + beq 35e548 │ │ │ │ mov r5, r0 │ │ │ │ - bls 35e494 │ │ │ │ - ldr r3, [pc, #308] @ 35e594 │ │ │ │ + bls 35e4e0 │ │ │ │ + ldr r3, [pc, #308] @ 35e5e0 │ │ │ │ cmp r0, r3 │ │ │ │ - beq 35e478 │ │ │ │ - bhi 35e524 │ │ │ │ + beq 35e4c4 │ │ │ │ + bhi 35e570 │ │ │ │ sub r3, r0, #292 @ 0x124 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #1 │ │ │ │ - bhi 35e4a0 │ │ │ │ + bhi 35e4ec │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #1 │ │ │ │ strb r1, [r4] │ │ │ │ strb r2, [r4, #1] │ │ │ │ strb r3, [r4, #2] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ sub r3, r0, #164 @ 0xa4 │ │ │ │ bics r3, r3, #4 │ │ │ │ - beq 35e4f0 │ │ │ │ + beq 35e53c │ │ │ │ mov r0, r5 │ │ │ │ bl 184de4 │ │ │ │ cmp r5, #134 @ 0x86 │ │ │ │ moveq r6, #0 │ │ │ │ andne r6, r0, #1 │ │ │ │ cmp r6, #0 │ │ │ │ - bne 35e534 │ │ │ │ + bne 35e580 │ │ │ │ mov r0, r5 │ │ │ │ bl 184db0 │ │ │ │ subs r7, r0, #0 │ │ │ │ - beq 35e550 │ │ │ │ + beq 35e59c │ │ │ │ mov r3, #5 │ │ │ │ strb r6, [r4, #1] │ │ │ │ strb r6, [r4, #2] │ │ │ │ strb r3, [r4, #3] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r5 │ │ │ │ bl 184d2c │ │ │ │ @@ -821503,33 +821522,33 @@ │ │ │ │ movne r2, #4 │ │ │ │ strbeq r3, [r4, #1] │ │ │ │ strbeq r3, [r4, #2] │ │ │ │ strbeq r2, [r4, #3] │ │ │ │ strbne r3, [r4] │ │ │ │ strbne r2, [r4, #1] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r3, [pc, #108] @ 35e598 │ │ │ │ + ldr r3, [pc, #108] @ 35e5e4 │ │ │ │ cmp r0, r3 │ │ │ │ - beq 35e478 │ │ │ │ - b 35e4a0 │ │ │ │ + beq 35e4c4 │ │ │ │ + b 35e4ec │ │ │ │ mov r3, #4 │ │ │ │ mov r2, #0 │ │ │ │ strb r3, [r4] │ │ │ │ strb r3, [r4, #1] │ │ │ │ strb r3, [r4, #2] │ │ │ │ strb r2, [r4, #3] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r5 │ │ │ │ bl 185054 │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 35e584 │ │ │ │ + bne 35e5d0 │ │ │ │ mov r0, r5 │ │ │ │ bl 184fe4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35e4e0 │ │ │ │ + beq 35e52c │ │ │ │ mov r3, #1 │ │ │ │ strb r6, [r4, #1] │ │ │ │ strb r6, [r4, #2] │ │ │ │ strb r3, [r4, #3] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ strb r7, [r4, #1] │ │ │ │ strb r7, [r4, #2] │ │ │ │ @@ -821537,71 +821556,71 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ andeq r0, r0, r2, lsr #3 │ │ │ │ andeq r0, r0, r7, lsr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ - ldr ip, [pc, #168] @ 35e65c │ │ │ │ - ldr r3, [pc, #168] @ 35e660 │ │ │ │ + ldr ip, [pc, #168] @ 35e6a8 │ │ │ │ + ldr r3, [pc, #168] @ 35e6ac │ │ │ │ sub sp, sp, #20 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r3, [ip, r3] │ │ │ │ add r4, sp, #4 │ │ │ │ mov r5, r0 │ │ │ │ mov r2, r4 │ │ │ │ ldr r0, [r0, #40] @ 0x28 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r3, #0 │ │ │ │ - bl 35e414 │ │ │ │ + bl 35e460 │ │ │ │ add r2, sp, #8 │ │ │ │ add r1, r5, #36 @ 0x24 │ │ │ │ mov r0, r4 │ │ │ │ bl 186034 │ │ │ │ ldrb r0, [sp, #9] │ │ │ │ ldrb r2, [sp, #8] │ │ │ │ ldrb r3, [sp, #10] │ │ │ │ lsl r0, r0, #7 │ │ │ │ lsl r2, r2, #4 │ │ │ │ and r2, r2, #112 @ 0x70 │ │ │ │ - ldr r1, [pc, #84] @ 35e664 │ │ │ │ + ldr r1, [pc, #84] @ 35e6b0 │ │ │ │ ldrb ip, [sp, #11] │ │ │ │ and r0, r0, #896 @ 0x380 │ │ │ │ lsl r3, r3, #10 │ │ │ │ orr r0, r0, r2 │ │ │ │ and r3, r3, #7168 @ 0x1c00 │ │ │ │ orr r0, r0, r3 │ │ │ │ - ldr r2, [pc, #60] @ 35e668 │ │ │ │ + ldr r2, [pc, #60] @ 35e6b4 │ │ │ │ and r3, r1, ip, lsl #13 │ │ │ │ orr r0, r0, r3 │ │ │ │ - ldr r3, [pc, #40] @ 35e660 │ │ │ │ + ldr r3, [pc, #40] @ 35e6ac │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35e658 │ │ │ │ + bne 35e6a4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r0, asr #20 │ │ │ │ + @ instruction: 0x011b19f4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - tsteq fp, r4, asr #19 │ │ │ │ + tsteq fp, r8, ror r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3904] @ 0xf40 │ │ │ │ sub sp, sp, #156 @ 0x9c │ │ │ │ mov r5, r2 │ │ │ │ - ldr r2, [pc, #3432] @ 35f3f4 │ │ │ │ + ldr r2, [pc, #3432] @ 35f440 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ - ldr r3, [pc, #3428] @ 35f3f8 │ │ │ │ + ldr r3, [pc, #3428] @ 35f444 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r1] │ │ │ │ str r1, [sp, #64] @ 0x40 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r9, [r5, #16] │ │ │ │ ldr r6, [r7, #268] @ 0x10c │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -821618,90 +821637,90 @@ │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r7, #288] @ 0x120 │ │ │ │ str r2, [sp, #28] │ │ │ │ str r3, [sp, #24] │ │ │ │ bl 178e5c │ │ │ │ ldr r8, [r5, #40] @ 0x28 │ │ │ │ subs sl, r0, #0 │ │ │ │ - beq 35f3bc │ │ │ │ + beq 35f408 │ │ │ │ ldr fp, [sl, #12] │ │ │ │ cmp fp, #1 │ │ │ │ - bls 35e778 │ │ │ │ + bls 35e7c4 │ │ │ │ mov r0, r8 │ │ │ │ bl 178e5c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35f164 │ │ │ │ + beq 35f1b0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ cmp r3, #1 │ │ │ │ - beq 35f164 │ │ │ │ + beq 35f1b0 │ │ │ │ ldr sl, [sl, #16] │ │ │ │ cmp sl, #1 │ │ │ │ - bls 35e7dc │ │ │ │ + bls 35e828 │ │ │ │ mov r0, r8 │ │ │ │ bl 178e5c │ │ │ │ ldr r3, [r0, #16] │ │ │ │ cmp r3, #1 │ │ │ │ - bne 35e808 │ │ │ │ + bne 35e854 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r1, sl │ │ │ │ sub r0, r3, #1 │ │ │ │ add r0, r0, sl │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ cmp r3, #3 │ │ │ │ str r0, [sp, #24] │ │ │ │ - bne 35e814 │ │ │ │ + bne 35e860 │ │ │ │ ldr sl, [r7, #276] @ 0x114 │ │ │ │ lsr sl, sl, r9 │ │ │ │ cmp sl, #1 │ │ │ │ movcc sl, #1 │ │ │ │ str sl, [sp, #60] @ 0x3c │ │ │ │ - b 35e838 │ │ │ │ - bne 35e7a4 │ │ │ │ + b 35e884 │ │ │ │ + bne 35e7f0 │ │ │ │ mov r0, r8 │ │ │ │ bl 178e5c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35e7d0 │ │ │ │ + beq 35e81c │ │ │ │ ldr r3, [r0, #12] │ │ │ │ cmp r3, #1 │ │ │ │ - bls 35e71c │ │ │ │ + bls 35e768 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ mul r2, r3, r2 │ │ │ │ str r2, [sp, #28] │ │ │ │ ldr sl, [sl, #16] │ │ │ │ cmp sl, #1 │ │ │ │ - bls 35e7dc │ │ │ │ + bls 35e828 │ │ │ │ mov r0, r8 │ │ │ │ bl 178e5c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35e73c │ │ │ │ + beq 35e788 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ cmp r3, #1 │ │ │ │ - bne 35e808 │ │ │ │ - b 35e73c │ │ │ │ + bne 35e854 │ │ │ │ + b 35e788 │ │ │ │ ldr sl, [sl, #16] │ │ │ │ cmp sl, #1 │ │ │ │ - bhi 35e73c │ │ │ │ + bhi 35e788 │ │ │ │ cmp sl, #1 │ │ │ │ - bne 35e808 │ │ │ │ + bne 35e854 │ │ │ │ mov r0, r8 │ │ │ │ bl 178e5c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35e808 │ │ │ │ + beq 35e854 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrhi r2, [sp, #24] │ │ │ │ mulhi r2, r3, r2 │ │ │ │ strhi r2, [sp, #24] │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ cmp r3, #3 │ │ │ │ - beq 35e760 │ │ │ │ + beq 35e7ac │ │ │ │ cmp r3, #2 │ │ │ │ ldr r3, [r5, #28] │ │ │ │ - ldreq sl, [pc, #3032] @ 35f3fc │ │ │ │ + ldreq sl, [pc, #3032] @ 35f448 │ │ │ │ moveq r2, r3 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ umulleq r3, r2, sl, r2 │ │ │ │ ldrne sl, [sp, #60] @ 0x3c │ │ │ │ moveq sl, r2 │ │ │ │ lsreq sl, sl, #2 │ │ │ │ ldrb fp, [r7, #264] @ 0x108 │ │ │ │ @@ -821740,15 +821759,15 @@ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ and r3, r2, r1 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ ands r2, fp, #1 │ │ │ │ ldr r3, [r7, #256] @ 0x100 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ streq r2, [sp, #88] @ 0x58 │ │ │ │ - beq 35e8f8 │ │ │ │ + beq 35e944 │ │ │ │ ldr r2, [r7, #244] @ 0xf4 │ │ │ │ lsr r2, r2, r9 │ │ │ │ cmp r2, #1 │ │ │ │ movcc r2, #1 │ │ │ │ add r2, r2, #63 @ 0x3f │ │ │ │ bic r3, r2, #63 @ 0x3f │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ @@ -821756,27 +821775,27 @@ │ │ │ │ lsr r9, fp, #3 │ │ │ │ and r3, r2, #3 │ │ │ │ and r9, r9, #1 │ │ │ │ mov r1, r3 │ │ │ │ mov r2, r9 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl 35d59c │ │ │ │ + bl 35d5e8 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov r2, r9 │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, r8 │ │ │ │ - bl 35d628 │ │ │ │ + bl 35d674 │ │ │ │ tst fp, #48 @ 0x30 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ - beq 35f0a0 │ │ │ │ + beq 35f0ec │ │ │ │ ands r9, fp, #4 │ │ │ │ - bne 35f104 │ │ │ │ + bne 35f150 │ │ │ │ cmp r6, #15 │ │ │ │ - bls 35f3a4 │ │ │ │ + bls 35f3f0 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ and r2, fp, #1 │ │ │ │ sub r9, r3, #3 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ clz r9, r9 │ │ │ │ eor r2, r2, #1 │ │ │ │ @@ -821785,28 +821804,28 @@ │ │ │ │ sub r3, r8, #146 @ 0x92 │ │ │ │ bic r3, r3, #2 │ │ │ │ cmp r3, #0 │ │ │ │ cmpne r8, #200 @ 0xc8 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #0 │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ - bne 35f264 │ │ │ │ + bne 35f2b0 │ │ │ │ cmp r8, #200 @ 0xc8 │ │ │ │ - beq 35f080 │ │ │ │ + beq 35f0cc │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ cmp r2, #145 @ 0x91 │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ lsleq fp, r2, #22 │ │ │ │ lsl r6, r1, #30 │ │ │ │ andeq fp, fp, #1069547520 @ 0x3fc00000 │ │ │ │ - beq 35e9cc │ │ │ │ + beq 35ea18 │ │ │ │ mov fp, #201326592 @ 0xc000000 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, #1 │ │ │ │ str r3, [sp, #108] @ 0x6c │ │ │ │ moveq r3, #48 @ 0x30 │ │ │ │ @@ -821829,21 +821848,21 @@ │ │ │ │ subs r9, r0, #0 │ │ │ │ ldrne r9, [r9, #56] @ 0x38 │ │ │ │ mov r0, r5 │ │ │ │ subne r9, r9, #1 │ │ │ │ clzne r9, r9 │ │ │ │ lsrne r9, r9, #5 │ │ │ │ lslne r9, r9, #2 │ │ │ │ - bl 35e59c │ │ │ │ + bl 35e5e8 │ │ │ │ ldr lr, [sp, #24] │ │ │ │ - ldr r2, [pc, #2484] @ 35f400 │ │ │ │ - ldr ip, [pc, #2484] @ 35f404 │ │ │ │ + ldr r2, [pc, #2484] @ 35f44c │ │ │ │ + ldr ip, [pc, #2484] @ 35f450 │ │ │ │ and r2, r2, lr, lsl #15 │ │ │ │ ldr lr, [sp, #52] @ 0x34 │ │ │ │ - ldr r1, [pc, #2476] @ 35f408 │ │ │ │ + ldr r1, [pc, #2476] @ 35f454 │ │ │ │ and ip, ip, lr, lsl #7 │ │ │ │ ldr lr, [sp, #36] @ 0x24 │ │ │ │ and r1, r1, sl, lsl #17 │ │ │ │ orr lr, r1, lr │ │ │ │ ldr r1, [r5, #20] │ │ │ │ rsb r3, r8, #31 │ │ │ │ sub r1, r1, #1 │ │ │ │ @@ -821885,48 +821904,48 @@ │ │ │ │ str r9, [r4, #56] @ 0x38 │ │ │ │ mov r0, r8 │ │ │ │ bl 3a604 <__aeabi_ui2f@plt> │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r5, #32] │ │ │ │ bl 3a7cc <__aeabi_fsub@plt> │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ - ldr r3, [pc, #2280] @ 35f40c │ │ │ │ + ldr r3, [pc, #2280] @ 35f458 │ │ │ │ mov r2, #0 │ │ │ │ bl 3a670 <__aeabi_dmul@plt> │ │ │ │ bl 3ab68 <__aeabi_d2uiz@plt> │ │ │ │ ldrb fp, [r7, #264] @ 0x108 │ │ │ │ tst fp, #4 │ │ │ │ orrne r9, r9, #134217728 @ 0x8000000 │ │ │ │ strne r9, [r4, #56] @ 0x38 │ │ │ │ ldr r9, [r5, #40] @ 0x28 │ │ │ │ sub r1, r9, #416 @ 0x1a0 │ │ │ │ cmp r1, #7 │ │ │ │ lsl r0, r0, #20 │ │ │ │ lsr r0, r0, #20 │ │ │ │ str r0, [r4, #68] @ 0x44 │ │ │ │ - bhi 35ec58 │ │ │ │ + bhi 35eca4 │ │ │ │ mov r2, #133 @ 0x85 │ │ │ │ lsr r2, r2, r1 │ │ │ │ tst r2, #1 │ │ │ │ - beq 35ec58 │ │ │ │ + beq 35eca4 │ │ │ │ ldr r3, [r5, #48] @ 0x30 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ cmp r3, #1 │ │ │ │ ldr r3, [r5, #52] @ 0x34 │ │ │ │ orreq r6, r6, #65536 @ 0x10000 │ │ │ │ streq r6, [r4, #44] @ 0x2c │ │ │ │ cmp r3, #1 │ │ │ │ ldreq r3, [r4, #44] @ 0x2c │ │ │ │ ldr r0, [r5, #12] │ │ │ │ orreq r3, r3, #262144 @ 0x40000 │ │ │ │ streq r3, [r4, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr ip, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35f2d4 │ │ │ │ + beq 35f320 │ │ │ │ ldr r3, [r4, #56] @ 0x38 │ │ │ │ add r1, sp, #120 @ 0x78 │ │ │ │ orr r3, r3, #268435456 @ 0x10000000 │ │ │ │ str r3, [r4, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ add r5, r8, #15 │ │ │ │ sub lr, r3, #4 │ │ │ │ @@ -821937,15 +821956,15 @@ │ │ │ │ ldr r3, [r3, r5, lsl #3] │ │ │ │ mla r3, r7, ip, r3 │ │ │ │ adds r3, r3, r2 │ │ │ │ str r3, [r1, #-8] │ │ │ │ adc r3, r0, #0 │ │ │ │ cmp lr, r6 │ │ │ │ str r3, [r1, #-4] │ │ │ │ - bne 35ebc4 │ │ │ │ + bne 35ec10 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ ldr r1, [sp, #124] @ 0x7c │ │ │ │ ldr r0, [r3, #4] │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ str r3, [r4, #60] @ 0x3c │ │ │ │ ldr ip, [sp, #104] @ 0x68 │ │ │ │ ldr r3, [r0, #240] @ 0xf0 │ │ │ │ @@ -821963,15 +821982,15 @@ │ │ │ │ and r3, r3, r2 │ │ │ │ lsl r3, r3, #8 │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ str r3, [r4, #68] @ 0x44 │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ strd r0, [r4, #72] @ 0x48 │ │ │ │ strd r2, [r4, #80] @ 0x50 │ │ │ │ - b 35f054 │ │ │ │ + b 35f0a0 │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ ldr r1, [sp, #84] @ 0x54 │ │ │ │ mla r2, r1, r3, r2 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ adds r3, r2, r3 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ @@ -821980,23 +821999,23 @@ │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ lsr r2, r3, #6 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r2, #127 @ 0x7f │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ - bne 35f180 │ │ │ │ + bne 35f1cc │ │ │ │ ldr r3, [r7, #256] @ 0x100 │ │ │ │ ldr r2, [r7, #260] @ 0x104 │ │ │ │ lsr r1, r3, #2 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ orr r3, r1, r2, lsl #30 │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ cmp sl, #3 │ │ │ │ - bne 35ecdc │ │ │ │ + bne 35ed28 │ │ │ │ ldr r2, [r7, #280] @ 0x118 │ │ │ │ ldr r1, [r4, #56] @ 0x38 │ │ │ │ add r2, r7, r2, lsl #3 │ │ │ │ ldr r2, [r2, #-4] │ │ │ │ lsl r2, r2, #11 │ │ │ │ and r2, r2, #125829120 @ 0x7800000 │ │ │ │ orr r2, r1, r2 │ │ │ │ @@ -822014,26 +822033,26 @@ │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ and sl, r3, #255 @ 0xff │ │ │ │ bl 178e5c │ │ │ │ cmp r6, #1 │ │ │ │ ldr r2, [r0, #56] @ 0x38 │ │ │ │ mov r1, r0 │ │ │ │ - bls 35ed44 │ │ │ │ + bls 35ed90 │ │ │ │ str r0, [sp, #88] @ 0x58 │ │ │ │ mov r0, r9 │ │ │ │ str r2, [sp, #104] @ 0x68 │ │ │ │ bl 184e20 │ │ │ │ ldr r1, [sp, #88] @ 0x58 │ │ │ │ ldr r2, [sp, #104] @ 0x68 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35f2a4 │ │ │ │ + beq 35f2f0 │ │ │ │ mov ip, #0 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ - ldr r0, [pc, #1724] @ 35f410 │ │ │ │ + ldr r0, [pc, #1724] @ 35f45c │ │ │ │ orr r6, r6, #1 │ │ │ │ str r3, [r4, #172] @ 0xac │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [r4, #192] @ 0xc0 │ │ │ │ clz r6, r6 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ rsb r6, r6, #31 │ │ │ │ @@ -822050,20 +822069,20 @@ │ │ │ │ lsr lr, lr, #5 │ │ │ │ orr r0, r0, lr, lsl #13 │ │ │ │ orr r0, r0, ip │ │ │ │ cmp r2, #3 │ │ │ │ orr r2, r0, #5242880 @ 0x500000 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ str r2, [r4, #188] @ 0xbc │ │ │ │ - ldr r2, [pc, #1628] @ 35f414 │ │ │ │ + ldr r2, [pc, #1628] @ 35f460 │ │ │ │ and r2, r2, r3, lsl #4 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ orr r2, r2, r3 │ │ │ │ str r2, [r4, #176] @ 0xb0 │ │ │ │ - beq 35f12c │ │ │ │ + beq 35f178 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [r4, #8] │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ str r3, [r4, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ str r3, [r4, #16] │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ @@ -822072,27 +822091,27 @@ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [r4] │ │ │ │ and r6, r6, #3 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r9 │ │ │ │ str r3, [r4, #4] │ │ │ │ - bl 35d6b8 │ │ │ │ + bl 35d704 │ │ │ │ cmp r0, #255 @ 0xff │ │ │ │ mov r8, r0 │ │ │ │ - beq 35f054 │ │ │ │ + beq 35f0a0 │ │ │ │ lsr r2, fp, #3 │ │ │ │ mov r1, r6 │ │ │ │ and r2, r2, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl 35d6fc │ │ │ │ + bl 35d748 │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ cmp r3, #0 │ │ │ │ mov r6, r0 │ │ │ │ - beq 35f0dc │ │ │ │ + beq 35f128 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ cmp r3, #0 │ │ │ │ movne r9, #48 @ 0x30 │ │ │ │ mov r3, #20480 @ 0x5000 │ │ │ │ moveq r9, #145 @ 0x91 │ │ │ │ str r3, [sp, #16] │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ @@ -822111,28 +822130,28 @@ │ │ │ │ subs fp, r0, #0 │ │ │ │ ldrne fp, [fp, #56] @ 0x38 │ │ │ │ mov r0, r5 │ │ │ │ subne fp, fp, #1 │ │ │ │ clzne fp, fp │ │ │ │ lsrne fp, fp, #5 │ │ │ │ lslne fp, fp, #2 │ │ │ │ - bl 35e59c │ │ │ │ + bl 35e5e8 │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ ldr r2, [r4, #48] @ 0x30 │ │ │ │ cmp r3, #2 │ │ │ │ str r2, [r4, #112] @ 0x70 │ │ │ │ ldr r2, [sp, #92] @ 0x5c │ │ │ │ lslne r3, r3, #29 │ │ │ │ moveq r3, #536870912 @ 0x20000000 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [r4, #116] @ 0x74 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ str r3, [r4, #124] @ 0x7c │ │ │ │ - ldr r3, [pc, #1320] @ 35f408 │ │ │ │ + ldr r3, [pc, #1320] @ 35f454 │ │ │ │ orr sl, sl, fp │ │ │ │ and r3, r3, r2, lsl #17 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ add r1, r4, #68 @ 0x44 │ │ │ │ orr r3, r3, r2 │ │ │ │ str r3, [r4, #128] @ 0x80 │ │ │ │ ldr r3, [r4, #56] @ 0x38 │ │ │ │ @@ -822145,15 +822164,15 @@ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ str r3, [r4, #28] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ str r3, [r4, #32] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, #0 │ │ │ │ movne r3, #0 │ │ │ │ - bne 35ef44 │ │ │ │ + bne 35ef90 │ │ │ │ ldr r3, [r7, #280] @ 0x118 │ │ │ │ ldr r2, [r5, #16] │ │ │ │ sub r3, r3, #1 │ │ │ │ subs r3, r3, r2 │ │ │ │ movne r3, #1 │ │ │ │ strb r3, [r4, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ @@ -822219,93 +822238,93 @@ │ │ │ │ clz r3, r3 │ │ │ │ rsb r3, r3, #31 │ │ │ │ lsl r3, r3, #3 │ │ │ │ orr r2, r2, r1 │ │ │ │ and r3, r3, #24 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [r4, #200] @ 0xc8 │ │ │ │ - ldr r2, [pc, #956] @ 35f418 │ │ │ │ - ldr r3, [pc, #920] @ 35f3f8 │ │ │ │ + ldr r2, [pc, #956] @ 35f464 │ │ │ │ + ldr r3, [pc, #920] @ 35f444 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #148] @ 0x94 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35f3f0 │ │ │ │ + bne 35f43c │ │ │ │ add sp, sp, #156 @ 0x9c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35f33c │ │ │ │ + beq 35f388 │ │ │ │ mov r3, #0 │ │ │ │ mov fp, #981467136 @ 0x3a800000 │ │ │ │ mov r6, r3 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ - b 35e9cc │ │ │ │ + b 35ea18 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ands r2, fp, #1 │ │ │ │ sub r9, r3, #3 │ │ │ │ clz r9, r9 │ │ │ │ lsr r9, r9, #5 │ │ │ │ - beq 35f328 │ │ │ │ + beq 35f374 │ │ │ │ cmp r6, #15 │ │ │ │ movhi r6, #0 │ │ │ │ movls r6, #1 │ │ │ │ bic r3, r6, fp, lsr #2 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ eor r3, r3, #1 │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ str r3, [sp, #8] │ │ │ │ - b 35e970 │ │ │ │ + b 35e9bc │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ sub r3, r8, #145 @ 0x91 │ │ │ │ clz r3, r3 │ │ │ │ lsr r3, r3, #5 │ │ │ │ tst r3, r2 │ │ │ │ - beq 35f370 │ │ │ │ + beq 35f3bc │ │ │ │ mov r9, #48 @ 0x30 │ │ │ │ mov r3, #20480 @ 0x5000 │ │ │ │ str r3, [sp, #16] │ │ │ │ - b 35ee54 │ │ │ │ + b 35eea0 │ │ │ │ and r3, fp, #1 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ eor r3, r3, #1 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #4] │ │ │ │ sub r9, r3, #3 │ │ │ │ clz r9, r9 │ │ │ │ lsr r9, r9, #5 │ │ │ │ - b 35e970 │ │ │ │ + b 35e9bc │ │ │ │ ldrb r2, [r1, #52] @ 0x34 │ │ │ │ cmp r2, #6 │ │ │ │ - beq 35edc8 │ │ │ │ + beq 35ee14 │ │ │ │ ldr r2, [r5, #24] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ lsl r2, r2, #21 │ │ │ │ lsr r2, r2, #21 │ │ │ │ ldr r0, [r5, #28] │ │ │ │ orr r2, r2, r1, lsl #28 │ │ │ │ - ldr r1, [pc, #708] @ 35f41c │ │ │ │ + ldr r1, [pc, #708] @ 35f468 │ │ │ │ and r1, r1, r0, lsl #16 │ │ │ │ orr r2, r2, r1 │ │ │ │ str r2, [r4, #204] @ 0xcc │ │ │ │ - b 35edc8 │ │ │ │ + b 35ee14 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r1, fp │ │ │ │ sub r0, r3, #1 │ │ │ │ add r0, r0, fp │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ str r0, [sp, #28] │ │ │ │ - b 35e7a4 │ │ │ │ + b 35e7f0 │ │ │ │ add r2, sp, #116 @ 0x74 │ │ │ │ add r1, sp, #112 @ 0x70 │ │ │ │ mov r0, r7 │ │ │ │ - bl 35d784 │ │ │ │ + bl 35d7d0 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [r4, #72] @ 0x48 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ ldr r3, [r4, #56] @ 0x38 │ │ │ │ ldr r2, [r7, #256] @ 0x100 │ │ │ │ orr r3, r3, #268435456 @ 0x10000000 │ │ │ │ @@ -822340,53 +822359,53 @@ │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ ldr sl, [r5, #44] @ 0x2c │ │ │ │ ldr r9, [r5, #40] @ 0x28 │ │ │ │ ldrb fp, [r7, #264] @ 0x108 │ │ │ │ cmp r0, #1 │ │ │ │ subhi r3, r0, #1 │ │ │ │ orrhi r3, r3, #1 │ │ │ │ - ldrhi r2, [pc, #464] @ 35f410 │ │ │ │ + ldrhi r2, [pc, #464] @ 35f45c │ │ │ │ clzhi r3, r3 │ │ │ │ rsbhi r3, r3, #32 │ │ │ │ andhi r2, r2, r3, lsl #12 │ │ │ │ ldr r3, [r4, #84] @ 0x54 │ │ │ │ movls r2, #0 │ │ │ │ orr r3, r1, r3 │ │ │ │ orr r3, r3, r6 │ │ │ │ orr r3, r3, r2 │ │ │ │ str r3, [r4, #84] @ 0x54 │ │ │ │ - b 35ecb4 │ │ │ │ + b 35ed00 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ cmp r2, #145 @ 0x91 │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ lsl r6, r1, #30 │ │ │ │ - beq 35f390 │ │ │ │ + beq 35f3dc │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ str r3, [sp, #108] @ 0x6c │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ mov fp, #201326592 @ 0xc000000 │ │ │ │ str r3, [sp, #20] │ │ │ │ - b 35e9e8 │ │ │ │ + b 35ea34 │ │ │ │ cmp r2, #3 │ │ │ │ movne ip, #262144 @ 0x40000 │ │ │ │ - bne 35ed48 │ │ │ │ + bne 35ed94 │ │ │ │ ldrb ip, [r1, #52] @ 0x34 │ │ │ │ cmp ip, #6 │ │ │ │ - bne 35ed44 │ │ │ │ + bne 35ed90 │ │ │ │ ldrb ip, [r1, #53] @ 0x35 │ │ │ │ sub ip, ip, #6 │ │ │ │ clz ip, ip │ │ │ │ lsr ip, ip, #5 │ │ │ │ lsl ip, ip, #18 │ │ │ │ - b 35ed48 │ │ │ │ + b 35ed94 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ add r1, sp, #120 @ 0x78 │ │ │ │ sub lr, r3, #4 │ │ │ │ add r6, r3, #8 │ │ │ │ lsl r5, r8, #3 │ │ │ │ ldr r7, [lr, #4]! │ │ │ │ add r1, r1, #8 │ │ │ │ @@ -822398,103 +822417,103 @@ │ │ │ │ ldreq r7, [r9, #4] │ │ │ │ mla r3, ip, r7, r3 │ │ │ │ adds r3, r3, r2 │ │ │ │ str r3, [r1, #-8] │ │ │ │ adc r3, r0, #0 │ │ │ │ cmp lr, r6 │ │ │ │ str r3, [r1, #-4] │ │ │ │ - bne 35f2e8 │ │ │ │ - b 35ebf0 │ │ │ │ + bne 35f334 │ │ │ │ + b 35ec3c │ │ │ │ mov r3, #1 │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str r2, [sp, #8] │ │ │ │ - b 35e970 │ │ │ │ + b 35e9bc │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ cmp r2, #145 @ 0x91 │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ cmp r3, #0 │ │ │ │ lsl r6, r2, #30 │ │ │ │ - bne 35e9c4 │ │ │ │ + bne 35ea10 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ lsl fp, r3, #22 │ │ │ │ and fp, fp, #1069547520 @ 0x3fc00000 │ │ │ │ - b 35e9cc │ │ │ │ + b 35ea18 │ │ │ │ ldr r2, [sp, #100] @ 0x64 │ │ │ │ and r9, r8, #255 @ 0xff │ │ │ │ orrs r3, r3, r2 │ │ │ │ - bne 35f0f8 │ │ │ │ - ldr r3, [pc, #152] @ 35f420 │ │ │ │ + bne 35f144 │ │ │ │ + ldr r3, [pc, #152] @ 35f46c │ │ │ │ and r3, r3, r8, lsl #7 │ │ │ │ str r3, [sp, #16] │ │ │ │ - b 35ee54 │ │ │ │ + b 35eea0 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ lsl fp, r2, #22 │ │ │ │ and fp, fp, #1069547520 @ 0x3fc00000 │ │ │ │ str r3, [sp, #108] @ 0x6c │ │ │ │ - b 35e9e8 │ │ │ │ + b 35ea34 │ │ │ │ mov r3, #1 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str r9, [sp, #96] @ 0x60 │ │ │ │ str r9, [sp, #4] │ │ │ │ str r9, [sp, #8] │ │ │ │ - b 35e970 │ │ │ │ + b 35e9bc │ │ │ │ mov r0, r8 │ │ │ │ bl 178e5c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35e808 │ │ │ │ + beq 35e854 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ cmp r3, #1 │ │ │ │ - bls 35e7f4 │ │ │ │ + bls 35e840 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ mov r0, r8 │ │ │ │ mul r2, r3, r2 │ │ │ │ str r2, [sp, #28] │ │ │ │ bl 178e5c │ │ │ │ - b 35e7ec │ │ │ │ + b 35e838 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r8, ror #18 │ │ │ │ + tsteq fp, ip, lsl r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - bge fee09eb0 │ │ │ │ + bge fee09efc │ │ │ │ svccc 0x00ff8000 │ │ │ │ svcne 0x00ffff80 │ │ │ │ svccc 0x00fe0000 │ │ │ │ rsbsmi r0, r0, r0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ svceq 0x00fff800 │ │ │ │ - @ instruction: 0x011b0f9c │ │ │ │ + tsteq fp, r0, asr pc │ │ │ │ ldrbeq r0, [pc, r0]! │ │ │ │ andeq r7, r0, r0, lsl #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ mov fp, r2 │ │ │ │ - ldr r2, [pc, #368] @ 35f5b0 │ │ │ │ - ldr r3, [pc, #368] @ 35f5b4 │ │ │ │ + ldr r2, [pc, #368] @ 35f5fc │ │ │ │ + ldr r3, [pc, #368] @ 35f600 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ mov r6, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ mov r3, #0 │ │ │ │ bl 178e5c │ │ │ │ ldr r9, [sp, #104] @ 0x68 │ │ │ │ ldr sl, [sp, #108] @ 0x6c │ │ │ │ subs r7, r0, #0 │ │ │ │ - beq 35f484 │ │ │ │ + beq 35f4d0 │ │ │ │ ldr r5, [r7, #24] │ │ │ │ cmp r5, #7 │ │ │ │ - bhi 35f594 │ │ │ │ + bhi 35f5e0 │ │ │ │ mov r5, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r3 │ │ │ │ mov r2, r5 │ │ │ │ and r0, r9, #63 @ 0x3f │ │ │ │ bl 3b018 <__aeabi_uldivmod@plt> │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ @@ -822515,26 +822534,26 @@ │ │ │ │ orr r0, r0, ip, lsl #24 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b570 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 35d628 │ │ │ │ + bl 35d674 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ lsl r5, r5, #16 │ │ │ │ orr r5, r5, #-2147483632 @ 0x80000010 │ │ │ │ mov fp, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 35d59c │ │ │ │ + bl 35d5e8 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, sp │ │ │ │ - bl 35e59c │ │ │ │ + bl 35e5e8 │ │ │ │ cmp r7, #0 │ │ │ │ ldrne r2, [r7, #56] @ 0x38 │ │ │ │ lsl r3, r6, #22 │ │ │ │ and r3, r3, #1069547520 @ 0x3fc00000 │ │ │ │ str r5, [r4, #8] │ │ │ │ str r9, [r4, #16] │ │ │ │ str sl, [r4, #20] │ │ │ │ @@ -822542,37 +822561,37 @@ │ │ │ │ orr r0, r0, fp, lsl #30 │ │ │ │ clzne r2, r2 │ │ │ │ orr r3, r3, r0 │ │ │ │ lsrne r2, r2, #5 │ │ │ │ orrne r3, r3, r2, lsl #2 │ │ │ │ str r3, [r4] │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ - ldr r2, [pc, #80] @ 35f5b8 │ │ │ │ + ldr r2, [pc, #80] @ 35f604 │ │ │ │ bic r8, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - ldr r3, [pc, #68] @ 35f5b4 │ │ │ │ + ldr r3, [pc, #68] @ 35f600 │ │ │ │ add r2, pc, r2 │ │ │ │ str r8, [r4, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35f5ac │ │ │ │ + bne 35f5f8 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ lsr r5, r5, #3 │ │ │ │ ldr r0, [sp, #112] @ 0x70 │ │ │ │ mov r1, r5 │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ str r0, [sp, #112] @ 0x70 │ │ │ │ - b 35f488 │ │ │ │ + b 35f4d4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011b0bb8 │ │ │ │ + tsteq fp, ip, ror #22 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, ip, lsl #21 │ │ │ │ + tsteq fp, r0, asr #20 │ │ │ │ mov r3, #1 │ │ │ │ mov ip, #0 │ │ │ │ str r1, [r0, #268] @ 0x10c │ │ │ │ str r1, [r0, #296] @ 0x128 │ │ │ │ mov r1, #84 @ 0x54 │ │ │ │ str r3, [r0, #272] @ 0x110 │ │ │ │ str r3, [r0, #276] @ 0x114 │ │ │ │ @@ -822580,78 +822599,78 @@ │ │ │ │ strb ip, [r0, #266] @ 0x10a │ │ │ │ str ip, [r0, #300] @ 0x12c │ │ │ │ str r1, [r0, #288] @ 0x120 │ │ │ │ str r3, [r0, #284] @ 0x11c │ │ │ │ bx lr │ │ │ │ ldrb r3, [r0, #264] @ 0x108 │ │ │ │ tst r3, #1 │ │ │ │ - beq 35f620 │ │ │ │ + beq 35f66c │ │ │ │ tst r3, #4 │ │ │ │ - bne 35f660 │ │ │ │ + bne 35f6ac │ │ │ │ ldr r2, [r0, #268] @ 0x10c │ │ │ │ lsr r2, r2, r1 │ │ │ │ cmp r2, #15 │ │ │ │ - bls 35f66c │ │ │ │ - ldr r0, [pc, #112] @ 35f68c │ │ │ │ + bls 35f6b8 │ │ │ │ + ldr r0, [pc, #112] @ 35f6d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ tst r3, #48 @ 0x30 │ │ │ │ - beq 35f640 │ │ │ │ + beq 35f68c │ │ │ │ tst r3, #4 │ │ │ │ - bne 35f640 │ │ │ │ + bne 35f68c │ │ │ │ ldr r2, [r0, #268] @ 0x10c │ │ │ │ lsr r2, r2, r1 │ │ │ │ cmp r2, #15 │ │ │ │ - bls 35f680 │ │ │ │ + bls 35f6cc │ │ │ │ tst r3, #48 @ 0x30 │ │ │ │ - beq 35f654 │ │ │ │ - ldr r0, [pc, #64] @ 35f690 │ │ │ │ + beq 35f6a0 │ │ │ │ + ldr r0, [pc, #64] @ 35f6dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #56] @ 35f694 │ │ │ │ + ldr r0, [pc, #56] @ 35f6e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #48] @ 35f698 │ │ │ │ + ldr r0, [pc, #48] @ 35f6e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ tst r3, #48 @ 0x30 │ │ │ │ - beq 35f640 │ │ │ │ - ldr r0, [pc, #32] @ 35f69c │ │ │ │ + beq 35f68c │ │ │ │ + ldr r0, [pc, #32] @ 35f6e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #24] @ 35f6a0 │ │ │ │ + ldr r0, [pc, #24] @ 35f6ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq r4, lr, r0, lsr sl │ │ │ │ - addseq r4, lr, r4, lsl #20 │ │ │ │ - adceq r0, ip, ip, lsr #32 │ │ │ │ - addseq r4, lr, r4, ror #19 │ │ │ │ - adceq r0, ip, ip │ │ │ │ + addseq r4, lr, r4, lsr #20 │ │ │ │ + @ instruction: 0x009e49f8 │ │ │ │ + adceq r0, ip, r0, lsr #32 │ │ │ │ + @ instruction: 0x009e49d8 │ │ │ │ adceq r0, ip, r0 │ │ │ │ + strdeq pc, [fp], r4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3936] @ 0xf60 │ │ │ │ - ldr r3, [pc, #392] @ 35f844 │ │ │ │ + ldr r3, [pc, #392] @ 35f890 │ │ │ │ sub sp, sp, #124 @ 0x7c │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r6, [pc, #384] @ 35f848 │ │ │ │ + ldr r6, [pc, #384] @ 35f894 │ │ │ │ str r3, [sp, #116] @ 0x74 │ │ │ │ - ldr r3, [pc, #380] @ 35f84c │ │ │ │ + ldr r3, [pc, #380] @ 35f898 │ │ │ │ add r6, pc, r6 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r8, r0 │ │ │ │ mov fp, #0 │ │ │ │ mov r5, r0 │ │ │ │ mov sl, r6 │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ - ldr r3, [pc, #348] @ 35f850 │ │ │ │ + ldr r3, [pc, #348] @ 35f89c │ │ │ │ cmp r9, #0 │ │ │ │ - beq 35f83c │ │ │ │ + beq 35f888 │ │ │ │ ldr r3, [sl, r3] │ │ │ │ ldr r0, [r8, #288] @ 0x120 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ bl 178e5c │ │ │ │ ldr r2, [r8, #240] @ 0xf0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -822683,15 +822702,15 @@ │ │ │ │ str r2, [sp, #104] @ 0x68 │ │ │ │ ldrd r2, [ip] │ │ │ │ mov r1, fp │ │ │ │ strd r2, [sp, #88] @ 0x58 │ │ │ │ ldrd r6, [r8, #248] @ 0xf8 │ │ │ │ str r0, [sp, #100] @ 0x64 │ │ │ │ mov r0, r8 │ │ │ │ - bl 35f5f0 │ │ │ │ + bl 35f63c │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ ldr ip, [sp, #100] @ 0x64 │ │ │ │ strd r2, [sp, #56] @ 0x38 │ │ │ │ ldr r2, [sp, #104] @ 0x68 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ @@ -822724,95 +822743,95 @@ │ │ │ │ str r2, [sp, #8] │ │ │ │ mov r1, #1 │ │ │ │ ldr r2, [sp, #112] @ 0x70 │ │ │ │ add fp, fp, #1 │ │ │ │ stm sp, {ip, lr} │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp fp, #15 │ │ │ │ - bne 35f6e8 │ │ │ │ + bne 35f734 │ │ │ │ add sp, sp, #124 @ 0x7c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - addseq r2, ip, r8, lsl #14 │ │ │ │ - tsteq fp, ip, lsr #18 │ │ │ │ - addseq r4, lr, r8, lsl #19 │ │ │ │ + @ instruction: 0x009c26fc │ │ │ │ + tsteq fp, r0, ror #17 │ │ │ │ + addseq r4, lr, ip, ror r9 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ add r1, r1, #7 │ │ │ │ lsr r1, r1, #3 │ │ │ │ add r1, r1, #63 @ 0x3f │ │ │ │ add r2, r2, #7 │ │ │ │ cmp r3, #2 │ │ │ │ bic r1, r1, #63 @ 0x3f │ │ │ │ lsr r2, r2, #3 │ │ │ │ - beq 35f8a8 │ │ │ │ + beq 35f8f4 │ │ │ │ cmp r3, #4 │ │ │ │ - beq 35f8a4 │ │ │ │ + beq 35f8f0 │ │ │ │ mul r3, r2, r1 │ │ │ │ mov ip, #0 │ │ │ │ lsl r3, r3, #1 │ │ │ │ add r3, r3, #4096 @ 0x1000 │ │ │ │ str ip, [r0] │ │ │ │ stmib r0, {r1, r2, ip} │ │ │ │ str ip, [r0, #16] │ │ │ │ str ip, [r0, #20] │ │ │ │ str r3, [r0, #24] │ │ │ │ bx lr │ │ │ │ lsl r1, r1, #1 │ │ │ │ lsl r2, r2, #1 │ │ │ │ - b 35f87c │ │ │ │ + b 35f8c8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ bl 2ca01c │ │ │ │ - ldr r2, [pc, #164] @ 35f974 │ │ │ │ - ldr r5, [pc, #164] @ 35f978 │ │ │ │ + ldr r2, [pc, #164] @ 35f9c0 │ │ │ │ + ldr r5, [pc, #164] @ 35f9c4 │ │ │ │ add r2, pc, r2 │ │ │ │ add r5, pc, r5 │ │ │ │ ldrb r3, [r0] │ │ │ │ sub r3, r3, #2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 35f964 │ │ │ │ + bhi 35f9b0 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #128] @ 35f97c │ │ │ │ - ldr r3, [pc, #128] @ 35f980 │ │ │ │ + ldr r2, [pc, #128] @ 35f9c8 │ │ │ │ + ldr r3, [pc, #128] @ 35f9cc │ │ │ │ ldr r2, [r5, r2] │ │ │ │ ldr r0, [r5, r3] │ │ │ │ ldr r3, [r2] │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r2, [pc, #108] @ 35f984 │ │ │ │ - ldr r3, [pc, #108] @ 35f988 │ │ │ │ + ldr r2, [pc, #108] @ 35f9d0 │ │ │ │ + ldr r3, [pc, #108] @ 35f9d4 │ │ │ │ ldr r2, [r5, r2] │ │ │ │ ldr r0, [r5, r3] │ │ │ │ ldr r3, [r2] │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r2, [pc, #88] @ 35f98c │ │ │ │ - ldr r3, [pc, #88] @ 35f990 │ │ │ │ + ldr r2, [pc, #88] @ 35f9d8 │ │ │ │ + ldr r3, [pc, #88] @ 35f9dc │ │ │ │ ldr r2, [r5, r2] │ │ │ │ ldr r0, [r5, r3] │ │ │ │ ldr r3, [r2] │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r2, [pc, #68] @ 35f994 │ │ │ │ - ldr r3, [pc, #68] @ 35f998 │ │ │ │ + ldr r2, [pc, #68] @ 35f9e0 │ │ │ │ + ldr r3, [pc, #68] @ 35f9e4 │ │ │ │ ldr r2, [r5, r2] │ │ │ │ ldr r0, [r5, r3] │ │ │ │ ldr r3, [r2] │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adcseq sp, r0, r4, lsr #21 │ │ │ │ - tsteq fp, r4, lsr #14 │ │ │ │ + adcseq sp, r0, r0, lsr #21 │ │ │ │ + @ instruction: 0x011b06d8 │ │ │ │ andeq r1, r0, ip, lsr #15 │ │ │ │ andeq r1, r0, r4, lsr #2 │ │ │ │ andeq r1, r0, r4, ror #10 │ │ │ │ andeq r1, r0, r4, ror #11 │ │ │ │ ldrdeq r1, [r0], -ip │ │ │ │ andeq r1, r0, r8, lsr #3 │ │ │ │ muleq r0, r0, r2 │ │ │ │ @@ -822820,296 +822839,296 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #12] │ │ │ │ cmp r0, #0 │ │ │ │ - blt 35f9c0 │ │ │ │ + blt 35fa0c │ │ │ │ bl 3a16c │ │ │ │ add r0, r4, #20 │ │ │ │ - bl 95cc24 │ │ │ │ + bl 95cc6c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ b 3bb4c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ - ldr r2, [pc, #528] @ 35fbfc │ │ │ │ + ldr r2, [pc, #528] @ 35fc48 │ │ │ │ sub sp, sp, #28 │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [sp, #8] │ │ │ │ mov r3, r1 │ │ │ │ - ldr r2, [pc, #512] @ 35fc00 │ │ │ │ + ldr r2, [pc, #512] @ 35fc4c │ │ │ │ str r3, [sp, #4] │ │ │ │ - ldr r3, [pc, #508] @ 35fc04 │ │ │ │ + ldr r3, [pc, #508] @ 35fc50 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r6, #0 │ │ │ │ add r1, sp, #16 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ mov r9, r0 │ │ │ │ str r6, [sp, #16] │ │ │ │ bl 22a0b8 │ │ │ │ ldr r5, [sp, #16] │ │ │ │ cmp r5, r6 │ │ │ │ str r0, [sp] │ │ │ │ - beq 35fbb0 │ │ │ │ - ldr r3, [pc, #452] @ 35fc08 │ │ │ │ - ldr fp, [pc, #452] @ 35fc0c │ │ │ │ - ldr sl, [pc, #452] @ 35fc10 │ │ │ │ + beq 35fbfc │ │ │ │ + ldr r3, [pc, #452] @ 35fc54 │ │ │ │ + ldr fp, [pc, #452] @ 35fc58 │ │ │ │ + ldr sl, [pc, #452] @ 35fc5c │ │ │ │ sub r8, r0, #4 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r8 │ │ │ │ str r8, [sp, #12] │ │ │ │ add fp, pc, fp │ │ │ │ add sl, pc, sl │ │ │ │ mov r8, r3 │ │ │ │ - b 35fa80 │ │ │ │ + b 35facc │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r3, r6 │ │ │ │ - bls 35fb68 │ │ │ │ + bls 35fbb4 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, #1 │ │ │ │ bl 3bfe4 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 35fbe8 │ │ │ │ + beq 35fc34 │ │ │ │ str r9, [r4, #8] │ │ │ │ ldr r0, [r7, #4]! │ │ │ │ bl 3a3c4 │ │ │ │ str r0, [r4, #12] │ │ │ │ bl 22a594 │ │ │ │ subs r5, r0, #0 │ │ │ │ - beq 35fb74 │ │ │ │ + beq 35fbc0 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ mov r1, #12 │ │ │ │ add r0, r4, #20 │ │ │ │ str fp, [r4, #4] │ │ │ │ - bl 95cbfc │ │ │ │ + bl 95cc44 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #16] │ │ │ │ bl 3be7c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35fa68 │ │ │ │ + beq 35fab4 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r5 │ │ │ │ bl 3be7c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35fa68 │ │ │ │ - ldr r1, [pc, #280] @ 35fc14 │ │ │ │ + beq 35fab4 │ │ │ │ + ldr r1, [pc, #280] @ 35fc60 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3be7c │ │ │ │ cmp r0, #0 │ │ │ │ - bne 35fa68 │ │ │ │ + bne 35fab4 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ - ldr r3, [pc, #256] @ 35fc18 │ │ │ │ + ldr r3, [pc, #256] @ 35fc64 │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ str r3, [r4] │ │ │ │ ldr r0, [r4, #12] │ │ │ │ ldr r2, [sp, #4] │ │ │ │ bl 22f358 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ cmp r4, #0 │ │ │ │ - beq 35fa70 │ │ │ │ + beq 35fabc │ │ │ │ ldrb r3, [r4, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 35fbe8 │ │ │ │ + bne 35fc34 │ │ │ │ ldr r3, [r4, #600] @ 0x258 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r3, r6 │ │ │ │ - bhi 35fa80 │ │ │ │ + bhi 35facc │ │ │ │ ldr r8, [sp, #12] │ │ │ │ mov r5, #0 │ │ │ │ - b 35fb8c │ │ │ │ + b 35fbd8 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ ldr r8, [sp, #12] │ │ │ │ bl 3a16c │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35fbb0 │ │ │ │ + beq 35fbfc │ │ │ │ mov r4, #0 │ │ │ │ ldr r0, [r8, #4]! │ │ │ │ bl 3a16c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ add r4, r4, #1 │ │ │ │ cmp r3, r4 │ │ │ │ - bhi 35fb98 │ │ │ │ + bhi 35fbe4 │ │ │ │ ldr r0, [sp] │ │ │ │ bl 3bb4c │ │ │ │ - ldr r2, [pc, #92] @ 35fc1c │ │ │ │ - ldr r3, [pc, #64] @ 35fc04 │ │ │ │ + ldr r2, [pc, #92] @ 35fc68 │ │ │ │ + ldr r3, [pc, #64] @ 35fc50 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35fbf8 │ │ │ │ + bne 35fc44 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r8, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r5, r4 │ │ │ │ - b 35fb8c │ │ │ │ + b 35fbd8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, ip, lsl #12 │ │ │ │ - @ instruction: 0x011b05f4 │ │ │ │ + tsteq fp, r0, asr #11 │ │ │ │ + tsteq fp, r8, lsr #11 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - addseq r1, ip, r4, ror #3 │ │ │ │ + @ instruction: 0x009c11d8 │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - umullseq r0, pc, r4, r0 @ │ │ │ │ - addseq r1, ip, r8, ror #2 │ │ │ │ + addseq r0, pc, r8, lsl #1 │ │ │ │ + addseq r1, ip, ip, asr r1 │ │ │ │ @ instruction: 0x00000fb4 │ │ │ │ - tsteq fp, r8, lsr r4 │ │ │ │ + tsteq fp, ip, ror #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ - ldr ip, [pc, #416] @ 35fdd8 │ │ │ │ - ldr r2, [pc, #416] @ 35fddc │ │ │ │ + ldr ip, [pc, #416] @ 35fe24 │ │ │ │ + ldr r2, [pc, #416] @ 35fe28 │ │ │ │ sub sp, sp, #16 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r2, [ip, r2] │ │ │ │ add r5, sp, #4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r5 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #12] │ │ │ │ mov r2, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 3604f0 │ │ │ │ - ldr r4, [pc, #368] @ 35fde0 │ │ │ │ + bl 36053c │ │ │ │ + ldr r4, [pc, #368] @ 35fe2c │ │ │ │ add r4, pc, r4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 35fcd0 │ │ │ │ + bne 35fd1c │ │ │ │ add r6, sp, #8 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ mov r1, r6 │ │ │ │ - bl 360d60 │ │ │ │ + bl 360dac │ │ │ │ cmp r0, #0 │ │ │ │ - bne 35fcc8 │ │ │ │ + bne 35fd14 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldr r2, [r0, #24] │ │ │ │ bic r3, r2, #15 │ │ │ │ cmp r3, #144 @ 0x90 │ │ │ │ - beq 35fd48 │ │ │ │ - bhi 35fd00 │ │ │ │ + beq 35fd94 │ │ │ │ + bhi 35fd4c │ │ │ │ cmp r3, #80 @ 0x50 │ │ │ │ - beq 35fd48 │ │ │ │ - bhi 35fd38 │ │ │ │ + beq 35fd94 │ │ │ │ + bhi 35fd84 │ │ │ │ sub r3, r3, #48 @ 0x30 │ │ │ │ bics r3, r3, #31 │ │ │ │ - beq 35fd98 │ │ │ │ + beq 35fde4 │ │ │ │ mov r0, r6 │ │ │ │ - bl 361190 │ │ │ │ + bl 3611dc │ │ │ │ mov r0, r5 │ │ │ │ - bl 360644 │ │ │ │ + bl 360690 │ │ │ │ mov r0, #0 │ │ │ │ - ldr r2, [pc, #264] @ 35fde4 │ │ │ │ - ldr r3, [pc, #252] @ 35fddc │ │ │ │ + ldr r2, [pc, #264] @ 35fe30 │ │ │ │ + ldr r3, [pc, #252] @ 35fe28 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35fdd4 │ │ │ │ + bne 35fe20 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #256 @ 0x100 │ │ │ │ - beq 35fd2c │ │ │ │ - bls 35fd80 │ │ │ │ + beq 35fd78 │ │ │ │ + bls 35fdcc │ │ │ │ cmp r3, #320 @ 0x140 │ │ │ │ - beq 35fd2c │ │ │ │ - bhi 35fda4 │ │ │ │ + beq 35fd78 │ │ │ │ + bhi 35fdf0 │ │ │ │ cmp r3, #288 @ 0x120 │ │ │ │ - beq 35fd2c │ │ │ │ + beq 35fd78 │ │ │ │ bic r2, r2, #47 @ 0x2f │ │ │ │ cmp r2, #272 @ 0x110 │ │ │ │ - bne 35fcc0 │ │ │ │ - ldr r3, [pc, #180] @ 35fde8 │ │ │ │ + bne 35fd0c │ │ │ │ + ldr r3, [pc, #180] @ 35fe34 │ │ │ │ ldr r3, [r4, r3] │ │ │ │ - b 35fd50 │ │ │ │ + b 35fd9c │ │ │ │ cmp r3, #96 @ 0x60 │ │ │ │ - beq 35fd98 │ │ │ │ + beq 35fde4 │ │ │ │ cmp r3, #128 @ 0x80 │ │ │ │ - bne 35fcc0 │ │ │ │ - ldr r3, [pc, #156] @ 35fdec │ │ │ │ + bne 35fd0c │ │ │ │ + ldr r3, [pc, #156] @ 35fe38 │ │ │ │ ldr r3, [r4, r3] │ │ │ │ blx r3 │ │ │ │ subs r3, r0, #0 │ │ │ │ - beq 35fcc0 │ │ │ │ + beq 35fd0c │ │ │ │ ldr r2, [r3, #644] @ 0x284 │ │ │ │ cmp r2, #0 │ │ │ │ movne r2, #1 │ │ │ │ movne r0, r3 │ │ │ │ strbne r2, [r3, #920] @ 0x398 │ │ │ │ - bne 35fcd4 │ │ │ │ + bne 35fd20 │ │ │ │ ldr r3, [r3, #600] @ 0x258 │ │ │ │ blx r3 │ │ │ │ - b 35fcd0 │ │ │ │ + b 35fd1c │ │ │ │ cmp r3, #192 @ 0xc0 │ │ │ │ - beq 35fd2c │ │ │ │ - bhi 35fdbc │ │ │ │ + beq 35fd78 │ │ │ │ + bhi 35fe08 │ │ │ │ cmp r3, #160 @ 0xa0 │ │ │ │ - beq 35fd48 │ │ │ │ - b 35fcc0 │ │ │ │ - ldr r3, [pc, #80] @ 35fdf0 │ │ │ │ + beq 35fd94 │ │ │ │ + b 35fd0c │ │ │ │ + ldr r3, [pc, #80] @ 35fe3c │ │ │ │ ldr r3, [r4, r3] │ │ │ │ - b 35fd50 │ │ │ │ + b 35fd9c │ │ │ │ bic r2, r2, #31 │ │ │ │ cmp r2, #352 @ 0x160 │ │ │ │ - beq 35fd2c │ │ │ │ + beq 35fd78 │ │ │ │ cmp r3, #400 @ 0x190 │ │ │ │ - bne 35fcc0 │ │ │ │ - b 35fd2c │ │ │ │ + bne 35fd0c │ │ │ │ + b 35fd78 │ │ │ │ cmp r3, #224 @ 0xe0 │ │ │ │ - beq 35fd2c │ │ │ │ + beq 35fd78 │ │ │ │ bic r2, r2, #47 @ 0x2f │ │ │ │ cmp r2, #208 @ 0xd0 │ │ │ │ - bne 35fcc0 │ │ │ │ - b 35fd2c │ │ │ │ + bne 35fd0c │ │ │ │ + b 35fd78 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011b03bc │ │ │ │ + tsteq fp, r0, ror r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, ip, lsl #7 │ │ │ │ - tsteq fp, ip, lsl r3 │ │ │ │ + tsteq fp, r0, asr #6 │ │ │ │ + @ instruction: 0x011b02d0 │ │ │ │ andeq r1, r0, ip, lsl r9 │ │ │ │ muleq r0, ip, r5 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ bl 1a0c88 │ │ │ │ - ldr r3, [pc, #16] @ 35fe20 │ │ │ │ + ldr r3, [pc, #16] @ 35fe6c │ │ │ │ mov r2, #0 │ │ │ │ pop {r4, lr} │ │ │ │ add r3, pc, r3 │ │ │ │ mov r1, r2 │ │ │ │ - b 83abe8 │ │ │ │ + b 83ac30 │ │ │ │ @ instruction: 0xfffffe04 │ │ │ │ ldr r3, [r1] │ │ │ │ push {r4, lr} │ │ │ │ ldr r4, [r1, #24] │ │ │ │ ldr lr, [r1, #28] │ │ │ │ str r3, [r0, #4] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ @@ -823132,15 +823151,15 @@ │ │ │ │ orrs lr, r4, lr │ │ │ │ ldrne r2, [r0, #16] │ │ │ │ orrne r2, r2, #-2147483648 @ 0x80000000 │ │ │ │ strne r2, [r0, #16] │ │ │ │ ldr r2, [r0] │ │ │ │ ldr r2, [r2, #24] │ │ │ │ cmp r2, #191 @ 0xbf │ │ │ │ - bls 35feb4 │ │ │ │ + bls 35ff00 │ │ │ │ lsr r3, r3, #8 │ │ │ │ ldr r2, [r1, #32] │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ str r3, [r0, #36] @ 0x24 │ │ │ │ str r2, [r0, #40] @ 0x28 │ │ │ │ pop {r4, pc} │ │ │ │ sub ip, r2, #80 @ 0x50 │ │ │ │ @@ -823160,146 +823179,146 @@ │ │ │ │ str r2, [r0, #40] @ 0x28 │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r8, r2 │ │ │ │ - ldr r2, [pc, #364] @ 36007c │ │ │ │ + ldr r2, [pc, #364] @ 3600c8 │ │ │ │ mov r7, r3 │ │ │ │ - ldr r3, [pc, #360] @ 360080 │ │ │ │ + ldr r3, [pc, #360] @ 3600cc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ subs r6, r0, #0 │ │ │ │ mov sl, r1 │ │ │ │ mov r9, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ mov r3, #0 │ │ │ │ - bne 360000 │ │ │ │ + bne 36004c │ │ │ │ mov r2, #36 @ 0x24 │ │ │ │ mov r1, #0 │ │ │ │ add r0, sp, #4 │ │ │ │ bl 3b570 │ │ │ │ ldr r4, [r6, #200] @ 0xc8 │ │ │ │ add r5, r6, #196 @ 0xc4 │ │ │ │ cmp r5, r4 │ │ │ │ str sl, [sp] │ │ │ │ sub r4, r4, #48 @ 0x30 │ │ │ │ - bne 35ff78 │ │ │ │ - b 35ffb8 │ │ │ │ + bne 35ffc4 │ │ │ │ + b 360004 │ │ │ │ ldr r4, [r4, #52] @ 0x34 │ │ │ │ cmp r5, r4 │ │ │ │ sub r4, r4, #48 @ 0x30 │ │ │ │ - beq 35ffb8 │ │ │ │ + beq 360004 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ cmp r3, sl │ │ │ │ - bne 35ff68 │ │ │ │ + bne 35ffb4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #56 @ 0x38 │ │ │ │ - bl d1da10 │ │ │ │ + bl d1da58 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 360064 │ │ │ │ + bne 3600b0 │ │ │ │ ldr r2, [r4, #48] @ 0x30 │ │ │ │ ldr r3, [r4, #52] @ 0x34 │ │ │ │ cmp r7, #0 │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ str r0, [r4, #52] @ 0x34 │ │ │ │ str r0, [r4, #48] @ 0x30 │ │ │ │ ldreq r7, [r4, #72] @ 0x48 │ │ │ │ ldr r0, [r9, #24] │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ mov r2, sp │ │ │ │ mov r1, #68 @ 0x44 │ │ │ │ bl 3b24c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 360018 │ │ │ │ - ldr r2, [pc, #168] @ 360084 │ │ │ │ - ldr r3, [pc, #160] @ 360080 │ │ │ │ + beq 360064 │ │ │ │ + ldr r2, [pc, #168] @ 3600d0 │ │ │ │ + ldr r3, [pc, #160] @ 3600cc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 360078 │ │ │ │ + bne 3600c4 │ │ │ │ add sp, sp, #48 @ 0x30 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r3, r9 │ │ │ │ ldr r9, [r9] │ │ │ │ cmp r9, #0 │ │ │ │ - bne 360000 │ │ │ │ + bne 36004c │ │ │ │ mov r9, r3 │ │ │ │ - b 35ff3c │ │ │ │ + b 35ff88 │ │ │ │ mov r1, #80 @ 0x50 │ │ │ │ mov r0, #1 │ │ │ │ bl 3bfe4 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 360070 │ │ │ │ - bl d1e78c │ │ │ │ + beq 3600bc │ │ │ │ + bl d1e7d4 │ │ │ │ mov sl, #1 │ │ │ │ str sl, [r4, #56] @ 0x38 │ │ │ │ mov r1, sp │ │ │ │ mov r0, r4 │ │ │ │ str r6, [r4] │ │ │ │ - bl 35fe24 │ │ │ │ + bl 35fe70 │ │ │ │ ldr r2, [r6, #200] @ 0xc8 │ │ │ │ add r3, r4, #48 @ 0x30 │ │ │ │ str r7, [r4, #72] @ 0x48 │ │ │ │ str r5, [r4, #48] @ 0x30 │ │ │ │ str r2, [r4, #52] @ 0x34 │ │ │ │ str r3, [r2] │ │ │ │ str r3, [r6, #200] @ 0xc8 │ │ │ │ mov r0, #0 │ │ │ │ str r4, [r8] │ │ │ │ - b 35ffd4 │ │ │ │ + b 360020 │ │ │ │ mvn r0, #11 │ │ │ │ - b 35ffd4 │ │ │ │ + b 360020 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r4, ror #1 │ │ │ │ + @ instruction: 0x011b0098 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, ip, lsl r0 │ │ │ │ + @ instruction: 0x011affd0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ sub sp, sp, #92 @ 0x5c │ │ │ │ mov r6, r1 │ │ │ │ - ldr r1, [pc, #756] @ 36039c │ │ │ │ + ldr r1, [pc, #756] @ 3603e8 │ │ │ │ str r2, [sp] │ │ │ │ - ldr r2, [pc, #752] @ 3603a0 │ │ │ │ + ldr r2, [pc, #752] @ 3603ec │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ - ldr r9, [pc, #744] @ 3603a4 │ │ │ │ + ldr r9, [pc, #744] @ 3603f0 │ │ │ │ ldr r2, [r1, r2] │ │ │ │ add r7, r6, #81920 @ 0x14000 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #84] @ 0x54 │ │ │ │ mov r2, #0 │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r2, [r7, #12] │ │ │ │ ldr r0, [r9] │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r2, [r7, #8] │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ str r2, [sp, #4] │ │ │ │ - ldr r2, [pc, #692] @ 3603a8 │ │ │ │ + ldr r2, [pc, #692] @ 3603f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r8, r3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r3, [r7, #8] │ │ │ │ cmp r3, #0 │ │ │ │ add r3, r6, #8 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ - ble 36018c │ │ │ │ - ldr sl, [pc, #656] @ 3603ac │ │ │ │ + ble 3601d8 │ │ │ │ + ldr sl, [pc, #656] @ 3603f8 │ │ │ │ add r4, r6, #48 @ 0x30 │ │ │ │ add sl, pc, sl │ │ │ │ mov r5, #0 │ │ │ │ ldr r1, [r4, #-40] @ 0xffffffd8 │ │ │ │ ldr r0, [r9] │ │ │ │ ldrd r2, [r1, #8] │ │ │ │ add r4, r4, #40 @ 0x28 │ │ │ │ @@ -823320,20 +823339,20 @@ │ │ │ │ mov r3, r8 │ │ │ │ mov r2, sl │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r3, [r7, #8] │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r3, r5 │ │ │ │ - bgt 360124 │ │ │ │ + bgt 360170 │ │ │ │ ldr r3, [r7, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - ble 360214 │ │ │ │ - ldr sl, [pc, #528] @ 3603b0 │ │ │ │ - ldr r9, [pc, #528] @ 3603b4 │ │ │ │ + ble 360260 │ │ │ │ + ldr sl, [pc, #528] @ 3603fc │ │ │ │ + ldr r9, [pc, #528] @ 360400 │ │ │ │ add r4, r6, #40960 @ 0xa000 │ │ │ │ add r4, r4, #36 @ 0x24 │ │ │ │ add sl, pc, sl │ │ │ │ add r9, pc, r9 │ │ │ │ mov r5, #0 │ │ │ │ ldr r2, [r4, #-4] │ │ │ │ ldr r3, [r4, #-8] │ │ │ │ @@ -823354,49 +823373,49 @@ │ │ │ │ mov r3, r8 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r3, [r7, #12] │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r3, r5 │ │ │ │ add r4, r4, #28 │ │ │ │ - bgt 3601b4 │ │ │ │ + bgt 360200 │ │ │ │ ldr r3, [r7, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - ble 36036c │ │ │ │ - ldr r3, [pc, #400] @ 3603b8 │ │ │ │ - ldr sl, [pc, #400] @ 3603bc │ │ │ │ + ble 3603b8 │ │ │ │ + ldr r3, [pc, #400] @ 360404 │ │ │ │ + ldr sl, [pc, #400] @ 360408 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ - ldr r3, [pc, #392] @ 3603c0 │ │ │ │ + ldr r3, [pc, #392] @ 36040c │ │ │ │ add r6, r6, #69632 @ 0x11000 │ │ │ │ add r3, pc, r3 │ │ │ │ add r6, r6, #32 │ │ │ │ add sl, pc, sl │ │ │ │ mov fp, #0 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ str r8, [sp, #60] @ 0x3c │ │ │ │ - b 36029c │ │ │ │ - ldr r3, [pc, #360] @ 3603c4 │ │ │ │ + b 3602e8 │ │ │ │ + ldr r3, [pc, #360] @ 360410 │ │ │ │ add r1, sp, #64 @ 0x40 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ str r4, [sp, #64] @ 0x40 │ │ │ │ add r2, r3, #64 @ 0x40 │ │ │ │ str r5, [sp, #68] @ 0x44 │ │ │ │ - bl 363ab0 │ │ │ │ + bl 363afc │ │ │ │ ldr r3, [r7, #16] │ │ │ │ add fp, fp, #1 │ │ │ │ cmp r3, fp │ │ │ │ add r6, r6, #24 │ │ │ │ - ble 36036c │ │ │ │ + ble 3603b8 │ │ │ │ ldr r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ add r1, r3, r3, lsl #2 │ │ │ │ ldr r8, [r0, r1, lsl #3] │ │ │ │ ldr r2, [r6, #-16] │ │ │ │ ldr r4, [r8, #32] │ │ │ │ ldr lr, [sp, #56] @ 0x38 │ │ │ │ @@ -823408,74 +823427,74 @@ │ │ │ │ str r1, [sp, #12] │ │ │ │ ldr ip, [sp, #52] @ 0x34 │ │ │ │ ldr r0, [r6, #-4] │ │ │ │ movne ip, lr │ │ │ │ add r4, r4, r2 │ │ │ │ adds r2, r2, r5 │ │ │ │ str r2, [sp, #16] │ │ │ │ - ldr r2, [pc, #216] @ 3603c8 │ │ │ │ + ldr r2, [pc, #216] @ 360414 │ │ │ │ adc r1, r1, r0 │ │ │ │ str r1, [sp, #20] │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ str ip, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [sl] │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r3, [r8, #32] │ │ │ │ bic r5, r5, #-67108861 @ 0xfc000003 │ │ │ │ bic r5, r5, #58720256 @ 0x3800000 │ │ │ │ cmp r3, #0 │ │ │ │ add r5, r4, r5 │ │ │ │ - beq 360288 │ │ │ │ + beq 3602d4 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldrh r3, [r3, #166] @ 0xa6 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 360254 │ │ │ │ + bne 3602a0 │ │ │ │ cmp r4, r5 │ │ │ │ - bcs 360288 │ │ │ │ - ldr r9, [pc, #136] @ 3603cc │ │ │ │ - ldr r8, [pc, #136] @ 3603d0 │ │ │ │ + bcs 3602d4 │ │ │ │ + ldr r9, [pc, #136] @ 360418 │ │ │ │ + ldr r8, [pc, #136] @ 36041c │ │ │ │ add r9, pc, r9 │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r3, [r4], #4 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r2, r9 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, r4 │ │ │ │ - bhi 36034c │ │ │ │ - b 360288 │ │ │ │ - ldr r2, [pc, #96] @ 3603d4 │ │ │ │ - ldr r3, [pc, #40] @ 3603a0 │ │ │ │ + bhi 360398 │ │ │ │ + b 3602d4 │ │ │ │ + ldr r2, [pc, #96] @ 360420 │ │ │ │ + ldr r3, [pc, #40] @ 3603ec │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 360398 │ │ │ │ + bne 3603e4 │ │ │ │ add sp, sp, #92 @ 0x5c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tstpeq sl, ip, asr #30 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sl, r0, lsl #30 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011e9694 │ │ │ │ + tsteq lr, r8, asr #12 │ │ │ │ + addseq pc, lr, r4, lsl #20 │ │ │ │ addseq pc, lr, r0, lsl sl @ │ │ │ │ - addseq pc, lr, ip, lsl sl @ │ │ │ │ - @ instruction: 0x009ef9d0 │ │ │ │ - @ instruction: 0x011e95b4 │ │ │ │ - @ instruction: 0x009ef8d0 │ │ │ │ - tsteq lr, r0, lsr #10 │ │ │ │ - addseq sp, sp, r0, lsl r2 │ │ │ │ - tsteq lr, r4, lsl #10 │ │ │ │ - @ instruction: 0x009ef8b4 │ │ │ │ - umullseq pc, lr, r8, r8 @ │ │ │ │ - tsteq lr, r8, lsl r4 │ │ │ │ - tstpeq sl, r4, lsl #25 @ p-variant is OBSOLETE │ │ │ │ + addseq pc, lr, r4, asr #19 │ │ │ │ + tsteq lr, r8, ror #10 │ │ │ │ + addseq pc, lr, r4, asr #17 │ │ │ │ + @ instruction: 0x011e94d4 │ │ │ │ + addseq sp, sp, r4, lsl #4 │ │ │ │ + @ instruction: 0x011e94b8 │ │ │ │ + addseq pc, lr, r8, lsr #17 │ │ │ │ + addseq pc, lr, ip, lsl #17 │ │ │ │ + tsteq lr, ip, asr #7 │ │ │ │ + tstpeq sl, r8, lsr ip @ p-variant is OBSOLETE │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov lr, r0 │ │ │ │ ldr r4, [lr] │ │ │ │ mov r0, r2 │ │ │ │ ldr r2, [lr, #52] @ 0x34 │ │ │ │ ldr r5, [r4, #8] │ │ │ │ ldr ip, [r2, #4] │ │ │ │ @@ -823542,95 +823561,95 @@ │ │ │ │ orreq r0, r0, r7 │ │ │ │ str r3, [r2, #20] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ - ldr r3, [pc, #280] @ 360620 │ │ │ │ - ldr r4, [pc, #280] @ 360624 │ │ │ │ + ldr r3, [pc, #280] @ 36066c │ │ │ │ + ldr r4, [pc, #280] @ 360670 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r7, [r3] │ │ │ │ add r4, pc, r4 │ │ │ │ cmp r7, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r5, r1 │ │ │ │ - beq 360580 │ │ │ │ + beq 3605cc │ │ │ │ mov r1, #32 │ │ │ │ mov r0, #1 │ │ │ │ bl 3bfe4 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 360618 │ │ │ │ + beq 360664 │ │ │ │ mov r0, r6 │ │ │ │ str r6, [r4, #24] │ │ │ │ str r4, [r5] │ │ │ │ bl 3af70 │ │ │ │ subs r2, r0, #0 │ │ │ │ - beq 360600 │ │ │ │ + beq 36064c │ │ │ │ ldm r2, {r1, r3} │ │ │ │ ldr r2, [r2, #8] │ │ │ │ lsl r3, r3, #8 │ │ │ │ orr r3, r3, r1, lsl #24 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [pc, #188] @ 360628 │ │ │ │ + ldr r2, [pc, #188] @ 360674 │ │ │ │ str r3, [r4, #28] │ │ │ │ cmp r3, r2 │ │ │ │ - bls 360600 │ │ │ │ + bls 36064c │ │ │ │ bl 3b9e4 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r0, [pc, #164] @ 36062c │ │ │ │ + ldr r0, [pc, #164] @ 360678 │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ strb r2, [r3] │ │ │ │ bl 3beac │ │ │ │ cmp r0, #0 │ │ │ │ - beq 3605bc │ │ │ │ + beq 360608 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r7 │ │ │ │ bl 3b534 <__isoc23_strtol@plt> │ │ │ │ cmp r0, #0 │ │ │ │ - blt 3605bc │ │ │ │ - ldr r3, [pc, #120] @ 360630 │ │ │ │ + blt 360608 │ │ │ │ + ldr r3, [pc, #120] @ 36067c │ │ │ │ add r3, pc, r3 │ │ │ │ str r0, [r3] │ │ │ │ - ldr r3, [pc, #112] @ 360634 │ │ │ │ - ldr r7, [pc, #112] @ 360638 │ │ │ │ + ldr r3, [pc, #112] @ 360680 │ │ │ │ + ldr r7, [pc, #112] @ 360684 │ │ │ │ ldr r3, [r4, r3] │ │ │ │ - ldr r0, [pc, #108] @ 36063c │ │ │ │ + ldr r0, [pc, #108] @ 360688 │ │ │ │ ldr r3, [r3] │ │ │ │ add r7, pc, r7 │ │ │ │ add r0, pc, r0 │ │ │ │ str r3, [r7] │ │ │ │ bl 3beac │ │ │ │ cmp r0, #0 │ │ │ │ - beq 360524 │ │ │ │ - ldr r1, [pc, #80] @ 360640 │ │ │ │ + beq 360570 │ │ │ │ + ldr r1, [pc, #80] @ 36068c │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3af10 │ │ │ │ cmp r0, #0 │ │ │ │ strne r0, [r7] │ │ │ │ - b 360524 │ │ │ │ + b 360570 │ │ │ │ ldr r0, [r5] │ │ │ │ bl 3bb4c │ │ │ │ mov r3, #0 │ │ │ │ mvn r0, #21 │ │ │ │ str r3, [r5] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mvn r0, #11 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - tsteq lr, r1, asr r2 │ │ │ │ - tstpeq sl, r8, ror #21 @ p-variant is OBSOLETE │ │ │ │ + tsteq lr, r5, lsl #4 │ │ │ │ + @ instruction: 0x011afa9c │ │ │ │ mrseq r0, LR_irq │ │ │ │ - addseq pc, lr, r8, ror #12 │ │ │ │ - tsteq lr, r8, lsr #3 │ │ │ │ + addseq pc, lr, ip, asr r6 @ │ │ │ │ + tsteq lr, ip, asr r1 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - @ instruction: 0x011e9190 │ │ │ │ - addseq pc, lr, r4, lsr r6 @ │ │ │ │ - adceq r2, ip, ip, lsr #29 │ │ │ │ + tsteq lr, r4, asr #2 │ │ │ │ + addseq pc, lr, r8, lsr #12 │ │ │ │ + adceq r2, ip, r0, lsr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3bb4c │ │ │ │ @@ -823638,17 +823657,17 @@ │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r8, r2 │ │ │ │ - ldr r2, [pc, #700] @ 360944 │ │ │ │ + ldr r2, [pc, #700] @ 360990 │ │ │ │ mov r4, r3 │ │ │ │ - ldr r3, [pc, #696] @ 360948 │ │ │ │ + ldr r3, [pc, #696] @ 360994 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #116 @ 0x74 │ │ │ │ mov r6, r0 │ │ │ │ mov r1, #24 │ │ │ │ mov r0, #1 │ │ │ │ ldr r9, [sp, #152] @ 0x98 │ │ │ │ @@ -823656,32 +823675,32 @@ │ │ │ │ ldr sl, [sp, #160] @ 0xa0 │ │ │ │ ldr r7, [sp, #164] @ 0xa4 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #108] @ 0x6c │ │ │ │ mov r3, #0 │ │ │ │ bl 3bfe4 │ │ │ │ subs r5, r0, #0 │ │ │ │ - beq 3608f4 │ │ │ │ + beq 360940 │ │ │ │ cmp sl, #0 │ │ │ │ str r4, [r5, #12] │ │ │ │ str r6, [r5] │ │ │ │ str r8, [r5, #8] │ │ │ │ str r9, [r5, #16] │ │ │ │ - bne 3608a0 │ │ │ │ + bne 3608ec │ │ │ │ cmp r9, #-2147483647 @ 0x80000001 │ │ │ │ - beq 360818 │ │ │ │ + beq 360864 │ │ │ │ cmp r9, #-2147483646 @ 0x80000002 │ │ │ │ - beq 360780 │ │ │ │ + beq 3607cc │ │ │ │ cmp r6, #0 │ │ │ │ - beq 3608fc │ │ │ │ + beq 360948 │ │ │ │ mov r4, r6 │ │ │ │ mov sl, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 360700 │ │ │ │ + bne 36074c │ │ │ │ add r3, sp, #16 │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #32 │ │ │ │ mov r0, r3 │ │ │ │ bl 3b570 │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ str r4, [sp, #52] @ 0x34 │ │ │ │ @@ -823696,115 +823715,115 @@ │ │ │ │ strb r1, [sp, #17] │ │ │ │ mvn r1, #0 │ │ │ │ strb r1, [sp, #23] │ │ │ │ mov r1, #7 │ │ │ │ ldr r0, [sl, #24] │ │ │ │ bl 3b828 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 3607e0 │ │ │ │ + beq 36082c │ │ │ │ ldr r0, [r5, #20] │ │ │ │ bl 3bb4c │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ - b 3607e8 │ │ │ │ + b 360834 │ │ │ │ cmp r6, #0 │ │ │ │ - beq 3608e8 │ │ │ │ + beq 360934 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 36078c │ │ │ │ + bne 3607d8 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ ldr r6, [r5, #20] │ │ │ │ ldr r0, [r2, #24] │ │ │ │ ldr r1, [r6, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ mov r1, #0 │ │ │ │ str r3, [sp] │ │ │ │ str r1, [sp, #12] │ │ │ │ mov r3, #16 │ │ │ │ mov r2, sp │ │ │ │ mov r1, #5 │ │ │ │ str r8, [sp, #4] │ │ │ │ bl 3b24c │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 36076c │ │ │ │ + bne 3607b8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [r6] │ │ │ │ mov r4, #0 │ │ │ │ str r5, [r7] │ │ │ │ - ldr r2, [pc, #348] @ 36094c │ │ │ │ - ldr r3, [pc, #340] @ 360948 │ │ │ │ + ldr r2, [pc, #348] @ 360998 │ │ │ │ + ldr r3, [pc, #340] @ 360994 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3608f0 │ │ │ │ + bne 36093c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #116 @ 0x74 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r6, #0 │ │ │ │ moveq r4, r6 │ │ │ │ - bne 3608d0 │ │ │ │ + bne 36091c │ │ │ │ add r3, sp, #16 │ │ │ │ mov r2, #88 @ 0x58 │ │ │ │ mov r0, r3 │ │ │ │ mov r1, #0 │ │ │ │ ldr r8, [r5, #20] │ │ │ │ bl 3b570 │ │ │ │ ldr r2, [r6, #24] │ │ │ │ cmp r2, #191 @ 0xbf │ │ │ │ mov r3, r0 │ │ │ │ - bls 3608bc │ │ │ │ + bls 360908 │ │ │ │ cmp r2, #223 @ 0xdf │ │ │ │ ldrhi r2, [r8, #8] │ │ │ │ strhi r2, [sp, #20] │ │ │ │ mvnhi r2, #0 │ │ │ │ strhi r2, [sp, #16] │ │ │ │ ldr r0, [r4, #24] │ │ │ │ mov r2, r3 │ │ │ │ mov r1, #2 │ │ │ │ mov r3, #88 @ 0x58 │ │ │ │ bl 3b24c │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 36076c │ │ │ │ + bne 3607b8 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r2, [sp, #32] │ │ │ │ str r2, [r8, #4] │ │ │ │ str r3, [r8] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ str r3, [r5, #8] │ │ │ │ asr r3, r3, #31 │ │ │ │ str r3, [r5, #12] │ │ │ │ - b 3607e0 │ │ │ │ + b 36082c │ │ │ │ mov r0, sl │ │ │ │ bl 3b348 │ │ │ │ mov r2, sl │ │ │ │ mov r1, fp │ │ │ │ str r0, [r5, #20] │ │ │ │ bl 3a9ac │ │ │ │ - b 3606e4 │ │ │ │ + b 360730 │ │ │ │ ldr r2, [r8, #12] │ │ │ │ ldr r1, [r8, #8] │ │ │ │ str r1, [sp, #16] │ │ │ │ str r2, [sp, #20] │ │ │ │ - b 360860 │ │ │ │ + b 3608ac │ │ │ │ mov r3, r6 │ │ │ │ mov r4, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 3608d4 │ │ │ │ - b 360824 │ │ │ │ + bne 360920 │ │ │ │ + b 360870 │ │ │ │ mov r2, r5 │ │ │ │ - b 36079c │ │ │ │ + b 3607e8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mvn r4, #11 │ │ │ │ - b 3607e8 │ │ │ │ + b 360834 │ │ │ │ mov r2, #32 │ │ │ │ mov r1, r6 │ │ │ │ add r0, sp, #16 │ │ │ │ bl 3b570 │ │ │ │ mov r3, #2 │ │ │ │ str r8, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [r6, #24] │ │ │ │ @@ -823815,55 +823834,55 @@ │ │ │ │ str r5, [sp, #48] @ 0x30 │ │ │ │ strd r2, [sp, #24] │ │ │ │ str r6, [sp, #52] @ 0x34 │ │ │ │ str r5, [sp, #56] @ 0x38 │ │ │ │ str r6, [sp, #60] @ 0x3c │ │ │ │ str r9, [sp, #68] @ 0x44 │ │ │ │ udf #0 │ │ │ │ - tstpeq sl, ip, ror #18 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sl, r0, lsr #18 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tstpeq sl, r8, lsl #16 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x011af7bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ - ldr r2, [pc, #356] @ 360acc │ │ │ │ - ldr r3, [pc, #356] @ 360ad0 │ │ │ │ + ldr r2, [pc, #356] @ 360b18 │ │ │ │ + ldr r3, [pc, #356] @ 360b1c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r4, [r0] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ cmp r4, #0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ mov r3, #0 │ │ │ │ - beq 360a40 │ │ │ │ + beq 360a8c │ │ │ │ ldr r2, [r4, #16] │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r2, #-2147483647 @ 0x80000001 │ │ │ │ mov r5, r0 │ │ │ │ - beq 360a6c │ │ │ │ + beq 360ab8 │ │ │ │ cmp r2, #-2147483646 @ 0x80000002 │ │ │ │ - bne 3609e8 │ │ │ │ + bne 360a34 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 360aa8 │ │ │ │ + beq 360af4 │ │ │ │ mov r2, r3 │ │ │ │ mov r1, r2 │ │ │ │ ldr r2, [r2] │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3609b4 │ │ │ │ + bne 360a00 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ ldr r3, [r4, #8] │ │ │ │ ldr r0, [r1, #24] │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #6 │ │ │ │ mov r3, #8 │ │ │ │ mov r2, sp │ │ │ │ bl 3b828 │ │ │ │ - b 360a28 │ │ │ │ + b 360a74 │ │ │ │ mov r1, #0 │ │ │ │ add r2, sp, #8 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r1, [r2, #4] │ │ │ │ str r1, [r2, #8] │ │ │ │ str r1, [r2, #12] │ │ │ │ @@ -823878,73 +823897,73 @@ │ │ │ │ bl 3b828 │ │ │ │ ldr r0, [r4, #20] │ │ │ │ bl 3bb4c │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r2, [pc, #140] @ 360ad4 │ │ │ │ - ldr r3, [pc, #132] @ 360ad0 │ │ │ │ + ldr r2, [pc, #140] @ 360b20 │ │ │ │ + ldr r3, [pc, #132] @ 360b1c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 360aa4 │ │ │ │ + bne 360af0 │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, pc} │ │ │ │ cmp r3, #0 │ │ │ │ - beq 360abc │ │ │ │ + beq 360b08 │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 360a74 │ │ │ │ + bne 360ac0 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ ldr r0, [r2, #24] │ │ │ │ mov r3, #4 │ │ │ │ str r1, [sp] │ │ │ │ mov r2, sp │ │ │ │ mov r1, #3 │ │ │ │ bl 3b828 │ │ │ │ - b 360a28 │ │ │ │ + b 360a74 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldr r1, [r3, #8] │ │ │ │ ldr r2, [r4, #8] │ │ │ │ stm sp, {r1, r2} │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ ldr r2, [r4, #8] │ │ │ │ str r2, [sp] │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ - @ instruction: 0x011af690 │ │ │ │ + tstpeq sl, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011af5b0 │ │ │ │ + tstpeq sl, r4, ror #10 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3904] @ 0xf40 │ │ │ │ - ldr r2, [pc, #332] @ 360c3c │ │ │ │ - ldr r3, [pc, #332] @ 360c40 │ │ │ │ + ldr r2, [pc, #332] @ 360c88 │ │ │ │ + ldr r3, [pc, #332] @ 360c8c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r4, [r0] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #168 @ 0xa8 │ │ │ │ cmp r4, #0 │ │ │ │ mov r8, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #164] @ 0xa4 │ │ │ │ mov r3, #0 │ │ │ │ - beq 360c04 │ │ │ │ + beq 360c50 │ │ │ │ mov r6, r1 │ │ │ │ mov r7, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 360b1c │ │ │ │ + bne 360b68 │ │ │ │ mov r2, #160 @ 0xa0 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, sp │ │ │ │ bl 3b570 │ │ │ │ mov r3, #16 │ │ │ │ strb r3, [sp, #25] │ │ │ │ ldrd r2, [r8, #8] │ │ │ │ @@ -823956,48 +823975,48 @@ │ │ │ │ strb r3, [sp, #7] │ │ │ │ mov r2, sp │ │ │ │ mov r3, #160 @ 0xa0 │ │ │ │ mov r1, #7 │ │ │ │ bl 3b24c │ │ │ │ mov r5, sp │ │ │ │ cmp r0, #0 │ │ │ │ - bne 360bbc │ │ │ │ + bne 360c08 │ │ │ │ ldr ip, [r6] │ │ │ │ cmp ip, #0 │ │ │ │ - beq 360bf8 │ │ │ │ + beq 360c44 │ │ │ │ ldrb r1, [sp, #25] │ │ │ │ cmp r1, #0 │ │ │ │ - beq 360bf8 │ │ │ │ + beq 360c44 │ │ │ │ mov r0, r4 │ │ │ │ mov r3, #0 │ │ │ │ - b 360bac │ │ │ │ + b 360bf8 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r3, r1 │ │ │ │ - beq 360be8 │ │ │ │ + beq 360c34 │ │ │ │ add r2, r5, r3, lsl #3 │ │ │ │ ldr r2, [r2, #32] │ │ │ │ cmp r2, ip │ │ │ │ - bne 360ba0 │ │ │ │ - ldr r2, [pc, #128] @ 360c44 │ │ │ │ - ldr r3, [pc, #120] @ 360c40 │ │ │ │ + bne 360bec │ │ │ │ + ldr r2, [pc, #128] @ 360c90 │ │ │ │ + ldr r3, [pc, #120] @ 360c8c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #164] @ 0xa4 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 360c00 │ │ │ │ + bne 360c4c │ │ │ │ add sp, sp, #168 @ 0xa8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ add r0, r0, #1 │ │ │ │ ldr ip, [r6, r0, lsl #3] │ │ │ │ cmp ip, #0 │ │ │ │ - bne 360b98 │ │ │ │ + bne 360be4 │ │ │ │ mvn r0, #18 │ │ │ │ - b 360bbc │ │ │ │ + b 360c08 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #160 @ 0xa0 │ │ │ │ mov r0, sp │ │ │ │ bl 3b570 │ │ │ │ ldrd r0, [r8, #8] │ │ │ │ mov r2, #1 │ │ │ │ @@ -824005,38 +824024,38 @@ │ │ │ │ mov ip, #16 │ │ │ │ strb ip, [sp, #25] │ │ │ │ strb r2, [sp, #1] │ │ │ │ strb r3, [sp, #7] │ │ │ │ strd r0, [sp, #8] │ │ │ │ ldr r3, [r4, #24] │ │ │ │ udf #0 │ │ │ │ - tstpeq sl, r8, lsl #10 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x011af4bc │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tstpeq sl, r4, lsr r4 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sl, r8, ror #7 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3928] @ 0xf58 │ │ │ │ - ldr r2, [pc, #244] @ 360d54 │ │ │ │ - ldr r3, [pc, #244] @ 360d58 │ │ │ │ + ldr r2, [pc, #244] @ 360da0 │ │ │ │ + ldr r3, [pc, #244] @ 360da4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r4, [r0] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #144 @ 0x90 │ │ │ │ cmp r4, #0 │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #140] @ 0x8c │ │ │ │ mov r3, #0 │ │ │ │ - beq 360d24 │ │ │ │ + beq 360d70 │ │ │ │ mov r8, r1 │ │ │ │ mov r5, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 360c8c │ │ │ │ + bne 360cd8 │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #136 @ 0x88 │ │ │ │ mov r0, sp │ │ │ │ bl 3b570 │ │ │ │ mov r1, #4 │ │ │ │ strb r1, [sp, #1] │ │ │ │ mvn r1, #0 │ │ │ │ @@ -824045,28 +824064,28 @@ │ │ │ │ mov r3, #136 @ 0x88 │ │ │ │ mov r2, sp │ │ │ │ mov r1, #7 │ │ │ │ str r4, [sp, #20] │ │ │ │ str r6, [sp, #16] │ │ │ │ bl 3b24c │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 360cf0 │ │ │ │ + bne 360d3c │ │ │ │ mov r2, #104 @ 0x68 │ │ │ │ add r1, sp, #32 │ │ │ │ mov r0, r8 │ │ │ │ bl 3a9ac │ │ │ │ - ldr r2, [pc, #100] @ 360d5c │ │ │ │ - ldr r3, [pc, #92] @ 360d58 │ │ │ │ + ldr r2, [pc, #100] @ 360da8 │ │ │ │ + ldr r3, [pc, #92] @ 360da4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #140] @ 0x8c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 360d20 │ │ │ │ + bne 360d6c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #144 @ 0x90 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r2, #136 @ 0x88 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, sp │ │ │ │ @@ -824075,38 +824094,38 @@ │ │ │ │ mvn r3, #0 │ │ │ │ strb r2, [sp, #1] │ │ │ │ strb r3, [sp, #6] │ │ │ │ str r6, [sp, #16] │ │ │ │ ldr r3, [r4, #24] │ │ │ │ str r4, [sp, #20] │ │ │ │ udf #0 │ │ │ │ - @ instruction: 0x011af398 │ │ │ │ + tstpeq sl, ip, asr #6 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tstpeq sl, r0, lsl #6 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x011af2b4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3848] @ 0xf08 │ │ │ │ - ldr r2, [pc, #988] @ 361154 │ │ │ │ - ldr r3, [pc, #988] @ 361158 │ │ │ │ + ldr r2, [pc, #988] @ 3611a0 │ │ │ │ + ldr r3, [pc, #988] @ 3611a4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #212 @ 0xd4 │ │ │ │ subs r6, r0, #0 │ │ │ │ mov r7, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #204] @ 0xcc │ │ │ │ mov r3, #0 │ │ │ │ moveq r5, r6 │ │ │ │ - bne 3610f4 │ │ │ │ + bne 361140 │ │ │ │ mov r1, #216 @ 0xd8 │ │ │ │ mov r0, #1 │ │ │ │ bl 3bfe4 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 361148 │ │ │ │ + beq 361194 │ │ │ │ add r3, sp, #24 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r6, [r4] │ │ │ │ str r4, [r7] │ │ │ │ bl 3b570 │ │ │ │ @@ -824124,230 +824143,230 @@ │ │ │ │ str r4, [sp, #64] @ 0x40 │ │ │ │ mov sl, r4 │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ strd r8, [sp, #88] @ 0x58 │ │ │ │ bl 3b828 │ │ │ │ subs r6, r0, #0 │ │ │ │ - beq 360e64 │ │ │ │ + beq 360eb0 │ │ │ │ ldr r0, [r7] │ │ │ │ cmp r0, #0 │ │ │ │ - beq 360e34 │ │ │ │ + beq 360e80 │ │ │ │ bl 3bb4c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r7] │ │ │ │ - ldr r2, [pc, #800] @ 36115c │ │ │ │ - ldr r3, [pc, #792] @ 361158 │ │ │ │ + ldr r2, [pc, #800] @ 3611a8 │ │ │ │ + ldr r3, [pc, #792] @ 3611a4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 361150 │ │ │ │ + bne 36119c │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #212 @ 0xd4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r1, sp, #96 @ 0x60 │ │ │ │ mov r0, r4 │ │ │ │ - bl 360c48 │ │ │ │ + bl 360c94 │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 360e1c │ │ │ │ + bne 360e68 │ │ │ │ ldrb r2, [sp, #97] @ 0x61 │ │ │ │ ldrh r3, [sp, #98] @ 0x62 │ │ │ │ cmp r2, #3 │ │ │ │ str r3, [r4, #24] │ │ │ │ strh r3, [r4, #68] @ 0x44 │ │ │ │ - bhi 360e98 │ │ │ │ + bhi 360ee4 │ │ │ │ subs fp, r2, #0 │ │ │ │ movne fp, #1 │ │ │ │ add r8, sp, #4 │ │ │ │ strb fp, [r4, #64] @ 0x40 │ │ │ │ mov r2, r8 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ mov r1, #0 │ │ │ │ bl 3bf00 │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 360e1c │ │ │ │ + bne 360e68 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldr r2, [r3, #8] │ │ │ │ cmp r2, #0 │ │ │ │ - beq 36110c │ │ │ │ + beq 361158 │ │ │ │ mov r0, r8 │ │ │ │ bl 3b9fc │ │ │ │ mov r1, r4 │ │ │ │ mov r3, r1 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #0 │ │ │ │ - bne 360ed4 │ │ │ │ + bne 360f20 │ │ │ │ add fp, sp, #8 │ │ │ │ ldr r0, [r3, #24] │ │ │ │ mov r2, fp │ │ │ │ mov r3, #16 │ │ │ │ mov r8, #8 │ │ │ │ mov r9, #0 │ │ │ │ add r5, sp, r3 │ │ │ │ str r1, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ strd r8, [sp, #8] │ │ │ │ bl 3b24c │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 360e1c │ │ │ │ + bne 360e68 │ │ │ │ strd r2, [r4, #32] │ │ │ │ mov r3, sl │ │ │ │ ldr sl, [sl] │ │ │ │ cmp sl, #0 │ │ │ │ - bne 360f20 │ │ │ │ + bne 360f6c │ │ │ │ ldr r0, [r3, #24] │ │ │ │ str sl, [r5, #4] │ │ │ │ mov r2, fp │ │ │ │ mov r3, #16 │ │ │ │ mov r1, sl │ │ │ │ mov r8, #9 │ │ │ │ mov r9, #0 │ │ │ │ str sl, [sp, #16] │ │ │ │ strd r8, [sp, #8] │ │ │ │ bl 3b24c │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 360e1c │ │ │ │ - ldr r0, [pc, #500] @ 361160 │ │ │ │ + bne 360e68 │ │ │ │ + ldr r0, [pc, #500] @ 3611ac │ │ │ │ strd r2, [r4, #40] @ 0x28 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3beac │ │ │ │ cmp r0, #0 │ │ │ │ moveq r0, #80 @ 0x50 │ │ │ │ moveq r1, r0 │ │ │ │ - beq 360f98 │ │ │ │ + beq 360fe4 │ │ │ │ mov r1, sl │ │ │ │ mov r2, #10 │ │ │ │ bl 3b534 <__isoc23_strtol@plt> │ │ │ │ mov r1, r0 │ │ │ │ asr sl, r0, #31 │ │ │ │ ldrd r2, [r4, #32] │ │ │ │ str r0, [r4, #208] @ 0xd0 │ │ │ │ mul r3, r1, r3 │ │ │ │ umull r0, ip, r2, r1 │ │ │ │ mla r3, sl, r2, r3 │ │ │ │ - ldr r1, [pc, #432] @ 361164 │ │ │ │ + ldr r1, [pc, #432] @ 3611b0 │ │ │ │ add r3, r3, ip │ │ │ │ lsr r2, r0, #20 │ │ │ │ orr r2, r2, r3, lsl #12 │ │ │ │ and ip, r2, r1 │ │ │ │ and r2, r0, r1 │ │ │ │ add r2, r2, ip │ │ │ │ and r1, r1, r3, lsr #8 │ │ │ │ add r2, r2, r1 │ │ │ │ - ldr r1, [pc, #400] @ 361168 │ │ │ │ + ldr r1, [pc, #400] @ 3611b4 │ │ │ │ add r2, r2, r3, lsr #28 │ │ │ │ umull ip, r1, r2, r1 │ │ │ │ lsr r1, r1, #3 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ sub r2, r2, r1 │ │ │ │ subs r0, r0, r2 │ │ │ │ sbc r2, r3, #0 │ │ │ │ - ldr r3, [pc, #368] @ 36116c │ │ │ │ - ldr r1, [pc, #368] @ 361170 │ │ │ │ + ldr r3, [pc, #368] @ 3611b8 │ │ │ │ + ldr r1, [pc, #368] @ 3611bc │ │ │ │ mul r3, r0, r3 │ │ │ │ mla r3, r1, r2, r3 │ │ │ │ umull r2, ip, r0, r1 │ │ │ │ - ldr r0, [pc, #356] @ 361174 │ │ │ │ + ldr r0, [pc, #356] @ 3611c0 │ │ │ │ add r3, r3, ip │ │ │ │ lsr r2, r2, #2 │ │ │ │ orr r2, r2, r3, lsl #30 │ │ │ │ lsr r3, r3, #2 │ │ │ │ str r3, [r4, #52] @ 0x34 │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r4, #48] @ 0x30 │ │ │ │ bl 3beac │ │ │ │ subs r3, r0, #0 │ │ │ │ moveq r0, #80 @ 0x50 │ │ │ │ moveq ip, r0 │ │ │ │ - beq 361050 │ │ │ │ + beq 36109c │ │ │ │ mov r2, #10 │ │ │ │ mov r1, #0 │ │ │ │ bl 3b534 <__isoc23_strtol@plt> │ │ │ │ mov ip, r0 │ │ │ │ asr r3, r0, #31 │ │ │ │ ldr r2, [r4, #44] @ 0x2c │ │ │ │ ldr r1, [r4, #40] @ 0x28 │ │ │ │ mul r2, ip, r2 │ │ │ │ str r0, [r4, #204] @ 0xcc │ │ │ │ mla r3, r1, r3, r2 │ │ │ │ umull r0, r2, r1, ip │ │ │ │ - ldr r1, [pc, #244] @ 361164 │ │ │ │ + ldr r1, [pc, #244] @ 3611b0 │ │ │ │ add r3, r3, r2 │ │ │ │ lsr r2, r0, #20 │ │ │ │ orr r2, r2, r3, lsl #12 │ │ │ │ and ip, r2, r1 │ │ │ │ and r2, r0, r1 │ │ │ │ add r2, r2, ip │ │ │ │ and r1, r1, r3, lsr #8 │ │ │ │ add r2, r2, r1 │ │ │ │ - ldr r1, [pc, #212] @ 361168 │ │ │ │ + ldr r1, [pc, #212] @ 3611b4 │ │ │ │ add r2, r2, r3, lsr #28 │ │ │ │ umull ip, r1, r2, r1 │ │ │ │ lsr r1, r1, #3 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ sub r2, r2, r1 │ │ │ │ subs r0, r0, r2 │ │ │ │ sbc r2, r3, #0 │ │ │ │ - ldr r3, [pc, #180] @ 36116c │ │ │ │ - ldr r1, [pc, #180] @ 361170 │ │ │ │ + ldr r3, [pc, #180] @ 3611b8 │ │ │ │ + ldr r1, [pc, #180] @ 3611bc │ │ │ │ mul r3, r0, r3 │ │ │ │ mla r3, r1, r2, r3 │ │ │ │ umull r2, ip, r0, r1 │ │ │ │ add r3, r3, ip │ │ │ │ lsr r2, r2, #2 │ │ │ │ orr r2, r2, r3, lsl #30 │ │ │ │ lsr r3, r3, #2 │ │ │ │ str r2, [r4, #56] @ 0x38 │ │ │ │ str r3, [r4, #60] @ 0x3c │ │ │ │ add r2, r4, #196 @ 0xc4 │ │ │ │ mov r3, #0 │ │ │ │ str r2, [r4, #196] @ 0xc4 │ │ │ │ str r2, [r4, #200] @ 0xc8 │ │ │ │ str r3, [r4, #192] @ 0xc0 │ │ │ │ - b 360e34 │ │ │ │ + b 360e80 │ │ │ │ mov r3, r6 │ │ │ │ mov r5, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 3610f8 │ │ │ │ - b 360da0 │ │ │ │ + bne 361144 │ │ │ │ + b 360dec │ │ │ │ ldr r2, [r3, #12] │ │ │ │ ldr r1, [r3, #16] │ │ │ │ ldrh r3, [r2] │ │ │ │ strh r3, [r4, #150] @ 0x96 │ │ │ │ ldrb r3, [r2, #2] │ │ │ │ ldrb r0, [r2, #3] │ │ │ │ ldrb r2, [r2, #4] │ │ │ │ orr r3, r3, r0, lsl #8 │ │ │ │ orr r3, r3, r2, lsl #16 │ │ │ │ ldrb r2, [r1, #8] │ │ │ │ orr r3, r3, r2, lsl #24 │ │ │ │ str r3, [r4, #152] @ 0x98 │ │ │ │ ldrh r3, [r1, #2] │ │ │ │ strh r3, [r4, #66] @ 0x42 │ │ │ │ - b 360ec8 │ │ │ │ + b 360f14 │ │ │ │ mvn r6, #11 │ │ │ │ - b 360e34 │ │ │ │ + b 360e80 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tstpeq sl, r0, lsl #5 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sl, r4, lsr r2 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011af1bc │ │ │ │ - @ instruction: 0x009eecb0 │ │ │ │ + tstpeq sl, r0, ror r1 @ p-variant is OBSOLETE │ │ │ │ + addseq lr, lr, r4, lsr #25 │ │ │ │ strdeq pc, [pc], -pc @ │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ svchi 0x005c28f5 │ │ │ │ addgt r5, pc, #10496 @ 0x2900 │ │ │ │ - addseq lr, lr, r0, lsr #24 │ │ │ │ + addseq lr, lr, r4, lsl ip │ │ │ │ ldr ip, [sp] │ │ │ │ strh r1, [r0, #166] @ 0xa6 │ │ │ │ strh r2, [r0, #170] @ 0xaa │ │ │ │ strh r3, [r0, #168] @ 0xa8 │ │ │ │ strh ip, [r0, #162] @ 0xa2 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -824362,61 +824381,61 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ - ldr lr, [pc, #168] @ 361280 │ │ │ │ + ldr lr, [pc, #168] @ 3612cc │ │ │ │ mov ip, r3 │ │ │ │ - ldr r3, [pc, #164] @ 361284 │ │ │ │ + ldr r3, [pc, #164] @ 3612d0 │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [lr, r3] │ │ │ │ sub sp, sp, #24 │ │ │ │ cmp r0, #0 │ │ │ │ ldr r4, [sp, #32] │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ - beq 36126c │ │ │ │ + beq 3612b8 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r1 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #0 │ │ │ │ - bne 361204 │ │ │ │ + bne 361250 │ │ │ │ mov r3, #16 │ │ │ │ str r2, [sp] │ │ │ │ ldr r0, [r0, #24] │ │ │ │ mov r2, sp │ │ │ │ str r1, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str ip, [sp, #4] │ │ │ │ bl 3b24c │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ strd r2, [r4] │ │ │ │ - ldr r2, [pc, #68] @ 361288 │ │ │ │ - ldr r3, [pc, #60] @ 361284 │ │ │ │ + ldr r2, [pc, #68] @ 3612d4 │ │ │ │ + ldr r3, [pc, #60] @ 3612d0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 361268 │ │ │ │ + bne 3612b4 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [r0, #24] │ │ │ │ str r0, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ stm sp, {r2, ip} │ │ │ │ udf #0 │ │ │ │ - tsteq sl, ip, lsl lr │ │ │ │ + @ instruction: 0x011aedd0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011aedb4 │ │ │ │ + tsteq sl, r8, ror #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ mov r4, r1 │ │ │ │ mov r0, #1 │ │ │ │ @@ -824441,52 +824460,52 @@ │ │ │ │ pop {r4, lr} │ │ │ │ b 3bb4c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ mov r8, r2 │ │ │ │ - ldr r2, [pc, #496] @ 361504 │ │ │ │ - ldr r3, [pc, #496] @ 361508 │ │ │ │ + ldr r2, [pc, #496] @ 361550 │ │ │ │ + ldr r3, [pc, #496] @ 361554 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ mov r3, #0 │ │ │ │ subs r7, r0, #0 │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ ldr sl, [sp, #112] @ 0x70 │ │ │ │ mov r6, r1 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bne 361470 │ │ │ │ + bne 3614bc │ │ │ │ add r9, sp, #8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 3b570 │ │ │ │ mov r1, #80 @ 0x50 │ │ │ │ mov r0, #1 │ │ │ │ bl 3bfe4 │ │ │ │ subs r5, r0, #0 │ │ │ │ - beq 3614fc │ │ │ │ - bl d1e78c │ │ │ │ + beq 361548 │ │ │ │ + bl d1e7d4 │ │ │ │ mov fp, #1 │ │ │ │ str fp, [r5, #56] @ 0x38 │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ tst r6, #1 │ │ │ │ strd r2, [r5, #8] │ │ │ │ str r7, [r5] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ and r2, r6, #2 │ │ │ │ str r6, [r5, #16] │ │ │ │ - bne 361488 │ │ │ │ + bne 3614d4 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 361498 │ │ │ │ + bne 3614e4 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #6 │ │ │ │ streq r3, [sp, #12] │ │ │ │ cmp r6, #0 │ │ │ │ ldrlt r3, [sp, #12] │ │ │ │ str r8, [sp, #52] @ 0x34 │ │ │ │ orrlt r3, r3, #8 │ │ │ │ @@ -824497,798 +824516,798 @@ │ │ │ │ strne r3, [sp, #12] │ │ │ │ tst r6, #1073741824 @ 0x40000000 │ │ │ │ moveq r3, #8 │ │ │ │ streq r3, [sp, #44] @ 0x2c │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ cmp sl, #0 │ │ │ │ strd r2, [sp, #16] │ │ │ │ - beq 361410 │ │ │ │ + beq 36145c │ │ │ │ ldr r3, [r7, #24] │ │ │ │ cmp r3, #191 @ 0xbf │ │ │ │ - bls 3614a4 │ │ │ │ + bls 3614f0 │ │ │ │ ldm sl, {r2, r3} │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ - ldr r3, [pc, #256] @ 36150c │ │ │ │ + ldr r3, [pc, #256] @ 361558 │ │ │ │ and r3, r3, r2, lsl #8 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r0, [r4, #24] │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, #64 @ 0x40 │ │ │ │ bl 3b24c │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 3614ec │ │ │ │ + bne 361538 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35fe24 │ │ │ │ + bl 35fe70 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ str r5, [r3] │ │ │ │ - ldr r2, [pc, #200] @ 361510 │ │ │ │ - ldr r3, [pc, #188] @ 361508 │ │ │ │ + ldr r2, [pc, #200] @ 36155c │ │ │ │ + ldr r3, [pc, #188] @ 361554 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3614f8 │ │ │ │ + bne 361544 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 361470 │ │ │ │ + bne 3614bc │ │ │ │ mov r4, r3 │ │ │ │ - b 361348 │ │ │ │ + b 361394 │ │ │ │ orr r3, r3, #2 │ │ │ │ cmp r2, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ - beq 3613b0 │ │ │ │ + beq 3613fc │ │ │ │ orr r3, r3, #4 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 3613b0 │ │ │ │ + b 3613fc │ │ │ │ sub r2, r3, #80 @ 0x50 │ │ │ │ clz r2, r2 │ │ │ │ lsr r2, r2, #5 │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ orrhi r2, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 361410 │ │ │ │ + beq 36145c │ │ │ │ ldr r2, [sl, #4] │ │ │ │ ldr r3, [sl] │ │ │ │ lsr r2, r2, #4 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ lsl r2, r3, #8 │ │ │ │ lsl r3, r3, #9 │ │ │ │ and r2, r2, #32512 @ 0x7f00 │ │ │ │ and r3, r3, #196608 @ 0x30000 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ - b 361410 │ │ │ │ + b 36145c │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ - b 361440 │ │ │ │ + b 36148c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mvn r4, #11 │ │ │ │ - b 361440 │ │ │ │ - tsteq sl, r4, ror #25 │ │ │ │ + b 36148c │ │ │ │ + @ instruction: 0x011aec98 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - @ instruction: 0x011aebb0 │ │ │ │ + tsteq sl, r4, ror #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ - ldr ip, [pc, #440] @ 3616e4 │ │ │ │ + ldr ip, [pc, #440] @ 361730 │ │ │ │ mov r5, r1 │ │ │ │ - ldr r1, [pc, #436] @ 3616e8 │ │ │ │ + ldr r1, [pc, #436] @ 361734 │ │ │ │ ldr r3, [r0] │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r1] │ │ │ │ ldr r2, [r0, #4] │ │ │ │ mov r4, r0 │ │ │ │ mov r0, #0 │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp r3, r0 │ │ │ │ ldr r1, [r1] │ │ │ │ str r1, [sp, #12] │ │ │ │ mov r1, #0 │ │ │ │ str r0, [sp, #8] │ │ │ │ str r2, [sp, #4] │ │ │ │ - bne 3615a8 │ │ │ │ + bne 3615f4 │ │ │ │ ldr r6, [r4, #72] @ 0x48 │ │ │ │ str r6, [r5] │ │ │ │ cmp r6, #0 │ │ │ │ - beq 3615cc │ │ │ │ + beq 361618 │ │ │ │ mov r0, #0 │ │ │ │ - ldr r2, [pc, #360] @ 3616ec │ │ │ │ - ldr r3, [pc, #352] @ 3616e8 │ │ │ │ + ldr r2, [pc, #360] @ 361738 │ │ │ │ + ldr r3, [pc, #352] @ 361734 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3616e0 │ │ │ │ + bne 36172c │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 3615a8 │ │ │ │ + bne 3615f4 │ │ │ │ ldr r6, [r4, #72] @ 0x48 │ │ │ │ mov r3, r2 │ │ │ │ cmp r6, #0 │ │ │ │ str r6, [r5] │ │ │ │ - bne 361578 │ │ │ │ + bne 3615c4 │ │ │ │ ldr r0, [r3, #24] │ │ │ │ - ldr r1, [pc, #280] @ 3616f0 │ │ │ │ + ldr r1, [pc, #280] @ 36173c │ │ │ │ add r2, sp, #4 │ │ │ │ bl 39e48 │ │ │ │ cmp r0, #0 │ │ │ │ strne r6, [r5] │ │ │ │ - bne 36157c │ │ │ │ + bne 3615c8 │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r1, #0 │ │ │ │ str r3, [r5] │ │ │ │ str r3, [r4, #72] @ 0x48 │ │ │ │ - bne 361578 │ │ │ │ + bne 3615c4 │ │ │ │ ldr r6, [r4] │ │ │ │ mov r2, #1 │ │ │ │ add r5, r6, #192 @ 0xc0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 361674 │ │ │ │ + bne 3616c0 │ │ │ │ ldr r3, [r4, #52] @ 0x34 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 361654 │ │ │ │ + beq 3616a0 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 361578 │ │ │ │ + beq 3615c4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r6, #192] @ 0xc0 │ │ │ │ bl 1798d8 │ │ │ │ - b 361578 │ │ │ │ + b 3615c4 │ │ │ │ add r2, r6, #196 @ 0xc4 │ │ │ │ str r2, [r4, #48] @ 0x30 │ │ │ │ ldr r2, [r6, #200] @ 0xc8 │ │ │ │ add r3, r4, #48 @ 0x30 │ │ │ │ str r2, [r4, #52] @ 0x34 │ │ │ │ str r3, [r2] │ │ │ │ str r3, [r6, #200] @ 0xc8 │ │ │ │ - b 361628 │ │ │ │ + b 361674 │ │ │ │ cmp r0, #2 │ │ │ │ - beq 3616a4 │ │ │ │ + beq 3616f0 │ │ │ │ ldr r3, [r6, #192] @ 0xc0 │ │ │ │ mov r1, r3 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ mov r3, r0 │ │ │ │ - beq 3616d4 │ │ │ │ - b 361680 │ │ │ │ + beq 361720 │ │ │ │ + b 3616cc │ │ │ │ mov r2, #0 │ │ │ │ mov r1, #2 │ │ │ │ mov r0, r5 │ │ │ │ bl 179918 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r7 │ │ │ │ - bne 3616b8 │ │ │ │ + bne 361704 │ │ │ │ cmp r7, #0 │ │ │ │ - bne 3616a4 │ │ │ │ - b 36161c │ │ │ │ + bne 3616f0 │ │ │ │ + b 361668 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq sl, r4, asr #21 │ │ │ │ + tsteq sl, r8, ror sl │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq sl, r4, ror sl │ │ │ │ + tsteq sl, r8, lsr #20 │ │ │ │ andgt r6, r8, sl, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r7, r2 │ │ │ │ - ldr r2, [pc, #456] @ 3618d8 │ │ │ │ - ldr r3, [pc, #456] @ 3618dc │ │ │ │ + ldr r2, [pc, #456] @ 361924 │ │ │ │ + ldr r3, [pc, #456] @ 361928 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #28 │ │ │ │ subs r5, r0, #0 │ │ │ │ mov r8, r1 │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ - bne 3617f4 │ │ │ │ + bne 361840 │ │ │ │ add r6, r5, #192 @ 0xc0 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r8, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 36186c │ │ │ │ + bne 3618b8 │ │ │ │ ldr ip, [r5, #200] @ 0xc8 │ │ │ │ add r3, r5, #196 @ 0xc4 │ │ │ │ cmp r3, ip │ │ │ │ sub ip, ip, #48 @ 0x30 │ │ │ │ - bne 36178c │ │ │ │ - b 36180c │ │ │ │ + bne 3617d8 │ │ │ │ + b 361858 │ │ │ │ ldr ip, [ip, #52] @ 0x34 │ │ │ │ cmp r3, ip │ │ │ │ sub ip, ip, #48 @ 0x30 │ │ │ │ - beq 36180c │ │ │ │ + beq 361858 │ │ │ │ ldr lr, [ip, #72] @ 0x48 │ │ │ │ cmp lr, r8 │ │ │ │ - bne 36177c │ │ │ │ + bne 3617c8 │ │ │ │ ldr r1, [ip, #4] │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35fef4 │ │ │ │ + bl 35ff40 │ │ │ │ mvn r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ - bne 361838 │ │ │ │ - ldr r2, [pc, #276] @ 3618e0 │ │ │ │ - ldr r3, [pc, #268] @ 3618dc │ │ │ │ + bne 361884 │ │ │ │ + ldr r2, [pc, #276] @ 36192c │ │ │ │ + ldr r3, [pc, #268] @ 361928 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3618d4 │ │ │ │ + bne 361920 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 3617f4 │ │ │ │ + bne 361840 │ │ │ │ mov r4, r3 │ │ │ │ - b 361738 │ │ │ │ + b 361784 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ - ldr r1, [pc, #204] @ 3618e4 │ │ │ │ + ldr r1, [pc, #204] @ 361930 │ │ │ │ mov r2, sp │ │ │ │ bl 39e48 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 361850 │ │ │ │ + beq 36189c │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 3617c4 │ │ │ │ + beq 361810 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r5, #192] @ 0xc0 │ │ │ │ bl 1798d8 │ │ │ │ - b 3617c4 │ │ │ │ + b 361810 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35fef4 │ │ │ │ + bl 35ff40 │ │ │ │ mov r4, r0 │ │ │ │ - b 361824 │ │ │ │ + b 361870 │ │ │ │ cmp r0, #2 │ │ │ │ - bne 3618b0 │ │ │ │ + bne 3618fc │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ - bne 361888 │ │ │ │ + bne 3618d4 │ │ │ │ cmp r9, #0 │ │ │ │ - bne 361874 │ │ │ │ - b 361764 │ │ │ │ + bne 3618c0 │ │ │ │ + b 3617b0 │ │ │ │ ldr r1, [r5, #192] @ 0xc0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ - beq 3618a4 │ │ │ │ - b 3618b4 │ │ │ │ + beq 3618f0 │ │ │ │ + b 361900 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq sl, r8, ror #17 │ │ │ │ + @ instruction: 0x011ae89c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq sl, ip, lsr #16 │ │ │ │ + tsteq sl, r0, ror #15 │ │ │ │ andsgt r6, r0, fp, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r6, r0, #0 │ │ │ │ ldr r5, [r1] │ │ │ │ mov r7, r1 │ │ │ │ - beq 361914 │ │ │ │ + beq 361960 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #56 @ 0x38 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r5, #0 │ │ │ │ - beq 361930 │ │ │ │ + beq 36197c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #56 @ 0x38 │ │ │ │ - bl d1e00c │ │ │ │ + bl d1e054 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 361938 │ │ │ │ + beq 361984 │ │ │ │ str r6, [r7] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r8, [r5] │ │ │ │ cmp r8, #0 │ │ │ │ mov r4, r8 │ │ │ │ - bne 3619b8 │ │ │ │ + bne 361a04 │ │ │ │ ldr r3, [r5, #52] @ 0x34 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 3619d0 │ │ │ │ + beq 361a1c │ │ │ │ add r9, r8, #192 @ 0xc0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 361a08 │ │ │ │ + bne 361a54 │ │ │ │ ldr sl, [r5, #56] @ 0x38 │ │ │ │ - bl d1e78c │ │ │ │ + bl d1e7d4 │ │ │ │ cmp sl, #0 │ │ │ │ - beq 3619e0 │ │ │ │ + beq 361a2c │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ - bne 361a70 │ │ │ │ + bne 361abc │ │ │ │ ldr r0, [r5, #32] │ │ │ │ cmp r0, #0 │ │ │ │ - beq 3619a8 │ │ │ │ + beq 3619f4 │ │ │ │ ldr r1, [r5, #8] │ │ │ │ bl 3a3e8 │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ str r6, [r7] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 3619b8 │ │ │ │ + bne 361a04 │ │ │ │ mov r4, r3 │ │ │ │ - b 361948 │ │ │ │ + b 361994 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 3aea4 │ │ │ │ - b 361994 │ │ │ │ + b 3619e0 │ │ │ │ ldr r2, [r5, #48] @ 0x30 │ │ │ │ ldr r3, [r5, #52] @ 0x34 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ str sl, [r5, #52] @ 0x34 │ │ │ │ str sl, [r5, #48] @ 0x30 │ │ │ │ bl 3aea4 │ │ │ │ - b 361980 │ │ │ │ + b 3619cc │ │ │ │ cmp r0, #2 │ │ │ │ - beq 361a34 │ │ │ │ + beq 361a80 │ │ │ │ ldr r1, [r8, #192] @ 0xc0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ - beq 361a64 │ │ │ │ - b 361a14 │ │ │ │ + beq 361ab0 │ │ │ │ + b 361a60 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ - bne 361a48 │ │ │ │ + bne 361a94 │ │ │ │ cmp sl, #0 │ │ │ │ - bne 361a34 │ │ │ │ - b 361970 │ │ │ │ + bne 361a80 │ │ │ │ + b 3619bc │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r9 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r8, #192] @ 0xc0 │ │ │ │ bl 1798d8 │ │ │ │ - b 361994 │ │ │ │ + b 3619e0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r7, r2 │ │ │ │ - ldr r2, [pc, #356] @ 361c08 │ │ │ │ - ldr r3, [pc, #356] @ 361c0c │ │ │ │ + ldr r2, [pc, #356] @ 361c54 │ │ │ │ + ldr r3, [pc, #356] @ 361c58 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #12 │ │ │ │ subs r5, r0, #0 │ │ │ │ mov r8, r1 │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r3, #0 │ │ │ │ - bne 361b50 │ │ │ │ + bne 361b9c │ │ │ │ mov r1, r7 │ │ │ │ mov r0, #0 │ │ │ │ add r6, r5, #192 @ 0xc0 │ │ │ │ - bl 3618e8 │ │ │ │ + bl 361934 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 361b84 │ │ │ │ + bne 361bd0 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ mov r1, r8 │ │ │ │ mov r2, sp │ │ │ │ bl 3bcd8 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 361b68 │ │ │ │ + beq 361bb4 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ - bne 361bc8 │ │ │ │ - ldr r2, [pc, #232] @ 361c10 │ │ │ │ - ldr r3, [pc, #224] @ 361c0c │ │ │ │ + bne 361c14 │ │ │ │ + ldr r2, [pc, #232] @ 361c5c │ │ │ │ + ldr r3, [pc, #224] @ 361c58 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 361c04 │ │ │ │ + bne 361c50 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 361b50 │ │ │ │ + bne 361b9c │ │ │ │ mov r4, r3 │ │ │ │ - b 361acc │ │ │ │ + b 361b18 │ │ │ │ mov r3, r4 │ │ │ │ ldr r1, [sp] │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35fef4 │ │ │ │ + bl 35ff40 │ │ │ │ mov r4, r0 │ │ │ │ - b 361b0c │ │ │ │ + b 361b58 │ │ │ │ cmp r0, #2 │ │ │ │ - bne 361be0 │ │ │ │ + bne 361c2c │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ - bne 361ba0 │ │ │ │ + bne 361bec │ │ │ │ cmp r9, #0 │ │ │ │ - bne 361b8c │ │ │ │ - b 361af4 │ │ │ │ + bne 361bd8 │ │ │ │ + b 361b40 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r5, #192] @ 0xc0 │ │ │ │ bl 1798d8 │ │ │ │ - b 361b20 │ │ │ │ + b 361b6c │ │ │ │ ldr r1, [r5, #192] @ 0xc0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ - beq 361bbc │ │ │ │ - b 361be4 │ │ │ │ + beq 361c08 │ │ │ │ + b 361c30 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq sl, r4, asr r5 │ │ │ │ + tsteq sl, r8, lsl #10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011ae4d0 │ │ │ │ + tsteq sl, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #380] @ 361dac │ │ │ │ - ldr r3, [pc, #380] @ 361db0 │ │ │ │ + ldr r2, [pc, #380] @ 361df8 │ │ │ │ + ldr r3, [pc, #380] @ 361dfc │ │ │ │ ldr sl, [r0, #40] @ 0x28 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #28 │ │ │ │ add r9, sl, #8 │ │ │ │ add sl, sl, #81920 @ 0x14000 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [sl, #8] │ │ │ │ mov r8, r1 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r3, #1 │ │ │ │ str r3, [sl, #8] │ │ │ │ - bge 361d4c │ │ │ │ + bge 361d98 │ │ │ │ add r3, r1, #1 │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ add r9, r9, r3, lsl #3 │ │ │ │ add r3, sp, #16 │ │ │ │ str r6, [sp, #12] │ │ │ │ mov r7, #0 │ │ │ │ mov r6, sl │ │ │ │ mov r4, #0 │ │ │ │ mov sl, r9 │ │ │ │ mov r5, #0 │ │ │ │ mov r9, r0 │ │ │ │ str r3, [sp, #4] │ │ │ │ - b 361cd0 │ │ │ │ + b 361d1c │ │ │ │ add r3, r0, r1, lsl #3 │ │ │ │ str r7, [r0, r1, lsl #3] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ str r7, [r3, #4] │ │ │ │ mov r0, #0 │ │ │ │ - bl 3618e8 │ │ │ │ + bl 361934 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ add sl, sl, #40 @ 0x28 │ │ │ │ sub r1, r3, #1 │ │ │ │ cmp r3, r8 │ │ │ │ str r1, [r6, #8] │ │ │ │ - ble 361d44 │ │ │ │ + ble 361d90 │ │ │ │ ldr r3, [sl, #-40] @ 0xffffffd8 │ │ │ │ ldr fp, [r9] │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr ip, [fp, #8] │ │ │ │ ldr r0, [fp, #4] │ │ │ │ cmp ip, r1 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bhi 361ca0 │ │ │ │ + bhi 361cec │ │ │ │ lsl r1, r1, #4 │ │ │ │ str r3, [sp, #8] │ │ │ │ bl 3bffc │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r0, #0 │ │ │ │ - beq 361d88 │ │ │ │ + beq 361dd4 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr r3, [fp, #8] │ │ │ │ lsl lr, r1, #1 │ │ │ │ cmp r3, r1, lsl #1 │ │ │ │ str r0, [fp, #4] │ │ │ │ - bcs 361ca0 │ │ │ │ + bcs 361cec │ │ │ │ sub r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ add ip, r0, r1, lsl #4 │ │ │ │ add r3, r0, r3, lsl #3 │ │ │ │ sub ip, ip, #8 │ │ │ │ strd r4, [r3, #8]! │ │ │ │ cmp ip, r3 │ │ │ │ - bne 361d30 │ │ │ │ + bne 361d7c │ │ │ │ str lr, [fp, #8] │ │ │ │ - b 361ca0 │ │ │ │ + b 361cec │ │ │ │ mov sl, r6 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ mov r0, #0 │ │ │ │ str r8, [sl, #8] │ │ │ │ str r6, [sl, #12] │ │ │ │ - ldr r2, [pc, #84] @ 361db4 │ │ │ │ - ldr r3, [pc, #76] @ 361db0 │ │ │ │ + ldr r2, [pc, #84] @ 361e00 │ │ │ │ + ldr r3, [pc, #76] @ 361dfc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 361d84 │ │ │ │ + bne 361dd0 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - ldr r3, [pc, #40] @ 361db8 │ │ │ │ - ldr r2, [pc, #40] @ 361dbc │ │ │ │ + ldr r3, [pc, #40] @ 361e04 │ │ │ │ + ldr r2, [pc, #40] @ 361e08 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mvn r0, #11 │ │ │ │ - b 361d58 │ │ │ │ - tsteq sl, r4, asr #7 │ │ │ │ + b 361da4 │ │ │ │ + tsteq sl, r8, ror r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011ae298 │ │ │ │ - @ instruction: 0x011e79d0 │ │ │ │ - addseq sp, lr, ip, asr #29 │ │ │ │ + tsteq sl, ip, asr #4 │ │ │ │ + tsteq lr, r4, lsl #19 │ │ │ │ + addseq sp, lr, r0, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r0] │ │ │ │ cmp r4, #0 │ │ │ │ - beq 361f00 │ │ │ │ + beq 361f4c │ │ │ │ mov r5, r0 │ │ │ │ mov r2, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 361de0 │ │ │ │ + bne 361e2c │ │ │ │ ldr r0, [r2, #24] │ │ │ │ mov r3, r1 │ │ │ │ mov r2, #524288 @ 0x80000 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ bl 3a46c │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 361e18 │ │ │ │ + bne 361e64 │ │ │ │ ldr r3, [r5, #52] @ 0x34 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 361e20 │ │ │ │ + beq 361e6c │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r7, [r5] │ │ │ │ mov r1, r4 │ │ │ │ add r4, r7, #192 @ 0xc0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 361e98 │ │ │ │ + bne 361ee4 │ │ │ │ ldr r3, [r5, #52] @ 0x34 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 361e78 │ │ │ │ + beq 361ec4 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 361e18 │ │ │ │ + beq 361e64 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r7, #192] @ 0xc0 │ │ │ │ bl 1798d8 │ │ │ │ - b 361e18 │ │ │ │ + b 361e64 │ │ │ │ ldr r2, [r7, #200] @ 0xc8 │ │ │ │ add r3, r5, #48 @ 0x30 │ │ │ │ add r1, r7, #196 @ 0xc4 │ │ │ │ str r2, [r5, #52] @ 0x34 │ │ │ │ str r1, [r5, #48] @ 0x30 │ │ │ │ str r3, [r2] │ │ │ │ str r3, [r7, #200] @ 0xc8 │ │ │ │ - b 361e4c │ │ │ │ + b 361e98 │ │ │ │ cmp r0, #2 │ │ │ │ - beq 361ec4 │ │ │ │ + beq 361f10 │ │ │ │ ldr r1, [r7, #192] @ 0xc0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ - beq 361ef4 │ │ │ │ - b 361ea4 │ │ │ │ + beq 361f40 │ │ │ │ + b 361ef0 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ - bne 361ed8 │ │ │ │ + bne 361f24 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 361ec4 │ │ │ │ - b 361e40 │ │ │ │ + bne 361f10 │ │ │ │ + b 361e8c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ udf #0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ add r4, r0, #192 @ 0xc0 │ │ │ │ mov r5, r0 │ │ │ │ mov r7, r2 │ │ │ │ mov r6, r1 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 361f74 │ │ │ │ + bne 361fc0 │ │ │ │ mov r1, r6 │ │ │ │ mov r3, #0 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35fef4 │ │ │ │ + bl 35ff40 │ │ │ │ mvn r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ cmp r0, #0 │ │ │ │ - bne 361fb8 │ │ │ │ + bne 362004 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r0, #2 │ │ │ │ - bne 361fd4 │ │ │ │ + bne 362020 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 179918 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ - bne 361f90 │ │ │ │ + bne 361fdc │ │ │ │ cmp r8, #0 │ │ │ │ - bne 361f7c │ │ │ │ - b 361f40 │ │ │ │ + bne 361fc8 │ │ │ │ + b 361f8c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r5, #192] @ 0xc0 │ │ │ │ bl 1798d8 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r5, #192] @ 0xc0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e5f8 │ │ │ │ + bl d1e640 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ - beq 361fac │ │ │ │ - b 361fd8 │ │ │ │ + beq 361ff8 │ │ │ │ + b 362024 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ add r1, r1, #5 │ │ │ │ mov r6, r0 │ │ │ │ lsl r1, r1, #3 │ │ │ │ mov r0, #1 │ │ │ │ mov r5, r2 │ │ │ │ bl 3bfe4 │ │ │ │ subs r3, r0, #0 │ │ │ │ - beq 362064 │ │ │ │ + beq 3620b0 │ │ │ │ add r0, r3, #4 │ │ │ │ add r1, r3, #12 │ │ │ │ add r2, r3, #20 │ │ │ │ str r0, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r6, [r3] │ │ │ │ mov r0, #0 │ │ │ │ @@ -825308,15 +825327,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #32] │ │ │ │ ldr r8, [sp, #24] │ │ │ │ cmp r0, #0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r3 │ │ │ │ - beq 362110 │ │ │ │ + beq 36215c │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ str r3, [r4, #32] │ │ │ │ ldr ip, [r4, #12] │ │ │ │ add r1, r4, r5, lsl #3 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [r1, #44] @ 0x2c │ │ │ │ str r3, [r0, #16] │ │ │ │ @@ -825341,27 +825360,27 @@ │ │ │ │ str ip, [r0, #28] │ │ │ │ str r2, [r1, #44] @ 0x2c │ │ │ │ str r3, [r4, #28] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #48 @ 0x30 │ │ │ │ bl 3b348 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 3620a4 │ │ │ │ + bne 3620f0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [r0, #32] │ │ │ │ mov r4, r0 │ │ │ │ cmp ip, #0 │ │ │ │ mov r5, r1 │ │ │ │ mov r7, r2 │ │ │ │ mov r6, r3 │ │ │ │ - beq 362198 │ │ │ │ + beq 3621e4 │ │ │ │ ldr r3, [ip, #40] @ 0x28 │ │ │ │ str r3, [r0, #32] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [ip, #12] │ │ │ │ add r1, r4, r5, lsl #3 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ mov r0, ip │ │ │ │ @@ -825375,298 +825394,298 @@ │ │ │ │ str r4, [r0, #44] @ 0x2c │ │ │ │ str r2, [r0, #40] @ 0x28 │ │ │ │ str r0, [r1, #40] @ 0x28 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #48 @ 0x30 │ │ │ │ bl 3b348 │ │ │ │ subs ip, r0, #0 │ │ │ │ - bne 362158 │ │ │ │ + bne 3621a4 │ │ │ │ mov r0, ip │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ - ldr r2, [pc, #448] @ 362388 │ │ │ │ - ldr r3, [pc, #448] @ 36238c │ │ │ │ + ldr r2, [pc, #448] @ 3623d4 │ │ │ │ + ldr r3, [pc, #448] @ 3623d8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r0] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #28 │ │ │ │ cmp sl, #0 │ │ │ │ mov r9, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ - beq 36230c │ │ │ │ + beq 362358 │ │ │ │ ldr r6, [sl, #36] @ 0x24 │ │ │ │ cmp r6, #0 │ │ │ │ - beq 3622e4 │ │ │ │ + beq 362330 │ │ │ │ add r3, sp, #16 │ │ │ │ mov r4, #0 │ │ │ │ mov r5, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r0, [sp, #12] │ │ │ │ add fp, r6, #81920 @ 0x14000 │ │ │ │ ldr r3, [fp, #8] │ │ │ │ add r8, r6, #8 │ │ │ │ sub r2, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r2, [fp, #8] │ │ │ │ - beq 362344 │ │ │ │ + beq 362390 │ │ │ │ str r6, [sp, #8] │ │ │ │ mov r7, #0 │ │ │ │ mov r6, fp │ │ │ │ - b 362268 │ │ │ │ + b 3622b4 │ │ │ │ add r3, r0, r1, lsl #3 │ │ │ │ str r7, [r0, r1, lsl #3] │ │ │ │ str r7, [r3, #4] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov r0, #0 │ │ │ │ - bl 3618e8 │ │ │ │ + bl 361934 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ sub r2, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r2, [r6, #8] │ │ │ │ - beq 362340 │ │ │ │ + beq 36238c │ │ │ │ ldr fp, [r8], #40 @ 0x28 │ │ │ │ ldr r9, [sl] │ │ │ │ ldr r1, [fp, #4] │ │ │ │ ldr ip, [r9, #8] │ │ │ │ ldr r0, [r9, #4] │ │ │ │ cmp ip, r1 │ │ │ │ str fp, [sp, #16] │ │ │ │ - bhi 36223c │ │ │ │ + bhi 362288 │ │ │ │ lsl r1, r1, #4 │ │ │ │ bl 3bffc │ │ │ │ cmp r0, #0 │ │ │ │ - beq 362368 │ │ │ │ + beq 3623b4 │ │ │ │ ldr r1, [fp, #4] │ │ │ │ ldr r3, [r9, #8] │ │ │ │ lsl lr, r1, #1 │ │ │ │ cmp r3, r1, lsl #1 │ │ │ │ str r0, [r9, #4] │ │ │ │ - bcs 36223c │ │ │ │ + bcs 362288 │ │ │ │ sub r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ add ip, r0, r1, lsl #4 │ │ │ │ add r3, r0, r3, lsl #3 │ │ │ │ sub ip, ip, #8 │ │ │ │ strd r4, [r3, #8]! │ │ │ │ cmp r3, ip │ │ │ │ - bne 3622c0 │ │ │ │ + bne 36230c │ │ │ │ str lr, [r9, #8] │ │ │ │ - b 36223c │ │ │ │ + b 362288 │ │ │ │ add r1, r1, #21 │ │ │ │ add r1, sl, r1, lsl #2 │ │ │ │ mov r0, #0 │ │ │ │ - bl 3618e8 │ │ │ │ + bl 361934 │ │ │ │ ldr r3, [sl, #80] @ 0x50 │ │ │ │ sub r1, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r1, [sl, #80] @ 0x50 │ │ │ │ - bne 3622d4 │ │ │ │ + bne 362320 │ │ │ │ mov r0, #0 │ │ │ │ add r1, sl, #52 @ 0x34 │ │ │ │ - bl 3618e8 │ │ │ │ + bl 361934 │ │ │ │ mov r0, sl │ │ │ │ bl 3bb4c │ │ │ │ mov r3, #0 │ │ │ │ - ldr r2, [pc, #120] @ 362390 │ │ │ │ + ldr r2, [pc, #120] @ 3623dc │ │ │ │ str r3, [r9] │ │ │ │ - ldr r3, [pc, #108] @ 36238c │ │ │ │ + ldr r3, [pc, #108] @ 3623d8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 362384 │ │ │ │ + bne 3623d0 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r6, [sp, #8] │ │ │ │ ldr r3, [r6] │ │ │ │ mov r0, r6 │ │ │ │ str r3, [sl, #36] @ 0x24 │ │ │ │ bl 3bb4c │ │ │ │ ldr r6, [sl, #36] @ 0x24 │ │ │ │ cmp r6, #0 │ │ │ │ - bne 362210 │ │ │ │ + bne 36225c │ │ │ │ ldr r9, [sp, #12] │ │ │ │ - b 3622e4 │ │ │ │ - ldr r3, [pc, #36] @ 362394 │ │ │ │ - ldr r2, [pc, #36] @ 362398 │ │ │ │ + b 362330 │ │ │ │ + ldr r3, [pc, #36] @ 3623e0 │ │ │ │ + ldr r2, [pc, #36] @ 3623e4 │ │ │ │ ldr r0, [pc, r3] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 362248 │ │ │ │ + b 362294 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq sl, r0, lsr lr │ │ │ │ + tsteq sl, r4, ror #27 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011adcdc │ │ │ │ - @ instruction: 0x011e73f0 │ │ │ │ - @ instruction: 0x009ed8f0 │ │ │ │ + @ instruction: 0x011adc90 │ │ │ │ + tsteq lr, r4, lsr #7 │ │ │ │ + addseq sp, lr, r4, ror #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #504] @ 3625b0 │ │ │ │ + ldr r2, [pc, #504] @ 3625fc │ │ │ │ sub sp, sp, #108 @ 0x6c │ │ │ │ mov r5, r0 │ │ │ │ mov r7, r3 │ │ │ │ - ldr r3, [pc, #492] @ 3625b4 │ │ │ │ + ldr r3, [pc, #492] @ 362600 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [sp, #144] @ 0x90 │ │ │ │ ldr r9, [r5] │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ cmp r9, #0 │ │ │ │ mov r8, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ mov r3, #0 │ │ │ │ - bne 36246c │ │ │ │ + bne 3624b8 │ │ │ │ add r3, sp, #32 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ mov r1, #0 │ │ │ │ ldr sl, [r8, #20] │ │ │ │ bl 3b570 │ │ │ │ ldr r4, [r8, #16] │ │ │ │ cmp r4, #-2147483647 @ 0x80000001 │ │ │ │ mov r3, r0 │ │ │ │ - bne 362594 │ │ │ │ + bne 3625e0 │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r8, #8] │ │ │ │ ldr r0, [r9, #24] │ │ │ │ str r3, [sp, #32] │ │ │ │ mov r1, #65 @ 0x41 │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ bl 3b24c │ │ │ │ subs r9, r0, #0 │ │ │ │ - beq 362484 │ │ │ │ - ldr r2, [pc, #372] @ 3625b8 │ │ │ │ - ldr r3, [pc, #364] @ 3625b4 │ │ │ │ + beq 3624d0 │ │ │ │ + ldr r2, [pc, #372] @ 362604 │ │ │ │ + ldr r3, [pc, #364] @ 362600 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 36259c │ │ │ │ + bne 3625e8 │ │ │ │ mov r0, r9 │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r3, r9 │ │ │ │ ldr r9, [r9] │ │ │ │ cmp r9, #0 │ │ │ │ - bne 36246c │ │ │ │ + bne 3624b8 │ │ │ │ mov r9, r3 │ │ │ │ - b 3623f0 │ │ │ │ + b 36243c │ │ │ │ add r1, r6, #21 │ │ │ │ lsl r1, r1, #2 │ │ │ │ mov r0, #1 │ │ │ │ bl 3bfe4 │ │ │ │ subs fp, r0, #0 │ │ │ │ - beq 3625a8 │ │ │ │ + beq 3625f4 │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ str r2, [fp, #64] @ 0x40 │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ - ldr r1, [pc, #268] @ 3625bc │ │ │ │ + ldr r1, [pc, #268] @ 362608 │ │ │ │ mov r0, #1 │ │ │ │ str r2, [fp, #60] @ 0x3c │ │ │ │ bl 3bfe4 │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [fp, #40] @ 0x28 │ │ │ │ str r0, [fp, #36] @ 0x24 │ │ │ │ - beq 3625a0 │ │ │ │ + beq 3625ec │ │ │ │ ldr r2, [sl] │ │ │ │ mov r1, #256 @ 0x100 │ │ │ │ tst r2, #4 │ │ │ │ str r8, [fp, #4] │ │ │ │ str fp, [sp, #28] │ │ │ │ str r5, [fp] │ │ │ │ str r1, [fp, #24] │ │ │ │ - beq 36257c │ │ │ │ - ldr r2, [pc, #208] @ 3625c0 │ │ │ │ + beq 3625c8 │ │ │ │ + ldr r2, [pc, #208] @ 36260c │ │ │ │ mov r4, #-2147483646 @ 0x80000002 │ │ │ │ str r2, [fp, #24] │ │ │ │ mov r8, #0 │ │ │ │ cmp r6, #0 │ │ │ │ str r4, [fp, #56] @ 0x38 │ │ │ │ str r8, [fp, #80] @ 0x50 │ │ │ │ - ble 362564 │ │ │ │ + ble 3625b0 │ │ │ │ mov r2, r8 │ │ │ │ - b 362528 │ │ │ │ + b 362574 │ │ │ │ ldr r2, [fp, #80] @ 0x50 │ │ │ │ add r2, r2, #1 │ │ │ │ cmp r2, r6 │ │ │ │ str r2, [fp, #80] @ 0x50 │ │ │ │ - bge 362564 │ │ │ │ + bge 3625b0 │ │ │ │ ldr r4, [fp, #56] @ 0x38 │ │ │ │ add r2, r2, #21 │ │ │ │ add ip, fp, r2, lsl #2 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #0 │ │ │ │ str ip, [sp, #12] │ │ │ │ str r8, [sp, #8] │ │ │ │ stm sp, {r7, r8} │ │ │ │ - bl 3612f8 │ │ │ │ + bl 361344 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 362510 │ │ │ │ + beq 36255c │ │ │ │ add r0, sp, #28 │ │ │ │ - bl 3621b0 │ │ │ │ + bl 3621fc │ │ │ │ mov r9, r4 │ │ │ │ - b 36243c │ │ │ │ + b 362488 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ add r2, fp, #44 @ 0x2c │ │ │ │ str r2, [fp, #44] @ 0x2c │ │ │ │ str r2, [fp, #48] @ 0x30 │ │ │ │ str fp, [r3] │ │ │ │ - b 36243c │ │ │ │ + b 362488 │ │ │ │ tst r2, #2 │ │ │ │ ldreq r4, [fp, #56] @ 0x38 │ │ │ │ - ldrne r2, [pc, #56] @ 3625c4 │ │ │ │ + ldrne r2, [pc, #56] @ 362610 │ │ │ │ orreq r4, r4, #-2147483648 @ 0x80000000 │ │ │ │ strne r2, [fp, #24] │ │ │ │ - b 3624f4 │ │ │ │ + b 362540 │ │ │ │ mvn r9, #21 │ │ │ │ - b 36243c │ │ │ │ + b 362488 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r0, fp │ │ │ │ bl 3bb4c │ │ │ │ mvn r9, #11 │ │ │ │ - b 36243c │ │ │ │ - tsteq sl, r4, lsr ip │ │ │ │ + b 362488 │ │ │ │ + tsteq sl, r8, ror #23 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011adbb4 │ │ │ │ + tsteq sl, r8, ror #22 │ │ │ │ andeq r4, r1, r8, lsr #32 │ │ │ │ andeq r0, r0, r2, lsl #2 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ push {r4, lr} │ │ │ │ add r4, r0, r1, lsl #3 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 362620 │ │ │ │ + beq 36266c │ │ │ │ ldr r1, [r0, #32] │ │ │ │ - b 3625ec │ │ │ │ + b 362638 │ │ │ │ mov r1, r3 │ │ │ │ mov r3, lr │ │ │ │ ldr lr, [r3, #40] @ 0x28 │ │ │ │ ldr ip, [r3] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ cmp lr, #0 │ │ │ │ str r2, [ip, #4] │ │ │ │ str ip, [r2] │ │ │ │ str r1, [r3, #40] @ 0x28 │ │ │ │ str r3, [r3, #4] │ │ │ │ str r3, [r3] │ │ │ │ - bne 3625e4 │ │ │ │ + bne 362630 │ │ │ │ str lr, [r4, #40] @ 0x28 │ │ │ │ str r1, [r3, #40] @ 0x28 │ │ │ │ str r3, [r0, #32] │ │ │ │ ldr r3, [r0, #28] │ │ │ │ ldr r1, [r4, #44] @ 0x2c │ │ │ │ mov r2, #0 │ │ │ │ sub r3, r3, r1 │ │ │ │ @@ -825677,31 +825696,31 @@ │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0] │ │ │ │ cmp r4, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r5, r0 │ │ │ │ - b 362668 │ │ │ │ + b 3626b4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 3625c8 │ │ │ │ + bl 362614 │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ sub r1, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r1, [r4, #36] @ 0x24 │ │ │ │ - bne 362660 │ │ │ │ + bne 3626ac │ │ │ │ ldr r0, [r4, #32] │ │ │ │ cmp r0, #0 │ │ │ │ - beq 3626a0 │ │ │ │ + beq 3626ec │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ str r3, [r4, #32] │ │ │ │ bl 3bb4c │ │ │ │ ldr r0, [r4, #32] │ │ │ │ cmp r0, #0 │ │ │ │ - bne 362688 │ │ │ │ + bne 3626d4 │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [r0, #8] │ │ │ │ @@ -825715,44 +825734,44 @@ │ │ │ │ ldr r1, [r0, #52] @ 0x34 │ │ │ │ ldr r5, [r0, #40] @ 0x28 │ │ │ │ cmp r1, r8 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ mov r7, r2 │ │ │ │ mov r6, r3 │ │ │ │ - beq 362764 │ │ │ │ + beq 3627b0 │ │ │ │ ldr r2, [r0, #72] @ 0x48 │ │ │ │ ldr r0, [r0, #28] │ │ │ │ cmp r2, r0 │ │ │ │ - beq 362764 │ │ │ │ + beq 3627b0 │ │ │ │ ldr ip, [r4, #60] @ 0x3c │ │ │ │ cmp ip, #0 │ │ │ │ - bne 362724 │ │ │ │ + bne 362770 │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, r0 │ │ │ │ - beq 362738 │ │ │ │ + beq 362784 │ │ │ │ mov r3, r0 │ │ │ │ str ip, [r3], #8 │ │ │ │ ldr ip, [r4, #64] @ 0x40 │ │ │ │ str r3, [r4, #28] │ │ │ │ str ip, [r0, #4] │ │ │ │ sub r3, r3, r2 │ │ │ │ str r3, [sp] │ │ │ │ asr r3, r3, #31 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ mov r0, r4 │ │ │ │ sub r2, r2, r3 │ │ │ │ asr r3, r2, #31 │ │ │ │ - bl 3626c4 │ │ │ │ + bl 362710 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ str r3, [r4, #72] @ 0x48 │ │ │ │ cmp r8, #0 │ │ │ │ - beq 3627d8 │ │ │ │ + beq 362824 │ │ │ │ ldr r2, [r4] │ │ │ │ ldr r3, [r8, #4] │ │ │ │ ldr r1, [r2, #8] │ │ │ │ cmp r3, r1 │ │ │ │ ldrcc r2, [r2, #4] │ │ │ │ add r1, r5, #8 │ │ │ │ ldrcc r3, [r2, r3, lsl #3] │ │ │ │ @@ -825779,69 +825798,69 @@ │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr r3, [r0] │ │ │ │ - ldr r1, [pc, #1408] @ 362d7c │ │ │ │ + ldr r1, [pc, #1408] @ 362dc8 │ │ │ │ ldr r6, [r3] │ │ │ │ - ldr r3, [pc, #1404] @ 362d80 │ │ │ │ + ldr r3, [pc, #1404] @ 362dcc │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ sub sp, sp, #108 @ 0x6c │ │ │ │ cmp r6, #0 │ │ │ │ ldr r8, [r0, #40] @ 0x28 │ │ │ │ ldr r2, [r0, #4] │ │ │ │ ldr r4, [r0, #36] @ 0x24 │ │ │ │ mov r5, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ mov r3, #0 │ │ │ │ mov fp, r6 │ │ │ │ - bne 362bd0 │ │ │ │ + bne 362c1c │ │ │ │ ldr r3, [r2, #16] │ │ │ │ cmp r3, #-2147483647 @ 0x80000001 │ │ │ │ ldr r3, [r2, #8] │ │ │ │ str r3, [sp, #24] │ │ │ │ - bne 362b18 │ │ │ │ + bne 362b64 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 36285c │ │ │ │ + beq 3628a8 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ strd r2, [sp] │ │ │ │ - bl 3626c4 │ │ │ │ + bl 362710 │ │ │ │ cmp r4, #0 │ │ │ │ - beq 362b18 │ │ │ │ + beq 362b64 │ │ │ │ str fp, [sp, #16] │ │ │ │ ldr fp, [sp, #24] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #20] │ │ │ │ str r8, [sp, #28] │ │ │ │ add r7, r4, #81920 @ 0x14000 │ │ │ │ ldr r2, [r7, #16] │ │ │ │ cmp r2, #0 │ │ │ │ - beq 362b14 │ │ │ │ + beq 362b60 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ add r3, r4, #8 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [r7, #12] │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ add r3, r4, #40960 @ 0xa000 │ │ │ │ add r3, r3, #8 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ ldr r3, [r5, #64] @ 0x40 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ - ldr r3, [pc, #1200] @ 362d84 │ │ │ │ + ldr r3, [pc, #1200] @ 362dd0 │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ add r2, r4, #69632 @ 0x11000 │ │ │ │ tst r3, #1 │ │ │ │ lsr r3, r3, #1 │ │ │ │ add r2, r2, #8 │ │ │ │ @@ -825855,15 +825874,15 @@ │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ ldr r3, [r5, #60] @ 0x3c │ │ │ │ str fp, [sp, #32] │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ - bne 362be8 │ │ │ │ + bne 362c34 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ ldr r0, [r1, #24] │ │ │ │ add r2, sp, #32 │ │ │ │ mov r1, #65 @ 0x41 │ │ │ │ bl 3b24c │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ @@ -825884,15 +825903,15 @@ │ │ │ │ mul sl, lr, sl │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r9, [sp, #88] @ 0x58 │ │ │ │ add r3, r1, r3 │ │ │ │ asr r1, lr, #31 │ │ │ │ mla r1, r9, r1, sl │ │ │ │ umull r8, sl, r9, lr │ │ │ │ - ldr r2, [pc, #1000] @ 362d88 │ │ │ │ + ldr r2, [pc, #1000] @ 362dd4 │ │ │ │ add r9, r1, sl │ │ │ │ lsr r1, ip, #20 │ │ │ │ orr r1, r1, r3, lsl #12 │ │ │ │ and lr, ip, r2 │ │ │ │ and r1, r1, r2 │ │ │ │ lsr sl, r8, #20 │ │ │ │ orr sl, sl, r9, lsl #12 │ │ │ │ @@ -825901,41 +825920,41 @@ │ │ │ │ and sl, sl, r2 │ │ │ │ add lr, lr, r1 │ │ │ │ and r1, r8, r2 │ │ │ │ add r1, r1, sl │ │ │ │ and r2, r2, r9, lsr #8 │ │ │ │ add r1, r1, r2 │ │ │ │ add r2, r1, r9, lsr #28 │ │ │ │ - ldr r1, [pc, #936] @ 362d8c │ │ │ │ + ldr r1, [pc, #936] @ 362dd8 │ │ │ │ add lr, lr, r3, lsr #28 │ │ │ │ umull sl, r1, lr, r1 │ │ │ │ lsr r1, r1, #3 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ sub lr, lr, r1 │ │ │ │ - ldr r1, [pc, #908] @ 362d8c │ │ │ │ + ldr r1, [pc, #908] @ 362dd8 │ │ │ │ subs lr, ip, lr │ │ │ │ umull ip, r1, r2, r1 │ │ │ │ - ldr ip, [pc, #900] @ 362d90 │ │ │ │ + ldr ip, [pc, #900] @ 362ddc │ │ │ │ lsr r1, r1, #3 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ sub r2, r2, r1 │ │ │ │ - ldr r1, [pc, #884] @ 362d94 │ │ │ │ + ldr r1, [pc, #884] @ 362de0 │ │ │ │ sbc r3, r3, #0 │ │ │ │ mul r1, lr, r1 │ │ │ │ subs r2, r8, r2 │ │ │ │ mla ip, r3, ip, r1 │ │ │ │ - ldr r3, [pc, #864] @ 362d94 │ │ │ │ + ldr r3, [pc, #864] @ 362de0 │ │ │ │ mov r1, ip │ │ │ │ mul r3, r2, r3 │ │ │ │ - ldr ip, [pc, #848] @ 362d90 │ │ │ │ + ldr ip, [pc, #848] @ 362ddc │ │ │ │ sbc r9, r9, #0 │ │ │ │ mla ip, r9, ip, r3 │ │ │ │ - ldr r9, [pc, #836] @ 362d90 │ │ │ │ + ldr r9, [pc, #836] @ 362ddc │ │ │ │ mov r3, ip │ │ │ │ umull ip, r8, lr, r9 │ │ │ │ cmp r0, #0 │ │ │ │ add r1, r1, r8 │ │ │ │ lsr ip, ip, #2 │ │ │ │ orr ip, ip, r1, lsl #30 │ │ │ │ lsr r1, r1, #2 │ │ │ │ @@ -825944,23 +825963,23 @@ │ │ │ │ umull r1, ip, r2, r9 │ │ │ │ add r3, r3, ip │ │ │ │ lsr r2, r1, #2 │ │ │ │ orr r2, r2, r3, lsl #30 │ │ │ │ lsr r3, r3, #2 │ │ │ │ str r2, [r6, #56] @ 0x38 │ │ │ │ str r3, [r6, #60] @ 0x3c │ │ │ │ - bne 362cec │ │ │ │ + bne 362d38 │ │ │ │ ldr lr, [r7, #8] │ │ │ │ cmp lr, #0 │ │ │ │ addgt r1, r4, #48 @ 0x30 │ │ │ │ - ble 362b08 │ │ │ │ + ble 362b54 │ │ │ │ ldr r3, [r1, #-16] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [r1, #-40] @ 0xffffffd8 │ │ │ │ - bne 362ad0 │ │ │ │ + bne 362b1c │ │ │ │ ldr r2, [r1, #-12] │ │ │ │ ldrd r8, [r1, #-8] │ │ │ │ cmp r2, #2 │ │ │ │ ldr r2, [r3, #16] │ │ │ │ strd r8, [r3, #24] │ │ │ │ bic r2, r2, #3 │ │ │ │ orreq r2, r2, #1 │ │ │ │ @@ -825975,79 +825994,79 @@ │ │ │ │ strne r2, [r3, #76] @ 0x4c │ │ │ │ ldr r2, [r1, #-68] @ 0xffffffbc │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r2, [r3, #76] @ 0x4c │ │ │ │ orrne r2, r2, #256 @ 0x100 │ │ │ │ strne r2, [r3, #76] @ 0x4c │ │ │ │ cmp r0, lr │ │ │ │ - bne 362a9c │ │ │ │ + bne 362ae8 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 362890 │ │ │ │ + bne 3628dc │ │ │ │ ldr r8, [sp, #28] │ │ │ │ add fp, r8, #81920 @ 0x14000 │ │ │ │ ldr r3, [fp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ movgt r9, #0 │ │ │ │ addgt r8, r8, #48 @ 0x30 │ │ │ │ movgt r4, r9 │ │ │ │ addgt r7, sp, #32 │ │ │ │ - bgt 362b68 │ │ │ │ - b 362c08 │ │ │ │ + bgt 362bb4 │ │ │ │ + b 362c54 │ │ │ │ add r3, r0, r1, lsl #3 │ │ │ │ str r4, [r0, r1, lsl #3] │ │ │ │ str r4, [r3, #4] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, #0 │ │ │ │ - bl 3618e8 │ │ │ │ + bl 361934 │ │ │ │ ldr r3, [fp, #8] │ │ │ │ add r9, r9, #1 │ │ │ │ cmp r9, r3 │ │ │ │ add r8, r8, #40 @ 0x28 │ │ │ │ - bge 362c08 │ │ │ │ + bge 362c54 │ │ │ │ ldr sl, [r8, #-40] @ 0xffffffd8 │ │ │ │ ldr r6, [r5] │ │ │ │ ldr r1, [sl, #4] │ │ │ │ ldmib r6, {r0, r3} │ │ │ │ str sl, [sp, #32] │ │ │ │ cmp r3, r1 │ │ │ │ - bhi 362b3c │ │ │ │ + bhi 362b88 │ │ │ │ lsl r1, r1, #4 │ │ │ │ bl 3bffc │ │ │ │ cmp r0, #0 │ │ │ │ - beq 362d34 │ │ │ │ + beq 362d80 │ │ │ │ ldr r1, [sl, #4] │ │ │ │ ldr r3, [r6, #8] │ │ │ │ lsl ip, r1, #1 │ │ │ │ cmp r3, r1, lsl #1 │ │ │ │ str r0, [r6, #4] │ │ │ │ - bcs 362b3c │ │ │ │ + bcs 362b88 │ │ │ │ add r3, r0, r3, lsl #3 │ │ │ │ add r2, r0, r1, lsl #4 │ │ │ │ str r4, [r3] │ │ │ │ str r4, [r3, #4] │ │ │ │ add r3, r3, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bne 362bb4 │ │ │ │ + bne 362c00 │ │ │ │ str ip, [r6, #8] │ │ │ │ - b 362b3c │ │ │ │ + b 362b88 │ │ │ │ mov r3, fp │ │ │ │ ldr fp, [fp] │ │ │ │ cmp fp, #0 │ │ │ │ - bne 362bd0 │ │ │ │ + bne 362c1c │ │ │ │ mov fp, r3 │ │ │ │ - b 362834 │ │ │ │ + b 362880 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ mov r3, fp │ │ │ │ add r8, r2, #1 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ - bl 360088 │ │ │ │ + bl 3600d4 │ │ │ │ str r8, [sp, #20] │ │ │ │ - b 362928 │ │ │ │ + b 362974 │ │ │ │ ldr r2, [r5, #40] @ 0x28 │ │ │ │ ldr r3, [r5, #48] @ 0x30 │ │ │ │ add r2, r2, #81920 @ 0x14000 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, #0 │ │ │ │ mov r7, #0 │ │ │ │ str r1, [r2, #8] │ │ │ │ @@ -826057,32 +826076,32 @@ │ │ │ │ strd r6, [r2, #24] │ │ │ │ strd r6, [r2, #32] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ cmp r3, r5 │ │ │ │ mov r1, r3 │ │ │ │ sub r2, r2, #4 │ │ │ │ sub r3, r3, #4 │ │ │ │ - bne 362c80 │ │ │ │ - ldr r2, [pc, #320] @ 362d98 │ │ │ │ - ldr r3, [pc, #292] @ 362d80 │ │ │ │ + bne 362ccc │ │ │ │ + ldr r2, [pc, #320] @ 362de4 │ │ │ │ + ldr r3, [pc, #292] @ 362dcc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 362d30 │ │ │ │ + bne 362d7c │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r2, r0 │ │ │ │ ldr ip, [r3, #24] │ │ │ │ add r0, r3, #20 │ │ │ │ cmp r0, ip │ │ │ │ add lr, r3, #12 │ │ │ │ - beq 362cb0 │ │ │ │ + beq 362cfc │ │ │ │ str lr, [ip] │ │ │ │ ldr lr, [r3, #20] │ │ │ │ ldr ip, [r3, #16] │ │ │ │ str ip, [lr, #4] │ │ │ │ ldr r4, [r3, #24] │ │ │ │ str lr, [ip] │ │ │ │ str r4, [r3, #16] │ │ │ │ @@ -826095,65 +826114,65 @@ │ │ │ │ str r1, [r3, #8] │ │ │ │ str r1, [r3, #4] │ │ │ │ ldr r3, [r2, #8] │ │ │ │ add r1, r2, #4 │ │ │ │ cmp r1, r5 │ │ │ │ sub r0, r3, #4 │ │ │ │ mov r3, r2 │ │ │ │ - bne 362c7c │ │ │ │ - b 362c50 │ │ │ │ - ldr r3, [pc, #168] @ 362d9c │ │ │ │ + bne 362cc8 │ │ │ │ + b 362c9c │ │ │ │ + ldr r3, [pc, #168] @ 362de8 │ │ │ │ rsb r0, r0, #0 │ │ │ │ ldr r7, [pc, r3] │ │ │ │ ldr r8, [sp, #28] │ │ │ │ bl 3b0f0 │ │ │ │ - ldr r2, [pc, #152] @ 362da0 │ │ │ │ + ldr r2, [pc, #152] @ 362dec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ - bl 360088 │ │ │ │ - b 362b18 │ │ │ │ + bl 3600d4 │ │ │ │ + b 362b64 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - ldr r2, [pc, #104] @ 362da4 │ │ │ │ - ldr r3, [pc, #64] @ 362d80 │ │ │ │ + ldr r2, [pc, #104] @ 362df0 │ │ │ │ + ldr r3, [pc, #64] @ 362dcc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 362d30 │ │ │ │ - ldr r3, [pc, #72] @ 362da8 │ │ │ │ - ldr r2, [pc, #72] @ 362dac │ │ │ │ + bne 362d7c │ │ │ │ + ldr r3, [pc, #72] @ 362df4 │ │ │ │ + ldr r2, [pc, #72] @ 362df8 │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ ldr r0, [r3] │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - @ instruction: 0x011ad7f8 │ │ │ │ + tsteq sl, ip, lsr #15 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq lr, r8, lsl #29 │ │ │ │ + tsteq lr, ip, lsr lr │ │ │ │ strdeq pc, [pc], -pc @ │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ addgt r5, pc, #10496 @ 0x2900 │ │ │ │ svchi 0x005c28f5 │ │ │ │ - tsteq sl, r0, lsr #7 │ │ │ │ - tsteq lr, ip, ror #20 │ │ │ │ - umullseq ip, lr, ip, pc @ │ │ │ │ - @ instruction: 0x011ad2bc │ │ │ │ - tsteq lr, r0, lsl #20 │ │ │ │ - addseq ip, lr, r0, lsl #30 │ │ │ │ + tsteq sl, r4, asr r3 │ │ │ │ + tsteq lr, r0, lsr #20 │ │ │ │ + umullseq ip, lr, r0, pc @ │ │ │ │ + tsteq sl, r0, ror r2 │ │ │ │ + @ instruction: 0x011e69b4 │ │ │ │ + @ instruction: 0x009ecef4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ lsl r4, r2, #1 │ │ │ │ ldr r7, [r0] │ │ │ │ tst r2, #2 │ │ │ │ @@ -826172,33 +826191,33 @@ │ │ │ │ cmp r3, ip │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr fp, [r0, #40] @ 0x28 │ │ │ │ mov r6, r0 │ │ │ │ mov r2, r3 │ │ │ │ str r3, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ - bcs 362e94 │ │ │ │ + bcs 362ee0 │ │ │ │ ldr r3, [r7, #4] │ │ │ │ ldr r9, [r7] │ │ │ │ add r3, r3, r2, lsl #3 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ cmp r0, #0 │ │ │ │ cmpne r6, r0 │ │ │ │ - bne 36301c │ │ │ │ + bne 363068 │ │ │ │ ldr r8, [r3] │ │ │ │ cmp r8, #0 │ │ │ │ - beq 362e94 │ │ │ │ + beq 362ee0 │ │ │ │ ldr r3, [r8, #20] │ │ │ │ ands r1, r3, r4 │ │ │ │ - beq 36300c │ │ │ │ + beq 363058 │ │ │ │ sub r4, r4, #2 │ │ │ │ clz r4, r4 │ │ │ │ lsr r4, r4, #5 │ │ │ │ ands r4, r4, r3, lsr #2 │ │ │ │ - bne 3631a0 │ │ │ │ + bne 3631ec │ │ │ │ ldr r2, [r8, #16] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r8 │ │ │ │ orr r2, r2, r3 │ │ │ │ str r2, [r8, #16] │ │ │ │ ldr r3, [r8, #12] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ @@ -826207,23 +826226,23 @@ │ │ │ │ str r3, [r8, #12] │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r3, fp, #81920 @ 0x14000 │ │ │ │ ldr sl, [r3, #8] │ │ │ │ str r3, [sp, #20] │ │ │ │ cmp sl, #1024 @ 0x400 │ │ │ │ - beq 36300c │ │ │ │ + beq 363058 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ str r3, [sp, #12] │ │ │ │ cmp r4, #2 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r8, [r7] │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ - beq 363050 │ │ │ │ + beq 36309c │ │ │ │ add r0, r3, #81920 @ 0x14000 │ │ │ │ ldr lr, [r0, #32] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ adds lr, r2, lr │ │ │ │ ldr r2, [r0, #36] @ 0x24 │ │ │ │ ldr r9, [r8, #56] @ 0x38 │ │ │ │ @@ -826231,32 +826250,32 @@ │ │ │ │ ldr r2, [r8, #60] @ 0x3c │ │ │ │ cmp r9, lr │ │ │ │ str r2, [sp, #32] │ │ │ │ sbcs r2, r2, r1 │ │ │ │ str r0, [sp, #24] │ │ │ │ str r9, [sp, #28] │ │ │ │ add r0, r0, #32 │ │ │ │ - bcs 36321c │ │ │ │ + bcs 363268 │ │ │ │ tst r4, #2 │ │ │ │ - beq 362f3c │ │ │ │ + beq 362f88 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r2, [r0, #-8] │ │ │ │ ldr lr, [r0, #-4] │ │ │ │ adds r2, r1, r2 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ adc lr, r1, lr │ │ │ │ ldr r1, [r8, #48] @ 0x30 │ │ │ │ cmp r1, r2 │ │ │ │ ldr r1, [r8, #52] @ 0x34 │ │ │ │ sbcs r1, r1, lr │ │ │ │ - bcs 363084 │ │ │ │ + bcs 3630d0 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r9, [r2, #8] │ │ │ │ cmp r9, #0 │ │ │ │ - ble 36300c │ │ │ │ + ble 363058 │ │ │ │ str fp, [sp, #48] @ 0x30 │ │ │ │ str ip, [sp, #52] @ 0x34 │ │ │ │ str r6, [sp, #56] @ 0x38 │ │ │ │ str r5, [sp, #60] @ 0x3c │ │ │ │ ldr ip, [sp, #12] │ │ │ │ ldr r5, [sp, #16] │ │ │ │ ldr r6, [sp, #28] │ │ │ │ @@ -826265,76 +826284,76 @@ │ │ │ │ mov r2, #0 │ │ │ │ str r7, [sp, #36] @ 0x24 │ │ │ │ str sl, [sp, #40] @ 0x28 │ │ │ │ str r4, [sp, #44] @ 0x2c │ │ │ │ ldr r1, [r3, #-20] @ 0xffffffec │ │ │ │ add r2, r2, #1 │ │ │ │ tst r1, #4 │ │ │ │ - beq 363000 │ │ │ │ + beq 36304c │ │ │ │ tst r1, #2 │ │ │ │ - beq 363000 │ │ │ │ + beq 36304c │ │ │ │ ldr lr, [r3, #-40] @ 0xffffffd8 │ │ │ │ ldr r4, [r0, #-8] │ │ │ │ ldr r1, [lr, #8] │ │ │ │ ldr r7, [lr, #12] │ │ │ │ adds sl, r1, r4 │ │ │ │ ldr lr, [r0, #-4] │ │ │ │ ldr r4, [r8, #48] @ 0x30 │ │ │ │ adc lr, r7, lr │ │ │ │ cmp r4, sl │ │ │ │ ldr r4, [r8, #52] @ 0x34 │ │ │ │ sbcs r4, r4, lr │ │ │ │ - bcc 363000 │ │ │ │ + bcc 36304c │ │ │ │ mov r4, #2 │ │ │ │ str r4, [r3, #-20] @ 0xffffffec │ │ │ │ stmdb r0, {sl, lr} │ │ │ │ ldr lr, [r0] │ │ │ │ ldr r4, [r0, #4] │ │ │ │ subs r1, lr, r1 │ │ │ │ sbc r4, r4, r7 │ │ │ │ str r1, [r0] │ │ │ │ adds r1, ip, r1 │ │ │ │ str r4, [r0, #4] │ │ │ │ adc r4, r5, r4 │ │ │ │ cmp r6, r1 │ │ │ │ sbcs lr, fp, r4 │ │ │ │ - bcs 3631f8 │ │ │ │ + bcs 363244 │ │ │ │ cmp r2, r9 │ │ │ │ add r3, r3, #40 @ 0x28 │ │ │ │ - bne 362f80 │ │ │ │ + bne 362fcc │ │ │ │ mov r8, #0 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - bl 3627e0 │ │ │ │ + bl 36282c │ │ │ │ ldr r7, [r6] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr ip, [r7, #8] │ │ │ │ str r2, [sp] │ │ │ │ cmp ip, r2 │ │ │ │ - bls 362e94 │ │ │ │ + bls 362ee0 │ │ │ │ ldr r3, [r7, #4] │ │ │ │ add r3, r3, r2, lsl #3 │ │ │ │ ldr r8, [r3] │ │ │ │ cmp r8, #0 │ │ │ │ - bne 362e44 │ │ │ │ - b 362e94 │ │ │ │ + bne 362e90 │ │ │ │ + b 362ee0 │ │ │ │ add r3, r3, #81920 @ 0x14000 │ │ │ │ ldr r2, [r3, #24] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr lr, [r3, #28] │ │ │ │ str r3, [sp, #24] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ adds r2, r1, r2 │ │ │ │ adc lr, r3, lr │ │ │ │ ldr r3, [r8, #48] @ 0x30 │ │ │ │ cmp r3, r2 │ │ │ │ ldr r3, [r8, #52] @ 0x34 │ │ │ │ sbcs r3, r3, lr │ │ │ │ - bcc 36300c │ │ │ │ + bcc 363058 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r4, #2 │ │ │ │ str r2, [r3, #24] │ │ │ │ str lr, [r3, #28] │ │ │ │ ldr r3, [r5, #16] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r8, sl, sl, lsl #2 │ │ │ │ @@ -826362,121 +826381,121 @@ │ │ │ │ ldr r9, [r7, #4] │ │ │ │ str r5, [r2, #8] │ │ │ │ str ip, [r2, #12] │ │ │ │ str r4, [r2, #32] │ │ │ │ add r8, fp, r8 │ │ │ │ strd r0, [fp, r3] │ │ │ │ str lr, [r2, #36] @ 0x24 │ │ │ │ - bls 36313c │ │ │ │ + bls 363188 │ │ │ │ ldr ip, [r5, #4] │ │ │ │ add r3, r9, ip, lsl #3 │ │ │ │ str r8, [r9, ip, lsl #3] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #56 @ 0x38 │ │ │ │ str r6, [r3, #4] │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp] │ │ │ │ mov r0, r9 │ │ │ │ lsl r1, r3, #4 │ │ │ │ bl 3bffc │ │ │ │ subs r9, r0, #0 │ │ │ │ - beq 36322c │ │ │ │ + beq 363278 │ │ │ │ ldr ip, [r5, #4] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ lsl r4, ip, #1 │ │ │ │ cmp r1, ip, lsl #1 │ │ │ │ str r9, [r7, #4] │ │ │ │ - bcs 363118 │ │ │ │ + bcs 363164 │ │ │ │ sub r1, r1, #-536870911 @ 0xe0000001 │ │ │ │ add lr, r9, ip, lsl #4 │ │ │ │ add r1, r9, r1, lsl #3 │ │ │ │ sub lr, lr, #8 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r9 │ │ │ │ strd r2, [r1, #8]! │ │ │ │ cmp lr, r1 │ │ │ │ - bne 363188 │ │ │ │ + bne 3631d4 │ │ │ │ mov r9, r0 │ │ │ │ str r4, [r7, #8] │ │ │ │ - b 363118 │ │ │ │ + b 363164 │ │ │ │ add r3, fp, #81920 @ 0x14000 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ ldr r0, [r3, #24] │ │ │ │ ldr lr, [r5, #12] │ │ │ │ adds r4, r2, r0 │ │ │ │ ldr r5, [r9, #48] @ 0x30 │ │ │ │ ldr r0, [r3, #28] │ │ │ │ ldr ip, [r9, #52] @ 0x34 │ │ │ │ adc r0, lr, r0 │ │ │ │ cmp r5, r4 │ │ │ │ sbcs ip, ip, r0 │ │ │ │ add ip, r3, #32 │ │ │ │ - bcc 36300c │ │ │ │ + bcc 363058 │ │ │ │ str r0, [r3, #28] │ │ │ │ ldr r0, [r3, #32] │ │ │ │ str r4, [r3, #24] │ │ │ │ subs r0, r0, r2 │ │ │ │ ldr r2, [r3, #36] @ 0x24 │ │ │ │ str r0, [r3, #32] │ │ │ │ sbc r3, r2, lr │ │ │ │ str r3, [ip, #4] │ │ │ │ - b 362e64 │ │ │ │ + b 362eb0 │ │ │ │ mov lr, r1 │ │ │ │ ldr r7, [sp, #36] @ 0x24 │ │ │ │ mov r1, r4 │ │ │ │ ldr sl, [sp, #40] @ 0x28 │ │ │ │ ldr fp, [sp, #48] @ 0x30 │ │ │ │ ldr ip, [sp, #52] @ 0x34 │ │ │ │ ldr r6, [sp, #56] @ 0x38 │ │ │ │ ldr r5, [sp, #60] @ 0x3c │ │ │ │ ldr r4, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ str lr, [r3, #32] │ │ │ │ str r1, [r3, #36] @ 0x24 │ │ │ │ - b 363094 │ │ │ │ - ldr r3, [pc, #24] @ 36324c │ │ │ │ - ldr r2, [pc, #24] @ 363250 │ │ │ │ + b 3630e0 │ │ │ │ + ldr r3, [pc, #24] @ 363298 │ │ │ │ + ldr r2, [pc, #24] @ 36329c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36300c │ │ │ │ - tsteq lr, ip, lsr #10 │ │ │ │ - addseq ip, lr, r8, lsr #20 │ │ │ │ + b 363058 │ │ │ │ + tsteq lr, r0, ror #9 │ │ │ │ + addseq ip, lr, ip, lsl sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr ip, [sp, #24] │ │ │ │ ldr r1, [r1, #4] │ │ │ │ str ip, [sp] │ │ │ │ ldr ip, [sp, #28] │ │ │ │ str ip, [sp, #4] │ │ │ │ mov r5, r0 │ │ │ │ ldr r4, [r0, #28] │ │ │ │ - bl 3603d8 │ │ │ │ + bl 360424 │ │ │ │ mov r3, r4 │ │ │ │ str r0, [r3], #4 │ │ │ │ str r3, [r5, #28] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #652] @ 363544 │ │ │ │ + ldr r2, [pc, #652] @ 363590 │ │ │ │ mov r7, r3 │ │ │ │ - ldr r3, [pc, #648] @ 363548 │ │ │ │ + ldr r3, [pc, #648] @ 363594 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r4, r0 │ │ │ │ sub sp, sp, #28 │ │ │ │ ldr r8, [r0, #40] @ 0x28 │ │ │ │ ldr r0, [r0, #28] │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -826484,105 +826503,105 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r4, #32] │ │ │ │ add r0, r0, r1, lsl #2 │ │ │ │ mov r5, #0 │ │ │ │ cmp r3, r0 │ │ │ │ str r5, [sp, #16] │ │ │ │ ldr r2, [r4] │ │ │ │ - bhi 363354 │ │ │ │ + bhi 3633a0 │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ ldr r1, [r4, #80] @ 0x50 │ │ │ │ cmp r3, r1 │ │ │ │ - bge 3633c0 │ │ │ │ + bge 36340c │ │ │ │ add r2, r4, r3, lsl #2 │ │ │ │ ldr r9, [r2, #84] @ 0x54 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r9, #0 │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ - beq 36334c │ │ │ │ + beq 363398 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r9, #56 @ 0x38 │ │ │ │ - bl d1dfd4 │ │ │ │ + bl d1e01c │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ ldr r2, [r4, #80] @ 0x50 │ │ │ │ str r9, [sp, #16] │ │ │ │ cmp r2, r3 │ │ │ │ streq r5, [r4, #76] @ 0x4c │ │ │ │ ldr r3, [r4, #52] @ 0x34 │ │ │ │ - b 363404 │ │ │ │ + b 363450 │ │ │ │ cmp r1, r3 │ │ │ │ streq r9, [r4, #76] @ 0x4c │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ add r8, r8, #81920 @ 0x14000 │ │ │ │ ldr r3, [r8, #12] │ │ │ │ add r6, r6, r3 │ │ │ │ cmp r6, #1024 @ 0x400 │ │ │ │ - bcs 3634e0 │ │ │ │ + bcs 36352c │ │ │ │ ldr r3, [r8, #16] │ │ │ │ add r7, r7, #1 │ │ │ │ add r7, r7, r3 │ │ │ │ cmp r7, #512 @ 0x200 │ │ │ │ - bcs 3634e0 │ │ │ │ + bcs 36352c │ │ │ │ ldr r2, [r4, #24] │ │ │ │ mov r0, r4 │ │ │ │ - bl 362db0 │ │ │ │ + bl 362dfc │ │ │ │ mov r5, #0 │ │ │ │ - ldr r2, [pc, #436] @ 36354c │ │ │ │ - ldr r3, [pc, #428] @ 363548 │ │ │ │ + ldr r2, [pc, #436] @ 363598 │ │ │ │ + ldr r3, [pc, #428] @ 363594 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 363524 │ │ │ │ + bne 363570 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [r2] │ │ │ │ str r5, [sp, #8] │ │ │ │ ldr r3, [r4, #84] @ 0x54 │ │ │ │ add r1, sp, #16 │ │ │ │ str r1, [sp, #12] │ │ │ │ ldrd sl, [r3, #8] │ │ │ │ mov r2, r5 │ │ │ │ strd sl, [sp] │ │ │ │ ldr r1, [r4, #56] @ 0x38 │ │ │ │ - bl 3612f8 │ │ │ │ + bl 361344 │ │ │ │ subs r5, r0, #0 │ │ │ │ - bne 363390 │ │ │ │ + bne 3633dc │ │ │ │ ldr r9, [sp, #16] │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ cmp r9, #0 │ │ │ │ mov r3, r1 │ │ │ │ - beq 363358 │ │ │ │ + beq 3633a4 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 36341c │ │ │ │ + beq 363468 │ │ │ │ add r8, r8, #81920 @ 0x14000 │ │ │ │ ldr r3, [r8, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 363518 │ │ │ │ + bne 363564 │ │ │ │ ldr r2, [r4] │ │ │ │ mov r1, #512 @ 0x200 │ │ │ │ mov r0, r9 │ │ │ │ - bl 363930 │ │ │ │ + bl 36397c │ │ │ │ subs r5, r0, #0 │ │ │ │ - bne 363390 │ │ │ │ + bne 3633dc │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 3626c4 │ │ │ │ + bl 362710 │ │ │ │ add r1, r4, #52 @ 0x34 │ │ │ │ mov r0, r9 │ │ │ │ - bl 3618e8 │ │ │ │ + bl 361934 │ │ │ │ add r1, sp, #16 │ │ │ │ mov r0, r5 │ │ │ │ - bl 3618e8 │ │ │ │ + bl 361934 │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ ldr r2, [r4, #20] │ │ │ │ ldr r3, [r1, #8] │ │ │ │ ldr r0, [r1, #12] │ │ │ │ lsr r3, r3, #2 │ │ │ │ orr r3, r3, r0, lsl #30 │ │ │ │ sub r3, r3, r2 │ │ │ │ @@ -826591,81 +826610,81 @@ │ │ │ │ add r3, r0, r3, lsl #2 │ │ │ │ str r0, [r4, #72] @ 0x48 │ │ │ │ str r0, [r4, #68] @ 0x44 │ │ │ │ str r0, [r4, #28] │ │ │ │ ldr r2, [r4, #24] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4, #32] │ │ │ │ - bl 362db0 │ │ │ │ - ldr r2, [pc, #160] @ 363550 │ │ │ │ - ldr r3, [pc, #148] @ 363548 │ │ │ │ + bl 362dfc │ │ │ │ + ldr r2, [pc, #160] @ 36359c │ │ │ │ + ldr r3, [pc, #148] @ 363594 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 363524 │ │ │ │ + bne 363570 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 363554 │ │ │ │ + b 3635a0 │ │ │ │ cmp r1, #0 │ │ │ │ - beq 363504 │ │ │ │ + beq 363550 │ │ │ │ ldr r3, [r8, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 363528 │ │ │ │ + bne 363574 │ │ │ │ ldr r2, [r4, #24] │ │ │ │ mov r0, r4 │ │ │ │ - bl 362db0 │ │ │ │ - b 3634a8 │ │ │ │ + bl 362dfc │ │ │ │ + b 3634f4 │ │ │ │ ldr r2, [r4, #24] │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 362db0 │ │ │ │ - b 3634a8 │ │ │ │ + bl 362dfc │ │ │ │ + b 3634f4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 3627e0 │ │ │ │ - b 36341c │ │ │ │ + bl 36282c │ │ │ │ + b 363468 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r0, r4 │ │ │ │ - bl 3627e0 │ │ │ │ + bl 36282c │ │ │ │ ldr r2, [r4, #24] │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ mov r0, r4 │ │ │ │ - bl 362db0 │ │ │ │ - b 3634a8 │ │ │ │ - tsteq sl, ip, lsr sp │ │ │ │ + bl 362dfc │ │ │ │ + b 3634f4 │ │ │ │ + @ instruction: 0x011accf0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq sl, r0, ror #24 │ │ │ │ - tsteq sl, r8, asr #22 │ │ │ │ + tsteq sl, r4, lsl ip │ │ │ │ + @ instruction: 0x011acafc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r5, r0 │ │ │ │ ldr r6, [r5, #8] │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ add r3, r0, #44 @ 0x2c │ │ │ │ cmp r6, #0 │ │ │ │ ldr r4, [r5, #40] @ 0x28 │ │ │ │ mov sl, r1 │ │ │ │ mov r7, #0 │ │ │ │ str r3, [sp, #16] │ │ │ │ - beq 363770 │ │ │ │ + beq 3637bc │ │ │ │ ldr r2, [r6, #28] │ │ │ │ mov r3, #0 │ │ │ │ lsl r2, r2, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r5 │ │ │ │ - bl 36329c │ │ │ │ + bl 3632e8 │ │ │ │ subs r1, r0, #0 │ │ │ │ str r1, [sp, #12] │ │ │ │ - bne 363744 │ │ │ │ + bne 363790 │ │ │ │ add r3, r4, #81920 @ 0x14000 │ │ │ │ ldr r8, [r3, #8] │ │ │ │ ldr fp, [r3, #12] │ │ │ │ ldmib r6, {r2, r3} │ │ │ │ add r9, r6, #12 │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ @@ -826675,328 +826694,328 @@ │ │ │ │ str r3, [r6, #4] │ │ │ │ add r3, r6, #4 │ │ │ │ str r2, [r6, #8] │ │ │ │ str r3, [r2] │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ ldr r4, [r6, #16] │ │ │ │ cmp r4, r9 │ │ │ │ - beq 36378c │ │ │ │ + beq 3637d8 │ │ │ │ str r8, [sp, #20] │ │ │ │ str fp, [sp, #24] │ │ │ │ str sl, [sp, #28] │ │ │ │ - b 363614 │ │ │ │ + b 363660 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ cmp r4, r9 │ │ │ │ - beq 3636a0 │ │ │ │ + beq 3636ec │ │ │ │ ldr r2, [r4, #16] │ │ │ │ ldr r1, [r4, #8] │ │ │ │ mov r0, r5 │ │ │ │ - bl 362db0 │ │ │ │ + bl 362dfc │ │ │ │ cmp r0, #0 │ │ │ │ - beq 3636e0 │ │ │ │ + beq 36372c │ │ │ │ ldr r2, [r4, #12] │ │ │ │ cmp r2, #0 │ │ │ │ - beq 363608 │ │ │ │ + beq 363654 │ │ │ │ ldr fp, [r4, #8] │ │ │ │ mov r3, #0 │ │ │ │ ldr r1, [fp, #4] │ │ │ │ mov r0, r5 │ │ │ │ str r7, [sp, #4] │ │ │ │ str r7, [sp] │ │ │ │ - bl 3603d8 │ │ │ │ + bl 360424 │ │ │ │ ldr r8, [r5, #28] │ │ │ │ mov r0, r5 │ │ │ │ add r3, r8, #4 │ │ │ │ mov sl, r8 │ │ │ │ str r3, [r5, #28] │ │ │ │ str r7, [sl], #8 │ │ │ │ ldr ip, [r4, #28] │ │ │ │ ldr r3, [r4, #16] │ │ │ │ ldr r2, [r4, #20] │ │ │ │ ldr r1, [fp, #4] │ │ │ │ str ip, [sp, #4] │ │ │ │ ldr ip, [r4, #24] │ │ │ │ str ip, [sp] │ │ │ │ - bl 3603d8 │ │ │ │ + bl 360424 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ str sl, [r5, #28] │ │ │ │ cmp r4, r9 │ │ │ │ str r7, [r8, #4] │ │ │ │ - bne 363614 │ │ │ │ + bne 363660 │ │ │ │ ldr r4, [r6, #16] │ │ │ │ mov fp, r9 │ │ │ │ cmp fp, r4 │ │ │ │ ldr r9, [sp, #12] │ │ │ │ add r3, r6, #20 │ │ │ │ - beq 3637a0 │ │ │ │ + beq 3637ec │ │ │ │ str r3, [r4] │ │ │ │ ldr r3, [r6, #24] │ │ │ │ ldr r2, [r6, #12] │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ ldr r3, [r6, #16] │ │ │ │ str r3, [r6, #24] │ │ │ │ str fp, [r6, #12] │ │ │ │ str fp, [r6, #16] │ │ │ │ - b 363748 │ │ │ │ + b 363794 │ │ │ │ ldr r3, [r6, #16] │ │ │ │ ldr r8, [sp, #20] │ │ │ │ cmp r3, r9 │ │ │ │ ldr fp, [sp, #24] │ │ │ │ ldr sl, [sp, #28] │ │ │ │ streq r9, [r6, #12] │ │ │ │ - beq 363724 │ │ │ │ + beq 363770 │ │ │ │ add r2, r6, #20 │ │ │ │ str r2, [r3] │ │ │ │ ldr r3, [r6, #24] │ │ │ │ ldr r2, [r6, #12] │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ ldr r3, [r6, #16] │ │ │ │ str r9, [r6, #12] │ │ │ │ str r3, [r6, #24] │ │ │ │ str r9, [r6, #16] │ │ │ │ mov r2, fp │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 361c14 │ │ │ │ + bl 361c60 │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 363798 │ │ │ │ + bne 3637e4 │ │ │ │ cmp sl, #0 │ │ │ │ - bne 363754 │ │ │ │ + bne 3637a0 │ │ │ │ ldr r9, [sp, #12] │ │ │ │ mov r0, r9 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r5 │ │ │ │ - bl 3627e0 │ │ │ │ + bl 36282c │ │ │ │ ldr r6, [r5, #8] │ │ │ │ mov sl, r4 │ │ │ │ cmp r6, #0 │ │ │ │ ldr r4, [r5, #40] @ 0x28 │ │ │ │ - bne 36358c │ │ │ │ + bne 3635d8 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 36329c │ │ │ │ + b 3632e8 │ │ │ │ ldr r9, [sp, #12] │ │ │ │ str r4, [r6, #12] │ │ │ │ - b 363748 │ │ │ │ + b 363794 │ │ │ │ mvn r9, #11 │ │ │ │ - b 363748 │ │ │ │ + b 363794 │ │ │ │ str fp, [r6, #12] │ │ │ │ - b 363748 │ │ │ │ + b 363794 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ - bl 3627e0 │ │ │ │ + bl 36282c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, lr} │ │ │ │ - b 363554 │ │ │ │ + b 3635a0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r6, r1 │ │ │ │ - ldr r1, [pc, #312] @ 363924 │ │ │ │ - ldr r3, [pc, #312] @ 363928 │ │ │ │ + ldr r1, [pc, #312] @ 363970 │ │ │ │ + ldr r3, [pc, #312] @ 363974 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r4, [r0] │ │ │ │ ldr r3, [r1, r3] │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp r4, #0 │ │ │ │ mov r5, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r3, #0 │ │ │ │ - bne 3638d4 │ │ │ │ + bne 363920 │ │ │ │ tst r6, #768 @ 0x300 │ │ │ │ - beq 3638f0 │ │ │ │ + beq 36393c │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r3, [r2, #8] │ │ │ │ cmp r3, r1 │ │ │ │ - bls 363854 │ │ │ │ + bls 3638a0 │ │ │ │ ldr r3, [r2, #4] │ │ │ │ add r3, r3, r1, lsl #3 │ │ │ │ ldr r7, [r3, #4] │ │ │ │ cmp r7, #0 │ │ │ │ - beq 363854 │ │ │ │ + beq 3638a0 │ │ │ │ mov r0, r7 │ │ │ │ - bl 3627e0 │ │ │ │ + bl 36282c │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl 363554 │ │ │ │ + bl 3635a0 │ │ │ │ ldr r2, [r5, #52] @ 0x34 │ │ │ │ and r3, r6, #512 @ 0x200 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3638f8 │ │ │ │ + beq 363944 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, #0 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r3, [sp, #8] │ │ │ │ - bne 363914 │ │ │ │ + bne 363960 │ │ │ │ tst r6, #1024 @ 0x400 │ │ │ │ ldrne r3, [sp, #8] │ │ │ │ ldr r0, [r4, #24] │ │ │ │ orrne r3, r3, #1 │ │ │ │ strne r3, [sp, #8] │ │ │ │ add r2, sp, #4 │ │ │ │ mov r3, #8 │ │ │ │ mov r1, #66 @ 0x42 │ │ │ │ bl 3b828 │ │ │ │ cmp r0, #0 │ │ │ │ streq r0, [r5, #76] @ 0x4c │ │ │ │ - ldr r2, [pc, #124] @ 36392c │ │ │ │ - ldr r3, [pc, #116] @ 363928 │ │ │ │ + ldr r2, [pc, #124] @ 363978 │ │ │ │ + ldr r3, [pc, #116] @ 363974 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 363920 │ │ │ │ + bne 36396c │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 3638d4 │ │ │ │ + bne 363920 │ │ │ │ tst r6, #768 @ 0x300 │ │ │ │ mov r4, r3 │ │ │ │ - bne 36381c │ │ │ │ + bne 363868 │ │ │ │ mov r0, #0 │ │ │ │ - b 3638a8 │ │ │ │ + b 3638f4 │ │ │ │ ldr r2, [r5, #76] @ 0x4c │ │ │ │ tst r2, #512 @ 0x200 │ │ │ │ - bne 363864 │ │ │ │ + bne 3638b0 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 3638f0 │ │ │ │ + beq 36393c │ │ │ │ ldr r3, [r5, #4] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r3, #4 │ │ │ │ str r3, [sp, #8] │ │ │ │ - b 36387c │ │ │ │ + b 3638c8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq sl, ip, lsl #16 │ │ │ │ + tsteq sl, r0, asr #15 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq sl, r8, asr #14 │ │ │ │ + @ instruction: 0x011ac6fc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr ip, [r0] │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp ip, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r7, r2 │ │ │ │ - bne 363980 │ │ │ │ + bne 3639cc │ │ │ │ ldr r6, [r4, #32] │ │ │ │ cmp r6, #0 │ │ │ │ - beq 3639a0 │ │ │ │ + beq 3639ec │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ - b 3637d0 │ │ │ │ + b 36381c │ │ │ │ mov r3, ip │ │ │ │ ldr ip, [ip] │ │ │ │ cmp ip, #0 │ │ │ │ - bne 363980 │ │ │ │ + bne 3639cc │ │ │ │ ldr r6, [r4, #32] │ │ │ │ mov ip, r3 │ │ │ │ cmp r6, #0 │ │ │ │ - bne 363968 │ │ │ │ + bne 3639b4 │ │ │ │ ldrd r8, [r4, #64] @ 0x40 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ strd r8, [sp, #8] │ │ │ │ ldr ip, [ip, #24] │ │ │ │ mov r3, #1 │ │ │ │ mov r2, #3 │ │ │ │ mov r0, r6 │ │ │ │ str ip, [sp] │ │ │ │ bl 39e6c │ │ │ │ cmn r0, #1 │ │ │ │ strne r0, [r4, #32] │ │ │ │ - bne 363968 │ │ │ │ + bne 3639b4 │ │ │ │ str r6, [r4, #32] │ │ │ │ bl 3b174 <__errno_location@plt> │ │ │ │ ldr r0, [r0] │ │ │ │ rsb r0, r0, #0 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r8, [r0, #40] @ 0x28 │ │ │ │ subs r7, r2, #0 │ │ │ │ add r8, r8, #81920 @ 0x14000 │ │ │ │ ldr sl, [r8, #8] │ │ │ │ - ble 363a68 │ │ │ │ + ble 363ab4 │ │ │ │ mov r6, r0 │ │ │ │ add r9, r1, #4 │ │ │ │ mov fp, #2 │ │ │ │ mov r4, r9 │ │ │ │ mov r5, #0 │ │ │ │ - b 363a34 │ │ │ │ + b 363a80 │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r7, r5 │ │ │ │ add r4, r4, #8 │ │ │ │ - beq 363a68 │ │ │ │ + beq 363ab4 │ │ │ │ ldmda r4, {r1, r2} │ │ │ │ mov r0, r6 │ │ │ │ - bl 362db0 │ │ │ │ + bl 362dfc │ │ │ │ cmp r0, #0 │ │ │ │ - bne 363a24 │ │ │ │ + bne 363a70 │ │ │ │ ldr r2, [r8, #12] │ │ │ │ mov r1, sl │ │ │ │ mov r0, r6 │ │ │ │ - bl 361c14 │ │ │ │ + bl 361c60 │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 363aa0 │ │ │ │ + bne 363aec │ │ │ │ cmp fp, #1 │ │ │ │ - bne 363a70 │ │ │ │ + bne 363abc │ │ │ │ mov r0, #0 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r6 │ │ │ │ - bl 3627e0 │ │ │ │ + bl 36282c │ │ │ │ mov r3, r4 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ - bl 36329c │ │ │ │ + bl 3632e8 │ │ │ │ ldr r8, [r6, #40] @ 0x28 │ │ │ │ mov fp, #1 │ │ │ │ add r8, r8, #81920 @ 0x14000 │ │ │ │ ldr sl, [r8, #8] │ │ │ │ - b 363a18 │ │ │ │ + b 363a64 │ │ │ │ mvn r0, #11 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #1 │ │ │ │ - b 363554 │ │ │ │ + b 3635a0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr fp, [r1] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ cmp fp, r3 │ │ │ │ - bcs 3644c8 │ │ │ │ + bcs 364514 │ │ │ │ mov ip, r1 │ │ │ │ - ldr r1, [pc, #3188] @ 364754 │ │ │ │ + ldr r1, [pc, #3188] @ 3647a0 │ │ │ │ mov r9, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, fp │ │ │ │ mov sl, r0 │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ str ip, [sp, #32] │ │ │ │ str r2, [sp, #24] │ │ │ │ @@ -827004,7537 +827023,7537 @@ │ │ │ │ sub r3, fp, r3 │ │ │ │ lsr r1, r7, #13 │ │ │ │ and r1, r1, #7 │ │ │ │ lsr r6, r7, #29 │ │ │ │ str r1, [sp, #20] │ │ │ │ bics r1, r6, #2 │ │ │ │ str r1, [sp, #16] │ │ │ │ - ldr r1, [pc, #3128] @ 364758 │ │ │ │ + ldr r1, [pc, #3128] @ 3647a4 │ │ │ │ lsr r2, r7, #16 │ │ │ │ and r4, r2, #3 │ │ │ │ asr r3, r3, #2 │ │ │ │ and r5, r1, r7, lsl #2 │ │ │ │ - bne 3642c8 │ │ │ │ - ldr r2, [pc, #3108] @ 36475c │ │ │ │ + bne 364314 │ │ │ │ + ldr r2, [pc, #3108] @ 3647a8 │ │ │ │ mov r1, #1 │ │ │ │ and r8, r2, r7, lsr #18 │ │ │ │ - ldr r2, [pc, #3100] @ 364760 │ │ │ │ + ldr r2, [pc, #3100] @ 3647ac │ │ │ │ mov r0, sl │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r4, #0 │ │ │ │ - beq 3642e4 │ │ │ │ - ldr r2, [pc, #3080] @ 364764 │ │ │ │ + beq 364330 │ │ │ │ + ldr r2, [pc, #3080] @ 3647b0 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3060] @ 364768 │ │ │ │ + ldr r3, [pc, #3060] @ 3647b4 │ │ │ │ add fp, fp, #4 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r6, #5 │ │ │ │ - bhi 363ba4 │ │ │ │ + bhi 363bf0 │ │ │ │ add r3, r3, r6 │ │ │ │ ldrh r3, [r3, r6] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3028] @ 36476c │ │ │ │ + ldr r2, [pc, #3028] @ 3647b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ sub r4, r8, #1 │ │ │ │ - beq 3640e0 │ │ │ │ + beq 36412c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldreq r6, [sp, #16] │ │ │ │ - bne 3644d0 │ │ │ │ - ldr r3, [pc, #2984] @ 364770 │ │ │ │ + bne 36451c │ │ │ │ + ldr r3, [pc, #2984] @ 3647bc │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ mov r9, #0 │ │ │ │ - ldr r2, [pc, #2968] @ 364774 │ │ │ │ + ldr r2, [pc, #2968] @ 3647c0 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bls 3642a0 │ │ │ │ - ldr r3, [pc, #2932] @ 364778 │ │ │ │ + bls 3642ec │ │ │ │ + ldr r3, [pc, #2932] @ 3647c4 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #4 │ │ │ │ - bhi 363df4 │ │ │ │ + bhi 363e40 │ │ │ │ ldrb r3, [r3, r2] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ lsl r7, r5, #16 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2896] @ 36477c │ │ │ │ + ldr r2, [pc, #2896] @ 3647c8 │ │ │ │ ldrh r3, [r3, #98] @ 0x62 │ │ │ │ lsr r1, r7, #16 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 364334 │ │ │ │ - ldr r2, [pc, #2880] @ 364780 │ │ │ │ + bhi 364380 │ │ │ │ + ldr r2, [pc, #2880] @ 3647cc │ │ │ │ cmp r3, r2 │ │ │ │ - bls 36431c │ │ │ │ - ldr r3, [pc, #2872] @ 364784 │ │ │ │ + bls 364368 │ │ │ │ + ldr r3, [pc, #2872] @ 3647d0 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 38abfc │ │ │ │ + bl 38ac48 │ │ │ │ cmp r9, #0 │ │ │ │ - bne 363cfc │ │ │ │ + bne 363d48 │ │ │ │ cmp r6, #0 │ │ │ │ add fp, fp, #4 │ │ │ │ - beq 364040 │ │ │ │ + beq 36408c │ │ │ │ cmp r4, #0 │ │ │ │ sub r6, r6, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ sub r4, r4, #1 │ │ │ │ - beq 3640e0 │ │ │ │ + beq 36412c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ movne r9, #0 │ │ │ │ - beq 363bcc │ │ │ │ + beq 363c18 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bls 363d30 │ │ │ │ - ldr r3, [pc, #2792] @ 364788 │ │ │ │ + bls 363d7c │ │ │ │ + ldr r3, [pc, #2792] @ 3647d4 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #4 │ │ │ │ - bhi 364684 │ │ │ │ + bhi 3646d0 │ │ │ │ ldrb r3, [r3, r2] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ lsl r7, r5, #16 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2756] @ 36478c │ │ │ │ + ldr r2, [pc, #2756] @ 3647d8 │ │ │ │ ldrh r3, [r3, #106] @ 0x6a │ │ │ │ lsr r1, r7, #16 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 36434c │ │ │ │ - ldr r2, [pc, #2740] @ 364790 │ │ │ │ + bhi 364398 │ │ │ │ + ldr r2, [pc, #2740] @ 3647dc │ │ │ │ cmp r3, r2 │ │ │ │ - bls 364304 │ │ │ │ - ldr r3, [pc, #2732] @ 364794 │ │ │ │ + bls 364350 │ │ │ │ + ldr r3, [pc, #2732] @ 3647e0 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3c8628 │ │ │ │ + bl 3c8674 │ │ │ │ cmp r9, #0 │ │ │ │ - beq 363c60 │ │ │ │ + beq 363cac │ │ │ │ cmp r6, #0 │ │ │ │ - beq 364228 │ │ │ │ + beq 364274 │ │ │ │ cmp r4, #0 │ │ │ │ sub r6, r6, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ sub r4, r4, #1 │ │ │ │ - beq 3640e0 │ │ │ │ + beq 36412c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r9, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 363bd4 │ │ │ │ + beq 363c20 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bhi 363c98 │ │ │ │ + bhi 363ce4 │ │ │ │ lsl r7, r5, #16 │ │ │ │ lsr r3, r7, #16 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl 36feb0 │ │ │ │ + bl 36fefc │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - bne 364264 │ │ │ │ - ldr r2, [pc, #2624] @ 364798 │ │ │ │ + bne 3642b0 │ │ │ │ + ldr r2, [pc, #2624] @ 3647e4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r9, #0 │ │ │ │ - b 3642a4 │ │ │ │ + b 3642f0 │ │ │ │ lsl r7, r5, #16 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2576] @ 36479c │ │ │ │ + ldr r2, [pc, #2576] @ 3647e8 │ │ │ │ ldrh r3, [r3, #102] @ 0x66 │ │ │ │ lsr r1, r7, #16 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 364364 │ │ │ │ - ldr r2, [pc, #2560] @ 3647a0 │ │ │ │ + bhi 3643b0 │ │ │ │ + ldr r2, [pc, #2560] @ 3647ec │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 36437c │ │ │ │ - ldr r2, [pc, #2552] @ 3647a4 │ │ │ │ + bhi 3643c8 │ │ │ │ + ldr r2, [pc, #2552] @ 3647f0 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 364414 │ │ │ │ - ldr r2, [pc, #2544] @ 3647a8 │ │ │ │ + bhi 364460 │ │ │ │ + ldr r2, [pc, #2544] @ 3647f4 │ │ │ │ cmp r3, r2 │ │ │ │ - bls 3643fc │ │ │ │ - ldr r3, [pc, #2536] @ 3647ac │ │ │ │ + bls 364448 │ │ │ │ + ldr r3, [pc, #2536] @ 3647f8 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3942e0 │ │ │ │ - b 363c58 │ │ │ │ - ldr r3, [pc, #2516] @ 3647b0 │ │ │ │ + bl 39432c │ │ │ │ + b 363ca4 │ │ │ │ + ldr r3, [pc, #2516] @ 3647fc │ │ │ │ lsl r1, r5, #16 │ │ │ │ lsr r1, r1, #16 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, sl │ │ │ │ - bl 368500 │ │ │ │ - b 363c58 │ │ │ │ - ldr r3, [pc, #2488] @ 3647b4 │ │ │ │ - ldr r2, [pc, #2488] @ 3647b8 │ │ │ │ + bl 36854c │ │ │ │ + b 363ca4 │ │ │ │ + ldr r3, [pc, #2488] @ 364800 │ │ │ │ + ldr r2, [pc, #2488] @ 364804 │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r8, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363c58 │ │ │ │ + b 363ca4 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2392] @ 36477c │ │ │ │ + ldr r2, [pc, #2392] @ 3647c8 │ │ │ │ ldrh r3, [r3, #98] @ 0x62 │ │ │ │ lsl r7, r5, #16 │ │ │ │ cmp r3, r2 │ │ │ │ lsr r0, r7, #16 │ │ │ │ - bhi 364470 │ │ │ │ - ldr r2, [pc, #2372] @ 364780 │ │ │ │ + bhi 3644bc │ │ │ │ + ldr r2, [pc, #2372] @ 3647cc │ │ │ │ cmp r3, r2 │ │ │ │ - bls 36442c │ │ │ │ - bl 38a888 │ │ │ │ + bls 364478 │ │ │ │ + bl 38a8d4 │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r9, #0 │ │ │ │ - bne 3643d8 │ │ │ │ - ldr r2, [pc, #2404] @ 3647bc │ │ │ │ + bne 364424 │ │ │ │ + ldr r2, [pc, #2404] @ 364808 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363bfc │ │ │ │ + b 363c48 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2364] @ 3647c0 │ │ │ │ + ldr r2, [pc, #2364] @ 36480c │ │ │ │ ldrh r3, [r3, #104] @ 0x68 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 3644b4 │ │ │ │ - ldr r2, [pc, #2352] @ 3647c4 │ │ │ │ + bhi 364500 │ │ │ │ + ldr r2, [pc, #2352] @ 364810 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 36450c │ │ │ │ - ldr r2, [pc, #2344] @ 3647c8 │ │ │ │ + bhi 364558 │ │ │ │ + ldr r2, [pc, #2344] @ 364814 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 364538 │ │ │ │ + bhi 364584 │ │ │ │ cmp r9, #0 │ │ │ │ - bne 364394 │ │ │ │ - ldr r2, [pc, #2328] @ 3647cc │ │ │ │ + bne 3643e0 │ │ │ │ + ldr r2, [pc, #2328] @ 364818 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363bfc │ │ │ │ + b 363c48 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2288] @ 3647d0 │ │ │ │ + ldr r2, [pc, #2288] @ 36481c │ │ │ │ ldrh r3, [r3, #102] @ 0x66 │ │ │ │ lsl r7, r5, #16 │ │ │ │ cmp r3, r2 │ │ │ │ lsr r0, r7, #16 │ │ │ │ - bhi 36447c │ │ │ │ - ldr r2, [pc, #2268] @ 3647d4 │ │ │ │ + bhi 3644c8 │ │ │ │ + ldr r2, [pc, #2268] @ 364820 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 364500 │ │ │ │ - ldr r2, [pc, #2200] @ 36479c │ │ │ │ + bhi 36454c │ │ │ │ + ldr r2, [pc, #2200] @ 3647e8 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 364520 │ │ │ │ - ldr r2, [pc, #2192] @ 3647a0 │ │ │ │ + bhi 36456c │ │ │ │ + ldr r2, [pc, #2192] @ 3647ec │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 3645d8 │ │ │ │ - ldr r2, [pc, #2184] @ 3647a4 │ │ │ │ + bhi 364624 │ │ │ │ + ldr r2, [pc, #2184] @ 3647f0 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 364590 │ │ │ │ - ldr r2, [pc, #2176] @ 3647a8 │ │ │ │ + bhi 3645dc │ │ │ │ + ldr r2, [pc, #2176] @ 3647f4 │ │ │ │ cmp r3, r2 │ │ │ │ - bls 36466c │ │ │ │ - bl 38c370 │ │ │ │ + bls 3646b8 │ │ │ │ + bl 38c3bc │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - beq 36448c │ │ │ │ - ldr r2, [pc, #2196] @ 3647d8 │ │ │ │ + beq 3644d8 │ │ │ │ + ldr r2, [pc, #2196] @ 364824 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363d80 │ │ │ │ + b 363dcc │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2160] @ 3647dc │ │ │ │ + ldr r2, [pc, #2160] @ 364828 │ │ │ │ ldrh r3, [r3, #106] @ 0x6a │ │ │ │ lsl r7, r5, #16 │ │ │ │ cmp r3, r2 │ │ │ │ lsr r0, r7, #16 │ │ │ │ - bhi 364438 │ │ │ │ - ldr r2, [pc, #2140] @ 3647e0 │ │ │ │ + bhi 364484 │ │ │ │ + ldr r2, [pc, #2140] @ 36482c │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 3644f4 │ │ │ │ - ldr r2, [pc, #2132] @ 3647e4 │ │ │ │ + bhi 364540 │ │ │ │ + ldr r2, [pc, #2132] @ 364830 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 36452c │ │ │ │ - ldr r2, [pc, #2032] @ 36478c │ │ │ │ + bhi 364578 │ │ │ │ + ldr r2, [pc, #2032] @ 3647d8 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 3645e4 │ │ │ │ - ldr r2, [pc, #2024] @ 364790 │ │ │ │ + bhi 364630 │ │ │ │ + ldr r2, [pc, #2024] @ 3647dc │ │ │ │ cmp r3, r2 │ │ │ │ - bls 36454c │ │ │ │ - bl 3c602c │ │ │ │ + bls 364598 │ │ │ │ + bl 3c6078 │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - beq 364448 │ │ │ │ - ldr r2, [pc, #2084] @ 3647e8 │ │ │ │ + beq 364494 │ │ │ │ + ldr r2, [pc, #2084] @ 364834 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363cbc │ │ │ │ + b 363d08 │ │ │ │ lsl r7, r5, #16 │ │ │ │ lsr r7, r7, #16 │ │ │ │ mov r0, r7 │ │ │ │ - bl 3648b4 │ │ │ │ + bl 364900 │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - bne 3641e8 │ │ │ │ - ldr r2, [pc, #2024] @ 3647ec │ │ │ │ + bne 364234 │ │ │ │ + ldr r2, [pc, #2024] @ 364838 │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1996] @ 3647f0 │ │ │ │ + ldr r3, [pc, #1996] @ 36483c │ │ │ │ mov r1, r7 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, sl │ │ │ │ - bl 368500 │ │ │ │ + bl 36854c │ │ │ │ cmp r6, #0 │ │ │ │ add fp, fp, #4 │ │ │ │ - bne 363c6c │ │ │ │ + bne 363cb8 │ │ │ │ cmp r4, #0 │ │ │ │ sub r4, r4, #1 │ │ │ │ - beq 3640e0 │ │ │ │ + beq 36412c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 363bcc │ │ │ │ + beq 363c18 │ │ │ │ mov r9, r6 │ │ │ │ - b 363c90 │ │ │ │ - ldr r2, [pc, #1932] @ 3647f4 │ │ │ │ + b 363cdc │ │ │ │ + ldr r2, [pc, #1932] @ 364840 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - beq 3640e0 │ │ │ │ + beq 36412c │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ mov r6, r8 │ │ │ │ sub r4, r8, #1 │ │ │ │ - bls 364678 │ │ │ │ - ldr r3, [pc, #1892] @ 3647f8 │ │ │ │ + bls 3646c4 │ │ │ │ + ldr r3, [pc, #1892] @ 364844 │ │ │ │ mov r9, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r8, r9 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 36414c │ │ │ │ + b 364198 │ │ │ │ cmp r4, #2 │ │ │ │ - beq 36461c │ │ │ │ + beq 364668 │ │ │ │ cmp r4, #3 │ │ │ │ - beq 3645f0 │ │ │ │ + beq 36463c │ │ │ │ cmp r4, #1 │ │ │ │ - beq 364558 │ │ │ │ - ldr r2, [pc, #1848] @ 3647fc │ │ │ │ + beq 3645a4 │ │ │ │ + ldr r2, [pc, #1848] @ 364848 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ subne r4, r8, #1 │ │ │ │ movne r6, r8 │ │ │ │ - bne 363bc0 │ │ │ │ - ldr r2, [pc, #1816] @ 364800 │ │ │ │ + bne 363c0c │ │ │ │ + ldr r2, [pc, #1816] @ 36484c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r2, [sp, #32] │ │ │ │ ldr r3, [r2, #4] │ │ │ │ cmp r3, fp │ │ │ │ - bls 3644c8 │ │ │ │ + bls 364514 │ │ │ │ ldr r3, [r2] │ │ │ │ - b 363af8 │ │ │ │ - ldr r2, [pc, #1776] @ 364804 │ │ │ │ + b 363b44 │ │ │ │ + ldr r2, [pc, #1776] @ 364850 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ sub r4, r8, #1 │ │ │ │ - beq 3640e0 │ │ │ │ + beq 36412c │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bls 3645c0 │ │ │ │ - ldr r3, [pc, #1740] @ 364808 │ │ │ │ + bls 36460c │ │ │ │ + ldr r3, [pc, #1740] @ 364854 │ │ │ │ mov r9, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r8, r9 │ │ │ │ mov r6, #1 │ │ │ │ str r3, [sp, #12] │ │ │ │ - ldr r3, [pc, #1720] @ 36480c │ │ │ │ + ldr r3, [pc, #1720] @ 364858 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #4 │ │ │ │ - bhi 3646e0 │ │ │ │ + bhi 36472c │ │ │ │ add r3, r3, r2 │ │ │ │ ldrsh r3, [r3, r2] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ lsl r7, r5, #16 │ │ │ │ lsr r7, r7, #16 │ │ │ │ mov r0, r7 │ │ │ │ - bl 3648b4 │ │ │ │ + bl 364900 │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - bne 3641e8 │ │ │ │ - ldr r2, [pc, #1660] @ 364810 │ │ │ │ + bne 364234 │ │ │ │ + ldr r2, [pc, #1660] @ 36485c │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [sp] │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363bfc │ │ │ │ - ldr r2, [pc, #1628] @ 364814 │ │ │ │ + b 363c48 │ │ │ │ + ldr r2, [pc, #1628] @ 364860 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bls 36459c │ │ │ │ - ldr r3, [pc, #1604] @ 364818 │ │ │ │ + bls 3645e8 │ │ │ │ + ldr r3, [pc, #1604] @ 364864 │ │ │ │ mov r4, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r9, #1 │ │ │ │ mov r6, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 36414c │ │ │ │ - ldr r2, [pc, #1580] @ 36481c │ │ │ │ + b 364198 │ │ │ │ + ldr r2, [pc, #1580] @ 364868 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [sp] │ │ │ │ mov r0, sl │ │ │ │ mov r3, r5 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1552] @ 364820 │ │ │ │ + ldr r3, [pc, #1552] @ 36486c │ │ │ │ mov r1, r7 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, sl │ │ │ │ - bl 368500 │ │ │ │ + bl 36854c │ │ │ │ cmp r6, #0 │ │ │ │ - bne 363d04 │ │ │ │ + bne 363d50 │ │ │ │ cmp r4, #0 │ │ │ │ sub r4, r4, #1 │ │ │ │ - beq 3640e0 │ │ │ │ + beq 36412c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 3642c0 │ │ │ │ + beq 36430c │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ movhi r9, #1 │ │ │ │ - bhi 36414c │ │ │ │ + bhi 364198 │ │ │ │ lsl r3, r5, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl 36feb0 │ │ │ │ + bl 36fefc │ │ │ │ str r0, [sp, #12] │ │ │ │ - ldr r2, [pc, #1464] @ 364824 │ │ │ │ + ldr r2, [pc, #1464] @ 364870 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1436] @ 364828 │ │ │ │ + ldr r3, [pc, #1436] @ 364874 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, sl │ │ │ │ - bl 36ffe8 │ │ │ │ - b 363cfc │ │ │ │ + bl 370034 │ │ │ │ + b 363d48 │ │ │ │ lsl r7, r5, #16 │ │ │ │ - ldr r3, [pc, #1408] @ 36482c │ │ │ │ + ldr r3, [pc, #1408] @ 364878 │ │ │ │ lsr r1, r7, #16 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, sl │ │ │ │ - bl 36ffe8 │ │ │ │ - b 363c58 │ │ │ │ + bl 370034 │ │ │ │ + b 363ca4 │ │ │ │ mov r9, #1 │ │ │ │ - b 363bd4 │ │ │ │ + b 363c20 │ │ │ │ lsl r8, r2, #19 │ │ │ │ - ldr r2, [pc, #1372] @ 364830 │ │ │ │ + ldr r2, [pc, #1372] @ 36487c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ lsr r8, r8, #19 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r3, [sp, #20] │ │ │ │ str r3, [sp] │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ mov r3, r7 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363b6c │ │ │ │ - ldr r3, [pc, #1320] @ 364834 │ │ │ │ + b 363bb8 │ │ │ │ + ldr r3, [pc, #1320] @ 364880 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3c3bac │ │ │ │ - b 363c58 │ │ │ │ - ldr r3, [pc, #1300] @ 364838 │ │ │ │ + bl 3c3bf8 │ │ │ │ + b 363ca4 │ │ │ │ + ldr r3, [pc, #1300] @ 364884 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3879b8 │ │ │ │ - b 363c58 │ │ │ │ - ldr r3, [pc, #1280] @ 36483c │ │ │ │ + bl 387a04 │ │ │ │ + b 363ca4 │ │ │ │ + ldr r3, [pc, #1280] @ 364888 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3c02b0 │ │ │ │ - b 363c58 │ │ │ │ - ldr r3, [pc, #1260] @ 364840 │ │ │ │ + bl 3c02fc │ │ │ │ + b 363ca4 │ │ │ │ + ldr r3, [pc, #1260] @ 36488c │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3e8310 │ │ │ │ - b 363c58 │ │ │ │ - ldr r3, [pc, #1240] @ 364844 │ │ │ │ + bl 3e835c │ │ │ │ + b 363ca4 │ │ │ │ + ldr r3, [pc, #1240] @ 364890 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3f35f8 │ │ │ │ - b 363c58 │ │ │ │ - ldr r3, [pc, #1220] @ 364848 │ │ │ │ + bl 3f3644 │ │ │ │ + b 363ca4 │ │ │ │ + ldr r3, [pc, #1220] @ 364894 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3d3610 │ │ │ │ - b 363c58 │ │ │ │ - ldr r2, [pc, #1200] @ 36484c │ │ │ │ + bl 3d365c │ │ │ │ + b 363ca4 │ │ │ │ + ldr r2, [pc, #1200] @ 364898 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1172] @ 364850 │ │ │ │ - ldr r2, [pc, #1172] @ 364854 │ │ │ │ + ldr r3, [pc, #1172] @ 36489c │ │ │ │ + ldr r2, [pc, #1172] @ 3648a0 │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r8, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363cfc │ │ │ │ - ldr r2, [pc, #1144] @ 364858 │ │ │ │ + b 363d48 │ │ │ │ + ldr r2, [pc, #1144] @ 3648a4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363c20 │ │ │ │ - ldr r3, [pc, #1112] @ 36485c │ │ │ │ + b 363c6c │ │ │ │ + ldr r3, [pc, #1112] @ 3648a8 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 378494 │ │ │ │ - b 363c58 │ │ │ │ - ldr r3, [pc, #1092] @ 364860 │ │ │ │ + bl 3784e0 │ │ │ │ + b 363ca4 │ │ │ │ + ldr r3, [pc, #1092] @ 3648ac │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3add78 │ │ │ │ - b 363c58 │ │ │ │ - bl 3875f8 │ │ │ │ + bl 3addc4 │ │ │ │ + b 363ca4 │ │ │ │ + bl 387644 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 363e48 │ │ │ │ - bl 41f298 │ │ │ │ + b 363e94 │ │ │ │ + bl 41f2e4 │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r9, #0 │ │ │ │ - bne 363fbc │ │ │ │ - ldr r2, [pc, #1044] @ 364864 │ │ │ │ + bne 364008 │ │ │ │ + ldr r2, [pc, #1044] @ 3648b0 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363bfc │ │ │ │ - bl 3bff1c │ │ │ │ + b 363c48 │ │ │ │ + bl 3bff68 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 363e48 │ │ │ │ - bl 4165fc │ │ │ │ + b 363e94 │ │ │ │ + bl 416648 │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r9, #0 │ │ │ │ - bne 363f3c │ │ │ │ - ldr r2, [pc, #980] @ 364868 │ │ │ │ + bne 363f88 │ │ │ │ + ldr r2, [pc, #980] @ 3648b4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363bfc │ │ │ │ + b 363c48 │ │ │ │ lsl r0, r5, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ - bl 3a4380 │ │ │ │ + bl 3a43cc │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 363ea4 │ │ │ │ + b 363ef0 │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bls 364654 │ │ │ │ - ldr r3, [pc, #908] @ 36486c │ │ │ │ + bls 3646a0 │ │ │ │ + ldr r3, [pc, #908] @ 3648b8 │ │ │ │ mov r9, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r8, r9 │ │ │ │ mov r6, r9 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 36414c │ │ │ │ - bl 4140d4 │ │ │ │ + b 364198 │ │ │ │ + bl 414120 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364440 │ │ │ │ - bl 40b4e8 │ │ │ │ + b 36448c │ │ │ │ + bl 40b534 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364484 │ │ │ │ + b 3644d0 │ │ │ │ lsl r0, r5, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ - bl 3892fc │ │ │ │ + bl 389348 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 363ea4 │ │ │ │ - bl 3eaa5c │ │ │ │ + b 363ef0 │ │ │ │ + bl 3eaaa8 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364484 │ │ │ │ - bl 408f10 │ │ │ │ + b 3644d0 │ │ │ │ + bl 408f5c │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364440 │ │ │ │ + b 36448c │ │ │ │ lsl r0, r5, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ - bl 36c7d8 │ │ │ │ + bl 36c824 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 363ea4 │ │ │ │ - bl 3c1b90 │ │ │ │ + b 363ef0 │ │ │ │ + bl 3c1bdc │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364440 │ │ │ │ - ldr r2, [pc, #784] @ 364870 │ │ │ │ + b 36448c │ │ │ │ + ldr r2, [pc, #784] @ 3648bc │ │ │ │ mov r1, r4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #768] @ 364874 │ │ │ │ + ldr r3, [pc, #768] @ 3648c0 │ │ │ │ mov r5, r4 │ │ │ │ and r8, r3, r7, lsr #4 │ │ │ │ - ldr r3, [pc, #760] @ 364878 │ │ │ │ + ldr r3, [pc, #760] @ 3648c4 │ │ │ │ mov r4, r6 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r9, r5 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 363bd4 │ │ │ │ - bl 3a590c │ │ │ │ + b 363c20 │ │ │ │ + bl 3a5958 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364484 │ │ │ │ + b 3644d0 │ │ │ │ lsl r3, r5, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl 36feb0 │ │ │ │ + bl 36fefc │ │ │ │ mov r4, #0 │ │ │ │ mov r6, r4 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364264 │ │ │ │ + b 3642b0 │ │ │ │ lsl r7, r5, #16 │ │ │ │ lsr r0, r7, #16 │ │ │ │ - bl 36feb0 │ │ │ │ + bl 36fefc │ │ │ │ mov r6, #1 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 363d50 │ │ │ │ - bl 3cb0d4 │ │ │ │ + b 363d9c │ │ │ │ + bl 3cb120 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364484 │ │ │ │ - bl 3e5e90 │ │ │ │ + b 3644d0 │ │ │ │ + bl 3e5edc │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364440 │ │ │ │ - ldr r2, [pc, #644] @ 36487c │ │ │ │ + b 36448c │ │ │ │ + ldr r2, [pc, #644] @ 3648c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #628] @ 364880 │ │ │ │ + ldr r3, [pc, #628] @ 3648cc │ │ │ │ mov r5, r4 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r6 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 363bcc │ │ │ │ - ldr r2, [pc, #608] @ 364884 │ │ │ │ + b 363c18 │ │ │ │ + ldr r2, [pc, #608] @ 3648d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #572] @ 364874 │ │ │ │ + ldr r3, [pc, #572] @ 3648c0 │ │ │ │ mov r5, r4 │ │ │ │ and r8, r3, r7, lsr #4 │ │ │ │ - ldr r3, [pc, #580] @ 364888 │ │ │ │ + ldr r3, [pc, #580] @ 3648d4 │ │ │ │ mov r4, r6 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r9, #1 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 363bd4 │ │ │ │ + b 363c20 │ │ │ │ lsl r7, r5, #16 │ │ │ │ lsr r0, r7, #16 │ │ │ │ - bl 36feb0 │ │ │ │ + bl 36fefc │ │ │ │ mov r6, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 363d50 │ │ │ │ - bl 3706f8 │ │ │ │ + b 363d9c │ │ │ │ + bl 370744 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364484 │ │ │ │ + b 3644d0 │ │ │ │ mov r8, #0 │ │ │ │ mov r9, r8 │ │ │ │ - b 363d30 │ │ │ │ + b 363d7c │ │ │ │ cmp r9, #0 │ │ │ │ - bne 3646f8 │ │ │ │ - ldr r3, [pc, #504] @ 36488c │ │ │ │ - ldr r2, [pc, #504] @ 364890 │ │ │ │ + bne 364744 │ │ │ │ + ldr r3, [pc, #504] @ 3648d8 │ │ │ │ + ldr r2, [pc, #504] @ 3648dc │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [fp] │ │ │ │ mov r7, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [sp] │ │ │ │ mov r0, sl │ │ │ │ mov r3, r5 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #468] @ 364894 │ │ │ │ - ldr r2, [pc, #468] @ 364898 │ │ │ │ + ldr r3, [pc, #468] @ 3648e0 │ │ │ │ + ldr r2, [pc, #468] @ 3648e4 │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r8, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ str r7, [sp, #12] │ │ │ │ - b 363c60 │ │ │ │ + b 363cac │ │ │ │ cmp r9, #0 │ │ │ │ - beq 364744 │ │ │ │ - ldr r3, [pc, #428] @ 36489c │ │ │ │ + beq 364790 │ │ │ │ + ldr r3, [pc, #428] @ 3648e8 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 363bd4 │ │ │ │ - ldr r7, [pc, #416] @ 3648a0 │ │ │ │ - ldr r2, [pc, #416] @ 3648a4 │ │ │ │ + b 363c20 │ │ │ │ + ldr r7, [pc, #416] @ 3648ec │ │ │ │ + ldr r2, [pc, #416] @ 3648f0 │ │ │ │ add r7, pc, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r7, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #388] @ 3648a8 │ │ │ │ - ldr r2, [pc, #388] @ 3648ac │ │ │ │ + ldr r3, [pc, #388] @ 3648f4 │ │ │ │ + ldr r2, [pc, #388] @ 3648f8 │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r8, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ str r7, [sp, #12] │ │ │ │ - b 363cfc │ │ │ │ - ldr r3, [pc, #356] @ 3648b0 │ │ │ │ + b 363d48 │ │ │ │ + ldr r3, [pc, #356] @ 3648fc │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 363bcc │ │ │ │ - addseq ip, lr, ip, asr r2 │ │ │ │ + b 363c18 │ │ │ │ + addseq ip, lr, r0, asr r2 │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - @ instruction: 0x009ec1d8 │ │ │ │ addseq ip, lr, ip, asr #3 │ │ │ │ - @ instruction: 0x00b0bab4 │ │ │ │ - addseq ip, lr, r4, asr #3 │ │ │ │ - addseq r9, sp, r4, lsl #17 │ │ │ │ - umullseq ip, lr, ip, r1 │ │ │ │ - adcseq fp, r0, r0, lsr sl │ │ │ │ + addseq ip, lr, r0, asr #3 │ │ │ │ + @ instruction: 0x00b0bab0 │ │ │ │ + @ instruction: 0x009ec1b8 │ │ │ │ + addseq r9, sp, r8, ror r8 │ │ │ │ + umullseq ip, lr, r0, r1 │ │ │ │ + adcseq fp, r0, ip, lsr #20 │ │ │ │ @ instruction: 0x0000c1b4 │ │ │ │ strheq sl, [r0], -r4 │ │ │ │ - addseq r9, sp, r8, ror #15 │ │ │ │ - umlalseq fp, r0, r9, r9 │ │ │ │ + @ instruction: 0x009d97dc │ │ │ │ + umlalseq fp, r0, r5, r9 │ │ │ │ @ instruction: 0x0000c3bf │ │ │ │ strheq ip, [r0], -pc @ │ │ │ │ - addseq r9, sp, ip, asr #14 │ │ │ │ - addseq ip, lr, r0, lsr #32 │ │ │ │ + addseq r9, sp, r0, asr #14 │ │ │ │ + addseq ip, lr, r4, lsl r0 │ │ │ │ muleq r0, r6, r5 │ │ │ │ muleq r0, r6, r3 │ │ │ │ muleq r0, r6, r1 │ │ │ │ muleq r0, r6, r0 │ │ │ │ - addseq r9, sp, r0, ror r6 │ │ │ │ - addseq r9, sp, r4, asr r6 │ │ │ │ - addseq r9, sp, r8, lsr r6 │ │ │ │ - addseq fp, lr, ip, lsl #31 │ │ │ │ - addseq fp, lr, r0, lsr #30 │ │ │ │ + addseq r9, sp, r4, ror #12 │ │ │ │ + addseq r9, sp, r8, asr #12 │ │ │ │ + addseq r9, sp, ip, lsr #12 │ │ │ │ + addseq fp, lr, r0, lsl #31 │ │ │ │ + addseq fp, lr, r4, lsl pc │ │ │ │ andeq sl, r0, pc, lsr r1 │ │ │ │ andeq sl, r0, pc, lsr r0 │ │ │ │ andeq r9, r0, r8, lsr r0 │ │ │ │ - addseq fp, lr, r4, asr #29 │ │ │ │ + @ instruction: 0x009ebeb8 │ │ │ │ muleq r0, r6, r7 │ │ │ │ muleq r0, r6, r6 │ │ │ │ - addseq fp, lr, r4, lsr lr │ │ │ │ + addseq fp, lr, r8, lsr #28 │ │ │ │ @ instruction: 0x0000c7bf │ │ │ │ @ instruction: 0x0000c6bf │ │ │ │ @ instruction: 0x0000c5bf │ │ │ │ - @ instruction: 0x009ebdb4 │ │ │ │ - addseq fp, lr, r8, ror sp │ │ │ │ - addseq r9, sp, r0, lsl r4 │ │ │ │ - addseq fp, lr, ip, ror #25 │ │ │ │ - @ instruction: 0x009d93b4 │ │ │ │ - umullseq fp, lr, r0, ip │ │ │ │ - strdeq r1, [fp], ip @ │ │ │ │ - addseq fp, lr, r0, asr ip │ │ │ │ - addseq r9, sp, ip, lsl #6 │ │ │ │ - adcseq fp, r0, sl, ror #9 │ │ │ │ - addseq fp, lr, r8, ror #23 │ │ │ │ - umullseq fp, lr, r4, fp │ │ │ │ - addseq r9, sp, r4, ror r2 │ │ │ │ - addseq fp, lr, ip, lsl #23 │ │ │ │ - addseq r9, sp, r4, lsr #4 │ │ │ │ - addseq fp, lr, ip, lsl #22 │ │ │ │ - addseq r9, sp, r8, lsr #3 │ │ │ │ - addseq r9, sp, r8, lsl #3 │ │ │ │ - addseq fp, lr, r8, asr #20 │ │ │ │ - addseq r9, sp, r8, lsr #2 │ │ │ │ - addseq r9, sp, r0, lsl r1 │ │ │ │ - ldrsheq r9, [sp], r8 │ │ │ │ - addseq r9, sp, r0, ror #1 │ │ │ │ - addseq r9, sp, r8, asr #1 │ │ │ │ - ldrheq r9, [sp], r0 │ │ │ │ - @ instruction: 0x009eb9dc │ │ │ │ - addseq r9, sp, r8, ror r0 │ │ │ │ - addseq fp, lr, ip, asr #19 │ │ │ │ - umullseq fp, lr, r8, r9 │ │ │ │ - addseq r9, sp, r0, lsr r0 │ │ │ │ - addseq r9, sp, r8, lsl r0 │ │ │ │ - addseq fp, lr, r8, lsr #18 │ │ │ │ - addseq fp, lr, r4, ror #17 │ │ │ │ - addseq r8, sp, r8, ror #30 │ │ │ │ - addseq fp, lr, ip, lsl #16 │ │ │ │ + addseq fp, lr, r8, lsr #27 │ │ │ │ + addseq fp, lr, ip, ror #26 │ │ │ │ + addseq r9, sp, r4, lsl #8 │ │ │ │ + addseq fp, lr, r0, ror #25 │ │ │ │ + addseq r9, sp, r8, lsr #7 │ │ │ │ + addseq fp, lr, r4, lsl #25 │ │ │ │ + strdeq r1, [fp], r0 @ │ │ │ │ + addseq fp, lr, r4, asr #24 │ │ │ │ + addseq r9, sp, r0, lsl #6 │ │ │ │ + adcseq fp, r0, r6, ror #9 │ │ │ │ + @ instruction: 0x009ebbdc │ │ │ │ + addseq fp, lr, r8, lsl #23 │ │ │ │ + addseq r9, sp, r8, ror #4 │ │ │ │ + addseq fp, lr, r0, lsl #23 │ │ │ │ + addseq r9, sp, r8, lsl r2 │ │ │ │ + addseq fp, lr, r0, lsl #22 │ │ │ │ + umullseq r9, sp, ip, r1 │ │ │ │ + addseq r9, sp, ip, ror r1 │ │ │ │ + addseq fp, lr, ip, lsr sl │ │ │ │ + addseq r9, sp, ip, lsl r1 │ │ │ │ + addseq r9, sp, r4, lsl #2 │ │ │ │ + addseq r9, sp, ip, ror #1 │ │ │ │ + ldrsbeq r9, [sp], r4 │ │ │ │ + ldrheq r9, [sp], ip │ │ │ │ + addseq r9, sp, r4, lsr #1 │ │ │ │ + @ instruction: 0x009eb9d0 │ │ │ │ + addseq r9, sp, ip, rrx │ │ │ │ + addseq fp, lr, r0, asr #19 │ │ │ │ + addseq fp, lr, ip, lsl #19 │ │ │ │ + addseq r9, sp, r4, lsr #32 │ │ │ │ + addseq r9, sp, ip │ │ │ │ + addseq fp, lr, ip, lsl r9 │ │ │ │ + @ instruction: 0x009eb8d8 │ │ │ │ + addseq r8, sp, ip, asr pc │ │ │ │ + addseq fp, lr, r0, lsl #16 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - addseq fp, lr, r8, lsl #15 │ │ │ │ - addseq fp, lr, r4, ror r7 │ │ │ │ + addseq fp, lr, ip, ror r7 │ │ │ │ + addseq fp, lr, r8, ror #14 │ │ │ │ + addseq fp, lr, r4, asr #13 │ │ │ │ + addseq fp, lr, ip, lsr r7 │ │ │ │ + addseq fp, lr, r0, lsr #13 │ │ │ │ + addseq fp, lr, ip, lsr #12 │ │ │ │ @ instruction: 0x009eb6d0 │ │ │ │ - addseq fp, lr, r8, asr #14 │ │ │ │ - addseq fp, lr, ip, lsr #13 │ │ │ │ - addseq fp, lr, r8, lsr r6 │ │ │ │ - @ instruction: 0x009eb6dc │ │ │ │ - addseq r8, sp, r4, ror sp │ │ │ │ - addseq fp, lr, r8, asr #13 │ │ │ │ - addseq fp, lr, r0, ror #11 │ │ │ │ - addseq fp, lr, ip, asr #11 │ │ │ │ - addseq fp, lr, r8, ror r6 │ │ │ │ - addseq r8, sp, r0, lsl sp │ │ │ │ - addseq fp, lr, r4, ror #12 │ │ │ │ - addseq fp, lr, r4, lsl #11 │ │ │ │ - ldr r3, [pc, #2516] @ 365290 │ │ │ │ + addseq r8, sp, r8, ror #26 │ │ │ │ + @ instruction: 0x009eb6bc │ │ │ │ + @ instruction: 0x009eb5d4 │ │ │ │ + addseq fp, lr, r0, asr #11 │ │ │ │ + addseq fp, lr, ip, ror #12 │ │ │ │ + addseq r8, sp, r4, lsl #26 │ │ │ │ + addseq fp, lr, r8, asr r6 │ │ │ │ + addseq fp, lr, r8, ror r5 │ │ │ │ + ldr r3, [pc, #2516] @ 3652dc │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 36829c │ │ │ │ + bhi 3682e8 │ │ │ │ cmp r0, #13312 @ 0x3400 │ │ │ │ - bcc 3648fc │ │ │ │ - ldr r3, [pc, #2500] @ 365294 │ │ │ │ - ldr r2, [pc, #2500] @ 365298 │ │ │ │ + bcc 364948 │ │ │ │ + ldr r3, [pc, #2500] @ 3652e0 │ │ │ │ + ldr r2, [pc, #2500] @ 3652e4 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r0, r0, #13312 @ 0x3400 │ │ │ │ cmp r0, r2 │ │ │ │ - bhi 3648f0 │ │ │ │ + bhi 36493c │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2468] @ 36529c │ │ │ │ + ldr r0, [pc, #2468] @ 3652e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #2460] @ 3652a0 │ │ │ │ + ldr r3, [pc, #2460] @ 3652ec │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 364958 │ │ │ │ + bhi 3649a4 │ │ │ │ cmp r0, #1344 @ 0x540 │ │ │ │ - bcs 368160 │ │ │ │ + bcs 3681ac │ │ │ │ cmp r0, #0 │ │ │ │ - beq 368290 │ │ │ │ + beq 3682dc │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ lsl r3, r0, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #508 @ 0x1fc │ │ │ │ - bhi 3682b4 │ │ │ │ - ldr r3, [pc, #2416] @ 3652a4 │ │ │ │ + bhi 368300 │ │ │ │ + ldr r3, [pc, #2416] @ 3652f0 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #508 @ 0x1fc │ │ │ │ - bhi 36494c │ │ │ │ + bhi 364998 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2388] @ 3652a8 │ │ │ │ + ldr r0, [pc, #2388] @ 3652f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #2380] @ 3652ac │ │ │ │ + ldr r3, [pc, #2380] @ 3652f8 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 368278 │ │ │ │ + bhi 3682c4 │ │ │ │ cmp r0, #2048 @ 0x800 │ │ │ │ - bcc 368264 │ │ │ │ - ldr r3, [pc, #2364] @ 3652b0 │ │ │ │ + bcc 3682b0 │ │ │ │ + ldr r3, [pc, #2364] @ 3652fc │ │ │ │ sub r0, r0, #2048 @ 0x800 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #348 @ 0x15c │ │ │ │ - bhi 364990 │ │ │ │ + bhi 3649dc │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2332] @ 3652b4 │ │ │ │ + ldr r0, [pc, #2332] @ 365300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2324] @ 3652b8 │ │ │ │ + ldr r0, [pc, #2324] @ 365304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2316] @ 3652bc │ │ │ │ + ldr r0, [pc, #2316] @ 365308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2308] @ 3652c0 │ │ │ │ + ldr r0, [pc, #2308] @ 36530c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2300] @ 3652c4 │ │ │ │ + ldr r0, [pc, #2300] @ 365310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2292] @ 3652c8 │ │ │ │ + ldr r0, [pc, #2292] @ 365314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2284] @ 3652cc │ │ │ │ + ldr r0, [pc, #2284] @ 365318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2276] @ 3652d0 │ │ │ │ + ldr r0, [pc, #2276] @ 36531c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2268] @ 3652d4 │ │ │ │ + ldr r0, [pc, #2268] @ 365320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2260] @ 3652d8 │ │ │ │ + ldr r0, [pc, #2260] @ 365324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2252] @ 3652dc │ │ │ │ + ldr r0, [pc, #2252] @ 365328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2244] @ 3652e0 │ │ │ │ + ldr r0, [pc, #2244] @ 36532c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2236] @ 3652e4 │ │ │ │ + ldr r0, [pc, #2236] @ 365330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2228] @ 3652e8 │ │ │ │ + ldr r0, [pc, #2228] @ 365334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2220] @ 3652ec │ │ │ │ + ldr r0, [pc, #2220] @ 365338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2212] @ 3652f0 │ │ │ │ + ldr r0, [pc, #2212] @ 36533c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2204] @ 3652f4 │ │ │ │ + ldr r0, [pc, #2204] @ 365340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2196] @ 3652f8 │ │ │ │ + ldr r0, [pc, #2196] @ 365344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2188] @ 3652fc │ │ │ │ + ldr r0, [pc, #2188] @ 365348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2180] @ 365300 │ │ │ │ + ldr r0, [pc, #2180] @ 36534c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2172] @ 365304 │ │ │ │ + ldr r0, [pc, #2172] @ 365350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2164] @ 365308 │ │ │ │ + ldr r0, [pc, #2164] @ 365354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2156] @ 36530c │ │ │ │ + ldr r0, [pc, #2156] @ 365358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2148] @ 365310 │ │ │ │ + ldr r0, [pc, #2148] @ 36535c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2140] @ 365314 │ │ │ │ + ldr r0, [pc, #2140] @ 365360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2132] @ 365318 │ │ │ │ + ldr r0, [pc, #2132] @ 365364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2124] @ 36531c │ │ │ │ + ldr r0, [pc, #2124] @ 365368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2116] @ 365320 │ │ │ │ + ldr r0, [pc, #2116] @ 36536c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2108] @ 365324 │ │ │ │ + ldr r0, [pc, #2108] @ 365370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2100] @ 365328 │ │ │ │ + ldr r0, [pc, #2100] @ 365374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2092] @ 36532c │ │ │ │ + ldr r0, [pc, #2092] @ 365378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2084] @ 365330 │ │ │ │ + ldr r0, [pc, #2084] @ 36537c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2076] @ 365334 │ │ │ │ + ldr r0, [pc, #2076] @ 365380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2068] @ 365338 │ │ │ │ + ldr r0, [pc, #2068] @ 365384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2060] @ 36533c │ │ │ │ + ldr r0, [pc, #2060] @ 365388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2052] @ 365340 │ │ │ │ + ldr r0, [pc, #2052] @ 36538c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2044] @ 365344 │ │ │ │ + ldr r0, [pc, #2044] @ 365390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2036] @ 365348 │ │ │ │ + ldr r0, [pc, #2036] @ 365394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2028] @ 36534c │ │ │ │ + ldr r0, [pc, #2028] @ 365398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2020] @ 365350 │ │ │ │ + ldr r0, [pc, #2020] @ 36539c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2012] @ 365354 │ │ │ │ + ldr r0, [pc, #2012] @ 3653a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2004] @ 365358 │ │ │ │ + ldr r0, [pc, #2004] @ 3653a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1996] @ 36535c │ │ │ │ + ldr r0, [pc, #1996] @ 3653a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1988] @ 365360 │ │ │ │ + ldr r0, [pc, #1988] @ 3653ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1980] @ 365364 │ │ │ │ + ldr r0, [pc, #1980] @ 3653b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1972] @ 365368 │ │ │ │ + ldr r0, [pc, #1972] @ 3653b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1964] @ 36536c │ │ │ │ + ldr r0, [pc, #1964] @ 3653b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1956] @ 365370 │ │ │ │ + ldr r0, [pc, #1956] @ 3653bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1948] @ 365374 │ │ │ │ + ldr r0, [pc, #1948] @ 3653c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1940] @ 365378 │ │ │ │ + ldr r0, [pc, #1940] @ 3653c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1932] @ 36537c │ │ │ │ + ldr r0, [pc, #1932] @ 3653c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1924] @ 365380 │ │ │ │ + ldr r0, [pc, #1924] @ 3653cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1916] @ 365384 │ │ │ │ + ldr r0, [pc, #1916] @ 3653d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1908] @ 365388 │ │ │ │ + ldr r0, [pc, #1908] @ 3653d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1900] @ 36538c │ │ │ │ + ldr r0, [pc, #1900] @ 3653d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1892] @ 365390 │ │ │ │ + ldr r0, [pc, #1892] @ 3653dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1884] @ 365394 │ │ │ │ + ldr r0, [pc, #1884] @ 3653e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1876] @ 365398 │ │ │ │ + ldr r0, [pc, #1876] @ 3653e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1868] @ 36539c │ │ │ │ + ldr r0, [pc, #1868] @ 3653e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1860] @ 3653a0 │ │ │ │ + ldr r0, [pc, #1860] @ 3653ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1852] @ 3653a4 │ │ │ │ + ldr r0, [pc, #1852] @ 3653f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1844] @ 3653a8 │ │ │ │ + ldr r0, [pc, #1844] @ 3653f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1836] @ 3653ac │ │ │ │ + ldr r0, [pc, #1836] @ 3653f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1828] @ 3653b0 │ │ │ │ + ldr r0, [pc, #1828] @ 3653fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1820] @ 3653b4 │ │ │ │ + ldr r0, [pc, #1820] @ 365400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1812] @ 3653b8 │ │ │ │ + ldr r0, [pc, #1812] @ 365404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1804] @ 3653bc │ │ │ │ + ldr r0, [pc, #1804] @ 365408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1796] @ 3653c0 │ │ │ │ + ldr r0, [pc, #1796] @ 36540c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1788] @ 3653c4 │ │ │ │ + ldr r0, [pc, #1788] @ 365410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1780] @ 3653c8 │ │ │ │ + ldr r0, [pc, #1780] @ 365414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1772] @ 3653cc │ │ │ │ + ldr r0, [pc, #1772] @ 365418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1764] @ 3653d0 │ │ │ │ + ldr r0, [pc, #1764] @ 36541c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1756] @ 3653d4 │ │ │ │ + ldr r0, [pc, #1756] @ 365420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1748] @ 3653d8 │ │ │ │ + ldr r0, [pc, #1748] @ 365424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1740] @ 3653dc │ │ │ │ + ldr r0, [pc, #1740] @ 365428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1732] @ 3653e0 │ │ │ │ + ldr r0, [pc, #1732] @ 36542c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1724] @ 3653e4 │ │ │ │ + ldr r0, [pc, #1724] @ 365430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1716] @ 3653e8 │ │ │ │ + ldr r0, [pc, #1716] @ 365434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1708] @ 3653ec │ │ │ │ + ldr r0, [pc, #1708] @ 365438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1700] @ 3653f0 │ │ │ │ + ldr r0, [pc, #1700] @ 36543c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1692] @ 3653f4 │ │ │ │ + ldr r0, [pc, #1692] @ 365440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1684] @ 3653f8 │ │ │ │ + ldr r0, [pc, #1684] @ 365444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1676] @ 3653fc │ │ │ │ + ldr r0, [pc, #1676] @ 365448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1668] @ 365400 │ │ │ │ + ldr r0, [pc, #1668] @ 36544c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1660] @ 365404 │ │ │ │ + ldr r0, [pc, #1660] @ 365450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1652] @ 365408 │ │ │ │ + ldr r0, [pc, #1652] @ 365454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1644] @ 36540c │ │ │ │ + ldr r0, [pc, #1644] @ 365458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1636] @ 365410 │ │ │ │ + ldr r0, [pc, #1636] @ 36545c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1628] @ 365414 │ │ │ │ + ldr r0, [pc, #1628] @ 365460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1620] @ 365418 │ │ │ │ + ldr r0, [pc, #1620] @ 365464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1612] @ 36541c │ │ │ │ + ldr r0, [pc, #1612] @ 365468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1604] @ 365420 │ │ │ │ + ldr r0, [pc, #1604] @ 36546c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1596] @ 365424 │ │ │ │ + ldr r0, [pc, #1596] @ 365470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1588] @ 365428 │ │ │ │ + ldr r0, [pc, #1588] @ 365474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1580] @ 36542c │ │ │ │ + ldr r0, [pc, #1580] @ 365478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1572] @ 365430 │ │ │ │ + ldr r0, [pc, #1572] @ 36547c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1564] @ 365434 │ │ │ │ + ldr r0, [pc, #1564] @ 365480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1556] @ 365438 │ │ │ │ + ldr r0, [pc, #1556] @ 365484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1548] @ 36543c │ │ │ │ + ldr r0, [pc, #1548] @ 365488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1540] @ 365440 │ │ │ │ + ldr r0, [pc, #1540] @ 36548c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1532] @ 365444 │ │ │ │ + ldr r0, [pc, #1532] @ 365490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1524] @ 365448 │ │ │ │ + ldr r0, [pc, #1524] @ 365494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1516] @ 36544c │ │ │ │ + ldr r0, [pc, #1516] @ 365498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1508] @ 365450 │ │ │ │ + ldr r0, [pc, #1508] @ 36549c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1500] @ 365454 │ │ │ │ + ldr r0, [pc, #1500] @ 3654a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1492] @ 365458 │ │ │ │ + ldr r0, [pc, #1492] @ 3654a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1484] @ 36545c │ │ │ │ + ldr r0, [pc, #1484] @ 3654a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1476] @ 365460 │ │ │ │ + ldr r0, [pc, #1476] @ 3654ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1468] @ 365464 │ │ │ │ + ldr r0, [pc, #1468] @ 3654b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1460] @ 365468 │ │ │ │ + ldr r0, [pc, #1460] @ 3654b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1452] @ 36546c │ │ │ │ + ldr r0, [pc, #1452] @ 3654b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1444] @ 365470 │ │ │ │ + ldr r0, [pc, #1444] @ 3654bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1436] @ 365474 │ │ │ │ + ldr r0, [pc, #1436] @ 3654c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1428] @ 365478 │ │ │ │ + ldr r0, [pc, #1428] @ 3654c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1420] @ 36547c │ │ │ │ + ldr r0, [pc, #1420] @ 3654c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1412] @ 365480 │ │ │ │ + ldr r0, [pc, #1412] @ 3654cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1404] @ 365484 │ │ │ │ + ldr r0, [pc, #1404] @ 3654d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1396] @ 365488 │ │ │ │ + ldr r0, [pc, #1396] @ 3654d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1388] @ 36548c │ │ │ │ + ldr r0, [pc, #1388] @ 3654d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1380] @ 365490 │ │ │ │ + ldr r0, [pc, #1380] @ 3654dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1372] @ 365494 │ │ │ │ + ldr r0, [pc, #1372] @ 3654e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1364] @ 365498 │ │ │ │ + ldr r0, [pc, #1364] @ 3654e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1356] @ 36549c │ │ │ │ + ldr r0, [pc, #1356] @ 3654e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1348] @ 3654a0 │ │ │ │ + ldr r0, [pc, #1348] @ 3654ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1340] @ 3654a4 │ │ │ │ + ldr r0, [pc, #1340] @ 3654f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1332] @ 3654a8 │ │ │ │ + ldr r0, [pc, #1332] @ 3654f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1324] @ 3654ac │ │ │ │ + ldr r0, [pc, #1324] @ 3654f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1316] @ 3654b0 │ │ │ │ + ldr r0, [pc, #1316] @ 3654fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1308] @ 3654b4 │ │ │ │ + ldr r0, [pc, #1308] @ 365500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1300] @ 3654b8 │ │ │ │ + ldr r0, [pc, #1300] @ 365504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1292] @ 3654bc │ │ │ │ + ldr r0, [pc, #1292] @ 365508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1284] @ 3654c0 │ │ │ │ + ldr r0, [pc, #1284] @ 36550c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1276] @ 3654c4 │ │ │ │ + ldr r0, [pc, #1276] @ 365510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1268] @ 3654c8 │ │ │ │ + ldr r0, [pc, #1268] @ 365514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1260] @ 3654cc │ │ │ │ + ldr r0, [pc, #1260] @ 365518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1252] @ 3654d0 │ │ │ │ + ldr r0, [pc, #1252] @ 36551c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1244] @ 3654d4 │ │ │ │ + ldr r0, [pc, #1244] @ 365520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1236] @ 3654d8 │ │ │ │ + ldr r0, [pc, #1236] @ 365524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1228] @ 3654dc │ │ │ │ + ldr r0, [pc, #1228] @ 365528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1220] @ 3654e0 │ │ │ │ + ldr r0, [pc, #1220] @ 36552c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1212] @ 3654e4 │ │ │ │ + ldr r0, [pc, #1212] @ 365530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1204] @ 3654e8 │ │ │ │ + ldr r0, [pc, #1204] @ 365534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1196] @ 3654ec │ │ │ │ + ldr r0, [pc, #1196] @ 365538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1188] @ 3654f0 │ │ │ │ + ldr r0, [pc, #1188] @ 36553c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1180] @ 3654f4 │ │ │ │ + ldr r0, [pc, #1180] @ 365540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1172] @ 3654f8 │ │ │ │ + ldr r0, [pc, #1172] @ 365544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1164] @ 3654fc │ │ │ │ + ldr r0, [pc, #1164] @ 365548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1156] @ 365500 │ │ │ │ + ldr r0, [pc, #1156] @ 36554c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1148] @ 365504 │ │ │ │ + ldr r0, [pc, #1148] @ 365550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1140] @ 365508 │ │ │ │ + ldr r0, [pc, #1140] @ 365554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1132] @ 36550c │ │ │ │ + ldr r0, [pc, #1132] @ 365558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1124] @ 365510 │ │ │ │ + ldr r0, [pc, #1124] @ 36555c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1116] @ 365514 │ │ │ │ + ldr r0, [pc, #1116] @ 365560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1108] @ 365518 │ │ │ │ + ldr r0, [pc, #1108] @ 365564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1100] @ 36551c │ │ │ │ + ldr r0, [pc, #1100] @ 365568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1092] @ 365520 │ │ │ │ + ldr r0, [pc, #1092] @ 36556c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1084] @ 365524 │ │ │ │ + ldr r0, [pc, #1084] @ 365570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1076] @ 365528 │ │ │ │ + ldr r0, [pc, #1076] @ 365574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1068] @ 36552c │ │ │ │ + ldr r0, [pc, #1068] @ 365578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1060] @ 365530 │ │ │ │ + ldr r0, [pc, #1060] @ 36557c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1052] @ 365534 │ │ │ │ + ldr r0, [pc, #1052] @ 365580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1044] @ 365538 │ │ │ │ + ldr r0, [pc, #1044] @ 365584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1036] @ 36553c │ │ │ │ + ldr r0, [pc, #1036] @ 365588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1028] @ 365540 │ │ │ │ + ldr r0, [pc, #1028] @ 36558c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1020] @ 365544 │ │ │ │ + ldr r0, [pc, #1020] @ 365590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1012] @ 365548 │ │ │ │ + ldr r0, [pc, #1012] @ 365594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1004] @ 36554c │ │ │ │ + ldr r0, [pc, #1004] @ 365598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #996] @ 365550 │ │ │ │ + ldr r0, [pc, #996] @ 36559c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #988] @ 365554 │ │ │ │ + ldr r0, [pc, #988] @ 3655a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #980] @ 365558 │ │ │ │ + ldr r0, [pc, #980] @ 3655a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #972] @ 36555c │ │ │ │ + ldr r0, [pc, #972] @ 3655a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #964] @ 365560 │ │ │ │ + ldr r0, [pc, #964] @ 3655ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #956] @ 365564 │ │ │ │ + ldr r0, [pc, #956] @ 3655b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #948] @ 365568 │ │ │ │ + ldr r0, [pc, #948] @ 3655b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #940] @ 36556c │ │ │ │ + ldr r0, [pc, #940] @ 3655b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #932] @ 365570 │ │ │ │ + ldr r0, [pc, #932] @ 3655bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #924] @ 365574 │ │ │ │ + ldr r0, [pc, #924] @ 3655c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #916] @ 365578 │ │ │ │ + ldr r0, [pc, #916] @ 3655c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #908] @ 36557c │ │ │ │ + ldr r0, [pc, #908] @ 3655c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #900] @ 365580 │ │ │ │ + ldr r0, [pc, #900] @ 3655cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #892] @ 365584 │ │ │ │ + ldr r0, [pc, #892] @ 3655d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #884] @ 365588 │ │ │ │ + ldr r0, [pc, #884] @ 3655d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #876] @ 36558c │ │ │ │ + ldr r0, [pc, #876] @ 3655d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #868] @ 365590 │ │ │ │ + ldr r0, [pc, #868] @ 3655dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #860] @ 365594 │ │ │ │ + ldr r0, [pc, #860] @ 3655e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #852] @ 365598 │ │ │ │ + ldr r0, [pc, #852] @ 3655e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #844] @ 36559c │ │ │ │ + ldr r0, [pc, #844] @ 3655e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #836] @ 3655a0 │ │ │ │ + ldr r0, [pc, #836] @ 3655ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #828] @ 3655a4 │ │ │ │ + ldr r0, [pc, #828] @ 3655f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #820] @ 3655a8 │ │ │ │ + ldr r0, [pc, #820] @ 3655f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #812] @ 3655ac │ │ │ │ + ldr r0, [pc, #812] @ 3655f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #804] @ 3655b0 │ │ │ │ + ldr r0, [pc, #804] @ 3655fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ - adcseq sl, r0, r8, ror sp │ │ │ │ + adcseq sl, r0, r4, ror sp │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - @ instruction: 0x009eb3d8 │ │ │ │ + addseq fp, lr, ip, asr #7 │ │ │ │ andeq r0, r0, ip, lsl #11 │ │ │ │ - adcseq ip, r0, r2, lsl r5 │ │ │ │ - addseq fp, lr, ip, ror r3 │ │ │ │ + adcseq ip, r0, lr, lsl #10 │ │ │ │ + addseq fp, lr, r0, ror r3 │ │ │ │ andeq r0, r0, ip, asr r9 │ │ │ │ - adcseq ip, r0, r8, asr #17 │ │ │ │ - addseq fp, lr, r8, lsr r3 │ │ │ │ - addseq r2, pc, r8, lsl #7 │ │ │ │ - addseq r0, pc, r4, lsr #15 │ │ │ │ - addseq r2, pc, r4, asr r3 @ │ │ │ │ - addseq r0, pc, r0, ror r7 @ │ │ │ │ - addseq r2, pc, r0, lsr #6 │ │ │ │ - addseq r0, pc, ip, lsr r7 @ │ │ │ │ - addseq r2, pc, ip, ror #5 │ │ │ │ - addseq r0, pc, r8, lsl #14 │ │ │ │ - @ instruction: 0x009f22b8 │ │ │ │ - @ instruction: 0x009f06d4 │ │ │ │ - addseq r2, pc, r4, lsl #5 │ │ │ │ - addseq r0, pc, r0, lsr #13 │ │ │ │ - addseq r2, pc, r0, asr r2 @ │ │ │ │ - addseq r0, pc, ip, ror #12 │ │ │ │ - addseq r2, pc, ip, lsl r2 @ │ │ │ │ - addseq r0, pc, r8, lsr r6 @ │ │ │ │ - addseq r2, pc, r8, ror #3 │ │ │ │ - addseq r0, pc, r4, lsl #12 │ │ │ │ - @ instruction: 0x009f21b4 │ │ │ │ - @ instruction: 0x009f05d0 │ │ │ │ - addseq r2, pc, r0, lsl #3 │ │ │ │ - umullseq r0, pc, ip, r5 @ │ │ │ │ - addseq r2, pc, ip, asr #2 │ │ │ │ - addseq r0, pc, r8, ror #10 │ │ │ │ - addseq r2, pc, r8, lsl r1 @ │ │ │ │ - addseq r0, pc, r4, lsr r5 @ │ │ │ │ - addseq r2, pc, r4, ror #1 │ │ │ │ - addseq r0, pc, r0, lsl #10 │ │ │ │ - ldrheq r2, [pc], r0 │ │ │ │ - addseq r0, pc, ip, asr #9 │ │ │ │ - addseq r2, pc, ip, ror r0 @ │ │ │ │ - umullseq r0, pc, r8, r4 @ │ │ │ │ - addseq r2, pc, r8, asr #32 │ │ │ │ - addseq r0, pc, r4, ror #8 │ │ │ │ - addseq r2, pc, r4, lsl r0 @ │ │ │ │ - addseq r0, pc, r0, lsr r4 @ │ │ │ │ - addseq r1, pc, r0, ror #31 │ │ │ │ - @ instruction: 0x009f03fc │ │ │ │ - addseq r1, pc, ip, lsr #31 │ │ │ │ - addseq r0, pc, r8, asr #7 │ │ │ │ - addseq r1, pc, r8, ror pc @ │ │ │ │ - umullseq r0, pc, r4, r3 @ │ │ │ │ - addseq r1, pc, r4, asr #30 │ │ │ │ - addseq r0, pc, r0, ror #6 │ │ │ │ - addseq r1, pc, r0, lsl pc @ │ │ │ │ - addseq r0, pc, ip, lsr #6 │ │ │ │ - @ instruction: 0x009f1edc │ │ │ │ - @ instruction: 0x009f02f8 │ │ │ │ - addseq r1, pc, r8, lsr #29 │ │ │ │ - addseq r0, pc, r4, asr #5 │ │ │ │ - addseq r1, pc, r4, ror lr @ │ │ │ │ - umullseq r0, pc, r0, r2 @ │ │ │ │ - addseq r1, pc, r0, asr #28 │ │ │ │ - addseq r0, pc, ip, asr r2 @ │ │ │ │ - addseq r1, pc, ip, lsl #28 │ │ │ │ - addseq r0, pc, r8, lsr #4 │ │ │ │ - @ instruction: 0x009f1dd8 │ │ │ │ - @ instruction: 0x009f01f4 │ │ │ │ - addseq r1, pc, r4, lsr #27 │ │ │ │ - addseq r0, pc, r0, asr #3 │ │ │ │ - addseq r1, pc, r0, ror sp @ │ │ │ │ - addseq r0, pc, ip, lsl #3 │ │ │ │ - addseq r1, pc, ip, lsr sp @ │ │ │ │ - addseq r0, pc, r8, asr r1 @ │ │ │ │ - addseq r1, pc, r8, lsl #26 │ │ │ │ - addseq r0, pc, r4, lsr #2 │ │ │ │ - @ instruction: 0x009f1cd4 │ │ │ │ - ldrsheq r0, [pc], r0 @ │ │ │ │ - addseq r1, pc, r0, lsr #25 │ │ │ │ - ldrheq r0, [pc], ip │ │ │ │ - addseq r1, pc, ip, ror #24 │ │ │ │ - addseq r0, pc, r8, lsl #1 │ │ │ │ - addseq r1, pc, r8, lsr ip @ │ │ │ │ - addseq r0, pc, r4, asr r0 @ │ │ │ │ - addseq r1, pc, r4, lsl #24 │ │ │ │ - addseq r0, pc, r0, lsr #32 │ │ │ │ - @ instruction: 0x009f1bd0 │ │ │ │ - addseq pc, lr, ip, ror #31 │ │ │ │ - umullseq r1, pc, ip, fp @ │ │ │ │ - @ instruction: 0x009effb8 │ │ │ │ - addseq r1, pc, r8, ror #22 │ │ │ │ - addseq pc, lr, r4, lsl #31 │ │ │ │ - addseq r1, pc, r4, lsr fp @ │ │ │ │ - addseq pc, lr, r0, asr pc @ │ │ │ │ - addseq r1, pc, r0, lsl #22 │ │ │ │ - addseq pc, lr, ip, lsl pc @ │ │ │ │ - addseq r1, pc, ip, asr #21 │ │ │ │ - addseq pc, lr, r8, ror #29 │ │ │ │ - umullseq r1, pc, r8, sl @ │ │ │ │ - @ instruction: 0x009efeb4 │ │ │ │ - addseq r1, pc, r4, ror #20 │ │ │ │ - addseq pc, lr, r0, lsl #29 │ │ │ │ - addseq r1, pc, r0, lsr sl @ │ │ │ │ - addseq pc, lr, ip, asr #28 │ │ │ │ - @ instruction: 0x009f19fc │ │ │ │ - addseq pc, lr, r8, lsl lr @ │ │ │ │ - addseq r1, pc, r8, asr #19 │ │ │ │ - addseq pc, lr, r4, ror #27 │ │ │ │ - umullseq r1, pc, r4, r9 @ │ │ │ │ - @ instruction: 0x009efdb0 │ │ │ │ - addseq r1, pc, r0, ror #18 │ │ │ │ - addseq pc, lr, ip, ror sp @ │ │ │ │ - addseq r1, pc, ip, lsr #18 │ │ │ │ - addseq pc, lr, r8, asr #26 │ │ │ │ - @ instruction: 0x009f18f8 │ │ │ │ - addseq pc, lr, r4, lsl sp @ │ │ │ │ - addseq r1, pc, r4, asr #17 │ │ │ │ - addseq pc, lr, r0, ror #25 │ │ │ │ - umullseq r1, pc, r0, r8 @ │ │ │ │ - addseq pc, lr, ip, lsr #25 │ │ │ │ - addseq r1, pc, ip, asr r8 @ │ │ │ │ - addseq pc, lr, r8, ror ip @ │ │ │ │ - addseq r1, pc, r8, lsr #16 │ │ │ │ - addseq pc, lr, r4, asr #24 │ │ │ │ - @ instruction: 0x009f17f4 │ │ │ │ - addseq pc, lr, r0, lsl ip @ │ │ │ │ - addseq r1, pc, r0, asr #15 │ │ │ │ - @ instruction: 0x009efbdc │ │ │ │ - addseq r1, pc, ip, lsl #15 │ │ │ │ - addseq pc, lr, r8, lsr #23 │ │ │ │ - addseq r1, pc, r8, asr r7 @ │ │ │ │ - addseq pc, lr, r4, ror fp @ │ │ │ │ - addseq r1, pc, r4, lsr #14 │ │ │ │ - addseq pc, lr, r0, asr #22 │ │ │ │ - @ instruction: 0x009f16f0 │ │ │ │ - addseq pc, lr, ip, lsl #22 │ │ │ │ - @ instruction: 0x009f16bc │ │ │ │ - @ instruction: 0x009efad8 │ │ │ │ - addseq r1, pc, r8, lsl #13 │ │ │ │ - addseq pc, lr, r4, lsr #21 │ │ │ │ - addseq r1, pc, r4, asr r6 @ │ │ │ │ - addseq pc, lr, r0, ror sl @ │ │ │ │ - addseq r1, pc, r0, lsr #12 │ │ │ │ - addseq pc, lr, ip, lsr sl @ │ │ │ │ - addseq r1, pc, ip, ror #11 │ │ │ │ - addseq pc, lr, r8, lsl #20 │ │ │ │ - @ instruction: 0x009f15b8 │ │ │ │ - @ instruction: 0x009ef9d4 │ │ │ │ - addseq r1, pc, r4, lsl #11 │ │ │ │ - addseq pc, lr, r0, lsr #19 │ │ │ │ - addseq r1, pc, r0, asr r5 @ │ │ │ │ - addseq pc, lr, ip, ror #18 │ │ │ │ - addseq r1, pc, ip, lsl r5 @ │ │ │ │ - addseq pc, lr, r8, lsr r9 @ │ │ │ │ - addseq r1, pc, r8, ror #9 │ │ │ │ - addseq pc, lr, r4, lsl #18 │ │ │ │ - @ instruction: 0x009f14b4 │ │ │ │ - @ instruction: 0x009ef8d0 │ │ │ │ - addseq r1, pc, r0, lsl #9 │ │ │ │ - umullseq pc, lr, ip, r8 @ │ │ │ │ - addseq r1, pc, ip, asr #8 │ │ │ │ - addseq pc, lr, r8, ror #16 │ │ │ │ - addseq r1, pc, r8, lsl r4 @ │ │ │ │ - addseq pc, lr, r4, lsr r8 @ │ │ │ │ - addseq r1, pc, r4, ror #7 │ │ │ │ - addseq pc, lr, r0, lsl #16 │ │ │ │ - @ instruction: 0x009f13b0 │ │ │ │ - addseq pc, lr, ip, asr #15 │ │ │ │ - addseq r1, pc, ip, ror r3 @ │ │ │ │ - umullseq pc, lr, r8, r7 @ │ │ │ │ - addseq r1, pc, r8, asr #6 │ │ │ │ - addseq pc, lr, r4, ror #14 │ │ │ │ - addseq r1, pc, r4, lsl r3 @ │ │ │ │ - addseq pc, lr, r0, lsr r7 @ │ │ │ │ - addseq r1, pc, r0, ror #5 │ │ │ │ - @ instruction: 0x009ef6fc │ │ │ │ - addseq r1, pc, ip, lsr #5 │ │ │ │ - addseq pc, lr, r8, asr #13 │ │ │ │ - addseq r1, pc, r8, ror r2 @ │ │ │ │ - umullseq pc, lr, r4, r6 @ │ │ │ │ - addseq r1, pc, r4, asr #4 │ │ │ │ - addseq pc, lr, r0, ror #12 │ │ │ │ - addseq r1, pc, r0, lsl r2 @ │ │ │ │ - addseq pc, lr, ip, lsr #12 │ │ │ │ - @ instruction: 0x009f11dc │ │ │ │ - @ instruction: 0x009ef5f8 │ │ │ │ - addseq r1, pc, r8, lsr #3 │ │ │ │ - addseq pc, lr, r4, asr #11 │ │ │ │ - addseq r1, pc, r4, ror r1 @ │ │ │ │ - umullseq pc, lr, r0, r5 @ │ │ │ │ - addseq r1, pc, r0, asr #2 │ │ │ │ - addseq pc, lr, ip, asr r5 @ │ │ │ │ - addseq r1, pc, ip, lsl #2 │ │ │ │ - addseq pc, lr, r8, lsr #10 │ │ │ │ - ldrsbeq r1, [pc], r8 │ │ │ │ - @ instruction: 0x009ef4f4 │ │ │ │ - addseq r1, pc, r4, lsr #1 │ │ │ │ - addseq pc, lr, r0, asr #9 │ │ │ │ - addseq r1, pc, r0, ror r0 @ │ │ │ │ - addseq pc, lr, ip, lsl #9 │ │ │ │ - addseq r1, pc, ip, lsr r0 @ │ │ │ │ - addseq lr, lr, r0, lsl #28 │ │ │ │ - @ instruction: 0x009f09b0 │ │ │ │ - addseq lr, lr, ip, asr #27 │ │ │ │ - addseq r0, pc, ip, ror r9 @ │ │ │ │ - umullseq lr, lr, r8, sp @ │ │ │ │ - addseq r0, pc, r8, asr #18 │ │ │ │ - addseq lr, lr, r4, ror #26 │ │ │ │ - addseq r0, pc, r4, lsl r9 @ │ │ │ │ - addseq lr, lr, r0, lsr sp │ │ │ │ - addseq r0, pc, r0, ror #17 │ │ │ │ - @ instruction: 0x009eecfc │ │ │ │ - addseq r0, pc, ip, lsr #17 │ │ │ │ - addseq lr, lr, r8, asr #25 │ │ │ │ - addseq r0, pc, r8, ror r8 @ │ │ │ │ - umullseq lr, lr, r4, ip @ │ │ │ │ - addseq r0, pc, r4, asr #16 │ │ │ │ - addseq lr, lr, r0, ror #24 │ │ │ │ - addseq r0, pc, r0, lsl r8 @ │ │ │ │ - addseq lr, lr, ip, lsr #24 │ │ │ │ - @ instruction: 0x009f07dc │ │ │ │ - @ instruction: 0x009eebf8 │ │ │ │ - addseq r0, pc, r8, lsr #15 │ │ │ │ - addseq lr, lr, r4, asr #23 │ │ │ │ - addseq r0, pc, r4, ror r7 @ │ │ │ │ - umullseq lr, lr, r0, fp @ │ │ │ │ - addseq r0, pc, r0, asr #14 │ │ │ │ - addseq lr, lr, ip, asr fp │ │ │ │ - addseq r0, pc, ip, lsl #14 │ │ │ │ - addseq lr, lr, r8, lsr #22 │ │ │ │ - @ instruction: 0x009f06d8 │ │ │ │ - @ instruction: 0x009eeaf4 │ │ │ │ - addseq r0, pc, r4, lsr #13 │ │ │ │ - addseq lr, lr, r0, asr #21 │ │ │ │ - addseq r0, pc, r0, ror r6 @ │ │ │ │ - addseq lr, lr, ip, lsl #21 │ │ │ │ - addseq r0, pc, ip, lsr r6 @ │ │ │ │ - addseq lr, lr, r8, asr sl │ │ │ │ - addseq r0, pc, r8, lsl #12 │ │ │ │ - addseq lr, lr, r4, lsr #20 │ │ │ │ - @ instruction: 0x009f05d4 │ │ │ │ - @ instruction: 0x009ee9f0 │ │ │ │ - addseq r0, pc, r0, lsr #11 │ │ │ │ - @ instruction: 0x009ee9bc │ │ │ │ - addseq r0, pc, ip, ror #10 │ │ │ │ - addseq lr, lr, r8, lsl #19 │ │ │ │ - addseq r0, pc, r8, lsr r5 @ │ │ │ │ - addseq lr, lr, r4, asr r9 │ │ │ │ - addseq r0, pc, r4, lsl #10 │ │ │ │ - addseq lr, lr, r0, lsr #18 │ │ │ │ - @ instruction: 0x009f04d0 │ │ │ │ - addseq lr, lr, ip, ror #17 │ │ │ │ - umullseq r0, pc, ip, r4 @ │ │ │ │ - @ instruction: 0x009ee8b8 │ │ │ │ - addseq r0, pc, r8, ror #8 │ │ │ │ - addseq lr, lr, r4, lsl #17 │ │ │ │ - addseq r0, pc, r4, lsr r4 @ │ │ │ │ - addseq lr, lr, r0, asr r8 │ │ │ │ - addseq r0, pc, r0, lsl #8 │ │ │ │ - addseq lr, lr, ip, lsl r8 │ │ │ │ - addseq r0, pc, ip, asr #7 │ │ │ │ - addseq lr, lr, r8, ror #15 │ │ │ │ - umullseq r0, pc, r8, r3 @ │ │ │ │ - @ instruction: 0x009ee7b4 │ │ │ │ - addseq r0, pc, r4, ror #6 │ │ │ │ - addseq lr, lr, r0, lsl #15 │ │ │ │ - addseq r0, pc, r0, lsr r3 @ │ │ │ │ - addseq lr, lr, ip, asr #14 │ │ │ │ - @ instruction: 0x009f02fc │ │ │ │ - addseq lr, lr, r8, lsl r7 │ │ │ │ - addseq r0, pc, r8, asr #5 │ │ │ │ - addseq lr, lr, r4, ror #13 │ │ │ │ - umullseq r0, pc, r4, r2 @ │ │ │ │ - @ instruction: 0x009ee6b0 │ │ │ │ - addseq r0, pc, r0, ror #4 │ │ │ │ - addseq lr, lr, ip, ror r6 │ │ │ │ - addseq r0, pc, ip, lsr #4 │ │ │ │ - addseq lr, lr, r8, asr #12 │ │ │ │ - @ instruction: 0x009f01f8 │ │ │ │ - addseq lr, lr, r4, lsl r6 │ │ │ │ - addseq r0, pc, r4, asr #3 │ │ │ │ - addseq lr, lr, r0, ror #11 │ │ │ │ - umullseq r0, pc, r0, r1 @ │ │ │ │ - addseq lr, lr, ip, lsr #11 │ │ │ │ - addseq r0, pc, ip, asr r1 @ │ │ │ │ - addseq lr, lr, r8, ror r5 │ │ │ │ - addseq r0, pc, r8, lsr #2 │ │ │ │ - addseq lr, lr, r4, asr #10 │ │ │ │ - ldrsheq r0, [pc], r4 │ │ │ │ - addseq lr, lr, r0, lsl r5 │ │ │ │ - addseq r0, pc, r0, asr #1 │ │ │ │ - @ instruction: 0x009ee4dc │ │ │ │ - addseq r0, pc, ip, lsl #1 │ │ │ │ - addseq lr, lr, r8, lsr #9 │ │ │ │ - addseq r0, pc, r8, asr r0 @ │ │ │ │ - addseq lr, lr, r4, ror r4 │ │ │ │ - addseq r0, pc, r4, lsr #32 │ │ │ │ - addseq lr, lr, r0, asr #8 │ │ │ │ - @ instruction: 0x009efff0 │ │ │ │ - addseq lr, lr, ip, lsl #8 │ │ │ │ - @ instruction: 0x009effbc │ │ │ │ - @ instruction: 0x009ee3d8 │ │ │ │ - addseq pc, lr, r8, lsl #31 │ │ │ │ - addseq lr, lr, r4, lsr #7 │ │ │ │ - addseq pc, lr, r4, asr pc @ │ │ │ │ - addseq lr, lr, r0, ror r3 │ │ │ │ - addseq pc, lr, r0, lsr #30 │ │ │ │ - addseq lr, lr, ip, lsr r3 │ │ │ │ - addseq pc, lr, ip, ror #29 │ │ │ │ - addseq lr, lr, r8, lsl #6 │ │ │ │ - @ instruction: 0x009efeb8 │ │ │ │ - @ instruction: 0x009ee2d4 │ │ │ │ - addseq pc, lr, r4, lsl #29 │ │ │ │ - addseq lr, lr, r0, lsr #5 │ │ │ │ - addseq pc, lr, r0, asr lr @ │ │ │ │ - addseq lr, lr, ip, ror #4 │ │ │ │ - addseq pc, lr, ip, lsl lr @ │ │ │ │ - addseq lr, lr, r8, lsr r2 │ │ │ │ - addseq pc, lr, r8, ror #27 │ │ │ │ - addseq lr, lr, r4, lsl #4 │ │ │ │ - @ instruction: 0x009efdb4 │ │ │ │ - @ instruction: 0x009ee1d0 │ │ │ │ - addseq pc, lr, r0, lsl #27 │ │ │ │ - umullseq lr, lr, ip, r1 @ │ │ │ │ - addseq pc, lr, ip, asr #26 │ │ │ │ - addseq lr, lr, r8, ror #2 │ │ │ │ - addseq pc, lr, r8, lsl sp @ │ │ │ │ - addseq lr, lr, r4, lsr r1 │ │ │ │ - addseq pc, lr, r4, ror #25 │ │ │ │ - addseq lr, lr, r0, lsl #2 │ │ │ │ - @ instruction: 0x009efcb0 │ │ │ │ - addseq lr, lr, ip, asr #1 │ │ │ │ - addseq pc, lr, ip, ror ip @ │ │ │ │ - umullseq lr, lr, r8, r0 @ │ │ │ │ - addseq pc, lr, r8, asr #24 │ │ │ │ - addseq lr, lr, r4, rrx │ │ │ │ - addseq pc, lr, r4, lsl ip @ │ │ │ │ - addseq lr, lr, r0, lsr r0 │ │ │ │ - addseq pc, lr, r0, ror #23 │ │ │ │ - @ instruction: 0x009edffc │ │ │ │ - addseq pc, lr, ip, lsr #23 │ │ │ │ - addseq sp, lr, r8, asr #31 │ │ │ │ - addseq pc, lr, r8, ror fp @ │ │ │ │ - umullseq sp, lr, r4, pc @ │ │ │ │ - addseq pc, lr, r4, asr #22 │ │ │ │ - addseq sp, lr, r0, ror #30 │ │ │ │ - addseq pc, lr, r0, lsl fp @ │ │ │ │ - addseq sp, lr, ip, lsr #30 │ │ │ │ - @ instruction: 0x009efadc │ │ │ │ - @ instruction: 0x009edef8 │ │ │ │ - addseq pc, lr, r8, lsr #21 │ │ │ │ - addseq sp, lr, r4, asr #29 │ │ │ │ - addseq pc, lr, r4, ror sl @ │ │ │ │ - umullseq sp, lr, r0, lr │ │ │ │ - addseq pc, lr, r0, asr #20 │ │ │ │ - addseq sp, lr, ip, asr lr │ │ │ │ - addseq pc, lr, ip, lsl #20 │ │ │ │ - addseq sp, lr, r8, lsr #28 │ │ │ │ - @ instruction: 0x009ef9d8 │ │ │ │ - @ instruction: 0x009eddf4 │ │ │ │ - addseq pc, lr, r4, lsr #19 │ │ │ │ - addseq sp, lr, r0, asr #27 │ │ │ │ - addseq pc, lr, r0, ror r9 @ │ │ │ │ - addseq sp, lr, ip, lsl #27 │ │ │ │ - addseq pc, lr, ip, lsr r9 @ │ │ │ │ - addseq sp, lr, r8, asr sp │ │ │ │ - addseq pc, lr, r8, lsl #18 │ │ │ │ - addseq sp, lr, r4, lsr #26 │ │ │ │ - @ instruction: 0x009ef8d4 │ │ │ │ - @ instruction: 0x009edcf0 │ │ │ │ - addseq pc, lr, r0, lsr #17 │ │ │ │ - @ instruction: 0x009edcbc │ │ │ │ - addseq pc, lr, ip, ror #16 │ │ │ │ - addseq sp, lr, r8, lsl #25 │ │ │ │ - addseq pc, lr, r8, lsr r8 @ │ │ │ │ - addseq sp, lr, r4, asr ip │ │ │ │ - addseq pc, lr, r4, lsl #16 │ │ │ │ - addseq sp, lr, r0, lsr #24 │ │ │ │ - @ instruction: 0x009ef7d0 │ │ │ │ - addseq sp, lr, ip, ror #23 │ │ │ │ - umullseq pc, lr, ip, r7 @ │ │ │ │ - @ instruction: 0x009edbb8 │ │ │ │ - addseq pc, lr, r8, ror #14 │ │ │ │ - addseq sp, lr, r4, lsl #23 │ │ │ │ - addseq pc, lr, r4, lsr r7 @ │ │ │ │ - addseq sp, lr, r0, asr fp │ │ │ │ - addseq pc, lr, r0, lsl #14 │ │ │ │ - addseq sp, lr, ip, lsl fp │ │ │ │ - addseq pc, lr, ip, asr #13 │ │ │ │ - addseq sp, lr, r8, ror #21 │ │ │ │ - umullseq pc, lr, r8, r6 @ │ │ │ │ - @ instruction: 0x009edab4 │ │ │ │ - addseq pc, lr, r4, ror #12 │ │ │ │ - addseq sp, lr, r0, lsl #21 │ │ │ │ - addseq pc, lr, r0, lsr r6 @ │ │ │ │ - addseq sp, lr, ip, asr #20 │ │ │ │ - @ instruction: 0x009ef5fc │ │ │ │ - addseq sp, lr, r8, lsl sl │ │ │ │ - addseq pc, lr, r8, asr #11 │ │ │ │ - addseq sp, lr, r4, ror #19 │ │ │ │ - umullseq pc, lr, r4, r5 @ │ │ │ │ - @ instruction: 0x009ed9b0 │ │ │ │ - addseq pc, lr, r0, ror #10 │ │ │ │ - addseq sp, lr, ip, ror r9 │ │ │ │ - addseq pc, lr, ip, lsr #10 │ │ │ │ - addseq sp, lr, r8, asr #18 │ │ │ │ - ldr r0, [pc, #-828] @ 3655b4 │ │ │ │ + adcseq ip, r0, r4, asr #17 │ │ │ │ + addseq fp, lr, ip, lsr #6 │ │ │ │ + addseq r2, pc, ip, ror r3 @ │ │ │ │ + umullseq r0, pc, r8, r7 @ │ │ │ │ + addseq r2, pc, r8, asr #6 │ │ │ │ + addseq r0, pc, r4, ror #14 │ │ │ │ + addseq r2, pc, r4, lsl r3 @ │ │ │ │ + addseq r0, pc, r0, lsr r7 @ │ │ │ │ + addseq r2, pc, r0, ror #5 │ │ │ │ + @ instruction: 0x009f06fc │ │ │ │ + addseq r2, pc, ip, lsr #5 │ │ │ │ + addseq r0, pc, r8, asr #13 │ │ │ │ + addseq r2, pc, r8, ror r2 @ │ │ │ │ + umullseq r0, pc, r4, r6 @ │ │ │ │ + addseq r2, pc, r4, asr #4 │ │ │ │ + addseq r0, pc, r0, ror #12 │ │ │ │ + addseq r2, pc, r0, lsl r2 @ │ │ │ │ + addseq r0, pc, ip, lsr #12 │ │ │ │ + @ instruction: 0x009f21dc │ │ │ │ + @ instruction: 0x009f05f8 │ │ │ │ + addseq r2, pc, r8, lsr #3 │ │ │ │ + addseq r0, pc, r4, asr #11 │ │ │ │ + addseq r2, pc, r4, ror r1 @ │ │ │ │ + umullseq r0, pc, r0, r5 @ │ │ │ │ + addseq r2, pc, r0, asr #2 │ │ │ │ + addseq r0, pc, ip, asr r5 @ │ │ │ │ + addseq r2, pc, ip, lsl #2 │ │ │ │ + addseq r0, pc, r8, lsr #10 │ │ │ │ + ldrsbeq r2, [pc], r8 │ │ │ │ + @ instruction: 0x009f04f4 │ │ │ │ + addseq r2, pc, r4, lsr #1 │ │ │ │ + addseq r0, pc, r0, asr #9 │ │ │ │ + addseq r2, pc, r0, ror r0 @ │ │ │ │ + addseq r0, pc, ip, lsl #9 │ │ │ │ + addseq r2, pc, ip, lsr r0 @ │ │ │ │ + addseq r0, pc, r8, asr r4 @ │ │ │ │ + addseq r2, pc, r8 │ │ │ │ + addseq r0, pc, r4, lsr #8 │ │ │ │ + @ instruction: 0x009f1fd4 │ │ │ │ + @ instruction: 0x009f03f0 │ │ │ │ + addseq r1, pc, r0, lsr #31 │ │ │ │ + @ instruction: 0x009f03bc │ │ │ │ + addseq r1, pc, ip, ror #30 │ │ │ │ + addseq r0, pc, r8, lsl #7 │ │ │ │ + addseq r1, pc, r8, lsr pc @ │ │ │ │ + addseq r0, pc, r4, asr r3 @ │ │ │ │ + addseq r1, pc, r4, lsl #30 │ │ │ │ + addseq r0, pc, r0, lsr #6 │ │ │ │ + @ instruction: 0x009f1ed0 │ │ │ │ + addseq r0, pc, ip, ror #5 │ │ │ │ + umullseq r1, pc, ip, lr @ │ │ │ │ + @ instruction: 0x009f02b8 │ │ │ │ + addseq r1, pc, r8, ror #28 │ │ │ │ + addseq r0, pc, r4, lsl #5 │ │ │ │ + addseq r1, pc, r4, lsr lr @ │ │ │ │ + addseq r0, pc, r0, asr r2 @ │ │ │ │ + addseq r1, pc, r0, lsl #28 │ │ │ │ + addseq r0, pc, ip, lsl r2 @ │ │ │ │ + addseq r1, pc, ip, asr #27 │ │ │ │ + addseq r0, pc, r8, ror #3 │ │ │ │ + umullseq r1, pc, r8, sp @ │ │ │ │ + @ instruction: 0x009f01b4 │ │ │ │ + addseq r1, pc, r4, ror #26 │ │ │ │ + addseq r0, pc, r0, lsl #3 │ │ │ │ + addseq r1, pc, r0, lsr sp @ │ │ │ │ + addseq r0, pc, ip, asr #2 │ │ │ │ + @ instruction: 0x009f1cfc │ │ │ │ + addseq r0, pc, r8, lsl r1 @ │ │ │ │ + addseq r1, pc, r8, asr #25 │ │ │ │ + addseq r0, pc, r4, ror #1 │ │ │ │ + umullseq r1, pc, r4, ip @ │ │ │ │ + ldrheq r0, [pc], r0 @ │ │ │ │ + addseq r1, pc, r0, ror #24 │ │ │ │ + addseq r0, pc, ip, ror r0 @ │ │ │ │ + addseq r1, pc, ip, lsr #24 │ │ │ │ + addseq r0, pc, r8, asr #32 │ │ │ │ + @ instruction: 0x009f1bf8 │ │ │ │ + addseq r0, pc, r4, lsl r0 @ │ │ │ │ + addseq r1, pc, r4, asr #23 │ │ │ │ + addseq pc, lr, r0, ror #31 │ │ │ │ + umullseq r1, pc, r0, fp @ │ │ │ │ + addseq pc, lr, ip, lsr #31 │ │ │ │ + addseq r1, pc, ip, asr fp @ │ │ │ │ + addseq pc, lr, r8, ror pc @ │ │ │ │ + addseq r1, pc, r8, lsr #22 │ │ │ │ + addseq pc, lr, r4, asr #30 │ │ │ │ + @ instruction: 0x009f1af4 │ │ │ │ + addseq pc, lr, r0, lsl pc @ │ │ │ │ + addseq r1, pc, r0, asr #21 │ │ │ │ + @ instruction: 0x009efedc │ │ │ │ + addseq r1, pc, ip, lsl #21 │ │ │ │ + addseq pc, lr, r8, lsr #29 │ │ │ │ + addseq r1, pc, r8, asr sl @ │ │ │ │ + addseq pc, lr, r4, ror lr @ │ │ │ │ + addseq r1, pc, r4, lsr #20 │ │ │ │ + addseq pc, lr, r0, asr #28 │ │ │ │ + @ instruction: 0x009f19f0 │ │ │ │ + addseq pc, lr, ip, lsl #28 │ │ │ │ + @ instruction: 0x009f19bc │ │ │ │ + @ instruction: 0x009efdd8 │ │ │ │ + addseq r1, pc, r8, lsl #19 │ │ │ │ + addseq pc, lr, r4, lsr #27 │ │ │ │ + addseq r1, pc, r4, asr r9 @ │ │ │ │ + addseq pc, lr, r0, ror sp @ │ │ │ │ + addseq r1, pc, r0, lsr #18 │ │ │ │ + addseq pc, lr, ip, lsr sp @ │ │ │ │ + addseq r1, pc, ip, ror #17 │ │ │ │ + addseq pc, lr, r8, lsl #26 │ │ │ │ + @ instruction: 0x009f18b8 │ │ │ │ + @ instruction: 0x009efcd4 │ │ │ │ + addseq r1, pc, r4, lsl #17 │ │ │ │ + addseq pc, lr, r0, lsr #25 │ │ │ │ + addseq r1, pc, r0, asr r8 @ │ │ │ │ + addseq pc, lr, ip, ror #24 │ │ │ │ + addseq r1, pc, ip, lsl r8 @ │ │ │ │ + addseq pc, lr, r8, lsr ip @ │ │ │ │ + addseq r1, pc, r8, ror #15 │ │ │ │ + addseq pc, lr, r4, lsl #24 │ │ │ │ + @ instruction: 0x009f17b4 │ │ │ │ + @ instruction: 0x009efbd0 │ │ │ │ + addseq r1, pc, r0, lsl #15 │ │ │ │ + umullseq pc, lr, ip, fp @ │ │ │ │ + addseq r1, pc, ip, asr #14 │ │ │ │ + addseq pc, lr, r8, ror #22 │ │ │ │ + addseq r1, pc, r8, lsl r7 @ │ │ │ │ + addseq pc, lr, r4, lsr fp @ │ │ │ │ + addseq r1, pc, r4, ror #13 │ │ │ │ + addseq pc, lr, r0, lsl #22 │ │ │ │ + @ instruction: 0x009f16b0 │ │ │ │ + addseq pc, lr, ip, asr #21 │ │ │ │ + addseq r1, pc, ip, ror r6 @ │ │ │ │ + umullseq pc, lr, r8, sl @ │ │ │ │ + addseq r1, pc, r8, asr #12 │ │ │ │ + addseq pc, lr, r4, ror #20 │ │ │ │ + addseq r1, pc, r4, lsl r6 @ │ │ │ │ + addseq pc, lr, r0, lsr sl @ │ │ │ │ + addseq r1, pc, r0, ror #11 │ │ │ │ + @ instruction: 0x009ef9fc │ │ │ │ + addseq r1, pc, ip, lsr #11 │ │ │ │ + addseq pc, lr, r8, asr #19 │ │ │ │ + addseq r1, pc, r8, ror r5 @ │ │ │ │ + umullseq pc, lr, r4, r9 @ │ │ │ │ + addseq r1, pc, r4, asr #10 │ │ │ │ + addseq pc, lr, r0, ror #18 │ │ │ │ + addseq r1, pc, r0, lsl r5 @ │ │ │ │ + addseq pc, lr, ip, lsr #18 │ │ │ │ + @ instruction: 0x009f14dc │ │ │ │ + @ instruction: 0x009ef8f8 │ │ │ │ + addseq r1, pc, r8, lsr #9 │ │ │ │ + addseq pc, lr, r4, asr #17 │ │ │ │ + addseq r1, pc, r4, ror r4 @ │ │ │ │ + umullseq pc, lr, r0, r8 @ │ │ │ │ + addseq r1, pc, r0, asr #8 │ │ │ │ + addseq pc, lr, ip, asr r8 @ │ │ │ │ + addseq r1, pc, ip, lsl #8 │ │ │ │ + addseq pc, lr, r8, lsr #16 │ │ │ │ + @ instruction: 0x009f13d8 │ │ │ │ + @ instruction: 0x009ef7f4 │ │ │ │ + addseq r1, pc, r4, lsr #7 │ │ │ │ + addseq pc, lr, r0, asr #15 │ │ │ │ + addseq r1, pc, r0, ror r3 @ │ │ │ │ + addseq pc, lr, ip, lsl #15 │ │ │ │ + addseq r1, pc, ip, lsr r3 @ │ │ │ │ + addseq pc, lr, r8, asr r7 @ │ │ │ │ + addseq r1, pc, r8, lsl #6 │ │ │ │ + addseq pc, lr, r4, lsr #14 │ │ │ │ + @ instruction: 0x009f12d4 │ │ │ │ + @ instruction: 0x009ef6f0 │ │ │ │ + addseq r1, pc, r0, lsr #5 │ │ │ │ + @ instruction: 0x009ef6bc │ │ │ │ + addseq r1, pc, ip, ror #4 │ │ │ │ + addseq pc, lr, r8, lsl #13 │ │ │ │ + addseq r1, pc, r8, lsr r2 @ │ │ │ │ + addseq pc, lr, r4, asr r6 @ │ │ │ │ + addseq r1, pc, r4, lsl #4 │ │ │ │ + addseq pc, lr, r0, lsr #12 │ │ │ │ + @ instruction: 0x009f11d0 │ │ │ │ + addseq pc, lr, ip, ror #11 │ │ │ │ + umullseq r1, pc, ip, r1 @ │ │ │ │ + @ instruction: 0x009ef5b8 │ │ │ │ + addseq r1, pc, r8, ror #2 │ │ │ │ + addseq pc, lr, r4, lsl #11 │ │ │ │ + addseq r1, pc, r4, lsr r1 @ │ │ │ │ + addseq pc, lr, r0, asr r5 @ │ │ │ │ + addseq r1, pc, r0, lsl #2 │ │ │ │ + addseq pc, lr, ip, lsl r5 @ │ │ │ │ + addseq r1, pc, ip, asr #1 │ │ │ │ + addseq pc, lr, r8, ror #9 │ │ │ │ + umullseq r1, pc, r8, r0 @ │ │ │ │ + @ instruction: 0x009ef4b4 │ │ │ │ + addseq r1, pc, r4, rrx │ │ │ │ + addseq pc, lr, r0, lsl #9 │ │ │ │ + addseq r1, pc, r0, lsr r0 @ │ │ │ │ + @ instruction: 0x009eedf4 │ │ │ │ + addseq r0, pc, r4, lsr #19 │ │ │ │ + addseq lr, lr, r0, asr #27 │ │ │ │ + addseq r0, pc, r0, ror r9 @ │ │ │ │ + addseq lr, lr, ip, lsl #27 │ │ │ │ + addseq r0, pc, ip, lsr r9 @ │ │ │ │ + addseq lr, lr, r8, asr sp │ │ │ │ + addseq r0, pc, r8, lsl #18 │ │ │ │ + addseq lr, lr, r4, lsr #26 │ │ │ │ + @ instruction: 0x009f08d4 │ │ │ │ + @ instruction: 0x009eecf0 │ │ │ │ + addseq r0, pc, r0, lsr #17 │ │ │ │ + @ instruction: 0x009eecbc │ │ │ │ + addseq r0, pc, ip, ror #16 │ │ │ │ + addseq lr, lr, r8, lsl #25 │ │ │ │ + addseq r0, pc, r8, lsr r8 @ │ │ │ │ + addseq lr, lr, r4, asr ip │ │ │ │ + addseq r0, pc, r4, lsl #16 │ │ │ │ + addseq lr, lr, r0, lsr #24 │ │ │ │ + @ instruction: 0x009f07d0 │ │ │ │ + addseq lr, lr, ip, ror #23 │ │ │ │ + umullseq r0, pc, ip, r7 @ │ │ │ │ + @ instruction: 0x009eebb8 │ │ │ │ + addseq r0, pc, r8, ror #14 │ │ │ │ + addseq lr, lr, r4, lsl #23 │ │ │ │ + addseq r0, pc, r4, lsr r7 @ │ │ │ │ + addseq lr, lr, r0, asr fp │ │ │ │ + addseq r0, pc, r0, lsl #14 │ │ │ │ + addseq lr, lr, ip, lsl fp │ │ │ │ + addseq r0, pc, ip, asr #13 │ │ │ │ + addseq lr, lr, r8, ror #21 │ │ │ │ + umullseq r0, pc, r8, r6 @ │ │ │ │ + @ instruction: 0x009eeab4 │ │ │ │ + addseq r0, pc, r4, ror #12 │ │ │ │ + addseq lr, lr, r0, lsl #21 │ │ │ │ + addseq r0, pc, r0, lsr r6 @ │ │ │ │ + addseq lr, lr, ip, asr #20 │ │ │ │ + @ instruction: 0x009f05fc │ │ │ │ + addseq lr, lr, r8, lsl sl │ │ │ │ + addseq r0, pc, r8, asr #11 │ │ │ │ + addseq lr, lr, r4, ror #19 │ │ │ │ + umullseq r0, pc, r4, r5 @ │ │ │ │ + @ instruction: 0x009ee9b0 │ │ │ │ + addseq r0, pc, r0, ror #10 │ │ │ │ + addseq lr, lr, ip, ror r9 │ │ │ │ + addseq r0, pc, ip, lsr #10 │ │ │ │ + addseq lr, lr, r8, asr #18 │ │ │ │ + @ instruction: 0x009f04f8 │ │ │ │ + addseq lr, lr, r4, lsl r9 │ │ │ │ + addseq r0, pc, r4, asr #9 │ │ │ │ + addseq lr, lr, r0, ror #17 │ │ │ │ + umullseq r0, pc, r0, r4 @ │ │ │ │ + addseq lr, lr, ip, lsr #17 │ │ │ │ + addseq r0, pc, ip, asr r4 @ │ │ │ │ + addseq lr, lr, r8, ror r8 │ │ │ │ + addseq r0, pc, r8, lsr #8 │ │ │ │ + addseq lr, lr, r4, asr #16 │ │ │ │ + @ instruction: 0x009f03f4 │ │ │ │ + addseq lr, lr, r0, lsl r8 │ │ │ │ + addseq r0, pc, r0, asr #7 │ │ │ │ + @ instruction: 0x009ee7dc │ │ │ │ + addseq r0, pc, ip, lsl #7 │ │ │ │ + addseq lr, lr, r8, lsr #15 │ │ │ │ + addseq r0, pc, r8, asr r3 @ │ │ │ │ + addseq lr, lr, r4, ror r7 │ │ │ │ + addseq r0, pc, r4, lsr #6 │ │ │ │ + addseq lr, lr, r0, asr #14 │ │ │ │ + @ instruction: 0x009f02f0 │ │ │ │ + addseq lr, lr, ip, lsl #14 │ │ │ │ + @ instruction: 0x009f02bc │ │ │ │ + @ instruction: 0x009ee6d8 │ │ │ │ + addseq r0, pc, r8, lsl #5 │ │ │ │ + addseq lr, lr, r4, lsr #13 │ │ │ │ + addseq r0, pc, r4, asr r2 @ │ │ │ │ + addseq lr, lr, r0, ror r6 │ │ │ │ + addseq r0, pc, r0, lsr #4 │ │ │ │ + addseq lr, lr, ip, lsr r6 │ │ │ │ + addseq r0, pc, ip, ror #3 │ │ │ │ + addseq lr, lr, r8, lsl #12 │ │ │ │ + @ instruction: 0x009f01b8 │ │ │ │ + @ instruction: 0x009ee5d4 │ │ │ │ + addseq r0, pc, r4, lsl #3 │ │ │ │ + addseq lr, lr, r0, lsr #11 │ │ │ │ + addseq r0, pc, r0, asr r1 @ │ │ │ │ + addseq lr, lr, ip, ror #10 │ │ │ │ + addseq r0, pc, ip, lsl r1 @ │ │ │ │ + addseq lr, lr, r8, lsr r5 │ │ │ │ + addseq r0, pc, r8, ror #1 │ │ │ │ + addseq lr, lr, r4, lsl #10 │ │ │ │ + ldrheq r0, [pc], r4 │ │ │ │ + @ instruction: 0x009ee4d0 │ │ │ │ + addseq r0, pc, r0, lsl #1 │ │ │ │ + umullseq lr, lr, ip, r4 @ │ │ │ │ + addseq r0, pc, ip, asr #32 │ │ │ │ + addseq lr, lr, r8, ror #8 │ │ │ │ + addseq r0, pc, r8, lsl r0 @ │ │ │ │ + addseq lr, lr, r4, lsr r4 │ │ │ │ + addseq pc, lr, r4, ror #31 │ │ │ │ + addseq lr, lr, r0, lsl #8 │ │ │ │ + @ instruction: 0x009effb0 │ │ │ │ + addseq lr, lr, ip, asr #7 │ │ │ │ + addseq pc, lr, ip, ror pc @ │ │ │ │ + umullseq lr, lr, r8, r3 @ │ │ │ │ + addseq pc, lr, r8, asr #30 │ │ │ │ + addseq lr, lr, r4, ror #6 │ │ │ │ + addseq pc, lr, r4, lsl pc @ │ │ │ │ + addseq lr, lr, r0, lsr r3 │ │ │ │ + addseq pc, lr, r0, ror #29 │ │ │ │ + @ instruction: 0x009ee2fc │ │ │ │ + addseq pc, lr, ip, lsr #29 │ │ │ │ + addseq lr, lr, r8, asr #5 │ │ │ │ + addseq pc, lr, r8, ror lr @ │ │ │ │ + umullseq lr, lr, r4, r2 @ │ │ │ │ + addseq pc, lr, r4, asr #28 │ │ │ │ + addseq lr, lr, r0, ror #4 │ │ │ │ + addseq pc, lr, r0, lsl lr @ │ │ │ │ + addseq lr, lr, ip, lsr #4 │ │ │ │ + @ instruction: 0x009efddc │ │ │ │ + @ instruction: 0x009ee1f8 │ │ │ │ + addseq pc, lr, r8, lsr #27 │ │ │ │ + addseq lr, lr, r4, asr #3 │ │ │ │ + addseq pc, lr, r4, ror sp @ │ │ │ │ + umullseq lr, lr, r0, r1 @ │ │ │ │ + addseq pc, lr, r0, asr #26 │ │ │ │ + addseq lr, lr, ip, asr r1 │ │ │ │ + addseq pc, lr, ip, lsl #26 │ │ │ │ + addseq lr, lr, r8, lsr #2 │ │ │ │ + @ instruction: 0x009efcd8 │ │ │ │ + ldrsheq lr, [lr], r4 │ │ │ │ + addseq pc, lr, r4, lsr #25 │ │ │ │ + addseq lr, lr, r0, asr #1 │ │ │ │ + addseq pc, lr, r0, ror ip @ │ │ │ │ + addseq lr, lr, ip, lsl #1 │ │ │ │ + addseq pc, lr, ip, lsr ip @ │ │ │ │ + addseq lr, lr, r8, asr r0 │ │ │ │ + addseq pc, lr, r8, lsl #24 │ │ │ │ + addseq lr, lr, r4, lsr #32 │ │ │ │ + @ instruction: 0x009efbd4 │ │ │ │ + @ instruction: 0x009edff0 │ │ │ │ + addseq pc, lr, r0, lsr #23 │ │ │ │ + @ instruction: 0x009edfbc │ │ │ │ + addseq pc, lr, ip, ror #22 │ │ │ │ + addseq sp, lr, r8, lsl #31 │ │ │ │ + addseq pc, lr, r8, lsr fp @ │ │ │ │ + addseq sp, lr, r4, asr pc │ │ │ │ + addseq pc, lr, r4, lsl #22 │ │ │ │ + addseq sp, lr, r0, lsr #30 │ │ │ │ + @ instruction: 0x009efad0 │ │ │ │ + addseq sp, lr, ip, ror #29 │ │ │ │ + umullseq pc, lr, ip, sl @ │ │ │ │ + @ instruction: 0x009edeb8 │ │ │ │ + addseq pc, lr, r8, ror #20 │ │ │ │ + addseq sp, lr, r4, lsl #29 │ │ │ │ + addseq pc, lr, r4, lsr sl @ │ │ │ │ + addseq sp, lr, r0, asr lr │ │ │ │ + addseq pc, lr, r0, lsl #20 │ │ │ │ + addseq sp, lr, ip, lsl lr │ │ │ │ + addseq pc, lr, ip, asr #19 │ │ │ │ + addseq sp, lr, r8, ror #27 │ │ │ │ + umullseq pc, lr, r8, r9 @ │ │ │ │ + @ instruction: 0x009eddb4 │ │ │ │ + addseq pc, lr, r4, ror #18 │ │ │ │ + addseq sp, lr, r0, lsl #27 │ │ │ │ + addseq pc, lr, r0, lsr r9 @ │ │ │ │ + addseq sp, lr, ip, asr #26 │ │ │ │ + @ instruction: 0x009ef8fc │ │ │ │ + addseq sp, lr, r8, lsl sp │ │ │ │ + addseq pc, lr, r8, asr #17 │ │ │ │ + addseq sp, lr, r4, ror #25 │ │ │ │ + umullseq pc, lr, r4, r8 @ │ │ │ │ + @ instruction: 0x009edcb0 │ │ │ │ + addseq pc, lr, r0, ror #16 │ │ │ │ + addseq sp, lr, ip, ror ip │ │ │ │ + addseq pc, lr, ip, lsr #16 │ │ │ │ + addseq sp, lr, r8, asr #24 │ │ │ │ + @ instruction: 0x009ef7f8 │ │ │ │ + addseq sp, lr, r4, lsl ip │ │ │ │ + addseq pc, lr, r4, asr #15 │ │ │ │ + addseq sp, lr, r0, ror #23 │ │ │ │ + umullseq pc, lr, r0, r7 @ │ │ │ │ + addseq sp, lr, ip, lsr #23 │ │ │ │ + addseq pc, lr, ip, asr r7 @ │ │ │ │ + addseq sp, lr, r8, ror fp │ │ │ │ + addseq pc, lr, r8, lsr #14 │ │ │ │ + addseq sp, lr, r4, asr #22 │ │ │ │ + @ instruction: 0x009ef6f4 │ │ │ │ + addseq sp, lr, r0, lsl fp │ │ │ │ + addseq pc, lr, r0, asr #13 │ │ │ │ + @ instruction: 0x009edadc │ │ │ │ + addseq pc, lr, ip, lsl #13 │ │ │ │ + addseq sp, lr, r8, lsr #21 │ │ │ │ + addseq pc, lr, r8, asr r6 @ │ │ │ │ + addseq sp, lr, r4, ror sl │ │ │ │ + addseq pc, lr, r4, lsr #12 │ │ │ │ + addseq sp, lr, r0, asr #20 │ │ │ │ + @ instruction: 0x009ef5f0 │ │ │ │ + addseq sp, lr, ip, lsl #20 │ │ │ │ + @ instruction: 0x009ef5bc │ │ │ │ + @ instruction: 0x009ed9d8 │ │ │ │ + addseq pc, lr, r8, lsl #11 │ │ │ │ + addseq sp, lr, r4, lsr #19 │ │ │ │ + addseq pc, lr, r4, asr r5 @ │ │ │ │ + addseq sp, lr, r0, ror r9 │ │ │ │ + addseq pc, lr, r0, lsr #10 │ │ │ │ + addseq sp, lr, ip, lsr r9 │ │ │ │ + ldr r0, [pc, #-828] @ 365600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 3655b8 │ │ │ │ + ldr r0, [pc, #-836] @ 365604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 3655bc │ │ │ │ + ldr r0, [pc, #-844] @ 365608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 3655c0 │ │ │ │ + ldr r0, [pc, #-852] @ 36560c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 3655c4 │ │ │ │ + ldr r0, [pc, #-860] @ 365610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 3655c8 │ │ │ │ + ldr r0, [pc, #-868] @ 365614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 3655cc │ │ │ │ + ldr r0, [pc, #-876] @ 365618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 3655d0 │ │ │ │ + ldr r0, [pc, #-884] @ 36561c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 3655d4 │ │ │ │ + ldr r0, [pc, #-892] @ 365620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 3655d8 │ │ │ │ + ldr r0, [pc, #-900] @ 365624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 3655dc │ │ │ │ + ldr r0, [pc, #-908] @ 365628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 3655e0 │ │ │ │ + ldr r0, [pc, #-916] @ 36562c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3655e4 │ │ │ │ + ldr r0, [pc, #-924] @ 365630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3655e8 │ │ │ │ + ldr r0, [pc, #-932] @ 365634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3655ec │ │ │ │ + ldr r0, [pc, #-940] @ 365638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3655f0 │ │ │ │ + ldr r0, [pc, #-948] @ 36563c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3655f4 │ │ │ │ + ldr r0, [pc, #-956] @ 365640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3655f8 │ │ │ │ + ldr r0, [pc, #-964] @ 365644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3655fc │ │ │ │ + ldr r0, [pc, #-972] @ 365648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 365600 │ │ │ │ + ldr r0, [pc, #-980] @ 36564c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 365604 │ │ │ │ + ldr r0, [pc, #-988] @ 365650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 365608 │ │ │ │ + ldr r0, [pc, #-996] @ 365654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 36560c │ │ │ │ + ldr r0, [pc, #-1004] @ 365658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 365610 │ │ │ │ + ldr r0, [pc, #-1012] @ 36565c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 365614 │ │ │ │ + ldr r0, [pc, #-1020] @ 365660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 365618 │ │ │ │ + ldr r0, [pc, #-1028] @ 365664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 36561c │ │ │ │ + ldr r0, [pc, #-1036] @ 365668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 365620 │ │ │ │ + ldr r0, [pc, #-1044] @ 36566c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 365624 │ │ │ │ + ldr r0, [pc, #-1052] @ 365670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 365628 │ │ │ │ + ldr r0, [pc, #-1060] @ 365674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 36562c │ │ │ │ + ldr r0, [pc, #-1068] @ 365678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 365630 │ │ │ │ + ldr r0, [pc, #-1076] @ 36567c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 365634 │ │ │ │ + ldr r0, [pc, #-1084] @ 365680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 365638 │ │ │ │ + ldr r0, [pc, #-1092] @ 365684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 36563c │ │ │ │ + ldr r0, [pc, #-1100] @ 365688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 365640 │ │ │ │ + ldr r0, [pc, #-1108] @ 36568c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 365644 │ │ │ │ + ldr r0, [pc, #-1116] @ 365690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 365648 │ │ │ │ + ldr r0, [pc, #-1124] @ 365694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 36564c │ │ │ │ + ldr r0, [pc, #-1132] @ 365698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 365650 │ │ │ │ + ldr r0, [pc, #-1140] @ 36569c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 365654 │ │ │ │ + ldr r0, [pc, #-1148] @ 3656a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 365658 │ │ │ │ + ldr r0, [pc, #-1156] @ 3656a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 36565c │ │ │ │ + ldr r0, [pc, #-1164] @ 3656a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 365660 │ │ │ │ + ldr r0, [pc, #-1172] @ 3656ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 365664 │ │ │ │ + ldr r0, [pc, #-1180] @ 3656b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 365668 │ │ │ │ + ldr r0, [pc, #-1188] @ 3656b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 36566c │ │ │ │ + ldr r0, [pc, #-1196] @ 3656b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 365670 │ │ │ │ + ldr r0, [pc, #-1204] @ 3656bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 365674 │ │ │ │ + ldr r0, [pc, #-1212] @ 3656c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 365678 │ │ │ │ + ldr r0, [pc, #-1220] @ 3656c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 36567c │ │ │ │ + ldr r0, [pc, #-1228] @ 3656c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 365680 │ │ │ │ + ldr r0, [pc, #-1236] @ 3656cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 365684 │ │ │ │ + ldr r0, [pc, #-1244] @ 3656d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 365688 │ │ │ │ + ldr r0, [pc, #-1252] @ 3656d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 36568c │ │ │ │ + ldr r0, [pc, #-1260] @ 3656d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 365690 │ │ │ │ + ldr r0, [pc, #-1268] @ 3656dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 365694 │ │ │ │ + ldr r0, [pc, #-1276] @ 3656e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 365698 │ │ │ │ + ldr r0, [pc, #-1284] @ 3656e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 36569c │ │ │ │ + ldr r0, [pc, #-1292] @ 3656e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 3656a0 │ │ │ │ + ldr r0, [pc, #-1300] @ 3656ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 3656a4 │ │ │ │ + ldr r0, [pc, #-1308] @ 3656f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 3656a8 │ │ │ │ + ldr r0, [pc, #-1316] @ 3656f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 3656ac │ │ │ │ + ldr r0, [pc, #-1324] @ 3656f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 3656b0 │ │ │ │ + ldr r0, [pc, #-1332] @ 3656fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 3656b4 │ │ │ │ + ldr r0, [pc, #-1340] @ 365700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 3656b8 │ │ │ │ + ldr r0, [pc, #-1348] @ 365704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 3656bc │ │ │ │ + ldr r0, [pc, #-1356] @ 365708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 3656c0 │ │ │ │ + ldr r0, [pc, #-1364] @ 36570c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 3656c4 │ │ │ │ + ldr r0, [pc, #-1372] @ 365710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 3656c8 │ │ │ │ + ldr r0, [pc, #-1380] @ 365714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 3656cc │ │ │ │ + ldr r0, [pc, #-1388] @ 365718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 3656d0 │ │ │ │ + ldr r0, [pc, #-1396] @ 36571c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 3656d4 │ │ │ │ + ldr r0, [pc, #-1404] @ 365720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 3656d8 │ │ │ │ + ldr r0, [pc, #-1412] @ 365724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 3656dc │ │ │ │ + ldr r0, [pc, #-1420] @ 365728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 3656e0 │ │ │ │ + ldr r0, [pc, #-1428] @ 36572c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3656e4 │ │ │ │ + ldr r0, [pc, #-1436] @ 365730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3656e8 │ │ │ │ + ldr r0, [pc, #-1444] @ 365734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3656ec │ │ │ │ + ldr r0, [pc, #-1452] @ 365738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3656f0 │ │ │ │ + ldr r0, [pc, #-1460] @ 36573c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3656f4 │ │ │ │ + ldr r0, [pc, #-1468] @ 365740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3656f8 │ │ │ │ + ldr r0, [pc, #-1476] @ 365744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3656fc │ │ │ │ + ldr r0, [pc, #-1484] @ 365748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 365700 │ │ │ │ + ldr r0, [pc, #-1492] @ 36574c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 365704 │ │ │ │ + ldr r0, [pc, #-1500] @ 365750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 365708 │ │ │ │ + ldr r0, [pc, #-1508] @ 365754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 36570c │ │ │ │ + ldr r0, [pc, #-1516] @ 365758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 365710 │ │ │ │ + ldr r0, [pc, #-1524] @ 36575c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 365714 │ │ │ │ + ldr r0, [pc, #-1532] @ 365760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 365718 │ │ │ │ + ldr r0, [pc, #-1540] @ 365764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 36571c │ │ │ │ + ldr r0, [pc, #-1548] @ 365768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 365720 │ │ │ │ + ldr r0, [pc, #-1556] @ 36576c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 365724 │ │ │ │ + ldr r0, [pc, #-1564] @ 365770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 365728 │ │ │ │ + ldr r0, [pc, #-1572] @ 365774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 36572c │ │ │ │ + ldr r0, [pc, #-1580] @ 365778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 365730 │ │ │ │ + ldr r0, [pc, #-1588] @ 36577c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 365734 │ │ │ │ + ldr r0, [pc, #-1596] @ 365780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 365738 │ │ │ │ + ldr r0, [pc, #-1604] @ 365784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 36573c │ │ │ │ + ldr r0, [pc, #-1612] @ 365788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 365740 │ │ │ │ + ldr r0, [pc, #-1620] @ 36578c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 365744 │ │ │ │ + ldr r0, [pc, #-1628] @ 365790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 365748 │ │ │ │ + ldr r0, [pc, #-1636] @ 365794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 36574c │ │ │ │ + ldr r0, [pc, #-1644] @ 365798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 365750 │ │ │ │ + ldr r0, [pc, #-1652] @ 36579c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 365754 │ │ │ │ + ldr r0, [pc, #-1660] @ 3657a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 365758 │ │ │ │ + ldr r0, [pc, #-1668] @ 3657a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 36575c │ │ │ │ + ldr r0, [pc, #-1676] @ 3657a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 365760 │ │ │ │ + ldr r0, [pc, #-1684] @ 3657ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 365764 │ │ │ │ + ldr r0, [pc, #-1692] @ 3657b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 365768 │ │ │ │ + ldr r0, [pc, #-1700] @ 3657b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 36576c │ │ │ │ + ldr r0, [pc, #-1708] @ 3657b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 365770 │ │ │ │ + ldr r0, [pc, #-1716] @ 3657bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 365774 │ │ │ │ + ldr r0, [pc, #-1724] @ 3657c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 365778 │ │ │ │ + ldr r0, [pc, #-1732] @ 3657c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 36577c │ │ │ │ + ldr r0, [pc, #-1740] @ 3657c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 365780 │ │ │ │ + ldr r0, [pc, #-1748] @ 3657cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 365784 │ │ │ │ + ldr r0, [pc, #-1756] @ 3657d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 365788 │ │ │ │ + ldr r0, [pc, #-1764] @ 3657d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 36578c │ │ │ │ + ldr r0, [pc, #-1772] @ 3657d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 365790 │ │ │ │ + ldr r0, [pc, #-1780] @ 3657dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 365794 │ │ │ │ + ldr r0, [pc, #-1788] @ 3657e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 365798 │ │ │ │ + ldr r0, [pc, #-1796] @ 3657e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 36579c │ │ │ │ + ldr r0, [pc, #-1804] @ 3657e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 3657a0 │ │ │ │ + ldr r0, [pc, #-1812] @ 3657ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 3657a4 │ │ │ │ + ldr r0, [pc, #-1820] @ 3657f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 3657a8 │ │ │ │ + ldr r0, [pc, #-1828] @ 3657f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 3657ac │ │ │ │ + ldr r0, [pc, #-1836] @ 3657f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 3657b0 │ │ │ │ + ldr r0, [pc, #-1844] @ 3657fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 3657b4 │ │ │ │ + ldr r0, [pc, #-1852] @ 365800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 3657b8 │ │ │ │ + ldr r0, [pc, #-1860] @ 365804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 3657bc │ │ │ │ + ldr r0, [pc, #-1868] @ 365808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 3657c0 │ │ │ │ + ldr r0, [pc, #-1876] @ 36580c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 3657c4 │ │ │ │ + ldr r0, [pc, #-1884] @ 365810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 3657c8 │ │ │ │ + ldr r0, [pc, #-1892] @ 365814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 3657cc │ │ │ │ + ldr r0, [pc, #-1900] @ 365818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 3657d0 │ │ │ │ + ldr r0, [pc, #-1908] @ 36581c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 3657d4 │ │ │ │ + ldr r0, [pc, #-1916] @ 365820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 3657d8 │ │ │ │ + ldr r0, [pc, #-1924] @ 365824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 3657dc │ │ │ │ + ldr r0, [pc, #-1932] @ 365828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 3657e0 │ │ │ │ + ldr r0, [pc, #-1940] @ 36582c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3657e4 │ │ │ │ + ldr r0, [pc, #-1948] @ 365830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3657e8 │ │ │ │ + ldr r0, [pc, #-1956] @ 365834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3657ec │ │ │ │ + ldr r0, [pc, #-1964] @ 365838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3657f0 │ │ │ │ + ldr r0, [pc, #-1972] @ 36583c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3657f4 │ │ │ │ + ldr r0, [pc, #-1980] @ 365840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3657f8 │ │ │ │ + ldr r0, [pc, #-1988] @ 365844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3657fc │ │ │ │ + ldr r0, [pc, #-1996] @ 365848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 365800 │ │ │ │ + ldr r0, [pc, #-2004] @ 36584c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 365804 │ │ │ │ + ldr r0, [pc, #-2012] @ 365850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 365808 │ │ │ │ + ldr r0, [pc, #-2020] @ 365854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 36580c │ │ │ │ + ldr r0, [pc, #-2028] @ 365858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 365810 │ │ │ │ + ldr r0, [pc, #-2036] @ 36585c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 365814 │ │ │ │ + ldr r0, [pc, #-2044] @ 365860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 365818 │ │ │ │ + ldr r0, [pc, #-2052] @ 365864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 36581c │ │ │ │ + ldr r0, [pc, #-2060] @ 365868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 365820 │ │ │ │ + ldr r0, [pc, #-2068] @ 36586c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 365824 │ │ │ │ + ldr r0, [pc, #-2076] @ 365870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 365828 │ │ │ │ + ldr r0, [pc, #-2084] @ 365874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 36582c │ │ │ │ + ldr r0, [pc, #-2092] @ 365878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 365830 │ │ │ │ + ldr r0, [pc, #-2100] @ 36587c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 365834 │ │ │ │ + ldr r0, [pc, #-2108] @ 365880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 365838 │ │ │ │ + ldr r0, [pc, #-2116] @ 365884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 36583c │ │ │ │ + ldr r0, [pc, #-2124] @ 365888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 365840 │ │ │ │ + ldr r0, [pc, #-2132] @ 36588c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 365844 │ │ │ │ + ldr r0, [pc, #-2140] @ 365890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 365848 │ │ │ │ + ldr r0, [pc, #-2148] @ 365894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 36584c │ │ │ │ + ldr r0, [pc, #-2156] @ 365898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 365850 │ │ │ │ + ldr r0, [pc, #-2164] @ 36589c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 365854 │ │ │ │ + ldr r0, [pc, #-2172] @ 3658a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 365858 │ │ │ │ + ldr r0, [pc, #-2180] @ 3658a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 36585c │ │ │ │ + ldr r0, [pc, #-2188] @ 3658a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 365860 │ │ │ │ + ldr r0, [pc, #-2196] @ 3658ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 365864 │ │ │ │ + ldr r0, [pc, #-2204] @ 3658b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 365868 │ │ │ │ + ldr r0, [pc, #-2212] @ 3658b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 36586c │ │ │ │ + ldr r0, [pc, #-2220] @ 3658b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 365870 │ │ │ │ + ldr r0, [pc, #-2228] @ 3658bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 365874 │ │ │ │ + ldr r0, [pc, #-2236] @ 3658c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 365878 │ │ │ │ + ldr r0, [pc, #-2244] @ 3658c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 36587c │ │ │ │ + ldr r0, [pc, #-2252] @ 3658c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 365880 │ │ │ │ + ldr r0, [pc, #-2260] @ 3658cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 365884 │ │ │ │ + ldr r0, [pc, #-2268] @ 3658d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 365888 │ │ │ │ + ldr r0, [pc, #-2276] @ 3658d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 36588c │ │ │ │ + ldr r0, [pc, #-2284] @ 3658d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 365890 │ │ │ │ + ldr r0, [pc, #-2292] @ 3658dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 365894 │ │ │ │ + ldr r0, [pc, #-2300] @ 3658e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 365898 │ │ │ │ + ldr r0, [pc, #-2308] @ 3658e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 36589c │ │ │ │ + ldr r0, [pc, #-2316] @ 3658e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 3658a0 │ │ │ │ + ldr r0, [pc, #-2324] @ 3658ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 3658a4 │ │ │ │ + ldr r0, [pc, #-2332] @ 3658f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 3658a8 │ │ │ │ + ldr r0, [pc, #-2340] @ 3658f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 3658ac │ │ │ │ + ldr r0, [pc, #-2348] @ 3658f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 3658b0 │ │ │ │ + ldr r0, [pc, #-2356] @ 3658fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 3658b4 │ │ │ │ + ldr r0, [pc, #-2364] @ 365900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 3658b8 │ │ │ │ + ldr r0, [pc, #-2372] @ 365904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 3658bc │ │ │ │ + ldr r0, [pc, #-2380] @ 365908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 3658c0 │ │ │ │ + ldr r0, [pc, #-2388] @ 36590c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 3658c4 │ │ │ │ + ldr r0, [pc, #-2396] @ 365910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 3658c8 │ │ │ │ + ldr r0, [pc, #-2404] @ 365914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 3658cc │ │ │ │ + ldr r0, [pc, #-2412] @ 365918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 3658d0 │ │ │ │ + ldr r0, [pc, #-2420] @ 36591c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 3658d4 │ │ │ │ + ldr r0, [pc, #-2428] @ 365920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 3658d8 │ │ │ │ + ldr r0, [pc, #-2436] @ 365924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 3658dc │ │ │ │ + ldr r0, [pc, #-2444] @ 365928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 3658e0 │ │ │ │ + ldr r0, [pc, #-2452] @ 36592c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 3658e4 │ │ │ │ + ldr r0, [pc, #-2460] @ 365930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 366c14 │ │ │ │ + ldr r0, [pc, #2440] @ 366c60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 366c18 │ │ │ │ + ldr r0, [pc, #2432] @ 366c64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 366c1c │ │ │ │ + ldr r0, [pc, #2424] @ 366c68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 366c20 │ │ │ │ + ldr r0, [pc, #2416] @ 366c6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 366c24 │ │ │ │ + ldr r0, [pc, #2408] @ 366c70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 366c28 │ │ │ │ + ldr r0, [pc, #2400] @ 366c74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 366c2c │ │ │ │ + ldr r0, [pc, #2392] @ 366c78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 366c30 │ │ │ │ + ldr r0, [pc, #2384] @ 366c7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 366c34 │ │ │ │ + ldr r0, [pc, #2376] @ 366c80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 366c38 │ │ │ │ + ldr r0, [pc, #2368] @ 366c84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 366c3c │ │ │ │ + ldr r0, [pc, #2360] @ 366c88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 366c40 │ │ │ │ + ldr r0, [pc, #2352] @ 366c8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 366c44 │ │ │ │ + ldr r0, [pc, #2344] @ 366c90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 366c48 │ │ │ │ + ldr r0, [pc, #2336] @ 366c94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 366c4c │ │ │ │ + ldr r0, [pc, #2328] @ 366c98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 366c50 │ │ │ │ + ldr r0, [pc, #2320] @ 366c9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 366c54 │ │ │ │ + ldr r0, [pc, #2312] @ 366ca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 366c58 │ │ │ │ + ldr r0, [pc, #2304] @ 366ca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 366c5c │ │ │ │ + ldr r0, [pc, #2296] @ 366ca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 366c60 │ │ │ │ + ldr r0, [pc, #2288] @ 366cac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 366c64 │ │ │ │ + ldr r0, [pc, #2280] @ 366cb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 366c68 │ │ │ │ + ldr r0, [pc, #2272] @ 366cb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 366c6c │ │ │ │ + ldr r0, [pc, #2264] @ 366cb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 366c70 │ │ │ │ + ldr r0, [pc, #2256] @ 366cbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 366c74 │ │ │ │ + ldr r0, [pc, #2248] @ 366cc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 366c78 │ │ │ │ + ldr r0, [pc, #2240] @ 366cc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 366c7c │ │ │ │ + ldr r0, [pc, #2232] @ 366cc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 366c80 │ │ │ │ + ldr r0, [pc, #2224] @ 366ccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 366c84 │ │ │ │ + ldr r0, [pc, #2216] @ 366cd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 366c88 │ │ │ │ + ldr r0, [pc, #2208] @ 366cd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 366c8c │ │ │ │ + ldr r0, [pc, #2200] @ 366cd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 366c90 │ │ │ │ + ldr r0, [pc, #2192] @ 366cdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 366c94 │ │ │ │ + ldr r0, [pc, #2184] @ 366ce0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 366c98 │ │ │ │ + ldr r0, [pc, #2176] @ 366ce4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 366c9c │ │ │ │ + ldr r0, [pc, #2168] @ 366ce8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 366ca0 │ │ │ │ + ldr r0, [pc, #2160] @ 366cec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 366ca4 │ │ │ │ + ldr r0, [pc, #2152] @ 366cf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 366ca8 │ │ │ │ + ldr r0, [pc, #2144] @ 366cf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 366cac │ │ │ │ + ldr r0, [pc, #2136] @ 366cf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 366cb0 │ │ │ │ + ldr r0, [pc, #2128] @ 366cfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 366cb4 │ │ │ │ + ldr r0, [pc, #2120] @ 366d00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 366cb8 │ │ │ │ + ldr r0, [pc, #2112] @ 366d04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 366cbc │ │ │ │ + ldr r0, [pc, #2104] @ 366d08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 366cc0 │ │ │ │ + ldr r0, [pc, #2096] @ 366d0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 366cc4 │ │ │ │ + ldr r0, [pc, #2088] @ 366d10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 366cc8 │ │ │ │ + ldr r0, [pc, #2080] @ 366d14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 366ccc │ │ │ │ + ldr r0, [pc, #2072] @ 366d18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 366cd0 │ │ │ │ + ldr r0, [pc, #2064] @ 366d1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 366cd4 │ │ │ │ + ldr r0, [pc, #2056] @ 366d20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 366cd8 │ │ │ │ + ldr r0, [pc, #2048] @ 366d24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 366cdc │ │ │ │ + ldr r0, [pc, #2040] @ 366d28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 366ce0 │ │ │ │ + ldr r0, [pc, #2032] @ 366d2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 366ce4 │ │ │ │ + ldr r0, [pc, #2024] @ 366d30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 366ce8 │ │ │ │ + ldr r0, [pc, #2016] @ 366d34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 366cec │ │ │ │ + ldr r0, [pc, #2008] @ 366d38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 366cf0 │ │ │ │ + ldr r0, [pc, #2000] @ 366d3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 366cf4 │ │ │ │ + ldr r0, [pc, #1992] @ 366d40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 366cf8 │ │ │ │ + ldr r0, [pc, #1984] @ 366d44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 366cfc │ │ │ │ + ldr r0, [pc, #1976] @ 366d48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 366d00 │ │ │ │ + ldr r0, [pc, #1968] @ 366d4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 366d04 │ │ │ │ + ldr r0, [pc, #1960] @ 366d50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 366d08 │ │ │ │ + ldr r0, [pc, #1952] @ 366d54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 366d0c │ │ │ │ + ldr r0, [pc, #1944] @ 366d58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 366d10 │ │ │ │ + ldr r0, [pc, #1936] @ 366d5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 366d14 │ │ │ │ + ldr r0, [pc, #1928] @ 366d60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 366d18 │ │ │ │ + ldr r0, [pc, #1920] @ 366d64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 366d1c │ │ │ │ + ldr r0, [pc, #1912] @ 366d68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 366d20 │ │ │ │ + ldr r0, [pc, #1904] @ 366d6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 366d24 │ │ │ │ + ldr r0, [pc, #1896] @ 366d70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 366d28 │ │ │ │ + ldr r0, [pc, #1888] @ 366d74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 366d2c │ │ │ │ + ldr r0, [pc, #1880] @ 366d78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 366d30 │ │ │ │ + ldr r0, [pc, #1872] @ 366d7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 366d34 │ │ │ │ + ldr r0, [pc, #1864] @ 366d80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 366d38 │ │ │ │ + ldr r0, [pc, #1856] @ 366d84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 366d3c │ │ │ │ + ldr r0, [pc, #1848] @ 366d88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 366d40 │ │ │ │ + ldr r0, [pc, #1840] @ 366d8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 366d44 │ │ │ │ + ldr r0, [pc, #1832] @ 366d90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 366d48 │ │ │ │ + ldr r0, [pc, #1824] @ 366d94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 366d4c │ │ │ │ + ldr r0, [pc, #1816] @ 366d98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 366d50 │ │ │ │ + ldr r0, [pc, #1808] @ 366d9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 366d54 │ │ │ │ + ldr r0, [pc, #1800] @ 366da0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 366d58 │ │ │ │ + ldr r0, [pc, #1792] @ 366da4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 366d5c │ │ │ │ + ldr r0, [pc, #1784] @ 366da8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 366d60 │ │ │ │ + ldr r0, [pc, #1776] @ 366dac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 366d64 │ │ │ │ + ldr r0, [pc, #1768] @ 366db0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 366d68 │ │ │ │ + ldr r0, [pc, #1760] @ 366db4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 366d6c │ │ │ │ + ldr r0, [pc, #1752] @ 366db8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 366d70 │ │ │ │ + ldr r0, [pc, #1744] @ 366dbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 366d74 │ │ │ │ + ldr r0, [pc, #1736] @ 366dc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 366d78 │ │ │ │ + ldr r0, [pc, #1728] @ 366dc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 366d7c │ │ │ │ + ldr r0, [pc, #1720] @ 366dc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 366d80 │ │ │ │ + ldr r0, [pc, #1712] @ 366dcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 366d84 │ │ │ │ + ldr r0, [pc, #1704] @ 366dd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 366d88 │ │ │ │ + ldr r0, [pc, #1696] @ 366dd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 366d8c │ │ │ │ + ldr r0, [pc, #1688] @ 366dd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 366d90 │ │ │ │ + ldr r0, [pc, #1680] @ 366ddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 366d94 │ │ │ │ + ldr r0, [pc, #1672] @ 366de0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 366d98 │ │ │ │ + ldr r0, [pc, #1664] @ 366de4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 366d9c │ │ │ │ + ldr r0, [pc, #1656] @ 366de8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 366da0 │ │ │ │ + ldr r0, [pc, #1648] @ 366dec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 366da4 │ │ │ │ + ldr r0, [pc, #1640] @ 366df0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 366da8 │ │ │ │ + ldr r0, [pc, #1632] @ 366df4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 366dac │ │ │ │ + ldr r0, [pc, #1624] @ 366df8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 366db0 │ │ │ │ + ldr r0, [pc, #1616] @ 366dfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 366db4 │ │ │ │ + ldr r0, [pc, #1608] @ 366e00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 366db8 │ │ │ │ + ldr r0, [pc, #1600] @ 366e04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 366dbc │ │ │ │ + ldr r0, [pc, #1592] @ 366e08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 366dc0 │ │ │ │ + ldr r0, [pc, #1584] @ 366e0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 366dc4 │ │ │ │ + ldr r0, [pc, #1576] @ 366e10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 366dc8 │ │ │ │ + ldr r0, [pc, #1568] @ 366e14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 366dcc │ │ │ │ + ldr r0, [pc, #1560] @ 366e18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 366dd0 │ │ │ │ + ldr r0, [pc, #1552] @ 366e1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 366dd4 │ │ │ │ + ldr r0, [pc, #1544] @ 366e20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 366dd8 │ │ │ │ + ldr r0, [pc, #1536] @ 366e24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 366ddc │ │ │ │ + ldr r0, [pc, #1528] @ 366e28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 366de0 │ │ │ │ + ldr r0, [pc, #1520] @ 366e2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 366de4 │ │ │ │ + ldr r0, [pc, #1512] @ 366e30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 366de8 │ │ │ │ + ldr r0, [pc, #1504] @ 366e34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 366dec │ │ │ │ + ldr r0, [pc, #1496] @ 366e38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 366df0 │ │ │ │ + ldr r0, [pc, #1488] @ 366e3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 366df4 │ │ │ │ + ldr r0, [pc, #1480] @ 366e40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 366df8 │ │ │ │ + ldr r0, [pc, #1472] @ 366e44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 366dfc │ │ │ │ + ldr r0, [pc, #1464] @ 366e48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 366e00 │ │ │ │ + ldr r0, [pc, #1456] @ 366e4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 366e04 │ │ │ │ + ldr r0, [pc, #1448] @ 366e50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 366e08 │ │ │ │ + ldr r0, [pc, #1440] @ 366e54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 366e0c │ │ │ │ + ldr r0, [pc, #1432] @ 366e58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 366e10 │ │ │ │ + ldr r0, [pc, #1424] @ 366e5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 366e14 │ │ │ │ + ldr r0, [pc, #1416] @ 366e60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 366e18 │ │ │ │ + ldr r0, [pc, #1408] @ 366e64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 366e1c │ │ │ │ + ldr r0, [pc, #1400] @ 366e68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 366e20 │ │ │ │ + ldr r0, [pc, #1392] @ 366e6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 366e24 │ │ │ │ + ldr r0, [pc, #1384] @ 366e70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 366e28 │ │ │ │ + ldr r0, [pc, #1376] @ 366e74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 366e2c │ │ │ │ + ldr r0, [pc, #1368] @ 366e78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 366e30 │ │ │ │ + ldr r0, [pc, #1360] @ 366e7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 366e34 │ │ │ │ + ldr r0, [pc, #1352] @ 366e80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 366e38 │ │ │ │ + ldr r0, [pc, #1344] @ 366e84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 366e3c │ │ │ │ + ldr r0, [pc, #1336] @ 366e88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 366e40 │ │ │ │ + ldr r0, [pc, #1328] @ 366e8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 366e44 │ │ │ │ + ldr r0, [pc, #1320] @ 366e90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 366e48 │ │ │ │ + ldr r0, [pc, #1312] @ 366e94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 366e4c │ │ │ │ + ldr r0, [pc, #1304] @ 366e98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 366e50 │ │ │ │ + ldr r0, [pc, #1296] @ 366e9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 366e54 │ │ │ │ + ldr r0, [pc, #1288] @ 366ea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 366e58 │ │ │ │ + ldr r0, [pc, #1280] @ 366ea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 366e5c │ │ │ │ + ldr r0, [pc, #1272] @ 366ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 366e60 │ │ │ │ + ldr r0, [pc, #1264] @ 366eac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 366e64 │ │ │ │ + ldr r0, [pc, #1256] @ 366eb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 366e68 │ │ │ │ + ldr r0, [pc, #1248] @ 366eb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 366e6c │ │ │ │ + ldr r0, [pc, #1240] @ 366eb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 366e70 │ │ │ │ + ldr r0, [pc, #1232] @ 366ebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 366e74 │ │ │ │ + ldr r0, [pc, #1224] @ 366ec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 366e78 │ │ │ │ + ldr r0, [pc, #1216] @ 366ec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 366e7c │ │ │ │ + ldr r0, [pc, #1208] @ 366ec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 366e80 │ │ │ │ + ldr r0, [pc, #1200] @ 366ecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 366e84 │ │ │ │ + ldr r0, [pc, #1192] @ 366ed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 366e88 │ │ │ │ + ldr r0, [pc, #1184] @ 366ed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 366e8c │ │ │ │ + ldr r0, [pc, #1176] @ 366ed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 366e90 │ │ │ │ + ldr r0, [pc, #1168] @ 366edc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 366e94 │ │ │ │ + ldr r0, [pc, #1160] @ 366ee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 366e98 │ │ │ │ + ldr r0, [pc, #1152] @ 366ee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 366e9c │ │ │ │ + ldr r0, [pc, #1144] @ 366ee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 366ea0 │ │ │ │ + ldr r0, [pc, #1136] @ 366eec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 366ea4 │ │ │ │ + ldr r0, [pc, #1128] @ 366ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 366ea8 │ │ │ │ + ldr r0, [pc, #1120] @ 366ef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 366eac │ │ │ │ + ldr r0, [pc, #1112] @ 366ef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 366eb0 │ │ │ │ + ldr r0, [pc, #1104] @ 366efc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 366eb4 │ │ │ │ + ldr r0, [pc, #1096] @ 366f00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 366eb8 │ │ │ │ + ldr r0, [pc, #1088] @ 366f04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 366ebc │ │ │ │ + ldr r0, [pc, #1080] @ 366f08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 366ec0 │ │ │ │ + ldr r0, [pc, #1072] @ 366f0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 366ec4 │ │ │ │ + ldr r0, [pc, #1064] @ 366f10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 366ec8 │ │ │ │ + ldr r0, [pc, #1056] @ 366f14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 366ecc │ │ │ │ + ldr r0, [pc, #1048] @ 366f18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 366ed0 │ │ │ │ + ldr r0, [pc, #1040] @ 366f1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 366ed4 │ │ │ │ + ldr r0, [pc, #1032] @ 366f20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 366ed8 │ │ │ │ + ldr r0, [pc, #1024] @ 366f24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 366edc │ │ │ │ + ldr r0, [pc, #1016] @ 366f28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 366ee0 │ │ │ │ + ldr r0, [pc, #1008] @ 366f2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 366ee4 │ │ │ │ + ldr r0, [pc, #1000] @ 366f30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 366ee8 │ │ │ │ + ldr r0, [pc, #992] @ 366f34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 366eec │ │ │ │ + ldr r0, [pc, #984] @ 366f38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 366ef0 │ │ │ │ + ldr r0, [pc, #976] @ 366f3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 366ef4 │ │ │ │ + ldr r0, [pc, #968] @ 366f40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 366ef8 │ │ │ │ + ldr r0, [pc, #960] @ 366f44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 366efc │ │ │ │ + ldr r0, [pc, #952] @ 366f48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 366f00 │ │ │ │ + ldr r0, [pc, #944] @ 366f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 366f04 │ │ │ │ + ldr r0, [pc, #936] @ 366f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 366f08 │ │ │ │ + ldr r0, [pc, #928] @ 366f54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 366f0c │ │ │ │ + ldr r0, [pc, #920] @ 366f58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 366f10 │ │ │ │ + ldr r0, [pc, #912] @ 366f5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 366f14 │ │ │ │ + ldr r0, [pc, #904] @ 366f60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 366f18 │ │ │ │ + ldr r0, [pc, #896] @ 366f64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 366f1c │ │ │ │ + ldr r0, [pc, #888] @ 366f68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 366f20 │ │ │ │ + ldr r0, [pc, #880] @ 366f6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 366f24 │ │ │ │ + ldr r0, [pc, #872] @ 366f70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 366f28 │ │ │ │ + ldr r0, [pc, #864] @ 366f74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 366f2c │ │ │ │ + ldr r0, [pc, #856] @ 366f78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 366f30 │ │ │ │ + ldr r0, [pc, #848] @ 366f7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 366f34 │ │ │ │ + ldr r0, [pc, #840] @ 366f80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 366f38 │ │ │ │ + ldr r0, [pc, #832] @ 366f84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 366f3c │ │ │ │ + ldr r0, [pc, #824] @ 366f88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 366f40 │ │ │ │ + ldr r0, [pc, #816] @ 366f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x009ef4f8 │ │ │ │ - addseq sp, lr, r4, lsl r9 │ │ │ │ - addseq pc, lr, r4, asr #9 │ │ │ │ - addseq sp, lr, r0, ror #17 │ │ │ │ - umullseq pc, lr, r0, r4 @ │ │ │ │ - addseq sp, lr, ip, lsr #17 │ │ │ │ - addseq pc, lr, ip, asr r4 @ │ │ │ │ - addseq sp, lr, r8, ror r8 │ │ │ │ - addseq pc, lr, r8, lsr #8 │ │ │ │ - addseq sp, lr, r4, asr #16 │ │ │ │ - @ instruction: 0x009ef3f4 │ │ │ │ - addseq sp, lr, r0, lsl r8 │ │ │ │ - addseq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0x009ed7dc │ │ │ │ - addseq pc, lr, ip, lsl #7 │ │ │ │ - addseq sp, lr, r8, lsr #15 │ │ │ │ - addseq pc, lr, r8, asr r3 @ │ │ │ │ - addseq sp, lr, r4, ror r7 │ │ │ │ - addseq pc, lr, r4, lsr #6 │ │ │ │ - addseq sp, lr, r0, asr #14 │ │ │ │ - @ instruction: 0x009ef2f0 │ │ │ │ - addseq sp, lr, ip, lsl #14 │ │ │ │ - @ instruction: 0x009ef2bc │ │ │ │ - @ instruction: 0x009ed6d8 │ │ │ │ - addseq pc, lr, r8, lsl #5 │ │ │ │ - addseq sp, lr, r4, lsr #13 │ │ │ │ - addseq pc, lr, r4, asr r2 @ │ │ │ │ - addseq sp, lr, r0, ror r6 │ │ │ │ - addseq pc, lr, r0, lsr #4 │ │ │ │ - addseq sp, lr, ip, lsr r6 │ │ │ │ - addseq pc, lr, ip, ror #3 │ │ │ │ - addseq sp, lr, r8, lsl #12 │ │ │ │ - @ instruction: 0x009ef1b8 │ │ │ │ - @ instruction: 0x009ed5d4 │ │ │ │ - addseq pc, lr, r4, lsl #3 │ │ │ │ - addseq sp, lr, r0, lsr #11 │ │ │ │ - addseq pc, lr, r0, asr r1 @ │ │ │ │ - addseq sp, lr, ip, ror #10 │ │ │ │ - addseq pc, lr, ip, lsl r1 @ │ │ │ │ - addseq sp, lr, r8, lsr r5 │ │ │ │ - addseq pc, lr, r8, ror #1 │ │ │ │ - addseq sp, lr, r4, lsl #10 │ │ │ │ - ldrheq pc, [lr], r4 @ │ │ │ │ - @ instruction: 0x009ed4d0 │ │ │ │ - addseq pc, lr, r0, lsl #1 │ │ │ │ - umullseq sp, lr, ip, r4 │ │ │ │ - addseq pc, lr, ip, asr #32 │ │ │ │ - addseq sp, lr, r8, ror #8 │ │ │ │ - addseq pc, lr, r8, lsl r0 @ │ │ │ │ - addseq sp, lr, r4, lsr r4 │ │ │ │ - addseq lr, lr, r4, ror #31 │ │ │ │ - addseq sp, lr, r0, lsl #8 │ │ │ │ - @ instruction: 0x009eefb0 │ │ │ │ - addseq sp, lr, ip, asr #7 │ │ │ │ - addseq lr, lr, ip, ror pc │ │ │ │ - umullseq sp, lr, r8, r3 │ │ │ │ - addseq lr, lr, r8, asr #30 │ │ │ │ - addseq sp, lr, r4, ror #6 │ │ │ │ - addseq lr, lr, r4, lsl pc │ │ │ │ - addseq sp, lr, r0, lsr r3 │ │ │ │ - addseq lr, lr, r0, ror #29 │ │ │ │ - @ instruction: 0x009ed2fc │ │ │ │ - addseq lr, lr, ip, lsr #29 │ │ │ │ - addseq sp, lr, r8, asr #5 │ │ │ │ - addseq lr, lr, r8, ror lr │ │ │ │ - umullseq sp, lr, r4, r2 │ │ │ │ - addseq lr, lr, r4, asr #28 │ │ │ │ - addseq sp, lr, r0, ror #4 │ │ │ │ - addseq lr, lr, r0, lsl lr │ │ │ │ - addseq sp, lr, ip, lsr #4 │ │ │ │ - @ instruction: 0x009eeddc │ │ │ │ - @ instruction: 0x009ed1f8 │ │ │ │ - addseq lr, lr, r8, lsr #27 │ │ │ │ - addseq sp, lr, r4, asr #3 │ │ │ │ - addseq lr, lr, r4, ror sp │ │ │ │ - umullseq sp, lr, r0, r1 │ │ │ │ - addseq lr, lr, r0, asr #26 │ │ │ │ - addseq sp, lr, ip, asr r1 │ │ │ │ - addseq lr, lr, ip, lsl #26 │ │ │ │ - addseq sp, lr, r8, lsr #2 │ │ │ │ - @ instruction: 0x009eecd8 │ │ │ │ - ldrsheq sp, [lr], r4 │ │ │ │ - addseq lr, lr, r4, lsr #25 │ │ │ │ - addseq sp, lr, r0, asr #1 │ │ │ │ - addseq lr, lr, r0, ror ip │ │ │ │ - addseq sp, lr, ip, lsl #1 │ │ │ │ - addseq lr, lr, ip, lsr ip │ │ │ │ - addseq sp, lr, r8, asr r0 │ │ │ │ - addseq lr, lr, r8, lsl #24 │ │ │ │ - addseq sp, lr, r4, lsr #32 │ │ │ │ - @ instruction: 0x009eebd4 │ │ │ │ - @ instruction: 0x009ecff0 │ │ │ │ - addseq lr, lr, r0, lsr #23 │ │ │ │ - @ instruction: 0x009ecfbc │ │ │ │ - addseq lr, lr, ip, ror #22 │ │ │ │ - addseq ip, lr, r8, lsl #31 │ │ │ │ - addseq lr, lr, ip, lsr fp │ │ │ │ - addseq ip, lr, r4, asr pc │ │ │ │ - addseq lr, lr, ip, lsl #22 │ │ │ │ - addseq ip, lr, r0, lsr #30 │ │ │ │ - @ instruction: 0x009eeadc │ │ │ │ - addseq ip, lr, ip, ror #29 │ │ │ │ - addseq lr, lr, ip, lsr #21 │ │ │ │ - @ instruction: 0x009eceb8 │ │ │ │ - addseq lr, lr, ip, ror sl │ │ │ │ - addseq ip, lr, r4, lsl #29 │ │ │ │ - addseq lr, lr, ip, asr #20 │ │ │ │ - addseq ip, lr, r0, asr lr │ │ │ │ - addseq lr, lr, ip, lsl sl │ │ │ │ - addseq ip, lr, ip, lsl lr │ │ │ │ - addseq lr, lr, ip, ror #19 │ │ │ │ - addseq ip, lr, r8, ror #27 │ │ │ │ - @ instruction: 0x009ee9bc │ │ │ │ - @ instruction: 0x009ecdb4 │ │ │ │ - addseq lr, lr, ip, lsl #19 │ │ │ │ - addseq ip, lr, r0, lsl #27 │ │ │ │ - addseq ip, lr, r0, asr sp │ │ │ │ - addseq ip, lr, r0, lsr #26 │ │ │ │ - @ instruction: 0x009eccf0 │ │ │ │ - addseq ip, lr, r0, asr #25 │ │ │ │ - umullseq ip, lr, r0, ip │ │ │ │ - addseq ip, lr, r0, ror #24 │ │ │ │ - addseq ip, lr, r0, lsr ip │ │ │ │ - addseq ip, lr, r0, lsl #24 │ │ │ │ - @ instruction: 0x009ecbd0 │ │ │ │ - addseq ip, lr, r0, lsr #23 │ │ │ │ - addseq ip, lr, r0, ror fp │ │ │ │ - addseq ip, lr, r0, asr #22 │ │ │ │ - addseq ip, lr, r0, lsl fp │ │ │ │ - addseq ip, lr, r0, ror #21 │ │ │ │ - @ instruction: 0x009ecab0 │ │ │ │ - addseq ip, lr, r0, lsl #21 │ │ │ │ - addseq ip, lr, r0, asr sl │ │ │ │ - addseq ip, lr, r0, lsr #20 │ │ │ │ - @ instruction: 0x009ec9f0 │ │ │ │ - addseq ip, lr, r0, asr #19 │ │ │ │ - umullseq ip, lr, r0, r9 │ │ │ │ - addseq ip, lr, r0, ror #18 │ │ │ │ - addseq ip, lr, r0, lsr r9 │ │ │ │ - addseq ip, lr, r0, lsl #18 │ │ │ │ - @ instruction: 0x009ec8d0 │ │ │ │ - addseq ip, lr, r0, lsr #17 │ │ │ │ - addseq ip, lr, r0, ror r8 │ │ │ │ - addseq ip, lr, r0, asr #16 │ │ │ │ - addseq ip, lr, r0, lsl r8 │ │ │ │ - addseq ip, lr, r0, ror #15 │ │ │ │ - @ instruction: 0x009ec7b0 │ │ │ │ - addseq ip, lr, r0, lsl #15 │ │ │ │ - addseq ip, lr, r0, asr r7 │ │ │ │ - addseq ip, lr, r0, lsr #14 │ │ │ │ - @ instruction: 0x009ec6f0 │ │ │ │ - addseq ip, lr, r0, asr #13 │ │ │ │ - umullseq ip, lr, r0, r6 │ │ │ │ - addseq ip, lr, r0, ror #12 │ │ │ │ - addseq ip, lr, r0, lsr r6 │ │ │ │ - addseq ip, lr, r0, lsl #12 │ │ │ │ - @ instruction: 0x009ec5d0 │ │ │ │ - addseq ip, lr, r0, lsr #11 │ │ │ │ - addseq ip, lr, r0, ror r5 │ │ │ │ - addseq ip, lr, r0, asr #10 │ │ │ │ - addseq ip, lr, r0, lsl r5 │ │ │ │ - addseq ip, lr, r0, ror #9 │ │ │ │ - @ instruction: 0x009ec4b0 │ │ │ │ - addseq ip, lr, r0, lsl #9 │ │ │ │ - addseq ip, lr, r0, asr r4 │ │ │ │ - addseq ip, lr, r0, lsr #8 │ │ │ │ - @ instruction: 0x009ec3f0 │ │ │ │ - addseq ip, lr, r0, asr #7 │ │ │ │ - umullseq ip, lr, r0, r3 │ │ │ │ - addseq ip, lr, r0, ror #6 │ │ │ │ - addseq ip, lr, r0, lsr r3 │ │ │ │ - addseq ip, lr, r0, lsl #6 │ │ │ │ - @ instruction: 0x009ec2d0 │ │ │ │ - addseq ip, lr, r0, lsr #5 │ │ │ │ - addseq ip, lr, r0, ror r2 │ │ │ │ - addseq ip, lr, r0, asr #4 │ │ │ │ - addseq ip, lr, r0, lsl r2 │ │ │ │ - addseq ip, lr, r0, ror #3 │ │ │ │ - @ instruction: 0x009ec1b0 │ │ │ │ - addseq ip, lr, r0, lsl #3 │ │ │ │ - addseq ip, lr, r0, asr r1 │ │ │ │ - addseq ip, lr, r0, lsr #2 │ │ │ │ - ldrsheq ip, [lr], r0 │ │ │ │ - addseq ip, lr, r0, asr #1 │ │ │ │ - umullseq ip, lr, r0, r0 │ │ │ │ - addseq ip, lr, r0, rrx │ │ │ │ - addseq ip, lr, r0, lsr r0 │ │ │ │ - addseq ip, lr, r0 │ │ │ │ - @ instruction: 0x009ebfd0 │ │ │ │ - addseq fp, lr, r0, lsr #31 │ │ │ │ - addseq fp, lr, r0, ror pc │ │ │ │ - addseq fp, lr, r0, asr #30 │ │ │ │ - addseq fp, lr, r0, lsl pc │ │ │ │ - addseq fp, lr, r0, ror #29 │ │ │ │ - @ instruction: 0x009ebeb0 │ │ │ │ - addseq fp, lr, r0, lsl #29 │ │ │ │ - addseq fp, lr, r0, asr lr │ │ │ │ - addseq fp, lr, r0, lsr #28 │ │ │ │ - @ instruction: 0x009ebdf0 │ │ │ │ - addseq fp, lr, r0, asr #27 │ │ │ │ - umullseq fp, lr, r0, sp │ │ │ │ - addseq fp, lr, r0, ror #26 │ │ │ │ - addseq fp, lr, r0, lsr sp │ │ │ │ - addseq fp, lr, r0, lsl #26 │ │ │ │ - addseq fp, lr, ip, ror #12 │ │ │ │ - addseq fp, lr, ip, lsr r6 │ │ │ │ - addseq fp, lr, ip, lsl #12 │ │ │ │ - @ instruction: 0x009eb5dc │ │ │ │ - addseq fp, lr, ip, lsr #11 │ │ │ │ - addseq fp, lr, ip, ror r5 │ │ │ │ - addseq fp, lr, ip, asr #10 │ │ │ │ - addseq fp, lr, ip, lsl r5 │ │ │ │ - addseq fp, lr, ip, ror #9 │ │ │ │ - @ instruction: 0x009eb4bc │ │ │ │ - addseq fp, lr, ip, lsl #9 │ │ │ │ - addseq fp, lr, ip, asr r4 │ │ │ │ - addseq fp, lr, ip, lsr #8 │ │ │ │ - @ instruction: 0x009eb3fc │ │ │ │ - addseq fp, lr, ip, asr #7 │ │ │ │ - umullseq fp, lr, ip, r3 │ │ │ │ - addseq fp, lr, ip, ror #6 │ │ │ │ - addseq fp, lr, ip, lsr r3 │ │ │ │ - addseq fp, lr, ip, lsl #6 │ │ │ │ - @ instruction: 0x009eb2dc │ │ │ │ - addseq fp, lr, ip, lsr #5 │ │ │ │ - addseq fp, lr, ip, ror r2 │ │ │ │ - addseq fp, lr, ip, asr #4 │ │ │ │ - addseq fp, lr, ip, lsl r2 │ │ │ │ - addseq fp, lr, ip, ror #3 │ │ │ │ - @ instruction: 0x009eb1bc │ │ │ │ - addseq fp, lr, ip, lsl #3 │ │ │ │ - addseq fp, lr, ip, asr r1 │ │ │ │ - addseq fp, lr, ip, lsr #2 │ │ │ │ - ldrsheq fp, [lr], ip │ │ │ │ - addseq fp, lr, ip, asr #1 │ │ │ │ - umullseq fp, lr, ip, r0 │ │ │ │ - addseq fp, lr, ip, rrx │ │ │ │ - addseq fp, lr, ip, lsr r0 │ │ │ │ - addseq fp, lr, ip │ │ │ │ - @ instruction: 0x009eafdc │ │ │ │ - addseq sl, lr, ip, lsr #31 │ │ │ │ - addseq sl, lr, ip, ror pc │ │ │ │ - addseq sl, lr, ip, asr #30 │ │ │ │ - addseq sl, lr, ip, lsl pc │ │ │ │ - addseq sl, lr, ip, ror #29 │ │ │ │ - @ instruction: 0x009eaebc │ │ │ │ - addseq sl, lr, ip, lsl #29 │ │ │ │ - addseq sl, lr, ip, asr lr │ │ │ │ - addseq sl, lr, ip, lsr #28 │ │ │ │ - @ instruction: 0x009eadfc │ │ │ │ - addseq sl, lr, ip, asr #27 │ │ │ │ - umullseq sl, lr, ip, sp │ │ │ │ - addseq sl, lr, ip, ror #26 │ │ │ │ - addseq sl, lr, ip, lsr sp │ │ │ │ - addseq sl, lr, ip, lsl #26 │ │ │ │ - @ instruction: 0x009eacdc │ │ │ │ - addseq sl, lr, ip, lsr #25 │ │ │ │ - addseq sl, lr, ip, ror ip │ │ │ │ - addseq sl, lr, ip, asr #24 │ │ │ │ - addseq sl, lr, ip, lsl ip │ │ │ │ - addseq sl, lr, ip, ror #23 │ │ │ │ - @ instruction: 0x009eabbc │ │ │ │ - addseq sl, lr, ip, lsl #23 │ │ │ │ - addseq sl, lr, ip, asr fp │ │ │ │ - addseq sl, lr, ip, lsr #22 │ │ │ │ - @ instruction: 0x009eaafc │ │ │ │ - addseq sl, lr, ip, asr #21 │ │ │ │ - umullseq sl, lr, ip, sl │ │ │ │ - addseq sl, lr, ip, ror #20 │ │ │ │ - addseq sl, lr, ip, lsr sl │ │ │ │ - addseq sl, lr, ip, lsl #20 │ │ │ │ - @ instruction: 0x009ea9dc │ │ │ │ - addseq sl, lr, ip, lsr #19 │ │ │ │ - addseq sl, lr, ip, ror r9 │ │ │ │ - addseq sl, lr, ip, asr #18 │ │ │ │ - addseq sl, lr, ip, lsl r9 │ │ │ │ - addseq sl, lr, ip, ror #17 │ │ │ │ - @ instruction: 0x009ea8bc │ │ │ │ - addseq sl, lr, ip, lsl #17 │ │ │ │ - addseq sl, lr, ip, asr r8 │ │ │ │ - addseq sl, lr, ip, lsr #16 │ │ │ │ - @ instruction: 0x009ea7fc │ │ │ │ - addseq sl, lr, ip, asr #15 │ │ │ │ - umullseq sl, lr, ip, r7 │ │ │ │ - addseq sl, lr, ip, ror #14 │ │ │ │ - addseq sl, lr, ip, lsr r7 │ │ │ │ - addseq sl, lr, ip, lsl #14 │ │ │ │ - @ instruction: 0x009ea6dc │ │ │ │ - addseq sl, lr, ip, lsr #13 │ │ │ │ - addseq sl, lr, ip, ror r6 │ │ │ │ - addseq sl, lr, ip, asr #12 │ │ │ │ - addseq sl, lr, ip, lsl r6 │ │ │ │ - addseq sl, lr, ip, ror #11 │ │ │ │ - @ instruction: 0x009ea5bc │ │ │ │ - addseq sl, lr, ip, lsl #11 │ │ │ │ - addseq sl, lr, ip, asr r5 │ │ │ │ - addseq sl, lr, ip, lsr #10 │ │ │ │ - @ instruction: 0x009ea4fc │ │ │ │ - addseq sl, lr, ip, asr #9 │ │ │ │ - umullseq sl, lr, ip, r4 │ │ │ │ - addseq sl, lr, ip, ror #8 │ │ │ │ - addseq sl, lr, ip, lsr r4 │ │ │ │ - addseq sl, lr, ip, lsl #8 │ │ │ │ - @ instruction: 0x009ea3dc │ │ │ │ - addseq sl, lr, ip, lsr #7 │ │ │ │ - addseq sl, lr, ip, ror r3 │ │ │ │ - addseq sl, lr, ip, asr #6 │ │ │ │ - addseq sl, lr, ip, lsl r3 │ │ │ │ - addseq sl, lr, ip, ror #5 │ │ │ │ - @ instruction: 0x009ea2bc │ │ │ │ - addseq sl, lr, ip, lsl #5 │ │ │ │ - addseq sl, lr, ip, asr r2 │ │ │ │ - addseq sl, lr, ip, lsr #4 │ │ │ │ - @ instruction: 0x009ea1fc │ │ │ │ - addseq sl, lr, ip, asr #3 │ │ │ │ - umullseq sl, lr, ip, r1 │ │ │ │ - addseq sl, lr, ip, ror #2 │ │ │ │ - addseq sl, lr, ip, lsr r1 │ │ │ │ - addseq sl, lr, ip, lsl #2 │ │ │ │ - ldrsbeq sl, [lr], ip │ │ │ │ - addseq sl, lr, ip, lsr #1 │ │ │ │ - addseq sl, lr, ip, ror r0 │ │ │ │ - addseq sl, lr, ip, asr #32 │ │ │ │ - addseq sl, lr, ip, lsl r0 │ │ │ │ - addseq r9, lr, ip, ror #31 │ │ │ │ - @ instruction: 0x009e9fbc │ │ │ │ - addseq r9, lr, ip, lsl #31 │ │ │ │ - addseq r9, lr, ip, asr pc │ │ │ │ - addseq r9, lr, ip, lsr #30 │ │ │ │ - @ instruction: 0x009e9efc │ │ │ │ - addseq r9, lr, ip, asr #29 │ │ │ │ - umullseq r9, lr, ip, lr │ │ │ │ - addseq r9, lr, ip, ror #28 │ │ │ │ - addseq r9, lr, ip, lsr lr │ │ │ │ - addseq r9, lr, ip, lsl #28 │ │ │ │ - @ instruction: 0x009e9ddc │ │ │ │ - addseq r9, lr, ip, lsr #27 │ │ │ │ - addseq r9, lr, ip, ror sp │ │ │ │ - addseq r9, lr, ip, asr #26 │ │ │ │ - addseq r9, lr, ip, lsl sp │ │ │ │ - addseq r9, lr, ip, ror #25 │ │ │ │ - @ instruction: 0x009e9cbc │ │ │ │ - addseq r9, lr, ip, lsl #25 │ │ │ │ - addseq r9, lr, ip, asr ip │ │ │ │ - addseq r9, lr, ip, lsr #24 │ │ │ │ - @ instruction: 0x009e9bfc │ │ │ │ - addseq r9, lr, ip, asr #23 │ │ │ │ - umullseq r9, lr, ip, fp │ │ │ │ - addseq r9, lr, ip, ror #22 │ │ │ │ - addseq r9, lr, ip, lsr fp │ │ │ │ - addseq r9, lr, ip, lsl #22 │ │ │ │ - @ instruction: 0x009e9adc │ │ │ │ - addseq r9, lr, ip, lsr #21 │ │ │ │ - addseq r9, lr, ip, ror sl │ │ │ │ - addseq r9, lr, ip, asr #20 │ │ │ │ - addseq r9, lr, ip, lsl sl │ │ │ │ - addseq r9, lr, ip, ror #19 │ │ │ │ - @ instruction: 0x009e99bc │ │ │ │ - addseq r9, lr, ip, lsl #19 │ │ │ │ - addseq r9, lr, ip, asr r9 │ │ │ │ - addseq r9, lr, ip, lsr #18 │ │ │ │ - @ instruction: 0x009e98fc │ │ │ │ - addseq r9, lr, ip, asr #17 │ │ │ │ - umullseq r9, lr, ip, r8 │ │ │ │ - addseq r9, lr, ip, ror #16 │ │ │ │ - addseq r9, lr, ip, lsr r8 │ │ │ │ - addseq r9, lr, ip, lsl #16 │ │ │ │ - @ instruction: 0x009e97dc │ │ │ │ - addseq r9, lr, ip, lsr #15 │ │ │ │ - addseq r9, lr, ip, ror r7 │ │ │ │ - addseq r9, lr, r8, lsr #14 │ │ │ │ - addseq r9, lr, r0, asr #14 │ │ │ │ - @ instruction: 0x009e96d8 │ │ │ │ - @ instruction: 0x009e96b8 │ │ │ │ - umullseq r9, lr, r8, r6 │ │ │ │ - addseq r9, lr, r8, ror r6 │ │ │ │ - addseq r9, lr, r8, asr r6 │ │ │ │ - addseq r9, lr, r8, lsr r6 │ │ │ │ - addseq r9, lr, r8, lsl r6 │ │ │ │ - @ instruction: 0x009e95f8 │ │ │ │ - @ instruction: 0x009e95d8 │ │ │ │ - @ instruction: 0x009e95b8 │ │ │ │ - umullseq r9, lr, r8, r5 │ │ │ │ - addseq r9, lr, r8, ror r5 │ │ │ │ - addseq r9, lr, r8, asr r5 │ │ │ │ - addseq r9, lr, r8, lsr r5 │ │ │ │ - addseq r9, lr, r8, lsl r5 │ │ │ │ - @ instruction: 0x009e94f8 │ │ │ │ - @ instruction: 0x009e94d8 │ │ │ │ - @ instruction: 0x009e94b8 │ │ │ │ - umullseq r9, lr, r8, r4 │ │ │ │ - addseq r9, lr, r8, ror r4 │ │ │ │ - addseq r9, lr, r8, asr r4 │ │ │ │ - addseq r9, lr, r8, lsr r4 │ │ │ │ - addseq r9, lr, r8, lsl r4 │ │ │ │ - @ instruction: 0x009e93f8 │ │ │ │ - @ instruction: 0x009e93d8 │ │ │ │ - @ instruction: 0x009e93b8 │ │ │ │ - umullseq r9, lr, r8, r3 │ │ │ │ - addseq r9, lr, r8, ror r3 │ │ │ │ - addseq r9, lr, r8, asr r3 │ │ │ │ - addseq r9, lr, r8, lsr r3 │ │ │ │ - addseq r9, lr, r8, lsl r3 │ │ │ │ - @ instruction: 0x009e92f8 │ │ │ │ - addseq r9, lr, r4, asr #5 │ │ │ │ - addseq r9, lr, ip, lsl #5 │ │ │ │ - addseq r9, lr, r4, asr r2 │ │ │ │ - addseq r9, lr, ip, lsl r2 │ │ │ │ - addseq r9, lr, r8, ror #3 │ │ │ │ - ldr r0, [pc, #-828] @ 366f44 │ │ │ │ + addseq pc, lr, ip, ror #9 │ │ │ │ + addseq sp, lr, r8, lsl #18 │ │ │ │ + @ instruction: 0x009ef4b8 │ │ │ │ + @ instruction: 0x009ed8d4 │ │ │ │ + addseq pc, lr, r4, lsl #9 │ │ │ │ + addseq sp, lr, r0, lsr #17 │ │ │ │ + addseq pc, lr, r0, asr r4 @ │ │ │ │ + addseq sp, lr, ip, ror #16 │ │ │ │ + addseq pc, lr, ip, lsl r4 @ │ │ │ │ + addseq sp, lr, r8, lsr r8 │ │ │ │ + addseq pc, lr, r8, ror #7 │ │ │ │ + addseq sp, lr, r4, lsl #16 │ │ │ │ + @ instruction: 0x009ef3b4 │ │ │ │ + @ instruction: 0x009ed7d0 │ │ │ │ + addseq pc, lr, r0, lsl #7 │ │ │ │ + umullseq sp, lr, ip, r7 │ │ │ │ + addseq pc, lr, ip, asr #6 │ │ │ │ + addseq sp, lr, r8, ror #14 │ │ │ │ + addseq pc, lr, r8, lsl r3 @ │ │ │ │ + addseq sp, lr, r4, lsr r7 │ │ │ │ + addseq pc, lr, r4, ror #5 │ │ │ │ + addseq sp, lr, r0, lsl #14 │ │ │ │ + @ instruction: 0x009ef2b0 │ │ │ │ + addseq sp, lr, ip, asr #13 │ │ │ │ + addseq pc, lr, ip, ror r2 @ │ │ │ │ + umullseq sp, lr, r8, r6 │ │ │ │ + addseq pc, lr, r8, asr #4 │ │ │ │ + addseq sp, lr, r4, ror #12 │ │ │ │ + addseq pc, lr, r4, lsl r2 @ │ │ │ │ + addseq sp, lr, r0, lsr r6 │ │ │ │ + addseq pc, lr, r0, ror #3 │ │ │ │ + @ instruction: 0x009ed5fc │ │ │ │ + addseq pc, lr, ip, lsr #3 │ │ │ │ + addseq sp, lr, r8, asr #11 │ │ │ │ + addseq pc, lr, r8, ror r1 @ │ │ │ │ + umullseq sp, lr, r4, r5 │ │ │ │ + addseq pc, lr, r4, asr #2 │ │ │ │ + addseq sp, lr, r0, ror #10 │ │ │ │ + addseq pc, lr, r0, lsl r1 @ │ │ │ │ + addseq sp, lr, ip, lsr #10 │ │ │ │ + ldrsbeq pc, [lr], ip @ │ │ │ │ + @ instruction: 0x009ed4f8 │ │ │ │ + addseq pc, lr, r8, lsr #1 │ │ │ │ + addseq sp, lr, r4, asr #9 │ │ │ │ + addseq pc, lr, r4, ror r0 @ │ │ │ │ + umullseq sp, lr, r0, r4 │ │ │ │ + addseq pc, lr, r0, asr #32 │ │ │ │ + addseq sp, lr, ip, asr r4 │ │ │ │ + addseq pc, lr, ip │ │ │ │ + addseq sp, lr, r8, lsr #8 │ │ │ │ + @ instruction: 0x009eefd8 │ │ │ │ + @ instruction: 0x009ed3f4 │ │ │ │ + addseq lr, lr, r4, lsr #31 │ │ │ │ + addseq sp, lr, r0, asr #7 │ │ │ │ + addseq lr, lr, r0, ror pc │ │ │ │ + addseq sp, lr, ip, lsl #7 │ │ │ │ + addseq lr, lr, ip, lsr pc │ │ │ │ + addseq sp, lr, r8, asr r3 │ │ │ │ + addseq lr, lr, r8, lsl #30 │ │ │ │ + addseq sp, lr, r4, lsr #6 │ │ │ │ + @ instruction: 0x009eeed4 │ │ │ │ + @ instruction: 0x009ed2f0 │ │ │ │ + addseq lr, lr, r0, lsr #29 │ │ │ │ + @ instruction: 0x009ed2bc │ │ │ │ + addseq lr, lr, ip, ror #28 │ │ │ │ + addseq sp, lr, r8, lsl #5 │ │ │ │ + addseq lr, lr, r8, lsr lr │ │ │ │ + addseq sp, lr, r4, asr r2 │ │ │ │ + addseq lr, lr, r4, lsl #28 │ │ │ │ + addseq sp, lr, r0, lsr #4 │ │ │ │ + @ instruction: 0x009eedd0 │ │ │ │ + addseq sp, lr, ip, ror #3 │ │ │ │ + umullseq lr, lr, ip, sp @ │ │ │ │ + @ instruction: 0x009ed1b8 │ │ │ │ + addseq lr, lr, r8, ror #26 │ │ │ │ + addseq sp, lr, r4, lsl #3 │ │ │ │ + addseq lr, lr, r4, lsr sp │ │ │ │ + addseq sp, lr, r0, asr r1 │ │ │ │ + addseq lr, lr, r0, lsl #26 │ │ │ │ + addseq sp, lr, ip, lsl r1 │ │ │ │ + addseq lr, lr, ip, asr #25 │ │ │ │ + addseq sp, lr, r8, ror #1 │ │ │ │ + umullseq lr, lr, r8, ip @ │ │ │ │ + ldrheq sp, [lr], r4 │ │ │ │ + addseq lr, lr, r4, ror #24 │ │ │ │ + addseq sp, lr, r0, lsl #1 │ │ │ │ + addseq lr, lr, r0, lsr ip │ │ │ │ + addseq sp, lr, ip, asr #32 │ │ │ │ + @ instruction: 0x009eebfc │ │ │ │ + addseq sp, lr, r8, lsl r0 │ │ │ │ + addseq lr, lr, r8, asr #23 │ │ │ │ + addseq ip, lr, r4, ror #31 │ │ │ │ + umullseq lr, lr, r4, fp @ │ │ │ │ + @ instruction: 0x009ecfb0 │ │ │ │ + addseq lr, lr, r0, ror #22 │ │ │ │ + addseq ip, lr, ip, ror pc │ │ │ │ + addseq lr, lr, r0, lsr fp │ │ │ │ + addseq ip, lr, r8, asr #30 │ │ │ │ + addseq lr, lr, r0, lsl #22 │ │ │ │ + addseq ip, lr, r4, lsl pc │ │ │ │ + @ instruction: 0x009eead0 │ │ │ │ + addseq ip, lr, r0, ror #29 │ │ │ │ + addseq lr, lr, r0, lsr #21 │ │ │ │ + addseq ip, lr, ip, lsr #29 │ │ │ │ + addseq lr, lr, r0, ror sl │ │ │ │ + addseq ip, lr, r8, ror lr │ │ │ │ + addseq lr, lr, r0, asr #20 │ │ │ │ + addseq ip, lr, r4, asr #28 │ │ │ │ + addseq lr, lr, r0, lsl sl │ │ │ │ + addseq ip, lr, r0, lsl lr │ │ │ │ + addseq lr, lr, r0, ror #19 │ │ │ │ + @ instruction: 0x009ecddc │ │ │ │ + @ instruction: 0x009ee9b0 │ │ │ │ + addseq ip, lr, r8, lsr #27 │ │ │ │ + addseq lr, lr, r0, lsl #19 │ │ │ │ + addseq ip, lr, r4, ror sp │ │ │ │ + addseq ip, lr, r4, asr #26 │ │ │ │ + addseq ip, lr, r4, lsl sp │ │ │ │ + addseq ip, lr, r4, ror #25 │ │ │ │ + @ instruction: 0x009eccb4 │ │ │ │ + addseq ip, lr, r4, lsl #25 │ │ │ │ + addseq ip, lr, r4, asr ip │ │ │ │ + addseq ip, lr, r4, lsr #24 │ │ │ │ + @ instruction: 0x009ecbf4 │ │ │ │ + addseq ip, lr, r4, asr #23 │ │ │ │ + umullseq ip, lr, r4, fp │ │ │ │ + addseq ip, lr, r4, ror #22 │ │ │ │ + addseq ip, lr, r4, lsr fp │ │ │ │ + addseq ip, lr, r4, lsl #22 │ │ │ │ + @ instruction: 0x009ecad4 │ │ │ │ + addseq ip, lr, r4, lsr #21 │ │ │ │ + addseq ip, lr, r4, ror sl │ │ │ │ + addseq ip, lr, r4, asr #20 │ │ │ │ + addseq ip, lr, r4, lsl sl │ │ │ │ + addseq ip, lr, r4, ror #19 │ │ │ │ + @ instruction: 0x009ec9b4 │ │ │ │ + addseq ip, lr, r4, lsl #19 │ │ │ │ + addseq ip, lr, r4, asr r9 │ │ │ │ + addseq ip, lr, r4, lsr #18 │ │ │ │ + @ instruction: 0x009ec8f4 │ │ │ │ + addseq ip, lr, r4, asr #17 │ │ │ │ + umullseq ip, lr, r4, r8 │ │ │ │ + addseq ip, lr, r4, ror #16 │ │ │ │ + addseq ip, lr, r4, lsr r8 │ │ │ │ + addseq ip, lr, r4, lsl #16 │ │ │ │ + @ instruction: 0x009ec7d4 │ │ │ │ + addseq ip, lr, r4, lsr #15 │ │ │ │ + addseq ip, lr, r4, ror r7 │ │ │ │ + addseq ip, lr, r4, asr #14 │ │ │ │ + addseq ip, lr, r4, lsl r7 │ │ │ │ + addseq ip, lr, r4, ror #13 │ │ │ │ + @ instruction: 0x009ec6b4 │ │ │ │ + addseq ip, lr, r4, lsl #13 │ │ │ │ + addseq ip, lr, r4, asr r6 │ │ │ │ + addseq ip, lr, r4, lsr #12 │ │ │ │ + @ instruction: 0x009ec5f4 │ │ │ │ + addseq ip, lr, r4, asr #11 │ │ │ │ + umullseq ip, lr, r4, r5 │ │ │ │ + addseq ip, lr, r4, ror #10 │ │ │ │ + addseq ip, lr, r4, lsr r5 │ │ │ │ + addseq ip, lr, r4, lsl #10 │ │ │ │ + @ instruction: 0x009ec4d4 │ │ │ │ + addseq ip, lr, r4, lsr #9 │ │ │ │ + addseq ip, lr, r4, ror r4 │ │ │ │ + addseq ip, lr, r4, asr #8 │ │ │ │ + addseq ip, lr, r4, lsl r4 │ │ │ │ + addseq ip, lr, r4, ror #7 │ │ │ │ + @ instruction: 0x009ec3b4 │ │ │ │ + addseq ip, lr, r4, lsl #7 │ │ │ │ + addseq ip, lr, r4, asr r3 │ │ │ │ + addseq ip, lr, r4, lsr #6 │ │ │ │ + @ instruction: 0x009ec2f4 │ │ │ │ + addseq ip, lr, r4, asr #5 │ │ │ │ + umullseq ip, lr, r4, r2 │ │ │ │ + addseq ip, lr, r4, ror #4 │ │ │ │ + addseq ip, lr, r4, lsr r2 │ │ │ │ + addseq ip, lr, r4, lsl #4 │ │ │ │ + @ instruction: 0x009ec1d4 │ │ │ │ + addseq ip, lr, r4, lsr #3 │ │ │ │ + addseq ip, lr, r4, ror r1 │ │ │ │ + addseq ip, lr, r4, asr #2 │ │ │ │ + addseq ip, lr, r4, lsl r1 │ │ │ │ + addseq ip, lr, r4, ror #1 │ │ │ │ + ldrheq ip, [lr], r4 │ │ │ │ + addseq ip, lr, r4, lsl #1 │ │ │ │ + addseq ip, lr, r4, asr r0 │ │ │ │ + addseq ip, lr, r4, lsr #32 │ │ │ │ + @ instruction: 0x009ebff4 │ │ │ │ + addseq fp, lr, r4, asr #31 │ │ │ │ + umullseq fp, lr, r4, pc @ │ │ │ │ + addseq fp, lr, r4, ror #30 │ │ │ │ + addseq fp, lr, r4, lsr pc │ │ │ │ + addseq fp, lr, r4, lsl #30 │ │ │ │ + @ instruction: 0x009ebed4 │ │ │ │ + addseq fp, lr, r4, lsr #29 │ │ │ │ + addseq fp, lr, r4, ror lr │ │ │ │ + addseq fp, lr, r4, asr #28 │ │ │ │ + addseq fp, lr, r4, lsl lr │ │ │ │ + addseq fp, lr, r4, ror #27 │ │ │ │ + @ instruction: 0x009ebdb4 │ │ │ │ + addseq fp, lr, r4, lsl #27 │ │ │ │ + addseq fp, lr, r4, asr sp │ │ │ │ + addseq fp, lr, r4, lsr #26 │ │ │ │ + @ instruction: 0x009ebcf4 │ │ │ │ + addseq fp, lr, r0, ror #12 │ │ │ │ + addseq fp, lr, r0, lsr r6 │ │ │ │ + addseq fp, lr, r0, lsl #12 │ │ │ │ + @ instruction: 0x009eb5d0 │ │ │ │ + addseq fp, lr, r0, lsr #11 │ │ │ │ + addseq fp, lr, r0, ror r5 │ │ │ │ + addseq fp, lr, r0, asr #10 │ │ │ │ + addseq fp, lr, r0, lsl r5 │ │ │ │ + addseq fp, lr, r0, ror #9 │ │ │ │ + @ instruction: 0x009eb4b0 │ │ │ │ + addseq fp, lr, r0, lsl #9 │ │ │ │ + addseq fp, lr, r0, asr r4 │ │ │ │ + addseq fp, lr, r0, lsr #8 │ │ │ │ + @ instruction: 0x009eb3f0 │ │ │ │ + addseq fp, lr, r0, asr #7 │ │ │ │ + umullseq fp, lr, r0, r3 │ │ │ │ + addseq fp, lr, r0, ror #6 │ │ │ │ + addseq fp, lr, r0, lsr r3 │ │ │ │ + addseq fp, lr, r0, lsl #6 │ │ │ │ + @ instruction: 0x009eb2d0 │ │ │ │ + addseq fp, lr, r0, lsr #5 │ │ │ │ + addseq fp, lr, r0, ror r2 │ │ │ │ + addseq fp, lr, r0, asr #4 │ │ │ │ + addseq fp, lr, r0, lsl r2 │ │ │ │ + addseq fp, lr, r0, ror #3 │ │ │ │ + @ instruction: 0x009eb1b0 │ │ │ │ + addseq fp, lr, r0, lsl #3 │ │ │ │ + addseq fp, lr, r0, asr r1 │ │ │ │ + addseq fp, lr, r0, lsr #2 │ │ │ │ + ldrsheq fp, [lr], r0 │ │ │ │ + addseq fp, lr, r0, asr #1 │ │ │ │ + umullseq fp, lr, r0, r0 │ │ │ │ + addseq fp, lr, r0, rrx │ │ │ │ + addseq fp, lr, r0, lsr r0 │ │ │ │ + addseq fp, lr, r0 │ │ │ │ + @ instruction: 0x009eafd0 │ │ │ │ + addseq sl, lr, r0, lsr #31 │ │ │ │ + addseq sl, lr, r0, ror pc │ │ │ │ + addseq sl, lr, r0, asr #30 │ │ │ │ + addseq sl, lr, r0, lsl pc │ │ │ │ + addseq sl, lr, r0, ror #29 │ │ │ │ + @ instruction: 0x009eaeb0 │ │ │ │ + addseq sl, lr, r0, lsl #29 │ │ │ │ + addseq sl, lr, r0, asr lr │ │ │ │ + addseq sl, lr, r0, lsr #28 │ │ │ │ + @ instruction: 0x009eadf0 │ │ │ │ + addseq sl, lr, r0, asr #27 │ │ │ │ + umullseq sl, lr, r0, sp │ │ │ │ + addseq sl, lr, r0, ror #26 │ │ │ │ + addseq sl, lr, r0, lsr sp │ │ │ │ + addseq sl, lr, r0, lsl #26 │ │ │ │ + @ instruction: 0x009eacd0 │ │ │ │ + addseq sl, lr, r0, lsr #25 │ │ │ │ + addseq sl, lr, r0, ror ip │ │ │ │ + addseq sl, lr, r0, asr #24 │ │ │ │ + addseq sl, lr, r0, lsl ip │ │ │ │ + addseq sl, lr, r0, ror #23 │ │ │ │ + @ instruction: 0x009eabb0 │ │ │ │ + addseq sl, lr, r0, lsl #23 │ │ │ │ + addseq sl, lr, r0, asr fp │ │ │ │ + addseq sl, lr, r0, lsr #22 │ │ │ │ + @ instruction: 0x009eaaf0 │ │ │ │ + addseq sl, lr, r0, asr #21 │ │ │ │ + umullseq sl, lr, r0, sl │ │ │ │ + addseq sl, lr, r0, ror #20 │ │ │ │ + addseq sl, lr, r0, lsr sl │ │ │ │ + addseq sl, lr, r0, lsl #20 │ │ │ │ + @ instruction: 0x009ea9d0 │ │ │ │ + addseq sl, lr, r0, lsr #19 │ │ │ │ + addseq sl, lr, r0, ror r9 │ │ │ │ + addseq sl, lr, r0, asr #18 │ │ │ │ + addseq sl, lr, r0, lsl r9 │ │ │ │ + addseq sl, lr, r0, ror #17 │ │ │ │ + @ instruction: 0x009ea8b0 │ │ │ │ + addseq sl, lr, r0, lsl #17 │ │ │ │ + addseq sl, lr, r0, asr r8 │ │ │ │ + addseq sl, lr, r0, lsr #16 │ │ │ │ + @ instruction: 0x009ea7f0 │ │ │ │ + addseq sl, lr, r0, asr #15 │ │ │ │ + umullseq sl, lr, r0, r7 │ │ │ │ + addseq sl, lr, r0, ror #14 │ │ │ │ + addseq sl, lr, r0, lsr r7 │ │ │ │ + addseq sl, lr, r0, lsl #14 │ │ │ │ + @ instruction: 0x009ea6d0 │ │ │ │ + addseq sl, lr, r0, lsr #13 │ │ │ │ + addseq sl, lr, r0, ror r6 │ │ │ │ + addseq sl, lr, r0, asr #12 │ │ │ │ + addseq sl, lr, r0, lsl r6 │ │ │ │ + addseq sl, lr, r0, ror #11 │ │ │ │ + @ instruction: 0x009ea5b0 │ │ │ │ + addseq sl, lr, r0, lsl #11 │ │ │ │ + addseq sl, lr, r0, asr r5 │ │ │ │ + addseq sl, lr, r0, lsr #10 │ │ │ │ + @ instruction: 0x009ea4f0 │ │ │ │ + addseq sl, lr, r0, asr #9 │ │ │ │ + umullseq sl, lr, r0, r4 │ │ │ │ + addseq sl, lr, r0, ror #8 │ │ │ │ + addseq sl, lr, r0, lsr r4 │ │ │ │ + addseq sl, lr, r0, lsl #8 │ │ │ │ + @ instruction: 0x009ea3d0 │ │ │ │ + addseq sl, lr, r0, lsr #7 │ │ │ │ + addseq sl, lr, r0, ror r3 │ │ │ │ + addseq sl, lr, r0, asr #6 │ │ │ │ + addseq sl, lr, r0, lsl r3 │ │ │ │ + addseq sl, lr, r0, ror #5 │ │ │ │ + @ instruction: 0x009ea2b0 │ │ │ │ + addseq sl, lr, r0, lsl #5 │ │ │ │ + addseq sl, lr, r0, asr r2 │ │ │ │ + addseq sl, lr, r0, lsr #4 │ │ │ │ + @ instruction: 0x009ea1f0 │ │ │ │ + addseq sl, lr, r0, asr #3 │ │ │ │ + umullseq sl, lr, r0, r1 │ │ │ │ + addseq sl, lr, r0, ror #2 │ │ │ │ + addseq sl, lr, r0, lsr r1 │ │ │ │ + addseq sl, lr, r0, lsl #2 │ │ │ │ + ldrsbeq sl, [lr], r0 │ │ │ │ + addseq sl, lr, r0, lsr #1 │ │ │ │ + addseq sl, lr, r0, ror r0 │ │ │ │ + addseq sl, lr, r0, asr #32 │ │ │ │ + addseq sl, lr, r0, lsl r0 │ │ │ │ + addseq r9, lr, r0, ror #31 │ │ │ │ + @ instruction: 0x009e9fb0 │ │ │ │ + addseq r9, lr, r0, lsl #31 │ │ │ │ + addseq r9, lr, r0, asr pc │ │ │ │ + addseq r9, lr, r0, lsr #30 │ │ │ │ + @ instruction: 0x009e9ef0 │ │ │ │ + addseq r9, lr, r0, asr #29 │ │ │ │ + umullseq r9, lr, r0, lr │ │ │ │ + addseq r9, lr, r0, ror #28 │ │ │ │ + addseq r9, lr, r0, lsr lr │ │ │ │ + addseq r9, lr, r0, lsl #28 │ │ │ │ + @ instruction: 0x009e9dd0 │ │ │ │ + addseq r9, lr, r0, lsr #27 │ │ │ │ + addseq r9, lr, r0, ror sp │ │ │ │ + addseq r9, lr, r0, asr #26 │ │ │ │ + addseq r9, lr, r0, lsl sp │ │ │ │ + addseq r9, lr, r0, ror #25 │ │ │ │ + @ instruction: 0x009e9cb0 │ │ │ │ + addseq r9, lr, r0, lsl #25 │ │ │ │ + addseq r9, lr, r0, asr ip │ │ │ │ + addseq r9, lr, r0, lsr #24 │ │ │ │ + @ instruction: 0x009e9bf0 │ │ │ │ + addseq r9, lr, r0, asr #23 │ │ │ │ + umullseq r9, lr, r0, fp │ │ │ │ + addseq r9, lr, r0, ror #22 │ │ │ │ + addseq r9, lr, r0, lsr fp │ │ │ │ + addseq r9, lr, r0, lsl #22 │ │ │ │ + @ instruction: 0x009e9ad0 │ │ │ │ + addseq r9, lr, r0, lsr #21 │ │ │ │ + addseq r9, lr, r0, ror sl │ │ │ │ + addseq r9, lr, r0, asr #20 │ │ │ │ + addseq r9, lr, r0, lsl sl │ │ │ │ + addseq r9, lr, r0, ror #19 │ │ │ │ + @ instruction: 0x009e99b0 │ │ │ │ + addseq r9, lr, r0, lsl #19 │ │ │ │ + addseq r9, lr, r0, asr r9 │ │ │ │ + addseq r9, lr, r0, lsr #18 │ │ │ │ + @ instruction: 0x009e98f0 │ │ │ │ + addseq r9, lr, r0, asr #17 │ │ │ │ + umullseq r9, lr, r0, r8 │ │ │ │ + addseq r9, lr, r0, ror #16 │ │ │ │ + addseq r9, lr, r0, lsr r8 │ │ │ │ + addseq r9, lr, r0, lsl #16 │ │ │ │ + @ instruction: 0x009e97d0 │ │ │ │ + addseq r9, lr, r0, lsr #15 │ │ │ │ + addseq r9, lr, r0, ror r7 │ │ │ │ + addseq r9, lr, ip, lsl r7 │ │ │ │ + addseq r9, lr, r4, lsr r7 │ │ │ │ + addseq r9, lr, ip, asr #13 │ │ │ │ + addseq r9, lr, ip, lsr #13 │ │ │ │ + addseq r9, lr, ip, lsl #13 │ │ │ │ + addseq r9, lr, ip, ror #12 │ │ │ │ + addseq r9, lr, ip, asr #12 │ │ │ │ + addseq r9, lr, ip, lsr #12 │ │ │ │ + addseq r9, lr, ip, lsl #12 │ │ │ │ + addseq r9, lr, ip, ror #11 │ │ │ │ + addseq r9, lr, ip, asr #11 │ │ │ │ + addseq r9, lr, ip, lsr #11 │ │ │ │ + addseq r9, lr, ip, lsl #11 │ │ │ │ + addseq r9, lr, ip, ror #10 │ │ │ │ + addseq r9, lr, ip, asr #10 │ │ │ │ + addseq r9, lr, ip, lsr #10 │ │ │ │ + addseq r9, lr, ip, lsl #10 │ │ │ │ + addseq r9, lr, ip, ror #9 │ │ │ │ + addseq r9, lr, ip, asr #9 │ │ │ │ + addseq r9, lr, ip, lsr #9 │ │ │ │ + addseq r9, lr, ip, lsl #9 │ │ │ │ + addseq r9, lr, ip, ror #8 │ │ │ │ + addseq r9, lr, ip, asr #8 │ │ │ │ + addseq r9, lr, ip, lsr #8 │ │ │ │ + addseq r9, lr, ip, lsl #8 │ │ │ │ + addseq r9, lr, ip, ror #7 │ │ │ │ + addseq r9, lr, ip, asr #7 │ │ │ │ + addseq r9, lr, ip, lsr #7 │ │ │ │ + addseq r9, lr, ip, lsl #7 │ │ │ │ + addseq r9, lr, ip, ror #6 │ │ │ │ + addseq r9, lr, ip, asr #6 │ │ │ │ + addseq r9, lr, ip, lsr #6 │ │ │ │ + addseq r9, lr, ip, lsl #6 │ │ │ │ + addseq r9, lr, ip, ror #5 │ │ │ │ + @ instruction: 0x009e92b8 │ │ │ │ + addseq r9, lr, r0, lsl #5 │ │ │ │ + addseq r9, lr, r8, asr #4 │ │ │ │ + addseq r9, lr, r0, lsl r2 │ │ │ │ + @ instruction: 0x009e91dc │ │ │ │ + ldr r0, [pc, #-828] @ 366f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 366f48 │ │ │ │ + ldr r0, [pc, #-836] @ 366f94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 366f4c │ │ │ │ + ldr r0, [pc, #-844] @ 366f98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 366f50 │ │ │ │ + ldr r0, [pc, #-852] @ 366f9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 366f54 │ │ │ │ + ldr r0, [pc, #-860] @ 366fa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 366f58 │ │ │ │ + ldr r0, [pc, #-868] @ 366fa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 366f5c │ │ │ │ + ldr r0, [pc, #-876] @ 366fa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 366f60 │ │ │ │ + ldr r0, [pc, #-884] @ 366fac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 366f64 │ │ │ │ + ldr r0, [pc, #-892] @ 366fb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 366f68 │ │ │ │ + ldr r0, [pc, #-900] @ 366fb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 366f6c │ │ │ │ + ldr r0, [pc, #-908] @ 366fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 366f70 │ │ │ │ + ldr r0, [pc, #-916] @ 366fbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 366f74 │ │ │ │ + ldr r0, [pc, #-924] @ 366fc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 366f78 │ │ │ │ + ldr r0, [pc, #-932] @ 366fc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 366f7c │ │ │ │ + ldr r0, [pc, #-940] @ 366fc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 366f80 │ │ │ │ + ldr r0, [pc, #-948] @ 366fcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 366f84 │ │ │ │ + ldr r0, [pc, #-956] @ 366fd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 366f88 │ │ │ │ + ldr r0, [pc, #-964] @ 366fd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 366f8c │ │ │ │ + ldr r0, [pc, #-972] @ 366fd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 366f90 │ │ │ │ + ldr r0, [pc, #-980] @ 366fdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 366f94 │ │ │ │ + ldr r0, [pc, #-988] @ 366fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 366f98 │ │ │ │ + ldr r0, [pc, #-996] @ 366fe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 366f9c │ │ │ │ + ldr r0, [pc, #-1004] @ 366fe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 366fa0 │ │ │ │ + ldr r0, [pc, #-1012] @ 366fec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 366fa4 │ │ │ │ + ldr r0, [pc, #-1020] @ 366ff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 366fa8 │ │ │ │ + ldr r0, [pc, #-1028] @ 366ff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 366fac │ │ │ │ + ldr r0, [pc, #-1036] @ 366ff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 366fb0 │ │ │ │ + ldr r0, [pc, #-1044] @ 366ffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 366fb4 │ │ │ │ + ldr r0, [pc, #-1052] @ 367000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 366fb8 │ │ │ │ + ldr r0, [pc, #-1060] @ 367004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 366fbc │ │ │ │ + ldr r0, [pc, #-1068] @ 367008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 366fc0 │ │ │ │ + ldr r0, [pc, #-1076] @ 36700c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 366fc4 │ │ │ │ + ldr r0, [pc, #-1084] @ 367010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 366fc8 │ │ │ │ + ldr r0, [pc, #-1092] @ 367014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 366fcc │ │ │ │ + ldr r0, [pc, #-1100] @ 367018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 366fd0 │ │ │ │ + ldr r0, [pc, #-1108] @ 36701c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 366fd4 │ │ │ │ + ldr r0, [pc, #-1116] @ 367020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 366fd8 │ │ │ │ + ldr r0, [pc, #-1124] @ 367024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 366fdc │ │ │ │ + ldr r0, [pc, #-1132] @ 367028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 366fe0 │ │ │ │ + ldr r0, [pc, #-1140] @ 36702c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 366fe4 │ │ │ │ + ldr r0, [pc, #-1148] @ 367030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 366fe8 │ │ │ │ + ldr r0, [pc, #-1156] @ 367034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 366fec │ │ │ │ + ldr r0, [pc, #-1164] @ 367038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 366ff0 │ │ │ │ + ldr r0, [pc, #-1172] @ 36703c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 366ff4 │ │ │ │ + ldr r0, [pc, #-1180] @ 367040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 366ff8 │ │ │ │ + ldr r0, [pc, #-1188] @ 367044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 366ffc │ │ │ │ + ldr r0, [pc, #-1196] @ 367048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 367000 │ │ │ │ + ldr r0, [pc, #-1204] @ 36704c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 367004 │ │ │ │ + ldr r0, [pc, #-1212] @ 367050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 367008 │ │ │ │ + ldr r0, [pc, #-1220] @ 367054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 36700c │ │ │ │ + ldr r0, [pc, #-1228] @ 367058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 367010 │ │ │ │ + ldr r0, [pc, #-1236] @ 36705c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 367014 │ │ │ │ + ldr r0, [pc, #-1244] @ 367060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 367018 │ │ │ │ + ldr r0, [pc, #-1252] @ 367064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 36701c │ │ │ │ + ldr r0, [pc, #-1260] @ 367068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 367020 │ │ │ │ + ldr r0, [pc, #-1268] @ 36706c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 367024 │ │ │ │ + ldr r0, [pc, #-1276] @ 367070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 367028 │ │ │ │ + ldr r0, [pc, #-1284] @ 367074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 36702c │ │ │ │ + ldr r0, [pc, #-1292] @ 367078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 367030 │ │ │ │ + ldr r0, [pc, #-1300] @ 36707c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 367034 │ │ │ │ + ldr r0, [pc, #-1308] @ 367080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 367038 │ │ │ │ + ldr r0, [pc, #-1316] @ 367084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 36703c │ │ │ │ + ldr r0, [pc, #-1324] @ 367088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 367040 │ │ │ │ + ldr r0, [pc, #-1332] @ 36708c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 367044 │ │ │ │ + ldr r0, [pc, #-1340] @ 367090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 367048 │ │ │ │ + ldr r0, [pc, #-1348] @ 367094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 36704c │ │ │ │ + ldr r0, [pc, #-1356] @ 367098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 367050 │ │ │ │ + ldr r0, [pc, #-1364] @ 36709c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 367054 │ │ │ │ + ldr r0, [pc, #-1372] @ 3670a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 367058 │ │ │ │ + ldr r0, [pc, #-1380] @ 3670a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 36705c │ │ │ │ + ldr r0, [pc, #-1388] @ 3670a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 367060 │ │ │ │ + ldr r0, [pc, #-1396] @ 3670ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 367064 │ │ │ │ + ldr r0, [pc, #-1404] @ 3670b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 367068 │ │ │ │ + ldr r0, [pc, #-1412] @ 3670b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 36706c │ │ │ │ + ldr r0, [pc, #-1420] @ 3670b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 367070 │ │ │ │ + ldr r0, [pc, #-1428] @ 3670bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 367074 │ │ │ │ + ldr r0, [pc, #-1436] @ 3670c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 367078 │ │ │ │ + ldr r0, [pc, #-1444] @ 3670c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 36707c │ │ │ │ + ldr r0, [pc, #-1452] @ 3670c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 367080 │ │ │ │ + ldr r0, [pc, #-1460] @ 3670cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 367084 │ │ │ │ + ldr r0, [pc, #-1468] @ 3670d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 367088 │ │ │ │ + ldr r0, [pc, #-1476] @ 3670d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 36708c │ │ │ │ + ldr r0, [pc, #-1484] @ 3670d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 367090 │ │ │ │ + ldr r0, [pc, #-1492] @ 3670dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 367094 │ │ │ │ + ldr r0, [pc, #-1500] @ 3670e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 367098 │ │ │ │ + ldr r0, [pc, #-1508] @ 3670e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 36709c │ │ │ │ + ldr r0, [pc, #-1516] @ 3670e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3670a0 │ │ │ │ + ldr r0, [pc, #-1524] @ 3670ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3670a4 │ │ │ │ + ldr r0, [pc, #-1532] @ 3670f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 3670a8 │ │ │ │ + ldr r0, [pc, #-1540] @ 3670f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 3670ac │ │ │ │ + ldr r0, [pc, #-1548] @ 3670f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 3670b0 │ │ │ │ + ldr r0, [pc, #-1556] @ 3670fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 3670b4 │ │ │ │ + ldr r0, [pc, #-1564] @ 367100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 3670b8 │ │ │ │ + ldr r0, [pc, #-1572] @ 367104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 3670bc │ │ │ │ + ldr r0, [pc, #-1580] @ 367108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 3670c0 │ │ │ │ + ldr r0, [pc, #-1588] @ 36710c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 3670c4 │ │ │ │ + ldr r0, [pc, #-1596] @ 367110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 3670c8 │ │ │ │ + ldr r0, [pc, #-1604] @ 367114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 3670cc │ │ │ │ + ldr r0, [pc, #-1612] @ 367118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 3670d0 │ │ │ │ + ldr r0, [pc, #-1620] @ 36711c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 3670d4 │ │ │ │ + ldr r0, [pc, #-1628] @ 367120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 3670d8 │ │ │ │ + ldr r0, [pc, #-1636] @ 367124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 3670dc │ │ │ │ + ldr r0, [pc, #-1644] @ 367128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 3670e0 │ │ │ │ + ldr r0, [pc, #-1652] @ 36712c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 3670e4 │ │ │ │ + ldr r0, [pc, #-1660] @ 367130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 3670e8 │ │ │ │ + ldr r0, [pc, #-1668] @ 367134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 3670ec │ │ │ │ + ldr r0, [pc, #-1676] @ 367138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 3670f0 │ │ │ │ + ldr r0, [pc, #-1684] @ 36713c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 3670f4 │ │ │ │ + ldr r0, [pc, #-1692] @ 367140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 3670f8 │ │ │ │ + ldr r0, [pc, #-1700] @ 367144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 3670fc │ │ │ │ + ldr r0, [pc, #-1708] @ 367148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 367100 │ │ │ │ + ldr r0, [pc, #-1716] @ 36714c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 367104 │ │ │ │ + ldr r0, [pc, #-1724] @ 367150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 367108 │ │ │ │ + ldr r0, [pc, #-1732] @ 367154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 36710c │ │ │ │ + ldr r0, [pc, #-1740] @ 367158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 367110 │ │ │ │ + ldr r0, [pc, #-1748] @ 36715c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 367114 │ │ │ │ + ldr r0, [pc, #-1756] @ 367160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 367118 │ │ │ │ + ldr r0, [pc, #-1764] @ 367164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 36711c │ │ │ │ + ldr r0, [pc, #-1772] @ 367168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 367120 │ │ │ │ + ldr r0, [pc, #-1780] @ 36716c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 367124 │ │ │ │ + ldr r0, [pc, #-1788] @ 367170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 367128 │ │ │ │ + ldr r0, [pc, #-1796] @ 367174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 36712c │ │ │ │ + ldr r0, [pc, #-1804] @ 367178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 367130 │ │ │ │ + ldr r0, [pc, #-1812] @ 36717c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 367134 │ │ │ │ + ldr r0, [pc, #-1820] @ 367180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 367138 │ │ │ │ + ldr r0, [pc, #-1828] @ 367184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 36713c │ │ │ │ + ldr r0, [pc, #-1836] @ 367188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 367140 │ │ │ │ + ldr r0, [pc, #-1844] @ 36718c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 367144 │ │ │ │ + ldr r0, [pc, #-1852] @ 367190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 367148 │ │ │ │ + ldr r0, [pc, #-1860] @ 367194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 36714c │ │ │ │ + ldr r0, [pc, #-1868] @ 367198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 367150 │ │ │ │ + ldr r0, [pc, #-1876] @ 36719c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 367154 │ │ │ │ + ldr r0, [pc, #-1884] @ 3671a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 367158 │ │ │ │ + ldr r0, [pc, #-1892] @ 3671a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 36715c │ │ │ │ + ldr r0, [pc, #-1900] @ 3671a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 367160 │ │ │ │ + ldr r0, [pc, #-1908] @ 3671ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 367164 │ │ │ │ + ldr r0, [pc, #-1916] @ 3671b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 367168 │ │ │ │ + ldr r0, [pc, #-1924] @ 3671b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 36716c │ │ │ │ + ldr r0, [pc, #-1932] @ 3671b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 367170 │ │ │ │ + ldr r0, [pc, #-1940] @ 3671bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 367174 │ │ │ │ + ldr r0, [pc, #-1948] @ 3671c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 367178 │ │ │ │ + ldr r0, [pc, #-1956] @ 3671c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 36717c │ │ │ │ + ldr r0, [pc, #-1964] @ 3671c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 367180 │ │ │ │ + ldr r0, [pc, #-1972] @ 3671cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 367184 │ │ │ │ + ldr r0, [pc, #-1980] @ 3671d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 367188 │ │ │ │ + ldr r0, [pc, #-1988] @ 3671d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 36718c │ │ │ │ + ldr r0, [pc, #-1996] @ 3671d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 367190 │ │ │ │ + ldr r0, [pc, #-2004] @ 3671dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 367194 │ │ │ │ + ldr r0, [pc, #-2012] @ 3671e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 367198 │ │ │ │ + ldr r0, [pc, #-2020] @ 3671e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 36719c │ │ │ │ + ldr r0, [pc, #-2028] @ 3671e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3671a0 │ │ │ │ + ldr r0, [pc, #-2036] @ 3671ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3671a4 │ │ │ │ + ldr r0, [pc, #-2044] @ 3671f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3671a8 │ │ │ │ + ldr r0, [pc, #-2052] @ 3671f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3671ac │ │ │ │ + ldr r0, [pc, #-2060] @ 3671f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3671b0 │ │ │ │ + ldr r0, [pc, #-2068] @ 3671fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3671b4 │ │ │ │ + ldr r0, [pc, #-2076] @ 367200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3671b8 │ │ │ │ + ldr r0, [pc, #-2084] @ 367204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3671bc │ │ │ │ + ldr r0, [pc, #-2092] @ 367208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 3671c0 │ │ │ │ + ldr r0, [pc, #-2100] @ 36720c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 3671c4 │ │ │ │ + ldr r0, [pc, #-2108] @ 367210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 3671c8 │ │ │ │ + ldr r0, [pc, #-2116] @ 367214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 3671cc │ │ │ │ + ldr r0, [pc, #-2124] @ 367218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3671d0 │ │ │ │ + ldr r0, [pc, #-2132] @ 36721c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 3671d4 │ │ │ │ + ldr r0, [pc, #-2140] @ 367220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 3671d8 │ │ │ │ + ldr r0, [pc, #-2148] @ 367224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 3671dc │ │ │ │ + ldr r0, [pc, #-2156] @ 367228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 3671e0 │ │ │ │ + ldr r0, [pc, #-2164] @ 36722c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 3671e4 │ │ │ │ + ldr r0, [pc, #-2172] @ 367230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 3671e8 │ │ │ │ + ldr r0, [pc, #-2180] @ 367234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 3671ec │ │ │ │ + ldr r0, [pc, #-2188] @ 367238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 3671f0 │ │ │ │ + ldr r0, [pc, #-2196] @ 36723c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 3671f4 │ │ │ │ + ldr r0, [pc, #-2204] @ 367240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 3671f8 │ │ │ │ + ldr r0, [pc, #-2212] @ 367244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 3671fc │ │ │ │ + ldr r0, [pc, #-2220] @ 367248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 367200 │ │ │ │ + ldr r0, [pc, #-2228] @ 36724c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 367204 │ │ │ │ + ldr r0, [pc, #-2236] @ 367250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 367208 │ │ │ │ + ldr r0, [pc, #-2244] @ 367254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 36720c │ │ │ │ + ldr r0, [pc, #-2252] @ 367258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 367210 │ │ │ │ + ldr r0, [pc, #-2260] @ 36725c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 367214 │ │ │ │ + ldr r0, [pc, #-2268] @ 367260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 367218 │ │ │ │ + ldr r0, [pc, #-2276] @ 367264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 36721c │ │ │ │ + ldr r0, [pc, #-2284] @ 367268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 367220 │ │ │ │ + ldr r0, [pc, #-2292] @ 36726c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 367224 │ │ │ │ + ldr r0, [pc, #-2300] @ 367270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 367228 │ │ │ │ + ldr r0, [pc, #-2308] @ 367274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 36722c │ │ │ │ + ldr r0, [pc, #-2316] @ 367278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 367230 │ │ │ │ + ldr r0, [pc, #-2324] @ 36727c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 367234 │ │ │ │ + ldr r0, [pc, #-2332] @ 367280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 367238 │ │ │ │ + ldr r0, [pc, #-2340] @ 367284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 36723c │ │ │ │ + ldr r0, [pc, #-2348] @ 367288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 367240 │ │ │ │ + ldr r0, [pc, #-2356] @ 36728c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 367244 │ │ │ │ + ldr r0, [pc, #-2364] @ 367290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 367248 │ │ │ │ + ldr r0, [pc, #-2372] @ 367294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 36724c │ │ │ │ + ldr r0, [pc, #-2380] @ 367298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 367250 │ │ │ │ + ldr r0, [pc, #-2388] @ 36729c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 367254 │ │ │ │ + ldr r0, [pc, #-2396] @ 3672a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 367258 │ │ │ │ + ldr r0, [pc, #-2404] @ 3672a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 36725c │ │ │ │ + ldr r0, [pc, #-2412] @ 3672a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 367260 │ │ │ │ + ldr r0, [pc, #-2420] @ 3672ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 367264 │ │ │ │ + ldr r0, [pc, #-2428] @ 3672b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 367268 │ │ │ │ + ldr r0, [pc, #-2436] @ 3672b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 36726c │ │ │ │ + ldr r0, [pc, #-2444] @ 3672b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 367270 │ │ │ │ + ldr r0, [pc, #-2452] @ 3672bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 367274 │ │ │ │ + ldr r0, [pc, #-2460] @ 3672c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 3682cc │ │ │ │ + ldr r0, [pc, #1712] @ 368318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3682d0 │ │ │ │ + ldr r0, [pc, #1704] @ 36831c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3682d4 │ │ │ │ + ldr r0, [pc, #1696] @ 368320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3682d8 │ │ │ │ + ldr r0, [pc, #1688] @ 368324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3682dc │ │ │ │ + ldr r0, [pc, #1680] @ 368328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3682e0 │ │ │ │ + ldr r0, [pc, #1672] @ 36832c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3682e4 │ │ │ │ + ldr r0, [pc, #1664] @ 368330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3682e8 │ │ │ │ + ldr r0, [pc, #1656] @ 368334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3682ec │ │ │ │ + ldr r0, [pc, #1648] @ 368338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3682f0 │ │ │ │ + ldr r0, [pc, #1640] @ 36833c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3682f4 │ │ │ │ + ldr r0, [pc, #1632] @ 368340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3682f8 │ │ │ │ + ldr r0, [pc, #1624] @ 368344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3682fc │ │ │ │ + ldr r0, [pc, #1616] @ 368348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 368300 │ │ │ │ + ldr r0, [pc, #1608] @ 36834c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 368304 │ │ │ │ + ldr r0, [pc, #1600] @ 368350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 368308 │ │ │ │ + ldr r0, [pc, #1592] @ 368354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 36830c │ │ │ │ + ldr r0, [pc, #1584] @ 368358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 368310 │ │ │ │ + ldr r0, [pc, #1576] @ 36835c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 368314 │ │ │ │ + ldr r0, [pc, #1568] @ 368360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 368318 │ │ │ │ + ldr r0, [pc, #1560] @ 368364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 36831c │ │ │ │ + ldr r0, [pc, #1552] @ 368368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 368320 │ │ │ │ + ldr r0, [pc, #1544] @ 36836c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 368324 │ │ │ │ + ldr r0, [pc, #1536] @ 368370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 368328 │ │ │ │ + ldr r0, [pc, #1528] @ 368374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 36832c │ │ │ │ + ldr r0, [pc, #1520] @ 368378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 368330 │ │ │ │ + ldr r0, [pc, #1512] @ 36837c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 368334 │ │ │ │ + ldr r0, [pc, #1504] @ 368380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 368338 │ │ │ │ + ldr r0, [pc, #1496] @ 368384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 36833c │ │ │ │ + ldr r0, [pc, #1488] @ 368388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 368340 │ │ │ │ + ldr r0, [pc, #1480] @ 36838c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 368344 │ │ │ │ + ldr r0, [pc, #1472] @ 368390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 368348 │ │ │ │ + ldr r0, [pc, #1464] @ 368394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 36834c │ │ │ │ + ldr r0, [pc, #1456] @ 368398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 368350 │ │ │ │ + ldr r0, [pc, #1448] @ 36839c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 368354 │ │ │ │ + ldr r0, [pc, #1440] @ 3683a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 368358 │ │ │ │ + ldr r0, [pc, #1432] @ 3683a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 36835c │ │ │ │ + ldr r0, [pc, #1424] @ 3683a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 368360 │ │ │ │ + ldr r0, [pc, #1416] @ 3683ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 368364 │ │ │ │ + ldr r0, [pc, #1408] @ 3683b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 368368 │ │ │ │ + ldr r0, [pc, #1400] @ 3683b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 36836c │ │ │ │ + ldr r0, [pc, #1392] @ 3683b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 368370 │ │ │ │ + ldr r0, [pc, #1384] @ 3683bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 368374 │ │ │ │ + ldr r0, [pc, #1376] @ 3683c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 368378 │ │ │ │ + ldr r0, [pc, #1368] @ 3683c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 36837c │ │ │ │ + ldr r0, [pc, #1360] @ 3683c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 368380 │ │ │ │ + ldr r0, [pc, #1352] @ 3683cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 368384 │ │ │ │ + ldr r0, [pc, #1344] @ 3683d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 368388 │ │ │ │ + ldr r0, [pc, #1336] @ 3683d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 36838c │ │ │ │ + ldr r0, [pc, #1328] @ 3683d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 368390 │ │ │ │ + ldr r0, [pc, #1320] @ 3683dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 368394 │ │ │ │ + ldr r0, [pc, #1312] @ 3683e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 368398 │ │ │ │ + ldr r0, [pc, #1304] @ 3683e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 36839c │ │ │ │ + ldr r0, [pc, #1296] @ 3683e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3683a0 │ │ │ │ + ldr r0, [pc, #1288] @ 3683ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3683a4 │ │ │ │ + ldr r0, [pc, #1280] @ 3683f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 3683a8 │ │ │ │ + ldr r0, [pc, #1272] @ 3683f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 3683ac │ │ │ │ + ldr r0, [pc, #1264] @ 3683f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 3683b0 │ │ │ │ + ldr r0, [pc, #1256] @ 3683fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 3683b4 │ │ │ │ + ldr r0, [pc, #1248] @ 368400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 3683b8 │ │ │ │ + ldr r0, [pc, #1240] @ 368404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 3683bc │ │ │ │ + ldr r0, [pc, #1232] @ 368408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 3683c0 │ │ │ │ + ldr r0, [pc, #1224] @ 36840c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3683c4 │ │ │ │ + ldr r0, [pc, #1216] @ 368410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3683c8 │ │ │ │ + ldr r0, [pc, #1208] @ 368414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3683cc │ │ │ │ + ldr r0, [pc, #1200] @ 368418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3683d0 │ │ │ │ + ldr r0, [pc, #1192] @ 36841c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3683d4 │ │ │ │ + ldr r0, [pc, #1184] @ 368420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3683d8 │ │ │ │ + ldr r0, [pc, #1176] @ 368424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3683dc │ │ │ │ + ldr r0, [pc, #1168] @ 368428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3683e0 │ │ │ │ + ldr r0, [pc, #1160] @ 36842c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3683e4 │ │ │ │ + ldr r0, [pc, #1152] @ 368430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3683e8 │ │ │ │ + ldr r0, [pc, #1144] @ 368434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3683ec │ │ │ │ + ldr r0, [pc, #1136] @ 368438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3683f0 │ │ │ │ + ldr r0, [pc, #1128] @ 36843c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3683f4 │ │ │ │ + ldr r0, [pc, #1120] @ 368440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3683f8 │ │ │ │ + ldr r0, [pc, #1112] @ 368444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3683fc │ │ │ │ + ldr r0, [pc, #1104] @ 368448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 368400 │ │ │ │ + ldr r0, [pc, #1096] @ 36844c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 368404 │ │ │ │ + ldr r0, [pc, #1088] @ 368450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 368408 │ │ │ │ + ldr r0, [pc, #1080] @ 368454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 36840c │ │ │ │ + ldr r0, [pc, #1072] @ 368458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 368410 │ │ │ │ + ldr r0, [pc, #1064] @ 36845c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 368414 │ │ │ │ + ldr r0, [pc, #1056] @ 368460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 368418 │ │ │ │ + ldr r0, [pc, #1048] @ 368464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 36841c │ │ │ │ + ldr r0, [pc, #1040] @ 368468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 368420 │ │ │ │ + ldr r0, [pc, #1032] @ 36846c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 368424 │ │ │ │ + ldr r0, [pc, #1024] @ 368470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 368428 │ │ │ │ + ldr r0, [pc, #1016] @ 368474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 36842c │ │ │ │ + ldr r0, [pc, #1008] @ 368478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 368430 │ │ │ │ + ldr r0, [pc, #1000] @ 36847c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 368434 │ │ │ │ + ldr r0, [pc, #992] @ 368480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 368438 │ │ │ │ + ldr r0, [pc, #984] @ 368484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 36843c │ │ │ │ + ldr r0, [pc, #976] @ 368488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 368440 │ │ │ │ + ldr r0, [pc, #968] @ 36848c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 368444 │ │ │ │ + ldr r0, [pc, #960] @ 368490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 368448 │ │ │ │ + ldr r0, [pc, #952] @ 368494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 36844c │ │ │ │ + ldr r0, [pc, #944] @ 368498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 368450 │ │ │ │ + ldr r0, [pc, #936] @ 36849c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 368454 │ │ │ │ + ldr r0, [pc, #928] @ 3684a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 368458 │ │ │ │ + ldr r0, [pc, #920] @ 3684a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 36845c │ │ │ │ + ldr r0, [pc, #912] @ 3684a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 368460 │ │ │ │ + ldr r0, [pc, #904] @ 3684ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 368464 │ │ │ │ + ldr r0, [pc, #896] @ 3684b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 368468 │ │ │ │ + ldr r0, [pc, #888] @ 3684b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 36846c │ │ │ │ + ldr r0, [pc, #880] @ 3684b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 368470 │ │ │ │ + ldr r0, [pc, #872] @ 3684bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 368474 │ │ │ │ + ldr r0, [pc, #864] @ 3684c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 368478 │ │ │ │ + ldr r0, [pc, #856] @ 3684c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 36847c │ │ │ │ + ldr r0, [pc, #848] @ 3684c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 368480 │ │ │ │ + ldr r0, [pc, #840] @ 3684cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 368484 │ │ │ │ + ldr r0, [pc, #832] @ 3684d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 368488 │ │ │ │ + ldr r0, [pc, #824] @ 3684d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 36848c │ │ │ │ + ldr r0, [pc, #816] @ 3684d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #808] @ 368490 │ │ │ │ + ldr r3, [pc, #808] @ 3684dc │ │ │ │ sub r0, r0, #1344 @ 0x540 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #76 @ 0x4c │ │ │ │ - bhi 368180 │ │ │ │ + bhi 3681cc │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #780] @ 368494 │ │ │ │ + ldr r0, [pc, #780] @ 3684e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #772] @ 368498 │ │ │ │ + ldr r0, [pc, #772] @ 3684e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #764] @ 36849c │ │ │ │ + ldr r0, [pc, #764] @ 3684e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #756] @ 3684a0 │ │ │ │ + ldr r0, [pc, #756] @ 3684ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #748] @ 3684a4 │ │ │ │ + ldr r0, [pc, #748] @ 3684f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #740] @ 3684a8 │ │ │ │ + ldr r0, [pc, #740] @ 3684f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #732] @ 3684ac │ │ │ │ + ldr r0, [pc, #732] @ 3684f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #724] @ 3684b0 │ │ │ │ + ldr r0, [pc, #724] @ 3684fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #716] @ 3684b4 │ │ │ │ + ldr r0, [pc, #716] @ 368500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #708] @ 3684b8 │ │ │ │ + ldr r0, [pc, #708] @ 368504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #700] @ 3684bc │ │ │ │ + ldr r0, [pc, #700] @ 368508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #692] @ 3684c0 │ │ │ │ + ldr r0, [pc, #692] @ 36850c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #684] @ 3684c4 │ │ │ │ + ldr r0, [pc, #684] @ 368510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #676] @ 3684c8 │ │ │ │ + ldr r0, [pc, #676] @ 368514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #668] @ 3684cc │ │ │ │ + ldr r0, [pc, #668] @ 368518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #660] @ 3684d0 │ │ │ │ + ldr r0, [pc, #660] @ 36851c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #652] @ 3684d4 │ │ │ │ + ldr r0, [pc, #652] @ 368520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #644] @ 3684d8 │ │ │ │ + ldr r0, [pc, #644] @ 368524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #636] @ 3684dc │ │ │ │ + ldr r0, [pc, #636] @ 368528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #1504 @ 0x5e0 │ │ │ │ - bne 3682a8 │ │ │ │ - ldr r0, [pc, #620] @ 3684e0 │ │ │ │ + bne 3682f4 │ │ │ │ + ldr r0, [pc, #620] @ 36852c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #612] @ 3684e4 │ │ │ │ + ldr r3, [pc, #612] @ 368530 │ │ │ │ cmp r0, r3 │ │ │ │ - bne 3682c0 │ │ │ │ - ldr r0, [pc, #604] @ 3684e8 │ │ │ │ + bne 36830c │ │ │ │ + ldr r0, [pc, #604] @ 368534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #596] @ 3684ec │ │ │ │ + ldr r0, [pc, #596] @ 368538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #588] @ 3684f0 │ │ │ │ + ldr r0, [pc, #588] @ 36853c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #580] @ 3684f4 │ │ │ │ + ldr r0, [pc, #580] @ 368540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #572] @ 3684f8 │ │ │ │ + ldr r0, [pc, #572] @ 368544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #564] @ 3684fc │ │ │ │ + ldr r0, [pc, #564] @ 368548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x009e91b0 │ │ │ │ - addseq r9, lr, ip, ror r1 │ │ │ │ - addseq r9, lr, r4, asr #2 │ │ │ │ - addseq r9, lr, ip, lsl #2 │ │ │ │ - ldrsbeq r9, [lr], r8 │ │ │ │ - addseq r9, lr, r4, lsr #1 │ │ │ │ - addseq r9, lr, r0, ror r0 │ │ │ │ - addseq r9, lr, r8, lsr r0 │ │ │ │ - addseq r9, lr, r0 │ │ │ │ - addseq r8, lr, r8, asr #31 │ │ │ │ - umullseq r8, lr, r0, pc @ │ │ │ │ - addseq r8, lr, r4, ror #30 │ │ │ │ - addseq r8, lr, ip, lsr pc │ │ │ │ - addseq r8, lr, r8, lsl #30 │ │ │ │ - @ instruction: 0x009e8ed4 │ │ │ │ - addseq r8, lr, r0, lsr #29 │ │ │ │ - addseq r8, lr, ip, ror #28 │ │ │ │ - addseq r8, lr, r8, lsr lr │ │ │ │ - addseq r8, lr, r4, lsl #28 │ │ │ │ - @ instruction: 0x009e8dd0 │ │ │ │ - umullseq r8, lr, ip, sp │ │ │ │ - addseq r8, lr, r8, ror #26 │ │ │ │ - addseq r8, lr, r4, lsr sp │ │ │ │ - addseq r8, lr, r0, lsl #26 │ │ │ │ - @ instruction: 0x009e8cd0 │ │ │ │ - addseq r8, lr, r0, lsr #25 │ │ │ │ - addseq r8, lr, r4, ror ip │ │ │ │ - addseq r8, lr, r0, asr #24 │ │ │ │ - addseq r8, lr, ip, lsl #24 │ │ │ │ - addseq r8, lr, ip, lsr #18 │ │ │ │ - addseq r8, lr, r0, lsl #18 │ │ │ │ - addseq r8, lr, ip, asr #17 │ │ │ │ - umullseq r8, lr, r8, r8 │ │ │ │ - addseq r8, lr, r4, ror #16 │ │ │ │ - addseq r8, lr, ip, lsr #16 │ │ │ │ - addseq r8, lr, r8, lsl #16 │ │ │ │ - @ instruction: 0x009e87d4 │ │ │ │ - addseq r8, lr, r4, lsr #15 │ │ │ │ - addseq r8, lr, r0, lsl #15 │ │ │ │ - addseq r8, lr, ip, asr r7 │ │ │ │ - addseq r8, lr, r8, lsr r7 │ │ │ │ - addseq r8, lr, r4, lsl r7 │ │ │ │ - @ instruction: 0x009e86f0 │ │ │ │ - addseq r8, lr, ip, asr #13 │ │ │ │ - addseq r8, lr, r8, lsr #13 │ │ │ │ - addseq r8, lr, r4, lsl #13 │ │ │ │ - addseq r8, lr, ip, asr #12 │ │ │ │ - addseq r8, lr, r4, lsr #12 │ │ │ │ - @ instruction: 0x009e85fc │ │ │ │ - @ instruction: 0x009e85d8 │ │ │ │ - @ instruction: 0x009e85b8 │ │ │ │ - umullseq r8, lr, r8, r5 │ │ │ │ - addseq r8, lr, ip, ror r5 │ │ │ │ - addseq r8, lr, r4, asr r5 │ │ │ │ - addseq r8, lr, r0, lsr r5 │ │ │ │ - addseq r8, lr, r8, lsl #10 │ │ │ │ - addseq r8, lr, r4, ror #9 │ │ │ │ - addseq r8, lr, r0, asr #9 │ │ │ │ - umullseq r8, lr, ip, r4 │ │ │ │ - addseq r8, lr, ip, ror r4 │ │ │ │ - addseq r8, lr, ip, asr r4 │ │ │ │ - addseq r8, lr, r8, lsr r4 │ │ │ │ - addseq r8, lr, r4, lsl r4 │ │ │ │ - @ instruction: 0x009e83f0 │ │ │ │ - addseq r8, lr, ip, asr #7 │ │ │ │ - addseq r8, lr, r4, lsr #7 │ │ │ │ - addseq r8, lr, ip, ror r3 │ │ │ │ - addseq r8, lr, r4, asr r3 │ │ │ │ - addseq r8, lr, r4, lsr #6 │ │ │ │ - addseq r8, lr, r0, lsl #6 │ │ │ │ - addseq r8, lr, r4, asr #5 │ │ │ │ - umullseq r8, lr, ip, r2 │ │ │ │ - addseq r8, lr, r4, ror r2 │ │ │ │ - addseq r8, lr, r0, asr r2 │ │ │ │ - addseq r8, lr, ip, lsr #4 │ │ │ │ - addseq r8, lr, r8, lsl #4 │ │ │ │ - @ instruction: 0x009e81d0 │ │ │ │ - addseq r8, lr, ip, lsr #3 │ │ │ │ - addseq r8, lr, r4, lsl #3 │ │ │ │ - addseq r8, lr, r8, asr r1 │ │ │ │ - addseq r8, lr, r4, lsr r1 │ │ │ │ - addseq r8, lr, r0, lsl r1 │ │ │ │ - ldrsbeq r8, [lr], r8 @ │ │ │ │ - ldrheq r8, [lr], r0 │ │ │ │ - addseq r8, lr, r8, lsl #1 │ │ │ │ - addseq r8, lr, r4, rrx │ │ │ │ - addseq r8, lr, r0, asr #32 │ │ │ │ - addseq r8, lr, ip, lsl r0 │ │ │ │ - @ instruction: 0x009e7ff8 │ │ │ │ - @ instruction: 0x009e7fd4 │ │ │ │ - addseq r7, lr, ip, lsr #31 │ │ │ │ - addseq r7, lr, r0, lsl #31 │ │ │ │ - addseq r7, lr, ip, asr pc │ │ │ │ - addseq r7, lr, r4, lsr pc │ │ │ │ - addseq r7, lr, r0, lsl #30 │ │ │ │ - addseq r7, lr, r8, asr #29 │ │ │ │ - addseq r7, lr, r8, lsr #29 │ │ │ │ - addseq r7, lr, r8, lsl #29 │ │ │ │ - addseq r7, lr, r8, asr lr │ │ │ │ - addseq r7, lr, r8, lsr #28 │ │ │ │ - @ instruction: 0x009e7df8 │ │ │ │ - addseq r7, lr, r8, asr #27 │ │ │ │ - umullseq r7, lr, r8, sp │ │ │ │ - addseq r7, lr, r0, ror #26 │ │ │ │ - addseq r7, lr, r4, lsr sp │ │ │ │ - addseq r7, lr, r0, lsl #26 │ │ │ │ - @ instruction: 0x009e7cdc │ │ │ │ - addseq r7, lr, r0, asr #25 │ │ │ │ - addseq r7, lr, r0, lsr #25 │ │ │ │ - @ instruction: 0x009e87f0 │ │ │ │ - addseq lr, lr, r4, lsl #24 │ │ │ │ - addseq r8, lr, r0, lsl #16 │ │ │ │ - addseq r7, lr, ip, asr ip │ │ │ │ - adcseq r9, r0, lr, lsl #7 │ │ │ │ - addseq r7, lr, r8, asr #22 │ │ │ │ - addseq r8, lr, r4, asr #14 │ │ │ │ - addseq r8, lr, r4, lsl r7 │ │ │ │ - @ instruction: 0x009e86dc │ │ │ │ - @ instruction: 0x009e86b0 │ │ │ │ - addseq r8, lr, r4, lsl #13 │ │ │ │ - addseq r8, lr, r4, ror #12 │ │ │ │ - addseq r8, lr, ip, lsr r6 │ │ │ │ - addseq r8, lr, r4, lsl r6 │ │ │ │ + addseq r9, lr, r4, lsr #3 │ │ │ │ + addseq r9, lr, r0, ror r1 │ │ │ │ + addseq r9, lr, r8, lsr r1 │ │ │ │ + addseq r9, lr, r0, lsl #2 │ │ │ │ + addseq r9, lr, ip, asr #1 │ │ │ │ + umullseq r9, lr, r8, r0 │ │ │ │ + addseq r9, lr, r4, rrx │ │ │ │ + addseq r9, lr, ip, lsr #32 │ │ │ │ + @ instruction: 0x009e8ff4 │ │ │ │ + @ instruction: 0x009e8fbc │ │ │ │ + addseq r8, lr, r4, lsl #31 │ │ │ │ + addseq r8, lr, r8, asr pc │ │ │ │ + addseq r8, lr, r0, lsr pc │ │ │ │ + @ instruction: 0x009e8efc │ │ │ │ + addseq r8, lr, r8, asr #29 │ │ │ │ + umullseq r8, lr, r4, lr │ │ │ │ + addseq r8, lr, r0, ror #28 │ │ │ │ + addseq r8, lr, ip, lsr #28 │ │ │ │ + @ instruction: 0x009e8df8 │ │ │ │ + addseq r8, lr, r4, asr #27 │ │ │ │ + umullseq r8, lr, r0, sp │ │ │ │ + addseq r8, lr, ip, asr sp │ │ │ │ + addseq r8, lr, r8, lsr #26 │ │ │ │ + @ instruction: 0x009e8cf4 │ │ │ │ + addseq r8, lr, r4, asr #25 │ │ │ │ + umullseq r8, lr, r4, ip │ │ │ │ + addseq r8, lr, r8, ror #24 │ │ │ │ + addseq r8, lr, r4, lsr ip │ │ │ │ + addseq r8, lr, r0, lsl #24 │ │ │ │ + addseq r8, lr, r0, lsr #18 │ │ │ │ + @ instruction: 0x009e88f4 │ │ │ │ + addseq r8, lr, r0, asr #17 │ │ │ │ + addseq r8, lr, ip, lsl #17 │ │ │ │ + addseq r8, lr, r8, asr r8 │ │ │ │ + addseq r8, lr, r0, lsr #16 │ │ │ │ + @ instruction: 0x009e87fc │ │ │ │ + addseq r8, lr, r8, asr #15 │ │ │ │ + umullseq r8, lr, r8, r7 │ │ │ │ + addseq r8, lr, r4, ror r7 │ │ │ │ + addseq r8, lr, r0, asr r7 │ │ │ │ + addseq r8, lr, ip, lsr #14 │ │ │ │ + addseq r8, lr, r8, lsl #14 │ │ │ │ + addseq r8, lr, r4, ror #13 │ │ │ │ + addseq r8, lr, r0, asr #13 │ │ │ │ + umullseq r8, lr, ip, r6 │ │ │ │ + addseq r8, lr, r8, ror r6 │ │ │ │ + addseq r8, lr, r0, asr #12 │ │ │ │ + addseq r8, lr, r8, lsl r6 │ │ │ │ @ instruction: 0x009e85f0 │ │ │ │ - addseq r8, lr, r8, asr #11 │ │ │ │ - addseq r8, lr, r8, lsr #11 │ │ │ │ - addseq r8, lr, ip, ror r5 │ │ │ │ - addseq r8, lr, r0, asr r5 │ │ │ │ + addseq r8, lr, ip, asr #11 │ │ │ │ + addseq r8, lr, ip, lsr #11 │ │ │ │ + addseq r8, lr, ip, lsl #11 │ │ │ │ + addseq r8, lr, r0, ror r5 │ │ │ │ + addseq r8, lr, r8, asr #10 │ │ │ │ addseq r8, lr, r4, lsr #10 │ │ │ │ - @ instruction: 0x009e84f4 │ │ │ │ - addseq r8, lr, r4, asr #9 │ │ │ │ + @ instruction: 0x009e84fc │ │ │ │ + @ instruction: 0x009e84d8 │ │ │ │ + @ instruction: 0x009e84b4 │ │ │ │ + umullseq r8, lr, r0, r4 │ │ │ │ addseq r8, lr, r0, ror r4 │ │ │ │ - addseq r8, lr, r8, lsl #9 │ │ │ │ - umullseq r8, lr, r0, r6 │ │ │ │ + addseq r8, lr, r0, asr r4 │ │ │ │ + addseq r8, lr, ip, lsr #8 │ │ │ │ + addseq r8, lr, r8, lsl #8 │ │ │ │ + addseq r8, lr, r4, ror #7 │ │ │ │ + addseq r8, lr, r0, asr #7 │ │ │ │ + umullseq r8, lr, r8, r3 │ │ │ │ + addseq r8, lr, r0, ror r3 │ │ │ │ + addseq r8, lr, r8, asr #6 │ │ │ │ + addseq r8, lr, r8, lsl r3 │ │ │ │ + @ instruction: 0x009e82f4 │ │ │ │ + @ instruction: 0x009e82b8 │ │ │ │ + umullseq r8, lr, r0, r2 │ │ │ │ + addseq r8, lr, r8, ror #4 │ │ │ │ + addseq r8, lr, r4, asr #4 │ │ │ │ + addseq r8, lr, r0, lsr #4 │ │ │ │ + @ instruction: 0x009e81fc │ │ │ │ + addseq r8, lr, r4, asr #3 │ │ │ │ + addseq r8, lr, r0, lsr #3 │ │ │ │ + addseq r8, lr, r8, ror r1 │ │ │ │ + addseq r8, lr, ip, asr #2 │ │ │ │ + addseq r8, lr, r8, lsr #2 │ │ │ │ + addseq r8, lr, r4, lsl #2 │ │ │ │ + addseq r8, lr, ip, asr #1 │ │ │ │ + addseq r8, lr, r4, lsr #1 │ │ │ │ + addseq r8, lr, ip, ror r0 │ │ │ │ + addseq r8, lr, r8, asr r0 │ │ │ │ + addseq r8, lr, r4, lsr r0 │ │ │ │ + addseq r8, lr, r0, lsl r0 │ │ │ │ + addseq r7, lr, ip, ror #31 │ │ │ │ + addseq r7, lr, r8, asr #31 │ │ │ │ + addseq r7, lr, r0, lsr #31 │ │ │ │ + addseq r7, lr, r4, ror pc │ │ │ │ + addseq r7, lr, r0, asr pc │ │ │ │ + addseq r7, lr, r8, lsr #30 │ │ │ │ + @ instruction: 0x009e7ef4 │ │ │ │ + @ instruction: 0x009e7ebc │ │ │ │ + umullseq r7, lr, ip, lr │ │ │ │ + addseq r7, lr, ip, ror lr │ │ │ │ + addseq r7, lr, ip, asr #28 │ │ │ │ + addseq r7, lr, ip, lsl lr │ │ │ │ + addseq r7, lr, ip, ror #27 │ │ │ │ + @ instruction: 0x009e7dbc │ │ │ │ + addseq r7, lr, ip, lsl #27 │ │ │ │ + addseq r7, lr, r4, asr sp │ │ │ │ + addseq r7, lr, r8, lsr #26 │ │ │ │ + @ instruction: 0x009e7cf4 │ │ │ │ + @ instruction: 0x009e7cd0 │ │ │ │ + @ instruction: 0x009e7cb4 │ │ │ │ + umullseq r7, lr, r4, ip │ │ │ │ + addseq r8, lr, r4, ror #15 │ │ │ │ + @ instruction: 0x009eebf8 │ │ │ │ + @ instruction: 0x009e87f4 │ │ │ │ + addseq r7, lr, r0, asr ip │ │ │ │ + adcseq r9, r0, sl, lsl #7 │ │ │ │ + addseq r7, lr, ip, lsr fp │ │ │ │ + addseq r8, lr, r8, lsr r7 │ │ │ │ + addseq r8, lr, r8, lsl #14 │ │ │ │ + @ instruction: 0x009e86d0 │ │ │ │ + addseq r8, lr, r4, lsr #13 │ │ │ │ + addseq r8, lr, r8, ror r6 │ │ │ │ + addseq r8, lr, r8, asr r6 │ │ │ │ + addseq r8, lr, r0, lsr r6 │ │ │ │ + addseq r8, lr, r8, lsl #12 │ │ │ │ + addseq r8, lr, r4, ror #11 │ │ │ │ + @ instruction: 0x009e85bc │ │ │ │ + umullseq r8, lr, ip, r5 │ │ │ │ + addseq r8, lr, r0, ror r5 │ │ │ │ + addseq r8, lr, r4, asr #10 │ │ │ │ + addseq r8, lr, r8, lsl r5 │ │ │ │ + addseq r8, lr, r8, ror #9 │ │ │ │ + @ instruction: 0x009e84b8 │ │ │ │ + addseq r8, lr, r4, ror #8 │ │ │ │ + addseq r8, lr, ip, ror r4 │ │ │ │ + addseq r8, lr, r4, lsl #13 │ │ │ │ andeq r0, r0, ip, ror #27 │ │ │ │ - addseq r8, lr, r0, asr #29 │ │ │ │ - addseq r7, lr, ip, lsl #22 │ │ │ │ - addseq r7, lr, ip, lsr #20 │ │ │ │ + @ instruction: 0x009e8eb4 │ │ │ │ + addseq r7, lr, r0, lsl #22 │ │ │ │ addseq r7, lr, r0, lsr #20 │ │ │ │ addseq r7, lr, r4, lsl sl │ │ │ │ addseq r7, lr, r8, lsl #20 │ │ │ │ + @ instruction: 0x009e79fc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ - ldr ip, [pc, #4060] @ 3694f4 │ │ │ │ + ldr ip, [pc, #4060] @ 369540 │ │ │ │ sub sp, sp, #12 │ │ │ │ cmp r1, ip │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - bhi 3685e0 │ │ │ │ - ldr r2, [pc, #4036] @ 3694f8 │ │ │ │ + bhi 36862c │ │ │ │ + ldr r2, [pc, #4036] @ 369544 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 368eec │ │ │ │ + bhi 368f38 │ │ │ │ cmp r1, #764 @ 0x2fc │ │ │ │ - bhi 3686b8 │ │ │ │ + bhi 368704 │ │ │ │ cmp r1, #740 @ 0x2e4 │ │ │ │ - bcs 36ab04 │ │ │ │ + bcs 36ab50 │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bhi 3688c4 │ │ │ │ + bhi 368910 │ │ │ │ cmp r1, #580 @ 0x244 │ │ │ │ - bcs 36abd4 │ │ │ │ + bcs 36ac20 │ │ │ │ cmp r1, #520 @ 0x208 │ │ │ │ - bhi 36a574 │ │ │ │ + bhi 36a5c0 │ │ │ │ cmp r1, #492 @ 0x1ec │ │ │ │ - bcs 36a848 │ │ │ │ + bcs 36a894 │ │ │ │ cmp r1, #288 @ 0x120 │ │ │ │ - bhi 368ba8 │ │ │ │ + bhi 368bf4 │ │ │ │ cmp r1, #264 @ 0x108 │ │ │ │ - bcc 36acc4 │ │ │ │ + bcc 36ad10 │ │ │ │ sub r3, r1, #264 @ 0x108 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r7, #1 │ │ │ │ lsl r3, r7, r3 │ │ │ │ - ldr r2, [pc, #3944] @ 3694fc │ │ │ │ + ldr r2, [pc, #3944] @ 369548 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 368680 │ │ │ │ + bne 3686cc │ │ │ │ cmp r1, #268 @ 0x10c │ │ │ │ - beq 36be50 │ │ │ │ + beq 36be9c │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - ldr r2, [pc, #3916] @ 369500 │ │ │ │ + beq 368960 │ │ │ │ + ldr r2, [pc, #3916] @ 36954c │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3900] @ 369504 │ │ │ │ + ldr r2, [pc, #3900] @ 369550 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3872] @ 369508 │ │ │ │ + ldr r3, [pc, #3872] @ 369554 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368704 │ │ │ │ + bhi 368750 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bc14 │ │ │ │ - ldr r3, [pc, #3852] @ 36950c │ │ │ │ + bhi 36bc60 │ │ │ │ + ldr r3, [pc, #3852] @ 369558 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368790 │ │ │ │ + bhi 3687dc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b4c8 │ │ │ │ - ldr r3, [pc, #3832] @ 369510 │ │ │ │ + bhi 36b514 │ │ │ │ + ldr r3, [pc, #3832] @ 36955c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368938 │ │ │ │ + bhi 368984 │ │ │ │ cmp r1, #13952 @ 0x3680 │ │ │ │ - bcs 36b4a8 │ │ │ │ + bcs 36b4f4 │ │ │ │ sub r3, r3, #160 @ 0xa0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368c98 │ │ │ │ + bhi 368ce4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bd20 │ │ │ │ + bhi 36bd6c │ │ │ │ sub r3, r3, #67 @ 0x43 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36ad44 │ │ │ │ + bhi 36ad90 │ │ │ │ cmp r1, #13696 @ 0x3580 │ │ │ │ - bcs 36bd00 │ │ │ │ + bcs 36bd4c │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bcd4 │ │ │ │ + bhi 36bd20 │ │ │ │ cmp r1, #13632 @ 0x3540 │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #13632 @ 0x3540 │ │ │ │ - ldr r2, [pc, #3748] @ 369514 │ │ │ │ + ldr r2, [pc, #3748] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - ldr r2, [pc, #3728] @ 369518 │ │ │ │ + beq 368960 │ │ │ │ + ldr r2, [pc, #3728] @ 369564 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3708] @ 36951c │ │ │ │ + ldr r2, [pc, #3708] @ 369568 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #2144 @ 0x860 │ │ │ │ - bhi 368804 │ │ │ │ - ldr r2, [pc, #3672] @ 369520 │ │ │ │ + bhi 368850 │ │ │ │ + ldr r2, [pc, #3672] @ 36956c │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 36b458 │ │ │ │ - ldr r2, [pc, #3664] @ 369524 │ │ │ │ + bhi 36b4a4 │ │ │ │ + ldr r2, [pc, #3664] @ 369570 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 36a388 │ │ │ │ + bhi 36a3d4 │ │ │ │ cmp r1, #1360 @ 0x550 │ │ │ │ - bcc 36bff8 │ │ │ │ - ldr r3, [pc, #3648] @ 369528 │ │ │ │ + bcc 36c044 │ │ │ │ + ldr r3, [pc, #3648] @ 369574 │ │ │ │ sub r1, r1, #1360 @ 0x550 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #60 @ 0x3c │ │ │ │ - bhi 368914 │ │ │ │ + bhi 368960 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3616] @ 36952c │ │ │ │ + ldr r3, [pc, #3616] @ 369578 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368850 │ │ │ │ + bhi 36889c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b580 │ │ │ │ - ldr r3, [pc, #3596] @ 369530 │ │ │ │ + bhi 36b5cc │ │ │ │ + ldr r3, [pc, #3596] @ 36957c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368a68 │ │ │ │ + bhi 368ab4 │ │ │ │ cmp r1, #15360 @ 0x3c00 │ │ │ │ - bcs 36b560 │ │ │ │ + bcs 36b5ac │ │ │ │ sub r3, r3, #160 @ 0xa0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368d88 │ │ │ │ + bhi 368dd4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bc84 │ │ │ │ + bhi 36bcd0 │ │ │ │ sub r3, r3, #67 @ 0x43 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36aea8 │ │ │ │ + bhi 36aef4 │ │ │ │ cmp r1, #15104 @ 0x3b00 │ │ │ │ - bcs 36bc64 │ │ │ │ + bcs 36bcb0 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bc38 │ │ │ │ + bhi 36bc84 │ │ │ │ cmp r1, #15040 @ 0x3ac0 │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #15040 @ 0x3ac0 │ │ │ │ - ldr r2, [pc, #3480] @ 369514 │ │ │ │ + ldr r2, [pc, #3480] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #3484] @ 369534 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #3484] @ 369580 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3689a0 │ │ │ │ + bhi 3689ec │ │ │ │ cmp r1, #14656 @ 0x3940 │ │ │ │ - bcs 36b354 │ │ │ │ + bcs 36b3a0 │ │ │ │ sub r3, r3, #160 @ 0xa0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368bfc │ │ │ │ + bhi 368c48 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b3ec │ │ │ │ + bhi 36b438 │ │ │ │ sub r3, r3, #67 @ 0x43 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36ad80 │ │ │ │ + bhi 36adcc │ │ │ │ cmp r1, #14400 @ 0x3840 │ │ │ │ - bcs 36b3cc │ │ │ │ + bcs 36b418 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b3a0 │ │ │ │ + bhi 36b3ec │ │ │ │ cmp r1, #14336 @ 0x3800 │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #14336 @ 0x3800 │ │ │ │ - ldr r2, [pc, #3364] @ 369514 │ │ │ │ + ldr r2, [pc, #3364] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #3372] @ 369538 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #3372] @ 369584 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368a08 │ │ │ │ + bhi 368a54 │ │ │ │ cmp r1, #2368 @ 0x940 │ │ │ │ - bcs 36b12c │ │ │ │ + bcs 36b178 │ │ │ │ sub r3, r3, #208 @ 0xd0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368b60 │ │ │ │ + bhi 368bac │ │ │ │ cmp r1, #2160 @ 0x870 │ │ │ │ - bcc 368914 │ │ │ │ - ldr r3, [pc, #3336] @ 36953c │ │ │ │ + bcc 368960 │ │ │ │ + ldr r3, [pc, #3336] @ 369588 │ │ │ │ sub r1, r1, #2160 @ 0x870 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 368914 │ │ │ │ + bhi 368960 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3304] @ 369540 │ │ │ │ + ldr r3, [pc, #3304] @ 36958c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368ad0 │ │ │ │ + bhi 368b1c │ │ │ │ cmp r1, #16064 @ 0x3ec0 │ │ │ │ - bcs 36b638 │ │ │ │ + bcs 36b684 │ │ │ │ sub r3, r3, #160 @ 0xa0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368dd0 │ │ │ │ + bhi 368e1c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bbc8 │ │ │ │ + bhi 36bc14 │ │ │ │ sub r3, r3, #67 @ 0x43 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36aee4 │ │ │ │ + bhi 36af30 │ │ │ │ cmp r1, #15808 @ 0x3dc0 │ │ │ │ - bcs 36bba8 │ │ │ │ + bcs 36bbf4 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bb7c │ │ │ │ + bhi 36bbc8 │ │ │ │ cmp r1, #15744 @ 0x3d80 │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #15744 @ 0x3d80 │ │ │ │ - ldr r2, [pc, #3172] @ 369514 │ │ │ │ + ldr r2, [pc, #3172] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ cmp r1, #692 @ 0x2b4 │ │ │ │ - bhi 369438 │ │ │ │ + bhi 369484 │ │ │ │ cmp r1, #672 @ 0x2a0 │ │ │ │ - bcs 368b3c │ │ │ │ + bcs 368b88 │ │ │ │ cmp r1, #636 @ 0x27c │ │ │ │ - bhi 36aa6c │ │ │ │ + bhi 36aab8 │ │ │ │ cmp r1, #616 @ 0x268 │ │ │ │ - bcc 36aca8 │ │ │ │ + bcc 36acf4 │ │ │ │ sub r3, r1, #616 @ 0x268 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #3140] @ 369544 │ │ │ │ + ldr r2, [pc, #3140] @ 369590 │ │ │ │ tst r3, r2 │ │ │ │ - bne 368680 │ │ │ │ + bne 3686cc │ │ │ │ cmp r1, #620 @ 0x26c │ │ │ │ - beq 36bf30 │ │ │ │ + beq 36bf7c │ │ │ │ tst r3, #1 │ │ │ │ - bne 36af54 │ │ │ │ - ldr r2, [pc, #3116] @ 369548 │ │ │ │ + bne 36afa0 │ │ │ │ + ldr r2, [pc, #3116] @ 369594 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - ldr r3, [pc, #3084] @ 36954c │ │ │ │ + ldr r3, [pc, #3084] @ 369598 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368ce0 │ │ │ │ + bhi 368d2c │ │ │ │ cmp r1, #14144 @ 0x3740 │ │ │ │ - bcs 36b5f0 │ │ │ │ + bcs 36b63c │ │ │ │ sub r3, r3, #96 @ 0x60 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36adbc │ │ │ │ + bhi 36ae08 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b5cc │ │ │ │ + bhi 36b618 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b5a4 │ │ │ │ + bhi 36b5f0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 368914 │ │ │ │ + bls 368960 │ │ │ │ sub r3, r1, #13952 @ 0x3680 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2952] @ 369514 │ │ │ │ + ldr r2, [pc, #2952] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2984] @ 369550 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2984] @ 36959c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368d34 │ │ │ │ + bhi 368d80 │ │ │ │ cmp r1, #14848 @ 0x3a00 │ │ │ │ - bcs 36b718 │ │ │ │ + bcs 36b764 │ │ │ │ sub r3, r3, #96 @ 0x60 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36ae74 │ │ │ │ + bhi 36aec0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b6f4 │ │ │ │ + bhi 36b740 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b6cc │ │ │ │ + bhi 36b718 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 368914 │ │ │ │ + bls 368960 │ │ │ │ sub r3, r1, #14656 @ 0x3940 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2848] @ 369514 │ │ │ │ + ldr r2, [pc, #2848] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2884] @ 369554 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2884] @ 3695a0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368c44 │ │ │ │ + bhi 368c90 │ │ │ │ cmp r1, #13440 @ 0x3480 │ │ │ │ - bcs 36ba98 │ │ │ │ + bcs 36bae4 │ │ │ │ sub r3, r3, #96 @ 0x60 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36adf0 │ │ │ │ + bhi 36ae3c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b198 │ │ │ │ - ldr r3, [pc, #2844] @ 369558 │ │ │ │ + bhi 36b1e4 │ │ │ │ + ldr r3, [pc, #2844] @ 3695a4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 36913c │ │ │ │ + beq 369188 │ │ │ │ sub r3, r1, #13312 @ 0x3400 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #2744] @ 369514 │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #2744] @ 369560 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2796] @ 36955c │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2796] @ 3695a8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368e60 │ │ │ │ + bhi 368eac │ │ │ │ cmp r1, #15552 @ 0x3cc0 │ │ │ │ - bcs 36bd90 │ │ │ │ + bcs 36bddc │ │ │ │ sub r3, r3, #96 @ 0x60 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36af20 │ │ │ │ + bhi 36af6c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bd6c │ │ │ │ + bhi 36bdb8 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bd44 │ │ │ │ + bhi 36bd90 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 368914 │ │ │ │ + bls 368960 │ │ │ │ sub r3, r1, #15360 @ 0x3c00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2648] @ 369514 │ │ │ │ + ldr r2, [pc, #2648] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2696] @ 369560 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2696] @ 3695ac │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368e18 │ │ │ │ + bhi 368e64 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bb58 │ │ │ │ + bhi 36bba4 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bb30 │ │ │ │ + bhi 36bb7c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bb0c │ │ │ │ + bhi 36bb58 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bae4 │ │ │ │ + bhi 36bb30 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 368914 │ │ │ │ + bls 368960 │ │ │ │ sub r3, r1, #16064 @ 0x3ec0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2540] @ 369514 │ │ │ │ + ldr r2, [pc, #2540] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2592] @ 369564 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2592] @ 3695b0 │ │ │ │ sub r1, r1, #672 @ 0x2a0 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #20 │ │ │ │ - bhi 368914 │ │ │ │ + bhi 368960 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2560] @ 369568 │ │ │ │ + ldr r3, [pc, #2560] @ 3695b4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36ae40 │ │ │ │ + bhi 36ae8c │ │ │ │ cmp r1, #2272 @ 0x8e0 │ │ │ │ - bcs 36b438 │ │ │ │ + bcs 36b484 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 36c020 │ │ │ │ + bls 36c06c │ │ │ │ sub r3, r1, #2240 @ 0x8c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #2424] @ 369514 │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #2424] @ 369560 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ cmp r1, #308 @ 0x134 │ │ │ │ - beq 36af54 │ │ │ │ - bhi 36af8c │ │ │ │ + beq 36afa0 │ │ │ │ + bhi 36afd8 │ │ │ │ cmp r1, #292 @ 0x124 │ │ │ │ - beq 36be08 │ │ │ │ + beq 36be54 │ │ │ │ cmp r1, #304 @ 0x130 │ │ │ │ - bne 368914 │ │ │ │ - ldr r2, [pc, #2464] @ 36956c │ │ │ │ + bne 368960 │ │ │ │ + ldr r2, [pc, #2464] @ 3695b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2444] @ 369570 │ │ │ │ + ldr r2, [pc, #2444] @ 3695bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2416] @ 369574 │ │ │ │ + ldr r3, [pc, #2416] @ 3695c0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b7cc │ │ │ │ + bhi 36b818 │ │ │ │ cmp r1, #14592 @ 0x3900 │ │ │ │ - bcs 36b7ac │ │ │ │ + bcs 36b7f8 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b230 │ │ │ │ + bhi 36b27c │ │ │ │ cmp r1, #14528 @ 0x38c0 │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #14528 @ 0x38c0 │ │ │ │ - ldr r2, [pc, #2276] @ 369514 │ │ │ │ + ldr r2, [pc, #2276] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2348] @ 369578 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2348] @ 3695c4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36ba70 │ │ │ │ + bhi 36babc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b7f8 │ │ │ │ + bhi 36b844 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b2b4 │ │ │ │ + bhi 36b300 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 368914 │ │ │ │ + bls 368960 │ │ │ │ sub r3, r1, #13440 @ 0x3480 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2192] @ 369514 │ │ │ │ + ldr r2, [pc, #2192] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2268] @ 36957c │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2268] @ 3695c8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b328 │ │ │ │ + bhi 36b374 │ │ │ │ cmp r1, #13888 @ 0x3640 │ │ │ │ - bcs 36b308 │ │ │ │ + bcs 36b354 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b2dc │ │ │ │ + bhi 36b328 │ │ │ │ cmp r1, #13824 @ 0x3600 │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #13824 @ 0x3600 │ │ │ │ - ldr r2, [pc, #2120] @ 369514 │ │ │ │ + ldr r2, [pc, #2120] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2200] @ 369580 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2200] @ 3695cc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b208 │ │ │ │ + bhi 36b254 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b1e4 │ │ │ │ + bhi 36b230 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b1bc │ │ │ │ + bhi 36b208 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 368914 │ │ │ │ + bls 368960 │ │ │ │ sub r3, r1, #14144 @ 0x3740 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2036] @ 369514 │ │ │ │ + ldr r2, [pc, #2036] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2120] @ 369584 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2120] @ 3695d0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b6a4 │ │ │ │ + bhi 36b6f0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b680 │ │ │ │ + bhi 36b6cc │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b658 │ │ │ │ + bhi 36b6a4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 368914 │ │ │ │ + bls 368960 │ │ │ │ sub r3, r1, #14848 @ 0x3a00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1952] @ 369514 │ │ │ │ + ldr r2, [pc, #1952] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2040] @ 369588 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2040] @ 3695d4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b16c │ │ │ │ + bhi 36b1b8 │ │ │ │ cmp r1, #15296 @ 0x3bc0 │ │ │ │ - bcs 36b14c │ │ │ │ + bcs 36b198 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b100 │ │ │ │ + bhi 36b14c │ │ │ │ cmp r1, #15232 @ 0x3b80 │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #15232 @ 0x3b80 │ │ │ │ - ldr r2, [pc, #1880] @ 369514 │ │ │ │ + ldr r2, [pc, #1880] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #1972] @ 36958c │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #1972] @ 3695d8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b780 │ │ │ │ + bhi 36b7cc │ │ │ │ cmp r1, #16000 @ 0x3e80 │ │ │ │ - bcs 36b760 │ │ │ │ + bcs 36b7ac │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b374 │ │ │ │ + bhi 36b3c0 │ │ │ │ cmp r1, #15936 @ 0x3e40 │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #15936 @ 0x3e40 │ │ │ │ - ldr r2, [pc, #1808] @ 369514 │ │ │ │ + ldr r2, [pc, #1808] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #1904] @ 369590 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #1904] @ 3695dc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b288 │ │ │ │ + bhi 36b2d4 │ │ │ │ cmp r1, #16320 @ 0x3fc0 │ │ │ │ - bcs 36bf10 │ │ │ │ + bcs 36bf5c │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b25c │ │ │ │ + bhi 36b2a8 │ │ │ │ cmp r1, #16256 @ 0x3f80 │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #16256 @ 0x3f80 │ │ │ │ - ldr r2, [pc, #1736] @ 369514 │ │ │ │ + ldr r2, [pc, #1736] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #1836] @ 369594 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #1836] @ 3695e0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b510 │ │ │ │ + bhi 36b55c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b4ec │ │ │ │ + bhi 36b538 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b538 │ │ │ │ + bhi 36b584 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 368914 │ │ │ │ + bls 368960 │ │ │ │ sub r3, r1, #15552 @ 0x3cc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1652] @ 369514 │ │ │ │ + ldr r2, [pc, #1652] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r2, [pc, #1756] @ 369598 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r2, [pc, #1756] @ 3695e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1736] @ 36959c │ │ │ │ + ldr r2, [pc, #1736] @ 3695e8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #13568 @ 0x3500 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1560] @ 369514 │ │ │ │ + ldr r2, [pc, #1560] @ 369560 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ cmp r1, #524 @ 0x20c │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #524 @ 0x20c │ │ │ │ - ldr r2, [pc, #1660] @ 3695a0 │ │ │ │ + ldr r2, [pc, #1660] @ 3695ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 368680 │ │ │ │ + bne 3686cc │ │ │ │ cmp r1, #552 @ 0x228 │ │ │ │ - beq 36913c │ │ │ │ + beq 369188 │ │ │ │ cmp r1, #544 @ 0x220 │ │ │ │ - bne 368914 │ │ │ │ - ldr r2, [pc, #1624] @ 3695a4 │ │ │ │ + bne 368960 │ │ │ │ + ldr r2, [pc, #1624] @ 3695f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1604] @ 3695a8 │ │ │ │ + ldr r2, [pc, #1604] @ 3695f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1576] @ 3695ac │ │ │ │ + ldr r2, [pc, #1576] @ 3695f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c2c4 │ │ │ │ + beq 36c310 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 36a4cc │ │ │ │ + beq 36a518 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c338 │ │ │ │ - ldr r2, [pc, #1528] @ 3695b0 │ │ │ │ + beq 36c384 │ │ │ │ + ldr r2, [pc, #1528] @ 3695fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1504] @ 3695b4 │ │ │ │ - ldr r7, [pc, #1504] @ 3695b8 │ │ │ │ + ldr r2, [pc, #1504] @ 369600 │ │ │ │ + ldr r7, [pc, #1504] @ 369604 │ │ │ │ mov r3, r6 │ │ │ │ add r7, pc, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r7 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1460] @ 3695bc │ │ │ │ + ldr r2, [pc, #1460] @ 369608 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1416] @ 3695c0 │ │ │ │ + ldr r2, [pc, #1416] @ 36960c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1372] @ 3695c4 │ │ │ │ + ldr r2, [pc, #1372] @ 369610 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1324] @ 3695c8 │ │ │ │ - ldr r7, [pc, #1324] @ 3695cc │ │ │ │ + ldr r2, [pc, #1324] @ 369614 │ │ │ │ + ldr r7, [pc, #1324] @ 369618 │ │ │ │ mov r3, r6 │ │ │ │ add r7, pc, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r7 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1280] @ 3695d0 │ │ │ │ + ldr r2, [pc, #1280] @ 36961c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #63 @ 0x3f │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1228] @ 3695d4 │ │ │ │ + ldr r2, [pc, #1228] @ 369620 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1208] @ 3695d8 │ │ │ │ + ldr r3, [pc, #1208] @ 369624 │ │ │ │ and r2, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 36c778 │ │ │ │ + bhi 36c7c4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1176] @ 3695dc │ │ │ │ + ldr r2, [pc, #1176] @ 369628 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1156] @ 3695e0 │ │ │ │ + ldr r2, [pc, #1156] @ 36962c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1128] @ 3695e4 │ │ │ │ + ldr r2, [pc, #1128] @ 369630 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1108] @ 3695e8 │ │ │ │ + ldr r2, [pc, #1108] @ 369634 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-33554432 @ 0xfe000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1080] @ 3695ec │ │ │ │ + ldr r2, [pc, #1080] @ 369638 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1060] @ 3695f0 │ │ │ │ + ldr r2, [pc, #1060] @ 36963c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1032] @ 3695f4 │ │ │ │ + ldr r2, [pc, #1032] @ 369640 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1012] @ 3695f8 │ │ │ │ + ldr r3, [pc, #1012] @ 369644 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 36c798 │ │ │ │ + bhi 36c7e4 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #980] @ 3695fc │ │ │ │ + ldr r2, [pc, #980] @ 369648 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #960] @ 369600 │ │ │ │ + ldr r3, [pc, #960] @ 36964c │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 36c758 │ │ │ │ + bhi 36c7a4 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #928] @ 369604 │ │ │ │ + ldr r2, [pc, #928] @ 369650 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #908] @ 369608 │ │ │ │ + ldr r2, [pc, #908] @ 369654 │ │ │ │ and r3, r5, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 36c6e4 │ │ │ │ + bhi 36c730 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #872] @ 36960c │ │ │ │ + ldr r2, [pc, #872] @ 369658 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #852] @ 369610 │ │ │ │ + ldr r2, [pc, #852] @ 36965c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #824] @ 369614 │ │ │ │ + ldr r2, [pc, #824] @ 369660 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #804] @ 369618 │ │ │ │ + ldr r2, [pc, #804] @ 369664 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #776] @ 36961c │ │ │ │ - ldr r7, [pc, #776] @ 369620 │ │ │ │ + ldr r2, [pc, #776] @ 369668 │ │ │ │ + ldr r7, [pc, #776] @ 36966c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #732] @ 369624 │ │ │ │ + ldr r2, [pc, #732] @ 369670 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #4 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #688] @ 369628 │ │ │ │ + ldr r2, [pc, #688] @ 369674 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #8 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #644] @ 36962c │ │ │ │ + ldr r2, [pc, #644] @ 369678 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #12 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #592] @ 369630 │ │ │ │ + ldr r2, [pc, #592] @ 36967c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #572] @ 369634 │ │ │ │ + ldr r3, [pc, #572] @ 369680 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #192 @ 0xc0 │ │ │ │ cmp r2, #63 @ 0x3f │ │ │ │ - bhi 369418 │ │ │ │ + bhi 369464 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #536] @ 369638 │ │ │ │ + ldr r2, [pc, #536] @ 369684 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #724 @ 0x2d4 │ │ │ │ - bhi 36ac04 │ │ │ │ + bhi 36ac50 │ │ │ │ cmp r1, #696 @ 0x2b8 │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #696 @ 0x2b8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #472] @ 36963c │ │ │ │ + ldr r2, [pc, #472] @ 369688 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 368680 │ │ │ │ + bne 3686cc │ │ │ │ cmp r1, #724 @ 0x2d4 │ │ │ │ - beq 36bf6c │ │ │ │ + beq 36bfb8 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - ldr r2, [pc, #444] @ 369640 │ │ │ │ + beq 368960 │ │ │ │ + ldr r2, [pc, #444] @ 36968c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 36ae24 │ │ │ │ - ldr r2, [pc, #416] @ 369644 │ │ │ │ + bne 36ae70 │ │ │ │ + ldr r2, [pc, #416] @ 369690 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #392] @ 369648 │ │ │ │ + ldr r2, [pc, #392] @ 369694 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #372] @ 36964c │ │ │ │ + ldr r2, [pc, #372] @ 369698 │ │ │ │ lsl r3, r5, #22 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #22 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ andeq r3, r0, ip, lsr r5 │ │ │ │ andeq r3, r0, pc, lsl r5 │ │ │ │ tsteq r1, r0, lsl #2 │ │ │ │ - @ instruction: 0x009ee7dc │ │ │ │ - ldrdeq r6, [r0], r4 @ │ │ │ │ + @ instruction: 0x009ee7d0 │ │ │ │ + adceq r6, r0, r8, asr #25 │ │ │ │ @ instruction: 0x00003abc │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ muleq r0, ip, r6 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - @ instruction: 0x009ee6f0 │ │ │ │ - strdeq r6, [r0], ip @ │ │ │ │ + addseq lr, lr, r4, ror #13 │ │ │ │ + strdeq r6, [r0], r0 @ │ │ │ │ andeq r0, r0, r3, asr #16 │ │ │ │ andeq r0, r0, ip, lsl #11 │ │ │ │ - adcseq r8, r0, ip, asr lr │ │ │ │ + adcseq r8, r0, r8, asr lr │ │ │ │ andeq r3, r0, ip, ror sp │ │ │ │ andeq r3, r0, ip, lsl ip │ │ │ │ andeq r3, r0, ip, asr r9 │ │ │ │ andeq r0, r0, ip, asr r9 │ │ │ │ - adcseq r8, r0, sl, lsl #27 │ │ │ │ + adcseq r8, r0, r6, lsl #27 │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ andseq r1, r1, r0, lsl #2 │ │ │ │ - addseq r7, lr, r0, ror r4 │ │ │ │ + addseq r7, lr, r4, ror #8 │ │ │ │ andeq r3, r0, ip, asr r7 │ │ │ │ andeq r3, r0, ip, lsl sl │ │ │ │ muleq r0, ip, r4 │ │ │ │ andeq r0, r0, ip, ror #27 │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, ror pc │ │ │ │ - @ instruction: 0x00b08ab4 │ │ │ │ + @ instruction: 0x00b08ab0 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - addseq lr, lr, r4, ror #4 │ │ │ │ - @ instruction: 0x00a066b8 │ │ │ │ + addseq lr, lr, r8, asr r2 │ │ │ │ + adceq r6, r0, ip, lsr #13 │ │ │ │ andeq r3, r0, ip, lsl r9 │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, asr r6 │ │ │ │ @ instruction: 0x000037bc │ │ │ │ andeq r3, r0, ip, ror sl │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ muleq r0, ip, lr │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, lsr sp │ │ │ │ - addseq lr, lr, r8, ror #9 │ │ │ │ - adceq r6, r0, r8, asr #7 │ │ │ │ + @ instruction: 0x009ee4dc │ │ │ │ + @ instruction: 0x00a063bc │ │ │ │ tsteq r1, r1, lsl r1 │ │ │ │ - addseq sp, lr, ip, lsr #28 │ │ │ │ - adceq r6, r0, r8, lsr r3 │ │ │ │ - @ instruction: 0x009eddf4 │ │ │ │ - umullseq lr, lr, r8, r2 @ │ │ │ │ - addseq lr, lr, r4, ror #3 │ │ │ │ - adceq r6, r0, r4, asr #5 │ │ │ │ - addseq lr, lr, r0, asr #3 │ │ │ │ - umullseq lr, lr, r8, r1 @ │ │ │ │ - addseq lr, lr, r0, ror r1 │ │ │ │ - umullseq lr, lr, ip, r1 @ │ │ │ │ + addseq sp, lr, r0, lsr #28 │ │ │ │ + adceq r6, r0, ip, lsr #6 │ │ │ │ + addseq sp, lr, r8, ror #27 │ │ │ │ + addseq lr, lr, ip, lsl #5 │ │ │ │ + @ instruction: 0x009ee1d8 │ │ │ │ + @ instruction: 0x00a062b8 │ │ │ │ + @ instruction: 0x009ee1b4 │ │ │ │ + addseq lr, lr, ip, lsl #3 │ │ │ │ + addseq lr, lr, r4, ror #2 │ │ │ │ + umullseq lr, lr, r0, r1 @ │ │ │ │ + strdeq r6, [r0], r0 @ │ │ │ │ + addseq lr, lr, ip, ror #2 │ │ │ │ + addseq sp, lr, r4, ror #24 │ │ │ │ + @ instruction: 0x00b084fe │ │ │ │ + addseq sp, lr, r8, lsr #24 │ │ │ │ + adceq r6, r0, r4, lsr r1 │ │ │ │ + @ instruction: 0x009ee1f8 │ │ │ │ strdeq r6, [r0], ip @ │ │ │ │ - addseq lr, lr, r8, ror r1 │ │ │ │ - addseq sp, lr, r0, ror ip │ │ │ │ - adcseq r8, r0, r2, lsl #10 │ │ │ │ - addseq sp, lr, r4, lsr ip │ │ │ │ - adceq r6, r0, r0, asr #2 │ │ │ │ - addseq lr, lr, r4, lsl #4 │ │ │ │ - adceq r6, r0, r8, lsl #2 │ │ │ │ - @ instruction: 0x009ee2d0 │ │ │ │ - ldrdeq r6, [r0], r0 @ │ │ │ │ - addseq sp, lr, ip, lsl #23 │ │ │ │ - adcseq r8, r0, ip, lsr #8 │ │ │ │ - addseq lr, lr, r8, ror #4 │ │ │ │ - @ instruction: 0x00b083fa │ │ │ │ - addseq lr, lr, r0, asr r1 │ │ │ │ - adcseq r8, r0, r8, asr #7 │ │ │ │ - ldrsheq lr, [lr], r4 │ │ │ │ - adceq r5, r0, r0, ror #31 │ │ │ │ - ldrheq lr, [lr], r0 │ │ │ │ - adceq r5, r0, r8, lsr #31 │ │ │ │ - @ instruction: 0x009ee1f4 │ │ │ │ - adceq r5, r0, r4, ror pc │ │ │ │ - @ instruction: 0x009ee1dc │ │ │ │ - addseq lr, lr, r4, asr #3 │ │ │ │ - addseq lr, lr, ip, lsr #3 │ │ │ │ - umullseq sp, lr, r8, r9 │ │ │ │ - adcseq r8, r0, sl, asr r2 │ │ │ │ - addseq sl, sp, r0, lsr #24 │ │ │ │ + addseq lr, lr, r4, asr #5 │ │ │ │ + adceq r6, r0, r4, asr #1 │ │ │ │ + addseq sp, lr, r0, lsl #23 │ │ │ │ + adcseq r8, r0, r8, lsr #8 │ │ │ │ + addseq lr, lr, ip, asr r2 │ │ │ │ + @ instruction: 0x00b083f6 │ │ │ │ + addseq lr, lr, r4, asr #2 │ │ │ │ + adcseq r8, r0, r4, asr #7 │ │ │ │ + addseq lr, lr, r8, ror #1 │ │ │ │ + ldrdeq r5, [r0], r4 @ │ │ │ │ + addseq lr, lr, r4, lsr #1 │ │ │ │ + umlaleq r5, r0, ip, pc @ │ │ │ │ + addseq lr, lr, r8, ror #3 │ │ │ │ + adceq r5, r0, r8, ror #30 │ │ │ │ + @ instruction: 0x009ee1d0 │ │ │ │ + @ instruction: 0x009ee1b8 │ │ │ │ + addseq lr, lr, r0, lsr #3 │ │ │ │ + addseq sp, lr, ip, lsl #19 │ │ │ │ + adcseq r8, r0, r6, asr r2 │ │ │ │ + addseq sl, sp, r4, lsl ip │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ - @ instruction: 0x009ed8f8 │ │ │ │ - @ instruction: 0x009ed9b4 │ │ │ │ - @ instruction: 0x009ed8b8 │ │ │ │ - adceq r5, r0, r4, asr #27 │ │ │ │ - addseq sp, lr, ip, lsr r5 │ │ │ │ - addseq sp, lr, ip, lsl #31 │ │ │ │ - addseq sp, lr, ip, lsr #26 │ │ │ │ - adceq r5, r0, r0, lsl #20 │ │ │ │ - addseq sp, lr, r0, lsl sp │ │ │ │ - @ instruction: 0x009edcf4 │ │ │ │ - @ instruction: 0x009edcd8 │ │ │ │ - @ instruction: 0x009edcbc │ │ │ │ - addseq sp, lr, r0, lsr #25 │ │ │ │ - addseq sp, lr, r4, lsl #25 │ │ │ │ - addseq sp, lr, r8, ror #24 │ │ │ │ - addseq sp, lr, ip, asr #24 │ │ │ │ - addseq sp, lr, ip, lsr #24 │ │ │ │ - addseq sp, lr, ip, lsl #24 │ │ │ │ - addseq sp, lr, ip, ror #23 │ │ │ │ - @ instruction: 0x009edbd0 │ │ │ │ - @ instruction: 0x009edbb8 │ │ │ │ - addseq sp, lr, r0, lsr #23 │ │ │ │ - addseq sp, lr, r8, lsl #23 │ │ │ │ - addseq sp, lr, r4, ror fp │ │ │ │ - addseq sp, lr, ip, asr fp │ │ │ │ - addseq sp, lr, r4, asr #22 │ │ │ │ - addseq sp, lr, ip, lsr #22 │ │ │ │ - addseq sp, lr, r4, lsl fp │ │ │ │ - @ instruction: 0x009edaf4 │ │ │ │ - @ instruction: 0x009edad4 │ │ │ │ - @ instruction: 0x009edab4 │ │ │ │ - umullseq sp, lr, r8, sl │ │ │ │ - addseq sp, lr, r8, ror sl │ │ │ │ - addseq sp, lr, r8, asr sl │ │ │ │ - addseq sp, lr, r8, lsr sl │ │ │ │ - addseq sp, lr, ip, lsl sl │ │ │ │ - addseq sp, lr, r4, lsl sl │ │ │ │ - addseq sp, lr, r4, lsl #20 │ │ │ │ - addseq sp, lr, r0, lsl #20 │ │ │ │ - adceq r6, fp, r8, lsl #25 │ │ │ │ - addseq sp, lr, r8, asr r6 │ │ │ │ - addseq sp, lr, r0, lsr r6 │ │ │ │ - addseq sp, lr, r4, asr r6 │ │ │ │ - addseq sp, lr, ip, lsr #12 │ │ │ │ - addseq sp, lr, r4, lsl #12 │ │ │ │ - addseq sp, lr, r0, ror #11 │ │ │ │ - @ instruction: 0x009ed5bc │ │ │ │ - addseq sp, lr, ip, ror r5 │ │ │ │ - addseq sp, lr, r4, asr r5 │ │ │ │ - addseq sp, lr, ip, lsr #10 │ │ │ │ - addseq sp, lr, r0, lsr #5 │ │ │ │ - addseq sp, lr, r0, ror r2 │ │ │ │ - addseq sp, lr, ip, asr #4 │ │ │ │ - addseq sp, lr, r4, lsr #4 │ │ │ │ - @ instruction: 0x009ed1fc │ │ │ │ - @ instruction: 0x009ed1d4 │ │ │ │ - addseq sp, lr, r8, lsr #3 │ │ │ │ - addseq sp, lr, r4, asr #7 │ │ │ │ - @ instruction: 0x009ed3b4 │ │ │ │ - addseq r9, sp, r8, lsr #31 │ │ │ │ - addseq sp, lr, r0, lsr #7 │ │ │ │ - umullseq sp, lr, r8, r3 │ │ │ │ - addseq sp, lr, r4, lsr #6 │ │ │ │ - addseq sp, lr, r0, lsl #6 │ │ │ │ - @ instruction: 0x009ed2dc │ │ │ │ - @ instruction: 0x009ed2b8 │ │ │ │ + addseq sp, lr, ip, ror #17 │ │ │ │ + addseq sp, lr, r8, lsr #19 │ │ │ │ + addseq sp, lr, ip, lsr #17 │ │ │ │ + @ instruction: 0x00a05db8 │ │ │ │ + addseq sp, lr, r0, lsr r5 │ │ │ │ + addseq sp, lr, r0, lsl #31 │ │ │ │ + addseq sp, lr, r0, lsr #26 │ │ │ │ + strdeq r5, [r0], r4 @ │ │ │ │ + addseq sp, lr, r4, lsl #26 │ │ │ │ + addseq sp, lr, r8, ror #25 │ │ │ │ + addseq sp, lr, ip, asr #25 │ │ │ │ + @ instruction: 0x009edcb0 │ │ │ │ + umullseq sp, lr, r4, ip │ │ │ │ + addseq sp, lr, r8, ror ip │ │ │ │ + addseq sp, lr, ip, asr ip │ │ │ │ + addseq sp, lr, r0, asr #24 │ │ │ │ + addseq sp, lr, r0, lsr #24 │ │ │ │ + addseq sp, lr, r0, lsl #24 │ │ │ │ + addseq sp, lr, r0, ror #23 │ │ │ │ + addseq sp, lr, r4, asr #23 │ │ │ │ + addseq sp, lr, ip, lsr #23 │ │ │ │ + umullseq sp, lr, r4, fp │ │ │ │ + addseq sp, lr, ip, ror fp │ │ │ │ + addseq sp, lr, r8, ror #22 │ │ │ │ + addseq sp, lr, r0, asr fp │ │ │ │ + addseq sp, lr, r8, lsr fp │ │ │ │ + addseq sp, lr, r0, lsr #22 │ │ │ │ + addseq sp, lr, r8, lsl #22 │ │ │ │ + addseq sp, lr, r8, ror #21 │ │ │ │ + addseq sp, lr, r8, asr #21 │ │ │ │ + addseq sp, lr, r8, lsr #21 │ │ │ │ + addseq sp, lr, ip, lsl #21 │ │ │ │ + addseq sp, lr, ip, ror #20 │ │ │ │ + addseq sp, lr, ip, asr #20 │ │ │ │ + addseq sp, lr, ip, lsr #20 │ │ │ │ + addseq sp, lr, r0, lsl sl │ │ │ │ + addseq sp, lr, r8, lsl #20 │ │ │ │ + @ instruction: 0x009ed9f8 │ │ │ │ + @ instruction: 0x009ed9f4 │ │ │ │ + adceq r6, fp, ip, ror ip │ │ │ │ + addseq sp, lr, ip, asr #12 │ │ │ │ + addseq sp, lr, r4, lsr #12 │ │ │ │ + addseq sp, lr, r8, asr #12 │ │ │ │ + addseq sp, lr, r0, lsr #12 │ │ │ │ + @ instruction: 0x009ed5f8 │ │ │ │ + @ instruction: 0x009ed5d4 │ │ │ │ + @ instruction: 0x009ed5b0 │ │ │ │ + addseq sp, lr, r0, ror r5 │ │ │ │ + addseq sp, lr, r8, asr #10 │ │ │ │ + addseq sp, lr, r0, lsr #10 │ │ │ │ umullseq sp, lr, r4, r2 │ │ │ │ - addseq sp, lr, r0, ror r2 │ │ │ │ - addseq ip, lr, r8, lsl #28 │ │ │ │ - @ instruction: 0x009ecdd0 │ │ │ │ - addseq ip, lr, r4, lsr #26 │ │ │ │ + addseq sp, lr, r4, ror #4 │ │ │ │ + addseq sp, lr, r0, asr #4 │ │ │ │ + addseq sp, lr, r8, lsl r2 │ │ │ │ + @ instruction: 0x009ed1f0 │ │ │ │ + addseq sp, lr, r8, asr #3 │ │ │ │ + umullseq sp, lr, ip, r1 │ │ │ │ + @ instruction: 0x009ed3b8 │ │ │ │ + addseq sp, lr, r8, lsr #7 │ │ │ │ + umullseq r9, sp, ip, pc @ │ │ │ │ + umullseq sp, lr, r4, r3 │ │ │ │ + addseq sp, lr, ip, lsl #7 │ │ │ │ + addseq sp, lr, r8, lsl r3 │ │ │ │ + @ instruction: 0x009ed2f4 │ │ │ │ + @ instruction: 0x009ed2d0 │ │ │ │ + addseq sp, lr, ip, lsr #5 │ │ │ │ + addseq sp, lr, r8, lsl #5 │ │ │ │ + addseq sp, lr, r4, ror #4 │ │ │ │ + @ instruction: 0x009ecdfc │ │ │ │ + addseq ip, lr, r4, asr #27 │ │ │ │ + addseq ip, lr, r8, lsl sp │ │ │ │ + addseq ip, lr, r8, lsl sp │ │ │ │ + addseq ip, lr, r8, lsl #27 │ │ │ │ + addseq sp, lr, r0, asr #2 │ │ │ │ + addseq sp, lr, r0, lsl r1 │ │ │ │ + addseq ip, lr, ip, asr #26 │ │ │ │ addseq ip, lr, r4, lsr #26 │ │ │ │ - umullseq ip, lr, r4, sp │ │ │ │ - addseq sp, lr, ip, asr #2 │ │ │ │ - addseq sp, lr, ip, lsl r1 │ │ │ │ - addseq ip, lr, r8, asr sp │ │ │ │ - addseq ip, lr, r0, lsr sp │ │ │ │ + addseq ip, lr, r8, asr #25 │ │ │ │ @ instruction: 0x009eccd4 │ │ │ │ - addseq ip, lr, r0, ror #25 │ │ │ │ - addseq ip, lr, r0, lsl #25 │ │ │ │ - addseq ip, lr, r8, lsr ip │ │ │ │ - addseq ip, lr, r8, lsr ip │ │ │ │ - addseq ip, lr, ip, lsr #25 │ │ │ │ - addseq ip, lr, r4, lsl #25 │ │ │ │ - umullseq ip, lr, r8, ip │ │ │ │ - addseq ip, lr, r8, lsl #25 │ │ │ │ - umullseq ip, lr, r8, ip │ │ │ │ + addseq ip, lr, r4, ror ip │ │ │ │ + addseq ip, lr, ip, lsr #24 │ │ │ │ + addseq ip, lr, ip, lsr #24 │ │ │ │ + addseq ip, lr, r0, lsr #25 │ │ │ │ + addseq ip, lr, r8, ror ip │ │ │ │ + addseq ip, lr, ip, lsl #25 │ │ │ │ + addseq ip, lr, ip, ror ip │ │ │ │ + addseq ip, lr, ip, lsl #25 │ │ │ │ andeq r0, r0, ip, lsl r8 │ │ │ │ - adcseq r7, r0, lr, lsr #6 │ │ │ │ - @ instruction: 0x009ec9b0 │ │ │ │ - addseq ip, lr, r4, lsl #31 │ │ │ │ + adcseq r7, r0, sl, lsr #6 │ │ │ │ + addseq ip, lr, r4, lsr #19 │ │ │ │ + addseq ip, lr, r8, ror pc │ │ │ │ + addseq ip, lr, r8, ror #18 │ │ │ │ + addseq sp, lr, r0, lsr r1 │ │ │ │ + addseq ip, lr, r8, lsl r9 │ │ │ │ + umlalseq r7, r0, ip, r2 │ │ │ │ + addseq r9, sp, r0, lsr #23 │ │ │ │ + @ instruction: 0x009ec8b8 │ │ │ │ + adceq r5, r0, r0, asr #26 │ │ │ │ + addseq ip, lr, ip, ror r8 │ │ │ │ + addseq sp, lr, r8, lsl #1 │ │ │ │ + addseq ip, lr, r0, asr #16 │ │ │ │ + addseq sp, lr, r4, lsl r0 │ │ │ │ + @ instruction: 0x00b071d6 │ │ │ │ + @ instruction: 0x009ec7b4 │ │ │ │ + addseq ip, lr, r0, ror #21 │ │ │ │ + addseq ip, lr, r8, ror r7 │ │ │ │ + adcseq r7, r0, r8, lsl #3 │ │ │ │ + addseq r9, sp, r0, lsl #20 │ │ │ │ + addseq ip, lr, r8, lsl r7 │ │ │ │ + @ instruction: 0x009ecabc │ │ │ │ + addseq ip, lr, ip, lsr #20 │ │ │ │ + umlalseq r7, r0, ip, r2 │ │ │ │ + addseq ip, lr, r0, asr #20 │ │ │ │ + addseq ip, lr, ip, lsr sl │ │ │ │ + adcseq r7, r0, r2, asr r2 │ │ │ │ + @ instruction: 0x009ec9f0 │ │ │ │ + addseq ip, lr, r4, asr #19 │ │ │ │ + umullseq ip, lr, ip, r9 │ │ │ │ addseq ip, lr, r4, ror r9 │ │ │ │ - addseq sp, lr, ip, lsr r1 │ │ │ │ + addseq ip, lr, ip, asr #18 │ │ │ │ addseq ip, lr, r4, lsr #18 │ │ │ │ - adcseq r7, r0, r0, lsr #5 │ │ │ │ - addseq r9, sp, ip, lsr #23 │ │ │ │ - addseq ip, lr, r4, asr #17 │ │ │ │ - adceq r5, r0, ip, asr #26 │ │ │ │ - addseq ip, lr, r8, lsl #17 │ │ │ │ - umullseq sp, lr, r4, r0 │ │ │ │ - addseq ip, lr, ip, asr #16 │ │ │ │ - addseq sp, lr, r0, lsr #32 │ │ │ │ - @ instruction: 0x00b071da │ │ │ │ - addseq ip, lr, r0, asr #15 │ │ │ │ - addseq ip, lr, ip, ror #21 │ │ │ │ - addseq ip, lr, r4, lsl #15 │ │ │ │ - adcseq r7, r0, ip, lsl #3 │ │ │ │ - addseq r9, sp, ip, lsl #20 │ │ │ │ - addseq ip, lr, r4, lsr #14 │ │ │ │ - addseq ip, lr, r8, asr #21 │ │ │ │ - addseq ip, lr, r8, lsr sl │ │ │ │ - adcseq r7, r0, r0, lsr #5 │ │ │ │ - addseq ip, lr, ip, asr #20 │ │ │ │ - addseq ip, lr, r8, asr #20 │ │ │ │ - adcseq r7, r0, r6, asr r2 │ │ │ │ - @ instruction: 0x009ec9fc │ │ │ │ - @ instruction: 0x009ec9d0 │ │ │ │ - addseq ip, lr, r8, lsr #19 │ │ │ │ - addseq ip, lr, r0, lsl #19 │ │ │ │ - addseq ip, lr, r8, asr r9 │ │ │ │ - addseq ip, lr, r0, lsr r9 │ │ │ │ - addseq ip, lr, r4, asr #18 │ │ │ │ - addseq ip, lr, r0, lsr #18 │ │ │ │ - @ instruction: 0x009ec8fc │ │ │ │ - @ instruction: 0x009ec8d8 │ │ │ │ - ldr r2, [pc, #-492] @ 369650 │ │ │ │ + addseq ip, lr, r8, lsr r9 │ │ │ │ + addseq ip, lr, r4, lsl r9 │ │ │ │ + @ instruction: 0x009ec8f0 │ │ │ │ + addseq ip, lr, ip, asr #17 │ │ │ │ + ldr r2, [pc, #-492] @ 36969c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c1d0 │ │ │ │ + beq 36c21c │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c1b4 │ │ │ │ + beq 36c200 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 36c2e0 │ │ │ │ - ldr r2, [pc, #-540] @ 369654 │ │ │ │ + bne 36c32c │ │ │ │ + ldr r2, [pc, #-540] @ 3696a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-564] @ 369658 │ │ │ │ - ldr r7, [pc, #-564] @ 36965c │ │ │ │ + ldr r2, [pc, #-564] @ 3696a4 │ │ │ │ + ldr r7, [pc, #-564] @ 3696a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add r7, pc, r7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-608] @ 369660 │ │ │ │ + ldr r2, [pc, #-608] @ 3696ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, r1 │ │ │ │ mov r2, r7 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-652] @ 369664 │ │ │ │ + ldr r2, [pc, #-652] @ 3696b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #2 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-696] @ 369668 │ │ │ │ + ldr r2, [pc, #-696] @ 3696b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #3 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-740] @ 36966c │ │ │ │ + ldr r2, [pc, #-740] @ 3696b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #4 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-784] @ 369670 │ │ │ │ + ldr r2, [pc, #-784] @ 3696bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #5 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-828] @ 369674 │ │ │ │ + ldr r2, [pc, #-828] @ 3696c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #6 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-872] @ 369678 │ │ │ │ + ldr r2, [pc, #-872] @ 3696c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #7 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-916] @ 36967c │ │ │ │ + ldr r2, [pc, #-916] @ 3696c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #8 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-960] @ 369680 │ │ │ │ + ldr r2, [pc, #-960] @ 3696cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #9 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1004] @ 369684 │ │ │ │ + ldr r2, [pc, #-1004] @ 3696d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #10 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1048] @ 369688 │ │ │ │ + ldr r2, [pc, #-1048] @ 3696d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #11 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1092] @ 36968c │ │ │ │ + ldr r2, [pc, #-1092] @ 3696d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #12 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1136] @ 369690 │ │ │ │ + ldr r2, [pc, #-1136] @ 3696dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #13 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1180] @ 369694 │ │ │ │ + ldr r2, [pc, #-1180] @ 3696e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #14 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1224] @ 369698 │ │ │ │ + ldr r2, [pc, #-1224] @ 3696e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #15 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1268] @ 36969c │ │ │ │ + ldr r2, [pc, #-1268] @ 3696e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1312] @ 3696a0 │ │ │ │ + ldr r2, [pc, #-1312] @ 3696ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #17 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1356] @ 3696a4 │ │ │ │ + ldr r2, [pc, #-1356] @ 3696f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #18 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1400] @ 3696a8 │ │ │ │ + ldr r2, [pc, #-1400] @ 3696f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #19 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1444] @ 3696ac │ │ │ │ + ldr r2, [pc, #-1444] @ 3696f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #20 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1488] @ 3696b0 │ │ │ │ + ldr r2, [pc, #-1488] @ 3696fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #21 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1532] @ 3696b4 │ │ │ │ + ldr r2, [pc, #-1532] @ 369700 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #22 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1576] @ 3696b8 │ │ │ │ + ldr r2, [pc, #-1576] @ 369704 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #23 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1620] @ 3696bc │ │ │ │ + ldr r2, [pc, #-1620] @ 369708 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1664] @ 3696c0 │ │ │ │ + ldr r2, [pc, #-1664] @ 36970c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #25 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1708] @ 3696c4 │ │ │ │ + ldr r2, [pc, #-1708] @ 369710 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #26 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1752] @ 3696c8 │ │ │ │ + ldr r2, [pc, #-1752] @ 369714 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #27 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1796] @ 3696cc │ │ │ │ + ldr r2, [pc, #-1796] @ 369718 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #28 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1848] @ 3696d0 │ │ │ │ + ldr r2, [pc, #-1848] @ 36971c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 36c100 │ │ │ │ - ldr r2, [pc, #-1876] @ 3696d4 │ │ │ │ + bne 36c14c │ │ │ │ + ldr r2, [pc, #-1876] @ 369720 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1892] @ 3696d8 │ │ │ │ + ldr r2, [pc, #-1892] @ 369724 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 36c0e4 │ │ │ │ - ldr r2, [pc, #-1920] @ 3696dc │ │ │ │ + bne 36c130 │ │ │ │ + ldr r2, [pc, #-1920] @ 369728 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1944] @ 3696e0 │ │ │ │ + ldr r2, [pc, #-1944] @ 36972c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1968] @ 3696e4 │ │ │ │ + ldr r2, [pc, #-1968] @ 369730 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1992] @ 3696e8 │ │ │ │ + ldr r2, [pc, #-1992] @ 369734 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2016] @ 3696ec │ │ │ │ + ldr r2, [pc, #-2016] @ 369738 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2040] @ 3696f0 │ │ │ │ + ldr r2, [pc, #-2040] @ 36973c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2064] @ 3696f4 │ │ │ │ + ldr r2, [pc, #-2064] @ 369740 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2088] @ 3696f8 │ │ │ │ + ldr r2, [pc, #-2088] @ 369744 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2112] @ 3696fc │ │ │ │ + ldr r2, [pc, #-2112] @ 369748 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2136] @ 369700 │ │ │ │ + ldr r2, [pc, #-2136] @ 36974c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2160] @ 369704 │ │ │ │ + ldr r2, [pc, #-2160] @ 369750 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2184] @ 369708 │ │ │ │ + ldr r2, [pc, #-2184] @ 369754 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2208] @ 36970c │ │ │ │ + ldr r2, [pc, #-2208] @ 369758 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2232] @ 369710 │ │ │ │ + ldr r2, [pc, #-2232] @ 36975c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2256] @ 369714 │ │ │ │ + ldr r2, [pc, #-2256] @ 369760 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2280] @ 369718 │ │ │ │ + ldr r2, [pc, #-2280] @ 369764 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2304] @ 36971c │ │ │ │ + ldr r2, [pc, #-2304] @ 369768 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2328] @ 369720 │ │ │ │ + ldr r2, [pc, #-2328] @ 36976c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2352] @ 369724 │ │ │ │ + ldr r2, [pc, #-2352] @ 369770 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2368] @ 369728 │ │ │ │ + ldr r2, [pc, #-2368] @ 369774 │ │ │ │ lsr r7, r5, #4 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #0 │ │ │ │ - beq 36c168 │ │ │ │ + beq 36c1b4 │ │ │ │ cmp r7, #1 │ │ │ │ - beq 36c150 │ │ │ │ - ldr r2, [pc, #-2412] @ 36972c │ │ │ │ + beq 36c19c │ │ │ │ + ldr r2, [pc, #-2412] @ 369778 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2432] @ 369730 │ │ │ │ + ldr r2, [pc, #-2432] @ 36977c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 36c134 │ │ │ │ - ldr r2, [pc, #-2460] @ 369734 │ │ │ │ + bne 36c180 │ │ │ │ + ldr r2, [pc, #-2460] @ 369780 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2484] @ 369738 │ │ │ │ + ldr r2, [pc, #-2484] @ 369784 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a060 │ │ │ │ - ldr r2, [pc, #-2504] @ 36973c │ │ │ │ + b 36a0ac │ │ │ │ + ldr r2, [pc, #-2504] @ 369788 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a060 │ │ │ │ - ldr r2, [pc, #-2524] @ 369740 │ │ │ │ + b 36a0ac │ │ │ │ + ldr r2, [pc, #-2524] @ 36978c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a060 │ │ │ │ - ldr r2, [pc, #-2544] @ 369744 │ │ │ │ + b 36a0ac │ │ │ │ + ldr r2, [pc, #-2544] @ 369790 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a060 │ │ │ │ - ldr r2, [pc, #-2564] @ 369748 │ │ │ │ + b 36a0ac │ │ │ │ + ldr r2, [pc, #-2564] @ 369794 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a060 │ │ │ │ - ldr r2, [pc, #-2584] @ 36974c │ │ │ │ + b 36a0ac │ │ │ │ + ldr r2, [pc, #-2584] @ 369798 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a060 │ │ │ │ - ldr r2, [pc, #-2604] @ 369750 │ │ │ │ + b 36a0ac │ │ │ │ + ldr r2, [pc, #-2604] @ 36979c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2628] @ 369754 │ │ │ │ + ldr r2, [pc, #-2628] @ 3697a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2652] @ 369758 │ │ │ │ + ldr r2, [pc, #-2652] @ 3697a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2676] @ 36975c │ │ │ │ + ldr r2, [pc, #-2676] @ 3697a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2700] @ 369760 │ │ │ │ + ldr r2, [pc, #-2700] @ 3697ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2724] @ 369764 │ │ │ │ + ldr r2, [pc, #-2724] @ 3697b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2748] @ 369768 │ │ │ │ + ldr r2, [pc, #-2748] @ 3697b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2772] @ 36976c │ │ │ │ + ldr r2, [pc, #-2772] @ 3697b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2796] @ 369770 │ │ │ │ + ldr r2, [pc, #-2796] @ 3697bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2820] @ 369774 │ │ │ │ + ldr r2, [pc, #-2820] @ 3697c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2844] @ 369778 │ │ │ │ + ldr r2, [pc, #-2844] @ 3697c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2868] @ 36977c │ │ │ │ + ldr r2, [pc, #-2868] @ 3697c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2892] @ 369780 │ │ │ │ + ldr r2, [pc, #-2892] @ 3697cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2916] @ 369784 │ │ │ │ + ldr r2, [pc, #-2916] @ 3697d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2940] @ 369788 │ │ │ │ + ldr r2, [pc, #-2940] @ 3697d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2964] @ 36978c │ │ │ │ + ldr r2, [pc, #-2964] @ 3697d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2988] @ 369790 │ │ │ │ + ldr r2, [pc, #-2988] @ 3697dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3012] @ 369794 │ │ │ │ + ldr r2, [pc, #-3012] @ 3697e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3036] @ 369798 │ │ │ │ + ldr r2, [pc, #-3036] @ 3697e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3060] @ 36979c │ │ │ │ + ldr r2, [pc, #-3060] @ 3697e8 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 36c048 │ │ │ │ + bhi 36c094 │ │ │ │ cmp r1, #2048 @ 0x800 │ │ │ │ - bcc 36b068 │ │ │ │ - ldr r3, [pc, #-3076] @ 3697a0 │ │ │ │ + bcc 36b0b4 │ │ │ │ + ldr r3, [pc, #-3076] @ 3697ec │ │ │ │ sub r1, r1, #2048 @ 0x800 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 368914 │ │ │ │ + bhi 368960 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3108] @ 3697a4 │ │ │ │ + ldr r2, [pc, #-3108] @ 3697f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 36bfc0 │ │ │ │ - ldr r2, [pc, #-3136] @ 3697a8 │ │ │ │ + bne 36c00c │ │ │ │ + ldr r2, [pc, #-3136] @ 3697f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3160] @ 3697ac │ │ │ │ + ldr r2, [pc, #-3160] @ 3697f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c370 │ │ │ │ + beq 36c3bc │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c354 │ │ │ │ + beq 36c3a0 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 36b048 │ │ │ │ - ldr r2, [pc, #-3208] @ 3697b0 │ │ │ │ + bne 36b094 │ │ │ │ + ldr r2, [pc, #-3208] @ 3697fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3232] @ 3697b4 │ │ │ │ + ldr r2, [pc, #-3232] @ 369800 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3252] @ 3697b8 │ │ │ │ + ldr r3, [pc, #-3252] @ 369804 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #207 @ 0xcf │ │ │ │ cmp r2, #48 @ 0x30 │ │ │ │ - bhi 36a48c │ │ │ │ + bhi 36a4d8 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3288] @ 3697bc │ │ │ │ + ldr r2, [pc, #-3288] @ 369808 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3316] @ 3697c0 │ │ │ │ + ldr r2, [pc, #-3316] @ 36980c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 36c090 │ │ │ │ - ldr r2, [pc, #-3344] @ 3697c4 │ │ │ │ + bne 36c0dc │ │ │ │ + ldr r2, [pc, #-3344] @ 369810 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3368] @ 3697c8 │ │ │ │ + ldr r2, [pc, #-3368] @ 369814 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 36c074 │ │ │ │ - ldr r2, [pc, #-3396] @ 3697cc │ │ │ │ + bne 36c0c0 │ │ │ │ + ldr r2, [pc, #-3396] @ 369818 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3420] @ 3697d0 │ │ │ │ + ldr r2, [pc, #-3420] @ 36981c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c31c │ │ │ │ + beq 36c368 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c300 │ │ │ │ + beq 36c34c │ │ │ │ cmp r5, #0 │ │ │ │ - bne 36b048 │ │ │ │ - ldr r2, [pc, #-3468] @ 3697d4 │ │ │ │ + bne 36b094 │ │ │ │ + ldr r2, [pc, #-3468] @ 369820 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #552 @ 0x228 │ │ │ │ - bls 368f10 │ │ │ │ + bls 368f5c │ │ │ │ sub r1, r1, #556 @ 0x22c │ │ │ │ lsl r3, r1, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r3, [pc, #-3520] @ 3697d8 │ │ │ │ + bhi 368960 │ │ │ │ + ldr r3, [pc, #-3520] @ 369824 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #20 │ │ │ │ - bhi 368914 │ │ │ │ + bhi 368960 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3548] @ 3697dc │ │ │ │ + ldr r2, [pc, #-3548] @ 369828 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 36bfdc │ │ │ │ - ldr r2, [pc, #-3576] @ 3697e0 │ │ │ │ + bne 36c028 │ │ │ │ + ldr r2, [pc, #-3576] @ 36982c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3600] @ 3697e4 │ │ │ │ + ldr r2, [pc, #-3600] @ 369830 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3620] @ 3697e8 │ │ │ │ + ldr r3, [pc, #-3620] @ 369834 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #28 │ │ │ │ cmp r2, #227 @ 0xe3 │ │ │ │ - bhi 36a62c │ │ │ │ + bhi 36a678 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3656] @ 3697ec │ │ │ │ + ldr r2, [pc, #-3656] @ 369838 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3684] @ 3697f0 │ │ │ │ + ldr r2, [pc, #-3684] @ 36983c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c3a8 │ │ │ │ + beq 36c3f4 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c38c │ │ │ │ + beq 36c3d8 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 36b048 │ │ │ │ - ldr r2, [pc, #-3732] @ 3697f4 │ │ │ │ + bne 36b094 │ │ │ │ + ldr r2, [pc, #-3732] @ 369840 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3756] @ 3697f8 │ │ │ │ + ldr r2, [pc, #-3756] @ 369844 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3776] @ 3697fc │ │ │ │ + ldr r3, [pc, #-3776] @ 369848 │ │ │ │ lsr r7, r5, #4 │ │ │ │ and r7, r7, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 36c73c │ │ │ │ + bhi 36c788 │ │ │ │ ldrb r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3808] @ 369800 │ │ │ │ + ldr r2, [pc, #-3808] @ 36984c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3824] @ 369804 │ │ │ │ + ldr r2, [pc, #-3824] @ 369850 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3844] @ 369808 │ │ │ │ + ldr r3, [pc, #-3844] @ 369854 │ │ │ │ lsr r5, r5, #8 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 36c71c │ │ │ │ + bhi 36c768 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3876] @ 36980c │ │ │ │ + ldr r2, [pc, #-3876] @ 369858 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3900] @ 369810 │ │ │ │ + ldr r2, [pc, #-3900] @ 36985c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3924] @ 369814 │ │ │ │ + ldr r2, [pc, #-3924] @ 369860 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3948] @ 369818 │ │ │ │ + ldr r2, [pc, #-3948] @ 369864 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3972] @ 36981c │ │ │ │ + ldr r2, [pc, #-3972] @ 369868 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3996] @ 369820 │ │ │ │ + ldr r2, [pc, #-3996] @ 36986c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4020] @ 369824 │ │ │ │ + ldr r2, [pc, #-4020] @ 369870 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a6ec │ │ │ │ - ldr r2, [pc, #-4040] @ 369828 │ │ │ │ + b 36a738 │ │ │ │ + ldr r2, [pc, #-4040] @ 369874 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a6ec │ │ │ │ - ldr r2, [pc, #-4060] @ 36982c │ │ │ │ + b 36a738 │ │ │ │ + ldr r2, [pc, #-4060] @ 369878 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a6ec │ │ │ │ - ldr r2, [pc, #-4080] @ 369830 │ │ │ │ + b 36a738 │ │ │ │ + ldr r2, [pc, #-4080] @ 36987c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a6ec │ │ │ │ - ldr r2, [pc, #4068] @ 36b81c │ │ │ │ + b 36a738 │ │ │ │ + ldr r2, [pc, #4068] @ 36b868 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a6ec │ │ │ │ - ldr r3, [pc, #4048] @ 36b820 │ │ │ │ + b 36a738 │ │ │ │ + ldr r3, [pc, #4048] @ 36b86c │ │ │ │ sub r1, r1, #492 @ 0x1ec │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 368914 │ │ │ │ + bhi 368960 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #4016] @ 36b824 │ │ │ │ + ldr r2, [pc, #4016] @ 36b870 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #4000] @ 36b828 │ │ │ │ + ldr r3, [pc, #4000] @ 36b874 │ │ │ │ lsr r7, r5, #4 │ │ │ │ and r7, r7, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 36c6a8 │ │ │ │ + bhi 36c6f4 │ │ │ │ ldrb r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3968] @ 36b82c │ │ │ │ + ldr r2, [pc, #3968] @ 36b878 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3952] @ 36b830 │ │ │ │ + ldr r3, [pc, #3952] @ 36b87c │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #28 │ │ │ │ cmp r2, #227 @ 0xe3 │ │ │ │ - bhi 36a8e0 │ │ │ │ + bhi 36a92c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3916] @ 36b834 │ │ │ │ + ldr r2, [pc, #3916] @ 36b880 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3888] @ 36b838 │ │ │ │ + ldr r2, [pc, #3888] @ 36b884 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 36c180 │ │ │ │ - ldr r2, [pc, #3864] @ 36b83c │ │ │ │ + bne 36c1cc │ │ │ │ + ldr r2, [pc, #3864] @ 36b888 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3848] @ 36b840 │ │ │ │ - ldr r7, [pc, #3848] @ 36b844 │ │ │ │ + ldr r2, [pc, #3848] @ 36b88c │ │ │ │ + ldr r7, [pc, #3848] @ 36b890 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r7, pc, r7 │ │ │ │ lsr r3, r5, #4 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3800] @ 36b848 │ │ │ │ + ldr r2, [pc, #3800] @ 36b894 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #12 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3748] @ 36b84c │ │ │ │ + ldr r2, [pc, #3748] @ 36b898 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3732] @ 36b850 │ │ │ │ + ldr r2, [pc, #3732] @ 36b89c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3712] @ 36b854 │ │ │ │ + ldr r3, [pc, #3712] @ 36b8a0 │ │ │ │ lsr r5, r5, #8 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 36c6fc │ │ │ │ + bhi 36c748 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3676] @ 36b858 │ │ │ │ + ldr r2, [pc, #3676] @ 36b8a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a9b4 │ │ │ │ - ldr r2, [pc, #3656] @ 36b85c │ │ │ │ + b 36aa00 │ │ │ │ + ldr r2, [pc, #3656] @ 36b8a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a9b4 │ │ │ │ - ldr r2, [pc, #3636] @ 36b860 │ │ │ │ + b 36aa00 │ │ │ │ + ldr r2, [pc, #3636] @ 36b8ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a9b4 │ │ │ │ - ldr r2, [pc, #3616] @ 36b864 │ │ │ │ + b 36aa00 │ │ │ │ + ldr r2, [pc, #3616] @ 36b8b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a9b4 │ │ │ │ - ldr r2, [pc, #3596] @ 36b868 │ │ │ │ + b 36aa00 │ │ │ │ + ldr r2, [pc, #3596] @ 36b8b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a9b4 │ │ │ │ + b 36aa00 │ │ │ │ sub r1, r1, #640 @ 0x280 │ │ │ │ lsl r1, r1, #16 │ │ │ │ lsr r1, r1, #16 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 368914 │ │ │ │ + bhi 368960 │ │ │ │ mov r3, #1 │ │ │ │ lsl r3, r3, r1 │ │ │ │ - ldr r2, [pc, #3548] @ 36b86c │ │ │ │ + ldr r2, [pc, #3548] @ 36b8b8 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 368680 │ │ │ │ - ldr r2, [pc, #3536] @ 36b870 │ │ │ │ + bne 3686cc │ │ │ │ + ldr r2, [pc, #3536] @ 36b8bc │ │ │ │ tst r3, r2 │ │ │ │ - bne 36947c │ │ │ │ + bne 3694c8 │ │ │ │ cmp r1, #20 │ │ │ │ - bne 368914 │ │ │ │ - ldr r2, [pc, #3520] @ 36b874 │ │ │ │ + bne 368960 │ │ │ │ + ldr r2, [pc, #3520] @ 36b8c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3500] @ 36b878 │ │ │ │ + ldr r3, [pc, #3500] @ 36b8c4 │ │ │ │ and r2, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 36c778 │ │ │ │ + bhi 36c7c4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3468] @ 36b87c │ │ │ │ + ldr r2, [pc, #3468] @ 36b8c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r2, r1, #740 @ 0x2e4 │ │ │ │ - ldr ip, [pc, #3440] @ 36b880 │ │ │ │ + ldr ip, [pc, #3440] @ 36b8cc │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov lr, #1 │ │ │ │ ands ip, ip, lr, lsl r2 │ │ │ │ - bne 368680 │ │ │ │ + bne 3686cc │ │ │ │ cmp r1, #748 @ 0x2ec │ │ │ │ - beq 36a3c0 │ │ │ │ + beq 36a40c │ │ │ │ cmp r1, #744 @ 0x2e8 │ │ │ │ - bne 368914 │ │ │ │ - ldr r2, [pc, #3404] @ 36b884 │ │ │ │ + bne 368960 │ │ │ │ + ldr r2, [pc, #3404] @ 36b8d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3392] @ 36b888 │ │ │ │ + ldr r3, [pc, #3392] @ 36b8d4 │ │ │ │ and r2, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 36c778 │ │ │ │ + bhi 36c7c4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3360] @ 36b88c │ │ │ │ + ldr r2, [pc, #3360] @ 36b8d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3336] @ 36b890 │ │ │ │ + ldr r2, [pc, #3336] @ 36b8dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3312] @ 36b894 │ │ │ │ + ldr r2, [pc, #3312] @ 36b8e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3288] @ 36b898 │ │ │ │ + ldr r2, [pc, #3288] @ 36b8e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r2, r1, #580 @ 0x244 │ │ │ │ - ldr ip, [pc, #3260] @ 36b89c │ │ │ │ + ldr ip, [pc, #3260] @ 36b8e8 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov lr, #1 │ │ │ │ ands ip, ip, lr, lsl r2 │ │ │ │ - bne 368680 │ │ │ │ + bne 3686cc │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - beq 36bf78 │ │ │ │ + beq 36bfc4 │ │ │ │ cmp r1, #592 @ 0x250 │ │ │ │ - bne 368914 │ │ │ │ - b 368f44 │ │ │ │ + bne 368960 │ │ │ │ + b 368f90 │ │ │ │ cmp r1, #732 @ 0x2dc │ │ │ │ - beq 36be94 │ │ │ │ + beq 36bee0 │ │ │ │ cmp r1, #736 @ 0x2e0 │ │ │ │ - bne 36c434 │ │ │ │ - ldr r2, [pc, #3204] @ 36b8a0 │ │ │ │ + bne 36c480 │ │ │ │ + ldr r2, [pc, #3204] @ 36b8ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r7, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 36c23c │ │ │ │ + beq 36c288 │ │ │ │ cmp r7, #2 │ │ │ │ - beq 36c224 │ │ │ │ + beq 36c270 │ │ │ │ cmp r7, #0 │ │ │ │ - bne 36c28c │ │ │ │ - ldr r2, [pc, #3164] @ 36b8a4 │ │ │ │ + bne 36c2d8 │ │ │ │ + ldr r2, [pc, #3164] @ 36b8f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3148] @ 36b8a8 │ │ │ │ + ldr r2, [pc, #3148] @ 36b8f4 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c270 │ │ │ │ + beq 36c2bc │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c254 │ │ │ │ + beq 36c2a0 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 36b048 │ │ │ │ - ldr r2, [pc, #3096] @ 36b8ac │ │ │ │ + bne 36b094 │ │ │ │ + ldr r2, [pc, #3096] @ 36b8f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #608 @ 0x260 │ │ │ │ - beq 36bedc │ │ │ │ + beq 36bf28 │ │ │ │ cmp r1, #612 @ 0x264 │ │ │ │ - beq 368bc4 │ │ │ │ + beq 368c10 │ │ │ │ cmp r1, #604 @ 0x25c │ │ │ │ - beq 368680 │ │ │ │ - b 368914 │ │ │ │ + beq 3686cc │ │ │ │ + b 368960 │ │ │ │ cmp r1, #256 @ 0x100 │ │ │ │ - beq 368680 │ │ │ │ + beq 3686cc │ │ │ │ cmp r1, #260 @ 0x104 │ │ │ │ - beq 36bdd8 │ │ │ │ + beq 36be24 │ │ │ │ cmp r1, #0 │ │ │ │ - bne 368914 │ │ │ │ - ldr r2, [pc, #3020] @ 36b8b0 │ │ │ │ - ldr r7, [pc, #3020] @ 36b8b4 │ │ │ │ + bne 368960 │ │ │ │ + ldr r2, [pc, #3020] @ 36b8fc │ │ │ │ + ldr r7, [pc, #3020] @ 36b900 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r7, pc, r7 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2980] @ 36b8b8 │ │ │ │ + ldr r2, [pc, #2980] @ 36b904 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #31 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2928] @ 36b8bc │ │ │ │ + ldr r3, [pc, #2928] @ 36b908 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b410 │ │ │ │ + bhi 36b45c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 368914 │ │ │ │ + bls 368960 │ │ │ │ sub r3, r1, #13696 @ 0x3580 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3024] @ 36b93c │ │ │ │ + ldr r2, [pc, #3024] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2872] @ 36b8c0 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2872] @ 36b90c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b610 │ │ │ │ + bhi 36b65c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 368914 │ │ │ │ + bls 368960 │ │ │ │ sub r3, r1, #14400 @ 0x3840 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2964] @ 36b93c │ │ │ │ + ldr r2, [pc, #2964] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2816] @ 36b8c4 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2816] @ 36b910 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bab8 │ │ │ │ + bhi 36bb04 │ │ │ │ cmp r1, #14080 @ 0x3700 │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #14080 @ 0x3700 │ │ │ │ - ldr r2, [pc, #2912] @ 36b93c │ │ │ │ + ldr r2, [pc, #2912] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2768] @ 36b8c8 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2768] @ 36b914 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b47c │ │ │ │ + bhi 36b4c8 │ │ │ │ cmp r1, #13376 @ 0x3440 │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #13376 @ 0x3440 │ │ │ │ - ldr r2, [pc, #2860] @ 36b93c │ │ │ │ + ldr r2, [pc, #2860] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r2, [pc, #2720] @ 36b8cc │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r2, [pc, #2720] @ 36b918 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2696] @ 36b8d0 │ │ │ │ + ldr r3, [pc, #2696] @ 36b91c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b738 │ │ │ │ + bhi 36b784 │ │ │ │ cmp r1, #2304 @ 0x900 │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #2304 @ 0x900 │ │ │ │ - ldr r2, [pc, #2780] @ 36b93c │ │ │ │ + ldr r2, [pc, #2780] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2648] @ 36b8d4 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2648] @ 36b920 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bca8 │ │ │ │ + bhi 36bcf4 │ │ │ │ cmp r1, #14784 @ 0x39c0 │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #14784 @ 0x39c0 │ │ │ │ - ldr r2, [pc, #2728] @ 36b93c │ │ │ │ + ldr r2, [pc, #2728] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2600] @ 36b8d8 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2600] @ 36b924 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bbec │ │ │ │ + bhi 36bc38 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 368914 │ │ │ │ + bls 368960 │ │ │ │ sub r3, r1, #15104 @ 0x3b00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2668] @ 36b93c │ │ │ │ + ldr r2, [pc, #2668] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2544] @ 36b8dc │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2544] @ 36b928 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bdb0 │ │ │ │ + bhi 36bdfc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 368914 │ │ │ │ + bls 368960 │ │ │ │ sub r3, r1, #15808 @ 0x3dc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2608] @ 36b93c │ │ │ │ + ldr r2, [pc, #2608] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r3, [pc, #2488] @ 36b8e0 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r3, [pc, #2488] @ 36b92c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b0d4 │ │ │ │ + bhi 36b120 │ │ │ │ cmp r1, #15488 @ 0x3c80 │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #15488 @ 0x3c80 │ │ │ │ - ldr r2, [pc, #2556] @ 36b93c │ │ │ │ + ldr r2, [pc, #2556] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r2, [pc, #2440] @ 36b8e4 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r2, [pc, #2440] @ 36b930 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2420] @ 36b8e8 │ │ │ │ + ldr r2, [pc, #2420] @ 36b934 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #312 @ 0x138 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ + bhi 368960 │ │ │ │ mov r1, #1 │ │ │ │ lsl r3, r1, r3 │ │ │ │ - ldr r2, [pc, #2364] @ 36b8ec │ │ │ │ + ldr r2, [pc, #2364] @ 36b938 │ │ │ │ tst r3, r2 │ │ │ │ - bne 368680 │ │ │ │ + bne 3686cc │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - ldr r2, [pc, #2348] @ 36b8f0 │ │ │ │ + beq 368960 │ │ │ │ + ldr r2, [pc, #2348] @ 36b93c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2332] @ 36b8f4 │ │ │ │ + ldr r3, [pc, #2332] @ 36b940 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 36c6c4 │ │ │ │ + bhi 36c710 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2300] @ 36b8f8 │ │ │ │ + ldr r2, [pc, #2300] @ 36b944 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2276] @ 36b8fc │ │ │ │ + ldr r2, [pc, #2276] @ 36b948 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2252] @ 36b900 │ │ │ │ + ldr r2, [pc, #2252] @ 36b94c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2228] @ 36b904 │ │ │ │ + ldr r2, [pc, #2228] @ 36b950 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #1504 @ 0x5e0 │ │ │ │ - bne 368914 │ │ │ │ - ldr r2, [pc, #2192] @ 36b908 │ │ │ │ - ldr r7, [pc, #2192] @ 36b90c │ │ │ │ + bne 368960 │ │ │ │ + ldr r2, [pc, #2192] @ 36b954 │ │ │ │ + ldr r7, [pc, #2192] @ 36b958 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r7, pc, r7 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2152] @ 36b910 │ │ │ │ + ldr r2, [pc, #2152] @ 36b95c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ @@ -834544,6461 +834563,6467 @@ │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #15488 @ 0x3c80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #2120] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #2120] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #15232 @ 0x3b80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #2076] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #2076] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #2368 @ 0x940 │ │ │ │ - ldr r2, [pc, #2052] @ 36b93c │ │ │ │ + ldr r2, [pc, #2052] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #15296 @ 0x3bc0 │ │ │ │ - ldr r2, [pc, #2020] @ 36b93c │ │ │ │ + ldr r2, [pc, #2020] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #15296 @ 0x3bc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #1968] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #1968] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #13312 @ 0x3400 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1940] @ 36b93c │ │ │ │ + ldr r2, [pc, #1940] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #14208 @ 0x3780 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #1892] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #1892] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #14208 @ 0x3780 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1864] @ 36b93c │ │ │ │ + ldr r2, [pc, #1864] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #14272 @ 0x37c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #1816] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #1816] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #14528 @ 0x38c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #1772] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #1772] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #16256 @ 0x3f80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #1728] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #1728] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r1, r1, #16320 @ 0x3fc0 │ │ │ │ sub r1, r1, #32 │ │ │ │ lsl r1, r1, #16 │ │ │ │ lsr r1, r1, #16 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r3, [pc, #1684] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r3, [pc, #1684] @ 36b988 │ │ │ │ lsr r3, r3, r1 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #13504 @ 0x34c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #1644] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #1644] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #13824 @ 0x3600 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #1600] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #1600] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #13888 @ 0x3640 │ │ │ │ - ldr r2, [pc, #1576] @ 36b93c │ │ │ │ + ldr r2, [pc, #1576] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #13888 @ 0x3640 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #1524] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #1524] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #14656 @ 0x3940 │ │ │ │ - ldr r2, [pc, #1500] @ 36b93c │ │ │ │ + ldr r2, [pc, #1500] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #15936 @ 0x3e40 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #1448] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #1448] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #14336 @ 0x3800 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #1404] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #1404] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #14400 @ 0x3840 │ │ │ │ - ldr r2, [pc, #1380] @ 36b93c │ │ │ │ + ldr r2, [pc, #1380] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #14464 @ 0x3880 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1344] @ 36b93c │ │ │ │ + ldr r2, [pc, #1344] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #13760 @ 0x35c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #1296] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #1296] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #2272 @ 0x8e0 │ │ │ │ - ldr r2, [pc, #1272] @ 36b93c │ │ │ │ + ldr r2, [pc, #1272] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #2112 @ 0x840 │ │ │ │ sub r3, r3, #4 │ │ │ │ - ldr r2, [pc, #1236] @ 36b93c │ │ │ │ + ldr r2, [pc, #1236] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #13376 @ 0x3440 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #1184] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #1184] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #13952 @ 0x3680 │ │ │ │ - ldr r2, [pc, #1160] @ 36b93c │ │ │ │ + ldr r2, [pc, #1160] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #14272 @ 0x37c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1124] @ 36b93c │ │ │ │ + ldr r2, [pc, #1124] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #15616 @ 0x3d00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1088] @ 36b93c │ │ │ │ + ldr r2, [pc, #1088] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #15680 @ 0x3d40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #1040] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #1040] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #15616 @ 0x3d00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #1000] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #1000] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #15360 @ 0x3c00 │ │ │ │ - ldr r2, [pc, #976] @ 36b93c │ │ │ │ + ldr r2, [pc, #976] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #15680 @ 0x3d40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #940] @ 36b93c │ │ │ │ + ldr r2, [pc, #940] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #14016 @ 0x36c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #892] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #892] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #14016 @ 0x36c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #864] @ 36b93c │ │ │ │ + ldr r2, [pc, #864] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #14144 @ 0x3740 │ │ │ │ - ldr r2, [pc, #832] @ 36b93c │ │ │ │ + ldr r2, [pc, #832] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #14464 @ 0x3880 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #784] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #784] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #16064 @ 0x3ec0 │ │ │ │ - ldr r2, [pc, #760] @ 36b93c │ │ │ │ + ldr r2, [pc, #760] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #14912 @ 0x3a40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #712] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #712] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #14912 @ 0x3a40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #684] @ 36b93c │ │ │ │ + ldr r2, [pc, #684] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #14976 @ 0x3a80 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #636] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #636] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #14720 @ 0x3980 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #596] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #596] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #14720 @ 0x3980 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #568] @ 36b93c │ │ │ │ + ldr r2, [pc, #568] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #14848 @ 0x3a00 │ │ │ │ - ldr r2, [pc, #536] @ 36b93c │ │ │ │ + ldr r2, [pc, #536] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #2336 @ 0x920 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #488] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #488] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #16000 @ 0x3e80 │ │ │ │ - ldr r2, [pc, #464] @ 36b93c │ │ │ │ + ldr r2, [pc, #464] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #16000 @ 0x3e80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #412] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #412] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #14592 @ 0x3900 │ │ │ │ - ldr r2, [pc, #388] @ 36b93c │ │ │ │ + ldr r2, [pc, #388] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #14592 @ 0x3900 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #336] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #336] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #13504 @ 0x34c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #308] @ 36b93c │ │ │ │ + ldr r2, [pc, #308] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ - @ instruction: 0x009ec8b4 │ │ │ │ - adcseq r7, r0, ip, lsl r1 │ │ │ │ - addseq ip, lr, r8, ror #16 │ │ │ │ - adcseq r7, r0, sl, lsl r1 │ │ │ │ - addseq ip, lr, ip, asr #9 │ │ │ │ - adcseq r7, r0, ip, ror #1 │ │ │ │ - addseq r9, sp, r8, asr r7 │ │ │ │ - umullseq ip, lr, ip, r5 │ │ │ │ - addseq ip, lr, r4, lsr r5 │ │ │ │ - addseq ip, lr, r4, ror r5 │ │ │ │ - adceq r4, r0, r0, asr r9 │ │ │ │ - addseq ip, lr, r4, asr r5 │ │ │ │ - addseq ip, lr, r4, lsl #15 │ │ │ │ - addseq ip, lr, r0, lsl #15 │ │ │ │ - umlalseq r7, r0, ip, r1 │ │ │ │ - addseq ip, lr, r0, lsr #14 │ │ │ │ - @ instruction: 0x009ec6fc │ │ │ │ - @ instruction: 0x009ec6d8 │ │ │ │ - @ instruction: 0x009ec6b4 │ │ │ │ - umullseq ip, lr, r0, r6 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ + addseq ip, lr, r8, lsr #17 │ │ │ │ + adcseq r7, r0, r8, lsl r1 │ │ │ │ + addseq ip, lr, ip, asr r8 │ │ │ │ + adcseq r7, r0, r6, lsl r1 │ │ │ │ + addseq ip, lr, r0, asr #9 │ │ │ │ + adcseq r7, r0, r8, ror #1 │ │ │ │ + addseq r9, sp, ip, asr #14 │ │ │ │ + umullseq ip, lr, r0, r5 │ │ │ │ + addseq ip, lr, r8, lsr #10 │ │ │ │ + addseq ip, lr, r8, ror #10 │ │ │ │ + adceq r4, r0, r4, asr #18 │ │ │ │ + addseq ip, lr, r8, asr #10 │ │ │ │ + addseq ip, lr, r8, ror r7 │ │ │ │ + addseq ip, lr, r4, ror r7 │ │ │ │ + umlalseq r7, r0, r8, r1 │ │ │ │ + addseq ip, lr, r4, lsl r7 │ │ │ │ + @ instruction: 0x009ec6f0 │ │ │ │ + addseq ip, lr, ip, asr #13 │ │ │ │ + addseq ip, lr, r8, lsr #13 │ │ │ │ + addseq ip, lr, r4, lsl #13 │ │ │ │ tsteq r0, r1, lsl r1 │ │ │ │ andne r0, r1, r0 │ │ │ │ - addseq ip, lr, r4, asr #5 │ │ │ │ - ldrheq r7, [r0], r4 @ │ │ │ │ - addseq ip, lr, r4, asr #13 │ │ │ │ + @ instruction: 0x009ec2b8 │ │ │ │ + ldrheq r7, [r0], r0 @ │ │ │ │ + @ instruction: 0x009ec6b8 │ │ │ │ tsteq r1, r1 │ │ │ │ - addseq ip, lr, r0, asr #4 │ │ │ │ - adcseq r7, r0, r6, asr #32 │ │ │ │ - @ instruction: 0x009ec7f0 │ │ │ │ - addseq ip, lr, r8, asr #15 │ │ │ │ - addseq ip, lr, r4, lsr #15 │ │ │ │ - addseq ip, lr, ip, ror r7 │ │ │ │ + addseq ip, lr, r4, lsr r2 │ │ │ │ + adcseq r7, r0, r2, asr #32 │ │ │ │ + addseq ip, lr, r4, ror #15 │ │ │ │ + @ instruction: 0x009ec7bc │ │ │ │ + umullseq ip, lr, r8, r7 │ │ │ │ + addseq ip, lr, r0, ror r7 │ │ │ │ andeq r0, r1, r1, lsl r1 │ │ │ │ - @ instruction: 0x009ec6b0 │ │ │ │ - umullseq ip, lr, r8, r6 │ │ │ │ - @ instruction: 0x009ec6b0 │ │ │ │ - addseq ip, lr, ip, asr #12 │ │ │ │ - addseq ip, lr, r4, ror r0 │ │ │ │ - adceq r4, r0, ip, lsr #11 │ │ │ │ - addseq ip, lr, r4, asr r0 │ │ │ │ + addseq ip, lr, r4, lsr #13 │ │ │ │ + addseq ip, lr, ip, lsl #13 │ │ │ │ + addseq ip, lr, r4, lsr #13 │ │ │ │ + addseq ip, lr, r0, asr #12 │ │ │ │ + addseq ip, lr, r8, rrx │ │ │ │ + adceq r4, r0, r0, lsr #11 │ │ │ │ + addseq ip, lr, r8, asr #32 │ │ │ │ @ instruction: 0x000035bc │ │ │ │ andeq r3, r0, ip, ror r8 │ │ │ │ andeq r3, r0, ip, lsl r7 │ │ │ │ andeq r3, r0, ip, asr r4 │ │ │ │ - addseq ip, lr, r4, lsr r0 │ │ │ │ + addseq ip, lr, r8, lsr #32 │ │ │ │ andeq r0, r0, ip, lsl r9 │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, lsr fp │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ muleq r0, ip, ip │ │ │ │ - addseq fp, lr, r8, ror #29 │ │ │ │ - adceq r4, r0, r8, lsr #6 │ │ │ │ + @ instruction: 0x009ebedc │ │ │ │ + adceq r4, r0, ip, lsl r3 │ │ │ │ tstne r0, r0, lsl r1 │ │ │ │ - addseq fp, lr, r0, lsl lr │ │ │ │ - adcseq r6, r0, r4, asr #23 │ │ │ │ - umullseq fp, lr, r0, lr │ │ │ │ - addseq fp, lr, r0, ror #28 │ │ │ │ - addseq fp, lr, r4, lsr lr │ │ │ │ - @ instruction: 0x009d8ff0 │ │ │ │ - addseq ip, lr, r8, asr #3 │ │ │ │ - adceq r4, r0, r8, lsl r2 │ │ │ │ - addseq ip, lr, r0, lsr #3 │ │ │ │ - addseq sl, lr, r0, lsr #31 │ │ │ │ - adceq r3, r0, ip, lsr #9 │ │ │ │ - addseq sl, lr, r4, asr #31 │ │ │ │ - addseq sl, lr, r4, lsr #31 │ │ │ │ - addseq sl, lr, r0, asr pc │ │ │ │ - addseq r8, sp, r4, asr #3 │ │ │ │ - addseq sl, lr, r8, lsr pc │ │ │ │ - @ instruction: 0x009eb3d0 │ │ │ │ - umullseq sl, lr, r4, lr │ │ │ │ - adceq r4, r0, r4, lsr #31 │ │ │ │ + addseq fp, lr, r4, lsl #28 │ │ │ │ + adcseq r6, r0, r0, asr #23 │ │ │ │ + addseq fp, lr, r4, lsl #29 │ │ │ │ + addseq fp, lr, r4, asr lr │ │ │ │ + addseq fp, lr, r8, lsr #28 │ │ │ │ + addseq r8, sp, r4, ror #31 │ │ │ │ + @ instruction: 0x009ec1bc │ │ │ │ + adceq r4, r0, ip, lsl #4 │ │ │ │ + umullseq ip, lr, r4, r1 │ │ │ │ + umullseq sl, lr, r4, pc @ │ │ │ │ + adceq r3, r0, r0, lsr #9 │ │ │ │ + @ instruction: 0x009eafb8 │ │ │ │ + umullseq sl, lr, r8, pc @ │ │ │ │ + addseq sl, lr, r4, asr #30 │ │ │ │ + @ instruction: 0x009d81b8 │ │ │ │ + addseq sl, lr, ip, lsr #30 │ │ │ │ + addseq fp, lr, r4, asr #7 │ │ │ │ + addseq sl, lr, r8, lsl #29 │ │ │ │ + umlaleq r4, r0, r8, pc @ │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - umullseq sl, lr, ip, lr │ │ │ │ - adcseq r5, r0, r6, asr ip │ │ │ │ - addseq fp, lr, r8, lsl r3 │ │ │ │ - @ instruction: 0x009eadf8 │ │ │ │ - addseq fp, lr, r8, asr #3 │ │ │ │ - @ instruction: 0x009eb3b0 │ │ │ │ - ldrsheq fp, [lr], r0 │ │ │ │ + umullseq sl, lr, r0, lr │ │ │ │ + adcseq r5, r0, r2, asr ip │ │ │ │ + addseq fp, lr, ip, lsl #6 │ │ │ │ + addseq sl, lr, ip, ror #27 │ │ │ │ + @ instruction: 0x009eb1bc │ │ │ │ + addseq fp, lr, r4, lsr #7 │ │ │ │ + addseq fp, lr, r4, ror #1 │ │ │ │ andeq r1, r0, r1, lsl r1 │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ - addseq fp, lr, r8, lsr r5 │ │ │ │ - @ instruction: 0x009eb4d4 │ │ │ │ - addseq sl, lr, ip, lsl #26 │ │ │ │ - addseq sl, lr, r4, ror #25 │ │ │ │ - addseq fp, lr, r0, ror #14 │ │ │ │ - addseq fp, lr, ip, lsr #14 │ │ │ │ - adceq sp, r2, r8, ror #31 │ │ │ │ - addseq fp, lr, r8, lsr r3 │ │ │ │ - @ instruction: 0x009eb2f0 │ │ │ │ - addseq fp, lr, ip, asr #5 │ │ │ │ + addseq fp, lr, ip, lsr #10 │ │ │ │ + addseq fp, lr, r8, asr #9 │ │ │ │ + addseq sl, lr, r0, lsl #26 │ │ │ │ @ instruction: 0x009eacd8 │ │ │ │ + addseq fp, lr, r4, asr r7 │ │ │ │ + addseq fp, lr, r0, lsr #14 │ │ │ │ + ldrdeq sp, [r2], ip @ │ │ │ │ + addseq fp, lr, ip, lsr #6 │ │ │ │ + addseq fp, lr, r4, ror #5 │ │ │ │ + addseq fp, lr, r0, asr #5 │ │ │ │ + addseq sl, lr, ip, asr #25 │ │ │ │ + addseq sl, lr, r4, asr #24 │ │ │ │ + addseq fp, lr, r8, asr #12 │ │ │ │ + addseq fp, lr, r0, lsr #12 │ │ │ │ + addseq sl, lr, r4, lsr #31 │ │ │ │ + addseq sl, lr, r8, ror pc │ │ │ │ + addseq fp, lr, r4, asr #1 │ │ │ │ + umullseq fp, lr, ip, r0 │ │ │ │ + addseq fp, lr, r4, asr #1 │ │ │ │ + umullseq fp, lr, r8, r0 │ │ │ │ + addseq r7, sp, r0, lsr #27 │ │ │ │ + addseq sl, lr, r8, asr #29 │ │ │ │ + umullseq sl, lr, ip, pc @ │ │ │ │ + addseq r7, sp, ip, asr #26 │ │ │ │ + addseq fp, lr, r4, lsl #5 │ │ │ │ + addseq fp, lr, ip, asr r2 │ │ │ │ + addseq sl, lr, r4, lsl pc │ │ │ │ + addseq fp, lr, r4, lsl r2 │ │ │ │ + @ instruction: 0x009eb1f4 │ │ │ │ + addseq sl, lr, r8, asr #27 │ │ │ │ + addseq sl, lr, r0, lsr #27 │ │ │ │ + addseq sl, lr, r8, asr #20 │ │ │ │ + addseq sl, lr, r8, lsl sl │ │ │ │ + addseq sl, lr, ip, lsr #29 │ │ │ │ + addseq sl, lr, r0, lsl #29 │ │ │ │ + addseq sl, lr, r4, lsl #22 │ │ │ │ addseq sl, lr, r0, asr ip │ │ │ │ - addseq fp, lr, r4, asr r6 │ │ │ │ - addseq fp, lr, ip, lsr #12 │ │ │ │ - @ instruction: 0x009eafb0 │ │ │ │ - addseq sl, lr, r4, lsl #31 │ │ │ │ - ldrsbeq fp, [lr], r0 │ │ │ │ - addseq fp, lr, r8, lsr #1 │ │ │ │ - ldrsbeq fp, [lr], r0 │ │ │ │ - addseq fp, lr, r4, lsr #1 │ │ │ │ - addseq r7, sp, ip, lsr #27 │ │ │ │ - @ instruction: 0x009eaed4 │ │ │ │ - addseq sl, lr, r8, lsr #31 │ │ │ │ - addseq r7, sp, r8, asr sp │ │ │ │ - umullseq fp, lr, r0, r2 │ │ │ │ - addseq fp, lr, r8, ror #4 │ │ │ │ - addseq sl, lr, r0, lsr #30 │ │ │ │ - addseq fp, lr, r0, lsr #4 │ │ │ │ - addseq fp, lr, r0, lsl #4 │ │ │ │ - @ instruction: 0x009eadd4 │ │ │ │ - addseq sl, lr, ip, lsr #27 │ │ │ │ - addseq sl, lr, r4, asr sl │ │ │ │ + addseq sl, lr, ip, lsr #24 │ │ │ │ + addseq sl, lr, ip, lsl fp │ │ │ │ + addseq sl, lr, ip, ror #23 │ │ │ │ + addseq sl, lr, r8, asr #23 │ │ │ │ + addseq sl, lr, ip, lsl #20 │ │ │ │ addseq sl, lr, r4, lsr #20 │ │ │ │ - @ instruction: 0x009eaeb8 │ │ │ │ - addseq sl, lr, ip, lsl #29 │ │ │ │ - addseq sl, lr, r0, lsl fp │ │ │ │ - addseq sl, lr, ip, asr ip │ │ │ │ - addseq sl, lr, r8, lsr ip │ │ │ │ - addseq sl, lr, r8, lsr #22 │ │ │ │ - @ instruction: 0x009eabf8 │ │ │ │ - @ instruction: 0x009eabd4 │ │ │ │ - addseq sl, lr, r8, lsl sl │ │ │ │ - addseq sl, lr, r0, lsr sl │ │ │ │ - addseq sl, lr, r4, lsr #21 │ │ │ │ - addseq sl, lr, r0, lsr #22 │ │ │ │ - addseq sl, lr, r4, lsr #22 │ │ │ │ - addseq sl, lr, r0, lsr #22 │ │ │ │ - @ instruction: 0x009eaaf8 │ │ │ │ - addseq sl, lr, r0, asr #21 │ │ │ │ - addseq sl, lr, r0, asr #18 │ │ │ │ - @ instruction: 0x009ea8f8 │ │ │ │ - @ instruction: 0x009ea9f0 │ │ │ │ - addseq sl, lr, r8, lsr #20 │ │ │ │ - @ instruction: 0x009ea9f8 │ │ │ │ - addseq sl, lr, r8, asr #19 │ │ │ │ - addseq sl, lr, r4, asr #18 │ │ │ │ + umullseq sl, lr, r8, sl │ │ │ │ + addseq sl, lr, r4, lsl fp │ │ │ │ + addseq sl, lr, r8, lsl fp │ │ │ │ + addseq sl, lr, r4, lsl fp │ │ │ │ + addseq sl, lr, ip, ror #21 │ │ │ │ @ instruction: 0x009eaab4 │ │ │ │ - umullseq r7, sp, r0, r9 │ │ │ │ - addseq r7, sp, r4, ror r9 │ │ │ │ - @ instruction: 0x009eacdc │ │ │ │ - addseq r7, sp, ip, lsr r9 │ │ │ │ - addseq r7, sp, ip, lsl r9 │ │ │ │ - @ instruction: 0x009d78fc │ │ │ │ - addseq r7, sp, r0, ror #17 │ │ │ │ - addseq r7, sp, r0, asr #17 │ │ │ │ - addseq r7, sp, r0, lsr #17 │ │ │ │ - addseq r7, sp, r0, lsl #17 │ │ │ │ + addseq sl, lr, r4, lsr r9 │ │ │ │ + addseq sl, lr, ip, ror #17 │ │ │ │ + addseq sl, lr, r4, ror #19 │ │ │ │ + addseq sl, lr, ip, lsl sl │ │ │ │ + addseq sl, lr, ip, ror #19 │ │ │ │ + @ instruction: 0x009ea9bc │ │ │ │ + addseq sl, lr, r8, lsr r9 │ │ │ │ + addseq sl, lr, r8, lsr #21 │ │ │ │ + addseq r7, sp, r4, lsl #19 │ │ │ │ + addseq r7, sp, r8, ror #18 │ │ │ │ + @ instruction: 0x009eacd0 │ │ │ │ + addseq r7, sp, r0, lsr r9 │ │ │ │ + addseq r7, sp, r0, lsl r9 │ │ │ │ + @ instruction: 0x009d78f0 │ │ │ │ + @ instruction: 0x009d78d4 │ │ │ │ + @ instruction: 0x009d78b4 │ │ │ │ + umullseq r7, sp, r4, r8 │ │ │ │ + addseq r7, sp, r4, ror r8 │ │ │ │ sub r3, r1, #13568 @ 0x3500 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #-336] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #-336] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #13440 @ 0x3480 │ │ │ │ - ldr r2, [pc, #-360] @ 36b93c │ │ │ │ + ldr r2, [pc, #-360] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #14080 @ 0x3700 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #-412] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #-412] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #16128 @ 0x3f00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #-452] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #-452] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #16128 @ 0x3f00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-480] @ 36b93c │ │ │ │ + ldr r2, [pc, #-480] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #16192 @ 0x3f40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #-528] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #-528] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #16192 @ 0x3f40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-556] @ 36b93c │ │ │ │ + ldr r2, [pc, #-556] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #15744 @ 0x3d80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #-608] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #-608] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #15808 @ 0x3dc0 │ │ │ │ - ldr r2, [pc, #-632] @ 36b93c │ │ │ │ + ldr r2, [pc, #-632] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #15872 @ 0x3e00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-668] @ 36b93c │ │ │ │ + ldr r2, [pc, #-668] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #15168 @ 0x3b40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #-716] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #-716] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #14976 @ 0x3a80 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-744] @ 36b93c │ │ │ │ + ldr r2, [pc, #-744] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #15040 @ 0x3ac0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #-796] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #-796] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #15104 @ 0x3b00 │ │ │ │ - ldr r2, [pc, #-820] @ 36b93c │ │ │ │ + ldr r2, [pc, #-820] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #15168 @ 0x3b40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-856] @ 36b93c │ │ │ │ + ldr r2, [pc, #-856] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #14784 @ 0x39c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #-908] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #-908] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #13632 @ 0x3540 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #-952] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #-952] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #13696 @ 0x3580 │ │ │ │ - ldr r2, [pc, #-976] @ 36b93c │ │ │ │ + ldr r2, [pc, #-976] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #13760 @ 0x35c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-1012] @ 36b93c │ │ │ │ + ldr r2, [pc, #-1012] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #15424 @ 0x3c40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #-1060] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #-1060] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #15424 @ 0x3c40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-1088] @ 36b93c │ │ │ │ + ldr r2, [pc, #-1088] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #15552 @ 0x3cc0 │ │ │ │ - ldr r2, [pc, #-1120] @ 36b93c │ │ │ │ + ldr r2, [pc, #-1120] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ sub r3, r1, #15872 @ 0x3e00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #-1168] @ 36b93c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #-1168] @ 36b988 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r2, [pc, #-1228] @ 36b914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r2, [pc, #-1228] @ 36b960 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1240] @ 36b918 │ │ │ │ + ldr r2, [pc, #-1240] @ 36b964 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-33554432 @ 0xfe000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1268] @ 36b91c │ │ │ │ + ldr r2, [pc, #-1268] @ 36b968 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r5, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c3e0 │ │ │ │ + beq 36c42c │ │ │ │ cmp r5, #3 │ │ │ │ - beq 36c3c4 │ │ │ │ + beq 36c410 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c198 │ │ │ │ - ldr r2, [pc, #-1308] @ 36b920 │ │ │ │ + beq 36c1e4 │ │ │ │ + ldr r2, [pc, #-1308] @ 36b96c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1332] @ 36b924 │ │ │ │ + ldr r2, [pc, #-1332] @ 36b970 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 36c0c8 │ │ │ │ + beq 36c114 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c0ac │ │ │ │ - ldr r2, [pc, #-1364] @ 36b928 │ │ │ │ + beq 36c0f8 │ │ │ │ + ldr r2, [pc, #-1364] @ 36b974 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1392] @ 36b92c │ │ │ │ + ldr r2, [pc, #-1392] @ 36b978 │ │ │ │ and r5, r5, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c418 │ │ │ │ + beq 36c464 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c3fc │ │ │ │ + beq 36c448 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 36b048 │ │ │ │ - ldr r2, [pc, #-1432] @ 36b930 │ │ │ │ + bne 36b094 │ │ │ │ + ldr r2, [pc, #-1432] @ 36b97c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1456] @ 36b934 │ │ │ │ + ldr r2, [pc, #-1456] @ 36b980 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 36c118 │ │ │ │ - ldr r2, [pc, #-1476] @ 36b938 │ │ │ │ + bne 36c164 │ │ │ │ + ldr r2, [pc, #-1476] @ 36b984 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #16320 @ 0x3fc0 │ │ │ │ - ldr r2, [pc, #-1504] @ 36b93c │ │ │ │ + ldr r2, [pc, #-1504] @ 36b988 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 368914 │ │ │ │ - b 368680 │ │ │ │ - ldr r2, [pc, #-1528] @ 36b940 │ │ │ │ + beq 368960 │ │ │ │ + b 3686cc │ │ │ │ + ldr r2, [pc, #-1528] @ 36b98c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1548] @ 36b944 │ │ │ │ + ldr r3, [pc, #-1548] @ 36b990 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 36c7b8 │ │ │ │ + bhi 36c804 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1580] @ 36b948 │ │ │ │ + ldr r2, [pc, #-1580] @ 36b994 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 369484 │ │ │ │ - ldr r2, [pc, #-1588] @ 36b94c │ │ │ │ + b 3694d0 │ │ │ │ + ldr r2, [pc, #-1588] @ 36b998 │ │ │ │ and r5, r5, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c208 │ │ │ │ + beq 36c254 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 36c1ec │ │ │ │ + beq 36c238 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c2a8 │ │ │ │ - ldr r2, [pc, #-1628] @ 36b950 │ │ │ │ + beq 36c2f4 │ │ │ │ + ldr r2, [pc, #-1628] @ 36b99c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1652] @ 36b954 │ │ │ │ + ldr r2, [pc, #-1652] @ 36b9a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1676] @ 36b958 │ │ │ │ + ldr r2, [pc, #-1676] @ 36b9a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #1344 @ 0x540 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #12 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #-1720] @ 36b95c │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #-1720] @ 36b9a8 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ cmp r1, #2224 @ 0x8b0 │ │ │ │ - bcc 368914 │ │ │ │ + bcc 368960 │ │ │ │ sub r3, r1, #2224 @ 0x8b0 │ │ │ │ - ldr r2, [pc, #-1752] @ 36b95c │ │ │ │ + ldr r2, [pc, #-1752] @ 36b9a8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ sub r3, r1, #2096 @ 0x830 │ │ │ │ sub r3, r3, #8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #8 │ │ │ │ - bhi 368914 │ │ │ │ - ldr r2, [pc, #-1800] @ 36b960 │ │ │ │ + bhi 368960 │ │ │ │ + ldr r2, [pc, #-1800] @ 36b9ac │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r2, [pc, #-1816] @ 36b964 │ │ │ │ + bne 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r2, [pc, #-1816] @ 36b9b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1840] @ 36b968 │ │ │ │ + ldr r2, [pc, #-1840] @ 36b9b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1864] @ 36b96c │ │ │ │ + ldr r2, [pc, #-1864] @ 36b9b8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1888] @ 36b970 │ │ │ │ + ldr r2, [pc, #-1888] @ 36b9bc │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1912] @ 36b974 │ │ │ │ + ldr r2, [pc, #-1912] @ 36b9c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1936] @ 36b978 │ │ │ │ + ldr r2, [pc, #-1936] @ 36b9c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 369e34 │ │ │ │ - ldr r2, [pc, #-1956] @ 36b97c │ │ │ │ + b 369e80 │ │ │ │ + ldr r2, [pc, #-1956] @ 36b9c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1980] @ 36b980 │ │ │ │ + ldr r2, [pc, #-1980] @ 36b9cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2004] @ 36b984 │ │ │ │ + ldr r2, [pc, #-2004] @ 36b9d0 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a0a8 │ │ │ │ - ldr r2, [pc, #-2024] @ 36b988 │ │ │ │ + b 36a0f4 │ │ │ │ + ldr r2, [pc, #-2024] @ 36b9d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a0a8 │ │ │ │ - ldr r2, [pc, #-2044] @ 36b98c │ │ │ │ + b 36a0f4 │ │ │ │ + ldr r2, [pc, #-2044] @ 36b9d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a930 │ │ │ │ - ldr r2, [pc, #-2064] @ 36b990 │ │ │ │ + b 36a97c │ │ │ │ + ldr r2, [pc, #-2064] @ 36b9dc │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2088] @ 36b994 │ │ │ │ + ldr r2, [pc, #-2088] @ 36b9e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2112] @ 36b998 │ │ │ │ + ldr r2, [pc, #-2112] @ 36b9e4 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2136] @ 36b99c │ │ │ │ + ldr r2, [pc, #-2136] @ 36b9e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2160] @ 36b9a0 │ │ │ │ + ldr r2, [pc, #-2160] @ 36b9ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2184] @ 36b9a4 │ │ │ │ + ldr r2, [pc, #-2184] @ 36b9f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36ac54 │ │ │ │ - ldr r2, [pc, #-2204] @ 36b9a8 │ │ │ │ + b 36aca0 │ │ │ │ + ldr r2, [pc, #-2204] @ 36b9f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36ac54 │ │ │ │ - ldr r2, [pc, #-2224] @ 36b9ac │ │ │ │ + b 36aca0 │ │ │ │ + ldr r2, [pc, #-2224] @ 36b9f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2248] @ 36b9b0 │ │ │ │ + ldr r2, [pc, #-2248] @ 36b9fc │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2272] @ 36b9b4 │ │ │ │ + ldr r2, [pc, #-2272] @ 36ba00 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36ac54 │ │ │ │ - ldr r2, [pc, #-2296] @ 36b9b8 │ │ │ │ + b 36aca0 │ │ │ │ + ldr r2, [pc, #-2296] @ 36ba04 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2320] @ 36b9bc │ │ │ │ + ldr r2, [pc, #-2320] @ 36ba08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2344] @ 36b9c0 │ │ │ │ + ldr r2, [pc, #-2344] @ 36ba0c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2372] @ 36b9c4 │ │ │ │ + ldr r2, [pc, #-2372] @ 36ba10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2396] @ 36b9c8 │ │ │ │ + ldr r2, [pc, #-2396] @ 36ba14 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2420] @ 36b9cc │ │ │ │ + ldr r2, [pc, #-2420] @ 36ba18 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2444] @ 36b9d0 │ │ │ │ + ldr r2, [pc, #-2444] @ 36ba1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2468] @ 36b9d4 │ │ │ │ + ldr r2, [pc, #-2468] @ 36ba20 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2492] @ 36b9d8 │ │ │ │ + ldr r2, [pc, #-2492] @ 36ba24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2516] @ 36b9dc │ │ │ │ + ldr r2, [pc, #-2516] @ 36ba28 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2540] @ 36b9e0 │ │ │ │ + ldr r2, [pc, #-2540] @ 36ba2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2564] @ 36b9e4 │ │ │ │ + ldr r2, [pc, #-2564] @ 36ba30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2588] @ 36b9e8 │ │ │ │ + ldr r2, [pc, #-2588] @ 36ba34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2612] @ 36b9ec │ │ │ │ + ldr r2, [pc, #-2612] @ 36ba38 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #728 @ 0x2d8 │ │ │ │ - beq 368680 │ │ │ │ - b 368914 │ │ │ │ - ldr r2, [pc, #-2648] @ 36b9f0 │ │ │ │ + beq 3686cc │ │ │ │ + b 368960 │ │ │ │ + ldr r2, [pc, #-2648] @ 36ba3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2672] @ 36b9f4 │ │ │ │ + ldr r2, [pc, #-2672] @ 36ba40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2696] @ 36b9f8 │ │ │ │ + ldr r2, [pc, #-2696] @ 36ba44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2720] @ 36b9fc │ │ │ │ + ldr r2, [pc, #-2720] @ 36ba48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2744] @ 36ba00 │ │ │ │ + ldr r2, [pc, #-2744] @ 36ba4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2768] @ 36ba04 │ │ │ │ + ldr r2, [pc, #-2768] @ 36ba50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2792] @ 36ba08 │ │ │ │ + ldr r2, [pc, #-2792] @ 36ba54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2816] @ 36ba0c │ │ │ │ + ldr r2, [pc, #-2816] @ 36ba58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2840] @ 36ba10 │ │ │ │ + ldr r2, [pc, #-2840] @ 36ba5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2864] @ 36ba14 │ │ │ │ + ldr r2, [pc, #-2864] @ 36ba60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2888] @ 36ba18 │ │ │ │ + ldr r2, [pc, #-2888] @ 36ba64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2912] @ 36ba1c │ │ │ │ + ldr r2, [pc, #-2912] @ 36ba68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2936] @ 36ba20 │ │ │ │ + ldr r2, [pc, #-2936] @ 36ba6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2960] @ 36ba24 │ │ │ │ + ldr r2, [pc, #-2960] @ 36ba70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2984] @ 36ba28 │ │ │ │ + ldr r2, [pc, #-2984] @ 36ba74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3008] @ 36ba2c │ │ │ │ + ldr r2, [pc, #-3008] @ 36ba78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3032] @ 36ba30 │ │ │ │ + ldr r2, [pc, #-3032] @ 36ba7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3056] @ 36ba34 │ │ │ │ + ldr r2, [pc, #-3056] @ 36ba80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3080] @ 36ba38 │ │ │ │ + ldr r2, [pc, #-3080] @ 36ba84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3104] @ 36ba3c │ │ │ │ + ldr r2, [pc, #-3104] @ 36ba88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3128] @ 36ba40 │ │ │ │ + ldr r2, [pc, #-3128] @ 36ba8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3152] @ 36ba44 │ │ │ │ + ldr r2, [pc, #-3152] @ 36ba90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3176] @ 36ba48 │ │ │ │ + ldr r2, [pc, #-3176] @ 36ba94 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a9b4 │ │ │ │ - ldr r2, [pc, #-3200] @ 36ba4c │ │ │ │ + b 36aa00 │ │ │ │ + ldr r2, [pc, #-3200] @ 36ba98 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3228] @ 36ba50 │ │ │ │ + ldr r2, [pc, #-3228] @ 36ba9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a060 │ │ │ │ - ldr r2, [pc, #-3248] @ 36ba54 │ │ │ │ + b 36a0ac │ │ │ │ + ldr r2, [pc, #-3248] @ 36baa0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3276] @ 36ba58 │ │ │ │ + ldr r2, [pc, #-3276] @ 36baa4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3304] @ 36ba5c │ │ │ │ + ldr r2, [pc, #-3304] @ 36baa8 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a6ec │ │ │ │ - ldr r2, [pc, #-3328] @ 36ba60 │ │ │ │ + b 36a738 │ │ │ │ + ldr r2, [pc, #-3328] @ 36baac │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3356] @ 36ba64 │ │ │ │ + ldr r2, [pc, #-3356] @ 36bab0 │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3384] @ 36ba68 │ │ │ │ + ldr r2, [pc, #-3384] @ 36bab4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3412] @ 36ba6c │ │ │ │ + ldr r2, [pc, #-3412] @ 36bab8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2488] @ 36d198 │ │ │ │ + ldr r3, [pc, #2488] @ 36d1e4 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 36fdb4 │ │ │ │ + bhi 36fe00 │ │ │ │ cmp r0, #13312 @ 0x3400 │ │ │ │ - bcc 36c820 │ │ │ │ - ldr r3, [pc, #2472] @ 36d19c │ │ │ │ - ldr r2, [pc, #2472] @ 36d1a0 │ │ │ │ + bcc 36c86c │ │ │ │ + ldr r3, [pc, #2472] @ 36d1e8 │ │ │ │ + ldr r2, [pc, #2472] @ 36d1ec │ │ │ │ add r3, pc, r3 │ │ │ │ sub r0, r0, #13312 @ 0x3400 │ │ │ │ cmp r0, r2 │ │ │ │ - bhi 36c814 │ │ │ │ + bhi 36c860 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2440] @ 36d1a4 │ │ │ │ + ldr r0, [pc, #2440] @ 36d1f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #0 │ │ │ │ - beq 36fda8 │ │ │ │ + beq 36fdf4 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ lsl r3, r0, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #592 @ 0x250 │ │ │ │ - bhi 36fdc0 │ │ │ │ - ldr r3, [pc, #2404] @ 36d1a8 │ │ │ │ + bhi 36fe0c │ │ │ │ + ldr r3, [pc, #2404] @ 36d1f4 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #592 @ 0x250 │ │ │ │ - bhi 36c85c │ │ │ │ + bhi 36c8a8 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2376] @ 36d1ac │ │ │ │ + ldr r0, [pc, #2376] @ 36d1f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 36d1b0 │ │ │ │ + ldr r0, [pc, #2368] @ 36d1fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 36d1b4 │ │ │ │ + ldr r0, [pc, #2360] @ 36d200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 36d1b8 │ │ │ │ + ldr r0, [pc, #2352] @ 36d204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 36d1bc │ │ │ │ + ldr r0, [pc, #2344] @ 36d208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 36d1c0 │ │ │ │ + ldr r0, [pc, #2336] @ 36d20c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 36d1c4 │ │ │ │ + ldr r0, [pc, #2328] @ 36d210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 36d1c8 │ │ │ │ + ldr r0, [pc, #2320] @ 36d214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 36d1cc │ │ │ │ + ldr r0, [pc, #2312] @ 36d218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 36d1d0 │ │ │ │ + ldr r0, [pc, #2304] @ 36d21c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 36d1d4 │ │ │ │ + ldr r0, [pc, #2296] @ 36d220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 36d1d8 │ │ │ │ + ldr r0, [pc, #2288] @ 36d224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 36d1dc │ │ │ │ + ldr r0, [pc, #2280] @ 36d228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 36d1e0 │ │ │ │ + ldr r0, [pc, #2272] @ 36d22c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 36d1e4 │ │ │ │ + ldr r0, [pc, #2264] @ 36d230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 36d1e8 │ │ │ │ + ldr r0, [pc, #2256] @ 36d234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 36d1ec │ │ │ │ + ldr r0, [pc, #2248] @ 36d238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 36d1f0 │ │ │ │ + ldr r0, [pc, #2240] @ 36d23c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 36d1f4 │ │ │ │ + ldr r0, [pc, #2232] @ 36d240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 36d1f8 │ │ │ │ + ldr r0, [pc, #2224] @ 36d244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 36d1fc │ │ │ │ + ldr r0, [pc, #2216] @ 36d248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 36d200 │ │ │ │ + ldr r0, [pc, #2208] @ 36d24c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 36d204 │ │ │ │ + ldr r0, [pc, #2200] @ 36d250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 36d208 │ │ │ │ + ldr r0, [pc, #2192] @ 36d254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 36d20c │ │ │ │ + ldr r0, [pc, #2184] @ 36d258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 36d210 │ │ │ │ + ldr r0, [pc, #2176] @ 36d25c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 36d214 │ │ │ │ + ldr r0, [pc, #2168] @ 36d260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 36d218 │ │ │ │ + ldr r0, [pc, #2160] @ 36d264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 36d21c │ │ │ │ + ldr r0, [pc, #2152] @ 36d268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 36d220 │ │ │ │ + ldr r0, [pc, #2144] @ 36d26c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 36d224 │ │ │ │ + ldr r0, [pc, #2136] @ 36d270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 36d228 │ │ │ │ + ldr r0, [pc, #2128] @ 36d274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 36d22c │ │ │ │ + ldr r0, [pc, #2120] @ 36d278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 36d230 │ │ │ │ + ldr r0, [pc, #2112] @ 36d27c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 36d234 │ │ │ │ + ldr r0, [pc, #2104] @ 36d280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 36d238 │ │ │ │ + ldr r0, [pc, #2096] @ 36d284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 36d23c │ │ │ │ + ldr r0, [pc, #2088] @ 36d288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 36d240 │ │ │ │ + ldr r0, [pc, #2080] @ 36d28c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 36d244 │ │ │ │ + ldr r0, [pc, #2072] @ 36d290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 36d248 │ │ │ │ + ldr r0, [pc, #2064] @ 36d294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 36d24c │ │ │ │ + ldr r0, [pc, #2056] @ 36d298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 36d250 │ │ │ │ + ldr r0, [pc, #2048] @ 36d29c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 36d254 │ │ │ │ + ldr r0, [pc, #2040] @ 36d2a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 36d258 │ │ │ │ + ldr r0, [pc, #2032] @ 36d2a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 36d25c │ │ │ │ + ldr r0, [pc, #2024] @ 36d2a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 36d260 │ │ │ │ + ldr r0, [pc, #2016] @ 36d2ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 36d264 │ │ │ │ + ldr r0, [pc, #2008] @ 36d2b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 36d268 │ │ │ │ + ldr r0, [pc, #2000] @ 36d2b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 36d26c │ │ │ │ + ldr r0, [pc, #1992] @ 36d2b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 36d270 │ │ │ │ + ldr r0, [pc, #1984] @ 36d2bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 36d274 │ │ │ │ + ldr r0, [pc, #1976] @ 36d2c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 36d278 │ │ │ │ + ldr r0, [pc, #1968] @ 36d2c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 36d27c │ │ │ │ + ldr r0, [pc, #1960] @ 36d2c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 36d280 │ │ │ │ + ldr r0, [pc, #1952] @ 36d2cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 36d284 │ │ │ │ + ldr r0, [pc, #1944] @ 36d2d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 36d288 │ │ │ │ + ldr r0, [pc, #1936] @ 36d2d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 36d28c │ │ │ │ + ldr r0, [pc, #1928] @ 36d2d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 36d290 │ │ │ │ + ldr r0, [pc, #1920] @ 36d2dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 36d294 │ │ │ │ + ldr r0, [pc, #1912] @ 36d2e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 36d298 │ │ │ │ + ldr r0, [pc, #1904] @ 36d2e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 36d29c │ │ │ │ + ldr r0, [pc, #1896] @ 36d2e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 36d2a0 │ │ │ │ + ldr r0, [pc, #1888] @ 36d2ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 36d2a4 │ │ │ │ + ldr r0, [pc, #1880] @ 36d2f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 36d2a8 │ │ │ │ + ldr r0, [pc, #1872] @ 36d2f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 36d2ac │ │ │ │ + ldr r0, [pc, #1864] @ 36d2f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 36d2b0 │ │ │ │ + ldr r0, [pc, #1856] @ 36d2fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 36d2b4 │ │ │ │ + ldr r0, [pc, #1848] @ 36d300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 36d2b8 │ │ │ │ + ldr r0, [pc, #1840] @ 36d304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 36d2bc │ │ │ │ + ldr r0, [pc, #1832] @ 36d308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 36d2c0 │ │ │ │ + ldr r0, [pc, #1824] @ 36d30c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 36d2c4 │ │ │ │ + ldr r0, [pc, #1816] @ 36d310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 36d2c8 │ │ │ │ + ldr r0, [pc, #1808] @ 36d314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 36d2cc │ │ │ │ + ldr r0, [pc, #1800] @ 36d318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 36d2d0 │ │ │ │ + ldr r0, [pc, #1792] @ 36d31c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 36d2d4 │ │ │ │ + ldr r0, [pc, #1784] @ 36d320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 36d2d8 │ │ │ │ + ldr r0, [pc, #1776] @ 36d324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 36d2dc │ │ │ │ + ldr r0, [pc, #1768] @ 36d328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 36d2e0 │ │ │ │ + ldr r0, [pc, #1760] @ 36d32c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 36d2e4 │ │ │ │ + ldr r0, [pc, #1752] @ 36d330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 36d2e8 │ │ │ │ + ldr r0, [pc, #1744] @ 36d334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 36d2ec │ │ │ │ + ldr r0, [pc, #1736] @ 36d338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 36d2f0 │ │ │ │ + ldr r0, [pc, #1728] @ 36d33c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 36d2f4 │ │ │ │ + ldr r0, [pc, #1720] @ 36d340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 36d2f8 │ │ │ │ + ldr r0, [pc, #1712] @ 36d344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 36d2fc │ │ │ │ + ldr r0, [pc, #1704] @ 36d348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 36d300 │ │ │ │ + ldr r0, [pc, #1696] @ 36d34c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 36d304 │ │ │ │ + ldr r0, [pc, #1688] @ 36d350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 36d308 │ │ │ │ + ldr r0, [pc, #1680] @ 36d354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 36d30c │ │ │ │ + ldr r0, [pc, #1672] @ 36d358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 36d310 │ │ │ │ + ldr r0, [pc, #1664] @ 36d35c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 36d314 │ │ │ │ + ldr r0, [pc, #1656] @ 36d360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 36d318 │ │ │ │ + ldr r0, [pc, #1648] @ 36d364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 36d31c │ │ │ │ + ldr r0, [pc, #1640] @ 36d368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 36d320 │ │ │ │ + ldr r0, [pc, #1632] @ 36d36c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 36d324 │ │ │ │ + ldr r0, [pc, #1624] @ 36d370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 36d328 │ │ │ │ + ldr r0, [pc, #1616] @ 36d374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 36d32c │ │ │ │ + ldr r0, [pc, #1608] @ 36d378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 36d330 │ │ │ │ + ldr r0, [pc, #1600] @ 36d37c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 36d334 │ │ │ │ + ldr r0, [pc, #1592] @ 36d380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 36d338 │ │ │ │ + ldr r0, [pc, #1584] @ 36d384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 36d33c │ │ │ │ + ldr r0, [pc, #1576] @ 36d388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 36d340 │ │ │ │ + ldr r0, [pc, #1568] @ 36d38c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 36d344 │ │ │ │ + ldr r0, [pc, #1560] @ 36d390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 36d348 │ │ │ │ + ldr r0, [pc, #1552] @ 36d394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 36d34c │ │ │ │ + ldr r0, [pc, #1544] @ 36d398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 36d350 │ │ │ │ + ldr r0, [pc, #1536] @ 36d39c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 36d354 │ │ │ │ + ldr r0, [pc, #1528] @ 36d3a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 36d358 │ │ │ │ + ldr r0, [pc, #1520] @ 36d3a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 36d35c │ │ │ │ + ldr r0, [pc, #1512] @ 36d3a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 36d360 │ │ │ │ + ldr r0, [pc, #1504] @ 36d3ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 36d364 │ │ │ │ + ldr r0, [pc, #1496] @ 36d3b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 36d368 │ │ │ │ + ldr r0, [pc, #1488] @ 36d3b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 36d36c │ │ │ │ + ldr r0, [pc, #1480] @ 36d3b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 36d370 │ │ │ │ + ldr r0, [pc, #1472] @ 36d3bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 36d374 │ │ │ │ + ldr r0, [pc, #1464] @ 36d3c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 36d378 │ │ │ │ + ldr r0, [pc, #1456] @ 36d3c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 36d37c │ │ │ │ + ldr r0, [pc, #1448] @ 36d3c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 36d380 │ │ │ │ + ldr r0, [pc, #1440] @ 36d3cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 36d384 │ │ │ │ + ldr r0, [pc, #1432] @ 36d3d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 36d388 │ │ │ │ + ldr r0, [pc, #1424] @ 36d3d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 36d38c │ │ │ │ + ldr r0, [pc, #1416] @ 36d3d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 36d390 │ │ │ │ + ldr r0, [pc, #1408] @ 36d3dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 36d394 │ │ │ │ + ldr r0, [pc, #1400] @ 36d3e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 36d398 │ │ │ │ + ldr r0, [pc, #1392] @ 36d3e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 36d39c │ │ │ │ + ldr r0, [pc, #1384] @ 36d3e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 36d3a0 │ │ │ │ + ldr r0, [pc, #1376] @ 36d3ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 36d3a4 │ │ │ │ + ldr r0, [pc, #1368] @ 36d3f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 36d3a8 │ │ │ │ + ldr r0, [pc, #1360] @ 36d3f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 36d3ac │ │ │ │ + ldr r0, [pc, #1352] @ 36d3f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 36d3b0 │ │ │ │ + ldr r0, [pc, #1344] @ 36d3fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 36d3b4 │ │ │ │ + ldr r0, [pc, #1336] @ 36d400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 36d3b8 │ │ │ │ + ldr r0, [pc, #1328] @ 36d404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 36d3bc │ │ │ │ + ldr r0, [pc, #1320] @ 36d408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 36d3c0 │ │ │ │ + ldr r0, [pc, #1312] @ 36d40c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 36d3c4 │ │ │ │ + ldr r0, [pc, #1304] @ 36d410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 36d3c8 │ │ │ │ + ldr r0, [pc, #1296] @ 36d414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 36d3cc │ │ │ │ + ldr r0, [pc, #1288] @ 36d418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 36d3d0 │ │ │ │ + ldr r0, [pc, #1280] @ 36d41c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 36d3d4 │ │ │ │ + ldr r0, [pc, #1272] @ 36d420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 36d3d8 │ │ │ │ + ldr r0, [pc, #1264] @ 36d424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 36d3dc │ │ │ │ + ldr r0, [pc, #1256] @ 36d428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 36d3e0 │ │ │ │ + ldr r0, [pc, #1248] @ 36d42c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 36d3e4 │ │ │ │ + ldr r0, [pc, #1240] @ 36d430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 36d3e8 │ │ │ │ + ldr r0, [pc, #1232] @ 36d434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 36d3ec │ │ │ │ + ldr r0, [pc, #1224] @ 36d438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 36d3f0 │ │ │ │ + ldr r0, [pc, #1216] @ 36d43c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 36d3f4 │ │ │ │ + ldr r0, [pc, #1208] @ 36d440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 36d3f8 │ │ │ │ + ldr r0, [pc, #1200] @ 36d444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 36d3fc │ │ │ │ + ldr r0, [pc, #1192] @ 36d448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 36d400 │ │ │ │ + ldr r0, [pc, #1184] @ 36d44c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 36d404 │ │ │ │ + ldr r0, [pc, #1176] @ 36d450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 36d408 │ │ │ │ + ldr r0, [pc, #1168] @ 36d454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 36d40c │ │ │ │ + ldr r0, [pc, #1160] @ 36d458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 36d410 │ │ │ │ + ldr r0, [pc, #1152] @ 36d45c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 36d414 │ │ │ │ + ldr r0, [pc, #1144] @ 36d460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 36d418 │ │ │ │ + ldr r0, [pc, #1136] @ 36d464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 36d41c │ │ │ │ + ldr r0, [pc, #1128] @ 36d468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 36d420 │ │ │ │ + ldr r0, [pc, #1120] @ 36d46c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 36d424 │ │ │ │ + ldr r0, [pc, #1112] @ 36d470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 36d428 │ │ │ │ + ldr r0, [pc, #1104] @ 36d474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 36d42c │ │ │ │ + ldr r0, [pc, #1096] @ 36d478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 36d430 │ │ │ │ + ldr r0, [pc, #1088] @ 36d47c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 36d434 │ │ │ │ + ldr r0, [pc, #1080] @ 36d480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 36d438 │ │ │ │ + ldr r0, [pc, #1072] @ 36d484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 36d43c │ │ │ │ + ldr r0, [pc, #1064] @ 36d488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 36d440 │ │ │ │ + ldr r0, [pc, #1056] @ 36d48c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 36d444 │ │ │ │ + ldr r0, [pc, #1048] @ 36d490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 36d448 │ │ │ │ + ldr r0, [pc, #1040] @ 36d494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 36d44c │ │ │ │ + ldr r0, [pc, #1032] @ 36d498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 36d450 │ │ │ │ + ldr r0, [pc, #1024] @ 36d49c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 36d454 │ │ │ │ + ldr r0, [pc, #1016] @ 36d4a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 36d458 │ │ │ │ + ldr r0, [pc, #1008] @ 36d4a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 36d45c │ │ │ │ + ldr r0, [pc, #1000] @ 36d4a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 36d460 │ │ │ │ + ldr r0, [pc, #992] @ 36d4ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 36d464 │ │ │ │ + ldr r0, [pc, #984] @ 36d4b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 36d468 │ │ │ │ + ldr r0, [pc, #976] @ 36d4b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 36d46c │ │ │ │ + ldr r0, [pc, #968] @ 36d4b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 36d470 │ │ │ │ + ldr r0, [pc, #960] @ 36d4bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 36d474 │ │ │ │ + ldr r0, [pc, #952] @ 36d4c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 36d478 │ │ │ │ + ldr r0, [pc, #944] @ 36d4c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 36d47c │ │ │ │ + ldr r0, [pc, #936] @ 36d4c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 36d480 │ │ │ │ + ldr r0, [pc, #928] @ 36d4cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 36d484 │ │ │ │ + ldr r0, [pc, #920] @ 36d4d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 36d488 │ │ │ │ + ldr r0, [pc, #912] @ 36d4d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 36d48c │ │ │ │ + ldr r0, [pc, #904] @ 36d4d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 36d490 │ │ │ │ + ldr r0, [pc, #896] @ 36d4dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 36d494 │ │ │ │ + ldr r0, [pc, #888] @ 36d4e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 36d498 │ │ │ │ + ldr r0, [pc, #880] @ 36d4e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 36d49c │ │ │ │ + ldr r0, [pc, #872] @ 36d4e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 36d4a0 │ │ │ │ + ldr r0, [pc, #864] @ 36d4ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 36d4a4 │ │ │ │ + ldr r0, [pc, #856] @ 36d4f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 36d4a8 │ │ │ │ + ldr r0, [pc, #848] @ 36d4f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 36d4ac │ │ │ │ + ldr r0, [pc, #840] @ 36d4f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 36d4b0 │ │ │ │ + ldr r0, [pc, #832] @ 36d4fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 36d4b4 │ │ │ │ + ldr r0, [pc, #824] @ 36d500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 36d4b8 │ │ │ │ + ldr r0, [pc, #816] @ 36d504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #808] @ 36d4bc │ │ │ │ + ldr r0, [pc, #808] @ 36d508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ - @ instruction: 0x00b053bc │ │ │ │ + @ instruction: 0x00b053b8 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - @ instruction: 0x009e34b4 │ │ │ │ - adcseq r6, r0, sl, ror #22 │ │ │ │ - addseq r3, lr, ip, ror #8 │ │ │ │ - @ instruction: 0x009f14bc │ │ │ │ - @ instruction: 0x009ef8d8 │ │ │ │ - addseq r1, pc, r8, lsl #9 │ │ │ │ - addseq pc, lr, r4, lsr #17 │ │ │ │ - addseq r1, pc, r4, asr r4 @ │ │ │ │ - addseq pc, lr, r0, ror r8 @ │ │ │ │ - addseq r1, pc, r0, lsr #8 │ │ │ │ - addseq pc, lr, ip, lsr r8 @ │ │ │ │ - addseq r1, pc, ip, ror #7 │ │ │ │ - addseq pc, lr, r8, lsl #16 │ │ │ │ - @ instruction: 0x009f13b8 │ │ │ │ - @ instruction: 0x009ef7d4 │ │ │ │ - addseq r1, pc, r4, lsl #7 │ │ │ │ - addseq pc, lr, r0, lsr #15 │ │ │ │ - addseq r1, pc, r0, asr r3 @ │ │ │ │ - addseq pc, lr, ip, ror #14 │ │ │ │ - addseq r1, pc, ip, lsl r3 @ │ │ │ │ - addseq pc, lr, r8, lsr r7 @ │ │ │ │ - addseq r1, pc, r8, ror #5 │ │ │ │ - addseq pc, lr, r4, lsl #14 │ │ │ │ - @ instruction: 0x009f12b4 │ │ │ │ - @ instruction: 0x009ef6d0 │ │ │ │ - addseq r1, pc, r0, lsl #5 │ │ │ │ - umullseq pc, lr, ip, r6 @ │ │ │ │ - addseq r1, pc, ip, asr #4 │ │ │ │ - addseq pc, lr, r8, ror #12 │ │ │ │ - addseq r1, pc, r8, lsl r2 @ │ │ │ │ - addseq pc, lr, r4, lsr r6 @ │ │ │ │ - addseq r1, pc, r4, ror #3 │ │ │ │ - addseq pc, lr, r0, lsl #12 │ │ │ │ - @ instruction: 0x009f11b0 │ │ │ │ - addseq pc, lr, ip, asr #11 │ │ │ │ - addseq r1, pc, ip, ror r1 @ │ │ │ │ - umullseq pc, lr, r8, r5 @ │ │ │ │ - addseq r1, pc, r8, asr #2 │ │ │ │ - addseq pc, lr, r4, ror #10 │ │ │ │ - addseq r1, pc, r4, lsl r1 @ │ │ │ │ - addseq pc, lr, r0, lsr r5 @ │ │ │ │ - addseq r1, pc, r0, ror #1 │ │ │ │ - @ instruction: 0x009ef4fc │ │ │ │ - addseq r1, pc, ip, lsr #1 │ │ │ │ - addseq pc, lr, r8, asr #9 │ │ │ │ - addseq r1, pc, r8, ror r0 @ │ │ │ │ - umullseq pc, lr, r4, r4 @ │ │ │ │ - addseq r1, pc, r4, asr #32 │ │ │ │ - addseq pc, lr, r0, ror #8 │ │ │ │ - addseq r1, pc, r0, lsl r0 @ │ │ │ │ - addseq pc, lr, ip, lsr #8 │ │ │ │ - @ instruction: 0x009f0fdc │ │ │ │ - @ instruction: 0x009ef3f8 │ │ │ │ - addseq r0, pc, r8, lsr #31 │ │ │ │ - addseq pc, lr, r4, asr #7 │ │ │ │ - addseq r0, pc, r4, ror pc @ │ │ │ │ - umullseq pc, lr, r0, r3 @ │ │ │ │ - addseq r0, pc, r0, asr #30 │ │ │ │ - addseq pc, lr, ip, asr r3 @ │ │ │ │ - addseq r0, pc, ip, lsl #30 │ │ │ │ - addseq pc, lr, r8, lsr #6 │ │ │ │ - @ instruction: 0x009f0ed8 │ │ │ │ - @ instruction: 0x009ef2f4 │ │ │ │ - addseq r0, pc, r4, lsr #29 │ │ │ │ - addseq pc, lr, r0, asr #5 │ │ │ │ - addseq r0, pc, r0, ror lr @ │ │ │ │ - addseq pc, lr, ip, lsl #5 │ │ │ │ - addseq r0, pc, ip, lsr lr @ │ │ │ │ - addseq pc, lr, r8, asr r2 @ │ │ │ │ - addseq r0, pc, r8, lsl #28 │ │ │ │ - addseq pc, lr, r4, lsr #4 │ │ │ │ - @ instruction: 0x009f0dd4 │ │ │ │ - @ instruction: 0x009ef1f0 │ │ │ │ - addseq r0, pc, r0, lsr #27 │ │ │ │ - @ instruction: 0x009ef1bc │ │ │ │ - addseq r0, pc, ip, ror #26 │ │ │ │ - addseq pc, lr, r8, lsl #3 │ │ │ │ - addseq r0, pc, r8, lsr sp @ │ │ │ │ - addseq pc, lr, r4, asr r1 @ │ │ │ │ - addseq r0, pc, r4, lsl #26 │ │ │ │ - addseq pc, lr, r0, lsr #2 │ │ │ │ - @ instruction: 0x009f0cd0 │ │ │ │ - addseq pc, lr, ip, ror #1 │ │ │ │ - umullseq r0, pc, ip, ip @ │ │ │ │ - ldrheq pc, [lr], r8 @ │ │ │ │ - addseq r0, pc, r8, ror #24 │ │ │ │ - addseq pc, lr, r4, lsl #1 │ │ │ │ - addseq r0, pc, r4, lsr ip @ │ │ │ │ - addseq pc, lr, r0, asr r0 @ │ │ │ │ - addseq r0, pc, r0, lsl #24 │ │ │ │ - addseq pc, lr, ip, lsl r0 @ │ │ │ │ - addseq r0, pc, ip, asr #23 │ │ │ │ - addseq lr, lr, r8, ror #31 │ │ │ │ - umullseq r0, pc, r8, fp @ │ │ │ │ - @ instruction: 0x009eefb4 │ │ │ │ - addseq r0, pc, r4, ror #22 │ │ │ │ - addseq lr, lr, r0, lsl #31 │ │ │ │ - addseq r0, pc, r0, lsr fp @ │ │ │ │ - addseq lr, lr, ip, asr #30 │ │ │ │ - @ instruction: 0x009f0afc │ │ │ │ - addseq lr, lr, r8, lsl pc │ │ │ │ - addseq r0, pc, r8, asr #21 │ │ │ │ - addseq lr, lr, r4, ror #29 │ │ │ │ - umullseq r0, pc, r4, sl @ │ │ │ │ - @ instruction: 0x009eeeb0 │ │ │ │ - addseq r0, pc, r0, ror #20 │ │ │ │ - addseq lr, lr, ip, ror lr │ │ │ │ - addseq r0, pc, ip, lsr #20 │ │ │ │ - addseq lr, lr, r8, asr #28 │ │ │ │ - @ instruction: 0x009f09f8 │ │ │ │ - addseq lr, lr, r4, lsl lr │ │ │ │ - addseq r0, pc, r4, asr #19 │ │ │ │ - addseq lr, lr, r0, ror #27 │ │ │ │ - umullseq r0, pc, r0, r9 @ │ │ │ │ - addseq lr, lr, ip, lsr #27 │ │ │ │ - addseq r0, pc, ip, asr r9 @ │ │ │ │ - addseq lr, lr, r8, ror sp │ │ │ │ - addseq r0, pc, r8, lsr #18 │ │ │ │ - addseq lr, lr, r4, asr #26 │ │ │ │ - @ instruction: 0x009f08f4 │ │ │ │ - addseq lr, lr, r0, lsl sp │ │ │ │ - addseq r0, pc, r0, asr #17 │ │ │ │ - @ instruction: 0x009eecdc │ │ │ │ - addseq r0, pc, ip, lsl #17 │ │ │ │ - addseq lr, lr, r8, lsr #25 │ │ │ │ - addseq r0, pc, r8, asr r8 @ │ │ │ │ - addseq lr, lr, r4, ror ip │ │ │ │ - addseq r0, pc, r4, lsr #16 │ │ │ │ - addseq lr, lr, r0, asr #24 │ │ │ │ - @ instruction: 0x009f07f0 │ │ │ │ - addseq lr, lr, ip, lsl #24 │ │ │ │ - @ instruction: 0x009f07bc │ │ │ │ - @ instruction: 0x009eebd8 │ │ │ │ - addseq r0, pc, r8, lsl #15 │ │ │ │ - addseq lr, lr, r4, lsr #23 │ │ │ │ - addseq r0, pc, r4, asr r7 @ │ │ │ │ - addseq lr, lr, r0, ror fp │ │ │ │ - addseq r0, pc, r0, lsr #14 │ │ │ │ - addseq lr, lr, ip, lsr fp │ │ │ │ - addseq r0, pc, ip, ror #13 │ │ │ │ - addseq lr, lr, r8, lsl #22 │ │ │ │ - @ instruction: 0x009f06b8 │ │ │ │ - @ instruction: 0x009eead4 │ │ │ │ - addseq r0, pc, r4, lsl #13 │ │ │ │ - addseq lr, lr, r0, lsr #21 │ │ │ │ - addseq r0, pc, r0, asr r6 @ │ │ │ │ - addseq lr, lr, ip, ror #20 │ │ │ │ - addseq r0, pc, ip, lsl r6 @ │ │ │ │ - addseq lr, lr, r8, lsr sl │ │ │ │ - addseq r0, pc, r8, ror #11 │ │ │ │ - addseq lr, lr, r4, lsl #20 │ │ │ │ - @ instruction: 0x009f05b4 │ │ │ │ - @ instruction: 0x009ee9d0 │ │ │ │ - addseq r0, pc, r0, lsl #11 │ │ │ │ - umullseq lr, lr, ip, r9 @ │ │ │ │ - addseq r0, pc, ip, asr #10 │ │ │ │ - addseq lr, lr, r8, ror #18 │ │ │ │ - addseq r0, pc, r8, lsl r5 @ │ │ │ │ - addseq lr, lr, r4, lsr r9 │ │ │ │ - addseq r0, pc, r4, ror #9 │ │ │ │ - addseq lr, lr, r0, lsl #18 │ │ │ │ - @ instruction: 0x009f04b0 │ │ │ │ - addseq lr, lr, ip, asr #17 │ │ │ │ - addseq r0, pc, ip, ror r4 @ │ │ │ │ - umullseq lr, lr, r8, r8 @ │ │ │ │ - addseq r0, pc, r8, asr #8 │ │ │ │ - addseq lr, lr, r4, ror #16 │ │ │ │ - addseq r0, pc, r4, lsl r4 @ │ │ │ │ - addseq lr, lr, r0, lsr r8 │ │ │ │ - addseq r0, pc, r0, ror #7 │ │ │ │ - @ instruction: 0x009ee7fc │ │ │ │ - addseq r0, pc, ip, lsr #7 │ │ │ │ - addseq lr, lr, r8, asr #15 │ │ │ │ - addseq r0, pc, r8, ror r3 @ │ │ │ │ - umullseq lr, lr, r4, r7 @ │ │ │ │ - addseq r0, pc, r4, asr #6 │ │ │ │ - addseq lr, lr, r0, ror #14 │ │ │ │ - addseq r0, pc, r0, lsl r3 @ │ │ │ │ - addseq lr, lr, ip, lsr #14 │ │ │ │ - @ instruction: 0x009f02dc │ │ │ │ - @ instruction: 0x009ee6f8 │ │ │ │ - addseq r0, pc, r8, lsr #5 │ │ │ │ - addseq lr, lr, r4, asr #13 │ │ │ │ - addseq r0, pc, r4, ror r2 @ │ │ │ │ - umullseq lr, lr, r0, r6 @ │ │ │ │ - addseq r0, pc, r0, asr #4 │ │ │ │ - addseq lr, lr, ip, asr r6 │ │ │ │ - addseq r0, pc, ip, lsl #4 │ │ │ │ - addseq lr, lr, r8, lsr #12 │ │ │ │ - @ instruction: 0x009f01d8 │ │ │ │ - @ instruction: 0x009ee5f4 │ │ │ │ - addseq r0, pc, r4, lsr #3 │ │ │ │ - addseq lr, lr, r0, asr #11 │ │ │ │ - addseq r0, pc, r0, ror r1 @ │ │ │ │ - addseq lr, lr, ip, lsl #11 │ │ │ │ - addseq r0, pc, ip, lsr r1 @ │ │ │ │ - addseq lr, lr, r8, asr r5 │ │ │ │ - addseq r0, pc, r8, lsl #2 │ │ │ │ - addseq lr, lr, r4, lsr #10 │ │ │ │ - addseq pc, lr, r8, ror sl @ │ │ │ │ - umullseq sp, lr, r4, lr │ │ │ │ - addseq pc, lr, r4, asr #20 │ │ │ │ - addseq sp, lr, r0, ror #28 │ │ │ │ - addseq pc, lr, r0, lsl sl @ │ │ │ │ - addseq sp, lr, ip, lsr #28 │ │ │ │ - @ instruction: 0x009ef9dc │ │ │ │ - @ instruction: 0x009eddf8 │ │ │ │ - addseq pc, lr, r8, lsr #19 │ │ │ │ - addseq sp, lr, r4, asr #27 │ │ │ │ - addseq pc, lr, r4, ror r9 @ │ │ │ │ - umullseq sp, lr, r0, sp │ │ │ │ - addseq pc, lr, r0, asr #18 │ │ │ │ - addseq sp, lr, ip, asr sp │ │ │ │ - addseq pc, lr, ip, lsl #18 │ │ │ │ - addseq sp, lr, r8, lsr #26 │ │ │ │ - @ instruction: 0x009ef8d8 │ │ │ │ - @ instruction: 0x009edcf4 │ │ │ │ - addseq pc, lr, r4, lsr #17 │ │ │ │ - addseq sp, lr, r0, asr #25 │ │ │ │ - addseq pc, lr, r0, ror r8 @ │ │ │ │ - addseq sp, lr, ip, lsl #25 │ │ │ │ - addseq pc, lr, ip, lsr r8 @ │ │ │ │ - addseq sp, lr, r8, asr ip │ │ │ │ - addseq pc, lr, r8, lsl #16 │ │ │ │ - addseq sp, lr, r4, lsr #24 │ │ │ │ - @ instruction: 0x009ef7d4 │ │ │ │ - @ instruction: 0x009edbf0 │ │ │ │ - addseq pc, lr, r0, lsr #15 │ │ │ │ - @ instruction: 0x009edbbc │ │ │ │ - addseq pc, lr, ip, ror #14 │ │ │ │ - addseq sp, lr, r8, lsl #23 │ │ │ │ - addseq pc, lr, r8, lsr r7 @ │ │ │ │ - addseq sp, lr, r4, asr fp │ │ │ │ - addseq pc, lr, r4, lsl #14 │ │ │ │ - addseq sp, lr, r0, lsr #22 │ │ │ │ - @ instruction: 0x009ef6d0 │ │ │ │ - addseq sp, lr, ip, ror #21 │ │ │ │ - umullseq pc, lr, ip, r6 @ │ │ │ │ - @ instruction: 0x009edab8 │ │ │ │ - addseq pc, lr, r8, ror #12 │ │ │ │ - addseq sp, lr, r4, lsl #21 │ │ │ │ - addseq pc, lr, r4, lsr r6 @ │ │ │ │ - addseq sp, lr, r0, asr sl │ │ │ │ - addseq pc, lr, r0, lsl #12 │ │ │ │ - addseq sp, lr, ip, lsl sl │ │ │ │ - addseq pc, lr, ip, asr #11 │ │ │ │ - addseq sp, lr, r8, ror #19 │ │ │ │ - umullseq pc, lr, r8, r5 @ │ │ │ │ - @ instruction: 0x009ed9b4 │ │ │ │ - addseq pc, lr, r4, ror #10 │ │ │ │ - addseq sp, lr, r0, lsl #19 │ │ │ │ - addseq pc, lr, r0, lsr r5 @ │ │ │ │ - addseq sp, lr, ip, asr #18 │ │ │ │ - @ instruction: 0x009ef4fc │ │ │ │ - addseq sp, lr, r8, lsl r9 │ │ │ │ - addseq pc, lr, r8, asr #9 │ │ │ │ - addseq sp, lr, r4, ror #17 │ │ │ │ - umullseq pc, lr, r4, r4 @ │ │ │ │ - @ instruction: 0x009ed8b0 │ │ │ │ - addseq pc, lr, r0, ror #8 │ │ │ │ - addseq sp, lr, ip, ror r8 │ │ │ │ - addseq pc, lr, ip, lsr #8 │ │ │ │ - addseq sp, lr, r8, asr #16 │ │ │ │ - @ instruction: 0x009ef3f8 │ │ │ │ - addseq sp, lr, r4, lsl r8 │ │ │ │ - addseq pc, lr, r4, asr #7 │ │ │ │ - addseq sp, lr, r0, ror #15 │ │ │ │ - umullseq pc, lr, r0, r3 @ │ │ │ │ - addseq sp, lr, ip, lsr #15 │ │ │ │ - addseq pc, lr, ip, asr r3 @ │ │ │ │ - addseq sp, lr, r8, ror r7 │ │ │ │ - addseq pc, lr, r8, lsr #6 │ │ │ │ - addseq sp, lr, r4, asr #14 │ │ │ │ - @ instruction: 0x009ef2f4 │ │ │ │ - addseq sp, lr, r0, lsl r7 │ │ │ │ - addseq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0x009ed6dc │ │ │ │ - addseq pc, lr, ip, lsl #5 │ │ │ │ - addseq sp, lr, r8, lsr #13 │ │ │ │ - addseq pc, lr, r8, asr r2 @ │ │ │ │ - addseq sp, lr, r4, ror r6 │ │ │ │ - addseq pc, lr, r4, lsr #4 │ │ │ │ - addseq sp, lr, r0, asr #12 │ │ │ │ - @ instruction: 0x009ef1f0 │ │ │ │ - addseq sp, lr, ip, lsl #12 │ │ │ │ - @ instruction: 0x009ef1bc │ │ │ │ - @ instruction: 0x009ed5d8 │ │ │ │ - addseq pc, lr, r8, lsl #3 │ │ │ │ - addseq sp, lr, r4, lsr #11 │ │ │ │ - addseq pc, lr, r4, asr r1 @ │ │ │ │ - addseq sp, lr, r0, ror r5 │ │ │ │ - addseq pc, lr, r0, lsr #2 │ │ │ │ - addseq sp, lr, ip, lsr r5 │ │ │ │ - addseq pc, lr, ip, ror #1 │ │ │ │ - addseq sp, lr, r8, lsl #10 │ │ │ │ - ldrheq pc, [lr], r8 @ │ │ │ │ - @ instruction: 0x009ed4d4 │ │ │ │ - addseq pc, lr, r4, lsl #1 │ │ │ │ - addseq sp, lr, r0, lsr #9 │ │ │ │ - addseq pc, lr, r0, asr r0 @ │ │ │ │ - addseq sp, lr, ip, ror #8 │ │ │ │ - addseq pc, lr, ip, lsl r0 @ │ │ │ │ - addseq sp, lr, r8, lsr r4 │ │ │ │ - addseq lr, lr, r8, ror #31 │ │ │ │ - addseq sp, lr, r4, lsl #8 │ │ │ │ - @ instruction: 0x009eefb4 │ │ │ │ - @ instruction: 0x009ed3d0 │ │ │ │ - addseq lr, lr, r0, lsl #31 │ │ │ │ - umullseq sp, lr, ip, r3 │ │ │ │ - addseq lr, lr, ip, asr #30 │ │ │ │ - addseq sp, lr, r8, ror #6 │ │ │ │ - addseq lr, lr, r8, lsl pc │ │ │ │ - addseq sp, lr, r4, lsr r3 │ │ │ │ - addseq lr, lr, r4, ror #29 │ │ │ │ - addseq sp, lr, r0, lsl #6 │ │ │ │ - @ instruction: 0x009eeeb0 │ │ │ │ - addseq sp, lr, ip, asr #5 │ │ │ │ - addseq lr, lr, ip, ror lr │ │ │ │ - umullseq sp, lr, r8, r2 │ │ │ │ - addseq lr, lr, r8, asr #28 │ │ │ │ - addseq sp, lr, r4, ror #4 │ │ │ │ - addseq lr, lr, r4, lsl lr │ │ │ │ - addseq sp, lr, r0, lsr r2 │ │ │ │ - addseq lr, lr, r0, ror #27 │ │ │ │ - @ instruction: 0x009ed1fc │ │ │ │ - addseq lr, lr, ip, lsr #27 │ │ │ │ - addseq sp, lr, r8, asr #3 │ │ │ │ - addseq lr, lr, r8, ror sp │ │ │ │ - umullseq sp, lr, r4, r1 │ │ │ │ - addseq lr, lr, r4, asr #26 │ │ │ │ - addseq sp, lr, r0, ror #2 │ │ │ │ - addseq lr, lr, r0, lsl sp │ │ │ │ - addseq sp, lr, ip, lsr #2 │ │ │ │ - @ instruction: 0x009eecdc │ │ │ │ - ldrsheq sp, [lr], r8 │ │ │ │ - addseq lr, lr, r8, lsr #25 │ │ │ │ - addseq sp, lr, r4, asr #1 │ │ │ │ - addseq lr, lr, r4, ror ip │ │ │ │ - umullseq sp, lr, r0, r0 │ │ │ │ - addseq lr, lr, r0, asr #24 │ │ │ │ - addseq sp, lr, ip, asr r0 │ │ │ │ - addseq lr, lr, ip, lsl #24 │ │ │ │ - addseq sp, lr, r8, lsr #32 │ │ │ │ - @ instruction: 0x009eebd8 │ │ │ │ - @ instruction: 0x009ecff4 │ │ │ │ - addseq lr, lr, r4, lsr #23 │ │ │ │ - addseq ip, lr, r0, asr #31 │ │ │ │ - addseq lr, lr, r0, ror fp │ │ │ │ - addseq ip, lr, ip, lsl #31 │ │ │ │ - addseq lr, lr, ip, lsr fp │ │ │ │ - addseq ip, lr, r8, asr pc │ │ │ │ - addseq lr, lr, r8, lsl #22 │ │ │ │ - addseq ip, lr, r4, lsr #30 │ │ │ │ - @ instruction: 0x009eead4 │ │ │ │ - @ instruction: 0x009ecef0 │ │ │ │ - addseq lr, lr, r0, lsr #21 │ │ │ │ - @ instruction: 0x009ecebc │ │ │ │ - addseq lr, lr, ip, ror #20 │ │ │ │ - addseq ip, lr, r8, lsl #29 │ │ │ │ - addseq lr, lr, r8, lsr sl │ │ │ │ - addseq ip, lr, r4, asr lr │ │ │ │ - addseq lr, lr, r4, lsl #20 │ │ │ │ - addseq ip, lr, r0, lsr #28 │ │ │ │ - @ instruction: 0x009ee9d0 │ │ │ │ - addseq ip, lr, ip, ror #27 │ │ │ │ - umullseq lr, lr, ip, r9 @ │ │ │ │ - @ instruction: 0x009ecdb8 │ │ │ │ - addseq lr, lr, r8, ror #18 │ │ │ │ - addseq ip, lr, r4, lsl #27 │ │ │ │ - addseq lr, lr, r4, lsr r9 │ │ │ │ - addseq ip, lr, r0, asr sp │ │ │ │ - addseq lr, lr, r0, lsl #18 │ │ │ │ - addseq ip, lr, ip, lsl sp │ │ │ │ - addseq lr, lr, ip, asr #17 │ │ │ │ - addseq ip, lr, r8, ror #25 │ │ │ │ - umullseq lr, lr, r8, r8 @ │ │ │ │ - @ instruction: 0x009eccb4 │ │ │ │ - addseq lr, lr, r4, ror #16 │ │ │ │ - addseq ip, lr, r0, lsl #25 │ │ │ │ - addseq lr, lr, r0, lsr r8 │ │ │ │ - addseq ip, lr, ip, asr #24 │ │ │ │ - @ instruction: 0x009ee7fc │ │ │ │ - addseq ip, lr, r8, lsl ip │ │ │ │ - addseq lr, lr, r8, asr #15 │ │ │ │ - addseq ip, lr, r4, ror #23 │ │ │ │ - umullseq lr, lr, r4, r7 @ │ │ │ │ - @ instruction: 0x009ecbb0 │ │ │ │ - addseq lr, lr, r0, ror #14 │ │ │ │ - addseq ip, lr, ip, ror fp │ │ │ │ - addseq lr, lr, ip, lsr #14 │ │ │ │ - addseq ip, lr, r8, asr #22 │ │ │ │ - @ instruction: 0x009ee6f8 │ │ │ │ - addseq ip, lr, r4, lsl fp │ │ │ │ - addseq lr, lr, r4, asr #13 │ │ │ │ - addseq ip, lr, r0, ror #21 │ │ │ │ - umullseq lr, lr, r0, r6 @ │ │ │ │ - addseq ip, lr, ip, lsr #21 │ │ │ │ - addseq lr, lr, ip, asr r6 │ │ │ │ - addseq ip, lr, r8, ror sl │ │ │ │ - addseq lr, lr, r8, lsr #12 │ │ │ │ - addseq ip, lr, r4, asr #20 │ │ │ │ - @ instruction: 0x009ee5f4 │ │ │ │ - addseq ip, lr, r0, lsl sl │ │ │ │ - addseq lr, lr, r0, asr #11 │ │ │ │ - ldr r0, [pc, #-828] @ 36d4c0 │ │ │ │ + addseq r3, lr, r8, lsr #9 │ │ │ │ + adcseq r6, r0, r6, ror #22 │ │ │ │ + addseq r3, lr, r0, ror #8 │ │ │ │ + @ instruction: 0x009f14b0 │ │ │ │ + addseq pc, lr, ip, asr #17 │ │ │ │ + addseq r1, pc, ip, ror r4 @ │ │ │ │ + umullseq pc, lr, r8, r8 @ │ │ │ │ + addseq r1, pc, r8, asr #8 │ │ │ │ + addseq pc, lr, r4, ror #16 │ │ │ │ + addseq r1, pc, r4, lsl r4 @ │ │ │ │ + addseq pc, lr, r0, lsr r8 @ │ │ │ │ + addseq r1, pc, r0, ror #7 │ │ │ │ + @ instruction: 0x009ef7fc │ │ │ │ + addseq r1, pc, ip, lsr #7 │ │ │ │ + addseq pc, lr, r8, asr #15 │ │ │ │ + addseq r1, pc, r8, ror r3 @ │ │ │ │ + umullseq pc, lr, r4, r7 @ │ │ │ │ + addseq r1, pc, r4, asr #6 │ │ │ │ + addseq pc, lr, r0, ror #14 │ │ │ │ + addseq r1, pc, r0, lsl r3 @ │ │ │ │ + addseq pc, lr, ip, lsr #14 │ │ │ │ + @ instruction: 0x009f12dc │ │ │ │ + @ instruction: 0x009ef6f8 │ │ │ │ + addseq r1, pc, r8, lsr #5 │ │ │ │ + addseq pc, lr, r4, asr #13 │ │ │ │ + addseq r1, pc, r4, ror r2 @ │ │ │ │ + umullseq pc, lr, r0, r6 @ │ │ │ │ + addseq r1, pc, r0, asr #4 │ │ │ │ + addseq pc, lr, ip, asr r6 @ │ │ │ │ + addseq r1, pc, ip, lsl #4 │ │ │ │ + addseq pc, lr, r8, lsr #12 │ │ │ │ + @ instruction: 0x009f11d8 │ │ │ │ + @ instruction: 0x009ef5f4 │ │ │ │ + addseq r1, pc, r4, lsr #3 │ │ │ │ + addseq pc, lr, r0, asr #11 │ │ │ │ + addseq r1, pc, r0, ror r1 @ │ │ │ │ + addseq pc, lr, ip, lsl #11 │ │ │ │ + addseq r1, pc, ip, lsr r1 @ │ │ │ │ + addseq pc, lr, r8, asr r5 @ │ │ │ │ + addseq r1, pc, r8, lsl #2 │ │ │ │ + addseq pc, lr, r4, lsr #10 │ │ │ │ + ldrsbeq r1, [pc], r4 │ │ │ │ + @ instruction: 0x009ef4f0 │ │ │ │ + addseq r1, pc, r0, lsr #1 │ │ │ │ + @ instruction: 0x009ef4bc │ │ │ │ + addseq r1, pc, ip, rrx │ │ │ │ + addseq pc, lr, r8, lsl #9 │ │ │ │ + addseq r1, pc, r8, lsr r0 @ │ │ │ │ + addseq pc, lr, r4, asr r4 @ │ │ │ │ + addseq r1, pc, r4 │ │ │ │ + addseq pc, lr, r0, lsr #8 │ │ │ │ + @ instruction: 0x009f0fd0 │ │ │ │ + addseq pc, lr, ip, ror #7 │ │ │ │ + umullseq r0, pc, ip, pc @ │ │ │ │ + @ instruction: 0x009ef3b8 │ │ │ │ + addseq r0, pc, r8, ror #30 │ │ │ │ + addseq pc, lr, r4, lsl #7 │ │ │ │ + addseq r0, pc, r4, lsr pc @ │ │ │ │ + addseq pc, lr, r0, asr r3 @ │ │ │ │ + addseq r0, pc, r0, lsl #30 │ │ │ │ + addseq pc, lr, ip, lsl r3 @ │ │ │ │ + addseq r0, pc, ip, asr #29 │ │ │ │ + addseq pc, lr, r8, ror #5 │ │ │ │ + umullseq r0, pc, r8, lr @ │ │ │ │ + @ instruction: 0x009ef2b4 │ │ │ │ + addseq r0, pc, r4, ror #28 │ │ │ │ + addseq pc, lr, r0, lsl #5 │ │ │ │ + addseq r0, pc, r0, lsr lr @ │ │ │ │ + addseq pc, lr, ip, asr #4 │ │ │ │ + @ instruction: 0x009f0dfc │ │ │ │ + addseq pc, lr, r8, lsl r2 @ │ │ │ │ + addseq r0, pc, r8, asr #27 │ │ │ │ + addseq pc, lr, r4, ror #3 │ │ │ │ + umullseq r0, pc, r4, sp @ │ │ │ │ + @ instruction: 0x009ef1b0 │ │ │ │ + addseq r0, pc, r0, ror #26 │ │ │ │ + addseq pc, lr, ip, ror r1 @ │ │ │ │ + addseq r0, pc, ip, lsr #26 │ │ │ │ + addseq pc, lr, r8, asr #2 │ │ │ │ + @ instruction: 0x009f0cf8 │ │ │ │ + addseq pc, lr, r4, lsl r1 @ │ │ │ │ + addseq r0, pc, r4, asr #25 │ │ │ │ + addseq pc, lr, r0, ror #1 │ │ │ │ + umullseq r0, pc, r0, ip @ │ │ │ │ + addseq pc, lr, ip, lsr #1 │ │ │ │ + addseq r0, pc, ip, asr ip @ │ │ │ │ + addseq pc, lr, r8, ror r0 @ │ │ │ │ + addseq r0, pc, r8, lsr #24 │ │ │ │ + addseq pc, lr, r4, asr #32 │ │ │ │ + @ instruction: 0x009f0bf4 │ │ │ │ + addseq pc, lr, r0, lsl r0 @ │ │ │ │ + addseq r0, pc, r0, asr #23 │ │ │ │ + @ instruction: 0x009eefdc │ │ │ │ + addseq r0, pc, ip, lsl #23 │ │ │ │ + addseq lr, lr, r8, lsr #31 │ │ │ │ + addseq r0, pc, r8, asr fp @ │ │ │ │ + addseq lr, lr, r4, ror pc │ │ │ │ + addseq r0, pc, r4, lsr #22 │ │ │ │ + addseq lr, lr, r0, asr #30 │ │ │ │ + @ instruction: 0x009f0af0 │ │ │ │ + addseq lr, lr, ip, lsl #30 │ │ │ │ + @ instruction: 0x009f0abc │ │ │ │ + @ instruction: 0x009eeed8 │ │ │ │ + addseq r0, pc, r8, lsl #21 │ │ │ │ + addseq lr, lr, r4, lsr #29 │ │ │ │ + addseq r0, pc, r4, asr sl @ │ │ │ │ + addseq lr, lr, r0, ror lr │ │ │ │ + addseq r0, pc, r0, lsr #20 │ │ │ │ + addseq lr, lr, ip, lsr lr │ │ │ │ + addseq r0, pc, ip, ror #19 │ │ │ │ + addseq lr, lr, r8, lsl #28 │ │ │ │ + @ instruction: 0x009f09b8 │ │ │ │ + @ instruction: 0x009eedd4 │ │ │ │ + addseq r0, pc, r4, lsl #19 │ │ │ │ + addseq lr, lr, r0, lsr #27 │ │ │ │ + addseq r0, pc, r0, asr r9 @ │ │ │ │ + addseq lr, lr, ip, ror #26 │ │ │ │ + addseq r0, pc, ip, lsl r9 @ │ │ │ │ + addseq lr, lr, r8, lsr sp │ │ │ │ + addseq r0, pc, r8, ror #17 │ │ │ │ + addseq lr, lr, r4, lsl #26 │ │ │ │ + @ instruction: 0x009f08b4 │ │ │ │ + @ instruction: 0x009eecd0 │ │ │ │ + addseq r0, pc, r0, lsl #17 │ │ │ │ + umullseq lr, lr, ip, ip @ │ │ │ │ + addseq r0, pc, ip, asr #16 │ │ │ │ + addseq lr, lr, r8, ror #24 │ │ │ │ + addseq r0, pc, r8, lsl r8 @ │ │ │ │ + addseq lr, lr, r4, lsr ip │ │ │ │ + addseq r0, pc, r4, ror #15 │ │ │ │ + addseq lr, lr, r0, lsl #24 │ │ │ │ + @ instruction: 0x009f07b0 │ │ │ │ + addseq lr, lr, ip, asr #23 │ │ │ │ + addseq r0, pc, ip, ror r7 @ │ │ │ │ + umullseq lr, lr, r8, fp @ │ │ │ │ + addseq r0, pc, r8, asr #14 │ │ │ │ + addseq lr, lr, r4, ror #22 │ │ │ │ + addseq r0, pc, r4, lsl r7 @ │ │ │ │ + addseq lr, lr, r0, lsr fp │ │ │ │ + addseq r0, pc, r0, ror #13 │ │ │ │ + @ instruction: 0x009eeafc │ │ │ │ + addseq r0, pc, ip, lsr #13 │ │ │ │ + addseq lr, lr, r8, asr #21 │ │ │ │ + addseq r0, pc, r8, ror r6 @ │ │ │ │ + umullseq lr, lr, r4, sl @ │ │ │ │ + addseq r0, pc, r4, asr #12 │ │ │ │ + addseq lr, lr, r0, ror #20 │ │ │ │ + addseq r0, pc, r0, lsl r6 @ │ │ │ │ + addseq lr, lr, ip, lsr #20 │ │ │ │ + @ instruction: 0x009f05dc │ │ │ │ + @ instruction: 0x009ee9f8 │ │ │ │ + addseq r0, pc, r8, lsr #11 │ │ │ │ + addseq lr, lr, r4, asr #19 │ │ │ │ + addseq r0, pc, r4, ror r5 @ │ │ │ │ + umullseq lr, lr, r0, r9 @ │ │ │ │ + addseq r0, pc, r0, asr #10 │ │ │ │ + addseq lr, lr, ip, asr r9 │ │ │ │ + addseq r0, pc, ip, lsl #10 │ │ │ │ + addseq lr, lr, r8, lsr #18 │ │ │ │ + @ instruction: 0x009f04d8 │ │ │ │ + @ instruction: 0x009ee8f4 │ │ │ │ + addseq r0, pc, r4, lsr #9 │ │ │ │ + addseq lr, lr, r0, asr #17 │ │ │ │ + addseq r0, pc, r0, ror r4 @ │ │ │ │ + addseq lr, lr, ip, lsl #17 │ │ │ │ + addseq r0, pc, ip, lsr r4 @ │ │ │ │ + addseq lr, lr, r8, asr r8 │ │ │ │ + addseq r0, pc, r8, lsl #8 │ │ │ │ + addseq lr, lr, r4, lsr #16 │ │ │ │ + @ instruction: 0x009f03d4 │ │ │ │ + @ instruction: 0x009ee7f0 │ │ │ │ + addseq r0, pc, r0, lsr #7 │ │ │ │ + @ instruction: 0x009ee7bc │ │ │ │ + addseq r0, pc, ip, ror #6 │ │ │ │ + addseq lr, lr, r8, lsl #15 │ │ │ │ + addseq r0, pc, r8, lsr r3 @ │ │ │ │ + addseq lr, lr, r4, asr r7 │ │ │ │ + addseq r0, pc, r4, lsl #6 │ │ │ │ + addseq lr, lr, r0, lsr #14 │ │ │ │ + @ instruction: 0x009f02d0 │ │ │ │ + addseq lr, lr, ip, ror #13 │ │ │ │ + umullseq r0, pc, ip, r2 @ │ │ │ │ + @ instruction: 0x009ee6b8 │ │ │ │ + addseq r0, pc, r8, ror #4 │ │ │ │ + addseq lr, lr, r4, lsl #13 │ │ │ │ + addseq r0, pc, r4, lsr r2 @ │ │ │ │ + addseq lr, lr, r0, asr r6 │ │ │ │ + addseq r0, pc, r0, lsl #4 │ │ │ │ + addseq lr, lr, ip, lsl r6 │ │ │ │ + addseq r0, pc, ip, asr #3 │ │ │ │ + addseq lr, lr, r8, ror #11 │ │ │ │ + umullseq r0, pc, r8, r1 @ │ │ │ │ + @ instruction: 0x009ee5b4 │ │ │ │ + addseq r0, pc, r4, ror #2 │ │ │ │ + addseq lr, lr, r0, lsl #11 │ │ │ │ + addseq r0, pc, r0, lsr r1 @ │ │ │ │ + addseq lr, lr, ip, asr #10 │ │ │ │ + ldrsheq r0, [pc], ip │ │ │ │ + addseq lr, lr, r8, lsl r5 │ │ │ │ + addseq pc, lr, ip, ror #20 │ │ │ │ + addseq sp, lr, r8, lsl #29 │ │ │ │ + addseq pc, lr, r8, lsr sl @ │ │ │ │ + addseq sp, lr, r4, asr lr │ │ │ │ + addseq pc, lr, r4, lsl #20 │ │ │ │ + addseq sp, lr, r0, lsr #28 │ │ │ │ + @ instruction: 0x009ef9d0 │ │ │ │ + addseq sp, lr, ip, ror #27 │ │ │ │ + umullseq pc, lr, ip, r9 @ │ │ │ │ + @ instruction: 0x009eddb8 │ │ │ │ + addseq pc, lr, r8, ror #18 │ │ │ │ + addseq sp, lr, r4, lsl #27 │ │ │ │ + addseq pc, lr, r4, lsr r9 @ │ │ │ │ + addseq sp, lr, r0, asr sp │ │ │ │ + addseq pc, lr, r0, lsl #18 │ │ │ │ + addseq sp, lr, ip, lsl sp │ │ │ │ + addseq pc, lr, ip, asr #17 │ │ │ │ + addseq sp, lr, r8, ror #25 │ │ │ │ + umullseq pc, lr, r8, r8 @ │ │ │ │ + @ instruction: 0x009edcb4 │ │ │ │ + addseq pc, lr, r4, ror #16 │ │ │ │ + addseq sp, lr, r0, lsl #25 │ │ │ │ + addseq pc, lr, r0, lsr r8 @ │ │ │ │ + addseq sp, lr, ip, asr #24 │ │ │ │ + @ instruction: 0x009ef7fc │ │ │ │ + addseq sp, lr, r8, lsl ip │ │ │ │ + addseq pc, lr, r8, asr #15 │ │ │ │ + addseq sp, lr, r4, ror #23 │ │ │ │ + umullseq pc, lr, r4, r7 @ │ │ │ │ + @ instruction: 0x009edbb0 │ │ │ │ + addseq pc, lr, r0, ror #14 │ │ │ │ + addseq sp, lr, ip, ror fp │ │ │ │ + addseq pc, lr, ip, lsr #14 │ │ │ │ + addseq sp, lr, r8, asr #22 │ │ │ │ + @ instruction: 0x009ef6f8 │ │ │ │ + addseq sp, lr, r4, lsl fp │ │ │ │ + addseq pc, lr, r4, asr #13 │ │ │ │ + addseq sp, lr, r0, ror #21 │ │ │ │ + umullseq pc, lr, r0, r6 @ │ │ │ │ + addseq sp, lr, ip, lsr #21 │ │ │ │ + addseq pc, lr, ip, asr r6 @ │ │ │ │ + addseq sp, lr, r8, ror sl │ │ │ │ + addseq pc, lr, r8, lsr #12 │ │ │ │ + addseq sp, lr, r4, asr #20 │ │ │ │ + @ instruction: 0x009ef5f4 │ │ │ │ + addseq sp, lr, r0, lsl sl │ │ │ │ + addseq pc, lr, r0, asr #11 │ │ │ │ + @ instruction: 0x009ed9dc │ │ │ │ + addseq pc, lr, ip, lsl #11 │ │ │ │ + addseq sp, lr, r8, lsr #19 │ │ │ │ + addseq pc, lr, r8, asr r5 @ │ │ │ │ + addseq sp, lr, r4, ror r9 │ │ │ │ + addseq pc, lr, r4, lsr #10 │ │ │ │ + addseq sp, lr, r0, asr #18 │ │ │ │ + @ instruction: 0x009ef4f0 │ │ │ │ + addseq sp, lr, ip, lsl #18 │ │ │ │ + @ instruction: 0x009ef4bc │ │ │ │ + @ instruction: 0x009ed8d8 │ │ │ │ + addseq pc, lr, r8, lsl #9 │ │ │ │ + addseq sp, lr, r4, lsr #17 │ │ │ │ + addseq pc, lr, r4, asr r4 @ │ │ │ │ + addseq sp, lr, r0, ror r8 │ │ │ │ + addseq pc, lr, r0, lsr #8 │ │ │ │ + addseq sp, lr, ip, lsr r8 │ │ │ │ + addseq pc, lr, ip, ror #7 │ │ │ │ + addseq sp, lr, r8, lsl #16 │ │ │ │ + @ instruction: 0x009ef3b8 │ │ │ │ + @ instruction: 0x009ed7d4 │ │ │ │ + addseq pc, lr, r4, lsl #7 │ │ │ │ + addseq sp, lr, r0, lsr #15 │ │ │ │ + addseq pc, lr, r0, asr r3 @ │ │ │ │ + addseq sp, lr, ip, ror #14 │ │ │ │ + addseq pc, lr, ip, lsl r3 @ │ │ │ │ + addseq sp, lr, r8, lsr r7 │ │ │ │ + addseq pc, lr, r8, ror #5 │ │ │ │ + addseq sp, lr, r4, lsl #14 │ │ │ │ + @ instruction: 0x009ef2b4 │ │ │ │ + @ instruction: 0x009ed6d0 │ │ │ │ + addseq pc, lr, r0, lsl #5 │ │ │ │ + umullseq sp, lr, ip, r6 │ │ │ │ + addseq pc, lr, ip, asr #4 │ │ │ │ + addseq sp, lr, r8, ror #12 │ │ │ │ + addseq pc, lr, r8, lsl r2 @ │ │ │ │ + addseq sp, lr, r4, lsr r6 │ │ │ │ + addseq pc, lr, r4, ror #3 │ │ │ │ + addseq sp, lr, r0, lsl #12 │ │ │ │ + @ instruction: 0x009ef1b0 │ │ │ │ + addseq sp, lr, ip, asr #11 │ │ │ │ + addseq pc, lr, ip, ror r1 @ │ │ │ │ + umullseq sp, lr, r8, r5 │ │ │ │ + addseq pc, lr, r8, asr #2 │ │ │ │ + addseq sp, lr, r4, ror #10 │ │ │ │ + addseq pc, lr, r4, lsl r1 @ │ │ │ │ + addseq sp, lr, r0, lsr r5 │ │ │ │ + addseq pc, lr, r0, ror #1 │ │ │ │ + @ instruction: 0x009ed4fc │ │ │ │ + addseq pc, lr, ip, lsr #1 │ │ │ │ + addseq sp, lr, r8, asr #9 │ │ │ │ + addseq pc, lr, r8, ror r0 @ │ │ │ │ + umullseq sp, lr, r4, r4 │ │ │ │ + addseq pc, lr, r4, asr #32 │ │ │ │ + addseq sp, lr, r0, ror #8 │ │ │ │ + addseq pc, lr, r0, lsl r0 @ │ │ │ │ + addseq sp, lr, ip, lsr #8 │ │ │ │ + @ instruction: 0x009eefdc │ │ │ │ + @ instruction: 0x009ed3f8 │ │ │ │ + addseq lr, lr, r8, lsr #31 │ │ │ │ + addseq sp, lr, r4, asr #7 │ │ │ │ + addseq lr, lr, r4, ror pc │ │ │ │ + umullseq sp, lr, r0, r3 │ │ │ │ + addseq lr, lr, r0, asr #30 │ │ │ │ + addseq sp, lr, ip, asr r3 │ │ │ │ + addseq lr, lr, ip, lsl #30 │ │ │ │ + addseq sp, lr, r8, lsr #6 │ │ │ │ + @ instruction: 0x009eeed8 │ │ │ │ + @ instruction: 0x009ed2f4 │ │ │ │ + addseq lr, lr, r4, lsr #29 │ │ │ │ + addseq sp, lr, r0, asr #5 │ │ │ │ + addseq lr, lr, r0, ror lr │ │ │ │ + addseq sp, lr, ip, lsl #5 │ │ │ │ + addseq lr, lr, ip, lsr lr │ │ │ │ + addseq sp, lr, r8, asr r2 │ │ │ │ + addseq lr, lr, r8, lsl #28 │ │ │ │ + addseq sp, lr, r4, lsr #4 │ │ │ │ + @ instruction: 0x009eedd4 │ │ │ │ + @ instruction: 0x009ed1f0 │ │ │ │ + addseq lr, lr, r0, lsr #27 │ │ │ │ + @ instruction: 0x009ed1bc │ │ │ │ + addseq lr, lr, ip, ror #26 │ │ │ │ + addseq sp, lr, r8, lsl #3 │ │ │ │ + addseq lr, lr, r8, lsr sp │ │ │ │ + addseq sp, lr, r4, asr r1 │ │ │ │ + addseq lr, lr, r4, lsl #26 │ │ │ │ + addseq sp, lr, r0, lsr #2 │ │ │ │ + @ instruction: 0x009eecd0 │ │ │ │ + addseq sp, lr, ip, ror #1 │ │ │ │ + umullseq lr, lr, ip, ip @ │ │ │ │ + ldrheq sp, [lr], r8 │ │ │ │ + addseq lr, lr, r8, ror #24 │ │ │ │ + addseq sp, lr, r4, lsl #1 │ │ │ │ + addseq lr, lr, r4, lsr ip │ │ │ │ + addseq sp, lr, r0, asr r0 │ │ │ │ + addseq lr, lr, r0, lsl #24 │ │ │ │ + addseq sp, lr, ip, lsl r0 │ │ │ │ + addseq lr, lr, ip, asr #23 │ │ │ │ + addseq ip, lr, r8, ror #31 │ │ │ │ + umullseq lr, lr, r8, fp @ │ │ │ │ + @ instruction: 0x009ecfb4 │ │ │ │ + addseq lr, lr, r4, ror #22 │ │ │ │ + addseq ip, lr, r0, lsl #31 │ │ │ │ + addseq lr, lr, r0, lsr fp │ │ │ │ + addseq ip, lr, ip, asr #30 │ │ │ │ + @ instruction: 0x009eeafc │ │ │ │ + addseq ip, lr, r8, lsl pc │ │ │ │ + addseq lr, lr, r8, asr #21 │ │ │ │ + addseq ip, lr, r4, ror #29 │ │ │ │ + umullseq lr, lr, r4, sl @ │ │ │ │ + @ instruction: 0x009eceb0 │ │ │ │ + addseq lr, lr, r0, ror #20 │ │ │ │ + addseq ip, lr, ip, ror lr │ │ │ │ + addseq lr, lr, ip, lsr #20 │ │ │ │ + addseq ip, lr, r8, asr #28 │ │ │ │ + @ instruction: 0x009ee9f8 │ │ │ │ + addseq ip, lr, r4, lsl lr │ │ │ │ + addseq lr, lr, r4, asr #19 │ │ │ │ + addseq ip, lr, r0, ror #27 │ │ │ │ + umullseq lr, lr, r0, r9 @ │ │ │ │ + addseq ip, lr, ip, lsr #27 │ │ │ │ + addseq lr, lr, ip, asr r9 │ │ │ │ + addseq ip, lr, r8, ror sp │ │ │ │ + addseq lr, lr, r8, lsr #18 │ │ │ │ + addseq ip, lr, r4, asr #26 │ │ │ │ + @ instruction: 0x009ee8f4 │ │ │ │ + addseq ip, lr, r0, lsl sp │ │ │ │ + addseq lr, lr, r0, asr #17 │ │ │ │ + @ instruction: 0x009eccdc │ │ │ │ + addseq lr, lr, ip, lsl #17 │ │ │ │ + addseq ip, lr, r8, lsr #25 │ │ │ │ + addseq lr, lr, r8, asr r8 │ │ │ │ + addseq ip, lr, r4, ror ip │ │ │ │ + addseq lr, lr, r4, lsr #16 │ │ │ │ + addseq ip, lr, r0, asr #24 │ │ │ │ + @ instruction: 0x009ee7f0 │ │ │ │ + addseq ip, lr, ip, lsl #24 │ │ │ │ + @ instruction: 0x009ee7bc │ │ │ │ + @ instruction: 0x009ecbd8 │ │ │ │ + addseq lr, lr, r8, lsl #15 │ │ │ │ + addseq ip, lr, r4, lsr #23 │ │ │ │ + addseq lr, lr, r4, asr r7 │ │ │ │ + addseq ip, lr, r0, ror fp │ │ │ │ + addseq lr, lr, r0, lsr #14 │ │ │ │ + addseq ip, lr, ip, lsr fp │ │ │ │ + addseq lr, lr, ip, ror #13 │ │ │ │ + addseq ip, lr, r8, lsl #22 │ │ │ │ + @ instruction: 0x009ee6b8 │ │ │ │ + @ instruction: 0x009ecad4 │ │ │ │ + addseq lr, lr, r4, lsl #13 │ │ │ │ + addseq ip, lr, r0, lsr #21 │ │ │ │ + addseq lr, lr, r0, asr r6 │ │ │ │ + addseq ip, lr, ip, ror #20 │ │ │ │ + addseq lr, lr, ip, lsl r6 │ │ │ │ + addseq ip, lr, r8, lsr sl │ │ │ │ + addseq lr, lr, r8, ror #11 │ │ │ │ + addseq ip, lr, r4, lsl #20 │ │ │ │ + @ instruction: 0x009ee5b4 │ │ │ │ + ldr r0, [pc, #-828] @ 36d50c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 36d4c4 │ │ │ │ + ldr r0, [pc, #-836] @ 36d510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 36d4c8 │ │ │ │ + ldr r0, [pc, #-844] @ 36d514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 36d4cc │ │ │ │ + ldr r0, [pc, #-852] @ 36d518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 36d4d0 │ │ │ │ + ldr r0, [pc, #-860] @ 36d51c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 36d4d4 │ │ │ │ + ldr r0, [pc, #-868] @ 36d520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 36d4d8 │ │ │ │ + ldr r0, [pc, #-876] @ 36d524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 36d4dc │ │ │ │ + ldr r0, [pc, #-884] @ 36d528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 36d4e0 │ │ │ │ + ldr r0, [pc, #-892] @ 36d52c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 36d4e4 │ │ │ │ + ldr r0, [pc, #-900] @ 36d530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 36d4e8 │ │ │ │ + ldr r0, [pc, #-908] @ 36d534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 36d4ec │ │ │ │ + ldr r0, [pc, #-916] @ 36d538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 36d4f0 │ │ │ │ + ldr r0, [pc, #-924] @ 36d53c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 36d4f4 │ │ │ │ + ldr r0, [pc, #-932] @ 36d540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 36d4f8 │ │ │ │ + ldr r0, [pc, #-940] @ 36d544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 36d4fc │ │ │ │ + ldr r0, [pc, #-948] @ 36d548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 36d500 │ │ │ │ + ldr r0, [pc, #-956] @ 36d54c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 36d504 │ │ │ │ + ldr r0, [pc, #-964] @ 36d550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 36d508 │ │ │ │ + ldr r0, [pc, #-972] @ 36d554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 36d50c │ │ │ │ + ldr r0, [pc, #-980] @ 36d558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 36d510 │ │ │ │ + ldr r0, [pc, #-988] @ 36d55c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 36d514 │ │ │ │ + ldr r0, [pc, #-996] @ 36d560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 36d518 │ │ │ │ + ldr r0, [pc, #-1004] @ 36d564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 36d51c │ │ │ │ + ldr r0, [pc, #-1012] @ 36d568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 36d520 │ │ │ │ + ldr r0, [pc, #-1020] @ 36d56c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 36d524 │ │ │ │ + ldr r0, [pc, #-1028] @ 36d570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 36d528 │ │ │ │ + ldr r0, [pc, #-1036] @ 36d574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 36d52c │ │ │ │ + ldr r0, [pc, #-1044] @ 36d578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 36d530 │ │ │ │ + ldr r0, [pc, #-1052] @ 36d57c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 36d534 │ │ │ │ + ldr r0, [pc, #-1060] @ 36d580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 36d538 │ │ │ │ + ldr r0, [pc, #-1068] @ 36d584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 36d53c │ │ │ │ + ldr r0, [pc, #-1076] @ 36d588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 36d540 │ │ │ │ + ldr r0, [pc, #-1084] @ 36d58c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 36d544 │ │ │ │ + ldr r0, [pc, #-1092] @ 36d590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 36d548 │ │ │ │ + ldr r0, [pc, #-1100] @ 36d594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 36d54c │ │ │ │ + ldr r0, [pc, #-1108] @ 36d598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 36d550 │ │ │ │ + ldr r0, [pc, #-1116] @ 36d59c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 36d554 │ │ │ │ + ldr r0, [pc, #-1124] @ 36d5a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 36d558 │ │ │ │ + ldr r0, [pc, #-1132] @ 36d5a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 36d55c │ │ │ │ + ldr r0, [pc, #-1140] @ 36d5a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 36d560 │ │ │ │ + ldr r0, [pc, #-1148] @ 36d5ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 36d564 │ │ │ │ + ldr r0, [pc, #-1156] @ 36d5b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 36d568 │ │ │ │ + ldr r0, [pc, #-1164] @ 36d5b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 36d56c │ │ │ │ + ldr r0, [pc, #-1172] @ 36d5b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 36d570 │ │ │ │ + ldr r0, [pc, #-1180] @ 36d5bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 36d574 │ │ │ │ + ldr r0, [pc, #-1188] @ 36d5c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 36d578 │ │ │ │ + ldr r0, [pc, #-1196] @ 36d5c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 36d57c │ │ │ │ + ldr r0, [pc, #-1204] @ 36d5c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 36d580 │ │ │ │ + ldr r0, [pc, #-1212] @ 36d5cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 36d584 │ │ │ │ + ldr r0, [pc, #-1220] @ 36d5d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 36d588 │ │ │ │ + ldr r0, [pc, #-1228] @ 36d5d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 36d58c │ │ │ │ + ldr r0, [pc, #-1236] @ 36d5d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 36d590 │ │ │ │ + ldr r0, [pc, #-1244] @ 36d5dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 36d594 │ │ │ │ + ldr r0, [pc, #-1252] @ 36d5e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 36d598 │ │ │ │ + ldr r0, [pc, #-1260] @ 36d5e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 36d59c │ │ │ │ + ldr r0, [pc, #-1268] @ 36d5e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 36d5a0 │ │ │ │ + ldr r0, [pc, #-1276] @ 36d5ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 36d5a4 │ │ │ │ + ldr r0, [pc, #-1284] @ 36d5f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 36d5a8 │ │ │ │ + ldr r0, [pc, #-1292] @ 36d5f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 36d5ac │ │ │ │ + ldr r0, [pc, #-1300] @ 36d5f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 36d5b0 │ │ │ │ + ldr r0, [pc, #-1308] @ 36d5fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 36d5b4 │ │ │ │ + ldr r0, [pc, #-1316] @ 36d600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 36d5b8 │ │ │ │ + ldr r0, [pc, #-1324] @ 36d604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 36d5bc │ │ │ │ + ldr r0, [pc, #-1332] @ 36d608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 36d5c0 │ │ │ │ + ldr r0, [pc, #-1340] @ 36d60c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 36d5c4 │ │ │ │ + ldr r0, [pc, #-1348] @ 36d610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 36d5c8 │ │ │ │ + ldr r0, [pc, #-1356] @ 36d614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 36d5cc │ │ │ │ + ldr r0, [pc, #-1364] @ 36d618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 36d5d0 │ │ │ │ + ldr r0, [pc, #-1372] @ 36d61c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 36d5d4 │ │ │ │ + ldr r0, [pc, #-1380] @ 36d620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 36d5d8 │ │ │ │ + ldr r0, [pc, #-1388] @ 36d624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 36d5dc │ │ │ │ + ldr r0, [pc, #-1396] @ 36d628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 36d5e0 │ │ │ │ + ldr r0, [pc, #-1404] @ 36d62c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 36d5e4 │ │ │ │ + ldr r0, [pc, #-1412] @ 36d630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 36d5e8 │ │ │ │ + ldr r0, [pc, #-1420] @ 36d634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 36d5ec │ │ │ │ + ldr r0, [pc, #-1428] @ 36d638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 36d5f0 │ │ │ │ + ldr r0, [pc, #-1436] @ 36d63c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 36d5f4 │ │ │ │ + ldr r0, [pc, #-1444] @ 36d640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 36d5f8 │ │ │ │ + ldr r0, [pc, #-1452] @ 36d644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 36d5fc │ │ │ │ + ldr r0, [pc, #-1460] @ 36d648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 36d600 │ │ │ │ + ldr r0, [pc, #-1468] @ 36d64c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 36d604 │ │ │ │ + ldr r0, [pc, #-1476] @ 36d650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 36d608 │ │ │ │ + ldr r0, [pc, #-1484] @ 36d654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 36d60c │ │ │ │ + ldr r0, [pc, #-1492] @ 36d658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 36d610 │ │ │ │ + ldr r0, [pc, #-1500] @ 36d65c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 36d614 │ │ │ │ + ldr r0, [pc, #-1508] @ 36d660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 36d618 │ │ │ │ + ldr r0, [pc, #-1516] @ 36d664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 36d61c │ │ │ │ + ldr r0, [pc, #-1524] @ 36d668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 36d620 │ │ │ │ + ldr r0, [pc, #-1532] @ 36d66c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 36d624 │ │ │ │ + ldr r0, [pc, #-1540] @ 36d670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 36d628 │ │ │ │ + ldr r0, [pc, #-1548] @ 36d674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 36d62c │ │ │ │ + ldr r0, [pc, #-1556] @ 36d678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 36d630 │ │ │ │ + ldr r0, [pc, #-1564] @ 36d67c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 36d634 │ │ │ │ + ldr r0, [pc, #-1572] @ 36d680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 36d638 │ │ │ │ + ldr r0, [pc, #-1580] @ 36d684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 36d63c │ │ │ │ + ldr r0, [pc, #-1588] @ 36d688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 36d640 │ │ │ │ + ldr r0, [pc, #-1596] @ 36d68c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 36d644 │ │ │ │ + ldr r0, [pc, #-1604] @ 36d690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 36d648 │ │ │ │ + ldr r0, [pc, #-1612] @ 36d694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 36d64c │ │ │ │ + ldr r0, [pc, #-1620] @ 36d698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 36d650 │ │ │ │ + ldr r0, [pc, #-1628] @ 36d69c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 36d654 │ │ │ │ + ldr r0, [pc, #-1636] @ 36d6a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 36d658 │ │ │ │ + ldr r0, [pc, #-1644] @ 36d6a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 36d65c │ │ │ │ + ldr r0, [pc, #-1652] @ 36d6a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 36d660 │ │ │ │ + ldr r0, [pc, #-1660] @ 36d6ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 36d664 │ │ │ │ + ldr r0, [pc, #-1668] @ 36d6b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 36d668 │ │ │ │ + ldr r0, [pc, #-1676] @ 36d6b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 36d66c │ │ │ │ + ldr r0, [pc, #-1684] @ 36d6b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 36d670 │ │ │ │ + ldr r0, [pc, #-1692] @ 36d6bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 36d674 │ │ │ │ + ldr r0, [pc, #-1700] @ 36d6c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 36d678 │ │ │ │ + ldr r0, [pc, #-1708] @ 36d6c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 36d67c │ │ │ │ + ldr r0, [pc, #-1716] @ 36d6c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 36d680 │ │ │ │ + ldr r0, [pc, #-1724] @ 36d6cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 36d684 │ │ │ │ + ldr r0, [pc, #-1732] @ 36d6d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 36d688 │ │ │ │ + ldr r0, [pc, #-1740] @ 36d6d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 36d68c │ │ │ │ + ldr r0, [pc, #-1748] @ 36d6d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 36d690 │ │ │ │ + ldr r0, [pc, #-1756] @ 36d6dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 36d694 │ │ │ │ + ldr r0, [pc, #-1764] @ 36d6e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 36d698 │ │ │ │ + ldr r0, [pc, #-1772] @ 36d6e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 36d69c │ │ │ │ + ldr r0, [pc, #-1780] @ 36d6e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 36d6a0 │ │ │ │ + ldr r0, [pc, #-1788] @ 36d6ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 36d6a4 │ │ │ │ + ldr r0, [pc, #-1796] @ 36d6f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 36d6a8 │ │ │ │ + ldr r0, [pc, #-1804] @ 36d6f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 36d6ac │ │ │ │ + ldr r0, [pc, #-1812] @ 36d6f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 36d6b0 │ │ │ │ + ldr r0, [pc, #-1820] @ 36d6fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 36d6b4 │ │ │ │ + ldr r0, [pc, #-1828] @ 36d700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 36d6b8 │ │ │ │ + ldr r0, [pc, #-1836] @ 36d704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 36d6bc │ │ │ │ + ldr r0, [pc, #-1844] @ 36d708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 36d6c0 │ │ │ │ + ldr r0, [pc, #-1852] @ 36d70c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 36d6c4 │ │ │ │ + ldr r0, [pc, #-1860] @ 36d710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 36d6c8 │ │ │ │ + ldr r0, [pc, #-1868] @ 36d714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 36d6cc │ │ │ │ + ldr r0, [pc, #-1876] @ 36d718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 36d6d0 │ │ │ │ + ldr r0, [pc, #-1884] @ 36d71c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 36d6d4 │ │ │ │ + ldr r0, [pc, #-1892] @ 36d720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 36d6d8 │ │ │ │ + ldr r0, [pc, #-1900] @ 36d724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 36d6dc │ │ │ │ + ldr r0, [pc, #-1908] @ 36d728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 36d6e0 │ │ │ │ + ldr r0, [pc, #-1916] @ 36d72c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 36d6e4 │ │ │ │ + ldr r0, [pc, #-1924] @ 36d730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 36d6e8 │ │ │ │ + ldr r0, [pc, #-1932] @ 36d734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 36d6ec │ │ │ │ + ldr r0, [pc, #-1940] @ 36d738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 36d6f0 │ │ │ │ + ldr r0, [pc, #-1948] @ 36d73c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 36d6f4 │ │ │ │ + ldr r0, [pc, #-1956] @ 36d740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 36d6f8 │ │ │ │ + ldr r0, [pc, #-1964] @ 36d744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 36d6fc │ │ │ │ + ldr r0, [pc, #-1972] @ 36d748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 36d700 │ │ │ │ + ldr r0, [pc, #-1980] @ 36d74c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 36d704 │ │ │ │ + ldr r0, [pc, #-1988] @ 36d750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 36d708 │ │ │ │ + ldr r0, [pc, #-1996] @ 36d754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 36d70c │ │ │ │ + ldr r0, [pc, #-2004] @ 36d758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 36d710 │ │ │ │ + ldr r0, [pc, #-2012] @ 36d75c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 36d714 │ │ │ │ + ldr r0, [pc, #-2020] @ 36d760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 36d718 │ │ │ │ + ldr r0, [pc, #-2028] @ 36d764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 36d71c │ │ │ │ + ldr r0, [pc, #-2036] @ 36d768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 36d720 │ │ │ │ + ldr r0, [pc, #-2044] @ 36d76c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 36d724 │ │ │ │ + ldr r0, [pc, #-2052] @ 36d770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 36d728 │ │ │ │ + ldr r0, [pc, #-2060] @ 36d774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 36d72c │ │ │ │ + ldr r0, [pc, #-2068] @ 36d778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 36d730 │ │ │ │ + ldr r0, [pc, #-2076] @ 36d77c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 36d734 │ │ │ │ + ldr r0, [pc, #-2084] @ 36d780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 36d738 │ │ │ │ + ldr r0, [pc, #-2092] @ 36d784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 36d73c │ │ │ │ + ldr r0, [pc, #-2100] @ 36d788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 36d740 │ │ │ │ + ldr r0, [pc, #-2108] @ 36d78c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 36d744 │ │ │ │ + ldr r0, [pc, #-2116] @ 36d790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 36d748 │ │ │ │ + ldr r0, [pc, #-2124] @ 36d794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 36d74c │ │ │ │ + ldr r0, [pc, #-2132] @ 36d798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 36d750 │ │ │ │ + ldr r0, [pc, #-2140] @ 36d79c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 36d754 │ │ │ │ + ldr r0, [pc, #-2148] @ 36d7a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 36d758 │ │ │ │ + ldr r0, [pc, #-2156] @ 36d7a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 36d75c │ │ │ │ + ldr r0, [pc, #-2164] @ 36d7a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 36d760 │ │ │ │ + ldr r0, [pc, #-2172] @ 36d7ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 36d764 │ │ │ │ + ldr r0, [pc, #-2180] @ 36d7b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 36d768 │ │ │ │ + ldr r0, [pc, #-2188] @ 36d7b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 36d76c │ │ │ │ + ldr r0, [pc, #-2196] @ 36d7b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 36d770 │ │ │ │ + ldr r0, [pc, #-2204] @ 36d7bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 36d774 │ │ │ │ + ldr r0, [pc, #-2212] @ 36d7c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 36d778 │ │ │ │ + ldr r0, [pc, #-2220] @ 36d7c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 36d77c │ │ │ │ + ldr r0, [pc, #-2228] @ 36d7c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 36d780 │ │ │ │ + ldr r0, [pc, #-2236] @ 36d7cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 36d784 │ │ │ │ + ldr r0, [pc, #-2244] @ 36d7d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 36d788 │ │ │ │ + ldr r0, [pc, #-2252] @ 36d7d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 36d78c │ │ │ │ + ldr r0, [pc, #-2260] @ 36d7d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 36d790 │ │ │ │ + ldr r0, [pc, #-2268] @ 36d7dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 36d794 │ │ │ │ + ldr r0, [pc, #-2276] @ 36d7e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 36d798 │ │ │ │ + ldr r0, [pc, #-2284] @ 36d7e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 36d79c │ │ │ │ + ldr r0, [pc, #-2292] @ 36d7e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 36d7a0 │ │ │ │ + ldr r0, [pc, #-2300] @ 36d7ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 36d7a4 │ │ │ │ + ldr r0, [pc, #-2308] @ 36d7f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 36d7a8 │ │ │ │ + ldr r0, [pc, #-2316] @ 36d7f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 36d7ac │ │ │ │ + ldr r0, [pc, #-2324] @ 36d7f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 36d7b0 │ │ │ │ + ldr r0, [pc, #-2332] @ 36d7fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 36d7b4 │ │ │ │ + ldr r0, [pc, #-2340] @ 36d800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 36d7b8 │ │ │ │ + ldr r0, [pc, #-2348] @ 36d804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 36d7bc │ │ │ │ + ldr r0, [pc, #-2356] @ 36d808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 36d7c0 │ │ │ │ + ldr r0, [pc, #-2364] @ 36d80c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 36d7c4 │ │ │ │ + ldr r0, [pc, #-2372] @ 36d810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 36d7c8 │ │ │ │ + ldr r0, [pc, #-2380] @ 36d814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 36d7cc │ │ │ │ + ldr r0, [pc, #-2388] @ 36d818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 36d7d0 │ │ │ │ + ldr r0, [pc, #-2396] @ 36d81c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 36d7d4 │ │ │ │ + ldr r0, [pc, #-2404] @ 36d820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 36d7d8 │ │ │ │ + ldr r0, [pc, #-2412] @ 36d824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 36d7dc │ │ │ │ + ldr r0, [pc, #-2420] @ 36d828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 36d7e0 │ │ │ │ + ldr r0, [pc, #-2428] @ 36d82c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 36d7e4 │ │ │ │ + ldr r0, [pc, #-2436] @ 36d830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 36d7e8 │ │ │ │ + ldr r0, [pc, #-2444] @ 36d834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 36d7ec │ │ │ │ + ldr r0, [pc, #-2452] @ 36d838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 36d7f0 │ │ │ │ + ldr r0, [pc, #-2460] @ 36d83c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 36eb20 │ │ │ │ + ldr r0, [pc, #2440] @ 36eb6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 36eb24 │ │ │ │ + ldr r0, [pc, #2432] @ 36eb70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 36eb28 │ │ │ │ + ldr r0, [pc, #2424] @ 36eb74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 36eb2c │ │ │ │ + ldr r0, [pc, #2416] @ 36eb78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 36eb30 │ │ │ │ + ldr r0, [pc, #2408] @ 36eb7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 36eb34 │ │ │ │ + ldr r0, [pc, #2400] @ 36eb80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 36eb38 │ │ │ │ + ldr r0, [pc, #2392] @ 36eb84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 36eb3c │ │ │ │ + ldr r0, [pc, #2384] @ 36eb88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 36eb40 │ │ │ │ + ldr r0, [pc, #2376] @ 36eb8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 36eb44 │ │ │ │ + ldr r0, [pc, #2368] @ 36eb90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 36eb48 │ │ │ │ + ldr r0, [pc, #2360] @ 36eb94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 36eb4c │ │ │ │ + ldr r0, [pc, #2352] @ 36eb98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 36eb50 │ │ │ │ + ldr r0, [pc, #2344] @ 36eb9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 36eb54 │ │ │ │ + ldr r0, [pc, #2336] @ 36eba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 36eb58 │ │ │ │ + ldr r0, [pc, #2328] @ 36eba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 36eb5c │ │ │ │ + ldr r0, [pc, #2320] @ 36eba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 36eb60 │ │ │ │ + ldr r0, [pc, #2312] @ 36ebac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 36eb64 │ │ │ │ + ldr r0, [pc, #2304] @ 36ebb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 36eb68 │ │ │ │ + ldr r0, [pc, #2296] @ 36ebb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 36eb6c │ │ │ │ + ldr r0, [pc, #2288] @ 36ebb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 36eb70 │ │ │ │ + ldr r0, [pc, #2280] @ 36ebbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 36eb74 │ │ │ │ + ldr r0, [pc, #2272] @ 36ebc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 36eb78 │ │ │ │ + ldr r0, [pc, #2264] @ 36ebc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 36eb7c │ │ │ │ + ldr r0, [pc, #2256] @ 36ebc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 36eb80 │ │ │ │ + ldr r0, [pc, #2248] @ 36ebcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 36eb84 │ │ │ │ + ldr r0, [pc, #2240] @ 36ebd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 36eb88 │ │ │ │ + ldr r0, [pc, #2232] @ 36ebd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 36eb8c │ │ │ │ + ldr r0, [pc, #2224] @ 36ebd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 36eb90 │ │ │ │ + ldr r0, [pc, #2216] @ 36ebdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 36eb94 │ │ │ │ + ldr r0, [pc, #2208] @ 36ebe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 36eb98 │ │ │ │ + ldr r0, [pc, #2200] @ 36ebe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 36eb9c │ │ │ │ + ldr r0, [pc, #2192] @ 36ebe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 36eba0 │ │ │ │ + ldr r0, [pc, #2184] @ 36ebec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 36eba4 │ │ │ │ + ldr r0, [pc, #2176] @ 36ebf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 36eba8 │ │ │ │ + ldr r0, [pc, #2168] @ 36ebf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 36ebac │ │ │ │ + ldr r0, [pc, #2160] @ 36ebf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 36ebb0 │ │ │ │ + ldr r0, [pc, #2152] @ 36ebfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 36ebb4 │ │ │ │ + ldr r0, [pc, #2144] @ 36ec00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 36ebb8 │ │ │ │ + ldr r0, [pc, #2136] @ 36ec04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 36ebbc │ │ │ │ + ldr r0, [pc, #2128] @ 36ec08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 36ebc0 │ │ │ │ + ldr r0, [pc, #2120] @ 36ec0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 36ebc4 │ │ │ │ + ldr r0, [pc, #2112] @ 36ec10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 36ebc8 │ │ │ │ + ldr r0, [pc, #2104] @ 36ec14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 36ebcc │ │ │ │ + ldr r0, [pc, #2096] @ 36ec18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 36ebd0 │ │ │ │ + ldr r0, [pc, #2088] @ 36ec1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 36ebd4 │ │ │ │ + ldr r0, [pc, #2080] @ 36ec20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 36ebd8 │ │ │ │ + ldr r0, [pc, #2072] @ 36ec24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 36ebdc │ │ │ │ + ldr r0, [pc, #2064] @ 36ec28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 36ebe0 │ │ │ │ + ldr r0, [pc, #2056] @ 36ec2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 36ebe4 │ │ │ │ + ldr r0, [pc, #2048] @ 36ec30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 36ebe8 │ │ │ │ + ldr r0, [pc, #2040] @ 36ec34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 36ebec │ │ │ │ + ldr r0, [pc, #2032] @ 36ec38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 36ebf0 │ │ │ │ + ldr r0, [pc, #2024] @ 36ec3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 36ebf4 │ │ │ │ + ldr r0, [pc, #2016] @ 36ec40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 36ebf8 │ │ │ │ + ldr r0, [pc, #2008] @ 36ec44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 36ebfc │ │ │ │ + ldr r0, [pc, #2000] @ 36ec48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 36ec00 │ │ │ │ + ldr r0, [pc, #1992] @ 36ec4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 36ec04 │ │ │ │ + ldr r0, [pc, #1984] @ 36ec50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 36ec08 │ │ │ │ + ldr r0, [pc, #1976] @ 36ec54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 36ec0c │ │ │ │ + ldr r0, [pc, #1968] @ 36ec58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 36ec10 │ │ │ │ + ldr r0, [pc, #1960] @ 36ec5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 36ec14 │ │ │ │ + ldr r0, [pc, #1952] @ 36ec60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 36ec18 │ │ │ │ + ldr r0, [pc, #1944] @ 36ec64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 36ec1c │ │ │ │ + ldr r0, [pc, #1936] @ 36ec68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 36ec20 │ │ │ │ + ldr r0, [pc, #1928] @ 36ec6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 36ec24 │ │ │ │ + ldr r0, [pc, #1920] @ 36ec70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 36ec28 │ │ │ │ + ldr r0, [pc, #1912] @ 36ec74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 36ec2c │ │ │ │ + ldr r0, [pc, #1904] @ 36ec78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 36ec30 │ │ │ │ + ldr r0, [pc, #1896] @ 36ec7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 36ec34 │ │ │ │ + ldr r0, [pc, #1888] @ 36ec80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 36ec38 │ │ │ │ + ldr r0, [pc, #1880] @ 36ec84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 36ec3c │ │ │ │ + ldr r0, [pc, #1872] @ 36ec88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 36ec40 │ │ │ │ + ldr r0, [pc, #1864] @ 36ec8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 36ec44 │ │ │ │ + ldr r0, [pc, #1856] @ 36ec90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 36ec48 │ │ │ │ + ldr r0, [pc, #1848] @ 36ec94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 36ec4c │ │ │ │ + ldr r0, [pc, #1840] @ 36ec98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 36ec50 │ │ │ │ + ldr r0, [pc, #1832] @ 36ec9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 36ec54 │ │ │ │ + ldr r0, [pc, #1824] @ 36eca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 36ec58 │ │ │ │ + ldr r0, [pc, #1816] @ 36eca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 36ec5c │ │ │ │ + ldr r0, [pc, #1808] @ 36eca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 36ec60 │ │ │ │ + ldr r0, [pc, #1800] @ 36ecac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 36ec64 │ │ │ │ + ldr r0, [pc, #1792] @ 36ecb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 36ec68 │ │ │ │ + ldr r0, [pc, #1784] @ 36ecb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 36ec6c │ │ │ │ + ldr r0, [pc, #1776] @ 36ecb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 36ec70 │ │ │ │ + ldr r0, [pc, #1768] @ 36ecbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 36ec74 │ │ │ │ + ldr r0, [pc, #1760] @ 36ecc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 36ec78 │ │ │ │ + ldr r0, [pc, #1752] @ 36ecc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 36ec7c │ │ │ │ + ldr r0, [pc, #1744] @ 36ecc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 36ec80 │ │ │ │ + ldr r0, [pc, #1736] @ 36eccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 36ec84 │ │ │ │ + ldr r0, [pc, #1728] @ 36ecd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 36ec88 │ │ │ │ + ldr r0, [pc, #1720] @ 36ecd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 36ec8c │ │ │ │ + ldr r0, [pc, #1712] @ 36ecd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 36ec90 │ │ │ │ + ldr r0, [pc, #1704] @ 36ecdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 36ec94 │ │ │ │ + ldr r0, [pc, #1696] @ 36ece0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 36ec98 │ │ │ │ + ldr r0, [pc, #1688] @ 36ece4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 36ec9c │ │ │ │ + ldr r0, [pc, #1680] @ 36ece8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 36eca0 │ │ │ │ + ldr r0, [pc, #1672] @ 36ecec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 36eca4 │ │ │ │ + ldr r0, [pc, #1664] @ 36ecf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 36eca8 │ │ │ │ + ldr r0, [pc, #1656] @ 36ecf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 36ecac │ │ │ │ + ldr r0, [pc, #1648] @ 36ecf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 36ecb0 │ │ │ │ + ldr r0, [pc, #1640] @ 36ecfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 36ecb4 │ │ │ │ + ldr r0, [pc, #1632] @ 36ed00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 36ecb8 │ │ │ │ + ldr r0, [pc, #1624] @ 36ed04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 36ecbc │ │ │ │ + ldr r0, [pc, #1616] @ 36ed08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 36ecc0 │ │ │ │ + ldr r0, [pc, #1608] @ 36ed0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 36ecc4 │ │ │ │ + ldr r0, [pc, #1600] @ 36ed10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 36ecc8 │ │ │ │ + ldr r0, [pc, #1592] @ 36ed14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 36eccc │ │ │ │ + ldr r0, [pc, #1584] @ 36ed18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 36ecd0 │ │ │ │ + ldr r0, [pc, #1576] @ 36ed1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 36ecd4 │ │ │ │ + ldr r0, [pc, #1568] @ 36ed20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 36ecd8 │ │ │ │ + ldr r0, [pc, #1560] @ 36ed24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 36ecdc │ │ │ │ + ldr r0, [pc, #1552] @ 36ed28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 36ece0 │ │ │ │ + ldr r0, [pc, #1544] @ 36ed2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 36ece4 │ │ │ │ + ldr r0, [pc, #1536] @ 36ed30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 36ece8 │ │ │ │ + ldr r0, [pc, #1528] @ 36ed34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 36ecec │ │ │ │ + ldr r0, [pc, #1520] @ 36ed38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 36ecf0 │ │ │ │ + ldr r0, [pc, #1512] @ 36ed3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 36ecf4 │ │ │ │ + ldr r0, [pc, #1504] @ 36ed40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 36ecf8 │ │ │ │ + ldr r0, [pc, #1496] @ 36ed44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 36ecfc │ │ │ │ + ldr r0, [pc, #1488] @ 36ed48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 36ed00 │ │ │ │ + ldr r0, [pc, #1480] @ 36ed4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 36ed04 │ │ │ │ + ldr r0, [pc, #1472] @ 36ed50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 36ed08 │ │ │ │ + ldr r0, [pc, #1464] @ 36ed54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 36ed0c │ │ │ │ + ldr r0, [pc, #1456] @ 36ed58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 36ed10 │ │ │ │ + ldr r0, [pc, #1448] @ 36ed5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 36ed14 │ │ │ │ + ldr r0, [pc, #1440] @ 36ed60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 36ed18 │ │ │ │ + ldr r0, [pc, #1432] @ 36ed64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 36ed1c │ │ │ │ + ldr r0, [pc, #1424] @ 36ed68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 36ed20 │ │ │ │ + ldr r0, [pc, #1416] @ 36ed6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 36ed24 │ │ │ │ + ldr r0, [pc, #1408] @ 36ed70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 36ed28 │ │ │ │ + ldr r0, [pc, #1400] @ 36ed74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 36ed2c │ │ │ │ + ldr r0, [pc, #1392] @ 36ed78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 36ed30 │ │ │ │ + ldr r0, [pc, #1384] @ 36ed7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 36ed34 │ │ │ │ + ldr r0, [pc, #1376] @ 36ed80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 36ed38 │ │ │ │ + ldr r0, [pc, #1368] @ 36ed84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 36ed3c │ │ │ │ + ldr r0, [pc, #1360] @ 36ed88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 36ed40 │ │ │ │ + ldr r0, [pc, #1352] @ 36ed8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 36ed44 │ │ │ │ + ldr r0, [pc, #1344] @ 36ed90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 36ed48 │ │ │ │ + ldr r0, [pc, #1336] @ 36ed94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 36ed4c │ │ │ │ + ldr r0, [pc, #1328] @ 36ed98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 36ed50 │ │ │ │ + ldr r0, [pc, #1320] @ 36ed9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 36ed54 │ │ │ │ + ldr r0, [pc, #1312] @ 36eda0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 36ed58 │ │ │ │ + ldr r0, [pc, #1304] @ 36eda4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 36ed5c │ │ │ │ + ldr r0, [pc, #1296] @ 36eda8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 36ed60 │ │ │ │ + ldr r0, [pc, #1288] @ 36edac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 36ed64 │ │ │ │ + ldr r0, [pc, #1280] @ 36edb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 36ed68 │ │ │ │ + ldr r0, [pc, #1272] @ 36edb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 36ed6c │ │ │ │ + ldr r0, [pc, #1264] @ 36edb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 36ed70 │ │ │ │ + ldr r0, [pc, #1256] @ 36edbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 36ed74 │ │ │ │ + ldr r0, [pc, #1248] @ 36edc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 36ed78 │ │ │ │ + ldr r0, [pc, #1240] @ 36edc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 36ed7c │ │ │ │ + ldr r0, [pc, #1232] @ 36edc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 36ed80 │ │ │ │ + ldr r0, [pc, #1224] @ 36edcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 36ed84 │ │ │ │ + ldr r0, [pc, #1216] @ 36edd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 36ed88 │ │ │ │ + ldr r0, [pc, #1208] @ 36edd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 36ed8c │ │ │ │ + ldr r0, [pc, #1200] @ 36edd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 36ed90 │ │ │ │ + ldr r0, [pc, #1192] @ 36eddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 36ed94 │ │ │ │ + ldr r0, [pc, #1184] @ 36ede0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 36ed98 │ │ │ │ + ldr r0, [pc, #1176] @ 36ede4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 36ed9c │ │ │ │ + ldr r0, [pc, #1168] @ 36ede8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 36eda0 │ │ │ │ + ldr r0, [pc, #1160] @ 36edec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 36eda4 │ │ │ │ + ldr r0, [pc, #1152] @ 36edf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 36eda8 │ │ │ │ + ldr r0, [pc, #1144] @ 36edf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 36edac │ │ │ │ + ldr r0, [pc, #1136] @ 36edf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 36edb0 │ │ │ │ + ldr r0, [pc, #1128] @ 36edfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 36edb4 │ │ │ │ + ldr r0, [pc, #1120] @ 36ee00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 36edb8 │ │ │ │ + ldr r0, [pc, #1112] @ 36ee04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 36edbc │ │ │ │ + ldr r0, [pc, #1104] @ 36ee08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 36edc0 │ │ │ │ + ldr r0, [pc, #1096] @ 36ee0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 36edc4 │ │ │ │ + ldr r0, [pc, #1088] @ 36ee10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 36edc8 │ │ │ │ + ldr r0, [pc, #1080] @ 36ee14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 36edcc │ │ │ │ + ldr r0, [pc, #1072] @ 36ee18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 36edd0 │ │ │ │ + ldr r0, [pc, #1064] @ 36ee1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 36edd4 │ │ │ │ + ldr r0, [pc, #1056] @ 36ee20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 36edd8 │ │ │ │ + ldr r0, [pc, #1048] @ 36ee24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 36eddc │ │ │ │ + ldr r0, [pc, #1040] @ 36ee28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 36ede0 │ │ │ │ + ldr r0, [pc, #1032] @ 36ee2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 36ede4 │ │ │ │ + ldr r0, [pc, #1024] @ 36ee30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 36ede8 │ │ │ │ + ldr r0, [pc, #1016] @ 36ee34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 36edec │ │ │ │ + ldr r0, [pc, #1008] @ 36ee38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 36edf0 │ │ │ │ + ldr r0, [pc, #1000] @ 36ee3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 36edf4 │ │ │ │ + ldr r0, [pc, #992] @ 36ee40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 36edf8 │ │ │ │ + ldr r0, [pc, #984] @ 36ee44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 36edfc │ │ │ │ + ldr r0, [pc, #976] @ 36ee48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 36ee00 │ │ │ │ + ldr r0, [pc, #968] @ 36ee4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 36ee04 │ │ │ │ + ldr r0, [pc, #960] @ 36ee50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 36ee08 │ │ │ │ + ldr r0, [pc, #952] @ 36ee54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 36ee0c │ │ │ │ + ldr r0, [pc, #944] @ 36ee58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 36ee10 │ │ │ │ + ldr r0, [pc, #936] @ 36ee5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 36ee14 │ │ │ │ + ldr r0, [pc, #928] @ 36ee60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 36ee18 │ │ │ │ + ldr r0, [pc, #920] @ 36ee64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 36ee1c │ │ │ │ + ldr r0, [pc, #912] @ 36ee68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 36ee20 │ │ │ │ + ldr r0, [pc, #904] @ 36ee6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 36ee24 │ │ │ │ + ldr r0, [pc, #896] @ 36ee70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 36ee28 │ │ │ │ + ldr r0, [pc, #888] @ 36ee74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 36ee2c │ │ │ │ + ldr r0, [pc, #880] @ 36ee78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 36ee30 │ │ │ │ + ldr r0, [pc, #872] @ 36ee7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 36ee34 │ │ │ │ + ldr r0, [pc, #864] @ 36ee80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 36ee38 │ │ │ │ + ldr r0, [pc, #856] @ 36ee84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 36ee3c │ │ │ │ + ldr r0, [pc, #848] @ 36ee88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 36ee40 │ │ │ │ + ldr r0, [pc, #840] @ 36ee8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 36ee44 │ │ │ │ + ldr r0, [pc, #832] @ 36ee90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 36ee48 │ │ │ │ + ldr r0, [pc, #824] @ 36ee94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 36ee4c │ │ │ │ + ldr r0, [pc, #816] @ 36ee98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x009ec9dc │ │ │ │ - addseq lr, lr, ip, lsl #11 │ │ │ │ - addseq ip, lr, r8, lsr #19 │ │ │ │ - addseq lr, lr, r8, asr r5 │ │ │ │ - addseq ip, lr, r4, ror r9 │ │ │ │ - addseq lr, lr, r4, lsr #10 │ │ │ │ - addseq ip, lr, r0, asr #18 │ │ │ │ - @ instruction: 0x009ee4f0 │ │ │ │ - addseq ip, lr, ip, lsl #18 │ │ │ │ - @ instruction: 0x009ee4bc │ │ │ │ - @ instruction: 0x009ec8d8 │ │ │ │ - addseq lr, lr, r8, lsl #9 │ │ │ │ - addseq ip, lr, r4, lsr #17 │ │ │ │ - addseq lr, lr, r4, asr r4 │ │ │ │ - addseq ip, lr, r0, ror r8 │ │ │ │ - addseq lr, lr, r0, lsr #8 │ │ │ │ - addseq ip, lr, ip, lsr r8 │ │ │ │ - addseq lr, lr, ip, ror #7 │ │ │ │ - addseq ip, lr, r8, lsl #16 │ │ │ │ - @ instruction: 0x009ee3b8 │ │ │ │ - @ instruction: 0x009ec7d4 │ │ │ │ - addseq lr, lr, r4, lsl #7 │ │ │ │ - addseq ip, lr, r0, lsr #15 │ │ │ │ - addseq lr, lr, r0, asr r3 │ │ │ │ - addseq ip, lr, ip, ror #14 │ │ │ │ - addseq lr, lr, ip, lsl r3 │ │ │ │ - addseq ip, lr, r8, lsr r7 │ │ │ │ - addseq lr, lr, r8, ror #5 │ │ │ │ - addseq ip, lr, r4, lsl #14 │ │ │ │ - @ instruction: 0x009ee2b4 │ │ │ │ - @ instruction: 0x009ec6d0 │ │ │ │ - addseq lr, lr, r0, lsl #5 │ │ │ │ - umullseq ip, lr, ip, r6 │ │ │ │ - addseq lr, lr, ip, asr #4 │ │ │ │ - addseq ip, lr, r8, ror #12 │ │ │ │ - addseq lr, lr, r8, lsl r2 │ │ │ │ - addseq ip, lr, r4, lsr r6 │ │ │ │ - addseq lr, lr, r4, ror #3 │ │ │ │ - addseq ip, lr, r0, lsl #12 │ │ │ │ - @ instruction: 0x009ee1b0 │ │ │ │ - addseq ip, lr, ip, asr #11 │ │ │ │ - addseq lr, lr, ip, ror r1 │ │ │ │ - umullseq ip, lr, r8, r5 │ │ │ │ - addseq lr, lr, r8, asr #2 │ │ │ │ - addseq ip, lr, r4, ror #10 │ │ │ │ - addseq lr, lr, r4, lsl r1 │ │ │ │ - addseq ip, lr, r0, lsr r5 │ │ │ │ - addseq lr, lr, r0, ror #1 │ │ │ │ - @ instruction: 0x009ec4fc │ │ │ │ - addseq lr, lr, ip, lsr #1 │ │ │ │ - addseq ip, lr, r8, asr #9 │ │ │ │ - addseq lr, lr, r8, ror r0 │ │ │ │ - umullseq ip, lr, r4, r4 │ │ │ │ - addseq lr, lr, r4, asr #32 │ │ │ │ - addseq ip, lr, r0, ror #8 │ │ │ │ - addseq lr, lr, r0, lsl r0 │ │ │ │ - addseq ip, lr, ip, lsr #8 │ │ │ │ - @ instruction: 0x009edfdc │ │ │ │ - @ instruction: 0x009ec3f8 │ │ │ │ - addseq sp, lr, r8, lsr #31 │ │ │ │ - addseq ip, lr, r4, asr #7 │ │ │ │ - addseq sp, lr, r4, ror pc │ │ │ │ - umullseq ip, lr, r0, r3 │ │ │ │ - addseq sp, lr, r0, asr #30 │ │ │ │ - addseq ip, lr, ip, asr r3 │ │ │ │ - addseq sp, lr, ip, lsl #30 │ │ │ │ - addseq ip, lr, r8, lsr #6 │ │ │ │ - @ instruction: 0x009eded8 │ │ │ │ - @ instruction: 0x009ec2f4 │ │ │ │ - addseq sp, lr, r4, lsr #29 │ │ │ │ - addseq ip, lr, r0, asr #5 │ │ │ │ - addseq sp, lr, r0, ror lr │ │ │ │ - addseq ip, lr, ip, lsl #5 │ │ │ │ - addseq sp, lr, ip, lsr lr │ │ │ │ - addseq ip, lr, r8, asr r2 │ │ │ │ - addseq sp, lr, r8, lsl #28 │ │ │ │ - addseq ip, lr, r4, lsr #4 │ │ │ │ - @ instruction: 0x009eddd4 │ │ │ │ - @ instruction: 0x009ec1f0 │ │ │ │ - addseq sp, lr, r0, lsr #27 │ │ │ │ - @ instruction: 0x009ec1bc │ │ │ │ - addseq sp, lr, ip, ror #26 │ │ │ │ - addseq ip, lr, r8, lsl #3 │ │ │ │ - addseq sp, lr, r8, lsr sp │ │ │ │ - addseq ip, lr, r4, asr r1 │ │ │ │ - addseq sp, lr, r4, lsl #26 │ │ │ │ - addseq ip, lr, r0, lsr #2 │ │ │ │ - @ instruction: 0x009edcd0 │ │ │ │ - addseq ip, lr, ip, ror #1 │ │ │ │ - umullseq sp, lr, ip, ip │ │ │ │ - ldrheq ip, [lr], r8 │ │ │ │ - addseq sp, lr, ip, ror #24 │ │ │ │ - addseq ip, lr, r4, lsl #1 │ │ │ │ - addseq sp, lr, ip, lsr ip │ │ │ │ - addseq ip, lr, r0, asr r0 │ │ │ │ - addseq sp, lr, ip, lsl #24 │ │ │ │ - addseq ip, lr, ip, lsl r0 │ │ │ │ - @ instruction: 0x009edbdc │ │ │ │ - addseq fp, lr, r8, ror #31 │ │ │ │ - addseq sp, lr, ip, lsr #23 │ │ │ │ - @ instruction: 0x009ebfb4 │ │ │ │ - addseq sp, lr, ip, ror fp │ │ │ │ - addseq fp, lr, r0, lsl #31 │ │ │ │ - addseq sp, lr, ip, asr #22 │ │ │ │ - addseq fp, lr, ip, asr #30 │ │ │ │ - addseq sp, lr, ip, lsl fp │ │ │ │ - addseq fp, lr, r8, lsl pc │ │ │ │ - addseq sp, lr, ip, ror #21 │ │ │ │ - addseq fp, lr, r4, ror #29 │ │ │ │ - @ instruction: 0x009edabc │ │ │ │ - @ instruction: 0x009ebeb0 │ │ │ │ - addseq fp, lr, r0, lsl #29 │ │ │ │ - addseq fp, lr, r0, asr lr │ │ │ │ - addseq fp, lr, r0, lsr #28 │ │ │ │ - @ instruction: 0x009ebdf0 │ │ │ │ - addseq fp, lr, r0, asr #27 │ │ │ │ - umullseq fp, lr, r0, sp │ │ │ │ - addseq fp, lr, r0, ror #26 │ │ │ │ - addseq fp, lr, r0, lsr sp │ │ │ │ - addseq fp, lr, r0, lsl #26 │ │ │ │ - @ instruction: 0x009ebcd0 │ │ │ │ - addseq fp, lr, r0, lsr #25 │ │ │ │ - addseq fp, lr, r0, ror ip │ │ │ │ - addseq fp, lr, r0, asr #24 │ │ │ │ - addseq fp, lr, r0, lsl ip │ │ │ │ - addseq fp, lr, r0, ror #23 │ │ │ │ - @ instruction: 0x009ebbb0 │ │ │ │ - addseq fp, lr, r0, lsl #23 │ │ │ │ - addseq fp, lr, r0, asr fp │ │ │ │ - addseq fp, lr, r0, lsr #22 │ │ │ │ - @ instruction: 0x009ebaf0 │ │ │ │ - addseq fp, lr, r0, asr #21 │ │ │ │ - umullseq fp, lr, r0, sl │ │ │ │ - addseq fp, lr, r0, ror #20 │ │ │ │ - addseq fp, lr, r0, lsr sl │ │ │ │ - addseq fp, lr, r0, lsl #20 │ │ │ │ - @ instruction: 0x009eb9d0 │ │ │ │ - addseq fp, lr, r0, lsr #19 │ │ │ │ - addseq fp, lr, r0, ror r9 │ │ │ │ - addseq fp, lr, r0, asr #18 │ │ │ │ - addseq fp, lr, r0, lsl r9 │ │ │ │ - addseq fp, lr, r0, ror #17 │ │ │ │ - @ instruction: 0x009eb8b0 │ │ │ │ - addseq fp, lr, r0, lsl #17 │ │ │ │ - addseq fp, lr, r0, asr r8 │ │ │ │ - addseq fp, lr, r0, lsr #16 │ │ │ │ - @ instruction: 0x009eb7f0 │ │ │ │ - addseq fp, lr, r0, asr #15 │ │ │ │ - umullseq fp, lr, r0, r7 │ │ │ │ - addseq fp, lr, r0, ror #14 │ │ │ │ - addseq fp, lr, r0, lsr r7 │ │ │ │ - addseq fp, lr, r0, lsl #14 │ │ │ │ - @ instruction: 0x009eb6d0 │ │ │ │ - addseq fp, lr, r0, lsr #13 │ │ │ │ - addseq fp, lr, r0, ror r6 │ │ │ │ - addseq fp, lr, r0, asr #12 │ │ │ │ - addseq fp, lr, r0, lsl r6 │ │ │ │ - addseq fp, lr, r0, ror #11 │ │ │ │ - @ instruction: 0x009eb5b0 │ │ │ │ - addseq fp, lr, r0, lsl #11 │ │ │ │ - addseq fp, lr, r0, asr r5 │ │ │ │ - addseq fp, lr, r0, lsr #10 │ │ │ │ - @ instruction: 0x009eb4f0 │ │ │ │ - addseq fp, lr, r0, asr #9 │ │ │ │ - umullseq fp, lr, r0, r4 │ │ │ │ - addseq fp, lr, r0, ror #8 │ │ │ │ - addseq fp, lr, r0, lsr r4 │ │ │ │ - addseq fp, lr, r0, lsl #8 │ │ │ │ - @ instruction: 0x009eb3d0 │ │ │ │ - addseq fp, lr, r0, lsr #7 │ │ │ │ - addseq fp, lr, r0, ror r3 │ │ │ │ - addseq fp, lr, r0, asr #6 │ │ │ │ - addseq fp, lr, r0, lsl r3 │ │ │ │ - addseq fp, lr, r0, ror #5 │ │ │ │ - @ instruction: 0x009eb2b0 │ │ │ │ - addseq fp, lr, r0, lsl #5 │ │ │ │ - addseq fp, lr, r0, asr r2 │ │ │ │ - addseq fp, lr, r0, lsr #4 │ │ │ │ - @ instruction: 0x009eb1f0 │ │ │ │ - addseq fp, lr, r0, asr #3 │ │ │ │ - umullseq fp, lr, r0, r1 │ │ │ │ - addseq fp, lr, r0, ror #2 │ │ │ │ - addseq fp, lr, r0, lsr r1 │ │ │ │ - addseq fp, lr, r0, lsl #2 │ │ │ │ - ldrsbeq fp, [lr], r0 │ │ │ │ - addseq fp, lr, r0, lsr #1 │ │ │ │ - addseq fp, lr, r0, ror r0 │ │ │ │ - addseq fp, lr, r0, asr #32 │ │ │ │ - addseq fp, lr, r0, lsl r0 │ │ │ │ - addseq sl, lr, r0, ror #31 │ │ │ │ - @ instruction: 0x009eafb0 │ │ │ │ - addseq sl, lr, r0, lsl #31 │ │ │ │ - addseq sl, lr, r0, asr pc │ │ │ │ - addseq sl, lr, r0, lsr #30 │ │ │ │ - @ instruction: 0x009eaef0 │ │ │ │ - addseq sl, lr, r0, asr #29 │ │ │ │ - umullseq sl, lr, r0, lr │ │ │ │ - addseq sl, lr, r0, ror #28 │ │ │ │ - addseq sl, lr, r0, lsr lr │ │ │ │ - addseq sl, lr, r0, lsl #28 │ │ │ │ - @ instruction: 0x009eadd0 │ │ │ │ - addseq sl, lr, r0, lsr #27 │ │ │ │ - addseq sl, lr, r0, ror sp │ │ │ │ - addseq sl, lr, r0, asr #26 │ │ │ │ - addseq sl, lr, ip, lsr #13 │ │ │ │ - addseq sl, lr, ip, ror r6 │ │ │ │ - addseq sl, lr, ip, asr #12 │ │ │ │ - addseq sl, lr, ip, lsl r6 │ │ │ │ - addseq sl, lr, ip, ror #11 │ │ │ │ - @ instruction: 0x009ea5bc │ │ │ │ - addseq sl, lr, ip, lsl #11 │ │ │ │ - addseq sl, lr, ip, asr r5 │ │ │ │ - addseq sl, lr, ip, lsr #10 │ │ │ │ - @ instruction: 0x009ea4fc │ │ │ │ - addseq sl, lr, ip, asr #9 │ │ │ │ - umullseq sl, lr, ip, r4 │ │ │ │ - addseq sl, lr, ip, ror #8 │ │ │ │ - addseq sl, lr, ip, lsr r4 │ │ │ │ - addseq sl, lr, ip, lsl #8 │ │ │ │ - @ instruction: 0x009ea3dc │ │ │ │ - addseq sl, lr, ip, lsr #7 │ │ │ │ - addseq sl, lr, ip, ror r3 │ │ │ │ - addseq sl, lr, ip, asr #6 │ │ │ │ - addseq sl, lr, ip, lsl r3 │ │ │ │ - addseq sl, lr, ip, ror #5 │ │ │ │ - @ instruction: 0x009ea2bc │ │ │ │ - addseq sl, lr, ip, lsl #5 │ │ │ │ - addseq sl, lr, ip, asr r2 │ │ │ │ - addseq sl, lr, ip, lsr #4 │ │ │ │ - @ instruction: 0x009ea1fc │ │ │ │ - addseq sl, lr, ip, asr #3 │ │ │ │ - umullseq sl, lr, ip, r1 │ │ │ │ - addseq sl, lr, ip, ror #2 │ │ │ │ - addseq sl, lr, ip, lsr r1 │ │ │ │ - addseq sl, lr, ip, lsl #2 │ │ │ │ - ldrsbeq sl, [lr], ip │ │ │ │ - addseq sl, lr, ip, lsr #1 │ │ │ │ - addseq sl, lr, ip, ror r0 │ │ │ │ - addseq sl, lr, ip, asr #32 │ │ │ │ - addseq sl, lr, ip, lsl r0 │ │ │ │ - addseq r9, lr, ip, ror #31 │ │ │ │ - @ instruction: 0x009e9fbc │ │ │ │ - addseq r9, lr, ip, lsl #31 │ │ │ │ - addseq r9, lr, ip, asr pc │ │ │ │ - addseq r9, lr, ip, lsr #30 │ │ │ │ - @ instruction: 0x009e9efc │ │ │ │ - addseq r9, lr, ip, asr #29 │ │ │ │ - umullseq r9, lr, ip, lr │ │ │ │ - addseq r9, lr, ip, ror #28 │ │ │ │ - addseq r9, lr, ip, lsr lr │ │ │ │ - addseq r9, lr, ip, lsl #28 │ │ │ │ - @ instruction: 0x009e9ddc │ │ │ │ - addseq r9, lr, ip, lsr #27 │ │ │ │ - addseq r9, lr, ip, ror sp │ │ │ │ - addseq r9, lr, ip, asr #26 │ │ │ │ - addseq r9, lr, ip, lsl sp │ │ │ │ - addseq r9, lr, ip, ror #25 │ │ │ │ - @ instruction: 0x009e9cbc │ │ │ │ - addseq r9, lr, ip, lsl #25 │ │ │ │ - addseq r9, lr, ip, asr ip │ │ │ │ - addseq r9, lr, ip, lsr #24 │ │ │ │ - @ instruction: 0x009e9bfc │ │ │ │ - addseq r9, lr, ip, asr #23 │ │ │ │ - umullseq r9, lr, ip, fp │ │ │ │ - addseq r9, lr, ip, ror #22 │ │ │ │ - addseq r9, lr, ip, lsr fp │ │ │ │ - addseq r9, lr, ip, lsl #22 │ │ │ │ - @ instruction: 0x009e9adc │ │ │ │ - addseq r9, lr, ip, lsr #21 │ │ │ │ - addseq r9, lr, ip, ror sl │ │ │ │ - addseq r9, lr, ip, asr #20 │ │ │ │ - addseq r9, lr, ip, lsl sl │ │ │ │ - addseq r9, lr, ip, ror #19 │ │ │ │ - @ instruction: 0x009e99bc │ │ │ │ - addseq r9, lr, ip, lsl #19 │ │ │ │ - addseq r9, lr, ip, asr r9 │ │ │ │ - addseq r9, lr, ip, lsr #18 │ │ │ │ - @ instruction: 0x009e98fc │ │ │ │ - addseq r9, lr, ip, asr #17 │ │ │ │ - umullseq r9, lr, ip, r8 │ │ │ │ - addseq r9, lr, ip, ror #16 │ │ │ │ - addseq r9, lr, ip, lsr r8 │ │ │ │ - addseq r9, lr, ip, lsl #16 │ │ │ │ - @ instruction: 0x009e97dc │ │ │ │ - addseq r9, lr, ip, lsr #15 │ │ │ │ - addseq r9, lr, ip, ror r7 │ │ │ │ - addseq r9, lr, ip, asr #14 │ │ │ │ - addseq r9, lr, ip, lsl r7 │ │ │ │ - addseq r9, lr, ip, ror #13 │ │ │ │ - @ instruction: 0x009e96bc │ │ │ │ - addseq r9, lr, ip, lsl #13 │ │ │ │ - addseq r9, lr, ip, asr r6 │ │ │ │ - addseq r9, lr, ip, lsr #12 │ │ │ │ - @ instruction: 0x009e95fc │ │ │ │ - addseq r9, lr, ip, asr #11 │ │ │ │ - umullseq r9, lr, ip, r5 │ │ │ │ - addseq r9, lr, ip, ror #10 │ │ │ │ - addseq r9, lr, ip, lsr r5 │ │ │ │ - addseq r9, lr, ip, lsl #10 │ │ │ │ - @ instruction: 0x009e94dc │ │ │ │ - addseq r9, lr, ip, lsr #9 │ │ │ │ - addseq r9, lr, ip, ror r4 │ │ │ │ - addseq r9, lr, ip, asr #8 │ │ │ │ - addseq r9, lr, ip, lsl r4 │ │ │ │ - addseq r9, lr, ip, ror #7 │ │ │ │ - @ instruction: 0x009e93bc │ │ │ │ - addseq r9, lr, ip, lsl #7 │ │ │ │ - addseq r9, lr, ip, asr r3 │ │ │ │ - addseq r9, lr, ip, lsr #6 │ │ │ │ - @ instruction: 0x009e92fc │ │ │ │ - addseq r9, lr, ip, asr #5 │ │ │ │ - umullseq r9, lr, ip, r2 │ │ │ │ - addseq r9, lr, ip, ror #4 │ │ │ │ - addseq r9, lr, ip, lsr r2 │ │ │ │ - addseq r9, lr, ip, lsl #4 │ │ │ │ - @ instruction: 0x009e91dc │ │ │ │ - addseq r9, lr, ip, lsr #3 │ │ │ │ - addseq r9, lr, ip, ror r1 │ │ │ │ - addseq r9, lr, ip, asr #2 │ │ │ │ - addseq r9, lr, ip, lsl r1 │ │ │ │ - addseq r9, lr, ip, ror #1 │ │ │ │ - ldrheq r9, [lr], ip │ │ │ │ - addseq r9, lr, ip, lsl #1 │ │ │ │ - addseq r9, lr, ip, asr r0 │ │ │ │ - addseq r9, lr, ip, lsr #32 │ │ │ │ - @ instruction: 0x009e8ffc │ │ │ │ - addseq r8, lr, ip, asr #31 │ │ │ │ - umullseq r8, lr, ip, pc @ │ │ │ │ - addseq r8, lr, ip, ror #30 │ │ │ │ - addseq r8, lr, ip, lsr pc │ │ │ │ - addseq r8, lr, ip, lsl #30 │ │ │ │ - @ instruction: 0x009e8edc │ │ │ │ - addseq r8, lr, ip, lsr #29 │ │ │ │ - addseq r8, lr, ip, ror lr │ │ │ │ - addseq r8, lr, ip, asr #28 │ │ │ │ - addseq r8, lr, ip, lsl lr │ │ │ │ - addseq r8, lr, ip, ror #27 │ │ │ │ - @ instruction: 0x009e8dbc │ │ │ │ - addseq r8, lr, ip, lsl #27 │ │ │ │ - addseq r8, lr, ip, asr sp │ │ │ │ - addseq r8, lr, ip, lsr #26 │ │ │ │ - @ instruction: 0x009e8cfc │ │ │ │ - addseq r8, lr, ip, asr #25 │ │ │ │ - umullseq r8, lr, ip, ip │ │ │ │ - addseq r8, lr, ip, ror #24 │ │ │ │ - addseq r8, lr, ip, lsr ip │ │ │ │ - addseq r8, lr, ip, lsl #24 │ │ │ │ - @ instruction: 0x009e8bdc │ │ │ │ - addseq r8, lr, ip, lsr #23 │ │ │ │ - addseq r8, lr, ip, ror fp │ │ │ │ - addseq r8, lr, ip, asr #22 │ │ │ │ - addseq r8, lr, ip, lsl fp │ │ │ │ - addseq r8, lr, ip, ror #21 │ │ │ │ - @ instruction: 0x009e8abc │ │ │ │ - addseq r8, lr, ip, lsl #21 │ │ │ │ - addseq r8, lr, ip, asr sl │ │ │ │ - addseq r8, lr, ip, lsr #20 │ │ │ │ - @ instruction: 0x009e89fc │ │ │ │ - addseq r8, lr, ip, asr #19 │ │ │ │ - umullseq r8, lr, ip, r9 │ │ │ │ - addseq r8, lr, ip, ror #18 │ │ │ │ - addseq r8, lr, ip, lsr r9 │ │ │ │ - addseq r8, lr, ip, lsl #18 │ │ │ │ - @ instruction: 0x009e88dc │ │ │ │ - addseq r8, lr, ip, lsr #17 │ │ │ │ - addseq r8, lr, r8, asr r8 │ │ │ │ - addseq r8, lr, r0, ror r8 │ │ │ │ - addseq r8, lr, r0, lsr #16 │ │ │ │ - @ instruction: 0x009e87f4 │ │ │ │ - addseq r8, lr, r8, asr #15 │ │ │ │ - umullseq r8, lr, ip, r7 │ │ │ │ - addseq r8, lr, r4, ror r7 │ │ │ │ - addseq r8, lr, ip, asr #14 │ │ │ │ - addseq r8, lr, r4, lsr #14 │ │ │ │ - addseq r8, lr, r0, lsl #14 │ │ │ │ - @ instruction: 0x009e86dc │ │ │ │ - @ instruction: 0x009e86b8 │ │ │ │ - umullseq r8, lr, r8, r6 │ │ │ │ - addseq r8, lr, r4, ror r6 │ │ │ │ - addseq r8, lr, r4, asr r6 │ │ │ │ - addseq r8, lr, r8, lsr r6 │ │ │ │ - addseq r8, lr, r8, lsl r6 │ │ │ │ - @ instruction: 0x009e85f4 │ │ │ │ - addseq r8, lr, r4, asr #11 │ │ │ │ - addseq r8, lr, r0, lsr #11 │ │ │ │ - addseq r8, lr, r0, lsl #11 │ │ │ │ - addseq r8, lr, ip, asr r5 │ │ │ │ - addseq r8, lr, ip, lsr r5 │ │ │ │ - addseq r8, lr, ip, lsl r5 │ │ │ │ - @ instruction: 0x009e84fc │ │ │ │ - @ instruction: 0x009e84dc │ │ │ │ - @ instruction: 0x009e84bc │ │ │ │ - umullseq r8, lr, ip, r4 │ │ │ │ - addseq r8, lr, ip, ror r4 │ │ │ │ - addseq r8, lr, ip, asr r4 │ │ │ │ - addseq r8, lr, ip, lsr r4 │ │ │ │ - addseq r8, lr, ip, lsl r4 │ │ │ │ - @ instruction: 0x009e83fc │ │ │ │ - @ instruction: 0x009e83dc │ │ │ │ - @ instruction: 0x009e83bc │ │ │ │ - umullseq r8, lr, ip, r3 │ │ │ │ - addseq r8, lr, ip, ror r3 │ │ │ │ - addseq r8, lr, ip, asr r3 │ │ │ │ - addseq r8, lr, ip, lsr r3 │ │ │ │ - addseq r8, lr, ip, lsl r3 │ │ │ │ - @ instruction: 0x009e82fc │ │ │ │ - @ instruction: 0x009e82dc │ │ │ │ - @ instruction: 0x009e82bc │ │ │ │ - umullseq r8, lr, ip, r2 │ │ │ │ - ldr r0, [pc, #-828] @ 36ee50 │ │ │ │ + @ instruction: 0x009ec9d0 │ │ │ │ + addseq lr, lr, r0, lsl #11 │ │ │ │ + umullseq ip, lr, ip, r9 │ │ │ │ + addseq lr, lr, ip, asr #10 │ │ │ │ + addseq ip, lr, r8, ror #18 │ │ │ │ + addseq lr, lr, r8, lsl r5 │ │ │ │ + addseq ip, lr, r4, lsr r9 │ │ │ │ + addseq lr, lr, r4, ror #9 │ │ │ │ + addseq ip, lr, r0, lsl #18 │ │ │ │ + @ instruction: 0x009ee4b0 │ │ │ │ + addseq ip, lr, ip, asr #17 │ │ │ │ + addseq lr, lr, ip, ror r4 │ │ │ │ + umullseq ip, lr, r8, r8 │ │ │ │ + addseq lr, lr, r8, asr #8 │ │ │ │ + addseq ip, lr, r4, ror #16 │ │ │ │ + addseq lr, lr, r4, lsl r4 │ │ │ │ + addseq ip, lr, r0, lsr r8 │ │ │ │ + addseq lr, lr, r0, ror #7 │ │ │ │ + @ instruction: 0x009ec7fc │ │ │ │ + addseq lr, lr, ip, lsr #7 │ │ │ │ + addseq ip, lr, r8, asr #15 │ │ │ │ + addseq lr, lr, r8, ror r3 │ │ │ │ + umullseq ip, lr, r4, r7 │ │ │ │ + addseq lr, lr, r4, asr #6 │ │ │ │ + addseq ip, lr, r0, ror #14 │ │ │ │ + addseq lr, lr, r0, lsl r3 │ │ │ │ + addseq ip, lr, ip, lsr #14 │ │ │ │ + @ instruction: 0x009ee2dc │ │ │ │ + @ instruction: 0x009ec6f8 │ │ │ │ + addseq lr, lr, r8, lsr #5 │ │ │ │ + addseq ip, lr, r4, asr #13 │ │ │ │ + addseq lr, lr, r4, ror r2 │ │ │ │ + umullseq ip, lr, r0, r6 │ │ │ │ + addseq lr, lr, r0, asr #4 │ │ │ │ + addseq ip, lr, ip, asr r6 │ │ │ │ + addseq lr, lr, ip, lsl #4 │ │ │ │ + addseq ip, lr, r8, lsr #12 │ │ │ │ + @ instruction: 0x009ee1d8 │ │ │ │ + @ instruction: 0x009ec5f4 │ │ │ │ + addseq lr, lr, r4, lsr #3 │ │ │ │ + addseq ip, lr, r0, asr #11 │ │ │ │ + addseq lr, lr, r0, ror r1 │ │ │ │ + addseq ip, lr, ip, lsl #11 │ │ │ │ + addseq lr, lr, ip, lsr r1 │ │ │ │ + addseq ip, lr, r8, asr r5 │ │ │ │ + addseq lr, lr, r8, lsl #2 │ │ │ │ + addseq ip, lr, r4, lsr #10 │ │ │ │ + ldrsbeq lr, [lr], r4 │ │ │ │ + @ instruction: 0x009ec4f0 │ │ │ │ + addseq lr, lr, r0, lsr #1 │ │ │ │ + @ instruction: 0x009ec4bc │ │ │ │ + addseq lr, lr, ip, rrx │ │ │ │ + addseq ip, lr, r8, lsl #9 │ │ │ │ + addseq lr, lr, r8, lsr r0 │ │ │ │ + addseq ip, lr, r4, asr r4 │ │ │ │ + addseq lr, lr, r4 │ │ │ │ + addseq ip, lr, r0, lsr #8 │ │ │ │ + @ instruction: 0x009edfd0 │ │ │ │ + addseq ip, lr, ip, ror #7 │ │ │ │ + umullseq sp, lr, ip, pc @ │ │ │ │ + @ instruction: 0x009ec3b8 │ │ │ │ + addseq sp, lr, r8, ror #30 │ │ │ │ + addseq ip, lr, r4, lsl #7 │ │ │ │ + addseq sp, lr, r4, lsr pc │ │ │ │ + addseq ip, lr, r0, asr r3 │ │ │ │ + addseq sp, lr, r0, lsl #30 │ │ │ │ + addseq ip, lr, ip, lsl r3 │ │ │ │ + addseq sp, lr, ip, asr #29 │ │ │ │ + addseq ip, lr, r8, ror #5 │ │ │ │ + umullseq sp, lr, r8, lr │ │ │ │ + @ instruction: 0x009ec2b4 │ │ │ │ + addseq sp, lr, r4, ror #28 │ │ │ │ + addseq ip, lr, r0, lsl #5 │ │ │ │ + addseq sp, lr, r0, lsr lr │ │ │ │ + addseq ip, lr, ip, asr #4 │ │ │ │ + @ instruction: 0x009eddfc │ │ │ │ + addseq ip, lr, r8, lsl r2 │ │ │ │ + addseq sp, lr, r8, asr #27 │ │ │ │ + addseq ip, lr, r4, ror #3 │ │ │ │ + umullseq sp, lr, r4, sp │ │ │ │ + @ instruction: 0x009ec1b0 │ │ │ │ + addseq sp, lr, r0, ror #26 │ │ │ │ + addseq ip, lr, ip, ror r1 │ │ │ │ + addseq sp, lr, ip, lsr #26 │ │ │ │ + addseq ip, lr, r8, asr #2 │ │ │ │ + @ instruction: 0x009edcf8 │ │ │ │ + addseq ip, lr, r4, lsl r1 │ │ │ │ + addseq sp, lr, r4, asr #25 │ │ │ │ + addseq ip, lr, r0, ror #1 │ │ │ │ + umullseq sp, lr, r0, ip │ │ │ │ + addseq ip, lr, ip, lsr #1 │ │ │ │ + addseq sp, lr, r0, ror #24 │ │ │ │ + addseq ip, lr, r8, ror r0 │ │ │ │ + addseq sp, lr, r0, lsr ip │ │ │ │ + addseq ip, lr, r4, asr #32 │ │ │ │ + addseq sp, lr, r0, lsl #24 │ │ │ │ + addseq ip, lr, r0, lsl r0 │ │ │ │ + @ instruction: 0x009edbd0 │ │ │ │ + @ instruction: 0x009ebfdc │ │ │ │ + addseq sp, lr, r0, lsr #23 │ │ │ │ + addseq fp, lr, r8, lsr #31 │ │ │ │ + addseq sp, lr, r0, ror fp │ │ │ │ + addseq fp, lr, r4, ror pc │ │ │ │ + addseq sp, lr, r0, asr #22 │ │ │ │ + addseq fp, lr, r0, asr #30 │ │ │ │ + addseq sp, lr, r0, lsl fp │ │ │ │ + addseq fp, lr, ip, lsl #30 │ │ │ │ + addseq sp, lr, r0, ror #21 │ │ │ │ + @ instruction: 0x009ebed8 │ │ │ │ + @ instruction: 0x009edab0 │ │ │ │ + addseq fp, lr, r4, lsr #29 │ │ │ │ + addseq fp, lr, r4, ror lr │ │ │ │ + addseq fp, lr, r4, asr #28 │ │ │ │ + addseq fp, lr, r4, lsl lr │ │ │ │ + addseq fp, lr, r4, ror #27 │ │ │ │ + @ instruction: 0x009ebdb4 │ │ │ │ + addseq fp, lr, r4, lsl #27 │ │ │ │ + addseq fp, lr, r4, asr sp │ │ │ │ + addseq fp, lr, r4, lsr #26 │ │ │ │ + @ instruction: 0x009ebcf4 │ │ │ │ + addseq fp, lr, r4, asr #25 │ │ │ │ + umullseq fp, lr, r4, ip │ │ │ │ + addseq fp, lr, r4, ror #24 │ │ │ │ + addseq fp, lr, r4, lsr ip │ │ │ │ + addseq fp, lr, r4, lsl #24 │ │ │ │ + @ instruction: 0x009ebbd4 │ │ │ │ + addseq fp, lr, r4, lsr #23 │ │ │ │ + addseq fp, lr, r4, ror fp │ │ │ │ + addseq fp, lr, r4, asr #22 │ │ │ │ + addseq fp, lr, r4, lsl fp │ │ │ │ + addseq fp, lr, r4, ror #21 │ │ │ │ + @ instruction: 0x009ebab4 │ │ │ │ + addseq fp, lr, r4, lsl #21 │ │ │ │ + addseq fp, lr, r4, asr sl │ │ │ │ + addseq fp, lr, r4, lsr #20 │ │ │ │ + @ instruction: 0x009eb9f4 │ │ │ │ + addseq fp, lr, r4, asr #19 │ │ │ │ + umullseq fp, lr, r4, r9 │ │ │ │ + addseq fp, lr, r4, ror #18 │ │ │ │ + addseq fp, lr, r4, lsr r9 │ │ │ │ + addseq fp, lr, r4, lsl #18 │ │ │ │ + @ instruction: 0x009eb8d4 │ │ │ │ + addseq fp, lr, r4, lsr #17 │ │ │ │ + addseq fp, lr, r4, ror r8 │ │ │ │ + addseq fp, lr, r4, asr #16 │ │ │ │ + addseq fp, lr, r4, lsl r8 │ │ │ │ + addseq fp, lr, r4, ror #15 │ │ │ │ + @ instruction: 0x009eb7b4 │ │ │ │ + addseq fp, lr, r4, lsl #15 │ │ │ │ + addseq fp, lr, r4, asr r7 │ │ │ │ + addseq fp, lr, r4, lsr #14 │ │ │ │ + @ instruction: 0x009eb6f4 │ │ │ │ + addseq fp, lr, r4, asr #13 │ │ │ │ + umullseq fp, lr, r4, r6 │ │ │ │ + addseq fp, lr, r4, ror #12 │ │ │ │ + addseq fp, lr, r4, lsr r6 │ │ │ │ + addseq fp, lr, r4, lsl #12 │ │ │ │ + @ instruction: 0x009eb5d4 │ │ │ │ + addseq fp, lr, r4, lsr #11 │ │ │ │ + addseq fp, lr, r4, ror r5 │ │ │ │ + addseq fp, lr, r4, asr #10 │ │ │ │ + addseq fp, lr, r4, lsl r5 │ │ │ │ + addseq fp, lr, r4, ror #9 │ │ │ │ + @ instruction: 0x009eb4b4 │ │ │ │ + addseq fp, lr, r4, lsl #9 │ │ │ │ + addseq fp, lr, r4, asr r4 │ │ │ │ + addseq fp, lr, r4, lsr #8 │ │ │ │ + @ instruction: 0x009eb3f4 │ │ │ │ + addseq fp, lr, r4, asr #7 │ │ │ │ + umullseq fp, lr, r4, r3 │ │ │ │ + addseq fp, lr, r4, ror #6 │ │ │ │ + addseq fp, lr, r4, lsr r3 │ │ │ │ + addseq fp, lr, r4, lsl #6 │ │ │ │ + @ instruction: 0x009eb2d4 │ │ │ │ + addseq fp, lr, r4, lsr #5 │ │ │ │ + addseq fp, lr, r4, ror r2 │ │ │ │ + addseq fp, lr, r4, asr #4 │ │ │ │ + addseq fp, lr, r4, lsl r2 │ │ │ │ + addseq fp, lr, r4, ror #3 │ │ │ │ + @ instruction: 0x009eb1b4 │ │ │ │ + addseq fp, lr, r4, lsl #3 │ │ │ │ + addseq fp, lr, r4, asr r1 │ │ │ │ + addseq fp, lr, r4, lsr #2 │ │ │ │ + ldrsheq fp, [lr], r4 │ │ │ │ + addseq fp, lr, r4, asr #1 │ │ │ │ + umullseq fp, lr, r4, r0 │ │ │ │ + addseq fp, lr, r4, rrx │ │ │ │ + addseq fp, lr, r4, lsr r0 │ │ │ │ + addseq fp, lr, r4 │ │ │ │ + @ instruction: 0x009eafd4 │ │ │ │ + addseq sl, lr, r4, lsr #31 │ │ │ │ + addseq sl, lr, r4, ror pc │ │ │ │ + addseq sl, lr, r4, asr #30 │ │ │ │ + addseq sl, lr, r4, lsl pc │ │ │ │ + addseq sl, lr, r4, ror #29 │ │ │ │ + @ instruction: 0x009eaeb4 │ │ │ │ + addseq sl, lr, r4, lsl #29 │ │ │ │ + addseq sl, lr, r4, asr lr │ │ │ │ + addseq sl, lr, r4, lsr #28 │ │ │ │ + @ instruction: 0x009eadf4 │ │ │ │ + addseq sl, lr, r4, asr #27 │ │ │ │ + umullseq sl, lr, r4, sp │ │ │ │ + addseq sl, lr, r4, ror #26 │ │ │ │ + addseq sl, lr, r4, lsr sp │ │ │ │ + addseq sl, lr, r0, lsr #13 │ │ │ │ + addseq sl, lr, r0, ror r6 │ │ │ │ + addseq sl, lr, r0, asr #12 │ │ │ │ + addseq sl, lr, r0, lsl r6 │ │ │ │ + addseq sl, lr, r0, ror #11 │ │ │ │ + @ instruction: 0x009ea5b0 │ │ │ │ + addseq sl, lr, r0, lsl #11 │ │ │ │ + addseq sl, lr, r0, asr r5 │ │ │ │ + addseq sl, lr, r0, lsr #10 │ │ │ │ + @ instruction: 0x009ea4f0 │ │ │ │ + addseq sl, lr, r0, asr #9 │ │ │ │ + umullseq sl, lr, r0, r4 │ │ │ │ + addseq sl, lr, r0, ror #8 │ │ │ │ + addseq sl, lr, r0, lsr r4 │ │ │ │ + addseq sl, lr, r0, lsl #8 │ │ │ │ + @ instruction: 0x009ea3d0 │ │ │ │ + addseq sl, lr, r0, lsr #7 │ │ │ │ + addseq sl, lr, r0, ror r3 │ │ │ │ + addseq sl, lr, r0, asr #6 │ │ │ │ + addseq sl, lr, r0, lsl r3 │ │ │ │ + addseq sl, lr, r0, ror #5 │ │ │ │ + @ instruction: 0x009ea2b0 │ │ │ │ + addseq sl, lr, r0, lsl #5 │ │ │ │ + addseq sl, lr, r0, asr r2 │ │ │ │ + addseq sl, lr, r0, lsr #4 │ │ │ │ + @ instruction: 0x009ea1f0 │ │ │ │ + addseq sl, lr, r0, asr #3 │ │ │ │ + umullseq sl, lr, r0, r1 │ │ │ │ + addseq sl, lr, r0, ror #2 │ │ │ │ + addseq sl, lr, r0, lsr r1 │ │ │ │ + addseq sl, lr, r0, lsl #2 │ │ │ │ + ldrsbeq sl, [lr], r0 │ │ │ │ + addseq sl, lr, r0, lsr #1 │ │ │ │ + addseq sl, lr, r0, ror r0 │ │ │ │ + addseq sl, lr, r0, asr #32 │ │ │ │ + addseq sl, lr, r0, lsl r0 │ │ │ │ + addseq r9, lr, r0, ror #31 │ │ │ │ + @ instruction: 0x009e9fb0 │ │ │ │ + addseq r9, lr, r0, lsl #31 │ │ │ │ + addseq r9, lr, r0, asr pc │ │ │ │ + addseq r9, lr, r0, lsr #30 │ │ │ │ + @ instruction: 0x009e9ef0 │ │ │ │ + addseq r9, lr, r0, asr #29 │ │ │ │ + umullseq r9, lr, r0, lr │ │ │ │ + addseq r9, lr, r0, ror #28 │ │ │ │ + addseq r9, lr, r0, lsr lr │ │ │ │ + addseq r9, lr, r0, lsl #28 │ │ │ │ + @ instruction: 0x009e9dd0 │ │ │ │ + addseq r9, lr, r0, lsr #27 │ │ │ │ + addseq r9, lr, r0, ror sp │ │ │ │ + addseq r9, lr, r0, asr #26 │ │ │ │ + addseq r9, lr, r0, lsl sp │ │ │ │ + addseq r9, lr, r0, ror #25 │ │ │ │ + @ instruction: 0x009e9cb0 │ │ │ │ + addseq r9, lr, r0, lsl #25 │ │ │ │ + addseq r9, lr, r0, asr ip │ │ │ │ + addseq r9, lr, r0, lsr #24 │ │ │ │ + @ instruction: 0x009e9bf0 │ │ │ │ + addseq r9, lr, r0, asr #23 │ │ │ │ + umullseq r9, lr, r0, fp │ │ │ │ + addseq r9, lr, r0, ror #22 │ │ │ │ + addseq r9, lr, r0, lsr fp │ │ │ │ + addseq r9, lr, r0, lsl #22 │ │ │ │ + @ instruction: 0x009e9ad0 │ │ │ │ + addseq r9, lr, r0, lsr #21 │ │ │ │ + addseq r9, lr, r0, ror sl │ │ │ │ + addseq r9, lr, r0, asr #20 │ │ │ │ + addseq r9, lr, r0, lsl sl │ │ │ │ + addseq r9, lr, r0, ror #19 │ │ │ │ + @ instruction: 0x009e99b0 │ │ │ │ + addseq r9, lr, r0, lsl #19 │ │ │ │ + addseq r9, lr, r0, asr r9 │ │ │ │ + addseq r9, lr, r0, lsr #18 │ │ │ │ + @ instruction: 0x009e98f0 │ │ │ │ + addseq r9, lr, r0, asr #17 │ │ │ │ + umullseq r9, lr, r0, r8 │ │ │ │ + addseq r9, lr, r0, ror #16 │ │ │ │ + addseq r9, lr, r0, lsr r8 │ │ │ │ + addseq r9, lr, r0, lsl #16 │ │ │ │ + @ instruction: 0x009e97d0 │ │ │ │ + addseq r9, lr, r0, lsr #15 │ │ │ │ + addseq r9, lr, r0, ror r7 │ │ │ │ + addseq r9, lr, r0, asr #14 │ │ │ │ + addseq r9, lr, r0, lsl r7 │ │ │ │ + addseq r9, lr, r0, ror #13 │ │ │ │ + @ instruction: 0x009e96b0 │ │ │ │ + addseq r9, lr, r0, lsl #13 │ │ │ │ + addseq r9, lr, r0, asr r6 │ │ │ │ + addseq r9, lr, r0, lsr #12 │ │ │ │ + @ instruction: 0x009e95f0 │ │ │ │ + addseq r9, lr, r0, asr #11 │ │ │ │ + umullseq r9, lr, r0, r5 │ │ │ │ + addseq r9, lr, r0, ror #10 │ │ │ │ + addseq r9, lr, r0, lsr r5 │ │ │ │ + addseq r9, lr, r0, lsl #10 │ │ │ │ + @ instruction: 0x009e94d0 │ │ │ │ + addseq r9, lr, r0, lsr #9 │ │ │ │ + addseq r9, lr, r0, ror r4 │ │ │ │ + addseq r9, lr, r0, asr #8 │ │ │ │ + addseq r9, lr, r0, lsl r4 │ │ │ │ + addseq r9, lr, r0, ror #7 │ │ │ │ + @ instruction: 0x009e93b0 │ │ │ │ + addseq r9, lr, r0, lsl #7 │ │ │ │ + addseq r9, lr, r0, asr r3 │ │ │ │ + addseq r9, lr, r0, lsr #6 │ │ │ │ + @ instruction: 0x009e92f0 │ │ │ │ + addseq r9, lr, r0, asr #5 │ │ │ │ + umullseq r9, lr, r0, r2 │ │ │ │ + addseq r9, lr, r0, ror #4 │ │ │ │ + addseq r9, lr, r0, lsr r2 │ │ │ │ + addseq r9, lr, r0, lsl #4 │ │ │ │ + @ instruction: 0x009e91d0 │ │ │ │ + addseq r9, lr, r0, lsr #3 │ │ │ │ + addseq r9, lr, r0, ror r1 │ │ │ │ + addseq r9, lr, r0, asr #2 │ │ │ │ + addseq r9, lr, r0, lsl r1 │ │ │ │ + addseq r9, lr, r0, ror #1 │ │ │ │ + ldrheq r9, [lr], r0 │ │ │ │ + addseq r9, lr, r0, lsl #1 │ │ │ │ + addseq r9, lr, r0, asr r0 │ │ │ │ + addseq r9, lr, r0, lsr #32 │ │ │ │ + @ instruction: 0x009e8ff0 │ │ │ │ + addseq r8, lr, r0, asr #31 │ │ │ │ + umullseq r8, lr, r0, pc @ │ │ │ │ + addseq r8, lr, r0, ror #30 │ │ │ │ + addseq r8, lr, r0, lsr pc │ │ │ │ + addseq r8, lr, r0, lsl #30 │ │ │ │ + @ instruction: 0x009e8ed0 │ │ │ │ + addseq r8, lr, r0, lsr #29 │ │ │ │ + addseq r8, lr, r0, ror lr │ │ │ │ + addseq r8, lr, r0, asr #28 │ │ │ │ + addseq r8, lr, r0, lsl lr │ │ │ │ + addseq r8, lr, r0, ror #27 │ │ │ │ + @ instruction: 0x009e8db0 │ │ │ │ + addseq r8, lr, r0, lsl #27 │ │ │ │ + addseq r8, lr, r0, asr sp │ │ │ │ + addseq r8, lr, r0, lsr #26 │ │ │ │ + @ instruction: 0x009e8cf0 │ │ │ │ + addseq r8, lr, r0, asr #25 │ │ │ │ + umullseq r8, lr, r0, ip │ │ │ │ + addseq r8, lr, r0, ror #24 │ │ │ │ + addseq r8, lr, r0, lsr ip │ │ │ │ + addseq r8, lr, r0, lsl #24 │ │ │ │ + @ instruction: 0x009e8bd0 │ │ │ │ + addseq r8, lr, r0, lsr #23 │ │ │ │ + addseq r8, lr, r0, ror fp │ │ │ │ + addseq r8, lr, r0, asr #22 │ │ │ │ + addseq r8, lr, r0, lsl fp │ │ │ │ + addseq r8, lr, r0, ror #21 │ │ │ │ + @ instruction: 0x009e8ab0 │ │ │ │ + addseq r8, lr, r0, lsl #21 │ │ │ │ + addseq r8, lr, r0, asr sl │ │ │ │ + addseq r8, lr, r0, lsr #20 │ │ │ │ + @ instruction: 0x009e89f0 │ │ │ │ + addseq r8, lr, r0, asr #19 │ │ │ │ + umullseq r8, lr, r0, r9 │ │ │ │ + addseq r8, lr, r0, ror #18 │ │ │ │ + addseq r8, lr, r0, lsr r9 │ │ │ │ + addseq r8, lr, r0, lsl #18 │ │ │ │ + @ instruction: 0x009e88d0 │ │ │ │ + addseq r8, lr, r0, lsr #17 │ │ │ │ + addseq r8, lr, ip, asr #16 │ │ │ │ + addseq r8, lr, r4, ror #16 │ │ │ │ + addseq r8, lr, r4, lsl r8 │ │ │ │ + addseq r8, lr, r8, ror #15 │ │ │ │ + @ instruction: 0x009e87bc │ │ │ │ + umullseq r8, lr, r0, r7 │ │ │ │ + addseq r8, lr, r8, ror #14 │ │ │ │ + addseq r8, lr, r0, asr #14 │ │ │ │ + addseq r8, lr, r8, lsl r7 │ │ │ │ + @ instruction: 0x009e86f4 │ │ │ │ + @ instruction: 0x009e86d0 │ │ │ │ + addseq r8, lr, ip, lsr #13 │ │ │ │ + addseq r8, lr, ip, lsl #13 │ │ │ │ + addseq r8, lr, r8, ror #12 │ │ │ │ + addseq r8, lr, r8, asr #12 │ │ │ │ + addseq r8, lr, ip, lsr #12 │ │ │ │ + addseq r8, lr, ip, lsl #12 │ │ │ │ + addseq r8, lr, r8, ror #11 │ │ │ │ + @ instruction: 0x009e85b8 │ │ │ │ + umullseq r8, lr, r4, r5 │ │ │ │ + addseq r8, lr, r4, ror r5 │ │ │ │ + addseq r8, lr, r0, asr r5 │ │ │ │ + addseq r8, lr, r0, lsr r5 │ │ │ │ + addseq r8, lr, r0, lsl r5 │ │ │ │ + @ instruction: 0x009e84f0 │ │ │ │ + @ instruction: 0x009e84d0 │ │ │ │ + @ instruction: 0x009e84b0 │ │ │ │ + umullseq r8, lr, r0, r4 │ │ │ │ + addseq r8, lr, r0, ror r4 │ │ │ │ + addseq r8, lr, r0, asr r4 │ │ │ │ + addseq r8, lr, r0, lsr r4 │ │ │ │ + addseq r8, lr, r0, lsl r4 │ │ │ │ + @ instruction: 0x009e83f0 │ │ │ │ + @ instruction: 0x009e83d0 │ │ │ │ + @ instruction: 0x009e83b0 │ │ │ │ + umullseq r8, lr, r0, r3 │ │ │ │ + addseq r8, lr, r0, ror r3 │ │ │ │ + addseq r8, lr, r0, asr r3 │ │ │ │ + addseq r8, lr, r0, lsr r3 │ │ │ │ + addseq r8, lr, r0, lsl r3 │ │ │ │ + @ instruction: 0x009e82f0 │ │ │ │ + @ instruction: 0x009e82d0 │ │ │ │ + @ instruction: 0x009e82b0 │ │ │ │ + umullseq r8, lr, r0, r2 │ │ │ │ + ldr r0, [pc, #-828] @ 36ee9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 36ee54 │ │ │ │ + ldr r0, [pc, #-836] @ 36eea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 36ee58 │ │ │ │ + ldr r0, [pc, #-844] @ 36eea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 36ee5c │ │ │ │ + ldr r0, [pc, #-852] @ 36eea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 36ee60 │ │ │ │ + ldr r0, [pc, #-860] @ 36eeac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 36ee64 │ │ │ │ + ldr r0, [pc, #-868] @ 36eeb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 36ee68 │ │ │ │ + ldr r0, [pc, #-876] @ 36eeb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 36ee6c │ │ │ │ + ldr r0, [pc, #-884] @ 36eeb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 36ee70 │ │ │ │ + ldr r0, [pc, #-892] @ 36eebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 36ee74 │ │ │ │ + ldr r0, [pc, #-900] @ 36eec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 36ee78 │ │ │ │ + ldr r0, [pc, #-908] @ 36eec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 36ee7c │ │ │ │ + ldr r0, [pc, #-916] @ 36eec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 36ee80 │ │ │ │ + ldr r0, [pc, #-924] @ 36eecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 36ee84 │ │ │ │ + ldr r0, [pc, #-932] @ 36eed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 36ee88 │ │ │ │ + ldr r0, [pc, #-940] @ 36eed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 36ee8c │ │ │ │ + ldr r0, [pc, #-948] @ 36eed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 36ee90 │ │ │ │ + ldr r0, [pc, #-956] @ 36eedc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 36ee94 │ │ │ │ + ldr r0, [pc, #-964] @ 36eee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 36ee98 │ │ │ │ + ldr r0, [pc, #-972] @ 36eee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 36ee9c │ │ │ │ + ldr r0, [pc, #-980] @ 36eee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 36eea0 │ │ │ │ + ldr r0, [pc, #-988] @ 36eeec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 36eea4 │ │ │ │ + ldr r0, [pc, #-996] @ 36eef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 36eea8 │ │ │ │ + ldr r0, [pc, #-1004] @ 36eef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 36eeac │ │ │ │ + ldr r0, [pc, #-1012] @ 36eef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 36eeb0 │ │ │ │ + ldr r0, [pc, #-1020] @ 36eefc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 36eeb4 │ │ │ │ + ldr r0, [pc, #-1028] @ 36ef00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 36eeb8 │ │ │ │ + ldr r0, [pc, #-1036] @ 36ef04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 36eebc │ │ │ │ + ldr r0, [pc, #-1044] @ 36ef08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 36eec0 │ │ │ │ + ldr r0, [pc, #-1052] @ 36ef0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 36eec4 │ │ │ │ + ldr r0, [pc, #-1060] @ 36ef10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 36eec8 │ │ │ │ + ldr r0, [pc, #-1068] @ 36ef14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 36eecc │ │ │ │ + ldr r0, [pc, #-1076] @ 36ef18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 36eed0 │ │ │ │ + ldr r0, [pc, #-1084] @ 36ef1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 36eed4 │ │ │ │ + ldr r0, [pc, #-1092] @ 36ef20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 36eed8 │ │ │ │ + ldr r0, [pc, #-1100] @ 36ef24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 36eedc │ │ │ │ + ldr r0, [pc, #-1108] @ 36ef28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 36eee0 │ │ │ │ + ldr r0, [pc, #-1116] @ 36ef2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 36eee4 │ │ │ │ + ldr r0, [pc, #-1124] @ 36ef30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 36eee8 │ │ │ │ + ldr r0, [pc, #-1132] @ 36ef34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 36eeec │ │ │ │ + ldr r0, [pc, #-1140] @ 36ef38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 36eef0 │ │ │ │ + ldr r0, [pc, #-1148] @ 36ef3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 36eef4 │ │ │ │ + ldr r0, [pc, #-1156] @ 36ef40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 36eef8 │ │ │ │ + ldr r0, [pc, #-1164] @ 36ef44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 36eefc │ │ │ │ + ldr r0, [pc, #-1172] @ 36ef48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 36ef00 │ │ │ │ + ldr r0, [pc, #-1180] @ 36ef4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 36ef04 │ │ │ │ + ldr r0, [pc, #-1188] @ 36ef50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 36ef08 │ │ │ │ + ldr r0, [pc, #-1196] @ 36ef54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 36ef0c │ │ │ │ + ldr r0, [pc, #-1204] @ 36ef58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 36ef10 │ │ │ │ + ldr r0, [pc, #-1212] @ 36ef5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 36ef14 │ │ │ │ + ldr r0, [pc, #-1220] @ 36ef60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 36ef18 │ │ │ │ + ldr r0, [pc, #-1228] @ 36ef64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 36ef1c │ │ │ │ + ldr r0, [pc, #-1236] @ 36ef68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 36ef20 │ │ │ │ + ldr r0, [pc, #-1244] @ 36ef6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 36ef24 │ │ │ │ + ldr r0, [pc, #-1252] @ 36ef70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 36ef28 │ │ │ │ + ldr r0, [pc, #-1260] @ 36ef74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 36ef2c │ │ │ │ + ldr r0, [pc, #-1268] @ 36ef78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 36ef30 │ │ │ │ + ldr r0, [pc, #-1276] @ 36ef7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 36ef34 │ │ │ │ + ldr r0, [pc, #-1284] @ 36ef80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 36ef38 │ │ │ │ + ldr r0, [pc, #-1292] @ 36ef84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 36ef3c │ │ │ │ + ldr r0, [pc, #-1300] @ 36ef88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 36ef40 │ │ │ │ + ldr r0, [pc, #-1308] @ 36ef8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 36ef44 │ │ │ │ + ldr r0, [pc, #-1316] @ 36ef90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 36ef48 │ │ │ │ + ldr r0, [pc, #-1324] @ 36ef94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 36ef4c │ │ │ │ + ldr r0, [pc, #-1332] @ 36ef98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 36ef50 │ │ │ │ + ldr r0, [pc, #-1340] @ 36ef9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 36ef54 │ │ │ │ + ldr r0, [pc, #-1348] @ 36efa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 36ef58 │ │ │ │ + ldr r0, [pc, #-1356] @ 36efa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 36ef5c │ │ │ │ + ldr r0, [pc, #-1364] @ 36efa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 36ef60 │ │ │ │ + ldr r0, [pc, #-1372] @ 36efac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 36ef64 │ │ │ │ + ldr r0, [pc, #-1380] @ 36efb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 36ef68 │ │ │ │ + ldr r0, [pc, #-1388] @ 36efb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 36ef6c │ │ │ │ + ldr r0, [pc, #-1396] @ 36efb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 36ef70 │ │ │ │ + ldr r0, [pc, #-1404] @ 36efbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 36ef74 │ │ │ │ + ldr r0, [pc, #-1412] @ 36efc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 36ef78 │ │ │ │ + ldr r0, [pc, #-1420] @ 36efc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 36ef7c │ │ │ │ + ldr r0, [pc, #-1428] @ 36efc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 36ef80 │ │ │ │ + ldr r0, [pc, #-1436] @ 36efcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 36ef84 │ │ │ │ + ldr r0, [pc, #-1444] @ 36efd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 36ef88 │ │ │ │ + ldr r0, [pc, #-1452] @ 36efd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 36ef8c │ │ │ │ + ldr r0, [pc, #-1460] @ 36efd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 36ef90 │ │ │ │ + ldr r0, [pc, #-1468] @ 36efdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 36ef94 │ │ │ │ + ldr r0, [pc, #-1476] @ 36efe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 36ef98 │ │ │ │ + ldr r0, [pc, #-1484] @ 36efe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 36ef9c │ │ │ │ + ldr r0, [pc, #-1492] @ 36efe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 36efa0 │ │ │ │ + ldr r0, [pc, #-1500] @ 36efec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 36efa4 │ │ │ │ + ldr r0, [pc, #-1508] @ 36eff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 36efa8 │ │ │ │ + ldr r0, [pc, #-1516] @ 36eff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 36efac │ │ │ │ + ldr r0, [pc, #-1524] @ 36eff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 36efb0 │ │ │ │ + ldr r0, [pc, #-1532] @ 36effc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 36efb4 │ │ │ │ + ldr r0, [pc, #-1540] @ 36f000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 36efb8 │ │ │ │ + ldr r0, [pc, #-1548] @ 36f004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 36efbc │ │ │ │ + ldr r0, [pc, #-1556] @ 36f008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 36efc0 │ │ │ │ + ldr r0, [pc, #-1564] @ 36f00c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 36efc4 │ │ │ │ + ldr r0, [pc, #-1572] @ 36f010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 36efc8 │ │ │ │ + ldr r0, [pc, #-1580] @ 36f014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 36efcc │ │ │ │ + ldr r0, [pc, #-1588] @ 36f018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 36efd0 │ │ │ │ + ldr r0, [pc, #-1596] @ 36f01c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 36efd4 │ │ │ │ + ldr r0, [pc, #-1604] @ 36f020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 36efd8 │ │ │ │ + ldr r0, [pc, #-1612] @ 36f024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 36efdc │ │ │ │ + ldr r0, [pc, #-1620] @ 36f028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 36efe0 │ │ │ │ + ldr r0, [pc, #-1628] @ 36f02c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 36efe4 │ │ │ │ + ldr r0, [pc, #-1636] @ 36f030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 36efe8 │ │ │ │ + ldr r0, [pc, #-1644] @ 36f034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 36efec │ │ │ │ + ldr r0, [pc, #-1652] @ 36f038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 36eff0 │ │ │ │ + ldr r0, [pc, #-1660] @ 36f03c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 36eff4 │ │ │ │ + ldr r0, [pc, #-1668] @ 36f040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 36eff8 │ │ │ │ + ldr r0, [pc, #-1676] @ 36f044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 36effc │ │ │ │ + ldr r0, [pc, #-1684] @ 36f048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 36f000 │ │ │ │ + ldr r0, [pc, #-1692] @ 36f04c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 36f004 │ │ │ │ + ldr r0, [pc, #-1700] @ 36f050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 36f008 │ │ │ │ + ldr r0, [pc, #-1708] @ 36f054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 36f00c │ │ │ │ + ldr r0, [pc, #-1716] @ 36f058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 36f010 │ │ │ │ + ldr r0, [pc, #-1724] @ 36f05c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 36f014 │ │ │ │ + ldr r0, [pc, #-1732] @ 36f060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 36f018 │ │ │ │ + ldr r0, [pc, #-1740] @ 36f064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 36f01c │ │ │ │ + ldr r0, [pc, #-1748] @ 36f068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 36f020 │ │ │ │ + ldr r0, [pc, #-1756] @ 36f06c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 36f024 │ │ │ │ + ldr r0, [pc, #-1764] @ 36f070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 36f028 │ │ │ │ + ldr r0, [pc, #-1772] @ 36f074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 36f02c │ │ │ │ + ldr r0, [pc, #-1780] @ 36f078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 36f030 │ │ │ │ + ldr r0, [pc, #-1788] @ 36f07c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 36f034 │ │ │ │ + ldr r0, [pc, #-1796] @ 36f080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 36f038 │ │ │ │ + ldr r0, [pc, #-1804] @ 36f084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 36f03c │ │ │ │ + ldr r0, [pc, #-1812] @ 36f088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 36f040 │ │ │ │ + ldr r0, [pc, #-1820] @ 36f08c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 36f044 │ │ │ │ + ldr r0, [pc, #-1828] @ 36f090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 36f048 │ │ │ │ + ldr r0, [pc, #-1836] @ 36f094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 36f04c │ │ │ │ + ldr r0, [pc, #-1844] @ 36f098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 36f050 │ │ │ │ + ldr r0, [pc, #-1852] @ 36f09c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 36f054 │ │ │ │ + ldr r0, [pc, #-1860] @ 36f0a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 36f058 │ │ │ │ + ldr r0, [pc, #-1868] @ 36f0a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 36f05c │ │ │ │ + ldr r0, [pc, #-1876] @ 36f0a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 36f060 │ │ │ │ + ldr r0, [pc, #-1884] @ 36f0ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 36f064 │ │ │ │ + ldr r0, [pc, #-1892] @ 36f0b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 36f068 │ │ │ │ + ldr r0, [pc, #-1900] @ 36f0b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 36f06c │ │ │ │ + ldr r0, [pc, #-1908] @ 36f0b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 36f070 │ │ │ │ + ldr r0, [pc, #-1916] @ 36f0bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 36f074 │ │ │ │ + ldr r0, [pc, #-1924] @ 36f0c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 36f078 │ │ │ │ + ldr r0, [pc, #-1932] @ 36f0c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 36f07c │ │ │ │ + ldr r0, [pc, #-1940] @ 36f0c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 36f080 │ │ │ │ + ldr r0, [pc, #-1948] @ 36f0cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 36f084 │ │ │ │ + ldr r0, [pc, #-1956] @ 36f0d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 36f088 │ │ │ │ + ldr r0, [pc, #-1964] @ 36f0d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 36f08c │ │ │ │ + ldr r0, [pc, #-1972] @ 36f0d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 36f090 │ │ │ │ + ldr r0, [pc, #-1980] @ 36f0dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 36f094 │ │ │ │ + ldr r0, [pc, #-1988] @ 36f0e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 36f098 │ │ │ │ + ldr r0, [pc, #-1996] @ 36f0e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 36f09c │ │ │ │ + ldr r0, [pc, #-2004] @ 36f0e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 36f0a0 │ │ │ │ + ldr r0, [pc, #-2012] @ 36f0ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 36f0a4 │ │ │ │ + ldr r0, [pc, #-2020] @ 36f0f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 36f0a8 │ │ │ │ + ldr r0, [pc, #-2028] @ 36f0f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 36f0ac │ │ │ │ + ldr r0, [pc, #-2036] @ 36f0f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 36f0b0 │ │ │ │ + ldr r0, [pc, #-2044] @ 36f0fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 36f0b4 │ │ │ │ + ldr r0, [pc, #-2052] @ 36f100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 36f0b8 │ │ │ │ + ldr r0, [pc, #-2060] @ 36f104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 36f0bc │ │ │ │ + ldr r0, [pc, #-2068] @ 36f108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 36f0c0 │ │ │ │ + ldr r0, [pc, #-2076] @ 36f10c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 36f0c4 │ │ │ │ + ldr r0, [pc, #-2084] @ 36f110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 36f0c8 │ │ │ │ + ldr r0, [pc, #-2092] @ 36f114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 36f0cc │ │ │ │ + ldr r0, [pc, #-2100] @ 36f118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 36f0d0 │ │ │ │ + ldr r0, [pc, #-2108] @ 36f11c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 36f0d4 │ │ │ │ + ldr r0, [pc, #-2116] @ 36f120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 36f0d8 │ │ │ │ + ldr r0, [pc, #-2124] @ 36f124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 36f0dc │ │ │ │ + ldr r0, [pc, #-2132] @ 36f128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 36f0e0 │ │ │ │ + ldr r0, [pc, #-2140] @ 36f12c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 36f0e4 │ │ │ │ + ldr r0, [pc, #-2148] @ 36f130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 36f0e8 │ │ │ │ + ldr r0, [pc, #-2156] @ 36f134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 36f0ec │ │ │ │ + ldr r0, [pc, #-2164] @ 36f138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 36f0f0 │ │ │ │ + ldr r0, [pc, #-2172] @ 36f13c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 36f0f4 │ │ │ │ + ldr r0, [pc, #-2180] @ 36f140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 36f0f8 │ │ │ │ + ldr r0, [pc, #-2188] @ 36f144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 36f0fc │ │ │ │ + ldr r0, [pc, #-2196] @ 36f148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 36f100 │ │ │ │ + ldr r0, [pc, #-2204] @ 36f14c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 36f104 │ │ │ │ + ldr r0, [pc, #-2212] @ 36f150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 36f108 │ │ │ │ + ldr r0, [pc, #-2220] @ 36f154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 36f10c │ │ │ │ + ldr r0, [pc, #-2228] @ 36f158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 36f110 │ │ │ │ + ldr r0, [pc, #-2236] @ 36f15c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 36f114 │ │ │ │ + ldr r0, [pc, #-2244] @ 36f160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 36f118 │ │ │ │ + ldr r0, [pc, #-2252] @ 36f164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 36f11c │ │ │ │ + ldr r0, [pc, #-2260] @ 36f168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 36f120 │ │ │ │ + ldr r0, [pc, #-2268] @ 36f16c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 36f124 │ │ │ │ + ldr r0, [pc, #-2276] @ 36f170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 36f128 │ │ │ │ + ldr r0, [pc, #-2284] @ 36f174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 36f12c │ │ │ │ + ldr r0, [pc, #-2292] @ 36f178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 36f130 │ │ │ │ + ldr r0, [pc, #-2300] @ 36f17c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 36f134 │ │ │ │ + ldr r0, [pc, #-2308] @ 36f180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 36f138 │ │ │ │ + ldr r0, [pc, #-2316] @ 36f184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 36f13c │ │ │ │ + ldr r0, [pc, #-2324] @ 36f188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 36f140 │ │ │ │ + ldr r0, [pc, #-2332] @ 36f18c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 36f144 │ │ │ │ + ldr r0, [pc, #-2340] @ 36f190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 36f148 │ │ │ │ + ldr r0, [pc, #-2348] @ 36f194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 36f14c │ │ │ │ + ldr r0, [pc, #-2356] @ 36f198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 36f150 │ │ │ │ + ldr r0, [pc, #-2364] @ 36f19c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 36f154 │ │ │ │ + ldr r0, [pc, #-2372] @ 36f1a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 36f158 │ │ │ │ + ldr r0, [pc, #-2380] @ 36f1a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 36f15c │ │ │ │ + ldr r0, [pc, #-2388] @ 36f1a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 36f160 │ │ │ │ + ldr r0, [pc, #-2396] @ 36f1ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 36f164 │ │ │ │ + ldr r0, [pc, #-2404] @ 36f1b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 36f168 │ │ │ │ + ldr r0, [pc, #-2412] @ 36f1b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 36f16c │ │ │ │ + ldr r0, [pc, #-2420] @ 36f1b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 36f170 │ │ │ │ + ldr r0, [pc, #-2428] @ 36f1bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 36f174 │ │ │ │ + ldr r0, [pc, #-2436] @ 36f1c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 36f178 │ │ │ │ + ldr r0, [pc, #-2444] @ 36f1c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 36f17c │ │ │ │ + ldr r0, [pc, #-2452] @ 36f1c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 36f180 │ │ │ │ + ldr r0, [pc, #-2460] @ 36f1cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #676] @ 36fdcc │ │ │ │ + ldr r0, [pc, #676] @ 36fe18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #668] @ 36fdd0 │ │ │ │ + ldr r0, [pc, #668] @ 36fe1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #660] @ 36fdd4 │ │ │ │ + ldr r0, [pc, #660] @ 36fe20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #652] @ 36fdd8 │ │ │ │ + ldr r0, [pc, #652] @ 36fe24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #644] @ 36fddc │ │ │ │ + ldr r0, [pc, #644] @ 36fe28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #636] @ 36fde0 │ │ │ │ + ldr r0, [pc, #636] @ 36fe2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #628] @ 36fde4 │ │ │ │ + ldr r0, [pc, #628] @ 36fe30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #620] @ 36fde8 │ │ │ │ + ldr r0, [pc, #620] @ 36fe34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #612] @ 36fdec │ │ │ │ + ldr r0, [pc, #612] @ 36fe38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #604] @ 36fdf0 │ │ │ │ + ldr r0, [pc, #604] @ 36fe3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #596] @ 36fdf4 │ │ │ │ + ldr r0, [pc, #596] @ 36fe40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #588] @ 36fdf8 │ │ │ │ + ldr r0, [pc, #588] @ 36fe44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #580] @ 36fdfc │ │ │ │ + ldr r0, [pc, #580] @ 36fe48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #572] @ 36fe00 │ │ │ │ + ldr r0, [pc, #572] @ 36fe4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #564] @ 36fe04 │ │ │ │ + ldr r0, [pc, #564] @ 36fe50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #556] @ 36fe08 │ │ │ │ + ldr r0, [pc, #556] @ 36fe54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #548] @ 36fe0c │ │ │ │ + ldr r0, [pc, #548] @ 36fe58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #540] @ 36fe10 │ │ │ │ + ldr r0, [pc, #540] @ 36fe5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #532] @ 36fe14 │ │ │ │ + ldr r0, [pc, #532] @ 36fe60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #524] @ 36fe18 │ │ │ │ + ldr r0, [pc, #524] @ 36fe64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #516] @ 36fe1c │ │ │ │ + ldr r0, [pc, #516] @ 36fe68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #508] @ 36fe20 │ │ │ │ + ldr r0, [pc, #508] @ 36fe6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #500] @ 36fe24 │ │ │ │ + ldr r0, [pc, #500] @ 36fe70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #492] @ 36fe28 │ │ │ │ + ldr r0, [pc, #492] @ 36fe74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #484] @ 36fe2c │ │ │ │ + ldr r0, [pc, #484] @ 36fe78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #476] @ 36fe30 │ │ │ │ + ldr r0, [pc, #476] @ 36fe7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #468] @ 36fe34 │ │ │ │ + ldr r0, [pc, #468] @ 36fe80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #460] @ 36fe38 │ │ │ │ + ldr r0, [pc, #460] @ 36fe84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #452] @ 36fe3c │ │ │ │ + ldr r0, [pc, #452] @ 36fe88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #444] @ 36fe40 │ │ │ │ + ldr r0, [pc, #444] @ 36fe8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #436] @ 36fe44 │ │ │ │ + ldr r0, [pc, #436] @ 36fe90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #428] @ 36fe48 │ │ │ │ + ldr r0, [pc, #428] @ 36fe94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #420] @ 36fe4c │ │ │ │ + ldr r0, [pc, #420] @ 36fe98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #412] @ 36fe50 │ │ │ │ + ldr r0, [pc, #412] @ 36fe9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #404] @ 36fe54 │ │ │ │ + ldr r0, [pc, #404] @ 36fea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #396] @ 36fe58 │ │ │ │ + ldr r0, [pc, #396] @ 36fea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #388] @ 36fe5c │ │ │ │ + ldr r0, [pc, #388] @ 36fea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #380] @ 36fe60 │ │ │ │ + ldr r0, [pc, #380] @ 36feac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #372] @ 36fe64 │ │ │ │ + ldr r0, [pc, #372] @ 36feb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #364] @ 36fe68 │ │ │ │ + ldr r0, [pc, #364] @ 36feb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #356] @ 36fe6c │ │ │ │ + ldr r0, [pc, #356] @ 36feb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #348] @ 36fe70 │ │ │ │ + ldr r0, [pc, #348] @ 36febc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #340] @ 36fe74 │ │ │ │ + ldr r0, [pc, #340] @ 36fec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #332] @ 36fe78 │ │ │ │ + ldr r0, [pc, #332] @ 36fec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #324] @ 36fe7c │ │ │ │ + ldr r0, [pc, #324] @ 36fec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #316] @ 36fe80 │ │ │ │ + ldr r0, [pc, #316] @ 36fecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #308] @ 36fe84 │ │ │ │ + ldr r0, [pc, #308] @ 36fed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #300] @ 36fe88 │ │ │ │ + ldr r0, [pc, #300] @ 36fed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #292] @ 36fe8c │ │ │ │ + ldr r0, [pc, #292] @ 36fed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #284] @ 36fe90 │ │ │ │ + ldr r0, [pc, #284] @ 36fedc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #276] @ 36fe94 │ │ │ │ + ldr r0, [pc, #276] @ 36fee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #268] @ 36fe98 │ │ │ │ + ldr r0, [pc, #268] @ 36fee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #260] @ 36fe9c │ │ │ │ + ldr r0, [pc, #260] @ 36fee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #252] @ 36fea0 │ │ │ │ + ldr r0, [pc, #252] @ 36feec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #244] @ 36fea4 │ │ │ │ + ldr r0, [pc, #244] @ 36fef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #236] @ 36fea8 │ │ │ │ + ldr r0, [pc, #236] @ 36fef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #228] @ 36feac │ │ │ │ + ldr r0, [pc, #228] @ 36fef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq r8, lr, ip, ror r2 │ │ │ │ - addseq r8, lr, ip, asr r2 │ │ │ │ - addseq r8, lr, ip, lsr r2 │ │ │ │ - addseq r8, lr, ip, lsl r2 │ │ │ │ - @ instruction: 0x009e81fc │ │ │ │ - @ instruction: 0x009e81dc │ │ │ │ - @ instruction: 0x009e81bc │ │ │ │ - umullseq r8, lr, ip, r1 │ │ │ │ - addseq r8, lr, ip, ror r1 │ │ │ │ - addseq r8, lr, ip, asr r1 │ │ │ │ - addseq r8, lr, r8, lsr r1 │ │ │ │ - addseq r8, lr, r4, lsl r1 │ │ │ │ - ldrsheq r8, [lr], r0 │ │ │ │ - addseq r8, lr, ip, asr #1 │ │ │ │ - addseq r8, lr, r8, lsr #1 │ │ │ │ - addseq r8, lr, r4, lsl #1 │ │ │ │ - addseq r8, lr, r0, rrx │ │ │ │ - addseq r8, lr, ip, lsr r0 │ │ │ │ - addseq r8, lr, r8, lsl r0 │ │ │ │ - @ instruction: 0x009e7ff4 │ │ │ │ - @ instruction: 0x009e7fd0 │ │ │ │ - addseq r7, lr, ip, lsr #31 │ │ │ │ - addseq r7, lr, r8, lsl #31 │ │ │ │ - addseq r7, lr, r4, ror #30 │ │ │ │ - addseq r7, lr, r0, asr #30 │ │ │ │ - addseq r7, lr, r0, lsr #30 │ │ │ │ - @ instruction: 0x009e7efc │ │ │ │ - @ instruction: 0x009e7ed8 │ │ │ │ - @ instruction: 0x009e7eb4 │ │ │ │ - umullseq r7, lr, r0, lr │ │ │ │ - addseq r7, lr, ip, ror #28 │ │ │ │ - addseq r7, lr, r4, asr #28 │ │ │ │ - addseq r7, lr, r0, lsr #28 │ │ │ │ - @ instruction: 0x009e7dfc │ │ │ │ - @ instruction: 0x009e7dd8 │ │ │ │ - @ instruction: 0x009e7db4 │ │ │ │ - addseq r7, lr, ip, lsl #27 │ │ │ │ - addseq r7, lr, r8, asr sp │ │ │ │ - addseq r7, lr, r0, lsr #26 │ │ │ │ - addseq r7, lr, r0, lsl #26 │ │ │ │ - addseq r7, lr, r0, ror #25 │ │ │ │ - @ instruction: 0x009e7cb0 │ │ │ │ - addseq r7, lr, r0, lsl #25 │ │ │ │ - addseq r7, lr, r0, asr ip │ │ │ │ - addseq r7, lr, r0, lsr #24 │ │ │ │ - @ instruction: 0x009e7bf0 │ │ │ │ - @ instruction: 0x009e7bb8 │ │ │ │ - addseq r7, lr, ip, lsl #23 │ │ │ │ - addseq r7, lr, r8, asr fp │ │ │ │ - addseq r7, lr, r4, lsr fp │ │ │ │ - addseq r7, lr, r8, lsl fp │ │ │ │ - @ instruction: 0x009e7af8 │ │ │ │ - @ instruction: 0x009edfb0 │ │ │ │ - addseq r7, lr, ip, asr #21 │ │ │ │ - addseq r7, lr, ip, lsr #21 │ │ │ │ - addseq pc, sp, r4, lsl pc @ │ │ │ │ + addseq r8, lr, r0, ror r2 │ │ │ │ + addseq r8, lr, r0, asr r2 │ │ │ │ + addseq r8, lr, r0, lsr r2 │ │ │ │ + addseq r8, lr, r0, lsl r2 │ │ │ │ + @ instruction: 0x009e81f0 │ │ │ │ + @ instruction: 0x009e81d0 │ │ │ │ + @ instruction: 0x009e81b0 │ │ │ │ + umullseq r8, lr, r0, r1 │ │ │ │ + addseq r8, lr, r0, ror r1 │ │ │ │ + addseq r8, lr, r0, asr r1 │ │ │ │ + addseq r8, lr, ip, lsr #2 │ │ │ │ + addseq r8, lr, r8, lsl #2 │ │ │ │ + addseq r8, lr, r4, ror #1 │ │ │ │ + addseq r8, lr, r0, asr #1 │ │ │ │ + umullseq r8, lr, ip, r0 │ │ │ │ + addseq r8, lr, r8, ror r0 │ │ │ │ + addseq r8, lr, r4, asr r0 │ │ │ │ + addseq r8, lr, r0, lsr r0 │ │ │ │ + addseq r8, lr, ip │ │ │ │ + addseq r7, lr, r8, ror #31 │ │ │ │ + addseq r7, lr, r4, asr #31 │ │ │ │ + addseq r7, lr, r0, lsr #31 │ │ │ │ + addseq r7, lr, ip, ror pc │ │ │ │ + addseq r7, lr, r8, asr pc │ │ │ │ + addseq r7, lr, r4, lsr pc │ │ │ │ + addseq r7, lr, r4, lsl pc │ │ │ │ + @ instruction: 0x009e7ef0 │ │ │ │ + addseq r7, lr, ip, asr #29 │ │ │ │ + addseq r7, lr, r8, lsr #29 │ │ │ │ + addseq r7, lr, r4, lsl #29 │ │ │ │ + addseq r7, lr, r0, ror #28 │ │ │ │ + addseq r7, lr, r8, lsr lr │ │ │ │ + addseq r7, lr, r4, lsl lr │ │ │ │ + @ instruction: 0x009e7df0 │ │ │ │ + addseq r7, lr, ip, asr #27 │ │ │ │ + addseq r7, lr, r8, lsr #27 │ │ │ │ + addseq r7, lr, r0, lsl #27 │ │ │ │ + addseq r7, lr, ip, asr #26 │ │ │ │ + addseq r7, lr, r4, lsl sp │ │ │ │ + @ instruction: 0x009e7cf4 │ │ │ │ + @ instruction: 0x009e7cd4 │ │ │ │ + addseq r7, lr, r4, lsr #25 │ │ │ │ + addseq r7, lr, r4, ror ip │ │ │ │ + addseq r7, lr, r4, asr #24 │ │ │ │ + addseq r7, lr, r4, lsl ip │ │ │ │ + addseq r7, lr, r4, ror #23 │ │ │ │ + addseq r7, lr, ip, lsr #23 │ │ │ │ + addseq r7, lr, r0, lsl #23 │ │ │ │ + addseq r7, lr, ip, asr #22 │ │ │ │ + addseq r7, lr, r8, lsr #22 │ │ │ │ + addseq r7, lr, ip, lsl #22 │ │ │ │ + addseq r7, lr, ip, ror #21 │ │ │ │ + addseq sp, lr, r4, lsr #31 │ │ │ │ + addseq r7, lr, r0, asr #21 │ │ │ │ + addseq r7, lr, r0, lsr #21 │ │ │ │ addseq pc, sp, r8, lsl #30 │ │ │ │ + @ instruction: 0x009dfefc │ │ │ │ cmp r0, #80 @ 0x50 │ │ │ │ - bhi 36ff58 │ │ │ │ - ldr r3, [pc, #228] @ 36ffa4 │ │ │ │ + bhi 36ffa4 │ │ │ │ + ldr r3, [pc, #228] @ 36fff0 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #80 @ 0x50 │ │ │ │ - bhi 36fed4 │ │ │ │ + bhi 36ff20 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #204] @ 36ffa8 │ │ │ │ + ldr r0, [pc, #204] @ 36fff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #196] @ 36ffac │ │ │ │ + ldr r0, [pc, #196] @ 36fff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #188] @ 36ffb0 │ │ │ │ + ldr r0, [pc, #188] @ 36fffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #180] @ 36ffb4 │ │ │ │ + ldr r0, [pc, #180] @ 370000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #172] @ 36ffb8 │ │ │ │ + ldr r0, [pc, #172] @ 370004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #164] @ 36ffbc │ │ │ │ + ldr r0, [pc, #164] @ 370008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #156] @ 36ffc0 │ │ │ │ + ldr r0, [pc, #156] @ 37000c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #148] @ 36ffc4 │ │ │ │ + ldr r0, [pc, #148] @ 370010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #140] @ 36ffc8 │ │ │ │ + ldr r0, [pc, #140] @ 370014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #132] @ 36ffcc │ │ │ │ + ldr r0, [pc, #132] @ 370018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #124] @ 36ffd0 │ │ │ │ + ldr r0, [pc, #124] @ 37001c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #124 @ 0x7c │ │ │ │ - beq 36ff74 │ │ │ │ + beq 36ffc0 │ │ │ │ cmp r0, #128 @ 0x80 │ │ │ │ - bne 36ff98 │ │ │ │ - ldr r0, [pc, #100] @ 36ffd4 │ │ │ │ + bne 36ffe4 │ │ │ │ + ldr r0, [pc, #100] @ 370020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #92] @ 36ffd8 │ │ │ │ + ldr r0, [pc, #92] @ 370024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #84] @ 36ffdc │ │ │ │ + ldr r0, [pc, #84] @ 370028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #76] @ 36ffe0 │ │ │ │ + ldr r0, [pc, #76] @ 37002c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #68] @ 36ffe4 │ │ │ │ + ldr r0, [pc, #68] @ 370030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - umlalseq r3, r0, r0, r9 │ │ │ │ - @ instruction: 0x009dfdf4 │ │ │ │ - addseq sp, lr, r0, lsr pc │ │ │ │ - addseq sp, lr, ip, ror lr │ │ │ │ - addseq sp, lr, ip, ror lr │ │ │ │ - addseq sp, lr, r4, lsl #29 │ │ │ │ - addseq sp, lr, ip, lsl #29 │ │ │ │ - umullseq sp, lr, r4, lr │ │ │ │ - umullseq sp, lr, ip, lr │ │ │ │ - addseq sp, lr, ip, lsr #29 │ │ │ │ - @ instruction: 0x009edeb0 │ │ │ │ - @ instruction: 0x009edeb4 │ │ │ │ - @ instruction: 0x009eded4 │ │ │ │ - @ instruction: 0x009edeb4 │ │ │ │ - addseq sp, lr, ip, asr #29 │ │ │ │ - addseq sp, lr, r8, asr #27 │ │ │ │ - addseq pc, sp, r0, lsr sp @ │ │ │ │ + adcseq r3, r0, ip, lsl #19 │ │ │ │ + addseq pc, sp, r8, ror #27 │ │ │ │ + addseq sp, lr, r4, lsr #30 │ │ │ │ + addseq sp, lr, r0, ror lr │ │ │ │ + addseq sp, lr, r0, ror lr │ │ │ │ + addseq sp, lr, r8, ror lr │ │ │ │ + addseq sp, lr, r0, lsl #29 │ │ │ │ + addseq sp, lr, r8, lsl #29 │ │ │ │ + umullseq sp, lr, r0, lr │ │ │ │ + addseq sp, lr, r0, lsr #29 │ │ │ │ + addseq sp, lr, r4, lsr #29 │ │ │ │ + addseq sp, lr, r8, lsr #29 │ │ │ │ + addseq sp, lr, r8, asr #29 │ │ │ │ + addseq sp, lr, r8, lsr #29 │ │ │ │ + addseq sp, lr, r0, asr #29 │ │ │ │ + @ instruction: 0x009eddbc │ │ │ │ + addseq pc, sp, r4, lsr #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r1, #80 @ 0x50 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - bhi 3702d4 │ │ │ │ - ldr r3, [pc, #1504] @ 3705f8 │ │ │ │ + bhi 370320 │ │ │ │ + ldr r3, [pc, #1504] @ 370644 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #80 @ 0x50 │ │ │ │ - bhi 370060 │ │ │ │ + bhi 3700ac │ │ │ │ ldrb r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1480] @ 3705fc │ │ │ │ + ldr r2, [pc, #1480] @ 370648 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1464] @ 370600 │ │ │ │ + ldr r2, [pc, #1464] @ 37064c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1436] @ 370604 │ │ │ │ + ldr r2, [pc, #1436] @ 370650 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r2, [pc, #1404] @ 370608 │ │ │ │ + ldr r2, [pc, #1404] @ 370654 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1388] @ 37060c │ │ │ │ + ldr r2, [pc, #1388] @ 370658 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37004c │ │ │ │ - ldr r2, [pc, #1376] @ 370610 │ │ │ │ + b 370098 │ │ │ │ + ldr r2, [pc, #1376] @ 37065c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1360] @ 370614 │ │ │ │ + ldr r3, [pc, #1360] @ 370660 │ │ │ │ and r7, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r7, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 370344 │ │ │ │ + bhi 370390 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1328] @ 370618 │ │ │ │ - ldr r7, [pc, #1328] @ 37061c │ │ │ │ + ldr r2, [pc, #1328] @ 370664 │ │ │ │ + ldr r7, [pc, #1328] @ 370668 │ │ │ │ lsr r8, r5, #2 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ add r7, pc, r7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1284] @ 370620 │ │ │ │ + ldr r2, [pc, #1284] @ 37066c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r8, #-268435456 @ 0xf0000000 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1244] @ 370624 │ │ │ │ + ldr r2, [pc, #1244] @ 370670 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ lsr r5, r5, #30 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3705dc │ │ │ │ + beq 370628 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 370468 │ │ │ │ + beq 3704b4 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3705e8 │ │ │ │ - ldr r2, [pc, #1196] @ 370628 │ │ │ │ + bne 370634 │ │ │ │ + ldr r2, [pc, #1196] @ 370674 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1172] @ 37062c │ │ │ │ + ldr r2, [pc, #1172] @ 370678 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1156] @ 370630 │ │ │ │ + ldr r2, [pc, #1156] @ 37067c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1136] @ 370634 │ │ │ │ + ldr r2, [pc, #1136] @ 370680 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1116] @ 370638 │ │ │ │ + ldr r3, [pc, #1116] @ 370684 │ │ │ │ lsr r7, r5, #27 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r7, #5 │ │ │ │ cmp r2, #11 │ │ │ │ - bhi 3703f0 │ │ │ │ + bhi 37043c │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1084] @ 37063c │ │ │ │ + ldr r2, [pc, #1084] @ 370688 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1068] @ 370640 │ │ │ │ + ldr r2, [pc, #1068] @ 37068c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ - b 370050 │ │ │ │ - ldr r2, [pc, #1052] @ 370644 │ │ │ │ + b 37009c │ │ │ │ + ldr r2, [pc, #1052] @ 370690 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1036] @ 370648 │ │ │ │ + ldr r2, [pc, #1036] @ 370694 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ lsr r3, r5, #2 │ │ │ │ - b 370050 │ │ │ │ - ldr r2, [pc, #1020] @ 37064c │ │ │ │ + b 37009c │ │ │ │ + ldr r2, [pc, #1020] @ 370698 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1004] @ 370650 │ │ │ │ + ldr r2, [pc, #1004] @ 37069c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37004c │ │ │ │ - ldr r2, [pc, #992] @ 370654 │ │ │ │ + b 370098 │ │ │ │ + ldr r2, [pc, #992] @ 3706a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #976] @ 370658 │ │ │ │ + ldr r2, [pc, #976] @ 3706a4 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #952] @ 37065c │ │ │ │ + ldr r2, [pc, #952] @ 3706a8 │ │ │ │ lsr r5, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r6 │ │ │ │ and r5, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #31 │ │ │ │ - beq 370338 │ │ │ │ - ldr r2, [pc, #916] @ 370660 │ │ │ │ + beq 370384 │ │ │ │ + ldr r2, [pc, #916] @ 3706ac │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ - b 37004c │ │ │ │ + b 370098 │ │ │ │ cmp r1, #124 @ 0x7c │ │ │ │ - beq 37030c │ │ │ │ + beq 370358 │ │ │ │ cmp r1, #128 @ 0x80 │ │ │ │ - bne 370060 │ │ │ │ - ldr r2, [pc, #888] @ 370664 │ │ │ │ + bne 3700ac │ │ │ │ + ldr r2, [pc, #888] @ 3706b0 │ │ │ │ and r5, r5, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37032c │ │ │ │ - ldr r2, [pc, #864] @ 370668 │ │ │ │ + beq 370378 │ │ │ │ + ldr r2, [pc, #864] @ 3706b4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3702cc │ │ │ │ - ldr r2, [pc, #856] @ 37066c │ │ │ │ + b 370318 │ │ │ │ + ldr r2, [pc, #856] @ 3706b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #844] @ 370670 │ │ │ │ + ldr r2, [pc, #844] @ 3706bc │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37004c │ │ │ │ - ldr r2, [pc, #832] @ 370674 │ │ │ │ + b 370098 │ │ │ │ + ldr r2, [pc, #832] @ 3706c0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37017c │ │ │ │ - ldr r2, [pc, #824] @ 370678 │ │ │ │ + b 3701c8 │ │ │ │ + ldr r2, [pc, #824] @ 3706c4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37017c │ │ │ │ - ldr r2, [pc, #816] @ 37067c │ │ │ │ + b 3701c8 │ │ │ │ + ldr r2, [pc, #816] @ 3706c8 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #796] @ 370680 │ │ │ │ + ldr r2, [pc, #796] @ 3706cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3705a0 │ │ │ │ - ldr r2, [pc, #768] @ 370684 │ │ │ │ + bne 3705ec │ │ │ │ + ldr r2, [pc, #768] @ 3706d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #752] @ 370688 │ │ │ │ + ldr r2, [pc, #752] @ 3706d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 370588 │ │ │ │ - ldr r2, [pc, #724] @ 37068c │ │ │ │ + bne 3705d4 │ │ │ │ + ldr r2, [pc, #724] @ 3706d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #708] @ 370690 │ │ │ │ + ldr r2, [pc, #708] @ 3706dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 37057c │ │ │ │ - ldr r2, [pc, #680] @ 370694 │ │ │ │ + bne 3705c8 │ │ │ │ + ldr r2, [pc, #680] @ 3706e0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37017c │ │ │ │ - ldr r2, [pc, #672] @ 370698 │ │ │ │ + b 3701c8 │ │ │ │ + ldr r2, [pc, #672] @ 3706e4 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #652] @ 37069c │ │ │ │ + ldr r2, [pc, #652] @ 3706e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3705c4 │ │ │ │ - ldr r2, [pc, #624] @ 3706a0 │ │ │ │ + bne 370610 │ │ │ │ + ldr r2, [pc, #624] @ 3706ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #608] @ 3706a4 │ │ │ │ + ldr r2, [pc, #608] @ 3706f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3705b8 │ │ │ │ - ldr r2, [pc, #580] @ 3706a8 │ │ │ │ + bne 370604 │ │ │ │ + ldr r2, [pc, #580] @ 3706f4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37017c │ │ │ │ - ldr r2, [pc, #572] @ 3706ac │ │ │ │ + b 3701c8 │ │ │ │ + ldr r2, [pc, #572] @ 3706f8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37017c │ │ │ │ - ldr r2, [pc, #564] @ 3706b0 │ │ │ │ + b 3701c8 │ │ │ │ + ldr r2, [pc, #564] @ 3706fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37035c │ │ │ │ - ldr r2, [pc, #544] @ 3706b4 │ │ │ │ + b 3703a8 │ │ │ │ + ldr r2, [pc, #544] @ 370700 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37035c │ │ │ │ - ldr r2, [pc, #524] @ 3706b8 │ │ │ │ + b 3703a8 │ │ │ │ + ldr r2, [pc, #524] @ 370704 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37035c │ │ │ │ - ldr r2, [pc, #504] @ 3706bc │ │ │ │ + b 3703a8 │ │ │ │ + ldr r2, [pc, #504] @ 370708 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37035c │ │ │ │ - ldr r2, [pc, #484] @ 3706c0 │ │ │ │ + b 3703a8 │ │ │ │ + ldr r2, [pc, #484] @ 37070c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 370408 │ │ │ │ - ldr r2, [pc, #464] @ 3706c4 │ │ │ │ + b 370454 │ │ │ │ + ldr r2, [pc, #464] @ 370710 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 370408 │ │ │ │ - ldr r2, [pc, #444] @ 3706c8 │ │ │ │ + b 370454 │ │ │ │ + ldr r2, [pc, #444] @ 370714 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 370408 │ │ │ │ - ldr r2, [pc, #424] @ 3706cc │ │ │ │ + b 370454 │ │ │ │ + ldr r2, [pc, #424] @ 370718 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 370408 │ │ │ │ - ldr r2, [pc, #404] @ 3706d0 │ │ │ │ + b 370454 │ │ │ │ + ldr r2, [pc, #404] @ 37071c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 370408 │ │ │ │ - ldr r2, [pc, #384] @ 3706d4 │ │ │ │ + b 370454 │ │ │ │ + ldr r2, [pc, #384] @ 370720 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 370408 │ │ │ │ - ldr r2, [pc, #364] @ 3706d8 │ │ │ │ + b 370454 │ │ │ │ + ldr r2, [pc, #364] @ 370724 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 370408 │ │ │ │ - ldr r2, [pc, #344] @ 3706dc │ │ │ │ + b 370454 │ │ │ │ + ldr r2, [pc, #344] @ 370728 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37017c │ │ │ │ - ldr r2, [pc, #336] @ 3706e0 │ │ │ │ + b 3701c8 │ │ │ │ + ldr r2, [pc, #336] @ 37072c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3703c4 │ │ │ │ - ldr r2, [pc, #316] @ 3706e4 │ │ │ │ + b 370410 │ │ │ │ + ldr r2, [pc, #316] @ 370730 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 370390 │ │ │ │ - ldr r2, [pc, #296] @ 3706e8 │ │ │ │ + b 3703dc │ │ │ │ + ldr r2, [pc, #296] @ 370734 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37017c │ │ │ │ - ldr r2, [pc, #288] @ 3706ec │ │ │ │ + b 3701c8 │ │ │ │ + ldr r2, [pc, #288] @ 370738 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37043c │ │ │ │ - ldr r2, [pc, #268] @ 3706f0 │ │ │ │ + b 370488 │ │ │ │ + ldr r2, [pc, #268] @ 37073c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37017c │ │ │ │ - ldr r2, [pc, #260] @ 3706f4 │ │ │ │ + b 3701c8 │ │ │ │ + ldr r2, [pc, #260] @ 370740 │ │ │ │ mov r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37004c │ │ │ │ - adcseq r3, r0, r9, lsl #17 │ │ │ │ - addseq sp, lr, r0, asr lr │ │ │ │ - addseq pc, pc, r4, asr r2 @ │ │ │ │ - addseq pc, sp, r4, lsr #26 │ │ │ │ - addseq sp, lr, r8, lsl #28 │ │ │ │ - @ instruction: 0x009ff1fc │ │ │ │ - @ instruction: 0x009eddf4 │ │ │ │ - adcseq r3, r0, sl, lsr #16 │ │ │ │ - addseq sp, lr, r8, ror #28 │ │ │ │ - addseq pc, pc, r4, lsr #3 │ │ │ │ - addseq sp, lr, r0, asr lr │ │ │ │ - addseq sp, lr, r0, asr #28 │ │ │ │ - addseq sp, lr, ip, lsr #28 │ │ │ │ + b 370098 │ │ │ │ + adcseq r3, r0, r5, lsl #17 │ │ │ │ addseq sp, lr, r4, asr #28 │ │ │ │ - ldrsheq pc, [pc], r0 @ │ │ │ │ - addseq sp, lr, r0, ror #25 │ │ │ │ - adcseq r3, r0, sl, lsl r7 │ │ │ │ - addseq r6, lr, r0, lsr ip │ │ │ │ - addseq pc, pc, r8, lsl #1 │ │ │ │ - addseq r6, lr, ip, lsl ip │ │ │ │ - addseq pc, pc, r0, rrx │ │ │ │ - addseq sp, lr, ip, ror lr │ │ │ │ - addseq pc, pc, r8, lsr r0 @ │ │ │ │ - addseq sp, lr, ip, ror #23 │ │ │ │ - addseq pc, pc, r4, lsl r0 @ │ │ │ │ - addseq sp, lr, ip, asr #23 │ │ │ │ - addseq r3, sp, r8, ror sp │ │ │ │ - addseq sp, lr, ip, ror #27 │ │ │ │ - addseq r3, sp, ip, lsr sp │ │ │ │ - addseq r7, lr, r0, ror r1 │ │ │ │ - addseq lr, pc, r8, ror pc @ │ │ │ │ - @ instruction: 0x009eddb4 │ │ │ │ - addseq sp, lr, r4, asr #22 │ │ │ │ - @ instruction: 0x009d3cf4 │ │ │ │ - addseq sp, lr, r0, lsl #23 │ │ │ │ - addseq sp, lr, r8, ror fp │ │ │ │ - addseq sp, lr, ip, ror fp │ │ │ │ + addseq pc, pc, r8, asr #4 │ │ │ │ + addseq pc, sp, r8, lsl sp @ │ │ │ │ + @ instruction: 0x009eddfc │ │ │ │ + @ instruction: 0x009ff1f0 │ │ │ │ + addseq sp, lr, r8, ror #27 │ │ │ │ + adcseq r3, r0, r6, lsr #16 │ │ │ │ + addseq sp, lr, ip, asr lr │ │ │ │ + umullseq pc, pc, r8, r1 @ │ │ │ │ + addseq sp, lr, r4, asr #28 │ │ │ │ + addseq sp, lr, r4, lsr lr │ │ │ │ + addseq sp, lr, r0, lsr #28 │ │ │ │ + addseq sp, lr, r8, lsr lr │ │ │ │ + addseq pc, pc, r4, ror #1 │ │ │ │ + @ instruction: 0x009edcd4 │ │ │ │ + adcseq r3, r0, r6, lsl r7 │ │ │ │ + addseq r6, lr, r4, lsr #24 │ │ │ │ + addseq pc, pc, ip, ror r0 @ │ │ │ │ + addseq r6, lr, r0, lsl ip │ │ │ │ + addseq pc, pc, r4, asr r0 @ │ │ │ │ + addseq sp, lr, r0, ror lr │ │ │ │ + addseq pc, pc, ip, lsr #32 │ │ │ │ + addseq sp, lr, r0, ror #23 │ │ │ │ + addseq pc, pc, r8 │ │ │ │ + addseq sp, lr, r0, asr #23 │ │ │ │ + addseq r3, sp, ip, ror #26 │ │ │ │ + addseq sp, lr, r0, ror #27 │ │ │ │ + addseq r3, sp, r0, lsr sp │ │ │ │ + addseq r7, lr, r4, ror #2 │ │ │ │ + addseq lr, pc, ip, ror #30 │ │ │ │ + addseq sp, lr, r8, lsr #27 │ │ │ │ + addseq sp, lr, r8, lsr fp │ │ │ │ + addseq r3, sp, r8, ror #25 │ │ │ │ + addseq sp, lr, r4, ror fp │ │ │ │ + addseq sp, lr, ip, ror #22 │ │ │ │ addseq sp, lr, r0, ror fp │ │ │ │ - addseq sp, lr, r8, ror #22 │ │ │ │ - addseq sp, lr, r0, ror #22 │ │ │ │ - addseq r3, sp, r8, asr #24 │ │ │ │ - addseq sp, lr, r8, ror #24 │ │ │ │ - ldrdeq r9, [r2], r8 @ │ │ │ │ - addseq sp, lr, r4, asr ip │ │ │ │ - addseq sp, lr, r8, asr ip │ │ │ │ - addseq sp, lr, r8, asr fp │ │ │ │ - addseq sp, lr, ip, asr sl │ │ │ │ - addseq sp, lr, r8, lsr sl │ │ │ │ - addseq sp, lr, r4, lsl sl │ │ │ │ - @ instruction: 0x009ed9f0 │ │ │ │ - addseq sp, lr, r8, ror fp │ │ │ │ - addseq sp, lr, r8, asr #22 │ │ │ │ + addseq sp, lr, r4, ror #22 │ │ │ │ addseq sp, lr, ip, asr fp │ │ │ │ - addseq sp, lr, r0, lsl #22 │ │ │ │ - @ instruction: 0x009edad4 │ │ │ │ - @ instruction: 0x009edab0 │ │ │ │ - addseq sp, lr, r4, lsl #21 │ │ │ │ - @ instruction: 0x009ed9d0 │ │ │ │ - umullseq sp, lr, ip, r9 │ │ │ │ - addseq sp, lr, r0, ror #18 │ │ │ │ - addseq sp, lr, r4, lsl #22 │ │ │ │ - ldrdeq r0, [r0], r4 @ │ │ │ │ - @ instruction: 0x009ed9d0 │ │ │ │ - addseq r3, sp, r0, asr sl │ │ │ │ + addseq sp, lr, r4, asr fp │ │ │ │ + addseq r3, sp, ip, lsr ip │ │ │ │ + addseq sp, lr, ip, asr ip │ │ │ │ + adceq r9, r2, ip, asr #25 │ │ │ │ + addseq sp, lr, r8, asr #24 │ │ │ │ + addseq sp, lr, ip, asr #24 │ │ │ │ + addseq sp, lr, ip, asr #22 │ │ │ │ + addseq sp, lr, r0, asr sl │ │ │ │ + addseq sp, lr, ip, lsr #20 │ │ │ │ + addseq sp, lr, r8, lsl #20 │ │ │ │ + addseq sp, lr, r4, ror #19 │ │ │ │ + addseq sp, lr, ip, ror #22 │ │ │ │ + addseq sp, lr, ip, lsr fp │ │ │ │ + addseq sp, lr, r0, asr fp │ │ │ │ + @ instruction: 0x009edaf4 │ │ │ │ + addseq sp, lr, r8, asr #21 │ │ │ │ + addseq sp, lr, r4, lsr #21 │ │ │ │ + addseq sp, lr, r8, ror sl │ │ │ │ + addseq sp, lr, r4, asr #19 │ │ │ │ + umullseq sp, lr, r0, r9 │ │ │ │ + addseq sp, lr, r4, asr r9 │ │ │ │ + @ instruction: 0x009edaf8 │ │ │ │ + adceq r0, r0, r8, asr #17 │ │ │ │ + addseq sp, lr, r4, asr #19 │ │ │ │ + addseq r3, sp, r4, asr #20 │ │ │ │ cmp r0, #9728 @ 0x2600 │ │ │ │ - bhi 370738 │ │ │ │ + bhi 370784 │ │ │ │ cmp r0, #255 @ 0xff │ │ │ │ - bls 378468 │ │ │ │ - ldr r3, [pc, #2484] @ 3710c4 │ │ │ │ + bls 3784b4 │ │ │ │ + ldr r3, [pc, #2484] @ 371110 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #9472 @ 0x2500 │ │ │ │ - bhi 37072c │ │ │ │ + bhi 370778 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2452] @ 3710c8 │ │ │ │ + ldr r0, [pc, #2452] @ 371114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ sub r0, r0, #13120 @ 0x3340 │ │ │ │ sub r0, r0, #28 │ │ │ │ lsl r3, r0, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #3232 @ 0xca0 │ │ │ │ - bhi 378488 │ │ │ │ - ldr r3, [pc, #2420] @ 3710cc │ │ │ │ + bhi 3784d4 │ │ │ │ + ldr r3, [pc, #2420] @ 371118 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #3232 @ 0xca0 │ │ │ │ - bhi 370770 │ │ │ │ + bhi 3707bc │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2392] @ 3710d0 │ │ │ │ + ldr r0, [pc, #2392] @ 37111c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 3710d4 │ │ │ │ + ldr r0, [pc, #2384] @ 371120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3710d8 │ │ │ │ + ldr r0, [pc, #2376] @ 371124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3710dc │ │ │ │ + ldr r0, [pc, #2368] @ 371128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3710e0 │ │ │ │ + ldr r0, [pc, #2360] @ 37112c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3710e4 │ │ │ │ + ldr r0, [pc, #2352] @ 371130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 3710e8 │ │ │ │ + ldr r0, [pc, #2344] @ 371134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 3710ec │ │ │ │ + ldr r0, [pc, #2336] @ 371138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 3710f0 │ │ │ │ + ldr r0, [pc, #2328] @ 37113c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 3710f4 │ │ │ │ + ldr r0, [pc, #2320] @ 371140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 3710f8 │ │ │ │ + ldr r0, [pc, #2312] @ 371144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 3710fc │ │ │ │ + ldr r0, [pc, #2304] @ 371148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 371100 │ │ │ │ + ldr r0, [pc, #2296] @ 37114c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 371104 │ │ │ │ + ldr r0, [pc, #2288] @ 371150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 371108 │ │ │ │ + ldr r0, [pc, #2280] @ 371154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 37110c │ │ │ │ + ldr r0, [pc, #2272] @ 371158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 371110 │ │ │ │ + ldr r0, [pc, #2264] @ 37115c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 371114 │ │ │ │ + ldr r0, [pc, #2256] @ 371160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 371118 │ │ │ │ + ldr r0, [pc, #2248] @ 371164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 37111c │ │ │ │ + ldr r0, [pc, #2240] @ 371168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 371120 │ │ │ │ + ldr r0, [pc, #2232] @ 37116c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 371124 │ │ │ │ + ldr r0, [pc, #2224] @ 371170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 371128 │ │ │ │ + ldr r0, [pc, #2216] @ 371174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 37112c │ │ │ │ + ldr r0, [pc, #2208] @ 371178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 371130 │ │ │ │ + ldr r0, [pc, #2200] @ 37117c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 371134 │ │ │ │ + ldr r0, [pc, #2192] @ 371180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 371138 │ │ │ │ + ldr r0, [pc, #2184] @ 371184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 37113c │ │ │ │ + ldr r0, [pc, #2176] @ 371188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 371140 │ │ │ │ + ldr r0, [pc, #2168] @ 37118c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 371144 │ │ │ │ + ldr r0, [pc, #2160] @ 371190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 371148 │ │ │ │ + ldr r0, [pc, #2152] @ 371194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 37114c │ │ │ │ + ldr r0, [pc, #2144] @ 371198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 371150 │ │ │ │ + ldr r0, [pc, #2136] @ 37119c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 371154 │ │ │ │ + ldr r0, [pc, #2128] @ 3711a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 371158 │ │ │ │ + ldr r0, [pc, #2120] @ 3711a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 37115c │ │ │ │ + ldr r0, [pc, #2112] @ 3711a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 371160 │ │ │ │ + ldr r0, [pc, #2104] @ 3711ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 371164 │ │ │ │ + ldr r0, [pc, #2096] @ 3711b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 371168 │ │ │ │ + ldr r0, [pc, #2088] @ 3711b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 37116c │ │ │ │ + ldr r0, [pc, #2080] @ 3711b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 371170 │ │ │ │ + ldr r0, [pc, #2072] @ 3711bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 371174 │ │ │ │ + ldr r0, [pc, #2064] @ 3711c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 371178 │ │ │ │ + ldr r0, [pc, #2056] @ 3711c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 37117c │ │ │ │ + ldr r0, [pc, #2048] @ 3711c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 371180 │ │ │ │ + ldr r0, [pc, #2040] @ 3711cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 371184 │ │ │ │ + ldr r0, [pc, #2032] @ 3711d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 371188 │ │ │ │ + ldr r0, [pc, #2024] @ 3711d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 37118c │ │ │ │ + ldr r0, [pc, #2016] @ 3711d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 371190 │ │ │ │ + ldr r0, [pc, #2008] @ 3711dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 371194 │ │ │ │ + ldr r0, [pc, #2000] @ 3711e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 371198 │ │ │ │ + ldr r0, [pc, #1992] @ 3711e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 37119c │ │ │ │ + ldr r0, [pc, #1984] @ 3711e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3711a0 │ │ │ │ + ldr r0, [pc, #1976] @ 3711ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3711a4 │ │ │ │ + ldr r0, [pc, #1968] @ 3711f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 3711a8 │ │ │ │ + ldr r0, [pc, #1960] @ 3711f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3711ac │ │ │ │ + ldr r0, [pc, #1952] @ 3711f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3711b0 │ │ │ │ + ldr r0, [pc, #1944] @ 3711fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3711b4 │ │ │ │ + ldr r0, [pc, #1936] @ 371200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3711b8 │ │ │ │ + ldr r0, [pc, #1928] @ 371204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 3711bc │ │ │ │ + ldr r0, [pc, #1920] @ 371208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 3711c0 │ │ │ │ + ldr r0, [pc, #1912] @ 37120c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 3711c4 │ │ │ │ + ldr r0, [pc, #1904] @ 371210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 3711c8 │ │ │ │ + ldr r0, [pc, #1896] @ 371214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 3711cc │ │ │ │ + ldr r0, [pc, #1888] @ 371218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3711d0 │ │ │ │ + ldr r0, [pc, #1880] @ 37121c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3711d4 │ │ │ │ + ldr r0, [pc, #1872] @ 371220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3711d8 │ │ │ │ + ldr r0, [pc, #1864] @ 371224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 3711dc │ │ │ │ + ldr r0, [pc, #1856] @ 371228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 3711e0 │ │ │ │ + ldr r0, [pc, #1848] @ 37122c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 3711e4 │ │ │ │ + ldr r0, [pc, #1840] @ 371230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 3711e8 │ │ │ │ + ldr r0, [pc, #1832] @ 371234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 3711ec │ │ │ │ + ldr r0, [pc, #1824] @ 371238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 3711f0 │ │ │ │ + ldr r0, [pc, #1816] @ 37123c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 3711f4 │ │ │ │ + ldr r0, [pc, #1808] @ 371240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 3711f8 │ │ │ │ + ldr r0, [pc, #1800] @ 371244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 3711fc │ │ │ │ + ldr r0, [pc, #1792] @ 371248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 371200 │ │ │ │ + ldr r0, [pc, #1784] @ 37124c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 371204 │ │ │ │ + ldr r0, [pc, #1776] @ 371250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 371208 │ │ │ │ + ldr r0, [pc, #1768] @ 371254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 37120c │ │ │ │ + ldr r0, [pc, #1760] @ 371258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 371210 │ │ │ │ + ldr r0, [pc, #1752] @ 37125c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 371214 │ │ │ │ + ldr r0, [pc, #1744] @ 371260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 371218 │ │ │ │ + ldr r0, [pc, #1736] @ 371264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 37121c │ │ │ │ + ldr r0, [pc, #1728] @ 371268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 371220 │ │ │ │ + ldr r0, [pc, #1720] @ 37126c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 371224 │ │ │ │ + ldr r0, [pc, #1712] @ 371270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 371228 │ │ │ │ + ldr r0, [pc, #1704] @ 371274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 37122c │ │ │ │ + ldr r0, [pc, #1696] @ 371278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 371230 │ │ │ │ + ldr r0, [pc, #1688] @ 37127c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 371234 │ │ │ │ + ldr r0, [pc, #1680] @ 371280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 371238 │ │ │ │ + ldr r0, [pc, #1672] @ 371284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 37123c │ │ │ │ + ldr r0, [pc, #1664] @ 371288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 371240 │ │ │ │ + ldr r0, [pc, #1656] @ 37128c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 371244 │ │ │ │ + ldr r0, [pc, #1648] @ 371290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 371248 │ │ │ │ + ldr r0, [pc, #1640] @ 371294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 37124c │ │ │ │ + ldr r0, [pc, #1632] @ 371298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 371250 │ │ │ │ + ldr r0, [pc, #1624] @ 37129c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 371254 │ │ │ │ + ldr r0, [pc, #1616] @ 3712a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 371258 │ │ │ │ + ldr r0, [pc, #1608] @ 3712a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 37125c │ │ │ │ + ldr r0, [pc, #1600] @ 3712a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 371260 │ │ │ │ + ldr r0, [pc, #1592] @ 3712ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 371264 │ │ │ │ + ldr r0, [pc, #1584] @ 3712b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 371268 │ │ │ │ + ldr r0, [pc, #1576] @ 3712b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 37126c │ │ │ │ + ldr r0, [pc, #1568] @ 3712b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 371270 │ │ │ │ + ldr r0, [pc, #1560] @ 3712bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 371274 │ │ │ │ + ldr r0, [pc, #1552] @ 3712c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 371278 │ │ │ │ + ldr r0, [pc, #1544] @ 3712c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 37127c │ │ │ │ + ldr r0, [pc, #1536] @ 3712c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 371280 │ │ │ │ + ldr r0, [pc, #1528] @ 3712cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 371284 │ │ │ │ + ldr r0, [pc, #1520] @ 3712d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 371288 │ │ │ │ + ldr r0, [pc, #1512] @ 3712d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 37128c │ │ │ │ + ldr r0, [pc, #1504] @ 3712d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 371290 │ │ │ │ + ldr r0, [pc, #1496] @ 3712dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 371294 │ │ │ │ + ldr r0, [pc, #1488] @ 3712e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 371298 │ │ │ │ + ldr r0, [pc, #1480] @ 3712e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 37129c │ │ │ │ + ldr r0, [pc, #1472] @ 3712e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3712a0 │ │ │ │ + ldr r0, [pc, #1464] @ 3712ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3712a4 │ │ │ │ + ldr r0, [pc, #1456] @ 3712f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 3712a8 │ │ │ │ + ldr r0, [pc, #1448] @ 3712f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3712ac │ │ │ │ + ldr r0, [pc, #1440] @ 3712f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3712b0 │ │ │ │ + ldr r0, [pc, #1432] @ 3712fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3712b4 │ │ │ │ + ldr r0, [pc, #1424] @ 371300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3712b8 │ │ │ │ + ldr r0, [pc, #1416] @ 371304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 3712bc │ │ │ │ + ldr r0, [pc, #1408] @ 371308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 3712c0 │ │ │ │ + ldr r0, [pc, #1400] @ 37130c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 3712c4 │ │ │ │ + ldr r0, [pc, #1392] @ 371310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 3712c8 │ │ │ │ + ldr r0, [pc, #1384] @ 371314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 3712cc │ │ │ │ + ldr r0, [pc, #1376] @ 371318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3712d0 │ │ │ │ + ldr r0, [pc, #1368] @ 37131c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3712d4 │ │ │ │ + ldr r0, [pc, #1360] @ 371320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3712d8 │ │ │ │ + ldr r0, [pc, #1352] @ 371324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 3712dc │ │ │ │ + ldr r0, [pc, #1344] @ 371328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 3712e0 │ │ │ │ + ldr r0, [pc, #1336] @ 37132c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 3712e4 │ │ │ │ + ldr r0, [pc, #1328] @ 371330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 3712e8 │ │ │ │ + ldr r0, [pc, #1320] @ 371334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 3712ec │ │ │ │ + ldr r0, [pc, #1312] @ 371338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 3712f0 │ │ │ │ + ldr r0, [pc, #1304] @ 37133c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 3712f4 │ │ │ │ + ldr r0, [pc, #1296] @ 371340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3712f8 │ │ │ │ + ldr r0, [pc, #1288] @ 371344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3712fc │ │ │ │ + ldr r0, [pc, #1280] @ 371348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 371300 │ │ │ │ + ldr r0, [pc, #1272] @ 37134c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 371304 │ │ │ │ + ldr r0, [pc, #1264] @ 371350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 371308 │ │ │ │ + ldr r0, [pc, #1256] @ 371354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 37130c │ │ │ │ + ldr r0, [pc, #1248] @ 371358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 371310 │ │ │ │ + ldr r0, [pc, #1240] @ 37135c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 371314 │ │ │ │ + ldr r0, [pc, #1232] @ 371360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 371318 │ │ │ │ + ldr r0, [pc, #1224] @ 371364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 37131c │ │ │ │ + ldr r0, [pc, #1216] @ 371368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 371320 │ │ │ │ + ldr r0, [pc, #1208] @ 37136c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 371324 │ │ │ │ + ldr r0, [pc, #1200] @ 371370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 371328 │ │ │ │ + ldr r0, [pc, #1192] @ 371374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 37132c │ │ │ │ + ldr r0, [pc, #1184] @ 371378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 371330 │ │ │ │ + ldr r0, [pc, #1176] @ 37137c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 371334 │ │ │ │ + ldr r0, [pc, #1168] @ 371380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 371338 │ │ │ │ + ldr r0, [pc, #1160] @ 371384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 37133c │ │ │ │ + ldr r0, [pc, #1152] @ 371388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 371340 │ │ │ │ + ldr r0, [pc, #1144] @ 37138c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 371344 │ │ │ │ + ldr r0, [pc, #1136] @ 371390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 371348 │ │ │ │ + ldr r0, [pc, #1128] @ 371394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 37134c │ │ │ │ + ldr r0, [pc, #1120] @ 371398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 371350 │ │ │ │ + ldr r0, [pc, #1112] @ 37139c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 371354 │ │ │ │ + ldr r0, [pc, #1104] @ 3713a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 371358 │ │ │ │ + ldr r0, [pc, #1096] @ 3713a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 37135c │ │ │ │ + ldr r0, [pc, #1088] @ 3713a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 371360 │ │ │ │ + ldr r0, [pc, #1080] @ 3713ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 371364 │ │ │ │ + ldr r0, [pc, #1072] @ 3713b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 371368 │ │ │ │ + ldr r0, [pc, #1064] @ 3713b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 37136c │ │ │ │ + ldr r0, [pc, #1056] @ 3713b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 371370 │ │ │ │ + ldr r0, [pc, #1048] @ 3713bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 371374 │ │ │ │ + ldr r0, [pc, #1040] @ 3713c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 371378 │ │ │ │ + ldr r0, [pc, #1032] @ 3713c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 37137c │ │ │ │ + ldr r0, [pc, #1024] @ 3713c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 371380 │ │ │ │ + ldr r0, [pc, #1016] @ 3713cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 371384 │ │ │ │ + ldr r0, [pc, #1008] @ 3713d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 371388 │ │ │ │ + ldr r0, [pc, #1000] @ 3713d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 37138c │ │ │ │ + ldr r0, [pc, #992] @ 3713d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 371390 │ │ │ │ + ldr r0, [pc, #984] @ 3713dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 371394 │ │ │ │ + ldr r0, [pc, #976] @ 3713e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 371398 │ │ │ │ + ldr r0, [pc, #968] @ 3713e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 37139c │ │ │ │ + ldr r0, [pc, #960] @ 3713e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 3713a0 │ │ │ │ + ldr r0, [pc, #952] @ 3713ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 3713a4 │ │ │ │ + ldr r0, [pc, #944] @ 3713f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 3713a8 │ │ │ │ + ldr r0, [pc, #936] @ 3713f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 3713ac │ │ │ │ + ldr r0, [pc, #928] @ 3713f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 3713b0 │ │ │ │ + ldr r0, [pc, #920] @ 3713fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 3713b4 │ │ │ │ + ldr r0, [pc, #912] @ 371400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 3713b8 │ │ │ │ + ldr r0, [pc, #904] @ 371404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 3713bc │ │ │ │ + ldr r0, [pc, #896] @ 371408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 3713c0 │ │ │ │ + ldr r0, [pc, #888] @ 37140c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 3713c4 │ │ │ │ + ldr r0, [pc, #880] @ 371410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 3713c8 │ │ │ │ + ldr r0, [pc, #872] @ 371414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 3713cc │ │ │ │ + ldr r0, [pc, #864] @ 371418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 3713d0 │ │ │ │ + ldr r0, [pc, #856] @ 37141c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 3713d4 │ │ │ │ + ldr r0, [pc, #848] @ 371420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 3713d8 │ │ │ │ + ldr r0, [pc, #840] @ 371424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 3713dc │ │ │ │ + ldr r0, [pc, #832] @ 371428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 3713e0 │ │ │ │ + ldr r0, [pc, #824] @ 37142c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 3713e4 │ │ │ │ + ldr r0, [pc, #816] @ 371430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #808] @ 3713e8 │ │ │ │ + ldr r0, [pc, #808] @ 371434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x00b031f2 │ │ │ │ - umullseq pc, sp, ip, r5 @ │ │ │ │ - @ instruction: 0x00b07bb0 │ │ │ │ - addseq pc, sp, r8, asr r5 @ │ │ │ │ - addseq lr, pc, r4, ror #2 │ │ │ │ - addseq r7, pc, r8, lsl #31 │ │ │ │ - addseq r7, pc, ip, lsr #31 │ │ │ │ - @ instruction: 0x009f7fd0 │ │ │ │ - @ instruction: 0x009f7ff4 │ │ │ │ - addseq r8, pc, r8, lsl r0 @ │ │ │ │ - addseq r8, pc, ip, lsr r0 @ │ │ │ │ - addseq r8, pc, r0, rrx │ │ │ │ - addseq r8, pc, r4, lsl #1 │ │ │ │ - addseq r8, pc, r8, lsr #1 │ │ │ │ - addseq r8, pc, ip, asr #1 │ │ │ │ - ldrsheq r8, [pc], r0 │ │ │ │ - addseq r8, pc, r4, lsl r1 @ │ │ │ │ - addseq r8, pc, r8, lsr r1 @ │ │ │ │ - addseq r8, pc, ip, asr r1 @ │ │ │ │ - addseq r8, pc, r0, lsl #3 │ │ │ │ - addseq r8, pc, r8, lsr #3 │ │ │ │ - @ instruction: 0x009f81d0 │ │ │ │ - @ instruction: 0x009f81f8 │ │ │ │ - addseq r8, pc, r0, lsr #4 │ │ │ │ - addseq r8, pc, r8, asr #4 │ │ │ │ - addseq r8, pc, r0, ror r2 @ │ │ │ │ - umullseq r8, pc, r8, r2 @ │ │ │ │ - addseq r8, pc, r0, asr #5 │ │ │ │ - addseq r8, pc, r8, ror #5 │ │ │ │ - addseq r8, pc, r0, lsl r3 @ │ │ │ │ - addseq r8, pc, r8, lsr r3 @ │ │ │ │ - addseq r8, pc, r0, ror #6 │ │ │ │ - addseq r8, pc, r8, lsl #7 │ │ │ │ - @ instruction: 0x009f83b0 │ │ │ │ - @ instruction: 0x009f83d8 │ │ │ │ - addseq r8, pc, r0, lsl #8 │ │ │ │ - addseq r8, pc, r8, lsr #8 │ │ │ │ - addseq r8, pc, r0, asr #8 │ │ │ │ - addseq r8, pc, r8, asr r4 @ │ │ │ │ - addseq r8, pc, r0, ror r4 @ │ │ │ │ - addseq r8, pc, r8, lsl #9 │ │ │ │ - addseq r8, pc, r0, lsr #9 │ │ │ │ - @ instruction: 0x009f84b8 │ │ │ │ - @ instruction: 0x009f84d0 │ │ │ │ - addseq r8, pc, r8, ror #9 │ │ │ │ - addseq r8, pc, r0, lsl #10 │ │ │ │ - addseq r8, pc, r8, lsl r5 @ │ │ │ │ - addseq r8, pc, r0, lsr r5 @ │ │ │ │ - addseq r8, pc, r8, asr #10 │ │ │ │ - addseq r8, pc, r0, ror #10 │ │ │ │ - addseq r8, pc, r8, ror r5 @ │ │ │ │ - umullseq r8, pc, r0, r5 @ │ │ │ │ - addseq r8, pc, r8, lsr #11 │ │ │ │ - addseq r8, pc, r0, asr #11 │ │ │ │ - @ instruction: 0x009f85d8 │ │ │ │ - @ instruction: 0x009f85f0 │ │ │ │ - addseq r8, pc, r8, lsl #12 │ │ │ │ - addseq r8, pc, r0, lsr #12 │ │ │ │ - addseq r8, pc, r8, lsr r6 @ │ │ │ │ - addseq r8, pc, r0, asr r6 @ │ │ │ │ - addseq r8, pc, r8, ror #12 │ │ │ │ - addseq r8, pc, r0, lsl #13 │ │ │ │ - umullseq r8, pc, r8, r6 @ │ │ │ │ - @ instruction: 0x009f86b0 │ │ │ │ - addseq r8, pc, r8, asr #13 │ │ │ │ - addseq r8, pc, r0, ror #13 │ │ │ │ - @ instruction: 0x009f86f8 │ │ │ │ - addseq r8, pc, r0, lsl r7 @ │ │ │ │ - addseq r8, pc, r8, lsr #14 │ │ │ │ - addseq r8, pc, r0, asr #14 │ │ │ │ - addseq r8, pc, r8, asr r7 @ │ │ │ │ - addseq r8, pc, r0, ror r7 @ │ │ │ │ - addseq r8, pc, r8, lsl #15 │ │ │ │ - addseq r8, pc, r0, lsr #15 │ │ │ │ - @ instruction: 0x009f87b8 │ │ │ │ - @ instruction: 0x009f87d0 │ │ │ │ - addseq r8, pc, r8, ror #15 │ │ │ │ - addseq r8, pc, r0, lsl #16 │ │ │ │ - addseq r8, pc, r8, lsl r8 @ │ │ │ │ - addseq r8, pc, r0, lsr r8 @ │ │ │ │ - addseq r8, pc, r8, asr #16 │ │ │ │ - addseq r8, pc, r0, ror #16 │ │ │ │ - addseq r8, pc, r8, ror r8 @ │ │ │ │ - umullseq r8, pc, r0, r8 @ │ │ │ │ - addseq r8, pc, r8, lsr #17 │ │ │ │ - addseq r8, pc, r0, asr #17 │ │ │ │ - @ instruction: 0x009f88d8 │ │ │ │ - @ instruction: 0x009f88f0 │ │ │ │ - addseq r8, pc, r8, lsl #18 │ │ │ │ - addseq r8, pc, r0, lsr #18 │ │ │ │ - addseq r8, pc, r8, lsr r9 @ │ │ │ │ - addseq r8, pc, r0, asr r9 @ │ │ │ │ - addseq r8, pc, r8, ror #18 │ │ │ │ - addseq r8, pc, r0, lsl #19 │ │ │ │ - umullseq r8, pc, r8, r9 @ │ │ │ │ - @ instruction: 0x009f89b0 │ │ │ │ - addseq r8, pc, r8, asr #19 │ │ │ │ - addseq r8, pc, r0, ror #19 │ │ │ │ - @ instruction: 0x009f89f8 │ │ │ │ - addseq r8, pc, r0, lsl sl @ │ │ │ │ - addseq r8, pc, r8, lsr #20 │ │ │ │ - addseq r8, pc, r0, asr #20 │ │ │ │ - addseq r8, pc, r8, asr sl @ │ │ │ │ - addseq r8, pc, r0, ror sl @ │ │ │ │ - addseq r8, pc, r8, lsl #21 │ │ │ │ - addseq r8, pc, r0, lsr #21 │ │ │ │ - @ instruction: 0x009f8ab8 │ │ │ │ - @ instruction: 0x009f8ad0 │ │ │ │ - addseq r8, pc, r8, ror #21 │ │ │ │ - addseq r8, pc, r0, lsl #22 │ │ │ │ - addseq r8, pc, r8, lsl fp @ │ │ │ │ - addseq r8, pc, r0, lsr fp @ │ │ │ │ - addseq r8, pc, r8, asr #22 │ │ │ │ - addseq r8, pc, r0, ror #22 │ │ │ │ - addseq r8, pc, r8, ror fp @ │ │ │ │ - umullseq r8, pc, r0, fp @ │ │ │ │ - addseq r8, pc, r8, lsr #23 │ │ │ │ - addseq r8, pc, r0, asr #23 │ │ │ │ - @ instruction: 0x009f8bd8 │ │ │ │ - @ instruction: 0x009f8bf0 │ │ │ │ - addseq r8, pc, r8, lsl #24 │ │ │ │ - addseq r8, pc, r0, lsr #24 │ │ │ │ - addseq r8, pc, r8, lsr ip @ │ │ │ │ - addseq r8, pc, r0, asr ip @ │ │ │ │ - addseq r8, pc, r8, ror #24 │ │ │ │ - addseq r8, pc, r0, lsl #25 │ │ │ │ - umullseq r8, pc, r8, ip @ │ │ │ │ - @ instruction: 0x009f8cb0 │ │ │ │ - addseq r8, pc, r8, asr #25 │ │ │ │ - addseq r8, pc, r0, ror #25 │ │ │ │ - @ instruction: 0x009f8cf8 │ │ │ │ - addseq r8, pc, r0, lsl sp @ │ │ │ │ - addseq r8, pc, r8, lsr #26 │ │ │ │ - addseq r8, pc, r0, asr #26 │ │ │ │ - addseq r8, pc, r8, asr sp @ │ │ │ │ - addseq r8, pc, r0, ror sp @ │ │ │ │ - addseq r8, pc, r8, lsl #27 │ │ │ │ - addseq r8, pc, r0, lsr #27 │ │ │ │ - @ instruction: 0x009f8db8 │ │ │ │ - @ instruction: 0x009f8dd0 │ │ │ │ - addseq r8, pc, r8, ror #27 │ │ │ │ - addseq r8, pc, r0, lsl #28 │ │ │ │ - addseq r8, pc, r8, lsl lr @ │ │ │ │ - addseq r8, pc, r0, lsr lr @ │ │ │ │ - addseq r8, pc, r8, asr #28 │ │ │ │ - addseq r8, pc, r0, ror #28 │ │ │ │ - addseq r8, pc, r8, ror lr @ │ │ │ │ - umullseq r8, pc, r0, lr @ │ │ │ │ - addseq r8, pc, r8, lsr #29 │ │ │ │ - addseq r8, pc, r0, asr #29 │ │ │ │ - @ instruction: 0x009f8ed8 │ │ │ │ - @ instruction: 0x009f8ef0 │ │ │ │ - addseq r8, pc, r8, lsl #30 │ │ │ │ - addseq r8, pc, r0, lsr #30 │ │ │ │ - addseq r8, pc, r8, lsr pc @ │ │ │ │ - addseq r8, pc, r0, asr pc @ │ │ │ │ - addseq r8, pc, r8, ror #30 │ │ │ │ - addseq r8, pc, r0, lsl #31 │ │ │ │ - umullseq r8, pc, r8, pc @ │ │ │ │ - @ instruction: 0x009f8fb0 │ │ │ │ - addseq r8, pc, r8, asr #31 │ │ │ │ - addseq r8, pc, r0, ror #31 │ │ │ │ - @ instruction: 0x009f8ff8 │ │ │ │ - addseq r9, pc, r0, lsl r0 @ │ │ │ │ - addseq r9, pc, r8, lsr #32 │ │ │ │ - addseq r9, pc, r0, asr #32 │ │ │ │ - addseq r9, pc, r8, asr r0 @ │ │ │ │ - addseq r9, pc, r0, ror r0 @ │ │ │ │ - addseq r9, pc, r8, lsl #1 │ │ │ │ - addseq r9, pc, r0, lsr #1 │ │ │ │ - ldrheq r9, [pc], r8 │ │ │ │ - ldrsbeq r9, [pc], r0 │ │ │ │ - addseq r9, pc, r8, ror #1 │ │ │ │ - addseq r9, pc, r0, lsl #2 │ │ │ │ - addseq r9, pc, r8, lsl r1 @ │ │ │ │ - addseq r9, pc, r0, lsr r1 @ │ │ │ │ - addseq r9, pc, r8, asr #2 │ │ │ │ - addseq r9, pc, r0, ror #2 │ │ │ │ - addseq r9, pc, r8, ror r1 @ │ │ │ │ - umullseq r9, pc, r0, r1 @ │ │ │ │ - addseq r9, pc, r8, lsr #3 │ │ │ │ - addseq r9, pc, r0, asr #3 │ │ │ │ - @ instruction: 0x009f91d8 │ │ │ │ - @ instruction: 0x009f91f0 │ │ │ │ - addseq r9, pc, r8, lsl #4 │ │ │ │ - addseq r9, pc, r0, lsr #4 │ │ │ │ - addseq r9, pc, r8, lsr r2 @ │ │ │ │ - addseq r9, pc, r0, asr r2 @ │ │ │ │ - addseq r9, pc, r8, ror #4 │ │ │ │ - addseq r9, pc, r0, lsl #5 │ │ │ │ - umullseq r9, pc, r8, r2 @ │ │ │ │ - @ instruction: 0x009f92b0 │ │ │ │ - addseq r9, pc, r8, asr #5 │ │ │ │ - addseq r9, pc, r0, ror #5 │ │ │ │ - @ instruction: 0x009f92f8 │ │ │ │ - addseq r9, pc, r0, lsl r3 @ │ │ │ │ - addseq r9, pc, r8, lsr #6 │ │ │ │ - addseq r9, pc, r0, asr #6 │ │ │ │ - addseq r9, pc, r8, asr r3 @ │ │ │ │ - addseq r9, pc, r0, ror r3 @ │ │ │ │ - addseq r9, pc, r8, lsl #7 │ │ │ │ - addseq r9, pc, r0, lsr #7 │ │ │ │ - addseq r8, pc, ip, asr sp @ │ │ │ │ - addseq r8, pc, r4, ror sp @ │ │ │ │ - addseq r8, pc, ip, lsl #27 │ │ │ │ - addseq r8, pc, r4, lsr #27 │ │ │ │ - @ instruction: 0x009f8dbc │ │ │ │ - @ instruction: 0x009f8dd4 │ │ │ │ - addseq r8, pc, ip, ror #27 │ │ │ │ - addseq r8, pc, r4, lsl #28 │ │ │ │ - addseq r8, pc, ip, lsl lr @ │ │ │ │ - addseq r8, pc, r4, lsr lr @ │ │ │ │ - addseq r8, pc, ip, asr #28 │ │ │ │ - addseq r8, pc, r4, ror #28 │ │ │ │ - addseq r8, pc, ip, ror lr @ │ │ │ │ - umullseq r8, pc, r4, lr @ │ │ │ │ - addseq r8, pc, ip, lsr #29 │ │ │ │ - addseq r8, pc, r4, asr #29 │ │ │ │ - @ instruction: 0x009f8edc │ │ │ │ - @ instruction: 0x009f8ef4 │ │ │ │ - addseq r8, pc, ip, lsl #30 │ │ │ │ - addseq r8, pc, r4, lsr #30 │ │ │ │ - addseq r8, pc, ip, lsr pc @ │ │ │ │ - addseq r8, pc, r4, asr pc @ │ │ │ │ - addseq r8, pc, ip, ror #30 │ │ │ │ - addseq r8, pc, r4, lsl #31 │ │ │ │ - umullseq r8, pc, ip, pc @ │ │ │ │ - @ instruction: 0x009f8fb4 │ │ │ │ - addseq r8, pc, ip, asr #31 │ │ │ │ - addseq r8, pc, r4, ror #31 │ │ │ │ - @ instruction: 0x009f8ffc │ │ │ │ - addseq r9, pc, r4, lsl r0 @ │ │ │ │ - addseq r9, pc, ip, lsr #32 │ │ │ │ - addseq r9, pc, r4, asr #32 │ │ │ │ - addseq r9, pc, ip, asr r0 @ │ │ │ │ - addseq r9, pc, r4, ror r0 @ │ │ │ │ - addseq r9, pc, ip, lsl #1 │ │ │ │ - addseq r9, pc, r4, lsr #1 │ │ │ │ - ldrheq r9, [pc], ip │ │ │ │ - ldrsbeq r9, [pc], r4 │ │ │ │ - addseq r9, pc, ip, ror #1 │ │ │ │ - addseq r9, pc, r4, lsl #2 │ │ │ │ - addseq r9, pc, ip, lsl r1 @ │ │ │ │ - addseq r9, pc, r4, lsr r1 @ │ │ │ │ - addseq r9, pc, ip, asr #2 │ │ │ │ - addseq r9, pc, r4, ror #2 │ │ │ │ - addseq r9, pc, ip, ror r1 @ │ │ │ │ - umullseq r9, pc, r4, r1 @ │ │ │ │ - addseq r9, pc, ip, lsr #3 │ │ │ │ - addseq r9, pc, r4, asr #3 │ │ │ │ - @ instruction: 0x009f91dc │ │ │ │ - @ instruction: 0x009f91f4 │ │ │ │ - addseq r9, pc, ip, lsl #4 │ │ │ │ - addseq r9, pc, r4, lsr #4 │ │ │ │ - addseq r9, pc, ip, lsr r2 @ │ │ │ │ - addseq r9, pc, r4, asr r2 @ │ │ │ │ - addseq r9, pc, ip, ror #4 │ │ │ │ - addseq r9, pc, r4, lsl #5 │ │ │ │ - umullseq r9, pc, ip, r2 @ │ │ │ │ - @ instruction: 0x009f92b4 │ │ │ │ - addseq r9, pc, ip, asr #5 │ │ │ │ - addseq r9, pc, r4, ror #5 │ │ │ │ - @ instruction: 0x009f92fc │ │ │ │ - addseq r9, pc, r4, lsl r3 @ │ │ │ │ - addseq r9, pc, ip, lsr #6 │ │ │ │ - addseq r9, pc, r4, asr #6 │ │ │ │ - addseq r9, pc, ip, asr r3 @ │ │ │ │ - addseq r9, pc, r4, ror r3 @ │ │ │ │ - addseq r9, pc, ip, lsl #7 │ │ │ │ - addseq r9, pc, r4, lsr #7 │ │ │ │ - @ instruction: 0x009f93bc │ │ │ │ - @ instruction: 0x009f93d4 │ │ │ │ - addseq r9, pc, ip, ror #7 │ │ │ │ - addseq r9, pc, r4, lsl #8 │ │ │ │ - addseq r9, pc, ip, lsl r4 @ │ │ │ │ - addseq r9, pc, r4, lsr r4 @ │ │ │ │ - addseq r9, pc, ip, asr #8 │ │ │ │ - addseq r9, pc, r4, ror #8 │ │ │ │ - addseq r9, pc, ip, ror r4 @ │ │ │ │ - umullseq r9, pc, r4, r4 @ │ │ │ │ - addseq r9, pc, ip, lsr #9 │ │ │ │ - addseq r9, pc, r4, asr #9 │ │ │ │ - @ instruction: 0x009f94dc │ │ │ │ - @ instruction: 0x009f94f4 │ │ │ │ - addseq r9, pc, ip, lsl #10 │ │ │ │ - addseq r9, pc, r4, lsr #10 │ │ │ │ - addseq r9, pc, ip, lsr r5 @ │ │ │ │ - addseq r9, pc, r4, asr r5 @ │ │ │ │ - addseq r9, pc, ip, ror #10 │ │ │ │ - addseq r9, pc, r4, lsl #11 │ │ │ │ - umullseq r9, pc, ip, r5 @ │ │ │ │ - @ instruction: 0x009f95b4 │ │ │ │ + adcseq r3, r0, lr, ror #3 │ │ │ │ + umullseq pc, sp, r0, r5 @ │ │ │ │ + adcseq r7, r0, ip, lsr #23 │ │ │ │ + addseq pc, sp, ip, asr #10 │ │ │ │ + addseq lr, pc, r8, asr r1 @ │ │ │ │ + addseq r7, pc, ip, ror pc @ │ │ │ │ + addseq r7, pc, r0, lsr #31 │ │ │ │ + addseq r7, pc, r4, asr #31 │ │ │ │ + addseq r7, pc, r8, ror #31 │ │ │ │ + addseq r8, pc, ip │ │ │ │ + addseq r8, pc, r0, lsr r0 @ │ │ │ │ + addseq r8, pc, r4, asr r0 @ │ │ │ │ + addseq r8, pc, r8, ror r0 @ │ │ │ │ + umullseq r8, pc, ip, r0 @ │ │ │ │ + addseq r8, pc, r0, asr #1 │ │ │ │ + addseq r8, pc, r4, ror #1 │ │ │ │ + addseq r8, pc, r8, lsl #2 │ │ │ │ + addseq r8, pc, ip, lsr #2 │ │ │ │ + addseq r8, pc, r0, asr r1 @ │ │ │ │ + addseq r8, pc, r4, ror r1 @ │ │ │ │ + umullseq r8, pc, ip, r1 @ │ │ │ │ + addseq r8, pc, r4, asr #3 │ │ │ │ + addseq r8, pc, ip, ror #3 │ │ │ │ + addseq r8, pc, r4, lsl r2 @ │ │ │ │ + addseq r8, pc, ip, lsr r2 @ │ │ │ │ + addseq r8, pc, r4, ror #4 │ │ │ │ + addseq r8, pc, ip, lsl #5 │ │ │ │ + @ instruction: 0x009f82b4 │ │ │ │ + @ instruction: 0x009f82dc │ │ │ │ + addseq r8, pc, r4, lsl #6 │ │ │ │ + addseq r8, pc, ip, lsr #6 │ │ │ │ + addseq r8, pc, r4, asr r3 @ │ │ │ │ + addseq r8, pc, ip, ror r3 @ │ │ │ │ + addseq r8, pc, r4, lsr #7 │ │ │ │ + addseq r8, pc, ip, asr #7 │ │ │ │ + @ instruction: 0x009f83f4 │ │ │ │ + addseq r8, pc, ip, lsl r4 @ │ │ │ │ + addseq r8, pc, r4, lsr r4 @ │ │ │ │ + addseq r8, pc, ip, asr #8 │ │ │ │ + addseq r8, pc, r4, ror #8 │ │ │ │ + addseq r8, pc, ip, ror r4 @ │ │ │ │ + umullseq r8, pc, r4, r4 @ │ │ │ │ + addseq r8, pc, ip, lsr #9 │ │ │ │ + addseq r8, pc, r4, asr #9 │ │ │ │ + @ instruction: 0x009f84dc │ │ │ │ + @ instruction: 0x009f84f4 │ │ │ │ + addseq r8, pc, ip, lsl #10 │ │ │ │ + addseq r8, pc, r4, lsr #10 │ │ │ │ + addseq r8, pc, ip, lsr r5 @ │ │ │ │ + addseq r8, pc, r4, asr r5 @ │ │ │ │ + addseq r8, pc, ip, ror #10 │ │ │ │ + addseq r8, pc, r4, lsl #11 │ │ │ │ + umullseq r8, pc, ip, r5 @ │ │ │ │ + @ instruction: 0x009f85b4 │ │ │ │ + addseq r8, pc, ip, asr #11 │ │ │ │ + addseq r8, pc, r4, ror #11 │ │ │ │ + @ instruction: 0x009f85fc │ │ │ │ + addseq r8, pc, r4, lsl r6 @ │ │ │ │ + addseq r8, pc, ip, lsr #12 │ │ │ │ + addseq r8, pc, r4, asr #12 │ │ │ │ + addseq r8, pc, ip, asr r6 @ │ │ │ │ + addseq r8, pc, r4, ror r6 @ │ │ │ │ + addseq r8, pc, ip, lsl #13 │ │ │ │ + addseq r8, pc, r4, lsr #13 │ │ │ │ + @ instruction: 0x009f86bc │ │ │ │ + @ instruction: 0x009f86d4 │ │ │ │ + addseq r8, pc, ip, ror #13 │ │ │ │ + addseq r8, pc, r4, lsl #14 │ │ │ │ + addseq r8, pc, ip, lsl r7 @ │ │ │ │ + addseq r8, pc, r4, lsr r7 @ │ │ │ │ + addseq r8, pc, ip, asr #14 │ │ │ │ + addseq r8, pc, r4, ror #14 │ │ │ │ + addseq r8, pc, ip, ror r7 @ │ │ │ │ + umullseq r8, pc, r4, r7 @ │ │ │ │ + addseq r8, pc, ip, lsr #15 │ │ │ │ + addseq r8, pc, r4, asr #15 │ │ │ │ + @ instruction: 0x009f87dc │ │ │ │ + @ instruction: 0x009f87f4 │ │ │ │ + addseq r8, pc, ip, lsl #16 │ │ │ │ + addseq r8, pc, r4, lsr #16 │ │ │ │ + addseq r8, pc, ip, lsr r8 @ │ │ │ │ + addseq r8, pc, r4, asr r8 @ │ │ │ │ + addseq r8, pc, ip, ror #16 │ │ │ │ + addseq r8, pc, r4, lsl #17 │ │ │ │ + umullseq r8, pc, ip, r8 @ │ │ │ │ + @ instruction: 0x009f88b4 │ │ │ │ + addseq r8, pc, ip, asr #17 │ │ │ │ + addseq r8, pc, r4, ror #17 │ │ │ │ + @ instruction: 0x009f88fc │ │ │ │ + addseq r8, pc, r4, lsl r9 @ │ │ │ │ + addseq r8, pc, ip, lsr #18 │ │ │ │ + addseq r8, pc, r4, asr #18 │ │ │ │ + addseq r8, pc, ip, asr r9 @ │ │ │ │ + addseq r8, pc, r4, ror r9 @ │ │ │ │ + addseq r8, pc, ip, lsl #19 │ │ │ │ + addseq r8, pc, r4, lsr #19 │ │ │ │ + @ instruction: 0x009f89bc │ │ │ │ + @ instruction: 0x009f89d4 │ │ │ │ + addseq r8, pc, ip, ror #19 │ │ │ │ + addseq r8, pc, r4, lsl #20 │ │ │ │ + addseq r8, pc, ip, lsl sl @ │ │ │ │ + addseq r8, pc, r4, lsr sl @ │ │ │ │ + addseq r8, pc, ip, asr #20 │ │ │ │ + addseq r8, pc, r4, ror #20 │ │ │ │ + addseq r8, pc, ip, ror sl @ │ │ │ │ + umullseq r8, pc, r4, sl @ │ │ │ │ + addseq r8, pc, ip, lsr #21 │ │ │ │ + addseq r8, pc, r4, asr #21 │ │ │ │ + @ instruction: 0x009f8adc │ │ │ │ + @ instruction: 0x009f8af4 │ │ │ │ + addseq r8, pc, ip, lsl #22 │ │ │ │ + addseq r8, pc, r4, lsr #22 │ │ │ │ + addseq r8, pc, ip, lsr fp @ │ │ │ │ + addseq r8, pc, r4, asr fp @ │ │ │ │ + addseq r8, pc, ip, ror #22 │ │ │ │ + addseq r8, pc, r4, lsl #23 │ │ │ │ + umullseq r8, pc, ip, fp @ │ │ │ │ + @ instruction: 0x009f8bb4 │ │ │ │ + addseq r8, pc, ip, asr #23 │ │ │ │ + addseq r8, pc, r4, ror #23 │ │ │ │ + @ instruction: 0x009f8bfc │ │ │ │ + addseq r8, pc, r4, lsl ip @ │ │ │ │ + addseq r8, pc, ip, lsr #24 │ │ │ │ + addseq r8, pc, r4, asr #24 │ │ │ │ + addseq r8, pc, ip, asr ip @ │ │ │ │ + addseq r8, pc, r4, ror ip @ │ │ │ │ + addseq r8, pc, ip, lsl #25 │ │ │ │ + addseq r8, pc, r4, lsr #25 │ │ │ │ + @ instruction: 0x009f8cbc │ │ │ │ + @ instruction: 0x009f8cd4 │ │ │ │ + addseq r8, pc, ip, ror #25 │ │ │ │ + addseq r8, pc, r4, lsl #26 │ │ │ │ + addseq r8, pc, ip, lsl sp @ │ │ │ │ + addseq r8, pc, r4, lsr sp @ │ │ │ │ + addseq r8, pc, ip, asr #26 │ │ │ │ + addseq r8, pc, r4, ror #26 │ │ │ │ + addseq r8, pc, ip, ror sp @ │ │ │ │ + umullseq r8, pc, r4, sp @ │ │ │ │ + addseq r8, pc, ip, lsr #27 │ │ │ │ + addseq r8, pc, r4, asr #27 │ │ │ │ + @ instruction: 0x009f8ddc │ │ │ │ + @ instruction: 0x009f8df4 │ │ │ │ + addseq r8, pc, ip, lsl #28 │ │ │ │ + addseq r8, pc, r4, lsr #28 │ │ │ │ + addseq r8, pc, ip, lsr lr @ │ │ │ │ + addseq r8, pc, r4, asr lr @ │ │ │ │ + addseq r8, pc, ip, ror #28 │ │ │ │ + addseq r8, pc, r4, lsl #29 │ │ │ │ + umullseq r8, pc, ip, lr @ │ │ │ │ + @ instruction: 0x009f8eb4 │ │ │ │ + addseq r8, pc, ip, asr #29 │ │ │ │ + addseq r8, pc, r4, ror #29 │ │ │ │ + @ instruction: 0x009f8efc │ │ │ │ + addseq r8, pc, r4, lsl pc @ │ │ │ │ + addseq r8, pc, ip, lsr #30 │ │ │ │ + addseq r8, pc, r4, asr #30 │ │ │ │ + addseq r8, pc, ip, asr pc @ │ │ │ │ + addseq r8, pc, r4, ror pc @ │ │ │ │ + addseq r8, pc, ip, lsl #31 │ │ │ │ + addseq r8, pc, r4, lsr #31 │ │ │ │ + @ instruction: 0x009f8fbc │ │ │ │ + @ instruction: 0x009f8fd4 │ │ │ │ + addseq r8, pc, ip, ror #31 │ │ │ │ + addseq r9, pc, r4 │ │ │ │ + addseq r9, pc, ip, lsl r0 @ │ │ │ │ + addseq r9, pc, r4, lsr r0 @ │ │ │ │ + addseq r9, pc, ip, asr #32 │ │ │ │ + addseq r9, pc, r4, rrx │ │ │ │ + addseq r9, pc, ip, ror r0 @ │ │ │ │ + umullseq r9, pc, r4, r0 @ │ │ │ │ + addseq r9, pc, ip, lsr #1 │ │ │ │ + addseq r9, pc, r4, asr #1 │ │ │ │ + ldrsbeq r9, [pc], ip │ │ │ │ + ldrsheq r9, [pc], r4 │ │ │ │ + addseq r9, pc, ip, lsl #2 │ │ │ │ + addseq r9, pc, r4, lsr #2 │ │ │ │ + addseq r9, pc, ip, lsr r1 @ │ │ │ │ + addseq r9, pc, r4, asr r1 @ │ │ │ │ + addseq r9, pc, ip, ror #2 │ │ │ │ + addseq r9, pc, r4, lsl #3 │ │ │ │ + umullseq r9, pc, ip, r1 @ │ │ │ │ + @ instruction: 0x009f91b4 │ │ │ │ + addseq r9, pc, ip, asr #3 │ │ │ │ + addseq r9, pc, r4, ror #3 │ │ │ │ + @ instruction: 0x009f91fc │ │ │ │ + addseq r9, pc, r4, lsl r2 @ │ │ │ │ + addseq r9, pc, ip, lsr #4 │ │ │ │ + addseq r9, pc, r4, asr #4 │ │ │ │ + addseq r9, pc, ip, asr r2 @ │ │ │ │ + addseq r9, pc, r4, ror r2 @ │ │ │ │ + addseq r9, pc, ip, lsl #5 │ │ │ │ + addseq r9, pc, r4, lsr #5 │ │ │ │ + @ instruction: 0x009f92bc │ │ │ │ + @ instruction: 0x009f92d4 │ │ │ │ + addseq r9, pc, ip, ror #5 │ │ │ │ + addseq r9, pc, r4, lsl #6 │ │ │ │ + addseq r9, pc, ip, lsl r3 @ │ │ │ │ + addseq r9, pc, r4, lsr r3 @ │ │ │ │ + addseq r9, pc, ip, asr #6 │ │ │ │ + addseq r9, pc, r4, ror #6 │ │ │ │ + addseq r9, pc, ip, ror r3 @ │ │ │ │ + umullseq r9, pc, r4, r3 @ │ │ │ │ + addseq r8, pc, r0, asr sp @ │ │ │ │ + addseq r8, pc, r8, ror #26 │ │ │ │ + addseq r8, pc, r0, lsl #27 │ │ │ │ + umullseq r8, pc, r8, sp @ │ │ │ │ + @ instruction: 0x009f8db0 │ │ │ │ + addseq r8, pc, r8, asr #27 │ │ │ │ + addseq r8, pc, r0, ror #27 │ │ │ │ + @ instruction: 0x009f8df8 │ │ │ │ + addseq r8, pc, r0, lsl lr @ │ │ │ │ + addseq r8, pc, r8, lsr #28 │ │ │ │ + addseq r8, pc, r0, asr #28 │ │ │ │ + addseq r8, pc, r8, asr lr @ │ │ │ │ + addseq r8, pc, r0, ror lr @ │ │ │ │ + addseq r8, pc, r8, lsl #29 │ │ │ │ + addseq r8, pc, r0, lsr #29 │ │ │ │ + @ instruction: 0x009f8eb8 │ │ │ │ + @ instruction: 0x009f8ed0 │ │ │ │ + addseq r8, pc, r8, ror #29 │ │ │ │ + addseq r8, pc, r0, lsl #30 │ │ │ │ + addseq r8, pc, r8, lsl pc @ │ │ │ │ + addseq r8, pc, r0, lsr pc @ │ │ │ │ + addseq r8, pc, r8, asr #30 │ │ │ │ + addseq r8, pc, r0, ror #30 │ │ │ │ + addseq r8, pc, r8, ror pc @ │ │ │ │ + umullseq r8, pc, r0, pc @ │ │ │ │ + addseq r8, pc, r8, lsr #31 │ │ │ │ + addseq r8, pc, r0, asr #31 │ │ │ │ + @ instruction: 0x009f8fd8 │ │ │ │ + @ instruction: 0x009f8ff0 │ │ │ │ + addseq r9, pc, r8 │ │ │ │ + addseq r9, pc, r0, lsr #32 │ │ │ │ + addseq r9, pc, r8, lsr r0 @ │ │ │ │ + addseq r9, pc, r0, asr r0 @ │ │ │ │ + addseq r9, pc, r8, rrx │ │ │ │ + addseq r9, pc, r0, lsl #1 │ │ │ │ + umullseq r9, pc, r8, r0 @ │ │ │ │ + ldrheq r9, [pc], r0 │ │ │ │ + addseq r9, pc, r8, asr #1 │ │ │ │ + addseq r9, pc, r0, ror #1 │ │ │ │ + ldrsheq r9, [pc], r8 │ │ │ │ + addseq r9, pc, r0, lsl r1 @ │ │ │ │ + addseq r9, pc, r8, lsr #2 │ │ │ │ + addseq r9, pc, r0, asr #2 │ │ │ │ + addseq r9, pc, r8, asr r1 @ │ │ │ │ + addseq r9, pc, r0, ror r1 @ │ │ │ │ + addseq r9, pc, r8, lsl #3 │ │ │ │ + addseq r9, pc, r0, lsr #3 │ │ │ │ + @ instruction: 0x009f91b8 │ │ │ │ + @ instruction: 0x009f91d0 │ │ │ │ + addseq r9, pc, r8, ror #3 │ │ │ │ + addseq r9, pc, r0, lsl #4 │ │ │ │ + addseq r9, pc, r8, lsl r2 @ │ │ │ │ + addseq r9, pc, r0, lsr r2 @ │ │ │ │ + addseq r9, pc, r8, asr #4 │ │ │ │ + addseq r9, pc, r0, ror #4 │ │ │ │ + addseq r9, pc, r8, ror r2 @ │ │ │ │ + umullseq r9, pc, r0, r2 @ │ │ │ │ + addseq r9, pc, r8, lsr #5 │ │ │ │ + addseq r9, pc, r0, asr #5 │ │ │ │ + @ instruction: 0x009f92d8 │ │ │ │ + @ instruction: 0x009f92f0 │ │ │ │ + addseq r9, pc, r8, lsl #6 │ │ │ │ + addseq r9, pc, r0, lsr #6 │ │ │ │ + addseq r9, pc, r8, lsr r3 @ │ │ │ │ + addseq r9, pc, r0, asr r3 @ │ │ │ │ + addseq r9, pc, r8, ror #6 │ │ │ │ + addseq r9, pc, r0, lsl #7 │ │ │ │ + umullseq r9, pc, r8, r3 @ │ │ │ │ + @ instruction: 0x009f93b0 │ │ │ │ + addseq r9, pc, r8, asr #7 │ │ │ │ + addseq r9, pc, r0, ror #7 │ │ │ │ + @ instruction: 0x009f93f8 │ │ │ │ + addseq r9, pc, r0, lsl r4 @ │ │ │ │ + addseq r9, pc, r8, lsr #8 │ │ │ │ + addseq r9, pc, r0, asr #8 │ │ │ │ + addseq r9, pc, r8, asr r4 @ │ │ │ │ + addseq r9, pc, r0, ror r4 @ │ │ │ │ + addseq r9, pc, r8, lsl #9 │ │ │ │ + addseq r9, pc, r0, lsr #9 │ │ │ │ + @ instruction: 0x009f94b8 │ │ │ │ + @ instruction: 0x009f94d0 │ │ │ │ + addseq r9, pc, r8, ror #9 │ │ │ │ + addseq r9, pc, r0, lsl #10 │ │ │ │ + addseq r9, pc, r8, lsl r5 @ │ │ │ │ + addseq r9, pc, r0, lsr r5 @ │ │ │ │ + addseq r9, pc, r8, asr #10 │ │ │ │ + addseq r9, pc, r0, ror #10 │ │ │ │ + addseq r9, pc, r8, ror r5 @ │ │ │ │ + umullseq r9, pc, r0, r5 @ │ │ │ │ + addseq r9, pc, r8, lsr #11 │ │ │ │ + addseq r9, pc, r0, asr #11 │ │ │ │ + @ instruction: 0x009fb1b4 │ │ │ │ + addseq r9, pc, r4, asr #11 │ │ │ │ + @ instruction: 0x009fb1b4 │ │ │ │ + addseq r9, pc, r8, asr #11 │ │ │ │ + @ instruction: 0x009fb1b4 │ │ │ │ addseq r9, pc, ip, asr #11 │ │ │ │ - addseq fp, pc, r0, asr #3 │ │ │ │ + @ instruction: 0x009fb1b4 │ │ │ │ @ instruction: 0x009f95d0 │ │ │ │ - addseq fp, pc, r0, asr #3 │ │ │ │ + @ instruction: 0x009fb1b4 │ │ │ │ @ instruction: 0x009f95d4 │ │ │ │ - addseq fp, pc, r0, asr #3 │ │ │ │ + @ instruction: 0x009fb1b4 │ │ │ │ @ instruction: 0x009f95d8 │ │ │ │ - addseq fp, pc, r0, asr #3 │ │ │ │ + @ instruction: 0x009fb1b4 │ │ │ │ @ instruction: 0x009f95dc │ │ │ │ - addseq fp, pc, r0, asr #3 │ │ │ │ + @ instruction: 0x009fb1b4 │ │ │ │ addseq r9, pc, r0, ror #11 │ │ │ │ - addseq fp, pc, r0, asr #3 │ │ │ │ + @ instruction: 0x009fb1b4 │ │ │ │ addseq r9, pc, r4, ror #11 │ │ │ │ - addseq fp, pc, r0, asr #3 │ │ │ │ + @ instruction: 0x009fb1b4 │ │ │ │ addseq r9, pc, r8, ror #11 │ │ │ │ - addseq fp, pc, r0, asr #3 │ │ │ │ + @ instruction: 0x009fb1b4 │ │ │ │ addseq r9, pc, ip, ror #11 │ │ │ │ - addseq fp, pc, r0, asr #3 │ │ │ │ + @ instruction: 0x009fb1b8 │ │ │ │ @ instruction: 0x009f95f0 │ │ │ │ - addseq fp, pc, r0, asr #3 │ │ │ │ + @ instruction: 0x009fb1bc │ │ │ │ @ instruction: 0x009f95f4 │ │ │ │ addseq fp, pc, r0, asr #3 │ │ │ │ @ instruction: 0x009f95f8 │ │ │ │ addseq fp, pc, r4, asr #3 │ │ │ │ @ instruction: 0x009f95fc │ │ │ │ addseq fp, pc, r8, asr #3 │ │ │ │ addseq r9, pc, r0, lsl #12 │ │ │ │ @@ -841080,1247 +841105,1247 @@ │ │ │ │ umullseq r9, pc, r8, r6 @ │ │ │ │ addseq fp, pc, r4, ror #4 │ │ │ │ umullseq r9, pc, ip, r6 @ │ │ │ │ addseq fp, pc, r8, ror #4 │ │ │ │ addseq r9, pc, r0, lsr #13 │ │ │ │ addseq fp, pc, ip, ror #4 │ │ │ │ addseq r9, pc, r4, lsr #13 │ │ │ │ - addseq fp, pc, r0, ror r2 @ │ │ │ │ - addseq r9, pc, r8, lsr #13 │ │ │ │ - addseq fp, pc, r4, ror r2 @ │ │ │ │ - addseq r9, pc, ip, lsr #13 │ │ │ │ - addseq fp, pc, r8, ror r2 @ │ │ │ │ - @ instruction: 0x009f96b0 │ │ │ │ - ldr r0, [pc, #-828] @ 3713ec │ │ │ │ + ldr r0, [pc, #-828] @ 371438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 3713f0 │ │ │ │ + ldr r0, [pc, #-836] @ 37143c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 3713f4 │ │ │ │ + ldr r0, [pc, #-844] @ 371440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 3713f8 │ │ │ │ + ldr r0, [pc, #-852] @ 371444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 3713fc │ │ │ │ + ldr r0, [pc, #-860] @ 371448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 371400 │ │ │ │ + ldr r0, [pc, #-868] @ 37144c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 371404 │ │ │ │ + ldr r0, [pc, #-876] @ 371450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 371408 │ │ │ │ + ldr r0, [pc, #-884] @ 371454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 37140c │ │ │ │ + ldr r0, [pc, #-892] @ 371458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 371410 │ │ │ │ + ldr r0, [pc, #-900] @ 37145c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 371414 │ │ │ │ + ldr r0, [pc, #-908] @ 371460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 371418 │ │ │ │ + ldr r0, [pc, #-916] @ 371464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 37141c │ │ │ │ + ldr r0, [pc, #-924] @ 371468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 371420 │ │ │ │ + ldr r0, [pc, #-932] @ 37146c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 371424 │ │ │ │ + ldr r0, [pc, #-940] @ 371470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 371428 │ │ │ │ + ldr r0, [pc, #-948] @ 371474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 37142c │ │ │ │ + ldr r0, [pc, #-956] @ 371478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 371430 │ │ │ │ + ldr r0, [pc, #-964] @ 37147c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 371434 │ │ │ │ + ldr r0, [pc, #-972] @ 371480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 371438 │ │ │ │ + ldr r0, [pc, #-980] @ 371484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 37143c │ │ │ │ + ldr r0, [pc, #-988] @ 371488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 371440 │ │ │ │ + ldr r0, [pc, #-996] @ 37148c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 371444 │ │ │ │ + ldr r0, [pc, #-1004] @ 371490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 371448 │ │ │ │ + ldr r0, [pc, #-1012] @ 371494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 37144c │ │ │ │ + ldr r0, [pc, #-1020] @ 371498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 371450 │ │ │ │ + ldr r0, [pc, #-1028] @ 37149c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 371454 │ │ │ │ + ldr r0, [pc, #-1036] @ 3714a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 371458 │ │ │ │ + ldr r0, [pc, #-1044] @ 3714a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 37145c │ │ │ │ + ldr r0, [pc, #-1052] @ 3714a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 371460 │ │ │ │ + ldr r0, [pc, #-1060] @ 3714ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 371464 │ │ │ │ + ldr r0, [pc, #-1068] @ 3714b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 371468 │ │ │ │ + ldr r0, [pc, #-1076] @ 3714b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 37146c │ │ │ │ + ldr r0, [pc, #-1084] @ 3714b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 371470 │ │ │ │ + ldr r0, [pc, #-1092] @ 3714bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 371474 │ │ │ │ + ldr r0, [pc, #-1100] @ 3714c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 371478 │ │ │ │ + ldr r0, [pc, #-1108] @ 3714c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 37147c │ │ │ │ + ldr r0, [pc, #-1116] @ 3714c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 371480 │ │ │ │ + ldr r0, [pc, #-1124] @ 3714cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 371484 │ │ │ │ + ldr r0, [pc, #-1132] @ 3714d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 371488 │ │ │ │ + ldr r0, [pc, #-1140] @ 3714d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 37148c │ │ │ │ + ldr r0, [pc, #-1148] @ 3714d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 371490 │ │ │ │ + ldr r0, [pc, #-1156] @ 3714dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 371494 │ │ │ │ + ldr r0, [pc, #-1164] @ 3714e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 371498 │ │ │ │ + ldr r0, [pc, #-1172] @ 3714e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 37149c │ │ │ │ + ldr r0, [pc, #-1180] @ 3714e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 3714a0 │ │ │ │ + ldr r0, [pc, #-1188] @ 3714ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 3714a4 │ │ │ │ + ldr r0, [pc, #-1196] @ 3714f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 3714a8 │ │ │ │ + ldr r0, [pc, #-1204] @ 3714f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 3714ac │ │ │ │ + ldr r0, [pc, #-1212] @ 3714f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 3714b0 │ │ │ │ + ldr r0, [pc, #-1220] @ 3714fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 3714b4 │ │ │ │ + ldr r0, [pc, #-1228] @ 371500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 3714b8 │ │ │ │ + ldr r0, [pc, #-1236] @ 371504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 3714bc │ │ │ │ + ldr r0, [pc, #-1244] @ 371508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 3714c0 │ │ │ │ + ldr r0, [pc, #-1252] @ 37150c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 3714c4 │ │ │ │ + ldr r0, [pc, #-1260] @ 371510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 3714c8 │ │ │ │ + ldr r0, [pc, #-1268] @ 371514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 3714cc │ │ │ │ + ldr r0, [pc, #-1276] @ 371518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 3714d0 │ │ │ │ + ldr r0, [pc, #-1284] @ 37151c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 3714d4 │ │ │ │ + ldr r0, [pc, #-1292] @ 371520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 3714d8 │ │ │ │ + ldr r0, [pc, #-1300] @ 371524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 3714dc │ │ │ │ + ldr r0, [pc, #-1308] @ 371528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 3714e0 │ │ │ │ + ldr r0, [pc, #-1316] @ 37152c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 3714e4 │ │ │ │ + ldr r0, [pc, #-1324] @ 371530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 3714e8 │ │ │ │ + ldr r0, [pc, #-1332] @ 371534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 3714ec │ │ │ │ + ldr r0, [pc, #-1340] @ 371538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 3714f0 │ │ │ │ + ldr r0, [pc, #-1348] @ 37153c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 3714f4 │ │ │ │ + ldr r0, [pc, #-1356] @ 371540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 3714f8 │ │ │ │ + ldr r0, [pc, #-1364] @ 371544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 3714fc │ │ │ │ + ldr r0, [pc, #-1372] @ 371548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 371500 │ │ │ │ + ldr r0, [pc, #-1380] @ 37154c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 371504 │ │ │ │ + ldr r0, [pc, #-1388] @ 371550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 371508 │ │ │ │ + ldr r0, [pc, #-1396] @ 371554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 37150c │ │ │ │ + ldr r0, [pc, #-1404] @ 371558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 371510 │ │ │ │ + ldr r0, [pc, #-1412] @ 37155c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 371514 │ │ │ │ + ldr r0, [pc, #-1420] @ 371560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 371518 │ │ │ │ + ldr r0, [pc, #-1428] @ 371564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 37151c │ │ │ │ + ldr r0, [pc, #-1436] @ 371568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 371520 │ │ │ │ + ldr r0, [pc, #-1444] @ 37156c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 371524 │ │ │ │ + ldr r0, [pc, #-1452] @ 371570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 371528 │ │ │ │ + ldr r0, [pc, #-1460] @ 371574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 37152c │ │ │ │ + ldr r0, [pc, #-1468] @ 371578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 371530 │ │ │ │ + ldr r0, [pc, #-1476] @ 37157c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 371534 │ │ │ │ + ldr r0, [pc, #-1484] @ 371580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 371538 │ │ │ │ + ldr r0, [pc, #-1492] @ 371584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 37153c │ │ │ │ + ldr r0, [pc, #-1500] @ 371588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 371540 │ │ │ │ + ldr r0, [pc, #-1508] @ 37158c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 371544 │ │ │ │ + ldr r0, [pc, #-1516] @ 371590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 371548 │ │ │ │ + ldr r0, [pc, #-1524] @ 371594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 37154c │ │ │ │ + ldr r0, [pc, #-1532] @ 371598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 371550 │ │ │ │ + ldr r0, [pc, #-1540] @ 37159c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 371554 │ │ │ │ + ldr r0, [pc, #-1548] @ 3715a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 371558 │ │ │ │ + ldr r0, [pc, #-1556] @ 3715a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 37155c │ │ │ │ + ldr r0, [pc, #-1564] @ 3715a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 371560 │ │ │ │ + ldr r0, [pc, #-1572] @ 3715ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 371564 │ │ │ │ + ldr r0, [pc, #-1580] @ 3715b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 371568 │ │ │ │ + ldr r0, [pc, #-1588] @ 3715b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 37156c │ │ │ │ + ldr r0, [pc, #-1596] @ 3715b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 371570 │ │ │ │ + ldr r0, [pc, #-1604] @ 3715bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 371574 │ │ │ │ + ldr r0, [pc, #-1612] @ 3715c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 371578 │ │ │ │ + ldr r0, [pc, #-1620] @ 3715c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 37157c │ │ │ │ + ldr r0, [pc, #-1628] @ 3715c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 371580 │ │ │ │ + ldr r0, [pc, #-1636] @ 3715cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 371584 │ │ │ │ + ldr r0, [pc, #-1644] @ 3715d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 371588 │ │ │ │ + ldr r0, [pc, #-1652] @ 3715d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 37158c │ │ │ │ + ldr r0, [pc, #-1660] @ 3715d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 371590 │ │ │ │ + ldr r0, [pc, #-1668] @ 3715dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 371594 │ │ │ │ + ldr r0, [pc, #-1676] @ 3715e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 371598 │ │ │ │ + ldr r0, [pc, #-1684] @ 3715e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 37159c │ │ │ │ + ldr r0, [pc, #-1692] @ 3715e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 3715a0 │ │ │ │ + ldr r0, [pc, #-1700] @ 3715ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 3715a4 │ │ │ │ + ldr r0, [pc, #-1708] @ 3715f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 3715a8 │ │ │ │ + ldr r0, [pc, #-1716] @ 3715f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 3715ac │ │ │ │ + ldr r0, [pc, #-1724] @ 3715f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 3715b0 │ │ │ │ + ldr r0, [pc, #-1732] @ 3715fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 3715b4 │ │ │ │ + ldr r0, [pc, #-1740] @ 371600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 3715b8 │ │ │ │ + ldr r0, [pc, #-1748] @ 371604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 3715bc │ │ │ │ + ldr r0, [pc, #-1756] @ 371608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 3715c0 │ │ │ │ + ldr r0, [pc, #-1764] @ 37160c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 3715c4 │ │ │ │ + ldr r0, [pc, #-1772] @ 371610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 3715c8 │ │ │ │ + ldr r0, [pc, #-1780] @ 371614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 3715cc │ │ │ │ + ldr r0, [pc, #-1788] @ 371618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 3715d0 │ │ │ │ + ldr r0, [pc, #-1796] @ 37161c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 3715d4 │ │ │ │ + ldr r0, [pc, #-1804] @ 371620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 3715d8 │ │ │ │ + ldr r0, [pc, #-1812] @ 371624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 3715dc │ │ │ │ + ldr r0, [pc, #-1820] @ 371628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 3715e0 │ │ │ │ + ldr r0, [pc, #-1828] @ 37162c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 3715e4 │ │ │ │ + ldr r0, [pc, #-1836] @ 371630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 3715e8 │ │ │ │ + ldr r0, [pc, #-1844] @ 371634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 3715ec │ │ │ │ + ldr r0, [pc, #-1852] @ 371638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 3715f0 │ │ │ │ + ldr r0, [pc, #-1860] @ 37163c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 3715f4 │ │ │ │ + ldr r0, [pc, #-1868] @ 371640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 3715f8 │ │ │ │ + ldr r0, [pc, #-1876] @ 371644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 3715fc │ │ │ │ + ldr r0, [pc, #-1884] @ 371648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 371600 │ │ │ │ + ldr r0, [pc, #-1892] @ 37164c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 371604 │ │ │ │ + ldr r0, [pc, #-1900] @ 371650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 371608 │ │ │ │ + ldr r0, [pc, #-1908] @ 371654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 37160c │ │ │ │ + ldr r0, [pc, #-1916] @ 371658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 371610 │ │ │ │ + ldr r0, [pc, #-1924] @ 37165c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 371614 │ │ │ │ + ldr r0, [pc, #-1932] @ 371660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 371618 │ │ │ │ + ldr r0, [pc, #-1940] @ 371664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 37161c │ │ │ │ + ldr r0, [pc, #-1948] @ 371668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 371620 │ │ │ │ + ldr r0, [pc, #-1956] @ 37166c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 371624 │ │ │ │ + ldr r0, [pc, #-1964] @ 371670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 371628 │ │ │ │ + ldr r0, [pc, #-1972] @ 371674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 37162c │ │ │ │ + ldr r0, [pc, #-1980] @ 371678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 371630 │ │ │ │ + ldr r0, [pc, #-1988] @ 37167c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 371634 │ │ │ │ + ldr r0, [pc, #-1996] @ 371680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 371638 │ │ │ │ + ldr r0, [pc, #-2004] @ 371684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 37163c │ │ │ │ + ldr r0, [pc, #-2012] @ 371688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 371640 │ │ │ │ + ldr r0, [pc, #-2020] @ 37168c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 371644 │ │ │ │ + ldr r0, [pc, #-2028] @ 371690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 371648 │ │ │ │ + ldr r0, [pc, #-2036] @ 371694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 37164c │ │ │ │ + ldr r0, [pc, #-2044] @ 371698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 371650 │ │ │ │ + ldr r0, [pc, #-2052] @ 37169c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 371654 │ │ │ │ + ldr r0, [pc, #-2060] @ 3716a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 371658 │ │ │ │ + ldr r0, [pc, #-2068] @ 3716a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 37165c │ │ │ │ + ldr r0, [pc, #-2076] @ 3716a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 371660 │ │ │ │ + ldr r0, [pc, #-2084] @ 3716ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 371664 │ │ │ │ + ldr r0, [pc, #-2092] @ 3716b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 371668 │ │ │ │ + ldr r0, [pc, #-2100] @ 3716b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 37166c │ │ │ │ + ldr r0, [pc, #-2108] @ 3716b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 371670 │ │ │ │ + ldr r0, [pc, #-2116] @ 3716bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 371674 │ │ │ │ + ldr r0, [pc, #-2124] @ 3716c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 371678 │ │ │ │ + ldr r0, [pc, #-2132] @ 3716c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 37167c │ │ │ │ + ldr r0, [pc, #-2140] @ 3716c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 371680 │ │ │ │ + ldr r0, [pc, #-2148] @ 3716cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 371684 │ │ │ │ + ldr r0, [pc, #-2156] @ 3716d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 371688 │ │ │ │ + ldr r0, [pc, #-2164] @ 3716d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 37168c │ │ │ │ + ldr r0, [pc, #-2172] @ 3716d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 371690 │ │ │ │ + ldr r0, [pc, #-2180] @ 3716dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 371694 │ │ │ │ + ldr r0, [pc, #-2188] @ 3716e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 371698 │ │ │ │ + ldr r0, [pc, #-2196] @ 3716e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 37169c │ │ │ │ + ldr r0, [pc, #-2204] @ 3716e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 3716a0 │ │ │ │ + ldr r0, [pc, #-2212] @ 3716ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 3716a4 │ │ │ │ + ldr r0, [pc, #-2220] @ 3716f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 3716a8 │ │ │ │ + ldr r0, [pc, #-2228] @ 3716f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 3716ac │ │ │ │ + ldr r0, [pc, #-2236] @ 3716f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 3716b0 │ │ │ │ + ldr r0, [pc, #-2244] @ 3716fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 3716b4 │ │ │ │ + ldr r0, [pc, #-2252] @ 371700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 3716b8 │ │ │ │ + ldr r0, [pc, #-2260] @ 371704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 3716bc │ │ │ │ + ldr r0, [pc, #-2268] @ 371708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 3716c0 │ │ │ │ + ldr r0, [pc, #-2276] @ 37170c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 3716c4 │ │ │ │ + ldr r0, [pc, #-2284] @ 371710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 3716c8 │ │ │ │ + ldr r0, [pc, #-2292] @ 371714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 3716cc │ │ │ │ + ldr r0, [pc, #-2300] @ 371718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 3716d0 │ │ │ │ + ldr r0, [pc, #-2308] @ 37171c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 3716d4 │ │ │ │ + ldr r0, [pc, #-2316] @ 371720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 3716d8 │ │ │ │ + ldr r0, [pc, #-2324] @ 371724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 3716dc │ │ │ │ + ldr r0, [pc, #-2332] @ 371728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 3716e0 │ │ │ │ + ldr r0, [pc, #-2340] @ 37172c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 3716e4 │ │ │ │ + ldr r0, [pc, #-2348] @ 371730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 3716e8 │ │ │ │ + ldr r0, [pc, #-2356] @ 371734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 3716ec │ │ │ │ + ldr r0, [pc, #-2364] @ 371738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 3716f0 │ │ │ │ + ldr r0, [pc, #-2372] @ 37173c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 3716f4 │ │ │ │ + ldr r0, [pc, #-2380] @ 371740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 3716f8 │ │ │ │ + ldr r0, [pc, #-2388] @ 371744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 3716fc │ │ │ │ + ldr r0, [pc, #-2396] @ 371748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 371700 │ │ │ │ + ldr r0, [pc, #-2404] @ 37174c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 371704 │ │ │ │ + ldr r0, [pc, #-2412] @ 371750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 371708 │ │ │ │ + ldr r0, [pc, #-2420] @ 371754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 37170c │ │ │ │ + ldr r0, [pc, #-2428] @ 371758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 371710 │ │ │ │ + ldr r0, [pc, #-2436] @ 37175c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 371714 │ │ │ │ + ldr r0, [pc, #-2444] @ 371760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 371718 │ │ │ │ + ldr r0, [pc, #-2452] @ 371764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 37171c │ │ │ │ + ldr r0, [pc, #-2460] @ 371768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 372a4c │ │ │ │ + ldr r0, [pc, #2440] @ 372a98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 372a50 │ │ │ │ + ldr r0, [pc, #2432] @ 372a9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 372a54 │ │ │ │ + ldr r0, [pc, #2424] @ 372aa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 372a58 │ │ │ │ + ldr r0, [pc, #2416] @ 372aa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 372a5c │ │ │ │ + ldr r0, [pc, #2408] @ 372aa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 372a60 │ │ │ │ + ldr r0, [pc, #2400] @ 372aac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 372a64 │ │ │ │ + ldr r0, [pc, #2392] @ 372ab0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 372a68 │ │ │ │ + ldr r0, [pc, #2384] @ 372ab4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 372a6c │ │ │ │ + ldr r0, [pc, #2376] @ 372ab8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 372a70 │ │ │ │ + ldr r0, [pc, #2368] @ 372abc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 372a74 │ │ │ │ + ldr r0, [pc, #2360] @ 372ac0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 372a78 │ │ │ │ + ldr r0, [pc, #2352] @ 372ac4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 372a7c │ │ │ │ + ldr r0, [pc, #2344] @ 372ac8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 372a80 │ │ │ │ + ldr r0, [pc, #2336] @ 372acc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 372a84 │ │ │ │ + ldr r0, [pc, #2328] @ 372ad0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 372a88 │ │ │ │ + ldr r0, [pc, #2320] @ 372ad4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 372a8c │ │ │ │ + ldr r0, [pc, #2312] @ 372ad8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 372a90 │ │ │ │ + ldr r0, [pc, #2304] @ 372adc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 372a94 │ │ │ │ + ldr r0, [pc, #2296] @ 372ae0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 372a98 │ │ │ │ + ldr r0, [pc, #2288] @ 372ae4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 372a9c │ │ │ │ + ldr r0, [pc, #2280] @ 372ae8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 372aa0 │ │ │ │ + ldr r0, [pc, #2272] @ 372aec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 372aa4 │ │ │ │ + ldr r0, [pc, #2264] @ 372af0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 372aa8 │ │ │ │ + ldr r0, [pc, #2256] @ 372af4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 372aac │ │ │ │ + ldr r0, [pc, #2248] @ 372af8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 372ab0 │ │ │ │ + ldr r0, [pc, #2240] @ 372afc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 372ab4 │ │ │ │ + ldr r0, [pc, #2232] @ 372b00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 372ab8 │ │ │ │ + ldr r0, [pc, #2224] @ 372b04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 372abc │ │ │ │ + ldr r0, [pc, #2216] @ 372b08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 372ac0 │ │ │ │ + ldr r0, [pc, #2208] @ 372b0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 372ac4 │ │ │ │ + ldr r0, [pc, #2200] @ 372b10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 372ac8 │ │ │ │ + ldr r0, [pc, #2192] @ 372b14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 372acc │ │ │ │ + ldr r0, [pc, #2184] @ 372b18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 372ad0 │ │ │ │ + ldr r0, [pc, #2176] @ 372b1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 372ad4 │ │ │ │ + ldr r0, [pc, #2168] @ 372b20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 372ad8 │ │ │ │ + ldr r0, [pc, #2160] @ 372b24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 372adc │ │ │ │ + ldr r0, [pc, #2152] @ 372b28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 372ae0 │ │ │ │ + ldr r0, [pc, #2144] @ 372b2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 372ae4 │ │ │ │ + ldr r0, [pc, #2136] @ 372b30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 372ae8 │ │ │ │ + ldr r0, [pc, #2128] @ 372b34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 372aec │ │ │ │ + ldr r0, [pc, #2120] @ 372b38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 372af0 │ │ │ │ + ldr r0, [pc, #2112] @ 372b3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 372af4 │ │ │ │ + ldr r0, [pc, #2104] @ 372b40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 372af8 │ │ │ │ + ldr r0, [pc, #2096] @ 372b44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 372afc │ │ │ │ + ldr r0, [pc, #2088] @ 372b48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 372b00 │ │ │ │ + ldr r0, [pc, #2080] @ 372b4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 372b04 │ │ │ │ + ldr r0, [pc, #2072] @ 372b50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 372b08 │ │ │ │ + ldr r0, [pc, #2064] @ 372b54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 372b0c │ │ │ │ + ldr r0, [pc, #2056] @ 372b58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 372b10 │ │ │ │ + ldr r0, [pc, #2048] @ 372b5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 372b14 │ │ │ │ + ldr r0, [pc, #2040] @ 372b60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 372b18 │ │ │ │ + ldr r0, [pc, #2032] @ 372b64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 372b1c │ │ │ │ + ldr r0, [pc, #2024] @ 372b68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 372b20 │ │ │ │ + ldr r0, [pc, #2016] @ 372b6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 372b24 │ │ │ │ + ldr r0, [pc, #2008] @ 372b70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 372b28 │ │ │ │ + ldr r0, [pc, #2000] @ 372b74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 372b2c │ │ │ │ + ldr r0, [pc, #1992] @ 372b78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 372b30 │ │ │ │ + ldr r0, [pc, #1984] @ 372b7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 372b34 │ │ │ │ + ldr r0, [pc, #1976] @ 372b80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 372b38 │ │ │ │ + ldr r0, [pc, #1968] @ 372b84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 372b3c │ │ │ │ + ldr r0, [pc, #1960] @ 372b88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 372b40 │ │ │ │ + ldr r0, [pc, #1952] @ 372b8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 372b44 │ │ │ │ + ldr r0, [pc, #1944] @ 372b90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 372b48 │ │ │ │ + ldr r0, [pc, #1936] @ 372b94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 372b4c │ │ │ │ + ldr r0, [pc, #1928] @ 372b98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 372b50 │ │ │ │ + ldr r0, [pc, #1920] @ 372b9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 372b54 │ │ │ │ + ldr r0, [pc, #1912] @ 372ba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 372b58 │ │ │ │ + ldr r0, [pc, #1904] @ 372ba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 372b5c │ │ │ │ + ldr r0, [pc, #1896] @ 372ba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 372b60 │ │ │ │ + ldr r0, [pc, #1888] @ 372bac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 372b64 │ │ │ │ + ldr r0, [pc, #1880] @ 372bb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 372b68 │ │ │ │ + ldr r0, [pc, #1872] @ 372bb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 372b6c │ │ │ │ + ldr r0, [pc, #1864] @ 372bb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 372b70 │ │ │ │ + ldr r0, [pc, #1856] @ 372bbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 372b74 │ │ │ │ + ldr r0, [pc, #1848] @ 372bc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 372b78 │ │ │ │ + ldr r0, [pc, #1840] @ 372bc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 372b7c │ │ │ │ + ldr r0, [pc, #1832] @ 372bc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 372b80 │ │ │ │ + ldr r0, [pc, #1824] @ 372bcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 372b84 │ │ │ │ + ldr r0, [pc, #1816] @ 372bd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 372b88 │ │ │ │ + ldr r0, [pc, #1808] @ 372bd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 372b8c │ │ │ │ + ldr r0, [pc, #1800] @ 372bd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 372b90 │ │ │ │ + ldr r0, [pc, #1792] @ 372bdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 372b94 │ │ │ │ + ldr r0, [pc, #1784] @ 372be0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 372b98 │ │ │ │ + ldr r0, [pc, #1776] @ 372be4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 372b9c │ │ │ │ + ldr r0, [pc, #1768] @ 372be8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 372ba0 │ │ │ │ + ldr r0, [pc, #1760] @ 372bec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 372ba4 │ │ │ │ + ldr r0, [pc, #1752] @ 372bf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 372ba8 │ │ │ │ + ldr r0, [pc, #1744] @ 372bf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 372bac │ │ │ │ + ldr r0, [pc, #1736] @ 372bf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 372bb0 │ │ │ │ + ldr r0, [pc, #1728] @ 372bfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 372bb4 │ │ │ │ + ldr r0, [pc, #1720] @ 372c00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 372bb8 │ │ │ │ + ldr r0, [pc, #1712] @ 372c04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 372bbc │ │ │ │ + ldr r0, [pc, #1704] @ 372c08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 372bc0 │ │ │ │ + ldr r0, [pc, #1696] @ 372c0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 372bc4 │ │ │ │ + ldr r0, [pc, #1688] @ 372c10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 372bc8 │ │ │ │ + ldr r0, [pc, #1680] @ 372c14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 372bcc │ │ │ │ + ldr r0, [pc, #1672] @ 372c18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 372bd0 │ │ │ │ + ldr r0, [pc, #1664] @ 372c1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 372bd4 │ │ │ │ + ldr r0, [pc, #1656] @ 372c20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 372bd8 │ │ │ │ + ldr r0, [pc, #1648] @ 372c24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 372bdc │ │ │ │ + ldr r0, [pc, #1640] @ 372c28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 372be0 │ │ │ │ + ldr r0, [pc, #1632] @ 372c2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 372be4 │ │ │ │ + ldr r0, [pc, #1624] @ 372c30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 372be8 │ │ │ │ + ldr r0, [pc, #1616] @ 372c34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 372bec │ │ │ │ + ldr r0, [pc, #1608] @ 372c38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 372bf0 │ │ │ │ + ldr r0, [pc, #1600] @ 372c3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 372bf4 │ │ │ │ + ldr r0, [pc, #1592] @ 372c40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 372bf8 │ │ │ │ + ldr r0, [pc, #1584] @ 372c44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 372bfc │ │ │ │ + ldr r0, [pc, #1576] @ 372c48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 372c00 │ │ │ │ + ldr r0, [pc, #1568] @ 372c4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 372c04 │ │ │ │ + ldr r0, [pc, #1560] @ 372c50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 372c08 │ │ │ │ + ldr r0, [pc, #1552] @ 372c54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 372c0c │ │ │ │ + ldr r0, [pc, #1544] @ 372c58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 372c10 │ │ │ │ + ldr r0, [pc, #1536] @ 372c5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 372c14 │ │ │ │ + ldr r0, [pc, #1528] @ 372c60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 372c18 │ │ │ │ + ldr r0, [pc, #1520] @ 372c64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 372c1c │ │ │ │ + ldr r0, [pc, #1512] @ 372c68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 372c20 │ │ │ │ + ldr r0, [pc, #1504] @ 372c6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 372c24 │ │ │ │ + ldr r0, [pc, #1496] @ 372c70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 372c28 │ │ │ │ + ldr r0, [pc, #1488] @ 372c74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 372c2c │ │ │ │ + ldr r0, [pc, #1480] @ 372c78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 372c30 │ │ │ │ + ldr r0, [pc, #1472] @ 372c7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 372c34 │ │ │ │ + ldr r0, [pc, #1464] @ 372c80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 372c38 │ │ │ │ + ldr r0, [pc, #1456] @ 372c84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 372c3c │ │ │ │ + ldr r0, [pc, #1448] @ 372c88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 372c40 │ │ │ │ + ldr r0, [pc, #1440] @ 372c8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 372c44 │ │ │ │ + ldr r0, [pc, #1432] @ 372c90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 372c48 │ │ │ │ + ldr r0, [pc, #1424] @ 372c94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 372c4c │ │ │ │ + ldr r0, [pc, #1416] @ 372c98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 372c50 │ │ │ │ + ldr r0, [pc, #1408] @ 372c9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 372c54 │ │ │ │ + ldr r0, [pc, #1400] @ 372ca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 372c58 │ │ │ │ + ldr r0, [pc, #1392] @ 372ca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 372c5c │ │ │ │ + ldr r0, [pc, #1384] @ 372ca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 372c60 │ │ │ │ + ldr r0, [pc, #1376] @ 372cac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 372c64 │ │ │ │ + ldr r0, [pc, #1368] @ 372cb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 372c68 │ │ │ │ + ldr r0, [pc, #1360] @ 372cb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 372c6c │ │ │ │ + ldr r0, [pc, #1352] @ 372cb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 372c70 │ │ │ │ + ldr r0, [pc, #1344] @ 372cbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 372c74 │ │ │ │ + ldr r0, [pc, #1336] @ 372cc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 372c78 │ │ │ │ + ldr r0, [pc, #1328] @ 372cc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 372c7c │ │ │ │ + ldr r0, [pc, #1320] @ 372cc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 372c80 │ │ │ │ + ldr r0, [pc, #1312] @ 372ccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 372c84 │ │ │ │ + ldr r0, [pc, #1304] @ 372cd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 372c88 │ │ │ │ + ldr r0, [pc, #1296] @ 372cd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 372c8c │ │ │ │ + ldr r0, [pc, #1288] @ 372cd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 372c90 │ │ │ │ + ldr r0, [pc, #1280] @ 372cdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 372c94 │ │ │ │ + ldr r0, [pc, #1272] @ 372ce0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 372c98 │ │ │ │ + ldr r0, [pc, #1264] @ 372ce4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 372c9c │ │ │ │ + ldr r0, [pc, #1256] @ 372ce8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 372ca0 │ │ │ │ + ldr r0, [pc, #1248] @ 372cec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 372ca4 │ │ │ │ + ldr r0, [pc, #1240] @ 372cf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 372ca8 │ │ │ │ + ldr r0, [pc, #1232] @ 372cf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 372cac │ │ │ │ + ldr r0, [pc, #1224] @ 372cf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 372cb0 │ │ │ │ + ldr r0, [pc, #1216] @ 372cfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 372cb4 │ │ │ │ + ldr r0, [pc, #1208] @ 372d00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 372cb8 │ │ │ │ + ldr r0, [pc, #1200] @ 372d04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 372cbc │ │ │ │ + ldr r0, [pc, #1192] @ 372d08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 372cc0 │ │ │ │ + ldr r0, [pc, #1184] @ 372d0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 372cc4 │ │ │ │ + ldr r0, [pc, #1176] @ 372d10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 372cc8 │ │ │ │ + ldr r0, [pc, #1168] @ 372d14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 372ccc │ │ │ │ + ldr r0, [pc, #1160] @ 372d18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 372cd0 │ │ │ │ + ldr r0, [pc, #1152] @ 372d1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 372cd4 │ │ │ │ + ldr r0, [pc, #1144] @ 372d20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 372cd8 │ │ │ │ + ldr r0, [pc, #1136] @ 372d24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 372cdc │ │ │ │ + ldr r0, [pc, #1128] @ 372d28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 372ce0 │ │ │ │ + ldr r0, [pc, #1120] @ 372d2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 372ce4 │ │ │ │ + ldr r0, [pc, #1112] @ 372d30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 372ce8 │ │ │ │ + ldr r0, [pc, #1104] @ 372d34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 372cec │ │ │ │ + ldr r0, [pc, #1096] @ 372d38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 372cf0 │ │ │ │ + ldr r0, [pc, #1088] @ 372d3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 372cf4 │ │ │ │ + ldr r0, [pc, #1080] @ 372d40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 372cf8 │ │ │ │ + ldr r0, [pc, #1072] @ 372d44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 372cfc │ │ │ │ + ldr r0, [pc, #1064] @ 372d48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 372d00 │ │ │ │ + ldr r0, [pc, #1056] @ 372d4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 372d04 │ │ │ │ + ldr r0, [pc, #1048] @ 372d50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 372d08 │ │ │ │ + ldr r0, [pc, #1040] @ 372d54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 372d0c │ │ │ │ + ldr r0, [pc, #1032] @ 372d58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 372d10 │ │ │ │ + ldr r0, [pc, #1024] @ 372d5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 372d14 │ │ │ │ + ldr r0, [pc, #1016] @ 372d60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 372d18 │ │ │ │ + ldr r0, [pc, #1008] @ 372d64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 372d1c │ │ │ │ + ldr r0, [pc, #1000] @ 372d68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 372d20 │ │ │ │ + ldr r0, [pc, #992] @ 372d6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 372d24 │ │ │ │ + ldr r0, [pc, #984] @ 372d70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 372d28 │ │ │ │ + ldr r0, [pc, #976] @ 372d74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 372d2c │ │ │ │ + ldr r0, [pc, #968] @ 372d78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 372d30 │ │ │ │ + ldr r0, [pc, #960] @ 372d7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 372d34 │ │ │ │ + ldr r0, [pc, #952] @ 372d80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 372d38 │ │ │ │ + ldr r0, [pc, #944] @ 372d84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 372d3c │ │ │ │ + ldr r0, [pc, #936] @ 372d88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 372d40 │ │ │ │ + ldr r0, [pc, #928] @ 372d8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 372d44 │ │ │ │ + ldr r0, [pc, #920] @ 372d90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 372d48 │ │ │ │ + ldr r0, [pc, #912] @ 372d94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 372d4c │ │ │ │ + ldr r0, [pc, #904] @ 372d98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 372d50 │ │ │ │ + ldr r0, [pc, #896] @ 372d9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 372d54 │ │ │ │ + ldr r0, [pc, #888] @ 372da0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 372d58 │ │ │ │ + ldr r0, [pc, #880] @ 372da4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 372d5c │ │ │ │ + ldr r0, [pc, #872] @ 372da8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 372d60 │ │ │ │ + ldr r0, [pc, #864] @ 372dac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 372d64 │ │ │ │ + ldr r0, [pc, #856] @ 372db0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 372d68 │ │ │ │ + ldr r0, [pc, #848] @ 372db4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 372d6c │ │ │ │ + ldr r0, [pc, #840] @ 372db8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 372d70 │ │ │ │ + ldr r0, [pc, #832] @ 372dbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 372d74 │ │ │ │ + ldr r0, [pc, #824] @ 372dc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 372d78 │ │ │ │ + ldr r0, [pc, #816] @ 372dc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ + addseq fp, pc, r0, ror r2 @ │ │ │ │ + addseq r9, pc, r8, lsr #13 │ │ │ │ + addseq fp, pc, r4, ror r2 @ │ │ │ │ + addseq r9, pc, ip, lsr #13 │ │ │ │ + addseq fp, pc, r8, ror r2 @ │ │ │ │ + @ instruction: 0x009f96b0 │ │ │ │ addseq fp, pc, ip, ror r2 @ │ │ │ │ @ instruction: 0x009f96b4 │ │ │ │ addseq fp, pc, r0, lsl #5 │ │ │ │ @ instruction: 0x009f96b8 │ │ │ │ addseq fp, pc, r4, lsl #5 │ │ │ │ @ instruction: 0x009f96bc │ │ │ │ addseq fp, pc, r8, lsl #5 │ │ │ │ @@ -842511,20 +842536,20 @@ │ │ │ │ addseq r9, pc, r0, lsr r8 @ │ │ │ │ @ instruction: 0x009fb3fc │ │ │ │ addseq r9, pc, r4, lsr r8 @ │ │ │ │ addseq fp, pc, r0, lsl #8 │ │ │ │ addseq r9, pc, r8, lsr r8 @ │ │ │ │ addseq fp, pc, r4, lsl #8 │ │ │ │ addseq r9, pc, ip, lsr r8 @ │ │ │ │ - addseq fp, pc, r8, lsl #8 │ │ │ │ - addseq r9, pc, r0, asr #16 │ │ │ │ - addseq fp, pc, ip, lsl #8 │ │ │ │ - addseq r9, pc, r4, asr #16 │ │ │ │ - addseq fp, pc, r0, lsl r4 @ │ │ │ │ - addseq r9, pc, r8, asr #16 │ │ │ │ + addseq sl, pc, r4, lsr #27 │ │ │ │ + @ instruction: 0x009f91dc │ │ │ │ + addseq sl, pc, r8, lsr #27 │ │ │ │ + addseq r9, pc, r0, ror #3 │ │ │ │ + addseq sl, pc, ip, lsr #27 │ │ │ │ + addseq r9, pc, r4, ror #3 │ │ │ │ @ instruction: 0x009fadb0 │ │ │ │ addseq r9, pc, r8, ror #3 │ │ │ │ @ instruction: 0x009fadb4 │ │ │ │ addseq r9, pc, ip, ror #3 │ │ │ │ @ instruction: 0x009fadb8 │ │ │ │ @ instruction: 0x009f91f0 │ │ │ │ @ instruction: 0x009fadbc │ │ │ │ @@ -842703,14031 +842728,14025 @@ │ │ │ │ addseq r9, pc, ip, asr #6 │ │ │ │ addseq sl, pc, r8, lsl pc @ │ │ │ │ addseq r9, pc, r0, asr r3 @ │ │ │ │ addseq sl, pc, ip, lsl pc @ │ │ │ │ addseq r9, pc, r4, asr r3 @ │ │ │ │ addseq sl, pc, r0, lsr #30 │ │ │ │ addseq r9, pc, r8, asr r3 @ │ │ │ │ - addseq sl, pc, r4, lsr #30 │ │ │ │ - addseq r9, pc, ip, asr r3 @ │ │ │ │ - addseq sl, pc, r8, lsr #30 │ │ │ │ - addseq r9, pc, r0, ror #6 │ │ │ │ - addseq sl, pc, ip, lsr #30 │ │ │ │ - addseq r9, pc, r4, ror #6 │ │ │ │ - addseq r4, pc, r0, lsl #26 │ │ │ │ - addseq r4, pc, r4, lsr #26 │ │ │ │ - @ instruction: 0x009f4cd0 │ │ │ │ - umullseq r4, pc, ip, ip @ │ │ │ │ - addseq r4, pc, r8, ror #24 │ │ │ │ - addseq r4, pc, r4, lsr ip @ │ │ │ │ - addseq r4, pc, r0, lsl #24 │ │ │ │ - addseq r4, pc, ip, asr #23 │ │ │ │ - umullseq r4, pc, r8, fp @ │ │ │ │ - addseq r4, pc, r4, ror #22 │ │ │ │ - addseq r4, pc, r0, lsr fp @ │ │ │ │ - @ instruction: 0x009f4afc │ │ │ │ - addseq sl, lr, r8, lsl fp │ │ │ │ - ldr r0, [pc, #-828] @ 372d7c │ │ │ │ + @ instruction: 0x009f4cf4 │ │ │ │ + addseq r4, pc, r8, lsl sp @ │ │ │ │ + addseq r4, pc, r4, asr #25 │ │ │ │ + umullseq r4, pc, r0, ip @ │ │ │ │ + addseq r4, pc, ip, asr ip @ │ │ │ │ + addseq r4, pc, r8, lsr #24 │ │ │ │ + @ instruction: 0x009f4bf4 │ │ │ │ + addseq r4, pc, r0, asr #23 │ │ │ │ + addseq r4, pc, ip, lsl #23 │ │ │ │ + addseq r4, pc, r8, asr fp @ │ │ │ │ + addseq r4, pc, r4, lsr #22 │ │ │ │ + @ instruction: 0x009f4af0 │ │ │ │ + addseq sl, lr, ip, lsl #22 │ │ │ │ + ldr r0, [pc, #-828] @ 372dc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 372d80 │ │ │ │ + ldr r0, [pc, #-836] @ 372dcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 372d84 │ │ │ │ + ldr r0, [pc, #-844] @ 372dd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 372d88 │ │ │ │ + ldr r0, [pc, #-852] @ 372dd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 372d8c │ │ │ │ + ldr r0, [pc, #-860] @ 372dd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 372d90 │ │ │ │ + ldr r0, [pc, #-868] @ 372ddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 372d94 │ │ │ │ + ldr r0, [pc, #-876] @ 372de0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 372d98 │ │ │ │ + ldr r0, [pc, #-884] @ 372de4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 372d9c │ │ │ │ + ldr r0, [pc, #-892] @ 372de8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 372da0 │ │ │ │ + ldr r0, [pc, #-900] @ 372dec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 372da4 │ │ │ │ + ldr r0, [pc, #-908] @ 372df0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 372da8 │ │ │ │ + ldr r0, [pc, #-916] @ 372df4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 372dac │ │ │ │ + ldr r0, [pc, #-924] @ 372df8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 372db0 │ │ │ │ + ldr r0, [pc, #-932] @ 372dfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 372db4 │ │ │ │ + ldr r0, [pc, #-940] @ 372e00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 372db8 │ │ │ │ + ldr r0, [pc, #-948] @ 372e04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 372dbc │ │ │ │ + ldr r0, [pc, #-956] @ 372e08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 372dc0 │ │ │ │ + ldr r0, [pc, #-964] @ 372e0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 372dc4 │ │ │ │ + ldr r0, [pc, #-972] @ 372e10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 372dc8 │ │ │ │ + ldr r0, [pc, #-980] @ 372e14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 372dcc │ │ │ │ + ldr r0, [pc, #-988] @ 372e18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 372dd0 │ │ │ │ + ldr r0, [pc, #-996] @ 372e1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 372dd4 │ │ │ │ + ldr r0, [pc, #-1004] @ 372e20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 372dd8 │ │ │ │ + ldr r0, [pc, #-1012] @ 372e24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 372ddc │ │ │ │ + ldr r0, [pc, #-1020] @ 372e28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 372de0 │ │ │ │ + ldr r0, [pc, #-1028] @ 372e2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 372de4 │ │ │ │ + ldr r0, [pc, #-1036] @ 372e30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 372de8 │ │ │ │ + ldr r0, [pc, #-1044] @ 372e34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 372dec │ │ │ │ + ldr r0, [pc, #-1052] @ 372e38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 372df0 │ │ │ │ + ldr r0, [pc, #-1060] @ 372e3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 372df4 │ │ │ │ + ldr r0, [pc, #-1068] @ 372e40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 372df8 │ │ │ │ + ldr r0, [pc, #-1076] @ 372e44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 372dfc │ │ │ │ + ldr r0, [pc, #-1084] @ 372e48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 372e00 │ │ │ │ + ldr r0, [pc, #-1092] @ 372e4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 372e04 │ │ │ │ + ldr r0, [pc, #-1100] @ 372e50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 372e08 │ │ │ │ + ldr r0, [pc, #-1108] @ 372e54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 372e0c │ │ │ │ + ldr r0, [pc, #-1116] @ 372e58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 372e10 │ │ │ │ + ldr r0, [pc, #-1124] @ 372e5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 372e14 │ │ │ │ + ldr r0, [pc, #-1132] @ 372e60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 372e18 │ │ │ │ + ldr r0, [pc, #-1140] @ 372e64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 372e1c │ │ │ │ + ldr r0, [pc, #-1148] @ 372e68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 372e20 │ │ │ │ + ldr r0, [pc, #-1156] @ 372e6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 372e24 │ │ │ │ + ldr r0, [pc, #-1164] @ 372e70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 372e28 │ │ │ │ + ldr r0, [pc, #-1172] @ 372e74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 372e2c │ │ │ │ + ldr r0, [pc, #-1180] @ 372e78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 372e30 │ │ │ │ + ldr r0, [pc, #-1188] @ 372e7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 372e34 │ │ │ │ + ldr r0, [pc, #-1196] @ 372e80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 372e38 │ │ │ │ + ldr r0, [pc, #-1204] @ 372e84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 372e3c │ │ │ │ + ldr r0, [pc, #-1212] @ 372e88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 372e40 │ │ │ │ + ldr r0, [pc, #-1220] @ 372e8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 372e44 │ │ │ │ + ldr r0, [pc, #-1228] @ 372e90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 372e48 │ │ │ │ + ldr r0, [pc, #-1236] @ 372e94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 372e4c │ │ │ │ + ldr r0, [pc, #-1244] @ 372e98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 372e50 │ │ │ │ + ldr r0, [pc, #-1252] @ 372e9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 372e54 │ │ │ │ + ldr r0, [pc, #-1260] @ 372ea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 372e58 │ │ │ │ + ldr r0, [pc, #-1268] @ 372ea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 372e5c │ │ │ │ + ldr r0, [pc, #-1276] @ 372ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 372e60 │ │ │ │ + ldr r0, [pc, #-1284] @ 372eac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 372e64 │ │ │ │ + ldr r0, [pc, #-1292] @ 372eb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 372e68 │ │ │ │ + ldr r0, [pc, #-1300] @ 372eb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 372e6c │ │ │ │ + ldr r0, [pc, #-1308] @ 372eb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 372e70 │ │ │ │ + ldr r0, [pc, #-1316] @ 372ebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 372e74 │ │ │ │ + ldr r0, [pc, #-1324] @ 372ec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 372e78 │ │ │ │ + ldr r0, [pc, #-1332] @ 372ec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 372e7c │ │ │ │ + ldr r0, [pc, #-1340] @ 372ec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 372e80 │ │ │ │ + ldr r0, [pc, #-1348] @ 372ecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 372e84 │ │ │ │ + ldr r0, [pc, #-1356] @ 372ed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 372e88 │ │ │ │ + ldr r0, [pc, #-1364] @ 372ed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 372e8c │ │ │ │ + ldr r0, [pc, #-1372] @ 372ed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 372e90 │ │ │ │ + ldr r0, [pc, #-1380] @ 372edc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 372e94 │ │ │ │ + ldr r0, [pc, #-1388] @ 372ee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 372e98 │ │ │ │ + ldr r0, [pc, #-1396] @ 372ee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 372e9c │ │ │ │ + ldr r0, [pc, #-1404] @ 372ee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 372ea0 │ │ │ │ + ldr r0, [pc, #-1412] @ 372eec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 372ea4 │ │ │ │ + ldr r0, [pc, #-1420] @ 372ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 372ea8 │ │ │ │ + ldr r0, [pc, #-1428] @ 372ef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 372eac │ │ │ │ + ldr r0, [pc, #-1436] @ 372ef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 372eb0 │ │ │ │ + ldr r0, [pc, #-1444] @ 372efc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 372eb4 │ │ │ │ + ldr r0, [pc, #-1452] @ 372f00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 372eb8 │ │ │ │ + ldr r0, [pc, #-1460] @ 372f04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 372ebc │ │ │ │ + ldr r0, [pc, #-1468] @ 372f08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 372ec0 │ │ │ │ + ldr r0, [pc, #-1476] @ 372f0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 372ec4 │ │ │ │ + ldr r0, [pc, #-1484] @ 372f10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 372ec8 │ │ │ │ + ldr r0, [pc, #-1492] @ 372f14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 372ecc │ │ │ │ + ldr r0, [pc, #-1500] @ 372f18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 372ed0 │ │ │ │ + ldr r0, [pc, #-1508] @ 372f1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 372ed4 │ │ │ │ + ldr r0, [pc, #-1516] @ 372f20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 372ed8 │ │ │ │ + ldr r0, [pc, #-1524] @ 372f24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 372edc │ │ │ │ + ldr r0, [pc, #-1532] @ 372f28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 372ee0 │ │ │ │ + ldr r0, [pc, #-1540] @ 372f2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 372ee4 │ │ │ │ + ldr r0, [pc, #-1548] @ 372f30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 372ee8 │ │ │ │ + ldr r0, [pc, #-1556] @ 372f34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 372eec │ │ │ │ + ldr r0, [pc, #-1564] @ 372f38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 372ef0 │ │ │ │ + ldr r0, [pc, #-1572] @ 372f3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 372ef4 │ │ │ │ + ldr r0, [pc, #-1580] @ 372f40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 372ef8 │ │ │ │ + ldr r0, [pc, #-1588] @ 372f44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 372efc │ │ │ │ + ldr r0, [pc, #-1596] @ 372f48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 372f00 │ │ │ │ + ldr r0, [pc, #-1604] @ 372f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 372f04 │ │ │ │ + ldr r0, [pc, #-1612] @ 372f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 372f08 │ │ │ │ + ldr r0, [pc, #-1620] @ 372f54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 372f0c │ │ │ │ + ldr r0, [pc, #-1628] @ 372f58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 372f10 │ │ │ │ + ldr r0, [pc, #-1636] @ 372f5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 372f14 │ │ │ │ + ldr r0, [pc, #-1644] @ 372f60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 372f18 │ │ │ │ + ldr r0, [pc, #-1652] @ 372f64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 372f1c │ │ │ │ + ldr r0, [pc, #-1660] @ 372f68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 372f20 │ │ │ │ + ldr r0, [pc, #-1668] @ 372f6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 372f24 │ │ │ │ + ldr r0, [pc, #-1676] @ 372f70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 372f28 │ │ │ │ + ldr r0, [pc, #-1684] @ 372f74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 372f2c │ │ │ │ + ldr r0, [pc, #-1692] @ 372f78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 372f30 │ │ │ │ + ldr r0, [pc, #-1700] @ 372f7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 372f34 │ │ │ │ + ldr r0, [pc, #-1708] @ 372f80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 372f38 │ │ │ │ + ldr r0, [pc, #-1716] @ 372f84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 372f3c │ │ │ │ + ldr r0, [pc, #-1724] @ 372f88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 372f40 │ │ │ │ + ldr r0, [pc, #-1732] @ 372f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 372f44 │ │ │ │ + ldr r0, [pc, #-1740] @ 372f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 372f48 │ │ │ │ + ldr r0, [pc, #-1748] @ 372f94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 372f4c │ │ │ │ + ldr r0, [pc, #-1756] @ 372f98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 372f50 │ │ │ │ + ldr r0, [pc, #-1764] @ 372f9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 372f54 │ │ │ │ + ldr r0, [pc, #-1772] @ 372fa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 372f58 │ │ │ │ + ldr r0, [pc, #-1780] @ 372fa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 372f5c │ │ │ │ + ldr r0, [pc, #-1788] @ 372fa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 372f60 │ │ │ │ + ldr r0, [pc, #-1796] @ 372fac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 372f64 │ │ │ │ + ldr r0, [pc, #-1804] @ 372fb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 372f68 │ │ │ │ + ldr r0, [pc, #-1812] @ 372fb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 372f6c │ │ │ │ + ldr r0, [pc, #-1820] @ 372fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 372f70 │ │ │ │ + ldr r0, [pc, #-1828] @ 372fbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 372f74 │ │ │ │ + ldr r0, [pc, #-1836] @ 372fc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 372f78 │ │ │ │ + ldr r0, [pc, #-1844] @ 372fc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 372f7c │ │ │ │ + ldr r0, [pc, #-1852] @ 372fc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 372f80 │ │ │ │ + ldr r0, [pc, #-1860] @ 372fcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 372f84 │ │ │ │ + ldr r0, [pc, #-1868] @ 372fd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 372f88 │ │ │ │ + ldr r0, [pc, #-1876] @ 372fd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 372f8c │ │ │ │ + ldr r0, [pc, #-1884] @ 372fd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 372f90 │ │ │ │ + ldr r0, [pc, #-1892] @ 372fdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 372f94 │ │ │ │ + ldr r0, [pc, #-1900] @ 372fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 372f98 │ │ │ │ + ldr r0, [pc, #-1908] @ 372fe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 372f9c │ │ │ │ + ldr r0, [pc, #-1916] @ 372fe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 372fa0 │ │ │ │ + ldr r0, [pc, #-1924] @ 372fec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 372fa4 │ │ │ │ + ldr r0, [pc, #-1932] @ 372ff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 372fa8 │ │ │ │ + ldr r0, [pc, #-1940] @ 372ff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 372fac │ │ │ │ + ldr r0, [pc, #-1948] @ 372ff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 372fb0 │ │ │ │ + ldr r0, [pc, #-1956] @ 372ffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 372fb4 │ │ │ │ + ldr r0, [pc, #-1964] @ 373000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 372fb8 │ │ │ │ + ldr r0, [pc, #-1972] @ 373004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 372fbc │ │ │ │ + ldr r0, [pc, #-1980] @ 373008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 372fc0 │ │ │ │ + ldr r0, [pc, #-1988] @ 37300c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 372fc4 │ │ │ │ + ldr r0, [pc, #-1996] @ 373010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 372fc8 │ │ │ │ + ldr r0, [pc, #-2004] @ 373014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 372fcc │ │ │ │ + ldr r0, [pc, #-2012] @ 373018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 372fd0 │ │ │ │ + ldr r0, [pc, #-2020] @ 37301c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 372fd4 │ │ │ │ + ldr r0, [pc, #-2028] @ 373020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 372fd8 │ │ │ │ + ldr r0, [pc, #-2036] @ 373024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 372fdc │ │ │ │ + ldr r0, [pc, #-2044] @ 373028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 372fe0 │ │ │ │ + ldr r0, [pc, #-2052] @ 37302c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 372fe4 │ │ │ │ + ldr r0, [pc, #-2060] @ 373030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 372fe8 │ │ │ │ + ldr r0, [pc, #-2068] @ 373034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 372fec │ │ │ │ + ldr r0, [pc, #-2076] @ 373038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 372ff0 │ │ │ │ + ldr r0, [pc, #-2084] @ 37303c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 372ff4 │ │ │ │ + ldr r0, [pc, #-2092] @ 373040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 372ff8 │ │ │ │ + ldr r0, [pc, #-2100] @ 373044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 372ffc │ │ │ │ + ldr r0, [pc, #-2108] @ 373048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 373000 │ │ │ │ + ldr r0, [pc, #-2116] @ 37304c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 373004 │ │ │ │ + ldr r0, [pc, #-2124] @ 373050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 373008 │ │ │ │ + ldr r0, [pc, #-2132] @ 373054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 37300c │ │ │ │ + ldr r0, [pc, #-2140] @ 373058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 373010 │ │ │ │ + ldr r0, [pc, #-2148] @ 37305c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 373014 │ │ │ │ + ldr r0, [pc, #-2156] @ 373060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 373018 │ │ │ │ + ldr r0, [pc, #-2164] @ 373064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 37301c │ │ │ │ + ldr r0, [pc, #-2172] @ 373068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 373020 │ │ │ │ + ldr r0, [pc, #-2180] @ 37306c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 373024 │ │ │ │ + ldr r0, [pc, #-2188] @ 373070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 373028 │ │ │ │ + ldr r0, [pc, #-2196] @ 373074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 37302c │ │ │ │ + ldr r0, [pc, #-2204] @ 373078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 373030 │ │ │ │ + ldr r0, [pc, #-2212] @ 37307c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 373034 │ │ │ │ + ldr r0, [pc, #-2220] @ 373080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 373038 │ │ │ │ + ldr r0, [pc, #-2228] @ 373084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 37303c │ │ │ │ + ldr r0, [pc, #-2236] @ 373088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 373040 │ │ │ │ + ldr r0, [pc, #-2244] @ 37308c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 373044 │ │ │ │ + ldr r0, [pc, #-2252] @ 373090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 373048 │ │ │ │ + ldr r0, [pc, #-2260] @ 373094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 37304c │ │ │ │ + ldr r0, [pc, #-2268] @ 373098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 373050 │ │ │ │ + ldr r0, [pc, #-2276] @ 37309c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 373054 │ │ │ │ + ldr r0, [pc, #-2284] @ 3730a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 373058 │ │ │ │ + ldr r0, [pc, #-2292] @ 3730a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 37305c │ │ │ │ + ldr r0, [pc, #-2300] @ 3730a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 373060 │ │ │ │ + ldr r0, [pc, #-2308] @ 3730ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 373064 │ │ │ │ + ldr r0, [pc, #-2316] @ 3730b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 373068 │ │ │ │ + ldr r0, [pc, #-2324] @ 3730b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 37306c │ │ │ │ + ldr r0, [pc, #-2332] @ 3730b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 373070 │ │ │ │ + ldr r0, [pc, #-2340] @ 3730bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 373074 │ │ │ │ + ldr r0, [pc, #-2348] @ 3730c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 373078 │ │ │ │ + ldr r0, [pc, #-2356] @ 3730c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 37307c │ │ │ │ + ldr r0, [pc, #-2364] @ 3730c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 373080 │ │ │ │ + ldr r0, [pc, #-2372] @ 3730cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 373084 │ │ │ │ + ldr r0, [pc, #-2380] @ 3730d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 373088 │ │ │ │ + ldr r0, [pc, #-2388] @ 3730d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 37308c │ │ │ │ + ldr r0, [pc, #-2396] @ 3730d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 373090 │ │ │ │ + ldr r0, [pc, #-2404] @ 3730dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 373094 │ │ │ │ + ldr r0, [pc, #-2412] @ 3730e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 373098 │ │ │ │ + ldr r0, [pc, #-2420] @ 3730e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 37309c │ │ │ │ + ldr r0, [pc, #-2428] @ 3730e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 3730a0 │ │ │ │ + ldr r0, [pc, #-2436] @ 3730ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 3730a4 │ │ │ │ + ldr r0, [pc, #-2444] @ 3730f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 3730a8 │ │ │ │ + ldr r0, [pc, #-2452] @ 3730f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 3730ac │ │ │ │ + ldr r0, [pc, #-2460] @ 3730f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 3743dc │ │ │ │ + ldr r0, [pc, #2440] @ 374428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 3743e0 │ │ │ │ + ldr r0, [pc, #2432] @ 37442c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 3743e4 │ │ │ │ + ldr r0, [pc, #2424] @ 374430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 3743e8 │ │ │ │ + ldr r0, [pc, #2416] @ 374434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 3743ec │ │ │ │ + ldr r0, [pc, #2408] @ 374438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 3743f0 │ │ │ │ + ldr r0, [pc, #2400] @ 37443c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 3743f4 │ │ │ │ + ldr r0, [pc, #2392] @ 374440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 3743f8 │ │ │ │ + ldr r0, [pc, #2384] @ 374444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3743fc │ │ │ │ + ldr r0, [pc, #2376] @ 374448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 374400 │ │ │ │ + ldr r0, [pc, #2368] @ 37444c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 374404 │ │ │ │ + ldr r0, [pc, #2360] @ 374450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 374408 │ │ │ │ + ldr r0, [pc, #2352] @ 374454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 37440c │ │ │ │ + ldr r0, [pc, #2344] @ 374458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 374410 │ │ │ │ + ldr r0, [pc, #2336] @ 37445c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 374414 │ │ │ │ + ldr r0, [pc, #2328] @ 374460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 374418 │ │ │ │ + ldr r0, [pc, #2320] @ 374464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 37441c │ │ │ │ + ldr r0, [pc, #2312] @ 374468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 374420 │ │ │ │ + ldr r0, [pc, #2304] @ 37446c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 374424 │ │ │ │ + ldr r0, [pc, #2296] @ 374470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 374428 │ │ │ │ + ldr r0, [pc, #2288] @ 374474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 37442c │ │ │ │ + ldr r0, [pc, #2280] @ 374478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 374430 │ │ │ │ + ldr r0, [pc, #2272] @ 37447c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 374434 │ │ │ │ + ldr r0, [pc, #2264] @ 374480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 374438 │ │ │ │ + ldr r0, [pc, #2256] @ 374484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 37443c │ │ │ │ + ldr r0, [pc, #2248] @ 374488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 374440 │ │ │ │ + ldr r0, [pc, #2240] @ 37448c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 374444 │ │ │ │ + ldr r0, [pc, #2232] @ 374490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 374448 │ │ │ │ + ldr r0, [pc, #2224] @ 374494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 37444c │ │ │ │ + ldr r0, [pc, #2216] @ 374498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 374450 │ │ │ │ + ldr r0, [pc, #2208] @ 37449c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 374454 │ │ │ │ + ldr r0, [pc, #2200] @ 3744a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 374458 │ │ │ │ + ldr r0, [pc, #2192] @ 3744a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 37445c │ │ │ │ + ldr r0, [pc, #2184] @ 3744a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 374460 │ │ │ │ + ldr r0, [pc, #2176] @ 3744ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 374464 │ │ │ │ + ldr r0, [pc, #2168] @ 3744b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 374468 │ │ │ │ + ldr r0, [pc, #2160] @ 3744b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 37446c │ │ │ │ + ldr r0, [pc, #2152] @ 3744b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 374470 │ │ │ │ + ldr r0, [pc, #2144] @ 3744bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 374474 │ │ │ │ + ldr r0, [pc, #2136] @ 3744c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 374478 │ │ │ │ + ldr r0, [pc, #2128] @ 3744c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 37447c │ │ │ │ + ldr r0, [pc, #2120] @ 3744c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 374480 │ │ │ │ + ldr r0, [pc, #2112] @ 3744cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 374484 │ │ │ │ + ldr r0, [pc, #2104] @ 3744d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 374488 │ │ │ │ + ldr r0, [pc, #2096] @ 3744d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 37448c │ │ │ │ + ldr r0, [pc, #2088] @ 3744d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 374490 │ │ │ │ + ldr r0, [pc, #2080] @ 3744dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 374494 │ │ │ │ + ldr r0, [pc, #2072] @ 3744e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 374498 │ │ │ │ + ldr r0, [pc, #2064] @ 3744e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 37449c │ │ │ │ + ldr r0, [pc, #2056] @ 3744e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 3744a0 │ │ │ │ + ldr r0, [pc, #2048] @ 3744ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 3744a4 │ │ │ │ + ldr r0, [pc, #2040] @ 3744f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 3744a8 │ │ │ │ + ldr r0, [pc, #2032] @ 3744f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 3744ac │ │ │ │ + ldr r0, [pc, #2024] @ 3744f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 3744b0 │ │ │ │ + ldr r0, [pc, #2016] @ 3744fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 3744b4 │ │ │ │ + ldr r0, [pc, #2008] @ 374500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 3744b8 │ │ │ │ + ldr r0, [pc, #2000] @ 374504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 3744bc │ │ │ │ + ldr r0, [pc, #1992] @ 374508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 3744c0 │ │ │ │ + ldr r0, [pc, #1984] @ 37450c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3744c4 │ │ │ │ + ldr r0, [pc, #1976] @ 374510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3744c8 │ │ │ │ + ldr r0, [pc, #1968] @ 374514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 3744cc │ │ │ │ + ldr r0, [pc, #1960] @ 374518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3744d0 │ │ │ │ + ldr r0, [pc, #1952] @ 37451c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3744d4 │ │ │ │ + ldr r0, [pc, #1944] @ 374520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3744d8 │ │ │ │ + ldr r0, [pc, #1936] @ 374524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3744dc │ │ │ │ + ldr r0, [pc, #1928] @ 374528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 3744e0 │ │ │ │ + ldr r0, [pc, #1920] @ 37452c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 3744e4 │ │ │ │ + ldr r0, [pc, #1912] @ 374530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 3744e8 │ │ │ │ + ldr r0, [pc, #1904] @ 374534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 3744ec │ │ │ │ + ldr r0, [pc, #1896] @ 374538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 3744f0 │ │ │ │ + ldr r0, [pc, #1888] @ 37453c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3744f4 │ │ │ │ + ldr r0, [pc, #1880] @ 374540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3744f8 │ │ │ │ + ldr r0, [pc, #1872] @ 374544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3744fc │ │ │ │ + ldr r0, [pc, #1864] @ 374548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 374500 │ │ │ │ + ldr r0, [pc, #1856] @ 37454c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 374504 │ │ │ │ + ldr r0, [pc, #1848] @ 374550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 374508 │ │ │ │ + ldr r0, [pc, #1840] @ 374554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 37450c │ │ │ │ + ldr r0, [pc, #1832] @ 374558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 374510 │ │ │ │ + ldr r0, [pc, #1824] @ 37455c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 374514 │ │ │ │ + ldr r0, [pc, #1816] @ 374560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 374518 │ │ │ │ + ldr r0, [pc, #1808] @ 374564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 37451c │ │ │ │ + ldr r0, [pc, #1800] @ 374568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 374520 │ │ │ │ + ldr r0, [pc, #1792] @ 37456c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 374524 │ │ │ │ + ldr r0, [pc, #1784] @ 374570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 374528 │ │ │ │ + ldr r0, [pc, #1776] @ 374574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 37452c │ │ │ │ + ldr r0, [pc, #1768] @ 374578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 374530 │ │ │ │ + ldr r0, [pc, #1760] @ 37457c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 374534 │ │ │ │ + ldr r0, [pc, #1752] @ 374580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 374538 │ │ │ │ + ldr r0, [pc, #1744] @ 374584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 37453c │ │ │ │ + ldr r0, [pc, #1736] @ 374588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 374540 │ │ │ │ + ldr r0, [pc, #1728] @ 37458c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 374544 │ │ │ │ + ldr r0, [pc, #1720] @ 374590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 374548 │ │ │ │ + ldr r0, [pc, #1712] @ 374594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 37454c │ │ │ │ + ldr r0, [pc, #1704] @ 374598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 374550 │ │ │ │ + ldr r0, [pc, #1696] @ 37459c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 374554 │ │ │ │ + ldr r0, [pc, #1688] @ 3745a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 374558 │ │ │ │ + ldr r0, [pc, #1680] @ 3745a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 37455c │ │ │ │ + ldr r0, [pc, #1672] @ 3745a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 374560 │ │ │ │ + ldr r0, [pc, #1664] @ 3745ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 374564 │ │ │ │ + ldr r0, [pc, #1656] @ 3745b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 374568 │ │ │ │ + ldr r0, [pc, #1648] @ 3745b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 37456c │ │ │ │ + ldr r0, [pc, #1640] @ 3745b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 374570 │ │ │ │ + ldr r0, [pc, #1632] @ 3745bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 374574 │ │ │ │ + ldr r0, [pc, #1624] @ 3745c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 374578 │ │ │ │ + ldr r0, [pc, #1616] @ 3745c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 37457c │ │ │ │ + ldr r0, [pc, #1608] @ 3745c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 374580 │ │ │ │ + ldr r0, [pc, #1600] @ 3745cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 374584 │ │ │ │ + ldr r0, [pc, #1592] @ 3745d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 374588 │ │ │ │ + ldr r0, [pc, #1584] @ 3745d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 37458c │ │ │ │ + ldr r0, [pc, #1576] @ 3745d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 374590 │ │ │ │ + ldr r0, [pc, #1568] @ 3745dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 374594 │ │ │ │ + ldr r0, [pc, #1560] @ 3745e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 374598 │ │ │ │ + ldr r0, [pc, #1552] @ 3745e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 37459c │ │ │ │ + ldr r0, [pc, #1544] @ 3745e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3745a0 │ │ │ │ + ldr r0, [pc, #1536] @ 3745ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3745a4 │ │ │ │ + ldr r0, [pc, #1528] @ 3745f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3745a8 │ │ │ │ + ldr r0, [pc, #1520] @ 3745f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 3745ac │ │ │ │ + ldr r0, [pc, #1512] @ 3745f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 3745b0 │ │ │ │ + ldr r0, [pc, #1504] @ 3745fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 3745b4 │ │ │ │ + ldr r0, [pc, #1496] @ 374600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 3745b8 │ │ │ │ + ldr r0, [pc, #1488] @ 374604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 3745bc │ │ │ │ + ldr r0, [pc, #1480] @ 374608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 3745c0 │ │ │ │ + ldr r0, [pc, #1472] @ 37460c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3745c4 │ │ │ │ + ldr r0, [pc, #1464] @ 374610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3745c8 │ │ │ │ + ldr r0, [pc, #1456] @ 374614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 3745cc │ │ │ │ + ldr r0, [pc, #1448] @ 374618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3745d0 │ │ │ │ + ldr r0, [pc, #1440] @ 37461c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3745d4 │ │ │ │ + ldr r0, [pc, #1432] @ 374620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3745d8 │ │ │ │ + ldr r0, [pc, #1424] @ 374624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3745dc │ │ │ │ + ldr r0, [pc, #1416] @ 374628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 3745e0 │ │ │ │ + ldr r0, [pc, #1408] @ 37462c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 3745e4 │ │ │ │ + ldr r0, [pc, #1400] @ 374630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 3745e8 │ │ │ │ + ldr r0, [pc, #1392] @ 374634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 3745ec │ │ │ │ + ldr r0, [pc, #1384] @ 374638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 3745f0 │ │ │ │ + ldr r0, [pc, #1376] @ 37463c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3745f4 │ │ │ │ + ldr r0, [pc, #1368] @ 374640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3745f8 │ │ │ │ + ldr r0, [pc, #1360] @ 374644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3745fc │ │ │ │ + ldr r0, [pc, #1352] @ 374648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 374600 │ │ │ │ + ldr r0, [pc, #1344] @ 37464c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 374604 │ │ │ │ + ldr r0, [pc, #1336] @ 374650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 374608 │ │ │ │ + ldr r0, [pc, #1328] @ 374654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 37460c │ │ │ │ + ldr r0, [pc, #1320] @ 374658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 374610 │ │ │ │ + ldr r0, [pc, #1312] @ 37465c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 374614 │ │ │ │ + ldr r0, [pc, #1304] @ 374660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 374618 │ │ │ │ + ldr r0, [pc, #1296] @ 374664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 37461c │ │ │ │ + ldr r0, [pc, #1288] @ 374668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 374620 │ │ │ │ + ldr r0, [pc, #1280] @ 37466c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 374624 │ │ │ │ + ldr r0, [pc, #1272] @ 374670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 374628 │ │ │ │ + ldr r0, [pc, #1264] @ 374674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 37462c │ │ │ │ + ldr r0, [pc, #1256] @ 374678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 374630 │ │ │ │ + ldr r0, [pc, #1248] @ 37467c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 374634 │ │ │ │ + ldr r0, [pc, #1240] @ 374680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 374638 │ │ │ │ + ldr r0, [pc, #1232] @ 374684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 37463c │ │ │ │ + ldr r0, [pc, #1224] @ 374688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 374640 │ │ │ │ + ldr r0, [pc, #1216] @ 37468c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 374644 │ │ │ │ + ldr r0, [pc, #1208] @ 374690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 374648 │ │ │ │ + ldr r0, [pc, #1200] @ 374694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 37464c │ │ │ │ + ldr r0, [pc, #1192] @ 374698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 374650 │ │ │ │ + ldr r0, [pc, #1184] @ 37469c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 374654 │ │ │ │ + ldr r0, [pc, #1176] @ 3746a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 374658 │ │ │ │ + ldr r0, [pc, #1168] @ 3746a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 37465c │ │ │ │ + ldr r0, [pc, #1160] @ 3746a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 374660 │ │ │ │ + ldr r0, [pc, #1152] @ 3746ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 374664 │ │ │ │ + ldr r0, [pc, #1144] @ 3746b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 374668 │ │ │ │ + ldr r0, [pc, #1136] @ 3746b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 37466c │ │ │ │ + ldr r0, [pc, #1128] @ 3746b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 374670 │ │ │ │ + ldr r0, [pc, #1120] @ 3746bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 374674 │ │ │ │ + ldr r0, [pc, #1112] @ 3746c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 374678 │ │ │ │ + ldr r0, [pc, #1104] @ 3746c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 37467c │ │ │ │ + ldr r0, [pc, #1096] @ 3746c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 374680 │ │ │ │ + ldr r0, [pc, #1088] @ 3746cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 374684 │ │ │ │ + ldr r0, [pc, #1080] @ 3746d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 374688 │ │ │ │ + ldr r0, [pc, #1072] @ 3746d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 37468c │ │ │ │ + ldr r0, [pc, #1064] @ 3746d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 374690 │ │ │ │ + ldr r0, [pc, #1056] @ 3746dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 374694 │ │ │ │ + ldr r0, [pc, #1048] @ 3746e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 374698 │ │ │ │ + ldr r0, [pc, #1040] @ 3746e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 37469c │ │ │ │ + ldr r0, [pc, #1032] @ 3746e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3746a0 │ │ │ │ + ldr r0, [pc, #1024] @ 3746ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3746a4 │ │ │ │ + ldr r0, [pc, #1016] @ 3746f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3746a8 │ │ │ │ + ldr r0, [pc, #1008] @ 3746f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 3746ac │ │ │ │ + ldr r0, [pc, #1000] @ 3746f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 3746b0 │ │ │ │ + ldr r0, [pc, #992] @ 3746fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 3746b4 │ │ │ │ + ldr r0, [pc, #984] @ 374700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 3746b8 │ │ │ │ + ldr r0, [pc, #976] @ 374704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 3746bc │ │ │ │ + ldr r0, [pc, #968] @ 374708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 3746c0 │ │ │ │ + ldr r0, [pc, #960] @ 37470c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 3746c4 │ │ │ │ + ldr r0, [pc, #952] @ 374710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 3746c8 │ │ │ │ + ldr r0, [pc, #944] @ 374714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 3746cc │ │ │ │ + ldr r0, [pc, #936] @ 374718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 3746d0 │ │ │ │ + ldr r0, [pc, #928] @ 37471c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 3746d4 │ │ │ │ + ldr r0, [pc, #920] @ 374720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 3746d8 │ │ │ │ + ldr r0, [pc, #912] @ 374724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 3746dc │ │ │ │ + ldr r0, [pc, #904] @ 374728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 3746e0 │ │ │ │ + ldr r0, [pc, #896] @ 37472c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 3746e4 │ │ │ │ + ldr r0, [pc, #888] @ 374730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 3746e8 │ │ │ │ + ldr r0, [pc, #880] @ 374734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 3746ec │ │ │ │ + ldr r0, [pc, #872] @ 374738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 3746f0 │ │ │ │ + ldr r0, [pc, #864] @ 37473c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 3746f4 │ │ │ │ + ldr r0, [pc, #856] @ 374740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 3746f8 │ │ │ │ + ldr r0, [pc, #848] @ 374744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 3746fc │ │ │ │ + ldr r0, [pc, #840] @ 374748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 374700 │ │ │ │ + ldr r0, [pc, #832] @ 37474c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 374704 │ │ │ │ + ldr r0, [pc, #824] @ 374750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 374708 │ │ │ │ + ldr r0, [pc, #816] @ 374754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq sl, lr, r4, ror #21 │ │ │ │ - addseq sl, lr, ip, lsr #21 │ │ │ │ - addseq sl, lr, r4, ror sl │ │ │ │ - addseq sl, lr, ip, lsr sl │ │ │ │ - addseq sl, lr, ip, lsl #20 │ │ │ │ - @ instruction: 0x009ea9dc │ │ │ │ - @ instruction: 0x009ea9b0 │ │ │ │ - addseq sl, lr, r8, ror #18 │ │ │ │ - addseq sl, lr, r4, asr #18 │ │ │ │ - addseq sl, lr, r8, lsl r9 │ │ │ │ - addseq sl, lr, r4, ror #17 │ │ │ │ - @ instruction: 0x009ea8b4 │ │ │ │ - addseq sl, lr, ip, ror r8 │ │ │ │ - addseq sl, lr, ip, asr r8 │ │ │ │ - addseq sl, lr, r8, lsr #16 │ │ │ │ - @ instruction: 0x009ea7f0 │ │ │ │ - @ instruction: 0x009ea7d0 │ │ │ │ - @ instruction: 0x009ea7b0 │ │ │ │ - addseq sl, lr, r0, lsl #15 │ │ │ │ - addseq sl, lr, r0, asr r7 │ │ │ │ - addseq sl, lr, r0, lsr #14 │ │ │ │ - addseq sl, lr, ip, ror #13 │ │ │ │ - @ instruction: 0x009ea6b4 │ │ │ │ - addseq sl, lr, r4, lsl #13 │ │ │ │ - addseq sl, lr, r4, asr r6 │ │ │ │ - addseq sl, lr, ip, lsl r6 │ │ │ │ - @ instruction: 0x009ea5f0 │ │ │ │ - @ instruction: 0x009ea5bc │ │ │ │ - umullseq sl, lr, r8, r5 │ │ │ │ - addseq sl, lr, ip, ror r5 │ │ │ │ - addseq sl, lr, ip, asr r5 │ │ │ │ - @ instruction: 0x009f3ef4 │ │ │ │ - @ instruction: 0x009f3dfc │ │ │ │ - addseq r3, pc, ip, lsl sp @ │ │ │ │ - addseq r3, pc, r0, asr ip @ │ │ │ │ - addseq r4, pc, r4, asr #5 │ │ │ │ - addseq r4, pc, r0, ror #3 │ │ │ │ - ldrsheq r4, [pc], ip │ │ │ │ - addseq r4, pc, r8, lsl r0 @ │ │ │ │ - addseq r3, pc, ip, lsr pc @ │ │ │ │ - addseq r3, pc, r0, ror #28 │ │ │ │ - addseq r3, pc, ip, ror #26 │ │ │ │ - umullseq r3, pc, r0, ip @ │ │ │ │ - addseq r3, pc, r4, asr #23 │ │ │ │ - addseq r4, pc, r4, lsr r2 @ │ │ │ │ - addseq r4, pc, r0, asr r1 @ │ │ │ │ - addseq r4, pc, ip, rrx │ │ │ │ - addseq r3, pc, r8, lsl #31 │ │ │ │ + @ instruction: 0x009eaad8 │ │ │ │ + addseq sl, lr, r0, lsr #21 │ │ │ │ + addseq sl, lr, r8, ror #20 │ │ │ │ + addseq sl, lr, r0, lsr sl │ │ │ │ + addseq sl, lr, r0, lsl #20 │ │ │ │ + @ instruction: 0x009ea9d0 │ │ │ │ + addseq sl, lr, r4, lsr #19 │ │ │ │ + addseq sl, lr, ip, asr r9 │ │ │ │ + addseq sl, lr, r8, lsr r9 │ │ │ │ + addseq sl, lr, ip, lsl #18 │ │ │ │ + @ instruction: 0x009ea8d8 │ │ │ │ + addseq sl, lr, r8, lsr #17 │ │ │ │ + addseq sl, lr, r0, ror r8 │ │ │ │ + addseq sl, lr, r0, asr r8 │ │ │ │ + addseq sl, lr, ip, lsl r8 │ │ │ │ + addseq sl, lr, r4, ror #15 │ │ │ │ + addseq sl, lr, r4, asr #15 │ │ │ │ + addseq sl, lr, r4, lsr #15 │ │ │ │ + addseq sl, lr, r4, ror r7 │ │ │ │ + addseq sl, lr, r4, asr #14 │ │ │ │ + addseq sl, lr, r4, lsl r7 │ │ │ │ + addseq sl, lr, r0, ror #13 │ │ │ │ + addseq sl, lr, r8, lsr #13 │ │ │ │ + addseq sl, lr, r8, ror r6 │ │ │ │ + addseq sl, lr, r8, asr #12 │ │ │ │ + addseq sl, lr, r0, lsl r6 │ │ │ │ + addseq sl, lr, r4, ror #11 │ │ │ │ + @ instruction: 0x009ea5b0 │ │ │ │ + addseq sl, lr, ip, lsl #11 │ │ │ │ + addseq sl, lr, r0, ror r5 │ │ │ │ + addseq sl, lr, r0, asr r5 │ │ │ │ + addseq r3, pc, r8, ror #29 │ │ │ │ + @ instruction: 0x009f3df0 │ │ │ │ + addseq r3, pc, r0, lsl sp @ │ │ │ │ + addseq r3, pc, r4, asr #24 │ │ │ │ + @ instruction: 0x009f42b8 │ │ │ │ + @ instruction: 0x009f41d4 │ │ │ │ + ldrsheq r4, [pc], r0 │ │ │ │ + addseq r4, pc, ip │ │ │ │ + addseq r3, pc, r0, lsr pc @ │ │ │ │ + addseq r3, pc, r4, asr lr @ │ │ │ │ + addseq r3, pc, r0, ror #26 │ │ │ │ + addseq r3, pc, r4, lsl #25 │ │ │ │ + @ instruction: 0x009f3bb8 │ │ │ │ + addseq r4, pc, r8, lsr #4 │ │ │ │ + addseq r4, pc, r4, asr #2 │ │ │ │ + addseq r4, pc, r0, rrx │ │ │ │ + addseq r3, pc, ip, ror pc @ │ │ │ │ + addseq r3, pc, r4, lsr #29 │ │ │ │ + addseq r3, pc, r0, asr #27 │ │ │ │ + @ instruction: 0x009f3cd0 │ │ │ │ + @ instruction: 0x009f3bf8 │ │ │ │ + addseq r3, pc, ip, lsr #22 │ │ │ │ + umullseq r4, pc, r8, r1 @ │ │ │ │ + ldrheq r4, [pc], r4 @ │ │ │ │ + @ instruction: 0x009f3fd0 │ │ │ │ + addseq r3, pc, ip, ror #29 │ │ │ │ + addseq r3, pc, r8, lsl lr @ │ │ │ │ + addseq r3, pc, ip, lsr #26 │ │ │ │ + addseq r3, pc, r0, asr #24 │ │ │ │ + addseq r3, pc, ip, ror #22 │ │ │ │ + addseq r3, pc, r0, lsr #21 │ │ │ │ + addseq r4, pc, r8, lsl #2 │ │ │ │ + addseq r4, pc, r4, lsr #32 │ │ │ │ + addseq r3, pc, r0, asr #30 │ │ │ │ + addseq r3, pc, ip, asr lr @ │ │ │ │ + addseq r3, pc, ip, lsl #27 │ │ │ │ + umullseq r3, pc, r8, ip @ │ │ │ │ + @ instruction: 0x009f3bb0 │ │ │ │ + addseq r3, pc, r0, ror #21 │ │ │ │ + addseq r3, pc, r4, lsl sl @ │ │ │ │ + addseq r4, pc, r8, ror r0 @ │ │ │ │ + umullseq r3, pc, r4, pc @ │ │ │ │ @ instruction: 0x009f3eb0 │ │ │ │ addseq r3, pc, ip, asr #27 │ │ │ │ - @ instruction: 0x009f3cdc │ │ │ │ + addseq r3, pc, r0, lsl #26 │ │ │ │ addseq r3, pc, r4, lsl #24 │ │ │ │ - addseq r3, pc, r8, lsr fp @ │ │ │ │ - addseq r4, pc, r4, lsr #3 │ │ │ │ - addseq r4, pc, r0, asr #1 │ │ │ │ - @ instruction: 0x009f3fdc │ │ │ │ - @ instruction: 0x009f3ef8 │ │ │ │ - addseq r3, pc, r4, lsr #28 │ │ │ │ - addseq r3, pc, r8, lsr sp @ │ │ │ │ - addseq r3, pc, ip, asr #24 │ │ │ │ - addseq r3, pc, r8, ror fp @ │ │ │ │ - addseq r3, pc, ip, lsr #21 │ │ │ │ - addseq r4, pc, r4, lsl r1 @ │ │ │ │ - addseq r4, pc, r0, lsr r0 @ │ │ │ │ - addseq r3, pc, ip, asr #30 │ │ │ │ - addseq r3, pc, r8, ror #28 │ │ │ │ - umullseq r3, pc, r8, sp @ │ │ │ │ - addseq r3, pc, r4, lsr #25 │ │ │ │ - @ instruction: 0x009f3bbc │ │ │ │ - addseq r3, pc, ip, ror #21 │ │ │ │ - addseq r3, pc, r0, lsr #20 │ │ │ │ - addseq r4, pc, r4, lsl #1 │ │ │ │ - addseq r3, pc, r0, lsr #31 │ │ │ │ - @ instruction: 0x009f3ebc │ │ │ │ - @ instruction: 0x009f3dd8 │ │ │ │ - addseq r3, pc, ip, lsl #26 │ │ │ │ - addseq r3, pc, r0, lsl ip @ │ │ │ │ - addseq r3, pc, ip, lsr #22 │ │ │ │ - addseq r3, pc, r0, ror #20 │ │ │ │ - umullseq r3, pc, r4, r9 @ │ │ │ │ - addseq r3, pc, r0, ror #18 │ │ │ │ + addseq r3, pc, r0, lsr #22 │ │ │ │ + addseq r3, pc, r4, asr sl @ │ │ │ │ + addseq r3, pc, r8, lsl #19 │ │ │ │ + addseq r3, pc, r4, asr r9 @ │ │ │ │ + addseq r3, pc, r8, asr #13 │ │ │ │ + addseq r3, pc, r4, lsl r9 @ │ │ │ │ + addseq r3, pc, r8, lsl #13 │ │ │ │ + @ instruction: 0x009f38d4 │ │ │ │ + addseq r3, pc, r8, asr #12 │ │ │ │ + umullseq r3, pc, r4, r8 @ │ │ │ │ + addseq r3, pc, r8, lsl #12 │ │ │ │ + addseq r3, pc, r4, asr r8 @ │ │ │ │ + addseq r3, pc, r8, asr #11 │ │ │ │ + addseq r3, pc, r4, lsl r8 @ │ │ │ │ + addseq r3, pc, r8, lsl #11 │ │ │ │ + @ instruction: 0x009f37d4 │ │ │ │ + addseq r3, pc, r8, asr #10 │ │ │ │ + umullseq r3, pc, r4, r7 @ │ │ │ │ + addseq r3, pc, r8, lsl #10 │ │ │ │ + addseq r3, pc, r4, asr r7 @ │ │ │ │ + addseq r3, pc, r8, asr #9 │ │ │ │ + addseq r3, pc, r4, lsl r7 @ │ │ │ │ + addseq r3, pc, r8, lsl #9 │ │ │ │ @ instruction: 0x009f36d4 │ │ │ │ - addseq r3, pc, r0, lsr #18 │ │ │ │ + addseq r3, pc, r8, asr #8 │ │ │ │ umullseq r3, pc, r4, r6 @ │ │ │ │ - addseq r3, pc, r0, ror #17 │ │ │ │ + addseq r3, pc, r8, lsl #8 │ │ │ │ addseq r3, pc, r4, asr r6 @ │ │ │ │ - addseq r3, pc, r0, lsr #17 │ │ │ │ + addseq r3, pc, r8, asr #7 │ │ │ │ addseq r3, pc, r4, lsl r6 @ │ │ │ │ - addseq r3, pc, r0, ror #16 │ │ │ │ + addseq r3, pc, r8, lsl #7 │ │ │ │ @ instruction: 0x009f35d4 │ │ │ │ - addseq r3, pc, r0, lsr #16 │ │ │ │ + addseq r3, pc, r8, asr #6 │ │ │ │ umullseq r3, pc, r4, r5 @ │ │ │ │ - addseq r3, pc, r0, ror #15 │ │ │ │ - addseq r3, pc, r4, asr r5 @ │ │ │ │ - addseq r3, pc, r0, lsr #15 │ │ │ │ - addseq r3, pc, r4, lsl r5 @ │ │ │ │ - addseq r3, pc, r0, ror #14 │ │ │ │ - @ instruction: 0x009f34d4 │ │ │ │ - addseq r3, pc, r0, lsr #14 │ │ │ │ - umullseq r3, pc, r4, r4 @ │ │ │ │ - addseq r3, pc, r0, ror #13 │ │ │ │ - addseq r3, pc, r4, asr r4 @ │ │ │ │ - addseq r3, pc, r0, lsr #13 │ │ │ │ - addseq r3, pc, r4, lsl r4 @ │ │ │ │ - addseq r3, pc, r0, ror #12 │ │ │ │ - @ instruction: 0x009f33d4 │ │ │ │ - addseq r3, pc, r0, lsr #12 │ │ │ │ - umullseq r3, pc, r4, r3 @ │ │ │ │ - addseq r3, pc, r0, ror #11 │ │ │ │ - addseq r3, pc, r4, asr r3 @ │ │ │ │ - addseq r3, pc, r0, lsr #11 │ │ │ │ - addseq r3, pc, r4, lsl r3 @ │ │ │ │ - addseq r3, pc, r0, ror #5 │ │ │ │ + addseq r3, pc, r8, lsl #6 │ │ │ │ + @ instruction: 0x009f32d4 │ │ │ │ + addseq r3, pc, r8, asr #32 │ │ │ │ + umullseq r3, pc, r4, r2 @ │ │ │ │ + addseq r3, pc, r8 │ │ │ │ + addseq r3, pc, r4, asr r2 @ │ │ │ │ + addseq r2, pc, r8, asr #31 │ │ │ │ + addseq r3, pc, r4, lsl r2 @ │ │ │ │ + addseq r2, pc, r8, lsl #31 │ │ │ │ + @ instruction: 0x009f31d4 │ │ │ │ + addseq r2, pc, r8, asr #30 │ │ │ │ + umullseq r3, pc, r4, r1 @ │ │ │ │ + addseq r2, pc, r8, lsl #30 │ │ │ │ + addseq r3, pc, r4, asr r1 @ │ │ │ │ + addseq r2, pc, r8, asr #29 │ │ │ │ + addseq r3, pc, r4, lsl r1 @ │ │ │ │ + addseq r2, pc, r8, lsl #29 │ │ │ │ + ldrsbeq r3, [pc], r4 │ │ │ │ + addseq r2, pc, r8, asr #28 │ │ │ │ + umullseq r3, pc, r4, r0 @ │ │ │ │ + addseq r2, pc, r8, lsl #28 │ │ │ │ addseq r3, pc, r4, asr r0 @ │ │ │ │ - addseq r3, pc, r0, lsr #5 │ │ │ │ + addseq r2, pc, r8, asr #27 │ │ │ │ addseq r3, pc, r4, lsl r0 @ │ │ │ │ - addseq r3, pc, r0, ror #4 │ │ │ │ + addseq r2, pc, r8, lsl #27 │ │ │ │ @ instruction: 0x009f2fd4 │ │ │ │ - addseq r3, pc, r0, lsr #4 │ │ │ │ + addseq r2, pc, r8, asr #26 │ │ │ │ umullseq r2, pc, r4, pc @ │ │ │ │ - addseq r3, pc, r0, ror #3 │ │ │ │ + addseq r2, pc, r8, lsl #26 │ │ │ │ addseq r2, pc, r4, asr pc @ │ │ │ │ - addseq r3, pc, r0, lsr #3 │ │ │ │ + addseq r2, pc, r8, asr #25 │ │ │ │ addseq r2, pc, r4, lsl pc @ │ │ │ │ - addseq r3, pc, r0, ror #2 │ │ │ │ - @ instruction: 0x009f2ed4 │ │ │ │ - addseq r3, pc, r0, lsr #2 │ │ │ │ - umullseq r2, pc, r4, lr @ │ │ │ │ - addseq r3, pc, r0, ror #1 │ │ │ │ - addseq r2, pc, r4, asr lr @ │ │ │ │ - addseq r3, pc, r0, lsr #1 │ │ │ │ - addseq r2, pc, r4, lsl lr @ │ │ │ │ - addseq r3, pc, r0, rrx │ │ │ │ - @ instruction: 0x009f2dd4 │ │ │ │ - addseq r3, pc, r0, lsr #32 │ │ │ │ - umullseq r2, pc, r4, sp @ │ │ │ │ - addseq r2, pc, r0, ror #31 │ │ │ │ - addseq r2, pc, r4, asr sp @ │ │ │ │ - addseq r2, pc, r0, lsr #31 │ │ │ │ - addseq r2, pc, r4, lsl sp @ │ │ │ │ - addseq r2, pc, r0, ror #30 │ │ │ │ - @ instruction: 0x009f2cd4 │ │ │ │ - addseq r2, pc, r0, lsr #30 │ │ │ │ - umullseq r2, pc, r4, ip @ │ │ │ │ - addseq r2, pc, r8, asr ip @ │ │ │ │ - addseq r2, pc, r8, asr #21 │ │ │ │ - addseq r2, pc, r8, lsr #18 │ │ │ │ - @ instruction: 0x009f27d4 │ │ │ │ - addseq r2, pc, r4, asr #12 │ │ │ │ - addseq r2, pc, r4, lsr #9 │ │ │ │ - addseq r2, pc, ip, asr #6 │ │ │ │ - @ instruction: 0x009f2bd4 │ │ │ │ - addseq r2, pc, r0, asr #20 │ │ │ │ - addseq r2, pc, ip, lsr #17 │ │ │ │ - addseq r2, pc, r0, asr r7 @ │ │ │ │ - @ instruction: 0x009f25bc │ │ │ │ - addseq r2, pc, r8, lsr #8 │ │ │ │ - addseq r2, pc, r4, asr #5 │ │ │ │ - addseq r2, pc, r0, asr fp @ │ │ │ │ - ldrsheq r0, [pc], r0 @ │ │ │ │ - addseq r0, pc, r8, lsr #1 │ │ │ │ - addseq r0, pc, r8, rrx │ │ │ │ - addseq r0, pc, r8, lsr #32 │ │ │ │ - addseq pc, lr, r8, ror #31 │ │ │ │ - addseq pc, lr, r0, asr #31 │ │ │ │ - umullseq pc, lr, r8, pc @ │ │ │ │ - addseq pc, lr, r0, ror pc @ │ │ │ │ - addseq pc, lr, r8, asr #30 │ │ │ │ - addseq pc, lr, r0, lsr #30 │ │ │ │ - @ instruction: 0x009efef8 │ │ │ │ - @ instruction: 0x009efed0 │ │ │ │ - addseq pc, lr, r4, lsr #29 │ │ │ │ - addseq pc, lr, r8, ror lr @ │ │ │ │ - addseq pc, lr, ip, asr #28 │ │ │ │ - addseq pc, lr, ip, lsr #28 │ │ │ │ - addseq pc, lr, r4, lsl #28 │ │ │ │ - addseq pc, lr, r0, ror #27 │ │ │ │ - addseq pc, lr, ip, lsr #27 │ │ │ │ - addseq pc, lr, r4, lsl #27 │ │ │ │ - addseq pc, lr, r0, ror #26 │ │ │ │ - addseq pc, lr, r0, lsr sp @ │ │ │ │ - addseq pc, lr, ip, lsl #26 │ │ │ │ - addseq pc, lr, r4, ror #25 │ │ │ │ - @ instruction: 0x009efcbc │ │ │ │ - umullseq pc, lr, r4, ip @ │ │ │ │ - addseq pc, lr, ip, ror #24 │ │ │ │ - addseq pc, lr, ip, lsr ip @ │ │ │ │ - addseq pc, lr, r8, lsl ip @ │ │ │ │ - addseq pc, lr, r8, ror #23 │ │ │ │ - @ instruction: 0x009efbb4 │ │ │ │ - addseq pc, lr, r8, lsl #23 │ │ │ │ - addseq pc, lr, ip, asr fp @ │ │ │ │ - addseq pc, lr, r8, lsr fp @ │ │ │ │ - addseq pc, lr, r4, lsl #22 │ │ │ │ - @ instruction: 0x009efad8 │ │ │ │ - @ instruction: 0x009efab0 │ │ │ │ - umullseq pc, lr, r0, sl @ │ │ │ │ - addseq pc, lr, r4, ror #20 │ │ │ │ - addseq pc, lr, r8, lsr sl @ │ │ │ │ - addseq pc, lr, ip, lsl #20 │ │ │ │ - addseq pc, lr, r4, ror #19 │ │ │ │ - @ instruction: 0x009ef9bc │ │ │ │ - umullseq pc, lr, r4, r9 @ │ │ │ │ - addseq pc, lr, r8, ror r9 @ │ │ │ │ - @ instruction: 0x009ef2fc │ │ │ │ - @ instruction: 0x009ef2d0 │ │ │ │ - addseq pc, lr, r8, lsr #5 │ │ │ │ - addseq pc, lr, r0, lsl #5 │ │ │ │ - addseq pc, lr, r4, asr r2 @ │ │ │ │ - addseq pc, lr, r0, lsr #4 │ │ │ │ - addseq pc, lr, ip, ror #3 │ │ │ │ - @ instruction: 0x009ef1b8 │ │ │ │ - addseq pc, lr, r4, lsl #3 │ │ │ │ - addseq pc, lr, r8, asr r1 @ │ │ │ │ - addseq pc, lr, r8, lsr #2 │ │ │ │ - addseq pc, lr, r0, lsl #2 │ │ │ │ - ldrsbeq pc, [lr], ip @ │ │ │ │ - ldrheq pc, [lr], r8 @ │ │ │ │ - umullseq pc, lr, r8, r0 @ │ │ │ │ - addseq pc, lr, ip, rrx │ │ │ │ - addseq pc, lr, r8, asr #32 │ │ │ │ - addseq pc, lr, r4, lsr #32 │ │ │ │ - @ instruction: 0x009eeff8 │ │ │ │ - addseq lr, lr, r8, asr #31 │ │ │ │ - umullseq lr, lr, r8, pc @ │ │ │ │ - addseq lr, lr, ip, ror #30 │ │ │ │ - addseq lr, lr, ip, lsr pc │ │ │ │ - addseq lr, lr, r0, lsl pc │ │ │ │ - addseq lr, lr, r4, ror #29 │ │ │ │ - @ instruction: 0x009eeeb8 │ │ │ │ - addseq lr, lr, ip, lsl #29 │ │ │ │ - addseq lr, lr, r0, ror #28 │ │ │ │ - addseq lr, lr, r0, lsr lr │ │ │ │ - addseq lr, lr, r4, lsl #28 │ │ │ │ - @ instruction: 0x009eedd8 │ │ │ │ - addseq lr, lr, ip, lsr #27 │ │ │ │ - addseq lr, lr, r4, lsl #27 │ │ │ │ - addseq lr, lr, ip, asr sp │ │ │ │ - addseq lr, lr, r4, lsr sp │ │ │ │ - addseq lr, lr, r4, lsl #26 │ │ │ │ - addseq lr, lr, r0, ror #25 │ │ │ │ - @ instruction: 0x009eecb4 │ │ │ │ - addseq lr, lr, ip, lsl #25 │ │ │ │ - addseq lr, lr, r0, ror #24 │ │ │ │ - addseq lr, lr, ip, lsr ip │ │ │ │ - addseq lr, lr, r8, lsl ip │ │ │ │ - @ instruction: 0x009eebf4 │ │ │ │ - addseq lr, lr, r8, asr #23 │ │ │ │ - addseq lr, lr, r0, lsr #23 │ │ │ │ - addseq lr, lr, ip, ror #22 │ │ │ │ - addseq lr, lr, r4, lsr fp │ │ │ │ - addseq lr, lr, r4, lsl #22 │ │ │ │ - addseq lr, lr, r4, ror #21 │ │ │ │ - addseq lr, lr, r4, asr #21 │ │ │ │ - umullseq lr, lr, r4, sl @ │ │ │ │ - addseq lr, lr, r8, ror #20 │ │ │ │ - addseq lr, lr, ip, lsr sl │ │ │ │ - addseq lr, lr, r8, lsl #20 │ │ │ │ - @ instruction: 0x009ee9d8 │ │ │ │ - addseq lr, lr, r8, lsr #19 │ │ │ │ - addseq lr, lr, ip, ror r9 │ │ │ │ - addseq lr, lr, r0, asr #18 │ │ │ │ - addseq lr, lr, ip, lsl #18 │ │ │ │ - addseq lr, lr, r4, ror #17 │ │ │ │ - @ instruction: 0x009ee8b0 │ │ │ │ - addseq lr, lr, r0, lsl #17 │ │ │ │ - addseq lr, lr, r8, asr r8 │ │ │ │ - addseq lr, lr, r0, lsr r8 │ │ │ │ - addseq lr, lr, ip, lsl #16 │ │ │ │ - addseq lr, lr, r4, ror #15 │ │ │ │ - addseq lr, lr, r0, asr #15 │ │ │ │ - umullseq lr, lr, r4, r7 @ │ │ │ │ - addseq lr, lr, ip, ror #14 │ │ │ │ - addseq lr, lr, r8, asr #14 │ │ │ │ - addseq lr, lr, r0, lsr #14 │ │ │ │ - @ instruction: 0x009ee6f8 │ │ │ │ - @ instruction: 0x009ee6d0 │ │ │ │ - addseq lr, lr, ip, lsr #13 │ │ │ │ - addseq lr, lr, ip, lsl #13 │ │ │ │ - addseq lr, lr, ip, ror #12 │ │ │ │ - addseq lr, lr, ip, asr #12 │ │ │ │ - addseq lr, lr, ip, lsr #12 │ │ │ │ - addseq lr, lr, ip, lsl #12 │ │ │ │ - addseq lr, lr, ip, ror #11 │ │ │ │ - addseq lr, lr, ip, asr #11 │ │ │ │ - addseq lr, lr, ip, lsr #11 │ │ │ │ - addseq lr, lr, r0, lsl #11 │ │ │ │ - addseq lr, lr, r0, asr r5 │ │ │ │ - addseq lr, lr, r8, lsr #10 │ │ │ │ - @ instruction: 0x009ee4f8 │ │ │ │ - @ instruction: 0x009ee4d0 │ │ │ │ - addseq lr, lr, r0, lsr #9 │ │ │ │ - addseq lr, lr, r0, ror r4 │ │ │ │ - addseq lr, lr, r8, asr #8 │ │ │ │ - addseq lr, lr, r8, lsl r4 │ │ │ │ - addseq lr, lr, r4, ror #7 │ │ │ │ - @ instruction: 0x009ee3b0 │ │ │ │ - addseq lr, lr, r4, lsl #7 │ │ │ │ - addseq lr, lr, r8, asr r3 │ │ │ │ - addseq lr, lr, r0, lsr r3 │ │ │ │ - addseq lr, lr, r4, lsl #6 │ │ │ │ - @ instruction: 0x009ee2dc │ │ │ │ - @ instruction: 0x009ee2b4 │ │ │ │ - umullseq lr, lr, r0, r2 @ │ │ │ │ - addseq lr, lr, ip, ror #4 │ │ │ │ - addseq lr, lr, r8, asr #4 │ │ │ │ - addseq lr, lr, r0, lsr #4 │ │ │ │ - @ instruction: 0x009ee1f8 │ │ │ │ - addseq lr, lr, r8, asr #3 │ │ │ │ - addseq lr, lr, r4, lsr #3 │ │ │ │ - addseq lr, lr, r0, lsl #3 │ │ │ │ - addseq lr, lr, r0, asr r1 │ │ │ │ - addseq lr, lr, r8, lsl r1 │ │ │ │ - addseq lr, lr, ip, asr #1 │ │ │ │ - addseq lr, lr, ip, ror r0 │ │ │ │ - addseq lr, lr, r8, asr r0 │ │ │ │ - addseq lr, lr, r4, lsr r0 │ │ │ │ - addseq lr, lr, r0, lsl r0 │ │ │ │ - addseq sp, lr, r8, ror #31 │ │ │ │ - @ instruction: 0x009edfbc │ │ │ │ - addseq sp, lr, r8, ror pc │ │ │ │ - addseq sp, lr, ip, lsr #30 │ │ │ │ - @ instruction: 0x009edef4 │ │ │ │ - addseq sp, lr, r4, asr #29 │ │ │ │ - umullseq sp, lr, r8, lr │ │ │ │ - addseq sp, lr, r8, ror lr │ │ │ │ - addseq sp, lr, r0, asr lr │ │ │ │ - addseq sp, lr, ip, lsr #28 │ │ │ │ - addseq sp, lr, r8, lsl #28 │ │ │ │ - addseq sp, lr, r4, ror #27 │ │ │ │ - @ instruction: 0x009eddb4 │ │ │ │ - umullseq sp, lr, r0, sp │ │ │ │ - addseq sp, lr, ip, asr #26 │ │ │ │ - addseq sp, lr, ip, lsl #26 │ │ │ │ - @ instruction: 0x009edcdc │ │ │ │ - addseq sp, lr, ip, lsr #25 │ │ │ │ - addseq sp, lr, ip, ror ip │ │ │ │ - addseq sp, lr, ip, asr #24 │ │ │ │ - addseq sp, lr, ip, lsl ip │ │ │ │ - addseq sp, lr, ip, ror #23 │ │ │ │ - @ instruction: 0x009edbbc │ │ │ │ - addseq sp, lr, ip, lsl #23 │ │ │ │ - addseq sp, lr, ip, asr fp │ │ │ │ - addseq sp, lr, ip, lsr #22 │ │ │ │ - @ instruction: 0x009edafc │ │ │ │ - addseq sp, lr, ip, asr #21 │ │ │ │ - umullseq sp, lr, ip, sl │ │ │ │ - addseq sp, lr, ip, ror #20 │ │ │ │ - addseq sp, lr, ip, lsr sl │ │ │ │ - addseq sp, lr, ip, lsl #20 │ │ │ │ - @ instruction: 0x009ed9dc │ │ │ │ - addseq sp, lr, ip, lsr #19 │ │ │ │ - addseq sp, lr, ip, ror r9 │ │ │ │ - addseq sp, lr, ip, asr #18 │ │ │ │ - addseq sp, lr, ip, lsl r9 │ │ │ │ - addseq sp, lr, ip, ror #17 │ │ │ │ - @ instruction: 0x009ed8bc │ │ │ │ - addseq sp, lr, ip, lsl #17 │ │ │ │ - addseq sp, lr, ip, asr r8 │ │ │ │ - addseq sp, lr, ip, lsr #16 │ │ │ │ - @ instruction: 0x009ed7fc │ │ │ │ - addseq sp, lr, ip, asr #15 │ │ │ │ - umullseq sp, lr, ip, r7 │ │ │ │ - addseq sp, lr, ip, ror #14 │ │ │ │ - addseq sp, lr, ip, lsr r7 │ │ │ │ - addseq sp, lr, ip, lsl #14 │ │ │ │ - addseq sp, lr, r4, ror #13 │ │ │ │ - @ instruction: 0x009ed6bc │ │ │ │ - addseq sp, lr, ip, lsl #13 │ │ │ │ - addseq sp, lr, r4, ror #12 │ │ │ │ - addseq sp, lr, r0, asr #12 │ │ │ │ - addseq sp, lr, r4, lsl r6 │ │ │ │ - addseq sp, lr, ip, ror #11 │ │ │ │ - umullseq sp, lr, ip, r5 │ │ │ │ - addseq sp, lr, ip, ror #10 │ │ │ │ - addseq sp, lr, ip, asr #10 │ │ │ │ - addseq sp, lr, r4, lsl r5 │ │ │ │ - addseq sp, lr, r0, ror #9 │ │ │ │ - addseq sp, lr, ip, lsr #9 │ │ │ │ - addseq sp, lr, r4, ror r4 │ │ │ │ - addseq sp, lr, ip, lsr r4 │ │ │ │ - addseq sp, lr, r4, lsl #8 │ │ │ │ - addseq sp, lr, r0, ror #7 │ │ │ │ - @ instruction: 0x009ed3bc │ │ │ │ - umullseq sp, lr, r8, r3 │ │ │ │ - addseq sp, lr, r4, ror r3 │ │ │ │ - addseq sp, lr, r0, asr r3 │ │ │ │ - addseq sp, lr, ip, lsr #6 │ │ │ │ - addseq sp, lr, r8, lsl #6 │ │ │ │ - addseq sp, lr, r4, ror #5 │ │ │ │ - addseq sp, lr, r0, asr #5 │ │ │ │ - umullseq sp, lr, ip, r2 │ │ │ │ - addseq sp, lr, r8, ror r2 │ │ │ │ - addseq sp, lr, r4, asr r2 │ │ │ │ - addseq sp, lr, r0, lsr r2 │ │ │ │ - addseq sp, lr, ip, lsl #4 │ │ │ │ - addseq sp, lr, r8, ror #3 │ │ │ │ - addseq sp, lr, r4, asr #3 │ │ │ │ - umullseq sp, lr, r0, r1 │ │ │ │ - addseq sp, lr, r8, asr r1 │ │ │ │ - addseq sp, lr, r4, lsr #2 │ │ │ │ - addseq sp, lr, ip, ror #1 │ │ │ │ - ldrheq sp, [lr], r4 │ │ │ │ - addseq sp, lr, r0, lsl #1 │ │ │ │ - addseq sp, lr, r0, asr r0 │ │ │ │ - addseq sp, lr, r0, lsr #32 │ │ │ │ - addseq ip, lr, r4, ror #31 │ │ │ │ - @ instruction: 0x009ecfb4 │ │ │ │ - addseq ip, lr, r4, lsl #31 │ │ │ │ - ldr r0, [pc, #-828] @ 37470c │ │ │ │ + addseq r2, pc, r8, lsl #25 │ │ │ │ + addseq r2, pc, ip, asr #24 │ │ │ │ + @ instruction: 0x009f2abc │ │ │ │ + addseq r2, pc, ip, lsl r9 @ │ │ │ │ + addseq r2, pc, r8, asr #15 │ │ │ │ + addseq r2, pc, r8, lsr r6 @ │ │ │ │ + umullseq r2, pc, r8, r4 @ │ │ │ │ + addseq r2, pc, r0, asr #6 │ │ │ │ + addseq r2, pc, r8, asr #23 │ │ │ │ + addseq r2, pc, r4, lsr sl @ │ │ │ │ + addseq r2, pc, r0, lsr #17 │ │ │ │ + addseq r2, pc, r4, asr #14 │ │ │ │ + @ instruction: 0x009f25b0 │ │ │ │ + addseq r2, pc, ip, lsl r4 @ │ │ │ │ + @ instruction: 0x009f22b8 │ │ │ │ + addseq r2, pc, r4, asr #22 │ │ │ │ + addseq r0, pc, r4, ror #1 │ │ │ │ + umullseq r0, pc, ip, r0 @ │ │ │ │ + addseq r0, pc, ip, asr r0 @ │ │ │ │ + addseq r0, pc, ip, lsl r0 @ │ │ │ │ + @ instruction: 0x009effdc │ │ │ │ + @ instruction: 0x009effb4 │ │ │ │ + addseq pc, lr, ip, lsl #31 │ │ │ │ + addseq pc, lr, r4, ror #30 │ │ │ │ + addseq pc, lr, ip, lsr pc @ │ │ │ │ + addseq pc, lr, r4, lsl pc @ │ │ │ │ + addseq pc, lr, ip, ror #29 │ │ │ │ + addseq pc, lr, r4, asr #29 │ │ │ │ + umullseq pc, lr, r8, lr @ │ │ │ │ + addseq pc, lr, ip, ror #28 │ │ │ │ + addseq pc, lr, r0, asr #28 │ │ │ │ + addseq pc, lr, r0, lsr #28 │ │ │ │ + @ instruction: 0x009efdf8 │ │ │ │ + @ instruction: 0x009efdd4 │ │ │ │ + addseq pc, lr, r0, lsr #27 │ │ │ │ + addseq pc, lr, r8, ror sp @ │ │ │ │ + addseq pc, lr, r4, asr sp @ │ │ │ │ + addseq pc, lr, r4, lsr #26 │ │ │ │ + addseq pc, lr, r0, lsl #26 │ │ │ │ + @ instruction: 0x009efcd8 │ │ │ │ + @ instruction: 0x009efcb0 │ │ │ │ + addseq pc, lr, r8, lsl #25 │ │ │ │ + addseq pc, lr, r0, ror #24 │ │ │ │ + addseq pc, lr, r0, lsr ip @ │ │ │ │ + addseq pc, lr, ip, lsl #24 │ │ │ │ + @ instruction: 0x009efbdc │ │ │ │ + addseq pc, lr, r8, lsr #23 │ │ │ │ + addseq pc, lr, ip, ror fp @ │ │ │ │ + addseq pc, lr, r0, asr fp @ │ │ │ │ + addseq pc, lr, ip, lsr #22 │ │ │ │ + @ instruction: 0x009efaf8 │ │ │ │ + addseq pc, lr, ip, asr #21 │ │ │ │ + addseq pc, lr, r4, lsr #21 │ │ │ │ + addseq pc, lr, r4, lsl #21 │ │ │ │ + addseq pc, lr, r8, asr sl @ │ │ │ │ + addseq pc, lr, ip, lsr #20 │ │ │ │ + addseq pc, lr, r0, lsl #20 │ │ │ │ + @ instruction: 0x009ef9d8 │ │ │ │ + @ instruction: 0x009ef9b0 │ │ │ │ + addseq pc, lr, r8, lsl #19 │ │ │ │ + addseq pc, lr, ip, ror #18 │ │ │ │ + @ instruction: 0x009ef2f0 │ │ │ │ + addseq pc, lr, r4, asr #5 │ │ │ │ + umullseq pc, lr, ip, r2 @ │ │ │ │ + addseq pc, lr, r4, ror r2 @ │ │ │ │ + addseq pc, lr, r8, asr #4 │ │ │ │ + addseq pc, lr, r4, lsl r2 @ │ │ │ │ + addseq pc, lr, r0, ror #3 │ │ │ │ + addseq pc, lr, ip, lsr #3 │ │ │ │ + addseq pc, lr, r8, ror r1 @ │ │ │ │ + addseq pc, lr, ip, asr #2 │ │ │ │ + addseq pc, lr, ip, lsl r1 @ │ │ │ │ + ldrsheq pc, [lr], r4 @ │ │ │ │ + ldrsbeq pc, [lr], r0 @ │ │ │ │ + addseq pc, lr, ip, lsr #1 │ │ │ │ + addseq pc, lr, ip, lsl #1 │ │ │ │ + addseq pc, lr, r0, rrx │ │ │ │ + addseq pc, lr, ip, lsr r0 @ │ │ │ │ + addseq pc, lr, r8, lsl r0 @ │ │ │ │ + addseq lr, lr, ip, ror #31 │ │ │ │ + @ instruction: 0x009eefbc │ │ │ │ + addseq lr, lr, ip, lsl #31 │ │ │ │ + addseq lr, lr, r0, ror #30 │ │ │ │ + addseq lr, lr, r0, lsr pc │ │ │ │ + addseq lr, lr, r4, lsl #30 │ │ │ │ + @ instruction: 0x009eeed8 │ │ │ │ + addseq lr, lr, ip, lsr #29 │ │ │ │ + addseq lr, lr, r0, lsl #29 │ │ │ │ + addseq lr, lr, r4, asr lr │ │ │ │ + addseq lr, lr, r4, lsr #28 │ │ │ │ + @ instruction: 0x009eedf8 │ │ │ │ + addseq lr, lr, ip, asr #27 │ │ │ │ + addseq lr, lr, r0, lsr #27 │ │ │ │ + addseq lr, lr, r8, ror sp │ │ │ │ + addseq lr, lr, r0, asr sp │ │ │ │ + addseq lr, lr, r8, lsr #26 │ │ │ │ + @ instruction: 0x009eecf8 │ │ │ │ + @ instruction: 0x009eecd4 │ │ │ │ + addseq lr, lr, r8, lsr #25 │ │ │ │ + addseq lr, lr, r0, lsl #25 │ │ │ │ + addseq lr, lr, r4, asr ip │ │ │ │ + addseq lr, lr, r0, lsr ip │ │ │ │ + addseq lr, lr, ip, lsl #24 │ │ │ │ + addseq lr, lr, r8, ror #23 │ │ │ │ + @ instruction: 0x009eebbc │ │ │ │ + umullseq lr, lr, r4, fp @ │ │ │ │ + addseq lr, lr, r0, ror #22 │ │ │ │ + addseq lr, lr, r8, lsr #22 │ │ │ │ + @ instruction: 0x009eeaf8 │ │ │ │ + @ instruction: 0x009eead8 │ │ │ │ + @ instruction: 0x009eeab8 │ │ │ │ + addseq lr, lr, r8, lsl #21 │ │ │ │ + addseq lr, lr, ip, asr sl │ │ │ │ + addseq lr, lr, r0, lsr sl │ │ │ │ + @ instruction: 0x009ee9fc │ │ │ │ + addseq lr, lr, ip, asr #19 │ │ │ │ + umullseq lr, lr, ip, r9 @ │ │ │ │ + addseq lr, lr, r0, ror r9 │ │ │ │ + addseq lr, lr, r4, lsr r9 │ │ │ │ + addseq lr, lr, r0, lsl #18 │ │ │ │ + @ instruction: 0x009ee8d8 │ │ │ │ + addseq lr, lr, r4, lsr #17 │ │ │ │ + addseq lr, lr, r4, ror r8 │ │ │ │ + addseq lr, lr, ip, asr #16 │ │ │ │ + addseq lr, lr, r4, lsr #16 │ │ │ │ + addseq lr, lr, r0, lsl #16 │ │ │ │ + @ instruction: 0x009ee7d8 │ │ │ │ + @ instruction: 0x009ee7b4 │ │ │ │ + addseq lr, lr, r8, lsl #15 │ │ │ │ + addseq lr, lr, r0, ror #14 │ │ │ │ + addseq lr, lr, ip, lsr r7 │ │ │ │ + addseq lr, lr, r4, lsl r7 │ │ │ │ + addseq lr, lr, ip, ror #13 │ │ │ │ + addseq lr, lr, r4, asr #13 │ │ │ │ + addseq lr, lr, r0, lsr #13 │ │ │ │ + addseq lr, lr, r0, lsl #13 │ │ │ │ + addseq lr, lr, r0, ror #12 │ │ │ │ + addseq lr, lr, r0, asr #12 │ │ │ │ + addseq lr, lr, r0, lsr #12 │ │ │ │ + addseq lr, lr, r0, lsl #12 │ │ │ │ + addseq lr, lr, r0, ror #11 │ │ │ │ + addseq lr, lr, r0, asr #11 │ │ │ │ + addseq lr, lr, r0, lsr #11 │ │ │ │ + addseq lr, lr, r4, ror r5 │ │ │ │ + addseq lr, lr, r4, asr #10 │ │ │ │ + addseq lr, lr, ip, lsl r5 │ │ │ │ + addseq lr, lr, ip, ror #9 │ │ │ │ + addseq lr, lr, r4, asr #9 │ │ │ │ + umullseq lr, lr, r4, r4 @ │ │ │ │ + addseq lr, lr, r4, ror #8 │ │ │ │ + addseq lr, lr, ip, lsr r4 │ │ │ │ + addseq lr, lr, ip, lsl #8 │ │ │ │ + @ instruction: 0x009ee3d8 │ │ │ │ + addseq lr, lr, r4, lsr #7 │ │ │ │ + addseq lr, lr, r8, ror r3 │ │ │ │ + addseq lr, lr, ip, asr #6 │ │ │ │ + addseq lr, lr, r4, lsr #6 │ │ │ │ + @ instruction: 0x009ee2f8 │ │ │ │ + @ instruction: 0x009ee2d0 │ │ │ │ + addseq lr, lr, r8, lsr #5 │ │ │ │ + addseq lr, lr, r4, lsl #5 │ │ │ │ + addseq lr, lr, r0, ror #4 │ │ │ │ + addseq lr, lr, ip, lsr r2 │ │ │ │ + addseq lr, lr, r4, lsl r2 │ │ │ │ + addseq lr, lr, ip, ror #3 │ │ │ │ + @ instruction: 0x009ee1bc │ │ │ │ + umullseq lr, lr, r8, r1 @ │ │ │ │ + addseq lr, lr, r4, ror r1 │ │ │ │ + addseq lr, lr, r4, asr #2 │ │ │ │ + addseq lr, lr, ip, lsl #2 │ │ │ │ + addseq lr, lr, r0, asr #1 │ │ │ │ + addseq lr, lr, r0, ror r0 │ │ │ │ + addseq lr, lr, ip, asr #32 │ │ │ │ + addseq lr, lr, r8, lsr #32 │ │ │ │ + addseq lr, lr, r4 │ │ │ │ + @ instruction: 0x009edfdc │ │ │ │ + @ instruction: 0x009edfb0 │ │ │ │ + addseq sp, lr, ip, ror #30 │ │ │ │ + addseq sp, lr, r0, lsr #30 │ │ │ │ + addseq sp, lr, r8, ror #29 │ │ │ │ + @ instruction: 0x009edeb8 │ │ │ │ + addseq sp, lr, ip, lsl #29 │ │ │ │ + addseq sp, lr, ip, ror #28 │ │ │ │ + addseq sp, lr, r4, asr #28 │ │ │ │ + addseq sp, lr, r0, lsr #28 │ │ │ │ + @ instruction: 0x009eddfc │ │ │ │ + @ instruction: 0x009eddd8 │ │ │ │ + addseq sp, lr, r8, lsr #27 │ │ │ │ + addseq sp, lr, r4, lsl #27 │ │ │ │ + addseq sp, lr, r0, asr #26 │ │ │ │ + addseq sp, lr, r0, lsl #26 │ │ │ │ + @ instruction: 0x009edcd0 │ │ │ │ + addseq sp, lr, r0, lsr #25 │ │ │ │ + addseq sp, lr, r0, ror ip │ │ │ │ + addseq sp, lr, r0, asr #24 │ │ │ │ + addseq sp, lr, r0, lsl ip │ │ │ │ + addseq sp, lr, r0, ror #23 │ │ │ │ + @ instruction: 0x009edbb0 │ │ │ │ + addseq sp, lr, r0, lsl #23 │ │ │ │ + addseq sp, lr, r0, asr fp │ │ │ │ + addseq sp, lr, r0, lsr #22 │ │ │ │ + @ instruction: 0x009edaf0 │ │ │ │ + addseq sp, lr, r0, asr #21 │ │ │ │ + umullseq sp, lr, r0, sl │ │ │ │ + addseq sp, lr, r0, ror #20 │ │ │ │ + addseq sp, lr, r0, lsr sl │ │ │ │ + addseq sp, lr, r0, lsl #20 │ │ │ │ + @ instruction: 0x009ed9d0 │ │ │ │ + addseq sp, lr, r0, lsr #19 │ │ │ │ + addseq sp, lr, r0, ror r9 │ │ │ │ + addseq sp, lr, r0, asr #18 │ │ │ │ + addseq sp, lr, r0, lsl r9 │ │ │ │ + addseq sp, lr, r0, ror #17 │ │ │ │ + @ instruction: 0x009ed8b0 │ │ │ │ + addseq sp, lr, r0, lsl #17 │ │ │ │ + addseq sp, lr, r0, asr r8 │ │ │ │ + addseq sp, lr, r0, lsr #16 │ │ │ │ + @ instruction: 0x009ed7f0 │ │ │ │ + addseq sp, lr, r0, asr #15 │ │ │ │ + umullseq sp, lr, r0, r7 │ │ │ │ + addseq sp, lr, r0, ror #14 │ │ │ │ + addseq sp, lr, r0, lsr r7 │ │ │ │ + addseq sp, lr, r0, lsl #14 │ │ │ │ + @ instruction: 0x009ed6d8 │ │ │ │ + @ instruction: 0x009ed6b0 │ │ │ │ + addseq sp, lr, r0, lsl #13 │ │ │ │ + addseq sp, lr, r8, asr r6 │ │ │ │ + addseq sp, lr, r4, lsr r6 │ │ │ │ + addseq sp, lr, r8, lsl #12 │ │ │ │ + addseq sp, lr, r0, ror #11 │ │ │ │ + umullseq sp, lr, r0, r5 │ │ │ │ + addseq sp, lr, r0, ror #10 │ │ │ │ + addseq sp, lr, r0, asr #10 │ │ │ │ + addseq sp, lr, r8, lsl #10 │ │ │ │ + @ instruction: 0x009ed4d4 │ │ │ │ + addseq sp, lr, r0, lsr #9 │ │ │ │ + addseq sp, lr, r8, ror #8 │ │ │ │ + addseq sp, lr, r0, lsr r4 │ │ │ │ + @ instruction: 0x009ed3f8 │ │ │ │ + @ instruction: 0x009ed3d4 │ │ │ │ + @ instruction: 0x009ed3b0 │ │ │ │ + addseq sp, lr, ip, lsl #7 │ │ │ │ + addseq sp, lr, r8, ror #6 │ │ │ │ + addseq sp, lr, r4, asr #6 │ │ │ │ + addseq sp, lr, r0, lsr #6 │ │ │ │ + @ instruction: 0x009ed2fc │ │ │ │ + @ instruction: 0x009ed2d8 │ │ │ │ + @ instruction: 0x009ed2b4 │ │ │ │ + umullseq sp, lr, r0, r2 │ │ │ │ + addseq sp, lr, ip, ror #4 │ │ │ │ + addseq sp, lr, r8, asr #4 │ │ │ │ + addseq sp, lr, r4, lsr #4 │ │ │ │ + addseq sp, lr, r0, lsl #4 │ │ │ │ + @ instruction: 0x009ed1dc │ │ │ │ + @ instruction: 0x009ed1b8 │ │ │ │ + addseq sp, lr, r4, lsl #3 │ │ │ │ + addseq sp, lr, ip, asr #2 │ │ │ │ + addseq sp, lr, r8, lsl r1 │ │ │ │ + addseq sp, lr, r0, ror #1 │ │ │ │ + addseq sp, lr, r8, lsr #1 │ │ │ │ + addseq sp, lr, r4, ror r0 │ │ │ │ + addseq sp, lr, r4, asr #32 │ │ │ │ + addseq sp, lr, r4, lsl r0 │ │ │ │ + @ instruction: 0x009ecfd8 │ │ │ │ + addseq ip, lr, r8, lsr #31 │ │ │ │ + addseq ip, lr, r8, ror pc │ │ │ │ + ldr r0, [pc, #-828] @ 374758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 374710 │ │ │ │ + ldr r0, [pc, #-836] @ 37475c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 374714 │ │ │ │ + ldr r0, [pc, #-844] @ 374760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 374718 │ │ │ │ + ldr r0, [pc, #-852] @ 374764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 37471c │ │ │ │ + ldr r0, [pc, #-860] @ 374768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 374720 │ │ │ │ + ldr r0, [pc, #-868] @ 37476c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 374724 │ │ │ │ + ldr r0, [pc, #-876] @ 374770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 374728 │ │ │ │ + ldr r0, [pc, #-884] @ 374774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 37472c │ │ │ │ + ldr r0, [pc, #-892] @ 374778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 374730 │ │ │ │ + ldr r0, [pc, #-900] @ 37477c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 374734 │ │ │ │ + ldr r0, [pc, #-908] @ 374780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 374738 │ │ │ │ + ldr r0, [pc, #-916] @ 374784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 37473c │ │ │ │ + ldr r0, [pc, #-924] @ 374788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 374740 │ │ │ │ + ldr r0, [pc, #-932] @ 37478c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 374744 │ │ │ │ + ldr r0, [pc, #-940] @ 374790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 374748 │ │ │ │ + ldr r0, [pc, #-948] @ 374794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 37474c │ │ │ │ + ldr r0, [pc, #-956] @ 374798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 374750 │ │ │ │ + ldr r0, [pc, #-964] @ 37479c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 374754 │ │ │ │ + ldr r0, [pc, #-972] @ 3747a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 374758 │ │ │ │ + ldr r0, [pc, #-980] @ 3747a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 37475c │ │ │ │ + ldr r0, [pc, #-988] @ 3747a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 374760 │ │ │ │ + ldr r0, [pc, #-996] @ 3747ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 374764 │ │ │ │ + ldr r0, [pc, #-1004] @ 3747b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 374768 │ │ │ │ + ldr r0, [pc, #-1012] @ 3747b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 37476c │ │ │ │ + ldr r0, [pc, #-1020] @ 3747b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 374770 │ │ │ │ + ldr r0, [pc, #-1028] @ 3747bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 374774 │ │ │ │ + ldr r0, [pc, #-1036] @ 3747c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 374778 │ │ │ │ + ldr r0, [pc, #-1044] @ 3747c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 37477c │ │ │ │ + ldr r0, [pc, #-1052] @ 3747c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 374780 │ │ │ │ + ldr r0, [pc, #-1060] @ 3747cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 374784 │ │ │ │ + ldr r0, [pc, #-1068] @ 3747d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 374788 │ │ │ │ + ldr r0, [pc, #-1076] @ 3747d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 37478c │ │ │ │ + ldr r0, [pc, #-1084] @ 3747d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 374790 │ │ │ │ + ldr r0, [pc, #-1092] @ 3747dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 374794 │ │ │ │ + ldr r0, [pc, #-1100] @ 3747e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 374798 │ │ │ │ + ldr r0, [pc, #-1108] @ 3747e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 37479c │ │ │ │ + ldr r0, [pc, #-1116] @ 3747e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 3747a0 │ │ │ │ + ldr r0, [pc, #-1124] @ 3747ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 3747a4 │ │ │ │ + ldr r0, [pc, #-1132] @ 3747f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 3747a8 │ │ │ │ + ldr r0, [pc, #-1140] @ 3747f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 3747ac │ │ │ │ + ldr r0, [pc, #-1148] @ 3747f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 3747b0 │ │ │ │ + ldr r0, [pc, #-1156] @ 3747fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 3747b4 │ │ │ │ + ldr r0, [pc, #-1164] @ 374800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 3747b8 │ │ │ │ + ldr r0, [pc, #-1172] @ 374804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 3747bc │ │ │ │ + ldr r0, [pc, #-1180] @ 374808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 3747c0 │ │ │ │ + ldr r0, [pc, #-1188] @ 37480c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 3747c4 │ │ │ │ + ldr r0, [pc, #-1196] @ 374810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 3747c8 │ │ │ │ + ldr r0, [pc, #-1204] @ 374814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 3747cc │ │ │ │ + ldr r0, [pc, #-1212] @ 374818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 3747d0 │ │ │ │ + ldr r0, [pc, #-1220] @ 37481c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 3747d4 │ │ │ │ + ldr r0, [pc, #-1228] @ 374820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 3747d8 │ │ │ │ + ldr r0, [pc, #-1236] @ 374824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 3747dc │ │ │ │ + ldr r0, [pc, #-1244] @ 374828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 3747e0 │ │ │ │ + ldr r0, [pc, #-1252] @ 37482c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 3747e4 │ │ │ │ + ldr r0, [pc, #-1260] @ 374830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 3747e8 │ │ │ │ + ldr r0, [pc, #-1268] @ 374834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 3747ec │ │ │ │ + ldr r0, [pc, #-1276] @ 374838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 3747f0 │ │ │ │ + ldr r0, [pc, #-1284] @ 37483c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 3747f4 │ │ │ │ + ldr r0, [pc, #-1292] @ 374840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 3747f8 │ │ │ │ + ldr r0, [pc, #-1300] @ 374844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 3747fc │ │ │ │ + ldr r0, [pc, #-1308] @ 374848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 374800 │ │ │ │ + ldr r0, [pc, #-1316] @ 37484c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 374804 │ │ │ │ + ldr r0, [pc, #-1324] @ 374850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 374808 │ │ │ │ + ldr r0, [pc, #-1332] @ 374854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 37480c │ │ │ │ + ldr r0, [pc, #-1340] @ 374858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 374810 │ │ │ │ + ldr r0, [pc, #-1348] @ 37485c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 374814 │ │ │ │ + ldr r0, [pc, #-1356] @ 374860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 374818 │ │ │ │ + ldr r0, [pc, #-1364] @ 374864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 37481c │ │ │ │ + ldr r0, [pc, #-1372] @ 374868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 374820 │ │ │ │ + ldr r0, [pc, #-1380] @ 37486c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 374824 │ │ │ │ + ldr r0, [pc, #-1388] @ 374870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 374828 │ │ │ │ + ldr r0, [pc, #-1396] @ 374874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 37482c │ │ │ │ + ldr r0, [pc, #-1404] @ 374878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 374830 │ │ │ │ + ldr r0, [pc, #-1412] @ 37487c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 374834 │ │ │ │ + ldr r0, [pc, #-1420] @ 374880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 374838 │ │ │ │ + ldr r0, [pc, #-1428] @ 374884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 37483c │ │ │ │ + ldr r0, [pc, #-1436] @ 374888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 374840 │ │ │ │ + ldr r0, [pc, #-1444] @ 37488c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 374844 │ │ │ │ + ldr r0, [pc, #-1452] @ 374890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 374848 │ │ │ │ + ldr r0, [pc, #-1460] @ 374894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 37484c │ │ │ │ + ldr r0, [pc, #-1468] @ 374898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 374850 │ │ │ │ + ldr r0, [pc, #-1476] @ 37489c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 374854 │ │ │ │ + ldr r0, [pc, #-1484] @ 3748a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 374858 │ │ │ │ + ldr r0, [pc, #-1492] @ 3748a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 37485c │ │ │ │ + ldr r0, [pc, #-1500] @ 3748a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 374860 │ │ │ │ + ldr r0, [pc, #-1508] @ 3748ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 374864 │ │ │ │ + ldr r0, [pc, #-1516] @ 3748b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 374868 │ │ │ │ + ldr r0, [pc, #-1524] @ 3748b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 37486c │ │ │ │ + ldr r0, [pc, #-1532] @ 3748b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 374870 │ │ │ │ + ldr r0, [pc, #-1540] @ 3748bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 374874 │ │ │ │ + ldr r0, [pc, #-1548] @ 3748c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 374878 │ │ │ │ + ldr r0, [pc, #-1556] @ 3748c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 37487c │ │ │ │ + ldr r0, [pc, #-1564] @ 3748c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 374880 │ │ │ │ + ldr r0, [pc, #-1572] @ 3748cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 374884 │ │ │ │ + ldr r0, [pc, #-1580] @ 3748d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 374888 │ │ │ │ + ldr r0, [pc, #-1588] @ 3748d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 37488c │ │ │ │ + ldr r0, [pc, #-1596] @ 3748d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 374890 │ │ │ │ + ldr r0, [pc, #-1604] @ 3748dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 374894 │ │ │ │ + ldr r0, [pc, #-1612] @ 3748e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 374898 │ │ │ │ + ldr r0, [pc, #-1620] @ 3748e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 37489c │ │ │ │ + ldr r0, [pc, #-1628] @ 3748e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 3748a0 │ │ │ │ + ldr r0, [pc, #-1636] @ 3748ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 3748a4 │ │ │ │ + ldr r0, [pc, #-1644] @ 3748f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 3748a8 │ │ │ │ + ldr r0, [pc, #-1652] @ 3748f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 3748ac │ │ │ │ + ldr r0, [pc, #-1660] @ 3748f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 3748b0 │ │ │ │ + ldr r0, [pc, #-1668] @ 3748fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 3748b4 │ │ │ │ + ldr r0, [pc, #-1676] @ 374900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 3748b8 │ │ │ │ + ldr r0, [pc, #-1684] @ 374904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 3748bc │ │ │ │ + ldr r0, [pc, #-1692] @ 374908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 3748c0 │ │ │ │ + ldr r0, [pc, #-1700] @ 37490c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 3748c4 │ │ │ │ + ldr r0, [pc, #-1708] @ 374910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 3748c8 │ │ │ │ + ldr r0, [pc, #-1716] @ 374914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 3748cc │ │ │ │ + ldr r0, [pc, #-1724] @ 374918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 3748d0 │ │ │ │ + ldr r0, [pc, #-1732] @ 37491c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 3748d4 │ │ │ │ + ldr r0, [pc, #-1740] @ 374920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 3748d8 │ │ │ │ + ldr r0, [pc, #-1748] @ 374924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 3748dc │ │ │ │ + ldr r0, [pc, #-1756] @ 374928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 3748e0 │ │ │ │ + ldr r0, [pc, #-1764] @ 37492c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 3748e4 │ │ │ │ + ldr r0, [pc, #-1772] @ 374930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 3748e8 │ │ │ │ + ldr r0, [pc, #-1780] @ 374934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 3748ec │ │ │ │ + ldr r0, [pc, #-1788] @ 374938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 3748f0 │ │ │ │ + ldr r0, [pc, #-1796] @ 37493c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 3748f4 │ │ │ │ + ldr r0, [pc, #-1804] @ 374940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 3748f8 │ │ │ │ + ldr r0, [pc, #-1812] @ 374944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 3748fc │ │ │ │ + ldr r0, [pc, #-1820] @ 374948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 374900 │ │ │ │ + ldr r0, [pc, #-1828] @ 37494c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 374904 │ │ │ │ + ldr r0, [pc, #-1836] @ 374950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 374908 │ │ │ │ + ldr r0, [pc, #-1844] @ 374954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 37490c │ │ │ │ + ldr r0, [pc, #-1852] @ 374958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 374910 │ │ │ │ + ldr r0, [pc, #-1860] @ 37495c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 374914 │ │ │ │ + ldr r0, [pc, #-1868] @ 374960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 374918 │ │ │ │ + ldr r0, [pc, #-1876] @ 374964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 37491c │ │ │ │ + ldr r0, [pc, #-1884] @ 374968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 374920 │ │ │ │ + ldr r0, [pc, #-1892] @ 37496c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 374924 │ │ │ │ + ldr r0, [pc, #-1900] @ 374970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 374928 │ │ │ │ + ldr r0, [pc, #-1908] @ 374974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 37492c │ │ │ │ + ldr r0, [pc, #-1916] @ 374978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 374930 │ │ │ │ + ldr r0, [pc, #-1924] @ 37497c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 374934 │ │ │ │ + ldr r0, [pc, #-1932] @ 374980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 374938 │ │ │ │ + ldr r0, [pc, #-1940] @ 374984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 37493c │ │ │ │ + ldr r0, [pc, #-1948] @ 374988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 374940 │ │ │ │ + ldr r0, [pc, #-1956] @ 37498c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 374944 │ │ │ │ + ldr r0, [pc, #-1964] @ 374990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 374948 │ │ │ │ + ldr r0, [pc, #-1972] @ 374994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 37494c │ │ │ │ + ldr r0, [pc, #-1980] @ 374998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 374950 │ │ │ │ + ldr r0, [pc, #-1988] @ 37499c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 374954 │ │ │ │ + ldr r0, [pc, #-1996] @ 3749a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 374958 │ │ │ │ + ldr r0, [pc, #-2004] @ 3749a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 37495c │ │ │ │ + ldr r0, [pc, #-2012] @ 3749a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 374960 │ │ │ │ + ldr r0, [pc, #-2020] @ 3749ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 374964 │ │ │ │ + ldr r0, [pc, #-2028] @ 3749b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 374968 │ │ │ │ + ldr r0, [pc, #-2036] @ 3749b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 37496c │ │ │ │ + ldr r0, [pc, #-2044] @ 3749b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 374970 │ │ │ │ + ldr r0, [pc, #-2052] @ 3749bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 374974 │ │ │ │ + ldr r0, [pc, #-2060] @ 3749c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 374978 │ │ │ │ + ldr r0, [pc, #-2068] @ 3749c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 37497c │ │ │ │ + ldr r0, [pc, #-2076] @ 3749c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 374980 │ │ │ │ + ldr r0, [pc, #-2084] @ 3749cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 374984 │ │ │ │ + ldr r0, [pc, #-2092] @ 3749d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 374988 │ │ │ │ + ldr r0, [pc, #-2100] @ 3749d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 37498c │ │ │ │ + ldr r0, [pc, #-2108] @ 3749d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 374990 │ │ │ │ + ldr r0, [pc, #-2116] @ 3749dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 374994 │ │ │ │ + ldr r0, [pc, #-2124] @ 3749e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 374998 │ │ │ │ + ldr r0, [pc, #-2132] @ 3749e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 37499c │ │ │ │ + ldr r0, [pc, #-2140] @ 3749e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 3749a0 │ │ │ │ + ldr r0, [pc, #-2148] @ 3749ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 3749a4 │ │ │ │ + ldr r0, [pc, #-2156] @ 3749f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 3749a8 │ │ │ │ + ldr r0, [pc, #-2164] @ 3749f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 3749ac │ │ │ │ + ldr r0, [pc, #-2172] @ 3749f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 3749b0 │ │ │ │ + ldr r0, [pc, #-2180] @ 3749fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 3749b4 │ │ │ │ + ldr r0, [pc, #-2188] @ 374a00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 3749b8 │ │ │ │ + ldr r0, [pc, #-2196] @ 374a04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 3749bc │ │ │ │ + ldr r0, [pc, #-2204] @ 374a08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 3749c0 │ │ │ │ + ldr r0, [pc, #-2212] @ 374a0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 3749c4 │ │ │ │ + ldr r0, [pc, #-2220] @ 374a10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 3749c8 │ │ │ │ + ldr r0, [pc, #-2228] @ 374a14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 3749cc │ │ │ │ + ldr r0, [pc, #-2236] @ 374a18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 3749d0 │ │ │ │ + ldr r0, [pc, #-2244] @ 374a1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 3749d4 │ │ │ │ + ldr r0, [pc, #-2252] @ 374a20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 3749d8 │ │ │ │ + ldr r0, [pc, #-2260] @ 374a24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 3749dc │ │ │ │ + ldr r0, [pc, #-2268] @ 374a28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 3749e0 │ │ │ │ + ldr r0, [pc, #-2276] @ 374a2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 3749e4 │ │ │ │ + ldr r0, [pc, #-2284] @ 374a30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 3749e8 │ │ │ │ + ldr r0, [pc, #-2292] @ 374a34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 3749ec │ │ │ │ + ldr r0, [pc, #-2300] @ 374a38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 3749f0 │ │ │ │ + ldr r0, [pc, #-2308] @ 374a3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 3749f4 │ │ │ │ + ldr r0, [pc, #-2316] @ 374a40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 3749f8 │ │ │ │ + ldr r0, [pc, #-2324] @ 374a44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 3749fc │ │ │ │ + ldr r0, [pc, #-2332] @ 374a48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 374a00 │ │ │ │ + ldr r0, [pc, #-2340] @ 374a4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 374a04 │ │ │ │ + ldr r0, [pc, #-2348] @ 374a50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 374a08 │ │ │ │ + ldr r0, [pc, #-2356] @ 374a54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 374a0c │ │ │ │ + ldr r0, [pc, #-2364] @ 374a58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 374a10 │ │ │ │ + ldr r0, [pc, #-2372] @ 374a5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 374a14 │ │ │ │ + ldr r0, [pc, #-2380] @ 374a60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 374a18 │ │ │ │ + ldr r0, [pc, #-2388] @ 374a64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 374a1c │ │ │ │ + ldr r0, [pc, #-2396] @ 374a68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 374a20 │ │ │ │ + ldr r0, [pc, #-2404] @ 374a6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 374a24 │ │ │ │ + ldr r0, [pc, #-2412] @ 374a70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 374a28 │ │ │ │ + ldr r0, [pc, #-2420] @ 374a74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 374a2c │ │ │ │ + ldr r0, [pc, #-2428] @ 374a78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 374a30 │ │ │ │ + ldr r0, [pc, #-2436] @ 374a7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 374a34 │ │ │ │ + ldr r0, [pc, #-2444] @ 374a80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 374a38 │ │ │ │ + ldr r0, [pc, #-2452] @ 374a84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 374a3c │ │ │ │ + ldr r0, [pc, #-2460] @ 374a88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 375d6c │ │ │ │ + ldr r0, [pc, #2440] @ 375db8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 375d70 │ │ │ │ + ldr r0, [pc, #2432] @ 375dbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 375d74 │ │ │ │ + ldr r0, [pc, #2424] @ 375dc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 375d78 │ │ │ │ + ldr r0, [pc, #2416] @ 375dc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 375d7c │ │ │ │ + ldr r0, [pc, #2408] @ 375dc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 375d80 │ │ │ │ + ldr r0, [pc, #2400] @ 375dcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 375d84 │ │ │ │ + ldr r0, [pc, #2392] @ 375dd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 375d88 │ │ │ │ + ldr r0, [pc, #2384] @ 375dd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 375d8c │ │ │ │ + ldr r0, [pc, #2376] @ 375dd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 375d90 │ │ │ │ + ldr r0, [pc, #2368] @ 375ddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 375d94 │ │ │ │ + ldr r0, [pc, #2360] @ 375de0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 375d98 │ │ │ │ + ldr r0, [pc, #2352] @ 375de4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 375d9c │ │ │ │ + ldr r0, [pc, #2344] @ 375de8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 375da0 │ │ │ │ + ldr r0, [pc, #2336] @ 375dec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 375da4 │ │ │ │ + ldr r0, [pc, #2328] @ 375df0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 375da8 │ │ │ │ + ldr r0, [pc, #2320] @ 375df4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 375dac │ │ │ │ + ldr r0, [pc, #2312] @ 375df8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 375db0 │ │ │ │ + ldr r0, [pc, #2304] @ 375dfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 375db4 │ │ │ │ + ldr r0, [pc, #2296] @ 375e00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 375db8 │ │ │ │ + ldr r0, [pc, #2288] @ 375e04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 375dbc │ │ │ │ + ldr r0, [pc, #2280] @ 375e08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 375dc0 │ │ │ │ + ldr r0, [pc, #2272] @ 375e0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 375dc4 │ │ │ │ + ldr r0, [pc, #2264] @ 375e10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 375dc8 │ │ │ │ + ldr r0, [pc, #2256] @ 375e14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 375dcc │ │ │ │ + ldr r0, [pc, #2248] @ 375e18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 375dd0 │ │ │ │ + ldr r0, [pc, #2240] @ 375e1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 375dd4 │ │ │ │ + ldr r0, [pc, #2232] @ 375e20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 375dd8 │ │ │ │ + ldr r0, [pc, #2224] @ 375e24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 375ddc │ │ │ │ + ldr r0, [pc, #2216] @ 375e28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 375de0 │ │ │ │ + ldr r0, [pc, #2208] @ 375e2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 375de4 │ │ │ │ + ldr r0, [pc, #2200] @ 375e30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 375de8 │ │ │ │ + ldr r0, [pc, #2192] @ 375e34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 375dec │ │ │ │ + ldr r0, [pc, #2184] @ 375e38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 375df0 │ │ │ │ + ldr r0, [pc, #2176] @ 375e3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 375df4 │ │ │ │ + ldr r0, [pc, #2168] @ 375e40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 375df8 │ │ │ │ + ldr r0, [pc, #2160] @ 375e44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 375dfc │ │ │ │ + ldr r0, [pc, #2152] @ 375e48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 375e00 │ │ │ │ + ldr r0, [pc, #2144] @ 375e4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 375e04 │ │ │ │ + ldr r0, [pc, #2136] @ 375e50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 375e08 │ │ │ │ + ldr r0, [pc, #2128] @ 375e54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 375e0c │ │ │ │ + ldr r0, [pc, #2120] @ 375e58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 375e10 │ │ │ │ + ldr r0, [pc, #2112] @ 375e5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 375e14 │ │ │ │ + ldr r0, [pc, #2104] @ 375e60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 375e18 │ │ │ │ + ldr r0, [pc, #2096] @ 375e64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 375e1c │ │ │ │ + ldr r0, [pc, #2088] @ 375e68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 375e20 │ │ │ │ + ldr r0, [pc, #2080] @ 375e6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 375e24 │ │ │ │ + ldr r0, [pc, #2072] @ 375e70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 375e28 │ │ │ │ + ldr r0, [pc, #2064] @ 375e74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 375e2c │ │ │ │ + ldr r0, [pc, #2056] @ 375e78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 375e30 │ │ │ │ + ldr r0, [pc, #2048] @ 375e7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 375e34 │ │ │ │ + ldr r0, [pc, #2040] @ 375e80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 375e38 │ │ │ │ + ldr r0, [pc, #2032] @ 375e84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 375e3c │ │ │ │ + ldr r0, [pc, #2024] @ 375e88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 375e40 │ │ │ │ + ldr r0, [pc, #2016] @ 375e8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 375e44 │ │ │ │ + ldr r0, [pc, #2008] @ 375e90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 375e48 │ │ │ │ + ldr r0, [pc, #2000] @ 375e94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 375e4c │ │ │ │ + ldr r0, [pc, #1992] @ 375e98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 375e50 │ │ │ │ + ldr r0, [pc, #1984] @ 375e9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 375e54 │ │ │ │ + ldr r0, [pc, #1976] @ 375ea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 375e58 │ │ │ │ + ldr r0, [pc, #1968] @ 375ea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 375e5c │ │ │ │ + ldr r0, [pc, #1960] @ 375ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 375e60 │ │ │ │ + ldr r0, [pc, #1952] @ 375eac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 375e64 │ │ │ │ + ldr r0, [pc, #1944] @ 375eb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 375e68 │ │ │ │ + ldr r0, [pc, #1936] @ 375eb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 375e6c │ │ │ │ + ldr r0, [pc, #1928] @ 375eb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 375e70 │ │ │ │ + ldr r0, [pc, #1920] @ 375ebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 375e74 │ │ │ │ + ldr r0, [pc, #1912] @ 375ec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 375e78 │ │ │ │ + ldr r0, [pc, #1904] @ 375ec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 375e7c │ │ │ │ + ldr r0, [pc, #1896] @ 375ec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 375e80 │ │ │ │ + ldr r0, [pc, #1888] @ 375ecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 375e84 │ │ │ │ + ldr r0, [pc, #1880] @ 375ed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 375e88 │ │ │ │ + ldr r0, [pc, #1872] @ 375ed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 375e8c │ │ │ │ + ldr r0, [pc, #1864] @ 375ed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 375e90 │ │ │ │ + ldr r0, [pc, #1856] @ 375edc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 375e94 │ │ │ │ + ldr r0, [pc, #1848] @ 375ee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 375e98 │ │ │ │ + ldr r0, [pc, #1840] @ 375ee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 375e9c │ │ │ │ + ldr r0, [pc, #1832] @ 375ee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 375ea0 │ │ │ │ + ldr r0, [pc, #1824] @ 375eec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 375ea4 │ │ │ │ + ldr r0, [pc, #1816] @ 375ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 375ea8 │ │ │ │ + ldr r0, [pc, #1808] @ 375ef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 375eac │ │ │ │ + ldr r0, [pc, #1800] @ 375ef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 375eb0 │ │ │ │ + ldr r0, [pc, #1792] @ 375efc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 375eb4 │ │ │ │ + ldr r0, [pc, #1784] @ 375f00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 375eb8 │ │ │ │ + ldr r0, [pc, #1776] @ 375f04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 375ebc │ │ │ │ + ldr r0, [pc, #1768] @ 375f08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 375ec0 │ │ │ │ + ldr r0, [pc, #1760] @ 375f0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 375ec4 │ │ │ │ + ldr r0, [pc, #1752] @ 375f10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 375ec8 │ │ │ │ + ldr r0, [pc, #1744] @ 375f14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 375ecc │ │ │ │ + ldr r0, [pc, #1736] @ 375f18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 375ed0 │ │ │ │ + ldr r0, [pc, #1728] @ 375f1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 375ed4 │ │ │ │ + ldr r0, [pc, #1720] @ 375f20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 375ed8 │ │ │ │ + ldr r0, [pc, #1712] @ 375f24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 375edc │ │ │ │ + ldr r0, [pc, #1704] @ 375f28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 375ee0 │ │ │ │ + ldr r0, [pc, #1696] @ 375f2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 375ee4 │ │ │ │ + ldr r0, [pc, #1688] @ 375f30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 375ee8 │ │ │ │ + ldr r0, [pc, #1680] @ 375f34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 375eec │ │ │ │ + ldr r0, [pc, #1672] @ 375f38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 375ef0 │ │ │ │ + ldr r0, [pc, #1664] @ 375f3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 375ef4 │ │ │ │ + ldr r0, [pc, #1656] @ 375f40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 375ef8 │ │ │ │ + ldr r0, [pc, #1648] @ 375f44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 375efc │ │ │ │ + ldr r0, [pc, #1640] @ 375f48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 375f00 │ │ │ │ + ldr r0, [pc, #1632] @ 375f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 375f04 │ │ │ │ + ldr r0, [pc, #1624] @ 375f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 375f08 │ │ │ │ + ldr r0, [pc, #1616] @ 375f54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 375f0c │ │ │ │ + ldr r0, [pc, #1608] @ 375f58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 375f10 │ │ │ │ + ldr r0, [pc, #1600] @ 375f5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 375f14 │ │ │ │ + ldr r0, [pc, #1592] @ 375f60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 375f18 │ │ │ │ + ldr r0, [pc, #1584] @ 375f64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 375f1c │ │ │ │ + ldr r0, [pc, #1576] @ 375f68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 375f20 │ │ │ │ + ldr r0, [pc, #1568] @ 375f6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 375f24 │ │ │ │ + ldr r0, [pc, #1560] @ 375f70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 375f28 │ │ │ │ + ldr r0, [pc, #1552] @ 375f74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 375f2c │ │ │ │ + ldr r0, [pc, #1544] @ 375f78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 375f30 │ │ │ │ + ldr r0, [pc, #1536] @ 375f7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 375f34 │ │ │ │ + ldr r0, [pc, #1528] @ 375f80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 375f38 │ │ │ │ + ldr r0, [pc, #1520] @ 375f84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 375f3c │ │ │ │ + ldr r0, [pc, #1512] @ 375f88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 375f40 │ │ │ │ + ldr r0, [pc, #1504] @ 375f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 375f44 │ │ │ │ + ldr r0, [pc, #1496] @ 375f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 375f48 │ │ │ │ + ldr r0, [pc, #1488] @ 375f94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 375f4c │ │ │ │ + ldr r0, [pc, #1480] @ 375f98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 375f50 │ │ │ │ + ldr r0, [pc, #1472] @ 375f9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 375f54 │ │ │ │ + ldr r0, [pc, #1464] @ 375fa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 375f58 │ │ │ │ + ldr r0, [pc, #1456] @ 375fa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 375f5c │ │ │ │ + ldr r0, [pc, #1448] @ 375fa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 375f60 │ │ │ │ + ldr r0, [pc, #1440] @ 375fac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 375f64 │ │ │ │ + ldr r0, [pc, #1432] @ 375fb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 375f68 │ │ │ │ + ldr r0, [pc, #1424] @ 375fb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 375f6c │ │ │ │ + ldr r0, [pc, #1416] @ 375fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 375f70 │ │ │ │ + ldr r0, [pc, #1408] @ 375fbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 375f74 │ │ │ │ + ldr r0, [pc, #1400] @ 375fc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 375f78 │ │ │ │ + ldr r0, [pc, #1392] @ 375fc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 375f7c │ │ │ │ + ldr r0, [pc, #1384] @ 375fc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 375f80 │ │ │ │ + ldr r0, [pc, #1376] @ 375fcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 375f84 │ │ │ │ + ldr r0, [pc, #1368] @ 375fd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 375f88 │ │ │ │ + ldr r0, [pc, #1360] @ 375fd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 375f8c │ │ │ │ + ldr r0, [pc, #1352] @ 375fd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 375f90 │ │ │ │ + ldr r0, [pc, #1344] @ 375fdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 375f94 │ │ │ │ + ldr r0, [pc, #1336] @ 375fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 375f98 │ │ │ │ + ldr r0, [pc, #1328] @ 375fe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 375f9c │ │ │ │ + ldr r0, [pc, #1320] @ 375fe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 375fa0 │ │ │ │ + ldr r0, [pc, #1312] @ 375fec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 375fa4 │ │ │ │ + ldr r0, [pc, #1304] @ 375ff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 375fa8 │ │ │ │ + ldr r0, [pc, #1296] @ 375ff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 375fac │ │ │ │ + ldr r0, [pc, #1288] @ 375ff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 375fb0 │ │ │ │ + ldr r0, [pc, #1280] @ 375ffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 375fb4 │ │ │ │ + ldr r0, [pc, #1272] @ 376000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 375fb8 │ │ │ │ + ldr r0, [pc, #1264] @ 376004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 375fbc │ │ │ │ + ldr r0, [pc, #1256] @ 376008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 375fc0 │ │ │ │ + ldr r0, [pc, #1248] @ 37600c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 375fc4 │ │ │ │ + ldr r0, [pc, #1240] @ 376010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 375fc8 │ │ │ │ + ldr r0, [pc, #1232] @ 376014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 375fcc │ │ │ │ + ldr r0, [pc, #1224] @ 376018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 375fd0 │ │ │ │ + ldr r0, [pc, #1216] @ 37601c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 375fd4 │ │ │ │ + ldr r0, [pc, #1208] @ 376020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 375fd8 │ │ │ │ + ldr r0, [pc, #1200] @ 376024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 375fdc │ │ │ │ + ldr r0, [pc, #1192] @ 376028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 375fe0 │ │ │ │ + ldr r0, [pc, #1184] @ 37602c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 375fe4 │ │ │ │ + ldr r0, [pc, #1176] @ 376030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 375fe8 │ │ │ │ + ldr r0, [pc, #1168] @ 376034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 375fec │ │ │ │ + ldr r0, [pc, #1160] @ 376038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 375ff0 │ │ │ │ + ldr r0, [pc, #1152] @ 37603c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 375ff4 │ │ │ │ + ldr r0, [pc, #1144] @ 376040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 375ff8 │ │ │ │ + ldr r0, [pc, #1136] @ 376044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 375ffc │ │ │ │ + ldr r0, [pc, #1128] @ 376048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 376000 │ │ │ │ + ldr r0, [pc, #1120] @ 37604c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 376004 │ │ │ │ + ldr r0, [pc, #1112] @ 376050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 376008 │ │ │ │ + ldr r0, [pc, #1104] @ 376054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 37600c │ │ │ │ + ldr r0, [pc, #1096] @ 376058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 376010 │ │ │ │ + ldr r0, [pc, #1088] @ 37605c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 376014 │ │ │ │ + ldr r0, [pc, #1080] @ 376060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 376018 │ │ │ │ + ldr r0, [pc, #1072] @ 376064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 37601c │ │ │ │ + ldr r0, [pc, #1064] @ 376068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 376020 │ │ │ │ + ldr r0, [pc, #1056] @ 37606c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 376024 │ │ │ │ + ldr r0, [pc, #1048] @ 376070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 376028 │ │ │ │ + ldr r0, [pc, #1040] @ 376074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 37602c │ │ │ │ + ldr r0, [pc, #1032] @ 376078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 376030 │ │ │ │ + ldr r0, [pc, #1024] @ 37607c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 376034 │ │ │ │ + ldr r0, [pc, #1016] @ 376080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 376038 │ │ │ │ + ldr r0, [pc, #1008] @ 376084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 37603c │ │ │ │ + ldr r0, [pc, #1000] @ 376088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 376040 │ │ │ │ + ldr r0, [pc, #992] @ 37608c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 376044 │ │ │ │ + ldr r0, [pc, #984] @ 376090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 376048 │ │ │ │ + ldr r0, [pc, #976] @ 376094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 37604c │ │ │ │ + ldr r0, [pc, #968] @ 376098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 376050 │ │ │ │ + ldr r0, [pc, #960] @ 37609c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 376054 │ │ │ │ + ldr r0, [pc, #952] @ 3760a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 376058 │ │ │ │ + ldr r0, [pc, #944] @ 3760a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 37605c │ │ │ │ + ldr r0, [pc, #936] @ 3760a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 376060 │ │ │ │ + ldr r0, [pc, #928] @ 3760ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 376064 │ │ │ │ + ldr r0, [pc, #920] @ 3760b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 376068 │ │ │ │ + ldr r0, [pc, #912] @ 3760b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 37606c │ │ │ │ + ldr r0, [pc, #904] @ 3760b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 376070 │ │ │ │ + ldr r0, [pc, #896] @ 3760bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 376074 │ │ │ │ + ldr r0, [pc, #888] @ 3760c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 376078 │ │ │ │ + ldr r0, [pc, #880] @ 3760c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 37607c │ │ │ │ + ldr r0, [pc, #872] @ 3760c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 376080 │ │ │ │ + ldr r0, [pc, #864] @ 3760cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 376084 │ │ │ │ + ldr r0, [pc, #856] @ 3760d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 376088 │ │ │ │ + ldr r0, [pc, #848] @ 3760d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 37608c │ │ │ │ + ldr r0, [pc, #840] @ 3760d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 376090 │ │ │ │ + ldr r0, [pc, #832] @ 3760dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 376094 │ │ │ │ + ldr r0, [pc, #824] @ 3760e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 376098 │ │ │ │ + ldr r0, [pc, #816] @ 3760e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq ip, lr, ip, asr pc │ │ │ │ - addseq ip, lr, r4, lsr pc │ │ │ │ - addseq ip, lr, r0, lsl pc │ │ │ │ - @ instruction: 0x009ecef4 │ │ │ │ - @ instruction: 0x009eced8 │ │ │ │ - addseq ip, lr, ip, lsr #29 │ │ │ │ - addseq ip, lr, ip, ror lr │ │ │ │ - addseq ip, lr, ip, asr #28 │ │ │ │ - addseq ip, lr, r0, lsr #28 │ │ │ │ - @ instruction: 0x009ecdf4 │ │ │ │ - addseq ip, lr, r8, asr #27 │ │ │ │ - umullseq ip, lr, ip, sp │ │ │ │ - addseq ip, lr, r0, ror sp │ │ │ │ - addseq ip, lr, r8, asr #26 │ │ │ │ - addseq ip, lr, r0, lsr #26 │ │ │ │ - @ instruction: 0x009eccf8 │ │ │ │ - addseq ip, lr, ip, asr #25 │ │ │ │ - umullseq ip, lr, ip, ip │ │ │ │ - addseq ip, lr, ip, ror #24 │ │ │ │ - addseq ip, lr, r8, lsr ip │ │ │ │ - addseq ip, lr, r4, lsl #24 │ │ │ │ - @ instruction: 0x009ecbd4 │ │ │ │ - addseq ip, lr, r8, lsr #23 │ │ │ │ - addseq ip, lr, r8, ror fp │ │ │ │ - addseq ip, lr, ip, asr #22 │ │ │ │ - addseq ip, lr, ip, lsr r9 │ │ │ │ - @ instruction: 0x009ec6f4 │ │ │ │ - addseq ip, lr, r8, lsl #22 │ │ │ │ - @ instruction: 0x009ec8f4 │ │ │ │ - @ instruction: 0x009ec6b0 │ │ │ │ - addseq ip, lr, r4, asr #21 │ │ │ │ - addseq ip, lr, ip, lsr #17 │ │ │ │ - addseq ip, lr, ip, ror #12 │ │ │ │ - addseq ip, lr, r0, lsl #21 │ │ │ │ - addseq ip, lr, r4, ror #16 │ │ │ │ - addseq ip, lr, r8, lsr #12 │ │ │ │ - addseq ip, lr, ip, lsr sl │ │ │ │ - addseq ip, lr, ip, lsl r8 │ │ │ │ - addseq ip, lr, r4, ror #11 │ │ │ │ - @ instruction: 0x009ec9f8 │ │ │ │ - @ instruction: 0x009ec7d4 │ │ │ │ - addseq ip, lr, r0, lsr #11 │ │ │ │ - @ instruction: 0x009ec9b4 │ │ │ │ - addseq ip, lr, ip, lsl #15 │ │ │ │ - addseq ip, lr, ip, asr r5 │ │ │ │ - addseq ip, lr, r0, ror r9 │ │ │ │ - addseq ip, lr, r4, asr #14 │ │ │ │ - addseq ip, lr, r8, lsl r5 │ │ │ │ - addseq ip, lr, ip, lsr #18 │ │ │ │ - @ instruction: 0x009ec6fc │ │ │ │ - @ instruction: 0x009ec4d4 │ │ │ │ + addseq ip, lr, r0, asr pc │ │ │ │ + addseq ip, lr, r8, lsr #30 │ │ │ │ + addseq ip, lr, r4, lsl #30 │ │ │ │ + addseq ip, lr, r8, ror #29 │ │ │ │ + addseq ip, lr, ip, asr #29 │ │ │ │ + addseq ip, lr, r0, lsr #29 │ │ │ │ + addseq ip, lr, r0, ror lr │ │ │ │ + addseq ip, lr, r0, asr #28 │ │ │ │ + addseq ip, lr, r4, lsl lr │ │ │ │ + addseq ip, lr, r8, ror #27 │ │ │ │ + @ instruction: 0x009ecdbc │ │ │ │ + umullseq ip, lr, r0, sp │ │ │ │ + addseq ip, lr, r4, ror #26 │ │ │ │ + addseq ip, lr, ip, lsr sp │ │ │ │ + addseq ip, lr, r4, lsl sp │ │ │ │ + addseq ip, lr, ip, ror #25 │ │ │ │ + addseq ip, lr, r0, asr #25 │ │ │ │ + umullseq ip, lr, r0, ip │ │ │ │ + addseq ip, lr, r0, ror #24 │ │ │ │ + addseq ip, lr, ip, lsr #24 │ │ │ │ + @ instruction: 0x009ecbf8 │ │ │ │ + addseq ip, lr, r8, asr #23 │ │ │ │ + umullseq ip, lr, ip, fp │ │ │ │ + addseq ip, lr, ip, ror #22 │ │ │ │ + addseq ip, lr, r0, asr #22 │ │ │ │ + addseq ip, lr, r0, lsr r9 │ │ │ │ + addseq ip, lr, r8, ror #13 │ │ │ │ + @ instruction: 0x009ecafc │ │ │ │ addseq ip, lr, r8, ror #17 │ │ │ │ - @ instruction: 0x009ec6b4 │ │ │ │ - umullseq ip, lr, r0, r4 │ │ │ │ - addseq ip, lr, r4, lsr #17 │ │ │ │ - addseq ip, lr, ip, ror #12 │ │ │ │ - addseq ip, lr, ip, asr #8 │ │ │ │ - addseq ip, lr, r0, ror #16 │ │ │ │ - addseq ip, lr, r4, lsr #12 │ │ │ │ - addseq ip, lr, r8, lsl #8 │ │ │ │ - addseq ip, lr, ip, lsl r8 │ │ │ │ - @ instruction: 0x009ec5dc │ │ │ │ - addseq ip, lr, r4, asr #7 │ │ │ │ - @ instruction: 0x009ec7d8 │ │ │ │ + addseq ip, lr, r4, lsr #13 │ │ │ │ + @ instruction: 0x009ecab8 │ │ │ │ + addseq ip, lr, r0, lsr #17 │ │ │ │ + addseq ip, lr, r0, ror #12 │ │ │ │ + addseq ip, lr, r4, ror sl │ │ │ │ + addseq ip, lr, r8, asr r8 │ │ │ │ + addseq ip, lr, ip, lsl r6 │ │ │ │ + addseq ip, lr, r0, lsr sl │ │ │ │ + addseq ip, lr, r0, lsl r8 │ │ │ │ + @ instruction: 0x009ec5d8 │ │ │ │ + addseq ip, lr, ip, ror #19 │ │ │ │ + addseq ip, lr, r8, asr #15 │ │ │ │ umullseq ip, lr, r4, r5 │ │ │ │ - addseq ip, lr, r0, lsl #7 │ │ │ │ - umullseq ip, lr, r4, r7 │ │ │ │ - addseq ip, lr, ip, asr #10 │ │ │ │ - addseq ip, lr, ip, lsr r3 │ │ │ │ - addseq ip, lr, r0, asr r7 │ │ │ │ - addseq ip, lr, r4, lsl #10 │ │ │ │ - @ instruction: 0x009ec2f8 │ │ │ │ - @ instruction: 0x009ec2d0 │ │ │ │ - addseq ip, lr, r8, lsr #5 │ │ │ │ - addseq ip, lr, ip, ror r2 │ │ │ │ - addseq ip, lr, r4, asr #4 │ │ │ │ - addseq ip, lr, r8, lsl #4 │ │ │ │ - @ instruction: 0x009ec1dc │ │ │ │ - addseq ip, lr, r4, lsr #3 │ │ │ │ - addseq ip, lr, ip, ror r1 │ │ │ │ - addseq ip, lr, ip, asr r1 │ │ │ │ - addseq ip, lr, r4, lsr r1 │ │ │ │ - addseq ip, lr, ip, lsl #2 │ │ │ │ - addseq ip, lr, r0, ror #1 │ │ │ │ - ldrheq ip, [lr], r8 │ │ │ │ - umullseq ip, lr, r8, r0 │ │ │ │ - addseq ip, lr, r4, ror r0 │ │ │ │ - addseq ip, lr, r8, asr #32 │ │ │ │ - addseq ip, lr, ip, lsl r0 │ │ │ │ - @ instruction: 0x009ebff0 │ │ │ │ - @ instruction: 0x009ebfb8 │ │ │ │ - addseq fp, lr, ip, lsl #31 │ │ │ │ - addseq fp, lr, r4, ror #30 │ │ │ │ - addseq fp, lr, r8, lsr pc │ │ │ │ - addseq fp, lr, ip, lsl #30 │ │ │ │ - addseq fp, lr, r0, ror #29 │ │ │ │ - @ instruction: 0x009ebeb4 │ │ │ │ - addseq fp, lr, ip, lsl #29 │ │ │ │ - addseq fp, lr, r4, ror #28 │ │ │ │ - addseq fp, lr, r8, lsr lr │ │ │ │ - addseq fp, lr, ip, lsl #28 │ │ │ │ - @ instruction: 0x009ebddc │ │ │ │ - @ instruction: 0x009ebdb0 │ │ │ │ - addseq fp, lr, r0, lsl #27 │ │ │ │ - addseq fp, lr, r0, asr #26 │ │ │ │ - addseq fp, lr, r4, lsl sp │ │ │ │ - addseq fp, lr, r8, lsl #25 │ │ │ │ - @ instruction: 0x009ebcdc │ │ │ │ - addseq fp, lr, r0, asr ip │ │ │ │ - addseq fp, lr, r4, lsr #25 │ │ │ │ - addseq fp, lr, r8, lsl ip │ │ │ │ - addseq fp, lr, ip, ror #24 │ │ │ │ - addseq fp, lr, r0, ror #23 │ │ │ │ - @ instruction: 0x009ebbb0 │ │ │ │ - addseq fp, lr, r0, lsl #21 │ │ │ │ - addseq fp, lr, r4, ror fp │ │ │ │ - addseq fp, lr, r0, asr #20 │ │ │ │ - addseq fp, lr, r8, lsr fp │ │ │ │ + addseq ip, lr, r8, lsr #19 │ │ │ │ + addseq ip, lr, r0, lsl #15 │ │ │ │ + addseq ip, lr, r0, asr r5 │ │ │ │ + addseq ip, lr, r4, ror #18 │ │ │ │ + addseq ip, lr, r8, lsr r7 │ │ │ │ + addseq ip, lr, ip, lsl #10 │ │ │ │ + addseq ip, lr, r0, lsr #18 │ │ │ │ + @ instruction: 0x009ec6f0 │ │ │ │ + addseq ip, lr, r8, asr #9 │ │ │ │ + @ instruction: 0x009ec8dc │ │ │ │ + addseq ip, lr, r8, lsr #13 │ │ │ │ + addseq ip, lr, r4, lsl #9 │ │ │ │ + umullseq ip, lr, r8, r8 │ │ │ │ + addseq ip, lr, r0, ror #12 │ │ │ │ + addseq ip, lr, r0, asr #8 │ │ │ │ + addseq ip, lr, r4, asr r8 │ │ │ │ + addseq ip, lr, r8, lsl r6 │ │ │ │ + @ instruction: 0x009ec3fc │ │ │ │ + addseq ip, lr, r0, lsl r8 │ │ │ │ + @ instruction: 0x009ec5d0 │ │ │ │ + @ instruction: 0x009ec3b8 │ │ │ │ + addseq ip, lr, ip, asr #15 │ │ │ │ + addseq ip, lr, r8, lsl #11 │ │ │ │ + addseq ip, lr, r4, ror r3 │ │ │ │ + addseq ip, lr, r8, lsl #15 │ │ │ │ + addseq ip, lr, r0, asr #10 │ │ │ │ + addseq ip, lr, r0, lsr r3 │ │ │ │ + addseq ip, lr, r4, asr #14 │ │ │ │ + @ instruction: 0x009ec4f8 │ │ │ │ + addseq ip, lr, ip, ror #5 │ │ │ │ + addseq ip, lr, r4, asr #5 │ │ │ │ + umullseq ip, lr, ip, r2 │ │ │ │ + addseq ip, lr, r0, ror r2 │ │ │ │ + addseq ip, lr, r8, lsr r2 │ │ │ │ + @ instruction: 0x009ec1fc │ │ │ │ + @ instruction: 0x009ec1d0 │ │ │ │ + umullseq ip, lr, r8, r1 │ │ │ │ + addseq ip, lr, r0, ror r1 │ │ │ │ + addseq ip, lr, r0, asr r1 │ │ │ │ + addseq ip, lr, r8, lsr #2 │ │ │ │ + addseq ip, lr, r0, lsl #2 │ │ │ │ + ldrsbeq ip, [lr], r4 │ │ │ │ + addseq ip, lr, ip, lsr #1 │ │ │ │ + addseq ip, lr, ip, lsl #1 │ │ │ │ + addseq ip, lr, r8, rrx │ │ │ │ + addseq ip, lr, ip, lsr r0 │ │ │ │ + addseq ip, lr, r0, lsl r0 │ │ │ │ + addseq fp, lr, r4, ror #31 │ │ │ │ + addseq fp, lr, ip, lsr #31 │ │ │ │ + addseq fp, lr, r0, lsl #31 │ │ │ │ + addseq fp, lr, r8, asr pc │ │ │ │ + addseq fp, lr, ip, lsr #30 │ │ │ │ + addseq fp, lr, r0, lsl #30 │ │ │ │ + @ instruction: 0x009ebed4 │ │ │ │ + addseq fp, lr, r8, lsr #29 │ │ │ │ + addseq fp, lr, r0, lsl #29 │ │ │ │ + addseq fp, lr, r8, asr lr │ │ │ │ + addseq fp, lr, ip, lsr #28 │ │ │ │ + addseq fp, lr, r0, lsl #28 │ │ │ │ + @ instruction: 0x009ebdd0 │ │ │ │ + addseq fp, lr, r4, lsr #27 │ │ │ │ + addseq fp, lr, r4, ror sp │ │ │ │ + addseq fp, lr, r4, lsr sp │ │ │ │ + addseq fp, lr, r8, lsl #26 │ │ │ │ + addseq fp, lr, ip, ror ip │ │ │ │ + @ instruction: 0x009ebcd0 │ │ │ │ + addseq fp, lr, r4, asr #24 │ │ │ │ + umullseq fp, lr, r8, ip │ │ │ │ + addseq fp, lr, ip, lsl #24 │ │ │ │ + addseq fp, lr, r0, ror #24 │ │ │ │ + @ instruction: 0x009ebbd4 │ │ │ │ + addseq fp, lr, r4, lsr #23 │ │ │ │ + addseq fp, lr, r4, ror sl │ │ │ │ + addseq fp, lr, r8, ror #22 │ │ │ │ + addseq fp, lr, r4, lsr sl │ │ │ │ + addseq fp, lr, ip, lsr #22 │ │ │ │ + @ instruction: 0x009eb9f4 │ │ │ │ + @ instruction: 0x009ebaf0 │ │ │ │ + @ instruction: 0x009eb9b4 │ │ │ │ + @ instruction: 0x009ebab4 │ │ │ │ + addseq fp, lr, r4, ror r9 │ │ │ │ + addseq fp, lr, r8, ror sl │ │ │ │ + addseq fp, lr, r4, lsr r9 │ │ │ │ + addseq fp, lr, ip, lsr sl │ │ │ │ + @ instruction: 0x009eb8f4 │ │ │ │ addseq fp, lr, r0, lsl #20 │ │ │ │ - @ instruction: 0x009ebafc │ │ │ │ - addseq fp, lr, r0, asr #19 │ │ │ │ - addseq fp, lr, r0, asr #21 │ │ │ │ - addseq fp, lr, r0, lsl #19 │ │ │ │ - addseq fp, lr, r4, lsl #21 │ │ │ │ - addseq fp, lr, r0, asr #18 │ │ │ │ - addseq fp, lr, r8, asr #20 │ │ │ │ - addseq fp, lr, r0, lsl #18 │ │ │ │ - addseq fp, lr, ip, lsl #20 │ │ │ │ - addseq fp, lr, r0, asr #17 │ │ │ │ - umullseq fp, lr, r0, r8 │ │ │ │ - addseq fp, lr, r4, asr #12 │ │ │ │ - @ instruction: 0x009eb3f4 │ │ │ │ - addseq fp, lr, r8, ror #2 │ │ │ │ - addseq fp, lr, ip, lsr r8 │ │ │ │ - @ instruction: 0x009eb5f0 │ │ │ │ - umullseq fp, lr, ip, r3 │ │ │ │ - addseq fp, lr, r0, lsl r1 │ │ │ │ - addseq fp, lr, r8, ror #15 │ │ │ │ - umullseq fp, lr, ip, r5 │ │ │ │ + @ instruction: 0x009eb8b4 │ │ │ │ + addseq fp, lr, r4, lsl #17 │ │ │ │ + addseq fp, lr, r8, lsr r6 │ │ │ │ + addseq fp, lr, r8, ror #7 │ │ │ │ + addseq fp, lr, ip, asr r1 │ │ │ │ + addseq fp, lr, r0, lsr r8 │ │ │ │ + addseq fp, lr, r4, ror #11 │ │ │ │ + umullseq fp, lr, r0, r3 │ │ │ │ + addseq fp, lr, r4, lsl #2 │ │ │ │ + @ instruction: 0x009eb7dc │ │ │ │ + umullseq fp, lr, r0, r5 │ │ │ │ + addseq fp, lr, r8, lsr r3 │ │ │ │ + addseq fp, lr, ip, lsr #1 │ │ │ │ + addseq fp, lr, r8, lsl #15 │ │ │ │ + addseq fp, lr, ip, lsr r5 │ │ │ │ + addseq fp, lr, r0, ror #5 │ │ │ │ + addseq fp, lr, r4, asr r0 │ │ │ │ + addseq fp, lr, r4, lsr r7 │ │ │ │ + addseq fp, lr, r8, ror #9 │ │ │ │ + addseq fp, lr, r8, lsl #5 │ │ │ │ + @ instruction: 0x009eaffc │ │ │ │ + addseq fp, lr, r0, ror #13 │ │ │ │ + umullseq fp, lr, r4, r4 │ │ │ │ + addseq fp, lr, r0, lsr r2 │ │ │ │ + addseq sl, lr, r4, lsr #31 │ │ │ │ + addseq fp, lr, ip, lsl #13 │ │ │ │ + addseq fp, lr, r0, asr #8 │ │ │ │ + @ instruction: 0x009eb1d8 │ │ │ │ + addseq sl, lr, ip, asr #30 │ │ │ │ + addseq fp, lr, r8, lsr r6 │ │ │ │ + addseq fp, lr, ip, ror #7 │ │ │ │ + addseq fp, lr, r0, lsl #3 │ │ │ │ + @ instruction: 0x009eaef4 │ │ │ │ + addseq fp, lr, r4, ror #11 │ │ │ │ + umullseq fp, lr, r8, r3 │ │ │ │ + addseq fp, lr, r8, lsr #2 │ │ │ │ + umullseq sl, lr, ip, lr │ │ │ │ + umullseq fp, lr, r0, r5 │ │ │ │ addseq fp, lr, r4, asr #6 │ │ │ │ - ldrheq fp, [lr], r8 │ │ │ │ - umullseq fp, lr, r4, r7 │ │ │ │ - addseq fp, lr, r8, asr #10 │ │ │ │ - addseq fp, lr, ip, ror #5 │ │ │ │ - addseq fp, lr, r0, rrx │ │ │ │ - addseq fp, lr, r0, asr #14 │ │ │ │ - @ instruction: 0x009eb4f4 │ │ │ │ - umullseq fp, lr, r4, r2 │ │ │ │ - addseq fp, lr, r8 │ │ │ │ - addseq fp, lr, ip, ror #13 │ │ │ │ - addseq fp, lr, r0, lsr #9 │ │ │ │ - addseq fp, lr, ip, lsr r2 │ │ │ │ - @ instruction: 0x009eafb0 │ │ │ │ - umullseq fp, lr, r8, r6 │ │ │ │ - addseq fp, lr, ip, asr #8 │ │ │ │ - addseq fp, lr, r4, ror #3 │ │ │ │ - addseq sl, lr, r8, asr pc │ │ │ │ - addseq fp, lr, r4, asr #12 │ │ │ │ - @ instruction: 0x009eb3f8 │ │ │ │ - addseq fp, lr, ip, lsl #3 │ │ │ │ - addseq sl, lr, r0, lsl #30 │ │ │ │ - @ instruction: 0x009eb5f0 │ │ │ │ - addseq fp, lr, r4, lsr #7 │ │ │ │ - addseq fp, lr, r4, lsr r1 │ │ │ │ - addseq sl, lr, r8, lsr #29 │ │ │ │ - umullseq fp, lr, ip, r5 │ │ │ │ - addseq fp, lr, r0, asr r3 │ │ │ │ - ldrsbeq fp, [lr], ip │ │ │ │ - addseq sl, lr, r0, asr lr │ │ │ │ - addseq fp, lr, r8, asr #10 │ │ │ │ - @ instruction: 0x009eb2fc │ │ │ │ - addseq fp, lr, r4, lsl #1 │ │ │ │ - @ instruction: 0x009eadf8 │ │ │ │ - @ instruction: 0x009eb4f4 │ │ │ │ - addseq fp, lr, r8, lsr #5 │ │ │ │ - addseq fp, lr, ip, lsr #32 │ │ │ │ - addseq sl, lr, r0, lsr #27 │ │ │ │ - addseq fp, lr, r0, lsr #9 │ │ │ │ - addseq fp, lr, r4, asr r2 │ │ │ │ - @ instruction: 0x009eafd4 │ │ │ │ - addseq sl, lr, r8, asr #26 │ │ │ │ - addseq fp, lr, ip, asr #8 │ │ │ │ - addseq fp, lr, r0, lsl #4 │ │ │ │ - addseq sl, lr, ip, ror pc │ │ │ │ - @ instruction: 0x009eacf0 │ │ │ │ - @ instruction: 0x009eb3f8 │ │ │ │ - addseq fp, lr, ip, lsr #3 │ │ │ │ - addseq sl, lr, r4, lsr #30 │ │ │ │ - umullseq sl, lr, r8, ip │ │ │ │ - addseq fp, lr, r4, lsr #7 │ │ │ │ - addseq fp, lr, r8, asr r1 │ │ │ │ - addseq sl, lr, ip, asr #29 │ │ │ │ - addseq sl, lr, r0, asr #24 │ │ │ │ - addseq sl, lr, r0, lsl ip │ │ │ │ - addseq sl, lr, ip, ror #19 │ │ │ │ - addseq sl, lr, r8, asr #15 │ │ │ │ - addseq sl, lr, r8, lsr #11 │ │ │ │ - umullseq sl, lr, ip, r3 │ │ │ │ - umullseq sl, lr, r0, r1 │ │ │ │ - addseq sl, lr, r4, lsr #23 │ │ │ │ - addseq sl, lr, r0, lsl #19 │ │ │ │ - addseq sl, lr, ip, asr r7 │ │ │ │ - addseq sl, lr, r0, asr #10 │ │ │ │ - addseq sl, lr, r4, lsr r3 │ │ │ │ - addseq r9, lr, r4, asr #21 │ │ │ │ - @ instruction: 0x009ea4d4 │ │ │ │ - @ instruction: 0x009ea2b0 │ │ │ │ - addseq sl, lr, ip, lsl #1 │ │ │ │ - addseq r9, lr, r4, ror lr │ │ │ │ - addseq r9, lr, r8, ror #24 │ │ │ │ - addseq r9, lr, ip, asr sl │ │ │ │ - addseq sl, lr, r8, ror #8 │ │ │ │ - addseq sl, lr, r4, asr #4 │ │ │ │ - addseq sl, lr, r0, lsr #32 │ │ │ │ - addseq r9, lr, ip, lsl #28 │ │ │ │ - addseq r9, lr, r0, lsl #24 │ │ │ │ - @ instruction: 0x009e99f4 │ │ │ │ - @ instruction: 0x009ea3fc │ │ │ │ - @ instruction: 0x009ea1d8 │ │ │ │ - @ instruction: 0x009e9fb4 │ │ │ │ - addseq r9, lr, r4, lsr #27 │ │ │ │ - umullseq r9, lr, r8, fp │ │ │ │ - addseq r9, lr, ip, lsl #19 │ │ │ │ + ldrsbeq fp, [lr], r0 │ │ │ │ + addseq sl, lr, r4, asr #28 │ │ │ │ + addseq fp, lr, ip, lsr r5 │ │ │ │ + @ instruction: 0x009eb2f0 │ │ │ │ + addseq fp, lr, r8, ror r0 │ │ │ │ + addseq sl, lr, ip, ror #27 │ │ │ │ + addseq fp, lr, r8, ror #9 │ │ │ │ + umullseq fp, lr, ip, r2 │ │ │ │ + addseq fp, lr, r0, lsr #32 │ │ │ │ + umullseq sl, lr, r4, sp │ │ │ │ + umullseq fp, lr, r4, r4 │ │ │ │ + addseq fp, lr, r8, asr #4 │ │ │ │ + addseq sl, lr, r8, asr #31 │ │ │ │ + addseq sl, lr, ip, lsr sp │ │ │ │ + addseq fp, lr, r0, asr #8 │ │ │ │ + @ instruction: 0x009eb1f4 │ │ │ │ + addseq sl, lr, r0, ror pc │ │ │ │ + addseq sl, lr, r4, ror #25 │ │ │ │ + addseq fp, lr, ip, ror #7 │ │ │ │ + addseq fp, lr, r0, lsr #3 │ │ │ │ + addseq sl, lr, r8, lsl pc │ │ │ │ + addseq sl, lr, ip, lsl #25 │ │ │ │ + umullseq fp, lr, r8, r3 │ │ │ │ + addseq fp, lr, ip, asr #2 │ │ │ │ + addseq sl, lr, r0, asr #29 │ │ │ │ + addseq sl, lr, r4, lsr ip │ │ │ │ + addseq sl, lr, r4, lsl #24 │ │ │ │ + addseq sl, lr, r0, ror #19 │ │ │ │ + @ instruction: 0x009ea7bc │ │ │ │ + umullseq sl, lr, ip, r5 │ │ │ │ umullseq sl, lr, r0, r3 │ │ │ │ - addseq sl, lr, ip, ror #2 │ │ │ │ - addseq r9, lr, r8, asr #30 │ │ │ │ - addseq r9, lr, ip, lsr sp │ │ │ │ - addseq r9, lr, r0, lsr fp │ │ │ │ - addseq r9, lr, r4, lsr #18 │ │ │ │ + addseq sl, lr, r4, lsl #3 │ │ │ │ + umullseq sl, lr, r8, fp │ │ │ │ + addseq sl, lr, r4, ror r9 │ │ │ │ + addseq sl, lr, r0, asr r7 │ │ │ │ + addseq sl, lr, r4, lsr r5 │ │ │ │ addseq sl, lr, r8, lsr #6 │ │ │ │ - addseq sl, lr, r4, lsl #2 │ │ │ │ - addseq r9, lr, r0, ror #29 │ │ │ │ - @ instruction: 0x009e9cd4 │ │ │ │ - addseq r9, lr, r8, asr #21 │ │ │ │ - @ instruction: 0x009e98bc │ │ │ │ - addseq sl, lr, r0, asr #5 │ │ │ │ - umullseq sl, lr, ip, r0 │ │ │ │ - addseq r9, lr, r8, ror lr │ │ │ │ - addseq r9, lr, ip, ror #24 │ │ │ │ - addseq r9, lr, r0, ror #20 │ │ │ │ - addseq r9, lr, r4, asr r8 │ │ │ │ - addseq sl, lr, r8, asr r2 │ │ │ │ - addseq sl, lr, r4, lsr r0 │ │ │ │ - addseq r9, lr, r0, lsl lr │ │ │ │ - addseq r9, lr, r4, lsl #24 │ │ │ │ - @ instruction: 0x009e99f8 │ │ │ │ - addseq r9, lr, ip, ror #15 │ │ │ │ - @ instruction: 0x009ea1f0 │ │ │ │ - addseq r9, lr, ip, asr #31 │ │ │ │ - addseq r9, lr, r8, lsr #27 │ │ │ │ - umullseq r9, lr, ip, fp │ │ │ │ - umullseq r9, lr, r0, r9 │ │ │ │ - addseq r9, lr, r4, lsl #15 │ │ │ │ - addseq sl, lr, r8, lsl #3 │ │ │ │ - addseq r9, lr, r4, ror #30 │ │ │ │ - addseq r9, lr, r0, asr #26 │ │ │ │ - addseq r9, lr, r4, lsr fp │ │ │ │ - addseq r9, lr, r8, lsr #18 │ │ │ │ - addseq r9, lr, ip, lsl r7 │ │ │ │ - addseq sl, lr, r0, lsr #2 │ │ │ │ - @ instruction: 0x009e9efc │ │ │ │ - @ instruction: 0x009e9cd8 │ │ │ │ + @ instruction: 0x009e9ab8 │ │ │ │ + addseq sl, lr, r8, asr #9 │ │ │ │ + addseq sl, lr, r4, lsr #5 │ │ │ │ + addseq sl, lr, r0, lsl #1 │ │ │ │ + addseq r9, lr, r8, ror #28 │ │ │ │ + addseq r9, lr, ip, asr ip │ │ │ │ + addseq r9, lr, r0, asr sl │ │ │ │ + addseq sl, lr, ip, asr r4 │ │ │ │ + addseq sl, lr, r8, lsr r2 │ │ │ │ + addseq sl, lr, r4, lsl r0 │ │ │ │ + addseq r9, lr, r0, lsl #28 │ │ │ │ + @ instruction: 0x009e9bf4 │ │ │ │ + addseq r9, lr, r8, ror #19 │ │ │ │ + @ instruction: 0x009ea3f0 │ │ │ │ + addseq sl, lr, ip, asr #3 │ │ │ │ + addseq r9, lr, r8, lsr #31 │ │ │ │ + umullseq r9, lr, r8, sp │ │ │ │ + addseq r9, lr, ip, lsl #23 │ │ │ │ + addseq r9, lr, r0, lsl #19 │ │ │ │ + addseq sl, lr, r4, lsl #7 │ │ │ │ + addseq sl, lr, r0, ror #2 │ │ │ │ + addseq r9, lr, ip, lsr pc │ │ │ │ + addseq r9, lr, r0, lsr sp │ │ │ │ + addseq r9, lr, r4, lsr #22 │ │ │ │ + addseq r9, lr, r8, lsl r9 │ │ │ │ + addseq sl, lr, ip, lsl r3 │ │ │ │ + ldrsheq sl, [lr], r8 │ │ │ │ + @ instruction: 0x009e9ed4 │ │ │ │ + addseq r9, lr, r8, asr #25 │ │ │ │ + @ instruction: 0x009e9abc │ │ │ │ + @ instruction: 0x009e98b0 │ │ │ │ + @ instruction: 0x009ea2b4 │ │ │ │ + umullseq sl, lr, r0, r0 │ │ │ │ + addseq r9, lr, ip, ror #28 │ │ │ │ + addseq r9, lr, r0, ror #24 │ │ │ │ + addseq r9, lr, r4, asr sl │ │ │ │ + addseq r9, lr, r8, asr #16 │ │ │ │ + addseq sl, lr, ip, asr #4 │ │ │ │ + addseq sl, lr, r8, lsr #32 │ │ │ │ + addseq r9, lr, r4, lsl #28 │ │ │ │ + @ instruction: 0x009e9bf8 │ │ │ │ + addseq r9, lr, ip, ror #19 │ │ │ │ + addseq r9, lr, r0, ror #15 │ │ │ │ + addseq sl, lr, r4, ror #3 │ │ │ │ + addseq r9, lr, r0, asr #31 │ │ │ │ + umullseq r9, lr, ip, sp │ │ │ │ + umullseq r9, lr, r0, fp │ │ │ │ + addseq r9, lr, r4, lsl #19 │ │ │ │ + addseq r9, lr, r8, ror r7 │ │ │ │ + addseq sl, lr, ip, ror r1 │ │ │ │ + addseq r9, lr, r8, asr pc │ │ │ │ + addseq r9, lr, r4, lsr sp │ │ │ │ + addseq r9, lr, r8, lsr #22 │ │ │ │ + addseq r9, lr, ip, lsl r9 │ │ │ │ + addseq r9, lr, r0, lsl r7 │ │ │ │ + addseq sl, lr, r4, lsl r1 │ │ │ │ + @ instruction: 0x009e9ef0 │ │ │ │ + addseq r9, lr, ip, asr #25 │ │ │ │ + addseq r0, pc, r4, ror #9 │ │ │ │ + addseq r0, pc, ip, asr r3 @ │ │ │ │ + @ instruction: 0x009f01f8 │ │ │ │ + addseq r0, pc, r0, rrx │ │ │ │ + @ instruction: 0x009efed8 │ │ │ │ + addseq pc, lr, r8, ror #26 │ │ │ │ + @ instruction: 0x009f05f8 │ │ │ │ + addseq r0, pc, ip, asr r4 @ │ │ │ │ + addseq r0, pc, r0, ror #5 │ │ │ │ + addseq r0, pc, r4, ror r1 @ │ │ │ │ + @ instruction: 0x009effd8 │ │ │ │ + addseq pc, lr, ip, asr lr @ │ │ │ │ + addseq pc, lr, r0, ror #25 │ │ │ │ + addseq r0, pc, r4, ror r5 @ │ │ │ │ + @ instruction: 0x009f03d4 │ │ │ │ + addseq r0, pc, r4, ror #4 │ │ │ │ + ldrsheq r0, [pc], r0 @ │ │ │ │ + addseq pc, lr, r0, asr pc @ │ │ │ │ + addseq pc, lr, r0, ror #27 │ │ │ │ + addseq pc, lr, r8, asr ip @ │ │ │ │ @ instruction: 0x009f04f0 │ │ │ │ - addseq r0, pc, r8, ror #6 │ │ │ │ - addseq r0, pc, r4, lsl #4 │ │ │ │ + addseq r0, pc, ip, asr #6 │ │ │ │ + addseq r0, pc, r8, ror #3 │ │ │ │ addseq r0, pc, ip, rrx │ │ │ │ - addseq pc, lr, r4, ror #29 │ │ │ │ - addseq pc, lr, r4, ror sp @ │ │ │ │ - addseq r0, pc, r4, lsl #12 │ │ │ │ - addseq r0, pc, r8, ror #8 │ │ │ │ - addseq r0, pc, ip, ror #5 │ │ │ │ - addseq r0, pc, r0, lsl #3 │ │ │ │ - addseq pc, lr, r4, ror #31 │ │ │ │ - addseq pc, lr, r8, ror #28 │ │ │ │ - addseq pc, lr, ip, ror #25 │ │ │ │ - addseq r0, pc, r0, lsl #11 │ │ │ │ - addseq r0, pc, r0, ror #7 │ │ │ │ - addseq r0, pc, r0, ror r2 @ │ │ │ │ - ldrsheq r0, [pc], ip │ │ │ │ - addseq pc, lr, ip, asr pc @ │ │ │ │ - addseq pc, lr, ip, ror #27 │ │ │ │ - addseq pc, lr, r4, ror #24 │ │ │ │ - @ instruction: 0x009f04fc │ │ │ │ - addseq r0, pc, r8, asr r3 @ │ │ │ │ - @ instruction: 0x009f01f4 │ │ │ │ - addseq r0, pc, r8, ror r0 @ │ │ │ │ - @ instruction: 0x009efed4 │ │ │ │ - addseq pc, lr, r0, ror sp @ │ │ │ │ - @ instruction: 0x009efbdc │ │ │ │ - addseq r0, pc, r8, ror r4 @ │ │ │ │ - @ instruction: 0x009f02d0 │ │ │ │ - addseq r0, pc, r8, ror r1 @ │ │ │ │ - @ instruction: 0x009efff4 │ │ │ │ - addseq pc, lr, ip, asr #28 │ │ │ │ - @ instruction: 0x009efcf4 │ │ │ │ - addseq pc, lr, r4, asr fp @ │ │ │ │ - @ instruction: 0x009f03f4 │ │ │ │ - addseq r0, pc, r8, asr #4 │ │ │ │ - ldrsheq r0, [pc], ip │ │ │ │ - addseq pc, lr, r0, ror pc @ │ │ │ │ - addseq pc, lr, r4, asr #27 │ │ │ │ - addseq pc, lr, r8, ror ip @ │ │ │ │ - addseq pc, lr, ip, asr #21 │ │ │ │ - umullseq pc, lr, r4, sl @ │ │ │ │ - @ instruction: 0x009ef7f0 │ │ │ │ - addseq pc, lr, r4, lsr #10 │ │ │ │ - addseq pc, lr, ip, asr r2 @ │ │ │ │ - addseq pc, lr, r8, lsr sl @ │ │ │ │ - umullseq pc, lr, r4, r7 @ │ │ │ │ - addseq pc, lr, r8, asr #9 │ │ │ │ - addseq pc, lr, r4, lsl #4 │ │ │ │ - @ instruction: 0x009ef9dc │ │ │ │ - addseq pc, lr, r8, lsr r7 @ │ │ │ │ - addseq pc, lr, ip, ror #8 │ │ │ │ - addseq pc, lr, ip, lsr #3 │ │ │ │ - addseq pc, lr, r0, lsl #19 │ │ │ │ - @ instruction: 0x009ef6dc │ │ │ │ - addseq pc, lr, r0, lsl r4 @ │ │ │ │ - addseq pc, lr, r4, asr r1 @ │ │ │ │ - addseq pc, lr, r4, lsr #18 │ │ │ │ - addseq pc, lr, r0, lsl #13 │ │ │ │ - @ instruction: 0x009ef3b4 │ │ │ │ - ldrsheq pc, [lr], ip @ │ │ │ │ - addseq pc, lr, r8, asr #17 │ │ │ │ - addseq pc, lr, r4, lsr #12 │ │ │ │ - addseq pc, lr, r8, asr r3 @ │ │ │ │ - addseq pc, lr, r4, lsr #1 │ │ │ │ - addseq pc, lr, r0, ror r8 @ │ │ │ │ - addseq pc, lr, r8, asr #11 │ │ │ │ - @ instruction: 0x009ef2fc │ │ │ │ - addseq pc, lr, ip, asr #32 │ │ │ │ - addseq pc, lr, r8, lsl r8 @ │ │ │ │ - addseq pc, lr, ip, ror #10 │ │ │ │ - addseq pc, lr, r0, lsr #5 │ │ │ │ - @ instruction: 0x009eeff4 │ │ │ │ - addseq pc, lr, r0, asr #15 │ │ │ │ - addseq pc, lr, r0, lsl r5 @ │ │ │ │ - addseq pc, lr, r4, asr #4 │ │ │ │ - umullseq lr, lr, ip, pc @ │ │ │ │ - addseq pc, lr, r8, ror #14 │ │ │ │ - @ instruction: 0x009ef4b4 │ │ │ │ - addseq pc, lr, r8, ror #3 │ │ │ │ - addseq lr, lr, r4, asr #30 │ │ │ │ - addseq pc, lr, r0, lsl r7 @ │ │ │ │ - addseq pc, lr, r8, asr r4 @ │ │ │ │ - addseq pc, lr, ip, lsl #3 │ │ │ │ - addseq lr, lr, ip, ror #29 │ │ │ │ - @ instruction: 0x009ef6b8 │ │ │ │ - @ instruction: 0x009ef3fc │ │ │ │ - addseq pc, lr, r0, lsr r1 @ │ │ │ │ - umullseq lr, lr, r4, lr @ │ │ │ │ - addseq pc, lr, r0, ror #12 │ │ │ │ - addseq pc, lr, r0, lsr #7 │ │ │ │ - ldrsbeq pc, [lr], r4 @ │ │ │ │ - addseq lr, lr, ip, lsr lr │ │ │ │ - addseq pc, lr, r8, lsl #12 │ │ │ │ - addseq pc, lr, r4, asr #6 │ │ │ │ - addseq pc, lr, r8, ror r0 @ │ │ │ │ - addseq lr, lr, r4, ror #27 │ │ │ │ - @ instruction: 0x009ef5b0 │ │ │ │ - addseq pc, lr, r8, ror #5 │ │ │ │ - addseq pc, lr, ip, lsl r0 @ │ │ │ │ - addseq lr, lr, ip, lsl #27 │ │ │ │ - addseq pc, lr, r8, asr r5 @ │ │ │ │ - addseq pc, lr, ip, lsl #5 │ │ │ │ - addseq lr, lr, r0, asr #31 │ │ │ │ - addseq lr, lr, r4, lsr sp │ │ │ │ - @ instruction: 0x009eecfc │ │ │ │ - addseq lr, lr, r8, asr sl │ │ │ │ - addseq lr, lr, ip, lsl #15 │ │ │ │ - addseq lr, lr, r4, asr #9 │ │ │ │ - addseq lr, lr, r0, lsr #25 │ │ │ │ - @ instruction: 0x009ee9fc │ │ │ │ - addseq lr, lr, r0, lsr r7 │ │ │ │ - addseq lr, lr, ip, ror #8 │ │ │ │ - addseq lr, lr, r4, asr #24 │ │ │ │ - addseq lr, lr, r0, lsr #19 │ │ │ │ - @ instruction: 0x009ee6d4 │ │ │ │ - addseq lr, lr, r4, lsl r4 │ │ │ │ - addseq lr, lr, r8, ror #23 │ │ │ │ - addseq lr, lr, r4, asr #18 │ │ │ │ - addseq lr, lr, r8, ror r6 │ │ │ │ - @ instruction: 0x009ee3bc │ │ │ │ - addseq lr, lr, ip, lsl #23 │ │ │ │ - addseq lr, lr, r8, ror #17 │ │ │ │ - addseq lr, lr, ip, lsl r6 │ │ │ │ - addseq lr, lr, r4, ror #6 │ │ │ │ - addseq lr, lr, r0, lsr fp │ │ │ │ - addseq lr, lr, ip, lsl #17 │ │ │ │ - addseq lr, lr, r0, asr #11 │ │ │ │ - addseq lr, lr, ip, lsl #6 │ │ │ │ - @ instruction: 0x009eead8 │ │ │ │ - addseq lr, lr, r0, lsr r8 │ │ │ │ - addseq lr, lr, r4, ror #10 │ │ │ │ - @ instruction: 0x009ee2b4 │ │ │ │ - addseq lr, lr, r0, lsl #21 │ │ │ │ - @ instruction: 0x009ee7d4 │ │ │ │ - addseq lr, lr, r8, lsl #10 │ │ │ │ - addseq lr, lr, ip, asr r2 │ │ │ │ - addseq lr, lr, r8, lsr #20 │ │ │ │ - addseq lr, lr, r8, ror r7 │ │ │ │ - addseq lr, lr, ip, lsr #9 │ │ │ │ - addseq lr, lr, r4, lsl #4 │ │ │ │ - @ instruction: 0x009ee9d0 │ │ │ │ - addseq lr, lr, ip, lsl r7 │ │ │ │ - addseq lr, lr, r0, asr r4 │ │ │ │ - addseq lr, lr, ip, lsr #3 │ │ │ │ - addseq lr, lr, r8, ror r9 │ │ │ │ - addseq lr, lr, r0, asr #13 │ │ │ │ - ldr r0, [pc, #-828] @ 37609c │ │ │ │ + addseq pc, lr, r8, asr #29 │ │ │ │ + addseq pc, lr, r4, ror #26 │ │ │ │ + @ instruction: 0x009efbd0 │ │ │ │ + addseq r0, pc, ip, ror #8 │ │ │ │ + addseq r0, pc, r4, asr #5 │ │ │ │ + addseq r0, pc, ip, ror #2 │ │ │ │ + addseq pc, lr, r8, ror #31 │ │ │ │ + addseq pc, lr, r0, asr #28 │ │ │ │ + addseq pc, lr, r8, ror #25 │ │ │ │ + addseq pc, lr, r8, asr #22 │ │ │ │ + addseq r0, pc, r8, ror #7 │ │ │ │ + addseq r0, pc, ip, lsr r2 @ │ │ │ │ + ldrsheq r0, [pc], r0 @ │ │ │ │ + addseq pc, lr, r4, ror #30 │ │ │ │ + @ instruction: 0x009efdb8 │ │ │ │ + addseq pc, lr, ip, ror #24 │ │ │ │ + addseq pc, lr, r0, asr #21 │ │ │ │ + addseq pc, lr, r8, lsl #21 │ │ │ │ + addseq pc, lr, r4, ror #15 │ │ │ │ + addseq pc, lr, r8, lsl r5 @ │ │ │ │ + addseq pc, lr, r0, asr r2 @ │ │ │ │ + addseq pc, lr, ip, lsr #20 │ │ │ │ + addseq pc, lr, r8, lsl #15 │ │ │ │ + @ instruction: 0x009ef4bc │ │ │ │ + @ instruction: 0x009ef1f8 │ │ │ │ + @ instruction: 0x009ef9d0 │ │ │ │ + addseq pc, lr, ip, lsr #14 │ │ │ │ + addseq pc, lr, r0, ror #8 │ │ │ │ + addseq pc, lr, r0, lsr #3 │ │ │ │ + addseq pc, lr, r4, ror r9 @ │ │ │ │ + @ instruction: 0x009ef6d0 │ │ │ │ + addseq pc, lr, r4, lsl #8 │ │ │ │ + addseq pc, lr, r8, asr #2 │ │ │ │ + addseq pc, lr, r8, lsl r9 @ │ │ │ │ + addseq pc, lr, r4, ror r6 @ │ │ │ │ + addseq pc, lr, r8, lsr #7 │ │ │ │ + ldrsheq pc, [lr], r0 @ │ │ │ │ + @ instruction: 0x009ef8bc │ │ │ │ + addseq pc, lr, r8, lsl r6 @ │ │ │ │ + addseq pc, lr, ip, asr #6 │ │ │ │ + umullseq pc, lr, r8, r0 @ │ │ │ │ + addseq pc, lr, r4, ror #16 │ │ │ │ + @ instruction: 0x009ef5bc │ │ │ │ + @ instruction: 0x009ef2f0 │ │ │ │ + addseq pc, lr, r0, asr #32 │ │ │ │ + addseq pc, lr, ip, lsl #16 │ │ │ │ + addseq pc, lr, r0, ror #10 │ │ │ │ + umullseq pc, lr, r4, r2 @ │ │ │ │ + addseq lr, lr, r8, ror #31 │ │ │ │ + @ instruction: 0x009ef7b4 │ │ │ │ + addseq pc, lr, r4, lsl #10 │ │ │ │ + addseq pc, lr, r8, lsr r2 @ │ │ │ │ + umullseq lr, lr, r0, pc @ │ │ │ │ + addseq pc, lr, ip, asr r7 @ │ │ │ │ + addseq pc, lr, r8, lsr #9 │ │ │ │ + @ instruction: 0x009ef1dc │ │ │ │ + addseq lr, lr, r8, lsr pc │ │ │ │ + addseq pc, lr, r4, lsl #14 │ │ │ │ + addseq pc, lr, ip, asr #8 │ │ │ │ + addseq pc, lr, r0, lsl #3 │ │ │ │ + addseq lr, lr, r0, ror #29 │ │ │ │ + addseq pc, lr, ip, lsr #13 │ │ │ │ + @ instruction: 0x009ef3f0 │ │ │ │ + addseq pc, lr, r4, lsr #2 │ │ │ │ + addseq lr, lr, r8, lsl #29 │ │ │ │ + addseq pc, lr, r4, asr r6 @ │ │ │ │ + umullseq pc, lr, r4, r3 @ │ │ │ │ + addseq pc, lr, r8, asr #1 │ │ │ │ + addseq lr, lr, r0, lsr lr │ │ │ │ + @ instruction: 0x009ef5fc │ │ │ │ + addseq pc, lr, r8, lsr r3 @ │ │ │ │ + addseq pc, lr, ip, rrx │ │ │ │ + @ instruction: 0x009eedd8 │ │ │ │ + addseq pc, lr, r4, lsr #11 │ │ │ │ + @ instruction: 0x009ef2dc │ │ │ │ + addseq pc, lr, r0, lsl r0 @ │ │ │ │ + addseq lr, lr, r0, lsl #27 │ │ │ │ + addseq pc, lr, ip, asr #10 │ │ │ │ + addseq pc, lr, r0, lsl #5 │ │ │ │ + @ instruction: 0x009eefb4 │ │ │ │ + addseq lr, lr, r8, lsr #26 │ │ │ │ + @ instruction: 0x009eecf0 │ │ │ │ + addseq lr, lr, ip, asr #20 │ │ │ │ + addseq lr, lr, r0, lsl #15 │ │ │ │ + @ instruction: 0x009ee4b8 │ │ │ │ + umullseq lr, lr, r4, ip @ │ │ │ │ + @ instruction: 0x009ee9f0 │ │ │ │ + addseq lr, lr, r4, lsr #14 │ │ │ │ + addseq lr, lr, r0, ror #8 │ │ │ │ + addseq lr, lr, r8, lsr ip │ │ │ │ + umullseq lr, lr, r4, r9 @ │ │ │ │ + addseq lr, lr, r8, asr #13 │ │ │ │ + addseq lr, lr, r8, lsl #8 │ │ │ │ + @ instruction: 0x009eebdc │ │ │ │ + addseq lr, lr, r8, lsr r9 │ │ │ │ + addseq lr, lr, ip, ror #12 │ │ │ │ + @ instruction: 0x009ee3b0 │ │ │ │ + addseq lr, lr, r0, lsl #23 │ │ │ │ + @ instruction: 0x009ee8dc │ │ │ │ + addseq lr, lr, r0, lsl r6 │ │ │ │ + addseq lr, lr, r8, asr r3 │ │ │ │ + addseq lr, lr, r4, lsr #22 │ │ │ │ + addseq lr, lr, r0, lsl #17 │ │ │ │ + @ instruction: 0x009ee5b4 │ │ │ │ + addseq lr, lr, r0, lsl #6 │ │ │ │ + addseq lr, lr, ip, asr #21 │ │ │ │ + addseq lr, lr, r4, lsr #16 │ │ │ │ + addseq lr, lr, r8, asr r5 │ │ │ │ + addseq lr, lr, r8, lsr #5 │ │ │ │ + addseq lr, lr, r4, ror sl │ │ │ │ + addseq lr, lr, r8, asr #15 │ │ │ │ + @ instruction: 0x009ee4fc │ │ │ │ + addseq lr, lr, r0, asr r2 │ │ │ │ + addseq lr, lr, ip, lsl sl │ │ │ │ + addseq lr, lr, ip, ror #14 │ │ │ │ + addseq lr, lr, r0, lsr #9 │ │ │ │ + @ instruction: 0x009ee1f8 │ │ │ │ + addseq lr, lr, r4, asr #19 │ │ │ │ + addseq lr, lr, r0, lsl r7 │ │ │ │ + addseq lr, lr, r4, asr #8 │ │ │ │ + addseq lr, lr, r0, lsr #3 │ │ │ │ + addseq lr, lr, ip, ror #18 │ │ │ │ + @ instruction: 0x009ee6b4 │ │ │ │ + ldr r0, [pc, #-828] @ 3760e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 3760a0 │ │ │ │ + ldr r0, [pc, #-836] @ 3760ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 3760a4 │ │ │ │ + ldr r0, [pc, #-844] @ 3760f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 3760a8 │ │ │ │ + ldr r0, [pc, #-852] @ 3760f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 3760ac │ │ │ │ + ldr r0, [pc, #-860] @ 3760f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 3760b0 │ │ │ │ + ldr r0, [pc, #-868] @ 3760fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 3760b4 │ │ │ │ + ldr r0, [pc, #-876] @ 376100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 3760b8 │ │ │ │ + ldr r0, [pc, #-884] @ 376104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 3760bc │ │ │ │ + ldr r0, [pc, #-892] @ 376108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 3760c0 │ │ │ │ + ldr r0, [pc, #-900] @ 37610c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 3760c4 │ │ │ │ + ldr r0, [pc, #-908] @ 376110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 3760c8 │ │ │ │ + ldr r0, [pc, #-916] @ 376114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3760cc │ │ │ │ + ldr r0, [pc, #-924] @ 376118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3760d0 │ │ │ │ + ldr r0, [pc, #-932] @ 37611c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3760d4 │ │ │ │ + ldr r0, [pc, #-940] @ 376120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3760d8 │ │ │ │ + ldr r0, [pc, #-948] @ 376124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3760dc │ │ │ │ + ldr r0, [pc, #-956] @ 376128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3760e0 │ │ │ │ + ldr r0, [pc, #-964] @ 37612c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3760e4 │ │ │ │ + ldr r0, [pc, #-972] @ 376130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 3760e8 │ │ │ │ + ldr r0, [pc, #-980] @ 376134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 3760ec │ │ │ │ + ldr r0, [pc, #-988] @ 376138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 3760f0 │ │ │ │ + ldr r0, [pc, #-996] @ 37613c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 3760f4 │ │ │ │ + ldr r0, [pc, #-1004] @ 376140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 3760f8 │ │ │ │ + ldr r0, [pc, #-1012] @ 376144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 3760fc │ │ │ │ + ldr r0, [pc, #-1020] @ 376148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 376100 │ │ │ │ + ldr r0, [pc, #-1028] @ 37614c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 376104 │ │ │ │ + ldr r0, [pc, #-1036] @ 376150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 376108 │ │ │ │ + ldr r0, [pc, #-1044] @ 376154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 37610c │ │ │ │ + ldr r0, [pc, #-1052] @ 376158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 376110 │ │ │ │ + ldr r0, [pc, #-1060] @ 37615c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 376114 │ │ │ │ + ldr r0, [pc, #-1068] @ 376160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 376118 │ │ │ │ + ldr r0, [pc, #-1076] @ 376164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 37611c │ │ │ │ + ldr r0, [pc, #-1084] @ 376168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 376120 │ │ │ │ + ldr r0, [pc, #-1092] @ 37616c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 376124 │ │ │ │ + ldr r0, [pc, #-1100] @ 376170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 376128 │ │ │ │ + ldr r0, [pc, #-1108] @ 376174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 37612c │ │ │ │ + ldr r0, [pc, #-1116] @ 376178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 376130 │ │ │ │ + ldr r0, [pc, #-1124] @ 37617c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 376134 │ │ │ │ + ldr r0, [pc, #-1132] @ 376180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 376138 │ │ │ │ + ldr r0, [pc, #-1140] @ 376184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 37613c │ │ │ │ + ldr r0, [pc, #-1148] @ 376188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 376140 │ │ │ │ + ldr r0, [pc, #-1156] @ 37618c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 376144 │ │ │ │ + ldr r0, [pc, #-1164] @ 376190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 376148 │ │ │ │ + ldr r0, [pc, #-1172] @ 376194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 37614c │ │ │ │ + ldr r0, [pc, #-1180] @ 376198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 376150 │ │ │ │ + ldr r0, [pc, #-1188] @ 37619c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 376154 │ │ │ │ + ldr r0, [pc, #-1196] @ 3761a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 376158 │ │ │ │ + ldr r0, [pc, #-1204] @ 3761a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 37615c │ │ │ │ + ldr r0, [pc, #-1212] @ 3761a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 376160 │ │ │ │ + ldr r0, [pc, #-1220] @ 3761ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 376164 │ │ │ │ + ldr r0, [pc, #-1228] @ 3761b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 376168 │ │ │ │ + ldr r0, [pc, #-1236] @ 3761b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 37616c │ │ │ │ + ldr r0, [pc, #-1244] @ 3761b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 376170 │ │ │ │ + ldr r0, [pc, #-1252] @ 3761bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 376174 │ │ │ │ + ldr r0, [pc, #-1260] @ 3761c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 376178 │ │ │ │ + ldr r0, [pc, #-1268] @ 3761c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 37617c │ │ │ │ + ldr r0, [pc, #-1276] @ 3761c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 376180 │ │ │ │ + ldr r0, [pc, #-1284] @ 3761cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 376184 │ │ │ │ + ldr r0, [pc, #-1292] @ 3761d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 376188 │ │ │ │ + ldr r0, [pc, #-1300] @ 3761d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 37618c │ │ │ │ + ldr r0, [pc, #-1308] @ 3761d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 376190 │ │ │ │ + ldr r0, [pc, #-1316] @ 3761dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 376194 │ │ │ │ + ldr r0, [pc, #-1324] @ 3761e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 376198 │ │ │ │ + ldr r0, [pc, #-1332] @ 3761e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 37619c │ │ │ │ + ldr r0, [pc, #-1340] @ 3761e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 3761a0 │ │ │ │ + ldr r0, [pc, #-1348] @ 3761ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 3761a4 │ │ │ │ + ldr r0, [pc, #-1356] @ 3761f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 3761a8 │ │ │ │ + ldr r0, [pc, #-1364] @ 3761f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 3761ac │ │ │ │ + ldr r0, [pc, #-1372] @ 3761f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 3761b0 │ │ │ │ + ldr r0, [pc, #-1380] @ 3761fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 3761b4 │ │ │ │ + ldr r0, [pc, #-1388] @ 376200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 3761b8 │ │ │ │ + ldr r0, [pc, #-1396] @ 376204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 3761bc │ │ │ │ + ldr r0, [pc, #-1404] @ 376208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 3761c0 │ │ │ │ + ldr r0, [pc, #-1412] @ 37620c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 3761c4 │ │ │ │ + ldr r0, [pc, #-1420] @ 376210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 3761c8 │ │ │ │ + ldr r0, [pc, #-1428] @ 376214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3761cc │ │ │ │ + ldr r0, [pc, #-1436] @ 376218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3761d0 │ │ │ │ + ldr r0, [pc, #-1444] @ 37621c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3761d4 │ │ │ │ + ldr r0, [pc, #-1452] @ 376220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3761d8 │ │ │ │ + ldr r0, [pc, #-1460] @ 376224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3761dc │ │ │ │ + ldr r0, [pc, #-1468] @ 376228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3761e0 │ │ │ │ + ldr r0, [pc, #-1476] @ 37622c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3761e4 │ │ │ │ + ldr r0, [pc, #-1484] @ 376230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 3761e8 │ │ │ │ + ldr r0, [pc, #-1492] @ 376234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 3761ec │ │ │ │ + ldr r0, [pc, #-1500] @ 376238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 3761f0 │ │ │ │ + ldr r0, [pc, #-1508] @ 37623c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 3761f4 │ │ │ │ + ldr r0, [pc, #-1516] @ 376240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3761f8 │ │ │ │ + ldr r0, [pc, #-1524] @ 376244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3761fc │ │ │ │ + ldr r0, [pc, #-1532] @ 376248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 376200 │ │ │ │ + ldr r0, [pc, #-1540] @ 37624c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 376204 │ │ │ │ + ldr r0, [pc, #-1548] @ 376250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 376208 │ │ │ │ + ldr r0, [pc, #-1556] @ 376254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 37620c │ │ │ │ + ldr r0, [pc, #-1564] @ 376258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 376210 │ │ │ │ + ldr r0, [pc, #-1572] @ 37625c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 376214 │ │ │ │ + ldr r0, [pc, #-1580] @ 376260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 376218 │ │ │ │ + ldr r0, [pc, #-1588] @ 376264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 37621c │ │ │ │ + ldr r0, [pc, #-1596] @ 376268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 376220 │ │ │ │ + ldr r0, [pc, #-1604] @ 37626c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 376224 │ │ │ │ + ldr r0, [pc, #-1612] @ 376270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 376228 │ │ │ │ + ldr r0, [pc, #-1620] @ 376274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 37622c │ │ │ │ + ldr r0, [pc, #-1628] @ 376278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 376230 │ │ │ │ + ldr r0, [pc, #-1636] @ 37627c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 376234 │ │ │ │ + ldr r0, [pc, #-1644] @ 376280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 376238 │ │ │ │ + ldr r0, [pc, #-1652] @ 376284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 37623c │ │ │ │ + ldr r0, [pc, #-1660] @ 376288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 376240 │ │ │ │ + ldr r0, [pc, #-1668] @ 37628c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 376244 │ │ │ │ + ldr r0, [pc, #-1676] @ 376290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 376248 │ │ │ │ + ldr r0, [pc, #-1684] @ 376294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 37624c │ │ │ │ + ldr r0, [pc, #-1692] @ 376298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 376250 │ │ │ │ + ldr r0, [pc, #-1700] @ 37629c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 376254 │ │ │ │ + ldr r0, [pc, #-1708] @ 3762a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 376258 │ │ │ │ + ldr r0, [pc, #-1716] @ 3762a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 37625c │ │ │ │ + ldr r0, [pc, #-1724] @ 3762a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 376260 │ │ │ │ + ldr r0, [pc, #-1732] @ 3762ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 376264 │ │ │ │ + ldr r0, [pc, #-1740] @ 3762b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 376268 │ │ │ │ + ldr r0, [pc, #-1748] @ 3762b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 37626c │ │ │ │ + ldr r0, [pc, #-1756] @ 3762b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 376270 │ │ │ │ + ldr r0, [pc, #-1764] @ 3762bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 376274 │ │ │ │ + ldr r0, [pc, #-1772] @ 3762c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 376278 │ │ │ │ + ldr r0, [pc, #-1780] @ 3762c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 37627c │ │ │ │ + ldr r0, [pc, #-1788] @ 3762c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 376280 │ │ │ │ + ldr r0, [pc, #-1796] @ 3762cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 376284 │ │ │ │ + ldr r0, [pc, #-1804] @ 3762d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 376288 │ │ │ │ + ldr r0, [pc, #-1812] @ 3762d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 37628c │ │ │ │ + ldr r0, [pc, #-1820] @ 3762d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 376290 │ │ │ │ + ldr r0, [pc, #-1828] @ 3762dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 376294 │ │ │ │ + ldr r0, [pc, #-1836] @ 3762e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 376298 │ │ │ │ + ldr r0, [pc, #-1844] @ 3762e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 37629c │ │ │ │ + ldr r0, [pc, #-1852] @ 3762e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 3762a0 │ │ │ │ + ldr r0, [pc, #-1860] @ 3762ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 3762a4 │ │ │ │ + ldr r0, [pc, #-1868] @ 3762f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 3762a8 │ │ │ │ + ldr r0, [pc, #-1876] @ 3762f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 3762ac │ │ │ │ + ldr r0, [pc, #-1884] @ 3762f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 3762b0 │ │ │ │ + ldr r0, [pc, #-1892] @ 3762fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 3762b4 │ │ │ │ + ldr r0, [pc, #-1900] @ 376300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 3762b8 │ │ │ │ + ldr r0, [pc, #-1908] @ 376304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 3762bc │ │ │ │ + ldr r0, [pc, #-1916] @ 376308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 3762c0 │ │ │ │ + ldr r0, [pc, #-1924] @ 37630c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 3762c4 │ │ │ │ + ldr r0, [pc, #-1932] @ 376310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 3762c8 │ │ │ │ + ldr r0, [pc, #-1940] @ 376314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3762cc │ │ │ │ + ldr r0, [pc, #-1948] @ 376318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3762d0 │ │ │ │ + ldr r0, [pc, #-1956] @ 37631c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3762d4 │ │ │ │ + ldr r0, [pc, #-1964] @ 376320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3762d8 │ │ │ │ + ldr r0, [pc, #-1972] @ 376324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3762dc │ │ │ │ + ldr r0, [pc, #-1980] @ 376328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3762e0 │ │ │ │ + ldr r0, [pc, #-1988] @ 37632c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3762e4 │ │ │ │ + ldr r0, [pc, #-1996] @ 376330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 3762e8 │ │ │ │ + ldr r0, [pc, #-2004] @ 376334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 3762ec │ │ │ │ + ldr r0, [pc, #-2012] @ 376338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3762f0 │ │ │ │ + ldr r0, [pc, #-2020] @ 37633c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3762f4 │ │ │ │ + ldr r0, [pc, #-2028] @ 376340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3762f8 │ │ │ │ + ldr r0, [pc, #-2036] @ 376344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3762fc │ │ │ │ + ldr r0, [pc, #-2044] @ 376348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 376300 │ │ │ │ + ldr r0, [pc, #-2052] @ 37634c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 376304 │ │ │ │ + ldr r0, [pc, #-2060] @ 376350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 376308 │ │ │ │ + ldr r0, [pc, #-2068] @ 376354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 37630c │ │ │ │ + ldr r0, [pc, #-2076] @ 376358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 376310 │ │ │ │ + ldr r0, [pc, #-2084] @ 37635c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 376314 │ │ │ │ + ldr r0, [pc, #-2092] @ 376360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 376318 │ │ │ │ + ldr r0, [pc, #-2100] @ 376364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 37631c │ │ │ │ + ldr r0, [pc, #-2108] @ 376368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 376320 │ │ │ │ + ldr r0, [pc, #-2116] @ 37636c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 376324 │ │ │ │ + ldr r0, [pc, #-2124] @ 376370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 376328 │ │ │ │ + ldr r0, [pc, #-2132] @ 376374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 37632c │ │ │ │ + ldr r0, [pc, #-2140] @ 376378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 376330 │ │ │ │ + ldr r0, [pc, #-2148] @ 37637c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 376334 │ │ │ │ + ldr r0, [pc, #-2156] @ 376380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 376338 │ │ │ │ + ldr r0, [pc, #-2164] @ 376384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 37633c │ │ │ │ + ldr r0, [pc, #-2172] @ 376388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 376340 │ │ │ │ + ldr r0, [pc, #-2180] @ 37638c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 376344 │ │ │ │ + ldr r0, [pc, #-2188] @ 376390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 376348 │ │ │ │ + ldr r0, [pc, #-2196] @ 376394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 37634c │ │ │ │ + ldr r0, [pc, #-2204] @ 376398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 376350 │ │ │ │ + ldr r0, [pc, #-2212] @ 37639c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 376354 │ │ │ │ + ldr r0, [pc, #-2220] @ 3763a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 376358 │ │ │ │ + ldr r0, [pc, #-2228] @ 3763a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 37635c │ │ │ │ + ldr r0, [pc, #-2236] @ 3763a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 376360 │ │ │ │ + ldr r0, [pc, #-2244] @ 3763ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 376364 │ │ │ │ + ldr r0, [pc, #-2252] @ 3763b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 376368 │ │ │ │ + ldr r0, [pc, #-2260] @ 3763b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 37636c │ │ │ │ + ldr r0, [pc, #-2268] @ 3763b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 376370 │ │ │ │ + ldr r0, [pc, #-2276] @ 3763bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 376374 │ │ │ │ + ldr r0, [pc, #-2284] @ 3763c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 376378 │ │ │ │ + ldr r0, [pc, #-2292] @ 3763c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 37637c │ │ │ │ + ldr r0, [pc, #-2300] @ 3763c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 376380 │ │ │ │ + ldr r0, [pc, #-2308] @ 3763cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 376384 │ │ │ │ + ldr r0, [pc, #-2316] @ 3763d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 376388 │ │ │ │ + ldr r0, [pc, #-2324] @ 3763d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 37638c │ │ │ │ + ldr r0, [pc, #-2332] @ 3763d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 376390 │ │ │ │ + ldr r0, [pc, #-2340] @ 3763dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 376394 │ │ │ │ + ldr r0, [pc, #-2348] @ 3763e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 376398 │ │ │ │ + ldr r0, [pc, #-2356] @ 3763e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 37639c │ │ │ │ + ldr r0, [pc, #-2364] @ 3763e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 3763a0 │ │ │ │ + ldr r0, [pc, #-2372] @ 3763ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 3763a4 │ │ │ │ + ldr r0, [pc, #-2380] @ 3763f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 3763a8 │ │ │ │ + ldr r0, [pc, #-2388] @ 3763f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 3763ac │ │ │ │ + ldr r0, [pc, #-2396] @ 3763f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 3763b0 │ │ │ │ + ldr r0, [pc, #-2404] @ 3763fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 3763b4 │ │ │ │ + ldr r0, [pc, #-2412] @ 376400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 3763b8 │ │ │ │ + ldr r0, [pc, #-2420] @ 376404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 3763bc │ │ │ │ + ldr r0, [pc, #-2428] @ 376408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 3763c0 │ │ │ │ + ldr r0, [pc, #-2436] @ 37640c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 3763c4 │ │ │ │ + ldr r0, [pc, #-2444] @ 376410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 3763c8 │ │ │ │ + ldr r0, [pc, #-2452] @ 376414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 3763cc │ │ │ │ + ldr r0, [pc, #-2460] @ 376418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 3776fc │ │ │ │ + ldr r0, [pc, #2440] @ 377748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 377700 │ │ │ │ + ldr r0, [pc, #2432] @ 37774c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 377704 │ │ │ │ + ldr r0, [pc, #2424] @ 377750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 377708 │ │ │ │ + ldr r0, [pc, #2416] @ 377754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 37770c │ │ │ │ + ldr r0, [pc, #2408] @ 377758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 377710 │ │ │ │ + ldr r0, [pc, #2400] @ 37775c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 377714 │ │ │ │ + ldr r0, [pc, #2392] @ 377760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 377718 │ │ │ │ + ldr r0, [pc, #2384] @ 377764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 37771c │ │ │ │ + ldr r0, [pc, #2376] @ 377768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 377720 │ │ │ │ + ldr r0, [pc, #2368] @ 37776c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 377724 │ │ │ │ + ldr r0, [pc, #2360] @ 377770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 377728 │ │ │ │ + ldr r0, [pc, #2352] @ 377774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 37772c │ │ │ │ + ldr r0, [pc, #2344] @ 377778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 377730 │ │ │ │ + ldr r0, [pc, #2336] @ 37777c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 377734 │ │ │ │ + ldr r0, [pc, #2328] @ 377780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 377738 │ │ │ │ + ldr r0, [pc, #2320] @ 377784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 37773c │ │ │ │ + ldr r0, [pc, #2312] @ 377788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 377740 │ │ │ │ + ldr r0, [pc, #2304] @ 37778c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 377744 │ │ │ │ + ldr r0, [pc, #2296] @ 377790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 377748 │ │ │ │ + ldr r0, [pc, #2288] @ 377794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 37774c │ │ │ │ + ldr r0, [pc, #2280] @ 377798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 377750 │ │ │ │ + ldr r0, [pc, #2272] @ 37779c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 377754 │ │ │ │ + ldr r0, [pc, #2264] @ 3777a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 377758 │ │ │ │ + ldr r0, [pc, #2256] @ 3777a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 37775c │ │ │ │ + ldr r0, [pc, #2248] @ 3777a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 377760 │ │ │ │ + ldr r0, [pc, #2240] @ 3777ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 377764 │ │ │ │ + ldr r0, [pc, #2232] @ 3777b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 377768 │ │ │ │ + ldr r0, [pc, #2224] @ 3777b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 37776c │ │ │ │ + ldr r0, [pc, #2216] @ 3777b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 377770 │ │ │ │ + ldr r0, [pc, #2208] @ 3777bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 377774 │ │ │ │ + ldr r0, [pc, #2200] @ 3777c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 377778 │ │ │ │ + ldr r0, [pc, #2192] @ 3777c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 37777c │ │ │ │ + ldr r0, [pc, #2184] @ 3777c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 377780 │ │ │ │ + ldr r0, [pc, #2176] @ 3777cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 377784 │ │ │ │ + ldr r0, [pc, #2168] @ 3777d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 377788 │ │ │ │ + ldr r0, [pc, #2160] @ 3777d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 37778c │ │ │ │ + ldr r0, [pc, #2152] @ 3777d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 377790 │ │ │ │ + ldr r0, [pc, #2144] @ 3777dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 377794 │ │ │ │ + ldr r0, [pc, #2136] @ 3777e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 377798 │ │ │ │ + ldr r0, [pc, #2128] @ 3777e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 37779c │ │ │ │ + ldr r0, [pc, #2120] @ 3777e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 3777a0 │ │ │ │ + ldr r0, [pc, #2112] @ 3777ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 3777a4 │ │ │ │ + ldr r0, [pc, #2104] @ 3777f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 3777a8 │ │ │ │ + ldr r0, [pc, #2096] @ 3777f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 3777ac │ │ │ │ + ldr r0, [pc, #2088] @ 3777f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 3777b0 │ │ │ │ + ldr r0, [pc, #2080] @ 3777fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 3777b4 │ │ │ │ + ldr r0, [pc, #2072] @ 377800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 3777b8 │ │ │ │ + ldr r0, [pc, #2064] @ 377804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 3777bc │ │ │ │ + ldr r0, [pc, #2056] @ 377808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 3777c0 │ │ │ │ + ldr r0, [pc, #2048] @ 37780c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 3777c4 │ │ │ │ + ldr r0, [pc, #2040] @ 377810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 3777c8 │ │ │ │ + ldr r0, [pc, #2032] @ 377814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 3777cc │ │ │ │ + ldr r0, [pc, #2024] @ 377818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 3777d0 │ │ │ │ + ldr r0, [pc, #2016] @ 37781c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 3777d4 │ │ │ │ + ldr r0, [pc, #2008] @ 377820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 3777d8 │ │ │ │ + ldr r0, [pc, #2000] @ 377824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 3777dc │ │ │ │ + ldr r0, [pc, #1992] @ 377828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 3777e0 │ │ │ │ + ldr r0, [pc, #1984] @ 37782c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3777e4 │ │ │ │ + ldr r0, [pc, #1976] @ 377830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3777e8 │ │ │ │ + ldr r0, [pc, #1968] @ 377834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 3777ec │ │ │ │ + ldr r0, [pc, #1960] @ 377838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3777f0 │ │ │ │ + ldr r0, [pc, #1952] @ 37783c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3777f4 │ │ │ │ + ldr r0, [pc, #1944] @ 377840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3777f8 │ │ │ │ + ldr r0, [pc, #1936] @ 377844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3777fc │ │ │ │ + ldr r0, [pc, #1928] @ 377848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 377800 │ │ │ │ + ldr r0, [pc, #1920] @ 37784c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 377804 │ │ │ │ + ldr r0, [pc, #1912] @ 377850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 377808 │ │ │ │ + ldr r0, [pc, #1904] @ 377854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 37780c │ │ │ │ + ldr r0, [pc, #1896] @ 377858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 377810 │ │ │ │ + ldr r0, [pc, #1888] @ 37785c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 377814 │ │ │ │ + ldr r0, [pc, #1880] @ 377860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 377818 │ │ │ │ + ldr r0, [pc, #1872] @ 377864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 37781c │ │ │ │ + ldr r0, [pc, #1864] @ 377868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 377820 │ │ │ │ + ldr r0, [pc, #1856] @ 37786c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 377824 │ │ │ │ + ldr r0, [pc, #1848] @ 377870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 377828 │ │ │ │ + ldr r0, [pc, #1840] @ 377874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 37782c │ │ │ │ + ldr r0, [pc, #1832] @ 377878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 377830 │ │ │ │ + ldr r0, [pc, #1824] @ 37787c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 377834 │ │ │ │ + ldr r0, [pc, #1816] @ 377880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 377838 │ │ │ │ + ldr r0, [pc, #1808] @ 377884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 37783c │ │ │ │ + ldr r0, [pc, #1800] @ 377888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 377840 │ │ │ │ + ldr r0, [pc, #1792] @ 37788c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 377844 │ │ │ │ + ldr r0, [pc, #1784] @ 377890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 377848 │ │ │ │ + ldr r0, [pc, #1776] @ 377894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 37784c │ │ │ │ + ldr r0, [pc, #1768] @ 377898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 377850 │ │ │ │ + ldr r0, [pc, #1760] @ 37789c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 377854 │ │ │ │ + ldr r0, [pc, #1752] @ 3778a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 377858 │ │ │ │ + ldr r0, [pc, #1744] @ 3778a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 37785c │ │ │ │ + ldr r0, [pc, #1736] @ 3778a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 377860 │ │ │ │ + ldr r0, [pc, #1728] @ 3778ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 377864 │ │ │ │ + ldr r0, [pc, #1720] @ 3778b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 377868 │ │ │ │ + ldr r0, [pc, #1712] @ 3778b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 37786c │ │ │ │ + ldr r0, [pc, #1704] @ 3778b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 377870 │ │ │ │ + ldr r0, [pc, #1696] @ 3778bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 377874 │ │ │ │ + ldr r0, [pc, #1688] @ 3778c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 377878 │ │ │ │ + ldr r0, [pc, #1680] @ 3778c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 37787c │ │ │ │ + ldr r0, [pc, #1672] @ 3778c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 377880 │ │ │ │ + ldr r0, [pc, #1664] @ 3778cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 377884 │ │ │ │ + ldr r0, [pc, #1656] @ 3778d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 377888 │ │ │ │ + ldr r0, [pc, #1648] @ 3778d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 37788c │ │ │ │ + ldr r0, [pc, #1640] @ 3778d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 377890 │ │ │ │ + ldr r0, [pc, #1632] @ 3778dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 377894 │ │ │ │ + ldr r0, [pc, #1624] @ 3778e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 377898 │ │ │ │ + ldr r0, [pc, #1616] @ 3778e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 37789c │ │ │ │ + ldr r0, [pc, #1608] @ 3778e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3778a0 │ │ │ │ + ldr r0, [pc, #1600] @ 3778ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3778a4 │ │ │ │ + ldr r0, [pc, #1592] @ 3778f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3778a8 │ │ │ │ + ldr r0, [pc, #1584] @ 3778f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3778ac │ │ │ │ + ldr r0, [pc, #1576] @ 3778f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3778b0 │ │ │ │ + ldr r0, [pc, #1568] @ 3778fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3778b4 │ │ │ │ + ldr r0, [pc, #1560] @ 377900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3778b8 │ │ │ │ + ldr r0, [pc, #1552] @ 377904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 3778bc │ │ │ │ + ldr r0, [pc, #1544] @ 377908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3778c0 │ │ │ │ + ldr r0, [pc, #1536] @ 37790c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3778c4 │ │ │ │ + ldr r0, [pc, #1528] @ 377910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3778c8 │ │ │ │ + ldr r0, [pc, #1520] @ 377914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 3778cc │ │ │ │ + ldr r0, [pc, #1512] @ 377918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 3778d0 │ │ │ │ + ldr r0, [pc, #1504] @ 37791c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 3778d4 │ │ │ │ + ldr r0, [pc, #1496] @ 377920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 3778d8 │ │ │ │ + ldr r0, [pc, #1488] @ 377924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 3778dc │ │ │ │ + ldr r0, [pc, #1480] @ 377928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 3778e0 │ │ │ │ + ldr r0, [pc, #1472] @ 37792c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3778e4 │ │ │ │ + ldr r0, [pc, #1464] @ 377930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3778e8 │ │ │ │ + ldr r0, [pc, #1456] @ 377934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 3778ec │ │ │ │ + ldr r0, [pc, #1448] @ 377938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3778f0 │ │ │ │ + ldr r0, [pc, #1440] @ 37793c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3778f4 │ │ │ │ + ldr r0, [pc, #1432] @ 377940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3778f8 │ │ │ │ + ldr r0, [pc, #1424] @ 377944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3778fc │ │ │ │ + ldr r0, [pc, #1416] @ 377948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 377900 │ │ │ │ + ldr r0, [pc, #1408] @ 37794c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 377904 │ │ │ │ + ldr r0, [pc, #1400] @ 377950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 377908 │ │ │ │ + ldr r0, [pc, #1392] @ 377954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 37790c │ │ │ │ + ldr r0, [pc, #1384] @ 377958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 377910 │ │ │ │ + ldr r0, [pc, #1376] @ 37795c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 377914 │ │ │ │ + ldr r0, [pc, #1368] @ 377960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 377918 │ │ │ │ + ldr r0, [pc, #1360] @ 377964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 37791c │ │ │ │ + ldr r0, [pc, #1352] @ 377968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 377920 │ │ │ │ + ldr r0, [pc, #1344] @ 37796c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 377924 │ │ │ │ + ldr r0, [pc, #1336] @ 377970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 377928 │ │ │ │ + ldr r0, [pc, #1328] @ 377974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 37792c │ │ │ │ + ldr r0, [pc, #1320] @ 377978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 377930 │ │ │ │ + ldr r0, [pc, #1312] @ 37797c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 377934 │ │ │ │ + ldr r0, [pc, #1304] @ 377980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 377938 │ │ │ │ + ldr r0, [pc, #1296] @ 377984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 37793c │ │ │ │ + ldr r0, [pc, #1288] @ 377988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 377940 │ │ │ │ + ldr r0, [pc, #1280] @ 37798c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 377944 │ │ │ │ + ldr r0, [pc, #1272] @ 377990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 377948 │ │ │ │ + ldr r0, [pc, #1264] @ 377994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 37794c │ │ │ │ + ldr r0, [pc, #1256] @ 377998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 377950 │ │ │ │ + ldr r0, [pc, #1248] @ 37799c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 377954 │ │ │ │ + ldr r0, [pc, #1240] @ 3779a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 377958 │ │ │ │ + ldr r0, [pc, #1232] @ 3779a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 37795c │ │ │ │ + ldr r0, [pc, #1224] @ 3779a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 377960 │ │ │ │ + ldr r0, [pc, #1216] @ 3779ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 377964 │ │ │ │ + ldr r0, [pc, #1208] @ 3779b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 377968 │ │ │ │ + ldr r0, [pc, #1200] @ 3779b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 37796c │ │ │ │ + ldr r0, [pc, #1192] @ 3779b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 377970 │ │ │ │ + ldr r0, [pc, #1184] @ 3779bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 377974 │ │ │ │ + ldr r0, [pc, #1176] @ 3779c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 377978 │ │ │ │ + ldr r0, [pc, #1168] @ 3779c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 37797c │ │ │ │ + ldr r0, [pc, #1160] @ 3779c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 377980 │ │ │ │ + ldr r0, [pc, #1152] @ 3779cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 377984 │ │ │ │ + ldr r0, [pc, #1144] @ 3779d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 377988 │ │ │ │ + ldr r0, [pc, #1136] @ 3779d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 37798c │ │ │ │ + ldr r0, [pc, #1128] @ 3779d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 377990 │ │ │ │ + ldr r0, [pc, #1120] @ 3779dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 377994 │ │ │ │ + ldr r0, [pc, #1112] @ 3779e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 377998 │ │ │ │ + ldr r0, [pc, #1104] @ 3779e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 37799c │ │ │ │ + ldr r0, [pc, #1096] @ 3779e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3779a0 │ │ │ │ + ldr r0, [pc, #1088] @ 3779ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3779a4 │ │ │ │ + ldr r0, [pc, #1080] @ 3779f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3779a8 │ │ │ │ + ldr r0, [pc, #1072] @ 3779f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3779ac │ │ │ │ + ldr r0, [pc, #1064] @ 3779f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3779b0 │ │ │ │ + ldr r0, [pc, #1056] @ 3779fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3779b4 │ │ │ │ + ldr r0, [pc, #1048] @ 377a00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3779b8 │ │ │ │ + ldr r0, [pc, #1040] @ 377a04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3779bc │ │ │ │ + ldr r0, [pc, #1032] @ 377a08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3779c0 │ │ │ │ + ldr r0, [pc, #1024] @ 377a0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3779c4 │ │ │ │ + ldr r0, [pc, #1016] @ 377a10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3779c8 │ │ │ │ + ldr r0, [pc, #1008] @ 377a14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 3779cc │ │ │ │ + ldr r0, [pc, #1000] @ 377a18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 3779d0 │ │ │ │ + ldr r0, [pc, #992] @ 377a1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 3779d4 │ │ │ │ + ldr r0, [pc, #984] @ 377a20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 3779d8 │ │ │ │ + ldr r0, [pc, #976] @ 377a24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 3779dc │ │ │ │ + ldr r0, [pc, #968] @ 377a28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 3779e0 │ │ │ │ + ldr r0, [pc, #960] @ 377a2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 3779e4 │ │ │ │ + ldr r0, [pc, #952] @ 377a30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 3779e8 │ │ │ │ + ldr r0, [pc, #944] @ 377a34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 3779ec │ │ │ │ + ldr r0, [pc, #936] @ 377a38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 3779f0 │ │ │ │ + ldr r0, [pc, #928] @ 377a3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 3779f4 │ │ │ │ + ldr r0, [pc, #920] @ 377a40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 3779f8 │ │ │ │ + ldr r0, [pc, #912] @ 377a44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 3779fc │ │ │ │ + ldr r0, [pc, #904] @ 377a48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 377a00 │ │ │ │ + ldr r0, [pc, #896] @ 377a4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 377a04 │ │ │ │ + ldr r0, [pc, #888] @ 377a50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 377a08 │ │ │ │ + ldr r0, [pc, #880] @ 377a54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 377a0c │ │ │ │ + ldr r0, [pc, #872] @ 377a58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 377a10 │ │ │ │ + ldr r0, [pc, #864] @ 377a5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 377a14 │ │ │ │ + ldr r0, [pc, #856] @ 377a60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 377a18 │ │ │ │ + ldr r0, [pc, #848] @ 377a64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 377a1c │ │ │ │ + ldr r0, [pc, #840] @ 377a68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 377a20 │ │ │ │ + ldr r0, [pc, #832] @ 377a6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 377a24 │ │ │ │ + ldr r0, [pc, #824] @ 377a70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 377a28 │ │ │ │ + ldr r0, [pc, #816] @ 377a74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x009ee3f4 │ │ │ │ - addseq lr, lr, r4, asr r1 │ │ │ │ - addseq lr, lr, r0, lsr #18 │ │ │ │ - addseq lr, lr, r4, ror #12 │ │ │ │ - umullseq lr, lr, r8, r3 @ │ │ │ │ - ldrsheq lr, [lr], ip │ │ │ │ - addseq lr, lr, r8, asr #17 │ │ │ │ - addseq lr, lr, r8, lsl #12 │ │ │ │ - addseq lr, lr, ip, lsr r3 │ │ │ │ - addseq lr, lr, r4, lsr #1 │ │ │ │ - addseq lr, lr, r0, ror r8 │ │ │ │ - addseq lr, lr, ip, lsr #11 │ │ │ │ - addseq lr, lr, r0, ror #5 │ │ │ │ - addseq lr, lr, ip, asr #32 │ │ │ │ - addseq lr, lr, r8, lsl r8 │ │ │ │ - addseq lr, lr, r0, asr r5 │ │ │ │ - addseq lr, lr, r4, lsl #5 │ │ │ │ - @ instruction: 0x009edff4 │ │ │ │ - addseq lr, lr, r0, asr #15 │ │ │ │ - @ instruction: 0x009ee4f4 │ │ │ │ - addseq lr, lr, r8, lsr #4 │ │ │ │ - umullseq sp, lr, ip, pc @ │ │ │ │ - addseq sp, lr, r0, ror pc │ │ │ │ - addseq sp, lr, r4, asr #30 │ │ │ │ - addseq sp, lr, r8, lsl pc │ │ │ │ - addseq sp, lr, ip, ror #29 │ │ │ │ - addseq sp, lr, ip, asr #29 │ │ │ │ - addseq sp, lr, ip, lsr #29 │ │ │ │ - addseq sp, lr, ip, lsl #29 │ │ │ │ - addseq sp, lr, ip, ror #28 │ │ │ │ - addseq sp, lr, r0, asr lr │ │ │ │ - addseq sp, lr, ip, lsr #28 │ │ │ │ - addseq sp, lr, r8, lsl #28 │ │ │ │ - addseq sp, lr, r4, ror #27 │ │ │ │ - addseq sp, lr, r0, asr #27 │ │ │ │ - umullseq sp, lr, ip, sp │ │ │ │ - addseq sp, lr, r8, ror sp │ │ │ │ - addseq sp, lr, r4, asr sp │ │ │ │ - addseq sp, lr, r0, lsr sp │ │ │ │ - addseq sp, lr, r4, lsl #26 │ │ │ │ - @ instruction: 0x009edcd8 │ │ │ │ - addseq sp, lr, ip, lsr #25 │ │ │ │ - addseq sp, lr, r0, lsl #25 │ │ │ │ - addseq sp, lr, r4, asr ip │ │ │ │ - addseq sp, lr, r8, lsr #24 │ │ │ │ - @ instruction: 0x009edbfc │ │ │ │ - @ instruction: 0x009edbd0 │ │ │ │ - addseq sp, lr, r4, lsr #23 │ │ │ │ - addseq sp, lr, r0, lsl #23 │ │ │ │ - addseq sp, lr, r8, asr fp │ │ │ │ - addseq sp, lr, r0, lsr fp │ │ │ │ - addseq sp, lr, r0, lsl fp │ │ │ │ - addseq sp, lr, r4, ror #21 │ │ │ │ - @ instruction: 0x009edab8 │ │ │ │ - umullseq sp, lr, r8, sl │ │ │ │ - addseq sp, lr, r8, ror #20 │ │ │ │ - addseq sp, lr, r4, asr #20 │ │ │ │ - addseq sp, lr, r4, lsr #20 │ │ │ │ - @ instruction: 0x009ed9f8 │ │ │ │ - @ instruction: 0x009ed9d4 │ │ │ │ - @ instruction: 0x009ed9b4 │ │ │ │ - umullseq sp, lr, r0, r9 │ │ │ │ - addseq sp, lr, r8, ror #18 │ │ │ │ - addseq sp, lr, ip, lsr r9 │ │ │ │ - addseq sp, lr, r8, lsl #18 │ │ │ │ - @ instruction: 0x009ed8d8 │ │ │ │ - @ instruction: 0x009ed8b4 │ │ │ │ - addseq sp, lr, r4, lsl #17 │ │ │ │ - addseq sp, lr, r0, asr r8 │ │ │ │ - addseq sp, lr, r0, lsr #16 │ │ │ │ - @ instruction: 0x009ed7f8 │ │ │ │ - @ instruction: 0x009ed7d0 │ │ │ │ - addseq sp, lr, r8, lsr #15 │ │ │ │ - addseq sp, lr, r8, lsl #15 │ │ │ │ - addseq sp, lr, ip, asr r7 │ │ │ │ - addseq sp, lr, r8, lsr #14 │ │ │ │ - @ instruction: 0x009ed6f4 │ │ │ │ - addseq sp, lr, r0, asr #13 │ │ │ │ - addseq sp, lr, ip, lsl #13 │ │ │ │ - addseq sp, lr, r8, asr r6 │ │ │ │ - addseq sp, lr, r4, lsr #12 │ │ │ │ - @ instruction: 0x009ed5f0 │ │ │ │ - @ instruction: 0x009ed5bc │ │ │ │ - addseq sp, lr, r8, lsl #11 │ │ │ │ - addseq sp, lr, r4, asr r5 │ │ │ │ - addseq sp, lr, r0, lsr #10 │ │ │ │ - addseq sp, lr, ip, ror #9 │ │ │ │ - @ instruction: 0x009ed4b8 │ │ │ │ - addseq sp, lr, r4, lsl #9 │ │ │ │ - addseq sp, lr, r0, asr r4 │ │ │ │ - addseq sp, lr, ip, lsl r4 │ │ │ │ - addseq sp, lr, r8, ror #7 │ │ │ │ - @ instruction: 0x009ed3b4 │ │ │ │ - addseq sp, lr, r0, lsl #7 │ │ │ │ - addseq sp, lr, ip, asr #6 │ │ │ │ - addseq sp, lr, r8, lsl r3 │ │ │ │ - addseq sp, lr, r4, ror #5 │ │ │ │ - @ instruction: 0x009ed2b0 │ │ │ │ - addseq sp, lr, ip, ror r2 │ │ │ │ - addseq sp, lr, r8, asr #4 │ │ │ │ - addseq sp, lr, r4, lsl r2 │ │ │ │ - addseq sp, lr, r0, ror #3 │ │ │ │ - addseq sp, lr, ip, lsr #3 │ │ │ │ - addseq sp, lr, r8, ror r1 │ │ │ │ - addseq sp, lr, r4, asr #2 │ │ │ │ - addseq sp, lr, r0, lsl r1 │ │ │ │ - ldrsbeq sp, [lr], ip │ │ │ │ - ldrheq sp, [lr], r4 │ │ │ │ - addseq sp, lr, r0, ror r0 │ │ │ │ - addseq r1, pc, r0, lsl #5 │ │ │ │ - addseq r1, pc, ip, asr #4 │ │ │ │ - addseq r1, pc, r8, lsl r2 @ │ │ │ │ - addseq r1, pc, r4, ror #3 │ │ │ │ - @ instruction: 0x009f11b0 │ │ │ │ - addseq r1, pc, ip, ror r1 @ │ │ │ │ - addseq r1, pc, r8, asr #2 │ │ │ │ - addseq r1, pc, ip, lsl r1 @ │ │ │ │ - ldrsheq r1, [pc], r0 │ │ │ │ - addseq r1, pc, r4, asr #1 │ │ │ │ - umullseq r1, pc, r8, r0 @ │ │ │ │ - addseq r1, pc, ip, rrx │ │ │ │ - addseq r1, pc, r0, asr #32 │ │ │ │ - addseq r1, pc, r4, lsl r0 @ │ │ │ │ - addseq r0, pc, r8, ror #31 │ │ │ │ - @ instruction: 0x009f0fbc │ │ │ │ - umullseq r0, pc, r0, pc @ │ │ │ │ - addseq r0, pc, r4, ror #30 │ │ │ │ - addseq r0, pc, r8, lsr pc @ │ │ │ │ - addseq r0, pc, ip, lsl #30 │ │ │ │ - addseq r0, pc, r0, ror #29 │ │ │ │ - @ instruction: 0x009f0eb4 │ │ │ │ - addseq r0, pc, r8, lsl #29 │ │ │ │ - addseq r0, pc, r8, asr lr @ │ │ │ │ - addseq r0, pc, r4, lsr #28 │ │ │ │ - @ instruction: 0x009f0df0 │ │ │ │ - @ instruction: 0x009f0dbc │ │ │ │ - umullseq r0, pc, ip, sp @ │ │ │ │ - addseq r0, pc, ip, ror sp @ │ │ │ │ - addseq r0, pc, ip, asr sp @ │ │ │ │ - addseq r0, pc, ip, lsr sp @ │ │ │ │ - addseq r0, pc, ip, lsl sp @ │ │ │ │ - @ instruction: 0x009f0cfc │ │ │ │ - @ instruction: 0x009f0cdc │ │ │ │ - @ instruction: 0x009f0cbc │ │ │ │ - umullseq r0, pc, ip, ip @ │ │ │ │ - addseq r0, pc, ip, ror ip @ │ │ │ │ - addseq r0, pc, ip, asr ip @ │ │ │ │ - addseq r0, pc, ip, lsr ip @ │ │ │ │ - addseq r0, pc, ip, lsl ip @ │ │ │ │ - @ instruction: 0x009f0bfc │ │ │ │ - @ instruction: 0x009f0bdc │ │ │ │ - @ instruction: 0x009f0bbc │ │ │ │ - umullseq r0, pc, ip, fp @ │ │ │ │ - addseq r0, pc, ip, ror fp @ │ │ │ │ - addseq r0, pc, ip, asr fp @ │ │ │ │ - addseq r0, pc, ip, lsr fp @ │ │ │ │ - addseq r0, pc, ip, lsl fp @ │ │ │ │ - @ instruction: 0x009f0afc │ │ │ │ - @ instruction: 0x009f0adc │ │ │ │ - @ instruction: 0x009f0abc │ │ │ │ - umullseq r0, pc, ip, sl @ │ │ │ │ - addseq r0, pc, ip, ror sl @ │ │ │ │ - addseq r0, pc, ip, asr sl @ │ │ │ │ - addseq r0, pc, ip, lsr sl @ │ │ │ │ - addseq r0, pc, ip, lsl sl @ │ │ │ │ - @ instruction: 0x009f09fc │ │ │ │ - @ instruction: 0x009f09dc │ │ │ │ - @ instruction: 0x009f09bc │ │ │ │ - addseq r0, pc, ip, lsl #19 │ │ │ │ - addseq r0, pc, r8, lsr #17 │ │ │ │ - addseq r0, pc, r4, asr #15 │ │ │ │ - addseq r0, pc, r0, ror #13 │ │ │ │ - addseq r0, pc, r0, lsl #12 │ │ │ │ - addseq r7, lr, r0, lsr #18 │ │ │ │ - @ instruction: 0x009e78f8 │ │ │ │ - @ instruction: 0x009e78d4 │ │ │ │ - addseq r7, lr, r0, lsr #17 │ │ │ │ - addseq r7, lr, r8, ror #15 │ │ │ │ - addseq r7, lr, r8, lsl r7 │ │ │ │ - addseq r7, lr, r4, asr r8 │ │ │ │ - umullseq r7, lr, r0, r7 │ │ │ │ - addseq r7, lr, ip, asr #13 │ │ │ │ - addseq r7, lr, r8, lsl #16 │ │ │ │ - addseq r7, lr, r8, lsr r7 │ │ │ │ - addseq r7, lr, r0, lsl #13 │ │ │ │ - @ instruction: 0x009e77bc │ │ │ │ - addseq r7, lr, r0, ror #13 │ │ │ │ - addseq r7, lr, r4, lsr r6 │ │ │ │ - @ instruction: 0x009e75f4 │ │ │ │ - addseq r7, lr, r4, lsr #10 │ │ │ │ - addseq r7, lr, r4, ror r4 │ │ │ │ - @ instruction: 0x009e73b8 │ │ │ │ - addseq r7, lr, r0, lsl #6 │ │ │ │ - addseq r7, lr, r4, lsl #11 │ │ │ │ - addseq r7, lr, r0, asr #9 │ │ │ │ - addseq r7, lr, ip, lsl #8 │ │ │ │ - addseq r7, lr, r0, asr r3 │ │ │ │ - umullseq r7, lr, ip, r2 │ │ │ │ - addseq r7, lr, r4, lsl r5 │ │ │ │ - addseq r7, lr, ip, asr r4 │ │ │ │ - addseq r7, lr, r4, lsr #7 │ │ │ │ - addseq r7, lr, r8, ror #5 │ │ │ │ - addseq r7, lr, r8, lsr r2 │ │ │ │ - addseq r7, lr, r4, lsr #9 │ │ │ │ - addseq r6, lr, r0, lsr lr │ │ │ │ - addseq r6, lr, r4, ror sp │ │ │ │ - @ instruction: 0x009e6cb8 │ │ │ │ - addseq r6, lr, ip, lsl #24 │ │ │ │ - addseq r6, lr, r4, ror #23 │ │ │ │ - @ instruction: 0x009e6bb4 │ │ │ │ - addseq r6, lr, r4, lsl #23 │ │ │ │ - addseq r6, lr, r4, asr fp │ │ │ │ - addseq r6, lr, r0, lsr fp │ │ │ │ - addseq r6, lr, ip, lsl #22 │ │ │ │ - addseq r6, lr, r8, ror #21 │ │ │ │ - addseq r6, lr, r4, asr #21 │ │ │ │ - addseq r6, lr, r0, lsr #21 │ │ │ │ - addseq r6, lr, ip, ror sl │ │ │ │ - addseq r6, lr, r8, asr sl │ │ │ │ - addseq r6, lr, r4, lsr sl │ │ │ │ - addseq r6, lr, r0, lsl sl │ │ │ │ - addseq r6, lr, r4, ror #19 │ │ │ │ - @ instruction: 0x009e69b8 │ │ │ │ - addseq r6, lr, ip, lsl #19 │ │ │ │ - addseq r6, lr, r8, asr r9 │ │ │ │ - addseq r6, lr, r0, lsr #18 │ │ │ │ - addseq r6, lr, r8, ror #17 │ │ │ │ - @ instruction: 0x009e68b8 │ │ │ │ - addseq r6, lr, ip, lsl #17 │ │ │ │ - addseq r6, lr, r4, ror #16 │ │ │ │ - addseq r6, lr, r8, lsr r8 │ │ │ │ - addseq r6, lr, r0, lsl r8 │ │ │ │ - addseq r6, lr, r0, ror #15 │ │ │ │ - @ instruction: 0x009e67b8 │ │ │ │ - umullseq r6, lr, r4, r7 │ │ │ │ - addseq r6, lr, r0, ror #14 │ │ │ │ - addseq r6, lr, r4, lsr r7 │ │ │ │ - addseq r8, lr, r4, lsl #6 │ │ │ │ - ldrsheq r8, [lr], r8 @ │ │ │ │ - addseq r7, lr, ip, ror #29 │ │ │ │ - @ instruction: 0x009e88f0 │ │ │ │ - addseq r8, lr, ip, asr #13 │ │ │ │ - addseq r8, lr, r8, lsr #9 │ │ │ │ - umullseq r8, lr, ip, r2 │ │ │ │ - umullseq r8, lr, r0, r0 │ │ │ │ - addseq r7, lr, r4, lsl #29 │ │ │ │ - addseq r8, lr, r8, lsl #17 │ │ │ │ - addseq r8, lr, r4, ror #12 │ │ │ │ - addseq r8, lr, r0, asr #8 │ │ │ │ - addseq r8, lr, r4, lsr r2 │ │ │ │ - addseq r8, lr, r8, lsr #32 │ │ │ │ - addseq r7, lr, ip, lsl lr │ │ │ │ - addseq r8, lr, r0, lsr #16 │ │ │ │ - @ instruction: 0x009e85fc │ │ │ │ - @ instruction: 0x009e83d8 │ │ │ │ - addseq r8, lr, ip, asr #3 │ │ │ │ - addseq r7, lr, r0, asr #31 │ │ │ │ - @ instruction: 0x009e7db4 │ │ │ │ - @ instruction: 0x009e87b8 │ │ │ │ - umullseq r8, lr, r4, r5 │ │ │ │ - addseq r8, lr, r0, ror r3 │ │ │ │ - addseq r8, lr, r4, ror #2 │ │ │ │ - addseq r7, lr, r8, asr pc │ │ │ │ - addseq r7, lr, ip, asr #26 │ │ │ │ - addseq r7, lr, r0, lsr #26 │ │ │ │ - addseq r7, lr, r0, lsl ip │ │ │ │ - addseq r7, lr, r0, ror #21 │ │ │ │ - umullseq r7, lr, r0, r9 │ │ │ │ - addseq r7, lr, ip, lsr #16 │ │ │ │ - addseq r7, lr, r0, lsl #14 │ │ │ │ - @ instruction: 0x009e75d4 │ │ │ │ - addseq r7, lr, r8, lsr #9 │ │ │ │ - addseq r7, lr, r0, lsl #7 │ │ │ │ - addseq r7, lr, r4, ror r2 │ │ │ │ - addseq r7, lr, r8, lsl #25 │ │ │ │ - addseq r7, lr, r4, ror fp │ │ │ │ - addseq r7, lr, r0, asr #20 │ │ │ │ + addseq lr, lr, r8, ror #7 │ │ │ │ + addseq lr, lr, r8, asr #2 │ │ │ │ + addseq lr, lr, r4, lsl r9 │ │ │ │ + addseq lr, lr, r8, asr r6 │ │ │ │ + addseq lr, lr, ip, lsl #7 │ │ │ │ + ldrsheq lr, [lr], r0 │ │ │ │ + @ instruction: 0x009ee8bc │ │ │ │ + @ instruction: 0x009ee5fc │ │ │ │ + addseq lr, lr, r0, lsr r3 │ │ │ │ + umullseq lr, lr, r8, r0 @ │ │ │ │ + addseq lr, lr, r4, ror #16 │ │ │ │ + addseq lr, lr, r0, lsr #11 │ │ │ │ + @ instruction: 0x009ee2d4 │ │ │ │ + addseq lr, lr, r0, asr #32 │ │ │ │ + addseq lr, lr, ip, lsl #16 │ │ │ │ + addseq lr, lr, r4, asr #10 │ │ │ │ + addseq lr, lr, r8, ror r2 │ │ │ │ + addseq sp, lr, r8, ror #31 │ │ │ │ + @ instruction: 0x009ee7b4 │ │ │ │ + addseq lr, lr, r8, ror #9 │ │ │ │ + addseq lr, lr, ip, lsl r2 │ │ │ │ + umullseq sp, lr, r0, pc @ │ │ │ │ + addseq sp, lr, r4, ror #30 │ │ │ │ + addseq sp, lr, r8, lsr pc │ │ │ │ + addseq sp, lr, ip, lsl #30 │ │ │ │ + addseq sp, lr, r0, ror #29 │ │ │ │ + addseq sp, lr, r0, asr #29 │ │ │ │ + addseq sp, lr, r0, lsr #29 │ │ │ │ + addseq sp, lr, r0, lsl #29 │ │ │ │ + addseq sp, lr, r0, ror #28 │ │ │ │ + addseq sp, lr, r4, asr #28 │ │ │ │ + addseq sp, lr, r0, lsr #28 │ │ │ │ + @ instruction: 0x009eddfc │ │ │ │ + @ instruction: 0x009eddd8 │ │ │ │ + @ instruction: 0x009eddb4 │ │ │ │ + umullseq sp, lr, r0, sp │ │ │ │ + addseq sp, lr, ip, ror #26 │ │ │ │ + addseq sp, lr, r8, asr #26 │ │ │ │ + addseq sp, lr, r4, lsr #26 │ │ │ │ + @ instruction: 0x009edcf8 │ │ │ │ + addseq sp, lr, ip, asr #25 │ │ │ │ + addseq sp, lr, r0, lsr #25 │ │ │ │ + addseq sp, lr, r4, ror ip │ │ │ │ + addseq sp, lr, r8, asr #24 │ │ │ │ + addseq sp, lr, ip, lsl ip │ │ │ │ + @ instruction: 0x009edbf0 │ │ │ │ + addseq sp, lr, r4, asr #23 │ │ │ │ + umullseq sp, lr, r8, fp │ │ │ │ + addseq sp, lr, r4, ror fp │ │ │ │ + addseq sp, lr, ip, asr #22 │ │ │ │ + addseq sp, lr, r4, lsr #22 │ │ │ │ + addseq sp, lr, r4, lsl #22 │ │ │ │ + @ instruction: 0x009edad8 │ │ │ │ + addseq sp, lr, ip, lsr #21 │ │ │ │ + addseq sp, lr, ip, lsl #21 │ │ │ │ + addseq sp, lr, ip, asr sl │ │ │ │ + addseq sp, lr, r8, lsr sl │ │ │ │ + addseq sp, lr, r8, lsl sl │ │ │ │ + addseq sp, lr, ip, ror #19 │ │ │ │ + addseq sp, lr, r8, asr #19 │ │ │ │ + addseq sp, lr, r8, lsr #19 │ │ │ │ + addseq sp, lr, r4, lsl #19 │ │ │ │ + addseq sp, lr, ip, asr r9 │ │ │ │ + addseq sp, lr, r0, lsr r9 │ │ │ │ + @ instruction: 0x009ed8fc │ │ │ │ + addseq sp, lr, ip, asr #17 │ │ │ │ + addseq sp, lr, r8, lsr #17 │ │ │ │ + addseq sp, lr, r8, ror r8 │ │ │ │ + addseq sp, lr, r4, asr #16 │ │ │ │ + addseq sp, lr, r4, lsl r8 │ │ │ │ + addseq sp, lr, ip, ror #15 │ │ │ │ + addseq sp, lr, r4, asr #15 │ │ │ │ + umullseq sp, lr, ip, r7 │ │ │ │ + addseq sp, lr, ip, ror r7 │ │ │ │ + addseq sp, lr, r0, asr r7 │ │ │ │ + addseq sp, lr, ip, lsl r7 │ │ │ │ + addseq sp, lr, r8, ror #13 │ │ │ │ + @ instruction: 0x009ed6b4 │ │ │ │ + addseq sp, lr, r0, lsl #13 │ │ │ │ + addseq sp, lr, ip, asr #12 │ │ │ │ + addseq sp, lr, r8, lsl r6 │ │ │ │ + addseq sp, lr, r4, ror #11 │ │ │ │ + @ instruction: 0x009ed5b0 │ │ │ │ + addseq sp, lr, ip, ror r5 │ │ │ │ + addseq sp, lr, r8, asr #10 │ │ │ │ + addseq sp, lr, r4, lsl r5 │ │ │ │ + addseq sp, lr, r0, ror #9 │ │ │ │ + addseq sp, lr, ip, lsr #9 │ │ │ │ + addseq sp, lr, r8, ror r4 │ │ │ │ + addseq sp, lr, r4, asr #8 │ │ │ │ + addseq sp, lr, r0, lsl r4 │ │ │ │ + @ instruction: 0x009ed3dc │ │ │ │ + addseq sp, lr, r8, lsr #7 │ │ │ │ + addseq sp, lr, r4, ror r3 │ │ │ │ + addseq sp, lr, r0, asr #6 │ │ │ │ + addseq sp, lr, ip, lsl #6 │ │ │ │ + @ instruction: 0x009ed2d8 │ │ │ │ + addseq sp, lr, r4, lsr #5 │ │ │ │ + addseq sp, lr, r0, ror r2 │ │ │ │ + addseq sp, lr, ip, lsr r2 │ │ │ │ + addseq sp, lr, r8, lsl #4 │ │ │ │ + @ instruction: 0x009ed1d4 │ │ │ │ + addseq sp, lr, r0, lsr #3 │ │ │ │ + addseq sp, lr, ip, ror #2 │ │ │ │ + addseq sp, lr, r8, lsr r1 │ │ │ │ + addseq sp, lr, r4, lsl #2 │ │ │ │ + ldrsbeq sp, [lr], r0 │ │ │ │ + addseq sp, lr, r8, lsr #1 │ │ │ │ + addseq sp, lr, r4, rrx │ │ │ │ + addseq r1, pc, r4, ror r2 @ │ │ │ │ + addseq r1, pc, r0, asr #4 │ │ │ │ + addseq r1, pc, ip, lsl #4 │ │ │ │ + @ instruction: 0x009f11d8 │ │ │ │ + addseq r1, pc, r4, lsr #3 │ │ │ │ + addseq r1, pc, r0, ror r1 @ │ │ │ │ + addseq r1, pc, ip, lsr r1 @ │ │ │ │ + addseq r1, pc, r0, lsl r1 @ │ │ │ │ + addseq r1, pc, r4, ror #1 │ │ │ │ + ldrheq r1, [pc], r8 │ │ │ │ + addseq r1, pc, ip, lsl #1 │ │ │ │ + addseq r1, pc, r0, rrx │ │ │ │ + addseq r1, pc, r4, lsr r0 @ │ │ │ │ + addseq r1, pc, r8 │ │ │ │ + @ instruction: 0x009f0fdc │ │ │ │ + @ instruction: 0x009f0fb0 │ │ │ │ + addseq r0, pc, r4, lsl #31 │ │ │ │ + addseq r0, pc, r8, asr pc @ │ │ │ │ + addseq r0, pc, ip, lsr #30 │ │ │ │ + addseq r0, pc, r0, lsl #30 │ │ │ │ + @ instruction: 0x009f0ed4 │ │ │ │ + addseq r0, pc, r8, lsr #29 │ │ │ │ + addseq r0, pc, ip, ror lr @ │ │ │ │ + addseq r0, pc, ip, asr #28 │ │ │ │ + addseq r0, pc, r8, lsl lr @ │ │ │ │ + addseq r0, pc, r4, ror #27 │ │ │ │ + @ instruction: 0x009f0db0 │ │ │ │ + umullseq r0, pc, r0, sp @ │ │ │ │ + addseq r0, pc, r0, ror sp @ │ │ │ │ + addseq r0, pc, r0, asr sp @ │ │ │ │ + addseq r0, pc, r0, lsr sp @ │ │ │ │ + addseq r0, pc, r0, lsl sp @ │ │ │ │ + @ instruction: 0x009f0cf0 │ │ │ │ + @ instruction: 0x009f0cd0 │ │ │ │ + @ instruction: 0x009f0cb0 │ │ │ │ + umullseq r0, pc, r0, ip @ │ │ │ │ + addseq r0, pc, r0, ror ip @ │ │ │ │ + addseq r0, pc, r0, asr ip @ │ │ │ │ + addseq r0, pc, r0, lsr ip @ │ │ │ │ + addseq r0, pc, r0, lsl ip @ │ │ │ │ + @ instruction: 0x009f0bf0 │ │ │ │ + @ instruction: 0x009f0bd0 │ │ │ │ + @ instruction: 0x009f0bb0 │ │ │ │ + umullseq r0, pc, r0, fp @ │ │ │ │ + addseq r0, pc, r0, ror fp @ │ │ │ │ + addseq r0, pc, r0, asr fp @ │ │ │ │ + addseq r0, pc, r0, lsr fp @ │ │ │ │ + addseq r0, pc, r0, lsl fp @ │ │ │ │ + @ instruction: 0x009f0af0 │ │ │ │ + @ instruction: 0x009f0ad0 │ │ │ │ + @ instruction: 0x009f0ab0 │ │ │ │ + umullseq r0, pc, r0, sl @ │ │ │ │ + addseq r0, pc, r0, ror sl @ │ │ │ │ + addseq r0, pc, r0, asr sl @ │ │ │ │ + addseq r0, pc, r0, lsr sl @ │ │ │ │ + addseq r0, pc, r0, lsl sl @ │ │ │ │ + @ instruction: 0x009f09f0 │ │ │ │ + @ instruction: 0x009f09d0 │ │ │ │ + @ instruction: 0x009f09b0 │ │ │ │ + addseq r0, pc, r0, lsl #19 │ │ │ │ + umullseq r0, pc, ip, r8 @ │ │ │ │ + @ instruction: 0x009f07b8 │ │ │ │ + @ instruction: 0x009f06d4 │ │ │ │ + @ instruction: 0x009f05f4 │ │ │ │ + addseq r7, lr, r4, lsl r9 │ │ │ │ addseq r7, lr, ip, ror #17 │ │ │ │ - umullseq r7, lr, r0, r7 │ │ │ │ - addseq r7, lr, r4, ror #12 │ │ │ │ - addseq r7, lr, r8, lsr r5 │ │ │ │ - addseq r7, lr, ip, lsl #8 │ │ │ │ - addseq r7, lr, r8, ror #5 │ │ │ │ - @ instruction: 0x009e71dc │ │ │ │ - @ instruction: 0x009e7bf0 │ │ │ │ - @ instruction: 0x009e7ad8 │ │ │ │ - addseq r7, lr, r0, lsr #19 │ │ │ │ + addseq r7, lr, r8, asr #17 │ │ │ │ + umullseq r7, lr, r4, r8 │ │ │ │ + @ instruction: 0x009e77dc │ │ │ │ + addseq r7, lr, ip, lsl #14 │ │ │ │ addseq r7, lr, r8, asr #16 │ │ │ │ + addseq r7, lr, r4, lsl #15 │ │ │ │ + addseq r7, lr, r0, asr #13 │ │ │ │ + @ instruction: 0x009e77fc │ │ │ │ + addseq r7, lr, ip, lsr #14 │ │ │ │ + addseq r7, lr, r4, ror r6 │ │ │ │ + @ instruction: 0x009e77b0 │ │ │ │ + @ instruction: 0x009e76d4 │ │ │ │ + addseq r7, lr, r8, lsr #12 │ │ │ │ + addseq r7, lr, r8, ror #11 │ │ │ │ + addseq r7, lr, r8, lsl r5 │ │ │ │ + addseq r7, lr, r8, ror #8 │ │ │ │ + addseq r7, lr, ip, lsr #7 │ │ │ │ + @ instruction: 0x009e72f4 │ │ │ │ + addseq r7, lr, r8, ror r5 │ │ │ │ + @ instruction: 0x009e74b4 │ │ │ │ + addseq r7, lr, r0, lsl #8 │ │ │ │ + addseq r7, lr, r4, asr #6 │ │ │ │ + umullseq r7, lr, r0, r2 │ │ │ │ + addseq r7, lr, r8, lsl #10 │ │ │ │ + addseq r7, lr, r0, asr r4 │ │ │ │ + umullseq r7, lr, r8, r3 │ │ │ │ + @ instruction: 0x009e72dc │ │ │ │ + addseq r7, lr, ip, lsr #4 │ │ │ │ + umullseq r7, lr, r8, r4 │ │ │ │ + addseq r6, lr, r4, lsr #28 │ │ │ │ + addseq r6, lr, r8, ror #26 │ │ │ │ + addseq r6, lr, ip, lsr #25 │ │ │ │ + addseq r6, lr, r0, lsl #24 │ │ │ │ + @ instruction: 0x009e6bd8 │ │ │ │ + addseq r6, lr, r8, lsr #23 │ │ │ │ + addseq r6, lr, r8, ror fp │ │ │ │ + addseq r6, lr, r8, asr #22 │ │ │ │ + addseq r6, lr, r4, lsr #22 │ │ │ │ + addseq r6, lr, r0, lsl #22 │ │ │ │ + @ instruction: 0x009e6adc │ │ │ │ + @ instruction: 0x009e6ab8 │ │ │ │ + umullseq r6, lr, r4, sl │ │ │ │ + addseq r6, lr, r0, ror sl │ │ │ │ + addseq r6, lr, ip, asr #20 │ │ │ │ + addseq r6, lr, r8, lsr #20 │ │ │ │ + addseq r6, lr, r4, lsl #20 │ │ │ │ + @ instruction: 0x009e69d8 │ │ │ │ + addseq r6, lr, ip, lsr #19 │ │ │ │ + addseq r6, lr, r0, lsl #19 │ │ │ │ + addseq r6, lr, ip, asr #18 │ │ │ │ + addseq r6, lr, r4, lsl r9 │ │ │ │ + @ instruction: 0x009e68dc │ │ │ │ + addseq r6, lr, ip, lsr #17 │ │ │ │ + addseq r6, lr, r0, lsl #17 │ │ │ │ + addseq r6, lr, r8, asr r8 │ │ │ │ + addseq r6, lr, ip, lsr #16 │ │ │ │ + addseq r6, lr, r4, lsl #16 │ │ │ │ + @ instruction: 0x009e67d4 │ │ │ │ + addseq r6, lr, ip, lsr #15 │ │ │ │ + addseq r6, lr, r8, lsl #15 │ │ │ │ + addseq r6, lr, r4, asr r7 │ │ │ │ + addseq r6, lr, r8, lsr #14 │ │ │ │ + @ instruction: 0x009e82f8 │ │ │ │ + addseq r8, lr, ip, ror #1 │ │ │ │ + addseq r7, lr, r0, ror #29 │ │ │ │ + addseq r8, lr, r4, ror #17 │ │ │ │ + addseq r8, lr, r0, asr #13 │ │ │ │ + umullseq r8, lr, ip, r4 │ │ │ │ + umullseq r8, lr, r0, r2 │ │ │ │ + addseq r8, lr, r4, lsl #1 │ │ │ │ + addseq r7, lr, r8, ror lr │ │ │ │ + addseq r8, lr, ip, ror r8 │ │ │ │ + addseq r8, lr, r8, asr r6 │ │ │ │ + addseq r8, lr, r4, lsr r4 │ │ │ │ + addseq r8, lr, r8, lsr #4 │ │ │ │ + addseq r8, lr, ip, lsl r0 │ │ │ │ + addseq r7, lr, r0, lsl lr │ │ │ │ + addseq r8, lr, r4, lsl r8 │ │ │ │ + @ instruction: 0x009e85f0 │ │ │ │ + addseq r8, lr, ip, asr #7 │ │ │ │ + addseq r8, lr, r0, asr #3 │ │ │ │ + @ instruction: 0x009e7fb4 │ │ │ │ + addseq r7, lr, r8, lsr #27 │ │ │ │ + addseq r8, lr, ip, lsr #15 │ │ │ │ + addseq r8, lr, r8, lsl #11 │ │ │ │ + addseq r8, lr, r4, ror #6 │ │ │ │ + addseq r8, lr, r8, asr r1 │ │ │ │ + addseq r7, lr, ip, asr #30 │ │ │ │ + addseq r7, lr, r0, asr #26 │ │ │ │ + addseq r7, lr, r4, lsl sp │ │ │ │ + addseq r7, lr, r4, lsl #24 │ │ │ │ + @ instruction: 0x009e7ad4 │ │ │ │ + addseq r7, lr, r4, lsl #19 │ │ │ │ + addseq r7, lr, r0, lsr #16 │ │ │ │ @ instruction: 0x009e76f4 │ │ │ │ addseq r7, lr, r8, asr #11 │ │ │ │ umullseq r7, lr, ip, r4 │ │ │ │ - addseq r7, lr, r0, ror r3 │ │ │ │ - addseq r7, lr, r0, asr r2 │ │ │ │ - addseq r7, lr, r4, asr #2 │ │ │ │ - addseq r7, lr, r8, asr fp │ │ │ │ - addseq r7, lr, ip, lsr sl │ │ │ │ - addseq r7, lr, r0, lsl #18 │ │ │ │ - addseq r7, lr, r4, lsr #15 │ │ │ │ + addseq r7, lr, r4, ror r3 │ │ │ │ + addseq r7, lr, r8, ror #4 │ │ │ │ + addseq r7, lr, ip, ror ip │ │ │ │ + addseq r7, lr, r8, ror #22 │ │ │ │ + addseq r7, lr, r4, lsr sl │ │ │ │ + addseq r7, lr, r0, ror #17 │ │ │ │ + addseq r7, lr, r4, lsl #15 │ │ │ │ addseq r7, lr, r8, asr r6 │ │ │ │ addseq r7, lr, ip, lsr #10 │ │ │ │ addseq r7, lr, r0, lsl #8 │ │ │ │ - @ instruction: 0x009e72d4 │ │ │ │ - @ instruction: 0x009e71b8 │ │ │ │ - addseq r7, lr, ip, lsr #1 │ │ │ │ - addseq r7, lr, r0, asr #21 │ │ │ │ - addseq r7, lr, r0, lsr #19 │ │ │ │ - addseq r7, lr, r0, ror #16 │ │ │ │ - addseq r7, lr, r0, lsl #14 │ │ │ │ + @ instruction: 0x009e72dc │ │ │ │ + @ instruction: 0x009e71d0 │ │ │ │ + addseq r7, lr, r4, ror #23 │ │ │ │ + addseq r7, lr, ip, asr #21 │ │ │ │ + umullseq r7, lr, r4, r9 │ │ │ │ + addseq r7, lr, ip, lsr r8 │ │ │ │ + addseq r7, lr, r8, ror #13 │ │ │ │ @ instruction: 0x009e75bc │ │ │ │ umullseq r7, lr, r0, r4 │ │ │ │ addseq r7, lr, r4, ror #6 │ │ │ │ - addseq r7, lr, r8, lsr r2 │ │ │ │ - addseq r7, lr, r0, lsr #2 │ │ │ │ - addseq r7, lr, r4, lsl r0 │ │ │ │ - addseq r7, lr, r8, lsr #20 │ │ │ │ - addseq r7, lr, r4, lsl #18 │ │ │ │ - addseq r7, lr, r0, asr #15 │ │ │ │ - addseq r7, lr, ip, asr r6 │ │ │ │ + addseq r7, lr, r4, asr #4 │ │ │ │ + addseq r7, lr, r8, lsr r1 │ │ │ │ + addseq r7, lr, ip, asr #22 │ │ │ │ + addseq r7, lr, r0, lsr sl │ │ │ │ + @ instruction: 0x009e78f4 │ │ │ │ + umullseq r7, lr, r8, r7 │ │ │ │ + addseq r7, lr, ip, asr #12 │ │ │ │ addseq r7, lr, r0, lsr #10 │ │ │ │ @ instruction: 0x009e73f4 │ │ │ │ addseq r7, lr, r8, asr #5 │ │ │ │ - umullseq r7, lr, ip, r1 │ │ │ │ - addseq r7, lr, r8, lsl #1 │ │ │ │ - addseq r6, lr, ip, ror pc │ │ │ │ - umullseq r7, lr, r0, r9 │ │ │ │ - addseq r7, lr, r8, ror #16 │ │ │ │ - addseq r7, lr, r0, lsr #14 │ │ │ │ - @ instruction: 0x009e75b8 │ │ │ │ + addseq r7, lr, ip, lsr #3 │ │ │ │ + addseq r7, lr, r0, lsr #1 │ │ │ │ + @ instruction: 0x009e7ab4 │ │ │ │ + umullseq r7, lr, r4, r9 │ │ │ │ + addseq r7, lr, r4, asr r8 │ │ │ │ + @ instruction: 0x009e76f4 │ │ │ │ + @ instruction: 0x009e75b0 │ │ │ │ addseq r7, lr, r4, lsl #9 │ │ │ │ addseq r7, lr, r8, asr r3 │ │ │ │ addseq r7, lr, ip, lsr #4 │ │ │ │ - addseq r7, lr, r0, lsl #2 │ │ │ │ - @ instruction: 0x009e6ff0 │ │ │ │ - addseq r6, lr, r4, ror #29 │ │ │ │ + addseq r7, lr, r4, lsl r1 │ │ │ │ + addseq r7, lr, r8 │ │ │ │ + addseq r7, lr, ip, lsl sl │ │ │ │ @ instruction: 0x009e78f8 │ │ │ │ - addseq r7, lr, ip, asr #15 │ │ │ │ - addseq r7, lr, r0, lsl #13 │ │ │ │ + @ instruction: 0x009e77b4 │ │ │ │ + addseq r7, lr, r0, asr r6 │ │ │ │ addseq r7, lr, r4, lsl r5 │ │ │ │ addseq r7, lr, r8, ror #7 │ │ │ │ @ instruction: 0x009e72bc │ │ │ │ umullseq r7, lr, r0, r1 │ │ │ │ - addseq r7, lr, r4, rrx │ │ │ │ - addseq r6, lr, r8, asr pc │ │ │ │ - addseq r6, lr, ip, asr #28 │ │ │ │ - addseq r6, lr, r8, lsr #28 │ │ │ │ - addseq r6, lr, r0, lsl #28 │ │ │ │ - @ instruction: 0x009e6dd8 │ │ │ │ - @ instruction: 0x009e6db0 │ │ │ │ - addseq r6, lr, r8, lsl #27 │ │ │ │ - addseq r6, lr, r8, asr sp │ │ │ │ - addseq r6, lr, r8, lsr #26 │ │ │ │ - @ instruction: 0x009e6cfc │ │ │ │ - addseq r6, lr, r8, asr #25 │ │ │ │ - umullseq r6, lr, ip, ip │ │ │ │ - addseq r6, lr, r0, ror ip │ │ │ │ - addseq r6, lr, r4, asr #24 │ │ │ │ - addseq r6, lr, r4, lsl ip │ │ │ │ - addseq r6, lr, r4, ror #23 │ │ │ │ - @ instruction: 0x009e6bb4 │ │ │ │ - addseq r6, lr, r4, lsl #23 │ │ │ │ - addseq r6, lr, r4, asr fp │ │ │ │ - addseq r6, lr, r0, lsr #22 │ │ │ │ - @ instruction: 0x009e6af0 │ │ │ │ - @ instruction: 0x009e6abc │ │ │ │ - umullseq r6, lr, r4, sl │ │ │ │ - addseq r6, pc, ip, lsr #9 │ │ │ │ - addseq r5, lr, r0, lsr #25 │ │ │ │ - addseq r5, lr, r8, ror ip │ │ │ │ - addseq r7, sp, ip, asr #16 │ │ │ │ + addseq r7, lr, ip, ror r0 │ │ │ │ + addseq r6, lr, r0, ror pc │ │ │ │ + addseq r7, lr, r4, lsl #19 │ │ │ │ + addseq r7, lr, ip, asr r8 │ │ │ │ + addseq r7, lr, r4, lsl r7 │ │ │ │ + addseq r7, lr, ip, lsr #11 │ │ │ │ + addseq r7, lr, r8, ror r4 │ │ │ │ + addseq r7, lr, ip, asr #6 │ │ │ │ + addseq r7, lr, r0, lsr #4 │ │ │ │ + ldrsheq r7, [lr], r4 │ │ │ │ + addseq r6, lr, r4, ror #31 │ │ │ │ + @ instruction: 0x009e6ed8 │ │ │ │ + addseq r7, lr, ip, ror #17 │ │ │ │ + addseq r7, lr, r0, asr #15 │ │ │ │ + addseq r7, lr, r4, ror r6 │ │ │ │ + addseq r7, lr, r8, lsl #10 │ │ │ │ + @ instruction: 0x009e73dc │ │ │ │ + @ instruction: 0x009e72b0 │ │ │ │ + addseq r7, lr, r4, lsl #3 │ │ │ │ + addseq r7, lr, r8, asr r0 │ │ │ │ + addseq r6, lr, ip, asr #30 │ │ │ │ + addseq r6, lr, r0, asr #28 │ │ │ │ + addseq r6, lr, ip, lsl lr │ │ │ │ + @ instruction: 0x009e6df4 │ │ │ │ + addseq r6, lr, ip, asr #27 │ │ │ │ + addseq r6, lr, r4, lsr #27 │ │ │ │ + addseq r6, lr, ip, ror sp │ │ │ │ + addseq r6, lr, ip, asr #26 │ │ │ │ + addseq r6, lr, ip, lsl sp │ │ │ │ + @ instruction: 0x009e6cf0 │ │ │ │ + @ instruction: 0x009e6cbc │ │ │ │ + umullseq r6, lr, r0, ip │ │ │ │ + addseq r6, lr, r4, ror #24 │ │ │ │ + addseq r6, lr, r8, lsr ip │ │ │ │ + addseq r6, lr, r8, lsl #24 │ │ │ │ + @ instruction: 0x009e6bd8 │ │ │ │ + addseq r6, lr, r8, lsr #23 │ │ │ │ + addseq r6, lr, r8, ror fp │ │ │ │ + addseq r6, lr, r8, asr #22 │ │ │ │ + addseq r6, lr, r4, lsl fp │ │ │ │ + addseq r6, lr, r4, ror #21 │ │ │ │ + @ instruction: 0x009e6ab0 │ │ │ │ + addseq r6, lr, r8, lsl #21 │ │ │ │ + addseq r6, pc, r0, lsr #9 │ │ │ │ + umullseq r5, lr, r4, ip │ │ │ │ + addseq r5, lr, ip, ror #24 │ │ │ │ addseq r7, sp, r0, asr #16 │ │ │ │ - ldr r0, [pc, #-672] @ 377a2c │ │ │ │ + addseq r7, sp, r4, lsr r8 │ │ │ │ + ldr r0, [pc, #-672] @ 377a78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-680] @ 377a30 │ │ │ │ + ldr r0, [pc, #-680] @ 377a7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-688] @ 377a34 │ │ │ │ + ldr r0, [pc, #-688] @ 377a80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-696] @ 377a38 │ │ │ │ + ldr r0, [pc, #-696] @ 377a84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-704] @ 377a3c │ │ │ │ + ldr r0, [pc, #-704] @ 377a88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-712] @ 377a40 │ │ │ │ + ldr r0, [pc, #-712] @ 377a8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-720] @ 377a44 │ │ │ │ + ldr r0, [pc, #-720] @ 377a90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-728] @ 377a48 │ │ │ │ + ldr r0, [pc, #-728] @ 377a94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-736] @ 377a4c │ │ │ │ + ldr r0, [pc, #-736] @ 377a98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-744] @ 377a50 │ │ │ │ + ldr r0, [pc, #-744] @ 377a9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-752] @ 377a54 │ │ │ │ + ldr r0, [pc, #-752] @ 377aa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-760] @ 377a58 │ │ │ │ + ldr r0, [pc, #-760] @ 377aa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-768] @ 377a5c │ │ │ │ + ldr r0, [pc, #-768] @ 377aa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-776] @ 377a60 │ │ │ │ + ldr r0, [pc, #-776] @ 377aac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-784] @ 377a64 │ │ │ │ + ldr r0, [pc, #-784] @ 377ab0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-792] @ 377a68 │ │ │ │ + ldr r0, [pc, #-792] @ 377ab4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-800] @ 377a6c │ │ │ │ + ldr r0, [pc, #-800] @ 377ab8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-808] @ 377a70 │ │ │ │ + ldr r0, [pc, #-808] @ 377abc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-816] @ 377a74 │ │ │ │ + ldr r0, [pc, #-816] @ 377ac0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-824] @ 377a78 │ │ │ │ + ldr r0, [pc, #-824] @ 377ac4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-832] @ 377a7c │ │ │ │ + ldr r0, [pc, #-832] @ 377ac8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-840] @ 377a80 │ │ │ │ + ldr r0, [pc, #-840] @ 377acc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-848] @ 377a84 │ │ │ │ + ldr r0, [pc, #-848] @ 377ad0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-856] @ 377a88 │ │ │ │ + ldr r0, [pc, #-856] @ 377ad4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-864] @ 377a8c │ │ │ │ + ldr r0, [pc, #-864] @ 377ad8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-872] @ 377a90 │ │ │ │ + ldr r0, [pc, #-872] @ 377adc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-880] @ 377a94 │ │ │ │ + ldr r0, [pc, #-880] @ 377ae0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-888] @ 377a98 │ │ │ │ + ldr r0, [pc, #-888] @ 377ae4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-896] @ 377a9c │ │ │ │ + ldr r0, [pc, #-896] @ 377ae8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-904] @ 377aa0 │ │ │ │ + ldr r0, [pc, #-904] @ 377aec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-912] @ 377aa4 │ │ │ │ + ldr r0, [pc, #-912] @ 377af0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-920] @ 377aa8 │ │ │ │ + ldr r0, [pc, #-920] @ 377af4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-928] @ 377aac │ │ │ │ + ldr r0, [pc, #-928] @ 377af8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-936] @ 377ab0 │ │ │ │ + ldr r0, [pc, #-936] @ 377afc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-944] @ 377ab4 │ │ │ │ + ldr r0, [pc, #-944] @ 377b00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-952] @ 377ab8 │ │ │ │ + ldr r0, [pc, #-952] @ 377b04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-960] @ 377abc │ │ │ │ + ldr r0, [pc, #-960] @ 377b08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-968] @ 377ac0 │ │ │ │ + ldr r0, [pc, #-968] @ 377b0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-976] @ 377ac4 │ │ │ │ + ldr r0, [pc, #-976] @ 377b10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-984] @ 377ac8 │ │ │ │ + ldr r0, [pc, #-984] @ 377b14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-992] @ 377acc │ │ │ │ + ldr r0, [pc, #-992] @ 377b18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1000] @ 377ad0 │ │ │ │ + ldr r0, [pc, #-1000] @ 377b1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1008] @ 377ad4 │ │ │ │ + ldr r0, [pc, #-1008] @ 377b20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1016] @ 377ad8 │ │ │ │ + ldr r0, [pc, #-1016] @ 377b24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1024] @ 377adc │ │ │ │ + ldr r0, [pc, #-1024] @ 377b28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1032] @ 377ae0 │ │ │ │ + ldr r0, [pc, #-1032] @ 377b2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1040] @ 377ae4 │ │ │ │ + ldr r0, [pc, #-1040] @ 377b30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1048] @ 377ae8 │ │ │ │ + ldr r0, [pc, #-1048] @ 377b34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1056] @ 377aec │ │ │ │ + ldr r0, [pc, #-1056] @ 377b38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1064] @ 377af0 │ │ │ │ + ldr r0, [pc, #-1064] @ 377b3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1072] @ 377af4 │ │ │ │ + ldr r0, [pc, #-1072] @ 377b40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1080] @ 377af8 │ │ │ │ + ldr r0, [pc, #-1080] @ 377b44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1088] @ 377afc │ │ │ │ + ldr r0, [pc, #-1088] @ 377b48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1096] @ 377b00 │ │ │ │ + ldr r0, [pc, #-1096] @ 377b4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1104] @ 377b04 │ │ │ │ + ldr r0, [pc, #-1104] @ 377b50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1112] @ 377b08 │ │ │ │ + ldr r0, [pc, #-1112] @ 377b54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1120] @ 377b0c │ │ │ │ + ldr r0, [pc, #-1120] @ 377b58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1128] @ 377b10 │ │ │ │ + ldr r0, [pc, #-1128] @ 377b5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1136] @ 377b14 │ │ │ │ + ldr r0, [pc, #-1136] @ 377b60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1144] @ 377b18 │ │ │ │ + ldr r0, [pc, #-1144] @ 377b64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1152] @ 377b1c │ │ │ │ + ldr r0, [pc, #-1152] @ 377b68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1160] @ 377b20 │ │ │ │ + ldr r0, [pc, #-1160] @ 377b6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1168] @ 377b24 │ │ │ │ + ldr r0, [pc, #-1168] @ 377b70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1176] @ 377b28 │ │ │ │ + ldr r0, [pc, #-1176] @ 377b74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1184] @ 377b2c │ │ │ │ + ldr r0, [pc, #-1184] @ 377b78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1192] @ 377b30 │ │ │ │ + ldr r0, [pc, #-1192] @ 377b7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1200] @ 377b34 │ │ │ │ + ldr r0, [pc, #-1200] @ 377b80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1208] @ 377b38 │ │ │ │ + ldr r0, [pc, #-1208] @ 377b84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1216] @ 377b3c │ │ │ │ + ldr r0, [pc, #-1216] @ 377b88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1224] @ 377b40 │ │ │ │ + ldr r0, [pc, #-1224] @ 377b8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1232] @ 377b44 │ │ │ │ + ldr r0, [pc, #-1232] @ 377b90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1240] @ 377b48 │ │ │ │ + ldr r0, [pc, #-1240] @ 377b94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1248] @ 377b4c │ │ │ │ + ldr r0, [pc, #-1248] @ 377b98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1256] @ 377b50 │ │ │ │ + ldr r0, [pc, #-1256] @ 377b9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1264] @ 377b54 │ │ │ │ + ldr r0, [pc, #-1264] @ 377ba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1272] @ 377b58 │ │ │ │ + ldr r0, [pc, #-1272] @ 377ba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1280] @ 377b5c │ │ │ │ + ldr r0, [pc, #-1280] @ 377ba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1288] @ 377b60 │ │ │ │ + ldr r0, [pc, #-1288] @ 377bac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1296] @ 377b64 │ │ │ │ + ldr r0, [pc, #-1296] @ 377bb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1304] @ 377b68 │ │ │ │ + ldr r0, [pc, #-1304] @ 377bb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1312] @ 377b6c │ │ │ │ + ldr r0, [pc, #-1312] @ 377bb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1320] @ 377b70 │ │ │ │ + ldr r0, [pc, #-1320] @ 377bbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1328] @ 377b74 │ │ │ │ + ldr r0, [pc, #-1328] @ 377bc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1336] @ 377b78 │ │ │ │ + ldr r0, [pc, #-1336] @ 377bc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1344] @ 377b7c │ │ │ │ + ldr r0, [pc, #-1344] @ 377bc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1352] @ 377b80 │ │ │ │ + ldr r0, [pc, #-1352] @ 377bcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1360] @ 377b84 │ │ │ │ + ldr r0, [pc, #-1360] @ 377bd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1368] @ 377b88 │ │ │ │ + ldr r0, [pc, #-1368] @ 377bd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1376] @ 377b8c │ │ │ │ + ldr r0, [pc, #-1376] @ 377bd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1384] @ 377b90 │ │ │ │ + ldr r0, [pc, #-1384] @ 377bdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1392] @ 377b94 │ │ │ │ + ldr r0, [pc, #-1392] @ 377be0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1400] @ 377b98 │ │ │ │ + ldr r0, [pc, #-1400] @ 377be4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1408] @ 377b9c │ │ │ │ + ldr r0, [pc, #-1408] @ 377be8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1416] @ 377ba0 │ │ │ │ + ldr r0, [pc, #-1416] @ 377bec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1424] @ 377ba4 │ │ │ │ + ldr r0, [pc, #-1424] @ 377bf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1432] @ 377ba8 │ │ │ │ + ldr r0, [pc, #-1432] @ 377bf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1440] @ 377bac │ │ │ │ + ldr r0, [pc, #-1440] @ 377bf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1448] @ 377bb0 │ │ │ │ + ldr r0, [pc, #-1448] @ 377bfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1456] @ 377bb4 │ │ │ │ + ldr r0, [pc, #-1456] @ 377c00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1464] @ 377bb8 │ │ │ │ + ldr r0, [pc, #-1464] @ 377c04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1472] @ 377bbc │ │ │ │ + ldr r0, [pc, #-1472] @ 377c08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1480] @ 377bc0 │ │ │ │ + ldr r0, [pc, #-1480] @ 377c0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1488] @ 377bc4 │ │ │ │ + ldr r0, [pc, #-1488] @ 377c10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1496] @ 377bc8 │ │ │ │ + ldr r0, [pc, #-1496] @ 377c14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1504] @ 377bcc │ │ │ │ + ldr r0, [pc, #-1504] @ 377c18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1512] @ 377bd0 │ │ │ │ + ldr r0, [pc, #-1512] @ 377c1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1520] @ 377bd4 │ │ │ │ + ldr r0, [pc, #-1520] @ 377c20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1528] @ 377bd8 │ │ │ │ + ldr r0, [pc, #-1528] @ 377c24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1536] @ 377bdc │ │ │ │ + ldr r0, [pc, #-1536] @ 377c28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1544] @ 377be0 │ │ │ │ + ldr r0, [pc, #-1544] @ 377c2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1552] @ 377be4 │ │ │ │ + ldr r0, [pc, #-1552] @ 377c30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1560] @ 377be8 │ │ │ │ + ldr r0, [pc, #-1560] @ 377c34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1568] @ 377bec │ │ │ │ + ldr r0, [pc, #-1568] @ 377c38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1576] @ 377bf0 │ │ │ │ + ldr r0, [pc, #-1576] @ 377c3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1584] @ 377bf4 │ │ │ │ + ldr r0, [pc, #-1584] @ 377c40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1592] @ 377bf8 │ │ │ │ + ldr r0, [pc, #-1592] @ 377c44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1600] @ 377bfc │ │ │ │ + ldr r0, [pc, #-1600] @ 377c48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1608] @ 377c00 │ │ │ │ + ldr r0, [pc, #-1608] @ 377c4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1616] @ 377c04 │ │ │ │ + ldr r0, [pc, #-1616] @ 377c50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1624] @ 377c08 │ │ │ │ + ldr r0, [pc, #-1624] @ 377c54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1632] @ 377c0c │ │ │ │ + ldr r0, [pc, #-1632] @ 377c58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1640] @ 377c10 │ │ │ │ + ldr r0, [pc, #-1640] @ 377c5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1648] @ 377c14 │ │ │ │ + ldr r0, [pc, #-1648] @ 377c60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1656] @ 377c18 │ │ │ │ + ldr r0, [pc, #-1656] @ 377c64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1664] @ 377c1c │ │ │ │ + ldr r0, [pc, #-1664] @ 377c68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1672] @ 377c20 │ │ │ │ + ldr r0, [pc, #-1672] @ 377c6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1680] @ 377c24 │ │ │ │ + ldr r0, [pc, #-1680] @ 377c70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1688] @ 377c28 │ │ │ │ + ldr r0, [pc, #-1688] @ 377c74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1696] @ 377c2c │ │ │ │ + ldr r0, [pc, #-1696] @ 377c78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1704] @ 377c30 │ │ │ │ + ldr r0, [pc, #-1704] @ 377c7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1712] @ 377c34 │ │ │ │ + ldr r0, [pc, #-1712] @ 377c80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1720] @ 377c38 │ │ │ │ + ldr r0, [pc, #-1720] @ 377c84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1728] @ 377c3c │ │ │ │ + ldr r0, [pc, #-1728] @ 377c88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1736] @ 377c40 │ │ │ │ + ldr r0, [pc, #-1736] @ 377c8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1744] @ 377c44 │ │ │ │ + ldr r0, [pc, #-1744] @ 377c90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1752] @ 377c48 │ │ │ │ + ldr r0, [pc, #-1752] @ 377c94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1760] @ 377c4c │ │ │ │ + ldr r0, [pc, #-1760] @ 377c98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1768] @ 377c50 │ │ │ │ + ldr r0, [pc, #-1768] @ 377c9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1776] @ 377c54 │ │ │ │ + ldr r0, [pc, #-1776] @ 377ca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1784] @ 377c58 │ │ │ │ + ldr r0, [pc, #-1784] @ 377ca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1792] @ 377c5c │ │ │ │ + ldr r0, [pc, #-1792] @ 377ca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1800] @ 377c60 │ │ │ │ + ldr r0, [pc, #-1800] @ 377cac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1808] @ 377c64 │ │ │ │ + ldr r0, [pc, #-1808] @ 377cb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1816] @ 377c68 │ │ │ │ + ldr r0, [pc, #-1816] @ 377cb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1824] @ 377c6c │ │ │ │ + ldr r0, [pc, #-1824] @ 377cb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1832] @ 377c70 │ │ │ │ + ldr r0, [pc, #-1832] @ 377cbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1840] @ 377c74 │ │ │ │ + ldr r0, [pc, #-1840] @ 377cc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1848] @ 377c78 │ │ │ │ + ldr r0, [pc, #-1848] @ 377cc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1856] @ 377c7c │ │ │ │ + ldr r0, [pc, #-1856] @ 377cc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1864] @ 377c80 │ │ │ │ + ldr r0, [pc, #-1864] @ 377ccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1872] @ 377c84 │ │ │ │ + ldr r0, [pc, #-1872] @ 377cd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1880] @ 377c88 │ │ │ │ + ldr r0, [pc, #-1880] @ 377cd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1888] @ 377c8c │ │ │ │ + ldr r0, [pc, #-1888] @ 377cd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1896] @ 377c90 │ │ │ │ + ldr r0, [pc, #-1896] @ 377cdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1904] @ 377c94 │ │ │ │ + ldr r0, [pc, #-1904] @ 377ce0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1912] @ 377c98 │ │ │ │ + ldr r0, [pc, #-1912] @ 377ce4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1920] @ 377c9c │ │ │ │ + ldr r0, [pc, #-1920] @ 377ce8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1928] @ 377ca0 │ │ │ │ + ldr r0, [pc, #-1928] @ 377cec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1936] @ 377ca4 │ │ │ │ + ldr r0, [pc, #-1936] @ 377cf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1944] @ 377ca8 │ │ │ │ + ldr r0, [pc, #-1944] @ 377cf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1952] @ 377cac │ │ │ │ + ldr r0, [pc, #-1952] @ 377cf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1960] @ 377cb0 │ │ │ │ + ldr r0, [pc, #-1960] @ 377cfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1968] @ 377cb4 │ │ │ │ + ldr r0, [pc, #-1968] @ 377d00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #0 │ │ │ │ - bne 37847c │ │ │ │ - ldr r0, [pc, #-1984] @ 377cb8 │ │ │ │ + bne 3784c8 │ │ │ │ + ldr r0, [pc, #-1984] @ 377d04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1992] @ 377cbc │ │ │ │ + ldr r0, [pc, #-1992] @ 377d08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2000] @ 377cc0 │ │ │ │ + ldr r0, [pc, #-2000] @ 377d0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ - ldr ip, [pc, #4008] @ 379454 │ │ │ │ + ldr ip, [pc, #4008] @ 3794a0 │ │ │ │ sub sp, sp, #16 │ │ │ │ cmp r1, ip │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - bhi 37852c │ │ │ │ - ldr r2, [pc, #3984] @ 379458 │ │ │ │ + bhi 378578 │ │ │ │ + ldr r2, [pc, #3984] @ 3794a4 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 378840 │ │ │ │ - ldr r2, [pc, #3976] @ 37945c │ │ │ │ + bhi 37888c │ │ │ │ + ldr r2, [pc, #3976] @ 3794a8 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 378598 │ │ │ │ + bhi 3785e4 │ │ │ │ cmp r1, #3472 @ 0xd90 │ │ │ │ - bcs 37f440 │ │ │ │ - ldr r2, [pc, #3960] @ 379460 │ │ │ │ + bcs 37f48c │ │ │ │ + ldr r2, [pc, #3960] @ 3794ac │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 378868 │ │ │ │ - ldr r3, [pc, #3952] @ 379464 │ │ │ │ + bhi 3788b4 │ │ │ │ + ldr r3, [pc, #3952] @ 3794b0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3789ac │ │ │ │ + bhi 3789f8 │ │ │ │ cmp r1, #804 @ 0x324 │ │ │ │ - bhi 37f880 │ │ │ │ + bhi 37f8cc │ │ │ │ cmp r1, #708 @ 0x2c4 │ │ │ │ - bcc 378da0 │ │ │ │ - ldr r3, [pc, #3928] @ 379468 │ │ │ │ + bcc 378dec │ │ │ │ + ldr r3, [pc, #3928] @ 3794b4 │ │ │ │ sub r1, r1, #708 @ 0x2c4 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #96 @ 0x60 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3896] @ 37946c │ │ │ │ + ldr r3, [pc, #3896] @ 3794b8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378660 │ │ │ │ + bhi 3786ac │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381848 │ │ │ │ - ldr r3, [pc, #3876] @ 379470 │ │ │ │ + bhi 381894 │ │ │ │ + ldr r3, [pc, #3876] @ 3794bc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378b9c │ │ │ │ + bhi 378be8 │ │ │ │ cmp r1, #6912 @ 0x1b00 │ │ │ │ - bcs 3789d4 │ │ │ │ - ldr r3, [pc, #3860] @ 379474 │ │ │ │ + bcs 378a20 │ │ │ │ + ldr r3, [pc, #3860] @ 3794c0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378938 │ │ │ │ + bhi 378984 │ │ │ │ sub r3, r3, #225 @ 0xe1 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378c60 │ │ │ │ - ldr r3, [pc, #3840] @ 379478 │ │ │ │ + bls 378cac │ │ │ │ + ldr r3, [pc, #3840] @ 3794c4 │ │ │ │ sub r1, r1, #6336 @ 0x18c0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #52 @ 0x34 │ │ │ │ cmp r1, #224 @ 0xe0 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3804] @ 37947c │ │ │ │ + ldr r3, [pc, #3804] @ 3794c8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378728 │ │ │ │ + bhi 378774 │ │ │ │ sub r3, r3, #41 @ 0x29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37fc44 │ │ │ │ - ldr r3, [pc, #3784] @ 379480 │ │ │ │ + bhi 37fc90 │ │ │ │ + ldr r3, [pc, #3784] @ 3794cc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37f004 │ │ │ │ + bhi 37f050 │ │ │ │ sub r3, r3, #89 @ 0x59 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378e24 │ │ │ │ + bhi 378e70 │ │ │ │ sub r3, r3, #111 @ 0x6f │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37fbcc │ │ │ │ + bhi 37fc18 │ │ │ │ sub r3, r3, #9 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381fac │ │ │ │ + bhi 381ff8 │ │ │ │ sub r3, r3, #187 @ 0xbb │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3816fc │ │ │ │ + bhi 381748 │ │ │ │ cmp r1, #3712 @ 0xe80 │ │ │ │ - bcs 382a74 │ │ │ │ + bcs 382ac0 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 382a30 │ │ │ │ + bhi 382a7c │ │ │ │ cmp r1, #3648 @ 0xe40 │ │ │ │ - bcs 382bbc │ │ │ │ + bcs 382c08 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 382b78 │ │ │ │ + bhi 382bc4 │ │ │ │ cmp r1, #3584 @ 0xe00 │ │ │ │ - bcc 378af8 │ │ │ │ + bcc 378b44 │ │ │ │ sub r3, r1, #3584 @ 0xe00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #3660] @ 379484 │ │ │ │ + ldr r2, [pc, #3660] @ 3794d0 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380b2c │ │ │ │ - ldr r2, [pc, #3652] @ 379488 │ │ │ │ + bne 380b78 │ │ │ │ + ldr r2, [pc, #3652] @ 3794d4 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380bd8 │ │ │ │ - ldr r2, [pc, #3644] @ 37948c │ │ │ │ + bne 380c24 │ │ │ │ + ldr r2, [pc, #3644] @ 3794d8 │ │ │ │ tst r3, r2 │ │ │ │ - beq 378af8 │ │ │ │ - ldr r2, [pc, #3636] @ 379490 │ │ │ │ + beq 378b44 │ │ │ │ + ldr r2, [pc, #3636] @ 3794dc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378978 │ │ │ │ - ldr r3, [pc, #3628] @ 379494 │ │ │ │ + b 3789c4 │ │ │ │ + ldr r3, [pc, #3628] @ 3794e0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378778 │ │ │ │ + bhi 3787c4 │ │ │ │ cmp r1, #14464 @ 0x3880 │ │ │ │ - bcs 383400 │ │ │ │ + bcs 38344c │ │ │ │ sub r3, r3, #960 @ 0x3c0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378b1c │ │ │ │ + bhi 378b68 │ │ │ │ cmp r1, #13504 @ 0x34c0 │ │ │ │ - bcs 383594 │ │ │ │ - ldr r3, [pc, #3592] @ 379498 │ │ │ │ + bcs 3835e0 │ │ │ │ + ldr r3, [pc, #3592] @ 3794e4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37fae4 │ │ │ │ + bhi 37fb30 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383100 │ │ │ │ + bhi 38314c │ │ │ │ sub r3, r3, #79 @ 0x4f │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3812e8 │ │ │ │ + bhi 381334 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383494 │ │ │ │ - ldr r3, [pc, #3548] @ 37949c │ │ │ │ + bhi 3834e0 │ │ │ │ + ldr r3, [pc, #3548] @ 3794e8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3822f0 │ │ │ │ + bhi 38233c │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3852f8 │ │ │ │ + bls 385344 │ │ │ │ sub r3, r1, #8512 @ 0x2140 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #3520] @ 3794a0 │ │ │ │ + ldr r2, [pc, #3520] @ 3794ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - beq 382bc4 │ │ │ │ - ldr r2, [pc, #3500] @ 3794a4 │ │ │ │ + beq 382c10 │ │ │ │ + ldr r2, [pc, #3500] @ 3794f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3480] @ 3794a8 │ │ │ │ + ldr r2, [pc, #3480] @ 3794f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3452] @ 3794ac │ │ │ │ + ldr r3, [pc, #3452] @ 3794f8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378a68 │ │ │ │ + bhi 378ab4 │ │ │ │ sub r3, r3, #41 @ 0x29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378e4c │ │ │ │ + bhi 378e98 │ │ │ │ sub r3, r3, #31 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381a24 │ │ │ │ + bhi 381a70 │ │ │ │ cmp r1, #4736 @ 0x1280 │ │ │ │ - bcc 378af8 │ │ │ │ - ldr r3, [pc, #3412] @ 3794b0 │ │ │ │ + bcc 378b44 │ │ │ │ + ldr r3, [pc, #3412] @ 3794fc │ │ │ │ sub r1, r1, #4736 @ 0x1280 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #152 @ 0x98 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3380] @ 3794b4 │ │ │ │ + ldr r3, [pc, #3380] @ 379500 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37ef84 │ │ │ │ + bhi 37efd0 │ │ │ │ cmp r1, #15424 @ 0x3c40 │ │ │ │ - bcs 37907c │ │ │ │ + bcs 3790c8 │ │ │ │ sub r3, r3, #480 @ 0x1e0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37f994 │ │ │ │ + bhi 37f9e0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383694 │ │ │ │ + bhi 3836e0 │ │ │ │ sub r3, r3, #195 @ 0xc3 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3815a4 │ │ │ │ + bhi 3815f0 │ │ │ │ cmp r1, #14720 @ 0x3980 │ │ │ │ - bcs 383674 │ │ │ │ + bcs 3836c0 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381a68 │ │ │ │ + bhi 381ab4 │ │ │ │ cmp r1, #14592 @ 0x3900 │ │ │ │ - bcs 383428 │ │ │ │ + bcs 383474 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383468 │ │ │ │ + bhi 3834b4 │ │ │ │ cmp r1, #14528 @ 0x38c0 │ │ │ │ - bcs 383448 │ │ │ │ + bcs 383494 │ │ │ │ sub r3, r1, #14464 @ 0x3880 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3256] @ 3794b8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3256] @ 379504 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - ldr r2, [pc, #3244] @ 3794bc │ │ │ │ + beq 378b44 │ │ │ │ + ldr r2, [pc, #3244] @ 379508 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3224] @ 3794c0 │ │ │ │ + ldr r2, [pc, #3224] @ 37950c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3196] @ 3794c4 │ │ │ │ + ldr r3, [pc, #3196] @ 379510 │ │ │ │ sub r1, r1, #5376 @ 0x1500 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #52 @ 0x34 │ │ │ │ cmp r1, #384 @ 0x180 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3160] @ 3794c8 │ │ │ │ + ldr r2, [pc, #3160] @ 379514 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 378ca0 │ │ │ │ - ldr r3, [pc, #3152] @ 3794cc │ │ │ │ + bhi 378cec │ │ │ │ + ldr r3, [pc, #3152] @ 379518 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383dc0 │ │ │ │ - ldr r3, [pc, #3144] @ 3794d0 │ │ │ │ + bhi 383e0c │ │ │ │ + ldr r3, [pc, #3144] @ 37951c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 380658 │ │ │ │ + bhi 3806a4 │ │ │ │ cmp r1, #2816 @ 0xb00 │ │ │ │ - bcs 383828 │ │ │ │ + bcs 383874 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381b28 │ │ │ │ + bhi 381b74 │ │ │ │ cmp r1, #2688 @ 0xa80 │ │ │ │ - bcs 3839e4 │ │ │ │ + bcs 383a30 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383a64 │ │ │ │ + bhi 383ab0 │ │ │ │ cmp r1, #2624 @ 0xa40 │ │ │ │ - bcs 383a5c │ │ │ │ + bcs 383aa8 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3832ac │ │ │ │ + bhi 3832f8 │ │ │ │ cmp r1, #2560 @ 0xa00 │ │ │ │ subcs r3, r1, #2560 @ 0xa00 │ │ │ │ - bcc 378af8 │ │ │ │ - ldr r2, [pc, #3064] @ 3794d4 │ │ │ │ + bcc 378b44 │ │ │ │ + ldr r2, [pc, #3064] @ 379520 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - ldr r2, [pc, #3044] @ 3794d8 │ │ │ │ + beq 378b44 │ │ │ │ + ldr r2, [pc, #3044] @ 379524 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, r5 │ │ │ │ str r5, [sp, #8] │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ - ldr r6, [pc, #3012] @ 3794dc │ │ │ │ + ldr r6, [pc, #3012] @ 379528 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, r6 │ │ │ │ mov r8, r0 │ │ │ │ mov r9, r1 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ strd r8, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 378b14 │ │ │ │ - ldr r3, [pc, #2976] @ 3794e0 │ │ │ │ + b 378b60 │ │ │ │ + ldr r3, [pc, #2976] @ 37952c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3827d4 │ │ │ │ + bhi 382820 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378af8 │ │ │ │ + bls 378b44 │ │ │ │ sub r3, r1, #6592 @ 0x19c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2904] @ 3794b8 │ │ │ │ + ldr r2, [pc, #2904] @ 379504 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - ldr r2, [pc, #2924] @ 3794e4 │ │ │ │ + beq 378b44 │ │ │ │ + ldr r2, [pc, #2924] @ 379530 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 378a4c │ │ │ │ - ldr r2, [pc, #2896] @ 3794e8 │ │ │ │ + bne 378a98 │ │ │ │ + ldr r2, [pc, #2896] @ 379534 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2872] @ 3794ec │ │ │ │ + ldr r3, [pc, #2872] @ 379538 │ │ │ │ sub r1, r1, #1840 @ 0x730 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #8 │ │ │ │ cmp r1, #684 @ 0x2ac │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2836] @ 3794f0 │ │ │ │ + ldr r3, [pc, #2836] @ 37953c │ │ │ │ sub r1, r1, #6912 @ 0x1b00 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #1016 @ 0x3f8 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2804] @ 3794f4 │ │ │ │ + ldr r2, [pc, #2804] @ 379540 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 38519c │ │ │ │ - ldr r2, [pc, #2776] @ 3794f8 │ │ │ │ + bne 3851e8 │ │ │ │ + ldr r2, [pc, #2776] @ 379544 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2760] @ 3794fc │ │ │ │ + ldr r2, [pc, #2760] @ 379548 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - beq 378990 │ │ │ │ - ldr r2, [pc, #2732] @ 379500 │ │ │ │ + beq 3789dc │ │ │ │ + ldr r2, [pc, #2732] @ 37954c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2708] @ 379504 │ │ │ │ + ldr r3, [pc, #2708] @ 379550 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378de4 │ │ │ │ + bhi 378e30 │ │ │ │ sub r3, r3, #49 @ 0x31 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 381404 │ │ │ │ - ldr r3, [pc, #2688] @ 379508 │ │ │ │ + bls 381450 │ │ │ │ + ldr r3, [pc, #2688] @ 379554 │ │ │ │ sub r1, r1, #4992 @ 0x1380 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #4 │ │ │ │ cmp r1, #48 @ 0x30 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2652] @ 37950c │ │ │ │ + ldr r3, [pc, #2652] @ 379558 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3829a0 │ │ │ │ + bls 3829ec │ │ │ │ sub r3, r1, #8192 @ 0x2000 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #2512] @ 3794a0 │ │ │ │ + ldr r2, [pc, #2512] @ 3794ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 3786f0 │ │ │ │ - ldr r3, [pc, #2600] @ 379510 │ │ │ │ + bne 37873c │ │ │ │ + ldr r3, [pc, #2600] @ 37955c │ │ │ │ cmp r1, r3 │ │ │ │ - beq 381810 │ │ │ │ + beq 38185c │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 378fd8 │ │ │ │ - ldr r2, [pc, #2580] @ 379514 │ │ │ │ + beq 379024 │ │ │ │ + ldr r2, [pc, #2580] @ 379560 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, pc} │ │ │ │ - ldr r3, [pc, #2548] @ 379518 │ │ │ │ + ldr r3, [pc, #2548] @ 379564 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37fa04 │ │ │ │ + bhi 37fa50 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3836b8 │ │ │ │ + bhi 383704 │ │ │ │ sub r3, r3, #195 @ 0xc3 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381650 │ │ │ │ + bhi 38169c │ │ │ │ cmp r1, #13760 @ 0x35c0 │ │ │ │ - bcs 3836dc │ │ │ │ + bcs 383728 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381aa8 │ │ │ │ + bhi 381af4 │ │ │ │ cmp r1, #13632 @ 0x3540 │ │ │ │ - bcs 3839a4 │ │ │ │ + bcs 3839f0 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383aac │ │ │ │ + bhi 383af8 │ │ │ │ cmp r1, #13568 @ 0x3500 │ │ │ │ - bcs 383a8c │ │ │ │ + bcs 383ad8 │ │ │ │ sub r3, r1, #13504 @ 0x34c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2344] @ 3794b8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2344] @ 379504 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ cmp r1, #8256 @ 0x2040 │ │ │ │ - beq 382f30 │ │ │ │ - bhi 378f70 │ │ │ │ - ldr r3, [pc, #2412] @ 37951c │ │ │ │ + beq 382f7c │ │ │ │ + bhi 378fbc │ │ │ │ + ldr r3, [pc, #2412] @ 379568 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378aa8 │ │ │ │ + bhi 378af4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383768 │ │ │ │ + bhi 3837b4 │ │ │ │ sub r3, r3, #67 @ 0x43 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3823d8 │ │ │ │ + bhi 382424 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383a54 │ │ │ │ + bhi 383aa0 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383a10 │ │ │ │ + bhi 383a5c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #7936 @ 0x1f00 │ │ │ │ - bls 37ad24 │ │ │ │ + bls 37ad70 │ │ │ │ sub r3, r3, #28 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #2320] @ 379520 │ │ │ │ + ldr r2, [pc, #2320] @ 37956c │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 37ad5c │ │ │ │ - ldr r2, [pc, #2308] @ 379524 │ │ │ │ + bne 37ada8 │ │ │ │ + ldr r2, [pc, #2308] @ 379570 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 378af8 │ │ │ │ - ldr r2, [pc, #2296] @ 379528 │ │ │ │ + beq 378b44 │ │ │ │ + ldr r2, [pc, #2296] @ 379574 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2276] @ 37952c │ │ │ │ + ldr r2, [pc, #2276] @ 379578 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r3, #251 @ 0xfb │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381fd0 │ │ │ │ + bhi 38201c │ │ │ │ sub r3, r3, #105 @ 0x69 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378af8 │ │ │ │ - ldr r3, [pc, #2224] @ 379530 │ │ │ │ + bls 378b44 │ │ │ │ + ldr r3, [pc, #2224] @ 37957c │ │ │ │ sub r1, r1, #6016 @ 0x1780 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #16 │ │ │ │ cmp r1, #104 @ 0x68 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2188] @ 379534 │ │ │ │ + ldr r2, [pc, #2188] @ 379580 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 380aa0 │ │ │ │ + bhi 380aec │ │ │ │ sub r2, r2, #29 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 382030 │ │ │ │ - ldr r3, [pc, #2168] @ 379538 │ │ │ │ + bhi 38207c │ │ │ │ + ldr r3, [pc, #2168] @ 379584 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 380adc │ │ │ │ + bhi 380b28 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383e24 │ │ │ │ + bhi 383e70 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383d70 │ │ │ │ + bhi 383dbc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383d5c │ │ │ │ + bhi 383da8 │ │ │ │ sub r3, r1, #3152 @ 0xc50 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3788ec │ │ │ │ - ldr r2, [pc, #1888] @ 379484 │ │ │ │ + bne 378938 │ │ │ │ + ldr r2, [pc, #1888] @ 3794d0 │ │ │ │ tst r3, r2 │ │ │ │ - bne 382e08 │ │ │ │ - ldr r2, [pc, #1880] @ 379488 │ │ │ │ + bne 382e54 │ │ │ │ + ldr r2, [pc, #1880] @ 3794d4 │ │ │ │ tst r3, r2 │ │ │ │ - beq 378af8 │ │ │ │ - ldr r2, [pc, #2048] @ 37953c │ │ │ │ - ldr r8, [pc, #2048] @ 379540 │ │ │ │ + beq 378b44 │ │ │ │ + ldr r2, [pc, #2048] @ 379588 │ │ │ │ + ldr r8, [pc, #2048] @ 37958c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2000] @ 379544 │ │ │ │ + ldr r2, [pc, #2000] @ 379590 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #340 @ 0x154 │ │ │ │ - bhi 3806b4 │ │ │ │ + bhi 380700 │ │ │ │ cmp r1, #312 @ 0x138 │ │ │ │ - bcs 382944 │ │ │ │ + bcs 382990 │ │ │ │ cmp r1, #268 @ 0x10c │ │ │ │ - bhi 381878 │ │ │ │ + bhi 3818c4 │ │ │ │ cmp r1, #255 @ 0xff │ │ │ │ - bls 382be0 │ │ │ │ - ldr r3, [pc, #1920] @ 379548 │ │ │ │ + bls 382c2c │ │ │ │ + ldr r3, [pc, #1920] @ 379594 │ │ │ │ sub r1, r1, #256 @ 0x100 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #12 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1888] @ 37954c │ │ │ │ + ldr r3, [pc, #1888] @ 379598 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381058 │ │ │ │ + bhi 3810a4 │ │ │ │ sub r3, r3, #77 @ 0x4d │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378af8 │ │ │ │ - ldr r3, [pc, #1868] @ 379550 │ │ │ │ + bls 378b44 │ │ │ │ + ldr r3, [pc, #1868] @ 37959c │ │ │ │ sub r1, r1, #5120 @ 0x1400 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #24 │ │ │ │ cmp r1, #76 @ 0x4c │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1832] @ 379554 │ │ │ │ + ldr r3, [pc, #1832] @ 3795a0 │ │ │ │ sub r1, r1, #4032 @ 0xfc0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #12 │ │ │ │ cmp r1, #88 @ 0x58 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1796] @ 379558 │ │ │ │ + ldr r3, [pc, #1796] @ 3795a4 │ │ │ │ sub r1, r1, #4864 @ 0x1300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #56 @ 0x38 │ │ │ │ cmp r1, #40 @ 0x28 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1760] @ 37955c │ │ │ │ + ldr r2, [pc, #1760] @ 3795a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1740] @ 379560 │ │ │ │ + ldr r2, [pc, #1740] @ 3795ac │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1712] @ 379564 │ │ │ │ + ldr r2, [pc, #1712] @ 3795b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1692] @ 379568 │ │ │ │ + ldr r2, [pc, #1692] @ 3795b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1664] @ 37956c │ │ │ │ + ldr r2, [pc, #1664] @ 3795b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1644] @ 379570 │ │ │ │ + ldr r2, [pc, #1644] @ 3795bc │ │ │ │ lsl r3, r5, #20 │ │ │ │ add r2, pc, r2 │ │ │ │ lsr r3, r3, #20 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1620] @ 379574 │ │ │ │ + ldr r2, [pc, #1620] @ 3795c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - beq 378990 │ │ │ │ - b 378a4c │ │ │ │ - ldr r2, [pc, #1588] @ 379578 │ │ │ │ + beq 3789dc │ │ │ │ + b 378a98 │ │ │ │ + ldr r2, [pc, #1588] @ 3795c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1572] @ 37957c │ │ │ │ + ldr r2, [pc, #1572] @ 3795c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-268435456 @ 0xf0000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1544] @ 379580 │ │ │ │ + ldr r3, [pc, #1544] @ 3795cc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381754 │ │ │ │ + bhi 3817a0 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3817e4 │ │ │ │ + bhi 381830 │ │ │ │ sub r3, r3, #39 @ 0x27 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 385260 │ │ │ │ + bhi 3852ac │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 386668 │ │ │ │ + bls 3866b4 │ │ │ │ sub r3, r1, #8256 @ 0x2040 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #1264] @ 3794a0 │ │ │ │ + ldr r2, [pc, #1264] @ 3794ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 3786f0 │ │ │ │ - ldr r3, [pc, #1468] @ 379584 │ │ │ │ + bne 37873c │ │ │ │ + ldr r3, [pc, #1468] @ 3795d0 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 381810 │ │ │ │ + beq 38185c │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378af8 │ │ │ │ - ldr r2, [pc, #1448] @ 379588 │ │ │ │ + bne 378b44 │ │ │ │ + ldr r2, [pc, #1448] @ 3795d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1428] @ 37958c │ │ │ │ + ldr r2, [pc, #1428] @ 3795d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1400] @ 379590 │ │ │ │ - ldr r8, [pc, #1400] @ 379594 │ │ │ │ + ldr r2, [pc, #1400] @ 3795dc │ │ │ │ + ldr r8, [pc, #1400] @ 3795e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1352] @ 379598 │ │ │ │ + ldr r2, [pc, #1352] @ 3795e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #15424 @ 0x3c40 │ │ │ │ - ldr r2, [pc, #1072] @ 3794b8 │ │ │ │ + ldr r2, [pc, #1072] @ 379504 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ - ldr r2, [pc, #1272] @ 37959c │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ + ldr r2, [pc, #1272] @ 3795e8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378978 │ │ │ │ - ldr r2, [pc, #1264] @ 3795a0 │ │ │ │ + b 3789c4 │ │ │ │ + ldr r2, [pc, #1264] @ 3795ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1244] @ 3795a4 │ │ │ │ + ldr r2, [pc, #1244] @ 3795f0 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1212] @ 3795a8 │ │ │ │ + ldr r2, [pc, #1212] @ 3795f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1192] @ 3795ac │ │ │ │ + ldr r2, [pc, #1192] @ 3795f8 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #16646144 @ 0xfe0000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1160] @ 3795b0 │ │ │ │ + ldr r2, [pc, #1160] @ 3795fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - bne 38455c │ │ │ │ - ldr r2, [pc, #1132] @ 3795b4 │ │ │ │ + bne 3845a8 │ │ │ │ + ldr r2, [pc, #1132] @ 379600 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1116] @ 3795b8 │ │ │ │ + ldr r2, [pc, #1116] @ 379604 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1096] @ 3795bc │ │ │ │ + ldr r3, [pc, #1096] @ 379608 │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3873d4 │ │ │ │ + bhi 387420 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1060] @ 3795c0 │ │ │ │ + ldr r2, [pc, #1060] @ 37960c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1044] @ 3795c4 │ │ │ │ + ldr r3, [pc, #1044] @ 379610 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bhi 3791cc │ │ │ │ + bhi 379218 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1012] @ 3795c8 │ │ │ │ + ldr r2, [pc, #1012] @ 379614 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #984] @ 3795cc │ │ │ │ + ldr r2, [pc, #984] @ 379618 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #964] @ 3795d0 │ │ │ │ + ldr r2, [pc, #964] @ 37961c │ │ │ │ lsl r3, r5, #22 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #22 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #6272 @ 0x1880 │ │ │ │ sub r3, r3, #20 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #624] @ 3794b8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #624] @ 379504 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - ldr r2, [pc, #892] @ 3795d4 │ │ │ │ + beq 378b44 │ │ │ │ + ldr r2, [pc, #892] @ 379620 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378978 │ │ │ │ - ldr r2, [pc, #884] @ 3795d8 │ │ │ │ + b 3789c4 │ │ │ │ + ldr r2, [pc, #884] @ 379624 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 383ea0 │ │ │ │ - bhi 384eb4 │ │ │ │ + beq 383eec │ │ │ │ + bhi 384f00 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r3, [pc, #840] @ 3795dc │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r3, [pc, #840] @ 379628 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 37dac8 │ │ │ │ + bhi 37db14 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #808] @ 3795e0 │ │ │ │ + ldr r2, [pc, #808] @ 37962c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3845d8 │ │ │ │ + bhi 384624 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d834 │ │ │ │ - ldr r3, [pc, #772] @ 3795e4 │ │ │ │ + beq 37d880 │ │ │ │ + ldr r3, [pc, #772] @ 379630 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 387584 │ │ │ │ + bhi 3875d0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #740] @ 3795e8 │ │ │ │ + ldr r2, [pc, #740] @ 379634 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #808] @ 379644 │ │ │ │ + ldr r3, [pc, #808] @ 379690 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3864d8 │ │ │ │ - bhi 384dc4 │ │ │ │ + beq 386524 │ │ │ │ + bhi 384e10 │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 383e98 │ │ │ │ + bhi 383ee4 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d834 │ │ │ │ - ldr r3, [pc, #688] @ 3795ec │ │ │ │ + beq 37d880 │ │ │ │ + ldr r3, [pc, #688] @ 379638 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 37d834 │ │ │ │ + bhi 37d880 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #656] @ 3795f0 │ │ │ │ + ldr r2, [pc, #656] @ 37963c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 383ea0 │ │ │ │ - bhi 384e00 │ │ │ │ + beq 383eec │ │ │ │ + bhi 384e4c │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r3, [pc, #612] @ 3795f4 │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r3, [pc, #612] @ 379640 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 37dac8 │ │ │ │ + bhi 37db14 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #580] @ 3795f8 │ │ │ │ + ldr r2, [pc, #580] @ 379644 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 384608 │ │ │ │ + bhi 384654 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d834 │ │ │ │ - ldr r3, [pc, #544] @ 3795fc │ │ │ │ + beq 37d880 │ │ │ │ + ldr r3, [pc, #544] @ 379648 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 387584 │ │ │ │ + bhi 3875d0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #512] @ 379600 │ │ │ │ + ldr r2, [pc, #512] @ 37964c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #556] @ 379644 │ │ │ │ + ldr r3, [pc, #556] @ 379690 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3864d8 │ │ │ │ - bhi 384e78 │ │ │ │ + beq 386524 │ │ │ │ + bhi 384ec4 │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 383e98 │ │ │ │ + bhi 383ee4 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d834 │ │ │ │ - ldr r3, [pc, #460] @ 379604 │ │ │ │ + beq 37d880 │ │ │ │ + ldr r3, [pc, #460] @ 379650 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 37d834 │ │ │ │ + bhi 37d880 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @ instruction: 0x000016b4 │ │ │ │ andeq r1, r0, r3, lsr r5 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ andeq r0, r0, r4, ror #19 │ │ │ │ andeq r0, r0, r7, lsr r7 │ │ │ │ - adcseq r1, r0, r6, lsr r7 │ │ │ │ + adcseq r1, r0, r2, lsr r7 │ │ │ │ andeq r2, r0, r0, lsr #2 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ ldrdeq r1, [r0], -r4 │ │ │ │ - umlalseq r1, r0, r0, r7 │ │ │ │ + adcseq r1, r0, ip, lsl #15 │ │ │ │ andeq r1, r0, ip, lsr r2 │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r1, r1 │ │ │ │ - addseq lr, sp, r0, lsr #14 │ │ │ │ + addseq lr, sp, r4, lsl r7 │ │ │ │ muleq r0, ip, r8 │ │ │ │ andeq r2, r0, ip, asr #7 │ │ │ │ andeq r2, r0, r0, ror #2 │ │ │ │ tsteq r1, r1 │ │ │ │ - addseq lr, sp, r0, lsl #13 │ │ │ │ - addseq r6, pc, ip, lsl #23 │ │ │ │ + addseq lr, sp, r4, ror r6 │ │ │ │ + addseq r6, pc, r0, lsl #23 │ │ │ │ andeq r1, r0, r0, ror #6 │ │ │ │ - adcseq r1, r0, lr, ror #14 │ │ │ │ + adcseq r1, r0, sl, ror #14 │ │ │ │ andeq r3, r0, ip, asr ip │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - addseq lr, sp, r8, ror #10 │ │ │ │ - addseq r6, pc, r4, ror sl @ │ │ │ │ - @ instruction: 0x00b017b4 │ │ │ │ + addseq lr, sp, ip, asr r5 │ │ │ │ + addseq r6, pc, r8, ror #20 │ │ │ │ + @ instruction: 0x00b017b0 │ │ │ │ andeq r0, r0, r8, asr ip │ │ │ │ andeq r0, r0, fp, lsr ip │ │ │ │ andeq r0, r0, r4, lsl fp │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ - addseq lr, sp, r4, lsl #9 │ │ │ │ - addseq r6, pc, r4, lsl #19 │ │ │ │ + addseq lr, sp, r8, ror r4 │ │ │ │ + addseq r6, pc, r8, ror r9 @ │ │ │ │ strdeq r1, [r0], -ip │ │ │ │ - addseq lr, sp, r4, lsl r9 │ │ │ │ - addseq lr, sp, r0, asr #9 │ │ │ │ - adcseq r1, r0, sl, asr #18 │ │ │ │ - adcseq r1, r0, ip, ror lr │ │ │ │ - @ instruction: 0x009de3d4 │ │ │ │ - addseq r7, pc, r0, lsl #19 │ │ │ │ - addseq r7, pc, r8, lsl #19 │ │ │ │ - addseq lr, sp, ip, lsl #8 │ │ │ │ + addseq lr, sp, r8, lsl #18 │ │ │ │ + @ instruction: 0x009de4b4 │ │ │ │ + adcseq r1, r0, r6, asr #18 │ │ │ │ + adcseq r1, r0, r8, ror lr │ │ │ │ + addseq lr, sp, r8, asr #7 │ │ │ │ + addseq r7, pc, r4, ror r9 @ │ │ │ │ + addseq r7, pc, ip, ror r9 @ │ │ │ │ + addseq lr, sp, r0, lsl #8 │ │ │ │ @ instruction: 0x000013b4 │ │ │ │ - adcseq r2, r0, r2, asr #11 │ │ │ │ + @ instruction: 0x00b025be │ │ │ │ andeq r2, r0, r0, lsr #32 │ │ │ │ andeq r2, r0, r0, lsl r0 │ │ │ │ - addseq r7, sp, ip, lsl #5 │ │ │ │ + addseq r7, sp, r0, lsl #5 │ │ │ │ @ instruction: 0x000036bc │ │ │ │ ldrdeq r1, [r0], -r8 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ - addseq lr, sp, r0, asr r7 │ │ │ │ - addseq r6, pc, r4, asr r6 @ │ │ │ │ - adcseq r2, r0, ip, lsr #8 │ │ │ │ + addseq lr, sp, r4, asr #14 │ │ │ │ + addseq r6, pc, r8, asr #12 │ │ │ │ + adcseq r2, r0, r8, lsr #8 │ │ │ │ andeq r0, r0, r8, asr sp │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ - addseq r6, pc, r4, ror #10 │ │ │ │ - addseq r6, pc, ip, asr #10 │ │ │ │ - @ instruction: 0x009f5df0 │ │ │ │ - @ instruction: 0x00b023b6 │ │ │ │ + addseq r6, pc, r8, asr r5 @ │ │ │ │ + addseq r6, pc, r0, asr #10 │ │ │ │ + addseq r5, pc, r4, ror #27 │ │ │ │ + @ instruction: 0x00b023b2 │ │ │ │ andeq r1, r0, r4, ror #8 │ │ │ │ - umlalseq r2, r0, r4, r3 │ │ │ │ - adcseq r2, r0, r6, lsl #8 │ │ │ │ - umlalseq r2, r0, r0, r4 │ │ │ │ - addseq sp, sp, r8, asr #31 │ │ │ │ - addseq r6, pc, r8, lsl #8 │ │ │ │ - addseq sp, sp, ip, ror pc │ │ │ │ - @ instruction: 0x009f63d0 │ │ │ │ - @ instruction: 0x009f85bc │ │ │ │ - umullseq r6, pc, r8, r3 @ │ │ │ │ - addseq lr, sp, r8, ror #6 │ │ │ │ - addseq sp, sp, r4, lsr lr │ │ │ │ - addseq r6, pc, r4, asr #6 │ │ │ │ + umlalseq r2, r0, r0, r3 │ │ │ │ + adcseq r2, r0, r2, lsl #8 │ │ │ │ + adcseq r2, r0, ip, lsl #9 │ │ │ │ + @ instruction: 0x009ddfbc │ │ │ │ + @ instruction: 0x009f63fc │ │ │ │ + addseq sp, sp, r0, ror pc │ │ │ │ + addseq r6, pc, r4, asr #7 │ │ │ │ + @ instruction: 0x009f85b0 │ │ │ │ + addseq r6, pc, ip, lsl #7 │ │ │ │ + addseq lr, sp, ip, asr r3 │ │ │ │ + addseq sp, sp, r8, lsr #28 │ │ │ │ + addseq r6, pc, r8, lsr r3 @ │ │ │ │ andeq r2, r0, r0, lsr #1 │ │ │ │ andeq r2, r0, r0, asr r0 │ │ │ │ - umullseq sp, sp, r8, sp @ │ │ │ │ - addseq r6, pc, r4, lsr #5 │ │ │ │ - addseq r7, pc, r8, ror #20 │ │ │ │ - addseq r6, pc, r0, ror r2 @ │ │ │ │ - addseq r7, pc, r4, asr #20 │ │ │ │ - addseq r6, pc, r4, ror #3 │ │ │ │ - addseq r6, pc, r4, asr #3 │ │ │ │ - @ instruction: 0x009f61d4 │ │ │ │ - addseq sp, sp, ip, lsl #25 │ │ │ │ - umullseq r6, pc, r8, r1 @ │ │ │ │ - umullseq r6, pc, r8, r0 @ │ │ │ │ - addseq sp, sp, r4, lsr #31 │ │ │ │ - addseq r6, pc, r8, ror r0 @ │ │ │ │ - @ instruction: 0x00b021be │ │ │ │ - @ instruction: 0x009ddbdc │ │ │ │ - umlalseq r2, r0, r2, r1 │ │ │ │ - addseq sl, ip, ip, ror #28 │ │ │ │ - addseq sp, sp, r4, lsl #23 │ │ │ │ - umullseq r6, pc, r0, r0 @ │ │ │ │ - addseq r7, pc, ip, lsl sl @ │ │ │ │ - addseq sp, sp, r4, lsl fp │ │ │ │ - adcseq r2, r0, lr, lsr #5 │ │ │ │ - addseq sp, sp, r0, asr #21 │ │ │ │ - adcseq r2, r0, r6, lsl #5 │ │ │ │ - addseq sp, sp, r4, ror sl │ │ │ │ - adcseq r2, r0, r2, lsr r2 │ │ │ │ - addseq sp, sp, r8, lsl sl │ │ │ │ - adcseq r2, r0, r4, lsl #4 │ │ │ │ - addseq sp, sp, r4, asr #19 │ │ │ │ - @ instruction: 0x00b021dc │ │ │ │ - addseq sp, sp, r8, ror r9 │ │ │ │ - adcseq r2, r0, r8, lsl #3 │ │ │ │ - addseq r5, pc, r8, asr #29 │ │ │ │ - addseq r5, pc, ip, ror #20 │ │ │ │ - addseq r5, pc, r0, lsr #29 │ │ │ │ + addseq sp, sp, ip, lsl #27 │ │ │ │ + umullseq r6, pc, r8, r2 @ │ │ │ │ + addseq r7, pc, ip, asr sl @ │ │ │ │ + addseq r6, pc, r4, ror #4 │ │ │ │ + addseq r7, pc, r8, lsr sl @ │ │ │ │ + @ instruction: 0x009f61d8 │ │ │ │ + @ instruction: 0x009f61b8 │ │ │ │ + addseq r6, pc, r8, asr #3 │ │ │ │ + addseq sp, sp, r0, lsl #25 │ │ │ │ + addseq r6, pc, ip, lsl #3 │ │ │ │ + addseq r6, pc, ip, lsl #1 │ │ │ │ + umullseq sp, sp, r8, pc @ │ │ │ │ + addseq r6, pc, ip, rrx │ │ │ │ + @ instruction: 0x00b021ba │ │ │ │ + @ instruction: 0x009ddbd0 │ │ │ │ + adcseq r2, r0, lr, lsl #3 │ │ │ │ + addseq sl, ip, r0, ror #28 │ │ │ │ + addseq sp, sp, r8, ror fp │ │ │ │ + addseq r6, pc, r4, lsl #1 │ │ │ │ + addseq r7, pc, r0, lsl sl @ │ │ │ │ + addseq sp, sp, r8, lsl #22 │ │ │ │ + adcseq r2, r0, sl, lsr #5 │ │ │ │ + @ instruction: 0x009ddab4 │ │ │ │ + adcseq r2, r0, r2, lsl #5 │ │ │ │ + addseq sp, sp, r8, ror #20 │ │ │ │ + adcseq r2, r0, lr, lsr #4 │ │ │ │ + addseq sp, sp, ip, lsl #20 │ │ │ │ + adcseq r2, r0, r0, lsl #4 │ │ │ │ + @ instruction: 0x009dd9b8 │ │ │ │ + @ instruction: 0x00b021d8 │ │ │ │ + addseq sp, sp, ip, ror #18 │ │ │ │ + adcseq r2, r0, r4, lsl #3 │ │ │ │ + @ instruction: 0x009f5ebc │ │ │ │ + addseq r5, pc, r0, ror #20 │ │ │ │ + umullseq r5, pc, r4, lr @ │ │ │ │ andeq r2, r0, r4, lsl #7 │ │ │ │ - addseq sp, sp, ip, ror #9 │ │ │ │ - @ instruction: 0x009f59f0 │ │ │ │ - addseq sp, sp, r8, asr #9 │ │ │ │ - @ instruction: 0x009f59b8 │ │ │ │ - addseq sp, sp, r4, ror r4 │ │ │ │ - adcseq r1, r0, sl, lsr #25 │ │ │ │ - addseq sp, sp, r8, lsl r4 │ │ │ │ - adcseq r1, r0, ip, ror ip │ │ │ │ - @ instruction: 0x009dd3f4 │ │ │ │ + addseq sp, sp, r0, ror #9 │ │ │ │ + addseq r5, pc, r4, ror #19 │ │ │ │ + @ instruction: 0x009dd4bc │ │ │ │ + addseq r5, pc, ip, lsr #19 │ │ │ │ + addseq sp, sp, r8, ror #8 │ │ │ │ + adcseq r1, r0, r6, lsr #25 │ │ │ │ + addseq sp, sp, ip, lsl #8 │ │ │ │ + adcseq r1, r0, r8, ror ip │ │ │ │ addseq sp, sp, r8, ror #7 │ │ │ │ - addseq sp, sp, r4, lsl #7 │ │ │ │ + @ instruction: 0x009dd3dc │ │ │ │ + addseq sp, sp, r8, ror r3 │ │ │ │ andeq r4, r0, r1 │ │ │ │ - adcseq r1, r0, r4, lsl #24 │ │ │ │ - addseq sp, sp, r8, lsr #6 │ │ │ │ - @ instruction: 0x00b01bde │ │ │ │ - @ instruction: 0x009dd2dc │ │ │ │ - umlalseq r1, r0, sl, fp │ │ │ │ - umullseq sp, sp, r0, r2 @ │ │ │ │ - adcseq r1, r0, lr, asr #22 │ │ │ │ - addseq r6, pc, r0, lsr #2 │ │ │ │ - addseq r7, pc, r4, asr #6 │ │ │ │ - ldrsheq r6, [pc], r8 │ │ │ │ + adcseq r1, r0, r0, lsl #24 │ │ │ │ + addseq sp, sp, ip, lsl r3 │ │ │ │ + @ instruction: 0x00b01bda │ │ │ │ + @ instruction: 0x009dd2d0 │ │ │ │ + umlalseq r1, r0, r6, fp │ │ │ │ + addseq sp, sp, r4, lsl #5 │ │ │ │ + adcseq r1, r0, sl, asr #22 │ │ │ │ + addseq r6, pc, r4, lsl r1 @ │ │ │ │ + addseq r7, pc, r8, lsr r3 @ │ │ │ │ + addseq r6, pc, ip, ror #1 │ │ │ │ @ instruction: 0x003fffff │ │ │ │ - addseq r5, pc, r0, lsl r7 @ │ │ │ │ - addseq r6, pc, ip, lsl r3 @ │ │ │ │ - addseq sp, sp, r4, lsl #11 │ │ │ │ - addseq r6, pc, r4, asr #32 │ │ │ │ - umullseq r5, pc, ip, r6 @ │ │ │ │ - addseq sp, sp, r8, asr r1 │ │ │ │ - adcseq r1, r0, r2, asr #20 │ │ │ │ - addseq sp, sp, ip, lsl #2 │ │ │ │ - adcseq r1, r0, ip, lsl #20 │ │ │ │ - addseq r6, pc, r0, ror r6 @ │ │ │ │ - addseq sp, sp, r8, lsl #3 │ │ │ │ - addseq r6, pc, ip, asr #12 │ │ │ │ - addseq sp, sp, r4, asr r1 │ │ │ │ - addseq r6, pc, r8, lsr #12 │ │ │ │ - addseq sp, sp, r0, lsr #2 │ │ │ │ - addseq r6, pc, r4, lsl #12 │ │ │ │ - addseq sp, sp, ip, ror #1 │ │ │ │ - addseq r6, pc, r0, ror #11 │ │ │ │ - ldrheq sp, [sp], r8 │ │ │ │ - @ instruction: 0x009f65bc │ │ │ │ - addseq sp, sp, r4, lsl #1 │ │ │ │ - umullseq r6, pc, r8, r5 @ │ │ │ │ - addseq sp, sp, r0, asr r0 │ │ │ │ - addseq r6, pc, r4, ror r5 @ │ │ │ │ - addseq ip, sp, r8, lsr pc │ │ │ │ - adcseq r1, r0, r8, asr #16 │ │ │ │ - @ instruction: 0x009dcef4 │ │ │ │ - adcseq r1, r0, r4, lsl r8 │ │ │ │ - @ instruction: 0x009dceb0 │ │ │ │ - @ instruction: 0x009f53bc │ │ │ │ + addseq r5, pc, r4, lsl #14 │ │ │ │ + addseq r6, pc, r0, lsl r3 @ │ │ │ │ + addseq sp, sp, r8, ror r5 │ │ │ │ + addseq r6, pc, r8, lsr r0 @ │ │ │ │ + umullseq r5, pc, r0, r6 @ │ │ │ │ + addseq sp, sp, ip, asr #2 │ │ │ │ + adcseq r1, r0, lr, lsr sl │ │ │ │ + addseq sp, sp, r0, lsl #2 │ │ │ │ + adcseq r1, r0, r8, lsl #20 │ │ │ │ + addseq r6, pc, r4, ror #12 │ │ │ │ + addseq sp, sp, ip, ror r1 │ │ │ │ + addseq r6, pc, r0, asr #12 │ │ │ │ + addseq sp, sp, r8, asr #2 │ │ │ │ + addseq r6, pc, ip, lsl r6 @ │ │ │ │ + addseq sp, sp, r4, lsl r1 │ │ │ │ + @ instruction: 0x009f65f8 │ │ │ │ + addseq sp, sp, r0, ror #1 │ │ │ │ + @ instruction: 0x009f65d4 │ │ │ │ + addseq sp, sp, ip, lsr #1 │ │ │ │ + @ instruction: 0x009f65b0 │ │ │ │ + addseq sp, sp, r8, ror r0 │ │ │ │ + addseq r6, pc, ip, lsl #11 │ │ │ │ + addseq sp, sp, r4, asr #32 │ │ │ │ + addseq r6, pc, r8, ror #10 │ │ │ │ + addseq ip, sp, ip, lsr #30 │ │ │ │ + adcseq r1, r0, r4, asr #16 │ │ │ │ + addseq ip, sp, r8, ror #29 │ │ │ │ + adcseq r1, r0, r0, lsl r8 │ │ │ │ + addseq ip, sp, r4, lsr #29 │ │ │ │ + @ instruction: 0x009f53b0 │ │ │ │ tsteq r1, r1 │ │ │ │ - umullseq r4, lr, r0, r1 │ │ │ │ - addseq r5, pc, r8, asr #6 │ │ │ │ - addseq r5, pc, r0, ror r0 @ │ │ │ │ - addseq r5, pc, r0, lsl r3 @ │ │ │ │ - addseq ip, sp, ip, asr #27 │ │ │ │ - @ instruction: 0x009f52d8 │ │ │ │ - addseq r5, pc, r8, lsl r0 @ │ │ │ │ - umullseq r5, pc, ip, r2 @ │ │ │ │ - addseq ip, sp, r8, asr sp │ │ │ │ - addseq r5, pc, r4, ror #4 │ │ │ │ - addseq r5, pc, r4, asr r7 @ │ │ │ │ - addseq ip, sp, r0, ror #27 │ │ │ │ - @ instruction: 0x009f49b8 │ │ │ │ - umullseq r4, pc, r0, r9 @ │ │ │ │ - addseq sp, sp, r4, ror #2 │ │ │ │ - addseq r5, pc, r8, lsr #3 │ │ │ │ - addseq ip, sp, r4, asr #31 │ │ │ │ - ldrsheq sp, [sp], r0 │ │ │ │ - addseq r5, pc, ip, lsr r1 @ │ │ │ │ - addseq r4, pc, r0, ror #19 │ │ │ │ + addseq r4, lr, r4, lsl #3 │ │ │ │ + addseq r5, pc, ip, lsr r3 @ │ │ │ │ + addseq r5, pc, r4, rrx │ │ │ │ + addseq r5, pc, r4, lsl #6 │ │ │ │ + addseq ip, sp, r0, asr #27 │ │ │ │ + addseq r5, pc, ip, asr #5 │ │ │ │ + addseq r5, pc, ip │ │ │ │ + umullseq r5, pc, r0, r2 @ │ │ │ │ + addseq ip, sp, ip, asr #26 │ │ │ │ + addseq r5, pc, r8, asr r2 @ │ │ │ │ + addseq r5, pc, r8, asr #14 │ │ │ │ + @ instruction: 0x009dcdd4 │ │ │ │ addseq r4, pc, ip, lsr #19 │ │ │ │ - addseq ip, sp, r0, lsl pc │ │ │ │ - addseq ip, sp, ip, ror #29 │ │ │ │ - @ instruction: 0x00b014bc │ │ │ │ - addseq ip, sp, r8, asr #22 │ │ │ │ - adcseq r1, r0, ip, lsl #9 │ │ │ │ - @ instruction: 0x009c9dd0 │ │ │ │ - umullseq r5, pc, r4, r4 @ │ │ │ │ - addseq r6, pc, r8, asr #19 │ │ │ │ - addseq r4, pc, ip, ror #31 │ │ │ │ - @ instruction: 0x009e3df8 │ │ │ │ - addseq r5, pc, r4, ror #15 │ │ │ │ - adcseq r1, r0, r4, ror #7 │ │ │ │ - addseq r6, pc, r4, lsr #18 │ │ │ │ - addseq r4, pc, r8, asr #30 │ │ │ │ - addseq r3, lr, r4, asr sp │ │ │ │ - addseq r5, pc, r0, asr #14 │ │ │ │ - adcseq r1, r0, lr, asr r3 │ │ │ │ - addseq r6, pc, r0, lsl #17 │ │ │ │ - addseq r4, pc, r4, lsr #29 │ │ │ │ - @ instruction: 0x009e3cb0 │ │ │ │ - umullseq r5, pc, ip, r6 @ │ │ │ │ - @ instruction: 0x00b012d8 │ │ │ │ - @ instruction: 0x009f67dc │ │ │ │ - addseq r4, pc, r0, lsl #28 │ │ │ │ - addseq r3, lr, ip, lsl #24 │ │ │ │ - @ instruction: 0x009f55f8 │ │ │ │ - adcseq r1, r0, r2, asr r2 │ │ │ │ - addseq r6, pc, r8, lsr r7 @ │ │ │ │ - addseq r4, pc, ip, asr sp @ │ │ │ │ - addseq r3, lr, r8, ror #22 │ │ │ │ - addseq r5, pc, r4, asr r5 @ │ │ │ │ - adcseq r1, r0, ip, asr #3 │ │ │ │ - umullseq r6, pc, r4, r6 @ │ │ │ │ - @ instruction: 0x009f4cb8 │ │ │ │ - addseq r3, lr, r4, asr #21 │ │ │ │ + addseq r4, pc, r4, lsl #19 │ │ │ │ + addseq sp, sp, r8, asr r1 │ │ │ │ + umullseq r5, pc, ip, r1 @ │ │ │ │ + @ instruction: 0x009dcfb8 │ │ │ │ + addseq sp, sp, r4, ror #1 │ │ │ │ + addseq r5, pc, r0, lsr r1 @ │ │ │ │ + @ instruction: 0x009f49d4 │ │ │ │ + addseq r4, pc, r0, lsr #19 │ │ │ │ + addseq ip, sp, r4, lsl #30 │ │ │ │ + addseq ip, sp, r0, ror #29 │ │ │ │ + @ instruction: 0x00b014b8 │ │ │ │ + addseq ip, sp, ip, lsr fp │ │ │ │ + adcseq r1, r0, r8, lsl #9 │ │ │ │ + addseq r9, ip, r4, asr #27 │ │ │ │ + addseq r5, pc, r8, lsl #9 │ │ │ │ + @ instruction: 0x009f69bc │ │ │ │ + addseq r4, pc, r0, ror #31 │ │ │ │ + addseq r3, lr, ip, ror #27 │ │ │ │ + @ instruction: 0x009f57d8 │ │ │ │ + adcseq r1, r0, r0, ror #7 │ │ │ │ + addseq r6, pc, r8, lsl r9 @ │ │ │ │ + addseq r4, pc, ip, lsr pc @ │ │ │ │ + addseq r3, lr, r8, asr #26 │ │ │ │ + addseq r5, pc, r4, lsr r7 @ │ │ │ │ + adcseq r1, r0, sl, asr r3 │ │ │ │ + addseq r6, pc, r4, ror r8 @ │ │ │ │ + umullseq r4, pc, r8, lr @ │ │ │ │ + addseq r3, lr, r4, lsr #25 │ │ │ │ + umullseq r5, pc, r0, r6 @ │ │ │ │ + @ instruction: 0x00b012d4 │ │ │ │ + @ instruction: 0x009f67d0 │ │ │ │ + @ instruction: 0x009f4df4 │ │ │ │ + addseq r3, lr, r0, lsl #24 │ │ │ │ + addseq r5, pc, ip, ror #11 │ │ │ │ + adcseq r1, r0, lr, asr #4 │ │ │ │ + addseq r6, pc, ip, lsr #14 │ │ │ │ + addseq r4, pc, r0, asr sp @ │ │ │ │ + addseq r3, lr, ip, asr fp │ │ │ │ + addseq r5, pc, r8, asr #10 │ │ │ │ + adcseq r1, r0, r8, asr #3 │ │ │ │ + addseq r6, pc, r8, lsl #13 │ │ │ │ + addseq r4, pc, ip, lsr #25 │ │ │ │ + @ instruction: 0x009e3ab8 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - @ instruction: 0x009f54b0 │ │ │ │ - adcseq r1, r0, r6, asr #2 │ │ │ │ - @ instruction: 0x009f65f0 │ │ │ │ - addseq r4, pc, r0, lsl ip @ │ │ │ │ - addseq r6, pc, ip, lsl #11 │ │ │ │ - addseq r6, pc, ip, ror #10 │ │ │ │ - addseq r4, pc, r0, lsl #30 │ │ │ │ - addseq r6, pc, r4, ror #9 │ │ │ │ - addseq r4, pc, ip, asr #10 │ │ │ │ - adcseq r1, r0, r4, asr r0 │ │ │ │ - umullseq r4, pc, r0, r4 @ │ │ │ │ - @ instruction: 0x009dc6b4 │ │ │ │ - addseq r4, pc, r0, ror r4 @ │ │ │ │ - addseq ip, sp, r0, lsl #13 │ │ │ │ - addseq r4, pc, ip, asr #8 │ │ │ │ - addseq ip, sp, ip, asr #12 │ │ │ │ - ldr r2, [pc, #-532] @ 379608 │ │ │ │ - ldr r8, [pc, #-532] @ 37960c │ │ │ │ + addseq r5, pc, r4, lsr #9 │ │ │ │ + adcseq r1, r0, r2, asr #2 │ │ │ │ + addseq r6, pc, r4, ror #11 │ │ │ │ + addseq r4, pc, r4, lsl #24 │ │ │ │ + addseq r6, pc, r0, lsl #11 │ │ │ │ + addseq r6, pc, r0, ror #10 │ │ │ │ + @ instruction: 0x009f4ef4 │ │ │ │ + @ instruction: 0x009f64d8 │ │ │ │ + addseq r4, pc, r0, asr #10 │ │ │ │ + adcseq r1, r0, r0, asr r0 │ │ │ │ + addseq r4, pc, r4, lsl #9 │ │ │ │ + addseq ip, sp, r8, lsr #13 │ │ │ │ + addseq r4, pc, r4, ror #8 │ │ │ │ + addseq ip, sp, r4, ror r6 │ │ │ │ + addseq r4, pc, r0, asr #8 │ │ │ │ + addseq ip, sp, r0, asr #12 │ │ │ │ + ldr r2, [pc, #-532] @ 379654 │ │ │ │ + ldr r8, [pc, #-532] @ 379658 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-580] @ 379610 │ │ │ │ + ldr r2, [pc, #-580] @ 37965c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-628] @ 379614 │ │ │ │ + ldr r3, [pc, #-628] @ 379660 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378af8 │ │ │ │ - ldr r2, [pc, #-636] @ 379618 │ │ │ │ + bne 378b44 │ │ │ │ + ldr r2, [pc, #-636] @ 379664 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-656] @ 37961c │ │ │ │ + ldr r2, [pc, #-656] @ 379668 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-684] @ 379620 │ │ │ │ + ldr r2, [pc, #-684] @ 37966c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-704] @ 379624 │ │ │ │ + ldr r2, [pc, #-704] @ 379670 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-732] @ 379628 │ │ │ │ + ldr r2, [pc, #-732] @ 379674 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-728] @ 379644 │ │ │ │ + ldr r3, [pc, #-728] @ 379690 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3864d8 │ │ │ │ - bhi 384700 │ │ │ │ + beq 386524 │ │ │ │ + bhi 38474c │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 383e98 │ │ │ │ + bhi 383ee4 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d834 │ │ │ │ - ldr r3, [pc, #-784] @ 37962c │ │ │ │ + beq 37d880 │ │ │ │ + ldr r3, [pc, #-784] @ 379678 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 37d834 │ │ │ │ + bhi 37d880 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-816] @ 379630 │ │ │ │ + ldr r2, [pc, #-816] @ 37967c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 383ea0 │ │ │ │ - bhi 384be4 │ │ │ │ + beq 383eec │ │ │ │ + bhi 384c30 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r3, [pc, #-860] @ 379634 │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r3, [pc, #-860] @ 379680 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 37dac8 │ │ │ │ + bhi 37db14 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-892] @ 379638 │ │ │ │ + ldr r2, [pc, #-892] @ 379684 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 38549c │ │ │ │ + beq 3854e8 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 37d834 │ │ │ │ - ldr r2, [pc, #-924] @ 37963c │ │ │ │ + bne 37d880 │ │ │ │ + ldr r2, [pc, #-924] @ 379688 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-948] @ 379640 │ │ │ │ + ldr r2, [pc, #-948] @ 37968c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-968] @ 379644 │ │ │ │ + ldr r3, [pc, #-968] @ 379690 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3864d8 │ │ │ │ - bhi 384ba8 │ │ │ │ + beq 386524 │ │ │ │ + bhi 384bf4 │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 383e98 │ │ │ │ + bhi 383ee4 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d834 │ │ │ │ - ldr r3, [pc, #-996] @ 379648 │ │ │ │ + beq 37d880 │ │ │ │ + ldr r3, [pc, #-996] @ 379694 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 37d834 │ │ │ │ + bhi 37d880 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1028] @ 37964c │ │ │ │ + ldr r2, [pc, #-1028] @ 379698 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 384014 │ │ │ │ + bhi 384060 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d834 │ │ │ │ - ldr r3, [pc, #-1064] @ 379650 │ │ │ │ + beq 37d880 │ │ │ │ + ldr r3, [pc, #-1064] @ 37969c │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 387584 │ │ │ │ + bhi 3875d0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1096] @ 379654 │ │ │ │ + ldr r2, [pc, #-1096] @ 3796a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 383f58 │ │ │ │ + bhi 383fa4 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d834 │ │ │ │ - ldr r3, [pc, #-1132] @ 379658 │ │ │ │ + beq 37d880 │ │ │ │ + ldr r3, [pc, #-1132] @ 3796a4 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 387584 │ │ │ │ + bhi 3875d0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1164] @ 37965c │ │ │ │ + ldr r2, [pc, #-1164] @ 3796a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 383ea0 │ │ │ │ - bhi 384e3c │ │ │ │ + beq 383eec │ │ │ │ + bhi 384e88 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r3, [pc, #-1208] @ 379660 │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r3, [pc, #-1208] @ 3796ac │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 37dac8 │ │ │ │ + bhi 37db14 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1240] @ 379664 │ │ │ │ + ldr r2, [pc, #-1240] @ 3796b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3851b4 │ │ │ │ - ldr r2, [pc, #-1268] @ 379668 │ │ │ │ + bne 385200 │ │ │ │ + ldr r2, [pc, #-1268] @ 3796b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1284] @ 37966c │ │ │ │ + ldr r2, [pc, #-1284] @ 3796b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1304] @ 379670 │ │ │ │ - ldr r2, [pc, #-1304] @ 379674 │ │ │ │ + ldr r3, [pc, #-1304] @ 3796bc │ │ │ │ + ldr r2, [pc, #-1304] @ 3796c0 │ │ │ │ and r3, r3, r5, lsr #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r5, r5, r1 │ │ │ │ - ldr r2, [pc, #-1332] @ 379678 │ │ │ │ + ldr r2, [pc, #-1332] @ 3796c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - bne 38407c │ │ │ │ - ldr r2, [pc, #-1360] @ 37967c │ │ │ │ + bne 3840c8 │ │ │ │ + ldr r2, [pc, #-1360] @ 3796c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1384] @ 379680 │ │ │ │ + ldr r2, [pc, #-1384] @ 3796cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1404] @ 379684 │ │ │ │ + ldr r2, [pc, #-1404] @ 3796d0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1432] @ 379688 │ │ │ │ + ldr r2, [pc, #-1432] @ 3796d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3846b0 │ │ │ │ + bhi 3846fc │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d834 │ │ │ │ - ldr r3, [pc, #-1468] @ 37968c │ │ │ │ + beq 37d880 │ │ │ │ + ldr r3, [pc, #-1468] @ 3796d8 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 38732c │ │ │ │ + bhi 387378 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1500] @ 379690 │ │ │ │ + ldr r2, [pc, #-1500] @ 3796dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 384ef0 │ │ │ │ - ldr r3, [pc, #-1528] @ 379694 │ │ │ │ + bhi 384f3c │ │ │ │ + ldr r3, [pc, #-1528] @ 3796e0 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 383ea0 │ │ │ │ + bhi 383eec │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1560] @ 379698 │ │ │ │ + ldr r2, [pc, #-1560] @ 3796e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385bf8 │ │ │ │ - ldr r2, [pc, #-1588] @ 37969c │ │ │ │ + bne 385c44 │ │ │ │ + ldr r2, [pc, #-1588] @ 3796e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1604] @ 3796a0 │ │ │ │ + ldr r2, [pc, #-1604] @ 3796ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385be0 │ │ │ │ - ldr r2, [pc, #-1632] @ 3796a4 │ │ │ │ + bne 385c2c │ │ │ │ + ldr r2, [pc, #-1632] @ 3796f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1648] @ 3796a8 │ │ │ │ + ldr r2, [pc, #-1648] @ 3796f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 385bc8 │ │ │ │ - ldr r2, [pc, #-1676] @ 3796ac │ │ │ │ + bne 385c14 │ │ │ │ + ldr r2, [pc, #-1676] @ 3796f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1692] @ 3796b0 │ │ │ │ + ldr r2, [pc, #-1692] @ 3796fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 385bb0 │ │ │ │ - ldr r2, [pc, #-1720] @ 3796b4 │ │ │ │ + bne 385bfc │ │ │ │ + ldr r2, [pc, #-1720] @ 379700 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1736] @ 3796b8 │ │ │ │ + ldr r2, [pc, #-1736] @ 379704 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3850a8 │ │ │ │ - ldr r2, [pc, #-1764] @ 3796bc │ │ │ │ + bne 3850f4 │ │ │ │ + ldr r2, [pc, #-1764] @ 379708 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1780] @ 3796c0 │ │ │ │ + ldr r2, [pc, #-1780] @ 37970c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 385090 │ │ │ │ - ldr r2, [pc, #-1808] @ 3796c4 │ │ │ │ + bne 3850dc │ │ │ │ + ldr r2, [pc, #-1808] @ 379710 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1824] @ 3796c8 │ │ │ │ + ldr r2, [pc, #-1824] @ 379714 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 38546c │ │ │ │ - ldr r2, [pc, #-1852] @ 3796cc │ │ │ │ + bne 3854b8 │ │ │ │ + ldr r2, [pc, #-1852] @ 379718 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1868] @ 3796d0 │ │ │ │ + ldr r2, [pc, #-1868] @ 37971c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - beq 378990 │ │ │ │ - b 378a4c │ │ │ │ - ldr r2, [pc, #-1900] @ 3796d4 │ │ │ │ + beq 3789dc │ │ │ │ + b 378a98 │ │ │ │ + ldr r2, [pc, #-1900] @ 379720 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 384f68 │ │ │ │ - ldr r3, [pc, #-1928] @ 3796d8 │ │ │ │ + bhi 384fb4 │ │ │ │ + ldr r3, [pc, #-1928] @ 379724 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 383ea0 │ │ │ │ + bhi 383eec │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1960] @ 3796dc │ │ │ │ + ldr r2, [pc, #-1960] @ 379728 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 384f2c │ │ │ │ - ldr r3, [pc, #-1988] @ 3796e0 │ │ │ │ + bhi 384f78 │ │ │ │ + ldr r3, [pc, #-1988] @ 37972c │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 383ea0 │ │ │ │ + bhi 383eec │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2020] @ 3796e4 │ │ │ │ + ldr r2, [pc, #-2020] @ 379730 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2040] @ 3796e8 │ │ │ │ + ldr r2, [pc, #-2040] @ 379734 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3440 @ 0xd70 │ │ │ │ sub r3, r3, #4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-2096] @ 3796ec │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-2096] @ 379738 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 378808 │ │ │ │ + bne 378854 │ │ │ │ cmp r3, #8 │ │ │ │ - beq 382ef4 │ │ │ │ + beq 382f40 │ │ │ │ cmp r3, #4 │ │ │ │ - bne 378af8 │ │ │ │ - ldr r2, [pc, #-2124] @ 3796f0 │ │ │ │ + bne 378b44 │ │ │ │ + ldr r2, [pc, #-2124] @ 37973c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2144] @ 3796f4 │ │ │ │ + ldr r2, [pc, #-2144] @ 379740 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2172] @ 3796f8 │ │ │ │ + ldr r2, [pc, #-2172] @ 379744 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2192] @ 3796fc │ │ │ │ + ldr r2, [pc, #-2192] @ 379748 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2220] @ 379700 │ │ │ │ + ldr r2, [pc, #-2220] @ 37974c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2240] @ 379704 │ │ │ │ + ldr r2, [pc, #-2240] @ 379750 │ │ │ │ lsl r3, r5, #21 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #21 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2272] @ 379708 │ │ │ │ + ldr r2, [pc, #-2272] @ 379754 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2292] @ 37970c │ │ │ │ + ldr r2, [pc, #-2292] @ 379758 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2320] @ 379710 │ │ │ │ + ldr r2, [pc, #-2320] @ 37975c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2340] @ 379714 │ │ │ │ + ldr r2, [pc, #-2340] @ 379760 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2368] @ 379718 │ │ │ │ + ldr r2, [pc, #-2368] @ 379764 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385e20 │ │ │ │ - ldr r2, [pc, #-2396] @ 37971c │ │ │ │ + bne 385e6c │ │ │ │ + ldr r2, [pc, #-2396] @ 379768 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2412] @ 379720 │ │ │ │ + ldr r2, [pc, #-2412] @ 37976c │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 382928 │ │ │ │ + beq 382974 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 38290c │ │ │ │ + beq 382958 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 381944 │ │ │ │ - ldr r2, [pc, #-2464] @ 379724 │ │ │ │ + bne 381990 │ │ │ │ + ldr r2, [pc, #-2464] @ 379770 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2488] @ 379728 │ │ │ │ - ldr r8, [pc, #-2488] @ 37972c │ │ │ │ + ldr r2, [pc, #-2488] @ 379774 │ │ │ │ + ldr r8, [pc, #-2488] @ 379778 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2536] @ 379730 │ │ │ │ + ldr r2, [pc, #-2536] @ 37977c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2584] @ 379734 │ │ │ │ - ldr r8, [pc, #-2584] @ 379738 │ │ │ │ + ldr r2, [pc, #-2584] @ 379780 │ │ │ │ + ldr r8, [pc, #-2584] @ 379784 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2632] @ 37973c │ │ │ │ + ldr r2, [pc, #-2632] @ 379788 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2680] @ 379740 │ │ │ │ + ldr r2, [pc, #-2680] @ 37978c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - bne 384044 │ │ │ │ - ldr r2, [pc, #-2712] @ 379744 │ │ │ │ + bne 384090 │ │ │ │ + ldr r2, [pc, #-2712] @ 379790 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2728] @ 379748 │ │ │ │ + ldr r2, [pc, #-2728] @ 379794 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2748] @ 37974c │ │ │ │ + ldr r3, [pc, #-2748] @ 379798 │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 387348 │ │ │ │ + bhi 387394 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2784] @ 379750 │ │ │ │ + ldr r2, [pc, #-2784] @ 37979c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2804] @ 379754 │ │ │ │ + ldr r3, [pc, #-2804] @ 3797a0 │ │ │ │ and r5, r5, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #10 │ │ │ │ cmp r2, #21 │ │ │ │ - bhi 37a268 │ │ │ │ + bhi 37a2b4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2840] @ 379758 │ │ │ │ + ldr r2, [pc, #-2840] @ 3797a4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2868] @ 37975c │ │ │ │ + ldr r2, [pc, #-2868] @ 3797a8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378978 │ │ │ │ - ldr r2, [pc, #-2876] @ 379760 │ │ │ │ - ldr r8, [pc, #-2876] @ 379764 │ │ │ │ + b 3789c4 │ │ │ │ + ldr r2, [pc, #-2876] @ 3797ac │ │ │ │ + ldr r8, [pc, #-2876] @ 3797b0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2924] @ 379768 │ │ │ │ + ldr r2, [pc, #-2924] @ 3797b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2844] @ 3797d0 │ │ │ │ + ldr r3, [pc, #-2844] @ 37981c │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2968] @ 37976c │ │ │ │ + ldr r2, [pc, #-2968] @ 3797b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2988] @ 379770 │ │ │ │ + ldr r3, [pc, #-2988] @ 3797bc │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 387448 │ │ │ │ + bhi 387494 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3020] @ 379774 │ │ │ │ - ldr r8, [pc, #-3020] @ 379778 │ │ │ │ + ldr r2, [pc, #-3020] @ 3797c0 │ │ │ │ + ldr r8, [pc, #-3020] @ 3797c4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3068] @ 37977c │ │ │ │ + ldr r2, [pc, #-3068] @ 3797c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3008] @ 3797d0 │ │ │ │ + ldr r3, [pc, #-3008] @ 37981c │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3112] @ 379780 │ │ │ │ + ldr r2, [pc, #-3112] @ 3797cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3132] @ 379784 │ │ │ │ + ldr r3, [pc, #-3132] @ 3797d0 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 387448 │ │ │ │ + bhi 387494 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3164] @ 379788 │ │ │ │ - ldr r8, [pc, #-3164] @ 37978c │ │ │ │ + ldr r2, [pc, #-3164] @ 3797d4 │ │ │ │ + ldr r8, [pc, #-3164] @ 3797d8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3212] @ 379790 │ │ │ │ + ldr r2, [pc, #-3212] @ 3797dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3172] @ 3797d0 │ │ │ │ + ldr r3, [pc, #-3172] @ 37981c │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3256] @ 379794 │ │ │ │ + ldr r2, [pc, #-3256] @ 3797e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3276] @ 379798 │ │ │ │ + ldr r3, [pc, #-3276] @ 3797e4 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 387448 │ │ │ │ + bhi 387494 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3308] @ 37979c │ │ │ │ - ldr r8, [pc, #-3308] @ 3797a0 │ │ │ │ + ldr r2, [pc, #-3308] @ 3797e8 │ │ │ │ + ldr r8, [pc, #-3308] @ 3797ec │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3356] @ 3797a4 │ │ │ │ + ldr r2, [pc, #-3356] @ 3797f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3336] @ 3797d0 │ │ │ │ + ldr r3, [pc, #-3336] @ 37981c │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3400] @ 3797a8 │ │ │ │ + ldr r2, [pc, #-3400] @ 3797f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3420] @ 3797ac │ │ │ │ + ldr r3, [pc, #-3420] @ 3797f8 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 387448 │ │ │ │ + bhi 387494 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3452] @ 3797b0 │ │ │ │ - ldr r8, [pc, #-3452] @ 3797b4 │ │ │ │ + ldr r2, [pc, #-3452] @ 3797fc │ │ │ │ + ldr r8, [pc, #-3452] @ 379800 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3500] @ 3797b8 │ │ │ │ + ldr r2, [pc, #-3500] @ 379804 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3500] @ 3797d0 │ │ │ │ + ldr r3, [pc, #-3500] @ 37981c │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3544] @ 3797bc │ │ │ │ + ldr r2, [pc, #-3544] @ 379808 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3564] @ 3797c0 │ │ │ │ + ldr r3, [pc, #-3564] @ 37980c │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 387448 │ │ │ │ + bhi 387494 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3596] @ 3797c4 │ │ │ │ - ldr r8, [pc, #-3596] @ 3797c8 │ │ │ │ + ldr r2, [pc, #-3596] @ 379810 │ │ │ │ + ldr r8, [pc, #-3596] @ 379814 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3644] @ 3797cc │ │ │ │ + ldr r2, [pc, #-3644] @ 379818 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3664] @ 3797d0 │ │ │ │ + ldr r3, [pc, #-3664] @ 37981c │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3684] @ 3797d4 │ │ │ │ + ldr r2, [pc, #-3684] @ 379820 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3704] @ 3797d8 │ │ │ │ + ldr r3, [pc, #-3704] @ 379824 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 387448 │ │ │ │ + bhi 387494 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3736] @ 3797dc │ │ │ │ + ldr r2, [pc, #-3736] @ 379828 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3756] @ 3797e0 │ │ │ │ + ldr r2, [pc, #-3756] @ 37982c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3784] @ 3797e4 │ │ │ │ + ldr r2, [pc, #-3784] @ 379830 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 386304 │ │ │ │ + beq 386350 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3862e8 │ │ │ │ + beq 386334 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 381944 │ │ │ │ - ldr r2, [pc, #-3832] @ 3797e8 │ │ │ │ + bne 381990 │ │ │ │ + ldr r2, [pc, #-3832] @ 379834 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3856] @ 3797ec │ │ │ │ + ldr r2, [pc, #-3856] @ 379838 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 385f54 │ │ │ │ + beq 385fa0 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 385f38 │ │ │ │ + beq 385f84 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 386320 │ │ │ │ - ldr r2, [pc, #-3904] @ 3797f0 │ │ │ │ + bne 38636c │ │ │ │ + ldr r2, [pc, #-3904] @ 37983c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3928] @ 3797f4 │ │ │ │ + ldr r2, [pc, #-3928] @ 379840 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3944] @ 3797f8 │ │ │ │ + ldr r3, [pc, #-3944] @ 379844 │ │ │ │ and r8, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3875dc │ │ │ │ + bhi 387628 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3980] @ 3797fc │ │ │ │ + ldr r2, [pc, #-3980] @ 379848 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385964 │ │ │ │ - ldr r2, [pc, #-4004] @ 379800 │ │ │ │ + bne 3859b0 │ │ │ │ + ldr r2, [pc, #-4004] @ 37984c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4020] @ 379804 │ │ │ │ + ldr r2, [pc, #-4020] @ 379850 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 38594c │ │ │ │ - ldr r2, [pc, #-4048] @ 379808 │ │ │ │ + bne 385998 │ │ │ │ + ldr r2, [pc, #-4048] @ 379854 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4064] @ 37980c │ │ │ │ + ldr r2, [pc, #-4064] @ 379858 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 385934 │ │ │ │ - ldr r2, [pc, #-4092] @ 379810 │ │ │ │ + bne 385980 │ │ │ │ + ldr r2, [pc, #-4092] @ 37985c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4044] @ 37b7ec │ │ │ │ + ldr r2, [pc, #4044] @ 37b838 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 38591c │ │ │ │ - ldr r2, [pc, #4016] @ 37b7f0 │ │ │ │ + bne 385968 │ │ │ │ + ldr r2, [pc, #4016] @ 37b83c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4000] @ 37b7f4 │ │ │ │ + ldr r2, [pc, #4000] @ 37b840 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385518 │ │ │ │ - ldr r2, [pc, #3972] @ 37b7f8 │ │ │ │ + bne 385564 │ │ │ │ + ldr r2, [pc, #3972] @ 37b844 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3956] @ 37b7fc │ │ │ │ + ldr r2, [pc, #3956] @ 37b848 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 385500 │ │ │ │ - ldr r2, [pc, #3928] @ 37b800 │ │ │ │ + bne 38554c │ │ │ │ + ldr r2, [pc, #3928] @ 37b84c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3912] @ 37b804 │ │ │ │ + ldr r2, [pc, #3912] @ 37b850 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 3854e8 │ │ │ │ - ldr r2, [pc, #3884] @ 37b808 │ │ │ │ + bne 385534 │ │ │ │ + ldr r2, [pc, #3884] @ 37b854 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3868] @ 37b80c │ │ │ │ + ldr r2, [pc, #3868] @ 37b858 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - beq 378990 │ │ │ │ - b 378a4c │ │ │ │ - ldr r2, [pc, #3836] @ 37b810 │ │ │ │ + beq 3789dc │ │ │ │ + b 378a98 │ │ │ │ + ldr r2, [pc, #3836] @ 37b85c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378978 │ │ │ │ - ldr r2, [pc, #3828] @ 37b814 │ │ │ │ + b 3789c4 │ │ │ │ + ldr r2, [pc, #3828] @ 37b860 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3851cc │ │ │ │ - ldr r2, [pc, #3800] @ 37b818 │ │ │ │ + beq 385218 │ │ │ │ + ldr r2, [pc, #3800] @ 37b864 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3772] @ 37b81c │ │ │ │ + ldr r2, [pc, #3772] @ 37b868 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385ce8 │ │ │ │ - ldr r2, [pc, #3748] @ 37b820 │ │ │ │ + bne 385d34 │ │ │ │ + ldr r2, [pc, #3748] @ 37b86c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3732] @ 37b824 │ │ │ │ + ldr r2, [pc, #3732] @ 37b870 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 37ac28 │ │ │ │ - ldr r2, [pc, #3704] @ 37b828 │ │ │ │ + bne 37ac74 │ │ │ │ + ldr r2, [pc, #3704] @ 37b874 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3680] @ 37b82c │ │ │ │ + ldr r2, [pc, #3680] @ 37b878 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3664] @ 37b830 │ │ │ │ + ldr r3, [pc, #3664] @ 37b87c │ │ │ │ and r8, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 387530 │ │ │ │ + bhi 38757c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3628] @ 37b834 │ │ │ │ + ldr r2, [pc, #3628] @ 37b880 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 386098 │ │ │ │ + beq 3860e4 │ │ │ │ cmp r8, #2 │ │ │ │ - beq 386080 │ │ │ │ + beq 3860cc │ │ │ │ cmp r8, #0 │ │ │ │ - bne 386064 │ │ │ │ - ldr r2, [pc, #3584] @ 37b838 │ │ │ │ + bne 3860b0 │ │ │ │ + ldr r2, [pc, #3584] @ 37b884 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3568] @ 37b83c │ │ │ │ + ldr r2, [pc, #3568] @ 37b888 │ │ │ │ lsr r8, r5, #4 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 38604c │ │ │ │ + beq 386098 │ │ │ │ cmp r8, #2 │ │ │ │ - beq 386034 │ │ │ │ + beq 386080 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 386018 │ │ │ │ - ldr r2, [pc, #3516] @ 37b840 │ │ │ │ + bne 386064 │ │ │ │ + ldr r2, [pc, #3516] @ 37b88c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3500] @ 37b844 │ │ │ │ + ldr r2, [pc, #3500] @ 37b890 │ │ │ │ lsr r5, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 385ffc │ │ │ │ + beq 386048 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 385fe0 │ │ │ │ + beq 38602c │ │ │ │ cmp r5, #1 │ │ │ │ - beq 37da3c │ │ │ │ - ldr r2, [pc, #3448] @ 37b848 │ │ │ │ + beq 37da88 │ │ │ │ + ldr r2, [pc, #3448] @ 37b894 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3424] @ 37b84c │ │ │ │ + ldr r2, [pc, #3424] @ 37b898 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3408] @ 37b850 │ │ │ │ + ldr r2, [pc, #3408] @ 37b89c │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3376] @ 37b854 │ │ │ │ + ldr r2, [pc, #3376] @ 37b8a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3360] @ 37b858 │ │ │ │ + ldr r2, [pc, #3360] @ 37b8a4 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3328] @ 37b85c │ │ │ │ - ldr r8, [pc, #3328] @ 37b860 │ │ │ │ + ldr r2, [pc, #3328] @ 37b8a8 │ │ │ │ + ldr r8, [pc, #3328] @ 37b8ac │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ add r8, pc, r8 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3288] @ 37b864 │ │ │ │ + ldr r2, [pc, #3288] @ 37b8b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3244] @ 37b868 │ │ │ │ + ldr r2, [pc, #3244] @ 37b8b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1073741824 @ 0x40000000 │ │ │ │ - bne 385cd0 │ │ │ │ - ldr r2, [pc, #3216] @ 37b86c │ │ │ │ + bne 385d1c │ │ │ │ + ldr r2, [pc, #3216] @ 37b8b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3200] @ 37b870 │ │ │ │ + ldr r2, [pc, #3200] @ 37b8bc │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - bge 378990 │ │ │ │ - b 378a4c │ │ │ │ - ldr r2, [pc, #3168] @ 37b874 │ │ │ │ + bge 3789dc │ │ │ │ + b 378a98 │ │ │ │ + ldr r2, [pc, #3168] @ 37b8c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - beq 37a9a8 │ │ │ │ - ldr r2, [pc, #3144] @ 37b878 │ │ │ │ + beq 37a9f4 │ │ │ │ + ldr r2, [pc, #3144] @ 37b8c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3120] @ 37b87c │ │ │ │ + ldr r2, [pc, #3120] @ 37b8c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385d00 │ │ │ │ - ldr r2, [pc, #3096] @ 37b880 │ │ │ │ + bne 385d4c │ │ │ │ + ldr r2, [pc, #3096] @ 37b8cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3080] @ 37b884 │ │ │ │ + ldr r2, [pc, #3080] @ 37b8d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3060] @ 37b888 │ │ │ │ + ldr r2, [pc, #3060] @ 37b8d4 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3028] @ 37b88c │ │ │ │ + ldr r2, [pc, #3028] @ 37b8d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - bne 384060 │ │ │ │ - ldr r2, [pc, #3000] @ 37b890 │ │ │ │ + bne 3840ac │ │ │ │ + ldr r2, [pc, #3000] @ 37b8dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2984] @ 37b894 │ │ │ │ + ldr r2, [pc, #2984] @ 37b8e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2964] @ 37b898 │ │ │ │ + ldr r3, [pc, #2964] @ 37b8e4 │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 387568 │ │ │ │ + bhi 3875b4 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #2904] @ 37b89c │ │ │ │ + ldr r2, [pc, #2904] @ 37b8e8 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 378c28 │ │ │ │ - ldr r2, [pc, #2892] @ 37b8a0 │ │ │ │ + bne 378c74 │ │ │ │ + ldr r2, [pc, #2892] @ 37b8ec │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 378af8 │ │ │ │ - ldr r2, [pc, #2880] @ 37b8a4 │ │ │ │ + beq 378b44 │ │ │ │ + ldr r2, [pc, #2880] @ 37b8f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2860] @ 37b8a8 │ │ │ │ + ldr r2, [pc, #2860] @ 37b8f4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2832] @ 37b8ac │ │ │ │ + ldr r2, [pc, #2832] @ 37b8f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2812] @ 37b8b0 │ │ │ │ + ldr r2, [pc, #2812] @ 37b8fc │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2780] @ 37b8b4 │ │ │ │ + ldr r2, [pc, #2780] @ 37b900 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2760] @ 37b8b8 │ │ │ │ + ldr r2, [pc, #2760] @ 37b904 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2728] @ 37b8bc │ │ │ │ + ldr r2, [pc, #2728] @ 37b908 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2712] @ 37b8c0 │ │ │ │ + ldr r2, [pc, #2712] @ 37b90c │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2680] @ 37b8c4 │ │ │ │ + ldr r2, [pc, #2680] @ 37b910 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3853c0 │ │ │ │ - ldr r2, [pc, #2656] @ 37b8c8 │ │ │ │ + bne 38540c │ │ │ │ + ldr r2, [pc, #2656] @ 37b914 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2640] @ 37b8cc │ │ │ │ + ldr r2, [pc, #2640] @ 37b918 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - beq 37a9a8 │ │ │ │ - b 37ac28 │ │ │ │ - ldr r2, [pc, #2608] @ 37b8d0 │ │ │ │ + beq 37a9f4 │ │ │ │ + b 37ac74 │ │ │ │ + ldr r2, [pc, #2608] @ 37b91c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2588] @ 37b8d4 │ │ │ │ + ldr r2, [pc, #2588] @ 37b920 │ │ │ │ lsl r3, r5, #20 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #20 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2556] @ 37b8d8 │ │ │ │ + ldr r2, [pc, #2556] @ 37b924 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385de8 │ │ │ │ - ldr r2, [pc, #2532] @ 37b8dc │ │ │ │ + bne 385e34 │ │ │ │ + ldr r2, [pc, #2532] @ 37b928 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2508] @ 37b8e0 │ │ │ │ + ldr r2, [pc, #2508] @ 37b92c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3853d8 │ │ │ │ + beq 385424 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 37d834 │ │ │ │ - ldr r2, [pc, #2476] @ 37b8e4 │ │ │ │ + bne 37d880 │ │ │ │ + ldr r2, [pc, #2476] @ 37b930 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2452] @ 37b8e8 │ │ │ │ + ldr r2, [pc, #2452] @ 37b934 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 384578 │ │ │ │ + bhi 3845c4 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d834 │ │ │ │ - ldr r3, [pc, #2416] @ 37b8ec │ │ │ │ + beq 37d880 │ │ │ │ + ldr r3, [pc, #2416] @ 37b938 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 38732c │ │ │ │ + bhi 387378 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2384] @ 37b8f0 │ │ │ │ - ldr r8, [pc, #2384] @ 37b8f4 │ │ │ │ + ldr r2, [pc, #2384] @ 37b93c │ │ │ │ + ldr r8, [pc, #2384] @ 37b940 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2340] @ 37b8f8 │ │ │ │ + ldr r2, [pc, #2340] @ 37b944 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2292] @ 37b8fc │ │ │ │ + ldr r2, [pc, #2292] @ 37b948 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385db0 │ │ │ │ - ldr r2, [pc, #2268] @ 37b900 │ │ │ │ + bne 385dfc │ │ │ │ + ldr r2, [pc, #2268] @ 37b94c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2244] @ 37b904 │ │ │ │ - ldr r8, [pc, #2244] @ 37b908 │ │ │ │ + ldr r2, [pc, #2244] @ 37b950 │ │ │ │ + ldr r8, [pc, #2244] @ 37b954 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2204] @ 37b90c │ │ │ │ + ldr r2, [pc, #2204] @ 37b958 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2816] @ 37bb88 │ │ │ │ + ldr r3, [pc, #2816] @ 37bbd4 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2152] @ 37b910 │ │ │ │ + ldr r2, [pc, #2152] @ 37b95c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2136] @ 37b914 │ │ │ │ + ldr r2, [pc, #2136] @ 37b960 │ │ │ │ bic r3, r5, #-2147483648 @ 0x80000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2116] @ 37b918 │ │ │ │ + ldr r2, [pc, #2116] @ 37b964 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37abf4 │ │ │ │ - ldr r2, [pc, #2104] @ 37b91c │ │ │ │ + b 37ac40 │ │ │ │ + ldr r2, [pc, #2104] @ 37b968 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2088] @ 37b920 │ │ │ │ + ldr r3, [pc, #2088] @ 37b96c │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #11 │ │ │ │ - bhi 37e418 │ │ │ │ + bhi 37e464 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2056] @ 37b924 │ │ │ │ + ldr r2, [pc, #2056] @ 37b970 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378f24 │ │ │ │ - ldr r2, [pc, #2044] @ 37b928 │ │ │ │ + b 378f70 │ │ │ │ + ldr r2, [pc, #2044] @ 37b974 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 385fc4 │ │ │ │ + beq 386010 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 385fa8 │ │ │ │ + beq 385ff4 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 37d834 │ │ │ │ - ldr r2, [pc, #2004] @ 37b92c │ │ │ │ + bne 37d880 │ │ │ │ + ldr r2, [pc, #2004] @ 37b978 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1980] @ 37b930 │ │ │ │ + ldr r2, [pc, #1980] @ 37b97c │ │ │ │ lsr r5, r5, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 385f8c │ │ │ │ + beq 385fd8 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 385f70 │ │ │ │ + beq 385fbc │ │ │ │ cmp r5, #1 │ │ │ │ - beq 386130 │ │ │ │ - ldr r2, [pc, #1932] @ 37b934 │ │ │ │ + beq 38617c │ │ │ │ + ldr r2, [pc, #1932] @ 37b980 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1908] @ 37b938 │ │ │ │ + ldr r2, [pc, #1908] @ 37b984 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3862d0 │ │ │ │ + beq 38631c │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3862b8 │ │ │ │ + beq 386304 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 38629c │ │ │ │ - ldr r2, [pc, #1864] @ 37b93c │ │ │ │ + bne 3862e8 │ │ │ │ + ldr r2, [pc, #1864] @ 37b988 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1848] @ 37b940 │ │ │ │ + ldr r2, [pc, #1848] @ 37b98c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 385678 │ │ │ │ - ldr r2, [pc, #1820] @ 37b944 │ │ │ │ + bne 3856c4 │ │ │ │ + ldr r2, [pc, #1820] @ 37b990 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1804] @ 37b948 │ │ │ │ + ldr r2, [pc, #1804] @ 37b994 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 385660 │ │ │ │ - ldr r2, [pc, #1776] @ 37b94c │ │ │ │ + bne 3856ac │ │ │ │ + ldr r2, [pc, #1776] @ 37b998 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1760] @ 37b950 │ │ │ │ + ldr r2, [pc, #1760] @ 37b99c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385648 │ │ │ │ - ldr r2, [pc, #1732] @ 37b954 │ │ │ │ + bne 385694 │ │ │ │ + ldr r2, [pc, #1732] @ 37b9a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1716] @ 37b958 │ │ │ │ + ldr r2, [pc, #1716] @ 37b9a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 385630 │ │ │ │ - ldr r2, [pc, #1688] @ 37b95c │ │ │ │ + bne 38567c │ │ │ │ + ldr r2, [pc, #1688] @ 37b9a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1672] @ 37b960 │ │ │ │ + ldr r2, [pc, #1672] @ 37b9ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 385618 │ │ │ │ - ldr r2, [pc, #1644] @ 37b964 │ │ │ │ + bne 385664 │ │ │ │ + ldr r2, [pc, #1644] @ 37b9b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1628] @ 37b968 │ │ │ │ + ldr r2, [pc, #1628] @ 37b9b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 385600 │ │ │ │ - ldr r2, [pc, #1600] @ 37b96c │ │ │ │ + bne 38564c │ │ │ │ + ldr r2, [pc, #1600] @ 37b9b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1584] @ 37b970 │ │ │ │ + ldr r2, [pc, #1584] @ 37b9bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3855e8 │ │ │ │ - ldr r2, [pc, #1556] @ 37b974 │ │ │ │ + bne 385634 │ │ │ │ + ldr r2, [pc, #1556] @ 37b9c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1540] @ 37b978 │ │ │ │ + ldr r2, [pc, #1540] @ 37b9c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 3855d0 │ │ │ │ - ldr r2, [pc, #1512] @ 37b97c │ │ │ │ + bne 38561c │ │ │ │ + ldr r2, [pc, #1512] @ 37b9c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1496] @ 37b980 │ │ │ │ + ldr r2, [pc, #1496] @ 37b9cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 3855b8 │ │ │ │ - ldr r2, [pc, #1468] @ 37b984 │ │ │ │ + bne 385604 │ │ │ │ + ldr r2, [pc, #1468] @ 37b9d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1452] @ 37b988 │ │ │ │ + ldr r2, [pc, #1452] @ 37b9d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2048 @ 0x800 │ │ │ │ - bne 38532c │ │ │ │ - ldr r2, [pc, #1424] @ 37b98c │ │ │ │ + bne 385378 │ │ │ │ + ldr r2, [pc, #1424] @ 37b9d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1408] @ 37b990 │ │ │ │ + ldr r2, [pc, #1408] @ 37b9dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 385310 │ │ │ │ - ldr r2, [pc, #1380] @ 37b994 │ │ │ │ + bne 38535c │ │ │ │ + ldr r2, [pc, #1380] @ 37b9e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1356] @ 37b998 │ │ │ │ + ldr r2, [pc, #1356] @ 37b9e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1340] @ 37b99c │ │ │ │ + ldr r2, [pc, #1340] @ 37b9e8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1316] @ 37b9a0 │ │ │ │ + ldr r2, [pc, #1316] @ 37b9ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 385e04 │ │ │ │ - ldr r2, [pc, #1288] @ 37b9a4 │ │ │ │ + bne 385e50 │ │ │ │ + ldr r2, [pc, #1288] @ 37b9f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1264] @ 37b9a8 │ │ │ │ + ldr r2, [pc, #1264] @ 37b9f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 386168 │ │ │ │ + beq 3861b4 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 38614c │ │ │ │ + beq 386198 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 386184 │ │ │ │ - ldr r2, [pc, #1220] @ 37b9ac │ │ │ │ + beq 3861d0 │ │ │ │ + ldr r2, [pc, #1220] @ 37b9f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1196] @ 37b9b0 │ │ │ │ + ldr r2, [pc, #1196] @ 37b9fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3856d8 │ │ │ │ - ldr r2, [pc, #1172] @ 37b9b4 │ │ │ │ + bne 385724 │ │ │ │ + ldr r2, [pc, #1172] @ 37ba00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1156] @ 37b9b8 │ │ │ │ + ldr r2, [pc, #1156] @ 37ba04 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3856c0 │ │ │ │ - ldr r2, [pc, #1128] @ 37b9bc │ │ │ │ + bne 38570c │ │ │ │ + ldr r2, [pc, #1128] @ 37ba08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1112] @ 37b9c0 │ │ │ │ + ldr r2, [pc, #1112] @ 37ba0c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3856a8 │ │ │ │ - ldr r2, [pc, #1084] @ 37b9c4 │ │ │ │ + bne 3856f4 │ │ │ │ + ldr r2, [pc, #1084] @ 37ba10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1068] @ 37b9c8 │ │ │ │ + ldr r2, [pc, #1068] @ 37ba14 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 385690 │ │ │ │ - ldr r2, [pc, #1040] @ 37b9cc │ │ │ │ + bne 3856dc │ │ │ │ + ldr r2, [pc, #1040] @ 37ba18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1024] @ 37b9d0 │ │ │ │ + ldr r2, [pc, #1024] @ 37ba1c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385184 │ │ │ │ - ldr r2, [pc, #996] @ 37b9d4 │ │ │ │ + bne 3851d0 │ │ │ │ + ldr r2, [pc, #996] @ 37ba20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #980] @ 37b9d8 │ │ │ │ + ldr r2, [pc, #980] @ 37ba24 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 385168 │ │ │ │ - ldr r2, [pc, #952] @ 37b9dc │ │ │ │ + bne 3851b4 │ │ │ │ + ldr r2, [pc, #952] @ 37ba28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #928] @ 37b9e0 │ │ │ │ + ldr r2, [pc, #928] @ 37ba2c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 384d54 │ │ │ │ - ldr r3, [pc, #904] @ 37b9e4 │ │ │ │ + bhi 384da0 │ │ │ │ + ldr r3, [pc, #904] @ 37ba30 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 383ea0 │ │ │ │ + bhi 383eec │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #872] @ 37b9e8 │ │ │ │ + ldr r2, [pc, #872] @ 37ba34 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 384d8c │ │ │ │ - ldr r3, [pc, #848] @ 37b9ec │ │ │ │ + bhi 384dd8 │ │ │ │ + ldr r3, [pc, #848] @ 37ba38 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 383ea0 │ │ │ │ + bhi 383eec │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #816] @ 37b9f0 │ │ │ │ + ldr r2, [pc, #816] @ 37ba3c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #800] @ 37b9f4 │ │ │ │ + ldr r2, [pc, #800] @ 37ba40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #772] @ 37b9f8 │ │ │ │ + ldr r2, [pc, #772] @ 37ba44 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #756] @ 37b9fc │ │ │ │ + ldr r2, [pc, #756] @ 37ba48 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #724] @ 37ba00 │ │ │ │ + ldr r2, [pc, #724] @ 37ba4c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #708] @ 37ba04 │ │ │ │ + ldr r2, [pc, #708] @ 37ba50 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #15728640 @ 0xf00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #676] @ 37ba08 │ │ │ │ + ldr r2, [pc, #676] @ 37ba54 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3852b0 │ │ │ │ - ldr r2, [pc, #652] @ 37ba0c │ │ │ │ + bne 3852fc │ │ │ │ + ldr r2, [pc, #652] @ 37ba58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #636] @ 37ba10 │ │ │ │ + ldr r2, [pc, #636] @ 37ba5c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37a990 │ │ │ │ - ldr r2, [pc, #628] @ 37ba14 │ │ │ │ + b 37a9dc │ │ │ │ + ldr r2, [pc, #628] @ 37ba60 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3857b0 │ │ │ │ - ldr r2, [pc, #604] @ 37ba18 │ │ │ │ + bne 3857fc │ │ │ │ + ldr r2, [pc, #604] @ 37ba64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #588] @ 37ba1c │ │ │ │ + ldr r2, [pc, #588] @ 37ba68 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - beq 378990 │ │ │ │ - b 378a4c │ │ │ │ - addseq r4, pc, r8, lsr #8 │ │ │ │ - addseq ip, sp, r8, lsl r6 │ │ │ │ - addseq r4, pc, r4, lsl #8 │ │ │ │ - addseq ip, sp, r4, ror #11 │ │ │ │ - addseq r4, pc, r0, ror #7 │ │ │ │ - @ instruction: 0x009dc5b0 │ │ │ │ - @ instruction: 0x009f43bc │ │ │ │ - addseq ip, sp, ip, ror r5 │ │ │ │ - umullseq r4, pc, ip, r3 @ │ │ │ │ - addseq r4, pc, r0, ror #5 │ │ │ │ - addseq r4, pc, r0, lsr #5 │ │ │ │ - addseq r9, ip, r0, lsl #14 │ │ │ │ - addseq ip, sp, r8, lsr #18 │ │ │ │ - @ instruction: 0x009dc4dc │ │ │ │ - addseq r4, pc, r0, lsl r2 @ │ │ │ │ - addseq r3, lr, r0, lsl r7 │ │ │ │ - addseq r4, pc, ip, asr #5 │ │ │ │ - adcseq r0, r0, r4, ror #27 │ │ │ │ - @ instruction: 0x009f42f8 │ │ │ │ - @ instruction: 0x009f42dc │ │ │ │ - addseq r4, pc, r0, ror #5 │ │ │ │ + beq 3789dc │ │ │ │ + b 378a98 │ │ │ │ + addseq r4, pc, ip, lsl r4 @ │ │ │ │ + addseq ip, sp, ip, lsl #12 │ │ │ │ + @ instruction: 0x009f43f8 │ │ │ │ + @ instruction: 0x009dc5d8 │ │ │ │ + @ instruction: 0x009f43d4 │ │ │ │ + addseq ip, sp, r4, lsr #11 │ │ │ │ + @ instruction: 0x009f43b0 │ │ │ │ + addseq ip, sp, r0, ror r5 │ │ │ │ + umullseq r4, pc, r0, r3 @ │ │ │ │ + @ instruction: 0x009f42d4 │ │ │ │ + umullseq r4, pc, r4, r2 @ │ │ │ │ + @ instruction: 0x009c96f4 │ │ │ │ + addseq ip, sp, ip, lsl r9 │ │ │ │ + @ instruction: 0x009dc4d0 │ │ │ │ + addseq r4, pc, r4, lsl #4 │ │ │ │ + addseq r3, lr, r4, lsl #14 │ │ │ │ addseq r4, pc, r0, asr #5 │ │ │ │ - @ instruction: 0x009f42dc │ │ │ │ - addseq ip, sp, ip, lsl #20 │ │ │ │ - addseq r4, pc, r8, rrx │ │ │ │ - umullseq r4, pc, ip, r7 @ │ │ │ │ - addseq r4, pc, ip, lsl r0 @ │ │ │ │ - addseq r4, pc, r4, ror #14 │ │ │ │ - addseq r3, pc, r4, lsl #31 │ │ │ │ - addseq r4, pc, r4, lsr r7 @ │ │ │ │ - addseq r3, pc, r0, ror pc @ │ │ │ │ - addseq r3, pc, ip, asr pc @ │ │ │ │ - addseq ip, sp, ip, ror r2 │ │ │ │ - addseq r3, pc, r0, asr #30 │ │ │ │ - addseq ip, sp, r4, ror #2 │ │ │ │ - addseq r3, lr, r8, lsl #9 │ │ │ │ - addseq ip, sp, r8, lsl #3 │ │ │ │ + adcseq r0, r0, r0, ror #27 │ │ │ │ + addseq r4, pc, ip, ror #5 │ │ │ │ + @ instruction: 0x009f42d0 │ │ │ │ + @ instruction: 0x009f42d4 │ │ │ │ + @ instruction: 0x009f42b4 │ │ │ │ + @ instruction: 0x009f42d0 │ │ │ │ + addseq ip, sp, r0, lsl #20 │ │ │ │ + addseq r4, pc, ip, asr r0 @ │ │ │ │ + umullseq r4, pc, r0, r7 @ │ │ │ │ + addseq r4, pc, r0, lsl r0 @ │ │ │ │ + addseq r4, pc, r8, asr r7 @ │ │ │ │ + addseq r3, pc, r8, ror pc @ │ │ │ │ + addseq r4, pc, r8, lsr #14 │ │ │ │ + addseq r3, pc, r4, ror #30 │ │ │ │ + addseq r3, pc, r0, asr pc @ │ │ │ │ + addseq ip, sp, r0, ror r2 │ │ │ │ + addseq r3, pc, r4, lsr pc @ │ │ │ │ + addseq ip, sp, r8, asr r1 │ │ │ │ + addseq r3, lr, ip, ror r4 │ │ │ │ + addseq ip, sp, ip, ror r1 │ │ │ │ + @ instruction: 0x009f3efc │ │ │ │ addseq r3, pc, r8, lsl #30 │ │ │ │ - addseq r3, pc, r4, lsl pc @ │ │ │ │ - addseq r4, pc, r8, lsl #12 │ │ │ │ - addseq r3, pc, ip, lsr #29 │ │ │ │ - addseq ip, sp, r4, lsl r4 │ │ │ │ - @ instruction: 0x009dc3f0 │ │ │ │ - adcseq r0, r0, ip, asr #21 │ │ │ │ + @ instruction: 0x009f45fc │ │ │ │ + addseq r3, pc, r0, lsr #29 │ │ │ │ + addseq ip, sp, r8, lsl #8 │ │ │ │ + addseq ip, sp, r4, ror #7 │ │ │ │ + adcseq r0, r0, r8, asr #21 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andseq r1, r0, r0, lsl r0 │ │ │ │ - addseq ip, sp, r8, lsr #12 │ │ │ │ - addseq r4, pc, r0, lsr #10 │ │ │ │ - addseq r3, pc, r8, asr #27 │ │ │ │ - addseq r4, pc, r8, ror #9 │ │ │ │ - addseq ip, sp, r4, lsl #6 │ │ │ │ - addseq r4, pc, ip, lsr #9 │ │ │ │ - addseq ip, sp, r8, lsr #6 │ │ │ │ - addseq r4, pc, r4, ror r4 @ │ │ │ │ - @ instruction: 0x009f57f0 │ │ │ │ - addseq r3, lr, r8, asr r2 │ │ │ │ - @ instruction: 0x009f57d8 │ │ │ │ - @ instruction: 0x009dbed8 │ │ │ │ - addseq r4, pc, r4, ror #7 │ │ │ │ - @ instruction: 0x009f5bd0 │ │ │ │ - addseq r5, pc, r8, asr #23 │ │ │ │ - addseq fp, sp, r4, ror #28 │ │ │ │ - @ instruction: 0x009f5bd4 │ │ │ │ - addseq fp, sp, r4, lsr #28 │ │ │ │ - adcseq r0, r0, r4, ror #16 │ │ │ │ + addseq ip, sp, ip, lsl r6 │ │ │ │ + addseq r4, pc, r4, lsl r5 @ │ │ │ │ + @ instruction: 0x009f3dbc │ │ │ │ + @ instruction: 0x009f44dc │ │ │ │ + @ instruction: 0x009dc2f8 │ │ │ │ + addseq r4, pc, r0, lsr #9 │ │ │ │ + addseq ip, sp, ip, lsl r3 │ │ │ │ + addseq r4, pc, r8, ror #8 │ │ │ │ addseq r5, pc, r4, ror #15 │ │ │ │ - addseq r4, pc, ip, ror #5 │ │ │ │ - addseq r5, pc, r0, asr #15 │ │ │ │ - addseq fp, sp, r0, ror sp │ │ │ │ - addseq r5, pc, r0, asr #18 │ │ │ │ - addseq r5, pc, r4, lsr fp @ │ │ │ │ - addseq r4, pc, r8, asr r2 @ │ │ │ │ - addseq r5, pc, ip, lsl fp @ │ │ │ │ - addseq r3, lr, r4, lsr #32 │ │ │ │ - addseq r4, pc, r0, ror #3 │ │ │ │ - addseq r5, pc, r4, lsr #13 │ │ │ │ - @ instruction: 0x009f4ad8 │ │ │ │ - @ instruction: 0x00b006f6 │ │ │ │ - addseq r5, pc, r4, asr #19 │ │ │ │ - addseq r5, pc, r8, lsr #20 │ │ │ │ - addseq r5, pc, ip, lsl #20 │ │ │ │ - addseq fp, sp, r0, ror #24 │ │ │ │ - addseq r5, pc, ip, ror #18 │ │ │ │ - @ instruction: 0x009f55dc │ │ │ │ - addseq r4, pc, r8, lsl pc @ │ │ │ │ - addseq ip, sp, r4, lsl r6 │ │ │ │ - umullseq r5, pc, r4, r5 @ │ │ │ │ - umullseq r5, pc, r0, r5 @ │ │ │ │ - addseq r5, pc, r0, lsl #11 │ │ │ │ + addseq r3, lr, ip, asr #4 │ │ │ │ + addseq r5, pc, ip, asr #15 │ │ │ │ + addseq fp, sp, ip, asr #29 │ │ │ │ + @ instruction: 0x009f43d8 │ │ │ │ + addseq r5, pc, r4, asr #23 │ │ │ │ + @ instruction: 0x009f5bbc │ │ │ │ + addseq fp, sp, r8, asr lr │ │ │ │ + addseq r5, pc, r8, asr #23 │ │ │ │ + addseq fp, sp, r8, lsl lr │ │ │ │ + adcseq r0, r0, r0, ror #16 │ │ │ │ + @ instruction: 0x009f57d8 │ │ │ │ + addseq r4, pc, r0, ror #5 │ │ │ │ + @ instruction: 0x009f57b4 │ │ │ │ + addseq fp, sp, r4, ror #26 │ │ │ │ + addseq r5, pc, r4, lsr r9 @ │ │ │ │ + addseq r5, pc, r8, lsr #22 │ │ │ │ + addseq r4, pc, ip, asr #4 │ │ │ │ + addseq r5, pc, r0, lsl fp @ │ │ │ │ + addseq r3, lr, r8, lsl r0 │ │ │ │ + @ instruction: 0x009f41d4 │ │ │ │ + umullseq r5, pc, r8, r6 @ │ │ │ │ + addseq r4, pc, ip, asr #21 │ │ │ │ + @ instruction: 0x00b006f2 │ │ │ │ + @ instruction: 0x009f59b8 │ │ │ │ + addseq r5, pc, ip, lsl sl @ │ │ │ │ + addseq r5, pc, r0, lsl #20 │ │ │ │ + addseq fp, sp, r4, asr ip │ │ │ │ + addseq r5, pc, r0, ror #18 │ │ │ │ + @ instruction: 0x009f55d0 │ │ │ │ + addseq r4, pc, ip, lsl #30 │ │ │ │ + addseq ip, sp, r8, lsl #12 │ │ │ │ addseq r5, pc, r8, lsl #11 │ │ │ │ - addseq r5, pc, ip, asr #10 │ │ │ │ - addseq r5, pc, r4, ror #10 │ │ │ │ - addseq r5, pc, r8, lsl r5 @ │ │ │ │ + addseq r5, pc, r4, lsl #11 │ │ │ │ + addseq r5, pc, r4, ror r5 @ │ │ │ │ + addseq r5, pc, ip, ror r5 @ │ │ │ │ addseq r5, pc, r0, asr #10 │ │ │ │ - addseq r5, pc, r4, ror #9 │ │ │ │ - addseq r5, pc, ip, lsl r5 @ │ │ │ │ - @ instruction: 0x009f54b0 │ │ │ │ - @ instruction: 0x009f54f8 │ │ │ │ - addseq r5, pc, ip, ror r4 @ │ │ │ │ - @ instruction: 0x009f54d4 │ │ │ │ - addseq r5, pc, r8, asr #8 │ │ │ │ - @ instruction: 0x009f54b0 │ │ │ │ - addseq r5, pc, r4, lsl r4 @ │ │ │ │ - addseq r5, pc, ip, lsl #9 │ │ │ │ - addseq r5, pc, r0, ror #7 │ │ │ │ - addseq r5, pc, r8, ror #8 │ │ │ │ - addseq r5, pc, ip, lsr #7 │ │ │ │ - addseq fp, sp, ip, lsr #18 │ │ │ │ - addseq r3, pc, ip, lsr lr @ │ │ │ │ - addseq r4, pc, r8, ror #14 │ │ │ │ - addseq r5, pc, ip, lsl #4 │ │ │ │ - @ instruction: 0x009db8f0 │ │ │ │ - addseq r5, pc, r0, lsr #3 │ │ │ │ - addseq r5, pc, r4, lsl #7 │ │ │ │ + addseq r5, pc, r8, asr r5 @ │ │ │ │ + addseq r5, pc, ip, lsl #10 │ │ │ │ + addseq r5, pc, r4, lsr r5 @ │ │ │ │ + @ instruction: 0x009f54d8 │ │ │ │ + addseq r5, pc, r0, lsl r5 @ │ │ │ │ + addseq r5, pc, r4, lsr #9 │ │ │ │ + addseq r5, pc, ip, ror #9 │ │ │ │ + addseq r5, pc, r0, ror r4 @ │ │ │ │ + addseq r5, pc, r8, asr #9 │ │ │ │ + addseq r5, pc, ip, lsr r4 @ │ │ │ │ + addseq r5, pc, r4, lsr #9 │ │ │ │ + addseq r5, pc, r8, lsl #8 │ │ │ │ + addseq r5, pc, r0, lsl #9 │ │ │ │ + @ instruction: 0x009f53d4 │ │ │ │ + addseq r5, pc, ip, asr r4 @ │ │ │ │ + addseq r5, pc, r0, lsr #7 │ │ │ │ + addseq fp, sp, r0, lsr #18 │ │ │ │ + addseq r3, pc, r0, lsr lr @ │ │ │ │ + addseq r4, pc, ip, asr r7 @ │ │ │ │ + addseq r5, pc, r0, lsl #4 │ │ │ │ + addseq fp, sp, r4, ror #17 │ │ │ │ + umullseq r5, pc, r4, r1 @ │ │ │ │ + addseq r5, pc, r8, ror r3 @ │ │ │ │ + addseq r5, pc, r8, ror r3 @ │ │ │ │ addseq r5, pc, r4, lsl #7 │ │ │ │ - umullseq r5, pc, r0, r3 @ │ │ │ │ - addseq r5, pc, ip, lsl #7 │ │ │ │ - addseq r5, pc, r8, lsl #7 │ │ │ │ - addseq r5, pc, r8, asr r3 @ │ │ │ │ - addseq r5, pc, ip, ror #6 │ │ │ │ + addseq r5, pc, r0, lsl #7 │ │ │ │ + addseq r5, pc, ip, ror r3 @ │ │ │ │ + addseq r5, pc, ip, asr #6 │ │ │ │ + addseq r5, pc, r0, ror #6 │ │ │ │ + addseq r5, pc, r8, lsl r3 @ │ │ │ │ + addseq r5, pc, r4, asr #6 │ │ │ │ + addseq r5, pc, r8, lsr #5 │ │ │ │ addseq r5, pc, r4, lsr #6 │ │ │ │ - addseq r5, pc, r0, asr r3 @ │ │ │ │ - @ instruction: 0x009f52b4 │ │ │ │ - addseq r5, pc, r0, lsr r3 @ │ │ │ │ - @ instruction: 0x009f52bc │ │ │ │ - addseq fp, sp, r8, lsr r7 │ │ │ │ - adcseq r0, r0, sl, lsr #3 │ │ │ │ - @ instruction: 0x009db6f8 │ │ │ │ - adcseq r0, r0, sl, ror r1 │ │ │ │ - @ instruction: 0x009f4fbc │ │ │ │ - addseq r3, pc, r8, asr #23 │ │ │ │ - addseq r4, pc, r4, ror pc @ │ │ │ │ - umullseq r3, pc, r4, fp @ │ │ │ │ - addseq r4, pc, ip, lsr pc @ │ │ │ │ - addseq r3, pc, ip, asr fp @ │ │ │ │ - addseq r3, pc, r8, lsr r4 @ │ │ │ │ - addseq r2, lr, r0, asr #18 │ │ │ │ - addseq r5, pc, ip, asr r4 @ │ │ │ │ - addseq r5, pc, r4, lsl #8 │ │ │ │ - addseq r4, pc, r0, asr r9 @ │ │ │ │ + @ instruction: 0x009f52b0 │ │ │ │ + addseq fp, sp, ip, lsr #14 │ │ │ │ + adcseq r0, r0, r6, lsr #3 │ │ │ │ + addseq fp, sp, ip, ror #13 │ │ │ │ + adcseq r0, r0, r6, ror r1 │ │ │ │ + @ instruction: 0x009f4fb0 │ │ │ │ + @ instruction: 0x009f3bbc │ │ │ │ + addseq r4, pc, r8, ror #30 │ │ │ │ + addseq r3, pc, r8, lsl #23 │ │ │ │ + addseq r4, pc, r0, lsr pc @ │ │ │ │ + addseq r3, pc, r0, asr fp @ │ │ │ │ + addseq r3, pc, ip, lsr #8 │ │ │ │ + addseq r2, lr, r4, lsr r9 │ │ │ │ + addseq r5, pc, r0, asr r4 @ │ │ │ │ @ instruction: 0x009f53f8 │ │ │ │ - addseq fp, sp, r4, lsl r1 │ │ │ │ - umlaleq pc, pc, lr, fp @ │ │ │ │ - addseq fp, sp, r8, lsr #2 │ │ │ │ - adceq pc, pc, r4, ror fp @ │ │ │ │ - umullseq fp, sp, r4, r0 │ │ │ │ - adceq pc, pc, lr, lsr fp @ │ │ │ │ - addseq r4, pc, r0, lsr sp @ │ │ │ │ - addseq r3, pc, r4, ror r5 @ │ │ │ │ - addseq r4, pc, r8, lsl sp @ │ │ │ │ - @ instruction: 0x009f4cf4 │ │ │ │ - @ instruction: 0x009dafbc │ │ │ │ - adceq pc, pc, sl, ror #20 │ │ │ │ - addseq sl, sp, r0, ror pc │ │ │ │ - ldrdeq lr, [r1], ip @ │ │ │ │ - addseq fp, sp, r4, lsr r4 │ │ │ │ - addseq sl, sp, r8, ror #31 │ │ │ │ - addseq r4, pc, ip, lsl #23 │ │ │ │ - addseq r3, pc, r0, lsl #8 │ │ │ │ - addseq r2, lr, r8, lsl r2 │ │ │ │ - adceq pc, pc, r4, lsl #19 │ │ │ │ - addseq r3, pc, ip, lsr #25 │ │ │ │ - addseq r3, pc, ip, lsl #7 │ │ │ │ - addseq r3, pc, r8, lsl r9 @ │ │ │ │ - addseq sl, sp, r8, lsl #30 │ │ │ │ - addseq r3, pc, r4, lsl #18 │ │ │ │ - addseq r4, pc, r0, ror r4 @ │ │ │ │ - addseq sl, sp, r8, asr #29 │ │ │ │ - addseq r4, pc, r4, asr r4 @ │ │ │ │ - umullseq r3, pc, r8, ip @ │ │ │ │ - @ instruction: 0x009f4eb8 │ │ │ │ - addseq r3, pc, ip, ror #24 │ │ │ │ + addseq r4, pc, r4, asr #18 │ │ │ │ + addseq r5, pc, ip, ror #7 │ │ │ │ + addseq fp, sp, r8, lsl #2 │ │ │ │ + umlaleq pc, pc, sl, fp @ │ │ │ │ + addseq fp, sp, ip, lsl r1 │ │ │ │ + adceq pc, pc, r0, ror fp @ │ │ │ │ + addseq fp, sp, r8, lsl #1 │ │ │ │ + adceq pc, pc, sl, lsr fp @ │ │ │ │ + addseq r4, pc, r4, lsr #26 │ │ │ │ + addseq r3, pc, r8, ror #10 │ │ │ │ + addseq r4, pc, ip, lsl #26 │ │ │ │ + addseq r4, pc, r8, ror #25 │ │ │ │ + @ instruction: 0x009dafb0 │ │ │ │ + adceq pc, pc, r6, ror #20 │ │ │ │ + addseq sl, sp, r4, ror #30 │ │ │ │ + ldrdeq lr, [r1], r0 @ │ │ │ │ + addseq fp, sp, r8, lsr #8 │ │ │ │ + @ instruction: 0x009dafdc │ │ │ │ + addseq r4, pc, r0, lsl #23 │ │ │ │ + @ instruction: 0x009f33f4 │ │ │ │ + addseq r2, lr, ip, lsl #4 │ │ │ │ + adceq pc, pc, r0, lsl #19 │ │ │ │ + addseq r3, pc, r0, lsr #25 │ │ │ │ + addseq r3, pc, r0, lsl #7 │ │ │ │ + addseq r3, pc, ip, lsl #18 │ │ │ │ + @ instruction: 0x009daefc │ │ │ │ + @ instruction: 0x009f38f8 │ │ │ │ + addseq r4, pc, r4, ror #8 │ │ │ │ + @ instruction: 0x009daebc │ │ │ │ + addseq r4, pc, r8, asr #8 │ │ │ │ + addseq r3, pc, ip, lsl #25 │ │ │ │ + addseq r4, pc, ip, lsr #29 │ │ │ │ + addseq r3, pc, r0, ror #24 │ │ │ │ @ instruction: 0x003fffff │ │ │ │ - addseq r3, pc, r4, lsl #5 │ │ │ │ - umullseq r4, pc, r0, r3 @ │ │ │ │ - addseq r3, pc, ip, asr #4 │ │ │ │ - @ instruction: 0x009f3bf0 │ │ │ │ - addseq r4, pc, ip, lsr #19 │ │ │ │ - addseq sl, sp, r0, asr #27 │ │ │ │ - umullseq r4, pc, r8, r9 @ │ │ │ │ - addseq sl, sp, r0, asr #25 │ │ │ │ - strdeq r4, [sl], ip @ │ │ │ │ - addseq r3, pc, r4, asr #24 │ │ │ │ - addseq r3, pc, r8, lsr #24 │ │ │ │ - @ instruction: 0x009f28f0 │ │ │ │ - @ instruction: 0x009f3adc │ │ │ │ - addseq r3, pc, r0, lsr #2 │ │ │ │ - addseq r3, pc, r0, asr #21 │ │ │ │ - addseq sl, sp, r8, lsr #24 │ │ │ │ - addseq r3, pc, r8, lsr #21 │ │ │ │ - addseq r2, pc, ip, asr r8 @ │ │ │ │ - addseq r3, pc, r4, lsr #21 │ │ │ │ - addseq sl, sp, r0, asr #24 │ │ │ │ - addseq r3, pc, r0, lsl #21 │ │ │ │ - addseq sl, sp, ip, lsl #24 │ │ │ │ - addseq r3, pc, r4, lsl #12 │ │ │ │ - @ instruction: 0x009dabd8 │ │ │ │ + addseq r3, pc, r8, ror r2 @ │ │ │ │ + addseq r4, pc, r4, lsl #7 │ │ │ │ + addseq r3, pc, r0, asr #4 │ │ │ │ + addseq r3, pc, r4, ror #23 │ │ │ │ + addseq r4, pc, r0, lsr #19 │ │ │ │ + @ instruction: 0x009dadb4 │ │ │ │ + addseq r4, pc, ip, lsl #19 │ │ │ │ + @ instruction: 0x009dacb4 │ │ │ │ + strdeq r4, [sl], r0 @ │ │ │ │ + addseq r3, pc, r8, lsr ip @ │ │ │ │ + addseq r3, pc, ip, lsl ip @ │ │ │ │ + addseq r2, pc, r4, ror #17 │ │ │ │ + @ instruction: 0x009f3ad0 │ │ │ │ + addseq r3, pc, r4, lsl r1 @ │ │ │ │ + @ instruction: 0x009f3ab4 │ │ │ │ + addseq sl, sp, ip, lsl ip │ │ │ │ + umullseq r3, pc, ip, sl @ │ │ │ │ + addseq r2, pc, r0, asr r8 @ │ │ │ │ + umullseq r3, pc, r8, sl @ │ │ │ │ + addseq sl, sp, r4, lsr ip │ │ │ │ + addseq r3, pc, r4, ror sl @ │ │ │ │ + addseq sl, sp, r0, lsl #24 │ │ │ │ + @ instruction: 0x009f35f8 │ │ │ │ + addseq sl, sp, ip, asr #23 │ │ │ │ + addseq r3, pc, r4, lsr #20 │ │ │ │ + umullseq sl, sp, r8, fp │ │ │ │ + addseq r3, pc, ip, lsl #20 │ │ │ │ + addseq r2, pc, ip, lsr #31 │ │ │ │ + @ instruction: 0x009f39f0 │ │ │ │ + addseq r3, pc, ip, ror #20 │ │ │ │ + addseq r2, pc, ip, ror #30 │ │ │ │ + addseq r3, pc, r0, asr sl @ │ │ │ │ addseq r3, pc, r0, lsr sl @ │ │ │ │ - addseq sl, sp, r4, lsr #23 │ │ │ │ - addseq r3, pc, r8, lsl sl @ │ │ │ │ - @ instruction: 0x009f2fb8 │ │ │ │ - @ instruction: 0x009f39fc │ │ │ │ - addseq r3, pc, r8, ror sl @ │ │ │ │ - addseq r2, pc, r8, ror pc @ │ │ │ │ - addseq r3, pc, ip, asr sl @ │ │ │ │ - addseq r3, pc, ip, lsr sl @ │ │ │ │ - addseq r3, pc, ip, lsl sl @ │ │ │ │ - @ instruction: 0x009e1cdc │ │ │ │ - @ instruction: 0x009f2eb0 │ │ │ │ - addseq r3, pc, r8, ror r9 @ │ │ │ │ - @ instruction: 0x009f25f4 │ │ │ │ - addseq sl, sp, r8, lsl r9 │ │ │ │ - umullseq r3, pc, r0, r8 @ │ │ │ │ - @ instruction: 0x009da9dc │ │ │ │ - umullseq sl, sp, ip, r9 │ │ │ │ + addseq r3, pc, r0, lsl sl @ │ │ │ │ + @ instruction: 0x009e1cd0 │ │ │ │ + addseq r2, pc, r4, lsr #29 │ │ │ │ + addseq r3, pc, ip, ror #18 │ │ │ │ + addseq r2, pc, r8, ror #11 │ │ │ │ + addseq sl, sp, ip, lsl #18 │ │ │ │ + addseq r3, pc, r4, lsl #17 │ │ │ │ + @ instruction: 0x009da9d0 │ │ │ │ umullseq sl, sp, r0, r9 │ │ │ │ - umullseq r3, pc, r8, r7 @ │ │ │ │ - addseq sl, sp, r4, lsr r9 │ │ │ │ - addseq r3, pc, r4, ror r7 @ │ │ │ │ - addseq sl, sp, r0, lsl #18 │ │ │ │ - addseq r4, pc, r4, asr #23 │ │ │ │ - addseq sl, sp, ip, asr #17 │ │ │ │ - addseq r4, pc, r0, lsr #23 │ │ │ │ - umullseq sl, sp, r8, r8 │ │ │ │ - addseq r4, pc, ip, ror fp @ │ │ │ │ - addseq sl, sp, r4, ror #16 │ │ │ │ - addseq r4, pc, r8, asr fp @ │ │ │ │ - addseq sl, sp, r0, lsr r8 │ │ │ │ - addseq r4, pc, r0, lsr fp @ │ │ │ │ - addseq r2, pc, ip, asr #24 │ │ │ │ - addseq r3, pc, ip, ror #12 │ │ │ │ + addseq sl, sp, r4, lsl #19 │ │ │ │ + addseq r3, pc, ip, lsl #15 │ │ │ │ + addseq sl, sp, r8, lsr #18 │ │ │ │ + addseq r3, pc, r8, ror #14 │ │ │ │ + @ instruction: 0x009da8f4 │ │ │ │ + @ instruction: 0x009f4bb8 │ │ │ │ + addseq sl, sp, r0, asr #17 │ │ │ │ + umullseq r4, pc, r4, fp @ │ │ │ │ + addseq sl, sp, ip, lsl #17 │ │ │ │ + addseq r4, pc, r0, ror fp @ │ │ │ │ + addseq sl, sp, r8, asr r8 │ │ │ │ + addseq r4, pc, ip, asr #22 │ │ │ │ + addseq sl, sp, r4, lsr #16 │ │ │ │ + addseq r4, pc, r4, lsr #22 │ │ │ │ + addseq r2, pc, r0, asr #24 │ │ │ │ + addseq r3, pc, r0, ror #12 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - addseq sl, sp, ip, asr #13 │ │ │ │ - @ instruction: 0x00aff1b6 │ │ │ │ - addseq r4, pc, r4, ror #9 │ │ │ │ - addseq sl, sp, r4, lsl #13 │ │ │ │ - adceq pc, pc, lr, ror #2 │ │ │ │ - addseq r4, pc, r4, asr r7 @ │ │ │ │ - addseq sl, sp, r4, ror #13 │ │ │ │ - addseq r4, pc, r4, asr #14 │ │ │ │ - addseq r3, pc, r4, ror ip @ │ │ │ │ - addseq r4, pc, ip, lsr #12 │ │ │ │ - addseq r3, pc, r0, asr ip @ │ │ │ │ - @ instruction: 0x009f45f8 │ │ │ │ - addseq r3, pc, ip, lsr #24 │ │ │ │ - addseq r4, pc, r4, asr #11 │ │ │ │ - addseq r3, pc, r8, lsl #24 │ │ │ │ - umullseq r4, pc, r0, r5 @ │ │ │ │ - addseq r3, pc, r4, ror #23 │ │ │ │ - addseq r4, pc, ip, asr r5 @ │ │ │ │ - addseq r3, pc, r0, asr #23 │ │ │ │ - addseq r4, pc, r8, lsr #10 │ │ │ │ - umullseq r3, pc, ip, fp @ │ │ │ │ - @ instruction: 0x009f44f4 │ │ │ │ - addseq r3, pc, r8, ror fp @ │ │ │ │ - addseq r4, pc, r0, asr #9 │ │ │ │ - addseq sl, sp, ip, lsr r4 │ │ │ │ - @ instruction: 0x009e16bc │ │ │ │ - addseq sl, sp, r0, lsl #8 │ │ │ │ + addseq sl, sp, r0, asr #13 │ │ │ │ + @ instruction: 0x00aff1b2 │ │ │ │ @ instruction: 0x009f44d8 │ │ │ │ - addseq sl, sp, r4, lsr #28 │ │ │ │ - addseq r4, pc, ip, asr r4 @ │ │ │ │ - @ instruction: 0x009da3d0 │ │ │ │ - addseq sl, sp, r0, ror #16 │ │ │ │ - addseq r3, pc, r8, asr #4 │ │ │ │ - addseq sl, sp, r4, ror #7 │ │ │ │ - addseq r3, pc, r8, lsr #4 │ │ │ │ - addseq sl, sp, r4, ror #5 │ │ │ │ + addseq sl, sp, r8, ror r6 │ │ │ │ + adceq pc, pc, sl, ror #2 │ │ │ │ + addseq r4, pc, r8, asr #14 │ │ │ │ + @ instruction: 0x009da6d8 │ │ │ │ + addseq r4, pc, r8, lsr r7 @ │ │ │ │ + addseq r3, pc, r8, ror #24 │ │ │ │ + addseq r4, pc, r0, lsr #12 │ │ │ │ + addseq r3, pc, r4, asr #24 │ │ │ │ + addseq r4, pc, ip, ror #11 │ │ │ │ + addseq r3, pc, r0, lsr #24 │ │ │ │ + @ instruction: 0x009f45b8 │ │ │ │ + @ instruction: 0x009f3bfc │ │ │ │ + addseq r4, pc, r4, lsl #11 │ │ │ │ + @ instruction: 0x009f3bd8 │ │ │ │ + addseq r4, pc, r0, asr r5 @ │ │ │ │ + @ instruction: 0x009f3bb4 │ │ │ │ + addseq r4, pc, ip, lsl r5 @ │ │ │ │ + umullseq r3, pc, r0, fp @ │ │ │ │ + addseq r4, pc, r8, ror #9 │ │ │ │ + addseq r3, pc, ip, ror #22 │ │ │ │ + @ instruction: 0x009f44b4 │ │ │ │ + addseq sl, sp, r0, lsr r4 │ │ │ │ + @ instruction: 0x009e16b0 │ │ │ │ + @ instruction: 0x009da3f4 │ │ │ │ + addseq r4, pc, ip, asr #9 │ │ │ │ + addseq sl, sp, r8, lsl lr │ │ │ │ + addseq r4, pc, r0, asr r4 @ │ │ │ │ + addseq sl, sp, r4, asr #7 │ │ │ │ + addseq sl, sp, r4, asr r8 │ │ │ │ + addseq r3, pc, ip, lsr r2 @ │ │ │ │ + @ instruction: 0x009da3d8 │ │ │ │ + addseq r3, pc, ip, lsl r2 @ │ │ │ │ + @ instruction: 0x009da2d8 │ │ │ │ andeq r0, r0, r5, lsl #8 │ │ │ │ - addseq r4, pc, r0, asr #3 │ │ │ │ - @ instruction: 0x009f41fc │ │ │ │ - @ instruction: 0x009f41b8 │ │ │ │ - addseq r4, pc, r8, lsr #3 │ │ │ │ - addseq sl, sp, r4, asr r7 │ │ │ │ - addseq sl, sp, r4, lsl #6 │ │ │ │ - addseq r4, pc, ip, lsl r1 @ │ │ │ │ - addseq r2, pc, ip, lsl r7 @ │ │ │ │ - addseq r4, pc, r0, asr r1 @ │ │ │ │ - umullseq sl, sp, r4, r2 │ │ │ │ - addseq r4, pc, r8, lsr r1 @ │ │ │ │ - addseq r4, pc, r8, ror #3 │ │ │ │ - addseq r4, pc, r0, lsr #2 │ │ │ │ @ instruction: 0x009f41b4 │ │ │ │ - addseq r4, pc, r0, lsl #2 │ │ │ │ - ldr r2, [pc, #-580] @ 37ba20 │ │ │ │ + @ instruction: 0x009f41f0 │ │ │ │ + addseq r4, pc, ip, lsr #3 │ │ │ │ + umullseq r4, pc, ip, r1 @ │ │ │ │ + addseq sl, sp, r8, asr #14 │ │ │ │ + @ instruction: 0x009da2f8 │ │ │ │ + addseq r4, pc, r0, lsl r1 @ │ │ │ │ + addseq r2, pc, r0, lsl r7 @ │ │ │ │ + addseq r4, pc, r4, asr #2 │ │ │ │ + addseq sl, sp, r8, lsl #5 │ │ │ │ + addseq r4, pc, ip, lsr #2 │ │ │ │ + @ instruction: 0x009f41dc │ │ │ │ + addseq r4, pc, r4, lsl r1 @ │ │ │ │ + addseq r4, pc, r8, lsr #3 │ │ │ │ + ldrsheq r4, [pc], r4 @ │ │ │ │ + ldr r2, [pc, #-580] @ 37ba6c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 38409c │ │ │ │ + bhi 3840e8 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d834 │ │ │ │ - ldr r3, [pc, #-612] @ 37ba24 │ │ │ │ + beq 37d880 │ │ │ │ + ldr r3, [pc, #-612] @ 37ba70 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 38732c │ │ │ │ + bhi 387378 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-644] @ 37ba28 │ │ │ │ + ldr r2, [pc, #-644] @ 37ba74 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-660] @ 37ba2c │ │ │ │ + ldr r3, [pc, #-660] @ 37ba78 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 387468 │ │ │ │ + bhi 3874b4 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-692] @ 37ba30 │ │ │ │ + ldr r2, [pc, #-692] @ 37ba7c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 384c6c │ │ │ │ - ldr r3, [pc, #-716] @ 37ba34 │ │ │ │ + bhi 384cb8 │ │ │ │ + ldr r3, [pc, #-716] @ 37ba80 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 383ea0 │ │ │ │ + bhi 383eec │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-748] @ 37ba38 │ │ │ │ - ldr r8, [pc, #-748] @ 37ba3c │ │ │ │ + ldr r2, [pc, #-748] @ 37ba84 │ │ │ │ + ldr r8, [pc, #-748] @ 37ba88 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-788] @ 37ba40 │ │ │ │ + ldr r2, [pc, #-788] @ 37ba8c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-832] @ 37ba44 │ │ │ │ + ldr r2, [pc, #-832] @ 37ba90 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-884] @ 37ba48 │ │ │ │ + ldr r2, [pc, #-884] @ 37ba94 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3845a8 │ │ │ │ + bhi 3845f4 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d834 │ │ │ │ - ldr r3, [pc, #-920] @ 37ba4c │ │ │ │ + beq 37d880 │ │ │ │ + ldr r3, [pc, #-920] @ 37ba98 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 38732c │ │ │ │ + bhi 387378 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-952] @ 37ba50 │ │ │ │ + ldr r2, [pc, #-952] @ 37ba9c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 383ed8 │ │ │ │ + beq 383f24 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 37cd08 │ │ │ │ + beq 37cd54 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 37d834 │ │ │ │ - ldr r2, [pc, #-996] @ 37ba54 │ │ │ │ + bne 37d880 │ │ │ │ + ldr r2, [pc, #-996] @ 37baa0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1020] @ 37ba58 │ │ │ │ + ldr r2, [pc, #-1020] @ 37baa4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385454 │ │ │ │ - ldr r2, [pc, #-1044] @ 37ba5c │ │ │ │ + bne 3854a0 │ │ │ │ + ldr r2, [pc, #-1044] @ 37baa8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1060] @ 37ba60 │ │ │ │ + ldr r2, [pc, #-1060] @ 37baac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1080] @ 37ba64 │ │ │ │ + ldr r2, [pc, #-1080] @ 37bab0 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1112] @ 37ba68 │ │ │ │ + ldr r2, [pc, #-1112] @ 37bab4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1128] @ 37ba6c │ │ │ │ + ldr r3, [pc, #-1128] @ 37bab8 │ │ │ │ lsl r8, r5, #16 │ │ │ │ lsr r8, r8, #16 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #14 │ │ │ │ - bhi 3875c0 │ │ │ │ + bhi 38760c │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1164] @ 37ba70 │ │ │ │ + ldr r2, [pc, #-1164] @ 37babc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1180] @ 37ba74 │ │ │ │ + ldr r2, [pc, #-1180] @ 37bac0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1208] @ 37ba78 │ │ │ │ + ldr r2, [pc, #-1208] @ 37bac4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385530 │ │ │ │ - ldr r2, [pc, #-1236] @ 37ba7c │ │ │ │ + bne 38557c │ │ │ │ + ldr r2, [pc, #-1236] @ 37bac8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1252] @ 37ba80 │ │ │ │ + ldr r2, [pc, #-1252] @ 37bacc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378a34 │ │ │ │ - ldr r2, [pc, #-1260] @ 37ba84 │ │ │ │ + b 378a80 │ │ │ │ + ldr r2, [pc, #-1260] @ 37bad0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385548 │ │ │ │ - ldr r2, [pc, #-1288] @ 37ba88 │ │ │ │ + bne 385594 │ │ │ │ + ldr r2, [pc, #-1288] @ 37bad4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1304] @ 37ba8c │ │ │ │ + ldr r2, [pc, #-1304] @ 37bad8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - beq 378990 │ │ │ │ - b 378a4c │ │ │ │ - ldr r2, [pc, #-1336] @ 37ba90 │ │ │ │ + beq 3789dc │ │ │ │ + b 378a98 │ │ │ │ + ldr r2, [pc, #-1336] @ 37badc │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3827bc │ │ │ │ - ldr r2, [pc, #-1364] @ 37ba94 │ │ │ │ + bne 382808 │ │ │ │ + ldr r2, [pc, #-1364] @ 37bae0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1380] @ 37ba98 │ │ │ │ + ldr r2, [pc, #-1380] @ 37bae4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1400] @ 37ba9c │ │ │ │ - ldr r2, [pc, #-1400] @ 37baa0 │ │ │ │ + ldr r3, [pc, #-1400] @ 37bae8 │ │ │ │ + ldr r2, [pc, #-1400] @ 37baec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1428] @ 37baa4 │ │ │ │ + ldr r2, [pc, #-1428] @ 37baf0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1448] @ 37baa8 │ │ │ │ + ldr r2, [pc, #-1448] @ 37baf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1476] @ 37baac │ │ │ │ + ldr r2, [pc, #-1476] @ 37baf8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37bfc8 │ │ │ │ - ldr r2, [pc, #-1484] @ 37bab0 │ │ │ │ + b 37c014 │ │ │ │ + ldr r2, [pc, #-1484] @ 37bafc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 385d34 │ │ │ │ - ldr r2, [pc, #-1508] @ 37bab4 │ │ │ │ + bne 385d80 │ │ │ │ + ldr r2, [pc, #-1508] @ 37bb00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1524] @ 37bab8 │ │ │ │ + ldr r2, [pc, #-1524] @ 37bb04 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378978 │ │ │ │ - ldr r2, [pc, #-1532] @ 37babc │ │ │ │ + b 3789c4 │ │ │ │ + ldr r2, [pc, #-1532] @ 37bb08 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3860e4 │ │ │ │ + beq 386130 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3860c8 │ │ │ │ + beq 386114 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 37d834 │ │ │ │ - ldr r2, [pc, #-1576] @ 37bac0 │ │ │ │ + bne 37d880 │ │ │ │ + ldr r2, [pc, #-1576] @ 37bb0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1600] @ 37bac4 │ │ │ │ + ldr r2, [pc, #-1600] @ 37bb10 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 38635c │ │ │ │ + beq 3863a8 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 386340 │ │ │ │ + beq 38638c │ │ │ │ cmp r5, #0 │ │ │ │ - bne 386378 │ │ │ │ - ldr r2, [pc, #-1648] @ 37bac8 │ │ │ │ + bne 3863c4 │ │ │ │ + ldr r2, [pc, #-1648] @ 37bb14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1672] @ 37bacc │ │ │ │ + ldr r2, [pc, #-1672] @ 37bb18 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37a090 │ │ │ │ - ldr r2, [pc, #-1684] @ 37bad0 │ │ │ │ + b 37a0dc │ │ │ │ + ldr r2, [pc, #-1684] @ 37bb1c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1704] @ 37bad4 │ │ │ │ + ldr r2, [pc, #-1704] @ 37bb20 │ │ │ │ lsl r3, r5, #22 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #22 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1736] @ 37bad8 │ │ │ │ + ldr r2, [pc, #-1736] @ 37bb24 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37bfc8 │ │ │ │ - ldr r2, [pc, #-1744] @ 37badc │ │ │ │ + b 37c014 │ │ │ │ + ldr r2, [pc, #-1744] @ 37bb28 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385d18 │ │ │ │ - ldr r2, [pc, #-1772] @ 37bae0 │ │ │ │ + bne 385d64 │ │ │ │ + ldr r2, [pc, #-1772] @ 37bb2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1796] @ 37bae4 │ │ │ │ + ldr r2, [pc, #-1796] @ 37bb30 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37a090 │ │ │ │ - ldr r2, [pc, #-1808] @ 37bae8 │ │ │ │ + b 37a0dc │ │ │ │ + ldr r2, [pc, #-1808] @ 37bb34 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385cb8 │ │ │ │ - ldr r2, [pc, #-1836] @ 37baec │ │ │ │ + bne 385d04 │ │ │ │ + ldr r2, [pc, #-1836] @ 37bb38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1852] @ 37baf0 │ │ │ │ + ldr r2, [pc, #-1852] @ 37bb3c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385ca0 │ │ │ │ - ldr r2, [pc, #-1880] @ 37baf4 │ │ │ │ + bne 385cec │ │ │ │ + ldr r2, [pc, #-1880] @ 37bb40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1896] @ 37baf8 │ │ │ │ + ldr r2, [pc, #-1896] @ 37bb44 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 385c88 │ │ │ │ - ldr r2, [pc, #-1924] @ 37bafc │ │ │ │ + bne 385cd4 │ │ │ │ + ldr r2, [pc, #-1924] @ 37bb48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1940] @ 37bb00 │ │ │ │ + ldr r2, [pc, #-1940] @ 37bb4c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 385c70 │ │ │ │ - ldr r2, [pc, #-1968] @ 37bb04 │ │ │ │ + bne 385cbc │ │ │ │ + ldr r2, [pc, #-1968] @ 37bb50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1984] @ 37bb08 │ │ │ │ + ldr r2, [pc, #-1984] @ 37bb54 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1880] @ 37bb88 │ │ │ │ - ldr r2, [pc, #-2008] @ 37bb0c │ │ │ │ + ldr r3, [pc, #-1880] @ 37bbd4 │ │ │ │ + ldr r2, [pc, #-2008] @ 37bb58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #5 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2028] @ 37bb10 │ │ │ │ + ldr r2, [pc, #-2028] @ 37bb5c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - beq 378990 │ │ │ │ - b 378a4c │ │ │ │ - ldr r2, [pc, #-2060] @ 37bb14 │ │ │ │ - ldr r8, [pc, #-2060] @ 37bb18 │ │ │ │ + beq 3789dc │ │ │ │ + b 378a98 │ │ │ │ + ldr r2, [pc, #-2060] @ 37bb60 │ │ │ │ + ldr r8, [pc, #-2060] @ 37bb64 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2104] @ 37bb1c │ │ │ │ + ldr r2, [pc, #-2104] @ 37bb68 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2148] @ 37bb20 │ │ │ │ + ldr r2, [pc, #-2148] @ 37bb6c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2192] @ 37bb24 │ │ │ │ + ldr r2, [pc, #-2192] @ 37bb70 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2240] @ 37bb28 │ │ │ │ - ldr r8, [pc, #-2240] @ 37bb2c │ │ │ │ + ldr r2, [pc, #-2240] @ 37bb74 │ │ │ │ + ldr r8, [pc, #-2240] @ 37bb78 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ bic r3, r5, #-1073741824 @ 0xc0000000 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2284] @ 37bb30 │ │ │ │ + ldr r2, [pc, #-2284] @ 37bb7c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #30 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2332] @ 37bb34 │ │ │ │ + ldr r2, [pc, #-2332] @ 37bb80 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37a090 │ │ │ │ - ldr r2, [pc, #-2344] @ 37bb38 │ │ │ │ + b 37a0dc │ │ │ │ + ldr r2, [pc, #-2344] @ 37bb84 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #7424 @ 0x1d00 │ │ │ │ - beq 386510 │ │ │ │ - bhi 385e38 │ │ │ │ + beq 38655c │ │ │ │ + bhi 385e84 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3864f4 │ │ │ │ + beq 386540 │ │ │ │ cmp r5, #2 │ │ │ │ - bne 37d834 │ │ │ │ - ldr r2, [pc, #-2392] @ 37bb3c │ │ │ │ + bne 37d880 │ │ │ │ + ldr r2, [pc, #-2392] @ 37bb88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2416] @ 37bb40 │ │ │ │ + ldr r2, [pc, #-2416] @ 37bb8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2440] @ 37bb44 │ │ │ │ + ldr r2, [pc, #-2440] @ 37bb90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2464] @ 37bb48 │ │ │ │ + ldr r2, [pc, #-2464] @ 37bb94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2488] @ 37bb4c │ │ │ │ + ldr r2, [pc, #-2488] @ 37bb98 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385c58 │ │ │ │ - ldr r2, [pc, #-2516] @ 37bb50 │ │ │ │ + bne 385ca4 │ │ │ │ + ldr r2, [pc, #-2516] @ 37bb9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2532] @ 37bb54 │ │ │ │ + ldr r2, [pc, #-2532] @ 37bba0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 385c40 │ │ │ │ - ldr r2, [pc, #-2560] @ 37bb58 │ │ │ │ + bne 385c8c │ │ │ │ + ldr r2, [pc, #-2560] @ 37bba4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2576] @ 37bb5c │ │ │ │ + ldr r2, [pc, #-2576] @ 37bba8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 385c28 │ │ │ │ - ldr r2, [pc, #-2604] @ 37bb60 │ │ │ │ + bne 385c74 │ │ │ │ + ldr r2, [pc, #-2604] @ 37bbac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2620] @ 37bb64 │ │ │ │ + ldr r2, [pc, #-2620] @ 37bbb0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 385c10 │ │ │ │ - ldr r2, [pc, #-2648] @ 37bb68 │ │ │ │ + bne 385c5c │ │ │ │ + ldr r2, [pc, #-2648] @ 37bbb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2664] @ 37bb6c │ │ │ │ + ldr r2, [pc, #-2664] @ 37bbb8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3857e0 │ │ │ │ - ldr r2, [pc, #-2692] @ 37bb70 │ │ │ │ + bne 38582c │ │ │ │ + ldr r2, [pc, #-2692] @ 37bbbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2708] @ 37bb74 │ │ │ │ + ldr r2, [pc, #-2708] @ 37bbc0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3857c8 │ │ │ │ - ldr r2, [pc, #-2736] @ 37bb78 │ │ │ │ + bne 385814 │ │ │ │ + ldr r2, [pc, #-2736] @ 37bbc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2752] @ 37bb7c │ │ │ │ - ldr r8, [pc, #-2752] @ 37bb80 │ │ │ │ + ldr r2, [pc, #-2752] @ 37bbc8 │ │ │ │ + ldr r8, [pc, #-2752] @ 37bbcc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsr r3, r5, #6 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2800] @ 37bb84 │ │ │ │ + ldr r2, [pc, #-2800] @ 37bbd0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2820] @ 37bb88 │ │ │ │ + ldr r3, [pc, #-2820] @ 37bbd4 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #10 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2848] @ 37bb8c │ │ │ │ + ldr r2, [pc, #-2848] @ 37bbd8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2868] @ 37bb90 │ │ │ │ + ldr r3, [pc, #-2868] @ 37bbdc │ │ │ │ sub r2, r5, #5376 @ 0x1500 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #15 │ │ │ │ - bhi 37d834 │ │ │ │ + bhi 37d880 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2900] @ 37bb94 │ │ │ │ + ldr r2, [pc, #-2900] @ 37bbe0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378978 │ │ │ │ - ldr r2, [pc, #-2908] @ 37bb98 │ │ │ │ + b 3789c4 │ │ │ │ + ldr r2, [pc, #-2908] @ 37bbe4 │ │ │ │ lsl r5, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ lsr r5, r5, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #14 │ │ │ │ - bls 384fa4 │ │ │ │ + bls 384ff0 │ │ │ │ sub r3, r5, #4096 @ 0x1000 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #26 │ │ │ │ - bhi 37d170 │ │ │ │ - ldr r2, [pc, #-2960] @ 37bb9c │ │ │ │ + bhi 37d1bc │ │ │ │ + ldr r2, [pc, #-2960] @ 37bbe8 │ │ │ │ sub r3, r5, #4096 @ 0x1000 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #26 │ │ │ │ - bhi 37d170 │ │ │ │ + bhi 37d1bc │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2996] @ 37bba0 │ │ │ │ + ldr r2, [pc, #-2996] @ 37bbec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385ad4 │ │ │ │ - ldr r2, [pc, #-3024] @ 37bba4 │ │ │ │ + bne 385b20 │ │ │ │ + ldr r2, [pc, #-3024] @ 37bbf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3040] @ 37bba8 │ │ │ │ + ldr r2, [pc, #-3040] @ 37bbf4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378a34 │ │ │ │ - ldr r2, [pc, #-3048] @ 37bbac │ │ │ │ + b 378a80 │ │ │ │ + ldr r2, [pc, #-3048] @ 37bbf8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3858a4 │ │ │ │ - ldr r2, [pc, #-3076] @ 37bbb0 │ │ │ │ + bne 3858f0 │ │ │ │ + ldr r2, [pc, #-3076] @ 37bbfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3092] @ 37bbb4 │ │ │ │ + ldr r2, [pc, #-3092] @ 37bc00 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 38588c │ │ │ │ - ldr r2, [pc, #-3120] @ 37bbb8 │ │ │ │ + bne 3858d8 │ │ │ │ + ldr r2, [pc, #-3120] @ 37bc04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3136] @ 37bbbc │ │ │ │ + ldr r2, [pc, #-3136] @ 37bc08 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 385874 │ │ │ │ - ldr r2, [pc, #-3164] @ 37bbc0 │ │ │ │ + bne 3858c0 │ │ │ │ + ldr r2, [pc, #-3164] @ 37bc0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3180] @ 37bbc4 │ │ │ │ + ldr r2, [pc, #-3180] @ 37bc10 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 38585c │ │ │ │ - ldr r2, [pc, #-3208] @ 37bbc8 │ │ │ │ + bne 3858a8 │ │ │ │ + ldr r2, [pc, #-3208] @ 37bc14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3224] @ 37bbcc │ │ │ │ + ldr r2, [pc, #-3224] @ 37bc18 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 385844 │ │ │ │ - ldr r2, [pc, #-3252] @ 37bbd0 │ │ │ │ + bne 385890 │ │ │ │ + ldr r2, [pc, #-3252] @ 37bc1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3268] @ 37bbd4 │ │ │ │ + ldr r2, [pc, #-3268] @ 37bc20 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 38582c │ │ │ │ - ldr r2, [pc, #-3296] @ 37bbd8 │ │ │ │ + bne 385878 │ │ │ │ + ldr r2, [pc, #-3296] @ 37bc24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3312] @ 37bbdc │ │ │ │ + ldr r2, [pc, #-3312] @ 37bc28 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 385814 │ │ │ │ - ldr r2, [pc, #-3340] @ 37bbe0 │ │ │ │ + bne 385860 │ │ │ │ + ldr r2, [pc, #-3340] @ 37bc2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3356] @ 37bbe4 │ │ │ │ + ldr r2, [pc, #-3356] @ 37bc30 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - bne 3857f8 │ │ │ │ - ldr r2, [pc, #-3384] @ 37bbe8 │ │ │ │ + bne 385844 │ │ │ │ + ldr r2, [pc, #-3384] @ 37bc34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3408] @ 37bbec │ │ │ │ + ldr r2, [pc, #-3408] @ 37bc38 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3846e0 │ │ │ │ - ldr r2, [pc, #-3436] @ 37bbf0 │ │ │ │ + bne 38472c │ │ │ │ + ldr r2, [pc, #-3436] @ 37bc3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3460] @ 37bbf4 │ │ │ │ + ldr r2, [pc, #-3460] @ 37bc40 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 386210 │ │ │ │ + beq 38625c │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3861f4 │ │ │ │ + beq 386240 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 381944 │ │ │ │ - ldr r2, [pc, #-3508] @ 37bbf8 │ │ │ │ + bne 381990 │ │ │ │ + ldr r2, [pc, #-3508] @ 37bc44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3532] @ 37bbfc │ │ │ │ + ldr r2, [pc, #-3532] @ 37bc48 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385278 │ │ │ │ - ldr r2, [pc, #-3560] @ 37bc00 │ │ │ │ + bne 3852c4 │ │ │ │ + ldr r2, [pc, #-3560] @ 37bc4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3584] @ 37bc04 │ │ │ │ + ldr r2, [pc, #-3584] @ 37bc50 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 386248 │ │ │ │ + beq 386294 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 38622c │ │ │ │ + beq 386278 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 381944 │ │ │ │ - ldr r2, [pc, #-3632] @ 37bc08 │ │ │ │ + bne 381990 │ │ │ │ + ldr r2, [pc, #-3632] @ 37bc54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3656] @ 37bc0c │ │ │ │ + ldr r2, [pc, #-3656] @ 37bc58 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385a44 │ │ │ │ - ldr r2, [pc, #-3684] @ 37bc10 │ │ │ │ + bne 385a90 │ │ │ │ + ldr r2, [pc, #-3684] @ 37bc5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3700] @ 37bc14 │ │ │ │ + ldr r2, [pc, #-3700] @ 37bc60 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378a34 │ │ │ │ - ldr r2, [pc, #-3708] @ 37bc18 │ │ │ │ + b 378a80 │ │ │ │ + ldr r2, [pc, #-3708] @ 37bc64 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3728] @ 37bc1c │ │ │ │ + ldr r3, [pc, #-3728] @ 37bc68 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 385f00 │ │ │ │ + beq 385f4c │ │ │ │ add r3, r3, #3 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 385ee4 │ │ │ │ + beq 385f30 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 37d834 │ │ │ │ - ldr r2, [pc, #-3760] @ 37bc20 │ │ │ │ + bne 37d880 │ │ │ │ + ldr r2, [pc, #-3760] @ 37bc6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3784] @ 37bc24 │ │ │ │ + ldr r2, [pc, #-3784] @ 37bc70 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378978 │ │ │ │ - ldr r2, [pc, #-3792] @ 37bc28 │ │ │ │ + b 3789c4 │ │ │ │ + ldr r2, [pc, #-3792] @ 37bc74 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385a28 │ │ │ │ - ldr r2, [pc, #-3820] @ 37bc2c │ │ │ │ + bne 385a74 │ │ │ │ + ldr r2, [pc, #-3820] @ 37bc78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3844] @ 37bc30 │ │ │ │ + ldr r2, [pc, #-3844] @ 37bc7c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385aec │ │ │ │ - ldr r2, [pc, #-3872] @ 37bc34 │ │ │ │ + bne 385b38 │ │ │ │ + ldr r2, [pc, #-3872] @ 37bc80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3888] @ 37bc38 │ │ │ │ + ldr r2, [pc, #-3888] @ 37bc84 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3908] @ 37bc3c │ │ │ │ + ldr r2, [pc, #-3908] @ 37bc88 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3940] @ 37bc40 │ │ │ │ + ldr r2, [pc, #-3940] @ 37bc8c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385aa4 │ │ │ │ - ldr r2, [pc, #-3968] @ 37bc44 │ │ │ │ + bne 385af0 │ │ │ │ + ldr r2, [pc, #-3968] @ 37bc90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3984] @ 37bc48 │ │ │ │ + ldr r2, [pc, #-3984] @ 37bc94 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 385a8c │ │ │ │ - ldr r2, [pc, #-4012] @ 37bc4c │ │ │ │ + bne 385ad8 │ │ │ │ + ldr r2, [pc, #-4012] @ 37bc98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4028] @ 37bc50 │ │ │ │ + ldr r2, [pc, #-4028] @ 37bc9c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385a74 │ │ │ │ - ldr r2, [pc, #-4056] @ 37bc54 │ │ │ │ + bne 385ac0 │ │ │ │ + ldr r2, [pc, #-4056] @ 37bca0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4072] @ 37bc58 │ │ │ │ + ldr r2, [pc, #-4072] @ 37bca4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 385a5c │ │ │ │ - ldr r2, [pc, #4052] @ 37dc34 │ │ │ │ + bne 385aa8 │ │ │ │ + ldr r2, [pc, #4052] @ 37dc80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4036] @ 37dc38 │ │ │ │ + ldr r2, [pc, #4036] @ 37dc84 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 385abc │ │ │ │ - ldr r2, [pc, #4008] @ 37dc3c │ │ │ │ + bne 385b08 │ │ │ │ + ldr r2, [pc, #4008] @ 37dc88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3992] @ 37dc40 │ │ │ │ + ldr r2, [pc, #3992] @ 37dc8c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3972] @ 37dc44 │ │ │ │ + ldr r3, [pc, #3972] @ 37dc90 │ │ │ │ lsr r8, r5, #11 │ │ │ │ and r8, r8, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 387488 │ │ │ │ + bhi 3874d4 │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3940] @ 37dc48 │ │ │ │ + ldr r2, [pc, #3940] @ 37dc94 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2304 @ 0x900 │ │ │ │ - beq 383ed8 │ │ │ │ - ldr r3, [pc, #3912] @ 37dc4c │ │ │ │ + beq 383f24 │ │ │ │ + ldr r3, [pc, #3912] @ 37dc98 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 37d834 │ │ │ │ - ldr r2, [pc, #3904] @ 37dc50 │ │ │ │ + bne 37d880 │ │ │ │ + ldr r2, [pc, #3904] @ 37dc9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3880] @ 37dc54 │ │ │ │ + ldr r2, [pc, #3880] @ 37dca0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3864] @ 37dc58 │ │ │ │ + ldr r2, [pc, #3864] @ 37dca4 │ │ │ │ lsr r5, r5, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 385ec8 │ │ │ │ + beq 385f14 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 385eac │ │ │ │ + beq 385ef8 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 381944 │ │ │ │ - ldr r2, [pc, #3812] @ 37dc5c │ │ │ │ + bne 381990 │ │ │ │ + ldr r2, [pc, #3812] @ 37dca8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3788] @ 37dc60 │ │ │ │ + ldr r2, [pc, #3788] @ 37dcac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cd38 │ │ │ │ - ldr r2, [pc, #3768] @ 37dc64 │ │ │ │ + b 37cd84 │ │ │ │ + ldr r2, [pc, #3768] @ 37dcb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cd38 │ │ │ │ - ldr r2, [pc, #3748] @ 37dc68 │ │ │ │ + b 37cd84 │ │ │ │ + ldr r2, [pc, #3748] @ 37dcb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cd38 │ │ │ │ - ldr r2, [pc, #3728] @ 37dc6c │ │ │ │ + b 37cd84 │ │ │ │ + ldr r2, [pc, #3728] @ 37dcb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cd38 │ │ │ │ - ldr r2, [pc, #3708] @ 37dc70 │ │ │ │ + b 37cd84 │ │ │ │ + ldr r2, [pc, #3708] @ 37dcbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cd38 │ │ │ │ - ldr r2, [pc, #3688] @ 37dc74 │ │ │ │ + b 37cd84 │ │ │ │ + ldr r2, [pc, #3688] @ 37dcc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3672] @ 37dc78 │ │ │ │ + ldr r2, [pc, #3672] @ 37dcc4 │ │ │ │ lsr r5, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 382ed8 │ │ │ │ - ldr r2, [pc, #3636] @ 37dc7c │ │ │ │ + beq 382f24 │ │ │ │ + ldr r2, [pc, #3636] @ 37dcc8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3608] @ 37dc80 │ │ │ │ + ldr r2, [pc, #3608] @ 37dccc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ce18 │ │ │ │ - ldr r2, [pc, #3588] @ 37dc84 │ │ │ │ + b 37ce64 │ │ │ │ + ldr r2, [pc, #3588] @ 37dcd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ce18 │ │ │ │ - ldr r2, [pc, #3568] @ 37dc88 │ │ │ │ + b 37ce64 │ │ │ │ + ldr r2, [pc, #3568] @ 37dcd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ce18 │ │ │ │ - ldr r2, [pc, #3548] @ 37dc8c │ │ │ │ + b 37ce64 │ │ │ │ + ldr r2, [pc, #3548] @ 37dcd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3532] @ 37dc90 │ │ │ │ + ldr r2, [pc, #3532] @ 37dcdc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3512] @ 37dc94 │ │ │ │ + ldr r3, [pc, #3512] @ 37dce0 │ │ │ │ lsr r8, r5, #8 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 387514 │ │ │ │ + bhi 387560 │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3480] @ 37dc98 │ │ │ │ + ldr r2, [pc, #3480] @ 37dce4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3464] @ 37dc9c │ │ │ │ + ldr r2, [pc, #3464] @ 37dce8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 385b20 │ │ │ │ - ldr r2, [pc, #3436] @ 37dca0 │ │ │ │ + bne 385b6c │ │ │ │ + ldr r2, [pc, #3436] @ 37dcec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3420] @ 37dca4 │ │ │ │ + ldr r2, [pc, #3420] @ 37dcf0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 385b04 │ │ │ │ - ldr r2, [pc, #3392] @ 37dca8 │ │ │ │ + bne 385b50 │ │ │ │ + ldr r2, [pc, #3392] @ 37dcf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3368] @ 37dcac │ │ │ │ + ldr r2, [pc, #3368] @ 37dcf8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cf0c │ │ │ │ - ldr r2, [pc, #3348] @ 37dcb0 │ │ │ │ + b 37cf58 │ │ │ │ + ldr r2, [pc, #3348] @ 37dcfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cf0c │ │ │ │ - ldr r2, [pc, #3328] @ 37dcb4 │ │ │ │ + b 37cf58 │ │ │ │ + ldr r2, [pc, #3328] @ 37dd00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cf0c │ │ │ │ - ldr r2, [pc, #3308] @ 37dcb8 │ │ │ │ + b 37cf58 │ │ │ │ + ldr r2, [pc, #3308] @ 37dd04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cf0c │ │ │ │ - ldr r2, [pc, #3288] @ 37dcbc │ │ │ │ + b 37cf58 │ │ │ │ + ldr r2, [pc, #3288] @ 37dd08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cf0c │ │ │ │ - ldr r2, [pc, #3268] @ 37dcc0 │ │ │ │ + b 37cf58 │ │ │ │ + ldr r2, [pc, #3268] @ 37dd0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cebc │ │ │ │ - ldr r2, [pc, #3248] @ 37dcc4 │ │ │ │ + b 37cf08 │ │ │ │ + ldr r2, [pc, #3248] @ 37dd10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ce18 │ │ │ │ - ldr r2, [pc, #3228] @ 37dcc8 │ │ │ │ + b 37ce64 │ │ │ │ + ldr r2, [pc, #3228] @ 37dd14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ce18 │ │ │ │ - ldr r2, [pc, #3208] @ 37dccc │ │ │ │ + b 37ce64 │ │ │ │ + ldr r2, [pc, #3208] @ 37dd18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cebc │ │ │ │ - ldr r2, [pc, #3188] @ 37dcd0 │ │ │ │ + b 37cf08 │ │ │ │ + ldr r2, [pc, #3188] @ 37dd1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cebc │ │ │ │ - ldr r2, [pc, #3168] @ 37dcd4 │ │ │ │ + b 37cf08 │ │ │ │ + ldr r2, [pc, #3168] @ 37dd20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cebc │ │ │ │ - ldr r2, [pc, #3148] @ 37dcd8 │ │ │ │ + b 37cf08 │ │ │ │ + ldr r2, [pc, #3148] @ 37dd24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cebc │ │ │ │ - ldr r2, [pc, #3128] @ 37dcdc │ │ │ │ + b 37cf08 │ │ │ │ + ldr r2, [pc, #3128] @ 37dd28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3112] @ 37dce0 │ │ │ │ + ldr r2, [pc, #3112] @ 37dd2c │ │ │ │ lsr r5, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 382ed8 │ │ │ │ - ldr r2, [pc, #3076] @ 37dce4 │ │ │ │ + beq 382f24 │ │ │ │ + ldr r2, [pc, #3076] @ 37dd30 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3048] @ 37dce8 │ │ │ │ + ldr r2, [pc, #3048] @ 37dd34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d0b0 │ │ │ │ - ldr r2, [pc, #3028] @ 37dcec │ │ │ │ + b 37d0fc │ │ │ │ + ldr r2, [pc, #3028] @ 37dd38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d0b0 │ │ │ │ - ldr r2, [pc, #3008] @ 37dcf0 │ │ │ │ + b 37d0fc │ │ │ │ + ldr r2, [pc, #3008] @ 37dd3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d0b0 │ │ │ │ - ldr r2, [pc, #2988] @ 37dcf4 │ │ │ │ + b 37d0fc │ │ │ │ + ldr r2, [pc, #2988] @ 37dd40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d0b0 │ │ │ │ - ldr r2, [pc, #2968] @ 37dcf8 │ │ │ │ + b 37d0fc │ │ │ │ + ldr r2, [pc, #2968] @ 37dd44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d0b0 │ │ │ │ - ldr r2, [pc, #2948] @ 37dcfc │ │ │ │ + b 37d0fc │ │ │ │ + ldr r2, [pc, #2948] @ 37dd48 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2920] @ 37dd00 │ │ │ │ + ldr r3, [pc, #2920] @ 37dd4c │ │ │ │ cmp r1, r3 │ │ │ │ - bls 382adc │ │ │ │ + bls 382b28 │ │ │ │ sub r3, r1, #1808 @ 0x710 │ │ │ │ sub r3, r3, #8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #2880] @ 37dd04 │ │ │ │ + ldr r2, [pc, #2880] @ 37dd50 │ │ │ │ tst r3, r2 │ │ │ │ - bne 382b08 │ │ │ │ - ldr r2, [pc, #2872] @ 37dd08 │ │ │ │ + bne 382b54 │ │ │ │ + ldr r2, [pc, #2872] @ 37dd54 │ │ │ │ tst r3, r2 │ │ │ │ - bne 382b40 │ │ │ │ - ldr r2, [pc, #2864] @ 37dd0c │ │ │ │ + bne 382b8c │ │ │ │ + ldr r2, [pc, #2864] @ 37dd58 │ │ │ │ tst r3, r2 │ │ │ │ - beq 378af8 │ │ │ │ - ldr r2, [pc, #2856] @ 37dd10 │ │ │ │ + beq 378b44 │ │ │ │ + ldr r2, [pc, #2856] @ 37dd5c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2836] @ 37dd14 │ │ │ │ + ldr r2, [pc, #2836] @ 37dd60 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2808] @ 37dd18 │ │ │ │ + ldr r2, [pc, #2808] @ 37dd64 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3852c8 │ │ │ │ - ldr r2, [pc, #2784] @ 37dd1c │ │ │ │ + bne 385314 │ │ │ │ + ldr r2, [pc, #2784] @ 37dd68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2768] @ 37dd20 │ │ │ │ + ldr r2, [pc, #2768] @ 37dd6c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378a34 │ │ │ │ - ldr r2, [pc, #2760] @ 37dd24 │ │ │ │ + b 378a80 │ │ │ │ + ldr r2, [pc, #2760] @ 37dd70 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378978 │ │ │ │ - ldr r2, [pc, #2752] @ 37dd28 │ │ │ │ + b 3789c4 │ │ │ │ + ldr r2, [pc, #2752] @ 37dd74 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2736] @ 37dd2c │ │ │ │ + ldr r2, [pc, #2736] @ 37dd78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2708] @ 37dd30 │ │ │ │ + ldr r2, [pc, #2708] @ 37dd7c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2692] @ 37dd34 │ │ │ │ + ldr r2, [pc, #2692] @ 37dd80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2664] @ 37dd38 │ │ │ │ + ldr r2, [pc, #2664] @ 37dd84 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2648] @ 37dd3c │ │ │ │ + ldr r2, [pc, #2648] @ 37dd88 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2620] @ 37dd40 │ │ │ │ + ldr r2, [pc, #2620] @ 37dd8c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2604] @ 37dd44 │ │ │ │ + ldr r2, [pc, #2604] @ 37dd90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2576] @ 37dd48 │ │ │ │ + ldr r2, [pc, #2576] @ 37dd94 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2560] @ 37dd4c │ │ │ │ + ldr r2, [pc, #2560] @ 37dd98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2540] @ 37dd50 │ │ │ │ + ldr r2, [pc, #2540] @ 37dd9c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385dcc │ │ │ │ - ldr r2, [pc, #2512] @ 37dd54 │ │ │ │ + bne 385e18 │ │ │ │ + ldr r2, [pc, #2512] @ 37dda0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2488] @ 37dd58 │ │ │ │ + ldr r2, [pc, #2488] @ 37dda4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2472] @ 37dd5c │ │ │ │ + ldr r2, [pc, #2472] @ 37dda8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-67108864 @ 0xfc000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2444] @ 37dd60 │ │ │ │ + ldr r2, [pc, #2444] @ 37ddac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2428] @ 37dd64 │ │ │ │ + ldr r2, [pc, #2428] @ 37ddb0 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2396] @ 37dd68 │ │ │ │ - ldr r8, [pc, #2396] @ 37dd6c │ │ │ │ + ldr r2, [pc, #2396] @ 37ddb4 │ │ │ │ + ldr r8, [pc, #2396] @ 37ddb8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2352] @ 37dd70 │ │ │ │ + ldr r2, [pc, #2352] @ 37ddbc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2304] @ 37dd74 │ │ │ │ + ldr r2, [pc, #2304] @ 37ddc0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2288] @ 37dd78 │ │ │ │ + ldr r2, [pc, #2288] @ 37ddc4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2260] @ 37dd7c │ │ │ │ + ldr r2, [pc, #2260] @ 37ddc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2236] @ 37dd80 │ │ │ │ + ldr r2, [pc, #2236] @ 37ddcc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2212] @ 37dd84 │ │ │ │ + ldr r2, [pc, #2212] @ 37ddd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2188] @ 37dd88 │ │ │ │ + ldr r2, [pc, #2188] @ 37ddd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2164] @ 37dd8c │ │ │ │ + ldr r2, [pc, #2164] @ 37ddd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2140] @ 37dd90 │ │ │ │ + ldr r2, [pc, #2140] @ 37dddc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2116] @ 37dd94 │ │ │ │ + ldr r2, [pc, #2116] @ 37dde0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2092] @ 37dd98 │ │ │ │ + ldr r2, [pc, #2092] @ 37dde4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2068] @ 37dd9c │ │ │ │ + ldr r2, [pc, #2068] @ 37dde8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2044] @ 37dda0 │ │ │ │ + ldr r2, [pc, #2044] @ 37ddec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2020] @ 37dda4 │ │ │ │ + ldr r2, [pc, #2020] @ 37ddf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1996] @ 37dda8 │ │ │ │ + ldr r2, [pc, #1996] @ 37ddf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1980] @ 37ddac │ │ │ │ + ldr r2, [pc, #1980] @ 37ddf8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 383e38 │ │ │ │ - ldr r2, [pc, #1952] @ 37ddb0 │ │ │ │ + bne 383e84 │ │ │ │ + ldr r2, [pc, #1952] @ 37ddfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1928] @ 37ddb4 │ │ │ │ + ldr r2, [pc, #1928] @ 37de00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r2, [pc, #1908] @ 37ddb8 │ │ │ │ + b 37d634 │ │ │ │ + ldr r2, [pc, #1908] @ 37de04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r2, [pc, #1888] @ 37ddbc │ │ │ │ + b 37d634 │ │ │ │ + ldr r2, [pc, #1888] @ 37de08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r2, [pc, #1868] @ 37ddc0 │ │ │ │ + b 37d634 │ │ │ │ + ldr r2, [pc, #1868] @ 37de0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r2, [pc, #1848] @ 37ddc4 │ │ │ │ + b 37d634 │ │ │ │ + ldr r2, [pc, #1848] @ 37de10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r2, [pc, #1828] @ 37ddc8 │ │ │ │ + b 37d634 │ │ │ │ + ldr r2, [pc, #1828] @ 37de14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r2, [pc, #1808] @ 37ddcc │ │ │ │ + b 37d634 │ │ │ │ + ldr r2, [pc, #1808] @ 37de18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r2, [pc, #1788] @ 37ddd0 │ │ │ │ + b 37d634 │ │ │ │ + ldr r2, [pc, #1788] @ 37de1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1764] @ 37ddd4 │ │ │ │ + ldr r2, [pc, #1764] @ 37de20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1740] @ 37ddd8 │ │ │ │ + ldr r2, [pc, #1740] @ 37de24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1716] @ 37dddc │ │ │ │ + ldr r2, [pc, #1716] @ 37de28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1692] @ 37dde0 │ │ │ │ + ldr r2, [pc, #1692] @ 37de2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r2, [pc, #1672] @ 37dde4 │ │ │ │ + b 37d634 │ │ │ │ + ldr r2, [pc, #1672] @ 37de30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r2, [pc, #1652] @ 37dde8 │ │ │ │ + b 37d634 │ │ │ │ + ldr r2, [pc, #1652] @ 37de34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r2, [pc, #1632] @ 37ddec │ │ │ │ + b 37d634 │ │ │ │ + ldr r2, [pc, #1632] @ 37de38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r2, [pc, #1612] @ 37ddf0 │ │ │ │ + b 37d634 │ │ │ │ + ldr r2, [pc, #1612] @ 37de3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r2, [pc, #1592] @ 37ddf4 │ │ │ │ + b 37d634 │ │ │ │ + ldr r2, [pc, #1592] @ 37de40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r2, [pc, #1572] @ 37ddf8 │ │ │ │ + b 37d634 │ │ │ │ + ldr r2, [pc, #1572] @ 37de44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r2, [pc, #1552] @ 37ddfc │ │ │ │ + b 37d634 │ │ │ │ + ldr r2, [pc, #1552] @ 37de48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r2, [pc, #1532] @ 37de00 │ │ │ │ + b 37d634 │ │ │ │ + ldr r2, [pc, #1532] @ 37de4c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1512] @ 37de04 │ │ │ │ + ldr r3, [pc, #1512] @ 37de50 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 383f3c │ │ │ │ + beq 383f88 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 383f20 │ │ │ │ + beq 383f6c │ │ │ │ cmp r5, #6912 @ 0x1b00 │ │ │ │ - beq 37c0e0 │ │ │ │ - ldr r2, [pc, #1484] @ 37de08 │ │ │ │ + beq 37c12c │ │ │ │ + ldr r2, [pc, #1484] @ 37de54 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1456] @ 37de0c │ │ │ │ + ldr r2, [pc, #1456] @ 37de58 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1436] @ 37de10 │ │ │ │ + ldr r2, [pc, #1436] @ 37de5c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1408] @ 37de14 │ │ │ │ + ldr r2, [pc, #1408] @ 37de60 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3860b0 │ │ │ │ + beq 3860fc │ │ │ │ cmp r8, #3 │ │ │ │ - beq 386118 │ │ │ │ + beq 386164 │ │ │ │ cmp r8, #1 │ │ │ │ - beq 386100 │ │ │ │ - ldr r2, [pc, #1360] @ 37de18 │ │ │ │ + beq 38614c │ │ │ │ + ldr r2, [pc, #1360] @ 37de64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1344] @ 37de1c │ │ │ │ + ldr r2, [pc, #1344] @ 37de68 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385a10 │ │ │ │ - ldr r2, [pc, #1316] @ 37de20 │ │ │ │ + bne 385a5c │ │ │ │ + ldr r2, [pc, #1316] @ 37de6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1300] @ 37de24 │ │ │ │ + ldr r2, [pc, #1300] @ 37de70 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3859f8 │ │ │ │ - ldr r2, [pc, #1272] @ 37de28 │ │ │ │ + bne 385a44 │ │ │ │ + ldr r2, [pc, #1272] @ 37de74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1256] @ 37de2c │ │ │ │ + ldr r2, [pc, #1256] @ 37de78 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1236] @ 37de30 │ │ │ │ + ldr r3, [pc, #1236] @ 37de7c │ │ │ │ lsr r8, r5, #12 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #15 │ │ │ │ - bhi 37d97c │ │ │ │ + bhi 37d9c8 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1200] @ 37de34 │ │ │ │ + ldr r2, [pc, #1200] @ 37de80 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1180] @ 37de38 │ │ │ │ + ldr r2, [pc, #1180] @ 37de84 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3853a8 │ │ │ │ - ldr r2, [pc, #1152] @ 37de3c │ │ │ │ + bne 3853f4 │ │ │ │ + ldr r2, [pc, #1152] @ 37de88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1136] @ 37de40 │ │ │ │ + ldr r2, [pc, #1136] @ 37de8c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 385390 │ │ │ │ - ldr r2, [pc, #1108] @ 37de44 │ │ │ │ + bne 3853dc │ │ │ │ + ldr r2, [pc, #1108] @ 37de90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1092] @ 37de48 │ │ │ │ + ldr r2, [pc, #1092] @ 37de94 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1072] @ 37de4c │ │ │ │ + ldr r3, [pc, #1072] @ 37de98 │ │ │ │ lsr r8, r5, #23 │ │ │ │ and r8, r8, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #31 │ │ │ │ - bhi 37ee30 │ │ │ │ + bhi 37ee7c │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1036] @ 37de50 │ │ │ │ + ldr r2, [pc, #1036] @ 37de9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1012] @ 37de54 │ │ │ │ + ldr r2, [pc, #1012] @ 37dea0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #988] @ 37de58 │ │ │ │ + ldr r2, [pc, #988] @ 37dea4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #964] @ 37de5c │ │ │ │ + ldr r2, [pc, #964] @ 37dea8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #940] @ 37de60 │ │ │ │ + ldr r2, [pc, #940] @ 37deac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #916] @ 37de64 │ │ │ │ + ldr r2, [pc, #916] @ 37deb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #892] @ 37de68 │ │ │ │ + ldr r2, [pc, #892] @ 37deb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #868] @ 37de6c │ │ │ │ + ldr r2, [pc, #868] @ 37deb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #844] @ 37de70 │ │ │ │ + ldr r2, [pc, #844] @ 37debc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #820] @ 37de74 │ │ │ │ + ldr r2, [pc, #820] @ 37dec0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #796] @ 37de78 │ │ │ │ + ldr r2, [pc, #796] @ 37dec4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #772] @ 37de7c │ │ │ │ + ldr r2, [pc, #772] @ 37dec8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #748] @ 37de80 │ │ │ │ + ldr r2, [pc, #748] @ 37decc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #724] @ 37de84 │ │ │ │ + ldr r2, [pc, #724] @ 37ded0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #700] @ 37de88 │ │ │ │ + ldr r2, [pc, #700] @ 37ded4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #676] @ 37de8c │ │ │ │ + ldr r2, [pc, #676] @ 37ded8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #652] @ 37de90 │ │ │ │ + ldr r2, [pc, #652] @ 37dedc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #628] @ 37de94 │ │ │ │ + ldr r2, [pc, #628] @ 37dee0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldrsheq r4, [pc], ip │ │ │ │ - addseq r4, pc, r0, lsl #2 │ │ │ │ - addseq r4, pc, r8, asr #1 │ │ │ │ - addseq r4, pc, ip, ror #1 │ │ │ │ - adceq lr, pc, ip, lsl #24 │ │ │ │ - umullseq sl, sp, r4, r0 │ │ │ │ + ldrsheq r4, [pc], r0 │ │ │ │ + ldrsheq r4, [pc], r4 @ │ │ │ │ + ldrheq r4, [pc], ip │ │ │ │ + addseq r4, pc, r0, ror #1 │ │ │ │ + adceq lr, pc, r8, lsl #24 │ │ │ │ + addseq sl, sp, r8, lsl #1 │ │ │ │ andeq r0, r0, r1, lsl #18 │ │ │ │ - ldrsbeq r3, [pc], r4 │ │ │ │ - ldrsbeq r4, [pc], r4 @ │ │ │ │ - ldrsbeq r4, [pc], r0 │ │ │ │ - ldrheq r4, [pc], r4 @ │ │ │ │ - addseq r4, pc, r4, asr r0 @ │ │ │ │ - addseq r4, pc, r8 │ │ │ │ - addseq r3, pc, r4, ror #31 │ │ │ │ - @ instruction: 0x009f3ff8 │ │ │ │ - addseq r3, pc, ip, asr #31 │ │ │ │ - addseq sl, sp, r0, lsr #6 │ │ │ │ - addseq sl, sp, ip, lsl r3 │ │ │ │ - @ instruction: 0x009c71f8 │ │ │ │ - @ instruction: 0x009da2b4 │ │ │ │ - addseq sl, sp, r8, ror r2 │ │ │ │ - addseq sl, sp, r4, asr r2 │ │ │ │ - addseq sl, sp, ip, ror r2 │ │ │ │ - addseq r2, pc, r4, lsr #6 │ │ │ │ - strdeq lr, [pc], r6 @ │ │ │ │ - addseq sl, sp, ip, lsr #4 │ │ │ │ - addseq r2, pc, r8, ror #5 │ │ │ │ - umullseq sl, sp, r0, r1 │ │ │ │ - addseq r2, pc, r4, asr #5 │ │ │ │ - addseq r2, pc, r4, asr #5 │ │ │ │ - umullseq sl, sp, r8, r1 │ │ │ │ - addseq sl, sp, r4, ror r1 │ │ │ │ - addseq sl, sp, r0, asr r1 │ │ │ │ - addseq sl, sp, ip, lsr #2 │ │ │ │ - addseq sl, sp, r8, lsl #2 │ │ │ │ - addseq sl, sp, r0, lsr #2 │ │ │ │ - ldrsheq sl, [sp], ip │ │ │ │ - ldrsbeq sl, [sp], r8 │ │ │ │ - addseq sl, sp, ip, asr #1 │ │ │ │ - addseq sl, sp, r8, lsr #1 │ │ │ │ - addseq sl, sp, r4, lsl #1 │ │ │ │ - addseq sl, sp, r0, rrx │ │ │ │ - addseq sl, sp, r8, lsl #1 │ │ │ │ - addseq sl, sp, r4, lsl #1 │ │ │ │ - addseq r6, ip, r0, ror #30 │ │ │ │ - addseq sl, sp, ip, lsl r0 │ │ │ │ - @ instruction: 0x009d9ff8 │ │ │ │ - @ instruction: 0x009d9fd4 │ │ │ │ - @ instruction: 0x009d9fb0 │ │ │ │ - addseq r9, sp, ip, lsl #31 │ │ │ │ - addseq r6, ip, r8, asr #29 │ │ │ │ + addseq r3, pc, r8, asr #1 │ │ │ │ + addseq r4, pc, r8, asr #1 │ │ │ │ + addseq r4, pc, r4, asr #1 │ │ │ │ + addseq r4, pc, r8, lsr #1 │ │ │ │ + addseq r4, pc, r8, asr #32 │ │ │ │ + @ instruction: 0x009f3ffc │ │ │ │ + @ instruction: 0x009f3fd8 │ │ │ │ + addseq r3, pc, ip, ror #31 │ │ │ │ + addseq r3, pc, r0, asr #31 │ │ │ │ + addseq sl, sp, r4, lsl r3 │ │ │ │ + addseq sl, sp, r0, lsl r3 │ │ │ │ + addseq r7, ip, ip, ror #3 │ │ │ │ + addseq sl, sp, r8, lsr #5 │ │ │ │ + addseq sl, sp, ip, ror #4 │ │ │ │ + addseq sl, sp, r8, asr #4 │ │ │ │ + addseq sl, sp, r0, ror r2 │ │ │ │ + addseq r2, pc, r8, lsl r3 @ │ │ │ │ + strdeq lr, [pc], r2 @ │ │ │ │ + addseq sl, sp, r0, lsr #4 │ │ │ │ + @ instruction: 0x009f22dc │ │ │ │ + addseq sl, sp, r4, lsl #3 │ │ │ │ + @ instruction: 0x009f22b8 │ │ │ │ + @ instruction: 0x009f22b8 │ │ │ │ + addseq sl, sp, ip, lsl #3 │ │ │ │ + addseq sl, sp, r8, ror #2 │ │ │ │ + addseq sl, sp, r4, asr #2 │ │ │ │ + addseq sl, sp, r0, lsr #2 │ │ │ │ + ldrsheq sl, [sp], ip │ │ │ │ + addseq sl, sp, r4, lsl r1 │ │ │ │ + ldrsheq sl, [sp], r0 │ │ │ │ + addseq sl, sp, ip, asr #1 │ │ │ │ + addseq sl, sp, r0, asr #1 │ │ │ │ + umullseq sl, sp, ip, r0 │ │ │ │ + addseq sl, sp, r8, ror r0 │ │ │ │ + addseq sl, sp, r4, asr r0 │ │ │ │ + addseq sl, sp, ip, ror r0 │ │ │ │ + addseq sl, sp, r8, ror r0 │ │ │ │ + addseq r6, ip, r4, asr pc │ │ │ │ + addseq sl, sp, r0, lsl r0 │ │ │ │ + addseq r9, sp, ip, ror #31 │ │ │ │ + addseq r9, sp, r8, asr #31 │ │ │ │ + addseq r9, sp, r4, lsr #31 │ │ │ │ + addseq r9, sp, r0, lsl #31 │ │ │ │ + @ instruction: 0x009c6ebc │ │ │ │ andeq r0, r0, r4, lsl r7 │ │ │ │ andne r1, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ andeq r0, r1, r1 │ │ │ │ - addseq r1, pc, r4, asr #25 │ │ │ │ - umullseq r2, pc, ip, r0 @ │ │ │ │ - @ instruction: 0x009f1dfc │ │ │ │ - addseq r9, sp, ip, lsl ip │ │ │ │ - addseq r1, pc, r0, ror #27 │ │ │ │ - addseq r1, pc, r8, lsr sp @ │ │ │ │ - addseq r1, pc, r0, lsl #25 │ │ │ │ - addseq r2, pc, r0, lsr #32 │ │ │ │ - @ instruction: 0x009f1cb0 │ │ │ │ - addseq r1, pc, ip, ror #31 │ │ │ │ - addseq r1, pc, r8, ror #24 │ │ │ │ - @ instruction: 0x009f1fb8 │ │ │ │ - addseq r9, sp, r4, ror sl │ │ │ │ - addseq r1, pc, r4, lsl #31 │ │ │ │ - addseq r1, pc, r4, asr #23 │ │ │ │ - addseq r1, pc, r0, asr pc @ │ │ │ │ - addseq r1, pc, r8, lsr #23 │ │ │ │ - umullseq r1, pc, r8, fp @ │ │ │ │ - @ instruction: 0x009f1bd4 │ │ │ │ - addseq r1, pc, r8, ror #29 │ │ │ │ - addseq r1, pc, r0, lsl #24 │ │ │ │ - @ instruction: 0x009f1eb4 │ │ │ │ + @ instruction: 0x009f1cb8 │ │ │ │ + umullseq r2, pc, r0, r0 @ │ │ │ │ + @ instruction: 0x009f1df0 │ │ │ │ + addseq r9, sp, r0, lsl ip │ │ │ │ + @ instruction: 0x009f1dd4 │ │ │ │ + addseq r1, pc, ip, lsr #26 │ │ │ │ + addseq r1, pc, r4, ror ip @ │ │ │ │ + addseq r2, pc, r4, lsl r0 @ │ │ │ │ + addseq r1, pc, r4, lsr #25 │ │ │ │ + addseq r1, pc, r0, ror #31 │ │ │ │ + addseq r1, pc, ip, asr ip @ │ │ │ │ + addseq r1, pc, ip, lsr #31 │ │ │ │ + addseq r9, sp, r8, ror #20 │ │ │ │ + addseq r1, pc, r8, ror pc @ │ │ │ │ + @ instruction: 0x009f1bb8 │ │ │ │ + addseq r1, pc, r4, asr #30 │ │ │ │ umullseq r1, pc, ip, fp @ │ │ │ │ - addseq r1, pc, r0, lsl #29 │ │ │ │ - addseq r1, pc, r0, lsl #23 │ │ │ │ - addseq r1, pc, ip, ror #21 │ │ │ │ - addseq r1, pc, r4, lsl lr @ │ │ │ │ - umullseq r2, pc, r4, sl @ │ │ │ │ - addseq r2, pc, r8, lsr #21 │ │ │ │ - addseq r2, pc, r0, lsl #21 │ │ │ │ - addseq r2, pc, r0, asr sl @ │ │ │ │ - addseq r3, pc, r4, lsl r2 @ │ │ │ │ - addseq r3, pc, r8, ror #3 │ │ │ │ - @ instruction: 0x009f31bc │ │ │ │ - umullseq r3, pc, r4, r1 @ │ │ │ │ - addseq r3, pc, ip, ror #2 │ │ │ │ - addseq r3, pc, r4, asr #2 │ │ │ │ - addseq r3, pc, ip, lsl r1 @ │ │ │ │ - addseq r1, pc, r8, ror #13 │ │ │ │ - addseq r1, pc, ip, ror #13 │ │ │ │ + addseq r1, pc, ip, lsl #23 │ │ │ │ + addseq r1, pc, r8, asr #23 │ │ │ │ + @ instruction: 0x009f1edc │ │ │ │ + @ instruction: 0x009f1bf4 │ │ │ │ + addseq r1, pc, r8, lsr #29 │ │ │ │ + umullseq r1, pc, r0, fp @ │ │ │ │ + addseq r1, pc, r4, ror lr @ │ │ │ │ + addseq r1, pc, r4, ror fp @ │ │ │ │ + addseq r1, pc, r0, ror #21 │ │ │ │ + addseq r1, pc, r8, lsl #28 │ │ │ │ + addseq r2, pc, r8, lsl #21 │ │ │ │ + umullseq r2, pc, ip, sl @ │ │ │ │ + addseq r2, pc, r4, ror sl @ │ │ │ │ + addseq r2, pc, r4, asr #20 │ │ │ │ + addseq r3, pc, r8, lsl #4 │ │ │ │ + @ instruction: 0x009f31dc │ │ │ │ + @ instruction: 0x009f31b0 │ │ │ │ + addseq r3, pc, r8, lsl #3 │ │ │ │ + addseq r3, pc, r0, ror #2 │ │ │ │ + addseq r3, pc, r8, lsr r1 @ │ │ │ │ + addseq r3, pc, r0, lsl r1 @ │ │ │ │ + @ instruction: 0x009f16dc │ │ │ │ addseq r1, pc, r0, ror #13 │ │ │ │ - umullseq r1, pc, r0, r6 @ │ │ │ │ - addseq r1, pc, ip, lsl #13 │ │ │ │ - adceq sp, r1, ip, lsr #4 │ │ │ │ - adceq r8, r0, r4, asr #6 │ │ │ │ - addseq r3, pc, ip, rrx │ │ │ │ - addseq r1, pc, r0, lsl r6 @ │ │ │ │ - @ instruction: 0x00a1d1b8 │ │ │ │ - umullseq r3, pc, r4, r0 @ │ │ │ │ - addseq r3, pc, r8, rrx │ │ │ │ - addseq r3, pc, ip, lsr r0 @ │ │ │ │ - addseq r3, pc, r0, lsl r0 @ │ │ │ │ - addseq r1, pc, ip, lsl #11 │ │ │ │ - addseq r1, pc, r8, ror #10 │ │ │ │ - addseq r1, pc, r8, asr #10 │ │ │ │ - addseq r1, pc, r8, lsr #10 │ │ │ │ - ldrdeq sp, [r1], r0 @ │ │ │ │ - adceq sp, r1, ip, asr #1 │ │ │ │ - adceq r8, r0, r4, ror #3 │ │ │ │ - addseq r2, pc, ip, lsl #30 │ │ │ │ - addseq r9, sp, r8, ror r5 │ │ │ │ + @ instruction: 0x009f16d4 │ │ │ │ + addseq r1, pc, r4, lsl #13 │ │ │ │ + addseq r1, pc, r0, lsl #13 │ │ │ │ + adceq sp, r1, r0, lsr #4 │ │ │ │ + adceq r8, r0, r8, lsr r3 │ │ │ │ + addseq r3, pc, r0, rrx │ │ │ │ + addseq r1, pc, r4, lsl #12 │ │ │ │ + adceq sp, r1, ip, lsr #3 │ │ │ │ + addseq r3, pc, r8, lsl #1 │ │ │ │ + addseq r3, pc, ip, asr r0 @ │ │ │ │ + addseq r3, pc, r0, lsr r0 @ │ │ │ │ + addseq r3, pc, r4 │ │ │ │ + addseq r1, pc, r0, lsl #11 │ │ │ │ + addseq r1, pc, ip, asr r5 @ │ │ │ │ + addseq r1, pc, ip, lsr r5 @ │ │ │ │ + addseq r1, pc, ip, lsl r5 @ │ │ │ │ + adceq sp, r1, r4, asr #1 │ │ │ │ + adceq sp, r1, r0, asr #1 │ │ │ │ + ldrdeq r8, [r0], r8 @ │ │ │ │ + addseq r2, pc, r0, lsl #30 │ │ │ │ + addseq r9, sp, ip, ror #10 │ │ │ │ andeq r1, r0, r1, lsl #22 │ │ │ │ - addseq r6, ip, r4, lsl #16 │ │ │ │ - addseq r0, lr, r8, lsr r6 │ │ │ │ - addseq r1, pc, r8, lsr #20 │ │ │ │ - addseq r0, lr, r0, lsl r6 │ │ │ │ - @ instruction: 0x009e05f8 │ │ │ │ - addseq r3, pc, r0, asr #17 │ │ │ │ - @ instruction: 0x009f38b0 │ │ │ │ - addseq r3, pc, ip, ror #17 │ │ │ │ - @ instruction: 0x009f38dc │ │ │ │ - addseq r3, pc, r0, lsl r9 @ │ │ │ │ - adceq sp, pc, ip, ror pc @ │ │ │ │ - @ instruction: 0x009c66bc │ │ │ │ - addseq r3, pc, r4, ror r9 @ │ │ │ │ + @ instruction: 0x009c67f8 │ │ │ │ + addseq r0, lr, ip, lsr #12 │ │ │ │ + addseq r1, pc, ip, lsl sl @ │ │ │ │ + addseq r0, lr, r4, lsl #12 │ │ │ │ + addseq r0, lr, ip, ror #11 │ │ │ │ + @ instruction: 0x009f38b4 │ │ │ │ + addseq r3, pc, r4, lsr #17 │ │ │ │ + addseq r3, pc, r0, ror #17 │ │ │ │ + @ instruction: 0x009f38d0 │ │ │ │ + addseq r3, pc, r4, lsl #18 │ │ │ │ + adceq sp, pc, r8, ror pc @ │ │ │ │ + @ instruction: 0x009c66b0 │ │ │ │ addseq r3, pc, r8, ror #18 │ │ │ │ addseq r3, pc, ip, asr r9 @ │ │ │ │ - addseq r9, sp, r8, ror #8 │ │ │ │ - addseq r3, pc, ip, lsr r9 @ │ │ │ │ - ldrdeq sp, [pc], ip @ │ │ │ │ - addseq r9, sp, r0, lsr #21 │ │ │ │ - addseq r2, pc, r8, lsr #2 │ │ │ │ - ldrsheq r2, [pc], r8 │ │ │ │ - addseq r2, pc, r8, asr #1 │ │ │ │ - umullseq r2, pc, ip, r0 @ │ │ │ │ - addseq r2, pc, r8, lsr r6 @ │ │ │ │ - ldrheq r2, [pc], r4 │ │ │ │ - addseq r2, pc, ip, lsr r0 @ │ │ │ │ - addseq r2, pc, r4, lsl r0 @ │ │ │ │ - @ instruction: 0x009f1ff0 │ │ │ │ - addseq r1, pc, r4, asr #31 │ │ │ │ - umullseq r1, pc, r8, pc @ │ │ │ │ - addseq r9, sp, r4, ror #18 │ │ │ │ - addseq r1, pc, r4, asr pc @ │ │ │ │ - addseq r1, pc, ip, lsr #30 │ │ │ │ - addseq r2, pc, r0, lsr #14 │ │ │ │ - @ instruction: 0x009f26f8 │ │ │ │ - addseq r2, pc, ip, asr #13 │ │ │ │ - addseq r2, pc, r8, ror #3 │ │ │ │ - @ instruction: 0x009f21bc │ │ │ │ - umullseq r2, pc, r4, r1 @ │ │ │ │ - addseq r2, pc, ip, asr #3 │ │ │ │ - addseq r1, pc, r4, asr #26 │ │ │ │ - addseq r1, pc, r8, lsl sp @ │ │ │ │ - addseq r1, pc, ip, ror #25 │ │ │ │ - addseq r1, pc, r0, asr #25 │ │ │ │ - umullseq r1, pc, r8, ip @ │ │ │ │ - addseq r1, pc, r0, ror ip @ │ │ │ │ - @ instruction: 0x009f1cb0 │ │ │ │ - addseq r2, pc, r4, lsl r0 @ │ │ │ │ + addseq r3, pc, r0, asr r9 @ │ │ │ │ + addseq r9, sp, ip, asr r4 │ │ │ │ + addseq r3, pc, r0, lsr r9 @ │ │ │ │ + ldrdeq sp, [pc], r8 @ │ │ │ │ + umullseq r9, sp, r4, sl │ │ │ │ + addseq r2, pc, ip, lsl r1 @ │ │ │ │ + addseq r2, pc, ip, ror #1 │ │ │ │ + ldrheq r2, [pc], ip │ │ │ │ + umullseq r2, pc, r0, r0 @ │ │ │ │ + addseq r2, pc, ip, lsr #12 │ │ │ │ + addseq r2, pc, r8, lsr #1 │ │ │ │ + addseq r2, pc, r0, lsr r0 @ │ │ │ │ + addseq r2, pc, r8 │ │ │ │ addseq r1, pc, r4, ror #31 │ │ │ │ @ instruction: 0x009f1fb8 │ │ │ │ - addseq r1, pc, r8, lsl #31 │ │ │ │ - addseq r1, pc, r8, asr pc @ │ │ │ │ - @ instruction: 0x009f1efc │ │ │ │ - addseq r1, pc, ip, asr #29 │ │ │ │ - addseq r1, pc, r0, lsr #29 │ │ │ │ - addseq r1, pc, r0, ror lr @ │ │ │ │ - addseq r1, pc, r4, asr #28 │ │ │ │ - addseq r1, pc, r4, lsl lr @ │ │ │ │ - addseq r1, pc, r8, ror #27 │ │ │ │ - umullseq r1, pc, ip, sp @ │ │ │ │ - @ instruction: 0x009f1eb8 │ │ │ │ - addseq r1, pc, r0, lsl #27 │ │ │ │ - addseq r1, pc, r4, asr sp @ │ │ │ │ - @ instruction: 0x009f1df0 │ │ │ │ - addseq r1, pc, r0, asr #27 │ │ │ │ - addseq r5, ip, r0, lsr #24 │ │ │ │ - addseq r1, pc, ip, asr r3 @ │ │ │ │ - addseq r1, pc, r0, lsr r3 @ │ │ │ │ - addseq r2, pc, r8, lsr #20 │ │ │ │ - addseq r2, pc, r4, ror lr @ │ │ │ │ - addseq r2, pc, ip, asr #28 │ │ │ │ - addseq r2, pc, r8, ror #27 │ │ │ │ - @ instruction: 0x009f2db4 │ │ │ │ - @ instruction: 0x009f2dfc │ │ │ │ - @ instruction: 0x009f2db4 │ │ │ │ - @ instruction: 0x009f2db0 │ │ │ │ - addseq r2, pc, ip, lsr #27 │ │ │ │ - addseq r2, pc, ip, lsr #26 │ │ │ │ - addseq r2, pc, r4, lsl #26 │ │ │ │ - umlaleq ip, r1, r4, r8 │ │ │ │ - addseq r1, pc, r4, ror #3 │ │ │ │ - @ instruction: 0x009f11bc │ │ │ │ - umullseq r1, pc, r0, r1 @ │ │ │ │ - addseq r1, pc, ip, ror #2 │ │ │ │ - addseq r1, pc, r8, asr #2 │ │ │ │ - addseq r1, pc, r4, lsr #2 │ │ │ │ + addseq r1, pc, ip, lsl #31 │ │ │ │ + addseq r9, sp, r8, asr r9 │ │ │ │ + addseq r1, pc, r8, asr #30 │ │ │ │ + addseq r1, pc, r0, lsr #30 │ │ │ │ + addseq r2, pc, r4, lsl r7 @ │ │ │ │ + addseq r2, pc, ip, ror #13 │ │ │ │ + addseq r2, pc, r0, asr #13 │ │ │ │ + @ instruction: 0x009f21dc │ │ │ │ + @ instruction: 0x009f21b0 │ │ │ │ + addseq r2, pc, r8, lsl #3 │ │ │ │ + addseq r2, pc, r0, asr #3 │ │ │ │ + addseq r1, pc, r8, lsr sp @ │ │ │ │ + addseq r1, pc, ip, lsl #26 │ │ │ │ + addseq r1, pc, r0, ror #25 │ │ │ │ + @ instruction: 0x009f1cb4 │ │ │ │ + addseq r1, pc, ip, lsl #25 │ │ │ │ + addseq r1, pc, r4, ror #24 │ │ │ │ + addseq r1, pc, r4, lsr #25 │ │ │ │ + addseq r2, pc, r8 │ │ │ │ + @ instruction: 0x009f1fd8 │ │ │ │ + addseq r1, pc, ip, lsr #31 │ │ │ │ + addseq r1, pc, ip, ror pc @ │ │ │ │ + addseq r1, pc, ip, asr #30 │ │ │ │ + @ instruction: 0x009f1ef0 │ │ │ │ + addseq r1, pc, r0, asr #29 │ │ │ │ + umullseq r1, pc, r4, lr @ │ │ │ │ + addseq r1, pc, r4, ror #28 │ │ │ │ + addseq r1, pc, r8, lsr lr @ │ │ │ │ + addseq r1, pc, r8, lsl #28 │ │ │ │ + @ instruction: 0x009f1ddc │ │ │ │ + umullseq r1, pc, r0, sp @ │ │ │ │ + addseq r1, pc, ip, lsr #29 │ │ │ │ + addseq r1, pc, r4, ror sp @ │ │ │ │ + addseq r1, pc, r8, asr #26 │ │ │ │ + addseq r1, pc, r4, ror #27 │ │ │ │ + @ instruction: 0x009f1db4 │ │ │ │ + addseq r5, ip, r4, lsl ip │ │ │ │ + addseq r1, pc, r0, asr r3 @ │ │ │ │ + addseq r1, pc, r4, lsr #6 │ │ │ │ + addseq r2, pc, ip, lsl sl @ │ │ │ │ + addseq r2, pc, r8, ror #28 │ │ │ │ + addseq r2, pc, r0, asr #28 │ │ │ │ + @ instruction: 0x009f2ddc │ │ │ │ + addseq r2, pc, r8, lsr #27 │ │ │ │ + @ instruction: 0x009f2df0 │ │ │ │ + addseq r2, pc, r8, lsr #27 │ │ │ │ + addseq r2, pc, r4, lsr #27 │ │ │ │ + addseq r2, pc, r0, lsr #27 │ │ │ │ + addseq r2, pc, r0, lsr #26 │ │ │ │ + @ instruction: 0x009f2cf8 │ │ │ │ + adceq ip, r1, r8, lsl #17 │ │ │ │ + @ instruction: 0x009f11d8 │ │ │ │ + @ instruction: 0x009f11b0 │ │ │ │ + addseq r1, pc, r4, lsl #3 │ │ │ │ + addseq r1, pc, r0, ror #2 │ │ │ │ + addseq r1, pc, ip, lsr r1 @ │ │ │ │ + addseq r1, pc, r8, lsl r1 @ │ │ │ │ + ldrsheq r1, [pc], r4 │ │ │ │ addseq r1, pc, r0, lsl #2 │ │ │ │ - addseq r1, pc, ip, lsl #2 │ │ │ │ - @ instruction: 0x009f28d0 │ │ │ │ - addseq r2, pc, r4, lsr #17 │ │ │ │ - @ instruction: 0x009f28f4 │ │ │ │ addseq r2, pc, r4, asr #17 │ │ │ │ - umullseq r2, pc, r4, r8 @ │ │ │ │ - addseq r2, pc, ip, asr r8 @ │ │ │ │ - addseq r2, pc, r0, asr r9 @ │ │ │ │ - addseq r2, pc, ip, lsl r9 @ │ │ │ │ + umullseq r2, pc, r8, r8 @ │ │ │ │ addseq r2, pc, r8, ror #17 │ │ │ │ - @ instruction: 0x009f28b0 │ │ │ │ - addseq r2, pc, r0, lsl #17 │ │ │ │ - addseq r2, pc, r4, asr #16 │ │ │ │ - addseq r2, pc, r0, lsl r8 @ │ │ │ │ - @ instruction: 0x009f27dc │ │ │ │ - umullseq r2, pc, r0, r8 @ │ │ │ │ - addseq r1, pc, r4, lsl #7 │ │ │ │ - addseq r2, pc, r0, lsr #2 │ │ │ │ - addseq r2, pc, r4, lsl r1 @ │ │ │ │ - addseq r2, pc, ip, lsl #2 │ │ │ │ - addseq r2, pc, r8, asr #1 │ │ │ │ - addseq r2, pc, r8, ror #1 │ │ │ │ - addseq r2, pc, r4, asr #1 │ │ │ │ - addseq r1, pc, r4, lsl #5 │ │ │ │ - addseq r1, pc, r8, asr r2 @ │ │ │ │ - addseq r1, pc, ip, lsr #4 │ │ │ │ - addseq r1, pc, r4, lsl #4 │ │ │ │ - addseq r1, pc, r0, ror #3 │ │ │ │ - @ instruction: 0x009f11bc │ │ │ │ - umullseq r1, pc, ip, r1 @ │ │ │ │ - addseq r1, pc, r4, ror r1 @ │ │ │ │ - addseq r1, pc, ip, asr #2 │ │ │ │ - addseq r8, sp, ip, lsl fp │ │ │ │ - addseq r1, pc, r0, lsl r1 @ │ │ │ │ - addseq r1, pc, ip, ror #1 │ │ │ │ - addseq r8, sp, r0, asr #21 │ │ │ │ - addseq r8, sp, r0, lsr #21 │ │ │ │ - @ instruction: 0x009f26d4 │ │ │ │ - @ instruction: 0x009f26b0 │ │ │ │ - addseq r2, pc, r4, lsl #13 │ │ │ │ - addseq r2, pc, r8, asr r6 @ │ │ │ │ - addseq r2, pc, r0, lsr r6 @ │ │ │ │ - addseq r1, pc, r0, lsr #16 │ │ │ │ - @ instruction: 0x009f25f0 │ │ │ │ - addseq r2, pc, ip, asr #11 │ │ │ │ - addseq r1, pc, r4, lsr r5 @ │ │ │ │ - addseq r8, sp, ip, asr #17 │ │ │ │ - addseq r2, pc, r0, ror r5 @ │ │ │ │ - addseq r2, pc, r4, asr #10 │ │ │ │ - addseq r2, pc, r0, lsr #10 │ │ │ │ - @ instruction: 0x009f24f4 │ │ │ │ - addseq r8, sp, r8, lsl #15 │ │ │ │ - @ instruction: 0x009f24b4 │ │ │ │ - @ instruction: 0x009f18d8 │ │ │ │ - addseq r2, pc, ip, lsl #16 │ │ │ │ + @ instruction: 0x009f28b8 │ │ │ │ + addseq r2, pc, r8, lsl #17 │ │ │ │ + addseq r2, pc, r0, asr r8 @ │ │ │ │ + addseq r2, pc, r4, asr #18 │ │ │ │ + addseq r2, pc, r0, lsl r9 @ │ │ │ │ + @ instruction: 0x009f28dc │ │ │ │ + addseq r2, pc, r4, lsr #17 │ │ │ │ + addseq r2, pc, r4, ror r8 @ │ │ │ │ + addseq r2, pc, r8, lsr r8 @ │ │ │ │ addseq r2, pc, r4, lsl #16 │ │ │ │ - addseq r2, pc, r8, lsl #16 │ │ │ │ - addseq r0, pc, ip, lsr #12 │ │ │ │ - addseq r2, pc, r4, ror #15 │ │ │ │ @ instruction: 0x009f27d0 │ │ │ │ - addseq r1, pc, r0, lsr #17 │ │ │ │ - addseq r1, pc, r8, ror #16 │ │ │ │ - umullseq r2, pc, r0, r6 @ │ │ │ │ - addseq r1, pc, r8, lsl r8 @ │ │ │ │ - addseq r2, pc, r0, asr r6 @ │ │ │ │ - @ instruction: 0x009f17b8 │ │ │ │ - umullseq r1, pc, r0, r7 @ │ │ │ │ + addseq r2, pc, r4, lsl #17 │ │ │ │ + addseq r1, pc, r8, ror r3 @ │ │ │ │ + addseq r2, pc, r4, lsl r1 @ │ │ │ │ + addseq r2, pc, r8, lsl #2 │ │ │ │ + addseq r2, pc, r0, lsl #2 │ │ │ │ + ldrheq r2, [pc], ip │ │ │ │ + ldrsbeq r2, [pc], ip │ │ │ │ + ldrheq r2, [pc], r8 │ │ │ │ + addseq r1, pc, r8, ror r2 @ │ │ │ │ + addseq r1, pc, ip, asr #4 │ │ │ │ + addseq r1, pc, r0, lsr #4 │ │ │ │ + @ instruction: 0x009f11f8 │ │ │ │ + @ instruction: 0x009f11d4 │ │ │ │ + @ instruction: 0x009f11b0 │ │ │ │ + umullseq r1, pc, r0, r1 @ │ │ │ │ + addseq r1, pc, r8, ror #2 │ │ │ │ + addseq r1, pc, r0, asr #2 │ │ │ │ + addseq r8, sp, r0, lsl fp │ │ │ │ + addseq r1, pc, r4, lsl #2 │ │ │ │ + addseq r1, pc, r0, ror #1 │ │ │ │ + @ instruction: 0x009d8ab4 │ │ │ │ + umullseq r8, sp, r4, sl │ │ │ │ + addseq r2, pc, r8, asr #13 │ │ │ │ + addseq r2, pc, r4, lsr #13 │ │ │ │ + addseq r2, pc, r8, ror r6 @ │ │ │ │ + addseq r2, pc, ip, asr #12 │ │ │ │ + addseq r2, pc, r4, lsr #12 │ │ │ │ + addseq r1, pc, r4, lsl r8 @ │ │ │ │ + addseq r2, pc, r4, ror #11 │ │ │ │ addseq r2, pc, r0, asr #11 │ │ │ │ + addseq r1, pc, r8, lsr #10 │ │ │ │ + addseq r8, sp, r0, asr #17 │ │ │ │ + addseq r2, pc, r4, ror #10 │ │ │ │ + addseq r2, pc, r8, lsr r5 @ │ │ │ │ + addseq r2, pc, r4, lsl r5 @ │ │ │ │ + addseq r2, pc, r8, ror #9 │ │ │ │ + addseq r8, sp, ip, ror r7 │ │ │ │ + addseq r2, pc, r8, lsr #9 │ │ │ │ + addseq r1, pc, ip, asr #17 │ │ │ │ + addseq r2, pc, r0, lsl #16 │ │ │ │ + @ instruction: 0x009f27f8 │ │ │ │ + @ instruction: 0x009f27fc │ │ │ │ + addseq r0, pc, r0, lsr #12 │ │ │ │ + @ instruction: 0x009f27d8 │ │ │ │ + addseq r2, pc, r4, asr #15 │ │ │ │ + umullseq r1, pc, r4, r8 @ │ │ │ │ + addseq r1, pc, ip, asr r8 @ │ │ │ │ + addseq r2, pc, r4, lsl #13 │ │ │ │ + addseq r1, pc, ip, lsl #16 │ │ │ │ + addseq r2, pc, r4, asr #12 │ │ │ │ + addseq r1, pc, ip, lsr #15 │ │ │ │ + addseq r1, pc, r4, lsl #15 │ │ │ │ + @ instruction: 0x009f25b4 │ │ │ │ + addseq r1, pc, r8, lsl #14 │ │ │ │ + addseq r1, pc, ip, asr r8 @ │ │ │ │ + @ instruction: 0x009f16bc │ │ │ │ + addseq r1, pc, r8, lsl r8 @ │ │ │ │ + addseq r1, pc, r4, ror r6 @ │ │ │ │ + adceq fp, r1, r8, ror #31 │ │ │ │ + @ instruction: 0x009c51fc │ │ │ │ + addseq r2, pc, ip, lsl #11 │ │ │ │ + addseq r2, pc, r0, ror #10 │ │ │ │ + addseq r1, pc, r4, ror r7 @ │ │ │ │ + addseq r1, pc, ip, lsl #13 │ │ │ │ addseq r1, pc, r4, lsl r7 @ │ │ │ │ - addseq r1, pc, r8, ror #16 │ │ │ │ - addseq r1, pc, r8, asr #13 │ │ │ │ - addseq r1, pc, r4, lsr #16 │ │ │ │ - addseq r1, pc, r0, lsl #13 │ │ │ │ - strdeq fp, [r1], r4 @ │ │ │ │ - addseq r5, ip, r8, lsl #4 │ │ │ │ - umullseq r2, pc, r8, r5 @ │ │ │ │ - addseq r2, pc, ip, ror #10 │ │ │ │ - addseq r1, pc, r0, lsl #15 │ │ │ │ - umullseq r1, pc, r8, r6 @ │ │ │ │ - addseq r1, pc, r0, lsr #14 │ │ │ │ - @ instruction: 0x009f24fc │ │ │ │ - @ instruction: 0x009f16d8 │ │ │ │ - @ instruction: 0x009f24bc │ │ │ │ - addseq r2, pc, ip, lsl #10 │ │ │ │ - addseq r1, pc, r0, lsr #11 │ │ │ │ - addseq r2, pc, ip, lsr r4 @ │ │ │ │ - addseq r2, pc, ip, lsr #9 │ │ │ │ - addseq r1, pc, r8, ror #10 │ │ │ │ + @ instruction: 0x009f24f0 │ │ │ │ + addseq r1, pc, ip, asr #13 │ │ │ │ + @ instruction: 0x009f24b0 │ │ │ │ + addseq r2, pc, r0, lsl #10 │ │ │ │ + umullseq r1, pc, r4, r5 @ │ │ │ │ + addseq r2, pc, r0, lsr r4 @ │ │ │ │ + addseq r2, pc, r0, lsr #9 │ │ │ │ + addseq r1, pc, ip, asr r5 @ │ │ │ │ andeq r3, r0, ip, lsr lr │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ andeq r1, r0, ip, asr #2 │ │ │ │ - adceq ip, pc, r8, lsl r9 @ │ │ │ │ + adceq ip, pc, r4, lsl r9 @ │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - addseq r0, pc, ip, ror #14 │ │ │ │ - addseq r0, pc, r0, asr #4 │ │ │ │ addseq r0, pc, r0, ror #14 │ │ │ │ - addseq r0, pc, r4, asr #16 │ │ │ │ - @ instruction: 0x009f01d4 │ │ │ │ - ldr r2, [pc, #-604] @ 37de98 │ │ │ │ + addseq r0, pc, r4, lsr r2 @ │ │ │ │ + addseq r0, pc, r4, asr r7 @ │ │ │ │ + addseq r0, pc, r8, lsr r8 @ │ │ │ │ + addseq r0, pc, r8, asr #3 │ │ │ │ + ldr r2, [pc, #-604] @ 37dee4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-628] @ 37de9c │ │ │ │ + ldr r2, [pc, #-628] @ 37dee8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-652] @ 37dea0 │ │ │ │ + ldr r2, [pc, #-652] @ 37deec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-676] @ 37dea4 │ │ │ │ + ldr r2, [pc, #-676] @ 37def0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-700] @ 37dea8 │ │ │ │ + ldr r2, [pc, #-700] @ 37def4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-724] @ 37deac │ │ │ │ + ldr r2, [pc, #-724] @ 37def8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-748] @ 37deb0 │ │ │ │ + ldr r2, [pc, #-748] @ 37defc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-772] @ 37deb4 │ │ │ │ + ldr r2, [pc, #-772] @ 37df00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-796] @ 37deb8 │ │ │ │ + ldr r2, [pc, #-796] @ 37df04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-820] @ 37debc │ │ │ │ + ldr r2, [pc, #-820] @ 37df08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-844] @ 37dec0 │ │ │ │ + ldr r2, [pc, #-844] @ 37df0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-868] @ 37dec4 │ │ │ │ + ldr r2, [pc, #-868] @ 37df10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-892] @ 37dec8 │ │ │ │ + ldr r2, [pc, #-892] @ 37df14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-916] @ 37decc │ │ │ │ + ldr r2, [pc, #-916] @ 37df18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-940] @ 37ded0 │ │ │ │ + ldr r2, [pc, #-940] @ 37df1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-964] @ 37ded4 │ │ │ │ + ldr r2, [pc, #-964] @ 37df20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-988] @ 37ded8 │ │ │ │ + ldr r2, [pc, #-988] @ 37df24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1012] @ 37dedc │ │ │ │ + ldr r2, [pc, #-1012] @ 37df28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1036] @ 37dee0 │ │ │ │ + ldr r2, [pc, #-1036] @ 37df2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1060] @ 37dee4 │ │ │ │ + ldr r2, [pc, #-1060] @ 37df30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1084] @ 37dee8 │ │ │ │ + ldr r2, [pc, #-1084] @ 37df34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1108] @ 37deec │ │ │ │ + ldr r2, [pc, #-1108] @ 37df38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1132] @ 37def0 │ │ │ │ + ldr r2, [pc, #-1132] @ 37df3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1156] @ 37def4 │ │ │ │ + ldr r2, [pc, #-1156] @ 37df40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1180] @ 37def8 │ │ │ │ + ldr r2, [pc, #-1180] @ 37df44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1204] @ 37defc │ │ │ │ + ldr r2, [pc, #-1204] @ 37df48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1228] @ 37df00 │ │ │ │ + ldr r2, [pc, #-1228] @ 37df4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1252] @ 37df04 │ │ │ │ + ldr r2, [pc, #-1252] @ 37df50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1276] @ 37df08 │ │ │ │ + ldr r2, [pc, #-1276] @ 37df54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1300] @ 37df0c │ │ │ │ + ldr r2, [pc, #-1300] @ 37df58 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1328] @ 37df10 │ │ │ │ + ldr r2, [pc, #-1328] @ 37df5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1352] @ 37df14 │ │ │ │ + ldr r2, [pc, #-1352] @ 37df60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1376] @ 37df18 │ │ │ │ + ldr r2, [pc, #-1376] @ 37df64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d994 │ │ │ │ - ldr r2, [pc, #-1396] @ 37df1c │ │ │ │ + b 37d9e0 │ │ │ │ + ldr r2, [pc, #-1396] @ 37df68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d994 │ │ │ │ - ldr r2, [pc, #-1416] @ 37df20 │ │ │ │ + b 37d9e0 │ │ │ │ + ldr r2, [pc, #-1416] @ 37df6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d994 │ │ │ │ - ldr r2, [pc, #-1436] @ 37df24 │ │ │ │ + b 37d9e0 │ │ │ │ + ldr r2, [pc, #-1436] @ 37df70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d994 │ │ │ │ - ldr r2, [pc, #-1456] @ 37df28 │ │ │ │ + b 37d9e0 │ │ │ │ + ldr r2, [pc, #-1456] @ 37df74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d994 │ │ │ │ - ldr r2, [pc, #-1476] @ 37df2c │ │ │ │ + b 37d9e0 │ │ │ │ + ldr r2, [pc, #-1476] @ 37df78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d994 │ │ │ │ - ldr r2, [pc, #-1496] @ 37df30 │ │ │ │ + b 37d9e0 │ │ │ │ + ldr r2, [pc, #-1496] @ 37df7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d994 │ │ │ │ - ldr r2, [pc, #-1516] @ 37df34 │ │ │ │ + b 37d9e0 │ │ │ │ + ldr r2, [pc, #-1516] @ 37df80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d994 │ │ │ │ - ldr r2, [pc, #-1536] @ 37df38 │ │ │ │ + b 37d9e0 │ │ │ │ + ldr r2, [pc, #-1536] @ 37df84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d994 │ │ │ │ - ldr r2, [pc, #-1556] @ 37df3c │ │ │ │ + b 37d9e0 │ │ │ │ + ldr r2, [pc, #-1556] @ 37df88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d994 │ │ │ │ - ldr r2, [pc, #-1576] @ 37df40 │ │ │ │ + b 37d9e0 │ │ │ │ + ldr r2, [pc, #-1576] @ 37df8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d994 │ │ │ │ - ldr r2, [pc, #-1596] @ 37df44 │ │ │ │ + b 37d9e0 │ │ │ │ + ldr r2, [pc, #-1596] @ 37df90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d994 │ │ │ │ - ldr r2, [pc, #-1616] @ 37df48 │ │ │ │ + b 37d9e0 │ │ │ │ + ldr r2, [pc, #-1616] @ 37df94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1640] @ 37df4c │ │ │ │ + ldr r2, [pc, #-1640] @ 37df98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1664] @ 37df50 │ │ │ │ + ldr r2, [pc, #-1664] @ 37df9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1688] @ 37df54 │ │ │ │ + ldr r2, [pc, #-1688] @ 37dfa0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1712] @ 37df58 │ │ │ │ + ldr r2, [pc, #-1712] @ 37dfa4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1736] @ 37df5c │ │ │ │ + ldr r2, [pc, #-1736] @ 37dfa8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1760] @ 37df60 │ │ │ │ + ldr r2, [pc, #-1760] @ 37dfac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1784] @ 37df64 │ │ │ │ + ldr r2, [pc, #-1784] @ 37dfb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1808] @ 37df68 │ │ │ │ + ldr r2, [pc, #-1808] @ 37dfb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1832] @ 37df6c │ │ │ │ + ldr r2, [pc, #-1832] @ 37dfb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1856] @ 37df70 │ │ │ │ + ldr r2, [pc, #-1856] @ 37dfbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1880] @ 37df74 │ │ │ │ + ldr r2, [pc, #-1880] @ 37dfc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1904] @ 37df78 │ │ │ │ + ldr r2, [pc, #-1904] @ 37dfc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1928] @ 37df7c │ │ │ │ + ldr r2, [pc, #-1928] @ 37dfc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1952] @ 37df80 │ │ │ │ + ldr r2, [pc, #-1952] @ 37dfcc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1976] @ 37df84 │ │ │ │ + ldr r2, [pc, #-1976] @ 37dfd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2000] @ 37df88 │ │ │ │ + ldr r2, [pc, #-2000] @ 37dfd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2024] @ 37df8c │ │ │ │ + ldr r2, [pc, #-2024] @ 37dfd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2048] @ 37df90 │ │ │ │ + ldr r2, [pc, #-2048] @ 37dfdc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2072] @ 37df94 │ │ │ │ + ldr r2, [pc, #-2072] @ 37dfe0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2096] @ 37df98 │ │ │ │ + ldr r2, [pc, #-2096] @ 37dfe4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2120] @ 37df9c │ │ │ │ + ldr r2, [pc, #-2120] @ 37dfe8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2144] @ 37dfa0 │ │ │ │ + ldr r2, [pc, #-2144] @ 37dfec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2168] @ 37dfa4 │ │ │ │ + ldr r2, [pc, #-2168] @ 37dff0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2184] @ 37dfa8 │ │ │ │ + ldr r2, [pc, #-2184] @ 37dff4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 385b38 │ │ │ │ - ldr r2, [pc, #-2212] @ 37dfac │ │ │ │ + bne 385b84 │ │ │ │ + ldr r2, [pc, #-2212] @ 37dff8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2228] @ 37dfb0 │ │ │ │ + ldr r2, [pc, #-2228] @ 37dffc │ │ │ │ lsr r8, r5, #26 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 385e60 │ │ │ │ + beq 385eac │ │ │ │ cmp r8, #2 │ │ │ │ - beq 385e94 │ │ │ │ + beq 385ee0 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 385e78 │ │ │ │ - ldr r2, [pc, #-2280] @ 37dfb4 │ │ │ │ + bne 385ec4 │ │ │ │ + ldr r2, [pc, #-2280] @ 37e000 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2296] @ 37dfb8 │ │ │ │ + ldr r2, [pc, #-2296] @ 37e004 │ │ │ │ lsr r5, r5, #29 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3863b4 │ │ │ │ + beq 386400 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 386398 │ │ │ │ + beq 3863e4 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3861a0 │ │ │ │ - ldr r2, [pc, #-2348] @ 37dfbc │ │ │ │ + beq 3861ec │ │ │ │ + ldr r2, [pc, #-2348] @ 37e008 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2372] @ 37dfc0 │ │ │ │ + ldr r2, [pc, #-2372] @ 37e00c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e828 │ │ │ │ - ldr r2, [pc, #-2392] @ 37dfc4 │ │ │ │ + b 37e874 │ │ │ │ + ldr r2, [pc, #-2392] @ 37e010 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e828 │ │ │ │ - ldr r2, [pc, #-2412] @ 37dfc8 │ │ │ │ + b 37e874 │ │ │ │ + ldr r2, [pc, #-2412] @ 37e014 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e828 │ │ │ │ - ldr r2, [pc, #-2432] @ 37dfcc │ │ │ │ + b 37e874 │ │ │ │ + ldr r2, [pc, #-2432] @ 37e018 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e828 │ │ │ │ - ldr r2, [pc, #-2452] @ 37dfd0 │ │ │ │ + b 37e874 │ │ │ │ + ldr r2, [pc, #-2452] @ 37e01c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e828 │ │ │ │ - ldr r2, [pc, #-2472] @ 37dfd4 │ │ │ │ + b 37e874 │ │ │ │ + ldr r2, [pc, #-2472] @ 37e020 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e828 │ │ │ │ - ldr r2, [pc, #-2492] @ 37dfd8 │ │ │ │ + b 37e874 │ │ │ │ + ldr r2, [pc, #-2492] @ 37e024 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e828 │ │ │ │ - ldr r2, [pc, #-2512] @ 37dfdc │ │ │ │ + b 37e874 │ │ │ │ + ldr r2, [pc, #-2512] @ 37e028 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e828 │ │ │ │ - ldr r2, [pc, #-2532] @ 37dfe0 │ │ │ │ + b 37e874 │ │ │ │ + ldr r2, [pc, #-2532] @ 37e02c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e828 │ │ │ │ - ldr r2, [pc, #-2552] @ 37dfe4 │ │ │ │ + b 37e874 │ │ │ │ + ldr r2, [pc, #-2552] @ 37e030 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e828 │ │ │ │ - ldr r2, [pc, #-2572] @ 37dfe8 │ │ │ │ + b 37e874 │ │ │ │ + ldr r2, [pc, #-2572] @ 37e034 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e828 │ │ │ │ - ldr r2, [pc, #-2592] @ 37dfec │ │ │ │ + b 37e874 │ │ │ │ + ldr r2, [pc, #-2592] @ 37e038 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e828 │ │ │ │ - ldr r2, [pc, #-2612] @ 37dff0 │ │ │ │ + b 37e874 │ │ │ │ + ldr r2, [pc, #-2612] @ 37e03c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e828 │ │ │ │ - ldr r2, [pc, #-2632] @ 37dff4 │ │ │ │ + b 37e874 │ │ │ │ + ldr r2, [pc, #-2632] @ 37e040 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e828 │ │ │ │ - ldr r2, [pc, #-2652] @ 37dff8 │ │ │ │ + b 37e874 │ │ │ │ + ldr r2, [pc, #-2652] @ 37e044 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2676] @ 37dffc │ │ │ │ + ldr r2, [pc, #-2676] @ 37e048 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2700] @ 37e000 │ │ │ │ + ldr r2, [pc, #-2700] @ 37e04c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2724] @ 37e004 │ │ │ │ + ldr r2, [pc, #-2724] @ 37e050 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2748] @ 37e008 │ │ │ │ + ldr r2, [pc, #-2748] @ 37e054 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2772] @ 37e00c │ │ │ │ + ldr r2, [pc, #-2772] @ 37e058 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2796] @ 37e010 │ │ │ │ + ldr r2, [pc, #-2796] @ 37e05c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2820] @ 37e014 │ │ │ │ + ldr r2, [pc, #-2820] @ 37e060 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2844] @ 37e018 │ │ │ │ + ldr r2, [pc, #-2844] @ 37e064 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2868] @ 37e01c │ │ │ │ + ldr r2, [pc, #-2868] @ 37e068 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2892] @ 37e020 │ │ │ │ + ldr r2, [pc, #-2892] @ 37e06c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2916] @ 37e024 │ │ │ │ + ldr r2, [pc, #-2916] @ 37e070 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2940] @ 37e028 │ │ │ │ + ldr r2, [pc, #-2940] @ 37e074 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2964] @ 37e02c │ │ │ │ + ldr r2, [pc, #-2964] @ 37e078 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2988] @ 37e030 │ │ │ │ + ldr r2, [pc, #-2988] @ 37e07c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3012] @ 37e034 │ │ │ │ + ldr r2, [pc, #-3012] @ 37e080 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3036] @ 37e038 │ │ │ │ + ldr r2, [pc, #-3036] @ 37e084 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3052] @ 37e03c │ │ │ │ + ldr r2, [pc, #-3052] @ 37e088 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - bne 3852e0 │ │ │ │ - ldr r2, [pc, #-3080] @ 37e040 │ │ │ │ + bne 38532c │ │ │ │ + ldr r2, [pc, #-3080] @ 37e08c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3096] @ 37e044 │ │ │ │ - ldr r8, [pc, #-3096] @ 37e048 │ │ │ │ + ldr r2, [pc, #-3096] @ 37e090 │ │ │ │ + ldr r8, [pc, #-3096] @ 37e094 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsr r3, r5, #5 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3144] @ 37e04c │ │ │ │ + ldr r2, [pc, #-3144] @ 37e098 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #21 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3188] @ 37e050 │ │ │ │ + ldr r2, [pc, #-3188] @ 37e09c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - beq 378990 │ │ │ │ - b 378a4c │ │ │ │ - ldr r2, [pc, #-3220] @ 37e054 │ │ │ │ + beq 3789dc │ │ │ │ + b 378a98 │ │ │ │ + ldr r2, [pc, #-3220] @ 37e0a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3240] @ 37e058 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3240] @ 37e0a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3260] @ 37e05c │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3260] @ 37e0a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3280] @ 37e060 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3280] @ 37e0ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3300] @ 37e064 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3300] @ 37e0b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3320] @ 37e068 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3320] @ 37e0b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3340] @ 37e06c │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3340] @ 37e0b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3360] @ 37e070 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3360] @ 37e0bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3380] @ 37e074 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3380] @ 37e0c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3400] @ 37e078 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3400] @ 37e0c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3420] @ 37e07c │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3420] @ 37e0c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3440] @ 37e080 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3440] @ 37e0cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3460] @ 37e084 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3460] @ 37e0d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3480] @ 37e088 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3480] @ 37e0d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3500] @ 37e08c │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3500] @ 37e0d8 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3524] @ 37e090 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3524] @ 37e0dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3544] @ 37e094 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3544] @ 37e0e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3564] @ 37e098 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3564] @ 37e0e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3584] @ 37e09c │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3584] @ 37e0e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3604] @ 37e0a0 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3604] @ 37e0ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3624] @ 37e0a4 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3624] @ 37e0f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3644] @ 37e0a8 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3644] @ 37e0f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3664] @ 37e0ac │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3664] @ 37e0f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3684] @ 37e0b0 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3684] @ 37e0fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3704] @ 37e0b4 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3704] @ 37e100 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3724] @ 37e0b8 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3724] @ 37e104 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3744] @ 37e0bc │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3744] @ 37e108 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r2, [pc, #-3764] @ 37e0c0 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r2, [pc, #-3764] @ 37e10c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec20 │ │ │ │ - ldr r3, [pc, #-3784] @ 37e0c4 │ │ │ │ + b 37ec6c │ │ │ │ + ldr r3, [pc, #-3784] @ 37e110 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37fa74 │ │ │ │ + bhi 37fac0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383570 │ │ │ │ + bhi 3835bc │ │ │ │ sub r3, r3, #195 @ 0xc3 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3814f8 │ │ │ │ + bhi 381544 │ │ │ │ cmp r1, #15680 @ 0x3d40 │ │ │ │ - bcs 3837c0 │ │ │ │ + bcs 38380c │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381ae8 │ │ │ │ + bhi 381b34 │ │ │ │ cmp r1, #15552 @ 0x3cc0 │ │ │ │ - bcs 3839c4 │ │ │ │ + bcs 383a10 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3834f8 │ │ │ │ + bhi 383544 │ │ │ │ cmp r1, #15488 @ 0x3c80 │ │ │ │ - bcs 3834d8 │ │ │ │ + bcs 383524 │ │ │ │ sub r3, r1, #15424 @ 0x3c40 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-3888] @ 37e0c8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-3888] @ 37e114 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #-3904] @ 37e0cc │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #-3904] @ 37e118 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381b64 │ │ │ │ + bhi 381bb0 │ │ │ │ sub r3, r3, #109 @ 0x6d │ │ │ │ cmp r1, r3 │ │ │ │ - bls 381904 │ │ │ │ - ldr r3, [pc, #-3924] @ 37e0d0 │ │ │ │ + bls 381950 │ │ │ │ + ldr r3, [pc, #-3924] @ 37e11c │ │ │ │ sub r1, r1, #4288 @ 0x10c0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #32 │ │ │ │ cmp r1, #108 @ 0x6c │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-3960] @ 37e0d4 │ │ │ │ + ldr r3, [pc, #-3960] @ 37e120 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378af8 │ │ │ │ - ldr r2, [pc, #-3968] @ 37e0d8 │ │ │ │ - ldr r8, [pc, #-3968] @ 37e0dc │ │ │ │ + bne 378b44 │ │ │ │ + ldr r2, [pc, #-3968] @ 37e124 │ │ │ │ + ldr r8, [pc, #-3968] @ 37e128 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4012] @ 37e0e0 │ │ │ │ + ldr r2, [pc, #-4012] @ 37e12c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4064] @ 37e0e4 │ │ │ │ - ldr r8, [pc, #-4064] @ 37e0e8 │ │ │ │ + ldr r2, [pc, #-4064] @ 37e130 │ │ │ │ + ldr r8, [pc, #-4064] @ 37e134 │ │ │ │ add r2, pc, r2 │ │ │ │ add r8, pc, r8 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4052] @ 3800cc │ │ │ │ + ldr r2, [pc, #4052] @ 380118 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4008] @ 3800d0 │ │ │ │ + ldr r2, [pc, #4008] @ 38011c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #12 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3964] @ 3800d4 │ │ │ │ + ldr r2, [pc, #3964] @ 380120 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3944] @ 3800d8 │ │ │ │ + ldr r2, [pc, #3944] @ 380124 │ │ │ │ lsr r3, r5, #16 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 387364 │ │ │ │ + bhi 3873b0 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3908] @ 3800dc │ │ │ │ + ldr r2, [pc, #3908] @ 380128 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3888] @ 3800e0 │ │ │ │ + ldr r2, [pc, #3888] @ 38012c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3860] @ 3800e4 │ │ │ │ + ldr r2, [pc, #3860] @ 380130 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378a34 │ │ │ │ - ldr r2, [pc, #3852] @ 3800e8 │ │ │ │ + b 378a80 │ │ │ │ + ldr r2, [pc, #3852] @ 380134 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378978 │ │ │ │ - ldr r2, [pc, #3844] @ 3800ec │ │ │ │ + b 3789c4 │ │ │ │ + ldr r2, [pc, #3844] @ 380138 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37a090 │ │ │ │ - ldr r2, [pc, #3832] @ 3800f0 │ │ │ │ + b 37a0dc │ │ │ │ + ldr r2, [pc, #3832] @ 38013c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3859b0 │ │ │ │ - ldr r2, [pc, #3804] @ 3800f4 │ │ │ │ + bne 3859fc │ │ │ │ + ldr r2, [pc, #3804] @ 380140 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3788] @ 3800f8 │ │ │ │ + ldr r2, [pc, #3788] @ 380144 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385998 │ │ │ │ - ldr r2, [pc, #3760] @ 3800fc │ │ │ │ + bne 3859e4 │ │ │ │ + ldr r2, [pc, #3760] @ 380148 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3744] @ 380100 │ │ │ │ + ldr r2, [pc, #3744] @ 38014c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 385d7c │ │ │ │ - ldr r2, [pc, #3716] @ 380104 │ │ │ │ + bne 385dc8 │ │ │ │ + ldr r2, [pc, #3716] @ 380150 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3700] @ 380108 │ │ │ │ + ldr r2, [pc, #3700] @ 380154 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378f24 │ │ │ │ - ldr r2, [pc, #3688] @ 38010c │ │ │ │ + b 378f70 │ │ │ │ + ldr r2, [pc, #3688] @ 380158 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3859e0 │ │ │ │ - ldr r2, [pc, #3660] @ 380110 │ │ │ │ + bne 385a2c │ │ │ │ + ldr r2, [pc, #3660] @ 38015c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3644] @ 380114 │ │ │ │ + ldr r2, [pc, #3644] @ 380160 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3859c8 │ │ │ │ - ldr r2, [pc, #3616] @ 380118 │ │ │ │ + bne 385a14 │ │ │ │ + ldr r2, [pc, #3616] @ 380164 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3600] @ 38011c │ │ │ │ + ldr r2, [pc, #3600] @ 380168 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37bfa4 │ │ │ │ - ldr r2, [pc, #3592] @ 380120 │ │ │ │ - ldr r8, [pc, #3592] @ 380124 │ │ │ │ + b 37bff0 │ │ │ │ + ldr r2, [pc, #3592] @ 38016c │ │ │ │ + ldr r8, [pc, #3592] @ 380170 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3548] @ 380128 │ │ │ │ + ldr r2, [pc, #3548] @ 380174 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #63 @ 0x3f │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3496] @ 38012c │ │ │ │ + ldr r2, [pc, #3496] @ 380178 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3472] @ 380130 │ │ │ │ + ldr r2, [pc, #3472] @ 38017c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3448] @ 380134 │ │ │ │ + ldr r2, [pc, #3448] @ 380180 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3424] @ 380138 │ │ │ │ + ldr r2, [pc, #3424] @ 380184 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3400] @ 38013c │ │ │ │ + ldr r2, [pc, #3400] @ 380188 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3376] @ 380140 │ │ │ │ + ldr r2, [pc, #3376] @ 38018c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3352] @ 380144 │ │ │ │ + ldr r2, [pc, #3352] @ 380190 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3328] @ 380148 │ │ │ │ + ldr r3, [pc, #3328] @ 380194 │ │ │ │ sub r1, r1, #3472 @ 0xd90 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #108 @ 0x6c │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3296] @ 38014c │ │ │ │ + ldr r2, [pc, #3296] @ 380198 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3280] @ 380150 │ │ │ │ + ldr r2, [pc, #3280] @ 38019c │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #16515072 @ 0xfc0000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3248] @ 380154 │ │ │ │ - ldr r8, [pc, #3248] @ 380158 │ │ │ │ + ldr r2, [pc, #3248] @ 3801a0 │ │ │ │ + ldr r8, [pc, #3248] @ 3801a4 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3208] @ 38015c │ │ │ │ + ldr r2, [pc, #3208] @ 3801a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3188] @ 380160 │ │ │ │ + ldr r3, [pc, #3188] @ 3801ac │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3160] @ 380164 │ │ │ │ + ldr r2, [pc, #3160] @ 3801b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3144] @ 380168 │ │ │ │ + ldr r2, [pc, #3144] @ 3801b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3116] @ 38016c │ │ │ │ + ldr r2, [pc, #3116] @ 3801b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3861d8 │ │ │ │ + beq 386224 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3861bc │ │ │ │ + beq 386208 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 381944 │ │ │ │ - ldr r2, [pc, #3072] @ 380170 │ │ │ │ + bne 381990 │ │ │ │ + ldr r2, [pc, #3072] @ 3801bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3048] @ 380174 │ │ │ │ + ldr r2, [pc, #3048] @ 3801c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3032] @ 380178 │ │ │ │ + ldr r3, [pc, #3032] @ 3801c4 │ │ │ │ and r8, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #7 │ │ │ │ - bhi 387380 │ │ │ │ + bhi 3873cc │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3004] @ 38017c │ │ │ │ + ldr r2, [pc, #3004] @ 3801c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2988] @ 380180 │ │ │ │ + ldr r2, [pc, #2988] @ 3801cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2960] @ 380184 │ │ │ │ + ldr r2, [pc, #2960] @ 3801d0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37d804 │ │ │ │ - ldr r2, [pc, #2952] @ 380188 │ │ │ │ + b 37d850 │ │ │ │ + ldr r2, [pc, #2952] @ 3801d4 │ │ │ │ lsl r8, r5, #16 │ │ │ │ mov r3, r6 │ │ │ │ lsr r8, r8, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - beq 38540c │ │ │ │ + beq 385458 │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3853f4 │ │ │ │ - ldr r2, [pc, #2912] @ 38018c │ │ │ │ + beq 385440 │ │ │ │ + ldr r2, [pc, #2912] @ 3801d8 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2892] @ 380190 │ │ │ │ + ldr r2, [pc, #2892] @ 3801dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2872] @ 380194 │ │ │ │ + ldr r3, [pc, #2872] @ 3801e0 │ │ │ │ lsr r5, r5, #16 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #3 │ │ │ │ - bhi 38740c │ │ │ │ + bhi 387458 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2844] @ 380198 │ │ │ │ + ldr r2, [pc, #2844] @ 3801e4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378978 │ │ │ │ - ldr r2, [pc, #2836] @ 38019c │ │ │ │ + b 3789c4 │ │ │ │ + ldr r2, [pc, #2836] @ 3801e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2812] @ 3801a0 │ │ │ │ + ldr r2, [pc, #2812] @ 3801ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2788] @ 3801a4 │ │ │ │ + ldr r2, [pc, #2788] @ 3801f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2764] @ 3801a8 │ │ │ │ + ldr r2, [pc, #2764] @ 3801f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2740] @ 3801ac │ │ │ │ + ldr r2, [pc, #2740] @ 3801f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2724] @ 3801b0 │ │ │ │ + ldr r2, [pc, #2724] @ 3801fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 38543c │ │ │ │ - ldr r2, [pc, #2696] @ 3801b4 │ │ │ │ + bne 385488 │ │ │ │ + ldr r2, [pc, #2696] @ 380200 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2680] @ 3801b8 │ │ │ │ + ldr r2, [pc, #2680] @ 380204 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 385424 │ │ │ │ - ldr r2, [pc, #2652] @ 3801bc │ │ │ │ + bne 385470 │ │ │ │ + ldr r2, [pc, #2652] @ 380208 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2636] @ 3801c0 │ │ │ │ - ldr r8, [pc, #2636] @ 3801c4 │ │ │ │ + ldr r2, [pc, #2636] @ 38020c │ │ │ │ + ldr r8, [pc, #2636] @ 380210 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2588] @ 3801c8 │ │ │ │ + ldr r2, [pc, #2588] @ 380214 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2540] @ 3801cc │ │ │ │ + ldr r2, [pc, #2540] @ 380218 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f704 │ │ │ │ - ldr r2, [pc, #2520] @ 3801d0 │ │ │ │ + b 37f750 │ │ │ │ + ldr r2, [pc, #2520] @ 38021c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f704 │ │ │ │ - ldr r2, [pc, #2500] @ 3801d4 │ │ │ │ + b 37f750 │ │ │ │ + ldr r2, [pc, #2500] @ 380220 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f704 │ │ │ │ - ldr r2, [pc, #2480] @ 3801d8 │ │ │ │ + b 37f750 │ │ │ │ + ldr r2, [pc, #2480] @ 380224 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f704 │ │ │ │ - ldr r2, [pc, #2460] @ 3801dc │ │ │ │ + b 37f750 │ │ │ │ + ldr r2, [pc, #2460] @ 380228 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f704 │ │ │ │ - ldr r2, [pc, #2440] @ 3801e0 │ │ │ │ + b 37f750 │ │ │ │ + ldr r2, [pc, #2440] @ 38022c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f704 │ │ │ │ - ldr r2, [pc, #2420] @ 3801e4 │ │ │ │ + b 37f750 │ │ │ │ + ldr r2, [pc, #2420] @ 380230 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f704 │ │ │ │ + b 37f750 │ │ │ │ cmp r1, #1008 @ 0x3f0 │ │ │ │ - bhi 37d190 │ │ │ │ + bhi 37d1dc │ │ │ │ cmp r1, #872 @ 0x368 │ │ │ │ - bcs 381370 │ │ │ │ + bcs 3813bc │ │ │ │ cmp r1, #836 @ 0x344 │ │ │ │ - bls 382278 │ │ │ │ + bls 3822c4 │ │ │ │ sub r3, r1, #840 @ 0x348 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2628] @ 3802f8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2628] @ 380344 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 3786f0 │ │ │ │ + bne 37873c │ │ │ │ cmp r3, #28 │ │ │ │ - beq 383048 │ │ │ │ + beq 383094 │ │ │ │ cmp r3, #24 │ │ │ │ - bne 378af8 │ │ │ │ - ldr r2, [pc, #2324] @ 3801e8 │ │ │ │ - ldr r8, [pc, #2324] @ 3801ec │ │ │ │ + bne 378b44 │ │ │ │ + ldr r2, [pc, #2324] @ 380234 │ │ │ │ + ldr r8, [pc, #2324] @ 380238 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2280] @ 3801f0 │ │ │ │ + ldr r2, [pc, #2280] @ 38023c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2236] @ 3801f4 │ │ │ │ + ldr r2, [pc, #2236] @ 380240 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2192] @ 3801f8 │ │ │ │ + ldr r2, [pc, #2192] @ 380244 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2144] @ 3801fc │ │ │ │ + ldr r3, [pc, #2144] @ 380248 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3816a4 │ │ │ │ + bhi 3816f0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383744 │ │ │ │ + bhi 383790 │ │ │ │ sub r3, r3, #99 @ 0x63 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3819a4 │ │ │ │ + bhi 3819f0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3838cc │ │ │ │ + bhi 383918 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38371c │ │ │ │ + bhi 383768 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #14976 @ 0x3a80 │ │ │ │ - bhi 3836fc │ │ │ │ + bhi 383748 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2784] @ 3804d8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2784] @ 380524 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #2036] @ 380200 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #2036] @ 38024c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38154c │ │ │ │ + bhi 381598 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383650 │ │ │ │ + bhi 38369c │ │ │ │ sub r3, r3, #99 @ 0x63 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381964 │ │ │ │ + bhi 3819b0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3839ec │ │ │ │ + bhi 383a38 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383800 │ │ │ │ + bhi 38384c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #14016 @ 0x36c0 │ │ │ │ - bhi 3837e0 │ │ │ │ + bhi 38382c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2672] @ 3804d8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2672] @ 380524 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #1928] @ 380204 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #1928] @ 380250 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3814a0 │ │ │ │ + bhi 3814ec │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38379c │ │ │ │ + bhi 3837e8 │ │ │ │ sub r3, r3, #99 @ 0x63 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3819e4 │ │ │ │ + bhi 381a30 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3838f0 │ │ │ │ + bhi 38393c │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38397c │ │ │ │ + bhi 3839c8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #15936 @ 0x3e40 │ │ │ │ - bhi 38395c │ │ │ │ + bhi 3839a8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2560] @ 3804d8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2560] @ 380524 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #1820] @ 380208 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #1820] @ 380254 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3815f8 │ │ │ │ + bhi 381644 │ │ │ │ cmp r1, #13248 @ 0x33c0 │ │ │ │ - bcs 382218 │ │ │ │ + bcs 382264 │ │ │ │ sub r3, r3, #96 @ 0x60 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381f44 │ │ │ │ + bhi 381f90 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383d04 │ │ │ │ - ldr r3, [pc, #1780] @ 38020c │ │ │ │ + bhi 383d50 │ │ │ │ + ldr r3, [pc, #1780] @ 380258 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 37fb5c │ │ │ │ - bhi 3835b4 │ │ │ │ + beq 37fba8 │ │ │ │ + bhi 383600 │ │ │ │ sub r3, r3, #224 @ 0xe0 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 37fb5c │ │ │ │ - bhi 3851e8 │ │ │ │ + beq 37fba8 │ │ │ │ + bhi 385234 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 37fb5c │ │ │ │ + beq 37fba8 │ │ │ │ bic r3, r1, #32 │ │ │ │ - bhi 386564 │ │ │ │ - ldr r2, [pc, #1732] @ 380210 │ │ │ │ + bhi 3865b0 │ │ │ │ + ldr r2, [pc, #1732] @ 38025c │ │ │ │ cmp r3, r2 │ │ │ │ - beq 37fb5c │ │ │ │ - ldr r3, [pc, #1724] @ 380214 │ │ │ │ + beq 37fba8 │ │ │ │ + ldr r3, [pc, #1724] @ 380260 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378af8 │ │ │ │ - ldr r2, [pc, #1716] @ 380218 │ │ │ │ + bne 378b44 │ │ │ │ + ldr r2, [pc, #1716] @ 380264 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385d4c │ │ │ │ - ldr r2, [pc, #1688] @ 38021c │ │ │ │ + bne 385d98 │ │ │ │ + ldr r2, [pc, #1688] @ 380268 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1672] @ 380220 │ │ │ │ + ldr r2, [pc, #1672] @ 38026c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1652] @ 380224 │ │ │ │ + ldr r2, [pc, #1652] @ 380270 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #31 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #4000 @ 0xfa0 │ │ │ │ - bhi 381430 │ │ │ │ - ldr r3, [pc, #1612] @ 380228 │ │ │ │ + bhi 38147c │ │ │ │ + ldr r3, [pc, #1612] @ 380274 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378af8 │ │ │ │ - ldr r3, [pc, #1604] @ 38022c │ │ │ │ + bls 378b44 │ │ │ │ + ldr r3, [pc, #1604] @ 380278 │ │ │ │ sub r1, r1, #3968 @ 0xf80 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #4 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1568] @ 380230 │ │ │ │ + ldr r2, [pc, #1568] @ 38027c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385344 │ │ │ │ - ldr r2, [pc, #1540] @ 380234 │ │ │ │ + bne 385390 │ │ │ │ + ldr r2, [pc, #1540] @ 380280 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1516] @ 380238 │ │ │ │ + ldr r3, [pc, #1516] @ 380284 │ │ │ │ sub r1, r1, #4608 @ 0x1200 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #20 │ │ │ │ cmp r1, #40 @ 0x28 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1480] @ 38023c │ │ │ │ + ldr r2, [pc, #1480] @ 380288 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 38597c │ │ │ │ - ldr r2, [pc, #1452] @ 380240 │ │ │ │ + bne 3859c8 │ │ │ │ + ldr r2, [pc, #1452] @ 38028c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1428] @ 380244 │ │ │ │ + ldr r2, [pc, #1428] @ 380290 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1408] @ 380248 │ │ │ │ + ldr r2, [pc, #1408] @ 380294 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1384] @ 38024c │ │ │ │ + ldr r2, [pc, #1384] @ 380298 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - beq 37cf60 │ │ │ │ - ldr r2, [pc, #1356] @ 380250 │ │ │ │ + beq 37cfac │ │ │ │ + ldr r2, [pc, #1356] @ 38029c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1332] @ 380254 │ │ │ │ + ldr r2, [pc, #1332] @ 3802a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1312] @ 380258 │ │ │ │ + ldr r2, [pc, #1312] @ 3802a4 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #16646144 @ 0xfe0000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1280] @ 38025c │ │ │ │ + ldr r2, [pc, #1280] @ 3802a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1260] @ 380260 │ │ │ │ + ldr r2, [pc, #1260] @ 3802ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-268435456 @ 0xf0000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1232] @ 380264 │ │ │ │ + ldr r2, [pc, #1232] @ 3802b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1212] @ 380268 │ │ │ │ + ldr r3, [pc, #1212] @ 3802b4 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #12 │ │ │ │ - bhi 3875a0 │ │ │ │ + bhi 3875ec │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1180] @ 38026c │ │ │ │ - ldr r8, [pc, #1180] @ 380270 │ │ │ │ + ldr r2, [pc, #1180] @ 3802b8 │ │ │ │ + ldr r8, [pc, #1180] @ 3802bc │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1136] @ 380274 │ │ │ │ + ldr r2, [pc, #1136] @ 3802c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #4 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1092] @ 380278 │ │ │ │ + ldr r2, [pc, #1092] @ 3802c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1048] @ 38027c │ │ │ │ + ldr r2, [pc, #1048] @ 3802c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #10 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1004] @ 380280 │ │ │ │ + ldr r2, [pc, #1004] @ 3802cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #13 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #960] @ 380284 │ │ │ │ + ldr r2, [pc, #960] @ 3802d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #916] @ 380288 │ │ │ │ + ldr r2, [pc, #916] @ 3802d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #19 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #872] @ 38028c │ │ │ │ + ldr r2, [pc, #872] @ 3802d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #22 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #828] @ 380290 │ │ │ │ + ldr r2, [pc, #828] @ 3802dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #25 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #776] @ 380294 │ │ │ │ - ldr r8, [pc, #776] @ 380298 │ │ │ │ + ldr r2, [pc, #776] @ 3802e0 │ │ │ │ + ldr r8, [pc, #776] @ 3802e4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #728] @ 38029c │ │ │ │ + ldr r2, [pc, #728] @ 3802e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #708] @ 3802a0 │ │ │ │ + ldr r3, [pc, #708] @ 3802ec │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #688] @ 3802a4 │ │ │ │ + ldr r2, [pc, #688] @ 3802f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #668] @ 3802a8 │ │ │ │ + ldr r3, [pc, #668] @ 3802f4 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 387448 │ │ │ │ + bhi 387494 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #636] @ 3802ac │ │ │ │ - ldr r8, [pc, #636] @ 3802b0 │ │ │ │ + ldr r2, [pc, #636] @ 3802f8 │ │ │ │ + ldr r8, [pc, #636] @ 3802fc │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #588] @ 3802b4 │ │ │ │ + ldr r2, [pc, #588] @ 380300 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #544] @ 3802a0 │ │ │ │ + ldr r3, [pc, #544] @ 3802ec │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #544] @ 3802b8 │ │ │ │ + ldr r2, [pc, #544] @ 380304 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #524] @ 3802bc │ │ │ │ + ldr r3, [pc, #524] @ 380308 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 387448 │ │ │ │ + bhi 387494 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - addseq r0, pc, r0, lsr #16 │ │ │ │ - addseq r0, pc, r8, lsl #16 │ │ │ │ - @ instruction: 0x009f07f4 │ │ │ │ - adceq ip, pc, r2, lsr #17 │ │ │ │ - addseq r0, pc, r4, asr r7 @ │ │ │ │ - addseq r0, pc, ip, ror #1 │ │ │ │ - addseq r0, pc, r0, lsl #14 │ │ │ │ - @ instruction: 0x009f06d4 │ │ │ │ - addseq pc, lr, ip, asr r8 @ │ │ │ │ - addseq r0, pc, r0, asr r6 @ │ │ │ │ - addseq r7, sp, r0, asr #24 │ │ │ │ - addseq r0, pc, r8, lsr r6 @ │ │ │ │ - addseq r7, sp, ip, lsl #24 │ │ │ │ - addseq r0, pc, ip, lsl r6 @ │ │ │ │ - @ instruction: 0x009d7bd8 │ │ │ │ - @ instruction: 0x009f05fc │ │ │ │ - addseq r0, pc, ip, asr r5 @ │ │ │ │ - umullseq r7, sp, r4, fp │ │ │ │ - addseq r0, pc, r0, asr #10 │ │ │ │ - addseq r7, sp, r0, ror #22 │ │ │ │ - addseq r0, pc, r8, lsr #10 │ │ │ │ - addseq r0, pc, ip, lsr #9 │ │ │ │ - addseq pc, lr, r0, lsl #31 │ │ │ │ - addseq r0, pc, r0, lsr #9 │ │ │ │ - addseq r0, pc, r8, asr r6 @ │ │ │ │ + addseq r0, pc, r4, lsl r8 @ │ │ │ │ + @ instruction: 0x009f07fc │ │ │ │ + addseq r0, pc, r8, ror #15 │ │ │ │ + umlaleq ip, pc, lr, r8 @ │ │ │ │ + addseq r0, pc, r8, asr #14 │ │ │ │ + addseq r0, pc, r0, ror #1 │ │ │ │ + @ instruction: 0x009f06f4 │ │ │ │ + addseq r0, pc, r8, asr #13 │ │ │ │ + addseq pc, lr, r0, asr r8 @ │ │ │ │ + addseq r0, pc, r4, asr #12 │ │ │ │ + addseq r7, sp, r4, lsr ip │ │ │ │ addseq r0, pc, ip, lsr #12 │ │ │ │ - addseq r0, pc, r0, lsl #12 │ │ │ │ - @ instruction: 0x009f05d8 │ │ │ │ - @ instruction: 0x009f05b0 │ │ │ │ - addseq r0, pc, r8, lsl #11 │ │ │ │ - addseq r0, pc, r0, ror #10 │ │ │ │ - ldrdeq ip, [pc], r6 @ │ │ │ │ - addseq r7, sp, ip, lsl #18 │ │ │ │ - addseq pc, lr, ip, lsl lr @ │ │ │ │ - @ instruction: 0x009f01d8 │ │ │ │ - @ instruction: 0x009efdf4 │ │ │ │ - addseq r0, pc, r4, asr #3 │ │ │ │ - strdeq pc, [r0], -pc @ │ │ │ │ - addseq r0, pc, r4, ror #2 │ │ │ │ - addseq pc, lr, ip, ror sp @ │ │ │ │ - addseq r7, sp, r8, lsr r8 │ │ │ │ - addseq r0, pc, r4, ror #1 │ │ │ │ - addseq r0, pc, ip, ror r0 @ │ │ │ │ - adceq ip, pc, r8, asr r5 @ │ │ │ │ - addseq r0, pc, ip, lsr r0 @ │ │ │ │ - addseq pc, lr, r8, asr #25 │ │ │ │ - addseq r7, sp, r8, lsl #15 │ │ │ │ - @ instruction: 0x009effbc │ │ │ │ - addseq r4, ip, r4, lsl sl │ │ │ │ - addseq pc, lr, ip, lsl #31 │ │ │ │ - adceq ip, pc, r4, lsr #9 │ │ │ │ - addseq pc, lr, r4, lsr #30 │ │ │ │ - addseq pc, lr, ip, ror #30 │ │ │ │ - addseq pc, lr, r8, asr #30 │ │ │ │ - addseq pc, lr, r8, lsr #30 │ │ │ │ - addseq pc, lr, r4, lsl #30 │ │ │ │ - addseq r0, pc, r8, asr #15 │ │ │ │ - addseq pc, lr, r8, lsl #30 │ │ │ │ - addseq r7, sp, ip, lsr #14 │ │ │ │ - addseq pc, lr, r8, ror #29 │ │ │ │ - @ instruction: 0x009d76f8 │ │ │ │ - addseq pc, lr, r4, asr #29 │ │ │ │ - addseq pc, lr, r4, lsl fp @ │ │ │ │ - umullseq pc, lr, ip, lr @ │ │ │ │ - addseq r0, pc, r0, ror #12 │ │ │ │ - addseq r0, pc, r4, lsr #13 │ │ │ │ - addseq r0, pc, r0, ror r6 @ │ │ │ │ - addseq r0, pc, ip, lsr r6 @ │ │ │ │ - addseq r0, pc, r8, lsl r6 @ │ │ │ │ - addseq r0, pc, r4, lsr r6 @ │ │ │ │ + addseq r7, sp, r0, lsl #24 │ │ │ │ + addseq r0, pc, r0, lsl r6 @ │ │ │ │ + addseq r7, sp, ip, asr #23 │ │ │ │ + @ instruction: 0x009f05f0 │ │ │ │ + addseq r0, pc, r0, asr r5 @ │ │ │ │ + addseq r7, sp, r8, lsl #23 │ │ │ │ + addseq r0, pc, r4, lsr r5 @ │ │ │ │ + addseq r7, sp, r4, asr fp │ │ │ │ + addseq r0, pc, ip, lsl r5 @ │ │ │ │ + addseq r0, pc, r0, lsr #9 │ │ │ │ + addseq pc, lr, r4, ror pc @ │ │ │ │ + umullseq r0, pc, r4, r4 @ │ │ │ │ + addseq r0, pc, ip, asr #12 │ │ │ │ + addseq r0, pc, r0, lsr #12 │ │ │ │ + @ instruction: 0x009f05f4 │ │ │ │ + addseq r0, pc, ip, asr #11 │ │ │ │ addseq r0, pc, r4, lsr #11 │ │ │ │ + addseq r0, pc, ip, ror r5 @ │ │ │ │ + addseq r0, pc, r4, asr r5 @ │ │ │ │ + ldrdeq ip, [pc], r2 @ │ │ │ │ + addseq r7, sp, r0, lsl #18 │ │ │ │ + addseq pc, lr, r0, lsl lr @ │ │ │ │ + addseq r0, pc, ip, asr #3 │ │ │ │ + addseq pc, lr, r8, ror #27 │ │ │ │ + @ instruction: 0x009f01b8 │ │ │ │ + strdeq pc, [r0], -pc @ │ │ │ │ + addseq r0, pc, r8, asr r1 @ │ │ │ │ + addseq pc, lr, r0, ror sp @ │ │ │ │ + addseq r7, sp, ip, lsr #16 │ │ │ │ + ldrsbeq r0, [pc], r8 │ │ │ │ + addseq r0, pc, r0, ror r0 @ │ │ │ │ + adceq ip, pc, r4, asr r5 @ │ │ │ │ + addseq r0, pc, r0, lsr r0 @ │ │ │ │ + @ instruction: 0x009efcbc │ │ │ │ + addseq r7, sp, ip, ror r7 │ │ │ │ + @ instruction: 0x009effb0 │ │ │ │ + addseq r4, ip, r8, lsl #20 │ │ │ │ + addseq pc, lr, r0, lsl #31 │ │ │ │ + adceq ip, pc, r0, lsr #9 │ │ │ │ + addseq pc, lr, r8, lsl pc @ │ │ │ │ + addseq pc, lr, r0, ror #30 │ │ │ │ + addseq pc, lr, ip, lsr pc @ │ │ │ │ + addseq pc, lr, ip, lsl pc @ │ │ │ │ + @ instruction: 0x009efef8 │ │ │ │ + @ instruction: 0x009f07bc │ │ │ │ + @ instruction: 0x009efefc │ │ │ │ + addseq r7, sp, r0, lsr #14 │ │ │ │ + @ instruction: 0x009efedc │ │ │ │ + addseq r7, sp, ip, ror #13 │ │ │ │ + @ instruction: 0x009efeb8 │ │ │ │ + addseq pc, lr, r8, lsl #22 │ │ │ │ + umullseq pc, lr, r0, lr @ │ │ │ │ + addseq r0, pc, r4, asr r6 @ │ │ │ │ + umullseq r0, pc, r8, r6 @ │ │ │ │ + addseq r0, pc, r4, ror #12 │ │ │ │ + addseq r0, pc, r0, lsr r6 @ │ │ │ │ + addseq r0, pc, ip, lsl #12 │ │ │ │ + addseq r0, pc, r8, lsr #12 │ │ │ │ + umullseq r0, pc, r8, r5 @ │ │ │ │ + addseq pc, lr, r4, asr #9 │ │ │ │ + @ instruction: 0x009ef9b8 │ │ │ │ + addseq pc, lr, r8, asr #9 │ │ │ │ + @ instruction: 0x009ef4d0 │ │ │ │ @ instruction: 0x009ef4d0 │ │ │ │ - addseq pc, lr, r4, asr #19 │ │ │ │ - @ instruction: 0x009ef4d4 │ │ │ │ - @ instruction: 0x009ef4dc │ │ │ │ - @ instruction: 0x009ef4dc │ │ │ │ andeq r3, r0, ip, ror fp │ │ │ │ @ instruction: 0x000037bc │ │ │ │ andeq r3, r0, ip, lsr pc │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ andeq r2, r0, r0, lsl r4 │ │ │ │ andeq r2, r0, r0, asr r4 │ │ │ │ - addseq r7, sp, r0, asr #6 │ │ │ │ - @ instruction: 0x009d72d4 │ │ │ │ - addseq r1, pc, r0, lsl #19 │ │ │ │ - addseq pc, lr, ip, ror #13 │ │ │ │ + addseq r7, sp, r4, lsr r3 │ │ │ │ + addseq r7, sp, r8, asr #5 │ │ │ │ + addseq r1, pc, r4, ror r9 @ │ │ │ │ + addseq pc, lr, r0, ror #13 │ │ │ │ andeq r0, r0, r3, lsl #31 │ │ │ │ - adceq fp, pc, ip, lsl pc @ │ │ │ │ - addseq pc, lr, r0, lsr #21 │ │ │ │ - umullseq pc, lr, r8, sl @ │ │ │ │ - strdeq fp, [pc], r2 @ │ │ │ │ - addseq r7, sp, r4, lsl #2 │ │ │ │ - addseq pc, lr, r4, ror pc @ │ │ │ │ - addseq pc, lr, ip, lsl pc @ │ │ │ │ - @ instruction: 0x009ef5d4 │ │ │ │ - addseq pc, lr, r0, lsl #30 │ │ │ │ - @ instruction: 0x009efef0 │ │ │ │ - @ instruction: 0x009d73bc │ │ │ │ - addseq pc, lr, r4, ror #10 │ │ │ │ + adceq fp, pc, r8, lsl pc @ │ │ │ │ + umullseq pc, lr, r4, sl @ │ │ │ │ + addseq pc, lr, ip, lsl #21 │ │ │ │ + adceq fp, pc, lr, ror #29 │ │ │ │ + ldrsheq r7, [sp], r8 │ │ │ │ + addseq pc, lr, r8, ror #30 │ │ │ │ + addseq pc, lr, r0, lsl pc @ │ │ │ │ + addseq pc, lr, r8, asr #11 │ │ │ │ + @ instruction: 0x009efef4 │ │ │ │ + addseq pc, lr, r4, ror #29 │ │ │ │ + @ instruction: 0x009d73b0 │ │ │ │ + addseq pc, lr, r8, asr r5 @ │ │ │ │ + @ instruction: 0x009eedfc │ │ │ │ + addseq pc, lr, ip, lsl r5 @ │ │ │ │ + addseq pc, lr, ip, lsl lr @ │ │ │ │ + adceq fp, pc, r0, ror #27 │ │ │ │ + addseq pc, lr, r4, asr #27 │ │ │ │ + @ instruction: 0x009ef4bc │ │ │ │ addseq lr, lr, r8, lsl #28 │ │ │ │ - addseq pc, lr, r8, lsr #10 │ │ │ │ - addseq pc, lr, r8, lsr #28 │ │ │ │ - adceq fp, pc, r4, ror #27 │ │ │ │ - @ instruction: 0x009efdd0 │ │ │ │ - addseq pc, lr, r8, asr #9 │ │ │ │ - addseq lr, lr, r4, lsl lr │ │ │ │ - @ instruction: 0x009eedf4 │ │ │ │ - @ instruction: 0x009eedd4 │ │ │ │ - @ instruction: 0x009eedb4 │ │ │ │ - umullseq lr, lr, r4, sp @ │ │ │ │ - addseq lr, lr, r4, ror sp │ │ │ │ - addseq lr, lr, r4, asr sp │ │ │ │ - addseq lr, lr, r4, lsr sp │ │ │ │ - addseq pc, lr, r8, asr #22 │ │ │ │ - @ instruction: 0x009ef2fc │ │ │ │ - addseq lr, sp, r8, lsl #2 │ │ │ │ - strdeq r0, [r0], -pc @ │ │ │ │ - @ instruction: 0x009efaf4 │ │ │ │ - umlaleq fp, pc, lr, fp @ │ │ │ │ - addseq pc, lr, r4, lsr #21 │ │ │ │ - addseq pc, lr, r8, asr r2 @ │ │ │ │ - addseq lr, sp, r4, rrx │ │ │ │ - addseq pc, lr, r0, asr sl @ │ │ │ │ - adceq fp, pc, r8, lsl fp @ │ │ │ │ - ldrdeq r4, [r3], r4 @ │ │ │ │ - adceq r4, r3, ip, lsr #25 │ │ │ │ - ldrdeq r5, [r0], r0 @ │ │ │ │ - addseq lr, lr, r4, lsl #8 │ │ │ │ - @ instruction: 0x009f18b0 │ │ │ │ - addseq r1, pc, r0, lsl #17 │ │ │ │ + addseq lr, lr, r8, ror #27 │ │ │ │ + addseq lr, lr, r8, asr #27 │ │ │ │ + addseq lr, lr, r8, lsr #27 │ │ │ │ + addseq lr, lr, r8, lsl #27 │ │ │ │ addseq lr, lr, r8, ror #26 │ │ │ │ - addseq pc, lr, r0, asr #32 │ │ │ │ - adceq r9, r1, r8, ror #22 │ │ │ │ - strdeq r4, [r3], r0 @ │ │ │ │ - adceq r4, r3, r8, asr #23 │ │ │ │ - addseq lr, lr, r4, lsr r3 │ │ │ │ - addseq lr, lr, r0, lsl r3 │ │ │ │ + addseq lr, lr, r8, asr #26 │ │ │ │ + addseq lr, lr, r8, lsr #26 │ │ │ │ + addseq pc, lr, ip, lsr fp @ │ │ │ │ + @ instruction: 0x009ef2f0 │ │ │ │ + ldrsheq lr, [sp], ip │ │ │ │ + strdeq r0, [r0], -pc @ │ │ │ │ + addseq pc, lr, r8, ror #21 │ │ │ │ + umlaleq fp, pc, sl, fp @ │ │ │ │ + umullseq pc, lr, r8, sl @ │ │ │ │ + addseq pc, lr, ip, asr #4 │ │ │ │ + addseq lr, sp, r8, asr r0 │ │ │ │ + addseq pc, lr, r4, asr #20 │ │ │ │ + adceq fp, pc, r4, lsl fp @ │ │ │ │ + adceq r4, r3, r8, asr #25 │ │ │ │ + adceq r4, r3, r0, lsr #25 │ │ │ │ + adceq r5, r0, r4, asr #7 │ │ │ │ + @ instruction: 0x009ee3f8 │ │ │ │ + addseq r1, pc, r4, lsr #17 │ │ │ │ + addseq r1, pc, r4, ror r8 @ │ │ │ │ + addseq lr, lr, ip, asr sp │ │ │ │ + addseq pc, lr, r4, lsr r0 @ │ │ │ │ + adceq r9, r1, ip, asr fp │ │ │ │ + adceq r4, r3, r4, ror #23 │ │ │ │ + @ instruction: 0x00a34bbc │ │ │ │ + addseq lr, lr, r8, lsr #6 │ │ │ │ + addseq lr, lr, r4, lsl #6 │ │ │ │ @ instruction: 0x00000bb4 │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ - adceq fp, pc, sl, lsl r5 @ │ │ │ │ - umullseq lr, lr, r0, r3 @ │ │ │ │ - addseq r6, sp, r8, asr #14 │ │ │ │ - addseq lr, lr, r0, ror r3 │ │ │ │ - addseq r6, sp, r4, lsl r7 │ │ │ │ - addseq lr, lr, r8, asr #6 │ │ │ │ - addseq r6, sp, r0, ror #13 │ │ │ │ - addseq lr, lr, r4, lsr #6 │ │ │ │ - addseq r6, sp, ip, lsr #13 │ │ │ │ - addseq lr, lr, r0, lsl #6 │ │ │ │ - addseq r6, sp, r8, ror r6 │ │ │ │ - @ instruction: 0x009ee2d8 │ │ │ │ - addseq lr, lr, r0, asr #4 │ │ │ │ - addseq lr, lr, r8, ror #3 │ │ │ │ - addseq lr, lr, r8, ror sl │ │ │ │ + adceq fp, pc, r6, lsl r5 @ │ │ │ │ + addseq lr, lr, r4, lsl #7 │ │ │ │ + addseq r6, sp, ip, lsr r7 │ │ │ │ + addseq lr, lr, r4, ror #6 │ │ │ │ + addseq r6, sp, r8, lsl #14 │ │ │ │ + addseq lr, lr, ip, lsr r3 │ │ │ │ + @ instruction: 0x009d66d4 │ │ │ │ + addseq lr, lr, r8, lsl r3 │ │ │ │ + addseq r6, sp, r0, lsr #13 │ │ │ │ + @ instruction: 0x009ee2f4 │ │ │ │ + addseq r6, sp, ip, ror #12 │ │ │ │ + addseq lr, lr, ip, asr #5 │ │ │ │ + addseq lr, lr, r4, lsr r2 │ │ │ │ + @ instruction: 0x009ee1dc │ │ │ │ + addseq lr, lr, ip, ror #20 │ │ │ │ strdeq r1, [r0], -pc @ │ │ │ │ - addseq lr, lr, ip, asr #3 │ │ │ │ - @ instruction: 0x009ee1b8 │ │ │ │ - addseq lr, lr, ip, asr r1 │ │ │ │ - @ instruction: 0x009ee9fc │ │ │ │ - addseq r6, sp, ip, asr #19 │ │ │ │ - addseq lr, lr, r4, lsr r0 │ │ │ │ - adceq fp, pc, r8, lsr #6 │ │ │ │ - addseq r3, ip, r4, lsr #14 │ │ │ │ - umullseq lr, lr, r8, r0 @ │ │ │ │ - addseq lr, lr, r0, ror r0 │ │ │ │ - addseq lr, lr, r8, asr #32 │ │ │ │ - addseq lr, lr, r0, lsr #32 │ │ │ │ - @ instruction: 0x009edff8 │ │ │ │ - @ instruction: 0x009edfd0 │ │ │ │ - addseq sp, lr, r8, lsr #31 │ │ │ │ - addseq sp, lr, r4, lsl #31 │ │ │ │ - addseq sp, lr, r0, ror #30 │ │ │ │ - addseq sp, lr, ip, lsr pc │ │ │ │ - addseq sp, lr, r8, lsl pc │ │ │ │ - @ instruction: 0x009edef4 │ │ │ │ - @ instruction: 0x009edeb0 │ │ │ │ + addseq lr, lr, r0, asr #3 │ │ │ │ + addseq lr, lr, ip, lsr #3 │ │ │ │ + addseq lr, lr, r0, asr r1 │ │ │ │ + @ instruction: 0x009ee9f0 │ │ │ │ + addseq r6, sp, r0, asr #19 │ │ │ │ + addseq lr, lr, r8, lsr #32 │ │ │ │ + adceq fp, pc, r4, lsr #6 │ │ │ │ + addseq r3, ip, r8, lsl r7 │ │ │ │ + addseq lr, lr, ip, lsl #1 │ │ │ │ + addseq lr, lr, r4, rrx │ │ │ │ + addseq lr, lr, ip, lsr r0 │ │ │ │ + addseq lr, lr, r4, lsl r0 │ │ │ │ + addseq sp, lr, ip, ror #31 │ │ │ │ + addseq sp, lr, r4, asr #31 │ │ │ │ + umullseq sp, lr, ip, pc @ │ │ │ │ + addseq sp, lr, r8, ror pc │ │ │ │ + addseq sp, lr, r4, asr pc │ │ │ │ + addseq sp, lr, r0, lsr pc │ │ │ │ + addseq sp, lr, ip, lsl #30 │ │ │ │ + addseq sp, lr, r8, ror #29 │ │ │ │ + addseq sp, lr, r4, lsr #29 │ │ │ │ andeq r0, r0, fp, asr sp │ │ │ │ - adceq fp, pc, r4, lsr #3 │ │ │ │ + adceq fp, pc, r0, lsr #3 │ │ │ │ andeq r0, r0, r8, lsl sp │ │ │ │ mrseq r0, (UNDEF: 17) │ │ │ │ - umullseq lr, lr, ip, r7 @ │ │ │ │ - addseq lr, lr, r4, asr r7 │ │ │ │ - addseq lr, lr, r4, ror r7 │ │ │ │ + umullseq lr, lr, r0, r7 @ │ │ │ │ + addseq lr, lr, r8, asr #14 │ │ │ │ + addseq lr, lr, r8, ror #14 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ - @ instruction: 0x009ee6d8 │ │ │ │ - addseq lr, lr, r8, lsr #13 │ │ │ │ - @ instruction: 0x009ee6b0 │ │ │ │ - addseq lr, lr, r8, asr #13 │ │ │ │ - addseq r6, sp, ip, ror #3 │ │ │ │ - @ instruction: 0x009ee6b8 │ │ │ │ - @ instruction: 0x009d61b8 │ │ │ │ + addseq lr, lr, ip, asr #13 │ │ │ │ + umullseq lr, lr, ip, r6 @ │ │ │ │ + addseq lr, lr, r4, lsr #13 │ │ │ │ + @ instruction: 0x009ee6bc │ │ │ │ + addseq r6, sp, r0, ror #3 │ │ │ │ addseq lr, lr, ip, lsr #13 │ │ │ │ - addseq r6, sp, r4, lsl #3 │ │ │ │ - umullseq lr, lr, r4, r6 @ │ │ │ │ - addseq r6, sp, r0, asr r1 │ │ │ │ - addseq lr, lr, ip, ror r6 │ │ │ │ - addseq r6, sp, ip, lsl r1 │ │ │ │ + addseq r6, sp, ip, lsr #3 │ │ │ │ + addseq lr, lr, r0, lsr #13 │ │ │ │ + addseq r6, sp, r8, ror r1 │ │ │ │ + addseq lr, lr, r8, lsl #13 │ │ │ │ + addseq r6, sp, r4, asr #2 │ │ │ │ addseq lr, lr, r0, ror r6 │ │ │ │ - addseq r6, sp, r8, ror #1 │ │ │ │ - addseq lr, lr, r8, ror #12 │ │ │ │ - ldrheq r6, [sp], r4 │ │ │ │ - addseq lr, lr, r0, ror #12 │ │ │ │ - addseq r6, sp, r0, lsl #1 │ │ │ │ - addseq lr, lr, r0, asr r6 │ │ │ │ - addseq r6, sp, ip, asr #32 │ │ │ │ - addseq lr, lr, r8, asr #12 │ │ │ │ - addseq r6, sp, r8, lsl r0 │ │ │ │ - addseq lr, lr, r0, lsr r6 │ │ │ │ - addseq r5, sp, r4, ror #31 │ │ │ │ - addseq lr, lr, r8, lsl r6 │ │ │ │ - @ instruction: 0x009d5fb0 │ │ │ │ - addseq lr, lr, r0, lsl #12 │ │ │ │ - addseq r5, sp, ip, ror pc │ │ │ │ + addseq r6, sp, r0, lsl r1 │ │ │ │ + addseq lr, lr, r4, ror #12 │ │ │ │ + ldrsbeq r6, [sp], ip │ │ │ │ + addseq lr, lr, ip, asr r6 │ │ │ │ + addseq r6, sp, r8, lsr #1 │ │ │ │ + addseq lr, lr, r4, asr r6 │ │ │ │ + addseq r6, sp, r4, ror r0 │ │ │ │ + addseq lr, lr, r4, asr #12 │ │ │ │ + addseq r6, sp, r0, asr #32 │ │ │ │ + addseq lr, lr, ip, lsr r6 │ │ │ │ + addseq r6, sp, ip │ │ │ │ + addseq lr, lr, r4, lsr #12 │ │ │ │ + @ instruction: 0x009d5fd8 │ │ │ │ + addseq lr, lr, ip, lsl #12 │ │ │ │ + addseq r5, sp, r4, lsr #31 │ │ │ │ @ instruction: 0x009ee5f4 │ │ │ │ - addseq r5, sp, r8, asr #30 │ │ │ │ - @ instruction: 0x009ee5fc │ │ │ │ - addseq r5, sp, r4, lsl pc │ │ │ │ + addseq r5, sp, r0, ror pc │ │ │ │ addseq lr, lr, r8, ror #11 │ │ │ │ - @ instruction: 0x009d5dfc │ │ │ │ - strdeq sl, [pc], r6 @ │ │ │ │ - addseq lr, lr, ip, lsr r3 │ │ │ │ - @ instruction: 0x009ee2d0 │ │ │ │ - addseq r6, sp, ip, ror #1 │ │ │ │ - addseq r3, ip, ip, lsl r0 │ │ │ │ + addseq r5, sp, ip, lsr pc │ │ │ │ + @ instruction: 0x009ee5f0 │ │ │ │ + addseq r5, sp, r8, lsl #30 │ │ │ │ + @ instruction: 0x009ee5dc │ │ │ │ + @ instruction: 0x009d5df0 │ │ │ │ + strdeq sl, [pc], r2 @ │ │ │ │ + addseq lr, lr, r0, lsr r3 │ │ │ │ addseq lr, lr, r4, asr #5 │ │ │ │ + addseq r6, sp, r0, ror #1 │ │ │ │ + addseq r3, ip, r0, lsl r0 │ │ │ │ + @ instruction: 0x009ee2b8 │ │ │ │ andeq r1, r0, r0, lsl r5 │ │ │ │ andseq r1, r0, r1, lsl #2 │ │ │ │ - addseq r5, sp, ip, lsl #26 │ │ │ │ - strdeq sl, [pc], r6 @ │ │ │ │ - addseq r2, ip, r8, ror #30 │ │ │ │ - addseq pc, lr, ip, lsr r4 @ │ │ │ │ - @ instruction: 0x009ef4f0 │ │ │ │ - addseq pc, lr, r4, lsr #9 │ │ │ │ - addseq pc, lr, r0, ror r4 @ │ │ │ │ - @ instruction: 0x009ef3b0 │ │ │ │ - addseq pc, lr, r4, lsl #7 │ │ │ │ - addseq pc, lr, ip, asr #6 │ │ │ │ - addseq pc, lr, r0, lsr #6 │ │ │ │ - @ instruction: 0x009ef2f4 │ │ │ │ - addseq pc, lr, r8, asr #5 │ │ │ │ - umullseq pc, lr, r0, r2 @ │ │ │ │ - addseq pc, lr, ip, asr r2 @ │ │ │ │ - addseq pc, lr, r0, lsr #6 │ │ │ │ - addseq pc, lr, r4, ror #5 │ │ │ │ - addseq pc, lr, r8, lsr #7 │ │ │ │ - addseq pc, lr, ip, ror #5 │ │ │ │ - addseq pc, lr, ip, lsr r3 @ │ │ │ │ + addseq r5, sp, r0, lsl #26 │ │ │ │ + strdeq sl, [pc], r2 @ │ │ │ │ + addseq r2, ip, ip, asr pc │ │ │ │ + addseq pc, lr, r0, lsr r4 @ │ │ │ │ + addseq pc, lr, r4, ror #9 │ │ │ │ + umullseq pc, lr, r8, r4 @ │ │ │ │ + addseq pc, lr, r4, ror #8 │ │ │ │ + addseq pc, lr, r4, lsr #7 │ │ │ │ + addseq pc, lr, r8, ror r3 @ │ │ │ │ addseq pc, lr, r0, asr #6 │ │ │ │ + addseq pc, lr, r4, lsl r3 @ │ │ │ │ + addseq pc, lr, r8, ror #5 │ │ │ │ + @ instruction: 0x009ef2bc │ │ │ │ + addseq pc, lr, r4, lsl #5 │ │ │ │ + addseq pc, lr, r0, asr r2 @ │ │ │ │ + addseq pc, lr, r4, lsl r3 @ │ │ │ │ + @ instruction: 0x009ef2d8 │ │ │ │ + umullseq pc, lr, ip, r3 @ │ │ │ │ + addseq pc, lr, r0, ror #5 │ │ │ │ + addseq pc, lr, r0, lsr r3 @ │ │ │ │ + addseq pc, lr, r4, lsr r3 @ │ │ │ │ andeq r2, r0, r8, lsl #7 │ │ │ │ tsteq r1, r1, lsl r1 │ │ │ │ - addseq lr, lr, r0, asr #5 │ │ │ │ - addseq sp, lr, r8, asr #30 │ │ │ │ - adceq sl, pc, r2, asr r9 @ │ │ │ │ - addseq sp, lr, ip, lsl fp │ │ │ │ - addseq sp, lr, r8, ror #29 │ │ │ │ - addseq sp, lr, r8, asr #21 │ │ │ │ - @ instruction: 0x009edeb0 │ │ │ │ + @ instruction: 0x009ee2b4 │ │ │ │ + addseq sp, lr, ip, lsr pc │ │ │ │ + adceq sl, pc, lr, asr #18 │ │ │ │ + addseq sp, lr, r0, lsl fp │ │ │ │ + @ instruction: 0x009ededc │ │ │ │ + @ instruction: 0x009edabc │ │ │ │ + addseq sp, lr, r4, lsr #29 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ tstne r1, r0 │ │ │ │ - addseq r5, sp, ip, lsl #18 │ │ │ │ - addseq lr, lr, r4, ror r2 │ │ │ │ + addseq r5, sp, r0, lsl #18 │ │ │ │ + addseq lr, lr, r8, ror #4 │ │ │ │ @ instruction: 0x00003fbc │ │ │ │ - ldr r2, [pc, #-564] @ 3802c0 │ │ │ │ + ldr r2, [pc, #-564] @ 38030c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-588] @ 3802c4 │ │ │ │ + ldr r2, [pc, #-588] @ 380310 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-612] @ 3802c8 │ │ │ │ + ldr r2, [pc, #-612] @ 380314 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-636] @ 3802cc │ │ │ │ + ldr r2, [pc, #-636] @ 380318 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-660] @ 3802d0 │ │ │ │ + ldr r2, [pc, #-660] @ 38031c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-684] @ 3802d4 │ │ │ │ + ldr r2, [pc, #-684] @ 380320 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-708] @ 3802d8 │ │ │ │ + ldr r2, [pc, #-708] @ 380324 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-732] @ 3802dc │ │ │ │ + ldr r2, [pc, #-732] @ 380328 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-756] @ 3802e0 │ │ │ │ + ldr r2, [pc, #-756] @ 38032c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-780] @ 3802e4 │ │ │ │ + ldr r2, [pc, #-780] @ 380330 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-804] @ 3802e8 │ │ │ │ + ldr r2, [pc, #-804] @ 380334 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-828] @ 3802ec │ │ │ │ + ldr r2, [pc, #-828] @ 380338 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-852] @ 3802f0 │ │ │ │ + ldr r2, [pc, #-852] @ 38033c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-876] @ 3802f4 │ │ │ │ + ldr r3, [pc, #-876] @ 380340 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3817a8 │ │ │ │ + bhi 3817f4 │ │ │ │ cmp r1, #2976 @ 0xba0 │ │ │ │ - bcs 383420 │ │ │ │ + bcs 38346c │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38314c │ │ │ │ + bhi 383198 │ │ │ │ cmp r1, #2912 @ 0xb60 │ │ │ │ - bcs 383144 │ │ │ │ + bcs 383190 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38320c │ │ │ │ + bhi 383258 │ │ │ │ cmp r1, #2848 @ 0xb20 │ │ │ │ - bcc 378af8 │ │ │ │ + bcc 378b44 │ │ │ │ sub r3, r1, #2848 @ 0xb20 │ │ │ │ - ldr r2, [pc, #-936] @ 3802f8 │ │ │ │ + ldr r2, [pc, #-936] @ 380344 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788ec │ │ │ │ - b 378af8 │ │ │ │ + bne 378938 │ │ │ │ + b 378b44 │ │ │ │ sub r1, r1, #512 @ 0x200 │ │ │ │ lsl r3, r1, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r3, [pc, #-980] @ 3802fc │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r3, [pc, #-980] @ 380348 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1008] @ 380300 │ │ │ │ + ldr r2, [pc, #-1008] @ 38034c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385b98 │ │ │ │ - ldr r2, [pc, #-1036] @ 380304 │ │ │ │ + bne 385be4 │ │ │ │ + ldr r2, [pc, #-1036] @ 380350 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1052] @ 380308 │ │ │ │ + ldr r2, [pc, #-1052] @ 380354 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385b80 │ │ │ │ - ldr r2, [pc, #-1080] @ 38030c │ │ │ │ + bne 385bcc │ │ │ │ + ldr r2, [pc, #-1080] @ 380358 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1096] @ 380310 │ │ │ │ + ldr r2, [pc, #-1096] @ 38035c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 385b68 │ │ │ │ - ldr r2, [pc, #-1124] @ 380314 │ │ │ │ + bne 385bb4 │ │ │ │ + ldr r2, [pc, #-1124] @ 380360 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1140] @ 380318 │ │ │ │ + ldr r2, [pc, #-1140] @ 380364 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 385b50 │ │ │ │ - ldr r2, [pc, #-1168] @ 38031c │ │ │ │ + bne 385b9c │ │ │ │ + ldr r2, [pc, #-1168] @ 380368 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1184] @ 380320 │ │ │ │ + ldr r2, [pc, #-1184] @ 38036c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 385d64 │ │ │ │ - ldr r2, [pc, #-1212] @ 380324 │ │ │ │ + bne 385db0 │ │ │ │ + ldr r2, [pc, #-1212] @ 380370 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1228] @ 380328 │ │ │ │ + ldr r2, [pc, #-1228] @ 380374 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37ecc8 │ │ │ │ - ldr r2, [pc, #-1240] @ 38032c │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-1240] @ 380378 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37a090 │ │ │ │ - ldr r2, [pc, #-1252] @ 380330 │ │ │ │ - ldr r8, [pc, #-1252] @ 380334 │ │ │ │ - ldr r9, [pc, #-1252] @ 380338 │ │ │ │ + b 37a0dc │ │ │ │ + ldr r2, [pc, #-1252] @ 38037c │ │ │ │ + ldr r8, [pc, #-1252] @ 380380 │ │ │ │ + ldr r9, [pc, #-1252] @ 380384 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ add r8, pc, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, r9 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1296] @ 38033c │ │ │ │ + ldr r2, [pc, #-1296] @ 380388 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ and r3, r9, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1336] @ 380340 │ │ │ │ + ldr r2, [pc, #-1336] @ 38038c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37abf4 │ │ │ │ - ldr r2, [pc, #-1348] @ 380344 │ │ │ │ + b 37ac40 │ │ │ │ + ldr r2, [pc, #-1348] @ 380390 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1368] @ 380348 │ │ │ │ + ldr r2, [pc, #-1368] @ 380394 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1392] @ 38034c │ │ │ │ + ldr r2, [pc, #-1392] @ 380398 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - beq 378990 │ │ │ │ - b 378a4c │ │ │ │ - ldr r2, [pc, #-1424] @ 380350 │ │ │ │ + beq 3789dc │ │ │ │ + b 378a98 │ │ │ │ + ldr r2, [pc, #-1424] @ 38039c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1444] @ 380354 │ │ │ │ + ldr r3, [pc, #-1444] @ 3803a0 │ │ │ │ and r5, r5, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #31 │ │ │ │ - bhi 380914 │ │ │ │ + bhi 380960 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1476] @ 380358 │ │ │ │ + ldr r2, [pc, #-1476] @ 3803a4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1504] @ 38035c │ │ │ │ + ldr r2, [pc, #-1504] @ 3803a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1528] @ 380360 │ │ │ │ + ldr r2, [pc, #-1528] @ 3803ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1552] @ 380364 │ │ │ │ + ldr r2, [pc, #-1552] @ 3803b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1576] @ 380368 │ │ │ │ + ldr r2, [pc, #-1576] @ 3803b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1600] @ 38036c │ │ │ │ + ldr r2, [pc, #-1600] @ 3803b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1624] @ 380370 │ │ │ │ + ldr r2, [pc, #-1624] @ 3803bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1648] @ 380374 │ │ │ │ + ldr r2, [pc, #-1648] @ 3803c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1672] @ 380378 │ │ │ │ + ldr r2, [pc, #-1672] @ 3803c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1696] @ 38037c │ │ │ │ + ldr r2, [pc, #-1696] @ 3803c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1720] @ 380380 │ │ │ │ + ldr r2, [pc, #-1720] @ 3803cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1744] @ 380384 │ │ │ │ + ldr r2, [pc, #-1744] @ 3803d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1768] @ 380388 │ │ │ │ + ldr r2, [pc, #-1768] @ 3803d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1792] @ 38038c │ │ │ │ + ldr r2, [pc, #-1792] @ 3803d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #3440 @ 0xd70 │ │ │ │ - bhi 379efc │ │ │ │ - ldr r3, [pc, #-1824] @ 380390 │ │ │ │ + bhi 379f48 │ │ │ │ + ldr r3, [pc, #-1824] @ 3803dc │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378af8 │ │ │ │ - ldr r3, [pc, #-1832] @ 380394 │ │ │ │ + bls 378b44 │ │ │ │ + ldr r3, [pc, #-1832] @ 3803e0 │ │ │ │ sub r1, r1, #3408 @ 0xd50 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #12 │ │ │ │ cmp r1, #20 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1868] @ 380398 │ │ │ │ + ldr r3, [pc, #-1868] @ 3803e4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 380b98 │ │ │ │ + bhi 380be4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 383dd4 │ │ │ │ + bls 383e20 │ │ │ │ sub r3, r1, #3312 @ 0xcf0 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-1892] @ 3803b0 │ │ │ │ + ldr r2, [pc, #-1892] @ 3803fc │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 380bd8 │ │ │ │ - ldr r2, [pc, #-1928] @ 38039c │ │ │ │ + bne 380c24 │ │ │ │ + ldr r2, [pc, #-1928] @ 3803e8 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3788e4 │ │ │ │ - ldr r2, [pc, #-1940] @ 3803a0 │ │ │ │ - ldr r8, [pc, #-1940] @ 3803a4 │ │ │ │ + beq 378930 │ │ │ │ + ldr r2, [pc, #-1940] @ 3803ec │ │ │ │ + ldr r8, [pc, #-1940] @ 3803f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1988] @ 3803a8 │ │ │ │ + ldr r2, [pc, #-1988] @ 3803f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ @@ -856737,2091 +856756,2091 @@ │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3344 @ 0xd10 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-2068] @ 3803ac │ │ │ │ + ldr r2, [pc, #-2068] @ 3803f8 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 380b2c │ │ │ │ - ldr r2, [pc, #-2080] @ 3803b0 │ │ │ │ + bne 380b78 │ │ │ │ + ldr r2, [pc, #-2080] @ 3803fc │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 378af8 │ │ │ │ - ldr r2, [pc, #-2092] @ 3803b4 │ │ │ │ - ldr r8, [pc, #-2092] @ 3803b8 │ │ │ │ + beq 378b44 │ │ │ │ + ldr r2, [pc, #-2092] @ 380400 │ │ │ │ + ldr r8, [pc, #-2092] @ 380404 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2140] @ 3803bc │ │ │ │ + ldr r2, [pc, #-2140] @ 380408 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2188] @ 3803c0 │ │ │ │ + ldr r2, [pc, #-2188] @ 38040c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385798 │ │ │ │ - ldr r2, [pc, #-2216] @ 3803c4 │ │ │ │ + bne 3857e4 │ │ │ │ + ldr r2, [pc, #-2216] @ 380410 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2232] @ 3803c8 │ │ │ │ + ldr r2, [pc, #-2232] @ 380414 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 385780 │ │ │ │ - ldr r2, [pc, #-2260] @ 3803cc │ │ │ │ + bne 3857cc │ │ │ │ + ldr r2, [pc, #-2260] @ 380418 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2276] @ 3803d0 │ │ │ │ + ldr r2, [pc, #-2276] @ 38041c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 385768 │ │ │ │ - ldr r2, [pc, #-2304] @ 3803d4 │ │ │ │ + bne 3857b4 │ │ │ │ + ldr r2, [pc, #-2304] @ 380420 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2320] @ 3803d8 │ │ │ │ + ldr r2, [pc, #-2320] @ 380424 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 385750 │ │ │ │ - ldr r2, [pc, #-2348] @ 3803dc │ │ │ │ + bne 38579c │ │ │ │ + ldr r2, [pc, #-2348] @ 380428 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2364] @ 3803e0 │ │ │ │ + ldr r2, [pc, #-2364] @ 38042c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385738 │ │ │ │ - ldr r2, [pc, #-2392] @ 3803e4 │ │ │ │ + bne 385784 │ │ │ │ + ldr r2, [pc, #-2392] @ 380430 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2408] @ 3803e8 │ │ │ │ + ldr r2, [pc, #-2408] @ 380434 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 385720 │ │ │ │ - ldr r2, [pc, #-2436] @ 3803ec │ │ │ │ + bne 38576c │ │ │ │ + ldr r2, [pc, #-2436] @ 380438 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2452] @ 3803f0 │ │ │ │ + ldr r2, [pc, #-2452] @ 38043c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 385708 │ │ │ │ - ldr r2, [pc, #-2480] @ 3803f4 │ │ │ │ + bne 385754 │ │ │ │ + ldr r2, [pc, #-2480] @ 380440 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2496] @ 3803f8 │ │ │ │ + ldr r2, [pc, #-2496] @ 380444 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 3856f0 │ │ │ │ - ldr r2, [pc, #-2524] @ 3803fc │ │ │ │ + bne 38573c │ │ │ │ + ldr r2, [pc, #-2524] @ 380448 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2540] @ 380400 │ │ │ │ + ldr r2, [pc, #-2540] @ 38044c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 385904 │ │ │ │ - ldr r2, [pc, #-2568] @ 380404 │ │ │ │ + bne 385950 │ │ │ │ + ldr r2, [pc, #-2568] @ 380450 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2584] @ 380408 │ │ │ │ + ldr r2, [pc, #-2584] @ 380454 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 3858ec │ │ │ │ - ldr r2, [pc, #-2612] @ 38040c │ │ │ │ + bne 385938 │ │ │ │ + ldr r2, [pc, #-2612] @ 380458 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2628] @ 380410 │ │ │ │ + ldr r2, [pc, #-2628] @ 38045c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2048 @ 0x800 │ │ │ │ - bne 3858d4 │ │ │ │ - ldr r2, [pc, #-2656] @ 380414 │ │ │ │ + bne 385920 │ │ │ │ + ldr r2, [pc, #-2656] @ 380460 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2672] @ 380418 │ │ │ │ + ldr r2, [pc, #-2672] @ 380464 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3858bc │ │ │ │ - ldr r2, [pc, #-2700] @ 38041c │ │ │ │ + bne 385908 │ │ │ │ + ldr r2, [pc, #-2700] @ 380468 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2716] @ 380420 │ │ │ │ + ldr r2, [pc, #-2716] @ 38046c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8192 @ 0x2000 │ │ │ │ - bne 3854d0 │ │ │ │ - ldr r2, [pc, #-2744] @ 380424 │ │ │ │ + bne 38551c │ │ │ │ + ldr r2, [pc, #-2744] @ 380470 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2760] @ 380428 │ │ │ │ + ldr r2, [pc, #-2760] @ 380474 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ - bne 3854b8 │ │ │ │ - ldr r2, [pc, #-2788] @ 38042c │ │ │ │ + bne 385504 │ │ │ │ + ldr r2, [pc, #-2788] @ 380478 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2804] @ 380430 │ │ │ │ + ldr r2, [pc, #-2804] @ 38047c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 385218 │ │ │ │ - ldr r2, [pc, #-2832] @ 380434 │ │ │ │ + bne 385264 │ │ │ │ + ldr r2, [pc, #-2832] @ 380480 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2848] @ 380438 │ │ │ │ + ldr r2, [pc, #-2848] @ 380484 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32768 @ 0x8000 │ │ │ │ - beq 378990 │ │ │ │ - b 378a4c │ │ │ │ - ldr r2, [pc, #-2880] @ 38043c │ │ │ │ + beq 3789dc │ │ │ │ + b 378a98 │ │ │ │ + ldr r2, [pc, #-2880] @ 380488 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2900] @ 380440 │ │ │ │ + ldr r3, [pc, #-2900] @ 38048c │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #15 │ │ │ │ - bhi 38101c │ │ │ │ + bhi 381068 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2932] @ 380444 │ │ │ │ - ldr r8, [pc, #-2932] @ 380448 │ │ │ │ + ldr r2, [pc, #-2932] @ 380490 │ │ │ │ + ldr r8, [pc, #-2932] @ 380494 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2980] @ 38044c │ │ │ │ + ldr r2, [pc, #-2980] @ 380498 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3028] @ 380450 │ │ │ │ + ldr r2, [pc, #-3028] @ 38049c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3056] @ 380454 │ │ │ │ + ldr r2, [pc, #-3056] @ 3804a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3080] @ 380458 │ │ │ │ + ldr r3, [pc, #-3080] @ 3804a4 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 382074 │ │ │ │ + bls 3820c0 │ │ │ │ sub r3, r1, #5376 @ 0x1500 │ │ │ │ sub r3, r3, #20 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-3112] @ 38045c │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-3112] @ 3804a8 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 378970 │ │ │ │ + bne 3789bc │ │ │ │ cmp r3, #28 │ │ │ │ - bne 386788 │ │ │ │ - ldr r2, [pc, #-3132] @ 380460 │ │ │ │ + bne 3867d4 │ │ │ │ + ldr r2, [pc, #-3132] @ 3804ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3152] @ 380464 │ │ │ │ + ldr r3, [pc, #-3152] @ 3804b0 │ │ │ │ and r5, r5, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #1 │ │ │ │ cmp r2, #30 │ │ │ │ - bhi 3810d0 │ │ │ │ + bhi 38111c │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3184] @ 380468 │ │ │ │ + ldr r2, [pc, #-3184] @ 3804b4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3212] @ 38046c │ │ │ │ + ldr r2, [pc, #-3212] @ 3804b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3236] @ 380470 │ │ │ │ + ldr r2, [pc, #-3236] @ 3804bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3260] @ 380474 │ │ │ │ + ldr r2, [pc, #-3260] @ 3804c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3284] @ 380478 │ │ │ │ + ldr r2, [pc, #-3284] @ 3804c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3308] @ 38047c │ │ │ │ + ldr r2, [pc, #-3308] @ 3804c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3332] @ 380480 │ │ │ │ + ldr r2, [pc, #-3332] @ 3804cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3356] @ 380484 │ │ │ │ + ldr r2, [pc, #-3356] @ 3804d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3380] @ 380488 │ │ │ │ + ldr r2, [pc, #-3380] @ 3804d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3404] @ 38048c │ │ │ │ + ldr r2, [pc, #-3404] @ 3804d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3428] @ 380490 │ │ │ │ + ldr r2, [pc, #-3428] @ 3804dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3452] @ 380494 │ │ │ │ + ldr r2, [pc, #-3452] @ 3804e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3476] @ 380498 │ │ │ │ + ldr r2, [pc, #-3476] @ 3804e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3500] @ 38049c │ │ │ │ + ldr r2, [pc, #-3500] @ 3804e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3524] @ 3804a0 │ │ │ │ + ldr r2, [pc, #-3524] @ 3804ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3548] @ 3804a4 │ │ │ │ + ldr r2, [pc, #-3548] @ 3804f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3572] @ 3804a8 │ │ │ │ + ldr r2, [pc, #-3572] @ 3804f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3596] @ 3804ac │ │ │ │ + ldr r2, [pc, #-3596] @ 3804f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3620] @ 3804b0 │ │ │ │ + ldr r2, [pc, #-3620] @ 3804fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3644] @ 3804b4 │ │ │ │ + ldr r3, [pc, #-3644] @ 380500 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3798c4 │ │ │ │ - bhi 3822b8 │ │ │ │ + beq 379910 │ │ │ │ + bhi 382304 │ │ │ │ cmp r1, #9088 @ 0x2380 │ │ │ │ - bhi 379880 │ │ │ │ + bhi 3798cc │ │ │ │ sub r3, r3, #37 @ 0x25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378af8 │ │ │ │ + bls 378b44 │ │ │ │ sub r3, r1, #9024 @ 0x2340 │ │ │ │ sub r3, r3, #36 @ 0x24 │ │ │ │ - ldr r2, [pc, #-3684] @ 3804b8 │ │ │ │ + ldr r2, [pc, #-3684] @ 380504 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 378808 │ │ │ │ + bne 378854 │ │ │ │ cmp r1, #9088 @ 0x2380 │ │ │ │ - bne 378af8 │ │ │ │ - ldr r2, [pc, #-3712] @ 3804bc │ │ │ │ + bne 378b44 │ │ │ │ + ldr r2, [pc, #-3712] @ 380508 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3732] @ 3804c0 │ │ │ │ + ldr r2, [pc, #-3732] @ 38050c │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r3, #16646144 @ 0xfe0000 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3764] @ 3804c4 │ │ │ │ + ldr r3, [pc, #-3764] @ 380510 │ │ │ │ sub r1, r1, #872 @ 0x368 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #136 @ 0x88 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3796] @ 3804c8 │ │ │ │ + ldr r2, [pc, #-3796] @ 380514 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3816] @ 3804cc │ │ │ │ + ldr r2, [pc, #-3816] @ 380518 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3844] @ 3804d0 │ │ │ │ + ldr r2, [pc, #-3844] @ 38051c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3864] @ 3804d4 │ │ │ │ + ldr r2, [pc, #-3864] @ 380520 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #4928 @ 0x1340 │ │ │ │ sub r3, r3, #36 @ 0x24 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-3916] @ 3804d8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-3916] @ 380524 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378970 │ │ │ │ - b 378af8 │ │ │ │ + bne 3789bc │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #4000 @ 0xfa0 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ mov r8, #1 │ │ │ │ lsl r2, r8, r3 │ │ │ │ - ldr r1, [pc, #-3964] @ 3804dc │ │ │ │ + ldr r1, [pc, #-3964] @ 380528 │ │ │ │ tst r2, r1 │ │ │ │ - bne 379ec0 │ │ │ │ + bne 379f0c │ │ │ │ cmp r3, #4 │ │ │ │ - bne 38557c │ │ │ │ - ldr r2, [pc, #-3980] @ 3804e0 │ │ │ │ + bne 3855c8 │ │ │ │ + ldr r2, [pc, #-3980] @ 38052c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385560 │ │ │ │ - ldr r2, [pc, #-4008] @ 3804e4 │ │ │ │ + bne 3855ac │ │ │ │ + ldr r2, [pc, #-4008] @ 380530 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-4032] @ 3804e8 │ │ │ │ + ldr r3, [pc, #-4032] @ 380534 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 382368 │ │ │ │ + bhi 3823b4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38331c │ │ │ │ + bhi 383368 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3832f4 │ │ │ │ + bhi 383340 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #16192 @ 0x3f40 │ │ │ │ - bhi 3832d4 │ │ │ │ + bhi 383320 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #4060] @ 3824c8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #4060] @ 382514 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #4044] @ 3824cc │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #4044] @ 382518 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38239c │ │ │ │ + bhi 3823e8 │ │ │ │ cmp r1, #15808 @ 0x3dc0 │ │ │ │ - bcs 3833b4 │ │ │ │ + bcs 383400 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383388 │ │ │ │ + bhi 3833d4 │ │ │ │ cmp r1, #15744 @ 0x3d80 │ │ │ │ - bcs 383368 │ │ │ │ + bcs 3833b4 │ │ │ │ sub r3, r1, #15680 @ 0x3d40 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3976] @ 3824c8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3976] @ 382514 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #3964] @ 3824d0 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #3964] @ 38251c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 382494 │ │ │ │ + bhi 3824e0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383b6c │ │ │ │ + bhi 383bb8 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383b44 │ │ │ │ + bhi 383b90 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #14272 @ 0x37c0 │ │ │ │ - bhi 383b24 │ │ │ │ + bhi 383b70 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3888] @ 3824c8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3888] @ 382514 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #3880] @ 3824d4 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #3880] @ 382520 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38232c │ │ │ │ + bhi 382378 │ │ │ │ cmp r1, #14848 @ 0x3a00 │ │ │ │ - bcs 3834b8 │ │ │ │ + bcs 383504 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3835f8 │ │ │ │ + bhi 383644 │ │ │ │ cmp r1, #14784 @ 0x39c0 │ │ │ │ - bcs 3835d8 │ │ │ │ + bcs 383624 │ │ │ │ sub r3, r1, #14720 @ 0x3980 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3804] @ 3824c8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3804] @ 382514 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #3800] @ 3824d8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #3800] @ 382524 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38242c │ │ │ │ + bhi 382478 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383c04 │ │ │ │ + bhi 383c50 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383bdc │ │ │ │ + bhi 383c28 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #13312 @ 0x3400 │ │ │ │ - bhi 383bbc │ │ │ │ + bhi 383c08 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3716] @ 3824c8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3716] @ 382514 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #3716] @ 3824dc │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #3716] @ 382528 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 382780 │ │ │ │ + bhi 3827cc │ │ │ │ cmp r1, #13888 @ 0x3640 │ │ │ │ - bcs 383cb8 │ │ │ │ + bcs 383d04 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383c8c │ │ │ │ + bhi 383cd8 │ │ │ │ cmp r1, #13824 @ 0x3600 │ │ │ │ - bcs 383c6c │ │ │ │ + bcs 383cb8 │ │ │ │ sub r3, r1, #13760 @ 0x35c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3632] @ 3824c8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3632] @ 382514 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #3636] @ 3824e0 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #3636] @ 38252c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 382460 │ │ │ │ + bhi 3824ac │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3831bc │ │ │ │ + bhi 383208 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383194 │ │ │ │ + bhi 3831e0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #15232 @ 0x3b80 │ │ │ │ - bhi 383174 │ │ │ │ + bhi 3831c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3544] @ 3824c8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3544] @ 382514 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #3552] @ 3824e4 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #3552] @ 382530 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 382a98 │ │ │ │ + bhi 382ae4 │ │ │ │ cmp r1, #3776 @ 0xec0 │ │ │ │ - bcs 3829f4 │ │ │ │ + bcs 382a40 │ │ │ │ sub r3, r1, #3744 @ 0xea0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #3984] @ 3826c4 │ │ │ │ + ldr r2, [pc, #3984] @ 382710 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380b2c │ │ │ │ - ldr r2, [pc, #3976] @ 3826c8 │ │ │ │ + bne 380b78 │ │ │ │ + ldr r2, [pc, #3976] @ 382714 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380bd8 │ │ │ │ - ldr r2, [pc, #3968] @ 3826cc │ │ │ │ + bne 380c24 │ │ │ │ + ldr r2, [pc, #3968] @ 382718 │ │ │ │ tst r3, r2 │ │ │ │ - bne 378654 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #3468] @ 3824e8 │ │ │ │ + bne 3786a0 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #3468] @ 382534 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3855a0 │ │ │ │ + bhi 3855ec │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 385588 │ │ │ │ + bls 3855d4 │ │ │ │ sub r3, r1, #8384 @ 0x20c0 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #3440] @ 3824ec │ │ │ │ + ldr r2, [pc, #3440] @ 382538 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 3786f0 │ │ │ │ - ldr r3, [pc, #3420] @ 3824f0 │ │ │ │ + bne 37873c │ │ │ │ + ldr r3, [pc, #3420] @ 38253c │ │ │ │ cmp r1, r3 │ │ │ │ - beq 381810 │ │ │ │ + beq 38185c │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 378fd8 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #3396] @ 3824f4 │ │ │ │ + beq 379024 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #3396] @ 382540 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3828b0 │ │ │ │ + bhi 3828fc │ │ │ │ cmp r1, #3040 @ 0xbe0 │ │ │ │ - bcs 38387c │ │ │ │ + bcs 3838c8 │ │ │ │ sub r3, r1, #3008 @ 0xbc0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3992] @ 382770 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3992] @ 3827bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788ec │ │ │ │ - b 378af8 │ │ │ │ + bne 378938 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #8320 @ 0x2080 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #3320] @ 3824ec │ │ │ │ + ldr r2, [pc, #3320] @ 382538 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 3786f0 │ │ │ │ - ldr r3, [pc, #3308] @ 3824f8 │ │ │ │ + bne 37873c │ │ │ │ + ldr r3, [pc, #3308] @ 382544 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378aec │ │ │ │ - ldr r2, [pc, #3300] @ 3824fc │ │ │ │ + bne 378b38 │ │ │ │ + ldr r2, [pc, #3300] @ 382548 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3280] @ 382500 │ │ │ │ + ldr r2, [pc, #3280] @ 38254c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #8448 @ 0x2100 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #3220] @ 3824ec │ │ │ │ + ldr r2, [pc, #3220] @ 382538 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 3786f0 │ │ │ │ - ldr r3, [pc, #3220] @ 382504 │ │ │ │ + bne 37873c │ │ │ │ + ldr r3, [pc, #3220] @ 382550 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378aec │ │ │ │ - b 381810 │ │ │ │ + bne 378b38 │ │ │ │ + b 38185c │ │ │ │ cmp r1, #296 @ 0x128 │ │ │ │ - bhi 383ebc │ │ │ │ + bhi 383f08 │ │ │ │ cmp r1, #272 @ 0x110 │ │ │ │ - bcc 378af8 │ │ │ │ + bcc 378b44 │ │ │ │ sub r3, r1, #272 @ 0x110 │ │ │ │ - ldr r2, [pc, #3188] @ 382508 │ │ │ │ + ldr r2, [pc, #3188] @ 382554 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 378808 │ │ │ │ + bne 378854 │ │ │ │ cmp r1, #296 @ 0x128 │ │ │ │ - beq 378fd8 │ │ │ │ + beq 379024 │ │ │ │ cmp r1, #292 @ 0x124 │ │ │ │ - bne 378af8 │ │ │ │ - ldr r2, [pc, #3152] @ 38250c │ │ │ │ + bne 378b44 │ │ │ │ + ldr r2, [pc, #3152] @ 382558 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 385f1c │ │ │ │ + beq 385f68 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 386280 │ │ │ │ + beq 3862cc │ │ │ │ cmp r5, #1 │ │ │ │ - beq 386264 │ │ │ │ - ldr r2, [pc, #3104] @ 382510 │ │ │ │ + beq 3862b0 │ │ │ │ + ldr r2, [pc, #3104] @ 38255c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r3, #99 @ 0x63 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37f044 │ │ │ │ + bhi 37f090 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #4160 @ 0x1040 │ │ │ │ - bhi 383124 │ │ │ │ + bhi 383170 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2960] @ 3824c8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2960] @ 382514 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r2, [pc, #3016] @ 382514 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r2, [pc, #3016] @ 382560 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2988] @ 382518 │ │ │ │ + ldr r3, [pc, #2988] @ 382564 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3838a4 │ │ │ │ + bhi 3838f0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #14144 @ 0x3740 │ │ │ │ - bhi 383884 │ │ │ │ + bhi 3838d0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2864] @ 3824c8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2864] @ 382514 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #2928] @ 38251c │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #2928] @ 382568 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383254 │ │ │ │ + bhi 3832a0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #15104 @ 0x3b00 │ │ │ │ - bhi 383234 │ │ │ │ + bhi 383280 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2800] @ 3824c8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2800] @ 382514 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #2868] @ 382520 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #2868] @ 38256c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383934 │ │ │ │ + bhi 383980 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #16064 @ 0x3ec0 │ │ │ │ - bhi 383914 │ │ │ │ + bhi 383960 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2736] @ 3824c8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2736] @ 382514 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #4864 @ 0x1300 │ │ │ │ sub r3, r3, #28 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2784] @ 382524 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2784] @ 382570 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 3788ec │ │ │ │ + bne 378938 │ │ │ │ cmp r3, #24 │ │ │ │ - beq 3830f4 │ │ │ │ - ldr r2, [pc, #2764] @ 382528 │ │ │ │ + beq 383140 │ │ │ │ + ldr r2, [pc, #2764] @ 382574 │ │ │ │ cmp r3, #20 │ │ │ │ add r2, pc, r2 │ │ │ │ - beq 37bfc8 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #2748] @ 38252c │ │ │ │ + beq 37c014 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #2748] @ 382578 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383af8 │ │ │ │ + bhi 383b44 │ │ │ │ cmp r1, #14656 @ 0x3940 │ │ │ │ - bcs 383ad8 │ │ │ │ + bcs 383b24 │ │ │ │ sub r3, r1, #14592 @ 0x3900 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2604] @ 3824c8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2604] @ 382514 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #2688] @ 382530 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #2688] @ 38257c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383544 │ │ │ │ + bhi 383590 │ │ │ │ cmp r1, #13696 @ 0x3580 │ │ │ │ - bcs 383524 │ │ │ │ + bcs 383570 │ │ │ │ sub r3, r1, #13632 @ 0x3540 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2540] @ 3824c8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2540] @ 382514 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #2628] @ 382534 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #2628] @ 382580 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383850 │ │ │ │ + bhi 38389c │ │ │ │ cmp r1, #15616 @ 0x3d00 │ │ │ │ - bcs 383830 │ │ │ │ + bcs 38387c │ │ │ │ sub r3, r1, #15552 @ 0x3cc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2476] @ 3824c8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2476] @ 382514 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #2568] @ 382538 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #2568] @ 382584 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383284 │ │ │ │ + bhi 3832d0 │ │ │ │ cmp r1, #2752 @ 0xac0 │ │ │ │ - bcs 38327c │ │ │ │ + bcs 3832c8 │ │ │ │ sub r3, r1, #2720 @ 0xaa0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3096] @ 382770 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3096] @ 3827bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788ec │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #2512] @ 38253c │ │ │ │ + bne 378938 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #2512] @ 382588 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 384638 │ │ │ │ + bhi 384684 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3841b4 │ │ │ │ + bhi 384200 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38418c │ │ │ │ + bhi 3841d8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378af8 │ │ │ │ + bls 378b44 │ │ │ │ sub r3, r1, #4416 @ 0x1140 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2340] @ 3824c8 │ │ │ │ + ldr r2, [pc, #2340] @ 382514 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - ldr r2, [pc, #2436] @ 382540 │ │ │ │ + beq 378b44 │ │ │ │ + ldr r2, [pc, #2436] @ 38258c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2416] @ 382544 │ │ │ │ + ldr r2, [pc, #2416] @ 382590 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2396] @ 382548 │ │ │ │ + ldr r2, [pc, #2396] @ 382594 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 385248 │ │ │ │ - ldr r2, [pc, #2368] @ 38254c │ │ │ │ + bne 385294 │ │ │ │ + ldr r2, [pc, #2368] @ 382598 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2352] @ 382550 │ │ │ │ + ldr r2, [pc, #2352] @ 38259c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2332] @ 382554 │ │ │ │ - ldr r2, [pc, #2332] @ 382558 │ │ │ │ + ldr r3, [pc, #2332] @ 3825a0 │ │ │ │ + ldr r2, [pc, #2332] @ 3825a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2312] @ 38255c │ │ │ │ + ldr r2, [pc, #2312] @ 3825a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r8, r5, #21 │ │ │ │ - ldr r3, [pc, #2288] @ 382560 │ │ │ │ + ldr r3, [pc, #2288] @ 3825ac │ │ │ │ and r8, r8, #63 @ 0x3f │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #51 @ 0x33 │ │ │ │ - bhi 381c8c │ │ │ │ + bhi 381cd8 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2256] @ 382564 │ │ │ │ + ldr r2, [pc, #2256] @ 3825b0 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2236] @ 382568 │ │ │ │ + ldr r2, [pc, #2236] @ 3825b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2216] @ 38256c │ │ │ │ + ldr r2, [pc, #2216] @ 3825b8 │ │ │ │ lsr r3, r5, #27 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3874bc │ │ │ │ + bhi 387508 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2180] @ 382570 │ │ │ │ + ldr r2, [pc, #2180] @ 3825bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2164] @ 382574 │ │ │ │ + ldr r2, [pc, #2164] @ 3825c0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37abf0 │ │ │ │ - ldr r2, [pc, #2156] @ 382578 │ │ │ │ + b 37ac3c │ │ │ │ + ldr r2, [pc, #2156] @ 3825c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381cf8 │ │ │ │ - ldr r2, [pc, #2136] @ 38257c │ │ │ │ + b 381d44 │ │ │ │ + ldr r2, [pc, #2136] @ 3825c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381cf8 │ │ │ │ - ldr r2, [pc, #2116] @ 382580 │ │ │ │ + b 381d44 │ │ │ │ + ldr r2, [pc, #2116] @ 3825cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381cf8 │ │ │ │ - ldr r2, [pc, #2096] @ 382584 │ │ │ │ + b 381d44 │ │ │ │ + ldr r2, [pc, #2096] @ 3825d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381cf8 │ │ │ │ - ldr r2, [pc, #2076] @ 382588 │ │ │ │ + b 381d44 │ │ │ │ + ldr r2, [pc, #2076] @ 3825d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381cf8 │ │ │ │ - ldr r2, [pc, #2056] @ 38258c │ │ │ │ + b 381d44 │ │ │ │ + ldr r2, [pc, #2056] @ 3825d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381cf8 │ │ │ │ - ldr r2, [pc, #2036] @ 382590 │ │ │ │ + b 381d44 │ │ │ │ + ldr r2, [pc, #2036] @ 3825dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #2016] @ 382594 │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #2016] @ 3825e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1996] @ 382598 │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1996] @ 3825e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1976] @ 38259c │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1976] @ 3825e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1956] @ 3825a0 │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1956] @ 3825ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1936] @ 3825a4 │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1936] @ 3825f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1916] @ 3825a8 │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1916] @ 3825f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1896] @ 3825ac │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1896] @ 3825f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1876] @ 3825b0 │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1876] @ 3825fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1856] @ 3825b4 │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1856] @ 382600 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1836] @ 3825b8 │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1836] @ 382604 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1816] @ 3825bc │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1816] @ 382608 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1796] @ 3825c0 │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1796] @ 38260c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1776] @ 3825c4 │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1776] @ 382610 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1756] @ 3825c8 │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1756] @ 382614 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1736] @ 3825cc │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1736] @ 382618 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1716] @ 3825d0 │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1716] @ 38261c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1696] @ 3825d4 │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1696] @ 382620 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ca4 │ │ │ │ - ldr r2, [pc, #1676] @ 3825d8 │ │ │ │ + b 381cf0 │ │ │ │ + ldr r2, [pc, #1676] @ 382624 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 382c54 │ │ │ │ + bhi 382ca0 │ │ │ │ cmp r1, #13184 @ 0x3380 │ │ │ │ - bcc 378af8 │ │ │ │ + bcc 378b44 │ │ │ │ sub r3, r1, #13184 @ 0x3380 │ │ │ │ - ldr r0, [pc, #1916] @ 3826e0 │ │ │ │ + ldr r0, [pc, #1916] @ 38272c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov ip, #1 │ │ │ │ ands r0, r0, ip, lsl r3 │ │ │ │ - beq 386678 │ │ │ │ - ldr r2, [pc, #1632] @ 3825dc │ │ │ │ + beq 3866c4 │ │ │ │ + ldr r2, [pc, #1632] @ 382628 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1612] @ 3825e0 │ │ │ │ + ldr r2, [pc, #1612] @ 38262c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3920 @ 0xf50 │ │ │ │ sub r3, r3, #4 │ │ │ │ - ldr r2, [pc, #1576] @ 3825e4 │ │ │ │ + ldr r2, [pc, #1576] @ 382630 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378fd8 │ │ │ │ - ldr r3, [pc, #1552] @ 3825e8 │ │ │ │ + beq 378b44 │ │ │ │ + b 379024 │ │ │ │ + ldr r3, [pc, #1552] @ 382634 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 384684 │ │ │ │ + bhi 3846d0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 384660 │ │ │ │ + bhi 3846ac │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 379228 │ │ │ │ + bhi 379274 │ │ │ │ sub r3, r3, #21 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378af8 │ │ │ │ + bls 378b44 │ │ │ │ sub r3, r1, #6208 @ 0x1840 │ │ │ │ sub r3, r3, #60 @ 0x3c │ │ │ │ - ldr r1, [pc, #1500] @ 3825ec │ │ │ │ + ldr r1, [pc, #1500] @ 382638 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ ands r1, r1, r2, lsl r3 │ │ │ │ lsl r2, r2, r3 │ │ │ │ - bne 379250 │ │ │ │ + bne 37929c │ │ │ │ tst r2, #1 │ │ │ │ - bne 3788ec │ │ │ │ - b 378af8 │ │ │ │ + bne 378938 │ │ │ │ + b 378b44 │ │ │ │ sub r2, r1, #3376 @ 0xd30 │ │ │ │ sub r2, r2, #12 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r8, #1 │ │ │ │ lsl r2, r8, r2 │ │ │ │ - ldr r1, [pc, #1628] @ 3826ac │ │ │ │ + ldr r1, [pc, #1628] @ 3826f8 │ │ │ │ and r1, r1, r2 │ │ │ │ cmp r1, #0 │ │ │ │ - bne 382e74 │ │ │ │ - ldr r3, [pc, #1424] @ 3825f0 │ │ │ │ + bne 382ec0 │ │ │ │ + ldr r3, [pc, #1424] @ 38263c │ │ │ │ and r3, r3, r2 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 380fb0 │ │ │ │ + bne 380ffc │ │ │ │ tst r2, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 380b2c │ │ │ │ + beq 378b44 │ │ │ │ + b 380b78 │ │ │ │ cmp r1, #5376 @ 0x1500 │ │ │ │ - bcc 378af8 │ │ │ │ - ldr r3, [pc, #1392] @ 3825f4 │ │ │ │ + bcc 378b44 │ │ │ │ + ldr r3, [pc, #1392] @ 382640 │ │ │ │ sub r1, r1, #5376 @ 0x1500 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #16 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1360] @ 3825f8 │ │ │ │ + ldr r2, [pc, #1360] @ 382644 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385108 │ │ │ │ - ldr r2, [pc, #1332] @ 3825fc │ │ │ │ + bne 385154 │ │ │ │ + ldr r2, [pc, #1332] @ 382648 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1316] @ 382600 │ │ │ │ + ldr r2, [pc, #1316] @ 38264c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3850f0 │ │ │ │ - ldr r2, [pc, #1288] @ 382604 │ │ │ │ + bne 38513c │ │ │ │ + ldr r2, [pc, #1288] @ 382650 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1272] @ 382608 │ │ │ │ + ldr r2, [pc, #1272] @ 382654 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3850d8 │ │ │ │ - ldr r2, [pc, #1244] @ 38260c │ │ │ │ + bne 385124 │ │ │ │ + ldr r2, [pc, #1244] @ 382658 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1228] @ 382610 │ │ │ │ + ldr r2, [pc, #1228] @ 38265c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3850c0 │ │ │ │ - ldr r2, [pc, #1200] @ 382614 │ │ │ │ + bne 38510c │ │ │ │ + ldr r2, [pc, #1200] @ 382660 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1184] @ 382618 │ │ │ │ + ldr r2, [pc, #1184] @ 382664 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385138 │ │ │ │ - ldr r2, [pc, #1156] @ 38261c │ │ │ │ + bne 385184 │ │ │ │ + ldr r2, [pc, #1156] @ 382668 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1140] @ 382620 │ │ │ │ + ldr r2, [pc, #1140] @ 38266c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 385120 │ │ │ │ - ldr r2, [pc, #1112] @ 382624 │ │ │ │ + bne 38516c │ │ │ │ + ldr r2, [pc, #1112] @ 382670 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1096] @ 382628 │ │ │ │ + ldr r2, [pc, #1096] @ 382674 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 385150 │ │ │ │ - ldr r2, [pc, #1068] @ 38262c │ │ │ │ + bne 38519c │ │ │ │ + ldr r2, [pc, #1068] @ 382678 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1052] @ 382630 │ │ │ │ + ldr r2, [pc, #1052] @ 38267c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37a8f0 │ │ │ │ + b 37a93c │ │ │ │ sub r3, r1, #13248 @ 0x33c0 │ │ │ │ - ldr r2, [pc, #1212] @ 3826e0 │ │ │ │ + ldr r2, [pc, #1212] @ 38272c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 383088 │ │ │ │ - ldr r3, [pc, #1016] @ 382634 │ │ │ │ + bne 3830d4 │ │ │ │ + ldr r3, [pc, #1016] @ 382680 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378af8 │ │ │ │ - ldr r2, [pc, #1008] @ 382638 │ │ │ │ + bne 378b44 │ │ │ │ + ldr r2, [pc, #1008] @ 382684 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #988] @ 38263c │ │ │ │ + ldr r2, [pc, #988] @ 382688 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #808 @ 0x328 │ │ │ │ - bcc 378af8 │ │ │ │ + bcc 378b44 │ │ │ │ sub r3, r1, #808 @ 0x328 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ add r2, r2, #272 @ 0x110 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 378808 │ │ │ │ - ldr r2, [pc, #912] @ 382640 │ │ │ │ + bne 378854 │ │ │ │ + ldr r2, [pc, #912] @ 38268c │ │ │ │ tst r3, r2 │ │ │ │ - bne 3786f0 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #900] @ 382644 │ │ │ │ + bne 37873c │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #900] @ 382690 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 379ec0 │ │ │ │ + beq 379f0c │ │ │ │ sub r3, r1, #9088 @ 0x2380 │ │ │ │ sub r3, r3, #16 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #484] @ 3824c8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #484] @ 382514 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #848] @ 382648 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #848] @ 382694 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383624 │ │ │ │ + bhi 383670 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 386810 │ │ │ │ + bls 38685c │ │ │ │ sub r3, r1, #8960 @ 0x2300 │ │ │ │ sub r3, r3, #4 │ │ │ │ - ldr r2, [pc, #432] @ 3824c8 │ │ │ │ + ldr r2, [pc, #432] @ 382514 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #792] @ 38264c │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #792] @ 382698 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383340 │ │ │ │ + bhi 38338c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378af8 │ │ │ │ + bls 378b44 │ │ │ │ sub r3, r1, #14848 @ 0x3a00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #372] @ 3824c8 │ │ │ │ + ldr r2, [pc, #372] @ 382514 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #736] @ 382650 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #736] @ 38269c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3833d4 │ │ │ │ + bhi 383420 │ │ │ │ cmp r1, #16320 @ 0x3fc0 │ │ │ │ - bcc 378af8 │ │ │ │ + bcc 378b44 │ │ │ │ sub r3, r1, #16320 @ 0x3fc0 │ │ │ │ - ldr r2, [pc, #320] @ 3824c8 │ │ │ │ + ldr r2, [pc, #320] @ 382514 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #688] @ 382654 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #688] @ 3826a0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383774 │ │ │ │ + bhi 3837c0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378af8 │ │ │ │ + bls 378b44 │ │ │ │ sub r3, r1, #15808 @ 0x3dc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #260] @ 3824c8 │ │ │ │ + ldr r2, [pc, #260] @ 382514 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #632] @ 382658 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #632] @ 3826a4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383c28 │ │ │ │ + bhi 383c74 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378af8 │ │ │ │ + bls 378b44 │ │ │ │ sub r3, r1, #8000 @ 0x1f40 │ │ │ │ sub r3, r3, #60 @ 0x3c │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #664] @ 3826a8 │ │ │ │ + ldr r2, [pc, #664] @ 3826f4 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 37ad5c │ │ │ │ - ldr r2, [pc, #652] @ 3826ac │ │ │ │ + bne 37ada8 │ │ │ │ + ldr r2, [pc, #652] @ 3826f8 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 378c28 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #552] @ 38265c │ │ │ │ + bne 378c74 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #552] @ 3826a8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3831e0 │ │ │ │ + bhi 38322c │ │ │ │ cmp r1, #13440 @ 0x3480 │ │ │ │ - bcc 378af8 │ │ │ │ + bcc 378b44 │ │ │ │ sub r3, r1, #13440 @ 0x3480 │ │ │ │ - ldr r2, [pc, #124] @ 3824c8 │ │ │ │ + ldr r2, [pc, #124] @ 382514 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #504] @ 382660 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #504] @ 3826ac │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383b90 │ │ │ │ + bhi 383bdc │ │ │ │ cmp r1, #15360 @ 0x3c00 │ │ │ │ - bcc 378af8 │ │ │ │ + bcc 378b44 │ │ │ │ sub r3, r1, #15360 @ 0x3c00 │ │ │ │ - ldr r2, [pc, #72] @ 3824c8 │ │ │ │ + ldr r2, [pc, #72] @ 382514 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r3, [pc, #456] @ 382664 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r3, [pc, #456] @ 3826b0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383cd8 │ │ │ │ + bhi 383d24 │ │ │ │ cmp r1, #14400 @ 0x3840 │ │ │ │ - bcc 378af8 │ │ │ │ + bcc 378b44 │ │ │ │ sub r3, r1, #14400 @ 0x3840 │ │ │ │ - ldr r2, [pc, #20] @ 3824c8 │ │ │ │ + ldr r2, [pc, #20] @ 382514 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, lsr r8 │ │ │ │ andeq r3, r0, ip, lsl sl │ │ │ │ andeq r3, r0, ip, ror r4 │ │ │ │ andeq r3, r0, ip, asr r6 │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ andeq r2, r0, r0, ror #1 │ │ │ │ tsteq r1, r1 │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ muleq r0, r0, r0 │ │ │ │ - @ instruction: 0x009efcf4 │ │ │ │ - addseq sp, lr, ip, ror #20 │ │ │ │ + addseq pc, lr, r8, ror #25 │ │ │ │ + addseq sp, lr, r0, ror #20 │ │ │ │ andeq r2, r0, r0, lsl r1 │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ - addseq r5, sp, r8, lsl r5 │ │ │ │ - @ instruction: 0x009d54f0 │ │ │ │ - @ instruction: 0x009c26f4 │ │ │ │ + addseq r5, sp, ip, lsl #10 │ │ │ │ + addseq r5, sp, r4, ror #9 │ │ │ │ + addseq r2, ip, r8, ror #13 │ │ │ │ andeq r3, r0, ip, ror r7 │ │ │ │ andeq r3, r0, ip, lsr fp │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ andeq r1, r0, r1, lsl r1 │ │ │ │ - addseq lr, lr, r0, lsl #4 │ │ │ │ + @ instruction: 0x009ee1f4 │ │ │ │ andeq r3, r0, ip, asr r9 │ │ │ │ muleq r0, ip, r5 │ │ │ │ andeq r3, r0, ip, lsl sp │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0x000011bc │ │ │ │ - addseq sp, lr, ip, lsr #28 │ │ │ │ - addseq sp, lr, r8, asr #13 │ │ │ │ - addseq sp, lr, ip, lsl #28 │ │ │ │ - @ instruction: 0x009eddfc │ │ │ │ - addseq sp, lr, r4, asr r6 │ │ │ │ + addseq sp, lr, r0, lsr #28 │ │ │ │ + @ instruction: 0x009ed6bc │ │ │ │ + addseq sp, lr, r0, lsl #28 │ │ │ │ + @ instruction: 0x009eddf0 │ │ │ │ + addseq sp, lr, r8, asr #12 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ - addseq sp, lr, r0, ror #12 │ │ │ │ - addseq sp, lr, r8, asr #27 │ │ │ │ - adceq sl, pc, ip, ror #2 │ │ │ │ - addseq r2, ip, ip, lsr #7 │ │ │ │ - @ instruction: 0x009eddfc │ │ │ │ - adceq sl, pc, r8, asr #2 │ │ │ │ - @ instruction: 0x009edcf0 │ │ │ │ - addseq sp, lr, r4, asr #27 │ │ │ │ - addseq sp, lr, r0, asr #25 │ │ │ │ - umullseq sp, lr, r8, ip │ │ │ │ - addseq sp, lr, r4, ror ip │ │ │ │ - addseq sp, lr, r0, asr ip │ │ │ │ - addseq sp, lr, ip, lsr #24 │ │ │ │ - addseq sp, lr, r8, lsl #24 │ │ │ │ - addseq r5, sp, r4, lsr #6 │ │ │ │ - umullseq r5, sp, r8, r1 │ │ │ │ - addseq r5, sp, ip, lsr r1 │ │ │ │ - addseq sp, lr, r4, lsr #25 │ │ │ │ - addseq r5, sp, r4, lsr #2 │ │ │ │ - ldrsheq r5, [sp], r0 │ │ │ │ - addseq sp, lr, ip, lsr r3 │ │ │ │ - addseq sp, lr, ip, lsl #6 │ │ │ │ + addseq sp, lr, r4, asr r6 │ │ │ │ + @ instruction: 0x009eddbc │ │ │ │ + adceq sl, pc, r8, ror #2 │ │ │ │ + addseq r2, ip, r0, lsr #7 │ │ │ │ + @ instruction: 0x009eddf0 │ │ │ │ + adceq sl, pc, r4, asr #2 │ │ │ │ + addseq sp, lr, r4, ror #25 │ │ │ │ + @ instruction: 0x009eddb8 │ │ │ │ + @ instruction: 0x009edcb4 │ │ │ │ + addseq sp, lr, ip, lsl #25 │ │ │ │ + addseq sp, lr, r8, ror #24 │ │ │ │ addseq sp, lr, r4, asr #24 │ │ │ │ addseq sp, lr, r0, lsr #24 │ │ │ │ - @ instruction: 0x009ed2f0 │ │ │ │ - addseq r5, sp, ip, ror #3 │ │ │ │ - @ instruction: 0x009edbbc │ │ │ │ - umullseq sp, lr, r4, fp │ │ │ │ - addseq sp, lr, r0, ror fp │ │ │ │ - addseq r5, sp, r4, lsr r1 │ │ │ │ - addseq sp, lr, r0, lsr fp │ │ │ │ - addseq sp, lr, r4, lsl #22 │ │ │ │ + @ instruction: 0x009edbfc │ │ │ │ + addseq r5, sp, r8, lsl r3 │ │ │ │ + addseq r5, sp, ip, lsl #3 │ │ │ │ + addseq r5, sp, r0, lsr r1 │ │ │ │ + umullseq sp, lr, r8, ip │ │ │ │ + addseq r5, sp, r8, lsl r1 │ │ │ │ + addseq r5, sp, r4, ror #1 │ │ │ │ + addseq sp, lr, r0, lsr r3 │ │ │ │ + addseq sp, lr, r0, lsl #6 │ │ │ │ + addseq sp, lr, r8, lsr ip │ │ │ │ + addseq sp, lr, r4, lsl ip │ │ │ │ + addseq sp, lr, r4, ror #5 │ │ │ │ + addseq r5, sp, r0, ror #3 │ │ │ │ + @ instruction: 0x009edbb0 │ │ │ │ + addseq sp, lr, r8, lsl #23 │ │ │ │ + addseq sp, lr, r4, ror #22 │ │ │ │ + addseq r5, sp, r8, lsr #2 │ │ │ │ + addseq sp, lr, r4, lsr #22 │ │ │ │ + @ instruction: 0x009edaf8 │ │ │ │ muleq r0, ip, r3 │ │ │ │ - @ instruction: 0x009ef5b0 │ │ │ │ - addseq sp, lr, r8, lsl #6 │ │ │ │ + addseq pc, lr, r4, lsr #11 │ │ │ │ + @ instruction: 0x009ed2fc │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ ldrdeq r1, [r0], -r0 │ │ │ │ andseq r1, r1, r0, lsl r1 │ │ │ │ mrseq r0, (UNDEF: 17) │ │ │ │ - umlaleq r9, pc, r4, sp @ │ │ │ │ - addseq lr, lr, r0, ror #6 │ │ │ │ - umullseq r4, sp, r0, sp │ │ │ │ - addseq lr, lr, ip, lsr r3 │ │ │ │ - addseq r4, sp, ip, asr sp │ │ │ │ - addseq lr, lr, r8, lsl r3 │ │ │ │ - addseq r4, sp, r8, lsr #26 │ │ │ │ - @ instruction: 0x009ee2f4 │ │ │ │ - @ instruction: 0x009d4cf4 │ │ │ │ - @ instruction: 0x009ee2d0 │ │ │ │ - addseq r4, sp, r0, asr #25 │ │ │ │ - addseq lr, lr, ip, lsr #5 │ │ │ │ - addseq r4, sp, ip, lsl #25 │ │ │ │ - addseq lr, lr, r8, lsl #5 │ │ │ │ - addseq r4, sp, r8, asr ip │ │ │ │ - addseq lr, lr, r8, ror #4 │ │ │ │ + umlaleq r9, pc, r0, sp @ │ │ │ │ + addseq lr, lr, r4, asr r3 │ │ │ │ + addseq r4, sp, r4, lsl #27 │ │ │ │ + addseq lr, lr, r0, lsr r3 │ │ │ │ + addseq r4, sp, r0, asr sp │ │ │ │ + addseq lr, lr, ip, lsl #6 │ │ │ │ + addseq r4, sp, ip, lsl sp │ │ │ │ + addseq lr, lr, r8, ror #5 │ │ │ │ + addseq r4, sp, r8, ror #25 │ │ │ │ + addseq lr, lr, r4, asr #5 │ │ │ │ + @ instruction: 0x009d4cb4 │ │ │ │ + addseq lr, lr, r0, lsr #5 │ │ │ │ + addseq r4, sp, r0, lsl #25 │ │ │ │ + addseq lr, lr, ip, ror r2 │ │ │ │ + addseq r4, sp, ip, asr #24 │ │ │ │ + addseq lr, lr, ip, asr r2 │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ - umullseq pc, lr, r8, r3 @ │ │ │ │ - addseq sp, lr, ip, lsr r0 │ │ │ │ + addseq pc, lr, ip, lsl #7 │ │ │ │ + addseq sp, lr, r0, lsr r0 │ │ │ │ tstne r0, r0 │ │ │ │ andeq r2, r0, ip, lsl #7 │ │ │ │ andeq r2, r0, r0, lsr #6 │ │ │ │ andeq r3, r0, ip, lsr sl │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ muleq r0, r8, pc @ │ │ │ │ muleq r0, ip, r4 │ │ │ │ andeq r3, r0, ip, lsl ip │ │ │ │ andeq r3, r0, ip, asr r8 │ │ │ │ andeq r3, r0, ip, ror r6 │ │ │ │ - adceq r7, r1, r4, asr #18 │ │ │ │ + adceq r7, r1, r8, lsr r9 │ │ │ │ andeq r1, r0, ip, lsl sl │ │ │ │ - addseq lr, lr, r4, lsr #18 │ │ │ │ - addseq r4, sp, ip, lsr #12 │ │ │ │ - addseq lr, lr, r0, lsl #18 │ │ │ │ - @ instruction: 0x009d45f8 │ │ │ │ - @ instruction: 0x009ee8dc │ │ │ │ - addseq r4, sp, r4, asr #11 │ │ │ │ - @ instruction: 0x009ee8b8 │ │ │ │ + addseq lr, lr, r8, lsl r9 │ │ │ │ + addseq r4, sp, r0, lsr #12 │ │ │ │ + @ instruction: 0x009ee8f4 │ │ │ │ + addseq r4, sp, ip, ror #11 │ │ │ │ + @ instruction: 0x009ee8d0 │ │ │ │ + @ instruction: 0x009d45b8 │ │ │ │ + addseq lr, lr, ip, lsr #17 │ │ │ │ andeq r0, r0, r8, lsl ip │ │ │ │ - addseq ip, lr, r0, ror #2 │ │ │ │ - addseq ip, lr, r4, lsr r1 │ │ │ │ + addseq ip, lr, r4, asr r1 │ │ │ │ + addseq ip, lr, r8, lsr #2 │ │ │ │ tstne r0, r0, lsl r1 │ │ │ │ - addseq r4, sp, r0, ror #8 │ │ │ │ - @ instruction: 0x00af94b6 │ │ │ │ + addseq r4, sp, r4, asr r4 │ │ │ │ + @ instruction: 0x00af94b2 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ - adceq r9, pc, r8, asr r3 @ │ │ │ │ - addseq ip, lr, ip, asr #7 │ │ │ │ - addseq ip, lr, r4, ror r7 │ │ │ │ - addseq ip, lr, r4, lsl #7 │ │ │ │ - addseq ip, lr, ip, lsr r7 │ │ │ │ + adceq r9, pc, r4, asr r3 @ │ │ │ │ + addseq ip, lr, r0, asr #7 │ │ │ │ + addseq ip, lr, r8, ror #14 │ │ │ │ + addseq ip, lr, r8, ror r3 │ │ │ │ + addseq ip, lr, r0, lsr r7 │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r2, r0, r0, asr r1 │ │ │ │ - addseq r4, sp, r4, ror #2 │ │ │ │ - umullseq ip, lr, ip, r6 │ │ │ │ - addseq r4, sp, r4, asr #2 │ │ │ │ + addseq r4, sp, r8, asr r1 │ │ │ │ + umullseq ip, lr, r0, r6 │ │ │ │ + addseq r4, sp, r8, lsr r1 │ │ │ │ tsteq r1, r1, lsl r1 │ │ │ │ - addseq lr, lr, ip, lsr #17 │ │ │ │ - addseq ip, lr, r4, lsl r6 │ │ │ │ - umullseq lr, lr, r0, r8 @ │ │ │ │ - addseq lr, lr, r4, ror r8 │ │ │ │ - addseq lr, lr, r4, asr r8 │ │ │ │ - addseq lr, lr, r8, lsr r8 │ │ │ │ - addseq lr, lr, r8, lsl r8 │ │ │ │ - @ instruction: 0x009ee7fc │ │ │ │ - @ instruction: 0x009ee7dc │ │ │ │ - umullseq ip, lr, ip, r4 │ │ │ │ - addseq ip, lr, r8, ror r4 │ │ │ │ - umullseq r4, sp, r4, r2 │ │ │ │ + addseq lr, lr, r0, lsr #17 │ │ │ │ + addseq ip, lr, r8, lsl #12 │ │ │ │ + addseq lr, lr, r4, lsl #17 │ │ │ │ + addseq lr, lr, r8, ror #16 │ │ │ │ + addseq lr, lr, r8, asr #16 │ │ │ │ + addseq lr, lr, ip, lsr #16 │ │ │ │ + addseq lr, lr, ip, lsl #16 │ │ │ │ + @ instruction: 0x009ee7f0 │ │ │ │ + @ instruction: 0x009ee7d0 │ │ │ │ + umullseq ip, lr, r0, r4 │ │ │ │ addseq ip, lr, ip, ror #8 │ │ │ │ - addseq ip, lr, r4, lsl r4 │ │ │ │ - @ instruction: 0x009ebcb4 │ │ │ │ - addseq r4, sp, ip, lsl #4 │ │ │ │ - addseq ip, lr, r4, ror #12 │ │ │ │ - addseq ip, lr, r0, asr r6 │ │ │ │ - addseq r4, sp, r0, asr r3 │ │ │ │ - addseq r3, sp, r0, lsl #30 │ │ │ │ - addseq r3, sp, ip, lsr lr │ │ │ │ - adceq r8, pc, r6, ror #29 │ │ │ │ - umlaleq r7, r1, r8, r8 │ │ │ │ - addseq lr, lr, ip, lsr r5 │ │ │ │ - addseq lr, lr, r0, lsl r5 │ │ │ │ - addseq lr, lr, r0, ror #9 │ │ │ │ - @ instruction: 0x009ee4bc │ │ │ │ - addseq lr, lr, r4, lsl #9 │ │ │ │ - addseq fp, lr, ip, lsl lr │ │ │ │ - addseq ip, lr, r4, lsr r2 │ │ │ │ - addseq lr, lr, r4, lsr r5 │ │ │ │ - @ instruction: 0x009ec1f8 │ │ │ │ - addseq lr, lr, r0, lsl r5 │ │ │ │ + addseq r4, sp, r8, lsl #5 │ │ │ │ + addseq ip, lr, r0, ror #8 │ │ │ │ + addseq ip, lr, r8, lsl #8 │ │ │ │ + addseq fp, lr, r8, lsr #25 │ │ │ │ + addseq r4, sp, r0, lsl #4 │ │ │ │ + addseq ip, lr, r8, asr r6 │ │ │ │ + addseq ip, lr, r4, asr #12 │ │ │ │ + addseq r4, sp, r4, asr #6 │ │ │ │ + @ instruction: 0x009d3ef4 │ │ │ │ + addseq r3, sp, r0, lsr lr │ │ │ │ + adceq r8, pc, r2, ror #29 │ │ │ │ + adceq r7, r1, ip, lsl #17 │ │ │ │ + addseq lr, lr, r0, lsr r5 │ │ │ │ + addseq lr, lr, r4, lsl #10 │ │ │ │ + @ instruction: 0x009ee4d4 │ │ │ │ + @ instruction: 0x009ee4b0 │ │ │ │ + addseq lr, lr, r8, ror r4 │ │ │ │ + addseq fp, lr, r0, lsl lr │ │ │ │ + addseq ip, lr, r8, lsr #4 │ │ │ │ + addseq lr, lr, r8, lsr #10 │ │ │ │ + addseq ip, lr, ip, ror #3 │ │ │ │ + addseq lr, lr, r4, lsl #10 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - addseq ip, lr, r4, ror #22 │ │ │ │ + addseq ip, lr, r8, asr fp │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ andeq r3, r0, ip, asr r3 │ │ │ │ strdeq r2, [r0], -r0 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - ldr r3, [pc, #-288] @ 382668 │ │ │ │ + ldr r3, [pc, #-288] @ 3826b4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383d34 │ │ │ │ + bhi 383d80 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378af8 │ │ │ │ + bls 378b44 │ │ │ │ sub r3, r1, #13888 @ 0x3640 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-44] @ 38277c │ │ │ │ + ldr r2, [pc, #-44] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r2, [pc, #-344] @ 38266c │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r2, [pc, #-344] @ 3826b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37bff4 │ │ │ │ - ldr r3, [pc, #-364] @ 382670 │ │ │ │ + b 37c040 │ │ │ │ + ldr r3, [pc, #-364] @ 3826bc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383ef4 │ │ │ │ + bhi 383f40 │ │ │ │ cmp r1, #6656 @ 0x1a00 │ │ │ │ - bcc 378af8 │ │ │ │ + bcc 378b44 │ │ │ │ sub r3, r1, #6656 @ 0x1a00 │ │ │ │ - ldr r2, [pc, #-120] @ 38277c │ │ │ │ + ldr r2, [pc, #-120] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - ldr r2, [pc, #-408] @ 382674 │ │ │ │ + beq 378b44 │ │ │ │ + ldr r2, [pc, #-408] @ 3826c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385484 │ │ │ │ - ldr r2, [pc, #-436] @ 382678 │ │ │ │ + bne 3854d0 │ │ │ │ + ldr r2, [pc, #-436] @ 3826c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-452] @ 38267c │ │ │ │ + ldr r2, [pc, #-452] @ 3826c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385378 │ │ │ │ - ldr r2, [pc, #-480] @ 382680 │ │ │ │ + bne 3853c4 │ │ │ │ + ldr r2, [pc, #-480] @ 3826cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-496] @ 382684 │ │ │ │ + ldr r2, [pc, #-496] @ 3826d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 385360 │ │ │ │ - ldr r2, [pc, #-524] @ 382688 │ │ │ │ + bne 3853ac │ │ │ │ + ldr r2, [pc, #-524] @ 3826d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-540] @ 38268c │ │ │ │ + ldr r2, [pc, #-540] @ 3826d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378f24 │ │ │ │ - ldr r3, [pc, #-552] @ 382690 │ │ │ │ + b 378f70 │ │ │ │ + ldr r3, [pc, #-552] @ 3826dc │ │ │ │ cmp r1, r3 │ │ │ │ - bls 383e54 │ │ │ │ + bls 383ea0 │ │ │ │ sub r3, r1, #3088 @ 0xc10 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3788ec │ │ │ │ - ldr r2, [pc, #-564] @ 3826c4 │ │ │ │ + bne 378938 │ │ │ │ + ldr r2, [pc, #-564] @ 382710 │ │ │ │ tst r3, r2 │ │ │ │ - bne 382e08 │ │ │ │ - ldr r2, [pc, #-572] @ 3826c8 │ │ │ │ + bne 382e54 │ │ │ │ + ldr r2, [pc, #-572] @ 382714 │ │ │ │ tst r3, r2 │ │ │ │ - beq 378af8 │ │ │ │ - b 378d34 │ │ │ │ - ldr r2, [pc, #-640] @ 382694 │ │ │ │ + beq 378b44 │ │ │ │ + b 378d80 │ │ │ │ + ldr r2, [pc, #-640] @ 3826e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-664] @ 382698 │ │ │ │ + ldr r2, [pc, #-664] @ 3826e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #312 @ 0x138 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r1, #1 │ │ │ │ lsl r3, r1, r3 │ │ │ │ - ldr r2, [pc, #-708] @ 38269c │ │ │ │ + ldr r2, [pc, #-708] @ 3826e8 │ │ │ │ tst r3, r2 │ │ │ │ - bne 378808 │ │ │ │ + bne 378854 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - ldr r2, [pc, #-724] @ 3826a0 │ │ │ │ + beq 378b44 │ │ │ │ + ldr r2, [pc, #-724] @ 3826ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-736] @ 3826a4 │ │ │ │ + ldr r3, [pc, #-736] @ 3826f0 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 3874f4 │ │ │ │ + bhi 387540 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r3, #15 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 384c20 │ │ │ │ + bhi 384c6c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378af8 │ │ │ │ + bls 378b44 │ │ │ │ sub r3, r1, #8128 @ 0x1fc0 │ │ │ │ sub r3, r3, #28 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-816] @ 3826a8 │ │ │ │ + ldr r2, [pc, #-816] @ 3826f4 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 37ad5c │ │ │ │ - ldr r2, [pc, #-828] @ 3826ac │ │ │ │ + bne 37ada8 │ │ │ │ + ldr r2, [pc, #-828] @ 3826f8 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 378c28 │ │ │ │ - b 378af8 │ │ │ │ + bne 378c74 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #3776 @ 0xec0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-844] @ 3826c4 │ │ │ │ + ldr r2, [pc, #-844] @ 382710 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380b2c │ │ │ │ - ldr r2, [pc, #-852] @ 3826c8 │ │ │ │ + bne 380b78 │ │ │ │ + ldr r2, [pc, #-852] @ 382714 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380bd8 │ │ │ │ - ldr r2, [pc, #-860] @ 3826cc │ │ │ │ + bne 380c24 │ │ │ │ + ldr r2, [pc, #-860] @ 382718 │ │ │ │ tst r3, r2 │ │ │ │ - beq 378af8 │ │ │ │ - b 378654 │ │ │ │ + beq 378b44 │ │ │ │ + b 3786a0 │ │ │ │ sub r3, r1, #3680 @ 0xe60 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-912] @ 3826c4 │ │ │ │ + ldr r2, [pc, #-912] @ 382710 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380b2c │ │ │ │ - ldr r2, [pc, #-920] @ 3826c8 │ │ │ │ + bne 380b78 │ │ │ │ + ldr r2, [pc, #-920] @ 382714 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380bd8 │ │ │ │ - ldr r2, [pc, #-928] @ 3826cc │ │ │ │ + bne 380c24 │ │ │ │ + ldr r2, [pc, #-928] @ 382718 │ │ │ │ tst r3, r2 │ │ │ │ - bne 378654 │ │ │ │ - b 378af8 │ │ │ │ + bne 3786a0 │ │ │ │ + b 378b44 │ │ │ │ sub r2, r1, #3712 @ 0xe80 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r3, #1 │ │ │ │ lsl r3, r3, r2 │ │ │ │ - ldr r2, [pc, #-972] @ 3826c4 │ │ │ │ + ldr r2, [pc, #-972] @ 382710 │ │ │ │ tst r3, r2 │ │ │ │ - beq 382a14 │ │ │ │ - b 380b2c │ │ │ │ + beq 382a60 │ │ │ │ + b 380b78 │ │ │ │ sub r3, r1, #3808 @ 0xee0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-1016] @ 3826c4 │ │ │ │ + ldr r2, [pc, #-1016] @ 382710 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380b2c │ │ │ │ - ldr r2, [pc, #-1024] @ 3826c8 │ │ │ │ + bne 380b78 │ │ │ │ + ldr r2, [pc, #-1024] @ 382714 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380bd8 │ │ │ │ - ldr r2, [pc, #-1032] @ 3826cc │ │ │ │ + bne 380c24 │ │ │ │ + ldr r2, [pc, #-1032] @ 382718 │ │ │ │ tst r3, r2 │ │ │ │ - bne 378654 │ │ │ │ - b 378af8 │ │ │ │ + bne 3786a0 │ │ │ │ + b 378b44 │ │ │ │ cmp r1, #1792 @ 0x700 │ │ │ │ - bcc 378af8 │ │ │ │ - ldr r3, [pc, #-1084] @ 3826b0 │ │ │ │ + bcc 378b44 │ │ │ │ + ldr r3, [pc, #-1084] @ 3826fc │ │ │ │ sub r1, r1, #1792 @ 0x700 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #20 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1116] @ 3826b4 │ │ │ │ + ldr r2, [pc, #-1116] @ 382700 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1136] @ 3826b8 │ │ │ │ + ldr r2, [pc, #-1136] @ 382704 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1164] @ 3826bc │ │ │ │ + ldr r2, [pc, #-1164] @ 382708 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1184] @ 3826c0 │ │ │ │ + ldr r2, [pc, #-1184] @ 38270c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3616 @ 0xe20 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-1240] @ 3826c4 │ │ │ │ + ldr r2, [pc, #-1240] @ 382710 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380b2c │ │ │ │ - ldr r2, [pc, #-1248] @ 3826c8 │ │ │ │ + bne 380b78 │ │ │ │ + ldr r2, [pc, #-1248] @ 382714 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380bd8 │ │ │ │ - ldr r2, [pc, #-1256] @ 3826cc │ │ │ │ + bne 380c24 │ │ │ │ + ldr r2, [pc, #-1256] @ 382718 │ │ │ │ tst r3, r2 │ │ │ │ - bne 378654 │ │ │ │ - b 378af8 │ │ │ │ + bne 3786a0 │ │ │ │ + b 378b44 │ │ │ │ sub r2, r1, #3648 @ 0xe40 │ │ │ │ - b 382a78 │ │ │ │ - ldr r3, [pc, #-1276] @ 3826d0 │ │ │ │ + b 382ac4 │ │ │ │ + ldr r3, [pc, #-1276] @ 38271c │ │ │ │ cmp r1, r3 │ │ │ │ - beq 381810 │ │ │ │ + beq 38185c │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 378fd8 │ │ │ │ - b 378af8 │ │ │ │ + beq 379024 │ │ │ │ + b 378b44 │ │ │ │ cmp r1, #0 │ │ │ │ - bne 378af8 │ │ │ │ - ldr r2, [pc, #-1308] @ 3826d4 │ │ │ │ - ldr r8, [pc, #-1308] @ 3826d8 │ │ │ │ + bne 378b44 │ │ │ │ + ldr r2, [pc, #-1308] @ 382720 │ │ │ │ + ldr r8, [pc, #-1308] @ 382724 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1352] @ 3826dc │ │ │ │ + ldr r2, [pc, #-1352] @ 382728 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ @@ -858832,10615 +858851,10621 @@ │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #13184 @ 0x3380 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-1428] @ 3826e0 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-1428] @ 38272c │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - beq 383080 │ │ │ │ - ldr r2, [pc, #-1440] @ 3826e4 │ │ │ │ - ldr r8, [pc, #-1440] @ 3826e8 │ │ │ │ + beq 3830cc │ │ │ │ + ldr r2, [pc, #-1440] @ 382730 │ │ │ │ + ldr r8, [pc, #-1440] @ 382734 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #7 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1484] @ 3826ec │ │ │ │ + ldr r2, [pc, #-1484] @ 382738 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #4 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1528] @ 3826f0 │ │ │ │ + ldr r2, [pc, #-1528] @ 38273c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1572] @ 3826f4 │ │ │ │ + ldr r2, [pc, #-1572] @ 382740 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #12 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1616] @ 3826f8 │ │ │ │ + ldr r2, [pc, #-1616] @ 382744 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1660] @ 3826fc │ │ │ │ + ldr r2, [pc, #-1660] @ 382748 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #20 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1704] @ 382700 │ │ │ │ + ldr r2, [pc, #-1704] @ 38274c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1748] @ 382704 │ │ │ │ + ldr r2, [pc, #-1748] @ 382750 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #28 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1800] @ 382708 │ │ │ │ - ldr r8, [pc, #-1800] @ 38270c │ │ │ │ + ldr r2, [pc, #-1800] @ 382754 │ │ │ │ + ldr r8, [pc, #-1800] @ 382758 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1848] @ 382710 │ │ │ │ + ldr r2, [pc, #-1848] @ 38275c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1896] @ 382714 │ │ │ │ - ldr r9, [pc, #-1896] @ 382718 │ │ │ │ + ldr r2, [pc, #-1896] @ 382760 │ │ │ │ + ldr r9, [pc, #-1896] @ 382764 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r9, pc, r9 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1936] @ 38271c │ │ │ │ + ldr r2, [pc, #-1936] @ 382768 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1984] @ 382720 │ │ │ │ + ldr r2, [pc, #-1984] @ 38276c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2008] @ 382724 │ │ │ │ + ldr r2, [pc, #-2008] @ 382770 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385d94 │ │ │ │ - ldr r2, [pc, #-2036] @ 382728 │ │ │ │ + bne 385de0 │ │ │ │ + ldr r2, [pc, #-2036] @ 382774 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2060] @ 38272c │ │ │ │ + ldr r2, [pc, #-2060] @ 382778 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385078 │ │ │ │ - ldr r2, [pc, #-2088] @ 382730 │ │ │ │ + bne 3850c4 │ │ │ │ + ldr r2, [pc, #-2088] @ 38277c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2104] @ 382734 │ │ │ │ + ldr r2, [pc, #-2104] @ 382780 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2124] @ 382738 │ │ │ │ + ldr r3, [pc, #-2124] @ 382784 │ │ │ │ lsr r5, r5, #4 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3874d4 │ │ │ │ + bhi 387520 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2156] @ 38273c │ │ │ │ + ldr r2, [pc, #-2156] @ 382788 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2180] @ 382740 │ │ │ │ + ldr r2, [pc, #-2180] @ 38278c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2204] @ 382744 │ │ │ │ + ldr r2, [pc, #-2204] @ 382790 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2228] @ 382748 │ │ │ │ + ldr r2, [pc, #-2228] @ 382794 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2252] @ 38274c │ │ │ │ + ldr r2, [pc, #-2252] @ 382798 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2276] @ 382750 │ │ │ │ + ldr r2, [pc, #-2276] @ 38279c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2300] @ 382754 │ │ │ │ + ldr r2, [pc, #-2300] @ 3827a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2320] @ 382758 │ │ │ │ + ldr r2, [pc, #-2320] @ 3827a4 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r3, #28 │ │ │ │ - bne 378af8 │ │ │ │ - ldr r2, [pc, #-2356] @ 38275c │ │ │ │ - ldr r8, [pc, #-2356] @ 382760 │ │ │ │ + bne 378b44 │ │ │ │ + ldr r2, [pc, #-2356] @ 3827a8 │ │ │ │ + ldr r8, [pc, #-2356] @ 3827ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2400] @ 382764 │ │ │ │ + ldr r2, [pc, #-2400] @ 3827b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2420] @ 382768 │ │ │ │ + ldr r3, [pc, #-2420] @ 3827b4 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #4 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2448] @ 38276c │ │ │ │ + ldr r2, [pc, #-2448] @ 3827b8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37bfc8 │ │ │ │ + b 37c014 │ │ │ │ sub r3, r1, #9088 @ 0x2380 │ │ │ │ sub r3, r3, #48 @ 0x30 │ │ │ │ - ldr r2, [pc, #-2452] @ 38277c │ │ │ │ + ldr r2, [pc, #-2452] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2484] @ 38277c │ │ │ │ + ldr r2, [pc, #-2484] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #2912 @ 0xb60 │ │ │ │ - b 3788d4 │ │ │ │ + b 378920 │ │ │ │ sub r3, r1, #2944 @ 0xb80 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-2552] @ 382770 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-2552] @ 3827bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788ec │ │ │ │ - b 378af8 │ │ │ │ + bne 378938 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2564] @ 38277c │ │ │ │ + ldr r2, [pc, #-2564] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #15296 @ 0x3bc0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-2612] @ 38277c │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-2612] @ 3827c8 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #15296 @ 0x3bc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2640] @ 38277c │ │ │ │ + ldr r2, [pc, #-2640] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #13440 @ 0x3480 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-2692] @ 38277c │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-2692] @ 3827c8 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #2880 @ 0xb40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-2744] @ 382770 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-2744] @ 3827bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788ec │ │ │ │ - b 378af8 │ │ │ │ + bne 378938 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2756] @ 38277c │ │ │ │ + ldr r2, [pc, #-2756] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #15168 @ 0x3b40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-2804] @ 38277c │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-2804] @ 3827c8 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #2752 @ 0xac0 │ │ │ │ - b 3788d4 │ │ │ │ + b 378920 │ │ │ │ sub r3, r1, #2784 @ 0xae0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-2864] @ 382770 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-2864] @ 3827bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788ec │ │ │ │ - b 378af8 │ │ │ │ + bne 378938 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #2592 @ 0xa20 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-2904] @ 382770 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-2904] @ 3827bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788ec │ │ │ │ - b 378af8 │ │ │ │ + bne 378938 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2916] @ 38277c │ │ │ │ + ldr r2, [pc, #-2916] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #16256 @ 0x3f80 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-2964] @ 38277c │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-2964] @ 3827c8 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #16256 @ 0x3f80 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2992] @ 38277c │ │ │ │ + ldr r2, [pc, #-2992] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #14912 @ 0x3a40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-3040] @ 38277c │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-3040] @ 3827c8 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #15744 @ 0x3d80 │ │ │ │ - ldr r2, [pc, #-3064] @ 38277c │ │ │ │ + ldr r2, [pc, #-3064] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #15744 @ 0x3d80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-3116] @ 38277c │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-3116] @ 3827c8 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #15808 @ 0x3dc0 │ │ │ │ - ldr r2, [pc, #-3140] @ 38277c │ │ │ │ + ldr r2, [pc, #-3140] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r1, r1, #16320 @ 0x3fc0 │ │ │ │ sub r1, r1, #32 │ │ │ │ lsl r1, r1, #16 │ │ │ │ lsr r1, r1, #16 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r3, [pc, #-3192] @ 38277c │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r3, [pc, #-3192] @ 3827c8 │ │ │ │ lsr r3, r3, r1 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #14464 @ 0x3880 │ │ │ │ - ldr r2, [pc, #-3216] @ 38277c │ │ │ │ + ldr r2, [pc, #-3216] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #2976 @ 0xba0 │ │ │ │ - b 3788d4 │ │ │ │ + b 378920 │ │ │ │ sub r3, r1, #14592 @ 0x3900 │ │ │ │ - ldr r2, [pc, #-3256] @ 38277c │ │ │ │ + ldr r2, [pc, #-3256] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #14528 @ 0x38c0 │ │ │ │ - ldr r2, [pc, #-3288] @ 38277c │ │ │ │ + ldr r2, [pc, #-3288] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #14528 @ 0x38c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-3340] @ 38277c │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-3340] @ 3827c8 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #9024 @ 0x2340 │ │ │ │ sub r3, r3, #4 │ │ │ │ - ldr r2, [pc, #-3368] @ 38277c │ │ │ │ + ldr r2, [pc, #-3368] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #14848 @ 0x3a00 │ │ │ │ - ldr r2, [pc, #-3400] @ 38277c │ │ │ │ + ldr r2, [pc, #-3400] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #15488 @ 0x3c80 │ │ │ │ - ldr r2, [pc, #-3432] @ 38277c │ │ │ │ + ldr r2, [pc, #-3432] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #15488 @ 0x3c80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-3484] @ 38277c │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-3484] @ 3827c8 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #13696 @ 0x3580 │ │ │ │ - ldr r2, [pc, #-3508] @ 38277c │ │ │ │ + ldr r2, [pc, #-3508] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #13696 @ 0x3580 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-3560] @ 38277c │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-3560] @ 3827c8 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #15872 @ 0x3e00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-3588] @ 38277c │ │ │ │ + ldr r2, [pc, #-3588] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #13504 @ 0x34c0 │ │ │ │ - ldr r2, [pc, #-3620] @ 38277c │ │ │ │ + ldr r2, [pc, #-3620] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ cmp r1, #9728 @ 0x2600 │ │ │ │ - beq 378970 │ │ │ │ - ldr r3, [pc, #-3664] @ 382774 │ │ │ │ + beq 3789bc │ │ │ │ + ldr r3, [pc, #-3664] @ 3827c0 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 378808 │ │ │ │ - ldr r3, [pc, #-3672] @ 382778 │ │ │ │ + beq 378854 │ │ │ │ + ldr r3, [pc, #-3672] @ 3827c4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 37fb5c │ │ │ │ - b 378af8 │ │ │ │ + beq 37fba8 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #14784 @ 0x39c0 │ │ │ │ - ldr r2, [pc, #-3688] @ 38277c │ │ │ │ + ldr r2, [pc, #-3688] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #14784 @ 0x39c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-3740] @ 38277c │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-3740] @ 3827c8 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #8960 @ 0x2300 │ │ │ │ sub r3, r3, #36 @ 0x24 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-3784] @ 38277c │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-3784] @ 3827c8 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #14208 @ 0x3780 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-3812] @ 38277c │ │ │ │ + ldr r2, [pc, #-3812] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #14720 @ 0x3980 │ │ │ │ - ldr r2, [pc, #-3844] @ 38277c │ │ │ │ + ldr r2, [pc, #-3844] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #14912 @ 0x3a40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-3880] @ 38277c │ │ │ │ + ldr r2, [pc, #-3880] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #13952 @ 0x3680 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-3916] @ 38277c │ │ │ │ + ldr r2, [pc, #-3916] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #13760 @ 0x35c0 │ │ │ │ - ldr r2, [pc, #-3948] @ 38277c │ │ │ │ + ldr r2, [pc, #-3948] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-3980] @ 38277c │ │ │ │ + ldr r2, [pc, #-3980] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #15040 @ 0x3ac0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #-4028] @ 38277c │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #-4028] @ 3827c8 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #15168 @ 0x3b40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-4056] @ 38277c │ │ │ │ + ldr r2, [pc, #-4056] @ 3827c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #8064 @ 0x1f80 │ │ │ │ sub r3, r3, #60 @ 0x3c │ │ │ │ - b 378bf8 │ │ │ │ + b 378c44 │ │ │ │ sub r3, r1, #15872 @ 0x3e00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #4068] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #4068] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #16128 @ 0x3f00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #4040] @ 384774 │ │ │ │ + ldr r2, [pc, #4040] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #15680 @ 0x3d40 │ │ │ │ - ldr r2, [pc, #4008] @ 384774 │ │ │ │ + ldr r2, [pc, #4008] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3976] @ 384774 │ │ │ │ + ldr r2, [pc, #3976] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #14080 @ 0x3700 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3928] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3928] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #2816 @ 0xb00 │ │ │ │ - b 3788d4 │ │ │ │ + b 378920 │ │ │ │ sub r3, r1, #15616 @ 0x3d00 │ │ │ │ - ldr r2, [pc, #3896] @ 384774 │ │ │ │ + ldr r2, [pc, #3896] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #15616 @ 0x3d00 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3844] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3844] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #3040 @ 0xbe0 │ │ │ │ - b 3788d4 │ │ │ │ + b 378920 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3812] @ 384774 │ │ │ │ + ldr r2, [pc, #3812] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #14208 @ 0x3780 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3764] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3764] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #15040 @ 0x3ac0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3736] @ 384774 │ │ │ │ + ldr r2, [pc, #3736] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #16000 @ 0x3e80 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3700] @ 384774 │ │ │ │ + ldr r2, [pc, #3700] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3668] @ 384774 │ │ │ │ + ldr r2, [pc, #3668] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #16128 @ 0x3f00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3620] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3620] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3596] @ 384774 │ │ │ │ + ldr r2, [pc, #3596] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #16000 @ 0x3e80 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3548] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3548] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #13632 @ 0x3540 │ │ │ │ - ldr r2, [pc, #3524] @ 384774 │ │ │ │ + ldr r2, [pc, #3524] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #15552 @ 0x3cc0 │ │ │ │ - ldr r2, [pc, #3492] @ 384774 │ │ │ │ + ldr r2, [pc, #3492] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #2688 @ 0xa80 │ │ │ │ - b 3788d4 │ │ │ │ + b 378920 │ │ │ │ sub r3, r1, #14080 @ 0x3700 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3448] @ 384774 │ │ │ │ + ldr r2, [pc, #3448] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #7936 @ 0x1f00 │ │ │ │ sub r3, r3, #60 @ 0x3c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #3392] @ 384778 │ │ │ │ + ldr r2, [pc, #3392] @ 3847c4 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 37ad5c │ │ │ │ - ldr r2, [pc, #3380] @ 38477c │ │ │ │ + bne 37ada8 │ │ │ │ + ldr r2, [pc, #3380] @ 3847c8 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 378c28 │ │ │ │ - b 378af8 │ │ │ │ + bne 378c74 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #8000 @ 0x1f40 │ │ │ │ - b 378bf4 │ │ │ │ + b 378c40 │ │ │ │ sub r3, r1, #2624 @ 0xa40 │ │ │ │ - b 3788d4 │ │ │ │ + b 378920 │ │ │ │ sub r3, r1, #2656 @ 0xa60 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3328] @ 384780 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3328] @ 3847cc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788ec │ │ │ │ - b 378af8 │ │ │ │ + bne 378938 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #13568 @ 0x3500 │ │ │ │ - ldr r2, [pc, #3292] @ 384774 │ │ │ │ + ldr r2, [pc, #3292] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #13568 @ 0x3500 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3240] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3240] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #14656 @ 0x3940 │ │ │ │ - ldr r2, [pc, #3216] @ 384774 │ │ │ │ + ldr r2, [pc, #3216] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #14656 @ 0x3940 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3164] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3164] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3140] @ 384774 │ │ │ │ + ldr r2, [pc, #3140] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #14336 @ 0x3800 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3092] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3092] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #14336 @ 0x3800 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3064] @ 384774 │ │ │ │ + ldr r2, [pc, #3064] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #15360 @ 0x3c00 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #3012] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #3012] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2988] @ 384774 │ │ │ │ + ldr r2, [pc, #2988] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #13376 @ 0x3440 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2940] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2940] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #13376 @ 0x3440 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2912] @ 384774 │ │ │ │ + ldr r2, [pc, #2912] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #8064 @ 0x1f80 │ │ │ │ sub r3, r3, #28 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #2856] @ 384778 │ │ │ │ + ldr r2, [pc, #2856] @ 3847c4 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 37ad5c │ │ │ │ - ldr r2, [pc, #2844] @ 38477c │ │ │ │ + bne 37ada8 │ │ │ │ + ldr r2, [pc, #2844] @ 3847c8 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 378c28 │ │ │ │ - b 378af8 │ │ │ │ + bne 378c74 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #13824 @ 0x3600 │ │ │ │ - ldr r2, [pc, #2812] @ 384774 │ │ │ │ + ldr r2, [pc, #2812] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #13824 @ 0x3600 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2760] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2760] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #13888 @ 0x3640 │ │ │ │ - ldr r2, [pc, #2736] @ 384774 │ │ │ │ + ldr r2, [pc, #2736] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 378808 │ │ │ │ + beq 378b44 │ │ │ │ + b 378854 │ │ │ │ sub r3, r1, #14400 @ 0x3840 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2684] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2684] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #13120 @ 0x3340 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2672] @ 384784 │ │ │ │ + ldr r2, [pc, #2672] @ 3847d0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 378808 │ │ │ │ - ldr r3, [pc, #2652] @ 384788 │ │ │ │ + bne 378854 │ │ │ │ + ldr r3, [pc, #2652] @ 3847d4 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378af8 │ │ │ │ - b 381f74 │ │ │ │ + bne 378b44 │ │ │ │ + b 381fc0 │ │ │ │ sub r3, r1, #13952 @ 0x3680 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2596] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2596] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #3184 @ 0xc70 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ - b 3828d4 │ │ │ │ + b 382920 │ │ │ │ sub r3, r1, #3216 @ 0xc90 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3788ec │ │ │ │ - ldr r2, [pc, #2528] @ 38478c │ │ │ │ + bne 378938 │ │ │ │ + ldr r2, [pc, #2528] @ 3847d8 │ │ │ │ tst r3, r2 │ │ │ │ - bne 382e08 │ │ │ │ - ldr r2, [pc, #2520] @ 384790 │ │ │ │ + bne 382e54 │ │ │ │ + ldr r2, [pc, #2520] @ 3847dc │ │ │ │ tst r3, r2 │ │ │ │ - bne 378d34 │ │ │ │ - b 378af8 │ │ │ │ + bne 378d80 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #3120 @ 0xc30 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ - b 3828d4 │ │ │ │ + b 382920 │ │ │ │ sub r3, r1, #3280 @ 0xcd0 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ + bhi 378b44 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3788ec │ │ │ │ - ldr r2, [pc, #2428] @ 38478c │ │ │ │ + bne 378938 │ │ │ │ + ldr r2, [pc, #2428] @ 3847d8 │ │ │ │ tst r3, r2 │ │ │ │ - bne 382e08 │ │ │ │ - ldr r2, [pc, #2420] @ 384790 │ │ │ │ + bne 382e54 │ │ │ │ + ldr r2, [pc, #2420] @ 3847dc │ │ │ │ tst r3, r2 │ │ │ │ - bne 378d34 │ │ │ │ - b 378af8 │ │ │ │ + bne 378d80 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #3248 @ 0xcb0 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ - b 3828d4 │ │ │ │ - ldr r2, [pc, #2388] @ 384794 │ │ │ │ + b 382920 │ │ │ │ + ldr r2, [pc, #2388] @ 3847e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #3072 @ 0xc00 │ │ │ │ - bcc 378af8 │ │ │ │ + bcc 378b44 │ │ │ │ sub r2, r1, #3072 @ 0xc00 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r3, #1 │ │ │ │ lsl r3, r3, r2 │ │ │ │ - ldr r2, [pc, #2336] @ 384798 │ │ │ │ + ldr r2, [pc, #2336] @ 3847e4 │ │ │ │ tst r3, r2 │ │ │ │ - bne 3788ec │ │ │ │ - ldr r2, [pc, #2316] @ 384790 │ │ │ │ + bne 378938 │ │ │ │ + ldr r2, [pc, #2316] @ 3847dc │ │ │ │ tst r3, r2 │ │ │ │ - bne 382e08 │ │ │ │ - ldr r2, [pc, #2316] @ 38479c │ │ │ │ + bne 382e54 │ │ │ │ + ldr r2, [pc, #2316] @ 3847e8 │ │ │ │ tst r3, r2 │ │ │ │ - bne 378d34 │ │ │ │ - b 378af8 │ │ │ │ + bne 378d80 │ │ │ │ + b 378b44 │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - bne 37d834 │ │ │ │ - ldr r2, [pc, #2296] @ 3847a0 │ │ │ │ + bne 37d880 │ │ │ │ + ldr r2, [pc, #2296] @ 3847ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #304 @ 0x130 │ │ │ │ - beq 378eac │ │ │ │ + beq 378ef8 │ │ │ │ cmp r1, #308 @ 0x134 │ │ │ │ - beq 378e74 │ │ │ │ + beq 378ec0 │ │ │ │ cmp r1, #300 @ 0x12c │ │ │ │ - beq 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r2, [pc, #2244] @ 3847a4 │ │ │ │ + beq 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r2, [pc, #2244] @ 3847f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #6656 @ 0x1a00 │ │ │ │ sub r3, r3, #44 @ 0x2c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #16 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #2196] @ 3847a8 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #2196] @ 3847f4 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378808 │ │ │ │ - b 378af8 │ │ │ │ - ldr r2, [pc, #2180] @ 3847ac │ │ │ │ + bne 378854 │ │ │ │ + b 378b44 │ │ │ │ + ldr r2, [pc, #2180] @ 3847f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2156] @ 3847b0 │ │ │ │ + ldr r2, [pc, #2156] @ 3847fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #32768 @ 0x8000 │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r2, [pc, #2116] @ 3847b4 │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r2, [pc, #2116] @ 384800 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 37d834 │ │ │ │ + bhi 37d880 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2088] @ 3847b8 │ │ │ │ + ldr r2, [pc, #2088] @ 384804 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2064] @ 3847bc │ │ │ │ + ldr r2, [pc, #2064] @ 384808 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2040] @ 3847c0 │ │ │ │ + ldr r2, [pc, #2040] @ 38480c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2016] @ 3847c4 │ │ │ │ + ldr r2, [pc, #2016] @ 384810 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1992] @ 3847c8 │ │ │ │ + ldr r2, [pc, #1992] @ 384814 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #32768 @ 0x8000 │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r2, [pc, #1952] @ 3847cc │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r2, [pc, #1952] @ 384818 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 37d834 │ │ │ │ + bhi 37d880 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1924] @ 3847d0 │ │ │ │ + ldr r2, [pc, #1924] @ 38481c │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a1e8 │ │ │ │ - ldr r2, [pc, #1900] @ 3847d4 │ │ │ │ + b 37a234 │ │ │ │ + ldr r2, [pc, #1900] @ 384820 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ace4 │ │ │ │ - ldr r2, [pc, #1876] @ 3847d8 │ │ │ │ + b 37ad30 │ │ │ │ + ldr r2, [pc, #1876] @ 384824 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #512 @ 0x200 │ │ │ │ cmp r3, #7 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r2, [pc, #1836] @ 3847dc │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r2, [pc, #1836] @ 384828 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38754c │ │ │ │ + bhi 387598 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1808] @ 3847e0 │ │ │ │ + ldr r2, [pc, #1808] @ 38482c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1784] @ 3847e4 │ │ │ │ + ldr r2, [pc, #1784] @ 384830 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1760] @ 3847e8 │ │ │ │ + ldr r2, [pc, #1760] @ 384834 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1736] @ 3847ec │ │ │ │ + ldr r2, [pc, #1736] @ 384838 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1712] @ 3847f0 │ │ │ │ + ldr r2, [pc, #1712] @ 38483c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1688] @ 3847f4 │ │ │ │ + ldr r2, [pc, #1688] @ 384840 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1664] @ 3847f8 │ │ │ │ + ldr r2, [pc, #1664] @ 384844 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #4480 @ 0x1180 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #1484] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #1484] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 381bb4 │ │ │ │ - b 378af8 │ │ │ │ + bne 381c00 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #4480 @ 0x1180 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1456] @ 384774 │ │ │ │ + ldr r2, [pc, #1456] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - ldr r2, [pc, #1568] @ 3847fc │ │ │ │ + beq 378b44 │ │ │ │ + ldr r2, [pc, #1568] @ 384848 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1548] @ 384800 │ │ │ │ + ldr r2, [pc, #1548] @ 38484c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1528] @ 384804 │ │ │ │ + ldr r2, [pc, #1528] @ 384850 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 385230 │ │ │ │ - ldr r2, [pc, #1500] @ 384808 │ │ │ │ + bne 38527c │ │ │ │ + ldr r2, [pc, #1500] @ 384854 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1484] @ 38480c │ │ │ │ + ldr r2, [pc, #1484] @ 384858 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1464] @ 384810 │ │ │ │ - ldr r2, [pc, #1464] @ 384814 │ │ │ │ + ldr r3, [pc, #1464] @ 38485c │ │ │ │ + ldr r2, [pc, #1464] @ 384860 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1444] @ 384818 │ │ │ │ + ldr r2, [pc, #1444] @ 384864 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r8, r5, #21 │ │ │ │ - ldr r3, [pc, #1420] @ 38481c │ │ │ │ + ldr r3, [pc, #1420] @ 384868 │ │ │ │ and r8, r8, #63 @ 0x3f │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #51 @ 0x33 │ │ │ │ - bhi 3842ac │ │ │ │ + bhi 3842f8 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1388] @ 384820 │ │ │ │ + ldr r2, [pc, #1388] @ 38486c │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1368] @ 384824 │ │ │ │ + ldr r2, [pc, #1368] @ 384870 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1348] @ 384828 │ │ │ │ + ldr r2, [pc, #1348] @ 384874 │ │ │ │ lsr r3, r5, #27 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3874a4 │ │ │ │ + bhi 3874f0 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1312] @ 38482c │ │ │ │ + ldr r2, [pc, #1312] @ 384878 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381cf8 │ │ │ │ - ldr r2, [pc, #1292] @ 384830 │ │ │ │ + b 381d44 │ │ │ │ + ldr r2, [pc, #1292] @ 38487c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381cf8 │ │ │ │ - ldr r2, [pc, #1272] @ 384834 │ │ │ │ + b 381d44 │ │ │ │ + ldr r2, [pc, #1272] @ 384880 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381cf8 │ │ │ │ - ldr r2, [pc, #1252] @ 384838 │ │ │ │ + b 381d44 │ │ │ │ + ldr r2, [pc, #1252] @ 384884 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381cf8 │ │ │ │ - ldr r2, [pc, #1232] @ 38483c │ │ │ │ + b 381d44 │ │ │ │ + ldr r2, [pc, #1232] @ 384888 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381cf8 │ │ │ │ - ldr r2, [pc, #1212] @ 384840 │ │ │ │ + b 381d44 │ │ │ │ + ldr r2, [pc, #1212] @ 38488c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381cf8 │ │ │ │ - ldr r2, [pc, #1192] @ 384844 │ │ │ │ + b 381d44 │ │ │ │ + ldr r2, [pc, #1192] @ 384890 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381cf8 │ │ │ │ - ldr r2, [pc, #1172] @ 384848 │ │ │ │ + b 381d44 │ │ │ │ + ldr r2, [pc, #1172] @ 384894 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #1152] @ 38484c │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #1152] @ 384898 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #1132] @ 384850 │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #1132] @ 38489c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #1112] @ 384854 │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #1112] @ 3848a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #1092] @ 384858 │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #1092] @ 3848a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #1072] @ 38485c │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #1072] @ 3848a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #1052] @ 384860 │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #1052] @ 3848ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #1032] @ 384864 │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #1032] @ 3848b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #1012] @ 384868 │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #1012] @ 3848b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #992] @ 38486c │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #992] @ 3848b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #972] @ 384870 │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #972] @ 3848bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #952] @ 384874 │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #952] @ 3848c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #932] @ 384878 │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #932] @ 3848c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #912] @ 38487c │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #912] @ 3848c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #892] @ 384880 │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #892] @ 3848cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #872] @ 384884 │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #872] @ 3848d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #852] @ 384888 │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #852] @ 3848d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #832] @ 38488c │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #832] @ 3848d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3842c4 │ │ │ │ - ldr r2, [pc, #812] @ 384890 │ │ │ │ + b 384310 │ │ │ │ + ldr r2, [pc, #812] @ 3848dc │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379154 │ │ │ │ + b 3791a0 │ │ │ │ sub r3, r5, #512 @ 0x200 │ │ │ │ cmp r3, #7 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r2, [pc, #776] @ 384894 │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r2, [pc, #776] @ 3848e0 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38754c │ │ │ │ + bhi 387598 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #512 @ 0x200 │ │ │ │ cmp r3, #7 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r2, [pc, #732] @ 384898 │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r2, [pc, #732] @ 3848e4 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38754c │ │ │ │ + bhi 387598 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #32768 @ 0x8000 │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r2, [pc, #684] @ 38489c │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r2, [pc, #684] @ 3848e8 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 37d834 │ │ │ │ + bhi 37d880 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #32768 @ 0x8000 │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r2, [pc, #640] @ 3848a0 │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r2, [pc, #640] @ 3848ec │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 37d834 │ │ │ │ + bhi 37d880 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r1, #4544 @ 0x11c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #288] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #288] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3841d4 │ │ │ │ - b 378af8 │ │ │ │ + bne 384220 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r1, #6272 @ 0x1880 │ │ │ │ sub r3, r3, #52 @ 0x34 │ │ │ │ - ldr r2, [pc, #260] @ 384774 │ │ │ │ + ldr r2, [pc, #260] @ 3847c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378af8 │ │ │ │ - b 379250 │ │ │ │ + beq 378b44 │ │ │ │ + b 37929c │ │ │ │ sub r3, r1, #6336 @ 0x18c0 │ │ │ │ sub r3, r3, #20 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378af8 │ │ │ │ - ldr r2, [pc, #208] @ 384774 │ │ │ │ + bhi 378b44 │ │ │ │ + ldr r2, [pc, #208] @ 3847c0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 379250 │ │ │ │ - b 378af8 │ │ │ │ + bne 37929c │ │ │ │ + b 378b44 │ │ │ │ sub r3, r5, #512 @ 0x200 │ │ │ │ cmp r3, #7 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r2, [pc, #480] @ 3848a4 │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r2, [pc, #480] @ 3848f0 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38754c │ │ │ │ + bhi 387598 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #448] @ 3848a8 │ │ │ │ + ldr r2, [pc, #448] @ 3848f4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #532] @ 38491c │ │ │ │ + ldr r3, [pc, #532] @ 384968 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3865f0 │ │ │ │ + bhi 38663c │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 37d834 │ │ │ │ - ldr r3, [pc, #400] @ 3848ac │ │ │ │ + bcc 37d880 │ │ │ │ + ldr r3, [pc, #400] @ 3848f8 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 38742c │ │ │ │ + bhi 387478 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #364] @ 3848b0 │ │ │ │ + ldr r2, [pc, #364] @ 3848fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #340] @ 3848b4 │ │ │ │ + ldr r2, [pc, #340] @ 384900 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ tsteq r1, r1, lsl r1 │ │ │ │ andeq r3, r0, ip, ror r3 │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ - @ instruction: 0x009eaeb8 │ │ │ │ + addseq sl, lr, ip, lsr #29 │ │ │ │ mrseq r1, (UNDEF: 16) │ │ │ │ andeq r0, r1, r1 │ │ │ │ - ldrsbeq ip, [lr], r0 │ │ │ │ - addseq fp, lr, r0, lsl #30 │ │ │ │ + addseq ip, lr, r4, asr #1 │ │ │ │ + @ instruction: 0x009ebef4 │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ - umullseq fp, lr, r4, r6 │ │ │ │ - addseq r3, sp, ip, lsr #11 │ │ │ │ - adceq r7, pc, r8, lsl #30 │ │ │ │ - addseq fp, lr, ip, asr pc │ │ │ │ - addseq fp, lr, ip, lsr #30 │ │ │ │ - addseq fp, lr, ip, asr pc │ │ │ │ - addseq fp, lr, r4, lsr pc │ │ │ │ - addseq fp, lr, r8, lsl #30 │ │ │ │ - adceq r7, pc, r8, asr lr @ │ │ │ │ - @ instruction: 0x009bfff4 │ │ │ │ - @ instruction: 0x009bffd8 │ │ │ │ - @ instruction: 0x009bffbc │ │ │ │ - ldrdeq r7, [pc], ip @ │ │ │ │ - addseq fp, lr, ip, ror #26 │ │ │ │ - addseq fp, lr, r0, asr #26 │ │ │ │ - addseq fp, lr, r4, lsl sp │ │ │ │ - addseq fp, lr, ip, ror #25 │ │ │ │ + addseq fp, lr, r8, lsl #13 │ │ │ │ + addseq r3, sp, r0, lsr #11 │ │ │ │ + adceq r7, pc, r4, lsl #30 │ │ │ │ + addseq fp, lr, r0, asr pc │ │ │ │ + addseq fp, lr, r0, lsr #30 │ │ │ │ + addseq fp, lr, r0, asr pc │ │ │ │ + addseq fp, lr, r8, lsr #30 │ │ │ │ + @ instruction: 0x009ebefc │ │ │ │ + adceq r7, pc, r4, asr lr @ │ │ │ │ + addseq pc, fp, r8, ror #31 │ │ │ │ + addseq pc, fp, ip, asr #31 │ │ │ │ + @ instruction: 0x009bffb0 │ │ │ │ + ldrdeq r7, [pc], r8 @ │ │ │ │ + addseq fp, lr, r0, ror #26 │ │ │ │ + addseq fp, lr, r4, lsr sp │ │ │ │ + addseq fp, lr, r8, lsl #26 │ │ │ │ + addseq fp, lr, r0, ror #25 │ │ │ │ + @ instruction: 0x009ebcb8 │ │ │ │ + umullseq fp, lr, r0, ip │ │ │ │ addseq fp, lr, r4, asr #25 │ │ │ │ - umullseq fp, lr, ip, ip │ │ │ │ - @ instruction: 0x009ebcd0 │ │ │ │ - addseq fp, lr, ip, lsl #16 │ │ │ │ - addseq fp, lr, r8, lsr #1 │ │ │ │ - addseq fp, lr, ip, ror #15 │ │ │ │ - @ instruction: 0x009eb7dc │ │ │ │ - addseq fp, lr, r4, lsr r0 │ │ │ │ + addseq fp, lr, r0, lsl #16 │ │ │ │ + umullseq fp, lr, ip, r0 │ │ │ │ + addseq fp, lr, r0, ror #15 │ │ │ │ + @ instruction: 0x009eb7d0 │ │ │ │ + addseq fp, lr, r8, lsr #32 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ - addseq fp, lr, r0, asr #32 │ │ │ │ - addseq fp, lr, r8, lsr #15 │ │ │ │ - adceq r7, pc, r3, lsl #24 │ │ │ │ - addseq pc, fp, ip, lsl #27 │ │ │ │ - @ instruction: 0x009eb7dc │ │ │ │ - ldrdeq r7, [pc], pc @ │ │ │ │ - @ instruction: 0x009eb6d0 │ │ │ │ - addseq fp, lr, r8, lsr #13 │ │ │ │ - addseq fp, lr, r0, lsl #13 │ │ │ │ - addseq fp, lr, ip, asr r6 │ │ │ │ - addseq fp, lr, r8, lsr r6 │ │ │ │ - addseq fp, lr, r4, lsl r6 │ │ │ │ - @ instruction: 0x009eb5f0 │ │ │ │ - addseq r2, sp, ip, lsl #26 │ │ │ │ - addseq r2, sp, r0, lsl #23 │ │ │ │ - addseq r2, sp, r4, lsr #22 │ │ │ │ - addseq fp, lr, ip, lsl #13 │ │ │ │ - addseq r2, sp, ip, lsl #22 │ │ │ │ - @ instruction: 0x009d2ad8 │ │ │ │ - addseq sl, lr, r4, lsr #26 │ │ │ │ - @ instruction: 0x009eacf4 │ │ │ │ + addseq fp, lr, r4, lsr r0 │ │ │ │ + umullseq fp, lr, ip, r7 │ │ │ │ + strdeq r7, [pc], pc @ │ │ │ │ + addseq pc, fp, r0, lsl #27 │ │ │ │ + @ instruction: 0x009eb7d0 │ │ │ │ + ldrdeq r7, [pc], fp @ │ │ │ │ + addseq fp, lr, r4, asr #13 │ │ │ │ + umullseq fp, lr, ip, r6 │ │ │ │ + addseq fp, lr, r4, ror r6 │ │ │ │ + addseq fp, lr, r0, asr r6 │ │ │ │ addseq fp, lr, ip, lsr #12 │ │ │ │ addseq fp, lr, r8, lsl #12 │ │ │ │ - @ instruction: 0x009eacd8 │ │ │ │ - @ instruction: 0x009d2bd4 │ │ │ │ - addseq fp, lr, r4, lsr #11 │ │ │ │ - addseq fp, lr, ip, ror r5 │ │ │ │ - addseq fp, lr, r8, asr r5 │ │ │ │ - addseq r2, sp, ip, lsl fp │ │ │ │ - addseq fp, lr, r8, lsl r5 │ │ │ │ - addseq fp, lr, ip, ror #9 │ │ │ │ - @ instruction: 0x009bfadc │ │ │ │ - adceq r7, pc, r2, asr #18 │ │ │ │ - adceq r7, pc, r0, lsr #18 │ │ │ │ - strdeq r7, [pc], lr @ │ │ │ │ - ldrdeq r7, [pc], sl @ │ │ │ │ - adceq r7, pc, lr, lsr r8 @ │ │ │ │ - addseq pc, fp, r8, asr r9 @ │ │ │ │ - strdeq r7, [pc], r4 @ │ │ │ │ - addseq fp, lr, r0, ror #17 │ │ │ │ - @ instruction: 0x009eb8b4 │ │ │ │ - @ instruction: 0x009eb4f0 │ │ │ │ - addseq fp, lr, r4, asr #9 │ │ │ │ - addseq fp, lr, ip, lsl #9 │ │ │ │ - addseq fp, lr, r0, ror #8 │ │ │ │ - addseq fp, lr, r8, lsr #8 │ │ │ │ - addseq fp, lr, ip, lsr #9 │ │ │ │ - adceq r7, pc, ip, asr r3 @ │ │ │ │ - adceq r7, pc, r0, lsr r3 @ │ │ │ │ + addseq fp, lr, r4, ror #11 │ │ │ │ + addseq r2, sp, r0, lsl #26 │ │ │ │ + addseq r2, sp, r4, ror fp │ │ │ │ + addseq r2, sp, r8, lsl fp │ │ │ │ + addseq fp, lr, r0, lsl #13 │ │ │ │ + addseq r2, sp, r0, lsl #22 │ │ │ │ + addseq r2, sp, ip, asr #21 │ │ │ │ + addseq sl, lr, r8, lsl sp │ │ │ │ + addseq sl, lr, r8, ror #25 │ │ │ │ + addseq fp, lr, r0, lsr #12 │ │ │ │ + @ instruction: 0x009eb5fc │ │ │ │ + addseq sl, lr, ip, asr #25 │ │ │ │ + addseq r2, sp, r8, asr #23 │ │ │ │ + umullseq fp, lr, r8, r5 │ │ │ │ + addseq fp, lr, r0, ror r5 │ │ │ │ + addseq fp, lr, ip, asr #10 │ │ │ │ + addseq r2, sp, r0, lsl fp │ │ │ │ + addseq fp, lr, ip, lsl #10 │ │ │ │ + addseq fp, lr, r0, ror #9 │ │ │ │ + @ instruction: 0x009bfad0 │ │ │ │ + adceq r7, pc, lr, lsr r9 @ │ │ │ │ + adceq r7, pc, ip, lsl r9 @ │ │ │ │ + strdeq r7, [pc], sl @ │ │ │ │ + ldrdeq r7, [pc], r6 @ │ │ │ │ + adceq r7, pc, sl, lsr r8 @ │ │ │ │ + addseq pc, fp, ip, asr #18 │ │ │ │ + strdeq r7, [pc], r0 @ │ │ │ │ + @ instruction: 0x009eb8d4 │ │ │ │ + addseq fp, lr, r8, lsr #17 │ │ │ │ + addseq fp, lr, r4, ror #9 │ │ │ │ + @ instruction: 0x009eb4b8 │ │ │ │ + addseq fp, lr, r0, lsl #9 │ │ │ │ + addseq fp, lr, r4, asr r4 │ │ │ │ + addseq fp, lr, ip, lsl r4 │ │ │ │ + addseq fp, lr, r0, lsr #9 │ │ │ │ + adceq r7, pc, r8, asr r3 @ │ │ │ │ + adceq r7, pc, ip, lsr #6 │ │ │ │ andeq r2, r0, r4 │ │ │ │ - addseq sl, lr, r8, lsr r6 │ │ │ │ - addseq sl, lr, r8, asr #12 │ │ │ │ - @ instruction: 0x00af72b8 │ │ │ │ - @ instruction: 0x009eb5d0 │ │ │ │ - addseq fp, lr, r4, lsr #11 │ │ │ │ - addseq fp, lr, r8, lsr #11 │ │ │ │ - andeq r8, r0, r7, lsl #10 │ │ │ │ + addseq sl, lr, ip, lsr #12 │ │ │ │ + addseq sl, lr, ip, lsr r6 │ │ │ │ + @ instruction: 0x00af72b4 │ │ │ │ + addseq fp, lr, r4, asr #11 │ │ │ │ + umullseq fp, lr, r8, r5 │ │ │ │ umullseq fp, lr, ip, r5 │ │ │ │ + andeq r8, r0, r7, lsl #10 │ │ │ │ + umullseq fp, lr, r0, r5 │ │ │ │ andeq r1, r0, sl, lsl #10 │ │ │ │ - addseq fp, lr, ip, asr r5 │ │ │ │ - ldrdeq r7, [pc], r3 @ │ │ │ │ - umlaleq r7, pc, lr, r1 @ │ │ │ │ - adceq r7, pc, sl, ror #2 │ │ │ │ - adceq r7, pc, lr, lsr r1 @ │ │ │ │ - adceq r7, pc, r2, lsl r1 @ │ │ │ │ - adceq r7, pc, r6, ror #1 │ │ │ │ + addseq fp, lr, r0, asr r5 │ │ │ │ + adceq r7, pc, pc, asr #3 │ │ │ │ + umlaleq r7, pc, sl, r1 @ │ │ │ │ + adceq r7, pc, r6, ror #2 │ │ │ │ + adceq r7, pc, sl, lsr r1 @ │ │ │ │ + adceq r7, pc, lr, lsl #2 │ │ │ │ + adceq r7, pc, r2, ror #1 │ │ │ │ andeq r4, r0, r8, lsl #6 │ │ │ │ - strheq r7, [pc], sl @ │ │ │ │ - adceq r7, pc, lr, lsl #1 │ │ │ │ - adceq r7, pc, r8, asr r0 @ │ │ │ │ + strheq r7, [pc], r6 @ │ │ │ │ + adceq r7, pc, sl, lsl #1 │ │ │ │ + adceq r7, pc, r4, asr r0 @ │ │ │ │ andeq r1, r0, r3, lsl #28 │ │ │ │ - adceq r7, pc, r2, lsr #32 │ │ │ │ - strdeq r6, [pc], r8 @ │ │ │ │ - addseq fp, lr, r4, asr pc │ │ │ │ - addseq fp, lr, r8, lsr #30 │ │ │ │ - @ instruction: 0x009ebefc │ │ │ │ - @ instruction: 0x009ebed4 │ │ │ │ - addseq fp, lr, ip, lsr #29 │ │ │ │ - addseq fp, lr, r4, lsl #29 │ │ │ │ - addseq r1, sp, r0, ror #27 │ │ │ │ - addseq r1, sp, r8, asr #27 │ │ │ │ - @ instruction: 0x009d1db0 │ │ │ │ - umullseq r1, sp, r8, sp │ │ │ │ - addseq r1, sp, r0, lsl #27 │ │ │ │ - addseq r1, sp, r8, ror #26 │ │ │ │ - addseq r1, sp, r0, asr sp │ │ │ │ - addseq r1, sp, r8, lsr sp │ │ │ │ - addseq r1, sp, r0, lsr #26 │ │ │ │ - addseq r1, sp, r8, lsl #26 │ │ │ │ - addseq fp, lr, r4, lsr r7 │ │ │ │ + adceq r7, pc, lr, lsl r0 @ │ │ │ │ + strdeq r6, [pc], r4 @ │ │ │ │ + addseq fp, lr, r8, asr #30 │ │ │ │ + addseq fp, lr, ip, lsl pc │ │ │ │ + @ instruction: 0x009ebef0 │ │ │ │ + addseq fp, lr, r8, asr #29 │ │ │ │ + addseq fp, lr, r0, lsr #29 │ │ │ │ + addseq fp, lr, r8, ror lr │ │ │ │ + @ instruction: 0x009d1dd4 │ │ │ │ + @ instruction: 0x009d1dbc │ │ │ │ + addseq r1, sp, r4, lsr #27 │ │ │ │ + addseq r1, sp, ip, lsl #27 │ │ │ │ + addseq r1, sp, r4, ror sp │ │ │ │ + addseq r1, sp, ip, asr sp │ │ │ │ + addseq r1, sp, r4, asr #26 │ │ │ │ + addseq r1, sp, ip, lsr #26 │ │ │ │ + addseq r1, sp, r4, lsl sp │ │ │ │ + @ instruction: 0x009d1cfc │ │ │ │ addseq fp, lr, r8, lsr #14 │ │ │ │ - addseq fp, lr, r8, lsl #4 │ │ │ │ - adceq r4, r1, ip, asr #30 │ │ │ │ - addseq r9, lr, r0, lsl sl │ │ │ │ + addseq fp, lr, ip, lsl r7 │ │ │ │ + @ instruction: 0x009eb1fc │ │ │ │ + adceq r4, r1, r0, asr #30 │ │ │ │ + addseq r9, lr, r4, lsl #20 │ │ │ │ andeq r2, r0, r0, ror r5 │ │ │ │ andeq r2, r0, r0, lsl r5 │ │ │ │ andeq r2, r0, r0, asr r5 │ │ │ │ - addseq r1, sp, r0, asr #24 │ │ │ │ - @ instruction: 0x009ea7d8 │ │ │ │ - addseq sl, lr, r0, asr #15 │ │ │ │ + addseq r1, sp, r4, lsr ip │ │ │ │ + addseq sl, lr, ip, asr #15 │ │ │ │ + @ instruction: 0x009ea7b4 │ │ │ │ andeq r2, r0, r4, lsl #1 │ │ │ │ - addseq fp, lr, r4, ror #23 │ │ │ │ - addseq fp, lr, ip │ │ │ │ - addseq r8, sp, r0, lsl #28 │ │ │ │ - umullseq r1, sp, r0, fp │ │ │ │ - addseq ip, lr, r0, ror r1 │ │ │ │ - @ instruction: 0x009eb4d4 │ │ │ │ - @ instruction: 0x009eb4b8 │ │ │ │ - addseq sl, lr, r8, lsl #7 │ │ │ │ - @ instruction: 0x009d1af8 │ │ │ │ - addseq r1, sp, r0, ror #21 │ │ │ │ - addseq r1, sp, r8, asr #21 │ │ │ │ - addseq fp, lr, r8, ror pc │ │ │ │ - @ instruction: 0x009d8cf0 │ │ │ │ - addseq fp, lr, r4, lsr #14 │ │ │ │ - umullseq sl, lr, r0, sl │ │ │ │ - addseq sl, lr, r0, asr sl │ │ │ │ - addseq r1, sp, r4, lsr sl │ │ │ │ - addseq r1, sp, ip, lsl sl │ │ │ │ - addseq r1, sp, r4, lsl #20 │ │ │ │ - addseq r1, sp, ip, ror #19 │ │ │ │ - @ instruction: 0x009d19d4 │ │ │ │ - addseq r1, sp, r0, lsl r9 │ │ │ │ - addseq r1, sp, r0, lsr #19 │ │ │ │ - addseq r1, sp, r8, lsl #19 │ │ │ │ - addseq r1, sp, r0, ror r9 │ │ │ │ - addseq r1, sp, r8, asr r9 │ │ │ │ - addseq r1, sp, r0, asr #18 │ │ │ │ - addseq r1, sp, r8, lsr #18 │ │ │ │ - addseq r1, sp, r0, lsl r9 │ │ │ │ - addseq sl, lr, r4, lsr #3 │ │ │ │ + @ instruction: 0x009ebbd8 │ │ │ │ + addseq fp, lr, r0 │ │ │ │ + @ instruction: 0x009d8df4 │ │ │ │ + addseq r1, sp, r4, lsl #23 │ │ │ │ + addseq ip, lr, r4, ror #2 │ │ │ │ + addseq fp, lr, r8, asr #9 │ │ │ │ + addseq fp, lr, ip, lsr #9 │ │ │ │ + addseq sl, lr, ip, ror r3 │ │ │ │ + addseq r1, sp, ip, ror #21 │ │ │ │ + @ instruction: 0x009d1ad4 │ │ │ │ + @ instruction: 0x009d1abc │ │ │ │ + addseq fp, lr, ip, ror #30 │ │ │ │ + addseq r8, sp, r4, ror #25 │ │ │ │ + addseq fp, lr, r8, lsl r7 │ │ │ │ + addseq sl, lr, r4, lsl #21 │ │ │ │ + addseq sl, lr, r4, asr #20 │ │ │ │ + addseq r1, sp, r8, lsr #20 │ │ │ │ + addseq r1, sp, r0, lsl sl │ │ │ │ + @ instruction: 0x009d19f8 │ │ │ │ + addseq r1, sp, r0, ror #19 │ │ │ │ + addseq r1, sp, r8, asr #19 │ │ │ │ + addseq r1, sp, r4, lsl #18 │ │ │ │ + umullseq r1, sp, r4, r9 │ │ │ │ + addseq r1, sp, ip, ror r9 │ │ │ │ + addseq r1, sp, r4, ror #18 │ │ │ │ + addseq r1, sp, ip, asr #18 │ │ │ │ + addseq r1, sp, r4, lsr r9 │ │ │ │ + addseq r1, sp, ip, lsl r9 │ │ │ │ + addseq r1, sp, r4, lsl #18 │ │ │ │ + umullseq sl, lr, r8, r1 │ │ │ │ andeq r2, r0, r4, lsl #2 │ │ │ │ - addseq fp, lr, ip, lsr #4 │ │ │ │ - addseq fp, lr, r4, lsl r2 │ │ │ │ - @ instruction: 0x009eb1fc │ │ │ │ - addseq fp, lr, r4, ror #3 │ │ │ │ - addseq fp, lr, ip, asr #3 │ │ │ │ - @ instruction: 0x009eb1b4 │ │ │ │ - umullseq fp, lr, ip, r1 │ │ │ │ - addseq fp, lr, r4, lsl #3 │ │ │ │ - addseq fp, lr, r4, asr #2 │ │ │ │ - addseq fp, lr, ip, lsl #4 │ │ │ │ - @ instruction: 0x009eb1f4 │ │ │ │ - @ instruction: 0x009eb1dc │ │ │ │ - @ instruction: 0x009eb1d4 │ │ │ │ - addseq r1, sp, r8, ror #14 │ │ │ │ - addseq r1, sp, r0, asr r7 │ │ │ │ - addseq r1, sp, r8, lsr r7 │ │ │ │ - addseq r1, sp, r0, lsr #14 │ │ │ │ - addseq r1, sp, r8, lsl #14 │ │ │ │ - @ instruction: 0x009d16f0 │ │ │ │ - @ instruction: 0x009d16d8 │ │ │ │ - addseq r1, sp, r0, asr #13 │ │ │ │ - addseq fp, lr, r4, lsl #8 │ │ │ │ - umullseq r1, sp, r0, r6 │ │ │ │ - addseq r1, sp, r8, ror r6 │ │ │ │ - @ instruction: 0x009eb5f8 │ │ │ │ - @ instruction: 0x009eb5dc │ │ │ │ - addseq fp, lr, r4, asr #11 │ │ │ │ - addseq fp, lr, ip, lsr #11 │ │ │ │ - umullseq fp, lr, r4, r5 │ │ │ │ - addseq fp, lr, ip, ror r5 │ │ │ │ - addseq fp, lr, r4, ror #10 │ │ │ │ - addseq fp, lr, ip, asr #10 │ │ │ │ - umullseq r1, sp, ip, r5 │ │ │ │ - addseq r1, sp, r4, lsl #11 │ │ │ │ - addseq r1, sp, ip, ror #10 │ │ │ │ - addseq r1, sp, r4, asr r5 │ │ │ │ - addseq r1, sp, ip, lsr r5 │ │ │ │ - addseq r1, sp, r4, lsr #10 │ │ │ │ - addseq r1, sp, ip, lsl #10 │ │ │ │ - @ instruction: 0x009d14f4 │ │ │ │ - umullseq sl, lr, r4, r2 │ │ │ │ - addseq r1, sp, r0, asr #9 │ │ │ │ - addseq r1, sp, r8, lsr #9 │ │ │ │ - umullseq r1, sp, r0, r4 │ │ │ │ - addseq r1, sp, r8, ror r4 │ │ │ │ - addseq fp, lr, r0, lsr r8 │ │ │ │ - @ instruction: 0x009eb7bc │ │ │ │ - addseq fp, lr, r4, lsr #5 │ │ │ │ - addseq r1, sp, r4, lsl r4 │ │ │ │ - addseq fp, lr, r4, lsl #6 │ │ │ │ - addseq fp, lr, r8, lsr #5 │ │ │ │ - umullseq fp, lr, r0, r2 │ │ │ │ - @ instruction: 0x009d13b4 │ │ │ │ - addseq fp, lr, r4, lsr #5 │ │ │ │ - addseq r1, sp, r4, lsl #7 │ │ │ │ - ldr r2, [pc, #-592] @ 3848b8 │ │ │ │ + addseq fp, lr, r0, lsr #4 │ │ │ │ + addseq fp, lr, r8, lsl #4 │ │ │ │ + @ instruction: 0x009eb1f0 │ │ │ │ + @ instruction: 0x009eb1d8 │ │ │ │ + addseq fp, lr, r0, asr #3 │ │ │ │ + addseq fp, lr, r8, lsr #3 │ │ │ │ + umullseq fp, lr, r0, r1 │ │ │ │ + addseq fp, lr, r8, ror r1 │ │ │ │ + addseq fp, lr, r8, lsr r1 │ │ │ │ + addseq fp, lr, r0, lsl #4 │ │ │ │ + addseq fp, lr, r8, ror #3 │ │ │ │ + @ instruction: 0x009eb1d0 │ │ │ │ + addseq fp, lr, r8, asr #3 │ │ │ │ + addseq r1, sp, ip, asr r7 │ │ │ │ + addseq r1, sp, r4, asr #14 │ │ │ │ + addseq r1, sp, ip, lsr #14 │ │ │ │ + addseq r1, sp, r4, lsl r7 │ │ │ │ + @ instruction: 0x009d16fc │ │ │ │ + addseq r1, sp, r4, ror #13 │ │ │ │ + addseq r1, sp, ip, asr #13 │ │ │ │ + @ instruction: 0x009d16b4 │ │ │ │ + @ instruction: 0x009eb3f8 │ │ │ │ + addseq r1, sp, r4, lsl #13 │ │ │ │ + addseq r1, sp, ip, ror #12 │ │ │ │ + addseq fp, lr, ip, ror #11 │ │ │ │ + @ instruction: 0x009eb5d0 │ │ │ │ + @ instruction: 0x009eb5b8 │ │ │ │ + addseq fp, lr, r0, lsr #11 │ │ │ │ + addseq fp, lr, r8, lsl #11 │ │ │ │ + addseq fp, lr, r0, ror r5 │ │ │ │ + addseq fp, lr, r8, asr r5 │ │ │ │ + addseq fp, lr, r0, asr #10 │ │ │ │ + umullseq r1, sp, r0, r5 │ │ │ │ + addseq r1, sp, r8, ror r5 │ │ │ │ + addseq r1, sp, r0, ror #10 │ │ │ │ + addseq r1, sp, r8, asr #10 │ │ │ │ + addseq r1, sp, r0, lsr r5 │ │ │ │ + addseq r1, sp, r8, lsl r5 │ │ │ │ + addseq r1, sp, r0, lsl #10 │ │ │ │ + addseq r1, sp, r8, ror #9 │ │ │ │ + addseq sl, lr, r8, lsl #5 │ │ │ │ + @ instruction: 0x009d14b4 │ │ │ │ + umullseq r1, sp, ip, r4 │ │ │ │ + addseq r1, sp, r4, lsl #9 │ │ │ │ + addseq r1, sp, ip, ror #8 │ │ │ │ + addseq fp, lr, r4, lsr #16 │ │ │ │ + @ instruction: 0x009eb7b0 │ │ │ │ + umullseq fp, lr, r8, r2 │ │ │ │ + addseq r1, sp, r8, lsl #8 │ │ │ │ + @ instruction: 0x009eb2f8 │ │ │ │ + umullseq fp, lr, ip, r2 │ │ │ │ + addseq fp, lr, r4, lsl #5 │ │ │ │ + addseq r1, sp, r8, lsr #7 │ │ │ │ + umullseq fp, lr, r8, r2 │ │ │ │ + addseq r1, sp, r8, ror r3 │ │ │ │ + ldr r2, [pc, #-592] @ 384904 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-616] @ 3848bc │ │ │ │ + ldr r2, [pc, #-616] @ 384908 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-640] @ 3848c0 │ │ │ │ + ldr r2, [pc, #-640] @ 38490c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-664] @ 3848c4 │ │ │ │ + ldr r2, [pc, #-664] @ 384910 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-688] @ 3848c8 │ │ │ │ + ldr r2, [pc, #-688] @ 384914 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-712] @ 3848cc │ │ │ │ + ldr r2, [pc, #-712] @ 384918 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-660] @ 38491c │ │ │ │ + ldr r3, [pc, #-660] @ 384968 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 386580 │ │ │ │ + bhi 3865cc │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 37d834 │ │ │ │ - ldr r3, [pc, #-756] @ 3848d0 │ │ │ │ + bcc 37d880 │ │ │ │ + ldr r3, [pc, #-756] @ 38491c │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 38742c │ │ │ │ + bhi 387478 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-720] @ 38491c │ │ │ │ + ldr r3, [pc, #-720] @ 384968 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 38662c │ │ │ │ + bhi 386678 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 3864cc │ │ │ │ - ldr r3, [pc, #-812] @ 3848d4 │ │ │ │ + bcc 386518 │ │ │ │ + ldr r3, [pc, #-812] @ 384920 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 38742c │ │ │ │ + bhi 387478 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp r1, #8192 @ 0x2000 │ │ │ │ - beq 382f30 │ │ │ │ - ldr r3, [pc, #-856] @ 3848d8 │ │ │ │ + beq 382f7c │ │ │ │ + ldr r3, [pc, #-856] @ 384924 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 386800 │ │ │ │ - ldr r2, [pc, #-864] @ 3848dc │ │ │ │ + bne 38684c │ │ │ │ + ldr r2, [pc, #-864] @ 384928 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-884] @ 3848e0 │ │ │ │ + ldr r2, [pc, #-884] @ 38492c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-840] @ 38492c │ │ │ │ + ldr r3, [pc, #-840] @ 384978 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 384cf8 │ │ │ │ + bhi 384d44 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 384d2c │ │ │ │ - ldr r3, [pc, #-932] @ 3848e4 │ │ │ │ + bcc 384d78 │ │ │ │ + ldr r3, [pc, #-932] @ 384930 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 38739c │ │ │ │ + bhi 3873e8 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-964] @ 3848e8 │ │ │ │ + ldr r2, [pc, #-964] @ 384934 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-988] @ 3848ec │ │ │ │ + ldr r2, [pc, #-988] @ 384938 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1012] @ 3848f0 │ │ │ │ + ldr r2, [pc, #-1012] @ 38493c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1036] @ 3848f4 │ │ │ │ + ldr r3, [pc, #-1036] @ 384940 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 385294 │ │ │ │ + beq 3852e0 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 37d834 │ │ │ │ - ldr r2, [pc, #-1056] @ 3848f8 │ │ │ │ + bne 37d880 │ │ │ │ + ldr r2, [pc, #-1056] @ 384944 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1080] @ 3848fc │ │ │ │ + ldr r3, [pc, #-1080] @ 384948 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 37d834 │ │ │ │ - ldr r2, [pc, #-1088] @ 384900 │ │ │ │ + bne 37d880 │ │ │ │ + ldr r2, [pc, #-1088] @ 38494c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1072] @ 38492c │ │ │ │ + ldr r3, [pc, #-1072] @ 384978 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 384cf8 │ │ │ │ + bhi 384d44 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 384d2c │ │ │ │ - ldr r3, [pc, #-1132] @ 384904 │ │ │ │ + bcc 384d78 │ │ │ │ + ldr r3, [pc, #-1132] @ 384950 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 38739c │ │ │ │ + bhi 3873e8 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1128] @ 38492c │ │ │ │ + ldr r3, [pc, #-1128] @ 384978 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 384cf8 │ │ │ │ + bhi 384d44 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 384d2c │ │ │ │ - ldr r3, [pc, #-1184] @ 384908 │ │ │ │ + bcc 384d78 │ │ │ │ + ldr r3, [pc, #-1184] @ 384954 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 38739c │ │ │ │ + bhi 3873e8 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1200] @ 38491c │ │ │ │ + ldr r3, [pc, #-1200] @ 384968 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3865b8 │ │ │ │ + bhi 386604 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 37d834 │ │ │ │ - ldr r3, [pc, #-1236] @ 38490c │ │ │ │ + bcc 37d880 │ │ │ │ + ldr r3, [pc, #-1236] @ 384958 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 38742c │ │ │ │ + bhi 387478 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1260] @ 38491c │ │ │ │ + ldr r3, [pc, #-1260] @ 384968 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 386494 │ │ │ │ + bhi 3864e0 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 3864cc │ │ │ │ - ldr r3, [pc, #-1292] @ 384910 │ │ │ │ + bcc 386518 │ │ │ │ + ldr r3, [pc, #-1292] @ 38495c │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 38742c │ │ │ │ + bhi 387478 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1320] @ 38491c │ │ │ │ + ldr r3, [pc, #-1320] @ 384968 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3863d0 │ │ │ │ + bhi 38641c │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 3864cc │ │ │ │ - ldr r3, [pc, #-1348] @ 384914 │ │ │ │ + bcc 386518 │ │ │ │ + ldr r3, [pc, #-1348] @ 384960 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 38742c │ │ │ │ + bhi 387478 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1380] @ 38491c │ │ │ │ + ldr r3, [pc, #-1380] @ 384968 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 38645c │ │ │ │ + bhi 3864a8 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 37d834 │ │ │ │ - ldr r3, [pc, #-1404] @ 384918 │ │ │ │ + bcc 37d880 │ │ │ │ + ldr r3, [pc, #-1404] @ 384964 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 38742c │ │ │ │ + bhi 387478 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1440] @ 38491c │ │ │ │ + ldr r3, [pc, #-1440] @ 384968 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 38652c │ │ │ │ + bhi 386578 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 3864cc │ │ │ │ - ldr r3, [pc, #-1456] @ 384920 │ │ │ │ + bcc 386518 │ │ │ │ + ldr r3, [pc, #-1456] @ 38496c │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 38742c │ │ │ │ + bhi 387478 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1484] @ 38492c │ │ │ │ + ldr r3, [pc, #-1484] @ 384978 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 384cf8 │ │ │ │ + bhi 384d44 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 384d2c │ │ │ │ - ldr r3, [pc, #-1512] @ 384924 │ │ │ │ + bcc 384d78 │ │ │ │ + ldr r3, [pc, #-1512] @ 384970 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 38739c │ │ │ │ + bhi 3873e8 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1544] @ 38492c │ │ │ │ + ldr r3, [pc, #-1544] @ 384978 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 384cf8 │ │ │ │ + bhi 384d44 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 384d2c │ │ │ │ - ldr r3, [pc, #-1568] @ 384928 │ │ │ │ + bcc 384d78 │ │ │ │ + ldr r3, [pc, #-1568] @ 384974 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 38739c │ │ │ │ + bhi 3873e8 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1604] @ 38492c │ │ │ │ + ldr r3, [pc, #-1604] @ 384978 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 384cf8 │ │ │ │ + bhi 384d44 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 384d2c │ │ │ │ - ldr r3, [pc, #-1620] @ 384930 │ │ │ │ + bcc 384d78 │ │ │ │ + ldr r3, [pc, #-1620] @ 38497c │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 38739c │ │ │ │ + bhi 3873e8 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d170 │ │ │ │ - ldr r3, [pc, #-1664] @ 384934 │ │ │ │ + beq 37d1bc │ │ │ │ + ldr r3, [pc, #-1664] @ 384980 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #13 │ │ │ │ - bhi 37d170 │ │ │ │ + bhi 37d1bc │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1696] @ 384938 │ │ │ │ + ldr r2, [pc, #-1696] @ 384984 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1720] @ 38493c │ │ │ │ + ldr r2, [pc, #-1720] @ 384988 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1744] @ 384940 │ │ │ │ + ldr r2, [pc, #-1744] @ 38498c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1768] @ 384944 │ │ │ │ + ldr r2, [pc, #-1768] @ 384990 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1792] @ 384948 │ │ │ │ + ldr r2, [pc, #-1792] @ 384994 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1816] @ 38494c │ │ │ │ + ldr r2, [pc, #-1816] @ 384998 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1840] @ 384950 │ │ │ │ + ldr r2, [pc, #-1840] @ 38499c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 382f64 │ │ │ │ - ldr r2, [pc, #-1860] @ 384954 │ │ │ │ + b 382fb0 │ │ │ │ + ldr r2, [pc, #-1860] @ 3849a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379de0 │ │ │ │ - ldr r2, [pc, #-1880] @ 384958 │ │ │ │ + b 379e2c │ │ │ │ + ldr r2, [pc, #-1880] @ 3849a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379dac │ │ │ │ - ldr r2, [pc, #-1900] @ 38495c │ │ │ │ + b 379df8 │ │ │ │ + ldr r2, [pc, #-1900] @ 3849a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 382170 │ │ │ │ - ldr r2, [pc, #-1920] @ 384960 │ │ │ │ + b 3821bc │ │ │ │ + ldr r2, [pc, #-1920] @ 3849ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38213c │ │ │ │ - ldr r2, [pc, #-1940] @ 384964 │ │ │ │ + b 382188 │ │ │ │ + ldr r2, [pc, #-1940] @ 3849b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 382108 │ │ │ │ - ldr r2, [pc, #-1960] @ 384968 │ │ │ │ + b 382154 │ │ │ │ + ldr r2, [pc, #-1960] @ 3849b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3820d4 │ │ │ │ - ldr r2, [pc, #-1980] @ 38496c │ │ │ │ + b 382120 │ │ │ │ + ldr r2, [pc, #-1980] @ 3849b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3821d8 │ │ │ │ - ldr r2, [pc, #-2000] @ 384970 │ │ │ │ + b 382224 │ │ │ │ + ldr r2, [pc, #-2000] @ 3849bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3821a4 │ │ │ │ - ldr r2, [pc, #-2020] @ 384974 │ │ │ │ + b 3821f0 │ │ │ │ + ldr r2, [pc, #-2020] @ 3849c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38220c │ │ │ │ - ldr r2, [pc, #-2040] @ 384978 │ │ │ │ + b 382258 │ │ │ │ + ldr r2, [pc, #-2040] @ 3849c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2064] @ 38497c │ │ │ │ + ldr r2, [pc, #-2064] @ 3849c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b5fc │ │ │ │ - ldr r2, [pc, #-2084] @ 384980 │ │ │ │ + b 37b648 │ │ │ │ + ldr r2, [pc, #-2084] @ 3849cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 378a2c │ │ │ │ - ldr r2, [pc, #-2104] @ 384984 │ │ │ │ + b 378a78 │ │ │ │ + ldr r2, [pc, #-2104] @ 3849d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379b68 │ │ │ │ - ldr r2, [pc, #-2124] @ 384988 │ │ │ │ + b 379bb4 │ │ │ │ + ldr r2, [pc, #-2124] @ 3849d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2148] @ 38498c │ │ │ │ + ldr r3, [pc, #-2148] @ 3849d8 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 37fb5c │ │ │ │ - bhi 3867c0 │ │ │ │ - ldr r2, [pc, #-2160] @ 384990 │ │ │ │ + beq 37fba8 │ │ │ │ + bhi 38680c │ │ │ │ + ldr r2, [pc, #-2160] @ 3849dc │ │ │ │ bic r3, r1, #32 │ │ │ │ cmp r3, r2 │ │ │ │ - beq 37fb5c │ │ │ │ - ldr r3, [pc, #-2172] @ 384994 │ │ │ │ + beq 37fba8 │ │ │ │ + ldr r3, [pc, #-2172] @ 3849e0 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378af8 │ │ │ │ - b 37fb5c │ │ │ │ - ldr r2, [pc, #-2184] @ 384998 │ │ │ │ + bne 378b44 │ │ │ │ + b 37fba8 │ │ │ │ + ldr r2, [pc, #-2184] @ 3849e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380f50 │ │ │ │ - ldr r2, [pc, #-2204] @ 38499c │ │ │ │ + b 380f9c │ │ │ │ + ldr r2, [pc, #-2204] @ 3849e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384238 │ │ │ │ - ldr r2, [pc, #-2224] @ 3849a0 │ │ │ │ + b 384284 │ │ │ │ + ldr r2, [pc, #-2224] @ 3849ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381c18 │ │ │ │ + b 381c64 │ │ │ │ cmp r1, #8320 @ 0x2080 │ │ │ │ - beq 382f30 │ │ │ │ - ldr r3, [pc, #-2252] @ 3849a4 │ │ │ │ + beq 382f7c │ │ │ │ + ldr r3, [pc, #-2252] @ 3849f0 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 384c34 │ │ │ │ - b 378af8 │ │ │ │ - ldr r2, [pc, #-2264] @ 3849a8 │ │ │ │ + beq 384c80 │ │ │ │ + b 378b44 │ │ │ │ + ldr r2, [pc, #-2264] @ 3849f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2288] @ 3849ac │ │ │ │ + ldr r2, [pc, #-2288] @ 3849f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2312] @ 3849b0 │ │ │ │ + ldr r2, [pc, #-2312] @ 3849fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b78c │ │ │ │ - ldr r2, [pc, #-2332] @ 3849b4 │ │ │ │ + b 37b7d8 │ │ │ │ + ldr r2, [pc, #-2332] @ 384a00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d248 │ │ │ │ - ldr r2, [pc, #-2352] @ 3849b8 │ │ │ │ + b 37d294 │ │ │ │ + ldr r2, [pc, #-2352] @ 384a04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ec54 │ │ │ │ + b 37eca0 │ │ │ │ cmp r1, #8512 @ 0x2140 │ │ │ │ - beq 382f30 │ │ │ │ + beq 382f7c │ │ │ │ sub r3, r3, #3 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 384c34 │ │ │ │ - b 378af8 │ │ │ │ - ldr r2, [pc, #-2396] @ 3849bc │ │ │ │ + beq 384c80 │ │ │ │ + b 378b44 │ │ │ │ + ldr r2, [pc, #-2396] @ 384a08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2420] @ 3849c0 │ │ │ │ + ldr r2, [pc, #-2420] @ 384a0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b408 │ │ │ │ - ldr r2, [pc, #-2440] @ 3849c4 │ │ │ │ + b 37b454 │ │ │ │ + ldr r2, [pc, #-2440] @ 384a10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2464] @ 3849c8 │ │ │ │ + ldr r2, [pc, #-2464] @ 384a14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3828a0 │ │ │ │ - ldr r2, [pc, #-2484] @ 3849cc │ │ │ │ + b 3828ec │ │ │ │ + ldr r2, [pc, #-2484] @ 384a18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38286c │ │ │ │ - ldr r2, [pc, #-2504] @ 3849d0 │ │ │ │ + b 3828b8 │ │ │ │ + ldr r2, [pc, #-2504] @ 384a1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d9fc │ │ │ │ - ldr r2, [pc, #-2524] @ 3849d4 │ │ │ │ + b 37da48 │ │ │ │ + ldr r2, [pc, #-2524] @ 384a20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d9c8 │ │ │ │ - ldr r2, [pc, #-2544] @ 3849d8 │ │ │ │ + b 37da14 │ │ │ │ + ldr r2, [pc, #-2544] @ 384a24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ae74 │ │ │ │ - ldr r2, [pc, #-2564] @ 3849dc │ │ │ │ + b 37aec0 │ │ │ │ + ldr r2, [pc, #-2564] @ 384a28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2588] @ 3849e0 │ │ │ │ + ldr r2, [pc, #-2588] @ 384a2c │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f63c │ │ │ │ - ldr r2, [pc, #-2608] @ 3849e4 │ │ │ │ + b 37f688 │ │ │ │ + ldr r2, [pc, #-2608] @ 384a30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f63c │ │ │ │ - ldr r2, [pc, #-2628] @ 3849e8 │ │ │ │ + b 37f688 │ │ │ │ + ldr r2, [pc, #-2628] @ 384a34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f76c │ │ │ │ - ldr r2, [pc, #-2648] @ 3849ec │ │ │ │ + b 37f7b8 │ │ │ │ + ldr r2, [pc, #-2648] @ 384a38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f738 │ │ │ │ - ldr r2, [pc, #-2668] @ 3849f0 │ │ │ │ + b 37f784 │ │ │ │ + ldr r2, [pc, #-2668] @ 384a3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37be7c │ │ │ │ - ldr r2, [pc, #-2688] @ 3849f4 │ │ │ │ + b 37bec8 │ │ │ │ + ldr r2, [pc, #-2688] @ 384a40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379e14 │ │ │ │ - ldr r2, [pc, #-2708] @ 3849f8 │ │ │ │ + b 379e60 │ │ │ │ + ldr r2, [pc, #-2708] @ 384a44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 382838 │ │ │ │ - ldr r2, [pc, #-2728] @ 3849fc │ │ │ │ + b 382884 │ │ │ │ + ldr r2, [pc, #-2728] @ 384a48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2752] @ 384a00 │ │ │ │ + ldr r2, [pc, #-2752] @ 384a4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380f1c │ │ │ │ - ldr r2, [pc, #-2772] @ 384a04 │ │ │ │ + b 380f68 │ │ │ │ + ldr r2, [pc, #-2772] @ 384a50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380ee8 │ │ │ │ - ldr r2, [pc, #-2792] @ 384a08 │ │ │ │ + b 380f34 │ │ │ │ + ldr r2, [pc, #-2792] @ 384a54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a8e8 │ │ │ │ - ldr r2, [pc, #-2812] @ 384a0c │ │ │ │ + b 37a934 │ │ │ │ + ldr r2, [pc, #-2812] @ 384a58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a8b4 │ │ │ │ - ldr r2, [pc, #-2832] @ 384a10 │ │ │ │ + b 37a900 │ │ │ │ + ldr r2, [pc, #-2832] @ 384a5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a880 │ │ │ │ - ldr r2, [pc, #-2852] @ 384a14 │ │ │ │ + b 37a8cc │ │ │ │ + ldr r2, [pc, #-2852] @ 384a60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37bf5c │ │ │ │ - ldr r2, [pc, #-2872] @ 384a18 │ │ │ │ + b 37bfa8 │ │ │ │ + ldr r2, [pc, #-2872] @ 384a64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37bf9c │ │ │ │ - ldr r2, [pc, #-2892] @ 384a1c │ │ │ │ + b 37bfe8 │ │ │ │ + ldr r2, [pc, #-2892] @ 384a68 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ tst r2, #1 │ │ │ │ - bne 378654 │ │ │ │ - b 378af8 │ │ │ │ + bne 3786a0 │ │ │ │ + b 378b44 │ │ │ │ cmp r1, #8384 @ 0x20c0 │ │ │ │ - beq 382f30 │ │ │ │ + beq 382f7c │ │ │ │ sub r3, r3, #3 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 384c34 │ │ │ │ - b 378af8 │ │ │ │ + beq 384c80 │ │ │ │ + b 378b44 │ │ │ │ cmp r1, #8448 @ 0x2100 │ │ │ │ - beq 382f30 │ │ │ │ - ldr r3, [pc, #-2960] @ 384a20 │ │ │ │ + beq 382f7c │ │ │ │ + ldr r3, [pc, #-2960] @ 384a6c │ │ │ │ cmp r1, r3 │ │ │ │ - beq 384c34 │ │ │ │ - b 378af8 │ │ │ │ - ldr r2, [pc, #-2972] @ 384a24 │ │ │ │ + beq 384c80 │ │ │ │ + b 378b44 │ │ │ │ + ldr r2, [pc, #-2972] @ 384a70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b3d4 │ │ │ │ - ldr r2, [pc, #-2992] @ 384a28 │ │ │ │ + b 37b420 │ │ │ │ + ldr r2, [pc, #-2992] @ 384a74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b3a0 │ │ │ │ - ldr r2, [pc, #-3012] @ 384a2c │ │ │ │ + b 37b3ec │ │ │ │ + ldr r2, [pc, #-3012] @ 384a78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b36c │ │ │ │ - ldr r2, [pc, #-3032] @ 384a30 │ │ │ │ + b 37b3b8 │ │ │ │ + ldr r2, [pc, #-3032] @ 384a7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b338 │ │ │ │ - ldr r2, [pc, #-3052] @ 384a34 │ │ │ │ + b 37b384 │ │ │ │ + ldr r2, [pc, #-3052] @ 384a80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b304 │ │ │ │ - ldr r2, [pc, #-3072] @ 384a38 │ │ │ │ + b 37b350 │ │ │ │ + ldr r2, [pc, #-3072] @ 384a84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b2d0 │ │ │ │ - ldr r2, [pc, #-3092] @ 384a3c │ │ │ │ + b 37b31c │ │ │ │ + ldr r2, [pc, #-3092] @ 384a88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b29c │ │ │ │ - ldr r2, [pc, #-3112] @ 384a40 │ │ │ │ + b 37b2e8 │ │ │ │ + ldr r2, [pc, #-3112] @ 384a8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b268 │ │ │ │ - ldr r2, [pc, #-3132] @ 384a44 │ │ │ │ + b 37b2b4 │ │ │ │ + ldr r2, [pc, #-3132] @ 384a90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b234 │ │ │ │ - ldr r2, [pc, #-3152] @ 384a48 │ │ │ │ + b 37b280 │ │ │ │ + ldr r2, [pc, #-3152] @ 384a94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b5c8 │ │ │ │ - ldr r2, [pc, #-3172] @ 384a4c │ │ │ │ + b 37b614 │ │ │ │ + ldr r2, [pc, #-3172] @ 384a98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b594 │ │ │ │ - ldr r2, [pc, #-3192] @ 384a50 │ │ │ │ + b 37b5e0 │ │ │ │ + ldr r2, [pc, #-3192] @ 384a9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b560 │ │ │ │ - ldr r2, [pc, #-3212] @ 384a54 │ │ │ │ + b 37b5ac │ │ │ │ + ldr r2, [pc, #-3212] @ 384aa0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b52c │ │ │ │ - ldr r2, [pc, #-3232] @ 384a58 │ │ │ │ + b 37b578 │ │ │ │ + ldr r2, [pc, #-3232] @ 384aa4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380de4 │ │ │ │ - ldr r2, [pc, #-3252] @ 384a5c │ │ │ │ + b 380e30 │ │ │ │ + ldr r2, [pc, #-3252] @ 384aa8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380db0 │ │ │ │ - ldr r2, [pc, #-3272] @ 384a60 │ │ │ │ + b 380dfc │ │ │ │ + ldr r2, [pc, #-3272] @ 384aac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380d7c │ │ │ │ - ldr r2, [pc, #-3292] @ 384a64 │ │ │ │ + b 380dc8 │ │ │ │ + ldr r2, [pc, #-3292] @ 384ab0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380d48 │ │ │ │ - ldr r2, [pc, #-3312] @ 384a68 │ │ │ │ + b 380d94 │ │ │ │ + ldr r2, [pc, #-3312] @ 384ab4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380d14 │ │ │ │ - ldr r2, [pc, #-3332] @ 384a6c │ │ │ │ + b 380d60 │ │ │ │ + ldr r2, [pc, #-3332] @ 384ab8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380ce0 │ │ │ │ - ldr r2, [pc, #-3352] @ 384a70 │ │ │ │ + b 380d2c │ │ │ │ + ldr r2, [pc, #-3352] @ 384abc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380cac │ │ │ │ - ldr r2, [pc, #-3372] @ 384a74 │ │ │ │ + b 380cf8 │ │ │ │ + ldr r2, [pc, #-3372] @ 384ac0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380c78 │ │ │ │ - ldr r2, [pc, #-3392] @ 384a78 │ │ │ │ + b 380cc4 │ │ │ │ + ldr r2, [pc, #-3392] @ 384ac4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b7c8 │ │ │ │ - ldr r2, [pc, #-3412] @ 384a7c │ │ │ │ + b 37b814 │ │ │ │ + ldr r2, [pc, #-3412] @ 384ac8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c634 │ │ │ │ - ldr r2, [pc, #-3432] @ 384a80 │ │ │ │ + b 37c680 │ │ │ │ + ldr r2, [pc, #-3432] @ 384acc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c600 │ │ │ │ - ldr r2, [pc, #-3452] @ 384a84 │ │ │ │ + b 37c64c │ │ │ │ + ldr r2, [pc, #-3452] @ 384ad0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3476] @ 384a88 │ │ │ │ + ldr r2, [pc, #-3476] @ 384ad4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c8f8 │ │ │ │ - ldr r2, [pc, #-3496] @ 384a8c │ │ │ │ + b 37c944 │ │ │ │ + ldr r2, [pc, #-3496] @ 384ad8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c8c4 │ │ │ │ - ldr r2, [pc, #-3516] @ 384a90 │ │ │ │ + b 37c910 │ │ │ │ + ldr r2, [pc, #-3516] @ 384adc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c890 │ │ │ │ - ldr r2, [pc, #-3536] @ 384a94 │ │ │ │ + b 37c8dc │ │ │ │ + ldr r2, [pc, #-3536] @ 384ae0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c85c │ │ │ │ - ldr r2, [pc, #-3556] @ 384a98 │ │ │ │ + b 37c8a8 │ │ │ │ + ldr r2, [pc, #-3556] @ 384ae4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c828 │ │ │ │ - ldr r2, [pc, #-3576] @ 384a9c │ │ │ │ + b 37c874 │ │ │ │ + ldr r2, [pc, #-3576] @ 384ae8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c7f4 │ │ │ │ - ldr r2, [pc, #-3596] @ 384aa0 │ │ │ │ + b 37c840 │ │ │ │ + ldr r2, [pc, #-3596] @ 384aec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c7c0 │ │ │ │ - ldr r2, [pc, #-3616] @ 384aa4 │ │ │ │ + b 37c80c │ │ │ │ + ldr r2, [pc, #-3616] @ 384af0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380eb4 │ │ │ │ - ldr r2, [pc, #-3636] @ 384aa8 │ │ │ │ + b 380f00 │ │ │ │ + ldr r2, [pc, #-3636] @ 384af4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380e80 │ │ │ │ - ldr r2, [pc, #-3656] @ 384aac │ │ │ │ + b 380ecc │ │ │ │ + ldr r2, [pc, #-3656] @ 384af8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380e4c │ │ │ │ - ldr r2, [pc, #-3676] @ 384ab0 │ │ │ │ + b 380e98 │ │ │ │ + ldr r2, [pc, #-3676] @ 384afc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380e18 │ │ │ │ - ldr r2, [pc, #-3696] @ 384ab4 │ │ │ │ + b 380e64 │ │ │ │ + ldr r2, [pc, #-3696] @ 384b00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a84c │ │ │ │ - ldr r2, [pc, #-3716] @ 384ab8 │ │ │ │ + b 37a898 │ │ │ │ + ldr r2, [pc, #-3716] @ 384b04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a818 │ │ │ │ - ldr r2, [pc, #-3736] @ 384abc │ │ │ │ + b 37a864 │ │ │ │ + ldr r2, [pc, #-3736] @ 384b08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a7e4 │ │ │ │ - ldr r2, [pc, #-3756] @ 384ac0 │ │ │ │ + b 37a830 │ │ │ │ + ldr r2, [pc, #-3756] @ 384b0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a7b0 │ │ │ │ - ldr r2, [pc, #-3776] @ 384ac4 │ │ │ │ + b 37a7fc │ │ │ │ + ldr r2, [pc, #-3776] @ 384b10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3800] @ 384ac8 │ │ │ │ + ldr r2, [pc, #-3800] @ 384b14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f258 │ │ │ │ - ldr r2, [pc, #-3820] @ 384acc │ │ │ │ + b 37f2a4 │ │ │ │ + ldr r2, [pc, #-3820] @ 384b18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f224 │ │ │ │ - ldr r2, [pc, #-3840] @ 384ad0 │ │ │ │ + b 37f270 │ │ │ │ + ldr r2, [pc, #-3840] @ 384b1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f304 │ │ │ │ - ldr r2, [pc, #-3860] @ 384ad4 │ │ │ │ + b 37f350 │ │ │ │ + ldr r2, [pc, #-3860] @ 384b20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f2d0 │ │ │ │ - ldr r2, [pc, #-3880] @ 384ad8 │ │ │ │ + b 37f31c │ │ │ │ + ldr r2, [pc, #-3880] @ 384b24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d93c │ │ │ │ - ldr r2, [pc, #-3900] @ 384adc │ │ │ │ + b 37d988 │ │ │ │ + ldr r2, [pc, #-3900] @ 384b28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d908 │ │ │ │ - ldr r2, [pc, #-3920] @ 384ae0 │ │ │ │ + b 37d954 │ │ │ │ + ldr r2, [pc, #-3920] @ 384b2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3944] @ 384ae4 │ │ │ │ + ldr r2, [pc, #-3944] @ 384b30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ca80 │ │ │ │ - ldr r2, [pc, #-3964] @ 384ae8 │ │ │ │ + b 37cacc │ │ │ │ + ldr r2, [pc, #-3964] @ 384b34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cc6c │ │ │ │ - ldr r2, [pc, #-3984] @ 384aec │ │ │ │ + b 37ccb8 │ │ │ │ + ldr r2, [pc, #-3984] @ 384b38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cc38 │ │ │ │ - ldr r2, [pc, #-4004] @ 384af0 │ │ │ │ + b 37cc84 │ │ │ │ + ldr r2, [pc, #-4004] @ 384b3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cc04 │ │ │ │ - ldr r2, [pc, #-4024] @ 384af4 │ │ │ │ + b 37cc50 │ │ │ │ + ldr r2, [pc, #-4024] @ 384b40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cbd0 │ │ │ │ - ldr r2, [pc, #-4044] @ 384af8 │ │ │ │ + b 37cc1c │ │ │ │ + ldr r2, [pc, #-4044] @ 384b44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cca0 │ │ │ │ - ldr r2, [pc, #-4064] @ 384afc │ │ │ │ + b 37ccec │ │ │ │ + ldr r2, [pc, #-4064] @ 384b48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c780 │ │ │ │ - ldr r2, [pc, #4016] @ 386aa4 │ │ │ │ + b 37c7cc │ │ │ │ + ldr r2, [pc, #4016] @ 386af0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cb60 │ │ │ │ - ldr r2, [pc, #3996] @ 386aa8 │ │ │ │ + b 37cbac │ │ │ │ + ldr r2, [pc, #3996] @ 386af4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3972] @ 386aac │ │ │ │ + ldr r2, [pc, #3972] @ 386af8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cf40 │ │ │ │ - ldr r2, [pc, #3952] @ 386ab0 │ │ │ │ + b 37cf8c │ │ │ │ + ldr r2, [pc, #3952] @ 386afc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e85c │ │ │ │ - ldr r2, [pc, #3932] @ 386ab4 │ │ │ │ + b 37e8a8 │ │ │ │ + ldr r2, [pc, #3932] @ 386b00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3807b8 │ │ │ │ - ldr r2, [pc, #3912] @ 386ab8 │ │ │ │ + b 380804 │ │ │ │ + ldr r2, [pc, #3912] @ 386b04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380784 │ │ │ │ - ldr r2, [pc, #3892] @ 386abc │ │ │ │ + b 3807d0 │ │ │ │ + ldr r2, [pc, #3892] @ 386b08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380750 │ │ │ │ - ldr r2, [pc, #3872] @ 386ac0 │ │ │ │ + b 38079c │ │ │ │ + ldr r2, [pc, #3872] @ 386b0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38071c │ │ │ │ - ldr r2, [pc, #3852] @ 386ac4 │ │ │ │ + b 380768 │ │ │ │ + ldr r2, [pc, #3852] @ 386b10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379d78 │ │ │ │ - ldr r2, [pc, #3832] @ 386ac8 │ │ │ │ + b 379dc4 │ │ │ │ + ldr r2, [pc, #3832] @ 386b14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379d44 │ │ │ │ - ldr r2, [pc, #3812] @ 386acc │ │ │ │ + b 379d90 │ │ │ │ + ldr r2, [pc, #3812] @ 386b18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379d10 │ │ │ │ - ldr r2, [pc, #3792] @ 386ad0 │ │ │ │ + b 379d5c │ │ │ │ + ldr r2, [pc, #3792] @ 386b1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379cdc │ │ │ │ - ldr r2, [pc, #3772] @ 386ad4 │ │ │ │ + b 379d28 │ │ │ │ + ldr r2, [pc, #3772] @ 386b20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c5cc │ │ │ │ - ldr r2, [pc, #3752] @ 386ad8 │ │ │ │ + b 37c618 │ │ │ │ + ldr r2, [pc, #3752] @ 386b24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c598 │ │ │ │ - ldr r2, [pc, #3732] @ 386adc │ │ │ │ + b 37c5e4 │ │ │ │ + ldr r2, [pc, #3732] @ 386b28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c564 │ │ │ │ - ldr r2, [pc, #3712] @ 386ae0 │ │ │ │ + b 37c5b0 │ │ │ │ + ldr r2, [pc, #3712] @ 386b2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c530 │ │ │ │ - ldr r2, [pc, #3692] @ 386ae4 │ │ │ │ + b 37c57c │ │ │ │ + ldr r2, [pc, #3692] @ 386b30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c2c0 │ │ │ │ - ldr r2, [pc, #3672] @ 386ae8 │ │ │ │ + b 37c30c │ │ │ │ + ldr r2, [pc, #3672] @ 386b34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c28c │ │ │ │ - ldr r2, [pc, #3652] @ 386aec │ │ │ │ + b 37c2d8 │ │ │ │ + ldr r2, [pc, #3652] @ 386b38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c258 │ │ │ │ - ldr r2, [pc, #3632] @ 386af0 │ │ │ │ + b 37c2a4 │ │ │ │ + ldr r2, [pc, #3632] @ 386b3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c224 │ │ │ │ - ldr r2, [pc, #3612] @ 386af4 │ │ │ │ + b 37c270 │ │ │ │ + ldr r2, [pc, #3612] @ 386b40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37abe8 │ │ │ │ - ldr r2, [pc, #3592] @ 386af8 │ │ │ │ + b 37ac34 │ │ │ │ + ldr r2, [pc, #3592] @ 386b44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a988 │ │ │ │ - ldr r2, [pc, #3572] @ 386afc │ │ │ │ + b 37a9d4 │ │ │ │ + ldr r2, [pc, #3572] @ 386b48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ac74 │ │ │ │ - ldr r2, [pc, #3552] @ 386b00 │ │ │ │ + b 37acc0 │ │ │ │ + ldr r2, [pc, #3552] @ 386b4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3528] @ 386b04 │ │ │ │ + ldr r2, [pc, #3528] @ 386b50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c0a4 │ │ │ │ - ldr r2, [pc, #3508] @ 386b08 │ │ │ │ + b 37c0f0 │ │ │ │ + ldr r2, [pc, #3508] @ 386b54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37fb90 │ │ │ │ - ldr r2, [pc, #3488] @ 386b0c │ │ │ │ + b 37fbdc │ │ │ │ + ldr r2, [pc, #3488] @ 386b58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3807ec │ │ │ │ - ldr r2, [pc, #3468] @ 386b10 │ │ │ │ + b 380838 │ │ │ │ + ldr r2, [pc, #3468] @ 386b5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f28c │ │ │ │ - ldr r2, [pc, #3448] @ 386b14 │ │ │ │ + b 37f2d8 │ │ │ │ + ldr r2, [pc, #3448] @ 386b60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3424] @ 386b18 │ │ │ │ + ldr r2, [pc, #3424] @ 386b64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3400] @ 386b1c │ │ │ │ + ldr r2, [pc, #3400] @ 386b68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3376] @ 386b20 │ │ │ │ + ldr r2, [pc, #3376] @ 386b6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3352] @ 386b24 │ │ │ │ + ldr r2, [pc, #3352] @ 386b70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3328] @ 386b28 │ │ │ │ + ldr r2, [pc, #3328] @ 386b74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a084 │ │ │ │ - ldr r3, [pc, #3308] @ 386b2c │ │ │ │ + b 37a0d0 │ │ │ │ + ldr r3, [pc, #3308] @ 386b78 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 37d834 │ │ │ │ - ldr r2, [pc, #3300] @ 386b30 │ │ │ │ + bne 37d880 │ │ │ │ + ldr r2, [pc, #3300] @ 386b7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3276] @ 386b34 │ │ │ │ + ldr r2, [pc, #3276] @ 386b80 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8a8 │ │ │ │ - ldr r2, [pc, #3256] @ 386b38 │ │ │ │ + b 37e8f4 │ │ │ │ + ldr r2, [pc, #3256] @ 386b84 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8a8 │ │ │ │ - ldr r2, [pc, #3232] @ 386b3c │ │ │ │ + b 37e8f4 │ │ │ │ + ldr r2, [pc, #3232] @ 386b88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8a8 │ │ │ │ - ldr r2, [pc, #3212] @ 386b40 │ │ │ │ + b 37e8f4 │ │ │ │ + ldr r2, [pc, #3212] @ 386b8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3188] @ 386b44 │ │ │ │ + ldr r2, [pc, #3188] @ 386b90 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3164] @ 386b48 │ │ │ │ + ldr r2, [pc, #3164] @ 386b94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3140] @ 386b4c │ │ │ │ + ldr r2, [pc, #3140] @ 386b98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3116] @ 386b50 │ │ │ │ + ldr r2, [pc, #3116] @ 386b9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3092] @ 386b54 │ │ │ │ + ldr r2, [pc, #3092] @ 386ba0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3068] @ 386b58 │ │ │ │ + ldr r2, [pc, #3068] @ 386ba4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3044] @ 386b5c │ │ │ │ + ldr r2, [pc, #3044] @ 386ba8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3020] @ 386b60 │ │ │ │ + ldr r2, [pc, #3020] @ 386bac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2996] @ 386b64 │ │ │ │ + ldr r2, [pc, #2996] @ 386bb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2972] @ 386b68 │ │ │ │ + ldr r2, [pc, #2972] @ 386bb4 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2948] @ 386b6c │ │ │ │ + ldr r2, [pc, #2948] @ 386bb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2924] @ 386b70 │ │ │ │ + ldr r2, [pc, #2924] @ 386bbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2900] @ 386b74 │ │ │ │ + ldr r2, [pc, #2900] @ 386bc0 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37aa90 │ │ │ │ - ldr r2, [pc, #2876] @ 386b78 │ │ │ │ + b 37aadc │ │ │ │ + ldr r2, [pc, #2876] @ 386bc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37aa90 │ │ │ │ - ldr r2, [pc, #2856] @ 386b7c │ │ │ │ + b 37aadc │ │ │ │ + ldr r2, [pc, #2856] @ 386bc8 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37aa90 │ │ │ │ - ldr r2, [pc, #2836] @ 386b80 │ │ │ │ + b 37aadc │ │ │ │ + ldr r2, [pc, #2836] @ 386bcc │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37aa44 │ │ │ │ - ldr r2, [pc, #2812] @ 386b84 │ │ │ │ + b 37aa90 │ │ │ │ + ldr r2, [pc, #2812] @ 386bd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37aa44 │ │ │ │ - ldr r2, [pc, #2792] @ 386b88 │ │ │ │ + b 37aa90 │ │ │ │ + ldr r2, [pc, #2792] @ 386bd4 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37aa44 │ │ │ │ - ldr r2, [pc, #2772] @ 386b8c │ │ │ │ + b 37aa90 │ │ │ │ + ldr r2, [pc, #2772] @ 386bd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d8d4 │ │ │ │ - ldr r2, [pc, #2752] @ 386b90 │ │ │ │ + b 37d920 │ │ │ │ + ldr r2, [pc, #2752] @ 386bdc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2728] @ 386b94 │ │ │ │ + ldr r2, [pc, #2728] @ 386be0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2704] @ 386b98 │ │ │ │ + ldr r2, [pc, #2704] @ 386be4 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d8d4 │ │ │ │ - ldr r2, [pc, #2684] @ 386b9c │ │ │ │ + b 37d920 │ │ │ │ + ldr r2, [pc, #2684] @ 386be8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d8d4 │ │ │ │ - ldr r2, [pc, #2664] @ 386ba0 │ │ │ │ + b 37d920 │ │ │ │ + ldr r2, [pc, #2664] @ 386bec │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2640] @ 386ba4 │ │ │ │ + ldr r2, [pc, #2640] @ 386bf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2616] @ 386ba8 │ │ │ │ + ldr r2, [pc, #2616] @ 386bf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2592] @ 386bac │ │ │ │ + ldr r2, [pc, #2592] @ 386bf8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2568] @ 386bb0 │ │ │ │ + ldr r2, [pc, #2568] @ 386bfc │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2544] @ 386bb4 │ │ │ │ + ldr r2, [pc, #2544] @ 386c00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2520] @ 386bb8 │ │ │ │ + ldr r2, [pc, #2520] @ 386c04 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2496] @ 386bbc │ │ │ │ + ldr r2, [pc, #2496] @ 386c08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2472] @ 386bc0 │ │ │ │ + ldr r2, [pc, #2472] @ 386c0c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2448] @ 386bc4 │ │ │ │ + ldr r2, [pc, #2448] @ 386c10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2424] @ 386bc8 │ │ │ │ + ldr r2, [pc, #2424] @ 386c14 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2400] @ 386bcc │ │ │ │ + ldr r2, [pc, #2400] @ 386c18 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2376] @ 386bd0 │ │ │ │ + ldr r2, [pc, #2376] @ 386c1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2352] @ 386bd4 │ │ │ │ + ldr r2, [pc, #2352] @ 386c20 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b200 │ │ │ │ - ldr r2, [pc, #2328] @ 386bd8 │ │ │ │ + b 37b24c │ │ │ │ + ldr r2, [pc, #2328] @ 386c24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b200 │ │ │ │ - ldr r2, [pc, #2308] @ 386bdc │ │ │ │ + b 37b24c │ │ │ │ + ldr r2, [pc, #2308] @ 386c28 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b200 │ │ │ │ - ldr r2, [pc, #2288] @ 386be0 │ │ │ │ + b 37b24c │ │ │ │ + ldr r2, [pc, #2288] @ 386c2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2264] @ 386be4 │ │ │ │ + ldr r2, [pc, #2264] @ 386c30 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2240] @ 386be8 │ │ │ │ + ldr r2, [pc, #2240] @ 386c34 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2212] @ 386bec │ │ │ │ + ldr r2, [pc, #2212] @ 386c38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2188] @ 386bf0 │ │ │ │ + ldr r2, [pc, #2188] @ 386c3c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2164] @ 386bf4 │ │ │ │ + ldr r2, [pc, #2164] @ 386c40 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2136] @ 386bf8 │ │ │ │ + ldr r2, [pc, #2136] @ 386c44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2112] @ 386bfc │ │ │ │ + ldr r2, [pc, #2112] @ 386c48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2088] @ 386c00 │ │ │ │ + ldr r3, [pc, #2088] @ 386c4c │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 386704 │ │ │ │ + bhi 386750 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 37d834 │ │ │ │ - ldr r3, [pc, #2072] @ 386c04 │ │ │ │ + bls 37d880 │ │ │ │ + ldr r3, [pc, #2072] @ 386c50 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3873f0 │ │ │ │ + bhi 38743c │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2040] @ 386c08 │ │ │ │ + ldr r2, [pc, #2040] @ 386c54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2016] @ 386c0c │ │ │ │ + ldr r2, [pc, #2016] @ 386c58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1992] @ 386c10 │ │ │ │ + ldr r2, [pc, #1992] @ 386c5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1948] @ 386c00 │ │ │ │ + ldr r3, [pc, #1948] @ 386c4c │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 386730 │ │ │ │ + bhi 38677c │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 37d834 │ │ │ │ - ldr r3, [pc, #1948] @ 386c14 │ │ │ │ + bls 37d880 │ │ │ │ + ldr r3, [pc, #1948] @ 386c60 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3873f0 │ │ │ │ + bhi 38743c │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1892] @ 386c00 │ │ │ │ + ldr r3, [pc, #1892] @ 386c4c │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 386794 │ │ │ │ + bhi 3867e0 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 37d834 │ │ │ │ - ldr r3, [pc, #1896] @ 386c18 │ │ │ │ + bls 37d880 │ │ │ │ + ldr r3, [pc, #1896] @ 386c64 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3873f0 │ │ │ │ + bhi 38743c │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1864] @ 386c1c │ │ │ │ + ldr r3, [pc, #1864] @ 386c68 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 37d834 │ │ │ │ - ldr r2, [pc, #1856] @ 386c20 │ │ │ │ + bne 37d880 │ │ │ │ + ldr r2, [pc, #1856] @ 386c6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1832] @ 386c24 │ │ │ │ + ldr r2, [pc, #1832] @ 386c70 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1808] @ 386c28 │ │ │ │ + ldr r2, [pc, #1808] @ 386c74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1740] @ 386c00 │ │ │ │ + ldr r3, [pc, #1740] @ 386c4c │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 38681c │ │ │ │ + bhi 386868 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 37d834 │ │ │ │ - ldr r3, [pc, #1764] @ 386c2c │ │ │ │ + bls 37d880 │ │ │ │ + ldr r3, [pc, #1764] @ 386c78 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3873f0 │ │ │ │ + bhi 38743c │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1732] @ 386c30 │ │ │ │ + ldr r2, [pc, #1732] @ 386c7c │ │ │ │ cmp r3, r2 │ │ │ │ - beq 37fb5c │ │ │ │ - ldr r3, [pc, #1724] @ 386c34 │ │ │ │ + beq 37fba8 │ │ │ │ + ldr r3, [pc, #1724] @ 386c80 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378af8 │ │ │ │ - b 37fb5c │ │ │ │ - ldr r3, [pc, #1656] @ 386c00 │ │ │ │ + bne 378b44 │ │ │ │ + b 37fba8 │ │ │ │ + ldr r3, [pc, #1656] @ 386c4c │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 386848 │ │ │ │ + bhi 386894 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 37d834 │ │ │ │ - ldr r3, [pc, #1692] @ 386c38 │ │ │ │ + bls 37d880 │ │ │ │ + ldr r3, [pc, #1692] @ 386c84 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3873f0 │ │ │ │ + bhi 38743c │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1600] @ 386c00 │ │ │ │ + ldr r3, [pc, #1600] @ 386c4c │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3867d4 │ │ │ │ + bhi 386820 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 37d834 │ │ │ │ - ldr r3, [pc, #1640] @ 386c3c │ │ │ │ + bls 37d880 │ │ │ │ + ldr r3, [pc, #1640] @ 386c88 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3873f0 │ │ │ │ + bhi 38743c │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1544] @ 386c00 │ │ │ │ + ldr r3, [pc, #1544] @ 386c4c │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 386684 │ │ │ │ + bhi 3866d0 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 37d834 │ │ │ │ - ldr r3, [pc, #1588] @ 386c40 │ │ │ │ + bls 37d880 │ │ │ │ + ldr r3, [pc, #1588] @ 386c8c │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3873f0 │ │ │ │ + bhi 38743c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1484] @ 386c00 │ │ │ │ + ldr r3, [pc, #1484] @ 386c4c │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 38675c │ │ │ │ + bhi 3867a8 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 37d834 │ │ │ │ - ldr r3, [pc, #1532] @ 386c44 │ │ │ │ + bls 37d880 │ │ │ │ + ldr r3, [pc, #1532] @ 386c90 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3873f0 │ │ │ │ + bhi 38743c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r3, #3 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 384c34 │ │ │ │ - b 378af8 │ │ │ │ + beq 384c80 │ │ │ │ + b 378b44 │ │ │ │ cmp r1, r2 │ │ │ │ - beq 382c7c │ │ │ │ - b 378af8 │ │ │ │ + beq 382cc8 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r2, [pc, #1456] @ 386c48 │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r2, [pc, #1456] @ 386c94 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3873b8 │ │ │ │ + bhi 387404 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1428] @ 386c4c │ │ │ │ + ldr r2, [pc, #1428] @ 386c98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1404] @ 386c50 │ │ │ │ + ldr r2, [pc, #1404] @ 386c9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1380] @ 386c54 │ │ │ │ + ldr r2, [pc, #1380] @ 386ca0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r2, [pc, #1344] @ 386c58 │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r2, [pc, #1344] @ 386ca4 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3873b8 │ │ │ │ + bhi 387404 │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r2, [pc, #1304] @ 386c5c │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r2, [pc, #1304] @ 386ca8 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3873b8 │ │ │ │ + bhi 387404 │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r2, [pc, #1264] @ 386c60 │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r2, [pc, #1264] @ 386cac │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3873b8 │ │ │ │ + bhi 387404 │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp r3, #4 │ │ │ │ - beq 378808 │ │ │ │ - b 378af8 │ │ │ │ + beq 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r2, [pc, #1212] @ 386c64 │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r2, [pc, #1212] @ 386cb0 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3873b8 │ │ │ │ + bhi 387404 │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1184] @ 386c68 │ │ │ │ + ldr r3, [pc, #1184] @ 386cb4 │ │ │ │ bic r1, r1, #32 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378af8 │ │ │ │ - b 37fb5c │ │ │ │ + bne 378b44 │ │ │ │ + b 37fba8 │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r2, [pc, #1156] @ 386c6c │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r2, [pc, #1156] @ 386cb8 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3873b8 │ │ │ │ + bhi 387404 │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r3, #8 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 37ad5c │ │ │ │ - b 378af8 │ │ │ │ + beq 37ada8 │ │ │ │ + b 378b44 │ │ │ │ cmp r1, #8960 @ 0x2300 │ │ │ │ - beq 378808 │ │ │ │ - b 378af8 │ │ │ │ + beq 378854 │ │ │ │ + b 378b44 │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r2, [pc, #1088] @ 386c70 │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r2, [pc, #1088] @ 386cbc │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3873b8 │ │ │ │ + bhi 387404 │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 37d834 │ │ │ │ - ldr r2, [pc, #1048] @ 386c74 │ │ │ │ + bhi 37d880 │ │ │ │ + ldr r2, [pc, #1048] @ 386cc0 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3873b8 │ │ │ │ + bhi 387404 │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1020] @ 386c78 │ │ │ │ + ldr r2, [pc, #1020] @ 386cc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #996] @ 386c7c │ │ │ │ + ldr r2, [pc, #996] @ 386cc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #972] @ 386c80 │ │ │ │ + ldr r2, [pc, #972] @ 386ccc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #948] @ 386c84 │ │ │ │ + ldr r2, [pc, #948] @ 386cd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #924] @ 386c88 │ │ │ │ + ldr r2, [pc, #924] @ 386cd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #900] @ 386c8c │ │ │ │ + ldr r2, [pc, #900] @ 386cd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #876] @ 386c90 │ │ │ │ + ldr r2, [pc, #876] @ 386cdc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #852] @ 386c94 │ │ │ │ + ldr r2, [pc, #852] @ 386ce0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #828] @ 386c98 │ │ │ │ + ldr r2, [pc, #828] @ 386ce4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #804] @ 386c9c │ │ │ │ + ldr r2, [pc, #804] @ 386ce8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #780] @ 386ca0 │ │ │ │ + ldr r2, [pc, #780] @ 386cec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #756] @ 386ca4 │ │ │ │ + ldr r2, [pc, #756] @ 386cf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #732] @ 386ca8 │ │ │ │ + ldr r2, [pc, #732] @ 386cf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #708] @ 386cac │ │ │ │ + ldr r2, [pc, #708] @ 386cf8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #684] @ 386cb0 │ │ │ │ + ldr r2, [pc, #684] @ 386cfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #660] @ 386cb4 │ │ │ │ + ldr r2, [pc, #660] @ 386d00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #636] @ 386cb8 │ │ │ │ + ldr r2, [pc, #636] @ 386d04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #612] @ 386cbc │ │ │ │ + ldr r2, [pc, #612] @ 386d08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #588] @ 386cc0 │ │ │ │ + ldr r2, [pc, #588] @ 386d0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #564] @ 386cc4 │ │ │ │ + ldr r2, [pc, #564] @ 386d10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - addseq r1, sp, ip, ror #6 │ │ │ │ - addseq r9, lr, r4, asr #14 │ │ │ │ - addseq r1, sp, ip, lsr #11 │ │ │ │ - addseq sl, lr, ip, lsr #28 │ │ │ │ - addseq r1, sp, r8, lsl #6 │ │ │ │ - @ instruction: 0x009d12f0 │ │ │ │ - @ instruction: 0x009d12d8 │ │ │ │ - addseq r1, sp, r0, asr #5 │ │ │ │ - addseq r1, sp, r8, lsr #5 │ │ │ │ - umullseq r1, sp, r0, r2 │ │ │ │ - addseq r1, sp, r8, ror r2 │ │ │ │ - addseq r1, sp, r0, ror #4 │ │ │ │ - addseq r1, sp, r8, asr #4 │ │ │ │ - addseq r1, sp, r0, lsr r2 │ │ │ │ - addseq r1, sp, r8, lsl r2 │ │ │ │ - addseq r1, sp, r0, lsl #4 │ │ │ │ - addseq r1, sp, r8, ror #3 │ │ │ │ - @ instruction: 0x009d11d0 │ │ │ │ - @ instruction: 0x009d11b8 │ │ │ │ - addseq r1, sp, r0, lsr #3 │ │ │ │ - addseq r1, sp, r8, lsl #3 │ │ │ │ - addseq r1, sp, r0, ror r1 │ │ │ │ - addseq r8, lr, r8, ror lr │ │ │ │ - addseq r9, lr, ip, ror #30 │ │ │ │ - addseq r1, sp, r4, lsr #2 │ │ │ │ - addseq r1, sp, ip, lsl #2 │ │ │ │ - ldrsheq r1, [sp], r4 │ │ │ │ - ldrsbeq r1, [sp], ip │ │ │ │ - addseq r9, lr, ip, ror #15 │ │ │ │ - addseq sl, lr, r4, ror #27 │ │ │ │ - addseq r9, lr, r8, asr r1 │ │ │ │ - addseq sl, lr, r0, ror #25 │ │ │ │ - @ instruction: 0x009ea8b0 │ │ │ │ - addseq r1, sp, r8, lsr r0 │ │ │ │ + addseq r1, sp, r0, ror #6 │ │ │ │ + addseq r9, lr, r8, lsr r7 │ │ │ │ + addseq r1, sp, r0, lsr #11 │ │ │ │ + addseq sl, lr, r0, lsr #28 │ │ │ │ + @ instruction: 0x009d12fc │ │ │ │ + addseq r1, sp, r4, ror #5 │ │ │ │ + addseq r1, sp, ip, asr #5 │ │ │ │ + @ instruction: 0x009d12b4 │ │ │ │ + umullseq r1, sp, ip, r2 │ │ │ │ + addseq r1, sp, r4, lsl #5 │ │ │ │ + addseq r1, sp, ip, ror #4 │ │ │ │ + addseq r1, sp, r4, asr r2 │ │ │ │ + addseq r1, sp, ip, lsr r2 │ │ │ │ + addseq r1, sp, r4, lsr #4 │ │ │ │ + addseq r1, sp, ip, lsl #4 │ │ │ │ + @ instruction: 0x009d11f4 │ │ │ │ + @ instruction: 0x009d11dc │ │ │ │ + addseq r1, sp, r4, asr #3 │ │ │ │ + addseq r1, sp, ip, lsr #3 │ │ │ │ + umullseq r1, sp, r4, r1 │ │ │ │ + addseq r1, sp, ip, ror r1 │ │ │ │ + addseq r1, sp, r4, ror #2 │ │ │ │ + addseq r8, lr, ip, ror #28 │ │ │ │ + addseq r9, lr, r0, ror #30 │ │ │ │ + addseq r1, sp, r8, lsl r1 │ │ │ │ + addseq r1, sp, r0, lsl #2 │ │ │ │ + addseq r1, sp, r8, ror #1 │ │ │ │ + ldrsbeq r1, [sp], r0 │ │ │ │ + addseq r9, lr, r0, ror #15 │ │ │ │ + @ instruction: 0x009eadd8 │ │ │ │ + addseq r9, lr, ip, asr #2 │ │ │ │ + @ instruction: 0x009eacd4 │ │ │ │ + addseq sl, lr, r4, lsr #17 │ │ │ │ + addseq r1, sp, ip, lsr #32 │ │ │ │ andeq r1, r0, r1, lsl #26 │ │ │ │ - @ instruction: 0x009e9ef0 │ │ │ │ - addseq sl, lr, r4, lsr #22 │ │ │ │ - addseq lr, fp, r0, asr #3 │ │ │ │ - @ instruction: 0x009eaad0 │ │ │ │ - @ instruction: 0x009eaeb4 │ │ │ │ - addseq sl, lr, ip, lsl #29 │ │ │ │ - @ instruction: 0x009eadb4 │ │ │ │ - umullseq sl, lr, r0, sp │ │ │ │ - addseq r0, sp, r8, ror #29 │ │ │ │ - addseq sl, lr, ip, ror #25 │ │ │ │ - addseq sl, lr, r4, asr #25 │ │ │ │ - addseq sl, lr, r8, asr #23 │ │ │ │ - umullseq sl, lr, ip, fp │ │ │ │ - addseq sl, lr, r4, asr #23 │ │ │ │ - addseq sl, lr, r0, lsr #23 │ │ │ │ - @ instruction: 0x009e8db4 │ │ │ │ - addseq r8, lr, r8, lsl #27 │ │ │ │ - addseq lr, fp, r0, lsr #32 │ │ │ │ - addseq r8, lr, r4, lsr #26 │ │ │ │ - @ instruction: 0x009e8cfc │ │ │ │ - @ instruction: 0x009bdfd4 │ │ │ │ - addseq r8, lr, r4, lsr #25 │ │ │ │ - addseq r8, lr, r0, lsl #25 │ │ │ │ - addseq fp, lr, ip, asr #1 │ │ │ │ - addseq r9, lr, ip, asr #24 │ │ │ │ - addseq r9, lr, r4, lsr #24 │ │ │ │ - addseq r7, sp, ip, lsr #27 │ │ │ │ - addseq fp, lr, r4, ror r0 │ │ │ │ - addseq sl, lr, r8, ror #19 │ │ │ │ - addseq sl, lr, ip, asr #10 │ │ │ │ - addseq sl, lr, r8, lsr #10 │ │ │ │ - addseq sl, lr, r4, lsl #10 │ │ │ │ - addseq sl, lr, r0, lsr #16 │ │ │ │ - addseq r9, lr, r4, lsr #9 │ │ │ │ - addseq r9, lr, r0, lsl #9 │ │ │ │ - addseq sl, lr, r0, lsr #25 │ │ │ │ - addseq sl, lr, r8, ror ip │ │ │ │ - addseq r1, sp, r8, lsl #1 │ │ │ │ - addseq r1, sp, ip, asr r0 │ │ │ │ - addseq r0, sp, r4, lsl #23 │ │ │ │ - umullseq r0, sp, r8, fp │ │ │ │ - umullseq sp, fp, ip, sp │ │ │ │ - @ instruction: 0x009ea4f4 │ │ │ │ - @ instruction: 0x009ea4d4 │ │ │ │ - addseq r1, sp, r8, ror r1 │ │ │ │ - addseq sl, lr, ip, asr #18 │ │ │ │ - addseq sp, fp, r8, lsl sp │ │ │ │ - addseq r9, lr, r0, lsr sl │ │ │ │ - addseq r9, lr, r8, lsl #20 │ │ │ │ - addseq sp, fp, r0, asr #25 │ │ │ │ - addseq sl, lr, r8, asr r6 │ │ │ │ - addseq sl, lr, r4, lsr #12 │ │ │ │ - andeq ip, r0, r4 │ │ │ │ - ldrdeq r5, [pc], ip @ │ │ │ │ - addseq r9, lr, ip, ror ip │ │ │ │ + addseq r9, lr, r4, ror #29 │ │ │ │ + addseq sl, lr, r8, lsl fp │ │ │ │ + @ instruction: 0x009be1b4 │ │ │ │ + addseq sl, lr, r4, asr #21 │ │ │ │ + addseq sl, lr, r8, lsr #29 │ │ │ │ + addseq sl, lr, r0, lsl #29 │ │ │ │ + addseq sl, lr, r8, lsr #27 │ │ │ │ + addseq sl, lr, r4, lsl #27 │ │ │ │ + @ instruction: 0x009d0edc │ │ │ │ + addseq sl, lr, r0, ror #25 │ │ │ │ + @ instruction: 0x009eacb8 │ │ │ │ + @ instruction: 0x009eabbc │ │ │ │ + umullseq sl, lr, r0, fp │ │ │ │ + @ instruction: 0x009eabb8 │ │ │ │ + umullseq sl, lr, r4, fp │ │ │ │ + addseq r8, lr, r8, lsr #27 │ │ │ │ + addseq r8, lr, ip, ror sp │ │ │ │ + addseq lr, fp, r4, lsl r0 │ │ │ │ + addseq r8, lr, r8, lsl sp │ │ │ │ + @ instruction: 0x009e8cf0 │ │ │ │ + addseq sp, fp, r8, asr #31 │ │ │ │ + umullseq r8, lr, r8, ip │ │ │ │ + addseq r8, lr, r4, ror ip │ │ │ │ + addseq fp, lr, r0, asr #1 │ │ │ │ addseq r9, lr, r0, asr #24 │ │ │ │ - addseq r9, lr, r8, asr ip │ │ │ │ - adceq r5, pc, r3, asr fp @ │ │ │ │ - adceq r5, pc, lr, lsl fp @ │ │ │ │ + addseq r9, lr, r8, lsl ip │ │ │ │ + addseq r7, sp, r0, lsr #27 │ │ │ │ + addseq fp, lr, r8, rrx │ │ │ │ + @ instruction: 0x009ea9dc │ │ │ │ + addseq sl, lr, r0, asr #10 │ │ │ │ + addseq sl, lr, ip, lsl r5 │ │ │ │ + @ instruction: 0x009ea4f8 │ │ │ │ + addseq sl, lr, r4, lsl r8 │ │ │ │ + umullseq r9, lr, r8, r4 │ │ │ │ + addseq r9, lr, r4, ror r4 │ │ │ │ + umullseq sl, lr, r4, ip │ │ │ │ + addseq sl, lr, ip, ror #24 │ │ │ │ + addseq r1, sp, ip, ror r0 │ │ │ │ + addseq r1, sp, r0, asr r0 │ │ │ │ + addseq r0, sp, r8, ror fp │ │ │ │ + addseq r0, sp, ip, lsl #23 │ │ │ │ + umullseq sp, fp, r0, sp │ │ │ │ + addseq sl, lr, r8, ror #9 │ │ │ │ + addseq sl, lr, r8, asr #9 │ │ │ │ + addseq r1, sp, ip, ror #2 │ │ │ │ + addseq sl, lr, r0, asr #18 │ │ │ │ + addseq sp, fp, ip, lsl #26 │ │ │ │ + addseq r9, lr, r4, lsr #20 │ │ │ │ + @ instruction: 0x009e99fc │ │ │ │ + @ instruction: 0x009bdcb4 │ │ │ │ + addseq sl, lr, ip, asr #12 │ │ │ │ + addseq sl, lr, r8, lsl r6 │ │ │ │ + andeq ip, r0, r4 │ │ │ │ + ldrdeq r5, [pc], r8 @ │ │ │ │ + addseq r9, lr, r0, ror ip │ │ │ │ + addseq r9, lr, r4, lsr ip │ │ │ │ + addseq r9, lr, ip, asr #24 │ │ │ │ + adceq r5, pc, pc, asr #22 │ │ │ │ + adceq r5, pc, sl, lsl fp @ │ │ │ │ andeq r4, r0, r1 │ │ │ │ - addseq r9, lr, r4, lsr #21 │ │ │ │ - addseq r9, lr, r8, lsr r8 │ │ │ │ - addseq r9, lr, r8, lsl r8 │ │ │ │ - adceq r5, pc, r9, lsl #21 │ │ │ │ + umullseq r9, lr, r8, sl │ │ │ │ + addseq r9, lr, ip, lsr #16 │ │ │ │ + addseq r9, lr, ip, lsl #16 │ │ │ │ + adceq r5, pc, r5, lsl #21 │ │ │ │ muleq r0, r0, r4 │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ - adceq r5, pc, r8, lsr sl @ │ │ │ │ - adceq r5, pc, r3, lsl #20 │ │ │ │ - adceq r5, pc, lr, asr #19 │ │ │ │ - umlaleq r5, pc, r8, r9 @ │ │ │ │ - adceq r5, pc, lr, asr #18 │ │ │ │ - addseq r9, lr, ip, lsr #20 │ │ │ │ - @ instruction: 0x009e99fc │ │ │ │ - addseq r9, lr, r4, lsl #20 │ │ │ │ - ldrdeq r5, [pc], r1 @ │ │ │ │ - adceq r5, pc, r8, lsr #17 │ │ │ │ - adceq r5, pc, pc, ror r8 @ │ │ │ │ - adceq r5, pc, sl, asr #16 │ │ │ │ + adceq r5, pc, r4, lsr sl @ │ │ │ │ + strdeq r5, [pc], pc @ │ │ │ │ + adceq r5, pc, sl, asr #19 │ │ │ │ + umlaleq r5, pc, r4, r9 @ │ │ │ │ + adceq r5, pc, sl, asr #18 │ │ │ │ + addseq r9, lr, r0, lsr #20 │ │ │ │ + @ instruction: 0x009e99f0 │ │ │ │ + @ instruction: 0x009e99f8 │ │ │ │ + adceq r5, pc, sp, asr #17 │ │ │ │ + adceq r5, pc, r4, lsr #17 │ │ │ │ + adceq r5, pc, fp, ror r8 @ │ │ │ │ + adceq r5, pc, r6, asr #16 │ │ │ │ muleq r0, r0, r5 │ │ │ │ - adceq r5, pc, sp, lsl #16 │ │ │ │ - adceq r5, pc, r8, asr #15 │ │ │ │ - umlaleq r5, pc, pc, r7 @ │ │ │ │ - addseq r8, lr, r0, lsl #18 │ │ │ │ - addseq r0, sp, r8, lsl r7 │ │ │ │ - @ instruction: 0x009d06f0 │ │ │ │ - addseq r0, sp, r8, asr #13 │ │ │ │ - addseq r0, sp, r0, lsr #13 │ │ │ │ - addseq r0, sp, r0, asr r6 │ │ │ │ + adceq r5, pc, r9, lsl #16 │ │ │ │ + adceq r5, pc, r4, asr #15 │ │ │ │ + umlaleq r5, pc, fp, r7 @ │ │ │ │ + @ instruction: 0x009e88f4 │ │ │ │ + addseq r0, sp, ip, lsl #14 │ │ │ │ + addseq r0, sp, r4, ror #13 │ │ │ │ + @ instruction: 0x009d06bc │ │ │ │ + umullseq r0, sp, r4, r6 │ │ │ │ + addseq r0, sp, r4, asr #12 │ │ │ │ + addseq r0, sp, ip, lsl r6 │ │ │ │ addseq r0, sp, r8, lsr #12 │ │ │ │ - addseq r0, sp, r4, lsr r6 │ │ │ │ - addseq r0, sp, r4, ror #14 │ │ │ │ - @ instruction: 0x009e87fc │ │ │ │ - @ instruction: 0x009e87d8 │ │ │ │ - addseq r0, sp, r8, lsl #14 │ │ │ │ - umullseq r8, lr, ip, r7 │ │ │ │ - @ instruction: 0x009d05dc │ │ │ │ - addseq r8, lr, ip, asr r7 │ │ │ │ - addseq r8, lr, r8, lsr r7 │ │ │ │ - addseq r0, sp, r4, ror r6 │ │ │ │ - @ instruction: 0x009e86f8 │ │ │ │ - @ instruction: 0x009e86d4 │ │ │ │ - @ instruction: 0x009e86b0 │ │ │ │ - @ instruction: 0x009d02b4 │ │ │ │ - ldrsheq r0, [sp], r8 │ │ │ │ - addseq r0, sp, ip, lsr r1 │ │ │ │ - @ instruction: 0x009d04f8 │ │ │ │ - ldrsbeq r0, [sp], r8 │ │ │ │ - ldrheq r0, [sp], r0 @ │ │ │ │ + addseq r0, sp, r8, asr r7 │ │ │ │ + @ instruction: 0x009e87f0 │ │ │ │ + addseq r8, lr, ip, asr #15 │ │ │ │ + @ instruction: 0x009d06fc │ │ │ │ + umullseq r8, lr, r0, r7 │ │ │ │ + @ instruction: 0x009d05d0 │ │ │ │ + addseq r8, lr, r0, asr r7 │ │ │ │ + addseq r8, lr, ip, lsr #14 │ │ │ │ + addseq r0, sp, r8, ror #12 │ │ │ │ + addseq r8, lr, ip, ror #13 │ │ │ │ + addseq r8, lr, r8, asr #13 │ │ │ │ + addseq r8, lr, r4, lsr #13 │ │ │ │ + addseq r0, sp, r8, lsr #5 │ │ │ │ + addseq r0, sp, ip, ror #1 │ │ │ │ addseq r0, sp, r0, lsr r1 │ │ │ │ - addseq r8, lr, r0, lsl #5 │ │ │ │ - addseq r8, lr, ip, asr r2 │ │ │ │ - addseq r0, sp, r4, ror r1 │ │ │ │ - addseq pc, ip, r8, ror #31 │ │ │ │ - addseq r0, sp, ip, asr r1 │ │ │ │ - addseq r8, lr, r0, ror #3 │ │ │ │ - @ instruction: 0x009e81b8 │ │ │ │ - addseq r0, sp, r0, lsr #2 │ │ │ │ - ldrsheq r0, [sp], r8 │ │ │ │ - addseq r8, lr, r4, asr r1 │ │ │ │ - addseq r8, lr, r8, lsr #2 │ │ │ │ - addseq r0, sp, r8, lsl #1 │ │ │ │ - addseq pc, ip, r8, lsl #30 │ │ │ │ - addseq pc, ip, r0, ror #29 │ │ │ │ - addseq r8, lr, r4, lsr #1 │ │ │ │ + addseq r0, sp, ip, ror #9 │ │ │ │ + addseq r0, sp, ip, asr #1 │ │ │ │ + addseq r0, sp, r4, lsr #1 │ │ │ │ + addseq r0, sp, r4, lsr #2 │ │ │ │ + addseq r8, lr, r4, ror r2 │ │ │ │ + addseq r8, lr, r0, asr r2 │ │ │ │ + addseq r0, sp, r8, ror #2 │ │ │ │ + @ instruction: 0x009cffdc │ │ │ │ + addseq r0, sp, r0, asr r1 │ │ │ │ + @ instruction: 0x009e81d4 │ │ │ │ + addseq r8, lr, ip, lsr #3 │ │ │ │ + addseq r0, sp, r4, lsl r1 │ │ │ │ + addseq r0, sp, ip, ror #1 │ │ │ │ + addseq r8, lr, r8, asr #2 │ │ │ │ + addseq r8, lr, ip, lsl r1 │ │ │ │ + addseq r0, sp, ip, ror r0 │ │ │ │ + @ instruction: 0x009cfefc │ │ │ │ + @ instruction: 0x009cfed4 │ │ │ │ + umullseq r8, lr, r8, r0 │ │ │ │ + @ instruction: 0x009cfeb8 │ │ │ │ + addseq pc, ip, r0, ror #28 │ │ │ │ + addseq pc, ip, r8, lsr lr @ │ │ │ │ + addseq pc, ip, ip, lsr pc @ │ │ │ │ + addseq r8, lr, r0 │ │ │ │ + @ instruction: 0x009e7fd8 │ │ │ │ addseq pc, ip, r4, asr #29 │ │ │ │ - addseq pc, ip, ip, ror #28 │ │ │ │ - addseq pc, ip, r4, asr #28 │ │ │ │ - addseq pc, ip, r8, asr #30 │ │ │ │ - addseq r8, lr, ip │ │ │ │ - addseq r7, lr, r4, ror #31 │ │ │ │ - @ instruction: 0x009cfed0 │ │ │ │ - addseq pc, ip, r0, asr #29 │ │ │ │ - addseq r7, lr, r8, ror pc │ │ │ │ - addseq r7, lr, r4, asr #30 │ │ │ │ - @ instruction: 0x009cfed8 │ │ │ │ - addseq pc, ip, r8, lsr #29 │ │ │ │ - @ instruction: 0x009e7edc │ │ │ │ - addseq r7, lr, ip, lsr #29 │ │ │ │ - addseq pc, ip, r0, asr #28 │ │ │ │ - addseq r7, lr, ip, asr lr │ │ │ │ - addseq r7, lr, r8, lsr #28 │ │ │ │ - @ instruction: 0x009cfdd4 │ │ │ │ - addseq r7, lr, r0, ror #30 │ │ │ │ + @ instruction: 0x009cfeb4 │ │ │ │ + addseq r7, lr, ip, ror #30 │ │ │ │ addseq r7, lr, r8, lsr pc │ │ │ │ - addseq r7, lr, r0, lsl pc │ │ │ │ - addseq r7, lr, ip, ror #29 │ │ │ │ - addseq r7, lr, r8, asr #29 │ │ │ │ - addseq r7, lr, r4, lsr #29 │ │ │ │ - addseq pc, ip, r8, asr #26 │ │ │ │ - addseq r6, sp, r4, ror #23 │ │ │ │ - addseq r8, lr, r0, lsr #22 │ │ │ │ - @ instruction: 0x009bccf0 │ │ │ │ - @ instruction: 0x009e85f0 │ │ │ │ - @ instruction: 0x009bccb8 │ │ │ │ - @ instruction: 0x009e8ebc │ │ │ │ - addseq r8, lr, r0, lsl #26 │ │ │ │ - addseq ip, fp, r4, ror #24 │ │ │ │ - addseq r8, lr, r0, ror #24 │ │ │ │ - addseq ip, fp, ip, lsr #24 │ │ │ │ - addseq r8, lr, ip, asr fp │ │ │ │ - @ instruction: 0x009bcbf0 │ │ │ │ - @ instruction: 0x009bcbd0 │ │ │ │ - @ instruction: 0x009bcbb0 │ │ │ │ - @ instruction: 0x009e84b0 │ │ │ │ - umullseq r8, lr, r8, r4 │ │ │ │ - addseq ip, fp, r4, ror #22 │ │ │ │ - addseq ip, fp, r4, asr #22 │ │ │ │ - addseq ip, fp, r4, lsr #22 │ │ │ │ - addseq ip, fp, r8, lsl #22 │ │ │ │ - umullseq r8, lr, r8, r8 │ │ │ │ - @ instruction: 0x009bcad0 │ │ │ │ - addseq r8, lr, r4, lsr #19 │ │ │ │ - umullseq ip, fp, r8, sl │ │ │ │ - addseq ip, fp, r8, ror sl │ │ │ │ - addseq ip, fp, ip, asr sl │ │ │ │ - ldr r2, [pc, #-300] @ 386cc8 │ │ │ │ + addseq pc, ip, ip, asr #29 │ │ │ │ + umullseq pc, ip, ip, lr @ │ │ │ │ + @ instruction: 0x009e7ed0 │ │ │ │ + addseq r7, lr, r0, lsr #29 │ │ │ │ + addseq pc, ip, r4, lsr lr @ │ │ │ │ + addseq r7, lr, r0, asr lr │ │ │ │ + addseq r7, lr, ip, lsl lr │ │ │ │ + addseq pc, ip, r8, asr #27 │ │ │ │ + addseq r7, lr, r4, asr pc │ │ │ │ + addseq r7, lr, ip, lsr #30 │ │ │ │ + addseq r7, lr, r4, lsl #30 │ │ │ │ + addseq r7, lr, r0, ror #29 │ │ │ │ + @ instruction: 0x009e7ebc │ │ │ │ + umullseq r7, lr, r8, lr │ │ │ │ + addseq pc, ip, ip, lsr sp @ │ │ │ │ + @ instruction: 0x009d6bd8 │ │ │ │ + addseq r8, lr, r4, lsl fp │ │ │ │ + addseq ip, fp, r4, ror #25 │ │ │ │ + addseq r8, lr, r4, ror #11 │ │ │ │ + addseq ip, fp, ip, lsr #25 │ │ │ │ + @ instruction: 0x009e8eb0 │ │ │ │ + @ instruction: 0x009e8cf4 │ │ │ │ + addseq ip, fp, r8, asr ip │ │ │ │ + addseq r8, lr, r4, asr ip │ │ │ │ + addseq ip, fp, r0, lsr #24 │ │ │ │ + addseq r8, lr, r0, asr fp │ │ │ │ + addseq ip, fp, r4, ror #23 │ │ │ │ + addseq ip, fp, r4, asr #23 │ │ │ │ + addseq ip, fp, r4, lsr #23 │ │ │ │ + addseq r8, lr, r4, lsr #9 │ │ │ │ + addseq r8, lr, ip, lsl #9 │ │ │ │ + addseq ip, fp, r8, asr fp │ │ │ │ + addseq ip, fp, r8, lsr fp │ │ │ │ + addseq ip, fp, r8, lsl fp │ │ │ │ + @ instruction: 0x009bcafc │ │ │ │ + addseq r8, lr, ip, lsl #17 │ │ │ │ + addseq ip, fp, r4, asr #21 │ │ │ │ + umullseq r8, lr, r8, r9 │ │ │ │ + addseq ip, fp, ip, lsl #21 │ │ │ │ + addseq ip, fp, ip, ror #20 │ │ │ │ + addseq ip, fp, r0, asr sl │ │ │ │ + ldr r2, [pc, #-300] @ 386d14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-324] @ 386ccc │ │ │ │ + ldr r2, [pc, #-324] @ 386d18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-348] @ 386cd0 │ │ │ │ + ldr r2, [pc, #-348] @ 386d1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-372] @ 386cd4 │ │ │ │ + ldr r2, [pc, #-372] @ 386d20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-396] @ 386cd8 │ │ │ │ + ldr r2, [pc, #-396] @ 386d24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-420] @ 386cdc │ │ │ │ + ldr r2, [pc, #-420] @ 386d28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-444] @ 386ce0 │ │ │ │ + ldr r2, [pc, #-444] @ 386d2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-468] @ 386ce4 │ │ │ │ + ldr r2, [pc, #-468] @ 386d30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-492] @ 386ce8 │ │ │ │ + ldr r2, [pc, #-492] @ 386d34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-516] @ 386cec │ │ │ │ + ldr r2, [pc, #-516] @ 386d38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-540] @ 386cf0 │ │ │ │ + ldr r2, [pc, #-540] @ 386d3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-564] @ 386cf4 │ │ │ │ + ldr r2, [pc, #-564] @ 386d40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-588] @ 386cf8 │ │ │ │ + ldr r2, [pc, #-588] @ 386d44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-612] @ 386cfc │ │ │ │ + ldr r2, [pc, #-612] @ 386d48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-636] @ 386d00 │ │ │ │ + ldr r2, [pc, #-636] @ 386d4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-660] @ 386d04 │ │ │ │ + ldr r2, [pc, #-660] @ 386d50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-684] @ 386d08 │ │ │ │ + ldr r2, [pc, #-684] @ 386d54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-708] @ 386d0c │ │ │ │ + ldr r2, [pc, #-708] @ 386d58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-732] @ 386d10 │ │ │ │ + ldr r2, [pc, #-732] @ 386d5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-756] @ 386d14 │ │ │ │ + ldr r2, [pc, #-756] @ 386d60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-780] @ 386d18 │ │ │ │ + ldr r2, [pc, #-780] @ 386d64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-804] @ 386d1c │ │ │ │ + ldr r2, [pc, #-804] @ 386d68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-828] @ 386d20 │ │ │ │ + ldr r2, [pc, #-828] @ 386d6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-852] @ 386d24 │ │ │ │ + ldr r2, [pc, #-852] @ 386d70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-876] @ 386d28 │ │ │ │ + ldr r2, [pc, #-876] @ 386d74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-900] @ 386d2c │ │ │ │ + ldr r2, [pc, #-900] @ 386d78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-924] @ 386d30 │ │ │ │ + ldr r2, [pc, #-924] @ 386d7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-948] @ 386d34 │ │ │ │ + ldr r2, [pc, #-948] @ 386d80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-972] @ 386d38 │ │ │ │ + ldr r2, [pc, #-972] @ 386d84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-996] @ 386d3c │ │ │ │ + ldr r2, [pc, #-996] @ 386d88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1020] @ 386d40 │ │ │ │ + ldr r2, [pc, #-1020] @ 386d8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1044] @ 386d44 │ │ │ │ + ldr r2, [pc, #-1044] @ 386d90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1068] @ 386d48 │ │ │ │ + ldr r2, [pc, #-1068] @ 386d94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1092] @ 386d4c │ │ │ │ + ldr r2, [pc, #-1092] @ 386d98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1116] @ 386d50 │ │ │ │ + ldr r2, [pc, #-1116] @ 386d9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1140] @ 386d54 │ │ │ │ + ldr r2, [pc, #-1140] @ 386da0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1164] @ 386d58 │ │ │ │ + ldr r2, [pc, #-1164] @ 386da4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1188] @ 386d5c │ │ │ │ + ldr r2, [pc, #-1188] @ 386da8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1212] @ 386d60 │ │ │ │ + ldr r2, [pc, #-1212] @ 386dac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1236] @ 386d64 │ │ │ │ + ldr r2, [pc, #-1236] @ 386db0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1260] @ 386d68 │ │ │ │ + ldr r2, [pc, #-1260] @ 386db4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1284] @ 386d6c │ │ │ │ + ldr r2, [pc, #-1284] @ 386db8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1308] @ 386d70 │ │ │ │ + ldr r2, [pc, #-1308] @ 386dbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1332] @ 386d74 │ │ │ │ + ldr r2, [pc, #-1332] @ 386dc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1356] @ 386d78 │ │ │ │ + ldr r2, [pc, #-1356] @ 386dc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1380] @ 386d7c │ │ │ │ + ldr r2, [pc, #-1380] @ 386dc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1404] @ 386d80 │ │ │ │ + ldr r2, [pc, #-1404] @ 386dcc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1428] @ 386d84 │ │ │ │ + ldr r2, [pc, #-1428] @ 386dd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1452] @ 386d88 │ │ │ │ + ldr r2, [pc, #-1452] @ 386dd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1476] @ 386d8c │ │ │ │ + ldr r2, [pc, #-1476] @ 386dd8 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ce18 │ │ │ │ - ldr r2, [pc, #-1500] @ 386d90 │ │ │ │ + b 37ce64 │ │ │ │ + ldr r2, [pc, #-1500] @ 386ddc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1524] @ 386d94 │ │ │ │ + ldr r2, [pc, #-1524] @ 386de0 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f704 │ │ │ │ - ldr r2, [pc, #-1548] @ 386d98 │ │ │ │ + b 37f750 │ │ │ │ + ldr r2, [pc, #-1548] @ 386de4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1572] @ 386d9c │ │ │ │ + ldr r2, [pc, #-1572] @ 386de8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1596] @ 386da0 │ │ │ │ + ldr r2, [pc, #-1596] @ 386dec │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cebc │ │ │ │ - ldr r2, [pc, #-1620] @ 386da4 │ │ │ │ + b 37cf08 │ │ │ │ + ldr r2, [pc, #-1620] @ 386df0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1644] @ 386da8 │ │ │ │ + ldr r2, [pc, #-1644] @ 386df4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1672] @ 386dac │ │ │ │ + ldr r2, [pc, #-1672] @ 386df8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1696] @ 386db0 │ │ │ │ + ldr r2, [pc, #-1696] @ 386dfc │ │ │ │ mov r3, #15 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1724] @ 386db4 │ │ │ │ + ldr r2, [pc, #-1724] @ 386e00 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1752] @ 386db8 │ │ │ │ + ldr r2, [pc, #-1752] @ 386e04 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cd38 │ │ │ │ - ldr r2, [pc, #-1776] @ 386dbc │ │ │ │ + b 37cd84 │ │ │ │ + ldr r2, [pc, #-1776] @ 386e08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381cf8 │ │ │ │ - ldr r2, [pc, #-1796] @ 386dc0 │ │ │ │ + b 381d44 │ │ │ │ + ldr r2, [pc, #-1796] @ 386e0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381cf8 │ │ │ │ - ldr r2, [pc, #-1816] @ 386dc4 │ │ │ │ + b 381d44 │ │ │ │ + ldr r2, [pc, #-1816] @ 386e10 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1844] @ 386dc8 │ │ │ │ + ldr r2, [pc, #-1844] @ 386e14 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1872] @ 386dcc │ │ │ │ + ldr r2, [pc, #-1872] @ 386e18 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cf0c │ │ │ │ - ldr r2, [pc, #-1896] @ 386dd0 │ │ │ │ + b 37cf58 │ │ │ │ + ldr r2, [pc, #-1896] @ 386e1c │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r2, [pc, #-1920] @ 386dd4 │ │ │ │ + b 37d634 │ │ │ │ + ldr r2, [pc, #-1920] @ 386e20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1944] @ 386dd8 │ │ │ │ + ldr r2, [pc, #-1944] @ 386e24 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d0b0 │ │ │ │ - ldr r2, [pc, #-1968] @ 386ddc │ │ │ │ + b 37d0fc │ │ │ │ + ldr r2, [pc, #-1968] @ 386e28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1992] @ 386de0 │ │ │ │ + ldr r2, [pc, #-1992] @ 386e2c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2020] @ 386de4 │ │ │ │ + ldr r2, [pc, #-2020] @ 386e30 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e828 │ │ │ │ - ldr r2, [pc, #-2044] @ 386de8 │ │ │ │ + b 37e874 │ │ │ │ + ldr r2, [pc, #-2044] @ 386e34 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d5e8 │ │ │ │ - ldr r3, [pc, #748] @ 3878ec │ │ │ │ + b 37d634 │ │ │ │ + ldr r3, [pc, #748] @ 387938 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 38765c │ │ │ │ + bhi 3876a8 │ │ │ │ cmp r0, #1024 @ 0x400 │ │ │ │ - bcs 38763c │ │ │ │ + bcs 387688 │ │ │ │ cmp r0, #604 @ 0x25c │ │ │ │ - bhi 387890 │ │ │ │ + bhi 3878dc │ │ │ │ cmp r0, #576 @ 0x240 │ │ │ │ - bcc 38769c │ │ │ │ - ldr r3, [pc, #716] @ 3878f0 │ │ │ │ + bcc 3876e8 │ │ │ │ + ldr r3, [pc, #716] @ 38793c │ │ │ │ sub r0, r0, #576 @ 0x240 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #28 │ │ │ │ - bhi 3876d0 │ │ │ │ + bhi 38771c │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #688] @ 3878f4 │ │ │ │ + ldr r3, [pc, #688] @ 387940 │ │ │ │ sub r0, r0, #1024 @ 0x400 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #28 │ │ │ │ - bhi 3876c4 │ │ │ │ + bhi 387710 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #660] @ 3878f8 │ │ │ │ + ldr r3, [pc, #660] @ 387944 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 387878 │ │ │ │ + bhi 3878c4 │ │ │ │ cmp r0, #1792 @ 0x700 │ │ │ │ - bcc 3878b0 │ │ │ │ - ldr r3, [pc, #644] @ 3878fc │ │ │ │ + bcc 3878fc │ │ │ │ + ldr r3, [pc, #644] @ 387948 │ │ │ │ sub r0, r0, #1792 @ 0x700 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #60 @ 0x3c │ │ │ │ - bhi 387690 │ │ │ │ + bhi 3876dc │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #616] @ 387900 │ │ │ │ + ldr r0, [pc, #616] @ 38794c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #320 @ 0x140 │ │ │ │ - beq 3878a4 │ │ │ │ - bhi 3876dc │ │ │ │ + beq 3878f0 │ │ │ │ + bhi 387728 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 387704 │ │ │ │ + beq 387750 │ │ │ │ cmp r0, #256 @ 0x100 │ │ │ │ - bne 3878d4 │ │ │ │ - ldr r0, [pc, #580] @ 387904 │ │ │ │ + bne 387920 │ │ │ │ + ldr r0, [pc, #580] @ 387950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #572] @ 387908 │ │ │ │ + ldr r0, [pc, #572] @ 387954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #564] @ 38790c │ │ │ │ + ldr r0, [pc, #564] @ 387958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #512 @ 0x200 │ │ │ │ - beq 3876f8 │ │ │ │ + beq 387744 │ │ │ │ cmp r0, #516 @ 0x204 │ │ │ │ - bne 3878e0 │ │ │ │ - ldr r0, [pc, #540] @ 387910 │ │ │ │ + bne 38792c │ │ │ │ + ldr r0, [pc, #540] @ 38795c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #532] @ 387914 │ │ │ │ + ldr r0, [pc, #532] @ 387960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #524] @ 387918 │ │ │ │ + ldr r0, [pc, #524] @ 387964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #516] @ 38791c │ │ │ │ + ldr r0, [pc, #516] @ 387968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #508] @ 387920 │ │ │ │ + ldr r0, [pc, #508] @ 38796c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #500] @ 387924 │ │ │ │ + ldr r0, [pc, #500] @ 387970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #492] @ 387928 │ │ │ │ + ldr r0, [pc, #492] @ 387974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #484] @ 38792c │ │ │ │ + ldr r0, [pc, #484] @ 387978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #476] @ 387930 │ │ │ │ + ldr r0, [pc, #476] @ 38797c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #468] @ 387934 │ │ │ │ + ldr r0, [pc, #468] @ 387980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #460] @ 387938 │ │ │ │ + ldr r0, [pc, #460] @ 387984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #452] @ 38793c │ │ │ │ + ldr r0, [pc, #452] @ 387988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #444] @ 387940 │ │ │ │ + ldr r0, [pc, #444] @ 38798c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #436] @ 387944 │ │ │ │ + ldr r0, [pc, #436] @ 387990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #428] @ 387948 │ │ │ │ + ldr r0, [pc, #428] @ 387994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #420] @ 38794c │ │ │ │ + ldr r0, [pc, #420] @ 387998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #412] @ 387950 │ │ │ │ + ldr r0, [pc, #412] @ 38799c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #404] @ 387954 │ │ │ │ + ldr r0, [pc, #404] @ 3879a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #396] @ 387958 │ │ │ │ + ldr r0, [pc, #396] @ 3879a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #388] @ 38795c │ │ │ │ + ldr r0, [pc, #388] @ 3879a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #380] @ 387960 │ │ │ │ + ldr r0, [pc, #380] @ 3879ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #372] @ 387964 │ │ │ │ + ldr r0, [pc, #372] @ 3879b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #364] @ 387968 │ │ │ │ + ldr r0, [pc, #364] @ 3879b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #356] @ 38796c │ │ │ │ + ldr r0, [pc, #356] @ 3879b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #348] @ 387970 │ │ │ │ + ldr r0, [pc, #348] @ 3879bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #340] @ 387974 │ │ │ │ + ldr r0, [pc, #340] @ 3879c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #332] @ 387978 │ │ │ │ + ldr r0, [pc, #332] @ 3879c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #324] @ 38797c │ │ │ │ + ldr r0, [pc, #324] @ 3879c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #316] @ 387980 │ │ │ │ + ldr r0, [pc, #316] @ 3879cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #308] @ 387984 │ │ │ │ + ldr r0, [pc, #308] @ 3879d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #300] @ 387988 │ │ │ │ + ldr r0, [pc, #300] @ 3879d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #292] @ 38798c │ │ │ │ + ldr r0, [pc, #292] @ 3879d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #284] @ 387990 │ │ │ │ + ldr r0, [pc, #284] @ 3879dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #276] @ 387994 │ │ │ │ + ldr r3, [pc, #276] @ 3879e0 │ │ │ │ cmp r0, r3 │ │ │ │ - bne 3878bc │ │ │ │ - ldr r0, [pc, #268] @ 387998 │ │ │ │ + bne 387908 │ │ │ │ + ldr r0, [pc, #268] @ 3879e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #768 @ 0x300 │ │ │ │ - bne 3878c8 │ │ │ │ - ldr r0, [pc, #252] @ 38799c │ │ │ │ + bne 387914 │ │ │ │ + ldr r0, [pc, #252] @ 3879e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #244] @ 3879a0 │ │ │ │ + ldr r0, [pc, #244] @ 3879ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #236] @ 3879a4 │ │ │ │ + ldr r0, [pc, #236] @ 3879f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #228] @ 3879a8 │ │ │ │ + ldr r0, [pc, #228] @ 3879f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #220] @ 3879ac │ │ │ │ + ldr r0, [pc, #220] @ 3879f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #212] @ 3879b0 │ │ │ │ + ldr r0, [pc, #212] @ 3879fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #204] @ 3879b4 │ │ │ │ + ldr r0, [pc, #204] @ 387a00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, ip, lsl r4 │ │ │ │ - ldrdeq r4, [pc], sl @ │ │ │ │ - ldrdeq r4, [pc], r7 @ │ │ │ │ + ldrdeq r4, [pc], r6 @ │ │ │ │ + ldrdeq r4, [pc], r3 @ │ │ │ │ andeq r0, r0, ip, lsr r7 │ │ │ │ - adceq r4, pc, r0, asr #19 │ │ │ │ - addseq r8, ip, r8, lsr r6 │ │ │ │ - addseq r9, lr, r0, asr #30 │ │ │ │ - addseq r8, ip, r4, lsl #12 │ │ │ │ + @ instruction: 0x00af49bc │ │ │ │ + addseq r8, ip, ip, lsr #12 │ │ │ │ + addseq r9, lr, r4, lsr pc │ │ │ │ @ instruction: 0x009c85f8 │ │ │ │ - addseq r9, lr, r8, asr #30 │ │ │ │ - addseq r9, lr, r0, lsr #30 │ │ │ │ - addseq r9, lr, r4, ror #29 │ │ │ │ + addseq r8, ip, ip, ror #11 │ │ │ │ + addseq r9, lr, ip, lsr pc │ │ │ │ + addseq r9, lr, r4, lsl pc │ │ │ │ + @ instruction: 0x009e9ed8 │ │ │ │ + addseq sl, lr, r8, lsl #1 │ │ │ │ umullseq sl, lr, r4, r0 │ │ │ │ - addseq sl, lr, r0, lsr #1 │ │ │ │ + addseq sl, lr, ip, lsl r0 │ │ │ │ addseq sl, lr, r8, lsr #32 │ │ │ │ addseq sl, lr, r4, lsr r0 │ │ │ │ - addseq sl, lr, r0, asr #32 │ │ │ │ - addseq sl, lr, r4, asr #32 │ │ │ │ + addseq sl, lr, r8, lsr r0 │ │ │ │ + @ instruction: 0x009e9fbc │ │ │ │ addseq r9, lr, r8, asr #31 │ │ │ │ - @ instruction: 0x009e9fd4 │ │ │ │ + addseq sl, lr, r0, lsr #3 │ │ │ │ addseq sl, lr, ip, lsr #3 │ │ │ │ - @ instruction: 0x009ea1b8 │ │ │ │ + addseq sl, lr, r4, asr #1 │ │ │ │ ldrsbeq sl, [lr], r0 │ │ │ │ ldrsbeq sl, [lr], ip │ │ │ │ addseq sl, lr, r8, ror #1 │ │ │ │ ldrsheq sl, [lr], r4 │ │ │ │ - addseq sl, lr, r0, lsl #2 │ │ │ │ + addseq sl, lr, r4, lsl #2 │ │ │ │ addseq sl, lr, r0, lsl r1 │ │ │ │ addseq sl, lr, ip, lsl r1 │ │ │ │ - addseq sl, lr, r8, lsr #2 │ │ │ │ - addseq sl, lr, r0, lsr #32 │ │ │ │ - addseq sl, lr, r0, lsr r0 │ │ │ │ - addseq sl, lr, r0, asr #32 │ │ │ │ - addseq r9, lr, r4, asr #31 │ │ │ │ - @ instruction: 0x009e9fd4 │ │ │ │ - addseq r9, lr, ip, asr #29 │ │ │ │ - addseq r9, lr, r4, lsr #29 │ │ │ │ - addseq r9, lr, ip, ror lr │ │ │ │ - addseq r9, lr, r8, asr lr │ │ │ │ - addseq r9, lr, ip, lsr #28 │ │ │ │ + addseq sl, lr, r4, lsl r0 │ │ │ │ + addseq sl, lr, r4, lsr #32 │ │ │ │ + addseq sl, lr, r4, lsr r0 │ │ │ │ + @ instruction: 0x009e9fb8 │ │ │ │ + addseq r9, lr, r8, asr #31 │ │ │ │ + addseq r9, lr, r0, asr #29 │ │ │ │ + umullseq r9, lr, r8, lr │ │ │ │ + addseq r9, lr, r0, ror lr │ │ │ │ + addseq r9, lr, ip, asr #28 │ │ │ │ + addseq r9, lr, r0, lsr #28 │ │ │ │ + addseq r9, lr, r4, ror #27 │ │ │ │ @ instruction: 0x009e9df0 │ │ │ │ - @ instruction: 0x009e9dfc │ │ │ │ andeq r1, r0, r4, lsl r1 │ │ │ │ - addseq sl, lr, r8, asr #1 │ │ │ │ - addseq r9, lr, r4, ror lr │ │ │ │ - addseq r9, lr, r0, ror #26 │ │ │ │ - addseq r8, ip, r8, lsl r4 │ │ │ │ + ldrheq sl, [lr], ip │ │ │ │ + addseq r9, lr, r8, ror #28 │ │ │ │ + addseq r9, lr, r4, asr sp │ │ │ │ addseq r8, ip, ip, lsl #8 │ │ │ │ addseq r8, ip, r0, lsl #8 │ │ │ │ @ instruction: 0x009c83f4 │ │ │ │ addseq r8, ip, r8, ror #7 │ │ │ │ + @ instruction: 0x009c83dc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov ip, r1 │ │ │ │ - ldr r1, [pc, #4064] @ 3889b4 │ │ │ │ + ldr r1, [pc, #4064] @ 388a00 │ │ │ │ sub sp, sp, #8 │ │ │ │ cmp ip, r1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - bhi 387a7c │ │ │ │ + bhi 387ac8 │ │ │ │ cmp ip, #1024 @ 0x400 │ │ │ │ - bcs 387a24 │ │ │ │ + bcs 387a70 │ │ │ │ cmp ip, #604 @ 0x25c │ │ │ │ - bhi 38823c │ │ │ │ + bhi 388288 │ │ │ │ cmp ip, #576 @ 0x240 │ │ │ │ - bcc 387aec │ │ │ │ - ldr r3, [pc, #4016] @ 3889b8 │ │ │ │ + bcc 387b38 │ │ │ │ + ldr r3, [pc, #4016] @ 388a04 │ │ │ │ sub ip, ip, #576 @ 0x240 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp ip, #28 │ │ │ │ - bhi 387a58 │ │ │ │ + bhi 387aa4 │ │ │ │ add ip, ip, ip │ │ │ │ ldrh ip, [r3, ip] │ │ │ │ add pc, pc, ip, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub ip, ip, #1024 @ 0x400 │ │ │ │ lsl ip, ip, #16 │ │ │ │ lsr ip, ip, #16 │ │ │ │ mov r7, #1 │ │ │ │ lsl ip, r7, ip │ │ │ │ - ldr r2, [pc, #3964] @ 3889bc │ │ │ │ + ldr r2, [pc, #3964] @ 388a08 │ │ │ │ and r2, r2, ip │ │ │ │ cmp r2, #0 │ │ │ │ - bne 387b28 │ │ │ │ - ldr r3, [pc, #3952] @ 3889c0 │ │ │ │ + bne 387b74 │ │ │ │ + ldr r3, [pc, #3952] @ 388a0c │ │ │ │ and r3, r3, ip │ │ │ │ cmp r3, #0 │ │ │ │ - bne 387b8c │ │ │ │ - ldr r2, [pc, #3940] @ 3889c4 │ │ │ │ + bne 387bd8 │ │ │ │ + ldr r2, [pc, #3940] @ 388a10 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - ldr r2, [pc, #3908] @ 3889c8 │ │ │ │ + ldr r2, [pc, #3908] @ 388a14 │ │ │ │ cmp ip, r2 │ │ │ │ - bhi 388ecc │ │ │ │ + bhi 388f18 │ │ │ │ cmp ip, #1824 @ 0x720 │ │ │ │ - bcs 387be8 │ │ │ │ + bcs 387c34 │ │ │ │ sub ip, ip, #1792 @ 0x700 │ │ │ │ lsl ip, ip, #16 │ │ │ │ lsr ip, ip, #16 │ │ │ │ cmp ip, #28 │ │ │ │ - bhi 387a58 │ │ │ │ - ldr r2, [pc, #3872] @ 3889cc │ │ │ │ + bhi 387aa4 │ │ │ │ + ldr r2, [pc, #3872] @ 388a18 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl ip │ │ │ │ - beq 387b48 │ │ │ │ - ldr r2, [pc, #3860] @ 3889d0 │ │ │ │ + beq 387b94 │ │ │ │ + ldr r2, [pc, #3860] @ 388a1c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3840] @ 3889d4 │ │ │ │ + ldr r2, [pc, #3840] @ 388a20 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp ip, #320 @ 0x140 │ │ │ │ - beq 387ab4 │ │ │ │ - bhi 387c94 │ │ │ │ + beq 387b00 │ │ │ │ + bhi 387ce0 │ │ │ │ cmp ip, #0 │ │ │ │ - beq 387d18 │ │ │ │ + beq 387d64 │ │ │ │ cmp ip, #256 @ 0x100 │ │ │ │ - bne 387a58 │ │ │ │ - ldr r2, [pc, #3784] @ 3889d8 │ │ │ │ + bne 387aa4 │ │ │ │ + ldr r2, [pc, #3784] @ 388a24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3772] @ 3889dc │ │ │ │ + ldr r2, [pc, #3772] @ 388a28 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 387ad8 │ │ │ │ - ldr r2, [pc, #3760] @ 3889e0 │ │ │ │ + b 387b24 │ │ │ │ + ldr r2, [pc, #3760] @ 388a2c │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3748] @ 3889e4 │ │ │ │ + ldr r2, [pc, #3748] @ 388a30 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 387ad8 │ │ │ │ + b 387b24 │ │ │ │ cmp ip, #12 │ │ │ │ - beq 388068 │ │ │ │ + beq 3880b4 │ │ │ │ cmp ip, #8 │ │ │ │ - bne 387a58 │ │ │ │ - ldr r2, [pc, #3720] @ 3889e8 │ │ │ │ + bne 387aa4 │ │ │ │ + ldr r2, [pc, #3720] @ 388a34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3708] @ 3889ec │ │ │ │ + ldr r3, [pc, #3708] @ 388a38 │ │ │ │ and r2, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 389248 │ │ │ │ + bhi 389294 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3676] @ 3889f0 │ │ │ │ + ldr r2, [pc, #3676] @ 388a3c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3656] @ 3889f4 │ │ │ │ + ldr r2, [pc, #3656] @ 388a40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3628] @ 3889f8 │ │ │ │ + ldr r2, [pc, #3628] @ 388a44 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3612] @ 3889fc │ │ │ │ + ldr r2, [pc, #3612] @ 388a48 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 387ad8 │ │ │ │ + b 387b24 │ │ │ │ sub r2, ip, #1824 @ 0x720 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r7, #1 │ │ │ │ lsl r2, r7, r2 │ │ │ │ - ldr r1, [pc, #3580] @ 388a00 │ │ │ │ + ldr r1, [pc, #3580] @ 388a4c │ │ │ │ tst r2, r1 │ │ │ │ - bne 387ab4 │ │ │ │ + bne 387b00 │ │ │ │ tst r2, #268435457 @ 0x10000001 │ │ │ │ - bne 387cc4 │ │ │ │ - ldr r2, [pc, #3564] @ 388a04 │ │ │ │ + bne 387d10 │ │ │ │ + ldr r2, [pc, #3564] @ 388a50 │ │ │ │ cmp ip, r2 │ │ │ │ - bne 387a58 │ │ │ │ - ldr r2, [pc, #3556] @ 388a08 │ │ │ │ + bne 387aa4 │ │ │ │ + ldr r2, [pc, #3556] @ 388a54 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - beq 388fb8 │ │ │ │ + beq 389004 │ │ │ │ cmp r8, #14 │ │ │ │ - bne 388f9c │ │ │ │ - ldr r2, [pc, #3524] @ 388a0c │ │ │ │ + bne 388fe8 │ │ │ │ + ldr r2, [pc, #3524] @ 388a58 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3508] @ 388a10 │ │ │ │ + ldr r2, [pc, #3508] @ 388a5c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3488] @ 388a14 │ │ │ │ + ldr r3, [pc, #3488] @ 388a60 │ │ │ │ lsr r7, r5, #4 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 38922c │ │ │ │ + bhi 389278 │ │ │ │ add r3, r3, r7 │ │ │ │ ldrh r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp ip, #512 @ 0x200 │ │ │ │ - beq 388038 │ │ │ │ + beq 388084 │ │ │ │ cmp ip, #516 @ 0x204 │ │ │ │ - bne 387a58 │ │ │ │ - ldr r2, [pc, #3436] @ 388a18 │ │ │ │ + bne 387aa4 │ │ │ │ + ldr r2, [pc, #3436] @ 388a64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3424] @ 388a1c │ │ │ │ + ldr r2, [pc, #3424] @ 388a68 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 387ad8 │ │ │ │ - ldr r2, [pc, #3412] @ 388a20 │ │ │ │ - ldr r8, [pc, #3412] @ 388a24 │ │ │ │ + b 387b24 │ │ │ │ + ldr r2, [pc, #3412] @ 388a6c │ │ │ │ + ldr r8, [pc, #3412] @ 388a70 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3372] @ 388a28 │ │ │ │ + ldr r2, [pc, #3372] @ 388a74 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ - b 387ad8 │ │ │ │ - ldr r2, [pc, #3340] @ 388a2c │ │ │ │ - ldr r7, [pc, #3340] @ 388a30 │ │ │ │ + b 387b24 │ │ │ │ + ldr r2, [pc, #3340] @ 388a78 │ │ │ │ + ldr r7, [pc, #3340] @ 388a7c │ │ │ │ add r2, pc, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r7 │ │ │ │ and r3, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3304] @ 388a34 │ │ │ │ + ldr r2, [pc, #3304] @ 388a80 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #3 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3260] @ 388a38 │ │ │ │ + ldr r2, [pc, #3260] @ 388a84 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #4 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #15 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3216] @ 388a3c │ │ │ │ + ldr r2, [pc, #3216] @ 388a88 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #15 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3172] @ 388a40 │ │ │ │ + ldr r2, [pc, #3172] @ 388a8c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #12 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3128] @ 388a44 │ │ │ │ + ldr r2, [pc, #3128] @ 388a90 │ │ │ │ mov r1, #1 │ │ │ │ lsr r8, r5, #17 │ │ │ │ and r8, r8, r1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3080] @ 388a48 │ │ │ │ + ldr r2, [pc, #3080] @ 388a94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ lsr sl, r5, #18 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ and r3, sl, #31 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3036] @ 388a4c │ │ │ │ + ldr r2, [pc, #3036] @ 388a98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r9, r5, #23 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r9, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2992] @ 388a50 │ │ │ │ + ldr r2, [pc, #2992] @ 388a9c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #9 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2948] @ 388a54 │ │ │ │ + ldr r2, [pc, #2948] @ 388aa0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #10 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2904] @ 388a58 │ │ │ │ + ldr r2, [pc, #2904] @ 388aa4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #11 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2860] @ 388a5c │ │ │ │ + ldr r2, [pc, #2860] @ 388aa8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #14 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2816] @ 388a60 │ │ │ │ + ldr r2, [pc, #2816] @ 388aac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2776] @ 388a64 │ │ │ │ + ldr r2, [pc, #2776] @ 388ab0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ and r3, sl, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2736] @ 388a68 │ │ │ │ + ldr r2, [pc, #2736] @ 388ab4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #19 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2692] @ 388a6c │ │ │ │ + ldr r2, [pc, #2692] @ 388ab8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #20 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2648] @ 388a70 │ │ │ │ + ldr r2, [pc, #2648] @ 388abc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ and r3, r9, #7 │ │ │ │ mov r2, r7 │ │ │ │ - b 387adc │ │ │ │ - ldr r2, [pc, #2612] @ 388a74 │ │ │ │ + b 387b28 │ │ │ │ + ldr r2, [pc, #2612] @ 388ac0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 388f90 │ │ │ │ + beq 388fdc │ │ │ │ cmp r5, #3 │ │ │ │ - beq 388f84 │ │ │ │ - ldr r2, [pc, #2584] @ 388a78 │ │ │ │ + beq 388fd0 │ │ │ │ + ldr r2, [pc, #2584] @ 388ac4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ - b 387ad8 │ │ │ │ - ldr r2, [pc, #2572] @ 388a7c │ │ │ │ + b 387b24 │ │ │ │ + ldr r2, [pc, #2572] @ 388ac8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r7, r5, #15 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #0 │ │ │ │ - beq 388fec │ │ │ │ + beq 389038 │ │ │ │ cmp r7, #14 │ │ │ │ - bne 388fd0 │ │ │ │ - ldr r2, [pc, #2540] @ 388a80 │ │ │ │ + bne 38901c │ │ │ │ + ldr r2, [pc, #2540] @ 388acc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2524] @ 388a84 │ │ │ │ + ldr r2, [pc, #2524] @ 388ad0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2504] @ 388a88 │ │ │ │ + ldr r3, [pc, #2504] @ 388ad4 │ │ │ │ lsr r7, r5, #4 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 3892e0 │ │ │ │ + bhi 38932c │ │ │ │ add r3, r3, r7 │ │ │ │ ldrh r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2468] @ 388a8c │ │ │ │ + ldr r2, [pc, #2468] @ 388ad8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2452] @ 388a90 │ │ │ │ + ldr r3, [pc, #2452] @ 388adc │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 389280 │ │ │ │ + bhi 3892cc │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2424] @ 388a94 │ │ │ │ + ldr r2, [pc, #2424] @ 388ae0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2408] @ 388a98 │ │ │ │ + ldr r2, [pc, #2408] @ 388ae4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 387ad8 │ │ │ │ - ldr r2, [pc, #2396] @ 388a9c │ │ │ │ + b 387b24 │ │ │ │ + ldr r2, [pc, #2396] @ 388ae8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 388f0c │ │ │ │ - ldr r2, [pc, #2372] @ 388aa0 │ │ │ │ + bne 388f58 │ │ │ │ + ldr r2, [pc, #2372] @ 388aec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2356] @ 388aa4 │ │ │ │ + ldr r2, [pc, #2356] @ 388af0 │ │ │ │ lsr r7, r5, #4 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 3890e8 │ │ │ │ + beq 389134 │ │ │ │ cmp r7, #2 │ │ │ │ - beq 38911c │ │ │ │ + beq 389168 │ │ │ │ cmp r7, #0 │ │ │ │ - bne 389100 │ │ │ │ - ldr r2, [pc, #2304] @ 388aa8 │ │ │ │ + bne 38914c │ │ │ │ + ldr r2, [pc, #2304] @ 388af4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2288] @ 388aac │ │ │ │ + ldr r2, [pc, #2288] @ 388af8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 388ef4 │ │ │ │ - ldr r2, [pc, #2260] @ 388ab0 │ │ │ │ + bne 388f40 │ │ │ │ + ldr r2, [pc, #2260] @ 388afc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2244] @ 388ab4 │ │ │ │ + ldr r2, [pc, #2244] @ 388b00 │ │ │ │ lsr r5, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 389090 │ │ │ │ + beq 3890dc │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3890ac │ │ │ │ + beq 3890f8 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 38909c │ │ │ │ - ldr r2, [pc, #2192] @ 388ab8 │ │ │ │ + bne 3890e8 │ │ │ │ + ldr r2, [pc, #2192] @ 388b04 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp ip, #768 @ 0x300 │ │ │ │ - bne 387a58 │ │ │ │ - ldr r2, [pc, #2160] @ 388abc │ │ │ │ + bne 387aa4 │ │ │ │ + ldr r2, [pc, #2160] @ 388b08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r7, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 3890d0 │ │ │ │ + beq 38911c │ │ │ │ cmp r7, #2 │ │ │ │ - beq 3890b8 │ │ │ │ + beq 389104 │ │ │ │ cmp r7, #0 │ │ │ │ - bne 389004 │ │ │ │ - ldr r2, [pc, #2120] @ 388ac0 │ │ │ │ + bne 389050 │ │ │ │ + ldr r2, [pc, #2120] @ 388b0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2104] @ 388ac4 │ │ │ │ + ldr r2, [pc, #2104] @ 388b10 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 388f6c │ │ │ │ - ldr r2, [pc, #2076] @ 388ac8 │ │ │ │ + bne 388fb8 │ │ │ │ + ldr r2, [pc, #2076] @ 388b14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2060] @ 388acc │ │ │ │ + ldr r2, [pc, #2060] @ 388b18 │ │ │ │ lsr r7, r5, #3 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 38906c │ │ │ │ + beq 3890b8 │ │ │ │ cmp r7, #2 │ │ │ │ - beq 389054 │ │ │ │ + beq 3890a0 │ │ │ │ cmp r7, #0 │ │ │ │ - bne 389038 │ │ │ │ - ldr r2, [pc, #2008] @ 388ad0 │ │ │ │ + bne 389084 │ │ │ │ + ldr r2, [pc, #2008] @ 388b1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1992] @ 388ad4 │ │ │ │ + ldr r2, [pc, #1992] @ 388b20 │ │ │ │ lsr r7, r5, #5 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 389020 │ │ │ │ + beq 38906c │ │ │ │ cmp r7, #2 │ │ │ │ - beq 389150 │ │ │ │ + beq 38919c │ │ │ │ cmp r7, #0 │ │ │ │ - bne 389134 │ │ │ │ - ldr r2, [pc, #1940] @ 388ad8 │ │ │ │ + bne 389180 │ │ │ │ + ldr r2, [pc, #1940] @ 388b24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1924] @ 388adc │ │ │ │ + ldr r2, [pc, #1924] @ 388b28 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 388f54 │ │ │ │ - ldr r2, [pc, #1896] @ 388ae0 │ │ │ │ + bne 388fa0 │ │ │ │ + ldr r2, [pc, #1896] @ 388b2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1880] @ 388ae4 │ │ │ │ + ldr r2, [pc, #1880] @ 388b30 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 388f3c │ │ │ │ - ldr r2, [pc, #1852] @ 388ae8 │ │ │ │ + bne 388f88 │ │ │ │ + ldr r2, [pc, #1852] @ 388b34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1836] @ 388aec │ │ │ │ + ldr r2, [pc, #1836] @ 388b38 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 388f24 │ │ │ │ - ldr r2, [pc, #1808] @ 388af0 │ │ │ │ + bne 388f70 │ │ │ │ + ldr r2, [pc, #1808] @ 388b3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1792] @ 388af4 │ │ │ │ + ldr r2, [pc, #1792] @ 388b40 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 388418 │ │ │ │ - ldr r2, [pc, #1764] @ 388af8 │ │ │ │ + bne 388464 │ │ │ │ + ldr r2, [pc, #1764] @ 388b44 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388228 │ │ │ │ - ldr r2, [pc, #1756] @ 388afc │ │ │ │ + b 388274 │ │ │ │ + ldr r2, [pc, #1756] @ 388b48 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388228 │ │ │ │ - ldr r2, [pc, #1748] @ 388b00 │ │ │ │ + b 388274 │ │ │ │ + ldr r2, [pc, #1748] @ 388b4c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388228 │ │ │ │ - ldr r2, [pc, #1740] @ 388b04 │ │ │ │ + b 388274 │ │ │ │ + ldr r2, [pc, #1740] @ 388b50 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388228 │ │ │ │ - ldr r2, [pc, #1732] @ 388b08 │ │ │ │ + b 388274 │ │ │ │ + ldr r2, [pc, #1732] @ 388b54 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388228 │ │ │ │ - ldr r2, [pc, #1724] @ 388b0c │ │ │ │ + b 388274 │ │ │ │ + ldr r2, [pc, #1724] @ 388b58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1708] @ 388b10 │ │ │ │ + ldr r2, [pc, #1708] @ 388b5c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1688] @ 388b14 │ │ │ │ + ldr r3, [pc, #1688] @ 388b60 │ │ │ │ lsr r7, r5, #8 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 389210 │ │ │ │ + bhi 38925c │ │ │ │ ldrb r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1656] @ 388b18 │ │ │ │ + ldr r2, [pc, #1656] @ 388b64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1640] @ 388b1c │ │ │ │ + ldr r2, [pc, #1640] @ 388b68 │ │ │ │ lsr r5, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 388ee8 │ │ │ │ + beq 388f34 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 388edc │ │ │ │ - ldr r2, [pc, #1596] @ 388b20 │ │ │ │ + beq 388f28 │ │ │ │ + ldr r2, [pc, #1596] @ 388b6c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388060 │ │ │ │ - ldr r2, [pc, #1588] @ 388b24 │ │ │ │ + b 3880ac │ │ │ │ + ldr r2, [pc, #1588] @ 388b70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3884ac │ │ │ │ - ldr r2, [pc, #1568] @ 388b28 │ │ │ │ + b 3884f8 │ │ │ │ + ldr r2, [pc, #1568] @ 388b74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3884ac │ │ │ │ - ldr r2, [pc, #1548] @ 388b2c │ │ │ │ + b 3884f8 │ │ │ │ + ldr r2, [pc, #1548] @ 388b78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3884ac │ │ │ │ - ldr r2, [pc, #1528] @ 388b30 │ │ │ │ + b 3884f8 │ │ │ │ + ldr r2, [pc, #1528] @ 388b7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3884ac │ │ │ │ - ldr r2, [pc, #1508] @ 388b34 │ │ │ │ + b 3884f8 │ │ │ │ + ldr r2, [pc, #1508] @ 388b80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3884ac │ │ │ │ - ldr r2, [pc, #1488] @ 388b38 │ │ │ │ + b 3884f8 │ │ │ │ + ldr r2, [pc, #1488] @ 388b84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1472] @ 388b3c │ │ │ │ + ldr r2, [pc, #1472] @ 388b88 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1452] @ 388b40 │ │ │ │ + ldr r3, [pc, #1452] @ 388b8c │ │ │ │ lsr r7, r5, #8 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 3892c4 │ │ │ │ + bhi 389310 │ │ │ │ ldrb r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1420] @ 388b44 │ │ │ │ + ldr r2, [pc, #1420] @ 388b90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1404] @ 388b48 │ │ │ │ + ldr r2, [pc, #1404] @ 388b94 │ │ │ │ lsr r5, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 388ee8 │ │ │ │ + beq 388f34 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 388edc │ │ │ │ - ldr r2, [pc, #1360] @ 388b4c │ │ │ │ + beq 388f28 │ │ │ │ + ldr r2, [pc, #1360] @ 388b98 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388060 │ │ │ │ - ldr r2, [pc, #1352] @ 388b50 │ │ │ │ + b 3880ac │ │ │ │ + ldr r2, [pc, #1352] @ 388b9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3885c4 │ │ │ │ - ldr r2, [pc, #1332] @ 388b54 │ │ │ │ + b 388610 │ │ │ │ + ldr r2, [pc, #1332] @ 388ba0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3885c4 │ │ │ │ - ldr r2, [pc, #1312] @ 388b58 │ │ │ │ + b 388610 │ │ │ │ + ldr r2, [pc, #1312] @ 388ba4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3885c4 │ │ │ │ - ldr r2, [pc, #1292] @ 388b5c │ │ │ │ + b 388610 │ │ │ │ + ldr r2, [pc, #1292] @ 388ba8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3885c4 │ │ │ │ - ldr r2, [pc, #1272] @ 388b60 │ │ │ │ + b 388610 │ │ │ │ + ldr r2, [pc, #1272] @ 388bac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3885c4 │ │ │ │ - ldr r2, [pc, #1252] @ 388b64 │ │ │ │ + b 388610 │ │ │ │ + ldr r2, [pc, #1252] @ 388bb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38845c │ │ │ │ - ldr r2, [pc, #1232] @ 388b68 │ │ │ │ + b 3884a8 │ │ │ │ + ldr r2, [pc, #1232] @ 388bb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38845c │ │ │ │ - ldr r2, [pc, #1212] @ 388b6c │ │ │ │ + b 3884a8 │ │ │ │ + ldr r2, [pc, #1212] @ 388bb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38845c │ │ │ │ - ldr r2, [pc, #1192] @ 388b70 │ │ │ │ + b 3884a8 │ │ │ │ + ldr r2, [pc, #1192] @ 388bbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38845c │ │ │ │ - ldr r2, [pc, #1172] @ 388b74 │ │ │ │ + b 3884a8 │ │ │ │ + ldr r2, [pc, #1172] @ 388bc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38845c │ │ │ │ - ldr r2, [pc, #1152] @ 388b78 │ │ │ │ + b 3884a8 │ │ │ │ + ldr r2, [pc, #1152] @ 388bc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388574 │ │ │ │ - ldr r2, [pc, #1132] @ 388b7c │ │ │ │ + b 3885c0 │ │ │ │ + ldr r2, [pc, #1132] @ 388bc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388574 │ │ │ │ - ldr r2, [pc, #1112] @ 388b80 │ │ │ │ + b 3885c0 │ │ │ │ + ldr r2, [pc, #1112] @ 388bcc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388574 │ │ │ │ - ldr r2, [pc, #1092] @ 388b84 │ │ │ │ + b 3885c0 │ │ │ │ + ldr r2, [pc, #1092] @ 388bd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388574 │ │ │ │ - ldr r2, [pc, #1072] @ 388b88 │ │ │ │ + b 3885c0 │ │ │ │ + ldr r2, [pc, #1072] @ 388bd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388574 │ │ │ │ - ldr r2, [pc, #1052] @ 388b8c │ │ │ │ + b 3885c0 │ │ │ │ + ldr r2, [pc, #1052] @ 388bd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1036] @ 388b90 │ │ │ │ + ldr r2, [pc, #1036] @ 388bdc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1016] @ 388b94 │ │ │ │ + ldr r2, [pc, #1016] @ 388be0 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3892a8 │ │ │ │ + bhi 3892f4 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #980] @ 388b98 │ │ │ │ + ldr r2, [pc, #980] @ 388be4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #964] @ 388b9c │ │ │ │ + ldr r2, [pc, #964] @ 388be8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #944] @ 388ba0 │ │ │ │ + ldr r2, [pc, #944] @ 388bec │ │ │ │ lsr r3, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38928c │ │ │ │ + bhi 3892d8 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #908] @ 388ba4 │ │ │ │ + ldr r2, [pc, #908] @ 388bf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #892] @ 388ba8 │ │ │ │ + ldr r2, [pc, #892] @ 388bf4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #872] @ 388bac │ │ │ │ + ldr r2, [pc, #872] @ 388bf8 │ │ │ │ lsr r3, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 389264 │ │ │ │ + bhi 3892b0 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #836] @ 388bb0 │ │ │ │ + ldr r2, [pc, #836] @ 388bfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #820] @ 388bb4 │ │ │ │ + ldr r2, [pc, #820] @ 388c00 │ │ │ │ lsr r7, r5, #16 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #2 │ │ │ │ - beq 389198 │ │ │ │ + beq 3891e4 │ │ │ │ cmp r7, #3 │ │ │ │ - beq 389180 │ │ │ │ + beq 3891cc │ │ │ │ cmp r7, #1 │ │ │ │ - beq 3891f8 │ │ │ │ - ldr r2, [pc, #768] @ 388bb8 │ │ │ │ + beq 389244 │ │ │ │ + ldr r2, [pc, #768] @ 388c04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #752] @ 388bbc │ │ │ │ + ldr r2, [pc, #752] @ 388c08 │ │ │ │ lsr r7, r5, #20 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #2 │ │ │ │ - beq 3891e0 │ │ │ │ + beq 38922c │ │ │ │ cmp r7, #3 │ │ │ │ - beq 3891c8 │ │ │ │ + beq 389214 │ │ │ │ cmp r7, #1 │ │ │ │ - beq 3891b0 │ │ │ │ - ldr r2, [pc, #700] @ 388bc0 │ │ │ │ + beq 3891fc │ │ │ │ + ldr r2, [pc, #700] @ 388c0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #684] @ 388bc4 │ │ │ │ + ldr r2, [pc, #684] @ 388c10 │ │ │ │ lsr r5, r5, #24 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 389174 │ │ │ │ + beq 3891c0 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 389168 │ │ │ │ + beq 3891b4 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 389084 │ │ │ │ - ldr r2, [pc, #632] @ 388bc8 │ │ │ │ + beq 3890d0 │ │ │ │ + ldr r2, [pc, #632] @ 388c14 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388228 │ │ │ │ - ldr r2, [pc, #624] @ 388bcc │ │ │ │ + b 388274 │ │ │ │ + ldr r2, [pc, #624] @ 388c18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388878 │ │ │ │ - ldr r2, [pc, #604] @ 388bd0 │ │ │ │ + b 3888c4 │ │ │ │ + ldr r2, [pc, #604] @ 388c1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388878 │ │ │ │ - ldr r2, [pc, #584] @ 388bd4 │ │ │ │ + b 3888c4 │ │ │ │ + ldr r2, [pc, #584] @ 388c20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388878 │ │ │ │ - ldr r2, [pc, #564] @ 388bd8 │ │ │ │ + b 3888c4 │ │ │ │ + ldr r2, [pc, #564] @ 388c24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388878 │ │ │ │ + b 3888c4 │ │ │ │ andeq r0, r0, ip, lsl r4 │ │ │ │ - adceq r4, pc, lr, ror #12 │ │ │ │ + adceq r4, pc, sl, ror #12 │ │ │ │ tstne r1, r0, lsl r0 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ - addseq r8, ip, ip, lsr #6 │ │ │ │ + addseq r8, ip, r0, lsr #6 │ │ │ │ andeq r0, r0, ip, lsr r7 │ │ │ │ tstne r1, r1, lsl r0 │ │ │ │ - @ instruction: 0x009cf2bc │ │ │ │ - addseq r7, lr, r8, asr #15 │ │ │ │ - @ instruction: 0x009e9ffc │ │ │ │ - addseq r7, lr, ip, ror r7 │ │ │ │ - addseq pc, ip, r4, asr r9 @ │ │ │ │ - addseq r7, lr, ip, asr r7 │ │ │ │ - umullseq sl, lr, r0, r1 │ │ │ │ - adceq r4, pc, r0, asr #10 │ │ │ │ - addseq pc, ip, ip, ror #15 │ │ │ │ - @ instruction: 0x009e76f0 │ │ │ │ - addseq pc, ip, r0, asr #15 │ │ │ │ - @ instruction: 0x009e76bc │ │ │ │ + @ instruction: 0x009cf2b0 │ │ │ │ + @ instruction: 0x009e77bc │ │ │ │ + @ instruction: 0x009e9ff0 │ │ │ │ + addseq r7, lr, r0, ror r7 │ │ │ │ + addseq pc, ip, r8, asr #18 │ │ │ │ + addseq r7, lr, r0, asr r7 │ │ │ │ + addseq sl, lr, r4, lsl #3 │ │ │ │ + adceq r4, pc, ip, lsr r5 @ │ │ │ │ + addseq pc, ip, r0, ror #15 │ │ │ │ + addseq r7, lr, r4, ror #13 │ │ │ │ + @ instruction: 0x009cf7b4 │ │ │ │ + @ instruction: 0x009e76b0 │ │ │ │ tsteq r1, r0 │ │ │ │ andeq r0, r0, r8, lsr #14 │ │ │ │ - addseq r6, lr, r0, asr #30 │ │ │ │ - addseq sl, lr, r4, lsl #3 │ │ │ │ - addseq pc, ip, r0, lsl #9 │ │ │ │ - adceq r4, pc, r6, asr #8 │ │ │ │ - addseq r9, lr, ip, lsl #29 │ │ │ │ - addseq r7, lr, r0, ror #11 │ │ │ │ - addseq pc, ip, r4, ror r5 @ │ │ │ │ - addseq r7, lr, r4, asr #11 │ │ │ │ - addseq pc, ip, ip, asr #10 │ │ │ │ - addseq r9, lr, r8, asr #24 │ │ │ │ - addseq r7, lr, r8, ror r5 │ │ │ │ - addseq r9, lr, r0, asr #24 │ │ │ │ + addseq r6, lr, r4, lsr pc │ │ │ │ + addseq sl, lr, r8, ror r1 │ │ │ │ + addseq pc, ip, r4, ror r4 @ │ │ │ │ + adceq r4, pc, r2, asr #8 │ │ │ │ + addseq r9, lr, r0, lsl #29 │ │ │ │ + @ instruction: 0x009e75d4 │ │ │ │ + addseq pc, ip, r8, ror #10 │ │ │ │ + @ instruction: 0x009e75b8 │ │ │ │ + addseq pc, ip, r0, asr #10 │ │ │ │ + addseq r9, lr, ip, lsr ip │ │ │ │ + addseq r7, lr, ip, ror #10 │ │ │ │ addseq r9, lr, r4, lsr ip │ │ │ │ - addseq r9, lr, r4, lsr #24 │ │ │ │ - addseq r9, lr, r4, lsl ip │ │ │ │ - @ instruction: 0x009e9bf8 │ │ │ │ - addseq r9, lr, r0, ror #23 │ │ │ │ - addseq r9, lr, r8, asr #23 │ │ │ │ - addseq r9, lr, ip, lsr #23 │ │ │ │ - umullseq r9, lr, r4, fp │ │ │ │ - addseq r9, lr, ip, ror fp │ │ │ │ - addseq r9, lr, r0, ror #22 │ │ │ │ - addseq r9, lr, r4, asr #22 │ │ │ │ - addseq r9, lr, ip, lsr #22 │ │ │ │ - addseq r9, lr, r4, lsl fp │ │ │ │ - @ instruction: 0x009e9afc │ │ │ │ - addseq r9, lr, r0, ror #21 │ │ │ │ - addseq r8, lr, ip, lsr r6 │ │ │ │ - addseq fp, fp, r4, ror #31 │ │ │ │ - @ instruction: 0x009e6af4 │ │ │ │ - addseq r9, lr, r8, lsr sp │ │ │ │ - addseq pc, ip, r4, lsr r0 @ │ │ │ │ - adceq r4, pc, r6 │ │ │ │ - addseq lr, ip, ip, ror #25 │ │ │ │ - ldrdeq r3, [pc], sl @ │ │ │ │ - addseq r5, sp, r8, ror sp │ │ │ │ - addseq r7, lr, ip, ror #2 │ │ │ │ - addseq r9, lr, r4, lsl #20 │ │ │ │ - @ instruction: 0x009e99f8 │ │ │ │ - @ instruction: 0x009e99f4 │ │ │ │ - @ instruction: 0x009e99d8 │ │ │ │ + addseq r9, lr, r8, lsr #24 │ │ │ │ + addseq r9, lr, r8, lsl ip │ │ │ │ + addseq r9, lr, r8, lsl #24 │ │ │ │ + addseq r9, lr, ip, ror #23 │ │ │ │ + @ instruction: 0x009e9bd4 │ │ │ │ + @ instruction: 0x009e9bbc │ │ │ │ + addseq r9, lr, r0, lsr #23 │ │ │ │ + addseq r9, lr, r8, lsl #23 │ │ │ │ + addseq r9, lr, r0, ror fp │ │ │ │ + addseq r9, lr, r4, asr fp │ │ │ │ + addseq r9, lr, r8, lsr fp │ │ │ │ + addseq r9, lr, r0, lsr #22 │ │ │ │ + addseq r9, lr, r8, lsl #22 │ │ │ │ + @ instruction: 0x009e9af0 │ │ │ │ + @ instruction: 0x009e9ad4 │ │ │ │ + addseq r8, lr, r0, lsr r6 │ │ │ │ + @ instruction: 0x009bbfd8 │ │ │ │ + addseq r6, lr, r8, ror #21 │ │ │ │ + addseq r9, lr, ip, lsr #26 │ │ │ │ + addseq pc, ip, r8, lsr #32 │ │ │ │ + adceq r4, pc, r2 │ │ │ │ + addseq lr, ip, r0, ror #25 │ │ │ │ + ldrdeq r3, [pc], r6 @ │ │ │ │ + addseq r5, sp, ip, ror #26 │ │ │ │ + addseq r7, lr, r0, ror #2 │ │ │ │ @ instruction: 0x009e99f8 │ │ │ │ - addseq r9, lr, r8, ror r9 │ │ │ │ - @ instruction: 0x009e99d4 │ │ │ │ - addseq r9, lr, ip, asr r9 │ │ │ │ - addseq r9, lr, ip, lsl #19 │ │ │ │ - umlaleq r2, r1, ip, fp │ │ │ │ - addseq r9, lr, r8, ror r9 │ │ │ │ - addseq lr, ip, ip, lsr #23 │ │ │ │ + addseq r9, lr, ip, ror #19 │ │ │ │ + addseq r9, lr, r8, ror #19 │ │ │ │ + addseq r9, lr, ip, asr #19 │ │ │ │ + addseq r9, lr, ip, ror #19 │ │ │ │ + addseq r9, lr, ip, ror #18 │ │ │ │ + addseq r9, lr, r8, asr #19 │ │ │ │ addseq r9, lr, r0, asr r9 │ │ │ │ - adceq r2, r1, ip, lsl fp │ │ │ │ - addseq r9, lr, r8, asr r9 │ │ │ │ - ldrdeq r2, [r1], r0 @ │ │ │ │ - addseq r9, lr, ip, lsr r9 │ │ │ │ - addseq lr, ip, ip, asr #26 │ │ │ │ - addseq r9, lr, r0, lsr #18 │ │ │ │ - addseq lr, ip, r8, lsl sp │ │ │ │ - addseq r9, lr, r4, lsl #18 │ │ │ │ - addseq lr, ip, r8, ror sl │ │ │ │ - addseq r9, lr, r8, ror #17 │ │ │ │ - addseq lr, ip, r8, asr #20 │ │ │ │ - addseq lr, ip, r4, asr #20 │ │ │ │ - addseq lr, ip, r0, asr #20 │ │ │ │ - addseq lr, ip, r8, asr sl │ │ │ │ + addseq r9, lr, r0, lsl #19 │ │ │ │ + umlaleq r2, r1, r0, fp │ │ │ │ + addseq r9, lr, ip, ror #18 │ │ │ │ + addseq lr, ip, r0, lsr #23 │ │ │ │ + addseq r9, lr, r4, asr #18 │ │ │ │ + adceq r2, r1, r0, lsl fp │ │ │ │ + addseq r9, lr, ip, asr #18 │ │ │ │ + adceq r2, r1, r4, asr #21 │ │ │ │ + addseq r9, lr, r0, lsr r9 │ │ │ │ + addseq lr, ip, r0, asr #26 │ │ │ │ + addseq r9, lr, r4, lsl r9 │ │ │ │ + addseq lr, ip, ip, lsl #26 │ │ │ │ + @ instruction: 0x009e98f8 │ │ │ │ + addseq lr, ip, ip, ror #20 │ │ │ │ + @ instruction: 0x009e98dc │ │ │ │ + addseq lr, ip, ip, lsr sl │ │ │ │ addseq lr, ip, r8, lsr sl │ │ │ │ - @ instruction: 0x009cecdc │ │ │ │ - @ instruction: 0x009cecd8 │ │ │ │ - adceq r3, pc, fp, asr ip @ │ │ │ │ - addseq lr, ip, ip, lsl #25 │ │ │ │ - addseq r9, lr, r8, lsr #18 │ │ │ │ - addseq fp, fp, r0, ror #22 │ │ │ │ - addseq lr, ip, ip, lsr #24 │ │ │ │ - addseq lr, ip, r8, lsl #24 │ │ │ │ - addseq lr, ip, r4, ror #23 │ │ │ │ - addseq lr, ip, r0, asr #23 │ │ │ │ - umullseq lr, ip, ip, fp │ │ │ │ - addseq lr, ip, r4, asr #23 │ │ │ │ - addseq lr, ip, r0, asr #23 │ │ │ │ - adceq r3, pc, r9, asr #22 │ │ │ │ - addseq lr, ip, r4, ror fp │ │ │ │ - addseq r9, lr, r0, lsl r8 │ │ │ │ - addseq fp, fp, r8, asr #20 │ │ │ │ - addseq lr, ip, r4, lsl fp │ │ │ │ - @ instruction: 0x009ceaf0 │ │ │ │ - addseq lr, ip, ip, asr #21 │ │ │ │ - addseq lr, ip, r8, lsr #21 │ │ │ │ - addseq lr, ip, r4, lsl #21 │ │ │ │ + addseq lr, ip, r4, lsr sl │ │ │ │ + addseq lr, ip, ip, asr #20 │ │ │ │ + addseq lr, ip, ip, lsr #20 │ │ │ │ + @ instruction: 0x009cecd0 │ │ │ │ + addseq lr, ip, ip, asr #25 │ │ │ │ + adceq r3, pc, r7, asr ip @ │ │ │ │ + addseq lr, ip, r0, lsl #25 │ │ │ │ + addseq r9, lr, ip, lsl r9 │ │ │ │ + addseq fp, fp, r4, asr fp │ │ │ │ + addseq lr, ip, r0, lsr #24 │ │ │ │ + @ instruction: 0x009cebfc │ │ │ │ + @ instruction: 0x009cebd8 │ │ │ │ + @ instruction: 0x009cebb4 │ │ │ │ + umullseq lr, ip, r0, fp │ │ │ │ + @ instruction: 0x009cebb8 │ │ │ │ + @ instruction: 0x009cebb4 │ │ │ │ + adceq r3, pc, r5, asr #22 │ │ │ │ + addseq lr, ip, r8, ror #22 │ │ │ │ + addseq r9, lr, r4, lsl #16 │ │ │ │ + addseq fp, fp, ip, lsr sl │ │ │ │ + addseq lr, ip, r8, lsl #22 │ │ │ │ + addseq lr, ip, r4, ror #21 │ │ │ │ + addseq lr, ip, r0, asr #21 │ │ │ │ umullseq lr, ip, ip, sl │ │ │ │ addseq lr, ip, r8, ror sl │ │ │ │ - addseq lr, ip, r4, asr sl │ │ │ │ - addseq lr, ip, r0, lsr sl │ │ │ │ - addseq lr, ip, ip, lsl #20 │ │ │ │ + umullseq lr, ip, r0, sl │ │ │ │ + addseq lr, ip, ip, ror #20 │ │ │ │ + addseq lr, ip, r8, asr #20 │ │ │ │ addseq lr, ip, r4, lsr #20 │ │ │ │ addseq lr, ip, r0, lsl #20 │ │ │ │ - @ instruction: 0x009ce9dc │ │ │ │ - @ instruction: 0x009ce9b8 │ │ │ │ - umullseq lr, ip, r4, r9 │ │ │ │ - addseq r9, lr, r4, asr #11 │ │ │ │ - @ instruction: 0x009e95bc │ │ │ │ - adceq r3, pc, ip, asr #18 │ │ │ │ - addseq r9, lr, r0, ror r5 │ │ │ │ - addseq r9, lr, r4, ror r5 │ │ │ │ - adceq r3, pc, r6, lsl #18 │ │ │ │ - addseq r9, lr, ip, lsl r5 │ │ │ │ - addseq r9, lr, ip, lsr #10 │ │ │ │ - adceq r3, pc, r0, asr #17 │ │ │ │ - addseq r9, lr, r8, asr #9 │ │ │ │ - @ instruction: 0x009e94dc │ │ │ │ - adceq r1, r1, r0, asr r8 │ │ │ │ - addseq r9, lr, r0, asr #9 │ │ │ │ - adceq r1, r1, r4, lsl #16 │ │ │ │ - umullseq r9, lr, r8, r4 │ │ │ │ - @ instruction: 0x00a117bc │ │ │ │ - addseq r9, lr, ip, asr #7 │ │ │ │ - addseq r9, lr, r8, lsr #7 │ │ │ │ - addseq r9, lr, r8, lsl #7 │ │ │ │ - addseq r9, lr, r8, ror #6 │ │ │ │ - addseq r9, lr, r0, lsl r0 │ │ │ │ - @ instruction: 0x009e8ff0 │ │ │ │ + addseq lr, ip, r8, lsl sl │ │ │ │ + @ instruction: 0x009ce9f4 │ │ │ │ + @ instruction: 0x009ce9d0 │ │ │ │ + addseq lr, ip, ip, lsr #19 │ │ │ │ + addseq lr, ip, r8, lsl #19 │ │ │ │ + @ instruction: 0x009e95b8 │ │ │ │ + @ instruction: 0x009e95b0 │ │ │ │ + adceq r3, pc, r8, asr #18 │ │ │ │ + addseq r9, lr, r4, ror #10 │ │ │ │ + addseq r9, lr, r8, ror #10 │ │ │ │ + adceq r3, pc, r2, lsl #18 │ │ │ │ + addseq r9, lr, r0, lsl r5 │ │ │ │ + addseq r9, lr, r0, lsr #10 │ │ │ │ + @ instruction: 0x00af38bc │ │ │ │ + @ instruction: 0x009e94bc │ │ │ │ + @ instruction: 0x009e94d0 │ │ │ │ + adceq r1, r1, r4, asr #16 │ │ │ │ + @ instruction: 0x009e94b4 │ │ │ │ + strdeq r1, [r1], r8 @ │ │ │ │ + addseq r9, lr, ip, lsl #9 │ │ │ │ + @ instruction: 0x00a117b0 │ │ │ │ + addseq r9, lr, r0, asr #7 │ │ │ │ + umullseq r9, lr, ip, r3 │ │ │ │ + addseq r9, lr, ip, ror r3 │ │ │ │ + addseq r9, lr, ip, asr r3 │ │ │ │ addseq r9, lr, r4 │ │ │ │ - addseq r8, lr, r0, ror #31 │ │ │ │ - addseq r8, lr, r0, asr #31 │ │ │ │ - addseq r8, lr, r0, lsr #31 │ │ │ │ - addseq r8, lr, r0, lsl #31 │ │ │ │ - addseq r8, lr, r0, ror #30 │ │ │ │ + addseq r8, lr, r4, ror #31 │ │ │ │ + @ instruction: 0x009e8ff8 │ │ │ │ + @ instruction: 0x009e8fd4 │ │ │ │ + @ instruction: 0x009e8fb4 │ │ │ │ + umullseq r8, lr, r4, pc @ │ │ │ │ addseq r8, lr, r4, ror pc │ │ │ │ - addseq r8, lr, r0, asr pc │ │ │ │ - addseq r8, lr, r0, lsr pc │ │ │ │ - addseq r8, lr, r0, lsl pc │ │ │ │ - @ instruction: 0x009e8ef0 │ │ │ │ - @ instruction: 0x009e8ed0 │ │ │ │ - addseq r8, lr, r4, ror #29 │ │ │ │ - addseq r8, lr, r0, asr #29 │ │ │ │ - addseq r8, lr, r0, lsr #29 │ │ │ │ - addseq r8, lr, r0, lsl #29 │ │ │ │ - addseq r8, lr, r0, ror #28 │ │ │ │ - addseq r8, lr, r0, asr #28 │ │ │ │ - andeq r1, r0, r4, lsl r1 │ │ │ │ + addseq r8, lr, r4, asr pc │ │ │ │ + addseq r8, lr, r8, ror #30 │ │ │ │ + addseq r8, lr, r4, asr #30 │ │ │ │ addseq r8, lr, r4, lsr #30 │ │ │ │ addseq r8, lr, r4, lsl #30 │ │ │ │ - addseq r8, lr, r4, ror #24 │ │ │ │ - addseq r8, lr, ip, asr #24 │ │ │ │ - addseq sp, ip, r4, lsr pc │ │ │ │ - umullseq lr, ip, r0, r1 │ │ │ │ - addseq lr, ip, r8, ror r1 │ │ │ │ - addseq sp, ip, ip, ror #29 │ │ │ │ - umullseq r8, lr, ip, fp │ │ │ │ - addseq r8, lr, r8, lsl #23 │ │ │ │ - umullseq fp, fp, r8, r0 @ │ │ │ │ - addseq lr, ip, ip, lsr #2 │ │ │ │ - addseq fp, fp, r4, rrx │ │ │ │ - ldrsheq lr, [ip], r8 │ │ │ │ - addseq fp, fp, r4, lsr r0 │ │ │ │ - addseq r8, lr, r0, ror #24 │ │ │ │ - addseq fp, fp, r0 │ │ │ │ - @ instruction: 0x009e8bf0 │ │ │ │ - @ instruction: 0x009e8bbc │ │ │ │ - @ instruction: 0x009e8cf4 │ │ │ │ - @ instruction: 0x009e8af8 │ │ │ │ - umullseq sl, fp, ip, pc @ │ │ │ │ - @ instruction: 0x009e8af0 │ │ │ │ - addseq r8, lr, r4, lsr fp │ │ │ │ - addseq r8, lr, r0, lsr #22 │ │ │ │ - umullseq r8, lr, ip, sl │ │ │ │ - addseq sl, fp, r8, lsr pc │ │ │ │ - addseq r8, lr, ip, ror sl │ │ │ │ - addseq sl, fp, r4, lsl #30 │ │ │ │ - addseq r8, lr, ip, lsr #22 │ │ │ │ - addseq r8, lr, r0, lsr #24 │ │ │ │ - addseq r8, lr, ip, lsl #24 │ │ │ │ - addseq r8, lr, r4, lsl #24 │ │ │ │ - addseq r8, lr, r4, ror #23 │ │ │ │ - addseq r8, lr, r4, asr #23 │ │ │ │ - @ instruction: 0x009e8bbc │ │ │ │ - umullseq r8, lr, ip, fp │ │ │ │ + addseq r8, lr, r4, ror #29 │ │ │ │ + addseq r8, lr, r4, asr #29 │ │ │ │ + @ instruction: 0x009e8ed8 │ │ │ │ + @ instruction: 0x009e8eb4 │ │ │ │ + umullseq r8, lr, r4, lr │ │ │ │ + addseq r8, lr, r4, ror lr │ │ │ │ + addseq r8, lr, r4, asr lr │ │ │ │ + addseq r8, lr, r4, lsr lr │ │ │ │ + andeq r1, r0, r4, lsl r1 │ │ │ │ + addseq r8, lr, r8, lsl pc │ │ │ │ + @ instruction: 0x009e8ef8 │ │ │ │ + addseq r8, lr, r8, asr ip │ │ │ │ + addseq r8, lr, r0, asr #24 │ │ │ │ + addseq sp, ip, r8, lsr #30 │ │ │ │ + addseq lr, ip, r4, lsl #3 │ │ │ │ + addseq lr, ip, ip, ror #2 │ │ │ │ + addseq sp, ip, r0, ror #29 │ │ │ │ + umullseq r8, lr, r0, fp │ │ │ │ addseq r8, lr, ip, ror fp │ │ │ │ - addseq sl, fp, r8, lsr #28 │ │ │ │ - addseq sl, fp, ip, lsl #28 │ │ │ │ - @ instruction: 0x009badf0 │ │ │ │ - @ instruction: 0x009badd4 │ │ │ │ - @ instruction: 0x009badbc │ │ │ │ - addseq sl, fp, ip, lsr #27 │ │ │ │ - umullseq sl, fp, r0, sp │ │ │ │ - addseq sl, fp, r4, ror sp │ │ │ │ - addseq sl, fp, r8, asr sp │ │ │ │ - ldr r2, [pc, #-280] @ 388bdc │ │ │ │ + addseq fp, fp, ip, lsl #1 │ │ │ │ + addseq lr, ip, r0, lsr #2 │ │ │ │ + addseq fp, fp, r8, asr r0 │ │ │ │ + addseq lr, ip, ip, ror #1 │ │ │ │ + addseq fp, fp, r8, lsr #32 │ │ │ │ + addseq r8, lr, r4, asr ip │ │ │ │ + @ instruction: 0x009baff4 │ │ │ │ + addseq r8, lr, r4, ror #23 │ │ │ │ + @ instruction: 0x009e8bb0 │ │ │ │ + addseq r8, lr, r8, ror #25 │ │ │ │ + addseq r8, lr, ip, ror #21 │ │ │ │ + umullseq sl, fp, r0, pc @ │ │ │ │ + addseq r8, lr, r4, ror #21 │ │ │ │ + addseq r8, lr, r8, lsr #22 │ │ │ │ + addseq r8, lr, r4, lsl fp │ │ │ │ + umullseq r8, lr, r0, sl │ │ │ │ + addseq sl, fp, ip, lsr #30 │ │ │ │ + addseq r8, lr, r0, ror sl │ │ │ │ + @ instruction: 0x009baef8 │ │ │ │ + addseq r8, lr, r0, lsr #22 │ │ │ │ + addseq r8, lr, r4, lsl ip │ │ │ │ + addseq r8, lr, r0, lsl #24 │ │ │ │ + @ instruction: 0x009e8bf8 │ │ │ │ + @ instruction: 0x009e8bd8 │ │ │ │ + @ instruction: 0x009e8bb8 │ │ │ │ + @ instruction: 0x009e8bb0 │ │ │ │ + umullseq r8, lr, r0, fp │ │ │ │ + addseq r8, lr, r0, ror fp │ │ │ │ + addseq sl, fp, ip, lsl lr │ │ │ │ + addseq sl, fp, r0, lsl #28 │ │ │ │ + addseq sl, fp, r4, ror #27 │ │ │ │ + addseq sl, fp, r8, asr #27 │ │ │ │ + @ instruction: 0x009badb0 │ │ │ │ + addseq sl, fp, r0, lsr #27 │ │ │ │ + addseq sl, fp, r4, lsl #27 │ │ │ │ + addseq sl, fp, r8, ror #26 │ │ │ │ + addseq sl, fp, ip, asr #26 │ │ │ │ + ldr r2, [pc, #-280] @ 388c28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388878 │ │ │ │ - ldr r2, [pc, #-300] @ 388be0 │ │ │ │ + b 3888c4 │ │ │ │ + ldr r2, [pc, #-300] @ 388c2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388878 │ │ │ │ - ldr r2, [pc, #-320] @ 388be4 │ │ │ │ + b 3888c4 │ │ │ │ + ldr r2, [pc, #-320] @ 388c30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388824 │ │ │ │ - ldr r2, [pc, #-340] @ 388be8 │ │ │ │ + b 388870 │ │ │ │ + ldr r2, [pc, #-340] @ 388c34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388824 │ │ │ │ - ldr r2, [pc, #-360] @ 388bec │ │ │ │ + b 388870 │ │ │ │ + ldr r2, [pc, #-360] @ 388c38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388824 │ │ │ │ - ldr r2, [pc, #-380] @ 388bf0 │ │ │ │ + b 388870 │ │ │ │ + ldr r2, [pc, #-380] @ 388c3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388824 │ │ │ │ - ldr r2, [pc, #-400] @ 388bf4 │ │ │ │ + b 388870 │ │ │ │ + ldr r2, [pc, #-400] @ 388c40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388824 │ │ │ │ - ldr r2, [pc, #-420] @ 388bf8 │ │ │ │ + b 388870 │ │ │ │ + ldr r2, [pc, #-420] @ 388c44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388824 │ │ │ │ - ldr r2, [pc, #-440] @ 388bfc │ │ │ │ + b 388870 │ │ │ │ + ldr r2, [pc, #-440] @ 388c48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3887d0 │ │ │ │ - ldr r2, [pc, #-460] @ 388c00 │ │ │ │ + b 38881c │ │ │ │ + ldr r2, [pc, #-460] @ 388c4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3887d0 │ │ │ │ - ldr r2, [pc, #-480] @ 388c04 │ │ │ │ + b 38881c │ │ │ │ + ldr r2, [pc, #-480] @ 388c50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3887d0 │ │ │ │ - ldr r2, [pc, #-500] @ 388c08 │ │ │ │ + b 38881c │ │ │ │ + ldr r2, [pc, #-500] @ 388c54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3887d0 │ │ │ │ - ldr r2, [pc, #-520] @ 388c0c │ │ │ │ + b 38881c │ │ │ │ + ldr r2, [pc, #-520] @ 388c58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3887d0 │ │ │ │ - ldr r2, [pc, #-540] @ 388c10 │ │ │ │ + b 38881c │ │ │ │ + ldr r2, [pc, #-540] @ 388c5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3887d0 │ │ │ │ - ldr r2, [pc, #-560] @ 388c14 │ │ │ │ + b 38881c │ │ │ │ + ldr r2, [pc, #-560] @ 388c60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38877c │ │ │ │ - ldr r2, [pc, #-580] @ 388c18 │ │ │ │ + b 3887c8 │ │ │ │ + ldr r2, [pc, #-580] @ 388c64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38877c │ │ │ │ - ldr r2, [pc, #-600] @ 388c1c │ │ │ │ + b 3887c8 │ │ │ │ + ldr r2, [pc, #-600] @ 388c68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38877c │ │ │ │ - ldr r2, [pc, #-620] @ 388c20 │ │ │ │ + b 3887c8 │ │ │ │ + ldr r2, [pc, #-620] @ 388c6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38877c │ │ │ │ - ldr r2, [pc, #-640] @ 388c24 │ │ │ │ + b 3887c8 │ │ │ │ + ldr r2, [pc, #-640] @ 388c70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38877c │ │ │ │ - ldr r2, [pc, #-660] @ 388c28 │ │ │ │ + b 3887c8 │ │ │ │ + ldr r2, [pc, #-660] @ 388c74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38877c │ │ │ │ - ldr r3, [pc, #-680] @ 388c2c │ │ │ │ + b 3887c8 │ │ │ │ + ldr r3, [pc, #-680] @ 388c78 │ │ │ │ cmp ip, r3 │ │ │ │ - beq 387ab4 │ │ │ │ - b 387a58 │ │ │ │ - ldr r2, [pc, #-692] @ 388c30 │ │ │ │ + beq 387b00 │ │ │ │ + b 387aa4 │ │ │ │ + ldr r2, [pc, #-692] @ 388c7c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388228 │ │ │ │ - ldr r2, [pc, #-700] @ 388c34 │ │ │ │ + b 388274 │ │ │ │ + ldr r2, [pc, #-700] @ 388c80 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388228 │ │ │ │ - ldr r2, [pc, #-708] @ 388c38 │ │ │ │ + b 388274 │ │ │ │ + ldr r2, [pc, #-708] @ 388c84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3881e8 │ │ │ │ - ldr r2, [pc, #-728] @ 388c3c │ │ │ │ + b 388234 │ │ │ │ + ldr r2, [pc, #-728] @ 388c88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388168 │ │ │ │ - ldr r2, [pc, #-748] @ 388c40 │ │ │ │ + b 3881b4 │ │ │ │ + ldr r2, [pc, #-748] @ 388c8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3883ec │ │ │ │ - ldr r2, [pc, #-768] @ 388c44 │ │ │ │ + b 388438 │ │ │ │ + ldr r2, [pc, #-768] @ 388c90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3883b8 │ │ │ │ - ldr r2, [pc, #-788] @ 388c48 │ │ │ │ + b 388404 │ │ │ │ + ldr r2, [pc, #-788] @ 388c94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388384 │ │ │ │ - ldr r2, [pc, #-808] @ 388c4c │ │ │ │ + b 3883d0 │ │ │ │ + ldr r2, [pc, #-808] @ 388c98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3882b8 │ │ │ │ - ldr r2, [pc, #-828] @ 388c50 │ │ │ │ + b 388304 │ │ │ │ + ldr r2, [pc, #-828] @ 388c9c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388228 │ │ │ │ - ldr r2, [pc, #-836] @ 388c54 │ │ │ │ + b 388274 │ │ │ │ + ldr r2, [pc, #-836] @ 388ca0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388228 │ │ │ │ - ldr r2, [pc, #-844] @ 388c58 │ │ │ │ + b 388274 │ │ │ │ + ldr r2, [pc, #-844] @ 388ca4 │ │ │ │ mov r3, r8 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 387c54 │ │ │ │ - ldr r2, [pc, #-868] @ 388c5c │ │ │ │ + b 387ca0 │ │ │ │ + ldr r2, [pc, #-868] @ 388ca8 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 387c54 │ │ │ │ - ldr r2, [pc, #-888] @ 388c60 │ │ │ │ + b 387ca0 │ │ │ │ + ldr r2, [pc, #-888] @ 388cac │ │ │ │ mov r3, r7 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3880a0 │ │ │ │ - ldr r2, [pc, #-912] @ 388c64 │ │ │ │ + b 3880ec │ │ │ │ + ldr r2, [pc, #-912] @ 388cb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3880a0 │ │ │ │ - ldr r2, [pc, #-932] @ 388c68 │ │ │ │ + b 3880ec │ │ │ │ + ldr r2, [pc, #-932] @ 388cb4 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388284 │ │ │ │ - ldr r2, [pc, #-956] @ 388c6c │ │ │ │ + b 3882d0 │ │ │ │ + ldr r2, [pc, #-956] @ 388cb8 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388350 │ │ │ │ - ldr r2, [pc, #-976] @ 388c70 │ │ │ │ + b 38839c │ │ │ │ + ldr r2, [pc, #-976] @ 388cbc │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388304 │ │ │ │ - ldr r2, [pc, #-1000] @ 388c74 │ │ │ │ + b 388350 │ │ │ │ + ldr r2, [pc, #-1000] @ 388cc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388304 │ │ │ │ - ldr r2, [pc, #-1020] @ 388c78 │ │ │ │ + b 388350 │ │ │ │ + ldr r2, [pc, #-1020] @ 388cc4 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388304 │ │ │ │ - ldr r2, [pc, #-1040] @ 388c7c │ │ │ │ + b 388350 │ │ │ │ + ldr r2, [pc, #-1040] @ 388cc8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388228 │ │ │ │ - ldr r2, [pc, #-1048] @ 388c80 │ │ │ │ + b 388274 │ │ │ │ + ldr r2, [pc, #-1048] @ 388ccc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388228 │ │ │ │ - ldr r2, [pc, #-1056] @ 388c84 │ │ │ │ + b 388274 │ │ │ │ + ldr r2, [pc, #-1056] @ 388cd0 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 387ad8 │ │ │ │ - ldr r2, [pc, #-1068] @ 388c88 │ │ │ │ + b 387b24 │ │ │ │ + ldr r2, [pc, #-1068] @ 388cd4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388228 │ │ │ │ - ldr r2, [pc, #-1076] @ 388c8c │ │ │ │ + b 388274 │ │ │ │ + ldr r2, [pc, #-1076] @ 388cd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388284 │ │ │ │ - ldr r2, [pc, #-1096] @ 388c90 │ │ │ │ + b 3882d0 │ │ │ │ + ldr r2, [pc, #-1096] @ 388cdc │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388284 │ │ │ │ - ldr r2, [pc, #-1116] @ 388c94 │ │ │ │ + b 3882d0 │ │ │ │ + ldr r2, [pc, #-1116] @ 388ce0 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3881b4 │ │ │ │ - ldr r2, [pc, #-1136] @ 388c98 │ │ │ │ + b 388200 │ │ │ │ + ldr r2, [pc, #-1136] @ 388ce4 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3881b4 │ │ │ │ - ldr r2, [pc, #-1160] @ 388c9c │ │ │ │ + b 388200 │ │ │ │ + ldr r2, [pc, #-1160] @ 388ce8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3881b4 │ │ │ │ - ldr r2, [pc, #-1180] @ 388ca0 │ │ │ │ + b 388200 │ │ │ │ + ldr r2, [pc, #-1180] @ 388cec │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388350 │ │ │ │ - ldr r2, [pc, #-1204] @ 388ca4 │ │ │ │ + b 38839c │ │ │ │ + ldr r2, [pc, #-1204] @ 388cf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388350 │ │ │ │ - ldr r2, [pc, #-1224] @ 388ca8 │ │ │ │ + b 38839c │ │ │ │ + ldr r2, [pc, #-1224] @ 388cf4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388228 │ │ │ │ - ldr r2, [pc, #-1232] @ 388cac │ │ │ │ + b 388274 │ │ │ │ + ldr r2, [pc, #-1232] @ 388cf8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388228 │ │ │ │ - ldr r2, [pc, #-1240] @ 388cb0 │ │ │ │ + b 388274 │ │ │ │ + ldr r2, [pc, #-1240] @ 388cfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888c4 │ │ │ │ - ldr r2, [pc, #-1260] @ 388cb4 │ │ │ │ + b 388910 │ │ │ │ + ldr r2, [pc, #-1260] @ 388d00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888c4 │ │ │ │ - ldr r2, [pc, #-1280] @ 388cb8 │ │ │ │ + b 388910 │ │ │ │ + ldr r2, [pc, #-1280] @ 388d04 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388910 │ │ │ │ - ldr r2, [pc, #-1300] @ 388cbc │ │ │ │ + b 38895c │ │ │ │ + ldr r2, [pc, #-1300] @ 388d08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388910 │ │ │ │ - ldr r2, [pc, #-1320] @ 388cc0 │ │ │ │ + b 38895c │ │ │ │ + ldr r2, [pc, #-1320] @ 388d0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388910 │ │ │ │ - ldr r2, [pc, #-1340] @ 388cc4 │ │ │ │ + b 38895c │ │ │ │ + ldr r2, [pc, #-1340] @ 388d10 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888c4 │ │ │ │ - ldr r2, [pc, #-1360] @ 388cc8 │ │ │ │ + b 388910 │ │ │ │ + ldr r2, [pc, #-1360] @ 388d14 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3884ac │ │ │ │ - ldr r2, [pc, #-1384] @ 388ccc │ │ │ │ + b 3884f8 │ │ │ │ + ldr r2, [pc, #-1384] @ 388d18 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388574 │ │ │ │ - ldr r2, [pc, #-1408] @ 388cd0 │ │ │ │ + b 3885c0 │ │ │ │ + ldr r2, [pc, #-1408] @ 388d1c │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38877c │ │ │ │ - ldr r2, [pc, #-1432] @ 388cd4 │ │ │ │ + b 3887c8 │ │ │ │ + ldr r2, [pc, #-1432] @ 388d20 │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388878 │ │ │ │ - ldr r2, [pc, #-1456] @ 388cd8 │ │ │ │ + b 3888c4 │ │ │ │ + ldr r2, [pc, #-1456] @ 388d24 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388060 │ │ │ │ - ldr r2, [pc, #-1464] @ 388cdc │ │ │ │ + b 3880ac │ │ │ │ + ldr r2, [pc, #-1464] @ 388d28 │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388824 │ │ │ │ - ldr r2, [pc, #-1488] @ 388ce0 │ │ │ │ + b 388870 │ │ │ │ + ldr r2, [pc, #-1488] @ 388d2c │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3887d0 │ │ │ │ - ldr r2, [pc, #-1512] @ 388ce4 │ │ │ │ + b 38881c │ │ │ │ + ldr r2, [pc, #-1512] @ 388d30 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3885c4 │ │ │ │ - ldr r2, [pc, #-1536] @ 388ce8 │ │ │ │ + b 388610 │ │ │ │ + ldr r2, [pc, #-1536] @ 388d34 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38845c │ │ │ │ - ldr r3, [pc, #2488] @ 389cbc │ │ │ │ + b 3884a8 │ │ │ │ + ldr r3, [pc, #2488] @ 389d08 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 38a858 │ │ │ │ + bhi 38a8a4 │ │ │ │ cmp r0, #13312 @ 0x3400 │ │ │ │ - bcc 389340 │ │ │ │ - ldr r3, [pc, #2472] @ 389cc0 │ │ │ │ + bcc 38938c │ │ │ │ + ldr r3, [pc, #2472] @ 389d0c │ │ │ │ sub r0, r0, #13312 @ 0x3400 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #1020 @ 0x3fc │ │ │ │ - bhi 389334 │ │ │ │ + bhi 389380 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2440] @ 389cc4 │ │ │ │ + ldr r0, [pc, #2440] @ 389d10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #636 @ 0x27c │ │ │ │ - bhi 38a7e0 │ │ │ │ + bhi 38a82c │ │ │ │ cmp r0, #255 @ 0xff │ │ │ │ - bls 38a814 │ │ │ │ - ldr r3, [pc, #2416] @ 389cc8 │ │ │ │ + bls 38a860 │ │ │ │ + ldr r3, [pc, #2416] @ 389d14 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #380 @ 0x17c │ │ │ │ - bhi 389374 │ │ │ │ + bhi 3893c0 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2384] @ 389ccc │ │ │ │ + ldr r0, [pc, #2384] @ 389d18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 389cd0 │ │ │ │ + ldr r0, [pc, #2376] @ 389d1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 389cd4 │ │ │ │ + ldr r0, [pc, #2368] @ 389d20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 389cd8 │ │ │ │ + ldr r0, [pc, #2360] @ 389d24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 389cdc │ │ │ │ + ldr r0, [pc, #2352] @ 389d28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 389ce0 │ │ │ │ + ldr r0, [pc, #2344] @ 389d2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 389ce4 │ │ │ │ + ldr r0, [pc, #2336] @ 389d30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 389ce8 │ │ │ │ + ldr r0, [pc, #2328] @ 389d34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 389cec │ │ │ │ + ldr r0, [pc, #2320] @ 389d38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 389cf0 │ │ │ │ + ldr r0, [pc, #2312] @ 389d3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 389cf4 │ │ │ │ + ldr r0, [pc, #2304] @ 389d40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 389cf8 │ │ │ │ + ldr r0, [pc, #2296] @ 389d44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 389cfc │ │ │ │ + ldr r0, [pc, #2288] @ 389d48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 389d00 │ │ │ │ + ldr r0, [pc, #2280] @ 389d4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 389d04 │ │ │ │ + ldr r0, [pc, #2272] @ 389d50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 389d08 │ │ │ │ + ldr r0, [pc, #2264] @ 389d54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 389d0c │ │ │ │ + ldr r0, [pc, #2256] @ 389d58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 389d10 │ │ │ │ + ldr r0, [pc, #2248] @ 389d5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 389d14 │ │ │ │ + ldr r0, [pc, #2240] @ 389d60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 389d18 │ │ │ │ + ldr r0, [pc, #2232] @ 389d64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 389d1c │ │ │ │ + ldr r0, [pc, #2224] @ 389d68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 389d20 │ │ │ │ + ldr r0, [pc, #2216] @ 389d6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 389d24 │ │ │ │ + ldr r0, [pc, #2208] @ 389d70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 389d28 │ │ │ │ + ldr r0, [pc, #2200] @ 389d74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 389d2c │ │ │ │ + ldr r0, [pc, #2192] @ 389d78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 389d30 │ │ │ │ + ldr r0, [pc, #2184] @ 389d7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 389d34 │ │ │ │ + ldr r0, [pc, #2176] @ 389d80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 389d38 │ │ │ │ + ldr r0, [pc, #2168] @ 389d84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 389d3c │ │ │ │ + ldr r0, [pc, #2160] @ 389d88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 389d40 │ │ │ │ + ldr r0, [pc, #2152] @ 389d8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 389d44 │ │ │ │ + ldr r0, [pc, #2144] @ 389d90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 389d48 │ │ │ │ + ldr r0, [pc, #2136] @ 389d94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 389d4c │ │ │ │ + ldr r0, [pc, #2128] @ 389d98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 389d50 │ │ │ │ + ldr r0, [pc, #2120] @ 389d9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 389d54 │ │ │ │ + ldr r0, [pc, #2112] @ 389da0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 389d58 │ │ │ │ + ldr r0, [pc, #2104] @ 389da4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 389d5c │ │ │ │ + ldr r0, [pc, #2096] @ 389da8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 389d60 │ │ │ │ + ldr r0, [pc, #2088] @ 389dac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 389d64 │ │ │ │ + ldr r0, [pc, #2080] @ 389db0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 389d68 │ │ │ │ + ldr r0, [pc, #2072] @ 389db4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 389d6c │ │ │ │ + ldr r0, [pc, #2064] @ 389db8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 389d70 │ │ │ │ + ldr r0, [pc, #2056] @ 389dbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 389d74 │ │ │ │ + ldr r0, [pc, #2048] @ 389dc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 389d78 │ │ │ │ + ldr r0, [pc, #2040] @ 389dc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 389d7c │ │ │ │ + ldr r0, [pc, #2032] @ 389dc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 389d80 │ │ │ │ + ldr r0, [pc, #2024] @ 389dcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 389d84 │ │ │ │ + ldr r0, [pc, #2016] @ 389dd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 389d88 │ │ │ │ + ldr r0, [pc, #2008] @ 389dd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 389d8c │ │ │ │ + ldr r0, [pc, #2000] @ 389dd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 389d90 │ │ │ │ + ldr r0, [pc, #1992] @ 389ddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 389d94 │ │ │ │ + ldr r0, [pc, #1984] @ 389de0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 389d98 │ │ │ │ + ldr r0, [pc, #1976] @ 389de4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 389d9c │ │ │ │ + ldr r0, [pc, #1968] @ 389de8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 389da0 │ │ │ │ + ldr r0, [pc, #1960] @ 389dec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 389da4 │ │ │ │ + ldr r0, [pc, #1952] @ 389df0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 389da8 │ │ │ │ + ldr r0, [pc, #1944] @ 389df4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 389dac │ │ │ │ + ldr r0, [pc, #1936] @ 389df8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 389db0 │ │ │ │ + ldr r0, [pc, #1928] @ 389dfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 389db4 │ │ │ │ + ldr r0, [pc, #1920] @ 389e00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 389db8 │ │ │ │ + ldr r0, [pc, #1912] @ 389e04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 389dbc │ │ │ │ + ldr r0, [pc, #1904] @ 389e08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 389dc0 │ │ │ │ + ldr r0, [pc, #1896] @ 389e0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 389dc4 │ │ │ │ + ldr r0, [pc, #1888] @ 389e10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 389dc8 │ │ │ │ + ldr r0, [pc, #1880] @ 389e14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 389dcc │ │ │ │ + ldr r0, [pc, #1872] @ 389e18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 389dd0 │ │ │ │ + ldr r0, [pc, #1864] @ 389e1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 389dd4 │ │ │ │ + ldr r0, [pc, #1856] @ 389e20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 389dd8 │ │ │ │ + ldr r0, [pc, #1848] @ 389e24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 389ddc │ │ │ │ + ldr r0, [pc, #1840] @ 389e28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 389de0 │ │ │ │ + ldr r0, [pc, #1832] @ 389e2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 389de4 │ │ │ │ + ldr r0, [pc, #1824] @ 389e30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 389de8 │ │ │ │ + ldr r0, [pc, #1816] @ 389e34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 389dec │ │ │ │ + ldr r0, [pc, #1808] @ 389e38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 389df0 │ │ │ │ + ldr r0, [pc, #1800] @ 389e3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 389df4 │ │ │ │ + ldr r0, [pc, #1792] @ 389e40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 389df8 │ │ │ │ + ldr r0, [pc, #1784] @ 389e44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 389dfc │ │ │ │ + ldr r0, [pc, #1776] @ 389e48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 389e00 │ │ │ │ + ldr r0, [pc, #1768] @ 389e4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 389e04 │ │ │ │ + ldr r0, [pc, #1760] @ 389e50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 389e08 │ │ │ │ + ldr r0, [pc, #1752] @ 389e54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 389e0c │ │ │ │ + ldr r0, [pc, #1744] @ 389e58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 389e10 │ │ │ │ + ldr r0, [pc, #1736] @ 389e5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 389e14 │ │ │ │ + ldr r0, [pc, #1728] @ 389e60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 389e18 │ │ │ │ + ldr r0, [pc, #1720] @ 389e64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 389e1c │ │ │ │ + ldr r0, [pc, #1712] @ 389e68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 389e20 │ │ │ │ + ldr r0, [pc, #1704] @ 389e6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 389e24 │ │ │ │ + ldr r0, [pc, #1696] @ 389e70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 389e28 │ │ │ │ + ldr r0, [pc, #1688] @ 389e74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 389e2c │ │ │ │ + ldr r0, [pc, #1680] @ 389e78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 389e30 │ │ │ │ + ldr r0, [pc, #1672] @ 389e7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 389e34 │ │ │ │ + ldr r0, [pc, #1664] @ 389e80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 389e38 │ │ │ │ + ldr r0, [pc, #1656] @ 389e84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 389e3c │ │ │ │ + ldr r0, [pc, #1648] @ 389e88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 389e40 │ │ │ │ + ldr r0, [pc, #1640] @ 389e8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 389e44 │ │ │ │ + ldr r0, [pc, #1632] @ 389e90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 389e48 │ │ │ │ + ldr r0, [pc, #1624] @ 389e94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 389e4c │ │ │ │ + ldr r0, [pc, #1616] @ 389e98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 389e50 │ │ │ │ + ldr r0, [pc, #1608] @ 389e9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 389e54 │ │ │ │ + ldr r0, [pc, #1600] @ 389ea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 389e58 │ │ │ │ + ldr r0, [pc, #1592] @ 389ea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 389e5c │ │ │ │ + ldr r0, [pc, #1584] @ 389ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 389e60 │ │ │ │ + ldr r0, [pc, #1576] @ 389eac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 389e64 │ │ │ │ + ldr r0, [pc, #1568] @ 389eb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 389e68 │ │ │ │ + ldr r0, [pc, #1560] @ 389eb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 389e6c │ │ │ │ + ldr r0, [pc, #1552] @ 389eb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 389e70 │ │ │ │ + ldr r0, [pc, #1544] @ 389ebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 389e74 │ │ │ │ + ldr r0, [pc, #1536] @ 389ec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 389e78 │ │ │ │ + ldr r0, [pc, #1528] @ 389ec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 389e7c │ │ │ │ + ldr r0, [pc, #1520] @ 389ec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 389e80 │ │ │ │ + ldr r0, [pc, #1512] @ 389ecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 389e84 │ │ │ │ + ldr r0, [pc, #1504] @ 389ed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 389e88 │ │ │ │ + ldr r0, [pc, #1496] @ 389ed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 389e8c │ │ │ │ + ldr r0, [pc, #1488] @ 389ed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 389e90 │ │ │ │ + ldr r0, [pc, #1480] @ 389edc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 389e94 │ │ │ │ + ldr r0, [pc, #1472] @ 389ee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 389e98 │ │ │ │ + ldr r0, [pc, #1464] @ 389ee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 389e9c │ │ │ │ + ldr r0, [pc, #1456] @ 389ee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 389ea0 │ │ │ │ + ldr r0, [pc, #1448] @ 389eec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 389ea4 │ │ │ │ + ldr r0, [pc, #1440] @ 389ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 389ea8 │ │ │ │ + ldr r0, [pc, #1432] @ 389ef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 389eac │ │ │ │ + ldr r0, [pc, #1424] @ 389ef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 389eb0 │ │ │ │ + ldr r0, [pc, #1416] @ 389efc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 389eb4 │ │ │ │ + ldr r0, [pc, #1408] @ 389f00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 389eb8 │ │ │ │ + ldr r0, [pc, #1400] @ 389f04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 389ebc │ │ │ │ + ldr r0, [pc, #1392] @ 389f08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 389ec0 │ │ │ │ + ldr r0, [pc, #1384] @ 389f0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 389ec4 │ │ │ │ + ldr r0, [pc, #1376] @ 389f10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 389ec8 │ │ │ │ + ldr r0, [pc, #1368] @ 389f14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 389ecc │ │ │ │ + ldr r0, [pc, #1360] @ 389f18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 389ed0 │ │ │ │ + ldr r0, [pc, #1352] @ 389f1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 389ed4 │ │ │ │ + ldr r0, [pc, #1344] @ 389f20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 389ed8 │ │ │ │ + ldr r0, [pc, #1336] @ 389f24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 389edc │ │ │ │ + ldr r0, [pc, #1328] @ 389f28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 389ee0 │ │ │ │ + ldr r0, [pc, #1320] @ 389f2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 389ee4 │ │ │ │ + ldr r0, [pc, #1312] @ 389f30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 389ee8 │ │ │ │ + ldr r0, [pc, #1304] @ 389f34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 389eec │ │ │ │ + ldr r0, [pc, #1296] @ 389f38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 389ef0 │ │ │ │ + ldr r0, [pc, #1288] @ 389f3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 389ef4 │ │ │ │ + ldr r0, [pc, #1280] @ 389f40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 389ef8 │ │ │ │ + ldr r0, [pc, #1272] @ 389f44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 389efc │ │ │ │ + ldr r0, [pc, #1264] @ 389f48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 389f00 │ │ │ │ + ldr r0, [pc, #1256] @ 389f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 389f04 │ │ │ │ + ldr r0, [pc, #1248] @ 389f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 389f08 │ │ │ │ + ldr r0, [pc, #1240] @ 389f54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 389f0c │ │ │ │ + ldr r0, [pc, #1232] @ 389f58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 389f10 │ │ │ │ + ldr r0, [pc, #1224] @ 389f5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 389f14 │ │ │ │ + ldr r0, [pc, #1216] @ 389f60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 389f18 │ │ │ │ + ldr r0, [pc, #1208] @ 389f64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 389f1c │ │ │ │ + ldr r0, [pc, #1200] @ 389f68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 389f20 │ │ │ │ + ldr r0, [pc, #1192] @ 389f6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 389f24 │ │ │ │ + ldr r0, [pc, #1184] @ 389f70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 389f28 │ │ │ │ + ldr r0, [pc, #1176] @ 389f74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 389f2c │ │ │ │ + ldr r0, [pc, #1168] @ 389f78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 389f30 │ │ │ │ + ldr r0, [pc, #1160] @ 389f7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 389f34 │ │ │ │ + ldr r0, [pc, #1152] @ 389f80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 389f38 │ │ │ │ + ldr r0, [pc, #1144] @ 389f84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 389f3c │ │ │ │ + ldr r0, [pc, #1136] @ 389f88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 389f40 │ │ │ │ + ldr r0, [pc, #1128] @ 389f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 389f44 │ │ │ │ + ldr r0, [pc, #1120] @ 389f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 389f48 │ │ │ │ + ldr r0, [pc, #1112] @ 389f94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 389f4c │ │ │ │ + ldr r0, [pc, #1104] @ 389f98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 389f50 │ │ │ │ + ldr r0, [pc, #1096] @ 389f9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 389f54 │ │ │ │ + ldr r0, [pc, #1088] @ 389fa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 389f58 │ │ │ │ + ldr r0, [pc, #1080] @ 389fa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 389f5c │ │ │ │ + ldr r0, [pc, #1072] @ 389fa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 389f60 │ │ │ │ + ldr r0, [pc, #1064] @ 389fac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 389f64 │ │ │ │ + ldr r0, [pc, #1056] @ 389fb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 389f68 │ │ │ │ + ldr r0, [pc, #1048] @ 389fb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 389f6c │ │ │ │ + ldr r0, [pc, #1040] @ 389fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 389f70 │ │ │ │ + ldr r0, [pc, #1032] @ 389fbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 389f74 │ │ │ │ + ldr r0, [pc, #1024] @ 389fc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 389f78 │ │ │ │ + ldr r0, [pc, #1016] @ 389fc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 389f7c │ │ │ │ + ldr r0, [pc, #1008] @ 389fc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 389f80 │ │ │ │ + ldr r0, [pc, #1000] @ 389fcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 389f84 │ │ │ │ + ldr r0, [pc, #992] @ 389fd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 389f88 │ │ │ │ + ldr r0, [pc, #984] @ 389fd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 389f8c │ │ │ │ + ldr r0, [pc, #976] @ 389fd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 389f90 │ │ │ │ + ldr r0, [pc, #968] @ 389fdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 389f94 │ │ │ │ + ldr r0, [pc, #960] @ 389fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 389f98 │ │ │ │ + ldr r0, [pc, #952] @ 389fe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 389f9c │ │ │ │ + ldr r0, [pc, #944] @ 389fe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 389fa0 │ │ │ │ + ldr r0, [pc, #936] @ 389fec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 389fa4 │ │ │ │ + ldr r0, [pc, #928] @ 389ff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 389fa8 │ │ │ │ + ldr r0, [pc, #920] @ 389ff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 389fac │ │ │ │ + ldr r0, [pc, #912] @ 389ff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 389fb0 │ │ │ │ + ldr r0, [pc, #904] @ 389ffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 389fb4 │ │ │ │ + ldr r0, [pc, #896] @ 38a000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 389fb8 │ │ │ │ + ldr r0, [pc, #888] @ 38a004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 389fbc │ │ │ │ + ldr r0, [pc, #880] @ 38a008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 389fc0 │ │ │ │ + ldr r0, [pc, #872] @ 38a00c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 389fc4 │ │ │ │ + ldr r0, [pc, #864] @ 38a010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 389fc8 │ │ │ │ + ldr r0, [pc, #856] @ 38a014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 389fcc │ │ │ │ + ldr r0, [pc, #848] @ 38a018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 389fd0 │ │ │ │ + ldr r0, [pc, #840] @ 38a01c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 389fd4 │ │ │ │ + ldr r0, [pc, #832] @ 38a020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 389fd8 │ │ │ │ + ldr r0, [pc, #824] @ 38a024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 389fdc │ │ │ │ + ldr r0, [pc, #816] @ 38a028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #808] @ 389fe0 │ │ │ │ + ldr r0, [pc, #808] @ 38a02c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ - strdeq r2, [pc], sl @ │ │ │ │ - umullseq r6, ip, r4, r9 │ │ │ │ - @ instruction: 0x00af35b4 │ │ │ │ - addseq r6, ip, r4, asr r9 │ │ │ │ - addseq r9, lr, r0, asr r1 │ │ │ │ - @ instruction: 0x009eb4d8 │ │ │ │ - addseq fp, lr, r8, lsr #9 │ │ │ │ - addseq fp, lr, r8, ror r4 │ │ │ │ - addseq fp, lr, r8, asr #8 │ │ │ │ - addseq fp, lr, r8, lsl r4 │ │ │ │ - addseq fp, lr, r8, ror #7 │ │ │ │ - @ instruction: 0x009eb3b8 │ │ │ │ - addseq fp, lr, r8, lsl #7 │ │ │ │ - addseq fp, lr, r8, asr r3 │ │ │ │ - addseq fp, lr, r8, lsr #6 │ │ │ │ - @ instruction: 0x009eb2f8 │ │ │ │ - addseq fp, lr, r8, asr #5 │ │ │ │ - umullseq fp, lr, r8, r2 │ │ │ │ - addseq fp, lr, r8, ror #4 │ │ │ │ - addseq fp, lr, r8, lsr r2 │ │ │ │ - addseq fp, lr, r8, lsl #4 │ │ │ │ - @ instruction: 0x009eb1d8 │ │ │ │ - addseq fp, lr, r8, lsr #3 │ │ │ │ - addseq fp, lr, r8, ror r1 │ │ │ │ - addseq fp, lr, r8, asr #2 │ │ │ │ - addseq fp, lr, r8, lsl r1 │ │ │ │ - addseq fp, lr, r8, ror #1 │ │ │ │ - ldrheq fp, [lr], r8 │ │ │ │ - addseq fp, lr, r8, lsl #1 │ │ │ │ - addseq fp, lr, r8, asr r0 │ │ │ │ - addseq fp, lr, r8, lsr #32 │ │ │ │ - @ instruction: 0x009eaff8 │ │ │ │ - addseq sl, lr, r8, asr #31 │ │ │ │ - umullseq sl, lr, r8, pc @ │ │ │ │ - addseq sl, lr, r8, ror #30 │ │ │ │ - addseq sl, lr, r8, lsr pc │ │ │ │ - addseq sl, lr, r8, lsl #30 │ │ │ │ - @ instruction: 0x009eaed8 │ │ │ │ - addseq sl, lr, r8, lsr #29 │ │ │ │ - addseq sl, lr, r8, ror lr │ │ │ │ - addseq sl, lr, r8, asr #28 │ │ │ │ - addseq sl, lr, r8, lsl lr │ │ │ │ - addseq sl, lr, r8, ror #27 │ │ │ │ - @ instruction: 0x009eadb8 │ │ │ │ - addseq sl, lr, r8, lsl #27 │ │ │ │ - addseq sl, lr, r8, asr sp │ │ │ │ - addseq sl, lr, r8, lsr #26 │ │ │ │ - @ instruction: 0x009eacf8 │ │ │ │ - addseq sl, lr, r8, asr #25 │ │ │ │ - umullseq sl, lr, r8, ip │ │ │ │ - addseq sl, lr, r8, ror #24 │ │ │ │ - addseq sl, lr, r8, lsr ip │ │ │ │ - addseq sl, lr, r8, lsl #24 │ │ │ │ - @ instruction: 0x009eabd8 │ │ │ │ - addseq sl, lr, r8, lsr #23 │ │ │ │ - addseq sl, lr, r8, ror fp │ │ │ │ - addseq sl, lr, r8, asr #22 │ │ │ │ - addseq sl, lr, r8, lsl fp │ │ │ │ - addseq sl, lr, r8, ror #21 │ │ │ │ - @ instruction: 0x009eaab8 │ │ │ │ - addseq sl, lr, r8, lsl #21 │ │ │ │ - addseq sl, lr, r8, asr sl │ │ │ │ - addseq sl, lr, r8, lsr #20 │ │ │ │ - @ instruction: 0x009ea9f8 │ │ │ │ - addseq sl, lr, r8, asr #19 │ │ │ │ - umullseq sl, lr, r8, r9 │ │ │ │ - addseq sl, lr, r8, ror #18 │ │ │ │ - addseq sl, lr, r8, lsr r9 │ │ │ │ - addseq sl, lr, r8, lsl #18 │ │ │ │ - @ instruction: 0x009ea8d8 │ │ │ │ - addseq sl, lr, r8, lsr #17 │ │ │ │ - addseq sl, lr, r8, ror r8 │ │ │ │ - addseq sl, lr, r8, asr #16 │ │ │ │ - addseq sl, lr, r8, lsl r8 │ │ │ │ - addseq sl, lr, r8, ror #15 │ │ │ │ - @ instruction: 0x009ea7b8 │ │ │ │ - addseq sl, lr, r8, lsl #15 │ │ │ │ - addseq sl, lr, r8, asr r7 │ │ │ │ - addseq sl, lr, r8, lsr #14 │ │ │ │ - @ instruction: 0x009ea6f8 │ │ │ │ - addseq sl, lr, r8, asr #13 │ │ │ │ - umullseq sl, lr, r8, r6 │ │ │ │ - addseq sl, lr, r8, ror #12 │ │ │ │ - addseq sl, lr, r8, lsr r6 │ │ │ │ - addseq sl, lr, r8, lsl #12 │ │ │ │ - @ instruction: 0x009ea5d8 │ │ │ │ - addseq sl, lr, r8, lsr #11 │ │ │ │ - addseq sl, lr, r8, ror r5 │ │ │ │ - addseq sl, lr, r8, asr #10 │ │ │ │ - addseq sl, lr, r8, lsl r5 │ │ │ │ - addseq sl, lr, r8, ror #9 │ │ │ │ - @ instruction: 0x009ea4b8 │ │ │ │ - addseq sl, lr, r8, lsl #9 │ │ │ │ - addseq sl, lr, r8, asr r4 │ │ │ │ - addseq sl, lr, r8, lsr #8 │ │ │ │ - @ instruction: 0x009ea3f8 │ │ │ │ - addseq sl, lr, r8, asr #7 │ │ │ │ - umullseq sl, lr, r8, r3 │ │ │ │ - addseq sl, lr, r8, ror #6 │ │ │ │ - addseq sl, lr, r8, lsr r3 │ │ │ │ - addseq sl, lr, r8, lsl #6 │ │ │ │ - @ instruction: 0x009ea2d8 │ │ │ │ - addseq sl, lr, r8, lsr #5 │ │ │ │ - addseq sl, lr, r8, ror r2 │ │ │ │ - addseq sl, lr, r8, asr #4 │ │ │ │ - addseq sl, lr, r8, lsl r2 │ │ │ │ - addseq sl, lr, r8, ror #3 │ │ │ │ - @ instruction: 0x009ea1b8 │ │ │ │ - addseq sl, lr, r8, lsl #3 │ │ │ │ - addseq sl, lr, r8, asr r1 │ │ │ │ - addseq sl, lr, r8, lsr #2 │ │ │ │ - ldrsheq sl, [lr], r8 │ │ │ │ - addseq sl, lr, r8, asr #1 │ │ │ │ - umullseq sl, lr, r8, r0 │ │ │ │ - addseq sl, lr, r8, rrx │ │ │ │ - addseq sl, lr, r8, lsr r0 │ │ │ │ - addseq sl, lr, r8 │ │ │ │ - @ instruction: 0x009e9fd8 │ │ │ │ - addseq r9, lr, r8, lsr #31 │ │ │ │ - addseq r9, lr, r8, ror pc │ │ │ │ - addseq r9, lr, r8, asr #30 │ │ │ │ - addseq r9, lr, r8, lsl pc │ │ │ │ - addseq r9, lr, r8, ror #29 │ │ │ │ - @ instruction: 0x009e9eb8 │ │ │ │ - addseq r9, lr, r8, lsl #29 │ │ │ │ - addseq r9, lr, r8, asr lr │ │ │ │ - addseq r9, lr, r8, lsr #28 │ │ │ │ - @ instruction: 0x009e9df8 │ │ │ │ - addseq r9, lr, r8, asr #27 │ │ │ │ - umullseq r9, lr, r8, sp │ │ │ │ - addseq r9, lr, r8, ror #26 │ │ │ │ - addseq r9, lr, r8, lsr sp │ │ │ │ - addseq r9, lr, r8, lsl #26 │ │ │ │ - @ instruction: 0x009e9cd8 │ │ │ │ - addseq r9, lr, r8, lsr #25 │ │ │ │ - addseq r9, lr, r8, ror ip │ │ │ │ - addseq r9, lr, r8, asr #24 │ │ │ │ - addseq r9, lr, r8, lsl ip │ │ │ │ - addseq r9, lr, r8, ror #23 │ │ │ │ - @ instruction: 0x009e9bb8 │ │ │ │ - addseq r9, lr, r8, lsl #23 │ │ │ │ - addseq r9, lr, r8, asr fp │ │ │ │ - addseq r9, lr, r8, lsr #22 │ │ │ │ - @ instruction: 0x009e9af8 │ │ │ │ - addseq r9, lr, r8, asr #21 │ │ │ │ - umullseq r9, lr, r8, sl │ │ │ │ - addseq r9, lr, r8, ror #20 │ │ │ │ - addseq r9, lr, r8, lsr sl │ │ │ │ - addseq r9, lr, r8, lsl #20 │ │ │ │ - @ instruction: 0x009e99d8 │ │ │ │ - addseq r9, lr, r8, lsr #19 │ │ │ │ - addseq r9, lr, r8, ror r9 │ │ │ │ - addseq r9, lr, r8, asr #18 │ │ │ │ - addseq r9, lr, r8, lsl r9 │ │ │ │ - addseq r9, lr, r8, ror #17 │ │ │ │ - @ instruction: 0x009e98b8 │ │ │ │ - addseq r9, lr, r8, lsl #17 │ │ │ │ - addseq r9, lr, r8, asr r8 │ │ │ │ - addseq r9, lr, r8, lsr #16 │ │ │ │ - @ instruction: 0x009e97f8 │ │ │ │ - addseq r9, lr, r8, asr #15 │ │ │ │ - umullseq r9, lr, r8, r7 │ │ │ │ - addseq r9, lr, r8, ror #14 │ │ │ │ - addseq r9, lr, r8, lsr r7 │ │ │ │ - addseq r9, lr, r8, lsl #14 │ │ │ │ - @ instruction: 0x009e96d8 │ │ │ │ - addseq r9, lr, r8, lsr #13 │ │ │ │ - addseq r9, lr, r8, ror r6 │ │ │ │ - addseq r9, lr, r8, asr #12 │ │ │ │ - addseq r9, lr, r8, lsl r6 │ │ │ │ - addseq r9, lr, r8, ror #11 │ │ │ │ - @ instruction: 0x009e95b8 │ │ │ │ - addseq r9, lr, r8, lsl #11 │ │ │ │ - addseq r9, lr, r8, asr r5 │ │ │ │ - addseq r9, lr, r8, lsr #10 │ │ │ │ - @ instruction: 0x009e94f8 │ │ │ │ - addseq r9, lr, r8, asr #9 │ │ │ │ - umullseq r9, lr, r8, r4 │ │ │ │ - addseq r9, lr, r8, ror #8 │ │ │ │ - addseq r9, lr, r8, lsr r4 │ │ │ │ - addseq r9, lr, r8, lsl #8 │ │ │ │ - @ instruction: 0x009e93d8 │ │ │ │ - addseq r9, lr, r8, lsr #7 │ │ │ │ - addseq r9, lr, r8, ror r3 │ │ │ │ - addseq r9, lr, r8, asr #6 │ │ │ │ - addseq r9, lr, r8, lsl r3 │ │ │ │ - addseq r9, lr, r8, ror #5 │ │ │ │ - @ instruction: 0x009e92b8 │ │ │ │ - addseq r9, lr, r8, lsl #5 │ │ │ │ - addseq r9, lr, r8, asr r2 │ │ │ │ - addseq r9, lr, r8, lsr #4 │ │ │ │ - @ instruction: 0x009e91f8 │ │ │ │ - addseq r9, lr, r8, asr #3 │ │ │ │ - umullseq r9, lr, r8, r1 │ │ │ │ - addseq r9, lr, r8, ror #2 │ │ │ │ - addseq r9, lr, r8, lsr r1 │ │ │ │ - addseq r9, lr, r8, lsl #2 │ │ │ │ - ldrsbeq r9, [lr], r8 │ │ │ │ - addseq r9, lr, r8, lsr #1 │ │ │ │ - addseq r9, lr, r8, ror r0 │ │ │ │ - addseq r9, lr, r8, asr #32 │ │ │ │ - @ instruction: 0x009e8ad0 │ │ │ │ - addseq r8, lr, r0, lsr #21 │ │ │ │ - addseq r8, lr, r0, ror sl │ │ │ │ - addseq r8, lr, r0, asr #20 │ │ │ │ - addseq r8, lr, r0, lsl sl │ │ │ │ - addseq r8, lr, r0, ror #19 │ │ │ │ - @ instruction: 0x009e89b0 │ │ │ │ - addseq r8, lr, r0, lsl #19 │ │ │ │ - addseq r8, lr, r0, asr r9 │ │ │ │ - addseq r8, lr, r0, lsr #18 │ │ │ │ - @ instruction: 0x009e88f0 │ │ │ │ - addseq r8, lr, r0, asr #17 │ │ │ │ - umullseq r8, lr, r0, r8 │ │ │ │ - addseq r8, lr, r0, ror #16 │ │ │ │ - addseq r8, lr, r0, lsr r8 │ │ │ │ - addseq r8, lr, r0, lsl #16 │ │ │ │ - @ instruction: 0x009e87d0 │ │ │ │ - addseq r8, lr, r0, lsr #15 │ │ │ │ - addseq r8, lr, r0, ror r7 │ │ │ │ - addseq r8, lr, r0, asr #14 │ │ │ │ - addseq r8, lr, r0, lsl r7 │ │ │ │ - addseq r8, lr, r0, ror #13 │ │ │ │ - @ instruction: 0x009e86b0 │ │ │ │ - addseq r8, lr, r0, lsl #13 │ │ │ │ - addseq r8, lr, r0, asr r6 │ │ │ │ - addseq r8, lr, r0, lsr #12 │ │ │ │ - @ instruction: 0x009e85f0 │ │ │ │ - addseq r8, lr, r0, asr #11 │ │ │ │ - umullseq r8, lr, r0, r5 │ │ │ │ - addseq r8, lr, r0, ror #10 │ │ │ │ - addseq r8, lr, r0, lsr r5 │ │ │ │ - addseq r8, lr, r0, lsl #10 │ │ │ │ - @ instruction: 0x009e84d0 │ │ │ │ - addseq r8, lr, r0, lsr #9 │ │ │ │ - addseq r8, lr, r0, ror r4 │ │ │ │ - addseq r8, lr, r0, asr #8 │ │ │ │ - addseq r8, lr, r0, lsl r4 │ │ │ │ - addseq r8, lr, r0, ror #7 │ │ │ │ - @ instruction: 0x009e83b0 │ │ │ │ - addseq r8, lr, r0, lsl #7 │ │ │ │ - addseq r8, lr, r0, asr r3 │ │ │ │ - addseq r8, lr, r0, lsr #6 │ │ │ │ - @ instruction: 0x009e82f0 │ │ │ │ - addseq r8, lr, r0, asr #5 │ │ │ │ - umullseq r8, lr, r0, r2 │ │ │ │ - addseq r8, lr, r0, ror #4 │ │ │ │ - addseq r8, lr, r0, lsr r2 │ │ │ │ - addseq r8, lr, r0, lsl #4 │ │ │ │ - @ instruction: 0x009e81d0 │ │ │ │ - addseq r8, lr, r0, lsr #3 │ │ │ │ - addseq r8, lr, r0, ror r1 │ │ │ │ - addseq r8, lr, r0, asr #2 │ │ │ │ - addseq r8, lr, r0, lsl r1 │ │ │ │ - addseq r8, lr, r0, ror #1 │ │ │ │ - ldrheq r8, [lr], r0 │ │ │ │ - addseq r8, lr, r0, lsl #1 │ │ │ │ - addseq r8, lr, r0, asr r0 │ │ │ │ - @ instruction: 0x009e7fd8 │ │ │ │ - @ instruction: 0x009e7ff0 │ │ │ │ - addseq r7, lr, r4, lsr pc │ │ │ │ + strdeq r2, [pc], r6 @ │ │ │ │ + addseq r6, ip, r8, lsl #19 │ │ │ │ + @ instruction: 0x00af35b0 │ │ │ │ + addseq r6, ip, r8, asr #18 │ │ │ │ + addseq r9, lr, r4, asr #2 │ │ │ │ + addseq fp, lr, ip, asr #9 │ │ │ │ + umullseq fp, lr, ip, r4 │ │ │ │ + addseq fp, lr, ip, ror #8 │ │ │ │ + addseq fp, lr, ip, lsr r4 │ │ │ │ + addseq fp, lr, ip, lsl #8 │ │ │ │ + @ instruction: 0x009eb3dc │ │ │ │ + addseq fp, lr, ip, lsr #7 │ │ │ │ + addseq fp, lr, ip, ror r3 │ │ │ │ + addseq fp, lr, ip, asr #6 │ │ │ │ + addseq fp, lr, ip, lsl r3 │ │ │ │ + addseq fp, lr, ip, ror #5 │ │ │ │ + @ instruction: 0x009eb2bc │ │ │ │ + addseq fp, lr, ip, lsl #5 │ │ │ │ + addseq fp, lr, ip, asr r2 │ │ │ │ + addseq fp, lr, ip, lsr #4 │ │ │ │ + @ instruction: 0x009eb1fc │ │ │ │ + addseq fp, lr, ip, asr #3 │ │ │ │ + umullseq fp, lr, ip, r1 │ │ │ │ + addseq fp, lr, ip, ror #2 │ │ │ │ + addseq fp, lr, ip, lsr r1 │ │ │ │ + addseq fp, lr, ip, lsl #2 │ │ │ │ + ldrsbeq fp, [lr], ip │ │ │ │ + addseq fp, lr, ip, lsr #1 │ │ │ │ + addseq fp, lr, ip, ror r0 │ │ │ │ + addseq fp, lr, ip, asr #32 │ │ │ │ + addseq fp, lr, ip, lsl r0 │ │ │ │ + addseq sl, lr, ip, ror #31 │ │ │ │ + @ instruction: 0x009eafbc │ │ │ │ + addseq sl, lr, ip, lsl #31 │ │ │ │ + addseq sl, lr, ip, asr pc │ │ │ │ + addseq sl, lr, ip, lsr #30 │ │ │ │ + @ instruction: 0x009eaefc │ │ │ │ + addseq sl, lr, ip, asr #29 │ │ │ │ + umullseq sl, lr, ip, lr │ │ │ │ + addseq sl, lr, ip, ror #28 │ │ │ │ + addseq sl, lr, ip, lsr lr │ │ │ │ + addseq sl, lr, ip, lsl #28 │ │ │ │ + @ instruction: 0x009eaddc │ │ │ │ + addseq sl, lr, ip, lsr #27 │ │ │ │ + addseq sl, lr, ip, ror sp │ │ │ │ + addseq sl, lr, ip, asr #26 │ │ │ │ + addseq sl, lr, ip, lsl sp │ │ │ │ + addseq sl, lr, ip, ror #25 │ │ │ │ + @ instruction: 0x009eacbc │ │ │ │ + addseq sl, lr, ip, lsl #25 │ │ │ │ + addseq sl, lr, ip, asr ip │ │ │ │ + addseq sl, lr, ip, lsr #24 │ │ │ │ + @ instruction: 0x009eabfc │ │ │ │ + addseq sl, lr, ip, asr #23 │ │ │ │ + umullseq sl, lr, ip, fp │ │ │ │ + addseq sl, lr, ip, ror #22 │ │ │ │ + addseq sl, lr, ip, lsr fp │ │ │ │ + addseq sl, lr, ip, lsl #22 │ │ │ │ + @ instruction: 0x009eaadc │ │ │ │ + addseq sl, lr, ip, lsr #21 │ │ │ │ + addseq sl, lr, ip, ror sl │ │ │ │ + addseq sl, lr, ip, asr #20 │ │ │ │ + addseq sl, lr, ip, lsl sl │ │ │ │ + addseq sl, lr, ip, ror #19 │ │ │ │ + @ instruction: 0x009ea9bc │ │ │ │ + addseq sl, lr, ip, lsl #19 │ │ │ │ + addseq sl, lr, ip, asr r9 │ │ │ │ + addseq sl, lr, ip, lsr #18 │ │ │ │ + @ instruction: 0x009ea8fc │ │ │ │ + addseq sl, lr, ip, asr #17 │ │ │ │ + umullseq sl, lr, ip, r8 │ │ │ │ + addseq sl, lr, ip, ror #16 │ │ │ │ + addseq sl, lr, ip, lsr r8 │ │ │ │ + addseq sl, lr, ip, lsl #16 │ │ │ │ + @ instruction: 0x009ea7dc │ │ │ │ + addseq sl, lr, ip, lsr #15 │ │ │ │ + addseq sl, lr, ip, ror r7 │ │ │ │ + addseq sl, lr, ip, asr #14 │ │ │ │ + addseq sl, lr, ip, lsl r7 │ │ │ │ + addseq sl, lr, ip, ror #13 │ │ │ │ + @ instruction: 0x009ea6bc │ │ │ │ + addseq sl, lr, ip, lsl #13 │ │ │ │ + addseq sl, lr, ip, asr r6 │ │ │ │ + addseq sl, lr, ip, lsr #12 │ │ │ │ + @ instruction: 0x009ea5fc │ │ │ │ + addseq sl, lr, ip, asr #11 │ │ │ │ + umullseq sl, lr, ip, r5 │ │ │ │ + addseq sl, lr, ip, ror #10 │ │ │ │ + addseq sl, lr, ip, lsr r5 │ │ │ │ + addseq sl, lr, ip, lsl #10 │ │ │ │ + @ instruction: 0x009ea4dc │ │ │ │ + addseq sl, lr, ip, lsr #9 │ │ │ │ + addseq sl, lr, ip, ror r4 │ │ │ │ + addseq sl, lr, ip, asr #8 │ │ │ │ + addseq sl, lr, ip, lsl r4 │ │ │ │ + addseq sl, lr, ip, ror #7 │ │ │ │ + @ instruction: 0x009ea3bc │ │ │ │ + addseq sl, lr, ip, lsl #7 │ │ │ │ + addseq sl, lr, ip, asr r3 │ │ │ │ + addseq sl, lr, ip, lsr #6 │ │ │ │ + @ instruction: 0x009ea2fc │ │ │ │ + addseq sl, lr, ip, asr #5 │ │ │ │ + umullseq sl, lr, ip, r2 │ │ │ │ + addseq sl, lr, ip, ror #4 │ │ │ │ + addseq sl, lr, ip, lsr r2 │ │ │ │ + addseq sl, lr, ip, lsl #4 │ │ │ │ + @ instruction: 0x009ea1dc │ │ │ │ + addseq sl, lr, ip, lsr #3 │ │ │ │ + addseq sl, lr, ip, ror r1 │ │ │ │ + addseq sl, lr, ip, asr #2 │ │ │ │ + addseq sl, lr, ip, lsl r1 │ │ │ │ + addseq sl, lr, ip, ror #1 │ │ │ │ + ldrheq sl, [lr], ip │ │ │ │ + addseq sl, lr, ip, lsl #1 │ │ │ │ + addseq sl, lr, ip, asr r0 │ │ │ │ + addseq sl, lr, ip, lsr #32 │ │ │ │ + @ instruction: 0x009e9ffc │ │ │ │ + addseq r9, lr, ip, asr #31 │ │ │ │ + umullseq r9, lr, ip, pc @ │ │ │ │ + addseq r9, lr, ip, ror #30 │ │ │ │ + addseq r9, lr, ip, lsr pc │ │ │ │ + addseq r9, lr, ip, lsl #30 │ │ │ │ + @ instruction: 0x009e9edc │ │ │ │ + addseq r9, lr, ip, lsr #29 │ │ │ │ + addseq r9, lr, ip, ror lr │ │ │ │ + addseq r9, lr, ip, asr #28 │ │ │ │ + addseq r9, lr, ip, lsl lr │ │ │ │ + addseq r9, lr, ip, ror #27 │ │ │ │ + @ instruction: 0x009e9dbc │ │ │ │ + addseq r9, lr, ip, lsl #27 │ │ │ │ + addseq r9, lr, ip, asr sp │ │ │ │ + addseq r9, lr, ip, lsr #26 │ │ │ │ + @ instruction: 0x009e9cfc │ │ │ │ + addseq r9, lr, ip, asr #25 │ │ │ │ + umullseq r9, lr, ip, ip │ │ │ │ + addseq r9, lr, ip, ror #24 │ │ │ │ + addseq r9, lr, ip, lsr ip │ │ │ │ + addseq r9, lr, ip, lsl #24 │ │ │ │ + @ instruction: 0x009e9bdc │ │ │ │ + addseq r9, lr, ip, lsr #23 │ │ │ │ + addseq r9, lr, ip, ror fp │ │ │ │ + addseq r9, lr, ip, asr #22 │ │ │ │ + addseq r9, lr, ip, lsl fp │ │ │ │ + addseq r9, lr, ip, ror #21 │ │ │ │ + @ instruction: 0x009e9abc │ │ │ │ + addseq r9, lr, ip, lsl #21 │ │ │ │ + addseq r9, lr, ip, asr sl │ │ │ │ + addseq r9, lr, ip, lsr #20 │ │ │ │ + @ instruction: 0x009e99fc │ │ │ │ + addseq r9, lr, ip, asr #19 │ │ │ │ + umullseq r9, lr, ip, r9 │ │ │ │ + addseq r9, lr, ip, ror #18 │ │ │ │ + addseq r9, lr, ip, lsr r9 │ │ │ │ + addseq r9, lr, ip, lsl #18 │ │ │ │ + @ instruction: 0x009e98dc │ │ │ │ + addseq r9, lr, ip, lsr #17 │ │ │ │ + addseq r9, lr, ip, ror r8 │ │ │ │ + addseq r9, lr, ip, asr #16 │ │ │ │ + addseq r9, lr, ip, lsl r8 │ │ │ │ + addseq r9, lr, ip, ror #15 │ │ │ │ + @ instruction: 0x009e97bc │ │ │ │ + addseq r9, lr, ip, lsl #15 │ │ │ │ + addseq r9, lr, ip, asr r7 │ │ │ │ + addseq r9, lr, ip, lsr #14 │ │ │ │ + @ instruction: 0x009e96fc │ │ │ │ + addseq r9, lr, ip, asr #13 │ │ │ │ + umullseq r9, lr, ip, r6 │ │ │ │ + addseq r9, lr, ip, ror #12 │ │ │ │ + addseq r9, lr, ip, lsr r6 │ │ │ │ + addseq r9, lr, ip, lsl #12 │ │ │ │ + @ instruction: 0x009e95dc │ │ │ │ + addseq r9, lr, ip, lsr #11 │ │ │ │ + addseq r9, lr, ip, ror r5 │ │ │ │ + addseq r9, lr, ip, asr #10 │ │ │ │ + addseq r9, lr, ip, lsl r5 │ │ │ │ + addseq r9, lr, ip, ror #9 │ │ │ │ + @ instruction: 0x009e94bc │ │ │ │ + addseq r9, lr, ip, lsl #9 │ │ │ │ + addseq r9, lr, ip, asr r4 │ │ │ │ + addseq r9, lr, ip, lsr #8 │ │ │ │ + @ instruction: 0x009e93fc │ │ │ │ + addseq r9, lr, ip, asr #7 │ │ │ │ + umullseq r9, lr, ip, r3 │ │ │ │ + addseq r9, lr, ip, ror #6 │ │ │ │ + addseq r9, lr, ip, lsr r3 │ │ │ │ + addseq r9, lr, ip, lsl #6 │ │ │ │ + @ instruction: 0x009e92dc │ │ │ │ + addseq r9, lr, ip, lsr #5 │ │ │ │ + addseq r9, lr, ip, ror r2 │ │ │ │ + addseq r9, lr, ip, asr #4 │ │ │ │ + addseq r9, lr, ip, lsl r2 │ │ │ │ + addseq r9, lr, ip, ror #3 │ │ │ │ + @ instruction: 0x009e91bc │ │ │ │ + addseq r9, lr, ip, lsl #3 │ │ │ │ + addseq r9, lr, ip, asr r1 │ │ │ │ + addseq r9, lr, ip, lsr #2 │ │ │ │ + ldrsheq r9, [lr], ip │ │ │ │ + addseq r9, lr, ip, asr #1 │ │ │ │ + umullseq r9, lr, ip, r0 │ │ │ │ + addseq r9, lr, ip, rrx │ │ │ │ + addseq r9, lr, ip, lsr r0 │ │ │ │ + addseq r8, lr, r4, asr #21 │ │ │ │ + umullseq r8, lr, r4, sl │ │ │ │ + addseq r8, lr, r4, ror #20 │ │ │ │ + addseq r8, lr, r4, lsr sl │ │ │ │ + addseq r8, lr, r4, lsl #20 │ │ │ │ + @ instruction: 0x009e89d4 │ │ │ │ + addseq r8, lr, r4, lsr #19 │ │ │ │ + addseq r8, lr, r4, ror r9 │ │ │ │ + addseq r8, lr, r4, asr #18 │ │ │ │ + addseq r8, lr, r4, lsl r9 │ │ │ │ + addseq r8, lr, r4, ror #17 │ │ │ │ + @ instruction: 0x009e88b4 │ │ │ │ + addseq r8, lr, r4, lsl #17 │ │ │ │ + addseq r8, lr, r4, asr r8 │ │ │ │ + addseq r8, lr, r4, lsr #16 │ │ │ │ + @ instruction: 0x009e87f4 │ │ │ │ + addseq r8, lr, r4, asr #15 │ │ │ │ + umullseq r8, lr, r4, r7 │ │ │ │ + addseq r8, lr, r4, ror #14 │ │ │ │ + addseq r8, lr, r4, lsr r7 │ │ │ │ + addseq r8, lr, r4, lsl #14 │ │ │ │ + @ instruction: 0x009e86d4 │ │ │ │ + addseq r8, lr, r4, lsr #13 │ │ │ │ + addseq r8, lr, r4, ror r6 │ │ │ │ + addseq r8, lr, r4, asr #12 │ │ │ │ + addseq r8, lr, r4, lsl r6 │ │ │ │ + addseq r8, lr, r4, ror #11 │ │ │ │ + @ instruction: 0x009e85b4 │ │ │ │ + addseq r8, lr, r4, lsl #11 │ │ │ │ + addseq r8, lr, r4, asr r5 │ │ │ │ + addseq r8, lr, r4, lsr #10 │ │ │ │ + @ instruction: 0x009e84f4 │ │ │ │ + addseq r8, lr, r4, asr #9 │ │ │ │ + umullseq r8, lr, r4, r4 │ │ │ │ + addseq r8, lr, r4, ror #8 │ │ │ │ + addseq r8, lr, r4, lsr r4 │ │ │ │ + addseq r8, lr, r4, lsl #8 │ │ │ │ + @ instruction: 0x009e83d4 │ │ │ │ + addseq r8, lr, r4, lsr #7 │ │ │ │ + addseq r8, lr, r4, ror r3 │ │ │ │ + addseq r8, lr, r4, asr #6 │ │ │ │ + addseq r8, lr, r4, lsl r3 │ │ │ │ + addseq r8, lr, r4, ror #5 │ │ │ │ + @ instruction: 0x009e82b4 │ │ │ │ + addseq r8, lr, r4, lsl #5 │ │ │ │ + addseq r8, lr, r4, asr r2 │ │ │ │ + addseq r8, lr, r4, lsr #4 │ │ │ │ + @ instruction: 0x009e81f4 │ │ │ │ + addseq r8, lr, r4, asr #3 │ │ │ │ + umullseq r8, lr, r4, r1 │ │ │ │ + addseq r8, lr, r4, ror #2 │ │ │ │ + addseq r8, lr, r4, lsr r1 │ │ │ │ + addseq r8, lr, r4, lsl #2 │ │ │ │ + ldrsbeq r8, [lr], r4 │ │ │ │ + addseq r8, lr, r4, lsr #1 │ │ │ │ + addseq r8, lr, r4, ror r0 │ │ │ │ + addseq r8, lr, r4, asr #32 │ │ │ │ + addseq r7, lr, ip, asr #31 │ │ │ │ + addseq r7, lr, r4, ror #31 │ │ │ │ + addseq r7, lr, r8, lsr #30 │ │ │ │ + addseq r7, lr, ip, asr r9 │ │ │ │ + addseq r7, lr, r4, ror #18 │ │ │ │ addseq r7, lr, r8, ror #18 │ │ │ │ - addseq r7, lr, r0, ror r9 │ │ │ │ addseq r7, lr, r4, ror r9 │ │ │ │ - addseq r7, lr, r0, lsl #19 │ │ │ │ - umullseq r7, lr, r8, r9 │ │ │ │ - @ instruction: 0x009e79b0 │ │ │ │ - addseq r7, lr, r8, asr #19 │ │ │ │ - @ instruction: 0x009e79d0 │ │ │ │ + addseq r7, lr, ip, lsl #19 │ │ │ │ + addseq r7, lr, r4, lsr #19 │ │ │ │ + @ instruction: 0x009e79bc │ │ │ │ + addseq r7, lr, r4, asr #19 │ │ │ │ + addseq r7, lr, ip, asr #19 │ │ │ │ @ instruction: 0x009e79d8 │ │ │ │ - addseq r7, lr, r4, ror #19 │ │ │ │ - addseq r7, lr, r4, lsl #20 │ │ │ │ + @ instruction: 0x009e79f8 │ │ │ │ + addseq r7, lr, r4, lsl sl │ │ │ │ addseq r7, lr, r0, lsr #20 │ │ │ │ - addseq r7, lr, ip, lsr #20 │ │ │ │ + addseq r7, lr, r8, lsr #20 │ │ │ │ addseq r7, lr, r4, lsr sl │ │ │ │ - addseq r7, lr, r0, asr #20 │ │ │ │ - addseq r7, lr, r8, asr #20 │ │ │ │ - addseq r7, lr, r0, asr sl │ │ │ │ + addseq r7, lr, ip, lsr sl │ │ │ │ + addseq r7, lr, r4, asr #20 │ │ │ │ + addseq r7, lr, r4, asr sl │ │ │ │ addseq r7, lr, r0, ror #20 │ │ │ │ addseq r7, lr, ip, ror #20 │ │ │ │ addseq r7, lr, r8, ror sl │ │ │ │ addseq r7, lr, r4, lsl #21 │ │ │ │ - umullseq r7, lr, r0, sl │ │ │ │ - addseq r7, lr, r4, lsr #21 │ │ │ │ - @ instruction: 0x009e7ab8 │ │ │ │ + umullseq r7, lr, r8, sl │ │ │ │ + addseq r7, lr, ip, lsr #21 │ │ │ │ + @ instruction: 0x009e7ab4 │ │ │ │ addseq r7, lr, r0, asr #21 │ │ │ │ - addseq r7, lr, ip, asr #21 │ │ │ │ - @ instruction: 0x009e7adc │ │ │ │ - addseq r7, lr, ip, ror #21 │ │ │ │ - @ instruction: 0x009e7afc │ │ │ │ - addseq r7, lr, ip, lsl #22 │ │ │ │ - addseq r7, lr, ip, lsl fp │ │ │ │ - addseq r7, lr, ip, lsr #22 │ │ │ │ - addseq r7, lr, ip, lsr fp │ │ │ │ - addseq r7, lr, r4, asr #22 │ │ │ │ - addseq r7, lr, ip, asr #22 │ │ │ │ - addseq r7, lr, r4, asr fp │ │ │ │ - addseq r7, lr, ip, asr fp │ │ │ │ - addseq r7, lr, r4, ror #22 │ │ │ │ - addseq r7, lr, ip, ror #22 │ │ │ │ - addseq r7, lr, r4, ror fp │ │ │ │ - addseq r7, lr, ip, ror fp │ │ │ │ - addseq r7, lr, r4, lsl #23 │ │ │ │ - addseq r7, lr, ip, lsl #23 │ │ │ │ - umullseq r7, lr, r4, fp │ │ │ │ - umullseq r7, lr, ip, fp │ │ │ │ - addseq r7, lr, r4, lsr #23 │ │ │ │ - addseq r7, lr, ip, lsr #23 │ │ │ │ - @ instruction: 0x009e7bb4 │ │ │ │ - @ instruction: 0x009e7bbc │ │ │ │ - addseq r7, lr, r4, asr #23 │ │ │ │ - addseq r7, lr, ip, asr #23 │ │ │ │ - @ instruction: 0x009e7bd4 │ │ │ │ - @ instruction: 0x009e7bdc │ │ │ │ - addseq r7, lr, r4, ror #23 │ │ │ │ - addseq r7, lr, ip, ror #23 │ │ │ │ - @ instruction: 0x009e7bf4 │ │ │ │ - @ instruction: 0x009e7bfc │ │ │ │ - addseq r7, lr, r4, lsl #24 │ │ │ │ - addseq r7, lr, ip, lsl #24 │ │ │ │ - addseq r7, lr, r4, lsl ip │ │ │ │ - addseq r7, lr, ip, lsl ip │ │ │ │ - addseq r7, lr, r4, lsr #24 │ │ │ │ - addseq r7, lr, ip, lsr #24 │ │ │ │ - addseq sl, lr, r0, asr #1 │ │ │ │ - addseq r7, lr, r4, asr r6 │ │ │ │ + @ instruction: 0x009e7ad0 │ │ │ │ + addseq r7, lr, r0, ror #21 │ │ │ │ + @ instruction: 0x009e7af0 │ │ │ │ + addseq r7, lr, r0, lsl #22 │ │ │ │ + addseq r7, lr, r0, lsl fp │ │ │ │ + addseq r7, lr, r0, lsr #22 │ │ │ │ + addseq r7, lr, r0, lsr fp │ │ │ │ + addseq r7, lr, r8, lsr fp │ │ │ │ + addseq r7, lr, r0, asr #22 │ │ │ │ + addseq r7, lr, r8, asr #22 │ │ │ │ + addseq r7, lr, r0, asr fp │ │ │ │ + addseq r7, lr, r8, asr fp │ │ │ │ + addseq r7, lr, r0, ror #22 │ │ │ │ + addseq r7, lr, r8, ror #22 │ │ │ │ + addseq r7, lr, r0, ror fp │ │ │ │ + addseq r7, lr, r8, ror fp │ │ │ │ + addseq r7, lr, r0, lsl #23 │ │ │ │ + addseq r7, lr, r8, lsl #23 │ │ │ │ + umullseq r7, lr, r0, fp │ │ │ │ + umullseq r7, lr, r8, fp │ │ │ │ + addseq r7, lr, r0, lsr #23 │ │ │ │ + addseq r7, lr, r8, lsr #23 │ │ │ │ + @ instruction: 0x009e7bb0 │ │ │ │ + @ instruction: 0x009e7bb8 │ │ │ │ + addseq r7, lr, r0, asr #23 │ │ │ │ + addseq r7, lr, r8, asr #23 │ │ │ │ + @ instruction: 0x009e7bd0 │ │ │ │ + @ instruction: 0x009e7bd8 │ │ │ │ + addseq r7, lr, r0, ror #23 │ │ │ │ + addseq r7, lr, r8, ror #23 │ │ │ │ + @ instruction: 0x009e7bf0 │ │ │ │ + @ instruction: 0x009e7bf8 │ │ │ │ + addseq r7, lr, r0, lsl #24 │ │ │ │ + addseq r7, lr, r8, lsl #24 │ │ │ │ + addseq r7, lr, r0, lsl ip │ │ │ │ + addseq r7, lr, r8, lsl ip │ │ │ │ + addseq r7, lr, r0, lsr #24 │ │ │ │ + ldrheq sl, [lr], r4 │ │ │ │ + addseq r7, lr, r8, asr #12 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - addseq r7, lr, r4, lsr #24 │ │ │ │ - @ instruction: 0x009e75f8 │ │ │ │ + addseq r7, lr, r8, lsl ip │ │ │ │ + addseq r7, lr, ip, ror #11 │ │ │ │ andeq r1, r0, r4, asr #18 │ │ │ │ - addseq r7, lr, r0, lsr ip │ │ │ │ - @ instruction: 0x009e7bd0 │ │ │ │ - @ instruction: 0x009e7bfc │ │ │ │ - addseq r5, ip, r0, ror r4 │ │ │ │ + addseq r7, lr, r4, lsr #24 │ │ │ │ + addseq r7, lr, r4, asr #23 │ │ │ │ + @ instruction: 0x009e7bf0 │ │ │ │ addseq r5, ip, r4, ror #8 │ │ │ │ addseq r5, ip, r8, asr r4 │ │ │ │ addseq r5, ip, ip, asr #8 │ │ │ │ - ldr r0, [pc, #-552] @ 389fe4 │ │ │ │ + addseq r5, ip, r0, asr #8 │ │ │ │ + ldr r0, [pc, #-552] @ 38a030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-560] @ 389fe8 │ │ │ │ + ldr r0, [pc, #-560] @ 38a034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-568] @ 389fec │ │ │ │ + ldr r0, [pc, #-568] @ 38a038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-576] @ 389ff0 │ │ │ │ + ldr r0, [pc, #-576] @ 38a03c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-584] @ 389ff4 │ │ │ │ + ldr r0, [pc, #-584] @ 38a040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-592] @ 389ff8 │ │ │ │ + ldr r0, [pc, #-592] @ 38a044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-600] @ 389ffc │ │ │ │ + ldr r0, [pc, #-600] @ 38a048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-608] @ 38a000 │ │ │ │ + ldr r0, [pc, #-608] @ 38a04c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-616] @ 38a004 │ │ │ │ + ldr r0, [pc, #-616] @ 38a050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-624] @ 38a008 │ │ │ │ + ldr r0, [pc, #-624] @ 38a054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-632] @ 38a00c │ │ │ │ + ldr r0, [pc, #-632] @ 38a058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-640] @ 38a010 │ │ │ │ + ldr r0, [pc, #-640] @ 38a05c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-648] @ 38a014 │ │ │ │ + ldr r0, [pc, #-648] @ 38a060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-656] @ 38a018 │ │ │ │ + ldr r0, [pc, #-656] @ 38a064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-664] @ 38a01c │ │ │ │ + ldr r0, [pc, #-664] @ 38a068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-672] @ 38a020 │ │ │ │ + ldr r0, [pc, #-672] @ 38a06c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-680] @ 38a024 │ │ │ │ + ldr r0, [pc, #-680] @ 38a070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-688] @ 38a028 │ │ │ │ + ldr r0, [pc, #-688] @ 38a074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-696] @ 38a02c │ │ │ │ + ldr r0, [pc, #-696] @ 38a078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-704] @ 38a030 │ │ │ │ + ldr r0, [pc, #-704] @ 38a07c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-712] @ 38a034 │ │ │ │ + ldr r0, [pc, #-712] @ 38a080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-720] @ 38a038 │ │ │ │ + ldr r0, [pc, #-720] @ 38a084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-728] @ 38a03c │ │ │ │ + ldr r0, [pc, #-728] @ 38a088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-736] @ 38a040 │ │ │ │ + ldr r0, [pc, #-736] @ 38a08c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-744] @ 38a044 │ │ │ │ + ldr r0, [pc, #-744] @ 38a090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-752] @ 38a048 │ │ │ │ + ldr r0, [pc, #-752] @ 38a094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-760] @ 38a04c │ │ │ │ + ldr r0, [pc, #-760] @ 38a098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-768] @ 38a050 │ │ │ │ + ldr r0, [pc, #-768] @ 38a09c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-776] @ 38a054 │ │ │ │ + ldr r0, [pc, #-776] @ 38a0a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-784] @ 38a058 │ │ │ │ + ldr r0, [pc, #-784] @ 38a0a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-792] @ 38a05c │ │ │ │ + ldr r0, [pc, #-792] @ 38a0a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-800] @ 38a060 │ │ │ │ + ldr r0, [pc, #-800] @ 38a0ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-808] @ 38a064 │ │ │ │ + ldr r0, [pc, #-808] @ 38a0b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-816] @ 38a068 │ │ │ │ + ldr r0, [pc, #-816] @ 38a0b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-824] @ 38a06c │ │ │ │ + ldr r0, [pc, #-824] @ 38a0b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-832] @ 38a070 │ │ │ │ + ldr r0, [pc, #-832] @ 38a0bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-840] @ 38a074 │ │ │ │ + ldr r0, [pc, #-840] @ 38a0c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-848] @ 38a078 │ │ │ │ + ldr r0, [pc, #-848] @ 38a0c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-856] @ 38a07c │ │ │ │ + ldr r0, [pc, #-856] @ 38a0c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-864] @ 38a080 │ │ │ │ + ldr r0, [pc, #-864] @ 38a0cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-872] @ 38a084 │ │ │ │ + ldr r0, [pc, #-872] @ 38a0d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-880] @ 38a088 │ │ │ │ + ldr r0, [pc, #-880] @ 38a0d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-888] @ 38a08c │ │ │ │ + ldr r0, [pc, #-888] @ 38a0d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-896] @ 38a090 │ │ │ │ + ldr r0, [pc, #-896] @ 38a0dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-904] @ 38a094 │ │ │ │ + ldr r0, [pc, #-904] @ 38a0e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-912] @ 38a098 │ │ │ │ + ldr r0, [pc, #-912] @ 38a0e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-920] @ 38a09c │ │ │ │ + ldr r0, [pc, #-920] @ 38a0e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-928] @ 38a0a0 │ │ │ │ + ldr r0, [pc, #-928] @ 38a0ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-936] @ 38a0a4 │ │ │ │ + ldr r0, [pc, #-936] @ 38a0f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-944] @ 38a0a8 │ │ │ │ + ldr r0, [pc, #-944] @ 38a0f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-952] @ 38a0ac │ │ │ │ + ldr r0, [pc, #-952] @ 38a0f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-960] @ 38a0b0 │ │ │ │ + ldr r0, [pc, #-960] @ 38a0fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-968] @ 38a0b4 │ │ │ │ + ldr r0, [pc, #-968] @ 38a100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-976] @ 38a0b8 │ │ │ │ + ldr r0, [pc, #-976] @ 38a104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-984] @ 38a0bc │ │ │ │ + ldr r0, [pc, #-984] @ 38a108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-992] @ 38a0c0 │ │ │ │ + ldr r0, [pc, #-992] @ 38a10c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1000] @ 38a0c4 │ │ │ │ + ldr r0, [pc, #-1000] @ 38a110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1008] @ 38a0c8 │ │ │ │ + ldr r0, [pc, #-1008] @ 38a114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1016] @ 38a0cc │ │ │ │ + ldr r0, [pc, #-1016] @ 38a118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1024] @ 38a0d0 │ │ │ │ + ldr r0, [pc, #-1024] @ 38a11c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1032] @ 38a0d4 │ │ │ │ + ldr r0, [pc, #-1032] @ 38a120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1040] @ 38a0d8 │ │ │ │ + ldr r0, [pc, #-1040] @ 38a124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1048] @ 38a0dc │ │ │ │ + ldr r0, [pc, #-1048] @ 38a128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1056] @ 38a0e0 │ │ │ │ + ldr r0, [pc, #-1056] @ 38a12c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1064] @ 38a0e4 │ │ │ │ + ldr r0, [pc, #-1064] @ 38a130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1072] @ 38a0e8 │ │ │ │ + ldr r0, [pc, #-1072] @ 38a134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1080] @ 38a0ec │ │ │ │ + ldr r0, [pc, #-1080] @ 38a138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1088] @ 38a0f0 │ │ │ │ + ldr r0, [pc, #-1088] @ 38a13c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1096] @ 38a0f4 │ │ │ │ + ldr r0, [pc, #-1096] @ 38a140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1104] @ 38a0f8 │ │ │ │ + ldr r0, [pc, #-1104] @ 38a144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1112] @ 38a0fc │ │ │ │ + ldr r0, [pc, #-1112] @ 38a148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1120] @ 38a100 │ │ │ │ + ldr r0, [pc, #-1120] @ 38a14c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1128] @ 38a104 │ │ │ │ + ldr r0, [pc, #-1128] @ 38a150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1136] @ 38a108 │ │ │ │ + ldr r0, [pc, #-1136] @ 38a154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1144] @ 38a10c │ │ │ │ + ldr r0, [pc, #-1144] @ 38a158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1152] @ 38a110 │ │ │ │ + ldr r0, [pc, #-1152] @ 38a15c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1160] @ 38a114 │ │ │ │ + ldr r0, [pc, #-1160] @ 38a160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1168] @ 38a118 │ │ │ │ + ldr r0, [pc, #-1168] @ 38a164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1176] @ 38a11c │ │ │ │ + ldr r0, [pc, #-1176] @ 38a168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1184] @ 38a120 │ │ │ │ + ldr r0, [pc, #-1184] @ 38a16c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1192] @ 38a124 │ │ │ │ + ldr r0, [pc, #-1192] @ 38a170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1200] @ 38a128 │ │ │ │ + ldr r0, [pc, #-1200] @ 38a174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1208] @ 38a12c │ │ │ │ + ldr r0, [pc, #-1208] @ 38a178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1216] @ 38a130 │ │ │ │ + ldr r0, [pc, #-1216] @ 38a17c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1224] @ 38a134 │ │ │ │ + ldr r0, [pc, #-1224] @ 38a180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1232] @ 38a138 │ │ │ │ + ldr r0, [pc, #-1232] @ 38a184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1240] @ 38a13c │ │ │ │ + ldr r0, [pc, #-1240] @ 38a188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1248] @ 38a140 │ │ │ │ + ldr r0, [pc, #-1248] @ 38a18c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1256] @ 38a144 │ │ │ │ + ldr r0, [pc, #-1256] @ 38a190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1264] @ 38a148 │ │ │ │ + ldr r0, [pc, #-1264] @ 38a194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1272] @ 38a14c │ │ │ │ + ldr r0, [pc, #-1272] @ 38a198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1280] @ 38a150 │ │ │ │ + ldr r0, [pc, #-1280] @ 38a19c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1288] @ 38a154 │ │ │ │ + ldr r0, [pc, #-1288] @ 38a1a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1296] @ 38a158 │ │ │ │ + ldr r0, [pc, #-1296] @ 38a1a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1304] @ 38a15c │ │ │ │ + ldr r0, [pc, #-1304] @ 38a1a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1312] @ 38a160 │ │ │ │ + ldr r0, [pc, #-1312] @ 38a1ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1320] @ 38a164 │ │ │ │ + ldr r0, [pc, #-1320] @ 38a1b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1328] @ 38a168 │ │ │ │ + ldr r0, [pc, #-1328] @ 38a1b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1336] @ 38a16c │ │ │ │ + ldr r0, [pc, #-1336] @ 38a1b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1344] @ 38a170 │ │ │ │ + ldr r0, [pc, #-1344] @ 38a1bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1352] @ 38a174 │ │ │ │ + ldr r0, [pc, #-1352] @ 38a1c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1360] @ 38a178 │ │ │ │ + ldr r0, [pc, #-1360] @ 38a1c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1368] @ 38a17c │ │ │ │ + ldr r0, [pc, #-1368] @ 38a1c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1376] @ 38a180 │ │ │ │ + ldr r0, [pc, #-1376] @ 38a1cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1384] @ 38a184 │ │ │ │ + ldr r0, [pc, #-1384] @ 38a1d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1392] @ 38a188 │ │ │ │ + ldr r0, [pc, #-1392] @ 38a1d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1400] @ 38a18c │ │ │ │ + ldr r0, [pc, #-1400] @ 38a1d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1408] @ 38a190 │ │ │ │ + ldr r0, [pc, #-1408] @ 38a1dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1416] @ 38a194 │ │ │ │ + ldr r0, [pc, #-1416] @ 38a1e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1424] @ 38a198 │ │ │ │ + ldr r0, [pc, #-1424] @ 38a1e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1432] @ 38a19c │ │ │ │ + ldr r0, [pc, #-1432] @ 38a1e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1440] @ 38a1a0 │ │ │ │ + ldr r0, [pc, #-1440] @ 38a1ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1448] @ 38a1a4 │ │ │ │ + ldr r0, [pc, #-1448] @ 38a1f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1456] @ 38a1a8 │ │ │ │ + ldr r0, [pc, #-1456] @ 38a1f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1464] @ 38a1ac │ │ │ │ + ldr r0, [pc, #-1464] @ 38a1f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1472] @ 38a1b0 │ │ │ │ + ldr r0, [pc, #-1472] @ 38a1fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1480] @ 38a1b4 │ │ │ │ + ldr r0, [pc, #-1480] @ 38a200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1488] @ 38a1b8 │ │ │ │ + ldr r0, [pc, #-1488] @ 38a204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1496] @ 38a1bc │ │ │ │ + ldr r0, [pc, #-1496] @ 38a208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1504] @ 38a1c0 │ │ │ │ + ldr r0, [pc, #-1504] @ 38a20c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1512] @ 38a1c4 │ │ │ │ + ldr r0, [pc, #-1512] @ 38a210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1520] @ 38a1c8 │ │ │ │ + ldr r0, [pc, #-1520] @ 38a214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1528] @ 38a1cc │ │ │ │ + ldr r0, [pc, #-1528] @ 38a218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1536] @ 38a1d0 │ │ │ │ + ldr r0, [pc, #-1536] @ 38a21c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1544] @ 38a1d4 │ │ │ │ + ldr r0, [pc, #-1544] @ 38a220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #-1552] @ 38a1d8 │ │ │ │ + ldr r3, [pc, #-1552] @ 38a224 │ │ │ │ cmp r0, r3 │ │ │ │ - beq 38a84c │ │ │ │ - bhi 38a828 │ │ │ │ + beq 38a898 │ │ │ │ + bhi 38a874 │ │ │ │ sub r3, r3, #8 │ │ │ │ cmp r0, r3 │ │ │ │ - beq 38a840 │ │ │ │ + beq 38a88c │ │ │ │ add r3, r3, #4 │ │ │ │ cmp r0, r3 │ │ │ │ - bne 38a870 │ │ │ │ - ldr r0, [pc, #-1588] @ 38a1dc │ │ │ │ + bne 38a8bc │ │ │ │ + ldr r0, [pc, #-1588] @ 38a228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #0 │ │ │ │ - bne 38a864 │ │ │ │ - ldr r0, [pc, #-1604] @ 38a1e0 │ │ │ │ + bne 38a8b0 │ │ │ │ + ldr r0, [pc, #-1604] @ 38a22c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #-1612] @ 38a1e4 │ │ │ │ + ldr r3, [pc, #-1612] @ 38a230 │ │ │ │ cmp r0, r3 │ │ │ │ - bne 38a87c │ │ │ │ - ldr r0, [pc, #-1620] @ 38a1e8 │ │ │ │ + bne 38a8c8 │ │ │ │ + ldr r0, [pc, #-1620] @ 38a234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 38a1ec │ │ │ │ + ldr r0, [pc, #-1628] @ 38a238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 38a1f0 │ │ │ │ + ldr r0, [pc, #-1636] @ 38a23c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 38a1f4 │ │ │ │ + ldr r0, [pc, #-1644] @ 38a240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 38a1f8 │ │ │ │ + ldr r0, [pc, #-1652] @ 38a244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 38a1fc │ │ │ │ + ldr r0, [pc, #-1660] @ 38a248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 38a200 │ │ │ │ + ldr r0, [pc, #-1668] @ 38a24c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #684] @ 38ab3c │ │ │ │ + ldr r3, [pc, #684] @ 38ab88 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 38a8ec │ │ │ │ + bhi 38a938 │ │ │ │ cmp r0, #1024 @ 0x400 │ │ │ │ - bcs 38a8cc │ │ │ │ + bcs 38a918 │ │ │ │ cmp r0, #612 @ 0x264 │ │ │ │ - bhi 38aaf8 │ │ │ │ + bhi 38ab44 │ │ │ │ cmp r0, #576 @ 0x240 │ │ │ │ - bcc 38a944 │ │ │ │ - ldr r3, [pc, #652] @ 38ab40 │ │ │ │ + bcc 38a990 │ │ │ │ + ldr r3, [pc, #652] @ 38ab8c │ │ │ │ sub r0, r0, #576 @ 0x240 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #36 @ 0x24 │ │ │ │ - bhi 38a92c │ │ │ │ + bhi 38a978 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #624] @ 38ab44 │ │ │ │ + ldr r3, [pc, #624] @ 38ab90 │ │ │ │ sub r0, r0, #1024 @ 0x400 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #28 │ │ │ │ - bhi 38a938 │ │ │ │ + bhi 38a984 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #596] @ 38ab48 │ │ │ │ + ldr r3, [pc, #596] @ 38ab94 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 38aae0 │ │ │ │ + bhi 38ab2c │ │ │ │ cmp r0, #1792 @ 0x700 │ │ │ │ - bcc 38ab0c │ │ │ │ - ldr r3, [pc, #580] @ 38ab4c │ │ │ │ + bcc 38ab58 │ │ │ │ + ldr r3, [pc, #580] @ 38ab98 │ │ │ │ sub r0, r0, #1792 @ 0x700 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #60 @ 0x3c │ │ │ │ - bhi 38a920 │ │ │ │ + bhi 38a96c │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #552] @ 38ab50 │ │ │ │ + ldr r0, [pc, #552] @ 38ab9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #544] @ 38ab54 │ │ │ │ + ldr r0, [pc, #544] @ 38aba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #536] @ 38ab58 │ │ │ │ + ldr r0, [pc, #536] @ 38aba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #256 @ 0x100 │ │ │ │ - beq 38a960 │ │ │ │ + beq 38a9ac │ │ │ │ cmp r0, #320 @ 0x140 │ │ │ │ - bne 38ab24 │ │ │ │ - ldr r0, [pc, #512] @ 38ab5c │ │ │ │ + bne 38ab70 │ │ │ │ + ldr r0, [pc, #512] @ 38aba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #504] @ 38ab60 │ │ │ │ + ldr r0, [pc, #504] @ 38abac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #496] @ 38ab64 │ │ │ │ + ldr r0, [pc, #496] @ 38abb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #488] @ 38ab68 │ │ │ │ + ldr r0, [pc, #488] @ 38abb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #480] @ 38ab6c │ │ │ │ + ldr r0, [pc, #480] @ 38abb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #472] @ 38ab70 │ │ │ │ + ldr r0, [pc, #472] @ 38abbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #464] @ 38ab74 │ │ │ │ + ldr r0, [pc, #464] @ 38abc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #456] @ 38ab78 │ │ │ │ + ldr r0, [pc, #456] @ 38abc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #448] @ 38ab7c │ │ │ │ + ldr r0, [pc, #448] @ 38abc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #440] @ 38ab80 │ │ │ │ + ldr r0, [pc, #440] @ 38abcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #432] @ 38ab84 │ │ │ │ + ldr r0, [pc, #432] @ 38abd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #424] @ 38ab88 │ │ │ │ + ldr r0, [pc, #424] @ 38abd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #416] @ 38ab8c │ │ │ │ + ldr r0, [pc, #416] @ 38abd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #408] @ 38ab90 │ │ │ │ + ldr r0, [pc, #408] @ 38abdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #400] @ 38ab94 │ │ │ │ + ldr r0, [pc, #400] @ 38abe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #392] @ 38ab98 │ │ │ │ + ldr r0, [pc, #392] @ 38abe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #384] @ 38ab9c │ │ │ │ + ldr r0, [pc, #384] @ 38abe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #376] @ 38aba0 │ │ │ │ + ldr r0, [pc, #376] @ 38abec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #368] @ 38aba4 │ │ │ │ + ldr r0, [pc, #368] @ 38abf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #360] @ 38aba8 │ │ │ │ + ldr r0, [pc, #360] @ 38abf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #352] @ 38abac │ │ │ │ + ldr r0, [pc, #352] @ 38abf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #344] @ 38abb0 │ │ │ │ + ldr r0, [pc, #344] @ 38abfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #336] @ 38abb4 │ │ │ │ + ldr r0, [pc, #336] @ 38ac00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #328] @ 38abb8 │ │ │ │ + ldr r0, [pc, #328] @ 38ac04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #320] @ 38abbc │ │ │ │ + ldr r0, [pc, #320] @ 38ac08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #312] @ 38abc0 │ │ │ │ + ldr r0, [pc, #312] @ 38ac0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #304] @ 38abc4 │ │ │ │ + ldr r0, [pc, #304] @ 38ac10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #296] @ 38abc8 │ │ │ │ + ldr r0, [pc, #296] @ 38ac14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #288] @ 38abcc │ │ │ │ + ldr r0, [pc, #288] @ 38ac18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #280] @ 38abd0 │ │ │ │ + ldr r0, [pc, #280] @ 38ac1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #272] @ 38abd4 │ │ │ │ + ldr r0, [pc, #272] @ 38ac20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #264] @ 38abd8 │ │ │ │ + ldr r0, [pc, #264] @ 38ac24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #256] @ 38abdc │ │ │ │ + ldr r0, [pc, #256] @ 38ac28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #248] @ 38abe0 │ │ │ │ + ldr r3, [pc, #248] @ 38ac2c │ │ │ │ cmp r0, r3 │ │ │ │ - bne 38ab30 │ │ │ │ - ldr r0, [pc, #240] @ 38abe4 │ │ │ │ + bne 38ab7c │ │ │ │ + ldr r0, [pc, #240] @ 38ac30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #768 @ 0x300 │ │ │ │ - bne 38ab18 │ │ │ │ - ldr r0, [pc, #224] @ 38abe8 │ │ │ │ + bne 38ab64 │ │ │ │ + ldr r0, [pc, #224] @ 38ac34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #216] @ 38abec │ │ │ │ + ldr r0, [pc, #216] @ 38ac38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #208] @ 38abf0 │ │ │ │ + ldr r0, [pc, #208] @ 38ac3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #200] @ 38abf4 │ │ │ │ + ldr r0, [pc, #200] @ 38ac40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #192] @ 38abf8 │ │ │ │ + ldr r0, [pc, #192] @ 38ac44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, ip, lsl r4 │ │ │ │ - adceq r2, pc, r2, asr r3 @ │ │ │ │ - adceq r2, pc, r7, asr r3 @ │ │ │ │ + adceq r2, pc, lr, asr #6 │ │ │ │ + adceq r2, pc, r3, asr r3 @ │ │ │ │ andeq r0, r0, ip, lsr r7 │ │ │ │ - adceq r2, pc, r0, asr #6 │ │ │ │ - addseq r5, ip, r8, lsr #7 │ │ │ │ + adceq r2, pc, ip, lsr r3 @ │ │ │ │ umullseq r5, ip, ip, r3 │ │ │ │ umullseq r5, ip, r0, r3 │ │ │ │ - addseq r9, lr, r4, asr pc │ │ │ │ - addseq r9, lr, ip, lsr pc │ │ │ │ - ldrsbeq sl, [lr], ip │ │ │ │ + addseq r5, ip, r4, lsl #7 │ │ │ │ + addseq r9, lr, r8, asr #30 │ │ │ │ + addseq r9, lr, r0, lsr pc │ │ │ │ + ldrsbeq sl, [lr], r0 │ │ │ │ + addseq sl, lr, r0, ror r0 │ │ │ │ addseq sl, lr, ip, ror r0 │ │ │ │ + addseq sl, lr, r0, lsl #1 │ │ │ │ addseq sl, lr, r8, lsl #1 │ │ │ │ - addseq sl, lr, ip, lsl #1 │ │ │ │ - umullseq sl, lr, r4, r0 │ │ │ │ - addseq sl, lr, r4, lsr r0 │ │ │ │ + addseq sl, lr, r8, lsr #32 │ │ │ │ + addseq r9, lr, ip, ror #31 │ │ │ │ @ instruction: 0x009e9ff8 │ │ │ │ - addseq sl, lr, r4 │ │ │ │ - addseq sl, lr, r4, ror #1 │ │ │ │ - ldrsheq sl, [lr], r4 │ │ │ │ + ldrsbeq sl, [lr], r8 │ │ │ │ + addseq sl, lr, r8, ror #1 │ │ │ │ + @ instruction: 0x009ea1b8 │ │ │ │ addseq sl, lr, r4, asr #3 │ │ │ │ - @ instruction: 0x009ea1d0 │ │ │ │ + ldrsbeq sl, [lr], ip │ │ │ │ addseq sl, lr, r8, ror #1 │ │ │ │ ldrsheq sl, [lr], r4 │ │ │ │ addseq sl, lr, r0, lsl #2 │ │ │ │ addseq sl, lr, ip, lsl #2 │ │ │ │ - addseq sl, lr, r8, lsl r1 │ │ │ │ + addseq sl, lr, ip, lsl r1 │ │ │ │ addseq sl, lr, r8, lsr #2 │ │ │ │ addseq sl, lr, r4, lsr r1 │ │ │ │ - addseq sl, lr, r0, asr #2 │ │ │ │ - addseq sl, lr, r8, lsr r0 │ │ │ │ - @ instruction: 0x009e9ff4 │ │ │ │ - addseq sl, lr, r4 │ │ │ │ - @ instruction: 0x009e9efc │ │ │ │ - addseq r9, lr, r0, ror #28 │ │ │ │ - addseq r9, lr, r4, ror lr │ │ │ │ - addseq r9, lr, r4, lsl #29 │ │ │ │ - umullseq r9, lr, r4, lr │ │ │ │ - addseq r9, lr, r4, lsr #29 │ │ │ │ + addseq sl, lr, ip, lsr #32 │ │ │ │ + addseq r9, lr, r8, ror #31 │ │ │ │ + @ instruction: 0x009e9ff8 │ │ │ │ + @ instruction: 0x009e9ef0 │ │ │ │ + addseq r9, lr, r4, asr lr │ │ │ │ + addseq r9, lr, r8, ror #28 │ │ │ │ + addseq r9, lr, r8, ror lr │ │ │ │ + addseq r9, lr, r8, lsl #29 │ │ │ │ + umullseq r9, lr, r8, lr │ │ │ │ + addseq r9, lr, r8, ror #27 │ │ │ │ @ instruction: 0x009e9df4 │ │ │ │ - addseq r9, lr, r0, lsl #28 │ │ │ │ andeq r1, r0, r4, lsl r1 │ │ │ │ - addseq sl, lr, ip, ror #1 │ │ │ │ - umullseq r9, lr, r8, lr │ │ │ │ - @ instruction: 0x009c51bc │ │ │ │ + addseq sl, lr, r0, ror #1 │ │ │ │ + addseq r9, lr, ip, lsl #29 │ │ │ │ @ instruction: 0x009c51b0 │ │ │ │ addseq r5, ip, r4, lsr #3 │ │ │ │ umullseq r5, ip, r8, r1 │ │ │ │ + addseq r5, ip, ip, lsl #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov ip, r1 │ │ │ │ - ldr r1, [pc, #4044] @ 38bbe4 │ │ │ │ + ldr r1, [pc, #4044] @ 38bc30 │ │ │ │ sub sp, sp, #8 │ │ │ │ cmp ip, r1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - bhi 38acbc │ │ │ │ + bhi 38ad08 │ │ │ │ cmp ip, #1024 @ 0x400 │ │ │ │ - bcs 38ac64 │ │ │ │ + bcs 38acb0 │ │ │ │ cmp ip, #612 @ 0x264 │ │ │ │ - bhi 38b834 │ │ │ │ + bhi 38b880 │ │ │ │ cmp ip, #576 @ 0x240 │ │ │ │ - bcc 38ae98 │ │ │ │ - ldr r3, [pc, #3996] @ 38bbe8 │ │ │ │ + bcc 38aee4 │ │ │ │ + ldr r3, [pc, #3996] @ 38bc34 │ │ │ │ sub ip, ip, #576 @ 0x240 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp ip, #36 @ 0x24 │ │ │ │ - bhi 38ac98 │ │ │ │ + bhi 38ace4 │ │ │ │ ldrb ip, [r3, ip] │ │ │ │ add pc, pc, ip, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub ip, ip, #1024 @ 0x400 │ │ │ │ lsl ip, ip, #16 │ │ │ │ lsr ip, ip, #16 │ │ │ │ mov r7, #1 │ │ │ │ lsl ip, r7, ip │ │ │ │ - ldr r2, [pc, #3948] @ 38bbec │ │ │ │ + ldr r2, [pc, #3948] @ 38bc38 │ │ │ │ and r2, r2, ip │ │ │ │ cmp r2, #0 │ │ │ │ - bne 38ad2c │ │ │ │ - ldr r3, [pc, #3936] @ 38bbf0 │ │ │ │ + bne 38ad78 │ │ │ │ + ldr r3, [pc, #3936] @ 38bc3c │ │ │ │ and r3, r3, ip │ │ │ │ cmp r3, #0 │ │ │ │ - bne 38ad90 │ │ │ │ - ldr r2, [pc, #3924] @ 38bbf4 │ │ │ │ + bne 38addc │ │ │ │ + ldr r2, [pc, #3924] @ 38bc40 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r2, [pc, #3892] @ 38bbf8 │ │ │ │ + ldr r2, [pc, #3892] @ 38bc44 │ │ │ │ cmp ip, r2 │ │ │ │ - bhi 38bf5c │ │ │ │ + bhi 38bfa8 │ │ │ │ cmp ip, #1824 @ 0x720 │ │ │ │ - bcs 38adec │ │ │ │ + bcs 38ae38 │ │ │ │ sub ip, ip, #1792 @ 0x700 │ │ │ │ lsl ip, ip, #16 │ │ │ │ lsr ip, ip, #16 │ │ │ │ cmp ip, #28 │ │ │ │ - bhi 38ac98 │ │ │ │ - ldr r2, [pc, #3856] @ 38bbfc │ │ │ │ + bhi 38ace4 │ │ │ │ + ldr r2, [pc, #3856] @ 38bc48 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl ip │ │ │ │ - beq 38ad4c │ │ │ │ - ldr r2, [pc, #3844] @ 38bc00 │ │ │ │ + beq 38ad98 │ │ │ │ + ldr r2, [pc, #3844] @ 38bc4c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3824] @ 38bc04 │ │ │ │ + ldr r2, [pc, #3824] @ 38bc50 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3796] @ 38bc08 │ │ │ │ + ldr r2, [pc, #3796] @ 38bc54 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3784] @ 38bc0c │ │ │ │ + ldr r2, [pc, #3784] @ 38bc58 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38ad18 │ │ │ │ + b 38ad64 │ │ │ │ cmp ip, #12 │ │ │ │ - beq 38af20 │ │ │ │ + beq 38af6c │ │ │ │ cmp ip, #8 │ │ │ │ - bne 38ac98 │ │ │ │ - ldr r2, [pc, #3756] @ 38bc10 │ │ │ │ + bne 38ace4 │ │ │ │ + ldr r2, [pc, #3756] @ 38bc5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3744] @ 38bc14 │ │ │ │ + ldr r3, [pc, #3744] @ 38bc60 │ │ │ │ and r2, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 38c2d8 │ │ │ │ + bhi 38c324 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3712] @ 38bc18 │ │ │ │ + ldr r2, [pc, #3712] @ 38bc64 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3692] @ 38bc1c │ │ │ │ + ldr r2, [pc, #3692] @ 38bc68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3664] @ 38bc20 │ │ │ │ + ldr r2, [pc, #3664] @ 38bc6c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3648] @ 38bc24 │ │ │ │ + ldr r2, [pc, #3648] @ 38bc70 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38ad18 │ │ │ │ + b 38ad64 │ │ │ │ sub r2, ip, #1824 @ 0x720 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r7, #1 │ │ │ │ lsl r2, r7, r2 │ │ │ │ - ldr r1, [pc, #3616] @ 38bc28 │ │ │ │ + ldr r1, [pc, #3616] @ 38bc74 │ │ │ │ tst r2, r1 │ │ │ │ - bne 38acf4 │ │ │ │ + bne 38ad40 │ │ │ │ tst r2, #268435457 @ 0x10000001 │ │ │ │ - bne 38aeac │ │ │ │ - ldr r2, [pc, #3600] @ 38bc2c │ │ │ │ + bne 38aef8 │ │ │ │ + ldr r2, [pc, #3600] @ 38bc78 │ │ │ │ cmp ip, r2 │ │ │ │ - bne 38ac98 │ │ │ │ - ldr r2, [pc, #3592] @ 38bc30 │ │ │ │ + bne 38ace4 │ │ │ │ + ldr r2, [pc, #3592] @ 38bc7c │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - beq 38c0d4 │ │ │ │ + beq 38c120 │ │ │ │ cmp r8, #14 │ │ │ │ - bne 38c0b8 │ │ │ │ - ldr r2, [pc, #3560] @ 38bc34 │ │ │ │ + bne 38c104 │ │ │ │ + ldr r2, [pc, #3560] @ 38bc80 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3544] @ 38bc38 │ │ │ │ + ldr r2, [pc, #3544] @ 38bc84 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3524] @ 38bc3c │ │ │ │ + ldr r3, [pc, #3524] @ 38bc88 │ │ │ │ lsr r7, r5, #4 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 38c2a0 │ │ │ │ + bhi 38c2ec │ │ │ │ add r3, r3, r7 │ │ │ │ ldrh r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp ip, #256 @ 0x100 │ │ │ │ - beq 38af00 │ │ │ │ + beq 38af4c │ │ │ │ cmp ip, #320 @ 0x140 │ │ │ │ - beq 38acf4 │ │ │ │ - b 38ac98 │ │ │ │ - ldr r2, [pc, #3468] @ 38bc40 │ │ │ │ - ldr r8, [pc, #3468] @ 38bc44 │ │ │ │ + beq 38ad40 │ │ │ │ + b 38ace4 │ │ │ │ + ldr r2, [pc, #3468] @ 38bc8c │ │ │ │ + ldr r8, [pc, #3468] @ 38bc90 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3428] @ 38bc48 │ │ │ │ + ldr r2, [pc, #3428] @ 38bc94 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ - b 38ad18 │ │ │ │ - ldr r2, [pc, #3396] @ 38bc4c │ │ │ │ + b 38ad64 │ │ │ │ + ldr r2, [pc, #3396] @ 38bc98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3384] @ 38bc50 │ │ │ │ + ldr r2, [pc, #3384] @ 38bc9c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38ad18 │ │ │ │ - ldr r2, [pc, #3372] @ 38bc54 │ │ │ │ + b 38ad64 │ │ │ │ + ldr r2, [pc, #3372] @ 38bca0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r7, r5, #15 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #0 │ │ │ │ - beq 38c0a0 │ │ │ │ + beq 38c0ec │ │ │ │ cmp r7, #14 │ │ │ │ - bne 38c084 │ │ │ │ - ldr r2, [pc, #3340] @ 38bc58 │ │ │ │ + bne 38c0d0 │ │ │ │ + ldr r2, [pc, #3340] @ 38bca4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3324] @ 38bc5c │ │ │ │ + ldr r2, [pc, #3324] @ 38bca8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3304] @ 38bc60 │ │ │ │ + ldr r3, [pc, #3304] @ 38bcac │ │ │ │ lsr r7, r5, #4 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 38c2bc │ │ │ │ + bhi 38c308 │ │ │ │ add r3, r3, r7 │ │ │ │ ldrh r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3268] @ 38bc64 │ │ │ │ + ldr r2, [pc, #3268] @ 38bcb0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 38bfa0 │ │ │ │ + beq 38bfec │ │ │ │ cmp r5, #2 │ │ │ │ - beq 38bf94 │ │ │ │ + beq 38bfe0 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 38bf84 │ │ │ │ - ldr r2, [pc, #3220] @ 38bc68 │ │ │ │ + bne 38bfd0 │ │ │ │ + ldr r2, [pc, #3220] @ 38bcb4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3196] @ 38bc6c │ │ │ │ + ldr r2, [pc, #3196] @ 38bcb8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38afa0 │ │ │ │ - ldr r2, [pc, #3188] @ 38bc70 │ │ │ │ + b 38afec │ │ │ │ + ldr r2, [pc, #3188] @ 38bcbc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3172] @ 38bc74 │ │ │ │ + ldr r3, [pc, #3172] @ 38bcc0 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 38c2f4 │ │ │ │ + bhi 38c340 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3144] @ 38bc78 │ │ │ │ + ldr r2, [pc, #3144] @ 38bcc4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3128] @ 38bc7c │ │ │ │ + ldr r2, [pc, #3128] @ 38bcc8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38ad18 │ │ │ │ - ldr r2, [pc, #3116] @ 38bc80 │ │ │ │ + b 38ad64 │ │ │ │ + ldr r2, [pc, #3116] @ 38bccc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3100] @ 38bc84 │ │ │ │ + ldr r2, [pc, #3100] @ 38bcd0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #262144 @ 0x40000 │ │ │ │ - bne 38bfdc │ │ │ │ - ldr r2, [pc, #3072] @ 38bc88 │ │ │ │ + bne 38c028 │ │ │ │ + ldr r2, [pc, #3072] @ 38bcd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3056] @ 38bc8c │ │ │ │ + ldr r2, [pc, #3056] @ 38bcd8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #524288 @ 0x80000 │ │ │ │ - bne 38b0c0 │ │ │ │ - ldr r2, [pc, #3028] @ 38bc90 │ │ │ │ + bne 38b10c │ │ │ │ + ldr r2, [pc, #3028] @ 38bcdc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38afd4 │ │ │ │ - ldr r2, [pc, #3020] @ 38bc94 │ │ │ │ + b 38b020 │ │ │ │ + ldr r2, [pc, #3020] @ 38bce0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38afd4 │ │ │ │ - ldr r2, [pc, #3012] @ 38bc98 │ │ │ │ + b 38b020 │ │ │ │ + ldr r2, [pc, #3012] @ 38bce4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38afd4 │ │ │ │ - ldr r2, [pc, #3004] @ 38bc9c │ │ │ │ + b 38b020 │ │ │ │ + ldr r2, [pc, #3004] @ 38bce8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38afd4 │ │ │ │ - ldr r2, [pc, #2996] @ 38bca0 │ │ │ │ + b 38b020 │ │ │ │ + ldr r2, [pc, #2996] @ 38bcec │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38afd4 │ │ │ │ - ldr r2, [pc, #2988] @ 38bca4 │ │ │ │ + b 38b020 │ │ │ │ + ldr r2, [pc, #2988] @ 38bcf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2972] @ 38bca8 │ │ │ │ + ldr r2, [pc, #2972] @ 38bcf4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2952] @ 38bcac │ │ │ │ + ldr r3, [pc, #2952] @ 38bcf8 │ │ │ │ lsr r7, r5, #8 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 38c31c │ │ │ │ + bhi 38c368 │ │ │ │ ldrb r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2920] @ 38bcb0 │ │ │ │ + ldr r2, [pc, #2920] @ 38bcfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2904] @ 38bcb4 │ │ │ │ + ldr r2, [pc, #2904] @ 38bd00 │ │ │ │ lsr r5, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 38bf78 │ │ │ │ + beq 38bfc4 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 38bf6c │ │ │ │ - ldr r2, [pc, #2860] @ 38bcb8 │ │ │ │ + beq 38bfb8 │ │ │ │ + ldr r2, [pc, #2860] @ 38bd04 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ - b 38ad18 │ │ │ │ - ldr r2, [pc, #2848] @ 38bcbc │ │ │ │ + b 38ad64 │ │ │ │ + ldr r2, [pc, #2848] @ 38bd08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b154 │ │ │ │ - ldr r2, [pc, #2828] @ 38bcc0 │ │ │ │ + b 38b1a0 │ │ │ │ + ldr r2, [pc, #2828] @ 38bd0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b154 │ │ │ │ - ldr r2, [pc, #2808] @ 38bcc4 │ │ │ │ + b 38b1a0 │ │ │ │ + ldr r2, [pc, #2808] @ 38bd10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b154 │ │ │ │ - ldr r2, [pc, #2788] @ 38bcc8 │ │ │ │ + b 38b1a0 │ │ │ │ + ldr r2, [pc, #2788] @ 38bd14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b154 │ │ │ │ - ldr r2, [pc, #2768] @ 38bccc │ │ │ │ + b 38b1a0 │ │ │ │ + ldr r2, [pc, #2768] @ 38bd18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b154 │ │ │ │ - ldr r2, [pc, #2748] @ 38bcd0 │ │ │ │ + b 38b1a0 │ │ │ │ + ldr r2, [pc, #2748] @ 38bd1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2732] @ 38bcd4 │ │ │ │ + ldr r2, [pc, #2732] @ 38bd20 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2712] @ 38bcd8 │ │ │ │ + ldr r3, [pc, #2712] @ 38bd24 │ │ │ │ lsr r7, r5, #8 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 38c300 │ │ │ │ + bhi 38c34c │ │ │ │ ldrb r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2680] @ 38bcdc │ │ │ │ + ldr r2, [pc, #2680] @ 38bd28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2664] @ 38bce0 │ │ │ │ + ldr r2, [pc, #2664] @ 38bd2c │ │ │ │ lsr r5, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 38bf78 │ │ │ │ + beq 38bfc4 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 38bf6c │ │ │ │ - ldr r2, [pc, #2620] @ 38bce4 │ │ │ │ + beq 38bfb8 │ │ │ │ + ldr r2, [pc, #2620] @ 38bd30 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b18c │ │ │ │ - ldr r2, [pc, #2612] @ 38bce8 │ │ │ │ + b 38b1d8 │ │ │ │ + ldr r2, [pc, #2612] @ 38bd34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b270 │ │ │ │ - ldr r2, [pc, #2592] @ 38bcec │ │ │ │ + b 38b2bc │ │ │ │ + ldr r2, [pc, #2592] @ 38bd38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b270 │ │ │ │ - ldr r2, [pc, #2572] @ 38bcf0 │ │ │ │ + b 38b2bc │ │ │ │ + ldr r2, [pc, #2572] @ 38bd3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b270 │ │ │ │ - ldr r2, [pc, #2552] @ 38bcf4 │ │ │ │ + b 38b2bc │ │ │ │ + ldr r2, [pc, #2552] @ 38bd40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b270 │ │ │ │ - ldr r2, [pc, #2532] @ 38bcf8 │ │ │ │ + b 38b2bc │ │ │ │ + ldr r2, [pc, #2532] @ 38bd44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b270 │ │ │ │ - ldr r2, [pc, #2512] @ 38bcfc │ │ │ │ + b 38b2bc │ │ │ │ + ldr r2, [pc, #2512] @ 38bd48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b104 │ │ │ │ - ldr r2, [pc, #2492] @ 38bd00 │ │ │ │ + b 38b150 │ │ │ │ + ldr r2, [pc, #2492] @ 38bd4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b104 │ │ │ │ - ldr r2, [pc, #2472] @ 38bd04 │ │ │ │ + b 38b150 │ │ │ │ + ldr r2, [pc, #2472] @ 38bd50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b104 │ │ │ │ - ldr r2, [pc, #2452] @ 38bd08 │ │ │ │ + b 38b150 │ │ │ │ + ldr r2, [pc, #2452] @ 38bd54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b104 │ │ │ │ - ldr r2, [pc, #2432] @ 38bd0c │ │ │ │ + b 38b150 │ │ │ │ + ldr r2, [pc, #2432] @ 38bd58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b104 │ │ │ │ - ldr r2, [pc, #2412] @ 38bd10 │ │ │ │ + b 38b150 │ │ │ │ + ldr r2, [pc, #2412] @ 38bd5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b220 │ │ │ │ - ldr r2, [pc, #2392] @ 38bd14 │ │ │ │ + b 38b26c │ │ │ │ + ldr r2, [pc, #2392] @ 38bd60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b220 │ │ │ │ - ldr r2, [pc, #2372] @ 38bd18 │ │ │ │ + b 38b26c │ │ │ │ + ldr r2, [pc, #2372] @ 38bd64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b220 │ │ │ │ - ldr r2, [pc, #2352] @ 38bd1c │ │ │ │ + b 38b26c │ │ │ │ + ldr r2, [pc, #2352] @ 38bd68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b220 │ │ │ │ - ldr r2, [pc, #2332] @ 38bd20 │ │ │ │ + b 38b26c │ │ │ │ + ldr r2, [pc, #2332] @ 38bd6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b220 │ │ │ │ - ldr r2, [pc, #2312] @ 38bd24 │ │ │ │ + b 38b26c │ │ │ │ + ldr r2, [pc, #2312] @ 38bd70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2296] @ 38bd28 │ │ │ │ + ldr r2, [pc, #2296] @ 38bd74 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2276] @ 38bd2c │ │ │ │ + ldr r2, [pc, #2276] @ 38bd78 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38c354 │ │ │ │ + bhi 38c3a0 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2244] @ 38bd30 │ │ │ │ + ldr r2, [pc, #2244] @ 38bd7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2228] @ 38bd34 │ │ │ │ + ldr r2, [pc, #2228] @ 38bd80 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2208] @ 38bd38 │ │ │ │ + ldr r2, [pc, #2208] @ 38bd84 │ │ │ │ lsr r3, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38c338 │ │ │ │ + bhi 38c384 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2176] @ 38bd3c │ │ │ │ + ldr r2, [pc, #2176] @ 38bd88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2160] @ 38bd40 │ │ │ │ + ldr r2, [pc, #2160] @ 38bd8c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2140] @ 38bd44 │ │ │ │ + ldr r2, [pc, #2140] @ 38bd90 │ │ │ │ lsr r3, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38c284 │ │ │ │ + bhi 38c2d0 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2108] @ 38bd48 │ │ │ │ + ldr r2, [pc, #2108] @ 38bd94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2092] @ 38bd4c │ │ │ │ + ldr r2, [pc, #2092] @ 38bd98 │ │ │ │ lsr r7, r5, #16 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #2 │ │ │ │ - beq 38c198 │ │ │ │ + beq 38c1e4 │ │ │ │ cmp r7, #3 │ │ │ │ - beq 38c180 │ │ │ │ + beq 38c1cc │ │ │ │ cmp r7, #1 │ │ │ │ - beq 38c168 │ │ │ │ - ldr r2, [pc, #2040] @ 38bd50 │ │ │ │ + beq 38c1b4 │ │ │ │ + ldr r2, [pc, #2040] @ 38bd9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2024] @ 38bd54 │ │ │ │ + ldr r2, [pc, #2024] @ 38bda0 │ │ │ │ lsr r7, r5, #20 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #2 │ │ │ │ - beq 38c150 │ │ │ │ + beq 38c19c │ │ │ │ cmp r7, #3 │ │ │ │ - beq 38c138 │ │ │ │ + beq 38c184 │ │ │ │ cmp r7, #1 │ │ │ │ - beq 38c120 │ │ │ │ - ldr r2, [pc, #1972] @ 38bd58 │ │ │ │ + beq 38c16c │ │ │ │ + ldr r2, [pc, #1972] @ 38bda4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1956] @ 38bd5c │ │ │ │ + ldr r2, [pc, #1956] @ 38bda8 │ │ │ │ lsr r5, r5, #24 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 38c114 │ │ │ │ + beq 38c160 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 38c108 │ │ │ │ + beq 38c154 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 38c1b0 │ │ │ │ - ldr r2, [pc, #1904] @ 38bd60 │ │ │ │ + beq 38c1fc │ │ │ │ + ldr r2, [pc, #1904] @ 38bdac │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38afd4 │ │ │ │ - ldr r2, [pc, #1896] @ 38bd64 │ │ │ │ + b 38b020 │ │ │ │ + ldr r2, [pc, #1896] @ 38bdb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b518 │ │ │ │ - ldr r2, [pc, #1876] @ 38bd68 │ │ │ │ + b 38b564 │ │ │ │ + ldr r2, [pc, #1876] @ 38bdb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b518 │ │ │ │ - ldr r2, [pc, #1856] @ 38bd6c │ │ │ │ + b 38b564 │ │ │ │ + ldr r2, [pc, #1856] @ 38bdb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b518 │ │ │ │ - ldr r2, [pc, #1836] @ 38bd70 │ │ │ │ + b 38b564 │ │ │ │ + ldr r2, [pc, #1836] @ 38bdbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b518 │ │ │ │ - ldr r2, [pc, #1816] @ 38bd74 │ │ │ │ + b 38b564 │ │ │ │ + ldr r2, [pc, #1816] @ 38bdc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b518 │ │ │ │ - ldr r2, [pc, #1796] @ 38bd78 │ │ │ │ + b 38b564 │ │ │ │ + ldr r2, [pc, #1796] @ 38bdc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b518 │ │ │ │ - ldr r2, [pc, #1776] @ 38bd7c │ │ │ │ + b 38b564 │ │ │ │ + ldr r2, [pc, #1776] @ 38bdc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b4c8 │ │ │ │ - ldr r2, [pc, #1756] @ 38bd80 │ │ │ │ + b 38b514 │ │ │ │ + ldr r2, [pc, #1756] @ 38bdcc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b4c8 │ │ │ │ - ldr r2, [pc, #1736] @ 38bd84 │ │ │ │ + b 38b514 │ │ │ │ + ldr r2, [pc, #1736] @ 38bdd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b4c8 │ │ │ │ - ldr r2, [pc, #1716] @ 38bd88 │ │ │ │ + b 38b514 │ │ │ │ + ldr r2, [pc, #1716] @ 38bdd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b4c8 │ │ │ │ - ldr r2, [pc, #1696] @ 38bd8c │ │ │ │ + b 38b514 │ │ │ │ + ldr r2, [pc, #1696] @ 38bdd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b4c8 │ │ │ │ - ldr r2, [pc, #1676] @ 38bd90 │ │ │ │ + b 38b514 │ │ │ │ + ldr r2, [pc, #1676] @ 38bddc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b4c8 │ │ │ │ - ldr r2, [pc, #1656] @ 38bd94 │ │ │ │ + b 38b514 │ │ │ │ + ldr r2, [pc, #1656] @ 38bde0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b478 │ │ │ │ - ldr r2, [pc, #1636] @ 38bd98 │ │ │ │ + b 38b4c4 │ │ │ │ + ldr r2, [pc, #1636] @ 38bde4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b478 │ │ │ │ - ldr r2, [pc, #1616] @ 38bd9c │ │ │ │ + b 38b4c4 │ │ │ │ + ldr r2, [pc, #1616] @ 38bde8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b478 │ │ │ │ - ldr r2, [pc, #1596] @ 38bda0 │ │ │ │ + b 38b4c4 │ │ │ │ + ldr r2, [pc, #1596] @ 38bdec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b478 │ │ │ │ - ldr r2, [pc, #1576] @ 38bda4 │ │ │ │ + b 38b4c4 │ │ │ │ + ldr r2, [pc, #1576] @ 38bdf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b478 │ │ │ │ - ldr r2, [pc, #1556] @ 38bda8 │ │ │ │ + b 38b4c4 │ │ │ │ + ldr r2, [pc, #1556] @ 38bdf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b478 │ │ │ │ - ldr r2, [pc, #1536] @ 38bdac │ │ │ │ + b 38b4c4 │ │ │ │ + ldr r2, [pc, #1536] @ 38bdf8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b428 │ │ │ │ - ldr r2, [pc, #1516] @ 38bdb0 │ │ │ │ + b 38b474 │ │ │ │ + ldr r2, [pc, #1516] @ 38bdfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b428 │ │ │ │ - ldr r2, [pc, #1496] @ 38bdb4 │ │ │ │ + b 38b474 │ │ │ │ + ldr r2, [pc, #1496] @ 38be00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b428 │ │ │ │ - ldr r2, [pc, #1476] @ 38bdb8 │ │ │ │ + b 38b474 │ │ │ │ + ldr r2, [pc, #1476] @ 38be04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b428 │ │ │ │ - ldr r2, [pc, #1456] @ 38bdbc │ │ │ │ + b 38b474 │ │ │ │ + ldr r2, [pc, #1456] @ 38be08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b428 │ │ │ │ - ldr r2, [pc, #1436] @ 38bdc0 │ │ │ │ + b 38b474 │ │ │ │ + ldr r2, [pc, #1436] @ 38be0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b428 │ │ │ │ + b 38b474 │ │ │ │ cmp ip, #768 @ 0x300 │ │ │ │ - bne 38ac98 │ │ │ │ - ldr r2, [pc, #1408] @ 38bdc4 │ │ │ │ + bne 38ace4 │ │ │ │ + ldr r2, [pc, #1408] @ 38be10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r7, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 38c1d4 │ │ │ │ + beq 38c220 │ │ │ │ cmp r7, #2 │ │ │ │ - beq 38c1bc │ │ │ │ + beq 38c208 │ │ │ │ cmp r7, #0 │ │ │ │ - bne 38c0ec │ │ │ │ - ldr r2, [pc, #1368] @ 38bdc8 │ │ │ │ + bne 38c138 │ │ │ │ + ldr r2, [pc, #1368] @ 38be14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1352] @ 38bdcc │ │ │ │ + ldr r2, [pc, #1352] @ 38be18 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 38c06c │ │ │ │ - ldr r2, [pc, #1324] @ 38bdd0 │ │ │ │ + bne 38c0b8 │ │ │ │ + ldr r2, [pc, #1324] @ 38be1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1308] @ 38bdd4 │ │ │ │ + ldr r2, [pc, #1308] @ 38be20 │ │ │ │ lsr r7, r5, #3 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 38c238 │ │ │ │ + beq 38c284 │ │ │ │ cmp r7, #2 │ │ │ │ - beq 38c220 │ │ │ │ + beq 38c26c │ │ │ │ cmp r7, #0 │ │ │ │ - bne 38c204 │ │ │ │ - ldr r2, [pc, #1256] @ 38bdd8 │ │ │ │ + bne 38c250 │ │ │ │ + ldr r2, [pc, #1256] @ 38be24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1240] @ 38bddc │ │ │ │ + ldr r2, [pc, #1240] @ 38be28 │ │ │ │ lsr r7, r5, #5 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 38c1ec │ │ │ │ + beq 38c238 │ │ │ │ cmp r7, #2 │ │ │ │ - beq 38c26c │ │ │ │ + beq 38c2b8 │ │ │ │ cmp r7, #0 │ │ │ │ - bne 38c250 │ │ │ │ - ldr r2, [pc, #1188] @ 38bde0 │ │ │ │ + bne 38c29c │ │ │ │ + ldr r2, [pc, #1188] @ 38be2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1172] @ 38bde4 │ │ │ │ + ldr r2, [pc, #1172] @ 38be30 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 38bfc4 │ │ │ │ - ldr r2, [pc, #1144] @ 38bde8 │ │ │ │ + bne 38c010 │ │ │ │ + ldr r2, [pc, #1144] @ 38be34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1128] @ 38bdec │ │ │ │ + ldr r2, [pc, #1128] @ 38be38 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 38bfac │ │ │ │ - ldr r2, [pc, #1100] @ 38bdf0 │ │ │ │ + bne 38bff8 │ │ │ │ + ldr r2, [pc, #1100] @ 38be3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1084] @ 38bdf4 │ │ │ │ + ldr r2, [pc, #1084] @ 38be40 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 38c054 │ │ │ │ - ldr r2, [pc, #1056] @ 38bdf8 │ │ │ │ + bne 38c0a0 │ │ │ │ + ldr r2, [pc, #1056] @ 38be44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1040] @ 38bdfc │ │ │ │ + ldr r2, [pc, #1040] @ 38be48 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 38c03c │ │ │ │ - ldr r2, [pc, #1012] @ 38be00 │ │ │ │ + bne 38c088 │ │ │ │ + ldr r2, [pc, #1012] @ 38be4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #996] @ 38be04 │ │ │ │ + ldr r2, [pc, #996] @ 38be50 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2048 @ 0x800 │ │ │ │ - bne 38c024 │ │ │ │ - ldr r2, [pc, #968] @ 38be08 │ │ │ │ + bne 38c070 │ │ │ │ + ldr r2, [pc, #968] @ 38be54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #952] @ 38be0c │ │ │ │ + ldr r2, [pc, #952] @ 38be58 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 38c00c │ │ │ │ - ldr r2, [pc, #924] @ 38be10 │ │ │ │ + bne 38c058 │ │ │ │ + ldr r2, [pc, #924] @ 38be5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #908] @ 38be14 │ │ │ │ + ldr r2, [pc, #908] @ 38be60 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8192 @ 0x2000 │ │ │ │ - bne 38bff4 │ │ │ │ - ldr r2, [pc, #880] @ 38be18 │ │ │ │ + bne 38c040 │ │ │ │ + ldr r2, [pc, #880] @ 38be64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #864] @ 38be1c │ │ │ │ + ldr r2, [pc, #864] @ 38be68 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #844] @ 38be20 │ │ │ │ + ldr r3, [pc, #844] @ 38be6c │ │ │ │ lsr r7, r5, #14 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #14 │ │ │ │ - bhi 38bf40 │ │ │ │ + bhi 38bf8c │ │ │ │ add r3, r3, r7 │ │ │ │ ldrsh r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #808] @ 38be24 │ │ │ │ + ldr r2, [pc, #808] @ 38be70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b060 │ │ │ │ - ldr r2, [pc, #788] @ 38be28 │ │ │ │ + b 38b0ac │ │ │ │ + ldr r2, [pc, #788] @ 38be74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b060 │ │ │ │ - ldr r2, [pc, #768] @ 38be2c │ │ │ │ + b 38b0ac │ │ │ │ + ldr r2, [pc, #768] @ 38be78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b060 │ │ │ │ - ldr r2, [pc, #748] @ 38be30 │ │ │ │ + b 38b0ac │ │ │ │ + ldr r2, [pc, #748] @ 38be7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b060 │ │ │ │ - ldr r2, [pc, #728] @ 38be34 │ │ │ │ + b 38b0ac │ │ │ │ + ldr r2, [pc, #728] @ 38be80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b060 │ │ │ │ - ldr r2, [pc, #708] @ 38be38 │ │ │ │ + b 38b0ac │ │ │ │ + ldr r2, [pc, #708] @ 38be84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b060 │ │ │ │ - ldr r2, [pc, #688] @ 38be3c │ │ │ │ + b 38b0ac │ │ │ │ + ldr r2, [pc, #688] @ 38be88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b060 │ │ │ │ - ldr r2, [pc, #668] @ 38be40 │ │ │ │ + b 38b0ac │ │ │ │ + ldr r2, [pc, #668] @ 38be8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b060 │ │ │ │ - ldr r2, [pc, #648] @ 38be44 │ │ │ │ + b 38b0ac │ │ │ │ + ldr r2, [pc, #648] @ 38be90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b060 │ │ │ │ - ldr r2, [pc, #628] @ 38be48 │ │ │ │ + b 38b0ac │ │ │ │ + ldr r2, [pc, #628] @ 38be94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b060 │ │ │ │ + b 38b0ac │ │ │ │ andeq r0, r0, ip, lsl r4 │ │ │ │ - adceq r2, pc, sl, lsr r0 @ │ │ │ │ + adceq r2, pc, r6, lsr r0 @ │ │ │ │ tstne r1, r0, lsl r0 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ - addseq r5, ip, ip, ror #1 │ │ │ │ + addseq r5, ip, r0, ror #1 │ │ │ │ andeq r0, r0, ip, lsr r7 │ │ │ │ tstne r1, r1, lsl r0 │ │ │ │ - addseq ip, ip, ip, ror r0 │ │ │ │ - addseq r4, lr, r8, lsl #11 │ │ │ │ - addseq ip, ip, r0, asr r7 │ │ │ │ - addseq r4, lr, r8, asr r5 │ │ │ │ - addseq r6, lr, ip, lsl #31 │ │ │ │ - adceq r1, pc, r8, lsr pc @ │ │ │ │ - addseq ip, ip, r8, ror #11 │ │ │ │ - addseq r4, lr, ip, ror #9 │ │ │ │ - @ instruction: 0x009cc5bc │ │ │ │ - @ instruction: 0x009e44b8 │ │ │ │ + addseq ip, ip, r0, ror r0 │ │ │ │ + addseq r4, lr, ip, ror r5 │ │ │ │ + addseq ip, ip, r4, asr #14 │ │ │ │ + addseq r4, lr, ip, asr #10 │ │ │ │ + addseq r6, lr, r0, lsl #31 │ │ │ │ + adceq r1, pc, r4, lsr pc @ │ │ │ │ + @ instruction: 0x009cc5dc │ │ │ │ + addseq r4, lr, r0, ror #9 │ │ │ │ + @ instruction: 0x009cc5b0 │ │ │ │ + addseq r4, lr, ip, lsr #9 │ │ │ │ tsteq r1, r0 │ │ │ │ andeq r0, r0, r8, lsr #14 │ │ │ │ - addseq r3, lr, ip, lsr sp │ │ │ │ - addseq r6, lr, r0, lsl #31 │ │ │ │ - addseq ip, ip, ip, ror r2 │ │ │ │ - adceq r1, pc, lr, lsr lr @ │ │ │ │ - addseq ip, ip, ip, lsl #7 │ │ │ │ - @ instruction: 0x009e43dc │ │ │ │ - addseq ip, ip, r4, ror #6 │ │ │ │ - addseq r6, lr, r4, lsl #24 │ │ │ │ - addseq r4, lr, r4, lsl #7 │ │ │ │ - addseq r3, lr, ip, lsr ip │ │ │ │ - addseq r6, lr, r0, lsl #29 │ │ │ │ - addseq ip, ip, ip, ror r1 │ │ │ │ - adceq r1, pc, sl, asr #26 │ │ │ │ - addseq r9, lr, r8, asr ip │ │ │ │ - @ instruction: 0x009e6bb0 │ │ │ │ - addseq r9, lr, r8, lsl #24 │ │ │ │ - @ instruction: 0x009cbdd8 │ │ │ │ - adceq r1, pc, r2, asr #25 │ │ │ │ - addseq r2, sp, r4, ror #28 │ │ │ │ - addseq r4, lr, r8, asr r2 │ │ │ │ - addseq r9, lr, r0, asr ip │ │ │ │ + addseq r3, lr, r0, lsr sp │ │ │ │ + addseq r6, lr, r4, ror pc │ │ │ │ + addseq ip, ip, r0, ror r2 │ │ │ │ + adceq r1, pc, sl, lsr lr @ │ │ │ │ + addseq ip, ip, r0, lsl #7 │ │ │ │ + @ instruction: 0x009e43d0 │ │ │ │ + addseq ip, ip, r8, asr r3 │ │ │ │ + @ instruction: 0x009e6bf8 │ │ │ │ + addseq r4, lr, r8, ror r3 │ │ │ │ + addseq r3, lr, r0, lsr ip │ │ │ │ + addseq r6, lr, r4, ror lr │ │ │ │ + addseq ip, ip, r0, ror r1 │ │ │ │ + adceq r1, pc, r6, asr #26 │ │ │ │ + addseq r9, lr, ip, asr #24 │ │ │ │ + addseq r6, lr, r4, lsr #23 │ │ │ │ + @ instruction: 0x009e9bfc │ │ │ │ + addseq fp, ip, ip, asr #27 │ │ │ │ + @ instruction: 0x00af1cbe │ │ │ │ + addseq r2, sp, r8, asr lr │ │ │ │ + addseq r4, lr, ip, asr #4 │ │ │ │ addseq r9, lr, r4, asr #24 │ │ │ │ - addseq ip, ip, r0, asr #7 │ │ │ │ - addseq r9, lr, r0, lsr ip │ │ │ │ - addseq fp, ip, r0, lsr #27 │ │ │ │ - umullseq fp, ip, ip, sp │ │ │ │ - umullseq fp, ip, r8, sp │ │ │ │ - @ instruction: 0x009cbdb0 │ │ │ │ - umullseq fp, ip, r0, sp │ │ │ │ - addseq ip, ip, r4, lsr r0 │ │ │ │ - addseq ip, ip, r0, lsr r0 │ │ │ │ - adceq r1, pc, pc, lsr #23 │ │ │ │ - addseq fp, ip, r4, ror #31 │ │ │ │ - addseq r6, lr, r0, lsl #25 │ │ │ │ - @ instruction: 0x009b8eb8 │ │ │ │ - addseq fp, ip, r0, lsl #31 │ │ │ │ - addseq fp, ip, ip, asr pc │ │ │ │ - addseq fp, ip, r8, lsr pc │ │ │ │ - addseq fp, ip, r4, lsl pc │ │ │ │ - @ instruction: 0x009cbef0 │ │ │ │ - addseq fp, ip, r8, lsl pc │ │ │ │ - addseq fp, ip, r4, lsl pc │ │ │ │ - umlaleq r1, pc, r9, sl @ │ │ │ │ - addseq fp, ip, r8, asr #29 │ │ │ │ - addseq r6, lr, r4, ror #22 │ │ │ │ - umullseq r8, fp, ip, sp │ │ │ │ - addseq fp, ip, r8, ror #28 │ │ │ │ - addseq fp, ip, r4, asr #28 │ │ │ │ - addseq fp, ip, r0, lsr #28 │ │ │ │ - @ instruction: 0x009cbdfc │ │ │ │ - @ instruction: 0x009cbdd8 │ │ │ │ - @ instruction: 0x009cbdd8 │ │ │ │ - @ instruction: 0x009cbdb4 │ │ │ │ + addseq r9, lr, r8, lsr ip │ │ │ │ + @ instruction: 0x009cc3b4 │ │ │ │ + addseq r9, lr, r4, lsr #24 │ │ │ │ + umullseq fp, ip, r4, sp │ │ │ │ umullseq fp, ip, r0, sp │ │ │ │ + addseq fp, ip, ip, lsl #27 │ │ │ │ + addseq fp, ip, r4, lsr #27 │ │ │ │ + addseq fp, ip, r4, lsl #27 │ │ │ │ + addseq ip, ip, r8, lsr #32 │ │ │ │ + addseq ip, ip, r4, lsr #32 │ │ │ │ + adceq r1, pc, fp, lsr #23 │ │ │ │ + @ instruction: 0x009cbfd8 │ │ │ │ + addseq r6, lr, r4, ror ip │ │ │ │ + addseq r8, fp, ip, lsr #29 │ │ │ │ + addseq fp, ip, r4, ror pc │ │ │ │ + addseq fp, ip, r0, asr pc │ │ │ │ + addseq fp, ip, ip, lsr #30 │ │ │ │ + addseq fp, ip, r8, lsl #30 │ │ │ │ + addseq fp, ip, r4, ror #29 │ │ │ │ + addseq fp, ip, ip, lsl #30 │ │ │ │ + addseq fp, ip, r8, lsl #30 │ │ │ │ + umlaleq r1, pc, r5, sl @ │ │ │ │ + @ instruction: 0x009cbebc │ │ │ │ + addseq r6, lr, r8, asr fp │ │ │ │ + umullseq r8, fp, r0, sp │ │ │ │ + addseq fp, ip, ip, asr lr │ │ │ │ + addseq fp, ip, r8, lsr lr │ │ │ │ + addseq fp, ip, r4, lsl lr │ │ │ │ + @ instruction: 0x009cbdf0 │ │ │ │ + addseq fp, ip, ip, asr #27 │ │ │ │ + addseq fp, ip, ip, asr #27 │ │ │ │ addseq fp, ip, r8, lsr #27 │ │ │ │ addseq fp, ip, r4, lsl #27 │ │ │ │ + umullseq fp, ip, ip, sp │ │ │ │ addseq fp, ip, r8, ror sp │ │ │ │ - addseq fp, ip, r4, asr sp │ │ │ │ - addseq fp, ip, r0, lsr sp │ │ │ │ - addseq fp, ip, ip, lsl #26 │ │ │ │ - addseq fp, ip, r8, ror #25 │ │ │ │ - addseq r6, lr, r8, lsl r9 │ │ │ │ - addseq r6, lr, r0, lsl r9 │ │ │ │ - umlaleq r1, pc, fp, r8 @ │ │ │ │ - addseq r6, lr, r8, asr #17 │ │ │ │ - addseq r6, lr, ip, asr #17 │ │ │ │ - adceq r1, pc, r2, asr r8 @ │ │ │ │ - addseq r6, lr, r8, ror r8 │ │ │ │ - addseq r6, lr, r8, lsl #17 │ │ │ │ - adceq r1, pc, r9, lsl #16 │ │ │ │ - addseq r6, lr, r8, lsr #16 │ │ │ │ - addseq r6, lr, ip, lsr r8 │ │ │ │ - @ instruction: 0x00a0ebb0 │ │ │ │ - addseq r6, lr, r0, lsr #16 │ │ │ │ - adceq lr, r0, r4, ror #22 │ │ │ │ - @ instruction: 0x009e67f8 │ │ │ │ - adceq lr, r0, ip, lsl fp │ │ │ │ - addseq r6, lr, ip, lsr #14 │ │ │ │ - addseq r6, lr, r0, lsl #14 │ │ │ │ - addseq r6, lr, r0, ror #13 │ │ │ │ - @ instruction: 0x009e66d8 │ │ │ │ - addseq r6, lr, r8, lsr #13 │ │ │ │ - addseq r6, lr, r8, lsl #13 │ │ │ │ + addseq fp, ip, ip, ror #26 │ │ │ │ + addseq fp, ip, r8, asr #26 │ │ │ │ + addseq fp, ip, r4, lsr #26 │ │ │ │ + addseq fp, ip, r0, lsl #26 │ │ │ │ + @ instruction: 0x009cbcdc │ │ │ │ + addseq r6, lr, ip, lsl #18 │ │ │ │ + addseq r6, lr, r4, lsl #18 │ │ │ │ + umlaleq r1, pc, r7, r8 @ │ │ │ │ + @ instruction: 0x009e68bc │ │ │ │ + addseq r6, lr, r0, asr #17 │ │ │ │ + adceq r1, pc, lr, asr #16 │ │ │ │ + addseq r6, lr, ip, ror #16 │ │ │ │ + addseq r6, lr, ip, ror r8 │ │ │ │ + adceq r1, pc, r5, lsl #16 │ │ │ │ + addseq r6, lr, ip, lsl r8 │ │ │ │ + addseq r6, lr, r0, lsr r8 │ │ │ │ + adceq lr, r0, r4, lsr #23 │ │ │ │ + addseq r6, lr, r4, lsl r8 │ │ │ │ + adceq lr, r0, r8, asr fp │ │ │ │ + addseq r6, lr, ip, ror #15 │ │ │ │ + adceq lr, r0, r0, lsl fp │ │ │ │ + addseq r6, lr, r0, lsr #14 │ │ │ │ + @ instruction: 0x009e66f4 │ │ │ │ + @ instruction: 0x009e66d4 │ │ │ │ + addseq r6, lr, ip, asr #13 │ │ │ │ umullseq r6, lr, ip, r6 │ │ │ │ - addseq r6, lr, r8, ror r6 │ │ │ │ - addseq r6, lr, r8, asr r6 │ │ │ │ - addseq r6, lr, r8, lsr r6 │ │ │ │ - addseq r6, lr, r8, lsl r6 │ │ │ │ - @ instruction: 0x009e65f8 │ │ │ │ + addseq r6, lr, ip, ror r6 │ │ │ │ + umullseq r6, lr, r0, r6 │ │ │ │ + addseq r6, lr, ip, ror #12 │ │ │ │ + addseq r6, lr, ip, asr #12 │ │ │ │ + addseq r6, lr, ip, lsr #12 │ │ │ │ addseq r6, lr, ip, lsl #12 │ │ │ │ - addseq r6, lr, r8, ror #11 │ │ │ │ - addseq r6, lr, r8, asr #11 │ │ │ │ - addseq r6, lr, r8, lsr #11 │ │ │ │ - addseq r6, lr, r8, lsl #11 │ │ │ │ - addseq r6, lr, r8, ror #10 │ │ │ │ + addseq r6, lr, ip, ror #11 │ │ │ │ + addseq r6, lr, r0, lsl #12 │ │ │ │ + @ instruction: 0x009e65dc │ │ │ │ + @ instruction: 0x009e65bc │ │ │ │ + umullseq r6, lr, ip, r5 │ │ │ │ addseq r6, lr, ip, ror r5 │ │ │ │ - addseq r6, lr, r8, asr r5 │ │ │ │ - addseq r6, lr, r8, lsr r5 │ │ │ │ - addseq r6, lr, r8, lsl r5 │ │ │ │ - @ instruction: 0x009e64f8 │ │ │ │ - @ instruction: 0x009e64d8 │ │ │ │ - umullseq r6, lr, r4, r3 │ │ │ │ - adceq pc, r0, r4, lsr #11 │ │ │ │ - addseq r6, lr, r0, lsl #7 │ │ │ │ - @ instruction: 0x009cb5b4 │ │ │ │ - addseq r6, lr, r8, asr r3 │ │ │ │ - adceq pc, r0, r4, lsr #10 │ │ │ │ - addseq r6, lr, r0, ror #6 │ │ │ │ - ldrdeq pc, [r0], r8 @ │ │ │ │ - addseq r6, lr, r4, asr #6 │ │ │ │ - addseq fp, ip, r4, asr r7 │ │ │ │ - addseq r6, lr, r8, lsr #6 │ │ │ │ - addseq fp, ip, r0, lsr #14 │ │ │ │ - addseq r6, lr, ip, lsl #6 │ │ │ │ - addseq fp, ip, r0, lsl #9 │ │ │ │ - @ instruction: 0x009e62f0 │ │ │ │ - addseq fp, ip, ip, asr #8 │ │ │ │ - addseq r9, lr, r4, ror #3 │ │ │ │ - @ instruction: 0x009e91d4 │ │ │ │ - ldrsheq r6, [lr], r0 │ │ │ │ - addseq r6, lr, r0, ror #1 │ │ │ │ - addseq r6, lr, ip, lsr #2 │ │ │ │ - addseq r6, lr, ip, lsr #1 │ │ │ │ - addseq r9, lr, ip, ror r1 │ │ │ │ - adceq r1, pc, r0, lsr #4 │ │ │ │ - addseq r9, lr, r0, lsr #3 │ │ │ │ - addseq r9, lr, r0, lsl #3 │ │ │ │ - addseq r9, lr, r0, ror #2 │ │ │ │ - addseq r9, lr, r0, asr #2 │ │ │ │ - addseq fp, ip, r0, lsr #17 │ │ │ │ - addseq fp, ip, ip, ror r8 │ │ │ │ - ldrsheq r9, [lr], r0 │ │ │ │ - ldrsbeq r9, [lr], r0 │ │ │ │ - ldrheq r9, [lr], r0 │ │ │ │ - umullseq r9, lr, r0, r0 │ │ │ │ - addseq r8, lr, r4, asr #26 │ │ │ │ - addseq r8, lr, r4, lsr #26 │ │ │ │ - ldrsheq r8, [fp], r8 @ │ │ │ │ + addseq r6, lr, ip, asr r5 │ │ │ │ + addseq r6, lr, r0, ror r5 │ │ │ │ + addseq r6, lr, ip, asr #10 │ │ │ │ + addseq r6, lr, ip, lsr #10 │ │ │ │ + addseq r6, lr, ip, lsl #10 │ │ │ │ + addseq r6, lr, ip, ror #9 │ │ │ │ + addseq r6, lr, ip, asr #9 │ │ │ │ + addseq r6, lr, r8, lsl #7 │ │ │ │ + umlaleq pc, r0, r8, r5 @ │ │ │ │ + addseq r6, lr, r4, ror r3 │ │ │ │ + addseq fp, ip, r8, lsr #11 │ │ │ │ + addseq r6, lr, ip, asr #6 │ │ │ │ + adceq pc, r0, r8, lsl r5 @ │ │ │ │ + addseq r6, lr, r4, asr r3 │ │ │ │ + adceq pc, r0, ip, asr #9 │ │ │ │ + addseq r6, lr, r8, lsr r3 │ │ │ │ + addseq fp, ip, r8, asr #14 │ │ │ │ + addseq r6, lr, ip, lsl r3 │ │ │ │ + addseq fp, ip, r4, lsl r7 │ │ │ │ + addseq r6, lr, r0, lsl #6 │ │ │ │ + addseq fp, ip, r4, ror r4 │ │ │ │ + addseq r6, lr, r4, ror #5 │ │ │ │ + addseq fp, ip, r0, asr #8 │ │ │ │ + @ instruction: 0x009e91d8 │ │ │ │ + addseq r9, lr, r8, asr #3 │ │ │ │ + addseq r6, lr, r4, ror #1 │ │ │ │ + ldrsbeq r6, [lr], r4 │ │ │ │ + addseq r6, lr, r0, lsr #2 │ │ │ │ + addseq r6, lr, r0, lsr #1 │ │ │ │ + addseq r9, lr, r0, ror r1 │ │ │ │ + adceq r1, pc, ip, lsl r2 @ │ │ │ │ + umullseq r9, lr, r4, r1 │ │ │ │ + addseq r9, lr, r4, ror r1 │ │ │ │ + addseq r9, lr, r4, asr r1 │ │ │ │ + addseq r9, lr, r4, lsr r1 │ │ │ │ + umullseq fp, ip, r4, r8 │ │ │ │ + addseq fp, ip, r0, ror r8 │ │ │ │ + addseq r9, lr, r4, ror #1 │ │ │ │ + addseq r9, lr, r4, asr #1 │ │ │ │ + addseq r9, lr, r4, lsr #1 │ │ │ │ + addseq r9, lr, r4, lsl #1 │ │ │ │ + addseq r8, lr, r8, lsr sp │ │ │ │ + addseq r8, lr, r8, lsl sp │ │ │ │ + addseq r8, fp, ip, ror #1 │ │ │ │ andeq r1, r0, r4, lsl r1 │ │ │ │ - umullseq r5, lr, r4, lr │ │ │ │ - addseq r5, lr, r4, ror lr │ │ │ │ - ldrheq r8, [fp], r4 │ │ │ │ - addseq r5, lr, r8, lsl #24 │ │ │ │ - addseq r5, lr, r8, ror #23 │ │ │ │ - addseq fp, ip, r0, lsr #2 │ │ │ │ - addseq fp, ip, r8, lsl #2 │ │ │ │ - addseq fp, ip, r8, asr r4 │ │ │ │ - addseq r5, lr, r4, ror #22 │ │ │ │ - addseq r5, lr, ip, asr #22 │ │ │ │ - @ instruction: 0x009e8bfc │ │ │ │ - addseq sl, ip, ip, lsl lr │ │ │ │ - addseq sl, ip, r4, lsl #28 │ │ │ │ - addseq sl, ip, ip, ror #27 │ │ │ │ - @ instruction: 0x009b7fb0 │ │ │ │ - addseq fp, ip, r4, asr #32 │ │ │ │ - addseq r7, fp, ip, ror pc │ │ │ │ - addseq fp, ip, r0, lsl r0 │ │ │ │ - addseq r7, fp, ip, asr #30 │ │ │ │ - addseq r5, lr, r0, lsl #25 │ │ │ │ - addseq r5, lr, ip, ror #24 │ │ │ │ - addseq r5, lr, r4, asr ip │ │ │ │ - addseq r5, lr, ip, asr #24 │ │ │ │ - addseq r5, lr, ip, lsr #24 │ │ │ │ - addseq r5, lr, ip, lsl #24 │ │ │ │ - addseq r5, lr, r4, lsl #24 │ │ │ │ - addseq r5, lr, r4, ror #23 │ │ │ │ - addseq r5, lr, r8, asr #23 │ │ │ │ - addseq r5, lr, r0, lsr sl │ │ │ │ - addseq r5, lr, ip, lsl sl │ │ │ │ - umullseq r5, lr, r4, sl │ │ │ │ - addseq r7, fp, r4, lsr lr │ │ │ │ + addseq r5, lr, r8, lsl #29 │ │ │ │ + addseq r5, lr, r8, ror #28 │ │ │ │ + addseq r8, fp, r8, lsr #1 │ │ │ │ + @ instruction: 0x009e5bfc │ │ │ │ + @ instruction: 0x009e5bdc │ │ │ │ + addseq fp, ip, r4, lsl r1 │ │ │ │ + ldrsheq fp, [ip], ip │ │ │ │ + addseq fp, ip, ip, asr #8 │ │ │ │ + addseq r5, lr, r8, asr fp │ │ │ │ + addseq r5, lr, r0, asr #22 │ │ │ │ + @ instruction: 0x009e8bf0 │ │ │ │ + addseq sl, ip, r0, lsl lr │ │ │ │ + @ instruction: 0x009cadf8 │ │ │ │ + addseq sl, ip, r0, ror #27 │ │ │ │ + addseq r7, fp, r4, lsr #31 │ │ │ │ + addseq fp, ip, r8, lsr r0 │ │ │ │ + addseq r7, fp, r0, ror pc │ │ │ │ + addseq fp, ip, r4 │ │ │ │ + addseq r7, fp, r0, asr #30 │ │ │ │ + addseq r5, lr, r4, ror ip │ │ │ │ + addseq r5, lr, r0, ror #24 │ │ │ │ + addseq r5, lr, r8, asr #24 │ │ │ │ + addseq r5, lr, r0, asr #24 │ │ │ │ + addseq r5, lr, r0, lsr #24 │ │ │ │ + addseq r5, lr, r0, lsl #24 │ │ │ │ + @ instruction: 0x009e5bf8 │ │ │ │ + @ instruction: 0x009e5bd8 │ │ │ │ + @ instruction: 0x009e5bbc │ │ │ │ addseq r5, lr, r4, lsr #20 │ │ │ │ - @ instruction: 0x009e59f0 │ │ │ │ - addseq r7, fp, r8, ror #27 │ │ │ │ addseq r5, lr, r0, lsl sl │ │ │ │ - @ instruction: 0x009b7db4 │ │ │ │ - umullseq r7, fp, r8, sp │ │ │ │ - addseq r7, fp, ip, ror sp │ │ │ │ - addseq r7, fp, r0, ror #26 │ │ │ │ - addseq r7, fp, r8, asr #26 │ │ │ │ - addseq r7, fp, r8, lsr sp │ │ │ │ - addseq r7, fp, ip, lsl sp │ │ │ │ - addseq r7, fp, r0, lsl #26 │ │ │ │ - addseq r7, fp, r4, ror #25 │ │ │ │ - ldr r2, [pc, #-204] @ 38be4c │ │ │ │ + addseq r5, lr, r8, lsl #21 │ │ │ │ + addseq r7, fp, r8, lsr #28 │ │ │ │ + addseq r5, lr, r8, lsl sl │ │ │ │ + addseq r5, lr, r4, ror #19 │ │ │ │ + @ instruction: 0x009b7ddc │ │ │ │ + addseq r5, lr, r4, lsl #20 │ │ │ │ + addseq r7, fp, r8, lsr #27 │ │ │ │ + addseq r7, fp, ip, lsl #27 │ │ │ │ + addseq r7, fp, r0, ror sp │ │ │ │ + addseq r7, fp, r4, asr sp │ │ │ │ + addseq r7, fp, ip, lsr sp │ │ │ │ + addseq r7, fp, ip, lsr #26 │ │ │ │ + addseq r7, fp, r0, lsl sp │ │ │ │ + @ instruction: 0x009b7cf4 │ │ │ │ + @ instruction: 0x009b7cd8 │ │ │ │ + ldr r2, [pc, #-204] @ 38be98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b060 │ │ │ │ - ldr r2, [pc, #-224] @ 38be50 │ │ │ │ + b 38b0ac │ │ │ │ + ldr r2, [pc, #-224] @ 38be9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b060 │ │ │ │ - ldr r2, [pc, #-244] @ 38be54 │ │ │ │ + b 38b0ac │ │ │ │ + ldr r2, [pc, #-244] @ 38bea0 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b060 │ │ │ │ - ldr r3, [pc, #-268] @ 38be58 │ │ │ │ + b 38b0ac │ │ │ │ + ldr r3, [pc, #-268] @ 38bea4 │ │ │ │ cmp ip, r3 │ │ │ │ - beq 38acf4 │ │ │ │ - b 38ac98 │ │ │ │ - ldr r2, [pc, #-280] @ 38be5c │ │ │ │ + beq 38ad40 │ │ │ │ + b 38ace4 │ │ │ │ + ldr r2, [pc, #-280] @ 38bea8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38afd4 │ │ │ │ - ldr r2, [pc, #-288] @ 38be60 │ │ │ │ + b 38b020 │ │ │ │ + ldr r2, [pc, #-288] @ 38beac │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38afd4 │ │ │ │ - ldr r2, [pc, #-296] @ 38be64 │ │ │ │ + b 38b020 │ │ │ │ + ldr r2, [pc, #-296] @ 38beb0 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38ad18 │ │ │ │ - ldr r2, [pc, #-308] @ 38be68 │ │ │ │ + b 38ad64 │ │ │ │ + ldr r2, [pc, #-308] @ 38beb4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38afd4 │ │ │ │ - ldr r2, [pc, #-316] @ 38be6c │ │ │ │ + b 38b020 │ │ │ │ + ldr r2, [pc, #-316] @ 38beb8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38afd4 │ │ │ │ - ldr r2, [pc, #-324] @ 38be70 │ │ │ │ + b 38b020 │ │ │ │ + ldr r2, [pc, #-324] @ 38bebc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b9b0 │ │ │ │ - ldr r2, [pc, #-344] @ 38be74 │ │ │ │ + b 38b9fc │ │ │ │ + ldr r2, [pc, #-344] @ 38bec0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b97c │ │ │ │ - ldr r2, [pc, #-364] @ 38be78 │ │ │ │ + b 38b9c8 │ │ │ │ + ldr r2, [pc, #-364] @ 38bec4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b094 │ │ │ │ - ldr r2, [pc, #-384] @ 38be7c │ │ │ │ + b 38b0e0 │ │ │ │ + ldr r2, [pc, #-384] @ 38bec8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38bab4 │ │ │ │ - ldr r2, [pc, #-404] @ 38be80 │ │ │ │ + b 38bb00 │ │ │ │ + ldr r2, [pc, #-404] @ 38becc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38ba80 │ │ │ │ - ldr r2, [pc, #-424] @ 38be84 │ │ │ │ + b 38bacc │ │ │ │ + ldr r2, [pc, #-424] @ 38bed0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38ba4c │ │ │ │ - ldr r2, [pc, #-444] @ 38be88 │ │ │ │ + b 38ba98 │ │ │ │ + ldr r2, [pc, #-444] @ 38bed4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38ba18 │ │ │ │ - ldr r2, [pc, #-464] @ 38be8c │ │ │ │ + b 38ba64 │ │ │ │ + ldr r2, [pc, #-464] @ 38bed8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b9e4 │ │ │ │ - ldr r2, [pc, #-484] @ 38be90 │ │ │ │ + b 38ba30 │ │ │ │ + ldr r2, [pc, #-484] @ 38bedc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b8b0 │ │ │ │ - ldr r2, [pc, #-504] @ 38be94 │ │ │ │ + b 38b8fc │ │ │ │ + ldr r2, [pc, #-504] @ 38bee0 │ │ │ │ mov r3, r7 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38af58 │ │ │ │ - ldr r2, [pc, #-528] @ 38be98 │ │ │ │ + b 38afa4 │ │ │ │ + ldr r2, [pc, #-528] @ 38bee4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38af58 │ │ │ │ - ldr r2, [pc, #-548] @ 38be9c │ │ │ │ + b 38afa4 │ │ │ │ + ldr r2, [pc, #-548] @ 38bee8 │ │ │ │ mov r3, r8 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38ae58 │ │ │ │ - ldr r2, [pc, #-572] @ 38bea0 │ │ │ │ + b 38aea4 │ │ │ │ + ldr r2, [pc, #-572] @ 38beec │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38ae58 │ │ │ │ - ldr r2, [pc, #-592] @ 38bea4 │ │ │ │ + b 38aea4 │ │ │ │ + ldr r2, [pc, #-592] @ 38bef0 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b87c │ │ │ │ - ldr r2, [pc, #-616] @ 38bea8 │ │ │ │ + b 38b8c8 │ │ │ │ + ldr r2, [pc, #-616] @ 38bef4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38afd4 │ │ │ │ - ldr r2, [pc, #-624] @ 38beac │ │ │ │ + b 38b020 │ │ │ │ + ldr r2, [pc, #-624] @ 38bef8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38afd4 │ │ │ │ - ldr r2, [pc, #-632] @ 38beb0 │ │ │ │ + b 38b020 │ │ │ │ + ldr r2, [pc, #-632] @ 38befc │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b5b0 │ │ │ │ - ldr r2, [pc, #-652] @ 38beb4 │ │ │ │ + b 38b5fc │ │ │ │ + ldr r2, [pc, #-652] @ 38bf00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b5b0 │ │ │ │ - ldr r2, [pc, #-672] @ 38beb8 │ │ │ │ + b 38b5fc │ │ │ │ + ldr r2, [pc, #-672] @ 38bf04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b5b0 │ │ │ │ - ldr r2, [pc, #-692] @ 38bebc │ │ │ │ + b 38b5fc │ │ │ │ + ldr r2, [pc, #-692] @ 38bf08 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b564 │ │ │ │ - ldr r2, [pc, #-712] @ 38bec0 │ │ │ │ + b 38b5b0 │ │ │ │ + ldr r2, [pc, #-712] @ 38bf0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b564 │ │ │ │ - ldr r2, [pc, #-732] @ 38bec4 │ │ │ │ + b 38b5b0 │ │ │ │ + ldr r2, [pc, #-732] @ 38bf10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b564 │ │ │ │ - ldr r2, [pc, #-752] @ 38bec8 │ │ │ │ + b 38b5b0 │ │ │ │ + ldr r2, [pc, #-752] @ 38bf14 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38afd4 │ │ │ │ - ldr r2, [pc, #-760] @ 38becc │ │ │ │ + b 38b020 │ │ │ │ + ldr r2, [pc, #-760] @ 38bf18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b87c │ │ │ │ - ldr r2, [pc, #-780] @ 38bed0 │ │ │ │ + b 38b8c8 │ │ │ │ + ldr r2, [pc, #-780] @ 38bf1c │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b87c │ │ │ │ - ldr r2, [pc, #-800] @ 38bed4 │ │ │ │ + b 38b8c8 │ │ │ │ + ldr r2, [pc, #-800] @ 38bf20 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b948 │ │ │ │ - ldr r2, [pc, #-820] @ 38bed8 │ │ │ │ + b 38b994 │ │ │ │ + ldr r2, [pc, #-820] @ 38bf24 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b8fc │ │ │ │ - ldr r2, [pc, #-844] @ 38bedc │ │ │ │ + b 38b948 │ │ │ │ + ldr r2, [pc, #-844] @ 38bf28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b8fc │ │ │ │ - ldr r2, [pc, #-864] @ 38bee0 │ │ │ │ + b 38b948 │ │ │ │ + ldr r2, [pc, #-864] @ 38bf2c │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b8fc │ │ │ │ - ldr r2, [pc, #-884] @ 38bee4 │ │ │ │ + b 38b948 │ │ │ │ + ldr r2, [pc, #-884] @ 38bf30 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b948 │ │ │ │ - ldr r2, [pc, #-908] @ 38bee8 │ │ │ │ + b 38b994 │ │ │ │ + ldr r2, [pc, #-908] @ 38bf34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b948 │ │ │ │ - ldr r2, [pc, #-928] @ 38beec │ │ │ │ + b 38b994 │ │ │ │ + ldr r2, [pc, #-928] @ 38bf38 │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b518 │ │ │ │ - ldr r2, [pc, #-952] @ 38bef0 │ │ │ │ + b 38b564 │ │ │ │ + ldr r2, [pc, #-952] @ 38bf3c │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b104 │ │ │ │ - ldr r2, [pc, #-976] @ 38bef4 │ │ │ │ + b 38b150 │ │ │ │ + ldr r2, [pc, #-976] @ 38bf40 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b220 │ │ │ │ - ldr r2, [pc, #-1000] @ 38bef8 │ │ │ │ + b 38b26c │ │ │ │ + ldr r2, [pc, #-1000] @ 38bf44 │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b428 │ │ │ │ - ldr r2, [pc, #-1024] @ 38befc │ │ │ │ + b 38b474 │ │ │ │ + ldr r2, [pc, #-1024] @ 38bf48 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b18c │ │ │ │ - ldr r2, [pc, #-1032] @ 38bf00 │ │ │ │ + b 38b1d8 │ │ │ │ + ldr r2, [pc, #-1032] @ 38bf4c │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b270 │ │ │ │ - ldr r2, [pc, #-1056] @ 38bf04 │ │ │ │ + b 38b2bc │ │ │ │ + ldr r2, [pc, #-1056] @ 38bf50 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b154 │ │ │ │ - ldr r2, [pc, #-1080] @ 38bf08 │ │ │ │ + b 38b1a0 │ │ │ │ + ldr r2, [pc, #-1080] @ 38bf54 │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b4c8 │ │ │ │ - ldr r2, [pc, #-1104] @ 38bf0c │ │ │ │ + b 38b514 │ │ │ │ + ldr r2, [pc, #-1104] @ 38bf58 │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b478 │ │ │ │ - ldr r3, [pc, #2480] @ 38cd28 │ │ │ │ + b 38b4c4 │ │ │ │ + ldr r3, [pc, #2480] @ 38cd74 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 38c3a8 │ │ │ │ - ldr r2, [pc, #2472] @ 38cd2c │ │ │ │ + bhi 38c3f4 │ │ │ │ + ldr r2, [pc, #2472] @ 38cd78 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 38c39c │ │ │ │ + bhi 38c3e8 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r2, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2444] @ 38cd30 │ │ │ │ + ldr r0, [pc, #2444] @ 38cd7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ sub r0, r0, #13120 @ 0x3340 │ │ │ │ sub r0, r0, #28 │ │ │ │ lsl r3, r0, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #3232 @ 0xca0 │ │ │ │ - bhi 3942d4 │ │ │ │ - ldr r3, [pc, #2412] @ 38cd34 │ │ │ │ + bhi 394320 │ │ │ │ + ldr r3, [pc, #2412] @ 38cd80 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #3232 @ 0xca0 │ │ │ │ - bhi 38c3e0 │ │ │ │ + bhi 38c42c │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2384] @ 38cd38 │ │ │ │ + ldr r0, [pc, #2384] @ 38cd84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 38cd3c │ │ │ │ + ldr r0, [pc, #2376] @ 38cd88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 38cd40 │ │ │ │ + ldr r0, [pc, #2368] @ 38cd8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 38cd44 │ │ │ │ + ldr r0, [pc, #2360] @ 38cd90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 38cd48 │ │ │ │ + ldr r0, [pc, #2352] @ 38cd94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 38cd4c │ │ │ │ + ldr r0, [pc, #2344] @ 38cd98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 38cd50 │ │ │ │ + ldr r0, [pc, #2336] @ 38cd9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 38cd54 │ │ │ │ + ldr r0, [pc, #2328] @ 38cda0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 38cd58 │ │ │ │ + ldr r0, [pc, #2320] @ 38cda4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 38cd5c │ │ │ │ + ldr r0, [pc, #2312] @ 38cda8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 38cd60 │ │ │ │ + ldr r0, [pc, #2304] @ 38cdac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 38cd64 │ │ │ │ + ldr r0, [pc, #2296] @ 38cdb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 38cd68 │ │ │ │ + ldr r0, [pc, #2288] @ 38cdb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 38cd6c │ │ │ │ + ldr r0, [pc, #2280] @ 38cdb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 38cd70 │ │ │ │ + ldr r0, [pc, #2272] @ 38cdbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 38cd74 │ │ │ │ + ldr r0, [pc, #2264] @ 38cdc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 38cd78 │ │ │ │ + ldr r0, [pc, #2256] @ 38cdc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 38cd7c │ │ │ │ + ldr r0, [pc, #2248] @ 38cdc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 38cd80 │ │ │ │ + ldr r0, [pc, #2240] @ 38cdcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 38cd84 │ │ │ │ + ldr r0, [pc, #2232] @ 38cdd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 38cd88 │ │ │ │ + ldr r0, [pc, #2224] @ 38cdd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 38cd8c │ │ │ │ + ldr r0, [pc, #2216] @ 38cdd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 38cd90 │ │ │ │ + ldr r0, [pc, #2208] @ 38cddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 38cd94 │ │ │ │ + ldr r0, [pc, #2200] @ 38cde0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 38cd98 │ │ │ │ + ldr r0, [pc, #2192] @ 38cde4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 38cd9c │ │ │ │ + ldr r0, [pc, #2184] @ 38cde8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 38cda0 │ │ │ │ + ldr r0, [pc, #2176] @ 38cdec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 38cda4 │ │ │ │ + ldr r0, [pc, #2168] @ 38cdf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 38cda8 │ │ │ │ + ldr r0, [pc, #2160] @ 38cdf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 38cdac │ │ │ │ + ldr r0, [pc, #2152] @ 38cdf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 38cdb0 │ │ │ │ + ldr r0, [pc, #2144] @ 38cdfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 38cdb4 │ │ │ │ + ldr r0, [pc, #2136] @ 38ce00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 38cdb8 │ │ │ │ + ldr r0, [pc, #2128] @ 38ce04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 38cdbc │ │ │ │ + ldr r0, [pc, #2120] @ 38ce08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 38cdc0 │ │ │ │ + ldr r0, [pc, #2112] @ 38ce0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 38cdc4 │ │ │ │ + ldr r0, [pc, #2104] @ 38ce10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 38cdc8 │ │ │ │ + ldr r0, [pc, #2096] @ 38ce14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 38cdcc │ │ │ │ + ldr r0, [pc, #2088] @ 38ce18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 38cdd0 │ │ │ │ + ldr r0, [pc, #2080] @ 38ce1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 38cdd4 │ │ │ │ + ldr r0, [pc, #2072] @ 38ce20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 38cdd8 │ │ │ │ + ldr r0, [pc, #2064] @ 38ce24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 38cddc │ │ │ │ + ldr r0, [pc, #2056] @ 38ce28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 38cde0 │ │ │ │ + ldr r0, [pc, #2048] @ 38ce2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 38cde4 │ │ │ │ + ldr r0, [pc, #2040] @ 38ce30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 38cde8 │ │ │ │ + ldr r0, [pc, #2032] @ 38ce34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 38cdec │ │ │ │ + ldr r0, [pc, #2024] @ 38ce38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 38cdf0 │ │ │ │ + ldr r0, [pc, #2016] @ 38ce3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 38cdf4 │ │ │ │ + ldr r0, [pc, #2008] @ 38ce40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 38cdf8 │ │ │ │ + ldr r0, [pc, #2000] @ 38ce44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 38cdfc │ │ │ │ + ldr r0, [pc, #1992] @ 38ce48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 38ce00 │ │ │ │ + ldr r0, [pc, #1984] @ 38ce4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 38ce04 │ │ │ │ + ldr r0, [pc, #1976] @ 38ce50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 38ce08 │ │ │ │ + ldr r0, [pc, #1968] @ 38ce54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 38ce0c │ │ │ │ + ldr r0, [pc, #1960] @ 38ce58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 38ce10 │ │ │ │ + ldr r0, [pc, #1952] @ 38ce5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 38ce14 │ │ │ │ + ldr r0, [pc, #1944] @ 38ce60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 38ce18 │ │ │ │ + ldr r0, [pc, #1936] @ 38ce64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 38ce1c │ │ │ │ + ldr r0, [pc, #1928] @ 38ce68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 38ce20 │ │ │ │ + ldr r0, [pc, #1920] @ 38ce6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 38ce24 │ │ │ │ + ldr r0, [pc, #1912] @ 38ce70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 38ce28 │ │ │ │ + ldr r0, [pc, #1904] @ 38ce74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 38ce2c │ │ │ │ + ldr r0, [pc, #1896] @ 38ce78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 38ce30 │ │ │ │ + ldr r0, [pc, #1888] @ 38ce7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 38ce34 │ │ │ │ + ldr r0, [pc, #1880] @ 38ce80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 38ce38 │ │ │ │ + ldr r0, [pc, #1872] @ 38ce84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 38ce3c │ │ │ │ + ldr r0, [pc, #1864] @ 38ce88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 38ce40 │ │ │ │ + ldr r0, [pc, #1856] @ 38ce8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 38ce44 │ │ │ │ + ldr r0, [pc, #1848] @ 38ce90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 38ce48 │ │ │ │ + ldr r0, [pc, #1840] @ 38ce94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 38ce4c │ │ │ │ + ldr r0, [pc, #1832] @ 38ce98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 38ce50 │ │ │ │ + ldr r0, [pc, #1824] @ 38ce9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 38ce54 │ │ │ │ + ldr r0, [pc, #1816] @ 38cea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 38ce58 │ │ │ │ + ldr r0, [pc, #1808] @ 38cea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 38ce5c │ │ │ │ + ldr r0, [pc, #1800] @ 38cea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 38ce60 │ │ │ │ + ldr r0, [pc, #1792] @ 38ceac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 38ce64 │ │ │ │ + ldr r0, [pc, #1784] @ 38ceb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 38ce68 │ │ │ │ + ldr r0, [pc, #1776] @ 38ceb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 38ce6c │ │ │ │ + ldr r0, [pc, #1768] @ 38ceb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 38ce70 │ │ │ │ + ldr r0, [pc, #1760] @ 38cebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 38ce74 │ │ │ │ + ldr r0, [pc, #1752] @ 38cec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 38ce78 │ │ │ │ + ldr r0, [pc, #1744] @ 38cec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 38ce7c │ │ │ │ + ldr r0, [pc, #1736] @ 38cec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 38ce80 │ │ │ │ + ldr r0, [pc, #1728] @ 38cecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 38ce84 │ │ │ │ + ldr r0, [pc, #1720] @ 38ced0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 38ce88 │ │ │ │ + ldr r0, [pc, #1712] @ 38ced4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 38ce8c │ │ │ │ + ldr r0, [pc, #1704] @ 38ced8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 38ce90 │ │ │ │ + ldr r0, [pc, #1696] @ 38cedc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 38ce94 │ │ │ │ + ldr r0, [pc, #1688] @ 38cee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 38ce98 │ │ │ │ + ldr r0, [pc, #1680] @ 38cee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 38ce9c │ │ │ │ + ldr r0, [pc, #1672] @ 38cee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 38cea0 │ │ │ │ + ldr r0, [pc, #1664] @ 38ceec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 38cea4 │ │ │ │ + ldr r0, [pc, #1656] @ 38cef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 38cea8 │ │ │ │ + ldr r0, [pc, #1648] @ 38cef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 38ceac │ │ │ │ + ldr r0, [pc, #1640] @ 38cef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 38ceb0 │ │ │ │ + ldr r0, [pc, #1632] @ 38cefc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 38ceb4 │ │ │ │ + ldr r0, [pc, #1624] @ 38cf00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 38ceb8 │ │ │ │ + ldr r0, [pc, #1616] @ 38cf04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 38cebc │ │ │ │ + ldr r0, [pc, #1608] @ 38cf08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 38cec0 │ │ │ │ + ldr r0, [pc, #1600] @ 38cf0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 38cec4 │ │ │ │ + ldr r0, [pc, #1592] @ 38cf10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 38cec8 │ │ │ │ + ldr r0, [pc, #1584] @ 38cf14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 38cecc │ │ │ │ + ldr r0, [pc, #1576] @ 38cf18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 38ced0 │ │ │ │ + ldr r0, [pc, #1568] @ 38cf1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 38ced4 │ │ │ │ + ldr r0, [pc, #1560] @ 38cf20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 38ced8 │ │ │ │ + ldr r0, [pc, #1552] @ 38cf24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 38cedc │ │ │ │ + ldr r0, [pc, #1544] @ 38cf28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 38cee0 │ │ │ │ + ldr r0, [pc, #1536] @ 38cf2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 38cee4 │ │ │ │ + ldr r0, [pc, #1528] @ 38cf30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 38cee8 │ │ │ │ + ldr r0, [pc, #1520] @ 38cf34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 38ceec │ │ │ │ + ldr r0, [pc, #1512] @ 38cf38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 38cef0 │ │ │ │ + ldr r0, [pc, #1504] @ 38cf3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 38cef4 │ │ │ │ + ldr r0, [pc, #1496] @ 38cf40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 38cef8 │ │ │ │ + ldr r0, [pc, #1488] @ 38cf44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 38cefc │ │ │ │ + ldr r0, [pc, #1480] @ 38cf48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 38cf00 │ │ │ │ + ldr r0, [pc, #1472] @ 38cf4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 38cf04 │ │ │ │ + ldr r0, [pc, #1464] @ 38cf50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 38cf08 │ │ │ │ + ldr r0, [pc, #1456] @ 38cf54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 38cf0c │ │ │ │ + ldr r0, [pc, #1448] @ 38cf58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 38cf10 │ │ │ │ + ldr r0, [pc, #1440] @ 38cf5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 38cf14 │ │ │ │ + ldr r0, [pc, #1432] @ 38cf60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 38cf18 │ │ │ │ + ldr r0, [pc, #1424] @ 38cf64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 38cf1c │ │ │ │ + ldr r0, [pc, #1416] @ 38cf68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 38cf20 │ │ │ │ + ldr r0, [pc, #1408] @ 38cf6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 38cf24 │ │ │ │ + ldr r0, [pc, #1400] @ 38cf70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 38cf28 │ │ │ │ + ldr r0, [pc, #1392] @ 38cf74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 38cf2c │ │ │ │ + ldr r0, [pc, #1384] @ 38cf78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 38cf30 │ │ │ │ + ldr r0, [pc, #1376] @ 38cf7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 38cf34 │ │ │ │ + ldr r0, [pc, #1368] @ 38cf80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 38cf38 │ │ │ │ + ldr r0, [pc, #1360] @ 38cf84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 38cf3c │ │ │ │ + ldr r0, [pc, #1352] @ 38cf88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 38cf40 │ │ │ │ + ldr r0, [pc, #1344] @ 38cf8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 38cf44 │ │ │ │ + ldr r0, [pc, #1336] @ 38cf90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 38cf48 │ │ │ │ + ldr r0, [pc, #1328] @ 38cf94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 38cf4c │ │ │ │ + ldr r0, [pc, #1320] @ 38cf98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 38cf50 │ │ │ │ + ldr r0, [pc, #1312] @ 38cf9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 38cf54 │ │ │ │ + ldr r0, [pc, #1304] @ 38cfa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 38cf58 │ │ │ │ + ldr r0, [pc, #1296] @ 38cfa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 38cf5c │ │ │ │ + ldr r0, [pc, #1288] @ 38cfa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 38cf60 │ │ │ │ + ldr r0, [pc, #1280] @ 38cfac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 38cf64 │ │ │ │ + ldr r0, [pc, #1272] @ 38cfb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 38cf68 │ │ │ │ + ldr r0, [pc, #1264] @ 38cfb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 38cf6c │ │ │ │ + ldr r0, [pc, #1256] @ 38cfb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 38cf70 │ │ │ │ + ldr r0, [pc, #1248] @ 38cfbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 38cf74 │ │ │ │ + ldr r0, [pc, #1240] @ 38cfc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 38cf78 │ │ │ │ + ldr r0, [pc, #1232] @ 38cfc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 38cf7c │ │ │ │ + ldr r0, [pc, #1224] @ 38cfc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 38cf80 │ │ │ │ + ldr r0, [pc, #1216] @ 38cfcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 38cf84 │ │ │ │ + ldr r0, [pc, #1208] @ 38cfd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 38cf88 │ │ │ │ + ldr r0, [pc, #1200] @ 38cfd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 38cf8c │ │ │ │ + ldr r0, [pc, #1192] @ 38cfd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 38cf90 │ │ │ │ + ldr r0, [pc, #1184] @ 38cfdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 38cf94 │ │ │ │ + ldr r0, [pc, #1176] @ 38cfe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 38cf98 │ │ │ │ + ldr r0, [pc, #1168] @ 38cfe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 38cf9c │ │ │ │ + ldr r0, [pc, #1160] @ 38cfe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 38cfa0 │ │ │ │ + ldr r0, [pc, #1152] @ 38cfec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 38cfa4 │ │ │ │ + ldr r0, [pc, #1144] @ 38cff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 38cfa8 │ │ │ │ + ldr r0, [pc, #1136] @ 38cff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 38cfac │ │ │ │ + ldr r0, [pc, #1128] @ 38cff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 38cfb0 │ │ │ │ + ldr r0, [pc, #1120] @ 38cffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 38cfb4 │ │ │ │ + ldr r0, [pc, #1112] @ 38d000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 38cfb8 │ │ │ │ + ldr r0, [pc, #1104] @ 38d004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 38cfbc │ │ │ │ + ldr r0, [pc, #1096] @ 38d008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 38cfc0 │ │ │ │ + ldr r0, [pc, #1088] @ 38d00c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 38cfc4 │ │ │ │ + ldr r0, [pc, #1080] @ 38d010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 38cfc8 │ │ │ │ + ldr r0, [pc, #1072] @ 38d014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 38cfcc │ │ │ │ + ldr r0, [pc, #1064] @ 38d018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 38cfd0 │ │ │ │ + ldr r0, [pc, #1056] @ 38d01c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 38cfd4 │ │ │ │ + ldr r0, [pc, #1048] @ 38d020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 38cfd8 │ │ │ │ + ldr r0, [pc, #1040] @ 38d024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 38cfdc │ │ │ │ + ldr r0, [pc, #1032] @ 38d028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 38cfe0 │ │ │ │ + ldr r0, [pc, #1024] @ 38d02c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 38cfe4 │ │ │ │ + ldr r0, [pc, #1016] @ 38d030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 38cfe8 │ │ │ │ + ldr r0, [pc, #1008] @ 38d034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 38cfec │ │ │ │ + ldr r0, [pc, #1000] @ 38d038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 38cff0 │ │ │ │ + ldr r0, [pc, #992] @ 38d03c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 38cff4 │ │ │ │ + ldr r0, [pc, #984] @ 38d040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 38cff8 │ │ │ │ + ldr r0, [pc, #976] @ 38d044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 38cffc │ │ │ │ + ldr r0, [pc, #968] @ 38d048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 38d000 │ │ │ │ + ldr r0, [pc, #960] @ 38d04c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 38d004 │ │ │ │ + ldr r0, [pc, #952] @ 38d050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 38d008 │ │ │ │ + ldr r0, [pc, #944] @ 38d054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 38d00c │ │ │ │ + ldr r0, [pc, #936] @ 38d058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 38d010 │ │ │ │ + ldr r0, [pc, #928] @ 38d05c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 38d014 │ │ │ │ + ldr r0, [pc, #920] @ 38d060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 38d018 │ │ │ │ + ldr r0, [pc, #912] @ 38d064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 38d01c │ │ │ │ + ldr r0, [pc, #904] @ 38d068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 38d020 │ │ │ │ + ldr r0, [pc, #896] @ 38d06c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 38d024 │ │ │ │ + ldr r0, [pc, #888] @ 38d070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 38d028 │ │ │ │ + ldr r0, [pc, #880] @ 38d074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 38d02c │ │ │ │ + ldr r0, [pc, #872] @ 38d078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 38d030 │ │ │ │ + ldr r0, [pc, #864] @ 38d07c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 38d034 │ │ │ │ + ldr r0, [pc, #856] @ 38d080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 38d038 │ │ │ │ + ldr r0, [pc, #848] @ 38d084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 38d03c │ │ │ │ + ldr r0, [pc, #840] @ 38d088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 38d040 │ │ │ │ + ldr r0, [pc, #832] @ 38d08c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 38d044 │ │ │ │ + ldr r0, [pc, #824] @ 38d090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 38d048 │ │ │ │ + ldr r0, [pc, #816] @ 38d094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #808] @ 38d04c │ │ │ │ + ldr r0, [pc, #808] @ 38d098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ andeq r2, r0, ip, lsl #12 │ │ │ │ - umlaleq r0, pc, r6, r9 @ │ │ │ │ - addseq r3, ip, ip, lsr #18 │ │ │ │ - adceq r5, pc, ip, ror #10 │ │ │ │ - addseq r3, ip, r8, ror #17 │ │ │ │ - addseq r9, pc, ip, asr #8 │ │ │ │ - addseq r3, pc, r0, ror r2 @ │ │ │ │ - umullseq r3, pc, r4, r2 @ │ │ │ │ - @ instruction: 0x009f32b8 │ │ │ │ - @ instruction: 0x009f32dc │ │ │ │ - addseq r3, pc, r0, lsl #6 │ │ │ │ - addseq r3, pc, r4, lsr #6 │ │ │ │ - addseq r3, pc, r8, asr #6 │ │ │ │ - addseq r3, pc, ip, ror #6 │ │ │ │ - umullseq r3, pc, r0, r3 @ │ │ │ │ - @ instruction: 0x009f33b4 │ │ │ │ - @ instruction: 0x009f33d8 │ │ │ │ - @ instruction: 0x009f33fc │ │ │ │ - addseq r3, pc, r0, lsr #8 │ │ │ │ - addseq r3, pc, r4, asr #8 │ │ │ │ - addseq r3, pc, r8, ror #8 │ │ │ │ - umullseq r3, pc, r0, r4 @ │ │ │ │ - @ instruction: 0x009f34b8 │ │ │ │ - addseq r3, pc, r0, ror #9 │ │ │ │ - addseq r3, pc, r8, lsl #10 │ │ │ │ - addseq r3, pc, r0, lsr r5 @ │ │ │ │ - addseq r3, pc, r8, asr r5 @ │ │ │ │ - addseq r3, pc, r0, lsl #11 │ │ │ │ - addseq r3, pc, r8, lsr #11 │ │ │ │ - @ instruction: 0x009f35d0 │ │ │ │ - @ instruction: 0x009f35f8 │ │ │ │ - addseq r3, pc, r0, lsr #12 │ │ │ │ - addseq r3, pc, r8, asr #12 │ │ │ │ - addseq r3, pc, r0, ror r6 @ │ │ │ │ - umullseq r3, pc, r8, r6 @ │ │ │ │ - addseq r3, pc, r0, asr #13 │ │ │ │ - addseq r3, pc, r8, ror #13 │ │ │ │ - addseq r3, pc, r0, lsl r7 @ │ │ │ │ - addseq r3, pc, r8, lsr #14 │ │ │ │ - addseq r3, pc, r0, asr #14 │ │ │ │ - addseq r3, pc, r8, asr r7 @ │ │ │ │ - addseq r3, pc, r0, ror r7 @ │ │ │ │ - addseq r3, pc, r8, lsl #15 │ │ │ │ - addseq r3, pc, r0, lsr #15 │ │ │ │ - @ instruction: 0x009f37b8 │ │ │ │ - @ instruction: 0x009f37d0 │ │ │ │ - addseq r3, pc, r8, ror #15 │ │ │ │ - addseq r3, pc, r0, lsl #16 │ │ │ │ - addseq r3, pc, r8, lsl r8 @ │ │ │ │ - addseq r3, pc, r0, lsr r8 @ │ │ │ │ - addseq r3, pc, r8, asr #16 │ │ │ │ - addseq r3, pc, r0, ror #16 │ │ │ │ - addseq r3, pc, r8, ror r8 @ │ │ │ │ - umullseq r3, pc, r0, r8 @ │ │ │ │ - addseq r3, pc, r8, lsr #17 │ │ │ │ - addseq r3, pc, r0, asr #17 │ │ │ │ - @ instruction: 0x009f38d8 │ │ │ │ - @ instruction: 0x009f38f0 │ │ │ │ - addseq r3, pc, r8, lsl #18 │ │ │ │ - addseq r3, pc, r0, lsr #18 │ │ │ │ - addseq r3, pc, r8, lsr r9 @ │ │ │ │ - addseq r3, pc, r0, asr r9 @ │ │ │ │ - addseq r3, pc, r8, ror #18 │ │ │ │ - addseq r3, pc, r0, lsl #19 │ │ │ │ - umullseq r3, pc, r8, r9 @ │ │ │ │ - @ instruction: 0x009f39b0 │ │ │ │ - addseq r3, pc, r8, asr #19 │ │ │ │ - addseq r3, pc, r0, ror #19 │ │ │ │ - @ instruction: 0x009f39f8 │ │ │ │ - addseq r3, pc, r0, lsl sl @ │ │ │ │ - addseq r3, pc, r8, lsr #20 │ │ │ │ - addseq r3, pc, r0, asr #20 │ │ │ │ - addseq r3, pc, r8, asr sl @ │ │ │ │ - addseq r3, pc, r0, ror sl @ │ │ │ │ - addseq r3, pc, r8, lsl #21 │ │ │ │ - addseq r3, pc, r0, lsr #21 │ │ │ │ - @ instruction: 0x009f3ab8 │ │ │ │ - @ instruction: 0x009f3ad0 │ │ │ │ - addseq r3, pc, r8, ror #21 │ │ │ │ - addseq r3, pc, r0, lsl #22 │ │ │ │ - addseq r3, pc, r8, lsl fp @ │ │ │ │ - addseq r3, pc, r0, lsr fp @ │ │ │ │ - addseq r3, pc, r8, asr #22 │ │ │ │ - addseq r3, pc, r0, ror #22 │ │ │ │ - addseq r3, pc, r8, ror fp @ │ │ │ │ - umullseq r3, pc, r0, fp @ │ │ │ │ - addseq r3, pc, r8, lsr #23 │ │ │ │ - addseq r3, pc, r0, asr #23 │ │ │ │ - @ instruction: 0x009f3bd8 │ │ │ │ - @ instruction: 0x009f3bf0 │ │ │ │ - addseq r3, pc, r8, lsl #24 │ │ │ │ - addseq r3, pc, r0, lsr #24 │ │ │ │ - addseq r3, pc, r8, lsr ip @ │ │ │ │ - addseq r3, pc, r0, asr ip @ │ │ │ │ - addseq r3, pc, r8, ror #24 │ │ │ │ - addseq r3, pc, r0, lsl #25 │ │ │ │ - umullseq r3, pc, r8, ip @ │ │ │ │ - @ instruction: 0x009f3cb0 │ │ │ │ - addseq r3, pc, r8, asr #25 │ │ │ │ - addseq r3, pc, r0, ror #25 │ │ │ │ - @ instruction: 0x009f3cf8 │ │ │ │ - addseq r3, pc, r0, lsl sp @ │ │ │ │ - addseq r3, pc, r8, lsr #26 │ │ │ │ - addseq r3, pc, r0, asr #26 │ │ │ │ - addseq r3, pc, r8, asr sp @ │ │ │ │ - addseq r3, pc, r0, ror sp @ │ │ │ │ - addseq r3, pc, r8, lsl #27 │ │ │ │ - addseq r3, pc, r0, lsr #27 │ │ │ │ - @ instruction: 0x009f3db8 │ │ │ │ - @ instruction: 0x009f3dd0 │ │ │ │ - addseq r3, pc, r8, ror #27 │ │ │ │ - addseq r3, pc, r0, lsl #28 │ │ │ │ - addseq r3, pc, r8, lsl lr @ │ │ │ │ - addseq r3, pc, r0, lsr lr @ │ │ │ │ - addseq r3, pc, r8, asr #28 │ │ │ │ - addseq r3, pc, r0, ror #28 │ │ │ │ - addseq r3, pc, r8, ror lr @ │ │ │ │ - umullseq r3, pc, r0, lr @ │ │ │ │ - addseq r3, pc, r8, lsr #29 │ │ │ │ - addseq r3, pc, r0, asr #29 │ │ │ │ - @ instruction: 0x009f3ed8 │ │ │ │ - @ instruction: 0x009f3ef0 │ │ │ │ - addseq r3, pc, r8, lsl #30 │ │ │ │ - addseq r3, pc, r0, lsr #30 │ │ │ │ - addseq r3, pc, r8, lsr pc @ │ │ │ │ - addseq r3, pc, r0, asr pc @ │ │ │ │ - addseq r3, pc, r8, ror #30 │ │ │ │ - addseq r3, pc, r0, lsl #31 │ │ │ │ - umullseq r3, pc, r8, pc @ │ │ │ │ - @ instruction: 0x009f3fb0 │ │ │ │ - addseq r3, pc, r8, asr #31 │ │ │ │ - addseq r3, pc, r0, ror #31 │ │ │ │ - @ instruction: 0x009f3ff8 │ │ │ │ - addseq r4, pc, r0, lsl r0 @ │ │ │ │ - addseq r4, pc, r8, lsr #32 │ │ │ │ - addseq r4, pc, r0, asr #32 │ │ │ │ - addseq r4, pc, r8, asr r0 @ │ │ │ │ - addseq r4, pc, r0, ror r0 @ │ │ │ │ - addseq r4, pc, r8, lsl #1 │ │ │ │ - addseq r4, pc, r0, lsr #1 │ │ │ │ - ldrheq r4, [pc], r8 │ │ │ │ - ldrsbeq r4, [pc], r0 │ │ │ │ - addseq r4, pc, r8, ror #1 │ │ │ │ - addseq r4, pc, r0, lsl #2 │ │ │ │ - addseq r4, pc, r8, lsl r1 @ │ │ │ │ - addseq r4, pc, r0, lsr r1 @ │ │ │ │ - addseq r4, pc, r8, asr #2 │ │ │ │ - addseq r4, pc, r0, ror #2 │ │ │ │ - addseq r4, pc, r8, ror r1 @ │ │ │ │ - umullseq r4, pc, r0, r1 @ │ │ │ │ - addseq r4, pc, r8, lsr #3 │ │ │ │ - addseq r4, pc, r0, asr #3 │ │ │ │ - @ instruction: 0x009f41d8 │ │ │ │ - @ instruction: 0x009f41f0 │ │ │ │ - addseq r4, pc, r8, lsl #4 │ │ │ │ - addseq r4, pc, r0, lsr #4 │ │ │ │ - addseq r4, pc, r8, lsr r2 @ │ │ │ │ - addseq r4, pc, r0, asr r2 @ │ │ │ │ - addseq r4, pc, r8, ror #4 │ │ │ │ - addseq r4, pc, r0, lsl #5 │ │ │ │ - umullseq r4, pc, r8, r2 @ │ │ │ │ - @ instruction: 0x009f42b0 │ │ │ │ - addseq r4, pc, r8, asr #5 │ │ │ │ - addseq r4, pc, r0, ror #5 │ │ │ │ - @ instruction: 0x009f42f8 │ │ │ │ - addseq r4, pc, r0, lsl r3 @ │ │ │ │ - addseq r4, pc, r8, lsr #6 │ │ │ │ - addseq r4, pc, r0, asr #6 │ │ │ │ - addseq r4, pc, r8, asr r3 @ │ │ │ │ - addseq r4, pc, r0, ror r3 @ │ │ │ │ - addseq r4, pc, r8, lsl #7 │ │ │ │ - addseq r4, pc, r0, lsr #7 │ │ │ │ - @ instruction: 0x009f43b8 │ │ │ │ - @ instruction: 0x009f43d0 │ │ │ │ - addseq r4, pc, r8, ror #7 │ │ │ │ - addseq r4, pc, r0, lsl #8 │ │ │ │ - addseq r4, pc, r8, lsl r4 @ │ │ │ │ - addseq r4, pc, r0, lsr r4 @ │ │ │ │ - addseq r4, pc, r8, asr #8 │ │ │ │ - addseq r4, pc, r0, ror #8 │ │ │ │ - addseq r4, pc, r8, ror r4 @ │ │ │ │ - umullseq r4, pc, r0, r4 @ │ │ │ │ - addseq r4, pc, r8, lsr #9 │ │ │ │ - addseq r4, pc, r0, asr #9 │ │ │ │ - @ instruction: 0x009f44d8 │ │ │ │ - @ instruction: 0x009f44f0 │ │ │ │ - addseq r4, pc, r8, lsl #10 │ │ │ │ - addseq r4, pc, r0, lsr #10 │ │ │ │ - addseq r4, pc, r8, lsr r5 @ │ │ │ │ - addseq r4, pc, r0, asr r5 @ │ │ │ │ - addseq r4, pc, r8, ror #10 │ │ │ │ - addseq r4, pc, r0, lsl #11 │ │ │ │ - umullseq r4, pc, r8, r5 @ │ │ │ │ - @ instruction: 0x009f45b0 │ │ │ │ - addseq r4, pc, r8, asr #11 │ │ │ │ - addseq r4, pc, r0, ror #11 │ │ │ │ - @ instruction: 0x009f45f8 │ │ │ │ - addseq r4, pc, r0, lsl r6 @ │ │ │ │ - addseq r4, pc, r8, lsr #12 │ │ │ │ - addseq r4, pc, r0, asr #12 │ │ │ │ - addseq r4, pc, r8, asr r6 @ │ │ │ │ - addseq r4, pc, r0, ror r6 @ │ │ │ │ - addseq r4, pc, ip, lsr #32 │ │ │ │ - addseq r4, pc, r4, asr #32 │ │ │ │ - addseq r4, pc, ip, asr r0 @ │ │ │ │ - addseq r4, pc, r4, ror r0 @ │ │ │ │ - addseq r4, pc, ip, lsl #1 │ │ │ │ - addseq r4, pc, r4, lsr #1 │ │ │ │ - ldrheq r4, [pc], ip │ │ │ │ - ldrsbeq r4, [pc], r4 @ │ │ │ │ - addseq r4, pc, ip, ror #1 │ │ │ │ - addseq r4, pc, r4, lsl #2 │ │ │ │ - addseq r4, pc, ip, lsl r1 @ │ │ │ │ - addseq r4, pc, r4, lsr r1 @ │ │ │ │ - addseq r4, pc, ip, asr #2 │ │ │ │ - addseq r4, pc, r4, ror #2 │ │ │ │ - addseq r4, pc, ip, ror r1 @ │ │ │ │ - umullseq r4, pc, r4, r1 @ │ │ │ │ - addseq r4, pc, ip, lsr #3 │ │ │ │ - addseq r4, pc, r4, asr #3 │ │ │ │ - @ instruction: 0x009f41dc │ │ │ │ - @ instruction: 0x009f41f4 │ │ │ │ - addseq r4, pc, ip, lsl #4 │ │ │ │ - addseq r4, pc, r4, lsr #4 │ │ │ │ - addseq r4, pc, ip, lsr r2 @ │ │ │ │ - addseq r4, pc, r4, asr r2 @ │ │ │ │ - addseq r4, pc, ip, ror #4 │ │ │ │ - addseq r4, pc, r4, lsl #5 │ │ │ │ - umullseq r4, pc, ip, r2 @ │ │ │ │ - @ instruction: 0x009f42b4 │ │ │ │ - addseq r4, pc, ip, asr #5 │ │ │ │ - addseq r4, pc, r4, ror #5 │ │ │ │ - @ instruction: 0x009f42fc │ │ │ │ - addseq r4, pc, r4, lsl r3 @ │ │ │ │ - addseq r4, pc, ip, lsr #6 │ │ │ │ - addseq r4, pc, r4, asr #6 │ │ │ │ - addseq r4, pc, ip, asr r3 @ │ │ │ │ - addseq r4, pc, r4, ror r3 @ │ │ │ │ - addseq r4, pc, ip, lsl #7 │ │ │ │ - addseq r4, pc, r4, lsr #7 │ │ │ │ - @ instruction: 0x009f43bc │ │ │ │ - @ instruction: 0x009f43d4 │ │ │ │ - addseq r4, pc, ip, ror #7 │ │ │ │ - addseq r4, pc, r4, lsl #8 │ │ │ │ - addseq r4, pc, ip, lsl r4 @ │ │ │ │ - addseq r4, pc, r4, lsr r4 @ │ │ │ │ - addseq r4, pc, ip, asr #8 │ │ │ │ - addseq r4, pc, r4, ror #8 │ │ │ │ - addseq r4, pc, ip, ror r4 @ │ │ │ │ - umullseq r4, pc, r4, r4 @ │ │ │ │ - addseq r4, pc, ip, lsr #9 │ │ │ │ - addseq r4, pc, r4, asr #9 │ │ │ │ - @ instruction: 0x009f44dc │ │ │ │ - @ instruction: 0x009f44f4 │ │ │ │ - addseq r4, pc, ip, lsl #10 │ │ │ │ - addseq r4, pc, r4, lsr #10 │ │ │ │ - addseq r4, pc, ip, lsr r5 @ │ │ │ │ - addseq r4, pc, r4, asr r5 @ │ │ │ │ - addseq r4, pc, ip, ror #10 │ │ │ │ - addseq r4, pc, r4, lsl #11 │ │ │ │ - umullseq r4, pc, ip, r5 @ │ │ │ │ - @ instruction: 0x009f45b4 │ │ │ │ - addseq r4, pc, ip, asr #11 │ │ │ │ - addseq r4, pc, r4, ror #11 │ │ │ │ - @ instruction: 0x009f45fc │ │ │ │ - addseq r4, pc, r4, lsl r6 @ │ │ │ │ - addseq r4, pc, ip, lsr #12 │ │ │ │ - addseq r4, pc, r4, asr #12 │ │ │ │ - addseq r4, pc, ip, asr r6 @ │ │ │ │ - addseq r4, pc, r4, ror r6 @ │ │ │ │ - addseq r4, pc, ip, lsl #13 │ │ │ │ - addseq r4, pc, r4, lsr #13 │ │ │ │ - @ instruction: 0x009f46bc │ │ │ │ - @ instruction: 0x009f46d4 │ │ │ │ - addseq r4, pc, ip, ror #13 │ │ │ │ - addseq r4, pc, r4, lsl #14 │ │ │ │ - addseq r4, pc, ip, lsl r7 @ │ │ │ │ - addseq r4, pc, r4, lsr r7 @ │ │ │ │ - addseq r4, pc, ip, asr #14 │ │ │ │ - addseq r4, pc, r4, ror #14 │ │ │ │ - addseq r4, pc, ip, ror r7 @ │ │ │ │ - umullseq r4, pc, r4, r7 @ │ │ │ │ - addseq r4, pc, ip, lsr #15 │ │ │ │ - addseq r4, pc, r4, asr #15 │ │ │ │ - @ instruction: 0x009f47dc │ │ │ │ - @ instruction: 0x009f47f4 │ │ │ │ - addseq r4, pc, ip, lsl #16 │ │ │ │ - addseq r4, pc, r4, lsr #16 │ │ │ │ - addseq r4, pc, ip, lsr r8 @ │ │ │ │ - addseq r4, pc, r4, asr r8 @ │ │ │ │ - addseq r4, pc, ip, ror #16 │ │ │ │ - addseq r4, pc, r4, lsl #17 │ │ │ │ - umullseq r4, pc, ip, r8 @ │ │ │ │ + umlaleq r0, pc, r2, r9 @ │ │ │ │ + addseq r3, ip, r0, lsr #18 │ │ │ │ + adceq r5, pc, r8, ror #10 │ │ │ │ + @ instruction: 0x009c38dc │ │ │ │ + addseq r9, pc, r0, asr #8 │ │ │ │ + addseq r3, pc, r4, ror #4 │ │ │ │ + addseq r3, pc, r8, lsl #5 │ │ │ │ + addseq r3, pc, ip, lsr #5 │ │ │ │ + @ instruction: 0x009f32d0 │ │ │ │ + @ instruction: 0x009f32f4 │ │ │ │ + addseq r3, pc, r8, lsl r3 @ │ │ │ │ + addseq r3, pc, ip, lsr r3 @ │ │ │ │ + addseq r3, pc, r0, ror #6 │ │ │ │ + addseq r3, pc, r4, lsl #7 │ │ │ │ + addseq r3, pc, r8, lsr #7 │ │ │ │ + addseq r3, pc, ip, asr #7 │ │ │ │ + @ instruction: 0x009f33f0 │ │ │ │ + addseq r3, pc, r4, lsl r4 @ │ │ │ │ + addseq r3, pc, r8, lsr r4 @ │ │ │ │ + addseq r3, pc, ip, asr r4 @ │ │ │ │ + addseq r3, pc, r4, lsl #9 │ │ │ │ + addseq r3, pc, ip, lsr #9 │ │ │ │ + @ instruction: 0x009f34d4 │ │ │ │ + @ instruction: 0x009f34fc │ │ │ │ + addseq r3, pc, r4, lsr #10 │ │ │ │ + addseq r3, pc, ip, asr #10 │ │ │ │ + addseq r3, pc, r4, ror r5 @ │ │ │ │ + umullseq r3, pc, ip, r5 @ │ │ │ │ + addseq r3, pc, r4, asr #11 │ │ │ │ + addseq r3, pc, ip, ror #11 │ │ │ │ + addseq r3, pc, r4, lsl r6 @ │ │ │ │ + addseq r3, pc, ip, lsr r6 @ │ │ │ │ + addseq r3, pc, r4, ror #12 │ │ │ │ + addseq r3, pc, ip, lsl #13 │ │ │ │ + @ instruction: 0x009f36b4 │ │ │ │ + @ instruction: 0x009f36dc │ │ │ │ + addseq r3, pc, r4, lsl #14 │ │ │ │ + addseq r3, pc, ip, lsl r7 @ │ │ │ │ + addseq r3, pc, r4, lsr r7 @ │ │ │ │ + addseq r3, pc, ip, asr #14 │ │ │ │ + addseq r3, pc, r4, ror #14 │ │ │ │ + addseq r3, pc, ip, ror r7 @ │ │ │ │ + umullseq r3, pc, r4, r7 @ │ │ │ │ + addseq r3, pc, ip, lsr #15 │ │ │ │ + addseq r3, pc, r4, asr #15 │ │ │ │ + @ instruction: 0x009f37dc │ │ │ │ + @ instruction: 0x009f37f4 │ │ │ │ + addseq r3, pc, ip, lsl #16 │ │ │ │ + addseq r3, pc, r4, lsr #16 │ │ │ │ + addseq r3, pc, ip, lsr r8 @ │ │ │ │ + addseq r3, pc, r4, asr r8 @ │ │ │ │ + addseq r3, pc, ip, ror #16 │ │ │ │ + addseq r3, pc, r4, lsl #17 │ │ │ │ + umullseq r3, pc, ip, r8 @ │ │ │ │ + @ instruction: 0x009f38b4 │ │ │ │ + addseq r3, pc, ip, asr #17 │ │ │ │ + addseq r3, pc, r4, ror #17 │ │ │ │ + @ instruction: 0x009f38fc │ │ │ │ + addseq r3, pc, r4, lsl r9 @ │ │ │ │ + addseq r3, pc, ip, lsr #18 │ │ │ │ + addseq r3, pc, r4, asr #18 │ │ │ │ + addseq r3, pc, ip, asr r9 @ │ │ │ │ + addseq r3, pc, r4, ror r9 @ │ │ │ │ + addseq r3, pc, ip, lsl #19 │ │ │ │ + addseq r3, pc, r4, lsr #19 │ │ │ │ + @ instruction: 0x009f39bc │ │ │ │ + @ instruction: 0x009f39d4 │ │ │ │ + addseq r3, pc, ip, ror #19 │ │ │ │ + addseq r3, pc, r4, lsl #20 │ │ │ │ + addseq r3, pc, ip, lsl sl @ │ │ │ │ + addseq r3, pc, r4, lsr sl @ │ │ │ │ + addseq r3, pc, ip, asr #20 │ │ │ │ + addseq r3, pc, r4, ror #20 │ │ │ │ + addseq r3, pc, ip, ror sl @ │ │ │ │ + umullseq r3, pc, r4, sl @ │ │ │ │ + addseq r3, pc, ip, lsr #21 │ │ │ │ + addseq r3, pc, r4, asr #21 │ │ │ │ + @ instruction: 0x009f3adc │ │ │ │ + @ instruction: 0x009f3af4 │ │ │ │ + addseq r3, pc, ip, lsl #22 │ │ │ │ + addseq r3, pc, r4, lsr #22 │ │ │ │ + addseq r3, pc, ip, lsr fp @ │ │ │ │ + addseq r3, pc, r4, asr fp @ │ │ │ │ + addseq r3, pc, ip, ror #22 │ │ │ │ + addseq r3, pc, r4, lsl #23 │ │ │ │ + umullseq r3, pc, ip, fp @ │ │ │ │ + @ instruction: 0x009f3bb4 │ │ │ │ + addseq r3, pc, ip, asr #23 │ │ │ │ + addseq r3, pc, r4, ror #23 │ │ │ │ + @ instruction: 0x009f3bfc │ │ │ │ + addseq r3, pc, r4, lsl ip @ │ │ │ │ + addseq r3, pc, ip, lsr #24 │ │ │ │ + addseq r3, pc, r4, asr #24 │ │ │ │ + addseq r3, pc, ip, asr ip @ │ │ │ │ + addseq r3, pc, r4, ror ip @ │ │ │ │ + addseq r3, pc, ip, lsl #25 │ │ │ │ + addseq r3, pc, r4, lsr #25 │ │ │ │ + @ instruction: 0x009f3cbc │ │ │ │ + @ instruction: 0x009f3cd4 │ │ │ │ + addseq r3, pc, ip, ror #25 │ │ │ │ + addseq r3, pc, r4, lsl #26 │ │ │ │ + addseq r3, pc, ip, lsl sp @ │ │ │ │ + addseq r3, pc, r4, lsr sp @ │ │ │ │ + addseq r3, pc, ip, asr #26 │ │ │ │ + addseq r3, pc, r4, ror #26 │ │ │ │ + addseq r3, pc, ip, ror sp @ │ │ │ │ + umullseq r3, pc, r4, sp @ │ │ │ │ + addseq r3, pc, ip, lsr #27 │ │ │ │ + addseq r3, pc, r4, asr #27 │ │ │ │ + @ instruction: 0x009f3ddc │ │ │ │ + @ instruction: 0x009f3df4 │ │ │ │ + addseq r3, pc, ip, lsl #28 │ │ │ │ + addseq r3, pc, r4, lsr #28 │ │ │ │ + addseq r3, pc, ip, lsr lr @ │ │ │ │ + addseq r3, pc, r4, asr lr @ │ │ │ │ + addseq r3, pc, ip, ror #28 │ │ │ │ + addseq r3, pc, r4, lsl #29 │ │ │ │ + umullseq r3, pc, ip, lr @ │ │ │ │ + @ instruction: 0x009f3eb4 │ │ │ │ + addseq r3, pc, ip, asr #29 │ │ │ │ + addseq r3, pc, r4, ror #29 │ │ │ │ + @ instruction: 0x009f3efc │ │ │ │ + addseq r3, pc, r4, lsl pc @ │ │ │ │ + addseq r3, pc, ip, lsr #30 │ │ │ │ + addseq r3, pc, r4, asr #30 │ │ │ │ + addseq r3, pc, ip, asr pc @ │ │ │ │ + addseq r3, pc, r4, ror pc @ │ │ │ │ + addseq r3, pc, ip, lsl #31 │ │ │ │ + addseq r3, pc, r4, lsr #31 │ │ │ │ + @ instruction: 0x009f3fbc │ │ │ │ + @ instruction: 0x009f3fd4 │ │ │ │ + addseq r3, pc, ip, ror #31 │ │ │ │ + addseq r4, pc, r4 │ │ │ │ + addseq r4, pc, ip, lsl r0 @ │ │ │ │ + addseq r4, pc, r4, lsr r0 @ │ │ │ │ + addseq r4, pc, ip, asr #32 │ │ │ │ + addseq r4, pc, r4, rrx │ │ │ │ + addseq r4, pc, ip, ror r0 @ │ │ │ │ + umullseq r4, pc, r4, r0 @ │ │ │ │ + addseq r4, pc, ip, lsr #1 │ │ │ │ + addseq r4, pc, r4, asr #1 │ │ │ │ + ldrsbeq r4, [pc], ip │ │ │ │ + ldrsheq r4, [pc], r4 @ │ │ │ │ + addseq r4, pc, ip, lsl #2 │ │ │ │ + addseq r4, pc, r4, lsr #2 │ │ │ │ + addseq r4, pc, ip, lsr r1 @ │ │ │ │ + addseq r4, pc, r4, asr r1 @ │ │ │ │ + addseq r4, pc, ip, ror #2 │ │ │ │ + addseq r4, pc, r4, lsl #3 │ │ │ │ + umullseq r4, pc, ip, r1 @ │ │ │ │ + @ instruction: 0x009f41b4 │ │ │ │ + addseq r4, pc, ip, asr #3 │ │ │ │ + addseq r4, pc, r4, ror #3 │ │ │ │ + @ instruction: 0x009f41fc │ │ │ │ + addseq r4, pc, r4, lsl r2 @ │ │ │ │ + addseq r4, pc, ip, lsr #4 │ │ │ │ + addseq r4, pc, r4, asr #4 │ │ │ │ + addseq r4, pc, ip, asr r2 @ │ │ │ │ + addseq r4, pc, r4, ror r2 @ │ │ │ │ + addseq r4, pc, ip, lsl #5 │ │ │ │ + addseq r4, pc, r4, lsr #5 │ │ │ │ + @ instruction: 0x009f42bc │ │ │ │ + @ instruction: 0x009f42d4 │ │ │ │ + addseq r4, pc, ip, ror #5 │ │ │ │ + addseq r4, pc, r4, lsl #6 │ │ │ │ + addseq r4, pc, ip, lsl r3 @ │ │ │ │ + addseq r4, pc, r4, lsr r3 @ │ │ │ │ + addseq r4, pc, ip, asr #6 │ │ │ │ + addseq r4, pc, r4, ror #6 │ │ │ │ + addseq r4, pc, ip, ror r3 @ │ │ │ │ + umullseq r4, pc, r4, r3 @ │ │ │ │ + addseq r4, pc, ip, lsr #7 │ │ │ │ + addseq r4, pc, r4, asr #7 │ │ │ │ + @ instruction: 0x009f43dc │ │ │ │ + @ instruction: 0x009f43f4 │ │ │ │ + addseq r4, pc, ip, lsl #8 │ │ │ │ + addseq r4, pc, r4, lsr #8 │ │ │ │ + addseq r4, pc, ip, lsr r4 @ │ │ │ │ + addseq r4, pc, r4, asr r4 @ │ │ │ │ + addseq r4, pc, ip, ror #8 │ │ │ │ + addseq r4, pc, r4, lsl #9 │ │ │ │ + umullseq r4, pc, ip, r4 @ │ │ │ │ + @ instruction: 0x009f44b4 │ │ │ │ + addseq r4, pc, ip, asr #9 │ │ │ │ + addseq r4, pc, r4, ror #9 │ │ │ │ + @ instruction: 0x009f44fc │ │ │ │ + addseq r4, pc, r4, lsl r5 @ │ │ │ │ + addseq r4, pc, ip, lsr #10 │ │ │ │ + addseq r4, pc, r4, asr #10 │ │ │ │ + addseq r4, pc, ip, asr r5 @ │ │ │ │ + addseq r4, pc, r4, ror r5 @ │ │ │ │ + addseq r4, pc, ip, lsl #11 │ │ │ │ + addseq r4, pc, r4, lsr #11 │ │ │ │ + @ instruction: 0x009f45bc │ │ │ │ + @ instruction: 0x009f45d4 │ │ │ │ + addseq r4, pc, ip, ror #11 │ │ │ │ + addseq r4, pc, r4, lsl #12 │ │ │ │ + addseq r4, pc, ip, lsl r6 @ │ │ │ │ + addseq r4, pc, r4, lsr r6 @ │ │ │ │ + addseq r4, pc, ip, asr #12 │ │ │ │ + addseq r4, pc, r4, ror #12 │ │ │ │ + addseq r4, pc, r0, lsr #32 │ │ │ │ + addseq r4, pc, r8, lsr r0 @ │ │ │ │ + addseq r4, pc, r0, asr r0 @ │ │ │ │ + addseq r4, pc, r8, rrx │ │ │ │ + addseq r4, pc, r0, lsl #1 │ │ │ │ + umullseq r4, pc, r8, r0 @ │ │ │ │ + ldrheq r4, [pc], r0 │ │ │ │ + addseq r4, pc, r8, asr #1 │ │ │ │ + addseq r4, pc, r0, ror #1 │ │ │ │ + ldrsheq r4, [pc], r8 │ │ │ │ + addseq r4, pc, r0, lsl r1 @ │ │ │ │ + addseq r4, pc, r8, lsr #2 │ │ │ │ + addseq r4, pc, r0, asr #2 │ │ │ │ + addseq r4, pc, r8, asr r1 @ │ │ │ │ + addseq r4, pc, r0, ror r1 @ │ │ │ │ + addseq r4, pc, r8, lsl #3 │ │ │ │ + addseq r4, pc, r0, lsr #3 │ │ │ │ + @ instruction: 0x009f41b8 │ │ │ │ + @ instruction: 0x009f41d0 │ │ │ │ + addseq r4, pc, r8, ror #3 │ │ │ │ + addseq r4, pc, r0, lsl #4 │ │ │ │ + addseq r4, pc, r8, lsl r2 @ │ │ │ │ + addseq r4, pc, r0, lsr r2 @ │ │ │ │ + addseq r4, pc, r8, asr #4 │ │ │ │ + addseq r4, pc, r0, ror #4 │ │ │ │ + addseq r4, pc, r8, ror r2 @ │ │ │ │ + umullseq r4, pc, r0, r2 @ │ │ │ │ + addseq r4, pc, r8, lsr #5 │ │ │ │ + addseq r4, pc, r0, asr #5 │ │ │ │ + @ instruction: 0x009f42d8 │ │ │ │ + @ instruction: 0x009f42f0 │ │ │ │ + addseq r4, pc, r8, lsl #6 │ │ │ │ + addseq r4, pc, r0, lsr #6 │ │ │ │ + addseq r4, pc, r8, lsr r3 @ │ │ │ │ + addseq r4, pc, r0, asr r3 @ │ │ │ │ + addseq r4, pc, r8, ror #6 │ │ │ │ + addseq r4, pc, r0, lsl #7 │ │ │ │ + umullseq r4, pc, r8, r3 @ │ │ │ │ + @ instruction: 0x009f43b0 │ │ │ │ + addseq r4, pc, r8, asr #7 │ │ │ │ + addseq r4, pc, r0, ror #7 │ │ │ │ + @ instruction: 0x009f43f8 │ │ │ │ + addseq r4, pc, r0, lsl r4 @ │ │ │ │ + addseq r4, pc, r8, lsr #8 │ │ │ │ + addseq r4, pc, r0, asr #8 │ │ │ │ + addseq r4, pc, r8, asr r4 @ │ │ │ │ + addseq r4, pc, r0, ror r4 @ │ │ │ │ + addseq r4, pc, r8, lsl #9 │ │ │ │ + addseq r4, pc, r0, lsr #9 │ │ │ │ + @ instruction: 0x009f44b8 │ │ │ │ + @ instruction: 0x009f44d0 │ │ │ │ + addseq r4, pc, r8, ror #9 │ │ │ │ + addseq r4, pc, r0, lsl #10 │ │ │ │ + addseq r4, pc, r8, lsl r5 @ │ │ │ │ + addseq r4, pc, r0, lsr r5 @ │ │ │ │ + addseq r4, pc, r8, asr #10 │ │ │ │ + addseq r4, pc, r0, ror #10 │ │ │ │ + addseq r4, pc, r8, ror r5 @ │ │ │ │ + umullseq r4, pc, r0, r5 @ │ │ │ │ + addseq r4, pc, r8, lsr #11 │ │ │ │ + addseq r4, pc, r0, asr #11 │ │ │ │ + @ instruction: 0x009f45d8 │ │ │ │ + @ instruction: 0x009f45f0 │ │ │ │ + addseq r4, pc, r8, lsl #12 │ │ │ │ + addseq r4, pc, r0, lsr #12 │ │ │ │ + addseq r4, pc, r8, lsr r6 @ │ │ │ │ + addseq r4, pc, r0, asr r6 @ │ │ │ │ + addseq r4, pc, r8, ror #12 │ │ │ │ + addseq r4, pc, r0, lsl #13 │ │ │ │ + umullseq r4, pc, r8, r6 @ │ │ │ │ + @ instruction: 0x009f46b0 │ │ │ │ + addseq r4, pc, r8, asr #13 │ │ │ │ + addseq r4, pc, r0, ror #13 │ │ │ │ + @ instruction: 0x009f46f8 │ │ │ │ + addseq r4, pc, r0, lsl r7 @ │ │ │ │ + addseq r4, pc, r8, lsr #14 │ │ │ │ + addseq r4, pc, r0, asr #14 │ │ │ │ + addseq r4, pc, r8, asr r7 @ │ │ │ │ + addseq r4, pc, r0, ror r7 @ │ │ │ │ + addseq r4, pc, r8, lsl #15 │ │ │ │ + addseq r4, pc, r0, lsr #15 │ │ │ │ + @ instruction: 0x009f47b8 │ │ │ │ + @ instruction: 0x009f47d0 │ │ │ │ + addseq r4, pc, r8, ror #15 │ │ │ │ + addseq r4, pc, r0, lsl #16 │ │ │ │ + addseq r4, pc, r8, lsl r8 @ │ │ │ │ + addseq r4, pc, r0, lsr r8 @ │ │ │ │ + addseq r4, pc, r8, asr #16 │ │ │ │ + addseq r4, pc, r0, ror #16 │ │ │ │ + addseq r4, pc, r8, ror r8 @ │ │ │ │ + umullseq r4, pc, r0, r8 @ │ │ │ │ + addseq r4, pc, r8, lsr #17 │ │ │ │ + umullseq r6, pc, ip, r4 @ │ │ │ │ + addseq r4, pc, ip, lsr #17 │ │ │ │ + umullseq r6, pc, ip, r4 @ │ │ │ │ + @ instruction: 0x009f48b0 │ │ │ │ + umullseq r6, pc, ip, r4 @ │ │ │ │ @ instruction: 0x009f48b4 │ │ │ │ - addseq r6, pc, r8, lsr #9 │ │ │ │ + umullseq r6, pc, ip, r4 @ │ │ │ │ @ instruction: 0x009f48b8 │ │ │ │ - addseq r6, pc, r8, lsr #9 │ │ │ │ + umullseq r6, pc, ip, r4 @ │ │ │ │ @ instruction: 0x009f48bc │ │ │ │ - addseq r6, pc, r8, lsr #9 │ │ │ │ + umullseq r6, pc, ip, r4 @ │ │ │ │ addseq r4, pc, r0, asr #17 │ │ │ │ - addseq r6, pc, r8, lsr #9 │ │ │ │ + umullseq r6, pc, ip, r4 @ │ │ │ │ addseq r4, pc, r4, asr #17 │ │ │ │ - addseq r6, pc, r8, lsr #9 │ │ │ │ + umullseq r6, pc, ip, r4 @ │ │ │ │ addseq r4, pc, r8, asr #17 │ │ │ │ - addseq r6, pc, r8, lsr #9 │ │ │ │ + umullseq r6, pc, ip, r4 @ │ │ │ │ addseq r4, pc, ip, asr #17 │ │ │ │ - addseq r6, pc, r8, lsr #9 │ │ │ │ + umullseq r6, pc, ip, r4 @ │ │ │ │ @ instruction: 0x009f48d0 │ │ │ │ - addseq r6, pc, r8, lsr #9 │ │ │ │ + umullseq r6, pc, ip, r4 @ │ │ │ │ @ instruction: 0x009f48d4 │ │ │ │ - addseq r6, pc, r8, lsr #9 │ │ │ │ + addseq r6, pc, r0, lsr #9 │ │ │ │ @ instruction: 0x009f48d8 │ │ │ │ - addseq r6, pc, r8, lsr #9 │ │ │ │ + addseq r6, pc, r4, lsr #9 │ │ │ │ @ instruction: 0x009f48dc │ │ │ │ addseq r6, pc, r8, lsr #9 │ │ │ │ addseq r4, pc, r0, ror #17 │ │ │ │ addseq r6, pc, ip, lsr #9 │ │ │ │ addseq r4, pc, r4, ror #17 │ │ │ │ @ instruction: 0x009f64b0 │ │ │ │ addseq r4, pc, r8, ror #17 │ │ │ │ @@ -869521,1247 +869546,1247 @@ │ │ │ │ addseq r6, pc, r8, asr #10 │ │ │ │ addseq r4, pc, r0, lsl #19 │ │ │ │ addseq r6, pc, ip, asr #10 │ │ │ │ addseq r4, pc, r4, lsl #19 │ │ │ │ addseq r6, pc, r0, asr r5 @ │ │ │ │ addseq r4, pc, r8, lsl #19 │ │ │ │ addseq r6, pc, r4, asr r5 @ │ │ │ │ - addseq r4, pc, ip, lsl #19 │ │ │ │ - addseq r6, pc, r8, asr r5 @ │ │ │ │ - umullseq r4, pc, r0, r9 @ │ │ │ │ - addseq r6, pc, ip, asr r5 @ │ │ │ │ - umullseq r4, pc, r4, r9 @ │ │ │ │ - addseq r6, pc, r0, ror #10 │ │ │ │ - ldr r0, [pc, #-828] @ 38d050 │ │ │ │ + ldr r0, [pc, #-828] @ 38d09c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 38d054 │ │ │ │ + ldr r0, [pc, #-836] @ 38d0a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 38d058 │ │ │ │ + ldr r0, [pc, #-844] @ 38d0a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 38d05c │ │ │ │ + ldr r0, [pc, #-852] @ 38d0a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 38d060 │ │ │ │ + ldr r0, [pc, #-860] @ 38d0ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 38d064 │ │ │ │ + ldr r0, [pc, #-868] @ 38d0b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 38d068 │ │ │ │ + ldr r0, [pc, #-876] @ 38d0b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 38d06c │ │ │ │ + ldr r0, [pc, #-884] @ 38d0b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 38d070 │ │ │ │ + ldr r0, [pc, #-892] @ 38d0bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 38d074 │ │ │ │ + ldr r0, [pc, #-900] @ 38d0c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 38d078 │ │ │ │ + ldr r0, [pc, #-908] @ 38d0c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 38d07c │ │ │ │ + ldr r0, [pc, #-916] @ 38d0c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 38d080 │ │ │ │ + ldr r0, [pc, #-924] @ 38d0cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 38d084 │ │ │ │ + ldr r0, [pc, #-932] @ 38d0d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 38d088 │ │ │ │ + ldr r0, [pc, #-940] @ 38d0d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 38d08c │ │ │ │ + ldr r0, [pc, #-948] @ 38d0d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 38d090 │ │ │ │ + ldr r0, [pc, #-956] @ 38d0dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 38d094 │ │ │ │ + ldr r0, [pc, #-964] @ 38d0e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 38d098 │ │ │ │ + ldr r0, [pc, #-972] @ 38d0e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 38d09c │ │ │ │ + ldr r0, [pc, #-980] @ 38d0e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 38d0a0 │ │ │ │ + ldr r0, [pc, #-988] @ 38d0ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 38d0a4 │ │ │ │ + ldr r0, [pc, #-996] @ 38d0f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 38d0a8 │ │ │ │ + ldr r0, [pc, #-1004] @ 38d0f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 38d0ac │ │ │ │ + ldr r0, [pc, #-1012] @ 38d0f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 38d0b0 │ │ │ │ + ldr r0, [pc, #-1020] @ 38d0fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 38d0b4 │ │ │ │ + ldr r0, [pc, #-1028] @ 38d100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 38d0b8 │ │ │ │ + ldr r0, [pc, #-1036] @ 38d104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 38d0bc │ │ │ │ + ldr r0, [pc, #-1044] @ 38d108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 38d0c0 │ │ │ │ + ldr r0, [pc, #-1052] @ 38d10c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 38d0c4 │ │ │ │ + ldr r0, [pc, #-1060] @ 38d110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 38d0c8 │ │ │ │ + ldr r0, [pc, #-1068] @ 38d114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 38d0cc │ │ │ │ + ldr r0, [pc, #-1076] @ 38d118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 38d0d0 │ │ │ │ + ldr r0, [pc, #-1084] @ 38d11c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 38d0d4 │ │ │ │ + ldr r0, [pc, #-1092] @ 38d120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 38d0d8 │ │ │ │ + ldr r0, [pc, #-1100] @ 38d124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 38d0dc │ │ │ │ + ldr r0, [pc, #-1108] @ 38d128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 38d0e0 │ │ │ │ + ldr r0, [pc, #-1116] @ 38d12c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 38d0e4 │ │ │ │ + ldr r0, [pc, #-1124] @ 38d130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 38d0e8 │ │ │ │ + ldr r0, [pc, #-1132] @ 38d134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 38d0ec │ │ │ │ + ldr r0, [pc, #-1140] @ 38d138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 38d0f0 │ │ │ │ + ldr r0, [pc, #-1148] @ 38d13c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 38d0f4 │ │ │ │ + ldr r0, [pc, #-1156] @ 38d140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 38d0f8 │ │ │ │ + ldr r0, [pc, #-1164] @ 38d144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 38d0fc │ │ │ │ + ldr r0, [pc, #-1172] @ 38d148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 38d100 │ │ │ │ + ldr r0, [pc, #-1180] @ 38d14c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 38d104 │ │ │ │ + ldr r0, [pc, #-1188] @ 38d150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 38d108 │ │ │ │ + ldr r0, [pc, #-1196] @ 38d154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 38d10c │ │ │ │ + ldr r0, [pc, #-1204] @ 38d158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 38d110 │ │ │ │ + ldr r0, [pc, #-1212] @ 38d15c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 38d114 │ │ │ │ + ldr r0, [pc, #-1220] @ 38d160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 38d118 │ │ │ │ + ldr r0, [pc, #-1228] @ 38d164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 38d11c │ │ │ │ + ldr r0, [pc, #-1236] @ 38d168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 38d120 │ │ │ │ + ldr r0, [pc, #-1244] @ 38d16c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 38d124 │ │ │ │ + ldr r0, [pc, #-1252] @ 38d170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 38d128 │ │ │ │ + ldr r0, [pc, #-1260] @ 38d174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 38d12c │ │ │ │ + ldr r0, [pc, #-1268] @ 38d178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 38d130 │ │ │ │ + ldr r0, [pc, #-1276] @ 38d17c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 38d134 │ │ │ │ + ldr r0, [pc, #-1284] @ 38d180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 38d138 │ │ │ │ + ldr r0, [pc, #-1292] @ 38d184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 38d13c │ │ │ │ + ldr r0, [pc, #-1300] @ 38d188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 38d140 │ │ │ │ + ldr r0, [pc, #-1308] @ 38d18c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 38d144 │ │ │ │ + ldr r0, [pc, #-1316] @ 38d190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 38d148 │ │ │ │ + ldr r0, [pc, #-1324] @ 38d194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 38d14c │ │ │ │ + ldr r0, [pc, #-1332] @ 38d198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 38d150 │ │ │ │ + ldr r0, [pc, #-1340] @ 38d19c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 38d154 │ │ │ │ + ldr r0, [pc, #-1348] @ 38d1a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 38d158 │ │ │ │ + ldr r0, [pc, #-1356] @ 38d1a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 38d15c │ │ │ │ + ldr r0, [pc, #-1364] @ 38d1a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 38d160 │ │ │ │ + ldr r0, [pc, #-1372] @ 38d1ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 38d164 │ │ │ │ + ldr r0, [pc, #-1380] @ 38d1b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 38d168 │ │ │ │ + ldr r0, [pc, #-1388] @ 38d1b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 38d16c │ │ │ │ + ldr r0, [pc, #-1396] @ 38d1b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 38d170 │ │ │ │ + ldr r0, [pc, #-1404] @ 38d1bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 38d174 │ │ │ │ + ldr r0, [pc, #-1412] @ 38d1c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 38d178 │ │ │ │ + ldr r0, [pc, #-1420] @ 38d1c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 38d17c │ │ │ │ + ldr r0, [pc, #-1428] @ 38d1c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 38d180 │ │ │ │ + ldr r0, [pc, #-1436] @ 38d1cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 38d184 │ │ │ │ + ldr r0, [pc, #-1444] @ 38d1d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 38d188 │ │ │ │ + ldr r0, [pc, #-1452] @ 38d1d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 38d18c │ │ │ │ + ldr r0, [pc, #-1460] @ 38d1d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 38d190 │ │ │ │ + ldr r0, [pc, #-1468] @ 38d1dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 38d194 │ │ │ │ + ldr r0, [pc, #-1476] @ 38d1e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 38d198 │ │ │ │ + ldr r0, [pc, #-1484] @ 38d1e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 38d19c │ │ │ │ + ldr r0, [pc, #-1492] @ 38d1e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 38d1a0 │ │ │ │ + ldr r0, [pc, #-1500] @ 38d1ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 38d1a4 │ │ │ │ + ldr r0, [pc, #-1508] @ 38d1f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 38d1a8 │ │ │ │ + ldr r0, [pc, #-1516] @ 38d1f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 38d1ac │ │ │ │ + ldr r0, [pc, #-1524] @ 38d1f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 38d1b0 │ │ │ │ + ldr r0, [pc, #-1532] @ 38d1fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 38d1b4 │ │ │ │ + ldr r0, [pc, #-1540] @ 38d200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 38d1b8 │ │ │ │ + ldr r0, [pc, #-1548] @ 38d204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 38d1bc │ │ │ │ + ldr r0, [pc, #-1556] @ 38d208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 38d1c0 │ │ │ │ + ldr r0, [pc, #-1564] @ 38d20c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 38d1c4 │ │ │ │ + ldr r0, [pc, #-1572] @ 38d210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 38d1c8 │ │ │ │ + ldr r0, [pc, #-1580] @ 38d214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 38d1cc │ │ │ │ + ldr r0, [pc, #-1588] @ 38d218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 38d1d0 │ │ │ │ + ldr r0, [pc, #-1596] @ 38d21c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 38d1d4 │ │ │ │ + ldr r0, [pc, #-1604] @ 38d220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 38d1d8 │ │ │ │ + ldr r0, [pc, #-1612] @ 38d224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 38d1dc │ │ │ │ + ldr r0, [pc, #-1620] @ 38d228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 38d1e0 │ │ │ │ + ldr r0, [pc, #-1628] @ 38d22c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 38d1e4 │ │ │ │ + ldr r0, [pc, #-1636] @ 38d230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 38d1e8 │ │ │ │ + ldr r0, [pc, #-1644] @ 38d234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 38d1ec │ │ │ │ + ldr r0, [pc, #-1652] @ 38d238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 38d1f0 │ │ │ │ + ldr r0, [pc, #-1660] @ 38d23c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 38d1f4 │ │ │ │ + ldr r0, [pc, #-1668] @ 38d240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 38d1f8 │ │ │ │ + ldr r0, [pc, #-1676] @ 38d244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 38d1fc │ │ │ │ + ldr r0, [pc, #-1684] @ 38d248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 38d200 │ │ │ │ + ldr r0, [pc, #-1692] @ 38d24c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 38d204 │ │ │ │ + ldr r0, [pc, #-1700] @ 38d250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 38d208 │ │ │ │ + ldr r0, [pc, #-1708] @ 38d254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 38d20c │ │ │ │ + ldr r0, [pc, #-1716] @ 38d258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 38d210 │ │ │ │ + ldr r0, [pc, #-1724] @ 38d25c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 38d214 │ │ │ │ + ldr r0, [pc, #-1732] @ 38d260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 38d218 │ │ │ │ + ldr r0, [pc, #-1740] @ 38d264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 38d21c │ │ │ │ + ldr r0, [pc, #-1748] @ 38d268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 38d220 │ │ │ │ + ldr r0, [pc, #-1756] @ 38d26c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 38d224 │ │ │ │ + ldr r0, [pc, #-1764] @ 38d270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 38d228 │ │ │ │ + ldr r0, [pc, #-1772] @ 38d274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 38d22c │ │ │ │ + ldr r0, [pc, #-1780] @ 38d278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 38d230 │ │ │ │ + ldr r0, [pc, #-1788] @ 38d27c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 38d234 │ │ │ │ + ldr r0, [pc, #-1796] @ 38d280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 38d238 │ │ │ │ + ldr r0, [pc, #-1804] @ 38d284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 38d23c │ │ │ │ + ldr r0, [pc, #-1812] @ 38d288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 38d240 │ │ │ │ + ldr r0, [pc, #-1820] @ 38d28c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 38d244 │ │ │ │ + ldr r0, [pc, #-1828] @ 38d290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 38d248 │ │ │ │ + ldr r0, [pc, #-1836] @ 38d294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 38d24c │ │ │ │ + ldr r0, [pc, #-1844] @ 38d298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 38d250 │ │ │ │ + ldr r0, [pc, #-1852] @ 38d29c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 38d254 │ │ │ │ + ldr r0, [pc, #-1860] @ 38d2a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 38d258 │ │ │ │ + ldr r0, [pc, #-1868] @ 38d2a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 38d25c │ │ │ │ + ldr r0, [pc, #-1876] @ 38d2a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 38d260 │ │ │ │ + ldr r0, [pc, #-1884] @ 38d2ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 38d264 │ │ │ │ + ldr r0, [pc, #-1892] @ 38d2b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 38d268 │ │ │ │ + ldr r0, [pc, #-1900] @ 38d2b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 38d26c │ │ │ │ + ldr r0, [pc, #-1908] @ 38d2b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 38d270 │ │ │ │ + ldr r0, [pc, #-1916] @ 38d2bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 38d274 │ │ │ │ + ldr r0, [pc, #-1924] @ 38d2c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 38d278 │ │ │ │ + ldr r0, [pc, #-1932] @ 38d2c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 38d27c │ │ │ │ + ldr r0, [pc, #-1940] @ 38d2c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 38d280 │ │ │ │ + ldr r0, [pc, #-1948] @ 38d2cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 38d284 │ │ │ │ + ldr r0, [pc, #-1956] @ 38d2d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 38d288 │ │ │ │ + ldr r0, [pc, #-1964] @ 38d2d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 38d28c │ │ │ │ + ldr r0, [pc, #-1972] @ 38d2d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 38d290 │ │ │ │ + ldr r0, [pc, #-1980] @ 38d2dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 38d294 │ │ │ │ + ldr r0, [pc, #-1988] @ 38d2e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 38d298 │ │ │ │ + ldr r0, [pc, #-1996] @ 38d2e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 38d29c │ │ │ │ + ldr r0, [pc, #-2004] @ 38d2e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 38d2a0 │ │ │ │ + ldr r0, [pc, #-2012] @ 38d2ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 38d2a4 │ │ │ │ + ldr r0, [pc, #-2020] @ 38d2f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 38d2a8 │ │ │ │ + ldr r0, [pc, #-2028] @ 38d2f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 38d2ac │ │ │ │ + ldr r0, [pc, #-2036] @ 38d2f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 38d2b0 │ │ │ │ + ldr r0, [pc, #-2044] @ 38d2fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 38d2b4 │ │ │ │ + ldr r0, [pc, #-2052] @ 38d300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 38d2b8 │ │ │ │ + ldr r0, [pc, #-2060] @ 38d304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 38d2bc │ │ │ │ + ldr r0, [pc, #-2068] @ 38d308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 38d2c0 │ │ │ │ + ldr r0, [pc, #-2076] @ 38d30c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 38d2c4 │ │ │ │ + ldr r0, [pc, #-2084] @ 38d310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 38d2c8 │ │ │ │ + ldr r0, [pc, #-2092] @ 38d314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 38d2cc │ │ │ │ + ldr r0, [pc, #-2100] @ 38d318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 38d2d0 │ │ │ │ + ldr r0, [pc, #-2108] @ 38d31c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 38d2d4 │ │ │ │ + ldr r0, [pc, #-2116] @ 38d320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 38d2d8 │ │ │ │ + ldr r0, [pc, #-2124] @ 38d324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 38d2dc │ │ │ │ + ldr r0, [pc, #-2132] @ 38d328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 38d2e0 │ │ │ │ + ldr r0, [pc, #-2140] @ 38d32c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 38d2e4 │ │ │ │ + ldr r0, [pc, #-2148] @ 38d330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 38d2e8 │ │ │ │ + ldr r0, [pc, #-2156] @ 38d334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 38d2ec │ │ │ │ + ldr r0, [pc, #-2164] @ 38d338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 38d2f0 │ │ │ │ + ldr r0, [pc, #-2172] @ 38d33c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 38d2f4 │ │ │ │ + ldr r0, [pc, #-2180] @ 38d340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 38d2f8 │ │ │ │ + ldr r0, [pc, #-2188] @ 38d344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 38d2fc │ │ │ │ + ldr r0, [pc, #-2196] @ 38d348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 38d300 │ │ │ │ + ldr r0, [pc, #-2204] @ 38d34c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 38d304 │ │ │ │ + ldr r0, [pc, #-2212] @ 38d350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 38d308 │ │ │ │ + ldr r0, [pc, #-2220] @ 38d354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 38d30c │ │ │ │ + ldr r0, [pc, #-2228] @ 38d358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 38d310 │ │ │ │ + ldr r0, [pc, #-2236] @ 38d35c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 38d314 │ │ │ │ + ldr r0, [pc, #-2244] @ 38d360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 38d318 │ │ │ │ + ldr r0, [pc, #-2252] @ 38d364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 38d31c │ │ │ │ + ldr r0, [pc, #-2260] @ 38d368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 38d320 │ │ │ │ + ldr r0, [pc, #-2268] @ 38d36c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 38d324 │ │ │ │ + ldr r0, [pc, #-2276] @ 38d370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 38d328 │ │ │ │ + ldr r0, [pc, #-2284] @ 38d374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 38d32c │ │ │ │ + ldr r0, [pc, #-2292] @ 38d378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 38d330 │ │ │ │ + ldr r0, [pc, #-2300] @ 38d37c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 38d334 │ │ │ │ + ldr r0, [pc, #-2308] @ 38d380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 38d338 │ │ │ │ + ldr r0, [pc, #-2316] @ 38d384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 38d33c │ │ │ │ + ldr r0, [pc, #-2324] @ 38d388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 38d340 │ │ │ │ + ldr r0, [pc, #-2332] @ 38d38c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 38d344 │ │ │ │ + ldr r0, [pc, #-2340] @ 38d390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 38d348 │ │ │ │ + ldr r0, [pc, #-2348] @ 38d394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 38d34c │ │ │ │ + ldr r0, [pc, #-2356] @ 38d398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 38d350 │ │ │ │ + ldr r0, [pc, #-2364] @ 38d39c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 38d354 │ │ │ │ + ldr r0, [pc, #-2372] @ 38d3a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 38d358 │ │ │ │ + ldr r0, [pc, #-2380] @ 38d3a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 38d35c │ │ │ │ + ldr r0, [pc, #-2388] @ 38d3a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 38d360 │ │ │ │ + ldr r0, [pc, #-2396] @ 38d3ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 38d364 │ │ │ │ + ldr r0, [pc, #-2404] @ 38d3b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 38d368 │ │ │ │ + ldr r0, [pc, #-2412] @ 38d3b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 38d36c │ │ │ │ + ldr r0, [pc, #-2420] @ 38d3b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 38d370 │ │ │ │ + ldr r0, [pc, #-2428] @ 38d3bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 38d374 │ │ │ │ + ldr r0, [pc, #-2436] @ 38d3c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 38d378 │ │ │ │ + ldr r0, [pc, #-2444] @ 38d3c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 38d37c │ │ │ │ + ldr r0, [pc, #-2452] @ 38d3c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 38d380 │ │ │ │ + ldr r0, [pc, #-2460] @ 38d3cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 38e6b0 │ │ │ │ + ldr r0, [pc, #2440] @ 38e6fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 38e6b4 │ │ │ │ + ldr r0, [pc, #2432] @ 38e700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 38e6b8 │ │ │ │ + ldr r0, [pc, #2424] @ 38e704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 38e6bc │ │ │ │ + ldr r0, [pc, #2416] @ 38e708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 38e6c0 │ │ │ │ + ldr r0, [pc, #2408] @ 38e70c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 38e6c4 │ │ │ │ + ldr r0, [pc, #2400] @ 38e710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 38e6c8 │ │ │ │ + ldr r0, [pc, #2392] @ 38e714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 38e6cc │ │ │ │ + ldr r0, [pc, #2384] @ 38e718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 38e6d0 │ │ │ │ + ldr r0, [pc, #2376] @ 38e71c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 38e6d4 │ │ │ │ + ldr r0, [pc, #2368] @ 38e720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 38e6d8 │ │ │ │ + ldr r0, [pc, #2360] @ 38e724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 38e6dc │ │ │ │ + ldr r0, [pc, #2352] @ 38e728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 38e6e0 │ │ │ │ + ldr r0, [pc, #2344] @ 38e72c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 38e6e4 │ │ │ │ + ldr r0, [pc, #2336] @ 38e730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 38e6e8 │ │ │ │ + ldr r0, [pc, #2328] @ 38e734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 38e6ec │ │ │ │ + ldr r0, [pc, #2320] @ 38e738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 38e6f0 │ │ │ │ + ldr r0, [pc, #2312] @ 38e73c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 38e6f4 │ │ │ │ + ldr r0, [pc, #2304] @ 38e740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 38e6f8 │ │ │ │ + ldr r0, [pc, #2296] @ 38e744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 38e6fc │ │ │ │ + ldr r0, [pc, #2288] @ 38e748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 38e700 │ │ │ │ + ldr r0, [pc, #2280] @ 38e74c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 38e704 │ │ │ │ + ldr r0, [pc, #2272] @ 38e750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 38e708 │ │ │ │ + ldr r0, [pc, #2264] @ 38e754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 38e70c │ │ │ │ + ldr r0, [pc, #2256] @ 38e758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 38e710 │ │ │ │ + ldr r0, [pc, #2248] @ 38e75c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 38e714 │ │ │ │ + ldr r0, [pc, #2240] @ 38e760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 38e718 │ │ │ │ + ldr r0, [pc, #2232] @ 38e764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 38e71c │ │ │ │ + ldr r0, [pc, #2224] @ 38e768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 38e720 │ │ │ │ + ldr r0, [pc, #2216] @ 38e76c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 38e724 │ │ │ │ + ldr r0, [pc, #2208] @ 38e770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 38e728 │ │ │ │ + ldr r0, [pc, #2200] @ 38e774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 38e72c │ │ │ │ + ldr r0, [pc, #2192] @ 38e778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 38e730 │ │ │ │ + ldr r0, [pc, #2184] @ 38e77c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 38e734 │ │ │ │ + ldr r0, [pc, #2176] @ 38e780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 38e738 │ │ │ │ + ldr r0, [pc, #2168] @ 38e784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 38e73c │ │ │ │ + ldr r0, [pc, #2160] @ 38e788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 38e740 │ │ │ │ + ldr r0, [pc, #2152] @ 38e78c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 38e744 │ │ │ │ + ldr r0, [pc, #2144] @ 38e790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 38e748 │ │ │ │ + ldr r0, [pc, #2136] @ 38e794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 38e74c │ │ │ │ + ldr r0, [pc, #2128] @ 38e798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 38e750 │ │ │ │ + ldr r0, [pc, #2120] @ 38e79c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 38e754 │ │ │ │ + ldr r0, [pc, #2112] @ 38e7a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 38e758 │ │ │ │ + ldr r0, [pc, #2104] @ 38e7a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 38e75c │ │ │ │ + ldr r0, [pc, #2096] @ 38e7a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 38e760 │ │ │ │ + ldr r0, [pc, #2088] @ 38e7ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 38e764 │ │ │ │ + ldr r0, [pc, #2080] @ 38e7b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 38e768 │ │ │ │ + ldr r0, [pc, #2072] @ 38e7b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 38e76c │ │ │ │ + ldr r0, [pc, #2064] @ 38e7b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 38e770 │ │ │ │ + ldr r0, [pc, #2056] @ 38e7bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 38e774 │ │ │ │ + ldr r0, [pc, #2048] @ 38e7c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 38e778 │ │ │ │ + ldr r0, [pc, #2040] @ 38e7c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 38e77c │ │ │ │ + ldr r0, [pc, #2032] @ 38e7c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 38e780 │ │ │ │ + ldr r0, [pc, #2024] @ 38e7cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 38e784 │ │ │ │ + ldr r0, [pc, #2016] @ 38e7d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 38e788 │ │ │ │ + ldr r0, [pc, #2008] @ 38e7d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 38e78c │ │ │ │ + ldr r0, [pc, #2000] @ 38e7d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 38e790 │ │ │ │ + ldr r0, [pc, #1992] @ 38e7dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 38e794 │ │ │ │ + ldr r0, [pc, #1984] @ 38e7e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 38e798 │ │ │ │ + ldr r0, [pc, #1976] @ 38e7e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 38e79c │ │ │ │ + ldr r0, [pc, #1968] @ 38e7e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 38e7a0 │ │ │ │ + ldr r0, [pc, #1960] @ 38e7ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 38e7a4 │ │ │ │ + ldr r0, [pc, #1952] @ 38e7f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 38e7a8 │ │ │ │ + ldr r0, [pc, #1944] @ 38e7f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 38e7ac │ │ │ │ + ldr r0, [pc, #1936] @ 38e7f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 38e7b0 │ │ │ │ + ldr r0, [pc, #1928] @ 38e7fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 38e7b4 │ │ │ │ + ldr r0, [pc, #1920] @ 38e800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 38e7b8 │ │ │ │ + ldr r0, [pc, #1912] @ 38e804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 38e7bc │ │ │ │ + ldr r0, [pc, #1904] @ 38e808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 38e7c0 │ │ │ │ + ldr r0, [pc, #1896] @ 38e80c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 38e7c4 │ │ │ │ + ldr r0, [pc, #1888] @ 38e810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 38e7c8 │ │ │ │ + ldr r0, [pc, #1880] @ 38e814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 38e7cc │ │ │ │ + ldr r0, [pc, #1872] @ 38e818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 38e7d0 │ │ │ │ + ldr r0, [pc, #1864] @ 38e81c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 38e7d4 │ │ │ │ + ldr r0, [pc, #1856] @ 38e820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 38e7d8 │ │ │ │ + ldr r0, [pc, #1848] @ 38e824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 38e7dc │ │ │ │ + ldr r0, [pc, #1840] @ 38e828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 38e7e0 │ │ │ │ + ldr r0, [pc, #1832] @ 38e82c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 38e7e4 │ │ │ │ + ldr r0, [pc, #1824] @ 38e830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 38e7e8 │ │ │ │ + ldr r0, [pc, #1816] @ 38e834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 38e7ec │ │ │ │ + ldr r0, [pc, #1808] @ 38e838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 38e7f0 │ │ │ │ + ldr r0, [pc, #1800] @ 38e83c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 38e7f4 │ │ │ │ + ldr r0, [pc, #1792] @ 38e840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 38e7f8 │ │ │ │ + ldr r0, [pc, #1784] @ 38e844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 38e7fc │ │ │ │ + ldr r0, [pc, #1776] @ 38e848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 38e800 │ │ │ │ + ldr r0, [pc, #1768] @ 38e84c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 38e804 │ │ │ │ + ldr r0, [pc, #1760] @ 38e850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 38e808 │ │ │ │ + ldr r0, [pc, #1752] @ 38e854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 38e80c │ │ │ │ + ldr r0, [pc, #1744] @ 38e858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 38e810 │ │ │ │ + ldr r0, [pc, #1736] @ 38e85c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 38e814 │ │ │ │ + ldr r0, [pc, #1728] @ 38e860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 38e818 │ │ │ │ + ldr r0, [pc, #1720] @ 38e864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 38e81c │ │ │ │ + ldr r0, [pc, #1712] @ 38e868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 38e820 │ │ │ │ + ldr r0, [pc, #1704] @ 38e86c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 38e824 │ │ │ │ + ldr r0, [pc, #1696] @ 38e870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 38e828 │ │ │ │ + ldr r0, [pc, #1688] @ 38e874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 38e82c │ │ │ │ + ldr r0, [pc, #1680] @ 38e878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 38e830 │ │ │ │ + ldr r0, [pc, #1672] @ 38e87c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 38e834 │ │ │ │ + ldr r0, [pc, #1664] @ 38e880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 38e838 │ │ │ │ + ldr r0, [pc, #1656] @ 38e884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 38e83c │ │ │ │ + ldr r0, [pc, #1648] @ 38e888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 38e840 │ │ │ │ + ldr r0, [pc, #1640] @ 38e88c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 38e844 │ │ │ │ + ldr r0, [pc, #1632] @ 38e890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 38e848 │ │ │ │ + ldr r0, [pc, #1624] @ 38e894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 38e84c │ │ │ │ + ldr r0, [pc, #1616] @ 38e898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 38e850 │ │ │ │ + ldr r0, [pc, #1608] @ 38e89c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 38e854 │ │ │ │ + ldr r0, [pc, #1600] @ 38e8a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 38e858 │ │ │ │ + ldr r0, [pc, #1592] @ 38e8a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 38e85c │ │ │ │ + ldr r0, [pc, #1584] @ 38e8a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 38e860 │ │ │ │ + ldr r0, [pc, #1576] @ 38e8ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 38e864 │ │ │ │ + ldr r0, [pc, #1568] @ 38e8b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 38e868 │ │ │ │ + ldr r0, [pc, #1560] @ 38e8b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 38e86c │ │ │ │ + ldr r0, [pc, #1552] @ 38e8b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 38e870 │ │ │ │ + ldr r0, [pc, #1544] @ 38e8bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 38e874 │ │ │ │ + ldr r0, [pc, #1536] @ 38e8c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 38e878 │ │ │ │ + ldr r0, [pc, #1528] @ 38e8c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 38e87c │ │ │ │ + ldr r0, [pc, #1520] @ 38e8c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 38e880 │ │ │ │ + ldr r0, [pc, #1512] @ 38e8cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 38e884 │ │ │ │ + ldr r0, [pc, #1504] @ 38e8d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 38e888 │ │ │ │ + ldr r0, [pc, #1496] @ 38e8d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 38e88c │ │ │ │ + ldr r0, [pc, #1488] @ 38e8d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 38e890 │ │ │ │ + ldr r0, [pc, #1480] @ 38e8dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 38e894 │ │ │ │ + ldr r0, [pc, #1472] @ 38e8e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 38e898 │ │ │ │ + ldr r0, [pc, #1464] @ 38e8e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 38e89c │ │ │ │ + ldr r0, [pc, #1456] @ 38e8e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 38e8a0 │ │ │ │ + ldr r0, [pc, #1448] @ 38e8ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 38e8a4 │ │ │ │ + ldr r0, [pc, #1440] @ 38e8f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 38e8a8 │ │ │ │ + ldr r0, [pc, #1432] @ 38e8f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 38e8ac │ │ │ │ + ldr r0, [pc, #1424] @ 38e8f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 38e8b0 │ │ │ │ + ldr r0, [pc, #1416] @ 38e8fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 38e8b4 │ │ │ │ + ldr r0, [pc, #1408] @ 38e900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 38e8b8 │ │ │ │ + ldr r0, [pc, #1400] @ 38e904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 38e8bc │ │ │ │ + ldr r0, [pc, #1392] @ 38e908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 38e8c0 │ │ │ │ + ldr r0, [pc, #1384] @ 38e90c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 38e8c4 │ │ │ │ + ldr r0, [pc, #1376] @ 38e910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 38e8c8 │ │ │ │ + ldr r0, [pc, #1368] @ 38e914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 38e8cc │ │ │ │ + ldr r0, [pc, #1360] @ 38e918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 38e8d0 │ │ │ │ + ldr r0, [pc, #1352] @ 38e91c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 38e8d4 │ │ │ │ + ldr r0, [pc, #1344] @ 38e920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 38e8d8 │ │ │ │ + ldr r0, [pc, #1336] @ 38e924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 38e8dc │ │ │ │ + ldr r0, [pc, #1328] @ 38e928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 38e8e0 │ │ │ │ + ldr r0, [pc, #1320] @ 38e92c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 38e8e4 │ │ │ │ + ldr r0, [pc, #1312] @ 38e930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 38e8e8 │ │ │ │ + ldr r0, [pc, #1304] @ 38e934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 38e8ec │ │ │ │ + ldr r0, [pc, #1296] @ 38e938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 38e8f0 │ │ │ │ + ldr r0, [pc, #1288] @ 38e93c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 38e8f4 │ │ │ │ + ldr r0, [pc, #1280] @ 38e940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 38e8f8 │ │ │ │ + ldr r0, [pc, #1272] @ 38e944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 38e8fc │ │ │ │ + ldr r0, [pc, #1264] @ 38e948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 38e900 │ │ │ │ + ldr r0, [pc, #1256] @ 38e94c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 38e904 │ │ │ │ + ldr r0, [pc, #1248] @ 38e950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 38e908 │ │ │ │ + ldr r0, [pc, #1240] @ 38e954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 38e90c │ │ │ │ + ldr r0, [pc, #1232] @ 38e958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 38e910 │ │ │ │ + ldr r0, [pc, #1224] @ 38e95c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 38e914 │ │ │ │ + ldr r0, [pc, #1216] @ 38e960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 38e918 │ │ │ │ + ldr r0, [pc, #1208] @ 38e964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 38e91c │ │ │ │ + ldr r0, [pc, #1200] @ 38e968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 38e920 │ │ │ │ + ldr r0, [pc, #1192] @ 38e96c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 38e924 │ │ │ │ + ldr r0, [pc, #1184] @ 38e970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 38e928 │ │ │ │ + ldr r0, [pc, #1176] @ 38e974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 38e92c │ │ │ │ + ldr r0, [pc, #1168] @ 38e978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 38e930 │ │ │ │ + ldr r0, [pc, #1160] @ 38e97c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 38e934 │ │ │ │ + ldr r0, [pc, #1152] @ 38e980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 38e938 │ │ │ │ + ldr r0, [pc, #1144] @ 38e984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 38e93c │ │ │ │ + ldr r0, [pc, #1136] @ 38e988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 38e940 │ │ │ │ + ldr r0, [pc, #1128] @ 38e98c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 38e944 │ │ │ │ + ldr r0, [pc, #1120] @ 38e990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 38e948 │ │ │ │ + ldr r0, [pc, #1112] @ 38e994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 38e94c │ │ │ │ + ldr r0, [pc, #1104] @ 38e998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 38e950 │ │ │ │ + ldr r0, [pc, #1096] @ 38e99c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 38e954 │ │ │ │ + ldr r0, [pc, #1088] @ 38e9a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 38e958 │ │ │ │ + ldr r0, [pc, #1080] @ 38e9a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 38e95c │ │ │ │ + ldr r0, [pc, #1072] @ 38e9a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 38e960 │ │ │ │ + ldr r0, [pc, #1064] @ 38e9ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 38e964 │ │ │ │ + ldr r0, [pc, #1056] @ 38e9b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 38e968 │ │ │ │ + ldr r0, [pc, #1048] @ 38e9b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 38e96c │ │ │ │ + ldr r0, [pc, #1040] @ 38e9b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 38e970 │ │ │ │ + ldr r0, [pc, #1032] @ 38e9bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 38e974 │ │ │ │ + ldr r0, [pc, #1024] @ 38e9c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 38e978 │ │ │ │ + ldr r0, [pc, #1016] @ 38e9c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 38e97c │ │ │ │ + ldr r0, [pc, #1008] @ 38e9c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 38e980 │ │ │ │ + ldr r0, [pc, #1000] @ 38e9cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 38e984 │ │ │ │ + ldr r0, [pc, #992] @ 38e9d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 38e988 │ │ │ │ + ldr r0, [pc, #984] @ 38e9d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 38e98c │ │ │ │ + ldr r0, [pc, #976] @ 38e9d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 38e990 │ │ │ │ + ldr r0, [pc, #968] @ 38e9dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 38e994 │ │ │ │ + ldr r0, [pc, #960] @ 38e9e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 38e998 │ │ │ │ + ldr r0, [pc, #952] @ 38e9e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 38e99c │ │ │ │ + ldr r0, [pc, #944] @ 38e9e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 38e9a0 │ │ │ │ + ldr r0, [pc, #936] @ 38e9ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 38e9a4 │ │ │ │ + ldr r0, [pc, #928] @ 38e9f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 38e9a8 │ │ │ │ + ldr r0, [pc, #920] @ 38e9f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 38e9ac │ │ │ │ + ldr r0, [pc, #912] @ 38e9f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 38e9b0 │ │ │ │ + ldr r0, [pc, #904] @ 38e9fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 38e9b4 │ │ │ │ + ldr r0, [pc, #896] @ 38ea00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 38e9b8 │ │ │ │ + ldr r0, [pc, #888] @ 38ea04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 38e9bc │ │ │ │ + ldr r0, [pc, #880] @ 38ea08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 38e9c0 │ │ │ │ + ldr r0, [pc, #872] @ 38ea0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 38e9c4 │ │ │ │ + ldr r0, [pc, #864] @ 38ea10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 38e9c8 │ │ │ │ + ldr r0, [pc, #856] @ 38ea14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 38e9cc │ │ │ │ + ldr r0, [pc, #848] @ 38ea18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 38e9d0 │ │ │ │ + ldr r0, [pc, #840] @ 38ea1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 38e9d4 │ │ │ │ + ldr r0, [pc, #832] @ 38ea20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 38e9d8 │ │ │ │ + ldr r0, [pc, #824] @ 38ea24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 38e9dc │ │ │ │ + ldr r0, [pc, #816] @ 38ea28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ + addseq r4, pc, ip, lsl #19 │ │ │ │ + addseq r6, pc, r8, asr r5 @ │ │ │ │ + umullseq r4, pc, r0, r9 @ │ │ │ │ + addseq r6, pc, ip, asr r5 @ │ │ │ │ + umullseq r4, pc, r4, r9 @ │ │ │ │ + addseq r6, pc, r0, ror #10 │ │ │ │ umullseq r4, pc, r8, r9 @ │ │ │ │ addseq r6, pc, r4, ror #10 │ │ │ │ umullseq r4, pc, ip, r9 @ │ │ │ │ addseq r6, pc, r8, ror #10 │ │ │ │ addseq r4, pc, r0, lsr #19 │ │ │ │ addseq r6, pc, ip, ror #10 │ │ │ │ addseq r4, pc, r4, lsr #19 │ │ │ │ @@ -870952,20 +870977,20 @@ │ │ │ │ addseq r6, pc, r0, ror #13 │ │ │ │ addseq r4, pc, r8, lsl fp @ │ │ │ │ addseq r6, pc, r4, ror #13 │ │ │ │ addseq r4, pc, ip, lsl fp @ │ │ │ │ addseq r6, pc, r8, ror #13 │ │ │ │ addseq r4, pc, r0, lsr #22 │ │ │ │ addseq r6, pc, ip, ror #13 │ │ │ │ - addseq r4, pc, r4, lsr #22 │ │ │ │ - @ instruction: 0x009f66f0 │ │ │ │ - addseq r4, pc, r8, lsr #22 │ │ │ │ - @ instruction: 0x009f66f4 │ │ │ │ - addseq r4, pc, ip, lsr #22 │ │ │ │ - @ instruction: 0x009f66f8 │ │ │ │ + addseq r4, pc, r0, asr #9 │ │ │ │ + addseq r6, pc, ip, lsl #1 │ │ │ │ + addseq r4, pc, r4, asr #9 │ │ │ │ + umullseq r6, pc, r0, r0 @ │ │ │ │ + addseq r4, pc, r8, asr #9 │ │ │ │ + umullseq r6, pc, r4, r0 @ │ │ │ │ addseq r4, pc, ip, asr #9 │ │ │ │ umullseq r6, pc, r8, r0 @ │ │ │ │ @ instruction: 0x009f44d0 │ │ │ │ umullseq r6, pc, ip, r0 @ │ │ │ │ @ instruction: 0x009f44d4 │ │ │ │ addseq r6, pc, r0, lsr #1 │ │ │ │ @ instruction: 0x009f44d8 │ │ │ │ @@ -871145,14265 +871170,14259 @@ │ │ │ │ addseq r4, pc, r4, lsr r6 @ │ │ │ │ addseq r6, pc, r0, lsl #4 │ │ │ │ addseq r4, pc, r8, lsr r6 @ │ │ │ │ addseq r6, pc, r4, lsl #4 │ │ │ │ addseq r4, pc, ip, lsr r6 @ │ │ │ │ addseq r6, pc, r8, lsl #4 │ │ │ │ addseq r4, pc, r0, asr #12 │ │ │ │ - addseq r6, pc, ip, lsl #4 │ │ │ │ - addseq r4, pc, r4, asr #12 │ │ │ │ - addseq r6, pc, r0, lsl r2 @ │ │ │ │ - addseq r4, pc, r8, asr #12 │ │ │ │ - addseq r6, pc, r4, lsl r2 @ │ │ │ │ - addseq r4, pc, ip, asr #12 │ │ │ │ - addseq pc, lr, r8, ror #31 │ │ │ │ - addseq r0, pc, ip │ │ │ │ - @ instruction: 0x009effb8 │ │ │ │ - umullseq pc, lr, r0, pc @ │ │ │ │ - addseq pc, lr, r8, ror #30 │ │ │ │ - addseq pc, lr, r4, asr #30 │ │ │ │ - addseq pc, lr, r0, lsl pc @ │ │ │ │ - @ instruction: 0x009efedc │ │ │ │ - addseq pc, lr, r8, lsr #29 │ │ │ │ - addseq pc, lr, r4, ror lr @ │ │ │ │ - addseq pc, lr, r0, asr #28 │ │ │ │ - addseq pc, lr, ip, lsl #28 │ │ │ │ - ldr r0, [pc, #-828] @ 38e9e0 │ │ │ │ + @ instruction: 0x009effdc │ │ │ │ + addseq r0, pc, r0 │ │ │ │ + addseq pc, lr, ip, lsr #31 │ │ │ │ + addseq pc, lr, r4, lsl #31 │ │ │ │ + addseq pc, lr, ip, asr pc @ │ │ │ │ + addseq pc, lr, r8, lsr pc @ │ │ │ │ + addseq pc, lr, r4, lsl #30 │ │ │ │ + @ instruction: 0x009efed0 │ │ │ │ + umullseq pc, lr, ip, lr @ │ │ │ │ + addseq pc, lr, r8, ror #28 │ │ │ │ + addseq pc, lr, r4, lsr lr @ │ │ │ │ + addseq pc, lr, r0, lsl #28 │ │ │ │ + ldr r0, [pc, #-828] @ 38ea2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 38e9e4 │ │ │ │ + ldr r0, [pc, #-836] @ 38ea30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 38e9e8 │ │ │ │ + ldr r0, [pc, #-844] @ 38ea34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 38e9ec │ │ │ │ + ldr r0, [pc, #-852] @ 38ea38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 38e9f0 │ │ │ │ + ldr r0, [pc, #-860] @ 38ea3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 38e9f4 │ │ │ │ + ldr r0, [pc, #-868] @ 38ea40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 38e9f8 │ │ │ │ + ldr r0, [pc, #-876] @ 38ea44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 38e9fc │ │ │ │ + ldr r0, [pc, #-884] @ 38ea48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 38ea00 │ │ │ │ + ldr r0, [pc, #-892] @ 38ea4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 38ea04 │ │ │ │ + ldr r0, [pc, #-900] @ 38ea50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 38ea08 │ │ │ │ + ldr r0, [pc, #-908] @ 38ea54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 38ea0c │ │ │ │ + ldr r0, [pc, #-916] @ 38ea58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 38ea10 │ │ │ │ + ldr r0, [pc, #-924] @ 38ea5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 38ea14 │ │ │ │ + ldr r0, [pc, #-932] @ 38ea60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 38ea18 │ │ │ │ + ldr r0, [pc, #-940] @ 38ea64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 38ea1c │ │ │ │ + ldr r0, [pc, #-948] @ 38ea68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 38ea20 │ │ │ │ + ldr r0, [pc, #-956] @ 38ea6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 38ea24 │ │ │ │ + ldr r0, [pc, #-964] @ 38ea70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 38ea28 │ │ │ │ + ldr r0, [pc, #-972] @ 38ea74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 38ea2c │ │ │ │ + ldr r0, [pc, #-980] @ 38ea78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 38ea30 │ │ │ │ + ldr r0, [pc, #-988] @ 38ea7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 38ea34 │ │ │ │ + ldr r0, [pc, #-996] @ 38ea80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 38ea38 │ │ │ │ + ldr r0, [pc, #-1004] @ 38ea84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 38ea3c │ │ │ │ + ldr r0, [pc, #-1012] @ 38ea88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 38ea40 │ │ │ │ + ldr r0, [pc, #-1020] @ 38ea8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 38ea44 │ │ │ │ + ldr r0, [pc, #-1028] @ 38ea90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 38ea48 │ │ │ │ + ldr r0, [pc, #-1036] @ 38ea94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 38ea4c │ │ │ │ + ldr r0, [pc, #-1044] @ 38ea98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 38ea50 │ │ │ │ + ldr r0, [pc, #-1052] @ 38ea9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 38ea54 │ │ │ │ + ldr r0, [pc, #-1060] @ 38eaa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 38ea58 │ │ │ │ + ldr r0, [pc, #-1068] @ 38eaa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 38ea5c │ │ │ │ + ldr r0, [pc, #-1076] @ 38eaa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 38ea60 │ │ │ │ + ldr r0, [pc, #-1084] @ 38eaac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 38ea64 │ │ │ │ + ldr r0, [pc, #-1092] @ 38eab0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 38ea68 │ │ │ │ + ldr r0, [pc, #-1100] @ 38eab4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 38ea6c │ │ │ │ + ldr r0, [pc, #-1108] @ 38eab8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 38ea70 │ │ │ │ + ldr r0, [pc, #-1116] @ 38eabc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 38ea74 │ │ │ │ + ldr r0, [pc, #-1124] @ 38eac0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 38ea78 │ │ │ │ + ldr r0, [pc, #-1132] @ 38eac4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 38ea7c │ │ │ │ + ldr r0, [pc, #-1140] @ 38eac8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 38ea80 │ │ │ │ + ldr r0, [pc, #-1148] @ 38eacc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 38ea84 │ │ │ │ + ldr r0, [pc, #-1156] @ 38ead0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 38ea88 │ │ │ │ + ldr r0, [pc, #-1164] @ 38ead4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 38ea8c │ │ │ │ + ldr r0, [pc, #-1172] @ 38ead8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 38ea90 │ │ │ │ + ldr r0, [pc, #-1180] @ 38eadc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 38ea94 │ │ │ │ + ldr r0, [pc, #-1188] @ 38eae0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 38ea98 │ │ │ │ + ldr r0, [pc, #-1196] @ 38eae4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 38ea9c │ │ │ │ + ldr r0, [pc, #-1204] @ 38eae8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 38eaa0 │ │ │ │ + ldr r0, [pc, #-1212] @ 38eaec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 38eaa4 │ │ │ │ + ldr r0, [pc, #-1220] @ 38eaf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 38eaa8 │ │ │ │ + ldr r0, [pc, #-1228] @ 38eaf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 38eaac │ │ │ │ + ldr r0, [pc, #-1236] @ 38eaf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 38eab0 │ │ │ │ + ldr r0, [pc, #-1244] @ 38eafc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 38eab4 │ │ │ │ + ldr r0, [pc, #-1252] @ 38eb00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 38eab8 │ │ │ │ + ldr r0, [pc, #-1260] @ 38eb04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 38eabc │ │ │ │ + ldr r0, [pc, #-1268] @ 38eb08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 38eac0 │ │ │ │ + ldr r0, [pc, #-1276] @ 38eb0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 38eac4 │ │ │ │ + ldr r0, [pc, #-1284] @ 38eb10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 38eac8 │ │ │ │ + ldr r0, [pc, #-1292] @ 38eb14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 38eacc │ │ │ │ + ldr r0, [pc, #-1300] @ 38eb18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 38ead0 │ │ │ │ + ldr r0, [pc, #-1308] @ 38eb1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 38ead4 │ │ │ │ + ldr r0, [pc, #-1316] @ 38eb20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 38ead8 │ │ │ │ + ldr r0, [pc, #-1324] @ 38eb24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 38eadc │ │ │ │ + ldr r0, [pc, #-1332] @ 38eb28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 38eae0 │ │ │ │ + ldr r0, [pc, #-1340] @ 38eb2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 38eae4 │ │ │ │ + ldr r0, [pc, #-1348] @ 38eb30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 38eae8 │ │ │ │ + ldr r0, [pc, #-1356] @ 38eb34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 38eaec │ │ │ │ + ldr r0, [pc, #-1364] @ 38eb38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 38eaf0 │ │ │ │ + ldr r0, [pc, #-1372] @ 38eb3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 38eaf4 │ │ │ │ + ldr r0, [pc, #-1380] @ 38eb40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 38eaf8 │ │ │ │ + ldr r0, [pc, #-1388] @ 38eb44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 38eafc │ │ │ │ + ldr r0, [pc, #-1396] @ 38eb48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 38eb00 │ │ │ │ + ldr r0, [pc, #-1404] @ 38eb4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 38eb04 │ │ │ │ + ldr r0, [pc, #-1412] @ 38eb50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 38eb08 │ │ │ │ + ldr r0, [pc, #-1420] @ 38eb54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 38eb0c │ │ │ │ + ldr r0, [pc, #-1428] @ 38eb58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 38eb10 │ │ │ │ + ldr r0, [pc, #-1436] @ 38eb5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 38eb14 │ │ │ │ + ldr r0, [pc, #-1444] @ 38eb60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 38eb18 │ │ │ │ + ldr r0, [pc, #-1452] @ 38eb64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 38eb1c │ │ │ │ + ldr r0, [pc, #-1460] @ 38eb68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 38eb20 │ │ │ │ + ldr r0, [pc, #-1468] @ 38eb6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 38eb24 │ │ │ │ + ldr r0, [pc, #-1476] @ 38eb70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 38eb28 │ │ │ │ + ldr r0, [pc, #-1484] @ 38eb74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 38eb2c │ │ │ │ + ldr r0, [pc, #-1492] @ 38eb78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 38eb30 │ │ │ │ + ldr r0, [pc, #-1500] @ 38eb7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 38eb34 │ │ │ │ + ldr r0, [pc, #-1508] @ 38eb80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 38eb38 │ │ │ │ + ldr r0, [pc, #-1516] @ 38eb84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 38eb3c │ │ │ │ + ldr r0, [pc, #-1524] @ 38eb88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 38eb40 │ │ │ │ + ldr r0, [pc, #-1532] @ 38eb8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 38eb44 │ │ │ │ + ldr r0, [pc, #-1540] @ 38eb90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 38eb48 │ │ │ │ + ldr r0, [pc, #-1548] @ 38eb94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 38eb4c │ │ │ │ + ldr r0, [pc, #-1556] @ 38eb98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 38eb50 │ │ │ │ + ldr r0, [pc, #-1564] @ 38eb9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 38eb54 │ │ │ │ + ldr r0, [pc, #-1572] @ 38eba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 38eb58 │ │ │ │ + ldr r0, [pc, #-1580] @ 38eba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 38eb5c │ │ │ │ + ldr r0, [pc, #-1588] @ 38eba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 38eb60 │ │ │ │ + ldr r0, [pc, #-1596] @ 38ebac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 38eb64 │ │ │ │ + ldr r0, [pc, #-1604] @ 38ebb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 38eb68 │ │ │ │ + ldr r0, [pc, #-1612] @ 38ebb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 38eb6c │ │ │ │ + ldr r0, [pc, #-1620] @ 38ebb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 38eb70 │ │ │ │ + ldr r0, [pc, #-1628] @ 38ebbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 38eb74 │ │ │ │ + ldr r0, [pc, #-1636] @ 38ebc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 38eb78 │ │ │ │ + ldr r0, [pc, #-1644] @ 38ebc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 38eb7c │ │ │ │ + ldr r0, [pc, #-1652] @ 38ebc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 38eb80 │ │ │ │ + ldr r0, [pc, #-1660] @ 38ebcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 38eb84 │ │ │ │ + ldr r0, [pc, #-1668] @ 38ebd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 38eb88 │ │ │ │ + ldr r0, [pc, #-1676] @ 38ebd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 38eb8c │ │ │ │ + ldr r0, [pc, #-1684] @ 38ebd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 38eb90 │ │ │ │ + ldr r0, [pc, #-1692] @ 38ebdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 38eb94 │ │ │ │ + ldr r0, [pc, #-1700] @ 38ebe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 38eb98 │ │ │ │ + ldr r0, [pc, #-1708] @ 38ebe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 38eb9c │ │ │ │ + ldr r0, [pc, #-1716] @ 38ebe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 38eba0 │ │ │ │ + ldr r0, [pc, #-1724] @ 38ebec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 38eba4 │ │ │ │ + ldr r0, [pc, #-1732] @ 38ebf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 38eba8 │ │ │ │ + ldr r0, [pc, #-1740] @ 38ebf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 38ebac │ │ │ │ + ldr r0, [pc, #-1748] @ 38ebf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 38ebb0 │ │ │ │ + ldr r0, [pc, #-1756] @ 38ebfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 38ebb4 │ │ │ │ + ldr r0, [pc, #-1764] @ 38ec00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 38ebb8 │ │ │ │ + ldr r0, [pc, #-1772] @ 38ec04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 38ebbc │ │ │ │ + ldr r0, [pc, #-1780] @ 38ec08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 38ebc0 │ │ │ │ + ldr r0, [pc, #-1788] @ 38ec0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 38ebc4 │ │ │ │ + ldr r0, [pc, #-1796] @ 38ec10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 38ebc8 │ │ │ │ + ldr r0, [pc, #-1804] @ 38ec14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 38ebcc │ │ │ │ + ldr r0, [pc, #-1812] @ 38ec18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 38ebd0 │ │ │ │ + ldr r0, [pc, #-1820] @ 38ec1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 38ebd4 │ │ │ │ + ldr r0, [pc, #-1828] @ 38ec20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 38ebd8 │ │ │ │ + ldr r0, [pc, #-1836] @ 38ec24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 38ebdc │ │ │ │ + ldr r0, [pc, #-1844] @ 38ec28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 38ebe0 │ │ │ │ + ldr r0, [pc, #-1852] @ 38ec2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 38ebe4 │ │ │ │ + ldr r0, [pc, #-1860] @ 38ec30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 38ebe8 │ │ │ │ + ldr r0, [pc, #-1868] @ 38ec34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 38ebec │ │ │ │ + ldr r0, [pc, #-1876] @ 38ec38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 38ebf0 │ │ │ │ + ldr r0, [pc, #-1884] @ 38ec3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 38ebf4 │ │ │ │ + ldr r0, [pc, #-1892] @ 38ec40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 38ebf8 │ │ │ │ + ldr r0, [pc, #-1900] @ 38ec44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 38ebfc │ │ │ │ + ldr r0, [pc, #-1908] @ 38ec48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 38ec00 │ │ │ │ + ldr r0, [pc, #-1916] @ 38ec4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 38ec04 │ │ │ │ + ldr r0, [pc, #-1924] @ 38ec50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 38ec08 │ │ │ │ + ldr r0, [pc, #-1932] @ 38ec54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 38ec0c │ │ │ │ + ldr r0, [pc, #-1940] @ 38ec58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 38ec10 │ │ │ │ + ldr r0, [pc, #-1948] @ 38ec5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 38ec14 │ │ │ │ + ldr r0, [pc, #-1956] @ 38ec60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 38ec18 │ │ │ │ + ldr r0, [pc, #-1964] @ 38ec64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 38ec1c │ │ │ │ + ldr r0, [pc, #-1972] @ 38ec68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 38ec20 │ │ │ │ + ldr r0, [pc, #-1980] @ 38ec6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 38ec24 │ │ │ │ + ldr r0, [pc, #-1988] @ 38ec70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 38ec28 │ │ │ │ + ldr r0, [pc, #-1996] @ 38ec74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 38ec2c │ │ │ │ + ldr r0, [pc, #-2004] @ 38ec78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 38ec30 │ │ │ │ + ldr r0, [pc, #-2012] @ 38ec7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 38ec34 │ │ │ │ + ldr r0, [pc, #-2020] @ 38ec80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 38ec38 │ │ │ │ + ldr r0, [pc, #-2028] @ 38ec84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 38ec3c │ │ │ │ + ldr r0, [pc, #-2036] @ 38ec88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 38ec40 │ │ │ │ + ldr r0, [pc, #-2044] @ 38ec8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 38ec44 │ │ │ │ + ldr r0, [pc, #-2052] @ 38ec90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 38ec48 │ │ │ │ + ldr r0, [pc, #-2060] @ 38ec94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 38ec4c │ │ │ │ + ldr r0, [pc, #-2068] @ 38ec98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 38ec50 │ │ │ │ + ldr r0, [pc, #-2076] @ 38ec9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 38ec54 │ │ │ │ + ldr r0, [pc, #-2084] @ 38eca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 38ec58 │ │ │ │ + ldr r0, [pc, #-2092] @ 38eca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 38ec5c │ │ │ │ + ldr r0, [pc, #-2100] @ 38eca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 38ec60 │ │ │ │ + ldr r0, [pc, #-2108] @ 38ecac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 38ec64 │ │ │ │ + ldr r0, [pc, #-2116] @ 38ecb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 38ec68 │ │ │ │ + ldr r0, [pc, #-2124] @ 38ecb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 38ec6c │ │ │ │ + ldr r0, [pc, #-2132] @ 38ecb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 38ec70 │ │ │ │ + ldr r0, [pc, #-2140] @ 38ecbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 38ec74 │ │ │ │ + ldr r0, [pc, #-2148] @ 38ecc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 38ec78 │ │ │ │ + ldr r0, [pc, #-2156] @ 38ecc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 38ec7c │ │ │ │ + ldr r0, [pc, #-2164] @ 38ecc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 38ec80 │ │ │ │ + ldr r0, [pc, #-2172] @ 38eccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 38ec84 │ │ │ │ + ldr r0, [pc, #-2180] @ 38ecd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 38ec88 │ │ │ │ + ldr r0, [pc, #-2188] @ 38ecd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 38ec8c │ │ │ │ + ldr r0, [pc, #-2196] @ 38ecd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 38ec90 │ │ │ │ + ldr r0, [pc, #-2204] @ 38ecdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 38ec94 │ │ │ │ + ldr r0, [pc, #-2212] @ 38ece0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 38ec98 │ │ │ │ + ldr r0, [pc, #-2220] @ 38ece4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 38ec9c │ │ │ │ + ldr r0, [pc, #-2228] @ 38ece8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 38eca0 │ │ │ │ + ldr r0, [pc, #-2236] @ 38ecec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 38eca4 │ │ │ │ + ldr r0, [pc, #-2244] @ 38ecf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 38eca8 │ │ │ │ + ldr r0, [pc, #-2252] @ 38ecf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 38ecac │ │ │ │ + ldr r0, [pc, #-2260] @ 38ecf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 38ecb0 │ │ │ │ + ldr r0, [pc, #-2268] @ 38ecfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 38ecb4 │ │ │ │ + ldr r0, [pc, #-2276] @ 38ed00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 38ecb8 │ │ │ │ + ldr r0, [pc, #-2284] @ 38ed04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 38ecbc │ │ │ │ + ldr r0, [pc, #-2292] @ 38ed08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 38ecc0 │ │ │ │ + ldr r0, [pc, #-2300] @ 38ed0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 38ecc4 │ │ │ │ + ldr r0, [pc, #-2308] @ 38ed10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 38ecc8 │ │ │ │ + ldr r0, [pc, #-2316] @ 38ed14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 38eccc │ │ │ │ + ldr r0, [pc, #-2324] @ 38ed18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 38ecd0 │ │ │ │ + ldr r0, [pc, #-2332] @ 38ed1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 38ecd4 │ │ │ │ + ldr r0, [pc, #-2340] @ 38ed20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 38ecd8 │ │ │ │ + ldr r0, [pc, #-2348] @ 38ed24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 38ecdc │ │ │ │ + ldr r0, [pc, #-2356] @ 38ed28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 38ece0 │ │ │ │ + ldr r0, [pc, #-2364] @ 38ed2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 38ece4 │ │ │ │ + ldr r0, [pc, #-2372] @ 38ed30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 38ece8 │ │ │ │ + ldr r0, [pc, #-2380] @ 38ed34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 38ecec │ │ │ │ + ldr r0, [pc, #-2388] @ 38ed38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 38ecf0 │ │ │ │ + ldr r0, [pc, #-2396] @ 38ed3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 38ecf4 │ │ │ │ + ldr r0, [pc, #-2404] @ 38ed40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 38ecf8 │ │ │ │ + ldr r0, [pc, #-2412] @ 38ed44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 38ecfc │ │ │ │ + ldr r0, [pc, #-2420] @ 38ed48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 38ed00 │ │ │ │ + ldr r0, [pc, #-2428] @ 38ed4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 38ed04 │ │ │ │ + ldr r0, [pc, #-2436] @ 38ed50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 38ed08 │ │ │ │ + ldr r0, [pc, #-2444] @ 38ed54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 38ed0c │ │ │ │ + ldr r0, [pc, #-2452] @ 38ed58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 38ed10 │ │ │ │ + ldr r0, [pc, #-2460] @ 38ed5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 390040 │ │ │ │ + ldr r0, [pc, #2440] @ 39008c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 390044 │ │ │ │ + ldr r0, [pc, #2432] @ 390090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 390048 │ │ │ │ + ldr r0, [pc, #2424] @ 390094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 39004c │ │ │ │ + ldr r0, [pc, #2416] @ 390098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 390050 │ │ │ │ + ldr r0, [pc, #2408] @ 39009c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 390054 │ │ │ │ + ldr r0, [pc, #2400] @ 3900a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 390058 │ │ │ │ + ldr r0, [pc, #2392] @ 3900a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 39005c │ │ │ │ + ldr r0, [pc, #2384] @ 3900a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 390060 │ │ │ │ + ldr r0, [pc, #2376] @ 3900ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 390064 │ │ │ │ + ldr r0, [pc, #2368] @ 3900b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 390068 │ │ │ │ + ldr r0, [pc, #2360] @ 3900b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 39006c │ │ │ │ + ldr r0, [pc, #2352] @ 3900b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 390070 │ │ │ │ + ldr r0, [pc, #2344] @ 3900bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 390074 │ │ │ │ + ldr r0, [pc, #2336] @ 3900c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 390078 │ │ │ │ + ldr r0, [pc, #2328] @ 3900c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 39007c │ │ │ │ + ldr r0, [pc, #2320] @ 3900c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 390080 │ │ │ │ + ldr r0, [pc, #2312] @ 3900cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 390084 │ │ │ │ + ldr r0, [pc, #2304] @ 3900d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 390088 │ │ │ │ + ldr r0, [pc, #2296] @ 3900d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 39008c │ │ │ │ + ldr r0, [pc, #2288] @ 3900d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 390090 │ │ │ │ + ldr r0, [pc, #2280] @ 3900dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 390094 │ │ │ │ + ldr r0, [pc, #2272] @ 3900e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 390098 │ │ │ │ + ldr r0, [pc, #2264] @ 3900e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 39009c │ │ │ │ + ldr r0, [pc, #2256] @ 3900e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 3900a0 │ │ │ │ + ldr r0, [pc, #2248] @ 3900ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 3900a4 │ │ │ │ + ldr r0, [pc, #2240] @ 3900f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 3900a8 │ │ │ │ + ldr r0, [pc, #2232] @ 3900f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 3900ac │ │ │ │ + ldr r0, [pc, #2224] @ 3900f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 3900b0 │ │ │ │ + ldr r0, [pc, #2216] @ 3900fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 3900b4 │ │ │ │ + ldr r0, [pc, #2208] @ 390100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 3900b8 │ │ │ │ + ldr r0, [pc, #2200] @ 390104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 3900bc │ │ │ │ + ldr r0, [pc, #2192] @ 390108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 3900c0 │ │ │ │ + ldr r0, [pc, #2184] @ 39010c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 3900c4 │ │ │ │ + ldr r0, [pc, #2176] @ 390110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 3900c8 │ │ │ │ + ldr r0, [pc, #2168] @ 390114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 3900cc │ │ │ │ + ldr r0, [pc, #2160] @ 390118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 3900d0 │ │ │ │ + ldr r0, [pc, #2152] @ 39011c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 3900d4 │ │ │ │ + ldr r0, [pc, #2144] @ 390120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 3900d8 │ │ │ │ + ldr r0, [pc, #2136] @ 390124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 3900dc │ │ │ │ + ldr r0, [pc, #2128] @ 390128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 3900e0 │ │ │ │ + ldr r0, [pc, #2120] @ 39012c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 3900e4 │ │ │ │ + ldr r0, [pc, #2112] @ 390130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 3900e8 │ │ │ │ + ldr r0, [pc, #2104] @ 390134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 3900ec │ │ │ │ + ldr r0, [pc, #2096] @ 390138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 3900f0 │ │ │ │ + ldr r0, [pc, #2088] @ 39013c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 3900f4 │ │ │ │ + ldr r0, [pc, #2080] @ 390140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 3900f8 │ │ │ │ + ldr r0, [pc, #2072] @ 390144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 3900fc │ │ │ │ + ldr r0, [pc, #2064] @ 390148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 390100 │ │ │ │ + ldr r0, [pc, #2056] @ 39014c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 390104 │ │ │ │ + ldr r0, [pc, #2048] @ 390150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 390108 │ │ │ │ + ldr r0, [pc, #2040] @ 390154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 39010c │ │ │ │ + ldr r0, [pc, #2032] @ 390158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 390110 │ │ │ │ + ldr r0, [pc, #2024] @ 39015c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 390114 │ │ │ │ + ldr r0, [pc, #2016] @ 390160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 390118 │ │ │ │ + ldr r0, [pc, #2008] @ 390164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 39011c │ │ │ │ + ldr r0, [pc, #2000] @ 390168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 390120 │ │ │ │ + ldr r0, [pc, #1992] @ 39016c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 390124 │ │ │ │ + ldr r0, [pc, #1984] @ 390170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 390128 │ │ │ │ + ldr r0, [pc, #1976] @ 390174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 39012c │ │ │ │ + ldr r0, [pc, #1968] @ 390178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 390130 │ │ │ │ + ldr r0, [pc, #1960] @ 39017c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 390134 │ │ │ │ + ldr r0, [pc, #1952] @ 390180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 390138 │ │ │ │ + ldr r0, [pc, #1944] @ 390184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 39013c │ │ │ │ + ldr r0, [pc, #1936] @ 390188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 390140 │ │ │ │ + ldr r0, [pc, #1928] @ 39018c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 390144 │ │ │ │ + ldr r0, [pc, #1920] @ 390190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 390148 │ │ │ │ + ldr r0, [pc, #1912] @ 390194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 39014c │ │ │ │ + ldr r0, [pc, #1904] @ 390198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 390150 │ │ │ │ + ldr r0, [pc, #1896] @ 39019c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 390154 │ │ │ │ + ldr r0, [pc, #1888] @ 3901a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 390158 │ │ │ │ + ldr r0, [pc, #1880] @ 3901a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 39015c │ │ │ │ + ldr r0, [pc, #1872] @ 3901a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 390160 │ │ │ │ + ldr r0, [pc, #1864] @ 3901ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 390164 │ │ │ │ + ldr r0, [pc, #1856] @ 3901b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 390168 │ │ │ │ + ldr r0, [pc, #1848] @ 3901b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 39016c │ │ │ │ + ldr r0, [pc, #1840] @ 3901b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 390170 │ │ │ │ + ldr r0, [pc, #1832] @ 3901bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 390174 │ │ │ │ + ldr r0, [pc, #1824] @ 3901c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 390178 │ │ │ │ + ldr r0, [pc, #1816] @ 3901c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 39017c │ │ │ │ + ldr r0, [pc, #1808] @ 3901c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 390180 │ │ │ │ + ldr r0, [pc, #1800] @ 3901cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 390184 │ │ │ │ + ldr r0, [pc, #1792] @ 3901d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 390188 │ │ │ │ + ldr r0, [pc, #1784] @ 3901d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 39018c │ │ │ │ + ldr r0, [pc, #1776] @ 3901d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 390190 │ │ │ │ + ldr r0, [pc, #1768] @ 3901dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 390194 │ │ │ │ + ldr r0, [pc, #1760] @ 3901e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 390198 │ │ │ │ + ldr r0, [pc, #1752] @ 3901e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 39019c │ │ │ │ + ldr r0, [pc, #1744] @ 3901e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 3901a0 │ │ │ │ + ldr r0, [pc, #1736] @ 3901ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 3901a4 │ │ │ │ + ldr r0, [pc, #1728] @ 3901f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 3901a8 │ │ │ │ + ldr r0, [pc, #1720] @ 3901f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 3901ac │ │ │ │ + ldr r0, [pc, #1712] @ 3901f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3901b0 │ │ │ │ + ldr r0, [pc, #1704] @ 3901fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3901b4 │ │ │ │ + ldr r0, [pc, #1696] @ 390200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3901b8 │ │ │ │ + ldr r0, [pc, #1688] @ 390204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3901bc │ │ │ │ + ldr r0, [pc, #1680] @ 390208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3901c0 │ │ │ │ + ldr r0, [pc, #1672] @ 39020c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3901c4 │ │ │ │ + ldr r0, [pc, #1664] @ 390210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3901c8 │ │ │ │ + ldr r0, [pc, #1656] @ 390214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3901cc │ │ │ │ + ldr r0, [pc, #1648] @ 390218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3901d0 │ │ │ │ + ldr r0, [pc, #1640] @ 39021c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3901d4 │ │ │ │ + ldr r0, [pc, #1632] @ 390220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3901d8 │ │ │ │ + ldr r0, [pc, #1624] @ 390224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3901dc │ │ │ │ + ldr r0, [pc, #1616] @ 390228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 3901e0 │ │ │ │ + ldr r0, [pc, #1608] @ 39022c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3901e4 │ │ │ │ + ldr r0, [pc, #1600] @ 390230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3901e8 │ │ │ │ + ldr r0, [pc, #1592] @ 390234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3901ec │ │ │ │ + ldr r0, [pc, #1584] @ 390238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3901f0 │ │ │ │ + ldr r0, [pc, #1576] @ 39023c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3901f4 │ │ │ │ + ldr r0, [pc, #1568] @ 390240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3901f8 │ │ │ │ + ldr r0, [pc, #1560] @ 390244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3901fc │ │ │ │ + ldr r0, [pc, #1552] @ 390248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 390200 │ │ │ │ + ldr r0, [pc, #1544] @ 39024c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 390204 │ │ │ │ + ldr r0, [pc, #1536] @ 390250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 390208 │ │ │ │ + ldr r0, [pc, #1528] @ 390254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 39020c │ │ │ │ + ldr r0, [pc, #1520] @ 390258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 390210 │ │ │ │ + ldr r0, [pc, #1512] @ 39025c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 390214 │ │ │ │ + ldr r0, [pc, #1504] @ 390260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 390218 │ │ │ │ + ldr r0, [pc, #1496] @ 390264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 39021c │ │ │ │ + ldr r0, [pc, #1488] @ 390268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 390220 │ │ │ │ + ldr r0, [pc, #1480] @ 39026c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 390224 │ │ │ │ + ldr r0, [pc, #1472] @ 390270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 390228 │ │ │ │ + ldr r0, [pc, #1464] @ 390274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 39022c │ │ │ │ + ldr r0, [pc, #1456] @ 390278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 390230 │ │ │ │ + ldr r0, [pc, #1448] @ 39027c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 390234 │ │ │ │ + ldr r0, [pc, #1440] @ 390280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 390238 │ │ │ │ + ldr r0, [pc, #1432] @ 390284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 39023c │ │ │ │ + ldr r0, [pc, #1424] @ 390288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 390240 │ │ │ │ + ldr r0, [pc, #1416] @ 39028c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 390244 │ │ │ │ + ldr r0, [pc, #1408] @ 390290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 390248 │ │ │ │ + ldr r0, [pc, #1400] @ 390294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 39024c │ │ │ │ + ldr r0, [pc, #1392] @ 390298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 390250 │ │ │ │ + ldr r0, [pc, #1384] @ 39029c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 390254 │ │ │ │ + ldr r0, [pc, #1376] @ 3902a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 390258 │ │ │ │ + ldr r0, [pc, #1368] @ 3902a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 39025c │ │ │ │ + ldr r0, [pc, #1360] @ 3902a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 390260 │ │ │ │ + ldr r0, [pc, #1352] @ 3902ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 390264 │ │ │ │ + ldr r0, [pc, #1344] @ 3902b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 390268 │ │ │ │ + ldr r0, [pc, #1336] @ 3902b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 39026c │ │ │ │ + ldr r0, [pc, #1328] @ 3902b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 390270 │ │ │ │ + ldr r0, [pc, #1320] @ 3902bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 390274 │ │ │ │ + ldr r0, [pc, #1312] @ 3902c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 390278 │ │ │ │ + ldr r0, [pc, #1304] @ 3902c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 39027c │ │ │ │ + ldr r0, [pc, #1296] @ 3902c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 390280 │ │ │ │ + ldr r0, [pc, #1288] @ 3902cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 390284 │ │ │ │ + ldr r0, [pc, #1280] @ 3902d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 390288 │ │ │ │ + ldr r0, [pc, #1272] @ 3902d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 39028c │ │ │ │ + ldr r0, [pc, #1264] @ 3902d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 390290 │ │ │ │ + ldr r0, [pc, #1256] @ 3902dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 390294 │ │ │ │ + ldr r0, [pc, #1248] @ 3902e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 390298 │ │ │ │ + ldr r0, [pc, #1240] @ 3902e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 39029c │ │ │ │ + ldr r0, [pc, #1232] @ 3902e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 3902a0 │ │ │ │ + ldr r0, [pc, #1224] @ 3902ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3902a4 │ │ │ │ + ldr r0, [pc, #1216] @ 3902f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3902a8 │ │ │ │ + ldr r0, [pc, #1208] @ 3902f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3902ac │ │ │ │ + ldr r0, [pc, #1200] @ 3902f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3902b0 │ │ │ │ + ldr r0, [pc, #1192] @ 3902fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3902b4 │ │ │ │ + ldr r0, [pc, #1184] @ 390300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3902b8 │ │ │ │ + ldr r0, [pc, #1176] @ 390304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3902bc │ │ │ │ + ldr r0, [pc, #1168] @ 390308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3902c0 │ │ │ │ + ldr r0, [pc, #1160] @ 39030c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3902c4 │ │ │ │ + ldr r0, [pc, #1152] @ 390310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3902c8 │ │ │ │ + ldr r0, [pc, #1144] @ 390314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3902cc │ │ │ │ + ldr r0, [pc, #1136] @ 390318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3902d0 │ │ │ │ + ldr r0, [pc, #1128] @ 39031c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3902d4 │ │ │ │ + ldr r0, [pc, #1120] @ 390320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3902d8 │ │ │ │ + ldr r0, [pc, #1112] @ 390324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3902dc │ │ │ │ + ldr r0, [pc, #1104] @ 390328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3902e0 │ │ │ │ + ldr r0, [pc, #1096] @ 39032c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3902e4 │ │ │ │ + ldr r0, [pc, #1088] @ 390330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3902e8 │ │ │ │ + ldr r0, [pc, #1080] @ 390334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3902ec │ │ │ │ + ldr r0, [pc, #1072] @ 390338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3902f0 │ │ │ │ + ldr r0, [pc, #1064] @ 39033c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3902f4 │ │ │ │ + ldr r0, [pc, #1056] @ 390340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3902f8 │ │ │ │ + ldr r0, [pc, #1048] @ 390344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3902fc │ │ │ │ + ldr r0, [pc, #1040] @ 390348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 390300 │ │ │ │ + ldr r0, [pc, #1032] @ 39034c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 390304 │ │ │ │ + ldr r0, [pc, #1024] @ 390350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 390308 │ │ │ │ + ldr r0, [pc, #1016] @ 390354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 39030c │ │ │ │ + ldr r0, [pc, #1008] @ 390358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 390310 │ │ │ │ + ldr r0, [pc, #1000] @ 39035c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 390314 │ │ │ │ + ldr r0, [pc, #992] @ 390360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 390318 │ │ │ │ + ldr r0, [pc, #984] @ 390364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 39031c │ │ │ │ + ldr r0, [pc, #976] @ 390368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 390320 │ │ │ │ + ldr r0, [pc, #968] @ 39036c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 390324 │ │ │ │ + ldr r0, [pc, #960] @ 390370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 390328 │ │ │ │ + ldr r0, [pc, #952] @ 390374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 39032c │ │ │ │ + ldr r0, [pc, #944] @ 390378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 390330 │ │ │ │ + ldr r0, [pc, #936] @ 39037c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 390334 │ │ │ │ + ldr r0, [pc, #928] @ 390380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 390338 │ │ │ │ + ldr r0, [pc, #920] @ 390384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 39033c │ │ │ │ + ldr r0, [pc, #912] @ 390388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 390340 │ │ │ │ + ldr r0, [pc, #904] @ 39038c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 390344 │ │ │ │ + ldr r0, [pc, #896] @ 390390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 390348 │ │ │ │ + ldr r0, [pc, #888] @ 390394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 39034c │ │ │ │ + ldr r0, [pc, #880] @ 390398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 390350 │ │ │ │ + ldr r0, [pc, #872] @ 39039c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 390354 │ │ │ │ + ldr r0, [pc, #864] @ 3903a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 390358 │ │ │ │ + ldr r0, [pc, #856] @ 3903a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 39035c │ │ │ │ + ldr r0, [pc, #848] @ 3903a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 390360 │ │ │ │ + ldr r0, [pc, #840] @ 3903ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 390364 │ │ │ │ + ldr r0, [pc, #832] @ 3903b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 390368 │ │ │ │ + ldr r0, [pc, #824] @ 3903b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 39036c │ │ │ │ + ldr r0, [pc, #816] @ 3903b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - umullseq pc, lr, r8, r9 @ │ │ │ │ - addseq pc, lr, r8, ror r9 @ │ │ │ │ - addseq pc, lr, r8, asr r9 @ │ │ │ │ - addseq pc, lr, r8, lsr r9 @ │ │ │ │ - addseq pc, lr, r8, lsl r9 @ │ │ │ │ - @ instruction: 0x009ef8f8 │ │ │ │ - @ instruction: 0x009ef8d8 │ │ │ │ - @ instruction: 0x009ef8b8 │ │ │ │ - umullseq pc, lr, r8, r8 @ │ │ │ │ - addseq pc, lr, r8, ror r8 @ │ │ │ │ - addseq pc, lr, r8, asr r8 @ │ │ │ │ - addseq pc, lr, r8, lsr r8 @ │ │ │ │ - addseq pc, lr, r8, lsl r8 @ │ │ │ │ - @ instruction: 0x009ef7f8 │ │ │ │ - @ instruction: 0x009ef7d8 │ │ │ │ - @ instruction: 0x009ef7b8 │ │ │ │ - umullseq pc, lr, r8, r7 @ │ │ │ │ - addseq pc, lr, r8, ror r7 @ │ │ │ │ - addseq pc, lr, r8, asr r7 @ │ │ │ │ - addseq pc, lr, r8, lsr r7 @ │ │ │ │ - addseq pc, lr, r8, lsl r7 @ │ │ │ │ - @ instruction: 0x009ef6f8 │ │ │ │ - @ instruction: 0x009ef6d8 │ │ │ │ - @ instruction: 0x009ef6b8 │ │ │ │ - umullseq pc, lr, r8, r6 @ │ │ │ │ - addseq pc, lr, r8, ror r6 @ │ │ │ │ - addseq pc, lr, r8, asr r6 @ │ │ │ │ - addseq pc, lr, r8, lsr r6 @ │ │ │ │ - addseq pc, lr, r8, lsl r6 @ │ │ │ │ - @ instruction: 0x009ef5f8 │ │ │ │ - addseq pc, lr, r8, asr #11 │ │ │ │ - addseq pc, lr, r4, ror #9 │ │ │ │ - addseq pc, lr, r0, lsl #8 │ │ │ │ - addseq pc, lr, ip, lsl r3 @ │ │ │ │ - addseq pc, lr, ip, lsr r2 @ │ │ │ │ - addseq pc, lr, r8, ror #2 │ │ │ │ - addseq pc, lr, r0, ror r0 @ │ │ │ │ - umullseq lr, lr, r0, pc @ │ │ │ │ - addseq lr, lr, r4, asr #29 │ │ │ │ - addseq pc, lr, r8, lsr r5 @ │ │ │ │ - addseq pc, lr, r4, asr r4 @ │ │ │ │ - addseq pc, lr, r0, ror r3 @ │ │ │ │ - addseq pc, lr, ip, lsl #5 │ │ │ │ - @ instruction: 0x009ef1b0 │ │ │ │ - ldrsbeq pc, [lr], r4 @ │ │ │ │ - addseq lr, lr, r0, ror #31 │ │ │ │ - addseq lr, lr, r4, lsl #30 │ │ │ │ - addseq lr, lr, r8, lsr lr │ │ │ │ - addseq pc, lr, r8, lsr #9 │ │ │ │ - addseq pc, lr, r4, asr #7 │ │ │ │ - addseq pc, lr, r0, ror #5 │ │ │ │ - @ instruction: 0x009ef1fc │ │ │ │ + addseq pc, lr, ip, lsl #19 │ │ │ │ + addseq pc, lr, ip, ror #18 │ │ │ │ + addseq pc, lr, ip, asr #18 │ │ │ │ + addseq pc, lr, ip, lsr #18 │ │ │ │ + addseq pc, lr, ip, lsl #18 │ │ │ │ + addseq pc, lr, ip, ror #17 │ │ │ │ + addseq pc, lr, ip, asr #17 │ │ │ │ + addseq pc, lr, ip, lsr #17 │ │ │ │ + addseq pc, lr, ip, lsl #17 │ │ │ │ + addseq pc, lr, ip, ror #16 │ │ │ │ + addseq pc, lr, ip, asr #16 │ │ │ │ + addseq pc, lr, ip, lsr #16 │ │ │ │ + addseq pc, lr, ip, lsl #16 │ │ │ │ + addseq pc, lr, ip, ror #15 │ │ │ │ + addseq pc, lr, ip, asr #15 │ │ │ │ + addseq pc, lr, ip, lsr #15 │ │ │ │ + addseq pc, lr, ip, lsl #15 │ │ │ │ + addseq pc, lr, ip, ror #14 │ │ │ │ + addseq pc, lr, ip, asr #14 │ │ │ │ + addseq pc, lr, ip, lsr #14 │ │ │ │ + addseq pc, lr, ip, lsl #14 │ │ │ │ + addseq pc, lr, ip, ror #13 │ │ │ │ + addseq pc, lr, ip, asr #13 │ │ │ │ + addseq pc, lr, ip, lsr #13 │ │ │ │ + addseq pc, lr, ip, lsl #13 │ │ │ │ + addseq pc, lr, ip, ror #12 │ │ │ │ + addseq pc, lr, ip, asr #12 │ │ │ │ + addseq pc, lr, ip, lsr #12 │ │ │ │ + addseq pc, lr, ip, lsl #12 │ │ │ │ + addseq pc, lr, ip, ror #11 │ │ │ │ + @ instruction: 0x009ef5bc │ │ │ │ + @ instruction: 0x009ef4d8 │ │ │ │ + @ instruction: 0x009ef3f4 │ │ │ │ + addseq pc, lr, r0, lsl r3 @ │ │ │ │ + addseq pc, lr, r0, lsr r2 @ │ │ │ │ + addseq pc, lr, ip, asr r1 @ │ │ │ │ + addseq pc, lr, r4, rrx │ │ │ │ + addseq lr, lr, r4, lsl #31 │ │ │ │ + @ instruction: 0x009eeeb8 │ │ │ │ + addseq pc, lr, ip, lsr #10 │ │ │ │ + addseq pc, lr, r8, asr #8 │ │ │ │ + addseq pc, lr, r4, ror #6 │ │ │ │ + addseq pc, lr, r0, lsl #5 │ │ │ │ + addseq pc, lr, r4, lsr #3 │ │ │ │ + addseq pc, lr, r8, asr #1 │ │ │ │ + @ instruction: 0x009eefd4 │ │ │ │ + @ instruction: 0x009eeef8 │ │ │ │ + addseq lr, lr, ip, lsr #28 │ │ │ │ + umullseq pc, lr, ip, r4 @ │ │ │ │ + @ instruction: 0x009ef3b8 │ │ │ │ + @ instruction: 0x009ef2d4 │ │ │ │ + @ instruction: 0x009ef1f0 │ │ │ │ + addseq pc, lr, r8, lsl r1 @ │ │ │ │ + addseq pc, lr, r4, lsr r0 @ │ │ │ │ + addseq lr, lr, r4, asr #30 │ │ │ │ + addseq lr, lr, ip, ror #28 │ │ │ │ + addseq lr, lr, r0, lsr #27 │ │ │ │ + addseq pc, lr, ip, lsl #8 │ │ │ │ + addseq pc, lr, r8, lsr #6 │ │ │ │ + addseq pc, lr, r4, asr #4 │ │ │ │ + addseq pc, lr, r0, ror #2 │ │ │ │ + addseq pc, lr, ip, lsl #1 │ │ │ │ + addseq lr, lr, r0, lsr #31 │ │ │ │ + @ instruction: 0x009eeeb4 │ │ │ │ + addseq lr, lr, r0, ror #27 │ │ │ │ + addseq lr, lr, r4, lsl sp │ │ │ │ + addseq pc, lr, ip, ror r3 @ │ │ │ │ + umullseq pc, lr, r8, r2 @ │ │ │ │ + @ instruction: 0x009ef1b4 │ │ │ │ + ldrsbeq pc, [lr], r0 @ │ │ │ │ + addseq pc, lr, r0 │ │ │ │ + addseq lr, lr, ip, lsl #30 │ │ │ │ + addseq lr, lr, r4, lsr #28 │ │ │ │ + addseq lr, lr, r4, asr sp │ │ │ │ + addseq lr, lr, r8, lsl #25 │ │ │ │ + addseq pc, lr, ip, ror #5 │ │ │ │ + addseq pc, lr, r8, lsl #4 │ │ │ │ addseq pc, lr, r4, lsr #2 │ │ │ │ addseq pc, lr, r0, asr #32 │ │ │ │ - addseq lr, lr, r0, asr pc │ │ │ │ + addseq lr, lr, r4, ror pc │ │ │ │ addseq lr, lr, r8, ror lr │ │ │ │ - addseq lr, lr, ip, lsr #27 │ │ │ │ - addseq pc, lr, r8, lsl r4 @ │ │ │ │ - addseq pc, lr, r4, lsr r3 @ │ │ │ │ - addseq pc, lr, r0, asr r2 @ │ │ │ │ - addseq pc, lr, ip, ror #2 │ │ │ │ - umullseq pc, lr, r8, r0 @ │ │ │ │ - addseq lr, lr, ip, lsr #31 │ │ │ │ - addseq lr, lr, r0, asr #29 │ │ │ │ - addseq lr, lr, ip, ror #27 │ │ │ │ - addseq lr, lr, r0, lsr #26 │ │ │ │ - addseq pc, lr, r8, lsl #7 │ │ │ │ - addseq pc, lr, r4, lsr #5 │ │ │ │ - addseq pc, lr, r0, asr #3 │ │ │ │ - ldrsbeq pc, [lr], ip @ │ │ │ │ - addseq pc, lr, ip │ │ │ │ - addseq lr, lr, r8, lsl pc │ │ │ │ - addseq lr, lr, r0, lsr lr │ │ │ │ - addseq lr, lr, r0, ror #26 │ │ │ │ - umullseq lr, lr, r4, ip @ │ │ │ │ - @ instruction: 0x009ef2f8 │ │ │ │ - addseq pc, lr, r4, lsl r2 @ │ │ │ │ - addseq pc, lr, r0, lsr r1 @ │ │ │ │ - addseq pc, lr, ip, asr #32 │ │ │ │ - addseq lr, lr, r0, lsl #31 │ │ │ │ - addseq lr, lr, r4, lsl #29 │ │ │ │ - addseq lr, lr, r0, lsr #27 │ │ │ │ - @ instruction: 0x009eecd4 │ │ │ │ - addseq lr, lr, r8, lsl #24 │ │ │ │ - @ instruction: 0x009eebd4 │ │ │ │ + umullseq lr, lr, r4, sp @ │ │ │ │ + addseq lr, lr, r8, asr #25 │ │ │ │ + @ instruction: 0x009eebfc │ │ │ │ + addseq lr, lr, r8, asr #23 │ │ │ │ + addseq lr, lr, ip, lsr r9 │ │ │ │ + addseq lr, lr, r8, lsl #23 │ │ │ │ + @ instruction: 0x009ee8fc │ │ │ │ + addseq lr, lr, r8, asr #22 │ │ │ │ + @ instruction: 0x009ee8bc │ │ │ │ + addseq lr, lr, r8, lsl #22 │ │ │ │ + addseq lr, lr, ip, ror r8 │ │ │ │ + addseq lr, lr, r8, asr #21 │ │ │ │ + addseq lr, lr, ip, lsr r8 │ │ │ │ + addseq lr, lr, r8, lsl #21 │ │ │ │ + @ instruction: 0x009ee7fc │ │ │ │ + addseq lr, lr, r8, asr #20 │ │ │ │ + @ instruction: 0x009ee7bc │ │ │ │ + addseq lr, lr, r8, lsl #20 │ │ │ │ + addseq lr, lr, ip, ror r7 │ │ │ │ + addseq lr, lr, r8, asr #19 │ │ │ │ + addseq lr, lr, ip, lsr r7 │ │ │ │ + addseq lr, lr, r8, lsl #19 │ │ │ │ + @ instruction: 0x009ee6fc │ │ │ │ addseq lr, lr, r8, asr #18 │ │ │ │ - umullseq lr, lr, r4, fp @ │ │ │ │ + @ instruction: 0x009ee6bc │ │ │ │ addseq lr, lr, r8, lsl #18 │ │ │ │ - addseq lr, lr, r4, asr fp │ │ │ │ + addseq lr, lr, ip, ror r6 │ │ │ │ addseq lr, lr, r8, asr #17 │ │ │ │ - addseq lr, lr, r4, lsl fp │ │ │ │ + addseq lr, lr, ip, lsr r6 │ │ │ │ addseq lr, lr, r8, lsl #17 │ │ │ │ - @ instruction: 0x009eead4 │ │ │ │ + @ instruction: 0x009ee5fc │ │ │ │ addseq lr, lr, r8, asr #16 │ │ │ │ - umullseq lr, lr, r4, sl @ │ │ │ │ + @ instruction: 0x009ee5bc │ │ │ │ addseq lr, lr, r8, lsl #16 │ │ │ │ - addseq lr, lr, r4, asr sl │ │ │ │ - addseq lr, lr, r8, asr #15 │ │ │ │ - addseq lr, lr, r4, lsl sl │ │ │ │ - addseq lr, lr, r8, lsl #15 │ │ │ │ - @ instruction: 0x009ee9d4 │ │ │ │ - addseq lr, lr, r8, asr #14 │ │ │ │ - umullseq lr, lr, r4, r9 @ │ │ │ │ - addseq lr, lr, r8, lsl #14 │ │ │ │ - addseq lr, lr, r4, asr r9 │ │ │ │ - addseq lr, lr, r8, asr #13 │ │ │ │ - addseq lr, lr, r4, lsl r9 │ │ │ │ - addseq lr, lr, r8, lsl #13 │ │ │ │ - @ instruction: 0x009ee8d4 │ │ │ │ - addseq lr, lr, r8, asr #12 │ │ │ │ - umullseq lr, lr, r4, r8 @ │ │ │ │ - addseq lr, lr, r8, lsl #12 │ │ │ │ - addseq lr, lr, r4, asr r8 │ │ │ │ - addseq lr, lr, r8, asr #11 │ │ │ │ - addseq lr, lr, r4, lsl r8 │ │ │ │ - addseq lr, lr, r8, lsl #11 │ │ │ │ - addseq lr, lr, r4, asr r5 │ │ │ │ + addseq lr, lr, ip, ror r5 │ │ │ │ + addseq lr, lr, r8, asr #10 │ │ │ │ + @ instruction: 0x009ee2bc │ │ │ │ + addseq lr, lr, r8, lsl #10 │ │ │ │ + addseq lr, lr, ip, ror r2 │ │ │ │ + addseq lr, lr, r8, asr #9 │ │ │ │ + addseq lr, lr, ip, lsr r2 │ │ │ │ + addseq lr, lr, r8, lsl #9 │ │ │ │ + @ instruction: 0x009ee1fc │ │ │ │ + addseq lr, lr, r8, asr #8 │ │ │ │ + @ instruction: 0x009ee1bc │ │ │ │ + addseq lr, lr, r8, lsl #8 │ │ │ │ + addseq lr, lr, ip, ror r1 │ │ │ │ + addseq lr, lr, r8, asr #7 │ │ │ │ + addseq lr, lr, ip, lsr r1 │ │ │ │ + addseq lr, lr, r8, lsl #7 │ │ │ │ + ldrsheq lr, [lr], ip │ │ │ │ + addseq lr, lr, r8, asr #6 │ │ │ │ + ldrheq lr, [lr], ip │ │ │ │ + addseq lr, lr, r8, lsl #6 │ │ │ │ + addseq lr, lr, ip, ror r0 │ │ │ │ addseq lr, lr, r8, asr #5 │ │ │ │ - addseq lr, lr, r4, lsl r5 │ │ │ │ + addseq lr, lr, ip, lsr r0 │ │ │ │ addseq lr, lr, r8, lsl #5 │ │ │ │ - @ instruction: 0x009ee4d4 │ │ │ │ + @ instruction: 0x009edffc │ │ │ │ addseq lr, lr, r8, asr #4 │ │ │ │ - umullseq lr, lr, r4, r4 @ │ │ │ │ + @ instruction: 0x009edfbc │ │ │ │ addseq lr, lr, r8, lsl #4 │ │ │ │ - addseq lr, lr, r4, asr r4 │ │ │ │ + addseq sp, lr, ip, ror pc │ │ │ │ addseq lr, lr, r8, asr #3 │ │ │ │ - addseq lr, lr, r4, lsl r4 │ │ │ │ + addseq sp, lr, ip, lsr pc │ │ │ │ addseq lr, lr, r8, lsl #3 │ │ │ │ - @ instruction: 0x009ee3d4 │ │ │ │ - addseq lr, lr, r8, asr #2 │ │ │ │ - umullseq lr, lr, r4, r3 @ │ │ │ │ - addseq lr, lr, r8, lsl #2 │ │ │ │ - addseq lr, lr, r4, asr r3 │ │ │ │ - addseq lr, lr, r8, asr #1 │ │ │ │ - addseq lr, lr, r4, lsl r3 │ │ │ │ - addseq lr, lr, r8, lsl #1 │ │ │ │ - @ instruction: 0x009ee2d4 │ │ │ │ - addseq lr, lr, r8, asr #32 │ │ │ │ - umullseq lr, lr, r4, r2 @ │ │ │ │ - addseq lr, lr, r8 │ │ │ │ - addseq lr, lr, r4, asr r2 │ │ │ │ - addseq sp, lr, r8, asr #31 │ │ │ │ - addseq lr, lr, r4, lsl r2 │ │ │ │ - addseq sp, lr, r8, lsl #31 │ │ │ │ - @ instruction: 0x009ee1d4 │ │ │ │ - addseq sp, lr, r8, asr #30 │ │ │ │ - umullseq lr, lr, r4, r1 @ │ │ │ │ - addseq sp, lr, r8, lsl #30 │ │ │ │ - addseq sp, lr, ip, asr #29 │ │ │ │ - addseq sp, lr, ip, lsr sp │ │ │ │ - umullseq sp, lr, ip, fp │ │ │ │ - addseq sp, lr, r8, asr #20 │ │ │ │ - @ instruction: 0x009ed8b8 │ │ │ │ - addseq sp, lr, r8, lsl r7 │ │ │ │ - addseq sp, lr, r0, asr #11 │ │ │ │ - addseq sp, lr, r8, asr #28 │ │ │ │ - @ instruction: 0x009edcb4 │ │ │ │ - addseq sp, lr, r0, lsr #22 │ │ │ │ - addseq sp, lr, r4, asr #19 │ │ │ │ - addseq sp, lr, r0, lsr r8 │ │ │ │ - umullseq sp, lr, ip, r6 │ │ │ │ - addseq sp, lr, r8, lsr r5 │ │ │ │ - addseq sp, lr, r4, asr #27 │ │ │ │ + @ instruction: 0x009edefc │ │ │ │ + addseq sp, lr, r0, asr #29 │ │ │ │ + addseq sp, lr, r0, lsr sp │ │ │ │ + umullseq sp, lr, r0, fp │ │ │ │ + addseq sp, lr, ip, lsr sl │ │ │ │ + addseq sp, lr, ip, lsr #17 │ │ │ │ + addseq sp, lr, ip, lsl #14 │ │ │ │ + @ instruction: 0x009ed5b4 │ │ │ │ + addseq sp, lr, ip, lsr lr │ │ │ │ + addseq sp, lr, r8, lsr #25 │ │ │ │ + addseq sp, lr, r4, lsl fp │ │ │ │ + @ instruction: 0x009ed9b8 │ │ │ │ + addseq sp, lr, r4, lsr #16 │ │ │ │ + umullseq sp, lr, r0, r6 │ │ │ │ + addseq sp, lr, ip, lsr #10 │ │ │ │ + @ instruction: 0x009eddb8 │ │ │ │ + addseq sp, lr, r0, lsr #24 │ │ │ │ + umullseq sp, lr, r8, sl │ │ │ │ + addseq sp, lr, r4, lsr r9 │ │ │ │ + umullseq sp, lr, ip, r7 │ │ │ │ + addseq sp, lr, r4, lsl r6 │ │ │ │ + addseq sp, lr, r4, lsr #9 │ │ │ │ + addseq sp, lr, r4, lsr sp │ │ │ │ + umullseq sp, lr, r8, fp │ │ │ │ + addseq sp, lr, ip, lsl sl │ │ │ │ + @ instruction: 0x009ed8b0 │ │ │ │ + addseq sp, lr, r4, lsl r7 │ │ │ │ + umullseq sp, lr, r8, r5 │ │ │ │ + addseq sp, lr, ip, lsl r4 │ │ │ │ + @ instruction: 0x009edcb0 │ │ │ │ + addseq sp, lr, r0, lsl fp │ │ │ │ + addseq sp, lr, r0, lsr #19 │ │ │ │ + addseq sp, lr, ip, lsr #16 │ │ │ │ + addseq sp, lr, ip, lsl #13 │ │ │ │ + addseq sp, lr, ip, lsl r5 │ │ │ │ + umullseq sp, lr, r4, r3 │ │ │ │ addseq sp, lr, ip, lsr #24 │ │ │ │ - addseq sp, lr, r4, lsr #21 │ │ │ │ - addseq sp, lr, r0, asr #18 │ │ │ │ + addseq sp, lr, r8, lsl #21 │ │ │ │ + addseq sp, lr, r4, lsr #18 │ │ │ │ addseq sp, lr, r8, lsr #15 │ │ │ │ - addseq sp, lr, r0, lsr #12 │ │ │ │ - @ instruction: 0x009ed4b0 │ │ │ │ - addseq sp, lr, r0, asr #26 │ │ │ │ - addseq sp, lr, r4, lsr #23 │ │ │ │ - addseq sp, lr, r8, lsr #20 │ │ │ │ - @ instruction: 0x009ed8bc │ │ │ │ - addseq sp, lr, r0, lsr #14 │ │ │ │ - addseq sp, lr, r4, lsr #11 │ │ │ │ - addseq sp, lr, r8, lsr #8 │ │ │ │ - @ instruction: 0x009edcbc │ │ │ │ - addseq sp, lr, ip, lsl fp │ │ │ │ - addseq sp, lr, ip, lsr #19 │ │ │ │ - addseq sp, lr, r8, lsr r8 │ │ │ │ - umullseq sp, lr, r8, r6 │ │ │ │ - addseq sp, lr, r8, lsr #10 │ │ │ │ - addseq sp, lr, r0, lsr #7 │ │ │ │ - addseq sp, lr, r8, lsr ip │ │ │ │ - umullseq sp, lr, r4, sl │ │ │ │ - addseq sp, lr, r0, lsr r9 │ │ │ │ - @ instruction: 0x009ed7b4 │ │ │ │ - addseq sp, lr, r0, lsl r6 │ │ │ │ - addseq sp, lr, ip, lsr #9 │ │ │ │ - addseq sp, lr, r8, lsl r3 │ │ │ │ - @ instruction: 0x009edbb4 │ │ │ │ - addseq sp, lr, ip, lsl #20 │ │ │ │ - addseq sl, lr, r4, ror #28 │ │ │ │ - addseq sl, lr, r8, lsr lr │ │ │ │ - addseq sl, lr, ip, lsl #28 │ │ │ │ - addseq sl, lr, r8, ror #27 │ │ │ │ - @ instruction: 0x009eadb4 │ │ │ │ - addseq sl, lr, r8, lsl #27 │ │ │ │ - addseq sl, lr, r0, ror #26 │ │ │ │ - addseq sl, lr, r0, asr #26 │ │ │ │ - addseq sl, lr, r8, lsl sp │ │ │ │ - addseq sl, lr, ip, ror #25 │ │ │ │ - addseq sl, lr, r4, asr #25 │ │ │ │ - umullseq sl, lr, ip, ip │ │ │ │ - addseq sl, lr, r0, lsl r6 │ │ │ │ - @ instruction: 0x009ea5f4 │ │ │ │ - @ instruction: 0x009ea5dc │ │ │ │ - @ instruction: 0x009ea5b0 │ │ │ │ - addseq sl, lr, r8, lsl #11 │ │ │ │ - addseq sl, lr, r0, ror #10 │ │ │ │ - addseq sl, lr, r4, lsr r5 │ │ │ │ - addseq sl, lr, r0, lsl #10 │ │ │ │ - addseq sl, lr, ip, asr #9 │ │ │ │ - umullseq sl, lr, r8, r4 │ │ │ │ - addseq sl, lr, r4, ror #8 │ │ │ │ - addseq sl, lr, r8, lsr r4 │ │ │ │ - addseq sl, lr, r8, lsl #8 │ │ │ │ - addseq sl, lr, r0, ror #7 │ │ │ │ - @ instruction: 0x009ea3bc │ │ │ │ - umullseq sl, lr, r8, r3 │ │ │ │ - addseq sl, lr, r8, ror r3 │ │ │ │ - addseq sl, lr, ip, asr #6 │ │ │ │ - addseq sl, lr, r8, lsr #6 │ │ │ │ - addseq sl, lr, r4, lsl #6 │ │ │ │ - @ instruction: 0x009ea2d8 │ │ │ │ - addseq sl, lr, r8, lsr #5 │ │ │ │ - addseq sl, lr, r8, ror r2 │ │ │ │ - addseq sl, lr, ip, asr #4 │ │ │ │ - addseq sl, lr, ip, lsl r2 │ │ │ │ - @ instruction: 0x009ea1f0 │ │ │ │ - addseq sl, lr, r4, asr #3 │ │ │ │ - umullseq sl, lr, r8, r1 │ │ │ │ - addseq sl, lr, ip, ror #2 │ │ │ │ - addseq sl, lr, r0, asr #2 │ │ │ │ - addseq sl, lr, r0, lsl r1 │ │ │ │ - addseq sl, lr, r4, ror #1 │ │ │ │ - ldrheq sl, [lr], r8 │ │ │ │ - addseq sl, lr, ip, lsl #1 │ │ │ │ - addseq sl, lr, r4, rrx │ │ │ │ - addseq sl, lr, ip, lsr r0 │ │ │ │ - addseq sl, lr, r4, lsl r0 │ │ │ │ - addseq r9, lr, r4, ror #31 │ │ │ │ - addseq r9, lr, r0, asr #31 │ │ │ │ - umullseq r9, lr, r4, pc @ │ │ │ │ - addseq r9, lr, ip, ror #30 │ │ │ │ - addseq r9, lr, r0, asr #30 │ │ │ │ - addseq r9, lr, ip, lsl pc │ │ │ │ - @ instruction: 0x009e9ef8 │ │ │ │ - @ instruction: 0x009e9ed4 │ │ │ │ - addseq r9, lr, r8, lsr #29 │ │ │ │ - addseq r9, lr, r0, lsl #29 │ │ │ │ - addseq r9, lr, ip, asr #28 │ │ │ │ - addseq r9, lr, r4, lsl lr │ │ │ │ - addseq r9, lr, r4, ror #27 │ │ │ │ - addseq r9, lr, r4, asr #27 │ │ │ │ - addseq r9, lr, r4, lsr #27 │ │ │ │ - addseq r9, lr, r4, ror sp │ │ │ │ - addseq r9, lr, r8, asr #26 │ │ │ │ - addseq r9, lr, r4, lsl sp │ │ │ │ - addseq r9, lr, r4, ror #25 │ │ │ │ - @ instruction: 0x009e9cb8 │ │ │ │ - addseq r9, lr, ip, ror ip │ │ │ │ - addseq r9, lr, r8, asr #24 │ │ │ │ - addseq r9, lr, r0, lsr #24 │ │ │ │ - addseq r9, lr, ip, ror #23 │ │ │ │ - @ instruction: 0x009e9bbc │ │ │ │ - umullseq r9, lr, r4, fp │ │ │ │ - addseq r9, lr, ip, ror #22 │ │ │ │ - addseq r9, lr, r8, asr #22 │ │ │ │ - addseq r9, lr, r0, lsr #22 │ │ │ │ - @ instruction: 0x009e9afc │ │ │ │ - @ instruction: 0x009e9ad0 │ │ │ │ - addseq r9, lr, r8, lsr #21 │ │ │ │ - addseq r9, lr, r4, lsl #21 │ │ │ │ - addseq r9, lr, ip, asr sl │ │ │ │ - addseq r9, lr, r4, lsr sl │ │ │ │ - addseq r9, lr, ip, lsl #20 │ │ │ │ - addseq r9, lr, r8, ror #19 │ │ │ │ - addseq r9, lr, r8, asr #19 │ │ │ │ - addseq r9, lr, r8, lsr #19 │ │ │ │ - addseq r9, lr, r8, lsl #19 │ │ │ │ - addseq r9, lr, r8, ror #18 │ │ │ │ - addseq r9, lr, r8, asr #18 │ │ │ │ - addseq r9, lr, r8, lsr #18 │ │ │ │ - addseq r9, lr, r8, lsl #18 │ │ │ │ - addseq r9, lr, r8, ror #17 │ │ │ │ - @ instruction: 0x009e98bc │ │ │ │ - addseq r9, lr, ip, lsl #17 │ │ │ │ - addseq r9, lr, r4, ror #16 │ │ │ │ - addseq r9, lr, r4, lsr r8 │ │ │ │ - addseq r9, lr, ip, lsl #16 │ │ │ │ - @ instruction: 0x009e97dc │ │ │ │ - addseq r9, lr, ip, lsr #15 │ │ │ │ - addseq r9, lr, r4, lsl #15 │ │ │ │ - addseq r9, lr, r4, asr r7 │ │ │ │ - addseq r9, lr, r0, lsr #14 │ │ │ │ - addseq r9, lr, ip, ror #13 │ │ │ │ - addseq r9, lr, r0, asr #13 │ │ │ │ - umullseq r9, lr, r4, r6 │ │ │ │ - addseq r9, lr, ip, ror #12 │ │ │ │ - addseq r9, lr, r0, asr #12 │ │ │ │ - addseq r9, lr, r8, lsl r6 │ │ │ │ - @ instruction: 0x009e95f0 │ │ │ │ - addseq r9, lr, ip, asr #11 │ │ │ │ - addseq r9, lr, r8, lsr #11 │ │ │ │ - addseq r9, lr, r4, lsl #11 │ │ │ │ - addseq r9, lr, ip, asr r5 │ │ │ │ - addseq r9, lr, r4, lsr r5 │ │ │ │ - addseq r9, lr, r4, lsl #10 │ │ │ │ - addseq r9, lr, r0, ror #9 │ │ │ │ - @ instruction: 0x009e94bc │ │ │ │ - addseq r9, lr, ip, lsl #9 │ │ │ │ - addseq r9, lr, r4, asr r4 │ │ │ │ - addseq r9, lr, r8, lsl #8 │ │ │ │ - @ instruction: 0x009e93b8 │ │ │ │ - umullseq r9, lr, r4, r3 │ │ │ │ - addseq r9, lr, r0, ror r3 │ │ │ │ - addseq r9, lr, ip, asr #6 │ │ │ │ - addseq r9, lr, r4, lsr #6 │ │ │ │ - @ instruction: 0x009e92f8 │ │ │ │ - @ instruction: 0x009e92b4 │ │ │ │ - addseq r9, lr, r8, ror #4 │ │ │ │ - addseq r9, lr, r0, lsr r2 │ │ │ │ - addseq r9, lr, r0, lsl #4 │ │ │ │ - @ instruction: 0x009e91d4 │ │ │ │ - @ instruction: 0x009e91b4 │ │ │ │ - addseq r9, lr, ip, lsl #3 │ │ │ │ - addseq r9, lr, r8, ror #2 │ │ │ │ - addseq r9, lr, r4, asr #2 │ │ │ │ - addseq r9, lr, r0, lsr #2 │ │ │ │ - ldrsheq r9, [lr], r0 │ │ │ │ - addseq r9, lr, ip, asr #1 │ │ │ │ - addseq r9, lr, r8, lsl #1 │ │ │ │ - addseq r9, lr, r8, asr #32 │ │ │ │ - addseq r9, lr, r8, lsl r0 │ │ │ │ - addseq r8, lr, r8, ror #31 │ │ │ │ - @ instruction: 0x009e8fb8 │ │ │ │ - addseq r8, lr, r8, lsl #31 │ │ │ │ - addseq r8, lr, r8, asr pc │ │ │ │ - addseq r8, lr, r8, lsr #30 │ │ │ │ - @ instruction: 0x009e8ef8 │ │ │ │ - addseq r8, lr, r8, asr #29 │ │ │ │ - umullseq r8, lr, r8, lr │ │ │ │ - addseq r8, lr, r8, ror #28 │ │ │ │ - addseq r8, lr, r8, lsr lr │ │ │ │ - addseq r8, lr, r8, lsl #28 │ │ │ │ - @ instruction: 0x009e8dd8 │ │ │ │ - addseq r8, lr, r8, lsr #27 │ │ │ │ - addseq r8, lr, r8, ror sp │ │ │ │ - addseq r8, lr, r8, asr #26 │ │ │ │ - addseq r8, lr, r8, lsl sp │ │ │ │ - addseq r8, lr, r8, ror #25 │ │ │ │ - @ instruction: 0x009e8cb8 │ │ │ │ - addseq r8, lr, r8, lsl #25 │ │ │ │ - addseq r8, lr, r8, asr ip │ │ │ │ - addseq r8, lr, r8, lsr #24 │ │ │ │ - @ instruction: 0x009e8bf8 │ │ │ │ - addseq r8, lr, r8, asr #23 │ │ │ │ - umullseq r8, lr, r8, fp │ │ │ │ - addseq r8, lr, r8, ror #22 │ │ │ │ - addseq r8, lr, r8, lsr fp │ │ │ │ - addseq r8, lr, r8, lsl #22 │ │ │ │ - @ instruction: 0x009e8ad8 │ │ │ │ - addseq r8, lr, r8, lsr #21 │ │ │ │ - addseq r8, lr, r8, ror sl │ │ │ │ - addseq r8, lr, r8, asr #20 │ │ │ │ - addseq r8, lr, r0, lsr #20 │ │ │ │ - @ instruction: 0x009e89f8 │ │ │ │ - addseq r8, lr, r8, asr #19 │ │ │ │ - addseq r8, lr, r0, lsr #19 │ │ │ │ - addseq r8, lr, ip, ror r9 │ │ │ │ - addseq r8, lr, r0, asr r9 │ │ │ │ - addseq r8, lr, r8, lsr #18 │ │ │ │ - @ instruction: 0x009e88d8 │ │ │ │ - addseq r8, lr, r8, lsr #17 │ │ │ │ - addseq r8, lr, r8, lsl #17 │ │ │ │ - addseq r8, lr, r0, asr r8 │ │ │ │ - addseq r8, lr, ip, lsl r8 │ │ │ │ - addseq r8, lr, r8, ror #15 │ │ │ │ - @ instruction: 0x009e87b0 │ │ │ │ - addseq r8, lr, r8, ror r7 │ │ │ │ - addseq r8, lr, r0, asr #14 │ │ │ │ - addseq r8, lr, ip, lsl r7 │ │ │ │ - @ instruction: 0x009e86f8 │ │ │ │ - @ instruction: 0x009e86d4 │ │ │ │ - @ instruction: 0x009e86b0 │ │ │ │ - addseq r8, lr, ip, lsl #13 │ │ │ │ - addseq r8, lr, r8, ror #12 │ │ │ │ - addseq r8, lr, r4, asr #12 │ │ │ │ - addseq r8, lr, r0, lsr #12 │ │ │ │ - @ instruction: 0x009e85fc │ │ │ │ - @ instruction: 0x009e85d8 │ │ │ │ - @ instruction: 0x009e85b4 │ │ │ │ - umullseq r8, lr, r0, r5 │ │ │ │ - addseq r8, lr, ip, ror #10 │ │ │ │ - addseq r8, lr, r8, asr #10 │ │ │ │ - addseq r8, lr, r4, lsr #10 │ │ │ │ - addseq r8, lr, r0, lsl #10 │ │ │ │ - addseq r8, lr, ip, asr #9 │ │ │ │ - umullseq r8, lr, r4, r4 │ │ │ │ - addseq r8, lr, r0, ror #8 │ │ │ │ - addseq r8, lr, r8, lsr #8 │ │ │ │ - @ instruction: 0x009e83f0 │ │ │ │ - @ instruction: 0x009e83bc │ │ │ │ - addseq r8, lr, ip, lsl #7 │ │ │ │ - addseq r8, lr, r0, asr r3 │ │ │ │ - addseq r8, lr, r0, lsr #6 │ │ │ │ - @ instruction: 0x009e82f0 │ │ │ │ - addseq r8, lr, r8, asr #5 │ │ │ │ - ldr r0, [pc, #-828] @ 390370 │ │ │ │ + addseq sp, lr, r4, lsl #12 │ │ │ │ + addseq sp, lr, r0, lsr #9 │ │ │ │ + addseq sp, lr, ip, lsl #6 │ │ │ │ + addseq sp, lr, r8, lsr #23 │ │ │ │ + addseq sp, lr, r0, lsl #20 │ │ │ │ + addseq sl, lr, r8, asr lr │ │ │ │ + addseq sl, lr, ip, lsr #28 │ │ │ │ + addseq sl, lr, r0, lsl #28 │ │ │ │ + @ instruction: 0x009eaddc │ │ │ │ + addseq sl, lr, r8, lsr #27 │ │ │ │ + addseq sl, lr, ip, ror sp │ │ │ │ + addseq sl, lr, r4, asr sp │ │ │ │ + addseq sl, lr, r4, lsr sp │ │ │ │ + addseq sl, lr, ip, lsl #26 │ │ │ │ + addseq sl, lr, r0, ror #25 │ │ │ │ + @ instruction: 0x009eacb8 │ │ │ │ + umullseq sl, lr, r0, ip │ │ │ │ + addseq sl, lr, r4, lsl #12 │ │ │ │ + addseq sl, lr, r8, ror #11 │ │ │ │ + @ instruction: 0x009ea5d0 │ │ │ │ + addseq sl, lr, r4, lsr #11 │ │ │ │ + addseq sl, lr, ip, ror r5 │ │ │ │ + addseq sl, lr, r4, asr r5 │ │ │ │ + addseq sl, lr, r8, lsr #10 │ │ │ │ + @ instruction: 0x009ea4f4 │ │ │ │ + addseq sl, lr, r0, asr #9 │ │ │ │ + addseq sl, lr, ip, lsl #9 │ │ │ │ + addseq sl, lr, r8, asr r4 │ │ │ │ + addseq sl, lr, ip, lsr #8 │ │ │ │ + @ instruction: 0x009ea3fc │ │ │ │ + @ instruction: 0x009ea3d4 │ │ │ │ + @ instruction: 0x009ea3b0 │ │ │ │ + addseq sl, lr, ip, lsl #7 │ │ │ │ + addseq sl, lr, ip, ror #6 │ │ │ │ + addseq sl, lr, r0, asr #6 │ │ │ │ + addseq sl, lr, ip, lsl r3 │ │ │ │ + @ instruction: 0x009ea2f8 │ │ │ │ + addseq sl, lr, ip, asr #5 │ │ │ │ + umullseq sl, lr, ip, r2 │ │ │ │ + addseq sl, lr, ip, ror #4 │ │ │ │ + addseq sl, lr, r0, asr #4 │ │ │ │ + addseq sl, lr, r0, lsl r2 │ │ │ │ + addseq sl, lr, r4, ror #3 │ │ │ │ + @ instruction: 0x009ea1b8 │ │ │ │ + addseq sl, lr, ip, lsl #3 │ │ │ │ + addseq sl, lr, r0, ror #2 │ │ │ │ + addseq sl, lr, r4, lsr r1 │ │ │ │ + addseq sl, lr, r4, lsl #2 │ │ │ │ + ldrsbeq sl, [lr], r8 │ │ │ │ + addseq sl, lr, ip, lsr #1 │ │ │ │ + addseq sl, lr, r0, lsl #1 │ │ │ │ + addseq sl, lr, r8, asr r0 │ │ │ │ + addseq sl, lr, r0, lsr r0 │ │ │ │ + addseq sl, lr, r8 │ │ │ │ + @ instruction: 0x009e9fd8 │ │ │ │ + @ instruction: 0x009e9fb4 │ │ │ │ + addseq r9, lr, r8, lsl #31 │ │ │ │ + addseq r9, lr, r0, ror #30 │ │ │ │ + addseq r9, lr, r4, lsr pc │ │ │ │ + addseq r9, lr, r0, lsl pc │ │ │ │ + addseq r9, lr, ip, ror #29 │ │ │ │ + addseq r9, lr, r8, asr #29 │ │ │ │ + umullseq r9, lr, ip, lr │ │ │ │ + addseq r9, lr, r4, ror lr │ │ │ │ + addseq r9, lr, r0, asr #28 │ │ │ │ + addseq r9, lr, r8, lsl #28 │ │ │ │ + @ instruction: 0x009e9dd8 │ │ │ │ + @ instruction: 0x009e9db8 │ │ │ │ + umullseq r9, lr, r8, sp │ │ │ │ + addseq r9, lr, r8, ror #26 │ │ │ │ + addseq r9, lr, ip, lsr sp │ │ │ │ + addseq r9, lr, r8, lsl #26 │ │ │ │ + @ instruction: 0x009e9cd8 │ │ │ │ + addseq r9, lr, ip, lsr #25 │ │ │ │ + addseq r9, lr, r0, ror ip │ │ │ │ + addseq r9, lr, ip, lsr ip │ │ │ │ + addseq r9, lr, r4, lsl ip │ │ │ │ + addseq r9, lr, r0, ror #23 │ │ │ │ + @ instruction: 0x009e9bb0 │ │ │ │ + addseq r9, lr, r8, lsl #23 │ │ │ │ + addseq r9, lr, r0, ror #22 │ │ │ │ + addseq r9, lr, ip, lsr fp │ │ │ │ + addseq r9, lr, r4, lsl fp │ │ │ │ + @ instruction: 0x009e9af0 │ │ │ │ + addseq r9, lr, r4, asr #21 │ │ │ │ + umullseq r9, lr, ip, sl │ │ │ │ + addseq r9, lr, r8, ror sl │ │ │ │ + addseq r9, lr, r0, asr sl │ │ │ │ + addseq r9, lr, r8, lsr #20 │ │ │ │ + addseq r9, lr, r0, lsl #20 │ │ │ │ + @ instruction: 0x009e99dc │ │ │ │ + @ instruction: 0x009e99bc │ │ │ │ + umullseq r9, lr, ip, r9 │ │ │ │ + addseq r9, lr, ip, ror r9 │ │ │ │ + addseq r9, lr, ip, asr r9 │ │ │ │ + addseq r9, lr, ip, lsr r9 │ │ │ │ + addseq r9, lr, ip, lsl r9 │ │ │ │ + @ instruction: 0x009e98fc │ │ │ │ + @ instruction: 0x009e98dc │ │ │ │ + @ instruction: 0x009e98b0 │ │ │ │ + addseq r9, lr, r0, lsl #17 │ │ │ │ + addseq r9, lr, r8, asr r8 │ │ │ │ + addseq r9, lr, r8, lsr #16 │ │ │ │ + addseq r9, lr, r0, lsl #16 │ │ │ │ + @ instruction: 0x009e97d0 │ │ │ │ + addseq r9, lr, r0, lsr #15 │ │ │ │ + addseq r9, lr, r8, ror r7 │ │ │ │ + addseq r9, lr, r8, asr #14 │ │ │ │ + addseq r9, lr, r4, lsl r7 │ │ │ │ + addseq r9, lr, r0, ror #13 │ │ │ │ + @ instruction: 0x009e96b4 │ │ │ │ + addseq r9, lr, r8, lsl #13 │ │ │ │ + addseq r9, lr, r0, ror #12 │ │ │ │ + addseq r9, lr, r4, lsr r6 │ │ │ │ + addseq r9, lr, ip, lsl #12 │ │ │ │ + addseq r9, lr, r4, ror #11 │ │ │ │ + addseq r9, lr, r0, asr #11 │ │ │ │ + umullseq r9, lr, ip, r5 │ │ │ │ + addseq r9, lr, r8, ror r5 │ │ │ │ + addseq r9, lr, r0, asr r5 │ │ │ │ + addseq r9, lr, r8, lsr #10 │ │ │ │ + @ instruction: 0x009e94f8 │ │ │ │ + @ instruction: 0x009e94d4 │ │ │ │ + @ instruction: 0x009e94b0 │ │ │ │ + addseq r9, lr, r0, lsl #9 │ │ │ │ + addseq r9, lr, r8, asr #8 │ │ │ │ + @ instruction: 0x009e93fc │ │ │ │ + addseq r9, lr, ip, lsr #7 │ │ │ │ + addseq r9, lr, r8, lsl #7 │ │ │ │ + addseq r9, lr, r4, ror #6 │ │ │ │ + addseq r9, lr, r0, asr #6 │ │ │ │ + addseq r9, lr, r8, lsl r3 │ │ │ │ + addseq r9, lr, ip, ror #5 │ │ │ │ + addseq r9, lr, r8, lsr #5 │ │ │ │ + addseq r9, lr, ip, asr r2 │ │ │ │ + addseq r9, lr, r4, lsr #4 │ │ │ │ + @ instruction: 0x009e91f4 │ │ │ │ + addseq r9, lr, r8, asr #3 │ │ │ │ + addseq r9, lr, r8, lsr #3 │ │ │ │ + addseq r9, lr, r0, lsl #3 │ │ │ │ + addseq r9, lr, ip, asr r1 │ │ │ │ + addseq r9, lr, r8, lsr r1 │ │ │ │ + addseq r9, lr, r4, lsl r1 │ │ │ │ + addseq r9, lr, r4, ror #1 │ │ │ │ + addseq r9, lr, r0, asr #1 │ │ │ │ + addseq r9, lr, ip, ror r0 │ │ │ │ + addseq r9, lr, ip, lsr r0 │ │ │ │ + addseq r9, lr, ip │ │ │ │ + @ instruction: 0x009e8fdc │ │ │ │ + addseq r8, lr, ip, lsr #31 │ │ │ │ + addseq r8, lr, ip, ror pc │ │ │ │ + addseq r8, lr, ip, asr #30 │ │ │ │ + addseq r8, lr, ip, lsl pc │ │ │ │ + addseq r8, lr, ip, ror #29 │ │ │ │ + @ instruction: 0x009e8ebc │ │ │ │ + addseq r8, lr, ip, lsl #29 │ │ │ │ + addseq r8, lr, ip, asr lr │ │ │ │ + addseq r8, lr, ip, lsr #28 │ │ │ │ + @ instruction: 0x009e8dfc │ │ │ │ + addseq r8, lr, ip, asr #27 │ │ │ │ + umullseq r8, lr, ip, sp │ │ │ │ + addseq r8, lr, ip, ror #26 │ │ │ │ + addseq r8, lr, ip, lsr sp │ │ │ │ + addseq r8, lr, ip, lsl #26 │ │ │ │ + @ instruction: 0x009e8cdc │ │ │ │ + addseq r8, lr, ip, lsr #25 │ │ │ │ + addseq r8, lr, ip, ror ip │ │ │ │ + addseq r8, lr, ip, asr #24 │ │ │ │ + addseq r8, lr, ip, lsl ip │ │ │ │ + addseq r8, lr, ip, ror #23 │ │ │ │ + @ instruction: 0x009e8bbc │ │ │ │ + addseq r8, lr, ip, lsl #23 │ │ │ │ + addseq r8, lr, ip, asr fp │ │ │ │ + addseq r8, lr, ip, lsr #22 │ │ │ │ + @ instruction: 0x009e8afc │ │ │ │ + addseq r8, lr, ip, asr #21 │ │ │ │ + umullseq r8, lr, ip, sl │ │ │ │ + addseq r8, lr, ip, ror #20 │ │ │ │ + addseq r8, lr, ip, lsr sl │ │ │ │ + addseq r8, lr, r4, lsl sl │ │ │ │ + addseq r8, lr, ip, ror #19 │ │ │ │ + @ instruction: 0x009e89bc │ │ │ │ + umullseq r8, lr, r4, r9 │ │ │ │ + addseq r8, lr, r0, ror r9 │ │ │ │ + addseq r8, lr, r4, asr #18 │ │ │ │ + addseq r8, lr, ip, lsl r9 │ │ │ │ + addseq r8, lr, ip, asr #17 │ │ │ │ + umullseq r8, lr, ip, r8 │ │ │ │ + addseq r8, lr, ip, ror r8 │ │ │ │ + addseq r8, lr, r4, asr #16 │ │ │ │ + addseq r8, lr, r0, lsl r8 │ │ │ │ + @ instruction: 0x009e87dc │ │ │ │ + addseq r8, lr, r4, lsr #15 │ │ │ │ + addseq r8, lr, ip, ror #14 │ │ │ │ + addseq r8, lr, r4, lsr r7 │ │ │ │ + addseq r8, lr, r0, lsl r7 │ │ │ │ + addseq r8, lr, ip, ror #13 │ │ │ │ + addseq r8, lr, r8, asr #13 │ │ │ │ + addseq r8, lr, r4, lsr #13 │ │ │ │ + addseq r8, lr, r0, lsl #13 │ │ │ │ + addseq r8, lr, ip, asr r6 │ │ │ │ + addseq r8, lr, r8, lsr r6 │ │ │ │ + addseq r8, lr, r4, lsl r6 │ │ │ │ + @ instruction: 0x009e85f0 │ │ │ │ + addseq r8, lr, ip, asr #11 │ │ │ │ + addseq r8, lr, r8, lsr #11 │ │ │ │ + addseq r8, lr, r4, lsl #11 │ │ │ │ + addseq r8, lr, r0, ror #10 │ │ │ │ + addseq r8, lr, ip, lsr r5 │ │ │ │ + addseq r8, lr, r8, lsl r5 │ │ │ │ + @ instruction: 0x009e84f4 │ │ │ │ + addseq r8, lr, r0, asr #9 │ │ │ │ + addseq r8, lr, r8, lsl #9 │ │ │ │ + addseq r8, lr, r4, asr r4 │ │ │ │ + addseq r8, lr, ip, lsl r4 │ │ │ │ + addseq r8, lr, r4, ror #7 │ │ │ │ + @ instruction: 0x009e83b0 │ │ │ │ + addseq r8, lr, r0, lsl #7 │ │ │ │ + addseq r8, lr, r4, asr #6 │ │ │ │ + addseq r8, lr, r4, lsl r3 │ │ │ │ + addseq r8, lr, r4, ror #5 │ │ │ │ + @ instruction: 0x009e82bc │ │ │ │ + ldr r0, [pc, #-828] @ 3903bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 390374 │ │ │ │ + ldr r0, [pc, #-836] @ 3903c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 390378 │ │ │ │ + ldr r0, [pc, #-844] @ 3903c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 39037c │ │ │ │ + ldr r0, [pc, #-852] @ 3903c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 390380 │ │ │ │ + ldr r0, [pc, #-860] @ 3903cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 390384 │ │ │ │ + ldr r0, [pc, #-868] @ 3903d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 390388 │ │ │ │ + ldr r0, [pc, #-876] @ 3903d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 39038c │ │ │ │ + ldr r0, [pc, #-884] @ 3903d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 390390 │ │ │ │ + ldr r0, [pc, #-892] @ 3903dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 390394 │ │ │ │ + ldr r0, [pc, #-900] @ 3903e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 390398 │ │ │ │ + ldr r0, [pc, #-908] @ 3903e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 39039c │ │ │ │ + ldr r0, [pc, #-916] @ 3903e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3903a0 │ │ │ │ + ldr r0, [pc, #-924] @ 3903ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3903a4 │ │ │ │ + ldr r0, [pc, #-932] @ 3903f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3903a8 │ │ │ │ + ldr r0, [pc, #-940] @ 3903f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3903ac │ │ │ │ + ldr r0, [pc, #-948] @ 3903f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3903b0 │ │ │ │ + ldr r0, [pc, #-956] @ 3903fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3903b4 │ │ │ │ + ldr r0, [pc, #-964] @ 390400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3903b8 │ │ │ │ + ldr r0, [pc, #-972] @ 390404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 3903bc │ │ │ │ + ldr r0, [pc, #-980] @ 390408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 3903c0 │ │ │ │ + ldr r0, [pc, #-988] @ 39040c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 3903c4 │ │ │ │ + ldr r0, [pc, #-996] @ 390410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 3903c8 │ │ │ │ + ldr r0, [pc, #-1004] @ 390414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 3903cc │ │ │ │ + ldr r0, [pc, #-1012] @ 390418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 3903d0 │ │ │ │ + ldr r0, [pc, #-1020] @ 39041c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 3903d4 │ │ │ │ + ldr r0, [pc, #-1028] @ 390420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 3903d8 │ │ │ │ + ldr r0, [pc, #-1036] @ 390424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 3903dc │ │ │ │ + ldr r0, [pc, #-1044] @ 390428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 3903e0 │ │ │ │ + ldr r0, [pc, #-1052] @ 39042c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 3903e4 │ │ │ │ + ldr r0, [pc, #-1060] @ 390430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 3903e8 │ │ │ │ + ldr r0, [pc, #-1068] @ 390434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 3903ec │ │ │ │ + ldr r0, [pc, #-1076] @ 390438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 3903f0 │ │ │ │ + ldr r0, [pc, #-1084] @ 39043c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 3903f4 │ │ │ │ + ldr r0, [pc, #-1092] @ 390440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 3903f8 │ │ │ │ + ldr r0, [pc, #-1100] @ 390444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 3903fc │ │ │ │ + ldr r0, [pc, #-1108] @ 390448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 390400 │ │ │ │ + ldr r0, [pc, #-1116] @ 39044c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 390404 │ │ │ │ + ldr r0, [pc, #-1124] @ 390450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 390408 │ │ │ │ + ldr r0, [pc, #-1132] @ 390454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 39040c │ │ │ │ + ldr r0, [pc, #-1140] @ 390458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 390410 │ │ │ │ + ldr r0, [pc, #-1148] @ 39045c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 390414 │ │ │ │ + ldr r0, [pc, #-1156] @ 390460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 390418 │ │ │ │ + ldr r0, [pc, #-1164] @ 390464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 39041c │ │ │ │ + ldr r0, [pc, #-1172] @ 390468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 390420 │ │ │ │ + ldr r0, [pc, #-1180] @ 39046c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 390424 │ │ │ │ + ldr r0, [pc, #-1188] @ 390470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 390428 │ │ │ │ + ldr r0, [pc, #-1196] @ 390474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 39042c │ │ │ │ + ldr r0, [pc, #-1204] @ 390478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 390430 │ │ │ │ + ldr r0, [pc, #-1212] @ 39047c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 390434 │ │ │ │ + ldr r0, [pc, #-1220] @ 390480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 390438 │ │ │ │ + ldr r0, [pc, #-1228] @ 390484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 39043c │ │ │ │ + ldr r0, [pc, #-1236] @ 390488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 390440 │ │ │ │ + ldr r0, [pc, #-1244] @ 39048c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 390444 │ │ │ │ + ldr r0, [pc, #-1252] @ 390490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 390448 │ │ │ │ + ldr r0, [pc, #-1260] @ 390494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 39044c │ │ │ │ + ldr r0, [pc, #-1268] @ 390498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 390450 │ │ │ │ + ldr r0, [pc, #-1276] @ 39049c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 390454 │ │ │ │ + ldr r0, [pc, #-1284] @ 3904a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 390458 │ │ │ │ + ldr r0, [pc, #-1292] @ 3904a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 39045c │ │ │ │ + ldr r0, [pc, #-1300] @ 3904a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 390460 │ │ │ │ + ldr r0, [pc, #-1308] @ 3904ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 390464 │ │ │ │ + ldr r0, [pc, #-1316] @ 3904b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 390468 │ │ │ │ + ldr r0, [pc, #-1324] @ 3904b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 39046c │ │ │ │ + ldr r0, [pc, #-1332] @ 3904b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 390470 │ │ │ │ + ldr r0, [pc, #-1340] @ 3904bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 390474 │ │ │ │ + ldr r0, [pc, #-1348] @ 3904c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 390478 │ │ │ │ + ldr r0, [pc, #-1356] @ 3904c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 39047c │ │ │ │ + ldr r0, [pc, #-1364] @ 3904c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 390480 │ │ │ │ + ldr r0, [pc, #-1372] @ 3904cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 390484 │ │ │ │ + ldr r0, [pc, #-1380] @ 3904d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 390488 │ │ │ │ + ldr r0, [pc, #-1388] @ 3904d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 39048c │ │ │ │ + ldr r0, [pc, #-1396] @ 3904d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 390490 │ │ │ │ + ldr r0, [pc, #-1404] @ 3904dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 390494 │ │ │ │ + ldr r0, [pc, #-1412] @ 3904e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 390498 │ │ │ │ + ldr r0, [pc, #-1420] @ 3904e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 39049c │ │ │ │ + ldr r0, [pc, #-1428] @ 3904e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3904a0 │ │ │ │ + ldr r0, [pc, #-1436] @ 3904ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3904a4 │ │ │ │ + ldr r0, [pc, #-1444] @ 3904f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3904a8 │ │ │ │ + ldr r0, [pc, #-1452] @ 3904f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3904ac │ │ │ │ + ldr r0, [pc, #-1460] @ 3904f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3904b0 │ │ │ │ + ldr r0, [pc, #-1468] @ 3904fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3904b4 │ │ │ │ + ldr r0, [pc, #-1476] @ 390500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3904b8 │ │ │ │ + ldr r0, [pc, #-1484] @ 390504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 3904bc │ │ │ │ + ldr r0, [pc, #-1492] @ 390508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 3904c0 │ │ │ │ + ldr r0, [pc, #-1500] @ 39050c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 3904c4 │ │ │ │ + ldr r0, [pc, #-1508] @ 390510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 3904c8 │ │ │ │ + ldr r0, [pc, #-1516] @ 390514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3904cc │ │ │ │ + ldr r0, [pc, #-1524] @ 390518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3904d0 │ │ │ │ + ldr r0, [pc, #-1532] @ 39051c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 3904d4 │ │ │ │ + ldr r0, [pc, #-1540] @ 390520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 3904d8 │ │ │ │ + ldr r0, [pc, #-1548] @ 390524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 3904dc │ │ │ │ + ldr r0, [pc, #-1556] @ 390528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 3904e0 │ │ │ │ + ldr r0, [pc, #-1564] @ 39052c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 3904e4 │ │ │ │ + ldr r0, [pc, #-1572] @ 390530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 3904e8 │ │ │ │ + ldr r0, [pc, #-1580] @ 390534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 3904ec │ │ │ │ + ldr r0, [pc, #-1588] @ 390538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 3904f0 │ │ │ │ + ldr r0, [pc, #-1596] @ 39053c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 3904f4 │ │ │ │ + ldr r0, [pc, #-1604] @ 390540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 3904f8 │ │ │ │ + ldr r0, [pc, #-1612] @ 390544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 3904fc │ │ │ │ + ldr r0, [pc, #-1620] @ 390548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 390500 │ │ │ │ + ldr r0, [pc, #-1628] @ 39054c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 390504 │ │ │ │ + ldr r0, [pc, #-1636] @ 390550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 390508 │ │ │ │ + ldr r0, [pc, #-1644] @ 390554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 39050c │ │ │ │ + ldr r0, [pc, #-1652] @ 390558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 390510 │ │ │ │ + ldr r0, [pc, #-1660] @ 39055c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 390514 │ │ │ │ + ldr r0, [pc, #-1668] @ 390560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 390518 │ │ │ │ + ldr r0, [pc, #-1676] @ 390564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 39051c │ │ │ │ + ldr r0, [pc, #-1684] @ 390568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 390520 │ │ │ │ + ldr r0, [pc, #-1692] @ 39056c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 390524 │ │ │ │ + ldr r0, [pc, #-1700] @ 390570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 390528 │ │ │ │ + ldr r0, [pc, #-1708] @ 390574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 39052c │ │ │ │ + ldr r0, [pc, #-1716] @ 390578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 390530 │ │ │ │ + ldr r0, [pc, #-1724] @ 39057c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 390534 │ │ │ │ + ldr r0, [pc, #-1732] @ 390580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 390538 │ │ │ │ + ldr r0, [pc, #-1740] @ 390584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 39053c │ │ │ │ + ldr r0, [pc, #-1748] @ 390588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 390540 │ │ │ │ + ldr r0, [pc, #-1756] @ 39058c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 390544 │ │ │ │ + ldr r0, [pc, #-1764] @ 390590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 390548 │ │ │ │ + ldr r0, [pc, #-1772] @ 390594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 39054c │ │ │ │ + ldr r0, [pc, #-1780] @ 390598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 390550 │ │ │ │ + ldr r0, [pc, #-1788] @ 39059c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 390554 │ │ │ │ + ldr r0, [pc, #-1796] @ 3905a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 390558 │ │ │ │ + ldr r0, [pc, #-1804] @ 3905a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 39055c │ │ │ │ + ldr r0, [pc, #-1812] @ 3905a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 390560 │ │ │ │ + ldr r0, [pc, #-1820] @ 3905ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 390564 │ │ │ │ + ldr r0, [pc, #-1828] @ 3905b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 390568 │ │ │ │ + ldr r0, [pc, #-1836] @ 3905b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 39056c │ │ │ │ + ldr r0, [pc, #-1844] @ 3905b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 390570 │ │ │ │ + ldr r0, [pc, #-1852] @ 3905bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 390574 │ │ │ │ + ldr r0, [pc, #-1860] @ 3905c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 390578 │ │ │ │ + ldr r0, [pc, #-1868] @ 3905c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 39057c │ │ │ │ + ldr r0, [pc, #-1876] @ 3905c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 390580 │ │ │ │ + ldr r0, [pc, #-1884] @ 3905cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 390584 │ │ │ │ + ldr r0, [pc, #-1892] @ 3905d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 390588 │ │ │ │ + ldr r0, [pc, #-1900] @ 3905d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 39058c │ │ │ │ + ldr r0, [pc, #-1908] @ 3905d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 390590 │ │ │ │ + ldr r0, [pc, #-1916] @ 3905dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 390594 │ │ │ │ + ldr r0, [pc, #-1924] @ 3905e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 390598 │ │ │ │ + ldr r0, [pc, #-1932] @ 3905e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 39059c │ │ │ │ + ldr r0, [pc, #-1940] @ 3905e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3905a0 │ │ │ │ + ldr r0, [pc, #-1948] @ 3905ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3905a4 │ │ │ │ + ldr r0, [pc, #-1956] @ 3905f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3905a8 │ │ │ │ + ldr r0, [pc, #-1964] @ 3905f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3905ac │ │ │ │ + ldr r0, [pc, #-1972] @ 3905f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3905b0 │ │ │ │ + ldr r0, [pc, #-1980] @ 3905fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3905b4 │ │ │ │ + ldr r0, [pc, #-1988] @ 390600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3905b8 │ │ │ │ + ldr r0, [pc, #-1996] @ 390604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 3905bc │ │ │ │ + ldr r0, [pc, #-2004] @ 390608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 3905c0 │ │ │ │ + ldr r0, [pc, #-2012] @ 39060c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3905c4 │ │ │ │ + ldr r0, [pc, #-2020] @ 390610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3905c8 │ │ │ │ + ldr r0, [pc, #-2028] @ 390614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3905cc │ │ │ │ + ldr r0, [pc, #-2036] @ 390618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3905d0 │ │ │ │ + ldr r0, [pc, #-2044] @ 39061c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3905d4 │ │ │ │ + ldr r0, [pc, #-2052] @ 390620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3905d8 │ │ │ │ + ldr r0, [pc, #-2060] @ 390624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3905dc │ │ │ │ + ldr r0, [pc, #-2068] @ 390628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3905e0 │ │ │ │ + ldr r0, [pc, #-2076] @ 39062c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3905e4 │ │ │ │ + ldr r0, [pc, #-2084] @ 390630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3905e8 │ │ │ │ + ldr r0, [pc, #-2092] @ 390634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 3905ec │ │ │ │ + ldr r0, [pc, #-2100] @ 390638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 3905f0 │ │ │ │ + ldr r0, [pc, #-2108] @ 39063c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 3905f4 │ │ │ │ + ldr r0, [pc, #-2116] @ 390640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 3905f8 │ │ │ │ + ldr r0, [pc, #-2124] @ 390644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3905fc │ │ │ │ + ldr r0, [pc, #-2132] @ 390648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 390600 │ │ │ │ + ldr r0, [pc, #-2140] @ 39064c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 390604 │ │ │ │ + ldr r0, [pc, #-2148] @ 390650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 390608 │ │ │ │ + ldr r0, [pc, #-2156] @ 390654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 39060c │ │ │ │ + ldr r0, [pc, #-2164] @ 390658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 390610 │ │ │ │ + ldr r0, [pc, #-2172] @ 39065c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 390614 │ │ │ │ + ldr r0, [pc, #-2180] @ 390660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 390618 │ │ │ │ + ldr r0, [pc, #-2188] @ 390664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 39061c │ │ │ │ + ldr r0, [pc, #-2196] @ 390668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 390620 │ │ │ │ + ldr r0, [pc, #-2204] @ 39066c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 390624 │ │ │ │ + ldr r0, [pc, #-2212] @ 390670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 390628 │ │ │ │ + ldr r0, [pc, #-2220] @ 390674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 39062c │ │ │ │ + ldr r0, [pc, #-2228] @ 390678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 390630 │ │ │ │ + ldr r0, [pc, #-2236] @ 39067c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 390634 │ │ │ │ + ldr r0, [pc, #-2244] @ 390680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 390638 │ │ │ │ + ldr r0, [pc, #-2252] @ 390684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 39063c │ │ │ │ + ldr r0, [pc, #-2260] @ 390688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 390640 │ │ │ │ + ldr r0, [pc, #-2268] @ 39068c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 390644 │ │ │ │ + ldr r0, [pc, #-2276] @ 390690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 390648 │ │ │ │ + ldr r0, [pc, #-2284] @ 390694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 39064c │ │ │ │ + ldr r0, [pc, #-2292] @ 390698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 390650 │ │ │ │ + ldr r0, [pc, #-2300] @ 39069c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 390654 │ │ │ │ + ldr r0, [pc, #-2308] @ 3906a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 390658 │ │ │ │ + ldr r0, [pc, #-2316] @ 3906a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 39065c │ │ │ │ + ldr r0, [pc, #-2324] @ 3906a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 390660 │ │ │ │ + ldr r0, [pc, #-2332] @ 3906ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 390664 │ │ │ │ + ldr r0, [pc, #-2340] @ 3906b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 390668 │ │ │ │ + ldr r0, [pc, #-2348] @ 3906b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 39066c │ │ │ │ + ldr r0, [pc, #-2356] @ 3906b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 390670 │ │ │ │ + ldr r0, [pc, #-2364] @ 3906bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 390674 │ │ │ │ + ldr r0, [pc, #-2372] @ 3906c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 390678 │ │ │ │ + ldr r0, [pc, #-2380] @ 3906c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 39067c │ │ │ │ + ldr r0, [pc, #-2388] @ 3906c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 390680 │ │ │ │ + ldr r0, [pc, #-2396] @ 3906cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 390684 │ │ │ │ + ldr r0, [pc, #-2404] @ 3906d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 390688 │ │ │ │ + ldr r0, [pc, #-2412] @ 3906d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 39068c │ │ │ │ + ldr r0, [pc, #-2420] @ 3906d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 390690 │ │ │ │ + ldr r0, [pc, #-2428] @ 3906dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 390694 │ │ │ │ + ldr r0, [pc, #-2436] @ 3906e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 390698 │ │ │ │ + ldr r0, [pc, #-2444] @ 3906e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 39069c │ │ │ │ + ldr r0, [pc, #-2452] @ 3906e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 3906a0 │ │ │ │ + ldr r0, [pc, #-2460] @ 3906ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 3919d0 │ │ │ │ + ldr r0, [pc, #2440] @ 391a1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 3919d4 │ │ │ │ + ldr r0, [pc, #2432] @ 391a20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 3919d8 │ │ │ │ + ldr r0, [pc, #2424] @ 391a24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 3919dc │ │ │ │ + ldr r0, [pc, #2416] @ 391a28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 3919e0 │ │ │ │ + ldr r0, [pc, #2408] @ 391a2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 3919e4 │ │ │ │ + ldr r0, [pc, #2400] @ 391a30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 3919e8 │ │ │ │ + ldr r0, [pc, #2392] @ 391a34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 3919ec │ │ │ │ + ldr r0, [pc, #2384] @ 391a38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3919f0 │ │ │ │ + ldr r0, [pc, #2376] @ 391a3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3919f4 │ │ │ │ + ldr r0, [pc, #2368] @ 391a40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3919f8 │ │ │ │ + ldr r0, [pc, #2360] @ 391a44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3919fc │ │ │ │ + ldr r0, [pc, #2352] @ 391a48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 391a00 │ │ │ │ + ldr r0, [pc, #2344] @ 391a4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 391a04 │ │ │ │ + ldr r0, [pc, #2336] @ 391a50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 391a08 │ │ │ │ + ldr r0, [pc, #2328] @ 391a54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 391a0c │ │ │ │ + ldr r0, [pc, #2320] @ 391a58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 391a10 │ │ │ │ + ldr r0, [pc, #2312] @ 391a5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 391a14 │ │ │ │ + ldr r0, [pc, #2304] @ 391a60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 391a18 │ │ │ │ + ldr r0, [pc, #2296] @ 391a64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 391a1c │ │ │ │ + ldr r0, [pc, #2288] @ 391a68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 391a20 │ │ │ │ + ldr r0, [pc, #2280] @ 391a6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 391a24 │ │ │ │ + ldr r0, [pc, #2272] @ 391a70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 391a28 │ │ │ │ + ldr r0, [pc, #2264] @ 391a74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 391a2c │ │ │ │ + ldr r0, [pc, #2256] @ 391a78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 391a30 │ │ │ │ + ldr r0, [pc, #2248] @ 391a7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 391a34 │ │ │ │ + ldr r0, [pc, #2240] @ 391a80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 391a38 │ │ │ │ + ldr r0, [pc, #2232] @ 391a84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 391a3c │ │ │ │ + ldr r0, [pc, #2224] @ 391a88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 391a40 │ │ │ │ + ldr r0, [pc, #2216] @ 391a8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 391a44 │ │ │ │ + ldr r0, [pc, #2208] @ 391a90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 391a48 │ │ │ │ + ldr r0, [pc, #2200] @ 391a94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 391a4c │ │ │ │ + ldr r0, [pc, #2192] @ 391a98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 391a50 │ │ │ │ + ldr r0, [pc, #2184] @ 391a9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 391a54 │ │ │ │ + ldr r0, [pc, #2176] @ 391aa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 391a58 │ │ │ │ + ldr r0, [pc, #2168] @ 391aa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 391a5c │ │ │ │ + ldr r0, [pc, #2160] @ 391aa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 391a60 │ │ │ │ + ldr r0, [pc, #2152] @ 391aac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 391a64 │ │ │ │ + ldr r0, [pc, #2144] @ 391ab0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 391a68 │ │ │ │ + ldr r0, [pc, #2136] @ 391ab4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 391a6c │ │ │ │ + ldr r0, [pc, #2128] @ 391ab8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 391a70 │ │ │ │ + ldr r0, [pc, #2120] @ 391abc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 391a74 │ │ │ │ + ldr r0, [pc, #2112] @ 391ac0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 391a78 │ │ │ │ + ldr r0, [pc, #2104] @ 391ac4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 391a7c │ │ │ │ + ldr r0, [pc, #2096] @ 391ac8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 391a80 │ │ │ │ + ldr r0, [pc, #2088] @ 391acc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 391a84 │ │ │ │ + ldr r0, [pc, #2080] @ 391ad0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 391a88 │ │ │ │ + ldr r0, [pc, #2072] @ 391ad4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 391a8c │ │ │ │ + ldr r0, [pc, #2064] @ 391ad8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 391a90 │ │ │ │ + ldr r0, [pc, #2056] @ 391adc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 391a94 │ │ │ │ + ldr r0, [pc, #2048] @ 391ae0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 391a98 │ │ │ │ + ldr r0, [pc, #2040] @ 391ae4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 391a9c │ │ │ │ + ldr r0, [pc, #2032] @ 391ae8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 391aa0 │ │ │ │ + ldr r0, [pc, #2024] @ 391aec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 391aa4 │ │ │ │ + ldr r0, [pc, #2016] @ 391af0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 391aa8 │ │ │ │ + ldr r0, [pc, #2008] @ 391af4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 391aac │ │ │ │ + ldr r0, [pc, #2000] @ 391af8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 391ab0 │ │ │ │ + ldr r0, [pc, #1992] @ 391afc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 391ab4 │ │ │ │ + ldr r0, [pc, #1984] @ 391b00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 391ab8 │ │ │ │ + ldr r0, [pc, #1976] @ 391b04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 391abc │ │ │ │ + ldr r0, [pc, #1968] @ 391b08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 391ac0 │ │ │ │ + ldr r0, [pc, #1960] @ 391b0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 391ac4 │ │ │ │ + ldr r0, [pc, #1952] @ 391b10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 391ac8 │ │ │ │ + ldr r0, [pc, #1944] @ 391b14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 391acc │ │ │ │ + ldr r0, [pc, #1936] @ 391b18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 391ad0 │ │ │ │ + ldr r0, [pc, #1928] @ 391b1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 391ad4 │ │ │ │ + ldr r0, [pc, #1920] @ 391b20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 391ad8 │ │ │ │ + ldr r0, [pc, #1912] @ 391b24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 391adc │ │ │ │ + ldr r0, [pc, #1904] @ 391b28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 391ae0 │ │ │ │ + ldr r0, [pc, #1896] @ 391b2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 391ae4 │ │ │ │ + ldr r0, [pc, #1888] @ 391b30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 391ae8 │ │ │ │ + ldr r0, [pc, #1880] @ 391b34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 391aec │ │ │ │ + ldr r0, [pc, #1872] @ 391b38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 391af0 │ │ │ │ + ldr r0, [pc, #1864] @ 391b3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 391af4 │ │ │ │ + ldr r0, [pc, #1856] @ 391b40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 391af8 │ │ │ │ + ldr r0, [pc, #1848] @ 391b44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 391afc │ │ │ │ + ldr r0, [pc, #1840] @ 391b48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 391b00 │ │ │ │ + ldr r0, [pc, #1832] @ 391b4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 391b04 │ │ │ │ + ldr r0, [pc, #1824] @ 391b50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 391b08 │ │ │ │ + ldr r0, [pc, #1816] @ 391b54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 391b0c │ │ │ │ + ldr r0, [pc, #1808] @ 391b58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 391b10 │ │ │ │ + ldr r0, [pc, #1800] @ 391b5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 391b14 │ │ │ │ + ldr r0, [pc, #1792] @ 391b60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 391b18 │ │ │ │ + ldr r0, [pc, #1784] @ 391b64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 391b1c │ │ │ │ + ldr r0, [pc, #1776] @ 391b68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 391b20 │ │ │ │ + ldr r0, [pc, #1768] @ 391b6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 391b24 │ │ │ │ + ldr r0, [pc, #1760] @ 391b70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 391b28 │ │ │ │ + ldr r0, [pc, #1752] @ 391b74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 391b2c │ │ │ │ + ldr r0, [pc, #1744] @ 391b78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 391b30 │ │ │ │ + ldr r0, [pc, #1736] @ 391b7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 391b34 │ │ │ │ + ldr r0, [pc, #1728] @ 391b80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 391b38 │ │ │ │ + ldr r0, [pc, #1720] @ 391b84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 391b3c │ │ │ │ + ldr r0, [pc, #1712] @ 391b88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 391b40 │ │ │ │ + ldr r0, [pc, #1704] @ 391b8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 391b44 │ │ │ │ + ldr r0, [pc, #1696] @ 391b90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 391b48 │ │ │ │ + ldr r0, [pc, #1688] @ 391b94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 391b4c │ │ │ │ + ldr r0, [pc, #1680] @ 391b98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 391b50 │ │ │ │ + ldr r0, [pc, #1672] @ 391b9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 391b54 │ │ │ │ + ldr r0, [pc, #1664] @ 391ba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 391b58 │ │ │ │ + ldr r0, [pc, #1656] @ 391ba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 391b5c │ │ │ │ + ldr r0, [pc, #1648] @ 391ba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 391b60 │ │ │ │ + ldr r0, [pc, #1640] @ 391bac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 391b64 │ │ │ │ + ldr r0, [pc, #1632] @ 391bb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 391b68 │ │ │ │ + ldr r0, [pc, #1624] @ 391bb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 391b6c │ │ │ │ + ldr r0, [pc, #1616] @ 391bb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 391b70 │ │ │ │ + ldr r0, [pc, #1608] @ 391bbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 391b74 │ │ │ │ + ldr r0, [pc, #1600] @ 391bc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 391b78 │ │ │ │ + ldr r0, [pc, #1592] @ 391bc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 391b7c │ │ │ │ + ldr r0, [pc, #1584] @ 391bc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 391b80 │ │ │ │ + ldr r0, [pc, #1576] @ 391bcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 391b84 │ │ │ │ + ldr r0, [pc, #1568] @ 391bd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 391b88 │ │ │ │ + ldr r0, [pc, #1560] @ 391bd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 391b8c │ │ │ │ + ldr r0, [pc, #1552] @ 391bd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 391b90 │ │ │ │ + ldr r0, [pc, #1544] @ 391bdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 391b94 │ │ │ │ + ldr r0, [pc, #1536] @ 391be0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 391b98 │ │ │ │ + ldr r0, [pc, #1528] @ 391be4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 391b9c │ │ │ │ + ldr r0, [pc, #1520] @ 391be8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 391ba0 │ │ │ │ + ldr r0, [pc, #1512] @ 391bec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 391ba4 │ │ │ │ + ldr r0, [pc, #1504] @ 391bf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 391ba8 │ │ │ │ + ldr r0, [pc, #1496] @ 391bf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 391bac │ │ │ │ + ldr r0, [pc, #1488] @ 391bf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 391bb0 │ │ │ │ + ldr r0, [pc, #1480] @ 391bfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 391bb4 │ │ │ │ + ldr r0, [pc, #1472] @ 391c00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 391bb8 │ │ │ │ + ldr r0, [pc, #1464] @ 391c04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 391bbc │ │ │ │ + ldr r0, [pc, #1456] @ 391c08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 391bc0 │ │ │ │ + ldr r0, [pc, #1448] @ 391c0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 391bc4 │ │ │ │ + ldr r0, [pc, #1440] @ 391c10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 391bc8 │ │ │ │ + ldr r0, [pc, #1432] @ 391c14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 391bcc │ │ │ │ + ldr r0, [pc, #1424] @ 391c18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 391bd0 │ │ │ │ + ldr r0, [pc, #1416] @ 391c1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 391bd4 │ │ │ │ + ldr r0, [pc, #1408] @ 391c20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 391bd8 │ │ │ │ + ldr r0, [pc, #1400] @ 391c24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 391bdc │ │ │ │ + ldr r0, [pc, #1392] @ 391c28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 391be0 │ │ │ │ + ldr r0, [pc, #1384] @ 391c2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 391be4 │ │ │ │ + ldr r0, [pc, #1376] @ 391c30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 391be8 │ │ │ │ + ldr r0, [pc, #1368] @ 391c34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 391bec │ │ │ │ + ldr r0, [pc, #1360] @ 391c38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 391bf0 │ │ │ │ + ldr r0, [pc, #1352] @ 391c3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 391bf4 │ │ │ │ + ldr r0, [pc, #1344] @ 391c40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 391bf8 │ │ │ │ + ldr r0, [pc, #1336] @ 391c44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 391bfc │ │ │ │ + ldr r0, [pc, #1328] @ 391c48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 391c00 │ │ │ │ + ldr r0, [pc, #1320] @ 391c4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 391c04 │ │ │ │ + ldr r0, [pc, #1312] @ 391c50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 391c08 │ │ │ │ + ldr r0, [pc, #1304] @ 391c54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 391c0c │ │ │ │ + ldr r0, [pc, #1296] @ 391c58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 391c10 │ │ │ │ + ldr r0, [pc, #1288] @ 391c5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 391c14 │ │ │ │ + ldr r0, [pc, #1280] @ 391c60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 391c18 │ │ │ │ + ldr r0, [pc, #1272] @ 391c64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 391c1c │ │ │ │ + ldr r0, [pc, #1264] @ 391c68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 391c20 │ │ │ │ + ldr r0, [pc, #1256] @ 391c6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 391c24 │ │ │ │ + ldr r0, [pc, #1248] @ 391c70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 391c28 │ │ │ │ + ldr r0, [pc, #1240] @ 391c74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 391c2c │ │ │ │ + ldr r0, [pc, #1232] @ 391c78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 391c30 │ │ │ │ + ldr r0, [pc, #1224] @ 391c7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 391c34 │ │ │ │ + ldr r0, [pc, #1216] @ 391c80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 391c38 │ │ │ │ + ldr r0, [pc, #1208] @ 391c84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 391c3c │ │ │ │ + ldr r0, [pc, #1200] @ 391c88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 391c40 │ │ │ │ + ldr r0, [pc, #1192] @ 391c8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 391c44 │ │ │ │ + ldr r0, [pc, #1184] @ 391c90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 391c48 │ │ │ │ + ldr r0, [pc, #1176] @ 391c94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 391c4c │ │ │ │ + ldr r0, [pc, #1168] @ 391c98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 391c50 │ │ │ │ + ldr r0, [pc, #1160] @ 391c9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 391c54 │ │ │ │ + ldr r0, [pc, #1152] @ 391ca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 391c58 │ │ │ │ + ldr r0, [pc, #1144] @ 391ca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 391c5c │ │ │ │ + ldr r0, [pc, #1136] @ 391ca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 391c60 │ │ │ │ + ldr r0, [pc, #1128] @ 391cac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 391c64 │ │ │ │ + ldr r0, [pc, #1120] @ 391cb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 391c68 │ │ │ │ + ldr r0, [pc, #1112] @ 391cb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 391c6c │ │ │ │ + ldr r0, [pc, #1104] @ 391cb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 391c70 │ │ │ │ + ldr r0, [pc, #1096] @ 391cbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 391c74 │ │ │ │ + ldr r0, [pc, #1088] @ 391cc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 391c78 │ │ │ │ + ldr r0, [pc, #1080] @ 391cc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 391c7c │ │ │ │ + ldr r0, [pc, #1072] @ 391cc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 391c80 │ │ │ │ + ldr r0, [pc, #1064] @ 391ccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 391c84 │ │ │ │ + ldr r0, [pc, #1056] @ 391cd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 391c88 │ │ │ │ + ldr r0, [pc, #1048] @ 391cd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 391c8c │ │ │ │ + ldr r0, [pc, #1040] @ 391cd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 391c90 │ │ │ │ + ldr r0, [pc, #1032] @ 391cdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 391c94 │ │ │ │ + ldr r0, [pc, #1024] @ 391ce0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 391c98 │ │ │ │ + ldr r0, [pc, #1016] @ 391ce4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 391c9c │ │ │ │ + ldr r0, [pc, #1008] @ 391ce8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 391ca0 │ │ │ │ + ldr r0, [pc, #1000] @ 391cec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 391ca4 │ │ │ │ + ldr r0, [pc, #992] @ 391cf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 391ca8 │ │ │ │ + ldr r0, [pc, #984] @ 391cf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 391cac │ │ │ │ + ldr r0, [pc, #976] @ 391cf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 391cb0 │ │ │ │ + ldr r0, [pc, #968] @ 391cfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 391cb4 │ │ │ │ + ldr r0, [pc, #960] @ 391d00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 391cb8 │ │ │ │ + ldr r0, [pc, #952] @ 391d04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 391cbc │ │ │ │ + ldr r0, [pc, #944] @ 391d08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 391cc0 │ │ │ │ + ldr r0, [pc, #936] @ 391d0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 391cc4 │ │ │ │ + ldr r0, [pc, #928] @ 391d10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 391cc8 │ │ │ │ + ldr r0, [pc, #920] @ 391d14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 391ccc │ │ │ │ + ldr r0, [pc, #912] @ 391d18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 391cd0 │ │ │ │ + ldr r0, [pc, #904] @ 391d1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 391cd4 │ │ │ │ + ldr r0, [pc, #896] @ 391d20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 391cd8 │ │ │ │ + ldr r0, [pc, #888] @ 391d24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 391cdc │ │ │ │ + ldr r0, [pc, #880] @ 391d28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 391ce0 │ │ │ │ + ldr r0, [pc, #872] @ 391d2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 391ce4 │ │ │ │ + ldr r0, [pc, #864] @ 391d30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 391ce8 │ │ │ │ + ldr r0, [pc, #856] @ 391d34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 391cec │ │ │ │ + ldr r0, [pc, #848] @ 391d38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 391cf0 │ │ │ │ + ldr r0, [pc, #840] @ 391d3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 391cf4 │ │ │ │ + ldr r0, [pc, #832] @ 391d40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 391cf8 │ │ │ │ + ldr r0, [pc, #824] @ 391d44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 391cfc │ │ │ │ + ldr r0, [pc, #816] @ 391d48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq r8, lr, r0, lsr #5 │ │ │ │ - addseq r8, lr, ip, ror r2 │ │ │ │ - addseq r8, lr, r0, ror #4 │ │ │ │ - addseq r8, lr, r4, asr #4 │ │ │ │ - addseq r8, lr, r8, lsl r2 │ │ │ │ - addseq r8, lr, r8, ror #3 │ │ │ │ - @ instruction: 0x009e81b8 │ │ │ │ - addseq r8, lr, ip, lsl #3 │ │ │ │ - addseq r8, lr, r0, ror #2 │ │ │ │ - addseq r8, lr, r4, lsr r1 │ │ │ │ - addseq r8, lr, r8, lsl #2 │ │ │ │ - ldrsbeq r8, [lr], ip │ │ │ │ - ldrheq r8, [lr], r4 │ │ │ │ - addseq r8, lr, ip, lsl #1 │ │ │ │ - addseq r8, lr, r4, rrx │ │ │ │ - addseq r8, lr, r8, lsr r0 │ │ │ │ - addseq r8, lr, r8 │ │ │ │ - @ instruction: 0x009e7fd8 │ │ │ │ - addseq r7, lr, r4, lsr #31 │ │ │ │ - addseq r7, lr, r0, ror pc │ │ │ │ - addseq r7, lr, r0, asr #30 │ │ │ │ - addseq r7, lr, r4, lsl pc │ │ │ │ - addseq r7, lr, r4, ror #29 │ │ │ │ - @ instruction: 0x009e7eb8 │ │ │ │ - addseq r7, lr, r8, lsr #25 │ │ │ │ - addseq r7, lr, r0, ror #20 │ │ │ │ - addseq r7, lr, r4, ror lr │ │ │ │ - addseq r7, lr, r0, ror #24 │ │ │ │ - addseq r7, lr, ip, lsl sl │ │ │ │ - addseq r7, lr, r0, lsr lr │ │ │ │ - addseq r7, lr, r8, lsl ip │ │ │ │ - @ instruction: 0x009e79d8 │ │ │ │ - addseq r7, lr, ip, ror #27 │ │ │ │ - @ instruction: 0x009e7bd0 │ │ │ │ - umullseq r7, lr, r4, r9 │ │ │ │ - addseq r7, lr, r8, lsr #27 │ │ │ │ - addseq r7, lr, r8, lsl #23 │ │ │ │ - addseq r7, lr, r0, asr r9 │ │ │ │ - addseq r7, lr, r4, ror #26 │ │ │ │ - addseq r7, lr, r0, asr #22 │ │ │ │ - addseq r7, lr, ip, lsl #18 │ │ │ │ - addseq r7, lr, r0, lsr #26 │ │ │ │ - @ instruction: 0x009e7af8 │ │ │ │ - addseq r7, lr, r8, asr #17 │ │ │ │ - @ instruction: 0x009e7cdc │ │ │ │ - @ instruction: 0x009e7ab0 │ │ │ │ - addseq r7, lr, r4, lsl #17 │ │ │ │ - umullseq r7, lr, r8, ip │ │ │ │ - addseq r7, lr, r8, ror #20 │ │ │ │ - addseq r7, lr, r0, asr #16 │ │ │ │ + umullseq r8, lr, r4, r2 │ │ │ │ + addseq r8, lr, r0, ror r2 │ │ │ │ + addseq r8, lr, r4, asr r2 │ │ │ │ + addseq r8, lr, r8, lsr r2 │ │ │ │ + addseq r8, lr, ip, lsl #4 │ │ │ │ + @ instruction: 0x009e81dc │ │ │ │ + addseq r8, lr, ip, lsr #3 │ │ │ │ + addseq r8, lr, r0, lsl #3 │ │ │ │ + addseq r8, lr, r4, asr r1 │ │ │ │ + addseq r8, lr, r8, lsr #2 │ │ │ │ + ldrsheq r8, [lr], ip │ │ │ │ + ldrsbeq r8, [lr], r0 │ │ │ │ + addseq r8, lr, r8, lsr #1 │ │ │ │ + addseq r8, lr, r0, lsl #1 │ │ │ │ + addseq r8, lr, r8, asr r0 │ │ │ │ + addseq r8, lr, ip, lsr #32 │ │ │ │ + @ instruction: 0x009e7ffc │ │ │ │ + addseq r7, lr, ip, asr #31 │ │ │ │ + umullseq r7, lr, r8, pc @ │ │ │ │ + addseq r7, lr, r4, ror #30 │ │ │ │ + addseq r7, lr, r4, lsr pc │ │ │ │ + addseq r7, lr, r8, lsl #30 │ │ │ │ + @ instruction: 0x009e7ed8 │ │ │ │ + addseq r7, lr, ip, lsr #29 │ │ │ │ + umullseq r7, lr, ip, ip │ │ │ │ + addseq r7, lr, r4, asr sl │ │ │ │ + addseq r7, lr, r8, ror #28 │ │ │ │ addseq r7, lr, r4, asr ip │ │ │ │ - addseq r7, lr, r0, lsr #20 │ │ │ │ - @ instruction: 0x009e77fc │ │ │ │ - addseq r7, lr, r0, lsl ip │ │ │ │ - @ instruction: 0x009e79d8 │ │ │ │ - @ instruction: 0x009e77b8 │ │ │ │ - addseq r7, lr, ip, asr #23 │ │ │ │ - umullseq r7, lr, r0, r9 │ │ │ │ - addseq r7, lr, r4, ror r7 │ │ │ │ - addseq r7, lr, r8, lsl #23 │ │ │ │ - addseq r7, lr, r8, asr #18 │ │ │ │ - addseq r7, lr, r0, lsr r7 │ │ │ │ - addseq r7, lr, r4, asr #22 │ │ │ │ + addseq r7, lr, r0, lsl sl │ │ │ │ + addseq r7, lr, r4, lsr #28 │ │ │ │ + addseq r7, lr, ip, lsl #24 │ │ │ │ + addseq r7, lr, ip, asr #19 │ │ │ │ + addseq r7, lr, r0, ror #27 │ │ │ │ + addseq r7, lr, r4, asr #23 │ │ │ │ + addseq r7, lr, r8, lsl #19 │ │ │ │ + umullseq r7, lr, ip, sp │ │ │ │ + addseq r7, lr, ip, ror fp │ │ │ │ + addseq r7, lr, r4, asr #18 │ │ │ │ + addseq r7, lr, r8, asr sp │ │ │ │ + addseq r7, lr, r4, lsr fp │ │ │ │ addseq r7, lr, r0, lsl #18 │ │ │ │ - addseq r7, lr, ip, ror #13 │ │ │ │ - addseq r7, lr, r0, lsl #22 │ │ │ │ - @ instruction: 0x009e78b8 │ │ │ │ - addseq r7, lr, r8, lsr #13 │ │ │ │ - @ instruction: 0x009e7abc │ │ │ │ - addseq r7, lr, r0, ror r8 │ │ │ │ - addseq r7, lr, r4, ror #12 │ │ │ │ - addseq r7, lr, ip, lsr r6 │ │ │ │ - addseq r7, lr, r4, lsl r6 │ │ │ │ - @ instruction: 0x009e75dc │ │ │ │ - addseq r7, lr, r0, lsr #11 │ │ │ │ - addseq r7, lr, r4, ror r5 │ │ │ │ - addseq r7, lr, ip, asr #10 │ │ │ │ - addseq r7, lr, ip, lsr #10 │ │ │ │ - addseq r7, lr, r4, lsl #10 │ │ │ │ - @ instruction: 0x009e74dc │ │ │ │ - @ instruction: 0x009e74b0 │ │ │ │ - addseq r7, lr, r8, lsl #9 │ │ │ │ - addseq r7, lr, r8, ror #8 │ │ │ │ - addseq r7, lr, r4, asr #8 │ │ │ │ - addseq r7, lr, r8, lsl r4 │ │ │ │ - addseq r7, lr, ip, ror #7 │ │ │ │ - @ instruction: 0x009e73b8 │ │ │ │ - addseq r7, lr, ip, lsl #7 │ │ │ │ - addseq r7, lr, r4, asr r3 │ │ │ │ - addseq r7, lr, r8, lsr #6 │ │ │ │ - @ instruction: 0x009e72fc │ │ │ │ - @ instruction: 0x009e72d4 │ │ │ │ - addseq r7, lr, r8, lsr #5 │ │ │ │ - addseq r7, lr, ip, ror r2 │ │ │ │ - addseq r7, lr, r0, asr r2 │ │ │ │ - addseq r7, lr, r4, lsr #4 │ │ │ │ - @ instruction: 0x009e71fc │ │ │ │ - @ instruction: 0x009e71d4 │ │ │ │ - addseq r7, lr, r8, lsr #3 │ │ │ │ - addseq r7, lr, ip, ror r1 │ │ │ │ - addseq r7, lr, ip, asr #2 │ │ │ │ - addseq r7, lr, r0, lsr #2 │ │ │ │ - ldrsheq r7, [lr], r0 │ │ │ │ - ldrheq r7, [lr], r0 │ │ │ │ - addseq r7, lr, r4, lsl #1 │ │ │ │ - @ instruction: 0x009e6ff8 │ │ │ │ - addseq r7, lr, ip, asr #32 │ │ │ │ - addseq r6, lr, r0, asr #31 │ │ │ │ - addseq r7, lr, r4, lsl r0 │ │ │ │ - addseq r6, lr, r8, lsl #31 │ │ │ │ - @ instruction: 0x009e6fdc │ │ │ │ - addseq r6, lr, r0, asr pc │ │ │ │ - addseq r6, lr, r0, lsr #30 │ │ │ │ - @ instruction: 0x009e6df0 │ │ │ │ - addseq r6, lr, r4, ror #29 │ │ │ │ - @ instruction: 0x009e6db0 │ │ │ │ - addseq r6, lr, r8, lsr #29 │ │ │ │ + addseq r7, lr, r4, lsl sp │ │ │ │ + addseq r7, lr, ip, ror #21 │ │ │ │ + @ instruction: 0x009e78bc │ │ │ │ + @ instruction: 0x009e7cd0 │ │ │ │ + addseq r7, lr, r4, lsr #21 │ │ │ │ + addseq r7, lr, r8, ror r8 │ │ │ │ + addseq r7, lr, ip, lsl #25 │ │ │ │ + addseq r7, lr, ip, asr sl │ │ │ │ + addseq r7, lr, r4, lsr r8 │ │ │ │ + addseq r7, lr, r8, asr #24 │ │ │ │ + addseq r7, lr, r4, lsl sl │ │ │ │ + @ instruction: 0x009e77f0 │ │ │ │ + addseq r7, lr, r4, lsl #24 │ │ │ │ + addseq r7, lr, ip, asr #19 │ │ │ │ + addseq r7, lr, ip, lsr #15 │ │ │ │ + addseq r7, lr, r0, asr #23 │ │ │ │ + addseq r7, lr, r4, lsl #19 │ │ │ │ + addseq r7, lr, r8, ror #14 │ │ │ │ + addseq r7, lr, ip, ror fp │ │ │ │ + addseq r7, lr, ip, lsr r9 │ │ │ │ + addseq r7, lr, r4, lsr #14 │ │ │ │ + addseq r7, lr, r8, lsr fp │ │ │ │ + @ instruction: 0x009e78f4 │ │ │ │ + addseq r7, lr, r0, ror #13 │ │ │ │ + @ instruction: 0x009e7af4 │ │ │ │ + addseq r7, lr, ip, lsr #17 │ │ │ │ + umullseq r7, lr, ip, r6 │ │ │ │ + @ instruction: 0x009e7ab0 │ │ │ │ + addseq r7, lr, r4, ror #16 │ │ │ │ + addseq r7, lr, r8, asr r6 │ │ │ │ + addseq r7, lr, r0, lsr r6 │ │ │ │ + addseq r7, lr, r8, lsl #12 │ │ │ │ + @ instruction: 0x009e75d0 │ │ │ │ + umullseq r7, lr, r4, r5 │ │ │ │ + addseq r7, lr, r8, ror #10 │ │ │ │ + addseq r7, lr, r0, asr #10 │ │ │ │ + addseq r7, lr, r0, lsr #10 │ │ │ │ + @ instruction: 0x009e74f8 │ │ │ │ + @ instruction: 0x009e74d0 │ │ │ │ + addseq r7, lr, r4, lsr #9 │ │ │ │ + addseq r7, lr, ip, ror r4 │ │ │ │ + addseq r7, lr, ip, asr r4 │ │ │ │ + addseq r7, lr, r8, lsr r4 │ │ │ │ + addseq r7, lr, ip, lsl #8 │ │ │ │ + addseq r7, lr, r0, ror #7 │ │ │ │ + addseq r7, lr, ip, lsr #7 │ │ │ │ + addseq r7, lr, r0, lsl #7 │ │ │ │ + addseq r7, lr, r8, asr #6 │ │ │ │ + addseq r7, lr, ip, lsl r3 │ │ │ │ + @ instruction: 0x009e72f0 │ │ │ │ + addseq r7, lr, r8, asr #5 │ │ │ │ + umullseq r7, lr, ip, r2 │ │ │ │ + addseq r7, lr, r0, ror r2 │ │ │ │ + addseq r7, lr, r4, asr #4 │ │ │ │ + addseq r7, lr, r8, lsl r2 │ │ │ │ + @ instruction: 0x009e71f0 │ │ │ │ + addseq r7, lr, r8, asr #3 │ │ │ │ + umullseq r7, lr, ip, r1 │ │ │ │ + addseq r7, lr, r0, ror r1 │ │ │ │ + addseq r7, lr, r0, asr #2 │ │ │ │ + addseq r7, lr, r4, lsl r1 │ │ │ │ + addseq r7, lr, r4, ror #1 │ │ │ │ + addseq r7, lr, r4, lsr #1 │ │ │ │ + addseq r7, lr, r8, ror r0 │ │ │ │ + addseq r6, lr, ip, ror #31 │ │ │ │ + addseq r7, lr, r0, asr #32 │ │ │ │ + @ instruction: 0x009e6fb4 │ │ │ │ + addseq r7, lr, r8 │ │ │ │ + addseq r6, lr, ip, ror pc │ │ │ │ + @ instruction: 0x009e6fd0 │ │ │ │ + addseq r6, lr, r4, asr #30 │ │ │ │ + addseq r6, lr, r4, lsl pc │ │ │ │ + addseq r6, lr, r4, ror #27 │ │ │ │ + @ instruction: 0x009e6ed8 │ │ │ │ + addseq r6, lr, r4, lsr #27 │ │ │ │ + umullseq r6, lr, ip, lr │ │ │ │ + addseq r6, lr, r4, ror #26 │ │ │ │ + addseq r6, lr, r0, ror #28 │ │ │ │ + addseq r6, lr, r4, lsr #26 │ │ │ │ + addseq r6, lr, r4, lsr #28 │ │ │ │ + addseq r6, lr, r4, ror #25 │ │ │ │ + addseq r6, lr, r8, ror #27 │ │ │ │ + addseq r6, lr, r4, lsr #25 │ │ │ │ + addseq r6, lr, ip, lsr #27 │ │ │ │ + addseq r6, lr, r4, ror #24 │ │ │ │ addseq r6, lr, r0, ror sp │ │ │ │ - addseq r6, lr, ip, ror #28 │ │ │ │ - addseq r6, lr, r0, lsr sp │ │ │ │ - addseq r6, lr, r0, lsr lr │ │ │ │ - @ instruction: 0x009e6cf0 │ │ │ │ - @ instruction: 0x009e6df4 │ │ │ │ - @ instruction: 0x009e6cb0 │ │ │ │ - @ instruction: 0x009e6db8 │ │ │ │ - addseq r6, lr, r0, ror ip │ │ │ │ - addseq r6, lr, ip, ror sp │ │ │ │ - addseq r6, lr, r0, lsr ip │ │ │ │ - addseq r6, lr, r0, lsl #24 │ │ │ │ - @ instruction: 0x009e69b4 │ │ │ │ - addseq r6, lr, r4, ror #14 │ │ │ │ - @ instruction: 0x009e64d8 │ │ │ │ - addseq r6, lr, ip, lsr #23 │ │ │ │ - addseq r6, lr, r0, ror #18 │ │ │ │ - addseq r6, lr, ip, lsl #14 │ │ │ │ - addseq r6, lr, r0, lsl #9 │ │ │ │ - addseq r6, lr, r8, asr fp │ │ │ │ - addseq r6, lr, ip, lsl #18 │ │ │ │ + addseq r6, lr, r4, lsr #24 │ │ │ │ + @ instruction: 0x009e6bf4 │ │ │ │ + addseq r6, lr, r8, lsr #19 │ │ │ │ + addseq r6, lr, r8, asr r7 │ │ │ │ + addseq r6, lr, ip, asr #9 │ │ │ │ + addseq r6, lr, r0, lsr #23 │ │ │ │ + addseq r6, lr, r4, asr r9 │ │ │ │ + addseq r6, lr, r0, lsl #14 │ │ │ │ + addseq r6, lr, r4, ror r4 │ │ │ │ + addseq r6, lr, ip, asr #22 │ │ │ │ + addseq r6, lr, r0, lsl #18 │ │ │ │ + addseq r6, lr, r8, lsr #13 │ │ │ │ + addseq r6, lr, ip, lsl r4 │ │ │ │ + @ instruction: 0x009e6af8 │ │ │ │ + addseq r6, lr, ip, lsr #17 │ │ │ │ + addseq r6, lr, r0, asr r6 │ │ │ │ + addseq r6, lr, r4, asr #7 │ │ │ │ + addseq r6, lr, r4, lsr #21 │ │ │ │ + addseq r6, lr, r8, asr r8 │ │ │ │ + @ instruction: 0x009e65f8 │ │ │ │ + addseq r6, lr, ip, ror #6 │ │ │ │ + addseq r6, lr, r0, asr sl │ │ │ │ + addseq r6, lr, r4, lsl #16 │ │ │ │ + addseq r6, lr, r0, lsr #11 │ │ │ │ + addseq r6, lr, r4, lsl r3 │ │ │ │ + @ instruction: 0x009e69fc │ │ │ │ + @ instruction: 0x009e67b0 │ │ │ │ + addseq r6, lr, r8, asr #10 │ │ │ │ + @ instruction: 0x009e62bc │ │ │ │ + addseq r6, lr, r8, lsr #19 │ │ │ │ + addseq r6, lr, ip, asr r7 │ │ │ │ + @ instruction: 0x009e64f0 │ │ │ │ + addseq r6, lr, r4, ror #4 │ │ │ │ + addseq r6, lr, r4, asr r9 │ │ │ │ + addseq r6, lr, r8, lsl #14 │ │ │ │ + umullseq r6, lr, r8, r4 │ │ │ │ + addseq r6, lr, ip, lsl #4 │ │ │ │ + addseq r6, lr, r0, lsl #18 │ │ │ │ @ instruction: 0x009e66b4 │ │ │ │ - addseq r6, lr, r8, lsr #8 │ │ │ │ - addseq r6, lr, r4, lsl #22 │ │ │ │ - @ instruction: 0x009e68b8 │ │ │ │ - addseq r6, lr, ip, asr r6 │ │ │ │ - @ instruction: 0x009e63d0 │ │ │ │ - @ instruction: 0x009e6ab0 │ │ │ │ - addseq r6, lr, r4, ror #16 │ │ │ │ - addseq r6, lr, r4, lsl #12 │ │ │ │ - addseq r6, lr, r8, ror r3 │ │ │ │ - addseq r6, lr, ip, asr sl │ │ │ │ - addseq r6, lr, r0, lsl r8 │ │ │ │ - addseq r6, lr, ip, lsr #11 │ │ │ │ - addseq r6, lr, r0, lsr #6 │ │ │ │ - addseq r6, lr, r8, lsl #20 │ │ │ │ - @ instruction: 0x009e67bc │ │ │ │ - addseq r6, lr, r4, asr r5 │ │ │ │ - addseq r6, lr, r8, asr #5 │ │ │ │ - @ instruction: 0x009e69b4 │ │ │ │ - addseq r6, lr, r8, ror #14 │ │ │ │ - @ instruction: 0x009e64fc │ │ │ │ - addseq r6, lr, r0, ror r2 │ │ │ │ - addseq r6, lr, r0, ror #18 │ │ │ │ - addseq r6, lr, r4, lsl r7 │ │ │ │ - addseq r6, lr, r4, lsr #9 │ │ │ │ - addseq r6, lr, r8, lsl r2 │ │ │ │ - addseq r6, lr, ip, lsl #18 │ │ │ │ - addseq r6, lr, r0, asr #13 │ │ │ │ - addseq r6, lr, ip, asr #8 │ │ │ │ - addseq r6, lr, r0, asr #3 │ │ │ │ - @ instruction: 0x009e68b8 │ │ │ │ - addseq r6, lr, ip, ror #12 │ │ │ │ - @ instruction: 0x009e63f4 │ │ │ │ - addseq r6, lr, r8, ror #2 │ │ │ │ - addseq r6, lr, r4, ror #16 │ │ │ │ - addseq r6, lr, r8, lsl r6 │ │ │ │ - umullseq r6, lr, ip, r3 │ │ │ │ - addseq r6, lr, r0, lsl r1 │ │ │ │ - addseq r6, lr, r0, lsl r8 │ │ │ │ - addseq r6, lr, r4, asr #11 │ │ │ │ - addseq r6, lr, r4, asr #6 │ │ │ │ - ldrheq r6, [lr], r8 │ │ │ │ - @ instruction: 0x009e67bc │ │ │ │ - addseq r6, lr, r0, ror r5 │ │ │ │ - addseq r6, lr, ip, ror #5 │ │ │ │ - addseq r6, lr, r0, rrx │ │ │ │ - addseq r6, lr, r8, ror #14 │ │ │ │ - addseq r6, lr, ip, lsl r5 │ │ │ │ - umullseq r6, lr, r4, r2 │ │ │ │ - addseq r6, lr, r8 │ │ │ │ - addseq r6, lr, r4, lsl r7 │ │ │ │ - addseq r6, lr, r8, asr #9 │ │ │ │ - addseq r6, lr, ip, lsr r2 │ │ │ │ - @ instruction: 0x009e5fb0 │ │ │ │ - addseq r5, lr, r0, lsl #31 │ │ │ │ - addseq r5, lr, ip, asr sp │ │ │ │ - addseq r5, lr, r8, lsr fp │ │ │ │ - addseq r5, lr, r8, lsl r9 │ │ │ │ - addseq r5, lr, ip, lsl #14 │ │ │ │ - addseq r5, lr, r0, lsl #10 │ │ │ │ - addseq r5, lr, r4, lsl pc │ │ │ │ - @ instruction: 0x009e5cf0 │ │ │ │ - addseq r5, lr, ip, asr #21 │ │ │ │ - @ instruction: 0x009e58b0 │ │ │ │ - addseq r5, lr, r4, lsr #13 │ │ │ │ - umullseq r5, lr, r8, r4 │ │ │ │ - addseq r5, lr, r4, asr #16 │ │ │ │ - addseq r5, lr, r0, lsr #12 │ │ │ │ - @ instruction: 0x009e53fc │ │ │ │ - addseq r5, lr, r4, ror #3 │ │ │ │ - @ instruction: 0x009e4fd8 │ │ │ │ - addseq r4, lr, ip, asr #27 │ │ │ │ - @ instruction: 0x009e57d8 │ │ │ │ - @ instruction: 0x009e55b4 │ │ │ │ - umullseq r5, lr, r0, r3 │ │ │ │ - addseq r5, lr, ip, ror r1 │ │ │ │ - addseq r4, lr, r0, ror pc │ │ │ │ - addseq r4, lr, r4, ror #26 │ │ │ │ - addseq r5, lr, ip, ror #14 │ │ │ │ - addseq r5, lr, r8, asr #10 │ │ │ │ - addseq r5, lr, r4, lsr #6 │ │ │ │ - addseq r5, lr, r4, lsl r1 │ │ │ │ - addseq r4, lr, r8, lsl #30 │ │ │ │ - @ instruction: 0x009e4cfc │ │ │ │ + addseq r6, lr, r0, asr #8 │ │ │ │ + @ instruction: 0x009e61b4 │ │ │ │ + addseq r6, lr, ip, lsr #17 │ │ │ │ + addseq r6, lr, r0, ror #12 │ │ │ │ + addseq r6, lr, r8, ror #7 │ │ │ │ + addseq r6, lr, ip, asr r1 │ │ │ │ + addseq r6, lr, r8, asr r8 │ │ │ │ + addseq r6, lr, ip, lsl #12 │ │ │ │ + umullseq r6, lr, r0, r3 │ │ │ │ + addseq r6, lr, r4, lsl #2 │ │ │ │ + addseq r6, lr, r4, lsl #16 │ │ │ │ + @ instruction: 0x009e65b8 │ │ │ │ + addseq r6, lr, r8, lsr r3 │ │ │ │ + addseq r6, lr, ip, lsr #1 │ │ │ │ + @ instruction: 0x009e67b0 │ │ │ │ + addseq r6, lr, r4, ror #10 │ │ │ │ + addseq r6, lr, r0, ror #5 │ │ │ │ + addseq r6, lr, r4, asr r0 │ │ │ │ + addseq r6, lr, ip, asr r7 │ │ │ │ + addseq r6, lr, r0, lsl r5 │ │ │ │ + addseq r6, lr, r8, lsl #5 │ │ │ │ + @ instruction: 0x009e5ffc │ │ │ │ + addseq r6, lr, r8, lsl #14 │ │ │ │ + @ instruction: 0x009e64bc │ │ │ │ + addseq r6, lr, r0, lsr r2 │ │ │ │ + addseq r5, lr, r4, lsr #31 │ │ │ │ + addseq r5, lr, r4, ror pc │ │ │ │ + addseq r5, lr, r0, asr sp │ │ │ │ + addseq r5, lr, ip, lsr #22 │ │ │ │ + addseq r5, lr, ip, lsl #18 │ │ │ │ addseq r5, lr, r0, lsl #14 │ │ │ │ - @ instruction: 0x009e54dc │ │ │ │ - @ instruction: 0x009e52b8 │ │ │ │ - addseq r5, lr, ip, lsr #1 │ │ │ │ - addseq r4, lr, r0, lsr #29 │ │ │ │ - umullseq r4, lr, r4, ip │ │ │ │ + @ instruction: 0x009e54f4 │ │ │ │ + addseq r5, lr, r8, lsl #30 │ │ │ │ + addseq r5, lr, r4, ror #25 │ │ │ │ + addseq r5, lr, r0, asr #21 │ │ │ │ + addseq r5, lr, r4, lsr #17 │ │ │ │ umullseq r5, lr, r8, r6 │ │ │ │ - addseq r5, lr, r4, ror r4 │ │ │ │ - addseq r5, lr, r0, asr r2 │ │ │ │ - addseq r5, lr, r4, asr #32 │ │ │ │ - addseq r4, lr, r8, lsr lr │ │ │ │ - addseq r4, lr, ip, lsr #24 │ │ │ │ - addseq r5, lr, r0, lsr r6 │ │ │ │ - addseq r5, lr, ip, lsl #8 │ │ │ │ - addseq r5, lr, r8, ror #3 │ │ │ │ - @ instruction: 0x009e4fdc │ │ │ │ - @ instruction: 0x009e4dd0 │ │ │ │ - addseq r4, lr, r4, asr #23 │ │ │ │ - addseq r5, lr, r8, asr #11 │ │ │ │ - addseq r5, lr, r4, lsr #7 │ │ │ │ - addseq r5, lr, r0, lsl #3 │ │ │ │ - addseq r4, lr, r4, ror pc │ │ │ │ - addseq r4, lr, r8, ror #26 │ │ │ │ - addseq r4, lr, ip, asr fp │ │ │ │ - addseq r5, lr, r0, ror #10 │ │ │ │ - addseq r5, lr, ip, lsr r3 │ │ │ │ - addseq r5, lr, r8, lsl r1 │ │ │ │ - addseq r4, lr, ip, lsl #30 │ │ │ │ - addseq r4, lr, r0, lsl #26 │ │ │ │ - @ instruction: 0x009e4af4 │ │ │ │ - @ instruction: 0x009e54f8 │ │ │ │ - @ instruction: 0x009e52d4 │ │ │ │ - ldrheq r5, [lr], r0 │ │ │ │ - addseq r4, lr, r4, lsr #29 │ │ │ │ - umullseq r4, lr, r8, ip │ │ │ │ - addseq r4, lr, ip, lsl #21 │ │ │ │ - umullseq r5, lr, r0, r4 │ │ │ │ - addseq r5, lr, ip, ror #4 │ │ │ │ - addseq r5, lr, r8, asr #32 │ │ │ │ - addseq r4, lr, ip, lsr lr │ │ │ │ - addseq r4, lr, r0, lsr ip │ │ │ │ - addseq r4, lr, r4, lsr #20 │ │ │ │ - addseq r5, lr, r8, lsr #8 │ │ │ │ - addseq r5, lr, r4, lsl #4 │ │ │ │ - addseq r4, lr, r0, ror #31 │ │ │ │ - @ instruction: 0x009e4dd4 │ │ │ │ - addseq r4, lr, r8, asr #23 │ │ │ │ - @ instruction: 0x009e49bc │ │ │ │ - addseq r5, lr, r0, asr #7 │ │ │ │ - umullseq r5, lr, ip, r1 │ │ │ │ - addseq r4, lr, r8, ror pc │ │ │ │ - addseq r4, lr, ip, ror #26 │ │ │ │ - addseq r4, lr, r0, ror #22 │ │ │ │ - addseq r4, lr, r4, asr r9 │ │ │ │ - addseq r5, lr, r8, asr r3 │ │ │ │ - addseq r5, lr, r4, lsr r1 │ │ │ │ - addseq r4, lr, r0, lsl pc │ │ │ │ - addseq r4, lr, r4, lsl #26 │ │ │ │ - @ instruction: 0x009e4af8 │ │ │ │ - addseq r4, lr, ip, ror #17 │ │ │ │ - @ instruction: 0x009e52f0 │ │ │ │ - addseq r5, lr, ip, asr #1 │ │ │ │ - addseq r4, lr, r8, lsr #29 │ │ │ │ - umullseq r4, lr, ip, ip │ │ │ │ - umullseq r4, lr, r0, sl │ │ │ │ - addseq r4, lr, r4, lsl #17 │ │ │ │ - addseq r4, lr, r8, asr r8 │ │ │ │ - addseq r4, lr, r8, asr #14 │ │ │ │ - addseq r4, lr, r8, lsl r6 │ │ │ │ - addseq r4, lr, r8, asr #9 │ │ │ │ - addseq r4, lr, r4, ror #6 │ │ │ │ - addseq r4, lr, r8, lsr r2 │ │ │ │ - addseq r4, lr, ip, lsl #2 │ │ │ │ - addseq fp, lr, ip, ror #7 │ │ │ │ - addseq fp, lr, r8, ror #4 │ │ │ │ - addseq fp, lr, r0, asr #1 │ │ │ │ - addseq sl, lr, r8, ror #30 │ │ │ │ - addseq sl, lr, r8, asr #27 │ │ │ │ - addseq fp, lr, r8, ror #12 │ │ │ │ - @ instruction: 0x009eb4bc │ │ │ │ - addseq fp, lr, r0, ror r3 │ │ │ │ - addseq fp, lr, r4, ror #3 │ │ │ │ - addseq fp, lr, r8, lsr r0 │ │ │ │ - addseq sl, lr, ip, ror #29 │ │ │ │ - addseq sl, lr, r0, asr #26 │ │ │ │ - addseq sl, lr, r8, lsl #26 │ │ │ │ - addseq sl, lr, r4, ror #20 │ │ │ │ - umullseq sl, lr, r8, r7 │ │ │ │ - @ instruction: 0x009ea4d0 │ │ │ │ - addseq sl, lr, ip, lsr #25 │ │ │ │ - addseq sl, lr, r8, lsl #20 │ │ │ │ - addseq sl, lr, ip, lsr r7 │ │ │ │ - addseq sl, lr, r8, ror r4 │ │ │ │ - addseq sl, lr, r0, asr ip │ │ │ │ - addseq sl, lr, ip, lsr #19 │ │ │ │ - addseq sl, lr, r0, ror #13 │ │ │ │ - addseq sl, lr, r0, lsr #8 │ │ │ │ - @ instruction: 0x009eabf4 │ │ │ │ - addseq sl, lr, r0, asr r9 │ │ │ │ - addseq sl, lr, r4, lsl #13 │ │ │ │ - addseq sl, lr, r8, asr #7 │ │ │ │ - umullseq sl, lr, r8, fp │ │ │ │ - @ instruction: 0x009ea8f4 │ │ │ │ - addseq sl, lr, r8, lsr #12 │ │ │ │ - addseq sl, lr, r0, ror r3 │ │ │ │ - addseq sl, lr, ip, lsr fp │ │ │ │ - umullseq sl, lr, r8, r8 │ │ │ │ - addseq sl, lr, ip, asr #11 │ │ │ │ - addseq sl, lr, r8, lsl r3 │ │ │ │ - addseq sl, lr, r4, ror #21 │ │ │ │ - addseq sl, lr, ip, lsr r8 │ │ │ │ - addseq sl, lr, r0, ror r5 │ │ │ │ - addseq sl, lr, r0, asr #5 │ │ │ │ - addseq sl, lr, ip, lsl #21 │ │ │ │ - addseq sl, lr, r0, ror #15 │ │ │ │ - addseq sl, lr, r4, lsl r5 │ │ │ │ - addseq sl, lr, r8, ror #4 │ │ │ │ - addseq sl, lr, r4, lsr sl │ │ │ │ - addseq sl, lr, r4, lsl #15 │ │ │ │ - @ instruction: 0x009ea4b8 │ │ │ │ - addseq sl, lr, r0, lsl r2 │ │ │ │ - @ instruction: 0x009ea9dc │ │ │ │ - addseq sl, lr, r8, lsr #14 │ │ │ │ - addseq sl, lr, ip, asr r4 │ │ │ │ - @ instruction: 0x009ea1b8 │ │ │ │ - addseq sl, lr, r4, lsl #19 │ │ │ │ - addseq sl, lr, ip, asr #13 │ │ │ │ - addseq sl, lr, r0, lsl #8 │ │ │ │ - addseq sl, lr, r0, ror #2 │ │ │ │ - addseq sl, lr, ip, lsr #18 │ │ │ │ - addseq sl, lr, r0, ror r6 │ │ │ │ - addseq sl, lr, r4, lsr #7 │ │ │ │ - addseq sl, lr, r8, lsl #2 │ │ │ │ - @ instruction: 0x009ea8d4 │ │ │ │ - addseq sl, lr, r4, lsl r6 │ │ │ │ - addseq sl, lr, r8, asr #6 │ │ │ │ - ldrheq sl, [lr], r0 │ │ │ │ - addseq sl, lr, ip, ror r8 │ │ │ │ - @ instruction: 0x009ea5b8 │ │ │ │ - addseq sl, lr, ip, ror #5 │ │ │ │ - addseq sl, lr, r8, asr r0 │ │ │ │ - addseq sl, lr, r4, lsr #16 │ │ │ │ - addseq sl, lr, ip, asr r5 │ │ │ │ - umullseq sl, lr, r0, r2 │ │ │ │ - addseq sl, lr, r0 │ │ │ │ - addseq sl, lr, ip, asr #15 │ │ │ │ - addseq sl, lr, r0, lsl #10 │ │ │ │ - addseq sl, lr, r4, lsr r2 │ │ │ │ - addseq r9, lr, r8, lsr #31 │ │ │ │ - addseq r9, lr, r0, ror pc │ │ │ │ - addseq r9, lr, ip, asr #25 │ │ │ │ - addseq r9, lr, r0, lsl #20 │ │ │ │ - addseq r9, lr, r8, lsr r7 │ │ │ │ - addseq r9, lr, r4, lsl pc │ │ │ │ - addseq r9, lr, r0, ror ip │ │ │ │ - addseq r9, lr, r4, lsr #19 │ │ │ │ - addseq r9, lr, r0, ror #13 │ │ │ │ - @ instruction: 0x009e9eb8 │ │ │ │ - addseq r9, lr, r4, lsl ip │ │ │ │ - addseq r9, lr, r8, asr #18 │ │ │ │ - addseq r9, lr, r8, lsl #13 │ │ │ │ - addseq r9, lr, ip, asr lr │ │ │ │ - @ instruction: 0x009e9bb8 │ │ │ │ - addseq r9, lr, ip, ror #17 │ │ │ │ - addseq r9, lr, r0, lsr r6 │ │ │ │ - addseq r9, lr, r0, lsl #28 │ │ │ │ - addseq r9, lr, ip, asr fp │ │ │ │ - umullseq r9, lr, r0, r8 │ │ │ │ - @ instruction: 0x009e95d8 │ │ │ │ - addseq r9, lr, r4, lsr #27 │ │ │ │ - addseq r9, lr, r0, lsl #22 │ │ │ │ - addseq r9, lr, r4, lsr r8 │ │ │ │ - addseq r9, lr, r0, lsl #11 │ │ │ │ - addseq r9, lr, ip, asr #26 │ │ │ │ - addseq r9, lr, r4, lsr #21 │ │ │ │ - @ instruction: 0x009e97d8 │ │ │ │ - addseq r9, lr, r8, lsr #10 │ │ │ │ - @ instruction: 0x009e9cf4 │ │ │ │ - addseq r9, lr, r8, asr #20 │ │ │ │ - addseq r9, lr, ip, ror r7 │ │ │ │ - @ instruction: 0x009e94d0 │ │ │ │ - umullseq r9, lr, ip, ip │ │ │ │ - addseq r9, lr, ip, ror #19 │ │ │ │ - addseq r9, lr, r0, lsr #14 │ │ │ │ - addseq r9, lr, r8, ror r4 │ │ │ │ - addseq r9, lr, r4, asr #24 │ │ │ │ - umullseq r9, lr, r0, r9 │ │ │ │ - ldr r0, [pc, #-828] @ 391d00 │ │ │ │ + addseq r5, lr, ip, lsl #9 │ │ │ │ + addseq r5, lr, r8, lsr r8 │ │ │ │ + addseq r5, lr, r4, lsl r6 │ │ │ │ + @ instruction: 0x009e53f0 │ │ │ │ + @ instruction: 0x009e51d8 │ │ │ │ + addseq r4, lr, ip, asr #31 │ │ │ │ + addseq r4, lr, r0, asr #27 │ │ │ │ + addseq r5, lr, ip, asr #15 │ │ │ │ + addseq r5, lr, r8, lsr #11 │ │ │ │ + addseq r5, lr, r4, lsl #7 │ │ │ │ + addseq r5, lr, r0, ror r1 │ │ │ │ + addseq r4, lr, r4, ror #30 │ │ │ │ + addseq r4, lr, r8, asr sp │ │ │ │ + addseq r5, lr, r0, ror #14 │ │ │ │ + addseq r5, lr, ip, lsr r5 │ │ │ │ + addseq r5, lr, r8, lsl r3 │ │ │ │ + addseq r5, lr, r8, lsl #2 │ │ │ │ + @ instruction: 0x009e4efc │ │ │ │ + @ instruction: 0x009e4cf0 │ │ │ │ + @ instruction: 0x009e56f4 │ │ │ │ + @ instruction: 0x009e54d0 │ │ │ │ + addseq r5, lr, ip, lsr #5 │ │ │ │ + addseq r5, lr, r0, lsr #1 │ │ │ │ + umullseq r4, lr, r4, lr │ │ │ │ + addseq r4, lr, r8, lsl #25 │ │ │ │ + addseq r5, lr, ip, lsl #13 │ │ │ │ + addseq r5, lr, r8, ror #8 │ │ │ │ + addseq r5, lr, r4, asr #4 │ │ │ │ + addseq r5, lr, r8, lsr r0 │ │ │ │ + addseq r4, lr, ip, lsr #28 │ │ │ │ + addseq r4, lr, r0, lsr #24 │ │ │ │ + addseq r5, lr, r4, lsr #12 │ │ │ │ + addseq r5, lr, r0, lsl #8 │ │ │ │ + @ instruction: 0x009e51dc │ │ │ │ + @ instruction: 0x009e4fd0 │ │ │ │ + addseq r4, lr, r4, asr #27 │ │ │ │ + @ instruction: 0x009e4bb8 │ │ │ │ + @ instruction: 0x009e55bc │ │ │ │ + umullseq r5, lr, r8, r3 │ │ │ │ + addseq r5, lr, r4, ror r1 │ │ │ │ + addseq r4, lr, r8, ror #30 │ │ │ │ + addseq r4, lr, ip, asr sp │ │ │ │ + addseq r4, lr, r0, asr fp │ │ │ │ + addseq r5, lr, r4, asr r5 │ │ │ │ + addseq r5, lr, r0, lsr r3 │ │ │ │ + addseq r5, lr, ip, lsl #2 │ │ │ │ + addseq r4, lr, r0, lsl #30 │ │ │ │ + @ instruction: 0x009e4cf4 │ │ │ │ + addseq r4, lr, r8, ror #21 │ │ │ │ + addseq r5, lr, ip, ror #9 │ │ │ │ + addseq r5, lr, r8, asr #5 │ │ │ │ + addseq r5, lr, r4, lsr #1 │ │ │ │ + umullseq r4, lr, r8, lr │ │ │ │ + addseq r4, lr, ip, lsl #25 │ │ │ │ + addseq r4, lr, r0, lsl #21 │ │ │ │ + addseq r5, lr, r4, lsl #9 │ │ │ │ + addseq r5, lr, r0, ror #4 │ │ │ │ + addseq r5, lr, ip, lsr r0 │ │ │ │ + addseq r4, lr, r0, lsr lr │ │ │ │ + addseq r4, lr, r4, lsr #24 │ │ │ │ + addseq r4, lr, r8, lsl sl │ │ │ │ + addseq r5, lr, ip, lsl r4 │ │ │ │ + @ instruction: 0x009e51f8 │ │ │ │ + @ instruction: 0x009e4fd4 │ │ │ │ + addseq r4, lr, r8, asr #27 │ │ │ │ + @ instruction: 0x009e4bbc │ │ │ │ + @ instruction: 0x009e49b0 │ │ │ │ + @ instruction: 0x009e53b4 │ │ │ │ + umullseq r5, lr, r0, r1 │ │ │ │ + addseq r4, lr, ip, ror #30 │ │ │ │ + addseq r4, lr, r0, ror #26 │ │ │ │ + addseq r4, lr, r4, asr fp │ │ │ │ + addseq r4, lr, r8, asr #18 │ │ │ │ + addseq r5, lr, ip, asr #6 │ │ │ │ + addseq r5, lr, r8, lsr #2 │ │ │ │ + addseq r4, lr, r4, lsl #30 │ │ │ │ + @ instruction: 0x009e4cf8 │ │ │ │ + addseq r4, lr, ip, ror #21 │ │ │ │ + addseq r4, lr, r0, ror #17 │ │ │ │ + addseq r5, lr, r4, ror #5 │ │ │ │ + addseq r5, lr, r0, asr #1 │ │ │ │ + umullseq r4, lr, ip, lr │ │ │ │ + umullseq r4, lr, r0, ip │ │ │ │ + addseq r4, lr, r4, lsl #21 │ │ │ │ + addseq r4, lr, r8, ror r8 │ │ │ │ + addseq r4, lr, ip, asr #16 │ │ │ │ + addseq r4, lr, ip, lsr r7 │ │ │ │ + addseq r4, lr, ip, lsl #12 │ │ │ │ + @ instruction: 0x009e44bc │ │ │ │ + addseq r4, lr, r8, asr r3 │ │ │ │ + addseq r4, lr, ip, lsr #4 │ │ │ │ + addseq r4, lr, r0, lsl #2 │ │ │ │ + addseq fp, lr, r0, ror #7 │ │ │ │ + addseq fp, lr, ip, asr r2 │ │ │ │ + ldrheq fp, [lr], r4 │ │ │ │ + addseq sl, lr, ip, asr pc │ │ │ │ + @ instruction: 0x009eadbc │ │ │ │ + addseq fp, lr, ip, asr r6 │ │ │ │ + @ instruction: 0x009eb4b0 │ │ │ │ + addseq fp, lr, r4, ror #6 │ │ │ │ + @ instruction: 0x009eb1d8 │ │ │ │ + addseq fp, lr, ip, lsr #32 │ │ │ │ + addseq sl, lr, r0, ror #29 │ │ │ │ + addseq sl, lr, r4, lsr sp │ │ │ │ + @ instruction: 0x009eacfc │ │ │ │ + addseq sl, lr, r8, asr sl │ │ │ │ + addseq sl, lr, ip, lsl #15 │ │ │ │ + addseq sl, lr, r4, asr #9 │ │ │ │ + addseq sl, lr, r0, lsr #25 │ │ │ │ + @ instruction: 0x009ea9fc │ │ │ │ + addseq sl, lr, r0, lsr r7 │ │ │ │ + addseq sl, lr, ip, ror #8 │ │ │ │ + addseq sl, lr, r4, asr #24 │ │ │ │ + addseq sl, lr, r0, lsr #19 │ │ │ │ + @ instruction: 0x009ea6d4 │ │ │ │ + addseq sl, lr, r4, lsl r4 │ │ │ │ + addseq sl, lr, r8, ror #23 │ │ │ │ + addseq sl, lr, r4, asr #18 │ │ │ │ + addseq sl, lr, r8, ror r6 │ │ │ │ + @ instruction: 0x009ea3bc │ │ │ │ + addseq sl, lr, ip, lsl #23 │ │ │ │ + addseq sl, lr, r8, ror #17 │ │ │ │ + addseq sl, lr, ip, lsl r6 │ │ │ │ + addseq sl, lr, r4, ror #6 │ │ │ │ + addseq sl, lr, r0, lsr fp │ │ │ │ + addseq sl, lr, ip, lsl #17 │ │ │ │ + addseq sl, lr, r0, asr #11 │ │ │ │ + addseq sl, lr, ip, lsl #6 │ │ │ │ + @ instruction: 0x009eaad8 │ │ │ │ + addseq sl, lr, r0, lsr r8 │ │ │ │ + addseq sl, lr, r4, ror #10 │ │ │ │ + @ instruction: 0x009ea2b4 │ │ │ │ + addseq sl, lr, r0, lsl #21 │ │ │ │ + @ instruction: 0x009ea7d4 │ │ │ │ + addseq sl, lr, r8, lsl #10 │ │ │ │ + addseq sl, lr, ip, asr r2 │ │ │ │ + addseq sl, lr, r8, lsr #20 │ │ │ │ + addseq sl, lr, r8, ror r7 │ │ │ │ + addseq sl, lr, ip, lsr #9 │ │ │ │ + addseq sl, lr, r4, lsl #4 │ │ │ │ + @ instruction: 0x009ea9d0 │ │ │ │ + addseq sl, lr, ip, lsl r7 │ │ │ │ + addseq sl, lr, r0, asr r4 │ │ │ │ + addseq sl, lr, ip, lsr #3 │ │ │ │ + addseq sl, lr, r8, ror r9 │ │ │ │ + addseq sl, lr, r0, asr #13 │ │ │ │ + @ instruction: 0x009ea3f4 │ │ │ │ + addseq sl, lr, r4, asr r1 │ │ │ │ + addseq sl, lr, r0, lsr #18 │ │ │ │ + addseq sl, lr, r4, ror #12 │ │ │ │ + umullseq sl, lr, r8, r3 │ │ │ │ + ldrsheq sl, [lr], ip │ │ │ │ + addseq sl, lr, r8, asr #17 │ │ │ │ + addseq sl, lr, r8, lsl #12 │ │ │ │ + addseq sl, lr, ip, lsr r3 │ │ │ │ + addseq sl, lr, r4, lsr #1 │ │ │ │ + addseq sl, lr, r0, ror r8 │ │ │ │ + addseq sl, lr, ip, lsr #11 │ │ │ │ + addseq sl, lr, r0, ror #5 │ │ │ │ + addseq sl, lr, ip, asr #32 │ │ │ │ + addseq sl, lr, r8, lsl r8 │ │ │ │ + addseq sl, lr, r0, asr r5 │ │ │ │ + addseq sl, lr, r4, lsl #5 │ │ │ │ + @ instruction: 0x009e9ff4 │ │ │ │ + addseq sl, lr, r0, asr #15 │ │ │ │ + @ instruction: 0x009ea4f4 │ │ │ │ + addseq sl, lr, r8, lsr #4 │ │ │ │ + umullseq r9, lr, ip, pc @ │ │ │ │ + addseq r9, lr, r4, ror #30 │ │ │ │ + addseq r9, lr, r0, asr #25 │ │ │ │ + @ instruction: 0x009e99f4 │ │ │ │ + addseq r9, lr, ip, lsr #14 │ │ │ │ + addseq r9, lr, r8, lsl #30 │ │ │ │ + addseq r9, lr, r4, ror #24 │ │ │ │ + umullseq r9, lr, r8, r9 │ │ │ │ + @ instruction: 0x009e96d4 │ │ │ │ + addseq r9, lr, ip, lsr #29 │ │ │ │ + addseq r9, lr, r8, lsl #24 │ │ │ │ + addseq r9, lr, ip, lsr r9 │ │ │ │ + addseq r9, lr, ip, ror r6 │ │ │ │ + addseq r9, lr, r0, asr lr │ │ │ │ + addseq r9, lr, ip, lsr #23 │ │ │ │ + addseq r9, lr, r0, ror #17 │ │ │ │ + addseq r9, lr, r4, lsr #12 │ │ │ │ + @ instruction: 0x009e9df4 │ │ │ │ + addseq r9, lr, r0, asr fp │ │ │ │ + addseq r9, lr, r4, lsl #17 │ │ │ │ + addseq r9, lr, ip, asr #11 │ │ │ │ + umullseq r9, lr, r8, sp │ │ │ │ + @ instruction: 0x009e9af4 │ │ │ │ + addseq r9, lr, r8, lsr #16 │ │ │ │ + addseq r9, lr, r4, ror r5 │ │ │ │ + addseq r9, lr, r0, asr #26 │ │ │ │ + umullseq r9, lr, r8, sl │ │ │ │ + addseq r9, lr, ip, asr #15 │ │ │ │ + addseq r9, lr, ip, lsl r5 │ │ │ │ + addseq r9, lr, r8, ror #25 │ │ │ │ + addseq r9, lr, ip, lsr sl │ │ │ │ + addseq r9, lr, r0, ror r7 │ │ │ │ + addseq r9, lr, r4, asr #9 │ │ │ │ + umullseq r9, lr, r0, ip │ │ │ │ + addseq r9, lr, r0, ror #19 │ │ │ │ + addseq r9, lr, r4, lsl r7 │ │ │ │ + addseq r9, lr, ip, ror #8 │ │ │ │ + addseq r9, lr, r8, lsr ip │ │ │ │ + addseq r9, lr, r4, lsl #19 │ │ │ │ + ldr r0, [pc, #-828] @ 391d4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 391d04 │ │ │ │ + ldr r0, [pc, #-836] @ 391d50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 391d08 │ │ │ │ + ldr r0, [pc, #-844] @ 391d54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 391d0c │ │ │ │ + ldr r0, [pc, #-852] @ 391d58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 391d10 │ │ │ │ + ldr r0, [pc, #-860] @ 391d5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 391d14 │ │ │ │ + ldr r0, [pc, #-868] @ 391d60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 391d18 │ │ │ │ + ldr r0, [pc, #-876] @ 391d64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 391d1c │ │ │ │ + ldr r0, [pc, #-884] @ 391d68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 391d20 │ │ │ │ + ldr r0, [pc, #-892] @ 391d6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 391d24 │ │ │ │ + ldr r0, [pc, #-900] @ 391d70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 391d28 │ │ │ │ + ldr r0, [pc, #-908] @ 391d74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 391d2c │ │ │ │ + ldr r0, [pc, #-916] @ 391d78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 391d30 │ │ │ │ + ldr r0, [pc, #-924] @ 391d7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 391d34 │ │ │ │ + ldr r0, [pc, #-932] @ 391d80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 391d38 │ │ │ │ + ldr r0, [pc, #-940] @ 391d84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 391d3c │ │ │ │ + ldr r0, [pc, #-948] @ 391d88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 391d40 │ │ │ │ + ldr r0, [pc, #-956] @ 391d8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 391d44 │ │ │ │ + ldr r0, [pc, #-964] @ 391d90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 391d48 │ │ │ │ + ldr r0, [pc, #-972] @ 391d94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 391d4c │ │ │ │ + ldr r0, [pc, #-980] @ 391d98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 391d50 │ │ │ │ + ldr r0, [pc, #-988] @ 391d9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 391d54 │ │ │ │ + ldr r0, [pc, #-996] @ 391da0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 391d58 │ │ │ │ + ldr r0, [pc, #-1004] @ 391da4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 391d5c │ │ │ │ + ldr r0, [pc, #-1012] @ 391da8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 391d60 │ │ │ │ + ldr r0, [pc, #-1020] @ 391dac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 391d64 │ │ │ │ + ldr r0, [pc, #-1028] @ 391db0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 391d68 │ │ │ │ + ldr r0, [pc, #-1036] @ 391db4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 391d6c │ │ │ │ + ldr r0, [pc, #-1044] @ 391db8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 391d70 │ │ │ │ + ldr r0, [pc, #-1052] @ 391dbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 391d74 │ │ │ │ + ldr r0, [pc, #-1060] @ 391dc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 391d78 │ │ │ │ + ldr r0, [pc, #-1068] @ 391dc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 391d7c │ │ │ │ + ldr r0, [pc, #-1076] @ 391dc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 391d80 │ │ │ │ + ldr r0, [pc, #-1084] @ 391dcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 391d84 │ │ │ │ + ldr r0, [pc, #-1092] @ 391dd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 391d88 │ │ │ │ + ldr r0, [pc, #-1100] @ 391dd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 391d8c │ │ │ │ + ldr r0, [pc, #-1108] @ 391dd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 391d90 │ │ │ │ + ldr r0, [pc, #-1116] @ 391ddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 391d94 │ │ │ │ + ldr r0, [pc, #-1124] @ 391de0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 391d98 │ │ │ │ + ldr r0, [pc, #-1132] @ 391de4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 391d9c │ │ │ │ + ldr r0, [pc, #-1140] @ 391de8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 391da0 │ │ │ │ + ldr r0, [pc, #-1148] @ 391dec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 391da4 │ │ │ │ + ldr r0, [pc, #-1156] @ 391df0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 391da8 │ │ │ │ + ldr r0, [pc, #-1164] @ 391df4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 391dac │ │ │ │ + ldr r0, [pc, #-1172] @ 391df8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 391db0 │ │ │ │ + ldr r0, [pc, #-1180] @ 391dfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 391db4 │ │ │ │ + ldr r0, [pc, #-1188] @ 391e00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 391db8 │ │ │ │ + ldr r0, [pc, #-1196] @ 391e04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 391dbc │ │ │ │ + ldr r0, [pc, #-1204] @ 391e08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 391dc0 │ │ │ │ + ldr r0, [pc, #-1212] @ 391e0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 391dc4 │ │ │ │ + ldr r0, [pc, #-1220] @ 391e10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 391dc8 │ │ │ │ + ldr r0, [pc, #-1228] @ 391e14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 391dcc │ │ │ │ + ldr r0, [pc, #-1236] @ 391e18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 391dd0 │ │ │ │ + ldr r0, [pc, #-1244] @ 391e1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 391dd4 │ │ │ │ + ldr r0, [pc, #-1252] @ 391e20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 391dd8 │ │ │ │ + ldr r0, [pc, #-1260] @ 391e24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 391ddc │ │ │ │ + ldr r0, [pc, #-1268] @ 391e28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 391de0 │ │ │ │ + ldr r0, [pc, #-1276] @ 391e2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 391de4 │ │ │ │ + ldr r0, [pc, #-1284] @ 391e30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 391de8 │ │ │ │ + ldr r0, [pc, #-1292] @ 391e34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 391dec │ │ │ │ + ldr r0, [pc, #-1300] @ 391e38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 391df0 │ │ │ │ + ldr r0, [pc, #-1308] @ 391e3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 391df4 │ │ │ │ + ldr r0, [pc, #-1316] @ 391e40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 391df8 │ │ │ │ + ldr r0, [pc, #-1324] @ 391e44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 391dfc │ │ │ │ + ldr r0, [pc, #-1332] @ 391e48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 391e00 │ │ │ │ + ldr r0, [pc, #-1340] @ 391e4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 391e04 │ │ │ │ + ldr r0, [pc, #-1348] @ 391e50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 391e08 │ │ │ │ + ldr r0, [pc, #-1356] @ 391e54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 391e0c │ │ │ │ + ldr r0, [pc, #-1364] @ 391e58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 391e10 │ │ │ │ + ldr r0, [pc, #-1372] @ 391e5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 391e14 │ │ │ │ + ldr r0, [pc, #-1380] @ 391e60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 391e18 │ │ │ │ + ldr r0, [pc, #-1388] @ 391e64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 391e1c │ │ │ │ + ldr r0, [pc, #-1396] @ 391e68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 391e20 │ │ │ │ + ldr r0, [pc, #-1404] @ 391e6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 391e24 │ │ │ │ + ldr r0, [pc, #-1412] @ 391e70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 391e28 │ │ │ │ + ldr r0, [pc, #-1420] @ 391e74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 391e2c │ │ │ │ + ldr r0, [pc, #-1428] @ 391e78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 391e30 │ │ │ │ + ldr r0, [pc, #-1436] @ 391e7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 391e34 │ │ │ │ + ldr r0, [pc, #-1444] @ 391e80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 391e38 │ │ │ │ + ldr r0, [pc, #-1452] @ 391e84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 391e3c │ │ │ │ + ldr r0, [pc, #-1460] @ 391e88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 391e40 │ │ │ │ + ldr r0, [pc, #-1468] @ 391e8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 391e44 │ │ │ │ + ldr r0, [pc, #-1476] @ 391e90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 391e48 │ │ │ │ + ldr r0, [pc, #-1484] @ 391e94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 391e4c │ │ │ │ + ldr r0, [pc, #-1492] @ 391e98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 391e50 │ │ │ │ + ldr r0, [pc, #-1500] @ 391e9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 391e54 │ │ │ │ + ldr r0, [pc, #-1508] @ 391ea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 391e58 │ │ │ │ + ldr r0, [pc, #-1516] @ 391ea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 391e5c │ │ │ │ + ldr r0, [pc, #-1524] @ 391ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 391e60 │ │ │ │ + ldr r0, [pc, #-1532] @ 391eac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 391e64 │ │ │ │ + ldr r0, [pc, #-1540] @ 391eb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 391e68 │ │ │ │ + ldr r0, [pc, #-1548] @ 391eb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 391e6c │ │ │ │ + ldr r0, [pc, #-1556] @ 391eb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 391e70 │ │ │ │ + ldr r0, [pc, #-1564] @ 391ebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 391e74 │ │ │ │ + ldr r0, [pc, #-1572] @ 391ec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 391e78 │ │ │ │ + ldr r0, [pc, #-1580] @ 391ec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 391e7c │ │ │ │ + ldr r0, [pc, #-1588] @ 391ec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 391e80 │ │ │ │ + ldr r0, [pc, #-1596] @ 391ecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 391e84 │ │ │ │ + ldr r0, [pc, #-1604] @ 391ed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 391e88 │ │ │ │ + ldr r0, [pc, #-1612] @ 391ed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 391e8c │ │ │ │ + ldr r0, [pc, #-1620] @ 391ed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 391e90 │ │ │ │ + ldr r0, [pc, #-1628] @ 391edc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 391e94 │ │ │ │ + ldr r0, [pc, #-1636] @ 391ee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 391e98 │ │ │ │ + ldr r0, [pc, #-1644] @ 391ee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 391e9c │ │ │ │ + ldr r0, [pc, #-1652] @ 391ee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 391ea0 │ │ │ │ + ldr r0, [pc, #-1660] @ 391eec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 391ea4 │ │ │ │ + ldr r0, [pc, #-1668] @ 391ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 391ea8 │ │ │ │ + ldr r0, [pc, #-1676] @ 391ef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 391eac │ │ │ │ + ldr r0, [pc, #-1684] @ 391ef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 391eb0 │ │ │ │ + ldr r0, [pc, #-1692] @ 391efc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 391eb4 │ │ │ │ + ldr r0, [pc, #-1700] @ 391f00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 391eb8 │ │ │ │ + ldr r0, [pc, #-1708] @ 391f04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 391ebc │ │ │ │ + ldr r0, [pc, #-1716] @ 391f08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 391ec0 │ │ │ │ + ldr r0, [pc, #-1724] @ 391f0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 391ec4 │ │ │ │ + ldr r0, [pc, #-1732] @ 391f10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 391ec8 │ │ │ │ + ldr r0, [pc, #-1740] @ 391f14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 391ecc │ │ │ │ + ldr r0, [pc, #-1748] @ 391f18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 391ed0 │ │ │ │ + ldr r0, [pc, #-1756] @ 391f1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 391ed4 │ │ │ │ + ldr r0, [pc, #-1764] @ 391f20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 391ed8 │ │ │ │ + ldr r0, [pc, #-1772] @ 391f24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 391edc │ │ │ │ + ldr r0, [pc, #-1780] @ 391f28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 391ee0 │ │ │ │ + ldr r0, [pc, #-1788] @ 391f2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 391ee4 │ │ │ │ + ldr r0, [pc, #-1796] @ 391f30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 391ee8 │ │ │ │ + ldr r0, [pc, #-1804] @ 391f34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 391eec │ │ │ │ + ldr r0, [pc, #-1812] @ 391f38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 391ef0 │ │ │ │ + ldr r0, [pc, #-1820] @ 391f3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 391ef4 │ │ │ │ + ldr r0, [pc, #-1828] @ 391f40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 391ef8 │ │ │ │ + ldr r0, [pc, #-1836] @ 391f44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 391efc │ │ │ │ + ldr r0, [pc, #-1844] @ 391f48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 391f00 │ │ │ │ + ldr r0, [pc, #-1852] @ 391f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 391f04 │ │ │ │ + ldr r0, [pc, #-1860] @ 391f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 391f08 │ │ │ │ + ldr r0, [pc, #-1868] @ 391f54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 391f0c │ │ │ │ + ldr r0, [pc, #-1876] @ 391f58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 391f10 │ │ │ │ + ldr r0, [pc, #-1884] @ 391f5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 391f14 │ │ │ │ + ldr r0, [pc, #-1892] @ 391f60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 391f18 │ │ │ │ + ldr r0, [pc, #-1900] @ 391f64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 391f1c │ │ │ │ + ldr r0, [pc, #-1908] @ 391f68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 391f20 │ │ │ │ + ldr r0, [pc, #-1916] @ 391f6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 391f24 │ │ │ │ + ldr r0, [pc, #-1924] @ 391f70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 391f28 │ │ │ │ + ldr r0, [pc, #-1932] @ 391f74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 391f2c │ │ │ │ + ldr r0, [pc, #-1940] @ 391f78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 391f30 │ │ │ │ + ldr r0, [pc, #-1948] @ 391f7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 391f34 │ │ │ │ + ldr r0, [pc, #-1956] @ 391f80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 391f38 │ │ │ │ + ldr r0, [pc, #-1964] @ 391f84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 391f3c │ │ │ │ + ldr r0, [pc, #-1972] @ 391f88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 391f40 │ │ │ │ + ldr r0, [pc, #-1980] @ 391f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 391f44 │ │ │ │ + ldr r0, [pc, #-1988] @ 391f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 391f48 │ │ │ │ + ldr r0, [pc, #-1996] @ 391f94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 391f4c │ │ │ │ + ldr r0, [pc, #-2004] @ 391f98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 391f50 │ │ │ │ + ldr r0, [pc, #-2012] @ 391f9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 391f54 │ │ │ │ + ldr r0, [pc, #-2020] @ 391fa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 391f58 │ │ │ │ + ldr r0, [pc, #-2028] @ 391fa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 391f5c │ │ │ │ + ldr r0, [pc, #-2036] @ 391fa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 391f60 │ │ │ │ + ldr r0, [pc, #-2044] @ 391fac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 391f64 │ │ │ │ + ldr r0, [pc, #-2052] @ 391fb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 391f68 │ │ │ │ + ldr r0, [pc, #-2060] @ 391fb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 391f6c │ │ │ │ + ldr r0, [pc, #-2068] @ 391fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 391f70 │ │ │ │ + ldr r0, [pc, #-2076] @ 391fbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 391f74 │ │ │ │ + ldr r0, [pc, #-2084] @ 391fc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 391f78 │ │ │ │ + ldr r0, [pc, #-2092] @ 391fc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 391f7c │ │ │ │ + ldr r0, [pc, #-2100] @ 391fc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 391f80 │ │ │ │ + ldr r0, [pc, #-2108] @ 391fcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 391f84 │ │ │ │ + ldr r0, [pc, #-2116] @ 391fd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 391f88 │ │ │ │ + ldr r0, [pc, #-2124] @ 391fd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 391f8c │ │ │ │ + ldr r0, [pc, #-2132] @ 391fd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 391f90 │ │ │ │ + ldr r0, [pc, #-2140] @ 391fdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 391f94 │ │ │ │ + ldr r0, [pc, #-2148] @ 391fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 391f98 │ │ │ │ + ldr r0, [pc, #-2156] @ 391fe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 391f9c │ │ │ │ + ldr r0, [pc, #-2164] @ 391fe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 391fa0 │ │ │ │ + ldr r0, [pc, #-2172] @ 391fec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 391fa4 │ │ │ │ + ldr r0, [pc, #-2180] @ 391ff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 391fa8 │ │ │ │ + ldr r0, [pc, #-2188] @ 391ff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 391fac │ │ │ │ + ldr r0, [pc, #-2196] @ 391ff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 391fb0 │ │ │ │ + ldr r0, [pc, #-2204] @ 391ffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 391fb4 │ │ │ │ + ldr r0, [pc, #-2212] @ 392000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 391fb8 │ │ │ │ + ldr r0, [pc, #-2220] @ 392004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 391fbc │ │ │ │ + ldr r0, [pc, #-2228] @ 392008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 391fc0 │ │ │ │ + ldr r0, [pc, #-2236] @ 39200c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 391fc4 │ │ │ │ + ldr r0, [pc, #-2244] @ 392010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 391fc8 │ │ │ │ + ldr r0, [pc, #-2252] @ 392014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 391fcc │ │ │ │ + ldr r0, [pc, #-2260] @ 392018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 391fd0 │ │ │ │ + ldr r0, [pc, #-2268] @ 39201c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 391fd4 │ │ │ │ + ldr r0, [pc, #-2276] @ 392020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 391fd8 │ │ │ │ + ldr r0, [pc, #-2284] @ 392024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 391fdc │ │ │ │ + ldr r0, [pc, #-2292] @ 392028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 391fe0 │ │ │ │ + ldr r0, [pc, #-2300] @ 39202c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 391fe4 │ │ │ │ + ldr r0, [pc, #-2308] @ 392030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 391fe8 │ │ │ │ + ldr r0, [pc, #-2316] @ 392034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 391fec │ │ │ │ + ldr r0, [pc, #-2324] @ 392038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 391ff0 │ │ │ │ + ldr r0, [pc, #-2332] @ 39203c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 391ff4 │ │ │ │ + ldr r0, [pc, #-2340] @ 392040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 391ff8 │ │ │ │ + ldr r0, [pc, #-2348] @ 392044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 391ffc │ │ │ │ + ldr r0, [pc, #-2356] @ 392048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 392000 │ │ │ │ + ldr r0, [pc, #-2364] @ 39204c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 392004 │ │ │ │ + ldr r0, [pc, #-2372] @ 392050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 392008 │ │ │ │ + ldr r0, [pc, #-2380] @ 392054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 39200c │ │ │ │ + ldr r0, [pc, #-2388] @ 392058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 392010 │ │ │ │ + ldr r0, [pc, #-2396] @ 39205c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 392014 │ │ │ │ + ldr r0, [pc, #-2404] @ 392060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 392018 │ │ │ │ + ldr r0, [pc, #-2412] @ 392064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 39201c │ │ │ │ + ldr r0, [pc, #-2420] @ 392068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 392020 │ │ │ │ + ldr r0, [pc, #-2428] @ 39206c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 392024 │ │ │ │ + ldr r0, [pc, #-2436] @ 392070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 392028 │ │ │ │ + ldr r0, [pc, #-2444] @ 392074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 39202c │ │ │ │ + ldr r0, [pc, #-2452] @ 392078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 392030 │ │ │ │ + ldr r0, [pc, #-2460] @ 39207c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 393360 │ │ │ │ + ldr r0, [pc, #2440] @ 3933ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 393364 │ │ │ │ + ldr r0, [pc, #2432] @ 3933b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 393368 │ │ │ │ + ldr r0, [pc, #2424] @ 3933b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 39336c │ │ │ │ + ldr r0, [pc, #2416] @ 3933b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 393370 │ │ │ │ + ldr r0, [pc, #2408] @ 3933bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 393374 │ │ │ │ + ldr r0, [pc, #2400] @ 3933c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 393378 │ │ │ │ + ldr r0, [pc, #2392] @ 3933c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 39337c │ │ │ │ + ldr r0, [pc, #2384] @ 3933c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 393380 │ │ │ │ + ldr r0, [pc, #2376] @ 3933cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 393384 │ │ │ │ + ldr r0, [pc, #2368] @ 3933d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 393388 │ │ │ │ + ldr r0, [pc, #2360] @ 3933d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 39338c │ │ │ │ + ldr r0, [pc, #2352] @ 3933d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 393390 │ │ │ │ + ldr r0, [pc, #2344] @ 3933dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 393394 │ │ │ │ + ldr r0, [pc, #2336] @ 3933e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 393398 │ │ │ │ + ldr r0, [pc, #2328] @ 3933e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 39339c │ │ │ │ + ldr r0, [pc, #2320] @ 3933e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 3933a0 │ │ │ │ + ldr r0, [pc, #2312] @ 3933ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 3933a4 │ │ │ │ + ldr r0, [pc, #2304] @ 3933f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 3933a8 │ │ │ │ + ldr r0, [pc, #2296] @ 3933f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 3933ac │ │ │ │ + ldr r0, [pc, #2288] @ 3933f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 3933b0 │ │ │ │ + ldr r0, [pc, #2280] @ 3933fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 3933b4 │ │ │ │ + ldr r0, [pc, #2272] @ 393400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 3933b8 │ │ │ │ + ldr r0, [pc, #2264] @ 393404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 3933bc │ │ │ │ + ldr r0, [pc, #2256] @ 393408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 3933c0 │ │ │ │ + ldr r0, [pc, #2248] @ 39340c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 3933c4 │ │ │ │ + ldr r0, [pc, #2240] @ 393410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 3933c8 │ │ │ │ + ldr r0, [pc, #2232] @ 393414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 3933cc │ │ │ │ + ldr r0, [pc, #2224] @ 393418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 3933d0 │ │ │ │ + ldr r0, [pc, #2216] @ 39341c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 3933d4 │ │ │ │ + ldr r0, [pc, #2208] @ 393420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 3933d8 │ │ │ │ + ldr r0, [pc, #2200] @ 393424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 3933dc │ │ │ │ + ldr r0, [pc, #2192] @ 393428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 3933e0 │ │ │ │ + ldr r0, [pc, #2184] @ 39342c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 3933e4 │ │ │ │ + ldr r0, [pc, #2176] @ 393430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 3933e8 │ │ │ │ + ldr r0, [pc, #2168] @ 393434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 3933ec │ │ │ │ + ldr r0, [pc, #2160] @ 393438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 3933f0 │ │ │ │ + ldr r0, [pc, #2152] @ 39343c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 3933f4 │ │ │ │ + ldr r0, [pc, #2144] @ 393440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 3933f8 │ │ │ │ + ldr r0, [pc, #2136] @ 393444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 3933fc │ │ │ │ + ldr r0, [pc, #2128] @ 393448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 393400 │ │ │ │ + ldr r0, [pc, #2120] @ 39344c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 393404 │ │ │ │ + ldr r0, [pc, #2112] @ 393450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 393408 │ │ │ │ + ldr r0, [pc, #2104] @ 393454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 39340c │ │ │ │ + ldr r0, [pc, #2096] @ 393458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 393410 │ │ │ │ + ldr r0, [pc, #2088] @ 39345c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 393414 │ │ │ │ + ldr r0, [pc, #2080] @ 393460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 393418 │ │ │ │ + ldr r0, [pc, #2072] @ 393464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 39341c │ │ │ │ + ldr r0, [pc, #2064] @ 393468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 393420 │ │ │ │ + ldr r0, [pc, #2056] @ 39346c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 393424 │ │ │ │ + ldr r0, [pc, #2048] @ 393470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 393428 │ │ │ │ + ldr r0, [pc, #2040] @ 393474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 39342c │ │ │ │ + ldr r0, [pc, #2032] @ 393478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 393430 │ │ │ │ + ldr r0, [pc, #2024] @ 39347c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 393434 │ │ │ │ + ldr r0, [pc, #2016] @ 393480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 393438 │ │ │ │ + ldr r0, [pc, #2008] @ 393484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 39343c │ │ │ │ + ldr r0, [pc, #2000] @ 393488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 393440 │ │ │ │ + ldr r0, [pc, #1992] @ 39348c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 393444 │ │ │ │ + ldr r0, [pc, #1984] @ 393490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 393448 │ │ │ │ + ldr r0, [pc, #1976] @ 393494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 39344c │ │ │ │ + ldr r0, [pc, #1968] @ 393498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 393450 │ │ │ │ + ldr r0, [pc, #1960] @ 39349c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 393454 │ │ │ │ + ldr r0, [pc, #1952] @ 3934a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 393458 │ │ │ │ + ldr r0, [pc, #1944] @ 3934a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 39345c │ │ │ │ + ldr r0, [pc, #1936] @ 3934a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 393460 │ │ │ │ + ldr r0, [pc, #1928] @ 3934ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 393464 │ │ │ │ + ldr r0, [pc, #1920] @ 3934b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 393468 │ │ │ │ + ldr r0, [pc, #1912] @ 3934b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 39346c │ │ │ │ + ldr r0, [pc, #1904] @ 3934b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 393470 │ │ │ │ + ldr r0, [pc, #1896] @ 3934bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 393474 │ │ │ │ + ldr r0, [pc, #1888] @ 3934c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 393478 │ │ │ │ + ldr r0, [pc, #1880] @ 3934c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 39347c │ │ │ │ + ldr r0, [pc, #1872] @ 3934c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 393480 │ │ │ │ + ldr r0, [pc, #1864] @ 3934cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 393484 │ │ │ │ + ldr r0, [pc, #1856] @ 3934d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 393488 │ │ │ │ + ldr r0, [pc, #1848] @ 3934d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 39348c │ │ │ │ + ldr r0, [pc, #1840] @ 3934d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 393490 │ │ │ │ + ldr r0, [pc, #1832] @ 3934dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 393494 │ │ │ │ + ldr r0, [pc, #1824] @ 3934e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 393498 │ │ │ │ + ldr r0, [pc, #1816] @ 3934e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 39349c │ │ │ │ + ldr r0, [pc, #1808] @ 3934e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 3934a0 │ │ │ │ + ldr r0, [pc, #1800] @ 3934ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 3934a4 │ │ │ │ + ldr r0, [pc, #1792] @ 3934f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 3934a8 │ │ │ │ + ldr r0, [pc, #1784] @ 3934f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 3934ac │ │ │ │ + ldr r0, [pc, #1776] @ 3934f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 3934b0 │ │ │ │ + ldr r0, [pc, #1768] @ 3934fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 3934b4 │ │ │ │ + ldr r0, [pc, #1760] @ 393500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 3934b8 │ │ │ │ + ldr r0, [pc, #1752] @ 393504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 3934bc │ │ │ │ + ldr r0, [pc, #1744] @ 393508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 3934c0 │ │ │ │ + ldr r0, [pc, #1736] @ 39350c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 3934c4 │ │ │ │ + ldr r0, [pc, #1728] @ 393510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 3934c8 │ │ │ │ + ldr r0, [pc, #1720] @ 393514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 3934cc │ │ │ │ + ldr r0, [pc, #1712] @ 393518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3934d0 │ │ │ │ + ldr r0, [pc, #1704] @ 39351c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3934d4 │ │ │ │ + ldr r0, [pc, #1696] @ 393520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3934d8 │ │ │ │ + ldr r0, [pc, #1688] @ 393524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3934dc │ │ │ │ + ldr r0, [pc, #1680] @ 393528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3934e0 │ │ │ │ + ldr r0, [pc, #1672] @ 39352c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3934e4 │ │ │ │ + ldr r0, [pc, #1664] @ 393530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3934e8 │ │ │ │ + ldr r0, [pc, #1656] @ 393534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3934ec │ │ │ │ + ldr r0, [pc, #1648] @ 393538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3934f0 │ │ │ │ + ldr r0, [pc, #1640] @ 39353c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3934f4 │ │ │ │ + ldr r0, [pc, #1632] @ 393540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3934f8 │ │ │ │ + ldr r0, [pc, #1624] @ 393544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3934fc │ │ │ │ + ldr r0, [pc, #1616] @ 393548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 393500 │ │ │ │ + ldr r0, [pc, #1608] @ 39354c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 393504 │ │ │ │ + ldr r0, [pc, #1600] @ 393550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 393508 │ │ │ │ + ldr r0, [pc, #1592] @ 393554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 39350c │ │ │ │ + ldr r0, [pc, #1584] @ 393558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 393510 │ │ │ │ + ldr r0, [pc, #1576] @ 39355c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 393514 │ │ │ │ + ldr r0, [pc, #1568] @ 393560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 393518 │ │ │ │ + ldr r0, [pc, #1560] @ 393564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 39351c │ │ │ │ + ldr r0, [pc, #1552] @ 393568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 393520 │ │ │ │ + ldr r0, [pc, #1544] @ 39356c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 393524 │ │ │ │ + ldr r0, [pc, #1536] @ 393570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 393528 │ │ │ │ + ldr r0, [pc, #1528] @ 393574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 39352c │ │ │ │ + ldr r0, [pc, #1520] @ 393578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 393530 │ │ │ │ + ldr r0, [pc, #1512] @ 39357c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 393534 │ │ │ │ + ldr r0, [pc, #1504] @ 393580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 393538 │ │ │ │ + ldr r0, [pc, #1496] @ 393584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 39353c │ │ │ │ + ldr r0, [pc, #1488] @ 393588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 393540 │ │ │ │ + ldr r0, [pc, #1480] @ 39358c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 393544 │ │ │ │ + ldr r0, [pc, #1472] @ 393590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 393548 │ │ │ │ + ldr r0, [pc, #1464] @ 393594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 39354c │ │ │ │ + ldr r0, [pc, #1456] @ 393598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 393550 │ │ │ │ + ldr r0, [pc, #1448] @ 39359c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 393554 │ │ │ │ + ldr r0, [pc, #1440] @ 3935a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 393558 │ │ │ │ + ldr r0, [pc, #1432] @ 3935a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 39355c │ │ │ │ + ldr r0, [pc, #1424] @ 3935a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 393560 │ │ │ │ + ldr r0, [pc, #1416] @ 3935ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 393564 │ │ │ │ + ldr r0, [pc, #1408] @ 3935b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 393568 │ │ │ │ + ldr r0, [pc, #1400] @ 3935b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 39356c │ │ │ │ + ldr r0, [pc, #1392] @ 3935b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 393570 │ │ │ │ + ldr r0, [pc, #1384] @ 3935bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 393574 │ │ │ │ + ldr r0, [pc, #1376] @ 3935c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 393578 │ │ │ │ + ldr r0, [pc, #1368] @ 3935c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 39357c │ │ │ │ + ldr r0, [pc, #1360] @ 3935c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 393580 │ │ │ │ + ldr r0, [pc, #1352] @ 3935cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 393584 │ │ │ │ + ldr r0, [pc, #1344] @ 3935d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 393588 │ │ │ │ + ldr r0, [pc, #1336] @ 3935d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 39358c │ │ │ │ + ldr r0, [pc, #1328] @ 3935d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 393590 │ │ │ │ + ldr r0, [pc, #1320] @ 3935dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 393594 │ │ │ │ + ldr r0, [pc, #1312] @ 3935e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 393598 │ │ │ │ + ldr r0, [pc, #1304] @ 3935e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 39359c │ │ │ │ + ldr r0, [pc, #1296] @ 3935e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3935a0 │ │ │ │ + ldr r0, [pc, #1288] @ 3935ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3935a4 │ │ │ │ + ldr r0, [pc, #1280] @ 3935f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 3935a8 │ │ │ │ + ldr r0, [pc, #1272] @ 3935f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 3935ac │ │ │ │ + ldr r0, [pc, #1264] @ 3935f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 3935b0 │ │ │ │ + ldr r0, [pc, #1256] @ 3935fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 3935b4 │ │ │ │ + ldr r0, [pc, #1248] @ 393600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 3935b8 │ │ │ │ + ldr r0, [pc, #1240] @ 393604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 3935bc │ │ │ │ + ldr r0, [pc, #1232] @ 393608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 3935c0 │ │ │ │ + ldr r0, [pc, #1224] @ 39360c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3935c4 │ │ │ │ + ldr r0, [pc, #1216] @ 393610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3935c8 │ │ │ │ + ldr r0, [pc, #1208] @ 393614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3935cc │ │ │ │ + ldr r0, [pc, #1200] @ 393618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3935d0 │ │ │ │ + ldr r0, [pc, #1192] @ 39361c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3935d4 │ │ │ │ + ldr r0, [pc, #1184] @ 393620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3935d8 │ │ │ │ + ldr r0, [pc, #1176] @ 393624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3935dc │ │ │ │ + ldr r0, [pc, #1168] @ 393628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3935e0 │ │ │ │ + ldr r0, [pc, #1160] @ 39362c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3935e4 │ │ │ │ + ldr r0, [pc, #1152] @ 393630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3935e8 │ │ │ │ + ldr r0, [pc, #1144] @ 393634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3935ec │ │ │ │ + ldr r0, [pc, #1136] @ 393638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3935f0 │ │ │ │ + ldr r0, [pc, #1128] @ 39363c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3935f4 │ │ │ │ + ldr r0, [pc, #1120] @ 393640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3935f8 │ │ │ │ + ldr r0, [pc, #1112] @ 393644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3935fc │ │ │ │ + ldr r0, [pc, #1104] @ 393648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 393600 │ │ │ │ + ldr r0, [pc, #1096] @ 39364c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 393604 │ │ │ │ + ldr r0, [pc, #1088] @ 393650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 393608 │ │ │ │ + ldr r0, [pc, #1080] @ 393654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 39360c │ │ │ │ + ldr r0, [pc, #1072] @ 393658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 393610 │ │ │ │ + ldr r0, [pc, #1064] @ 39365c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 393614 │ │ │ │ + ldr r0, [pc, #1056] @ 393660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 393618 │ │ │ │ + ldr r0, [pc, #1048] @ 393664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 39361c │ │ │ │ + ldr r0, [pc, #1040] @ 393668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 393620 │ │ │ │ + ldr r0, [pc, #1032] @ 39366c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 393624 │ │ │ │ + ldr r0, [pc, #1024] @ 393670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 393628 │ │ │ │ + ldr r0, [pc, #1016] @ 393674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 39362c │ │ │ │ + ldr r0, [pc, #1008] @ 393678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 393630 │ │ │ │ + ldr r0, [pc, #1000] @ 39367c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 393634 │ │ │ │ + ldr r0, [pc, #992] @ 393680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 393638 │ │ │ │ + ldr r0, [pc, #984] @ 393684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 39363c │ │ │ │ + ldr r0, [pc, #976] @ 393688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 393640 │ │ │ │ + ldr r0, [pc, #968] @ 39368c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 393644 │ │ │ │ + ldr r0, [pc, #960] @ 393690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 393648 │ │ │ │ + ldr r0, [pc, #952] @ 393694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 39364c │ │ │ │ + ldr r0, [pc, #944] @ 393698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 393650 │ │ │ │ + ldr r0, [pc, #936] @ 39369c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 393654 │ │ │ │ + ldr r0, [pc, #928] @ 3936a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 393658 │ │ │ │ + ldr r0, [pc, #920] @ 3936a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 39365c │ │ │ │ + ldr r0, [pc, #912] @ 3936a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 393660 │ │ │ │ + ldr r0, [pc, #904] @ 3936ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 393664 │ │ │ │ + ldr r0, [pc, #896] @ 3936b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 393668 │ │ │ │ + ldr r0, [pc, #888] @ 3936b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 39366c │ │ │ │ + ldr r0, [pc, #880] @ 3936b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 393670 │ │ │ │ + ldr r0, [pc, #872] @ 3936bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 393674 │ │ │ │ + ldr r0, [pc, #864] @ 3936c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 393678 │ │ │ │ + ldr r0, [pc, #856] @ 3936c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 39367c │ │ │ │ + ldr r0, [pc, #848] @ 3936c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 393680 │ │ │ │ + ldr r0, [pc, #840] @ 3936cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 393684 │ │ │ │ + ldr r0, [pc, #832] @ 3936d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 393688 │ │ │ │ + ldr r0, [pc, #824] @ 3936d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 39368c │ │ │ │ + ldr r0, [pc, #816] @ 3936d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq r9, lr, r4, asr #13 │ │ │ │ - addseq r9, lr, r0, lsr #8 │ │ │ │ - addseq r9, lr, ip, ror #23 │ │ │ │ - addseq r9, lr, r4, lsr r9 │ │ │ │ - addseq r9, lr, r8, ror #12 │ │ │ │ - addseq r9, lr, r8, asr #7 │ │ │ │ - umullseq r9, lr, r4, fp │ │ │ │ - @ instruction: 0x009e98d8 │ │ │ │ - addseq r9, lr, ip, lsl #12 │ │ │ │ - addseq r9, lr, r0, ror r3 │ │ │ │ - addseq r9, lr, ip, lsr fp │ │ │ │ - addseq r9, lr, ip, ror r8 │ │ │ │ - @ instruction: 0x009e95b0 │ │ │ │ - addseq r9, lr, r8, lsl r3 │ │ │ │ - addseq r9, lr, r4, ror #21 │ │ │ │ - addseq r9, lr, r0, lsr #16 │ │ │ │ - addseq r9, lr, r4, asr r5 │ │ │ │ - addseq r9, lr, r0, asr #5 │ │ │ │ - addseq r9, lr, ip, lsl #21 │ │ │ │ - addseq r9, lr, r4, asr #15 │ │ │ │ - @ instruction: 0x009e94f8 │ │ │ │ - addseq r9, lr, r8, ror #4 │ │ │ │ - addseq r9, lr, r4, lsr sl │ │ │ │ - addseq r9, lr, r8, ror #14 │ │ │ │ - umullseq r9, lr, ip, r4 │ │ │ │ - addseq r9, lr, r0, lsl r2 │ │ │ │ - addseq r9, lr, r4, ror #3 │ │ │ │ - @ instruction: 0x009e91b8 │ │ │ │ - addseq r9, lr, ip, lsl #3 │ │ │ │ - addseq r9, lr, r0, ror #2 │ │ │ │ - addseq r9, lr, r0, asr #2 │ │ │ │ - addseq r9, lr, r0, lsr #2 │ │ │ │ - addseq r9, lr, r0, lsl #2 │ │ │ │ - addseq r9, lr, r0, ror #1 │ │ │ │ - addseq r9, lr, r4, asr #1 │ │ │ │ - addseq r9, lr, r0, lsr #1 │ │ │ │ - addseq r9, lr, ip, ror r0 │ │ │ │ - addseq r9, lr, r8, asr r0 │ │ │ │ - addseq r9, lr, r4, lsr r0 │ │ │ │ - addseq r9, lr, r0, lsl r0 │ │ │ │ - addseq r8, lr, ip, ror #31 │ │ │ │ - addseq r8, lr, r8, asr #31 │ │ │ │ - addseq r8, lr, r4, lsr #31 │ │ │ │ - addseq r8, lr, r8, ror pc │ │ │ │ - addseq r8, lr, ip, asr #30 │ │ │ │ - addseq r8, lr, r0, lsr #30 │ │ │ │ - @ instruction: 0x009e8ef4 │ │ │ │ - addseq r8, lr, r8, asr #29 │ │ │ │ - umullseq r8, lr, ip, lr │ │ │ │ - addseq r8, lr, r0, ror lr │ │ │ │ - addseq r8, lr, r4, asr #28 │ │ │ │ - addseq r8, lr, r8, lsl lr │ │ │ │ - @ instruction: 0x009e8df4 │ │ │ │ - addseq r8, lr, ip, asr #27 │ │ │ │ - addseq r8, lr, r4, lsr #27 │ │ │ │ - addseq r8, lr, r4, lsl #27 │ │ │ │ - addseq r8, lr, r8, asr sp │ │ │ │ - addseq r8, lr, ip, lsr #26 │ │ │ │ - addseq r8, lr, ip, lsl #26 │ │ │ │ - @ instruction: 0x009e8cdc │ │ │ │ - @ instruction: 0x009e8cb8 │ │ │ │ - umullseq r8, lr, r8, ip │ │ │ │ - addseq r8, lr, ip, ror #24 │ │ │ │ - addseq r8, lr, r8, asr #24 │ │ │ │ - addseq r8, lr, r8, lsr #24 │ │ │ │ - addseq r8, lr, r4, lsl #24 │ │ │ │ - @ instruction: 0x009e8bdc │ │ │ │ - @ instruction: 0x009e8bb0 │ │ │ │ - addseq r8, lr, ip, ror fp │ │ │ │ - addseq r8, lr, ip, asr #22 │ │ │ │ - addseq r8, lr, r8, lsr #22 │ │ │ │ - @ instruction: 0x009e8af8 │ │ │ │ - addseq r8, lr, r4, asr #21 │ │ │ │ - umullseq r8, lr, r4, sl │ │ │ │ - addseq r8, lr, ip, ror #20 │ │ │ │ - addseq r8, lr, r4, asr #20 │ │ │ │ - addseq r8, lr, ip, lsl sl │ │ │ │ - @ instruction: 0x009e89fc │ │ │ │ - @ instruction: 0x009e89d0 │ │ │ │ - umullseq r8, lr, ip, r9 │ │ │ │ - addseq r8, lr, r8, ror #18 │ │ │ │ - addseq r8, lr, r4, lsr r9 │ │ │ │ - addseq r8, lr, r0, lsl #18 │ │ │ │ - addseq r8, lr, ip, asr #17 │ │ │ │ - umullseq r8, lr, r8, r8 │ │ │ │ - addseq r8, lr, r4, ror #16 │ │ │ │ - addseq r8, lr, r0, lsr r8 │ │ │ │ - @ instruction: 0x009e87fc │ │ │ │ - addseq r8, lr, r8, asr #15 │ │ │ │ - umullseq r8, lr, r4, r7 │ │ │ │ - addseq r8, lr, r0, ror #14 │ │ │ │ - addseq r8, lr, ip, lsr #14 │ │ │ │ - @ instruction: 0x009e86f8 │ │ │ │ - addseq r8, lr, r4, asr #13 │ │ │ │ - umullseq r8, lr, r0, r6 │ │ │ │ - addseq r8, lr, ip, asr r6 │ │ │ │ - addseq r8, lr, r8, lsr #12 │ │ │ │ - @ instruction: 0x009e85f4 │ │ │ │ - addseq r8, lr, r0, asr #11 │ │ │ │ - addseq r8, lr, ip, lsl #11 │ │ │ │ - addseq r8, lr, r8, asr r5 │ │ │ │ - addseq r8, lr, r4, lsr #10 │ │ │ │ - @ instruction: 0x009e84f0 │ │ │ │ - @ instruction: 0x009e84bc │ │ │ │ - addseq r8, lr, r8, lsl #9 │ │ │ │ - addseq r8, lr, r4, asr r4 │ │ │ │ - addseq r8, lr, r0, lsr #8 │ │ │ │ - addseq r8, lr, ip, ror #7 │ │ │ │ - @ instruction: 0x009e83b8 │ │ │ │ - addseq r8, lr, r4, lsl #7 │ │ │ │ - addseq r8, lr, r0, asr r3 │ │ │ │ - addseq r8, lr, r8, lsr #6 │ │ │ │ - addseq r8, lr, r4, ror #5 │ │ │ │ - umullseq r8, lr, ip, r2 │ │ │ │ - addseq r8, lr, r4, asr r2 │ │ │ │ - addseq r8, lr, r4, lsl r2 │ │ │ │ - @ instruction: 0x009e81d4 │ │ │ │ - umullseq r8, lr, r4, r1 │ │ │ │ - addseq r8, lr, ip, ror #2 │ │ │ │ - addseq r8, lr, r4, asr #2 │ │ │ │ - addseq r8, lr, ip, lsl r1 │ │ │ │ - ldrsheq r8, [lr], r4 │ │ │ │ - addseq r8, lr, ip, asr #1 │ │ │ │ - addseq r8, lr, r4, lsr #1 │ │ │ │ - addseq r8, lr, ip, ror r0 │ │ │ │ - addseq r8, lr, r0, asr r0 │ │ │ │ - addseq r8, lr, r4, lsr #32 │ │ │ │ - @ instruction: 0x009e7ff8 │ │ │ │ - @ instruction: 0x009e7fd8 │ │ │ │ - @ instruction: 0x009e7fb0 │ │ │ │ - addseq r7, lr, ip, lsl #31 │ │ │ │ - addseq r7, lr, r8, asr pc │ │ │ │ - addseq r7, lr, r0, lsr pc │ │ │ │ - addseq r7, lr, ip, lsl #30 │ │ │ │ - addseq r7, lr, r4, ror #29 │ │ │ │ - addseq r7, lr, r0, asr #29 │ │ │ │ - umullseq r7, lr, r8, lr │ │ │ │ - addseq r7, lr, r0, ror lr │ │ │ │ - addseq r7, lr, r8, asr #28 │ │ │ │ - addseq r7, lr, r0, lsr #28 │ │ │ │ - @ instruction: 0x009e7df0 │ │ │ │ - addseq r7, lr, ip, asr #27 │ │ │ │ - addseq ip, lr, r0, lsl r4 │ │ │ │ - @ instruction: 0x009ec3dc │ │ │ │ - addseq ip, lr, r8, lsr #7 │ │ │ │ - addseq ip, lr, r4, ror r3 │ │ │ │ - addseq ip, lr, r0, asr #6 │ │ │ │ - addseq ip, lr, ip, lsl #6 │ │ │ │ - @ instruction: 0x009ec2d8 │ │ │ │ - addseq ip, lr, r4, lsr #5 │ │ │ │ - addseq ip, lr, r0, ror r2 │ │ │ │ - addseq ip, lr, ip, lsr r2 │ │ │ │ - addseq ip, lr, r0, lsl r2 │ │ │ │ - addseq ip, lr, r4, ror #3 │ │ │ │ - @ instruction: 0x009ec1b8 │ │ │ │ - addseq ip, lr, ip, lsl #3 │ │ │ │ - addseq ip, lr, r0, ror #2 │ │ │ │ - addseq ip, lr, r4, lsr r1 │ │ │ │ - addseq ip, lr, r8, lsl #2 │ │ │ │ - ldrsbeq ip, [lr], ip @ │ │ │ │ - ldrheq ip, [lr], r0 │ │ │ │ - addseq ip, lr, r4, lsl #1 │ │ │ │ - addseq ip, lr, r8, asr r0 │ │ │ │ - addseq ip, lr, ip, lsr #32 │ │ │ │ - addseq ip, lr, r0 │ │ │ │ - @ instruction: 0x009ebfd4 │ │ │ │ - addseq fp, lr, r8, lsr #31 │ │ │ │ - addseq fp, lr, ip, ror pc │ │ │ │ - addseq fp, lr, ip, asr #30 │ │ │ │ - addseq fp, lr, r8, lsl pc │ │ │ │ - addseq fp, lr, r4, ror #29 │ │ │ │ - @ instruction: 0x009ebeb0 │ │ │ │ - umullseq fp, lr, r0, lr │ │ │ │ - addseq fp, lr, r0, ror lr │ │ │ │ - umullseq r1, lr, r0, lr │ │ │ │ - addseq r1, lr, r4, ror #28 │ │ │ │ - addseq r1, lr, r8, lsr lr │ │ │ │ - addseq r1, lr, r4, lsl lr │ │ │ │ - @ instruction: 0x009e1df0 │ │ │ │ - addseq r1, lr, ip, asr #27 │ │ │ │ - addseq r1, lr, r8, lsr #27 │ │ │ │ - addseq r1, lr, r0, lsl #27 │ │ │ │ - addseq r1, lr, r0, ror #26 │ │ │ │ - addseq r1, lr, r0, asr #26 │ │ │ │ - addseq r1, lr, ip, lsl sp │ │ │ │ - @ instruction: 0x009e1cfc │ │ │ │ - @ instruction: 0x009e1cd8 │ │ │ │ - addseq r1, lr, r4, lsr #25 │ │ │ │ - addseq r1, lr, ip, ror #24 │ │ │ │ - addseq r1, lr, r8, asr #24 │ │ │ │ - addseq r1, lr, r8, lsr #24 │ │ │ │ - addseq r1, lr, r8, lsl #24 │ │ │ │ - @ instruction: 0x009e1bd8 │ │ │ │ - addseq r1, lr, r8, lsr #23 │ │ │ │ - addseq r1, lr, r8, ror fp │ │ │ │ - addseq r1, lr, r4, asr #22 │ │ │ │ - addseq r1, lr, ip, lsl #22 │ │ │ │ - @ instruction: 0x009e1adc │ │ │ │ - addseq r1, lr, ip, lsr #21 │ │ │ │ - addseq r1, lr, r4, ror sl │ │ │ │ - addseq r1, lr, r8, asr #20 │ │ │ │ - addseq r1, lr, r4, lsl sl │ │ │ │ - @ instruction: 0x009e19f0 │ │ │ │ - @ instruction: 0x009e19d4 │ │ │ │ - addseq r1, lr, r0, ror r3 │ │ │ │ - addseq r1, lr, r0, asr r3 │ │ │ │ - addseq r2, lr, r4, lsl #2 │ │ │ │ - addseq r2, lr, r8, asr r0 │ │ │ │ - umullseq r1, lr, ip, pc @ │ │ │ │ - addseq r1, lr, r0, ror #29 │ │ │ │ - addseq r1, lr, r4, lsr lr │ │ │ │ - addseq r1, lr, ip, lsl #28 │ │ │ │ - @ instruction: 0x009e1ddc │ │ │ │ - addseq r1, lr, r8, lsr #27 │ │ │ │ + @ instruction: 0x009e96b8 │ │ │ │ + addseq r9, lr, r4, lsl r4 │ │ │ │ + addseq r9, lr, r0, ror #23 │ │ │ │ + addseq r9, lr, r8, lsr #18 │ │ │ │ + addseq r9, lr, ip, asr r6 │ │ │ │ + @ instruction: 0x009e93bc │ │ │ │ + addseq r9, lr, r8, lsl #23 │ │ │ │ + addseq r9, lr, ip, asr #17 │ │ │ │ + addseq r9, lr, r0, lsl #12 │ │ │ │ + addseq r9, lr, r4, ror #6 │ │ │ │ + addseq r9, lr, r0, lsr fp │ │ │ │ + addseq r9, lr, r0, ror r8 │ │ │ │ + addseq r9, lr, r4, lsr #11 │ │ │ │ + addseq r9, lr, ip, lsl #6 │ │ │ │ + @ instruction: 0x009e9ad8 │ │ │ │ + addseq r9, lr, r4, lsl r8 │ │ │ │ + addseq r9, lr, r8, asr #10 │ │ │ │ + @ instruction: 0x009e92b4 │ │ │ │ + addseq r9, lr, r0, lsl #21 │ │ │ │ + @ instruction: 0x009e97b8 │ │ │ │ + addseq r9, lr, ip, ror #9 │ │ │ │ + addseq r9, lr, ip, asr r2 │ │ │ │ + addseq r9, lr, r8, lsr #20 │ │ │ │ + addseq r9, lr, ip, asr r7 │ │ │ │ + umullseq r9, lr, r0, r4 │ │ │ │ + addseq r9, lr, r4, lsl #4 │ │ │ │ + @ instruction: 0x009e91d8 │ │ │ │ + addseq r9, lr, ip, lsr #3 │ │ │ │ + addseq r9, lr, r0, lsl #3 │ │ │ │ + addseq r9, lr, r4, asr r1 │ │ │ │ + addseq r9, lr, r4, lsr r1 │ │ │ │ + addseq r9, lr, r4, lsl r1 │ │ │ │ + ldrsheq r9, [lr], r4 │ │ │ │ + ldrsbeq r9, [lr], r4 │ │ │ │ + ldrheq r9, [lr], r8 │ │ │ │ + umullseq r9, lr, r4, r0 │ │ │ │ + addseq r9, lr, r0, ror r0 │ │ │ │ + addseq r9, lr, ip, asr #32 │ │ │ │ + addseq r9, lr, r8, lsr #32 │ │ │ │ + addseq r9, lr, r4 │ │ │ │ + addseq r8, lr, r0, ror #31 │ │ │ │ + @ instruction: 0x009e8fbc │ │ │ │ + umullseq r8, lr, r8, pc @ │ │ │ │ + addseq r8, lr, ip, ror #30 │ │ │ │ + addseq r8, lr, r0, asr #30 │ │ │ │ + addseq r8, lr, r4, lsl pc │ │ │ │ + addseq r8, lr, r8, ror #29 │ │ │ │ + @ instruction: 0x009e8ebc │ │ │ │ + umullseq r8, lr, r0, lr │ │ │ │ + addseq r8, lr, r4, ror #28 │ │ │ │ + addseq r8, lr, r8, lsr lr │ │ │ │ + addseq r8, lr, ip, lsl #28 │ │ │ │ + addseq r8, lr, r8, ror #27 │ │ │ │ + addseq r8, lr, r0, asr #27 │ │ │ │ + umullseq r8, lr, r8, sp │ │ │ │ + addseq r8, lr, r8, ror sp │ │ │ │ + addseq r8, lr, ip, asr #26 │ │ │ │ + addseq r8, lr, r0, lsr #26 │ │ │ │ + addseq r8, lr, r0, lsl #26 │ │ │ │ + @ instruction: 0x009e8cd0 │ │ │ │ + addseq r8, lr, ip, lsr #25 │ │ │ │ + addseq r8, lr, ip, lsl #25 │ │ │ │ + addseq r8, lr, r0, ror #24 │ │ │ │ + addseq r8, lr, ip, lsr ip │ │ │ │ + addseq r8, lr, ip, lsl ip │ │ │ │ + @ instruction: 0x009e8bf8 │ │ │ │ + @ instruction: 0x009e8bd0 │ │ │ │ + addseq r8, lr, r4, lsr #23 │ │ │ │ + addseq r8, lr, r0, ror fp │ │ │ │ + addseq r8, lr, r0, asr #22 │ │ │ │ + addseq r8, lr, ip, lsl fp │ │ │ │ + addseq r8, lr, ip, ror #21 │ │ │ │ + @ instruction: 0x009e8ab8 │ │ │ │ + addseq r8, lr, r8, lsl #21 │ │ │ │ + addseq r8, lr, r0, ror #20 │ │ │ │ + addseq r8, lr, r8, lsr sl │ │ │ │ + addseq r8, lr, r0, lsl sl │ │ │ │ + @ instruction: 0x009e89f0 │ │ │ │ + addseq r8, lr, r4, asr #19 │ │ │ │ + umullseq r8, lr, r0, r9 │ │ │ │ + addseq r8, lr, ip, asr r9 │ │ │ │ + addseq r8, lr, r8, lsr #18 │ │ │ │ + @ instruction: 0x009e88f4 │ │ │ │ + addseq r8, lr, r0, asr #17 │ │ │ │ + addseq r8, lr, ip, lsl #17 │ │ │ │ + addseq r8, lr, r8, asr r8 │ │ │ │ + addseq r8, lr, r4, lsr #16 │ │ │ │ + @ instruction: 0x009e87f0 │ │ │ │ + @ instruction: 0x009e87bc │ │ │ │ + addseq r8, lr, r8, lsl #15 │ │ │ │ + addseq r8, lr, r4, asr r7 │ │ │ │ + addseq r8, lr, r0, lsr #14 │ │ │ │ + addseq r8, lr, ip, ror #13 │ │ │ │ + @ instruction: 0x009e86b8 │ │ │ │ + addseq r8, lr, r4, lsl #13 │ │ │ │ + addseq r8, lr, r0, asr r6 │ │ │ │ + addseq r8, lr, ip, lsl r6 │ │ │ │ + addseq r8, lr, r8, ror #11 │ │ │ │ + @ instruction: 0x009e85b4 │ │ │ │ + addseq r8, lr, r0, lsl #11 │ │ │ │ + addseq r8, lr, ip, asr #10 │ │ │ │ + addseq r8, lr, r8, lsl r5 │ │ │ │ + addseq r8, lr, r4, ror #9 │ │ │ │ + @ instruction: 0x009e84b0 │ │ │ │ + addseq r8, lr, ip, ror r4 │ │ │ │ + addseq r8, lr, r8, asr #8 │ │ │ │ + addseq r8, lr, r4, lsl r4 │ │ │ │ + addseq r8, lr, r0, ror #7 │ │ │ │ + addseq r8, lr, ip, lsr #7 │ │ │ │ + addseq r8, lr, r8, ror r3 │ │ │ │ + addseq r8, lr, r4, asr #6 │ │ │ │ + addseq r8, lr, ip, lsl r3 │ │ │ │ + @ instruction: 0x009e82d8 │ │ │ │ + umullseq r8, lr, r0, r2 │ │ │ │ + addseq r8, lr, r8, asr #4 │ │ │ │ + addseq r8, lr, r8, lsl #4 │ │ │ │ + addseq r8, lr, r8, asr #3 │ │ │ │ + addseq r8, lr, r8, lsl #3 │ │ │ │ + addseq r8, lr, r0, ror #2 │ │ │ │ + addseq r8, lr, r8, lsr r1 │ │ │ │ + addseq r8, lr, r0, lsl r1 │ │ │ │ + addseq r8, lr, r8, ror #1 │ │ │ │ + addseq r8, lr, r0, asr #1 │ │ │ │ + umullseq r8, lr, r8, r0 │ │ │ │ + addseq r8, lr, r0, ror r0 │ │ │ │ + addseq r8, lr, r4, asr #32 │ │ │ │ + addseq r8, lr, r8, lsl r0 │ │ │ │ + addseq r7, lr, ip, ror #31 │ │ │ │ + addseq r7, lr, ip, asr #31 │ │ │ │ + addseq r7, lr, r4, lsr #31 │ │ │ │ + addseq r7, lr, r0, lsl #31 │ │ │ │ + addseq r7, lr, ip, asr #30 │ │ │ │ + addseq r7, lr, r4, lsr #30 │ │ │ │ + addseq r7, lr, r0, lsl #30 │ │ │ │ + @ instruction: 0x009e7ed8 │ │ │ │ + @ instruction: 0x009e7eb4 │ │ │ │ + addseq r7, lr, ip, lsl #29 │ │ │ │ + addseq r7, lr, r4, ror #28 │ │ │ │ + addseq r7, lr, ip, lsr lr │ │ │ │ + addseq r7, lr, r4, lsl lr │ │ │ │ + addseq r7, lr, r4, ror #27 │ │ │ │ + addseq r7, lr, r0, asr #27 │ │ │ │ + addseq ip, lr, r4, lsl #8 │ │ │ │ + @ instruction: 0x009ec3d0 │ │ │ │ + umullseq ip, lr, ip, r3 │ │ │ │ + addseq ip, lr, r8, ror #6 │ │ │ │ + addseq ip, lr, r4, lsr r3 │ │ │ │ + addseq ip, lr, r0, lsl #6 │ │ │ │ + addseq ip, lr, ip, asr #5 │ │ │ │ + umullseq ip, lr, r8, r2 │ │ │ │ + addseq ip, lr, r4, ror #4 │ │ │ │ + addseq ip, lr, r0, lsr r2 │ │ │ │ + addseq ip, lr, r4, lsl #4 │ │ │ │ + @ instruction: 0x009ec1d8 │ │ │ │ + addseq ip, lr, ip, lsr #3 │ │ │ │ + addseq ip, lr, r0, lsl #3 │ │ │ │ + addseq ip, lr, r4, asr r1 │ │ │ │ + addseq ip, lr, r8, lsr #2 │ │ │ │ + ldrsheq ip, [lr], ip @ │ │ │ │ + ldrsbeq ip, [lr], r0 │ │ │ │ + addseq ip, lr, r4, lsr #1 │ │ │ │ + addseq ip, lr, r8, ror r0 │ │ │ │ + addseq ip, lr, ip, asr #32 │ │ │ │ + addseq ip, lr, r0, lsr #32 │ │ │ │ + @ instruction: 0x009ebff4 │ │ │ │ + addseq fp, lr, r8, asr #31 │ │ │ │ + umullseq fp, lr, ip, pc @ │ │ │ │ + addseq fp, lr, r0, ror pc │ │ │ │ + addseq fp, lr, r0, asr #30 │ │ │ │ + addseq fp, lr, ip, lsl #30 │ │ │ │ + @ instruction: 0x009ebed8 │ │ │ │ + addseq fp, lr, r4, lsr #29 │ │ │ │ + addseq fp, lr, r4, lsl #29 │ │ │ │ + addseq fp, lr, r4, ror #28 │ │ │ │ + addseq r1, lr, r4, lsl #29 │ │ │ │ + addseq r1, lr, r8, asr lr │ │ │ │ + addseq r1, lr, ip, lsr #28 │ │ │ │ + addseq r1, lr, r8, lsl #28 │ │ │ │ + addseq r1, lr, r4, ror #27 │ │ │ │ + addseq r1, lr, r0, asr #27 │ │ │ │ + umullseq r1, lr, ip, sp │ │ │ │ addseq r1, lr, r4, ror sp │ │ │ │ - addseq r1, lr, r0, asr #26 │ │ │ │ + addseq r1, lr, r4, asr sp │ │ │ │ + addseq r1, lr, r4, lsr sp │ │ │ │ addseq r1, lr, r0, lsl sp │ │ │ │ - addseq r1, lr, r0, ror #25 │ │ │ │ - @ instruction: 0x009e1cb0 │ │ │ │ - addseq r1, lr, ip, lsl #25 │ │ │ │ - addseq r1, lr, r8, ror #24 │ │ │ │ - addseq r1, lr, r4, asr #24 │ │ │ │ - addseq r1, lr, r0, lsr #24 │ │ │ │ + @ instruction: 0x009e1cf0 │ │ │ │ + addseq r1, lr, ip, asr #25 │ │ │ │ + umullseq r1, lr, r8, ip │ │ │ │ + addseq r1, lr, r0, ror #24 │ │ │ │ + addseq r1, lr, ip, lsr ip │ │ │ │ + addseq r1, lr, ip, lsl ip │ │ │ │ @ instruction: 0x009e1bfc │ │ │ │ - @ instruction: 0x009e1bd8 │ │ │ │ - @ instruction: 0x009e1bb4 │ │ │ │ - umullseq r1, lr, r0, fp │ │ │ │ + addseq r1, lr, ip, asr #23 │ │ │ │ + umullseq r1, lr, ip, fp │ │ │ │ addseq r1, lr, ip, ror #22 │ │ │ │ - addseq r1, lr, r0, asr #22 │ │ │ │ - addseq r1, lr, r4, lsl fp │ │ │ │ - addseq r1, lr, r8, ror #21 │ │ │ │ - @ instruction: 0x009e1ab4 │ │ │ │ - addseq r1, lr, ip, ror sl │ │ │ │ - addseq r1, lr, r4, asr #20 │ │ │ │ - addseq r1, lr, r4, lsl sl │ │ │ │ - addseq r1, lr, r8, ror #19 │ │ │ │ - addseq r1, lr, r0, asr #19 │ │ │ │ - umullseq r1, lr, r4, r9 │ │ │ │ - addseq r1, lr, r0, ror r9 │ │ │ │ - addseq r1, lr, r0, asr #18 │ │ │ │ - addseq r1, lr, r8, lsl r9 │ │ │ │ - @ instruction: 0x009e18f4 │ │ │ │ - addseq r1, lr, r0, asr #17 │ │ │ │ - umullseq r1, lr, r4, r8 │ │ │ │ - addseq r1, lr, r0, ror #16 │ │ │ │ - addseq r1, lr, r4, lsr r8 │ │ │ │ - addseq r1, lr, r8, lsl #16 │ │ │ │ - addseq r1, lr, r0, ror #15 │ │ │ │ - @ instruction: 0x009e17b8 │ │ │ │ - addseq r1, lr, r4, lsl #15 │ │ │ │ - addseq r1, lr, r0, asr r7 │ │ │ │ - addseq r1, lr, r8, lsl r7 │ │ │ │ - addseq r1, lr, r0, ror #13 │ │ │ │ - addseq r1, lr, r8, lsr #13 │ │ │ │ - addseq r1, lr, ip, ror r6 │ │ │ │ - addseq r1, lr, r4, lsr r6 │ │ │ │ - addseq r1, lr, r0, lsl r6 │ │ │ │ - addseq r1, lr, r4, ror #11 │ │ │ │ - @ instruction: 0x009e15b0 │ │ │ │ - addseq r1, lr, r0, lsl #11 │ │ │ │ - addseq r1, lr, r8, asr #10 │ │ │ │ - addseq r1, lr, r8, lsr #10 │ │ │ │ - addseq r1, lr, r0, lsl #10 │ │ │ │ - @ instruction: 0x009e14d8 │ │ │ │ - @ instruction: 0x009e14b0 │ │ │ │ - addseq r1, lr, r8, lsl #9 │ │ │ │ - addseq r1, lr, r0, ror #8 │ │ │ │ - addseq r1, lr, r8, lsr r4 │ │ │ │ - addseq r1, lr, r0, lsl r4 │ │ │ │ - addseq r1, lr, ip, ror #7 │ │ │ │ - umullseq r2, lr, ip, r7 │ │ │ │ - addseq r2, lr, r4, ror r6 │ │ │ │ - addseq r2, lr, r8, ror #10 │ │ │ │ - addseq r2, lr, ip, ror pc │ │ │ │ - addseq r2, lr, r8, ror #28 │ │ │ │ - addseq r2, lr, r4, lsr sp │ │ │ │ - addseq r2, lr, r0, ror #23 │ │ │ │ - addseq r2, lr, r4, lsl #21 │ │ │ │ - addseq r2, lr, r8, asr r9 │ │ │ │ - addseq r2, lr, ip, lsr #16 │ │ │ │ - addseq r2, lr, r0, lsl #14 │ │ │ │ - @ instruction: 0x009e25dc │ │ │ │ - @ instruction: 0x009e24d0 │ │ │ │ - addseq r2, lr, r4, ror #29 │ │ │ │ - addseq r2, lr, ip, asr #27 │ │ │ │ - umullseq r2, lr, r4, ip │ │ │ │ - addseq r2, lr, ip, lsr fp │ │ │ │ - addseq r2, lr, r8, ror #19 │ │ │ │ - @ instruction: 0x009e28bc │ │ │ │ + addseq r1, lr, r8, lsr fp │ │ │ │ + addseq r1, lr, r0, lsl #22 │ │ │ │ + @ instruction: 0x009e1ad0 │ │ │ │ + addseq r1, lr, r0, lsr #21 │ │ │ │ + addseq r1, lr, r8, ror #20 │ │ │ │ + addseq r1, lr, ip, lsr sl │ │ │ │ + addseq r1, lr, r8, lsl #20 │ │ │ │ + addseq r1, lr, r4, ror #19 │ │ │ │ + addseq r1, lr, r8, asr #19 │ │ │ │ + addseq r1, lr, r4, ror #6 │ │ │ │ + addseq r1, lr, r4, asr #6 │ │ │ │ + ldrsheq r2, [lr], r8 │ │ │ │ + addseq r2, lr, ip, asr #32 │ │ │ │ + umullseq r1, lr, r0, pc @ │ │ │ │ + @ instruction: 0x009e1ed4 │ │ │ │ + addseq r1, lr, r8, lsr #28 │ │ │ │ + addseq r1, lr, r0, lsl #28 │ │ │ │ + @ instruction: 0x009e1dd0 │ │ │ │ + umullseq r1, lr, ip, sp │ │ │ │ + addseq r1, lr, r8, ror #26 │ │ │ │ + addseq r1, lr, r4, lsr sp │ │ │ │ + addseq r1, lr, r4, lsl #26 │ │ │ │ + @ instruction: 0x009e1cd4 │ │ │ │ + addseq r1, lr, r4, lsr #25 │ │ │ │ + addseq r1, lr, r0, lsl #25 │ │ │ │ + addseq r1, lr, ip, asr ip │ │ │ │ + addseq r1, lr, r8, lsr ip │ │ │ │ + addseq r1, lr, r4, lsl ip │ │ │ │ + @ instruction: 0x009e1bf0 │ │ │ │ + addseq r1, lr, ip, asr #23 │ │ │ │ + addseq r1, lr, r8, lsr #23 │ │ │ │ + addseq r1, lr, r4, lsl #23 │ │ │ │ + addseq r1, lr, r0, ror #22 │ │ │ │ + addseq r1, lr, r4, lsr fp │ │ │ │ + addseq r1, lr, r8, lsl #22 │ │ │ │ + @ instruction: 0x009e1adc │ │ │ │ + addseq r1, lr, r8, lsr #21 │ │ │ │ + addseq r1, lr, r0, ror sl │ │ │ │ + addseq r1, lr, r8, lsr sl │ │ │ │ + addseq r1, lr, r8, lsl #20 │ │ │ │ + @ instruction: 0x009e19dc │ │ │ │ + @ instruction: 0x009e19b4 │ │ │ │ + addseq r1, lr, r8, lsl #19 │ │ │ │ + addseq r1, lr, r4, ror #18 │ │ │ │ + addseq r1, lr, r4, lsr r9 │ │ │ │ + addseq r1, lr, ip, lsl #18 │ │ │ │ + addseq r1, lr, r8, ror #17 │ │ │ │ + @ instruction: 0x009e18b4 │ │ │ │ + addseq r1, lr, r8, lsl #17 │ │ │ │ + addseq r1, lr, r4, asr r8 │ │ │ │ + addseq r1, lr, r8, lsr #16 │ │ │ │ + @ instruction: 0x009e17fc │ │ │ │ + @ instruction: 0x009e17d4 │ │ │ │ + addseq r1, lr, ip, lsr #15 │ │ │ │ + addseq r1, lr, r8, ror r7 │ │ │ │ + addseq r1, lr, r4, asr #14 │ │ │ │ + addseq r1, lr, ip, lsl #14 │ │ │ │ + @ instruction: 0x009e16d4 │ │ │ │ + umullseq r1, lr, ip, r6 │ │ │ │ + addseq r1, lr, r0, ror r6 │ │ │ │ + addseq r1, lr, r8, lsr #12 │ │ │ │ + addseq r1, lr, r4, lsl #12 │ │ │ │ + @ instruction: 0x009e15d8 │ │ │ │ + addseq r1, lr, r4, lsr #11 │ │ │ │ + addseq r1, lr, r4, ror r5 │ │ │ │ + addseq r1, lr, ip, lsr r5 │ │ │ │ + addseq r1, lr, ip, lsl r5 │ │ │ │ + @ instruction: 0x009e14f4 │ │ │ │ + addseq r1, lr, ip, asr #9 │ │ │ │ + addseq r1, lr, r4, lsr #9 │ │ │ │ + addseq r1, lr, ip, ror r4 │ │ │ │ + addseq r1, lr, r4, asr r4 │ │ │ │ + addseq r1, lr, ip, lsr #8 │ │ │ │ + addseq r1, lr, r4, lsl #8 │ │ │ │ + addseq r1, lr, r0, ror #7 │ │ │ │ umullseq r2, lr, r0, r7 │ │ │ │ - addseq r2, lr, r4, ror #12 │ │ │ │ - addseq r2, lr, r4, asr #10 │ │ │ │ - addseq r2, lr, r8, lsr r4 │ │ │ │ - addseq r2, lr, ip, asr #28 │ │ │ │ - addseq r2, lr, r0, lsr sp │ │ │ │ - @ instruction: 0x009e2bf4 │ │ │ │ - umullseq r2, lr, r8, sl │ │ │ │ + addseq r2, lr, r8, ror #12 │ │ │ │ + addseq r2, lr, ip, asr r5 │ │ │ │ + addseq r2, lr, r0, ror pc │ │ │ │ + addseq r2, lr, ip, asr lr │ │ │ │ + addseq r2, lr, r8, lsr #26 │ │ │ │ + @ instruction: 0x009e2bd4 │ │ │ │ + addseq r2, lr, r8, ror sl │ │ │ │ addseq r2, lr, ip, asr #18 │ │ │ │ addseq r2, lr, r0, lsr #16 │ │ │ │ @ instruction: 0x009e26f4 │ │ │ │ - addseq r2, lr, r8, asr #11 │ │ │ │ - addseq r2, lr, ip, lsr #9 │ │ │ │ - addseq r2, lr, r0, lsr #7 │ │ │ │ - @ instruction: 0x009e2db4 │ │ │ │ - umullseq r2, lr, r4, ip │ │ │ │ - addseq r2, lr, r4, asr fp │ │ │ │ - @ instruction: 0x009e29f4 │ │ │ │ + @ instruction: 0x009e25d0 │ │ │ │ + addseq r2, lr, r4, asr #9 │ │ │ │ + @ instruction: 0x009e2ed8 │ │ │ │ + addseq r2, lr, r0, asr #27 │ │ │ │ + addseq r2, lr, r8, lsl #25 │ │ │ │ + addseq r2, lr, r0, lsr fp │ │ │ │ + @ instruction: 0x009e29dc │ │ │ │ @ instruction: 0x009e28b0 │ │ │ │ addseq r2, lr, r4, lsl #15 │ │ │ │ addseq r2, lr, r8, asr r6 │ │ │ │ - addseq r2, lr, ip, lsr #10 │ │ │ │ - addseq r2, lr, r4, lsl r4 │ │ │ │ - addseq r2, lr, r8, lsl #6 │ │ │ │ - addseq r2, lr, ip, lsl sp │ │ │ │ - @ instruction: 0x009e2bf8 │ │ │ │ - @ instruction: 0x009e2ab4 │ │ │ │ - addseq r2, lr, r0, asr r9 │ │ │ │ + addseq r2, lr, r8, lsr r5 │ │ │ │ + addseq r2, lr, ip, lsr #8 │ │ │ │ + addseq r2, lr, r0, asr #28 │ │ │ │ + addseq r2, lr, r4, lsr #26 │ │ │ │ + addseq r2, lr, r8, ror #23 │ │ │ │ + addseq r2, lr, ip, lsl #21 │ │ │ │ + addseq r2, lr, r0, asr #18 │ │ │ │ addseq r2, lr, r4, lsl r8 │ │ │ │ addseq r2, lr, r8, ror #13 │ │ │ │ @ instruction: 0x009e25bc │ │ │ │ - umullseq r2, lr, r0, r4 │ │ │ │ - addseq r2, lr, ip, ror r3 │ │ │ │ - addseq r2, lr, r0, ror r2 │ │ │ │ - addseq r2, lr, r4, lsl #25 │ │ │ │ - addseq r2, lr, ip, asr fp │ │ │ │ - addseq r2, lr, r4, lsl sl │ │ │ │ - addseq r2, lr, ip, lsr #17 │ │ │ │ + addseq r2, lr, r0, lsr #9 │ │ │ │ + umullseq r2, lr, r4, r3 │ │ │ │ + addseq r2, lr, r8, lsr #27 │ │ │ │ + addseq r2, lr, r8, lsl #25 │ │ │ │ + addseq r2, lr, r8, asr #22 │ │ │ │ + addseq r2, lr, r8, ror #19 │ │ │ │ + addseq r2, lr, r4, lsr #17 │ │ │ │ addseq r2, lr, r8, ror r7 │ │ │ │ addseq r2, lr, ip, asr #12 │ │ │ │ addseq r2, lr, r0, lsr #10 │ │ │ │ - @ instruction: 0x009e23f4 │ │ │ │ - addseq r2, lr, r4, ror #5 │ │ │ │ - @ instruction: 0x009e21d8 │ │ │ │ + addseq r2, lr, r8, lsl #8 │ │ │ │ + @ instruction: 0x009e22fc │ │ │ │ + addseq r2, lr, r0, lsl sp │ │ │ │ addseq r2, lr, ip, ror #23 │ │ │ │ - addseq r2, lr, r0, asr #21 │ │ │ │ - addseq r2, lr, r4, ror r9 │ │ │ │ + addseq r2, lr, r8, lsr #21 │ │ │ │ + addseq r2, lr, r4, asr #18 │ │ │ │ addseq r2, lr, r8, lsl #16 │ │ │ │ @ instruction: 0x009e26dc │ │ │ │ @ instruction: 0x009e25b0 │ │ │ │ addseq r2, lr, r4, lsl #9 │ │ │ │ - addseq r2, lr, r8, asr r3 │ │ │ │ - addseq r2, lr, ip, asr #4 │ │ │ │ - addseq r2, lr, r0, asr #2 │ │ │ │ - addseq r2, lr, ip, lsl #2 │ │ │ │ - addseq r2, lr, r8, ror #1 │ │ │ │ - addseq r2, lr, r0, asr #1 │ │ │ │ - umullseq r2, lr, r8, r0 │ │ │ │ - addseq r2, lr, r0, ror r0 │ │ │ │ - addseq r2, lr, r8, asr #32 │ │ │ │ - addseq r2, lr, r8, lsl r0 │ │ │ │ - addseq r1, lr, r8, ror #31 │ │ │ │ - @ instruction: 0x009e1fbc │ │ │ │ - addseq r1, lr, r8, lsl #31 │ │ │ │ - addseq r1, lr, ip, asr pc │ │ │ │ - addseq r1, lr, r0, lsr pc │ │ │ │ - addseq r1, lr, r4, lsl #30 │ │ │ │ - @ instruction: 0x009e1ed0 │ │ │ │ - addseq r1, lr, r0, lsr #29 │ │ │ │ - addseq r1, lr, ip, ror #28 │ │ │ │ - addseq r1, lr, ip, lsr lr │ │ │ │ - addseq r1, lr, ip, lsl #28 │ │ │ │ - @ instruction: 0x009e1ddc │ │ │ │ - addseq r1, lr, ip, lsr #27 │ │ │ │ - addseq r1, lr, ip, ror sp │ │ │ │ - addseq r1, lr, r8, asr #26 │ │ │ │ - addseq r1, lr, r8, lsl sp │ │ │ │ - addseq r1, lr, r4, ror #25 │ │ │ │ - @ instruction: 0x009e1cbc │ │ │ │ - addseq r1, lr, r0, lsl #25 │ │ │ │ - addseq r1, lr, r8, asr ip │ │ │ │ - addseq r1, lr, r4, lsr ip │ │ │ │ - addseq r1, lr, r0, lsl #24 │ │ │ │ - addseq r1, lr, r8, asr #22 │ │ │ │ - addseq r1, lr, r8, ror sl │ │ │ │ - @ instruction: 0x009e1bb4 │ │ │ │ - @ instruction: 0x009e1af0 │ │ │ │ - addseq r1, lr, ip, lsr #20 │ │ │ │ - addseq r1, lr, r8, ror #22 │ │ │ │ - umullseq r1, lr, r8, sl │ │ │ │ - addseq r1, lr, r0, ror #19 │ │ │ │ - addseq r1, lr, ip, lsl fp │ │ │ │ - addseq r1, lr, r0, asr #20 │ │ │ │ - umullseq r1, lr, r4, r9 │ │ │ │ - addseq r1, lr, r4, asr r9 │ │ │ │ - addseq r1, lr, r4, lsl #17 │ │ │ │ - @ instruction: 0x009e17d4 │ │ │ │ - addseq r1, lr, r8, lsl r7 │ │ │ │ - addseq r1, lr, r0, ror #12 │ │ │ │ - addseq r1, lr, r4, ror #17 │ │ │ │ - addseq r1, lr, r0, lsr #16 │ │ │ │ - addseq r1, lr, ip, ror #14 │ │ │ │ - @ instruction: 0x009e16b0 │ │ │ │ - @ instruction: 0x009e15fc │ │ │ │ - addseq r1, lr, r4, ror r8 │ │ │ │ - @ instruction: 0x009e17bc │ │ │ │ - addseq r1, lr, r4, lsl #14 │ │ │ │ - addseq r1, lr, r8, asr #12 │ │ │ │ - umullseq r1, lr, r8, r5 │ │ │ │ - umullseq r1, pc, r8, r5 @ │ │ │ │ - addseq r0, lr, r4, lsr #20 │ │ │ │ - @ instruction: 0x009bb9f4 │ │ │ │ - ldr r0, [pc, #-796] @ 393690 │ │ │ │ + addseq r2, lr, r0, ror r3 │ │ │ │ + addseq r2, lr, r4, ror #4 │ │ │ │ + addseq r2, lr, r8, ror ip │ │ │ │ + addseq r2, lr, r0, asr fp │ │ │ │ + addseq r2, lr, r8, lsl #20 │ │ │ │ + addseq r2, lr, r0, lsr #17 │ │ │ │ + addseq r2, lr, ip, ror #14 │ │ │ │ + addseq r2, lr, r0, asr #12 │ │ │ │ + addseq r2, lr, r4, lsl r5 │ │ │ │ + addseq r2, lr, r8, ror #7 │ │ │ │ + @ instruction: 0x009e22d8 │ │ │ │ + addseq r2, lr, ip, asr #3 │ │ │ │ + addseq r2, lr, r0, ror #23 │ │ │ │ + @ instruction: 0x009e2ab4 │ │ │ │ + addseq r2, lr, r8, ror #18 │ │ │ │ + @ instruction: 0x009e27fc │ │ │ │ + @ instruction: 0x009e26d0 │ │ │ │ + addseq r2, lr, r4, lsr #11 │ │ │ │ + addseq r2, lr, r8, ror r4 │ │ │ │ + addseq r2, lr, ip, asr #6 │ │ │ │ + addseq r2, lr, r0, asr #4 │ │ │ │ + addseq r2, lr, r4, lsr r1 │ │ │ │ + addseq r2, lr, r0, lsl #2 │ │ │ │ + ldrsbeq r2, [lr], ip │ │ │ │ + ldrheq r2, [lr], r4 │ │ │ │ + addseq r2, lr, ip, lsl #1 │ │ │ │ + addseq r2, lr, r4, rrx │ │ │ │ + addseq r2, lr, ip, lsr r0 │ │ │ │ + addseq r2, lr, ip │ │ │ │ + @ instruction: 0x009e1fdc │ │ │ │ + @ instruction: 0x009e1fb0 │ │ │ │ + addseq r1, lr, ip, ror pc │ │ │ │ + addseq r1, lr, r0, asr pc │ │ │ │ + addseq r1, lr, r4, lsr #30 │ │ │ │ + @ instruction: 0x009e1ef8 │ │ │ │ + addseq r1, lr, r4, asr #29 │ │ │ │ + umullseq r1, lr, r4, lr │ │ │ │ + addseq r1, lr, r0, ror #28 │ │ │ │ + addseq r1, lr, r0, lsr lr │ │ │ │ + addseq r1, lr, r0, lsl #28 │ │ │ │ + @ instruction: 0x009e1dd0 │ │ │ │ + addseq r1, lr, r0, lsr #27 │ │ │ │ + addseq r1, lr, r0, ror sp │ │ │ │ + addseq r1, lr, ip, lsr sp │ │ │ │ + addseq r1, lr, ip, lsl #26 │ │ │ │ + @ instruction: 0x009e1cd8 │ │ │ │ + @ instruction: 0x009e1cb0 │ │ │ │ + addseq r1, lr, r4, ror ip │ │ │ │ + addseq r1, lr, ip, asr #24 │ │ │ │ + addseq r1, lr, r8, lsr #24 │ │ │ │ + @ instruction: 0x009e1bf4 │ │ │ │ + addseq r1, lr, ip, lsr fp │ │ │ │ + addseq r1, lr, ip, ror #20 │ │ │ │ + addseq r1, lr, r8, lsr #23 │ │ │ │ + addseq r1, lr, r4, ror #21 │ │ │ │ + addseq r1, lr, r0, lsr #20 │ │ │ │ + addseq r1, lr, ip, asr fp │ │ │ │ + addseq r1, lr, ip, lsl #21 │ │ │ │ + @ instruction: 0x009e19d4 │ │ │ │ + addseq r1, lr, r0, lsl fp │ │ │ │ + addseq r1, lr, r4, lsr sl │ │ │ │ + addseq r1, lr, r8, lsl #19 │ │ │ │ + addseq r1, lr, r8, asr #18 │ │ │ │ + addseq r1, lr, r8, ror r8 │ │ │ │ + addseq r1, lr, r8, asr #15 │ │ │ │ + addseq r1, lr, ip, lsl #14 │ │ │ │ + addseq r1, lr, r4, asr r6 │ │ │ │ + @ instruction: 0x009e18d8 │ │ │ │ + addseq r1, lr, r4, lsl r8 │ │ │ │ + addseq r1, lr, r0, ror #14 │ │ │ │ + addseq r1, lr, r4, lsr #13 │ │ │ │ + @ instruction: 0x009e15f0 │ │ │ │ + addseq r1, lr, r8, ror #16 │ │ │ │ + @ instruction: 0x009e17b0 │ │ │ │ + @ instruction: 0x009e16f8 │ │ │ │ + addseq r1, lr, ip, lsr r6 │ │ │ │ + addseq r1, lr, ip, lsl #11 │ │ │ │ + addseq r1, pc, ip, lsl #11 │ │ │ │ + addseq r0, lr, r8, lsl sl │ │ │ │ + addseq fp, fp, r8, ror #19 │ │ │ │ + ldr r0, [pc, #-796] @ 3936dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-804] @ 393694 │ │ │ │ + ldr r0, [pc, #-804] @ 3936e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-812] @ 393698 │ │ │ │ + ldr r0, [pc, #-812] @ 3936e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-820] @ 39369c │ │ │ │ + ldr r0, [pc, #-820] @ 3936e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-828] @ 3936a0 │ │ │ │ + ldr r0, [pc, #-828] @ 3936ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 3936a4 │ │ │ │ + ldr r0, [pc, #-836] @ 3936f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 3936a8 │ │ │ │ + ldr r0, [pc, #-844] @ 3936f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 3936ac │ │ │ │ + ldr r0, [pc, #-852] @ 3936f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 3936b0 │ │ │ │ + ldr r0, [pc, #-860] @ 3936fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 3936b4 │ │ │ │ + ldr r0, [pc, #-868] @ 393700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 3936b8 │ │ │ │ + ldr r0, [pc, #-876] @ 393704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 3936bc │ │ │ │ + ldr r0, [pc, #-884] @ 393708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 3936c0 │ │ │ │ + ldr r0, [pc, #-892] @ 39370c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 3936c4 │ │ │ │ + ldr r0, [pc, #-900] @ 393710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 3936c8 │ │ │ │ + ldr r0, [pc, #-908] @ 393714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 3936cc │ │ │ │ + ldr r0, [pc, #-916] @ 393718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3936d0 │ │ │ │ + ldr r0, [pc, #-924] @ 39371c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3936d4 │ │ │ │ + ldr r0, [pc, #-932] @ 393720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3936d8 │ │ │ │ + ldr r0, [pc, #-940] @ 393724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3936dc │ │ │ │ + ldr r0, [pc, #-948] @ 393728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3936e0 │ │ │ │ + ldr r0, [pc, #-956] @ 39372c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3936e4 │ │ │ │ + ldr r0, [pc, #-964] @ 393730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3936e8 │ │ │ │ + ldr r0, [pc, #-972] @ 393734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 3936ec │ │ │ │ + ldr r0, [pc, #-980] @ 393738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 3936f0 │ │ │ │ + ldr r0, [pc, #-988] @ 39373c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 3936f4 │ │ │ │ + ldr r0, [pc, #-996] @ 393740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 3936f8 │ │ │ │ + ldr r0, [pc, #-1004] @ 393744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 3936fc │ │ │ │ + ldr r0, [pc, #-1012] @ 393748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 393700 │ │ │ │ + ldr r0, [pc, #-1020] @ 39374c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 393704 │ │ │ │ + ldr r0, [pc, #-1028] @ 393750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 393708 │ │ │ │ + ldr r0, [pc, #-1036] @ 393754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 39370c │ │ │ │ + ldr r0, [pc, #-1044] @ 393758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 393710 │ │ │ │ + ldr r0, [pc, #-1052] @ 39375c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 393714 │ │ │ │ + ldr r0, [pc, #-1060] @ 393760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 393718 │ │ │ │ + ldr r0, [pc, #-1068] @ 393764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 39371c │ │ │ │ + ldr r0, [pc, #-1076] @ 393768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 393720 │ │ │ │ + ldr r0, [pc, #-1084] @ 39376c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 393724 │ │ │ │ + ldr r0, [pc, #-1092] @ 393770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 393728 │ │ │ │ + ldr r0, [pc, #-1100] @ 393774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 39372c │ │ │ │ + ldr r0, [pc, #-1108] @ 393778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 393730 │ │ │ │ + ldr r0, [pc, #-1116] @ 39377c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 393734 │ │ │ │ + ldr r0, [pc, #-1124] @ 393780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 393738 │ │ │ │ + ldr r0, [pc, #-1132] @ 393784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 39373c │ │ │ │ + ldr r0, [pc, #-1140] @ 393788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 393740 │ │ │ │ + ldr r0, [pc, #-1148] @ 39378c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 393744 │ │ │ │ + ldr r0, [pc, #-1156] @ 393790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 393748 │ │ │ │ + ldr r0, [pc, #-1164] @ 393794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 39374c │ │ │ │ + ldr r0, [pc, #-1172] @ 393798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 393750 │ │ │ │ + ldr r0, [pc, #-1180] @ 39379c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 393754 │ │ │ │ + ldr r0, [pc, #-1188] @ 3937a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 393758 │ │ │ │ + ldr r0, [pc, #-1196] @ 3937a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 39375c │ │ │ │ + ldr r0, [pc, #-1204] @ 3937a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 393760 │ │ │ │ + ldr r0, [pc, #-1212] @ 3937ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 393764 │ │ │ │ + ldr r0, [pc, #-1220] @ 3937b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 393768 │ │ │ │ + ldr r0, [pc, #-1228] @ 3937b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 39376c │ │ │ │ + ldr r0, [pc, #-1236] @ 3937b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 393770 │ │ │ │ + ldr r0, [pc, #-1244] @ 3937bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 393774 │ │ │ │ + ldr r0, [pc, #-1252] @ 3937c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 393778 │ │ │ │ + ldr r0, [pc, #-1260] @ 3937c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 39377c │ │ │ │ + ldr r0, [pc, #-1268] @ 3937c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 393780 │ │ │ │ + ldr r0, [pc, #-1276] @ 3937cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 393784 │ │ │ │ + ldr r0, [pc, #-1284] @ 3937d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 393788 │ │ │ │ + ldr r0, [pc, #-1292] @ 3937d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 39378c │ │ │ │ + ldr r0, [pc, #-1300] @ 3937d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 393790 │ │ │ │ + ldr r0, [pc, #-1308] @ 3937dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 393794 │ │ │ │ + ldr r0, [pc, #-1316] @ 3937e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 393798 │ │ │ │ + ldr r0, [pc, #-1324] @ 3937e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 39379c │ │ │ │ + ldr r0, [pc, #-1332] @ 3937e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 3937a0 │ │ │ │ + ldr r0, [pc, #-1340] @ 3937ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 3937a4 │ │ │ │ + ldr r0, [pc, #-1348] @ 3937f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 3937a8 │ │ │ │ + ldr r0, [pc, #-1356] @ 3937f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 3937ac │ │ │ │ + ldr r0, [pc, #-1364] @ 3937f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 3937b0 │ │ │ │ + ldr r0, [pc, #-1372] @ 3937fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 3937b4 │ │ │ │ + ldr r0, [pc, #-1380] @ 393800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 3937b8 │ │ │ │ + ldr r0, [pc, #-1388] @ 393804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 3937bc │ │ │ │ + ldr r0, [pc, #-1396] @ 393808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 3937c0 │ │ │ │ + ldr r0, [pc, #-1404] @ 39380c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 3937c4 │ │ │ │ + ldr r0, [pc, #-1412] @ 393810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 3937c8 │ │ │ │ + ldr r0, [pc, #-1420] @ 393814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 3937cc │ │ │ │ + ldr r0, [pc, #-1428] @ 393818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3937d0 │ │ │ │ + ldr r0, [pc, #-1436] @ 39381c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3937d4 │ │ │ │ + ldr r0, [pc, #-1444] @ 393820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3937d8 │ │ │ │ + ldr r0, [pc, #-1452] @ 393824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3937dc │ │ │ │ + ldr r0, [pc, #-1460] @ 393828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3937e0 │ │ │ │ + ldr r0, [pc, #-1468] @ 39382c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3937e4 │ │ │ │ + ldr r0, [pc, #-1476] @ 393830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3937e8 │ │ │ │ + ldr r0, [pc, #-1484] @ 393834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 3937ec │ │ │ │ + ldr r0, [pc, #-1492] @ 393838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 3937f0 │ │ │ │ + ldr r0, [pc, #-1500] @ 39383c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 3937f4 │ │ │ │ + ldr r0, [pc, #-1508] @ 393840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 3937f8 │ │ │ │ + ldr r0, [pc, #-1516] @ 393844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3937fc │ │ │ │ + ldr r0, [pc, #-1524] @ 393848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 393800 │ │ │ │ + ldr r0, [pc, #-1532] @ 39384c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 393804 │ │ │ │ + ldr r0, [pc, #-1540] @ 393850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 393808 │ │ │ │ + ldr r0, [pc, #-1548] @ 393854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 39380c │ │ │ │ + ldr r0, [pc, #-1556] @ 393858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 393810 │ │ │ │ + ldr r0, [pc, #-1564] @ 39385c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 393814 │ │ │ │ + ldr r0, [pc, #-1572] @ 393860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 393818 │ │ │ │ + ldr r0, [pc, #-1580] @ 393864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 39381c │ │ │ │ + ldr r0, [pc, #-1588] @ 393868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 393820 │ │ │ │ + ldr r0, [pc, #-1596] @ 39386c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 393824 │ │ │ │ + ldr r0, [pc, #-1604] @ 393870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 393828 │ │ │ │ + ldr r0, [pc, #-1612] @ 393874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 39382c │ │ │ │ + ldr r0, [pc, #-1620] @ 393878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 393830 │ │ │ │ + ldr r0, [pc, #-1628] @ 39387c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 393834 │ │ │ │ + ldr r0, [pc, #-1636] @ 393880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 393838 │ │ │ │ + ldr r0, [pc, #-1644] @ 393884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 39383c │ │ │ │ + ldr r0, [pc, #-1652] @ 393888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 393840 │ │ │ │ + ldr r0, [pc, #-1660] @ 39388c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 393844 │ │ │ │ + ldr r0, [pc, #-1668] @ 393890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 393848 │ │ │ │ + ldr r0, [pc, #-1676] @ 393894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 39384c │ │ │ │ + ldr r0, [pc, #-1684] @ 393898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 393850 │ │ │ │ + ldr r0, [pc, #-1692] @ 39389c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 393854 │ │ │ │ + ldr r0, [pc, #-1700] @ 3938a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 393858 │ │ │ │ + ldr r0, [pc, #-1708] @ 3938a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 39385c │ │ │ │ + ldr r0, [pc, #-1716] @ 3938a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 393860 │ │ │ │ + ldr r0, [pc, #-1724] @ 3938ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 393864 │ │ │ │ + ldr r0, [pc, #-1732] @ 3938b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 393868 │ │ │ │ + ldr r0, [pc, #-1740] @ 3938b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 39386c │ │ │ │ + ldr r0, [pc, #-1748] @ 3938b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 393870 │ │ │ │ + ldr r0, [pc, #-1756] @ 3938bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 393874 │ │ │ │ + ldr r0, [pc, #-1764] @ 3938c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 393878 │ │ │ │ + ldr r0, [pc, #-1772] @ 3938c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 39387c │ │ │ │ + ldr r0, [pc, #-1780] @ 3938c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 393880 │ │ │ │ + ldr r0, [pc, #-1788] @ 3938cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 393884 │ │ │ │ + ldr r0, [pc, #-1796] @ 3938d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 393888 │ │ │ │ + ldr r0, [pc, #-1804] @ 3938d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 39388c │ │ │ │ + ldr r0, [pc, #-1812] @ 3938d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 393890 │ │ │ │ + ldr r0, [pc, #-1820] @ 3938dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 393894 │ │ │ │ + ldr r0, [pc, #-1828] @ 3938e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 393898 │ │ │ │ + ldr r0, [pc, #-1836] @ 3938e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 39389c │ │ │ │ + ldr r0, [pc, #-1844] @ 3938e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 3938a0 │ │ │ │ + ldr r0, [pc, #-1852] @ 3938ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 3938a4 │ │ │ │ + ldr r0, [pc, #-1860] @ 3938f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 3938a8 │ │ │ │ + ldr r0, [pc, #-1868] @ 3938f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 3938ac │ │ │ │ + ldr r0, [pc, #-1876] @ 3938f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 3938b0 │ │ │ │ + ldr r0, [pc, #-1884] @ 3938fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 3938b4 │ │ │ │ + ldr r0, [pc, #-1892] @ 393900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 3938b8 │ │ │ │ + ldr r0, [pc, #-1900] @ 393904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 3938bc │ │ │ │ + ldr r0, [pc, #-1908] @ 393908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 3938c0 │ │ │ │ + ldr r0, [pc, #-1916] @ 39390c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 3938c4 │ │ │ │ + ldr r0, [pc, #-1924] @ 393910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 3938c8 │ │ │ │ + ldr r0, [pc, #-1932] @ 393914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 3938cc │ │ │ │ + ldr r0, [pc, #-1940] @ 393918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3938d0 │ │ │ │ + ldr r0, [pc, #-1948] @ 39391c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3938d4 │ │ │ │ + ldr r0, [pc, #-1956] @ 393920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3938d8 │ │ │ │ + ldr r0, [pc, #-1964] @ 393924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3938dc │ │ │ │ + ldr r0, [pc, #-1972] @ 393928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3938e0 │ │ │ │ + ldr r0, [pc, #-1980] @ 39392c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3938e4 │ │ │ │ + ldr r0, [pc, #-1988] @ 393930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3938e8 │ │ │ │ + ldr r0, [pc, #-1996] @ 393934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 3938ec │ │ │ │ + ldr r0, [pc, #-2004] @ 393938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 3938f0 │ │ │ │ + ldr r0, [pc, #-2012] @ 39393c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3938f4 │ │ │ │ + ldr r0, [pc, #-2020] @ 393940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3938f8 │ │ │ │ + ldr r0, [pc, #-2028] @ 393944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3938fc │ │ │ │ + ldr r0, [pc, #-2036] @ 393948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 393900 │ │ │ │ + ldr r0, [pc, #-2044] @ 39394c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 393904 │ │ │ │ + ldr r0, [pc, #-2052] @ 393950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 393908 │ │ │ │ + ldr r0, [pc, #-2060] @ 393954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 39390c │ │ │ │ + ldr r0, [pc, #-2068] @ 393958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 393910 │ │ │ │ + ldr r0, [pc, #-2076] @ 39395c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 393914 │ │ │ │ + ldr r0, [pc, #-2084] @ 393960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 393918 │ │ │ │ + ldr r0, [pc, #-2092] @ 393964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 39391c │ │ │ │ + ldr r0, [pc, #-2100] @ 393968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 393920 │ │ │ │ + ldr r0, [pc, #-2108] @ 39396c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 393924 │ │ │ │ + ldr r0, [pc, #-2116] @ 393970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 393928 │ │ │ │ + ldr r0, [pc, #-2124] @ 393974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 39392c │ │ │ │ + ldr r0, [pc, #-2132] @ 393978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 393930 │ │ │ │ + ldr r0, [pc, #-2140] @ 39397c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 393934 │ │ │ │ + ldr r0, [pc, #-2148] @ 393980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 393938 │ │ │ │ + ldr r0, [pc, #-2156] @ 393984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 39393c │ │ │ │ + ldr r0, [pc, #-2164] @ 393988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 393940 │ │ │ │ + ldr r0, [pc, #-2172] @ 39398c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 393944 │ │ │ │ + ldr r0, [pc, #-2180] @ 393990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 393948 │ │ │ │ + ldr r0, [pc, #-2188] @ 393994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 39394c │ │ │ │ + ldr r0, [pc, #-2196] @ 393998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 393950 │ │ │ │ + ldr r0, [pc, #-2204] @ 39399c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 393954 │ │ │ │ + ldr r0, [pc, #-2212] @ 3939a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 393958 │ │ │ │ + ldr r0, [pc, #-2220] @ 3939a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 39395c │ │ │ │ + ldr r0, [pc, #-2228] @ 3939a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 393960 │ │ │ │ + ldr r0, [pc, #-2236] @ 3939ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 393964 │ │ │ │ + ldr r0, [pc, #-2244] @ 3939b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 393968 │ │ │ │ + ldr r0, [pc, #-2252] @ 3939b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 39396c │ │ │ │ + ldr r0, [pc, #-2260] @ 3939b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 393970 │ │ │ │ + ldr r0, [pc, #-2268] @ 3939bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 393974 │ │ │ │ + ldr r0, [pc, #-2276] @ 3939c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 393978 │ │ │ │ + ldr r0, [pc, #-2284] @ 3939c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 39397c │ │ │ │ + ldr r0, [pc, #-2292] @ 3939c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 393980 │ │ │ │ + ldr r0, [pc, #-2300] @ 3939cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 393984 │ │ │ │ + ldr r0, [pc, #-2308] @ 3939d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 393988 │ │ │ │ + ldr r0, [pc, #-2316] @ 3939d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 39398c │ │ │ │ + ldr r0, [pc, #-2324] @ 3939d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 393990 │ │ │ │ + ldr r0, [pc, #-2332] @ 3939dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 393994 │ │ │ │ + ldr r0, [pc, #-2340] @ 3939e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 393998 │ │ │ │ + ldr r0, [pc, #-2348] @ 3939e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 39399c │ │ │ │ + ldr r0, [pc, #-2356] @ 3939e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 3939a0 │ │ │ │ + ldr r0, [pc, #-2364] @ 3939ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ - ldr ip, [pc, #4028] @ 3952b4 │ │ │ │ + ldr ip, [pc, #4028] @ 395300 │ │ │ │ sub sp, sp, #16 │ │ │ │ cmp r1, ip │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - bhi 3943b4 │ │ │ │ - ldr r2, [pc, #4004] @ 3952b8 │ │ │ │ + bhi 394400 │ │ │ │ + ldr r2, [pc, #4004] @ 395304 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 394c98 │ │ │ │ - ldr r2, [pc, #3996] @ 3952bc │ │ │ │ + bhi 394ce4 │ │ │ │ + ldr r2, [pc, #3996] @ 395308 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 394424 │ │ │ │ - ldr r3, [pc, #3988] @ 3952c0 │ │ │ │ + bhi 394470 │ │ │ │ + ldr r3, [pc, #3988] @ 39530c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39caf4 │ │ │ │ - ldr r3, [pc, #3980] @ 3952c4 │ │ │ │ + bhi 39cb40 │ │ │ │ + ldr r3, [pc, #3980] @ 395310 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394950 │ │ │ │ - ldr r3, [pc, #3972] @ 3952c8 │ │ │ │ + bhi 39499c │ │ │ │ + ldr r3, [pc, #3972] @ 395314 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394750 │ │ │ │ + bhi 39479c │ │ │ │ cmp r1, #796 @ 0x31c │ │ │ │ - bhi 39b150 │ │ │ │ + bhi 39b19c │ │ │ │ cmp r1, #716 @ 0x2cc │ │ │ │ - bcs 394a10 │ │ │ │ + bcs 394a5c │ │ │ │ cmp r1, #400 @ 0x190 │ │ │ │ - bhi 39b974 │ │ │ │ + bhi 39b9c0 │ │ │ │ cmp r1, #384 @ 0x180 │ │ │ │ - bcs 39d45c │ │ │ │ + bcs 39d4a8 │ │ │ │ cmp r1, #296 @ 0x128 │ │ │ │ - bhi 39df98 │ │ │ │ + bhi 39dfe4 │ │ │ │ cmp r1, #272 @ 0x110 │ │ │ │ - bcs 39df1c │ │ │ │ + bcs 39df68 │ │ │ │ cmp r1, #0 │ │ │ │ - beq 39fa80 │ │ │ │ + beq 39facc │ │ │ │ sub r1, r1, #256 @ 0x100 │ │ │ │ lsl r3, r1, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #12 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r3, [pc, #3888] @ 3952cc │ │ │ │ + bhi 39490c │ │ │ │ + ldr r3, [pc, #3888] @ 395318 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #12 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3860] @ 3952d0 │ │ │ │ + ldr r3, [pc, #3860] @ 39531c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3944a8 │ │ │ │ + bhi 3944f4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0a5c │ │ │ │ - ldr r3, [pc, #3840] @ 3952d4 │ │ │ │ + bhi 3a0aa8 │ │ │ │ + ldr r3, [pc, #3840] @ 395320 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3946b4 │ │ │ │ + bhi 394700 │ │ │ │ sub r3, r3, #225 @ 0xe1 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39a468 │ │ │ │ - ldr r3, [pc, #3820] @ 3952d8 │ │ │ │ + bhi 39a4b4 │ │ │ │ + ldr r3, [pc, #3820] @ 395324 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39b484 │ │ │ │ - ldr r3, [pc, #3812] @ 3952dc │ │ │ │ + bhi 39b4d0 │ │ │ │ + ldr r3, [pc, #3812] @ 395328 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3948c0 │ │ │ │ - ldr r3, [pc, #3804] @ 3952e0 │ │ │ │ + bls 39490c │ │ │ │ + ldr r3, [pc, #3804] @ 39532c │ │ │ │ sub r1, r1, #5376 @ 0x1500 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #52 @ 0x34 │ │ │ │ cmp r1, #384 @ 0x180 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3768] @ 3952e4 │ │ │ │ + ldr r2, [pc, #3768] @ 395330 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 394590 │ │ │ │ - ldr r3, [pc, #3760] @ 3952e8 │ │ │ │ + bhi 3945dc │ │ │ │ + ldr r3, [pc, #3760] @ 395334 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39bbac │ │ │ │ - ldr r3, [pc, #3752] @ 3952ec │ │ │ │ + bhi 39bbf8 │ │ │ │ + ldr r3, [pc, #3752] @ 395338 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 399f58 │ │ │ │ + bhi 399fa4 │ │ │ │ sub r3, r3, #9 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394d40 │ │ │ │ - ldr r3, [pc, #3732] @ 3952f0 │ │ │ │ + bhi 394d8c │ │ │ │ + ldr r3, [pc, #3732] @ 39533c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39c450 │ │ │ │ + bhi 39c49c │ │ │ │ sub r3, r3, #49 @ 0x31 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39d090 │ │ │ │ + bhi 39d0dc │ │ │ │ cmp r1, #3504 @ 0xdb0 │ │ │ │ - bhi 39d748 │ │ │ │ + bhi 39d794 │ │ │ │ sub r3, r3, #52 @ 0x34 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 39ee88 │ │ │ │ - ldr r3, [pc, #3692] @ 3952f4 │ │ │ │ + bls 39eed4 │ │ │ │ + ldr r3, [pc, #3692] @ 395340 │ │ │ │ sub r1, r1, #3472 @ 0xd90 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #8 │ │ │ │ cmp r1, #24 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3656] @ 3952f8 │ │ │ │ + ldr r3, [pc, #3656] @ 395344 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3945e0 │ │ │ │ + bhi 39462c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0780 │ │ │ │ - ldr r3, [pc, #3636] @ 3952fc │ │ │ │ + bhi 3a07cc │ │ │ │ + ldr r3, [pc, #3636] @ 395348 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3947d0 │ │ │ │ + bhi 39481c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a075c │ │ │ │ - ldr r3, [pc, #3616] @ 395300 │ │ │ │ + bhi 3a07a8 │ │ │ │ + ldr r3, [pc, #3616] @ 39534c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394b14 │ │ │ │ + bhi 394b60 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39d914 │ │ │ │ + bhi 39d960 │ │ │ │ sub r3, r3, #103 @ 0x67 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39d6bc │ │ │ │ + bhi 39d708 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39d978 │ │ │ │ + bhi 39d9c4 │ │ │ │ sub r3, r3, #39 @ 0x27 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 397b90 │ │ │ │ + bhi 397bdc │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 39dec0 │ │ │ │ + bls 39df0c │ │ │ │ sub r3, r1, #8192 @ 0x2000 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #3540] @ 395304 │ │ │ │ + ldr r2, [pc, #3540] @ 395350 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 394b70 │ │ │ │ - ldr r3, [pc, #3520] @ 395308 │ │ │ │ + bne 394bbc │ │ │ │ + ldr r3, [pc, #3520] @ 395354 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 39d940 │ │ │ │ + beq 39d98c │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #3500] @ 39530c │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #3500] @ 395358 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3480] @ 395310 │ │ │ │ + ldr r2, [pc, #3480] @ 39535c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3452] @ 395314 │ │ │ │ + ldr r2, [pc, #3452] @ 395360 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 394778 │ │ │ │ - ldr ip, [pc, #3444] @ 395318 │ │ │ │ + bhi 3947c4 │ │ │ │ + ldr ip, [pc, #3444] @ 395364 │ │ │ │ cmp r1, ip │ │ │ │ - bhi 39dd6c │ │ │ │ - ldr r3, [pc, #3436] @ 39531c │ │ │ │ + bhi 39ddb8 │ │ │ │ + ldr r3, [pc, #3436] @ 395368 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ cmp r1, #4736 @ 0x1280 │ │ │ │ - bcc 394c18 │ │ │ │ - ldr r3, [pc, #3420] @ 395320 │ │ │ │ + bcc 394c64 │ │ │ │ + ldr r3, [pc, #3420] @ 39536c │ │ │ │ sub r1, r1, #4736 @ 0x1280 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #152 @ 0x98 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3388] @ 395324 │ │ │ │ + ldr r3, [pc, #3388] @ 395370 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39483c │ │ │ │ + bhi 394888 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0228 │ │ │ │ - ldr r3, [pc, #3368] @ 395328 │ │ │ │ + bhi 3a0274 │ │ │ │ + ldr r3, [pc, #3368] @ 395374 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394a34 │ │ │ │ + bhi 394a80 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fb74 │ │ │ │ - ldr r3, [pc, #3348] @ 39532c │ │ │ │ + bhi 39fbc0 │ │ │ │ + ldr r3, [pc, #3348] @ 395378 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39c898 │ │ │ │ + bhi 39c8e4 │ │ │ │ cmp r1, #14400 @ 0x3840 │ │ │ │ - bcs 3a0030 │ │ │ │ + bcs 3a007c │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dbf0 │ │ │ │ + bhi 39dc3c │ │ │ │ cmp r1, #14272 @ 0x37c0 │ │ │ │ - bcs 3a0868 │ │ │ │ + bcs 3a08b4 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a083c │ │ │ │ + bhi 3a0888 │ │ │ │ cmp r1, #14208 @ 0x3780 │ │ │ │ - bcs 3a081c │ │ │ │ + bcs 3a0868 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a07f0 │ │ │ │ + bhi 3a083c │ │ │ │ cmp r1, #14144 @ 0x3740 │ │ │ │ - bcc 3948c0 │ │ │ │ + bcc 39490c │ │ │ │ sub r3, r1, #14144 @ 0x3740 │ │ │ │ - ldr r2, [pc, #3268] @ 395330 │ │ │ │ + ldr r2, [pc, #3268] @ 39537c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - ldr r2, [pc, #3248] @ 395334 │ │ │ │ + beq 39490c │ │ │ │ + ldr r2, [pc, #3248] @ 395380 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3228] @ 395338 │ │ │ │ + ldr r2, [pc, #3228] @ 395384 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3200] @ 39533c │ │ │ │ + ldr r3, [pc, #3200] @ 395388 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3964e4 │ │ │ │ + bhi 396530 │ │ │ │ cmp r1, #6912 @ 0x1b00 │ │ │ │ - bcc 39c9dc │ │ │ │ - ldr r3, [pc, #3184] @ 395340 │ │ │ │ + bcc 39ca28 │ │ │ │ + ldr r3, [pc, #3184] @ 39538c │ │ │ │ sub r1, r1, #6912 @ 0x1b00 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #1016 @ 0x3f8 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r1, #4928 @ 0x1340 │ │ │ │ sub r3, r3, #36 @ 0x24 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #3108] @ 395330 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #3108] @ 39537c │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - ldr r2, [pc, #3112] @ 395344 │ │ │ │ + beq 39490c │ │ │ │ + ldr r2, [pc, #3112] @ 395390 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 394934 │ │ │ │ - ldr r2, [pc, #3084] @ 395348 │ │ │ │ + bne 394980 │ │ │ │ + ldr r2, [pc, #3084] @ 395394 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3060] @ 39534c │ │ │ │ + ldr r3, [pc, #3060] @ 395398 │ │ │ │ sub r1, r1, #1840 @ 0x730 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #8 │ │ │ │ cmp r1, #684 @ 0x2ac │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3024] @ 395350 │ │ │ │ + ldr r3, [pc, #3024] @ 39539c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394c58 │ │ │ │ + bhi 394ca4 │ │ │ │ sub r3, r3, #49 @ 0x31 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39c4c8 │ │ │ │ + bhi 39c514 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3946ec │ │ │ │ + bhi 394738 │ │ │ │ sub r3, r3, #41 @ 0x29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3948c0 │ │ │ │ - ldr r3, [pc, #2980] @ 395354 │ │ │ │ + bls 39490c │ │ │ │ + ldr r3, [pc, #2980] @ 3953a0 │ │ │ │ sub r1, r1, #4864 @ 0x1300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #56 @ 0x38 │ │ │ │ cmp r1, #40 @ 0x28 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2944] @ 395358 │ │ │ │ + ldr r3, [pc, #2944] @ 3953a4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394aa4 │ │ │ │ + bhi 394af0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a00d8 │ │ │ │ - ldr r3, [pc, #2924] @ 39535c │ │ │ │ + bhi 3a0124 │ │ │ │ + ldr r3, [pc, #2924] @ 3953a8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ca6c │ │ │ │ + bhi 39cab8 │ │ │ │ cmp r1, #13248 @ 0x33c0 │ │ │ │ - bcs 39e810 │ │ │ │ + bcs 39e85c │ │ │ │ sub r3, r3, #3536 @ 0xdd0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39d9a8 │ │ │ │ + bhi 39d9f4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3a092c │ │ │ │ - ldr r3, [pc, #2884] @ 395360 │ │ │ │ + bls 3a0978 │ │ │ │ + ldr r3, [pc, #2884] @ 3953ac │ │ │ │ sub r1, r1, #9664 @ 0x25c0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #48 @ 0x30 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2848] @ 395364 │ │ │ │ + ldr r3, [pc, #2848] @ 3953b0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394ba8 │ │ │ │ + bhi 394bf4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a06f4 │ │ │ │ - ldr r3, [pc, #2828] @ 395368 │ │ │ │ + bhi 3a0740 │ │ │ │ + ldr r3, [pc, #2828] @ 3953b4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39c82c │ │ │ │ + bhi 39c878 │ │ │ │ cmp r1, #15552 @ 0x3cc0 │ │ │ │ - bcs 39fd54 │ │ │ │ + bcs 39fda0 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39da70 │ │ │ │ + bhi 39dabc │ │ │ │ cmp r1, #15424 @ 0x3c40 │ │ │ │ - bcs 3a02c4 │ │ │ │ + bcs 3a0310 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0298 │ │ │ │ + bhi 3a02e4 │ │ │ │ cmp r1, #15360 @ 0x3c00 │ │ │ │ - bcs 3a0278 │ │ │ │ + bcs 3a02c4 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a024c │ │ │ │ + bhi 3a0298 │ │ │ │ cmp r1, #15296 @ 0x3bc0 │ │ │ │ - bcc 3948c0 │ │ │ │ + bcc 39490c │ │ │ │ sub r3, r1, #15296 @ 0x3bc0 │ │ │ │ - ldr r2, [pc, #2688] @ 395330 │ │ │ │ + ldr r2, [pc, #2688] @ 39537c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - ldr r2, [pc, #2724] @ 39536c │ │ │ │ + bne 3946c8 │ │ │ │ + ldr r2, [pc, #2724] @ 3953b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, pc} │ │ │ │ - ldr r2, [pc, #2692] @ 395370 │ │ │ │ + ldr r2, [pc, #2692] @ 3953bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2358 │ │ │ │ - ldr r2, [pc, #2668] @ 395374 │ │ │ │ + bne 3a23a4 │ │ │ │ + ldr r2, [pc, #2668] @ 3953c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2652] @ 395378 │ │ │ │ + ldr r2, [pc, #2652] @ 3953c4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - beq 394734 │ │ │ │ - ldr r2, [pc, #2624] @ 39537c │ │ │ │ + beq 394780 │ │ │ │ + ldr r2, [pc, #2624] @ 3953c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2600] @ 395380 │ │ │ │ + ldr r3, [pc, #2600] @ 3953cc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39c36c │ │ │ │ + bhi 39c3b8 │ │ │ │ cmp r1, #3008 @ 0xbc0 │ │ │ │ - bcs 3a0a1c │ │ │ │ + bcs 3a0a68 │ │ │ │ sub r3, r3, #224 @ 0xe0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39d40c │ │ │ │ + bhi 39d458 │ │ │ │ cmp r1, #2784 @ 0xae0 │ │ │ │ - bcs 3a0a24 │ │ │ │ + bcs 3a0a70 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dd30 │ │ │ │ + bhi 39dd7c │ │ │ │ cmp r1, #2656 @ 0xa60 │ │ │ │ - bcs 3a0a54 │ │ │ │ + bcs 3a0aa0 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0a2c │ │ │ │ + bhi 3a0a78 │ │ │ │ cmp r1, #2592 @ 0xa20 │ │ │ │ - bcs 3a0ab4 │ │ │ │ + bcs 3a0b00 │ │ │ │ sub r3, r1, #2560 @ 0xa00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #2504] @ 395384 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #2504] @ 3953d0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - ldr r2, [pc, #2492] @ 395388 │ │ │ │ + beq 39490c │ │ │ │ + ldr r2, [pc, #2492] @ 3953d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, r5 │ │ │ │ str r5, [sp, #8] │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ - ldr r6, [pc, #2460] @ 39538c │ │ │ │ + ldr r6, [pc, #2460] @ 3953d8 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, r6 │ │ │ │ mov r8, r0 │ │ │ │ mov r9, r1 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ strd r8, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3948dc │ │ │ │ - ldr r3, [pc, #2424] @ 395390 │ │ │ │ + b 394928 │ │ │ │ + ldr r3, [pc, #2424] @ 3953dc │ │ │ │ sub r1, r1, #716 @ 0x2cc │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #80 @ 0x50 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2392] @ 395394 │ │ │ │ + ldr r3, [pc, #2392] @ 3953e0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39c970 │ │ │ │ + bhi 39c9bc │ │ │ │ cmp r1, #14976 @ 0x3a80 │ │ │ │ - bcs 39fddc │ │ │ │ + bcs 39fe28 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39db30 │ │ │ │ + bhi 39db7c │ │ │ │ cmp r1, #14848 @ 0x3a00 │ │ │ │ - bcs 39fdbc │ │ │ │ + bcs 39fe08 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a07c4 │ │ │ │ + bhi 3a0810 │ │ │ │ cmp r1, #14784 @ 0x39c0 │ │ │ │ - bcs 3a07a4 │ │ │ │ + bcs 3a07f0 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0888 │ │ │ │ + bhi 3a08d4 │ │ │ │ cmp r1, #14720 @ 0x3980 │ │ │ │ - bcc 3948c0 │ │ │ │ + bcc 39490c │ │ │ │ sub r3, r1, #14720 @ 0x3980 │ │ │ │ - ldr r2, [pc, #2208] @ 395330 │ │ │ │ + ldr r2, [pc, #2208] @ 39537c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #2284] @ 395398 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #2284] @ 3953e4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39c904 │ │ │ │ + bhi 39c950 │ │ │ │ cmp r1, #13824 @ 0x3600 │ │ │ │ - bcs 3a00fc │ │ │ │ + bcs 3a0148 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dcb0 │ │ │ │ + bhi 39dcfc │ │ │ │ cmp r1, #13696 @ 0x3580 │ │ │ │ - bcs 3a0094 │ │ │ │ + bcs 3a00e0 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0900 │ │ │ │ + bhi 3a094c │ │ │ │ cmp r1, #13632 @ 0x3540 │ │ │ │ - bcs 3a08e0 │ │ │ │ + bcs 3a092c │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a08b4 │ │ │ │ + bhi 3a0900 │ │ │ │ cmp r1, #13568 @ 0x3500 │ │ │ │ - bcc 3948c0 │ │ │ │ + bcc 39490c │ │ │ │ sub r3, r1, #13568 @ 0x3500 │ │ │ │ - ldr r2, [pc, #2096] @ 395330 │ │ │ │ + ldr r2, [pc, #2096] @ 39537c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #2176] @ 39539c │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #2176] @ 3953e8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39c7d8 │ │ │ │ + bhi 39c824 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ffc8 │ │ │ │ + bhi 3a0014 │ │ │ │ cmp r1, #8512 @ 0x2140 │ │ │ │ - beq 39f674 │ │ │ │ - bhi 39d8c0 │ │ │ │ - ldr r3, [pc, #2144] @ 3953a0 │ │ │ │ + beq 39f6c0 │ │ │ │ + bhi 39d90c │ │ │ │ + ldr r3, [pc, #2144] @ 3953ec │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3a0cd8 │ │ │ │ + bls 3a0d24 │ │ │ │ sub r3, r1, #8448 @ 0x2100 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #1956] @ 395304 │ │ │ │ + ldr r2, [pc, #1956] @ 395350 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - beq 39f068 │ │ │ │ - ldr r2, [pc, #2092] @ 3953a4 │ │ │ │ + beq 39f0b4 │ │ │ │ + ldr r2, [pc, #2092] @ 3953f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2072] @ 3953a8 │ │ │ │ + ldr r2, [pc, #2072] @ 3953f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2044] @ 3953ac │ │ │ │ + ldr r3, [pc, #2044] @ 3953f8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ca18 │ │ │ │ + bhi 39ca64 │ │ │ │ cmp r1, #16128 @ 0x3f00 │ │ │ │ - bcs 39fd34 │ │ │ │ + bcs 39fd80 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dc70 │ │ │ │ + bhi 39dcbc │ │ │ │ cmp r1, #16000 @ 0x3e80 │ │ │ │ - bcs 3a0074 │ │ │ │ + bcs 3a00c0 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fcc0 │ │ │ │ + bhi 39fd0c │ │ │ │ cmp r1, #15936 @ 0x3e40 │ │ │ │ - bcs 39fca0 │ │ │ │ + bcs 39fcec │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0658 │ │ │ │ + bhi 3a06a4 │ │ │ │ cmp r1, #15872 @ 0x3e00 │ │ │ │ - bcc 3948c0 │ │ │ │ + bcc 39490c │ │ │ │ sub r3, r1, #15872 @ 0x3e00 │ │ │ │ - ldr r2, [pc, #1836] @ 395330 │ │ │ │ + ldr r2, [pc, #1836] @ 39537c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r3, #220 @ 0xdc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ sub r3, r3, #41 @ 0x29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 39e3cc │ │ │ │ - ldr r3, [pc, #1912] @ 3953b0 │ │ │ │ + bls 39e418 │ │ │ │ + ldr r3, [pc, #1912] @ 3953fc │ │ │ │ sub r1, r1, #4608 @ 0x1200 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #20 │ │ │ │ cmp r1, #40 @ 0x28 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1876] @ 3953b4 │ │ │ │ + ldr r3, [pc, #1876] @ 395400 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39e90c │ │ │ │ + bhi 39e958 │ │ │ │ sub r3, r3, #77 @ 0x4d │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3948c0 │ │ │ │ - ldr r3, [pc, #1856] @ 3953b8 │ │ │ │ + bls 39490c │ │ │ │ + ldr r3, [pc, #1856] @ 395404 │ │ │ │ sub r1, r1, #5120 @ 0x1400 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #24 │ │ │ │ cmp r1, #76 @ 0x4c │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r2, r1, #5376 @ 0x1500 │ │ │ │ sub r2, r2, #20 │ │ │ │ - ldr lr, [pc, #1812] @ 3953bc │ │ │ │ + ldr lr, [pc, #1812] @ 395408 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r8, #1 │ │ │ │ ands lr, lr, r8, lsl r2 │ │ │ │ - bne 394714 │ │ │ │ + bne 394760 │ │ │ │ cmp r1, ip │ │ │ │ - beq 39f404 │ │ │ │ - ldr r3, [pc, #1784] @ 3953c0 │ │ │ │ + beq 39f450 │ │ │ │ + ldr r3, [pc, #1784] @ 39540c │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3948c0 │ │ │ │ - b 39467c │ │ │ │ - ldr r2, [pc, #1772] @ 3953c4 │ │ │ │ + bne 39490c │ │ │ │ + b 3946c8 │ │ │ │ + ldr r2, [pc, #1772] @ 395410 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1752] @ 3953c8 │ │ │ │ + ldr r2, [pc, #1752] @ 395414 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1724] @ 3953cc │ │ │ │ + ldr r2, [pc, #1724] @ 395418 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1704] @ 3953d0 │ │ │ │ + ldr r2, [pc, #1704] @ 39541c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3920 @ 0xf50 │ │ │ │ sub r3, r3, #4 │ │ │ │ - ldr r2, [pc, #1668] @ 3953d4 │ │ │ │ + ldr r2, [pc, #1668] @ 395420 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 394558 │ │ │ │ - ldr r2, [pc, #1644] @ 3953d8 │ │ │ │ + beq 39490c │ │ │ │ + b 3945a4 │ │ │ │ + ldr r2, [pc, #1644] @ 395424 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1624] @ 3953dc │ │ │ │ + ldr r2, [pc, #1624] @ 395428 │ │ │ │ lsl r3, r5, #20 │ │ │ │ add r2, pc, r2 │ │ │ │ lsr r3, r3, #20 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1600] @ 3953e0 │ │ │ │ + ldr r2, [pc, #1600] @ 39542c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - beq 394734 │ │ │ │ - b 394934 │ │ │ │ - ldr r2, [pc, #1568] @ 3953e4 │ │ │ │ + beq 394780 │ │ │ │ + b 394980 │ │ │ │ + ldr r2, [pc, #1568] @ 395430 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1552] @ 3953e8 │ │ │ │ + ldr r2, [pc, #1552] @ 395434 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-268435456 @ 0xf0000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1524] @ 3953ec │ │ │ │ - ldr r8, [pc, #1524] @ 3953f0 │ │ │ │ + ldr r2, [pc, #1524] @ 395438 │ │ │ │ + ldr r8, [pc, #1524] @ 39543c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1476] @ 3953f4 │ │ │ │ + ldr r2, [pc, #1476] @ 395440 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1428] @ 3953f8 │ │ │ │ + ldr r2, [pc, #1428] @ 395444 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1408] @ 3953fc │ │ │ │ + ldr r2, [pc, #1408] @ 395448 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #16646144 @ 0xfe0000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r3, #4 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #1368] @ 395400 │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #1368] @ 39544c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39471c │ │ │ │ - ldr r2, [pc, #1360] @ 395404 │ │ │ │ + b 394768 │ │ │ │ + ldr r2, [pc, #1360] @ 395450 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1340] @ 395408 │ │ │ │ + ldr r2, [pc, #1340] @ 395454 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1308] @ 39540c │ │ │ │ + ldr r2, [pc, #1308] @ 395458 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3a0d44 │ │ │ │ - ldr r2, [pc, #1280] @ 395410 │ │ │ │ + bne 3a0d90 │ │ │ │ + ldr r2, [pc, #1280] @ 39545c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1264] @ 395414 │ │ │ │ + ldr r2, [pc, #1264] @ 395460 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1244] @ 395418 │ │ │ │ + ldr r3, [pc, #1244] @ 395464 │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3a41e4 │ │ │ │ + bhi 3a4230 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1208] @ 39541c │ │ │ │ + ldr r2, [pc, #1208] @ 395468 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1192] @ 395420 │ │ │ │ + ldr r3, [pc, #1192] @ 39546c │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bhi 394f94 │ │ │ │ + bhi 394fe0 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1160] @ 395424 │ │ │ │ + ldr r2, [pc, #1160] @ 395470 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r2, r1, #3712 @ 0xe80 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r3, #1 │ │ │ │ lsl r3, r3, r2 │ │ │ │ - ldr r2, [pc, #1112] @ 395428 │ │ │ │ + ldr r2, [pc, #1112] @ 395474 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cb3c │ │ │ │ - ldr r2, [pc, #1104] @ 39542c │ │ │ │ + bne 39cb88 │ │ │ │ + ldr r2, [pc, #1104] @ 395478 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cbe0 │ │ │ │ - ldr r2, [pc, #1096] @ 395430 │ │ │ │ + bne 39cc2c │ │ │ │ + ldr r2, [pc, #1096] @ 39547c │ │ │ │ tst r3, r2 │ │ │ │ - beq 3948c0 │ │ │ │ - ldr r2, [pc, #1088] @ 395434 │ │ │ │ + beq 39490c │ │ │ │ + ldr r2, [pc, #1088] @ 395480 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39471c │ │ │ │ - ldr r2, [pc, #1080] @ 395438 │ │ │ │ + b 394768 │ │ │ │ + ldr r2, [pc, #1080] @ 395484 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1168] @ 3954a8 │ │ │ │ + ldr r3, [pc, #1168] @ 3954f4 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a3408 │ │ │ │ - bhi 3a1764 │ │ │ │ + beq 3a3454 │ │ │ │ + bhi 3a17b0 │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 3a0d20 │ │ │ │ + bhi 3a0d6c │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396980 │ │ │ │ - ldr r3, [pc, #1028] @ 39543c │ │ │ │ + beq 3969cc │ │ │ │ + ldr r3, [pc, #1028] @ 395488 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 396980 │ │ │ │ + bhi 3969cc │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #996] @ 395440 │ │ │ │ + ldr r2, [pc, #996] @ 39548c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3a16c8 │ │ │ │ + bhi 3a1714 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396980 │ │ │ │ - ldr r3, [pc, #960] @ 395444 │ │ │ │ + beq 3969cc │ │ │ │ + ldr r3, [pc, #960] @ 395490 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 3a4140 │ │ │ │ + bhi 3a418c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #928] @ 395448 │ │ │ │ + ldr r2, [pc, #928] @ 395494 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 3a0d28 │ │ │ │ - bhi 3a10ac │ │ │ │ + beq 3a0d74 │ │ │ │ + bhi 3a10f8 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r3, [pc, #884] @ 39544c │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r3, [pc, #884] @ 395498 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 398a5c │ │ │ │ + bhi 398aa8 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #852] @ 395450 │ │ │ │ + ldr r2, [pc, #852] @ 39549c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3a16f8 │ │ │ │ + bhi 3a1744 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396980 │ │ │ │ - ldr r3, [pc, #816] @ 395454 │ │ │ │ + beq 3969cc │ │ │ │ + ldr r3, [pc, #816] @ 3954a0 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 3a4140 │ │ │ │ + bhi 3a418c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #784] @ 395458 │ │ │ │ + ldr r2, [pc, #784] @ 3954a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #840] @ 3954a8 │ │ │ │ + ldr r3, [pc, #840] @ 3954f4 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a3408 │ │ │ │ - bhi 3a1728 │ │ │ │ + beq 3a3454 │ │ │ │ + bhi 3a1774 │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 3a0d20 │ │ │ │ + bhi 3a0d6c │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396980 │ │ │ │ - ldr r3, [pc, #732] @ 39545c │ │ │ │ + beq 3969cc │ │ │ │ + ldr r3, [pc, #732] @ 3954a8 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 396980 │ │ │ │ + bhi 3969cc │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #700] @ 395460 │ │ │ │ + ldr r2, [pc, #700] @ 3954ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 3a0d28 │ │ │ │ - bhi 3a1548 │ │ │ │ + beq 3a0d74 │ │ │ │ + bhi 3a1594 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r3, [pc, #656] @ 395464 │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r3, [pc, #656] @ 3954b0 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 398a5c │ │ │ │ + bhi 398aa8 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #624] @ 395468 │ │ │ │ + ldr r2, [pc, #624] @ 3954b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #604] @ 39546c │ │ │ │ + ldr r2, [pc, #604] @ 3954b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #576] @ 395470 │ │ │ │ + ldr r3, [pc, #576] @ 3954bc │ │ │ │ cmp r1, r3 │ │ │ │ - beq 399fd4 │ │ │ │ - bhi 39ff9c │ │ │ │ + beq 39a020 │ │ │ │ + bhi 39ffe8 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #552] @ 395474 │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #552] @ 3954c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #532] @ 395478 │ │ │ │ + ldr r2, [pc, #532] @ 3954c4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #504] @ 39547c │ │ │ │ + ldr r2, [pc, #504] @ 3954c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #484] @ 395480 │ │ │ │ + ldr r2, [pc, #484] @ 3954cc │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ andeq r1, r0, r0, lsr r5 │ │ │ │ andeq r1, r0, r3, lsl r5 │ │ │ │ andeq r0, r0, ip, ror sp │ │ │ │ andeq r0, r0, fp, asr sp │ │ │ │ andeq r0, r0, r4, ror #19 │ │ │ │ andeq r0, r0, r7, lsr r7 │ │ │ │ - ldrdeq lr, [lr], sl @ │ │ │ │ + ldrdeq lr, [lr], r6 @ │ │ │ │ @ instruction: 0x00001fb8 │ │ │ │ ldrdeq r1, [r0], -r4 │ │ │ │ @ instruction: 0x000016b4 │ │ │ │ andeq r1, r0, r3, lsr r5 │ │ │ │ - adceq lr, lr, r8, lsl #29 │ │ │ │ + adceq lr, lr, r4, lsl #29 │ │ │ │ andeq r1, r0, ip, asr #2 │ │ │ │ ldrdeq r1, [r0], -pc @ │ │ │ │ andeq r0, r0, ip, asr pc │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - adceq pc, lr, r6, lsl #2 │ │ │ │ + adceq pc, lr, r2, lsl #2 │ │ │ │ andeq r3, r0, ip, lsr r7 │ │ │ │ andeq r2, r0, ip, asr #7 │ │ │ │ andeq r2, r0, r0, ror #1 │ │ │ │ tsteq r1, r1 │ │ │ │ andeq r2, r0, r0, lsl r0 │ │ │ │ - addseq r2, ip, r8, lsl r8 │ │ │ │ - addseq sl, sp, r4, lsr #26 │ │ │ │ + addseq r2, ip, ip, lsl #16 │ │ │ │ + addseq sl, sp, r8, lsl sp │ │ │ │ andeq r1, r0, r4, lsr r3 │ │ │ │ andeq r1, r0, fp, lsl r3 │ │ │ │ andeq r1, r0, r8, lsl r3 │ │ │ │ - strdeq lr, [lr], ip @ │ │ │ │ + strdeq lr, [lr], r8 @ │ │ │ │ @ instruction: 0x00003bbc │ │ │ │ andeq r3, r0, ip, ror r9 │ │ │ │ andeq r3, r0, ip, asr r8 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - @ instruction: 0x009c26f4 │ │ │ │ - addseq sl, sp, r0, lsl #24 │ │ │ │ + addseq r2, ip, r8, ror #13 │ │ │ │ + @ instruction: 0x009dabf4 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ - adceq pc, lr, r2, lsr #32 │ │ │ │ - addseq r2, ip, r0, ror fp │ │ │ │ - addseq r2, ip, ip, lsl r7 │ │ │ │ - adceq pc, lr, ip, lsl #15 │ │ │ │ + adceq pc, lr, lr, lsl r0 @ │ │ │ │ + addseq r2, ip, r4, ror #22 │ │ │ │ + addseq r2, ip, r0, lsl r7 │ │ │ │ + adceq pc, lr, r8, lsl #15 │ │ │ │ @ instruction: 0x000013b4 │ │ │ │ - adceq pc, lr, lr, lsl #25 │ │ │ │ + adceq pc, lr, sl, lsl #25 │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ - adceq pc, lr, r4, ror ip @ │ │ │ │ + adceq pc, lr, r0, ror ip @ │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ - addseq fp, fp, r4, asr #9 │ │ │ │ - addseq sl, sp, r0, lsr r7 │ │ │ │ - addseq r2, ip, r0, asr r5 │ │ │ │ - addseq sl, sp, r4, lsl r7 │ │ │ │ - addseq r2, ip, r4, lsr #10 │ │ │ │ + @ instruction: 0x009bb4b8 │ │ │ │ + addseq sl, sp, r4, lsr #14 │ │ │ │ + addseq r2, ip, r4, asr #10 │ │ │ │ + addseq sl, sp, r8, lsl #14 │ │ │ │ + addseq r2, ip, r8, lsl r5 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ - addseq r2, ip, ip, lsr #7 │ │ │ │ - addseq sl, sp, ip, lsr #17 │ │ │ │ - @ instruction: 0x00aefab2 │ │ │ │ + addseq r2, ip, r0, lsr #7 │ │ │ │ + addseq sl, sp, r0, lsr #17 │ │ │ │ + adceq pc, lr, lr, lsr #21 │ │ │ │ muleq r0, ip, sl │ │ │ │ andeq r3, r0, ip, lsl r6 │ │ │ │ andeq r2, r0, r0, lsr #6 │ │ │ │ andeq r2, r0, r0, lsr #2 │ │ │ │ - addseq r2, ip, r0, lsl #4 │ │ │ │ - addseq sl, sp, ip, lsl #14 │ │ │ │ + @ instruction: 0x009c21f4 │ │ │ │ + addseq sl, sp, r0, lsl #14 │ │ │ │ andeq r3, r0, ip, lsl pc │ │ │ │ - adceq pc, lr, r4, lsr r9 @ │ │ │ │ + adceq pc, lr, r0, lsr r9 @ │ │ │ │ andeq r1, r0, r4, ror #8 │ │ │ │ - adceq pc, lr, r6, asr #18 │ │ │ │ + adceq pc, lr, r2, asr #18 │ │ │ │ andseq r1, r0, r1, lsl #2 │ │ │ │ andeq r1, r0, r8, lsl r5 │ │ │ │ - addseq r2, ip, ip, ror #2 │ │ │ │ - addseq sl, sp, ip, lsr #11 │ │ │ │ - addseq r2, ip, r0, lsr #2 │ │ │ │ - addseq sl, sp, r4, ror r5 │ │ │ │ + addseq r2, ip, r0, ror #2 │ │ │ │ + addseq sl, sp, r0, lsr #11 │ │ │ │ + addseq r2, ip, r4, lsl r1 │ │ │ │ + addseq sl, sp, r8, ror #10 │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ - addseq ip, sp, ip, lsr r7 │ │ │ │ - addseq sl, sp, r8, lsl r5 │ │ │ │ - addseq r2, ip, r8, ror #9 │ │ │ │ - @ instruction: 0x009c1fb4 │ │ │ │ - addseq sl, sp, r4, asr #9 │ │ │ │ - addseq fp, sp, r8, lsl #25 │ │ │ │ - umullseq sl, sp, r0, r4 │ │ │ │ - addseq fp, sp, r4, ror #24 │ │ │ │ - addseq r1, ip, r4, lsl pc │ │ │ │ - addseq sl, sp, r0, lsr #8 │ │ │ │ - addseq sl, sp, r0, ror #7 │ │ │ │ - addseq sl, sp, r0, asr #7 │ │ │ │ - @ instruction: 0x009da3d0 │ │ │ │ - @ instruction: 0x009da2d0 │ │ │ │ - @ instruction: 0x009c21dc │ │ │ │ - @ instruction: 0x009da2b0 │ │ │ │ - adceq pc, lr, r8, lsl r7 @ │ │ │ │ - addseq r1, ip, r4, lsl lr │ │ │ │ - adceq pc, lr, ip, ror #13 │ │ │ │ - addseq pc, sl, r4, lsr #1 │ │ │ │ + addseq ip, sp, r0, lsr r7 │ │ │ │ + addseq sl, sp, ip, lsl #10 │ │ │ │ + @ instruction: 0x009c24dc │ │ │ │ + addseq r1, ip, r8, lsr #31 │ │ │ │ + @ instruction: 0x009da4b8 │ │ │ │ + addseq fp, sp, ip, ror ip │ │ │ │ + addseq sl, sp, r4, lsl #9 │ │ │ │ + addseq fp, sp, r8, asr ip │ │ │ │ + addseq r1, ip, r8, lsl #30 │ │ │ │ + addseq sl, sp, r4, lsl r4 │ │ │ │ + @ instruction: 0x009da3d4 │ │ │ │ + @ instruction: 0x009da3b4 │ │ │ │ + addseq sl, sp, r4, asr #7 │ │ │ │ + addseq sl, sp, r4, asr #5 │ │ │ │ + @ instruction: 0x009c21d0 │ │ │ │ + addseq sl, sp, r4, lsr #5 │ │ │ │ + adceq pc, lr, r4, lsl r7 @ │ │ │ │ + addseq r1, ip, r8, lsl #28 │ │ │ │ + adceq pc, lr, r8, ror #13 │ │ │ │ + umullseq pc, sl, r8, r0 @ │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r1, r1 │ │ │ │ - addseq r1, ip, r8, lsl #27 │ │ │ │ - addseq r1, ip, r8, ror sp │ │ │ │ - adceq pc, lr, ip, lsr #16 │ │ │ │ - addseq r1, ip, ip, lsl sp │ │ │ │ - adceq pc, lr, r6, lsl #16 │ │ │ │ - @ instruction: 0x009c1cd0 │ │ │ │ - @ instruction: 0x00aef7ba │ │ │ │ - addseq r1, ip, ip, ror ip │ │ │ │ - umlaleq pc, lr, r2, r7 @ │ │ │ │ - addseq r1, ip, r0, lsr ip │ │ │ │ - adceq pc, lr, lr, lsr r7 @ │ │ │ │ - @ instruction: 0x009c1bd4 │ │ │ │ - adceq pc, lr, r0, lsl r7 @ │ │ │ │ - addseq r1, ip, r8, lsl #23 │ │ │ │ - addseq sl, sp, ip, lsl #1 │ │ │ │ + addseq r1, ip, ip, ror sp │ │ │ │ + addseq r1, ip, ip, ror #26 │ │ │ │ + adceq pc, lr, r8, lsr #16 │ │ │ │ + addseq r1, ip, r0, lsl sp │ │ │ │ + adceq pc, lr, r2, lsl #16 │ │ │ │ + addseq r1, ip, r4, asr #25 │ │ │ │ + @ instruction: 0x00aef7b6 │ │ │ │ + addseq r1, ip, r0, ror ip │ │ │ │ + adceq pc, lr, lr, lsl #15 │ │ │ │ + addseq r1, ip, r4, lsr #24 │ │ │ │ + adceq pc, lr, sl, lsr r7 @ │ │ │ │ + addseq r1, ip, r8, asr #23 │ │ │ │ + adceq pc, lr, ip, lsl #14 │ │ │ │ + addseq r1, ip, ip, ror fp │ │ │ │ + addseq sl, sp, r0, lsl #1 │ │ │ │ andeq r2, r0, ip, lsl #7 │ │ │ │ - addseq r1, ip, r8, asr #22 │ │ │ │ - addseq sl, sp, r8, lsr r0 │ │ │ │ - addseq sl, sp, r8, lsr #19 │ │ │ │ - addseq sl, sp, r0 │ │ │ │ - @ instruction: 0x009c16d8 │ │ │ │ - adceq pc, lr, r0, lsr r2 @ │ │ │ │ - addseq r1, ip, ip, lsr #13 │ │ │ │ + addseq r1, ip, ip, lsr fp │ │ │ │ + addseq sl, sp, ip, lsr #32 │ │ │ │ + umullseq sl, sp, ip, r9 │ │ │ │ + @ instruction: 0x009d9ff4 │ │ │ │ + addseq r1, ip, ip, asr #13 │ │ │ │ + adceq pc, lr, ip, lsr #4 │ │ │ │ addseq r1, ip, r0, lsr #13 │ │ │ │ - addseq r1, ip, ip, lsr r6 │ │ │ │ - adceq pc, lr, r2, asr #3 │ │ │ │ - addseq r1, ip, r8, ror #11 │ │ │ │ - umlaleq pc, lr, sl, r1 @ │ │ │ │ - umullseq r1, ip, ip, r5 │ │ │ │ + umullseq r1, ip, r4, r6 │ │ │ │ + addseq r1, ip, r0, lsr r6 │ │ │ │ + @ instruction: 0x00aef1be │ │ │ │ + @ instruction: 0x009c15dc │ │ │ │ + umlaleq pc, lr, r6, r1 @ │ │ │ │ + umullseq r1, ip, r0, r5 │ │ │ │ andeq r4, r0, r1 │ │ │ │ - adceq pc, lr, r6, asr #2 │ │ │ │ - addseq sl, sp, r8, lsr #8 │ │ │ │ - addseq fp, sp, r8, asr #12 │ │ │ │ - @ instruction: 0x009da3fc │ │ │ │ + adceq pc, lr, r2, asr #2 │ │ │ │ + addseq sl, sp, ip, lsl r4 │ │ │ │ + addseq fp, sp, ip, lsr r6 │ │ │ │ + @ instruction: 0x009da3f0 │ │ │ │ @ instruction: 0x003fffff │ │ │ │ - addseq r9, sp, r4, lsl sl │ │ │ │ - @ instruction: 0x009c14d0 │ │ │ │ - strheq pc, [lr], r0 @ │ │ │ │ - addseq r1, ip, r4, lsl #9 │ │ │ │ - adceq pc, lr, r4, rrx │ │ │ │ - addseq r1, ip, r0, lsr r4 │ │ │ │ - addseq sl, sp, r0, lsr #5 │ │ │ │ - addseq sl, sp, r8, asr #4 │ │ │ │ - addseq r9, sp, r0, lsl #18 │ │ │ │ - addseq sl, sp, ip, lsr #4 │ │ │ │ - addseq r9, sp, r4, asr r8 │ │ │ │ - addseq sl, sp, ip, lsr #3 │ │ │ │ - addseq r9, sp, r4, lsr #17 │ │ │ │ - @ instruction: 0x009d91f0 │ │ │ │ - @ instruction: 0x009d91d0 │ │ │ │ - @ instruction: 0x009d91b0 │ │ │ │ - umullseq r9, sp, r0, r1 │ │ │ │ - addseq r9, sp, r0, ror r1 │ │ │ │ - addseq r9, sp, r0, asr r1 │ │ │ │ - addseq r9, sp, r0, lsr r1 │ │ │ │ - addseq r9, sp, r0, lsl r1 │ │ │ │ - @ instruction: 0x009d8fb4 │ │ │ │ - @ instruction: 0x009d96d4 │ │ │ │ - @ instruction: 0x009d9fd4 │ │ │ │ - adceq lr, lr, ip, lsr #27 │ │ │ │ - @ instruction: 0x009c14b8 │ │ │ │ - addseq r9, sp, r0, ror #12 │ │ │ │ - addseq r9, sp, r4, ror lr │ │ │ │ - addseq r9, sp, r8, lsr #12 │ │ │ │ - addseq r8, ip, r4, lsr r4 │ │ │ │ - addseq r9, sp, r0, lsr #28 │ │ │ │ - adceq lr, lr, r6, ror #25 │ │ │ │ - @ instruction: 0x009d9dd0 │ │ │ │ - addseq r9, sp, r4, lsl #11 │ │ │ │ - umullseq r8, ip, r0, r3 │ │ │ │ + addseq r9, sp, r8, lsl #20 │ │ │ │ + addseq r1, ip, r4, asr #9 │ │ │ │ + adceq pc, lr, ip, lsr #1 │ │ │ │ + addseq r1, ip, r8, ror r4 │ │ │ │ + adceq pc, lr, r0, rrx │ │ │ │ + addseq r1, ip, r4, lsr #8 │ │ │ │ + umullseq sl, sp, r4, r2 │ │ │ │ + addseq sl, sp, ip, lsr r2 │ │ │ │ + @ instruction: 0x009d98f4 │ │ │ │ + addseq sl, sp, r0, lsr #4 │ │ │ │ + addseq r9, sp, r8, asr #16 │ │ │ │ + addseq sl, sp, r0, lsr #3 │ │ │ │ + umullseq r9, sp, r8, r8 │ │ │ │ + addseq r9, sp, r4, ror #3 │ │ │ │ + addseq r9, sp, r4, asr #3 │ │ │ │ + addseq r9, sp, r4, lsr #3 │ │ │ │ + addseq r9, sp, r4, lsl #3 │ │ │ │ + addseq r9, sp, r4, ror #2 │ │ │ │ + addseq r9, sp, r4, asr #2 │ │ │ │ + addseq r9, sp, r4, lsr #2 │ │ │ │ + addseq r9, sp, r4, lsl #2 │ │ │ │ + addseq r8, sp, r8, lsr #31 │ │ │ │ + addseq r9, sp, r8, asr #13 │ │ │ │ + addseq r9, sp, r8, asr #31 │ │ │ │ + adceq lr, lr, r8, lsr #27 │ │ │ │ + addseq r1, ip, ip, lsr #9 │ │ │ │ + addseq r9, sp, r4, asr r6 │ │ │ │ + addseq r9, sp, r8, ror #28 │ │ │ │ + addseq r9, sp, ip, lsl r6 │ │ │ │ + addseq r8, ip, r8, lsr #8 │ │ │ │ + addseq r9, sp, r4, lsl lr │ │ │ │ + adceq lr, lr, r2, ror #25 │ │ │ │ + addseq r9, sp, r4, asr #27 │ │ │ │ + addseq r9, sp, r8, ror r5 │ │ │ │ + addseq r8, ip, r4, lsl #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - addseq r9, sp, ip, ror sp │ │ │ │ - adceq lr, lr, r0, ror #24 │ │ │ │ - addseq r9, sp, ip, lsr r9 │ │ │ │ - addseq r9, sp, r0, ror #9 │ │ │ │ - addseq r9, sp, r4, lsl r9 │ │ │ │ - @ instruction: 0x009c82b8 │ │ │ │ - addseq r9, sp, r0, ror r4 │ │ │ │ - @ instruction: 0x009d9df4 │ │ │ │ - addseq r9, sp, r8, lsr r4 │ │ │ │ - addseq r8, sp, ip, ror #26 │ │ │ │ - addseq r8, sp, ip, lsr #26 │ │ │ │ - addseq lr, sl, r4, lsl #3 │ │ │ │ - addseq r1, ip, ip, lsr #7 │ │ │ │ - addseq r0, ip, r0, ror #30 │ │ │ │ - umullseq r8, sp, r4, ip │ │ │ │ - umullseq r8, ip, r4, r1 │ │ │ │ - addseq r8, sp, r0, asr sp │ │ │ │ - adceq lr, lr, r6, lsr #21 │ │ │ │ - @ instruction: 0x009efad4 │ │ │ │ - umullseq lr, sl, r4, r0 │ │ │ │ - addseq r8, sp, ip, asr #25 │ │ │ │ - adceq lr, lr, r2, lsr sl │ │ │ │ - addseq sl, sp, ip, asr sl │ │ │ │ - umullseq r9, sp, r0, r2 │ │ │ │ - addseq sl, sp, r0, asr #20 │ │ │ │ - addseq r1, ip, r8, lsl r2 │ │ │ │ - addseq r0, ip, ip, asr #27 │ │ │ │ - addseq pc, lr, r8, lsl #17 │ │ │ │ - umullseq r0, ip, r8, sp │ │ │ │ - addseq pc, lr, r4, ror #16 │ │ │ │ - addseq r0, ip, r4, ror #26 │ │ │ │ - addseq pc, lr, r8, asr #16 │ │ │ │ - addseq r9, sp, ip, ror r1 │ │ │ │ - addseq r8, sp, r0, lsr #20 │ │ │ │ - addseq r0, ip, r8, lsl #31 │ │ │ │ - addseq r0, ip, r4, ror #30 │ │ │ │ - adceq lr, lr, lr, lsl #17 │ │ │ │ - umullseq r8, sp, ip, r9 │ │ │ │ - ldrsbeq r9, [sp], r0 │ │ │ │ - addseq r8, sp, r0, asr r9 │ │ │ │ - umullseq r9, sp, r8, r0 │ │ │ │ - addseq r0, ip, ip, lsr #23 │ │ │ │ + addseq r9, sp, r0, ror sp │ │ │ │ + adceq lr, lr, ip, asr ip │ │ │ │ + addseq r9, sp, r0, lsr r9 │ │ │ │ + @ instruction: 0x009d94d4 │ │ │ │ + addseq r9, sp, r8, lsl #18 │ │ │ │ + addseq r8, ip, ip, lsr #5 │ │ │ │ + addseq r9, sp, r4, ror #8 │ │ │ │ + addseq r9, sp, r8, ror #27 │ │ │ │ + addseq r9, sp, ip, lsr #8 │ │ │ │ + addseq r8, sp, r0, ror #26 │ │ │ │ + addseq r8, sp, r0, lsr #26 │ │ │ │ + addseq lr, sl, r8, ror r1 │ │ │ │ + addseq r1, ip, r0, lsr #7 │ │ │ │ + addseq r0, ip, r4, asr pc │ │ │ │ + addseq r8, sp, r8, lsl #25 │ │ │ │ + addseq r8, ip, r8, lsl #3 │ │ │ │ + addseq r8, sp, r4, asr #26 │ │ │ │ + adceq lr, lr, r2, lsr #21 │ │ │ │ + addseq pc, lr, r8, asr #21 │ │ │ │ + addseq lr, sl, r8, lsl #1 │ │ │ │ + addseq r8, sp, r0, asr #25 │ │ │ │ + adceq lr, lr, lr, lsr #20 │ │ │ │ + addseq sl, sp, r0, asr sl │ │ │ │ + addseq r9, sp, r4, lsl #5 │ │ │ │ + addseq sl, sp, r4, lsr sl │ │ │ │ + addseq r1, ip, ip, lsl #4 │ │ │ │ + addseq r0, ip, r0, asr #27 │ │ │ │ + addseq pc, lr, ip, ror r8 @ │ │ │ │ + addseq r0, ip, ip, lsl #27 │ │ │ │ + addseq pc, lr, r8, asr r8 @ │ │ │ │ + addseq r0, ip, r8, asr sp │ │ │ │ + addseq pc, lr, ip, lsr r8 @ │ │ │ │ + addseq r9, sp, r0, ror r1 │ │ │ │ + addseq r8, sp, r4, lsl sl │ │ │ │ + addseq r0, ip, ip, ror pc │ │ │ │ + addseq r0, ip, r8, asr pc │ │ │ │ + adceq lr, lr, sl, lsl #17 │ │ │ │ + umullseq r8, sp, r0, r9 │ │ │ │ + addseq r9, sp, r4, asr #1 │ │ │ │ + addseq r8, sp, r4, asr #18 │ │ │ │ + addseq r9, sp, ip, lsl #1 │ │ │ │ + addseq r0, ip, r0, lsr #23 │ │ │ │ + addseq r8, sp, r0, lsr #18 │ │ │ │ addseq r8, sp, ip, lsr #18 │ │ │ │ - addseq r8, sp, r8, lsr r9 │ │ │ │ - addseq r9, sp, ip, lsr #32 │ │ │ │ - @ instruction: 0x009c0ff4 │ │ │ │ - addseq r0, ip, r8, lsr #23 │ │ │ │ - umullseq pc, lr, ip, r6 @ │ │ │ │ - addseq r8, sp, r0, asr #31 │ │ │ │ - addseq pc, lr, ip, ror r6 @ │ │ │ │ - umullseq r8, sp, r0, pc @ │ │ │ │ - addseq pc, lr, r0, ror #12 │ │ │ │ + addseq r9, sp, r0, lsr #32 │ │ │ │ + addseq r0, ip, r8, ror #31 │ │ │ │ + umullseq r0, ip, ip, fp │ │ │ │ + umullseq pc, lr, r0, r6 @ │ │ │ │ + @ instruction: 0x009d8fb4 │ │ │ │ + addseq pc, lr, r0, ror r6 @ │ │ │ │ + addseq r8, sp, r4, lsl #31 │ │ │ │ + addseq pc, lr, r4, asr r6 @ │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - addseq r9, sp, ip, ror #11 │ │ │ │ - @ instruction: 0x00aee6b2 │ │ │ │ - @ instruction: 0x009c09dc │ │ │ │ + addseq r9, sp, r0, ror #11 │ │ │ │ + adceq lr, lr, lr, lsr #13 │ │ │ │ + @ instruction: 0x009c09d0 │ │ │ │ andeq r1, r0, r1, lsl #22 │ │ │ │ - adceq sl, r8, ip, lsl #14 │ │ │ │ - addseq r0, ip, r8, lsl #19 │ │ │ │ - addseq r8, sp, r0, lsl #13 │ │ │ │ - addseq r0, ip, r8, lsr sl │ │ │ │ - addseq pc, lr, r0, lsl r7 @ │ │ │ │ - addseq r0, ip, r4, lsl #20 │ │ │ │ - addseq r8, sp, r8, asr #12 │ │ │ │ + adceq sl, r8, r0, lsl #14 │ │ │ │ + addseq r0, ip, ip, ror r9 │ │ │ │ + addseq r8, sp, r4, ror r6 │ │ │ │ + addseq r0, ip, ip, lsr #20 │ │ │ │ + addseq pc, lr, r4, lsl #14 │ │ │ │ + @ instruction: 0x009c09f8 │ │ │ │ + addseq r8, sp, ip, lsr r6 │ │ │ │ andseq r1, r0, r0, lsl r0 │ │ │ │ - @ instruction: 0x009c0ed8 │ │ │ │ - @ instruction: 0x009d8dd0 │ │ │ │ + addseq r0, ip, ip, asr #29 │ │ │ │ + addseq r8, sp, r4, asr #27 │ │ │ │ andeq r1, r0, r8, asr pc │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ - addseq r0, ip, r0, lsr lr │ │ │ │ - addseq r8, sp, r4, lsr sp │ │ │ │ - addseq r0, ip, r4, asr fp │ │ │ │ - @ instruction: 0x009d8cfc │ │ │ │ - addseq r0, ip, r8, ror fp │ │ │ │ - addseq r8, sp, r4, asr #25 │ │ │ │ - @ instruction: 0x009ef4f4 │ │ │ │ - addseq r8, sp, ip, lsl #25 │ │ │ │ - addseq r8, sp, r0, lsr r5 │ │ │ │ - addseq r8, sp, r0, asr ip │ │ │ │ - addseq r0, ip, r8, lsl #14 │ │ │ │ - addseq r8, sp, r4, lsl ip │ │ │ │ - ldr r2, [pc, #-540] @ 395484 │ │ │ │ + addseq r0, ip, r4, lsr #28 │ │ │ │ + addseq r8, sp, r8, lsr #26 │ │ │ │ + addseq r0, ip, r8, asr #22 │ │ │ │ + @ instruction: 0x009d8cf0 │ │ │ │ + addseq r0, ip, ip, ror #22 │ │ │ │ + @ instruction: 0x009d8cb8 │ │ │ │ + addseq pc, lr, r8, ror #9 │ │ │ │ + addseq r8, sp, r0, lsl #25 │ │ │ │ + addseq r8, sp, r4, lsr #10 │ │ │ │ + addseq r8, sp, r4, asr #24 │ │ │ │ + @ instruction: 0x009c06fc │ │ │ │ + addseq r8, sp, r8, lsl #24 │ │ │ │ + ldr r2, [pc, #-540] @ 3954d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-528] @ 3954a8 │ │ │ │ + ldr r3, [pc, #-528] @ 3954f4 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a3408 │ │ │ │ - bhi 3a15c0 │ │ │ │ + beq 3a3454 │ │ │ │ + bhi 3a160c │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 3a0d20 │ │ │ │ + bhi 3a0d6c │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396980 │ │ │ │ - ldr r3, [pc, #-592] @ 395488 │ │ │ │ + beq 3969cc │ │ │ │ + ldr r3, [pc, #-592] @ 3954d4 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 396980 │ │ │ │ + bhi 3969cc │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-624] @ 39548c │ │ │ │ + ldr r2, [pc, #-624] @ 3954d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3a2550 │ │ │ │ + beq 3a259c │ │ │ │ cmp r5, #1 │ │ │ │ - bne 396980 │ │ │ │ - ldr r2, [pc, #-656] @ 395490 │ │ │ │ + bne 3969cc │ │ │ │ + ldr r2, [pc, #-656] @ 3954dc │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-680] @ 395494 │ │ │ │ + ldr r2, [pc, #-680] @ 3954e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 3a0d28 │ │ │ │ - bhi 3a0f5c │ │ │ │ + beq 3a0d74 │ │ │ │ + bhi 3a0fa8 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r3, [pc, #-724] @ 395498 │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r3, [pc, #-724] @ 3954e4 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 398a5c │ │ │ │ + bhi 398aa8 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-756] @ 39549c │ │ │ │ + ldr r2, [pc, #-756] @ 3954e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3a0e70 │ │ │ │ + bhi 3a0ebc │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396980 │ │ │ │ - ldr r3, [pc, #-792] @ 3954a0 │ │ │ │ + beq 3969cc │ │ │ │ + ldr r3, [pc, #-792] @ 3954ec │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 3a4140 │ │ │ │ + bhi 3a418c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-824] @ 3954a4 │ │ │ │ + ldr r2, [pc, #-824] @ 3954f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-844] @ 3954a8 │ │ │ │ + ldr r3, [pc, #-844] @ 3954f4 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a3408 │ │ │ │ - bhi 3a1074 │ │ │ │ + beq 3a3454 │ │ │ │ + bhi 3a10c0 │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 3a0d20 │ │ │ │ + bhi 3a0d6c │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396980 │ │ │ │ - ldr r3, [pc, #-872] @ 3954ac │ │ │ │ + beq 3969cc │ │ │ │ + ldr r3, [pc, #-872] @ 3954f8 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 396980 │ │ │ │ + bhi 3969cc │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-904] @ 3954b0 │ │ │ │ + ldr r2, [pc, #-904] @ 3954fc │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 39ddb8 │ │ │ │ - ldr r2, [pc, #-932] @ 3954b4 │ │ │ │ + bne 39de04 │ │ │ │ + ldr r2, [pc, #-932] @ 395500 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-948] @ 3954b8 │ │ │ │ + ldr r2, [pc, #-948] @ 395504 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-968] @ 3954bc │ │ │ │ - ldr r2, [pc, #-968] @ 3954c0 │ │ │ │ + ldr r3, [pc, #-968] @ 395508 │ │ │ │ + ldr r2, [pc, #-968] @ 39550c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-996] @ 3954c4 │ │ │ │ + ldr r2, [pc, #-996] @ 395510 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3a0f2c │ │ │ │ + bhi 3a0f78 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396980 │ │ │ │ - ldr r3, [pc, #-1032] @ 3954c8 │ │ │ │ + beq 3969cc │ │ │ │ + ldr r3, [pc, #-1032] @ 395514 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 3a4140 │ │ │ │ + bhi 3a418c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1064] @ 3954cc │ │ │ │ + ldr r2, [pc, #-1064] @ 395518 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 3a0d28 │ │ │ │ - bhi 3a1664 │ │ │ │ + beq 3a0d74 │ │ │ │ + bhi 3a16b0 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r3, [pc, #-1108] @ 3954d0 │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r3, [pc, #-1108] @ 39551c │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 398a5c │ │ │ │ + bhi 398aa8 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1140] @ 3954d4 │ │ │ │ + ldr r2, [pc, #-1140] @ 395520 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1d28 │ │ │ │ - ldr r2, [pc, #-1168] @ 3954d8 │ │ │ │ + bne 3a1d74 │ │ │ │ + ldr r2, [pc, #-1168] @ 395524 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1192] @ 3954dc │ │ │ │ + ldr r2, [pc, #-1192] @ 395528 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1212] @ 3954e0 │ │ │ │ + ldr r2, [pc, #-1212] @ 39552c │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1236] @ 3954e4 │ │ │ │ + ldr r2, [pc, #-1236] @ 395530 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3a22c0 │ │ │ │ - ldr r2, [pc, #-1264] @ 3954e8 │ │ │ │ + bne 3a230c │ │ │ │ + ldr r2, [pc, #-1264] @ 395534 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1288] @ 3954ec │ │ │ │ - ldr r8, [pc, #-1288] @ 3954f0 │ │ │ │ + ldr r2, [pc, #-1288] @ 395538 │ │ │ │ + ldr r8, [pc, #-1288] @ 39553c │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1332] @ 3954f4 │ │ │ │ + ldr r2, [pc, #-1332] @ 395540 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #4 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1376] @ 3954f8 │ │ │ │ + ldr r2, [pc, #-1376] @ 395544 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1420] @ 3954fc │ │ │ │ + ldr r2, [pc, #-1420] @ 395548 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #10 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1464] @ 395500 │ │ │ │ + ldr r2, [pc, #-1464] @ 39554c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #13 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1508] @ 395504 │ │ │ │ + ldr r2, [pc, #-1508] @ 395550 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1552] @ 395508 │ │ │ │ + ldr r2, [pc, #-1552] @ 395554 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #19 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1596] @ 39550c │ │ │ │ + ldr r2, [pc, #-1596] @ 395558 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #22 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1640] @ 395510 │ │ │ │ + ldr r2, [pc, #-1640] @ 39555c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #25 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1692] @ 395514 │ │ │ │ + ldr r2, [pc, #-1692] @ 395560 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1712] @ 395518 │ │ │ │ + ldr r2, [pc, #-1712] @ 395564 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-268435456 @ 0xf0000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1740] @ 39551c │ │ │ │ + ldr r2, [pc, #-1740] @ 395568 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1760] @ 395520 │ │ │ │ + ldr r3, [pc, #-1760] @ 39556c │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #12 │ │ │ │ - bhi 3a3fa8 │ │ │ │ + bhi 3a3ff4 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1792] @ 395524 │ │ │ │ + ldr r2, [pc, #-1792] @ 395570 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1812] @ 395528 │ │ │ │ + ldr r2, [pc, #-1812] @ 395574 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #16646144 @ 0xfe0000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1844] @ 39552c │ │ │ │ - ldr r8, [pc, #-1844] @ 395530 │ │ │ │ + ldr r2, [pc, #-1844] @ 395578 │ │ │ │ + ldr r8, [pc, #-1844] @ 39557c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1892] @ 395534 │ │ │ │ + ldr r2, [pc, #-1892] @ 395580 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1892] @ 39554c │ │ │ │ + ldr r3, [pc, #-1892] @ 395598 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1936] @ 395538 │ │ │ │ + ldr r2, [pc, #-1936] @ 395584 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1956] @ 39553c │ │ │ │ + ldr r3, [pc, #-1956] @ 395588 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3a4000 │ │ │ │ + bhi 3a404c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1988] @ 395540 │ │ │ │ - ldr r8, [pc, #-1988] @ 395544 │ │ │ │ + ldr r2, [pc, #-1988] @ 39558c │ │ │ │ + ldr r8, [pc, #-1988] @ 395590 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2036] @ 395548 │ │ │ │ + ldr r2, [pc, #-2036] @ 395594 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2056] @ 39554c │ │ │ │ + ldr r3, [pc, #-2056] @ 395598 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2076] @ 395550 │ │ │ │ + ldr r2, [pc, #-2076] @ 39559c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2096] @ 395554 │ │ │ │ + ldr r3, [pc, #-2096] @ 3955a0 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3a4000 │ │ │ │ + bhi 3a404c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2128] @ 395558 │ │ │ │ - ldr r8, [pc, #-2128] @ 39555c │ │ │ │ + ldr r2, [pc, #-2128] @ 3955a4 │ │ │ │ + ldr r8, [pc, #-2128] @ 3955a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2176] @ 395560 │ │ │ │ + ldr r2, [pc, #-2176] @ 3955ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2224] @ 395564 │ │ │ │ + ldr r2, [pc, #-2224] @ 3955b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2244] @ 395568 │ │ │ │ + ldr r2, [pc, #-2244] @ 3955b4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2272] @ 39556c │ │ │ │ + ldr r2, [pc, #-2272] @ 3955b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2292] @ 395570 │ │ │ │ + ldr r2, [pc, #-2292] @ 3955bc │ │ │ │ lsl r3, r5, #22 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #22 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2324] @ 395574 │ │ │ │ + ldr r2, [pc, #-2324] @ 3955c0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39471c │ │ │ │ - ldr r2, [pc, #-2332] @ 395578 │ │ │ │ + b 394768 │ │ │ │ + ldr r2, [pc, #-2332] @ 3955c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a2bf8 │ │ │ │ + beq 3a2c44 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3a2bdc │ │ │ │ - ldr r2, [pc, #-2368] @ 39557c │ │ │ │ + beq 3a2c28 │ │ │ │ + ldr r2, [pc, #-2368] @ 3955c8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2396] @ 395580 │ │ │ │ + ldr r2, [pc, #-2396] @ 3955cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2cb4 │ │ │ │ - ldr r2, [pc, #-2420] @ 395584 │ │ │ │ + bne 3a2d00 │ │ │ │ + ldr r2, [pc, #-2420] @ 3955d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2436] @ 395588 │ │ │ │ + ldr r2, [pc, #-2436] @ 3955d4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 397264 │ │ │ │ - ldr r2, [pc, #-2464] @ 39558c │ │ │ │ + bne 3972b0 │ │ │ │ + ldr r2, [pc, #-2464] @ 3955d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2488] @ 395590 │ │ │ │ + ldr r2, [pc, #-2488] @ 3955dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2504] @ 395594 │ │ │ │ + ldr r3, [pc, #-2504] @ 3955e0 │ │ │ │ and r8, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3f6c │ │ │ │ + bhi 3a3fb8 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2540] @ 395598 │ │ │ │ + ldr r2, [pc, #-2540] @ 3955e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3a2c30 │ │ │ │ + beq 3a2c7c │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a2c14 │ │ │ │ - ldr r2, [pc, #-2576] @ 39559c │ │ │ │ + beq 3a2c60 │ │ │ │ + ldr r2, [pc, #-2576] @ 3955e8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2604] @ 3955a0 │ │ │ │ + ldr r2, [pc, #-2604] @ 3955ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2620] @ 3955a4 │ │ │ │ + ldr r3, [pc, #-2620] @ 3955f0 │ │ │ │ and r8, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3fc8 │ │ │ │ + bhi 3a4014 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2656] @ 3955a8 │ │ │ │ - ldr r8, [pc, #-2656] @ 3955ac │ │ │ │ + ldr r2, [pc, #-2656] @ 3955f4 │ │ │ │ + ldr r8, [pc, #-2656] @ 3955f8 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2696] @ 3955b0 │ │ │ │ + ldr r2, [pc, #-2696] @ 3955fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2748] @ 3955b4 │ │ │ │ + ldr r2, [pc, #-2748] @ 395600 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1bf0 │ │ │ │ - ldr r2, [pc, #-2772] @ 3955b8 │ │ │ │ + bne 3a1c3c │ │ │ │ + ldr r2, [pc, #-2772] @ 395604 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2788] @ 3955bc │ │ │ │ + ldr r2, [pc, #-2788] @ 395608 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a1bd8 │ │ │ │ - ldr r2, [pc, #-2816] @ 3955c0 │ │ │ │ + bne 3a1c24 │ │ │ │ + ldr r2, [pc, #-2816] @ 39560c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2832] @ 3955c4 │ │ │ │ + ldr r2, [pc, #-2832] @ 395610 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a1d44 │ │ │ │ - ldr r2, [pc, #-2860] @ 3955c8 │ │ │ │ + bne 3a1d90 │ │ │ │ + ldr r2, [pc, #-2860] @ 395614 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2876] @ 3955cc │ │ │ │ + ldr r2, [pc, #-2876] @ 395618 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2896] @ 3955d0 │ │ │ │ + ldr r2, [pc, #-2896] @ 39561c │ │ │ │ lsr r3, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #15 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2928] @ 3955d4 │ │ │ │ + ldr r2, [pc, #-2928] @ 395620 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3a14c0 │ │ │ │ - ldr r2, [pc, #-2956] @ 3955d8 │ │ │ │ + bne 3a150c │ │ │ │ + ldr r2, [pc, #-2956] @ 395624 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2972] @ 3955dc │ │ │ │ + ldr r2, [pc, #-2972] @ 395628 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2992] @ 3955e0 │ │ │ │ + ldr r3, [pc, #-2992] @ 39562c │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3a4238 │ │ │ │ + bhi 3a4284 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3028] @ 3955e4 │ │ │ │ + ldr r2, [pc, #-3028] @ 395630 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3044] @ 3955e8 │ │ │ │ + ldr r2, [pc, #-3044] @ 395634 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3076] @ 3955ec │ │ │ │ + ldr r2, [pc, #-3076] @ 395638 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3092] @ 3955f0 │ │ │ │ + ldr r2, [pc, #-3092] @ 39563c │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3124] @ 3955f4 │ │ │ │ + ldr r2, [pc, #-3124] @ 395640 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1af8 │ │ │ │ - ldr r2, [pc, #-3148] @ 3955f8 │ │ │ │ + bne 3a1b44 │ │ │ │ + ldr r2, [pc, #-3148] @ 395644 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3164] @ 3955fc │ │ │ │ + ldr r2, [pc, #-3164] @ 395648 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3184] @ 395600 │ │ │ │ + ldr r2, [pc, #-3184] @ 39564c │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3216] @ 395604 │ │ │ │ + ldr r2, [pc, #-3216] @ 395650 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1d5c │ │ │ │ - ldr r2, [pc, #-3240] @ 395608 │ │ │ │ + bne 3a1da8 │ │ │ │ + ldr r2, [pc, #-3240] @ 395654 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3256] @ 39560c │ │ │ │ + ldr r2, [pc, #-3256] @ 395658 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3276] @ 395610 │ │ │ │ + ldr r2, [pc, #-3276] @ 39565c │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #-16777216 @ 0xff000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3308] @ 395614 │ │ │ │ - ldr r8, [pc, #-3308] @ 395618 │ │ │ │ + ldr r2, [pc, #-3308] @ 395660 │ │ │ │ + ldr r8, [pc, #-3308] @ 395664 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ add r8, pc, r8 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3348] @ 39561c │ │ │ │ + ldr r2, [pc, #-3348] @ 395668 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3368] @ 395620 │ │ │ │ + ldr r3, [pc, #-3368] @ 39566c │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3388] @ 395624 │ │ │ │ + ldr r2, [pc, #-3388] @ 395670 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3408] @ 395628 │ │ │ │ + ldr r3, [pc, #-3408] @ 395674 │ │ │ │ lsr r5, r5, #24 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #15 │ │ │ │ - bhi 399790 │ │ │ │ + bhi 3997dc │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3444] @ 39562c │ │ │ │ + ldr r2, [pc, #-3444] @ 395678 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3464] @ 395630 │ │ │ │ + ldr r3, [pc, #-3464] @ 39567c │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a17c4 │ │ │ │ + beq 3a1810 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a15fc │ │ │ │ + beq 3a1648 │ │ │ │ cmp r5, #6912 @ 0x1b00 │ │ │ │ - bne 396980 │ │ │ │ - ldr r2, [pc, #-3492] @ 395634 │ │ │ │ + bne 3969cc │ │ │ │ + ldr r2, [pc, #-3492] @ 395680 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3516] @ 395638 │ │ │ │ + ldr r2, [pc, #-3516] @ 395684 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3963a0 │ │ │ │ - ldr r2, [pc, #-3524] @ 39563c │ │ │ │ + b 3963ec │ │ │ │ + ldr r2, [pc, #-3524] @ 395688 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1bc0 │ │ │ │ - ldr r2, [pc, #-3552] @ 395640 │ │ │ │ + bne 3a1c0c │ │ │ │ + ldr r2, [pc, #-3552] @ 39568c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3568] @ 395644 │ │ │ │ + ldr r2, [pc, #-3568] @ 395690 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a1ba8 │ │ │ │ - ldr r2, [pc, #-3596] @ 395648 │ │ │ │ + bne 3a1bf4 │ │ │ │ + ldr r2, [pc, #-3596] @ 395694 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3612] @ 39564c │ │ │ │ + ldr r2, [pc, #-3612] @ 395698 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 394da4 │ │ │ │ + b 394df0 │ │ │ │ cmp r1, #7936 @ 0x1f00 │ │ │ │ - bcc 3948c0 │ │ │ │ + bcc 39490c │ │ │ │ sub r3, r1, #7936 @ 0x1f00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-3636] @ 395660 │ │ │ │ + ldr r2, [pc, #-3636] @ 3956ac │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 396548 │ │ │ │ - ldr r2, [pc, #-3668] @ 395650 │ │ │ │ + bne 396594 │ │ │ │ + ldr r2, [pc, #-3668] @ 39569c │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3948c0 │ │ │ │ - ldr r2, [pc, #-3680] @ 395654 │ │ │ │ + beq 39490c │ │ │ │ + ldr r2, [pc, #-3680] @ 3956a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3700] @ 395658 │ │ │ │ + ldr r2, [pc, #-3700] @ 3956a4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3728] @ 39565c │ │ │ │ + ldr r3, [pc, #-3728] @ 3956a8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39eb3c │ │ │ │ + bhi 39eb88 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0aa0 │ │ │ │ + bhi 3a0aec │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 396470 │ │ │ │ + bls 3964bc │ │ │ │ sub r3, r1, #7936 @ 0x1f00 │ │ │ │ sub r3, r3, #28 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-3792] @ 395660 │ │ │ │ + ldr r2, [pc, #-3792] @ 3956ac │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3964ac │ │ │ │ - ldr r2, [pc, #-3804] @ 395664 │ │ │ │ + bne 3964f8 │ │ │ │ + ldr r2, [pc, #-3804] @ 3956b0 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3948c0 │ │ │ │ - ldr r2, [pc, #-3816] @ 395668 │ │ │ │ + beq 39490c │ │ │ │ + ldr r2, [pc, #-3816] @ 3956b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3836] @ 39566c │ │ │ │ + ldr r2, [pc, #-3836] @ 3956b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3864] @ 395670 │ │ │ │ + ldr r2, [pc, #-3864] @ 3956bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3884] @ 395674 │ │ │ │ + ldr r2, [pc, #-3884] @ 3956c0 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3916] @ 395678 │ │ │ │ + ldr r2, [pc, #-3916] @ 3956c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3932] @ 39567c │ │ │ │ + ldr r2, [pc, #-3932] @ 3956c8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3964] @ 395680 │ │ │ │ + ldr r2, [pc, #-3964] @ 3956cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3980] @ 395684 │ │ │ │ + ldr r2, [pc, #-3980] @ 3956d0 │ │ │ │ lsl r3, r5, #17 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #17 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4012] @ 395688 │ │ │ │ + ldr r2, [pc, #-4012] @ 3956d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4032] @ 39568c │ │ │ │ + ldr r2, [pc, #-4032] @ 3956d8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4064] @ 395690 │ │ │ │ + ldr r2, [pc, #-4064] @ 3956dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4084] @ 395694 │ │ │ │ + ldr r2, [pc, #-4084] @ 3956e0 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3480] @ 39743c │ │ │ │ + ldr r2, [pc, #3480] @ 397488 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3a1b10 │ │ │ │ - ldr r2, [pc, #3452] @ 397440 │ │ │ │ + bne 3a1b5c │ │ │ │ + ldr r2, [pc, #3452] @ 39748c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3428] @ 397444 │ │ │ │ + ldr r2, [pc, #3428] @ 397490 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3408] @ 397448 │ │ │ │ + ldr r3, [pc, #3408] @ 397494 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #12 │ │ │ │ - bhi 3a4104 │ │ │ │ + bhi 3a4150 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3376] @ 39744c │ │ │ │ + ldr r2, [pc, #3376] @ 397498 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a1900 │ │ │ │ - ldr r3, [pc, #3348] @ 397450 │ │ │ │ + bhi 3a194c │ │ │ │ + ldr r3, [pc, #3348] @ 39749c │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a0d28 │ │ │ │ + bhi 3a0d74 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3316] @ 397454 │ │ │ │ + ldr r2, [pc, #3316] @ 3974a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a1584 │ │ │ │ + bhi 3a15d0 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396980 │ │ │ │ - ldr r3, [pc, #3280] @ 397458 │ │ │ │ + beq 3969cc │ │ │ │ + ldr r3, [pc, #3280] @ 3974a4 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3a4194 │ │ │ │ + bhi 3a41e0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3248] @ 39745c │ │ │ │ + ldr r2, [pc, #3248] @ 3974a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a17e0 │ │ │ │ - ldr r3, [pc, #3220] @ 397460 │ │ │ │ + bhi 3a182c │ │ │ │ + ldr r3, [pc, #3220] @ 3974ac │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a0d28 │ │ │ │ + bhi 3a0d74 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3188] @ 397464 │ │ │ │ + ldr r2, [pc, #3188] @ 3974b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3168] @ 397468 │ │ │ │ + ldr r2, [pc, #3168] @ 3974b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3140] @ 39746c │ │ │ │ + ldr r2, [pc, #3140] @ 3974b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a19a8 │ │ │ │ - ldr r3, [pc, #3112] @ 397470 │ │ │ │ + bhi 3a19f4 │ │ │ │ + ldr r3, [pc, #3112] @ 3974bc │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a0d28 │ │ │ │ + bhi 3a0d74 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3080] @ 397474 │ │ │ │ + ldr r2, [pc, #3080] @ 3974c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3060] @ 397478 │ │ │ │ + ldr r2, [pc, #3060] @ 3974c4 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3028] @ 39747c │ │ │ │ + ldr r2, [pc, #3028] @ 3974c8 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 39eedc │ │ │ │ + beq 39ef28 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 39eec0 │ │ │ │ + beq 39ef0c │ │ │ │ cmp r5, #0 │ │ │ │ - bne 39ddd0 │ │ │ │ - ldr r2, [pc, #2976] @ 397480 │ │ │ │ + bne 39de1c │ │ │ │ + ldr r2, [pc, #2976] @ 3974cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2952] @ 397484 │ │ │ │ + ldr r2, [pc, #2952] @ 3974d0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 395838 │ │ │ │ - ldr r2, [pc, #2944] @ 397488 │ │ │ │ + b 395884 │ │ │ │ + ldr r2, [pc, #2944] @ 3974d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #7424 @ 0x1d00 │ │ │ │ - beq 3a32c8 │ │ │ │ - bhi 3a1da4 │ │ │ │ + beq 3a3314 │ │ │ │ + bhi 3a1df0 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a33e0 │ │ │ │ + beq 3a342c │ │ │ │ cmp r5, #2 │ │ │ │ - bne 396980 │ │ │ │ - ldr r2, [pc, #2896] @ 39748c │ │ │ │ + bne 3969cc │ │ │ │ + ldr r2, [pc, #2896] @ 3974d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2872] @ 397490 │ │ │ │ + ldr r2, [pc, #2872] @ 3974dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a32ac │ │ │ │ + beq 3a32f8 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3a3290 │ │ │ │ + beq 3a32dc │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3963d0 │ │ │ │ - ldr r2, [pc, #2828] @ 397494 │ │ │ │ + beq 39641c │ │ │ │ + ldr r2, [pc, #2828] @ 3974e0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2800] @ 397498 │ │ │ │ + ldr r2, [pc, #2800] @ 3974e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2780] @ 39749c │ │ │ │ + ldr r2, [pc, #2780] @ 3974e8 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #15728640 @ 0xf00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2748] @ 3974a0 │ │ │ │ + ldr r2, [pc, #2748] @ 3974ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1b5c │ │ │ │ - ldr r2, [pc, #2720] @ 3974a4 │ │ │ │ + bne 3a1ba8 │ │ │ │ + ldr r2, [pc, #2720] @ 3974f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2704] @ 3974a8 │ │ │ │ + ldr r2, [pc, #2704] @ 3974f4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 395f0c │ │ │ │ - ldr r2, [pc, #2696] @ 3974ac │ │ │ │ + b 395f58 │ │ │ │ + ldr r2, [pc, #2696] @ 3974f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a23b8 │ │ │ │ - ldr r2, [pc, #2668] @ 3974b0 │ │ │ │ + bne 3a2404 │ │ │ │ + ldr r2, [pc, #2668] @ 3974fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2652] @ 3974b4 │ │ │ │ + ldr r2, [pc, #2652] @ 397500 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a23a0 │ │ │ │ - ldr r2, [pc, #2624] @ 3974b8 │ │ │ │ + bne 3a23ec │ │ │ │ + ldr r2, [pc, #2624] @ 397504 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2608] @ 3974bc │ │ │ │ + ldr r2, [pc, #2608] @ 397508 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3a2ba4 │ │ │ │ - ldr r2, [pc, #2580] @ 3974c0 │ │ │ │ + bne 3a2bf0 │ │ │ │ + ldr r2, [pc, #2580] @ 39750c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2556] @ 3974c4 │ │ │ │ + ldr r2, [pc, #2556] @ 397510 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2418 │ │ │ │ - ldr r2, [pc, #2528] @ 3974c8 │ │ │ │ + bne 3a2464 │ │ │ │ + ldr r2, [pc, #2528] @ 397514 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2512] @ 3974cc │ │ │ │ + ldr r2, [pc, #2512] @ 397518 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a2400 │ │ │ │ - ldr r2, [pc, #2484] @ 3974d0 │ │ │ │ + bne 3a244c │ │ │ │ + ldr r2, [pc, #2484] @ 39751c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2468] @ 3974d4 │ │ │ │ + ldr r2, [pc, #2468] @ 397520 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a23e8 │ │ │ │ - ldr r2, [pc, #2440] @ 3974d8 │ │ │ │ + bne 3a2434 │ │ │ │ + ldr r2, [pc, #2440] @ 397524 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2424] @ 3974dc │ │ │ │ + ldr r2, [pc, #2424] @ 397528 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3a23d0 │ │ │ │ - ldr r2, [pc, #2396] @ 3974e0 │ │ │ │ + bne 3a241c │ │ │ │ + ldr r2, [pc, #2396] @ 39752c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2380] @ 3974e4 │ │ │ │ + ldr r2, [pc, #2380] @ 397530 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2360] @ 3974e8 │ │ │ │ - ldr r2, [pc, #2360] @ 3974ec │ │ │ │ + ldr r3, [pc, #2360] @ 397534 │ │ │ │ + ldr r2, [pc, #2360] @ 397538 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #5 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2340] @ 3974f0 │ │ │ │ + ldr r2, [pc, #2340] @ 39753c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - beq 394734 │ │ │ │ - b 394934 │ │ │ │ - ldr r2, [pc, #2308] @ 3974f4 │ │ │ │ + beq 394780 │ │ │ │ + b 394980 │ │ │ │ + ldr r2, [pc, #2308] @ 397540 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2288] @ 3974f8 │ │ │ │ + ldr r3, [pc, #2288] @ 397544 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 3a4200 │ │ │ │ + bhi 3a424c │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2256] @ 3974fc │ │ │ │ + ldr r2, [pc, #2256] @ 397548 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2b54 │ │ │ │ - ldr r2, [pc, #2228] @ 397500 │ │ │ │ + bne 3a2ba0 │ │ │ │ + ldr r2, [pc, #2228] @ 39754c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2204] @ 397504 │ │ │ │ + ldr r2, [pc, #2204] @ 397550 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a2f28 │ │ │ │ + beq 3a2f74 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a2f0c │ │ │ │ + beq 3a2f58 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 396980 │ │ │ │ - ldr r2, [pc, #2160] @ 397508 │ │ │ │ + bne 3969cc │ │ │ │ + ldr r2, [pc, #2160] @ 397554 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2136] @ 39750c │ │ │ │ + ldr r2, [pc, #2136] @ 397558 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a22f4 │ │ │ │ - ldr r2, [pc, #2108] @ 397510 │ │ │ │ + bne 3a2340 │ │ │ │ + ldr r2, [pc, #2108] @ 39755c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2084] @ 397514 │ │ │ │ - ldr r8, [pc, #2084] @ 397518 │ │ │ │ + ldr r2, [pc, #2084] @ 397560 │ │ │ │ + ldr r8, [pc, #2084] @ 397564 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2040] @ 39751c │ │ │ │ + ldr r2, [pc, #2040] @ 397568 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1964] @ 3974e8 │ │ │ │ + ldr r3, [pc, #1964] @ 397534 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1988] @ 397520 │ │ │ │ + ldr r2, [pc, #1988] @ 39756c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 394da4 │ │ │ │ - ldr r2, [pc, #1976] @ 397524 │ │ │ │ + b 394df0 │ │ │ │ + ldr r2, [pc, #1976] @ 397570 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2b70 │ │ │ │ - ldr r2, [pc, #1948] @ 397528 │ │ │ │ + bne 3a2bbc │ │ │ │ + ldr r2, [pc, #1948] @ 397574 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1924] @ 39752c │ │ │ │ + ldr r2, [pc, #1924] @ 397578 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3a1b8c │ │ │ │ + beq 3a1bd8 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 396980 │ │ │ │ - ldr r2, [pc, #1888] @ 397530 │ │ │ │ + bne 3969cc │ │ │ │ + ldr r2, [pc, #1888] @ 39757c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1864] @ 397534 │ │ │ │ - ldr r8, [pc, #1864] @ 397538 │ │ │ │ + ldr r2, [pc, #1864] @ 397580 │ │ │ │ + ldr r8, [pc, #1864] @ 397584 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1816] @ 39753c │ │ │ │ + ldr r2, [pc, #1816] @ 397588 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1768] @ 397540 │ │ │ │ + ldr r2, [pc, #1768] @ 39758c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a1618 │ │ │ │ + bhi 3a1664 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396980 │ │ │ │ - ldr r3, [pc, #1732] @ 397544 │ │ │ │ + beq 3969cc │ │ │ │ + ldr r3, [pc, #1732] @ 397590 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3a4194 │ │ │ │ + bhi 3a41e0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1700] @ 397548 │ │ │ │ + ldr r2, [pc, #1700] @ 397594 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a0d80 │ │ │ │ + bhi 3a0dcc │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396980 │ │ │ │ - ldr r3, [pc, #1664] @ 39754c │ │ │ │ + beq 3969cc │ │ │ │ + ldr r3, [pc, #1664] @ 397598 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3a4194 │ │ │ │ + bhi 3a41e0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1632] @ 397550 │ │ │ │ + ldr r2, [pc, #1632] @ 39759c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1de4 │ │ │ │ - ldr r2, [pc, #1604] @ 397554 │ │ │ │ + bne 3a1e30 │ │ │ │ + ldr r2, [pc, #1604] @ 3975a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1588] @ 397558 │ │ │ │ + ldr r2, [pc, #1588] @ 3975a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1568] @ 39755c │ │ │ │ + ldr r2, [pc, #1568] @ 3975a8 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1536] @ 397560 │ │ │ │ + ldr r2, [pc, #1536] @ 3975ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a212c │ │ │ │ - ldr r2, [pc, #1508] @ 397564 │ │ │ │ + bne 3a2178 │ │ │ │ + ldr r2, [pc, #1508] @ 3975b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1492] @ 397568 │ │ │ │ + ldr r2, [pc, #1492] @ 3975b4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39471c │ │ │ │ - ldr r2, [pc, #1484] @ 39756c │ │ │ │ + b 394768 │ │ │ │ + ldr r2, [pc, #1484] @ 3975b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1464] @ 397570 │ │ │ │ + ldr r2, [pc, #1464] @ 3975bc │ │ │ │ bic r3, r5, #-2147483648 @ 0x80000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1444] @ 397574 │ │ │ │ + ldr r2, [pc, #1444] @ 3975c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - bge 394734 │ │ │ │ - b 394934 │ │ │ │ - ldr r2, [pc, #1412] @ 397578 │ │ │ │ - ldr r8, [pc, #1412] @ 39757c │ │ │ │ + bge 394780 │ │ │ │ + b 394980 │ │ │ │ + ldr r2, [pc, #1412] @ 3975c4 │ │ │ │ + ldr r8, [pc, #1412] @ 3975c8 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ bic r3, r5, #-1073741824 @ 0xc0000000 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1368] @ 397580 │ │ │ │ + ldr r2, [pc, #1368] @ 3975cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #30 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1320] @ 397584 │ │ │ │ + ldr r2, [pc, #1320] @ 3975d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a30f4 │ │ │ │ + beq 3a3140 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a30d8 │ │ │ │ + beq 3a3124 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3a302c │ │ │ │ - ldr r2, [pc, #1272] @ 397588 │ │ │ │ + bne 3a3078 │ │ │ │ + ldr r2, [pc, #1272] @ 3975d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1248] @ 39758c │ │ │ │ + ldr r2, [pc, #1248] @ 3975d8 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3968ac │ │ │ │ - ldr r2, [pc, #1236] @ 397590 │ │ │ │ + b 3968f8 │ │ │ │ + ldr r2, [pc, #1236] @ 3975dc │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3968ac │ │ │ │ - ldr r2, [pc, #1224] @ 397594 │ │ │ │ + b 3968f8 │ │ │ │ + ldr r2, [pc, #1224] @ 3975e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a0ca0 │ │ │ │ + beq 3a0cec │ │ │ │ cmp r5, #3 │ │ │ │ - beq 39aa54 │ │ │ │ + beq 39aaa0 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 396980 │ │ │ │ - ldr r2, [pc, #1180] @ 397598 │ │ │ │ + bne 3969cc │ │ │ │ + ldr r2, [pc, #1180] @ 3975e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1156] @ 39759c │ │ │ │ - ldr r8, [pc, #1156] @ 3975a0 │ │ │ │ + ldr r2, [pc, #1156] @ 3975e8 │ │ │ │ + ldr r8, [pc, #1156] @ 3975ec │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1112] @ 3975a4 │ │ │ │ + ldr r2, [pc, #1112] @ 3975f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1068] @ 3975a8 │ │ │ │ + ldr r2, [pc, #1068] @ 3975f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1024] @ 3975ac │ │ │ │ + ldr r2, [pc, #1024] @ 3975f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #976] @ 3975b0 │ │ │ │ + ldr r2, [pc, #976] @ 3975fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #956] @ 3975b4 │ │ │ │ + ldr r2, [pc, #956] @ 397600 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #928] @ 3975b8 │ │ │ │ + ldr r2, [pc, #928] @ 397604 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2c9c │ │ │ │ - ldr r2, [pc, #900] @ 3975bc │ │ │ │ + bne 3a2ce8 │ │ │ │ + ldr r2, [pc, #900] @ 397608 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #884] @ 3975c0 │ │ │ │ + ldr r2, [pc, #884] @ 39760c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - beq 395f24 │ │ │ │ - ldr r2, [pc, #856] @ 3975c4 │ │ │ │ + beq 395f70 │ │ │ │ + ldr r2, [pc, #856] @ 397610 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #832] @ 3975c8 │ │ │ │ + ldr r2, [pc, #832] @ 397614 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #812] @ 3975cc │ │ │ │ + ldr r2, [pc, #812] @ 397618 │ │ │ │ lsl r3, r5, #20 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #20 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #780] @ 3975d0 │ │ │ │ + ldr r2, [pc, #780] @ 39761c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1ec0 │ │ │ │ - ldr r2, [pc, #752] @ 3975d4 │ │ │ │ + bne 3a1f0c │ │ │ │ + ldr r2, [pc, #752] @ 397620 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #736] @ 3975d8 │ │ │ │ + ldr r2, [pc, #736] @ 397624 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a1ea8 │ │ │ │ - ldr r2, [pc, #708] @ 3975dc │ │ │ │ + bne 3a1ef4 │ │ │ │ + ldr r2, [pc, #708] @ 397628 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #692] @ 3975e0 │ │ │ │ + ldr r2, [pc, #692] @ 39762c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3a1e90 │ │ │ │ - ldr r2, [pc, #664] @ 3975e4 │ │ │ │ + bne 3a1edc │ │ │ │ + ldr r2, [pc, #664] @ 397630 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #648] @ 3975e8 │ │ │ │ + ldr r2, [pc, #648] @ 397634 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3a1e78 │ │ │ │ - ldr r2, [pc, #620] @ 3975ec │ │ │ │ + bne 3a1ec4 │ │ │ │ + ldr r2, [pc, #620] @ 397638 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #604] @ 3975f0 │ │ │ │ + ldr r2, [pc, #604] @ 39763c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a1ef4 │ │ │ │ - ldr r2, [pc, #576] @ 3975f4 │ │ │ │ + bne 3a1f40 │ │ │ │ + ldr r2, [pc, #576] @ 397640 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #560] @ 3975f8 │ │ │ │ + ldr r2, [pc, #560] @ 397644 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3a1ed8 │ │ │ │ - ldr r2, [pc, #532] @ 3975fc │ │ │ │ + bne 3a1f24 │ │ │ │ + ldr r2, [pc, #532] @ 397648 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #508] @ 397600 │ │ │ │ + ldr r2, [pc, #508] @ 39764c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #488] @ 397604 │ │ │ │ + ldr r3, [pc, #488] @ 397650 │ │ │ │ lsl r8, r5, #16 │ │ │ │ lsr r8, r8, #16 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #14 │ │ │ │ - bhi 3a4124 │ │ │ │ + bhi 3a4170 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - addseq r9, sp, r0, asr #10 │ │ │ │ - addseq r9, sp, r4, ror #31 │ │ │ │ - addseq r0, ip, r8, asr #13 │ │ │ │ - adceq lr, lr, r6, asr r3 │ │ │ │ - addseq r0, ip, ip, asr r6 │ │ │ │ - adceq lr, lr, ip, lsr #6 │ │ │ │ - addseq r0, ip, r8, lsl r6 │ │ │ │ - strdeq lr, [lr], r0 @ │ │ │ │ - addseq r0, ip, ip, asr #11 │ │ │ │ - @ instruction: 0x00aee2ba │ │ │ │ - addseq r9, sp, ip, lsl #29 │ │ │ │ - umullseq r8, sp, r4, sl │ │ │ │ - addseq r0, ip, r0, asr r5 │ │ │ │ - adceq lr, lr, lr, asr #4 │ │ │ │ - @ instruction: 0x009d9dfc │ │ │ │ - addseq r8, sp, r8, lsl sl │ │ │ │ - umullseq r8, sp, ip, r1 │ │ │ │ - addseq r8, sp, r4, ror r1 │ │ │ │ - addseq r9, sp, r4, ror #6 │ │ │ │ - addseq r0, ip, r0, ror r4 │ │ │ │ - addseq r9, sp, r8, ror #7 │ │ │ │ - addseq r0, ip, r0, lsr #8 │ │ │ │ - @ instruction: 0x009ad6b8 │ │ │ │ - addseq r9, sp, r0, asr #25 │ │ │ │ - @ instruction: 0x009d88dc │ │ │ │ - @ instruction: 0x009d81b8 │ │ │ │ - @ instruction: 0x009c76bc │ │ │ │ - @ instruction: 0x009da1d8 │ │ │ │ - addseq sl, sp, r0, lsl #3 │ │ │ │ - addseq r9, sp, r8, asr #13 │ │ │ │ - addseq pc, lr, r0, lsl #2 │ │ │ │ - ldrsheq pc, [lr], r8 @ │ │ │ │ - addseq pc, lr, r0, lsl #2 │ │ │ │ - ldrsheq pc, [lr], ip @ │ │ │ │ - @ instruction: 0x009d91d4 │ │ │ │ - addseq r0, ip, r0, ror r3 │ │ │ │ - @ instruction: 0x009d91b0 │ │ │ │ - addseq r0, ip, ip, lsr r3 │ │ │ │ - addseq r8, sp, r4, lsr sp │ │ │ │ - addseq r0, ip, r8, lsl #6 │ │ │ │ - addseq r9, sp, r0, ror #2 │ │ │ │ - @ instruction: 0x009c02d4 │ │ │ │ - addseq r9, sp, r8, asr #2 │ │ │ │ + addseq r9, sp, r4, lsr r5 │ │ │ │ + @ instruction: 0x009d9fd8 │ │ │ │ + @ instruction: 0x009c06bc │ │ │ │ + adceq lr, lr, r2, asr r3 │ │ │ │ + addseq r0, ip, r0, asr r6 │ │ │ │ + adceq lr, lr, r8, lsr #6 │ │ │ │ + addseq r0, ip, ip, lsl #12 │ │ │ │ + adceq lr, lr, ip, ror #5 │ │ │ │ + addseq r0, ip, r0, asr #11 │ │ │ │ + @ instruction: 0x00aee2b6 │ │ │ │ + addseq r9, sp, r0, lsl #29 │ │ │ │ + addseq r8, sp, r8, lsl #21 │ │ │ │ + addseq r0, ip, r4, asr #10 │ │ │ │ + adceq lr, lr, sl, asr #4 │ │ │ │ + @ instruction: 0x009d9df0 │ │ │ │ + addseq r8, sp, ip, lsl #20 │ │ │ │ + umullseq r8, sp, r0, r1 │ │ │ │ + addseq r8, sp, r8, ror #2 │ │ │ │ + addseq r9, sp, r8, asr r3 │ │ │ │ + addseq r0, ip, r4, ror #8 │ │ │ │ + @ instruction: 0x009d93dc │ │ │ │ + addseq r0, ip, r4, lsl r4 │ │ │ │ + addseq sp, sl, ip, lsr #13 │ │ │ │ + @ instruction: 0x009d9cb4 │ │ │ │ + @ instruction: 0x009d88d0 │ │ │ │ + addseq r8, sp, ip, lsr #3 │ │ │ │ + @ instruction: 0x009c76b0 │ │ │ │ + addseq sl, sp, ip, asr #3 │ │ │ │ + addseq sl, sp, r4, ror r1 │ │ │ │ + @ instruction: 0x009d96bc │ │ │ │ + ldrsheq pc, [lr], r4 @ │ │ │ │ + addseq pc, lr, ip, ror #1 │ │ │ │ + ldrsheq pc, [lr], r4 @ │ │ │ │ + ldrsheq pc, [lr], r0 @ │ │ │ │ + addseq r9, sp, r8, asr #3 │ │ │ │ + addseq r0, ip, r4, ror #6 │ │ │ │ + addseq r9, sp, r4, lsr #3 │ │ │ │ + addseq r0, ip, r0, lsr r3 │ │ │ │ + addseq r8, sp, r8, lsr #26 │ │ │ │ + @ instruction: 0x009c02fc │ │ │ │ + addseq r9, sp, r4, asr r1 │ │ │ │ + addseq r0, ip, r8, asr #5 │ │ │ │ + addseq r9, sp, ip, lsr r1 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - addseq r8, sp, r8, ror #13 │ │ │ │ - addseq r9, sp, ip, lsr #2 │ │ │ │ - addseq r0, ip, r4, ror #3 │ │ │ │ - umlaleq sp, lr, lr, lr │ │ │ │ - addseq r0, ip, r8, lsr #3 │ │ │ │ - addseq r9, sp, r8, lsr #32 │ │ │ │ - addseq r9, sp, ip, ror #29 │ │ │ │ - addseq r9, sp, ip, asr #29 │ │ │ │ - addseq r0, ip, r4, asr #1 │ │ │ │ - umullseq r9, sp, r0, ip │ │ │ │ - addseq r9, sp, r4, lsl #29 │ │ │ │ - addseq r8, sp, r8, lsr #11 │ │ │ │ - addseq r9, sp, r8, ror #28 │ │ │ │ - addseq r9, sp, r4, lsl #27 │ │ │ │ - addseq r9, sp, r0, asr #26 │ │ │ │ + @ instruction: 0x009d86dc │ │ │ │ + addseq r9, sp, r0, lsr #2 │ │ │ │ + @ instruction: 0x009c01d8 │ │ │ │ + umlaleq sp, lr, sl, lr │ │ │ │ + umullseq r0, ip, ip, r1 │ │ │ │ + addseq r9, sp, ip, lsl r0 │ │ │ │ + addseq r9, sp, r0, ror #29 │ │ │ │ + addseq r9, sp, r0, asr #29 │ │ │ │ + ldrheq r0, [ip], r8 │ │ │ │ + addseq r9, sp, r4, lsl #25 │ │ │ │ + addseq r9, sp, r8, ror lr │ │ │ │ + umullseq r8, sp, ip, r5 │ │ │ │ + addseq r9, sp, ip, asr lr │ │ │ │ + addseq r9, sp, r8, ror sp │ │ │ │ addseq r9, sp, r4, lsr sp │ │ │ │ - @ instruction: 0x009bffd0 │ │ │ │ - addseq r9, sp, ip, lsr sp │ │ │ │ - umullseq r9, sp, r8, r9 │ │ │ │ - umullseq r8, sp, ip, r4 │ │ │ │ - addseq r9, sp, r0, ror r9 │ │ │ │ - addseq pc, fp, r0, lsr #30 │ │ │ │ - adceq sp, lr, r0, lsr ip │ │ │ │ - @ instruction: 0x009bfed4 │ │ │ │ - strdeq sp, [lr], r2 @ │ │ │ │ - umullseq r0, ip, r8, r3 │ │ │ │ - addseq pc, fp, r8, asr #30 │ │ │ │ - addseq r9, sp, ip, ror #21 │ │ │ │ - addseq r8, sp, r0, ror #6 │ │ │ │ - addseq r9, sp, r8, asr #21 │ │ │ │ - @ instruction: 0x009bfed8 │ │ │ │ - @ instruction: 0x009d9ab0 │ │ │ │ - addseq r7, ip, ip, lsr #2 │ │ │ │ - addseq r8, sp, r4, ror #5 │ │ │ │ - addseq r9, sp, r8, lsr #15 │ │ │ │ - ldrsbeq r7, [ip], r0 │ │ │ │ - addseq r8, sp, r4, lsr #5 │ │ │ │ - addseq r8, sp, ip, ror #26 │ │ │ │ - addseq r8, sp, ip, ror #25 │ │ │ │ - @ instruction: 0x009d8cd0 │ │ │ │ - umullseq r7, sp, r8, r9 │ │ │ │ - addseq r7, sp, r8, lsl #19 │ │ │ │ - addseq pc, fp, ip, lsr #25 │ │ │ │ - adceq r3, r0, r8, lsl sp │ │ │ │ - addseq r8, sp, r0, lsl #25 │ │ │ │ - addseq r8, sp, r0, lsl #3 │ │ │ │ - addseq r8, sp, r4, ror #24 │ │ │ │ - addseq r8, sp, r4, asr #24 │ │ │ │ - addseq r8, sp, r4, lsr #24 │ │ │ │ - addseq r8, sp, r8, asr #19 │ │ │ │ - addseq r8, sp, r4, lsr #1 │ │ │ │ - addseq r9, sp, r4, lsr #8 │ │ │ │ - addseq r6, ip, r8, lsl #29 │ │ │ │ - addseq r9, sp, r8, lsl #8 │ │ │ │ - addseq r6, ip, ip, asr #28 │ │ │ │ - @ instruction: 0x009bfaf0 │ │ │ │ - @ instruction: 0x009d7ffc │ │ │ │ - addseq r9, sp, r4, asr #11 │ │ │ │ + addseq r9, sp, r8, lsr #26 │ │ │ │ + addseq pc, fp, r4, asr #31 │ │ │ │ + addseq r9, sp, r0, lsr sp │ │ │ │ + addseq r9, sp, ip, lsl #19 │ │ │ │ + umullseq r8, sp, r0, r4 │ │ │ │ + addseq r9, sp, r4, ror #18 │ │ │ │ + addseq pc, fp, r4, lsl pc @ │ │ │ │ + adceq sp, lr, ip, lsr #24 │ │ │ │ + addseq pc, fp, r8, asr #29 │ │ │ │ + adceq sp, lr, lr, ror #23 │ │ │ │ + addseq r0, ip, ip, lsl #7 │ │ │ │ + addseq pc, fp, ip, lsr pc @ │ │ │ │ + addseq r9, sp, r0, ror #21 │ │ │ │ + addseq r8, sp, r4, asr r3 │ │ │ │ + @ instruction: 0x009d9abc │ │ │ │ + addseq pc, fp, ip, asr #29 │ │ │ │ + addseq r9, sp, r4, lsr #21 │ │ │ │ + addseq r7, ip, r0, lsr #2 │ │ │ │ + @ instruction: 0x009d82d8 │ │ │ │ + umullseq r9, sp, ip, r7 │ │ │ │ + addseq r7, ip, r4, asr #1 │ │ │ │ + umullseq r8, sp, r8, r2 │ │ │ │ + addseq r8, sp, r0, ror #26 │ │ │ │ + addseq r8, sp, r0, ror #25 │ │ │ │ + addseq r8, sp, r4, asr #25 │ │ │ │ + addseq r7, sp, ip, lsl #19 │ │ │ │ + addseq r7, sp, ip, ror r9 │ │ │ │ + addseq pc, fp, r0, lsr #25 │ │ │ │ + adceq r3, r0, ip, lsl #26 │ │ │ │ + addseq r8, sp, r4, ror ip │ │ │ │ + addseq r8, sp, r4, ror r1 │ │ │ │ + addseq r8, sp, r8, asr ip │ │ │ │ + addseq r8, sp, r8, lsr ip │ │ │ │ + addseq r8, sp, r8, lsl ip │ │ │ │ + @ instruction: 0x009d89bc │ │ │ │ + umullseq r8, sp, r8, r0 │ │ │ │ + addseq r9, sp, r8, lsl r4 │ │ │ │ + addseq r6, ip, ip, ror lr │ │ │ │ + @ instruction: 0x009d93fc │ │ │ │ + addseq r6, ip, r0, asr #28 │ │ │ │ + addseq pc, fp, r4, ror #21 │ │ │ │ + @ instruction: 0x009d7ff0 │ │ │ │ + @ instruction: 0x009d95b8 │ │ │ │ + @ instruction: 0x009d95b4 │ │ │ │ addseq r9, sp, r0, asr #11 │ │ │ │ - addseq r9, sp, ip, asr #11 │ │ │ │ - addseq r9, sp, r8, asr #11 │ │ │ │ - addseq r9, sp, r4, asr #11 │ │ │ │ - umullseq r9, sp, r4, r5 │ │ │ │ - addseq r9, sp, r8, lsr #11 │ │ │ │ + @ instruction: 0x009d95bc │ │ │ │ + @ instruction: 0x009d95b8 │ │ │ │ + addseq r9, sp, r8, lsl #11 │ │ │ │ + umullseq r9, sp, ip, r5 │ │ │ │ + addseq r9, sp, r4, asr r5 │ │ │ │ + addseq r9, sp, r0, lsl #11 │ │ │ │ + addseq r9, sp, r4, ror #9 │ │ │ │ addseq r9, sp, r0, ror #10 │ │ │ │ - addseq r9, sp, ip, lsl #11 │ │ │ │ - @ instruction: 0x009d94f0 │ │ │ │ - addseq r9, sp, ip, ror #10 │ │ │ │ - @ instruction: 0x009d94f8 │ │ │ │ - @ instruction: 0x009c6cd4 │ │ │ │ - adceq sp, lr, ip, lsr #13 │ │ │ │ - addseq r8, sp, r4, lsr #30 │ │ │ │ - addseq r8, sp, ip, asr r8 │ │ │ │ - addseq pc, fp, r8, asr pc @ │ │ │ │ - @ instruction: 0x009d8ed8 │ │ │ │ - @ instruction: 0x009d8ed4 │ │ │ │ - addseq r8, sp, r4, asr #29 │ │ │ │ + addseq r9, sp, ip, ror #9 │ │ │ │ + addseq r6, ip, r8, asr #25 │ │ │ │ + adceq sp, lr, r8, lsr #13 │ │ │ │ + addseq r8, sp, r8, lsl pc │ │ │ │ + addseq r8, sp, r0, asr r8 │ │ │ │ + addseq pc, fp, ip, asr #30 │ │ │ │ addseq r8, sp, ip, asr #29 │ │ │ │ - umullseq r8, sp, r0, lr │ │ │ │ - addseq r8, sp, r8, lsr #29 │ │ │ │ - addseq r8, sp, ip, asr lr │ │ │ │ + addseq r8, sp, r8, asr #29 │ │ │ │ + @ instruction: 0x009d8eb8 │ │ │ │ + addseq r8, sp, r0, asr #29 │ │ │ │ addseq r8, sp, r4, lsl #29 │ │ │ │ - addseq r8, sp, r8, lsr #28 │ │ │ │ - addseq r8, sp, r0, ror #28 │ │ │ │ - @ instruction: 0x009d8df4 │ │ │ │ - addseq r8, sp, ip, lsr lr │ │ │ │ - addseq r8, sp, r0, asr #27 │ │ │ │ - addseq r8, sp, r8, lsl lr │ │ │ │ - addseq r8, sp, ip, lsl #27 │ │ │ │ - @ instruction: 0x009d8df4 │ │ │ │ - addseq r8, sp, r8, asr sp │ │ │ │ - @ instruction: 0x009d8dd0 │ │ │ │ - addseq r8, sp, r4, lsr #26 │ │ │ │ - addseq r8, sp, ip, lsr #27 │ │ │ │ - @ instruction: 0x009d8cf0 │ │ │ │ - ldrheq r8, [sp], r4 │ │ │ │ - adceq ip, lr, sl, asr #31 │ │ │ │ - addseq pc, fp, r8, asr #6 │ │ │ │ - addseq pc, fp, r8, lsl r3 @ │ │ │ │ - addseq pc, fp, ip, ror #5 │ │ │ │ + umullseq r8, sp, ip, lr │ │ │ │ + addseq r8, sp, r0, asr lr │ │ │ │ + addseq r8, sp, r8, ror lr │ │ │ │ + addseq r8, sp, ip, lsl lr │ │ │ │ + addseq r8, sp, r4, asr lr │ │ │ │ + addseq r8, sp, r8, ror #27 │ │ │ │ + addseq r8, sp, r0, lsr lr │ │ │ │ + @ instruction: 0x009d8db4 │ │ │ │ + addseq r8, sp, ip, lsl #28 │ │ │ │ + addseq r8, sp, r0, lsl #27 │ │ │ │ + addseq r8, sp, r8, ror #27 │ │ │ │ + addseq r8, sp, ip, asr #26 │ │ │ │ + addseq r8, sp, r4, asr #27 │ │ │ │ + addseq r8, sp, r8, lsl sp │ │ │ │ + addseq r8, sp, r0, lsr #27 │ │ │ │ + addseq r8, sp, r4, ror #25 │ │ │ │ + addseq r8, sp, r8, lsr #1 │ │ │ │ + adceq ip, lr, r6, asr #31 │ │ │ │ + addseq pc, fp, ip, lsr r3 @ │ │ │ │ + addseq pc, fp, ip, lsl #6 │ │ │ │ + addseq pc, fp, r0, ror #5 │ │ │ │ andeq r2, r0, r4, asr #32 │ │ │ │ - addseq r7, sp, r8, asr #13 │ │ │ │ - @ instruction: 0x009d76d8 │ │ │ │ - addseq r8, sp, ip, ror r0 │ │ │ │ + @ instruction: 0x009d76bc │ │ │ │ + addseq r7, sp, ip, asr #13 │ │ │ │ addseq r8, sp, r0, ror r0 │ │ │ │ - addseq r8, sp, ip, asr #15 │ │ │ │ - addseq r7, sp, r8, lsl #13 │ │ │ │ - addseq sp, lr, r4, asr #31 │ │ │ │ - addseq r7, sp, r0, asr r6 │ │ │ │ - addseq sp, lr, ip, asr pc │ │ │ │ - addseq sp, lr, r4, asr pc │ │ │ │ + addseq r8, sp, r4, rrx │ │ │ │ + addseq r8, sp, r0, asr #15 │ │ │ │ + addseq r7, sp, ip, ror r6 │ │ │ │ + @ instruction: 0x009edfb8 │ │ │ │ + addseq r7, sp, r4, asr #12 │ │ │ │ + addseq sp, lr, r0, asr pc │ │ │ │ + addseq sp, lr, r8, asr #30 │ │ │ │ andeq r2, r0, r0, ror r5 │ │ │ │ andeq r2, r0, r0, lsl r5 │ │ │ │ andeq r2, r0, r0, asr r5 │ │ │ │ - @ instruction: 0x009bf1d0 │ │ │ │ - addseq pc, fp, r4, ror #2 │ │ │ │ - addseq r9, sp, r0, lsl r8 │ │ │ │ - addseq r7, sp, ip, ror r5 │ │ │ │ - addseq pc, fp, r8, ror #7 │ │ │ │ - addseq pc, fp, r4, ror #7 │ │ │ │ - addseq ip, sl, r0, asr #5 │ │ │ │ - addseq pc, fp, ip, lsl #7 │ │ │ │ - addseq r7, sp, r4, lsr r4 │ │ │ │ - adceq ip, lr, r2, lsr sp │ │ │ │ - addseq pc, fp, ip, lsr r3 @ │ │ │ │ - @ instruction: 0x009d73f8 │ │ │ │ - addseq pc, fp, r0, lsr #5 │ │ │ │ - @ instruction: 0x009d73d4 │ │ │ │ - @ instruction: 0x009d73f8 │ │ │ │ - addseq pc, fp, r8, lsr #5 │ │ │ │ - addseq pc, fp, r4, lsl #5 │ │ │ │ - addseq pc, fp, r0, ror #4 │ │ │ │ - addseq pc, fp, ip, lsr r2 @ │ │ │ │ - addseq pc, fp, r8, lsl r2 @ │ │ │ │ + addseq pc, fp, r4, asr #3 │ │ │ │ + addseq pc, fp, r8, asr r1 @ │ │ │ │ + addseq r9, sp, r4, lsl #16 │ │ │ │ + addseq r7, sp, r0, ror r5 │ │ │ │ + @ instruction: 0x009bf3dc │ │ │ │ + @ instruction: 0x009bf3d8 │ │ │ │ + @ instruction: 0x009ac2b4 │ │ │ │ + addseq pc, fp, r0, lsl #7 │ │ │ │ + addseq r7, sp, r8, lsr #8 │ │ │ │ + adceq ip, lr, lr, lsr #26 │ │ │ │ + addseq pc, fp, r0, lsr r3 @ │ │ │ │ + addseq r7, sp, ip, ror #7 │ │ │ │ + umullseq pc, fp, r4, r2 @ │ │ │ │ + addseq r7, sp, r8, asr #7 │ │ │ │ + addseq r7, sp, ip, ror #7 │ │ │ │ + umullseq pc, fp, ip, r2 @ │ │ │ │ + addseq pc, fp, r8, ror r2 @ │ │ │ │ + addseq pc, fp, r4, asr r2 @ │ │ │ │ + addseq pc, fp, r0, lsr r2 @ │ │ │ │ addseq pc, fp, ip, lsl #4 │ │ │ │ + addseq pc, fp, r0, lsl #4 │ │ │ │ + @ instruction: 0x009bf1dc │ │ │ │ addseq pc, fp, r8, ror #3 │ │ │ │ - @ instruction: 0x009bf1f4 │ │ │ │ - @ instruction: 0x009bf1d0 │ │ │ │ - @ instruction: 0x009bf1d0 │ │ │ │ - umullseq pc, fp, r4, r1 @ │ │ │ │ + addseq pc, fp, r4, asr #3 │ │ │ │ + addseq pc, fp, r4, asr #3 │ │ │ │ + addseq pc, fp, r8, lsl #3 │ │ │ │ + addseq pc, fp, r4, ror #2 │ │ │ │ addseq pc, fp, r0, ror r1 @ │ │ │ │ - addseq pc, fp, ip, ror r1 @ │ │ │ │ - addseq pc, fp, r8, asr r1 @ │ │ │ │ - addseq pc, fp, r8, asr r1 @ │ │ │ │ + addseq pc, fp, ip, asr #2 │ │ │ │ + addseq pc, fp, ip, asr #2 │ │ │ │ andeq r0, r0, r4, lsl r7 │ │ │ │ andne r1, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ andeq r0, r1, r1 │ │ │ │ - addseq r6, sp, r0, lsl #29 │ │ │ │ - addseq r7, sp, r8, asr r2 │ │ │ │ - umullseq r6, sp, ip, pc @ │ │ │ │ - addseq r7, sp, r0, lsr #4 │ │ │ │ - addseq r6, sp, r8, asr #30 │ │ │ │ - addseq r7, sp, r8, ror #3 │ │ │ │ - addseq lr, fp, r4, lsr #25 │ │ │ │ - @ instruction: 0x009d71b0 │ │ │ │ - addseq r6, sp, r8, asr #29 │ │ │ │ - addseq r7, sp, ip, ror r1 │ │ │ │ - addseq r6, sp, r4, ror #28 │ │ │ │ - addseq r7, sp, r8, asr #2 │ │ │ │ - addseq r6, sp, r8, asr #28 │ │ │ │ - addseq r6, sp, r8, asr #27 │ │ │ │ - ldrsbeq r7, [sp], ip │ │ │ │ - addseq r6, sp, r0, lsl #27 │ │ │ │ - addseq r7, sp, r8, lsr #1 │ │ │ │ - addseq r6, sp, r8, lsr sp │ │ │ │ - addseq r7, sp, r4, ror r0 │ │ │ │ - @ instruction: 0x009d6cf0 │ │ │ │ - addseq r7, sp, r0, asr #32 │ │ │ │ - addseq r6, sp, r0, lsl #25 │ │ │ │ - addseq r7, sp, ip │ │ │ │ - addseq r6, sp, r4, ror #24 │ │ │ │ - addseq r6, sp, r4, asr ip │ │ │ │ - addseq r6, sp, r4, lsl #24 │ │ │ │ - addseq r6, sp, r4, lsr #31 │ │ │ │ - @ instruction: 0x009ed7f0 │ │ │ │ + addseq r6, sp, r4, ror lr │ │ │ │ + addseq r7, sp, ip, asr #4 │ │ │ │ + umullseq r6, sp, r0, pc @ │ │ │ │ + addseq r7, sp, r4, lsl r2 │ │ │ │ + addseq r6, sp, ip, lsr pc │ │ │ │ + @ instruction: 0x009d71dc │ │ │ │ + umullseq lr, fp, r8, ip │ │ │ │ + addseq r7, sp, r4, lsr #3 │ │ │ │ + @ instruction: 0x009d6ebc │ │ │ │ + addseq r7, sp, r0, ror r1 │ │ │ │ + addseq r6, sp, r8, asr lr │ │ │ │ + addseq r7, sp, ip, lsr r1 │ │ │ │ + addseq r6, sp, ip, lsr lr │ │ │ │ + @ instruction: 0x009d6dbc │ │ │ │ + ldrsbeq r7, [sp], r0 │ │ │ │ + addseq r6, sp, r4, ror sp │ │ │ │ + umullseq r7, sp, ip, r0 │ │ │ │ + addseq r6, sp, ip, lsr #26 │ │ │ │ + addseq r7, sp, r8, rrx │ │ │ │ + addseq r6, sp, r4, ror #25 │ │ │ │ + addseq r7, sp, r4, lsr r0 │ │ │ │ + addseq r6, sp, r4, ror ip │ │ │ │ + addseq r7, sp, r0 │ │ │ │ + addseq r6, sp, r8, asr ip │ │ │ │ + addseq r6, sp, r8, asr #24 │ │ │ │ + @ instruction: 0x009d6bf8 │ │ │ │ + umullseq r6, sp, r8, pc @ │ │ │ │ addseq sp, lr, r4, ror #15 │ │ │ │ - addseq r6, sp, r4, asr #24 │ │ │ │ - addseq r7, sp, r0, ror #23 │ │ │ │ - @ instruction: 0x009d7bf4 │ │ │ │ - addseq r7, sp, ip, asr #23 │ │ │ │ - umullseq r7, sp, ip, fp │ │ │ │ - @ instruction: 0x009d68f8 │ │ │ │ - @ instruction: 0x009d68fc │ │ │ │ + @ instruction: 0x009ed7d8 │ │ │ │ + addseq r6, sp, r8, lsr ip │ │ │ │ + @ instruction: 0x009d7bd4 │ │ │ │ + addseq r7, sp, r8, ror #23 │ │ │ │ + addseq r7, sp, r0, asr #23 │ │ │ │ + umullseq r7, sp, r0, fp │ │ │ │ + addseq r6, sp, ip, ror #17 │ │ │ │ @ instruction: 0x009d68f0 │ │ │ │ - addseq r6, sp, r0, lsr #17 │ │ │ │ - addseq r6, sp, r0, lsl #17 │ │ │ │ - adceq r2, r0, r8, lsr #8 │ │ │ │ - adceq r2, r0, r4, lsr #8 │ │ │ │ - addseq sp, lr, ip, lsr r5 │ │ │ │ - addseq r8, sp, r4, ror #4 │ │ │ │ - addseq r6, sp, r4, lsr #16 │ │ │ │ - addseq r6, sp, r0, lsl #16 │ │ │ │ - addseq r6, sp, r0, ror #15 │ │ │ │ - @ instruction: 0x009d67dc │ │ │ │ - addseq r6, sp, r8, lsr #15 │ │ │ │ - adceq r2, r0, r0, asr r3 │ │ │ │ - @ instruction: 0x009d81bc │ │ │ │ - adceq r2, r0, r4, lsr r3 │ │ │ │ - addseq sp, lr, ip, asr #8 │ │ │ │ - addseq r8, sp, r4, ror #3 │ │ │ │ - @ instruction: 0x009d81b8 │ │ │ │ - addseq r8, sp, ip, lsl #3 │ │ │ │ - addseq r8, sp, r0, ror #2 │ │ │ │ - addseq r8, sp, r8, lsr r1 │ │ │ │ - addseq r8, sp, ip, lsl #2 │ │ │ │ - addseq r8, sp, r0, ror #1 │ │ │ │ - ldrheq r8, [sp], r8 @ │ │ │ │ - umullseq r8, sp, r0, r0 │ │ │ │ - addseq r8, sp, r8, rrx │ │ │ │ - addseq r8, sp, r0, asr #32 │ │ │ │ - addseq r5, ip, r0, asr #15 │ │ │ │ - @ instruction: 0x009d6bb0 │ │ │ │ - umullseq r5, ip, r8, r7 │ │ │ │ - addseq r5, ip, r0, lsl #15 │ │ │ │ - addseq r8, sp, r8, asr #20 │ │ │ │ - addseq r8, sp, r8, lsr sl │ │ │ │ - addseq r8, sp, r4, ror sl │ │ │ │ - addseq r8, sp, r4, ror #20 │ │ │ │ - umullseq r8, sp, r8, sl │ │ │ │ - adceq ip, lr, r0, lsr r3 │ │ │ │ - addseq fp, sl, r4, asr #16 │ │ │ │ - @ instruction: 0x009d8afc │ │ │ │ + addseq r6, sp, r4, ror #17 │ │ │ │ + umullseq r6, sp, r4, r8 │ │ │ │ + addseq r6, sp, r4, ror r8 │ │ │ │ + adceq r2, r0, ip, lsl r4 │ │ │ │ + adceq r2, r0, r8, lsl r4 │ │ │ │ + addseq sp, lr, r0, lsr r5 │ │ │ │ + addseq r8, sp, r8, asr r2 │ │ │ │ + addseq r6, sp, r8, lsl r8 │ │ │ │ + @ instruction: 0x009d67f4 │ │ │ │ + @ instruction: 0x009d67d4 │ │ │ │ + @ instruction: 0x009d67d0 │ │ │ │ + umullseq r6, sp, ip, r7 │ │ │ │ + adceq r2, r0, r4, asr #6 │ │ │ │ + @ instruction: 0x009d81b0 │ │ │ │ + adceq r2, r0, r8, lsr #6 │ │ │ │ + addseq sp, lr, r0, asr #8 │ │ │ │ + @ instruction: 0x009d81d8 │ │ │ │ + addseq r8, sp, ip, lsr #3 │ │ │ │ + addseq r8, sp, r0, lsl #3 │ │ │ │ + addseq r8, sp, r4, asr r1 │ │ │ │ + addseq r8, sp, ip, lsr #2 │ │ │ │ + addseq r8, sp, r0, lsl #2 │ │ │ │ + ldrsbeq r8, [sp], r4 │ │ │ │ + addseq r8, sp, ip, lsr #1 │ │ │ │ + addseq r8, sp, r4, lsl #1 │ │ │ │ + addseq r8, sp, ip, asr r0 │ │ │ │ + addseq r8, sp, r4, lsr r0 │ │ │ │ + @ instruction: 0x009c57b4 │ │ │ │ + addseq r6, sp, r4, lsr #23 │ │ │ │ + addseq r5, ip, ip, lsl #15 │ │ │ │ + addseq r5, ip, r4, ror r7 │ │ │ │ + addseq r8, sp, ip, lsr sl │ │ │ │ + addseq r8, sp, ip, lsr #20 │ │ │ │ + addseq r8, sp, r8, ror #20 │ │ │ │ + addseq r8, sp, r8, asr sl │ │ │ │ + addseq r8, sp, ip, lsl #21 │ │ │ │ + adceq ip, lr, ip, lsr #6 │ │ │ │ + addseq fp, sl, r8, lsr r8 │ │ │ │ @ instruction: 0x009d8af0 │ │ │ │ addseq r8, sp, r4, ror #21 │ │ │ │ - @ instruction: 0x009be5f0 │ │ │ │ - ldr r2, [pc, #-628] @ 397608 │ │ │ │ + @ instruction: 0x009d8ad8 │ │ │ │ + addseq lr, fp, r4, ror #11 │ │ │ │ + ldr r2, [pc, #-628] @ 397654 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3a2f90 │ │ │ │ + beq 3a2fdc │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3a2f78 │ │ │ │ + beq 3a2fc4 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3a3084 │ │ │ │ - ldr r2, [pc, #-676] @ 39760c │ │ │ │ + bne 3a30d0 │ │ │ │ + ldr r2, [pc, #-676] @ 397658 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-692] @ 397610 │ │ │ │ + ldr r2, [pc, #-692] @ 39765c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3a2238 │ │ │ │ - ldr r2, [pc, #-720] @ 397614 │ │ │ │ + bne 3a2284 │ │ │ │ + ldr r2, [pc, #-720] @ 397660 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-736] @ 397618 │ │ │ │ + ldr r2, [pc, #-736] @ 397664 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3a2220 │ │ │ │ - ldr r2, [pc, #-764] @ 39761c │ │ │ │ + bne 3a226c │ │ │ │ + ldr r2, [pc, #-764] @ 397668 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-780] @ 397620 │ │ │ │ + ldr r2, [pc, #-780] @ 39766c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a2208 │ │ │ │ - ldr r2, [pc, #-808] @ 397624 │ │ │ │ + bne 3a2254 │ │ │ │ + ldr r2, [pc, #-808] @ 397670 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-824] @ 397628 │ │ │ │ + ldr r2, [pc, #-824] @ 397674 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3a21f0 │ │ │ │ - ldr r2, [pc, #-852] @ 39762c │ │ │ │ + bne 3a223c │ │ │ │ + ldr r2, [pc, #-852] @ 397678 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-868] @ 397630 │ │ │ │ + ldr r2, [pc, #-868] @ 39767c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 3a21d8 │ │ │ │ - ldr r2, [pc, #-896] @ 397634 │ │ │ │ + bne 3a2224 │ │ │ │ + ldr r2, [pc, #-896] @ 397680 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-912] @ 397638 │ │ │ │ + ldr r2, [pc, #-912] @ 397684 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 3a21c0 │ │ │ │ - ldr r2, [pc, #-940] @ 39763c │ │ │ │ + bne 3a220c │ │ │ │ + ldr r2, [pc, #-940] @ 397688 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-956] @ 397640 │ │ │ │ + ldr r2, [pc, #-956] @ 39768c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a21a8 │ │ │ │ - ldr r2, [pc, #-984] @ 397644 │ │ │ │ + bne 3a21f4 │ │ │ │ + ldr r2, [pc, #-984] @ 397690 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1000] @ 397648 │ │ │ │ + ldr r2, [pc, #-1000] @ 397694 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 3a2190 │ │ │ │ - ldr r2, [pc, #-1028] @ 39764c │ │ │ │ + bne 3a21dc │ │ │ │ + ldr r2, [pc, #-1028] @ 397698 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1044] @ 397650 │ │ │ │ + ldr r2, [pc, #-1044] @ 39769c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 3a2178 │ │ │ │ - ldr r2, [pc, #-1072] @ 397654 │ │ │ │ + bne 3a21c4 │ │ │ │ + ldr r2, [pc, #-1072] @ 3976a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1088] @ 397658 │ │ │ │ + ldr r2, [pc, #-1088] @ 3976a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2048 @ 0x800 │ │ │ │ - bne 3a2160 │ │ │ │ - ldr r2, [pc, #-1116] @ 39765c │ │ │ │ + bne 3a21ac │ │ │ │ + ldr r2, [pc, #-1116] @ 3976a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1132] @ 397660 │ │ │ │ + ldr r2, [pc, #-1132] @ 3976ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3a2144 │ │ │ │ - ldr r2, [pc, #-1160] @ 397664 │ │ │ │ + bne 3a2190 │ │ │ │ + ldr r2, [pc, #-1160] @ 3976b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1184] @ 397668 │ │ │ │ + ldr r2, [pc, #-1184] @ 3976b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1204] @ 39766c │ │ │ │ + ldr r3, [pc, #-1204] @ 3976b8 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #11 │ │ │ │ - bhi 399124 │ │ │ │ + bhi 399170 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1236] @ 397670 │ │ │ │ + ldr r2, [pc, #-1236] @ 3976bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1260] @ 397674 │ │ │ │ + ldr r2, [pc, #-1260] @ 3976c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1284] @ 397678 │ │ │ │ + ldr r2, [pc, #-1284] @ 3976c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #8256 @ 0x2040 │ │ │ │ - beq 39f674 │ │ │ │ - ldr r3, [pc, #-1316] @ 39767c │ │ │ │ + beq 39f6c0 │ │ │ │ + ldr r3, [pc, #-1316] @ 3976c8 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #-1324] @ 397680 │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #-1324] @ 3976cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1344] @ 397684 │ │ │ │ + ldr r2, [pc, #-1344] @ 3976d0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1372] @ 397688 │ │ │ │ + ldr r2, [pc, #-1372] @ 3976d4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 395838 │ │ │ │ - ldr r2, [pc, #-1380] @ 39768c │ │ │ │ + b 395884 │ │ │ │ + ldr r2, [pc, #-1380] @ 3976d8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 395838 │ │ │ │ - ldr r2, [pc, #-1388] @ 397690 │ │ │ │ + b 395884 │ │ │ │ + ldr r2, [pc, #-1388] @ 3976dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1408] @ 397694 │ │ │ │ + ldr r2, [pc, #-1408] @ 3976e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1436] @ 397698 │ │ │ │ + ldr r2, [pc, #-1436] @ 3976e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1456] @ 39769c │ │ │ │ + ldr r2, [pc, #-1456] @ 3976e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1484] @ 3976a0 │ │ │ │ + ldr r2, [pc, #-1484] @ 3976ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1e5c │ │ │ │ - ldr r2, [pc, #-1512] @ 3976a4 │ │ │ │ + bne 3a1ea8 │ │ │ │ + ldr r2, [pc, #-1512] @ 3976f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1536] @ 3976a8 │ │ │ │ + ldr r3, [pc, #-1536] @ 3976f4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 397ccc │ │ │ │ + beq 397d18 │ │ │ │ bic r3, r1, #32 │ │ │ │ - bhi 3a355c │ │ │ │ - ldr r2, [pc, #-1552] @ 3976ac │ │ │ │ + bhi 3a35a8 │ │ │ │ + ldr r2, [pc, #-1552] @ 3976f8 │ │ │ │ cmp r3, r2 │ │ │ │ - beq 397ccc │ │ │ │ - ldr r3, [pc, #-1560] @ 3976b0 │ │ │ │ + beq 397d18 │ │ │ │ + ldr r3, [pc, #-1560] @ 3976fc │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #-1568] @ 3976b4 │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #-1568] @ 397700 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a22dc │ │ │ │ - ldr r2, [pc, #-1596] @ 3976b8 │ │ │ │ + bne 3a2328 │ │ │ │ + ldr r2, [pc, #-1596] @ 397704 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1612] @ 3976bc │ │ │ │ + ldr r2, [pc, #-1612] @ 397708 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1632] @ 3976c0 │ │ │ │ + ldr r2, [pc, #-1632] @ 39770c │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #31 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1664] @ 3976c4 │ │ │ │ + ldr r2, [pc, #-1664] @ 397710 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1680] @ 3976c8 │ │ │ │ + ldr r2, [pc, #-1680] @ 397714 │ │ │ │ lsr r5, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 39fb58 │ │ │ │ - ldr r2, [pc, #-1716] @ 3976cc │ │ │ │ + beq 39fba4 │ │ │ │ + ldr r2, [pc, #-1716] @ 397718 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1744] @ 3976d0 │ │ │ │ + ldr r2, [pc, #-1744] @ 39771c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1760] @ 3976d4 │ │ │ │ + ldr r2, [pc, #-1760] @ 397720 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1780] @ 3976d8 │ │ │ │ + ldr r3, [pc, #-1780] @ 397724 │ │ │ │ lsr r8, r5, #8 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3a3f14 │ │ │ │ + bhi 3a3f60 │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1812] @ 3976dc │ │ │ │ + ldr r2, [pc, #-1812] @ 397728 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1828] @ 3976e0 │ │ │ │ + ldr r2, [pc, #-1828] @ 39772c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3a2250 │ │ │ │ - ldr r2, [pc, #-1856] @ 3976e4 │ │ │ │ + bne 3a229c │ │ │ │ + ldr r2, [pc, #-1856] @ 397730 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1872] @ 3976e8 │ │ │ │ + ldr r2, [pc, #-1872] @ 397734 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - beq 3959d0 │ │ │ │ - ldr r2, [pc, #-1900] @ 3976ec │ │ │ │ + beq 395a1c │ │ │ │ + ldr r2, [pc, #-1900] @ 397738 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1924] @ 3976f0 │ │ │ │ + ldr r2, [pc, #-1924] @ 39773c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397dfc │ │ │ │ - ldr r2, [pc, #-1944] @ 3976f4 │ │ │ │ + b 397e48 │ │ │ │ + ldr r2, [pc, #-1944] @ 397740 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397dfc │ │ │ │ - ldr r2, [pc, #-1964] @ 3976f8 │ │ │ │ + b 397e48 │ │ │ │ + ldr r2, [pc, #-1964] @ 397744 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397dfc │ │ │ │ - ldr r2, [pc, #-1984] @ 3976fc │ │ │ │ + b 397e48 │ │ │ │ + ldr r2, [pc, #-1984] @ 397748 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397dfc │ │ │ │ - ldr r2, [pc, #-2004] @ 397700 │ │ │ │ + b 397e48 │ │ │ │ + ldr r2, [pc, #-2004] @ 39774c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397dfc │ │ │ │ - ldr r2, [pc, #-2024] @ 397704 │ │ │ │ + b 397e48 │ │ │ │ + ldr r2, [pc, #-2024] @ 397750 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397d50 │ │ │ │ - ldr r2, [pc, #-2044] @ 397708 │ │ │ │ + b 397d9c │ │ │ │ + ldr r2, [pc, #-2044] @ 397754 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397d50 │ │ │ │ - ldr r2, [pc, #-2064] @ 39770c │ │ │ │ + b 397d9c │ │ │ │ + ldr r2, [pc, #-2064] @ 397758 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397d50 │ │ │ │ - ldr r2, [pc, #-2084] @ 397710 │ │ │ │ + b 397d9c │ │ │ │ + ldr r2, [pc, #-2084] @ 39775c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397d50 │ │ │ │ - ldr r2, [pc, #-2104] @ 397714 │ │ │ │ + b 397d9c │ │ │ │ + ldr r2, [pc, #-2104] @ 397760 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397d50 │ │ │ │ - ldr r2, [pc, #-2124] @ 397718 │ │ │ │ + b 397d9c │ │ │ │ + ldr r2, [pc, #-2124] @ 397764 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397dac │ │ │ │ - ldr r2, [pc, #-2144] @ 39771c │ │ │ │ + b 397df8 │ │ │ │ + ldr r2, [pc, #-2144] @ 397768 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397dac │ │ │ │ - ldr r2, [pc, #-2164] @ 397720 │ │ │ │ + b 397df8 │ │ │ │ + ldr r2, [pc, #-2164] @ 39776c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397dac │ │ │ │ - ldr r2, [pc, #-2184] @ 397724 │ │ │ │ + b 397df8 │ │ │ │ + ldr r2, [pc, #-2184] @ 397770 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397dac │ │ │ │ - ldr r2, [pc, #-2204] @ 397728 │ │ │ │ + b 397df8 │ │ │ │ + ldr r2, [pc, #-2204] @ 397774 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397dac │ │ │ │ - ldr r3, [pc, #-2224] @ 39772c │ │ │ │ + b 397df8 │ │ │ │ + ldr r3, [pc, #-2224] @ 397778 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 39efcc │ │ │ │ + bls 39f018 │ │ │ │ sub r3, r1, #1808 @ 0x710 │ │ │ │ sub r3, r3, #8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-2264] @ 397730 │ │ │ │ + ldr r2, [pc, #-2264] @ 39777c │ │ │ │ tst r3, r2 │ │ │ │ - bne 39eff8 │ │ │ │ - ldr r2, [pc, #-2272] @ 397734 │ │ │ │ + bne 39f044 │ │ │ │ + ldr r2, [pc, #-2272] @ 397780 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39f030 │ │ │ │ - ldr r2, [pc, #-2280] @ 397738 │ │ │ │ + bne 39f07c │ │ │ │ + ldr r2, [pc, #-2280] @ 397784 │ │ │ │ tst r3, r2 │ │ │ │ - beq 3948c0 │ │ │ │ - ldr r2, [pc, #-2288] @ 39773c │ │ │ │ + beq 39490c │ │ │ │ + ldr r2, [pc, #-2288] @ 397788 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2308] @ 397740 │ │ │ │ + ldr r2, [pc, #-2308] @ 39778c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2336] @ 397744 │ │ │ │ + ldr r2, [pc, #-2336] @ 397790 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2356] @ 397748 │ │ │ │ + ldr r2, [pc, #-2356] @ 397794 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2384] @ 39774c │ │ │ │ + ldr r2, [pc, #-2384] @ 397798 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2404] @ 397750 │ │ │ │ + ldr r2, [pc, #-2404] @ 39779c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2432] @ 397754 │ │ │ │ + ldr r2, [pc, #-2432] @ 3977a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2452] @ 397758 │ │ │ │ + ldr r2, [pc, #-2452] @ 3977a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2480] @ 39775c │ │ │ │ + ldr r2, [pc, #-2480] @ 3977a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2496] @ 397760 │ │ │ │ + ldr r2, [pc, #-2496] @ 3977ac │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2528] @ 397764 │ │ │ │ - ldr r8, [pc, #-2528] @ 397768 │ │ │ │ + ldr r2, [pc, #-2528] @ 3977b0 │ │ │ │ + ldr r8, [pc, #-2528] @ 3977b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2572] @ 39776c │ │ │ │ + ldr r2, [pc, #-2572] @ 3977b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2620] @ 397770 │ │ │ │ + ldr r2, [pc, #-2620] @ 3977bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2636] @ 397774 │ │ │ │ + ldr r2, [pc, #-2636] @ 3977c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-67108864 @ 0xfc000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2664] @ 397778 │ │ │ │ + ldr r2, [pc, #-2664] @ 3977c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2680] @ 39777c │ │ │ │ + ldr r2, [pc, #-2680] @ 3977c8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2708] @ 397780 │ │ │ │ + ldr r2, [pc, #-2708] @ 3977cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2724] @ 397784 │ │ │ │ + ldr r2, [pc, #-2724] @ 3977d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2752] @ 397788 │ │ │ │ + ldr r2, [pc, #-2752] @ 3977d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2768] @ 39778c │ │ │ │ + ldr r2, [pc, #-2768] @ 3977d8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2796] @ 397790 │ │ │ │ + ldr r2, [pc, #-2796] @ 3977dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2812] @ 397794 │ │ │ │ + ldr r2, [pc, #-2812] @ 3977e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2832] @ 397798 │ │ │ │ + ldr r2, [pc, #-2832] @ 3977e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a2bc0 │ │ │ │ - ldr r2, [pc, #-2860] @ 39779c │ │ │ │ + bne 3a2c0c │ │ │ │ + ldr r2, [pc, #-2860] @ 3977e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2884] @ 3977a0 │ │ │ │ + ldr r2, [pc, #-2884] @ 3977ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2900] @ 3977a4 │ │ │ │ + ldr r2, [pc, #-2900] @ 3977f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2928] @ 3977a8 │ │ │ │ + ldr r2, [pc, #-2928] @ 3977f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1f0c │ │ │ │ - ldr r2, [pc, #-2952] @ 3977ac │ │ │ │ + bne 3a1f58 │ │ │ │ + ldr r2, [pc, #-2952] @ 3977f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2976] @ 3977b0 │ │ │ │ + ldr r2, [pc, #-2976] @ 3977fc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39471c │ │ │ │ - ldr r2, [pc, #-2984] @ 3977b4 │ │ │ │ + b 394768 │ │ │ │ + ldr r2, [pc, #-2984] @ 397800 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3008] @ 3977b8 │ │ │ │ + ldr r2, [pc, #-3008] @ 397804 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3032] @ 3977bc │ │ │ │ + ldr r2, [pc, #-3032] @ 397808 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3056] @ 3977c0 │ │ │ │ + ldr r2, [pc, #-3056] @ 39780c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3080] @ 3977c4 │ │ │ │ + ldr r2, [pc, #-3080] @ 397810 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3096] @ 3977c8 │ │ │ │ + ldr r2, [pc, #-3096] @ 397814 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a0c58 │ │ │ │ - ldr r2, [pc, #-3124] @ 3977cc │ │ │ │ + bne 3a0ca4 │ │ │ │ + ldr r2, [pc, #-3124] @ 397818 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3148] @ 3977d0 │ │ │ │ + ldr r2, [pc, #-3148] @ 39781c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #-3168] @ 3977d4 │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #-3168] @ 397820 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #-3188] @ 3977d8 │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #-3188] @ 397824 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #-3208] @ 3977dc │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #-3208] @ 397828 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #-3228] @ 3977e0 │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #-3228] @ 39782c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #-3248] @ 3977e4 │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #-3248] @ 397830 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #-3268] @ 3977e8 │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #-3268] @ 397834 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #-3288] @ 3977ec │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #-3288] @ 397838 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #-3308] @ 3977f0 │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #-3308] @ 39783c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #-3328] @ 3977f4 │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #-3328] @ 397840 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #-3348] @ 3977f8 │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #-3348] @ 397844 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #-3368] @ 3977fc │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #-3368] @ 397848 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #-3388] @ 397800 │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #-3388] @ 39784c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #-3408] @ 397804 │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #-3408] @ 397850 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #-3428] @ 397808 │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #-3428] @ 397854 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #-3448] @ 39780c │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #-3448] @ 397858 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3472] @ 397810 │ │ │ │ + ldr r2, [pc, #-3472] @ 39785c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3496] @ 397814 │ │ │ │ + ldr r2, [pc, #-3496] @ 397860 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3520] @ 397818 │ │ │ │ + ldr r2, [pc, #-3520] @ 397864 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3544] @ 39781c │ │ │ │ + ldr r2, [pc, #-3544] @ 397868 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3568] @ 397820 │ │ │ │ + ldr r2, [pc, #-3568] @ 39786c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3592] @ 397824 │ │ │ │ + ldr r2, [pc, #-3592] @ 397870 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3616] @ 397828 │ │ │ │ + ldr r2, [pc, #-3616] @ 397874 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3640] @ 39782c │ │ │ │ + ldr r2, [pc, #-3640] @ 397878 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3664] @ 397830 │ │ │ │ + ldr r2, [pc, #-3664] @ 39787c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3688] @ 397834 │ │ │ │ + ldr r2, [pc, #-3688] @ 397880 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #476 @ 0x1dc │ │ │ │ - beq 394d08 │ │ │ │ - bls 39f084 │ │ │ │ + beq 394d54 │ │ │ │ + bls 39f0d0 │ │ │ │ cmp r1, #480 @ 0x1e0 │ │ │ │ - beq 394cd0 │ │ │ │ + beq 394d1c │ │ │ │ cmp r1, #484 @ 0x1e4 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #-3740] @ 397838 │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #-3740] @ 397884 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3760] @ 39783c │ │ │ │ + ldr r2, [pc, #-3760] @ 397888 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3788] @ 397840 │ │ │ │ + ldr r2, [pc, #-3788] @ 39788c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3a3014 │ │ │ │ + beq 3a3060 │ │ │ │ cmp r8, #3 │ │ │ │ - beq 3a2ffc │ │ │ │ + beq 3a3048 │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3a3278 │ │ │ │ - ldr r2, [pc, #-3836] @ 397844 │ │ │ │ + beq 3a32c4 │ │ │ │ + ldr r2, [pc, #-3836] @ 397890 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3852] @ 397848 │ │ │ │ + ldr r2, [pc, #-3852] @ 397894 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a1d8c │ │ │ │ - ldr r2, [pc, #-3880] @ 39784c │ │ │ │ + bne 3a1dd8 │ │ │ │ + ldr r2, [pc, #-3880] @ 397898 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3896] @ 397850 │ │ │ │ + ldr r2, [pc, #-3896] @ 39789c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a1d74 │ │ │ │ - ldr r2, [pc, #-3924] @ 397854 │ │ │ │ + bne 3a1dc0 │ │ │ │ + ldr r2, [pc, #-3924] @ 3978a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3940] @ 397858 │ │ │ │ + ldr r2, [pc, #-3940] @ 3978a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3960] @ 39785c │ │ │ │ + ldr r3, [pc, #-3960] @ 3978a8 │ │ │ │ lsr r8, r5, #12 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #15 │ │ │ │ - bhi 3987f4 │ │ │ │ + bhi 398840 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3996] @ 397860 │ │ │ │ + ldr r2, [pc, #-3996] @ 3978ac │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4016] @ 397864 │ │ │ │ + ldr r2, [pc, #-4016] @ 3978b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3a2b3c │ │ │ │ - ldr r2, [pc, #-4044] @ 397868 │ │ │ │ + bne 3a2b88 │ │ │ │ + ldr r2, [pc, #-4044] @ 3978b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4060] @ 39786c │ │ │ │ + ldr r2, [pc, #-4060] @ 3978b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 3a2b24 │ │ │ │ - ldr r2, [pc, #-4088] @ 397870 │ │ │ │ + bne 3a2b70 │ │ │ │ + ldr r2, [pc, #-4088] @ 3978bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4064] @ 39985c │ │ │ │ + ldr r2, [pc, #4064] @ 3998a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #4044] @ 399860 │ │ │ │ + ldr r3, [pc, #4044] @ 3998ac │ │ │ │ lsr r8, r5, #23 │ │ │ │ and r8, r8, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #31 │ │ │ │ - bhi 399698 │ │ │ │ + bhi 3996e4 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp r1, #800 @ 0x320 │ │ │ │ - bcc 3948c0 │ │ │ │ + bcc 39490c │ │ │ │ sub r3, r1, #800 @ 0x320 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r8, #1 │ │ │ │ lsl r3, r8, r3 │ │ │ │ - ldr r2, [pc, #3980] @ 399864 │ │ │ │ + ldr r2, [pc, #3980] @ 3998b0 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 39467c │ │ │ │ + bne 3946c8 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3a15b4 │ │ │ │ - ldr r2, [pc, #3960] @ 399868 │ │ │ │ + beq 3a1600 │ │ │ │ + ldr r2, [pc, #3960] @ 3998b4 │ │ │ │ and r9, r5, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r9, #1 │ │ │ │ - beq 3a2f44 │ │ │ │ + beq 3a2f90 │ │ │ │ cmp r9, #2 │ │ │ │ - beq 3a2e08 │ │ │ │ + beq 3a2e54 │ │ │ │ cmp r9, #0 │ │ │ │ - bne 3a2dec │ │ │ │ - ldr r2, [pc, #3912] @ 39986c │ │ │ │ + bne 3a2e38 │ │ │ │ + ldr r2, [pc, #3912] @ 3998b8 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3896] @ 399870 │ │ │ │ + ldr r2, [pc, #3896] @ 3998bc │ │ │ │ lsr r8, r5, #4 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3a2e70 │ │ │ │ + beq 3a2ebc │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3a2e58 │ │ │ │ + beq 3a2ea4 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3a2e3c │ │ │ │ - ldr r2, [pc, #3844] @ 399874 │ │ │ │ + bne 3a2e88 │ │ │ │ + ldr r2, [pc, #3844] @ 3998c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3828] @ 399878 │ │ │ │ + ldr r2, [pc, #3828] @ 3998c4 │ │ │ │ lsr r5, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a2e20 │ │ │ │ + beq 3a2e6c │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3a2fa8 │ │ │ │ + beq 3a2ff4 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 3989d0 │ │ │ │ - ldr r2, [pc, #3776] @ 39987c │ │ │ │ + bne 398a1c │ │ │ │ + ldr r2, [pc, #3776] @ 3998c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3752] @ 399880 │ │ │ │ + ldr r2, [pc, #3752] @ 3998cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3728] @ 399884 │ │ │ │ + ldr r2, [pc, #3728] @ 3998d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3704] @ 399888 │ │ │ │ + ldr r2, [pc, #3704] @ 3998d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3680] @ 39988c │ │ │ │ + ldr r2, [pc, #3680] @ 3998d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3656] @ 399890 │ │ │ │ + ldr r2, [pc, #3656] @ 3998dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3632] @ 399894 │ │ │ │ + ldr r2, [pc, #3632] @ 3998e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3608] @ 399898 │ │ │ │ + ldr r2, [pc, #3608] @ 3998e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3584] @ 39989c │ │ │ │ + ldr r2, [pc, #3584] @ 3998e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3560] @ 3998a0 │ │ │ │ + ldr r2, [pc, #3560] @ 3998ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3536] @ 3998a4 │ │ │ │ + ldr r2, [pc, #3536] @ 3998f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3512] @ 3998a8 │ │ │ │ + ldr r2, [pc, #3512] @ 3998f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3488] @ 3998ac │ │ │ │ + ldr r2, [pc, #3488] @ 3998f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3464] @ 3998b0 │ │ │ │ + ldr r2, [pc, #3464] @ 3998fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3440] @ 3998b4 │ │ │ │ + ldr r2, [pc, #3440] @ 399900 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3416] @ 3998b8 │ │ │ │ + ldr r2, [pc, #3416] @ 399904 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3392] @ 3998bc │ │ │ │ + ldr r2, [pc, #3392] @ 399908 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3368] @ 3998c0 │ │ │ │ + ldr r2, [pc, #3368] @ 39990c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3344] @ 3998c4 │ │ │ │ + ldr r2, [pc, #3344] @ 399910 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3320] @ 3998c8 │ │ │ │ + ldr r2, [pc, #3320] @ 399914 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3296] @ 3998cc │ │ │ │ + ldr r2, [pc, #3296] @ 399918 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3272] @ 3998d0 │ │ │ │ + ldr r2, [pc, #3272] @ 39991c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3248] @ 3998d4 │ │ │ │ + ldr r2, [pc, #3248] @ 399920 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3224] @ 3998d8 │ │ │ │ + ldr r2, [pc, #3224] @ 399924 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3200] @ 3998dc │ │ │ │ + ldr r2, [pc, #3200] @ 399928 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3176] @ 3998e0 │ │ │ │ + ldr r2, [pc, #3176] @ 39992c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3152] @ 3998e4 │ │ │ │ + ldr r2, [pc, #3152] @ 399930 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3128] @ 3998e8 │ │ │ │ + ldr r2, [pc, #3128] @ 399934 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3104] @ 3998ec │ │ │ │ + ldr r2, [pc, #3104] @ 399938 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3080] @ 3998f0 │ │ │ │ + ldr r2, [pc, #3080] @ 39993c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3056] @ 3998f4 │ │ │ │ + ldr r2, [pc, #3056] @ 399940 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3032] @ 3998f8 │ │ │ │ + ldr r2, [pc, #3032] @ 399944 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3008] @ 3998fc │ │ │ │ + ldr r2, [pc, #3008] @ 399948 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2984] @ 399900 │ │ │ │ + ldr r2, [pc, #2984] @ 39994c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2960] @ 399904 │ │ │ │ + ldr r2, [pc, #2960] @ 399950 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2936] @ 399908 │ │ │ │ + ldr r2, [pc, #2936] @ 399954 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2912] @ 39990c │ │ │ │ + ldr r2, [pc, #2912] @ 399958 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2888] @ 399910 │ │ │ │ + ldr r2, [pc, #2888] @ 39995c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2864] @ 399914 │ │ │ │ + ldr r2, [pc, #2864] @ 399960 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2840] @ 399918 │ │ │ │ + ldr r2, [pc, #2840] @ 399964 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2816] @ 39991c │ │ │ │ + ldr r2, [pc, #2816] @ 399968 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2792] @ 399920 │ │ │ │ + ldr r2, [pc, #2792] @ 39996c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2768] @ 399924 │ │ │ │ + ldr r2, [pc, #2768] @ 399970 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2744] @ 399928 │ │ │ │ + ldr r2, [pc, #2744] @ 399974 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2720] @ 39992c │ │ │ │ + ldr r2, [pc, #2720] @ 399978 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2696] @ 399930 │ │ │ │ + ldr r2, [pc, #2696] @ 39997c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2672] @ 399934 │ │ │ │ + ldr r2, [pc, #2672] @ 399980 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2648] @ 399938 │ │ │ │ + ldr r2, [pc, #2648] @ 399984 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2624] @ 39993c │ │ │ │ + ldr r2, [pc, #2624] @ 399988 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2600] @ 399940 │ │ │ │ + ldr r2, [pc, #2600] @ 39998c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2576] @ 399944 │ │ │ │ + ldr r2, [pc, #2576] @ 399990 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2552] @ 399948 │ │ │ │ + ldr r2, [pc, #2552] @ 399994 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2528] @ 39994c │ │ │ │ + ldr r2, [pc, #2528] @ 399998 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2504] @ 399950 │ │ │ │ + ldr r2, [pc, #2504] @ 39999c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2480] @ 399954 │ │ │ │ + ldr r2, [pc, #2480] @ 3999a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2456] @ 399958 │ │ │ │ + ldr r2, [pc, #2456] @ 3999a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2432] @ 39995c │ │ │ │ + ldr r2, [pc, #2432] @ 3999a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2408] @ 399960 │ │ │ │ + ldr r2, [pc, #2408] @ 3999ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2384] @ 399964 │ │ │ │ + ldr r2, [pc, #2384] @ 3999b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2360] @ 399968 │ │ │ │ + ldr r2, [pc, #2360] @ 3999b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2336] @ 39996c │ │ │ │ + ldr r2, [pc, #2336] @ 3999b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2312] @ 399970 │ │ │ │ + ldr r2, [pc, #2312] @ 3999bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2288] @ 399974 │ │ │ │ + ldr r2, [pc, #2288] @ 3999c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2264] @ 399978 │ │ │ │ + ldr r2, [pc, #2264] @ 3999c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2240] @ 39997c │ │ │ │ + ldr r2, [pc, #2240] @ 3999c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2216] @ 399980 │ │ │ │ + ldr r2, [pc, #2216] @ 3999cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2192] @ 399984 │ │ │ │ + ldr r2, [pc, #2192] @ 3999d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2168] @ 399988 │ │ │ │ + ldr r2, [pc, #2168] @ 3999d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2144] @ 39998c │ │ │ │ + ldr r2, [pc, #2144] @ 3999d8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2116] @ 399990 │ │ │ │ + ldr r2, [pc, #2116] @ 3999dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2092] @ 399994 │ │ │ │ + ldr r2, [pc, #2092] @ 3999e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2068] @ 399998 │ │ │ │ + ldr r2, [pc, #2068] @ 3999e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39880c │ │ │ │ - ldr r2, [pc, #2048] @ 39999c │ │ │ │ + b 398858 │ │ │ │ + ldr r2, [pc, #2048] @ 3999e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39880c │ │ │ │ - ldr r2, [pc, #2028] @ 3999a0 │ │ │ │ + b 398858 │ │ │ │ + ldr r2, [pc, #2028] @ 3999ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39880c │ │ │ │ - ldr r2, [pc, #2008] @ 3999a4 │ │ │ │ + b 398858 │ │ │ │ + ldr r2, [pc, #2008] @ 3999f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39880c │ │ │ │ - ldr r2, [pc, #1988] @ 3999a8 │ │ │ │ + b 398858 │ │ │ │ + ldr r2, [pc, #1988] @ 3999f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1972] @ 3999ac │ │ │ │ + ldr r2, [pc, #1972] @ 3999f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - bne 3a1c38 │ │ │ │ - ldr r2, [pc, #1944] @ 3999b0 │ │ │ │ + bne 3a1c84 │ │ │ │ + ldr r2, [pc, #1944] @ 3999fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1928] @ 3999b4 │ │ │ │ - ldr r8, [pc, #1928] @ 3999b8 │ │ │ │ + ldr r2, [pc, #1928] @ 399a00 │ │ │ │ + ldr r8, [pc, #1928] @ 399a04 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsr r3, r5, #5 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1880] @ 3999bc │ │ │ │ + ldr r2, [pc, #1880] @ 399a08 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #21 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1836] @ 3999c0 │ │ │ │ + ldr r2, [pc, #1836] @ 399a0c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3a1c68 │ │ │ │ - ldr r2, [pc, #1808] @ 3999c4 │ │ │ │ + bne 3a1cb4 │ │ │ │ + ldr r2, [pc, #1808] @ 399a10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1792] @ 3999c8 │ │ │ │ + ldr r2, [pc, #1792] @ 399a14 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3a1c50 │ │ │ │ - ldr r2, [pc, #1764] @ 3999cc │ │ │ │ + bne 3a1c9c │ │ │ │ + ldr r2, [pc, #1764] @ 399a18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1748] @ 3999d0 │ │ │ │ + ldr r2, [pc, #1748] @ 399a1c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1728] @ 3999d4 │ │ │ │ + ldr r2, [pc, #1728] @ 399a20 │ │ │ │ lsr r3, r5, #9 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a4220 │ │ │ │ + bhi 3a426c │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1692] @ 3999d8 │ │ │ │ + ldr r2, [pc, #1692] @ 399a24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1676] @ 3999dc │ │ │ │ + ldr r2, [pc, #1676] @ 399a28 │ │ │ │ lsr r5, r5, #17 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3a2b08 │ │ │ │ + beq 3a2b54 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a2aec │ │ │ │ - ldr r2, [pc, #1632] @ 3999e0 │ │ │ │ + beq 3a2b38 │ │ │ │ + ldr r2, [pc, #1632] @ 399a2c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1604] @ 3999e4 │ │ │ │ + ldr r2, [pc, #1604] @ 399a30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399348 │ │ │ │ - ldr r2, [pc, #1584] @ 3999e8 │ │ │ │ + b 399394 │ │ │ │ + ldr r2, [pc, #1584] @ 399a34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399348 │ │ │ │ - ldr r2, [pc, #1564] @ 3999ec │ │ │ │ + b 399394 │ │ │ │ + ldr r2, [pc, #1564] @ 399a38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399348 │ │ │ │ - ldr r2, [pc, #1544] @ 3999f0 │ │ │ │ + b 399394 │ │ │ │ + ldr r2, [pc, #1544] @ 399a3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399348 │ │ │ │ - ldr r2, [pc, #1524] @ 3999f4 │ │ │ │ + b 399394 │ │ │ │ + ldr r2, [pc, #1524] @ 399a40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399348 │ │ │ │ - ldr r2, [pc, #1504] @ 3999f8 │ │ │ │ + b 399394 │ │ │ │ + ldr r2, [pc, #1504] @ 399a44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399348 │ │ │ │ - ldr r2, [pc, #1484] @ 3999fc │ │ │ │ + b 399394 │ │ │ │ + ldr r2, [pc, #1484] @ 399a48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1464] @ 399a00 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1464] @ 399a4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1444] @ 399a04 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1444] @ 399a50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1424] @ 399a08 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1424] @ 399a54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1404] @ 399a0c │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1404] @ 399a58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1384] @ 399a10 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1384] @ 399a5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1364] @ 399a14 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1364] @ 399a60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1344] @ 399a18 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1344] @ 399a64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1324] @ 399a1c │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1324] @ 399a68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1304] @ 399a20 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1304] @ 399a6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1284] @ 399a24 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1284] @ 399a70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1264] @ 399a28 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1264] @ 399a74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1244] @ 399a2c │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1244] @ 399a78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1224] @ 399a30 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1224] @ 399a7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1204] @ 399a34 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1204] @ 399a80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1184] @ 399a38 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1184] @ 399a84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1164] @ 399a3c │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1164] @ 399a88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1144] @ 399a40 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1144] @ 399a8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1124] @ 399a44 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1124] @ 399a90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1104] @ 399a48 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1104] @ 399a94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1084] @ 399a4c │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1084] @ 399a98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1064] @ 399a50 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1064] @ 399a9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1044] @ 399a54 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1044] @ 399aa0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1024] @ 399a58 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1024] @ 399aa4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #1004] @ 399a5c │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #1004] @ 399aa8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #984] @ 399a60 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #984] @ 399aac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #964] @ 399a64 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #964] @ 399ab0 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #940] @ 399a68 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #940] @ 399ab4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #916] @ 399a6c │ │ │ │ + ldr r2, [pc, #916] @ 399ab8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #892] @ 399a70 │ │ │ │ + ldr r2, [pc, #892] @ 399abc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #868] @ 399a74 │ │ │ │ + ldr r2, [pc, #868] @ 399ac0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3991f0 │ │ │ │ - ldr r2, [pc, #848] @ 399a78 │ │ │ │ + b 39923c │ │ │ │ + ldr r2, [pc, #848] @ 399ac4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #824] @ 399a7c │ │ │ │ + ldr r2, [pc, #824] @ 399ac8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #800] @ 399a80 │ │ │ │ + ldr r2, [pc, #800] @ 399acc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #776] @ 399a84 │ │ │ │ + ldr r2, [pc, #776] @ 399ad0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #752] @ 399a88 │ │ │ │ + ldr r2, [pc, #752] @ 399ad4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #724] @ 399a8c │ │ │ │ + ldr r2, [pc, #724] @ 399ad8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #700] @ 399a90 │ │ │ │ + ldr r2, [pc, #700] @ 399adc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39880c │ │ │ │ - ldr r2, [pc, #680] @ 399a94 │ │ │ │ + b 398858 │ │ │ │ + ldr r2, [pc, #680] @ 399ae0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39880c │ │ │ │ - ldr r2, [pc, #660] @ 399a98 │ │ │ │ + b 398858 │ │ │ │ + ldr r2, [pc, #660] @ 399ae4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39880c │ │ │ │ - ldr r2, [pc, #640] @ 399a9c │ │ │ │ + b 398858 │ │ │ │ + ldr r2, [pc, #640] @ 399ae8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39880c │ │ │ │ - ldr r2, [pc, #620] @ 399aa0 │ │ │ │ + b 398858 │ │ │ │ + ldr r2, [pc, #620] @ 399aec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39880c │ │ │ │ - ldr r2, [pc, #600] @ 399aa4 │ │ │ │ + b 398858 │ │ │ │ + ldr r2, [pc, #600] @ 399af0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39880c │ │ │ │ - addseq r8, sp, r4, asr #21 │ │ │ │ - umlaleq ip, lr, r0, r2 │ │ │ │ + b 398858 │ │ │ │ + @ instruction: 0x009d8ab8 │ │ │ │ + adceq ip, lr, ip, lsl #5 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ - addseq r6, sp, r0, lsl r4 │ │ │ │ - @ instruction: 0x009d63f0 │ │ │ │ - @ instruction: 0x009d63f4 │ │ │ │ - @ instruction: 0x009d63d4 │ │ │ │ - @ instruction: 0x009d63f0 │ │ │ │ - addseq lr, fp, r8, lsr #22 │ │ │ │ - addseq lr, fp, r4, lsl #22 │ │ │ │ - addseq r7, sp, ip, asr r1 │ │ │ │ - addseq r7, sp, r8, ror r1 │ │ │ │ - addseq r7, sp, r8, asr #2 │ │ │ │ - addseq r7, sp, r8, lsl r1 │ │ │ │ - addseq r7, sp, r4, lsr #13 │ │ │ │ - addseq r7, sp, r0, lsr #1 │ │ │ │ - addseq r7, sp, r4, ror r0 │ │ │ │ - addseq lr, fp, r0, asr #20 │ │ │ │ - addseq r7, sp, r0, lsr r0 │ │ │ │ - addseq r7, sp, r8, asr #32 │ │ │ │ - addseq r7, sp, r4, lsr #32 │ │ │ │ - addseq r7, sp, ip, lsl r0 │ │ │ │ - addseq r7, sp, ip, asr r0 │ │ │ │ - umullseq r6, sp, r8, pc @ │ │ │ │ - addseq r7, sp, ip, lsl #15 │ │ │ │ - addseq r7, sp, r4, ror #14 │ │ │ │ - addseq r7, sp, r8, lsr r7 │ │ │ │ - addseq r7, sp, ip, lsl #14 │ │ │ │ - addseq r7, sp, r0, ror #13 │ │ │ │ - @ instruction: 0x009d76b8 │ │ │ │ - @ instruction: 0x009d76f0 │ │ │ │ - addseq r7, sp, ip, lsl #12 │ │ │ │ - addseq ip, lr, r0, lsr #25 │ │ │ │ - @ instruction: 0x009d5cd4 │ │ │ │ - addseq r7, sp, r4, lsl #4 │ │ │ │ - @ instruction: 0x009d71d8 │ │ │ │ - addseq r7, sp, ip, lsr #3 │ │ │ │ - addseq r7, sp, r4, lsl #3 │ │ │ │ - addseq r7, sp, ip, asr r1 │ │ │ │ - umullseq r7, sp, ip, r1 │ │ │ │ + addseq r6, sp, r4, lsl #8 │ │ │ │ + addseq r6, sp, r4, ror #7 │ │ │ │ + addseq r6, sp, r8, ror #7 │ │ │ │ + addseq r6, sp, r8, asr #7 │ │ │ │ + addseq r6, sp, r4, ror #7 │ │ │ │ + addseq lr, fp, ip, lsl fp │ │ │ │ + @ instruction: 0x009beaf8 │ │ │ │ + addseq r7, sp, r0, asr r1 │ │ │ │ addseq r7, sp, ip, ror #2 │ │ │ │ - addseq r7, sp, r4, ror #9 │ │ │ │ - @ instruction: 0x009d74b4 │ │ │ │ - addseq r7, sp, r8, lsl #9 │ │ │ │ - addseq r7, sp, r8, asr r4 │ │ │ │ - adceq ip, r1, r0, lsl #8 │ │ │ │ - ldrdeq ip, [r1], r8 @ │ │ │ │ - @ instruction: 0x009d73b0 │ │ │ │ - @ instruction: 0x009d73d4 │ │ │ │ - addseq r7, sp, r4, ror #6 │ │ │ │ - addseq r7, sp, r8, lsr r3 │ │ │ │ - addseq r7, sp, r8, lsl #6 │ │ │ │ - @ instruction: 0x009d72dc │ │ │ │ - addseq r7, sp, r8, lsl #5 │ │ │ │ - umullseq r7, sp, r0, r2 │ │ │ │ - addseq r7, sp, r4, ror #4 │ │ │ │ - addseq r7, sp, r4, lsr #4 │ │ │ │ - @ instruction: 0x009d71fc │ │ │ │ - addseq ip, lr, r8, lsl fp │ │ │ │ - @ instruction: 0x009ecaf0 │ │ │ │ - addseq ip, lr, r4, asr #21 │ │ │ │ - umullseq ip, lr, r8, sl │ │ │ │ - addseq ip, lr, r0, ror sl │ │ │ │ - addseq ip, lr, r4, asr #20 │ │ │ │ - addseq ip, lr, ip, lsl sl │ │ │ │ - @ instruction: 0x009ec9f4 │ │ │ │ - addseq ip, lr, ip, asr #19 │ │ │ │ - addseq r8, sp, r4, ror #27 │ │ │ │ - @ instruction: 0x009d8db4 │ │ │ │ - umullseq r6, sp, ip, r2 │ │ │ │ - addseq r6, sp, r4, ror r5 │ │ │ │ - umlaleq r1, r0, ip, r0 │ │ │ │ - adceq ip, r1, r4, lsr #2 │ │ │ │ - strdeq ip, [r1], ip @ │ │ │ │ - addseq r7, sp, r4, ror #1 │ │ │ │ - ldrheq r7, [sp], r4 │ │ │ │ - addseq sl, sl, r4, lsl pc │ │ │ │ - addseq r5, sp, r0, lsl r8 │ │ │ │ - addseq r5, sp, ip, ror #15 │ │ │ │ - addseq r7, sp, ip, lsl sp │ │ │ │ - addseq r8, sp, r8, ror #2 │ │ │ │ - addseq r8, sp, r0, asr #2 │ │ │ │ - ldrsbeq r8, [sp], ip │ │ │ │ + addseq r7, sp, ip, lsr r1 │ │ │ │ + addseq r7, sp, ip, lsl #2 │ │ │ │ + umullseq r7, sp, r8, r6 │ │ │ │ + umullseq r7, sp, r4, r0 │ │ │ │ + addseq r7, sp, r8, rrx │ │ │ │ + addseq lr, fp, r4, lsr sl │ │ │ │ + addseq r7, sp, r4, lsr #32 │ │ │ │ + addseq r7, sp, ip, lsr r0 │ │ │ │ + addseq r7, sp, r8, lsl r0 │ │ │ │ + addseq r7, sp, r0, lsl r0 │ │ │ │ + addseq r7, sp, r0, asr r0 │ │ │ │ + addseq r6, sp, ip, lsl #31 │ │ │ │ + addseq r7, sp, r0, lsl #15 │ │ │ │ + addseq r7, sp, r8, asr r7 │ │ │ │ + addseq r7, sp, ip, lsr #14 │ │ │ │ + addseq r7, sp, r0, lsl #14 │ │ │ │ + @ instruction: 0x009d76d4 │ │ │ │ + addseq r7, sp, ip, lsr #13 │ │ │ │ + addseq r7, sp, r4, ror #13 │ │ │ │ + addseq r7, sp, r0, lsl #12 │ │ │ │ + umullseq ip, lr, r4, ip │ │ │ │ + addseq r5, sp, r8, asr #25 │ │ │ │ + @ instruction: 0x009d71f8 │ │ │ │ + addseq r7, sp, ip, asr #3 │ │ │ │ + addseq r7, sp, r0, lsr #3 │ │ │ │ + addseq r7, sp, r8, ror r1 │ │ │ │ + addseq r7, sp, r0, asr r1 │ │ │ │ + umullseq r7, sp, r0, r1 │ │ │ │ + addseq r7, sp, r0, ror #2 │ │ │ │ + @ instruction: 0x009d74d8 │ │ │ │ + addseq r7, sp, r8, lsr #9 │ │ │ │ + addseq r7, sp, ip, ror r4 │ │ │ │ + addseq r7, sp, ip, asr #8 │ │ │ │ + strdeq ip, [r1], r4 @ │ │ │ │ + adceq ip, r1, ip, asr #7 │ │ │ │ addseq r7, sp, r4, lsr #7 │ │ │ │ - addseq r8, sp, ip, lsr r2 │ │ │ │ - addseq r8, sp, r4, lsr r2 │ │ │ │ - addseq r8, sp, r8, lsr r2 │ │ │ │ - addseq r6, sp, ip, asr r0 │ │ │ │ - addseq r8, sp, r4, lsl r2 │ │ │ │ - addseq r8, sp, r0, lsl #4 │ │ │ │ - addseq sp, fp, r4, lsr #23 │ │ │ │ - addseq ip, lr, r4, lsl r6 │ │ │ │ - addseq sp, fp, r0, ror fp │ │ │ │ - ldrheq lr, [fp], r8 │ │ │ │ - adceq fp, lr, r0, asr r8 │ │ │ │ - ldrsbeq lr, [fp], ip │ │ │ │ - ldrsbeq lr, [fp], r4 │ │ │ │ - addseq sl, sl, r0, asr #25 │ │ │ │ - addseq lr, fp, r0, ror r0 │ │ │ │ - addseq lr, fp, ip, asr #32 │ │ │ │ - addseq lr, fp, r8, lsr #32 │ │ │ │ - addseq lr, fp, r4 │ │ │ │ - addseq sp, fp, r0, ror #31 │ │ │ │ - @ instruction: 0x009bdfbc │ │ │ │ - addseq r7, sp, ip, lsr #1 │ │ │ │ - @ instruction: 0x009d7fd8 │ │ │ │ - addseq r7, sp, ip, rrx │ │ │ │ - addseq r7, sp, r8, lsl #30 │ │ │ │ - addseq r7, sp, r8, ror pc │ │ │ │ - addseq r7, sp, r4, asr #30 │ │ │ │ - addseq r7, sp, r8, lsl pc │ │ │ │ - addseq r7, sp, ip, lsr #2 │ │ │ │ - addseq r7, sp, r4, asr #32 │ │ │ │ - addseq r7, sp, ip, asr #1 │ │ │ │ - addseq r7, sp, r8, lsr #29 │ │ │ │ - addseq r7, sp, r4, lsl #1 │ │ │ │ - addseq r7, sp, r8, ror #28 │ │ │ │ - addseq r7, sp, r0 │ │ │ │ - addseq r7, sp, r8, lsr #28 │ │ │ │ + addseq r7, sp, r8, asr #7 │ │ │ │ + addseq r7, sp, r8, asr r3 │ │ │ │ + addseq r7, sp, ip, lsr #6 │ │ │ │ + @ instruction: 0x009d72fc │ │ │ │ + @ instruction: 0x009d72d0 │ │ │ │ + addseq r7, sp, ip, ror r2 │ │ │ │ + addseq r7, sp, r4, lsl #5 │ │ │ │ + addseq r7, sp, r8, asr r2 │ │ │ │ + addseq r7, sp, r8, lsl r2 │ │ │ │ + @ instruction: 0x009d71f0 │ │ │ │ + addseq ip, lr, ip, lsl #22 │ │ │ │ + addseq ip, lr, r4, ror #21 │ │ │ │ + @ instruction: 0x009ecab8 │ │ │ │ + addseq ip, lr, ip, lsl #21 │ │ │ │ + addseq ip, lr, r4, ror #20 │ │ │ │ + addseq ip, lr, r8, lsr sl │ │ │ │ + addseq ip, lr, r0, lsl sl │ │ │ │ + addseq ip, lr, r8, ror #19 │ │ │ │ + addseq ip, lr, r0, asr #19 │ │ │ │ + @ instruction: 0x009d8dd8 │ │ │ │ + addseq r8, sp, r8, lsr #27 │ │ │ │ + umullseq r6, sp, r0, r2 │ │ │ │ + addseq r6, sp, r8, ror #10 │ │ │ │ + umlaleq r1, r0, r0, r0 │ │ │ │ + adceq ip, r1, r8, lsl r1 │ │ │ │ + strdeq ip, [r1], r0 @ │ │ │ │ + ldrsbeq r7, [sp], r8 │ │ │ │ + addseq r7, sp, r8, lsr #1 │ │ │ │ + addseq sl, sl, r8, lsl #30 │ │ │ │ + addseq r5, sp, r4, lsl #16 │ │ │ │ + addseq r5, sp, r0, ror #15 │ │ │ │ + addseq r7, sp, r0, lsl sp │ │ │ │ + addseq r8, sp, ip, asr r1 │ │ │ │ + addseq r8, sp, r4, lsr r1 │ │ │ │ + ldrsbeq r8, [sp], r0 │ │ │ │ + umullseq r7, sp, r8, r3 │ │ │ │ + addseq r8, sp, r0, lsr r2 │ │ │ │ + addseq r8, sp, r8, lsr #4 │ │ │ │ + addseq r8, sp, ip, lsr #4 │ │ │ │ + addseq r6, sp, r0, asr r0 │ │ │ │ + addseq r8, sp, r8, lsl #4 │ │ │ │ + @ instruction: 0x009d81f4 │ │ │ │ + umullseq sp, fp, r8, fp │ │ │ │ + addseq ip, lr, r8, lsl #12 │ │ │ │ + addseq sp, fp, r4, ror #22 │ │ │ │ + addseq lr, fp, ip, lsr #1 │ │ │ │ + adceq fp, lr, ip, asr #16 │ │ │ │ + ldrsbeq lr, [fp], r0 │ │ │ │ + addseq lr, fp, r8, asr #1 │ │ │ │ + @ instruction: 0x009aacb4 │ │ │ │ + addseq lr, fp, r4, rrx │ │ │ │ + addseq lr, fp, r0, asr #32 │ │ │ │ + addseq lr, fp, ip, lsl r0 │ │ │ │ + @ instruction: 0x009bdff8 │ │ │ │ + @ instruction: 0x009bdfd4 │ │ │ │ + @ instruction: 0x009bdfb0 │ │ │ │ + addseq r7, sp, r0, lsr #1 │ │ │ │ + addseq r7, sp, ip, asr #31 │ │ │ │ + addseq r7, sp, r0, rrx │ │ │ │ + @ instruction: 0x009d7efc │ │ │ │ + addseq r7, sp, ip, ror #30 │ │ │ │ + addseq r7, sp, r8, lsr pc │ │ │ │ + addseq r7, sp, ip, lsl #30 │ │ │ │ + addseq r7, sp, r0, lsr #2 │ │ │ │ + addseq r7, sp, r8, lsr r0 │ │ │ │ + addseq r7, sp, r0, asr #1 │ │ │ │ + umullseq r7, sp, ip, lr │ │ │ │ + addseq r7, sp, r8, ror r0 │ │ │ │ + addseq r7, sp, ip, asr lr │ │ │ │ + @ instruction: 0x009d6ff4 │ │ │ │ + addseq r7, sp, ip, lsl lr │ │ │ │ + addseq r6, sp, r4, lsr #31 │ │ │ │ + @ instruction: 0x009d7ddc │ │ │ │ + addseq r6, sp, r4, asr #30 │ │ │ │ + addseq r6, sp, ip, lsl pc │ │ │ │ + addseq r7, sp, ip, asr #26 │ │ │ │ + addseq r6, sp, r0, lsr #29 │ │ │ │ + @ instruction: 0x009d6ff4 │ │ │ │ + addseq r6, sp, r4, asr lr │ │ │ │ @ instruction: 0x009d6fb0 │ │ │ │ - addseq r7, sp, r8, ror #27 │ │ │ │ - addseq r6, sp, r0, asr pc │ │ │ │ - addseq r6, sp, r8, lsr #30 │ │ │ │ - addseq r7, sp, r8, asr sp │ │ │ │ - addseq r6, sp, ip, lsr #29 │ │ │ │ - addseq r7, sp, r0 │ │ │ │ - addseq r6, sp, r0, ror #28 │ │ │ │ - @ instruction: 0x009d6fbc │ │ │ │ - addseq r6, sp, r8, lsl lr │ │ │ │ - adceq r1, r0, ip, lsl #15 │ │ │ │ - addseq sl, sl, r0, lsr #19 │ │ │ │ - @ instruction: 0x009d6fdc │ │ │ │ - @ instruction: 0x009d6fb8 │ │ │ │ - umullseq r6, sp, r4, pc @ │ │ │ │ - @ instruction: 0x009d6ddc │ │ │ │ - addseq ip, lr, r8, lsr #5 │ │ │ │ - addseq ip, lr, ip, ror r2 │ │ │ │ - addseq ip, lr, r0, asr r2 │ │ │ │ - addseq ip, lr, r4, lsr #4 │ │ │ │ - addseq sl, sl, r8, lsr #17 │ │ │ │ - addseq r6, sp, r8, ror #29 │ │ │ │ - @ instruction: 0x009d7ab8 │ │ │ │ - addseq r7, sp, r0, lsl #22 │ │ │ │ - @ instruction: 0x009d7ab8 │ │ │ │ - @ instruction: 0x009d7ab4 │ │ │ │ - @ instruction: 0x009d7ab0 │ │ │ │ - addseq r7, sp, r0, lsr sl │ │ │ │ - addseq r7, sp, r4, ror r5 │ │ │ │ - adceq r1, r0, r4, lsl #2 │ │ │ │ - addseq r5, sp, r8, ror lr │ │ │ │ - addseq r6, sp, r4, lsl ip │ │ │ │ + addseq r6, sp, ip, lsl #28 │ │ │ │ + adceq r1, r0, r0, lsl #15 │ │ │ │ + umullseq sl, sl, r4, r9 @ │ │ │ │ + @ instruction: 0x009d6fd0 │ │ │ │ + addseq r6, sp, ip, lsr #31 │ │ │ │ + addseq r6, sp, r8, lsl #31 │ │ │ │ + @ instruction: 0x009d6dd0 │ │ │ │ + umullseq ip, lr, ip, r2 │ │ │ │ + addseq ip, lr, r0, ror r2 │ │ │ │ + addseq ip, lr, r4, asr #4 │ │ │ │ + addseq ip, lr, r8, lsl r2 │ │ │ │ + umullseq sl, sl, ip, r8 @ │ │ │ │ + @ instruction: 0x009d6edc │ │ │ │ + addseq r7, sp, ip, lsr #21 │ │ │ │ + @ instruction: 0x009d7af4 │ │ │ │ + addseq r7, sp, ip, lsr #21 │ │ │ │ + addseq r7, sp, r8, lsr #21 │ │ │ │ + addseq r7, sp, r4, lsr #21 │ │ │ │ + addseq r7, sp, r4, lsr #20 │ │ │ │ + addseq r7, sp, r8, ror #10 │ │ │ │ + strdeq r1, [r0], r8 @ │ │ │ │ + addseq r5, sp, ip, ror #28 │ │ │ │ addseq r6, sp, r8, lsl #24 │ │ │ │ - addseq r6, sp, r0, lsl #24 │ │ │ │ - @ instruction: 0x009d6bbc │ │ │ │ - @ instruction: 0x009d6bdc │ │ │ │ - @ instruction: 0x009d6bb8 │ │ │ │ - addseq r5, sp, r8, ror sp │ │ │ │ - addseq r5, sp, ip, asr #26 │ │ │ │ - addseq r5, sp, r0, lsr #26 │ │ │ │ - @ instruction: 0x009d5cf8 │ │ │ │ - @ instruction: 0x009d5cd4 │ │ │ │ - @ instruction: 0x009d5cb0 │ │ │ │ - umullseq r5, sp, r0, ip │ │ │ │ - addseq r5, sp, r8, ror #24 │ │ │ │ - addseq r5, sp, r0, asr #24 │ │ │ │ - addseq sp, fp, r0, lsl r6 │ │ │ │ - addseq r5, sp, r4, lsl #24 │ │ │ │ - addseq r5, sp, r0, ror #23 │ │ │ │ - @ instruction: 0x009bd5b4 │ │ │ │ - umullseq sp, fp, r4, r5 │ │ │ │ + @ instruction: 0x009d6bfc │ │ │ │ + @ instruction: 0x009d6bf4 │ │ │ │ + @ instruction: 0x009d6bb0 │ │ │ │ + @ instruction: 0x009d6bd0 │ │ │ │ + addseq r6, sp, ip, lsr #23 │ │ │ │ + addseq r5, sp, ip, ror #26 │ │ │ │ + addseq r5, sp, r0, asr #26 │ │ │ │ + addseq r5, sp, r4, lsl sp │ │ │ │ + addseq r5, sp, ip, ror #25 │ │ │ │ + addseq r5, sp, r8, asr #25 │ │ │ │ + addseq r5, sp, r4, lsr #25 │ │ │ │ + addseq r5, sp, r4, lsl #25 │ │ │ │ + addseq r5, sp, ip, asr ip │ │ │ │ + addseq r5, sp, r4, lsr ip │ │ │ │ + addseq sp, fp, r4, lsl #12 │ │ │ │ + @ instruction: 0x009d5bf8 │ │ │ │ + @ instruction: 0x009d5bd4 │ │ │ │ + addseq sp, fp, r8, lsr #11 │ │ │ │ + addseq sp, fp, r8, lsl #11 │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ - strdeq sl, [lr], r8 @ │ │ │ │ - @ instruction: 0x009bcdd8 │ │ │ │ - addseq r5, sp, r4, ror #5 │ │ │ │ - umullseq ip, fp, ip, sp │ │ │ │ - addseq r5, sp, r8, lsr #5 │ │ │ │ - addseq ip, fp, r0, ror #26 │ │ │ │ - addseq r5, sp, ip, ror #4 │ │ │ │ - addseq ip, fp, r4, lsr #26 │ │ │ │ - addseq r5, sp, r0, lsr r2 │ │ │ │ - addseq r5, sp, r0, lsr #14 │ │ │ │ - addseq ip, fp, ip, lsr #27 │ │ │ │ - addseq r4, sp, r4, lsl #19 │ │ │ │ - addseq sp, fp, r4, ror r1 │ │ │ │ - @ instruction: 0x009d51b8 │ │ │ │ - @ instruction: 0x009bcfd4 │ │ │ │ - addseq r5, sp, r8, ror #11 │ │ │ │ - addseq r4, sp, ip, lsl sl │ │ │ │ - addseq ip, fp, r0, lsl #31 │ │ │ │ - addseq ip, fp, ip, asr pc │ │ │ │ - adceq sl, lr, r6, lsl #21 │ │ │ │ - @ instruction: 0x009bcbbc │ │ │ │ - adceq sl, lr, r4, asr sl │ │ │ │ - addseq r9, sl, r8, asr #28 │ │ │ │ - addseq sp, fp, r4, lsr #32 │ │ │ │ - addseq r5, sp, r0, ror r0 │ │ │ │ - addseq r4, sp, r4, lsl r9 │ │ │ │ - addseq ip, fp, r8, lsr #29 │ │ │ │ - addseq ip, fp, r4, lsr #29 │ │ │ │ - addseq r9, sl, r0, lsl #27 │ │ │ │ - addseq ip, fp, ip, lsr lr │ │ │ │ - addseq ip, fp, r8, lsl lr │ │ │ │ - @ instruction: 0x009bcdf4 │ │ │ │ - @ instruction: 0x009bcdd0 │ │ │ │ - addseq ip, fp, ip, lsr #27 │ │ │ │ - addseq r5, sp, r4, asr #8 │ │ │ │ - addseq r5, sp, r8, lsl r4 │ │ │ │ - addseq r5, sp, ip, ror #7 │ │ │ │ - addseq r5, sp, r4, asr #7 │ │ │ │ - umullseq r5, sp, r8, r3 │ │ │ │ - addseq r5, sp, r4, ror r3 │ │ │ │ - addseq r5, sp, r0, asr r3 │ │ │ │ - addseq r5, sp, ip, lsr #6 │ │ │ │ + strdeq sl, [lr], r4 @ │ │ │ │ + addseq ip, fp, ip, asr #27 │ │ │ │ + @ instruction: 0x009d52d8 │ │ │ │ + umullseq ip, fp, r0, sp │ │ │ │ + umullseq r5, sp, ip, r2 │ │ │ │ + addseq ip, fp, r4, asr sp │ │ │ │ + addseq r5, sp, r0, ror #4 │ │ │ │ + addseq ip, fp, r8, lsl sp │ │ │ │ + addseq r5, sp, r4, lsr #4 │ │ │ │ + addseq r5, sp, r4, lsl r7 │ │ │ │ + addseq ip, fp, r0, lsr #27 │ │ │ │ + addseq r4, sp, r8, ror r9 │ │ │ │ + addseq sp, fp, r8, ror #2 │ │ │ │ + addseq r5, sp, ip, lsr #3 │ │ │ │ + addseq ip, fp, r8, asr #31 │ │ │ │ + @ instruction: 0x009d55dc │ │ │ │ + addseq r4, sp, r0, lsl sl │ │ │ │ + addseq ip, fp, r4, ror pc │ │ │ │ + addseq ip, fp, r0, asr pc │ │ │ │ + adceq sl, lr, r2, lsl #21 │ │ │ │ + @ instruction: 0x009bcbb0 │ │ │ │ + adceq sl, lr, r0, asr sl │ │ │ │ + addseq r9, sl, ip, lsr lr │ │ │ │ + addseq sp, fp, r8, lsl r0 │ │ │ │ + addseq r5, sp, r4, rrx │ │ │ │ + addseq r4, sp, r8, lsl #18 │ │ │ │ + umullseq ip, fp, ip, lr │ │ │ │ + umullseq ip, fp, r8, lr │ │ │ │ + addseq r9, sl, r4, ror sp │ │ │ │ + addseq ip, fp, r0, lsr lr │ │ │ │ + addseq ip, fp, ip, lsl #28 │ │ │ │ + addseq ip, fp, r8, ror #27 │ │ │ │ + addseq ip, fp, r4, asr #27 │ │ │ │ + addseq ip, fp, r0, lsr #27 │ │ │ │ + addseq r5, sp, r8, lsr r4 │ │ │ │ + addseq r5, sp, ip, lsl #8 │ │ │ │ + addseq r5, sp, r0, ror #7 │ │ │ │ + @ instruction: 0x009d53b8 │ │ │ │ + addseq r5, sp, ip, lsl #7 │ │ │ │ + addseq r5, sp, r8, ror #6 │ │ │ │ + addseq r5, sp, r4, asr #6 │ │ │ │ + addseq r5, sp, r0, lsr #6 │ │ │ │ + @ instruction: 0x009d52fc │ │ │ │ addseq r5, sp, r8, lsl #6 │ │ │ │ - addseq r5, sp, r4, lsl r3 │ │ │ │ - adceq sl, lr, lr, asr #15 │ │ │ │ + adceq sl, lr, sl, asr #15 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - @ instruction: 0x009d67b4 │ │ │ │ - @ instruction: 0x009d57d0 │ │ │ │ - addseq ip, fp, ip, ror #18 │ │ │ │ - addseq r5, sp, ip, lsr #15 │ │ │ │ - addseq ip, fp, r8, lsr r9 │ │ │ │ - @ instruction: 0x009d6bfc │ │ │ │ - addseq ip, fp, r4, lsl #18 │ │ │ │ - @ instruction: 0x009d6bd8 │ │ │ │ - @ instruction: 0x009bc8d0 │ │ │ │ - @ instruction: 0x009d6bb4 │ │ │ │ - umullseq ip, fp, ip, r8 │ │ │ │ - umullseq r6, sp, r0, fp │ │ │ │ - addseq ip, fp, r8, ror #16 │ │ │ │ - addseq r6, sp, r8, ror #22 │ │ │ │ - addseq r4, sp, r4, lsl #25 │ │ │ │ - addseq r5, sp, r4, lsr #13 │ │ │ │ + addseq r6, sp, r8, lsr #15 │ │ │ │ + addseq r5, sp, r4, asr #15 │ │ │ │ + addseq ip, fp, r0, ror #18 │ │ │ │ + addseq r5, sp, r0, lsr #15 │ │ │ │ + addseq ip, fp, ip, lsr #18 │ │ │ │ + @ instruction: 0x009d6bf0 │ │ │ │ + @ instruction: 0x009bc8f8 │ │ │ │ + addseq r6, sp, ip, asr #23 │ │ │ │ + addseq ip, fp, r4, asr #17 │ │ │ │ + addseq r6, sp, r8, lsr #23 │ │ │ │ + umullseq ip, fp, r0, r8 │ │ │ │ + addseq r6, sp, r4, lsl #23 │ │ │ │ + addseq ip, fp, ip, asr r8 │ │ │ │ + addseq r6, sp, ip, asr fp │ │ │ │ + addseq r4, sp, r8, ror ip │ │ │ │ + umullseq r5, sp, r8, r6 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - addseq ip, fp, r4, lsl #14 │ │ │ │ - adceq sl, lr, r4, ror r7 │ │ │ │ - addseq r6, sp, ip, lsl r5 │ │ │ │ - addseq r5, sp, r0, ror #11 │ │ │ │ - addseq ip, fp, ip, ror r7 │ │ │ │ - addseq r5, sp, r0, asr #11 │ │ │ │ - addseq ip, fp, ip, ror r6 │ │ │ │ - @ instruction: 0x009c38fc │ │ │ │ - umullseq ip, fp, ip, r6 │ │ │ │ - addseq ip, fp, ip, lsr #22 │ │ │ │ - @ instruction: 0x009bc5f0 │ │ │ │ - addseq r6, sp, r8, asr #13 │ │ │ │ - addseq sp, fp, r4, lsl r0 │ │ │ │ - addseq r6, sp, ip, asr #12 │ │ │ │ - addseq ip, fp, r4, ror #10 │ │ │ │ - ldrdeq sl, [lr], r4 @ │ │ │ │ - addseq r6, sp, ip, lsr r4 │ │ │ │ - addseq r6, sp, ip, lsr #8 │ │ │ │ - @ instruction: 0x009d65f8 │ │ │ │ - addseq ip, fp, r8, lsl #11 │ │ │ │ - addseq r6, sp, r8, ror #11 │ │ │ │ - addseq r6, sp, r4, lsl #8 │ │ │ │ - addseq ip, fp, r8, asr #10 │ │ │ │ - addseq r6, sp, ip, ror #7 │ │ │ │ - umullseq r6, sp, ip, r4 │ │ │ │ - @ instruction: 0x009d63d4 │ │ │ │ - addseq r6, sp, r8, ror #8 │ │ │ │ - @ instruction: 0x009d63b4 │ │ │ │ - @ instruction: 0x009d63b0 │ │ │ │ - @ instruction: 0x009d63b4 │ │ │ │ - addseq r6, sp, ip, ror r3 │ │ │ │ - addseq r6, sp, r0, lsr #7 │ │ │ │ - adceq sl, lr, r6, asr #8 │ │ │ │ - addseq ip, fp, r8, asr #6 │ │ │ │ + @ instruction: 0x009bc6f8 │ │ │ │ + adceq sl, lr, r0, ror r7 │ │ │ │ + addseq r6, sp, r0, lsl r5 │ │ │ │ + @ instruction: 0x009d55d4 │ │ │ │ + addseq ip, fp, r0, ror r7 │ │ │ │ + @ instruction: 0x009d55b4 │ │ │ │ + addseq ip, fp, r0, ror r6 │ │ │ │ + @ instruction: 0x009c38f0 │ │ │ │ + umullseq ip, fp, r0, r6 │ │ │ │ + addseq ip, fp, r0, lsr #22 │ │ │ │ + addseq ip, fp, r4, ror #11 │ │ │ │ + @ instruction: 0x009d66bc │ │ │ │ + addseq sp, fp, r8 │ │ │ │ + addseq r6, sp, r0, asr #12 │ │ │ │ + addseq ip, fp, r8, asr r5 │ │ │ │ + ldrdeq sl, [lr], r0 @ │ │ │ │ + addseq r6, sp, r0, lsr r4 │ │ │ │ + addseq r6, sp, r0, lsr #8 │ │ │ │ + addseq r6, sp, ip, ror #11 │ │ │ │ + addseq ip, fp, ip, ror r5 │ │ │ │ + @ instruction: 0x009d65dc │ │ │ │ + @ instruction: 0x009d63f8 │ │ │ │ + addseq ip, fp, ip, lsr r5 │ │ │ │ + addseq r6, sp, r0, ror #7 │ │ │ │ + umullseq r6, sp, r0, r4 │ │ │ │ + addseq r6, sp, r8, asr #7 │ │ │ │ + addseq r6, sp, ip, asr r4 │ │ │ │ + addseq r6, sp, r8, lsr #7 │ │ │ │ + addseq r6, sp, r4, lsr #7 │ │ │ │ + addseq r6, sp, r8, lsr #7 │ │ │ │ + addseq r6, sp, r0, ror r3 │ │ │ │ + umullseq r6, sp, r4, r3 │ │ │ │ + adceq sl, lr, r2, asr #8 │ │ │ │ + addseq ip, fp, ip, lsr r3 │ │ │ │ andeq r0, r0, r1, lsl #18 │ │ │ │ - addseq r5, sp, r8, lsl #7 │ │ │ │ - addseq ip, fp, r0, lsl #6 │ │ │ │ + addseq r5, sp, ip, ror r3 │ │ │ │ + @ instruction: 0x009bc2f4 │ │ │ │ andeq r0, r0, r5, lsl #8 │ │ │ │ - @ instruction: 0x009d61dc │ │ │ │ - @ instruction: 0x009bc7b8 │ │ │ │ - addseq ip, fp, r8, ror #6 │ │ │ │ - addseq r6, sp, r0, lsl #3 │ │ │ │ - addseq r4, sp, r0, lsl #15 │ │ │ │ - addseq r5, sp, r8, asr #17 │ │ │ │ - addseq r6, sp, r0, lsl #5 │ │ │ │ - addseq r5, sp, r4, lsr #17 │ │ │ │ - addseq r6, sp, ip, asr #4 │ │ │ │ - addseq r5, sp, r0, lsl #17 │ │ │ │ - addseq r6, sp, r8, lsl r2 │ │ │ │ - addseq r5, sp, ip, asr r8 │ │ │ │ - addseq r6, sp, r4, ror #3 │ │ │ │ - addseq r5, sp, r8, lsr r8 │ │ │ │ - @ instruction: 0x009d61b0 │ │ │ │ - addseq r5, sp, r4, lsl r8 │ │ │ │ - addseq r6, sp, ip, ror r1 │ │ │ │ - @ instruction: 0x009d57f0 │ │ │ │ - addseq r6, sp, r8, asr #2 │ │ │ │ - addseq r5, sp, ip, asr #15 │ │ │ │ - addseq r6, sp, r4, lsl r1 │ │ │ │ - ldr r2, [pc, #-592] @ 399aa8 │ │ │ │ + @ instruction: 0x009d61d0 │ │ │ │ + addseq ip, fp, ip, lsr #15 │ │ │ │ + addseq ip, fp, ip, asr r3 │ │ │ │ + addseq r6, sp, r4, ror r1 │ │ │ │ + addseq r4, sp, r4, ror r7 │ │ │ │ + @ instruction: 0x009d58bc │ │ │ │ + addseq r6, sp, r4, ror r2 │ │ │ │ + umullseq r5, sp, r8, r8 │ │ │ │ + addseq r6, sp, r0, asr #4 │ │ │ │ + addseq r5, sp, r4, ror r8 │ │ │ │ + addseq r6, sp, ip, lsl #4 │ │ │ │ + addseq r5, sp, r0, asr r8 │ │ │ │ + @ instruction: 0x009d61d8 │ │ │ │ + addseq r5, sp, ip, lsr #16 │ │ │ │ + addseq r6, sp, r4, lsr #3 │ │ │ │ + addseq r5, sp, r8, lsl #16 │ │ │ │ + addseq r6, sp, r0, ror r1 │ │ │ │ + addseq r5, sp, r4, ror #15 │ │ │ │ + addseq r6, sp, ip, lsr r1 │ │ │ │ + addseq r5, sp, r0, asr #15 │ │ │ │ + addseq r6, sp, r8, lsl #2 │ │ │ │ + ldr r2, [pc, #-592] @ 399af4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39880c │ │ │ │ - ldr r2, [pc, #-612] @ 399aac │ │ │ │ + b 398858 │ │ │ │ + ldr r2, [pc, #-612] @ 399af8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39880c │ │ │ │ - ldr r2, [pc, #-632] @ 399ab0 │ │ │ │ + b 398858 │ │ │ │ + ldr r2, [pc, #-632] @ 399afc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-648] @ 399ab4 │ │ │ │ + ldr r2, [pc, #-648] @ 399b00 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 3a1ae0 │ │ │ │ - ldr r2, [pc, #-676] @ 399ab8 │ │ │ │ + bne 3a1b2c │ │ │ │ + ldr r2, [pc, #-676] @ 399b04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-692] @ 399abc │ │ │ │ + ldr r2, [pc, #-692] @ 399b08 │ │ │ │ lsr r8, r5, #26 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3a31b4 │ │ │ │ + beq 3a3200 │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3a319c │ │ │ │ + beq 3a31e8 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3a3180 │ │ │ │ - ldr r2, [pc, #-744] @ 399ac0 │ │ │ │ + bne 3a31cc │ │ │ │ + ldr r2, [pc, #-744] @ 399b0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-760] @ 399ac4 │ │ │ │ + ldr r2, [pc, #-760] @ 399b10 │ │ │ │ lsr r5, r5, #29 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a31e8 │ │ │ │ + beq 3a3234 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3a31cc │ │ │ │ + beq 3a3218 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a2f5c │ │ │ │ - ldr r2, [pc, #-812] @ 399ac8 │ │ │ │ + beq 3a2fa8 │ │ │ │ + ldr r2, [pc, #-812] @ 399b14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-836] @ 399acc │ │ │ │ + ldr r2, [pc, #-836] @ 399b18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399d34 │ │ │ │ - ldr r2, [pc, #-856] @ 399ad0 │ │ │ │ + b 399d80 │ │ │ │ + ldr r2, [pc, #-856] @ 399b1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399d34 │ │ │ │ - ldr r2, [pc, #-876] @ 399ad4 │ │ │ │ + b 399d80 │ │ │ │ + ldr r2, [pc, #-876] @ 399b20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399d34 │ │ │ │ - ldr r2, [pc, #-896] @ 399ad8 │ │ │ │ + b 399d80 │ │ │ │ + ldr r2, [pc, #-896] @ 399b24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399d34 │ │ │ │ - ldr r2, [pc, #-916] @ 399adc │ │ │ │ + b 399d80 │ │ │ │ + ldr r2, [pc, #-916] @ 399b28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399d34 │ │ │ │ - ldr r2, [pc, #-936] @ 399ae0 │ │ │ │ + b 399d80 │ │ │ │ + ldr r2, [pc, #-936] @ 399b2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399d34 │ │ │ │ - ldr r2, [pc, #-956] @ 399ae4 │ │ │ │ + b 399d80 │ │ │ │ + ldr r2, [pc, #-956] @ 399b30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399d34 │ │ │ │ - ldr r2, [pc, #-976] @ 399ae8 │ │ │ │ + b 399d80 │ │ │ │ + ldr r2, [pc, #-976] @ 399b34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399d34 │ │ │ │ - ldr r2, [pc, #-996] @ 399aec │ │ │ │ + b 399d80 │ │ │ │ + ldr r2, [pc, #-996] @ 399b38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399d34 │ │ │ │ - ldr r2, [pc, #-1016] @ 399af0 │ │ │ │ + b 399d80 │ │ │ │ + ldr r2, [pc, #-1016] @ 399b3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399d34 │ │ │ │ - ldr r2, [pc, #-1036] @ 399af4 │ │ │ │ + b 399d80 │ │ │ │ + ldr r2, [pc, #-1036] @ 399b40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399d34 │ │ │ │ - ldr r2, [pc, #-1056] @ 399af8 │ │ │ │ + b 399d80 │ │ │ │ + ldr r2, [pc, #-1056] @ 399b44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399d34 │ │ │ │ - ldr r2, [pc, #-1076] @ 399afc │ │ │ │ + b 399d80 │ │ │ │ + ldr r2, [pc, #-1076] @ 399b48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399d34 │ │ │ │ - ldr r2, [pc, #-1096] @ 399b00 │ │ │ │ + b 399d80 │ │ │ │ + ldr r2, [pc, #-1096] @ 399b4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399d34 │ │ │ │ - ldr r3, [pc, #-1116] @ 399b04 │ │ │ │ + b 399d80 │ │ │ │ + ldr r3, [pc, #-1116] @ 399b50 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39da30 │ │ │ │ + bhi 39da7c │ │ │ │ sub r3, r3, #89 @ 0x59 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 39c3d8 │ │ │ │ - ldr r3, [pc, #-1136] @ 399b08 │ │ │ │ + bls 39c424 │ │ │ │ + ldr r3, [pc, #-1136] @ 399b54 │ │ │ │ sub r1, r1, #4032 @ 0xfc0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #12 │ │ │ │ cmp r1, #88 @ 0x58 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1172] @ 399b0c │ │ │ │ + ldr r2, [pc, #-1172] @ 399b58 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1192] @ 399b10 │ │ │ │ + ldr r2, [pc, #-1192] @ 399b5c │ │ │ │ lsl r3, r5, #22 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #22 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1224] @ 399b14 │ │ │ │ + ldr r2, [pc, #-1224] @ 399b60 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1244] @ 399b18 │ │ │ │ + ldr r2, [pc, #-1244] @ 399b64 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1276] @ 399b1c │ │ │ │ + ldr r2, [pc, #-1276] @ 399b68 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1296] @ 399b20 │ │ │ │ + ldr r2, [pc, #-1296] @ 399b6c │ │ │ │ lsl r3, r5, #21 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #21 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1328] @ 399b24 │ │ │ │ + ldr r2, [pc, #-1328] @ 399b70 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1348] @ 399b28 │ │ │ │ + ldr r2, [pc, #-1348] @ 399b74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1376] @ 399b2c │ │ │ │ + ldr r2, [pc, #-1376] @ 399b78 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1b74 │ │ │ │ - ldr r2, [pc, #-1404] @ 399b30 │ │ │ │ + bne 3a1bc0 │ │ │ │ + ldr r2, [pc, #-1404] @ 399b7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1420] @ 399b34 │ │ │ │ + ldr r2, [pc, #-1420] @ 399b80 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3968ac │ │ │ │ - ldr r2, [pc, #-1432] @ 399b38 │ │ │ │ - ldr r8, [pc, #-1432] @ 399b3c │ │ │ │ + b 3968f8 │ │ │ │ + ldr r2, [pc, #-1432] @ 399b84 │ │ │ │ + ldr r8, [pc, #-1432] @ 399b88 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1480] @ 399b40 │ │ │ │ + ldr r2, [pc, #-1480] @ 399b8c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1528] @ 399b44 │ │ │ │ + ldr r2, [pc, #-1528] @ 399b90 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39471c │ │ │ │ - ldr r2, [pc, #-1536] @ 399b48 │ │ │ │ + b 394768 │ │ │ │ + ldr r2, [pc, #-1536] @ 399b94 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3a14dc │ │ │ │ - ldr r2, [pc, #-1568] @ 399b4c │ │ │ │ + bne 3a1528 │ │ │ │ + ldr r2, [pc, #-1568] @ 399b98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1584] @ 399b50 │ │ │ │ + ldr r2, [pc, #-1584] @ 399b9c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1604] @ 399b54 │ │ │ │ + ldr r3, [pc, #-1604] @ 399ba0 │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3a3fe4 │ │ │ │ + bhi 3a4030 │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1636] @ 399b58 │ │ │ │ + ldr r2, [pc, #-1636] @ 399ba4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1656] @ 399b5c │ │ │ │ + ldr r3, [pc, #-1656] @ 399ba8 │ │ │ │ and r5, r5, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #10 │ │ │ │ cmp r2, #21 │ │ │ │ - bhi 39a1f0 │ │ │ │ + bhi 39a23c │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1688] @ 399b60 │ │ │ │ + ldr r2, [pc, #-1688] @ 399bac │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1716] @ 399b64 │ │ │ │ - ldr r8, [pc, #-1716] @ 399b68 │ │ │ │ + ldr r2, [pc, #-1716] @ 399bb0 │ │ │ │ + ldr r8, [pc, #-1716] @ 399bb4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1764] @ 399b6c │ │ │ │ + ldr r2, [pc, #-1764] @ 399bb8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1812] @ 399b70 │ │ │ │ + ldr r2, [pc, #-1812] @ 399bbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1828] @ 399b74 │ │ │ │ + ldr r2, [pc, #-1828] @ 399bc0 │ │ │ │ lsr r5, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 39fb58 │ │ │ │ - ldr r2, [pc, #-1864] @ 399b78 │ │ │ │ + beq 39fba4 │ │ │ │ + ldr r2, [pc, #-1864] @ 399bc4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1892] @ 399b7c │ │ │ │ + ldr r2, [pc, #-1892] @ 399bc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a290 │ │ │ │ - ldr r2, [pc, #-1912] @ 399b80 │ │ │ │ + b 39a2dc │ │ │ │ + ldr r2, [pc, #-1912] @ 399bcc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a290 │ │ │ │ - ldr r2, [pc, #-1932] @ 399b84 │ │ │ │ + b 39a2dc │ │ │ │ + ldr r2, [pc, #-1932] @ 399bd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a290 │ │ │ │ - ldr r2, [pc, #-1952] @ 399b88 │ │ │ │ + b 39a2dc │ │ │ │ + ldr r2, [pc, #-1952] @ 399bd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a290 │ │ │ │ - ldr r2, [pc, #-1972] @ 399b8c │ │ │ │ + b 39a2dc │ │ │ │ + ldr r2, [pc, #-1972] @ 399bd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a290 │ │ │ │ - ldr r2, [pc, #-1992] @ 399b90 │ │ │ │ + b 39a2dc │ │ │ │ + ldr r2, [pc, #-1992] @ 399bdc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2016] @ 399b94 │ │ │ │ + ldr r2, [pc, #-2016] @ 399be0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2040] @ 399b98 │ │ │ │ + ldr r2, [pc, #-2040] @ 399be4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2064] @ 399b9c │ │ │ │ + ldr r2, [pc, #-2064] @ 399be8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2088] @ 399ba0 │ │ │ │ + ldr r2, [pc, #-2088] @ 399bec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2112] @ 399ba4 │ │ │ │ + ldr r2, [pc, #-2112] @ 399bf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2136] @ 399ba8 │ │ │ │ + ldr r2, [pc, #-2136] @ 399bf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2160] @ 399bac │ │ │ │ + ldr r2, [pc, #-2160] @ 399bf8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2184] @ 399bb0 │ │ │ │ + ldr r2, [pc, #-2184] @ 399bfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2208] @ 399bb4 │ │ │ │ + ldr r2, [pc, #-2208] @ 399c00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2232] @ 399bb8 │ │ │ │ + ldr r3, [pc, #-2232] @ 399c04 │ │ │ │ sub r1, r1, #6336 @ 0x18c0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #52 @ 0x34 │ │ │ │ cmp r1, #224 @ 0xe0 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r1, #6272 @ 0x1880 │ │ │ │ sub r3, r3, #20 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-2292] @ 399bbc │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-2292] @ 399c08 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - ldr r2, [pc, #-2304] @ 399bc0 │ │ │ │ + beq 39490c │ │ │ │ + ldr r2, [pc, #-2304] @ 399c0c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39471c │ │ │ │ - ldr r2, [pc, #-2312] @ 399bc4 │ │ │ │ + b 394768 │ │ │ │ + ldr r2, [pc, #-2312] @ 399c10 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1f70 │ │ │ │ - ldr r2, [pc, #-2340] @ 399bc8 │ │ │ │ + bne 3a1fbc │ │ │ │ + ldr r2, [pc, #-2340] @ 399c14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2356] @ 399bcc │ │ │ │ + ldr r2, [pc, #-2356] @ 399c18 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a1f58 │ │ │ │ - ldr r2, [pc, #-2384] @ 399bd0 │ │ │ │ + bne 3a1fa4 │ │ │ │ + ldr r2, [pc, #-2384] @ 399c1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2400] @ 399bd4 │ │ │ │ + ldr r2, [pc, #-2400] @ 399c20 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3a1f40 │ │ │ │ - ldr r2, [pc, #-2428] @ 399bd8 │ │ │ │ + bne 3a1f8c │ │ │ │ + ldr r2, [pc, #-2428] @ 399c24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2444] @ 399bdc │ │ │ │ + ldr r2, [pc, #-2444] @ 399c28 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3a1f28 │ │ │ │ - ldr r2, [pc, #-2472] @ 399be0 │ │ │ │ + bne 3a1f74 │ │ │ │ + ldr r2, [pc, #-2472] @ 399c2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2488] @ 399be4 │ │ │ │ + ldr r2, [pc, #-2488] @ 399c30 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a1fa0 │ │ │ │ - ldr r2, [pc, #-2516] @ 399be8 │ │ │ │ + bne 3a1fec │ │ │ │ + ldr r2, [pc, #-2516] @ 399c34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2532] @ 399bec │ │ │ │ + ldr r2, [pc, #-2532] @ 399c38 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3a1f88 │ │ │ │ - ldr r2, [pc, #-2560] @ 399bf0 │ │ │ │ + bne 3a1fd4 │ │ │ │ + ldr r2, [pc, #-2560] @ 399c3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2576] @ 399bf4 │ │ │ │ - ldr r8, [pc, #-2576] @ 399bf8 │ │ │ │ + ldr r2, [pc, #-2576] @ 399c40 │ │ │ │ + ldr r8, [pc, #-2576] @ 399c44 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsr r3, r5, #6 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2624] @ 399bfc │ │ │ │ + ldr r2, [pc, #-2624] @ 399c48 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2644] @ 399c00 │ │ │ │ + ldr r3, [pc, #-2644] @ 399c4c │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #10 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2672] @ 399c04 │ │ │ │ + ldr r2, [pc, #-2672] @ 399c50 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2692] @ 399c08 │ │ │ │ + ldr r3, [pc, #-2692] @ 399c54 │ │ │ │ sub r2, r5, #5376 @ 0x1500 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #15 │ │ │ │ - bhi 396980 │ │ │ │ + bhi 3969cc │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2724] @ 399c0c │ │ │ │ + ldr r2, [pc, #-2724] @ 399c58 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39471c │ │ │ │ - ldr r2, [pc, #-2732] @ 399c10 │ │ │ │ + b 394768 │ │ │ │ + ldr r2, [pc, #-2732] @ 399c5c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2ad4 │ │ │ │ - ldr r2, [pc, #-2760] @ 399c14 │ │ │ │ + bne 3a2b20 │ │ │ │ + ldr r2, [pc, #-2760] @ 399c60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2776] @ 399c18 │ │ │ │ + ldr r2, [pc, #-2776] @ 399c64 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39491c │ │ │ │ - ldr r2, [pc, #-2784] @ 399c1c │ │ │ │ + b 394968 │ │ │ │ + ldr r2, [pc, #-2784] @ 399c68 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3a0d60 │ │ │ │ - ldr r2, [pc, #-2812] @ 399c20 │ │ │ │ + bne 3a0dac │ │ │ │ + ldr r2, [pc, #-2812] @ 399c6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2836] @ 399c24 │ │ │ │ + ldr r2, [pc, #-2836] @ 399c70 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a2fe0 │ │ │ │ + beq 3a302c │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a2fc4 │ │ │ │ + beq 3a3010 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 39ddd0 │ │ │ │ - ldr r2, [pc, #-2884] @ 399c28 │ │ │ │ + bne 39de1c │ │ │ │ + ldr r2, [pc, #-2884] @ 399c74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2908] @ 399c2c │ │ │ │ + ldr r2, [pc, #-2908] @ 399c78 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a30bc │ │ │ │ + beq 3a3108 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a30a0 │ │ │ │ + beq 3a30ec │ │ │ │ cmp r5, #0 │ │ │ │ - bne 39ddd0 │ │ │ │ - ldr r2, [pc, #-2956] @ 399c30 │ │ │ │ + bne 39de1c │ │ │ │ + ldr r2, [pc, #-2956] @ 399c7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2980] @ 399c34 │ │ │ │ + ldr r2, [pc, #-2980] @ 399c80 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1fb8 │ │ │ │ - ldr r2, [pc, #-3008] @ 399c38 │ │ │ │ + bne 3a2004 │ │ │ │ + ldr r2, [pc, #-3008] @ 399c84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3032] @ 399c3c │ │ │ │ + ldr r2, [pc, #-3032] @ 399c88 │ │ │ │ lsl r5, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ lsr r5, r5, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #14 │ │ │ │ - bls 3a19fc │ │ │ │ + bls 3a1a48 │ │ │ │ sub r3, r5, #4096 @ 0x1000 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #26 │ │ │ │ - bhi 39adcc │ │ │ │ - ldr r2, [pc, #-3084] @ 399c40 │ │ │ │ + bhi 39ae18 │ │ │ │ + ldr r2, [pc, #-3084] @ 399c8c │ │ │ │ sub r3, r5, #4096 @ 0x1000 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #26 │ │ │ │ - bhi 39adcc │ │ │ │ + bhi 39ae18 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3120] @ 399c44 │ │ │ │ + ldr r2, [pc, #-3120] @ 399c90 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1fd4 │ │ │ │ - ldr r2, [pc, #-3148] @ 399c48 │ │ │ │ + bne 3a2020 │ │ │ │ + ldr r2, [pc, #-3148] @ 399c94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3172] @ 399c4c │ │ │ │ + ldr r2, [pc, #-3172] @ 399c98 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1dcc │ │ │ │ - ldr r2, [pc, #-3200] @ 399c50 │ │ │ │ + bne 3a1e18 │ │ │ │ + ldr r2, [pc, #-3200] @ 399c9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3216] @ 399c54 │ │ │ │ + ldr r2, [pc, #-3216] @ 399ca0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39491c │ │ │ │ - ldr r2, [pc, #-3224] @ 399c58 │ │ │ │ + b 394968 │ │ │ │ + ldr r2, [pc, #-3224] @ 399ca4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2050 │ │ │ │ - ldr r2, [pc, #-3252] @ 399c5c │ │ │ │ + bne 3a209c │ │ │ │ + ldr r2, [pc, #-3252] @ 399ca8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3268] @ 399c60 │ │ │ │ + ldr r2, [pc, #-3268] @ 399cac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3a2038 │ │ │ │ - ldr r2, [pc, #-3296] @ 399c64 │ │ │ │ + bne 3a2084 │ │ │ │ + ldr r2, [pc, #-3296] @ 399cb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3312] @ 399c68 │ │ │ │ + ldr r2, [pc, #-3312] @ 399cb4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a2020 │ │ │ │ - ldr r2, [pc, #-3340] @ 399c6c │ │ │ │ + bne 3a206c │ │ │ │ + ldr r2, [pc, #-3340] @ 399cb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3356] @ 399c70 │ │ │ │ + ldr r2, [pc, #-3356] @ 399cbc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 3a2008 │ │ │ │ - ldr r2, [pc, #-3384] @ 399c74 │ │ │ │ + bne 3a2054 │ │ │ │ + ldr r2, [pc, #-3384] @ 399cc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3400] @ 399c78 │ │ │ │ + ldr r2, [pc, #-3400] @ 399cc4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 3a2430 │ │ │ │ - ldr r2, [pc, #-3428] @ 399c7c │ │ │ │ + bne 3a247c │ │ │ │ + ldr r2, [pc, #-3428] @ 399cc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3444] @ 399c80 │ │ │ │ + ldr r2, [pc, #-3444] @ 399ccc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3464] @ 399c84 │ │ │ │ + ldr r3, [pc, #-3464] @ 399cd0 │ │ │ │ lsr r8, r5, #11 │ │ │ │ and r8, r8, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3a403c │ │ │ │ + bhi 3a4088 │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3496] @ 399c88 │ │ │ │ + ldr r2, [pc, #-3496] @ 399cd4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2304 @ 0x900 │ │ │ │ - beq 3a0ca0 │ │ │ │ - ldr r3, [pc, #-3524] @ 399c8c │ │ │ │ + beq 3a0cec │ │ │ │ + ldr r3, [pc, #-3524] @ 399cd8 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 396980 │ │ │ │ - ldr r2, [pc, #-3532] @ 399c90 │ │ │ │ + bne 3969cc │ │ │ │ + ldr r2, [pc, #-3532] @ 399cdc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3556] @ 399c94 │ │ │ │ + ldr r2, [pc, #-3556] @ 399ce0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3576] @ 399c98 │ │ │ │ + ldr r3, [pc, #-3576] @ 399ce4 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a312c │ │ │ │ + beq 3a3178 │ │ │ │ add r3, r3, #3 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a3110 │ │ │ │ + beq 3a315c │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 396980 │ │ │ │ - ldr r2, [pc, #-3608] @ 399c9c │ │ │ │ + bne 3969cc │ │ │ │ + ldr r2, [pc, #-3608] @ 399ce8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3632] @ 399ca0 │ │ │ │ + ldr r2, [pc, #-3632] @ 399cec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1ff0 │ │ │ │ - ldr r2, [pc, #-3660] @ 399ca4 │ │ │ │ + bne 3a203c │ │ │ │ + ldr r2, [pc, #-3660] @ 399cf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3676] @ 399ca8 │ │ │ │ + ldr r2, [pc, #-3676] @ 399cf4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3696] @ 399cac │ │ │ │ + ldr r2, [pc, #-3696] @ 399cf8 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3728] @ 399cb0 │ │ │ │ + ldr r2, [pc, #-3728] @ 399cfc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2114 │ │ │ │ - ldr r2, [pc, #-3756] @ 399cb4 │ │ │ │ + bne 3a2160 │ │ │ │ + ldr r2, [pc, #-3756] @ 399d00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3772] @ 399cb8 │ │ │ │ + ldr r2, [pc, #-3772] @ 399d04 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a20fc │ │ │ │ - ldr r2, [pc, #-3800] @ 399cbc │ │ │ │ + bne 3a2148 │ │ │ │ + ldr r2, [pc, #-3800] @ 399d08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3816] @ 399cc0 │ │ │ │ + ldr r2, [pc, #-3816] @ 399d0c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a20e4 │ │ │ │ - ldr r2, [pc, #-3844] @ 399cc4 │ │ │ │ + bne 3a2130 │ │ │ │ + ldr r2, [pc, #-3844] @ 399d10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3860] @ 399cc8 │ │ │ │ + ldr r2, [pc, #-3860] @ 399d14 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3a20cc │ │ │ │ - ldr r2, [pc, #-3888] @ 399ccc │ │ │ │ + bne 3a2118 │ │ │ │ + ldr r2, [pc, #-3888] @ 399d18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3904] @ 399cd0 │ │ │ │ + ldr r2, [pc, #-3904] @ 399d1c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3a20b4 │ │ │ │ - ldr r2, [pc, #-3932] @ 399cd4 │ │ │ │ + bne 3a2100 │ │ │ │ + ldr r2, [pc, #-3932] @ 399d20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3948] @ 399cd8 │ │ │ │ + ldr r2, [pc, #-3948] @ 399d24 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 3a209c │ │ │ │ - ldr r2, [pc, #-3976] @ 399cdc │ │ │ │ + bne 3a20e8 │ │ │ │ + ldr r2, [pc, #-3976] @ 399d28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3992] @ 399ce0 │ │ │ │ + ldr r2, [pc, #-3992] @ 399d2c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 3a2084 │ │ │ │ - ldr r2, [pc, #-4020] @ 399ce4 │ │ │ │ + bne 3a20d0 │ │ │ │ + ldr r2, [pc, #-4020] @ 399d30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4036] @ 399ce8 │ │ │ │ + ldr r2, [pc, #-4036] @ 399d34 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - bne 3a2068 │ │ │ │ - ldr r2, [pc, #-4064] @ 399cec │ │ │ │ + bne 3a20b4 │ │ │ │ + ldr r2, [pc, #-4064] @ 399d38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3940] @ 39bc4c │ │ │ │ + ldr r2, [pc, #3940] @ 39bc98 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39471c │ │ │ │ - ldr r2, [pc, #3932] @ 39bc50 │ │ │ │ + b 394768 │ │ │ │ + ldr r2, [pc, #3932] @ 39bc9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3916] @ 39bc54 │ │ │ │ + ldr r2, [pc, #3916] @ 39bca0 │ │ │ │ lsr r5, r5, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a3068 │ │ │ │ + beq 3a30b4 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a304c │ │ │ │ + beq 3a3098 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 39ddd0 │ │ │ │ - ldr r2, [pc, #3864] @ 39bc58 │ │ │ │ + bne 39de1c │ │ │ │ + ldr r2, [pc, #3864] @ 39bca4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3840] @ 39bc5c │ │ │ │ + ldr r2, [pc, #3840] @ 39bca8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ad00 │ │ │ │ - ldr r2, [pc, #3820] @ 39bc60 │ │ │ │ + b 39ad4c │ │ │ │ + ldr r2, [pc, #3820] @ 39bcac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ad00 │ │ │ │ - ldr r2, [pc, #3800] @ 39bc64 │ │ │ │ + b 39ad4c │ │ │ │ + ldr r2, [pc, #3800] @ 39bcb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ad00 │ │ │ │ - ldr r2, [pc, #3780] @ 39bc68 │ │ │ │ + b 39ad4c │ │ │ │ + ldr r2, [pc, #3780] @ 39bcb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ad00 │ │ │ │ - ldr r2, [pc, #3760] @ 39bc6c │ │ │ │ + b 39ad4c │ │ │ │ + ldr r2, [pc, #3760] @ 39bcb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ad00 │ │ │ │ - ldr r2, [pc, #3740] @ 39bc70 │ │ │ │ + b 39ad4c │ │ │ │ + ldr r2, [pc, #3740] @ 39bcbc │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3712] @ 39bc74 │ │ │ │ + ldr r2, [pc, #3712] @ 39bcc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3688] @ 39bc78 │ │ │ │ + ldr r2, [pc, #3688] @ 39bcc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3664] @ 39bc7c │ │ │ │ + ldr r2, [pc, #3664] @ 39bcc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3640] @ 39bc80 │ │ │ │ + ldr r2, [pc, #3640] @ 39bccc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3616] @ 39bc84 │ │ │ │ + ldr r2, [pc, #3616] @ 39bcd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3592] @ 39bc88 │ │ │ │ + ldr r2, [pc, #3592] @ 39bcd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3568] @ 39bc8c │ │ │ │ + ldr r2, [pc, #3568] @ 39bcd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3544] @ 39bc90 │ │ │ │ + ldr r2, [pc, #3544] @ 39bcdc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3520] @ 39bc94 │ │ │ │ + ldr r2, [pc, #3520] @ 39bce0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3496] @ 39bc98 │ │ │ │ + ldr r2, [pc, #3496] @ 39bce4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3472] @ 39bc9c │ │ │ │ + ldr r2, [pc, #3472] @ 39bce8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3448] @ 39bca0 │ │ │ │ + ldr r2, [pc, #3448] @ 39bcec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3424] @ 39bca4 │ │ │ │ + ldr r2, [pc, #3424] @ 39bcf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3400] @ 39bca8 │ │ │ │ + ldr r2, [pc, #3400] @ 39bcf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3376] @ 39bcac │ │ │ │ + ldr r2, [pc, #3376] @ 39bcf8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3352] @ 39bcb0 │ │ │ │ + ldr r2, [pc, #3352] @ 39bcfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3328] @ 39bcb4 │ │ │ │ + ldr r2, [pc, #3328] @ 39bd00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3304] @ 39bcb8 │ │ │ │ + ldr r2, [pc, #3304] @ 39bd04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3280] @ 39bcbc │ │ │ │ + ldr r2, [pc, #3280] @ 39bd08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3256] @ 39bcc0 │ │ │ │ + ldr r2, [pc, #3256] @ 39bd0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3232] @ 39bcc4 │ │ │ │ + ldr r2, [pc, #3232] @ 39bd10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3208] @ 39bcc8 │ │ │ │ + ldr r2, [pc, #3208] @ 39bd14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3184] @ 39bccc │ │ │ │ + ldr r2, [pc, #3184] @ 39bd18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3160] @ 39bcd0 │ │ │ │ + ldr r2, [pc, #3160] @ 39bd1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3136] @ 39bcd4 │ │ │ │ + ldr r2, [pc, #3136] @ 39bd20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3112] @ 39bcd8 │ │ │ │ + ldr r2, [pc, #3112] @ 39bd24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3088] @ 39bcdc │ │ │ │ + ldr r2, [pc, #3088] @ 39bd28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3064] @ 39bce0 │ │ │ │ + ldr r2, [pc, #3064] @ 39bd2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3040] @ 39bce4 │ │ │ │ + ldr r2, [pc, #3040] @ 39bd30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3016] @ 39bce8 │ │ │ │ + ldr r2, [pc, #3016] @ 39bd34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2992] @ 39bcec │ │ │ │ + ldr r2, [pc, #2992] @ 39bd38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #1008 @ 0x3f0 │ │ │ │ - bhi 397fd4 │ │ │ │ + bhi 398020 │ │ │ │ cmp r1, #864 @ 0x360 │ │ │ │ - bcc 39cac4 │ │ │ │ - ldr r3, [pc, #2952] @ 39bcf0 │ │ │ │ + bcc 39cb10 │ │ │ │ + ldr r3, [pc, #2952] @ 39bd3c │ │ │ │ sub r1, r1, #864 @ 0x360 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #144 @ 0x90 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2920] @ 39bcf4 │ │ │ │ + ldr r2, [pc, #2920] @ 39bd40 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2900] @ 39bcf8 │ │ │ │ + ldr r2, [pc, #2900] @ 39bd44 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2872] @ 39bcfc │ │ │ │ + ldr r2, [pc, #2872] @ 39bd48 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2520 │ │ │ │ - ldr r2, [pc, #2844] @ 39bd00 │ │ │ │ + bne 3a256c │ │ │ │ + ldr r2, [pc, #2844] @ 39bd4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2828] @ 39bd04 │ │ │ │ + ldr r2, [pc, #2828] @ 39bd50 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39491c │ │ │ │ - ldr r2, [pc, #2820] @ 39bd08 │ │ │ │ + b 394968 │ │ │ │ + ldr r2, [pc, #2820] @ 39bd54 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2508 │ │ │ │ - ldr r2, [pc, #2792] @ 39bd0c │ │ │ │ + bne 3a2554 │ │ │ │ + ldr r2, [pc, #2792] @ 39bd58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2776] @ 39bd10 │ │ │ │ + ldr r2, [pc, #2776] @ 39bd5c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2756] @ 39bd14 │ │ │ │ + ldr r3, [pc, #2756] @ 39bd60 │ │ │ │ lsr r5, r5, #4 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #3 │ │ │ │ - bhi 3a408c │ │ │ │ + bhi 3a40d8 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2724] @ 39bd18 │ │ │ │ + ldr r2, [pc, #2724] @ 39bd64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2700] @ 39bd1c │ │ │ │ + ldr r2, [pc, #2700] @ 39bd68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2676] @ 39bd20 │ │ │ │ + ldr r2, [pc, #2676] @ 39bd6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2652] @ 39bd24 │ │ │ │ + ldr r2, [pc, #2652] @ 39bd70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2628] @ 39bd28 │ │ │ │ + ldr r2, [pc, #2628] @ 39bd74 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2538 │ │ │ │ - ldr r2, [pc, #2600] @ 39bd2c │ │ │ │ + bne 3a2584 │ │ │ │ + ldr r2, [pc, #2600] @ 39bd78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2584] @ 39bd30 │ │ │ │ + ldr r2, [pc, #2584] @ 39bd7c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2564] @ 39bd34 │ │ │ │ + ldr r2, [pc, #2564] @ 39bd80 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2532] @ 39bd38 │ │ │ │ + ldr r2, [pc, #2532] @ 39bd84 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2512] @ 39bd3c │ │ │ │ + ldr r2, [pc, #2512] @ 39bd88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2484] @ 39bd40 │ │ │ │ + ldr r2, [pc, #2484] @ 39bd8c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2464] @ 39bd44 │ │ │ │ + ldr r2, [pc, #2464] @ 39bd90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2436] @ 39bd48 │ │ │ │ - ldr r8, [pc, #2436] @ 39bd4c │ │ │ │ + ldr r2, [pc, #2436] @ 39bd94 │ │ │ │ + ldr r8, [pc, #2436] @ 39bd98 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2392] @ 39bd50 │ │ │ │ + ldr r2, [pc, #2392] @ 39bd9c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2348] @ 39bd54 │ │ │ │ + ldr r2, [pc, #2348] @ 39bda0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2304] @ 39bd58 │ │ │ │ + ldr r2, [pc, #2304] @ 39bda4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2256] @ 39bd5c │ │ │ │ + ldr r3, [pc, #2256] @ 39bda8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39e7b0 │ │ │ │ + bhi 39e7fc │ │ │ │ sub r3, r3, #105 @ 0x69 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3948c0 │ │ │ │ - ldr r3, [pc, #2236] @ 39bd60 │ │ │ │ + bls 39490c │ │ │ │ + ldr r3, [pc, #2236] @ 39bdac │ │ │ │ sub r1, r1, #6016 @ 0x1780 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #16 │ │ │ │ cmp r1, #104 @ 0x68 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2200] @ 39bd64 │ │ │ │ - ldr r8, [pc, #2200] @ 39bd68 │ │ │ │ + ldr r2, [pc, #2200] @ 39bdb0 │ │ │ │ + ldr r8, [pc, #2200] @ 39bdb4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2152] @ 39bd6c │ │ │ │ + ldr r2, [pc, #2152] @ 39bdb8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2132] @ 39bd70 │ │ │ │ + ldr r3, [pc, #2132] @ 39bdbc │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2112] @ 39bd74 │ │ │ │ + ldr r2, [pc, #2112] @ 39bdc0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2092] @ 39bd78 │ │ │ │ + ldr r3, [pc, #2092] @ 39bdc4 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3a4000 │ │ │ │ + bhi 3a404c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2060] @ 39bd7c │ │ │ │ - ldr r8, [pc, #2060] @ 39bd80 │ │ │ │ + ldr r2, [pc, #2060] @ 39bdc8 │ │ │ │ + ldr r8, [pc, #2060] @ 39bdcc │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2012] @ 39bd84 │ │ │ │ + ldr r2, [pc, #2012] @ 39bdd0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1968] @ 39bd70 │ │ │ │ + ldr r3, [pc, #1968] @ 39bdbc │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1968] @ 39bd88 │ │ │ │ + ldr r2, [pc, #1968] @ 39bdd4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1948] @ 39bd8c │ │ │ │ + ldr r3, [pc, #1948] @ 39bdd8 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3a4000 │ │ │ │ + bhi 3a404c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1916] @ 39bd90 │ │ │ │ - ldr r8, [pc, #1916] @ 39bd94 │ │ │ │ + ldr r2, [pc, #1916] @ 39bddc │ │ │ │ + ldr r8, [pc, #1916] @ 39bde0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1868] @ 39bd98 │ │ │ │ + ldr r2, [pc, #1868] @ 39bde4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1804] @ 39bd70 │ │ │ │ + ldr r3, [pc, #1804] @ 39bdbc │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1824] @ 39bd9c │ │ │ │ + ldr r2, [pc, #1824] @ 39bde8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1804] @ 39bda0 │ │ │ │ + ldr r3, [pc, #1804] @ 39bdec │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3a4000 │ │ │ │ + bhi 3a404c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1772] @ 39bda4 │ │ │ │ - ldr r8, [pc, #1772] @ 39bda8 │ │ │ │ + ldr r2, [pc, #1772] @ 39bdf0 │ │ │ │ + ldr r8, [pc, #1772] @ 39bdf4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1724] @ 39bdac │ │ │ │ + ldr r2, [pc, #1724] @ 39bdf8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1640] @ 39bd70 │ │ │ │ + ldr r3, [pc, #1640] @ 39bdbc │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1680] @ 39bdb0 │ │ │ │ + ldr r2, [pc, #1680] @ 39bdfc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1660] @ 39bdb4 │ │ │ │ + ldr r3, [pc, #1660] @ 39be00 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3a4000 │ │ │ │ + bhi 3a404c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1628] @ 39bdb8 │ │ │ │ - ldr r8, [pc, #1628] @ 39bdbc │ │ │ │ + ldr r2, [pc, #1628] @ 39be04 │ │ │ │ + ldr r8, [pc, #1628] @ 39be08 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1580] @ 39bdc0 │ │ │ │ + ldr r2, [pc, #1580] @ 39be0c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1476] @ 39bd70 │ │ │ │ + ldr r3, [pc, #1476] @ 39bdbc │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1536] @ 39bdc4 │ │ │ │ + ldr r2, [pc, #1536] @ 39be10 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1516] @ 39bdc8 │ │ │ │ + ldr r3, [pc, #1516] @ 39be14 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3a4000 │ │ │ │ + bhi 3a404c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1484] @ 39bdcc │ │ │ │ - ldr r8, [pc, #1484] @ 39bdd0 │ │ │ │ + ldr r2, [pc, #1484] @ 39be18 │ │ │ │ + ldr r8, [pc, #1484] @ 39be1c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1436] @ 39bdd4 │ │ │ │ + ldr r2, [pc, #1436] @ 39be20 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1312] @ 39bd70 │ │ │ │ + ldr r3, [pc, #1312] @ 39bdbc │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1392] @ 39bdd8 │ │ │ │ + ldr r2, [pc, #1392] @ 39be24 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1372] @ 39bddc │ │ │ │ + ldr r3, [pc, #1372] @ 39be28 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3a4000 │ │ │ │ + bhi 3a404c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1340] @ 39bde0 │ │ │ │ + ldr r2, [pc, #1340] @ 39be2c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1320] @ 39bde4 │ │ │ │ + ldr r2, [pc, #1320] @ 39be30 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1292] @ 39bde8 │ │ │ │ + ldr r2, [pc, #1292] @ 39be34 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a3164 │ │ │ │ + beq 3a31b0 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a3148 │ │ │ │ + beq 3a3194 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 39ddd0 │ │ │ │ - ldr r2, [pc, #1244] @ 39bdec │ │ │ │ + bne 39de1c │ │ │ │ + ldr r2, [pc, #1244] @ 39be38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1220] @ 39bdf0 │ │ │ │ + ldr r2, [pc, #1220] @ 39be3c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a2ef0 │ │ │ │ + beq 3a2f3c │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3a2ed4 │ │ │ │ + beq 3a2f20 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 3a3204 │ │ │ │ - ldr r2, [pc, #1172] @ 39bdf4 │ │ │ │ + bne 3a3250 │ │ │ │ + ldr r2, [pc, #1172] @ 39be40 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #516 @ 0x204 │ │ │ │ - bhi 39d4b8 │ │ │ │ + bhi 39d504 │ │ │ │ cmp r1, #496 @ 0x1f0 │ │ │ │ - bcs 39ec9c │ │ │ │ + bcs 39ece8 │ │ │ │ cmp r1, #428 @ 0x1ac │ │ │ │ - beq 399fd4 │ │ │ │ - bhi 3986b0 │ │ │ │ + beq 39a020 │ │ │ │ + bhi 3986fc │ │ │ │ sub r3, r1, #404 @ 0x194 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ mov r8, #1 │ │ │ │ lsl r2, r8, r3 │ │ │ │ - ldr r1, [pc, #1092] @ 39bdf8 │ │ │ │ + ldr r1, [pc, #1092] @ 39be44 │ │ │ │ tst r2, r1 │ │ │ │ - bne 39467c │ │ │ │ + bne 3946c8 │ │ │ │ cmp r3, #20 │ │ │ │ - beq 39fa28 │ │ │ │ + beq 39fa74 │ │ │ │ tst r2, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - ldr r2, [pc, #1068] @ 39bdfc │ │ │ │ + beq 39490c │ │ │ │ + ldr r2, [pc, #1068] @ 39be48 │ │ │ │ and r9, r5, #15 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r9, #0 │ │ │ │ - bne 3a1648 │ │ │ │ - ldr r2, [pc, #1036] @ 39be00 │ │ │ │ + bne 3a1694 │ │ │ │ + ldr r2, [pc, #1036] @ 39be4c │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1020] @ 39be04 │ │ │ │ + ldr r2, [pc, #1020] @ 39be50 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1000] @ 39be08 │ │ │ │ + ldr r3, [pc, #1000] @ 39be54 │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3a4020 │ │ │ │ + bhi 3a406c │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #968] @ 39be0c │ │ │ │ + ldr r2, [pc, #968] @ 39be58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #952] @ 39be10 │ │ │ │ + ldr r2, [pc, #952] @ 39be5c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #932] @ 39be14 │ │ │ │ + ldr r3, [pc, #932] @ 39be60 │ │ │ │ lsr r5, r5, #8 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3a3f88 │ │ │ │ + bhi 3a3fd4 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #900] @ 39be18 │ │ │ │ + ldr r2, [pc, #900] @ 39be64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #876] @ 39be1c │ │ │ │ + ldr r2, [pc, #876] @ 39be68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #852] @ 39be20 │ │ │ │ + ldr r2, [pc, #852] @ 39be6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #828] @ 39be24 │ │ │ │ + ldr r2, [pc, #828] @ 39be70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #804] @ 39be28 │ │ │ │ + ldr r2, [pc, #804] @ 39be74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #780] @ 39be2c │ │ │ │ + ldr r2, [pc, #780] @ 39be78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #756] @ 39be30 │ │ │ │ + ldr r2, [pc, #756] @ 39be7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ba50 │ │ │ │ - ldr r2, [pc, #736] @ 39be34 │ │ │ │ + b 39ba9c │ │ │ │ + ldr r2, [pc, #736] @ 39be80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ba50 │ │ │ │ - ldr r2, [pc, #716] @ 39be38 │ │ │ │ + b 39ba9c │ │ │ │ + ldr r2, [pc, #716] @ 39be84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ba50 │ │ │ │ - ldr r2, [pc, #696] @ 39be3c │ │ │ │ + b 39ba9c │ │ │ │ + ldr r2, [pc, #696] @ 39be88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ba50 │ │ │ │ - ldr r2, [pc, #676] @ 39be40 │ │ │ │ + b 39ba9c │ │ │ │ + ldr r2, [pc, #676] @ 39be8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ba50 │ │ │ │ - ldr r3, [pc, #656] @ 39be44 │ │ │ │ + b 39ba9c │ │ │ │ + ldr r3, [pc, #656] @ 39be90 │ │ │ │ sub r1, r1, #4288 @ 0x10c0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #32 │ │ │ │ cmp r1, #108 @ 0x6c │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #620] @ 39be48 │ │ │ │ + ldr r3, [pc, #620] @ 39be94 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #612] @ 39be4c │ │ │ │ - ldr r8, [pc, #612] @ 39be50 │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #612] @ 39be98 │ │ │ │ + ldr r8, [pc, #612] @ 39be9c │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #568] @ 39be54 │ │ │ │ + ldr r2, [pc, #568] @ 39bea0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - addseq r6, sp, r0 │ │ │ │ - addseq r6, sp, ip, lsl #2 │ │ │ │ - addseq r6, sp, r8, lsl #2 │ │ │ │ - addseq r6, sp, ip, ror #1 │ │ │ │ - addseq r6, sp, ip, lsl #1 │ │ │ │ - addseq r6, sp, r0, rrx │ │ │ │ - addseq r6, sp, r4, lsr r0 │ │ │ │ - addseq r6, sp, r0, lsl r0 │ │ │ │ - addseq r5, sp, ip, ror #31 │ │ │ │ - addseq r9, sl, ip, ror #4 │ │ │ │ - umullseq r6, sp, ip, r2 │ │ │ │ - addseq r5, sp, r8, asr r2 │ │ │ │ - @ instruction: 0x009bc5f0 │ │ │ │ - umullseq r6, sp, r4, r2 │ │ │ │ - addseq r6, sp, r8, ror #4 │ │ │ │ - addseq r6, sp, r4, asr #4 │ │ │ │ - addseq r6, sp, r8, lsl r2 │ │ │ │ - addseq ip, fp, ip, lsr #9 │ │ │ │ - @ instruction: 0x009d61d8 │ │ │ │ + @ instruction: 0x009d5ff4 │ │ │ │ + addseq r6, sp, r0, lsl #2 │ │ │ │ + ldrsheq r6, [sp], ip │ │ │ │ + addseq r6, sp, r0, ror #1 │ │ │ │ + addseq r6, sp, r0, lsl #1 │ │ │ │ + addseq r6, sp, r4, asr r0 │ │ │ │ + addseq r6, sp, r8, lsr #32 │ │ │ │ + addseq r6, sp, r4 │ │ │ │ + addseq r5, sp, r0, ror #31 │ │ │ │ + addseq r9, sl, r0, ror #4 │ │ │ │ + umullseq r6, sp, r0, r2 │ │ │ │ + addseq r5, sp, ip, asr #4 │ │ │ │ + addseq ip, fp, r4, ror #11 │ │ │ │ + addseq r6, sp, r8, lsl #5 │ │ │ │ + addseq r6, sp, ip, asr r2 │ │ │ │ addseq r6, sp, r8, lsr r2 │ │ │ │ - addseq r6, sp, r4, lsl r2 │ │ │ │ - addseq r6, sp, r8, ror #3 │ │ │ │ - @ instruction: 0x009d61bc │ │ │ │ - umullseq r6, sp, r4, r1 │ │ │ │ - addseq r5, sp, r4, lsl #7 │ │ │ │ - addseq r6, sp, r4, asr r1 │ │ │ │ - addseq r6, sp, r0, lsr r1 │ │ │ │ - addseq r5, sp, r8, ror pc │ │ │ │ - addseq r5, sp, ip, asr #30 │ │ │ │ - umullseq r5, sp, ip, pc @ │ │ │ │ + addseq r6, sp, ip, lsl #4 │ │ │ │ + addseq ip, fp, r0, lsr #9 │ │ │ │ + addseq r6, sp, ip, asr #3 │ │ │ │ + addseq r6, sp, ip, lsr #4 │ │ │ │ + addseq r6, sp, r8, lsl #4 │ │ │ │ + @ instruction: 0x009d61dc │ │ │ │ + @ instruction: 0x009d61b0 │ │ │ │ + addseq r6, sp, r8, lsl #3 │ │ │ │ + addseq r5, sp, r8, ror r3 │ │ │ │ + addseq r6, sp, r8, asr #2 │ │ │ │ + addseq r6, sp, r4, lsr #2 │ │ │ │ addseq r5, sp, ip, ror #30 │ │ │ │ - addseq r5, sp, ip, lsr pc │ │ │ │ - addseq r5, sp, r4, lsl #30 │ │ │ │ - @ instruction: 0x009d5ff8 │ │ │ │ - addseq r5, sp, r4, asr #31 │ │ │ │ + addseq r5, sp, r0, asr #30 │ │ │ │ umullseq r5, sp, r0, pc @ │ │ │ │ - addseq r5, sp, r8, asr pc │ │ │ │ - addseq r5, sp, r8, lsr #30 │ │ │ │ - addseq r5, sp, ip, ror #29 │ │ │ │ - @ instruction: 0x009d5eb8 │ │ │ │ - addseq r5, sp, r4, lsl #29 │ │ │ │ - strdeq r9, [lr], r4 @ │ │ │ │ - addseq r3, sp, ip, lsr #26 │ │ │ │ - ldrsheq r4, [sp], r8 │ │ │ │ - @ instruction: 0x009ea8f4 │ │ │ │ - addseq fp, fp, r4, ror ip │ │ │ │ - addseq sl, lr, r0, ror #17 │ │ │ │ - addseq ip, fp, r4, lsl #1 │ │ │ │ - addseq fp, fp, r4, lsr ip │ │ │ │ - addseq fp, fp, r0, ror fp │ │ │ │ - adceq r9, lr, sl, lsr #26 │ │ │ │ - addseq sl, lr, r4, lsr r8 │ │ │ │ - addseq sl, lr, r4, lsl #16 │ │ │ │ - @ instruction: 0x009ea7d0 │ │ │ │ - addseq r6, sp, ip, lsr r0 │ │ │ │ - addseq fp, fp, r4, lsr #31 │ │ │ │ - addseq fp, fp, r4, asr fp │ │ │ │ - addseq sl, lr, r4, ror #12 │ │ │ │ - addseq r3, sp, ip, ror #30 │ │ │ │ - addseq r3, sp, r8, asr #22 │ │ │ │ - addseq r3, sp, r0, lsr pc │ │ │ │ - addseq r3, sp, r0, ror #21 │ │ │ │ - @ instruction: 0x009d3ef8 │ │ │ │ + addseq r5, sp, r0, ror #30 │ │ │ │ + addseq r5, sp, r0, lsr pc │ │ │ │ + @ instruction: 0x009d5ef8 │ │ │ │ + addseq r5, sp, ip, ror #31 │ │ │ │ + @ instruction: 0x009d5fb8 │ │ │ │ + addseq r5, sp, r4, lsl #31 │ │ │ │ + addseq r5, sp, ip, asr #30 │ │ │ │ + addseq r5, sp, ip, lsl pc │ │ │ │ + addseq r5, sp, r0, ror #29 │ │ │ │ + addseq r5, sp, ip, lsr #29 │ │ │ │ + addseq r5, sp, r8, ror lr │ │ │ │ + strdeq r9, [lr], r0 @ │ │ │ │ + addseq r3, sp, r0, lsr #26 │ │ │ │ + addseq r4, sp, ip, ror #1 │ │ │ │ + addseq sl, lr, r8, ror #17 │ │ │ │ + addseq fp, fp, r8, ror #24 │ │ │ │ + @ instruction: 0x009ea8d4 │ │ │ │ + addseq ip, fp, r8, ror r0 │ │ │ │ + addseq fp, fp, r8, lsr #24 │ │ │ │ + addseq fp, fp, r4, ror #22 │ │ │ │ + adceq r9, lr, r6, lsr #26 │ │ │ │ + addseq sl, lr, r8, lsr #16 │ │ │ │ + @ instruction: 0x009ea7f8 │ │ │ │ + addseq sl, lr, r4, asr #15 │ │ │ │ + addseq r6, sp, r0, lsr r0 │ │ │ │ + umullseq fp, fp, r8, pc @ │ │ │ │ + addseq fp, fp, r8, asr #22 │ │ │ │ + addseq sl, lr, r8, asr r6 │ │ │ │ + addseq r3, sp, r0, ror #30 │ │ │ │ + addseq r3, sp, ip, lsr fp │ │ │ │ + addseq r3, sp, r4, lsr #30 │ │ │ │ + @ instruction: 0x009d3ad4 │ │ │ │ + addseq r3, sp, ip, ror #29 │ │ │ │ + @ instruction: 0x009d39d4 │ │ │ │ + addseq r3, sp, r8, asr #29 │ │ │ │ + @ instruction: 0x009d39d8 │ │ │ │ + addseq r3, sp, r0, ror #19 │ │ │ │ addseq r3, sp, r0, ror #19 │ │ │ │ - @ instruction: 0x009d3ed4 │ │ │ │ - addseq r3, sp, r4, ror #19 │ │ │ │ - addseq r3, sp, ip, ror #19 │ │ │ │ - addseq r3, sp, ip, ror #19 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ - ldrdeq r9, [lr], lr @ │ │ │ │ - umullseq r5, sp, r8, r7 │ │ │ │ - @ instruction: 0x009d3dbc │ │ │ │ - addseq r2, ip, r8, asr #23 │ │ │ │ + ldrdeq r9, [lr], sl @ │ │ │ │ + addseq r5, sp, ip, lsl #15 │ │ │ │ + @ instruction: 0x009d3db0 │ │ │ │ + @ instruction: 0x009c2bbc │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - @ instruction: 0x009d45b4 │ │ │ │ - adceq r9, lr, r8, lsl #22 │ │ │ │ - @ instruction: 0x009d56f4 │ │ │ │ - addseq r3, sp, r8, lsl sp │ │ │ │ - addseq r2, ip, r4, lsr #22 │ │ │ │ - addseq r4, sp, r0, lsl r5 │ │ │ │ - adceq r9, lr, r2, lsl #21 │ │ │ │ - addseq r5, sp, r0, asr r6 │ │ │ │ - addseq r3, sp, r4, ror ip │ │ │ │ - addseq r2, ip, r0, lsl #21 │ │ │ │ - addseq r4, sp, ip, ror #8 │ │ │ │ - strdeq r9, [lr], ip @ │ │ │ │ - addseq r5, sp, ip, lsr #11 │ │ │ │ - @ instruction: 0x009d3bd0 │ │ │ │ - @ instruction: 0x009c29dc │ │ │ │ - addseq r4, sp, r8, asr #7 │ │ │ │ - adceq r9, lr, r6, ror r9 │ │ │ │ - addseq r5, sp, r8, lsl #10 │ │ │ │ - addseq r3, sp, ip, lsr #22 │ │ │ │ - addseq r2, ip, r8, lsr r9 │ │ │ │ - addseq r4, sp, r4, lsr #6 │ │ │ │ - strdeq r9, [lr], r0 @ │ │ │ │ - addseq r5, sp, r4, ror #8 │ │ │ │ - addseq r3, sp, r8, lsl #21 │ │ │ │ - umullseq r2, ip, r4, r8 │ │ │ │ - addseq r4, sp, r0, lsl #5 │ │ │ │ - adceq r9, lr, sl, ror #16 │ │ │ │ - addseq r5, sp, r0, asr #7 │ │ │ │ - addseq r3, sp, r0, ror #19 │ │ │ │ - addseq r5, sp, ip, asr r3 │ │ │ │ - addseq r5, sp, ip, lsr r3 │ │ │ │ - @ instruction: 0x009d3cd0 │ │ │ │ - @ instruction: 0x009d52b4 │ │ │ │ + addseq r4, sp, r8, lsr #11 │ │ │ │ + adceq r9, lr, r4, lsl #22 │ │ │ │ + addseq r5, sp, r8, ror #13 │ │ │ │ + addseq r3, sp, ip, lsl #26 │ │ │ │ + addseq r2, ip, r8, lsl fp │ │ │ │ + addseq r4, sp, r4, lsl #10 │ │ │ │ + adceq r9, lr, lr, ror sl │ │ │ │ + addseq r5, sp, r4, asr #12 │ │ │ │ + addseq r3, sp, r8, ror #24 │ │ │ │ + addseq r2, ip, r4, ror sl │ │ │ │ + addseq r4, sp, r0, ror #8 │ │ │ │ + strdeq r9, [lr], r8 @ │ │ │ │ + addseq r5, sp, r0, lsr #11 │ │ │ │ + addseq r3, sp, r4, asr #23 │ │ │ │ + @ instruction: 0x009c29d0 │ │ │ │ + @ instruction: 0x009d43bc │ │ │ │ + adceq r9, lr, r2, ror r9 │ │ │ │ + @ instruction: 0x009d54fc │ │ │ │ + addseq r3, sp, r0, lsr #22 │ │ │ │ + addseq r2, ip, ip, lsr #18 │ │ │ │ + addseq r4, sp, r8, lsl r3 │ │ │ │ + adceq r9, lr, ip, ror #17 │ │ │ │ + addseq r5, sp, r8, asr r4 │ │ │ │ + addseq r3, sp, ip, ror sl │ │ │ │ + addseq r2, ip, r8, lsl #17 │ │ │ │ + addseq r4, sp, r4, ror r2 │ │ │ │ + adceq r9, lr, r6, ror #16 │ │ │ │ + @ instruction: 0x009d53b4 │ │ │ │ + @ instruction: 0x009d39d4 │ │ │ │ + addseq r5, sp, r0, asr r3 │ │ │ │ + addseq r5, sp, r0, lsr r3 │ │ │ │ + addseq r3, sp, r4, asr #25 │ │ │ │ + addseq r5, sp, r8, lsr #5 │ │ │ │ andeq r1, r1, r0, lsl r1 │ │ │ │ - umullseq r3, sp, r4, r1 │ │ │ │ - @ instruction: 0x009bb6f8 │ │ │ │ - @ instruction: 0x009bb6d4 │ │ │ │ - adceq r9, lr, r4, ror #13 │ │ │ │ - addseq fp, fp, r8, ror #13 │ │ │ │ - addseq fp, fp, r4, ror #13 │ │ │ │ - umlaleq r9, lr, sl, r6 │ │ │ │ - umullseq fp, fp, r8, r6 @ │ │ │ │ - addseq fp, fp, ip, ror #12 │ │ │ │ - addseq fp, fp, r4, asr #12 │ │ │ │ - addseq fp, fp, ip, lsl r6 │ │ │ │ - @ instruction: 0x009bb5f4 │ │ │ │ - addseq fp, fp, ip, asr #11 │ │ │ │ - addseq fp, fp, r0, ror #11 │ │ │ │ - @ instruction: 0x009bb5bc │ │ │ │ - umullseq fp, fp, r8, r5 @ │ │ │ │ - addseq fp, fp, r4, ror r5 │ │ │ │ - addseq fp, fp, r0, asr r5 │ │ │ │ - adceq r9, lr, r0, ror #10 │ │ │ │ + addseq r3, sp, r8, lsl #3 │ │ │ │ + addseq fp, fp, ip, ror #13 │ │ │ │ + addseq fp, fp, r8, asr #13 │ │ │ │ + adceq r9, lr, r0, ror #13 │ │ │ │ + @ instruction: 0x009bb6dc │ │ │ │ + @ instruction: 0x009bb6d8 │ │ │ │ + umlaleq r9, lr, r6, r6 │ │ │ │ + addseq fp, fp, ip, lsl #13 │ │ │ │ + addseq fp, fp, r0, ror #12 │ │ │ │ + addseq fp, fp, r8, lsr r6 │ │ │ │ + addseq fp, fp, r0, lsl r6 │ │ │ │ + addseq fp, fp, r8, ror #11 │ │ │ │ + addseq fp, fp, r0, asr #11 │ │ │ │ + @ instruction: 0x009bb5d4 │ │ │ │ + @ instruction: 0x009bb5b0 │ │ │ │ + addseq fp, fp, ip, lsl #11 │ │ │ │ + addseq fp, fp, r8, ror #10 │ │ │ │ + addseq fp, fp, r4, asr #10 │ │ │ │ + adceq r9, lr, ip, asr r5 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - @ instruction: 0x009d3bdc │ │ │ │ - @ instruction: 0x009d36b0 │ │ │ │ @ instruction: 0x009d3bd0 │ │ │ │ - addseq r3, sp, r8, asr #17 │ │ │ │ - addseq r3, sp, r8, asr r2 │ │ │ │ - addseq r3, sp, r4, lsr #17 │ │ │ │ - addseq r3, sp, ip, lsl #17 │ │ │ │ - addseq r3, sp, r8, ror r8 │ │ │ │ - strdeq r9, [lr], lr @ │ │ │ │ - @ instruction: 0x009d37d8 │ │ │ │ - addseq r3, sp, r0, ror r1 │ │ │ │ - addseq r3, sp, r4, lsl #15 │ │ │ │ - addseq r3, sp, r8, asr r7 │ │ │ │ - addseq r2, sp, r0, ror #17 │ │ │ │ - @ instruction: 0x009d36d4 │ │ │ │ - addseq sl, fp, r4, asr #25 │ │ │ │ - @ instruction: 0x009d36bc │ │ │ │ - umullseq sl, fp, r0, ip │ │ │ │ - addseq r3, sp, r0, lsr #13 │ │ │ │ - addseq sl, fp, ip, asr ip │ │ │ │ - addseq r3, sp, r4, lsl #13 │ │ │ │ - addseq r3, sp, r0, lsl r6 │ │ │ │ - addseq r3, sp, r0, lsl #11 │ │ │ │ - addseq r3, sp, r4, asr r0 │ │ │ │ + addseq r3, sp, r4, lsr #13 │ │ │ │ + addseq r3, sp, r4, asr #23 │ │ │ │ + @ instruction: 0x009d38bc │ │ │ │ + addseq r3, sp, ip, asr #4 │ │ │ │ + umullseq r3, sp, r8, r8 │ │ │ │ + addseq r3, sp, r0, lsl #17 │ │ │ │ + addseq r3, sp, ip, ror #16 │ │ │ │ + strdeq r9, [lr], sl @ │ │ │ │ + addseq r3, sp, ip, asr #15 │ │ │ │ + addseq r3, sp, r4, ror #2 │ │ │ │ + addseq r3, sp, r8, ror r7 │ │ │ │ + addseq r3, sp, ip, asr #14 │ │ │ │ + @ instruction: 0x009d28d4 │ │ │ │ + addseq r3, sp, r8, asr #13 │ │ │ │ + @ instruction: 0x009bacb8 │ │ │ │ + @ instruction: 0x009d36b0 │ │ │ │ + addseq sl, fp, r4, lsl #25 │ │ │ │ + umullseq r3, sp, r4, r6 │ │ │ │ + addseq sl, fp, r0, asr ip │ │ │ │ + addseq r3, sp, r8, ror r6 │ │ │ │ + addseq r3, sp, r4, lsl #12 │ │ │ │ addseq r3, sp, r4, ror r5 │ │ │ │ - addseq r3, sp, ip, lsr #14 │ │ │ │ - addseq r3, sp, r0, lsl #14 │ │ │ │ - @ instruction: 0x009d36d4 │ │ │ │ - addseq r3, sp, ip, lsr #13 │ │ │ │ - addseq r3, sp, r4, lsl #13 │ │ │ │ - addseq r3, sp, ip, asr r6 │ │ │ │ - addseq r3, sp, r4, lsr r6 │ │ │ │ + addseq r3, sp, r8, asr #32 │ │ │ │ + addseq r3, sp, r8, ror #10 │ │ │ │ + addseq r3, sp, r0, lsr #14 │ │ │ │ + @ instruction: 0x009d36f4 │ │ │ │ + addseq r3, sp, r8, asr #13 │ │ │ │ + addseq r3, sp, r0, lsr #13 │ │ │ │ + addseq r3, sp, r8, ror r6 │ │ │ │ + addseq r3, sp, r0, asr r6 │ │ │ │ + addseq r3, sp, r8, lsr #12 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ - adceq r8, lr, r2, lsl #28 │ │ │ │ - umullseq r3, sp, r4, r2 │ │ │ │ - addseq r3, sp, ip, lsl #5 │ │ │ │ + strdeq r8, [lr], lr @ │ │ │ │ + addseq r3, sp, r8, lsl #5 │ │ │ │ + addseq r3, sp, r0, lsl #5 │ │ │ │ muleq r0, r8, lr │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r1, r1 │ │ │ │ - adceq r8, lr, r0, ror #26 │ │ │ │ - @ instruction: 0x009ba8dc │ │ │ │ - addseq r3, sp, r8, lsl #29 │ │ │ │ - umullseq r3, sp, r0, lr │ │ │ │ - addseq r3, sp, r8, ror #27 │ │ │ │ - addseq sl, fp, r0, lsl #18 │ │ │ │ - addseq r3, sp, r4, asr #27 │ │ │ │ - addseq sl, fp, ip, asr #17 │ │ │ │ - addseq r3, sp, r0, lsr #27 │ │ │ │ - umullseq sl, fp, r8, r8 │ │ │ │ - addseq r3, sp, ip, ror sp │ │ │ │ - addseq sl, fp, r4, ror #16 │ │ │ │ - addseq r3, sp, r8, asr sp │ │ │ │ - addseq sl, fp, r0, lsr r8 │ │ │ │ - addseq r3, sp, r4, lsr sp │ │ │ │ - @ instruction: 0x009ba7fc │ │ │ │ - addseq r3, sp, r0, lsl sp │ │ │ │ - addseq sl, fp, r8, asr #15 │ │ │ │ - addseq r3, sp, ip, ror #25 │ │ │ │ - @ instruction: 0x009ba6b0 │ │ │ │ - adceq r8, lr, r2, lsr #23 │ │ │ │ - addseq sl, fp, r4, ror #12 │ │ │ │ - adceq r8, lr, ip, ror #22 │ │ │ │ - addseq sl, fp, r0, lsr #12 │ │ │ │ - adceq r8, lr, r8, lsr fp │ │ │ │ - @ instruction: 0x009ba5dc │ │ │ │ - adceq r8, lr, r4, lsl #22 │ │ │ │ + adceq r8, lr, ip, asr sp │ │ │ │ + @ instruction: 0x009ba8d0 │ │ │ │ + addseq r3, sp, ip, ror lr │ │ │ │ + addseq r3, sp, r4, lsl #29 │ │ │ │ + @ instruction: 0x009d3ddc │ │ │ │ + @ instruction: 0x009ba8f4 │ │ │ │ + @ instruction: 0x009d3db8 │ │ │ │ + addseq sl, fp, r0, asr #17 │ │ │ │ + umullseq r3, sp, r4, sp │ │ │ │ + addseq sl, fp, ip, lsl #17 │ │ │ │ + addseq r3, sp, r0, ror sp │ │ │ │ + addseq sl, fp, r8, asr r8 │ │ │ │ + addseq r3, sp, ip, asr #26 │ │ │ │ + addseq sl, fp, r4, lsr #16 │ │ │ │ + addseq r3, sp, r8, lsr #26 │ │ │ │ + @ instruction: 0x009ba7f0 │ │ │ │ + addseq r3, sp, r4, lsl #26 │ │ │ │ + @ instruction: 0x009ba7bc │ │ │ │ + addseq r3, sp, r0, ror #25 │ │ │ │ + addseq sl, fp, r4, lsr #13 │ │ │ │ + umlaleq r8, lr, lr, fp │ │ │ │ + addseq sl, fp, r8, asr r6 │ │ │ │ + adceq r8, lr, r8, ror #22 │ │ │ │ + addseq sl, fp, r4, lsl r6 │ │ │ │ + adceq r8, lr, r4, lsr fp │ │ │ │ + @ instruction: 0x009ba5d0 │ │ │ │ + adceq r8, lr, r0, lsl #22 │ │ │ │ andeq r2, r0, r4, lsl #7 │ │ │ │ andeq r3, r0, ip, ror sp │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ @ instruction: 0x000036bc │ │ │ │ andeq r3, r0, ip, lsr fp │ │ │ │ strdeq r1, [r0], -ip │ │ │ │ muleq r0, ip, pc @ │ │ │ │ andeq r3, r0, ip, ror r4 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - ldrdeq r8, [lr], r4 @ │ │ │ │ + ldrdeq r8, [lr], r0 @ │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ - addseq r2, sp, ip, lsl #15 │ │ │ │ - addseq r2, sp, r4, asr #14 │ │ │ │ - addseq r2, sp, r4, ror #14 │ │ │ │ + addseq r2, sp, r0, lsl #15 │ │ │ │ + addseq r2, sp, r8, lsr r7 │ │ │ │ + addseq r2, sp, r8, asr r7 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ - @ instruction: 0x009d26d0 │ │ │ │ - addseq r2, sp, r0, lsr #13 │ │ │ │ - addseq r2, sp, r8, lsr #13 │ │ │ │ - addseq r2, sp, ip, lsl #18 │ │ │ │ - @ instruction: 0x009d28fc │ │ │ │ - addseq r2, sp, r8, lsl #13 │ │ │ │ - @ instruction: 0x009ba1b0 │ │ │ │ + addseq r2, sp, r4, asr #13 │ │ │ │ + umullseq r2, sp, r4, r6 │ │ │ │ + umullseq r2, sp, ip, r6 │ │ │ │ + addseq r2, sp, r0, lsl #18 │ │ │ │ + @ instruction: 0x009d28f0 │ │ │ │ addseq r2, sp, ip, ror r6 │ │ │ │ - addseq sl, fp, ip, ror r1 │ │ │ │ + addseq sl, fp, r4, lsr #3 │ │ │ │ addseq r2, sp, r0, ror r6 │ │ │ │ - addseq sl, fp, r8, asr #2 │ │ │ │ - addseq r2, sp, r8, asr r6 │ │ │ │ - addseq sl, fp, r4, lsl r1 │ │ │ │ - addseq r2, sp, r0, asr #12 │ │ │ │ - addseq sl, fp, r0, ror #1 │ │ │ │ + addseq sl, fp, r0, ror r1 │ │ │ │ + addseq r2, sp, r4, ror #12 │ │ │ │ + addseq sl, fp, ip, lsr r1 │ │ │ │ + addseq r2, sp, ip, asr #12 │ │ │ │ + addseq sl, fp, r8, lsl #2 │ │ │ │ addseq r2, sp, r4, lsr r6 │ │ │ │ - addseq sl, fp, ip, lsr #1 │ │ │ │ - addseq r2, sp, ip, lsr #12 │ │ │ │ - addseq sl, fp, r8, ror r0 │ │ │ │ - addseq r2, sp, r4, lsr #12 │ │ │ │ - addseq sl, fp, r4, asr #32 │ │ │ │ - addseq r2, sp, r4, lsl r6 │ │ │ │ - addseq sl, fp, r0, lsl r0 │ │ │ │ - addseq r2, sp, ip, lsl #12 │ │ │ │ - @ instruction: 0x009b9fdc │ │ │ │ - @ instruction: 0x009d25f4 │ │ │ │ - addseq r9, fp, r8, lsr #31 │ │ │ │ - @ instruction: 0x009d25dc │ │ │ │ - addseq r9, fp, r4, ror pc │ │ │ │ - addseq r2, sp, r4, asr #11 │ │ │ │ - addseq r9, fp, r0, asr #30 │ │ │ │ + ldrsbeq sl, [fp], r4 │ │ │ │ + addseq r2, sp, r8, lsr #12 │ │ │ │ + addseq sl, fp, r0, lsr #1 │ │ │ │ + addseq r2, sp, r0, lsr #12 │ │ │ │ + addseq sl, fp, ip, rrx │ │ │ │ + addseq r2, sp, r8, lsl r6 │ │ │ │ + addseq sl, fp, r8, lsr r0 │ │ │ │ + addseq r2, sp, r8, lsl #12 │ │ │ │ + addseq sl, fp, r4 │ │ │ │ + addseq r2, sp, r0, lsl #12 │ │ │ │ + @ instruction: 0x009b9fd0 │ │ │ │ + addseq r2, sp, r8, ror #11 │ │ │ │ + umullseq r9, fp, ip, pc @ │ │ │ │ + @ instruction: 0x009d25d0 │ │ │ │ + addseq r9, fp, r8, ror #30 │ │ │ │ @ instruction: 0x009d25b8 │ │ │ │ - addseq r9, fp, ip, lsl #30 │ │ │ │ - addseq r2, sp, r0, asr #11 │ │ │ │ - @ instruction: 0x009b9ed8 │ │ │ │ + addseq r9, fp, r4, lsr pc │ │ │ │ addseq r2, sp, ip, lsr #11 │ │ │ │ - addseq r2, sp, ip, lsr r3 │ │ │ │ - @ instruction: 0x009d22d0 │ │ │ │ - addseq sl, fp, ip, ror #1 │ │ │ │ - addseq r9, fp, r4, asr sp │ │ │ │ - ldr r2, [pc, #-488] @ 39be58 │ │ │ │ - ldr r8, [pc, #-488] @ 39be5c │ │ │ │ + addseq r9, fp, r0, lsl #30 │ │ │ │ + @ instruction: 0x009d25b4 │ │ │ │ + addseq r9, fp, ip, asr #29 │ │ │ │ + addseq r2, sp, r0, lsr #11 │ │ │ │ + addseq r2, sp, r0, lsr r3 │ │ │ │ + addseq r2, sp, r4, asr #5 │ │ │ │ + addseq sl, fp, r0, ror #1 │ │ │ │ + addseq r9, fp, r8, asr #26 │ │ │ │ + ldr r2, [pc, #-488] @ 39bea4 │ │ │ │ + ldr r8, [pc, #-488] @ 39bea8 │ │ │ │ add r2, pc, r2 │ │ │ │ add r8, pc, r8 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-532] @ 39be60 │ │ │ │ + ldr r2, [pc, #-532] @ 39beac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-576] @ 39be64 │ │ │ │ + ldr r2, [pc, #-576] @ 39beb0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #12 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-620] @ 39be68 │ │ │ │ + ldr r2, [pc, #-620] @ 39beb4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-640] @ 39be6c │ │ │ │ + ldr r2, [pc, #-640] @ 39beb8 │ │ │ │ lsr r3, r5, #16 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a415c │ │ │ │ + bhi 3a41a8 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-676] @ 39be70 │ │ │ │ + ldr r2, [pc, #-676] @ 39bebc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-696] @ 39be74 │ │ │ │ + ldr r2, [pc, #-696] @ 39bec0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-724] @ 39be78 │ │ │ │ + ldr r2, [pc, #-724] @ 39bec4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39491c │ │ │ │ - ldr r2, [pc, #-732] @ 39be7c │ │ │ │ + b 394968 │ │ │ │ + ldr r2, [pc, #-732] @ 39bec8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39471c │ │ │ │ - ldr r2, [pc, #-740] @ 39be80 │ │ │ │ + b 394768 │ │ │ │ + ldr r2, [pc, #-740] @ 39becc │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3968ac │ │ │ │ - ldr r2, [pc, #-752] @ 39be84 │ │ │ │ + b 3968f8 │ │ │ │ + ldr r2, [pc, #-752] @ 39bed0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2328 │ │ │ │ - ldr r2, [pc, #-780] @ 39be88 │ │ │ │ + bne 3a2374 │ │ │ │ + ldr r2, [pc, #-780] @ 39bed4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-796] @ 39be8c │ │ │ │ + ldr r2, [pc, #-796] @ 39bed8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a2310 │ │ │ │ - ldr r2, [pc, #-824] @ 39be90 │ │ │ │ + bne 3a235c │ │ │ │ + ldr r2, [pc, #-824] @ 39bedc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-840] @ 39be94 │ │ │ │ + ldr r2, [pc, #-840] @ 39bee0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a2b8c │ │ │ │ - ldr r2, [pc, #-868] @ 39be98 │ │ │ │ + bne 3a2bd8 │ │ │ │ + ldr r2, [pc, #-868] @ 39bee4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-884] @ 39be9c │ │ │ │ + ldr r2, [pc, #-884] @ 39bee8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ - b 394da4 │ │ │ │ - ldr r2, [pc, #-896] @ 39bea0 │ │ │ │ + b 394df0 │ │ │ │ + ldr r2, [pc, #-896] @ 39beec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - beq 394734 │ │ │ │ - b 394934 │ │ │ │ - ldr r2, [pc, #-928] @ 39bea4 │ │ │ │ - ldr r8, [pc, #-928] @ 39bea8 │ │ │ │ + beq 394780 │ │ │ │ + b 394980 │ │ │ │ + ldr r2, [pc, #-928] @ 39bef0 │ │ │ │ + ldr r8, [pc, #-928] @ 39bef4 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-972] @ 39beac │ │ │ │ + ldr r2, [pc, #-972] @ 39bef8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #63 @ 0x3f │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1024] @ 39beb0 │ │ │ │ + ldr r2, [pc, #-1024] @ 39befc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1048] @ 39beb4 │ │ │ │ + ldr r2, [pc, #-1048] @ 39bf00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1072] @ 39beb8 │ │ │ │ + ldr r2, [pc, #-1072] @ 39bf04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1096] @ 39bebc │ │ │ │ + ldr r2, [pc, #-1096] @ 39bf08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1120] @ 39bec0 │ │ │ │ + ldr r2, [pc, #-1120] @ 39bf0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1144] @ 39bec4 │ │ │ │ + ldr r2, [pc, #-1144] @ 39bf10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1168] @ 39bec8 │ │ │ │ + ldr r2, [pc, #-1168] @ 39bf14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1192] @ 39becc │ │ │ │ + ldr r3, [pc, #-1192] @ 39bf18 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39d39c │ │ │ │ + bhi 39d3e8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0aec │ │ │ │ + bhi 3a0b38 │ │ │ │ sub r3, r3, #99 @ 0x63 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ddf0 │ │ │ │ + bhi 39de3c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0b34 │ │ │ │ + bhi 3a0b80 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0bac │ │ │ │ + bhi 3a0bf8 │ │ │ │ cmp r1, #3072 @ 0xc00 │ │ │ │ - bcs 3a0c1c │ │ │ │ + bcs 3a0c68 │ │ │ │ sub r3, r1, #3040 @ 0xbe0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-1276] @ 39bed0 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-1276] @ 39bf1c │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3949c4 │ │ │ │ - b 3948c0 │ │ │ │ + bne 394a10 │ │ │ │ + b 39490c │ │ │ │ cmp r1, #4000 @ 0xfa0 │ │ │ │ - bhi 39d32c │ │ │ │ + bhi 39d378 │ │ │ │ sub r3, r3, #72 @ 0x48 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3948c0 │ │ │ │ - ldr r3, [pc, #-1312] @ 39bed4 │ │ │ │ + bls 39490c │ │ │ │ + ldr r3, [pc, #-1312] @ 39bf20 │ │ │ │ sub r1, r1, #3968 @ 0xf80 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #4 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1348] @ 39bed8 │ │ │ │ + ldr r2, [pc, #-1348] @ 39bf24 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2c68 │ │ │ │ - ldr r2, [pc, #-1376] @ 39bedc │ │ │ │ + bne 3a2cb4 │ │ │ │ + ldr r2, [pc, #-1376] @ 39bf28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1400] @ 39bee0 │ │ │ │ + ldr r3, [pc, #-1400] @ 39bf2c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39d868 │ │ │ │ + bhi 39d8b4 │ │ │ │ cmp r1, #3712 @ 0xe80 │ │ │ │ - bcs 394fb4 │ │ │ │ + bcs 395000 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ef44 │ │ │ │ + bhi 39ef90 │ │ │ │ cmp r1, #3648 @ 0xe40 │ │ │ │ - bcs 39ef3c │ │ │ │ + bcs 39ef88 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39eef8 │ │ │ │ + bhi 39ef44 │ │ │ │ cmp r1, #3584 @ 0xe00 │ │ │ │ - bcc 3948c0 │ │ │ │ + bcc 39490c │ │ │ │ sub r3, r1, #3584 @ 0xe00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-1320] @ 39bf80 │ │ │ │ + ldr r2, [pc, #-1320] @ 39bfcc │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cb3c │ │ │ │ - ldr r2, [pc, #-1488] @ 39bee4 │ │ │ │ + bne 39cb88 │ │ │ │ + ldr r2, [pc, #-1488] @ 39bf30 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cbe0 │ │ │ │ - ldr r2, [pc, #-1496] @ 39bee8 │ │ │ │ + bne 39cc2c │ │ │ │ + ldr r2, [pc, #-1496] @ 39bf34 │ │ │ │ tst r3, r2 │ │ │ │ - bne 394fec │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #-1508] @ 39beec │ │ │ │ + bne 395038 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #-1508] @ 39bf38 │ │ │ │ sub r1, r1, #4992 @ 0x1380 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #4 │ │ │ │ cmp r1, #48 @ 0x30 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1544] @ 39bef0 │ │ │ │ + ldr r2, [pc, #-1544] @ 39bf3c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2448 │ │ │ │ - ldr r2, [pc, #-1572] @ 39bef4 │ │ │ │ + bne 3a2494 │ │ │ │ + ldr r2, [pc, #-1572] @ 39bf40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1588] @ 39bef8 │ │ │ │ + ldr r2, [pc, #-1588] @ 39bf44 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39491c │ │ │ │ - ldr r2, [pc, #-1596] @ 39befc │ │ │ │ + b 394968 │ │ │ │ + ldr r2, [pc, #-1596] @ 39bf48 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a24f0 │ │ │ │ - ldr r2, [pc, #-1624] @ 39bf00 │ │ │ │ + bne 3a253c │ │ │ │ + ldr r2, [pc, #-1624] @ 39bf4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1640] @ 39bf04 │ │ │ │ + ldr r2, [pc, #-1640] @ 39bf50 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a24d8 │ │ │ │ - ldr r2, [pc, #-1668] @ 39bf08 │ │ │ │ + bne 3a2524 │ │ │ │ + ldr r2, [pc, #-1668] @ 39bf54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1684] @ 39bf0c │ │ │ │ + ldr r2, [pc, #-1684] @ 39bf58 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a24c0 │ │ │ │ - ldr r2, [pc, #-1712] @ 39bf10 │ │ │ │ + bne 3a250c │ │ │ │ + ldr r2, [pc, #-1712] @ 39bf5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1728] @ 39bf14 │ │ │ │ + ldr r2, [pc, #-1728] @ 39bf60 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3a24a8 │ │ │ │ - ldr r2, [pc, #-1756] @ 39bf18 │ │ │ │ + bne 3a24f4 │ │ │ │ + ldr r2, [pc, #-1756] @ 39bf64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1772] @ 39bf1c │ │ │ │ + ldr r2, [pc, #-1772] @ 39bf68 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3a2490 │ │ │ │ - ldr r2, [pc, #-1800] @ 39bf20 │ │ │ │ + bne 3a24dc │ │ │ │ + ldr r2, [pc, #-1800] @ 39bf6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1816] @ 39bf24 │ │ │ │ + ldr r2, [pc, #-1816] @ 39bf70 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 3a2478 │ │ │ │ - ldr r2, [pc, #-1844] @ 39bf28 │ │ │ │ + bne 3a24c4 │ │ │ │ + ldr r2, [pc, #-1844] @ 39bf74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1860] @ 39bf2c │ │ │ │ + ldr r2, [pc, #-1860] @ 39bf78 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 3a2460 │ │ │ │ - ldr r2, [pc, #-1888] @ 39bf30 │ │ │ │ + bne 3a24ac │ │ │ │ + ldr r2, [pc, #-1888] @ 39bf7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1904] @ 39bf34 │ │ │ │ + ldr r2, [pc, #-1904] @ 39bf80 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - beq 394734 │ │ │ │ - b 394934 │ │ │ │ - ldr r2, [pc, #-1936] @ 39bf38 │ │ │ │ + beq 394780 │ │ │ │ + b 394980 │ │ │ │ + ldr r2, [pc, #-1936] @ 39bf84 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a1490 │ │ │ │ + bhi 3a14dc │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396980 │ │ │ │ - ldr r3, [pc, #-1972] @ 39bf3c │ │ │ │ + beq 3969cc │ │ │ │ + ldr r3, [pc, #-1972] @ 39bf88 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3a4194 │ │ │ │ + bhi 3a41e0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2004] @ 39bf40 │ │ │ │ + ldr r2, [pc, #-2004] @ 39bf8c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a1970 │ │ │ │ - ldr r3, [pc, #-2032] @ 39bf44 │ │ │ │ + bhi 3a19bc │ │ │ │ + ldr r3, [pc, #-2032] @ 39bf90 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a0d28 │ │ │ │ + bhi 3a0d74 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2064] @ 39bf48 │ │ │ │ + ldr r2, [pc, #-2064] @ 39bf94 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a1938 │ │ │ │ - ldr r3, [pc, #-2092] @ 39bf4c │ │ │ │ + bhi 3a1984 │ │ │ │ + ldr r3, [pc, #-2092] @ 39bf98 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a0d28 │ │ │ │ + bhi 3a0d74 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2124] @ 39bf50 │ │ │ │ + ldr r2, [pc, #-2124] @ 39bf9c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a18c8 │ │ │ │ - ldr r3, [pc, #-2152] @ 39bf54 │ │ │ │ + bhi 3a1914 │ │ │ │ + ldr r3, [pc, #-2152] @ 39bfa0 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a0d28 │ │ │ │ + bhi 3a0d74 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-2184] @ 39bf58 │ │ │ │ + ldr r3, [pc, #-2184] @ 39bfa4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3951f0 │ │ │ │ - bhi 395228 │ │ │ │ + beq 39523c │ │ │ │ + bhi 395274 │ │ │ │ sub r3, r3, #36 @ 0x24 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ead0 │ │ │ │ + bhi 39eb1c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0718 │ │ │ │ + bhi 3a0764 │ │ │ │ sub r3, r1, #8960 @ 0x2300 │ │ │ │ sub r3, r3, #36 @ 0x24 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-2216] @ 39bf78 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-2216] @ 39bfc4 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #-2264] @ 39bf5c │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #-2264] @ 39bfa8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dc30 │ │ │ │ + bhi 39dc7c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0050 │ │ │ │ + bhi 3a009c │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fc2c │ │ │ │ + bhi 39fc78 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fc08 │ │ │ │ + bhi 39fc54 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fb98 │ │ │ │ + bhi 39fbe4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3948c0 │ │ │ │ + bls 39490c │ │ │ │ sub r3, r1, #15552 @ 0x3cc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2316] @ 39bf78 │ │ │ │ + ldr r2, [pc, #-2316] @ 39bfc4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #-2368] @ 39bf60 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #-2368] @ 39bfac │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dcf0 │ │ │ │ + bhi 39dd3c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a00b4 │ │ │ │ + bhi 3a0100 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a01b4 │ │ │ │ + bhi 3a0200 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0190 │ │ │ │ + bhi 3a01dc │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a011c │ │ │ │ + bhi 3a0168 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3948c0 │ │ │ │ + bls 39490c │ │ │ │ sub r3, r1, #14400 @ 0x3840 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2424] @ 39bf78 │ │ │ │ + ldr r2, [pc, #-2424] @ 39bfc4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #-2472] @ 39bf64 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #-2472] @ 39bfb0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dbb0 │ │ │ │ + bhi 39dbfc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a000c │ │ │ │ + bhi 3a0058 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fe90 │ │ │ │ + bhi 39fedc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fe6c │ │ │ │ + bhi 39feb8 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fdfc │ │ │ │ + bhi 39fe48 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3948c0 │ │ │ │ + bls 39490c │ │ │ │ sub r3, r1, #13824 @ 0x3600 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2532] @ 39bf78 │ │ │ │ + ldr r2, [pc, #-2532] @ 39bfc4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #-2576] @ 39bf68 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #-2576] @ 39bfb4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39daf0 │ │ │ │ + bhi 39db3c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fd98 │ │ │ │ + bhi 39fde4 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0308 │ │ │ │ + bhi 3a0354 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a02e4 │ │ │ │ + bhi 3a0330 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0684 │ │ │ │ + bhi 3a06d0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3948c0 │ │ │ │ + bls 39490c │ │ │ │ sub r3, r1, #14976 @ 0x3a80 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2640] @ 39bf78 │ │ │ │ + ldr r2, [pc, #-2640] @ 39bfc4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #-2680] @ 39bf6c │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #-2680] @ 39bfb8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ebc4 │ │ │ │ + bhi 39ec10 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3948c0 │ │ │ │ + bls 39490c │ │ │ │ sub r3, r1, #6592 @ 0x19c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2700] @ 39bf78 │ │ │ │ + ldr r2, [pc, #-2700] @ 39bfc4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 394714 │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #-2736] @ 39bf70 │ │ │ │ + bne 394760 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #-2736] @ 39bfbc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39db70 │ │ │ │ + bhi 39dbbc │ │ │ │ cmp r1, #16256 @ 0x3f80 │ │ │ │ - bcs 39ffec │ │ │ │ + bcs 3a0038 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ff24 │ │ │ │ + bhi 39ff70 │ │ │ │ cmp r1, #16192 @ 0x3f40 │ │ │ │ - bcs 39ff04 │ │ │ │ + bcs 39ff50 │ │ │ │ sub r3, r1, #16128 @ 0x3f00 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-2792] @ 39bf78 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-2792] @ 39bfc4 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #-2816] @ 39bf74 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #-2816] @ 39bfc0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dab0 │ │ │ │ + bhi 39dafc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fd74 │ │ │ │ + bhi 39fdc0 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0398 │ │ │ │ + bhi 3a03e4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #13312 @ 0x3400 │ │ │ │ - bhi 3a0378 │ │ │ │ + bhi 3a03c4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-2880] @ 39bf78 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-2880] @ 39bfc4 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ cmp r1, #828 @ 0x33c │ │ │ │ - bls 3988b4 │ │ │ │ + bls 398900 │ │ │ │ sub r3, r1, #832 @ 0x340 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-2928] @ 39bf78 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-2928] @ 39bfc4 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 394b70 │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #-2944] @ 39bf7c │ │ │ │ + bne 394bbc │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #-2944] @ 39bfc8 │ │ │ │ sub r1, r1, #3408 @ 0xd50 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #12 │ │ │ │ cmp r1, #32 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r1, #3776 @ 0xec0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-3000] @ 39bf80 │ │ │ │ + ldr r2, [pc, #-3000] @ 39bfcc │ │ │ │ tst r3, r2 │ │ │ │ - beq 394fd4 │ │ │ │ - ldr r2, [pc, #-3008] @ 39bf84 │ │ │ │ - ldr r8, [pc, #-3008] @ 39bf88 │ │ │ │ + beq 395020 │ │ │ │ + ldr r2, [pc, #-3008] @ 39bfd0 │ │ │ │ + ldr r8, [pc, #-3008] @ 39bfd4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3056] @ 39bf8c │ │ │ │ + ldr r2, [pc, #-3056] @ 39bfd8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ @@ -885414,1877 +885433,1877 @@ │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3344 @ 0xd10 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-3128] @ 39bf90 │ │ │ │ + ldr r2, [pc, #-3128] @ 39bfdc │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 39cb3c │ │ │ │ - ldr r2, [pc, #-3140] @ 39bf94 │ │ │ │ + bne 39cb88 │ │ │ │ + ldr r2, [pc, #-3140] @ 39bfe0 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3948c0 │ │ │ │ - ldr r2, [pc, #-3152] @ 39bf98 │ │ │ │ - ldr r8, [pc, #-3152] @ 39bf9c │ │ │ │ + beq 39490c │ │ │ │ + ldr r2, [pc, #-3152] @ 39bfe4 │ │ │ │ + ldr r8, [pc, #-3152] @ 39bfe8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3200] @ 39bfa0 │ │ │ │ + ldr r2, [pc, #-3200] @ 39bfec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3248] @ 39bfa4 │ │ │ │ + ldr r2, [pc, #-3248] @ 39bff0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2c4c │ │ │ │ - ldr r2, [pc, #-3272] @ 39bfa8 │ │ │ │ + bne 3a2c98 │ │ │ │ + ldr r2, [pc, #-3272] @ 39bff4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3296] @ 39bfac │ │ │ │ + ldr r2, [pc, #-3296] @ 39bff8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2abc │ │ │ │ - ldr r2, [pc, #-3320] @ 39bfb0 │ │ │ │ + bne 3a2b08 │ │ │ │ + ldr r2, [pc, #-3320] @ 39bffc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3336] @ 39bfb4 │ │ │ │ + ldr r2, [pc, #-3336] @ 39c000 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a2aa4 │ │ │ │ - ldr r2, [pc, #-3364] @ 39bfb8 │ │ │ │ + bne 3a2af0 │ │ │ │ + ldr r2, [pc, #-3364] @ 39c004 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3380] @ 39bfbc │ │ │ │ + ldr r2, [pc, #-3380] @ 39c008 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3a2a8c │ │ │ │ - ldr r2, [pc, #-3408] @ 39bfc0 │ │ │ │ + bne 3a2ad8 │ │ │ │ + ldr r2, [pc, #-3408] @ 39c00c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3424] @ 39bfc4 │ │ │ │ + ldr r2, [pc, #-3424] @ 39c010 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3a2a74 │ │ │ │ - ldr r2, [pc, #-3452] @ 39bfc8 │ │ │ │ + bne 3a2ac0 │ │ │ │ + ldr r2, [pc, #-3452] @ 39c014 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3468] @ 39bfcc │ │ │ │ + ldr r2, [pc, #-3468] @ 39c018 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a2a5c │ │ │ │ - ldr r2, [pc, #-3496] @ 39bfd0 │ │ │ │ + bne 3a2aa8 │ │ │ │ + ldr r2, [pc, #-3496] @ 39c01c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3512] @ 39bfd4 │ │ │ │ + ldr r2, [pc, #-3512] @ 39c020 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3a2a44 │ │ │ │ - ldr r2, [pc, #-3540] @ 39bfd8 │ │ │ │ + bne 3a2a90 │ │ │ │ + ldr r2, [pc, #-3540] @ 39c024 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3556] @ 39bfdc │ │ │ │ + ldr r2, [pc, #-3556] @ 39c028 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 3a25b4 │ │ │ │ - ldr r2, [pc, #-3584] @ 39bfe0 │ │ │ │ + bne 3a2600 │ │ │ │ + ldr r2, [pc, #-3584] @ 39c02c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3600] @ 39bfe4 │ │ │ │ + ldr r2, [pc, #-3600] @ 39c030 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 3a259c │ │ │ │ - ldr r2, [pc, #-3628] @ 39bfe8 │ │ │ │ + bne 3a25e8 │ │ │ │ + ldr r2, [pc, #-3628] @ 39c034 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3644] @ 39bfec │ │ │ │ + ldr r2, [pc, #-3644] @ 39c038 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a2dd4 │ │ │ │ - ldr r2, [pc, #-3672] @ 39bff0 │ │ │ │ + bne 3a2e20 │ │ │ │ + ldr r2, [pc, #-3672] @ 39c03c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3688] @ 39bff4 │ │ │ │ + ldr r2, [pc, #-3688] @ 39c040 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 3a2dbc │ │ │ │ - ldr r2, [pc, #-3716] @ 39bff8 │ │ │ │ + bne 3a2e08 │ │ │ │ + ldr r2, [pc, #-3716] @ 39c044 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3732] @ 39bffc │ │ │ │ + ldr r2, [pc, #-3732] @ 39c048 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2048 @ 0x800 │ │ │ │ - bne 3a2da4 │ │ │ │ - ldr r2, [pc, #-3760] @ 39c000 │ │ │ │ + bne 3a2df0 │ │ │ │ + ldr r2, [pc, #-3760] @ 39c04c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3776] @ 39c004 │ │ │ │ + ldr r2, [pc, #-3776] @ 39c050 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3a2d8c │ │ │ │ - ldr r2, [pc, #-3804] @ 39c008 │ │ │ │ + bne 3a2dd8 │ │ │ │ + ldr r2, [pc, #-3804] @ 39c054 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3820] @ 39c00c │ │ │ │ + ldr r2, [pc, #-3820] @ 39c058 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8192 @ 0x2000 │ │ │ │ - bne 3a2d74 │ │ │ │ - ldr r2, [pc, #-3848] @ 39c010 │ │ │ │ + bne 3a2dc0 │ │ │ │ + ldr r2, [pc, #-3848] @ 39c05c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3864] @ 39c014 │ │ │ │ + ldr r2, [pc, #-3864] @ 39c060 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ - bne 3a2d5c │ │ │ │ - ldr r2, [pc, #-3892] @ 39c018 │ │ │ │ + bne 3a2da8 │ │ │ │ + ldr r2, [pc, #-3892] @ 39c064 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3908] @ 39c01c │ │ │ │ + ldr r2, [pc, #-3908] @ 39c068 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 3a2d44 │ │ │ │ - ldr r2, [pc, #-3936] @ 39c020 │ │ │ │ + bne 3a2d90 │ │ │ │ + ldr r2, [pc, #-3936] @ 39c06c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3952] @ 39c024 │ │ │ │ + ldr r2, [pc, #-3952] @ 39c070 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32768 @ 0x8000 │ │ │ │ - beq 394734 │ │ │ │ - b 394934 │ │ │ │ - ldr r2, [pc, #-3984] @ 39c028 │ │ │ │ - ldr r8, [pc, #-3984] @ 39c02c │ │ │ │ + beq 394780 │ │ │ │ + b 394980 │ │ │ │ + ldr r2, [pc, #-3984] @ 39c074 │ │ │ │ + ldr r8, [pc, #-3984] @ 39c078 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4032] @ 39c030 │ │ │ │ + ldr r2, [pc, #-4032] @ 39c07c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4080] @ 39c034 │ │ │ │ + ldr r2, [pc, #-4080] @ 39c080 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #4052] @ 39e00c │ │ │ │ + ldr r3, [pc, #4052] @ 39e058 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #15 │ │ │ │ - bhi 39d054 │ │ │ │ + bhi 39d0a0 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #4020] @ 39e010 │ │ │ │ + ldr r2, [pc, #4020] @ 39e05c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3992] @ 39e014 │ │ │ │ + ldr r2, [pc, #3992] @ 39e060 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3968] @ 39e018 │ │ │ │ + ldr r3, [pc, #3968] @ 39e064 │ │ │ │ sub r1, r1, #3520 @ 0xdc0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #12 │ │ │ │ cmp r1, #48 @ 0x30 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3932] @ 39e01c │ │ │ │ + ldr r2, [pc, #3932] @ 39e068 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3912] @ 39e020 │ │ │ │ + ldr r2, [pc, #3912] @ 39e06c │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #16515072 @ 0xfc0000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3880] @ 39e024 │ │ │ │ + ldr r2, [pc, #3880] @ 39e070 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3860] @ 39e028 │ │ │ │ + ldr r2, [pc, #3860] @ 39e074 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3832] @ 39e02c │ │ │ │ + ldr r2, [pc, #3832] @ 39e078 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3812] @ 39e030 │ │ │ │ + ldr r3, [pc, #3812] @ 39e07c │ │ │ │ and r8, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #7 │ │ │ │ - bhi 3a41c8 │ │ │ │ + bhi 3a4214 │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3784] @ 39e034 │ │ │ │ + ldr r2, [pc, #3784] @ 39e080 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3764] @ 39e038 │ │ │ │ + ldr r2, [pc, #3764] @ 39e084 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3736] @ 39e03c │ │ │ │ + ldr r2, [pc, #3736] @ 39e088 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3720] @ 39e040 │ │ │ │ + ldr r2, [pc, #3720] @ 39e08c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a22a8 │ │ │ │ - ldr r2, [pc, #3692] @ 39e044 │ │ │ │ + bne 3a22f4 │ │ │ │ + ldr r2, [pc, #3692] @ 39e090 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3676] @ 39e048 │ │ │ │ + ldr r2, [pc, #3676] @ 39e094 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 3a2290 │ │ │ │ - ldr r2, [pc, #3648] @ 39e04c │ │ │ │ + bne 3a22dc │ │ │ │ + ldr r2, [pc, #3648] @ 39e098 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3632] @ 39e050 │ │ │ │ - ldr r8, [pc, #3632] @ 39e054 │ │ │ │ + ldr r2, [pc, #3632] @ 39e09c │ │ │ │ + ldr r8, [pc, #3632] @ 39e0a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3584] @ 39e058 │ │ │ │ + ldr r2, [pc, #3584] @ 39e0a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3536] @ 39e05c │ │ │ │ + ldr r2, [pc, #3536] @ 39e0a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d1b0 │ │ │ │ - ldr r2, [pc, #3516] @ 39e060 │ │ │ │ + b 39d1fc │ │ │ │ + ldr r2, [pc, #3516] @ 39e0ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d1b0 │ │ │ │ - ldr r2, [pc, #3496] @ 39e064 │ │ │ │ + b 39d1fc │ │ │ │ + ldr r2, [pc, #3496] @ 39e0b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d1b0 │ │ │ │ - ldr r2, [pc, #3476] @ 39e068 │ │ │ │ + b 39d1fc │ │ │ │ + ldr r2, [pc, #3476] @ 39e0b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d1b0 │ │ │ │ - ldr r2, [pc, #3456] @ 39e06c │ │ │ │ + b 39d1fc │ │ │ │ + ldr r2, [pc, #3456] @ 39e0b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d1b0 │ │ │ │ - ldr r2, [pc, #3436] @ 39e070 │ │ │ │ + b 39d1fc │ │ │ │ + ldr r2, [pc, #3436] @ 39e0bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d1b0 │ │ │ │ - ldr r2, [pc, #3416] @ 39e074 │ │ │ │ + b 39d1fc │ │ │ │ + ldr r2, [pc, #3416] @ 39e0c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d1b0 │ │ │ │ + b 39d1fc │ │ │ │ sub r3, r1, #4000 @ 0xfa0 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ mov r8, #1 │ │ │ │ lsl r2, r8, r3 │ │ │ │ - ldr r1, [pc, #3364] @ 39e078 │ │ │ │ + ldr r1, [pc, #3364] @ 39e0c4 │ │ │ │ tst r2, r1 │ │ │ │ - bne 399fd4 │ │ │ │ + bne 39a020 │ │ │ │ cmp r3, #4 │ │ │ │ - bne 3a2284 │ │ │ │ - ldr r2, [pc, #3348] @ 39e07c │ │ │ │ + bne 3a22d0 │ │ │ │ + ldr r2, [pc, #3348] @ 39e0c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2268 │ │ │ │ - ldr r2, [pc, #3320] @ 39e080 │ │ │ │ + bne 3a22b4 │ │ │ │ + ldr r2, [pc, #3320] @ 39e0cc │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3296] @ 39e084 │ │ │ │ + ldr r3, [pc, #3296] @ 39e0d0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39e870 │ │ │ │ + bhi 39e8bc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39cba8 │ │ │ │ + bhi 39cbf4 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3a0bc8 │ │ │ │ + bls 3a0c14 │ │ │ │ sub r3, r1, #3312 @ 0xcf0 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #3792] @ 39e2b8 │ │ │ │ + ldr r2, [pc, #3792] @ 39e304 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 39cbe0 │ │ │ │ - ldr r2, [pc, #3216] @ 39e088 │ │ │ │ + bne 39cc2c │ │ │ │ + ldr r2, [pc, #3216] @ 39e0d4 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 39cb3c │ │ │ │ + bne 39cb88 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3949c4 │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #3192] @ 39e08c │ │ │ │ + bne 394a10 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #3192] @ 39e0d8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39eb90 │ │ │ │ + bhi 39ebdc │ │ │ │ cmp r1, #2912 @ 0xb60 │ │ │ │ - bcs 3a09d0 │ │ │ │ + bcs 3a0a1c │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a09a8 │ │ │ │ + bhi 3a09f4 │ │ │ │ cmp r1, #2848 @ 0xb20 │ │ │ │ - bcs 3a0988 │ │ │ │ + bcs 3a09d4 │ │ │ │ sub r3, r1, #2816 @ 0xb00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #3696] @ 39e2c0 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #3696] @ 39e30c │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3949c4 │ │ │ │ - b 3948c0 │ │ │ │ + bne 394a10 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #384 @ 0x180 │ │ │ │ - ldr r2, [pc, #3112] @ 39e090 │ │ │ │ + ldr r2, [pc, #3112] @ 39e0dc │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 39d710 │ │ │ │ + bne 39d75c │ │ │ │ cmp r1, #392 @ 0x188 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #3084] @ 39e094 │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #3084] @ 39e0e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3064] @ 39e098 │ │ │ │ + ldr r2, [pc, #3064] @ 39e0e4 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r1, r1, #520 @ 0x208 │ │ │ │ lsl r3, r1, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r3, [pc, #3016] @ 39e09c │ │ │ │ + bhi 39490c │ │ │ │ + ldr r3, [pc, #3016] @ 39e0e8 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #20 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2988] @ 39e0a0 │ │ │ │ + ldr r2, [pc, #2988] @ 39e0ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1e44 │ │ │ │ - ldr r2, [pc, #2960] @ 39e0a4 │ │ │ │ + bne 3a1e90 │ │ │ │ + ldr r2, [pc, #2960] @ 39e0f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2944] @ 39e0a8 │ │ │ │ + ldr r2, [pc, #2944] @ 39e0f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a1e2c │ │ │ │ - ldr r2, [pc, #2916] @ 39e0ac │ │ │ │ + bne 3a1e78 │ │ │ │ + ldr r2, [pc, #2916] @ 39e0f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2900] @ 39e0b0 │ │ │ │ + ldr r2, [pc, #2900] @ 39e0fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3a1e14 │ │ │ │ - ldr r2, [pc, #2872] @ 39e0b4 │ │ │ │ + bne 3a1e60 │ │ │ │ + ldr r2, [pc, #2872] @ 39e100 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2856] @ 39e0b8 │ │ │ │ + ldr r2, [pc, #2856] @ 39e104 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a1dfc │ │ │ │ - ldr r2, [pc, #2828] @ 39e0bc │ │ │ │ + bne 3a1e48 │ │ │ │ + ldr r2, [pc, #2828] @ 39e108 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2812] @ 39e0c0 │ │ │ │ + ldr r2, [pc, #2812] @ 39e10c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - beq 394734 │ │ │ │ - b 394934 │ │ │ │ - ldr r2, [pc, #2780] @ 39e0c4 │ │ │ │ + beq 394780 │ │ │ │ + b 394980 │ │ │ │ + ldr r2, [pc, #2780] @ 39e110 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3968ac │ │ │ │ - ldr r2, [pc, #2768] @ 39e0c8 │ │ │ │ - ldr r8, [pc, #2768] @ 39e0cc │ │ │ │ - ldr r9, [pc, #2768] @ 39e0d0 │ │ │ │ + b 3968f8 │ │ │ │ + ldr r2, [pc, #2768] @ 39e114 │ │ │ │ + ldr r8, [pc, #2768] @ 39e118 │ │ │ │ + ldr r9, [pc, #2768] @ 39e11c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ add r8, pc, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, r9 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2724] @ 39e0d4 │ │ │ │ + ldr r2, [pc, #2724] @ 39e120 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ and r3, r9, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2684] @ 39e0d8 │ │ │ │ + ldr r2, [pc, #2684] @ 39e124 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 396fd4 │ │ │ │ - ldr r2, [pc, #2672] @ 39e0dc │ │ │ │ + b 397020 │ │ │ │ + ldr r2, [pc, #2672] @ 39e128 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2652] @ 39e0e0 │ │ │ │ + ldr r2, [pc, #2652] @ 39e12c │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2628] @ 39e0e4 │ │ │ │ + ldr r2, [pc, #2628] @ 39e130 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - beq 394734 │ │ │ │ - b 394934 │ │ │ │ - ldr r3, [pc, #2596] @ 39e0e8 │ │ │ │ + beq 394780 │ │ │ │ + b 394980 │ │ │ │ + ldr r3, [pc, #2596] @ 39e134 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0d08 │ │ │ │ + bhi 3a0d54 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3a0cf0 │ │ │ │ + bls 3a0d3c │ │ │ │ sub r3, r1, #8320 @ 0x2080 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #2568] @ 39e0ec │ │ │ │ + ldr r2, [pc, #2568] @ 39e138 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 394b70 │ │ │ │ - ldr r3, [pc, #2548] @ 39e0f0 │ │ │ │ + bne 394bbc │ │ │ │ + ldr r3, [pc, #2548] @ 39e13c │ │ │ │ cmp r1, r3 │ │ │ │ - beq 39d940 │ │ │ │ + beq 39d98c │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 394558 │ │ │ │ - b 3948c0 │ │ │ │ - ldr r2, [pc, #2524] @ 39e0f4 │ │ │ │ + beq 3945a4 │ │ │ │ + b 39490c │ │ │ │ + ldr r2, [pc, #2524] @ 39e140 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2504] @ 39e0f8 │ │ │ │ + ldr r2, [pc, #2504] @ 39e144 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3504 @ 0xdb0 │ │ │ │ sub r3, r3, #4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #2452] @ 39e0fc │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #2452] @ 39e148 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 394714 │ │ │ │ + bne 394760 │ │ │ │ cmp r3, #8 │ │ │ │ - bne 394e98 │ │ │ │ - ldr r2, [pc, #2432] @ 39e100 │ │ │ │ + bne 394ee4 │ │ │ │ + ldr r2, [pc, #2432] @ 39e14c │ │ │ │ lsl r8, r5, #16 │ │ │ │ lsr r8, r8, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - beq 3a2584 │ │ │ │ + beq 3a25d0 │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3a256c │ │ │ │ - ldr r2, [pc, #2388] @ 39e104 │ │ │ │ + beq 3a25b8 │ │ │ │ + ldr r2, [pc, #2388] @ 39e150 │ │ │ │ mov r3, r8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2368] @ 39e108 │ │ │ │ + ldr r2, [pc, #2368] @ 39e154 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2348] @ 39e10c │ │ │ │ + ldr r3, [pc, #2348] @ 39e158 │ │ │ │ lsr r5, r5, #16 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #3 │ │ │ │ - bhi 3a40e4 │ │ │ │ + bhi 3a4130 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2320] @ 39e110 │ │ │ │ + ldr r2, [pc, #2320] @ 39e15c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2296] @ 39e114 │ │ │ │ + ldr r2, [pc, #2296] @ 39e160 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2272] @ 39e118 │ │ │ │ + ldr r2, [pc, #2272] @ 39e164 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2248] @ 39e11c │ │ │ │ + ldr r2, [pc, #2248] @ 39e168 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2224] @ 39e120 │ │ │ │ + ldr r3, [pc, #2224] @ 39e16c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ef88 │ │ │ │ + bhi 39efd4 │ │ │ │ cmp r1, #3776 @ 0xec0 │ │ │ │ - bcs 39cb1c │ │ │ │ + bcs 39cb68 │ │ │ │ sub r3, r1, #3744 @ 0xea0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #2716] @ 39e33c │ │ │ │ + ldr r2, [pc, #2716] @ 39e388 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cb3c │ │ │ │ - ldr r2, [pc, #2708] @ 39e340 │ │ │ │ + bne 39cb88 │ │ │ │ + ldr r2, [pc, #2708] @ 39e38c │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cbe0 │ │ │ │ - ldr r2, [pc, #2700] @ 39e344 │ │ │ │ + bne 39cc2c │ │ │ │ + ldr r2, [pc, #2700] @ 39e390 │ │ │ │ tst r3, r2 │ │ │ │ - bne 394fec │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #2140] @ 39e124 │ │ │ │ + bne 395038 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #2140] @ 39e170 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a365c │ │ │ │ + bhi 3a36a8 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3a1ad0 │ │ │ │ + bls 3a1b1c │ │ │ │ sub r3, r1, #8512 @ 0x2140 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #2052] @ 39e0ec │ │ │ │ + ldr r2, [pc, #2052] @ 39e138 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 394b70 │ │ │ │ - ldr r3, [pc, #2088] @ 39e128 │ │ │ │ + bne 394bbc │ │ │ │ + ldr r3, [pc, #2088] @ 39e174 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 39d940 │ │ │ │ + beq 39d98c │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 394558 │ │ │ │ - b 3948c0 │ │ │ │ + beq 3945a4 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #8384 @ 0x20c0 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #1992] @ 39e0ec │ │ │ │ + ldr r2, [pc, #1992] @ 39e138 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 394b70 │ │ │ │ - ldr r3, [pc, #2032] @ 39e12c │ │ │ │ + bne 394bbc │ │ │ │ + ldr r3, [pc, #2032] @ 39e178 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 39454c │ │ │ │ - ldr r2, [pc, #2024] @ 39e130 │ │ │ │ + bne 394598 │ │ │ │ + ldr r2, [pc, #2024] @ 39e17c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2004] @ 39e134 │ │ │ │ + ldr r2, [pc, #2004] @ 39e180 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #8256 @ 0x2040 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #1892] @ 39e0ec │ │ │ │ + ldr r2, [pc, #1892] @ 39e138 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 394b70 │ │ │ │ - ldr r3, [pc, #1944] @ 39e138 │ │ │ │ + bne 394bbc │ │ │ │ + ldr r3, [pc, #1944] @ 39e184 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 39454c │ │ │ │ - b 39d940 │ │ │ │ - ldr r3, [pc, #1932] @ 39e13c │ │ │ │ + bne 394598 │ │ │ │ + b 39d98c │ │ │ │ + ldr r3, [pc, #1932] @ 39e188 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39f308 │ │ │ │ + bhi 39f354 │ │ │ │ cmp r1, #13184 @ 0x3380 │ │ │ │ - bcs 39f78c │ │ │ │ + bcs 39f7d8 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 39467c │ │ │ │ + beq 3946c8 │ │ │ │ sub r3, r1, #13120 @ 0x3340 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #2512] @ 39e3b8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #2512] @ 39e404 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 39467c │ │ │ │ + bne 3946c8 │ │ │ │ cmp r3, #28 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #1856] @ 39e140 │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #1856] @ 39e18c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1836] @ 39e144 │ │ │ │ + ldr r2, [pc, #1836] @ 39e190 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1808] @ 39e148 │ │ │ │ + ldr r3, [pc, #1808] @ 39e194 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39bbd4 │ │ │ │ + bhi 39bc20 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #4160 @ 0x1040 │ │ │ │ - bhi 3a073c │ │ │ │ + bhi 3a0788 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #2148] @ 39e2c8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #2148] @ 39e314 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #1748] @ 39e14c │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #1748] @ 39e198 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a062c │ │ │ │ + bhi 3a0678 │ │ │ │ cmp r1, #15488 @ 0x3c80 │ │ │ │ - bcs 3a060c │ │ │ │ + bcs 3a0658 │ │ │ │ sub r3, r1, #15424 @ 0x3c40 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #2084] @ 39e2c8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #2084] @ 39e314 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #1688] @ 39e150 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #1688] @ 39e19c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0350 │ │ │ │ + bhi 3a039c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #13440 @ 0x3480 │ │ │ │ - bhi 3a0330 │ │ │ │ + bhi 3a037c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #2020] @ 39e2c8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #2020] @ 39e314 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #1628] @ 39e154 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #1628] @ 39e1a0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fe44 │ │ │ │ + bhi 39fe90 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #15168 @ 0x3b40 │ │ │ │ - bhi 39fe24 │ │ │ │ + bhi 39fe70 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1956] @ 39e2c8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1956] @ 39e314 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #1568] @ 39e158 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #1568] @ 39e1a4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ff70 │ │ │ │ + bhi 39ffbc │ │ │ │ cmp r1, #14912 @ 0x3a40 │ │ │ │ - bcs 39ff50 │ │ │ │ + bcs 39ff9c │ │ │ │ sub r3, r1, #14848 @ 0x3a00 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1892] @ 39e2c8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1892] @ 39e314 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #1508] @ 39e15c │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #1508] @ 39e1a8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fed8 │ │ │ │ + bhi 39ff24 │ │ │ │ cmp r1, #16320 @ 0x3fc0 │ │ │ │ - bcs 39feb8 │ │ │ │ + bcs 39ff04 │ │ │ │ sub r3, r1, #16256 @ 0x3f80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1828] @ 39e2c8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1828] @ 39e314 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #1448] @ 39e160 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #1448] @ 39e1ac │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fbe0 │ │ │ │ + bhi 39fc2c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #14016 @ 0x36c0 │ │ │ │ - bhi 39fbc0 │ │ │ │ + bhi 39fc0c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1764] @ 39e2c8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1764] @ 39e314 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #1388] @ 39e164 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #1388] @ 39e1b0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fc74 │ │ │ │ + bhi 39fcc0 │ │ │ │ cmp r1, #14336 @ 0x3800 │ │ │ │ - bcs 39fc54 │ │ │ │ + bcs 39fca0 │ │ │ │ sub r3, r1, #14272 @ 0x37c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1700] @ 39e2c8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1700] @ 39e314 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #1328] @ 39e168 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #1328] @ 39e1b4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fd0c │ │ │ │ + bhi 39fd58 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #15744 @ 0x3d80 │ │ │ │ - bhi 39fcec │ │ │ │ + bhi 39fd38 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1636] @ 39e2c8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1636] @ 39e314 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #1268] @ 39e16c │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #1268] @ 39e1b8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0164 │ │ │ │ + bhi 3a01b0 │ │ │ │ cmp r1, #16064 @ 0x3ec0 │ │ │ │ - bcs 3a0144 │ │ │ │ + bcs 3a0190 │ │ │ │ sub r3, r1, #16000 @ 0x3e80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1572] @ 39e2c8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1572] @ 39e314 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #1208] @ 39e170 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #1208] @ 39e1bc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a01fc │ │ │ │ + bhi 3a0248 │ │ │ │ cmp r1, #13760 @ 0x35c0 │ │ │ │ - bcs 3a01dc │ │ │ │ + bcs 3a0228 │ │ │ │ sub r3, r1, #13696 @ 0x3580 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1508] @ 39e2c8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1508] @ 39e314 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #1148] @ 39e174 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #1148] @ 39e1c0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a06cc │ │ │ │ + bhi 3a0718 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #14592 @ 0x3900 │ │ │ │ - bhi 3a06ac │ │ │ │ + bhi 3a06f8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1444] @ 39e2c8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1444] @ 39e314 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #1088] @ 39e178 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #1088] @ 39e1c4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0ac4 │ │ │ │ + bhi 3a0b10 │ │ │ │ cmp r1, #2720 @ 0xaa0 │ │ │ │ - bcs 3a0abc │ │ │ │ + bcs 3a0b08 │ │ │ │ sub r3, r1, #2688 @ 0xa80 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1376] @ 39e2c0 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1376] @ 39e30c │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3949c4 │ │ │ │ - b 3948c0 │ │ │ │ + bne 394a10 │ │ │ │ + b 39490c │ │ │ │ sub ip, r1, #4864 @ 0x1300 │ │ │ │ sub ip, ip, #28 │ │ │ │ - ldr lr, [pc, #1456] @ 39e32c │ │ │ │ + ldr lr, [pc, #1456] @ 39e378 │ │ │ │ lsl ip, ip, #16 │ │ │ │ lsr ip, ip, #16 │ │ │ │ mov r8, #1 │ │ │ │ ands lr, lr, r8, lsl ip │ │ │ │ - bne 3949c4 │ │ │ │ + bne 394a10 │ │ │ │ cmp r1, r2 │ │ │ │ - beq 39fa64 │ │ │ │ - ldr r2, [pc, #992] @ 39e17c │ │ │ │ + beq 39fab0 │ │ │ │ + ldr r2, [pc, #992] @ 39e1c8 │ │ │ │ cmp r1, r2 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #984] @ 39e180 │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #984] @ 39e1cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - beq 395850 │ │ │ │ - ldr r2, [pc, #964] @ 39e184 │ │ │ │ + beq 39589c │ │ │ │ + ldr r2, [pc, #964] @ 39e1d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 395864 │ │ │ │ - ldr r2, [pc, #944] @ 39e188 │ │ │ │ + b 3958b0 │ │ │ │ + ldr r2, [pc, #944] @ 39e1d4 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #916] @ 39e18c │ │ │ │ + ldr r3, [pc, #916] @ 39e1d8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0b5c │ │ │ │ + bhi 3a0ba8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0b48 │ │ │ │ + bhi 3a0b94 │ │ │ │ sub r3, r1, #3152 @ 0xc50 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3949c4 │ │ │ │ - ldr r2, [pc, #1272] @ 39e33c │ │ │ │ + bne 394a10 │ │ │ │ + ldr r2, [pc, #1272] @ 39e388 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39faec │ │ │ │ - ldr r2, [pc, #1264] @ 39e340 │ │ │ │ + bne 39fb38 │ │ │ │ + ldr r2, [pc, #1264] @ 39e38c │ │ │ │ tst r3, r2 │ │ │ │ - beq 3948c0 │ │ │ │ - ldr r2, [pc, #820] @ 39e190 │ │ │ │ - ldr r8, [pc, #820] @ 39e194 │ │ │ │ + beq 39490c │ │ │ │ + ldr r2, [pc, #820] @ 39e1dc │ │ │ │ + ldr r8, [pc, #820] @ 39e1e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #772] @ 39e198 │ │ │ │ + ldr r2, [pc, #772] @ 39e1e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r3, #15 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39f650 │ │ │ │ + bhi 39f69c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0a64 │ │ │ │ + bhi 3a0ab0 │ │ │ │ sub r3, r1, #8064 @ 0x1f80 │ │ │ │ sub r3, r3, #60 @ 0x3c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #948] @ 39e2b4 │ │ │ │ + ldr r2, [pc, #948] @ 39e300 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3964ac │ │ │ │ - ldr r2, [pc, #936] @ 39e2b8 │ │ │ │ + bne 3964f8 │ │ │ │ + ldr r2, [pc, #936] @ 39e304 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 396548 │ │ │ │ - b 3948c0 │ │ │ │ + bne 396594 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #272 @ 0x110 │ │ │ │ - ldr r2, [pc, #960] @ 39e2e8 │ │ │ │ + ldr r2, [pc, #960] @ 39e334 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 39467c │ │ │ │ + bne 3946c8 │ │ │ │ cmp r1, #296 @ 0x128 │ │ │ │ - beq 394558 │ │ │ │ + beq 3945a4 │ │ │ │ cmp r1, #292 @ 0x124 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #588] @ 39e19c │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #588] @ 39e1e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a325c │ │ │ │ + beq 3a32a8 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3a3240 │ │ │ │ + beq 3a328c │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a3224 │ │ │ │ - ldr r2, [pc, #540] @ 39e1a0 │ │ │ │ + beq 3a3270 │ │ │ │ + ldr r2, [pc, #540] @ 39e1ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #340 @ 0x154 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ cmp r1, #312 @ 0x138 │ │ │ │ - bcc 3a0cbc │ │ │ │ + bcc 3a0d08 │ │ │ │ sub r3, r1, #312 @ 0x138 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r1, #1 │ │ │ │ lsl r3, r1, r3 │ │ │ │ - ldr r2, [pc, #480] @ 39e1a4 │ │ │ │ + ldr r2, [pc, #480] @ 39e1f0 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 39467c │ │ │ │ + bne 3946c8 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - ldr r2, [pc, #460] @ 39e1a8 │ │ │ │ + beq 39490c │ │ │ │ + ldr r2, [pc, #460] @ 39e1f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #444] @ 39e1ac │ │ │ │ + ldr r3, [pc, #444] @ 39e1f8 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 3a40ac │ │ │ │ + bhi 3a40f8 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldrdeq r8, [lr], sl @ │ │ │ │ - addseq r6, sl, r4, ror #31 │ │ │ │ - addseq r2, sp, ip, lsl #5 │ │ │ │ - umlaleq r8, lr, sl, r2 │ │ │ │ - @ instruction: 0x009b9cb8 │ │ │ │ - addseq r2, sp, r4, asr #3 │ │ │ │ - addseq r2, sp, r4, ror r5 │ │ │ │ - addseq r2, sp, r8, lsl #3 │ │ │ │ - @ instruction: 0x009d24d4 │ │ │ │ - adceq r8, lr, r8, asr #4 │ │ │ │ - umullseq r2, sp, r0, r4 │ │ │ │ - addseq r2, sp, r8, lsl r1 │ │ │ │ - addseq r2, sp, ip, lsl sp │ │ │ │ - addseq r2, sp, ip, asr r4 │ │ │ │ - addseq r9, fp, r0, lsl #25 │ │ │ │ - addseq r2, sp, ip, lsr r4 │ │ │ │ - addseq r9, fp, ip, asr #24 │ │ │ │ - addseq r2, sp, r8, lsl r4 │ │ │ │ - addseq r2, sp, r8, rrx │ │ │ │ - @ instruction: 0x009d23f0 │ │ │ │ - @ instruction: 0x009d2bb4 │ │ │ │ - @ instruction: 0x009d2bf8 │ │ │ │ - addseq r2, sp, r4, asr #23 │ │ │ │ - umullseq r2, sp, r0, fp │ │ │ │ - addseq r2, sp, ip, ror #22 │ │ │ │ - addseq r2, sp, r8, lsl #23 │ │ │ │ - @ instruction: 0x009d2af8 │ │ │ │ + ldrdeq r8, [lr], r6 @ │ │ │ │ + @ instruction: 0x009a6fd8 │ │ │ │ + addseq r2, sp, r0, lsl #5 │ │ │ │ + umlaleq r8, lr, r6, r2 │ │ │ │ + addseq r9, fp, ip, lsr #25 │ │ │ │ + @ instruction: 0x009d21b8 │ │ │ │ + addseq r2, sp, r8, ror #10 │ │ │ │ + addseq r2, sp, ip, ror r1 │ │ │ │ + addseq r2, sp, r8, asr #9 │ │ │ │ + adceq r8, lr, r4, asr #4 │ │ │ │ + addseq r2, sp, r4, lsl #9 │ │ │ │ + addseq r2, sp, ip, lsl #2 │ │ │ │ + addseq r2, sp, r0, lsl sp │ │ │ │ + addseq r2, sp, r0, asr r4 │ │ │ │ + addseq r9, fp, r4, ror ip │ │ │ │ + addseq r2, sp, r0, lsr r4 │ │ │ │ + addseq r9, fp, r0, asr #24 │ │ │ │ + addseq r2, sp, ip, lsl #8 │ │ │ │ + addseq r2, sp, ip, asr r0 │ │ │ │ + addseq r2, sp, r4, ror #7 │ │ │ │ + addseq r2, sp, r8, lsr #23 │ │ │ │ + addseq r2, sp, ip, ror #23 │ │ │ │ + @ instruction: 0x009d2bb8 │ │ │ │ + addseq r2, sp, r4, lsl #23 │ │ │ │ + addseq r2, sp, r0, ror #22 │ │ │ │ + addseq r2, sp, ip, ror fp │ │ │ │ + addseq r2, sp, ip, ror #21 │ │ │ │ tstne r1, r0 │ │ │ │ - addseq r9, fp, r0, lsl sl │ │ │ │ - addseq r2, sp, r8, ror r3 │ │ │ │ + addseq r9, fp, r4, lsl #20 │ │ │ │ + addseq r2, sp, ip, ror #6 │ │ │ │ andeq r0, r0, r8, lsr sp │ │ │ │ mrseq r0, (UNDEF: 17) │ │ │ │ andeq r0, r0, r4, ror fp │ │ │ │ andeq r1, r1, r1, lsl r0 │ │ │ │ - @ instruction: 0x009b9ffc │ │ │ │ - @ instruction: 0x009d1dfc │ │ │ │ - adceq r7, lr, ip, asr #29 │ │ │ │ - addseq r1, sp, ip, lsl #11 │ │ │ │ - addseq r9, fp, r4, asr #18 │ │ │ │ - addseq r1, sp, ip, ror #10 │ │ │ │ - addseq r9, fp, r0, lsl r9 │ │ │ │ - addseq r1, sp, r4, asr r5 │ │ │ │ - @ instruction: 0x009b98dc │ │ │ │ - addseq r1, sp, r0, lsr r5 │ │ │ │ - addseq r9, fp, r8, lsr #17 │ │ │ │ - addseq r1, sp, r8, lsl #10 │ │ │ │ - addseq r1, sp, ip, asr r4 │ │ │ │ - addseq r1, sp, r4, lsl #8 │ │ │ │ - umullseq r1, sp, r4, ip │ │ │ │ + @ instruction: 0x009b9ff0 │ │ │ │ + @ instruction: 0x009d1df0 │ │ │ │ + adceq r7, lr, r8, asr #29 │ │ │ │ + addseq r1, sp, r0, lsl #11 │ │ │ │ + addseq r9, fp, r8, lsr r9 │ │ │ │ + addseq r1, sp, r0, ror #10 │ │ │ │ + addseq r9, fp, r4, lsl #18 │ │ │ │ + addseq r1, sp, r8, asr #10 │ │ │ │ + @ instruction: 0x009b98d0 │ │ │ │ + addseq r1, sp, r4, lsr #10 │ │ │ │ + umullseq r9, fp, ip, r8 │ │ │ │ + @ instruction: 0x009d14fc │ │ │ │ + addseq r1, sp, r0, asr r4 │ │ │ │ + @ instruction: 0x009d13f8 │ │ │ │ + addseq r1, sp, r8, lsl #25 │ │ │ │ strdeq r1, [r0], -pc @ │ │ │ │ - addseq r1, sp, r8, ror #7 │ │ │ │ - @ instruction: 0x009d13d4 │ │ │ │ - addseq r1, sp, r8, ror r3 │ │ │ │ - addseq r1, sp, r8, lsl ip │ │ │ │ - addseq r9, fp, r8, ror #23 │ │ │ │ + @ instruction: 0x009d13dc │ │ │ │ + addseq r1, sp, r8, asr #7 │ │ │ │ + addseq r1, sp, ip, ror #6 │ │ │ │ + addseq r1, sp, ip, lsl #24 │ │ │ │ + @ instruction: 0x009b9bdc │ │ │ │ andeq r2, r0, r0, lsr #1 │ │ │ │ tsteq r1, r1 │ │ │ │ muleq r0, r0, r0 │ │ │ │ - addseq r9, fp, ip, ror #26 │ │ │ │ - addseq r1, sp, ip, ror #22 │ │ │ │ + addseq r9, fp, r0, ror #26 │ │ │ │ + addseq r1, sp, r0, ror #22 │ │ │ │ andseq r1, r1, r1 │ │ │ │ - addseq r1, sp, r0, asr #28 │ │ │ │ - addseq r6, sl, ip, lsl #17 │ │ │ │ - addseq r1, sp, r8, lsl #28 │ │ │ │ - adceq r7, lr, r6, ror #23 │ │ │ │ - @ instruction: 0x009d1df4 │ │ │ │ - @ instruction: 0x009d1dd0 │ │ │ │ - @ instruction: 0x009d1db0 │ │ │ │ - addseq r1, sp, ip, lsl #27 │ │ │ │ + addseq r1, sp, r4, lsr lr │ │ │ │ + addseq r6, sl, r0, lsl #17 │ │ │ │ + @ instruction: 0x009d1dfc │ │ │ │ + adceq r7, lr, r2, ror #23 │ │ │ │ + addseq r1, sp, r8, ror #27 │ │ │ │ + addseq r1, sp, r4, asr #27 │ │ │ │ + addseq r1, sp, r4, lsr #27 │ │ │ │ + addseq r1, sp, r0, lsl #27 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ andeq r2, r0, r0, ror #2 │ │ │ │ andeq r2, r0, r0, asr r1 │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ - addseq r3, sp, r4, asr #23 │ │ │ │ - addseq r1, sp, ip, lsr r9 │ │ │ │ + @ instruction: 0x009d3bb8 │ │ │ │ + addseq r1, sp, r0, lsr r9 │ │ │ │ andeq r2, r0, r0, asr r0 │ │ │ │ muleq r0, ip, r3 │ │ │ │ - addseq r3, sp, ip, lsr #22 │ │ │ │ - addseq r1, sp, r4, lsl #17 │ │ │ │ + addseq r3, sp, r0, lsr #22 │ │ │ │ + addseq r1, sp, r8, ror r8 │ │ │ │ andeq r1, r0, ip, ror r0 │ │ │ │ muleq r0, ip, ip │ │ │ │ @ instruction: 0x000034bc │ │ │ │ andeq r3, r0, ip, ror fp │ │ │ │ andeq r3, r0, ip, asr sl │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, lsl r8 │ │ │ │ @ instruction: 0x00003dbc │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, lsr r9 │ │ │ │ @ instruction: 0x00000ab4 │ │ │ │ andeq r1, r0, r0, lsr r3 │ │ │ │ - @ instruction: 0x009d1eb4 │ │ │ │ - addseq ip, pc, r8, asr #6 │ │ │ │ - addseq r6, sl, r8, ror #4 │ │ │ │ + addseq r1, sp, r8, lsr #29 │ │ │ │ + addseq ip, pc, ip, lsr r3 @ │ │ │ │ + addseq r6, sl, ip, asr r2 │ │ │ │ muleq r0, r8, ip │ │ │ │ - addseq r1, sp, r4, asr #8 │ │ │ │ - addseq r1, sp, ip, lsr #8 │ │ │ │ - @ instruction: 0x009d0cd0 │ │ │ │ - addseq r8, fp, r4, lsl #29 │ │ │ │ - addseq r8, fp, ip, asr lr │ │ │ │ + addseq r1, sp, r8, lsr r4 │ │ │ │ + addseq r1, sp, r0, lsr #8 │ │ │ │ + addseq r0, sp, r4, asr #25 │ │ │ │ + addseq r8, fp, r8, ror lr │ │ │ │ + addseq r8, fp, r0, asr lr │ │ │ │ tstne r0, r0, lsl r1 │ │ │ │ - @ instruction: 0x009b8df8 │ │ │ │ - ldrdeq r7, [lr], sl @ │ │ │ │ - addseq r1, sp, r4, asr #11 │ │ │ │ - addseq r0, sp, r0, ror #28 │ │ │ │ - addseq r1, sp, r4, lsr #11 │ │ │ │ - umullseq r1, sp, r4, r5 │ │ │ │ - addseq r0, sp, ip, ror #27 │ │ │ │ + addseq r8, fp, ip, ror #27 │ │ │ │ + ldrdeq r7, [lr], r6 @ │ │ │ │ + @ instruction: 0x009d15b8 │ │ │ │ + addseq r0, sp, r4, asr lr │ │ │ │ + umullseq r1, sp, r8, r5 │ │ │ │ + addseq r1, sp, r8, lsl #11 │ │ │ │ + addseq r0, sp, r0, ror #27 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ - @ instruction: 0x009d0df8 │ │ │ │ - addseq r1, sp, r0, ror #10 │ │ │ │ - strdeq r6, [lr], ip @ │ │ │ │ - addseq r5, sl, r4, asr #22 │ │ │ │ - umullseq r1, sp, r4, r5 │ │ │ │ - ldrdeq r6, [lr], r8 @ │ │ │ │ - addseq r1, sp, r8, lsl #9 │ │ │ │ - addseq r1, sp, r8, asr r5 │ │ │ │ - addseq r1, sp, r4, asr r4 │ │ │ │ - addseq r1, sp, ip, lsr #8 │ │ │ │ - addseq r1, sp, r8, lsl #8 │ │ │ │ - addseq r1, sp, r4, ror #7 │ │ │ │ - addseq r1, sp, r0, asr #7 │ │ │ │ - umullseq r1, sp, ip, r3 │ │ │ │ - @ instruction: 0x009b8ab8 │ │ │ │ - addseq r8, fp, ip, lsr #18 │ │ │ │ - @ instruction: 0x009b88d0 │ │ │ │ - addseq r1, sp, r8, lsr r4 │ │ │ │ - @ instruction: 0x009b88b8 │ │ │ │ - addseq r8, fp, r4, lsl #17 │ │ │ │ - @ instruction: 0x009d0ad0 │ │ │ │ - addseq r0, sp, r0, lsr #21 │ │ │ │ + addseq r0, sp, ip, ror #27 │ │ │ │ + addseq r1, sp, r4, asr r5 │ │ │ │ + strdeq r6, [lr], r8 @ │ │ │ │ + addseq r5, sl, r8, lsr fp │ │ │ │ + addseq r1, sp, r8, lsl #11 │ │ │ │ + ldrdeq r6, [lr], r4 @ │ │ │ │ + addseq r1, sp, ip, ror r4 │ │ │ │ + addseq r1, sp, ip, asr #10 │ │ │ │ + addseq r1, sp, r8, asr #8 │ │ │ │ + addseq r1, sp, r0, lsr #8 │ │ │ │ + @ instruction: 0x009d13fc │ │ │ │ @ instruction: 0x009d13d8 │ │ │ │ @ instruction: 0x009d13b4 │ │ │ │ - addseq r0, sp, r4, lsl #21 │ │ │ │ - addseq r8, fp, r0, lsl #19 │ │ │ │ - addseq r1, sp, r0, asr r3 │ │ │ │ - addseq r1, sp, r8, lsr #6 │ │ │ │ - addseq r1, sp, r4, lsl #6 │ │ │ │ - addseq r8, fp, r8, asr #17 │ │ │ │ - addseq r1, sp, r4, asr #5 │ │ │ │ - umullseq r1, sp, r8, r2 │ │ │ │ + umullseq r1, sp, r0, r3 │ │ │ │ + addseq r8, fp, ip, lsr #21 │ │ │ │ + addseq r8, fp, r0, lsr #18 │ │ │ │ + addseq r8, fp, r4, asr #17 │ │ │ │ + addseq r1, sp, ip, lsr #8 │ │ │ │ + addseq r8, fp, ip, lsr #17 │ │ │ │ + addseq r8, fp, r8, ror r8 │ │ │ │ + addseq r0, sp, r4, asr #21 │ │ │ │ + umullseq r0, sp, r4, sl │ │ │ │ + addseq r1, sp, ip, asr #7 │ │ │ │ + addseq r1, sp, r8, lsr #7 │ │ │ │ + addseq r0, sp, r8, ror sl │ │ │ │ + addseq r8, fp, r4, ror r9 │ │ │ │ + addseq r1, sp, r4, asr #6 │ │ │ │ + addseq r1, sp, ip, lsl r3 │ │ │ │ + @ instruction: 0x009d12f8 │ │ │ │ + @ instruction: 0x009b88bc │ │ │ │ + @ instruction: 0x009d12b8 │ │ │ │ + addseq r1, sp, ip, lsl #5 │ │ │ │ ldrdeq r1, [r0], -r0 │ │ │ │ andseq r1, r1, r0, lsl r1 │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ - addseq r2, sp, r0, lsr #27 │ │ │ │ - addseq r0, sp, r4, asr #20 │ │ │ │ - addseq r0, sp, r0, asr #20 │ │ │ │ - addseq r0, sp, r0, ror #19 │ │ │ │ - addseq r0, sp, r4, lsl #5 │ │ │ │ - adceq r6, lr, ip, ror #21 │ │ │ │ - addseq r1, sp, r0, asr #21 │ │ │ │ - @ instruction: 0x009b84f0 │ │ │ │ - umullseq r1, sp, ip, sl │ │ │ │ - @ instruction: 0x009b84bc │ │ │ │ - addseq r1, sp, r8, ror sl │ │ │ │ - addseq r8, fp, r8, lsl #9 │ │ │ │ - addseq r1, sp, r4, asr sl │ │ │ │ - addseq r8, fp, r4, asr r4 │ │ │ │ - addseq r1, sp, r0, lsr sl │ │ │ │ - addseq r8, fp, r0, lsr #8 │ │ │ │ - addseq r1, sp, ip, lsl #20 │ │ │ │ - addseq r8, fp, ip, ror #7 │ │ │ │ - addseq r1, sp, r8, ror #19 │ │ │ │ - @ instruction: 0x009b83b8 │ │ │ │ - addseq r1, sp, r4, asr #19 │ │ │ │ - @ instruction: 0x009d0af4 │ │ │ │ - addseq r0, sp, ip, ror r7 │ │ │ │ + umullseq r2, sp, r4, sp │ │ │ │ + addseq r0, sp, r8, lsr sl │ │ │ │ + addseq r0, sp, r4, lsr sl │ │ │ │ + @ instruction: 0x009d09d4 │ │ │ │ + addseq r0, sp, r8, ror r2 │ │ │ │ + adceq r6, lr, r8, ror #21 │ │ │ │ + @ instruction: 0x009d1ab4 │ │ │ │ + addseq r8, fp, r4, ror #9 │ │ │ │ + umullseq r1, sp, r0, sl │ │ │ │ + @ instruction: 0x009b84b0 │ │ │ │ + addseq r1, sp, ip, ror #20 │ │ │ │ + addseq r8, fp, ip, ror r4 │ │ │ │ + addseq r1, sp, r8, asr #20 │ │ │ │ + addseq r8, fp, r8, asr #8 │ │ │ │ + addseq r1, sp, r4, lsr #20 │ │ │ │ + addseq r8, fp, r4, lsl r4 │ │ │ │ + addseq r1, sp, r0, lsl #20 │ │ │ │ + addseq r8, fp, r0, ror #7 │ │ │ │ + @ instruction: 0x009d19dc │ │ │ │ + addseq r8, fp, ip, lsr #7 │ │ │ │ + @ instruction: 0x009d19b8 │ │ │ │ + addseq r0, sp, r8, ror #21 │ │ │ │ + addseq r0, sp, r0, ror r7 │ │ │ │ andeq r1, r0, r8, ror pc │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ muleq r0, r4, fp │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ andeq r1, r0, ip, lsl sl │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - addseq r2, sp, r4, lsr r5 │ │ │ │ - addseq r8, fp, ip, lsr r2 │ │ │ │ - addseq r2, sp, r0, lsl r5 │ │ │ │ - addseq r8, fp, r8, lsl #4 │ │ │ │ - addseq r2, sp, ip, ror #9 │ │ │ │ - @ instruction: 0x009b81d4 │ │ │ │ - addseq r2, sp, ip, asr #9 │ │ │ │ + addseq r2, sp, r8, lsr #10 │ │ │ │ + addseq r8, fp, r0, lsr r2 │ │ │ │ + addseq r2, sp, r4, lsl #10 │ │ │ │ + @ instruction: 0x009b81fc │ │ │ │ + addseq r2, sp, r0, ror #9 │ │ │ │ + addseq r8, fp, r8, asr #3 │ │ │ │ + addseq r2, sp, r0, asr #9 │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ - addseq pc, ip, ip, asr #24 │ │ │ │ - adceq r6, lr, r2, asr r7 │ │ │ │ - addseq r5, sl, ip, lsr r3 │ │ │ │ - @ instruction: 0x009cfcb0 │ │ │ │ - addseq pc, ip, r8, lsl #25 │ │ │ │ - addseq pc, ip, r0, ror #24 │ │ │ │ - addseq pc, ip, r8, lsr ip @ │ │ │ │ - addseq pc, ip, r0, lsl ip @ │ │ │ │ - addseq pc, ip, r8, ror #23 │ │ │ │ - addseq pc, ip, r0, asr #23 │ │ │ │ - umullseq pc, ip, ip, fp @ │ │ │ │ - addseq pc, ip, r8, ror fp @ │ │ │ │ - addseq pc, ip, r4, asr fp @ │ │ │ │ - addseq pc, ip, r0, lsr fp @ │ │ │ │ - addseq pc, ip, ip, lsl #22 │ │ │ │ - addseq pc, ip, r8, asr #21 │ │ │ │ + addseq pc, ip, r0, asr #24 │ │ │ │ + adceq r6, lr, lr, asr #14 │ │ │ │ + addseq r5, sl, r0, lsr r3 │ │ │ │ + addseq pc, ip, r4, lsr #25 │ │ │ │ + addseq pc, ip, ip, ror ip @ │ │ │ │ + addseq pc, ip, r4, asr ip @ │ │ │ │ + addseq pc, ip, ip, lsr #24 │ │ │ │ + addseq pc, ip, r4, lsl #24 │ │ │ │ + @ instruction: 0x009cfbdc │ │ │ │ + @ instruction: 0x009cfbb4 │ │ │ │ + umullseq pc, ip, r0, fp @ │ │ │ │ + addseq pc, ip, ip, ror #22 │ │ │ │ + addseq pc, ip, r8, asr #22 │ │ │ │ + addseq pc, ip, r4, lsr #22 │ │ │ │ + addseq pc, ip, r0, lsl #22 │ │ │ │ + @ instruction: 0x009cfabc │ │ │ │ andeq r1, r0, r1, lsl r1 │ │ │ │ - addseq r0, sp, r4, ror #13 │ │ │ │ - addseq pc, ip, ip, lsr #23 │ │ │ │ - addseq pc, ip, r0, lsl #23 │ │ │ │ + @ instruction: 0x009d06d8 │ │ │ │ + addseq pc, ip, r0, lsr #23 │ │ │ │ + addseq pc, ip, r4, ror fp @ │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r1, r1 │ │ │ │ - umlaleq r6, lr, r6, r4 │ │ │ │ - @ instruction: 0x009cfedc │ │ │ │ - addseq r0, sp, r4, lsl #5 │ │ │ │ - umullseq pc, ip, r4, lr @ │ │ │ │ - addseq r0, sp, ip, asr #4 │ │ │ │ + umlaleq r6, lr, r2, r4 │ │ │ │ + @ instruction: 0x009cfed0 │ │ │ │ + addseq r0, sp, r8, ror r2 │ │ │ │ + addseq pc, ip, r8, lsl #29 │ │ │ │ + addseq r0, sp, r0, asr #4 │ │ │ │ andeq r2, r0, r0, lsl r1 │ │ │ │ - addseq r2, sp, r8, lsl ip │ │ │ │ - addseq r8, fp, r4, lsl r0 │ │ │ │ - addseq r6, lr, r0, lsr #15 │ │ │ │ - addseq r6, lr, r8, lsl #15 │ │ │ │ - addseq r2, sp, r4, asr fp │ │ │ │ - addseq r4, sl, r0, lsl #30 │ │ │ │ - addseq r6, lr, r8, ror #14 │ │ │ │ - @ instruction: 0x009d22d4 │ │ │ │ - addseq r6, lr, r0, asr r7 │ │ │ │ - addseq r7, fp, ip, lsr #25 │ │ │ │ - @ instruction: 0x009b81f4 │ │ │ │ - adceq r6, lr, r0, asr #5 │ │ │ │ - addseq r8, fp, r8, lsl r2 │ │ │ │ - addseq r8, fp, r8, lsl #4 │ │ │ │ - @ instruction: 0x009a4dfc │ │ │ │ - @ instruction: 0x009e66b4 │ │ │ │ - umullseq r8, fp, r0, r1 │ │ │ │ - addseq r8, fp, ip, ror #2 │ │ │ │ - addseq r8, fp, r8, asr #2 │ │ │ │ - addseq r8, fp, r4, lsr #2 │ │ │ │ - addseq r8, fp, r0, lsl #2 │ │ │ │ - ldrsbeq r8, [fp], ip │ │ │ │ + addseq r2, sp, ip, lsl #24 │ │ │ │ + addseq r8, fp, r8 │ │ │ │ + umullseq r6, lr, r4, r7 │ │ │ │ + addseq r6, lr, ip, ror r7 │ │ │ │ + addseq r2, sp, r8, asr #22 │ │ │ │ + @ instruction: 0x009a4ef4 │ │ │ │ + addseq r6, lr, ip, asr r7 │ │ │ │ + addseq r2, sp, r8, asr #5 │ │ │ │ + addseq r6, lr, r4, asr #14 │ │ │ │ + addseq r7, fp, r0, lsr #25 │ │ │ │ + addseq r8, fp, r8, ror #3 │ │ │ │ + @ instruction: 0x00ae62bc │ │ │ │ + addseq r8, fp, ip, lsl #4 │ │ │ │ + @ instruction: 0x009b81fc │ │ │ │ + @ instruction: 0x009a4df0 │ │ │ │ + addseq r6, lr, r8, lsr #13 │ │ │ │ + addseq r8, fp, r4, lsl #3 │ │ │ │ + addseq r8, fp, r0, ror #2 │ │ │ │ + addseq r8, fp, ip, lsr r1 │ │ │ │ + addseq r8, fp, r8, lsl r1 │ │ │ │ + ldrsheq r8, [fp], r4 │ │ │ │ + ldrsbeq r8, [fp], r0 │ │ │ │ tsteq r1, r1, lsl r1 │ │ │ │ - addseq r2, sp, r4, lsl #5 │ │ │ │ - addseq pc, ip, r8, asr #30 │ │ │ │ - addseq r7, fp, r0, ror #20 │ │ │ │ - addseq r6, lr, ip, asr #17 │ │ │ │ + addseq r2, sp, r8, ror r2 │ │ │ │ + addseq pc, ip, ip, lsr pc @ │ │ │ │ + addseq r7, fp, r4, asr sl │ │ │ │ + addseq r6, lr, r0, asr #17 │ │ │ │ sub r3, r3, #87 @ 0x57 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a10e4 │ │ │ │ + bhi 3a1130 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a17a0 │ │ │ │ + bhi 3a17ec │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a16a0 │ │ │ │ + bhi 3a16ec │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3948c0 │ │ │ │ + bls 39490c │ │ │ │ sub r3, r1, #4416 @ 0x1140 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-324] @ 39e2c8 │ │ │ │ + ldr r2, [pc, #-324] @ 39e314 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - ldr r2, [pc, #-628] @ 39e1b0 │ │ │ │ + beq 39490c │ │ │ │ + ldr r2, [pc, #-628] @ 39e1fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-648] @ 39e1b4 │ │ │ │ + ldr r2, [pc, #-648] @ 39e200 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-668] @ 39e1b8 │ │ │ │ + ldr r2, [pc, #-668] @ 39e204 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 3a1b44 │ │ │ │ - ldr r2, [pc, #-696] @ 39e1bc │ │ │ │ + bne 3a1b90 │ │ │ │ + ldr r2, [pc, #-696] @ 39e208 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-712] @ 39e1c0 │ │ │ │ + ldr r2, [pc, #-712] @ 39e20c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-732] @ 39e1c4 │ │ │ │ - ldr r2, [pc, #-732] @ 39e1c8 │ │ │ │ + ldr r3, [pc, #-732] @ 39e210 │ │ │ │ + ldr r2, [pc, #-732] @ 39e214 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-752] @ 39e1cc │ │ │ │ + ldr r2, [pc, #-752] @ 39e218 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r8, r5, #21 │ │ │ │ - ldr r3, [pc, #-776] @ 39e1d0 │ │ │ │ + ldr r3, [pc, #-776] @ 39e21c │ │ │ │ and r8, r8, #63 @ 0x3f │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #51 @ 0x33 │ │ │ │ - bhi 39e4f4 │ │ │ │ + bhi 39e540 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-808] @ 39e1d4 │ │ │ │ + ldr r2, [pc, #-808] @ 39e220 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-828] @ 39e1d8 │ │ │ │ + ldr r2, [pc, #-828] @ 39e224 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-848] @ 39e1dc │ │ │ │ + ldr r2, [pc, #-848] @ 39e228 │ │ │ │ lsr r3, r5, #27 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a4058 │ │ │ │ + bhi 3a40a4 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-884] @ 39e1e0 │ │ │ │ + ldr r2, [pc, #-884] @ 39e22c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-900] @ 39e1e4 │ │ │ │ + ldr r2, [pc, #-900] @ 39e230 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 396fd4 │ │ │ │ - ldr r2, [pc, #-912] @ 39e1e8 │ │ │ │ + b 397020 │ │ │ │ + ldr r2, [pc, #-912] @ 39e234 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e560 │ │ │ │ - ldr r2, [pc, #-932] @ 39e1ec │ │ │ │ + b 39e5ac │ │ │ │ + ldr r2, [pc, #-932] @ 39e238 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e560 │ │ │ │ - ldr r2, [pc, #-952] @ 39e1f0 │ │ │ │ + b 39e5ac │ │ │ │ + ldr r2, [pc, #-952] @ 39e23c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e560 │ │ │ │ - ldr r2, [pc, #-972] @ 39e1f4 │ │ │ │ + b 39e5ac │ │ │ │ + ldr r2, [pc, #-972] @ 39e240 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e560 │ │ │ │ - ldr r2, [pc, #-992] @ 39e1f8 │ │ │ │ + b 39e5ac │ │ │ │ + ldr r2, [pc, #-992] @ 39e244 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e560 │ │ │ │ - ldr r2, [pc, #-1012] @ 39e1fc │ │ │ │ + b 39e5ac │ │ │ │ + ldr r2, [pc, #-1012] @ 39e248 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e560 │ │ │ │ - ldr r2, [pc, #-1032] @ 39e200 │ │ │ │ + b 39e5ac │ │ │ │ + ldr r2, [pc, #-1032] @ 39e24c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1052] @ 39e204 │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1052] @ 39e250 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1072] @ 39e208 │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1072] @ 39e254 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1092] @ 39e20c │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1092] @ 39e258 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1112] @ 39e210 │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1112] @ 39e25c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1132] @ 39e214 │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1132] @ 39e260 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1152] @ 39e218 │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1152] @ 39e264 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1172] @ 39e21c │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1172] @ 39e268 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1192] @ 39e220 │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1192] @ 39e26c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1212] @ 39e224 │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1212] @ 39e270 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1232] @ 39e228 │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1232] @ 39e274 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1252] @ 39e22c │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1252] @ 39e278 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1272] @ 39e230 │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1272] @ 39e27c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1292] @ 39e234 │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1292] @ 39e280 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1312] @ 39e238 │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1312] @ 39e284 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1332] @ 39e23c │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1332] @ 39e288 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1352] @ 39e240 │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1352] @ 39e28c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r2, [pc, #-1372] @ 39e244 │ │ │ │ + b 39e558 │ │ │ │ + ldr r2, [pc, #-1372] @ 39e290 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e50c │ │ │ │ - ldr r3, [pc, #-1392] @ 39e248 │ │ │ │ + b 39e558 │ │ │ │ + ldr r3, [pc, #-1392] @ 39e294 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a151c │ │ │ │ + bhi 3a1568 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a14f8 │ │ │ │ + bhi 3a1544 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39a490 │ │ │ │ + bhi 39a4dc │ │ │ │ sub r3, r3, #21 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3948c0 │ │ │ │ + bls 39490c │ │ │ │ sub r3, r1, #6208 @ 0x1840 │ │ │ │ sub r3, r3, #60 @ 0x3c │ │ │ │ - ldr r1, [pc, #-1444] @ 39e24c │ │ │ │ + ldr r1, [pc, #-1444] @ 39e298 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ ands r1, r1, r2, lsl r3 │ │ │ │ lsl r2, r2, r3 │ │ │ │ - bne 39a4b8 │ │ │ │ + bne 39a504 │ │ │ │ tst r2, #1 │ │ │ │ - bne 3949c4 │ │ │ │ - b 3948c0 │ │ │ │ + bne 394a10 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #13248 @ 0x33c0 │ │ │ │ - ldr r2, [pc, #-1124] @ 39e3b8 │ │ │ │ + ldr r2, [pc, #-1124] @ 39e404 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 39f338 │ │ │ │ - ldr r3, [pc, #-1508] @ 39e250 │ │ │ │ + bne 39f384 │ │ │ │ + ldr r3, [pc, #-1508] @ 39e29c │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #-1516] @ 39e254 │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #-1516] @ 39e2a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1536] @ 39e258 │ │ │ │ + ldr r2, [pc, #-1536] @ 39e2a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3376 @ 0xd30 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-1504] @ 39e2b8 │ │ │ │ + ldr r2, [pc, #-1504] @ 39e304 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3a096c │ │ │ │ - ldr r2, [pc, #-1612] @ 39e25c │ │ │ │ - ldr r8, [pc, #-1612] @ 39e260 │ │ │ │ + beq 3a09b8 │ │ │ │ + ldr r2, [pc, #-1612] @ 39e2a8 │ │ │ │ + ldr r8, [pc, #-1612] @ 39e2ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1660] @ 39e264 │ │ │ │ + ldr r2, [pc, #-1660] @ 39e2b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ @@ -887293,22870 +887312,22870 @@ │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r1, r1, #5376 @ 0x1500 │ │ │ │ lsl r3, r1, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #16 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r3, [pc, #-1728] @ 39e268 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r3, [pc, #-1728] @ 39e2b4 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #16 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1756] @ 39e26c │ │ │ │ + ldr r2, [pc, #-1756] @ 39e2b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1d10 │ │ │ │ - ldr r2, [pc, #-1784] @ 39e270 │ │ │ │ + bne 3a1d5c │ │ │ │ + ldr r2, [pc, #-1784] @ 39e2bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1800] @ 39e274 │ │ │ │ + ldr r2, [pc, #-1800] @ 39e2c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a1cf8 │ │ │ │ - ldr r2, [pc, #-1828] @ 39e278 │ │ │ │ + bne 3a1d44 │ │ │ │ + ldr r2, [pc, #-1828] @ 39e2c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1844] @ 39e27c │ │ │ │ + ldr r2, [pc, #-1844] @ 39e2c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3a1ce0 │ │ │ │ - ldr r2, [pc, #-1872] @ 39e280 │ │ │ │ + bne 3a1d2c │ │ │ │ + ldr r2, [pc, #-1872] @ 39e2cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1888] @ 39e284 │ │ │ │ + ldr r2, [pc, #-1888] @ 39e2d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3a1cc8 │ │ │ │ - ldr r2, [pc, #-1916] @ 39e288 │ │ │ │ + bne 3a1d14 │ │ │ │ + ldr r2, [pc, #-1916] @ 39e2d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1932] @ 39e28c │ │ │ │ + ldr r2, [pc, #-1932] @ 39e2d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a1cb0 │ │ │ │ - ldr r2, [pc, #-1960] @ 39e290 │ │ │ │ + bne 3a1cfc │ │ │ │ + ldr r2, [pc, #-1960] @ 39e2dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1976] @ 39e294 │ │ │ │ + ldr r2, [pc, #-1976] @ 39e2e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3a1c98 │ │ │ │ - ldr r2, [pc, #-2004] @ 39e298 │ │ │ │ + bne 3a1ce4 │ │ │ │ + ldr r2, [pc, #-2004] @ 39e2e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2020] @ 39e29c │ │ │ │ + ldr r2, [pc, #-2020] @ 39e2e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 3a1c80 │ │ │ │ - ldr r2, [pc, #-2048] @ 39e2a0 │ │ │ │ + bne 3a1ccc │ │ │ │ + ldr r2, [pc, #-2048] @ 39e2ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2064] @ 39e2a4 │ │ │ │ + ldr r2, [pc, #-2064] @ 39e2f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - beq 394734 │ │ │ │ - b 394934 │ │ │ │ + beq 394780 │ │ │ │ + b 394980 │ │ │ │ sub r3, r1, #9024 @ 0x2340 │ │ │ │ sub r3, r3, #36 @ 0x24 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-1848] @ 39e3b8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-1848] @ 39e404 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 39467c │ │ │ │ + bne 3946c8 │ │ │ │ cmp r3, #28 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #-2144] @ 39e2a8 │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #-2144] @ 39e2f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2164] @ 39e2ac │ │ │ │ + ldr r2, [pc, #-2164] @ 39e2f8 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r3, #16646144 @ 0xfe0000 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2196] @ 39e2b0 │ │ │ │ + ldr r3, [pc, #-2196] @ 39e2fc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a09d8 │ │ │ │ + bhi 3a0a24 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ subhi r3, r1, #8000 @ 0x1f40 │ │ │ │ - bls 3948c0 │ │ │ │ + bls 39490c │ │ │ │ sub r3, r3, #28 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-2240] @ 39e2b4 │ │ │ │ + ldr r2, [pc, #-2240] @ 39e300 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3964ac │ │ │ │ - ldr r2, [pc, #-2252] @ 39e2b8 │ │ │ │ + bne 3964f8 │ │ │ │ + ldr r2, [pc, #-2252] @ 39e304 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3948c0 │ │ │ │ - b 396548 │ │ │ │ - ldr r3, [pc, #-2268] @ 39e2bc │ │ │ │ + beq 39490c │ │ │ │ + b 396594 │ │ │ │ + ldr r3, [pc, #-2268] @ 39e308 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0a78 │ │ │ │ + bhi 3a0ac4 │ │ │ │ cmp r1, #2944 @ 0xb80 │ │ │ │ - bcc 3948c0 │ │ │ │ + bcc 39490c │ │ │ │ sub r3, r1, #2944 @ 0xb80 │ │ │ │ - ldr r2, [pc, #-2288] @ 39e2c0 │ │ │ │ + ldr r2, [pc, #-2288] @ 39e30c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3949c4 │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #-2312] @ 39e2c4 │ │ │ │ + bne 394a10 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #-2312] @ 39e310 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0c74 │ │ │ │ + bhi 3a0cc0 │ │ │ │ cmp r1, #6656 @ 0x1a00 │ │ │ │ - bcc 3948c0 │ │ │ │ + bcc 39490c │ │ │ │ sub r3, r1, #6656 @ 0x1a00 │ │ │ │ - ldr r2, [pc, #-2332] @ 39e2c8 │ │ │ │ + ldr r2, [pc, #-2332] @ 39e314 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - ldr r2, [pc, #-2352] @ 39e2cc │ │ │ │ + beq 39490c │ │ │ │ + ldr r2, [pc, #-2352] @ 39e318 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2340 │ │ │ │ - ldr r2, [pc, #-2380] @ 39e2d0 │ │ │ │ + bne 3a238c │ │ │ │ + ldr r2, [pc, #-2380] @ 39e31c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2396] @ 39e2d4 │ │ │ │ + ldr r2, [pc, #-2396] @ 39e320 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a1c20 │ │ │ │ - ldr r2, [pc, #-2424] @ 39e2d8 │ │ │ │ + bne 3a1c6c │ │ │ │ + ldr r2, [pc, #-2424] @ 39e324 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2440] @ 39e2dc │ │ │ │ + ldr r2, [pc, #-2440] @ 39e328 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a1c08 │ │ │ │ - ldr r2, [pc, #-2468] @ 39e2e0 │ │ │ │ + bne 3a1c54 │ │ │ │ + ldr r2, [pc, #-2468] @ 39e32c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2484] @ 39e2e4 │ │ │ │ + ldr r2, [pc, #-2484] @ 39e330 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39c210 │ │ │ │ + b 39c25c │ │ │ │ sub r3, r1, #496 @ 0x1f0 │ │ │ │ - ldr r2, [pc, #-2496] @ 39e2e8 │ │ │ │ + ldr r2, [pc, #-2496] @ 39e334 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 39467c │ │ │ │ + bne 3946c8 │ │ │ │ cmp r1, #516 @ 0x204 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #-2524] @ 39e2ec │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #-2524] @ 39e338 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2544] @ 39e2f0 │ │ │ │ + ldr r3, [pc, #-2544] @ 39e33c │ │ │ │ and r5, r5, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #31 │ │ │ │ - bhi 39ecfc │ │ │ │ + bhi 39ed48 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2576] @ 39e2f4 │ │ │ │ + ldr r2, [pc, #-2576] @ 39e340 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2604] @ 39e2f8 │ │ │ │ + ldr r2, [pc, #-2604] @ 39e344 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2628] @ 39e2fc │ │ │ │ + ldr r2, [pc, #-2628] @ 39e348 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2652] @ 39e300 │ │ │ │ + ldr r2, [pc, #-2652] @ 39e34c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2676] @ 39e304 │ │ │ │ + ldr r2, [pc, #-2676] @ 39e350 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2700] @ 39e308 │ │ │ │ + ldr r2, [pc, #-2700] @ 39e354 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2724] @ 39e30c │ │ │ │ + ldr r2, [pc, #-2724] @ 39e358 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2748] @ 39e310 │ │ │ │ + ldr r2, [pc, #-2748] @ 39e35c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2772] @ 39e314 │ │ │ │ + ldr r2, [pc, #-2772] @ 39e360 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2796] @ 39e318 │ │ │ │ + ldr r2, [pc, #-2796] @ 39e364 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2820] @ 39e31c │ │ │ │ + ldr r2, [pc, #-2820] @ 39e368 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2844] @ 39e320 │ │ │ │ + ldr r2, [pc, #-2844] @ 39e36c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2868] @ 39e324 │ │ │ │ + ldr r2, [pc, #-2868] @ 39e370 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2892] @ 39e328 │ │ │ │ + ldr r2, [pc, #-2892] @ 39e374 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3456 @ 0xd80 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-2936] @ 39e32c │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-2936] @ 39e378 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 39467c │ │ │ │ + bne 3946c8 │ │ │ │ cmp r3, #20 │ │ │ │ - bne 3a3578 │ │ │ │ - ldr r2, [pc, #-2956] @ 39e330 │ │ │ │ + bne 3a35c4 │ │ │ │ + ldr r2, [pc, #-2956] @ 39e37c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39471c │ │ │ │ - ldr r2, [pc, #-2964] @ 39e334 │ │ │ │ + b 394768 │ │ │ │ + ldr r2, [pc, #-2964] @ 39e380 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2988] @ 39e338 │ │ │ │ + ldr r2, [pc, #-2988] @ 39e384 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3616 @ 0xe20 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-3040] @ 39e33c │ │ │ │ + ldr r2, [pc, #-3040] @ 39e388 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cb3c │ │ │ │ - ldr r2, [pc, #-3048] @ 39e340 │ │ │ │ + bne 39cb88 │ │ │ │ + ldr r2, [pc, #-3048] @ 39e38c │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cbe0 │ │ │ │ - ldr r2, [pc, #-3056] @ 39e344 │ │ │ │ + bne 39cc2c │ │ │ │ + ldr r2, [pc, #-3056] @ 39e390 │ │ │ │ tst r3, r2 │ │ │ │ - bne 394fec │ │ │ │ - b 3948c0 │ │ │ │ + bne 395038 │ │ │ │ + b 39490c │ │ │ │ sub r2, r1, #3648 @ 0xe40 │ │ │ │ - b 394fb8 │ │ │ │ + b 395004 │ │ │ │ sub r3, r1, #3680 @ 0xe60 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-3116] @ 39e33c │ │ │ │ + ldr r2, [pc, #-3116] @ 39e388 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cb3c │ │ │ │ - ldr r2, [pc, #-3124] @ 39e340 │ │ │ │ + bne 39cb88 │ │ │ │ + ldr r2, [pc, #-3124] @ 39e38c │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cbe0 │ │ │ │ - ldr r2, [pc, #-3132] @ 39e344 │ │ │ │ + bne 39cc2c │ │ │ │ + ldr r2, [pc, #-3132] @ 39e390 │ │ │ │ tst r3, r2 │ │ │ │ - bne 394fec │ │ │ │ - b 3948c0 │ │ │ │ + bne 395038 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #3808 @ 0xee0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-3184] @ 39e33c │ │ │ │ + ldr r2, [pc, #-3184] @ 39e388 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cb3c │ │ │ │ - ldr r2, [pc, #-3192] @ 39e340 │ │ │ │ + bne 39cb88 │ │ │ │ + ldr r2, [pc, #-3192] @ 39e38c │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cbe0 │ │ │ │ - ldr r2, [pc, #-3200] @ 39e344 │ │ │ │ + bne 39cc2c │ │ │ │ + ldr r2, [pc, #-3200] @ 39e390 │ │ │ │ tst r3, r2 │ │ │ │ - bne 394fec │ │ │ │ - b 3948c0 │ │ │ │ + bne 395038 │ │ │ │ + b 39490c │ │ │ │ cmp r1, #1792 @ 0x700 │ │ │ │ - bcc 3948c0 │ │ │ │ - ldr r3, [pc, #-3220] @ 39e348 │ │ │ │ + bcc 39490c │ │ │ │ + ldr r3, [pc, #-3220] @ 39e394 │ │ │ │ sub r1, r1, #1792 @ 0x700 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #20 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3252] @ 39e34c │ │ │ │ + ldr r2, [pc, #-3252] @ 39e398 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3272] @ 39e350 │ │ │ │ + ldr r2, [pc, #-3272] @ 39e39c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3300] @ 39e354 │ │ │ │ + ldr r2, [pc, #-3300] @ 39e3a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3320] @ 39e358 │ │ │ │ + ldr r2, [pc, #-3320] @ 39e3a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3348] @ 39e35c │ │ │ │ + ldr r3, [pc, #-3348] @ 39e3a8 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 39d940 │ │ │ │ + beq 39d98c │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 394558 │ │ │ │ - b 3948c0 │ │ │ │ + beq 3945a4 │ │ │ │ + b 39490c │ │ │ │ cmp r1, #432 @ 0x1b0 │ │ │ │ - bne 3a36c0 │ │ │ │ - ldr r2, [pc, #-3380] @ 39e360 │ │ │ │ + bne 3a370c │ │ │ │ + ldr r2, [pc, #-3380] @ 39e3ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2d2c │ │ │ │ - ldr r2, [pc, #-3404] @ 39e364 │ │ │ │ + bne 3a2d78 │ │ │ │ + ldr r2, [pc, #-3404] @ 39e3b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3420] @ 39e368 │ │ │ │ + ldr r2, [pc, #-3420] @ 39e3b4 │ │ │ │ lsr r8, r5, #4 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3a2e88 │ │ │ │ + beq 3a2ed4 │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3a2ebc │ │ │ │ + beq 3a2f08 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3a2ea0 │ │ │ │ - ldr r2, [pc, #-3472] @ 39e36c │ │ │ │ + bne 3a2eec │ │ │ │ + ldr r2, [pc, #-3472] @ 39e3b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3488] @ 39e370 │ │ │ │ + ldr r2, [pc, #-3488] @ 39e3bc │ │ │ │ lsr r8, r5, #8 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - beq 3a2d14 │ │ │ │ + beq 3a2d60 │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3a2cfc │ │ │ │ - ldr r2, [pc, #-3532] @ 39e374 │ │ │ │ + beq 3a2d48 │ │ │ │ + ldr r2, [pc, #-3532] @ 39e3c0 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3552] @ 39e378 │ │ │ │ + ldr r2, [pc, #-3552] @ 39e3c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3a2ce4 │ │ │ │ - ldr r2, [pc, #-3580] @ 39e37c │ │ │ │ + bne 3a2d30 │ │ │ │ + ldr r2, [pc, #-3580] @ 39e3c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3596] @ 39e380 │ │ │ │ + ldr r2, [pc, #-3596] @ 39e3cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a2ccc │ │ │ │ - ldr r2, [pc, #-3624] @ 39e384 │ │ │ │ + bne 3a2d18 │ │ │ │ + ldr r2, [pc, #-3624] @ 39e3d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3640] @ 39e388 │ │ │ │ + ldr r2, [pc, #-3640] @ 39e3d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3660] @ 39e38c │ │ │ │ + ldr r2, [pc, #-3660] @ 39e3d8 │ │ │ │ lsr r3, r5, #13 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a40cc │ │ │ │ + bhi 3a4118 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3696] @ 39e390 │ │ │ │ + ldr r2, [pc, #-3696] @ 39e3dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3712] @ 39e394 │ │ │ │ + ldr r2, [pc, #-3712] @ 39e3e0 │ │ │ │ lsr r8, r5, #2 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - beq 3a2388 │ │ │ │ + beq 3a23d4 │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3a2370 │ │ │ │ - ldr r2, [pc, #-3756] @ 39e398 │ │ │ │ + beq 3a23bc │ │ │ │ + ldr r2, [pc, #-3756] @ 39e3e4 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3776] @ 39e39c │ │ │ │ + ldr r2, [pc, #-3776] @ 39e3e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - beq 394734 │ │ │ │ - b 394934 │ │ │ │ - ldr r2, [pc, #-3808] @ 39e3a0 │ │ │ │ + beq 394780 │ │ │ │ + b 394980 │ │ │ │ + ldr r2, [pc, #-3808] @ 39e3ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f20c │ │ │ │ - ldr r2, [pc, #-3828] @ 39e3a4 │ │ │ │ + b 39f258 │ │ │ │ + ldr r2, [pc, #-3828] @ 39e3f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f20c │ │ │ │ - ldr r2, [pc, #-3848] @ 39e3a8 │ │ │ │ + b 39f258 │ │ │ │ + ldr r2, [pc, #-3848] @ 39e3f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f20c │ │ │ │ - ldr r2, [pc, #-3868] @ 39e3ac │ │ │ │ + b 39f258 │ │ │ │ + ldr r2, [pc, #-3868] @ 39e3f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f20c │ │ │ │ - ldr r2, [pc, #-3888] @ 39e3b0 │ │ │ │ + b 39f258 │ │ │ │ + ldr r2, [pc, #-3888] @ 39e3fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f20c │ │ │ │ - ldr r2, [pc, #-3908] @ 39e3b4 │ │ │ │ + b 39f258 │ │ │ │ + ldr r2, [pc, #-3908] @ 39e400 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f20c │ │ │ │ + b 39f258 │ │ │ │ sub r3, r1, #13184 @ 0x3380 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-3952] @ 39e3b8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-3952] @ 39e404 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 39f7b0 │ │ │ │ + bne 39f7fc │ │ │ │ cmp r3, #28 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #-3972] @ 39e3bc │ │ │ │ - ldr r8, [pc, #-3972] @ 39e3c0 │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #-3972] @ 39e408 │ │ │ │ + ldr r8, [pc, #-3972] @ 39e40c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4016] @ 39e3c4 │ │ │ │ + ldr r2, [pc, #-4016] @ 39e410 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, r1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r3, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4060] @ 39e3c8 │ │ │ │ + ldr r2, [pc, #-4060] @ 39e414 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #3 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4076] @ 3a03c0 │ │ │ │ + ldr r2, [pc, #4076] @ 3a040c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #4056] @ 3a03c4 │ │ │ │ + ldr r3, [pc, #4056] @ 3a0410 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #4 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4028] @ 3a03c8 │ │ │ │ + ldr r2, [pc, #4028] @ 3a0414 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #4016] @ 3a03cc │ │ │ │ + ldr r3, [pc, #4016] @ 3a0418 │ │ │ │ and r5, r5, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #1 │ │ │ │ cmp r2, #30 │ │ │ │ - bhi 39f438 │ │ │ │ + bhi 39f484 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3984] @ 3a03d0 │ │ │ │ + ldr r2, [pc, #3984] @ 3a041c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3956] @ 3a03d4 │ │ │ │ + ldr r2, [pc, #3956] @ 3a0420 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3932] @ 3a03d8 │ │ │ │ + ldr r2, [pc, #3932] @ 3a0424 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3908] @ 3a03dc │ │ │ │ + ldr r2, [pc, #3908] @ 3a0428 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3884] @ 3a03e0 │ │ │ │ + ldr r2, [pc, #3884] @ 3a042c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3860] @ 3a03e4 │ │ │ │ + ldr r2, [pc, #3860] @ 3a0430 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3836] @ 3a03e8 │ │ │ │ + ldr r2, [pc, #3836] @ 3a0434 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3812] @ 3a03ec │ │ │ │ + ldr r2, [pc, #3812] @ 3a0438 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3788] @ 3a03f0 │ │ │ │ + ldr r2, [pc, #3788] @ 3a043c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3764] @ 3a03f4 │ │ │ │ + ldr r2, [pc, #3764] @ 3a0440 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3740] @ 3a03f8 │ │ │ │ + ldr r2, [pc, #3740] @ 3a0444 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3716] @ 3a03fc │ │ │ │ + ldr r2, [pc, #3716] @ 3a0448 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3692] @ 3a0400 │ │ │ │ + ldr r2, [pc, #3692] @ 3a044c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3668] @ 3a0404 │ │ │ │ + ldr r2, [pc, #3668] @ 3a0450 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3644] @ 3a0408 │ │ │ │ + ldr r2, [pc, #3644] @ 3a0454 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3620] @ 3a040c │ │ │ │ + ldr r2, [pc, #3620] @ 3a0458 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3596] @ 3a0410 │ │ │ │ + ldr r2, [pc, #3596] @ 3a045c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3572] @ 3a0414 │ │ │ │ + ldr r2, [pc, #3572] @ 3a0460 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3548] @ 3a0418 │ │ │ │ + ldr r2, [pc, #3548] @ 3a0464 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3524] @ 3a041c │ │ │ │ + ldr r3, [pc, #3524] @ 3a0468 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 397ba4 │ │ │ │ - bhi 3948c0 │ │ │ │ + beq 397bf0 │ │ │ │ + bhi 39490c │ │ │ │ sub r3, r3, #8 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3964ac │ │ │ │ + beq 3964f8 │ │ │ │ cmp r1, #8192 @ 0x2000 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #3492] @ 3a0420 │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #3492] @ 3a046c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2c84 │ │ │ │ - ldr r2, [pc, #3464] @ 3a0424 │ │ │ │ + bne 3a2cd0 │ │ │ │ + ldr r2, [pc, #3464] @ 3a0470 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3448] @ 3a0428 │ │ │ │ + ldr r2, [pc, #3448] @ 3a0474 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3428] @ 3a042c │ │ │ │ + ldr r3, [pc, #3428] @ 3a0478 │ │ │ │ lsr r5, r5, #4 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3a3f4c │ │ │ │ + bhi 3a3f98 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3396] @ 3a0430 │ │ │ │ + ldr r2, [pc, #3396] @ 3a047c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3372] @ 3a0434 │ │ │ │ + ldr r2, [pc, #3372] @ 3a0480 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3348] @ 3a0438 │ │ │ │ + ldr r2, [pc, #3348] @ 3a0484 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3324] @ 3a043c │ │ │ │ + ldr r2, [pc, #3324] @ 3a0488 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3300] @ 3a0440 │ │ │ │ + ldr r2, [pc, #3300] @ 3a048c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3276] @ 3a0444 │ │ │ │ + ldr r2, [pc, #3276] @ 3a0490 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r2, r1, #13184 @ 0x3380 │ │ │ │ - ldr r0, [pc, #3248] @ 3a0448 │ │ │ │ + ldr r0, [pc, #3248] @ 3a0494 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov ip, #1 │ │ │ │ ands r0, r0, ip, lsl r2 │ │ │ │ - bne 39d9f8 │ │ │ │ + bne 39da44 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3948c0 │ │ │ │ - ldr r2, [pc, #3220] @ 3a044c │ │ │ │ - ldr r8, [pc, #3220] @ 3a0450 │ │ │ │ + bne 39490c │ │ │ │ + ldr r2, [pc, #3220] @ 3a0498 │ │ │ │ + ldr r8, [pc, #3220] @ 3a049c │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3176] @ 3a0454 │ │ │ │ + ldr r2, [pc, #3176] @ 3a04a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #2 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3132] @ 3a0458 │ │ │ │ + ldr r2, [pc, #3132] @ 3a04a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #5 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3088] @ 3a045c │ │ │ │ + ldr r2, [pc, #3088] @ 3a04a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3044] @ 3a0460 │ │ │ │ + ldr r2, [pc, #3044] @ 3a04ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #10 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3000] @ 3a0464 │ │ │ │ + ldr r2, [pc, #3000] @ 3a04b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #12 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2956] @ 3a0468 │ │ │ │ + ldr r2, [pc, #2956] @ 3a04b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #15 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2912] @ 3a046c │ │ │ │ + ldr r2, [pc, #2912] @ 3a04b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #17 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2868] @ 3a0470 │ │ │ │ + ldr r2, [pc, #2868] @ 3a04bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #20 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2824] @ 3a0474 │ │ │ │ + ldr r2, [pc, #2824] @ 3a04c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #22 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2780] @ 3a0478 │ │ │ │ + ldr r2, [pc, #2780] @ 3a04c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #25 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2736] @ 3a047c │ │ │ │ + ldr r2, [pc, #2736] @ 3a04c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #27 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2692] @ 3a0480 │ │ │ │ + ldr r2, [pc, #2692] @ 3a04cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #30 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2644] @ 3a0484 │ │ │ │ + ldr r2, [pc, #2644] @ 3a04d0 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2624] @ 3a0488 │ │ │ │ + ldr r2, [pc, #2624] @ 3a04d4 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r3, #15728640 @ 0xf00000 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2592] @ 3a048c │ │ │ │ + ldr r2, [pc, #2592] @ 3a04d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - beq 395850 │ │ │ │ - b 39ddb8 │ │ │ │ - ldr r2, [pc, #2568] @ 3a0490 │ │ │ │ - ldr r8, [pc, #2568] @ 3a0494 │ │ │ │ + beq 39589c │ │ │ │ + b 39de04 │ │ │ │ + ldr r2, [pc, #2568] @ 3a04dc │ │ │ │ + ldr r8, [pc, #2568] @ 3a04e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2524] @ 3a0498 │ │ │ │ + ldr r2, [pc, #2524] @ 3a04e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #31 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2472] @ 3a049c │ │ │ │ - ldr r8, [pc, #2472] @ 3a04a0 │ │ │ │ + ldr r2, [pc, #2472] @ 3a04e8 │ │ │ │ + ldr r8, [pc, #2472] @ 3a04ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2424] @ 3a04a4 │ │ │ │ + ldr r2, [pc, #2424] @ 3a04f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2376] @ 3a04a8 │ │ │ │ + ldr r2, [pc, #2376] @ 3a04f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #14656 @ 0x3940 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2676] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #2676] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #15616 @ 0x3d00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #2628] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #2628] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2604] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #2604] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #14080 @ 0x3700 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #2556] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #2556] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #15616 @ 0x3d00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2528] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #2528] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #15680 @ 0x3d40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #2480] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #2480] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #14336 @ 0x3800 │ │ │ │ - ldr r2, [pc, #2456] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #2456] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #14336 @ 0x3800 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #2404] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #2404] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #15936 @ 0x3e40 │ │ │ │ - ldr r2, [pc, #2380] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #2380] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #15936 @ 0x3e40 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #2328] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #2328] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2304] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #2304] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #15808 @ 0x3dc0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #2256] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #2256] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #16128 @ 0x3f00 │ │ │ │ - ldr r2, [pc, #2232] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #2232] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #15552 @ 0x3cc0 │ │ │ │ - ldr r2, [pc, #2200] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #2200] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #13376 @ 0x3440 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2164] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #2164] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #15104 @ 0x3b00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2128] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #2128] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #14848 @ 0x3a00 │ │ │ │ - ldr r2, [pc, #2096] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #2096] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #14976 @ 0x3a80 │ │ │ │ - ldr r2, [pc, #2064] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #2064] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #13888 @ 0x3640 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #2016] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #2016] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1992] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1992] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #15232 @ 0x3b80 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1944] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1944] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #13888 @ 0x3640 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1916] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1916] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #13952 @ 0x3680 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1868] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1868] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #16320 @ 0x3fc0 │ │ │ │ - ldr r2, [pc, #1844] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1844] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r1, r1, #16320 @ 0x3fc0 │ │ │ │ sub r1, r1, #32 │ │ │ │ lsl r1, r1, #16 │ │ │ │ lsr r1, r1, #16 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r3, [pc, #1792] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r3, [pc, #1792] @ 3a0644 │ │ │ │ lsr r3, r3, r1 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #16192 @ 0x3f40 │ │ │ │ - ldr r2, [pc, #1768] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1768] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #16192 @ 0x3f40 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1716] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1716] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #14912 @ 0x3a40 │ │ │ │ - ldr r2, [pc, #1692] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1692] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #14912 @ 0x3a40 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1640] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1640] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #9088 @ 0x2380 │ │ │ │ sub r3, r3, #16 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1596] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1596] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #8960 @ 0x2300 │ │ │ │ sub r3, r3, #4 │ │ │ │ - ldr r2, [pc, #1568] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1568] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #16256 @ 0x3f80 │ │ │ │ - ldr r2, [pc, #1536] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1536] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #13952 @ 0x3680 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1500] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1500] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #14400 @ 0x3840 │ │ │ │ - ldr r2, [pc, #1468] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1468] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #15680 @ 0x3d40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1432] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1432] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #16000 @ 0x3e80 │ │ │ │ - ldr r2, [pc, #1400] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1400] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #13696 @ 0x3580 │ │ │ │ - ldr r2, [pc, #1368] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1368] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #14528 @ 0x38c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1332] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1332] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #13504 @ 0x34c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1296] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1296] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #13824 @ 0x3600 │ │ │ │ - ldr r2, [pc, #1264] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1264] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #14464 @ 0x3880 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1216] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1216] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #16064 @ 0x3ec0 │ │ │ │ - ldr r2, [pc, #1192] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1192] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #16064 @ 0x3ec0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1140] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1140] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #14464 @ 0x3880 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1112] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1112] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #14528 @ 0x38c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #1064] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #1064] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #13760 @ 0x35c0 │ │ │ │ - ldr r2, [pc, #1040] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #1040] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #13760 @ 0x35c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #988] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #988] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #15232 @ 0x3b80 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #960] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #960] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #15296 @ 0x3bc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #908] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #908] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #15360 @ 0x3c00 │ │ │ │ - ldr r2, [pc, #884] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #884] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #15360 @ 0x3c00 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #832] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #832] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #15424 @ 0x3c40 │ │ │ │ - ldr r2, [pc, #808] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #808] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #15040 @ 0x3ac0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #772] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #772] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #15104 @ 0x3b00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #724] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #724] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #700] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #700] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #13504 @ 0x34c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #652] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #652] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #628] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #628] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #13376 @ 0x3440 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #580] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #580] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - addseq r2, sp, r0, lsl #4 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + @ instruction: 0x009d21f4 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - umullseq r7, fp, ip, r9 │ │ │ │ - adceq r6, lr, r7, lsl #1 │ │ │ │ - addseq r4, sl, r0, lsl #24 │ │ │ │ - ldrsbeq r1, [sp], r4 │ │ │ │ - addseq r1, sp, r8, lsl #3 │ │ │ │ - addseq r1, sp, ip, lsr r1 │ │ │ │ - addseq r1, sp, r8, lsl #2 │ │ │ │ - addseq r1, sp, r8, asr #32 │ │ │ │ - addseq r1, sp, ip, lsl r0 │ │ │ │ - addseq r0, sp, r4, ror #31 │ │ │ │ - @ instruction: 0x009d0fb8 │ │ │ │ - addseq r0, sp, ip, lsl #31 │ │ │ │ - addseq r0, sp, r0, ror #30 │ │ │ │ - addseq r0, sp, r8, lsr #30 │ │ │ │ - @ instruction: 0x009d0ef4 │ │ │ │ - @ instruction: 0x009d0fb8 │ │ │ │ - addseq r0, sp, ip, ror pc │ │ │ │ - addseq r1, sp, r0, asr #32 │ │ │ │ - addseq r0, sp, r4, lsl #31 │ │ │ │ - @ instruction: 0x009d0fd4 │ │ │ │ + umullseq r7, fp, r0, r9 │ │ │ │ + adceq r6, lr, r3, lsl #1 │ │ │ │ + @ instruction: 0x009a4bf4 │ │ │ │ + addseq r1, sp, r8, asr #1 │ │ │ │ + addseq r1, sp, ip, ror r1 │ │ │ │ + addseq r1, sp, r0, lsr r1 │ │ │ │ + ldrsheq r1, [sp], ip │ │ │ │ + addseq r1, sp, ip, lsr r0 │ │ │ │ + addseq r1, sp, r0, lsl r0 │ │ │ │ @ instruction: 0x009d0fd8 │ │ │ │ + addseq r0, sp, ip, lsr #31 │ │ │ │ + addseq r0, sp, r0, lsl #31 │ │ │ │ + addseq r0, sp, r4, asr pc │ │ │ │ + addseq r0, sp, ip, lsl pc │ │ │ │ + addseq r0, sp, r8, ror #29 │ │ │ │ + addseq r0, sp, ip, lsr #31 │ │ │ │ + addseq r0, sp, r0, ror pc │ │ │ │ + addseq r1, sp, r4, lsr r0 │ │ │ │ + addseq r0, sp, r8, ror pc │ │ │ │ + addseq r0, sp, r8, asr #31 │ │ │ │ + addseq r0, sp, ip, asr #31 │ │ │ │ andeq r2, r0, r4 │ │ │ │ - addseq r7, fp, ip, lsl #24 │ │ │ │ - @ instruction: 0x009b77bc │ │ │ │ - @ instruction: 0x009b76f8 │ │ │ │ - strdeq r5, [lr], r6 @ │ │ │ │ - addseq fp, pc, r4, asr r1 @ │ │ │ │ - @ instruction: 0x009d1df8 │ │ │ │ - addseq r1, sp, ip, asr #27 │ │ │ │ - umullseq r1, sp, ip, sp │ │ │ │ - addseq r1, sp, r8, ror sp │ │ │ │ - addseq r1, sp, r0, asr #26 │ │ │ │ + addseq r7, fp, r0, lsl #24 │ │ │ │ + @ instruction: 0x009b77b0 │ │ │ │ + addseq r7, fp, ip, ror #13 │ │ │ │ + strdeq r5, [lr], r2 @ │ │ │ │ + addseq fp, pc, r8, asr #2 │ │ │ │ + addseq r1, sp, ip, ror #27 │ │ │ │ + addseq r1, sp, r0, asr #27 │ │ │ │ + umullseq r1, sp, r0, sp │ │ │ │ + addseq r1, sp, ip, ror #26 │ │ │ │ + addseq r1, sp, r4, lsr sp │ │ │ │ tsteq r1, r1, lsl r1 │ │ │ │ - addseq r1, sp, r8, ror sp │ │ │ │ - addseq pc, ip, r0, ror #21 │ │ │ │ - addseq r1, sp, ip, asr sp │ │ │ │ - addseq r1, sp, r0, asr #26 │ │ │ │ - addseq r1, sp, r0, lsr #26 │ │ │ │ - addseq r1, sp, r4, lsl #26 │ │ │ │ - addseq r1, sp, r4, ror #25 │ │ │ │ - addseq r1, sp, r8, asr #25 │ │ │ │ - addseq r1, sp, r8, lsr #25 │ │ │ │ - addseq r6, lr, r0, ror #5 │ │ │ │ - addseq r6, lr, r0, asr #5 │ │ │ │ - addseq r6, lr, r4, lsr #5 │ │ │ │ - addseq r6, lr, r4, lsl #5 │ │ │ │ - addseq r6, lr, r8, ror #4 │ │ │ │ - addseq r7, fp, r4, asr #6 │ │ │ │ - addseq pc, ip, r4, asr r8 @ │ │ │ │ - @ instruction: 0x009d01f0 │ │ │ │ - addseq r7, fp, ip, asr #5 │ │ │ │ - addseq pc, ip, r4, lsl #16 │ │ │ │ - addseq r7, fp, ip, lsr #5 │ │ │ │ - @ instruction: 0x009cf7b8 │ │ │ │ - umullseq pc, ip, r4, r7 @ │ │ │ │ - @ instruction: 0x009b75b0 │ │ │ │ - addseq r7, fp, ip, lsl #11 │ │ │ │ + addseq r1, sp, ip, ror #26 │ │ │ │ + @ instruction: 0x009cfad4 │ │ │ │ + addseq r1, sp, r0, asr sp │ │ │ │ + addseq r1, sp, r4, lsr sp │ │ │ │ + addseq r1, sp, r4, lsl sp │ │ │ │ + @ instruction: 0x009d1cf8 │ │ │ │ + @ instruction: 0x009d1cd8 │ │ │ │ + @ instruction: 0x009d1cbc │ │ │ │ + umullseq r1, sp, ip, ip │ │ │ │ + @ instruction: 0x009e62d4 │ │ │ │ + @ instruction: 0x009e62b4 │ │ │ │ + umullseq r6, lr, r8, r2 │ │ │ │ + addseq r6, lr, r8, ror r2 │ │ │ │ + addseq r6, lr, ip, asr r2 │ │ │ │ + addseq r7, fp, r8, lsr r3 │ │ │ │ + addseq pc, ip, r8, asr #16 │ │ │ │ + addseq r0, sp, r4, ror #3 │ │ │ │ + addseq r7, fp, r0, asr #5 │ │ │ │ + @ instruction: 0x009cf7f8 │ │ │ │ + addseq r7, fp, r0, lsr #5 │ │ │ │ + addseq pc, ip, ip, lsr #15 │ │ │ │ + addseq pc, ip, r8, lsl #15 │ │ │ │ + addseq r7, fp, r4, lsr #11 │ │ │ │ + addseq r7, fp, r0, lsl #11 │ │ │ │ andeq r2, r0, r0, lsl r4 │ │ │ │ andeq r2, r0, r0, asr r4 │ │ │ │ mrseq r0, (UNDEF: 17) │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ mrseq r1, (UNDEF: 16) │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r1, r1 │ │ │ │ - umullseq lr, ip, r8, r0 │ │ │ │ + addseq lr, ip, ip, lsl #1 │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ - addseq pc, ip, r8, lsr r1 @ │ │ │ │ + addseq pc, ip, ip, lsr #2 │ │ │ │ andeq r2, r0, r4, asr #1 │ │ │ │ - addseq pc, ip, r8, asr #4 │ │ │ │ - @ instruction: 0x009a32f4 │ │ │ │ - @ instruction: 0x009a32d8 │ │ │ │ - adceq r4, lr, r4, lsr r7 │ │ │ │ - addseq pc, ip, r8, lsl #1 │ │ │ │ - addseq pc, ip, ip, asr r0 @ │ │ │ │ - addseq pc, ip, r0, lsr r0 @ │ │ │ │ - addseq pc, ip, r8 │ │ │ │ - addseq lr, ip, r0, ror #31 │ │ │ │ - @ instruction: 0x009cefb8 │ │ │ │ - addseq lr, ip, ip, ror #31 │ │ │ │ - adceq r4, lr, ip, asr #12 │ │ │ │ - addseq pc, ip, r4, asr #32 │ │ │ │ - addseq pc, ip, r4, lsl r0 @ │ │ │ │ - addseq pc, ip, r4, asr #32 │ │ │ │ - addseq pc, ip, ip, lsl r0 @ │ │ │ │ - @ instruction: 0x009ceff0 │ │ │ │ - umlaleq r4, lr, ip, r5 │ │ │ │ - adceq r4, lr, r0, ror r5 │ │ │ │ - addseq pc, ip, r8, lsl #1 │ │ │ │ - addseq pc, ip, ip, asr r0 @ │ │ │ │ + addseq pc, ip, ip, lsr r2 @ │ │ │ │ + addseq r3, sl, r8, ror #5 │ │ │ │ + addseq r3, sl, ip, asr #5 │ │ │ │ + adceq r4, lr, r0, lsr r7 │ │ │ │ + addseq pc, ip, ip, ror r0 @ │ │ │ │ + addseq pc, ip, r0, asr r0 @ │ │ │ │ addseq pc, ip, r4, lsr #32 │ │ │ │ - @ instruction: 0x009ceff8 │ │ │ │ - addseq lr, ip, r0, asr #31 │ │ │ │ - umullseq lr, ip, r4, pc @ │ │ │ │ - addseq lr, ip, ip, asr pc │ │ │ │ + @ instruction: 0x009ceffc │ │ │ │ + @ instruction: 0x009cefd4 │ │ │ │ + addseq lr, ip, ip, lsr #31 │ │ │ │ addseq lr, ip, r0, ror #31 │ │ │ │ - adceq r4, lr, r0, ror #8 │ │ │ │ - adceq r4, lr, r0, lsr r4 │ │ │ │ - @ instruction: 0x009ce8d8 │ │ │ │ - addseq lr, ip, r4, ror r1 │ │ │ │ - @ instruction: 0x009ce8b8 │ │ │ │ - addseq lr, ip, r8, lsr #17 │ │ │ │ - addseq lr, ip, r0, lsl #2 │ │ │ │ + adceq r4, lr, r8, asr #12 │ │ │ │ + addseq pc, ip, r8, lsr r0 @ │ │ │ │ + addseq pc, ip, r8 │ │ │ │ + addseq pc, ip, r8, lsr r0 @ │ │ │ │ + addseq pc, ip, r0, lsl r0 @ │ │ │ │ + addseq lr, ip, r4, ror #31 │ │ │ │ + umlaleq r4, lr, r8, r5 │ │ │ │ + adceq r4, lr, ip, ror #10 │ │ │ │ + addseq pc, ip, ip, ror r0 @ │ │ │ │ + addseq pc, ip, r0, asr r0 @ │ │ │ │ + addseq pc, ip, r8, lsl r0 @ │ │ │ │ + addseq lr, ip, ip, ror #31 │ │ │ │ + @ instruction: 0x009cefb4 │ │ │ │ + addseq lr, ip, r8, lsl #31 │ │ │ │ + addseq lr, ip, r0, asr pc │ │ │ │ + @ instruction: 0x009cefd4 │ │ │ │ + adceq r4, lr, ip, asr r4 │ │ │ │ + adceq r4, lr, ip, lsr #8 │ │ │ │ + addseq lr, ip, ip, asr #17 │ │ │ │ + addseq lr, ip, r8, ror #2 │ │ │ │ + addseq lr, ip, ip, lsr #17 │ │ │ │ + umullseq lr, ip, ip, r8 │ │ │ │ + ldrsheq lr, [ip], r4 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ - addseq lr, ip, ip, lsl #2 │ │ │ │ - addseq lr, ip, r4, ror r8 │ │ │ │ - adceq r4, lr, ip, lsr r3 │ │ │ │ - addseq r2, sl, r8, asr lr │ │ │ │ - addseq lr, ip, r8, lsr #17 │ │ │ │ - adceq r4, lr, r8, lsl r3 │ │ │ │ - umullseq lr, ip, ip, r7 │ │ │ │ - addseq lr, ip, r4, ror r7 │ │ │ │ - addseq lr, ip, ip, asr #14 │ │ │ │ - addseq lr, ip, r8, lsr #14 │ │ │ │ - addseq lr, ip, r4, lsl #14 │ │ │ │ - addseq lr, ip, r0, ror #13 │ │ │ │ - @ instruction: 0x009ce6bc │ │ │ │ - @ instruction: 0x009b5dd8 │ │ │ │ - addseq r5, fp, ip, asr #24 │ │ │ │ - @ instruction: 0x009b5bf0 │ │ │ │ - addseq lr, ip, r8, asr r7 │ │ │ │ - @ instruction: 0x009b5bd8 │ │ │ │ - addseq r5, fp, r4, lsr #23 │ │ │ │ - @ instruction: 0x009cddf0 │ │ │ │ - addseq sp, ip, r0, asr #27 │ │ │ │ + addseq lr, ip, r0, lsl #2 │ │ │ │ + addseq lr, ip, r8, ror #16 │ │ │ │ + adceq r4, lr, r8, lsr r3 │ │ │ │ + addseq r2, sl, ip, asr #28 │ │ │ │ + umullseq lr, ip, ip, r8 │ │ │ │ + adceq r4, lr, r4, lsl r3 │ │ │ │ + umullseq lr, ip, r0, r7 │ │ │ │ + addseq lr, ip, r8, ror #14 │ │ │ │ + addseq lr, ip, r0, asr #14 │ │ │ │ + addseq lr, ip, ip, lsl r7 │ │ │ │ @ instruction: 0x009ce6f8 │ │ │ │ @ instruction: 0x009ce6d4 │ │ │ │ - addseq sp, ip, r4, lsr #27 │ │ │ │ - addseq r5, fp, r0, lsr #25 │ │ │ │ - addseq lr, ip, r0, ror r6 │ │ │ │ - addseq lr, ip, r8, asr #12 │ │ │ │ - addseq lr, ip, r4, lsr #12 │ │ │ │ - addseq r5, fp, r8, ror #23 │ │ │ │ - addseq lr, ip, r4, ror #11 │ │ │ │ - @ instruction: 0x009ce5b8 │ │ │ │ - umlaleq r4, lr, r8, r0 │ │ │ │ - addseq r2, sl, r8, ror fp │ │ │ │ - addseq r2, sl, ip, asr fp │ │ │ │ + @ instruction: 0x009ce6b0 │ │ │ │ + addseq r5, fp, ip, asr #27 │ │ │ │ + addseq r5, fp, r0, asr #24 │ │ │ │ + addseq r5, fp, r4, ror #23 │ │ │ │ + addseq lr, ip, ip, asr #14 │ │ │ │ + addseq r5, fp, ip, asr #23 │ │ │ │ + umullseq r5, fp, r8, fp │ │ │ │ + addseq sp, ip, r4, ror #27 │ │ │ │ + @ instruction: 0x009cddb4 │ │ │ │ + addseq lr, ip, ip, ror #13 │ │ │ │ + addseq lr, ip, r8, asr #13 │ │ │ │ + umullseq sp, ip, r8, sp │ │ │ │ + umullseq r5, fp, r4, ip │ │ │ │ + addseq lr, ip, r4, ror #12 │ │ │ │ + addseq lr, ip, ip, lsr r6 │ │ │ │ + addseq lr, ip, r8, lsl r6 │ │ │ │ + @ instruction: 0x009b5bdc │ │ │ │ + @ instruction: 0x009ce5d8 │ │ │ │ + addseq lr, ip, ip, lsr #11 │ │ │ │ + umlaleq r4, lr, r4, r0 │ │ │ │ + addseq r2, sl, ip, ror #22 │ │ │ │ + addseq r2, sl, r0, asr fp │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - adceq r3, lr, r6, ror #31 │ │ │ │ - adceq r3, lr, r2, asr #31 │ │ │ │ + adceq r3, lr, r2, ror #31 │ │ │ │ + @ instruction: 0x00ae3fbe │ │ │ │ andeq r4, r0, r8, lsl #6 │ │ │ │ - adceq r3, lr, ip, lsl #31 │ │ │ │ + adceq r3, lr, r8, lsl #31 │ │ │ │ sub r3, r1, #15488 @ 0x3c80 │ │ │ │ - ldr r2, [pc, #-32] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #-32] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #15488 @ 0x3c80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-84] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-84] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #15872 @ 0x3e00 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-128] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-128] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #15040 @ 0x3ac0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-168] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-168] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-192] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #-192] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #14656 @ 0x3940 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-240] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-240] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #15808 @ 0x3dc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-268] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #-268] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #9024 @ 0x2340 │ │ │ │ sub r3, r3, #4 │ │ │ │ - ldr r2, [pc, #-304] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #-304] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-336] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #-336] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #9088 @ 0x2380 │ │ │ │ sub r3, r3, #48 @ 0x30 │ │ │ │ - ldr r2, [pc, #-372] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #-372] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #14080 @ 0x3700 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-408] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #-408] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #14784 @ 0x39c0 │ │ │ │ - ldr r2, [pc, #-440] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #-440] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #14784 @ 0x39c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-492] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-492] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #14144 @ 0x3740 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-536] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-536] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #14208 @ 0x3780 │ │ │ │ - ldr r2, [pc, #-560] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #-560] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #14208 @ 0x3780 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-612] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-612] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #14272 @ 0x37c0 │ │ │ │ - ldr r2, [pc, #-636] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #-636] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #14720 @ 0x3980 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-688] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-688] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #13568 @ 0x3500 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-732] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-732] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #13632 @ 0x3540 │ │ │ │ - ldr r2, [pc, #-756] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #-756] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39467c │ │ │ │ + beq 39490c │ │ │ │ + b 3946c8 │ │ │ │ sub r3, r1, #13632 @ 0x3540 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-808] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-808] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r3, #255 @ 0xff │ │ │ │ cmp r1, r3 │ │ │ │ - beq 397ccc │ │ │ │ - bhi 397ca0 │ │ │ │ + beq 397d18 │ │ │ │ + bhi 397cec │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 397ccc │ │ │ │ + beq 397d18 │ │ │ │ bic r3, r1, #32 │ │ │ │ - bhi 3a3540 │ │ │ │ - ldr r2, [pc, #-1196] @ 3a04ac │ │ │ │ + bhi 3a358c │ │ │ │ + ldr r2, [pc, #-1196] @ 3a04f8 │ │ │ │ cmp r3, r2 │ │ │ │ - beq 397ccc │ │ │ │ - ldr r3, [pc, #-1204] @ 3a04b0 │ │ │ │ + beq 397d18 │ │ │ │ + ldr r3, [pc, #-1204] @ 3a04fc │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3948c0 │ │ │ │ - b 397ccc │ │ │ │ - ldr r2, [pc, #-1216] @ 3a04b4 │ │ │ │ + bne 39490c │ │ │ │ + b 397d18 │ │ │ │ + ldr r2, [pc, #-1216] @ 3a0500 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 39cfb0 │ │ │ │ + bne 39cffc │ │ │ │ tst r3, #1 │ │ │ │ - bne 39cb3c │ │ │ │ - b 3948c0 │ │ │ │ + bne 39cb88 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #2848 @ 0xb20 │ │ │ │ - ldr r2, [pc, #-1236] @ 3a04c0 │ │ │ │ + ldr r2, [pc, #-1236] @ 3a050c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 3949c4 │ │ │ │ + beq 39490c │ │ │ │ + b 394a10 │ │ │ │ sub r3, r1, #2880 @ 0xb40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-1284] @ 3a04c0 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-1284] @ 3a050c │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3949c4 │ │ │ │ - b 3948c0 │ │ │ │ + bne 394a10 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #2912 @ 0xb60 │ │ │ │ - b 3a098c │ │ │ │ + b 3a09d8 │ │ │ │ sub r3, r1, #8000 @ 0x1f40 │ │ │ │ sub r3, r3, #60 @ 0x3c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-1352] @ 3a04b8 │ │ │ │ + ldr r2, [pc, #-1352] @ 3a0504 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3964ac │ │ │ │ - ldr r2, [pc, #-1364] @ 3a04bc │ │ │ │ + bne 3964f8 │ │ │ │ + ldr r2, [pc, #-1364] @ 3a0508 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 396548 │ │ │ │ - b 3948c0 │ │ │ │ + bne 396594 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #3008 @ 0xbc0 │ │ │ │ - b 3a098c │ │ │ │ + b 3a09d8 │ │ │ │ sub r3, r1, #2784 @ 0xae0 │ │ │ │ - b 3a098c │ │ │ │ + b 3a09d8 │ │ │ │ sub r3, r1, #2624 @ 0xa40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-1416] @ 3a04c0 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-1416] @ 3a050c │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3949c4 │ │ │ │ - b 3948c0 │ │ │ │ + bne 394a10 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #2656 @ 0xa60 │ │ │ │ - b 3a098c │ │ │ │ + b 3a09d8 │ │ │ │ sub r3, r1, #8064 @ 0x1f80 │ │ │ │ - b 39eb58 │ │ │ │ + b 39eba4 │ │ │ │ sub r3, r1, #8128 @ 0x1fc0 │ │ │ │ sub r3, r3, #28 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ - b 396520 │ │ │ │ + b 39656c │ │ │ │ sub r3, r1, #2976 @ 0xba0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-1492] @ 3a04c0 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-1492] @ 3a050c │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3949c4 │ │ │ │ - b 3948c0 │ │ │ │ + bne 394a10 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #7936 @ 0x1f00 │ │ │ │ sub r3, r3, #60 @ 0x3c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ - b 396520 │ │ │ │ + b 39656c │ │ │ │ sub r3, r1, #2592 @ 0xa20 │ │ │ │ - b 3a098c │ │ │ │ + b 3a09d8 │ │ │ │ sub r3, r1, #2720 @ 0xaa0 │ │ │ │ - b 3a098c │ │ │ │ + b 3a09d8 │ │ │ │ sub r3, r1, #2752 @ 0xac0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-1568] @ 3a04c0 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-1568] @ 3a050c │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3949c4 │ │ │ │ - b 3948c0 │ │ │ │ + bne 394a10 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #3248 @ 0xcb0 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3949c4 │ │ │ │ - ldr r2, [pc, #-1628] @ 3a04c4 │ │ │ │ + bne 394a10 │ │ │ │ + ldr r2, [pc, #-1628] @ 3a0510 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39faec │ │ │ │ - ldr r2, [pc, #-1632] @ 3a04cc │ │ │ │ + bne 39fb38 │ │ │ │ + ldr r2, [pc, #-1632] @ 3a0518 │ │ │ │ tst r3, r2 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39de54 │ │ │ │ + beq 39490c │ │ │ │ + b 39dea0 │ │ │ │ sub r3, r1, #3120 @ 0xc30 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ - b 3a0afc │ │ │ │ + b 3a0b48 │ │ │ │ sub r3, r1, #3184 @ 0xc70 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ - b 3a0afc │ │ │ │ + b 3a0b48 │ │ │ │ sub r3, r1, #3216 @ 0xc90 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ + bhi 39490c │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3949c4 │ │ │ │ - ldr r2, [pc, #-1748] @ 3a04c4 │ │ │ │ + bne 394a10 │ │ │ │ + ldr r2, [pc, #-1748] @ 3a0510 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39faec │ │ │ │ - ldr r2, [pc, #-1752] @ 3a04cc │ │ │ │ + bne 39fb38 │ │ │ │ + ldr r2, [pc, #-1752] @ 3a0518 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39de54 │ │ │ │ - b 3948c0 │ │ │ │ + bne 39dea0 │ │ │ │ + b 39490c │ │ │ │ sub r3, r1, #3088 @ 0xc10 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bls 3a0afc │ │ │ │ - b 3948c0 │ │ │ │ + bls 3a0b48 │ │ │ │ + b 39490c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3948c0 │ │ │ │ + bls 39490c │ │ │ │ sub r3, r1, #3280 @ 0xcd0 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3949c4 │ │ │ │ - ldr r2, [pc, #-1860] @ 3a04c4 │ │ │ │ + bne 394a10 │ │ │ │ + ldr r2, [pc, #-1860] @ 3a0510 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39faec │ │ │ │ - ldr r2, [pc, #-1864] @ 3a04cc │ │ │ │ + bne 39fb38 │ │ │ │ + ldr r2, [pc, #-1864] @ 3a0518 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39de54 │ │ │ │ - b 3948c0 │ │ │ │ + bne 39dea0 │ │ │ │ + b 39490c │ │ │ │ sub r2, r1, #3072 @ 0xc00 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r3, #1 │ │ │ │ lsl r3, r3, r2 │ │ │ │ - ldr r2, [pc, #-1904] @ 3a04c8 │ │ │ │ + ldr r2, [pc, #-1904] @ 3a0514 │ │ │ │ tst r3, r2 │ │ │ │ - bne 3949c4 │ │ │ │ - ldr r2, [pc, #-1912] @ 3a04cc │ │ │ │ + bne 394a10 │ │ │ │ + ldr r2, [pc, #-1912] @ 3a0518 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39faec │ │ │ │ - ldr r2, [pc, #-1920] @ 3a04d0 │ │ │ │ + bne 39fb38 │ │ │ │ + ldr r2, [pc, #-1920] @ 3a051c │ │ │ │ tst r3, r2 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39de54 │ │ │ │ - ldr r2, [pc, #-1932] @ 3a04d4 │ │ │ │ + beq 39490c │ │ │ │ + b 39dea0 │ │ │ │ + ldr r2, [pc, #-1932] @ 3a0520 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #6656 @ 0x1a00 │ │ │ │ sub r3, r3, #44 @ 0x2c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #16 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-1980] @ 3a04d8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-1980] @ 3a0524 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39467c │ │ │ │ - b 3948c0 │ │ │ │ - ldr r2, [pc, #-1996] @ 3a04dc │ │ │ │ + bne 3946c8 │ │ │ │ + b 39490c │ │ │ │ + ldr r2, [pc, #-1996] @ 3a0528 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #304 @ 0x130 │ │ │ │ - beq 394d08 │ │ │ │ + beq 394d54 │ │ │ │ cmp r1, #308 @ 0x134 │ │ │ │ - beq 394cd0 │ │ │ │ + beq 394d1c │ │ │ │ cmp r1, #300 @ 0x12c │ │ │ │ - beq 39467c │ │ │ │ - b 3948c0 │ │ │ │ + beq 3946c8 │ │ │ │ + b 39490c │ │ │ │ cmp r1, #8448 @ 0x2100 │ │ │ │ - beq 39f674 │ │ │ │ + beq 39f6c0 │ │ │ │ sub r3, r3, #3 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 397ba4 │ │ │ │ - b 3948c0 │ │ │ │ + beq 397bf0 │ │ │ │ + b 39490c │ │ │ │ cmp r1, #8320 @ 0x2080 │ │ │ │ - beq 39f674 │ │ │ │ + beq 39f6c0 │ │ │ │ sub r3, r3, #3 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 397ba4 │ │ │ │ - b 3948c0 │ │ │ │ + beq 397bf0 │ │ │ │ + b 39490c │ │ │ │ cmp r1, #8384 @ 0x20c0 │ │ │ │ - beq 39f674 │ │ │ │ - ldr r3, [pc, #-2104] @ 3a04e0 │ │ │ │ + beq 39f6c0 │ │ │ │ + ldr r3, [pc, #-2104] @ 3a052c │ │ │ │ cmp r1, r3 │ │ │ │ - beq 397ba4 │ │ │ │ - b 3948c0 │ │ │ │ + beq 397bf0 │ │ │ │ + b 39490c │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - bne 396980 │ │ │ │ - ldr r2, [pc, #-2124] @ 3a04e4 │ │ │ │ + bne 3969cc │ │ │ │ + ldr r2, [pc, #-2124] @ 3a0530 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2148] @ 3a04e8 │ │ │ │ + ldr r2, [pc, #-2148] @ 3a0534 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 394f1c │ │ │ │ - ldr r2, [pc, #-2172] @ 3a04ec │ │ │ │ + b 394f68 │ │ │ │ + ldr r2, [pc, #-2172] @ 3a0538 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #512 @ 0x200 │ │ │ │ cmp r3, #7 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r2, [pc, #-2212] @ 3a04f0 │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r2, [pc, #-2212] @ 3a053c │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a4070 │ │ │ │ + bhi 3a40bc │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2240] @ 3a04f4 │ │ │ │ + ldr r2, [pc, #-2240] @ 3a0540 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2264] @ 3a04f8 │ │ │ │ + ldr r2, [pc, #-2264] @ 3a0544 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2288] @ 3a04fc │ │ │ │ + ldr r2, [pc, #-2288] @ 3a0548 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2312] @ 3a0500 │ │ │ │ + ldr r2, [pc, #-2312] @ 3a054c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2336] @ 3a0504 │ │ │ │ + ldr r2, [pc, #-2336] @ 3a0550 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2360] @ 3a0508 │ │ │ │ + ldr r2, [pc, #-2360] @ 3a0554 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2384] @ 3a050c │ │ │ │ + ldr r2, [pc, #-2384] @ 3a0558 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #32768 @ 0x8000 │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r2, [pc, #-2424] @ 3a0510 │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r2, [pc, #-2424] @ 3a055c │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 396980 │ │ │ │ + bhi 3969cc │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2452] @ 3a0514 │ │ │ │ + ldr r2, [pc, #-2452] @ 3a0560 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2476] @ 3a0518 │ │ │ │ + ldr r2, [pc, #-2476] @ 3a0564 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2500] @ 3a051c │ │ │ │ + ldr r2, [pc, #-2500] @ 3a0568 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2524] @ 3a0520 │ │ │ │ + ldr r2, [pc, #-2524] @ 3a056c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2548] @ 3a0524 │ │ │ │ + ldr r2, [pc, #-2548] @ 3a0570 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #32768 @ 0x8000 │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r2, [pc, #-2588] @ 3a0528 │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r2, [pc, #-2588] @ 3a0574 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 396980 │ │ │ │ + bhi 3969cc │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-2400] @ 3a0604 │ │ │ │ + ldr r3, [pc, #-2400] @ 3a0650 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3370 │ │ │ │ + bhi 3a33bc │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 3a33fc │ │ │ │ - ldr r3, [pc, #-2636] @ 3a052c │ │ │ │ + bcc 3a3448 │ │ │ │ + ldr r3, [pc, #-2636] @ 3a0578 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3edc │ │ │ │ + bhi 3a3f28 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2668] @ 3a0530 │ │ │ │ + ldr r2, [pc, #-2668] @ 3a057c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2692] @ 3a0534 │ │ │ │ + ldr r2, [pc, #-2692] @ 3a0580 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2716] @ 3a0538 │ │ │ │ + ldr r2, [pc, #-2716] @ 3a0584 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2740] @ 3a053c │ │ │ │ + ldr r2, [pc, #-2740] @ 3a0588 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2764] @ 3a0540 │ │ │ │ + ldr r2, [pc, #-2764] @ 3a058c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2788] @ 3a0544 │ │ │ │ + ldr r2, [pc, #-2788] @ 3a0590 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2812] @ 3a0548 │ │ │ │ + ldr r2, [pc, #-2812] @ 3a0594 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2836] @ 3a054c │ │ │ │ + ldr r2, [pc, #-2836] @ 3a0598 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2680] @ 3a0604 │ │ │ │ + ldr r3, [pc, #-2680] @ 3a0650 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a345c │ │ │ │ + bhi 3a34a8 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 396980 │ │ │ │ - ldr r3, [pc, #-2880] @ 3a0550 │ │ │ │ + bcc 3969cc │ │ │ │ + ldr r3, [pc, #-2880] @ 3a059c │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3edc │ │ │ │ + bhi 3a3f28 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-2736] @ 3a0604 │ │ │ │ + ldr r3, [pc, #-2736] @ 3a0650 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3494 │ │ │ │ + bhi 3a34e0 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 3a33fc │ │ │ │ - ldr r3, [pc, #-2932] @ 3a0554 │ │ │ │ + bcc 3a3448 │ │ │ │ + ldr r3, [pc, #-2932] @ 3a05a0 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3edc │ │ │ │ + bhi 3a3f28 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r1, #4544 @ 0x11c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-2824] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-2824] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - ldr r2, [pc, #-3000] @ 3a0558 │ │ │ │ + beq 39490c │ │ │ │ + ldr r2, [pc, #-3000] @ 3a05a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3020] @ 3a055c │ │ │ │ + ldr r2, [pc, #-3020] @ 3a05a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3040] @ 3a0560 │ │ │ │ + ldr r2, [pc, #-3040] @ 3a05ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 3a1b2c │ │ │ │ - ldr r2, [pc, #-3068] @ 3a0564 │ │ │ │ + bne 3a1b78 │ │ │ │ + ldr r2, [pc, #-3068] @ 3a05b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3084] @ 3a0568 │ │ │ │ + ldr r2, [pc, #-3084] @ 3a05b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3104] @ 3a056c │ │ │ │ - ldr r2, [pc, #-3104] @ 3a0570 │ │ │ │ + ldr r3, [pc, #-3104] @ 3a05b8 │ │ │ │ + ldr r2, [pc, #-3104] @ 3a05bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3124] @ 3a0574 │ │ │ │ + ldr r2, [pc, #-3124] @ 3a05c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r8, r5, #21 │ │ │ │ - ldr r3, [pc, #-3148] @ 3a0578 │ │ │ │ + ldr r3, [pc, #-3148] @ 3a05c4 │ │ │ │ and r8, r8, #63 @ 0x3f │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #51 @ 0x33 │ │ │ │ - bhi 3a11e0 │ │ │ │ + bhi 3a122c │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3180] @ 3a057c │ │ │ │ + ldr r2, [pc, #-3180] @ 3a05c8 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3200] @ 3a0580 │ │ │ │ + ldr r2, [pc, #-3200] @ 3a05cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3220] @ 3a0584 │ │ │ │ + ldr r2, [pc, #-3220] @ 3a05d0 │ │ │ │ lsr r3, r5, #27 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a41b0 │ │ │ │ + bhi 3a41fc │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3256] @ 3a0588 │ │ │ │ + ldr r2, [pc, #-3256] @ 3a05d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e560 │ │ │ │ - ldr r2, [pc, #-3276] @ 3a058c │ │ │ │ + b 39e5ac │ │ │ │ + ldr r2, [pc, #-3276] @ 3a05d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e560 │ │ │ │ - ldr r2, [pc, #-3296] @ 3a0590 │ │ │ │ + b 39e5ac │ │ │ │ + ldr r2, [pc, #-3296] @ 3a05dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e560 │ │ │ │ - ldr r2, [pc, #-3316] @ 3a0594 │ │ │ │ + b 39e5ac │ │ │ │ + ldr r2, [pc, #-3316] @ 3a05e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e560 │ │ │ │ - ldr r2, [pc, #-3336] @ 3a0598 │ │ │ │ + b 39e5ac │ │ │ │ + ldr r2, [pc, #-3336] @ 3a05e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e560 │ │ │ │ - ldr r2, [pc, #-3356] @ 3a059c │ │ │ │ + b 39e5ac │ │ │ │ + ldr r2, [pc, #-3356] @ 3a05e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e560 │ │ │ │ - ldr r2, [pc, #-3376] @ 3a05a0 │ │ │ │ + b 39e5ac │ │ │ │ + ldr r2, [pc, #-3376] @ 3a05ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e560 │ │ │ │ - ldr r2, [pc, #-3396] @ 3a05a4 │ │ │ │ + b 39e5ac │ │ │ │ + ldr r2, [pc, #-3396] @ 3a05f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3416] @ 3a05a8 │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3416] @ 3a05f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3436] @ 3a05ac │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3436] @ 3a05f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3456] @ 3a05b0 │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3456] @ 3a05fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3476] @ 3a05b4 │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3476] @ 3a0600 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3496] @ 3a05b8 │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3496] @ 3a0604 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3516] @ 3a05bc │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3516] @ 3a0608 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3536] @ 3a05c0 │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3536] @ 3a060c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3556] @ 3a05c4 │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3556] @ 3a0610 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3576] @ 3a05c8 │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3576] @ 3a0614 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3596] @ 3a05cc │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3596] @ 3a0618 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3616] @ 3a05d0 │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3616] @ 3a061c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3636] @ 3a05d4 │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3636] @ 3a0620 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3656] @ 3a05d8 │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3656] @ 3a0624 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3676] @ 3a05dc │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3676] @ 3a0628 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3696] @ 3a05e0 │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3696] @ 3a062c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3716] @ 3a05e4 │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3716] @ 3a0630 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ - ldr r2, [pc, #-3736] @ 3a05e8 │ │ │ │ + b 3a1244 │ │ │ │ + ldr r2, [pc, #-3736] @ 3a0634 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a11f8 │ │ │ │ + b 3a1244 │ │ │ │ sub r3, r5, #512 @ 0x200 │ │ │ │ cmp r3, #7 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r2, [pc, #-3768] @ 3a05ec │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r2, [pc, #-3768] @ 3a0638 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a4070 │ │ │ │ + bhi 3a40bc │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3800] @ 3a05f0 │ │ │ │ + ldr r2, [pc, #-3800] @ 3a063c │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396170 │ │ │ │ - ldr r2, [pc, #-3824] @ 3a05f4 │ │ │ │ + b 3961bc │ │ │ │ + ldr r2, [pc, #-3824] @ 3a0640 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a178 │ │ │ │ + b 39a1c4 │ │ │ │ sub r3, r1, #6272 @ 0x1880 │ │ │ │ sub r3, r3, #52 @ 0x34 │ │ │ │ - ldr r2, [pc, #-3856] @ 3a05f8 │ │ │ │ + ldr r2, [pc, #-3856] @ 3a0644 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 39a4b8 │ │ │ │ + beq 39490c │ │ │ │ + b 39a504 │ │ │ │ sub r3, r1, #6336 @ 0x18c0 │ │ │ │ sub r3, r3, #20 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #-3908] @ 3a05f8 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #-3908] @ 3a0644 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39a4b8 │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #-3916] @ 3a0604 │ │ │ │ + bne 39a504 │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #-3916] @ 3a0650 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a32e4 │ │ │ │ + bhi 3a3330 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 3a33fc │ │ │ │ - ldr r3, [pc, #-3944] @ 3a05fc │ │ │ │ + bcc 3a3448 │ │ │ │ + ldr r3, [pc, #-3944] @ 3a0648 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3edc │ │ │ │ + bhi 3a3f28 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #512 @ 0x200 │ │ │ │ cmp r3, #7 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r2, [pc, #-3992] @ 3a0600 │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r2, [pc, #-3992] @ 3a064c │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a4070 │ │ │ │ + bhi 3a40bc │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp r1, #828 @ 0x33c │ │ │ │ - beq 394b70 │ │ │ │ - b 3948c0 │ │ │ │ - ldr r3, [pc, #-4036] @ 3a0604 │ │ │ │ + beq 394bbc │ │ │ │ + b 39490c │ │ │ │ + ldr r3, [pc, #-4036] @ 3a0650 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a33a8 │ │ │ │ + bhi 3a33f4 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 396980 │ │ │ │ - ldr r3, [pc, #-4052] @ 3a0608 │ │ │ │ + bcc 3969cc │ │ │ │ + ldr r3, [pc, #-4052] @ 3a0654 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3edc │ │ │ │ + bhi 3a3f28 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #4040] @ 3a25cc │ │ │ │ + ldr r2, [pc, #4040] @ 3a2618 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #512 @ 0x200 │ │ │ │ cmp r3, #7 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r2, [pc, #4004] @ 3a25d0 │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r2, [pc, #4004] @ 3a261c │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a4070 │ │ │ │ + bhi 3a40bc │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3972] @ 3a25d4 │ │ │ │ + ldr r2, [pc, #3972] @ 3a2620 │ │ │ │ mov r3, r9 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ba00 │ │ │ │ - ldr r3, [pc, #3948] @ 3a25d8 │ │ │ │ + b 39ba4c │ │ │ │ + ldr r3, [pc, #3948] @ 3a2624 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a34cc │ │ │ │ + bhi 3a3518 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 3a33fc │ │ │ │ - ldr r3, [pc, #3932] @ 3a25dc │ │ │ │ + bcc 3a3448 │ │ │ │ + ldr r3, [pc, #3932] @ 3a2628 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3edc │ │ │ │ + bhi 3a3f28 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r1, #4480 @ 0x1180 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3948c0 │ │ │ │ - ldr r2, [pc, #3876] @ 3a25e0 │ │ │ │ + bhi 39490c │ │ │ │ + ldr r2, [pc, #3876] @ 3a262c │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39e41c │ │ │ │ - b 3948c0 │ │ │ │ + bne 39e468 │ │ │ │ + b 39490c │ │ │ │ sub r3, r5, #32768 @ 0x8000 │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r2, [pc, #3844] @ 3a25e4 │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r2, [pc, #3844] @ 3a2630 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 396980 │ │ │ │ + bhi 3969cc │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #32768 @ 0x8000 │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r2, [pc, #3800] @ 3a25e8 │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r2, [pc, #3800] @ 3a2634 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 396980 │ │ │ │ + bhi 3969cc │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3752] @ 3a25d8 │ │ │ │ + ldr r3, [pc, #3752] @ 3a2624 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3424 │ │ │ │ + bhi 3a3470 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 396980 │ │ │ │ - ldr r3, [pc, #3752] @ 3a25ec │ │ │ │ + bcc 3969cc │ │ │ │ + ldr r3, [pc, #3752] @ 3a2638 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3edc │ │ │ │ + bhi 3a3f28 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3692] @ 3a25d8 │ │ │ │ + ldr r3, [pc, #3692] @ 3a2624 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3504 │ │ │ │ + bhi 3a3550 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 396980 │ │ │ │ - ldr r3, [pc, #3696] @ 3a25f0 │ │ │ │ + bcc 3969cc │ │ │ │ + ldr r3, [pc, #3696] @ 3a263c │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3edc │ │ │ │ + bhi 3a3f28 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r1, #4480 @ 0x1180 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3632] @ 3a25e0 │ │ │ │ + ldr r2, [pc, #3632] @ 3a262c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3948c0 │ │ │ │ - b 3a1108 │ │ │ │ - ldr r2, [pc, #3624] @ 3a25f4 │ │ │ │ + beq 39490c │ │ │ │ + b 3a1154 │ │ │ │ + ldr r2, [pc, #3624] @ 3a2640 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3600] @ 3a25f8 │ │ │ │ + ldr r3, [pc, #3600] @ 3a2644 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a186c │ │ │ │ + bhi 3a18b8 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 3a18a0 │ │ │ │ - ldr r3, [pc, #3584] @ 3a25fc │ │ │ │ + bcc 3a18ec │ │ │ │ + ldr r3, [pc, #3584] @ 3a2648 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3f30 │ │ │ │ + bhi 3a3f7c │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3552] @ 3a2600 │ │ │ │ + ldr r2, [pc, #3552] @ 3a264c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3528] @ 3a2604 │ │ │ │ + ldr r2, [pc, #3528] @ 3a2650 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3504] @ 3a2608 │ │ │ │ + ldr r2, [pc, #3504] @ 3a2654 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3480] @ 3a260c │ │ │ │ + ldr r3, [pc, #3480] @ 3a2658 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a19e0 │ │ │ │ + beq 3a1a2c │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 396980 │ │ │ │ - ldr r2, [pc, #3460] @ 3a2610 │ │ │ │ + bne 3969cc │ │ │ │ + ldr r2, [pc, #3460] @ 3a265c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3436] @ 3a2614 │ │ │ │ + ldr r3, [pc, #3436] @ 3a2660 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 396980 │ │ │ │ - ldr r2, [pc, #3428] @ 3a2618 │ │ │ │ + bne 3969cc │ │ │ │ + ldr r2, [pc, #3428] @ 3a2664 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3368] @ 3a25f8 │ │ │ │ + ldr r3, [pc, #3368] @ 3a2644 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a186c │ │ │ │ + bhi 3a18b8 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 3a18a0 │ │ │ │ - ldr r3, [pc, #3384] @ 3a261c │ │ │ │ + bcc 3a18ec │ │ │ │ + ldr r3, [pc, #3384] @ 3a2668 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3f30 │ │ │ │ + bhi 3a3f7c │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3312] @ 3a25f8 │ │ │ │ + ldr r3, [pc, #3312] @ 3a2644 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a186c │ │ │ │ + bhi 3a18b8 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 3a18a0 │ │ │ │ - ldr r3, [pc, #3332] @ 3a2620 │ │ │ │ + bcc 3a18ec │ │ │ │ + ldr r3, [pc, #3332] @ 3a266c │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3f30 │ │ │ │ + bhi 3a3f7c │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3256] @ 3a25f8 │ │ │ │ + ldr r3, [pc, #3256] @ 3a2644 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a186c │ │ │ │ + bhi 3a18b8 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 3a18a0 │ │ │ │ - ldr r3, [pc, #3280] @ 3a2624 │ │ │ │ + bcc 3a18ec │ │ │ │ + ldr r3, [pc, #3280] @ 3a2670 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3f30 │ │ │ │ + bhi 3a3f7c │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3200] @ 3a25f8 │ │ │ │ + ldr r3, [pc, #3200] @ 3a2644 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a186c │ │ │ │ + bhi 3a18b8 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 3a18a0 │ │ │ │ - ldr r3, [pc, #3228] @ 3a2628 │ │ │ │ + bcc 3a18ec │ │ │ │ + ldr r3, [pc, #3228] @ 3a2674 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3f30 │ │ │ │ + bhi 3a3f7c │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3144] @ 3a25f8 │ │ │ │ + ldr r3, [pc, #3144] @ 3a2644 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a186c │ │ │ │ + bhi 3a18b8 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 3a18a0 │ │ │ │ - ldr r3, [pc, #3176] @ 3a262c │ │ │ │ + bcc 3a18ec │ │ │ │ + ldr r3, [pc, #3176] @ 3a2678 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3f30 │ │ │ │ + bhi 3a3f7c │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3144] @ 3a2630 │ │ │ │ + ldr r2, [pc, #3144] @ 3a267c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 39adcc │ │ │ │ - ldr r3, [pc, #3112] @ 3a2634 │ │ │ │ + beq 39ae18 │ │ │ │ + ldr r3, [pc, #3112] @ 3a2680 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #13 │ │ │ │ - bhi 39adcc │ │ │ │ + bhi 39ae18 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3080] @ 3a2638 │ │ │ │ + ldr r2, [pc, #3080] @ 3a2684 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3056] @ 3a263c │ │ │ │ + ldr r2, [pc, #3056] @ 3a2688 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3032] @ 3a2640 │ │ │ │ + ldr r2, [pc, #3032] @ 3a268c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3008] @ 3a2644 │ │ │ │ + ldr r2, [pc, #3008] @ 3a2690 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2984] @ 3a2648 │ │ │ │ + ldr r2, [pc, #2984] @ 3a2694 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2960] @ 3a264c │ │ │ │ + ldr r2, [pc, #2960] @ 3a2698 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r3, #3 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 397ba4 │ │ │ │ - b 3948c0 │ │ │ │ - ldr r2, [pc, #2920] @ 3a2650 │ │ │ │ + beq 397bf0 │ │ │ │ + b 39490c │ │ │ │ + ldr r2, [pc, #2920] @ 3a269c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399d68 │ │ │ │ - ldr r2, [pc, #2900] @ 3a2654 │ │ │ │ + b 399db4 │ │ │ │ + ldr r2, [pc, #2900] @ 3a26a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396250 │ │ │ │ - ldr r2, [pc, #2880] @ 3a2658 │ │ │ │ + b 39629c │ │ │ │ + ldr r2, [pc, #2880] @ 3a26a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2856] @ 3a265c │ │ │ │ + ldr r2, [pc, #2856] @ 3a26a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a116c │ │ │ │ - ldr r2, [pc, #2836] @ 3a2660 │ │ │ │ + b 3a11b8 │ │ │ │ + ldr r2, [pc, #2836] @ 3a26ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e480 │ │ │ │ - ldr r2, [pc, #2816] @ 3a2664 │ │ │ │ + b 39e4cc │ │ │ │ + ldr r2, [pc, #2816] @ 3a26b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396a10 │ │ │ │ - ldr r2, [pc, #2796] @ 3a2668 │ │ │ │ + b 396a5c │ │ │ │ + ldr r2, [pc, #2796] @ 3a26b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a0b8 │ │ │ │ - ldr r2, [pc, #2776] @ 3a266c │ │ │ │ + b 39a104 │ │ │ │ + ldr r2, [pc, #2776] @ 3a26b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2752] @ 3a2670 │ │ │ │ + ldr r2, [pc, #2752] @ 3a26bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396460 │ │ │ │ - ldr r2, [pc, #2732] @ 3a2674 │ │ │ │ + b 3964ac │ │ │ │ + ldr r2, [pc, #2732] @ 3a26c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39642c │ │ │ │ - ldr r2, [pc, #2712] @ 3a2678 │ │ │ │ + b 396478 │ │ │ │ + ldr r2, [pc, #2712] @ 3a26c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3960cc │ │ │ │ - ldr r2, [pc, #2692] @ 3a267c │ │ │ │ + b 396118 │ │ │ │ + ldr r2, [pc, #2692] @ 3a26c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396098 │ │ │ │ - ldr r2, [pc, #2672] @ 3a2680 │ │ │ │ + b 3960e4 │ │ │ │ + ldr r2, [pc, #2672] @ 3a26cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ec90 │ │ │ │ - ldr r2, [pc, #2652] @ 3a2684 │ │ │ │ + b 39ecdc │ │ │ │ + ldr r2, [pc, #2652] @ 3a26d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ec5c │ │ │ │ - ldr r2, [pc, #2632] @ 3a2688 │ │ │ │ + b 39eca8 │ │ │ │ + ldr r2, [pc, #2632] @ 3a26d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399224 │ │ │ │ - ldr r2, [pc, #2612] @ 3a268c │ │ │ │ + b 399270 │ │ │ │ + ldr r2, [pc, #2612] @ 3a26d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992f4 │ │ │ │ - ldr r2, [pc, #2592] @ 3a2690 │ │ │ │ + b 399340 │ │ │ │ + ldr r2, [pc, #2592] @ 3a26dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #2572] @ 3a2694 │ │ │ │ + b 39930c │ │ │ │ + ldr r2, [pc, #2572] @ 3a26e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39eaac │ │ │ │ - ldr r2, [pc, #2552] @ 3a2698 │ │ │ │ + b 39eaf8 │ │ │ │ + ldr r2, [pc, #2552] @ 3a26e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ea78 │ │ │ │ - ldr r2, [pc, #2532] @ 3a269c │ │ │ │ + b 39eac4 │ │ │ │ + ldr r2, [pc, #2532] @ 3a26e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ea44 │ │ │ │ - ldr r2, [pc, #2512] @ 3a26a0 │ │ │ │ + b 39ea90 │ │ │ │ + ldr r2, [pc, #2512] @ 3a26ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ea10 │ │ │ │ - ldr r2, [pc, #2492] @ 3a26a4 │ │ │ │ + b 39ea5c │ │ │ │ + ldr r2, [pc, #2492] @ 3a26f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e9dc │ │ │ │ - ldr r2, [pc, #2472] @ 3a26a8 │ │ │ │ + b 39ea28 │ │ │ │ + ldr r2, [pc, #2472] @ 3a26f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e9a8 │ │ │ │ - ldr r2, [pc, #2452] @ 3a26ac │ │ │ │ + b 39e9f4 │ │ │ │ + ldr r2, [pc, #2452] @ 3a26f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e974 │ │ │ │ - ldr r2, [pc, #2432] @ 3a26b0 │ │ │ │ + b 39e9c0 │ │ │ │ + ldr r2, [pc, #2432] @ 3a26fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2408] @ 3a26b4 │ │ │ │ + ldr r2, [pc, #2408] @ 3a2700 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396100 │ │ │ │ - ldr r2, [pc, #2388] @ 3a26b8 │ │ │ │ + b 39614c │ │ │ │ + ldr r2, [pc, #2388] @ 3a2704 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3962bc │ │ │ │ - ldr r2, [pc, #2368] @ 3a26bc │ │ │ │ + b 396308 │ │ │ │ + ldr r2, [pc, #2368] @ 3a2708 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3987b4 │ │ │ │ - ldr r2, [pc, #2348] @ 3a26c0 │ │ │ │ + b 398800 │ │ │ │ + ldr r2, [pc, #2348] @ 3a270c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 398780 │ │ │ │ - ldr r3, [pc, #2328] @ 3a26c4 │ │ │ │ + b 3987cc │ │ │ │ + ldr r3, [pc, #2328] @ 3a2710 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 396980 │ │ │ │ - ldr r2, [pc, #2320] @ 3a26c8 │ │ │ │ + bne 3969cc │ │ │ │ + ldr r2, [pc, #2320] @ 3a2714 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2296] @ 3a26cc │ │ │ │ + ldr r2, [pc, #2296] @ 3a2718 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a8dc │ │ │ │ - ldr r2, [pc, #2276] @ 3a26d0 │ │ │ │ + b 39a928 │ │ │ │ + ldr r2, [pc, #2276] @ 3a271c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396f1c │ │ │ │ - ldr r2, [pc, #2256] @ 3a26d4 │ │ │ │ + b 396f68 │ │ │ │ + ldr r2, [pc, #2256] @ 3a2720 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d5bc │ │ │ │ - ldr r2, [pc, #2236] @ 3a26d8 │ │ │ │ + b 39d608 │ │ │ │ + ldr r2, [pc, #2236] @ 3a2724 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d588 │ │ │ │ - ldr r2, [pc, #2216] @ 3a26dc │ │ │ │ + b 39d5d4 │ │ │ │ + ldr r2, [pc, #2216] @ 3a2728 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d554 │ │ │ │ - ldr r2, [pc, #2196] @ 3a26e0 │ │ │ │ + b 39d5a0 │ │ │ │ + ldr r2, [pc, #2196] @ 3a272c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d520 │ │ │ │ - ldr r2, [pc, #2176] @ 3a26e4 │ │ │ │ + b 39d56c │ │ │ │ + ldr r2, [pc, #2176] @ 3a2730 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2152] @ 3a26e8 │ │ │ │ + ldr r2, [pc, #2152] @ 3a2734 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39738c │ │ │ │ - ldr r2, [pc, #2132] @ 3a26ec │ │ │ │ + b 3973d8 │ │ │ │ + ldr r2, [pc, #2132] @ 3a2738 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397358 │ │ │ │ - ldr r2, [pc, #2112] @ 3a26f0 │ │ │ │ + b 3973a4 │ │ │ │ + ldr r2, [pc, #2112] @ 3a273c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397324 │ │ │ │ - ldr r2, [pc, #2092] @ 3a26f4 │ │ │ │ + b 397370 │ │ │ │ + ldr r2, [pc, #2092] @ 3a2740 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3972f0 │ │ │ │ - ldr r2, [pc, #2072] @ 3a26f8 │ │ │ │ + b 39733c │ │ │ │ + ldr r2, [pc, #2072] @ 3a2744 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2048] @ 3a26fc │ │ │ │ + ldr r2, [pc, #2048] @ 3a2748 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3973c0 │ │ │ │ - ldr r2, [pc, #2028] @ 3a2700 │ │ │ │ + b 39740c │ │ │ │ + ldr r2, [pc, #2028] @ 3a274c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2004] @ 3a2704 │ │ │ │ + ldr r2, [pc, #2004] @ 3a2750 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a594 │ │ │ │ - ldr r2, [pc, #1984] @ 3a2708 │ │ │ │ + b 39a5e0 │ │ │ │ + ldr r2, [pc, #1984] @ 3a2754 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a560 │ │ │ │ - ldr r2, [pc, #1964] @ 3a270c │ │ │ │ + b 39a5ac │ │ │ │ + ldr r2, [pc, #1964] @ 3a2758 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a52c │ │ │ │ - ldr r2, [pc, #1944] @ 3a2710 │ │ │ │ + b 39a578 │ │ │ │ + ldr r2, [pc, #1944] @ 3a275c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a4f8 │ │ │ │ - ldr r2, [pc, #1924] @ 3a2714 │ │ │ │ + b 39a544 │ │ │ │ + ldr r2, [pc, #1924] @ 3a2760 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a5fc │ │ │ │ - ldr r2, [pc, #1904] @ 3a2718 │ │ │ │ + b 39a648 │ │ │ │ + ldr r2, [pc, #1904] @ 3a2764 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a5c8 │ │ │ │ - ldr r2, [pc, #1884] @ 3a271c │ │ │ │ + b 39a614 │ │ │ │ + ldr r2, [pc, #1884] @ 3a2768 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1860] @ 3a2720 │ │ │ │ + ldr r2, [pc, #1860] @ 3a276c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1836] @ 3a2724 │ │ │ │ + ldr r2, [pc, #1836] @ 3a2770 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39aafc │ │ │ │ - ldr r2, [pc, #1816] @ 3a2728 │ │ │ │ + b 39ab48 │ │ │ │ + ldr r2, [pc, #1816] @ 3a2774 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a9b8 │ │ │ │ - ldr r2, [pc, #1796] @ 3a272c │ │ │ │ + b 39aa04 │ │ │ │ + ldr r2, [pc, #1796] @ 3a2778 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a984 │ │ │ │ - ldr r2, [pc, #1776] @ 3a2730 │ │ │ │ + b 39a9d0 │ │ │ │ + ldr r2, [pc, #1776] @ 3a277c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a950 │ │ │ │ - ldr r2, [pc, #1756] @ 3a2734 │ │ │ │ + b 39a99c │ │ │ │ + ldr r2, [pc, #1756] @ 3a2780 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a91c │ │ │ │ - ldr r2, [pc, #1736] @ 3a2738 │ │ │ │ + b 39a968 │ │ │ │ + ldr r2, [pc, #1736] @ 3a2784 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1712] @ 3a273c │ │ │ │ + ldr r2, [pc, #1712] @ 3a2788 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39aca4 │ │ │ │ - ldr r2, [pc, #1692] @ 3a2740 │ │ │ │ + b 39acf0 │ │ │ │ + ldr r2, [pc, #1692] @ 3a278c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ac70 │ │ │ │ - ldr r2, [pc, #1672] @ 3a2744 │ │ │ │ + b 39acbc │ │ │ │ + ldr r2, [pc, #1672] @ 3a2790 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ac3c │ │ │ │ - ldr r2, [pc, #1652] @ 3a2748 │ │ │ │ + b 39ac88 │ │ │ │ + ldr r2, [pc, #1652] @ 3a2794 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ac08 │ │ │ │ - ldr r2, [pc, #1632] @ 3a274c │ │ │ │ + b 39ac54 │ │ │ │ + ldr r2, [pc, #1632] @ 3a2798 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39abd4 │ │ │ │ - ldr r2, [pc, #1612] @ 3a2750 │ │ │ │ + b 39ac20 │ │ │ │ + ldr r2, [pc, #1612] @ 3a279c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39aba0 │ │ │ │ - ldr r2, [pc, #1592] @ 3a2754 │ │ │ │ + b 39abec │ │ │ │ + ldr r2, [pc, #1592] @ 3a27a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ab6c │ │ │ │ - ldr r2, [pc, #1572] @ 3a2758 │ │ │ │ + b 39abb8 │ │ │ │ + ldr r2, [pc, #1572] @ 3a27a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396f8c │ │ │ │ - ldr r2, [pc, #1552] @ 3a275c │ │ │ │ + b 396fd8 │ │ │ │ + ldr r2, [pc, #1552] @ 3a27a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1528] @ 3a2760 │ │ │ │ + ldr r2, [pc, #1528] @ 3a27ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397ac4 │ │ │ │ - ldr r2, [pc, #1508] @ 3a2764 │ │ │ │ + b 397b10 │ │ │ │ + ldr r2, [pc, #1508] @ 3a27b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397a90 │ │ │ │ - ldr r2, [pc, #1488] @ 3a2768 │ │ │ │ + b 397adc │ │ │ │ + ldr r2, [pc, #1488] @ 3a27b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397a5c │ │ │ │ - ldr r2, [pc, #1468] @ 3a276c │ │ │ │ + b 397aa8 │ │ │ │ + ldr r2, [pc, #1468] @ 3a27b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397a28 │ │ │ │ - ldr r2, [pc, #1448] @ 3a2770 │ │ │ │ + b 397a74 │ │ │ │ + ldr r2, [pc, #1448] @ 3a27bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3979f4 │ │ │ │ - ldr r2, [pc, #1428] @ 3a2774 │ │ │ │ + b 397a40 │ │ │ │ + ldr r2, [pc, #1428] @ 3a27c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3979c0 │ │ │ │ - ldr r2, [pc, #1408] @ 3a2778 │ │ │ │ + b 397a0c │ │ │ │ + ldr r2, [pc, #1408] @ 3a27c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39798c │ │ │ │ - ldr r2, [pc, #1388] @ 3a277c │ │ │ │ + b 3979d8 │ │ │ │ + ldr r2, [pc, #1388] @ 3a27c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397958 │ │ │ │ - ldr r2, [pc, #1368] @ 3a2780 │ │ │ │ + b 3979a4 │ │ │ │ + ldr r2, [pc, #1368] @ 3a27cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397924 │ │ │ │ - ldr r2, [pc, #1348] @ 3a2784 │ │ │ │ + b 397970 │ │ │ │ + ldr r2, [pc, #1348] @ 3a27d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3978f0 │ │ │ │ - ldr r2, [pc, #1328] @ 3a2788 │ │ │ │ + b 39793c │ │ │ │ + ldr r2, [pc, #1328] @ 3a27d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397e30 │ │ │ │ - ldr r2, [pc, #1308] @ 3a278c │ │ │ │ + b 397e7c │ │ │ │ + ldr r2, [pc, #1308] @ 3a27d8 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ tst r2, #1 │ │ │ │ - bne 394fec │ │ │ │ - b 3948c0 │ │ │ │ - ldr r2, [pc, #1272] @ 3a2790 │ │ │ │ + bne 395038 │ │ │ │ + b 39490c │ │ │ │ + ldr r2, [pc, #1272] @ 3a27dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d218 │ │ │ │ - ldr r2, [pc, #1252] @ 3a2794 │ │ │ │ + b 39d264 │ │ │ │ + ldr r2, [pc, #1252] @ 3a27e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d1e4 │ │ │ │ - ldr r2, [pc, #1232] @ 3a2798 │ │ │ │ + b 39d230 │ │ │ │ + ldr r2, [pc, #1232] @ 3a27e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1208] @ 3a279c │ │ │ │ + ldr r2, [pc, #1208] @ 3a27e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397d00 │ │ │ │ - ldr r2, [pc, #1188] @ 3a27a0 │ │ │ │ + b 397d4c │ │ │ │ + ldr r2, [pc, #1188] @ 3a27ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1164] @ 3a27a4 │ │ │ │ + ldr r2, [pc, #1164] @ 3a27f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c1d4 │ │ │ │ - ldr r2, [pc, #1144] @ 3a27a8 │ │ │ │ + b 39c220 │ │ │ │ + ldr r2, [pc, #1144] @ 3a27f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c1a0 │ │ │ │ - ldr r2, [pc, #1124] @ 3a27ac │ │ │ │ + b 39c1ec │ │ │ │ + ldr r2, [pc, #1124] @ 3a27f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ec28 │ │ │ │ - ldr r2, [pc, #1104] @ 3a27b0 │ │ │ │ + b 39ec74 │ │ │ │ + ldr r2, [pc, #1104] @ 3a27fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 394914 │ │ │ │ - ldr r2, [pc, #1084] @ 3a27b4 │ │ │ │ + b 394960 │ │ │ │ + ldr r2, [pc, #1084] @ 3a2800 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f254 │ │ │ │ - ldr r2, [pc, #1064] @ 3a27b8 │ │ │ │ + b 39f2a0 │ │ │ │ + ldr r2, [pc, #1064] @ 3a2804 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f254 │ │ │ │ - ldr r2, [pc, #1044] @ 3a27bc │ │ │ │ + b 39f2a0 │ │ │ │ + ldr r2, [pc, #1044] @ 3a2808 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396a84 │ │ │ │ - ldr r2, [pc, #1024] @ 3a27c0 │ │ │ │ + b 396ad0 │ │ │ │ + ldr r2, [pc, #1024] @ 3a280c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396a50 │ │ │ │ - ldr r2, [pc, #1004] @ 3a27c4 │ │ │ │ + b 396a9c │ │ │ │ + ldr r2, [pc, #1004] @ 3a2810 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396b90 │ │ │ │ - ldr r2, [pc, #984] @ 3a27c8 │ │ │ │ + b 396bdc │ │ │ │ + ldr r2, [pc, #984] @ 3a2814 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396b5c │ │ │ │ - ldr r2, [pc, #964] @ 3a27cc │ │ │ │ + b 396ba8 │ │ │ │ + ldr r2, [pc, #964] @ 3a2818 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396b28 │ │ │ │ - ldr r2, [pc, #944] @ 3a27d0 │ │ │ │ + b 396b74 │ │ │ │ + ldr r2, [pc, #944] @ 3a281c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396af4 │ │ │ │ - ldr r2, [pc, #924] @ 3a27d4 │ │ │ │ + b 396b40 │ │ │ │ + ldr r2, [pc, #924] @ 3a2820 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a9ec │ │ │ │ - ldr r2, [pc, #904] @ 3a27d8 │ │ │ │ + b 39aa38 │ │ │ │ + ldr r2, [pc, #904] @ 3a2824 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c524 │ │ │ │ - ldr r2, [pc, #884] @ 3a27dc │ │ │ │ + b 39c570 │ │ │ │ + ldr r2, [pc, #884] @ 3a2828 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c69c │ │ │ │ - ldr r2, [pc, #864] @ 3a27e0 │ │ │ │ + b 39c6e8 │ │ │ │ + ldr r2, [pc, #864] @ 3a282c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c668 │ │ │ │ - ldr r2, [pc, #844] @ 3a27e4 │ │ │ │ + b 39c6b4 │ │ │ │ + ldr r2, [pc, #844] @ 3a2830 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c634 │ │ │ │ - ldr r2, [pc, #824] @ 3a27e8 │ │ │ │ + b 39c680 │ │ │ │ + ldr r2, [pc, #824] @ 3a2834 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c600 │ │ │ │ - ldr r2, [pc, #804] @ 3a27ec │ │ │ │ + b 39c64c │ │ │ │ + ldr r2, [pc, #804] @ 3a2838 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c5cc │ │ │ │ - ldr r2, [pc, #784] @ 3a27f0 │ │ │ │ + b 39c618 │ │ │ │ + ldr r2, [pc, #784] @ 3a283c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c598 │ │ │ │ - ldr r2, [pc, #764] @ 3a27f4 │ │ │ │ + b 39c5e4 │ │ │ │ + ldr r2, [pc, #764] @ 3a2840 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c564 │ │ │ │ - ldr r2, [pc, #744] @ 3a27f8 │ │ │ │ + b 39c5b0 │ │ │ │ + ldr r2, [pc, #744] @ 3a2844 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39b230 │ │ │ │ - ldr r2, [pc, #724] @ 3a27fc │ │ │ │ + b 39b27c │ │ │ │ + ldr r2, [pc, #724] @ 3a2848 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39b1f0 │ │ │ │ - ldr r2, [pc, #704] @ 3a2800 │ │ │ │ + b 39b23c │ │ │ │ + ldr r2, [pc, #704] @ 3a284c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39b310 │ │ │ │ - ldr r2, [pc, #684] @ 3a2804 │ │ │ │ + b 39b35c │ │ │ │ + ldr r2, [pc, #684] @ 3a2850 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #660] @ 3a2808 │ │ │ │ + ldr r2, [pc, #660] @ 3a2854 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d7c0 │ │ │ │ - ldr r2, [pc, #640] @ 3a280c │ │ │ │ + b 39d80c │ │ │ │ + ldr r2, [pc, #640] @ 3a2858 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d7c0 │ │ │ │ - ldr r2, [pc, #620] @ 3a2810 │ │ │ │ + b 39d80c │ │ │ │ + ldr r2, [pc, #620] @ 3a285c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ce20 │ │ │ │ - ldr r2, [pc, #600] @ 3a2814 │ │ │ │ + b 39ce6c │ │ │ │ + ldr r2, [pc, #600] @ 3a2860 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cdec │ │ │ │ - @ instruction: 0x009cdfb8 │ │ │ │ - adceq r3, lr, ip, asr #30 │ │ │ │ - addseq r2, sl, ip, ror #19 │ │ │ │ + b 39ce38 │ │ │ │ + addseq sp, ip, ip, lsr #31 │ │ │ │ + adceq r3, lr, r8, asr #30 │ │ │ │ + addseq r2, sl, r0, ror #19 │ │ │ │ andeq r4, r0, r8, lsl #6 │ │ │ │ - adceq r3, lr, r6, lsl #30 │ │ │ │ + adceq r3, lr, r2, lsl #30 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - @ instruction: 0x00ae3eba │ │ │ │ - umlaleq r3, lr, r6, lr │ │ │ │ - adceq r3, lr, sl, ror #28 │ │ │ │ - adceq r3, lr, lr, lsr lr │ │ │ │ - addseq r5, fp, r4, lsr #26 │ │ │ │ + @ instruction: 0x00ae3eb6 │ │ │ │ + umlaleq r3, lr, r2, lr │ │ │ │ + adceq r3, lr, r6, ror #28 │ │ │ │ + adceq r3, lr, sl, lsr lr │ │ │ │ + addseq r5, fp, r8, lsl sp │ │ │ │ andeq r1, r0, r3, lsl #28 │ │ │ │ - ldrdeq r3, [lr], r2 @ │ │ │ │ - addseq lr, ip, ip, asr sl │ │ │ │ - addseq lr, ip, r0, lsr sl │ │ │ │ - addseq lr, ip, r4, lsr sl │ │ │ │ - andeq r8, r0, r7, lsl #10 │ │ │ │ + adceq r3, lr, lr, asr #27 │ │ │ │ + addseq lr, ip, r0, asr sl │ │ │ │ + addseq lr, ip, r4, lsr #20 │ │ │ │ addseq lr, ip, r8, lsr #20 │ │ │ │ + andeq r8, r0, r7, lsl #10 │ │ │ │ + addseq lr, ip, ip, lsl sl │ │ │ │ andeq r1, r0, sl, lsl #10 │ │ │ │ - addseq lr, ip, r8, ror #19 │ │ │ │ - adceq r3, lr, sp, ror #25 │ │ │ │ - @ instruction: 0x00ae3cb8 │ │ │ │ - adceq r3, lr, r3, lsl #25 │ │ │ │ - adceq r3, lr, lr, asr #24 │ │ │ │ - adceq r3, lr, r9, lsl ip │ │ │ │ - addseq lr, ip, r0, asr #17 │ │ │ │ - ldrdeq r3, [lr], r4 @ │ │ │ │ - @ instruction: 0x009cf4fc │ │ │ │ - @ instruction: 0x009cf4d0 │ │ │ │ - addseq pc, ip, r4, lsr #9 │ │ │ │ - addseq pc, ip, ip, ror r4 @ │ │ │ │ - addseq pc, ip, r4, asr r4 @ │ │ │ │ - addseq pc, ip, ip, lsr #8 │ │ │ │ - addseq lr, ip, r4, lsl #29 │ │ │ │ - addseq sp, ip, r0, lsl #1 │ │ │ │ - addseq lr, ip, r4, lsr #23 │ │ │ │ + @ instruction: 0x009ce9dc │ │ │ │ + adceq r3, lr, r9, ror #25 │ │ │ │ + @ instruction: 0x00ae3cb4 │ │ │ │ + adceq r3, lr, pc, ror ip │ │ │ │ + adceq r3, lr, sl, asr #24 │ │ │ │ + adceq r3, lr, r5, lsl ip │ │ │ │ + @ instruction: 0x009ce8b4 │ │ │ │ + ldrdeq r3, [lr], r0 @ │ │ │ │ + @ instruction: 0x009cf4f0 │ │ │ │ + addseq pc, ip, r4, asr #9 │ │ │ │ + umullseq pc, ip, r8, r4 @ │ │ │ │ + addseq pc, ip, r0, ror r4 @ │ │ │ │ + addseq pc, ip, r8, asr #8 │ │ │ │ + addseq pc, ip, r0, lsr #8 │ │ │ │ + addseq lr, ip, r8, ror lr │ │ │ │ + addseq sp, ip, r4, ror r0 │ │ │ │ + umullseq lr, ip, r8, fp │ │ │ │ + @ instruction: 0x009cded0 │ │ │ │ + @ instruction: 0x009cdeb8 │ │ │ │ + addseq ip, fp, r8, asr #10 │ │ │ │ + @ instruction: 0x009b52d8 │ │ │ │ + addseq lr, ip, r4, ror #30 │ │ │ │ + addseq r5, fp, r4, lsr #5 │ │ │ │ + addseq r5, fp, ip, lsl #5 │ │ │ │ + addseq r5, fp, r4, ror r2 │ │ │ │ + addseq r5, fp, ip, asr r2 │ │ │ │ + addseq r5, fp, r4, asr #4 │ │ │ │ + addseq r5, fp, ip, lsr #4 │ │ │ │ + addseq pc, ip, ip, lsl #16 │ │ │ │ + @ instruction: 0x009b51fc │ │ │ │ + addseq r5, fp, r4, ror #3 │ │ │ │ + addseq r5, fp, ip, asr #3 │ │ │ │ + @ instruction: 0x009b51b4 │ │ │ │ + umullseq r5, fp, ip, r1 │ │ │ │ + addseq r5, fp, r4, lsl #3 │ │ │ │ + addseq r5, fp, ip, ror #2 │ │ │ │ + addseq r5, fp, r4, asr r1 │ │ │ │ + addseq r5, fp, ip, lsr r1 │ │ │ │ @ instruction: 0x009cdedc │ │ │ │ - addseq sp, ip, r4, asr #29 │ │ │ │ - addseq ip, fp, r4, asr r5 │ │ │ │ - addseq r5, fp, r4, ror #5 │ │ │ │ - addseq lr, ip, r0, ror pc │ │ │ │ - @ instruction: 0x009b52b0 │ │ │ │ - umullseq r5, fp, r8, r2 │ │ │ │ - addseq r5, fp, r0, lsl #5 │ │ │ │ - addseq r5, fp, r8, ror #4 │ │ │ │ - addseq r5, fp, r0, asr r2 │ │ │ │ - addseq r5, fp, r8, lsr r2 │ │ │ │ - addseq pc, ip, r8, lsl r8 @ │ │ │ │ - addseq r5, fp, r8, lsl #4 │ │ │ │ - @ instruction: 0x009b51f0 │ │ │ │ - @ instruction: 0x009b51d8 │ │ │ │ - addseq r5, fp, r0, asr #3 │ │ │ │ - addseq r5, fp, r8, lsr #3 │ │ │ │ - umullseq r5, fp, r0, r1 │ │ │ │ - addseq r5, fp, r8, ror r1 │ │ │ │ - addseq r5, fp, r0, ror #2 │ │ │ │ - addseq r5, fp, r8, asr #2 │ │ │ │ - addseq sp, ip, r8, ror #29 │ │ │ │ - addseq r5, fp, r4, lsl r1 │ │ │ │ - ldrsheq r5, [fp], ip │ │ │ │ - @ instruction: 0x009cf4b4 │ │ │ │ - addseq pc, ip, r0, asr #8 │ │ │ │ + addseq r5, fp, r8, lsl #2 │ │ │ │ + ldrsheq r5, [fp], r0 │ │ │ │ + addseq pc, ip, r8, lsr #9 │ │ │ │ + addseq pc, ip, r4, lsr r4 @ │ │ │ │ andeq r1, r0, r1, lsl #26 │ │ │ │ - addseq sp, ip, r4, lsl #31 │ │ │ │ - addseq r5, fp, ip, lsl #1 │ │ │ │ - addseq r5, fp, r4, ror r0 │ │ │ │ - addseq r5, fp, ip, asr r0 │ │ │ │ - addseq r5, fp, r4, asr #32 │ │ │ │ - addseq r5, fp, ip, lsr #32 │ │ │ │ - addseq r5, fp, r4, lsl r0 │ │ │ │ - addseq r3, lr, r8, lsl #27 │ │ │ │ - addseq lr, ip, r4, lsr #20 │ │ │ │ - addseq lr, ip, ip, lsl #20 │ │ │ │ - @ instruction: 0x009ce9f4 │ │ │ │ - addseq lr, ip, ip, ror #19 │ │ │ │ - addseq lr, ip, r4, asr #19 │ │ │ │ + addseq sp, ip, r8, ror pc │ │ │ │ + addseq r5, fp, r0, lsl #1 │ │ │ │ + addseq r5, fp, r8, rrx │ │ │ │ + addseq r5, fp, r0, asr r0 │ │ │ │ + addseq r5, fp, r8, lsr r0 │ │ │ │ + addseq r5, fp, r0, lsr #32 │ │ │ │ + addseq r5, fp, r8 │ │ │ │ + addseq r3, lr, ip, ror sp │ │ │ │ + addseq lr, ip, r8, lsl sl │ │ │ │ + addseq lr, ip, r0, lsl #20 │ │ │ │ + addseq lr, ip, r8, ror #19 │ │ │ │ + addseq lr, ip, r0, ror #19 │ │ │ │ @ instruction: 0x009ce9b8 │ │ │ │ - addseq r3, lr, r4, lsl ip │ │ │ │ - addseq r4, fp, r0, lsr pc │ │ │ │ - addseq r4, fp, r8, lsl pc │ │ │ │ - addseq r4, fp, r0, lsl #30 │ │ │ │ - addseq r4, fp, r8, ror #29 │ │ │ │ - @ instruction: 0x009b4ed0 │ │ │ │ - @ instruction: 0x009b4eb8 │ │ │ │ - addseq lr, ip, r4, lsr #29 │ │ │ │ - @ instruction: 0x009cecf8 │ │ │ │ - addseq r4, fp, r8, ror #28 │ │ │ │ - addseq lr, ip, r8, asr sp │ │ │ │ - @ instruction: 0x009cecfc │ │ │ │ - addseq lr, ip, r4, ror #25 │ │ │ │ - addseq r4, fp, r8, lsl #28 │ │ │ │ - addseq lr, ip, r8, lsl #27 │ │ │ │ - addseq lr, ip, ip, ror #26 │ │ │ │ - addseq lr, ip, r4, asr sp │ │ │ │ - addseq lr, ip, ip, lsr sp │ │ │ │ - addseq lr, ip, r4, lsr #26 │ │ │ │ - addseq lr, ip, ip, lsl #26 │ │ │ │ - @ instruction: 0x009cecf4 │ │ │ │ - @ instruction: 0x009cecdc │ │ │ │ - addseq r4, fp, ip, lsr #26 │ │ │ │ - addseq lr, ip, r0, lsr #13 │ │ │ │ - addseq lr, ip, r4, lsl #13 │ │ │ │ - addseq lr, ip, ip, ror #12 │ │ │ │ - addseq lr, ip, r4, asr r6 │ │ │ │ - addseq lr, ip, ip, lsr r6 │ │ │ │ - addseq lr, ip, r4, lsr #12 │ │ │ │ - addseq lr, ip, ip, lsl #12 │ │ │ │ - @ instruction: 0x009ce5f4 │ │ │ │ - @ instruction: 0x009ce5dc │ │ │ │ - addseq lr, ip, r4, asr #11 │ │ │ │ - addseq lr, ip, r4, lsl #11 │ │ │ │ - addseq r4, fp, ip, ror lr │ │ │ │ - umullseq sp, ip, ip, r4 │ │ │ │ - addseq r4, fp, r8, asr #23 │ │ │ │ - @ instruction: 0x009b4bb0 │ │ │ │ - addseq sp, ip, ip, lsr #18 │ │ │ │ - addseq r4, fp, ip, ror fp │ │ │ │ - addseq lr, ip, r0, lsr #17 │ │ │ │ - addseq r4, fp, r8, asr #22 │ │ │ │ - addseq r4, fp, r0, lsr fp │ │ │ │ - addseq r4, fp, r8, lsl fp │ │ │ │ - addseq r4, fp, r0, lsl #22 │ │ │ │ - addseq r3, lr, ip, lsl #11 │ │ │ │ - addseq r3, lr, r4, ror #10 │ │ │ │ - @ instruction: 0x009e37d0 │ │ │ │ - @ instruction: 0x009ce7fc │ │ │ │ - addseq r4, fp, r8, lsl #21 │ │ │ │ - addseq r4, fp, r0, ror sl │ │ │ │ - addseq r4, fp, r8, asr sl │ │ │ │ - addseq r4, fp, r0, asr #20 │ │ │ │ - addseq lr, ip, r0, lsr r9 │ │ │ │ - addseq sp, ip, ip, asr pc │ │ │ │ - @ instruction: 0x009b49f8 │ │ │ │ - addseq r4, fp, r0, ror #19 │ │ │ │ - addseq r4, fp, r8, asr #19 │ │ │ │ - @ instruction: 0x009b49b0 │ │ │ │ - umullseq r4, fp, r8, r9 │ │ │ │ - addseq r4, fp, r0, lsl #19 │ │ │ │ - addseq r4, fp, r8, ror #18 │ │ │ │ - addseq r4, fp, r0, asr r9 │ │ │ │ - addseq r4, fp, r8, lsr r9 │ │ │ │ - addseq r4, fp, r0, lsr #18 │ │ │ │ - addseq r4, fp, ip, asr r8 │ │ │ │ - addseq sp, ip, r8, lsl r9 │ │ │ │ - @ instruction: 0x009cd8d8 │ │ │ │ - @ instruction: 0x009b48bc │ │ │ │ - addseq r4, fp, r4, lsr #17 │ │ │ │ - addseq r4, fp, r4, lsl r4 │ │ │ │ - @ instruction: 0x009b43fc │ │ │ │ - addseq r4, fp, r4, ror #7 │ │ │ │ - addseq r4, fp, ip, asr #7 │ │ │ │ - @ instruction: 0x009b43b4 │ │ │ │ - umullseq r4, fp, ip, r3 │ │ │ │ - addseq r4, fp, r4, lsl #7 │ │ │ │ - addseq r2, lr, r0, lsl lr │ │ │ │ - addseq r2, lr, r4, ror #27 │ │ │ │ - addseq r4, fp, r4, lsr r3 │ │ │ │ - addseq lr, ip, r4, ror #15 │ │ │ │ - addseq sp, ip, r0, lsr r1 │ │ │ │ - addseq sp, ip, r8, asr pc │ │ │ │ - addseq r4, fp, ip, asr #5 │ │ │ │ - addseq r3, lr, r8 │ │ │ │ - addseq ip, ip, r4, ror #6 │ │ │ │ - addseq ip, ip, r0 │ │ │ │ - @ instruction: 0x009b48d0 │ │ │ │ - addseq r2, lr, r4, asr lr │ │ │ │ - addseq r2, lr, r0, lsr lr │ │ │ │ - addseq ip, ip, r4, lsr r9 │ │ │ │ - addseq ip, ip, r4, ror #20 │ │ │ │ - @ instruction: 0x009b41d4 │ │ │ │ - addseq fp, fp, r4, lsl r4 │ │ │ │ - addseq r4, fp, r4, lsr #3 │ │ │ │ - addseq r4, fp, ip, lsl #3 │ │ │ │ - addseq lr, ip, ip, ror #14 │ │ │ │ - @ instruction: 0x009e2bb0 │ │ │ │ - ldrsheq r8, [pc], r8 @ │ │ │ │ - addseq r4, fp, r0, lsr #7 │ │ │ │ - addseq r4, fp, r4, lsl r1 │ │ │ │ - ldrsheq r4, [fp], ip │ │ │ │ - addseq r4, fp, r4, ror #1 │ │ │ │ - addseq r4, fp, ip, asr #1 │ │ │ │ - ldrheq r4, [fp], r4 @ │ │ │ │ - umullseq r4, fp, ip, r0 │ │ │ │ - addseq r4, fp, r4, lsl #1 │ │ │ │ - addseq r1, sl, r8, asr #4 │ │ │ │ - addseq fp, ip, ip, lsl pc │ │ │ │ - addseq fp, ip, r4, ror #30 │ │ │ │ - @ instruction: 0x009a11fc │ │ │ │ - addseq fp, ip, r0, lsl #30 │ │ │ │ - @ instruction: 0x009cbed8 │ │ │ │ - addseq r2, lr, r4, lsl #20 │ │ │ │ - umullseq r1, sl, r8, r1 │ │ │ │ - @ instruction: 0x009e29dc │ │ │ │ - addseq sp, ip, r0, asr sp │ │ │ │ - addseq sp, ip, r8, lsr #26 │ │ │ │ - addseq sp, ip, r0, ror #24 │ │ │ │ - addseq sp, ip, ip, lsr ip │ │ │ │ - @ instruction: 0x009cbdd4 │ │ │ │ - addseq sp, ip, r4, ror #20 │ │ │ │ - addseq sp, ip, r4, lsr r8 │ │ │ │ - addseq sp, ip, r4, lsl r8 │ │ │ │ - addseq fp, ip, ip, ror #27 │ │ │ │ - @ instruction: 0x009b42f0 │ │ │ │ - addseq r4, fp, r4, asr #5 │ │ │ │ - umullseq lr, ip, r0, r1 │ │ │ │ - addseq lr, ip, r8, ror #2 │ │ │ │ - addseq r1, sl, ip │ │ │ │ - addseq sp, ip, r4, lsl sp │ │ │ │ - addseq sp, ip, ip, ror #25 │ │ │ │ - @ instruction: 0x009a0fb4 │ │ │ │ - @ instruction: 0x009cddf4 │ │ │ │ - addseq sp, ip, ip, asr #27 │ │ │ │ - umullseq ip, ip, r8, ip @ │ │ │ │ - addseq ip, ip, r0, ror ip │ │ │ │ - addseq sp, ip, r8, lsl #23 │ │ │ │ - addseq sp, ip, r4, ror #22 │ │ │ │ - addseq r4, fp, r8, lsl r3 │ │ │ │ - addseq sp, ip, ip, ror #21 │ │ │ │ - @ instruction: 0x009a0eb8 │ │ │ │ - addseq sp, ip, r8, asr #15 │ │ │ │ - @ instruction: 0x009cd7d0 │ │ │ │ - addseq sp, ip, r4, lsr #16 │ │ │ │ - @ instruction: 0x009cd7f0 │ │ │ │ - addseq r0, sl, r4, lsr lr │ │ │ │ - addseq r3, fp, r4, asr #23 │ │ │ │ - @ instruction: 0x009b3bd8 │ │ │ │ - addseq r3, fp, r8, lsr #23 │ │ │ │ - addseq sl, fp, r4, lsr ip │ │ │ │ - addseq ip, ip, r4, lsl #21 │ │ │ │ - addseq ip, ip, ip, asr sl │ │ │ │ - addseq ip, ip, r0, ror #20 │ │ │ │ - strdeq r2, [lr], ip @ │ │ │ │ - addseq ip, ip, r8, ror #26 │ │ │ │ - addseq ip, ip, ip, lsr #26 │ │ │ │ - addseq ip, ip, r4, asr #26 │ │ │ │ - adceq r2, lr, r3, ror r2 │ │ │ │ - adceq r2, lr, lr, lsr r2 │ │ │ │ - addseq ip, ip, ip, asr #18 │ │ │ │ + addseq lr, ip, ip, lsr #19 │ │ │ │ + addseq r3, lr, r8, lsl #24 │ │ │ │ + addseq r4, fp, r4, lsr #30 │ │ │ │ + addseq r4, fp, ip, lsl #30 │ │ │ │ + @ instruction: 0x009b4ef4 │ │ │ │ + @ instruction: 0x009b4edc │ │ │ │ + addseq r4, fp, r4, asr #29 │ │ │ │ + addseq r4, fp, ip, lsr #29 │ │ │ │ + umullseq lr, ip, r8, lr │ │ │ │ + addseq lr, ip, ip, ror #25 │ │ │ │ + addseq r4, fp, ip, asr lr │ │ │ │ + addseq lr, ip, ip, asr #26 │ │ │ │ + @ instruction: 0x009cecf0 │ │ │ │ + @ instruction: 0x009cecd8 │ │ │ │ + @ instruction: 0x009b4dfc │ │ │ │ + addseq lr, ip, ip, ror sp │ │ │ │ + addseq lr, ip, r0, ror #26 │ │ │ │ + addseq lr, ip, r8, asr #26 │ │ │ │ + addseq lr, ip, r0, lsr sp │ │ │ │ + addseq lr, ip, r8, lsl sp │ │ │ │ + addseq lr, ip, r0, lsl #26 │ │ │ │ + addseq lr, ip, r8, ror #25 │ │ │ │ + @ instruction: 0x009cecd0 │ │ │ │ + addseq r4, fp, r0, lsr #26 │ │ │ │ + umullseq lr, ip, r4, r6 │ │ │ │ + addseq lr, ip, r8, ror r6 │ │ │ │ + addseq lr, ip, r0, ror #12 │ │ │ │ + addseq lr, ip, r8, asr #12 │ │ │ │ + addseq lr, ip, r0, lsr r6 │ │ │ │ + addseq lr, ip, r8, lsl r6 │ │ │ │ + addseq lr, ip, r0, lsl #12 │ │ │ │ + addseq lr, ip, r8, ror #11 │ │ │ │ + @ instruction: 0x009ce5d0 │ │ │ │ + @ instruction: 0x009ce5b8 │ │ │ │ + addseq lr, ip, r8, ror r5 │ │ │ │ + addseq r4, fp, r0, ror lr │ │ │ │ + umullseq sp, ip, r0, r4 │ │ │ │ + @ instruction: 0x009b4bbc │ │ │ │ + addseq r4, fp, r4, lsr #23 │ │ │ │ + addseq sp, ip, r0, lsr #18 │ │ │ │ + addseq r4, fp, r0, ror fp │ │ │ │ + umullseq lr, ip, r4, r8 │ │ │ │ + addseq r4, fp, ip, lsr fp │ │ │ │ + addseq r4, fp, r4, lsr #22 │ │ │ │ + addseq r4, fp, ip, lsl #22 │ │ │ │ + @ instruction: 0x009b4af4 │ │ │ │ + addseq r3, lr, r0, lsl #11 │ │ │ │ + addseq r3, lr, r8, asr r5 │ │ │ │ + addseq r3, lr, r4, asr #15 │ │ │ │ + @ instruction: 0x009ce7f0 │ │ │ │ + addseq r4, fp, ip, ror sl │ │ │ │ + addseq r4, fp, r4, ror #20 │ │ │ │ + addseq r4, fp, ip, asr #20 │ │ │ │ + addseq r4, fp, r4, lsr sl │ │ │ │ + addseq lr, ip, r4, lsr #18 │ │ │ │ + addseq sp, ip, r0, asr pc │ │ │ │ + addseq r4, fp, ip, ror #19 │ │ │ │ + @ instruction: 0x009b49d4 │ │ │ │ + @ instruction: 0x009b49bc │ │ │ │ + addseq r4, fp, r4, lsr #19 │ │ │ │ + addseq r4, fp, ip, lsl #19 │ │ │ │ + addseq r4, fp, r4, ror r9 │ │ │ │ + addseq r4, fp, ip, asr r9 │ │ │ │ + addseq r4, fp, r4, asr #18 │ │ │ │ + addseq r4, fp, ip, lsr #18 │ │ │ │ + addseq r4, fp, r4, lsl r9 │ │ │ │ + addseq r4, fp, r0, asr r8 │ │ │ │ + addseq sp, ip, ip, lsl #18 │ │ │ │ + addseq sp, ip, ip, asr #17 │ │ │ │ + @ instruction: 0x009b48b0 │ │ │ │ + umullseq r4, fp, r8, r8 │ │ │ │ + addseq r4, fp, r8, lsl #8 │ │ │ │ + @ instruction: 0x009b43f0 │ │ │ │ + @ instruction: 0x009b43d8 │ │ │ │ + addseq r4, fp, r0, asr #7 │ │ │ │ + addseq r4, fp, r8, lsr #7 │ │ │ │ + umullseq r4, fp, r0, r3 │ │ │ │ + addseq r4, fp, r8, ror r3 │ │ │ │ + addseq r2, lr, r4, lsl #28 │ │ │ │ + @ instruction: 0x009e2dd8 │ │ │ │ + addseq r4, fp, r8, lsr #6 │ │ │ │ + @ instruction: 0x009ce7d8 │ │ │ │ + addseq sp, ip, r4, lsr #2 │ │ │ │ + addseq sp, ip, ip, asr #30 │ │ │ │ + addseq r4, fp, r0, asr #5 │ │ │ │ + @ instruction: 0x009e2ffc │ │ │ │ + addseq ip, ip, r8, asr r3 │ │ │ │ + @ instruction: 0x009cbff4 │ │ │ │ + addseq r4, fp, r4, asr #17 │ │ │ │ + addseq r2, lr, r8, asr #28 │ │ │ │ + addseq r2, lr, r4, lsr #28 │ │ │ │ + addseq ip, ip, r8, lsr #18 │ │ │ │ + addseq ip, ip, r8, asr sl │ │ │ │ + addseq r4, fp, r8, asr #3 │ │ │ │ + addseq fp, fp, r8, lsl #8 │ │ │ │ + umullseq r4, fp, r8, r1 │ │ │ │ + addseq r4, fp, r0, lsl #3 │ │ │ │ + addseq lr, ip, r0, ror #14 │ │ │ │ + addseq r2, lr, r4, lsr #23 │ │ │ │ + addseq r8, pc, ip, ror #1 │ │ │ │ + umullseq r4, fp, r4, r3 │ │ │ │ + addseq r4, fp, r8, lsl #2 │ │ │ │ + ldrsheq r4, [fp], r0 │ │ │ │ + ldrsbeq r4, [fp], r8 │ │ │ │ + addseq r4, fp, r0, asr #1 │ │ │ │ + addseq r4, fp, r8, lsr #1 │ │ │ │ + umullseq r4, fp, r0, r0 │ │ │ │ + addseq r4, fp, r8, ror r0 │ │ │ │ + addseq r1, sl, ip, lsr r2 │ │ │ │ + addseq fp, ip, r0, lsl pc │ │ │ │ + addseq fp, ip, r8, asr pc │ │ │ │ + @ instruction: 0x009a11f0 │ │ │ │ + @ instruction: 0x009cbef4 │ │ │ │ + addseq fp, ip, ip, asr #29 │ │ │ │ + @ instruction: 0x009e29f8 │ │ │ │ + addseq r1, sl, ip, lsl #3 │ │ │ │ + @ instruction: 0x009e29d0 │ │ │ │ + addseq sp, ip, r4, asr #26 │ │ │ │ + addseq sp, ip, ip, lsl sp │ │ │ │ + addseq sp, ip, r4, asr ip │ │ │ │ + addseq sp, ip, r0, lsr ip │ │ │ │ + addseq fp, ip, r8, asr #27 │ │ │ │ + addseq sp, ip, r8, asr sl │ │ │ │ + addseq sp, ip, r8, lsr #16 │ │ │ │ + addseq sp, ip, r8, lsl #16 │ │ │ │ + addseq fp, ip, r0, ror #27 │ │ │ │ + addseq r4, fp, r4, ror #5 │ │ │ │ + @ instruction: 0x009b42b8 │ │ │ │ + addseq lr, ip, r4, lsl #3 │ │ │ │ + addseq lr, ip, ip, asr r1 │ │ │ │ + addseq r1, sl, r0 │ │ │ │ + addseq sp, ip, r8, lsl #26 │ │ │ │ + addseq sp, ip, r0, ror #25 │ │ │ │ + addseq r0, sl, r8, lsr #31 │ │ │ │ + addseq sp, ip, r8, ror #27 │ │ │ │ + addseq sp, ip, r0, asr #27 │ │ │ │ + addseq ip, ip, ip, lsl #25 │ │ │ │ + addseq ip, ip, r4, ror #24 │ │ │ │ + addseq sp, ip, ip, ror fp │ │ │ │ + addseq sp, ip, r8, asr fp │ │ │ │ + addseq r4, fp, ip, lsl #6 │ │ │ │ + addseq sp, ip, r0, ror #21 │ │ │ │ + addseq r0, sl, ip, lsr #29 │ │ │ │ + @ instruction: 0x009cd7bc │ │ │ │ + addseq sp, ip, r4, asr #15 │ │ │ │ + addseq sp, ip, r8, lsl r8 │ │ │ │ + addseq sp, ip, r4, ror #15 │ │ │ │ + addseq r0, sl, r8, lsr #28 │ │ │ │ + @ instruction: 0x009b3bb8 │ │ │ │ + addseq r3, fp, ip, asr #23 │ │ │ │ + umullseq r3, fp, ip, fp │ │ │ │ + addseq sl, fp, r8, lsr #24 │ │ │ │ + addseq ip, ip, r8, ror sl │ │ │ │ + addseq ip, ip, r0, asr sl │ │ │ │ + addseq ip, ip, r4, asr sl │ │ │ │ + strdeq r2, [lr], r8 @ │ │ │ │ + addseq ip, ip, ip, asr sp │ │ │ │ + addseq ip, ip, r0, lsr #26 │ │ │ │ + addseq ip, ip, r8, lsr sp │ │ │ │ + adceq r2, lr, pc, ror #4 │ │ │ │ + adceq r2, lr, sl, lsr r2 │ │ │ │ + addseq ip, ip, r0, asr #18 │ │ │ │ andeq r4, r0, r1 │ │ │ │ - addseq ip, ip, r4, ror fp │ │ │ │ - adceq r2, lr, r5, asr #3 │ │ │ │ - umlaleq r2, lr, r0, r1 │ │ │ │ - adceq r2, lr, fp, asr r1 │ │ │ │ - adceq r2, lr, r6, lsr #2 │ │ │ │ + addseq ip, ip, r8, ror #22 │ │ │ │ + adceq r2, lr, r1, asr #3 │ │ │ │ + adceq r2, lr, ip, lsl #3 │ │ │ │ + adceq r2, lr, r7, asr r1 │ │ │ │ + adceq r2, lr, r2, lsr #2 │ │ │ │ andeq ip, r0, r4 │ │ │ │ - strdeq r2, [lr], r2 @ │ │ │ │ + adceq r2, lr, lr, ror #1 │ │ │ │ muleq r0, r0, r4 │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ muleq r0, r0, r5 │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ - adceq r2, lr, r0, lsl #1 │ │ │ │ - addseq ip, ip, ip, lsr #22 │ │ │ │ - @ instruction: 0x009ccafc │ │ │ │ - addseq ip, ip, r4, lsl #22 │ │ │ │ - adceq r2, lr, r3 │ │ │ │ - ldrdeq r1, [lr], sl @ │ │ │ │ - adceq r1, lr, r5, lsr #31 │ │ │ │ - adceq r1, lr, ip, ror pc │ │ │ │ - adceq r1, lr, r7, asr #30 │ │ │ │ - adceq r1, lr, lr, lsl pc │ │ │ │ - strdeq r1, [lr], r5 @ │ │ │ │ - addseq r3, fp, r8, asr r8 │ │ │ │ - addseq r3, fp, r0, lsr r8 │ │ │ │ - addseq r3, fp, r8, lsl #16 │ │ │ │ - addseq r3, fp, r0, ror #15 │ │ │ │ - @ instruction: 0x009cb9b4 │ │ │ │ - addseq r3, fp, r4, ror r7 │ │ │ │ + adceq r2, lr, ip, ror r0 │ │ │ │ + addseq ip, ip, r0, lsr #22 │ │ │ │ + @ instruction: 0x009ccaf0 │ │ │ │ + @ instruction: 0x009ccaf8 │ │ │ │ + strdeq r1, [lr], pc @ │ │ │ │ + ldrdeq r1, [lr], r6 @ │ │ │ │ + adceq r1, lr, r1, lsr #31 │ │ │ │ + adceq r1, lr, r8, ror pc │ │ │ │ + adceq r1, lr, r3, asr #30 │ │ │ │ + adceq r1, lr, sl, lsl pc │ │ │ │ + strdeq r1, [lr], r1 @ │ │ │ │ + addseq r3, fp, ip, asr #16 │ │ │ │ + addseq r3, fp, r4, lsr #16 │ │ │ │ + @ instruction: 0x009b37fc │ │ │ │ + @ instruction: 0x009b37d4 │ │ │ │ + addseq fp, ip, r8, lsr #19 │ │ │ │ + addseq r3, fp, r8, ror #14 │ │ │ │ + addseq r3, fp, r0, asr #14 │ │ │ │ addseq r3, fp, ip, asr #14 │ │ │ │ - addseq r3, fp, r8, asr r7 │ │ │ │ - addseq r3, fp, r8, lsl #17 │ │ │ │ - addseq fp, ip, r0, lsr #18 │ │ │ │ - @ instruction: 0x009cb8fc │ │ │ │ - addseq r3, fp, ip, lsr #16 │ │ │ │ - addseq fp, ip, r0, asr #17 │ │ │ │ - addseq r3, fp, r0, lsl #14 │ │ │ │ - addseq fp, ip, r0, lsl #17 │ │ │ │ - addseq fp, ip, ip, asr r8 │ │ │ │ - umullseq r3, fp, r8, r7 │ │ │ │ - addseq fp, ip, ip, lsl r8 │ │ │ │ - @ instruction: 0x009cb7f8 │ │ │ │ - @ instruction: 0x009cb7d4 │ │ │ │ - addseq r3, fp, r0, lsr #14 │ │ │ │ - addseq r3, fp, r4, ror #10 │ │ │ │ - addseq r3, fp, r8, lsr #11 │ │ │ │ - addseq r3, fp, r4, ror #18 │ │ │ │ - addseq r3, fp, r4, asr #10 │ │ │ │ - ldr r2, [pc, #-564] @ 3a2818 │ │ │ │ + addseq r3, fp, ip, ror r8 │ │ │ │ + addseq fp, ip, r4, lsl r9 │ │ │ │ + @ instruction: 0x009cb8f0 │ │ │ │ + addseq r3, fp, r0, lsr #16 │ │ │ │ + @ instruction: 0x009cb8b4 │ │ │ │ + @ instruction: 0x009b36f4 │ │ │ │ + addseq fp, ip, r4, ror r8 │ │ │ │ + addseq fp, ip, r0, asr r8 │ │ │ │ + addseq r3, fp, ip, lsl #15 │ │ │ │ + addseq fp, ip, r0, lsl r8 │ │ │ │ + addseq fp, ip, ip, ror #15 │ │ │ │ + addseq fp, ip, r8, asr #15 │ │ │ │ + addseq r3, fp, r4, lsl r7 │ │ │ │ + addseq r3, fp, r8, asr r5 │ │ │ │ + umullseq r3, fp, ip, r5 │ │ │ │ + addseq r3, fp, r8, asr r9 │ │ │ │ + addseq r3, fp, r8, lsr r5 │ │ │ │ + ldr r2, [pc, #-564] @ 3a2864 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cdb8 │ │ │ │ - ldr r2, [pc, #-584] @ 3a281c │ │ │ │ + b 39ce04 │ │ │ │ + ldr r2, [pc, #-584] @ 3a2868 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cd84 │ │ │ │ - ldr r2, [pc, #-604] @ 3a2820 │ │ │ │ + b 39cdd0 │ │ │ │ + ldr r2, [pc, #-604] @ 3a286c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cd50 │ │ │ │ - ldr r2, [pc, #-624] @ 3a2824 │ │ │ │ + b 39cd9c │ │ │ │ + ldr r2, [pc, #-624] @ 3a2870 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cd1c │ │ │ │ - ldr r2, [pc, #-644] @ 3a2828 │ │ │ │ + b 39cd68 │ │ │ │ + ldr r2, [pc, #-644] @ 3a2874 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cce8 │ │ │ │ - ldr r2, [pc, #-664] @ 3a282c │ │ │ │ + b 39cd34 │ │ │ │ + ldr r2, [pc, #-664] @ 3a2878 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ccb4 │ │ │ │ - ldr r2, [pc, #-684] @ 3a2830 │ │ │ │ + b 39cd00 │ │ │ │ + ldr r2, [pc, #-684] @ 3a287c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a6e8 │ │ │ │ - ldr r2, [pc, #-704] @ 3a2834 │ │ │ │ + b 39a734 │ │ │ │ + ldr r2, [pc, #-704] @ 3a2880 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-728] @ 3a2838 │ │ │ │ + ldr r2, [pc, #-728] @ 3a2884 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-752] @ 3a283c │ │ │ │ + ldr r2, [pc, #-752] @ 3a2888 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 398874 │ │ │ │ - ldr r2, [pc, #-772] @ 3a2840 │ │ │ │ + b 3988c0 │ │ │ │ + ldr r2, [pc, #-772] @ 3a288c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 398840 │ │ │ │ - ldr r2, [pc, #-792] @ 3a2844 │ │ │ │ + b 39888c │ │ │ │ + ldr r2, [pc, #-792] @ 3a2890 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-816] @ 3a2848 │ │ │ │ + ldr r2, [pc, #-816] @ 3a2894 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-840] @ 3a284c │ │ │ │ + ldr r2, [pc, #-840] @ 3a2898 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c208 │ │ │ │ - ldr r2, [pc, #-860] @ 3a2850 │ │ │ │ + b 39c254 │ │ │ │ + ldr r2, [pc, #-860] @ 3a289c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-884] @ 3a2854 │ │ │ │ + ldr r2, [pc, #-884] @ 3a28a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-908] @ 3a2858 │ │ │ │ + ldr r2, [pc, #-908] @ 3a28a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-932] @ 3a285c │ │ │ │ + ldr r2, [pc, #-932] @ 3a28a8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-956] @ 3a2860 │ │ │ │ + ldr r2, [pc, #-956] @ 3a28ac │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-980] @ 3a2864 │ │ │ │ + ldr r2, [pc, #-980] @ 3a28b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1004] @ 3a2868 │ │ │ │ + ldr r2, [pc, #-1004] @ 3a28b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1028] @ 3a286c │ │ │ │ + ldr r2, [pc, #-1028] @ 3a28b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1052] @ 3a2870 │ │ │ │ + ldr r2, [pc, #-1052] @ 3a28bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f6a8 │ │ │ │ - ldr r2, [pc, #-1072] @ 3a2874 │ │ │ │ + b 39f6f4 │ │ │ │ + ldr r2, [pc, #-1072] @ 3a28c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397244 │ │ │ │ - ldr r2, [pc, #-1092] @ 3a2878 │ │ │ │ + b 397290 │ │ │ │ + ldr r2, [pc, #-1092] @ 3a28c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 395f04 │ │ │ │ - ldr r2, [pc, #-1112] @ 3a287c │ │ │ │ + b 395f50 │ │ │ │ + ldr r2, [pc, #-1112] @ 3a28c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f1b8 │ │ │ │ - ldr r2, [pc, #-1132] @ 3a2880 │ │ │ │ + b 39f204 │ │ │ │ + ldr r2, [pc, #-1132] @ 3a28cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f184 │ │ │ │ - ldr r2, [pc, #-1152] @ 3a2884 │ │ │ │ + b 39f1d0 │ │ │ │ + ldr r2, [pc, #-1152] @ 3a28d0 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f150 │ │ │ │ - ldr r2, [pc, #-1172] @ 3a2888 │ │ │ │ + b 39f19c │ │ │ │ + ldr r2, [pc, #-1172] @ 3a28d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f150 │ │ │ │ - ldr r2, [pc, #-1192] @ 3a288c │ │ │ │ + b 39f19c │ │ │ │ + ldr r2, [pc, #-1192] @ 3a28d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f0bc │ │ │ │ - ldr r2, [pc, #-1212] @ 3a2890 │ │ │ │ + b 39f108 │ │ │ │ + ldr r2, [pc, #-1212] @ 3a28dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cf8c │ │ │ │ - ldr r2, [pc, #-1232] @ 3a2894 │ │ │ │ + b 39cfd8 │ │ │ │ + ldr r2, [pc, #-1232] @ 3a28e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cf58 │ │ │ │ - ldr r2, [pc, #-1252] @ 3a2898 │ │ │ │ + b 39cfa4 │ │ │ │ + ldr r2, [pc, #-1252] @ 3a28e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cf24 │ │ │ │ - ldr r2, [pc, #-1272] @ 3a289c │ │ │ │ + b 39cf70 │ │ │ │ + ldr r2, [pc, #-1272] @ 3a28e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cef0 │ │ │ │ - ldr r2, [pc, #-1292] @ 3a28a0 │ │ │ │ + b 39cf3c │ │ │ │ + ldr r2, [pc, #-1292] @ 3a28ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cebc │ │ │ │ - ldr r2, [pc, #-1312] @ 3a28a4 │ │ │ │ + b 39cf08 │ │ │ │ + ldr r2, [pc, #-1312] @ 3a28f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ce88 │ │ │ │ - ldr r2, [pc, #-1332] @ 3a28a8 │ │ │ │ + b 39ced4 │ │ │ │ + ldr r2, [pc, #-1332] @ 3a28f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ce54 │ │ │ │ - ldr r2, [pc, #-1352] @ 3a28ac │ │ │ │ + b 39cea0 │ │ │ │ + ldr r2, [pc, #-1352] @ 3a28f8 │ │ │ │ mov r3, #3 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 398930 │ │ │ │ - ldr r2, [pc, #-1376] @ 3a28b0 │ │ │ │ + b 39897c │ │ │ │ + ldr r2, [pc, #-1376] @ 3a28fc │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 398930 │ │ │ │ - ldr r2, [pc, #-1396] @ 3a28b4 │ │ │ │ + b 39897c │ │ │ │ + ldr r2, [pc, #-1396] @ 3a2900 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1420] @ 3a28b8 │ │ │ │ + ldr r2, [pc, #-1420] @ 3a2904 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39897c │ │ │ │ - ldr r2, [pc, #-1444] @ 3a28bc │ │ │ │ + b 3989c8 │ │ │ │ + ldr r2, [pc, #-1444] @ 3a2908 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39897c │ │ │ │ - ldr r2, [pc, #-1464] @ 3a28c0 │ │ │ │ + b 3989c8 │ │ │ │ + ldr r2, [pc, #-1464] @ 3a290c │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39897c │ │ │ │ - ldr r2, [pc, #-1484] @ 3a28c4 │ │ │ │ + b 3989c8 │ │ │ │ + ldr r2, [pc, #-1484] @ 3a2910 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f108 │ │ │ │ - ldr r2, [pc, #-1504] @ 3a28c8 │ │ │ │ + b 39f154 │ │ │ │ + ldr r2, [pc, #-1504] @ 3a2914 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f108 │ │ │ │ - ldr r2, [pc, #-1528] @ 3a28cc │ │ │ │ + b 39f154 │ │ │ │ + ldr r2, [pc, #-1528] @ 3a2918 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f108 │ │ │ │ - ldr r2, [pc, #-1548] @ 3a28d0 │ │ │ │ + b 39f154 │ │ │ │ + ldr r2, [pc, #-1548] @ 3a291c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1572] @ 3a28d4 │ │ │ │ + ldr r2, [pc, #-1572] @ 3a2920 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1596] @ 3a28d8 │ │ │ │ + ldr r2, [pc, #-1596] @ 3a2924 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1620] @ 3a28dc │ │ │ │ + ldr r2, [pc, #-1620] @ 3a2928 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1644] @ 3a28e0 │ │ │ │ + ldr r2, [pc, #-1644] @ 3a292c │ │ │ │ mov r1, r9 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 398930 │ │ │ │ - ldr r2, [pc, #-1664] @ 3a28e4 │ │ │ │ + b 39897c │ │ │ │ + ldr r2, [pc, #-1664] @ 3a2930 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1688] @ 3a28e8 │ │ │ │ + ldr r2, [pc, #-1688] @ 3a2934 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3978bc │ │ │ │ - ldr r2, [pc, #-1708] @ 3a28ec │ │ │ │ + b 397908 │ │ │ │ + ldr r2, [pc, #-1708] @ 3a2938 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3978bc │ │ │ │ - ldr r2, [pc, #-1728] @ 3a28f0 │ │ │ │ + b 397908 │ │ │ │ + ldr r2, [pc, #-1728] @ 3a293c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1752] @ 3a28f4 │ │ │ │ + ldr r2, [pc, #-1752] @ 3a2940 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1776] @ 3a28f8 │ │ │ │ + ldr r2, [pc, #-1776] @ 3a2944 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1800] @ 3a28fc │ │ │ │ + ldr r2, [pc, #-1800] @ 3a2948 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39874c │ │ │ │ - ldr r2, [pc, #-1820] @ 3a2900 │ │ │ │ + b 398798 │ │ │ │ + ldr r2, [pc, #-1820] @ 3a294c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39874c │ │ │ │ - ldr r2, [pc, #-1840] @ 3a2904 │ │ │ │ + b 398798 │ │ │ │ + ldr r2, [pc, #-1840] @ 3a2950 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1868] @ 3a2908 │ │ │ │ + ldr r2, [pc, #-1868] @ 3a2954 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1892] @ 3a290c │ │ │ │ + ldr r2, [pc, #-1892] @ 3a2958 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1916] @ 3a2910 │ │ │ │ + ldr r2, [pc, #-1916] @ 3a295c │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3978bc │ │ │ │ - ldr r2, [pc, #-1940] @ 3a2914 │ │ │ │ + b 397908 │ │ │ │ + ldr r2, [pc, #-1940] @ 3a2960 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1964] @ 3a2918 │ │ │ │ + ldr r2, [pc, #-1964] @ 3a2964 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1988] @ 3a291c │ │ │ │ + ldr r2, [pc, #-1988] @ 3a2968 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2012] @ 3a2920 │ │ │ │ + ldr r2, [pc, #-2012] @ 3a296c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2036] @ 3a2924 │ │ │ │ + ldr r2, [pc, #-2036] @ 3a2970 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2060] @ 3a2928 │ │ │ │ + ldr r2, [pc, #-2060] @ 3a2974 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2084] @ 3a292c │ │ │ │ + ldr r2, [pc, #-2084] @ 3a2978 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2108] @ 3a2930 │ │ │ │ + ldr r2, [pc, #-2108] @ 3a297c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2132] @ 3a2934 │ │ │ │ + ldr r2, [pc, #-2132] @ 3a2980 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399db4 │ │ │ │ - ldr r2, [pc, #-2156] @ 3a2938 │ │ │ │ + b 399e00 │ │ │ │ + ldr r2, [pc, #-2156] @ 3a2984 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399db4 │ │ │ │ - ldr r2, [pc, #-2176] @ 3a293c │ │ │ │ + b 399e00 │ │ │ │ + ldr r2, [pc, #-2176] @ 3a2988 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399db4 │ │ │ │ - ldr r2, [pc, #-2196] @ 3a2940 │ │ │ │ + b 399e00 │ │ │ │ + ldr r2, [pc, #-2196] @ 3a298c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2220] @ 3a2944 │ │ │ │ + ldr r2, [pc, #-2220] @ 3a2990 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2244] @ 3a2948 │ │ │ │ + ldr r2, [pc, #-2244] @ 3a2994 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2272] @ 3a294c │ │ │ │ + ldr r2, [pc, #-2272] @ 3a2998 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2296] @ 3a2950 │ │ │ │ + ldr r2, [pc, #-2296] @ 3a299c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2320] @ 3a2954 │ │ │ │ + ldr r2, [pc, #-2320] @ 3a29a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2344] @ 3a2958 │ │ │ │ + ldr r2, [pc, #-2344] @ 3a29a4 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39874c │ │ │ │ - ldr r2, [pc, #-2364] @ 3a295c │ │ │ │ + b 398798 │ │ │ │ + ldr r2, [pc, #-2364] @ 3a29a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2388] @ 3a2960 │ │ │ │ + ldr r2, [pc, #-2388] @ 3a29ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2412] @ 3a2964 │ │ │ │ + ldr r2, [pc, #-2412] @ 3a29b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2384] @ 3a299c │ │ │ │ + ldr r3, [pc, #-2384] @ 3a29e8 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3584 │ │ │ │ + bhi 3a35d0 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 396980 │ │ │ │ - ldr r3, [pc, #-2456] @ 3a2968 │ │ │ │ + bls 3969cc │ │ │ │ + ldr r3, [pc, #-2456] @ 3a29b4 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3ef8 │ │ │ │ + bhi 3a3f44 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2488] @ 3a296c │ │ │ │ + ldr r2, [pc, #-2488] @ 3a29b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2512] @ 3a2970 │ │ │ │ + ldr r2, [pc, #-2512] @ 3a29bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2536] @ 3a2974 │ │ │ │ + ldr r2, [pc, #-2536] @ 3a29c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2524] @ 3a299c │ │ │ │ + ldr r3, [pc, #-2524] @ 3a29e8 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3630 │ │ │ │ + bhi 3a367c │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 396980 │ │ │ │ - ldr r3, [pc, #-2580] @ 3a2978 │ │ │ │ + bls 3969cc │ │ │ │ + ldr r3, [pc, #-2580] @ 3a29c4 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3ef8 │ │ │ │ + bhi 3a3f44 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-2580] @ 3a299c │ │ │ │ + ldr r3, [pc, #-2580] @ 3a29e8 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3668 │ │ │ │ + bhi 3a36b4 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 396980 │ │ │ │ - ldr r3, [pc, #-2632] @ 3a297c │ │ │ │ + bls 3969cc │ │ │ │ + ldr r3, [pc, #-2632] @ 3a29c8 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3ef8 │ │ │ │ + bhi 3a3f44 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2664] @ 3a2980 │ │ │ │ + ldr r2, [pc, #-2664] @ 3a29cc │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2688] @ 3a2984 │ │ │ │ + ldr r3, [pc, #-2688] @ 3a29d0 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 396980 │ │ │ │ - ldr r2, [pc, #-2696] @ 3a2988 │ │ │ │ + bne 3969cc │ │ │ │ + ldr r2, [pc, #-2696] @ 3a29d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2704] @ 3a299c │ │ │ │ + ldr r3, [pc, #-2704] @ 3a29e8 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3694 │ │ │ │ + bhi 3a36e0 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 396980 │ │ │ │ - ldr r3, [pc, #-2740] @ 3a298c │ │ │ │ + bls 3969cc │ │ │ │ + ldr r3, [pc, #-2740] @ 3a29d8 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3ef8 │ │ │ │ + bhi 3a3f44 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-2760] @ 3a299c │ │ │ │ + ldr r3, [pc, #-2760] @ 3a29e8 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a36cc │ │ │ │ + bhi 3a3718 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 396980 │ │ │ │ - ldr r3, [pc, #-2792] @ 3a2990 │ │ │ │ + bls 3969cc │ │ │ │ + ldr r3, [pc, #-2792] @ 3a29dc │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3ef8 │ │ │ │ + bhi 3a3f44 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-2816] @ 3a299c │ │ │ │ + ldr r3, [pc, #-2816] @ 3a29e8 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a36f8 │ │ │ │ + bhi 3a3744 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 396980 │ │ │ │ - ldr r3, [pc, #-2844] @ 3a2994 │ │ │ │ + bls 3969cc │ │ │ │ + ldr r3, [pc, #-2844] @ 3a29e0 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3ef8 │ │ │ │ + bhi 3a3f44 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-2872] @ 3a299c │ │ │ │ + ldr r3, [pc, #-2872] @ 3a29e8 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3724 │ │ │ │ + bhi 3a3770 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 396980 │ │ │ │ - ldr r3, [pc, #-2896] @ 3a2998 │ │ │ │ + bls 3969cc │ │ │ │ + ldr r3, [pc, #-2896] @ 3a29e4 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3ef8 │ │ │ │ + bhi 3a3f44 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-2928] @ 3a299c │ │ │ │ + ldr r3, [pc, #-2928] @ 3a29e8 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3604 │ │ │ │ + bhi 3a3650 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 396980 │ │ │ │ - ldr r3, [pc, #-2944] @ 3a29a0 │ │ │ │ + bls 3969cc │ │ │ │ + ldr r3, [pc, #-2944] @ 3a29ec │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3ef8 │ │ │ │ + bhi 3a3f44 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2980] @ 3a29a4 │ │ │ │ + ldr r2, [pc, #-2980] @ 3a29f0 │ │ │ │ cmp r3, r2 │ │ │ │ - beq 397ccc │ │ │ │ - ldr r3, [pc, #-2988] @ 3a29a8 │ │ │ │ + beq 397d18 │ │ │ │ + ldr r3, [pc, #-2988] @ 3a29f4 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3948c0 │ │ │ │ - b 397ccc │ │ │ │ - ldr r2, [pc, #-3000] @ 3a29ac │ │ │ │ + bne 39490c │ │ │ │ + b 397d18 │ │ │ │ + ldr r2, [pc, #-3000] @ 3a29f8 │ │ │ │ cmp r3, r2 │ │ │ │ - beq 397ccc │ │ │ │ - ldr r3, [pc, #-3008] @ 3a29b0 │ │ │ │ + beq 397d18 │ │ │ │ + ldr r3, [pc, #-3008] @ 3a29fc │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3948c0 │ │ │ │ - b 397ccc │ │ │ │ + bne 39490c │ │ │ │ + b 397d18 │ │ │ │ cmp r3, #16 │ │ │ │ - beq 3949c4 │ │ │ │ - b 3948c0 │ │ │ │ + beq 394a10 │ │ │ │ + b 39490c │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r2, [pc, #-3044] @ 3a29b4 │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r2, [pc, #-3044] @ 3a2a00 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3a4178 │ │ │ │ + bhi 3a41c4 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3072] @ 3a29b8 │ │ │ │ + ldr r2, [pc, #-3072] @ 3a2a04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3096] @ 3a29bc │ │ │ │ + ldr r2, [pc, #-3096] @ 3a2a08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3120] @ 3a29c0 │ │ │ │ + ldr r2, [pc, #-3120] @ 3a2a0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r2, [pc, #-3156] @ 3a29c4 │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r2, [pc, #-3156] @ 3a2a10 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3a4178 │ │ │ │ + bhi 3a41c4 │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r2, [pc, #-3196] @ 3a29c8 │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r2, [pc, #-3196] @ 3a2a14 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3a4178 │ │ │ │ + bhi 3a41c4 │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp r1, #8960 @ 0x2300 │ │ │ │ - beq 39467c │ │ │ │ - b 3948c0 │ │ │ │ + beq 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r2, [pc, #-3248] @ 3a29cc │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r2, [pc, #-3248] @ 3a2a18 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3a4178 │ │ │ │ + bhi 3a41c4 │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r2, [pc, #-3288] @ 3a29d0 │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r2, [pc, #-3288] @ 3a2a1c │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3a4178 │ │ │ │ + bhi 3a41c4 │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp r1, #436 @ 0x1b4 │ │ │ │ - beq 39467c │ │ │ │ - b 3948c0 │ │ │ │ + beq 3946c8 │ │ │ │ + b 39490c │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r2, [pc, #-3340] @ 3a29d4 │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r2, [pc, #-3340] @ 3a2a20 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3a4178 │ │ │ │ + bhi 3a41c4 │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r2, [pc, #-3380] @ 3a29d8 │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r2, [pc, #-3380] @ 3a2a24 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3a4178 │ │ │ │ + bhi 3a41c4 │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 396980 │ │ │ │ - ldr r2, [pc, #-3420] @ 3a29dc │ │ │ │ + bhi 3969cc │ │ │ │ + ldr r2, [pc, #-3420] @ 3a2a28 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3a4178 │ │ │ │ + bhi 3a41c4 │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3448] @ 3a29e0 │ │ │ │ + ldr r2, [pc, #-3448] @ 3a2a2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3472] @ 3a29e4 │ │ │ │ + ldr r2, [pc, #-3472] @ 3a2a30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3496] @ 3a29e8 │ │ │ │ + ldr r2, [pc, #-3496] @ 3a2a34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3520] @ 3a29ec │ │ │ │ + ldr r2, [pc, #-3520] @ 3a2a38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3544] @ 3a29f0 │ │ │ │ + ldr r2, [pc, #-3544] @ 3a2a3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3568] @ 3a29f4 │ │ │ │ + ldr r2, [pc, #-3568] @ 3a2a40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3592] @ 3a29f8 │ │ │ │ + ldr r2, [pc, #-3592] @ 3a2a44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3616] @ 3a29fc │ │ │ │ + ldr r2, [pc, #-3616] @ 3a2a48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3640] @ 3a2a00 │ │ │ │ + ldr r2, [pc, #-3640] @ 3a2a4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3664] @ 3a2a04 │ │ │ │ + ldr r2, [pc, #-3664] @ 3a2a50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3688] @ 3a2a08 │ │ │ │ + ldr r2, [pc, #-3688] @ 3a2a54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3712] @ 3a2a0c │ │ │ │ + ldr r2, [pc, #-3712] @ 3a2a58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3736] @ 3a2a10 │ │ │ │ + ldr r2, [pc, #-3736] @ 3a2a5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3760] @ 3a2a14 │ │ │ │ + ldr r2, [pc, #-3760] @ 3a2a60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3784] @ 3a2a18 │ │ │ │ + ldr r2, [pc, #-3784] @ 3a2a64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3808] @ 3a2a1c │ │ │ │ + ldr r2, [pc, #-3808] @ 3a2a68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3832] @ 3a2a20 │ │ │ │ + ldr r2, [pc, #-3832] @ 3a2a6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3856] @ 3a2a24 │ │ │ │ + ldr r2, [pc, #-3856] @ 3a2a70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3880] @ 3a2a28 │ │ │ │ + ldr r2, [pc, #-3880] @ 3a2a74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3904] @ 3a2a2c │ │ │ │ + ldr r2, [pc, #-3904] @ 3a2a78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3928] @ 3a2a30 │ │ │ │ + ldr r2, [pc, #-3928] @ 3a2a7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3952] @ 3a2a34 │ │ │ │ + ldr r2, [pc, #-3952] @ 3a2a80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3976] @ 3a2a38 │ │ │ │ + ldr r2, [pc, #-3976] @ 3a2a84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4000] @ 3a2a3c │ │ │ │ + ldr r2, [pc, #-4000] @ 3a2a88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4024] @ 3a2a40 │ │ │ │ + ldr r2, [pc, #-4024] @ 3a2a8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2112] @ 3a4254 │ │ │ │ + ldr r2, [pc, #2112] @ 3a42a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2088] @ 3a4258 │ │ │ │ + ldr r2, [pc, #2088] @ 3a42a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2064] @ 3a425c │ │ │ │ + ldr r2, [pc, #2064] @ 3a42a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2040] @ 3a4260 │ │ │ │ + ldr r2, [pc, #2040] @ 3a42ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2016] @ 3a4264 │ │ │ │ + ldr r2, [pc, #2016] @ 3a42b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1992] @ 3a4268 │ │ │ │ + ldr r2, [pc, #1992] @ 3a42b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1968] @ 3a426c │ │ │ │ + ldr r2, [pc, #1968] @ 3a42b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1944] @ 3a4270 │ │ │ │ + ldr r2, [pc, #1944] @ 3a42bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1920] @ 3a4274 │ │ │ │ + ldr r2, [pc, #1920] @ 3a42c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1896] @ 3a4278 │ │ │ │ + ldr r2, [pc, #1896] @ 3a42c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1872] @ 3a427c │ │ │ │ + ldr r2, [pc, #1872] @ 3a42c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1848] @ 3a4280 │ │ │ │ + ldr r2, [pc, #1848] @ 3a42cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1824] @ 3a4284 │ │ │ │ + ldr r2, [pc, #1824] @ 3a42d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1800] @ 3a4288 │ │ │ │ + ldr r2, [pc, #1800] @ 3a42d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1776] @ 3a428c │ │ │ │ + ldr r2, [pc, #1776] @ 3a42d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1752] @ 3a4290 │ │ │ │ + ldr r2, [pc, #1752] @ 3a42dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1728] @ 3a4294 │ │ │ │ + ldr r2, [pc, #1728] @ 3a42e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1704] @ 3a4298 │ │ │ │ + ldr r2, [pc, #1704] @ 3a42e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1680] @ 3a429c │ │ │ │ + ldr r2, [pc, #1680] @ 3a42e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1656] @ 3a42a0 │ │ │ │ + ldr r2, [pc, #1656] @ 3a42ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1632] @ 3a42a4 │ │ │ │ + ldr r2, [pc, #1632] @ 3a42f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1608] @ 3a42a8 │ │ │ │ + ldr r2, [pc, #1608] @ 3a42f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1584] @ 3a42ac │ │ │ │ + ldr r2, [pc, #1584] @ 3a42f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1560] @ 3a42b0 │ │ │ │ + ldr r2, [pc, #1560] @ 3a42fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1536] @ 3a42b4 │ │ │ │ + ldr r2, [pc, #1536] @ 3a4300 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1512] @ 3a42b8 │ │ │ │ + ldr r2, [pc, #1512] @ 3a4304 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1488] @ 3a42bc │ │ │ │ + ldr r2, [pc, #1488] @ 3a4308 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1464] @ 3a42c0 │ │ │ │ + ldr r2, [pc, #1464] @ 3a430c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1440] @ 3a42c4 │ │ │ │ + ldr r2, [pc, #1440] @ 3a4310 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1416] @ 3a42c8 │ │ │ │ + ldr r2, [pc, #1416] @ 3a4314 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1392] @ 3a42cc │ │ │ │ + ldr r2, [pc, #1392] @ 3a4318 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1368] @ 3a42d0 │ │ │ │ + ldr r2, [pc, #1368] @ 3a431c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1344] @ 3a42d4 │ │ │ │ + ldr r2, [pc, #1344] @ 3a4320 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1320] @ 3a42d8 │ │ │ │ + ldr r2, [pc, #1320] @ 3a4324 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1296] @ 3a42dc │ │ │ │ + ldr r2, [pc, #1296] @ 3a4328 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1272] @ 3a42e0 │ │ │ │ + ldr r2, [pc, #1272] @ 3a432c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1248] @ 3a42e4 │ │ │ │ + ldr r2, [pc, #1248] @ 3a4330 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1224] @ 3a42e8 │ │ │ │ + ldr r2, [pc, #1224] @ 3a4334 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1200] @ 3a42ec │ │ │ │ + ldr r2, [pc, #1200] @ 3a4338 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1176] @ 3a42f0 │ │ │ │ + ldr r2, [pc, #1176] @ 3a433c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1152] @ 3a42f4 │ │ │ │ + ldr r2, [pc, #1152] @ 3a4340 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1128] @ 3a42f8 │ │ │ │ + ldr r2, [pc, #1128] @ 3a4344 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1104] @ 3a42fc │ │ │ │ + ldr r2, [pc, #1104] @ 3a4348 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1080] @ 3a4300 │ │ │ │ + ldr r2, [pc, #1080] @ 3a434c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1056] @ 3a4304 │ │ │ │ + ldr r2, [pc, #1056] @ 3a4350 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1032] @ 3a4308 │ │ │ │ + ldr r2, [pc, #1032] @ 3a4354 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1008] @ 3a430c │ │ │ │ + ldr r2, [pc, #1008] @ 3a4358 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397dfc │ │ │ │ - ldr r2, [pc, #984] @ 3a4310 │ │ │ │ + b 397e48 │ │ │ │ + ldr r2, [pc, #984] @ 3a435c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #960] @ 3a4314 │ │ │ │ + ldr r2, [pc, #960] @ 3a4360 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #932] @ 3a4318 │ │ │ │ + ldr r2, [pc, #932] @ 3a4364 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #908] @ 3a431c │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #908] @ 3a4368 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #880] @ 3a4320 │ │ │ │ + ldr r2, [pc, #880] @ 3a436c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #852] @ 3a4324 │ │ │ │ + ldr r2, [pc, #852] @ 3a4370 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3983d8 │ │ │ │ - ldr r2, [pc, #828] @ 3a4328 │ │ │ │ + b 398424 │ │ │ │ + ldr r2, [pc, #828] @ 3a4374 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a290 │ │ │ │ - ldr r2, [pc, #804] @ 3a432c │ │ │ │ + b 39a2dc │ │ │ │ + ldr r2, [pc, #804] @ 3a4378 │ │ │ │ mov r3, #15 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #776] @ 3a4330 │ │ │ │ + ldr r2, [pc, #776] @ 3a437c │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ba50 │ │ │ │ - ldr r2, [pc, #752] @ 3a4334 │ │ │ │ + b 39ba9c │ │ │ │ + ldr r2, [pc, #752] @ 3a4380 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ad00 │ │ │ │ - ldr r2, [pc, #728] @ 3a4338 │ │ │ │ + b 39ad4c │ │ │ │ + ldr r2, [pc, #728] @ 3a4384 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e560 │ │ │ │ - ldr r2, [pc, #708] @ 3a433c │ │ │ │ + b 39e5ac │ │ │ │ + ldr r2, [pc, #708] @ 3a4388 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #684] @ 3a4340 │ │ │ │ + ldr r2, [pc, #684] @ 3a438c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #656] @ 3a4344 │ │ │ │ + ldr r2, [pc, #656] @ 3a4390 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #628] @ 3a4348 │ │ │ │ + ldr r2, [pc, #628] @ 3a4394 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f20c │ │ │ │ - ldr r2, [pc, #608] @ 3a434c │ │ │ │ + b 39f258 │ │ │ │ + ldr r2, [pc, #608] @ 3a4398 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #580] @ 3a4350 │ │ │ │ + ldr r2, [pc, #580] @ 3a439c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #552] @ 3a4354 │ │ │ │ + ldr r2, [pc, #552] @ 3a43a0 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399d34 │ │ │ │ - ldr r2, [pc, #528] @ 3a4358 │ │ │ │ + b 399d80 │ │ │ │ + ldr r2, [pc, #528] @ 3a43a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #504] @ 3a435c │ │ │ │ + ldr r2, [pc, #504] @ 3a43a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #480] @ 3a4360 │ │ │ │ + ldr r2, [pc, #480] @ 3a43ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #456] @ 3a4364 │ │ │ │ + ldr r2, [pc, #456] @ 3a43b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #432] @ 3a4368 │ │ │ │ + ldr r2, [pc, #432] @ 3a43b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e560 │ │ │ │ - ldr r2, [pc, #412] @ 3a436c │ │ │ │ + b 39e5ac │ │ │ │ + ldr r2, [pc, #412] @ 3a43b8 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d1b0 │ │ │ │ - ldr r2, [pc, #388] @ 3a4370 │ │ │ │ + b 39d1fc │ │ │ │ + ldr r2, [pc, #388] @ 3a43bc │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397dac │ │ │ │ - ldr r2, [pc, #364] @ 3a4374 │ │ │ │ + b 397df8 │ │ │ │ + ldr r2, [pc, #364] @ 3a43c0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #336] @ 3a4378 │ │ │ │ + ldr r2, [pc, #336] @ 3a43c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399348 │ │ │ │ - ldr r2, [pc, #316] @ 3a437c │ │ │ │ + b 399394 │ │ │ │ + ldr r2, [pc, #316] @ 3a43c8 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397d50 │ │ │ │ - addseq r3, fp, ip, lsl r5 │ │ │ │ - umullseq r3, fp, ip, r5 │ │ │ │ - addseq fp, ip, ip, ror #13 │ │ │ │ - addseq fp, ip, r8, asr #13 │ │ │ │ - addseq r3, fp, r0, ror #11 │ │ │ │ - addseq r3, fp, r4, asr r4 │ │ │ │ - addseq r3, fp, r8, asr #11 │ │ │ │ - addseq fp, ip, ip, asr #12 │ │ │ │ - addseq fp, ip, r4, lsr #12 │ │ │ │ - addseq r3, fp, ip, lsl #11 │ │ │ │ - addseq r3, fp, r4, ror #10 │ │ │ │ - addseq fp, ip, r0, asr #11 │ │ │ │ - umullseq fp, ip, r4, r5 │ │ │ │ - @ instruction: 0x009b34f4 │ │ │ │ - addseq r3, fp, r4, ror r3 │ │ │ │ - addseq r3, fp, ip, asr #6 │ │ │ │ - addseq fp, ip, r0, lsl r5 │ │ │ │ + b 397d9c │ │ │ │ + addseq r3, fp, r0, lsl r5 │ │ │ │ + umullseq r3, fp, r0, r5 │ │ │ │ + addseq fp, ip, r0, ror #13 │ │ │ │ + @ instruction: 0x009cb6bc │ │ │ │ + @ instruction: 0x009b35d4 │ │ │ │ + addseq r3, fp, r8, asr #8 │ │ │ │ + @ instruction: 0x009b35bc │ │ │ │ + addseq fp, ip, r0, asr #12 │ │ │ │ + addseq fp, ip, r8, lsl r6 │ │ │ │ + addseq r3, fp, r0, lsl #11 │ │ │ │ + addseq r3, fp, r8, asr r5 │ │ │ │ + @ instruction: 0x009cb5b4 │ │ │ │ + addseq fp, ip, r8, lsl #11 │ │ │ │ + addseq r3, fp, r8, ror #9 │ │ │ │ + addseq r3, fp, r8, ror #6 │ │ │ │ + addseq r3, fp, r0, asr #6 │ │ │ │ + addseq fp, ip, r4, lsl #10 │ │ │ │ + addseq r3, fp, r4, lsr #6 │ │ │ │ + addseq r3, fp, ip, asr #5 │ │ │ │ + addseq r3, fp, r4, lsr #5 │ │ │ │ + addseq r3, fp, r8, lsr #7 │ │ │ │ + addseq fp, ip, ip, ror #8 │ │ │ │ + addseq fp, ip, r4, asr #8 │ │ │ │ addseq r3, fp, r0, lsr r3 │ │ │ │ - @ instruction: 0x009b32d8 │ │ │ │ - @ instruction: 0x009b32b0 │ │ │ │ - @ instruction: 0x009b33b4 │ │ │ │ - addseq fp, ip, r8, ror r4 │ │ │ │ - addseq fp, ip, r0, asr r4 │ │ │ │ - addseq r3, fp, ip, lsr r3 │ │ │ │ - addseq r3, fp, ip, lsr #6 │ │ │ │ - addseq fp, ip, r4, ror #7 │ │ │ │ - @ instruction: 0x009cb3b0 │ │ │ │ - addseq r3, fp, r4, asr #6 │ │ │ │ - addseq r3, fp, r4, lsl r3 │ │ │ │ - addseq fp, ip, r8, asr #6 │ │ │ │ - addseq fp, ip, r8, lsl r3 │ │ │ │ - addseq r3, fp, ip, lsr #5 │ │ │ │ - addseq fp, ip, r8, asr #5 │ │ │ │ - umullseq fp, ip, r4, r2 │ │ │ │ - addseq r3, fp, r0, asr #4 │ │ │ │ - addseq r1, lr, r0, asr sp │ │ │ │ - @ instruction: 0x009cb3b0 │ │ │ │ - addseq fp, ip, r8, lsl #7 │ │ │ │ - addseq fp, ip, r0, ror #6 │ │ │ │ + addseq r3, fp, r0, lsr #6 │ │ │ │ + @ instruction: 0x009cb3d8 │ │ │ │ + addseq fp, ip, r4, lsr #7 │ │ │ │ + addseq r3, fp, r8, lsr r3 │ │ │ │ + addseq r3, fp, r8, lsl #6 │ │ │ │ addseq fp, ip, ip, lsr r3 │ │ │ │ - addseq fp, ip, r8, lsl r3 │ │ │ │ - @ instruction: 0x009cb2f4 │ │ │ │ - umullseq r3, fp, r8, r1 │ │ │ │ - addseq sl, fp, r4, lsr r0 │ │ │ │ - addseq ip, ip, ip, lsr #1 │ │ │ │ - addseq ip, ip, r8, asr r1 │ │ │ │ - addseq r0, sl, r4, lsr #2 │ │ │ │ - addseq ip, ip, r8, lsr #6 │ │ │ │ - addseq r0, sl, ip, ror #1 │ │ │ │ - addseq r0, sl, ip, asr #1 │ │ │ │ - ldrheq r0, [sl], r0 @ │ │ │ │ - umullseq r0, sl, r0, r0 │ │ │ │ - addseq r0, sl, r0, ror r0 │ │ │ │ - addseq r0, sl, r4, asr r0 │ │ │ │ - addseq r0, sl, r8, lsr r0 │ │ │ │ - addseq r0, sl, r8, lsl r0 │ │ │ │ - @ instruction: 0x0099fffc │ │ │ │ - @ instruction: 0x009cb8fc │ │ │ │ - addseq fp, ip, r4, ror sp │ │ │ │ - addseq pc, r9, ip, lsr #31 │ │ │ │ - addseq pc, r9, ip, lsl #31 │ │ │ │ - @ instruction: 0x009b32f4 │ │ │ │ - addseq pc, r9, r4, asr pc @ │ │ │ │ - addseq pc, r9, r4, lsr pc @ │ │ │ │ - addseq pc, r9, r4, lsl pc @ │ │ │ │ - addseq fp, ip, r8, ror #27 │ │ │ │ - @ instruction: 0x009cb7f8 │ │ │ │ - addseq fp, ip, r0, asr #30 │ │ │ │ - @ instruction: 0x009cbcb8 │ │ │ │ - addseq fp, ip, r4, lsr #15 │ │ │ │ - addseq pc, r9, r0, ror lr @ │ │ │ │ - addseq pc, r9, r4, asr lr @ │ │ │ │ - addseq pc, r9, r8, lsr lr @ │ │ │ │ - addseq r3, fp, r0, lsr #3 │ │ │ │ - addseq pc, r9, r0, lsl #28 │ │ │ │ - ldr r3, [pc, #2488] @ 3a4d40 │ │ │ │ + addseq fp, ip, ip, lsl #6 │ │ │ │ + addseq r3, fp, r0, lsr #5 │ │ │ │ + @ instruction: 0x009cb2bc │ │ │ │ + addseq fp, ip, r8, lsl #5 │ │ │ │ + addseq r3, fp, r4, lsr r2 │ │ │ │ + addseq r1, lr, r4, asr #26 │ │ │ │ + addseq fp, ip, r4, lsr #7 │ │ │ │ + addseq fp, ip, ip, ror r3 │ │ │ │ + addseq fp, ip, r4, asr r3 │ │ │ │ + addseq fp, ip, r0, lsr r3 │ │ │ │ + addseq fp, ip, ip, lsl #6 │ │ │ │ + addseq fp, ip, r8, ror #5 │ │ │ │ + addseq r3, fp, ip, lsl #3 │ │ │ │ + addseq sl, fp, r8, lsr #32 │ │ │ │ + addseq ip, ip, r0, lsr #1 │ │ │ │ + addseq ip, ip, ip, asr #2 │ │ │ │ + addseq r0, sl, r8, lsl r1 │ │ │ │ + addseq ip, ip, ip, lsl r3 │ │ │ │ + addseq r0, sl, r0, ror #1 │ │ │ │ + addseq r0, sl, r0, asr #1 │ │ │ │ + addseq r0, sl, r4, lsr #1 │ │ │ │ + addseq r0, sl, r4, lsl #1 │ │ │ │ + addseq r0, sl, r4, rrx │ │ │ │ + addseq r0, sl, r8, asr #32 │ │ │ │ + addseq r0, sl, ip, lsr #32 │ │ │ │ + addseq r0, sl, ip │ │ │ │ + @ instruction: 0x0099fff0 │ │ │ │ + @ instruction: 0x009cb8f0 │ │ │ │ + addseq fp, ip, r8, ror #26 │ │ │ │ + addseq pc, r9, r0, lsr #31 │ │ │ │ + addseq pc, r9, r0, lsl #31 │ │ │ │ + addseq r3, fp, r8, ror #5 │ │ │ │ + addseq pc, r9, r8, asr #30 │ │ │ │ + addseq pc, r9, r8, lsr #30 │ │ │ │ + addseq pc, r9, r8, lsl #30 │ │ │ │ + @ instruction: 0x009cbddc │ │ │ │ + addseq fp, ip, ip, ror #15 │ │ │ │ + addseq fp, ip, r4, lsr pc │ │ │ │ + addseq fp, ip, ip, lsr #25 │ │ │ │ + umullseq fp, ip, r8, r7 │ │ │ │ + addseq pc, r9, r4, ror #28 │ │ │ │ + addseq pc, r9, r8, asr #28 │ │ │ │ + addseq pc, r9, ip, lsr #28 │ │ │ │ + umullseq r3, fp, r4, r1 │ │ │ │ + @ instruction: 0x0099fdf4 │ │ │ │ + ldr r3, [pc, #2488] @ 3a4d8c │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 3a58dc │ │ │ │ + bhi 3a5928 │ │ │ │ cmp r0, #13312 @ 0x3400 │ │ │ │ - bcc 3a43c4 │ │ │ │ - ldr r3, [pc, #2472] @ 3a4d44 │ │ │ │ + bcc 3a4410 │ │ │ │ + ldr r3, [pc, #2472] @ 3a4d90 │ │ │ │ sub r0, r0, #13312 @ 0x3400 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #1020 @ 0x3fc │ │ │ │ - bhi 3a43b8 │ │ │ │ + bhi 3a4404 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2440] @ 3a4d48 │ │ │ │ + ldr r0, [pc, #2440] @ 3a4d94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #636 @ 0x27c │ │ │ │ - bhi 3a5864 │ │ │ │ + bhi 3a58b0 │ │ │ │ cmp r0, #255 @ 0xff │ │ │ │ - bls 3a5898 │ │ │ │ - ldr r3, [pc, #2416] @ 3a4d4c │ │ │ │ + bls 3a58e4 │ │ │ │ + ldr r3, [pc, #2416] @ 3a4d98 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #380 @ 0x17c │ │ │ │ - bhi 3a43f8 │ │ │ │ + bhi 3a4444 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2384] @ 3a4d50 │ │ │ │ + ldr r0, [pc, #2384] @ 3a4d9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3a4d54 │ │ │ │ + ldr r0, [pc, #2376] @ 3a4da0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3a4d58 │ │ │ │ + ldr r0, [pc, #2368] @ 3a4da4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3a4d5c │ │ │ │ + ldr r0, [pc, #2360] @ 3a4da8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3a4d60 │ │ │ │ + ldr r0, [pc, #2352] @ 3a4dac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 3a4d64 │ │ │ │ + ldr r0, [pc, #2344] @ 3a4db0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 3a4d68 │ │ │ │ + ldr r0, [pc, #2336] @ 3a4db4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 3a4d6c │ │ │ │ + ldr r0, [pc, #2328] @ 3a4db8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 3a4d70 │ │ │ │ + ldr r0, [pc, #2320] @ 3a4dbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 3a4d74 │ │ │ │ + ldr r0, [pc, #2312] @ 3a4dc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 3a4d78 │ │ │ │ + ldr r0, [pc, #2304] @ 3a4dc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 3a4d7c │ │ │ │ + ldr r0, [pc, #2296] @ 3a4dc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 3a4d80 │ │ │ │ + ldr r0, [pc, #2288] @ 3a4dcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 3a4d84 │ │ │ │ + ldr r0, [pc, #2280] @ 3a4dd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 3a4d88 │ │ │ │ + ldr r0, [pc, #2272] @ 3a4dd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 3a4d8c │ │ │ │ + ldr r0, [pc, #2264] @ 3a4dd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 3a4d90 │ │ │ │ + ldr r0, [pc, #2256] @ 3a4ddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 3a4d94 │ │ │ │ + ldr r0, [pc, #2248] @ 3a4de0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 3a4d98 │ │ │ │ + ldr r0, [pc, #2240] @ 3a4de4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 3a4d9c │ │ │ │ + ldr r0, [pc, #2232] @ 3a4de8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 3a4da0 │ │ │ │ + ldr r0, [pc, #2224] @ 3a4dec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 3a4da4 │ │ │ │ + ldr r0, [pc, #2216] @ 3a4df0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 3a4da8 │ │ │ │ + ldr r0, [pc, #2208] @ 3a4df4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 3a4dac │ │ │ │ + ldr r0, [pc, #2200] @ 3a4df8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 3a4db0 │ │ │ │ + ldr r0, [pc, #2192] @ 3a4dfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 3a4db4 │ │ │ │ + ldr r0, [pc, #2184] @ 3a4e00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 3a4db8 │ │ │ │ + ldr r0, [pc, #2176] @ 3a4e04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 3a4dbc │ │ │ │ + ldr r0, [pc, #2168] @ 3a4e08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 3a4dc0 │ │ │ │ + ldr r0, [pc, #2160] @ 3a4e0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 3a4dc4 │ │ │ │ + ldr r0, [pc, #2152] @ 3a4e10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 3a4dc8 │ │ │ │ + ldr r0, [pc, #2144] @ 3a4e14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 3a4dcc │ │ │ │ + ldr r0, [pc, #2136] @ 3a4e18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 3a4dd0 │ │ │ │ + ldr r0, [pc, #2128] @ 3a4e1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 3a4dd4 │ │ │ │ + ldr r0, [pc, #2120] @ 3a4e20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 3a4dd8 │ │ │ │ + ldr r0, [pc, #2112] @ 3a4e24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 3a4ddc │ │ │ │ + ldr r0, [pc, #2104] @ 3a4e28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 3a4de0 │ │ │ │ + ldr r0, [pc, #2096] @ 3a4e2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 3a4de4 │ │ │ │ + ldr r0, [pc, #2088] @ 3a4e30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 3a4de8 │ │ │ │ + ldr r0, [pc, #2080] @ 3a4e34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 3a4dec │ │ │ │ + ldr r0, [pc, #2072] @ 3a4e38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 3a4df0 │ │ │ │ + ldr r0, [pc, #2064] @ 3a4e3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 3a4df4 │ │ │ │ + ldr r0, [pc, #2056] @ 3a4e40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 3a4df8 │ │ │ │ + ldr r0, [pc, #2048] @ 3a4e44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 3a4dfc │ │ │ │ + ldr r0, [pc, #2040] @ 3a4e48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 3a4e00 │ │ │ │ + ldr r0, [pc, #2032] @ 3a4e4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 3a4e04 │ │ │ │ + ldr r0, [pc, #2024] @ 3a4e50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 3a4e08 │ │ │ │ + ldr r0, [pc, #2016] @ 3a4e54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 3a4e0c │ │ │ │ + ldr r0, [pc, #2008] @ 3a4e58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 3a4e10 │ │ │ │ + ldr r0, [pc, #2000] @ 3a4e5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 3a4e14 │ │ │ │ + ldr r0, [pc, #1992] @ 3a4e60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 3a4e18 │ │ │ │ + ldr r0, [pc, #1984] @ 3a4e64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3a4e1c │ │ │ │ + ldr r0, [pc, #1976] @ 3a4e68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3a4e20 │ │ │ │ + ldr r0, [pc, #1968] @ 3a4e6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 3a4e24 │ │ │ │ + ldr r0, [pc, #1960] @ 3a4e70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3a4e28 │ │ │ │ + ldr r0, [pc, #1952] @ 3a4e74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3a4e2c │ │ │ │ + ldr r0, [pc, #1944] @ 3a4e78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3a4e30 │ │ │ │ + ldr r0, [pc, #1936] @ 3a4e7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3a4e34 │ │ │ │ + ldr r0, [pc, #1928] @ 3a4e80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 3a4e38 │ │ │ │ + ldr r0, [pc, #1920] @ 3a4e84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 3a4e3c │ │ │ │ + ldr r0, [pc, #1912] @ 3a4e88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 3a4e40 │ │ │ │ + ldr r0, [pc, #1904] @ 3a4e8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 3a4e44 │ │ │ │ + ldr r0, [pc, #1896] @ 3a4e90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 3a4e48 │ │ │ │ + ldr r0, [pc, #1888] @ 3a4e94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3a4e4c │ │ │ │ + ldr r0, [pc, #1880] @ 3a4e98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3a4e50 │ │ │ │ + ldr r0, [pc, #1872] @ 3a4e9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3a4e54 │ │ │ │ + ldr r0, [pc, #1864] @ 3a4ea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 3a4e58 │ │ │ │ + ldr r0, [pc, #1856] @ 3a4ea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 3a4e5c │ │ │ │ + ldr r0, [pc, #1848] @ 3a4ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 3a4e60 │ │ │ │ + ldr r0, [pc, #1840] @ 3a4eac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 3a4e64 │ │ │ │ + ldr r0, [pc, #1832] @ 3a4eb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 3a4e68 │ │ │ │ + ldr r0, [pc, #1824] @ 3a4eb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 3a4e6c │ │ │ │ + ldr r0, [pc, #1816] @ 3a4eb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 3a4e70 │ │ │ │ + ldr r0, [pc, #1808] @ 3a4ebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 3a4e74 │ │ │ │ + ldr r0, [pc, #1800] @ 3a4ec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 3a4e78 │ │ │ │ + ldr r0, [pc, #1792] @ 3a4ec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 3a4e7c │ │ │ │ + ldr r0, [pc, #1784] @ 3a4ec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 3a4e80 │ │ │ │ + ldr r0, [pc, #1776] @ 3a4ecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 3a4e84 │ │ │ │ + ldr r0, [pc, #1768] @ 3a4ed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 3a4e88 │ │ │ │ + ldr r0, [pc, #1760] @ 3a4ed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 3a4e8c │ │ │ │ + ldr r0, [pc, #1752] @ 3a4ed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 3a4e90 │ │ │ │ + ldr r0, [pc, #1744] @ 3a4edc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 3a4e94 │ │ │ │ + ldr r0, [pc, #1736] @ 3a4ee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 3a4e98 │ │ │ │ + ldr r0, [pc, #1728] @ 3a4ee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 3a4e9c │ │ │ │ + ldr r0, [pc, #1720] @ 3a4ee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 3a4ea0 │ │ │ │ + ldr r0, [pc, #1712] @ 3a4eec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3a4ea4 │ │ │ │ + ldr r0, [pc, #1704] @ 3a4ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3a4ea8 │ │ │ │ + ldr r0, [pc, #1696] @ 3a4ef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3a4eac │ │ │ │ + ldr r0, [pc, #1688] @ 3a4ef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3a4eb0 │ │ │ │ + ldr r0, [pc, #1680] @ 3a4efc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3a4eb4 │ │ │ │ + ldr r0, [pc, #1672] @ 3a4f00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3a4eb8 │ │ │ │ + ldr r0, [pc, #1664] @ 3a4f04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3a4ebc │ │ │ │ + ldr r0, [pc, #1656] @ 3a4f08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3a4ec0 │ │ │ │ + ldr r0, [pc, #1648] @ 3a4f0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3a4ec4 │ │ │ │ + ldr r0, [pc, #1640] @ 3a4f10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3a4ec8 │ │ │ │ + ldr r0, [pc, #1632] @ 3a4f14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3a4ecc │ │ │ │ + ldr r0, [pc, #1624] @ 3a4f18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3a4ed0 │ │ │ │ + ldr r0, [pc, #1616] @ 3a4f1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 3a4ed4 │ │ │ │ + ldr r0, [pc, #1608] @ 3a4f20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3a4ed8 │ │ │ │ + ldr r0, [pc, #1600] @ 3a4f24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3a4edc │ │ │ │ + ldr r0, [pc, #1592] @ 3a4f28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3a4ee0 │ │ │ │ + ldr r0, [pc, #1584] @ 3a4f2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3a4ee4 │ │ │ │ + ldr r0, [pc, #1576] @ 3a4f30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3a4ee8 │ │ │ │ + ldr r0, [pc, #1568] @ 3a4f34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3a4eec │ │ │ │ + ldr r0, [pc, #1560] @ 3a4f38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3a4ef0 │ │ │ │ + ldr r0, [pc, #1552] @ 3a4f3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 3a4ef4 │ │ │ │ + ldr r0, [pc, #1544] @ 3a4f40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3a4ef8 │ │ │ │ + ldr r0, [pc, #1536] @ 3a4f44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3a4efc │ │ │ │ + ldr r0, [pc, #1528] @ 3a4f48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3a4f00 │ │ │ │ + ldr r0, [pc, #1520] @ 3a4f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 3a4f04 │ │ │ │ + ldr r0, [pc, #1512] @ 3a4f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 3a4f08 │ │ │ │ + ldr r0, [pc, #1504] @ 3a4f54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 3a4f0c │ │ │ │ + ldr r0, [pc, #1496] @ 3a4f58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 3a4f10 │ │ │ │ + ldr r0, [pc, #1488] @ 3a4f5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 3a4f14 │ │ │ │ + ldr r0, [pc, #1480] @ 3a4f60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 3a4f18 │ │ │ │ + ldr r0, [pc, #1472] @ 3a4f64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3a4f1c │ │ │ │ + ldr r0, [pc, #1464] @ 3a4f68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3a4f20 │ │ │ │ + ldr r0, [pc, #1456] @ 3a4f6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 3a4f24 │ │ │ │ + ldr r0, [pc, #1448] @ 3a4f70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3a4f28 │ │ │ │ + ldr r0, [pc, #1440] @ 3a4f74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3a4f2c │ │ │ │ + ldr r0, [pc, #1432] @ 3a4f78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3a4f30 │ │ │ │ + ldr r0, [pc, #1424] @ 3a4f7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3a4f34 │ │ │ │ + ldr r0, [pc, #1416] @ 3a4f80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 3a4f38 │ │ │ │ + ldr r0, [pc, #1408] @ 3a4f84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 3a4f3c │ │ │ │ + ldr r0, [pc, #1400] @ 3a4f88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 3a4f40 │ │ │ │ + ldr r0, [pc, #1392] @ 3a4f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 3a4f44 │ │ │ │ + ldr r0, [pc, #1384] @ 3a4f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 3a4f48 │ │ │ │ + ldr r0, [pc, #1376] @ 3a4f94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3a4f4c │ │ │ │ + ldr r0, [pc, #1368] @ 3a4f98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3a4f50 │ │ │ │ + ldr r0, [pc, #1360] @ 3a4f9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3a4f54 │ │ │ │ + ldr r0, [pc, #1352] @ 3a4fa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 3a4f58 │ │ │ │ + ldr r0, [pc, #1344] @ 3a4fa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 3a4f5c │ │ │ │ + ldr r0, [pc, #1336] @ 3a4fa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 3a4f60 │ │ │ │ + ldr r0, [pc, #1328] @ 3a4fac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 3a4f64 │ │ │ │ + ldr r0, [pc, #1320] @ 3a4fb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 3a4f68 │ │ │ │ + ldr r0, [pc, #1312] @ 3a4fb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 3a4f6c │ │ │ │ + ldr r0, [pc, #1304] @ 3a4fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 3a4f70 │ │ │ │ + ldr r0, [pc, #1296] @ 3a4fbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3a4f74 │ │ │ │ + ldr r0, [pc, #1288] @ 3a4fc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3a4f78 │ │ │ │ + ldr r0, [pc, #1280] @ 3a4fc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 3a4f7c │ │ │ │ + ldr r0, [pc, #1272] @ 3a4fc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 3a4f80 │ │ │ │ + ldr r0, [pc, #1264] @ 3a4fcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 3a4f84 │ │ │ │ + ldr r0, [pc, #1256] @ 3a4fd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 3a4f88 │ │ │ │ + ldr r0, [pc, #1248] @ 3a4fd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 3a4f8c │ │ │ │ + ldr r0, [pc, #1240] @ 3a4fd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 3a4f90 │ │ │ │ + ldr r0, [pc, #1232] @ 3a4fdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 3a4f94 │ │ │ │ + ldr r0, [pc, #1224] @ 3a4fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3a4f98 │ │ │ │ + ldr r0, [pc, #1216] @ 3a4fe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3a4f9c │ │ │ │ + ldr r0, [pc, #1208] @ 3a4fe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3a4fa0 │ │ │ │ + ldr r0, [pc, #1200] @ 3a4fec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3a4fa4 │ │ │ │ + ldr r0, [pc, #1192] @ 3a4ff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3a4fa8 │ │ │ │ + ldr r0, [pc, #1184] @ 3a4ff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3a4fac │ │ │ │ + ldr r0, [pc, #1176] @ 3a4ff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3a4fb0 │ │ │ │ + ldr r0, [pc, #1168] @ 3a4ffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3a4fb4 │ │ │ │ + ldr r0, [pc, #1160] @ 3a5000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3a4fb8 │ │ │ │ + ldr r0, [pc, #1152] @ 3a5004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3a4fbc │ │ │ │ + ldr r0, [pc, #1144] @ 3a5008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3a4fc0 │ │ │ │ + ldr r0, [pc, #1136] @ 3a500c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3a4fc4 │ │ │ │ + ldr r0, [pc, #1128] @ 3a5010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3a4fc8 │ │ │ │ + ldr r0, [pc, #1120] @ 3a5014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3a4fcc │ │ │ │ + ldr r0, [pc, #1112] @ 3a5018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3a4fd0 │ │ │ │ + ldr r0, [pc, #1104] @ 3a501c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3a4fd4 │ │ │ │ + ldr r0, [pc, #1096] @ 3a5020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3a4fd8 │ │ │ │ + ldr r0, [pc, #1088] @ 3a5024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3a4fdc │ │ │ │ + ldr r0, [pc, #1080] @ 3a5028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3a4fe0 │ │ │ │ + ldr r0, [pc, #1072] @ 3a502c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3a4fe4 │ │ │ │ + ldr r0, [pc, #1064] @ 3a5030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3a4fe8 │ │ │ │ + ldr r0, [pc, #1056] @ 3a5034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3a4fec │ │ │ │ + ldr r0, [pc, #1048] @ 3a5038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3a4ff0 │ │ │ │ + ldr r0, [pc, #1040] @ 3a503c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3a4ff4 │ │ │ │ + ldr r0, [pc, #1032] @ 3a5040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3a4ff8 │ │ │ │ + ldr r0, [pc, #1024] @ 3a5044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3a4ffc │ │ │ │ + ldr r0, [pc, #1016] @ 3a5048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3a5000 │ │ │ │ + ldr r0, [pc, #1008] @ 3a504c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 3a5004 │ │ │ │ + ldr r0, [pc, #1000] @ 3a5050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 3a5008 │ │ │ │ + ldr r0, [pc, #992] @ 3a5054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 3a500c │ │ │ │ + ldr r0, [pc, #984] @ 3a5058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 3a5010 │ │ │ │ + ldr r0, [pc, #976] @ 3a505c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 3a5014 │ │ │ │ + ldr r0, [pc, #968] @ 3a5060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 3a5018 │ │ │ │ + ldr r0, [pc, #960] @ 3a5064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 3a501c │ │ │ │ + ldr r0, [pc, #952] @ 3a5068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 3a5020 │ │ │ │ + ldr r0, [pc, #944] @ 3a506c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 3a5024 │ │ │ │ + ldr r0, [pc, #936] @ 3a5070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 3a5028 │ │ │ │ + ldr r0, [pc, #928] @ 3a5074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 3a502c │ │ │ │ + ldr r0, [pc, #920] @ 3a5078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 3a5030 │ │ │ │ + ldr r0, [pc, #912] @ 3a507c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 3a5034 │ │ │ │ + ldr r0, [pc, #904] @ 3a5080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 3a5038 │ │ │ │ + ldr r0, [pc, #896] @ 3a5084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 3a503c │ │ │ │ + ldr r0, [pc, #888] @ 3a5088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 3a5040 │ │ │ │ + ldr r0, [pc, #880] @ 3a508c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 3a5044 │ │ │ │ + ldr r0, [pc, #872] @ 3a5090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 3a5048 │ │ │ │ + ldr r0, [pc, #864] @ 3a5094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 3a504c │ │ │ │ + ldr r0, [pc, #856] @ 3a5098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 3a5050 │ │ │ │ + ldr r0, [pc, #848] @ 3a509c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 3a5054 │ │ │ │ + ldr r0, [pc, #840] @ 3a50a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 3a5058 │ │ │ │ + ldr r0, [pc, #832] @ 3a50a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 3a505c │ │ │ │ + ldr r0, [pc, #824] @ 3a50a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 3a5060 │ │ │ │ + ldr r0, [pc, #816] @ 3a50ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #808] @ 3a5064 │ │ │ │ + ldr r0, [pc, #808] @ 3a50b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ - umlaleq r1, lr, r4, r2 │ │ │ │ - addseq fp, sl, r0, lsl r9 │ │ │ │ - adceq r1, lr, lr, asr #20 │ │ │ │ - @ instruction: 0x009ab8d0 │ │ │ │ - addseq r1, lr, r4, lsr pc │ │ │ │ - @ instruction: 0x009e42bc │ │ │ │ - addseq r4, lr, ip, lsl #5 │ │ │ │ - addseq r4, lr, ip, asr r2 │ │ │ │ - addseq r4, lr, ip, lsr #4 │ │ │ │ - @ instruction: 0x009e41fc │ │ │ │ - addseq r4, lr, ip, asr #3 │ │ │ │ - umullseq r4, lr, ip, r1 │ │ │ │ - addseq r4, lr, ip, ror #2 │ │ │ │ - addseq r4, lr, ip, lsr r1 │ │ │ │ - addseq r4, lr, ip, lsl #2 │ │ │ │ - ldrsbeq r4, [lr], ip │ │ │ │ - addseq r4, lr, ip, lsr #1 │ │ │ │ - addseq r4, lr, ip, ror r0 │ │ │ │ - addseq r4, lr, ip, asr #32 │ │ │ │ - addseq r4, lr, ip, lsl r0 │ │ │ │ - addseq r3, lr, ip, ror #31 │ │ │ │ - @ instruction: 0x009e3fbc │ │ │ │ - addseq r3, lr, ip, lsl #31 │ │ │ │ - addseq r3, lr, ip, asr pc │ │ │ │ - addseq r3, lr, ip, lsr #30 │ │ │ │ - @ instruction: 0x009e3efc │ │ │ │ - addseq r3, lr, ip, asr #29 │ │ │ │ - umullseq r3, lr, ip, lr │ │ │ │ - addseq r3, lr, ip, ror #28 │ │ │ │ - addseq r3, lr, ip, lsr lr │ │ │ │ - addseq r3, lr, ip, lsl #28 │ │ │ │ - @ instruction: 0x009e3ddc │ │ │ │ - addseq r3, lr, ip, lsr #27 │ │ │ │ - addseq r3, lr, ip, ror sp │ │ │ │ - addseq r3, lr, ip, asr #26 │ │ │ │ - addseq r3, lr, ip, lsl sp │ │ │ │ - addseq r3, lr, ip, ror #25 │ │ │ │ - @ instruction: 0x009e3cbc │ │ │ │ - addseq r3, lr, ip, lsl #25 │ │ │ │ - addseq r3, lr, ip, asr ip │ │ │ │ - addseq r3, lr, ip, lsr #24 │ │ │ │ - @ instruction: 0x009e3bfc │ │ │ │ - addseq r3, lr, ip, asr #23 │ │ │ │ - umullseq r3, lr, ip, fp │ │ │ │ - addseq r3, lr, ip, ror #22 │ │ │ │ - addseq r3, lr, ip, lsr fp │ │ │ │ - addseq r3, lr, ip, lsl #22 │ │ │ │ - @ instruction: 0x009e3adc │ │ │ │ - addseq r3, lr, ip, lsr #21 │ │ │ │ - addseq r3, lr, ip, ror sl │ │ │ │ - addseq r3, lr, ip, asr #20 │ │ │ │ - addseq r3, lr, ip, lsl sl │ │ │ │ - addseq r3, lr, ip, ror #19 │ │ │ │ - @ instruction: 0x009e39bc │ │ │ │ - addseq r3, lr, ip, lsl #19 │ │ │ │ - addseq r3, lr, ip, asr r9 │ │ │ │ - addseq r3, lr, ip, lsr #18 │ │ │ │ - @ instruction: 0x009e38fc │ │ │ │ - addseq r3, lr, ip, asr #17 │ │ │ │ - umullseq r3, lr, ip, r8 │ │ │ │ - addseq r3, lr, ip, ror #16 │ │ │ │ - addseq r3, lr, ip, lsr r8 │ │ │ │ - addseq r3, lr, ip, lsl #16 │ │ │ │ - @ instruction: 0x009e37dc │ │ │ │ - addseq r3, lr, ip, lsr #15 │ │ │ │ - addseq r3, lr, ip, ror r7 │ │ │ │ - addseq r3, lr, ip, asr #14 │ │ │ │ - addseq r3, lr, ip, lsl r7 │ │ │ │ - addseq r3, lr, ip, ror #13 │ │ │ │ - @ instruction: 0x009e36bc │ │ │ │ - addseq r3, lr, ip, lsl #13 │ │ │ │ - addseq r3, lr, ip, asr r6 │ │ │ │ - addseq r3, lr, ip, lsr #12 │ │ │ │ - @ instruction: 0x009e35fc │ │ │ │ - addseq r3, lr, ip, asr #11 │ │ │ │ - umullseq r3, lr, ip, r5 │ │ │ │ - addseq r3, lr, ip, ror #10 │ │ │ │ - addseq r3, lr, ip, lsr r5 │ │ │ │ - addseq r3, lr, ip, lsl #10 │ │ │ │ - @ instruction: 0x009e34dc │ │ │ │ - addseq r3, lr, ip, lsr #9 │ │ │ │ - addseq r3, lr, ip, ror r4 │ │ │ │ - addseq r3, lr, ip, asr #8 │ │ │ │ - addseq r3, lr, ip, lsl r4 │ │ │ │ - addseq r3, lr, ip, ror #7 │ │ │ │ - @ instruction: 0x009e33bc │ │ │ │ - addseq r3, lr, ip, lsl #7 │ │ │ │ - addseq r3, lr, ip, asr r3 │ │ │ │ - addseq r3, lr, ip, lsr #6 │ │ │ │ - @ instruction: 0x009e32fc │ │ │ │ - addseq r3, lr, ip, asr #5 │ │ │ │ - umullseq r3, lr, ip, r2 │ │ │ │ - addseq r3, lr, ip, ror #4 │ │ │ │ - addseq r3, lr, ip, lsr r2 │ │ │ │ - addseq r3, lr, ip, lsl #4 │ │ │ │ - @ instruction: 0x009e31dc │ │ │ │ - addseq r3, lr, ip, lsr #3 │ │ │ │ - addseq r3, lr, ip, ror r1 │ │ │ │ - addseq r3, lr, ip, asr #2 │ │ │ │ - addseq r3, lr, ip, lsl r1 │ │ │ │ - addseq r3, lr, ip, ror #1 │ │ │ │ - ldrheq r3, [lr], ip │ │ │ │ - addseq r3, lr, ip, lsl #1 │ │ │ │ - addseq r3, lr, ip, asr r0 │ │ │ │ - addseq r3, lr, ip, lsr #32 │ │ │ │ - @ instruction: 0x009e2ffc │ │ │ │ - addseq r2, lr, ip, asr #31 │ │ │ │ - umullseq r2, lr, ip, pc @ │ │ │ │ - addseq r2, lr, ip, ror #30 │ │ │ │ - addseq r2, lr, ip, lsr pc │ │ │ │ - addseq r2, lr, ip, lsl #30 │ │ │ │ - @ instruction: 0x009e2edc │ │ │ │ - addseq r2, lr, ip, lsr #29 │ │ │ │ - addseq r2, lr, ip, ror lr │ │ │ │ - addseq r2, lr, ip, asr #28 │ │ │ │ - addseq r2, lr, ip, lsl lr │ │ │ │ - addseq r2, lr, ip, ror #27 │ │ │ │ - @ instruction: 0x009e2dbc │ │ │ │ - addseq r2, lr, ip, lsl #27 │ │ │ │ - addseq r2, lr, ip, asr sp │ │ │ │ - addseq r2, lr, ip, lsr #26 │ │ │ │ - @ instruction: 0x009e2cfc │ │ │ │ - addseq r2, lr, ip, asr #25 │ │ │ │ - umullseq r2, lr, ip, ip │ │ │ │ - addseq r2, lr, ip, ror #24 │ │ │ │ - addseq r2, lr, ip, lsr ip │ │ │ │ - addseq r2, lr, ip, lsl #24 │ │ │ │ - @ instruction: 0x009e2bdc │ │ │ │ - addseq r2, lr, ip, lsr #23 │ │ │ │ - addseq r2, lr, ip, ror fp │ │ │ │ - addseq r2, lr, ip, asr #22 │ │ │ │ - addseq r2, lr, ip, lsl fp │ │ │ │ - addseq r2, lr, ip, ror #21 │ │ │ │ - @ instruction: 0x009e2abc │ │ │ │ - addseq r2, lr, ip, lsl #21 │ │ │ │ - addseq r2, lr, ip, asr sl │ │ │ │ - addseq r2, lr, ip, lsr #20 │ │ │ │ - @ instruction: 0x009e29fc │ │ │ │ - addseq r2, lr, ip, asr #19 │ │ │ │ - umullseq r2, lr, ip, r9 │ │ │ │ - addseq r2, lr, ip, ror #18 │ │ │ │ - addseq r2, lr, ip, lsr r9 │ │ │ │ - addseq r2, lr, ip, lsl #18 │ │ │ │ - @ instruction: 0x009e28dc │ │ │ │ - addseq r2, lr, ip, lsr #17 │ │ │ │ - addseq r2, lr, ip, ror r8 │ │ │ │ - addseq r2, lr, ip, asr #16 │ │ │ │ - addseq r2, lr, ip, lsl r8 │ │ │ │ - addseq r2, lr, ip, ror #15 │ │ │ │ - @ instruction: 0x009e27bc │ │ │ │ - addseq r2, lr, ip, lsl #15 │ │ │ │ - addseq r2, lr, ip, asr r7 │ │ │ │ - addseq r2, lr, ip, lsr #14 │ │ │ │ - @ instruction: 0x009e26fc │ │ │ │ - addseq r2, lr, ip, asr #13 │ │ │ │ - umullseq r2, lr, ip, r6 │ │ │ │ - addseq r2, lr, ip, ror #12 │ │ │ │ - addseq r2, lr, ip, lsr r6 │ │ │ │ - addseq r2, lr, ip, lsl #12 │ │ │ │ - @ instruction: 0x009e25dc │ │ │ │ - addseq r2, lr, ip, lsr #11 │ │ │ │ - addseq r2, lr, ip, ror r5 │ │ │ │ - addseq r2, lr, ip, asr #10 │ │ │ │ - addseq r2, lr, ip, lsl r5 │ │ │ │ - addseq r2, lr, ip, ror #9 │ │ │ │ - @ instruction: 0x009e24bc │ │ │ │ - addseq r2, lr, ip, lsl #9 │ │ │ │ - addseq r2, lr, ip, asr r4 │ │ │ │ - addseq r2, lr, ip, lsr #8 │ │ │ │ - @ instruction: 0x009e23fc │ │ │ │ - addseq r2, lr, ip, asr #7 │ │ │ │ - umullseq r2, lr, ip, r3 │ │ │ │ - addseq r2, lr, ip, ror #6 │ │ │ │ - addseq r2, lr, ip, lsr r3 │ │ │ │ - addseq r2, lr, ip, lsl #6 │ │ │ │ - @ instruction: 0x009e22dc │ │ │ │ - addseq r2, lr, ip, lsr #5 │ │ │ │ - addseq r2, lr, ip, ror r2 │ │ │ │ - addseq r2, lr, ip, asr #4 │ │ │ │ - addseq r2, lr, ip, lsl r2 │ │ │ │ - addseq r2, lr, ip, ror #3 │ │ │ │ - @ instruction: 0x009e21bc │ │ │ │ - addseq r2, lr, ip, lsl #3 │ │ │ │ - addseq r2, lr, ip, asr r1 │ │ │ │ - addseq r2, lr, ip, lsr #2 │ │ │ │ - ldrsheq r2, [lr], ip │ │ │ │ - addseq r2, lr, ip, asr #1 │ │ │ │ - umullseq r2, lr, ip, r0 │ │ │ │ - addseq r2, lr, ip, rrx │ │ │ │ - addseq r2, lr, ip, lsr r0 │ │ │ │ - addseq r2, lr, ip │ │ │ │ - @ instruction: 0x009e1fdc │ │ │ │ - addseq r1, lr, ip, lsr #31 │ │ │ │ - addseq r1, lr, ip, ror pc │ │ │ │ - addseq r1, lr, ip, asr #30 │ │ │ │ - addseq r1, lr, ip, lsl pc │ │ │ │ - addseq r1, lr, ip, ror #29 │ │ │ │ - @ instruction: 0x009e1ebc │ │ │ │ - addseq r1, lr, ip, lsl #29 │ │ │ │ - addseq r1, lr, ip, asr lr │ │ │ │ - addseq r1, lr, ip, lsr #28 │ │ │ │ - @ instruction: 0x009e18b4 │ │ │ │ - addseq r1, lr, r4, lsl #17 │ │ │ │ - addseq r1, lr, r4, asr r8 │ │ │ │ - addseq r1, lr, r4, lsr #16 │ │ │ │ - @ instruction: 0x009e17f4 │ │ │ │ - addseq r1, lr, r4, asr #15 │ │ │ │ - umullseq r1, lr, r4, r7 │ │ │ │ - addseq r1, lr, r4, ror #14 │ │ │ │ - addseq r1, lr, r4, lsr r7 │ │ │ │ - addseq r1, lr, r4, lsl #14 │ │ │ │ - @ instruction: 0x009e16d4 │ │ │ │ - addseq r1, lr, r4, lsr #13 │ │ │ │ - addseq r1, lr, r4, ror r6 │ │ │ │ - addseq r1, lr, r4, asr #12 │ │ │ │ - addseq r1, lr, r4, lsl r6 │ │ │ │ - addseq r1, lr, r4, ror #11 │ │ │ │ - @ instruction: 0x009e15b4 │ │ │ │ - addseq r1, lr, r4, lsl #11 │ │ │ │ - addseq r1, lr, r4, asr r5 │ │ │ │ - addseq r1, lr, r4, lsr #10 │ │ │ │ - @ instruction: 0x009e14f4 │ │ │ │ - addseq r1, lr, r4, asr #9 │ │ │ │ - umullseq r1, lr, r4, r4 │ │ │ │ - addseq r1, lr, r4, ror #8 │ │ │ │ - addseq r1, lr, r4, lsr r4 │ │ │ │ - addseq r1, lr, r4, lsl #8 │ │ │ │ - @ instruction: 0x009e13d4 │ │ │ │ - addseq r1, lr, r4, lsr #7 │ │ │ │ - addseq r1, lr, r4, ror r3 │ │ │ │ - addseq r1, lr, r4, asr #6 │ │ │ │ - addseq r1, lr, r4, lsl r3 │ │ │ │ - addseq r1, lr, r4, ror #5 │ │ │ │ - @ instruction: 0x009e12b4 │ │ │ │ - addseq r1, lr, r4, lsl #5 │ │ │ │ - addseq r1, lr, r4, asr r2 │ │ │ │ - addseq r1, lr, r4, lsr #4 │ │ │ │ - @ instruction: 0x009e11f4 │ │ │ │ - addseq r1, lr, r4, asr #3 │ │ │ │ - umullseq r1, lr, r4, r1 │ │ │ │ - addseq r1, lr, r4, ror #2 │ │ │ │ - addseq r1, lr, r4, lsr r1 │ │ │ │ - addseq r1, lr, r4, lsl #2 │ │ │ │ - ldrsbeq r1, [lr], r4 │ │ │ │ - addseq r1, lr, r4, lsr #1 │ │ │ │ - addseq r1, lr, r4, ror r0 │ │ │ │ - addseq r1, lr, r4, asr #32 │ │ │ │ - addseq r1, lr, r4, lsl r0 │ │ │ │ - addseq r0, lr, r4, ror #31 │ │ │ │ - @ instruction: 0x009e0fb4 │ │ │ │ - addseq r0, lr, r4, lsl #31 │ │ │ │ - addseq r0, lr, r4, asr pc │ │ │ │ - addseq r0, lr, r4, lsr #30 │ │ │ │ - @ instruction: 0x009e0ef4 │ │ │ │ - addseq r0, lr, r4, asr #29 │ │ │ │ - umullseq r0, lr, r4, lr │ │ │ │ - addseq r0, lr, r4, ror #28 │ │ │ │ - addseq r0, lr, r4, lsr lr │ │ │ │ - @ instruction: 0x009e0dbc │ │ │ │ - @ instruction: 0x009e0dd4 │ │ │ │ - addseq r0, lr, r8, lsl sp │ │ │ │ + umlaleq r1, lr, r0, r2 │ │ │ │ + addseq fp, sl, r4, lsl #18 │ │ │ │ + adceq r1, lr, sl, asr #20 │ │ │ │ + addseq fp, sl, r4, asr #17 │ │ │ │ + addseq r1, lr, r8, lsr #30 │ │ │ │ + @ instruction: 0x009e42b0 │ │ │ │ + addseq r4, lr, r0, lsl #5 │ │ │ │ + addseq r4, lr, r0, asr r2 │ │ │ │ + addseq r4, lr, r0, lsr #4 │ │ │ │ + @ instruction: 0x009e41f0 │ │ │ │ + addseq r4, lr, r0, asr #3 │ │ │ │ + umullseq r4, lr, r0, r1 │ │ │ │ + addseq r4, lr, r0, ror #2 │ │ │ │ + addseq r4, lr, r0, lsr r1 │ │ │ │ + addseq r4, lr, r0, lsl #2 │ │ │ │ + ldrsbeq r4, [lr], r0 │ │ │ │ + addseq r4, lr, r0, lsr #1 │ │ │ │ + addseq r4, lr, r0, ror r0 │ │ │ │ + addseq r4, lr, r0, asr #32 │ │ │ │ + addseq r4, lr, r0, lsl r0 │ │ │ │ + addseq r3, lr, r0, ror #31 │ │ │ │ + @ instruction: 0x009e3fb0 │ │ │ │ + addseq r3, lr, r0, lsl #31 │ │ │ │ + addseq r3, lr, r0, asr pc │ │ │ │ + addseq r3, lr, r0, lsr #30 │ │ │ │ + @ instruction: 0x009e3ef0 │ │ │ │ + addseq r3, lr, r0, asr #29 │ │ │ │ + umullseq r3, lr, r0, lr │ │ │ │ + addseq r3, lr, r0, ror #28 │ │ │ │ + addseq r3, lr, r0, lsr lr │ │ │ │ + addseq r3, lr, r0, lsl #28 │ │ │ │ + @ instruction: 0x009e3dd0 │ │ │ │ + addseq r3, lr, r0, lsr #27 │ │ │ │ + addseq r3, lr, r0, ror sp │ │ │ │ + addseq r3, lr, r0, asr #26 │ │ │ │ + addseq r3, lr, r0, lsl sp │ │ │ │ + addseq r3, lr, r0, ror #25 │ │ │ │ + @ instruction: 0x009e3cb0 │ │ │ │ + addseq r3, lr, r0, lsl #25 │ │ │ │ + addseq r3, lr, r0, asr ip │ │ │ │ + addseq r3, lr, r0, lsr #24 │ │ │ │ + @ instruction: 0x009e3bf0 │ │ │ │ + addseq r3, lr, r0, asr #23 │ │ │ │ + umullseq r3, lr, r0, fp │ │ │ │ + addseq r3, lr, r0, ror #22 │ │ │ │ + addseq r3, lr, r0, lsr fp │ │ │ │ + addseq r3, lr, r0, lsl #22 │ │ │ │ + @ instruction: 0x009e3ad0 │ │ │ │ + addseq r3, lr, r0, lsr #21 │ │ │ │ + addseq r3, lr, r0, ror sl │ │ │ │ + addseq r3, lr, r0, asr #20 │ │ │ │ + addseq r3, lr, r0, lsl sl │ │ │ │ + addseq r3, lr, r0, ror #19 │ │ │ │ + @ instruction: 0x009e39b0 │ │ │ │ + addseq r3, lr, r0, lsl #19 │ │ │ │ + addseq r3, lr, r0, asr r9 │ │ │ │ + addseq r3, lr, r0, lsr #18 │ │ │ │ + @ instruction: 0x009e38f0 │ │ │ │ + addseq r3, lr, r0, asr #17 │ │ │ │ + umullseq r3, lr, r0, r8 │ │ │ │ + addseq r3, lr, r0, ror #16 │ │ │ │ + addseq r3, lr, r0, lsr r8 │ │ │ │ + addseq r3, lr, r0, lsl #16 │ │ │ │ + @ instruction: 0x009e37d0 │ │ │ │ + addseq r3, lr, r0, lsr #15 │ │ │ │ + addseq r3, lr, r0, ror r7 │ │ │ │ + addseq r3, lr, r0, asr #14 │ │ │ │ + addseq r3, lr, r0, lsl r7 │ │ │ │ + addseq r3, lr, r0, ror #13 │ │ │ │ + @ instruction: 0x009e36b0 │ │ │ │ + addseq r3, lr, r0, lsl #13 │ │ │ │ + addseq r3, lr, r0, asr r6 │ │ │ │ + addseq r3, lr, r0, lsr #12 │ │ │ │ + @ instruction: 0x009e35f0 │ │ │ │ + addseq r3, lr, r0, asr #11 │ │ │ │ + umullseq r3, lr, r0, r5 │ │ │ │ + addseq r3, lr, r0, ror #10 │ │ │ │ + addseq r3, lr, r0, lsr r5 │ │ │ │ + addseq r3, lr, r0, lsl #10 │ │ │ │ + @ instruction: 0x009e34d0 │ │ │ │ + addseq r3, lr, r0, lsr #9 │ │ │ │ + addseq r3, lr, r0, ror r4 │ │ │ │ + addseq r3, lr, r0, asr #8 │ │ │ │ + addseq r3, lr, r0, lsl r4 │ │ │ │ + addseq r3, lr, r0, ror #7 │ │ │ │ + @ instruction: 0x009e33b0 │ │ │ │ + addseq r3, lr, r0, lsl #7 │ │ │ │ + addseq r3, lr, r0, asr r3 │ │ │ │ + addseq r3, lr, r0, lsr #6 │ │ │ │ + @ instruction: 0x009e32f0 │ │ │ │ + addseq r3, lr, r0, asr #5 │ │ │ │ + umullseq r3, lr, r0, r2 │ │ │ │ + addseq r3, lr, r0, ror #4 │ │ │ │ + addseq r3, lr, r0, lsr r2 │ │ │ │ + addseq r3, lr, r0, lsl #4 │ │ │ │ + @ instruction: 0x009e31d0 │ │ │ │ + addseq r3, lr, r0, lsr #3 │ │ │ │ + addseq r3, lr, r0, ror r1 │ │ │ │ + addseq r3, lr, r0, asr #2 │ │ │ │ + addseq r3, lr, r0, lsl r1 │ │ │ │ + addseq r3, lr, r0, ror #1 │ │ │ │ + ldrheq r3, [lr], r0 │ │ │ │ + addseq r3, lr, r0, lsl #1 │ │ │ │ + addseq r3, lr, r0, asr r0 │ │ │ │ + addseq r3, lr, r0, lsr #32 │ │ │ │ + @ instruction: 0x009e2ff0 │ │ │ │ + addseq r2, lr, r0, asr #31 │ │ │ │ + umullseq r2, lr, r0, pc @ │ │ │ │ + addseq r2, lr, r0, ror #30 │ │ │ │ + addseq r2, lr, r0, lsr pc │ │ │ │ + addseq r2, lr, r0, lsl #30 │ │ │ │ + @ instruction: 0x009e2ed0 │ │ │ │ + addseq r2, lr, r0, lsr #29 │ │ │ │ + addseq r2, lr, r0, ror lr │ │ │ │ + addseq r2, lr, r0, asr #28 │ │ │ │ + addseq r2, lr, r0, lsl lr │ │ │ │ + addseq r2, lr, r0, ror #27 │ │ │ │ + @ instruction: 0x009e2db0 │ │ │ │ + addseq r2, lr, r0, lsl #27 │ │ │ │ + addseq r2, lr, r0, asr sp │ │ │ │ + addseq r2, lr, r0, lsr #26 │ │ │ │ + @ instruction: 0x009e2cf0 │ │ │ │ + addseq r2, lr, r0, asr #25 │ │ │ │ + umullseq r2, lr, r0, ip │ │ │ │ + addseq r2, lr, r0, ror #24 │ │ │ │ + addseq r2, lr, r0, lsr ip │ │ │ │ + addseq r2, lr, r0, lsl #24 │ │ │ │ + @ instruction: 0x009e2bd0 │ │ │ │ + addseq r2, lr, r0, lsr #23 │ │ │ │ + addseq r2, lr, r0, ror fp │ │ │ │ + addseq r2, lr, r0, asr #22 │ │ │ │ + addseq r2, lr, r0, lsl fp │ │ │ │ + addseq r2, lr, r0, ror #21 │ │ │ │ + @ instruction: 0x009e2ab0 │ │ │ │ + addseq r2, lr, r0, lsl #21 │ │ │ │ + addseq r2, lr, r0, asr sl │ │ │ │ + addseq r2, lr, r0, lsr #20 │ │ │ │ + @ instruction: 0x009e29f0 │ │ │ │ + addseq r2, lr, r0, asr #19 │ │ │ │ + umullseq r2, lr, r0, r9 │ │ │ │ + addseq r2, lr, r0, ror #18 │ │ │ │ + addseq r2, lr, r0, lsr r9 │ │ │ │ + addseq r2, lr, r0, lsl #18 │ │ │ │ + @ instruction: 0x009e28d0 │ │ │ │ + addseq r2, lr, r0, lsr #17 │ │ │ │ + addseq r2, lr, r0, ror r8 │ │ │ │ + addseq r2, lr, r0, asr #16 │ │ │ │ + addseq r2, lr, r0, lsl r8 │ │ │ │ + addseq r2, lr, r0, ror #15 │ │ │ │ + @ instruction: 0x009e27b0 │ │ │ │ + addseq r2, lr, r0, lsl #15 │ │ │ │ + addseq r2, lr, r0, asr r7 │ │ │ │ + addseq r2, lr, r0, lsr #14 │ │ │ │ + @ instruction: 0x009e26f0 │ │ │ │ + addseq r2, lr, r0, asr #13 │ │ │ │ + umullseq r2, lr, r0, r6 │ │ │ │ + addseq r2, lr, r0, ror #12 │ │ │ │ + addseq r2, lr, r0, lsr r6 │ │ │ │ + addseq r2, lr, r0, lsl #12 │ │ │ │ + @ instruction: 0x009e25d0 │ │ │ │ + addseq r2, lr, r0, lsr #11 │ │ │ │ + addseq r2, lr, r0, ror r5 │ │ │ │ + addseq r2, lr, r0, asr #10 │ │ │ │ + addseq r2, lr, r0, lsl r5 │ │ │ │ + addseq r2, lr, r0, ror #9 │ │ │ │ + @ instruction: 0x009e24b0 │ │ │ │ + addseq r2, lr, r0, lsl #9 │ │ │ │ + addseq r2, lr, r0, asr r4 │ │ │ │ + addseq r2, lr, r0, lsr #8 │ │ │ │ + @ instruction: 0x009e23f0 │ │ │ │ + addseq r2, lr, r0, asr #7 │ │ │ │ + umullseq r2, lr, r0, r3 │ │ │ │ + addseq r2, lr, r0, ror #6 │ │ │ │ + addseq r2, lr, r0, lsr r3 │ │ │ │ + addseq r2, lr, r0, lsl #6 │ │ │ │ + @ instruction: 0x009e22d0 │ │ │ │ + addseq r2, lr, r0, lsr #5 │ │ │ │ + addseq r2, lr, r0, ror r2 │ │ │ │ + addseq r2, lr, r0, asr #4 │ │ │ │ + addseq r2, lr, r0, lsl r2 │ │ │ │ + addseq r2, lr, r0, ror #3 │ │ │ │ + @ instruction: 0x009e21b0 │ │ │ │ + addseq r2, lr, r0, lsl #3 │ │ │ │ + addseq r2, lr, r0, asr r1 │ │ │ │ + addseq r2, lr, r0, lsr #2 │ │ │ │ + ldrsheq r2, [lr], r0 │ │ │ │ + addseq r2, lr, r0, asr #1 │ │ │ │ + umullseq r2, lr, r0, r0 │ │ │ │ + addseq r2, lr, r0, rrx │ │ │ │ + addseq r2, lr, r0, lsr r0 │ │ │ │ + addseq r2, lr, r0 │ │ │ │ + @ instruction: 0x009e1fd0 │ │ │ │ + addseq r1, lr, r0, lsr #31 │ │ │ │ + addseq r1, lr, r0, ror pc │ │ │ │ + addseq r1, lr, r0, asr #30 │ │ │ │ + addseq r1, lr, r0, lsl pc │ │ │ │ + addseq r1, lr, r0, ror #29 │ │ │ │ + @ instruction: 0x009e1eb0 │ │ │ │ + addseq r1, lr, r0, lsl #29 │ │ │ │ + addseq r1, lr, r0, asr lr │ │ │ │ + addseq r1, lr, r0, lsr #28 │ │ │ │ + addseq r1, lr, r8, lsr #17 │ │ │ │ + addseq r1, lr, r8, ror r8 │ │ │ │ + addseq r1, lr, r8, asr #16 │ │ │ │ + addseq r1, lr, r8, lsl r8 │ │ │ │ + addseq r1, lr, r8, ror #15 │ │ │ │ + @ instruction: 0x009e17b8 │ │ │ │ + addseq r1, lr, r8, lsl #15 │ │ │ │ + addseq r1, lr, r8, asr r7 │ │ │ │ + addseq r1, lr, r8, lsr #14 │ │ │ │ + @ instruction: 0x009e16f8 │ │ │ │ + addseq r1, lr, r8, asr #13 │ │ │ │ + umullseq r1, lr, r8, r6 │ │ │ │ + addseq r1, lr, r8, ror #12 │ │ │ │ + addseq r1, lr, r8, lsr r6 │ │ │ │ + addseq r1, lr, r8, lsl #12 │ │ │ │ + @ instruction: 0x009e15d8 │ │ │ │ + addseq r1, lr, r8, lsr #11 │ │ │ │ + addseq r1, lr, r8, ror r5 │ │ │ │ + addseq r1, lr, r8, asr #10 │ │ │ │ + addseq r1, lr, r8, lsl r5 │ │ │ │ + addseq r1, lr, r8, ror #9 │ │ │ │ + @ instruction: 0x009e14b8 │ │ │ │ + addseq r1, lr, r8, lsl #9 │ │ │ │ + addseq r1, lr, r8, asr r4 │ │ │ │ + addseq r1, lr, r8, lsr #8 │ │ │ │ + @ instruction: 0x009e13f8 │ │ │ │ + addseq r1, lr, r8, asr #7 │ │ │ │ + umullseq r1, lr, r8, r3 │ │ │ │ + addseq r1, lr, r8, ror #6 │ │ │ │ + addseq r1, lr, r8, lsr r3 │ │ │ │ + addseq r1, lr, r8, lsl #6 │ │ │ │ + @ instruction: 0x009e12d8 │ │ │ │ + addseq r1, lr, r8, lsr #5 │ │ │ │ + addseq r1, lr, r8, ror r2 │ │ │ │ + addseq r1, lr, r8, asr #4 │ │ │ │ + addseq r1, lr, r8, lsl r2 │ │ │ │ + addseq r1, lr, r8, ror #3 │ │ │ │ + @ instruction: 0x009e11b8 │ │ │ │ + addseq r1, lr, r8, lsl #3 │ │ │ │ + addseq r1, lr, r8, asr r1 │ │ │ │ + addseq r1, lr, r8, lsr #2 │ │ │ │ + ldrsheq r1, [lr], r8 │ │ │ │ + addseq r1, lr, r8, asr #1 │ │ │ │ + umullseq r1, lr, r8, r0 │ │ │ │ + addseq r1, lr, r8, rrx │ │ │ │ + addseq r1, lr, r8, lsr r0 │ │ │ │ + addseq r1, lr, r8 │ │ │ │ + @ instruction: 0x009e0fd8 │ │ │ │ + addseq r0, lr, r8, lsr #31 │ │ │ │ + addseq r0, lr, r8, ror pc │ │ │ │ + addseq r0, lr, r8, asr #30 │ │ │ │ + addseq r0, lr, r8, lsl pc │ │ │ │ + addseq r0, lr, r8, ror #29 │ │ │ │ + @ instruction: 0x009e0eb8 │ │ │ │ + addseq r0, lr, r8, lsl #29 │ │ │ │ + addseq r0, lr, r8, asr lr │ │ │ │ + addseq r0, lr, r8, lsr #28 │ │ │ │ + @ instruction: 0x009e0db0 │ │ │ │ + addseq r0, lr, r8, asr #27 │ │ │ │ + addseq r0, lr, ip, lsl #26 │ │ │ │ + addseq r0, lr, r0, asr #14 │ │ │ │ + addseq r0, lr, r8, asr #14 │ │ │ │ addseq r0, lr, ip, asr #14 │ │ │ │ - addseq r0, lr, r4, asr r7 │ │ │ │ addseq r0, lr, r8, asr r7 │ │ │ │ - addseq r0, lr, r4, ror #14 │ │ │ │ - addseq r0, lr, ip, ror r7 │ │ │ │ - umullseq r0, lr, r4, r7 │ │ │ │ - addseq r0, lr, ip, lsr #15 │ │ │ │ - @ instruction: 0x009e07b4 │ │ │ │ + addseq r0, lr, r0, ror r7 │ │ │ │ + addseq r0, lr, r8, lsl #15 │ │ │ │ + addseq r0, lr, r0, lsr #15 │ │ │ │ + addseq r0, lr, r8, lsr #15 │ │ │ │ + @ instruction: 0x009e07b0 │ │ │ │ @ instruction: 0x009e07bc │ │ │ │ - addseq r0, lr, r8, asr #15 │ │ │ │ - addseq r0, lr, r8, ror #15 │ │ │ │ + @ instruction: 0x009e07dc │ │ │ │ + @ instruction: 0x009e07f8 │ │ │ │ addseq r0, lr, r4, lsl #16 │ │ │ │ - addseq r0, lr, r0, lsl r8 │ │ │ │ + addseq r0, lr, ip, lsl #16 │ │ │ │ addseq r0, lr, r8, lsl r8 │ │ │ │ - addseq r0, lr, r4, lsr #16 │ │ │ │ - addseq r0, lr, ip, lsr #16 │ │ │ │ - addseq r0, lr, r4, lsr r8 │ │ │ │ + addseq r0, lr, r0, lsr #16 │ │ │ │ + addseq r0, lr, r8, lsr #16 │ │ │ │ + addseq r0, lr, r8, lsr r8 │ │ │ │ addseq r0, lr, r4, asr #16 │ │ │ │ addseq r0, lr, r0, asr r8 │ │ │ │ addseq r0, lr, ip, asr r8 │ │ │ │ addseq r0, lr, r8, ror #16 │ │ │ │ - addseq r0, lr, r4, ror r8 │ │ │ │ - addseq r0, lr, r8, lsl #17 │ │ │ │ - umullseq r0, lr, ip, r8 │ │ │ │ + addseq r0, lr, ip, ror r8 │ │ │ │ + umullseq r0, lr, r0, r8 │ │ │ │ + umullseq r0, lr, r8, r8 │ │ │ │ addseq r0, lr, r4, lsr #17 │ │ │ │ - @ instruction: 0x009e08b0 │ │ │ │ - addseq r0, lr, r0, asr #17 │ │ │ │ - @ instruction: 0x009e08d0 │ │ │ │ - addseq r0, lr, r0, ror #17 │ │ │ │ - @ instruction: 0x009e08f0 │ │ │ │ - addseq r0, lr, r0, lsl #18 │ │ │ │ - addseq r0, lr, r0, lsl r9 │ │ │ │ - addseq r0, lr, r0, lsr #18 │ │ │ │ - addseq r0, lr, r8, lsr #18 │ │ │ │ - addseq r0, lr, r0, lsr r9 │ │ │ │ - addseq r0, lr, r8, lsr r9 │ │ │ │ - addseq r0, lr, r0, asr #18 │ │ │ │ - addseq r0, lr, r8, asr #18 │ │ │ │ - addseq r0, lr, r0, asr r9 │ │ │ │ - addseq r0, lr, r8, asr r9 │ │ │ │ - addseq r0, lr, r0, ror #18 │ │ │ │ - addseq r0, lr, r8, ror #18 │ │ │ │ - addseq r0, lr, r0, ror r9 │ │ │ │ - addseq r0, lr, r8, ror r9 │ │ │ │ - addseq r0, lr, r0, lsl #19 │ │ │ │ - addseq r0, lr, r8, lsl #19 │ │ │ │ - umullseq r0, lr, r0, r9 │ │ │ │ - umullseq r0, lr, r8, r9 │ │ │ │ - addseq r0, lr, r0, lsr #19 │ │ │ │ - addseq r0, lr, r8, lsr #19 │ │ │ │ - @ instruction: 0x009e09b0 │ │ │ │ - @ instruction: 0x009e09b8 │ │ │ │ - addseq r0, lr, r0, asr #19 │ │ │ │ - addseq r0, lr, r8, asr #19 │ │ │ │ - @ instruction: 0x009e09d0 │ │ │ │ - @ instruction: 0x009e09d8 │ │ │ │ - addseq r0, lr, r0, ror #19 │ │ │ │ - addseq r0, lr, r8, ror #19 │ │ │ │ - @ instruction: 0x009e09f0 │ │ │ │ - @ instruction: 0x009e09f8 │ │ │ │ - addseq r0, lr, r0, lsl #20 │ │ │ │ - addseq r0, lr, r8, lsl #20 │ │ │ │ - addseq r0, lr, r0, lsl sl │ │ │ │ - addseq r2, lr, r4, lsr #29 │ │ │ │ - addseq r0, lr, r8, lsr r4 │ │ │ │ + @ instruction: 0x009e08b4 │ │ │ │ + addseq r0, lr, r4, asr #17 │ │ │ │ + @ instruction: 0x009e08d4 │ │ │ │ + addseq r0, lr, r4, ror #17 │ │ │ │ + @ instruction: 0x009e08f4 │ │ │ │ + addseq r0, lr, r4, lsl #18 │ │ │ │ + addseq r0, lr, r4, lsl r9 │ │ │ │ + addseq r0, lr, ip, lsl r9 │ │ │ │ + addseq r0, lr, r4, lsr #18 │ │ │ │ + addseq r0, lr, ip, lsr #18 │ │ │ │ + addseq r0, lr, r4, lsr r9 │ │ │ │ + addseq r0, lr, ip, lsr r9 │ │ │ │ + addseq r0, lr, r4, asr #18 │ │ │ │ + addseq r0, lr, ip, asr #18 │ │ │ │ + addseq r0, lr, r4, asr r9 │ │ │ │ + addseq r0, lr, ip, asr r9 │ │ │ │ + addseq r0, lr, r4, ror #18 │ │ │ │ + addseq r0, lr, ip, ror #18 │ │ │ │ + addseq r0, lr, r4, ror r9 │ │ │ │ + addseq r0, lr, ip, ror r9 │ │ │ │ + addseq r0, lr, r4, lsl #19 │ │ │ │ + addseq r0, lr, ip, lsl #19 │ │ │ │ + umullseq r0, lr, r4, r9 │ │ │ │ + umullseq r0, lr, ip, r9 │ │ │ │ + addseq r0, lr, r4, lsr #19 │ │ │ │ + addseq r0, lr, ip, lsr #19 │ │ │ │ + @ instruction: 0x009e09b4 │ │ │ │ + @ instruction: 0x009e09bc │ │ │ │ + addseq r0, lr, r4, asr #19 │ │ │ │ + addseq r0, lr, ip, asr #19 │ │ │ │ + @ instruction: 0x009e09d4 │ │ │ │ + @ instruction: 0x009e09dc │ │ │ │ + addseq r0, lr, r4, ror #19 │ │ │ │ + addseq r0, lr, ip, ror #19 │ │ │ │ + @ instruction: 0x009e09f4 │ │ │ │ + @ instruction: 0x009e09fc │ │ │ │ + addseq r0, lr, r4, lsl #20 │ │ │ │ + umullseq r2, lr, r8, lr │ │ │ │ + addseq r0, lr, ip, lsr #8 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - addseq r0, lr, r8, lsl #20 │ │ │ │ - @ instruction: 0x009e03dc │ │ │ │ + @ instruction: 0x009e09fc │ │ │ │ + @ instruction: 0x009e03d0 │ │ │ │ andeq r1, r0, r4, asr #18 │ │ │ │ - addseq r0, lr, r4, lsl sl │ │ │ │ - @ instruction: 0x009e09b4 │ │ │ │ - addseq r0, lr, r0, ror #19 │ │ │ │ - addseq sl, sl, ip, ror #7 │ │ │ │ + addseq r0, lr, r8, lsl #20 │ │ │ │ + addseq r0, lr, r8, lsr #19 │ │ │ │ + @ instruction: 0x009e09d4 │ │ │ │ addseq sl, sl, r0, ror #7 │ │ │ │ @ instruction: 0x009aa3d4 │ │ │ │ addseq sl, sl, r8, asr #7 │ │ │ │ - ldr r0, [pc, #-552] @ 3a5068 │ │ │ │ + @ instruction: 0x009aa3bc │ │ │ │ + ldr r0, [pc, #-552] @ 3a50b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-560] @ 3a506c │ │ │ │ + ldr r0, [pc, #-560] @ 3a50b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-568] @ 3a5070 │ │ │ │ + ldr r0, [pc, #-568] @ 3a50bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-576] @ 3a5074 │ │ │ │ + ldr r0, [pc, #-576] @ 3a50c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-584] @ 3a5078 │ │ │ │ + ldr r0, [pc, #-584] @ 3a50c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-592] @ 3a507c │ │ │ │ + ldr r0, [pc, #-592] @ 3a50c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-600] @ 3a5080 │ │ │ │ + ldr r0, [pc, #-600] @ 3a50cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-608] @ 3a5084 │ │ │ │ + ldr r0, [pc, #-608] @ 3a50d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-616] @ 3a5088 │ │ │ │ + ldr r0, [pc, #-616] @ 3a50d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-624] @ 3a508c │ │ │ │ + ldr r0, [pc, #-624] @ 3a50d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-632] @ 3a5090 │ │ │ │ + ldr r0, [pc, #-632] @ 3a50dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-640] @ 3a5094 │ │ │ │ + ldr r0, [pc, #-640] @ 3a50e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-648] @ 3a5098 │ │ │ │ + ldr r0, [pc, #-648] @ 3a50e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-656] @ 3a509c │ │ │ │ + ldr r0, [pc, #-656] @ 3a50e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-664] @ 3a50a0 │ │ │ │ + ldr r0, [pc, #-664] @ 3a50ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-672] @ 3a50a4 │ │ │ │ + ldr r0, [pc, #-672] @ 3a50f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-680] @ 3a50a8 │ │ │ │ + ldr r0, [pc, #-680] @ 3a50f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-688] @ 3a50ac │ │ │ │ + ldr r0, [pc, #-688] @ 3a50f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-696] @ 3a50b0 │ │ │ │ + ldr r0, [pc, #-696] @ 3a50fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-704] @ 3a50b4 │ │ │ │ + ldr r0, [pc, #-704] @ 3a5100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-712] @ 3a50b8 │ │ │ │ + ldr r0, [pc, #-712] @ 3a5104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-720] @ 3a50bc │ │ │ │ + ldr r0, [pc, #-720] @ 3a5108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-728] @ 3a50c0 │ │ │ │ + ldr r0, [pc, #-728] @ 3a510c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-736] @ 3a50c4 │ │ │ │ + ldr r0, [pc, #-736] @ 3a5110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-744] @ 3a50c8 │ │ │ │ + ldr r0, [pc, #-744] @ 3a5114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-752] @ 3a50cc │ │ │ │ + ldr r0, [pc, #-752] @ 3a5118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-760] @ 3a50d0 │ │ │ │ + ldr r0, [pc, #-760] @ 3a511c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-768] @ 3a50d4 │ │ │ │ + ldr r0, [pc, #-768] @ 3a5120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-776] @ 3a50d8 │ │ │ │ + ldr r0, [pc, #-776] @ 3a5124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-784] @ 3a50dc │ │ │ │ + ldr r0, [pc, #-784] @ 3a5128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-792] @ 3a50e0 │ │ │ │ + ldr r0, [pc, #-792] @ 3a512c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-800] @ 3a50e4 │ │ │ │ + ldr r0, [pc, #-800] @ 3a5130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-808] @ 3a50e8 │ │ │ │ + ldr r0, [pc, #-808] @ 3a5134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-816] @ 3a50ec │ │ │ │ + ldr r0, [pc, #-816] @ 3a5138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-824] @ 3a50f0 │ │ │ │ + ldr r0, [pc, #-824] @ 3a513c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-832] @ 3a50f4 │ │ │ │ + ldr r0, [pc, #-832] @ 3a5140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-840] @ 3a50f8 │ │ │ │ + ldr r0, [pc, #-840] @ 3a5144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-848] @ 3a50fc │ │ │ │ + ldr r0, [pc, #-848] @ 3a5148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-856] @ 3a5100 │ │ │ │ + ldr r0, [pc, #-856] @ 3a514c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-864] @ 3a5104 │ │ │ │ + ldr r0, [pc, #-864] @ 3a5150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-872] @ 3a5108 │ │ │ │ + ldr r0, [pc, #-872] @ 3a5154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-880] @ 3a510c │ │ │ │ + ldr r0, [pc, #-880] @ 3a5158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-888] @ 3a5110 │ │ │ │ + ldr r0, [pc, #-888] @ 3a515c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-896] @ 3a5114 │ │ │ │ + ldr r0, [pc, #-896] @ 3a5160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-904] @ 3a5118 │ │ │ │ + ldr r0, [pc, #-904] @ 3a5164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-912] @ 3a511c │ │ │ │ + ldr r0, [pc, #-912] @ 3a5168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-920] @ 3a5120 │ │ │ │ + ldr r0, [pc, #-920] @ 3a516c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-928] @ 3a5124 │ │ │ │ + ldr r0, [pc, #-928] @ 3a5170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-936] @ 3a5128 │ │ │ │ + ldr r0, [pc, #-936] @ 3a5174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-944] @ 3a512c │ │ │ │ + ldr r0, [pc, #-944] @ 3a5178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-952] @ 3a5130 │ │ │ │ + ldr r0, [pc, #-952] @ 3a517c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-960] @ 3a5134 │ │ │ │ + ldr r0, [pc, #-960] @ 3a5180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-968] @ 3a5138 │ │ │ │ + ldr r0, [pc, #-968] @ 3a5184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-976] @ 3a513c │ │ │ │ + ldr r0, [pc, #-976] @ 3a5188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-984] @ 3a5140 │ │ │ │ + ldr r0, [pc, #-984] @ 3a518c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-992] @ 3a5144 │ │ │ │ + ldr r0, [pc, #-992] @ 3a5190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1000] @ 3a5148 │ │ │ │ + ldr r0, [pc, #-1000] @ 3a5194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1008] @ 3a514c │ │ │ │ + ldr r0, [pc, #-1008] @ 3a5198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1016] @ 3a5150 │ │ │ │ + ldr r0, [pc, #-1016] @ 3a519c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1024] @ 3a5154 │ │ │ │ + ldr r0, [pc, #-1024] @ 3a51a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1032] @ 3a5158 │ │ │ │ + ldr r0, [pc, #-1032] @ 3a51a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1040] @ 3a515c │ │ │ │ + ldr r0, [pc, #-1040] @ 3a51a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1048] @ 3a5160 │ │ │ │ + ldr r0, [pc, #-1048] @ 3a51ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1056] @ 3a5164 │ │ │ │ + ldr r0, [pc, #-1056] @ 3a51b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1064] @ 3a5168 │ │ │ │ + ldr r0, [pc, #-1064] @ 3a51b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1072] @ 3a516c │ │ │ │ + ldr r0, [pc, #-1072] @ 3a51b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1080] @ 3a5170 │ │ │ │ + ldr r0, [pc, #-1080] @ 3a51bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1088] @ 3a5174 │ │ │ │ + ldr r0, [pc, #-1088] @ 3a51c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1096] @ 3a5178 │ │ │ │ + ldr r0, [pc, #-1096] @ 3a51c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1104] @ 3a517c │ │ │ │ + ldr r0, [pc, #-1104] @ 3a51c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1112] @ 3a5180 │ │ │ │ + ldr r0, [pc, #-1112] @ 3a51cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1120] @ 3a5184 │ │ │ │ + ldr r0, [pc, #-1120] @ 3a51d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1128] @ 3a5188 │ │ │ │ + ldr r0, [pc, #-1128] @ 3a51d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1136] @ 3a518c │ │ │ │ + ldr r0, [pc, #-1136] @ 3a51d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1144] @ 3a5190 │ │ │ │ + ldr r0, [pc, #-1144] @ 3a51dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1152] @ 3a5194 │ │ │ │ + ldr r0, [pc, #-1152] @ 3a51e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1160] @ 3a5198 │ │ │ │ + ldr r0, [pc, #-1160] @ 3a51e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1168] @ 3a519c │ │ │ │ + ldr r0, [pc, #-1168] @ 3a51e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1176] @ 3a51a0 │ │ │ │ + ldr r0, [pc, #-1176] @ 3a51ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1184] @ 3a51a4 │ │ │ │ + ldr r0, [pc, #-1184] @ 3a51f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1192] @ 3a51a8 │ │ │ │ + ldr r0, [pc, #-1192] @ 3a51f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1200] @ 3a51ac │ │ │ │ + ldr r0, [pc, #-1200] @ 3a51f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1208] @ 3a51b0 │ │ │ │ + ldr r0, [pc, #-1208] @ 3a51fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1216] @ 3a51b4 │ │ │ │ + ldr r0, [pc, #-1216] @ 3a5200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1224] @ 3a51b8 │ │ │ │ + ldr r0, [pc, #-1224] @ 3a5204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1232] @ 3a51bc │ │ │ │ + ldr r0, [pc, #-1232] @ 3a5208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1240] @ 3a51c0 │ │ │ │ + ldr r0, [pc, #-1240] @ 3a520c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1248] @ 3a51c4 │ │ │ │ + ldr r0, [pc, #-1248] @ 3a5210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1256] @ 3a51c8 │ │ │ │ + ldr r0, [pc, #-1256] @ 3a5214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1264] @ 3a51cc │ │ │ │ + ldr r0, [pc, #-1264] @ 3a5218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1272] @ 3a51d0 │ │ │ │ + ldr r0, [pc, #-1272] @ 3a521c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1280] @ 3a51d4 │ │ │ │ + ldr r0, [pc, #-1280] @ 3a5220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1288] @ 3a51d8 │ │ │ │ + ldr r0, [pc, #-1288] @ 3a5224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1296] @ 3a51dc │ │ │ │ + ldr r0, [pc, #-1296] @ 3a5228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1304] @ 3a51e0 │ │ │ │ + ldr r0, [pc, #-1304] @ 3a522c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1312] @ 3a51e4 │ │ │ │ + ldr r0, [pc, #-1312] @ 3a5230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1320] @ 3a51e8 │ │ │ │ + ldr r0, [pc, #-1320] @ 3a5234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1328] @ 3a51ec │ │ │ │ + ldr r0, [pc, #-1328] @ 3a5238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1336] @ 3a51f0 │ │ │ │ + ldr r0, [pc, #-1336] @ 3a523c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1344] @ 3a51f4 │ │ │ │ + ldr r0, [pc, #-1344] @ 3a5240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1352] @ 3a51f8 │ │ │ │ + ldr r0, [pc, #-1352] @ 3a5244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1360] @ 3a51fc │ │ │ │ + ldr r0, [pc, #-1360] @ 3a5248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1368] @ 3a5200 │ │ │ │ + ldr r0, [pc, #-1368] @ 3a524c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1376] @ 3a5204 │ │ │ │ + ldr r0, [pc, #-1376] @ 3a5250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1384] @ 3a5208 │ │ │ │ + ldr r0, [pc, #-1384] @ 3a5254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1392] @ 3a520c │ │ │ │ + ldr r0, [pc, #-1392] @ 3a5258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1400] @ 3a5210 │ │ │ │ + ldr r0, [pc, #-1400] @ 3a525c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1408] @ 3a5214 │ │ │ │ + ldr r0, [pc, #-1408] @ 3a5260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1416] @ 3a5218 │ │ │ │ + ldr r0, [pc, #-1416] @ 3a5264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1424] @ 3a521c │ │ │ │ + ldr r0, [pc, #-1424] @ 3a5268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1432] @ 3a5220 │ │ │ │ + ldr r0, [pc, #-1432] @ 3a526c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1440] @ 3a5224 │ │ │ │ + ldr r0, [pc, #-1440] @ 3a5270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1448] @ 3a5228 │ │ │ │ + ldr r0, [pc, #-1448] @ 3a5274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1456] @ 3a522c │ │ │ │ + ldr r0, [pc, #-1456] @ 3a5278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1464] @ 3a5230 │ │ │ │ + ldr r0, [pc, #-1464] @ 3a527c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1472] @ 3a5234 │ │ │ │ + ldr r0, [pc, #-1472] @ 3a5280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1480] @ 3a5238 │ │ │ │ + ldr r0, [pc, #-1480] @ 3a5284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1488] @ 3a523c │ │ │ │ + ldr r0, [pc, #-1488] @ 3a5288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1496] @ 3a5240 │ │ │ │ + ldr r0, [pc, #-1496] @ 3a528c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1504] @ 3a5244 │ │ │ │ + ldr r0, [pc, #-1504] @ 3a5290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1512] @ 3a5248 │ │ │ │ + ldr r0, [pc, #-1512] @ 3a5294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1520] @ 3a524c │ │ │ │ + ldr r0, [pc, #-1520] @ 3a5298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1528] @ 3a5250 │ │ │ │ + ldr r0, [pc, #-1528] @ 3a529c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1536] @ 3a5254 │ │ │ │ + ldr r0, [pc, #-1536] @ 3a52a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1544] @ 3a5258 │ │ │ │ + ldr r0, [pc, #-1544] @ 3a52a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #-1552] @ 3a525c │ │ │ │ + ldr r3, [pc, #-1552] @ 3a52a8 │ │ │ │ cmp r0, r3 │ │ │ │ - beq 3a58d0 │ │ │ │ - bhi 3a58ac │ │ │ │ + beq 3a591c │ │ │ │ + bhi 3a58f8 │ │ │ │ sub r3, r3, #8 │ │ │ │ cmp r0, r3 │ │ │ │ - beq 3a58c4 │ │ │ │ + beq 3a5910 │ │ │ │ add r3, r3, #4 │ │ │ │ cmp r0, r3 │ │ │ │ - bne 3a58f4 │ │ │ │ - ldr r0, [pc, #-1588] @ 3a5260 │ │ │ │ + bne 3a5940 │ │ │ │ + ldr r0, [pc, #-1588] @ 3a52ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #0 │ │ │ │ - bne 3a58e8 │ │ │ │ - ldr r0, [pc, #-1604] @ 3a5264 │ │ │ │ + bne 3a5934 │ │ │ │ + ldr r0, [pc, #-1604] @ 3a52b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #-1612] @ 3a5268 │ │ │ │ + ldr r3, [pc, #-1612] @ 3a52b4 │ │ │ │ cmp r0, r3 │ │ │ │ - bne 3a5900 │ │ │ │ - ldr r0, [pc, #-1620] @ 3a526c │ │ │ │ + bne 3a594c │ │ │ │ + ldr r0, [pc, #-1620] @ 3a52b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 3a5270 │ │ │ │ + ldr r0, [pc, #-1628] @ 3a52bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 3a5274 │ │ │ │ + ldr r0, [pc, #-1636] @ 3a52c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 3a5278 │ │ │ │ + ldr r0, [pc, #-1644] @ 3a52c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 3a527c │ │ │ │ + ldr r0, [pc, #-1652] @ 3a52c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 3a5280 │ │ │ │ + ldr r0, [pc, #-1660] @ 3a52cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 3a5284 │ │ │ │ + ldr r0, [pc, #-1668] @ 3a52d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #2452] @ 3a62a8 │ │ │ │ - ldr r2, [pc, #2452] @ 3a62ac │ │ │ │ + ldr r3, [pc, #2452] @ 3a62f4 │ │ │ │ + ldr r2, [pc, #2452] @ 3a62f8 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, r2 │ │ │ │ - bhi 3a5930 │ │ │ │ + bhi 3a597c │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2424] @ 3a62b0 │ │ │ │ + ldr r0, [pc, #2424] @ 3a62fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 3a62b4 │ │ │ │ + ldr r0, [pc, #2416] @ 3a6300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 3a62b8 │ │ │ │ + ldr r0, [pc, #2408] @ 3a6304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 3a62bc │ │ │ │ + ldr r0, [pc, #2400] @ 3a6308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 3a62c0 │ │ │ │ + ldr r0, [pc, #2392] @ 3a630c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 3a62c4 │ │ │ │ + ldr r0, [pc, #2384] @ 3a6310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3a62c8 │ │ │ │ + ldr r0, [pc, #2376] @ 3a6314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3a62cc │ │ │ │ + ldr r0, [pc, #2368] @ 3a6318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3a62d0 │ │ │ │ + ldr r0, [pc, #2360] @ 3a631c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3a62d4 │ │ │ │ + ldr r0, [pc, #2352] @ 3a6320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 3a62d8 │ │ │ │ + ldr r0, [pc, #2344] @ 3a6324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 3a62dc │ │ │ │ + ldr r0, [pc, #2336] @ 3a6328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 3a62e0 │ │ │ │ + ldr r0, [pc, #2328] @ 3a632c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 3a62e4 │ │ │ │ + ldr r0, [pc, #2320] @ 3a6330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 3a62e8 │ │ │ │ + ldr r0, [pc, #2312] @ 3a6334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 3a62ec │ │ │ │ + ldr r0, [pc, #2304] @ 3a6338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 3a62f0 │ │ │ │ + ldr r0, [pc, #2296] @ 3a633c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 3a62f4 │ │ │ │ + ldr r0, [pc, #2288] @ 3a6340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 3a62f8 │ │ │ │ + ldr r0, [pc, #2280] @ 3a6344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 3a62fc │ │ │ │ + ldr r0, [pc, #2272] @ 3a6348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 3a6300 │ │ │ │ + ldr r0, [pc, #2264] @ 3a634c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 3a6304 │ │ │ │ + ldr r0, [pc, #2256] @ 3a6350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 3a6308 │ │ │ │ + ldr r0, [pc, #2248] @ 3a6354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 3a630c │ │ │ │ + ldr r0, [pc, #2240] @ 3a6358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 3a6310 │ │ │ │ + ldr r0, [pc, #2232] @ 3a635c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 3a6314 │ │ │ │ + ldr r0, [pc, #2224] @ 3a6360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 3a6318 │ │ │ │ + ldr r0, [pc, #2216] @ 3a6364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 3a631c │ │ │ │ + ldr r0, [pc, #2208] @ 3a6368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 3a6320 │ │ │ │ + ldr r0, [pc, #2200] @ 3a636c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 3a6324 │ │ │ │ + ldr r0, [pc, #2192] @ 3a6370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 3a6328 │ │ │ │ + ldr r0, [pc, #2184] @ 3a6374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 3a632c │ │ │ │ + ldr r0, [pc, #2176] @ 3a6378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 3a6330 │ │ │ │ + ldr r0, [pc, #2168] @ 3a637c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 3a6334 │ │ │ │ + ldr r0, [pc, #2160] @ 3a6380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 3a6338 │ │ │ │ + ldr r0, [pc, #2152] @ 3a6384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 3a633c │ │ │ │ + ldr r0, [pc, #2144] @ 3a6388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 3a6340 │ │ │ │ + ldr r0, [pc, #2136] @ 3a638c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 3a6344 │ │ │ │ + ldr r0, [pc, #2128] @ 3a6390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 3a6348 │ │ │ │ + ldr r0, [pc, #2120] @ 3a6394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 3a634c │ │ │ │ + ldr r0, [pc, #2112] @ 3a6398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 3a6350 │ │ │ │ + ldr r0, [pc, #2104] @ 3a639c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 3a6354 │ │ │ │ + ldr r0, [pc, #2096] @ 3a63a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 3a6358 │ │ │ │ + ldr r0, [pc, #2088] @ 3a63a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 3a635c │ │ │ │ + ldr r0, [pc, #2080] @ 3a63a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 3a6360 │ │ │ │ + ldr r0, [pc, #2072] @ 3a63ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 3a6364 │ │ │ │ + ldr r0, [pc, #2064] @ 3a63b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 3a6368 │ │ │ │ + ldr r0, [pc, #2056] @ 3a63b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 3a636c │ │ │ │ + ldr r0, [pc, #2048] @ 3a63b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 3a6370 │ │ │ │ + ldr r0, [pc, #2040] @ 3a63bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 3a6374 │ │ │ │ + ldr r0, [pc, #2032] @ 3a63c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 3a6378 │ │ │ │ + ldr r0, [pc, #2024] @ 3a63c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 3a637c │ │ │ │ + ldr r0, [pc, #2016] @ 3a63c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 3a6380 │ │ │ │ + ldr r0, [pc, #2008] @ 3a63cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 3a6384 │ │ │ │ + ldr r0, [pc, #2000] @ 3a63d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 3a6388 │ │ │ │ + ldr r0, [pc, #1992] @ 3a63d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 3a638c │ │ │ │ + ldr r0, [pc, #1984] @ 3a63d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3a6390 │ │ │ │ + ldr r0, [pc, #1976] @ 3a63dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3a6394 │ │ │ │ + ldr r0, [pc, #1968] @ 3a63e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 3a6398 │ │ │ │ + ldr r0, [pc, #1960] @ 3a63e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3a639c │ │ │ │ + ldr r0, [pc, #1952] @ 3a63e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3a63a0 │ │ │ │ + ldr r0, [pc, #1944] @ 3a63ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3a63a4 │ │ │ │ + ldr r0, [pc, #1936] @ 3a63f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3a63a8 │ │ │ │ + ldr r0, [pc, #1928] @ 3a63f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 3a63ac │ │ │ │ + ldr r0, [pc, #1920] @ 3a63f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 3a63b0 │ │ │ │ + ldr r0, [pc, #1912] @ 3a63fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 3a63b4 │ │ │ │ + ldr r0, [pc, #1904] @ 3a6400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 3a63b8 │ │ │ │ + ldr r0, [pc, #1896] @ 3a6404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 3a63bc │ │ │ │ + ldr r0, [pc, #1888] @ 3a6408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3a63c0 │ │ │ │ + ldr r0, [pc, #1880] @ 3a640c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3a63c4 │ │ │ │ + ldr r0, [pc, #1872] @ 3a6410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3a63c8 │ │ │ │ + ldr r0, [pc, #1864] @ 3a6414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 3a63cc │ │ │ │ + ldr r0, [pc, #1856] @ 3a6418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 3a63d0 │ │ │ │ + ldr r0, [pc, #1848] @ 3a641c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 3a63d4 │ │ │ │ + ldr r0, [pc, #1840] @ 3a6420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 3a63d8 │ │ │ │ + ldr r0, [pc, #1832] @ 3a6424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 3a63dc │ │ │ │ + ldr r0, [pc, #1824] @ 3a6428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 3a63e0 │ │ │ │ + ldr r0, [pc, #1816] @ 3a642c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 3a63e4 │ │ │ │ + ldr r0, [pc, #1808] @ 3a6430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 3a63e8 │ │ │ │ + ldr r0, [pc, #1800] @ 3a6434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 3a63ec │ │ │ │ + ldr r0, [pc, #1792] @ 3a6438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 3a63f0 │ │ │ │ + ldr r0, [pc, #1784] @ 3a643c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 3a63f4 │ │ │ │ + ldr r0, [pc, #1776] @ 3a6440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 3a63f8 │ │ │ │ + ldr r0, [pc, #1768] @ 3a6444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 3a63fc │ │ │ │ + ldr r0, [pc, #1760] @ 3a6448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 3a6400 │ │ │ │ + ldr r0, [pc, #1752] @ 3a644c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 3a6404 │ │ │ │ + ldr r0, [pc, #1744] @ 3a6450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 3a6408 │ │ │ │ + ldr r0, [pc, #1736] @ 3a6454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 3a640c │ │ │ │ + ldr r0, [pc, #1728] @ 3a6458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 3a6410 │ │ │ │ + ldr r0, [pc, #1720] @ 3a645c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 3a6414 │ │ │ │ + ldr r0, [pc, #1712] @ 3a6460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3a6418 │ │ │ │ + ldr r0, [pc, #1704] @ 3a6464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3a641c │ │ │ │ + ldr r0, [pc, #1696] @ 3a6468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3a6420 │ │ │ │ + ldr r0, [pc, #1688] @ 3a646c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3a6424 │ │ │ │ + ldr r0, [pc, #1680] @ 3a6470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3a6428 │ │ │ │ + ldr r0, [pc, #1672] @ 3a6474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3a642c │ │ │ │ + ldr r0, [pc, #1664] @ 3a6478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3a6430 │ │ │ │ + ldr r0, [pc, #1656] @ 3a647c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3a6434 │ │ │ │ + ldr r0, [pc, #1648] @ 3a6480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3a6438 │ │ │ │ + ldr r0, [pc, #1640] @ 3a6484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3a643c │ │ │ │ + ldr r0, [pc, #1632] @ 3a6488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3a6440 │ │ │ │ + ldr r0, [pc, #1624] @ 3a648c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3a6444 │ │ │ │ + ldr r0, [pc, #1616] @ 3a6490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 3a6448 │ │ │ │ + ldr r0, [pc, #1608] @ 3a6494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3a644c │ │ │ │ + ldr r0, [pc, #1600] @ 3a6498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3a6450 │ │ │ │ + ldr r0, [pc, #1592] @ 3a649c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3a6454 │ │ │ │ + ldr r0, [pc, #1584] @ 3a64a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3a6458 │ │ │ │ + ldr r0, [pc, #1576] @ 3a64a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3a645c │ │ │ │ + ldr r0, [pc, #1568] @ 3a64a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3a6460 │ │ │ │ + ldr r0, [pc, #1560] @ 3a64ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3a6464 │ │ │ │ + ldr r0, [pc, #1552] @ 3a64b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 3a6468 │ │ │ │ + ldr r0, [pc, #1544] @ 3a64b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3a646c │ │ │ │ + ldr r0, [pc, #1536] @ 3a64b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3a6470 │ │ │ │ + ldr r0, [pc, #1528] @ 3a64bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3a6474 │ │ │ │ + ldr r0, [pc, #1520] @ 3a64c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 3a6478 │ │ │ │ + ldr r0, [pc, #1512] @ 3a64c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 3a647c │ │ │ │ + ldr r0, [pc, #1504] @ 3a64c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 3a6480 │ │ │ │ + ldr r0, [pc, #1496] @ 3a64cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 3a6484 │ │ │ │ + ldr r0, [pc, #1488] @ 3a64d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 3a6488 │ │ │ │ + ldr r0, [pc, #1480] @ 3a64d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 3a648c │ │ │ │ + ldr r0, [pc, #1472] @ 3a64d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3a6490 │ │ │ │ + ldr r0, [pc, #1464] @ 3a64dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3a6494 │ │ │ │ + ldr r0, [pc, #1456] @ 3a64e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 3a6498 │ │ │ │ + ldr r0, [pc, #1448] @ 3a64e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3a649c │ │ │ │ + ldr r0, [pc, #1440] @ 3a64e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3a64a0 │ │ │ │ + ldr r0, [pc, #1432] @ 3a64ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3a64a4 │ │ │ │ + ldr r0, [pc, #1424] @ 3a64f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3a64a8 │ │ │ │ + ldr r0, [pc, #1416] @ 3a64f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 3a64ac │ │ │ │ + ldr r0, [pc, #1408] @ 3a64f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 3a64b0 │ │ │ │ + ldr r0, [pc, #1400] @ 3a64fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 3a64b4 │ │ │ │ + ldr r0, [pc, #1392] @ 3a6500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 3a64b8 │ │ │ │ + ldr r0, [pc, #1384] @ 3a6504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 3a64bc │ │ │ │ + ldr r0, [pc, #1376] @ 3a6508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3a64c0 │ │ │ │ + ldr r0, [pc, #1368] @ 3a650c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3a64c4 │ │ │ │ + ldr r0, [pc, #1360] @ 3a6510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3a64c8 │ │ │ │ + ldr r0, [pc, #1352] @ 3a6514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 3a64cc │ │ │ │ + ldr r0, [pc, #1344] @ 3a6518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 3a64d0 │ │ │ │ + ldr r0, [pc, #1336] @ 3a651c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 3a64d4 │ │ │ │ + ldr r0, [pc, #1328] @ 3a6520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 3a64d8 │ │ │ │ + ldr r0, [pc, #1320] @ 3a6524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 3a64dc │ │ │ │ + ldr r0, [pc, #1312] @ 3a6528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 3a64e0 │ │ │ │ + ldr r0, [pc, #1304] @ 3a652c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 3a64e4 │ │ │ │ + ldr r0, [pc, #1296] @ 3a6530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3a64e8 │ │ │ │ + ldr r0, [pc, #1288] @ 3a6534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3a64ec │ │ │ │ + ldr r0, [pc, #1280] @ 3a6538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 3a64f0 │ │ │ │ + ldr r0, [pc, #1272] @ 3a653c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 3a64f4 │ │ │ │ + ldr r0, [pc, #1264] @ 3a6540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 3a64f8 │ │ │ │ + ldr r0, [pc, #1256] @ 3a6544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 3a64fc │ │ │ │ + ldr r0, [pc, #1248] @ 3a6548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 3a6500 │ │ │ │ + ldr r0, [pc, #1240] @ 3a654c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 3a6504 │ │ │ │ + ldr r0, [pc, #1232] @ 3a6550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 3a6508 │ │ │ │ + ldr r0, [pc, #1224] @ 3a6554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3a650c │ │ │ │ + ldr r0, [pc, #1216] @ 3a6558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3a6510 │ │ │ │ + ldr r0, [pc, #1208] @ 3a655c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3a6514 │ │ │ │ + ldr r0, [pc, #1200] @ 3a6560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3a6518 │ │ │ │ + ldr r0, [pc, #1192] @ 3a6564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3a651c │ │ │ │ + ldr r0, [pc, #1184] @ 3a6568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3a6520 │ │ │ │ + ldr r0, [pc, #1176] @ 3a656c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3a6524 │ │ │ │ + ldr r0, [pc, #1168] @ 3a6570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3a6528 │ │ │ │ + ldr r0, [pc, #1160] @ 3a6574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3a652c │ │ │ │ + ldr r0, [pc, #1152] @ 3a6578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3a6530 │ │ │ │ + ldr r0, [pc, #1144] @ 3a657c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3a6534 │ │ │ │ + ldr r0, [pc, #1136] @ 3a6580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3a6538 │ │ │ │ + ldr r0, [pc, #1128] @ 3a6584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3a653c │ │ │ │ + ldr r0, [pc, #1120] @ 3a6588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3a6540 │ │ │ │ + ldr r0, [pc, #1112] @ 3a658c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3a6544 │ │ │ │ + ldr r0, [pc, #1104] @ 3a6590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3a6548 │ │ │ │ + ldr r0, [pc, #1096] @ 3a6594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3a654c │ │ │ │ + ldr r0, [pc, #1088] @ 3a6598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3a6550 │ │ │ │ + ldr r0, [pc, #1080] @ 3a659c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3a6554 │ │ │ │ + ldr r0, [pc, #1072] @ 3a65a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3a6558 │ │ │ │ + ldr r0, [pc, #1064] @ 3a65a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3a655c │ │ │ │ + ldr r0, [pc, #1056] @ 3a65a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3a6560 │ │ │ │ + ldr r0, [pc, #1048] @ 3a65ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3a6564 │ │ │ │ + ldr r0, [pc, #1040] @ 3a65b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3a6568 │ │ │ │ + ldr r0, [pc, #1032] @ 3a65b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3a656c │ │ │ │ + ldr r0, [pc, #1024] @ 3a65b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3a6570 │ │ │ │ + ldr r0, [pc, #1016] @ 3a65bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3a6574 │ │ │ │ + ldr r0, [pc, #1008] @ 3a65c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 3a6578 │ │ │ │ + ldr r0, [pc, #1000] @ 3a65c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 3a657c │ │ │ │ + ldr r0, [pc, #992] @ 3a65c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 3a6580 │ │ │ │ + ldr r0, [pc, #984] @ 3a65cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 3a6584 │ │ │ │ + ldr r0, [pc, #976] @ 3a65d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 3a6588 │ │ │ │ + ldr r0, [pc, #968] @ 3a65d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 3a658c │ │ │ │ + ldr r0, [pc, #960] @ 3a65d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 3a6590 │ │ │ │ + ldr r0, [pc, #952] @ 3a65dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 3a6594 │ │ │ │ + ldr r0, [pc, #944] @ 3a65e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 3a6598 │ │ │ │ + ldr r0, [pc, #936] @ 3a65e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 3a659c │ │ │ │ + ldr r0, [pc, #928] @ 3a65e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 3a65a0 │ │ │ │ + ldr r0, [pc, #920] @ 3a65ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 3a65a4 │ │ │ │ + ldr r0, [pc, #912] @ 3a65f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 3a65a8 │ │ │ │ + ldr r0, [pc, #904] @ 3a65f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 3a65ac │ │ │ │ + ldr r0, [pc, #896] @ 3a65f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 3a65b0 │ │ │ │ + ldr r0, [pc, #888] @ 3a65fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 3a65b4 │ │ │ │ + ldr r0, [pc, #880] @ 3a6600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 3a65b8 │ │ │ │ + ldr r0, [pc, #872] @ 3a6604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 3a65bc │ │ │ │ + ldr r0, [pc, #864] @ 3a6608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 3a65c0 │ │ │ │ + ldr r0, [pc, #856] @ 3a660c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 3a65c4 │ │ │ │ + ldr r0, [pc, #848] @ 3a6610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 3a65c8 │ │ │ │ + ldr r0, [pc, #840] @ 3a6614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 3a65cc │ │ │ │ + ldr r0, [pc, #832] @ 3a6618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 3a65d0 │ │ │ │ + ldr r0, [pc, #824] @ 3a661c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 3a65d4 │ │ │ │ + ldr r0, [pc, #816] @ 3a6620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - adceq r0, lr, r0, lsl r8 │ │ │ │ + adceq r0, lr, ip, lsl #16 │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ - umullseq sl, sl, r8, r3 @ │ │ │ │ - addseq r4, pc, ip, asr r7 @ │ │ │ │ - addseq r2, pc, r8, ror fp @ │ │ │ │ - addseq r4, pc, r8, lsr #14 │ │ │ │ - addseq r2, pc, r4, asr #22 │ │ │ │ - @ instruction: 0x009f46f4 │ │ │ │ - addseq r2, pc, r0, lsl fp @ │ │ │ │ - addseq r4, pc, r0, asr #13 │ │ │ │ - @ instruction: 0x009f2adc │ │ │ │ - addseq r4, pc, ip, lsl #13 │ │ │ │ - addseq r2, pc, r8, lsr #21 │ │ │ │ - addseq r4, pc, r8, asr r6 @ │ │ │ │ - addseq r2, pc, r4, ror sl @ │ │ │ │ - addseq r4, pc, r4, lsr #12 │ │ │ │ - addseq r2, pc, r0, asr #20 │ │ │ │ - @ instruction: 0x009f45f0 │ │ │ │ - addseq r2, pc, ip, lsl #20 │ │ │ │ - @ instruction: 0x009f45bc │ │ │ │ - @ instruction: 0x009f29d8 │ │ │ │ - addseq r4, pc, r8, lsl #11 │ │ │ │ - addseq r2, pc, r4, lsr #19 │ │ │ │ - addseq r4, pc, r4, asr r5 @ │ │ │ │ - addseq r2, pc, r0, ror r9 @ │ │ │ │ - addseq r4, pc, r0, lsr #10 │ │ │ │ - addseq r2, pc, ip, lsr r9 @ │ │ │ │ - addseq r4, pc, ip, ror #9 │ │ │ │ - addseq r2, pc, r8, lsl #18 │ │ │ │ - @ instruction: 0x009f44b8 │ │ │ │ - @ instruction: 0x009f28d4 │ │ │ │ - addseq r4, pc, r4, lsl #9 │ │ │ │ - addseq r2, pc, r0, lsr #17 │ │ │ │ - addseq r4, pc, r0, asr r4 @ │ │ │ │ - addseq r2, pc, ip, ror #16 │ │ │ │ - addseq r4, pc, ip, lsl r4 @ │ │ │ │ - addseq r2, pc, r8, lsr r8 @ │ │ │ │ - addseq r4, pc, r8, ror #7 │ │ │ │ - addseq r2, pc, r4, lsl #16 │ │ │ │ - @ instruction: 0x009f43b4 │ │ │ │ - @ instruction: 0x009f27d0 │ │ │ │ - addseq r4, pc, r0, lsl #7 │ │ │ │ - umullseq r2, pc, ip, r7 @ │ │ │ │ - addseq r4, pc, ip, asr #6 │ │ │ │ - addseq r2, pc, r8, ror #14 │ │ │ │ - addseq r4, pc, r8, lsl r3 @ │ │ │ │ - addseq r2, pc, r4, lsr r7 @ │ │ │ │ - addseq r4, pc, r4, ror #5 │ │ │ │ - addseq r2, pc, r0, lsl #14 │ │ │ │ - @ instruction: 0x009f42b0 │ │ │ │ - addseq r2, pc, ip, asr #13 │ │ │ │ - addseq r4, pc, ip, ror r2 @ │ │ │ │ - umullseq r2, pc, r8, r6 @ │ │ │ │ - addseq r4, pc, r8, asr #4 │ │ │ │ - addseq r2, pc, r4, ror #12 │ │ │ │ - addseq r4, pc, r4, lsl r2 @ │ │ │ │ - addseq r2, pc, r0, lsr r6 @ │ │ │ │ - addseq r4, pc, r0, ror #3 │ │ │ │ - @ instruction: 0x009f25fc │ │ │ │ - addseq r4, pc, ip, lsr #3 │ │ │ │ - addseq r2, pc, r8, asr #11 │ │ │ │ - addseq r4, pc, r8, ror r1 @ │ │ │ │ - umullseq r2, pc, r4, r5 @ │ │ │ │ - addseq r4, pc, r4, asr #2 │ │ │ │ - addseq r2, pc, r0, ror #10 │ │ │ │ - addseq r4, pc, r0, lsl r1 @ │ │ │ │ - addseq r2, pc, ip, lsr #10 │ │ │ │ - ldrsbeq r4, [pc], ip │ │ │ │ - @ instruction: 0x009f24f8 │ │ │ │ - addseq r4, pc, r8, lsr #1 │ │ │ │ - addseq r2, pc, r4, asr #9 │ │ │ │ - addseq r4, pc, r4, ror r0 @ │ │ │ │ - umullseq r2, pc, r0, r4 @ │ │ │ │ - addseq r4, pc, r0, asr #32 │ │ │ │ - addseq r2, pc, ip, asr r4 @ │ │ │ │ - addseq r4, pc, ip │ │ │ │ - addseq r2, pc, r8, lsr #8 │ │ │ │ - @ instruction: 0x009f3fd8 │ │ │ │ - @ instruction: 0x009f23f4 │ │ │ │ - addseq r3, pc, r4, lsr #31 │ │ │ │ - addseq r2, pc, r0, asr #7 │ │ │ │ - addseq r3, pc, r0, ror pc @ │ │ │ │ - addseq r2, pc, ip, lsl #7 │ │ │ │ - addseq r3, pc, ip, lsr pc @ │ │ │ │ - addseq r2, pc, r8, asr r3 @ │ │ │ │ - addseq r3, pc, r8, lsl #30 │ │ │ │ - addseq r2, pc, r4, lsr #6 │ │ │ │ - @ instruction: 0x009f3ed4 │ │ │ │ - @ instruction: 0x009f22f0 │ │ │ │ - addseq r3, pc, r0, lsr #29 │ │ │ │ - @ instruction: 0x009f22bc │ │ │ │ - addseq r3, pc, ip, ror #28 │ │ │ │ - addseq r2, pc, r8, lsl #5 │ │ │ │ - addseq r3, pc, r8, lsr lr @ │ │ │ │ - addseq r2, pc, r4, asr r2 @ │ │ │ │ - addseq r3, pc, r4, lsl #28 │ │ │ │ - addseq r2, pc, r0, lsr #4 │ │ │ │ - @ instruction: 0x009f3dd0 │ │ │ │ - addseq r2, pc, ip, ror #3 │ │ │ │ - umullseq r3, pc, ip, sp @ │ │ │ │ - @ instruction: 0x009f21b8 │ │ │ │ - addseq r3, pc, r8, ror #26 │ │ │ │ - addseq r2, pc, r4, lsl #3 │ │ │ │ - addseq r3, pc, r4, lsr sp @ │ │ │ │ - addseq r2, pc, r0, asr r1 @ │ │ │ │ - addseq r3, pc, r0, lsl #26 │ │ │ │ - addseq r2, pc, ip, lsl r1 @ │ │ │ │ - addseq r3, pc, ip, asr #25 │ │ │ │ - addseq r2, pc, r8, ror #1 │ │ │ │ - umullseq r3, pc, r8, ip @ │ │ │ │ - ldrheq r2, [pc], r4 │ │ │ │ - addseq r3, pc, r4, ror #24 │ │ │ │ - addseq r2, pc, r0, lsl #1 │ │ │ │ - addseq r3, pc, r0, lsr ip @ │ │ │ │ - addseq r2, pc, ip, asr #32 │ │ │ │ - @ instruction: 0x009f3bfc │ │ │ │ - addseq r2, pc, r8, lsl r0 @ │ │ │ │ - addseq r3, pc, r8, asr #23 │ │ │ │ - addseq r1, pc, r4, ror #31 │ │ │ │ - umullseq r3, pc, r4, fp @ │ │ │ │ - @ instruction: 0x009f1fb0 │ │ │ │ - addseq r3, pc, r0, ror #22 │ │ │ │ - addseq r1, pc, ip, ror pc @ │ │ │ │ - addseq r3, pc, ip, lsr #22 │ │ │ │ - addseq r1, pc, r8, asr #30 │ │ │ │ - @ instruction: 0x009f3af8 │ │ │ │ - addseq r1, pc, r4, lsl pc @ │ │ │ │ - addseq r3, pc, r4, asr #21 │ │ │ │ - addseq r1, pc, r0, ror #29 │ │ │ │ - umullseq r3, pc, r0, sl @ │ │ │ │ - addseq r1, pc, ip, lsr #29 │ │ │ │ - addseq r3, pc, ip, asr sl @ │ │ │ │ - addseq r1, pc, r8, ror lr @ │ │ │ │ - addseq r3, pc, r8, lsr #20 │ │ │ │ - addseq r1, pc, r4, asr #28 │ │ │ │ - @ instruction: 0x009f39f4 │ │ │ │ - addseq r1, pc, r0, lsl lr @ │ │ │ │ - addseq r3, pc, r0, asr #19 │ │ │ │ - @ instruction: 0x009f1ddc │ │ │ │ - addseq r3, pc, ip, lsl #19 │ │ │ │ - addseq r1, pc, r8, lsr #27 │ │ │ │ - addseq r3, pc, r8, asr r9 @ │ │ │ │ - addseq r1, pc, r4, ror sp @ │ │ │ │ - addseq r3, pc, r4, lsr #18 │ │ │ │ - addseq r1, pc, r0, asr #26 │ │ │ │ - @ instruction: 0x009f38f0 │ │ │ │ - addseq r1, pc, ip, lsl #26 │ │ │ │ - @ instruction: 0x009f38bc │ │ │ │ - @ instruction: 0x009f1cd8 │ │ │ │ - addseq r3, pc, r8, lsl #17 │ │ │ │ - addseq r1, pc, r4, lsr #25 │ │ │ │ - addseq r3, pc, r4, asr r8 @ │ │ │ │ - addseq r1, pc, r0, ror ip @ │ │ │ │ - addseq r3, pc, r0, lsr #16 │ │ │ │ - addseq r1, pc, ip, lsr ip @ │ │ │ │ - addseq r3, pc, ip, ror #15 │ │ │ │ - addseq r1, pc, r8, lsl #24 │ │ │ │ - @ instruction: 0x009f37b8 │ │ │ │ - @ instruction: 0x009f1bd4 │ │ │ │ - addseq r3, pc, r4, lsl #15 │ │ │ │ - addseq r1, pc, r0, lsr #23 │ │ │ │ - addseq r3, pc, r0, asr r7 @ │ │ │ │ - addseq r1, pc, ip, ror #22 │ │ │ │ - addseq r3, pc, ip, lsl r7 @ │ │ │ │ - addseq r1, pc, r8, lsr fp @ │ │ │ │ - addseq r3, pc, r8, ror #13 │ │ │ │ - addseq r1, pc, r4, lsl #22 │ │ │ │ - @ instruction: 0x009f36b4 │ │ │ │ - @ instruction: 0x009f1ad0 │ │ │ │ - addseq r3, pc, r0, lsl #13 │ │ │ │ - umullseq r1, pc, ip, sl @ │ │ │ │ - addseq r3, pc, ip, asr #12 │ │ │ │ - addseq r1, pc, r8, ror #20 │ │ │ │ - addseq r3, pc, r8, lsl r6 @ │ │ │ │ - addseq r1, pc, r4, lsr sl @ │ │ │ │ - addseq r3, pc, r4, ror #11 │ │ │ │ - addseq r1, pc, r0, lsl #20 │ │ │ │ - @ instruction: 0x009f35b0 │ │ │ │ - addseq r1, pc, ip, asr #19 │ │ │ │ - addseq r3, pc, ip, ror r5 @ │ │ │ │ - umullseq r1, pc, r8, r9 @ │ │ │ │ - addseq r3, pc, r8, asr #10 │ │ │ │ - addseq r1, pc, r4, ror #18 │ │ │ │ - addseq r3, pc, r4, lsl r5 @ │ │ │ │ - addseq r1, pc, r0, lsr r9 @ │ │ │ │ - addseq r3, pc, r0, ror #9 │ │ │ │ - @ instruction: 0x009f18fc │ │ │ │ - addseq r3, pc, ip, lsr #9 │ │ │ │ - addseq r1, pc, r8, asr #17 │ │ │ │ - addseq r3, pc, r8, ror r4 @ │ │ │ │ - umullseq r1, pc, r4, r8 @ │ │ │ │ - addseq r3, pc, r4, asr #8 │ │ │ │ - addseq r1, pc, r0, ror #16 │ │ │ │ - addseq r3, pc, r0, lsl r4 @ │ │ │ │ - addseq r1, pc, ip, lsr #16 │ │ │ │ - @ instruction: 0x009f33dc │ │ │ │ - @ instruction: 0x009f17f8 │ │ │ │ - addseq r3, pc, r8, lsr #7 │ │ │ │ - addseq r1, pc, r4, asr #15 │ │ │ │ - addseq r3, pc, r4, ror r3 @ │ │ │ │ - umullseq r1, pc, r0, r7 @ │ │ │ │ - addseq r3, pc, r0, asr #6 │ │ │ │ - addseq r1, pc, ip, asr r7 @ │ │ │ │ - addseq r3, pc, ip, lsl #6 │ │ │ │ - addseq r1, pc, r4, asr #1 │ │ │ │ - addseq r2, pc, r4, ror ip @ │ │ │ │ - umullseq r1, pc, r0, r0 @ │ │ │ │ - addseq r2, pc, r0, asr #24 │ │ │ │ - addseq r1, pc, ip, asr r0 @ │ │ │ │ - addseq r2, pc, ip, lsl #24 │ │ │ │ - addseq r1, pc, r8, lsr #32 │ │ │ │ - @ instruction: 0x009f2bd8 │ │ │ │ - @ instruction: 0x009f0ff4 │ │ │ │ - addseq r2, pc, r4, lsr #23 │ │ │ │ - addseq r0, pc, r0, asr #31 │ │ │ │ - addseq r2, pc, r0, ror fp @ │ │ │ │ - addseq r0, pc, ip, lsl #31 │ │ │ │ - addseq r2, pc, ip, lsr fp @ │ │ │ │ - addseq r0, pc, r8, asr pc @ │ │ │ │ - addseq r2, pc, r8, lsl #22 │ │ │ │ - addseq r0, pc, r4, lsr #30 │ │ │ │ - @ instruction: 0x009f2ad4 │ │ │ │ - @ instruction: 0x009f0ef0 │ │ │ │ - addseq r2, pc, r0, lsr #21 │ │ │ │ - @ instruction: 0x009f0ebc │ │ │ │ - addseq r2, pc, ip, ror #20 │ │ │ │ - addseq r0, pc, r8, lsl #29 │ │ │ │ - addseq r2, pc, r8, lsr sl @ │ │ │ │ - addseq r0, pc, r4, asr lr @ │ │ │ │ - addseq r2, pc, r4, lsl #20 │ │ │ │ - addseq r0, pc, r0, lsr #28 │ │ │ │ - @ instruction: 0x009f29d0 │ │ │ │ - addseq r0, pc, ip, ror #27 │ │ │ │ - umullseq r2, pc, ip, r9 @ │ │ │ │ - @ instruction: 0x009f0db8 │ │ │ │ - addseq r2, pc, r8, ror #18 │ │ │ │ - addseq r0, pc, r4, lsl #27 │ │ │ │ - addseq r2, pc, r4, lsr r9 @ │ │ │ │ - addseq r0, pc, r0, asr sp @ │ │ │ │ - addseq r2, pc, r0, lsl #18 │ │ │ │ - addseq r0, pc, ip, lsl sp @ │ │ │ │ - addseq r2, pc, ip, asr #17 │ │ │ │ - addseq r0, pc, r8, ror #25 │ │ │ │ - umullseq r2, pc, r8, r8 @ │ │ │ │ - @ instruction: 0x009f0cb4 │ │ │ │ - addseq r2, pc, r4, ror #16 │ │ │ │ - addseq r0, pc, r0, lsl #25 │ │ │ │ - addseq r2, pc, r0, lsr r8 @ │ │ │ │ - addseq r0, pc, ip, asr #24 │ │ │ │ - @ instruction: 0x009f27fc │ │ │ │ - addseq r0, pc, r8, lsl ip @ │ │ │ │ - addseq r2, pc, r8, asr #15 │ │ │ │ - addseq r0, pc, r4, ror #23 │ │ │ │ - umullseq r2, pc, r4, r7 @ │ │ │ │ - @ instruction: 0x009f0bb0 │ │ │ │ - addseq r2, pc, r0, ror #14 │ │ │ │ - addseq r0, pc, ip, ror fp @ │ │ │ │ - addseq r2, pc, ip, lsr #14 │ │ │ │ - addseq r0, pc, r8, asr #22 │ │ │ │ - @ instruction: 0x009f26f8 │ │ │ │ - addseq r0, pc, r4, lsl fp @ │ │ │ │ - addseq r2, pc, r4, asr #13 │ │ │ │ - addseq r0, pc, r0, ror #21 │ │ │ │ - umullseq r2, pc, r0, r6 @ │ │ │ │ - addseq r0, pc, ip, lsr #21 │ │ │ │ - addseq r2, pc, ip, asr r6 @ │ │ │ │ - addseq r0, pc, r8, ror sl @ │ │ │ │ - addseq r2, pc, r8, lsr #12 │ │ │ │ - addseq r0, pc, r4, asr #20 │ │ │ │ - @ instruction: 0x009f25f4 │ │ │ │ - addseq r0, pc, r0, lsl sl @ │ │ │ │ - addseq r2, pc, r0, asr #11 │ │ │ │ - @ instruction: 0x009f09dc │ │ │ │ - addseq r2, pc, ip, lsl #11 │ │ │ │ - addseq r0, pc, r8, lsr #19 │ │ │ │ - addseq r2, pc, r8, asr r5 @ │ │ │ │ - addseq r0, pc, r4, ror r9 @ │ │ │ │ - addseq r2, pc, r4, lsr #10 │ │ │ │ - addseq r0, pc, r0, asr #18 │ │ │ │ - @ instruction: 0x009f24f0 │ │ │ │ - addseq r0, pc, ip, lsl #18 │ │ │ │ - @ instruction: 0x009f24bc │ │ │ │ - @ instruction: 0x009f08d8 │ │ │ │ - addseq r2, pc, r8, lsl #9 │ │ │ │ - addseq r0, pc, r4, lsr #17 │ │ │ │ - addseq r2, pc, r4, asr r4 @ │ │ │ │ - addseq r0, pc, r0, ror r8 @ │ │ │ │ - addseq r2, pc, r0, lsr #8 │ │ │ │ - addseq r0, pc, ip, lsr r8 @ │ │ │ │ - addseq r2, pc, ip, ror #7 │ │ │ │ - addseq r0, pc, r8, lsl #16 │ │ │ │ - @ instruction: 0x009f23b8 │ │ │ │ - @ instruction: 0x009f07d4 │ │ │ │ - addseq r2, pc, r4, lsl #7 │ │ │ │ - addseq r0, pc, r0, lsr #15 │ │ │ │ - addseq r2, pc, r0, asr r3 @ │ │ │ │ - addseq r0, pc, ip, ror #14 │ │ │ │ - addseq r2, pc, ip, lsl r3 @ │ │ │ │ - addseq r0, pc, r8, lsr r7 @ │ │ │ │ - addseq r2, pc, r8, ror #5 │ │ │ │ - addseq r0, pc, r4, lsl #14 │ │ │ │ - @ instruction: 0x009f22b4 │ │ │ │ - @ instruction: 0x009f06d0 │ │ │ │ - addseq r2, pc, r0, lsl #5 │ │ │ │ - umullseq r0, pc, ip, r6 @ │ │ │ │ - addseq r2, pc, ip, asr #4 │ │ │ │ - addseq r0, pc, r8, ror #12 │ │ │ │ - addseq r2, pc, r8, lsl r2 @ │ │ │ │ - addseq r0, pc, r4, lsr r6 @ │ │ │ │ - addseq r2, pc, r4, ror #3 │ │ │ │ - addseq r0, pc, r0, lsl #12 │ │ │ │ - @ instruction: 0x009f21b0 │ │ │ │ - addseq r0, pc, ip, asr #11 │ │ │ │ - addseq r2, pc, ip, ror r1 @ │ │ │ │ - umullseq r0, pc, r8, r5 @ │ │ │ │ - addseq r2, pc, r8, asr #2 │ │ │ │ - addseq r0, pc, r4, ror #10 │ │ │ │ - addseq r2, pc, r4, lsl r1 @ │ │ │ │ - addseq r0, pc, r0, lsr r5 @ │ │ │ │ - addseq r2, pc, r0, ror #1 │ │ │ │ - @ instruction: 0x009f04fc │ │ │ │ - addseq r2, pc, ip, lsr #1 │ │ │ │ - addseq r0, pc, r8, asr #9 │ │ │ │ - addseq r2, pc, r8, ror r0 @ │ │ │ │ - umullseq r0, pc, r4, r4 @ │ │ │ │ - addseq r2, pc, r4, asr #32 │ │ │ │ - addseq r0, pc, r0, ror #8 │ │ │ │ - addseq r2, pc, r0, lsl r0 @ │ │ │ │ - addseq r0, pc, ip, lsr #8 │ │ │ │ - @ instruction: 0x009f1fdc │ │ │ │ - @ instruction: 0x009f03f8 │ │ │ │ - addseq r1, pc, r8, lsr #31 │ │ │ │ - addseq r0, pc, r4, asr #7 │ │ │ │ - addseq r1, pc, r4, ror pc @ │ │ │ │ - umullseq r0, pc, r0, r3 @ │ │ │ │ - addseq r1, pc, r0, asr #30 │ │ │ │ - addseq r0, pc, ip, asr r3 @ │ │ │ │ - addseq r1, pc, ip, lsl #30 │ │ │ │ - addseq r0, pc, r8, lsr #6 │ │ │ │ - @ instruction: 0x009f1ed8 │ │ │ │ - @ instruction: 0x009f02f4 │ │ │ │ - addseq r1, pc, r4, lsr #29 │ │ │ │ - addseq r0, pc, r0, asr #5 │ │ │ │ - addseq r1, pc, r0, ror lr @ │ │ │ │ - addseq r0, pc, ip, lsl #5 │ │ │ │ - addseq r1, pc, ip, lsr lr @ │ │ │ │ - addseq r0, pc, r8, asr r2 @ │ │ │ │ - addseq r1, pc, r8, lsl #28 │ │ │ │ - addseq r0, pc, r4, lsr #4 │ │ │ │ - @ instruction: 0x009f1dd4 │ │ │ │ - @ instruction: 0x009f01f0 │ │ │ │ - addseq r1, pc, r0, lsr #27 │ │ │ │ - @ instruction: 0x009f01bc │ │ │ │ - addseq r1, pc, ip, ror #26 │ │ │ │ - addseq r0, pc, r8, lsl #3 │ │ │ │ - addseq r1, pc, r8, lsr sp @ │ │ │ │ - addseq r0, pc, r4, asr r1 @ │ │ │ │ - addseq r1, pc, r4, lsl #26 │ │ │ │ - addseq r0, pc, r0, lsr #2 │ │ │ │ - @ instruction: 0x009f1cd0 │ │ │ │ - addseq r0, pc, ip, ror #1 │ │ │ │ - umullseq r1, pc, ip, ip @ │ │ │ │ - ldrheq r0, [pc], r8 │ │ │ │ - addseq r1, pc, r8, ror #24 │ │ │ │ - addseq r0, pc, r4, lsl #1 │ │ │ │ - addseq r1, pc, r4, lsr ip @ │ │ │ │ - addseq r0, pc, r0, asr r0 @ │ │ │ │ - addseq r1, pc, r0, lsl #24 │ │ │ │ - addseq r0, pc, ip, lsl r0 @ │ │ │ │ - addseq r1, pc, ip, asr #23 │ │ │ │ - addseq pc, lr, r8, ror #31 │ │ │ │ - umullseq r1, pc, r8, fp @ │ │ │ │ - @ instruction: 0x009effb4 │ │ │ │ - addseq r1, pc, r4, ror #22 │ │ │ │ - addseq pc, lr, r0, lsl #31 │ │ │ │ - addseq r1, pc, r0, lsr fp @ │ │ │ │ - addseq pc, lr, ip, asr #30 │ │ │ │ - @ instruction: 0x009f1afc │ │ │ │ - addseq pc, lr, r8, lsl pc @ │ │ │ │ - addseq r1, pc, r8, asr #21 │ │ │ │ - addseq pc, lr, r4, ror #29 │ │ │ │ - umullseq r1, pc, r4, sl @ │ │ │ │ - @ instruction: 0x009efeb0 │ │ │ │ - addseq r1, pc, r0, ror #20 │ │ │ │ - addseq pc, lr, ip, ror lr @ │ │ │ │ - addseq r1, pc, ip, lsr #20 │ │ │ │ - addseq pc, lr, r8, asr #28 │ │ │ │ - @ instruction: 0x009f19f8 │ │ │ │ - addseq pc, lr, r4, lsl lr @ │ │ │ │ - addseq r1, pc, r4, asr #19 │ │ │ │ - addseq pc, lr, r0, ror #27 │ │ │ │ - umullseq r1, pc, r0, r9 @ │ │ │ │ - addseq pc, lr, ip, lsr #27 │ │ │ │ - addseq r1, pc, ip, asr r9 @ │ │ │ │ - addseq pc, lr, r8, ror sp @ │ │ │ │ - addseq r1, pc, r8, lsr #18 │ │ │ │ - addseq pc, lr, r4, asr #26 │ │ │ │ - @ instruction: 0x009f18f4 │ │ │ │ - addseq pc, lr, r0, lsl sp @ │ │ │ │ - addseq r1, pc, r0, asr #17 │ │ │ │ - @ instruction: 0x009efcdc │ │ │ │ - addseq r1, pc, ip, lsl #17 │ │ │ │ - addseq pc, lr, r8, lsr #25 │ │ │ │ - addseq r1, pc, r8, asr r8 @ │ │ │ │ - addseq pc, lr, r4, ror ip @ │ │ │ │ - addseq r1, pc, r4, lsr #16 │ │ │ │ - addseq pc, lr, r0, asr #24 │ │ │ │ - @ instruction: 0x009f17f0 │ │ │ │ - addseq pc, lr, ip, lsl #24 │ │ │ │ - ldr r0, [pc, #-828] @ 3a65d8 │ │ │ │ + addseq sl, sl, ip, lsl #7 │ │ │ │ + addseq r4, pc, r0, asr r7 @ │ │ │ │ + addseq r2, pc, ip, ror #22 │ │ │ │ + addseq r4, pc, ip, lsl r7 @ │ │ │ │ + addseq r2, pc, r8, lsr fp @ │ │ │ │ + addseq r4, pc, r8, ror #13 │ │ │ │ + addseq r2, pc, r4, lsl #22 │ │ │ │ + @ instruction: 0x009f46b4 │ │ │ │ + @ instruction: 0x009f2ad0 │ │ │ │ + addseq r4, pc, r0, lsl #13 │ │ │ │ + umullseq r2, pc, ip, sl @ │ │ │ │ + addseq r4, pc, ip, asr #12 │ │ │ │ + addseq r2, pc, r8, ror #20 │ │ │ │ + addseq r4, pc, r8, lsl r6 @ │ │ │ │ + addseq r2, pc, r4, lsr sl @ │ │ │ │ + addseq r4, pc, r4, ror #11 │ │ │ │ + addseq r2, pc, r0, lsl #20 │ │ │ │ + @ instruction: 0x009f45b0 │ │ │ │ + addseq r2, pc, ip, asr #19 │ │ │ │ + addseq r4, pc, ip, ror r5 @ │ │ │ │ + umullseq r2, pc, r8, r9 @ │ │ │ │ + addseq r4, pc, r8, asr #10 │ │ │ │ + addseq r2, pc, r4, ror #18 │ │ │ │ + addseq r4, pc, r4, lsl r5 @ │ │ │ │ + addseq r2, pc, r0, lsr r9 @ │ │ │ │ + addseq r4, pc, r0, ror #9 │ │ │ │ + @ instruction: 0x009f28fc │ │ │ │ + addseq r4, pc, ip, lsr #9 │ │ │ │ + addseq r2, pc, r8, asr #17 │ │ │ │ + addseq r4, pc, r8, ror r4 @ │ │ │ │ + umullseq r2, pc, r4, r8 @ │ │ │ │ + addseq r4, pc, r4, asr #8 │ │ │ │ + addseq r2, pc, r0, ror #16 │ │ │ │ + addseq r4, pc, r0, lsl r4 @ │ │ │ │ + addseq r2, pc, ip, lsr #16 │ │ │ │ + @ instruction: 0x009f43dc │ │ │ │ + @ instruction: 0x009f27f8 │ │ │ │ + addseq r4, pc, r8, lsr #7 │ │ │ │ + addseq r2, pc, r4, asr #15 │ │ │ │ + addseq r4, pc, r4, ror r3 @ │ │ │ │ + umullseq r2, pc, r0, r7 @ │ │ │ │ + addseq r4, pc, r0, asr #6 │ │ │ │ + addseq r2, pc, ip, asr r7 @ │ │ │ │ + addseq r4, pc, ip, lsl #6 │ │ │ │ + addseq r2, pc, r8, lsr #14 │ │ │ │ + @ instruction: 0x009f42d8 │ │ │ │ + @ instruction: 0x009f26f4 │ │ │ │ + addseq r4, pc, r4, lsr #5 │ │ │ │ + addseq r2, pc, r0, asr #13 │ │ │ │ + addseq r4, pc, r0, ror r2 @ │ │ │ │ + addseq r2, pc, ip, lsl #13 │ │ │ │ + addseq r4, pc, ip, lsr r2 @ │ │ │ │ + addseq r2, pc, r8, asr r6 @ │ │ │ │ + addseq r4, pc, r8, lsl #4 │ │ │ │ + addseq r2, pc, r4, lsr #12 │ │ │ │ + @ instruction: 0x009f41d4 │ │ │ │ + @ instruction: 0x009f25f0 │ │ │ │ + addseq r4, pc, r0, lsr #3 │ │ │ │ + @ instruction: 0x009f25bc │ │ │ │ + addseq r4, pc, ip, ror #2 │ │ │ │ + addseq r2, pc, r8, lsl #11 │ │ │ │ + addseq r4, pc, r8, lsr r1 @ │ │ │ │ + addseq r2, pc, r4, asr r5 @ │ │ │ │ + addseq r4, pc, r4, lsl #2 │ │ │ │ + addseq r2, pc, r0, lsr #10 │ │ │ │ + ldrsbeq r4, [pc], r0 │ │ │ │ + addseq r2, pc, ip, ror #9 │ │ │ │ + umullseq r4, pc, ip, r0 @ │ │ │ │ + @ instruction: 0x009f24b8 │ │ │ │ + addseq r4, pc, r8, rrx │ │ │ │ + addseq r2, pc, r4, lsl #9 │ │ │ │ + addseq r4, pc, r4, lsr r0 @ │ │ │ │ + addseq r2, pc, r0, asr r4 @ │ │ │ │ + addseq r4, pc, r0 │ │ │ │ + addseq r2, pc, ip, lsl r4 @ │ │ │ │ + addseq r3, pc, ip, asr #31 │ │ │ │ + addseq r2, pc, r8, ror #7 │ │ │ │ + umullseq r3, pc, r8, pc @ │ │ │ │ + @ instruction: 0x009f23b4 │ │ │ │ + addseq r3, pc, r4, ror #30 │ │ │ │ + addseq r2, pc, r0, lsl #7 │ │ │ │ + addseq r3, pc, r0, lsr pc @ │ │ │ │ + addseq r2, pc, ip, asr #6 │ │ │ │ + @ instruction: 0x009f3efc │ │ │ │ + addseq r2, pc, r8, lsl r3 @ │ │ │ │ + addseq r3, pc, r8, asr #29 │ │ │ │ + addseq r2, pc, r4, ror #5 │ │ │ │ + umullseq r3, pc, r4, lr @ │ │ │ │ + @ instruction: 0x009f22b0 │ │ │ │ + addseq r3, pc, r0, ror #28 │ │ │ │ + addseq r2, pc, ip, ror r2 @ │ │ │ │ + addseq r3, pc, ip, lsr #28 │ │ │ │ + addseq r2, pc, r8, asr #4 │ │ │ │ + @ instruction: 0x009f3df8 │ │ │ │ + addseq r2, pc, r4, lsl r2 @ │ │ │ │ + addseq r3, pc, r4, asr #27 │ │ │ │ + addseq r2, pc, r0, ror #3 │ │ │ │ + umullseq r3, pc, r0, sp @ │ │ │ │ + addseq r2, pc, ip, lsr #3 │ │ │ │ + addseq r3, pc, ip, asr sp @ │ │ │ │ + addseq r2, pc, r8, ror r1 @ │ │ │ │ + addseq r3, pc, r8, lsr #26 │ │ │ │ + addseq r2, pc, r4, asr #2 │ │ │ │ + @ instruction: 0x009f3cf4 │ │ │ │ + addseq r2, pc, r0, lsl r1 @ │ │ │ │ + addseq r3, pc, r0, asr #25 │ │ │ │ + ldrsbeq r2, [pc], ip │ │ │ │ + addseq r3, pc, ip, lsl #25 │ │ │ │ + addseq r2, pc, r8, lsr #1 │ │ │ │ + addseq r3, pc, r8, asr ip @ │ │ │ │ + addseq r2, pc, r4, ror r0 @ │ │ │ │ + addseq r3, pc, r4, lsr #24 │ │ │ │ + addseq r2, pc, r0, asr #32 │ │ │ │ + @ instruction: 0x009f3bf0 │ │ │ │ + addseq r2, pc, ip │ │ │ │ + @ instruction: 0x009f3bbc │ │ │ │ + @ instruction: 0x009f1fd8 │ │ │ │ + addseq r3, pc, r8, lsl #23 │ │ │ │ + addseq r1, pc, r4, lsr #31 │ │ │ │ + addseq r3, pc, r4, asr fp @ │ │ │ │ + addseq r1, pc, r0, ror pc @ │ │ │ │ + addseq r3, pc, r0, lsr #22 │ │ │ │ + addseq r1, pc, ip, lsr pc @ │ │ │ │ + addseq r3, pc, ip, ror #21 │ │ │ │ + addseq r1, pc, r8, lsl #30 │ │ │ │ + @ instruction: 0x009f3ab8 │ │ │ │ + @ instruction: 0x009f1ed4 │ │ │ │ + addseq r3, pc, r4, lsl #21 │ │ │ │ + addseq r1, pc, r0, lsr #29 │ │ │ │ + addseq r3, pc, r0, asr sl @ │ │ │ │ + addseq r1, pc, ip, ror #28 │ │ │ │ + addseq r3, pc, ip, lsl sl @ │ │ │ │ + addseq r1, pc, r8, lsr lr @ │ │ │ │ + addseq r3, pc, r8, ror #19 │ │ │ │ + addseq r1, pc, r4, lsl #28 │ │ │ │ + @ instruction: 0x009f39b4 │ │ │ │ + @ instruction: 0x009f1dd0 │ │ │ │ + addseq r3, pc, r0, lsl #19 │ │ │ │ + umullseq r1, pc, ip, sp @ │ │ │ │ + addseq r3, pc, ip, asr #18 │ │ │ │ + addseq r1, pc, r8, ror #26 │ │ │ │ + addseq r3, pc, r8, lsl r9 @ │ │ │ │ + addseq r1, pc, r4, lsr sp @ │ │ │ │ + addseq r3, pc, r4, ror #17 │ │ │ │ + addseq r1, pc, r0, lsl #26 │ │ │ │ + @ instruction: 0x009f38b0 │ │ │ │ + addseq r1, pc, ip, asr #25 │ │ │ │ + addseq r3, pc, ip, ror r8 @ │ │ │ │ + umullseq r1, pc, r8, ip @ │ │ │ │ + addseq r3, pc, r8, asr #16 │ │ │ │ + addseq r1, pc, r4, ror #24 │ │ │ │ + addseq r3, pc, r4, lsl r8 @ │ │ │ │ + addseq r1, pc, r0, lsr ip @ │ │ │ │ + addseq r3, pc, r0, ror #15 │ │ │ │ + @ instruction: 0x009f1bfc │ │ │ │ + addseq r3, pc, ip, lsr #15 │ │ │ │ + addseq r1, pc, r8, asr #23 │ │ │ │ + addseq r3, pc, r8, ror r7 @ │ │ │ │ + umullseq r1, pc, r4, fp @ │ │ │ │ + addseq r3, pc, r4, asr #14 │ │ │ │ + addseq r1, pc, r0, ror #22 │ │ │ │ + addseq r3, pc, r0, lsl r7 @ │ │ │ │ + addseq r1, pc, ip, lsr #22 │ │ │ │ + @ instruction: 0x009f36dc │ │ │ │ + @ instruction: 0x009f1af8 │ │ │ │ + addseq r3, pc, r8, lsr #13 │ │ │ │ + addseq r1, pc, r4, asr #21 │ │ │ │ + addseq r3, pc, r4, ror r6 @ │ │ │ │ + umullseq r1, pc, r0, sl @ │ │ │ │ + addseq r3, pc, r0, asr #12 │ │ │ │ + addseq r1, pc, ip, asr sl @ │ │ │ │ + addseq r3, pc, ip, lsl #12 │ │ │ │ + addseq r1, pc, r8, lsr #20 │ │ │ │ + @ instruction: 0x009f35d8 │ │ │ │ + @ instruction: 0x009f19f4 │ │ │ │ + addseq r3, pc, r4, lsr #11 │ │ │ │ + addseq r1, pc, r0, asr #19 │ │ │ │ + addseq r3, pc, r0, ror r5 @ │ │ │ │ + addseq r1, pc, ip, lsl #19 │ │ │ │ + addseq r3, pc, ip, lsr r5 @ │ │ │ │ + addseq r1, pc, r8, asr r9 @ │ │ │ │ + addseq r3, pc, r8, lsl #10 │ │ │ │ + addseq r1, pc, r4, lsr #18 │ │ │ │ + @ instruction: 0x009f34d4 │ │ │ │ + @ instruction: 0x009f18f0 │ │ │ │ + addseq r3, pc, r0, lsr #9 │ │ │ │ + @ instruction: 0x009f18bc │ │ │ │ + addseq r3, pc, ip, ror #8 │ │ │ │ + addseq r1, pc, r8, lsl #17 │ │ │ │ + addseq r3, pc, r8, lsr r4 @ │ │ │ │ + addseq r1, pc, r4, asr r8 @ │ │ │ │ + addseq r3, pc, r4, lsl #8 │ │ │ │ + addseq r1, pc, r0, lsr #16 │ │ │ │ + @ instruction: 0x009f33d0 │ │ │ │ + addseq r1, pc, ip, ror #15 │ │ │ │ + umullseq r3, pc, ip, r3 @ │ │ │ │ + @ instruction: 0x009f17b8 │ │ │ │ + addseq r3, pc, r8, ror #6 │ │ │ │ + addseq r1, pc, r4, lsl #15 │ │ │ │ + addseq r3, pc, r4, lsr r3 @ │ │ │ │ + addseq r1, pc, r0, asr r7 @ │ │ │ │ + addseq r3, pc, r0, lsl #6 │ │ │ │ + ldrheq r1, [pc], r8 │ │ │ │ + addseq r2, pc, r8, ror #24 │ │ │ │ + addseq r1, pc, r4, lsl #1 │ │ │ │ + addseq r2, pc, r4, lsr ip @ │ │ │ │ + addseq r1, pc, r0, asr r0 @ │ │ │ │ + addseq r2, pc, r0, lsl #24 │ │ │ │ + addseq r1, pc, ip, lsl r0 @ │ │ │ │ + addseq r2, pc, ip, asr #23 │ │ │ │ + addseq r0, pc, r8, ror #31 │ │ │ │ + umullseq r2, pc, r8, fp @ │ │ │ │ + @ instruction: 0x009f0fb4 │ │ │ │ + addseq r2, pc, r4, ror #22 │ │ │ │ + addseq r0, pc, r0, lsl #31 │ │ │ │ + addseq r2, pc, r0, lsr fp @ │ │ │ │ + addseq r0, pc, ip, asr #30 │ │ │ │ + @ instruction: 0x009f2afc │ │ │ │ + addseq r0, pc, r8, lsl pc @ │ │ │ │ + addseq r2, pc, r8, asr #21 │ │ │ │ + addseq r0, pc, r4, ror #29 │ │ │ │ + umullseq r2, pc, r4, sl @ │ │ │ │ + @ instruction: 0x009f0eb0 │ │ │ │ + addseq r2, pc, r0, ror #20 │ │ │ │ + addseq r0, pc, ip, ror lr @ │ │ │ │ + addseq r2, pc, ip, lsr #20 │ │ │ │ + addseq r0, pc, r8, asr #28 │ │ │ │ + @ instruction: 0x009f29f8 │ │ │ │ + addseq r0, pc, r4, lsl lr @ │ │ │ │ + addseq r2, pc, r4, asr #19 │ │ │ │ + addseq r0, pc, r0, ror #27 │ │ │ │ + umullseq r2, pc, r0, r9 @ │ │ │ │ + addseq r0, pc, ip, lsr #27 │ │ │ │ + addseq r2, pc, ip, asr r9 @ │ │ │ │ + addseq r0, pc, r8, ror sp @ │ │ │ │ + addseq r2, pc, r8, lsr #18 │ │ │ │ + addseq r0, pc, r4, asr #26 │ │ │ │ + @ instruction: 0x009f28f4 │ │ │ │ + addseq r0, pc, r0, lsl sp @ │ │ │ │ + addseq r2, pc, r0, asr #17 │ │ │ │ + @ instruction: 0x009f0cdc │ │ │ │ + addseq r2, pc, ip, lsl #17 │ │ │ │ + addseq r0, pc, r8, lsr #25 │ │ │ │ + addseq r2, pc, r8, asr r8 @ │ │ │ │ + addseq r0, pc, r4, ror ip @ │ │ │ │ + addseq r2, pc, r4, lsr #16 │ │ │ │ + addseq r0, pc, r0, asr #24 │ │ │ │ + @ instruction: 0x009f27f0 │ │ │ │ + addseq r0, pc, ip, lsl #24 │ │ │ │ + @ instruction: 0x009f27bc │ │ │ │ + @ instruction: 0x009f0bd8 │ │ │ │ + addseq r2, pc, r8, lsl #15 │ │ │ │ + addseq r0, pc, r4, lsr #23 │ │ │ │ + addseq r2, pc, r4, asr r7 @ │ │ │ │ + addseq r0, pc, r0, ror fp @ │ │ │ │ + addseq r2, pc, r0, lsr #14 │ │ │ │ + addseq r0, pc, ip, lsr fp @ │ │ │ │ + addseq r2, pc, ip, ror #13 │ │ │ │ + addseq r0, pc, r8, lsl #22 │ │ │ │ + @ instruction: 0x009f26b8 │ │ │ │ + @ instruction: 0x009f0ad4 │ │ │ │ + addseq r2, pc, r4, lsl #13 │ │ │ │ + addseq r0, pc, r0, lsr #21 │ │ │ │ + addseq r2, pc, r0, asr r6 @ │ │ │ │ + addseq r0, pc, ip, ror #20 │ │ │ │ + addseq r2, pc, ip, lsl r6 @ │ │ │ │ + addseq r0, pc, r8, lsr sl @ │ │ │ │ + addseq r2, pc, r8, ror #11 │ │ │ │ + addseq r0, pc, r4, lsl #20 │ │ │ │ + @ instruction: 0x009f25b4 │ │ │ │ + @ instruction: 0x009f09d0 │ │ │ │ + addseq r2, pc, r0, lsl #11 │ │ │ │ + umullseq r0, pc, ip, r9 @ │ │ │ │ + addseq r2, pc, ip, asr #10 │ │ │ │ + addseq r0, pc, r8, ror #18 │ │ │ │ + addseq r2, pc, r8, lsl r5 @ │ │ │ │ + addseq r0, pc, r4, lsr r9 @ │ │ │ │ + addseq r2, pc, r4, ror #9 │ │ │ │ + addseq r0, pc, r0, lsl #18 │ │ │ │ + @ instruction: 0x009f24b0 │ │ │ │ + addseq r0, pc, ip, asr #17 │ │ │ │ + addseq r2, pc, ip, ror r4 @ │ │ │ │ + umullseq r0, pc, r8, r8 @ │ │ │ │ + addseq r2, pc, r8, asr #8 │ │ │ │ + addseq r0, pc, r4, ror #16 │ │ │ │ + addseq r2, pc, r4, lsl r4 @ │ │ │ │ + addseq r0, pc, r0, lsr r8 @ │ │ │ │ + addseq r2, pc, r0, ror #7 │ │ │ │ + @ instruction: 0x009f07fc │ │ │ │ + addseq r2, pc, ip, lsr #7 │ │ │ │ + addseq r0, pc, r8, asr #15 │ │ │ │ + addseq r2, pc, r8, ror r3 @ │ │ │ │ + umullseq r0, pc, r4, r7 @ │ │ │ │ + addseq r2, pc, r4, asr #6 │ │ │ │ + addseq r0, pc, r0, ror #14 │ │ │ │ + addseq r2, pc, r0, lsl r3 @ │ │ │ │ + addseq r0, pc, ip, lsr #14 │ │ │ │ + @ instruction: 0x009f22dc │ │ │ │ + @ instruction: 0x009f06f8 │ │ │ │ + addseq r2, pc, r8, lsr #5 │ │ │ │ + addseq r0, pc, r4, asr #13 │ │ │ │ + addseq r2, pc, r4, ror r2 @ │ │ │ │ + umullseq r0, pc, r0, r6 @ │ │ │ │ + addseq r2, pc, r0, asr #4 │ │ │ │ + addseq r0, pc, ip, asr r6 @ │ │ │ │ + addseq r2, pc, ip, lsl #4 │ │ │ │ + addseq r0, pc, r8, lsr #12 │ │ │ │ + @ instruction: 0x009f21d8 │ │ │ │ + @ instruction: 0x009f05f4 │ │ │ │ + addseq r2, pc, r4, lsr #3 │ │ │ │ + addseq r0, pc, r0, asr #11 │ │ │ │ + addseq r2, pc, r0, ror r1 @ │ │ │ │ + addseq r0, pc, ip, lsl #11 │ │ │ │ + addseq r2, pc, ip, lsr r1 @ │ │ │ │ + addseq r0, pc, r8, asr r5 @ │ │ │ │ + addseq r2, pc, r8, lsl #2 │ │ │ │ + addseq r0, pc, r4, lsr #10 │ │ │ │ + ldrsbeq r2, [pc], r4 │ │ │ │ + @ instruction: 0x009f04f0 │ │ │ │ + addseq r2, pc, r0, lsr #1 │ │ │ │ + @ instruction: 0x009f04bc │ │ │ │ + addseq r2, pc, ip, rrx │ │ │ │ + addseq r0, pc, r8, lsl #9 │ │ │ │ + addseq r2, pc, r8, lsr r0 @ │ │ │ │ + addseq r0, pc, r4, asr r4 @ │ │ │ │ + addseq r2, pc, r4 │ │ │ │ + addseq r0, pc, r0, lsr #8 │ │ │ │ + @ instruction: 0x009f1fd0 │ │ │ │ + addseq r0, pc, ip, ror #7 │ │ │ │ + umullseq r1, pc, ip, pc @ │ │ │ │ + @ instruction: 0x009f03b8 │ │ │ │ + addseq r1, pc, r8, ror #30 │ │ │ │ + addseq r0, pc, r4, lsl #7 │ │ │ │ + addseq r1, pc, r4, lsr pc @ │ │ │ │ + addseq r0, pc, r0, asr r3 @ │ │ │ │ + addseq r1, pc, r0, lsl #30 │ │ │ │ + addseq r0, pc, ip, lsl r3 @ │ │ │ │ + addseq r1, pc, ip, asr #29 │ │ │ │ + addseq r0, pc, r8, ror #5 │ │ │ │ + umullseq r1, pc, r8, lr @ │ │ │ │ + @ instruction: 0x009f02b4 │ │ │ │ + addseq r1, pc, r4, ror #28 │ │ │ │ + addseq r0, pc, r0, lsl #5 │ │ │ │ + addseq r1, pc, r0, lsr lr @ │ │ │ │ + addseq r0, pc, ip, asr #4 │ │ │ │ + @ instruction: 0x009f1dfc │ │ │ │ + addseq r0, pc, r8, lsl r2 @ │ │ │ │ + addseq r1, pc, r8, asr #27 │ │ │ │ + addseq r0, pc, r4, ror #3 │ │ │ │ + umullseq r1, pc, r4, sp @ │ │ │ │ + @ instruction: 0x009f01b0 │ │ │ │ + addseq r1, pc, r0, ror #26 │ │ │ │ + addseq r0, pc, ip, ror r1 @ │ │ │ │ + addseq r1, pc, ip, lsr #26 │ │ │ │ + addseq r0, pc, r8, asr #2 │ │ │ │ + @ instruction: 0x009f1cf8 │ │ │ │ + addseq r0, pc, r4, lsl r1 @ │ │ │ │ + addseq r1, pc, r4, asr #25 │ │ │ │ + addseq r0, pc, r0, ror #1 │ │ │ │ + umullseq r1, pc, r0, ip @ │ │ │ │ + addseq r0, pc, ip, lsr #1 │ │ │ │ + addseq r1, pc, ip, asr ip @ │ │ │ │ + addseq r0, pc, r8, ror r0 @ │ │ │ │ + addseq r1, pc, r8, lsr #24 │ │ │ │ + addseq r0, pc, r4, asr #32 │ │ │ │ + @ instruction: 0x009f1bf4 │ │ │ │ + addseq r0, pc, r0, lsl r0 @ │ │ │ │ + addseq r1, pc, r0, asr #23 │ │ │ │ + @ instruction: 0x009effdc │ │ │ │ + addseq r1, pc, ip, lsl #23 │ │ │ │ + addseq pc, lr, r8, lsr #31 │ │ │ │ + addseq r1, pc, r8, asr fp @ │ │ │ │ + addseq pc, lr, r4, ror pc @ │ │ │ │ + addseq r1, pc, r4, lsr #22 │ │ │ │ + addseq pc, lr, r0, asr #30 │ │ │ │ + @ instruction: 0x009f1af0 │ │ │ │ + addseq pc, lr, ip, lsl #30 │ │ │ │ + @ instruction: 0x009f1abc │ │ │ │ + @ instruction: 0x009efed8 │ │ │ │ + addseq r1, pc, r8, lsl #21 │ │ │ │ + addseq pc, lr, r4, lsr #29 │ │ │ │ + addseq r1, pc, r4, asr sl @ │ │ │ │ + addseq pc, lr, r0, ror lr @ │ │ │ │ + addseq r1, pc, r0, lsr #20 │ │ │ │ + addseq pc, lr, ip, lsr lr @ │ │ │ │ + addseq r1, pc, ip, ror #19 │ │ │ │ + addseq pc, lr, r8, lsl #28 │ │ │ │ + @ instruction: 0x009f19b8 │ │ │ │ + @ instruction: 0x009efdd4 │ │ │ │ + addseq r1, pc, r4, lsl #19 │ │ │ │ + addseq pc, lr, r0, lsr #27 │ │ │ │ + addseq r1, pc, r0, asr r9 @ │ │ │ │ + addseq pc, lr, ip, ror #26 │ │ │ │ + addseq r1, pc, ip, lsl r9 @ │ │ │ │ + addseq pc, lr, r8, lsr sp @ │ │ │ │ + addseq r1, pc, r8, ror #17 │ │ │ │ + addseq pc, lr, r4, lsl #26 │ │ │ │ + @ instruction: 0x009f18b4 │ │ │ │ + @ instruction: 0x009efcd0 │ │ │ │ + addseq r1, pc, r0, lsl #17 │ │ │ │ + umullseq pc, lr, ip, ip @ │ │ │ │ + addseq r1, pc, ip, asr #16 │ │ │ │ + addseq pc, lr, r8, ror #24 │ │ │ │ + addseq r1, pc, r8, lsl r8 @ │ │ │ │ + addseq pc, lr, r4, lsr ip @ │ │ │ │ + addseq r1, pc, r4, ror #15 │ │ │ │ + addseq pc, lr, r0, lsl #24 │ │ │ │ + ldr r0, [pc, #-828] @ 3a6624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 3a65dc │ │ │ │ + ldr r0, [pc, #-836] @ 3a6628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 3a65e0 │ │ │ │ + ldr r0, [pc, #-844] @ 3a662c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 3a65e4 │ │ │ │ + ldr r0, [pc, #-852] @ 3a6630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 3a65e8 │ │ │ │ + ldr r0, [pc, #-860] @ 3a6634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 3a65ec │ │ │ │ + ldr r0, [pc, #-868] @ 3a6638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 3a65f0 │ │ │ │ + ldr r0, [pc, #-876] @ 3a663c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 3a65f4 │ │ │ │ + ldr r0, [pc, #-884] @ 3a6640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 3a65f8 │ │ │ │ + ldr r0, [pc, #-892] @ 3a6644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 3a65fc │ │ │ │ + ldr r0, [pc, #-900] @ 3a6648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 3a6600 │ │ │ │ + ldr r0, [pc, #-908] @ 3a664c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 3a6604 │ │ │ │ + ldr r0, [pc, #-916] @ 3a6650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3a6608 │ │ │ │ + ldr r0, [pc, #-924] @ 3a6654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3a660c │ │ │ │ + ldr r0, [pc, #-932] @ 3a6658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3a6610 │ │ │ │ + ldr r0, [pc, #-940] @ 3a665c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3a6614 │ │ │ │ + ldr r0, [pc, #-948] @ 3a6660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3a6618 │ │ │ │ + ldr r0, [pc, #-956] @ 3a6664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3a661c │ │ │ │ + ldr r0, [pc, #-964] @ 3a6668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3a6620 │ │ │ │ + ldr r0, [pc, #-972] @ 3a666c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 3a6624 │ │ │ │ + ldr r0, [pc, #-980] @ 3a6670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 3a6628 │ │ │ │ + ldr r0, [pc, #-988] @ 3a6674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 3a662c │ │ │ │ + ldr r0, [pc, #-996] @ 3a6678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 3a6630 │ │ │ │ + ldr r0, [pc, #-1004] @ 3a667c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 3a6634 │ │ │ │ + ldr r0, [pc, #-1012] @ 3a6680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 3a6638 │ │ │ │ + ldr r0, [pc, #-1020] @ 3a6684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 3a663c │ │ │ │ + ldr r0, [pc, #-1028] @ 3a6688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 3a6640 │ │ │ │ + ldr r0, [pc, #-1036] @ 3a668c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 3a6644 │ │ │ │ + ldr r0, [pc, #-1044] @ 3a6690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 3a6648 │ │ │ │ + ldr r0, [pc, #-1052] @ 3a6694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 3a664c │ │ │ │ + ldr r0, [pc, #-1060] @ 3a6698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 3a6650 │ │ │ │ + ldr r0, [pc, #-1068] @ 3a669c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 3a6654 │ │ │ │ + ldr r0, [pc, #-1076] @ 3a66a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 3a6658 │ │ │ │ + ldr r0, [pc, #-1084] @ 3a66a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 3a665c │ │ │ │ + ldr r0, [pc, #-1092] @ 3a66a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 3a6660 │ │ │ │ + ldr r0, [pc, #-1100] @ 3a66ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 3a6664 │ │ │ │ + ldr r0, [pc, #-1108] @ 3a66b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 3a6668 │ │ │ │ + ldr r0, [pc, #-1116] @ 3a66b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 3a666c │ │ │ │ + ldr r0, [pc, #-1124] @ 3a66b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 3a6670 │ │ │ │ + ldr r0, [pc, #-1132] @ 3a66bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 3a6674 │ │ │ │ + ldr r0, [pc, #-1140] @ 3a66c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 3a6678 │ │ │ │ + ldr r0, [pc, #-1148] @ 3a66c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 3a667c │ │ │ │ + ldr r0, [pc, #-1156] @ 3a66c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 3a6680 │ │ │ │ + ldr r0, [pc, #-1164] @ 3a66cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 3a6684 │ │ │ │ + ldr r0, [pc, #-1172] @ 3a66d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 3a6688 │ │ │ │ + ldr r0, [pc, #-1180] @ 3a66d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 3a668c │ │ │ │ + ldr r0, [pc, #-1188] @ 3a66d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 3a6690 │ │ │ │ + ldr r0, [pc, #-1196] @ 3a66dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 3a6694 │ │ │ │ + ldr r0, [pc, #-1204] @ 3a66e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 3a6698 │ │ │ │ + ldr r0, [pc, #-1212] @ 3a66e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 3a669c │ │ │ │ + ldr r0, [pc, #-1220] @ 3a66e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 3a66a0 │ │ │ │ + ldr r0, [pc, #-1228] @ 3a66ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 3a66a4 │ │ │ │ + ldr r0, [pc, #-1236] @ 3a66f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 3a66a8 │ │ │ │ + ldr r0, [pc, #-1244] @ 3a66f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 3a66ac │ │ │ │ + ldr r0, [pc, #-1252] @ 3a66f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 3a66b0 │ │ │ │ + ldr r0, [pc, #-1260] @ 3a66fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 3a66b4 │ │ │ │ + ldr r0, [pc, #-1268] @ 3a6700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 3a66b8 │ │ │ │ + ldr r0, [pc, #-1276] @ 3a6704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 3a66bc │ │ │ │ + ldr r0, [pc, #-1284] @ 3a6708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 3a66c0 │ │ │ │ + ldr r0, [pc, #-1292] @ 3a670c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 3a66c4 │ │ │ │ + ldr r0, [pc, #-1300] @ 3a6710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 3a66c8 │ │ │ │ + ldr r0, [pc, #-1308] @ 3a6714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 3a66cc │ │ │ │ + ldr r0, [pc, #-1316] @ 3a6718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 3a66d0 │ │ │ │ + ldr r0, [pc, #-1324] @ 3a671c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 3a66d4 │ │ │ │ + ldr r0, [pc, #-1332] @ 3a6720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 3a66d8 │ │ │ │ + ldr r0, [pc, #-1340] @ 3a6724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 3a66dc │ │ │ │ + ldr r0, [pc, #-1348] @ 3a6728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 3a66e0 │ │ │ │ + ldr r0, [pc, #-1356] @ 3a672c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 3a66e4 │ │ │ │ + ldr r0, [pc, #-1364] @ 3a6730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 3a66e8 │ │ │ │ + ldr r0, [pc, #-1372] @ 3a6734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 3a66ec │ │ │ │ + ldr r0, [pc, #-1380] @ 3a6738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 3a66f0 │ │ │ │ + ldr r0, [pc, #-1388] @ 3a673c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 3a66f4 │ │ │ │ + ldr r0, [pc, #-1396] @ 3a6740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 3a66f8 │ │ │ │ + ldr r0, [pc, #-1404] @ 3a6744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 3a66fc │ │ │ │ + ldr r0, [pc, #-1412] @ 3a6748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 3a6700 │ │ │ │ + ldr r0, [pc, #-1420] @ 3a674c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 3a6704 │ │ │ │ + ldr r0, [pc, #-1428] @ 3a6750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3a6708 │ │ │ │ + ldr r0, [pc, #-1436] @ 3a6754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3a670c │ │ │ │ + ldr r0, [pc, #-1444] @ 3a6758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3a6710 │ │ │ │ + ldr r0, [pc, #-1452] @ 3a675c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3a6714 │ │ │ │ + ldr r0, [pc, #-1460] @ 3a6760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3a6718 │ │ │ │ + ldr r0, [pc, #-1468] @ 3a6764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3a671c │ │ │ │ + ldr r0, [pc, #-1476] @ 3a6768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3a6720 │ │ │ │ + ldr r0, [pc, #-1484] @ 3a676c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 3a6724 │ │ │ │ + ldr r0, [pc, #-1492] @ 3a6770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 3a6728 │ │ │ │ + ldr r0, [pc, #-1500] @ 3a6774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 3a672c │ │ │ │ + ldr r0, [pc, #-1508] @ 3a6778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 3a6730 │ │ │ │ + ldr r0, [pc, #-1516] @ 3a677c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3a6734 │ │ │ │ + ldr r0, [pc, #-1524] @ 3a6780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3a6738 │ │ │ │ + ldr r0, [pc, #-1532] @ 3a6784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 3a673c │ │ │ │ + ldr r0, [pc, #-1540] @ 3a6788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 3a6740 │ │ │ │ + ldr r0, [pc, #-1548] @ 3a678c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 3a6744 │ │ │ │ + ldr r0, [pc, #-1556] @ 3a6790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 3a6748 │ │ │ │ + ldr r0, [pc, #-1564] @ 3a6794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 3a674c │ │ │ │ + ldr r0, [pc, #-1572] @ 3a6798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 3a6750 │ │ │ │ + ldr r0, [pc, #-1580] @ 3a679c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 3a6754 │ │ │ │ + ldr r0, [pc, #-1588] @ 3a67a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 3a6758 │ │ │ │ + ldr r0, [pc, #-1596] @ 3a67a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 3a675c │ │ │ │ + ldr r0, [pc, #-1604] @ 3a67a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 3a6760 │ │ │ │ + ldr r0, [pc, #-1612] @ 3a67ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 3a6764 │ │ │ │ + ldr r0, [pc, #-1620] @ 3a67b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 3a6768 │ │ │ │ + ldr r0, [pc, #-1628] @ 3a67b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 3a676c │ │ │ │ + ldr r0, [pc, #-1636] @ 3a67b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 3a6770 │ │ │ │ + ldr r0, [pc, #-1644] @ 3a67bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 3a6774 │ │ │ │ + ldr r0, [pc, #-1652] @ 3a67c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 3a6778 │ │ │ │ + ldr r0, [pc, #-1660] @ 3a67c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 3a677c │ │ │ │ + ldr r0, [pc, #-1668] @ 3a67c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 3a6780 │ │ │ │ + ldr r0, [pc, #-1676] @ 3a67cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 3a6784 │ │ │ │ + ldr r0, [pc, #-1684] @ 3a67d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 3a6788 │ │ │ │ + ldr r0, [pc, #-1692] @ 3a67d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 3a678c │ │ │ │ + ldr r0, [pc, #-1700] @ 3a67d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 3a6790 │ │ │ │ + ldr r0, [pc, #-1708] @ 3a67dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 3a6794 │ │ │ │ + ldr r0, [pc, #-1716] @ 3a67e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 3a6798 │ │ │ │ + ldr r0, [pc, #-1724] @ 3a67e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 3a679c │ │ │ │ + ldr r0, [pc, #-1732] @ 3a67e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 3a67a0 │ │ │ │ + ldr r0, [pc, #-1740] @ 3a67ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 3a67a4 │ │ │ │ + ldr r0, [pc, #-1748] @ 3a67f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 3a67a8 │ │ │ │ + ldr r0, [pc, #-1756] @ 3a67f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 3a67ac │ │ │ │ + ldr r0, [pc, #-1764] @ 3a67f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 3a67b0 │ │ │ │ + ldr r0, [pc, #-1772] @ 3a67fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 3a67b4 │ │ │ │ + ldr r0, [pc, #-1780] @ 3a6800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 3a67b8 │ │ │ │ + ldr r0, [pc, #-1788] @ 3a6804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 3a67bc │ │ │ │ + ldr r0, [pc, #-1796] @ 3a6808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 3a67c0 │ │ │ │ + ldr r0, [pc, #-1804] @ 3a680c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 3a67c4 │ │ │ │ + ldr r0, [pc, #-1812] @ 3a6810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 3a67c8 │ │ │ │ + ldr r0, [pc, #-1820] @ 3a6814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 3a67cc │ │ │ │ + ldr r0, [pc, #-1828] @ 3a6818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 3a67d0 │ │ │ │ + ldr r0, [pc, #-1836] @ 3a681c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 3a67d4 │ │ │ │ + ldr r0, [pc, #-1844] @ 3a6820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 3a67d8 │ │ │ │ + ldr r0, [pc, #-1852] @ 3a6824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 3a67dc │ │ │ │ + ldr r0, [pc, #-1860] @ 3a6828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 3a67e0 │ │ │ │ + ldr r0, [pc, #-1868] @ 3a682c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 3a67e4 │ │ │ │ + ldr r0, [pc, #-1876] @ 3a6830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 3a67e8 │ │ │ │ + ldr r0, [pc, #-1884] @ 3a6834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 3a67ec │ │ │ │ + ldr r0, [pc, #-1892] @ 3a6838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 3a67f0 │ │ │ │ + ldr r0, [pc, #-1900] @ 3a683c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 3a67f4 │ │ │ │ + ldr r0, [pc, #-1908] @ 3a6840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 3a67f8 │ │ │ │ + ldr r0, [pc, #-1916] @ 3a6844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 3a67fc │ │ │ │ + ldr r0, [pc, #-1924] @ 3a6848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 3a6800 │ │ │ │ + ldr r0, [pc, #-1932] @ 3a684c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 3a6804 │ │ │ │ + ldr r0, [pc, #-1940] @ 3a6850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3a6808 │ │ │ │ + ldr r0, [pc, #-1948] @ 3a6854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3a680c │ │ │ │ + ldr r0, [pc, #-1956] @ 3a6858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3a6810 │ │ │ │ + ldr r0, [pc, #-1964] @ 3a685c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3a6814 │ │ │ │ + ldr r0, [pc, #-1972] @ 3a6860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3a6818 │ │ │ │ + ldr r0, [pc, #-1980] @ 3a6864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3a681c │ │ │ │ + ldr r0, [pc, #-1988] @ 3a6868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3a6820 │ │ │ │ + ldr r0, [pc, #-1996] @ 3a686c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 3a6824 │ │ │ │ + ldr r0, [pc, #-2004] @ 3a6870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 3a6828 │ │ │ │ + ldr r0, [pc, #-2012] @ 3a6874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3a682c │ │ │ │ + ldr r0, [pc, #-2020] @ 3a6878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3a6830 │ │ │ │ + ldr r0, [pc, #-2028] @ 3a687c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3a6834 │ │ │ │ + ldr r0, [pc, #-2036] @ 3a6880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3a6838 │ │ │ │ + ldr r0, [pc, #-2044] @ 3a6884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3a683c │ │ │ │ + ldr r0, [pc, #-2052] @ 3a6888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3a6840 │ │ │ │ + ldr r0, [pc, #-2060] @ 3a688c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3a6844 │ │ │ │ + ldr r0, [pc, #-2068] @ 3a6890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3a6848 │ │ │ │ + ldr r0, [pc, #-2076] @ 3a6894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3a684c │ │ │ │ + ldr r0, [pc, #-2084] @ 3a6898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3a6850 │ │ │ │ + ldr r0, [pc, #-2092] @ 3a689c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 3a6854 │ │ │ │ + ldr r0, [pc, #-2100] @ 3a68a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 3a6858 │ │ │ │ + ldr r0, [pc, #-2108] @ 3a68a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 3a685c │ │ │ │ + ldr r0, [pc, #-2116] @ 3a68a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 3a6860 │ │ │ │ + ldr r0, [pc, #-2124] @ 3a68ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3a6864 │ │ │ │ + ldr r0, [pc, #-2132] @ 3a68b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 3a6868 │ │ │ │ + ldr r0, [pc, #-2140] @ 3a68b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 3a686c │ │ │ │ + ldr r0, [pc, #-2148] @ 3a68b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 3a6870 │ │ │ │ + ldr r0, [pc, #-2156] @ 3a68bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 3a6874 │ │ │ │ + ldr r0, [pc, #-2164] @ 3a68c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 3a6878 │ │ │ │ + ldr r0, [pc, #-2172] @ 3a68c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 3a687c │ │ │ │ + ldr r0, [pc, #-2180] @ 3a68c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 3a6880 │ │ │ │ + ldr r0, [pc, #-2188] @ 3a68cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 3a6884 │ │ │ │ + ldr r0, [pc, #-2196] @ 3a68d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 3a6888 │ │ │ │ + ldr r0, [pc, #-2204] @ 3a68d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 3a688c │ │ │ │ + ldr r0, [pc, #-2212] @ 3a68d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 3a6890 │ │ │ │ + ldr r0, [pc, #-2220] @ 3a68dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 3a6894 │ │ │ │ + ldr r0, [pc, #-2228] @ 3a68e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 3a6898 │ │ │ │ + ldr r0, [pc, #-2236] @ 3a68e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 3a689c │ │ │ │ + ldr r0, [pc, #-2244] @ 3a68e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 3a68a0 │ │ │ │ + ldr r0, [pc, #-2252] @ 3a68ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 3a68a4 │ │ │ │ + ldr r0, [pc, #-2260] @ 3a68f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 3a68a8 │ │ │ │ + ldr r0, [pc, #-2268] @ 3a68f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 3a68ac │ │ │ │ + ldr r0, [pc, #-2276] @ 3a68f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 3a68b0 │ │ │ │ + ldr r0, [pc, #-2284] @ 3a68fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 3a68b4 │ │ │ │ + ldr r0, [pc, #-2292] @ 3a6900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 3a68b8 │ │ │ │ + ldr r0, [pc, #-2300] @ 3a6904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 3a68bc │ │ │ │ + ldr r0, [pc, #-2308] @ 3a6908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 3a68c0 │ │ │ │ + ldr r0, [pc, #-2316] @ 3a690c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 3a68c4 │ │ │ │ + ldr r0, [pc, #-2324] @ 3a6910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 3a68c8 │ │ │ │ + ldr r0, [pc, #-2332] @ 3a6914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 3a68cc │ │ │ │ + ldr r0, [pc, #-2340] @ 3a6918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 3a68d0 │ │ │ │ + ldr r0, [pc, #-2348] @ 3a691c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 3a68d4 │ │ │ │ + ldr r0, [pc, #-2356] @ 3a6920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 3a68d8 │ │ │ │ + ldr r0, [pc, #-2364] @ 3a6924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 3a68dc │ │ │ │ + ldr r0, [pc, #-2372] @ 3a6928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 3a68e0 │ │ │ │ + ldr r0, [pc, #-2380] @ 3a692c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 3a68e4 │ │ │ │ + ldr r0, [pc, #-2388] @ 3a6930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 3a68e8 │ │ │ │ + ldr r0, [pc, #-2396] @ 3a6934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 3a68ec │ │ │ │ + ldr r0, [pc, #-2404] @ 3a6938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 3a68f0 │ │ │ │ + ldr r0, [pc, #-2412] @ 3a693c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 3a68f4 │ │ │ │ + ldr r0, [pc, #-2420] @ 3a6940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 3a68f8 │ │ │ │ + ldr r0, [pc, #-2428] @ 3a6944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 3a68fc │ │ │ │ + ldr r0, [pc, #-2436] @ 3a6948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 3a6900 │ │ │ │ + ldr r0, [pc, #-2444] @ 3a694c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 3a6904 │ │ │ │ + ldr r0, [pc, #-2452] @ 3a6950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 3a6908 │ │ │ │ + ldr r0, [pc, #-2460] @ 3a6954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 3a7c38 │ │ │ │ + ldr r0, [pc, #2440] @ 3a7c84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 3a7c3c │ │ │ │ + ldr r0, [pc, #2432] @ 3a7c88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 3a7c40 │ │ │ │ + ldr r0, [pc, #2424] @ 3a7c8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 3a7c44 │ │ │ │ + ldr r0, [pc, #2416] @ 3a7c90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 3a7c48 │ │ │ │ + ldr r0, [pc, #2408] @ 3a7c94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 3a7c4c │ │ │ │ + ldr r0, [pc, #2400] @ 3a7c98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 3a7c50 │ │ │ │ + ldr r0, [pc, #2392] @ 3a7c9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 3a7c54 │ │ │ │ + ldr r0, [pc, #2384] @ 3a7ca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3a7c58 │ │ │ │ + ldr r0, [pc, #2376] @ 3a7ca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3a7c5c │ │ │ │ + ldr r0, [pc, #2368] @ 3a7ca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3a7c60 │ │ │ │ + ldr r0, [pc, #2360] @ 3a7cac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3a7c64 │ │ │ │ + ldr r0, [pc, #2352] @ 3a7cb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 3a7c68 │ │ │ │ + ldr r0, [pc, #2344] @ 3a7cb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 3a7c6c │ │ │ │ + ldr r0, [pc, #2336] @ 3a7cb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 3a7c70 │ │ │ │ + ldr r0, [pc, #2328] @ 3a7cbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 3a7c74 │ │ │ │ + ldr r0, [pc, #2320] @ 3a7cc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 3a7c78 │ │ │ │ + ldr r0, [pc, #2312] @ 3a7cc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 3a7c7c │ │ │ │ + ldr r0, [pc, #2304] @ 3a7cc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 3a7c80 │ │ │ │ + ldr r0, [pc, #2296] @ 3a7ccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 3a7c84 │ │ │ │ + ldr r0, [pc, #2288] @ 3a7cd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 3a7c88 │ │ │ │ + ldr r0, [pc, #2280] @ 3a7cd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 3a7c8c │ │ │ │ + ldr r0, [pc, #2272] @ 3a7cd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 3a7c90 │ │ │ │ + ldr r0, [pc, #2264] @ 3a7cdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 3a7c94 │ │ │ │ + ldr r0, [pc, #2256] @ 3a7ce0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 3a7c98 │ │ │ │ + ldr r0, [pc, #2248] @ 3a7ce4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 3a7c9c │ │ │ │ + ldr r0, [pc, #2240] @ 3a7ce8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 3a7ca0 │ │ │ │ + ldr r0, [pc, #2232] @ 3a7cec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 3a7ca4 │ │ │ │ + ldr r0, [pc, #2224] @ 3a7cf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 3a7ca8 │ │ │ │ + ldr r0, [pc, #2216] @ 3a7cf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 3a7cac │ │ │ │ + ldr r0, [pc, #2208] @ 3a7cf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 3a7cb0 │ │ │ │ + ldr r0, [pc, #2200] @ 3a7cfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 3a7cb4 │ │ │ │ + ldr r0, [pc, #2192] @ 3a7d00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 3a7cb8 │ │ │ │ + ldr r0, [pc, #2184] @ 3a7d04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 3a7cbc │ │ │ │ + ldr r0, [pc, #2176] @ 3a7d08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 3a7cc0 │ │ │ │ + ldr r0, [pc, #2168] @ 3a7d0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 3a7cc4 │ │ │ │ + ldr r0, [pc, #2160] @ 3a7d10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 3a7cc8 │ │ │ │ + ldr r0, [pc, #2152] @ 3a7d14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 3a7ccc │ │ │ │ + ldr r0, [pc, #2144] @ 3a7d18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 3a7cd0 │ │ │ │ + ldr r0, [pc, #2136] @ 3a7d1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 3a7cd4 │ │ │ │ + ldr r0, [pc, #2128] @ 3a7d20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 3a7cd8 │ │ │ │ + ldr r0, [pc, #2120] @ 3a7d24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 3a7cdc │ │ │ │ + ldr r0, [pc, #2112] @ 3a7d28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 3a7ce0 │ │ │ │ + ldr r0, [pc, #2104] @ 3a7d2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 3a7ce4 │ │ │ │ + ldr r0, [pc, #2096] @ 3a7d30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 3a7ce8 │ │ │ │ + ldr r0, [pc, #2088] @ 3a7d34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 3a7cec │ │ │ │ + ldr r0, [pc, #2080] @ 3a7d38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 3a7cf0 │ │ │ │ + ldr r0, [pc, #2072] @ 3a7d3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 3a7cf4 │ │ │ │ + ldr r0, [pc, #2064] @ 3a7d40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 3a7cf8 │ │ │ │ + ldr r0, [pc, #2056] @ 3a7d44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 3a7cfc │ │ │ │ + ldr r0, [pc, #2048] @ 3a7d48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 3a7d00 │ │ │ │ + ldr r0, [pc, #2040] @ 3a7d4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 3a7d04 │ │ │ │ + ldr r0, [pc, #2032] @ 3a7d50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 3a7d08 │ │ │ │ + ldr r0, [pc, #2024] @ 3a7d54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 3a7d0c │ │ │ │ + ldr r0, [pc, #2016] @ 3a7d58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 3a7d10 │ │ │ │ + ldr r0, [pc, #2008] @ 3a7d5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 3a7d14 │ │ │ │ + ldr r0, [pc, #2000] @ 3a7d60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 3a7d18 │ │ │ │ + ldr r0, [pc, #1992] @ 3a7d64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 3a7d1c │ │ │ │ + ldr r0, [pc, #1984] @ 3a7d68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3a7d20 │ │ │ │ + ldr r0, [pc, #1976] @ 3a7d6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3a7d24 │ │ │ │ + ldr r0, [pc, #1968] @ 3a7d70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 3a7d28 │ │ │ │ + ldr r0, [pc, #1960] @ 3a7d74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3a7d2c │ │ │ │ + ldr r0, [pc, #1952] @ 3a7d78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3a7d30 │ │ │ │ + ldr r0, [pc, #1944] @ 3a7d7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3a7d34 │ │ │ │ + ldr r0, [pc, #1936] @ 3a7d80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3a7d38 │ │ │ │ + ldr r0, [pc, #1928] @ 3a7d84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 3a7d3c │ │ │ │ + ldr r0, [pc, #1920] @ 3a7d88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 3a7d40 │ │ │ │ + ldr r0, [pc, #1912] @ 3a7d8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 3a7d44 │ │ │ │ + ldr r0, [pc, #1904] @ 3a7d90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 3a7d48 │ │ │ │ + ldr r0, [pc, #1896] @ 3a7d94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 3a7d4c │ │ │ │ + ldr r0, [pc, #1888] @ 3a7d98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3a7d50 │ │ │ │ + ldr r0, [pc, #1880] @ 3a7d9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3a7d54 │ │ │ │ + ldr r0, [pc, #1872] @ 3a7da0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3a7d58 │ │ │ │ + ldr r0, [pc, #1864] @ 3a7da4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 3a7d5c │ │ │ │ + ldr r0, [pc, #1856] @ 3a7da8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 3a7d60 │ │ │ │ + ldr r0, [pc, #1848] @ 3a7dac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 3a7d64 │ │ │ │ + ldr r0, [pc, #1840] @ 3a7db0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 3a7d68 │ │ │ │ + ldr r0, [pc, #1832] @ 3a7db4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 3a7d6c │ │ │ │ + ldr r0, [pc, #1824] @ 3a7db8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 3a7d70 │ │ │ │ + ldr r0, [pc, #1816] @ 3a7dbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 3a7d74 │ │ │ │ + ldr r0, [pc, #1808] @ 3a7dc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 3a7d78 │ │ │ │ + ldr r0, [pc, #1800] @ 3a7dc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 3a7d7c │ │ │ │ + ldr r0, [pc, #1792] @ 3a7dc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 3a7d80 │ │ │ │ + ldr r0, [pc, #1784] @ 3a7dcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 3a7d84 │ │ │ │ + ldr r0, [pc, #1776] @ 3a7dd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 3a7d88 │ │ │ │ + ldr r0, [pc, #1768] @ 3a7dd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 3a7d8c │ │ │ │ + ldr r0, [pc, #1760] @ 3a7dd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 3a7d90 │ │ │ │ + ldr r0, [pc, #1752] @ 3a7ddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 3a7d94 │ │ │ │ + ldr r0, [pc, #1744] @ 3a7de0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 3a7d98 │ │ │ │ + ldr r0, [pc, #1736] @ 3a7de4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 3a7d9c │ │ │ │ + ldr r0, [pc, #1728] @ 3a7de8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 3a7da0 │ │ │ │ + ldr r0, [pc, #1720] @ 3a7dec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 3a7da4 │ │ │ │ + ldr r0, [pc, #1712] @ 3a7df0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3a7da8 │ │ │ │ + ldr r0, [pc, #1704] @ 3a7df4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3a7dac │ │ │ │ + ldr r0, [pc, #1696] @ 3a7df8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3a7db0 │ │ │ │ + ldr r0, [pc, #1688] @ 3a7dfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3a7db4 │ │ │ │ + ldr r0, [pc, #1680] @ 3a7e00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3a7db8 │ │ │ │ + ldr r0, [pc, #1672] @ 3a7e04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3a7dbc │ │ │ │ + ldr r0, [pc, #1664] @ 3a7e08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3a7dc0 │ │ │ │ + ldr r0, [pc, #1656] @ 3a7e0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3a7dc4 │ │ │ │ + ldr r0, [pc, #1648] @ 3a7e10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3a7dc8 │ │ │ │ + ldr r0, [pc, #1640] @ 3a7e14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3a7dcc │ │ │ │ + ldr r0, [pc, #1632] @ 3a7e18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3a7dd0 │ │ │ │ + ldr r0, [pc, #1624] @ 3a7e1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3a7dd4 │ │ │ │ + ldr r0, [pc, #1616] @ 3a7e20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 3a7dd8 │ │ │ │ + ldr r0, [pc, #1608] @ 3a7e24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3a7ddc │ │ │ │ + ldr r0, [pc, #1600] @ 3a7e28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3a7de0 │ │ │ │ + ldr r0, [pc, #1592] @ 3a7e2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3a7de4 │ │ │ │ + ldr r0, [pc, #1584] @ 3a7e30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3a7de8 │ │ │ │ + ldr r0, [pc, #1576] @ 3a7e34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3a7dec │ │ │ │ + ldr r0, [pc, #1568] @ 3a7e38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3a7df0 │ │ │ │ + ldr r0, [pc, #1560] @ 3a7e3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3a7df4 │ │ │ │ + ldr r0, [pc, #1552] @ 3a7e40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 3a7df8 │ │ │ │ + ldr r0, [pc, #1544] @ 3a7e44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3a7dfc │ │ │ │ + ldr r0, [pc, #1536] @ 3a7e48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3a7e00 │ │ │ │ + ldr r0, [pc, #1528] @ 3a7e4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3a7e04 │ │ │ │ + ldr r0, [pc, #1520] @ 3a7e50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 3a7e08 │ │ │ │ + ldr r0, [pc, #1512] @ 3a7e54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 3a7e0c │ │ │ │ + ldr r0, [pc, #1504] @ 3a7e58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 3a7e10 │ │ │ │ + ldr r0, [pc, #1496] @ 3a7e5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 3a7e14 │ │ │ │ + ldr r0, [pc, #1488] @ 3a7e60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 3a7e18 │ │ │ │ + ldr r0, [pc, #1480] @ 3a7e64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 3a7e1c │ │ │ │ + ldr r0, [pc, #1472] @ 3a7e68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3a7e20 │ │ │ │ + ldr r0, [pc, #1464] @ 3a7e6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3a7e24 │ │ │ │ + ldr r0, [pc, #1456] @ 3a7e70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 3a7e28 │ │ │ │ + ldr r0, [pc, #1448] @ 3a7e74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3a7e2c │ │ │ │ + ldr r0, [pc, #1440] @ 3a7e78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3a7e30 │ │ │ │ + ldr r0, [pc, #1432] @ 3a7e7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3a7e34 │ │ │ │ + ldr r0, [pc, #1424] @ 3a7e80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3a7e38 │ │ │ │ + ldr r0, [pc, #1416] @ 3a7e84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 3a7e3c │ │ │ │ + ldr r0, [pc, #1408] @ 3a7e88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 3a7e40 │ │ │ │ + ldr r0, [pc, #1400] @ 3a7e8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 3a7e44 │ │ │ │ + ldr r0, [pc, #1392] @ 3a7e90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 3a7e48 │ │ │ │ + ldr r0, [pc, #1384] @ 3a7e94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 3a7e4c │ │ │ │ + ldr r0, [pc, #1376] @ 3a7e98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3a7e50 │ │ │ │ + ldr r0, [pc, #1368] @ 3a7e9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3a7e54 │ │ │ │ + ldr r0, [pc, #1360] @ 3a7ea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3a7e58 │ │ │ │ + ldr r0, [pc, #1352] @ 3a7ea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 3a7e5c │ │ │ │ + ldr r0, [pc, #1344] @ 3a7ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 3a7e60 │ │ │ │ + ldr r0, [pc, #1336] @ 3a7eac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 3a7e64 │ │ │ │ + ldr r0, [pc, #1328] @ 3a7eb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 3a7e68 │ │ │ │ + ldr r0, [pc, #1320] @ 3a7eb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 3a7e6c │ │ │ │ + ldr r0, [pc, #1312] @ 3a7eb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 3a7e70 │ │ │ │ + ldr r0, [pc, #1304] @ 3a7ebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 3a7e74 │ │ │ │ + ldr r0, [pc, #1296] @ 3a7ec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3a7e78 │ │ │ │ + ldr r0, [pc, #1288] @ 3a7ec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3a7e7c │ │ │ │ + ldr r0, [pc, #1280] @ 3a7ec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 3a7e80 │ │ │ │ + ldr r0, [pc, #1272] @ 3a7ecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 3a7e84 │ │ │ │ + ldr r0, [pc, #1264] @ 3a7ed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 3a7e88 │ │ │ │ + ldr r0, [pc, #1256] @ 3a7ed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 3a7e8c │ │ │ │ + ldr r0, [pc, #1248] @ 3a7ed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 3a7e90 │ │ │ │ + ldr r0, [pc, #1240] @ 3a7edc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 3a7e94 │ │ │ │ + ldr r0, [pc, #1232] @ 3a7ee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 3a7e98 │ │ │ │ + ldr r0, [pc, #1224] @ 3a7ee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3a7e9c │ │ │ │ + ldr r0, [pc, #1216] @ 3a7ee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3a7ea0 │ │ │ │ + ldr r0, [pc, #1208] @ 3a7eec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3a7ea4 │ │ │ │ + ldr r0, [pc, #1200] @ 3a7ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3a7ea8 │ │ │ │ + ldr r0, [pc, #1192] @ 3a7ef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3a7eac │ │ │ │ + ldr r0, [pc, #1184] @ 3a7ef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3a7eb0 │ │ │ │ + ldr r0, [pc, #1176] @ 3a7efc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3a7eb4 │ │ │ │ + ldr r0, [pc, #1168] @ 3a7f00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3a7eb8 │ │ │ │ + ldr r0, [pc, #1160] @ 3a7f04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3a7ebc │ │ │ │ + ldr r0, [pc, #1152] @ 3a7f08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3a7ec0 │ │ │ │ + ldr r0, [pc, #1144] @ 3a7f0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3a7ec4 │ │ │ │ + ldr r0, [pc, #1136] @ 3a7f10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3a7ec8 │ │ │ │ + ldr r0, [pc, #1128] @ 3a7f14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3a7ecc │ │ │ │ + ldr r0, [pc, #1120] @ 3a7f18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3a7ed0 │ │ │ │ + ldr r0, [pc, #1112] @ 3a7f1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3a7ed4 │ │ │ │ + ldr r0, [pc, #1104] @ 3a7f20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3a7ed8 │ │ │ │ + ldr r0, [pc, #1096] @ 3a7f24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3a7edc │ │ │ │ + ldr r0, [pc, #1088] @ 3a7f28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3a7ee0 │ │ │ │ + ldr r0, [pc, #1080] @ 3a7f2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3a7ee4 │ │ │ │ + ldr r0, [pc, #1072] @ 3a7f30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3a7ee8 │ │ │ │ + ldr r0, [pc, #1064] @ 3a7f34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3a7eec │ │ │ │ + ldr r0, [pc, #1056] @ 3a7f38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3a7ef0 │ │ │ │ + ldr r0, [pc, #1048] @ 3a7f3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3a7ef4 │ │ │ │ + ldr r0, [pc, #1040] @ 3a7f40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3a7ef8 │ │ │ │ + ldr r0, [pc, #1032] @ 3a7f44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3a7efc │ │ │ │ + ldr r0, [pc, #1024] @ 3a7f48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3a7f00 │ │ │ │ + ldr r0, [pc, #1016] @ 3a7f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3a7f04 │ │ │ │ + ldr r0, [pc, #1008] @ 3a7f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 3a7f08 │ │ │ │ + ldr r0, [pc, #1000] @ 3a7f54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 3a7f0c │ │ │ │ + ldr r0, [pc, #992] @ 3a7f58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 3a7f10 │ │ │ │ + ldr r0, [pc, #984] @ 3a7f5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 3a7f14 │ │ │ │ + ldr r0, [pc, #976] @ 3a7f60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 3a7f18 │ │ │ │ + ldr r0, [pc, #968] @ 3a7f64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 3a7f1c │ │ │ │ + ldr r0, [pc, #960] @ 3a7f68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 3a7f20 │ │ │ │ + ldr r0, [pc, #952] @ 3a7f6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 3a7f24 │ │ │ │ + ldr r0, [pc, #944] @ 3a7f70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 3a7f28 │ │ │ │ + ldr r0, [pc, #936] @ 3a7f74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 3a7f2c │ │ │ │ + ldr r0, [pc, #928] @ 3a7f78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 3a7f30 │ │ │ │ + ldr r0, [pc, #920] @ 3a7f7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 3a7f34 │ │ │ │ + ldr r0, [pc, #912] @ 3a7f80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 3a7f38 │ │ │ │ + ldr r0, [pc, #904] @ 3a7f84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 3a7f3c │ │ │ │ + ldr r0, [pc, #896] @ 3a7f88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 3a7f40 │ │ │ │ + ldr r0, [pc, #888] @ 3a7f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 3a7f44 │ │ │ │ + ldr r0, [pc, #880] @ 3a7f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 3a7f48 │ │ │ │ + ldr r0, [pc, #872] @ 3a7f94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 3a7f4c │ │ │ │ + ldr r0, [pc, #864] @ 3a7f98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 3a7f50 │ │ │ │ + ldr r0, [pc, #856] @ 3a7f9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 3a7f54 │ │ │ │ + ldr r0, [pc, #848] @ 3a7fa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 3a7f58 │ │ │ │ + ldr r0, [pc, #840] @ 3a7fa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 3a7f5c │ │ │ │ + ldr r0, [pc, #832] @ 3a7fa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 3a7f60 │ │ │ │ + ldr r0, [pc, #824] @ 3a7fac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 3a7f64 │ │ │ │ + ldr r0, [pc, #816] @ 3a7fb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x009f17bc │ │ │ │ - @ instruction: 0x009efbd8 │ │ │ │ - addseq r1, pc, r8, lsl #15 │ │ │ │ - addseq pc, lr, r4, lsr #23 │ │ │ │ - addseq r1, pc, r4, asr r7 @ │ │ │ │ - addseq pc, lr, r0, ror fp @ │ │ │ │ - addseq r1, pc, r0, lsr #14 │ │ │ │ - addseq pc, lr, ip, lsr fp @ │ │ │ │ - addseq r1, pc, ip, ror #13 │ │ │ │ - addseq pc, lr, r8, lsl #22 │ │ │ │ - @ instruction: 0x009f16b8 │ │ │ │ - @ instruction: 0x009efad4 │ │ │ │ - addseq r1, pc, r4, lsl #13 │ │ │ │ - addseq pc, lr, r0, lsr #21 │ │ │ │ - addseq r1, pc, r0, asr r6 @ │ │ │ │ - addseq pc, lr, ip, ror #20 │ │ │ │ - addseq r1, pc, ip, lsl r6 @ │ │ │ │ - addseq pc, lr, r8, lsr sl @ │ │ │ │ - addseq r1, pc, r8, ror #11 │ │ │ │ - addseq pc, lr, r4, lsl #20 │ │ │ │ - @ instruction: 0x009f15b4 │ │ │ │ - @ instruction: 0x009ef9d0 │ │ │ │ - addseq r1, pc, r0, lsl #11 │ │ │ │ - umullseq pc, lr, ip, r9 @ │ │ │ │ - addseq r1, pc, ip, asr #10 │ │ │ │ - addseq pc, lr, r8, ror #18 │ │ │ │ - addseq r1, pc, r8, lsl r5 @ │ │ │ │ - addseq pc, lr, r4, lsr r9 @ │ │ │ │ - addseq r1, pc, r4, ror #9 │ │ │ │ - addseq pc, lr, r0, lsl #18 │ │ │ │ - @ instruction: 0x009f14b0 │ │ │ │ - addseq pc, lr, ip, asr #17 │ │ │ │ - addseq r1, pc, ip, ror r4 @ │ │ │ │ - umullseq pc, lr, r8, r8 @ │ │ │ │ - addseq r1, pc, r8, asr #8 │ │ │ │ - addseq pc, lr, r4, ror #16 │ │ │ │ - addseq r1, pc, r4, lsl r4 @ │ │ │ │ - addseq pc, lr, r0, lsr r8 @ │ │ │ │ - addseq r1, pc, r0, ror #7 │ │ │ │ - @ instruction: 0x009ef7fc │ │ │ │ - addseq r1, pc, ip, lsr #7 │ │ │ │ - addseq pc, lr, r8, asr #15 │ │ │ │ - addseq r1, pc, r8, ror r3 @ │ │ │ │ - umullseq pc, lr, r4, r7 @ │ │ │ │ - addseq r1, pc, r4, asr #6 │ │ │ │ - addseq pc, lr, r0, ror #14 │ │ │ │ - addseq r1, pc, r0, lsl r3 @ │ │ │ │ - addseq pc, lr, ip, lsr #14 │ │ │ │ - @ instruction: 0x009f12dc │ │ │ │ - @ instruction: 0x009ef6f8 │ │ │ │ - addseq r1, pc, r8, lsr #5 │ │ │ │ - addseq pc, lr, r4, asr #13 │ │ │ │ - addseq r1, pc, r4, ror r2 @ │ │ │ │ - umullseq pc, lr, r0, r6 @ │ │ │ │ - addseq r1, pc, r0, asr #4 │ │ │ │ - addseq pc, lr, ip, asr r6 @ │ │ │ │ - addseq r1, pc, ip, lsl #4 │ │ │ │ - addseq pc, lr, r8, lsr #12 │ │ │ │ - @ instruction: 0x009f11d8 │ │ │ │ - @ instruction: 0x009ef5f4 │ │ │ │ - addseq r1, pc, r4, lsr #3 │ │ │ │ - addseq pc, lr, r0, asr #11 │ │ │ │ - addseq r1, pc, r0, ror r1 @ │ │ │ │ - addseq pc, lr, ip, lsl #11 │ │ │ │ - addseq r1, pc, ip, lsr r1 @ │ │ │ │ - addseq pc, lr, r8, asr r5 @ │ │ │ │ - addseq r1, pc, r8, lsl #2 │ │ │ │ - addseq pc, lr, r4, lsr #10 │ │ │ │ - ldrsbeq r1, [pc], r4 │ │ │ │ - @ instruction: 0x009ef4f0 │ │ │ │ - addseq r1, pc, r0, lsr #1 │ │ │ │ - @ instruction: 0x009ef4bc │ │ │ │ - addseq r1, pc, ip, rrx │ │ │ │ - addseq pc, lr, r8, lsl #9 │ │ │ │ - addseq r1, pc, r8, lsr r0 @ │ │ │ │ - addseq pc, lr, r4, asr r4 @ │ │ │ │ - addseq r1, pc, r4 │ │ │ │ - addseq pc, lr, r0, lsr #8 │ │ │ │ - @ instruction: 0x009f0fd0 │ │ │ │ - addseq pc, lr, ip, ror #7 │ │ │ │ - umullseq r0, pc, ip, pc @ │ │ │ │ - @ instruction: 0x009ef3b8 │ │ │ │ - addseq r0, pc, r8, ror #30 │ │ │ │ - addseq pc, lr, r4, lsl #7 │ │ │ │ - addseq r0, pc, r4, lsr pc @ │ │ │ │ - addseq pc, lr, r0, asr r3 @ │ │ │ │ - addseq r0, pc, r4, lsl #30 │ │ │ │ - addseq pc, lr, ip, lsl r3 @ │ │ │ │ - @ instruction: 0x009f0ed4 │ │ │ │ - addseq pc, lr, r8, ror #5 │ │ │ │ - addseq r0, pc, r4, lsr #29 │ │ │ │ - @ instruction: 0x009ef2b4 │ │ │ │ - addseq r0, pc, r4, ror lr @ │ │ │ │ - addseq pc, lr, r0, lsl #5 │ │ │ │ - addseq r0, pc, r4, asr #28 │ │ │ │ - addseq pc, lr, ip, asr #4 │ │ │ │ - addseq r0, pc, r4, lsl lr @ │ │ │ │ - addseq pc, lr, r8, lsl r2 @ │ │ │ │ - addseq r0, pc, r4, ror #27 │ │ │ │ - addseq pc, lr, r4, ror #3 │ │ │ │ - @ instruction: 0x009f0db4 │ │ │ │ - @ instruction: 0x009ef1b0 │ │ │ │ - addseq r0, pc, r4, lsl #27 │ │ │ │ - addseq pc, lr, ip, ror r1 @ │ │ │ │ - addseq r0, pc, r4, asr sp @ │ │ │ │ - addseq pc, lr, r8, asr #2 │ │ │ │ - addseq pc, lr, r8, lsl r1 @ │ │ │ │ - addseq pc, lr, r8, ror #1 │ │ │ │ - ldrheq pc, [lr], r8 @ │ │ │ │ - addseq pc, lr, r8, lsl #1 │ │ │ │ - addseq pc, lr, r8, asr r0 @ │ │ │ │ - addseq pc, lr, r8, lsr #32 │ │ │ │ - @ instruction: 0x009eeff8 │ │ │ │ - addseq lr, lr, r8, asr #31 │ │ │ │ - umullseq lr, lr, r8, pc @ │ │ │ │ - addseq lr, lr, r8, ror #30 │ │ │ │ - addseq lr, lr, r8, lsr pc │ │ │ │ - addseq lr, lr, r8, lsl #30 │ │ │ │ - @ instruction: 0x009eeed8 │ │ │ │ - addseq lr, lr, r8, lsr #29 │ │ │ │ - addseq lr, lr, r8, ror lr │ │ │ │ - addseq lr, lr, r8, asr #28 │ │ │ │ - addseq lr, lr, r8, lsl lr │ │ │ │ - addseq lr, lr, r8, ror #27 │ │ │ │ - @ instruction: 0x009eedb8 │ │ │ │ - addseq lr, lr, r8, lsl #27 │ │ │ │ - addseq lr, lr, r8, asr sp │ │ │ │ - addseq lr, lr, r8, lsr #26 │ │ │ │ - @ instruction: 0x009eecf8 │ │ │ │ - addseq lr, lr, r8, asr #25 │ │ │ │ - umullseq lr, lr, r8, ip @ │ │ │ │ - addseq lr, lr, r8, ror #24 │ │ │ │ - addseq lr, lr, r8, lsr ip │ │ │ │ - addseq lr, lr, r8, lsl #24 │ │ │ │ - @ instruction: 0x009eebd8 │ │ │ │ - addseq lr, lr, r8, lsr #23 │ │ │ │ - addseq lr, lr, r8, ror fp │ │ │ │ - addseq lr, lr, r8, asr #22 │ │ │ │ - addseq lr, lr, r8, lsl fp │ │ │ │ - addseq lr, lr, r8, ror #21 │ │ │ │ - @ instruction: 0x009eeab8 │ │ │ │ - addseq lr, lr, r8, lsl #21 │ │ │ │ - addseq lr, lr, r8, asr sl │ │ │ │ - addseq lr, lr, r8, lsr #20 │ │ │ │ - @ instruction: 0x009ee9f8 │ │ │ │ - addseq lr, lr, r8, asr #19 │ │ │ │ - umullseq lr, lr, r8, r9 @ │ │ │ │ - addseq lr, lr, r8, ror #18 │ │ │ │ - addseq lr, lr, r8, lsr r9 │ │ │ │ - addseq lr, lr, r8, lsl #18 │ │ │ │ - @ instruction: 0x009ee8d8 │ │ │ │ - addseq lr, lr, r8, lsr #17 │ │ │ │ - addseq lr, lr, r8, ror r8 │ │ │ │ - addseq lr, lr, r8, asr #16 │ │ │ │ - addseq lr, lr, r8, lsl r8 │ │ │ │ - addseq lr, lr, r8, ror #15 │ │ │ │ - @ instruction: 0x009ee7b8 │ │ │ │ - addseq lr, lr, r8, lsl #15 │ │ │ │ - addseq lr, lr, r8, asr r7 │ │ │ │ - addseq lr, lr, r8, lsr #14 │ │ │ │ - @ instruction: 0x009ee6f8 │ │ │ │ - addseq lr, lr, r8, asr #13 │ │ │ │ - umullseq lr, lr, r8, r6 @ │ │ │ │ - addseq lr, lr, r8, ror #12 │ │ │ │ - addseq lr, lr, r8, lsr r6 │ │ │ │ - addseq lr, lr, r8, lsl #12 │ │ │ │ - @ instruction: 0x009ee5d8 │ │ │ │ - addseq lr, lr, r8, lsr #11 │ │ │ │ - addseq lr, lr, r8, ror r5 │ │ │ │ - addseq lr, lr, r8, asr #10 │ │ │ │ - addseq lr, lr, r8, lsl r5 │ │ │ │ - addseq lr, lr, r8, ror #9 │ │ │ │ - @ instruction: 0x009ee4b8 │ │ │ │ - addseq lr, lr, r8, lsl #9 │ │ │ │ - addseq lr, lr, r8, asr r4 │ │ │ │ - addseq lr, lr, r8, lsr #8 │ │ │ │ - @ instruction: 0x009ee3f8 │ │ │ │ - addseq lr, lr, r8, asr #7 │ │ │ │ - umullseq lr, lr, r8, r3 @ │ │ │ │ - addseq lr, lr, r8, ror #6 │ │ │ │ - addseq lr, lr, r8, lsr r3 │ │ │ │ - addseq lr, lr, r8, lsl #6 │ │ │ │ - @ instruction: 0x009ee2d8 │ │ │ │ - addseq lr, lr, r8, lsr #5 │ │ │ │ - addseq lr, lr, r8, ror r2 │ │ │ │ - addseq lr, lr, r8, asr #4 │ │ │ │ - addseq lr, lr, r8, lsl r2 │ │ │ │ - addseq lr, lr, r8, ror #3 │ │ │ │ - @ instruction: 0x009ee1b8 │ │ │ │ - addseq lr, lr, r8, lsl #3 │ │ │ │ - addseq lr, lr, r8, asr r1 │ │ │ │ - addseq lr, lr, r8, lsr #2 │ │ │ │ - ldrsheq lr, [lr], r8 │ │ │ │ - addseq lr, lr, r8, asr #1 │ │ │ │ - umullseq lr, lr, r8, r0 @ │ │ │ │ - addseq lr, lr, r8, rrx │ │ │ │ - addseq lr, lr, r8, lsr r0 │ │ │ │ - addseq lr, lr, r8 │ │ │ │ - @ instruction: 0x009edfd8 │ │ │ │ - addseq sp, lr, r8, lsr #31 │ │ │ │ - addseq sp, lr, r8, ror pc │ │ │ │ - addseq sp, lr, r8, asr #30 │ │ │ │ - addseq sp, lr, r8, lsl pc │ │ │ │ - addseq sp, lr, r8, ror #29 │ │ │ │ - addseq sp, lr, r4, asr r8 │ │ │ │ - addseq sp, lr, r4, lsr #16 │ │ │ │ - @ instruction: 0x009ed7f4 │ │ │ │ - addseq sp, lr, r4, asr #15 │ │ │ │ - umullseq sp, lr, r4, r7 │ │ │ │ - addseq sp, lr, r4, ror #14 │ │ │ │ - addseq sp, lr, r4, lsr r7 │ │ │ │ - addseq sp, lr, r4, lsl #14 │ │ │ │ - @ instruction: 0x009ed6d4 │ │ │ │ - addseq sp, lr, r4, lsr #13 │ │ │ │ - addseq sp, lr, r4, ror r6 │ │ │ │ - addseq sp, lr, r4, asr #12 │ │ │ │ - addseq sp, lr, r4, lsl r6 │ │ │ │ - addseq sp, lr, r4, ror #11 │ │ │ │ - @ instruction: 0x009ed5b4 │ │ │ │ - addseq sp, lr, r4, lsl #11 │ │ │ │ - addseq sp, lr, r4, asr r5 │ │ │ │ - addseq sp, lr, r4, lsr #10 │ │ │ │ - @ instruction: 0x009ed4f4 │ │ │ │ - addseq sp, lr, r4, asr #9 │ │ │ │ - umullseq sp, lr, r4, r4 │ │ │ │ - addseq sp, lr, r4, ror #8 │ │ │ │ - addseq sp, lr, r4, lsr r4 │ │ │ │ - addseq sp, lr, r4, lsl #8 │ │ │ │ - @ instruction: 0x009ed3d4 │ │ │ │ - addseq sp, lr, r4, lsr #7 │ │ │ │ - addseq sp, lr, r4, ror r3 │ │ │ │ - addseq sp, lr, r4, asr #6 │ │ │ │ - addseq sp, lr, r4, lsl r3 │ │ │ │ - addseq sp, lr, r4, ror #5 │ │ │ │ - @ instruction: 0x009ed2b4 │ │ │ │ - addseq sp, lr, r4, lsl #5 │ │ │ │ - addseq sp, lr, r4, asr r2 │ │ │ │ - addseq sp, lr, r4, lsr #4 │ │ │ │ - @ instruction: 0x009ed1f4 │ │ │ │ - addseq sp, lr, r4, asr #3 │ │ │ │ - umullseq sp, lr, r4, r1 │ │ │ │ - addseq sp, lr, r4, ror #2 │ │ │ │ - addseq sp, lr, r4, lsr r1 │ │ │ │ - addseq sp, lr, r4, lsl #2 │ │ │ │ - ldrsbeq sp, [lr], r4 │ │ │ │ - addseq sp, lr, r4, lsr #1 │ │ │ │ - addseq sp, lr, r4, ror r0 │ │ │ │ - addseq sp, lr, r4, asr #32 │ │ │ │ - addseq sp, lr, r4, lsl r0 │ │ │ │ - addseq ip, lr, r4, ror #31 │ │ │ │ - @ instruction: 0x009ecfb4 │ │ │ │ - addseq ip, lr, r4, lsl #31 │ │ │ │ - addseq ip, lr, r4, asr pc │ │ │ │ - addseq ip, lr, r4, lsr #30 │ │ │ │ - @ instruction: 0x009ecef4 │ │ │ │ - addseq ip, lr, r4, asr #29 │ │ │ │ - umullseq ip, lr, r4, lr │ │ │ │ - addseq ip, lr, r4, ror #28 │ │ │ │ - addseq ip, lr, r4, lsr lr │ │ │ │ - addseq ip, lr, r4, lsl #28 │ │ │ │ - @ instruction: 0x009ecdd4 │ │ │ │ - addseq ip, lr, r4, lsr #27 │ │ │ │ - addseq ip, lr, r4, ror sp │ │ │ │ - addseq ip, lr, r4, asr #26 │ │ │ │ - addseq ip, lr, r4, lsl sp │ │ │ │ - addseq ip, lr, r4, ror #25 │ │ │ │ - @ instruction: 0x009eccb4 │ │ │ │ - addseq ip, lr, r4, lsl #25 │ │ │ │ - addseq ip, lr, r4, asr ip │ │ │ │ - addseq ip, lr, r4, lsr #24 │ │ │ │ - @ instruction: 0x009ecbf4 │ │ │ │ - addseq ip, lr, r4, asr #23 │ │ │ │ - umullseq ip, lr, r4, fp │ │ │ │ - addseq ip, lr, r4, ror #22 │ │ │ │ - addseq ip, lr, r4, lsr fp │ │ │ │ - addseq ip, lr, r4, lsl #22 │ │ │ │ - @ instruction: 0x009ecad4 │ │ │ │ - addseq ip, lr, r4, lsr #21 │ │ │ │ - addseq ip, lr, r4, ror sl │ │ │ │ - addseq ip, lr, r4, asr #20 │ │ │ │ - addseq ip, lr, r4, lsl sl │ │ │ │ - addseq ip, lr, r4, ror #19 │ │ │ │ - @ instruction: 0x009ec9b4 │ │ │ │ - addseq ip, lr, r4, lsl #19 │ │ │ │ - addseq ip, lr, r4, asr r9 │ │ │ │ - addseq ip, lr, r4, lsr #18 │ │ │ │ - @ instruction: 0x009ec8f4 │ │ │ │ - addseq ip, lr, r4, asr #17 │ │ │ │ - umullseq ip, lr, r4, r8 │ │ │ │ - addseq ip, lr, r4, ror #16 │ │ │ │ - addseq ip, lr, r4, lsr r8 │ │ │ │ - addseq ip, lr, r4, lsl #16 │ │ │ │ - @ instruction: 0x009ec7d4 │ │ │ │ - addseq ip, lr, r4, lsr #15 │ │ │ │ - addseq ip, lr, r4, ror r7 │ │ │ │ - addseq ip, lr, r4, asr #14 │ │ │ │ - addseq ip, lr, r4, lsl r7 │ │ │ │ - addseq ip, lr, r4, ror #13 │ │ │ │ - @ instruction: 0x009ec6b4 │ │ │ │ - addseq ip, lr, r4, lsl #13 │ │ │ │ - addseq ip, lr, r4, asr r6 │ │ │ │ - addseq ip, lr, r4, lsr #12 │ │ │ │ - @ instruction: 0x009ec5f4 │ │ │ │ - addseq ip, lr, r4, asr #11 │ │ │ │ - umullseq ip, lr, r4, r5 │ │ │ │ - addseq ip, lr, r4, ror #10 │ │ │ │ - addseq ip, lr, r4, lsr r5 │ │ │ │ - addseq ip, lr, r4, lsl #10 │ │ │ │ - @ instruction: 0x009ec4d4 │ │ │ │ - addseq ip, lr, r4, lsr #9 │ │ │ │ - addseq ip, lr, r4, ror r4 │ │ │ │ - addseq ip, lr, r4, asr #8 │ │ │ │ - addseq ip, lr, r4, lsl r4 │ │ │ │ - addseq ip, lr, r4, ror #7 │ │ │ │ - @ instruction: 0x009ec3b4 │ │ │ │ - addseq ip, lr, r4, lsl #7 │ │ │ │ - addseq ip, lr, r4, asr r3 │ │ │ │ - addseq ip, lr, r4, lsr #6 │ │ │ │ - @ instruction: 0x009ec2f4 │ │ │ │ - addseq ip, lr, r4, asr #5 │ │ │ │ - umullseq ip, lr, r4, r2 │ │ │ │ - addseq ip, lr, r4, ror #4 │ │ │ │ - addseq ip, lr, r4, lsr r2 │ │ │ │ - addseq ip, lr, r4, lsl #4 │ │ │ │ - @ instruction: 0x009ec1d4 │ │ │ │ - addseq ip, lr, r4, lsr #3 │ │ │ │ - addseq ip, lr, r4, ror r1 │ │ │ │ - addseq ip, lr, r4, asr #2 │ │ │ │ - addseq ip, lr, r4, lsl r1 │ │ │ │ - addseq ip, lr, r4, ror #1 │ │ │ │ - ldrheq ip, [lr], r4 │ │ │ │ - addseq ip, lr, r4, lsl #1 │ │ │ │ - addseq ip, lr, r4, asr r0 │ │ │ │ - addseq ip, lr, r4, lsr #32 │ │ │ │ - @ instruction: 0x009ebff4 │ │ │ │ - addseq fp, lr, r4, asr #31 │ │ │ │ - umullseq fp, lr, r4, pc @ │ │ │ │ - addseq fp, lr, r4, ror #30 │ │ │ │ - addseq fp, lr, r4, lsr pc │ │ │ │ - addseq fp, lr, r4, lsl #30 │ │ │ │ - @ instruction: 0x009ebed4 │ │ │ │ - addseq fp, lr, r4, lsr #29 │ │ │ │ - addseq fp, lr, r4, ror lr │ │ │ │ - addseq fp, lr, r4, asr #28 │ │ │ │ - addseq fp, lr, r4, lsl lr │ │ │ │ - addseq fp, lr, r4, ror #27 │ │ │ │ - @ instruction: 0x009ebdb4 │ │ │ │ - addseq fp, lr, r4, lsl #27 │ │ │ │ - addseq fp, lr, r4, asr sp │ │ │ │ - addseq fp, lr, r4, lsr #26 │ │ │ │ - @ instruction: 0x009ebcf4 │ │ │ │ - addseq fp, lr, r4, asr #25 │ │ │ │ - umullseq fp, lr, r4, ip │ │ │ │ - addseq fp, lr, r4, ror #24 │ │ │ │ - addseq fp, lr, r4, lsr ip │ │ │ │ - addseq fp, lr, r4, lsl #24 │ │ │ │ - @ instruction: 0x009ebbd4 │ │ │ │ - addseq fp, lr, r4, lsr #23 │ │ │ │ - addseq fp, lr, r4, ror fp │ │ │ │ - addseq fp, lr, r4, asr #22 │ │ │ │ - addseq fp, lr, r4, lsl fp │ │ │ │ - addseq fp, lr, r4, ror #21 │ │ │ │ - @ instruction: 0x009ebab0 │ │ │ │ - addseq fp, lr, ip, ror sl │ │ │ │ - addseq fp, lr, ip, lsr sl │ │ │ │ - @ instruction: 0x009eb9fc │ │ │ │ - @ instruction: 0x009eb9bc │ │ │ │ - addseq fp, lr, ip, ror r9 │ │ │ │ - addseq fp, lr, ip, lsr r9 │ │ │ │ - @ instruction: 0x009eb8fc │ │ │ │ - @ instruction: 0x009eb8bc │ │ │ │ - addseq fp, lr, ip, ror r8 │ │ │ │ - addseq fp, lr, ip, lsr r8 │ │ │ │ - @ instruction: 0x009eb7fc │ │ │ │ - @ instruction: 0x009eb7bc │ │ │ │ - addseq fp, lr, ip, ror r7 │ │ │ │ - addseq fp, lr, ip, lsr r7 │ │ │ │ - @ instruction: 0x009eb6fc │ │ │ │ - @ instruction: 0x009eb6bc │ │ │ │ - addseq fp, lr, ip, ror r6 │ │ │ │ - addseq fp, lr, ip, lsr r6 │ │ │ │ - addseq fp, lr, r0, lsl #12 │ │ │ │ - addseq fp, lr, r4, asr #11 │ │ │ │ - addseq fp, lr, r8, lsl #11 │ │ │ │ - addseq fp, lr, ip, asr #10 │ │ │ │ - addseq fp, lr, r0, lsl r5 │ │ │ │ - @ instruction: 0x009eb4d4 │ │ │ │ - umullseq fp, lr, r8, r4 │ │ │ │ - addseq fp, lr, ip, asr r4 │ │ │ │ - addseq fp, lr, r0, lsr #8 │ │ │ │ - addseq fp, lr, r4, ror #7 │ │ │ │ - addseq fp, lr, r8, lsr #7 │ │ │ │ - addseq fp, lr, ip, ror #6 │ │ │ │ - addseq fp, lr, r0, lsr r3 │ │ │ │ - @ instruction: 0x009eb2f4 │ │ │ │ - @ instruction: 0x009eb2b8 │ │ │ │ - addseq fp, lr, ip, ror r2 │ │ │ │ - addseq fp, lr, r8, lsr r2 │ │ │ │ - @ instruction: 0x009eb1f4 │ │ │ │ - @ instruction: 0x009eb1b0 │ │ │ │ - addseq fp, lr, ip, ror #2 │ │ │ │ - addseq fp, lr, r8, lsr #2 │ │ │ │ - addseq fp, lr, r4, ror #1 │ │ │ │ - addseq fp, lr, r0, lsr #1 │ │ │ │ - addseq fp, lr, ip, asr r0 │ │ │ │ - addseq fp, lr, r8, lsr r0 │ │ │ │ - addseq fp, lr, r0, lsl r0 │ │ │ │ - addseq sl, lr, ip, ror #31 │ │ │ │ - @ instruction: 0x009eafb8 │ │ │ │ - ldr r0, [pc, #-828] @ 3a7f68 │ │ │ │ + @ instruction: 0x009f17b0 │ │ │ │ + addseq pc, lr, ip, asr #23 │ │ │ │ + addseq r1, pc, ip, ror r7 @ │ │ │ │ + umullseq pc, lr, r8, fp @ │ │ │ │ + addseq r1, pc, r8, asr #14 │ │ │ │ + addseq pc, lr, r4, ror #22 │ │ │ │ + addseq r1, pc, r4, lsl r7 @ │ │ │ │ + addseq pc, lr, r0, lsr fp @ │ │ │ │ + addseq r1, pc, r0, ror #13 │ │ │ │ + @ instruction: 0x009efafc │ │ │ │ + addseq r1, pc, ip, lsr #13 │ │ │ │ + addseq pc, lr, r8, asr #21 │ │ │ │ + addseq r1, pc, r8, ror r6 @ │ │ │ │ + umullseq pc, lr, r4, sl @ │ │ │ │ + addseq r1, pc, r4, asr #12 │ │ │ │ + addseq pc, lr, r0, ror #20 │ │ │ │ + addseq r1, pc, r0, lsl r6 @ │ │ │ │ + addseq pc, lr, ip, lsr #20 │ │ │ │ + @ instruction: 0x009f15dc │ │ │ │ + @ instruction: 0x009ef9f8 │ │ │ │ + addseq r1, pc, r8, lsr #11 │ │ │ │ + addseq pc, lr, r4, asr #19 │ │ │ │ + addseq r1, pc, r4, ror r5 @ │ │ │ │ + umullseq pc, lr, r0, r9 @ │ │ │ │ + addseq r1, pc, r0, asr #10 │ │ │ │ + addseq pc, lr, ip, asr r9 @ │ │ │ │ + addseq r1, pc, ip, lsl #10 │ │ │ │ + addseq pc, lr, r8, lsr #18 │ │ │ │ + @ instruction: 0x009f14d8 │ │ │ │ + @ instruction: 0x009ef8f4 │ │ │ │ + addseq r1, pc, r4, lsr #9 │ │ │ │ + addseq pc, lr, r0, asr #17 │ │ │ │ + addseq r1, pc, r0, ror r4 @ │ │ │ │ + addseq pc, lr, ip, lsl #17 │ │ │ │ + addseq r1, pc, ip, lsr r4 @ │ │ │ │ + addseq pc, lr, r8, asr r8 @ │ │ │ │ + addseq r1, pc, r8, lsl #8 │ │ │ │ + addseq pc, lr, r4, lsr #16 │ │ │ │ + @ instruction: 0x009f13d4 │ │ │ │ + @ instruction: 0x009ef7f0 │ │ │ │ + addseq r1, pc, r0, lsr #7 │ │ │ │ + @ instruction: 0x009ef7bc │ │ │ │ + addseq r1, pc, ip, ror #6 │ │ │ │ + addseq pc, lr, r8, lsl #15 │ │ │ │ + addseq r1, pc, r8, lsr r3 @ │ │ │ │ + addseq pc, lr, r4, asr r7 @ │ │ │ │ + addseq r1, pc, r4, lsl #6 │ │ │ │ + addseq pc, lr, r0, lsr #14 │ │ │ │ + @ instruction: 0x009f12d0 │ │ │ │ + addseq pc, lr, ip, ror #13 │ │ │ │ + umullseq r1, pc, ip, r2 @ │ │ │ │ + @ instruction: 0x009ef6b8 │ │ │ │ + addseq r1, pc, r8, ror #4 │ │ │ │ + addseq pc, lr, r4, lsl #13 │ │ │ │ + addseq r1, pc, r4, lsr r2 @ │ │ │ │ + addseq pc, lr, r0, asr r6 @ │ │ │ │ + addseq r1, pc, r0, lsl #4 │ │ │ │ + addseq pc, lr, ip, lsl r6 @ │ │ │ │ + addseq r1, pc, ip, asr #3 │ │ │ │ + addseq pc, lr, r8, ror #11 │ │ │ │ + umullseq r1, pc, r8, r1 @ │ │ │ │ + @ instruction: 0x009ef5b4 │ │ │ │ + addseq r1, pc, r4, ror #2 │ │ │ │ + addseq pc, lr, r0, lsl #11 │ │ │ │ + addseq r1, pc, r0, lsr r1 @ │ │ │ │ + addseq pc, lr, ip, asr #10 │ │ │ │ + ldrsheq r1, [pc], ip │ │ │ │ + addseq pc, lr, r8, lsl r5 @ │ │ │ │ + addseq r1, pc, r8, asr #1 │ │ │ │ + addseq pc, lr, r4, ror #9 │ │ │ │ + umullseq r1, pc, r4, r0 @ │ │ │ │ + @ instruction: 0x009ef4b0 │ │ │ │ + addseq r1, pc, r0, rrx │ │ │ │ + addseq pc, lr, ip, ror r4 @ │ │ │ │ + addseq r1, pc, ip, lsr #32 │ │ │ │ + addseq pc, lr, r8, asr #8 │ │ │ │ + @ instruction: 0x009f0ff8 │ │ │ │ + addseq pc, lr, r4, lsl r4 @ │ │ │ │ + addseq r0, pc, r4, asr #31 │ │ │ │ + addseq pc, lr, r0, ror #7 │ │ │ │ + umullseq r0, pc, r0, pc @ │ │ │ │ + addseq pc, lr, ip, lsr #7 │ │ │ │ + addseq r0, pc, ip, asr pc @ │ │ │ │ + addseq pc, lr, r8, ror r3 @ │ │ │ │ + addseq r0, pc, r8, lsr #30 │ │ │ │ + addseq pc, lr, r4, asr #6 │ │ │ │ + @ instruction: 0x009f0ef8 │ │ │ │ + addseq pc, lr, r0, lsl r3 @ │ │ │ │ + addseq r0, pc, r8, asr #29 │ │ │ │ + @ instruction: 0x009ef2dc │ │ │ │ + umullseq r0, pc, r8, lr @ │ │ │ │ + addseq pc, lr, r8, lsr #5 │ │ │ │ + addseq r0, pc, r8, ror #28 │ │ │ │ + addseq pc, lr, r4, ror r2 @ │ │ │ │ + addseq r0, pc, r8, lsr lr @ │ │ │ │ + addseq pc, lr, r0, asr #4 │ │ │ │ + addseq r0, pc, r8, lsl #28 │ │ │ │ + addseq pc, lr, ip, lsl #4 │ │ │ │ + @ instruction: 0x009f0dd8 │ │ │ │ + @ instruction: 0x009ef1d8 │ │ │ │ + addseq r0, pc, r8, lsr #27 │ │ │ │ + addseq pc, lr, r4, lsr #3 │ │ │ │ + addseq r0, pc, r8, ror sp @ │ │ │ │ + addseq pc, lr, r0, ror r1 @ │ │ │ │ + addseq r0, pc, r8, asr #26 │ │ │ │ + addseq pc, lr, ip, lsr r1 @ │ │ │ │ + addseq pc, lr, ip, lsl #2 │ │ │ │ + ldrsbeq pc, [lr], ip @ │ │ │ │ + addseq pc, lr, ip, lsr #1 │ │ │ │ + addseq pc, lr, ip, ror r0 @ │ │ │ │ + addseq pc, lr, ip, asr #32 │ │ │ │ + addseq pc, lr, ip, lsl r0 @ │ │ │ │ + addseq lr, lr, ip, ror #31 │ │ │ │ + @ instruction: 0x009eefbc │ │ │ │ + addseq lr, lr, ip, lsl #31 │ │ │ │ + addseq lr, lr, ip, asr pc │ │ │ │ + addseq lr, lr, ip, lsr #30 │ │ │ │ + @ instruction: 0x009eeefc │ │ │ │ + addseq lr, lr, ip, asr #29 │ │ │ │ + umullseq lr, lr, ip, lr @ │ │ │ │ + addseq lr, lr, ip, ror #28 │ │ │ │ + addseq lr, lr, ip, lsr lr │ │ │ │ + addseq lr, lr, ip, lsl #28 │ │ │ │ + @ instruction: 0x009eeddc │ │ │ │ + addseq lr, lr, ip, lsr #27 │ │ │ │ + addseq lr, lr, ip, ror sp │ │ │ │ + addseq lr, lr, ip, asr #26 │ │ │ │ + addseq lr, lr, ip, lsl sp │ │ │ │ + addseq lr, lr, ip, ror #25 │ │ │ │ + @ instruction: 0x009eecbc │ │ │ │ + addseq lr, lr, ip, lsl #25 │ │ │ │ + addseq lr, lr, ip, asr ip │ │ │ │ + addseq lr, lr, ip, lsr #24 │ │ │ │ + @ instruction: 0x009eebfc │ │ │ │ + addseq lr, lr, ip, asr #23 │ │ │ │ + umullseq lr, lr, ip, fp @ │ │ │ │ + addseq lr, lr, ip, ror #22 │ │ │ │ + addseq lr, lr, ip, lsr fp │ │ │ │ + addseq lr, lr, ip, lsl #22 │ │ │ │ + @ instruction: 0x009eeadc │ │ │ │ + addseq lr, lr, ip, lsr #21 │ │ │ │ + addseq lr, lr, ip, ror sl │ │ │ │ + addseq lr, lr, ip, asr #20 │ │ │ │ + addseq lr, lr, ip, lsl sl │ │ │ │ + addseq lr, lr, ip, ror #19 │ │ │ │ + @ instruction: 0x009ee9bc │ │ │ │ + addseq lr, lr, ip, lsl #19 │ │ │ │ + addseq lr, lr, ip, asr r9 │ │ │ │ + addseq lr, lr, ip, lsr #18 │ │ │ │ + @ instruction: 0x009ee8fc │ │ │ │ + addseq lr, lr, ip, asr #17 │ │ │ │ + umullseq lr, lr, ip, r8 @ │ │ │ │ + addseq lr, lr, ip, ror #16 │ │ │ │ + addseq lr, lr, ip, lsr r8 │ │ │ │ + addseq lr, lr, ip, lsl #16 │ │ │ │ + @ instruction: 0x009ee7dc │ │ │ │ + addseq lr, lr, ip, lsr #15 │ │ │ │ + addseq lr, lr, ip, ror r7 │ │ │ │ + addseq lr, lr, ip, asr #14 │ │ │ │ + addseq lr, lr, ip, lsl r7 │ │ │ │ + addseq lr, lr, ip, ror #13 │ │ │ │ + @ instruction: 0x009ee6bc │ │ │ │ + addseq lr, lr, ip, lsl #13 │ │ │ │ + addseq lr, lr, ip, asr r6 │ │ │ │ + addseq lr, lr, ip, lsr #12 │ │ │ │ + @ instruction: 0x009ee5fc │ │ │ │ + addseq lr, lr, ip, asr #11 │ │ │ │ + umullseq lr, lr, ip, r5 @ │ │ │ │ + addseq lr, lr, ip, ror #10 │ │ │ │ + addseq lr, lr, ip, lsr r5 │ │ │ │ + addseq lr, lr, ip, lsl #10 │ │ │ │ + @ instruction: 0x009ee4dc │ │ │ │ + addseq lr, lr, ip, lsr #9 │ │ │ │ + addseq lr, lr, ip, ror r4 │ │ │ │ + addseq lr, lr, ip, asr #8 │ │ │ │ + addseq lr, lr, ip, lsl r4 │ │ │ │ + addseq lr, lr, ip, ror #7 │ │ │ │ + @ instruction: 0x009ee3bc │ │ │ │ + addseq lr, lr, ip, lsl #7 │ │ │ │ + addseq lr, lr, ip, asr r3 │ │ │ │ + addseq lr, lr, ip, lsr #6 │ │ │ │ + @ instruction: 0x009ee2fc │ │ │ │ + addseq lr, lr, ip, asr #5 │ │ │ │ + umullseq lr, lr, ip, r2 @ │ │ │ │ + addseq lr, lr, ip, ror #4 │ │ │ │ + addseq lr, lr, ip, lsr r2 │ │ │ │ + addseq lr, lr, ip, lsl #4 │ │ │ │ + @ instruction: 0x009ee1dc │ │ │ │ + addseq lr, lr, ip, lsr #3 │ │ │ │ + addseq lr, lr, ip, ror r1 │ │ │ │ + addseq lr, lr, ip, asr #2 │ │ │ │ + addseq lr, lr, ip, lsl r1 │ │ │ │ + addseq lr, lr, ip, ror #1 │ │ │ │ + ldrheq lr, [lr], ip │ │ │ │ + addseq lr, lr, ip, lsl #1 │ │ │ │ + addseq lr, lr, ip, asr r0 │ │ │ │ + addseq lr, lr, ip, lsr #32 │ │ │ │ + @ instruction: 0x009edffc │ │ │ │ + addseq sp, lr, ip, asr #31 │ │ │ │ + umullseq sp, lr, ip, pc @ │ │ │ │ + addseq sp, lr, ip, ror #30 │ │ │ │ + addseq sp, lr, ip, lsr pc │ │ │ │ + addseq sp, lr, ip, lsl #30 │ │ │ │ + @ instruction: 0x009ededc │ │ │ │ + addseq sp, lr, r8, asr #16 │ │ │ │ + addseq sp, lr, r8, lsl r8 │ │ │ │ + addseq sp, lr, r8, ror #15 │ │ │ │ + @ instruction: 0x009ed7b8 │ │ │ │ + addseq sp, lr, r8, lsl #15 │ │ │ │ + addseq sp, lr, r8, asr r7 │ │ │ │ + addseq sp, lr, r8, lsr #14 │ │ │ │ + @ instruction: 0x009ed6f8 │ │ │ │ + addseq sp, lr, r8, asr #13 │ │ │ │ + umullseq sp, lr, r8, r6 │ │ │ │ + addseq sp, lr, r8, ror #12 │ │ │ │ + addseq sp, lr, r8, lsr r6 │ │ │ │ + addseq sp, lr, r8, lsl #12 │ │ │ │ + @ instruction: 0x009ed5d8 │ │ │ │ + addseq sp, lr, r8, lsr #11 │ │ │ │ + addseq sp, lr, r8, ror r5 │ │ │ │ + addseq sp, lr, r8, asr #10 │ │ │ │ + addseq sp, lr, r8, lsl r5 │ │ │ │ + addseq sp, lr, r8, ror #9 │ │ │ │ + @ instruction: 0x009ed4b8 │ │ │ │ + addseq sp, lr, r8, lsl #9 │ │ │ │ + addseq sp, lr, r8, asr r4 │ │ │ │ + addseq sp, lr, r8, lsr #8 │ │ │ │ + @ instruction: 0x009ed3f8 │ │ │ │ + addseq sp, lr, r8, asr #7 │ │ │ │ + umullseq sp, lr, r8, r3 │ │ │ │ + addseq sp, lr, r8, ror #6 │ │ │ │ + addseq sp, lr, r8, lsr r3 │ │ │ │ + addseq sp, lr, r8, lsl #6 │ │ │ │ + @ instruction: 0x009ed2d8 │ │ │ │ + addseq sp, lr, r8, lsr #5 │ │ │ │ + addseq sp, lr, r8, ror r2 │ │ │ │ + addseq sp, lr, r8, asr #4 │ │ │ │ + addseq sp, lr, r8, lsl r2 │ │ │ │ + addseq sp, lr, r8, ror #3 │ │ │ │ + @ instruction: 0x009ed1b8 │ │ │ │ + addseq sp, lr, r8, lsl #3 │ │ │ │ + addseq sp, lr, r8, asr r1 │ │ │ │ + addseq sp, lr, r8, lsr #2 │ │ │ │ + ldrsheq sp, [lr], r8 │ │ │ │ + addseq sp, lr, r8, asr #1 │ │ │ │ + umullseq sp, lr, r8, r0 │ │ │ │ + addseq sp, lr, r8, rrx │ │ │ │ + addseq sp, lr, r8, lsr r0 │ │ │ │ + addseq sp, lr, r8 │ │ │ │ + @ instruction: 0x009ecfd8 │ │ │ │ + addseq ip, lr, r8, lsr #31 │ │ │ │ + addseq ip, lr, r8, ror pc │ │ │ │ + addseq ip, lr, r8, asr #30 │ │ │ │ + addseq ip, lr, r8, lsl pc │ │ │ │ + addseq ip, lr, r8, ror #29 │ │ │ │ + @ instruction: 0x009eceb8 │ │ │ │ + addseq ip, lr, r8, lsl #29 │ │ │ │ + addseq ip, lr, r8, asr lr │ │ │ │ + addseq ip, lr, r8, lsr #28 │ │ │ │ + @ instruction: 0x009ecdf8 │ │ │ │ + addseq ip, lr, r8, asr #27 │ │ │ │ + umullseq ip, lr, r8, sp │ │ │ │ + addseq ip, lr, r8, ror #26 │ │ │ │ + addseq ip, lr, r8, lsr sp │ │ │ │ + addseq ip, lr, r8, lsl #26 │ │ │ │ + @ instruction: 0x009eccd8 │ │ │ │ + addseq ip, lr, r8, lsr #25 │ │ │ │ + addseq ip, lr, r8, ror ip │ │ │ │ + addseq ip, lr, r8, asr #24 │ │ │ │ + addseq ip, lr, r8, lsl ip │ │ │ │ + addseq ip, lr, r8, ror #23 │ │ │ │ + @ instruction: 0x009ecbb8 │ │ │ │ + addseq ip, lr, r8, lsl #23 │ │ │ │ + addseq ip, lr, r8, asr fp │ │ │ │ + addseq ip, lr, r8, lsr #22 │ │ │ │ + @ instruction: 0x009ecaf8 │ │ │ │ + addseq ip, lr, r8, asr #21 │ │ │ │ + umullseq ip, lr, r8, sl │ │ │ │ + addseq ip, lr, r8, ror #20 │ │ │ │ + addseq ip, lr, r8, lsr sl │ │ │ │ + addseq ip, lr, r8, lsl #20 │ │ │ │ + @ instruction: 0x009ec9d8 │ │ │ │ + addseq ip, lr, r8, lsr #19 │ │ │ │ + addseq ip, lr, r8, ror r9 │ │ │ │ + addseq ip, lr, r8, asr #18 │ │ │ │ + addseq ip, lr, r8, lsl r9 │ │ │ │ + addseq ip, lr, r8, ror #17 │ │ │ │ + @ instruction: 0x009ec8b8 │ │ │ │ + addseq ip, lr, r8, lsl #17 │ │ │ │ + addseq ip, lr, r8, asr r8 │ │ │ │ + addseq ip, lr, r8, lsr #16 │ │ │ │ + @ instruction: 0x009ec7f8 │ │ │ │ + addseq ip, lr, r8, asr #15 │ │ │ │ + umullseq ip, lr, r8, r7 │ │ │ │ + addseq ip, lr, r8, ror #14 │ │ │ │ + addseq ip, lr, r8, lsr r7 │ │ │ │ + addseq ip, lr, r8, lsl #14 │ │ │ │ + @ instruction: 0x009ec6d8 │ │ │ │ + addseq ip, lr, r8, lsr #13 │ │ │ │ + addseq ip, lr, r8, ror r6 │ │ │ │ + addseq ip, lr, r8, asr #12 │ │ │ │ + addseq ip, lr, r8, lsl r6 │ │ │ │ + addseq ip, lr, r8, ror #11 │ │ │ │ + @ instruction: 0x009ec5b8 │ │ │ │ + addseq ip, lr, r8, lsl #11 │ │ │ │ + addseq ip, lr, r8, asr r5 │ │ │ │ + addseq ip, lr, r8, lsr #10 │ │ │ │ + @ instruction: 0x009ec4f8 │ │ │ │ + addseq ip, lr, r8, asr #9 │ │ │ │ + umullseq ip, lr, r8, r4 │ │ │ │ + addseq ip, lr, r8, ror #8 │ │ │ │ + addseq ip, lr, r8, lsr r4 │ │ │ │ + addseq ip, lr, r8, lsl #8 │ │ │ │ + @ instruction: 0x009ec3d8 │ │ │ │ + addseq ip, lr, r8, lsr #7 │ │ │ │ + addseq ip, lr, r8, ror r3 │ │ │ │ + addseq ip, lr, r8, asr #6 │ │ │ │ + addseq ip, lr, r8, lsl r3 │ │ │ │ + addseq ip, lr, r8, ror #5 │ │ │ │ + @ instruction: 0x009ec2b8 │ │ │ │ + addseq ip, lr, r8, lsl #5 │ │ │ │ + addseq ip, lr, r8, asr r2 │ │ │ │ + addseq ip, lr, r8, lsr #4 │ │ │ │ + @ instruction: 0x009ec1f8 │ │ │ │ + addseq ip, lr, r8, asr #3 │ │ │ │ + umullseq ip, lr, r8, r1 │ │ │ │ + addseq ip, lr, r8, ror #2 │ │ │ │ + addseq ip, lr, r8, lsr r1 │ │ │ │ + addseq ip, lr, r8, lsl #2 │ │ │ │ + ldrsbeq ip, [lr], r8 │ │ │ │ + addseq ip, lr, r8, lsr #1 │ │ │ │ + addseq ip, lr, r8, ror r0 │ │ │ │ + addseq ip, lr, r8, asr #32 │ │ │ │ + addseq ip, lr, r8, lsl r0 │ │ │ │ + addseq fp, lr, r8, ror #31 │ │ │ │ + @ instruction: 0x009ebfb8 │ │ │ │ + addseq fp, lr, r8, lsl #31 │ │ │ │ + addseq fp, lr, r8, asr pc │ │ │ │ + addseq fp, lr, r8, lsr #30 │ │ │ │ + @ instruction: 0x009ebef8 │ │ │ │ + addseq fp, lr, r8, asr #29 │ │ │ │ + umullseq fp, lr, r8, lr │ │ │ │ + addseq fp, lr, r8, ror #28 │ │ │ │ + addseq fp, lr, r8, lsr lr │ │ │ │ + addseq fp, lr, r8, lsl #28 │ │ │ │ + @ instruction: 0x009ebdd8 │ │ │ │ + addseq fp, lr, r8, lsr #27 │ │ │ │ + addseq fp, lr, r8, ror sp │ │ │ │ + addseq fp, lr, r8, asr #26 │ │ │ │ + addseq fp, lr, r8, lsl sp │ │ │ │ + addseq fp, lr, r8, ror #25 │ │ │ │ + @ instruction: 0x009ebcb8 │ │ │ │ + addseq fp, lr, r8, lsl #25 │ │ │ │ + addseq fp, lr, r8, asr ip │ │ │ │ + addseq fp, lr, r8, lsr #24 │ │ │ │ + @ instruction: 0x009ebbf8 │ │ │ │ + addseq fp, lr, r8, asr #23 │ │ │ │ + umullseq fp, lr, r8, fp │ │ │ │ + addseq fp, lr, r8, ror #22 │ │ │ │ + addseq fp, lr, r8, lsr fp │ │ │ │ + addseq fp, lr, r8, lsl #22 │ │ │ │ + @ instruction: 0x009ebad8 │ │ │ │ + addseq fp, lr, r4, lsr #21 │ │ │ │ + addseq fp, lr, r0, ror sl │ │ │ │ + addseq fp, lr, r0, lsr sl │ │ │ │ + @ instruction: 0x009eb9f0 │ │ │ │ + @ instruction: 0x009eb9b0 │ │ │ │ + addseq fp, lr, r0, ror r9 │ │ │ │ + addseq fp, lr, r0, lsr r9 │ │ │ │ + @ instruction: 0x009eb8f0 │ │ │ │ + @ instruction: 0x009eb8b0 │ │ │ │ + addseq fp, lr, r0, ror r8 │ │ │ │ + addseq fp, lr, r0, lsr r8 │ │ │ │ + @ instruction: 0x009eb7f0 │ │ │ │ + @ instruction: 0x009eb7b0 │ │ │ │ + addseq fp, lr, r0, ror r7 │ │ │ │ + addseq fp, lr, r0, lsr r7 │ │ │ │ + @ instruction: 0x009eb6f0 │ │ │ │ + @ instruction: 0x009eb6b0 │ │ │ │ + addseq fp, lr, r0, ror r6 │ │ │ │ + addseq fp, lr, r0, lsr r6 │ │ │ │ + @ instruction: 0x009eb5f4 │ │ │ │ + @ instruction: 0x009eb5b8 │ │ │ │ + addseq fp, lr, ip, ror r5 │ │ │ │ + addseq fp, lr, r0, asr #10 │ │ │ │ + addseq fp, lr, r4, lsl #10 │ │ │ │ + addseq fp, lr, r8, asr #9 │ │ │ │ + addseq fp, lr, ip, lsl #9 │ │ │ │ + addseq fp, lr, r0, asr r4 │ │ │ │ + addseq fp, lr, r4, lsl r4 │ │ │ │ + @ instruction: 0x009eb3d8 │ │ │ │ + umullseq fp, lr, ip, r3 │ │ │ │ + addseq fp, lr, r0, ror #6 │ │ │ │ + addseq fp, lr, r4, lsr #6 │ │ │ │ + addseq fp, lr, r8, ror #5 │ │ │ │ + addseq fp, lr, ip, lsr #5 │ │ │ │ + addseq fp, lr, r0, ror r2 │ │ │ │ + addseq fp, lr, ip, lsr #4 │ │ │ │ + addseq fp, lr, r8, ror #3 │ │ │ │ + addseq fp, lr, r4, lsr #3 │ │ │ │ + addseq fp, lr, r0, ror #2 │ │ │ │ + addseq fp, lr, ip, lsl r1 │ │ │ │ + ldrsbeq fp, [lr], r8 │ │ │ │ + umullseq fp, lr, r4, r0 │ │ │ │ + addseq fp, lr, r0, asr r0 │ │ │ │ + addseq fp, lr, ip, lsr #32 │ │ │ │ + addseq fp, lr, r4 │ │ │ │ + addseq sl, lr, r0, ror #31 │ │ │ │ + addseq sl, lr, ip, lsr #31 │ │ │ │ + ldr r0, [pc, #-828] @ 3a7fb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 3a7f6c │ │ │ │ + ldr r0, [pc, #-836] @ 3a7fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 3a7f70 │ │ │ │ + ldr r0, [pc, #-844] @ 3a7fbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 3a7f74 │ │ │ │ + ldr r0, [pc, #-852] @ 3a7fc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 3a7f78 │ │ │ │ + ldr r0, [pc, #-860] @ 3a7fc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 3a7f7c │ │ │ │ + ldr r0, [pc, #-868] @ 3a7fc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 3a7f80 │ │ │ │ + ldr r0, [pc, #-876] @ 3a7fcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 3a7f84 │ │ │ │ + ldr r0, [pc, #-884] @ 3a7fd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 3a7f88 │ │ │ │ + ldr r0, [pc, #-892] @ 3a7fd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 3a7f8c │ │ │ │ + ldr r0, [pc, #-900] @ 3a7fd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 3a7f90 │ │ │ │ + ldr r0, [pc, #-908] @ 3a7fdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 3a7f94 │ │ │ │ + ldr r0, [pc, #-916] @ 3a7fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3a7f98 │ │ │ │ + ldr r0, [pc, #-924] @ 3a7fe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3a7f9c │ │ │ │ + ldr r0, [pc, #-932] @ 3a7fe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3a7fa0 │ │ │ │ + ldr r0, [pc, #-940] @ 3a7fec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3a7fa4 │ │ │ │ + ldr r0, [pc, #-948] @ 3a7ff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3a7fa8 │ │ │ │ + ldr r0, [pc, #-956] @ 3a7ff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3a7fac │ │ │ │ + ldr r0, [pc, #-964] @ 3a7ff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3a7fb0 │ │ │ │ + ldr r0, [pc, #-972] @ 3a7ffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 3a7fb4 │ │ │ │ + ldr r0, [pc, #-980] @ 3a8000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 3a7fb8 │ │ │ │ + ldr r0, [pc, #-988] @ 3a8004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 3a7fbc │ │ │ │ + ldr r0, [pc, #-996] @ 3a8008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 3a7fc0 │ │ │ │ + ldr r0, [pc, #-1004] @ 3a800c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 3a7fc4 │ │ │ │ + ldr r0, [pc, #-1012] @ 3a8010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 3a7fc8 │ │ │ │ + ldr r0, [pc, #-1020] @ 3a8014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 3a7fcc │ │ │ │ + ldr r0, [pc, #-1028] @ 3a8018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 3a7fd0 │ │ │ │ + ldr r0, [pc, #-1036] @ 3a801c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 3a7fd4 │ │ │ │ + ldr r0, [pc, #-1044] @ 3a8020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 3a7fd8 │ │ │ │ + ldr r0, [pc, #-1052] @ 3a8024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 3a7fdc │ │ │ │ + ldr r0, [pc, #-1060] @ 3a8028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 3a7fe0 │ │ │ │ + ldr r0, [pc, #-1068] @ 3a802c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 3a7fe4 │ │ │ │ + ldr r0, [pc, #-1076] @ 3a8030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 3a7fe8 │ │ │ │ + ldr r0, [pc, #-1084] @ 3a8034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 3a7fec │ │ │ │ + ldr r0, [pc, #-1092] @ 3a8038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 3a7ff0 │ │ │ │ + ldr r0, [pc, #-1100] @ 3a803c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 3a7ff4 │ │ │ │ + ldr r0, [pc, #-1108] @ 3a8040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 3a7ff8 │ │ │ │ + ldr r0, [pc, #-1116] @ 3a8044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 3a7ffc │ │ │ │ + ldr r0, [pc, #-1124] @ 3a8048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 3a8000 │ │ │ │ + ldr r0, [pc, #-1132] @ 3a804c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 3a8004 │ │ │ │ + ldr r0, [pc, #-1140] @ 3a8050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 3a8008 │ │ │ │ + ldr r0, [pc, #-1148] @ 3a8054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 3a800c │ │ │ │ + ldr r0, [pc, #-1156] @ 3a8058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 3a8010 │ │ │ │ + ldr r0, [pc, #-1164] @ 3a805c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 3a8014 │ │ │ │ + ldr r0, [pc, #-1172] @ 3a8060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 3a8018 │ │ │ │ + ldr r0, [pc, #-1180] @ 3a8064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 3a801c │ │ │ │ + ldr r0, [pc, #-1188] @ 3a8068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 3a8020 │ │ │ │ + ldr r0, [pc, #-1196] @ 3a806c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 3a8024 │ │ │ │ + ldr r0, [pc, #-1204] @ 3a8070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 3a8028 │ │ │ │ + ldr r0, [pc, #-1212] @ 3a8074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 3a802c │ │ │ │ + ldr r0, [pc, #-1220] @ 3a8078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 3a8030 │ │ │ │ + ldr r0, [pc, #-1228] @ 3a807c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 3a8034 │ │ │ │ + ldr r0, [pc, #-1236] @ 3a8080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 3a8038 │ │ │ │ + ldr r0, [pc, #-1244] @ 3a8084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 3a803c │ │ │ │ + ldr r0, [pc, #-1252] @ 3a8088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 3a8040 │ │ │ │ + ldr r0, [pc, #-1260] @ 3a808c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 3a8044 │ │ │ │ + ldr r0, [pc, #-1268] @ 3a8090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 3a8048 │ │ │ │ + ldr r0, [pc, #-1276] @ 3a8094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 3a804c │ │ │ │ + ldr r0, [pc, #-1284] @ 3a8098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 3a8050 │ │ │ │ + ldr r0, [pc, #-1292] @ 3a809c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 3a8054 │ │ │ │ + ldr r0, [pc, #-1300] @ 3a80a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 3a8058 │ │ │ │ + ldr r0, [pc, #-1308] @ 3a80a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 3a805c │ │ │ │ + ldr r0, [pc, #-1316] @ 3a80a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 3a8060 │ │ │ │ + ldr r0, [pc, #-1324] @ 3a80ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 3a8064 │ │ │ │ + ldr r0, [pc, #-1332] @ 3a80b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 3a8068 │ │ │ │ + ldr r0, [pc, #-1340] @ 3a80b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 3a806c │ │ │ │ + ldr r0, [pc, #-1348] @ 3a80b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 3a8070 │ │ │ │ + ldr r0, [pc, #-1356] @ 3a80bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 3a8074 │ │ │ │ + ldr r0, [pc, #-1364] @ 3a80c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 3a8078 │ │ │ │ + ldr r0, [pc, #-1372] @ 3a80c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 3a807c │ │ │ │ + ldr r0, [pc, #-1380] @ 3a80c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 3a8080 │ │ │ │ + ldr r0, [pc, #-1388] @ 3a80cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 3a8084 │ │ │ │ + ldr r0, [pc, #-1396] @ 3a80d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 3a8088 │ │ │ │ + ldr r0, [pc, #-1404] @ 3a80d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 3a808c │ │ │ │ + ldr r0, [pc, #-1412] @ 3a80d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 3a8090 │ │ │ │ + ldr r0, [pc, #-1420] @ 3a80dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 3a8094 │ │ │ │ + ldr r0, [pc, #-1428] @ 3a80e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3a8098 │ │ │ │ + ldr r0, [pc, #-1436] @ 3a80e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3a809c │ │ │ │ + ldr r0, [pc, #-1444] @ 3a80e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3a80a0 │ │ │ │ + ldr r0, [pc, #-1452] @ 3a80ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3a80a4 │ │ │ │ + ldr r0, [pc, #-1460] @ 3a80f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3a80a8 │ │ │ │ + ldr r0, [pc, #-1468] @ 3a80f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3a80ac │ │ │ │ + ldr r0, [pc, #-1476] @ 3a80f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3a80b0 │ │ │ │ + ldr r0, [pc, #-1484] @ 3a80fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 3a80b4 │ │ │ │ + ldr r0, [pc, #-1492] @ 3a8100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 3a80b8 │ │ │ │ + ldr r0, [pc, #-1500] @ 3a8104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 3a80bc │ │ │ │ + ldr r0, [pc, #-1508] @ 3a8108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 3a80c0 │ │ │ │ + ldr r0, [pc, #-1516] @ 3a810c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3a80c4 │ │ │ │ + ldr r0, [pc, #-1524] @ 3a8110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3a80c8 │ │ │ │ + ldr r0, [pc, #-1532] @ 3a8114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 3a80cc │ │ │ │ + ldr r0, [pc, #-1540] @ 3a8118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 3a80d0 │ │ │ │ + ldr r0, [pc, #-1548] @ 3a811c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 3a80d4 │ │ │ │ + ldr r0, [pc, #-1556] @ 3a8120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 3a80d8 │ │ │ │ + ldr r0, [pc, #-1564] @ 3a8124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 3a80dc │ │ │ │ + ldr r0, [pc, #-1572] @ 3a8128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 3a80e0 │ │ │ │ + ldr r0, [pc, #-1580] @ 3a812c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 3a80e4 │ │ │ │ + ldr r0, [pc, #-1588] @ 3a8130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 3a80e8 │ │ │ │ + ldr r0, [pc, #-1596] @ 3a8134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 3a80ec │ │ │ │ + ldr r0, [pc, #-1604] @ 3a8138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 3a80f0 │ │ │ │ + ldr r0, [pc, #-1612] @ 3a813c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 3a80f4 │ │ │ │ + ldr r0, [pc, #-1620] @ 3a8140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 3a80f8 │ │ │ │ + ldr r0, [pc, #-1628] @ 3a8144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 3a80fc │ │ │ │ + ldr r0, [pc, #-1636] @ 3a8148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 3a8100 │ │ │ │ + ldr r0, [pc, #-1644] @ 3a814c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 3a8104 │ │ │ │ + ldr r0, [pc, #-1652] @ 3a8150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 3a8108 │ │ │ │ + ldr r0, [pc, #-1660] @ 3a8154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 3a810c │ │ │ │ + ldr r0, [pc, #-1668] @ 3a8158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 3a8110 │ │ │ │ + ldr r0, [pc, #-1676] @ 3a815c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 3a8114 │ │ │ │ + ldr r0, [pc, #-1684] @ 3a8160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 3a8118 │ │ │ │ + ldr r0, [pc, #-1692] @ 3a8164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 3a811c │ │ │ │ + ldr r0, [pc, #-1700] @ 3a8168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 3a8120 │ │ │ │ + ldr r0, [pc, #-1708] @ 3a816c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 3a8124 │ │ │ │ + ldr r0, [pc, #-1716] @ 3a8170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 3a8128 │ │ │ │ + ldr r0, [pc, #-1724] @ 3a8174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 3a812c │ │ │ │ + ldr r0, [pc, #-1732] @ 3a8178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 3a8130 │ │ │ │ + ldr r0, [pc, #-1740] @ 3a817c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 3a8134 │ │ │ │ + ldr r0, [pc, #-1748] @ 3a8180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 3a8138 │ │ │ │ + ldr r0, [pc, #-1756] @ 3a8184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 3a813c │ │ │ │ + ldr r0, [pc, #-1764] @ 3a8188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 3a8140 │ │ │ │ + ldr r0, [pc, #-1772] @ 3a818c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 3a8144 │ │ │ │ + ldr r0, [pc, #-1780] @ 3a8190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 3a8148 │ │ │ │ + ldr r0, [pc, #-1788] @ 3a8194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 3a814c │ │ │ │ + ldr r0, [pc, #-1796] @ 3a8198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 3a8150 │ │ │ │ + ldr r0, [pc, #-1804] @ 3a819c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 3a8154 │ │ │ │ + ldr r0, [pc, #-1812] @ 3a81a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 3a8158 │ │ │ │ + ldr r0, [pc, #-1820] @ 3a81a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 3a815c │ │ │ │ + ldr r0, [pc, #-1828] @ 3a81a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 3a8160 │ │ │ │ + ldr r0, [pc, #-1836] @ 3a81ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 3a8164 │ │ │ │ + ldr r0, [pc, #-1844] @ 3a81b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 3a8168 │ │ │ │ + ldr r0, [pc, #-1852] @ 3a81b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 3a816c │ │ │ │ + ldr r0, [pc, #-1860] @ 3a81b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 3a8170 │ │ │ │ + ldr r0, [pc, #-1868] @ 3a81bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 3a8174 │ │ │ │ + ldr r0, [pc, #-1876] @ 3a81c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 3a8178 │ │ │ │ + ldr r0, [pc, #-1884] @ 3a81c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 3a817c │ │ │ │ + ldr r0, [pc, #-1892] @ 3a81c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 3a8180 │ │ │ │ + ldr r0, [pc, #-1900] @ 3a81cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 3a8184 │ │ │ │ + ldr r0, [pc, #-1908] @ 3a81d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 3a8188 │ │ │ │ + ldr r0, [pc, #-1916] @ 3a81d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 3a818c │ │ │ │ + ldr r0, [pc, #-1924] @ 3a81d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 3a8190 │ │ │ │ + ldr r0, [pc, #-1932] @ 3a81dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 3a8194 │ │ │ │ + ldr r0, [pc, #-1940] @ 3a81e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3a8198 │ │ │ │ + ldr r0, [pc, #-1948] @ 3a81e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3a819c │ │ │ │ + ldr r0, [pc, #-1956] @ 3a81e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3a81a0 │ │ │ │ + ldr r0, [pc, #-1964] @ 3a81ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3a81a4 │ │ │ │ + ldr r0, [pc, #-1972] @ 3a81f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3a81a8 │ │ │ │ + ldr r0, [pc, #-1980] @ 3a81f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3a81ac │ │ │ │ + ldr r0, [pc, #-1988] @ 3a81f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3a81b0 │ │ │ │ + ldr r0, [pc, #-1996] @ 3a81fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 3a81b4 │ │ │ │ + ldr r0, [pc, #-2004] @ 3a8200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 3a81b8 │ │ │ │ + ldr r0, [pc, #-2012] @ 3a8204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3a81bc │ │ │ │ + ldr r0, [pc, #-2020] @ 3a8208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3a81c0 │ │ │ │ + ldr r0, [pc, #-2028] @ 3a820c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3a81c4 │ │ │ │ + ldr r0, [pc, #-2036] @ 3a8210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3a81c8 │ │ │ │ + ldr r0, [pc, #-2044] @ 3a8214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3a81cc │ │ │ │ + ldr r0, [pc, #-2052] @ 3a8218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3a81d0 │ │ │ │ + ldr r0, [pc, #-2060] @ 3a821c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3a81d4 │ │ │ │ + ldr r0, [pc, #-2068] @ 3a8220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3a81d8 │ │ │ │ + ldr r0, [pc, #-2076] @ 3a8224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3a81dc │ │ │ │ + ldr r0, [pc, #-2084] @ 3a8228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3a81e0 │ │ │ │ + ldr r0, [pc, #-2092] @ 3a822c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 3a81e4 │ │ │ │ + ldr r0, [pc, #-2100] @ 3a8230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 3a81e8 │ │ │ │ + ldr r0, [pc, #-2108] @ 3a8234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 3a81ec │ │ │ │ + ldr r0, [pc, #-2116] @ 3a8238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 3a81f0 │ │ │ │ + ldr r0, [pc, #-2124] @ 3a823c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3a81f4 │ │ │ │ + ldr r0, [pc, #-2132] @ 3a8240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 3a81f8 │ │ │ │ + ldr r0, [pc, #-2140] @ 3a8244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 3a81fc │ │ │ │ + ldr r0, [pc, #-2148] @ 3a8248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 3a8200 │ │ │ │ + ldr r0, [pc, #-2156] @ 3a824c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 3a8204 │ │ │ │ + ldr r0, [pc, #-2164] @ 3a8250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 3a8208 │ │ │ │ + ldr r0, [pc, #-2172] @ 3a8254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 3a820c │ │ │ │ + ldr r0, [pc, #-2180] @ 3a8258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 3a8210 │ │ │ │ + ldr r0, [pc, #-2188] @ 3a825c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 3a8214 │ │ │ │ + ldr r0, [pc, #-2196] @ 3a8260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 3a8218 │ │ │ │ + ldr r0, [pc, #-2204] @ 3a8264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 3a821c │ │ │ │ + ldr r0, [pc, #-2212] @ 3a8268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 3a8220 │ │ │ │ + ldr r0, [pc, #-2220] @ 3a826c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 3a8224 │ │ │ │ + ldr r0, [pc, #-2228] @ 3a8270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 3a8228 │ │ │ │ + ldr r0, [pc, #-2236] @ 3a8274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 3a822c │ │ │ │ + ldr r0, [pc, #-2244] @ 3a8278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 3a8230 │ │ │ │ + ldr r0, [pc, #-2252] @ 3a827c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 3a8234 │ │ │ │ + ldr r0, [pc, #-2260] @ 3a8280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 3a8238 │ │ │ │ + ldr r0, [pc, #-2268] @ 3a8284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 3a823c │ │ │ │ + ldr r0, [pc, #-2276] @ 3a8288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 3a8240 │ │ │ │ + ldr r0, [pc, #-2284] @ 3a828c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 3a8244 │ │ │ │ + ldr r0, [pc, #-2292] @ 3a8290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 3a8248 │ │ │ │ + ldr r0, [pc, #-2300] @ 3a8294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 3a824c │ │ │ │ + ldr r0, [pc, #-2308] @ 3a8298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 3a8250 │ │ │ │ + ldr r0, [pc, #-2316] @ 3a829c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 3a8254 │ │ │ │ + ldr r0, [pc, #-2324] @ 3a82a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 3a8258 │ │ │ │ + ldr r0, [pc, #-2332] @ 3a82a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 3a825c │ │ │ │ + ldr r0, [pc, #-2340] @ 3a82a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 3a8260 │ │ │ │ + ldr r0, [pc, #-2348] @ 3a82ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 3a8264 │ │ │ │ + ldr r0, [pc, #-2356] @ 3a82b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 3a8268 │ │ │ │ + ldr r0, [pc, #-2364] @ 3a82b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 3a826c │ │ │ │ + ldr r0, [pc, #-2372] @ 3a82b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 3a8270 │ │ │ │ + ldr r0, [pc, #-2380] @ 3a82bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 3a8274 │ │ │ │ + ldr r0, [pc, #-2388] @ 3a82c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 3a8278 │ │ │ │ + ldr r0, [pc, #-2396] @ 3a82c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 3a827c │ │ │ │ + ldr r0, [pc, #-2404] @ 3a82c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 3a8280 │ │ │ │ + ldr r0, [pc, #-2412] @ 3a82cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 3a8284 │ │ │ │ + ldr r0, [pc, #-2420] @ 3a82d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 3a8288 │ │ │ │ + ldr r0, [pc, #-2428] @ 3a82d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 3a828c │ │ │ │ + ldr r0, [pc, #-2436] @ 3a82d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 3a8290 │ │ │ │ + ldr r0, [pc, #-2444] @ 3a82dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 3a8294 │ │ │ │ + ldr r0, [pc, #-2452] @ 3a82e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 3a8298 │ │ │ │ + ldr r0, [pc, #-2460] @ 3a82e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 3a95c8 │ │ │ │ + ldr r0, [pc, #2440] @ 3a9614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 3a95cc │ │ │ │ + ldr r0, [pc, #2432] @ 3a9618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 3a95d0 │ │ │ │ + ldr r0, [pc, #2424] @ 3a961c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 3a95d4 │ │ │ │ + ldr r0, [pc, #2416] @ 3a9620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 3a95d8 │ │ │ │ + ldr r0, [pc, #2408] @ 3a9624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 3a95dc │ │ │ │ + ldr r0, [pc, #2400] @ 3a9628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 3a95e0 │ │ │ │ + ldr r0, [pc, #2392] @ 3a962c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 3a95e4 │ │ │ │ + ldr r0, [pc, #2384] @ 3a9630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3a95e8 │ │ │ │ + ldr r0, [pc, #2376] @ 3a9634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3a95ec │ │ │ │ + ldr r0, [pc, #2368] @ 3a9638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3a95f0 │ │ │ │ + ldr r0, [pc, #2360] @ 3a963c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3a95f4 │ │ │ │ + ldr r0, [pc, #2352] @ 3a9640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 3a95f8 │ │ │ │ + ldr r0, [pc, #2344] @ 3a9644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 3a95fc │ │ │ │ + ldr r0, [pc, #2336] @ 3a9648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 3a9600 │ │ │ │ + ldr r0, [pc, #2328] @ 3a964c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 3a9604 │ │ │ │ + ldr r0, [pc, #2320] @ 3a9650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 3a9608 │ │ │ │ + ldr r0, [pc, #2312] @ 3a9654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 3a960c │ │ │ │ + ldr r0, [pc, #2304] @ 3a9658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 3a9610 │ │ │ │ + ldr r0, [pc, #2296] @ 3a965c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 3a9614 │ │ │ │ + ldr r0, [pc, #2288] @ 3a9660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 3a9618 │ │ │ │ + ldr r0, [pc, #2280] @ 3a9664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 3a961c │ │ │ │ + ldr r0, [pc, #2272] @ 3a9668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 3a9620 │ │ │ │ + ldr r0, [pc, #2264] @ 3a966c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 3a9624 │ │ │ │ + ldr r0, [pc, #2256] @ 3a9670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 3a9628 │ │ │ │ + ldr r0, [pc, #2248] @ 3a9674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 3a962c │ │ │ │ + ldr r0, [pc, #2240] @ 3a9678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 3a9630 │ │ │ │ + ldr r0, [pc, #2232] @ 3a967c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 3a9634 │ │ │ │ + ldr r0, [pc, #2224] @ 3a9680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 3a9638 │ │ │ │ + ldr r0, [pc, #2216] @ 3a9684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 3a963c │ │ │ │ + ldr r0, [pc, #2208] @ 3a9688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 3a9640 │ │ │ │ + ldr r0, [pc, #2200] @ 3a968c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 3a9644 │ │ │ │ + ldr r0, [pc, #2192] @ 3a9690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 3a9648 │ │ │ │ + ldr r0, [pc, #2184] @ 3a9694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 3a964c │ │ │ │ + ldr r0, [pc, #2176] @ 3a9698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 3a9650 │ │ │ │ + ldr r0, [pc, #2168] @ 3a969c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 3a9654 │ │ │ │ + ldr r0, [pc, #2160] @ 3a96a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 3a9658 │ │ │ │ + ldr r0, [pc, #2152] @ 3a96a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 3a965c │ │ │ │ + ldr r0, [pc, #2144] @ 3a96a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 3a9660 │ │ │ │ + ldr r0, [pc, #2136] @ 3a96ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 3a9664 │ │ │ │ + ldr r0, [pc, #2128] @ 3a96b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 3a9668 │ │ │ │ + ldr r0, [pc, #2120] @ 3a96b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 3a966c │ │ │ │ + ldr r0, [pc, #2112] @ 3a96b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 3a9670 │ │ │ │ + ldr r0, [pc, #2104] @ 3a96bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 3a9674 │ │ │ │ + ldr r0, [pc, #2096] @ 3a96c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 3a9678 │ │ │ │ + ldr r0, [pc, #2088] @ 3a96c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 3a967c │ │ │ │ + ldr r0, [pc, #2080] @ 3a96c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 3a9680 │ │ │ │ + ldr r0, [pc, #2072] @ 3a96cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 3a9684 │ │ │ │ + ldr r0, [pc, #2064] @ 3a96d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 3a9688 │ │ │ │ + ldr r0, [pc, #2056] @ 3a96d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 3a968c │ │ │ │ + ldr r0, [pc, #2048] @ 3a96d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 3a9690 │ │ │ │ + ldr r0, [pc, #2040] @ 3a96dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 3a9694 │ │ │ │ + ldr r0, [pc, #2032] @ 3a96e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 3a9698 │ │ │ │ + ldr r0, [pc, #2024] @ 3a96e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 3a969c │ │ │ │ + ldr r0, [pc, #2016] @ 3a96e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 3a96a0 │ │ │ │ + ldr r0, [pc, #2008] @ 3a96ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 3a96a4 │ │ │ │ + ldr r0, [pc, #2000] @ 3a96f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 3a96a8 │ │ │ │ + ldr r0, [pc, #1992] @ 3a96f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 3a96ac │ │ │ │ + ldr r0, [pc, #1984] @ 3a96f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3a96b0 │ │ │ │ + ldr r0, [pc, #1976] @ 3a96fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3a96b4 │ │ │ │ + ldr r0, [pc, #1968] @ 3a9700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 3a96b8 │ │ │ │ + ldr r0, [pc, #1960] @ 3a9704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3a96bc │ │ │ │ + ldr r0, [pc, #1952] @ 3a9708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3a96c0 │ │ │ │ + ldr r0, [pc, #1944] @ 3a970c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3a96c4 │ │ │ │ + ldr r0, [pc, #1936] @ 3a9710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3a96c8 │ │ │ │ + ldr r0, [pc, #1928] @ 3a9714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 3a96cc │ │ │ │ + ldr r0, [pc, #1920] @ 3a9718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 3a96d0 │ │ │ │ + ldr r0, [pc, #1912] @ 3a971c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 3a96d4 │ │ │ │ + ldr r0, [pc, #1904] @ 3a9720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 3a96d8 │ │ │ │ + ldr r0, [pc, #1896] @ 3a9724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 3a96dc │ │ │ │ + ldr r0, [pc, #1888] @ 3a9728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3a96e0 │ │ │ │ + ldr r0, [pc, #1880] @ 3a972c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3a96e4 │ │ │ │ + ldr r0, [pc, #1872] @ 3a9730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3a96e8 │ │ │ │ + ldr r0, [pc, #1864] @ 3a9734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 3a96ec │ │ │ │ + ldr r0, [pc, #1856] @ 3a9738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 3a96f0 │ │ │ │ + ldr r0, [pc, #1848] @ 3a973c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 3a96f4 │ │ │ │ + ldr r0, [pc, #1840] @ 3a9740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 3a96f8 │ │ │ │ + ldr r0, [pc, #1832] @ 3a9744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 3a96fc │ │ │ │ + ldr r0, [pc, #1824] @ 3a9748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 3a9700 │ │ │ │ + ldr r0, [pc, #1816] @ 3a974c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 3a9704 │ │ │ │ + ldr r0, [pc, #1808] @ 3a9750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 3a9708 │ │ │ │ + ldr r0, [pc, #1800] @ 3a9754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 3a970c │ │ │ │ + ldr r0, [pc, #1792] @ 3a9758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 3a9710 │ │ │ │ + ldr r0, [pc, #1784] @ 3a975c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 3a9714 │ │ │ │ + ldr r0, [pc, #1776] @ 3a9760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 3a9718 │ │ │ │ + ldr r0, [pc, #1768] @ 3a9764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 3a971c │ │ │ │ + ldr r0, [pc, #1760] @ 3a9768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 3a9720 │ │ │ │ + ldr r0, [pc, #1752] @ 3a976c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 3a9724 │ │ │ │ + ldr r0, [pc, #1744] @ 3a9770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 3a9728 │ │ │ │ + ldr r0, [pc, #1736] @ 3a9774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 3a972c │ │ │ │ + ldr r0, [pc, #1728] @ 3a9778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 3a9730 │ │ │ │ + ldr r0, [pc, #1720] @ 3a977c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 3a9734 │ │ │ │ + ldr r0, [pc, #1712] @ 3a9780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3a9738 │ │ │ │ + ldr r0, [pc, #1704] @ 3a9784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3a973c │ │ │ │ + ldr r0, [pc, #1696] @ 3a9788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3a9740 │ │ │ │ + ldr r0, [pc, #1688] @ 3a978c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3a9744 │ │ │ │ + ldr r0, [pc, #1680] @ 3a9790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3a9748 │ │ │ │ + ldr r0, [pc, #1672] @ 3a9794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3a974c │ │ │ │ + ldr r0, [pc, #1664] @ 3a9798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3a9750 │ │ │ │ + ldr r0, [pc, #1656] @ 3a979c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3a9754 │ │ │ │ + ldr r0, [pc, #1648] @ 3a97a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3a9758 │ │ │ │ + ldr r0, [pc, #1640] @ 3a97a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3a975c │ │ │ │ + ldr r0, [pc, #1632] @ 3a97a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3a9760 │ │ │ │ + ldr r0, [pc, #1624] @ 3a97ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3a9764 │ │ │ │ + ldr r0, [pc, #1616] @ 3a97b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 3a9768 │ │ │ │ + ldr r0, [pc, #1608] @ 3a97b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3a976c │ │ │ │ + ldr r0, [pc, #1600] @ 3a97b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3a9770 │ │ │ │ + ldr r0, [pc, #1592] @ 3a97bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3a9774 │ │ │ │ + ldr r0, [pc, #1584] @ 3a97c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3a9778 │ │ │ │ + ldr r0, [pc, #1576] @ 3a97c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3a977c │ │ │ │ + ldr r0, [pc, #1568] @ 3a97c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3a9780 │ │ │ │ + ldr r0, [pc, #1560] @ 3a97cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3a9784 │ │ │ │ + ldr r0, [pc, #1552] @ 3a97d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 3a9788 │ │ │ │ + ldr r0, [pc, #1544] @ 3a97d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3a978c │ │ │ │ + ldr r0, [pc, #1536] @ 3a97d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3a9790 │ │ │ │ + ldr r0, [pc, #1528] @ 3a97dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3a9794 │ │ │ │ + ldr r0, [pc, #1520] @ 3a97e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 3a9798 │ │ │ │ + ldr r0, [pc, #1512] @ 3a97e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 3a979c │ │ │ │ + ldr r0, [pc, #1504] @ 3a97e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 3a97a0 │ │ │ │ + ldr r0, [pc, #1496] @ 3a97ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 3a97a4 │ │ │ │ + ldr r0, [pc, #1488] @ 3a97f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 3a97a8 │ │ │ │ + ldr r0, [pc, #1480] @ 3a97f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 3a97ac │ │ │ │ + ldr r0, [pc, #1472] @ 3a97f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3a97b0 │ │ │ │ + ldr r0, [pc, #1464] @ 3a97fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3a97b4 │ │ │ │ + ldr r0, [pc, #1456] @ 3a9800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 3a97b8 │ │ │ │ + ldr r0, [pc, #1448] @ 3a9804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3a97bc │ │ │ │ + ldr r0, [pc, #1440] @ 3a9808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3a97c0 │ │ │ │ + ldr r0, [pc, #1432] @ 3a980c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3a97c4 │ │ │ │ + ldr r0, [pc, #1424] @ 3a9810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3a97c8 │ │ │ │ + ldr r0, [pc, #1416] @ 3a9814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 3a97cc │ │ │ │ + ldr r0, [pc, #1408] @ 3a9818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 3a97d0 │ │ │ │ + ldr r0, [pc, #1400] @ 3a981c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 3a97d4 │ │ │ │ + ldr r0, [pc, #1392] @ 3a9820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 3a97d8 │ │ │ │ + ldr r0, [pc, #1384] @ 3a9824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 3a97dc │ │ │ │ + ldr r0, [pc, #1376] @ 3a9828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3a97e0 │ │ │ │ + ldr r0, [pc, #1368] @ 3a982c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3a97e4 │ │ │ │ + ldr r0, [pc, #1360] @ 3a9830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3a97e8 │ │ │ │ + ldr r0, [pc, #1352] @ 3a9834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 3a97ec │ │ │ │ + ldr r0, [pc, #1344] @ 3a9838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 3a97f0 │ │ │ │ + ldr r0, [pc, #1336] @ 3a983c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 3a97f4 │ │ │ │ + ldr r0, [pc, #1328] @ 3a9840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 3a97f8 │ │ │ │ + ldr r0, [pc, #1320] @ 3a9844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 3a97fc │ │ │ │ + ldr r0, [pc, #1312] @ 3a9848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 3a9800 │ │ │ │ + ldr r0, [pc, #1304] @ 3a984c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 3a9804 │ │ │ │ + ldr r0, [pc, #1296] @ 3a9850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3a9808 │ │ │ │ + ldr r0, [pc, #1288] @ 3a9854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3a980c │ │ │ │ + ldr r0, [pc, #1280] @ 3a9858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 3a9810 │ │ │ │ + ldr r0, [pc, #1272] @ 3a985c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 3a9814 │ │ │ │ + ldr r0, [pc, #1264] @ 3a9860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 3a9818 │ │ │ │ + ldr r0, [pc, #1256] @ 3a9864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 3a981c │ │ │ │ + ldr r0, [pc, #1248] @ 3a9868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 3a9820 │ │ │ │ + ldr r0, [pc, #1240] @ 3a986c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 3a9824 │ │ │ │ + ldr r0, [pc, #1232] @ 3a9870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 3a9828 │ │ │ │ + ldr r0, [pc, #1224] @ 3a9874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3a982c │ │ │ │ + ldr r0, [pc, #1216] @ 3a9878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3a9830 │ │ │ │ + ldr r0, [pc, #1208] @ 3a987c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3a9834 │ │ │ │ + ldr r0, [pc, #1200] @ 3a9880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3a9838 │ │ │ │ + ldr r0, [pc, #1192] @ 3a9884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3a983c │ │ │ │ + ldr r0, [pc, #1184] @ 3a9888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3a9840 │ │ │ │ + ldr r0, [pc, #1176] @ 3a988c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3a9844 │ │ │ │ + ldr r0, [pc, #1168] @ 3a9890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3a9848 │ │ │ │ + ldr r0, [pc, #1160] @ 3a9894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3a984c │ │ │ │ + ldr r0, [pc, #1152] @ 3a9898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3a9850 │ │ │ │ + ldr r0, [pc, #1144] @ 3a989c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3a9854 │ │ │ │ + ldr r0, [pc, #1136] @ 3a98a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3a9858 │ │ │ │ + ldr r0, [pc, #1128] @ 3a98a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3a985c │ │ │ │ + ldr r0, [pc, #1120] @ 3a98a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3a9860 │ │ │ │ + ldr r0, [pc, #1112] @ 3a98ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3a9864 │ │ │ │ + ldr r0, [pc, #1104] @ 3a98b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3a9868 │ │ │ │ + ldr r0, [pc, #1096] @ 3a98b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3a986c │ │ │ │ + ldr r0, [pc, #1088] @ 3a98b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3a9870 │ │ │ │ + ldr r0, [pc, #1080] @ 3a98bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3a9874 │ │ │ │ + ldr r0, [pc, #1072] @ 3a98c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3a9878 │ │ │ │ + ldr r0, [pc, #1064] @ 3a98c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3a987c │ │ │ │ + ldr r0, [pc, #1056] @ 3a98c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3a9880 │ │ │ │ + ldr r0, [pc, #1048] @ 3a98cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3a9884 │ │ │ │ + ldr r0, [pc, #1040] @ 3a98d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3a9888 │ │ │ │ + ldr r0, [pc, #1032] @ 3a98d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3a988c │ │ │ │ + ldr r0, [pc, #1024] @ 3a98d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3a9890 │ │ │ │ + ldr r0, [pc, #1016] @ 3a98dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3a9894 │ │ │ │ + ldr r0, [pc, #1008] @ 3a98e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 3a9898 │ │ │ │ + ldr r0, [pc, #1000] @ 3a98e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 3a989c │ │ │ │ + ldr r0, [pc, #992] @ 3a98e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 3a98a0 │ │ │ │ + ldr r0, [pc, #984] @ 3a98ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 3a98a4 │ │ │ │ + ldr r0, [pc, #976] @ 3a98f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 3a98a8 │ │ │ │ + ldr r0, [pc, #968] @ 3a98f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 3a98ac │ │ │ │ + ldr r0, [pc, #960] @ 3a98f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 3a98b0 │ │ │ │ + ldr r0, [pc, #952] @ 3a98fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 3a98b4 │ │ │ │ + ldr r0, [pc, #944] @ 3a9900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 3a98b8 │ │ │ │ + ldr r0, [pc, #936] @ 3a9904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 3a98bc │ │ │ │ + ldr r0, [pc, #928] @ 3a9908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 3a98c0 │ │ │ │ + ldr r0, [pc, #920] @ 3a990c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 3a98c4 │ │ │ │ + ldr r0, [pc, #912] @ 3a9910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 3a98c8 │ │ │ │ + ldr r0, [pc, #904] @ 3a9914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 3a98cc │ │ │ │ + ldr r0, [pc, #896] @ 3a9918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 3a98d0 │ │ │ │ + ldr r0, [pc, #888] @ 3a991c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 3a98d4 │ │ │ │ + ldr r0, [pc, #880] @ 3a9920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 3a98d8 │ │ │ │ + ldr r0, [pc, #872] @ 3a9924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 3a98dc │ │ │ │ + ldr r0, [pc, #864] @ 3a9928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 3a98e0 │ │ │ │ + ldr r0, [pc, #856] @ 3a992c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 3a98e4 │ │ │ │ + ldr r0, [pc, #848] @ 3a9930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 3a98e8 │ │ │ │ + ldr r0, [pc, #840] @ 3a9934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 3a98ec │ │ │ │ + ldr r0, [pc, #832] @ 3a9938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 3a98f0 │ │ │ │ + ldr r0, [pc, #824] @ 3a993c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 3a98f4 │ │ │ │ + ldr r0, [pc, #816] @ 3a9940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq sl, lr, r4, lsl #31 │ │ │ │ - addseq sl, lr, r0, asr pc │ │ │ │ - addseq sl, lr, ip, lsl pc │ │ │ │ - addseq sl, lr, r8, ror #29 │ │ │ │ - @ instruction: 0x009eaeb4 │ │ │ │ - addseq sl, lr, r0, lsl #29 │ │ │ │ - addseq sl, lr, ip, asr #28 │ │ │ │ - addseq sl, lr, r8, lsl lr │ │ │ │ - addseq sl, lr, r4, ror #27 │ │ │ │ - @ instruction: 0x009eadb0 │ │ │ │ - addseq sl, lr, ip, ror sp │ │ │ │ - addseq sl, lr, r8, asr #26 │ │ │ │ - addseq sl, lr, r4, lsl sp │ │ │ │ - addseq sl, lr, r0, ror #25 │ │ │ │ - addseq sl, lr, ip, lsr #25 │ │ │ │ - addseq sl, lr, r0, lsl #25 │ │ │ │ - addseq sl, lr, r4, asr ip │ │ │ │ - addseq sl, lr, r8, lsr #24 │ │ │ │ - @ instruction: 0x009eabfc │ │ │ │ - @ instruction: 0x009eabd0 │ │ │ │ - addseq sl, lr, r4, lsr #23 │ │ │ │ - addseq sl, lr, r8, ror fp │ │ │ │ - addseq sl, lr, ip, asr #22 │ │ │ │ - addseq sl, lr, r0, lsr #22 │ │ │ │ - @ instruction: 0x009eaaf4 │ │ │ │ - addseq sl, lr, r8, asr #21 │ │ │ │ - umullseq sl, lr, ip, sl │ │ │ │ - addseq sl, lr, r0, ror sl │ │ │ │ - addseq sl, lr, r4, asr #20 │ │ │ │ - addseq sl, lr, r8, lsl sl │ │ │ │ - addseq sl, lr, ip, ror #19 │ │ │ │ - @ instruction: 0x009ea9bc │ │ │ │ - addseq sl, lr, r8, lsl #19 │ │ │ │ - addseq sl, lr, r4, asr r9 │ │ │ │ - addseq sl, lr, r0, lsr #18 │ │ │ │ - addseq sl, lr, r0, lsl #18 │ │ │ │ - addseq sl, lr, r0, ror #17 │ │ │ │ - addseq sl, lr, r0, asr #17 │ │ │ │ - addseq sl, lr, r0, lsr #17 │ │ │ │ - addseq sl, lr, r0, lsl #17 │ │ │ │ - addseq sl, lr, r0, ror #16 │ │ │ │ - addseq sl, lr, r0, asr #16 │ │ │ │ - addseq sl, lr, r0, lsr #16 │ │ │ │ - addseq sl, lr, r0, lsl #16 │ │ │ │ - addseq sl, lr, r0, ror #15 │ │ │ │ - addseq sl, lr, r0, asr #15 │ │ │ │ - addseq sl, lr, r0, lsr #15 │ │ │ │ - addseq sl, lr, r0, lsl #15 │ │ │ │ - addseq sl, lr, r0, ror #14 │ │ │ │ - addseq sl, lr, r0, asr #14 │ │ │ │ - addseq sl, lr, r0, lsr #14 │ │ │ │ - addseq sl, lr, r0, lsl #14 │ │ │ │ - addseq sl, lr, r0, ror #13 │ │ │ │ - addseq sl, lr, r0, asr #13 │ │ │ │ - addseq sl, lr, r0, lsr #13 │ │ │ │ - addseq sl, lr, r0, lsl #13 │ │ │ │ - addseq sl, lr, r0, ror #12 │ │ │ │ - addseq sl, lr, r0, asr #12 │ │ │ │ - addseq sl, lr, r0, lsr #12 │ │ │ │ - addseq sl, lr, r0, lsl #12 │ │ │ │ - addseq sl, lr, r0, ror #11 │ │ │ │ - addseq sl, lr, r0, asr #11 │ │ │ │ - addseq sl, lr, r0, lsr #11 │ │ │ │ - addseq sl, lr, r0, lsl #11 │ │ │ │ - addseq sl, lr, r0, ror #10 │ │ │ │ - addseq sl, lr, r0, asr #10 │ │ │ │ - addseq sl, lr, r0, lsr #10 │ │ │ │ - @ instruction: 0x009ea4f0 │ │ │ │ - addseq sl, lr, ip, lsl #8 │ │ │ │ - addseq sl, lr, r8, lsr #6 │ │ │ │ - addseq sl, lr, r4, asr #4 │ │ │ │ - addseq sl, lr, r4, ror #2 │ │ │ │ - umullseq sl, lr, r0, r0 │ │ │ │ - umullseq r9, lr, r8, pc @ │ │ │ │ - @ instruction: 0x009e9eb8 │ │ │ │ - addseq r9, lr, ip, ror #27 │ │ │ │ - addseq sl, lr, r0, ror #8 │ │ │ │ - addseq sl, lr, ip, ror r3 │ │ │ │ - umullseq sl, lr, r8, r2 │ │ │ │ - @ instruction: 0x009ea1b4 │ │ │ │ - ldrsbeq sl, [lr], r8 │ │ │ │ - @ instruction: 0x009e9ffc │ │ │ │ - addseq r9, lr, r8, lsl #30 │ │ │ │ - addseq r9, lr, ip, lsr #28 │ │ │ │ - addseq r9, lr, r0, ror #26 │ │ │ │ - @ instruction: 0x009ea3d0 │ │ │ │ - addseq sl, lr, ip, ror #5 │ │ │ │ - addseq sl, lr, r8, lsl #4 │ │ │ │ - addseq sl, lr, r4, lsr #2 │ │ │ │ + addseq sl, lr, r8, ror pc │ │ │ │ + addseq sl, lr, r4, asr #30 │ │ │ │ + addseq sl, lr, r0, lsl pc │ │ │ │ + @ instruction: 0x009eaedc │ │ │ │ + addseq sl, lr, r8, lsr #29 │ │ │ │ + addseq sl, lr, r4, ror lr │ │ │ │ + addseq sl, lr, r0, asr #28 │ │ │ │ + addseq sl, lr, ip, lsl #28 │ │ │ │ + @ instruction: 0x009eadd8 │ │ │ │ + addseq sl, lr, r4, lsr #27 │ │ │ │ + addseq sl, lr, r0, ror sp │ │ │ │ + addseq sl, lr, ip, lsr sp │ │ │ │ + addseq sl, lr, r8, lsl #26 │ │ │ │ + @ instruction: 0x009eacd4 │ │ │ │ + addseq sl, lr, r0, lsr #25 │ │ │ │ + addseq sl, lr, r4, ror ip │ │ │ │ + addseq sl, lr, r8, asr #24 │ │ │ │ + addseq sl, lr, ip, lsl ip │ │ │ │ + @ instruction: 0x009eabf0 │ │ │ │ + addseq sl, lr, r4, asr #23 │ │ │ │ + umullseq sl, lr, r8, fp │ │ │ │ + addseq sl, lr, ip, ror #22 │ │ │ │ + addseq sl, lr, r0, asr #22 │ │ │ │ + addseq sl, lr, r4, lsl fp │ │ │ │ + addseq sl, lr, r8, ror #21 │ │ │ │ + @ instruction: 0x009eaabc │ │ │ │ + umullseq sl, lr, r0, sl │ │ │ │ + addseq sl, lr, r4, ror #20 │ │ │ │ + addseq sl, lr, r8, lsr sl │ │ │ │ + addseq sl, lr, ip, lsl #20 │ │ │ │ + addseq sl, lr, r0, ror #19 │ │ │ │ + @ instruction: 0x009ea9b0 │ │ │ │ + addseq sl, lr, ip, ror r9 │ │ │ │ + addseq sl, lr, r8, asr #18 │ │ │ │ + addseq sl, lr, r4, lsl r9 │ │ │ │ + @ instruction: 0x009ea8f4 │ │ │ │ + @ instruction: 0x009ea8d4 │ │ │ │ + @ instruction: 0x009ea8b4 │ │ │ │ + umullseq sl, lr, r4, r8 │ │ │ │ + addseq sl, lr, r4, ror r8 │ │ │ │ + addseq sl, lr, r4, asr r8 │ │ │ │ + addseq sl, lr, r4, lsr r8 │ │ │ │ + addseq sl, lr, r4, lsl r8 │ │ │ │ + @ instruction: 0x009ea7f4 │ │ │ │ + @ instruction: 0x009ea7d4 │ │ │ │ + @ instruction: 0x009ea7b4 │ │ │ │ + umullseq sl, lr, r4, r7 │ │ │ │ + addseq sl, lr, r4, ror r7 │ │ │ │ + addseq sl, lr, r4, asr r7 │ │ │ │ + addseq sl, lr, r4, lsr r7 │ │ │ │ + addseq sl, lr, r4, lsl r7 │ │ │ │ + @ instruction: 0x009ea6f4 │ │ │ │ + @ instruction: 0x009ea6d4 │ │ │ │ + @ instruction: 0x009ea6b4 │ │ │ │ + umullseq sl, lr, r4, r6 │ │ │ │ + addseq sl, lr, r4, ror r6 │ │ │ │ + addseq sl, lr, r4, asr r6 │ │ │ │ + addseq sl, lr, r4, lsr r6 │ │ │ │ + addseq sl, lr, r4, lsl r6 │ │ │ │ + @ instruction: 0x009ea5f4 │ │ │ │ + @ instruction: 0x009ea5d4 │ │ │ │ + @ instruction: 0x009ea5b4 │ │ │ │ + umullseq sl, lr, r4, r5 │ │ │ │ + addseq sl, lr, r4, ror r5 │ │ │ │ + addseq sl, lr, r4, asr r5 │ │ │ │ + addseq sl, lr, r4, lsr r5 │ │ │ │ + addseq sl, lr, r4, lsl r5 │ │ │ │ + addseq sl, lr, r4, ror #9 │ │ │ │ + addseq sl, lr, r0, lsl #8 │ │ │ │ + addseq sl, lr, ip, lsl r3 │ │ │ │ + addseq sl, lr, r8, lsr r2 │ │ │ │ + addseq sl, lr, r8, asr r1 │ │ │ │ + addseq sl, lr, r4, lsl #1 │ │ │ │ + addseq r9, lr, ip, lsl #31 │ │ │ │ + addseq r9, lr, ip, lsr #29 │ │ │ │ + addseq r9, lr, r0, ror #27 │ │ │ │ + addseq sl, lr, r4, asr r4 │ │ │ │ + addseq sl, lr, r0, ror r3 │ │ │ │ + addseq sl, lr, ip, lsl #5 │ │ │ │ + addseq sl, lr, r8, lsr #3 │ │ │ │ + addseq sl, lr, ip, asr #1 │ │ │ │ + @ instruction: 0x009e9ff0 │ │ │ │ + @ instruction: 0x009e9efc │ │ │ │ + addseq r9, lr, r0, lsr #28 │ │ │ │ + addseq r9, lr, r4, asr sp │ │ │ │ + addseq sl, lr, r4, asr #7 │ │ │ │ + addseq sl, lr, r0, ror #5 │ │ │ │ + @ instruction: 0x009ea1fc │ │ │ │ + addseq sl, lr, r8, lsl r1 │ │ │ │ + addseq sl, lr, r0, asr #32 │ │ │ │ + addseq r9, lr, ip, asr pc │ │ │ │ + addseq r9, lr, ip, ror #28 │ │ │ │ + umullseq r9, lr, r4, sp │ │ │ │ + addseq r9, lr, r8, asr #25 │ │ │ │ + addseq sl, lr, r4, lsr r3 │ │ │ │ + addseq sl, lr, r0, asr r2 │ │ │ │ + addseq sl, lr, ip, ror #2 │ │ │ │ + addseq sl, lr, r8, lsl #1 │ │ │ │ + @ instruction: 0x009e9fb4 │ │ │ │ + addseq r9, lr, r8, asr #29 │ │ │ │ + @ instruction: 0x009e9ddc │ │ │ │ + addseq r9, lr, r8, lsl #26 │ │ │ │ + addseq r9, lr, ip, lsr ip │ │ │ │ + addseq sl, lr, r4, lsr #5 │ │ │ │ + addseq sl, lr, r0, asr #3 │ │ │ │ + ldrsbeq sl, [lr], ip │ │ │ │ + @ instruction: 0x009e9ff8 │ │ │ │ + addseq r9, lr, r8, lsr #30 │ │ │ │ + addseq r9, lr, r4, lsr lr │ │ │ │ + addseq r9, lr, ip, asr #26 │ │ │ │ + addseq r9, lr, ip, ror ip │ │ │ │ + @ instruction: 0x009e9bb0 │ │ │ │ + addseq sl, lr, r4, lsl r2 │ │ │ │ + addseq sl, lr, r0, lsr r1 │ │ │ │ addseq sl, lr, ip, asr #32 │ │ │ │ addseq r9, lr, r8, ror #30 │ │ │ │ - addseq r9, lr, r8, ror lr │ │ │ │ + umullseq r9, lr, ip, lr │ │ │ │ addseq r9, lr, r0, lsr #27 │ │ │ │ - @ instruction: 0x009e9cd4 │ │ │ │ - addseq sl, lr, r0, asr #6 │ │ │ │ - addseq sl, lr, ip, asr r2 │ │ │ │ - addseq sl, lr, r8, ror r1 │ │ │ │ - umullseq sl, lr, r4, r0 │ │ │ │ - addseq r9, lr, r0, asr #31 │ │ │ │ - @ instruction: 0x009e9ed4 │ │ │ │ - addseq r9, lr, r8, ror #27 │ │ │ │ - addseq r9, lr, r4, lsl sp │ │ │ │ - addseq r9, lr, r8, asr #24 │ │ │ │ - @ instruction: 0x009ea2b0 │ │ │ │ - addseq sl, lr, ip, asr #3 │ │ │ │ - addseq sl, lr, r8, ror #1 │ │ │ │ - addseq sl, lr, r4 │ │ │ │ - addseq r9, lr, r4, lsr pc │ │ │ │ - addseq r9, lr, r0, asr #28 │ │ │ │ - addseq r9, lr, r8, asr sp │ │ │ │ - addseq r9, lr, r8, lsl #25 │ │ │ │ - @ instruction: 0x009e9bbc │ │ │ │ - addseq sl, lr, r0, lsr #4 │ │ │ │ - addseq sl, lr, ip, lsr r1 │ │ │ │ - addseq sl, lr, r8, asr r0 │ │ │ │ - addseq r9, lr, r4, ror pc │ │ │ │ - addseq r9, lr, r8, lsr #29 │ │ │ │ - addseq r9, lr, ip, lsr #27 │ │ │ │ - addseq r9, lr, r8, asr #25 │ │ │ │ - @ instruction: 0x009e9bfc │ │ │ │ - addseq r9, lr, r0, lsr fp │ │ │ │ - @ instruction: 0x009e9afc │ │ │ │ + @ instruction: 0x009e9cbc │ │ │ │ + @ instruction: 0x009e9bf0 │ │ │ │ + addseq r9, lr, r4, lsr #22 │ │ │ │ + @ instruction: 0x009e9af0 │ │ │ │ + addseq r9, lr, r4, ror #16 │ │ │ │ + @ instruction: 0x009e9ab0 │ │ │ │ + addseq r9, lr, r4, lsr #16 │ │ │ │ + addseq r9, lr, r0, ror sl │ │ │ │ + addseq r9, lr, r4, ror #15 │ │ │ │ + addseq r9, lr, r0, lsr sl │ │ │ │ + addseq r9, lr, r4, lsr #15 │ │ │ │ + @ instruction: 0x009e99f0 │ │ │ │ + addseq r9, lr, r4, ror #14 │ │ │ │ + @ instruction: 0x009e99b0 │ │ │ │ + addseq r9, lr, r4, lsr #14 │ │ │ │ + addseq r9, lr, r0, ror r9 │ │ │ │ + addseq r9, lr, r4, ror #13 │ │ │ │ + addseq r9, lr, r0, lsr r9 │ │ │ │ + addseq r9, lr, r4, lsr #13 │ │ │ │ + @ instruction: 0x009e98f0 │ │ │ │ + addseq r9, lr, r4, ror #12 │ │ │ │ + @ instruction: 0x009e98b0 │ │ │ │ + addseq r9, lr, r4, lsr #12 │ │ │ │ addseq r9, lr, r0, ror r8 │ │ │ │ - @ instruction: 0x009e9abc │ │ │ │ + addseq r9, lr, r4, ror #11 │ │ │ │ addseq r9, lr, r0, lsr r8 │ │ │ │ - addseq r9, lr, ip, ror sl │ │ │ │ + addseq r9, lr, r4, lsr #11 │ │ │ │ @ instruction: 0x009e97f0 │ │ │ │ - addseq r9, lr, ip, lsr sl │ │ │ │ + addseq r9, lr, r4, ror #10 │ │ │ │ @ instruction: 0x009e97b0 │ │ │ │ - @ instruction: 0x009e99fc │ │ │ │ + addseq r9, lr, r4, lsr #10 │ │ │ │ addseq r9, lr, r0, ror r7 │ │ │ │ - @ instruction: 0x009e99bc │ │ │ │ + addseq r9, lr, r4, ror #9 │ │ │ │ addseq r9, lr, r0, lsr r7 │ │ │ │ - addseq r9, lr, ip, ror r9 │ │ │ │ - @ instruction: 0x009e96f0 │ │ │ │ - addseq r9, lr, ip, lsr r9 │ │ │ │ - @ instruction: 0x009e96b0 │ │ │ │ - @ instruction: 0x009e98fc │ │ │ │ - addseq r9, lr, r0, ror r6 │ │ │ │ - @ instruction: 0x009e98bc │ │ │ │ - addseq r9, lr, r0, lsr r6 │ │ │ │ - addseq r9, lr, ip, ror r8 │ │ │ │ - @ instruction: 0x009e95f0 │ │ │ │ - addseq r9, lr, ip, lsr r8 │ │ │ │ - @ instruction: 0x009e95b0 │ │ │ │ - @ instruction: 0x009e97fc │ │ │ │ - addseq r9, lr, r0, ror r5 │ │ │ │ - @ instruction: 0x009e97bc │ │ │ │ - addseq r9, lr, r0, lsr r5 │ │ │ │ - addseq r9, lr, ip, ror r7 │ │ │ │ - @ instruction: 0x009e94f0 │ │ │ │ - addseq r9, lr, ip, lsr r7 │ │ │ │ - @ instruction: 0x009e94b0 │ │ │ │ - addseq r9, lr, ip, ror r4 │ │ │ │ + addseq r9, lr, r4, lsr #9 │ │ │ │ + addseq r9, lr, r0, ror r4 │ │ │ │ + addseq r9, lr, r4, ror #3 │ │ │ │ + addseq r9, lr, r0, lsr r4 │ │ │ │ + addseq r9, lr, r4, lsr #3 │ │ │ │ + @ instruction: 0x009e93f0 │ │ │ │ + addseq r9, lr, r4, ror #2 │ │ │ │ + @ instruction: 0x009e93b0 │ │ │ │ + addseq r9, lr, r4, lsr #2 │ │ │ │ + addseq r9, lr, r0, ror r3 │ │ │ │ + addseq r9, lr, r4, ror #1 │ │ │ │ + addseq r9, lr, r0, lsr r3 │ │ │ │ + addseq r9, lr, r4, lsr #1 │ │ │ │ + @ instruction: 0x009e92f0 │ │ │ │ + addseq r9, lr, r4, rrx │ │ │ │ + @ instruction: 0x009e92b0 │ │ │ │ + addseq r9, lr, r4, lsr #32 │ │ │ │ + addseq r9, lr, r0, ror r2 │ │ │ │ + addseq r8, lr, r4, ror #31 │ │ │ │ + addseq r9, lr, r0, lsr r2 │ │ │ │ + addseq r8, lr, r4, lsr #31 │ │ │ │ @ instruction: 0x009e91f0 │ │ │ │ - addseq r9, lr, ip, lsr r4 │ │ │ │ + addseq r8, lr, r4, ror #30 │ │ │ │ @ instruction: 0x009e91b0 │ │ │ │ - @ instruction: 0x009e93fc │ │ │ │ + addseq r8, lr, r4, lsr #30 │ │ │ │ addseq r9, lr, r0, ror r1 │ │ │ │ - @ instruction: 0x009e93bc │ │ │ │ + addseq r8, lr, r4, ror #29 │ │ │ │ addseq r9, lr, r0, lsr r1 │ │ │ │ - addseq r9, lr, ip, ror r3 │ │ │ │ + addseq r8, lr, r4, lsr #29 │ │ │ │ ldrsheq r9, [lr], r0 │ │ │ │ - addseq r9, lr, ip, lsr r3 │ │ │ │ + addseq r8, lr, r4, ror #28 │ │ │ │ ldrheq r9, [lr], r0 │ │ │ │ - @ instruction: 0x009e92fc │ │ │ │ - addseq r9, lr, r0, ror r0 │ │ │ │ - @ instruction: 0x009e92bc │ │ │ │ - addseq r9, lr, r0, lsr r0 │ │ │ │ - addseq r9, lr, ip, ror r2 │ │ │ │ - @ instruction: 0x009e8ff0 │ │ │ │ - addseq r9, lr, ip, lsr r2 │ │ │ │ - @ instruction: 0x009e8fb0 │ │ │ │ - @ instruction: 0x009e91fc │ │ │ │ - addseq r8, lr, r0, ror pc │ │ │ │ - @ instruction: 0x009e91bc │ │ │ │ - addseq r8, lr, r0, lsr pc │ │ │ │ - addseq r9, lr, ip, ror r1 │ │ │ │ - @ instruction: 0x009e8ef0 │ │ │ │ - addseq r9, lr, ip, lsr r1 │ │ │ │ - @ instruction: 0x009e8eb0 │ │ │ │ - ldrsheq r9, [lr], ip │ │ │ │ - addseq r8, lr, r0, ror lr │ │ │ │ - ldrheq r9, [lr], ip │ │ │ │ - addseq r8, lr, r0, lsr lr │ │ │ │ - @ instruction: 0x009e8df4 │ │ │ │ - addseq r8, lr, r4, ror #24 │ │ │ │ - addseq r8, lr, r4, asr #21 │ │ │ │ - addseq r8, lr, r0, ror r9 │ │ │ │ - addseq r8, lr, r0, ror #15 │ │ │ │ - addseq r8, lr, r0, asr #12 │ │ │ │ - addseq r8, lr, r8, ror #9 │ │ │ │ - addseq r8, lr, r0, ror sp │ │ │ │ - @ instruction: 0x009e8bdc │ │ │ │ - addseq r8, lr, r8, asr #20 │ │ │ │ - addseq r8, lr, ip, ror #17 │ │ │ │ - addseq r8, lr, r8, asr r7 │ │ │ │ - addseq r8, lr, r4, asr #11 │ │ │ │ - addseq r8, lr, r0, ror #8 │ │ │ │ - addseq r8, lr, ip, ror #25 │ │ │ │ - addseq r8, lr, r4, asr fp │ │ │ │ - addseq r8, lr, ip, asr #19 │ │ │ │ - addseq r8, lr, r8, ror #16 │ │ │ │ - @ instruction: 0x009e86d0 │ │ │ │ - addseq r7, lr, r4, ror #29 │ │ │ │ - addseq r7, lr, r4, ror sp │ │ │ │ - addseq r8, lr, r4, lsl #12 │ │ │ │ - addseq r8, lr, r8, ror #8 │ │ │ │ - addseq r8, lr, ip, ror #5 │ │ │ │ - addseq r8, lr, r0, lsl #3 │ │ │ │ - addseq r7, lr, r4, ror #31 │ │ │ │ - addseq r7, lr, r8, ror #28 │ │ │ │ - addseq r7, lr, ip, ror #25 │ │ │ │ - addseq r8, lr, r0, lsl #11 │ │ │ │ - addseq r8, lr, r0, ror #7 │ │ │ │ - addseq r8, lr, r0, ror r2 │ │ │ │ - ldrsheq r8, [lr], ip │ │ │ │ - addseq r7, lr, ip, asr pc │ │ │ │ - addseq r7, lr, ip, ror #27 │ │ │ │ - addseq r7, lr, r4, ror #24 │ │ │ │ - @ instruction: 0x009e84fc │ │ │ │ - addseq r8, lr, r8, asr r3 │ │ │ │ - @ instruction: 0x009e81f4 │ │ │ │ - addseq r8, lr, r8, ror r0 │ │ │ │ - @ instruction: 0x009e7ed4 │ │ │ │ - addseq r7, lr, r0, ror sp │ │ │ │ - @ instruction: 0x009e7bdc │ │ │ │ - addseq r8, lr, r8, ror r4 │ │ │ │ - @ instruction: 0x009e82d0 │ │ │ │ - addseq r8, lr, r8, ror r1 │ │ │ │ - @ instruction: 0x009e7ff4 │ │ │ │ - addseq r7, lr, ip, asr #28 │ │ │ │ - @ instruction: 0x009e7cf4 │ │ │ │ - addseq r7, lr, r4, asr fp │ │ │ │ - @ instruction: 0x009e83f4 │ │ │ │ - addseq r8, lr, r8, asr #4 │ │ │ │ - ldrsheq r8, [lr], ip │ │ │ │ - addseq r7, lr, r0, ror pc │ │ │ │ - addseq r7, lr, r4, asr #27 │ │ │ │ - addseq r7, lr, r8, ror ip │ │ │ │ - addseq r7, lr, ip, asr #21 │ │ │ │ - umullseq r7, lr, r4, sl │ │ │ │ - @ instruction: 0x009e77f0 │ │ │ │ - addseq r7, lr, r4, lsr #10 │ │ │ │ - addseq r7, lr, ip, asr r2 │ │ │ │ - addseq r7, lr, r8, lsr sl │ │ │ │ - umullseq r7, lr, r4, r7 │ │ │ │ - addseq r7, lr, r8, asr #9 │ │ │ │ - addseq r7, lr, r4, lsl #4 │ │ │ │ - @ instruction: 0x009e79dc │ │ │ │ - addseq r7, lr, r8, lsr r7 │ │ │ │ - addseq r7, lr, ip, ror #8 │ │ │ │ - addseq r7, lr, ip, lsr #3 │ │ │ │ - addseq r7, lr, r0, lsl #19 │ │ │ │ - @ instruction: 0x009e76dc │ │ │ │ - addseq r7, lr, r0, lsl r4 │ │ │ │ - addseq r7, lr, r4, asr r1 │ │ │ │ - addseq r7, lr, r4, lsr #18 │ │ │ │ - addseq r7, lr, r0, lsl #13 │ │ │ │ - @ instruction: 0x009e73b4 │ │ │ │ - ldrsheq r7, [lr], ip │ │ │ │ - addseq r7, lr, r8, asr #17 │ │ │ │ - addseq r7, lr, r4, lsr #12 │ │ │ │ - addseq r7, lr, r8, asr r3 │ │ │ │ - addseq r7, lr, r4, lsr #1 │ │ │ │ - addseq r7, lr, r0, ror r8 │ │ │ │ - addseq r7, lr, r8, asr #11 │ │ │ │ - @ instruction: 0x009e72fc │ │ │ │ - addseq r7, lr, ip, asr #32 │ │ │ │ - addseq r7, lr, r8, lsl r8 │ │ │ │ - addseq r7, lr, ip, ror #10 │ │ │ │ - addseq r7, lr, r0, lsr #5 │ │ │ │ - @ instruction: 0x009e6ff4 │ │ │ │ - addseq r7, lr, r0, asr #15 │ │ │ │ - addseq r7, lr, r0, lsl r5 │ │ │ │ - addseq r7, lr, r4, asr #4 │ │ │ │ - umullseq r6, lr, ip, pc @ │ │ │ │ - addseq r7, lr, r8, ror #14 │ │ │ │ - @ instruction: 0x009e74b4 │ │ │ │ - addseq r7, lr, r8, ror #3 │ │ │ │ - addseq r6, lr, r4, asr #30 │ │ │ │ - addseq r7, lr, r0, lsl r7 │ │ │ │ - addseq r7, lr, r8, asr r4 │ │ │ │ - addseq r7, lr, ip, lsl #3 │ │ │ │ - addseq r6, lr, ip, ror #29 │ │ │ │ - @ instruction: 0x009e76b8 │ │ │ │ - @ instruction: 0x009e73fc │ │ │ │ - addseq r7, lr, r0, lsr r1 │ │ │ │ - umullseq r6, lr, r4, lr │ │ │ │ - addseq r7, lr, r0, ror #12 │ │ │ │ - addseq r7, lr, r0, lsr #7 │ │ │ │ - ldrsbeq r7, [lr], r4 │ │ │ │ - addseq r6, lr, ip, lsr lr │ │ │ │ - addseq r7, lr, r8, lsl #12 │ │ │ │ - addseq r7, lr, r4, asr #6 │ │ │ │ - addseq r7, lr, r8, ror r0 │ │ │ │ - addseq r6, lr, r4, ror #27 │ │ │ │ - @ instruction: 0x009e75b0 │ │ │ │ - addseq r7, lr, r8, ror #5 │ │ │ │ - addseq r7, lr, ip, lsl r0 │ │ │ │ - addseq r6, lr, ip, lsl #27 │ │ │ │ - addseq r7, lr, r8, asr r5 │ │ │ │ - addseq r7, lr, ip, lsl #5 │ │ │ │ - addseq r6, lr, r0, asr #31 │ │ │ │ - addseq r6, lr, r4, lsr sp │ │ │ │ - @ instruction: 0x009e6cfc │ │ │ │ - addseq r6, lr, r8, asr sl │ │ │ │ - addseq r6, lr, ip, lsl #15 │ │ │ │ - addseq r6, lr, r4, asr #9 │ │ │ │ - addseq r6, lr, r0, lsr #25 │ │ │ │ - @ instruction: 0x009e69fc │ │ │ │ - addseq r6, lr, r0, lsr r7 │ │ │ │ - addseq r6, lr, ip, ror #8 │ │ │ │ - addseq r6, lr, r4, asr #24 │ │ │ │ - addseq r6, lr, r0, lsr #19 │ │ │ │ - @ instruction: 0x009e66d4 │ │ │ │ - addseq r6, lr, r4, lsl r4 │ │ │ │ - addseq r6, lr, r8, ror #23 │ │ │ │ - addseq r6, lr, r4, asr #18 │ │ │ │ - addseq r6, lr, r8, ror r6 │ │ │ │ - @ instruction: 0x009e63bc │ │ │ │ - addseq r6, lr, ip, lsl #23 │ │ │ │ - addseq r6, lr, r8, ror #17 │ │ │ │ - addseq r6, lr, ip, lsl r6 │ │ │ │ - addseq r6, lr, r4, ror #6 │ │ │ │ - addseq r6, lr, r0, lsr fp │ │ │ │ - addseq r6, lr, ip, lsl #17 │ │ │ │ - addseq r6, lr, r0, asr #11 │ │ │ │ - addseq r6, lr, ip, lsl #6 │ │ │ │ - @ instruction: 0x009e6ad8 │ │ │ │ - addseq r6, lr, r0, lsr r8 │ │ │ │ - addseq r6, lr, r4, ror #10 │ │ │ │ - @ instruction: 0x009e62b4 │ │ │ │ - addseq r6, lr, r0, lsl #21 │ │ │ │ - @ instruction: 0x009e67d4 │ │ │ │ - addseq r6, lr, r8, lsl #10 │ │ │ │ - addseq r6, lr, ip, asr r2 │ │ │ │ - addseq r6, lr, r8, lsr #20 │ │ │ │ - addseq r6, lr, r8, ror r7 │ │ │ │ - addseq r6, lr, ip, lsr #9 │ │ │ │ - addseq r6, lr, r4, lsl #4 │ │ │ │ - @ instruction: 0x009e69d0 │ │ │ │ - addseq r6, lr, ip, lsl r7 │ │ │ │ - addseq r6, lr, r0, asr r4 │ │ │ │ - addseq r6, lr, ip, lsr #3 │ │ │ │ - addseq r6, lr, r8, ror r9 │ │ │ │ - addseq r6, lr, r0, asr #13 │ │ │ │ - @ instruction: 0x009e63f4 │ │ │ │ - addseq r6, lr, r4, asr r1 │ │ │ │ - addseq r6, lr, r0, lsr #18 │ │ │ │ - addseq r6, lr, r4, ror #12 │ │ │ │ - umullseq r6, lr, r8, r3 │ │ │ │ - ldrsheq r6, [lr], ip │ │ │ │ - addseq r6, lr, r8, asr #17 │ │ │ │ - addseq r6, lr, r8, lsl #12 │ │ │ │ - addseq r6, lr, ip, lsr r3 │ │ │ │ - addseq r6, lr, r4, lsr #1 │ │ │ │ - addseq r6, lr, r0, ror r8 │ │ │ │ - addseq r6, lr, ip, lsr #11 │ │ │ │ - addseq r6, lr, r0, ror #5 │ │ │ │ - addseq r6, lr, ip, asr #32 │ │ │ │ - addseq r6, lr, r8, lsl r8 │ │ │ │ - addseq r6, lr, r0, asr r5 │ │ │ │ - addseq r6, lr, r4, lsl #5 │ │ │ │ - @ instruction: 0x009e5ff4 │ │ │ │ - addseq r6, lr, r0, asr #15 │ │ │ │ - @ instruction: 0x009e64f4 │ │ │ │ - addseq r6, lr, r8, lsr #4 │ │ │ │ - umullseq r5, lr, ip, pc @ │ │ │ │ - addseq r5, lr, r0, ror pc │ │ │ │ - addseq r5, lr, r4, asr #30 │ │ │ │ - addseq r5, lr, r8, lsl pc │ │ │ │ - addseq r5, lr, ip, ror #29 │ │ │ │ - addseq r5, lr, ip, asr #29 │ │ │ │ - addseq r5, lr, ip, lsr #29 │ │ │ │ - addseq r5, lr, ip, lsl #29 │ │ │ │ - addseq r5, lr, ip, ror #28 │ │ │ │ - addseq r5, lr, r0, asr lr │ │ │ │ - addseq r5, lr, ip, lsr #28 │ │ │ │ - addseq r5, lr, r8, lsl #28 │ │ │ │ - addseq r5, lr, r4, ror #27 │ │ │ │ - addseq r5, lr, r0, asr #27 │ │ │ │ - umullseq r5, lr, ip, sp │ │ │ │ - addseq r5, lr, r8, ror sp │ │ │ │ - addseq r5, lr, r4, asr sp │ │ │ │ - addseq r5, lr, r0, lsr sp │ │ │ │ - addseq r5, lr, r4, lsl #26 │ │ │ │ - @ instruction: 0x009e5cd8 │ │ │ │ - addseq r5, lr, ip, lsr #25 │ │ │ │ - addseq r5, lr, r0, lsl #25 │ │ │ │ - addseq r5, lr, r4, asr ip │ │ │ │ - addseq r5, lr, r8, lsr #24 │ │ │ │ - @ instruction: 0x009e5bfc │ │ │ │ - @ instruction: 0x009e5bd0 │ │ │ │ - addseq r5, lr, r4, lsr #23 │ │ │ │ - addseq r5, lr, r0, lsl #23 │ │ │ │ - addseq r5, lr, r8, asr fp │ │ │ │ - addseq r5, lr, r0, lsr fp │ │ │ │ - addseq r5, lr, r0, lsl fp │ │ │ │ - addseq r5, lr, r4, ror #21 │ │ │ │ - @ instruction: 0x009e5ab8 │ │ │ │ - umullseq r5, lr, r8, sl │ │ │ │ - addseq r5, lr, r8, ror #20 │ │ │ │ - addseq r5, lr, r4, asr #20 │ │ │ │ - addseq r5, lr, r4, lsr #20 │ │ │ │ - @ instruction: 0x009e59f8 │ │ │ │ - @ instruction: 0x009e59d4 │ │ │ │ - @ instruction: 0x009e59b4 │ │ │ │ - umullseq r5, lr, r0, r9 │ │ │ │ - ldr r0, [pc, #-828] @ 3a98f8 │ │ │ │ + addseq r8, lr, r4, lsr #28 │ │ │ │ + addseq r8, lr, r8, ror #27 │ │ │ │ + addseq r8, lr, r8, asr ip │ │ │ │ + @ instruction: 0x009e8ab8 │ │ │ │ + addseq r8, lr, r4, ror #18 │ │ │ │ + @ instruction: 0x009e87d4 │ │ │ │ + addseq r8, lr, r4, lsr r6 │ │ │ │ + @ instruction: 0x009e84dc │ │ │ │ + addseq r8, lr, r4, ror #26 │ │ │ │ + @ instruction: 0x009e8bd0 │ │ │ │ + addseq r8, lr, ip, lsr sl │ │ │ │ + addseq r8, lr, r0, ror #17 │ │ │ │ + addseq r8, lr, ip, asr #14 │ │ │ │ + @ instruction: 0x009e85b8 │ │ │ │ + addseq r8, lr, r4, asr r4 │ │ │ │ + addseq r8, lr, r0, ror #25 │ │ │ │ + addseq r8, lr, r8, asr #22 │ │ │ │ + addseq r8, lr, r0, asr #19 │ │ │ │ + addseq r8, lr, ip, asr r8 │ │ │ │ + addseq r8, lr, r4, asr #13 │ │ │ │ + @ instruction: 0x009e7ed8 │ │ │ │ + addseq r7, lr, r8, ror #26 │ │ │ │ + @ instruction: 0x009e85f8 │ │ │ │ + addseq r8, lr, ip, asr r4 │ │ │ │ + addseq r8, lr, r0, ror #5 │ │ │ │ + addseq r8, lr, r4, ror r1 │ │ │ │ + @ instruction: 0x009e7fd8 │ │ │ │ + addseq r7, lr, ip, asr lr │ │ │ │ + addseq r7, lr, r0, ror #25 │ │ │ │ + addseq r8, lr, r4, ror r5 │ │ │ │ + @ instruction: 0x009e83d4 │ │ │ │ + addseq r8, lr, r4, ror #4 │ │ │ │ + ldrsheq r8, [lr], r0 │ │ │ │ + addseq r7, lr, r0, asr pc │ │ │ │ + addseq r7, lr, r0, ror #27 │ │ │ │ + addseq r7, lr, r8, asr ip │ │ │ │ + @ instruction: 0x009e84f0 │ │ │ │ + addseq r8, lr, ip, asr #6 │ │ │ │ + addseq r8, lr, r8, ror #3 │ │ │ │ + addseq r8, lr, ip, rrx │ │ │ │ + addseq r7, lr, r8, asr #29 │ │ │ │ + addseq r7, lr, r4, ror #26 │ │ │ │ + @ instruction: 0x009e7bd0 │ │ │ │ + addseq r8, lr, ip, ror #8 │ │ │ │ + addseq r8, lr, r4, asr #5 │ │ │ │ + addseq r8, lr, ip, ror #2 │ │ │ │ + addseq r7, lr, r8, ror #31 │ │ │ │ + addseq r7, lr, r0, asr #28 │ │ │ │ + addseq r7, lr, r8, ror #25 │ │ │ │ + addseq r7, lr, r8, asr #22 │ │ │ │ + addseq r8, lr, r8, ror #7 │ │ │ │ + addseq r8, lr, ip, lsr r2 │ │ │ │ + ldrsheq r8, [lr], r0 │ │ │ │ + addseq r7, lr, r4, ror #30 │ │ │ │ + @ instruction: 0x009e7db8 │ │ │ │ + addseq r7, lr, ip, ror #24 │ │ │ │ + addseq r7, lr, r0, asr #21 │ │ │ │ + addseq r7, lr, r8, lsl #21 │ │ │ │ + addseq r7, lr, r4, ror #15 │ │ │ │ + addseq r7, lr, r8, lsl r5 │ │ │ │ + addseq r7, lr, r0, asr r2 │ │ │ │ + addseq r7, lr, ip, lsr #20 │ │ │ │ + addseq r7, lr, r8, lsl #15 │ │ │ │ + @ instruction: 0x009e74bc │ │ │ │ + @ instruction: 0x009e71f8 │ │ │ │ + @ instruction: 0x009e79d0 │ │ │ │ + addseq r7, lr, ip, lsr #14 │ │ │ │ + addseq r7, lr, r0, ror #8 │ │ │ │ + addseq r7, lr, r0, lsr #3 │ │ │ │ + addseq r7, lr, r4, ror r9 │ │ │ │ + @ instruction: 0x009e76d0 │ │ │ │ + addseq r7, lr, r4, lsl #8 │ │ │ │ + addseq r7, lr, r8, asr #2 │ │ │ │ + addseq r7, lr, r8, lsl r9 │ │ │ │ + addseq r7, lr, r4, ror r6 │ │ │ │ + addseq r7, lr, r8, lsr #7 │ │ │ │ + ldrsheq r7, [lr], r0 │ │ │ │ + @ instruction: 0x009e78bc │ │ │ │ + addseq r7, lr, r8, lsl r6 │ │ │ │ + addseq r7, lr, ip, asr #6 │ │ │ │ + umullseq r7, lr, r8, r0 │ │ │ │ + addseq r7, lr, r4, ror #16 │ │ │ │ + @ instruction: 0x009e75bc │ │ │ │ + @ instruction: 0x009e72f0 │ │ │ │ + addseq r7, lr, r0, asr #32 │ │ │ │ + addseq r7, lr, ip, lsl #16 │ │ │ │ + addseq r7, lr, r0, ror #10 │ │ │ │ + umullseq r7, lr, r4, r2 │ │ │ │ + addseq r6, lr, r8, ror #31 │ │ │ │ + @ instruction: 0x009e77b4 │ │ │ │ + addseq r7, lr, r4, lsl #10 │ │ │ │ + addseq r7, lr, r8, lsr r2 │ │ │ │ + umullseq r6, lr, r0, pc @ │ │ │ │ + addseq r7, lr, ip, asr r7 │ │ │ │ + addseq r7, lr, r8, lsr #9 │ │ │ │ + @ instruction: 0x009e71dc │ │ │ │ + addseq r6, lr, r8, lsr pc │ │ │ │ + addseq r7, lr, r4, lsl #14 │ │ │ │ + addseq r7, lr, ip, asr #8 │ │ │ │ + addseq r7, lr, r0, lsl #3 │ │ │ │ + addseq r6, lr, r0, ror #29 │ │ │ │ + addseq r7, lr, ip, lsr #13 │ │ │ │ + @ instruction: 0x009e73f0 │ │ │ │ + addseq r7, lr, r4, lsr #2 │ │ │ │ + addseq r6, lr, r8, lsl #29 │ │ │ │ + addseq r7, lr, r4, asr r6 │ │ │ │ + umullseq r7, lr, r4, r3 │ │ │ │ + addseq r7, lr, r8, asr #1 │ │ │ │ + addseq r6, lr, r0, lsr lr │ │ │ │ + @ instruction: 0x009e75fc │ │ │ │ + addseq r7, lr, r8, lsr r3 │ │ │ │ + addseq r7, lr, ip, rrx │ │ │ │ + @ instruction: 0x009e6dd8 │ │ │ │ + addseq r7, lr, r4, lsr #11 │ │ │ │ + @ instruction: 0x009e72dc │ │ │ │ + addseq r7, lr, r0, lsl r0 │ │ │ │ + addseq r6, lr, r0, lsl #27 │ │ │ │ + addseq r7, lr, ip, asr #10 │ │ │ │ + addseq r7, lr, r0, lsl #5 │ │ │ │ + @ instruction: 0x009e6fb4 │ │ │ │ + addseq r6, lr, r8, lsr #26 │ │ │ │ + @ instruction: 0x009e6cf0 │ │ │ │ + addseq r6, lr, ip, asr #20 │ │ │ │ + addseq r6, lr, r0, lsl #15 │ │ │ │ + @ instruction: 0x009e64b8 │ │ │ │ + umullseq r6, lr, r4, ip │ │ │ │ + @ instruction: 0x009e69f0 │ │ │ │ + addseq r6, lr, r4, lsr #14 │ │ │ │ + addseq r6, lr, r0, ror #8 │ │ │ │ + addseq r6, lr, r8, lsr ip │ │ │ │ + umullseq r6, lr, r4, r9 │ │ │ │ + addseq r6, lr, r8, asr #13 │ │ │ │ + addseq r6, lr, r8, lsl #8 │ │ │ │ + @ instruction: 0x009e6bdc │ │ │ │ + addseq r6, lr, r8, lsr r9 │ │ │ │ + addseq r6, lr, ip, ror #12 │ │ │ │ + @ instruction: 0x009e63b0 │ │ │ │ + addseq r6, lr, r0, lsl #23 │ │ │ │ + @ instruction: 0x009e68dc │ │ │ │ + addseq r6, lr, r0, lsl r6 │ │ │ │ + addseq r6, lr, r8, asr r3 │ │ │ │ + addseq r6, lr, r4, lsr #22 │ │ │ │ + addseq r6, lr, r0, lsl #17 │ │ │ │ + @ instruction: 0x009e65b4 │ │ │ │ + addseq r6, lr, r0, lsl #6 │ │ │ │ + addseq r6, lr, ip, asr #21 │ │ │ │ + addseq r6, lr, r4, lsr #16 │ │ │ │ + addseq r6, lr, r8, asr r5 │ │ │ │ + addseq r6, lr, r8, lsr #5 │ │ │ │ + addseq r6, lr, r4, ror sl │ │ │ │ + addseq r6, lr, r8, asr #15 │ │ │ │ + @ instruction: 0x009e64fc │ │ │ │ + addseq r6, lr, r0, asr r2 │ │ │ │ + addseq r6, lr, ip, lsl sl │ │ │ │ + addseq r6, lr, ip, ror #14 │ │ │ │ + addseq r6, lr, r0, lsr #9 │ │ │ │ + @ instruction: 0x009e61f8 │ │ │ │ + addseq r6, lr, r4, asr #19 │ │ │ │ + addseq r6, lr, r0, lsl r7 │ │ │ │ + addseq r6, lr, r4, asr #8 │ │ │ │ + addseq r6, lr, r0, lsr #3 │ │ │ │ + addseq r6, lr, ip, ror #18 │ │ │ │ + @ instruction: 0x009e66b4 │ │ │ │ + addseq r6, lr, r8, ror #7 │ │ │ │ + addseq r6, lr, r8, asr #2 │ │ │ │ + addseq r6, lr, r4, lsl r9 │ │ │ │ + addseq r6, lr, r8, asr r6 │ │ │ │ + addseq r6, lr, ip, lsl #7 │ │ │ │ + ldrsheq r6, [lr], r0 │ │ │ │ + @ instruction: 0x009e68bc │ │ │ │ + @ instruction: 0x009e65fc │ │ │ │ + addseq r6, lr, r0, lsr r3 │ │ │ │ + umullseq r6, lr, r8, r0 │ │ │ │ + addseq r6, lr, r4, ror #16 │ │ │ │ + addseq r6, lr, r0, lsr #11 │ │ │ │ + @ instruction: 0x009e62d4 │ │ │ │ + addseq r6, lr, r0, asr #32 │ │ │ │ + addseq r6, lr, ip, lsl #16 │ │ │ │ + addseq r6, lr, r4, asr #10 │ │ │ │ + addseq r6, lr, r8, ror r2 │ │ │ │ + addseq r5, lr, r8, ror #31 │ │ │ │ + @ instruction: 0x009e67b4 │ │ │ │ + addseq r6, lr, r8, ror #9 │ │ │ │ + addseq r6, lr, ip, lsl r2 │ │ │ │ + umullseq r5, lr, r0, pc @ │ │ │ │ + addseq r5, lr, r4, ror #30 │ │ │ │ + addseq r5, lr, r8, lsr pc │ │ │ │ + addseq r5, lr, ip, lsl #30 │ │ │ │ + addseq r5, lr, r0, ror #29 │ │ │ │ + addseq r5, lr, r0, asr #29 │ │ │ │ + addseq r5, lr, r0, lsr #29 │ │ │ │ + addseq r5, lr, r0, lsl #29 │ │ │ │ + addseq r5, lr, r0, ror #28 │ │ │ │ + addseq r5, lr, r4, asr #28 │ │ │ │ + addseq r5, lr, r0, lsr #28 │ │ │ │ + @ instruction: 0x009e5dfc │ │ │ │ + @ instruction: 0x009e5dd8 │ │ │ │ + @ instruction: 0x009e5db4 │ │ │ │ + umullseq r5, lr, r0, sp │ │ │ │ + addseq r5, lr, ip, ror #26 │ │ │ │ + addseq r5, lr, r8, asr #26 │ │ │ │ + addseq r5, lr, r4, lsr #26 │ │ │ │ + @ instruction: 0x009e5cf8 │ │ │ │ + addseq r5, lr, ip, asr #25 │ │ │ │ + addseq r5, lr, r0, lsr #25 │ │ │ │ + addseq r5, lr, r4, ror ip │ │ │ │ + addseq r5, lr, r8, asr #24 │ │ │ │ + addseq r5, lr, ip, lsl ip │ │ │ │ + @ instruction: 0x009e5bf0 │ │ │ │ + addseq r5, lr, r4, asr #23 │ │ │ │ + umullseq r5, lr, r8, fp │ │ │ │ + addseq r5, lr, r4, ror fp │ │ │ │ + addseq r5, lr, ip, asr #22 │ │ │ │ + addseq r5, lr, r4, lsr #22 │ │ │ │ + addseq r5, lr, r4, lsl #22 │ │ │ │ + @ instruction: 0x009e5ad8 │ │ │ │ + addseq r5, lr, ip, lsr #21 │ │ │ │ + addseq r5, lr, ip, lsl #21 │ │ │ │ + addseq r5, lr, ip, asr sl │ │ │ │ + addseq r5, lr, r8, lsr sl │ │ │ │ + addseq r5, lr, r8, lsl sl │ │ │ │ + addseq r5, lr, ip, ror #19 │ │ │ │ + addseq r5, lr, r8, asr #19 │ │ │ │ + addseq r5, lr, r8, lsr #19 │ │ │ │ + addseq r5, lr, r4, lsl #19 │ │ │ │ + ldr r0, [pc, #-828] @ 3a9944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 3a98fc │ │ │ │ + ldr r0, [pc, #-836] @ 3a9948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 3a9900 │ │ │ │ + ldr r0, [pc, #-844] @ 3a994c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 3a9904 │ │ │ │ + ldr r0, [pc, #-852] @ 3a9950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 3a9908 │ │ │ │ + ldr r0, [pc, #-860] @ 3a9954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 3a990c │ │ │ │ + ldr r0, [pc, #-868] @ 3a9958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 3a9910 │ │ │ │ + ldr r0, [pc, #-876] @ 3a995c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 3a9914 │ │ │ │ + ldr r0, [pc, #-884] @ 3a9960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 3a9918 │ │ │ │ + ldr r0, [pc, #-892] @ 3a9964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 3a991c │ │ │ │ + ldr r0, [pc, #-900] @ 3a9968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 3a9920 │ │ │ │ + ldr r0, [pc, #-908] @ 3a996c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 3a9924 │ │ │ │ + ldr r0, [pc, #-916] @ 3a9970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3a9928 │ │ │ │ + ldr r0, [pc, #-924] @ 3a9974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3a992c │ │ │ │ + ldr r0, [pc, #-932] @ 3a9978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3a9930 │ │ │ │ + ldr r0, [pc, #-940] @ 3a997c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3a9934 │ │ │ │ + ldr r0, [pc, #-948] @ 3a9980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3a9938 │ │ │ │ + ldr r0, [pc, #-956] @ 3a9984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3a993c │ │ │ │ + ldr r0, [pc, #-964] @ 3a9988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3a9940 │ │ │ │ + ldr r0, [pc, #-972] @ 3a998c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 3a9944 │ │ │ │ + ldr r0, [pc, #-980] @ 3a9990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 3a9948 │ │ │ │ + ldr r0, [pc, #-988] @ 3a9994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 3a994c │ │ │ │ + ldr r0, [pc, #-996] @ 3a9998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 3a9950 │ │ │ │ + ldr r0, [pc, #-1004] @ 3a999c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 3a9954 │ │ │ │ + ldr r0, [pc, #-1012] @ 3a99a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 3a9958 │ │ │ │ + ldr r0, [pc, #-1020] @ 3a99a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 3a995c │ │ │ │ + ldr r0, [pc, #-1028] @ 3a99a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 3a9960 │ │ │ │ + ldr r0, [pc, #-1036] @ 3a99ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 3a9964 │ │ │ │ + ldr r0, [pc, #-1044] @ 3a99b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 3a9968 │ │ │ │ + ldr r0, [pc, #-1052] @ 3a99b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 3a996c │ │ │ │ + ldr r0, [pc, #-1060] @ 3a99b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 3a9970 │ │ │ │ + ldr r0, [pc, #-1068] @ 3a99bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 3a9974 │ │ │ │ + ldr r0, [pc, #-1076] @ 3a99c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 3a9978 │ │ │ │ + ldr r0, [pc, #-1084] @ 3a99c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 3a997c │ │ │ │ + ldr r0, [pc, #-1092] @ 3a99c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 3a9980 │ │ │ │ + ldr r0, [pc, #-1100] @ 3a99cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 3a9984 │ │ │ │ + ldr r0, [pc, #-1108] @ 3a99d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 3a9988 │ │ │ │ + ldr r0, [pc, #-1116] @ 3a99d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 3a998c │ │ │ │ + ldr r0, [pc, #-1124] @ 3a99d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 3a9990 │ │ │ │ + ldr r0, [pc, #-1132] @ 3a99dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 3a9994 │ │ │ │ + ldr r0, [pc, #-1140] @ 3a99e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 3a9998 │ │ │ │ + ldr r0, [pc, #-1148] @ 3a99e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 3a999c │ │ │ │ + ldr r0, [pc, #-1156] @ 3a99e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 3a99a0 │ │ │ │ + ldr r0, [pc, #-1164] @ 3a99ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 3a99a4 │ │ │ │ + ldr r0, [pc, #-1172] @ 3a99f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 3a99a8 │ │ │ │ + ldr r0, [pc, #-1180] @ 3a99f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 3a99ac │ │ │ │ + ldr r0, [pc, #-1188] @ 3a99f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 3a99b0 │ │ │ │ + ldr r0, [pc, #-1196] @ 3a99fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 3a99b4 │ │ │ │ + ldr r0, [pc, #-1204] @ 3a9a00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 3a99b8 │ │ │ │ + ldr r0, [pc, #-1212] @ 3a9a04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 3a99bc │ │ │ │ + ldr r0, [pc, #-1220] @ 3a9a08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 3a99c0 │ │ │ │ + ldr r0, [pc, #-1228] @ 3a9a0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 3a99c4 │ │ │ │ + ldr r0, [pc, #-1236] @ 3a9a10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 3a99c8 │ │ │ │ + ldr r0, [pc, #-1244] @ 3a9a14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 3a99cc │ │ │ │ + ldr r0, [pc, #-1252] @ 3a9a18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 3a99d0 │ │ │ │ + ldr r0, [pc, #-1260] @ 3a9a1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 3a99d4 │ │ │ │ + ldr r0, [pc, #-1268] @ 3a9a20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 3a99d8 │ │ │ │ + ldr r0, [pc, #-1276] @ 3a9a24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 3a99dc │ │ │ │ + ldr r0, [pc, #-1284] @ 3a9a28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 3a99e0 │ │ │ │ + ldr r0, [pc, #-1292] @ 3a9a2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 3a99e4 │ │ │ │ + ldr r0, [pc, #-1300] @ 3a9a30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 3a99e8 │ │ │ │ + ldr r0, [pc, #-1308] @ 3a9a34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 3a99ec │ │ │ │ + ldr r0, [pc, #-1316] @ 3a9a38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 3a99f0 │ │ │ │ + ldr r0, [pc, #-1324] @ 3a9a3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 3a99f4 │ │ │ │ + ldr r0, [pc, #-1332] @ 3a9a40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 3a99f8 │ │ │ │ + ldr r0, [pc, #-1340] @ 3a9a44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 3a99fc │ │ │ │ + ldr r0, [pc, #-1348] @ 3a9a48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 3a9a00 │ │ │ │ + ldr r0, [pc, #-1356] @ 3a9a4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 3a9a04 │ │ │ │ + ldr r0, [pc, #-1364] @ 3a9a50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 3a9a08 │ │ │ │ + ldr r0, [pc, #-1372] @ 3a9a54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 3a9a0c │ │ │ │ + ldr r0, [pc, #-1380] @ 3a9a58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 3a9a10 │ │ │ │ + ldr r0, [pc, #-1388] @ 3a9a5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 3a9a14 │ │ │ │ + ldr r0, [pc, #-1396] @ 3a9a60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 3a9a18 │ │ │ │ + ldr r0, [pc, #-1404] @ 3a9a64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 3a9a1c │ │ │ │ + ldr r0, [pc, #-1412] @ 3a9a68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 3a9a20 │ │ │ │ + ldr r0, [pc, #-1420] @ 3a9a6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 3a9a24 │ │ │ │ + ldr r0, [pc, #-1428] @ 3a9a70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3a9a28 │ │ │ │ + ldr r0, [pc, #-1436] @ 3a9a74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3a9a2c │ │ │ │ + ldr r0, [pc, #-1444] @ 3a9a78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3a9a30 │ │ │ │ + ldr r0, [pc, #-1452] @ 3a9a7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3a9a34 │ │ │ │ + ldr r0, [pc, #-1460] @ 3a9a80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3a9a38 │ │ │ │ + ldr r0, [pc, #-1468] @ 3a9a84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3a9a3c │ │ │ │ + ldr r0, [pc, #-1476] @ 3a9a88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3a9a40 │ │ │ │ + ldr r0, [pc, #-1484] @ 3a9a8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 3a9a44 │ │ │ │ + ldr r0, [pc, #-1492] @ 3a9a90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 3a9a48 │ │ │ │ + ldr r0, [pc, #-1500] @ 3a9a94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 3a9a4c │ │ │ │ + ldr r0, [pc, #-1508] @ 3a9a98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 3a9a50 │ │ │ │ + ldr r0, [pc, #-1516] @ 3a9a9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3a9a54 │ │ │ │ + ldr r0, [pc, #-1524] @ 3a9aa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3a9a58 │ │ │ │ + ldr r0, [pc, #-1532] @ 3a9aa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 3a9a5c │ │ │ │ + ldr r0, [pc, #-1540] @ 3a9aa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 3a9a60 │ │ │ │ + ldr r0, [pc, #-1548] @ 3a9aac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 3a9a64 │ │ │ │ + ldr r0, [pc, #-1556] @ 3a9ab0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 3a9a68 │ │ │ │ + ldr r0, [pc, #-1564] @ 3a9ab4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 3a9a6c │ │ │ │ + ldr r0, [pc, #-1572] @ 3a9ab8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 3a9a70 │ │ │ │ + ldr r0, [pc, #-1580] @ 3a9abc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 3a9a74 │ │ │ │ + ldr r0, [pc, #-1588] @ 3a9ac0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 3a9a78 │ │ │ │ + ldr r0, [pc, #-1596] @ 3a9ac4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 3a9a7c │ │ │ │ + ldr r0, [pc, #-1604] @ 3a9ac8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 3a9a80 │ │ │ │ + ldr r0, [pc, #-1612] @ 3a9acc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 3a9a84 │ │ │ │ + ldr r0, [pc, #-1620] @ 3a9ad0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 3a9a88 │ │ │ │ + ldr r0, [pc, #-1628] @ 3a9ad4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 3a9a8c │ │ │ │ + ldr r0, [pc, #-1636] @ 3a9ad8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 3a9a90 │ │ │ │ + ldr r0, [pc, #-1644] @ 3a9adc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 3a9a94 │ │ │ │ + ldr r0, [pc, #-1652] @ 3a9ae0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 3a9a98 │ │ │ │ + ldr r0, [pc, #-1660] @ 3a9ae4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 3a9a9c │ │ │ │ + ldr r0, [pc, #-1668] @ 3a9ae8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 3a9aa0 │ │ │ │ + ldr r0, [pc, #-1676] @ 3a9aec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 3a9aa4 │ │ │ │ + ldr r0, [pc, #-1684] @ 3a9af0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 3a9aa8 │ │ │ │ + ldr r0, [pc, #-1692] @ 3a9af4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 3a9aac │ │ │ │ + ldr r0, [pc, #-1700] @ 3a9af8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 3a9ab0 │ │ │ │ + ldr r0, [pc, #-1708] @ 3a9afc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 3a9ab4 │ │ │ │ + ldr r0, [pc, #-1716] @ 3a9b00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 3a9ab8 │ │ │ │ + ldr r0, [pc, #-1724] @ 3a9b04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 3a9abc │ │ │ │ + ldr r0, [pc, #-1732] @ 3a9b08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 3a9ac0 │ │ │ │ + ldr r0, [pc, #-1740] @ 3a9b0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 3a9ac4 │ │ │ │ + ldr r0, [pc, #-1748] @ 3a9b10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 3a9ac8 │ │ │ │ + ldr r0, [pc, #-1756] @ 3a9b14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 3a9acc │ │ │ │ + ldr r0, [pc, #-1764] @ 3a9b18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 3a9ad0 │ │ │ │ + ldr r0, [pc, #-1772] @ 3a9b1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 3a9ad4 │ │ │ │ + ldr r0, [pc, #-1780] @ 3a9b20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 3a9ad8 │ │ │ │ + ldr r0, [pc, #-1788] @ 3a9b24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 3a9adc │ │ │ │ + ldr r0, [pc, #-1796] @ 3a9b28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 3a9ae0 │ │ │ │ + ldr r0, [pc, #-1804] @ 3a9b2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 3a9ae4 │ │ │ │ + ldr r0, [pc, #-1812] @ 3a9b30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 3a9ae8 │ │ │ │ + ldr r0, [pc, #-1820] @ 3a9b34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 3a9aec │ │ │ │ + ldr r0, [pc, #-1828] @ 3a9b38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 3a9af0 │ │ │ │ + ldr r0, [pc, #-1836] @ 3a9b3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 3a9af4 │ │ │ │ + ldr r0, [pc, #-1844] @ 3a9b40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 3a9af8 │ │ │ │ + ldr r0, [pc, #-1852] @ 3a9b44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 3a9afc │ │ │ │ + ldr r0, [pc, #-1860] @ 3a9b48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 3a9b00 │ │ │ │ + ldr r0, [pc, #-1868] @ 3a9b4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 3a9b04 │ │ │ │ + ldr r0, [pc, #-1876] @ 3a9b50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 3a9b08 │ │ │ │ + ldr r0, [pc, #-1884] @ 3a9b54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 3a9b0c │ │ │ │ + ldr r0, [pc, #-1892] @ 3a9b58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 3a9b10 │ │ │ │ + ldr r0, [pc, #-1900] @ 3a9b5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 3a9b14 │ │ │ │ + ldr r0, [pc, #-1908] @ 3a9b60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 3a9b18 │ │ │ │ + ldr r0, [pc, #-1916] @ 3a9b64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 3a9b1c │ │ │ │ + ldr r0, [pc, #-1924] @ 3a9b68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 3a9b20 │ │ │ │ + ldr r0, [pc, #-1932] @ 3a9b6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 3a9b24 │ │ │ │ + ldr r0, [pc, #-1940] @ 3a9b70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3a9b28 │ │ │ │ + ldr r0, [pc, #-1948] @ 3a9b74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3a9b2c │ │ │ │ + ldr r0, [pc, #-1956] @ 3a9b78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3a9b30 │ │ │ │ + ldr r0, [pc, #-1964] @ 3a9b7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3a9b34 │ │ │ │ + ldr r0, [pc, #-1972] @ 3a9b80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3a9b38 │ │ │ │ + ldr r0, [pc, #-1980] @ 3a9b84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3a9b3c │ │ │ │ + ldr r0, [pc, #-1988] @ 3a9b88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3a9b40 │ │ │ │ + ldr r0, [pc, #-1996] @ 3a9b8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 3a9b44 │ │ │ │ + ldr r0, [pc, #-2004] @ 3a9b90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 3a9b48 │ │ │ │ + ldr r0, [pc, #-2012] @ 3a9b94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3a9b4c │ │ │ │ + ldr r0, [pc, #-2020] @ 3a9b98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3a9b50 │ │ │ │ + ldr r0, [pc, #-2028] @ 3a9b9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3a9b54 │ │ │ │ + ldr r0, [pc, #-2036] @ 3a9ba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3a9b58 │ │ │ │ + ldr r0, [pc, #-2044] @ 3a9ba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3a9b5c │ │ │ │ + ldr r0, [pc, #-2052] @ 3a9ba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3a9b60 │ │ │ │ + ldr r0, [pc, #-2060] @ 3a9bac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3a9b64 │ │ │ │ + ldr r0, [pc, #-2068] @ 3a9bb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3a9b68 │ │ │ │ + ldr r0, [pc, #-2076] @ 3a9bb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3a9b6c │ │ │ │ + ldr r0, [pc, #-2084] @ 3a9bb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3a9b70 │ │ │ │ + ldr r0, [pc, #-2092] @ 3a9bbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 3a9b74 │ │ │ │ + ldr r0, [pc, #-2100] @ 3a9bc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 3a9b78 │ │ │ │ + ldr r0, [pc, #-2108] @ 3a9bc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 3a9b7c │ │ │ │ + ldr r0, [pc, #-2116] @ 3a9bc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 3a9b80 │ │ │ │ + ldr r0, [pc, #-2124] @ 3a9bcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3a9b84 │ │ │ │ + ldr r0, [pc, #-2132] @ 3a9bd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 3a9b88 │ │ │ │ + ldr r0, [pc, #-2140] @ 3a9bd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 3a9b8c │ │ │ │ + ldr r0, [pc, #-2148] @ 3a9bd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 3a9b90 │ │ │ │ + ldr r0, [pc, #-2156] @ 3a9bdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 3a9b94 │ │ │ │ + ldr r0, [pc, #-2164] @ 3a9be0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 3a9b98 │ │ │ │ + ldr r0, [pc, #-2172] @ 3a9be4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 3a9b9c │ │ │ │ + ldr r0, [pc, #-2180] @ 3a9be8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 3a9ba0 │ │ │ │ + ldr r0, [pc, #-2188] @ 3a9bec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 3a9ba4 │ │ │ │ + ldr r0, [pc, #-2196] @ 3a9bf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 3a9ba8 │ │ │ │ + ldr r0, [pc, #-2204] @ 3a9bf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 3a9bac │ │ │ │ + ldr r0, [pc, #-2212] @ 3a9bf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 3a9bb0 │ │ │ │ + ldr r0, [pc, #-2220] @ 3a9bfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 3a9bb4 │ │ │ │ + ldr r0, [pc, #-2228] @ 3a9c00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 3a9bb8 │ │ │ │ + ldr r0, [pc, #-2236] @ 3a9c04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 3a9bbc │ │ │ │ + ldr r0, [pc, #-2244] @ 3a9c08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 3a9bc0 │ │ │ │ + ldr r0, [pc, #-2252] @ 3a9c0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 3a9bc4 │ │ │ │ + ldr r0, [pc, #-2260] @ 3a9c10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 3a9bc8 │ │ │ │ + ldr r0, [pc, #-2268] @ 3a9c14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 3a9bcc │ │ │ │ + ldr r0, [pc, #-2276] @ 3a9c18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 3a9bd0 │ │ │ │ + ldr r0, [pc, #-2284] @ 3a9c1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 3a9bd4 │ │ │ │ + ldr r0, [pc, #-2292] @ 3a9c20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 3a9bd8 │ │ │ │ + ldr r0, [pc, #-2300] @ 3a9c24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 3a9bdc │ │ │ │ + ldr r0, [pc, #-2308] @ 3a9c28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 3a9be0 │ │ │ │ + ldr r0, [pc, #-2316] @ 3a9c2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 3a9be4 │ │ │ │ + ldr r0, [pc, #-2324] @ 3a9c30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 3a9be8 │ │ │ │ + ldr r0, [pc, #-2332] @ 3a9c34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 3a9bec │ │ │ │ + ldr r0, [pc, #-2340] @ 3a9c38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 3a9bf0 │ │ │ │ + ldr r0, [pc, #-2348] @ 3a9c3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 3a9bf4 │ │ │ │ + ldr r0, [pc, #-2356] @ 3a9c40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 3a9bf8 │ │ │ │ + ldr r0, [pc, #-2364] @ 3a9c44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 3a9bfc │ │ │ │ + ldr r0, [pc, #-2372] @ 3a9c48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 3a9c00 │ │ │ │ + ldr r0, [pc, #-2380] @ 3a9c4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 3a9c04 │ │ │ │ + ldr r0, [pc, #-2388] @ 3a9c50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 3a9c08 │ │ │ │ + ldr r0, [pc, #-2396] @ 3a9c54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 3a9c0c │ │ │ │ + ldr r0, [pc, #-2404] @ 3a9c58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 3a9c10 │ │ │ │ + ldr r0, [pc, #-2412] @ 3a9c5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 3a9c14 │ │ │ │ + ldr r0, [pc, #-2420] @ 3a9c60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 3a9c18 │ │ │ │ + ldr r0, [pc, #-2428] @ 3a9c64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 3a9c1c │ │ │ │ + ldr r0, [pc, #-2436] @ 3a9c68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 3a9c20 │ │ │ │ + ldr r0, [pc, #-2444] @ 3a9c6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 3a9c24 │ │ │ │ + ldr r0, [pc, #-2452] @ 3a9c70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 3a9c28 │ │ │ │ + ldr r0, [pc, #-2460] @ 3a9c74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 3aaf58 │ │ │ │ + ldr r0, [pc, #2440] @ 3aafa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 3aaf5c │ │ │ │ + ldr r0, [pc, #2432] @ 3aafa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 3aaf60 │ │ │ │ + ldr r0, [pc, #2424] @ 3aafac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 3aaf64 │ │ │ │ + ldr r0, [pc, #2416] @ 3aafb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 3aaf68 │ │ │ │ + ldr r0, [pc, #2408] @ 3aafb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 3aaf6c │ │ │ │ + ldr r0, [pc, #2400] @ 3aafb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 3aaf70 │ │ │ │ + ldr r0, [pc, #2392] @ 3aafbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 3aaf74 │ │ │ │ + ldr r0, [pc, #2384] @ 3aafc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3aaf78 │ │ │ │ + ldr r0, [pc, #2376] @ 3aafc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3aaf7c │ │ │ │ + ldr r0, [pc, #2368] @ 3aafc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3aaf80 │ │ │ │ + ldr r0, [pc, #2360] @ 3aafcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3aaf84 │ │ │ │ + ldr r0, [pc, #2352] @ 3aafd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 3aaf88 │ │ │ │ + ldr r0, [pc, #2344] @ 3aafd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 3aaf8c │ │ │ │ + ldr r0, [pc, #2336] @ 3aafd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 3aaf90 │ │ │ │ + ldr r0, [pc, #2328] @ 3aafdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 3aaf94 │ │ │ │ + ldr r0, [pc, #2320] @ 3aafe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 3aaf98 │ │ │ │ + ldr r0, [pc, #2312] @ 3aafe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 3aaf9c │ │ │ │ + ldr r0, [pc, #2304] @ 3aafe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 3aafa0 │ │ │ │ + ldr r0, [pc, #2296] @ 3aafec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 3aafa4 │ │ │ │ + ldr r0, [pc, #2288] @ 3aaff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 3aafa8 │ │ │ │ + ldr r0, [pc, #2280] @ 3aaff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 3aafac │ │ │ │ + ldr r0, [pc, #2272] @ 3aaff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 3aafb0 │ │ │ │ + ldr r0, [pc, #2264] @ 3aaffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 3aafb4 │ │ │ │ + ldr r0, [pc, #2256] @ 3ab000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 3aafb8 │ │ │ │ + ldr r0, [pc, #2248] @ 3ab004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 3aafbc │ │ │ │ + ldr r0, [pc, #2240] @ 3ab008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 3aafc0 │ │ │ │ + ldr r0, [pc, #2232] @ 3ab00c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 3aafc4 │ │ │ │ + ldr r0, [pc, #2224] @ 3ab010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 3aafc8 │ │ │ │ + ldr r0, [pc, #2216] @ 3ab014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 3aafcc │ │ │ │ + ldr r0, [pc, #2208] @ 3ab018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 3aafd0 │ │ │ │ + ldr r0, [pc, #2200] @ 3ab01c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 3aafd4 │ │ │ │ + ldr r0, [pc, #2192] @ 3ab020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 3aafd8 │ │ │ │ + ldr r0, [pc, #2184] @ 3ab024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 3aafdc │ │ │ │ + ldr r0, [pc, #2176] @ 3ab028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 3aafe0 │ │ │ │ + ldr r0, [pc, #2168] @ 3ab02c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 3aafe4 │ │ │ │ + ldr r0, [pc, #2160] @ 3ab030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 3aafe8 │ │ │ │ + ldr r0, [pc, #2152] @ 3ab034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 3aafec │ │ │ │ + ldr r0, [pc, #2144] @ 3ab038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 3aaff0 │ │ │ │ + ldr r0, [pc, #2136] @ 3ab03c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 3aaff4 │ │ │ │ + ldr r0, [pc, #2128] @ 3ab040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 3aaff8 │ │ │ │ + ldr r0, [pc, #2120] @ 3ab044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 3aaffc │ │ │ │ + ldr r0, [pc, #2112] @ 3ab048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 3ab000 │ │ │ │ + ldr r0, [pc, #2104] @ 3ab04c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 3ab004 │ │ │ │ + ldr r0, [pc, #2096] @ 3ab050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 3ab008 │ │ │ │ + ldr r0, [pc, #2088] @ 3ab054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 3ab00c │ │ │ │ + ldr r0, [pc, #2080] @ 3ab058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 3ab010 │ │ │ │ + ldr r0, [pc, #2072] @ 3ab05c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 3ab014 │ │ │ │ + ldr r0, [pc, #2064] @ 3ab060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 3ab018 │ │ │ │ + ldr r0, [pc, #2056] @ 3ab064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 3ab01c │ │ │ │ + ldr r0, [pc, #2048] @ 3ab068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 3ab020 │ │ │ │ + ldr r0, [pc, #2040] @ 3ab06c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 3ab024 │ │ │ │ + ldr r0, [pc, #2032] @ 3ab070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 3ab028 │ │ │ │ + ldr r0, [pc, #2024] @ 3ab074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 3ab02c │ │ │ │ + ldr r0, [pc, #2016] @ 3ab078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 3ab030 │ │ │ │ + ldr r0, [pc, #2008] @ 3ab07c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 3ab034 │ │ │ │ + ldr r0, [pc, #2000] @ 3ab080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 3ab038 │ │ │ │ + ldr r0, [pc, #1992] @ 3ab084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 3ab03c │ │ │ │ + ldr r0, [pc, #1984] @ 3ab088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3ab040 │ │ │ │ + ldr r0, [pc, #1976] @ 3ab08c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3ab044 │ │ │ │ + ldr r0, [pc, #1968] @ 3ab090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 3ab048 │ │ │ │ + ldr r0, [pc, #1960] @ 3ab094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3ab04c │ │ │ │ + ldr r0, [pc, #1952] @ 3ab098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3ab050 │ │ │ │ + ldr r0, [pc, #1944] @ 3ab09c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3ab054 │ │ │ │ + ldr r0, [pc, #1936] @ 3ab0a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3ab058 │ │ │ │ + ldr r0, [pc, #1928] @ 3ab0a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 3ab05c │ │ │ │ + ldr r0, [pc, #1920] @ 3ab0a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 3ab060 │ │ │ │ + ldr r0, [pc, #1912] @ 3ab0ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 3ab064 │ │ │ │ + ldr r0, [pc, #1904] @ 3ab0b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 3ab068 │ │ │ │ + ldr r0, [pc, #1896] @ 3ab0b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 3ab06c │ │ │ │ + ldr r0, [pc, #1888] @ 3ab0b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3ab070 │ │ │ │ + ldr r0, [pc, #1880] @ 3ab0bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3ab074 │ │ │ │ + ldr r0, [pc, #1872] @ 3ab0c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3ab078 │ │ │ │ + ldr r0, [pc, #1864] @ 3ab0c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 3ab07c │ │ │ │ + ldr r0, [pc, #1856] @ 3ab0c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 3ab080 │ │ │ │ + ldr r0, [pc, #1848] @ 3ab0cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 3ab084 │ │ │ │ + ldr r0, [pc, #1840] @ 3ab0d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 3ab088 │ │ │ │ + ldr r0, [pc, #1832] @ 3ab0d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 3ab08c │ │ │ │ + ldr r0, [pc, #1824] @ 3ab0d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 3ab090 │ │ │ │ + ldr r0, [pc, #1816] @ 3ab0dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 3ab094 │ │ │ │ + ldr r0, [pc, #1808] @ 3ab0e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 3ab098 │ │ │ │ + ldr r0, [pc, #1800] @ 3ab0e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 3ab09c │ │ │ │ + ldr r0, [pc, #1792] @ 3ab0e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 3ab0a0 │ │ │ │ + ldr r0, [pc, #1784] @ 3ab0ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 3ab0a4 │ │ │ │ + ldr r0, [pc, #1776] @ 3ab0f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 3ab0a8 │ │ │ │ + ldr r0, [pc, #1768] @ 3ab0f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 3ab0ac │ │ │ │ + ldr r0, [pc, #1760] @ 3ab0f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 3ab0b0 │ │ │ │ + ldr r0, [pc, #1752] @ 3ab0fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 3ab0b4 │ │ │ │ + ldr r0, [pc, #1744] @ 3ab100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 3ab0b8 │ │ │ │ + ldr r0, [pc, #1736] @ 3ab104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 3ab0bc │ │ │ │ + ldr r0, [pc, #1728] @ 3ab108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 3ab0c0 │ │ │ │ + ldr r0, [pc, #1720] @ 3ab10c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 3ab0c4 │ │ │ │ + ldr r0, [pc, #1712] @ 3ab110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3ab0c8 │ │ │ │ + ldr r0, [pc, #1704] @ 3ab114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3ab0cc │ │ │ │ + ldr r0, [pc, #1696] @ 3ab118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3ab0d0 │ │ │ │ + ldr r0, [pc, #1688] @ 3ab11c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3ab0d4 │ │ │ │ + ldr r0, [pc, #1680] @ 3ab120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3ab0d8 │ │ │ │ + ldr r0, [pc, #1672] @ 3ab124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3ab0dc │ │ │ │ + ldr r0, [pc, #1664] @ 3ab128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3ab0e0 │ │ │ │ + ldr r0, [pc, #1656] @ 3ab12c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3ab0e4 │ │ │ │ + ldr r0, [pc, #1648] @ 3ab130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3ab0e8 │ │ │ │ + ldr r0, [pc, #1640] @ 3ab134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3ab0ec │ │ │ │ + ldr r0, [pc, #1632] @ 3ab138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3ab0f0 │ │ │ │ + ldr r0, [pc, #1624] @ 3ab13c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3ab0f4 │ │ │ │ + ldr r0, [pc, #1616] @ 3ab140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 3ab0f8 │ │ │ │ + ldr r0, [pc, #1608] @ 3ab144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3ab0fc │ │ │ │ + ldr r0, [pc, #1600] @ 3ab148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3ab100 │ │ │ │ + ldr r0, [pc, #1592] @ 3ab14c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3ab104 │ │ │ │ + ldr r0, [pc, #1584] @ 3ab150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3ab108 │ │ │ │ + ldr r0, [pc, #1576] @ 3ab154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3ab10c │ │ │ │ + ldr r0, [pc, #1568] @ 3ab158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3ab110 │ │ │ │ + ldr r0, [pc, #1560] @ 3ab15c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3ab114 │ │ │ │ + ldr r0, [pc, #1552] @ 3ab160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 3ab118 │ │ │ │ + ldr r0, [pc, #1544] @ 3ab164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3ab11c │ │ │ │ + ldr r0, [pc, #1536] @ 3ab168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3ab120 │ │ │ │ + ldr r0, [pc, #1528] @ 3ab16c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3ab124 │ │ │ │ + ldr r0, [pc, #1520] @ 3ab170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 3ab128 │ │ │ │ + ldr r0, [pc, #1512] @ 3ab174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 3ab12c │ │ │ │ + ldr r0, [pc, #1504] @ 3ab178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 3ab130 │ │ │ │ + ldr r0, [pc, #1496] @ 3ab17c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 3ab134 │ │ │ │ + ldr r0, [pc, #1488] @ 3ab180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 3ab138 │ │ │ │ + ldr r0, [pc, #1480] @ 3ab184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 3ab13c │ │ │ │ + ldr r0, [pc, #1472] @ 3ab188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3ab140 │ │ │ │ + ldr r0, [pc, #1464] @ 3ab18c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3ab144 │ │ │ │ + ldr r0, [pc, #1456] @ 3ab190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 3ab148 │ │ │ │ + ldr r0, [pc, #1448] @ 3ab194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3ab14c │ │ │ │ + ldr r0, [pc, #1440] @ 3ab198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3ab150 │ │ │ │ + ldr r0, [pc, #1432] @ 3ab19c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3ab154 │ │ │ │ + ldr r0, [pc, #1424] @ 3ab1a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3ab158 │ │ │ │ + ldr r0, [pc, #1416] @ 3ab1a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 3ab15c │ │ │ │ + ldr r0, [pc, #1408] @ 3ab1a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 3ab160 │ │ │ │ + ldr r0, [pc, #1400] @ 3ab1ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 3ab164 │ │ │ │ + ldr r0, [pc, #1392] @ 3ab1b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 3ab168 │ │ │ │ + ldr r0, [pc, #1384] @ 3ab1b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 3ab16c │ │ │ │ + ldr r0, [pc, #1376] @ 3ab1b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3ab170 │ │ │ │ + ldr r0, [pc, #1368] @ 3ab1bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3ab174 │ │ │ │ + ldr r0, [pc, #1360] @ 3ab1c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3ab178 │ │ │ │ + ldr r0, [pc, #1352] @ 3ab1c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 3ab17c │ │ │ │ + ldr r0, [pc, #1344] @ 3ab1c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 3ab180 │ │ │ │ + ldr r0, [pc, #1336] @ 3ab1cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 3ab184 │ │ │ │ + ldr r0, [pc, #1328] @ 3ab1d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 3ab188 │ │ │ │ + ldr r0, [pc, #1320] @ 3ab1d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 3ab18c │ │ │ │ + ldr r0, [pc, #1312] @ 3ab1d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 3ab190 │ │ │ │ + ldr r0, [pc, #1304] @ 3ab1dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 3ab194 │ │ │ │ + ldr r0, [pc, #1296] @ 3ab1e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3ab198 │ │ │ │ + ldr r0, [pc, #1288] @ 3ab1e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3ab19c │ │ │ │ + ldr r0, [pc, #1280] @ 3ab1e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 3ab1a0 │ │ │ │ + ldr r0, [pc, #1272] @ 3ab1ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 3ab1a4 │ │ │ │ + ldr r0, [pc, #1264] @ 3ab1f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 3ab1a8 │ │ │ │ + ldr r0, [pc, #1256] @ 3ab1f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 3ab1ac │ │ │ │ + ldr r0, [pc, #1248] @ 3ab1f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 3ab1b0 │ │ │ │ + ldr r0, [pc, #1240] @ 3ab1fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 3ab1b4 │ │ │ │ + ldr r0, [pc, #1232] @ 3ab200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 3ab1b8 │ │ │ │ + ldr r0, [pc, #1224] @ 3ab204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3ab1bc │ │ │ │ + ldr r0, [pc, #1216] @ 3ab208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3ab1c0 │ │ │ │ + ldr r0, [pc, #1208] @ 3ab20c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3ab1c4 │ │ │ │ + ldr r0, [pc, #1200] @ 3ab210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3ab1c8 │ │ │ │ + ldr r0, [pc, #1192] @ 3ab214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3ab1cc │ │ │ │ + ldr r0, [pc, #1184] @ 3ab218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3ab1d0 │ │ │ │ + ldr r0, [pc, #1176] @ 3ab21c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3ab1d4 │ │ │ │ + ldr r0, [pc, #1168] @ 3ab220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3ab1d8 │ │ │ │ + ldr r0, [pc, #1160] @ 3ab224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3ab1dc │ │ │ │ + ldr r0, [pc, #1152] @ 3ab228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3ab1e0 │ │ │ │ + ldr r0, [pc, #1144] @ 3ab22c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3ab1e4 │ │ │ │ + ldr r0, [pc, #1136] @ 3ab230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3ab1e8 │ │ │ │ + ldr r0, [pc, #1128] @ 3ab234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3ab1ec │ │ │ │ + ldr r0, [pc, #1120] @ 3ab238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3ab1f0 │ │ │ │ + ldr r0, [pc, #1112] @ 3ab23c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3ab1f4 │ │ │ │ + ldr r0, [pc, #1104] @ 3ab240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3ab1f8 │ │ │ │ + ldr r0, [pc, #1096] @ 3ab244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3ab1fc │ │ │ │ + ldr r0, [pc, #1088] @ 3ab248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3ab200 │ │ │ │ + ldr r0, [pc, #1080] @ 3ab24c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3ab204 │ │ │ │ + ldr r0, [pc, #1072] @ 3ab250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3ab208 │ │ │ │ + ldr r0, [pc, #1064] @ 3ab254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3ab20c │ │ │ │ + ldr r0, [pc, #1056] @ 3ab258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3ab210 │ │ │ │ + ldr r0, [pc, #1048] @ 3ab25c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3ab214 │ │ │ │ + ldr r0, [pc, #1040] @ 3ab260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3ab218 │ │ │ │ + ldr r0, [pc, #1032] @ 3ab264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3ab21c │ │ │ │ + ldr r0, [pc, #1024] @ 3ab268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3ab220 │ │ │ │ + ldr r0, [pc, #1016] @ 3ab26c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3ab224 │ │ │ │ + ldr r0, [pc, #1008] @ 3ab270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 3ab228 │ │ │ │ + ldr r0, [pc, #1000] @ 3ab274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 3ab22c │ │ │ │ + ldr r0, [pc, #992] @ 3ab278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 3ab230 │ │ │ │ + ldr r0, [pc, #984] @ 3ab27c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 3ab234 │ │ │ │ + ldr r0, [pc, #976] @ 3ab280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 3ab238 │ │ │ │ + ldr r0, [pc, #968] @ 3ab284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 3ab23c │ │ │ │ + ldr r0, [pc, #960] @ 3ab288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 3ab240 │ │ │ │ + ldr r0, [pc, #952] @ 3ab28c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 3ab244 │ │ │ │ + ldr r0, [pc, #944] @ 3ab290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 3ab248 │ │ │ │ + ldr r0, [pc, #936] @ 3ab294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 3ab24c │ │ │ │ + ldr r0, [pc, #928] @ 3ab298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 3ab250 │ │ │ │ + ldr r0, [pc, #920] @ 3ab29c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 3ab254 │ │ │ │ + ldr r0, [pc, #912] @ 3ab2a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 3ab258 │ │ │ │ + ldr r0, [pc, #904] @ 3ab2a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 3ab25c │ │ │ │ + ldr r0, [pc, #896] @ 3ab2a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 3ab260 │ │ │ │ + ldr r0, [pc, #888] @ 3ab2ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 3ab264 │ │ │ │ + ldr r0, [pc, #880] @ 3ab2b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 3ab268 │ │ │ │ + ldr r0, [pc, #872] @ 3ab2b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 3ab26c │ │ │ │ + ldr r0, [pc, #864] @ 3ab2b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 3ab270 │ │ │ │ + ldr r0, [pc, #856] @ 3ab2bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 3ab274 │ │ │ │ + ldr r0, [pc, #848] @ 3ab2c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 3ab278 │ │ │ │ + ldr r0, [pc, #840] @ 3ab2c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 3ab27c │ │ │ │ + ldr r0, [pc, #832] @ 3ab2c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 3ab280 │ │ │ │ + ldr r0, [pc, #824] @ 3ab2cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 3ab284 │ │ │ │ + ldr r0, [pc, #816] @ 3ab2d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq r5, lr, r8, ror #18 │ │ │ │ - addseq r5, lr, ip, lsr r9 │ │ │ │ - addseq r5, lr, r8, lsl #18 │ │ │ │ - @ instruction: 0x009e58d8 │ │ │ │ - @ instruction: 0x009e58b4 │ │ │ │ - addseq r5, lr, r4, lsl #17 │ │ │ │ - addseq r5, lr, r4, asr r8 │ │ │ │ - addseq r5, lr, ip, lsr #16 │ │ │ │ - addseq r5, lr, r4, lsl #16 │ │ │ │ - @ instruction: 0x009e57dc │ │ │ │ - @ instruction: 0x009e57bc │ │ │ │ - umullseq r5, lr, r0, r7 │ │ │ │ - addseq r5, lr, ip, asr r7 │ │ │ │ - addseq r5, lr, r8, lsr #14 │ │ │ │ - @ instruction: 0x009e56f4 │ │ │ │ - addseq r5, lr, r0, asr #13 │ │ │ │ - addseq r5, lr, ip, lsl #13 │ │ │ │ - addseq r5, lr, r8, asr r6 │ │ │ │ - addseq r5, lr, r4, lsr #12 │ │ │ │ - @ instruction: 0x009e55f0 │ │ │ │ - @ instruction: 0x009e55bc │ │ │ │ - addseq r5, lr, r8, lsl #11 │ │ │ │ - addseq r5, lr, r4, asr r5 │ │ │ │ - addseq r5, lr, r0, lsr #10 │ │ │ │ - addseq r5, lr, ip, ror #9 │ │ │ │ - @ instruction: 0x009e54b8 │ │ │ │ - addseq r5, lr, r4, lsl #9 │ │ │ │ - addseq r5, lr, r0, asr r4 │ │ │ │ - addseq r5, lr, ip, lsl r4 │ │ │ │ - addseq r5, lr, r8, ror #7 │ │ │ │ - @ instruction: 0x009e53b4 │ │ │ │ - addseq r5, lr, r0, lsl #7 │ │ │ │ - addseq r5, lr, ip, asr #6 │ │ │ │ - addseq r5, lr, r8, lsl r3 │ │ │ │ - addseq r5, lr, r4, ror #5 │ │ │ │ - @ instruction: 0x009e52b0 │ │ │ │ - addseq r5, lr, ip, ror r2 │ │ │ │ - addseq r5, lr, r8, asr #4 │ │ │ │ - addseq r5, lr, r4, lsl r2 │ │ │ │ - addseq r5, lr, r0, ror #3 │ │ │ │ - addseq r5, lr, ip, lsr #3 │ │ │ │ - addseq r5, lr, r8, ror r1 │ │ │ │ - addseq r5, lr, r4, asr #2 │ │ │ │ - addseq r5, lr, r0, lsl r1 │ │ │ │ - addseq r5, lr, r8, ror #1 │ │ │ │ - addseq r5, lr, r4, lsr #1 │ │ │ │ - addseq r5, lr, ip, asr r0 │ │ │ │ - addseq r5, lr, r4, lsl r0 │ │ │ │ - @ instruction: 0x009e4fd4 │ │ │ │ - umullseq r4, lr, r4, pc @ │ │ │ │ - addseq r4, lr, r4, asr pc │ │ │ │ - addseq r4, lr, ip, lsr #30 │ │ │ │ - addseq r4, lr, r4, lsl #30 │ │ │ │ - @ instruction: 0x009e4edc │ │ │ │ - @ instruction: 0x009e4eb4 │ │ │ │ - addseq r4, lr, ip, lsl #29 │ │ │ │ - addseq r4, lr, r4, ror #28 │ │ │ │ - addseq r4, lr, ip, lsr lr │ │ │ │ - addseq r4, lr, ip, lsl lr │ │ │ │ - @ instruction: 0x009e4df4 │ │ │ │ - @ instruction: 0x009e4dd0 │ │ │ │ - umullseq r4, lr, ip, sp │ │ │ │ - addseq r4, lr, r4, ror sp │ │ │ │ - addseq r4, lr, r0, asr sp │ │ │ │ - addseq r4, lr, r8, lsr #26 │ │ │ │ - addseq r4, lr, r0, lsl #26 │ │ │ │ - @ instruction: 0x009e4cd8 │ │ │ │ - @ instruction: 0x009e4cb0 │ │ │ │ - addseq r4, lr, r8, lsl #25 │ │ │ │ - addseq r4, lr, r8, asr ip │ │ │ │ - addseq r4, lr, r4, lsr ip │ │ │ │ - addseq r4, lr, r4, lsl #24 │ │ │ │ - @ instruction: 0x009e4bd8 │ │ │ │ - addseq r4, lr, ip, lsr #23 │ │ │ │ - addseq r4, lr, r8, lsl #23 │ │ │ │ - addseq r4, lr, r4, asr fp │ │ │ │ - addseq r4, lr, r8, lsr #22 │ │ │ │ - addseq r4, lr, r0, lsl #22 │ │ │ │ - @ instruction: 0x009e4ad4 │ │ │ │ - addseq r4, lr, ip, lsr #21 │ │ │ │ - addseq r4, lr, r4, lsl #21 │ │ │ │ - addseq r4, lr, ip, asr sl │ │ │ │ - addseq r4, lr, r0, asr #20 │ │ │ │ - addseq r4, lr, r8, lsr #20 │ │ │ │ - @ instruction: 0x009e49fc │ │ │ │ - @ instruction: 0x009e49d4 │ │ │ │ - addseq r4, lr, ip, lsr #19 │ │ │ │ - addseq r4, lr, r0, lsl #19 │ │ │ │ - addseq r4, lr, ip, asr #18 │ │ │ │ - addseq r4, lr, r8, lsl r9 │ │ │ │ - addseq r4, lr, r4, ror #17 │ │ │ │ - @ instruction: 0x009e48b0 │ │ │ │ - addseq r4, lr, r4, lsl #17 │ │ │ │ - addseq r4, lr, r4, asr r8 │ │ │ │ - addseq r4, lr, ip, lsr #16 │ │ │ │ - addseq r4, lr, r8, lsl #16 │ │ │ │ - addseq r4, lr, r4, ror #15 │ │ │ │ - addseq r4, lr, r4, asr #15 │ │ │ │ - umullseq r4, lr, r8, r7 │ │ │ │ - addseq r4, lr, r4, ror r7 │ │ │ │ - addseq r4, lr, r0, asr r7 │ │ │ │ - addseq r4, lr, r4, lsr #14 │ │ │ │ - @ instruction: 0x009e46f4 │ │ │ │ - addseq r4, lr, r4, asr #13 │ │ │ │ - umullseq r4, lr, r8, r6 │ │ │ │ - addseq r4, lr, r8, ror #12 │ │ │ │ - addseq r4, lr, ip, lsr r6 │ │ │ │ - addseq r4, lr, r0, lsl r6 │ │ │ │ - addseq r4, lr, r4, ror #11 │ │ │ │ - @ instruction: 0x009e45b8 │ │ │ │ - addseq r4, lr, ip, lsl #11 │ │ │ │ - addseq r4, lr, ip, asr r5 │ │ │ │ - addseq r4, lr, r0, lsr r5 │ │ │ │ - addseq r4, lr, r4, lsl #10 │ │ │ │ - @ instruction: 0x009e44d8 │ │ │ │ - @ instruction: 0x009e44b0 │ │ │ │ - addseq r4, lr, r8, lsl #9 │ │ │ │ - addseq r4, lr, r0, ror #8 │ │ │ │ - addseq r4, lr, r0, lsr r4 │ │ │ │ - addseq r4, lr, ip, lsl #8 │ │ │ │ - addseq r4, lr, r0, ror #7 │ │ │ │ - @ instruction: 0x009e43b8 │ │ │ │ - addseq r4, lr, ip, lsl #7 │ │ │ │ - addseq r4, lr, r8, ror #6 │ │ │ │ - addseq r4, lr, r4, asr #6 │ │ │ │ - addseq r4, lr, r0, lsr #6 │ │ │ │ - @ instruction: 0x009e42f4 │ │ │ │ - addseq r4, lr, ip, asr #5 │ │ │ │ - umullseq r4, lr, r8, r2 │ │ │ │ - addseq r4, lr, r0, ror #4 │ │ │ │ - addseq r4, lr, r0, lsr r2 │ │ │ │ - addseq r4, lr, r0, lsl r2 │ │ │ │ - @ instruction: 0x009e41f0 │ │ │ │ - addseq r4, lr, r0, asr #3 │ │ │ │ - umullseq r4, lr, r4, r1 │ │ │ │ - addseq r4, lr, r0, ror #2 │ │ │ │ - addseq r4, lr, r0, lsr r1 │ │ │ │ - ldrsheq r4, [lr], r4 @ │ │ │ │ - addseq r4, lr, r0, asr #1 │ │ │ │ - umullseq r4, lr, r8, r0 │ │ │ │ - addseq r4, lr, r4, rrx │ │ │ │ - addseq r4, lr, r4, lsr r0 │ │ │ │ - addseq r4, lr, ip │ │ │ │ - addseq r3, lr, r4, ror #31 │ │ │ │ - addseq r3, lr, r0, asr #31 │ │ │ │ - umullseq r3, lr, r8, pc @ │ │ │ │ - addseq r3, lr, r4, ror pc │ │ │ │ - addseq r3, lr, r8, asr #30 │ │ │ │ - addseq r3, lr, r0, lsr #30 │ │ │ │ - @ instruction: 0x009e3efc │ │ │ │ - @ instruction: 0x009e3ed4 │ │ │ │ - addseq r3, lr, ip, lsr #29 │ │ │ │ - addseq r3, lr, r4, lsl #29 │ │ │ │ - addseq r3, lr, r0, ror #28 │ │ │ │ - addseq r3, lr, r0, asr #28 │ │ │ │ - addseq r3, lr, r0, lsr #28 │ │ │ │ - addseq r3, lr, r0, lsl #28 │ │ │ │ - addseq r3, lr, r0, ror #27 │ │ │ │ - addseq r3, lr, r0, asr #27 │ │ │ │ - addseq r3, lr, r0, lsr #27 │ │ │ │ - addseq r3, lr, r0, lsl #27 │ │ │ │ - addseq r3, lr, r0, ror #26 │ │ │ │ - addseq r3, lr, r4, lsr sp │ │ │ │ - addseq r3, lr, r4, lsl #26 │ │ │ │ - @ instruction: 0x009e3cdc │ │ │ │ - addseq r3, lr, ip, lsr #25 │ │ │ │ - addseq r3, lr, r4, lsl #25 │ │ │ │ - addseq r3, lr, r4, asr ip │ │ │ │ - addseq r3, lr, r4, lsr #24 │ │ │ │ - @ instruction: 0x009e3bfc │ │ │ │ - addseq r3, lr, ip, asr #23 │ │ │ │ - umullseq r3, lr, r8, fp │ │ │ │ - addseq r3, lr, r4, ror #22 │ │ │ │ - addseq r3, lr, r8, lsr fp │ │ │ │ - addseq r3, lr, ip, lsl #22 │ │ │ │ - addseq r3, lr, r4, ror #21 │ │ │ │ - @ instruction: 0x009e3ab8 │ │ │ │ - umullseq r3, lr, r0, sl │ │ │ │ - addseq r3, lr, r8, ror #20 │ │ │ │ - addseq r3, lr, r4, asr #20 │ │ │ │ - addseq r3, lr, r0, lsr #20 │ │ │ │ - @ instruction: 0x009e39fc │ │ │ │ - @ instruction: 0x009e39d4 │ │ │ │ - addseq r3, lr, ip, lsr #19 │ │ │ │ - addseq r3, lr, ip, ror r9 │ │ │ │ - addseq r3, lr, r8, asr r9 │ │ │ │ - addseq r3, lr, r4, lsr r9 │ │ │ │ - addseq r3, lr, r4, lsl #18 │ │ │ │ - addseq r3, lr, ip, asr #17 │ │ │ │ - addseq r3, lr, r0, lsl #17 │ │ │ │ - addseq r3, lr, r0, lsr r8 │ │ │ │ - addseq r3, lr, ip, lsl #16 │ │ │ │ - addseq r3, lr, r8, ror #15 │ │ │ │ - addseq r3, lr, r4, asr #15 │ │ │ │ - umullseq r3, lr, ip, r7 │ │ │ │ - addseq r3, lr, r8, asr r7 │ │ │ │ - addseq r3, lr, ip, lsl #14 │ │ │ │ - @ instruction: 0x009e36d4 │ │ │ │ - addseq r3, lr, r4, lsr #13 │ │ │ │ - addseq r3, lr, r8, ror r6 │ │ │ │ - addseq r3, lr, ip, lsr r6 │ │ │ │ - addseq r3, lr, ip, lsl r6 │ │ │ │ - @ instruction: 0x009e35f4 │ │ │ │ - @ instruction: 0x009e35d0 │ │ │ │ - addseq r2, lr, r8, asr #30 │ │ │ │ - addseq r2, lr, r4, lsr #30 │ │ │ │ - addseq r2, lr, ip, ror #29 │ │ │ │ - @ instruction: 0x009e2ebc │ │ │ │ - umullseq r2, lr, r8, lr │ │ │ │ - addseq r2, lr, r4, asr lr │ │ │ │ - addseq r2, lr, r4, lsl lr │ │ │ │ - @ instruction: 0x009e2ddc │ │ │ │ - addseq r2, lr, ip, lsr #27 │ │ │ │ - addseq r2, lr, r8, lsl #27 │ │ │ │ - addseq r2, lr, ip, asr sp │ │ │ │ - addseq r2, lr, r0, lsr sp │ │ │ │ - @ instruction: 0x009e2cfc │ │ │ │ - addseq r2, lr, r8, asr #25 │ │ │ │ - umullseq r2, lr, r0, ip │ │ │ │ - addseq r2, lr, r8, asr ip │ │ │ │ - addseq r2, lr, r0, lsr #24 │ │ │ │ - addseq r2, lr, r8, ror #23 │ │ │ │ - @ instruction: 0x009e2bb8 │ │ │ │ - addseq r2, lr, r8, lsl #23 │ │ │ │ - addseq r2, lr, r8, asr fp │ │ │ │ - addseq r2, lr, r8, lsr #22 │ │ │ │ - @ instruction: 0x009e2af8 │ │ │ │ - addseq r2, lr, r8, asr #21 │ │ │ │ - umullseq r2, lr, r8, sl │ │ │ │ - addseq r2, lr, r8, ror #20 │ │ │ │ - addseq r2, lr, r8, lsr sl │ │ │ │ - addseq r2, lr, r8, lsl #20 │ │ │ │ - @ instruction: 0x009e29d8 │ │ │ │ - addseq r2, lr, r8, lsr #19 │ │ │ │ - addseq r2, lr, r8, ror r9 │ │ │ │ - addseq r2, lr, r8, asr #18 │ │ │ │ - addseq r2, lr, r8, lsl r9 │ │ │ │ - addseq r2, lr, r8, ror #17 │ │ │ │ - @ instruction: 0x009e28b8 │ │ │ │ - addseq r2, lr, r8, lsl #17 │ │ │ │ - addseq r2, lr, r8, asr r8 │ │ │ │ - addseq r2, lr, r8, lsr #16 │ │ │ │ - @ instruction: 0x009e27f8 │ │ │ │ - addseq r2, lr, r8, asr #15 │ │ │ │ - umullseq r2, lr, r8, r7 │ │ │ │ - addseq r2, lr, r8, ror #14 │ │ │ │ - addseq r2, lr, r8, lsr r7 │ │ │ │ - addseq r2, lr, r8, lsl #14 │ │ │ │ - @ instruction: 0x009e26d8 │ │ │ │ - addseq r2, lr, r8, lsr #13 │ │ │ │ - addseq r2, lr, r8, ror r6 │ │ │ │ - addseq r2, lr, r8, asr #12 │ │ │ │ - addseq r2, lr, r8, lsl r6 │ │ │ │ - addseq r2, lr, r8, ror #11 │ │ │ │ - @ instruction: 0x009e25bc │ │ │ │ - umullseq r2, lr, r4, r5 │ │ │ │ - addseq r2, lr, r4, ror #10 │ │ │ │ - addseq r2, lr, r8, lsr r5 │ │ │ │ - addseq r2, lr, r8, lsl #10 │ │ │ │ - @ instruction: 0x009e24d8 │ │ │ │ - @ instruction: 0x009e24b4 │ │ │ │ - addseq r2, lr, r8, lsl #9 │ │ │ │ - addseq r2, lr, r0, ror #8 │ │ │ │ - addseq r2, lr, ip, lsr r4 │ │ │ │ - addseq r2, lr, r0, lsl r4 │ │ │ │ - addseq r2, lr, r8, ror #7 │ │ │ │ - @ instruction: 0x009e23bc │ │ │ │ - umullseq r2, lr, r0, r3 │ │ │ │ - addseq r2, lr, r0, asr #6 │ │ │ │ - addseq r2, lr, r0, lsl r3 │ │ │ │ - @ instruction: 0x009e22f0 │ │ │ │ - @ instruction: 0x009e22b8 │ │ │ │ - addseq r2, lr, r4, lsl #5 │ │ │ │ - addseq r2, lr, r0, asr r2 │ │ │ │ - addseq r2, lr, r8, lsl r2 │ │ │ │ - addseq r2, lr, r0, ror #3 │ │ │ │ - @ instruction: 0x009e21b4 │ │ │ │ - addseq r2, lr, r8, lsl #3 │ │ │ │ - addseq r2, lr, ip, asr r1 │ │ │ │ - addseq r2, lr, r0, lsr r1 │ │ │ │ - ldrsheq r2, [lr], r8 │ │ │ │ - addseq r2, lr, ip, asr #1 │ │ │ │ - addseq r2, lr, r0, lsr #1 │ │ │ │ - addseq r2, lr, r4, ror r0 │ │ │ │ - addseq r2, lr, r8, asr #32 │ │ │ │ - addseq r2, lr, ip, lsl r0 │ │ │ │ - @ instruction: 0x009e1ff0 │ │ │ │ - addseq r1, lr, r4, asr #31 │ │ │ │ - addseq r1, lr, r0, lsr #31 │ │ │ │ - addseq r1, lr, ip, ror pc │ │ │ │ - addseq r1, lr, r8, asr pc │ │ │ │ - addseq r1, lr, r4, lsr pc │ │ │ │ - addseq r1, lr, r0, lsl pc │ │ │ │ - addseq r1, lr, ip, ror #29 │ │ │ │ - addseq r1, lr, r8, asr #29 │ │ │ │ - addseq r1, lr, r4, lsr #29 │ │ │ │ - addseq r1, lr, r0, lsl #29 │ │ │ │ - addseq r1, lr, ip, asr lr │ │ │ │ - addseq r1, lr, r8, lsr lr │ │ │ │ - addseq r1, lr, r4, lsl lr │ │ │ │ - @ instruction: 0x009e1df0 │ │ │ │ - addseq r1, lr, ip, asr #27 │ │ │ │ - addseq r1, lr, r8, lsr #27 │ │ │ │ - addseq r1, lr, ip, ror sp │ │ │ │ - addseq r1, lr, r0, asr sp │ │ │ │ - addseq r1, lr, ip, lsl sp │ │ │ │ - addseq r1, lr, r4, ror #25 │ │ │ │ - @ instruction: 0x009e1cb0 │ │ │ │ - addseq r1, lr, r8, ror ip │ │ │ │ - addseq r1, lr, ip, asr #24 │ │ │ │ - addseq r1, lr, r4, lsl ip │ │ │ │ - addseq r1, lr, r0, ror #23 │ │ │ │ - @ instruction: 0x009e1bb0 │ │ │ │ - addseq r1, lr, r4, lsl #23 │ │ │ │ - addseq r1, lr, r8, asr #22 │ │ │ │ - addseq r1, lr, r4, lsl fp │ │ │ │ - addseq r1, lr, r4, ror #21 │ │ │ │ - @ instruction: 0x009e1ab4 │ │ │ │ - addseq r1, lr, ip, lsl #21 │ │ │ │ - addseq r1, lr, r4, ror #20 │ │ │ │ - addseq r1, lr, r0, asr #20 │ │ │ │ - addseq r1, lr, r4, lsr #20 │ │ │ │ - addseq r1, lr, r8, lsl #20 │ │ │ │ - @ instruction: 0x009e19dc │ │ │ │ - addseq r1, lr, ip, lsr #19 │ │ │ │ - addseq r1, lr, r4, lsl #19 │ │ │ │ - addseq r1, lr, r4, asr r9 │ │ │ │ - addseq r1, lr, r4, lsr #18 │ │ │ │ - @ instruction: 0x009e18f8 │ │ │ │ - addseq r1, lr, ip, asr #17 │ │ │ │ - addseq r1, lr, r0, lsr #17 │ │ │ │ - addseq r1, lr, r4, ror r8 │ │ │ │ - addseq r1, lr, r8, asr #16 │ │ │ │ - addseq r1, lr, ip, lsr #16 │ │ │ │ - addseq r1, lr, r0, lsl #16 │ │ │ │ - @ instruction: 0x009e17d8 │ │ │ │ - addseq r1, lr, r8, lsr #15 │ │ │ │ - addseq r1, lr, r4, lsl #15 │ │ │ │ - addseq r1, lr, ip, asr r7 │ │ │ │ - addseq r1, lr, r4, lsr r7 │ │ │ │ - addseq r1, lr, r8, lsl #14 │ │ │ │ - @ instruction: 0x009e16d8 │ │ │ │ - addseq r1, lr, r8, lsr #13 │ │ │ │ - addseq r1, lr, r4, ror r6 │ │ │ │ - addseq r1, lr, r0, asr #12 │ │ │ │ - addseq r1, lr, r0, lsl r6 │ │ │ │ - addseq r1, lr, r4, ror #11 │ │ │ │ - @ instruction: 0x009e15b4 │ │ │ │ - addseq r1, lr, ip, ror r5 │ │ │ │ - addseq r1, lr, r4, asr #10 │ │ │ │ - addseq r1, lr, ip, lsl #10 │ │ │ │ - @ instruction: 0x009e14d8 │ │ │ │ - addseq r1, lr, r8, lsr #9 │ │ │ │ - addseq r1, lr, r0, lsl #9 │ │ │ │ - addseq r1, lr, ip, asr r4 │ │ │ │ - addseq r1, lr, r4, lsr r4 │ │ │ │ - @ instruction: 0x009e13fc │ │ │ │ - @ instruction: 0x009e13d0 │ │ │ │ - addseq r1, lr, r0, asr #3 │ │ │ │ - addseq r0, lr, r8, ror pc │ │ │ │ - addseq r1, lr, ip, lsl #7 │ │ │ │ - addseq r1, lr, r8, ror r1 │ │ │ │ - addseq r0, lr, r4, lsr pc │ │ │ │ - addseq r1, lr, r8, asr #6 │ │ │ │ - addseq r1, lr, r0, lsr r1 │ │ │ │ - @ instruction: 0x009e0ef0 │ │ │ │ - addseq r1, lr, r4, lsl #6 │ │ │ │ - addseq r1, lr, r8, ror #1 │ │ │ │ - addseq r0, lr, ip, lsr #29 │ │ │ │ - addseq r1, lr, r0, asr #5 │ │ │ │ - addseq r1, lr, r0, lsr #1 │ │ │ │ - addseq r0, lr, r8, ror #28 │ │ │ │ - addseq r1, lr, ip, ror r2 │ │ │ │ - addseq r1, lr, r8, asr r0 │ │ │ │ - addseq r0, lr, r4, lsr #28 │ │ │ │ - addseq r1, lr, r8, lsr r2 │ │ │ │ - addseq r1, lr, r0, lsl r0 │ │ │ │ - addseq r0, lr, r0, ror #27 │ │ │ │ - @ instruction: 0x009e11f4 │ │ │ │ - addseq r0, lr, r8, asr #31 │ │ │ │ - umullseq r0, lr, ip, sp │ │ │ │ - @ instruction: 0x009e11b0 │ │ │ │ - addseq r0, lr, r0, lsl #31 │ │ │ │ - addseq r0, lr, r8, asr sp │ │ │ │ + addseq r5, lr, ip, asr r9 │ │ │ │ + addseq r5, lr, r0, lsr r9 │ │ │ │ + @ instruction: 0x009e58fc │ │ │ │ + addseq r5, lr, ip, asr #17 │ │ │ │ + addseq r5, lr, r8, lsr #17 │ │ │ │ + addseq r5, lr, r8, ror r8 │ │ │ │ + addseq r5, lr, r8, asr #16 │ │ │ │ + addseq r5, lr, r0, lsr #16 │ │ │ │ + @ instruction: 0x009e57f8 │ │ │ │ + @ instruction: 0x009e57d0 │ │ │ │ + @ instruction: 0x009e57b0 │ │ │ │ + addseq r5, lr, r4, lsl #15 │ │ │ │ + addseq r5, lr, r0, asr r7 │ │ │ │ + addseq r5, lr, ip, lsl r7 │ │ │ │ + addseq r5, lr, r8, ror #13 │ │ │ │ + @ instruction: 0x009e56b4 │ │ │ │ + addseq r5, lr, r0, lsl #13 │ │ │ │ + addseq r5, lr, ip, asr #12 │ │ │ │ + addseq r5, lr, r8, lsl r6 │ │ │ │ + addseq r5, lr, r4, ror #11 │ │ │ │ + @ instruction: 0x009e55b0 │ │ │ │ + addseq r5, lr, ip, ror r5 │ │ │ │ + addseq r5, lr, r8, asr #10 │ │ │ │ + addseq r5, lr, r4, lsl r5 │ │ │ │ + addseq r5, lr, r0, ror #9 │ │ │ │ + addseq r5, lr, ip, lsr #9 │ │ │ │ + addseq r5, lr, r8, ror r4 │ │ │ │ + addseq r5, lr, r4, asr #8 │ │ │ │ + addseq r5, lr, r0, lsl r4 │ │ │ │ + @ instruction: 0x009e53dc │ │ │ │ + addseq r5, lr, r8, lsr #7 │ │ │ │ + addseq r5, lr, r4, ror r3 │ │ │ │ + addseq r5, lr, r0, asr #6 │ │ │ │ + addseq r5, lr, ip, lsl #6 │ │ │ │ + @ instruction: 0x009e52d8 │ │ │ │ + addseq r5, lr, r4, lsr #5 │ │ │ │ + addseq r5, lr, r0, ror r2 │ │ │ │ + addseq r5, lr, ip, lsr r2 │ │ │ │ + addseq r5, lr, r8, lsl #4 │ │ │ │ + @ instruction: 0x009e51d4 │ │ │ │ + addseq r5, lr, r0, lsr #3 │ │ │ │ + addseq r5, lr, ip, ror #2 │ │ │ │ + addseq r5, lr, r8, lsr r1 │ │ │ │ + addseq r5, lr, r4, lsl #2 │ │ │ │ + ldrsbeq r5, [lr], ip │ │ │ │ + umullseq r5, lr, r8, r0 │ │ │ │ + addseq r5, lr, r0, asr r0 │ │ │ │ + addseq r5, lr, r8 │ │ │ │ + addseq r4, lr, r8, asr #31 │ │ │ │ + addseq r4, lr, r8, lsl #31 │ │ │ │ + addseq r4, lr, r8, asr #30 │ │ │ │ + addseq r4, lr, r0, lsr #30 │ │ │ │ + @ instruction: 0x009e4ef8 │ │ │ │ + @ instruction: 0x009e4ed0 │ │ │ │ + addseq r4, lr, r8, lsr #29 │ │ │ │ + addseq r4, lr, r0, lsl #29 │ │ │ │ + addseq r4, lr, r8, asr lr │ │ │ │ + addseq r4, lr, r0, lsr lr │ │ │ │ + addseq r4, lr, r0, lsl lr │ │ │ │ + addseq r4, lr, r8, ror #27 │ │ │ │ + addseq r4, lr, r4, asr #27 │ │ │ │ + umullseq r4, lr, r0, sp │ │ │ │ + addseq r4, lr, r8, ror #26 │ │ │ │ + addseq r4, lr, r4, asr #26 │ │ │ │ + addseq r4, lr, ip, lsl sp │ │ │ │ + @ instruction: 0x009e4cf4 │ │ │ │ + addseq r4, lr, ip, asr #25 │ │ │ │ + addseq r4, lr, r4, lsr #25 │ │ │ │ + addseq r4, lr, ip, ror ip │ │ │ │ + addseq r4, lr, ip, asr #24 │ │ │ │ + addseq r4, lr, r8, lsr #24 │ │ │ │ + @ instruction: 0x009e4bf8 │ │ │ │ + addseq r4, lr, ip, asr #23 │ │ │ │ + addseq r4, lr, r0, lsr #23 │ │ │ │ + addseq r4, lr, ip, ror fp │ │ │ │ + addseq r4, lr, r8, asr #22 │ │ │ │ + addseq r4, lr, ip, lsl fp │ │ │ │ + @ instruction: 0x009e4af4 │ │ │ │ + addseq r4, lr, r8, asr #21 │ │ │ │ + addseq r4, lr, r0, lsr #21 │ │ │ │ + addseq r4, lr, r8, ror sl │ │ │ │ + addseq r4, lr, r0, asr sl │ │ │ │ + addseq r4, lr, r4, lsr sl │ │ │ │ + addseq r4, lr, ip, lsl sl │ │ │ │ + @ instruction: 0x009e49f0 │ │ │ │ + addseq r4, lr, r8, asr #19 │ │ │ │ + addseq r4, lr, r0, lsr #19 │ │ │ │ + addseq r4, lr, r4, ror r9 │ │ │ │ + addseq r4, lr, r0, asr #18 │ │ │ │ + addseq r4, lr, ip, lsl #18 │ │ │ │ + @ instruction: 0x009e48d8 │ │ │ │ + addseq r4, lr, r4, lsr #17 │ │ │ │ + addseq r4, lr, r8, ror r8 │ │ │ │ + addseq r4, lr, r8, asr #16 │ │ │ │ + addseq r4, lr, r0, lsr #16 │ │ │ │ + @ instruction: 0x009e47fc │ │ │ │ + @ instruction: 0x009e47d8 │ │ │ │ + @ instruction: 0x009e47b8 │ │ │ │ + addseq r4, lr, ip, lsl #15 │ │ │ │ + addseq r4, lr, r8, ror #14 │ │ │ │ + addseq r4, lr, r4, asr #14 │ │ │ │ + addseq r4, lr, r8, lsl r7 │ │ │ │ + addseq r4, lr, r8, ror #13 │ │ │ │ + @ instruction: 0x009e46b8 │ │ │ │ + addseq r4, lr, ip, lsl #13 │ │ │ │ + addseq r4, lr, ip, asr r6 │ │ │ │ + addseq r4, lr, r0, lsr r6 │ │ │ │ + addseq r4, lr, r4, lsl #12 │ │ │ │ + @ instruction: 0x009e45d8 │ │ │ │ + addseq r4, lr, ip, lsr #11 │ │ │ │ + addseq r4, lr, r0, lsl #11 │ │ │ │ + addseq r4, lr, r0, asr r5 │ │ │ │ + addseq r4, lr, r4, lsr #10 │ │ │ │ + @ instruction: 0x009e44f8 │ │ │ │ + addseq r4, lr, ip, asr #9 │ │ │ │ + addseq r4, lr, r4, lsr #9 │ │ │ │ + addseq r4, lr, ip, ror r4 │ │ │ │ + addseq r4, lr, r4, asr r4 │ │ │ │ + addseq r4, lr, r4, lsr #8 │ │ │ │ + addseq r4, lr, r0, lsl #8 │ │ │ │ + @ instruction: 0x009e43d4 │ │ │ │ + addseq r4, lr, ip, lsr #7 │ │ │ │ + addseq r4, lr, r0, lsl #7 │ │ │ │ + addseq r4, lr, ip, asr r3 │ │ │ │ + addseq r4, lr, r8, lsr r3 │ │ │ │ + addseq r4, lr, r4, lsl r3 │ │ │ │ + addseq r4, lr, r8, ror #5 │ │ │ │ + addseq r4, lr, r0, asr #5 │ │ │ │ + addseq r4, lr, ip, lsl #5 │ │ │ │ + addseq r4, lr, r4, asr r2 │ │ │ │ + addseq r4, lr, r4, lsr #4 │ │ │ │ + addseq r4, lr, r4, lsl #4 │ │ │ │ + addseq r4, lr, r4, ror #3 │ │ │ │ + @ instruction: 0x009e41b4 │ │ │ │ + addseq r4, lr, r8, lsl #3 │ │ │ │ + addseq r4, lr, r4, asr r1 │ │ │ │ + addseq r4, lr, r4, lsr #2 │ │ │ │ + addseq r4, lr, r8, ror #1 │ │ │ │ + ldrheq r4, [lr], r4 @ │ │ │ │ + addseq r4, lr, ip, lsl #1 │ │ │ │ + addseq r4, lr, r8, asr r0 │ │ │ │ + addseq r4, lr, r8, lsr #32 │ │ │ │ + addseq r4, lr, r0 │ │ │ │ + @ instruction: 0x009e3fd8 │ │ │ │ + @ instruction: 0x009e3fb4 │ │ │ │ + addseq r3, lr, ip, lsl #31 │ │ │ │ + addseq r3, lr, r8, ror #30 │ │ │ │ + addseq r3, lr, ip, lsr pc │ │ │ │ + addseq r3, lr, r4, lsl pc │ │ │ │ + @ instruction: 0x009e3ef0 │ │ │ │ + addseq r3, lr, r8, asr #29 │ │ │ │ + addseq r3, lr, r0, lsr #29 │ │ │ │ + addseq r3, lr, r8, ror lr │ │ │ │ + addseq r3, lr, r4, asr lr │ │ │ │ + addseq r3, lr, r4, lsr lr │ │ │ │ + addseq r3, lr, r4, lsl lr │ │ │ │ + @ instruction: 0x009e3df4 │ │ │ │ + @ instruction: 0x009e3dd4 │ │ │ │ + @ instruction: 0x009e3db4 │ │ │ │ + umullseq r3, lr, r4, sp │ │ │ │ + addseq r3, lr, r4, ror sp │ │ │ │ + addseq r3, lr, r4, asr sp │ │ │ │ + addseq r3, lr, r8, lsr #26 │ │ │ │ + @ instruction: 0x009e3cf8 │ │ │ │ + @ instruction: 0x009e3cd0 │ │ │ │ + addseq r3, lr, r0, lsr #25 │ │ │ │ + addseq r3, lr, r8, ror ip │ │ │ │ + addseq r3, lr, r8, asr #24 │ │ │ │ + addseq r3, lr, r8, lsl ip │ │ │ │ + @ instruction: 0x009e3bf0 │ │ │ │ + addseq r3, lr, r0, asr #23 │ │ │ │ + addseq r3, lr, ip, lsl #23 │ │ │ │ + addseq r3, lr, r8, asr fp │ │ │ │ + addseq r3, lr, ip, lsr #22 │ │ │ │ + addseq r3, lr, r0, lsl #22 │ │ │ │ + @ instruction: 0x009e3ad8 │ │ │ │ + addseq r3, lr, ip, lsr #21 │ │ │ │ + addseq r3, lr, r4, lsl #21 │ │ │ │ + addseq r3, lr, ip, asr sl │ │ │ │ + addseq r3, lr, r8, lsr sl │ │ │ │ + addseq r3, lr, r4, lsl sl │ │ │ │ + @ instruction: 0x009e39f0 │ │ │ │ + addseq r3, lr, r8, asr #19 │ │ │ │ + addseq r3, lr, r0, lsr #19 │ │ │ │ + addseq r3, lr, r0, ror r9 │ │ │ │ + addseq r3, lr, ip, asr #18 │ │ │ │ + addseq r3, lr, r8, lsr #18 │ │ │ │ + @ instruction: 0x009e38f8 │ │ │ │ + addseq r3, lr, r0, asr #17 │ │ │ │ + addseq r3, lr, r4, ror r8 │ │ │ │ + addseq r3, lr, r4, lsr #16 │ │ │ │ + addseq r3, lr, r0, lsl #16 │ │ │ │ + @ instruction: 0x009e37dc │ │ │ │ + @ instruction: 0x009e37b8 │ │ │ │ + umullseq r3, lr, r0, r7 │ │ │ │ + addseq r3, lr, ip, asr #14 │ │ │ │ + addseq r3, lr, r0, lsl #14 │ │ │ │ + addseq r3, lr, r8, asr #13 │ │ │ │ + umullseq r3, lr, r8, r6 │ │ │ │ + addseq r3, lr, ip, ror #12 │ │ │ │ + addseq r3, lr, r0, lsr r6 │ │ │ │ + addseq r3, lr, r0, lsl r6 │ │ │ │ + addseq r3, lr, r8, ror #11 │ │ │ │ + addseq r3, lr, r4, asr #11 │ │ │ │ + addseq r2, lr, ip, lsr pc │ │ │ │ + addseq r2, lr, r8, lsl pc │ │ │ │ + addseq r2, lr, r0, ror #29 │ │ │ │ + @ instruction: 0x009e2eb0 │ │ │ │ + addseq r2, lr, ip, lsl #29 │ │ │ │ + addseq r2, lr, r8, asr #28 │ │ │ │ + addseq r2, lr, r8, lsl #28 │ │ │ │ + @ instruction: 0x009e2dd0 │ │ │ │ + addseq r2, lr, r0, lsr #27 │ │ │ │ + addseq r2, lr, ip, ror sp │ │ │ │ + addseq r2, lr, r0, asr sp │ │ │ │ + addseq r2, lr, r4, lsr #26 │ │ │ │ + @ instruction: 0x009e2cf0 │ │ │ │ + @ instruction: 0x009e2cbc │ │ │ │ + addseq r2, lr, r4, lsl #25 │ │ │ │ + addseq r2, lr, ip, asr #24 │ │ │ │ + addseq r2, lr, r4, lsl ip │ │ │ │ + @ instruction: 0x009e2bdc │ │ │ │ + addseq r2, lr, ip, lsr #23 │ │ │ │ + addseq r2, lr, ip, ror fp │ │ │ │ + addseq r2, lr, ip, asr #22 │ │ │ │ + addseq r2, lr, ip, lsl fp │ │ │ │ + addseq r2, lr, ip, ror #21 │ │ │ │ + @ instruction: 0x009e2abc │ │ │ │ + addseq r2, lr, ip, lsl #21 │ │ │ │ + addseq r2, lr, ip, asr sl │ │ │ │ + addseq r2, lr, ip, lsr #20 │ │ │ │ + @ instruction: 0x009e29fc │ │ │ │ + addseq r2, lr, ip, asr #19 │ │ │ │ + umullseq r2, lr, ip, r9 │ │ │ │ + addseq r2, lr, ip, ror #18 │ │ │ │ + addseq r2, lr, ip, lsr r9 │ │ │ │ + addseq r2, lr, ip, lsl #18 │ │ │ │ + @ instruction: 0x009e28dc │ │ │ │ + addseq r2, lr, ip, lsr #17 │ │ │ │ + addseq r2, lr, ip, ror r8 │ │ │ │ + addseq r2, lr, ip, asr #16 │ │ │ │ + addseq r2, lr, ip, lsl r8 │ │ │ │ + addseq r2, lr, ip, ror #15 │ │ │ │ + @ instruction: 0x009e27bc │ │ │ │ + addseq r2, lr, ip, lsl #15 │ │ │ │ + addseq r2, lr, ip, asr r7 │ │ │ │ + addseq r2, lr, ip, lsr #14 │ │ │ │ + @ instruction: 0x009e26fc │ │ │ │ + addseq r2, lr, ip, asr #13 │ │ │ │ + umullseq r2, lr, ip, r6 │ │ │ │ + addseq r2, lr, ip, ror #12 │ │ │ │ + addseq r2, lr, ip, lsr r6 │ │ │ │ + addseq r2, lr, ip, lsl #12 │ │ │ │ + @ instruction: 0x009e25dc │ │ │ │ + @ instruction: 0x009e25b0 │ │ │ │ + addseq r2, lr, r8, lsl #11 │ │ │ │ + addseq r2, lr, r8, asr r5 │ │ │ │ + addseq r2, lr, ip, lsr #10 │ │ │ │ + @ instruction: 0x009e24fc │ │ │ │ + addseq r2, lr, ip, asr #9 │ │ │ │ + addseq r2, lr, r8, lsr #9 │ │ │ │ + addseq r2, lr, ip, ror r4 │ │ │ │ + addseq r2, lr, r4, asr r4 │ │ │ │ + addseq r2, lr, r0, lsr r4 │ │ │ │ + addseq r2, lr, r4, lsl #8 │ │ │ │ + @ instruction: 0x009e23dc │ │ │ │ + @ instruction: 0x009e23b0 │ │ │ │ + addseq r2, lr, r4, lsl #7 │ │ │ │ + addseq r2, lr, r4, lsr r3 │ │ │ │ + addseq r2, lr, r4, lsl #6 │ │ │ │ + addseq r2, lr, r4, ror #5 │ │ │ │ + addseq r2, lr, ip, lsr #5 │ │ │ │ + addseq r2, lr, r8, ror r2 │ │ │ │ + addseq r2, lr, r4, asr #4 │ │ │ │ + addseq r2, lr, ip, lsl #4 │ │ │ │ + @ instruction: 0x009e21d4 │ │ │ │ + addseq r2, lr, r8, lsr #3 │ │ │ │ + addseq r2, lr, ip, ror r1 │ │ │ │ + addseq r2, lr, r0, asr r1 │ │ │ │ + addseq r2, lr, r4, lsr #2 │ │ │ │ + addseq r2, lr, ip, ror #1 │ │ │ │ + addseq r2, lr, r0, asr #1 │ │ │ │ + umullseq r2, lr, r4, r0 │ │ │ │ + addseq r2, lr, r8, rrx │ │ │ │ + addseq r2, lr, ip, lsr r0 │ │ │ │ + addseq r2, lr, r0, lsl r0 │ │ │ │ + addseq r1, lr, r4, ror #31 │ │ │ │ + @ instruction: 0x009e1fb8 │ │ │ │ + umullseq r1, lr, r4, pc @ │ │ │ │ + addseq r1, lr, r0, ror pc │ │ │ │ + addseq r1, lr, ip, asr #30 │ │ │ │ + addseq r1, lr, r8, lsr #30 │ │ │ │ + addseq r1, lr, r4, lsl #30 │ │ │ │ + addseq r1, lr, r0, ror #29 │ │ │ │ + @ instruction: 0x009e1ebc │ │ │ │ + umullseq r1, lr, r8, lr │ │ │ │ + addseq r1, lr, r4, ror lr │ │ │ │ + addseq r1, lr, r0, asr lr │ │ │ │ + addseq r1, lr, ip, lsr #28 │ │ │ │ + addseq r1, lr, r8, lsl #28 │ │ │ │ + addseq r1, lr, r4, ror #27 │ │ │ │ + addseq r1, lr, r0, asr #27 │ │ │ │ + umullseq r1, lr, ip, sp │ │ │ │ + addseq r1, lr, r0, ror sp │ │ │ │ + addseq r1, lr, r4, asr #26 │ │ │ │ + addseq r1, lr, r0, lsl sp │ │ │ │ + @ instruction: 0x009e1cd8 │ │ │ │ + addseq r1, lr, r4, lsr #25 │ │ │ │ + addseq r1, lr, ip, ror #24 │ │ │ │ + addseq r1, lr, r0, asr #24 │ │ │ │ + addseq r1, lr, r8, lsl #24 │ │ │ │ + @ instruction: 0x009e1bd4 │ │ │ │ + addseq r1, lr, r4, lsr #23 │ │ │ │ + addseq r1, lr, r8, ror fp │ │ │ │ + addseq r1, lr, ip, lsr fp │ │ │ │ + addseq r1, lr, r8, lsl #22 │ │ │ │ + @ instruction: 0x009e1ad8 │ │ │ │ + addseq r1, lr, r8, lsr #21 │ │ │ │ + addseq r1, lr, r0, lsl #21 │ │ │ │ + addseq r1, lr, r8, asr sl │ │ │ │ + addseq r1, lr, r4, lsr sl │ │ │ │ + addseq r1, lr, r8, lsl sl │ │ │ │ + @ instruction: 0x009e19fc │ │ │ │ + @ instruction: 0x009e19d0 │ │ │ │ + addseq r1, lr, r0, lsr #19 │ │ │ │ + addseq r1, lr, r8, ror r9 │ │ │ │ + addseq r1, lr, r8, asr #18 │ │ │ │ + addseq r1, lr, r8, lsl r9 │ │ │ │ + addseq r1, lr, ip, ror #17 │ │ │ │ + addseq r1, lr, r0, asr #17 │ │ │ │ + umullseq r1, lr, r4, r8 │ │ │ │ + addseq r1, lr, r8, ror #16 │ │ │ │ + addseq r1, lr, ip, lsr r8 │ │ │ │ + addseq r1, lr, r0, lsr #16 │ │ │ │ + @ instruction: 0x009e17f4 │ │ │ │ + addseq r1, lr, ip, asr #15 │ │ │ │ + umullseq r1, lr, ip, r7 │ │ │ │ + addseq r1, lr, r8, ror r7 │ │ │ │ + addseq r1, lr, r0, asr r7 │ │ │ │ + addseq r1, lr, r8, lsr #14 │ │ │ │ + @ instruction: 0x009e16fc │ │ │ │ + addseq r1, lr, ip, asr #13 │ │ │ │ + umullseq r1, lr, ip, r6 │ │ │ │ + addseq r1, lr, r8, ror #12 │ │ │ │ + addseq r1, lr, r4, lsr r6 │ │ │ │ + addseq r1, lr, r4, lsl #12 │ │ │ │ + @ instruction: 0x009e15d8 │ │ │ │ + addseq r1, lr, r8, lsr #11 │ │ │ │ + addseq r1, lr, r0, ror r5 │ │ │ │ + addseq r1, lr, r8, lsr r5 │ │ │ │ + addseq r1, lr, r0, lsl #10 │ │ │ │ + addseq r1, lr, ip, asr #9 │ │ │ │ + umullseq r1, lr, ip, r4 │ │ │ │ + addseq r1, lr, r4, ror r4 │ │ │ │ + addseq r1, lr, r0, asr r4 │ │ │ │ + addseq r1, lr, r8, lsr #8 │ │ │ │ + @ instruction: 0x009e13f0 │ │ │ │ + addseq r1, lr, r4, asr #7 │ │ │ │ + @ instruction: 0x009e11b4 │ │ │ │ + addseq r0, lr, ip, ror #30 │ │ │ │ + addseq r1, lr, r0, lsl #7 │ │ │ │ addseq r1, lr, ip, ror #2 │ │ │ │ - addseq r0, lr, r8, lsr pc │ │ │ │ - addseq r0, lr, r4, lsl sp │ │ │ │ - addseq r1, lr, r8, lsr #2 │ │ │ │ - @ instruction: 0x009e0ef0 │ │ │ │ - @ instruction: 0x009e0cd0 │ │ │ │ - addseq r1, lr, r4, ror #1 │ │ │ │ - addseq r0, lr, r8, lsr #29 │ │ │ │ - addseq r0, lr, ip, lsl #25 │ │ │ │ - addseq r1, lr, r0, lsr #1 │ │ │ │ - addseq r0, lr, r0, ror #28 │ │ │ │ - addseq r0, lr, r8, asr #24 │ │ │ │ - addseq r1, lr, ip, asr r0 │ │ │ │ + addseq r0, lr, r8, lsr #30 │ │ │ │ + addseq r1, lr, ip, lsr r3 │ │ │ │ + addseq r1, lr, r4, lsr #2 │ │ │ │ + addseq r0, lr, r4, ror #29 │ │ │ │ + @ instruction: 0x009e12f8 │ │ │ │ + ldrsbeq r1, [lr], ip │ │ │ │ + addseq r0, lr, r0, lsr #29 │ │ │ │ + @ instruction: 0x009e12b4 │ │ │ │ + umullseq r1, lr, r4, r0 │ │ │ │ + addseq r0, lr, ip, asr lr │ │ │ │ + addseq r1, lr, r0, ror r2 │ │ │ │ + addseq r1, lr, ip, asr #32 │ │ │ │ addseq r0, lr, r8, lsl lr │ │ │ │ - addseq r0, lr, r4, lsl #24 │ │ │ │ - addseq r1, lr, r8, lsl r0 │ │ │ │ - @ instruction: 0x009e0dd0 │ │ │ │ - addseq r0, lr, r0, asr #23 │ │ │ │ - @ instruction: 0x009e0fd4 │ │ │ │ - addseq r0, lr, r8, lsl #27 │ │ │ │ - addseq r0, lr, ip, ror fp │ │ │ │ - addseq r0, lr, r4, asr fp │ │ │ │ - addseq r0, lr, ip, lsr #22 │ │ │ │ - @ instruction: 0x009e0af8 │ │ │ │ - @ instruction: 0x009e0abc │ │ │ │ - ldr r0, [pc, #-828] @ 3ab288 │ │ │ │ + addseq r1, lr, ip, lsr #4 │ │ │ │ + addseq r1, lr, r4 │ │ │ │ + @ instruction: 0x009e0dd4 │ │ │ │ + addseq r1, lr, r8, ror #3 │ │ │ │ + @ instruction: 0x009e0fbc │ │ │ │ + umullseq r0, lr, r0, sp │ │ │ │ + addseq r1, lr, r4, lsr #3 │ │ │ │ + addseq r0, lr, r4, ror pc │ │ │ │ + addseq r0, lr, ip, asr #26 │ │ │ │ + addseq r1, lr, r0, ror #2 │ │ │ │ + addseq r0, lr, ip, lsr #30 │ │ │ │ + addseq r0, lr, r8, lsl #26 │ │ │ │ + addseq r1, lr, ip, lsl r1 │ │ │ │ + addseq r0, lr, r4, ror #29 │ │ │ │ + addseq r0, lr, r4, asr #25 │ │ │ │ + ldrsbeq r1, [lr], r8 │ │ │ │ + umullseq r0, lr, ip, lr │ │ │ │ + addseq r0, lr, r0, lsl #25 │ │ │ │ + umullseq r1, lr, r4, r0 │ │ │ │ + addseq r0, lr, r4, asr lr │ │ │ │ + addseq r0, lr, ip, lsr ip │ │ │ │ + addseq r1, lr, r0, asr r0 │ │ │ │ + addseq r0, lr, ip, lsl #28 │ │ │ │ + @ instruction: 0x009e0bf8 │ │ │ │ + addseq r1, lr, ip │ │ │ │ + addseq r0, lr, r4, asr #27 │ │ │ │ + @ instruction: 0x009e0bb4 │ │ │ │ + addseq r0, lr, r8, asr #31 │ │ │ │ + addseq r0, lr, ip, ror sp │ │ │ │ + addseq r0, lr, r0, ror fp │ │ │ │ + addseq r0, lr, r8, asr #22 │ │ │ │ + addseq r0, lr, r0, lsr #22 │ │ │ │ + addseq r0, lr, ip, ror #21 │ │ │ │ + @ instruction: 0x009e0ab0 │ │ │ │ + ldr r0, [pc, #-828] @ 3ab2d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 3ab28c │ │ │ │ + ldr r0, [pc, #-836] @ 3ab2d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 3ab290 │ │ │ │ + ldr r0, [pc, #-844] @ 3ab2dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 3ab294 │ │ │ │ + ldr r0, [pc, #-852] @ 3ab2e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 3ab298 │ │ │ │ + ldr r0, [pc, #-860] @ 3ab2e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 3ab29c │ │ │ │ + ldr r0, [pc, #-868] @ 3ab2e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 3ab2a0 │ │ │ │ + ldr r0, [pc, #-876] @ 3ab2ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 3ab2a4 │ │ │ │ + ldr r0, [pc, #-884] @ 3ab2f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 3ab2a8 │ │ │ │ + ldr r0, [pc, #-892] @ 3ab2f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 3ab2ac │ │ │ │ + ldr r0, [pc, #-900] @ 3ab2f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 3ab2b0 │ │ │ │ + ldr r0, [pc, #-908] @ 3ab2fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 3ab2b4 │ │ │ │ + ldr r0, [pc, #-916] @ 3ab300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3ab2b8 │ │ │ │ + ldr r0, [pc, #-924] @ 3ab304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3ab2bc │ │ │ │ + ldr r0, [pc, #-932] @ 3ab308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3ab2c0 │ │ │ │ + ldr r0, [pc, #-940] @ 3ab30c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3ab2c4 │ │ │ │ + ldr r0, [pc, #-948] @ 3ab310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3ab2c8 │ │ │ │ + ldr r0, [pc, #-956] @ 3ab314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3ab2cc │ │ │ │ + ldr r0, [pc, #-964] @ 3ab318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3ab2d0 │ │ │ │ + ldr r0, [pc, #-972] @ 3ab31c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 3ab2d4 │ │ │ │ + ldr r0, [pc, #-980] @ 3ab320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 3ab2d8 │ │ │ │ + ldr r0, [pc, #-988] @ 3ab324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 3ab2dc │ │ │ │ + ldr r0, [pc, #-996] @ 3ab328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 3ab2e0 │ │ │ │ + ldr r0, [pc, #-1004] @ 3ab32c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 3ab2e4 │ │ │ │ + ldr r0, [pc, #-1012] @ 3ab330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 3ab2e8 │ │ │ │ + ldr r0, [pc, #-1020] @ 3ab334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 3ab2ec │ │ │ │ + ldr r0, [pc, #-1028] @ 3ab338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 3ab2f0 │ │ │ │ + ldr r0, [pc, #-1036] @ 3ab33c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 3ab2f4 │ │ │ │ + ldr r0, [pc, #-1044] @ 3ab340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 3ab2f8 │ │ │ │ + ldr r0, [pc, #-1052] @ 3ab344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 3ab2fc │ │ │ │ + ldr r0, [pc, #-1060] @ 3ab348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 3ab300 │ │ │ │ + ldr r0, [pc, #-1068] @ 3ab34c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 3ab304 │ │ │ │ + ldr r0, [pc, #-1076] @ 3ab350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 3ab308 │ │ │ │ + ldr r0, [pc, #-1084] @ 3ab354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 3ab30c │ │ │ │ + ldr r0, [pc, #-1092] @ 3ab358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 3ab310 │ │ │ │ + ldr r0, [pc, #-1100] @ 3ab35c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 3ab314 │ │ │ │ + ldr r0, [pc, #-1108] @ 3ab360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 3ab318 │ │ │ │ + ldr r0, [pc, #-1116] @ 3ab364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 3ab31c │ │ │ │ + ldr r0, [pc, #-1124] @ 3ab368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 3ab320 │ │ │ │ + ldr r0, [pc, #-1132] @ 3ab36c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 3ab324 │ │ │ │ + ldr r0, [pc, #-1140] @ 3ab370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 3ab328 │ │ │ │ + ldr r0, [pc, #-1148] @ 3ab374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 3ab32c │ │ │ │ + ldr r0, [pc, #-1156] @ 3ab378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 3ab330 │ │ │ │ + ldr r0, [pc, #-1164] @ 3ab37c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 3ab334 │ │ │ │ + ldr r0, [pc, #-1172] @ 3ab380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 3ab338 │ │ │ │ + ldr r0, [pc, #-1180] @ 3ab384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 3ab33c │ │ │ │ + ldr r0, [pc, #-1188] @ 3ab388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 3ab340 │ │ │ │ + ldr r0, [pc, #-1196] @ 3ab38c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 3ab344 │ │ │ │ + ldr r0, [pc, #-1204] @ 3ab390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 3ab348 │ │ │ │ + ldr r0, [pc, #-1212] @ 3ab394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 3ab34c │ │ │ │ + ldr r0, [pc, #-1220] @ 3ab398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 3ab350 │ │ │ │ + ldr r0, [pc, #-1228] @ 3ab39c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 3ab354 │ │ │ │ + ldr r0, [pc, #-1236] @ 3ab3a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 3ab358 │ │ │ │ + ldr r0, [pc, #-1244] @ 3ab3a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 3ab35c │ │ │ │ + ldr r0, [pc, #-1252] @ 3ab3a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 3ab360 │ │ │ │ + ldr r0, [pc, #-1260] @ 3ab3ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 3ab364 │ │ │ │ + ldr r0, [pc, #-1268] @ 3ab3b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 3ab368 │ │ │ │ + ldr r0, [pc, #-1276] @ 3ab3b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 3ab36c │ │ │ │ + ldr r0, [pc, #-1284] @ 3ab3b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 3ab370 │ │ │ │ + ldr r0, [pc, #-1292] @ 3ab3bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 3ab374 │ │ │ │ + ldr r0, [pc, #-1300] @ 3ab3c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 3ab378 │ │ │ │ + ldr r0, [pc, #-1308] @ 3ab3c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 3ab37c │ │ │ │ + ldr r0, [pc, #-1316] @ 3ab3c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 3ab380 │ │ │ │ + ldr r0, [pc, #-1324] @ 3ab3cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 3ab384 │ │ │ │ + ldr r0, [pc, #-1332] @ 3ab3d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 3ab388 │ │ │ │ + ldr r0, [pc, #-1340] @ 3ab3d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 3ab38c │ │ │ │ + ldr r0, [pc, #-1348] @ 3ab3d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 3ab390 │ │ │ │ + ldr r0, [pc, #-1356] @ 3ab3dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 3ab394 │ │ │ │ + ldr r0, [pc, #-1364] @ 3ab3e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 3ab398 │ │ │ │ + ldr r0, [pc, #-1372] @ 3ab3e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 3ab39c │ │ │ │ + ldr r0, [pc, #-1380] @ 3ab3e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 3ab3a0 │ │ │ │ + ldr r0, [pc, #-1388] @ 3ab3ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 3ab3a4 │ │ │ │ + ldr r0, [pc, #-1396] @ 3ab3f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 3ab3a8 │ │ │ │ + ldr r0, [pc, #-1404] @ 3ab3f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 3ab3ac │ │ │ │ + ldr r0, [pc, #-1412] @ 3ab3f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 3ab3b0 │ │ │ │ + ldr r0, [pc, #-1420] @ 3ab3fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 3ab3b4 │ │ │ │ + ldr r0, [pc, #-1428] @ 3ab400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3ab3b8 │ │ │ │ + ldr r0, [pc, #-1436] @ 3ab404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3ab3bc │ │ │ │ + ldr r0, [pc, #-1444] @ 3ab408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3ab3c0 │ │ │ │ + ldr r0, [pc, #-1452] @ 3ab40c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3ab3c4 │ │ │ │ + ldr r0, [pc, #-1460] @ 3ab410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3ab3c8 │ │ │ │ + ldr r0, [pc, #-1468] @ 3ab414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3ab3cc │ │ │ │ + ldr r0, [pc, #-1476] @ 3ab418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3ab3d0 │ │ │ │ + ldr r0, [pc, #-1484] @ 3ab41c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 3ab3d4 │ │ │ │ + ldr r0, [pc, #-1492] @ 3ab420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 3ab3d8 │ │ │ │ + ldr r0, [pc, #-1500] @ 3ab424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 3ab3dc │ │ │ │ + ldr r0, [pc, #-1508] @ 3ab428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 3ab3e0 │ │ │ │ + ldr r0, [pc, #-1516] @ 3ab42c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3ab3e4 │ │ │ │ + ldr r0, [pc, #-1524] @ 3ab430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3ab3e8 │ │ │ │ + ldr r0, [pc, #-1532] @ 3ab434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 3ab3ec │ │ │ │ + ldr r0, [pc, #-1540] @ 3ab438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 3ab3f0 │ │ │ │ + ldr r0, [pc, #-1548] @ 3ab43c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 3ab3f4 │ │ │ │ + ldr r0, [pc, #-1556] @ 3ab440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 3ab3f8 │ │ │ │ + ldr r0, [pc, #-1564] @ 3ab444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 3ab3fc │ │ │ │ + ldr r0, [pc, #-1572] @ 3ab448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 3ab400 │ │ │ │ + ldr r0, [pc, #-1580] @ 3ab44c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 3ab404 │ │ │ │ + ldr r0, [pc, #-1588] @ 3ab450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 3ab408 │ │ │ │ + ldr r0, [pc, #-1596] @ 3ab454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 3ab40c │ │ │ │ + ldr r0, [pc, #-1604] @ 3ab458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 3ab410 │ │ │ │ + ldr r0, [pc, #-1612] @ 3ab45c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 3ab414 │ │ │ │ + ldr r0, [pc, #-1620] @ 3ab460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 3ab418 │ │ │ │ + ldr r0, [pc, #-1628] @ 3ab464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 3ab41c │ │ │ │ + ldr r0, [pc, #-1636] @ 3ab468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 3ab420 │ │ │ │ + ldr r0, [pc, #-1644] @ 3ab46c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 3ab424 │ │ │ │ + ldr r0, [pc, #-1652] @ 3ab470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 3ab428 │ │ │ │ + ldr r0, [pc, #-1660] @ 3ab474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 3ab42c │ │ │ │ + ldr r0, [pc, #-1668] @ 3ab478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 3ab430 │ │ │ │ + ldr r0, [pc, #-1676] @ 3ab47c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 3ab434 │ │ │ │ + ldr r0, [pc, #-1684] @ 3ab480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 3ab438 │ │ │ │ + ldr r0, [pc, #-1692] @ 3ab484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 3ab43c │ │ │ │ + ldr r0, [pc, #-1700] @ 3ab488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 3ab440 │ │ │ │ + ldr r0, [pc, #-1708] @ 3ab48c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 3ab444 │ │ │ │ + ldr r0, [pc, #-1716] @ 3ab490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 3ab448 │ │ │ │ + ldr r0, [pc, #-1724] @ 3ab494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 3ab44c │ │ │ │ + ldr r0, [pc, #-1732] @ 3ab498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 3ab450 │ │ │ │ + ldr r0, [pc, #-1740] @ 3ab49c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 3ab454 │ │ │ │ + ldr r0, [pc, #-1748] @ 3ab4a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 3ab458 │ │ │ │ + ldr r0, [pc, #-1756] @ 3ab4a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 3ab45c │ │ │ │ + ldr r0, [pc, #-1764] @ 3ab4a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 3ab460 │ │ │ │ + ldr r0, [pc, #-1772] @ 3ab4ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 3ab464 │ │ │ │ + ldr r0, [pc, #-1780] @ 3ab4b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 3ab468 │ │ │ │ + ldr r0, [pc, #-1788] @ 3ab4b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 3ab46c │ │ │ │ + ldr r0, [pc, #-1796] @ 3ab4b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 3ab470 │ │ │ │ + ldr r0, [pc, #-1804] @ 3ab4bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 3ab474 │ │ │ │ + ldr r0, [pc, #-1812] @ 3ab4c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 3ab478 │ │ │ │ + ldr r0, [pc, #-1820] @ 3ab4c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 3ab47c │ │ │ │ + ldr r0, [pc, #-1828] @ 3ab4c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 3ab480 │ │ │ │ + ldr r0, [pc, #-1836] @ 3ab4cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 3ab484 │ │ │ │ + ldr r0, [pc, #-1844] @ 3ab4d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 3ab488 │ │ │ │ + ldr r0, [pc, #-1852] @ 3ab4d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 3ab48c │ │ │ │ + ldr r0, [pc, #-1860] @ 3ab4d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 3ab490 │ │ │ │ + ldr r0, [pc, #-1868] @ 3ab4dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 3ab494 │ │ │ │ + ldr r0, [pc, #-1876] @ 3ab4e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 3ab498 │ │ │ │ + ldr r0, [pc, #-1884] @ 3ab4e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 3ab49c │ │ │ │ + ldr r0, [pc, #-1892] @ 3ab4e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 3ab4a0 │ │ │ │ + ldr r0, [pc, #-1900] @ 3ab4ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 3ab4a4 │ │ │ │ + ldr r0, [pc, #-1908] @ 3ab4f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 3ab4a8 │ │ │ │ + ldr r0, [pc, #-1916] @ 3ab4f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 3ab4ac │ │ │ │ + ldr r0, [pc, #-1924] @ 3ab4f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 3ab4b0 │ │ │ │ + ldr r0, [pc, #-1932] @ 3ab4fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 3ab4b4 │ │ │ │ + ldr r0, [pc, #-1940] @ 3ab500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3ab4b8 │ │ │ │ + ldr r0, [pc, #-1948] @ 3ab504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3ab4bc │ │ │ │ + ldr r0, [pc, #-1956] @ 3ab508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3ab4c0 │ │ │ │ + ldr r0, [pc, #-1964] @ 3ab50c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3ab4c4 │ │ │ │ + ldr r0, [pc, #-1972] @ 3ab510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3ab4c8 │ │ │ │ + ldr r0, [pc, #-1980] @ 3ab514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3ab4cc │ │ │ │ + ldr r0, [pc, #-1988] @ 3ab518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3ab4d0 │ │ │ │ + ldr r0, [pc, #-1996] @ 3ab51c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 3ab4d4 │ │ │ │ + ldr r0, [pc, #-2004] @ 3ab520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 3ab4d8 │ │ │ │ + ldr r0, [pc, #-2012] @ 3ab524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3ab4dc │ │ │ │ + ldr r0, [pc, #-2020] @ 3ab528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3ab4e0 │ │ │ │ + ldr r0, [pc, #-2028] @ 3ab52c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3ab4e4 │ │ │ │ + ldr r0, [pc, #-2036] @ 3ab530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3ab4e8 │ │ │ │ + ldr r0, [pc, #-2044] @ 3ab534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3ab4ec │ │ │ │ + ldr r0, [pc, #-2052] @ 3ab538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3ab4f0 │ │ │ │ + ldr r0, [pc, #-2060] @ 3ab53c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3ab4f4 │ │ │ │ + ldr r0, [pc, #-2068] @ 3ab540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3ab4f8 │ │ │ │ + ldr r0, [pc, #-2076] @ 3ab544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3ab4fc │ │ │ │ + ldr r0, [pc, #-2084] @ 3ab548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3ab500 │ │ │ │ + ldr r0, [pc, #-2092] @ 3ab54c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 3ab504 │ │ │ │ + ldr r0, [pc, #-2100] @ 3ab550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 3ab508 │ │ │ │ + ldr r0, [pc, #-2108] @ 3ab554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 3ab50c │ │ │ │ + ldr r0, [pc, #-2116] @ 3ab558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 3ab510 │ │ │ │ + ldr r0, [pc, #-2124] @ 3ab55c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3ab514 │ │ │ │ + ldr r0, [pc, #-2132] @ 3ab560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 3ab518 │ │ │ │ + ldr r0, [pc, #-2140] @ 3ab564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 3ab51c │ │ │ │ + ldr r0, [pc, #-2148] @ 3ab568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 3ab520 │ │ │ │ + ldr r0, [pc, #-2156] @ 3ab56c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 3ab524 │ │ │ │ + ldr r0, [pc, #-2164] @ 3ab570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 3ab528 │ │ │ │ + ldr r0, [pc, #-2172] @ 3ab574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 3ab52c │ │ │ │ + ldr r0, [pc, #-2180] @ 3ab578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 3ab530 │ │ │ │ + ldr r0, [pc, #-2188] @ 3ab57c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 3ab534 │ │ │ │ + ldr r0, [pc, #-2196] @ 3ab580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 3ab538 │ │ │ │ + ldr r0, [pc, #-2204] @ 3ab584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 3ab53c │ │ │ │ + ldr r0, [pc, #-2212] @ 3ab588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 3ab540 │ │ │ │ + ldr r0, [pc, #-2220] @ 3ab58c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 3ab544 │ │ │ │ + ldr r0, [pc, #-2228] @ 3ab590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 3ab548 │ │ │ │ + ldr r0, [pc, #-2236] @ 3ab594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 3ab54c │ │ │ │ + ldr r0, [pc, #-2244] @ 3ab598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 3ab550 │ │ │ │ + ldr r0, [pc, #-2252] @ 3ab59c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 3ab554 │ │ │ │ + ldr r0, [pc, #-2260] @ 3ab5a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 3ab558 │ │ │ │ + ldr r0, [pc, #-2268] @ 3ab5a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 3ab55c │ │ │ │ + ldr r0, [pc, #-2276] @ 3ab5a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 3ab560 │ │ │ │ + ldr r0, [pc, #-2284] @ 3ab5ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 3ab564 │ │ │ │ + ldr r0, [pc, #-2292] @ 3ab5b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 3ab568 │ │ │ │ + ldr r0, [pc, #-2300] @ 3ab5b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 3ab56c │ │ │ │ + ldr r0, [pc, #-2308] @ 3ab5b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 3ab570 │ │ │ │ + ldr r0, [pc, #-2316] @ 3ab5bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 3ab574 │ │ │ │ + ldr r0, [pc, #-2324] @ 3ab5c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 3ab578 │ │ │ │ + ldr r0, [pc, #-2332] @ 3ab5c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 3ab57c │ │ │ │ + ldr r0, [pc, #-2340] @ 3ab5c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 3ab580 │ │ │ │ + ldr r0, [pc, #-2348] @ 3ab5cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 3ab584 │ │ │ │ + ldr r0, [pc, #-2356] @ 3ab5d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 3ab588 │ │ │ │ + ldr r0, [pc, #-2364] @ 3ab5d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 3ab58c │ │ │ │ + ldr r0, [pc, #-2372] @ 3ab5d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 3ab590 │ │ │ │ + ldr r0, [pc, #-2380] @ 3ab5dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 3ab594 │ │ │ │ + ldr r0, [pc, #-2388] @ 3ab5e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 3ab598 │ │ │ │ + ldr r0, [pc, #-2396] @ 3ab5e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 3ab59c │ │ │ │ + ldr r0, [pc, #-2404] @ 3ab5e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 3ab5a0 │ │ │ │ + ldr r0, [pc, #-2412] @ 3ab5ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 3ab5a4 │ │ │ │ + ldr r0, [pc, #-2420] @ 3ab5f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 3ab5a8 │ │ │ │ + ldr r0, [pc, #-2428] @ 3ab5f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 3ab5ac │ │ │ │ + ldr r0, [pc, #-2436] @ 3ab5f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 3ab5b0 │ │ │ │ + ldr r0, [pc, #-2444] @ 3ab5fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 3ab5b4 │ │ │ │ + ldr r0, [pc, #-2452] @ 3ab600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 3ab5b8 │ │ │ │ + ldr r0, [pc, #-2460] @ 3ab604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 3ac8e8 │ │ │ │ + ldr r0, [pc, #2440] @ 3ac934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 3ac8ec │ │ │ │ + ldr r0, [pc, #2432] @ 3ac938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 3ac8f0 │ │ │ │ + ldr r0, [pc, #2424] @ 3ac93c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 3ac8f4 │ │ │ │ + ldr r0, [pc, #2416] @ 3ac940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 3ac8f8 │ │ │ │ + ldr r0, [pc, #2408] @ 3ac944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 3ac8fc │ │ │ │ + ldr r0, [pc, #2400] @ 3ac948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 3ac900 │ │ │ │ + ldr r0, [pc, #2392] @ 3ac94c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 3ac904 │ │ │ │ + ldr r0, [pc, #2384] @ 3ac950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3ac908 │ │ │ │ + ldr r0, [pc, #2376] @ 3ac954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3ac90c │ │ │ │ + ldr r0, [pc, #2368] @ 3ac958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3ac910 │ │ │ │ + ldr r0, [pc, #2360] @ 3ac95c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3ac914 │ │ │ │ + ldr r0, [pc, #2352] @ 3ac960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 3ac918 │ │ │ │ + ldr r0, [pc, #2344] @ 3ac964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 3ac91c │ │ │ │ + ldr r0, [pc, #2336] @ 3ac968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 3ac920 │ │ │ │ + ldr r0, [pc, #2328] @ 3ac96c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 3ac924 │ │ │ │ + ldr r0, [pc, #2320] @ 3ac970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 3ac928 │ │ │ │ + ldr r0, [pc, #2312] @ 3ac974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 3ac92c │ │ │ │ + ldr r0, [pc, #2304] @ 3ac978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 3ac930 │ │ │ │ + ldr r0, [pc, #2296] @ 3ac97c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 3ac934 │ │ │ │ + ldr r0, [pc, #2288] @ 3ac980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 3ac938 │ │ │ │ + ldr r0, [pc, #2280] @ 3ac984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 3ac93c │ │ │ │ + ldr r0, [pc, #2272] @ 3ac988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 3ac940 │ │ │ │ + ldr r0, [pc, #2264] @ 3ac98c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 3ac944 │ │ │ │ + ldr r0, [pc, #2256] @ 3ac990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 3ac948 │ │ │ │ + ldr r0, [pc, #2248] @ 3ac994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 3ac94c │ │ │ │ + ldr r0, [pc, #2240] @ 3ac998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 3ac950 │ │ │ │ + ldr r0, [pc, #2232] @ 3ac99c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 3ac954 │ │ │ │ + ldr r0, [pc, #2224] @ 3ac9a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 3ac958 │ │ │ │ + ldr r0, [pc, #2216] @ 3ac9a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 3ac95c │ │ │ │ + ldr r0, [pc, #2208] @ 3ac9a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 3ac960 │ │ │ │ + ldr r0, [pc, #2200] @ 3ac9ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 3ac964 │ │ │ │ + ldr r0, [pc, #2192] @ 3ac9b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 3ac968 │ │ │ │ + ldr r0, [pc, #2184] @ 3ac9b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 3ac96c │ │ │ │ + ldr r0, [pc, #2176] @ 3ac9b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 3ac970 │ │ │ │ + ldr r0, [pc, #2168] @ 3ac9bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 3ac974 │ │ │ │ + ldr r0, [pc, #2160] @ 3ac9c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 3ac978 │ │ │ │ + ldr r0, [pc, #2152] @ 3ac9c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 3ac97c │ │ │ │ + ldr r0, [pc, #2144] @ 3ac9c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 3ac980 │ │ │ │ + ldr r0, [pc, #2136] @ 3ac9cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 3ac984 │ │ │ │ + ldr r0, [pc, #2128] @ 3ac9d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 3ac988 │ │ │ │ + ldr r0, [pc, #2120] @ 3ac9d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 3ac98c │ │ │ │ + ldr r0, [pc, #2112] @ 3ac9d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 3ac990 │ │ │ │ + ldr r0, [pc, #2104] @ 3ac9dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 3ac994 │ │ │ │ + ldr r0, [pc, #2096] @ 3ac9e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 3ac998 │ │ │ │ + ldr r0, [pc, #2088] @ 3ac9e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 3ac99c │ │ │ │ + ldr r0, [pc, #2080] @ 3ac9e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 3ac9a0 │ │ │ │ + ldr r0, [pc, #2072] @ 3ac9ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 3ac9a4 │ │ │ │ + ldr r0, [pc, #2064] @ 3ac9f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 3ac9a8 │ │ │ │ + ldr r0, [pc, #2056] @ 3ac9f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 3ac9ac │ │ │ │ + ldr r0, [pc, #2048] @ 3ac9f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 3ac9b0 │ │ │ │ + ldr r0, [pc, #2040] @ 3ac9fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 3ac9b4 │ │ │ │ + ldr r0, [pc, #2032] @ 3aca00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 3ac9b8 │ │ │ │ + ldr r0, [pc, #2024] @ 3aca04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 3ac9bc │ │ │ │ + ldr r0, [pc, #2016] @ 3aca08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 3ac9c0 │ │ │ │ + ldr r0, [pc, #2008] @ 3aca0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 3ac9c4 │ │ │ │ + ldr r0, [pc, #2000] @ 3aca10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 3ac9c8 │ │ │ │ + ldr r0, [pc, #1992] @ 3aca14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 3ac9cc │ │ │ │ + ldr r0, [pc, #1984] @ 3aca18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3ac9d0 │ │ │ │ + ldr r0, [pc, #1976] @ 3aca1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3ac9d4 │ │ │ │ + ldr r0, [pc, #1968] @ 3aca20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 3ac9d8 │ │ │ │ + ldr r0, [pc, #1960] @ 3aca24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3ac9dc │ │ │ │ + ldr r0, [pc, #1952] @ 3aca28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3ac9e0 │ │ │ │ + ldr r0, [pc, #1944] @ 3aca2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3ac9e4 │ │ │ │ + ldr r0, [pc, #1936] @ 3aca30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3ac9e8 │ │ │ │ + ldr r0, [pc, #1928] @ 3aca34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 3ac9ec │ │ │ │ + ldr r0, [pc, #1920] @ 3aca38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 3ac9f0 │ │ │ │ + ldr r0, [pc, #1912] @ 3aca3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 3ac9f4 │ │ │ │ + ldr r0, [pc, #1904] @ 3aca40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 3ac9f8 │ │ │ │ + ldr r0, [pc, #1896] @ 3aca44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 3ac9fc │ │ │ │ + ldr r0, [pc, #1888] @ 3aca48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3aca00 │ │ │ │ + ldr r0, [pc, #1880] @ 3aca4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3aca04 │ │ │ │ + ldr r0, [pc, #1872] @ 3aca50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3aca08 │ │ │ │ + ldr r0, [pc, #1864] @ 3aca54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 3aca0c │ │ │ │ + ldr r0, [pc, #1856] @ 3aca58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 3aca10 │ │ │ │ + ldr r0, [pc, #1848] @ 3aca5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 3aca14 │ │ │ │ + ldr r0, [pc, #1840] @ 3aca60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 3aca18 │ │ │ │ + ldr r0, [pc, #1832] @ 3aca64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 3aca1c │ │ │ │ + ldr r0, [pc, #1824] @ 3aca68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 3aca20 │ │ │ │ + ldr r0, [pc, #1816] @ 3aca6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 3aca24 │ │ │ │ + ldr r0, [pc, #1808] @ 3aca70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 3aca28 │ │ │ │ + ldr r0, [pc, #1800] @ 3aca74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 3aca2c │ │ │ │ + ldr r0, [pc, #1792] @ 3aca78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 3aca30 │ │ │ │ + ldr r0, [pc, #1784] @ 3aca7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 3aca34 │ │ │ │ + ldr r0, [pc, #1776] @ 3aca80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 3aca38 │ │ │ │ + ldr r0, [pc, #1768] @ 3aca84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 3aca3c │ │ │ │ + ldr r0, [pc, #1760] @ 3aca88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 3aca40 │ │ │ │ + ldr r0, [pc, #1752] @ 3aca8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 3aca44 │ │ │ │ + ldr r0, [pc, #1744] @ 3aca90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 3aca48 │ │ │ │ + ldr r0, [pc, #1736] @ 3aca94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 3aca4c │ │ │ │ + ldr r0, [pc, #1728] @ 3aca98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 3aca50 │ │ │ │ + ldr r0, [pc, #1720] @ 3aca9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 3aca54 │ │ │ │ + ldr r0, [pc, #1712] @ 3acaa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3aca58 │ │ │ │ + ldr r0, [pc, #1704] @ 3acaa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3aca5c │ │ │ │ + ldr r0, [pc, #1696] @ 3acaa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3aca60 │ │ │ │ + ldr r0, [pc, #1688] @ 3acaac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3aca64 │ │ │ │ + ldr r0, [pc, #1680] @ 3acab0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3aca68 │ │ │ │ + ldr r0, [pc, #1672] @ 3acab4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3aca6c │ │ │ │ + ldr r0, [pc, #1664] @ 3acab8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3aca70 │ │ │ │ + ldr r0, [pc, #1656] @ 3acabc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3aca74 │ │ │ │ + ldr r0, [pc, #1648] @ 3acac0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3aca78 │ │ │ │ + ldr r0, [pc, #1640] @ 3acac4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3aca7c │ │ │ │ + ldr r0, [pc, #1632] @ 3acac8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3aca80 │ │ │ │ + ldr r0, [pc, #1624] @ 3acacc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3aca84 │ │ │ │ + ldr r0, [pc, #1616] @ 3acad0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 3aca88 │ │ │ │ + ldr r0, [pc, #1608] @ 3acad4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3aca8c │ │ │ │ + ldr r0, [pc, #1600] @ 3acad8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3aca90 │ │ │ │ + ldr r0, [pc, #1592] @ 3acadc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3aca94 │ │ │ │ + ldr r0, [pc, #1584] @ 3acae0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3aca98 │ │ │ │ + ldr r0, [pc, #1576] @ 3acae4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3aca9c │ │ │ │ + ldr r0, [pc, #1568] @ 3acae8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3acaa0 │ │ │ │ + ldr r0, [pc, #1560] @ 3acaec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3acaa4 │ │ │ │ + ldr r0, [pc, #1552] @ 3acaf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 3acaa8 │ │ │ │ + ldr r0, [pc, #1544] @ 3acaf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3acaac │ │ │ │ + ldr r0, [pc, #1536] @ 3acaf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3acab0 │ │ │ │ + ldr r0, [pc, #1528] @ 3acafc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3acab4 │ │ │ │ + ldr r0, [pc, #1520] @ 3acb00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 3acab8 │ │ │ │ + ldr r0, [pc, #1512] @ 3acb04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 3acabc │ │ │ │ + ldr r0, [pc, #1504] @ 3acb08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 3acac0 │ │ │ │ + ldr r0, [pc, #1496] @ 3acb0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 3acac4 │ │ │ │ + ldr r0, [pc, #1488] @ 3acb10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 3acac8 │ │ │ │ + ldr r0, [pc, #1480] @ 3acb14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 3acacc │ │ │ │ + ldr r0, [pc, #1472] @ 3acb18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3acad0 │ │ │ │ + ldr r0, [pc, #1464] @ 3acb1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3acad4 │ │ │ │ + ldr r0, [pc, #1456] @ 3acb20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 3acad8 │ │ │ │ + ldr r0, [pc, #1448] @ 3acb24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3acadc │ │ │ │ + ldr r0, [pc, #1440] @ 3acb28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3acae0 │ │ │ │ + ldr r0, [pc, #1432] @ 3acb2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3acae4 │ │ │ │ + ldr r0, [pc, #1424] @ 3acb30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3acae8 │ │ │ │ + ldr r0, [pc, #1416] @ 3acb34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 3acaec │ │ │ │ + ldr r0, [pc, #1408] @ 3acb38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 3acaf0 │ │ │ │ + ldr r0, [pc, #1400] @ 3acb3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 3acaf4 │ │ │ │ + ldr r0, [pc, #1392] @ 3acb40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 3acaf8 │ │ │ │ + ldr r0, [pc, #1384] @ 3acb44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 3acafc │ │ │ │ + ldr r0, [pc, #1376] @ 3acb48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3acb00 │ │ │ │ + ldr r0, [pc, #1368] @ 3acb4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3acb04 │ │ │ │ + ldr r0, [pc, #1360] @ 3acb50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3acb08 │ │ │ │ + ldr r0, [pc, #1352] @ 3acb54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 3acb0c │ │ │ │ + ldr r0, [pc, #1344] @ 3acb58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 3acb10 │ │ │ │ + ldr r0, [pc, #1336] @ 3acb5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 3acb14 │ │ │ │ + ldr r0, [pc, #1328] @ 3acb60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 3acb18 │ │ │ │ + ldr r0, [pc, #1320] @ 3acb64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 3acb1c │ │ │ │ + ldr r0, [pc, #1312] @ 3acb68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 3acb20 │ │ │ │ + ldr r0, [pc, #1304] @ 3acb6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 3acb24 │ │ │ │ + ldr r0, [pc, #1296] @ 3acb70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3acb28 │ │ │ │ + ldr r0, [pc, #1288] @ 3acb74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3acb2c │ │ │ │ + ldr r0, [pc, #1280] @ 3acb78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 3acb30 │ │ │ │ + ldr r0, [pc, #1272] @ 3acb7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 3acb34 │ │ │ │ + ldr r0, [pc, #1264] @ 3acb80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 3acb38 │ │ │ │ + ldr r0, [pc, #1256] @ 3acb84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 3acb3c │ │ │ │ + ldr r0, [pc, #1248] @ 3acb88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 3acb40 │ │ │ │ + ldr r0, [pc, #1240] @ 3acb8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 3acb44 │ │ │ │ + ldr r0, [pc, #1232] @ 3acb90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 3acb48 │ │ │ │ + ldr r0, [pc, #1224] @ 3acb94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3acb4c │ │ │ │ + ldr r0, [pc, #1216] @ 3acb98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3acb50 │ │ │ │ + ldr r0, [pc, #1208] @ 3acb9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3acb54 │ │ │ │ + ldr r0, [pc, #1200] @ 3acba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3acb58 │ │ │ │ + ldr r0, [pc, #1192] @ 3acba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3acb5c │ │ │ │ + ldr r0, [pc, #1184] @ 3acba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3acb60 │ │ │ │ + ldr r0, [pc, #1176] @ 3acbac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3acb64 │ │ │ │ + ldr r0, [pc, #1168] @ 3acbb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3acb68 │ │ │ │ + ldr r0, [pc, #1160] @ 3acbb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3acb6c │ │ │ │ + ldr r0, [pc, #1152] @ 3acbb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3acb70 │ │ │ │ + ldr r0, [pc, #1144] @ 3acbbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3acb74 │ │ │ │ + ldr r0, [pc, #1136] @ 3acbc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3acb78 │ │ │ │ + ldr r0, [pc, #1128] @ 3acbc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3acb7c │ │ │ │ + ldr r0, [pc, #1120] @ 3acbc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3acb80 │ │ │ │ + ldr r0, [pc, #1112] @ 3acbcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3acb84 │ │ │ │ + ldr r0, [pc, #1104] @ 3acbd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3acb88 │ │ │ │ + ldr r0, [pc, #1096] @ 3acbd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3acb8c │ │ │ │ + ldr r0, [pc, #1088] @ 3acbd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3acb90 │ │ │ │ + ldr r0, [pc, #1080] @ 3acbdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3acb94 │ │ │ │ + ldr r0, [pc, #1072] @ 3acbe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3acb98 │ │ │ │ + ldr r0, [pc, #1064] @ 3acbe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3acb9c │ │ │ │ + ldr r0, [pc, #1056] @ 3acbe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3acba0 │ │ │ │ + ldr r0, [pc, #1048] @ 3acbec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3acba4 │ │ │ │ + ldr r0, [pc, #1040] @ 3acbf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3acba8 │ │ │ │ + ldr r0, [pc, #1032] @ 3acbf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3acbac │ │ │ │ + ldr r0, [pc, #1024] @ 3acbf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3acbb0 │ │ │ │ + ldr r0, [pc, #1016] @ 3acbfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3acbb4 │ │ │ │ + ldr r0, [pc, #1008] @ 3acc00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 3acbb8 │ │ │ │ + ldr r0, [pc, #1000] @ 3acc04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 3acbbc │ │ │ │ + ldr r0, [pc, #992] @ 3acc08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 3acbc0 │ │ │ │ + ldr r0, [pc, #984] @ 3acc0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 3acbc4 │ │ │ │ + ldr r0, [pc, #976] @ 3acc10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 3acbc8 │ │ │ │ + ldr r0, [pc, #968] @ 3acc14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 3acbcc │ │ │ │ + ldr r0, [pc, #960] @ 3acc18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 3acbd0 │ │ │ │ + ldr r0, [pc, #952] @ 3acc1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 3acbd4 │ │ │ │ + ldr r0, [pc, #944] @ 3acc20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 3acbd8 │ │ │ │ + ldr r0, [pc, #936] @ 3acc24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 3acbdc │ │ │ │ + ldr r0, [pc, #928] @ 3acc28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 3acbe0 │ │ │ │ + ldr r0, [pc, #920] @ 3acc2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 3acbe4 │ │ │ │ + ldr r0, [pc, #912] @ 3acc30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 3acbe8 │ │ │ │ + ldr r0, [pc, #904] @ 3acc34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 3acbec │ │ │ │ + ldr r0, [pc, #896] @ 3acc38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 3acbf0 │ │ │ │ + ldr r0, [pc, #888] @ 3acc3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 3acbf4 │ │ │ │ + ldr r0, [pc, #880] @ 3acc40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 3acbf8 │ │ │ │ + ldr r0, [pc, #872] @ 3acc44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 3acbfc │ │ │ │ + ldr r0, [pc, #864] @ 3acc48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 3acc00 │ │ │ │ + ldr r0, [pc, #856] @ 3acc4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 3acc04 │ │ │ │ + ldr r0, [pc, #848] @ 3acc50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 3acc08 │ │ │ │ + ldr r0, [pc, #840] @ 3acc54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 3acc0c │ │ │ │ + ldr r0, [pc, #832] @ 3acc58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 3acc10 │ │ │ │ + ldr r0, [pc, #824] @ 3acc5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 3acc14 │ │ │ │ + ldr r0, [pc, #816] @ 3acc60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq r0, lr, r0, lsl #21 │ │ │ │ - addseq r0, lr, r4, asr sl │ │ │ │ - addseq r0, lr, ip, lsr #20 │ │ │ │ - addseq r0, lr, r4, lsl #20 │ │ │ │ - @ instruction: 0x009e09d8 │ │ │ │ - @ instruction: 0x009e09b0 │ │ │ │ - umullseq r0, lr, r0, r9 │ │ │ │ - addseq r0, lr, r8, ror #18 │ │ │ │ - addseq r0, lr, r0, asr #18 │ │ │ │ - addseq r0, lr, r4, lsl r9 │ │ │ │ - addseq r0, lr, ip, ror #17 │ │ │ │ - addseq r0, lr, ip, asr #17 │ │ │ │ - addseq r0, lr, r8, lsr #17 │ │ │ │ - addseq r0, lr, ip, ror r8 │ │ │ │ - addseq r0, lr, r0, asr r8 │ │ │ │ - addseq r0, lr, r4, lsr #16 │ │ │ │ - @ instruction: 0x009e07f0 │ │ │ │ - addseq r0, lr, r4, asr #15 │ │ │ │ - addseq r0, lr, ip, lsl #15 │ │ │ │ - addseq r0, lr, r0, ror #14 │ │ │ │ - addseq r0, lr, r4, lsr r7 │ │ │ │ - addseq r0, lr, ip, lsl #14 │ │ │ │ - addseq r0, lr, r0, ror #13 │ │ │ │ - @ instruction: 0x009e06b4 │ │ │ │ - addseq r0, lr, r8, lsl #13 │ │ │ │ - addseq r0, lr, ip, asr r6 │ │ │ │ - addseq r0, lr, r4, lsr r6 │ │ │ │ - addseq r0, lr, ip, lsl #12 │ │ │ │ - addseq r0, lr, r0, ror #11 │ │ │ │ - @ instruction: 0x009e05b4 │ │ │ │ - addseq r0, lr, r4, lsl #11 │ │ │ │ - addseq r0, lr, r8, asr r5 │ │ │ │ - addseq r0, lr, r8, lsr #10 │ │ │ │ - addseq r0, lr, r8, ror #9 │ │ │ │ - @ instruction: 0x009e04bc │ │ │ │ - addseq r0, lr, r0, lsr r4 │ │ │ │ - addseq r0, lr, r4, lsl #9 │ │ │ │ - @ instruction: 0x009e03f8 │ │ │ │ - addseq r0, lr, ip, asr #8 │ │ │ │ - addseq r0, lr, r0, asr #7 │ │ │ │ - addseq r0, lr, r4, lsl r4 │ │ │ │ - addseq r0, lr, r8, lsl #7 │ │ │ │ - addseq r0, lr, r8, asr r3 │ │ │ │ - addseq r0, lr, r8, lsr #4 │ │ │ │ - addseq r0, lr, ip, lsl r3 │ │ │ │ - addseq r0, lr, r8, ror #3 │ │ │ │ - addseq r0, lr, r0, ror #5 │ │ │ │ + addseq r0, lr, r4, ror sl │ │ │ │ + addseq r0, lr, r8, asr #20 │ │ │ │ + addseq r0, lr, r0, lsr #20 │ │ │ │ + @ instruction: 0x009e09f8 │ │ │ │ + addseq r0, lr, ip, asr #19 │ │ │ │ + addseq r0, lr, r4, lsr #19 │ │ │ │ + addseq r0, lr, r4, lsl #19 │ │ │ │ + addseq r0, lr, ip, asr r9 │ │ │ │ + addseq r0, lr, r4, lsr r9 │ │ │ │ + addseq r0, lr, r8, lsl #18 │ │ │ │ + addseq r0, lr, r0, ror #17 │ │ │ │ + addseq r0, lr, r0, asr #17 │ │ │ │ + umullseq r0, lr, ip, r8 │ │ │ │ + addseq r0, lr, r0, ror r8 │ │ │ │ + addseq r0, lr, r4, asr #16 │ │ │ │ + addseq r0, lr, r8, lsl r8 │ │ │ │ + addseq r0, lr, r4, ror #15 │ │ │ │ + @ instruction: 0x009e07b8 │ │ │ │ + addseq r0, lr, r0, lsl #15 │ │ │ │ + addseq r0, lr, r4, asr r7 │ │ │ │ + addseq r0, lr, r8, lsr #14 │ │ │ │ + addseq r0, lr, r0, lsl #14 │ │ │ │ + @ instruction: 0x009e06d4 │ │ │ │ + addseq r0, lr, r8, lsr #13 │ │ │ │ + addseq r0, lr, ip, ror r6 │ │ │ │ + addseq r0, lr, r0, asr r6 │ │ │ │ + addseq r0, lr, r8, lsr #12 │ │ │ │ + addseq r0, lr, r0, lsl #12 │ │ │ │ + @ instruction: 0x009e05d4 │ │ │ │ + addseq r0, lr, r8, lsr #11 │ │ │ │ + addseq r0, lr, r8, ror r5 │ │ │ │ + addseq r0, lr, ip, asr #10 │ │ │ │ + addseq r0, lr, ip, lsl r5 │ │ │ │ + @ instruction: 0x009e04dc │ │ │ │ + @ instruction: 0x009e04b0 │ │ │ │ + addseq r0, lr, r4, lsr #8 │ │ │ │ + addseq r0, lr, r8, ror r4 │ │ │ │ + addseq r0, lr, ip, ror #7 │ │ │ │ + addseq r0, lr, r0, asr #8 │ │ │ │ + @ instruction: 0x009e03b4 │ │ │ │ + addseq r0, lr, r8, lsl #8 │ │ │ │ + addseq r0, lr, ip, ror r3 │ │ │ │ + addseq r0, lr, ip, asr #6 │ │ │ │ + addseq r0, lr, ip, lsl r2 │ │ │ │ + addseq r0, lr, r0, lsl r3 │ │ │ │ + @ instruction: 0x009e01dc │ │ │ │ + @ instruction: 0x009e02d4 │ │ │ │ + umullseq r0, lr, ip, r1 │ │ │ │ + umullseq r0, lr, r8, r2 │ │ │ │ + addseq r0, lr, ip, asr r1 │ │ │ │ + addseq r0, lr, ip, asr r2 │ │ │ │ + addseq r0, lr, ip, lsl r1 │ │ │ │ + addseq r0, lr, r0, lsr #4 │ │ │ │ + ldrsbeq r0, [lr], ip │ │ │ │ + addseq r0, lr, r4, ror #3 │ │ │ │ + umullseq r0, lr, ip, r0 │ │ │ │ addseq r0, lr, r8, lsr #3 │ │ │ │ - addseq r0, lr, r4, lsr #5 │ │ │ │ - addseq r0, lr, r8, ror #2 │ │ │ │ - addseq r0, lr, r8, ror #4 │ │ │ │ - addseq r0, lr, r8, lsr #2 │ │ │ │ - addseq r0, lr, ip, lsr #4 │ │ │ │ - addseq r0, lr, r8, ror #1 │ │ │ │ - @ instruction: 0x009e01f0 │ │ │ │ - addseq r0, lr, r8, lsr #1 │ │ │ │ - @ instruction: 0x009e01b4 │ │ │ │ - addseq r0, lr, r8, rrx │ │ │ │ - addseq r0, lr, r8, lsr r0 │ │ │ │ - addseq pc, sp, ip, ror #27 │ │ │ │ - umullseq pc, sp, ip, fp @ │ │ │ │ - addseq pc, sp, r0, lsl r9 @ │ │ │ │ - addseq pc, sp, r4, ror #31 │ │ │ │ - umullseq pc, sp, r8, sp @ │ │ │ │ - addseq pc, sp, r4, asr #22 │ │ │ │ - @ instruction: 0x009df8b8 │ │ │ │ - umullseq pc, sp, r0, pc @ │ │ │ │ - addseq pc, sp, r4, asr #26 │ │ │ │ + addseq r0, lr, ip, asr r0 │ │ │ │ + addseq r0, lr, ip, lsr #32 │ │ │ │ + addseq pc, sp, r0, ror #27 │ │ │ │ + umullseq pc, sp, r0, fp @ │ │ │ │ + addseq pc, sp, r4, lsl #18 │ │ │ │ + @ instruction: 0x009dffd8 │ │ │ │ + addseq pc, sp, ip, lsl #27 │ │ │ │ + addseq pc, sp, r8, lsr fp @ │ │ │ │ + addseq pc, sp, ip, lsr #17 │ │ │ │ + addseq pc, sp, r4, lsl #31 │ │ │ │ + addseq pc, sp, r8, lsr sp @ │ │ │ │ + addseq pc, sp, r0, ror #21 │ │ │ │ + addseq pc, sp, r4, asr r8 @ │ │ │ │ + addseq pc, sp, r0, lsr pc @ │ │ │ │ + addseq pc, sp, r4, ror #25 │ │ │ │ + addseq pc, sp, r8, lsl #21 │ │ │ │ + @ instruction: 0x009df7fc │ │ │ │ + @ instruction: 0x009dfedc │ │ │ │ + umullseq pc, sp, r0, ip @ │ │ │ │ + addseq pc, sp, r0, lsr sl @ │ │ │ │ + addseq pc, sp, r4, lsr #15 │ │ │ │ + addseq pc, sp, r8, lsl #29 │ │ │ │ + addseq pc, sp, ip, lsr ip @ │ │ │ │ + @ instruction: 0x009df9d8 │ │ │ │ + addseq pc, sp, ip, asr #14 │ │ │ │ + addseq pc, sp, r4, lsr lr @ │ │ │ │ + addseq pc, sp, r8, ror #23 │ │ │ │ + addseq pc, sp, r0, lsl #19 │ │ │ │ + @ instruction: 0x009df6f4 │ │ │ │ + addseq pc, sp, r0, ror #27 │ │ │ │ + umullseq pc, sp, r4, fp @ │ │ │ │ + addseq pc, sp, r8, lsr #18 │ │ │ │ + umullseq pc, sp, ip, r6 @ │ │ │ │ + addseq pc, sp, ip, lsl #27 │ │ │ │ + addseq pc, sp, r0, asr #22 │ │ │ │ + @ instruction: 0x009df8d0 │ │ │ │ + addseq pc, sp, r4, asr #12 │ │ │ │ + addseq pc, sp, r8, lsr sp @ │ │ │ │ addseq pc, sp, ip, ror #21 │ │ │ │ - addseq pc, sp, r0, ror #16 │ │ │ │ - addseq pc, sp, ip, lsr pc @ │ │ │ │ - @ instruction: 0x009dfcf0 │ │ │ │ - umullseq pc, sp, r4, sl @ │ │ │ │ - addseq pc, sp, r8, lsl #16 │ │ │ │ - addseq pc, sp, r8, ror #29 │ │ │ │ - umullseq pc, sp, ip, ip @ │ │ │ │ - addseq pc, sp, ip, lsr sl @ │ │ │ │ - @ instruction: 0x009df7b0 │ │ │ │ - umullseq pc, sp, r4, lr @ │ │ │ │ - addseq pc, sp, r8, asr #24 │ │ │ │ - addseq pc, sp, r4, ror #19 │ │ │ │ - addseq pc, sp, r8, asr r7 @ │ │ │ │ - addseq pc, sp, r0, asr #28 │ │ │ │ - @ instruction: 0x009dfbf4 │ │ │ │ - addseq pc, sp, ip, lsl #19 │ │ │ │ - addseq pc, sp, r0, lsl #14 │ │ │ │ - addseq pc, sp, ip, ror #27 │ │ │ │ - addseq pc, sp, r0, lsr #23 │ │ │ │ - addseq pc, sp, r4, lsr r9 @ │ │ │ │ - addseq pc, sp, r8, lsr #13 │ │ │ │ - umullseq pc, sp, r8, sp @ │ │ │ │ - addseq pc, sp, ip, asr #22 │ │ │ │ - @ instruction: 0x009df8dc │ │ │ │ - addseq pc, sp, r0, asr r6 @ │ │ │ │ - addseq pc, sp, r4, asr #26 │ │ │ │ - @ instruction: 0x009dfaf8 │ │ │ │ - addseq pc, sp, r4, lsl #17 │ │ │ │ - @ instruction: 0x009df5f8 │ │ │ │ - @ instruction: 0x009dfcf0 │ │ │ │ - addseq pc, sp, r4, lsr #21 │ │ │ │ - addseq pc, sp, ip, lsr #16 │ │ │ │ - addseq pc, sp, r0, lsr #11 │ │ │ │ - umullseq pc, sp, ip, ip @ │ │ │ │ - addseq pc, sp, r0, asr sl @ │ │ │ │ - @ instruction: 0x009df7d4 │ │ │ │ - addseq pc, sp, r8, asr #10 │ │ │ │ - addseq pc, sp, r8, asr #24 │ │ │ │ - @ instruction: 0x009df9fc │ │ │ │ - addseq pc, sp, ip, ror r7 @ │ │ │ │ - @ instruction: 0x009df4f0 │ │ │ │ - @ instruction: 0x009dfbf4 │ │ │ │ - addseq pc, sp, r8, lsr #19 │ │ │ │ - addseq pc, sp, r4, lsr #14 │ │ │ │ - umullseq pc, sp, r8, r4 @ │ │ │ │ - addseq pc, sp, r0, lsr #23 │ │ │ │ - addseq pc, sp, r4, asr r9 @ │ │ │ │ - addseq pc, sp, ip, asr #13 │ │ │ │ - addseq pc, sp, r0, asr #8 │ │ │ │ - addseq pc, sp, ip, asr #22 │ │ │ │ - addseq pc, sp, r0, lsl #18 │ │ │ │ - addseq pc, sp, r4, ror r6 @ │ │ │ │ - addseq pc, sp, r8, ror #7 │ │ │ │ - addseq pc, sp, r4, lsr #7 │ │ │ │ - addseq pc, sp, ip, asr #32 │ │ │ │ - addseq lr, sp, r8, lsl #27 │ │ │ │ - addseq lr, sp, r4, ror #22 │ │ │ │ - addseq lr, sp, r0, asr #18 │ │ │ │ - addseq lr, sp, r0, lsr #14 │ │ │ │ + addseq pc, sp, r8, ror r8 @ │ │ │ │ + addseq pc, sp, ip, ror #11 │ │ │ │ + addseq pc, sp, r4, ror #25 │ │ │ │ + umullseq pc, sp, r8, sl @ │ │ │ │ + addseq pc, sp, r0, lsr #16 │ │ │ │ + umullseq pc, sp, r4, r5 @ │ │ │ │ + umullseq pc, sp, r0, ip @ │ │ │ │ + addseq pc, sp, r4, asr #20 │ │ │ │ + addseq pc, sp, r8, asr #15 │ │ │ │ + addseq pc, sp, ip, lsr r5 @ │ │ │ │ + addseq pc, sp, ip, lsr ip @ │ │ │ │ + @ instruction: 0x009df9f0 │ │ │ │ + addseq pc, sp, r0, ror r7 @ │ │ │ │ + addseq pc, sp, r4, ror #9 │ │ │ │ + addseq pc, sp, r8, ror #23 │ │ │ │ + umullseq pc, sp, ip, r9 @ │ │ │ │ + addseq pc, sp, r8, lsl r7 @ │ │ │ │ + addseq pc, sp, ip, lsl #9 │ │ │ │ + umullseq pc, sp, r4, fp @ │ │ │ │ + addseq pc, sp, r8, asr #18 │ │ │ │ + addseq pc, sp, r0, asr #13 │ │ │ │ + addseq pc, sp, r4, lsr r4 @ │ │ │ │ + addseq pc, sp, r0, asr #22 │ │ │ │ + @ instruction: 0x009df8f4 │ │ │ │ + addseq pc, sp, r8, ror #12 │ │ │ │ + @ instruction: 0x009df3dc │ │ │ │ + umullseq pc, sp, r8, r3 @ │ │ │ │ + addseq pc, sp, r0, asr #32 │ │ │ │ + addseq lr, sp, ip, ror sp │ │ │ │ + addseq lr, sp, r8, asr fp │ │ │ │ + addseq lr, sp, r4, lsr r9 │ │ │ │ + addseq lr, sp, r4, lsl r7 │ │ │ │ + addseq lr, sp, r8, lsl #10 │ │ │ │ + @ instruction: 0x009de2fc │ │ │ │ + addseq pc, sp, r0, lsl #6 │ │ │ │ + @ instruction: 0x009defb4 │ │ │ │ + @ instruction: 0x009decf8 │ │ │ │ + @ instruction: 0x009dead4 │ │ │ │ + @ instruction: 0x009de8b0 │ │ │ │ + umullseq lr, sp, r4, r6 │ │ │ │ + addseq lr, sp, r8, lsl #9 │ │ │ │ + addseq lr, sp, ip, ror r2 │ │ │ │ + addseq pc, sp, r8, ror #4 │ │ │ │ + addseq lr, sp, r8, lsr #30 │ │ │ │ + addseq lr, sp, r4, ror ip │ │ │ │ + addseq lr, sp, r0, asr sl │ │ │ │ + addseq lr, sp, ip, lsr #16 │ │ │ │ + addseq lr, sp, r4, lsl r6 │ │ │ │ + addseq lr, sp, r8, lsl #8 │ │ │ │ + @ instruction: 0x009de1fc │ │ │ │ + @ instruction: 0x009df1d0 │ │ │ │ + umullseq lr, sp, ip, lr │ │ │ │ + @ instruction: 0x009debf0 │ │ │ │ + addseq lr, sp, ip, asr #19 │ │ │ │ + addseq lr, sp, r8, lsr #15 │ │ │ │ + umullseq lr, sp, r4, r5 │ │ │ │ + addseq lr, sp, r8, lsl #7 │ │ │ │ + addseq lr, sp, ip, ror r1 │ │ │ │ + addseq pc, sp, r8, lsr r1 @ │ │ │ │ + addseq lr, sp, r0, lsl lr │ │ │ │ + addseq lr, sp, ip, ror #22 │ │ │ │ + addseq lr, sp, r8, asr #18 │ │ │ │ + addseq lr, sp, r4, lsr #14 │ │ │ │ addseq lr, sp, r4, lsl r5 │ │ │ │ addseq lr, sp, r8, lsl #6 │ │ │ │ - addseq pc, sp, ip, lsl #6 │ │ │ │ - addseq lr, sp, r0, asr #31 │ │ │ │ - addseq lr, sp, r4, lsl #26 │ │ │ │ - addseq lr, sp, r0, ror #21 │ │ │ │ - @ instruction: 0x009de8bc │ │ │ │ + ldrsheq lr, [sp], ip │ │ │ │ + addseq pc, sp, r0, lsr #1 │ │ │ │ + addseq lr, sp, r4, lsl #27 │ │ │ │ + addseq lr, sp, r8, ror #21 │ │ │ │ + addseq lr, sp, r4, asr #17 │ │ │ │ addseq lr, sp, r0, lsr #13 │ │ │ │ umullseq lr, sp, r4, r4 │ │ │ │ addseq lr, sp, r8, lsl #5 │ │ │ │ - addseq pc, sp, r4, ror r2 @ │ │ │ │ - addseq lr, sp, r4, lsr pc │ │ │ │ - addseq lr, sp, r0, lsl #25 │ │ │ │ - addseq lr, sp, ip, asr sl │ │ │ │ - addseq lr, sp, r8, lsr r8 │ │ │ │ + addseq lr, sp, ip, ror r0 │ │ │ │ + addseq pc, sp, ip │ │ │ │ + @ instruction: 0x009decf8 │ │ │ │ + addseq lr, sp, r8, ror #20 │ │ │ │ + addseq lr, sp, r4, asr #16 │ │ │ │ addseq lr, sp, r0, lsr #12 │ │ │ │ addseq lr, sp, r4, lsl r4 │ │ │ │ addseq lr, sp, r8, lsl #4 │ │ │ │ - @ instruction: 0x009df1dc │ │ │ │ - addseq lr, sp, r8, lsr #29 │ │ │ │ - @ instruction: 0x009debfc │ │ │ │ - @ instruction: 0x009de9d8 │ │ │ │ - @ instruction: 0x009de7b4 │ │ │ │ + @ instruction: 0x009ddffc │ │ │ │ + addseq lr, sp, r8, ror pc │ │ │ │ + addseq lr, sp, ip, ror #24 │ │ │ │ + addseq lr, sp, r8, ror #19 │ │ │ │ + addseq lr, sp, r4, asr #15 │ │ │ │ addseq lr, sp, r0, lsr #11 │ │ │ │ umullseq lr, sp, r4, r3 │ │ │ │ addseq lr, sp, r8, lsl #3 │ │ │ │ - addseq pc, sp, r4, asr #2 │ │ │ │ - addseq lr, sp, ip, lsl lr │ │ │ │ - addseq lr, sp, r8, ror fp │ │ │ │ - addseq lr, sp, r4, asr r9 │ │ │ │ - addseq lr, sp, r0, lsr r7 │ │ │ │ + addseq sp, sp, ip, ror pc │ │ │ │ + addseq lr, sp, r4, ror #29 │ │ │ │ + addseq lr, sp, r0, ror #23 │ │ │ │ + addseq lr, sp, r8, ror #18 │ │ │ │ + addseq lr, sp, r4, asr #14 │ │ │ │ addseq lr, sp, r0, lsr #10 │ │ │ │ addseq lr, sp, r4, lsl r3 │ │ │ │ addseq lr, sp, r8, lsl #2 │ │ │ │ - addseq pc, sp, ip, lsr #1 │ │ │ │ - umullseq lr, sp, r0, sp │ │ │ │ - @ instruction: 0x009deaf4 │ │ │ │ - @ instruction: 0x009de8d0 │ │ │ │ - addseq lr, sp, ip, lsr #13 │ │ │ │ + @ instruction: 0x009ddefc │ │ │ │ + addseq lr, sp, r0, asr lr │ │ │ │ + addseq lr, sp, r4, asr fp │ │ │ │ + addseq lr, sp, r8, ror #17 │ │ │ │ + addseq lr, sp, r4, asr #13 │ │ │ │ addseq lr, sp, r0, lsr #9 │ │ │ │ umullseq lr, sp, r4, r2 │ │ │ │ addseq lr, sp, r8, lsl #1 │ │ │ │ - addseq pc, sp, r8, lsl r0 @ │ │ │ │ - addseq lr, sp, r4, lsl #26 │ │ │ │ - addseq lr, sp, r4, ror sl │ │ │ │ - addseq lr, sp, r0, asr r8 │ │ │ │ - addseq lr, sp, ip, lsr #12 │ │ │ │ - addseq lr, sp, r0, lsr #8 │ │ │ │ - addseq lr, sp, r4, lsl r2 │ │ │ │ - addseq lr, sp, r8 │ │ │ │ - addseq lr, sp, r4, lsl #31 │ │ │ │ - addseq lr, sp, r8, ror ip │ │ │ │ - @ instruction: 0x009de9f4 │ │ │ │ - @ instruction: 0x009de7d0 │ │ │ │ - addseq lr, sp, ip, lsr #11 │ │ │ │ - addseq lr, sp, r0, lsr #7 │ │ │ │ - umullseq lr, sp, r4, r1 │ │ │ │ - addseq sp, sp, r8, lsl #31 │ │ │ │ - @ instruction: 0x009deef0 │ │ │ │ - addseq lr, sp, ip, ror #23 │ │ │ │ - addseq lr, sp, r4, ror r9 │ │ │ │ - addseq lr, sp, r0, asr r7 │ │ │ │ - addseq lr, sp, ip, lsr #10 │ │ │ │ - addseq lr, sp, r0, lsr #6 │ │ │ │ - addseq lr, sp, r4, lsl r1 │ │ │ │ - addseq sp, sp, r8, lsl #30 │ │ │ │ - addseq lr, sp, ip, asr lr │ │ │ │ - addseq lr, sp, r0, ror #22 │ │ │ │ - @ instruction: 0x009de8f4 │ │ │ │ - @ instruction: 0x009de6d0 │ │ │ │ - addseq lr, sp, ip, lsr #9 │ │ │ │ - addseq lr, sp, r0, lsr #5 │ │ │ │ - umullseq lr, sp, r4, r0 │ │ │ │ - addseq sp, sp, r8, lsl #29 │ │ │ │ - addseq lr, sp, r8, asr #27 │ │ │ │ - @ instruction: 0x009dead4 │ │ │ │ - addseq lr, sp, r0, lsl r2 │ │ │ │ - addseq sp, sp, ip, ror #31 │ │ │ │ - addseq sp, sp, r8, asr #27 │ │ │ │ + addseq sp, sp, ip, ror lr │ │ │ │ + @ instruction: 0x009dedbc │ │ │ │ + addseq lr, sp, r8, asr #21 │ │ │ │ + addseq lr, sp, r4, lsl #4 │ │ │ │ + addseq sp, sp, r0, ror #31 │ │ │ │ + @ instruction: 0x009dddbc │ │ │ │ + @ instruction: 0x009ddbb0 │ │ │ │ + addseq sp, sp, r4, lsr #19 │ │ │ │ + umullseq sp, sp, r8, r7 @ │ │ │ │ + addseq lr, sp, r4, asr #13 │ │ │ │ + @ instruction: 0x009de3d8 │ │ │ │ + addseq lr, sp, r4, lsl #3 │ │ │ │ + addseq sp, sp, r0, ror #30 │ │ │ │ + addseq sp, sp, ip, lsr sp │ │ │ │ + addseq sp, sp, r0, lsr fp │ │ │ │ + addseq sp, sp, r4, lsr #18 │ │ │ │ + addseq sp, sp, r8, lsl r7 │ │ │ │ + addseq lr, sp, r0, lsr r6 │ │ │ │ + addseq lr, sp, ip, asr #6 │ │ │ │ + addseq lr, sp, r4, lsl #2 │ │ │ │ + addseq sp, sp, r0, ror #29 │ │ │ │ + @ instruction: 0x009ddcbc │ │ │ │ + @ instruction: 0x009ddab0 │ │ │ │ + addseq sp, sp, r4, lsr #17 │ │ │ │ + umullseq sp, sp, r8, r6 @ │ │ │ │ + umullseq lr, sp, ip, r5 │ │ │ │ + addseq lr, sp, r0, asr #5 │ │ │ │ + addseq lr, sp, r4, lsl #1 │ │ │ │ + addseq sp, sp, r0, ror #28 │ │ │ │ + addseq sp, sp, ip, lsr ip │ │ │ │ + addseq sp, sp, r0, lsr sl │ │ │ │ + addseq sp, sp, r4, lsr #16 │ │ │ │ + addseq sp, sp, r8, lsl r6 │ │ │ │ + addseq lr, sp, r8, lsl #10 │ │ │ │ + addseq lr, sp, r4, lsr r2 │ │ │ │ + addseq lr, sp, r4 │ │ │ │ + addseq sp, sp, r0, ror #27 │ │ │ │ @ instruction: 0x009ddbbc │ │ │ │ @ instruction: 0x009dd9b0 │ │ │ │ addseq sp, sp, r4, lsr #15 │ │ │ │ - @ instruction: 0x009de6d0 │ │ │ │ - addseq lr, sp, r4, ror #7 │ │ │ │ - umullseq lr, sp, r0, r1 │ │ │ │ - addseq sp, sp, ip, ror #30 │ │ │ │ - addseq sp, sp, r8, asr #26 │ │ │ │ + umullseq sp, sp, r8, r5 @ │ │ │ │ + addseq lr, sp, r4, ror r4 │ │ │ │ + addseq lr, sp, r8, lsr #3 │ │ │ │ + addseq sp, sp, r4, lsl #31 │ │ │ │ + addseq sp, sp, r0, ror #26 │ │ │ │ addseq sp, sp, ip, lsr fp │ │ │ │ addseq sp, sp, r0, lsr r9 │ │ │ │ addseq sp, sp, r4, lsr #14 │ │ │ │ - addseq lr, sp, ip, lsr r6 │ │ │ │ - addseq lr, sp, r8, asr r3 │ │ │ │ - addseq lr, sp, r0, lsl r1 │ │ │ │ - addseq sp, sp, ip, ror #29 │ │ │ │ - addseq sp, sp, r8, asr #25 │ │ │ │ - @ instruction: 0x009ddabc │ │ │ │ - @ instruction: 0x009dd8b0 │ │ │ │ - addseq sp, sp, r4, lsr #13 │ │ │ │ - addseq lr, sp, r8, lsr #11 │ │ │ │ - addseq lr, sp, ip, asr #5 │ │ │ │ - umullseq lr, sp, r0, r0 │ │ │ │ - addseq sp, sp, ip, ror #28 │ │ │ │ - addseq sp, sp, r8, asr #24 │ │ │ │ - addseq sp, sp, ip, lsr sl │ │ │ │ - addseq sp, sp, r0, lsr r8 │ │ │ │ - addseq sp, sp, r4, lsr #12 │ │ │ │ - addseq lr, sp, r4, lsl r5 │ │ │ │ - addseq lr, sp, r0, asr #4 │ │ │ │ - addseq lr, sp, r0, lsl r0 │ │ │ │ - addseq sp, sp, ip, ror #27 │ │ │ │ - addseq sp, sp, r8, asr #23 │ │ │ │ - @ instruction: 0x009dd9bc │ │ │ │ - @ instruction: 0x009dd7b0 │ │ │ │ - addseq sp, sp, r4, lsr #11 │ │ │ │ - addseq lr, sp, r0, lsl #9 │ │ │ │ - @ instruction: 0x009de1b4 │ │ │ │ - umullseq sp, sp, r0, pc @ │ │ │ │ - addseq sp, sp, ip, ror #26 │ │ │ │ - addseq sp, sp, r8, asr #22 │ │ │ │ - addseq sp, sp, ip, lsr r9 │ │ │ │ - addseq sp, sp, r0, lsr r7 │ │ │ │ - addseq sp, sp, r4, lsr #10 │ │ │ │ - @ instruction: 0x009dd4f8 │ │ │ │ - addseq sp, sp, r8, ror #7 │ │ │ │ - @ instruction: 0x009dd2b8 │ │ │ │ - addseq sp, sp, r8, ror #2 │ │ │ │ - addseq sp, sp, r4 │ │ │ │ - @ instruction: 0x009dced8 │ │ │ │ - addseq ip, sp, ip, lsr #27 │ │ │ │ - addseq ip, sp, r0, lsl #25 │ │ │ │ - addseq ip, sp, r8, asr fp │ │ │ │ - addseq ip, sp, ip, asr #20 │ │ │ │ - addseq sp, sp, r0, ror #8 │ │ │ │ - addseq sp, sp, ip, asr #6 │ │ │ │ - addseq sp, sp, r8, lsl r2 │ │ │ │ - addseq sp, sp, r4, asr #1 │ │ │ │ - addseq ip, sp, r8, ror #30 │ │ │ │ - addseq ip, sp, ip, lsr lr │ │ │ │ - addseq ip, sp, r0, lsl sp │ │ │ │ - addseq ip, sp, r4, ror #23 │ │ │ │ - addseq ip, sp, r0, asr #21 │ │ │ │ - @ instruction: 0x009dc9b4 │ │ │ │ - addseq sp, sp, r8, asr #7 │ │ │ │ - @ instruction: 0x009dd2b0 │ │ │ │ - addseq sp, sp, r8, ror r1 │ │ │ │ - addseq sp, sp, r0, lsr #32 │ │ │ │ + addseq sp, sp, r8, lsl r5 │ │ │ │ + addseq sp, sp, ip, ror #9 │ │ │ │ + @ instruction: 0x009dd3dc │ │ │ │ + addseq sp, sp, ip, lsr #5 │ │ │ │ + addseq sp, sp, ip, asr r1 │ │ │ │ + @ instruction: 0x009dcff8 │ │ │ │ addseq ip, sp, ip, asr #29 │ │ │ │ addseq ip, sp, r0, lsr #27 │ │ │ │ addseq ip, sp, r4, ror ip │ │ │ │ - addseq ip, sp, r8, asr #22 │ │ │ │ - addseq ip, sp, r8, lsr #20 │ │ │ │ - addseq ip, sp, ip, lsl r9 │ │ │ │ - addseq sp, sp, r0, lsr r3 │ │ │ │ - addseq sp, sp, r4, lsl r2 │ │ │ │ - ldrsbeq sp, [sp], r8 │ │ │ │ - addseq ip, sp, ip, ror pc │ │ │ │ + addseq ip, sp, ip, asr #22 │ │ │ │ + addseq ip, sp, r0, asr #20 │ │ │ │ + addseq sp, sp, r4, asr r4 │ │ │ │ + addseq sp, sp, r0, asr #6 │ │ │ │ + addseq sp, sp, ip, lsl #4 │ │ │ │ + ldrheq sp, [sp], r8 │ │ │ │ + addseq ip, sp, ip, asr pc │ │ │ │ addseq ip, sp, r0, lsr lr │ │ │ │ addseq ip, sp, r4, lsl #26 │ │ │ │ @ instruction: 0x009dcbd8 │ │ │ │ - addseq ip, sp, ip, lsr #21 │ │ │ │ - umullseq ip, sp, r0, r9 │ │ │ │ - addseq ip, sp, r4, lsl #17 │ │ │ │ - umullseq sp, sp, r8, r2 @ │ │ │ │ - addseq sp, sp, r8, ror r1 │ │ │ │ - addseq sp, sp, r8, lsr r0 │ │ │ │ - @ instruction: 0x009dced8 │ │ │ │ + @ instruction: 0x009dcab4 │ │ │ │ + addseq ip, sp, r8, lsr #19 │ │ │ │ + @ instruction: 0x009dd3bc │ │ │ │ + addseq sp, sp, r4, lsr #5 │ │ │ │ + addseq sp, sp, ip, ror #2 │ │ │ │ + addseq sp, sp, r4, lsl r0 │ │ │ │ + addseq ip, sp, r0, asr #29 │ │ │ │ umullseq ip, sp, r4, sp │ │ │ │ addseq ip, sp, r8, ror #24 │ │ │ │ addseq ip, sp, ip, lsr fp │ │ │ │ - addseq ip, sp, r0, lsl sl │ │ │ │ - @ instruction: 0x009dc8f8 │ │ │ │ - addseq ip, sp, ip, ror #15 │ │ │ │ - addseq sp, sp, r0, lsl #4 │ │ │ │ - ldrsbeq sp, [sp], ip │ │ │ │ - umullseq ip, sp, r8, pc @ │ │ │ │ - addseq ip, sp, r4, lsr lr │ │ │ │ + addseq ip, sp, ip, lsl sl │ │ │ │ + addseq ip, sp, r0, lsl r9 │ │ │ │ + addseq sp, sp, r4, lsr #6 │ │ │ │ + addseq sp, sp, r8, lsl #4 │ │ │ │ + addseq sp, sp, ip, asr #1 │ │ │ │ + addseq ip, sp, r0, ror pc │ │ │ │ + addseq ip, sp, r4, lsr #28 │ │ │ │ @ instruction: 0x009dccf8 │ │ │ │ addseq ip, sp, ip, asr #23 │ │ │ │ addseq ip, sp, r0, lsr #21 │ │ │ │ - addseq ip, sp, r4, ror r9 │ │ │ │ - addseq ip, sp, r0, ror #16 │ │ │ │ - addseq ip, sp, r4, asr r7 │ │ │ │ - addseq sp, sp, r8, ror #2 │ │ │ │ - addseq sp, sp, r0, asr #32 │ │ │ │ - @ instruction: 0x009dcef8 │ │ │ │ - umullseq ip, sp, r0, sp │ │ │ │ + addseq ip, sp, r4, lsl #19 │ │ │ │ + addseq ip, sp, r8, ror r8 │ │ │ │ + addseq sp, sp, ip, lsl #5 │ │ │ │ + addseq sp, sp, ip, ror #2 │ │ │ │ + addseq sp, sp, ip, lsr #32 │ │ │ │ + addseq ip, sp, ip, asr #29 │ │ │ │ + addseq ip, sp, r8, lsl #27 │ │ │ │ addseq ip, sp, ip, asr ip │ │ │ │ addseq ip, sp, r0, lsr fp │ │ │ │ addseq ip, sp, r4, lsl #20 │ │ │ │ - @ instruction: 0x009dc8d8 │ │ │ │ - addseq ip, sp, r8, asr #15 │ │ │ │ - @ instruction: 0x009dc6bc │ │ │ │ + addseq ip, sp, ip, ror #17 │ │ │ │ + addseq ip, sp, r0, ror #15 │ │ │ │ + @ instruction: 0x009dd1f4 │ │ │ │ ldrsbeq sp, [sp], r0 │ │ │ │ - addseq ip, sp, r4, lsr #31 │ │ │ │ - addseq ip, sp, r8, asr lr │ │ │ │ + addseq ip, sp, ip, lsl #31 │ │ │ │ + addseq ip, sp, r8, lsr #28 │ │ │ │ addseq ip, sp, ip, ror #25 │ │ │ │ addseq ip, sp, r0, asr #23 │ │ │ │ umullseq ip, sp, r4, sl │ │ │ │ addseq ip, sp, r8, ror #18 │ │ │ │ - addseq ip, sp, ip, lsr r8 │ │ │ │ - addseq ip, sp, r0, lsr r7 │ │ │ │ - addseq ip, sp, r4, lsr #12 │ │ │ │ - addseq ip, sp, r0, lsl #12 │ │ │ │ - @ instruction: 0x009dc5d8 │ │ │ │ - @ instruction: 0x009dc5b0 │ │ │ │ - addseq ip, sp, r8, lsl #11 │ │ │ │ - addseq ip, sp, r0, ror #10 │ │ │ │ - addseq ip, sp, r0, lsr r5 │ │ │ │ - addseq ip, sp, r0, lsl #10 │ │ │ │ - @ instruction: 0x009dc4d4 │ │ │ │ - addseq ip, sp, r0, lsr #9 │ │ │ │ - addseq ip, sp, r4, ror r4 │ │ │ │ - addseq ip, sp, r8, asr #8 │ │ │ │ - addseq ip, sp, ip, lsl r4 │ │ │ │ - addseq ip, sp, r8, ror #7 │ │ │ │ - @ instruction: 0x009dc3b8 │ │ │ │ - addseq ip, sp, r4, lsl #7 │ │ │ │ - addseq ip, sp, r4, asr r3 │ │ │ │ - addseq ip, sp, r4, lsr #6 │ │ │ │ - @ instruction: 0x009dc2f4 │ │ │ │ - addseq ip, sp, r4, asr #5 │ │ │ │ - umullseq ip, sp, r4, r2 │ │ │ │ - addseq ip, sp, r0, ror #4 │ │ │ │ - addseq ip, sp, ip, lsr #4 │ │ │ │ - addseq ip, sp, r4, lsl #4 │ │ │ │ - addseq ip, sp, r8, asr #3 │ │ │ │ - addseq ip, sp, r0, lsr #3 │ │ │ │ - addseq ip, sp, ip, ror r1 │ │ │ │ - addseq ip, sp, r8, asr #2 │ │ │ │ - umullseq ip, sp, r0, r0 │ │ │ │ - addseq fp, sp, r0, asr #31 │ │ │ │ - ldrsheq ip, [sp], ip @ │ │ │ │ - addseq ip, sp, r8, lsr r0 │ │ │ │ - addseq fp, sp, r4, ror pc │ │ │ │ - ldrheq ip, [sp], r0 │ │ │ │ - addseq fp, sp, r0, ror #31 │ │ │ │ - addseq fp, sp, r8, lsr #30 │ │ │ │ - addseq ip, sp, r4, rrx │ │ │ │ - addseq fp, sp, r8, lsl #31 │ │ │ │ - @ instruction: 0x009dbedc │ │ │ │ - umullseq fp, sp, ip, lr │ │ │ │ - addseq fp, sp, ip, asr #27 │ │ │ │ - addseq fp, sp, ip, lsl sp │ │ │ │ - addseq fp, sp, r0, ror #24 │ │ │ │ - addseq fp, sp, r8, lsr #23 │ │ │ │ - addseq fp, sp, ip, lsr #28 │ │ │ │ - addseq fp, sp, r8, ror #26 │ │ │ │ - @ instruction: 0x009dbcb4 │ │ │ │ - @ instruction: 0x009dbbf8 │ │ │ │ - addseq fp, sp, r4, asr #22 │ │ │ │ - @ instruction: 0x009dbdbc │ │ │ │ - addseq fp, sp, r4, lsl #26 │ │ │ │ - addseq fp, sp, ip, asr #24 │ │ │ │ - umullseq fp, sp, r0, fp │ │ │ │ - addseq fp, sp, r0, ror #21 │ │ │ │ - addseq fp, sp, ip, asr #26 │ │ │ │ - addseq fp, sp, r0, lsr #25 │ │ │ │ - addseq fp, sp, r4, ror #23 │ │ │ │ - addseq fp, sp, r8, lsr #22 │ │ │ │ - addseq fp, sp, ip, ror sl │ │ │ │ - addseq fp, sp, r4, asr sl │ │ │ │ - addseq fp, sp, r4, lsr #20 │ │ │ │ - @ instruction: 0x009db9f0 │ │ │ │ - @ instruction: 0x009db9bc │ │ │ │ - addseq fp, sp, r8, lsl #19 │ │ │ │ - addseq fp, sp, r8, asr r9 │ │ │ │ - addseq fp, sp, r8, lsr #18 │ │ │ │ - @ instruction: 0x009db8f8 │ │ │ │ - @ instruction: 0x009db8d4 │ │ │ │ - @ instruction: 0x009db8b0 │ │ │ │ - addseq fp, sp, ip, lsl #17 │ │ │ │ - addseq fp, sp, r8, ror #16 │ │ │ │ - addseq fp, sp, r4, asr #16 │ │ │ │ - addseq fp, sp, r0, lsr #16 │ │ │ │ - @ instruction: 0x009db7fc │ │ │ │ - @ instruction: 0x009db7d8 │ │ │ │ - @ instruction: 0x009db7b4 │ │ │ │ - addseq fp, sp, r8, lsl #15 │ │ │ │ - addseq fp, sp, ip, asr r7 │ │ │ │ - addseq fp, sp, r0, lsr r7 │ │ │ │ - @ instruction: 0x009db6fc │ │ │ │ - ldr r0, [pc, #-828] @ 3acc18 │ │ │ │ + addseq ip, sp, r4, asr r8 │ │ │ │ + addseq ip, sp, r8, asr #14 │ │ │ │ + addseq sp, sp, ip, asr r1 │ │ │ │ + addseq sp, sp, r4, lsr r0 │ │ │ │ + addseq ip, sp, ip, ror #29 │ │ │ │ + addseq ip, sp, r4, lsl #27 │ │ │ │ + addseq ip, sp, r0, asr ip │ │ │ │ + addseq ip, sp, r4, lsr #22 │ │ │ │ + @ instruction: 0x009dc9f8 │ │ │ │ + addseq ip, sp, ip, asr #17 │ │ │ │ + @ instruction: 0x009dc7bc │ │ │ │ + @ instruction: 0x009dc6b0 │ │ │ │ + addseq sp, sp, r4, asr #1 │ │ │ │ + umullseq ip, sp, r8, pc @ │ │ │ │ + addseq ip, sp, ip, asr #28 │ │ │ │ + addseq ip, sp, r0, ror #25 │ │ │ │ + @ instruction: 0x009dcbb4 │ │ │ │ + addseq ip, sp, r8, lsl #21 │ │ │ │ + addseq ip, sp, ip, asr r9 │ │ │ │ + addseq ip, sp, r0, lsr r8 │ │ │ │ + addseq ip, sp, r4, lsr #14 │ │ │ │ + addseq ip, sp, r8, lsl r6 │ │ │ │ + @ instruction: 0x009dc5f4 │ │ │ │ + addseq ip, sp, ip, asr #11 │ │ │ │ + addseq ip, sp, r4, lsr #11 │ │ │ │ + addseq ip, sp, ip, ror r5 │ │ │ │ + addseq ip, sp, r4, asr r5 │ │ │ │ + addseq ip, sp, r4, lsr #10 │ │ │ │ + @ instruction: 0x009dc4f4 │ │ │ │ + addseq ip, sp, r8, asr #9 │ │ │ │ + umullseq ip, sp, r4, r4 │ │ │ │ + addseq ip, sp, r8, ror #8 │ │ │ │ + addseq ip, sp, ip, lsr r4 │ │ │ │ + addseq ip, sp, r0, lsl r4 │ │ │ │ + @ instruction: 0x009dc3dc │ │ │ │ + addseq ip, sp, ip, lsr #7 │ │ │ │ + addseq ip, sp, r8, ror r3 │ │ │ │ + addseq ip, sp, r8, asr #6 │ │ │ │ + addseq ip, sp, r8, lsl r3 │ │ │ │ + addseq ip, sp, r8, ror #5 │ │ │ │ + @ instruction: 0x009dc2b8 │ │ │ │ + addseq ip, sp, r8, lsl #5 │ │ │ │ + addseq ip, sp, r4, asr r2 │ │ │ │ + addseq ip, sp, r0, lsr #4 │ │ │ │ + @ instruction: 0x009dc1f8 │ │ │ │ + @ instruction: 0x009dc1bc │ │ │ │ + umullseq ip, sp, r4, r1 │ │ │ │ + addseq ip, sp, r0, ror r1 │ │ │ │ + addseq ip, sp, ip, lsr r1 │ │ │ │ + addseq ip, sp, r4, lsl #1 │ │ │ │ + @ instruction: 0x009dbfb4 │ │ │ │ + ldrsheq ip, [sp], r0 │ │ │ │ + addseq ip, sp, ip, lsr #32 │ │ │ │ + addseq fp, sp, r8, ror #30 │ │ │ │ + addseq ip, sp, r4, lsr #1 │ │ │ │ + @ instruction: 0x009dbfd4 │ │ │ │ + addseq fp, sp, ip, lsl pc │ │ │ │ + addseq ip, sp, r8, asr r0 │ │ │ │ + addseq fp, sp, ip, ror pc │ │ │ │ + @ instruction: 0x009dbed0 │ │ │ │ + umullseq fp, sp, r0, lr │ │ │ │ + addseq fp, sp, r0, asr #27 │ │ │ │ + addseq fp, sp, r0, lsl sp │ │ │ │ + addseq fp, sp, r4, asr ip │ │ │ │ + umullseq fp, sp, ip, fp │ │ │ │ + addseq fp, sp, r0, lsr #28 │ │ │ │ + addseq fp, sp, ip, asr sp │ │ │ │ + addseq fp, sp, r8, lsr #25 │ │ │ │ + addseq fp, sp, ip, ror #23 │ │ │ │ + addseq fp, sp, r8, lsr fp │ │ │ │ + @ instruction: 0x009dbdb0 │ │ │ │ + @ instruction: 0x009dbcf8 │ │ │ │ + addseq fp, sp, r0, asr #24 │ │ │ │ + addseq fp, sp, r4, lsl #23 │ │ │ │ + @ instruction: 0x009dbad4 │ │ │ │ + addseq fp, sp, r0, asr #26 │ │ │ │ + umullseq fp, sp, r4, ip │ │ │ │ + @ instruction: 0x009dbbd8 │ │ │ │ + addseq fp, sp, ip, lsl fp │ │ │ │ + addseq fp, sp, r0, ror sl │ │ │ │ + addseq fp, sp, r8, asr #20 │ │ │ │ + addseq fp, sp, r8, lsl sl │ │ │ │ + addseq fp, sp, r4, ror #19 │ │ │ │ + @ instruction: 0x009db9b0 │ │ │ │ + addseq fp, sp, ip, ror r9 │ │ │ │ + addseq fp, sp, ip, asr #18 │ │ │ │ + addseq fp, sp, ip, lsl r9 │ │ │ │ + addseq fp, sp, ip, ror #17 │ │ │ │ + addseq fp, sp, r8, asr #17 │ │ │ │ + addseq fp, sp, r4, lsr #17 │ │ │ │ + addseq fp, sp, r0, lsl #17 │ │ │ │ + addseq fp, sp, ip, asr r8 │ │ │ │ + addseq fp, sp, r8, lsr r8 │ │ │ │ + addseq fp, sp, r4, lsl r8 │ │ │ │ + @ instruction: 0x009db7f0 │ │ │ │ + addseq fp, sp, ip, asr #15 │ │ │ │ + addseq fp, sp, r8, lsr #15 │ │ │ │ + addseq fp, sp, ip, ror r7 │ │ │ │ + addseq fp, sp, r0, asr r7 │ │ │ │ + addseq fp, sp, r4, lsr #14 │ │ │ │ + @ instruction: 0x009db6f0 │ │ │ │ + ldr r0, [pc, #-828] @ 3acc64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 3acc1c │ │ │ │ + ldr r0, [pc, #-836] @ 3acc68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 3acc20 │ │ │ │ + ldr r0, [pc, #-844] @ 3acc6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 3acc24 │ │ │ │ + ldr r0, [pc, #-852] @ 3acc70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 3acc28 │ │ │ │ + ldr r0, [pc, #-860] @ 3acc74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 3acc2c │ │ │ │ + ldr r0, [pc, #-868] @ 3acc78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 3acc30 │ │ │ │ + ldr r0, [pc, #-876] @ 3acc7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 3acc34 │ │ │ │ + ldr r0, [pc, #-884] @ 3acc80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 3acc38 │ │ │ │ + ldr r0, [pc, #-892] @ 3acc84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 3acc3c │ │ │ │ + ldr r0, [pc, #-900] @ 3acc88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 3acc40 │ │ │ │ + ldr r0, [pc, #-908] @ 3acc8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 3acc44 │ │ │ │ + ldr r0, [pc, #-916] @ 3acc90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3acc48 │ │ │ │ + ldr r0, [pc, #-924] @ 3acc94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3acc4c │ │ │ │ + ldr r0, [pc, #-932] @ 3acc98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3acc50 │ │ │ │ + ldr r0, [pc, #-940] @ 3acc9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3acc54 │ │ │ │ + ldr r0, [pc, #-948] @ 3acca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3acc58 │ │ │ │ + ldr r0, [pc, #-956] @ 3acca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3acc5c │ │ │ │ + ldr r0, [pc, #-964] @ 3acca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3acc60 │ │ │ │ + ldr r0, [pc, #-972] @ 3accac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 3acc64 │ │ │ │ + ldr r0, [pc, #-980] @ 3accb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 3acc68 │ │ │ │ + ldr r0, [pc, #-988] @ 3accb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 3acc6c │ │ │ │ + ldr r0, [pc, #-996] @ 3accb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 3acc70 │ │ │ │ + ldr r0, [pc, #-1004] @ 3accbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 3acc74 │ │ │ │ + ldr r0, [pc, #-1012] @ 3accc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 3acc78 │ │ │ │ + ldr r0, [pc, #-1020] @ 3accc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 3acc7c │ │ │ │ + ldr r0, [pc, #-1028] @ 3accc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 3acc80 │ │ │ │ + ldr r0, [pc, #-1036] @ 3acccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 3acc84 │ │ │ │ + ldr r0, [pc, #-1044] @ 3accd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 3acc88 │ │ │ │ + ldr r0, [pc, #-1052] @ 3accd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 3acc8c │ │ │ │ + ldr r0, [pc, #-1060] @ 3accd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 3acc90 │ │ │ │ + ldr r0, [pc, #-1068] @ 3accdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 3acc94 │ │ │ │ + ldr r0, [pc, #-1076] @ 3acce0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 3acc98 │ │ │ │ + ldr r0, [pc, #-1084] @ 3acce4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 3acc9c │ │ │ │ + ldr r0, [pc, #-1092] @ 3acce8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 3acca0 │ │ │ │ + ldr r0, [pc, #-1100] @ 3accec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 3acca4 │ │ │ │ + ldr r0, [pc, #-1108] @ 3accf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 3acca8 │ │ │ │ + ldr r0, [pc, #-1116] @ 3accf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 3accac │ │ │ │ + ldr r0, [pc, #-1124] @ 3accf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 3accb0 │ │ │ │ + ldr r0, [pc, #-1132] @ 3accfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 3accb4 │ │ │ │ + ldr r0, [pc, #-1140] @ 3acd00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 3accb8 │ │ │ │ + ldr r0, [pc, #-1148] @ 3acd04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 3accbc │ │ │ │ + ldr r0, [pc, #-1156] @ 3acd08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 3accc0 │ │ │ │ + ldr r0, [pc, #-1164] @ 3acd0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 3accc4 │ │ │ │ + ldr r0, [pc, #-1172] @ 3acd10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 3accc8 │ │ │ │ + ldr r0, [pc, #-1180] @ 3acd14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 3acccc │ │ │ │ + ldr r0, [pc, #-1188] @ 3acd18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 3accd0 │ │ │ │ + ldr r0, [pc, #-1196] @ 3acd1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 3accd4 │ │ │ │ + ldr r0, [pc, #-1204] @ 3acd20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 3accd8 │ │ │ │ + ldr r0, [pc, #-1212] @ 3acd24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 3accdc │ │ │ │ + ldr r0, [pc, #-1220] @ 3acd28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 3acce0 │ │ │ │ + ldr r0, [pc, #-1228] @ 3acd2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 3acce4 │ │ │ │ + ldr r0, [pc, #-1236] @ 3acd30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 3acce8 │ │ │ │ + ldr r0, [pc, #-1244] @ 3acd34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 3accec │ │ │ │ + ldr r0, [pc, #-1252] @ 3acd38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 3accf0 │ │ │ │ + ldr r0, [pc, #-1260] @ 3acd3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 3accf4 │ │ │ │ + ldr r0, [pc, #-1268] @ 3acd40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 3accf8 │ │ │ │ + ldr r0, [pc, #-1276] @ 3acd44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 3accfc │ │ │ │ + ldr r0, [pc, #-1284] @ 3acd48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 3acd00 │ │ │ │ + ldr r0, [pc, #-1292] @ 3acd4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 3acd04 │ │ │ │ + ldr r0, [pc, #-1300] @ 3acd50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 3acd08 │ │ │ │ + ldr r0, [pc, #-1308] @ 3acd54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 3acd0c │ │ │ │ + ldr r0, [pc, #-1316] @ 3acd58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 3acd10 │ │ │ │ + ldr r0, [pc, #-1324] @ 3acd5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 3acd14 │ │ │ │ + ldr r0, [pc, #-1332] @ 3acd60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 3acd18 │ │ │ │ + ldr r0, [pc, #-1340] @ 3acd64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 3acd1c │ │ │ │ + ldr r0, [pc, #-1348] @ 3acd68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 3acd20 │ │ │ │ + ldr r0, [pc, #-1356] @ 3acd6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 3acd24 │ │ │ │ + ldr r0, [pc, #-1364] @ 3acd70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 3acd28 │ │ │ │ + ldr r0, [pc, #-1372] @ 3acd74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 3acd2c │ │ │ │ + ldr r0, [pc, #-1380] @ 3acd78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 3acd30 │ │ │ │ + ldr r0, [pc, #-1388] @ 3acd7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 3acd34 │ │ │ │ + ldr r0, [pc, #-1396] @ 3acd80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 3acd38 │ │ │ │ + ldr r0, [pc, #-1404] @ 3acd84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 3acd3c │ │ │ │ + ldr r0, [pc, #-1412] @ 3acd88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 3acd40 │ │ │ │ + ldr r0, [pc, #-1420] @ 3acd8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 3acd44 │ │ │ │ + ldr r0, [pc, #-1428] @ 3acd90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3acd48 │ │ │ │ + ldr r0, [pc, #-1436] @ 3acd94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3acd4c │ │ │ │ + ldr r0, [pc, #-1444] @ 3acd98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3acd50 │ │ │ │ + ldr r0, [pc, #-1452] @ 3acd9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3acd54 │ │ │ │ + ldr r0, [pc, #-1460] @ 3acda0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3acd58 │ │ │ │ + ldr r0, [pc, #-1468] @ 3acda4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3acd5c │ │ │ │ + ldr r0, [pc, #-1476] @ 3acda8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3acd60 │ │ │ │ + ldr r0, [pc, #-1484] @ 3acdac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 3acd64 │ │ │ │ + ldr r0, [pc, #-1492] @ 3acdb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 3acd68 │ │ │ │ + ldr r0, [pc, #-1500] @ 3acdb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 3acd6c │ │ │ │ + ldr r0, [pc, #-1508] @ 3acdb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 3acd70 │ │ │ │ + ldr r0, [pc, #-1516] @ 3acdbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3acd74 │ │ │ │ + ldr r0, [pc, #-1524] @ 3acdc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3acd78 │ │ │ │ + ldr r0, [pc, #-1532] @ 3acdc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 3acd7c │ │ │ │ + ldr r0, [pc, #-1540] @ 3acdc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 3acd80 │ │ │ │ + ldr r0, [pc, #-1548] @ 3acdcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 3acd84 │ │ │ │ + ldr r0, [pc, #-1556] @ 3acdd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 3acd88 │ │ │ │ + ldr r0, [pc, #-1564] @ 3acdd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 3acd8c │ │ │ │ + ldr r0, [pc, #-1572] @ 3acdd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 3acd90 │ │ │ │ + ldr r0, [pc, #-1580] @ 3acddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 3acd94 │ │ │ │ + ldr r0, [pc, #-1588] @ 3acde0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 3acd98 │ │ │ │ + ldr r0, [pc, #-1596] @ 3acde4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 3acd9c │ │ │ │ + ldr r0, [pc, #-1604] @ 3acde8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 3acda0 │ │ │ │ + ldr r0, [pc, #-1612] @ 3acdec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 3acda4 │ │ │ │ + ldr r0, [pc, #-1620] @ 3acdf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 3acda8 │ │ │ │ + ldr r0, [pc, #-1628] @ 3acdf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 3acdac │ │ │ │ + ldr r0, [pc, #-1636] @ 3acdf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 3acdb0 │ │ │ │ + ldr r0, [pc, #-1644] @ 3acdfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 3acdb4 │ │ │ │ + ldr r0, [pc, #-1652] @ 3ace00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 3acdb8 │ │ │ │ + ldr r0, [pc, #-1660] @ 3ace04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 3acdbc │ │ │ │ + ldr r0, [pc, #-1668] @ 3ace08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 3acdc0 │ │ │ │ + ldr r0, [pc, #-1676] @ 3ace0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 3acdc4 │ │ │ │ + ldr r0, [pc, #-1684] @ 3ace10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 3acdc8 │ │ │ │ + ldr r0, [pc, #-1692] @ 3ace14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 3acdcc │ │ │ │ + ldr r0, [pc, #-1700] @ 3ace18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 3acdd0 │ │ │ │ + ldr r0, [pc, #-1708] @ 3ace1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 3acdd4 │ │ │ │ + ldr r0, [pc, #-1716] @ 3ace20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 3acdd8 │ │ │ │ + ldr r0, [pc, #-1724] @ 3ace24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 3acddc │ │ │ │ + ldr r0, [pc, #-1732] @ 3ace28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 3acde0 │ │ │ │ + ldr r0, [pc, #-1740] @ 3ace2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 3acde4 │ │ │ │ + ldr r0, [pc, #-1748] @ 3ace30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 3acde8 │ │ │ │ + ldr r0, [pc, #-1756] @ 3ace34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 3acdec │ │ │ │ + ldr r0, [pc, #-1764] @ 3ace38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 3acdf0 │ │ │ │ + ldr r0, [pc, #-1772] @ 3ace3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 3acdf4 │ │ │ │ + ldr r0, [pc, #-1780] @ 3ace40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 3acdf8 │ │ │ │ + ldr r0, [pc, #-1788] @ 3ace44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 3acdfc │ │ │ │ + ldr r0, [pc, #-1796] @ 3ace48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 3ace00 │ │ │ │ + ldr r0, [pc, #-1804] @ 3ace4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 3ace04 │ │ │ │ + ldr r0, [pc, #-1812] @ 3ace50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 3ace08 │ │ │ │ + ldr r0, [pc, #-1820] @ 3ace54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 3ace0c │ │ │ │ + ldr r0, [pc, #-1828] @ 3ace58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 3ace10 │ │ │ │ + ldr r0, [pc, #-1836] @ 3ace5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 3ace14 │ │ │ │ + ldr r0, [pc, #-1844] @ 3ace60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 3ace18 │ │ │ │ + ldr r0, [pc, #-1852] @ 3ace64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 3ace1c │ │ │ │ + ldr r0, [pc, #-1860] @ 3ace68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 3ace20 │ │ │ │ + ldr r0, [pc, #-1868] @ 3ace6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 3ace24 │ │ │ │ + ldr r0, [pc, #-1876] @ 3ace70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 3ace28 │ │ │ │ + ldr r0, [pc, #-1884] @ 3ace74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 3ace2c │ │ │ │ + ldr r0, [pc, #-1892] @ 3ace78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 3ace30 │ │ │ │ + ldr r0, [pc, #-1900] @ 3ace7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 3ace34 │ │ │ │ + ldr r0, [pc, #-1908] @ 3ace80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 3ace38 │ │ │ │ + ldr r0, [pc, #-1916] @ 3ace84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 3ace3c │ │ │ │ + ldr r0, [pc, #-1924] @ 3ace88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 3ace40 │ │ │ │ + ldr r0, [pc, #-1932] @ 3ace8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 3ace44 │ │ │ │ + ldr r0, [pc, #-1940] @ 3ace90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3ace48 │ │ │ │ + ldr r0, [pc, #-1948] @ 3ace94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3ace4c │ │ │ │ + ldr r0, [pc, #-1956] @ 3ace98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3ace50 │ │ │ │ + ldr r0, [pc, #-1964] @ 3ace9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3ace54 │ │ │ │ + ldr r0, [pc, #-1972] @ 3acea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3ace58 │ │ │ │ + ldr r0, [pc, #-1980] @ 3acea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3ace5c │ │ │ │ + ldr r0, [pc, #-1988] @ 3acea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3ace60 │ │ │ │ + ldr r0, [pc, #-1996] @ 3aceac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 3ace64 │ │ │ │ + ldr r0, [pc, #-2004] @ 3aceb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 3ace68 │ │ │ │ + ldr r0, [pc, #-2012] @ 3aceb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3ace6c │ │ │ │ + ldr r0, [pc, #-2020] @ 3aceb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3ace70 │ │ │ │ + ldr r0, [pc, #-2028] @ 3acebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3ace74 │ │ │ │ + ldr r0, [pc, #-2036] @ 3acec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3ace78 │ │ │ │ + ldr r0, [pc, #-2044] @ 3acec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3ace7c │ │ │ │ + ldr r0, [pc, #-2052] @ 3acec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3ace80 │ │ │ │ + ldr r0, [pc, #-2060] @ 3acecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3ace84 │ │ │ │ + ldr r0, [pc, #-2068] @ 3aced0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3ace88 │ │ │ │ + ldr r0, [pc, #-2076] @ 3aced4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3ace8c │ │ │ │ + ldr r0, [pc, #-2084] @ 3aced8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3ace90 │ │ │ │ + ldr r0, [pc, #-2092] @ 3acedc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 3ace94 │ │ │ │ + ldr r0, [pc, #-2100] @ 3acee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 3ace98 │ │ │ │ + ldr r0, [pc, #-2108] @ 3acee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 3ace9c │ │ │ │ + ldr r0, [pc, #-2116] @ 3acee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 3acea0 │ │ │ │ + ldr r0, [pc, #-2124] @ 3aceec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3acea4 │ │ │ │ + ldr r0, [pc, #-2132] @ 3acef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 3acea8 │ │ │ │ + ldr r0, [pc, #-2140] @ 3acef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 3aceac │ │ │ │ + ldr r0, [pc, #-2148] @ 3acef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 3aceb0 │ │ │ │ + ldr r0, [pc, #-2156] @ 3acefc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 3aceb4 │ │ │ │ + ldr r0, [pc, #-2164] @ 3acf00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 3aceb8 │ │ │ │ + ldr r0, [pc, #-2172] @ 3acf04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 3acebc │ │ │ │ + ldr r0, [pc, #-2180] @ 3acf08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 3acec0 │ │ │ │ + ldr r0, [pc, #-2188] @ 3acf0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 3acec4 │ │ │ │ + ldr r0, [pc, #-2196] @ 3acf10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 3acec8 │ │ │ │ + ldr r0, [pc, #-2204] @ 3acf14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 3acecc │ │ │ │ + ldr r0, [pc, #-2212] @ 3acf18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 3aced0 │ │ │ │ + ldr r0, [pc, #-2220] @ 3acf1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 3aced4 │ │ │ │ + ldr r0, [pc, #-2228] @ 3acf20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 3aced8 │ │ │ │ + ldr r0, [pc, #-2236] @ 3acf24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 3acedc │ │ │ │ + ldr r0, [pc, #-2244] @ 3acf28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 3acee0 │ │ │ │ + ldr r0, [pc, #-2252] @ 3acf2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 3acee4 │ │ │ │ + ldr r0, [pc, #-2260] @ 3acf30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 3acee8 │ │ │ │ + ldr r0, [pc, #-2268] @ 3acf34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 3aceec │ │ │ │ + ldr r0, [pc, #-2276] @ 3acf38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 3acef0 │ │ │ │ + ldr r0, [pc, #-2284] @ 3acf3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 3acef4 │ │ │ │ + ldr r0, [pc, #-2292] @ 3acf40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 3acef8 │ │ │ │ + ldr r0, [pc, #-2300] @ 3acf44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 3acefc │ │ │ │ + ldr r0, [pc, #-2308] @ 3acf48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 3acf00 │ │ │ │ + ldr r0, [pc, #-2316] @ 3acf4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 3acf04 │ │ │ │ + ldr r0, [pc, #-2324] @ 3acf50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 3acf08 │ │ │ │ + ldr r0, [pc, #-2332] @ 3acf54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 3acf0c │ │ │ │ + ldr r0, [pc, #-2340] @ 3acf58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 3acf10 │ │ │ │ + ldr r0, [pc, #-2348] @ 3acf5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 3acf14 │ │ │ │ + ldr r0, [pc, #-2356] @ 3acf60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 3acf18 │ │ │ │ + ldr r0, [pc, #-2364] @ 3acf64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 3acf1c │ │ │ │ + ldr r0, [pc, #-2372] @ 3acf68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 3acf20 │ │ │ │ + ldr r0, [pc, #-2380] @ 3acf6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 3acf24 │ │ │ │ + ldr r0, [pc, #-2388] @ 3acf70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 3acf28 │ │ │ │ + ldr r0, [pc, #-2396] @ 3acf74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 3acf2c │ │ │ │ + ldr r0, [pc, #-2404] @ 3acf78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 3acf30 │ │ │ │ + ldr r0, [pc, #-2412] @ 3acf7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 3acf34 │ │ │ │ + ldr r0, [pc, #-2420] @ 3acf80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 3acf38 │ │ │ │ + ldr r0, [pc, #-2428] @ 3acf84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 3acf3c │ │ │ │ + ldr r0, [pc, #-2436] @ 3acf88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 3acf40 │ │ │ │ + ldr r0, [pc, #-2444] @ 3acf8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 3acf44 │ │ │ │ + ldr r0, [pc, #-2452] @ 3acf90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 3acf48 │ │ │ │ + ldr r0, [pc, #-2460] @ 3acf94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #868] @ 3adc54 │ │ │ │ + ldr r0, [pc, #868] @ 3adca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #860] @ 3adc58 │ │ │ │ + ldr r0, [pc, #860] @ 3adca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #852] @ 3adc5c │ │ │ │ + ldr r0, [pc, #852] @ 3adca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #844] @ 3adc60 │ │ │ │ + ldr r0, [pc, #844] @ 3adcac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #836] @ 3adc64 │ │ │ │ + ldr r0, [pc, #836] @ 3adcb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #828] @ 3adc68 │ │ │ │ + ldr r0, [pc, #828] @ 3adcb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #820] @ 3adc6c │ │ │ │ + ldr r0, [pc, #820] @ 3adcb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #812] @ 3adc70 │ │ │ │ + ldr r0, [pc, #812] @ 3adcbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #804] @ 3adc74 │ │ │ │ + ldr r0, [pc, #804] @ 3adcc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #796] @ 3adc78 │ │ │ │ + ldr r0, [pc, #796] @ 3adcc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #788] @ 3adc7c │ │ │ │ + ldr r0, [pc, #788] @ 3adcc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #780] @ 3adc80 │ │ │ │ + ldr r0, [pc, #780] @ 3adccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #772] @ 3adc84 │ │ │ │ + ldr r0, [pc, #772] @ 3adcd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #764] @ 3adc88 │ │ │ │ + ldr r0, [pc, #764] @ 3adcd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #756] @ 3adc8c │ │ │ │ + ldr r0, [pc, #756] @ 3adcd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #748] @ 3adc90 │ │ │ │ + ldr r0, [pc, #748] @ 3adcdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #740] @ 3adc94 │ │ │ │ + ldr r0, [pc, #740] @ 3adce0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #732] @ 3adc98 │ │ │ │ + ldr r0, [pc, #732] @ 3adce4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #724] @ 3adc9c │ │ │ │ + ldr r0, [pc, #724] @ 3adce8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #716] @ 3adca0 │ │ │ │ + ldr r0, [pc, #716] @ 3adcec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #708] @ 3adca4 │ │ │ │ + ldr r0, [pc, #708] @ 3adcf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #700] @ 3adca8 │ │ │ │ + ldr r0, [pc, #700] @ 3adcf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #692] @ 3adcac │ │ │ │ + ldr r0, [pc, #692] @ 3adcf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #684] @ 3adcb0 │ │ │ │ + ldr r0, [pc, #684] @ 3adcfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #676] @ 3adcb4 │ │ │ │ + ldr r0, [pc, #676] @ 3add00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #668] @ 3adcb8 │ │ │ │ + ldr r0, [pc, #668] @ 3add04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #660] @ 3adcbc │ │ │ │ + ldr r0, [pc, #660] @ 3add08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #652] @ 3adcc0 │ │ │ │ + ldr r0, [pc, #652] @ 3add0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #644] @ 3adcc4 │ │ │ │ + ldr r0, [pc, #644] @ 3add10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #636] @ 3adcc8 │ │ │ │ + ldr r0, [pc, #636] @ 3add14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #628] @ 3adccc │ │ │ │ + ldr r0, [pc, #628] @ 3add18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #620] @ 3adcd0 │ │ │ │ + ldr r0, [pc, #620] @ 3add1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #612] @ 3adcd4 │ │ │ │ + ldr r0, [pc, #612] @ 3add20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #604] @ 3adcd8 │ │ │ │ + ldr r0, [pc, #604] @ 3add24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #596] @ 3adcdc │ │ │ │ + ldr r0, [pc, #596] @ 3add28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #588] @ 3adce0 │ │ │ │ + ldr r0, [pc, #588] @ 3add2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #580] @ 3adce4 │ │ │ │ + ldr r0, [pc, #580] @ 3add30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #572] @ 3adce8 │ │ │ │ + ldr r0, [pc, #572] @ 3add34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #564] @ 3adcec │ │ │ │ + ldr r0, [pc, #564] @ 3add38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #556] @ 3adcf0 │ │ │ │ + ldr r0, [pc, #556] @ 3add3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #548] @ 3adcf4 │ │ │ │ + ldr r0, [pc, #548] @ 3add40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #540] @ 3adcf8 │ │ │ │ + ldr r0, [pc, #540] @ 3add44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #532] @ 3adcfc │ │ │ │ + ldr r0, [pc, #532] @ 3add48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #524] @ 3add00 │ │ │ │ + ldr r0, [pc, #524] @ 3add4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #516] @ 3add04 │ │ │ │ + ldr r0, [pc, #516] @ 3add50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #508] @ 3add08 │ │ │ │ + ldr r0, [pc, #508] @ 3add54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #500] @ 3add0c │ │ │ │ + ldr r0, [pc, #500] @ 3add58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #492] @ 3add10 │ │ │ │ + ldr r0, [pc, #492] @ 3add5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #484] @ 3add14 │ │ │ │ + ldr r0, [pc, #484] @ 3add60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #476] @ 3add18 │ │ │ │ + ldr r0, [pc, #476] @ 3add64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #468] @ 3add1c │ │ │ │ + ldr r0, [pc, #468] @ 3add68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #460] @ 3add20 │ │ │ │ + ldr r0, [pc, #460] @ 3add6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #452] @ 3add24 │ │ │ │ + ldr r0, [pc, #452] @ 3add70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #444] @ 3add28 │ │ │ │ + ldr r0, [pc, #444] @ 3add74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #436] @ 3add2c │ │ │ │ + ldr r0, [pc, #436] @ 3add78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #428] @ 3add30 │ │ │ │ + ldr r0, [pc, #428] @ 3add7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #420] @ 3add34 │ │ │ │ + ldr r0, [pc, #420] @ 3add80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #412] @ 3add38 │ │ │ │ + ldr r0, [pc, #412] @ 3add84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #404] @ 3add3c │ │ │ │ + ldr r0, [pc, #404] @ 3add88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #396] @ 3add40 │ │ │ │ + ldr r0, [pc, #396] @ 3add8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #388] @ 3add44 │ │ │ │ + ldr r0, [pc, #388] @ 3add90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #380] @ 3add48 │ │ │ │ + ldr r0, [pc, #380] @ 3add94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #372] @ 3add4c │ │ │ │ + ldr r0, [pc, #372] @ 3add98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #364] @ 3add50 │ │ │ │ + ldr r0, [pc, #364] @ 3add9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #356] @ 3add54 │ │ │ │ + ldr r0, [pc, #356] @ 3adda0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #348] @ 3add58 │ │ │ │ + ldr r0, [pc, #348] @ 3adda4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #340] @ 3add5c │ │ │ │ + ldr r0, [pc, #340] @ 3adda8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #332] @ 3add60 │ │ │ │ + ldr r0, [pc, #332] @ 3addac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #324] @ 3add64 │ │ │ │ + ldr r0, [pc, #324] @ 3addb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #316] @ 3add68 │ │ │ │ + ldr r0, [pc, #316] @ 3addb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #308] @ 3add6c │ │ │ │ + ldr r0, [pc, #308] @ 3addb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #300] @ 3add70 │ │ │ │ + ldr r0, [pc, #300] @ 3addbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #292] @ 3add74 │ │ │ │ + ldr r0, [pc, #292] @ 3addc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq fp, sp, r4, asr #13 │ │ │ │ - addseq fp, sp, ip, lsl #13 │ │ │ │ - addseq fp, sp, ip, asr r6 │ │ │ │ - addseq fp, sp, r0, lsr r6 │ │ │ │ - addseq fp, sp, r8, lsl #12 │ │ │ │ - @ instruction: 0x009db5dc │ │ │ │ - @ instruction: 0x009db5b8 │ │ │ │ - addseq fp, sp, r8, lsl #11 │ │ │ │ - addseq fp, sp, r0, ror #10 │ │ │ │ - addseq fp, sp, ip, lsr r5 │ │ │ │ - addseq fp, sp, r8, lsl #10 │ │ │ │ - @ instruction: 0x009db4dc │ │ │ │ - addseq fp, sp, r8, lsr #9 │ │ │ │ - addseq fp, sp, r4, ror r4 │ │ │ │ - addseq fp, sp, r8, asr #8 │ │ │ │ - addseq fp, sp, ip, lsl r4 │ │ │ │ - @ instruction: 0x009db3f4 │ │ │ │ - addseq fp, sp, ip, asr #7 │ │ │ │ - addseq fp, sp, r4, lsr #7 │ │ │ │ - addseq fp, sp, r0, ror r3 │ │ │ │ - addseq fp, sp, ip, lsr r3 │ │ │ │ - addseq fp, sp, r4, lsl #6 │ │ │ │ - addseq fp, sp, ip, asr #5 │ │ │ │ - addseq fp, sp, r4, lsr #5 │ │ │ │ - addseq fp, sp, r8, ror r2 │ │ │ │ - addseq fp, sp, r0, lsr r2 │ │ │ │ - addseq fp, sp, ip, lsl #4 │ │ │ │ - addseq fp, sp, r0, ror #3 │ │ │ │ - addseq fp, sp, ip, lsr #3 │ │ │ │ - addseq fp, sp, r4, ror r1 │ │ │ │ - addseq fp, sp, r4, asr r1 │ │ │ │ - addseq fp, sp, ip, lsr #2 │ │ │ │ - addseq fp, sp, r4, lsl #2 │ │ │ │ - ldrsbeq fp, [sp], ip │ │ │ │ - ldrheq fp, [sp], r4 │ │ │ │ - addseq fp, sp, ip, lsl #1 │ │ │ │ - addseq fp, sp, r4, rrx │ │ │ │ - addseq fp, sp, ip, lsr r0 │ │ │ │ - addseq fp, sp, r8, lsl r0 │ │ │ │ - @ instruction: 0x009daff8 │ │ │ │ - addseq sl, sp, ip, asr #31 │ │ │ │ - addseq sl, sp, r0, lsr #31 │ │ │ │ - addseq sl, sp, ip, ror pc │ │ │ │ - addseq sl, sp, r8, asr pc │ │ │ │ - addseq sl, sp, r4, lsr pc │ │ │ │ - addseq sl, sp, r0, lsl pc │ │ │ │ - addseq sl, sp, r8, ror #29 │ │ │ │ - addseq sl, sp, r8, asr #29 │ │ │ │ - addseq sl, sp, r8, lsr #29 │ │ │ │ - addseq sl, sp, r4, lsl #29 │ │ │ │ - addseq sl, sp, r4, ror #28 │ │ │ │ - addseq sl, sp, r0, asr #28 │ │ │ │ - addseq sl, sp, ip, lsl #28 │ │ │ │ - @ instruction: 0x009dadd4 │ │ │ │ - @ instruction: 0x009dadb0 │ │ │ │ - umullseq sl, sp, r0, sp │ │ │ │ - addseq sl, sp, r0, ror sp │ │ │ │ - addseq sl, sp, r0, asr #26 │ │ │ │ - addseq sl, sp, r0, lsl sp │ │ │ │ - addseq sl, sp, r0, ror #25 │ │ │ │ - addseq sl, sp, ip, lsr #25 │ │ │ │ - addseq sl, sp, r4, ror ip │ │ │ │ - addseq sl, sp, r4, asr #24 │ │ │ │ - addseq sl, sp, r4, lsl ip │ │ │ │ - @ instruction: 0x009dabdc │ │ │ │ - @ instruction: 0x009dabb0 │ │ │ │ - addseq sl, sp, ip, ror fp │ │ │ │ - addseq sl, sp, r8, asr fp │ │ │ │ - addseq sl, sp, ip, lsr fp │ │ │ │ - addseq sl, sp, ip, lsl fp │ │ │ │ - @ instruction: 0x009daafc │ │ │ │ - @ instruction: 0x009daadc │ │ │ │ - @ instruction: 0x009daabc │ │ │ │ + @ instruction: 0x009db6b8 │ │ │ │ + addseq fp, sp, r0, lsl #13 │ │ │ │ + addseq fp, sp, r0, asr r6 │ │ │ │ + addseq fp, sp, r4, lsr #12 │ │ │ │ + @ instruction: 0x009db5fc │ │ │ │ + @ instruction: 0x009db5d0 │ │ │ │ + addseq fp, sp, ip, lsr #11 │ │ │ │ + addseq fp, sp, ip, ror r5 │ │ │ │ + addseq fp, sp, r4, asr r5 │ │ │ │ + addseq fp, sp, r0, lsr r5 │ │ │ │ + @ instruction: 0x009db4fc │ │ │ │ + @ instruction: 0x009db4d0 │ │ │ │ + umullseq fp, sp, ip, r4 │ │ │ │ + addseq fp, sp, r8, ror #8 │ │ │ │ + addseq fp, sp, ip, lsr r4 │ │ │ │ + addseq fp, sp, r0, lsl r4 │ │ │ │ + addseq fp, sp, r8, ror #7 │ │ │ │ + addseq fp, sp, r0, asr #7 │ │ │ │ + umullseq fp, sp, r8, r3 │ │ │ │ + addseq fp, sp, r4, ror #6 │ │ │ │ + addseq fp, sp, r0, lsr r3 │ │ │ │ + @ instruction: 0x009db2f8 │ │ │ │ + addseq fp, sp, r0, asr #5 │ │ │ │ + umullseq fp, sp, r8, r2 │ │ │ │ + addseq fp, sp, ip, ror #4 │ │ │ │ + addseq fp, sp, r4, lsr #4 │ │ │ │ + addseq fp, sp, r0, lsl #4 │ │ │ │ + @ instruction: 0x009db1d4 │ │ │ │ + addseq fp, sp, r0, lsr #3 │ │ │ │ + addseq fp, sp, r8, ror #2 │ │ │ │ + addseq fp, sp, r8, asr #2 │ │ │ │ + addseq fp, sp, r0, lsr #2 │ │ │ │ + ldrsheq fp, [sp], r8 │ │ │ │ + ldrsbeq fp, [sp], r0 │ │ │ │ + addseq fp, sp, r8, lsr #1 │ │ │ │ + addseq fp, sp, r0, lsl #1 │ │ │ │ + addseq fp, sp, r8, asr r0 │ │ │ │ + addseq fp, sp, r0, lsr r0 │ │ │ │ + addseq fp, sp, ip │ │ │ │ + addseq sl, sp, ip, ror #31 │ │ │ │ + addseq sl, sp, r0, asr #31 │ │ │ │ + umullseq sl, sp, r4, pc @ │ │ │ │ + addseq sl, sp, r0, ror pc │ │ │ │ + addseq sl, sp, ip, asr #30 │ │ │ │ + addseq sl, sp, r8, lsr #30 │ │ │ │ + addseq sl, sp, r4, lsl #30 │ │ │ │ + @ instruction: 0x009daedc │ │ │ │ + @ instruction: 0x009daebc │ │ │ │ + umullseq sl, sp, ip, lr │ │ │ │ + addseq sl, sp, r8, ror lr │ │ │ │ + addseq sl, sp, r8, asr lr │ │ │ │ + addseq sl, sp, r4, lsr lr │ │ │ │ + addseq sl, sp, r0, lsl #28 │ │ │ │ + addseq sl, sp, r8, asr #27 │ │ │ │ + addseq sl, sp, r4, lsr #27 │ │ │ │ + addseq sl, sp, r4, lsl #27 │ │ │ │ + addseq sl, sp, r4, ror #26 │ │ │ │ + addseq sl, sp, r4, lsr sp │ │ │ │ + addseq sl, sp, r4, lsl #26 │ │ │ │ + @ instruction: 0x009dacd4 │ │ │ │ + addseq sl, sp, r0, lsr #25 │ │ │ │ + addseq sl, sp, r8, ror #24 │ │ │ │ + addseq sl, sp, r8, lsr ip │ │ │ │ + addseq sl, sp, r8, lsl #24 │ │ │ │ + @ instruction: 0x009dabd0 │ │ │ │ + addseq sl, sp, r4, lsr #23 │ │ │ │ + addseq sl, sp, r0, ror fp │ │ │ │ + addseq sl, sp, ip, asr #22 │ │ │ │ + addseq sl, sp, r0, lsr fp │ │ │ │ + addseq sl, sp, r0, lsl fp │ │ │ │ + @ instruction: 0x009daaf0 │ │ │ │ + @ instruction: 0x009daad0 │ │ │ │ + @ instruction: 0x009daab0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ - ldr ip, [pc, #4044] @ 3aed5c │ │ │ │ + ldr ip, [pc, #4044] @ 3aeda8 │ │ │ │ sub sp, sp, #16 │ │ │ │ cmp r1, ip │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - bhi 3ade44 │ │ │ │ - ldr r2, [pc, #4020] @ 3aed60 │ │ │ │ + bhi 3ade90 │ │ │ │ + ldr r2, [pc, #4020] @ 3aedac │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 3ae80c │ │ │ │ + bhi 3ae858 │ │ │ │ cmp r1, #3600 @ 0xe10 │ │ │ │ - bhi 3adf88 │ │ │ │ + bhi 3adfd4 │ │ │ │ cmp r1, #3472 @ 0xd90 │ │ │ │ - bcs 3b4dc4 │ │ │ │ - ldr r3, [pc, #3996] @ 3aed64 │ │ │ │ + bcs 3b4e10 │ │ │ │ + ldr r3, [pc, #3996] @ 3aedb0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae190 │ │ │ │ - ldr r3, [pc, #3988] @ 3aed68 │ │ │ │ + bhi 3ae1dc │ │ │ │ + ldr r3, [pc, #3988] @ 3aedb4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae2dc │ │ │ │ + bhi 3ae328 │ │ │ │ cmp r1, #796 @ 0x31c │ │ │ │ - bhi 3b61f8 │ │ │ │ + bhi 3b6244 │ │ │ │ cmp r1, #712 @ 0x2c8 │ │ │ │ - bcs 3ae4f4 │ │ │ │ + bcs 3ae540 │ │ │ │ cmp r1, #400 @ 0x190 │ │ │ │ - bhi 3b6f84 │ │ │ │ + bhi 3b6fd0 │ │ │ │ cmp r1, #384 @ 0x180 │ │ │ │ - bcs 3b88fc │ │ │ │ + bcs 3b8948 │ │ │ │ cmp r1, #296 @ 0x128 │ │ │ │ - bhi 3b926c │ │ │ │ + bhi 3b92b8 │ │ │ │ cmp r1, #272 @ 0x110 │ │ │ │ - bcs 3b91f0 │ │ │ │ + bcs 3b923c │ │ │ │ cmp r1, #0 │ │ │ │ - beq 3bb5e0 │ │ │ │ + beq 3bb62c │ │ │ │ sub r1, r1, #256 @ 0x100 │ │ │ │ lsl r3, r1, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #12 │ │ │ │ - bhi 3ae430 │ │ │ │ - ldr r3, [pc, #3904] @ 3aed6c │ │ │ │ + bhi 3ae47c │ │ │ │ + ldr r3, [pc, #3904] @ 3aedb8 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #12 │ │ │ │ - bhi 3ae430 │ │ │ │ + bhi 3ae47c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3876] @ 3aed70 │ │ │ │ + ldr r3, [pc, #3876] @ 3aedbc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3adeb4 │ │ │ │ + bhi 3adf00 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8ff8 │ │ │ │ - ldr r3, [pc, #3856] @ 3aed74 │ │ │ │ + bhi 3b9044 │ │ │ │ + ldr r3, [pc, #3856] @ 3aedc0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae048 │ │ │ │ + bhi 3ae094 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bbf30 │ │ │ │ - ldr r3, [pc, #3836] @ 3aed78 │ │ │ │ + bhi 3bbf7c │ │ │ │ + ldr r3, [pc, #3836] @ 3aedc4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b67a8 │ │ │ │ - ldr r3, [pc, #3828] @ 3aed7c │ │ │ │ + bhi 3b67f4 │ │ │ │ + ldr r3, [pc, #3828] @ 3aedc8 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3b6ee8 │ │ │ │ - ldr r3, [pc, #3820] @ 3aed80 │ │ │ │ + bls 3b6f34 │ │ │ │ + ldr r3, [pc, #3820] @ 3aedcc │ │ │ │ sub r1, r1, #5376 @ 0x1500 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #52 @ 0x34 │ │ │ │ cmp r1, #384 @ 0x180 │ │ │ │ - bhi 3ae430 │ │ │ │ + bhi 3ae47c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3784] @ 3aed84 │ │ │ │ + ldr r3, [pc, #3784] @ 3aedd0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae080 │ │ │ │ + bhi 3ae0cc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b9f4c │ │ │ │ - ldr r3, [pc, #3764] @ 3aed88 │ │ │ │ + bhi 3b9f98 │ │ │ │ + ldr r3, [pc, #3764] @ 3aedd4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae304 │ │ │ │ + bhi 3ae350 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bad9c │ │ │ │ - ldr r3, [pc, #3744] @ 3aed8c │ │ │ │ + bhi 3bade8 │ │ │ │ + ldr r3, [pc, #3744] @ 3aedd8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae620 │ │ │ │ + bhi 3ae66c │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b905c │ │ │ │ + bhi 3b90a8 │ │ │ │ sub r3, r3, #131 @ 0x83 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3b2724 │ │ │ │ - bhi 3ae9b0 │ │ │ │ + beq 3b2770 │ │ │ │ + bhi 3ae9fc │ │ │ │ cmp r1, #8320 @ 0x2080 │ │ │ │ - beq 3baea8 │ │ │ │ - bhi 3b8a50 │ │ │ │ + beq 3baef4 │ │ │ │ + bhi 3b8a9c │ │ │ │ sub r3, r3, #100 @ 0x64 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae430 │ │ │ │ + bhi 3ae47c │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3bbed0 │ │ │ │ + bls 3bbf1c │ │ │ │ sub r3, r1, #8256 @ 0x2040 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #4064] @ 3aef20 │ │ │ │ + ldr r2, [pc, #4064] @ 3aef6c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - beq 3b9e20 │ │ │ │ - ldr r2, [pc, #3640] @ 3aed90 │ │ │ │ + beq 3b9e6c │ │ │ │ + ldr r2, [pc, #3640] @ 3aeddc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3620] @ 3aed94 │ │ │ │ + ldr r2, [pc, #3620] @ 3aede0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3592] @ 3aed98 │ │ │ │ + ldr r2, [pc, #3592] @ 3aede4 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 3ae150 │ │ │ │ + bhi 3ae19c │ │ │ │ sub r2, r2, #93 @ 0x5d │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 3b6c48 │ │ │ │ - ldr r2, [pc, #3572] @ 3aed9c │ │ │ │ + bhi 3b6c94 │ │ │ │ + ldr r2, [pc, #3572] @ 3aede8 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 3b4800 │ │ │ │ + bhi 3b484c │ │ │ │ sub r2, r2, #21 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 3ae834 │ │ │ │ - ldr r3, [pc, #3552] @ 3aeda0 │ │ │ │ + bhi 3ae880 │ │ │ │ + ldr r3, [pc, #3552] @ 3aedec │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b71bc │ │ │ │ + bhi 3b7208 │ │ │ │ sub r3, r3, #41 @ 0x29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8b34 │ │ │ │ + bhi 3b8b80 │ │ │ │ cmp r1, #3728 @ 0xe90 │ │ │ │ - bhi 3b89bc │ │ │ │ + bhi 3b8a08 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b9d7c │ │ │ │ + bhi 3b9dc8 │ │ │ │ cmp r1, #3664 @ 0xe50 │ │ │ │ - bhi 3b9d34 │ │ │ │ + bhi 3b9d80 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b9cf4 │ │ │ │ + bhi 3b9d40 │ │ │ │ sub r3, r1, #3600 @ 0xe10 │ │ │ │ sub r3, r3, #4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3ae430 │ │ │ │ + bhi 3ae47c │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #3460] @ 3aeda4 │ │ │ │ + ldr r2, [pc, #3460] @ 3aedf0 │ │ │ │ tst r3, r2 │ │ │ │ - bne 3b4e00 │ │ │ │ - ldr r2, [pc, #3452] @ 3aeda8 │ │ │ │ + bne 3b4e4c │ │ │ │ + ldr r2, [pc, #3452] @ 3aedf4 │ │ │ │ tst r3, r2 │ │ │ │ - bne 3b4ea4 │ │ │ │ - ldr r2, [pc, #3444] @ 3aedac │ │ │ │ + bne 3b4ef0 │ │ │ │ + ldr r2, [pc, #3444] @ 3aedf8 │ │ │ │ tst r3, r2 │ │ │ │ - beq 3ae430 │ │ │ │ - ldr r2, [pc, #3436] @ 3aedb0 │ │ │ │ + beq 3ae47c │ │ │ │ + ldr r2, [pc, #3436] @ 3aedfc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae2a8 │ │ │ │ - ldr r3, [pc, #3428] @ 3aedb4 │ │ │ │ + b 3ae2f4 │ │ │ │ + ldr r3, [pc, #3428] @ 3aee00 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b0ad0 │ │ │ │ + bhi 3b0b1c │ │ │ │ cmp r1, #6912 @ 0x1b00 │ │ │ │ - bcc 3ae25c │ │ │ │ - ldr r3, [pc, #3412] @ 3aedb8 │ │ │ │ + bcc 3ae2a8 │ │ │ │ + ldr r3, [pc, #3412] @ 3aee04 │ │ │ │ sub r1, r1, #6912 @ 0x1b00 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #1016 @ 0x3f8 │ │ │ │ - bhi 3ae430 │ │ │ │ + bhi 3ae47c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3380] @ 3aedbc │ │ │ │ + ldr r3, [pc, #3380] @ 3aee08 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae3b0 │ │ │ │ + bhi 3ae3fc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b9f90 │ │ │ │ - ldr r3, [pc, #3360] @ 3aedc0 │ │ │ │ + bhi 3b9fdc │ │ │ │ + ldr r3, [pc, #3360] @ 3aee0c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae59c │ │ │ │ + bhi 3ae5e8 │ │ │ │ cmp r1, #14784 @ 0x39c0 │ │ │ │ - bcs 3ba580 │ │ │ │ + bcs 3ba5cc │ │ │ │ sub r3, r3, #256 @ 0x100 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b78a4 │ │ │ │ + bhi 3b78f0 │ │ │ │ cmp r1, #14528 @ 0x38c0 │ │ │ │ - bcs 3ba69c │ │ │ │ + bcs 3ba6e8 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8f3c │ │ │ │ + bhi 3b8f88 │ │ │ │ cmp r1, #14400 @ 0x3840 │ │ │ │ - bcs 3bab04 │ │ │ │ + bcs 3bab50 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3baad8 │ │ │ │ + bhi 3bab24 │ │ │ │ cmp r1, #14336 @ 0x3800 │ │ │ │ - bcs 3baab8 │ │ │ │ + bcs 3bab04 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3baa8c │ │ │ │ + bhi 3baad8 │ │ │ │ cmp r1, #14272 @ 0x37c0 │ │ │ │ - bcc 3ae430 │ │ │ │ + bcc 3ae47c │ │ │ │ sub r3, r1, #14272 @ 0x37c0 │ │ │ │ - ldr r2, [pc, #3260] @ 3aedc4 │ │ │ │ + ldr r2, [pc, #3260] @ 3aee10 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3ae430 │ │ │ │ - ldr r2, [pc, #3240] @ 3aedc8 │ │ │ │ + beq 3ae47c │ │ │ │ + ldr r2, [pc, #3240] @ 3aee14 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3220] @ 3aedcc │ │ │ │ + ldr r2, [pc, #3220] @ 3aee18 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3192] @ 3aedd0 │ │ │ │ + ldr r2, [pc, #3192] @ 3aee1c │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 3b6564 │ │ │ │ - ldr r2, [pc, #3184] @ 3aedd4 │ │ │ │ + bhi 3b65b0 │ │ │ │ + ldr r2, [pc, #3184] @ 3aee20 │ │ │ │ cmp r1, r2 │ │ │ │ - bls 3b8958 │ │ │ │ - ldr r3, [pc, #3176] @ 3aedd8 │ │ │ │ + bls 3b89a4 │ │ │ │ + ldr r3, [pc, #3176] @ 3aee24 │ │ │ │ sub r1, r1, #4544 @ 0x11c0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #52 @ 0x34 │ │ │ │ cmp r1, #292 @ 0x124 │ │ │ │ - bhi 3ae430 │ │ │ │ + bhi 3ae47c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3140] @ 3aeddc │ │ │ │ + ldr r3, [pc, #3140] @ 3aee28 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae694 │ │ │ │ + bhi 3ae6e0 │ │ │ │ cmp r1, #3072 @ 0xc00 │ │ │ │ - bcs 3bbbd8 │ │ │ │ + bcs 3bbc24 │ │ │ │ sub r3, r3, #252 @ 0xfc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b79fc │ │ │ │ + bhi 3b7a48 │ │ │ │ cmp r1, #2816 @ 0xb00 │ │ │ │ - bcs 3bb8bc │ │ │ │ + bcs 3bb908 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b908c │ │ │ │ + bhi 3b90d8 │ │ │ │ cmp r1, #2688 @ 0xa80 │ │ │ │ - bcs 3bb890 │ │ │ │ + bcs 3bb8dc │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bb858 │ │ │ │ + bhi 3bb8a4 │ │ │ │ cmp r1, #2624 @ 0xa40 │ │ │ │ - bcs 3bb824 │ │ │ │ + bcs 3bb870 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bb7ec │ │ │ │ + bhi 3bb838 │ │ │ │ cmp r1, #2560 @ 0xa00 │ │ │ │ - bcc 3ae430 │ │ │ │ + bcc 3ae47c │ │ │ │ sub r2, r1, #2560 @ 0xa00 │ │ │ │ - ldr r0, [pc, #3040] @ 3aede0 │ │ │ │ + ldr r0, [pc, #3040] @ 3aee2c │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov ip, #1 │ │ │ │ ands r0, r0, ip, lsl r2 │ │ │ │ - beq 3bed74 │ │ │ │ - ldr r2, [pc, #3020] @ 3aede4 │ │ │ │ + beq 3bedc0 │ │ │ │ + ldr r2, [pc, #3020] @ 3aee30 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, r5 │ │ │ │ str r5, [sp, #8] │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ - ldr r6, [pc, #2988] @ 3aede8 │ │ │ │ + ldr r6, [pc, #2988] @ 3aee34 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, r6 │ │ │ │ mov r8, r0 │ │ │ │ mov r9, r1 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ strd r8, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3ae44c │ │ │ │ - ldr r3, [pc, #2952] @ 3aedec │ │ │ │ + b 3ae498 │ │ │ │ + ldr r3, [pc, #2952] @ 3aee38 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3ae4c0 │ │ │ │ - ldr r3, [pc, #2944] @ 3aedf0 │ │ │ │ + bls 3ae50c │ │ │ │ + ldr r3, [pc, #2944] @ 3aee3c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b98f8 │ │ │ │ + bhi 3b9944 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3ae430 │ │ │ │ + bls 3ae47c │ │ │ │ sub r3, r1, #6592 @ 0x19c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2868] @ 3aedc4 │ │ │ │ + ldr r2, [pc, #2868] @ 3aee10 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3ae430 │ │ │ │ - ldr r2, [pc, #2892] @ 3aedf4 │ │ │ │ + beq 3ae47c │ │ │ │ + ldr r2, [pc, #2892] @ 3aee40 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3ae4a4 │ │ │ │ - ldr r2, [pc, #2864] @ 3aedf8 │ │ │ │ + bne 3ae4f0 │ │ │ │ + ldr r2, [pc, #2864] @ 3aee44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2840] @ 3aedfc │ │ │ │ + ldr r3, [pc, #2840] @ 3aee48 │ │ │ │ sub r1, r1, #1840 @ 0x730 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #4 │ │ │ │ cmp r1, #688 @ 0x2b0 │ │ │ │ - bhi 3ae430 │ │ │ │ + bhi 3ae47c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2804] @ 3aee00 │ │ │ │ + ldr r3, [pc, #2804] @ 3aee4c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae518 │ │ │ │ + bhi 3ae564 │ │ │ │ cmp r1, #13696 @ 0x3580 │ │ │ │ - bcs 3ba5a0 │ │ │ │ + bcs 3ba5ec │ │ │ │ sub r3, r3, #256 @ 0x100 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b78f8 │ │ │ │ + bhi 3b7944 │ │ │ │ cmp r1, #13440 @ 0x3480 │ │ │ │ - bcs 3b9ee4 │ │ │ │ + bcs 3b9f30 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8ebc │ │ │ │ + bhi 3b8f08 │ │ │ │ cmp r1, #13312 @ 0x3400 │ │ │ │ - bcs 3b9f70 │ │ │ │ + bcs 3b9fbc │ │ │ │ sub r3, r1, #13248 @ 0x33c0 │ │ │ │ sub r3, r3, #8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3ae430 │ │ │ │ + bhi 3ae47c │ │ │ │ mov r8, #1 │ │ │ │ lsl r1, r8, r3 │ │ │ │ - ldr r2, [pc, #2716] @ 3aee04 │ │ │ │ + ldr r2, [pc, #2716] @ 3aee50 │ │ │ │ and r2, r2, r1 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3badd4 │ │ │ │ + bne 3bae20 │ │ │ │ tst r1, #285212672 @ 0x11000000 │ │ │ │ - beq 3bafc0 │ │ │ │ - ldr r2, [pc, #2696] @ 3aee08 │ │ │ │ + beq 3bb00c │ │ │ │ + ldr r2, [pc, #2696] @ 3aee54 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2676] @ 3aee0c │ │ │ │ + ldr r2, [pc, #2676] @ 3aee58 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2648] @ 3aee10 │ │ │ │ + ldr r3, [pc, #2648] @ 3aee5c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae7a4 │ │ │ │ + bhi 3ae7f0 │ │ │ │ cmp r1, #15872 @ 0x3e00 │ │ │ │ - bcs 3baa00 │ │ │ │ + bcs 3baa4c │ │ │ │ sub r3, r3, #256 @ 0x100 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b77fc │ │ │ │ + bhi 3b7848 │ │ │ │ cmp r1, #15616 @ 0x3d00 │ │ │ │ - bcs 3b9e60 │ │ │ │ + bcs 3b9eac │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8dbc │ │ │ │ + bhi 3b8e08 │ │ │ │ cmp r1, #15488 @ 0x3c80 │ │ │ │ - bcs 3ba9e0 │ │ │ │ + bcs 3baa2c │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba9b4 │ │ │ │ + bhi 3baa00 │ │ │ │ cmp r1, #15424 @ 0x3c40 │ │ │ │ - bcs 3ba994 │ │ │ │ + bcs 3ba9e0 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba968 │ │ │ │ + bhi 3ba9b4 │ │ │ │ cmp r1, #15360 @ 0x3c00 │ │ │ │ - bcc 3ae430 │ │ │ │ + bcc 3ae47c │ │ │ │ sub r3, r1, #15360 @ 0x3c00 │ │ │ │ - ldr r2, [pc, #2468] @ 3aedc4 │ │ │ │ + ldr r2, [pc, #2468] @ 3aee10 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3ae118 │ │ │ │ - ldr r2, [pc, #2524] @ 3aee14 │ │ │ │ + bne 3ae164 │ │ │ │ + ldr r2, [pc, #2524] @ 3aee60 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, pc} │ │ │ │ - ldr r2, [pc, #2492] @ 3aee18 │ │ │ │ + ldr r2, [pc, #2492] @ 3aee64 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd5f0 │ │ │ │ - ldr r2, [pc, #2468] @ 3aee1c │ │ │ │ + bne 3bd63c │ │ │ │ + ldr r2, [pc, #2468] @ 3aee68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2452] @ 3aee20 │ │ │ │ + ldr r2, [pc, #2452] @ 3aee6c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - beq 3ae2c0 │ │ │ │ - ldr r2, [pc, #2424] @ 3aee24 │ │ │ │ + beq 3ae30c │ │ │ │ + ldr r2, [pc, #2424] @ 3aee70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r3, #197 @ 0xc5 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3bb64c │ │ │ │ - ldr r3, [pc, #2388] @ 3aee28 │ │ │ │ + bls 3bb698 │ │ │ │ + ldr r3, [pc, #2388] @ 3aee74 │ │ │ │ sub r1, r1, #6400 @ 0x1900 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #16 │ │ │ │ cmp r1, #196 @ 0xc4 │ │ │ │ - bhi 3ae430 │ │ │ │ + bhi 3ae47c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2352] @ 3aee2c │ │ │ │ + ldr r3, [pc, #2352] @ 3aee78 │ │ │ │ sub r1, r1, #712 @ 0x2c8 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #84 @ 0x54 │ │ │ │ - bhi 3ae430 │ │ │ │ + bhi 3ae47c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2320] @ 3aee30 │ │ │ │ + ldr r3, [pc, #2320] @ 3aee7c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b794c │ │ │ │ + bhi 3b7998 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba708 │ │ │ │ + bhi 3ba754 │ │ │ │ sub r3, r3, #99 @ 0x63 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8e3c │ │ │ │ + bhi 3b8e88 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b9ea0 │ │ │ │ + bhi 3b9eec │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba0dc │ │ │ │ + bhi 3ba128 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba0b8 │ │ │ │ + bhi 3ba104 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba090 │ │ │ │ + bhi 3ba0dc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3ae430 │ │ │ │ + bls 3ae47c │ │ │ │ sub r3, r1, #13696 @ 0x3580 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2108] @ 3aedc4 │ │ │ │ + ldr r2, [pc, #2108] @ 3aee10 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3ae118 │ │ │ │ - b 3ae430 │ │ │ │ - ldr r3, [pc, #2192] @ 3aee34 │ │ │ │ + bne 3ae164 │ │ │ │ + b 3ae47c │ │ │ │ + ldr r3, [pc, #2192] @ 3aee80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b79a4 │ │ │ │ + bhi 3b79f0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba72c │ │ │ │ + bhi 3ba778 │ │ │ │ sub r3, r3, #99 @ 0x63 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8d20 │ │ │ │ + bhi 3b8d6c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b9e3c │ │ │ │ + bhi 3b9e88 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba7c0 │ │ │ │ + bhi 3ba80c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba79c │ │ │ │ + bhi 3ba7e8 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba6e0 │ │ │ │ + bhi 3ba72c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3ae430 │ │ │ │ + bls 3ae47c │ │ │ │ sub r3, r1, #14784 @ 0x39c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1976] @ 3aedc4 │ │ │ │ + ldr r2, [pc, #1976] @ 3aee10 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3ae118 │ │ │ │ - b 3ae430 │ │ │ │ - ldr r3, [pc, #2064] @ 3aee38 │ │ │ │ + bne 3ae164 │ │ │ │ + b 3ae47c │ │ │ │ + ldr r3, [pc, #2064] @ 3aee84 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b77a8 │ │ │ │ + bhi 3b77f4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba60c │ │ │ │ + bhi 3ba658 │ │ │ │ cmp r1, #9088 @ 0x2380 │ │ │ │ - bhi 3af204 │ │ │ │ + bhi 3af250 │ │ │ │ sub r3, r3, #44 @ 0x2c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b93f4 │ │ │ │ + bhi 3b9440 │ │ │ │ cmp r1, #9024 @ 0x2340 │ │ │ │ - bhi 3ba858 │ │ │ │ + bhi 3ba8a4 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba834 │ │ │ │ + bhi 3ba880 │ │ │ │ cmp r1, #8960 @ 0x2300 │ │ │ │ - beq 3ae118 │ │ │ │ + beq 3ae164 │ │ │ │ sub r3, r1, #8960 @ 0x2300 │ │ │ │ sub r3, r3, #4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3ae430 │ │ │ │ - ldr r2, [pc, #1852] @ 3aedc4 │ │ │ │ + bhi 3ae47c │ │ │ │ + ldr r2, [pc, #1852] @ 3aee10 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3ae118 │ │ │ │ - b 3ae430 │ │ │ │ - ldr r3, [pc, #1952] @ 3aee3c │ │ │ │ + bne 3ae164 │ │ │ │ + b 3ae47c │ │ │ │ + ldr r3, [pc, #1952] @ 3aee88 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b7358 │ │ │ │ + bhi 3b73a4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b4e6c │ │ │ │ + bhi 3b4eb8 │ │ │ │ sub r3, r3, #99 @ 0x63 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b9124 │ │ │ │ + bhi 3b9170 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bbaf4 │ │ │ │ + bhi 3bbb40 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bbb0c │ │ │ │ + bhi 3bbb58 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bbb04 │ │ │ │ + bhi 3bbb50 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bbb5c │ │ │ │ + bhi 3bbba8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ subhi r3, r1, #3088 @ 0xc10 │ │ │ │ - bls 3ae430 │ │ │ │ + bls 3ae47c │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3ae210 │ │ │ │ - ldr r2, [pc, #1816] @ 3aee40 │ │ │ │ + bne 3ae25c │ │ │ │ + ldr r2, [pc, #1816] @ 3aee8c │ │ │ │ tst r3, r2 │ │ │ │ - bne 3bb940 │ │ │ │ - ldr r2, [pc, #1648] @ 3aeda4 │ │ │ │ + bne 3bb98c │ │ │ │ + ldr r2, [pc, #1648] @ 3aedf0 │ │ │ │ tst r3, r2 │ │ │ │ - beq 3ae430 │ │ │ │ - ldr r2, [pc, #1796] @ 3aee44 │ │ │ │ - ldr r8, [pc, #1796] @ 3aee48 │ │ │ │ + beq 3ae47c │ │ │ │ + ldr r2, [pc, #1796] @ 3aee90 │ │ │ │ + ldr r8, [pc, #1796] @ 3aee94 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1748] @ 3aee4c │ │ │ │ + ldr r2, [pc, #1748] @ 3aee98 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1700] @ 3aee50 │ │ │ │ + ldr r3, [pc, #1700] @ 3aee9c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b7850 │ │ │ │ + bhi 3b789c │ │ │ │ cmp r1, #16128 @ 0x3f00 │ │ │ │ - bcs 3ba630 │ │ │ │ + bcs 3ba67c │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8ca0 │ │ │ │ + bhi 3b8cec │ │ │ │ cmp r1, #16000 @ 0x3e80 │ │ │ │ - bcs 3bab6c │ │ │ │ + bcs 3babb8 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba8a4 │ │ │ │ + bhi 3ba8f0 │ │ │ │ cmp r1, #15936 @ 0x3e40 │ │ │ │ - bcs 3ba884 │ │ │ │ + bcs 3ba8d0 │ │ │ │ sub r3, r1, #15872 @ 0x3e00 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3ae430 │ │ │ │ - ldr r2, [pc, #1476] @ 3aedc4 │ │ │ │ + bhi 3ae47c │ │ │ │ + ldr r2, [pc, #1476] @ 3aee10 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3ae118 │ │ │ │ - b 3ae430 │ │ │ │ - ldr r3, [pc, #1600] @ 3aee54 │ │ │ │ + bne 3ae164 │ │ │ │ + b 3ae47c │ │ │ │ + ldr r3, [pc, #1600] @ 3aeea0 │ │ │ │ sub r1, r1, #4992 @ 0x1380 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #4 │ │ │ │ cmp r1, #48 @ 0x30 │ │ │ │ - bhi 3ae430 │ │ │ │ + bhi 3ae47c │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r2, r1, #4016 @ 0xfb0 │ │ │ │ sub r2, r2, #4 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov ip, #1 │ │ │ │ lsl r2, ip, r2 │ │ │ │ - ldr lr, [pc, #1540] @ 3aee58 │ │ │ │ + ldr lr, [pc, #1540] @ 3aeea4 │ │ │ │ tst r2, lr │ │ │ │ - bne 3b4840 │ │ │ │ - ldr lr, [pc, #1532] @ 3aee5c │ │ │ │ + bne 3b488c │ │ │ │ + ldr lr, [pc, #1532] @ 3aeea8 │ │ │ │ cmp r1, lr │ │ │ │ - beq 3bb9ac │ │ │ │ + beq 3bb9f8 │ │ │ │ tst r2, #1 │ │ │ │ - beq 3ae430 │ │ │ │ - ldr r2, [pc, #1516] @ 3aee60 │ │ │ │ + beq 3ae47c │ │ │ │ + ldr r2, [pc, #1516] @ 3aeeac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b6d54 │ │ │ │ + beq 3b6da0 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 3bda18 │ │ │ │ - ldr r2, [pc, #1476] @ 3aee64 │ │ │ │ + bne 3bda64 │ │ │ │ + ldr r2, [pc, #1476] @ 3aeeb0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1452] @ 3aee68 │ │ │ │ + ldr r2, [pc, #1452] @ 3aeeb4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1432] @ 3aee6c │ │ │ │ + ldr r2, [pc, #1432] @ 3aeeb8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1404] @ 3aee70 │ │ │ │ + ldr r2, [pc, #1404] @ 3aeebc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1384] @ 3aee74 │ │ │ │ + ldr r2, [pc, #1384] @ 3aeec0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1356] @ 3aee78 │ │ │ │ + ldr r2, [pc, #1356] @ 3aeec4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1336] @ 3aee7c │ │ │ │ + ldr r2, [pc, #1336] @ 3aeec8 │ │ │ │ lsl r3, r5, #20 │ │ │ │ add r2, pc, r2 │ │ │ │ lsr r3, r3, #20 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1312] @ 3aee80 │ │ │ │ + ldr r2, [pc, #1312] @ 3aeecc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - beq 3ae2c0 │ │ │ │ - b 3ae4a4 │ │ │ │ - ldr r2, [pc, #1280] @ 3aee84 │ │ │ │ + beq 3ae30c │ │ │ │ + b 3ae4f0 │ │ │ │ + ldr r2, [pc, #1280] @ 3aeed0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1264] @ 3aee88 │ │ │ │ + ldr r2, [pc, #1264] @ 3aeed4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-268435456 @ 0xf0000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1236] @ 3aee8c │ │ │ │ + ldr r3, [pc, #1236] @ 3aeed8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bbf8c │ │ │ │ + bhi 3bbfd8 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8fbc │ │ │ │ + bhi 3b9008 │ │ │ │ sub r3, r3, #39 @ 0x27 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b2710 │ │ │ │ + bhi 3b275c │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3ae430 │ │ │ │ + bls 3ae47c │ │ │ │ sub r3, r1, #8384 @ 0x20c0 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #1328] @ 3aef20 │ │ │ │ + ldr r2, [pc, #1328] @ 3aef6c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 3adf50 │ │ │ │ - ldr r3, [pc, #1160] @ 3aee90 │ │ │ │ + bne 3adf9c │ │ │ │ + ldr r3, [pc, #1160] @ 3aeedc │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3b9024 │ │ │ │ + beq 3b9070 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3ae430 │ │ │ │ - ldr r2, [pc, #1140] @ 3aee94 │ │ │ │ + bne 3ae47c │ │ │ │ + ldr r2, [pc, #1140] @ 3aeee0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1120] @ 3aee98 │ │ │ │ + ldr r2, [pc, #1120] @ 3aeee4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1092] @ 3aee9c │ │ │ │ - ldr r8, [pc, #1092] @ 3aeea0 │ │ │ │ + ldr r2, [pc, #1092] @ 3aeee8 │ │ │ │ + ldr r8, [pc, #1092] @ 3aeeec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1044] @ 3aeea4 │ │ │ │ + ldr r2, [pc, #1044] @ 3aeef0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #996] @ 3aeea8 │ │ │ │ + ldr r2, [pc, #996] @ 3aeef4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #976] @ 3aeeac │ │ │ │ + ldr r2, [pc, #976] @ 3aeef8 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #16646144 @ 0xfe0000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #944] @ 3aeeb0 │ │ │ │ + ldr r2, [pc, #944] @ 3aeefc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae2a8 │ │ │ │ - ldr r2, [pc, #936] @ 3aeeb4 │ │ │ │ + b 3ae2f4 │ │ │ │ + ldr r2, [pc, #936] @ 3aef00 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #916] @ 3aeeb8 │ │ │ │ + ldr r2, [pc, #916] @ 3aef04 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #884] @ 3aeebc │ │ │ │ + ldr r2, [pc, #884] @ 3aef08 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3bbfa4 │ │ │ │ - ldr r2, [pc, #856] @ 3aeec0 │ │ │ │ + bne 3bbff0 │ │ │ │ + ldr r2, [pc, #856] @ 3aef0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #840] @ 3aeec4 │ │ │ │ + ldr r2, [pc, #840] @ 3aef10 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #820] @ 3aeec8 │ │ │ │ + ldr r3, [pc, #820] @ 3aef14 │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3bfe4c │ │ │ │ + bhi 3bfe98 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #784] @ 3aeecc │ │ │ │ + ldr r2, [pc, #784] @ 3aef18 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #768] @ 3aeed0 │ │ │ │ + ldr r3, [pc, #768] @ 3aef1c │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bhi 3aebec │ │ │ │ + bhi 3aec38 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #736] @ 3aeed4 │ │ │ │ + ldr r2, [pc, #736] @ 3aef20 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #708] @ 3aeed8 │ │ │ │ + ldr r2, [pc, #708] @ 3aef24 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3bc05c │ │ │ │ + bhi 3bc0a8 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b516c │ │ │ │ - ldr r3, [pc, #672] @ 3aeedc │ │ │ │ + beq 3b51b8 │ │ │ │ + ldr r3, [pc, #672] @ 3aef28 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 3bfaf8 │ │ │ │ + bhi 3bfb44 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #640] @ 3aeee0 │ │ │ │ + ldr r2, [pc, #640] @ 3aef2c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 3bbcec │ │ │ │ - bhi 3bc904 │ │ │ │ + beq 3bbd38 │ │ │ │ + bhi 3bc950 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 3b516c │ │ │ │ - ldr r3, [pc, #596] @ 3aeee4 │ │ │ │ + bhi 3b51b8 │ │ │ │ + ldr r3, [pc, #596] @ 3aef30 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 3b317c │ │ │ │ + bhi 3b31c8 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #564] @ 3aeee8 │ │ │ │ + ldr r2, [pc, #564] @ 3aef34 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #560] @ 3aeefc │ │ │ │ + ldr r3, [pc, #560] @ 3aef48 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3be398 │ │ │ │ - bhi 3bc880 │ │ │ │ + beq 3be3e4 │ │ │ │ + bhi 3bc8cc │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 3bbce4 │ │ │ │ + bhi 3bbd30 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b516c │ │ │ │ - ldr r3, [pc, #512] @ 3aeeec │ │ │ │ + beq 3b51b8 │ │ │ │ + ldr r3, [pc, #512] @ 3aef38 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 3b516c │ │ │ │ + bhi 3b51b8 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #480] @ 3aeef0 │ │ │ │ + ldr r2, [pc, #480] @ 3aef3c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 3bbcec │ │ │ │ - bhi 3bc844 │ │ │ │ + beq 3bbd38 │ │ │ │ + bhi 3bc890 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 3b516c │ │ │ │ - ldr r3, [pc, #436] @ 3aeef4 │ │ │ │ + bhi 3b51b8 │ │ │ │ + ldr r3, [pc, #436] @ 3aef40 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 3b317c │ │ │ │ + bhi 3b31c8 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @ instruction: 0x000013b4 │ │ │ │ andeq r1, r0, r3, lsl #7 │ │ │ │ andeq r0, r0, r4, ror #19 │ │ │ │ andeq r0, r0, r3, lsr r7 │ │ │ │ - strdeq r0, [lr], r6 @ │ │ │ │ + strdeq r0, [lr], r2 @ │ │ │ │ andeq r2, r0, r0, lsr #32 │ │ │ │ @ instruction: 0x000018bc │ │ │ │ @ instruction: 0x000016b4 │ │ │ │ andeq r1, r0, r3, lsr r5 │ │ │ │ - adceq r0, lr, r4, lsr #5 │ │ │ │ + adceq r0, lr, r0, lsr #5 │ │ │ │ @ instruction: 0x000037bc │ │ │ │ andeq r3, r0, r4, asr #7 │ │ │ │ andeq r2, r0, r0, ror #2 │ │ │ │ - addseq r8, sl, r0, lsr #28 │ │ │ │ - addseq r1, ip, ip, lsr #6 │ │ │ │ + addseq r8, sl, r4, lsl lr │ │ │ │ + addseq r1, ip, r0, lsr #6 │ │ │ │ andeq r1, r0, r8, asr #2 │ │ │ │ andeq r0, r0, r8, asr #31 │ │ │ │ andeq r0, r0, ip, lsl pc │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andne r1, r0, r0 │ │ │ │ - addseq r8, sl, r8, lsr sp │ │ │ │ + addseq r8, sl, ip, lsr #26 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ - ldrdeq r0, [lr], r6 @ │ │ │ │ + ldrdeq r0, [lr], r2 @ │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - addseq r8, sl, r8, asr ip │ │ │ │ - addseq r1, ip, r4, ror #2 │ │ │ │ + addseq r8, sl, ip, asr #24 │ │ │ │ + addseq r1, ip, r8, asr r1 │ │ │ │ andeq r1, r0, r8, lsl r3 │ │ │ │ strdeq r1, [r0], -r3 │ │ │ │ - @ instruction: 0x00ae0abc │ │ │ │ + @ instruction: 0x00ae0ab8 │ │ │ │ andeq r0, r0, r8, lsl ip │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ - addseq r8, sl, r0, ror #22 │ │ │ │ - addseq r1, ip, r0, rrx │ │ │ │ + addseq r8, sl, r4, asr fp │ │ │ │ + addseq r1, ip, r4, asr r0 │ │ │ │ ldrdeq r1, [r0], -r4 │ │ │ │ strdeq r1, [r0], -ip │ │ │ │ - addseq r8, sl, r4, ror #31 │ │ │ │ - umullseq r8, sl, r0, fp │ │ │ │ - umlaleq r0, lr, r2, fp │ │ │ │ + @ instruction: 0x009a8fd8 │ │ │ │ + addseq r8, sl, r4, lsl #23 │ │ │ │ + adceq r0, lr, lr, lsl #23 │ │ │ │ muleq r0, ip, r5 │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ - addseq ip, lr, r4, lsl #13 │ │ │ │ - addseq r0, ip, r4, lsl #30 │ │ │ │ + addseq ip, lr, r8, ror r6 │ │ │ │ + @ instruction: 0x009c0ef8 │ │ │ │ andeq r3, r0, ip, lsl lr │ │ │ │ - addseq r1, sl, r4, asr r9 │ │ │ │ - addseq r8, sl, r8, ror r9 │ │ │ │ - addseq r1, ip, r8, lsr #30 │ │ │ │ - addseq r1, ip, r0, lsr pc │ │ │ │ - @ instruction: 0x009a89b4 │ │ │ │ - adceq r0, lr, r4, lsl #30 │ │ │ │ - adceq r1, lr, r6, rrx │ │ │ │ + addseq r1, sl, r8, asr #18 │ │ │ │ + addseq r8, sl, ip, ror #18 │ │ │ │ + addseq r1, ip, ip, lsl pc │ │ │ │ + addseq r1, ip, r4, lsr #30 │ │ │ │ + addseq r8, sl, r8, lsr #19 │ │ │ │ + adceq r0, lr, r0, lsl #30 │ │ │ │ + adceq r1, lr, r2, rrx │ │ │ │ @ instruction: 0x000036bc │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ andeq r2, r0, ip, lsr #7 │ │ │ │ andeq r0, r0, r8, lsr sp │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ - addseq r0, ip, r0, ror #22 │ │ │ │ - addseq r0, ip, r8, asr #22 │ │ │ │ - addseq r0, ip, ip, ror #7 │ │ │ │ + addseq r0, ip, r4, asr fp │ │ │ │ + addseq r0, ip, ip, lsr fp │ │ │ │ + addseq r0, ip, r0, ror #7 │ │ │ │ andeq r3, r0, ip, lsl pc │ │ │ │ - strdeq r0, [lr], r8 @ │ │ │ │ + strdeq r0, [lr], r4 @ │ │ │ │ andseq r1, r1, r0, lsl #2 │ │ │ │ @ instruction: 0x00000fb8 │ │ │ │ - addseq r8, sl, r0, ror #10 │ │ │ │ - addseq fp, lr, ip, ror #25 │ │ │ │ - addseq r8, sl, r8, lsl #11 │ │ │ │ - addseq r0, ip, r8, asr #19 │ │ │ │ - addseq r8, sl, ip, lsr r5 │ │ │ │ - umullseq r0, ip, r0, r9 │ │ │ │ - addseq r2, ip, ip, ror fp │ │ │ │ - addseq r0, ip, r8, asr r9 │ │ │ │ - addseq r8, sl, r8, lsr #18 │ │ │ │ - @ instruction: 0x009a83f4 │ │ │ │ - addseq r0, ip, r4, lsl #18 │ │ │ │ + addseq r8, sl, r4, asr r5 │ │ │ │ + addseq fp, lr, r0, ror #25 │ │ │ │ + addseq r8, sl, ip, ror r5 │ │ │ │ + @ instruction: 0x009c09bc │ │ │ │ + addseq r8, sl, r0, lsr r5 │ │ │ │ + addseq r0, ip, r4, lsl #19 │ │ │ │ + addseq r2, ip, r0, ror fp │ │ │ │ + addseq r0, ip, ip, asr #18 │ │ │ │ + addseq r8, sl, ip, lsl r9 │ │ │ │ + addseq r8, sl, r8, ror #7 │ │ │ │ + @ instruction: 0x009c08f8 │ │ │ │ andeq r2, r0, r0, lsr #2 │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ - addseq r8, sl, r8, asr r3 │ │ │ │ - addseq r0, ip, r4, ror #16 │ │ │ │ - addseq r2, ip, r8, lsr #32 │ │ │ │ - addseq r0, ip, r0, lsr r8 │ │ │ │ - addseq r2, ip, r4 │ │ │ │ - @ instruction: 0x009a82b4 │ │ │ │ - addseq r0, ip, r0, asr #15 │ │ │ │ - addseq r0, ip, r8, lsl #15 │ │ │ │ - addseq r0, ip, r8, ror #14 │ │ │ │ - addseq r0, ip, r8, ror r7 │ │ │ │ - addseq r0, ip, r8, ror r6 │ │ │ │ - addseq r8, sl, r4, lsl #11 │ │ │ │ - addseq r0, ip, r8, asr r6 │ │ │ │ - ldrdeq r0, [lr], r6 @ │ │ │ │ - @ instruction: 0x009a81bc │ │ │ │ - adceq r0, lr, sl, lsr #21 │ │ │ │ - addseq r5, r9, ip, asr #8 │ │ │ │ - addseq r8, sl, r4, ror #2 │ │ │ │ - adceq r0, lr, lr, lsr ip │ │ │ │ - addseq r8, sl, r8, lsl r1 │ │ │ │ - strdeq r0, [lr], r2 @ │ │ │ │ - addseq r8, sl, r4, asr #1 │ │ │ │ - @ instruction: 0x00ae0bba │ │ │ │ - addseq r8, sl, r8, rrx │ │ │ │ - adceq r0, lr, ip, lsl #23 │ │ │ │ - addseq r7, sl, ip, asr #24 │ │ │ │ + addseq r8, sl, ip, asr #6 │ │ │ │ + addseq r0, ip, r8, asr r8 │ │ │ │ + addseq r2, ip, ip, lsl r0 │ │ │ │ + addseq r0, ip, r4, lsr #16 │ │ │ │ + @ instruction: 0x009c1ff8 │ │ │ │ + addseq r8, sl, r8, lsr #5 │ │ │ │ + @ instruction: 0x009c07b4 │ │ │ │ + addseq r0, ip, ip, ror r7 │ │ │ │ + addseq r0, ip, ip, asr r7 │ │ │ │ + addseq r0, ip, ip, ror #14 │ │ │ │ + addseq r0, ip, ip, ror #12 │ │ │ │ + addseq r8, sl, r8, ror r5 │ │ │ │ + addseq r0, ip, ip, asr #12 │ │ │ │ + ldrdeq r0, [lr], r2 @ │ │ │ │ + @ instruction: 0x009a81b0 │ │ │ │ + adceq r0, lr, r6, lsr #21 │ │ │ │ + addseq r5, r9, r0, asr #8 │ │ │ │ + addseq r8, sl, r8, asr r1 │ │ │ │ + adceq r0, lr, sl, lsr ip │ │ │ │ + addseq r8, sl, ip, lsl #2 │ │ │ │ + adceq r0, lr, lr, ror #23 │ │ │ │ + ldrheq r8, [sl], r8 @ │ │ │ │ + @ instruction: 0x00ae0bb6 │ │ │ │ + addseq r8, sl, ip, asr r0 │ │ │ │ + adceq r0, lr, r8, lsl #23 │ │ │ │ + addseq r7, sl, r0, asr #24 │ │ │ │ andeq r4, r0, r1 │ │ │ │ - adceq r0, lr, ip, lsl #15 │ │ │ │ - @ instruction: 0x009a7bf0 │ │ │ │ - adceq r0, lr, r6, ror #14 │ │ │ │ - addseq r7, sl, r0, asr #23 │ │ │ │ - ldrheq r0, [ip], r0 @ │ │ │ │ + adceq r0, lr, r8, lsl #15 │ │ │ │ + addseq r7, sl, r4, ror #23 │ │ │ │ + adceq r0, lr, r2, ror #14 │ │ │ │ + @ instruction: 0x009a7bb4 │ │ │ │ + addseq r0, ip, r4, lsr #1 │ │ │ │ andeq r2, r0, r8, lsl #7 │ │ │ │ - addseq r7, sl, r0, asr fp │ │ │ │ - addseq r0, ip, r4, asr r0 │ │ │ │ + addseq r7, sl, r4, asr #22 │ │ │ │ + addseq r0, ip, r8, asr #32 │ │ │ │ tsteq r1, r1 │ │ │ │ - addseq lr, sl, ip, lsr #28 │ │ │ │ - addseq pc, fp, r4, ror #31 │ │ │ │ - addseq r0, ip, r8, ror #18 │ │ │ │ - addseq pc, fp, ip, lsr #31 │ │ │ │ - addseq r6, sp, r4, asr #14 │ │ │ │ - addseq r4, r9, r4, lsl #26 │ │ │ │ - addseq r6, sp, r0, lsr #12 │ │ │ │ - addseq pc, fp, r4, lsr pc @ │ │ │ │ - addseq r6, sp, r4, lsl #12 │ │ │ │ - umullseq r0, ip, r0, r5 │ │ │ │ - adceq r0, lr, r6, asr #10 │ │ │ │ - umullseq pc, fp, ip, r8 @ │ │ │ │ - adceq r0, lr, lr, lsr #10 │ │ │ │ - @ instruction: 0x009bf7bc │ │ │ │ - addseq pc, fp, ip, ror r7 @ │ │ │ │ - @ instruction: 0x00994bd4 │ │ │ │ - @ instruction: 0x009c15d8 │ │ │ │ - addseq pc, fp, ip, lsl #28 │ │ │ │ - @ instruction: 0x009c15bc │ │ │ │ - umullseq r7, sl, r4, sp │ │ │ │ - addseq r7, sl, r8, asr #18 │ │ │ │ - addseq pc, fp, ip, ror r6 @ │ │ │ │ - addseq lr, sl, ip, ror fp │ │ │ │ - addseq pc, fp, r8, lsr r7 @ │ │ │ │ - ldrdeq r0, [lr], sl @ │ │ │ │ - addseq r7, sl, ip, lsl #16 │ │ │ │ - addseq r7, sl, r0, lsl #16 │ │ │ │ - addseq sl, lr, r4, lsr fp │ │ │ │ - addseq r0, ip, ip, asr #16 │ │ │ │ - addseq r1, ip, r0, asr #22 │ │ │ │ - addseq pc, fp, r0, ror ip @ │ │ │ │ - addseq r0, ip, r8, lsl #13 │ │ │ │ - addseq pc, fp, r4, asr #9 │ │ │ │ - @ instruction: 0x009bfbf8 │ │ │ │ - @ instruction: 0x009ea9f0 │ │ │ │ - addseq pc, fp, r0, asr #23 │ │ │ │ - addseq sl, lr, ip, asr #19 │ │ │ │ - addseq r7, sl, r0, asr #14 │ │ │ │ - addseq sl, lr, r8, lsr #19 │ │ │ │ - umullseq sl, lr, r8, r9 │ │ │ │ - addseq r7, sl, r0, lsr #22 │ │ │ │ - @ instruction: 0x009a76d4 │ │ │ │ - addseq r6, sp, r8, asr #3 │ │ │ │ - addseq pc, fp, ip, ror #21 │ │ │ │ - @ instruction: 0x009a7ab4 │ │ │ │ - addseq r7, sl, r8, ror #12 │ │ │ │ - addseq r6, sp, r4, lsr #2 │ │ │ │ - addseq r7, sl, r4, lsr r6 │ │ │ │ - addseq r6, sp, r0, lsl #2 │ │ │ │ - addseq r7, sl, r0, lsl #12 │ │ │ │ - addseq r6, sp, r4, ror #1 │ │ │ │ - addseq pc, fp, r8, lsl sl @ │ │ │ │ - @ instruction: 0x009bf2bc │ │ │ │ - addseq r7, sl, r4, lsr #16 │ │ │ │ + addseq lr, sl, r0, lsr #28 │ │ │ │ + @ instruction: 0x009bffd8 │ │ │ │ + addseq r0, ip, ip, asr r9 │ │ │ │ + addseq pc, fp, r0, lsr #31 │ │ │ │ + addseq r6, sp, r8, lsr r7 │ │ │ │ + @ instruction: 0x00994cf8 │ │ │ │ + addseq r6, sp, r4, lsl r6 │ │ │ │ + addseq pc, fp, r8, lsr #30 │ │ │ │ + @ instruction: 0x009d65f8 │ │ │ │ + addseq r0, ip, r4, lsl #11 │ │ │ │ + adceq r0, lr, r2, asr #10 │ │ │ │ + umullseq pc, fp, r0, r8 @ │ │ │ │ + adceq r0, lr, sl, lsr #10 │ │ │ │ + @ instruction: 0x009bf7b0 │ │ │ │ + addseq pc, fp, r0, ror r7 @ │ │ │ │ + addseq r4, r9, r8, asr #23 │ │ │ │ + addseq r1, ip, ip, asr #11 │ │ │ │ + addseq pc, fp, r0, lsl #28 │ │ │ │ + @ instruction: 0x009c15b0 │ │ │ │ + addseq r7, sl, r8, lsl #27 │ │ │ │ + addseq r7, sl, ip, lsr r9 │ │ │ │ + addseq pc, fp, r0, ror r6 @ │ │ │ │ + addseq lr, sl, r0, ror fp │ │ │ │ + addseq pc, fp, ip, lsr #14 │ │ │ │ + ldrdeq r0, [lr], r6 @ │ │ │ │ addseq r7, sl, r0, lsl #16 │ │ │ │ - adceq r0, lr, r6, rrx │ │ │ │ - @ instruction: 0x009a74b8 │ │ │ │ + @ instruction: 0x009a77f4 │ │ │ │ + addseq sl, lr, r8, lsr #22 │ │ │ │ + addseq r0, ip, r0, asr #16 │ │ │ │ + addseq r1, ip, r4, lsr fp │ │ │ │ + addseq pc, fp, r4, ror #24 │ │ │ │ + addseq r0, ip, ip, ror r6 │ │ │ │ + @ instruction: 0x009bf4b8 │ │ │ │ + addseq pc, fp, ip, ror #23 │ │ │ │ + addseq sl, lr, r4, ror #19 │ │ │ │ + @ instruction: 0x009bfbb4 │ │ │ │ + addseq sl, lr, r0, asr #19 │ │ │ │ + addseq r7, sl, r4, lsr r7 │ │ │ │ + umullseq sl, lr, ip, r9 │ │ │ │ + addseq sl, lr, ip, lsl #19 │ │ │ │ + addseq r7, sl, r4, lsl fp │ │ │ │ + addseq r7, sl, r8, asr #13 │ │ │ │ + @ instruction: 0x009d61bc │ │ │ │ + addseq pc, fp, r0, ror #21 │ │ │ │ + addseq r7, sl, r8, lsr #21 │ │ │ │ + addseq r7, sl, ip, asr r6 │ │ │ │ + addseq r6, sp, r8, lsl r1 │ │ │ │ + addseq r7, sl, r8, lsr #12 │ │ │ │ + ldrsheq r6, [sp], r4 │ │ │ │ + @ instruction: 0x009a75f4 │ │ │ │ + ldrsbeq r6, [sp], r8 │ │ │ │ + addseq pc, fp, ip, lsl #20 │ │ │ │ + @ instruction: 0x009bf2b0 │ │ │ │ + addseq r7, sl, r8, lsl r8 │ │ │ │ + @ instruction: 0x009a77f4 │ │ │ │ + adceq r0, lr, r2, rrx │ │ │ │ + addseq r7, sl, ip, lsr #9 │ │ │ │ + addseq pc, fp, ip, lsr #4 │ │ │ │ addseq pc, fp, r8, lsr r2 @ │ │ │ │ - addseq pc, fp, r4, asr #4 │ │ │ │ - addseq pc, fp, r8, lsr r9 @ │ │ │ │ - addseq r0, ip, r4, lsr #5 │ │ │ │ - @ instruction: 0x009bf8fc │ │ │ │ - addseq r0, ip, r0, ror #18 │ │ │ │ - addseq r7, sl, ip, ror r4 │ │ │ │ - addseq sl, lr, r4, lsr pc │ │ │ │ + addseq pc, fp, ip, lsr #18 │ │ │ │ + umullseq r0, ip, r8, r2 │ │ │ │ + @ instruction: 0x009bf8f0 │ │ │ │ + addseq r0, ip, r4, asr r9 │ │ │ │ + addseq r7, sl, r0, ror r4 │ │ │ │ addseq sl, lr, r8, lsr #30 │ │ │ │ - addseq r0, ip, ip, lsl #18 │ │ │ │ - addseq r7, sl, r4, lsl r4 │ │ │ │ - addseq sl, lr, ip, lsl #30 │ │ │ │ - addseq sl, lr, r0, asr #29 │ │ │ │ - @ instruction: 0x009c08b4 │ │ │ │ - addseq r7, sl, ip, lsr #7 │ │ │ │ - @ instruction: 0x009eaeb8 │ │ │ │ + addseq sl, lr, ip, lsl pc │ │ │ │ + addseq r0, ip, r0, lsl #18 │ │ │ │ + addseq r7, sl, r8, lsl #8 │ │ │ │ + addseq sl, lr, r0, lsl #30 │ │ │ │ + @ instruction: 0x009eaeb4 │ │ │ │ + addseq r0, ip, r8, lsr #17 │ │ │ │ + addseq r7, sl, r0, lsr #7 │ │ │ │ + addseq sl, lr, ip, lsr #29 │ │ │ │ + addseq sl, lr, ip, asr #28 │ │ │ │ + addseq r0, ip, r0, asr r8 │ │ │ │ + addseq r7, sl, r8, lsr r3 │ │ │ │ addseq sl, lr, r8, asr lr │ │ │ │ - addseq r0, ip, ip, asr r8 │ │ │ │ - addseq r7, sl, r4, asr #6 │ │ │ │ - addseq sl, lr, r4, ror #28 │ │ │ │ - @ instruction: 0x009eadf0 │ │ │ │ - addseq r0, ip, r4, lsl #16 │ │ │ │ - @ instruction: 0x009a72dc │ │ │ │ - addseq sl, lr, r0, lsl lr │ │ │ │ - addseq sl, lr, r8, lsl #27 │ │ │ │ - addseq r0, ip, ip, lsr #15 │ │ │ │ - addseq r7, sl, r4, ror r2 │ │ │ │ - @ instruction: 0x009eadbc │ │ │ │ - addseq sl, lr, r0, lsr #26 │ │ │ │ - addseq r0, ip, r4, asr r7 │ │ │ │ - addseq r7, sl, ip, lsl #4 │ │ │ │ - addseq sl, lr, r8, ror #26 │ │ │ │ - @ instruction: 0x009eacb8 │ │ │ │ - @ instruction: 0x009c06fc │ │ │ │ - addseq r7, sl, r4, lsr #3 │ │ │ │ + addseq sl, lr, r4, ror #27 │ │ │ │ + @ instruction: 0x009c07f8 │ │ │ │ + @ instruction: 0x009a72d0 │ │ │ │ + addseq sl, lr, r4, lsl #28 │ │ │ │ + addseq sl, lr, ip, ror sp │ │ │ │ + addseq r0, ip, r0, lsr #15 │ │ │ │ + addseq r7, sl, r8, ror #4 │ │ │ │ + @ instruction: 0x009eadb0 │ │ │ │ addseq sl, lr, r4, lsl sp │ │ │ │ - addseq sl, lr, r0, asr ip │ │ │ │ - addseq r7, sl, r4, ror r0 │ │ │ │ - adceq pc, sp, r2, asr #24 │ │ │ │ - addseq r7, sl, ip, lsr #32 │ │ │ │ - adceq pc, sp, r0, lsl ip @ │ │ │ │ - addseq r6, sl, ip, ror #31 │ │ │ │ - adceq pc, sp, r0, ror #23 │ │ │ │ - addseq r6, sl, ip, lsr #31 │ │ │ │ - @ instruction: 0x00adfbb0 │ │ │ │ - @ instruction: 0x009bf8d8 │ │ │ │ - addseq pc, fp, ip, ror r4 @ │ │ │ │ - @ instruction: 0x009bf8b0 │ │ │ │ - addseq r6, sl, r0, lsl #30 │ │ │ │ - addseq pc, fp, r0, ror sp @ │ │ │ │ - addseq pc, fp, r8, lsl sp @ │ │ │ │ - @ instruction: 0x009bf3d0 │ │ │ │ - @ instruction: 0x009bfcfc │ │ │ │ - addseq pc, fp, r4, lsr #6 │ │ │ │ - @ instruction: 0x009ea9b8 │ │ │ │ - addseq pc, fp, r4, ror r3 @ │ │ │ │ + addseq r0, ip, r8, asr #14 │ │ │ │ + addseq r7, sl, r0, lsl #4 │ │ │ │ + addseq sl, lr, ip, asr sp │ │ │ │ + addseq sl, lr, ip, lsr #25 │ │ │ │ + @ instruction: 0x009c06f0 │ │ │ │ + umullseq r7, sl, r8, r1 │ │ │ │ + addseq sl, lr, r8, lsl #26 │ │ │ │ + addseq sl, lr, r4, asr #24 │ │ │ │ + addseq r7, sl, r8, rrx │ │ │ │ + adceq pc, sp, lr, lsr ip @ │ │ │ │ + addseq r7, sl, r0, lsr #32 │ │ │ │ + adceq pc, sp, ip, lsl #24 │ │ │ │ + addseq r6, sl, r0, ror #31 │ │ │ │ + ldrdeq pc, [sp], ip @ │ │ │ │ + addseq r6, sl, r0, lsr #31 │ │ │ │ + adceq pc, sp, ip, lsr #23 │ │ │ │ + addseq pc, fp, ip, asr #17 │ │ │ │ + addseq pc, fp, r0, ror r4 @ │ │ │ │ + addseq pc, fp, r4, lsr #17 │ │ │ │ + @ instruction: 0x009a6ef4 │ │ │ │ + addseq pc, fp, r4, ror #26 │ │ │ │ + addseq pc, fp, ip, lsl #26 │ │ │ │ + addseq pc, fp, r4, asr #7 │ │ │ │ + @ instruction: 0x009bfcf0 │ │ │ │ + addseq pc, fp, r8, lsl r3 @ │ │ │ │ addseq sl, lr, ip, lsr #19 │ │ │ │ + addseq pc, fp, r8, ror #6 │ │ │ │ + addseq sl, lr, r0, lsr #19 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - @ instruction: 0x009beab4 │ │ │ │ - addseq lr, fp, ip, lsl #21 │ │ │ │ - addseq pc, fp, ip, ror ip @ │ │ │ │ - umullseq r0, ip, ip, lr │ │ │ │ - addseq pc, fp, r0, asr ip @ │ │ │ │ + addseq lr, fp, r8, lsr #21 │ │ │ │ + addseq lr, fp, r0, lsl #21 │ │ │ │ + addseq pc, fp, r0, ror ip @ │ │ │ │ + umullseq r0, ip, r0, lr │ │ │ │ + addseq pc, fp, r4, asr #24 │ │ │ │ @ instruction: 0x003fffff │ │ │ │ - addseq pc, fp, r8, ror #4 │ │ │ │ - addseq r7, sl, r8, lsl #1 │ │ │ │ - addseq pc, fp, r0, lsr r2 @ │ │ │ │ - addseq pc, fp, r0, lsl fp @ │ │ │ │ - addseq pc, fp, r8, lsl #4 │ │ │ │ - addseq lr, fp, r4, asr fp │ │ │ │ - addseq lr, fp, r4, lsr fp │ │ │ │ - ldr r2, [pc, #-564] @ 3aeef8 │ │ │ │ + addseq pc, fp, ip, asr r2 @ │ │ │ │ + addseq r7, sl, ip, ror r0 │ │ │ │ + addseq pc, fp, r4, lsr #4 │ │ │ │ + addseq pc, fp, r4, lsl #22 │ │ │ │ + @ instruction: 0x009bf1fc │ │ │ │ + addseq lr, fp, r8, asr #22 │ │ │ │ + addseq lr, fp, r8, lsr #22 │ │ │ │ + ldr r2, [pc, #-564] @ 3aef44 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-584] @ 3aeefc │ │ │ │ + ldr r3, [pc, #-584] @ 3aef48 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3be398 │ │ │ │ - bhi 3bc8c8 │ │ │ │ + beq 3be3e4 │ │ │ │ + bhi 3bc914 │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 3bbce4 │ │ │ │ + bhi 3bbd30 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b516c │ │ │ │ - ldr r3, [pc, #-612] @ 3aef00 │ │ │ │ + beq 3b51b8 │ │ │ │ + ldr r3, [pc, #-612] @ 3aef4c │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 3b516c │ │ │ │ + bhi 3b51b8 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-644] @ 3aef04 │ │ │ │ + ldr r2, [pc, #-644] @ 3aef50 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3bbd08 │ │ │ │ + bhi 3bbd54 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b516c │ │ │ │ - ldr r3, [pc, #-680] @ 3aef08 │ │ │ │ + beq 3b51b8 │ │ │ │ + ldr r3, [pc, #-680] @ 3aef54 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 3bfaf8 │ │ │ │ + bhi 3bfb44 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-712] @ 3aef0c │ │ │ │ + ldr r2, [pc, #-712] @ 3aef58 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-732] @ 3aef10 │ │ │ │ + ldr r2, [pc, #-732] @ 3aef5c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-760] @ 3aef14 │ │ │ │ + ldr r3, [pc, #-760] @ 3aef60 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3af1cc │ │ │ │ + beq 3af218 │ │ │ │ add r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3b4840 │ │ │ │ + beq 3b488c │ │ │ │ sub r3, r3, #8 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3ae430 │ │ │ │ - ldr r2, [pc, #-792] @ 3aef18 │ │ │ │ + bne 3ae47c │ │ │ │ + ldr r2, [pc, #-792] @ 3aef64 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-812] @ 3aef1c │ │ │ │ + ldr r2, [pc, #-812] @ 3aef68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3440 @ 0xd70 │ │ │ │ sub r3, r3, #4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 3ae430 │ │ │ │ - ldr r2, [pc, #-864] @ 3aef20 │ │ │ │ + bhi 3ae47c │ │ │ │ + ldr r2, [pc, #-864] @ 3aef6c │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 3ae118 │ │ │ │ + bne 3ae164 │ │ │ │ cmp r3, #8 │ │ │ │ - beq 3bb904 │ │ │ │ + beq 3bb950 │ │ │ │ cmp r3, #4 │ │ │ │ - bne 3ae430 │ │ │ │ - ldr r2, [pc, #-892] @ 3aef24 │ │ │ │ + bne 3ae47c │ │ │ │ + ldr r2, [pc, #-892] @ 3aef70 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-912] @ 3aef28 │ │ │ │ + ldr r2, [pc, #-912] @ 3aef74 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-940] @ 3aef2c │ │ │ │ + ldr r2, [pc, #-940] @ 3aef78 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-960] @ 3aef30 │ │ │ │ + ldr r2, [pc, #-960] @ 3aef7c │ │ │ │ lsl r3, r5, #18 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #18 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-992] @ 3aef34 │ │ │ │ + ldr r2, [pc, #-992] @ 3aef80 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3bd71c │ │ │ │ + beq 3bd768 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3bd700 │ │ │ │ - ldr r2, [pc, #-1028] @ 3aef38 │ │ │ │ + beq 3bd74c │ │ │ │ + ldr r2, [pc, #-1028] @ 3aef84 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1056] @ 3aef3c │ │ │ │ - ldr r8, [pc, #-1056] @ 3aef40 │ │ │ │ + ldr r2, [pc, #-1056] @ 3aef88 │ │ │ │ + ldr r8, [pc, #-1056] @ 3aef8c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ add r8, pc, r8 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1096] @ 3aef44 │ │ │ │ + ldr r2, [pc, #-1096] @ 3aef90 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-696] @ 3af0ec │ │ │ │ + ldr r3, [pc, #-696] @ 3af138 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1140] @ 3aef48 │ │ │ │ + ldr r2, [pc, #-1140] @ 3aef94 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1160] @ 3aef4c │ │ │ │ + ldr r3, [pc, #-1160] @ 3aef98 │ │ │ │ lsr r5, r5, #24 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #15 │ │ │ │ - bhi 3b4490 │ │ │ │ + bhi 3b44dc │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1196] @ 3aef50 │ │ │ │ + ldr r2, [pc, #-1196] @ 3aef9c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1212] @ 3aef54 │ │ │ │ + ldr r3, [pc, #-1212] @ 3aefa0 │ │ │ │ and r8, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3bfc80 │ │ │ │ + bhi 3bfccc │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1248] @ 3aef58 │ │ │ │ + ldr r2, [pc, #-1248] @ 3aefa4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae2a8 │ │ │ │ - ldr r2, [pc, #-1256] @ 3aef5c │ │ │ │ + b 3ae2f4 │ │ │ │ + ldr r2, [pc, #-1256] @ 3aefa8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3bdb00 │ │ │ │ + beq 3bdb4c │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3bdae4 │ │ │ │ - ldr r2, [pc, #-1292] @ 3aef60 │ │ │ │ + beq 3bdb30 │ │ │ │ + ldr r2, [pc, #-1292] @ 3aefac │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1320] @ 3aef64 │ │ │ │ - ldr r8, [pc, #-1320] @ 3aef68 │ │ │ │ + ldr r2, [pc, #-1320] @ 3aefb0 │ │ │ │ + ldr r8, [pc, #-1320] @ 3aefb4 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1360] @ 3aef6c │ │ │ │ + ldr r2, [pc, #-1360] @ 3aefb8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1412] @ 3aef70 │ │ │ │ + ldr r2, [pc, #-1412] @ 3aefbc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bccbc │ │ │ │ - ldr r2, [pc, #-1436] @ 3aef74 │ │ │ │ + bne 3bcd08 │ │ │ │ + ldr r2, [pc, #-1436] @ 3aefc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1452] @ 3aef78 │ │ │ │ + ldr r2, [pc, #-1452] @ 3aefc4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3b2190 │ │ │ │ - ldr r2, [pc, #-1480] @ 3aef7c │ │ │ │ + bne 3b21dc │ │ │ │ + ldr r2, [pc, #-1480] @ 3aefc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1504] @ 3aef80 │ │ │ │ + ldr r2, [pc, #-1504] @ 3aefcc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1520] @ 3aef84 │ │ │ │ + ldr r3, [pc, #-1520] @ 3aefd0 │ │ │ │ and r8, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3bfd88 │ │ │ │ + bhi 3bfdd4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1556] @ 3aef88 │ │ │ │ + ldr r2, [pc, #-1556] @ 3aefd4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3bd82c │ │ │ │ + beq 3bd878 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 3b516c │ │ │ │ - ldr r2, [pc, #-1588] @ 3aef8c │ │ │ │ + bne 3b51b8 │ │ │ │ + ldr r2, [pc, #-1588] @ 3aefd8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1612] @ 3aef90 │ │ │ │ + ldr r2, [pc, #-1612] @ 3aefdc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3be150 │ │ │ │ + beq 3be19c │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3bdecc │ │ │ │ + beq 3bdf18 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3be3f0 │ │ │ │ - ldr r2, [pc, #-1656] @ 3aef94 │ │ │ │ + beq 3be43c │ │ │ │ + ldr r2, [pc, #-1656] @ 3aefe0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1680] @ 3aef98 │ │ │ │ - ldr r8, [pc, #-1680] @ 3aef9c │ │ │ │ + ldr r2, [pc, #-1680] @ 3aefe4 │ │ │ │ + ldr r8, [pc, #-1680] @ 3aefe8 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #7 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1720] @ 3aefa0 │ │ │ │ + ldr r2, [pc, #-1720] @ 3aefec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1412] @ 3af0ec │ │ │ │ + ldr r3, [pc, #-1412] @ 3af138 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #4 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1772] @ 3aefa4 │ │ │ │ + ldr r2, [pc, #-1772] @ 3aeff0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1788] @ 3aefa8 │ │ │ │ + ldr r2, [pc, #-1788] @ 3aeff4 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1820] @ 3aefac │ │ │ │ + ldr r2, [pc, #-1820] @ 3aeff8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1836] @ 3aefb0 │ │ │ │ + ldr r2, [pc, #-1836] @ 3aeffc │ │ │ │ lsl r3, r5, #20 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #20 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1860] @ 3aefb4 │ │ │ │ + ldr r2, [pc, #-1860] @ 3af000 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3bd864 │ │ │ │ - ldr r2, [pc, #-1888] @ 3aefb8 │ │ │ │ + bne 3bd8b0 │ │ │ │ + ldr r2, [pc, #-1888] @ 3af004 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1904] @ 3aefbc │ │ │ │ + ldr r2, [pc, #-1904] @ 3af008 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 3bd848 │ │ │ │ - ldr r2, [pc, #-1932] @ 3aefc0 │ │ │ │ + bne 3bd894 │ │ │ │ + ldr r2, [pc, #-1932] @ 3af00c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1956] @ 3aefc4 │ │ │ │ + ldr r2, [pc, #-1956] @ 3af010 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd814 │ │ │ │ - ldr r2, [pc, #-1980] @ 3aefc8 │ │ │ │ + bne 3bd860 │ │ │ │ + ldr r2, [pc, #-1980] @ 3af014 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1996] @ 3aefcc │ │ │ │ + ldr r2, [pc, #-1996] @ 3af018 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2016] @ 3aefd0 │ │ │ │ + ldr r2, [pc, #-2016] @ 3af01c │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #-16777216 @ 0xff000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2048] @ 3aefd4 │ │ │ │ + ldr r2, [pc, #-2048] @ 3af020 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd8ac │ │ │ │ - ldr r2, [pc, #-2072] @ 3aefd8 │ │ │ │ + bne 3bd8f8 │ │ │ │ + ldr r2, [pc, #-2072] @ 3af024 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2088] @ 3aefdc │ │ │ │ + ldr r2, [pc, #-2088] @ 3af028 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bd894 │ │ │ │ - ldr r2, [pc, #-2116] @ 3aefe0 │ │ │ │ + bne 3bd8e0 │ │ │ │ + ldr r2, [pc, #-2116] @ 3af02c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2132] @ 3aefe4 │ │ │ │ + ldr r2, [pc, #-2132] @ 3af030 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3bd87c │ │ │ │ - ldr r2, [pc, #-2160] @ 3aefe8 │ │ │ │ + bne 3bd8c8 │ │ │ │ + ldr r2, [pc, #-2160] @ 3af034 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2176] @ 3aefec │ │ │ │ + ldr r2, [pc, #-2176] @ 3af038 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2196] @ 3aeff0 │ │ │ │ + ldr r2, [pc, #-2196] @ 3af03c │ │ │ │ lsr r3, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #15 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2228] @ 3aeff4 │ │ │ │ + ldr r2, [pc, #-2228] @ 3af040 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3bbfc0 │ │ │ │ - ldr r2, [pc, #-2256] @ 3aeff8 │ │ │ │ + bne 3bc00c │ │ │ │ + ldr r2, [pc, #-2256] @ 3af044 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2272] @ 3aeffc │ │ │ │ + ldr r2, [pc, #-2272] @ 3af048 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2292] @ 3af000 │ │ │ │ + ldr r3, [pc, #-2292] @ 3af04c │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3bfe68 │ │ │ │ + bhi 3bfeb4 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2328] @ 3af004 │ │ │ │ + ldr r2, [pc, #-2328] @ 3af050 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bda38 │ │ │ │ - ldr r2, [pc, #-2352] @ 3af008 │ │ │ │ + bne 3bda84 │ │ │ │ + ldr r2, [pc, #-2352] @ 3af054 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2368] @ 3af00c │ │ │ │ + ldr r2, [pc, #-2368] @ 3af058 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2388] @ 3af010 │ │ │ │ + ldr r2, [pc, #-2388] @ 3af05c │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2420] @ 3af014 │ │ │ │ + ldr r2, [pc, #-2420] @ 3af060 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2440] @ 3af018 │ │ │ │ + ldr r2, [pc, #-2440] @ 3af064 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2468] @ 3af01c │ │ │ │ + ldr r2, [pc, #-2468] @ 3af068 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd3ac │ │ │ │ - ldr r2, [pc, #-2492] @ 3af020 │ │ │ │ + bne 3bd3f8 │ │ │ │ + ldr r2, [pc, #-2492] @ 3af06c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2508] @ 3af024 │ │ │ │ + ldr r2, [pc, #-2508] @ 3af070 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3bd394 │ │ │ │ - ldr r2, [pc, #-2536] @ 3af028 │ │ │ │ + bne 3bd3e0 │ │ │ │ + ldr r2, [pc, #-2536] @ 3af074 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2552] @ 3af02c │ │ │ │ + ldr r2, [pc, #-2552] @ 3af078 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bd37c │ │ │ │ - ldr r2, [pc, #-2580] @ 3af030 │ │ │ │ + bne 3bd3c8 │ │ │ │ + ldr r2, [pc, #-2580] @ 3af07c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2596] @ 3af034 │ │ │ │ + ldr r2, [pc, #-2596] @ 3af080 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3bd364 │ │ │ │ - ldr r2, [pc, #-2624] @ 3af038 │ │ │ │ + bne 3bd3b0 │ │ │ │ + ldr r2, [pc, #-2624] @ 3af084 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2640] @ 3af03c │ │ │ │ + ldr r2, [pc, #-2640] @ 3af088 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3bd34c │ │ │ │ - ldr r2, [pc, #-2668] @ 3af040 │ │ │ │ + bne 3bd398 │ │ │ │ + ldr r2, [pc, #-2668] @ 3af08c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2684] @ 3af044 │ │ │ │ + ldr r2, [pc, #-2684] @ 3af090 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 3bd334 │ │ │ │ - ldr r2, [pc, #-2712] @ 3af048 │ │ │ │ + bne 3bd380 │ │ │ │ + ldr r2, [pc, #-2712] @ 3af094 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2728] @ 3af04c │ │ │ │ + ldr r2, [pc, #-2728] @ 3af098 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3bd31c │ │ │ │ - ldr r2, [pc, #-2756] @ 3af050 │ │ │ │ + bne 3bd368 │ │ │ │ + ldr r2, [pc, #-2756] @ 3af09c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2772] @ 3af054 │ │ │ │ + ldr r2, [pc, #-2772] @ 3af0a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8192 @ 0x2000 │ │ │ │ - bne 3bd304 │ │ │ │ - ldr r2, [pc, #-2800] @ 3af058 │ │ │ │ + bne 3bd350 │ │ │ │ + ldr r2, [pc, #-2800] @ 3af0a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2816] @ 3af05c │ │ │ │ + ldr r2, [pc, #-2816] @ 3af0a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3bd2ec │ │ │ │ - ldr r2, [pc, #-2844] @ 3af060 │ │ │ │ + bne 3bd338 │ │ │ │ + ldr r2, [pc, #-2844] @ 3af0ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2860] @ 3af064 │ │ │ │ + ldr r2, [pc, #-2860] @ 3af0b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #131072 @ 0x20000 │ │ │ │ - bne 3bd2d4 │ │ │ │ - ldr r2, [pc, #-2888] @ 3af068 │ │ │ │ + bne 3bd320 │ │ │ │ + ldr r2, [pc, #-2888] @ 3af0b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2904] @ 3af06c │ │ │ │ + ldr r2, [pc, #-2904] @ 3af0b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 3bd2bc │ │ │ │ - ldr r2, [pc, #-2932] @ 3af070 │ │ │ │ + bne 3bd308 │ │ │ │ + ldr r2, [pc, #-2932] @ 3af0bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2948] @ 3af074 │ │ │ │ + ldr r2, [pc, #-2948] @ 3af0c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2097152 @ 0x200000 │ │ │ │ - bne 3bd2a4 │ │ │ │ - ldr r2, [pc, #-2976] @ 3af078 │ │ │ │ + bne 3bd2f0 │ │ │ │ + ldr r2, [pc, #-2976] @ 3af0c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2992] @ 3af07c │ │ │ │ + ldr r2, [pc, #-2992] @ 3af0c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 3bd28c │ │ │ │ - ldr r2, [pc, #-3020] @ 3af080 │ │ │ │ + bne 3bd2d8 │ │ │ │ + ldr r2, [pc, #-3020] @ 3af0cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3036] @ 3af084 │ │ │ │ + ldr r2, [pc, #-3036] @ 3af0d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #33554432 @ 0x2000000 │ │ │ │ - bne 3bd274 │ │ │ │ - ldr r2, [pc, #-3064] @ 3af088 │ │ │ │ + bne 3bd2c0 │ │ │ │ + ldr r2, [pc, #-3064] @ 3af0d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3080] @ 3af08c │ │ │ │ + ldr r2, [pc, #-3080] @ 3af0d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - bne 3bd25c │ │ │ │ - ldr r2, [pc, #-3108] @ 3af090 │ │ │ │ + bne 3bd2a8 │ │ │ │ + ldr r2, [pc, #-3108] @ 3af0dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3124] @ 3af094 │ │ │ │ + ldr r2, [pc, #-3124] @ 3af0e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #536870912 @ 0x20000000 │ │ │ │ - bne 3bd240 │ │ │ │ - ldr r2, [pc, #-3152] @ 3af098 │ │ │ │ + bne 3bd28c │ │ │ │ + ldr r2, [pc, #-3152] @ 3af0e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3176] @ 3af09c │ │ │ │ + ldr r2, [pc, #-3176] @ 3af0e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bc08c │ │ │ │ + bhi 3bc0d8 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b516c │ │ │ │ - ldr r3, [pc, #-3208] @ 3af0a0 │ │ │ │ + beq 3b51b8 │ │ │ │ + ldr r3, [pc, #-3208] @ 3af0ec │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3bfde0 │ │ │ │ + bhi 3bfe2c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3240] @ 3af0a4 │ │ │ │ + ldr r2, [pc, #-3240] @ 3af0f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bc97c │ │ │ │ - ldr r3, [pc, #-3264] @ 3af0a8 │ │ │ │ + bhi 3bc9c8 │ │ │ │ + ldr r3, [pc, #-3264] @ 3af0f4 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3bbcec │ │ │ │ + bhi 3bbd38 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3296] @ 3af0ac │ │ │ │ + ldr r2, [pc, #-3296] @ 3af0f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bc7cc │ │ │ │ - ldr r3, [pc, #-3320] @ 3af0b0 │ │ │ │ + bhi 3bc818 │ │ │ │ + ldr r3, [pc, #-3320] @ 3af0fc │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3bbcec │ │ │ │ + bhi 3bbd38 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3352] @ 3af0b4 │ │ │ │ + ldr r2, [pc, #-3352] @ 3af100 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bc808 │ │ │ │ - ldr r3, [pc, #-3376] @ 3af0b8 │ │ │ │ + bhi 3bc854 │ │ │ │ + ldr r3, [pc, #-3376] @ 3af104 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3bbcec │ │ │ │ + bhi 3bbd38 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3408] @ 3af0bc │ │ │ │ - ldr r8, [pc, #-3408] @ 3af0c0 │ │ │ │ + ldr r2, [pc, #-3408] @ 3af108 │ │ │ │ + ldr r8, [pc, #-3408] @ 3af10c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3456] @ 3af0c4 │ │ │ │ + ldr r2, [pc, #-3456] @ 3af110 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3504] @ 3af0c8 │ │ │ │ + ldr r2, [pc, #-3504] @ 3af114 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd90c │ │ │ │ - ldr r2, [pc, #-3532] @ 3af0cc │ │ │ │ + bne 3bd958 │ │ │ │ + ldr r2, [pc, #-3532] @ 3af118 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3556] @ 3af0d0 │ │ │ │ + ldr r2, [pc, #-3556] @ 3af11c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3576] @ 3af0d4 │ │ │ │ + ldr r2, [pc, #-3576] @ 3af120 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3600] @ 3af0d8 │ │ │ │ + ldr r2, [pc, #-3600] @ 3af124 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3bda50 │ │ │ │ - ldr r2, [pc, #-3628] @ 3af0dc │ │ │ │ + bne 3bda9c │ │ │ │ + ldr r2, [pc, #-3628] @ 3af128 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3652] @ 3af0e0 │ │ │ │ - ldr r8, [pc, #-3652] @ 3af0e4 │ │ │ │ + ldr r2, [pc, #-3652] @ 3af12c │ │ │ │ + ldr r8, [pc, #-3652] @ 3af130 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3696] @ 3af0e8 │ │ │ │ + ldr r2, [pc, #-3696] @ 3af134 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3716] @ 3af0ec │ │ │ │ + ldr r3, [pc, #-3716] @ 3af138 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3744] @ 3af0f0 │ │ │ │ + ldr r2, [pc, #-3744] @ 3af13c │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3b9c74 │ │ │ │ + beq 3b9cc0 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3b9c58 │ │ │ │ + beq 3b9ca4 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3b918c │ │ │ │ - ldr r2, [pc, #-3796] @ 3af0f4 │ │ │ │ + bne 3b91d8 │ │ │ │ + ldr r2, [pc, #-3796] @ 3af140 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3820] @ 3af0f8 │ │ │ │ + ldr r2, [pc, #-3820] @ 3af144 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3b93dc │ │ │ │ - ldr r2, [pc, #-3848] @ 3af0fc │ │ │ │ + bne 3b9428 │ │ │ │ + ldr r2, [pc, #-3848] @ 3af148 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3864] @ 3af100 │ │ │ │ + ldr r2, [pc, #-3864] @ 3af14c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3884] @ 3af104 │ │ │ │ - ldr r2, [pc, #-3884] @ 3af108 │ │ │ │ + ldr r3, [pc, #-3884] @ 3af150 │ │ │ │ + ldr r2, [pc, #-3884] @ 3af154 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3912] @ 3af10c │ │ │ │ + ldr r2, [pc, #-3912] @ 3af158 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3932] @ 3af110 │ │ │ │ + ldr r2, [pc, #-3932] @ 3af15c │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #16646144 @ 0xfe0000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3964] @ 3af114 │ │ │ │ - ldr r8, [pc, #-3964] @ 3af118 │ │ │ │ + ldr r2, [pc, #-3964] @ 3af160 │ │ │ │ + ldr r8, [pc, #-3964] @ 3af164 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4008] @ 3af11c │ │ │ │ + ldr r2, [pc, #-4008] @ 3af168 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #4 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4052] @ 3af120 │ │ │ │ + ldr r2, [pc, #-4052] @ 3af16c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4020] @ 3b10d8 │ │ │ │ + ldr r2, [pc, #4020] @ 3b1124 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #10 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3976] @ 3b10dc │ │ │ │ + ldr r2, [pc, #3976] @ 3b1128 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #13 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3932] @ 3b10e0 │ │ │ │ + ldr r2, [pc, #3932] @ 3b112c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3888] @ 3b10e4 │ │ │ │ + ldr r2, [pc, #3888] @ 3b1130 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #19 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3844] @ 3b10e8 │ │ │ │ + ldr r2, [pc, #3844] @ 3b1134 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #22 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3800] @ 3b10ec │ │ │ │ + ldr r2, [pc, #3800] @ 3b1138 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #25 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3748] @ 3b10f0 │ │ │ │ - ldr r8, [pc, #3748] @ 3b10f4 │ │ │ │ + ldr r2, [pc, #3748] @ 3b113c │ │ │ │ + ldr r8, [pc, #3748] @ 3b1140 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3700] @ 3b10f8 │ │ │ │ + ldr r2, [pc, #3700] @ 3b1144 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3680] @ 3b10fc │ │ │ │ + ldr r3, [pc, #3680] @ 3b1148 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3660] @ 3b1100 │ │ │ │ + ldr r2, [pc, #3660] @ 3b114c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3640] @ 3b1104 │ │ │ │ + ldr r3, [pc, #3640] @ 3b1150 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3bfba0 │ │ │ │ + bhi 3bfbec │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3608] @ 3b1108 │ │ │ │ - ldr r8, [pc, #3608] @ 3b110c │ │ │ │ + ldr r2, [pc, #3608] @ 3b1154 │ │ │ │ + ldr r8, [pc, #3608] @ 3b1158 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3560] @ 3b1110 │ │ │ │ + ldr r2, [pc, #3560] @ 3b115c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3516] @ 3b10fc │ │ │ │ + ldr r3, [pc, #3516] @ 3b1148 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3516] @ 3b1114 │ │ │ │ + ldr r2, [pc, #3516] @ 3b1160 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3496] @ 3b1118 │ │ │ │ + ldr r3, [pc, #3496] @ 3b1164 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3bfba0 │ │ │ │ + bhi 3bfbec │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3464] @ 3b111c │ │ │ │ + ldr r2, [pc, #3464] @ 3b1168 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd624 │ │ │ │ - ldr r2, [pc, #3436] @ 3b1120 │ │ │ │ + bne 3bd670 │ │ │ │ + ldr r2, [pc, #3436] @ 3b116c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3420] @ 3b1124 │ │ │ │ + ldr r2, [pc, #3420] @ 3b1170 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3bd608 │ │ │ │ - ldr r2, [pc, #3392] @ 3b1128 │ │ │ │ + bne 3bd654 │ │ │ │ + ldr r2, [pc, #3392] @ 3b1174 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3368] @ 3b112c │ │ │ │ + ldr r2, [pc, #3368] @ 3b1178 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3be5ac │ │ │ │ + beq 3be5f8 │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3be594 │ │ │ │ + beq 3be5e0 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3be634 │ │ │ │ - ldr r2, [pc, #3320] @ 3b1130 │ │ │ │ + bne 3be680 │ │ │ │ + ldr r2, [pc, #3320] @ 3b117c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3304] @ 3b1134 │ │ │ │ + ldr r2, [pc, #3304] @ 3b1180 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3bcd20 │ │ │ │ - ldr r2, [pc, #3276] @ 3b1138 │ │ │ │ + bne 3bcd6c │ │ │ │ + ldr r2, [pc, #3276] @ 3b1184 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3260] @ 3b113c │ │ │ │ + ldr r2, [pc, #3260] @ 3b1188 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3bcd38 │ │ │ │ - ldr r2, [pc, #3232] @ 3b1140 │ │ │ │ + bne 3bcd84 │ │ │ │ + ldr r2, [pc, #3232] @ 3b118c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3208] @ 3b1144 │ │ │ │ + ldr r2, [pc, #3208] @ 3b1190 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3188] @ 3b1148 │ │ │ │ + ldr r3, [pc, #3188] @ 3b1194 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #12 │ │ │ │ - bhi 3bfbc0 │ │ │ │ + bhi 3bfc0c │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3156] @ 3b114c │ │ │ │ + ldr r2, [pc, #3156] @ 3b1198 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3136] @ 3b1150 │ │ │ │ + ldr r2, [pc, #3136] @ 3b119c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-268435456 @ 0xf0000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3108] @ 3b1154 │ │ │ │ + ldr r2, [pc, #3108] @ 3b11a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bcf84 │ │ │ │ - ldr r2, [pc, #3080] @ 3b1158 │ │ │ │ + bne 3bcfd0 │ │ │ │ + ldr r2, [pc, #3080] @ 3b11a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3064] @ 3b115c │ │ │ │ + ldr r2, [pc, #3064] @ 3b11a8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae48c │ │ │ │ - ldr r2, [pc, #3056] @ 3b1160 │ │ │ │ + b 3ae4d8 │ │ │ │ + ldr r2, [pc, #3056] @ 3b11ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bcbb0 │ │ │ │ - ldr r2, [pc, #3028] @ 3b1164 │ │ │ │ + bne 3bcbfc │ │ │ │ + ldr r2, [pc, #3028] @ 3b11b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3012] @ 3b1168 │ │ │ │ + ldr r2, [pc, #3012] @ 3b11b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2992] @ 3b116c │ │ │ │ + ldr r2, [pc, #2992] @ 3b11b8 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2960] @ 3b1170 │ │ │ │ + ldr r2, [pc, #2960] @ 3b11bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2940] @ 3b1174 │ │ │ │ + ldr r2, [pc, #2940] @ 3b11c0 │ │ │ │ lsl r3, r5, #20 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #20 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2908] @ 3b1178 │ │ │ │ - ldr r8, [pc, #2908] @ 3b117c │ │ │ │ + ldr r2, [pc, #2908] @ 3b11c4 │ │ │ │ + ldr r8, [pc, #2908] @ 3b11c8 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2864] @ 3b1180 │ │ │ │ + ldr r2, [pc, #2864] @ 3b11cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2820] @ 3b1184 │ │ │ │ + ldr r2, [pc, #2820] @ 3b11d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2776] @ 3b1188 │ │ │ │ + ldr r2, [pc, #2776] @ 3b11d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2728] @ 3b118c │ │ │ │ - ldr r8, [pc, #2728] @ 3b1190 │ │ │ │ + ldr r2, [pc, #2728] @ 3b11d8 │ │ │ │ + ldr r8, [pc, #2728] @ 3b11dc │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ bic r3, r5, #-1073741824 @ 0xc0000000 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2684] @ 3b1194 │ │ │ │ + ldr r2, [pc, #2684] @ 3b11e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #30 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2636] @ 3b1198 │ │ │ │ + ldr r2, [pc, #2636] @ 3b11e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3bdc90 │ │ │ │ + beq 3bdcdc │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3bdc74 │ │ │ │ + beq 3bdcc0 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3bdc54 │ │ │ │ - ldr r2, [pc, #2588] @ 3b119c │ │ │ │ + bne 3bdca0 │ │ │ │ + ldr r2, [pc, #2588] @ 3b11e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2564] @ 3b11a0 │ │ │ │ + ldr r2, [pc, #2564] @ 3b11ec │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3aff94 │ │ │ │ - ldr r2, [pc, #2552] @ 3b11a4 │ │ │ │ + b 3affe0 │ │ │ │ + ldr r2, [pc, #2552] @ 3b11f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bbdc4 │ │ │ │ + bhi 3bbe10 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b516c │ │ │ │ - ldr r3, [pc, #2516] @ 3b11a8 │ │ │ │ + beq 3b51b8 │ │ │ │ + ldr r3, [pc, #2516] @ 3b11f4 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3bfde0 │ │ │ │ + bhi 3bfe2c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2484] @ 3b11ac │ │ │ │ + ldr r2, [pc, #2484] @ 3b11f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3bbca8 │ │ │ │ + beq 3bbcf4 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3b23d8 │ │ │ │ + beq 3b2424 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 3b516c │ │ │ │ - ldr r2, [pc, #2440] @ 3b11b0 │ │ │ │ + bne 3b51b8 │ │ │ │ + ldr r2, [pc, #2440] @ 3b11fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2416] @ 3b11b4 │ │ │ │ + ldr r2, [pc, #2416] @ 3b1200 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bc02c │ │ │ │ + bhi 3bc078 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b516c │ │ │ │ - ldr r3, [pc, #2380] @ 3b11b8 │ │ │ │ + beq 3b51b8 │ │ │ │ + ldr r3, [pc, #2380] @ 3b1204 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3bfde0 │ │ │ │ + bhi 3bfe2c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2348] @ 3b11bc │ │ │ │ + ldr r2, [pc, #2348] @ 3b1208 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3aff94 │ │ │ │ - ldr r2, [pc, #2336] @ 3b11c0 │ │ │ │ + b 3affe0 │ │ │ │ + ldr r2, [pc, #2336] @ 3b120c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3bdcc8 │ │ │ │ + beq 3bdd14 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3bdcac │ │ │ │ + beq 3bdcf8 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 3b516c │ │ │ │ - ldr r2, [pc, #2292] @ 3b11c4 │ │ │ │ + bne 3b51b8 │ │ │ │ + ldr r2, [pc, #2292] @ 3b1210 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2268] @ 3b11c8 │ │ │ │ + ldr r2, [pc, #2268] @ 3b1214 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bcfe4 │ │ │ │ - ldr r2, [pc, #2240] @ 3b11cc │ │ │ │ + bne 3bd030 │ │ │ │ + ldr r2, [pc, #2240] @ 3b1218 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2224] @ 3b11d0 │ │ │ │ + ldr r2, [pc, #2224] @ 3b121c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bcfcc │ │ │ │ - ldr r2, [pc, #2196] @ 3b11d4 │ │ │ │ + bne 3bd018 │ │ │ │ + ldr r2, [pc, #2196] @ 3b1220 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2180] @ 3b11d8 │ │ │ │ + ldr r2, [pc, #2180] @ 3b1224 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3bcfb4 │ │ │ │ - ldr r2, [pc, #2152] @ 3b11dc │ │ │ │ + bne 3bd000 │ │ │ │ + ldr r2, [pc, #2152] @ 3b1228 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2136] @ 3b11e0 │ │ │ │ + ldr r2, [pc, #2136] @ 3b122c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3bcf9c │ │ │ │ - ldr r2, [pc, #2108] @ 3b11e4 │ │ │ │ + bne 3bcfe8 │ │ │ │ + ldr r2, [pc, #2108] @ 3b1230 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2092] @ 3b11e8 │ │ │ │ + ldr r2, [pc, #2092] @ 3b1234 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2796] @ 3b14c0 │ │ │ │ - ldr r2, [pc, #2068] @ 3b11ec │ │ │ │ + ldr r3, [pc, #2796] @ 3b150c │ │ │ │ + ldr r2, [pc, #2068] @ 3b1238 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #5 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2048] @ 3b11f0 │ │ │ │ + ldr r2, [pc, #2048] @ 3b123c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - beq 3ae2c0 │ │ │ │ - b 3ae4a4 │ │ │ │ - ldr r2, [pc, #2016] @ 3b11f4 │ │ │ │ + beq 3ae30c │ │ │ │ + b 3ae4f0 │ │ │ │ + ldr r2, [pc, #2016] @ 3b1240 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #7424 @ 0x1d00 │ │ │ │ - beq 3be710 │ │ │ │ - bhi 3bdbf4 │ │ │ │ + beq 3be75c │ │ │ │ + bhi 3bdc40 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3be6f4 │ │ │ │ + beq 3be740 │ │ │ │ cmp r5, #2 │ │ │ │ - bne 3b516c │ │ │ │ - ldr r2, [pc, #1968] @ 3b11f8 │ │ │ │ + bne 3b51b8 │ │ │ │ + ldr r2, [pc, #1968] @ 3b1244 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #7936 @ 0x1f00 │ │ │ │ - bcc 3ae430 │ │ │ │ + bcc 3ae47c │ │ │ │ sub r3, r1, #7936 @ 0x1f00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #1916] @ 3b11fc │ │ │ │ + ldr r2, [pc, #1916] @ 3b1248 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3b0b4c │ │ │ │ - ldr r2, [pc, #1904] @ 3b1200 │ │ │ │ + bne 3b0b98 │ │ │ │ + ldr r2, [pc, #1904] @ 3b124c │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3ae430 │ │ │ │ - ldr r2, [pc, #1892] @ 3b1204 │ │ │ │ + beq 3ae47c │ │ │ │ + ldr r2, [pc, #1892] @ 3b1250 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1872] @ 3b1208 │ │ │ │ + ldr r2, [pc, #1872] @ 3b1254 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1844] @ 3b120c │ │ │ │ + ldr r3, [pc, #1844] @ 3b1258 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8d60 │ │ │ │ + bhi 3b8dac │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bba9c │ │ │ │ + bhi 3bbae8 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bbab0 │ │ │ │ + bhi 3bbafc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b98e4 │ │ │ │ + bhi 3b9930 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3b0a5c │ │ │ │ + bls 3b0aa8 │ │ │ │ sub r3, r1, #7936 @ 0x1f00 │ │ │ │ sub r3, r3, #28 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3ae430 │ │ │ │ + bhi 3ae47c │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #1736] @ 3b11fc │ │ │ │ + ldr r2, [pc, #1736] @ 3b1248 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3b0a98 │ │ │ │ - ldr r2, [pc, #1740] @ 3b1210 │ │ │ │ + bne 3b0ae4 │ │ │ │ + ldr r2, [pc, #1740] @ 3b125c │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3ae430 │ │ │ │ - ldr r2, [pc, #1728] @ 3b1214 │ │ │ │ + beq 3ae47c │ │ │ │ + ldr r2, [pc, #1728] @ 3b1260 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1708] @ 3b1218 │ │ │ │ + ldr r2, [pc, #1708] @ 3b1264 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1680] @ 3b121c │ │ │ │ + ldr r2, [pc, #1680] @ 3b1268 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1660] @ 3b1220 │ │ │ │ + ldr r2, [pc, #1660] @ 3b126c │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1628] @ 3b1224 │ │ │ │ + ldr r2, [pc, #1628] @ 3b1270 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1612] @ 3b1228 │ │ │ │ + ldr r2, [pc, #1612] @ 3b1274 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1580] @ 3b122c │ │ │ │ + ldr r2, [pc, #1580] @ 3b1278 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1564] @ 3b1230 │ │ │ │ + ldr r2, [pc, #1564] @ 3b127c │ │ │ │ lsl r3, r5, #17 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #17 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1532] @ 3b1234 │ │ │ │ + ldr r2, [pc, #1532] @ 3b1280 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1512] @ 3b1238 │ │ │ │ + ldr r2, [pc, #1512] @ 3b1284 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1480] @ 3b123c │ │ │ │ + ldr r2, [pc, #1480] @ 3b1288 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3be424 │ │ │ │ + beq 3be470 │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3be40c │ │ │ │ + beq 3be458 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3bdc38 │ │ │ │ - ldr r2, [pc, #1432] @ 3b1240 │ │ │ │ + bne 3bdc84 │ │ │ │ + ldr r2, [pc, #1432] @ 3b128c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1416] @ 3b1244 │ │ │ │ + ldr r2, [pc, #1416] @ 3b1290 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3bce18 │ │ │ │ - ldr r2, [pc, #1388] @ 3b1248 │ │ │ │ + bne 3bce64 │ │ │ │ + ldr r2, [pc, #1388] @ 3b1294 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1372] @ 3b124c │ │ │ │ + ldr r2, [pc, #1372] @ 3b1298 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3bce00 │ │ │ │ - ldr r2, [pc, #1344] @ 3b1250 │ │ │ │ + bne 3bce4c │ │ │ │ + ldr r2, [pc, #1344] @ 3b129c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1328] @ 3b1254 │ │ │ │ + ldr r2, [pc, #1328] @ 3b12a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bcde8 │ │ │ │ - ldr r2, [pc, #1300] @ 3b1258 │ │ │ │ + bne 3bce34 │ │ │ │ + ldr r2, [pc, #1300] @ 3b12a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1284] @ 3b125c │ │ │ │ + ldr r2, [pc, #1284] @ 3b12a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3bcdd0 │ │ │ │ - ldr r2, [pc, #1256] @ 3b1260 │ │ │ │ + bne 3bce1c │ │ │ │ + ldr r2, [pc, #1256] @ 3b12ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1240] @ 3b1264 │ │ │ │ + ldr r2, [pc, #1240] @ 3b12b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 3bcdb8 │ │ │ │ - ldr r2, [pc, #1212] @ 3b1268 │ │ │ │ + bne 3bce04 │ │ │ │ + ldr r2, [pc, #1212] @ 3b12b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1196] @ 3b126c │ │ │ │ + ldr r2, [pc, #1196] @ 3b12b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 3bce78 │ │ │ │ - ldr r2, [pc, #1168] @ 3b1270 │ │ │ │ + bne 3bcec4 │ │ │ │ + ldr r2, [pc, #1168] @ 3b12bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1152] @ 3b1274 │ │ │ │ + ldr r2, [pc, #1152] @ 3b12c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3bce60 │ │ │ │ - ldr r2, [pc, #1124] @ 3b1278 │ │ │ │ + bne 3bceac │ │ │ │ + ldr r2, [pc, #1124] @ 3b12c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1108] @ 3b127c │ │ │ │ + ldr r2, [pc, #1108] @ 3b12c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 3bce48 │ │ │ │ - ldr r2, [pc, #1080] @ 3b1280 │ │ │ │ + bne 3bce94 │ │ │ │ + ldr r2, [pc, #1080] @ 3b12cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1064] @ 3b1284 │ │ │ │ + ldr r2, [pc, #1064] @ 3b12d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 3bce30 │ │ │ │ - ldr r2, [pc, #1036] @ 3b1288 │ │ │ │ + bne 3bce7c │ │ │ │ + ldr r2, [pc, #1036] @ 3b12d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1020] @ 3b128c │ │ │ │ + ldr r2, [pc, #1020] @ 3b12d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2048 @ 0x800 │ │ │ │ - bne 3bceac │ │ │ │ - ldr r2, [pc, #992] @ 3b1290 │ │ │ │ + bne 3bcef8 │ │ │ │ + ldr r2, [pc, #992] @ 3b12dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #976] @ 3b1294 │ │ │ │ + ldr r2, [pc, #976] @ 3b12e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3bce90 │ │ │ │ - ldr r2, [pc, #948] @ 3b1298 │ │ │ │ + bne 3bcedc │ │ │ │ + ldr r2, [pc, #948] @ 3b12e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #924] @ 3b129c │ │ │ │ + ldr r2, [pc, #924] @ 3b12e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #904] @ 3b12a0 │ │ │ │ + ldr r2, [pc, #904] @ 3b12ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #876] @ 3b12a4 │ │ │ │ + ldr r2, [pc, #876] @ 3b12f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd6e8 │ │ │ │ - ldr r2, [pc, #848] @ 3b12a8 │ │ │ │ + bne 3bd734 │ │ │ │ + ldr r2, [pc, #848] @ 3b12f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #832] @ 3b12ac │ │ │ │ + ldr r2, [pc, #832] @ 3b12f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3bd6d0 │ │ │ │ - ldr r2, [pc, #804] @ 3b12b0 │ │ │ │ + bne 3bd71c │ │ │ │ + ldr r2, [pc, #804] @ 3b12fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #788] @ 3b12b4 │ │ │ │ + ldr r2, [pc, #788] @ 3b1300 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3bd6b8 │ │ │ │ - ldr r2, [pc, #760] @ 3b12b8 │ │ │ │ + bne 3bd704 │ │ │ │ + ldr r2, [pc, #760] @ 3b1304 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #744] @ 3b12bc │ │ │ │ + ldr r2, [pc, #744] @ 3b1308 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3bd6a0 │ │ │ │ - ldr r2, [pc, #716] @ 3b12c0 │ │ │ │ + bne 3bd6ec │ │ │ │ + ldr r2, [pc, #716] @ 3b130c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #700] @ 3b12c4 │ │ │ │ + ldr r2, [pc, #700] @ 3b1310 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bd548 │ │ │ │ - ldr r2, [pc, #672] @ 3b12c8 │ │ │ │ + bne 3bd594 │ │ │ │ + ldr r2, [pc, #672] @ 3b1314 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #656] @ 3b12cc │ │ │ │ + ldr r2, [pc, #656] @ 3b1318 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3bd530 │ │ │ │ - ldr r2, [pc, #628] @ 3b12d0 │ │ │ │ + bne 3bd57c │ │ │ │ + ldr r2, [pc, #628] @ 3b131c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #612] @ 3b12d4 │ │ │ │ - ldr r8, [pc, #612] @ 3b12d8 │ │ │ │ + ldr r2, [pc, #612] @ 3b1320 │ │ │ │ + ldr r8, [pc, #612] @ 3b1324 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsr r3, r5, #6 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #564] @ 3b12dc │ │ │ │ + ldr r2, [pc, #564] @ 3b1328 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1024] @ 3b14c0 │ │ │ │ + ldr r3, [pc, #1024] @ 3b150c │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #10 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - addseq lr, fp, r4, lsl fp │ │ │ │ - @ instruction: 0x009beaf4 │ │ │ │ - @ instruction: 0x009bead4 │ │ │ │ - @ instruction: 0x009beab4 │ │ │ │ - umullseq lr, fp, r4, sl │ │ │ │ - addseq lr, fp, r4, ror sl │ │ │ │ - addseq pc, fp, r8, lsl #17 │ │ │ │ - addseq pc, fp, ip, lsr r0 @ │ │ │ │ - addseq sp, sl, r8, asr #28 │ │ │ │ + addseq lr, fp, r8, lsl #22 │ │ │ │ + addseq lr, fp, r8, ror #21 │ │ │ │ + addseq lr, fp, r8, asr #21 │ │ │ │ + addseq lr, fp, r8, lsr #21 │ │ │ │ + addseq lr, fp, r8, lsl #21 │ │ │ │ + addseq lr, fp, r8, ror #20 │ │ │ │ + addseq pc, fp, ip, ror r8 @ │ │ │ │ + addseq pc, fp, r0, lsr r0 @ │ │ │ │ + addseq sp, sl, ip, lsr lr │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - addseq pc, fp, r4, lsr r8 @ │ │ │ │ - ldrdeq pc, [sp], ip @ │ │ │ │ - addseq pc, fp, r4, ror #15 │ │ │ │ - umullseq lr, fp, r8, pc @ │ │ │ │ - addseq sp, sl, r4, lsr #27 │ │ │ │ - umullseq pc, fp, r0, r7 @ │ │ │ │ - adceq pc, sp, r6, asr r6 @ │ │ │ │ - @ instruction: 0x009a6ef4 │ │ │ │ - addseq r6, sl, r4, lsr #21 │ │ │ │ - @ instruction: 0x009ea3d8 │ │ │ │ - @ instruction: 0x009ea3d0 │ │ │ │ - addseq sl, lr, r4, ror #7 │ │ │ │ + addseq pc, fp, r8, lsr #16 │ │ │ │ + ldrdeq pc, [sp], r8 @ │ │ │ │ + @ instruction: 0x009bf7d8 │ │ │ │ + addseq lr, fp, ip, lsl #31 │ │ │ │ + umullseq sp, sl, r8, sp │ │ │ │ + addseq pc, fp, r4, lsl #15 │ │ │ │ + adceq pc, sp, r2, asr r6 @ │ │ │ │ + addseq r6, sl, r8, ror #29 │ │ │ │ + umullseq r6, sl, r8, sl │ │ │ │ addseq sl, lr, ip, asr #7 │ │ │ │ - @ instruction: 0x009ea3fc │ │ │ │ - @ instruction: 0x009ea3fc │ │ │ │ - addseq sl, lr, r0, lsl r4 │ │ │ │ - addseq sl, lr, r4, lsl r4 │ │ │ │ - addseq pc, fp, r0, lsl #14 │ │ │ │ - adceq pc, sp, r0, lsl r5 @ │ │ │ │ - addseq lr, fp, ip, ror #12 │ │ │ │ - addseq lr, fp, ip, lsl #27 │ │ │ │ - addseq pc, fp, ip, ror #14 │ │ │ │ - addseq r6, sl, r8, lsl #18 │ │ │ │ - addseq pc, fp, ip, asr #14 │ │ │ │ - addseq r6, sl, r8, lsl sp │ │ │ │ - addseq r6, sl, r8, asr #17 │ │ │ │ - addseq sl, lr, ip, ror #3 │ │ │ │ - addseq lr, fp, r0, ror #25 │ │ │ │ - umullseq r6, sl, r8, r7 │ │ │ │ - addseq lr, fp, r4, lsr #25 │ │ │ │ - addseq pc, fp, ip, ror r7 @ │ │ │ │ - addseq lr, fp, ip, ror ip │ │ │ │ + addseq sl, lr, r4, asr #7 │ │ │ │ + @ instruction: 0x009ea3d8 │ │ │ │ + addseq sl, lr, r0, asr #7 │ │ │ │ + @ instruction: 0x009ea3f0 │ │ │ │ + @ instruction: 0x009ea3f0 │ │ │ │ + addseq sl, lr, r4, lsl #8 │ │ │ │ + addseq sl, lr, r8, lsl #8 │ │ │ │ + @ instruction: 0x009bf6f4 │ │ │ │ + adceq pc, sp, ip, lsl #10 │ │ │ │ + addseq lr, fp, r0, ror #12 │ │ │ │ + addseq lr, fp, r0, lsl #27 │ │ │ │ addseq pc, fp, r0, ror #14 │ │ │ │ + @ instruction: 0x009a68fc │ │ │ │ addseq pc, fp, r0, asr #14 │ │ │ │ - addseq pc, fp, r0, lsr #14 │ │ │ │ - addseq sp, sl, r0, ror #19 │ │ │ │ - @ instruction: 0x009bebb4 │ │ │ │ - addseq pc, fp, ip, ror r6 @ │ │ │ │ - @ instruction: 0x009bf5fc │ │ │ │ - addseq pc, fp, r0, ror #11 │ │ │ │ - addseq lr, fp, r8, lsr #5 │ │ │ │ - addseq r6, sl, ip, asr #11 │ │ │ │ - adceq pc, sp, sl, lsr #4 │ │ │ │ - addseq r6, sl, r0, lsl #11 │ │ │ │ - addseq sl, lr, ip, ror #11 │ │ │ │ - addseq r6, sl, r4, lsr r5 │ │ │ │ - adceq pc, sp, r0, lsr #3 │ │ │ │ - @ instruction: 0x009be1b4 │ │ │ │ + addseq r6, sl, ip, lsl #26 │ │ │ │ + @ instruction: 0x009a68bc │ │ │ │ + addseq sl, lr, r0, ror #3 │ │ │ │ + @ instruction: 0x009becd4 │ │ │ │ + addseq r6, sl, ip, lsl #15 │ │ │ │ + umullseq lr, fp, r8, ip │ │ │ │ + addseq pc, fp, r0, ror r7 @ │ │ │ │ + addseq lr, fp, r0, ror ip │ │ │ │ + addseq pc, fp, r4, asr r7 @ │ │ │ │ + addseq pc, fp, r4, lsr r7 @ │ │ │ │ + addseq pc, fp, r4, lsl r7 @ │ │ │ │ + @ instruction: 0x009ad9d4 │ │ │ │ + addseq lr, fp, r8, lsr #23 │ │ │ │ + addseq pc, fp, r0, ror r6 @ │ │ │ │ + @ instruction: 0x009bf5f0 │ │ │ │ + @ instruction: 0x009bf5d4 │ │ │ │ + umullseq lr, fp, ip, r2 │ │ │ │ + addseq r6, sl, r0, asr #11 │ │ │ │ + adceq pc, sp, r6, lsr #4 │ │ │ │ + addseq r6, sl, r4, ror r5 │ │ │ │ + addseq sl, lr, r0, ror #11 │ │ │ │ + addseq r6, sl, r8, lsr #10 │ │ │ │ + umlaleq pc, sp, ip, r1 @ │ │ │ │ + addseq lr, fp, r8, lsr #3 │ │ │ │ + addseq r6, sl, ip, asr #9 │ │ │ │ + adceq r0, r7, r8, lsl #4 │ │ │ │ + addseq pc, fp, r4, lsr #7 │ │ │ │ + addseq r6, sl, r0, asr #10 │ │ │ │ + addseq pc, fp, r0, lsl #7 │ │ │ │ + addseq r6, sl, ip, lsl #10 │ │ │ │ + addseq lr, fp, r4, lsl #30 │ │ │ │ @ instruction: 0x009a64d8 │ │ │ │ - adceq r0, r7, r4, lsl r2 │ │ │ │ - @ instruction: 0x009bf3b0 │ │ │ │ - addseq r6, sl, ip, asr #10 │ │ │ │ - addseq pc, fp, ip, lsl #7 │ │ │ │ - addseq r6, sl, r8, lsl r5 │ │ │ │ - addseq lr, fp, r0, lsl pc │ │ │ │ - addseq r6, sl, r4, ror #9 │ │ │ │ - addseq pc, fp, ip, lsr r3 @ │ │ │ │ - @ instruction: 0x009a64b0 │ │ │ │ - addseq pc, fp, r4, lsr #6 │ │ │ │ - addseq lr, fp, r4, asr #17 │ │ │ │ - addseq pc, fp, r8, lsl #6 │ │ │ │ - addseq r6, sl, r4, ror #6 │ │ │ │ - @ instruction: 0x009bf2dc │ │ │ │ + addseq pc, fp, r0, lsr r3 @ │ │ │ │ + addseq r6, sl, r4, lsr #9 │ │ │ │ + addseq pc, fp, r8, lsl r3 @ │ │ │ │ + @ instruction: 0x009be8b8 │ │ │ │ + @ instruction: 0x009bf2fc │ │ │ │ + addseq r6, sl, r8, asr r3 │ │ │ │ + @ instruction: 0x009bf2d0 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andseq r1, r0, r0, lsl r0 │ │ │ │ - addseq r6, sl, ip, ror #17 │ │ │ │ - addseq lr, fp, r4, ror #15 │ │ │ │ + addseq r6, sl, r0, ror #17 │ │ │ │ + @ instruction: 0x009be7d8 │ │ │ │ muleq r0, r8, pc @ │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ - addseq r6, sl, ip, lsr #16 │ │ │ │ - addseq lr, fp, r0, lsr r7 │ │ │ │ - addseq r6, sl, r0, asr r5 │ │ │ │ - @ instruction: 0x009be6f8 │ │ │ │ - addseq r6, sl, r4, ror r5 │ │ │ │ - addseq lr, fp, r0, asr #13 │ │ │ │ - @ instruction: 0x009d4ef0 │ │ │ │ - addseq lr, fp, r8, lsl #13 │ │ │ │ - addseq sp, fp, ip, lsr #30 │ │ │ │ - addseq lr, fp, ip, asr #12 │ │ │ │ - addseq pc, fp, ip, lsr #22 │ │ │ │ - addseq pc, fp, r4, ror #8 │ │ │ │ - addseq r6, sl, r0, ror #22 │ │ │ │ - addseq pc, fp, r0, ror #21 │ │ │ │ - @ instruction: 0x009bfadc │ │ │ │ - addseq pc, fp, ip, asr #21 │ │ │ │ + addseq r6, sl, r0, lsr #16 │ │ │ │ + addseq lr, fp, r4, lsr #14 │ │ │ │ + addseq r6, sl, r4, asr #10 │ │ │ │ + addseq lr, fp, ip, ror #13 │ │ │ │ + addseq r6, sl, r8, ror #10 │ │ │ │ + @ instruction: 0x009be6b4 │ │ │ │ + addseq r4, sp, r4, ror #29 │ │ │ │ + addseq lr, fp, ip, ror r6 │ │ │ │ + addseq sp, fp, r0, lsr #30 │ │ │ │ + addseq lr, fp, r0, asr #12 │ │ │ │ + addseq pc, fp, r0, lsr #22 │ │ │ │ + addseq pc, fp, r8, asr r4 @ │ │ │ │ + addseq r6, sl, r4, asr fp │ │ │ │ @ instruction: 0x009bfad4 │ │ │ │ - umullseq pc, fp, r8, sl @ │ │ │ │ - @ instruction: 0x009bfab0 │ │ │ │ - addseq pc, fp, r4, ror #20 │ │ │ │ + @ instruction: 0x009bfad0 │ │ │ │ + addseq pc, fp, r0, asr #21 │ │ │ │ + addseq pc, fp, r8, asr #21 │ │ │ │ addseq pc, fp, ip, lsl #21 │ │ │ │ - addseq pc, fp, r0, lsr sl @ │ │ │ │ - addseq pc, fp, r8, ror #20 │ │ │ │ - @ instruction: 0x009bf9fc │ │ │ │ - addseq pc, fp, r4, asr #20 │ │ │ │ - addseq pc, fp, r8, asr #19 │ │ │ │ - addseq pc, fp, r0, lsr #20 │ │ │ │ - umullseq pc, fp, r4, r9 @ │ │ │ │ - @ instruction: 0x009bf9fc │ │ │ │ - addseq pc, fp, r0, ror #18 │ │ │ │ - @ instruction: 0x009bf9d8 │ │ │ │ - addseq pc, fp, ip, lsr #18 │ │ │ │ - @ instruction: 0x009bf9b4 │ │ │ │ - @ instruction: 0x009bf8f8 │ │ │ │ - addseq lr, fp, r8, lsr #25 │ │ │ │ - addseq lr, fp, r4, lsl #7 │ │ │ │ - addseq lr, fp, r4, ror #26 │ │ │ │ - addseq r5, sl, r0, lsl #30 │ │ │ │ - addseq lr, fp, r0, asr #26 │ │ │ │ - addseq r5, sl, ip, asr #29 │ │ │ │ - umullseq r0, ip, r0, r1 │ │ │ │ - umullseq r5, sl, r8, lr │ │ │ │ - addseq r0, ip, ip, ror #2 │ │ │ │ - addseq r5, sl, r4, ror #28 │ │ │ │ - addseq r0, ip, r8, asr #2 │ │ │ │ - addseq r5, sl, r0, lsr lr │ │ │ │ - addseq r0, ip, r4, lsr #2 │ │ │ │ - @ instruction: 0x009a5dfc │ │ │ │ - ldrsheq r0, [ip], ip │ │ │ │ - addseq lr, fp, r8, lsl r2 │ │ │ │ - addseq lr, fp, r8, lsr ip │ │ │ │ - addseq pc, fp, r0, ror #4 │ │ │ │ - addseq sp, fp, r4, ror #26 │ │ │ │ - addseq pc, fp, r8, lsr r2 @ │ │ │ │ - ldrsbeq pc, [fp], r8 @ │ │ │ │ - @ instruction: 0x009bdcf4 │ │ │ │ - @ instruction: 0x009bf2bc │ │ │ │ + addseq pc, fp, r4, lsr #21 │ │ │ │ + addseq pc, fp, r8, asr sl @ │ │ │ │ + addseq pc, fp, r0, lsl #21 │ │ │ │ + addseq pc, fp, r4, lsr #20 │ │ │ │ + addseq pc, fp, ip, asr sl @ │ │ │ │ + @ instruction: 0x009bf9f0 │ │ │ │ + addseq pc, fp, r8, lsr sl @ │ │ │ │ + @ instruction: 0x009bf9bc │ │ │ │ + addseq pc, fp, r4, lsl sl @ │ │ │ │ + addseq pc, fp, r8, lsl #19 │ │ │ │ + @ instruction: 0x009bf9f0 │ │ │ │ + addseq pc, fp, r4, asr r9 @ │ │ │ │ + addseq pc, fp, ip, asr #19 │ │ │ │ + addseq pc, fp, r0, lsr #18 │ │ │ │ + addseq pc, fp, r8, lsr #19 │ │ │ │ + addseq pc, fp, ip, ror #17 │ │ │ │ + umullseq lr, fp, ip, ip │ │ │ │ + addseq lr, fp, r8, ror r3 │ │ │ │ + addseq lr, fp, r8, asr sp │ │ │ │ + @ instruction: 0x009a5ef4 │ │ │ │ + addseq lr, fp, r4, lsr sp │ │ │ │ + addseq r5, sl, r0, asr #29 │ │ │ │ + addseq r0, ip, r4, lsl #3 │ │ │ │ + addseq r5, sl, ip, lsl #29 │ │ │ │ + addseq r0, ip, r0, ror #2 │ │ │ │ + addseq r5, sl, r8, asr lr │ │ │ │ + addseq r0, ip, ip, lsr r1 │ │ │ │ + addseq r5, sl, r4, lsr #28 │ │ │ │ + addseq r0, ip, r8, lsl r1 │ │ │ │ + @ instruction: 0x009a5df0 │ │ │ │ + ldrsheq r0, [ip], r0 @ │ │ │ │ + addseq lr, fp, ip, lsl #4 │ │ │ │ + addseq lr, fp, ip, lsr #24 │ │ │ │ + addseq pc, fp, r4, asr r2 @ │ │ │ │ + addseq sp, fp, r8, asr sp │ │ │ │ + addseq pc, fp, ip, lsr #4 │ │ │ │ + addseq pc, fp, ip, asr #1 │ │ │ │ + addseq sp, fp, r8, ror #25 │ │ │ │ + @ instruction: 0x009bf2b0 │ │ │ │ + addseq pc, fp, ip, lsr #5 │ │ │ │ @ instruction: 0x009bf2b8 │ │ │ │ - addseq pc, fp, r4, asr #5 │ │ │ │ - addseq pc, fp, r0, asr #5 │ │ │ │ - @ instruction: 0x009bf2bc │ │ │ │ - addseq pc, fp, ip, lsl #5 │ │ │ │ - addseq pc, fp, r0, lsr #5 │ │ │ │ + @ instruction: 0x009bf2b4 │ │ │ │ + @ instruction: 0x009bf2b0 │ │ │ │ + addseq pc, fp, r0, lsl #5 │ │ │ │ + umullseq pc, fp, r4, r2 @ │ │ │ │ + addseq pc, fp, ip, asr #4 │ │ │ │ + addseq pc, fp, r8, ror r2 @ │ │ │ │ + @ instruction: 0x009bf1dc │ │ │ │ addseq pc, fp, r8, asr r2 @ │ │ │ │ - addseq pc, fp, r4, lsl #5 │ │ │ │ - addseq pc, fp, r8, ror #3 │ │ │ │ - addseq pc, fp, r4, ror #4 │ │ │ │ - @ instruction: 0x009bf1f0 │ │ │ │ - addseq r5, sl, ip, ror fp │ │ │ │ - addseq r5, sl, ip, lsr #14 │ │ │ │ - @ instruction: 0x009bf2d0 │ │ │ │ - addseq sp, fp, r4, asr #22 │ │ │ │ - addseq ip, sl, ip, asr r9 │ │ │ │ - adceq lr, sp, r2, lsl #5 │ │ │ │ - addseq pc, fp, ip, ror #4 │ │ │ │ - addseq r5, sl, ip, ror r6 │ │ │ │ - addseq pc, fp, r4, asr r2 @ │ │ │ │ - @ instruction: 0x009a55d8 │ │ │ │ - adceq lr, sp, r4, lsr #4 │ │ │ │ - addseq sp, fp, r4, ror #6 │ │ │ │ - addseq ip, sl, r8, ror #16 │ │ │ │ - addseq pc, fp, r4, lsl #7 │ │ │ │ - addseq pc, fp, ip, lsr #6 │ │ │ │ - addseq lr, fp, r4, ror r8 │ │ │ │ - addseq r4, sp, ip, lsr #5 │ │ │ │ - addseq r4, sp, r4, lsr #5 │ │ │ │ - addseq r4, sp, ip, lsr #5 │ │ │ │ - addseq r4, sp, r8, lsr #5 │ │ │ │ - addseq r5, sl, ip, asr r4 │ │ │ │ - addseq pc, fp, r8, lsr #32 │ │ │ │ - addseq r5, sl, r0, lsr #8 │ │ │ │ - ldrdeq lr, [sp], r2 @ │ │ │ │ - addseq r5, sl, r4, ror #7 │ │ │ │ - @ instruction: 0x009bd8f0 │ │ │ │ - addseq lr, fp, ip, lsl r2 │ │ │ │ - addseq lr, fp, r0, asr #25 │ │ │ │ - addseq r5, sl, r4, lsr #7 │ │ │ │ - adceq lr, sp, r6, asr #32 │ │ │ │ - addseq ip, sl, ip, lsl #13 │ │ │ │ - addseq sp, fp, r4, asr #16 │ │ │ │ - addseq lr, fp, r8, lsl #26 │ │ │ │ - addseq r5, sl, r4, ror #5 │ │ │ │ - adceq sp, sp, r8, asr #31 │ │ │ │ - addseq r5, sl, r0, lsr #5 │ │ │ │ - umlaleq sp, sp, r4, pc @ │ │ │ │ - addseq lr, fp, r0, ror #22 │ │ │ │ - addseq sp, fp, r8, ror #14 │ │ │ │ - addseq lr, fp, r4, lsl fp │ │ │ │ - addseq sp, fp, r0, lsr r7 │ │ │ │ - addseq r5, sl, r8, ror #3 │ │ │ │ - adceq sp, sp, r4, ror #29 │ │ │ │ - umullseq r5, sl, ip, r1 │ │ │ │ - adceq sp, sp, lr, lsr #29 │ │ │ │ - umullseq sp, fp, ip, pc @ │ │ │ │ - adceq sp, sp, r2, lsl #29 │ │ │ │ - addseq r5, sl, r8, ror r1 │ │ │ │ - addseq r5, sl, r8, lsl #12 │ │ │ │ - addseq lr, fp, ip, asr r7 │ │ │ │ - addseq pc, fp, r4, lsl r1 @ │ │ │ │ - addseq lr, fp, r8, lsr r7 │ │ │ │ - addseq pc, fp, r0, ror #1 │ │ │ │ - addseq lr, fp, r4, lsl r7 │ │ │ │ - addseq pc, fp, ip, lsr #1 │ │ │ │ - @ instruction: 0x009be6f0 │ │ │ │ - addseq pc, fp, r8, ror r0 @ │ │ │ │ - addseq lr, fp, ip, asr #13 │ │ │ │ - addseq pc, fp, r4, asr #32 │ │ │ │ - addseq lr, fp, r8, lsr #13 │ │ │ │ - addseq pc, fp, r0, lsl r0 @ │ │ │ │ - addseq lr, fp, r4, lsl #13 │ │ │ │ - @ instruction: 0x009befdc │ │ │ │ - addseq lr, fp, r0, ror #12 │ │ │ │ - addseq lr, fp, r8, lsr #31 │ │ │ │ - addseq sp, fp, r8, asr #28 │ │ │ │ - addseq r4, sl, r4, ror #31 │ │ │ │ - addseq r4, sl, ip, ror #29 │ │ │ │ - addseq ip, sl, ip, ror #2 │ │ │ │ - @ instruction: 0x009a4eb0 │ │ │ │ - ldrdeq sp, [sp], r2 @ │ │ │ │ - addseq r4, sl, r0, asr lr │ │ │ │ - addseq lr, fp, r8, lsr #30 │ │ │ │ - addseq lr, fp, r4, asr ip │ │ │ │ - addseq r5, sl, r8, ror #16 │ │ │ │ - addseq lr, fp, r0, lsr #29 │ │ │ │ - addseq lr, fp, r8, ror #29 │ │ │ │ - addseq r4, sl, r8, ror lr │ │ │ │ - @ instruction: 0x009beed8 │ │ │ │ - @ instruction: 0x009becf4 │ │ │ │ - addseq r4, sl, r8, lsr lr │ │ │ │ - @ instruction: 0x009becdc │ │ │ │ - addseq lr, fp, ip, lsl #27 │ │ │ │ - addseq lr, fp, r4, asr #25 │ │ │ │ - addseq lr, fp, r8, asr sp │ │ │ │ - addseq lr, fp, r4, lsr #25 │ │ │ │ - addseq lr, fp, r0, lsr #25 │ │ │ │ - addseq lr, fp, r4, lsr #25 │ │ │ │ - addseq lr, fp, ip, ror #24 │ │ │ │ - umullseq lr, fp, r0, ip │ │ │ │ - adceq sp, sp, ip, ror #19 │ │ │ │ - @ instruction: 0x009be4f8 │ │ │ │ - addseq fp, sl, ip, asr pc │ │ │ │ - @ instruction: 0x009be4dc │ │ │ │ - addseq fp, sl, r0, lsr #30 │ │ │ │ - @ instruction: 0x009beafc │ │ │ │ - addseq lr, fp, ip, ror #21 │ │ │ │ - addseq r4, sl, r8, lsl #23 │ │ │ │ + addseq pc, fp, r4, ror #3 │ │ │ │ + addseq r5, sl, r0, ror fp │ │ │ │ + addseq r5, sl, r0, lsr #14 │ │ │ │ + addseq pc, fp, r4, asr #5 │ │ │ │ + addseq sp, fp, r8, lsr fp │ │ │ │ + addseq ip, sl, r0, asr r9 │ │ │ │ + adceq lr, sp, lr, ror r2 │ │ │ │ + addseq pc, fp, r0, ror #4 │ │ │ │ + addseq r5, sl, r0, ror r6 │ │ │ │ + addseq pc, fp, r8, asr #4 │ │ │ │ + addseq r5, sl, ip, asr #11 │ │ │ │ + adceq lr, sp, r0, lsr #4 │ │ │ │ + addseq sp, fp, r8, asr r3 │ │ │ │ + addseq ip, sl, ip, asr r8 │ │ │ │ + addseq pc, fp, r8, ror r3 @ │ │ │ │ + addseq pc, fp, r0, lsr #6 │ │ │ │ + addseq lr, fp, r8, ror #16 │ │ │ │ + addseq r4, sp, r0, lsr #5 │ │ │ │ + umullseq r4, sp, r8, r2 │ │ │ │ + addseq r4, sp, r0, lsr #5 │ │ │ │ + umullseq r4, sp, ip, r2 │ │ │ │ + addseq r5, sl, r0, asr r4 │ │ │ │ + addseq pc, fp, ip, lsl r0 @ │ │ │ │ + addseq r5, sl, r4, lsl r4 │ │ │ │ + adceq lr, sp, lr, asr #1 │ │ │ │ + @ instruction: 0x009a53d8 │ │ │ │ + addseq sp, fp, r4, ror #17 │ │ │ │ + addseq lr, fp, r0, lsl r2 │ │ │ │ + @ instruction: 0x009becb4 │ │ │ │ + umullseq r5, sl, r8, r3 │ │ │ │ + adceq lr, sp, r2, asr #32 │ │ │ │ + addseq ip, sl, r0, lsl #13 │ │ │ │ + addseq sp, fp, r8, lsr r8 │ │ │ │ + @ instruction: 0x009becfc │ │ │ │ + @ instruction: 0x009a52d8 │ │ │ │ + adceq sp, sp, r4, asr #31 │ │ │ │ + umullseq r5, sl, r4, r2 │ │ │ │ + umlaleq sp, sp, r0, pc @ │ │ │ │ + addseq lr, fp, r4, asr fp │ │ │ │ + addseq sp, fp, ip, asr r7 │ │ │ │ + addseq lr, fp, r8, lsl #22 │ │ │ │ + addseq sp, fp, r4, lsr #14 │ │ │ │ + @ instruction: 0x009a51dc │ │ │ │ + adceq sp, sp, r0, ror #29 │ │ │ │ + umullseq r5, sl, r0, r1 │ │ │ │ + adceq sp, sp, sl, lsr #29 │ │ │ │ + umullseq sp, fp, r0, pc @ │ │ │ │ + adceq sp, sp, lr, ror lr │ │ │ │ + addseq r5, sl, ip, ror #2 │ │ │ │ + @ instruction: 0x009a55fc │ │ │ │ + addseq lr, fp, r0, asr r7 │ │ │ │ + addseq pc, fp, r8, lsl #2 │ │ │ │ + addseq lr, fp, ip, lsr #14 │ │ │ │ + ldrsbeq pc, [fp], r4 @ │ │ │ │ + addseq lr, fp, r8, lsl #14 │ │ │ │ + addseq pc, fp, r0, lsr #1 │ │ │ │ + addseq lr, fp, r4, ror #13 │ │ │ │ + addseq pc, fp, ip, rrx │ │ │ │ + addseq lr, fp, r0, asr #13 │ │ │ │ + addseq pc, fp, r8, lsr r0 @ │ │ │ │ + umullseq lr, fp, ip, r6 │ │ │ │ + addseq pc, fp, r4 │ │ │ │ + addseq lr, fp, r8, ror r6 │ │ │ │ + @ instruction: 0x009befd0 │ │ │ │ + addseq lr, fp, r4, asr r6 │ │ │ │ + umullseq lr, fp, ip, pc @ │ │ │ │ + addseq sp, fp, ip, lsr lr │ │ │ │ + @ instruction: 0x009a4fd8 │ │ │ │ + addseq r4, sl, r0, ror #29 │ │ │ │ + addseq ip, sl, r0, ror #2 │ │ │ │ + addseq r4, sl, r4, lsr #29 │ │ │ │ + adceq sp, sp, lr, asr #23 │ │ │ │ + addseq r4, sl, r4, asr #28 │ │ │ │ + addseq lr, fp, ip, lsl pc │ │ │ │ + addseq lr, fp, r8, asr #24 │ │ │ │ + addseq r5, sl, ip, asr r8 │ │ │ │ + umullseq lr, fp, r4, lr │ │ │ │ + @ instruction: 0x009beedc │ │ │ │ + addseq r4, sl, ip, ror #28 │ │ │ │ + addseq lr, fp, ip, asr #29 │ │ │ │ + addseq lr, fp, r8, ror #25 │ │ │ │ + addseq r4, sl, ip, lsr #28 │ │ │ │ + @ instruction: 0x009becd0 │ │ │ │ + addseq lr, fp, r0, lsl #27 │ │ │ │ + @ instruction: 0x009becb8 │ │ │ │ + addseq lr, fp, ip, asr #26 │ │ │ │ + umullseq lr, fp, r8, ip │ │ │ │ + umullseq lr, fp, r4, ip │ │ │ │ + umullseq lr, fp, r8, ip │ │ │ │ + addseq lr, fp, r0, ror #24 │ │ │ │ + addseq lr, fp, r4, lsl #25 │ │ │ │ + adceq sp, sp, r8, ror #19 │ │ │ │ + addseq lr, fp, ip, ror #9 │ │ │ │ + addseq fp, sl, r0, asr pc │ │ │ │ + @ instruction: 0x009be4d0 │ │ │ │ + addseq fp, sl, r4, lsl pc │ │ │ │ + @ instruction: 0x009beaf0 │ │ │ │ + addseq lr, fp, r0, ror #21 │ │ │ │ + addseq r4, sl, ip, ror fp │ │ │ │ andeq r0, r0, r5, lsl #8 │ │ │ │ - addseq lr, fp, r4, ror #20 │ │ │ │ - addseq lr, fp, ip, lsr #18 │ │ │ │ - addseq sp, fp, r0, asr r0 │ │ │ │ - addseq lr, fp, r0, lsl r9 │ │ │ │ + addseq lr, fp, r8, asr sl │ │ │ │ + addseq lr, fp, r0, lsr #18 │ │ │ │ + addseq sp, fp, r4, asr #32 │ │ │ │ + addseq lr, fp, r4, lsl #18 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - addseq lr, fp, r0, lsr #17 │ │ │ │ - addseq lr, fp, r0, lsl #17 │ │ │ │ - addseq r4, sl, r8, lsl #31 │ │ │ │ - addseq r4, sl, r8, lsr fp │ │ │ │ - addseq lr, fp, r0, asr r9 │ │ │ │ - addseq ip, fp, r0, asr pc │ │ │ │ - addseq r4, sl, r8, lsl #20 │ │ │ │ - addseq lr, fp, r4, ror r7 │ │ │ │ - addseq r4, sl, r4, asr #19 │ │ │ │ + umullseq lr, fp, r4, r8 │ │ │ │ + addseq lr, fp, r4, ror r8 │ │ │ │ + addseq r4, sl, ip, ror pc │ │ │ │ + addseq r4, sl, ip, lsr #22 │ │ │ │ + addseq lr, fp, r4, asr #18 │ │ │ │ + addseq ip, fp, r4, asr #30 │ │ │ │ + @ instruction: 0x009a49fc │ │ │ │ + addseq lr, fp, r8, ror #14 │ │ │ │ + @ instruction: 0x009a49b8 │ │ │ │ andeq r0, r0, r1, lsl #18 │ │ │ │ - addseq sp, fp, r4, lsl #20 │ │ │ │ - addseq lr, fp, r4, ror #13 │ │ │ │ - addseq r4, sl, r0, lsl #21 │ │ │ │ - addseq r4, sl, r0, asr sl │ │ │ │ - addseq r4, sl, r4, lsr #20 │ │ │ │ - addseq r4, sl, ip, asr #25 │ │ │ │ - addseq ip, fp, r4, ror sp │ │ │ │ - adceq sp, sp, r6, lsl #13 │ │ │ │ - addseq r4, sl, ip, ror ip │ │ │ │ - addseq ip, fp, r8, lsr sp │ │ │ │ - addseq r4, sl, r0, ror #23 │ │ │ │ - addseq ip, fp, r4, lsl sp │ │ │ │ - ldr r2, [pc, #-580] @ 3b12e0 │ │ │ │ - ldr r8, [pc, #-580] @ 3b12e4 │ │ │ │ + @ instruction: 0x009bd9f8 │ │ │ │ + @ instruction: 0x009be6d8 │ │ │ │ + addseq r4, sl, r4, ror sl │ │ │ │ + addseq r4, sl, r4, asr #20 │ │ │ │ + addseq r4, sl, r8, lsl sl │ │ │ │ + addseq r4, sl, r0, asr #25 │ │ │ │ + addseq ip, fp, r8, ror #26 │ │ │ │ + adceq sp, sp, r2, lsl #13 │ │ │ │ + addseq r4, sl, r0, ror ip │ │ │ │ + addseq ip, fp, ip, lsr #26 │ │ │ │ + @ instruction: 0x009a4bd4 │ │ │ │ + addseq ip, fp, r8, lsl #26 │ │ │ │ + ldr r2, [pc, #-580] @ 3b132c │ │ │ │ + ldr r8, [pc, #-580] @ 3b1330 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-628] @ 3b12e8 │ │ │ │ + ldr r2, [pc, #-628] @ 3b1334 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-676] @ 3b12ec │ │ │ │ + ldr r2, [pc, #-676] @ 3b1338 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-696] @ 3b12f0 │ │ │ │ + ldr r2, [pc, #-696] @ 3b133c │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #15728640 @ 0xf00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-728] @ 3b12f4 │ │ │ │ + ldr r2, [pc, #-728] @ 3b1340 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd444 │ │ │ │ - ldr r2, [pc, #-756] @ 3b12f8 │ │ │ │ + bne 3bd490 │ │ │ │ + ldr r2, [pc, #-756] @ 3b1344 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-772] @ 3b12fc │ │ │ │ + ldr r2, [pc, #-772] @ 3b1348 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3bd42c │ │ │ │ - ldr r2, [pc, #-800] @ 3b1300 │ │ │ │ + bne 3bd478 │ │ │ │ + ldr r2, [pc, #-800] @ 3b134c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-816] @ 3b1304 │ │ │ │ + ldr r2, [pc, #-816] @ 3b1350 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3bd414 │ │ │ │ - ldr r2, [pc, #-844] @ 3b1308 │ │ │ │ + bne 3bd460 │ │ │ │ + ldr r2, [pc, #-844] @ 3b1354 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-860] @ 3b130c │ │ │ │ + ldr r2, [pc, #-860] @ 3b1358 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3bd3fc │ │ │ │ - ldr r2, [pc, #-888] @ 3b1310 │ │ │ │ + bne 3bd448 │ │ │ │ + ldr r2, [pc, #-888] @ 3b135c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-904] @ 3b1314 │ │ │ │ + ldr r2, [pc, #-904] @ 3b1360 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bd9f0 │ │ │ │ - ldr r2, [pc, #-932] @ 3b1318 │ │ │ │ + bne 3bda3c │ │ │ │ + ldr r2, [pc, #-932] @ 3b1364 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-948] @ 3b131c │ │ │ │ + ldr r2, [pc, #-948] @ 3b1368 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3bd9d4 │ │ │ │ - ldr r2, [pc, #-976] @ 3b1320 │ │ │ │ + bne 3bda20 │ │ │ │ + ldr r2, [pc, #-976] @ 3b136c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1000] @ 3b1324 │ │ │ │ + ldr r2, [pc, #-1000] @ 3b1370 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd20c │ │ │ │ - ldr r2, [pc, #-1028] @ 3b1328 │ │ │ │ + bne 3bd258 │ │ │ │ + ldr r2, [pc, #-1028] @ 3b1374 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1044] @ 3b132c │ │ │ │ + ldr r2, [pc, #-1044] @ 3b1378 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1064] @ 3b1330 │ │ │ │ + ldr r2, [pc, #-1064] @ 3b137c │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1096] @ 3b1334 │ │ │ │ + ldr r2, [pc, #-1096] @ 3b1380 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1116] @ 3b1338 │ │ │ │ + ldr r3, [pc, #-1116] @ 3b1384 │ │ │ │ lsl r8, r5, #16 │ │ │ │ lsr r8, r8, #16 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #14 │ │ │ │ - bhi 3bfa80 │ │ │ │ + bhi 3bfacc │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1152] @ 3b133c │ │ │ │ + ldr r2, [pc, #-1152] @ 3b1388 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3bd8f4 │ │ │ │ - ldr r2, [pc, #-1180] @ 3b1340 │ │ │ │ + bne 3bd940 │ │ │ │ + ldr r2, [pc, #-1180] @ 3b138c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1196] @ 3b1344 │ │ │ │ + ldr r2, [pc, #-1196] @ 3b1390 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae2a8 │ │ │ │ - ldr r2, [pc, #-1204] @ 3b1348 │ │ │ │ + b 3ae2f4 │ │ │ │ + ldr r2, [pc, #-1204] @ 3b1394 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1224] @ 3b134c │ │ │ │ + ldr r3, [pc, #-1224] @ 3b1398 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 3bfa60 │ │ │ │ + bhi 3bfaac │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1256] @ 3b1350 │ │ │ │ + ldr r2, [pc, #-1256] @ 3b139c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd63c │ │ │ │ - ldr r2, [pc, #-1284] @ 3b1354 │ │ │ │ + bne 3bd688 │ │ │ │ + ldr r2, [pc, #-1284] @ 3b13a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1300] @ 3b1358 │ │ │ │ + ldr r2, [pc, #-1300] @ 3b13a4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3af524 │ │ │ │ - ldr r2, [pc, #-1308] @ 3b135c │ │ │ │ + b 3af570 │ │ │ │ + ldr r2, [pc, #-1308] @ 3b13a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd688 │ │ │ │ - ldr r2, [pc, #-1336] @ 3b1360 │ │ │ │ + bne 3bd6d4 │ │ │ │ + ldr r2, [pc, #-1336] @ 3b13ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1352] @ 3b1364 │ │ │ │ + ldr r2, [pc, #-1352] @ 3b13b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3bd670 │ │ │ │ - ldr r2, [pc, #-1380] @ 3b1368 │ │ │ │ + bne 3bd6bc │ │ │ │ + ldr r2, [pc, #-1380] @ 3b13b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1396] @ 3b136c │ │ │ │ + ldr r2, [pc, #-1396] @ 3b13b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3bd654 │ │ │ │ - ldr r2, [pc, #-1424] @ 3b1370 │ │ │ │ + bne 3bd6a0 │ │ │ │ + ldr r2, [pc, #-1424] @ 3b13bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1448] @ 3b1374 │ │ │ │ + ldr r2, [pc, #-1448] @ 3b13c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd988 │ │ │ │ - ldr r2, [pc, #-1476] @ 3b1378 │ │ │ │ + bne 3bd9d4 │ │ │ │ + ldr r2, [pc, #-1476] @ 3b13c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1500] @ 3b137c │ │ │ │ + ldr r2, [pc, #-1500] @ 3b13c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1520] @ 3b1380 │ │ │ │ + ldr r3, [pc, #-1520] @ 3b13cc │ │ │ │ sub r2, r5, #5376 @ 0x1500 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #15 │ │ │ │ - bhi 3b516c │ │ │ │ + bhi 3b51b8 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1552] @ 3b1384 │ │ │ │ + ldr r2, [pc, #-1552] @ 3b13d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1572] @ 3b1388 │ │ │ │ + ldr r2, [pc, #-1572] @ 3b13d4 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1596] @ 3b138c │ │ │ │ + ldr r2, [pc, #-1596] @ 3b13d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3bcb34 │ │ │ │ - ldr r2, [pc, #-1624] @ 3b1390 │ │ │ │ + bne 3bcb80 │ │ │ │ + ldr r2, [pc, #-1624] @ 3b13dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1648] @ 3b1394 │ │ │ │ + ldr r2, [pc, #-1648] @ 3b13e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1668] @ 3b1398 │ │ │ │ + ldr r3, [pc, #-1668] @ 3b13e4 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #12 │ │ │ │ - bhi 3bfda4 │ │ │ │ + bhi 3bfdf0 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1700] @ 3b139c │ │ │ │ + ldr r2, [pc, #-1700] @ 3b13e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1720] @ 3b13a0 │ │ │ │ + ldr r2, [pc, #-1720] @ 3b13ec │ │ │ │ bic r3, r5, #-2147483648 @ 0x80000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1740] @ 3b13a4 │ │ │ │ + ldr r2, [pc, #-1740] @ 3b13f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - bge 3ae2c0 │ │ │ │ - b 3ae4a4 │ │ │ │ - ldr r2, [pc, #-1772] @ 3b13a8 │ │ │ │ + bge 3ae30c │ │ │ │ + b 3ae4f0 │ │ │ │ + ldr r2, [pc, #-1772] @ 3b13f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bc2a4 │ │ │ │ - ldr r3, [pc, #-1800] @ 3b13ac │ │ │ │ + bhi 3bc2f0 │ │ │ │ + ldr r3, [pc, #-1800] @ 3b13f8 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3bbcec │ │ │ │ + bhi 3bbd38 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1832] @ 3b13b0 │ │ │ │ + ldr r2, [pc, #-1832] @ 3b13fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bc790 │ │ │ │ - ldr r3, [pc, #-1860] @ 3b13b4 │ │ │ │ + bhi 3bc7dc │ │ │ │ + ldr r3, [pc, #-1860] @ 3b1400 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3bbcec │ │ │ │ + bhi 3bbd38 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1892] @ 3b13b8 │ │ │ │ + ldr r2, [pc, #-1892] @ 3b1404 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1912] @ 3b13bc │ │ │ │ + ldr r2, [pc, #-1912] @ 3b1408 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1940] @ 3b13c0 │ │ │ │ + ldr r2, [pc, #-1940] @ 3b140c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1960] @ 3b13c4 │ │ │ │ + ldr r2, [pc, #-1960] @ 3b1410 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1992] @ 3b13c8 │ │ │ │ + ldr r2, [pc, #-1992] @ 3b1414 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bbfdc │ │ │ │ + bhi 3bc028 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b516c │ │ │ │ - ldr r3, [pc, #-2028] @ 3b13cc │ │ │ │ + beq 3b51b8 │ │ │ │ + ldr r3, [pc, #-2028] @ 3b1418 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3bfde0 │ │ │ │ + bhi 3bfe2c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2060] @ 3b13d0 │ │ │ │ + ldr r2, [pc, #-2060] @ 3b141c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bc9f4 │ │ │ │ - ldr r3, [pc, #-2088] @ 3b13d4 │ │ │ │ + bhi 3bca40 │ │ │ │ + ldr r3, [pc, #-2088] @ 3b1420 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3bbcec │ │ │ │ + bhi 3bbd38 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2120] @ 3b13d8 │ │ │ │ + ldr r2, [pc, #-2120] @ 3b1424 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2140] @ 3b13dc │ │ │ │ + ldr r3, [pc, #-2140] @ 3b1428 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #11 │ │ │ │ - bhi 3b3c4c │ │ │ │ + bhi 3b3c98 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2172] @ 3b13e0 │ │ │ │ + ldr r2, [pc, #-2172] @ 3b142c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3be618 │ │ │ │ + beq 3be664 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3be5fc │ │ │ │ + beq 3be648 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3b918c │ │ │ │ - ldr r2, [pc, #-2220] @ 3b13e4 │ │ │ │ + bne 3b91d8 │ │ │ │ + ldr r2, [pc, #-2220] @ 3b1430 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2244] @ 3b13e8 │ │ │ │ + ldr r2, [pc, #-2244] @ 3b1434 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bcc8c │ │ │ │ - ldr r2, [pc, #-2272] @ 3b13ec │ │ │ │ + bne 3bccd8 │ │ │ │ + ldr r2, [pc, #-2272] @ 3b1438 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2288] @ 3b13f0 │ │ │ │ + ldr r2, [pc, #-2288] @ 3b143c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bcc74 │ │ │ │ - ldr r2, [pc, #-2316] @ 3b13f4 │ │ │ │ + bne 3bccc0 │ │ │ │ + ldr r2, [pc, #-2316] @ 3b1440 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2332] @ 3b13f8 │ │ │ │ + ldr r2, [pc, #-2332] @ 3b1444 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3bcc5c │ │ │ │ - ldr r2, [pc, #-2360] @ 3b13fc │ │ │ │ + bne 3bcca8 │ │ │ │ + ldr r2, [pc, #-2360] @ 3b1448 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2376] @ 3b1400 │ │ │ │ + ldr r2, [pc, #-2376] @ 3b144c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3bcc44 │ │ │ │ - ldr r2, [pc, #-2404] @ 3b1404 │ │ │ │ + bne 3bcc90 │ │ │ │ + ldr r2, [pc, #-2404] @ 3b1450 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2420] @ 3b1408 │ │ │ │ + ldr r2, [pc, #-2420] @ 3b1454 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3bcc2c │ │ │ │ - ldr r2, [pc, #-2448] @ 3b140c │ │ │ │ + bne 3bcc78 │ │ │ │ + ldr r2, [pc, #-2448] @ 3b1458 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2464] @ 3b1410 │ │ │ │ + ldr r2, [pc, #-2464] @ 3b145c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 3bcc14 │ │ │ │ - ldr r2, [pc, #-2492] @ 3b1414 │ │ │ │ + bne 3bcc60 │ │ │ │ + ldr r2, [pc, #-2492] @ 3b1460 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2508] @ 3b1418 │ │ │ │ + ldr r2, [pc, #-2508] @ 3b1464 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 3bcbfc │ │ │ │ - ldr r2, [pc, #-2536] @ 3b141c │ │ │ │ + bne 3bcc48 │ │ │ │ + ldr r2, [pc, #-2536] @ 3b1468 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2552] @ 3b1420 │ │ │ │ + ldr r2, [pc, #-2552] @ 3b146c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - bne 3bcbe0 │ │ │ │ - ldr r2, [pc, #-2580] @ 3b1424 │ │ │ │ + bne 3bcc2c │ │ │ │ + ldr r2, [pc, #-2580] @ 3b1470 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2604] @ 3b1428 │ │ │ │ + ldr r2, [pc, #-2604] @ 3b1474 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd7c8 │ │ │ │ - ldr r2, [pc, #-2632] @ 3b142c │ │ │ │ + bne 3bd814 │ │ │ │ + ldr r2, [pc, #-2632] @ 3b1478 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b055c │ │ │ │ - ldr r2, [pc, #-2652] @ 3b1430 │ │ │ │ + b 3b05a8 │ │ │ │ + ldr r2, [pc, #-2652] @ 3b147c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3bc00c │ │ │ │ - ldr r2, [pc, #-2680] @ 3b1434 │ │ │ │ + bne 3bc058 │ │ │ │ + ldr r2, [pc, #-2680] @ 3b1480 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2704] @ 3b1438 │ │ │ │ + ldr r2, [pc, #-2704] @ 3b1484 │ │ │ │ lsl r5, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ lsr r5, r5, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #14 │ │ │ │ - bls 3bca60 │ │ │ │ + bls 3bcaac │ │ │ │ sub r3, r5, #4096 @ 0x1000 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #26 │ │ │ │ - bhi 3b26f0 │ │ │ │ - ldr r2, [pc, #-2756] @ 3b143c │ │ │ │ + bhi 3b273c │ │ │ │ + ldr r2, [pc, #-2756] @ 3b1488 │ │ │ │ sub r3, r5, #4096 @ 0x1000 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #26 │ │ │ │ - bhi 3b26f0 │ │ │ │ + bhi 3b273c │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2792] @ 3b1440 │ │ │ │ + ldr r2, [pc, #-2792] @ 3b148c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3be2e4 │ │ │ │ + beq 3be330 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3be2c8 │ │ │ │ + beq 3be314 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3b918c │ │ │ │ - ldr r2, [pc, #-2840] @ 3b1444 │ │ │ │ + bne 3b91d8 │ │ │ │ + ldr r2, [pc, #-2840] @ 3b1490 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2864] @ 3b1448 │ │ │ │ + ldr r2, [pc, #-2864] @ 3b1494 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae2a8 │ │ │ │ - ldr r2, [pc, #-2872] @ 3b144c │ │ │ │ + b 3ae2f4 │ │ │ │ + ldr r2, [pc, #-2872] @ 3b1498 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd7e0 │ │ │ │ - ldr r2, [pc, #-2900] @ 3b1450 │ │ │ │ + bne 3bd82c │ │ │ │ + ldr r2, [pc, #-2900] @ 3b149c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2924] @ 3b1454 │ │ │ │ + ldr r2, [pc, #-2924] @ 3b14a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd9bc │ │ │ │ - ldr r2, [pc, #-2952] @ 3b1458 │ │ │ │ + bne 3bda08 │ │ │ │ + ldr r2, [pc, #-2952] @ 3b14a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2968] @ 3b145c │ │ │ │ + ldr r2, [pc, #-2968] @ 3b14a8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae48c │ │ │ │ - ldr r2, [pc, #-2976] @ 3b1460 │ │ │ │ + b 3ae4d8 │ │ │ │ + ldr r2, [pc, #-2976] @ 3b14ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd7b0 │ │ │ │ - ldr r2, [pc, #-3004] @ 3b1464 │ │ │ │ + bne 3bd7fc │ │ │ │ + ldr r2, [pc, #-3004] @ 3b14b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3020] @ 3b1468 │ │ │ │ + ldr r2, [pc, #-3020] @ 3b14b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3bd798 │ │ │ │ - ldr r2, [pc, #-3048] @ 3b146c │ │ │ │ + bne 3bd7e4 │ │ │ │ + ldr r2, [pc, #-3048] @ 3b14b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3064] @ 3b1470 │ │ │ │ + ldr r2, [pc, #-3064] @ 3b14bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bd780 │ │ │ │ - ldr r2, [pc, #-3092] @ 3b1474 │ │ │ │ + bne 3bd7cc │ │ │ │ + ldr r2, [pc, #-3092] @ 3b14c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3108] @ 3b1478 │ │ │ │ + ldr r2, [pc, #-3108] @ 3b14c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 3bd768 │ │ │ │ - ldr r2, [pc, #-3136] @ 3b147c │ │ │ │ + bne 3bd7b4 │ │ │ │ + ldr r2, [pc, #-3136] @ 3b14c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3152] @ 3b1480 │ │ │ │ + ldr r2, [pc, #-3152] @ 3b14cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 3bd738 │ │ │ │ - ldr r2, [pc, #-3180] @ 3b1484 │ │ │ │ + bne 3bd784 │ │ │ │ + ldr r2, [pc, #-3180] @ 3b14d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3196] @ 3b1488 │ │ │ │ + ldr r2, [pc, #-3196] @ 3b14d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3216] @ 3b148c │ │ │ │ + ldr r2, [pc, #-3216] @ 3b14d8 │ │ │ │ lsr r3, r5, #11 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3bfdc4 │ │ │ │ + bhi 3bfe10 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3252] @ 3b1490 │ │ │ │ + ldr r2, [pc, #-3252] @ 3b14dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bcca4 │ │ │ │ - ldr r2, [pc, #-3280] @ 3b1494 │ │ │ │ + bne 3bccf0 │ │ │ │ + ldr r2, [pc, #-3280] @ 3b14e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3296] @ 3b1498 │ │ │ │ + ldr r2, [pc, #-3296] @ 3b14e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - beq 3af53c │ │ │ │ - ldr r2, [pc, #-3324] @ 3b149c │ │ │ │ + beq 3af588 │ │ │ │ + ldr r2, [pc, #-3324] @ 3b14e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3348] @ 3b14a0 │ │ │ │ + ldr r2, [pc, #-3348] @ 3b14ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd3c4 │ │ │ │ - ldr r2, [pc, #-3376] @ 3b14a4 │ │ │ │ + bne 3bd410 │ │ │ │ + ldr r2, [pc, #-3376] @ 3b14f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3400] @ 3b14a8 │ │ │ │ + ldr r2, [pc, #-3400] @ 3b14f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3420] @ 3b14ac │ │ │ │ + ldr r3, [pc, #-3420] @ 3b14f8 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3be5e0 │ │ │ │ + beq 3be62c │ │ │ │ add r3, r3, #3 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3be5c4 │ │ │ │ + beq 3be610 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 3b516c │ │ │ │ - ldr r2, [pc, #-3452] @ 3b14b0 │ │ │ │ + bne 3b51b8 │ │ │ │ + ldr r2, [pc, #-3452] @ 3b14fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3476] @ 3b14b4 │ │ │ │ - ldr r8, [pc, #-3476] @ 3b14b8 │ │ │ │ + ldr r2, [pc, #-3476] @ 3b1500 │ │ │ │ + ldr r8, [pc, #-3476] @ 3b1504 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3520] @ 3b14bc │ │ │ │ + ldr r2, [pc, #-3520] @ 3b1508 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3540] @ 3b14c0 │ │ │ │ + ldr r3, [pc, #-3540] @ 3b150c │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3568] @ 3b14c4 │ │ │ │ + ldr r2, [pc, #-3568] @ 3b1510 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3be0fc │ │ │ │ + beq 3be148 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3be0e0 │ │ │ │ + beq 3be12c │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3b516c │ │ │ │ - ldr r2, [pc, #-3612] @ 3b14c8 │ │ │ │ + bne 3b51b8 │ │ │ │ + ldr r2, [pc, #-3612] @ 3b1514 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3636] @ 3b14cc │ │ │ │ + ldr r2, [pc, #-3636] @ 3b1518 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bcbc8 │ │ │ │ - ldr r2, [pc, #-3664] @ 3b14d0 │ │ │ │ + bne 3bcc14 │ │ │ │ + ldr r2, [pc, #-3664] @ 3b151c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3680] @ 3b14d4 │ │ │ │ + ldr r2, [pc, #-3680] @ 3b1520 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3700] @ 3b14d8 │ │ │ │ + ldr r2, [pc, #-3700] @ 3b1524 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3732] @ 3b14dc │ │ │ │ + ldr r2, [pc, #-3732] @ 3b1528 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3bd3e0 │ │ │ │ + beq 3bd42c │ │ │ │ cmp r5, #1 │ │ │ │ - bne 3b516c │ │ │ │ - ldr r2, [pc, #-3768] @ 3b14e0 │ │ │ │ + bne 3b51b8 │ │ │ │ + ldr r2, [pc, #-3768] @ 3b152c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3792] @ 3b14e4 │ │ │ │ + ldr r2, [pc, #-3792] @ 3b1530 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2304 @ 0x900 │ │ │ │ - beq 3bbca8 │ │ │ │ - ldr r3, [pc, #-3820] @ 3b14e8 │ │ │ │ + beq 3bbcf4 │ │ │ │ + ldr r3, [pc, #-3820] @ 3b1534 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 3b516c │ │ │ │ - ldr r2, [pc, #-3828] @ 3b14ec │ │ │ │ + bne 3b51b8 │ │ │ │ + ldr r2, [pc, #-3828] @ 3b1538 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3852] @ 3b14f0 │ │ │ │ + ldr r2, [pc, #-3852] @ 3b153c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae964 │ │ │ │ - ldr r2, [pc, #-3864] @ 3b14f4 │ │ │ │ + b 3ae9b0 │ │ │ │ + ldr r2, [pc, #-3864] @ 3b1540 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3888] @ 3b14f8 │ │ │ │ + ldr r2, [pc, #-3888] @ 3b1544 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3912] @ 3b14fc │ │ │ │ + ldr r2, [pc, #-3912] @ 3b1548 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3936] @ 3b1500 │ │ │ │ + ldr r2, [pc, #-3936] @ 3b154c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3952] @ 3b1504 │ │ │ │ + ldr r2, [pc, #-3952] @ 3b1550 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3972] @ 3b1508 │ │ │ │ + ldr r3, [pc, #-3972] @ 3b1554 │ │ │ │ lsr r8, r5, #8 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3bfb4c │ │ │ │ + bhi 3bfb98 │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-4004] @ 3b150c │ │ │ │ + ldr r2, [pc, #-4004] @ 3b1558 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4020] @ 3b1510 │ │ │ │ + ldr r2, [pc, #-4020] @ 3b155c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3bd928 │ │ │ │ - ldr r2, [pc, #-4048] @ 3b1514 │ │ │ │ + bne 3bd974 │ │ │ │ + ldr r2, [pc, #-4048] @ 3b1560 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4064] @ 3b1518 │ │ │ │ + ldr r2, [pc, #-4064] @ 3b1564 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - beq 3aff00 │ │ │ │ - ldr r2, [pc, #4068] @ 3b34fc │ │ │ │ + beq 3aff4c │ │ │ │ + ldr r2, [pc, #4068] @ 3b3548 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4044] @ 3b3500 │ │ │ │ + ldr r2, [pc, #4044] @ 3b354c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b24bc │ │ │ │ - ldr r2, [pc, #4024] @ 3b3504 │ │ │ │ + b 3b2508 │ │ │ │ + ldr r2, [pc, #4024] @ 3b3550 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b24bc │ │ │ │ - ldr r2, [pc, #4004] @ 3b3508 │ │ │ │ + b 3b2508 │ │ │ │ + ldr r2, [pc, #4004] @ 3b3554 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b24bc │ │ │ │ - ldr r2, [pc, #3984] @ 3b350c │ │ │ │ + b 3b2508 │ │ │ │ + ldr r2, [pc, #3984] @ 3b3558 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b24bc │ │ │ │ - ldr r2, [pc, #3964] @ 3b3510 │ │ │ │ + b 3b2508 │ │ │ │ + ldr r2, [pc, #3964] @ 3b355c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b24bc │ │ │ │ - ldr r2, [pc, #3944] @ 3b3514 │ │ │ │ + b 3b2508 │ │ │ │ + ldr r2, [pc, #3944] @ 3b3560 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b246c │ │ │ │ - ldr r2, [pc, #3924] @ 3b3518 │ │ │ │ + b 3b24b8 │ │ │ │ + ldr r2, [pc, #3924] @ 3b3564 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b246c │ │ │ │ - ldr r2, [pc, #3904] @ 3b351c │ │ │ │ + b 3b24b8 │ │ │ │ + ldr r2, [pc, #3904] @ 3b3568 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b246c │ │ │ │ - ldr r2, [pc, #3884] @ 3b3520 │ │ │ │ + b 3b24b8 │ │ │ │ + ldr r2, [pc, #3884] @ 3b356c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b246c │ │ │ │ - ldr r2, [pc, #3864] @ 3b3524 │ │ │ │ + b 3b24b8 │ │ │ │ + ldr r2, [pc, #3864] @ 3b3570 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b246c │ │ │ │ - ldr r2, [pc, #3844] @ 3b3528 │ │ │ │ + b 3b24b8 │ │ │ │ + ldr r2, [pc, #3844] @ 3b3574 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3828] @ 3b352c │ │ │ │ + ldr r2, [pc, #3828] @ 3b3578 │ │ │ │ lsr r5, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3bb8e8 │ │ │ │ - ldr r2, [pc, #3792] @ 3b3530 │ │ │ │ + beq 3bb934 │ │ │ │ + ldr r2, [pc, #3792] @ 3b357c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3764] @ 3b3534 │ │ │ │ + ldr r2, [pc, #3764] @ 3b3580 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2630 │ │ │ │ - ldr r2, [pc, #3744] @ 3b3538 │ │ │ │ + b 3b267c │ │ │ │ + ldr r2, [pc, #3744] @ 3b3584 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2630 │ │ │ │ - ldr r2, [pc, #3724] @ 3b353c │ │ │ │ + b 3b267c │ │ │ │ + ldr r2, [pc, #3724] @ 3b3588 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2630 │ │ │ │ - ldr r2, [pc, #3704] @ 3b3540 │ │ │ │ + b 3b267c │ │ │ │ + ldr r2, [pc, #3704] @ 3b358c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2630 │ │ │ │ - ldr r2, [pc, #3684] @ 3b3544 │ │ │ │ + b 3b267c │ │ │ │ + ldr r2, [pc, #3684] @ 3b3590 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2630 │ │ │ │ - ldr r2, [pc, #3664] @ 3b3548 │ │ │ │ + b 3b267c │ │ │ │ + ldr r2, [pc, #3664] @ 3b3594 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #8448 @ 0x2100 │ │ │ │ - beq 3baea8 │ │ │ │ - ldr r3, [pc, #3628] @ 3b354c │ │ │ │ + beq 3baef4 │ │ │ │ + ldr r3, [pc, #3628] @ 3b3598 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3ae430 │ │ │ │ - ldr r2, [pc, #3620] @ 3b3550 │ │ │ │ + bne 3ae47c │ │ │ │ + ldr r2, [pc, #3620] @ 3b359c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3600] @ 3b3554 │ │ │ │ + ldr r2, [pc, #3600] @ 3b35a0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #1808 @ 0x710 │ │ │ │ - bls 3bb7c0 │ │ │ │ + bls 3bb80c │ │ │ │ sub r3, r1, #1808 @ 0x710 │ │ │ │ sub r3, r3, #4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3ae430 │ │ │ │ + bhi 3ae47c │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #65536 @ 0x10000 │ │ │ │ tst r3, r2 │ │ │ │ - bne 3b2ad8 │ │ │ │ - ldr r2, [pc, #3520] @ 3b3558 │ │ │ │ + bne 3b2b24 │ │ │ │ + ldr r2, [pc, #3520] @ 3b35a4 │ │ │ │ tst r3, r2 │ │ │ │ - bne 3bb788 │ │ │ │ - ldr r2, [pc, #3512] @ 3b355c │ │ │ │ + bne 3bb7d4 │ │ │ │ + ldr r2, [pc, #3512] @ 3b35a8 │ │ │ │ tst r3, r2 │ │ │ │ - beq 3ae430 │ │ │ │ - ldr r2, [pc, #3504] @ 3b3560 │ │ │ │ + beq 3ae47c │ │ │ │ + ldr r2, [pc, #3504] @ 3b35ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3484] @ 3b3564 │ │ │ │ + ldr r2, [pc, #3484] @ 3b35b0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3456] @ 3b3568 │ │ │ │ + ldr r2, [pc, #3456] @ 3b35b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3436] @ 3b356c │ │ │ │ + ldr r2, [pc, #3436] @ 3b35b8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3408] @ 3b3570 │ │ │ │ + ldr r2, [pc, #3408] @ 3b35bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3388] @ 3b3574 │ │ │ │ + ldr r2, [pc, #3388] @ 3b35c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3360] @ 3b3578 │ │ │ │ + ldr r2, [pc, #3360] @ 3b35c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3344] @ 3b357c │ │ │ │ + ldr r2, [pc, #3344] @ 3b35c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3316] @ 3b3580 │ │ │ │ + ldr r2, [pc, #3316] @ 3b35cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3300] @ 3b3584 │ │ │ │ + ldr r2, [pc, #3300] @ 3b35d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-67108864 @ 0xfc000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3272] @ 3b3588 │ │ │ │ + ldr r2, [pc, #3272] @ 3b35d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3256] @ 3b358c │ │ │ │ + ldr r2, [pc, #3256] @ 3b35d8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3228] @ 3b3590 │ │ │ │ + ldr r2, [pc, #3228] @ 3b35dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3212] @ 3b3594 │ │ │ │ + ldr r2, [pc, #3212] @ 3b35e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3184] @ 3b3598 │ │ │ │ + ldr r2, [pc, #3184] @ 3b35e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3168] @ 3b359c │ │ │ │ + ldr r2, [pc, #3168] @ 3b35e8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3140] @ 3b35a0 │ │ │ │ + ldr r2, [pc, #3140] @ 3b35ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bcffc │ │ │ │ - ldr r2, [pc, #3116] @ 3b35a4 │ │ │ │ + bne 3bd048 │ │ │ │ + ldr r2, [pc, #3116] @ 3b35f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3100] @ 3b35a8 │ │ │ │ + ldr r2, [pc, #3100] @ 3b35f4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae48c │ │ │ │ - ldr r2, [pc, #3092] @ 3b35ac │ │ │ │ + b 3ae4d8 │ │ │ │ + ldr r2, [pc, #3092] @ 3b35f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3076] @ 3b35b0 │ │ │ │ + ldr r2, [pc, #3076] @ 3b35fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3056] @ 3b35b4 │ │ │ │ + ldr r2, [pc, #3056] @ 3b3600 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bd014 │ │ │ │ - ldr r2, [pc, #3028] @ 3b35b8 │ │ │ │ + bne 3bd060 │ │ │ │ + ldr r2, [pc, #3028] @ 3b3604 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3012] @ 3b35bc │ │ │ │ + ldr r2, [pc, #3012] @ 3b3608 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2992] @ 3b35c0 │ │ │ │ + ldr r2, [pc, #2992] @ 3b360c │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #5 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2960] @ 3b35c4 │ │ │ │ + ldr r2, [pc, #2960] @ 3b3610 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2944] @ 3b35c8 │ │ │ │ + ldr r2, [pc, #2944] @ 3b3614 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2912] @ 3b35cc │ │ │ │ - ldr r8, [pc, #2912] @ 3b35d0 │ │ │ │ + ldr r2, [pc, #2912] @ 3b3618 │ │ │ │ + ldr r8, [pc, #2912] @ 3b361c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2868] @ 3b35d4 │ │ │ │ + ldr r2, [pc, #2868] @ 3b3620 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2820] @ 3b35d8 │ │ │ │ + ldr r2, [pc, #2820] @ 3b3624 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae2a8 │ │ │ │ - ldr r2, [pc, #2812] @ 3b35dc │ │ │ │ + b 3ae2f4 │ │ │ │ + ldr r2, [pc, #2812] @ 3b3628 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2792] @ 3b35e0 │ │ │ │ + ldr r2, [pc, #2792] @ 3b362c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2764] @ 3b35e4 │ │ │ │ + ldr r2, [pc, #2764] @ 3b3630 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2740] @ 3b35e8 │ │ │ │ + ldr r2, [pc, #2740] @ 3b3634 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2716] @ 3b35ec │ │ │ │ + ldr r2, [pc, #2716] @ 3b3638 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2692] @ 3b35f0 │ │ │ │ + ldr r2, [pc, #2692] @ 3b363c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2668] @ 3b35f4 │ │ │ │ + ldr r2, [pc, #2668] @ 3b3640 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2652] @ 3b35f8 │ │ │ │ + ldr r2, [pc, #2652] @ 3b3644 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3bbc14 │ │ │ │ - ldr r2, [pc, #2624] @ 3b35fc │ │ │ │ + bne 3bbc60 │ │ │ │ + ldr r2, [pc, #2624] @ 3b3648 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2600] @ 3b3600 │ │ │ │ + ldr r2, [pc, #2600] @ 3b364c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2b94 │ │ │ │ - ldr r2, [pc, #2580] @ 3b3604 │ │ │ │ + b 3b2be0 │ │ │ │ + ldr r2, [pc, #2580] @ 3b3650 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2b94 │ │ │ │ - ldr r2, [pc, #2560] @ 3b3608 │ │ │ │ + b 3b2be0 │ │ │ │ + ldr r2, [pc, #2560] @ 3b3654 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2b94 │ │ │ │ - ldr r2, [pc, #2540] @ 3b360c │ │ │ │ + b 3b2be0 │ │ │ │ + ldr r2, [pc, #2540] @ 3b3658 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2b94 │ │ │ │ - ldr r2, [pc, #2520] @ 3b3610 │ │ │ │ + b 3b2be0 │ │ │ │ + ldr r2, [pc, #2520] @ 3b365c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2b94 │ │ │ │ - ldr r2, [pc, #2500] @ 3b3614 │ │ │ │ + b 3b2be0 │ │ │ │ + ldr r2, [pc, #2500] @ 3b3660 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2b94 │ │ │ │ - ldr r2, [pc, #2480] @ 3b3618 │ │ │ │ + b 3b2be0 │ │ │ │ + ldr r2, [pc, #2480] @ 3b3664 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2b94 │ │ │ │ - ldr r2, [pc, #2460] @ 3b361c │ │ │ │ + b 3b2be0 │ │ │ │ + ldr r2, [pc, #2460] @ 3b3668 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2b94 │ │ │ │ - ldr r2, [pc, #2440] @ 3b3620 │ │ │ │ + b 3b2be0 │ │ │ │ + ldr r2, [pc, #2440] @ 3b366c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2b94 │ │ │ │ - ldr r2, [pc, #2420] @ 3b3624 │ │ │ │ + b 3b2be0 │ │ │ │ + ldr r2, [pc, #2420] @ 3b3670 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2b94 │ │ │ │ - ldr r2, [pc, #2400] @ 3b3628 │ │ │ │ + b 3b2be0 │ │ │ │ + ldr r2, [pc, #2400] @ 3b3674 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2b94 │ │ │ │ - ldr r2, [pc, #2380] @ 3b362c │ │ │ │ + b 3b2be0 │ │ │ │ + ldr r2, [pc, #2380] @ 3b3678 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2b94 │ │ │ │ - ldr r2, [pc, #2360] @ 3b3630 │ │ │ │ + b 3b2be0 │ │ │ │ + ldr r2, [pc, #2360] @ 3b367c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2b94 │ │ │ │ - ldr r2, [pc, #2340] @ 3b3634 │ │ │ │ + b 3b2be0 │ │ │ │ + ldr r2, [pc, #2340] @ 3b3680 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2b94 │ │ │ │ - ldr r2, [pc, #2320] @ 3b3638 │ │ │ │ + b 3b2be0 │ │ │ │ + ldr r2, [pc, #2320] @ 3b3684 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2b94 │ │ │ │ - ldr r2, [pc, #2300] @ 3b363c │ │ │ │ + b 3b2be0 │ │ │ │ + ldr r2, [pc, #2300] @ 3b3688 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2284] @ 3b3640 │ │ │ │ + ldr r2, [pc, #2284] @ 3b368c │ │ │ │ lsr r5, r5, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3be27c │ │ │ │ + beq 3be2c8 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3be260 │ │ │ │ + beq 3be2ac │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3b918c │ │ │ │ - ldr r2, [pc, #2232] @ 3b3644 │ │ │ │ + bne 3b91d8 │ │ │ │ + ldr r2, [pc, #2232] @ 3b3690 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2208] @ 3b3648 │ │ │ │ + ldr r2, [pc, #2208] @ 3b3694 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2d4c │ │ │ │ - ldr r2, [pc, #2188] @ 3b364c │ │ │ │ + b 3b2d98 │ │ │ │ + ldr r2, [pc, #2188] @ 3b3698 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2d4c │ │ │ │ - ldr r2, [pc, #2168] @ 3b3650 │ │ │ │ + b 3b2d98 │ │ │ │ + ldr r2, [pc, #2168] @ 3b369c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2d4c │ │ │ │ - ldr r2, [pc, #2148] @ 3b3654 │ │ │ │ + b 3b2d98 │ │ │ │ + ldr r2, [pc, #2148] @ 3b36a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2d4c │ │ │ │ - ldr r2, [pc, #2128] @ 3b3658 │ │ │ │ + b 3b2d98 │ │ │ │ + ldr r2, [pc, #2128] @ 3b36a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2d4c │ │ │ │ - ldr r2, [pc, #2108] @ 3b365c │ │ │ │ + b 3b2d98 │ │ │ │ + ldr r2, [pc, #2108] @ 3b36a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2d4c │ │ │ │ + b 3b2d98 │ │ │ │ sub r3, r1, #484 @ 0x1e4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #2068] @ 3b3660 │ │ │ │ + ldr r2, [pc, #2068] @ 3b36ac │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3ae118 │ │ │ │ + bne 3ae164 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3ae430 │ │ │ │ - ldr r2, [pc, #2048] @ 3b3664 │ │ │ │ + beq 3ae47c │ │ │ │ + ldr r2, [pc, #2048] @ 3b36b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2028] @ 3b3668 │ │ │ │ + ldr r2, [pc, #2028] @ 3b36b4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2000] @ 3b366c │ │ │ │ + ldr r2, [pc, #2000] @ 3b36b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3be2b0 │ │ │ │ + beq 3be2fc │ │ │ │ cmp r8, #3 │ │ │ │ - beq 3be6a4 │ │ │ │ + beq 3be6f0 │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3be504 │ │ │ │ - ldr r2, [pc, #1952] @ 3b3670 │ │ │ │ + beq 3be550 │ │ │ │ + ldr r2, [pc, #1952] @ 3b36bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1936] @ 3b3674 │ │ │ │ + ldr r2, [pc, #1936] @ 3b36c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bcda0 │ │ │ │ - ldr r2, [pc, #1908] @ 3b3678 │ │ │ │ + bne 3bcdec │ │ │ │ + ldr r2, [pc, #1908] @ 3b36c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1892] @ 3b367c │ │ │ │ + ldr r2, [pc, #1892] @ 3b36c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3bcd88 │ │ │ │ - ldr r2, [pc, #1864] @ 3b3680 │ │ │ │ + bne 3bcdd4 │ │ │ │ + ldr r2, [pc, #1864] @ 3b36cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1848] @ 3b3684 │ │ │ │ + ldr r2, [pc, #1848] @ 3b36d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1828] @ 3b3688 │ │ │ │ + ldr r3, [pc, #1828] @ 3b36d4 │ │ │ │ lsr r8, r5, #12 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #15 │ │ │ │ - bhi 3b2f84 │ │ │ │ + bhi 3b2fd0 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1792] @ 3b368c │ │ │ │ + ldr r2, [pc, #1792] @ 3b36d8 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1772] @ 3b3690 │ │ │ │ + ldr r2, [pc, #1772] @ 3b36dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3bd578 │ │ │ │ - ldr r2, [pc, #1744] @ 3b3694 │ │ │ │ + bne 3bd5c4 │ │ │ │ + ldr r2, [pc, #1744] @ 3b36e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1728] @ 3b3698 │ │ │ │ + ldr r2, [pc, #1728] @ 3b36e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 3bd560 │ │ │ │ - ldr r2, [pc, #1700] @ 3b369c │ │ │ │ + bne 3bd5ac │ │ │ │ + ldr r2, [pc, #1700] @ 3b36e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1684] @ 3b36a0 │ │ │ │ + ldr r2, [pc, #1684] @ 3b36ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1664] @ 3b36a4 │ │ │ │ + ldr r3, [pc, #1664] @ 3b36f0 │ │ │ │ lsr r8, r5, #23 │ │ │ │ and r8, r8, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #31 │ │ │ │ - bhi 3b41f4 │ │ │ │ + bhi 3b4240 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp r1, #800 @ 0x320 │ │ │ │ - bcc 3ae430 │ │ │ │ + bcc 3ae47c │ │ │ │ sub r3, r1, #800 @ 0x320 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r8, #1 │ │ │ │ lsl r3, r8, r3 │ │ │ │ - ldr r2, [pc, #1600] @ 3b36a8 │ │ │ │ + ldr r2, [pc, #1600] @ 3b36f4 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3ae118 │ │ │ │ + bne 3ae164 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3bc8bc │ │ │ │ - ldr r2, [pc, #1580] @ 3b36ac │ │ │ │ + beq 3bc908 │ │ │ │ + ldr r2, [pc, #1580] @ 3b36f8 │ │ │ │ and r9, r5, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r9, #1 │ │ │ │ - beq 3bde0c │ │ │ │ + beq 3bde58 │ │ │ │ cmp r9, #2 │ │ │ │ - beq 3bddf4 │ │ │ │ + beq 3bde40 │ │ │ │ cmp r9, #0 │ │ │ │ - bne 3bddd8 │ │ │ │ - ldr r2, [pc, #1532] @ 3b36b0 │ │ │ │ + bne 3bde24 │ │ │ │ + ldr r2, [pc, #1532] @ 3b36fc │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1516] @ 3b36b4 │ │ │ │ + ldr r2, [pc, #1516] @ 3b3700 │ │ │ │ lsr r8, r5, #4 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3bddc0 │ │ │ │ + beq 3bde0c │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3bdda8 │ │ │ │ + beq 3bddf4 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3bdd8c │ │ │ │ - ldr r2, [pc, #1464] @ 3b36b8 │ │ │ │ + bne 3bddd8 │ │ │ │ + ldr r2, [pc, #1464] @ 3b3704 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1448] @ 3b36bc │ │ │ │ + ldr r2, [pc, #1448] @ 3b3708 │ │ │ │ lsr r5, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3bdd70 │ │ │ │ + beq 3bddbc │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3be650 │ │ │ │ + beq 3be69c │ │ │ │ cmp r5, #1 │ │ │ │ - bne 3b3160 │ │ │ │ - ldr r2, [pc, #1396] @ 3b36c0 │ │ │ │ + bne 3b31ac │ │ │ │ + ldr r2, [pc, #1396] @ 3b370c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1372] @ 3b36c4 │ │ │ │ + ldr r2, [pc, #1372] @ 3b3710 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1348] @ 3b36c8 │ │ │ │ + ldr r2, [pc, #1348] @ 3b3714 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1324] @ 3b36cc │ │ │ │ + ldr r2, [pc, #1324] @ 3b3718 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1300] @ 3b36d0 │ │ │ │ + ldr r2, [pc, #1300] @ 3b371c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1276] @ 3b36d4 │ │ │ │ + ldr r2, [pc, #1276] @ 3b3720 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1252] @ 3b36d8 │ │ │ │ + ldr r2, [pc, #1252] @ 3b3724 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1228] @ 3b36dc │ │ │ │ + ldr r2, [pc, #1228] @ 3b3728 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1204] @ 3b36e0 │ │ │ │ + ldr r2, [pc, #1204] @ 3b372c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1180] @ 3b36e4 │ │ │ │ + ldr r2, [pc, #1180] @ 3b3730 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1156] @ 3b36e8 │ │ │ │ + ldr r2, [pc, #1156] @ 3b3734 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1132] @ 3b36ec │ │ │ │ + ldr r2, [pc, #1132] @ 3b3738 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1108] @ 3b36f0 │ │ │ │ + ldr r2, [pc, #1108] @ 3b373c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1084] @ 3b36f4 │ │ │ │ + ldr r2, [pc, #1084] @ 3b3740 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1060] @ 3b36f8 │ │ │ │ + ldr r2, [pc, #1060] @ 3b3744 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1036] @ 3b36fc │ │ │ │ + ldr r2, [pc, #1036] @ 3b3748 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1012] @ 3b3700 │ │ │ │ + ldr r2, [pc, #1012] @ 3b374c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #988] @ 3b3704 │ │ │ │ + ldr r2, [pc, #988] @ 3b3750 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #964] @ 3b3708 │ │ │ │ + ldr r2, [pc, #964] @ 3b3754 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #940] @ 3b370c │ │ │ │ + ldr r2, [pc, #940] @ 3b3758 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #916] @ 3b3710 │ │ │ │ + ldr r2, [pc, #916] @ 3b375c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #892] @ 3b3714 │ │ │ │ + ldr r2, [pc, #892] @ 3b3760 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #868] @ 3b3718 │ │ │ │ + ldr r2, [pc, #868] @ 3b3764 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #844] @ 3b371c │ │ │ │ + ldr r2, [pc, #844] @ 3b3768 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #820] @ 3b3720 │ │ │ │ + ldr r2, [pc, #820] @ 3b376c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #796] @ 3b3724 │ │ │ │ + ldr r2, [pc, #796] @ 3b3770 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #772] @ 3b3728 │ │ │ │ + ldr r2, [pc, #772] @ 3b3774 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #748] @ 3b372c │ │ │ │ + ldr r2, [pc, #748] @ 3b3778 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #724] @ 3b3730 │ │ │ │ + ldr r2, [pc, #724] @ 3b377c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #700] @ 3b3734 │ │ │ │ + ldr r2, [pc, #700] @ 3b3780 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #676] @ 3b3738 │ │ │ │ + ldr r2, [pc, #676] @ 3b3784 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #652] @ 3b373c │ │ │ │ + ldr r2, [pc, #652] @ 3b3788 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #628] @ 3b3740 │ │ │ │ + ldr r2, [pc, #628] @ 3b378c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #604] @ 3b3744 │ │ │ │ + ldr r2, [pc, #604] @ 3b3790 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - addseq ip, fp, r8, lsr sp │ │ │ │ - addseq r4, sl, r8, ror #23 │ │ │ │ - addseq r4, sl, r0, lsr #23 │ │ │ │ - addseq r4, sl, r0, lsr #23 │ │ │ │ - addseq r4, sl, ip, ror fp │ │ │ │ - addseq r4, sl, ip, ror fp │ │ │ │ + addseq ip, fp, ip, lsr #26 │ │ │ │ + @ instruction: 0x009a4bdc │ │ │ │ + umullseq r4, sl, r4, fp │ │ │ │ + umullseq r4, sl, r4, fp │ │ │ │ addseq r4, sl, r0, ror fp │ │ │ │ - addseq r4, sl, ip, asr #22 │ │ │ │ - addseq r4, sl, r8, lsr #22 │ │ │ │ - addseq r4, sl, r4, lsl #22 │ │ │ │ - addseq r4, sl, r0, ror #21 │ │ │ │ - addseq r4, sl, r8, lsl #22 │ │ │ │ - addseq r4, sl, r4, lsl #22 │ │ │ │ - addseq r1, r9, r0, ror #19 │ │ │ │ - umullseq r4, sl, ip, sl │ │ │ │ - addseq r4, sl, r0, ror #20 │ │ │ │ + addseq r4, sl, r0, ror fp │ │ │ │ + addseq r4, sl, r4, ror #22 │ │ │ │ + addseq r4, sl, r0, asr #22 │ │ │ │ + addseq r4, sl, ip, lsl fp │ │ │ │ + @ instruction: 0x009a4af8 │ │ │ │ + @ instruction: 0x009a4ad4 │ │ │ │ + @ instruction: 0x009a4afc │ │ │ │ + @ instruction: 0x009a4af8 │ │ │ │ + @ instruction: 0x009919d4 │ │ │ │ + umullseq r4, sl, r0, sl │ │ │ │ + addseq r4, sl, r4, asr sl │ │ │ │ + addseq r4, sl, r0, lsr sl │ │ │ │ addseq r4, sl, ip, lsr sl │ │ │ │ - addseq r4, sl, r8, asr #20 │ │ │ │ - addseq r4, sl, r4, lsr #20 │ │ │ │ - addseq r1, r9, r8, asr #18 │ │ │ │ + addseq r4, sl, r8, lsl sl │ │ │ │ + addseq r1, r9, ip, lsr r9 │ │ │ │ andeq r2, r0, r4, lsl #2 │ │ │ │ - addseq ip, fp, r8, asr #22 │ │ │ │ - addseq ip, fp, r8, asr fp │ │ │ │ + addseq ip, fp, ip, lsr fp │ │ │ │ + addseq ip, fp, ip, asr #22 │ │ │ │ andne r1, r0, r0 │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ - @ instruction: 0x009bc6fc │ │ │ │ - @ instruction: 0x009bcad4 │ │ │ │ - addseq ip, fp, r8, lsl r8 │ │ │ │ - umullseq ip, fp, ip, sl │ │ │ │ - addseq ip, fp, r4, asr #15 │ │ │ │ - addseq ip, fp, r4, ror #20 │ │ │ │ - umullseq ip, fp, r0, r6 │ │ │ │ - addseq ip, fp, r0, lsr sl │ │ │ │ - addseq ip, fp, r8, ror #13 │ │ │ │ - @ instruction: 0x009bc9fc │ │ │ │ - addseq ip, fp, r0, lsr #13 │ │ │ │ - addseq ip, fp, r8, asr #19 │ │ │ │ - addseq ip, fp, r8, asr r6 │ │ │ │ - umullseq ip, fp, r4, r9 │ │ │ │ - addseq ip, fp, r0, lsl r6 │ │ │ │ - addseq ip, fp, r0, ror #18 │ │ │ │ - addseq ip, fp, r0, asr #13 │ │ │ │ - addseq r4, sl, r0, ror #9 │ │ │ │ - addseq ip, fp, r4, lsr #13 │ │ │ │ - addseq ip, fp, r4, ror #10 │ │ │ │ - @ instruction: 0x009bc8f0 │ │ │ │ - addseq ip, fp, r8, asr #10 │ │ │ │ - addseq ip, fp, r8, lsr r5 │ │ │ │ - addseq r7, lr, ip, asr r7 │ │ │ │ - addseq ip, fp, r8, lsl #17 │ │ │ │ - addseq ip, fp, r0, lsr #11 │ │ │ │ - addseq ip, fp, r4, asr r8 │ │ │ │ + @ instruction: 0x009bc6f0 │ │ │ │ + addseq ip, fp, r8, asr #21 │ │ │ │ + addseq ip, fp, ip, lsl #16 │ │ │ │ + umullseq ip, fp, r0, sl │ │ │ │ + @ instruction: 0x009bc7b8 │ │ │ │ + addseq ip, fp, r8, asr sl │ │ │ │ + addseq ip, fp, r4, lsl #13 │ │ │ │ + addseq ip, fp, r4, lsr #20 │ │ │ │ + @ instruction: 0x009bc6dc │ │ │ │ + @ instruction: 0x009bc9f0 │ │ │ │ + umullseq ip, fp, r4, r6 │ │ │ │ + @ instruction: 0x009bc9bc │ │ │ │ + addseq ip, fp, ip, asr #12 │ │ │ │ + addseq ip, fp, r8, lsl #19 │ │ │ │ + addseq ip, fp, r4, lsl #12 │ │ │ │ + addseq ip, fp, r4, asr r9 │ │ │ │ + @ instruction: 0x009bc6b4 │ │ │ │ + @ instruction: 0x009a44d4 │ │ │ │ + umullseq ip, fp, r8, r6 │ │ │ │ + addseq ip, fp, r8, asr r5 │ │ │ │ + addseq ip, fp, r4, ror #17 │ │ │ │ addseq ip, fp, ip, lsr r5 │ │ │ │ - addseq ip, fp, r0, lsr #16 │ │ │ │ - addseq ip, fp, r0, lsr #10 │ │ │ │ - addseq ip, fp, r0, asr #9 │ │ │ │ - @ instruction: 0x009bc3fc │ │ │ │ - addseq ip, fp, r4, lsr #15 │ │ │ │ - addseq sp, fp, r4, asr r4 │ │ │ │ - addseq sp, fp, r8, lsl r4 │ │ │ │ - addseq sp, fp, ip, ror #7 │ │ │ │ - @ instruction: 0x009bd3f4 │ │ │ │ - addseq ip, fp, ip, lsr r1 │ │ │ │ - addseq ip, fp, r0, asr #2 │ │ │ │ + addseq ip, fp, ip, lsr #10 │ │ │ │ + addseq r7, lr, r0, asr r7 │ │ │ │ + addseq ip, fp, ip, ror r8 │ │ │ │ + umullseq ip, fp, r4, r5 │ │ │ │ + addseq ip, fp, r8, asr #16 │ │ │ │ + addseq ip, fp, r0, lsr r5 │ │ │ │ + addseq ip, fp, r4, lsl r8 │ │ │ │ + addseq ip, fp, r4, lsl r5 │ │ │ │ + @ instruction: 0x009bc4b4 │ │ │ │ + @ instruction: 0x009bc3f0 │ │ │ │ + umullseq ip, fp, r8, r7 │ │ │ │ + addseq sp, fp, r8, asr #8 │ │ │ │ + addseq sp, fp, ip, lsl #8 │ │ │ │ + addseq sp, fp, r0, ror #7 │ │ │ │ + addseq sp, fp, r8, ror #7 │ │ │ │ + addseq ip, fp, r0, lsr r1 │ │ │ │ addseq ip, fp, r4, lsr r1 │ │ │ │ - addseq ip, fp, r4, ror #1 │ │ │ │ - addseq ip, fp, r4, asr #1 │ │ │ │ - addseq r7, lr, ip, ror #24 │ │ │ │ - addseq r7, lr, r8, ror #24 │ │ │ │ - addseq r2, sp, r0, lsl #27 │ │ │ │ - addseq sp, fp, r8, lsr #21 │ │ │ │ - addseq ip, fp, r8, rrx │ │ │ │ - addseq ip, fp, r4, asr #32 │ │ │ │ - addseq ip, fp, r4, lsr #32 │ │ │ │ - addseq ip, fp, r4 │ │ │ │ - addseq r7, lr, ip, lsr #23 │ │ │ │ - addseq r7, lr, r8, lsr #23 │ │ │ │ - addseq r2, sp, r0, asr #25 │ │ │ │ - addseq sp, fp, r8, ror #19 │ │ │ │ - addseq fp, fp, r8, lsr #31 │ │ │ │ - @ instruction: 0x009e7cb0 │ │ │ │ - ldrheq lr, [fp], ip │ │ │ │ - addseq lr, fp, r0, lsr #1 │ │ │ │ - addseq lr, fp, r8, asr r0 │ │ │ │ - addseq lr, fp, r8, lsr #32 │ │ │ │ - @ instruction: 0x009bdfdc │ │ │ │ - @ instruction: 0x009bdfb8 │ │ │ │ - addseq sp, fp, ip, asr #31 │ │ │ │ - addseq sp, fp, r0, lsr #31 │ │ │ │ + addseq ip, fp, r8, lsr #2 │ │ │ │ + ldrsbeq ip, [fp], r8 │ │ │ │ + ldrheq ip, [fp], r8 │ │ │ │ + addseq r7, lr, r0, ror #24 │ │ │ │ + addseq r7, lr, ip, asr ip │ │ │ │ + addseq r2, sp, r4, ror sp │ │ │ │ + umullseq sp, fp, ip, sl │ │ │ │ + addseq ip, fp, ip, asr r0 │ │ │ │ + addseq ip, fp, r8, lsr r0 │ │ │ │ + addseq ip, fp, r8, lsl r0 │ │ │ │ + @ instruction: 0x009bbff8 │ │ │ │ + addseq r7, lr, r0, lsr #23 │ │ │ │ + umullseq r7, lr, ip, fp │ │ │ │ + @ instruction: 0x009d2cb4 │ │ │ │ + @ instruction: 0x009bd9dc │ │ │ │ + umullseq fp, fp, ip, pc @ │ │ │ │ + addseq r7, lr, r4, lsr #25 │ │ │ │ + ldrheq lr, [fp], r0 │ │ │ │ + umullseq lr, fp, r4, r0 │ │ │ │ + addseq lr, fp, ip, asr #32 │ │ │ │ + addseq lr, fp, ip, lsl r0 │ │ │ │ + @ instruction: 0x009bdfd0 │ │ │ │ + addseq sp, fp, ip, lsr #31 │ │ │ │ + addseq sp, fp, r0, asr #31 │ │ │ │ + umullseq sp, fp, r4, pc @ │ │ │ │ tstne r1, r0 │ │ │ │ - addseq fp, sl, r0, lsr r0 │ │ │ │ - addseq ip, fp, r0, lsr #8 │ │ │ │ - addseq fp, sl, r8 │ │ │ │ - @ instruction: 0x009aaff0 │ │ │ │ - @ instruction: 0x009be2b8 │ │ │ │ - addseq lr, fp, r8, lsr #5 │ │ │ │ - addseq lr, fp, r4, ror #5 │ │ │ │ - @ instruction: 0x009be2d4 │ │ │ │ - addseq lr, fp, r8, lsl #6 │ │ │ │ - @ instruction: 0x00adcbb4 │ │ │ │ - ldrheq r1, [r9], r4 │ │ │ │ - addseq lr, fp, ip, ror #6 │ │ │ │ + addseq fp, sl, r4, lsr #32 │ │ │ │ + addseq ip, fp, r4, lsl r4 │ │ │ │ + @ instruction: 0x009aaffc │ │ │ │ + addseq sl, sl, r4, ror #31 │ │ │ │ + addseq lr, fp, ip, lsr #5 │ │ │ │ + umullseq lr, fp, ip, r2 │ │ │ │ + @ instruction: 0x009be2d8 │ │ │ │ + addseq lr, fp, r8, asr #5 │ │ │ │ + @ instruction: 0x009be2fc │ │ │ │ + @ instruction: 0x00adcbb0 │ │ │ │ + addseq r1, r9, r8, lsr #1 │ │ │ │ addseq lr, fp, r0, ror #6 │ │ │ │ addseq lr, fp, r4, asr r3 │ │ │ │ - addseq r3, sl, r0, ror #28 │ │ │ │ - addseq lr, fp, r4, lsr r3 │ │ │ │ - adceq ip, sp, r4, lsl fp │ │ │ │ + addseq lr, fp, r8, asr #6 │ │ │ │ + addseq r3, sl, r4, asr lr │ │ │ │ + addseq lr, fp, r8, lsr #6 │ │ │ │ + adceq ip, sp, r0, lsl fp │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ - addseq fp, fp, r0, lsl #25 │ │ │ │ - addseq fp, fp, r0, ror #24 │ │ │ │ - addseq fp, fp, r4, ror #24 │ │ │ │ - addseq fp, fp, r4, asr #24 │ │ │ │ - addseq fp, fp, r0, ror #24 │ │ │ │ - umullseq r4, sl, r8, r3 │ │ │ │ - addseq r4, sl, r4, ror r3 │ │ │ │ - addseq ip, fp, r4, lsl #31 │ │ │ │ - addseq ip, fp, r0, lsl #19 │ │ │ │ - addseq ip, fp, r4, asr r9 │ │ │ │ - addseq r4, sl, r0, lsr #6 │ │ │ │ - addseq ip, fp, r0, lsl r9 │ │ │ │ - umullseq ip, fp, r0, r9 │ │ │ │ - addseq ip, fp, ip, asr r9 │ │ │ │ - addseq ip, fp, ip, lsr #18 │ │ │ │ - @ instruction: 0x009bc8fc │ │ │ │ - @ instruction: 0x009bc8d0 │ │ │ │ - addseq ip, fp, r8, lsr #17 │ │ │ │ - addseq ip, fp, r0, lsl #17 │ │ │ │ - addseq ip, fp, ip, asr r8 │ │ │ │ - addseq ip, fp, r8, lsl #16 │ │ │ │ - @ instruction: 0x009bcffc │ │ │ │ - @ instruction: 0x009bcfd4 │ │ │ │ - addseq ip, fp, r8, lsr #31 │ │ │ │ - addseq ip, fp, ip, ror pc │ │ │ │ - addseq ip, fp, r0, asr pc │ │ │ │ - addseq ip, fp, r8, lsr #30 │ │ │ │ - addseq ip, fp, r0, ror #30 │ │ │ │ - addseq ip, fp, r8, asr #21 │ │ │ │ - umullseq ip, fp, ip, sl │ │ │ │ - addseq ip, fp, r0, ror sl │ │ │ │ - addseq ip, fp, r8, asr #20 │ │ │ │ - addseq ip, fp, r0, lsr #20 │ │ │ │ - addseq ip, fp, r0, ror #20 │ │ │ │ - addseq ip, fp, r0, lsr sl │ │ │ │ - adceq r1, r0, r4, lsr sp │ │ │ │ - adceq r1, r0, ip, lsl #26 │ │ │ │ - addseq r2, sp, r0, lsr r4 │ │ │ │ - addseq fp, fp, r4, ror #8 │ │ │ │ - addseq ip, fp, r8, ror sp │ │ │ │ - addseq ip, fp, ip, asr #26 │ │ │ │ - addseq ip, fp, r0, lsr #26 │ │ │ │ - addseq ip, fp, ip, ror #25 │ │ │ │ - @ instruction: 0x009bccb8 │ │ │ │ - @ instruction: 0x009be3d4 │ │ │ │ - addseq lr, fp, r4, lsr #7 │ │ │ │ - addseq fp, fp, ip, lsl #17 │ │ │ │ - addseq fp, fp, r4, ror #22 │ │ │ │ - addseq r6, lr, ip, lsl #13 │ │ │ │ - adceq r1, r0, r4, lsl r7 │ │ │ │ - adceq r1, r0, ip, ror #13 │ │ │ │ - @ instruction: 0x009d1ef4 │ │ │ │ - addseq r1, sp, ip, asr #29 │ │ │ │ - addseq r1, sp, r4, lsr #29 │ │ │ │ - @ instruction: 0x009d1ed8 │ │ │ │ - addseq r1, sp, ip, lsr #29 │ │ │ │ - addseq r1, sp, r4, lsl #29 │ │ │ │ - addseq r1, sp, r8, asr lr │ │ │ │ - addseq r1, sp, r4, lsl #29 │ │ │ │ - addseq r1, sp, ip, asr lr │ │ │ │ - addseq sl, fp, ip, asr sp │ │ │ │ - addseq sl, fp, r8, lsr sp │ │ │ │ - @ instruction: 0x009bcab0 │ │ │ │ - addseq r0, r9, ip, ror #7 │ │ │ │ - addseq ip, fp, ip, lsl #21 │ │ │ │ - addseq ip, fp, r8, lsl #20 │ │ │ │ - addseq ip, fp, r4, ror #19 │ │ │ │ - addseq ip, fp, r0, asr #19 │ │ │ │ - @ instruction: 0x009bc9bc │ │ │ │ - addseq fp, fp, r0, lsr #29 │ │ │ │ - addseq ip, fp, ip, lsr ip │ │ │ │ - addseq ip, fp, r0, lsr ip │ │ │ │ - addseq ip, fp, r8, lsr #24 │ │ │ │ - addseq ip, fp, r4, ror #23 │ │ │ │ - addseq ip, fp, r4, lsl #24 │ │ │ │ - addseq ip, fp, r0, ror #23 │ │ │ │ - addseq fp, fp, r0, lsr #27 │ │ │ │ - addseq fp, fp, r4, ror sp │ │ │ │ - addseq fp, fp, r8, asr #26 │ │ │ │ - addseq fp, fp, r0, lsr #26 │ │ │ │ - @ instruction: 0x009bbcfc │ │ │ │ - @ instruction: 0x009bbcd8 │ │ │ │ - @ instruction: 0x009bbcb8 │ │ │ │ - @ instruction: 0x009bc6d8 │ │ │ │ - umullseq sp, fp, r0, r5 │ │ │ │ - addseq sp, fp, r8, lsl #11 │ │ │ │ - addseq sp, fp, ip, lsl #11 │ │ │ │ - @ instruction: 0x009bb3b0 │ │ │ │ - addseq sp, fp, r8, ror #10 │ │ │ │ - addseq sp, fp, r4, asr r5 │ │ │ │ - @ instruction: 0x009a2ef8 │ │ │ │ - addseq r1, sp, r8, ror #18 │ │ │ │ - addseq r2, sl, r4, asr #29 │ │ │ │ - addseq r3, sl, ip, lsl #8 │ │ │ │ - @ instruction: 0x00adbbb8 │ │ │ │ - addseq r3, sl, r0, lsr r4 │ │ │ │ - addseq r3, sl, r8, lsr #8 │ │ │ │ - addseq r0, r9, r4, lsl r0 │ │ │ │ - addseq r3, sl, r4, asr #7 │ │ │ │ - addseq r3, sl, r0, lsr #7 │ │ │ │ - addseq r3, sl, ip, ror r3 │ │ │ │ - addseq r3, sl, r8, asr r3 │ │ │ │ - addseq r3, sl, r4, lsr r3 │ │ │ │ - addseq r3, sl, r0, lsl r3 │ │ │ │ - addseq sp, fp, ip, asr #5 │ │ │ │ - addseq ip, fp, r4, asr r4 │ │ │ │ - addseq sp, fp, ip, lsl #5 │ │ │ │ - @ instruction: 0x009bc3f4 │ │ │ │ - addseq ip, fp, ip, asr #7 │ │ │ │ - @ instruction: 0x009bd1fc │ │ │ │ - addseq ip, fp, r0, asr r3 │ │ │ │ - addseq ip, fp, r4, lsr #9 │ │ │ │ - addseq ip, fp, r4, lsl #6 │ │ │ │ - addseq ip, fp, r0, ror #8 │ │ │ │ - @ instruction: 0x009bc2bc │ │ │ │ - addseq r6, lr, r0, lsr ip │ │ │ │ - addseq pc, r8, r4, asr #28 │ │ │ │ - @ instruction: 0x009bd1d4 │ │ │ │ - addseq sp, fp, r8, lsr #3 │ │ │ │ - @ instruction: 0x009bc3bc │ │ │ │ - @ instruction: 0x009bc2d4 │ │ │ │ - addseq ip, fp, ip, asr r3 │ │ │ │ - addseq sp, fp, r8, lsr r1 │ │ │ │ - addseq ip, fp, r4, lsl r3 │ │ │ │ - ldrsheq sp, [fp], r8 │ │ │ │ - addseq ip, fp, r4, lsl r2 │ │ │ │ - umullseq ip, fp, r8, r2 │ │ │ │ - @ instruction: 0x009bc1d4 │ │ │ │ - addseq sp, fp, r0, lsl #2 │ │ │ │ - umullseq ip, fp, r4, r1 │ │ │ │ - addseq sp, fp, r0, lsr r0 │ │ │ │ - addseq sp, fp, r0, lsr #1 │ │ │ │ - addseq fp, fp, r0, lsr #15 │ │ │ │ - addseq fp, fp, r8, ror r7 │ │ │ │ - addseq r3, sl, r8, asr #2 │ │ │ │ - addseq fp, fp, ip, lsr r7 │ │ │ │ - addseq fp, fp, r8, lsl r7 │ │ │ │ - addseq r3, sl, ip, ror #1 │ │ │ │ - addseq r3, sl, ip, asr #1 │ │ │ │ - addseq r1, sp, r8, lsr #11 │ │ │ │ - addseq r1, sp, ip, ror r5 │ │ │ │ - addseq r1, sp, r0, asr r5 │ │ │ │ - addseq r1, sp, r4, lsr #10 │ │ │ │ - addseq pc, r8, r8, lsr #23 │ │ │ │ - @ instruction: 0x009bc2b0 │ │ │ │ - addseq ip, fp, r4, lsl #5 │ │ │ │ - addseq ip, fp, r8, asr r2 │ │ │ │ - addseq ip, fp, ip, lsr #4 │ │ │ │ - addseq ip, fp, r8, ror r9 │ │ │ │ - addseq ip, fp, r4, asr #27 │ │ │ │ - umullseq ip, fp, ip, sp │ │ │ │ - addseq ip, fp, r8, lsr sp │ │ │ │ - addseq ip, fp, r4, lsl #26 │ │ │ │ - addseq ip, fp, ip, asr #26 │ │ │ │ - addseq ip, fp, r4, lsl #26 │ │ │ │ - addseq ip, fp, r0, lsl #26 │ │ │ │ - @ instruction: 0x009bccfc │ │ │ │ - addseq ip, fp, ip, ror ip │ │ │ │ - addseq ip, fp, r4, asr ip │ │ │ │ - addseq r6, lr, r4, ror #15 │ │ │ │ - addseq ip, fp, r0, ror #21 │ │ │ │ + addseq fp, fp, r4, ror ip │ │ │ │ + addseq fp, fp, r4, asr ip │ │ │ │ + addseq fp, fp, r8, asr ip │ │ │ │ + addseq fp, fp, r8, lsr ip │ │ │ │ + addseq fp, fp, r4, asr ip │ │ │ │ + addseq r4, sl, ip, lsl #7 │ │ │ │ + addseq r4, sl, r8, ror #6 │ │ │ │ + addseq ip, fp, r8, ror pc │ │ │ │ + addseq ip, fp, r4, ror r9 │ │ │ │ + addseq ip, fp, r8, asr #18 │ │ │ │ + addseq r4, sl, r4, lsl r3 │ │ │ │ + addseq ip, fp, r4, lsl #18 │ │ │ │ + addseq ip, fp, r4, lsl #19 │ │ │ │ + addseq ip, fp, r0, asr r9 │ │ │ │ + addseq ip, fp, r0, lsr #18 │ │ │ │ + @ instruction: 0x009bc8f0 │ │ │ │ + addseq ip, fp, r4, asr #17 │ │ │ │ + umullseq ip, fp, ip, r8 │ │ │ │ + addseq ip, fp, r4, ror r8 │ │ │ │ + addseq ip, fp, r0, asr r8 │ │ │ │ + @ instruction: 0x009bc7fc │ │ │ │ + @ instruction: 0x009bcff0 │ │ │ │ + addseq ip, fp, r8, asr #31 │ │ │ │ + umullseq ip, fp, ip, pc @ │ │ │ │ + addseq ip, fp, r0, ror pc │ │ │ │ + addseq ip, fp, r4, asr #30 │ │ │ │ + addseq ip, fp, ip, lsl pc │ │ │ │ + addseq ip, fp, r4, asr pc │ │ │ │ @ instruction: 0x009bcabc │ │ │ │ umullseq ip, fp, r0, sl │ │ │ │ addseq ip, fp, r4, ror #20 │ │ │ │ addseq ip, fp, ip, lsr sl │ │ │ │ - addseq fp, fp, ip, lsr #24 │ │ │ │ + addseq ip, fp, r4, lsl sl │ │ │ │ + addseq ip, fp, r4, asr sl │ │ │ │ + addseq ip, fp, r4, lsr #20 │ │ │ │ + adceq r1, r0, r8, lsr #26 │ │ │ │ + adceq r1, r0, r0, lsl #26 │ │ │ │ + addseq r2, sp, r4, lsr #8 │ │ │ │ + addseq fp, fp, r8, asr r4 │ │ │ │ + addseq ip, fp, ip, ror #26 │ │ │ │ + addseq ip, fp, r0, asr #26 │ │ │ │ + addseq ip, fp, r4, lsl sp │ │ │ │ + addseq ip, fp, r0, ror #25 │ │ │ │ + addseq ip, fp, ip, lsr #25 │ │ │ │ + addseq lr, fp, r8, asr #7 │ │ │ │ + umullseq lr, fp, r8, r3 │ │ │ │ + addseq fp, fp, r0, lsl #17 │ │ │ │ + addseq fp, fp, r8, asr fp │ │ │ │ + addseq r6, lr, r0, lsl #13 │ │ │ │ + adceq r1, r0, r8, lsl #14 │ │ │ │ + adceq r1, r0, r0, ror #13 │ │ │ │ + addseq r1, sp, r8, ror #29 │ │ │ │ + addseq r1, sp, r0, asr #29 │ │ │ │ + umullseq r1, sp, r8, lr │ │ │ │ + addseq r1, sp, ip, asr #29 │ │ │ │ + addseq r1, sp, r0, lsr #29 │ │ │ │ + addseq r1, sp, r8, ror lr │ │ │ │ + addseq r1, sp, ip, asr #28 │ │ │ │ + addseq r1, sp, r8, ror lr │ │ │ │ + addseq r1, sp, r0, asr lr │ │ │ │ + addseq sl, fp, r0, asr sp │ │ │ │ + addseq sl, fp, ip, lsr #26 │ │ │ │ + addseq ip, fp, r4, lsr #21 │ │ │ │ + addseq r0, r9, r0, ror #7 │ │ │ │ + addseq ip, fp, r0, lsl #21 │ │ │ │ @ instruction: 0x009bc9fc │ │ │ │ @ instruction: 0x009bc9d8 │ │ │ │ - addseq fp, fp, r0, asr #18 │ │ │ │ - @ instruction: 0x009a2cd8 │ │ │ │ - addseq ip, fp, ip, ror r9 │ │ │ │ - addseq ip, fp, r0, asr r9 │ │ │ │ - addseq ip, fp, ip, lsr #18 │ │ │ │ - addseq ip, fp, r0, lsl #18 │ │ │ │ - umullseq r2, sl, r4, fp │ │ │ │ - addseq ip, fp, r0, asr #17 │ │ │ │ + @ instruction: 0x009bc9b4 │ │ │ │ + @ instruction: 0x009bc9b0 │ │ │ │ + umullseq fp, fp, r4, lr @ │ │ │ │ + addseq ip, fp, r0, lsr ip │ │ │ │ + addseq ip, fp, r4, lsr #24 │ │ │ │ + addseq ip, fp, ip, lsl ip │ │ │ │ + @ instruction: 0x009bcbd8 │ │ │ │ + @ instruction: 0x009bcbf8 │ │ │ │ + @ instruction: 0x009bcbd4 │ │ │ │ + umullseq fp, fp, r4, sp @ │ │ │ │ + addseq fp, fp, r8, ror #26 │ │ │ │ + addseq fp, fp, ip, lsr sp │ │ │ │ + addseq fp, fp, r4, lsl sp │ │ │ │ + @ instruction: 0x009bbcf0 │ │ │ │ + addseq fp, fp, ip, asr #25 │ │ │ │ + addseq fp, fp, ip, lsr #25 │ │ │ │ + addseq ip, fp, ip, asr #13 │ │ │ │ + addseq sp, fp, r4, lsl #11 │ │ │ │ + addseq sp, fp, ip, ror r5 │ │ │ │ + addseq sp, fp, r0, lsl #11 │ │ │ │ + addseq fp, fp, r4, lsr #7 │ │ │ │ + addseq sp, fp, ip, asr r5 │ │ │ │ + addseq sp, fp, r8, asr #10 │ │ │ │ + addseq r2, sl, ip, ror #29 │ │ │ │ + addseq r1, sp, ip, asr r9 │ │ │ │ + @ instruction: 0x009a2eb8 │ │ │ │ + addseq r3, sl, r0, lsl #8 │ │ │ │ + @ instruction: 0x00adbbb4 │ │ │ │ + addseq r3, sl, r4, lsr #8 │ │ │ │ + addseq r3, sl, ip, lsl r4 │ │ │ │ + addseq r0, r9, r8 │ │ │ │ + @ instruction: 0x009a33b8 │ │ │ │ + umullseq r3, sl, r4, r3 │ │ │ │ + addseq r3, sl, r0, ror r3 │ │ │ │ + addseq r3, sl, ip, asr #6 │ │ │ │ + addseq r3, sl, r8, lsr #6 │ │ │ │ + addseq r3, sl, r4, lsl #6 │ │ │ │ + addseq sp, fp, r0, asr #5 │ │ │ │ + addseq ip, fp, r8, asr #8 │ │ │ │ + addseq sp, fp, r0, lsl #5 │ │ │ │ + addseq ip, fp, r8, ror #7 │ │ │ │ + addseq ip, fp, r0, asr #7 │ │ │ │ + @ instruction: 0x009bd1f0 │ │ │ │ + addseq ip, fp, r4, asr #6 │ │ │ │ + umullseq ip, fp, r8, r4 │ │ │ │ + @ instruction: 0x009bc2f8 │ │ │ │ + addseq ip, fp, r4, asr r4 │ │ │ │ + @ instruction: 0x009bc2b0 │ │ │ │ + addseq r6, lr, r4, lsr #24 │ │ │ │ + addseq pc, r8, r8, lsr lr @ │ │ │ │ + addseq sp, fp, r8, asr #3 │ │ │ │ + umullseq sp, fp, ip, r1 │ │ │ │ + @ instruction: 0x009bc3b0 │ │ │ │ + addseq ip, fp, r8, asr #5 │ │ │ │ + addseq ip, fp, r0, asr r3 │ │ │ │ + addseq sp, fp, ip, lsr #2 │ │ │ │ + addseq ip, fp, r8, lsl #6 │ │ │ │ + addseq sp, fp, ip, ror #1 │ │ │ │ + addseq ip, fp, r8, lsl #4 │ │ │ │ + addseq ip, fp, ip, lsl #5 │ │ │ │ + addseq ip, fp, r8, asr #3 │ │ │ │ + ldrsheq sp, [fp], r4 │ │ │ │ + addseq ip, fp, r8, lsl #3 │ │ │ │ + addseq sp, fp, r4, lsr #32 │ │ │ │ + umullseq sp, fp, r4, r0 │ │ │ │ + umullseq fp, fp, r4, r7 @ │ │ │ │ + addseq fp, fp, ip, ror #14 │ │ │ │ + addseq r3, sl, ip, lsr r1 │ │ │ │ + addseq fp, fp, r0, lsr r7 │ │ │ │ + addseq fp, fp, ip, lsl #14 │ │ │ │ + addseq r3, sl, r0, ror #1 │ │ │ │ + addseq r3, sl, r0, asr #1 │ │ │ │ + umullseq r1, sp, ip, r5 │ │ │ │ + addseq r1, sp, r0, ror r5 │ │ │ │ + addseq r1, sp, r4, asr #10 │ │ │ │ + addseq r1, sp, r8, lsl r5 │ │ │ │ + umullseq pc, r8, ip, fp @ │ │ │ │ + addseq ip, fp, r4, lsr #5 │ │ │ │ + addseq ip, fp, r8, ror r2 │ │ │ │ + addseq ip, fp, ip, asr #4 │ │ │ │ + addseq ip, fp, r0, lsr #4 │ │ │ │ + addseq ip, fp, ip, ror #18 │ │ │ │ + @ instruction: 0x009bcdb8 │ │ │ │ + umullseq ip, fp, r0, sp │ │ │ │ + addseq ip, fp, ip, lsr #26 │ │ │ │ + @ instruction: 0x009bccf8 │ │ │ │ + addseq ip, fp, r0, asr #26 │ │ │ │ + @ instruction: 0x009bccf8 │ │ │ │ + @ instruction: 0x009bccf4 │ │ │ │ + @ instruction: 0x009bccf0 │ │ │ │ + addseq ip, fp, r0, ror ip │ │ │ │ + addseq ip, fp, r8, asr #24 │ │ │ │ + @ instruction: 0x009e67d8 │ │ │ │ + @ instruction: 0x009bcad4 │ │ │ │ + @ instruction: 0x009bcab0 │ │ │ │ + addseq ip, fp, r4, lsl #21 │ │ │ │ + addseq ip, fp, r8, asr sl │ │ │ │ + addseq ip, fp, r0, lsr sl │ │ │ │ + addseq fp, fp, r0, lsr #24 │ │ │ │ + @ instruction: 0x009bc9f0 │ │ │ │ + addseq ip, fp, ip, asr #19 │ │ │ │ + addseq fp, fp, r4, lsr r9 │ │ │ │ + addseq r2, sl, ip, asr #25 │ │ │ │ + addseq ip, fp, r0, ror r9 │ │ │ │ + addseq ip, fp, r4, asr #18 │ │ │ │ + addseq ip, fp, r0, lsr #18 │ │ │ │ + @ instruction: 0x009bc8f4 │ │ │ │ + addseq r2, sl, r8, lsl #23 │ │ │ │ + @ instruction: 0x009bc8b4 │ │ │ │ andeq r1, r0, r0, lsl r0 │ │ │ │ - adceq fp, sp, r4, ror #6 │ │ │ │ - addseq r2, sl, r0, lsr r5 │ │ │ │ - addseq sl, fp, ip, lsr sl │ │ │ │ - @ instruction: 0x009a24f4 │ │ │ │ - addseq sl, fp, r0, lsl #20 │ │ │ │ - @ instruction: 0x009a24b8 │ │ │ │ - addseq sl, fp, r4, asr #19 │ │ │ │ - addseq r5, lr, r0, asr #26 │ │ │ │ - addseq r5, lr, ip, lsr #26 │ │ │ │ - addseq sl, fp, r8, ror lr │ │ │ │ - addseq r2, sl, r4, lsl #10 │ │ │ │ - ldrsbeq sl, [fp], ip │ │ │ │ - umullseq r5, lr, ip, ip │ │ │ │ - addseq r2, sl, r0, asr #17 │ │ │ │ - addseq sl, fp, r4, lsl #18 │ │ │ │ - ldr r2, [pc, #-620] @ 3b3748 │ │ │ │ + adceq fp, sp, r0, ror #6 │ │ │ │ + addseq r2, sl, r4, lsr #10 │ │ │ │ + addseq sl, fp, r0, lsr sl │ │ │ │ + addseq r2, sl, r8, ror #9 │ │ │ │ + @ instruction: 0x009ba9f4 │ │ │ │ + addseq r2, sl, ip, lsr #9 │ │ │ │ + @ instruction: 0x009ba9b8 │ │ │ │ + addseq r5, lr, r4, lsr sp │ │ │ │ + addseq r5, lr, r0, lsr #26 │ │ │ │ + addseq sl, fp, ip, ror #28 │ │ │ │ + @ instruction: 0x009a24f8 │ │ │ │ + ldrsbeq sl, [fp], r0 │ │ │ │ + umullseq r5, lr, r0, ip │ │ │ │ + @ instruction: 0x009a28b4 │ │ │ │ + @ instruction: 0x009ba8f8 │ │ │ │ + ldr r2, [pc, #-620] @ 3b3794 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-644] @ 3b374c │ │ │ │ + ldr r2, [pc, #-644] @ 3b3798 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-668] @ 3b3750 │ │ │ │ + ldr r2, [pc, #-668] @ 3b379c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-692] @ 3b3754 │ │ │ │ + ldr r2, [pc, #-692] @ 3b37a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-716] @ 3b3758 │ │ │ │ + ldr r2, [pc, #-716] @ 3b37a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-740] @ 3b375c │ │ │ │ + ldr r2, [pc, #-740] @ 3b37a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-764] @ 3b3760 │ │ │ │ + ldr r2, [pc, #-764] @ 3b37ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-788] @ 3b3764 │ │ │ │ + ldr r2, [pc, #-788] @ 3b37b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-812] @ 3b3768 │ │ │ │ + ldr r2, [pc, #-812] @ 3b37b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-836] @ 3b376c │ │ │ │ + ldr r2, [pc, #-836] @ 3b37b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-860] @ 3b3770 │ │ │ │ + ldr r2, [pc, #-860] @ 3b37bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-884] @ 3b3774 │ │ │ │ + ldr r2, [pc, #-884] @ 3b37c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-908] @ 3b3778 │ │ │ │ + ldr r2, [pc, #-908] @ 3b37c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-932] @ 3b377c │ │ │ │ + ldr r2, [pc, #-932] @ 3b37c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-956] @ 3b3780 │ │ │ │ + ldr r2, [pc, #-956] @ 3b37cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-980] @ 3b3784 │ │ │ │ + ldr r2, [pc, #-980] @ 3b37d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1004] @ 3b3788 │ │ │ │ + ldr r2, [pc, #-1004] @ 3b37d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1028] @ 3b378c │ │ │ │ + ldr r2, [pc, #-1028] @ 3b37d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1052] @ 3b3790 │ │ │ │ + ldr r2, [pc, #-1052] @ 3b37dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1076] @ 3b3794 │ │ │ │ + ldr r2, [pc, #-1076] @ 3b37e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1100] @ 3b3798 │ │ │ │ + ldr r2, [pc, #-1100] @ 3b37e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1124] @ 3b379c │ │ │ │ + ldr r2, [pc, #-1124] @ 3b37e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1148] @ 3b37a0 │ │ │ │ + ldr r2, [pc, #-1148] @ 3b37ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1172] @ 3b37a4 │ │ │ │ + ldr r2, [pc, #-1172] @ 3b37f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1196] @ 3b37a8 │ │ │ │ + ldr r2, [pc, #-1196] @ 3b37f4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1224] @ 3b37ac │ │ │ │ + ldr r2, [pc, #-1224] @ 3b37f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1248] @ 3b37b0 │ │ │ │ + ldr r2, [pc, #-1248] @ 3b37fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1272] @ 3b37b4 │ │ │ │ + ldr r2, [pc, #-1272] @ 3b3800 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1296] @ 3b37b8 │ │ │ │ + ldr r2, [pc, #-1296] @ 3b3804 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1320] @ 3b37bc │ │ │ │ + ldr r2, [pc, #-1320] @ 3b3808 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1344] @ 3b37c0 │ │ │ │ + ldr r2, [pc, #-1344] @ 3b380c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1360] @ 3b37c4 │ │ │ │ + ldr r2, [pc, #-1360] @ 3b3810 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 3bd590 │ │ │ │ - ldr r2, [pc, #-1388] @ 3b37c8 │ │ │ │ + bne 3bd5dc │ │ │ │ + ldr r2, [pc, #-1388] @ 3b3814 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1404] @ 3b37cc │ │ │ │ + ldr r2, [pc, #-1404] @ 3b3818 │ │ │ │ lsr r8, r5, #26 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3be298 │ │ │ │ + beq 3be2e4 │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3be16c │ │ │ │ + beq 3be1b8 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3be0c4 │ │ │ │ - ldr r2, [pc, #-1456] @ 3b37d0 │ │ │ │ + bne 3be110 │ │ │ │ + ldr r2, [pc, #-1456] @ 3b381c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1472] @ 3b37d4 │ │ │ │ + ldr r2, [pc, #-1472] @ 3b3820 │ │ │ │ lsr r5, r5, #29 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3be050 │ │ │ │ + beq 3be09c │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3be034 │ │ │ │ + beq 3be080 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3be06c │ │ │ │ - ldr r2, [pc, #-1524] @ 3b37d8 │ │ │ │ + beq 3be0b8 │ │ │ │ + ldr r2, [pc, #-1524] @ 3b3824 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1548] @ 3b37dc │ │ │ │ + ldr r2, [pc, #-1548] @ 3b3828 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3d0c │ │ │ │ - ldr r2, [pc, #-1568] @ 3b37e0 │ │ │ │ + b 3b3d58 │ │ │ │ + ldr r2, [pc, #-1568] @ 3b382c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3d0c │ │ │ │ - ldr r2, [pc, #-1588] @ 3b37e4 │ │ │ │ + b 3b3d58 │ │ │ │ + ldr r2, [pc, #-1588] @ 3b3830 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3d0c │ │ │ │ - ldr r2, [pc, #-1608] @ 3b37e8 │ │ │ │ + b 3b3d58 │ │ │ │ + ldr r2, [pc, #-1608] @ 3b3834 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3d0c │ │ │ │ - ldr r2, [pc, #-1628] @ 3b37ec │ │ │ │ + b 3b3d58 │ │ │ │ + ldr r2, [pc, #-1628] @ 3b3838 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3d0c │ │ │ │ - ldr r2, [pc, #-1648] @ 3b37f0 │ │ │ │ + b 3b3d58 │ │ │ │ + ldr r2, [pc, #-1648] @ 3b383c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3d0c │ │ │ │ - ldr r2, [pc, #-1668] @ 3b37f4 │ │ │ │ + b 3b3d58 │ │ │ │ + ldr r2, [pc, #-1668] @ 3b3840 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3d0c │ │ │ │ - ldr r2, [pc, #-1688] @ 3b37f8 │ │ │ │ + b 3b3d58 │ │ │ │ + ldr r2, [pc, #-1688] @ 3b3844 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1704] @ 3b37fc │ │ │ │ + ldr r2, [pc, #-1704] @ 3b3848 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - bne 3bd5a8 │ │ │ │ - ldr r2, [pc, #-1732] @ 3b3800 │ │ │ │ + bne 3bd5f4 │ │ │ │ + ldr r2, [pc, #-1732] @ 3b384c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1748] @ 3b3804 │ │ │ │ - ldr r8, [pc, #-1748] @ 3b3808 │ │ │ │ + ldr r2, [pc, #-1748] @ 3b3850 │ │ │ │ + ldr r8, [pc, #-1748] @ 3b3854 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsr r3, r5, #5 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1796] @ 3b380c │ │ │ │ + ldr r2, [pc, #-1796] @ 3b3858 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #21 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1840] @ 3b3810 │ │ │ │ + ldr r2, [pc, #-1840] @ 3b385c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3bd5d8 │ │ │ │ - ldr r2, [pc, #-1868] @ 3b3814 │ │ │ │ + bne 3bd624 │ │ │ │ + ldr r2, [pc, #-1868] @ 3b3860 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1884] @ 3b3818 │ │ │ │ + ldr r2, [pc, #-1884] @ 3b3864 │ │ │ │ TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes