--- /srv/rebuilderd/tmp/rebuilderdQUSHaH/inputs/mesa-opencl-icd_25.2.6-1~bpo13+1_armel.deb +++ /srv/rebuilderd/tmp/rebuilderdQUSHaH/out/mesa-opencl-icd_25.2.6-1~bpo13+1_armel.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2025-11-04 16:30:36.000000 debian-binary │ --rw-r--r-- 0 0 0 1188 2025-11-04 16:30:36.000000 control.tar.xz │ --rw-r--r-- 0 0 0 6172908 2025-11-04 16:30:36.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 1192 2025-11-04 16:30:36.000000 control.tar.xz │ +-rw-r--r-- 0 0 0 6173920 2025-11-04 16:30:36.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/lib/arm-linux-gnueabi/libRusticlOpenCL.so.1.0.0 │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,16 +1,16 @@ │ │ │ │ │ │ │ │ Elf file type is DYN (Shared object file) │ │ │ │ Entry point 0x0 │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x1a7afa0 0x01a7afa0 0x01a7afa0 0x0e508 0x0e508 R 0x4 │ │ │ │ - LOAD 0x000000 0x00000000 0x00000000 0x1a894ac 0x1a894ac R E 0x10000 │ │ │ │ + ARM_EXIDX 0x1a7afb0 0x01a7afb0 0x01a7afb0 0x0e508 0x0e508 R 0x4 │ │ │ │ + LOAD 0x000000 0x00000000 0x00000000 0x1a894bc 0x1a894bc R E 0x10000 │ │ │ │ LOAD 0x1a93940 0x01a93940 0x01a93940 0xc49ea 0x281f38 RW 0x10000 │ │ │ │ DYNAMIC 0x1b3fe7c 0x01b3fe7c 0x01b3fe7c 0x00180 0x00180 RW 0x4 │ │ │ │ NOTE 0x000134 0x00000134 0x00000134 0x00024 0x00024 R 0x4 │ │ │ │ TLS 0x1a93940 0x01a93940 0x01a93940 0x00011 0x00074 R 0x8 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x1a93940 0x01a93940 0x01a93940 0xac6c0 0xac6c0 R 0x1 │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -9,20 +9,20 @@ │ │ │ │ [ 4] .dynstr STRTAB 00003fa4 003fa4 006b13 00 A 0 0 1 │ │ │ │ [ 5] .gnu.version VERSYM 0000aab8 00aab8 0007c4 02 A 3 0 2 │ │ │ │ [ 6] .gnu.version_r VERNEED 0000b27c 00b27c 000360 00 A 4 9 4 │ │ │ │ [ 7] .rel.dyn REL 0000b5dc 00b5dc 044e80 08 A 3 0 4 │ │ │ │ [ 8] .rel.plt REL 0005045c 05045c 001c58 08 AI 3 23 4 │ │ │ │ [ 9] .init PROGBITS 000520b4 0520b4 00000c 00 AX 0 0 4 │ │ │ │ [10] .plt PROGBITS 000520c0 0520c0 002a88 04 AX 0 0 4 │ │ │ │ - [11] .text PROGBITS 00054b50 054b50 11a1010 00 AX 0 0 16 │ │ │ │ - [12] .fini PROGBITS 011f5b60 11f5b60 000008 00 AX 0 0 4 │ │ │ │ - [13] .rodata PROGBITS 011f5b70 11f5b70 86cc45 00 A 0 0 16 │ │ │ │ - [14] .ARM.extab PROGBITS 01a627b8 1a627b8 0187e6 00 A 0 0 4 │ │ │ │ - [15] .ARM.exidx ARM_EXIDX 01a7afa0 1a7afa0 00e508 00 AL 11 0 4 │ │ │ │ - [16] .eh_frame PROGBITS 01a894a8 1a894a8 000004 00 A 0 0 4 │ │ │ │ + [11] .text PROGBITS 00054b50 054b50 11a1020 00 AX 0 0 16 │ │ │ │ + [12] .fini PROGBITS 011f5b70 11f5b70 000008 00 AX 0 0 4 │ │ │ │ + [13] .rodata PROGBITS 011f5b80 11f5b80 86cc45 00 A 0 0 16 │ │ │ │ + [14] .ARM.extab PROGBITS 01a627c8 1a627c8 0187e6 00 A 0 0 4 │ │ │ │ + [15] .ARM.exidx ARM_EXIDX 01a7afb0 1a7afb0 00e508 00 AL 11 0 4 │ │ │ │ + [16] .eh_frame PROGBITS 01a894b8 1a894b8 000004 00 A 0 0 4 │ │ │ │ [17] .tdata PROGBITS 01a93940 1a93940 000011 00 WAT 0 0 8 │ │ │ │ [18] .tbss NOBITS 01a93958 1a93951 00005c 00 WAT 0 0 8 │ │ │ │ [19] .init_array INIT_ARRAY 01a93958 1a93958 000040 04 WA 0 0 4 │ │ │ │ [20] .fini_array FINI_ARRAY 01a93998 1a93998 000004 04 WA 0 0 4 │ │ │ │ [21] .data.rel.ro PROGBITS 01a939a0 1a939a0 0ac4dc 00 WA 0 0 8 │ │ │ │ [22] .dynamic DYNAMIC 01b3fe7c 1b3fe7c 000180 08 WA 4 0 4 │ │ │ │ [23] .got PROGBITS 01b40000 1b40000 0021e4 04 WA 0 0 4 │ │ │ ├── readelf --wide --symbols {} │ │ │ │ @@ -1,22 +1,22 @@ │ │ │ │ │ │ │ │ Symbol table '.dynsym' contains 994 entries: │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ 1: 000520b4 0 SECTION LOCAL DEFAULT 9 .init │ │ │ │ 2: 01b421e8 0 SECTION LOCAL DEFAULT 24 .data │ │ │ │ - 3: 019fda00 24 OBJECT LOCAL DEFAULT 13 _ZTSSt19_Sp_make_shared_tag │ │ │ │ - 4: 00a19c8c 508 FUNC LOCAL DEFAULT 11 _ZNSt6vectorINSt7__cxx1112basic_stringIcSt11char_traitsIcESaIcEEESaIS5_EE17_M_realloc_appendIJS5_EEEvDpOT_ │ │ │ │ + 3: 019fda10 24 OBJECT LOCAL DEFAULT 13 _ZTSSt19_Sp_make_shared_tag │ │ │ │ + 4: 00a19ca4 508 FUNC LOCAL DEFAULT 11 _ZNSt6vectorINSt7__cxx1112basic_stringIcSt11char_traitsIcESaIcEEESaIS5_EE17_M_realloc_appendIJS5_EEEvDpOT_ │ │ │ │ 5: 01b38afc 12 OBJECT LOCAL DEFAULT 21 _ZTISt11_Mutex_baseILN9__gnu_cxx12_Lock_policyE1EE │ │ │ │ - 6: 0058c84c 96 FUNC LOCAL DEFAULT 11 _ZSteqIcSt11char_traitsIcESaIcEEbRKNSt7__cxx1112basic_stringIT_T0_T1_EEPKS5_ │ │ │ │ - 7: 018c6024 47 OBJECT LOCAL DEFAULT 13 _ZTSSt11_Mutex_baseILN9__gnu_cxx12_Lock_policyE1EE │ │ │ │ - 8: 018c6054 52 OBJECT LOCAL DEFAULT 13 _ZTSSt16_Sp_counted_baseILN9__gnu_cxx12_Lock_policyE1EE │ │ │ │ + 6: 0058c864 96 FUNC LOCAL DEFAULT 11 _ZSteqIcSt11char_traitsIcESaIcEEbRKNSt7__cxx1112basic_stringIT_T0_T1_EEPKS5_ │ │ │ │ + 7: 018c603c 47 OBJECT LOCAL DEFAULT 13 _ZTSSt11_Mutex_baseILN9__gnu_cxx12_Lock_policyE1EE │ │ │ │ + 8: 018c606c 52 OBJECT LOCAL DEFAULT 13 _ZTSSt16_Sp_counted_baseILN9__gnu_cxx12_Lock_policyE1EE │ │ │ │ 9: 01b38af4 8 OBJECT LOCAL DEFAULT 21 _ZTIN9__gnu_cxx7__mutexE │ │ │ │ - 10: 019fdaf0 8 OBJECT LOCAL DEFAULT 13 _ZZNSt19_Sp_make_shared_tag5_S_tiEvE5__tag │ │ │ │ - 11: 018c600c 21 OBJECT LOCAL DEFAULT 13 _ZTSN9__gnu_cxx7__mutexE │ │ │ │ + 10: 019fdb00 8 OBJECT LOCAL DEFAULT 13 _ZZNSt19_Sp_make_shared_tag5_S_tiEvE5__tag │ │ │ │ + 11: 018c6024 21 OBJECT LOCAL DEFAULT 13 _ZTSN9__gnu_cxx7__mutexE │ │ │ │ 12: 01b38b08 24 OBJECT LOCAL DEFAULT 21 _ZTISt16_Sp_counted_baseILN9__gnu_cxx12_Lock_policyE1EE │ │ │ │ 13: 00000000 0 FUNC GLOBAL DEFAULT UND _ZN5clang19getClangFullVersionB5cxx11Ev │ │ │ │ 14: 00000000 0 FUNC GLOBAL DEFAULT UND fminf@GLIBC_2.4 (2) │ │ │ │ 15: 00000000 0 FUNC GLOBAL DEFAULT UND LLVMInitializePowerPCAsmPrinter@LLVM_19.1 (3) │ │ │ │ 16: 00000000 0 FUNC GLOBAL DEFAULT UND drmIoctl │ │ │ │ 17: 00000000 0 FUNC GLOBAL DEFAULT UND XML_SetUserData │ │ │ │ 18: 00000000 0 FUNC GLOBAL DEFAULT UND LLVMInitializeARMAsmPrinter@LLVM_19.1 (3) │ │ │ ├── readelf --wide --dynamic {} │ │ │ │ @@ -15,15 +15,15 @@ │ │ │ │ 0x00000001 (NEEDED) Shared library: [libm.so.6] │ │ │ │ 0x00000001 (NEEDED) Shared library: [libgcc_s.so.1] │ │ │ │ 0x00000001 (NEEDED) Shared library: [libc.so.6] │ │ │ │ 0x00000001 (NEEDED) Shared library: [ld-linux.so.3] │ │ │ │ 0x0000000e (SONAME) Library soname: [libRusticlOpenCL.so.1] │ │ │ │ 0x00000010 (SYMBOLIC) 0x0 │ │ │ │ 0x0000000c (INIT) 0x520b4 │ │ │ │ - 0x0000000d (FINI) 0x11f5b60 │ │ │ │ + 0x0000000d (FINI) 0x11f5b70 │ │ │ │ 0x00000019 (INIT_ARRAY) 0x1a93958 │ │ │ │ 0x0000001b (INIT_ARRAYSZ) 64 (bytes) │ │ │ │ 0x0000001a (FINI_ARRAY) 0x1a93998 │ │ │ │ 0x0000001c (FINI_ARRAYSZ) 4 (bytes) │ │ │ │ 0x6ffffef5 (GNU_HASH) 0x158 │ │ │ │ 0x00000005 (STRTAB) 0x3fa4 │ │ │ │ 0x00000006 (SYMTAB) 0x184 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,4 +1,4 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: d453dcafa476df9477b15508c61c9e69e9b11332 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 0f7c09c56750f603ba5a059c393b4a6b067fc3ed │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -300,15 +300,15 @@ │ │ │ │ ldr r0, [pc, #24] @ 55004 │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 1d5df8 │ │ │ │ mov r0, r4 │ │ │ │ sub sp, fp, #8 │ │ │ │ pop {r4, sl, fp, pc} │ │ │ │ - strdeq pc, [pc, -ip]! │ │ │ │ + msreq CPSR_fsxc, ip, lsl #26 │ │ │ │ @ instruction: 0x01aed24c │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r4, r0 │ │ │ │ mvn r1, #99 @ 0x63 │ │ │ │ ldr r0, [r4] │ │ │ │ @@ -594,15 +594,15 @@ │ │ │ │ pop {r4, r5, fp, pc} │ │ │ │ ldr r0, [pc, #16] @ 55498 │ │ │ │ mov r1, #36 @ 0x24 │ │ │ │ ldr r2, [pc, #12] @ 5549c │ │ │ │ add r0, pc, r0 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 56804 │ │ │ │ - ldrdeq pc, [pc, -r1]! │ │ │ │ + msreq (UNDEF: 47), r1, ror #21 │ │ │ │ @ instruction: 0x01ada848 │ │ │ │ push {r4, sl, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, #0 │ │ │ │ bl 19f100 │ │ │ │ @@ -1682,15 +1682,15 @@ │ │ │ │ push {fp, lr} │ │ │ │ mov fp, sp │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [pc, #8] @ 56598 │ │ │ │ mov r1, #43 @ 0x2b │ │ │ │ add r0, pc, r0 │ │ │ │ bl 56804 │ │ │ │ - teqeq r0, r7, ror r1 │ │ │ │ + teqeq r0, r7, lsl #3 │ │ │ │ push {fp, lr} │ │ │ │ mov fp, sp │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ stm sp, {r0, r1} │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #24] │ │ │ │ mov r0, #1 │ │ │ │ @@ -1705,15 +1705,15 @@ │ │ │ │ ldr r0, [pc, #24] @ 565f8 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [fp, #-4] │ │ │ │ mov r0, sp │ │ │ │ str r0, [fp, #-8] │ │ │ │ add r0, sp, #8 │ │ │ │ bl 567a4 │ │ │ │ - @ instruction: 0x012f8620 │ │ │ │ + @ instruction: 0x012f8630 │ │ │ │ andseq r9, r7, r8, lsl #9 │ │ │ │ push {fp, lr} │ │ │ │ mov fp, sp │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #20] │ │ │ │ @@ -1914,15 +1914,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [fp, #-4] │ │ │ │ ldr r0, [pc, #20] @ 56940 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [fp, #-8] │ │ │ │ mov r0, sp │ │ │ │ bl 567a4 │ │ │ │ - ldrdeq r8, [pc, -ip]! │ │ │ │ + @ instruction: 0x012f82ec │ │ │ │ andseq r9, r7, r8, asr #2 │ │ │ │ @ instruction: 0x01ada8bc │ │ │ │ push {fp, lr} │ │ │ │ mov fp, sp │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ stm sp, {r0, r1} │ │ │ │ mov r0, #0 │ │ │ │ @@ -1950,22 +1950,22 @@ │ │ │ │ @ instruction: 0x01aeac98 │ │ │ │ push {fp, lr} │ │ │ │ mov fp, sp │ │ │ │ ldr r0, [pc, #8] @ 569c8 │ │ │ │ mov r1, #38 @ 0x26 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 56848 │ │ │ │ - teqeq r0, pc, asr #3 │ │ │ │ + teqeq r0, pc @ │ │ │ │ push {fp, lr} │ │ │ │ mov fp, sp │ │ │ │ ldr r0, [pc, #8] @ 569e4 │ │ │ │ mov r1, #36 @ 0x24 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 56894 │ │ │ │ - teqeq r0, r9 @ │ │ │ │ + teqeq r0, r9, ror #3 │ │ │ │ push {r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #24 │ │ │ │ stmdb fp, {r1, r2} │ │ │ │ ldr r2, [pc, #24] @ 56a14 │ │ │ │ ldr r1, [fp, #8] │ │ │ │ add r2, pc, r2 │ │ │ │ str r1, [sp, #8] │ │ │ │ @@ -2063,17 +2063,17 @@ │ │ │ │ ldr r0, [pc, #40] @ 56ba0 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ add r0, sp, #16 │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ sub r0, fp, #40 @ 0x28 │ │ │ │ bl 567a4 │ │ │ │ - teqeq r0, r8, lsl #3 │ │ │ │ - teqeq r0, sl, ror r1 │ │ │ │ - teqeq r0, r6, ror #2 │ │ │ │ + teqeq r0, r8 @ │ │ │ │ + teqeq r0, sl, lsl #3 │ │ │ │ + teqeq r0, r6, ror r1 │ │ │ │ @ instruction: 0x01ada764 │ │ │ │ andseq r8, r7, r0, ror #30 │ │ │ │ @ instruction: 0x00178ef0 │ │ │ │ @ instruction: 0x01ada6e8 │ │ │ │ andseq r8, r7, r4, lsl #30 │ │ │ │ @ instruction: 0x01aea6a4 │ │ │ │ push {fp, lr} │ │ │ │ @@ -2155,17 +2155,17 @@ │ │ │ │ beq 56cf8 │ │ │ │ ldr r4, [r0] │ │ │ │ mov r1, #12 │ │ │ │ bl 53880 │ │ │ │ mov r0, r4 │ │ │ │ b 56cdc │ │ │ │ add r0, r5, #60 @ 0x3c │ │ │ │ - bl 1184bec , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x76af60> │ │ │ │ + bl 1184c04 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x76af60> │ │ │ │ mov r0, r5 │ │ │ │ - bl 1158920 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x73ec94> │ │ │ │ + bl 1158938 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x73ec94> │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr ip, [pc, #824] @ 5705c │ │ │ │ ldr r2, [pc, #824] @ 57060 │ │ │ │ @@ -2233,15 +2233,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ ldr fp, [r4, #-8] │ │ │ │ bne 56d90 │ │ │ │ ldr r1, [pc, #596] @ 57080 │ │ │ │ mov r2, fp │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #12 │ │ │ │ - bl 540bc8 │ │ │ │ + bl 540be0 │ │ │ │ ldr r5, [sp, #16] │ │ │ │ cmp r5, #0 │ │ │ │ beq 56e00 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b 56dac │ │ │ │ ldr r3, [pc, #560] @ 57084 │ │ │ │ ldr r2, [pc, #560] @ 57088 │ │ │ │ @@ -2307,15 +2307,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ ldr fp, [r4, #-8] │ │ │ │ bne 56ebc │ │ │ │ ldr r1, [pc, #340] @ 570a8 │ │ │ │ mov r2, fp │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #20 │ │ │ │ - bl 540b1c │ │ │ │ + bl 540b34 │ │ │ │ ldr r6, [sp, #24] │ │ │ │ cmp r6, #0 │ │ │ │ beq 56f28 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ b 56ed8 │ │ │ │ ldr r2, [pc, #304] @ 570ac │ │ │ │ ldr r3, [pc, #228] @ 57064 │ │ │ │ @@ -2346,54 +2346,54 @@ │ │ │ │ cmp fp, r5 │ │ │ │ movge r5, #0 │ │ │ │ movlt r5, #1 │ │ │ │ b 56ef0 │ │ │ │ ldr r3, [pc, #200] @ 570bc │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ - bl 540ffc │ │ │ │ + bl 541014 │ │ │ │ ldr r2, [pc, #188] @ 570c0 │ │ │ │ ldr r3, [pc, #92] @ 57064 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ beq 57058 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [pc, #152] @ 570c4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ - bl 5411b8 │ │ │ │ + bl 5411d0 │ │ │ │ ldr r2, [pc, #140] @ 570c8 │ │ │ │ ldr r3, [pc, #36] @ 57064 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 57020 │ │ │ │ bl 528f0 <__cxa_end_cleanup@plt> │ │ │ │ ldrdeq r9, [lr, r0]! │ │ │ │ rorseq r4, ip @ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strdeq lr, [r6, r8] │ │ │ │ + orreq lr, r6, r0, lsl ip │ │ │ │ rorseq r4, r0, #9 │ │ │ │ @ instruction: 0x01ae9290 │ │ │ │ asrseq r4, r0, #9 │ │ │ │ lsrseq r4, r0, #9 │ │ │ │ lsrseq r4, r4, #8 │ │ │ │ lslseq r4, r8, #8 │ │ │ │ andeq r1, r0, r0, lsr sp │ │ │ │ @ instruction: 0x01aeb380 │ │ │ │ asrseq r4, r0 @ │ │ │ │ lsrseq r4, r0, #7 │ │ │ │ - orreq lr, r6, ip, lsr r9 │ │ │ │ + orreq lr, r6, r4, asr r9 │ │ │ │ lslseq r4, ip, #7 │ │ │ │ rorseq r4, ip, r3 │ │ │ │ asrseq r4, ip, r3 │ │ │ │ rorseq r4, r4, #5 │ │ │ │ asrseq r4, r8, #5 │ │ │ │ @ instruction: 0x01ae907c │ │ │ │ @ instruction: 0x000016bc │ │ │ │ @@ -2407,15 +2407,15 @@ │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [pc, #60] @ 57120 │ │ │ │ sub sp, sp, #12 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 545f50 │ │ │ │ + bl 545f68 │ │ │ │ ldr r5, [pc, #44] @ 57124 │ │ │ │ ldr r3, [pc, #44] @ 57128 │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ ldr r2, [pc, #36] @ 5712c │ │ │ │ mov r0, r4 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -2447,84 +2447,84 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, fp │ │ │ │ mov r0, ip │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #300] @ 0x12c │ │ │ │ mov r3, #0 │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ ldr r1, [pc, #1356] @ 576e4 │ │ │ │ add r3, sp, #136 @ 0x88 │ │ │ │ add r2, sp, #56 @ 0x38 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #85 @ 0x55 │ │ │ │ str r2, [sp, #28] │ │ │ │ str r3, [sp, #132] @ 0x84 │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ ldr r1, [pc, #1320] @ 576e8 │ │ │ │ add r3, sp, #164 @ 0xa4 │ │ │ │ add r2, sp, #60 @ 0x3c │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #16] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #88 @ 0x58 │ │ │ │ str r2, [sp, #32] │ │ │ │ str r3, [sp, #160] @ 0xa0 │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ ldr r1, [pc, #1284] @ 576ec │ │ │ │ add r3, sp, #192 @ 0xc0 │ │ │ │ add r9, sp, #72 @ 0x48 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #20] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #84 @ 0x54 │ │ │ │ mov r2, r9 │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ ldr r1, [pc, #1248] @ 576f0 │ │ │ │ add r3, sp, #220 @ 0xdc │ │ │ │ add r8, sp, #80 @ 0x50 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #24] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #82 @ 0x52 │ │ │ │ mov r2, r8 │ │ │ │ str r3, [sp, #216] @ 0xd8 │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ ldr r1, [pc, #1212] @ 576f4 │ │ │ │ add r3, sp, #248 @ 0xf8 │ │ │ │ add r6, sp, #88 @ 0x58 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #83 @ 0x53 │ │ │ │ mov r2, r6 │ │ │ │ str r3, [sp, #244] @ 0xf4 │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ ldr r1, [pc, #1176] @ 576f8 │ │ │ │ add r5, sp, #96 @ 0x60 │ │ │ │ mov r3, #81 @ 0x51 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r5 │ │ │ │ add r0, sp, #276 @ 0x114 │ │ │ │ str r3, [sp, #272] @ 0x110 │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ mov r3, #7 │ │ │ │ ldr r0, [pc, #1144] @ 576fc │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ add r4, sp, #104 @ 0x68 │ │ │ │ add r3, sp, #64 @ 0x40 │ │ │ │ str r5, [sp] │ │ │ │ str r4, [sp, #64] @ 0x40 │ │ │ │ add r0, pc, r0 │ │ │ │ ldm r3, {r1, r2} │ │ │ │ mov r3, r6 │ │ │ │ - bl 54d570 │ │ │ │ + bl 54d588 │ │ │ │ add sl, sp, #300 @ 0x12c │ │ │ │ sub sl, sl, #28 │ │ │ │ ldr r0, [sl, #4] │ │ │ │ add r3, sl, #12 │ │ │ │ cmp r0, r3 │ │ │ │ beq 572c8 │ │ │ │ ldr r1, [sl, #12] │ │ │ │ @@ -2543,59 +2543,59 @@ │ │ │ │ bl 53118 <__aeabi_atexit@plt> │ │ │ │ ldr r1, [pc, #1040] @ 5770c │ │ │ │ mov r3, #0 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ ldr r1, [pc, #1016] @ 57710 │ │ │ │ mov r3, #1 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [sp, #132] @ 0x84 │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ ldr r1, [pc, #992] @ 57714 │ │ │ │ mov r3, #3 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [sp, #160] @ 0xa0 │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ ldr r1, [pc, #968] @ 57718 │ │ │ │ mov r3, #2 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r8 │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ ldr r1, [pc, #944] @ 5771c │ │ │ │ mov r3, #4 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r6 │ │ │ │ str r3, [sp, #216] @ 0xd8 │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ ldr r1, [pc, #920] @ 57720 │ │ │ │ mov r3, #5 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r5 │ │ │ │ str r3, [sp, #244] @ 0xf4 │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ ldr r0, [pc, #896] @ 57724 │ │ │ │ mov r3, #6 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ str r4, [sp, #72] @ 0x48 │ │ │ │ str r5, [sp] │ │ │ │ add r0, pc, r0 │ │ │ │ ldm r9, {r1, r2} │ │ │ │ mov r3, r6 │ │ │ │ - bl 54d7e0 │ │ │ │ + bl 54d7f8 │ │ │ │ add r9, sp, #272 @ 0x110 │ │ │ │ sub r9, r9, #28 │ │ │ │ ldr r0, [r9, #4] │ │ │ │ add r3, r9, #12 │ │ │ │ cmp r0, r3 │ │ │ │ beq 573e4 │ │ │ │ ldr r1, [r9, #12] │ │ │ │ @@ -2656,42 +2656,42 @@ │ │ │ │ bl 53118 <__aeabi_atexit@plt> │ │ │ │ mov r3, #8 │ │ │ │ mov r0, sl │ │ │ │ str r9, [sp, #80] @ 0x50 │ │ │ │ str fp, [sp, #84] @ 0x54 │ │ │ │ ldm r8, {r1, r2} │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ - bl 5488f0 │ │ │ │ + bl 548908 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ bl 53118 <__aeabi_atexit@plt> │ │ │ │ ldr r0, [pc, #608] @ 5774c │ │ │ │ mov r3, #5 │ │ │ │ add r0, pc, r0 │ │ │ │ str r9, [sp, #88] @ 0x58 │ │ │ │ str fp, [sp, #92] @ 0x5c │ │ │ │ ldm r6, {r1, r2} │ │ │ │ mov r6, r0 │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ - bl 5488f0 │ │ │ │ + bl 548908 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ bl 53118 <__aeabi_atexit@plt> │ │ │ │ ldr r6, [pc, #560] @ 57750 │ │ │ │ ldr r3, [pc, #560] @ 57754 │ │ │ │ mov r2, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r6, pc, r6 │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ str r2, [sp, #100] @ 0x64 │ │ │ │ mov r0, r6 │ │ │ │ ldm r5, {r1, r2} │ │ │ │ - bl 5488f0 │ │ │ │ + bl 548908 │ │ │ │ ldr r2, [pc, #528] @ 57758 │ │ │ │ ldr r3, [pc, #396] @ 576d8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #300] @ 0x12c │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -2787,45 +2787,45 @@ │ │ │ │ b 57634 │ │ │ │ sub r5, r5, #28 │ │ │ │ add r0, r5, #4 │ │ │ │ bl 53100 , std::allocator >::_M_dispose()@plt> │ │ │ │ b 57640 │ │ │ │ @ instruction: 0x01ae8ea4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - @ instruction: 0x01283ce8 │ │ │ │ + strdeq r3, [r8, -r8]! │ │ │ │ @ instruction: 0x01ae8e7c │ │ │ │ - @ instruction: 0x01280848 │ │ │ │ - @ instruction: 0x01283cb0 │ │ │ │ - @ instruction: 0x01280800 │ │ │ │ - @ instruction: 0x01283c0c │ │ │ │ - strdeq r3, [r8, -r4]! │ │ │ │ - @ instruction: 0x01283bb4 │ │ │ │ + @ instruction: 0x01280858 │ │ │ │ + smlawteq r8, r0, ip, r3 │ │ │ │ + @ instruction: 0x01280810 │ │ │ │ + @ instruction: 0x01283c1c │ │ │ │ + @ instruction: 0x01283c04 │ │ │ │ + smlawteq r8, r4, fp, r3 │ │ │ │ lsrseq r4, r4, #2 │ │ │ │ andeq r1, r0, r8, asr #30 │ │ │ │ strdeq sl, [lr, ip]! │ │ │ │ ldrsbeq r4, [r0, r0]! │ │ │ │ - strdeq r0, [r8, -ip]! │ │ │ │ - smulwteq r8, r8, r6 │ │ │ │ + @ instruction: 0x0128070c │ │ │ │ + strdeq r0, [r8, -r8]! │ │ │ │ + smulwteq r8, r4, r6 │ │ │ │ ldrdeq r0, [r8, -r4]! │ │ │ │ - smlawteq r8, r4, r6, r0 │ │ │ │ - @ instruction: 0x012806b0 │ │ │ │ - @ instruction: 0x0128069c │ │ │ │ + smlawteq r8, r0, r6, r0 │ │ │ │ + smulwbeq r8, ip, r6 │ │ │ │ rorseq r3, r0 @ │ │ │ │ andeq r1, r0, r8, ror pc │ │ │ │ @ instruction: 0x01aeade4 │ │ │ │ lslseq r3, r8 @ │ │ │ │ rorseq r3, ip, #30 │ │ │ │ andeq r1, r0, r8, ror #17 │ │ │ │ lslseq r3, ip, pc │ │ │ │ asrseq r3, r8 @ │ │ │ │ strheq r2, [r0], -ip │ │ │ │ lslseq r3, r4 @ │ │ │ │ lsrseq r3, ip, lr │ │ │ │ rorseq r3, r8, #27 │ │ │ │ - orreq pc, r6, r8, lsl #4 │ │ │ │ + orreq pc, r6, r0, lsr #4 │ │ │ │ @ instruction: 0x01ae8ab0 │ │ │ │ @ instruction: 0x01ae8a60 │ │ │ │ @ instruction: 0x01ae89a8 │ │ │ │ b 57130 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -2843,37 +2843,37 @@ │ │ │ │ ldr r8, [pc, #1064] @ 57bd0 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r7 │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #164] @ 0xa4 │ │ │ │ mov r3, #0 │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ ldr r1, [pc, #1036] @ 57bd4 │ │ │ │ add r4, sp, #80 @ 0x50 │ │ │ │ mov r3, #0 │ │ │ │ add r2, sp, #36 @ 0x24 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ ldr r1, [pc, #1008] @ 57bd8 │ │ │ │ mov r3, #1 │ │ │ │ add r2, sp, #32 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #108 @ 0x6c │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ ldr r1, [pc, #984] @ 57bdc │ │ │ │ mov r3, #2 │ │ │ │ add r2, sp, #28 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #136 @ 0x88 │ │ │ │ str r3, [sp, #132] @ 0x84 │ │ │ │ - bl 54d438 │ │ │ │ + bl 54d450 │ │ │ │ ldr r2, [pc, #960] @ 57be0 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [pc, #952] @ 57be4 │ │ │ │ add r0, r2, #4 │ │ │ │ ldr r9, [pc, #948] @ 57be8 │ │ │ │ str r3, [sp, #160] @ 0xa0 │ │ │ │ @@ -2912,15 +2912,15 @@ │ │ │ │ subeq r3, r6, r5 │ │ │ │ cmpeq r3, #0 │ │ │ │ blt 57a94 │ │ │ │ mov r3, r5 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r9 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ - bl 553998 │ │ │ │ + bl 5539b0 │ │ │ │ ldr r8, [sp, #48] @ 0x30 │ │ │ │ cmp r8, #0 │ │ │ │ beq 57974 │ │ │ │ add r6, r9, #4 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ sub r6, r8, r6 │ │ │ │ clz r6, r6 │ │ │ │ @@ -3092,30 +3092,30 @@ │ │ │ │ ldr r7, [sp, #16] │ │ │ │ b 57b90 │ │ │ │ bl 54654 <__cxa_end_catch@plt> │ │ │ │ ldr r3, [pc, #120] @ 57c10 │ │ │ │ mov r5, #4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ - bl 553bdc │ │ │ │ + bl 553bf4 │ │ │ │ add r4, sp, #164 @ 0xa4 │ │ │ │ sub r4, r4, #28 │ │ │ │ mov r0, r4 │ │ │ │ bl 53100 , std::allocator >::_M_dispose()@plt> │ │ │ │ subs r5, r5, #1 │ │ │ │ beq 57b40 │ │ │ │ b 57ba8 │ │ │ │ bl 528f0 <__cxa_end_cleanup@plt> │ │ │ │ @ instruction: 0x01ae8868 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - tsteq sp, r4, asr #23 │ │ │ │ + @ instruction: 0x011dbbd4 │ │ │ │ @ instruction: 0x01ae884c │ │ │ │ + smulwteq r8, r8, r3 │ │ │ │ ldrdeq r0, [r8, -r8]! │ │ │ │ smlawteq r8, r8, r3, r0 │ │ │ │ - @ instruction: 0x012803b8 │ │ │ │ lsrseq r3, r0 @ │ │ │ │ lslseq r3, r8 @ │ │ │ │ rorseq r3, r8, fp │ │ │ │ asrseq r3, r0, fp │ │ │ │ asrseq r3, r8, #20 │ │ │ │ @ instruction: 0x01ae85e4 │ │ │ │ andeq r0, r0, ip, lsl pc │ │ │ │ @@ -3195,15 +3195,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ ldr fp, [r4, #-8] │ │ │ │ bne 57c98 │ │ │ │ ldr r1, [pc, #596] @ 57f88 │ │ │ │ mov r2, fp │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #12 │ │ │ │ - bl 554a7c │ │ │ │ + bl 554a94 │ │ │ │ ldr r5, [sp, #16] │ │ │ │ cmp r5, #0 │ │ │ │ beq 57d08 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b 57cb4 │ │ │ │ ldr r3, [pc, #560] @ 57f8c │ │ │ │ ldr r2, [pc, #560] @ 57f90 │ │ │ │ @@ -3269,15 +3269,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ ldr fp, [r4, #-8] │ │ │ │ bne 57dc4 │ │ │ │ ldr r1, [pc, #340] @ 57fb0 │ │ │ │ mov r2, fp │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #20 │ │ │ │ - bl 5549d0 │ │ │ │ + bl 5549e8 │ │ │ │ ldr r6, [sp, #24] │ │ │ │ cmp r6, #0 │ │ │ │ beq 57e30 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ b 57de0 │ │ │ │ ldr r2, [pc, #304] @ 57fb4 │ │ │ │ ldr r3, [pc, #228] @ 57f6c │ │ │ │ @@ -3308,29 +3308,29 @@ │ │ │ │ cmp fp, r5 │ │ │ │ movge r5, #0 │ │ │ │ movlt r5, #1 │ │ │ │ b 57df8 │ │ │ │ ldr r3, [pc, #200] @ 57fc4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ - bl 554c9c │ │ │ │ + bl 554cb4 │ │ │ │ ldr r2, [pc, #188] @ 57fc8 │ │ │ │ ldr r3, [pc, #92] @ 57f6c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ beq 57f60 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [pc, #152] @ 57fcc │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ - bl 554e58 │ │ │ │ + bl 554e70 │ │ │ │ ldr r2, [pc, #140] @ 57fd0 │ │ │ │ ldr r3, [pc, #36] @ 57f6c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -3437,15 +3437,15 @@ │ │ │ │ ldr r0, [pc, #20] @ 58104 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 53f70 │ │ │ │ @ instruction: 0x01ae800c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x01ae7f9c │ │ │ │ @ instruction: 0x01ae7f30 │ │ │ │ - smlawteq r7, ip, r8, pc @ │ │ │ │ + ldrdeq pc, [r7, -ip]! │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3288] @ 0xcd8 │ │ │ │ ldr ip, [pc, #1288] @ 58628 │ │ │ │ ldr r2, [pc, #1288] @ 5862c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -3625,15 +3625,15 @@ │ │ │ │ add r5, sp, #32 │ │ │ │ add r2, sp, #24 │ │ │ │ str r3, [sp, #28] │ │ │ │ str r5, [sp, #24] │ │ │ │ add r3, sp, #16 │ │ │ │ ldm r2, {r1, r2} │ │ │ │ add r0, pc, r0 │ │ │ │ - bl 560158 │ │ │ │ + bl 560170 │ │ │ │ add r4, sp, #760 @ 0x2f8 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ add r3, r4, #12 │ │ │ │ cmp r0, r3 │ │ │ │ beq 58418 │ │ │ │ ldr r1, [r4, #12] │ │ │ │ add r1, r1, #1 │ │ │ │ @@ -3768,42 +3768,42 @@ │ │ │ │ add r5, sp, #32 │ │ │ │ b 584d0 │ │ │ │ mov r3, #26 │ │ │ │ add r5, sp, #32 │ │ │ │ b 584d0 │ │ │ │ ldrdeq r7, [lr, r8]! │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - tsteq fp, r8, lsl ip │ │ │ │ + tsteq fp, r8, lsr #24 │ │ │ │ @ instruction: 0x01ae7eb8 │ │ │ │ - msreq CPSR_sxc, r4 @ │ │ │ │ - msreq CPSR_sxc, r0 @ │ │ │ │ + smlawteq r7, r4, sp, pc @ │ │ │ │ + smlawteq r7, r0, sp, pc @ │ │ │ │ + smlawteq r7, r0, sp, pc @ │ │ │ │ msreq CPSR_sxc, r0 @ │ │ │ │ + msreq CPSR_sxc, r8, lsr #27 │ │ │ │ msreq CPSR_sxc, r0, lsr #27 │ │ │ │ - msreq CPSR_sxc, r8 @ │ │ │ │ - msreq CPSR_sxc, r0 @ │ │ │ │ + msreq CPSR_sxc, ip @ │ │ │ │ + msreq CPSR_sxc, r4 @ │ │ │ │ smlawbeq r7, ip, sp, pc @ │ │ │ │ - smlawbeq r7, r4, sp, pc @ │ │ │ │ - msreq CPSR_sxc, ip, ror sp │ │ │ │ - tsteq sl, r8, lsl #10 │ │ │ │ - msreq CPSR_sxc, ip, asr sp │ │ │ │ - msreq CPSR_sxc, r0, asr sp │ │ │ │ - msreq CPSR_sxc, r4, asr #26 │ │ │ │ - msreq CPSR_sxc, r8, lsr sp │ │ │ │ - msreq CPSR_sxc, ip, lsr #26 │ │ │ │ + tsteq sl, r8, lsl r5 │ │ │ │ + msreq CPSR_sxc, ip, ror #26 │ │ │ │ + msreq CPSR_sxc, r0, ror #26 │ │ │ │ + msreq CPSR_sxc, r4, asr sp │ │ │ │ + msreq CPSR_sxc, r8, asr #26 │ │ │ │ + msreq CPSR_sxc, ip, lsr sp │ │ │ │ + msreq CPSR_sxc, r0, lsr sp │ │ │ │ msreq CPSR_sxc, r0, lsr #26 │ │ │ │ - msreq CPSR_sxc, r0, lsl sp │ │ │ │ - msreq CPSR_sxc, r4, lsl #26 │ │ │ │ - strdeq pc, [r7, -r8]! │ │ │ │ - msreq CPSR_sxc, ip, ror #25 │ │ │ │ - msreq CPSR_sxc, r0, ror #25 │ │ │ │ - ldrdeq pc, [r7, -r4]! │ │ │ │ - smlawteq r7, r8, ip, pc @ │ │ │ │ - smlawteq r7, r0, ip, pc @ │ │ │ │ - msreq CPSR_sxc, r4 @ │ │ │ │ - msreq CPSR_sxc, ip, lsr #25 │ │ │ │ + msreq CPSR_sxc, r4, lsl sp │ │ │ │ + msreq CPSR_sxc, r8, lsl #26 │ │ │ │ + strdeq pc, [r7, -ip]! │ │ │ │ + strdeq pc, [r7, -r0]! │ │ │ │ + msreq CPSR_sxc, r4, ror #25 │ │ │ │ + ldrdeq pc, [r7, -r8]! │ │ │ │ + ldrdeq pc, [r7, -r0]! │ │ │ │ + smlawteq r7, r4, ip, pc @ │ │ │ │ + msreq CPSR_sxc, ip @ │ │ │ │ lsrseq r3, r8, #32 │ │ │ │ @ instruction: 0x01ae7bcc │ │ │ │ andeq r1, r0, r4, lsl #5 │ │ │ │ @ instruction: 0x01ae9d88 │ │ │ │ lsrseq r2, ip @ │ │ │ │ @ instruction: 0x01ae7b68 │ │ │ │ b 58108 │ │ │ │ @@ -4859,256 +4859,256 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [sp, #1364] @ 0x554 │ │ │ │ ldr r2, [pc, #560] @ 59960 │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [sp, #1376] @ 0x560 │ │ │ │ b 59b28 │ │ │ │ svcne 0x001f1f00 │ │ │ │ - @ instruction: 0x01282d08 │ │ │ │ + @ instruction: 0x01282d18 │ │ │ │ @ instruction: 0x01ae7870 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ mrseq r0, (UNDEF: 17) │ │ │ │ - @ instruction: 0x01282f08 │ │ │ │ - @ instruction: 0x01212ce0 │ │ │ │ - @ instruction: 0x01282ee0 │ │ │ │ + @ instruction: 0x01282f18 │ │ │ │ + strdeq r2, [r1, -r0]! │ │ │ │ + strdeq r2, [r8, -r0]! │ │ │ │ svceq 0x000f0f00 │ │ │ │ - @ instruction: 0x01282eb4 │ │ │ │ - strdeq r3, [r8, -r4]! │ │ │ │ - ldrdeq r3, [r8, -r0]! │ │ │ │ + smlawteq r8, r4, lr, r2 │ │ │ │ + @ instruction: 0x01283304 │ │ │ │ + @ instruction: 0x012832e0 │ │ │ │ svcne 0x001f1f01 │ │ │ │ svceq 0x000f0f01 │ │ │ │ svcne 0x001f1f31 │ │ │ │ - ldrdeq r2, [r8, -ip]! │ │ │ │ - @ instruction: 0x01282aec │ │ │ │ - @ instruction: 0x01283228 │ │ │ │ - smlawbeq r8, r4, sp, r2 │ │ │ │ - @ instruction: 0x0128302c │ │ │ │ + @ instruction: 0x01282fec │ │ │ │ + strdeq r2, [r8, -ip]! │ │ │ │ + @ instruction: 0x01283238 │ │ │ │ + @ instruction: 0x01282d94 │ │ │ │ + @ instruction: 0x0128303c │ │ │ │ andsne r1, r0, r1, lsr r0 │ │ │ │ - @ instruction: 0x011b29d0 │ │ │ │ - @ instruction: 0x012831a8 │ │ │ │ - tsteq fp, r0, lsl r8 │ │ │ │ - @ instruction: 0x01282a38 │ │ │ │ + tsteq fp, r0, ror #19 │ │ │ │ + @ instruction: 0x012831b8 │ │ │ │ + tsteq fp, r0, lsr #16 │ │ │ │ + @ instruction: 0x01282a48 │ │ │ │ svceq 0x000f0f11 │ │ │ │ svceq 0x00101011 │ │ │ │ andsne r1, r0, r1, lsl r0 │ │ │ │ svceq 0x000f0f21 │ │ │ │ svcne 0x001f1f71 │ │ │ │ - @ instruction: 0x01282c64 │ │ │ │ - strdeq r2, [r8, -ip]! │ │ │ │ - @ instruction: 0x01282eb4 │ │ │ │ - @ instruction: 0x01282eb4 │ │ │ │ - @ instruction: 0x01282fac │ │ │ │ - @ instruction: 0x01282e08 │ │ │ │ - @ instruction: 0x01282f98 │ │ │ │ - @ instruction: 0x01282de8 │ │ │ │ - svceq 0x000f0f51 │ │ │ │ - @ instruction: 0x01282894 │ │ │ │ - @ instruction: 0x01282eb8 │ │ │ │ - @ instruction: 0x01282e90 │ │ │ │ - ldrdeq r2, [r8, -ip]! │ │ │ │ - @ instruction: 0x01282e7c │ │ │ │ + @ instruction: 0x01282c74 │ │ │ │ + @ instruction: 0x01282e0c │ │ │ │ + smlawteq r8, r4, lr, r2 │ │ │ │ + smlawteq r8, r4, lr, r2 │ │ │ │ @ instruction: 0x01282fbc │ │ │ │ - @ instruction: 0x01282fbc │ │ │ │ - @ instruction: 0x01282fb4 │ │ │ │ + @ instruction: 0x01282e18 │ │ │ │ + @ instruction: 0x01282fa8 │ │ │ │ + strdeq r2, [r8, -r8]! │ │ │ │ + svceq 0x000f0f51 │ │ │ │ + @ instruction: 0x012828a4 │ │ │ │ + smlawteq r8, r8, lr, r2 │ │ │ │ + @ instruction: 0x01282ea0 │ │ │ │ + @ instruction: 0x01282cec │ │ │ │ + smlawbeq r8, ip, lr, r2 │ │ │ │ + smlawteq r8, ip, pc, r2 @ │ │ │ │ + smlawteq r8, ip, pc, r2 @ │ │ │ │ + smlawteq r8, r4, pc, r2 @ │ │ │ │ andsne r1, r0, r1, lsr #32 │ │ │ │ svcne 0x001f1f11 │ │ │ │ @ instruction: 0x01ae737c │ │ │ │ svceq 0x000f0f31 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ - @ instruction: 0x01282e58 │ │ │ │ - smlawbeq r8, r8, sl, r2 │ │ │ │ - tsteq fp, r0, ror #9 │ │ │ │ - @ instruction: 0x01282d00 │ │ │ │ - @ instruction: 0x01282c48 │ │ │ │ - @ instruction: 0x01282c7c │ │ │ │ - @ instruction: 0x01282714 │ │ │ │ - @ instruction: 0x01282d3c │ │ │ │ - @ instruction: 0x01282754 │ │ │ │ - @ instruction: 0x01282b5c │ │ │ │ - smlawbeq r8, r0, r6, r2 │ │ │ │ - @ instruction: 0x012826a4 │ │ │ │ - strdeq r2, [r8, -r0]! │ │ │ │ - strdeq r2, [r8, -r0]! │ │ │ │ - @ instruction: 0x01282938 │ │ │ │ - @ instruction: 0x011b239c │ │ │ │ + @ instruction: 0x01282e68 │ │ │ │ + @ instruction: 0x01282a98 │ │ │ │ + @ instruction: 0x011b24f0 │ │ │ │ + @ instruction: 0x01282d10 │ │ │ │ + @ instruction: 0x01282c58 │ │ │ │ + smlawbeq r8, ip, ip, r2 │ │ │ │ + @ instruction: 0x01282724 │ │ │ │ + @ instruction: 0x01282d4c │ │ │ │ + @ instruction: 0x01282764 │ │ │ │ + @ instruction: 0x01282b6c │ │ │ │ + @ instruction: 0x01282690 │ │ │ │ + @ instruction: 0x012826b4 │ │ │ │ + @ instruction: 0x01282900 │ │ │ │ + @ instruction: 0x01282900 │ │ │ │ + @ instruction: 0x01282948 │ │ │ │ + tsteq fp, ip, lsr #7 │ │ │ │ andsne r1, r0, r2, asr r0 │ │ │ │ andsne r1, r0, r1 │ │ │ │ - tsteq fp, r8, ror #5 │ │ │ │ - @ instruction: 0x0128286c │ │ │ │ - @ instruction: 0x01282870 │ │ │ │ - @ instruction: 0x01282870 │ │ │ │ - @ instruction: 0x012828a0 │ │ │ │ - @ instruction: 0x0128289c │ │ │ │ - @ instruction: 0x0128289c │ │ │ │ - @ instruction: 0x0128289c │ │ │ │ - @ instruction: 0x012827e0 │ │ │ │ - @ instruction: 0x012827e4 │ │ │ │ - @ instruction: 0x012823a4 │ │ │ │ - @ instruction: 0x011b2294 │ │ │ │ - @ instruction: 0x011b22dc │ │ │ │ - @ instruction: 0x01282370 │ │ │ │ - smlawteq r8, r0, r7, r2 │ │ │ │ - @ instruction: 0x01282808 │ │ │ │ - @ instruction: 0x0128279c │ │ │ │ + @ instruction: 0x011b22f8 │ │ │ │ + @ instruction: 0x0128287c │ │ │ │ + smlawbeq r8, r0, r8, r2 │ │ │ │ + smlawbeq r8, r0, r8, r2 │ │ │ │ + @ instruction: 0x012828b0 │ │ │ │ + @ instruction: 0x012828ac │ │ │ │ + @ instruction: 0x012828ac │ │ │ │ + @ instruction: 0x012828ac │ │ │ │ + strdeq r2, [r8, -r0]! │ │ │ │ + strdeq r2, [r8, -r4]! │ │ │ │ + @ instruction: 0x012823b4 │ │ │ │ + tsteq fp, r4, lsr #5 │ │ │ │ + tsteq fp, ip, ror #5 │ │ │ │ + smlawbeq r8, r0, r3, r2 │ │ │ │ + ldrdeq r2, [r8, -r0]! │ │ │ │ + @ instruction: 0x01282818 │ │ │ │ + @ instruction: 0x012827ac │ │ │ │ + @ instruction: 0x01282744 │ │ │ │ + @ instruction: 0x0128273c │ │ │ │ @ instruction: 0x01282734 │ │ │ │ - @ instruction: 0x0128272c │ │ │ │ + smlawteq r8, r8, r6, r2 │ │ │ │ @ instruction: 0x01282724 │ │ │ │ - @ instruction: 0x012826b8 │ │ │ │ + @ instruction: 0x0128271c │ │ │ │ @ instruction: 0x01282714 │ │ │ │ - @ instruction: 0x0128270c │ │ │ │ - @ instruction: 0x01282704 │ │ │ │ svcne 0x001f1f32 │ │ │ │ - @ instruction: 0x011b3cb4 │ │ │ │ + tsteq fp, r4, asr #25 │ │ │ │ svceq 0x000f0f02 │ │ │ │ svcne 0x001f1f51 │ │ │ │ svceq 0x000f0f71 │ │ │ │ - smlawteq r8, r0, r5, r2 │ │ │ │ + ldrdeq r2, [r8, -r0]! │ │ │ │ + strheq r2, [r8, -r0]! │ │ │ │ @ instruction: 0x012820a0 │ │ │ │ - @ instruction: 0x01282090 │ │ │ │ - tsteq fp, r8, lsl #25 │ │ │ │ - tsteq fp, r4, ror #24 │ │ │ │ - @ instruction: 0x01282048 │ │ │ │ - @ instruction: 0x0128202c │ │ │ │ + @ instruction: 0x011b3c98 │ │ │ │ + tsteq fp, r4, ror ip │ │ │ │ + qsubeq r2, r8, r8 │ │ │ │ + @ instruction: 0x0128203c │ │ │ │ svcne 0x001f1f12 │ │ │ │ - @ instruction: 0x01282040 │ │ │ │ + qsubeq r2, r0, r8 │ │ │ │ + @ instruction: 0x0128200c │ │ │ │ strdeq r1, [r8, -ip]! │ │ │ │ @ instruction: 0x01281fec │ │ │ │ ldrdeq r1, [r8, -ip]! │ │ │ │ smlawteq r8, ip, pc, r1 @ │ │ │ │ - @ instruction: 0x01281fbc │ │ │ │ - @ instruction: 0x01281f74 │ │ │ │ - @ instruction: 0x01281f54 │ │ │ │ + smlawbeq r8, r4, pc, r1 @ │ │ │ │ + @ instruction: 0x01281f64 │ │ │ │ svcne 0x001f1f02 │ │ │ │ svcne 0x001f1002 │ │ │ │ svcne 0x001f1f72 │ │ │ │ + @ instruction: 0x01281f50 │ │ │ │ + @ instruction: 0x01281f4c │ │ │ │ + @ instruction: 0x01281f48 │ │ │ │ + @ instruction: 0x01282568 │ │ │ │ + @ instruction: 0x01281f40 │ │ │ │ @ instruction: 0x01281f40 │ │ │ │ - @ instruction: 0x01281f3c │ │ │ │ - @ instruction: 0x01281f38 │ │ │ │ - @ instruction: 0x01282558 │ │ │ │ - @ instruction: 0x01281f30 │ │ │ │ - @ instruction: 0x01281f30 │ │ │ │ - @ instruction: 0x01281e64 │ │ │ │ - @ instruction: 0x01281e64 │ │ │ │ - @ instruction: 0x01281e64 │ │ │ │ - @ instruction: 0x01281e64 │ │ │ │ @ instruction: 0x01281e74 │ │ │ │ - @ instruction: 0x01281e9c │ │ │ │ - @ instruction: 0x01281ea0 │ │ │ │ - @ instruction: 0x01281ea4 │ │ │ │ - strdeq r1, [r8, -r0]! │ │ │ │ + @ instruction: 0x01281e74 │ │ │ │ + @ instruction: 0x01281e74 │ │ │ │ + @ instruction: 0x01281e74 │ │ │ │ + smlawbeq r8, r4, lr, r1 │ │ │ │ + @ instruction: 0x01281eac │ │ │ │ + @ instruction: 0x01281eb0 │ │ │ │ + @ instruction: 0x01281eb4 │ │ │ │ + @ instruction: 0x01281e00 │ │ │ │ + @ instruction: 0x01281e04 │ │ │ │ + @ instruction: 0x01281e00 │ │ │ │ + strdeq r1, [r8, -ip]! │ │ │ │ + strdeq r1, [r8, -r8]! │ │ │ │ strdeq r1, [r8, -r4]! │ │ │ │ strdeq r1, [r8, -r0]! │ │ │ │ - @ instruction: 0x01281dec │ │ │ │ - @ instruction: 0x01281de8 │ │ │ │ - @ instruction: 0x01281de4 │ │ │ │ - @ instruction: 0x01281de0 │ │ │ │ - @ instruction: 0x012819e8 │ │ │ │ - @ instruction: 0x0128192c │ │ │ │ - @ instruction: 0x01281928 │ │ │ │ - @ instruction: 0x01281304 │ │ │ │ - @ instruction: 0x012812ec │ │ │ │ - @ instruction: 0x01281308 │ │ │ │ - @ instruction: 0x012812ec │ │ │ │ - strdeq r1, [r8, -r4]! │ │ │ │ - strdeq r1, [r8, -r4]! │ │ │ │ - @ instruction: 0x01281830 │ │ │ │ - @ instruction: 0x01281830 │ │ │ │ - @ instruction: 0x01281830 │ │ │ │ - @ instruction: 0x01281830 │ │ │ │ - @ instruction: 0x01281830 │ │ │ │ - @ instruction: 0x01281830 │ │ │ │ - @ instruction: 0x012822e8 │ │ │ │ - @ instruction: 0x01281834 │ │ │ │ - smlawbeq r8, r0, r7, r1 │ │ │ │ - smlawbeq r8, r4, r7, r1 │ │ │ │ - smlawbeq r8, r8, r7, r1 │ │ │ │ - smlawbeq r8, r8, r7, r1 │ │ │ │ - smlawbeq r8, r8, r7, r1 │ │ │ │ - smlawbeq r8, r8, r7, r1 │ │ │ │ - smlawbeq r8, r8, r7, r1 │ │ │ │ + strdeq r1, [r8, -r8]! │ │ │ │ + @ instruction: 0x0128193c │ │ │ │ + @ instruction: 0x01281938 │ │ │ │ + @ instruction: 0x01281314 │ │ │ │ + strdeq r1, [r8, -ip]! │ │ │ │ + @ instruction: 0x01281318 │ │ │ │ + strdeq r1, [r8, -ip]! │ │ │ │ + @ instruction: 0x01281904 │ │ │ │ + @ instruction: 0x01281904 │ │ │ │ + @ instruction: 0x01281840 │ │ │ │ + @ instruction: 0x01281840 │ │ │ │ + @ instruction: 0x01281840 │ │ │ │ + @ instruction: 0x01281840 │ │ │ │ + @ instruction: 0x01281840 │ │ │ │ + @ instruction: 0x01281840 │ │ │ │ + strdeq r2, [r8, -r8]! │ │ │ │ + @ instruction: 0x01281844 │ │ │ │ @ instruction: 0x01281790 │ │ │ │ - ldrdeq r1, [r8, -r8]! │ │ │ │ - @ instruction: 0x012816e0 │ │ │ │ + @ instruction: 0x01281794 │ │ │ │ + @ instruction: 0x01281798 │ │ │ │ + @ instruction: 0x01281798 │ │ │ │ + @ instruction: 0x01281798 │ │ │ │ + @ instruction: 0x01281798 │ │ │ │ + @ instruction: 0x01281798 │ │ │ │ + @ instruction: 0x012817a0 │ │ │ │ @ instruction: 0x012816e8 │ │ │ │ strdeq r1, [r8, -r0]! │ │ │ │ - @ instruction: 0x01281710 │ │ │ │ - @ instruction: 0x01281710 │ │ │ │ - @ instruction: 0x01281740 │ │ │ │ - @ instruction: 0x01281758 │ │ │ │ + strdeq r1, [r8, -r8]! │ │ │ │ + @ instruction: 0x01281700 │ │ │ │ + @ instruction: 0x01281720 │ │ │ │ + @ instruction: 0x01281720 │ │ │ │ + @ instruction: 0x01281750 │ │ │ │ + @ instruction: 0x01281768 │ │ │ │ svceq 0x000f0f52 │ │ │ │ andsne r1, r0, r2 │ │ │ │ svceq 0x000f0f32 │ │ │ │ - @ instruction: 0x01281734 │ │ │ │ - @ instruction: 0x01281730 │ │ │ │ - @ instruction: 0x0128172c │ │ │ │ - @ instruction: 0x01281728 │ │ │ │ - @ instruction: 0x01281848 │ │ │ │ - @ instruction: 0x01281868 │ │ │ │ - smlawbeq r8, r8, r8, r1 │ │ │ │ - @ instruction: 0x012818b4 │ │ │ │ + @ instruction: 0x01281744 │ │ │ │ + @ instruction: 0x01281740 │ │ │ │ + @ instruction: 0x0128173c │ │ │ │ + @ instruction: 0x01281738 │ │ │ │ + @ instruction: 0x01281858 │ │ │ │ + @ instruction: 0x01281878 │ │ │ │ + @ instruction: 0x01281898 │ │ │ │ + smlawteq r8, r4, r8, r1 │ │ │ │ svceq 0x000f0f12 │ │ │ │ - @ instruction: 0x012817e0 │ │ │ │ - @ instruction: 0x012817e0 │ │ │ │ - @ instruction: 0x012817e0 │ │ │ │ - @ instruction: 0x012817e0 │ │ │ │ - ldrdeq r1, [r8, -ip]! │ │ │ │ - ldrdeq r1, [r8, -r8]! │ │ │ │ - ldrdeq r1, [r8, -r4]! │ │ │ │ - msreq (UNDEF: 56), ip @ │ │ │ │ + strdeq r1, [r8, -r0]! │ │ │ │ + strdeq r1, [r8, -r0]! │ │ │ │ + strdeq r1, [r8, -r0]! │ │ │ │ + strdeq r1, [r8, -r0]! │ │ │ │ + @ instruction: 0x012817ec │ │ │ │ + @ instruction: 0x012817e8 │ │ │ │ + @ instruction: 0x012817e4 │ │ │ │ + msreq (UNDEF: 56), ip, lsr #31 │ │ │ │ svceq 0x000f0f72 │ │ │ │ - @ instruction: 0x01281728 │ │ │ │ - @ instruction: 0x01281728 │ │ │ │ - @ instruction: 0x0128172c │ │ │ │ - @ instruction: 0x01281730 │ │ │ │ - @ instruction: 0x0128172c │ │ │ │ - @ instruction: 0x01281754 │ │ │ │ - @ instruction: 0x0128175c │ │ │ │ - @ instruction: 0x01281754 │ │ │ │ - @ instruction: 0x01281704 │ │ │ │ - @ instruction: 0x01281690 │ │ │ │ + @ instruction: 0x01281738 │ │ │ │ + @ instruction: 0x01281738 │ │ │ │ + @ instruction: 0x0128173c │ │ │ │ + @ instruction: 0x01281740 │ │ │ │ + @ instruction: 0x0128173c │ │ │ │ + @ instruction: 0x01281764 │ │ │ │ + @ instruction: 0x0128176c │ │ │ │ + @ instruction: 0x01281764 │ │ │ │ + @ instruction: 0x01281714 │ │ │ │ + @ instruction: 0x012816a0 │ │ │ │ + @ instruction: 0x0128169c │ │ │ │ + @ instruction: 0x01281694 │ │ │ │ + smlawbeq r8, ip, r6, r1 │ │ │ │ smlawbeq r8, ip, r6, r1 │ │ │ │ smlawbeq r8, r4, r6, r1 │ │ │ │ @ instruction: 0x0128167c │ │ │ │ - @ instruction: 0x0128167c │ │ │ │ - @ instruction: 0x01281674 │ │ │ │ - @ instruction: 0x0128166c │ │ │ │ svceq 0x000f0f03 │ │ │ │ svceq 0x000f0f33 │ │ │ │ svceq 0x000f0f53 │ │ │ │ svceq 0x000f0f73 │ │ │ │ + @ instruction: 0x01281694 │ │ │ │ + @ instruction: 0x01281690 │ │ │ │ + smlawbeq r8, r8, r6, r1 │ │ │ │ + smlawbeq r8, r0, r6, r1 │ │ │ │ smlawbeq r8, r4, r6, r1 │ │ │ │ smlawbeq r8, r0, r6, r1 │ │ │ │ @ instruction: 0x01281678 │ │ │ │ - @ instruction: 0x01281670 │ │ │ │ @ instruction: 0x01281674 │ │ │ │ - @ instruction: 0x01281670 │ │ │ │ - @ instruction: 0x01281668 │ │ │ │ - @ instruction: 0x01281664 │ │ │ │ - @ instruction: 0x012815ec │ │ │ │ + strdeq r1, [r8, -ip]! │ │ │ │ svcne 0x001f1f33 │ │ │ │ tsteq r1, r3, lsl #2 │ │ │ │ - @ instruction: 0x0128157c │ │ │ │ - @ instruction: 0x0128157c │ │ │ │ - @ instruction: 0x0128157c │ │ │ │ - @ instruction: 0x01281590 │ │ │ │ smlawbeq r8, ip, r5, r1 │ │ │ │ + smlawbeq r8, ip, r5, r1 │ │ │ │ + smlawbeq r8, ip, r5, r1 │ │ │ │ + @ instruction: 0x012815a0 │ │ │ │ + @ instruction: 0x0128159c │ │ │ │ lsrseq r0, r4, #28 │ │ │ │ - smlawbeq r8, r4, r5, r1 │ │ │ │ - smlawbeq r8, r0, r5, r1 │ │ │ │ + @ instruction: 0x01281594 │ │ │ │ + @ instruction: 0x01281590 │ │ │ │ @ instruction: 0x01ae7984 │ │ │ │ - @ instruction: 0x01281528 │ │ │ │ + @ instruction: 0x01281538 │ │ │ │ svcne 0x001f1f03 │ │ │ │ - @ instruction: 0x01281508 │ │ │ │ - @ instruction: 0x012814a8 │ │ │ │ + @ instruction: 0x01281518 │ │ │ │ + @ instruction: 0x012814b8 │ │ │ │ + @ instruction: 0x012814b8 │ │ │ │ @ instruction: 0x012814a8 │ │ │ │ @ instruction: 0x01281498 │ │ │ │ smlawbeq r8, r8, r4, r1 │ │ │ │ - @ instruction: 0x01281478 │ │ │ │ - @ instruction: 0x0128146c │ │ │ │ - @ instruction: 0x01281450 │ │ │ │ + @ instruction: 0x0128147c │ │ │ │ + @ instruction: 0x01281460 │ │ │ │ andeq r1, r0, r0, lsl r7 │ │ │ │ @ instruction: 0x01a85864 │ │ │ │ lslseq r0, ip, #24 │ │ │ │ andeq r2, r0, ip, rrx │ │ │ │ lsrseq r0, r8 @ │ │ │ │ strdeq r5, [r8, r4]! │ │ │ │ @ instruction: 0x01ae5700 │ │ │ │ @@ -5953,15 +5953,15 @@ │ │ │ │ add r8, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #28] │ │ │ │ str r8, [sp] │ │ │ │ str r3, [sp, #2456] @ 0x998 │ │ │ │ ldmdb r4, {r1, r2} │ │ │ │ mov r3, r4 │ │ │ │ mov r0, sl │ │ │ │ - bl 5c6974 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a128> │ │ │ │ + bl 5c698c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a128> │ │ │ │ ldr r3, [pc, #-3420] @ 59b04 │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, sl │ │ │ │ str r3, [sp, #12] │ │ │ │ @@ -5973,15 +5973,15 @@ │ │ │ │ sub r6, r4, #12 │ │ │ │ str r3, [sp, #32] │ │ │ │ add r0, pc, r0 │ │ │ │ mov r3, r6 │ │ │ │ str r8, [sp] │ │ │ │ ldm r4, {r1, r2} │ │ │ │ mov r4, r0 │ │ │ │ - bl 5c6b14 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a2c8> │ │ │ │ + bl 5c6b2c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a2c8> │ │ │ │ ldr r3, [pc, #-3488] @ 59b10 │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r4, [pc, #-3508] @ 59b14 │ │ │ │ @@ -5991,15 +5991,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ add r3, sp, #16 │ │ │ │ str r7, [sp, #44] @ 0x2c │ │ │ │ str r6, [sp] │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ ldm r8, {r1, r2} │ │ │ │ - bl 5c6cb4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a468> │ │ │ │ + bl 5c6ccc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a468> │ │ │ │ ldr r2, [pc, #-3548] @ 59b1c │ │ │ │ ldr r3, [pc, #-3548] @ 59b20 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #2460] @ 0x99c │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -6068,18 +6068,18 @@ │ │ │ │ beq 5a9f0 │ │ │ │ cmp r1, #49 @ 0x31 │ │ │ │ beq 5a9d8 │ │ │ │ ldr r0, [pc, #20] @ 5aa2c │ │ │ │ add r0, pc, r0 │ │ │ │ bl 535f8 │ │ │ │ @ instruction: 0x01aed458 │ │ │ │ - @ instruction: 0x012eb774 │ │ │ │ + smlawbeq lr, r4, r7, fp │ │ │ │ @ instruction: 0x01aed434 │ │ │ │ andeq r0, r0, sp, asr r6 │ │ │ │ - @ instruction: 0x012ebd74 │ │ │ │ + smlawbeq lr, r4, sp, fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub r6, r1, #192 @ 0xc0 │ │ │ │ cmp r6, #127 @ 0x7f │ │ │ │ movls r6, #0 │ │ │ │ @@ -6372,15 +6372,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x01ae5144 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - tsteq r9, r4, lsr #25 │ │ │ │ + @ instruction: 0x0119acb4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 5af20 │ │ │ │ ldr r1, [pc, #36] @ 5af24 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -6390,15 +6390,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ strdeq r5, [lr, ip]! │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - tsteq r9, r4, ror ip │ │ │ │ + tsteq r9, r4, lsl #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 5af68 │ │ │ │ ldr r1, [pc, #36] @ 5af6c │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -6408,15 +6408,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ strheq r5, [lr, r4]! │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - tsteq r9, r4, asr #24 │ │ │ │ + tsteq r9, r4, asr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 5afb0 │ │ │ │ ldr r1, [pc, #36] @ 5afb4 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -6426,15 +6426,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x01ae506c │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - tsteq r9, r4, lsl ip │ │ │ │ + tsteq r9, r4, lsr #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 5aff8 │ │ │ │ ldr r1, [pc, #36] @ 5affc │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -6444,15 +6444,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x01ae5024 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - tsteq r9, r4, ror #23 │ │ │ │ + @ instruction: 0x0119abf4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 5b040 │ │ │ │ ldr r1, [pc, #36] @ 5b044 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -6462,15 +6462,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ ldrdeq r4, [lr, ip]! │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - @ instruction: 0x0119abb4 │ │ │ │ + tsteq r9, r4, asr #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 5b088 │ │ │ │ ldr r1, [pc, #36] @ 5b08c │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -6480,15 +6480,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x01ae4f94 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - tsteq r9, r8, lsl #23 │ │ │ │ + @ instruction: 0x0119ab98 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 5b0d0 │ │ │ │ ldr r1, [pc, #36] @ 5b0d4 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -6498,15 +6498,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x01ae4f4c │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - tsteq r9, r8, asr fp │ │ │ │ + tsteq r9, r8, ror #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 5b118 │ │ │ │ ldr r1, [pc, #36] @ 5b11c │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -6516,15 +6516,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x01ae4f04 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - tsteq r9, r8, lsr #22 │ │ │ │ + tsteq r9, r8, lsr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 5b160 │ │ │ │ ldr r1, [pc, #36] @ 5b164 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -6534,15 +6534,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x01ae4ebc │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - @ instruction: 0x0119aafc │ │ │ │ + tsteq r9, ip, lsl #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 5b1a8 │ │ │ │ ldr r1, [pc, #36] @ 5b1ac │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -6552,15 +6552,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x01ae4e74 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - @ instruction: 0x0119aad0 │ │ │ │ + tsteq r9, r0, ror #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 5b1f0 │ │ │ │ ldr r1, [pc, #36] @ 5b1f4 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -6570,15 +6570,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x01ae4e2c │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - tsteq r9, r0, lsr #21 │ │ │ │ + @ instruction: 0x0119aab0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 5b238 │ │ │ │ ldr r1, [pc, #36] @ 5b23c │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -6588,15 +6588,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x01ae4de4 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - tsteq r9, r4, ror sl │ │ │ │ + tsteq r9, r4, lsl #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 5b280 │ │ │ │ ldr r1, [pc, #36] @ 5b284 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -6606,15 +6606,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x01ae4d9c │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - tsteq r9, r4, asr #20 │ │ │ │ + tsteq r9, r4, asr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 5b2c8 │ │ │ │ ldr r1, [pc, #36] @ 5b2cc │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -6624,150 +6624,150 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x01ae4d54 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - tsteq r9, r4, lsl sl │ │ │ │ + tsteq r9, r4, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [pc, #108] @ 5b358 │ │ │ │ ldr r2, [pc, #108] @ 5b35c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r3, [r3, r2] │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r2, r3 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl 60f7dc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x82f90> │ │ │ │ + bl 60f7f4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x82f90> │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 5b338 │ │ │ │ ldr r0, [r4] │ │ │ │ - bl 936834 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a9fe8> │ │ │ │ - bl 949094 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3bc848> │ │ │ │ - bl 937e54 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ab608> │ │ │ │ + bl 93684c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a9fe8> │ │ │ │ + bl 9490ac , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3bc848> │ │ │ │ + bl 937e6c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ab608> │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #52] @ 5b360 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2f1c60 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5b344 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ - bl 985ce0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f9494> │ │ │ │ + bl 985cf8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f9494> │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x01ae4d0c │ │ │ │ andeq r1, r0, r8, lsr #12 │ │ │ │ - @ instruction: 0x0119a9b8 │ │ │ │ + tsteq r9, r8, asr #19 │ │ │ │ b 31ee70 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ - bl 4560ec │ │ │ │ + bl 456104 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 5b3ac │ │ │ │ - bl 936834 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a9fe8> │ │ │ │ - bl 949094 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3bc848> │ │ │ │ - bl 937e54 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ab608> │ │ │ │ + bl 93684c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a9fe8> │ │ │ │ + bl 9490ac , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3bc848> │ │ │ │ + bl 937e6c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ab608> │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #36] @ 5b3c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2f1c60 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5b3b4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ - bl 985ce0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f9494> │ │ │ │ + bl 985cf8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f9494> │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - tsteq r9, r4, asr #18 │ │ │ │ + tsteq r9, r4, asr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ - bl 61eebc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x92670> │ │ │ │ + bl 61eed4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x92670> │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 5b40c │ │ │ │ - bl 936834 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a9fe8> │ │ │ │ - bl 949094 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3bc848> │ │ │ │ - bl 937e54 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ab608> │ │ │ │ + bl 93684c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a9fe8> │ │ │ │ + bl 9490ac , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3bc848> │ │ │ │ + bl 937e6c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ab608> │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #36] @ 5b424 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2f1c60 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5b414 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ - bl 985ce0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f9494> │ │ │ │ + bl 985cf8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f9494> │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - tsteq r9, r4, ror #17 │ │ │ │ + @ instruction: 0x0119a8f4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ - bl 8016a4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x274e58> │ │ │ │ + bl 8016bc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x274e58> │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 5b46c │ │ │ │ - bl 936834 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a9fe8> │ │ │ │ - bl 949094 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3bc848> │ │ │ │ - bl 937e54 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ab608> │ │ │ │ + bl 93684c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a9fe8> │ │ │ │ + bl 9490ac , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3bc848> │ │ │ │ + bl 937e6c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ab608> │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #36] @ 5b484 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2f1c60 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5b474 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ - bl 985ce0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f9494> │ │ │ │ + bl 985cf8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f9494> │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - tsteq r9, r4, lsl #17 │ │ │ │ + @ instruction: 0x0119a894 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, r1 │ │ │ │ mov r1, #0 │ │ │ │ bl 31ee34 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 5b4d4 │ │ │ │ - bl 936834 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a9fe8> │ │ │ │ - bl 949094 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3bc848> │ │ │ │ - bl 937e54 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ab608> │ │ │ │ + bl 93684c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a9fe8> │ │ │ │ + bl 9490ac , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3bc848> │ │ │ │ + bl 937e6c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ab608> │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #36] @ 5b4ec │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2f1c60 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5b4dc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ - bl 985ce0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f9494> │ │ │ │ + bl 985cf8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f9494> │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - tsteq r9, ip, lsl r8 │ │ │ │ + tsteq r9, ip, lsr #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #372] @ 5b680 │ │ │ │ ldr r3, [pc, #372] @ 5b684 │ │ │ │ @@ -6814,15 +6814,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 547f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5b5d4 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r7 │ │ │ │ - bl 801654 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x274e08> │ │ │ │ + bl 80166c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x274e08> │ │ │ │ cmp r0, #0 │ │ │ │ bne 5b5e8 │ │ │ │ cmp r6, #0 │ │ │ │ beq 5b628 │ │ │ │ cmp r6, #2 │ │ │ │ bne 5b640 │ │ │ │ mov r0, #0 │ │ │ │ @@ -6834,51 +6834,51 @@ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 5b67c │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r0, r7 │ │ │ │ - bl 7b0348 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x223afc> │ │ │ │ + bl 7b0360 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x223afc> │ │ │ │ cmp r0, #0 │ │ │ │ bne 5b5e8 │ │ │ │ b 5b594 │ │ │ │ ldrb r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ bne 5b5e4 │ │ │ │ mov r6, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ b 5b570 │ │ │ │ mov r6, #2 │ │ │ │ b 5b638 │ │ │ │ mov r0, r7 │ │ │ │ - bl 790d80 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x204534> │ │ │ │ + bl 790d98 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x204534> │ │ │ │ cmp r0, #0 │ │ │ │ bne 5b5e8 │ │ │ │ b 5b5a8 │ │ │ │ ldr r1, [pc, #60] @ 5b6a0 │ │ │ │ ldr r0, [pc, #60] @ 5b6a4 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2f1c08 │ │ │ │ ldr r3, [pc, #48] @ 5b6a8 │ │ │ │ add r3, pc, r3 │ │ │ │ b 5b550 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01ae4aec │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - @ instruction: 0x0119a7d8 │ │ │ │ - tstpeq sl, r0, lsr #30 @ p-variant is OBSOLETE │ │ │ │ - tsteq r9, ip, asr #15 │ │ │ │ - tsteq r9, ip, lsl #15 │ │ │ │ - tsteq r9, r0, lsl #15 │ │ │ │ + tsteq r9, r8, ror #15 │ │ │ │ + tstpeq sl, r0, lsr pc @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x0119a7dc │ │ │ │ + @ instruction: 0x0119a79c │ │ │ │ + @ instruction: 0x0119a790 │ │ │ │ @ instruction: 0x01ae4a08 │ │ │ │ - tstpeq sl, r4, lsl #28 @ p-variant is OBSOLETE │ │ │ │ - tsteq r9, ip, lsr #13 │ │ │ │ - tsteq r9, ip, ror r6 │ │ │ │ + tstpeq sl, r4, lsl lr @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x0119a6bc │ │ │ │ + tsteq r9, ip, lsl #13 │ │ │ │ push {fp, lr} │ │ │ │ ldr r0, [r0] │ │ │ │ bl c2db8 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ ldr r0, [r0] │ │ │ │ bl c212c │ │ │ │ @@ -7089,22 +7089,22 @@ │ │ │ │ str r0, [r1] │ │ │ │ b 5ba00 │ │ │ │ b 5b8c8 │ │ │ │ b 5b908 │ │ │ │ ldr r0, [sp, #208] @ 0xd0 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 5ba08 │ │ │ │ - @ instruction: 0x012f3494 │ │ │ │ - smlawbeq pc, ip, r4, r3 @ │ │ │ │ - @ instruction: 0x012f3334 │ │ │ │ - @ instruction: 0x012f332c │ │ │ │ - @ instruction: 0x012f3278 │ │ │ │ - @ instruction: 0x012f3270 │ │ │ │ - strdeq r3, [pc, -ip]! │ │ │ │ - strdeq r3, [pc, -r4]! │ │ │ │ + @ instruction: 0x012f34a4 │ │ │ │ + @ instruction: 0x012f349c │ │ │ │ + @ instruction: 0x012f3344 │ │ │ │ + @ instruction: 0x012f333c │ │ │ │ + smlawbeq pc, r8, r2, r3 @ │ │ │ │ + smlawbeq pc, r0, r2, r3 @ │ │ │ │ + @ instruction: 0x012f320c │ │ │ │ + @ instruction: 0x012f3204 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #216 @ 0xd8 │ │ │ │ str r0, [sp, #28] │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #207] @ 0xcf │ │ │ │ @@ -7299,22 +7299,22 @@ │ │ │ │ str r0, [r1] │ │ │ │ b 5bd48 │ │ │ │ b 5bc10 │ │ │ │ b 5bc50 │ │ │ │ ldr r0, [sp, #208] @ 0xd0 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 5bd50 │ │ │ │ - @ instruction: 0x012f314c │ │ │ │ - @ instruction: 0x012f3144 │ │ │ │ - @ instruction: 0x012f2fec │ │ │ │ - @ instruction: 0x012f2fe4 │ │ │ │ - @ instruction: 0x012f2f30 │ │ │ │ - @ instruction: 0x012f2f28 │ │ │ │ - @ instruction: 0x012f2eb4 │ │ │ │ - @ instruction: 0x012f2eac │ │ │ │ + @ instruction: 0x012f315c │ │ │ │ + @ instruction: 0x012f3154 │ │ │ │ + strdeq r2, [pc, -ip]! │ │ │ │ + strdeq r2, [pc, -r4]! │ │ │ │ + @ instruction: 0x012f2f40 │ │ │ │ + @ instruction: 0x012f2f38 │ │ │ │ + smlawteq pc, r4, lr, r2 @ │ │ │ │ + @ instruction: 0x012f2ebc │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #216 @ 0xd8 │ │ │ │ str r0, [sp, #28] │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #207] @ 0xcf │ │ │ │ @@ -7509,22 +7509,22 @@ │ │ │ │ str r0, [r1] │ │ │ │ b 5c090 │ │ │ │ b 5bf58 │ │ │ │ b 5bf98 │ │ │ │ ldr r0, [sp, #208] @ 0xd0 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 5c098 │ │ │ │ - @ instruction: 0x012f2e04 │ │ │ │ - strdeq r2, [pc, -ip]! │ │ │ │ - @ instruction: 0x012f2ca4 │ │ │ │ - @ instruction: 0x012f2c9c │ │ │ │ - @ instruction: 0x012f2be8 │ │ │ │ - @ instruction: 0x012f2be0 │ │ │ │ - @ instruction: 0x012f2b6c │ │ │ │ - @ instruction: 0x012f2b64 │ │ │ │ + @ instruction: 0x012f2e14 │ │ │ │ + @ instruction: 0x012f2e0c │ │ │ │ + @ instruction: 0x012f2cb4 │ │ │ │ + @ instruction: 0x012f2cac │ │ │ │ + strdeq r2, [pc, -r8]! │ │ │ │ + strdeq r2, [pc, -r0]! │ │ │ │ + @ instruction: 0x012f2b7c │ │ │ │ + @ instruction: 0x012f2b74 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #216 @ 0xd8 │ │ │ │ str r0, [sp, #28] │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #207] @ 0xcf │ │ │ │ @@ -7719,22 +7719,22 @@ │ │ │ │ str r0, [r1] │ │ │ │ b 5c3d8 │ │ │ │ b 5c2a0 │ │ │ │ b 5c2e0 │ │ │ │ ldr r0, [sp, #208] @ 0xd0 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 5c3e0 │ │ │ │ - @ instruction: 0x012f2abc │ │ │ │ - @ instruction: 0x012f2ab4 │ │ │ │ - @ instruction: 0x012f295c │ │ │ │ - @ instruction: 0x012f2954 │ │ │ │ - @ instruction: 0x012f28a0 │ │ │ │ - @ instruction: 0x012f2898 │ │ │ │ - @ instruction: 0x012f2824 │ │ │ │ - @ instruction: 0x012f281c │ │ │ │ + smlawteq pc, ip, sl, r2 @ │ │ │ │ + smlawteq pc, r4, sl, r2 @ │ │ │ │ + @ instruction: 0x012f296c │ │ │ │ + @ instruction: 0x012f2964 │ │ │ │ + @ instruction: 0x012f28b0 │ │ │ │ + @ instruction: 0x012f28a8 │ │ │ │ + @ instruction: 0x012f2834 │ │ │ │ + @ instruction: 0x012f282c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ b 5c420 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ str r0, [sp] │ │ │ │ @@ -7998,15 +7998,15 @@ │ │ │ │ ldr r3, [r2] │ │ │ │ ldr r2, [r2, #4] │ │ │ │ str r3, [r1] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1, #8] │ │ │ │ add sp, sp, #192 @ 0xc0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - smlawbeq pc, ip, r5, r2 @ │ │ │ │ + @ instruction: 0x012f259c │ │ │ │ @ instruction: 0x01acce70 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ mov ip, r3 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r1, [sp, #4] │ │ │ │ mov r2, r0 │ │ │ │ @@ -8092,15 +8092,15 @@ │ │ │ │ ldr r3, [r2] │ │ │ │ ldr r2, [r2, #4] │ │ │ │ str r3, [r1] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1, #8] │ │ │ │ add sp, sp, #88 @ 0x58 │ │ │ │ pop {r4, pc} │ │ │ │ - strdeq r2, [pc, -r0]! │ │ │ │ + @ instruction: 0x012f2400 │ │ │ │ ldrdeq ip, [ip, r4]! │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #136 @ 0x88 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ str r1, [sp, #16] │ │ │ │ str r0, [sp, #20] │ │ │ │ @@ -8186,15 +8186,15 @@ │ │ │ │ ldr r3, [r2] │ │ │ │ ldr r2, [r2, #4] │ │ │ │ str r3, [r1] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1, #8] │ │ │ │ add sp, sp, #136 @ 0x88 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - @ instruction: 0x012f22a0 │ │ │ │ + @ instruction: 0x012f22b0 │ │ │ │ @ instruction: 0x01accb84 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub sp, sp, #128 @ 0x80 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ str r1, [sp, #16] │ │ │ │ str r0, [sp, #20] │ │ │ │ @@ -8271,15 +8271,15 @@ │ │ │ │ ldr r3, [r2] │ │ │ │ ldr r2, [r2, #4] │ │ │ │ str r3, [r1] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1, #8] │ │ │ │ add sp, sp, #128 @ 0x80 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - @ instruction: 0x012f2128 │ │ │ │ + @ instruction: 0x012f2138 │ │ │ │ @ instruction: 0x01acca0c │ │ │ │ push {fp, lr} │ │ │ │ bl 68988 │ │ │ │ mov r1, #0 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ bl 689f8 │ │ │ │ @@ -8761,17 +8761,17 @@ │ │ │ │ ldr r0, [sp, #16] │ │ │ │ bl c4dd4 │ │ │ │ b 5d408 │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #248] @ 0xf8 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 5d428 │ │ │ │ - @ instruction: 0x012f1ca1 │ │ │ │ + @ instruction: 0x012f1cb1 │ │ │ │ @ instruction: 0x01acc394 │ │ │ │ - @ instruction: 0x012f1a3c │ │ │ │ + @ instruction: 0x012f1a4c │ │ │ │ @ instruction: 0x01acc340 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub sp, sp, #200 @ 0xc8 │ │ │ │ str r3, [sp, #16] │ │ │ │ str r2, [sp, #20] │ │ │ │ str r1, [sp, #24] │ │ │ │ mov r1, r0 │ │ │ │ @@ -8922,17 +8922,17 @@ │ │ │ │ ldr r0, [sp, #20] │ │ │ │ bl c4ea0 │ │ │ │ b 5d68c │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #192] @ 0xc0 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 5d6ac │ │ │ │ - @ instruction: 0x012f1a21 │ │ │ │ + @ instruction: 0x012f1a31 │ │ │ │ @ instruction: 0x01acc114 │ │ │ │ - @ instruction: 0x012f17bc │ │ │ │ + smlawteq pc, ip, r7, r1 @ │ │ │ │ @ instruction: 0x01acc0c0 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #192 @ 0xc0 │ │ │ │ str r3, [sp, #16] │ │ │ │ str r2, [sp, #20] │ │ │ │ str r1, [sp, #24] │ │ │ │ mov r1, r0 │ │ │ │ @@ -9074,17 +9074,17 @@ │ │ │ │ ldr r0, [sp, #20] │ │ │ │ bl c212c │ │ │ │ b 5d8ec │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #184] @ 0xb8 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 5d90c │ │ │ │ - @ instruction: 0x012f179d │ │ │ │ + @ instruction: 0x012f17ad │ │ │ │ @ instruction: 0x01acbe90 │ │ │ │ - @ instruction: 0x012f1538 │ │ │ │ + @ instruction: 0x012f1548 │ │ │ │ @ instruction: 0x01acbe3c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #192 @ 0xc0 │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ str r1, [sp, #16] │ │ │ │ @@ -9247,17 +9247,17 @@ │ │ │ │ add r0, sp, #32 │ │ │ │ bl c2db8 │ │ │ │ b 5dba0 │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #184] @ 0xb8 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 5dbc0 │ │ │ │ - @ instruction: 0x012f1519 │ │ │ │ + @ instruction: 0x012f1529 │ │ │ │ @ instruction: 0x01acbc0c │ │ │ │ - @ instruction: 0x012f12b4 │ │ │ │ + smlawteq pc, r4, r2, r1 @ │ │ │ │ @ instruction: 0x01acbbb8 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r1, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ bl 68a70 │ │ │ │ ldr r1, [sp] │ │ │ │ @@ -9732,16 +9732,16 @@ │ │ │ │ ldm r1, {r2, r3, ip, lr} │ │ │ │ stm r0, {r2, r3, ip, lr} │ │ │ │ b 5e350 │ │ │ │ b 5e354 │ │ │ │ add sp, sp, #360 @ 0x168 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0x01acb3cc │ │ │ │ - smlawteq pc, ip, r9, r0 @ │ │ │ │ - smlawteq pc, r4, r9, r0 @ │ │ │ │ + ldrdeq r0, [pc, -ip]! │ │ │ │ + ldrdeq r0, [pc, -r4]! │ │ │ │ @ instruction: 0x01acb394 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #360 @ 0x168 │ │ │ │ str r0, [sp, #24] │ │ │ │ str r1, [sp, #28] │ │ │ │ str r2, [sp, #32] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ @@ -9952,16 +9952,16 @@ │ │ │ │ ldm r1, {r2, r3, ip, lr} │ │ │ │ stm r0, {r2, r3, ip, lr} │ │ │ │ b 5e6c0 │ │ │ │ b 5e6c4 │ │ │ │ add sp, sp, #360 @ 0x168 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0x01acb05c │ │ │ │ - @ instruction: 0x012f065c │ │ │ │ - @ instruction: 0x012f0654 │ │ │ │ + @ instruction: 0x012f066c │ │ │ │ + @ instruction: 0x012f0664 │ │ │ │ @ instruction: 0x01acb024 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #360 @ 0x168 │ │ │ │ str r0, [sp, #24] │ │ │ │ str r1, [sp, #28] │ │ │ │ str r2, [sp, #32] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ @@ -10172,16 +10172,16 @@ │ │ │ │ ldm r1, {r2, r3, ip, lr} │ │ │ │ stm r0, {r2, r3, ip, lr} │ │ │ │ b 5ea30 │ │ │ │ b 5ea34 │ │ │ │ add sp, sp, #360 @ 0x168 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0x01acacec │ │ │ │ - smulwteq pc, ip, r2 @ │ │ │ │ - smulwteq pc, r4, r2 @ │ │ │ │ + strdeq r0, [pc, -ip]! │ │ │ │ + strdeq r0, [pc, -r4]! │ │ │ │ @ instruction: 0x01acacb4 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #360 @ 0x168 │ │ │ │ str r0, [sp, #24] │ │ │ │ str r1, [sp, #28] │ │ │ │ str r2, [sp, #32] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ @@ -10392,16 +10392,16 @@ │ │ │ │ ldm r1, {r2, r3, ip, lr} │ │ │ │ stm r0, {r2, r3, ip, lr} │ │ │ │ b 5eda0 │ │ │ │ b 5eda4 │ │ │ │ add sp, sp, #360 @ 0x168 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0x01aca97c │ │ │ │ - msreq ELR_hyp, ip, ror pc │ │ │ │ - msreq ELR_hyp, r4, ror pc │ │ │ │ + smlawbeq lr, ip, pc, pc @ │ │ │ │ + smlawbeq lr, r4, pc, pc @ │ │ │ │ @ instruction: 0x01aca944 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #72 @ 0x48 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ add r0, sp, #32 │ │ │ │ @@ -10694,15 +10694,15 @@ │ │ │ │ add r0, sp, #15 │ │ │ │ mov r2, #8 │ │ │ │ mov r3, #368 @ 0x170 │ │ │ │ bl 10e080 │ │ │ │ b 5f260 │ │ │ │ add sp, sp, #32 │ │ │ │ pop {fp, pc} │ │ │ │ - msreq CPSR_fsx, sl, lsr sp │ │ │ │ + msreq CPSR_fsx, sl, asr #26 │ │ │ │ strdeq sl, [ip, r8]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ cmp r0, #0 │ │ │ │ bne 5f2a8 │ │ │ │ @@ -10739,15 +10739,15 @@ │ │ │ │ add r0, sp, #15 │ │ │ │ mov r2, #8 │ │ │ │ mov r3, #320 @ 0x140 │ │ │ │ bl 10e080 │ │ │ │ b 5f314 │ │ │ │ add sp, sp, #32 │ │ │ │ pop {fp, pc} │ │ │ │ - smlawbeq lr, r6, ip, pc @ │ │ │ │ + msreq CPSR_fsx, r6 @ │ │ │ │ @ instruction: 0x01aca344 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ cmp r0, #0 │ │ │ │ bne 5f35c │ │ │ │ @@ -10784,15 +10784,15 @@ │ │ │ │ add r0, sp, #15 │ │ │ │ mov r2, #4 │ │ │ │ mov r3, #408 @ 0x198 │ │ │ │ bl 10e080 │ │ │ │ b 5f3c8 │ │ │ │ add sp, sp, #32 │ │ │ │ pop {fp, pc} │ │ │ │ - ldrdeq pc, [lr, -r2]! │ │ │ │ + msreq ELR_hyp, r2, ror #23 │ │ │ │ @ instruction: 0x01aca290 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ cmp r0, #0 │ │ │ │ bne 5f410 │ │ │ │ @@ -10829,15 +10829,15 @@ │ │ │ │ add r0, sp, #15 │ │ │ │ mov r2, #4 │ │ │ │ mov r3, #628 @ 0x274 │ │ │ │ bl 10e080 │ │ │ │ b 5f47c │ │ │ │ add sp, sp, #32 │ │ │ │ pop {fp, pc} │ │ │ │ - msreq ELR_hyp, lr, lsl fp │ │ │ │ + msreq ELR_hyp, lr, lsr #22 │ │ │ │ ldrdeq sl, [ip, ip]! │ │ │ │ push {fp, lr} │ │ │ │ bl 5dc50 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ bl 5dd38 │ │ │ │ pop {fp, pc} │ │ │ │ @@ -11478,15 +11478,15 @@ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ lsl r2, r2, #4 │ │ │ │ bl 52ed8 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - smlawteq lr, r3, r0, pc @ │ │ │ │ + ldrdeq pc, [lr, -r3]! │ │ │ │ @ instruction: 0x01ac9770 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r1, r3 │ │ │ │ @@ -11503,15 +11503,15 @@ │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ add r2, r2, r2, lsl #1 │ │ │ │ lsl r2, r2, #3 │ │ │ │ bl 52ed8 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - msreq CPSR_fsx, r3, rrx │ │ │ │ + msreq CPSR_fsx, r3, ror r0 │ │ │ │ @ instruction: 0x01ac9710 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r1, r3 │ │ │ │ @@ -11527,15 +11527,15 @@ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ lsl r2, r2, #2 │ │ │ │ bl 52ed8 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - strdeq lr, [lr, -pc]! │ │ │ │ + msreq CPSR_fsx, pc │ │ │ │ @ instruction: 0x01ac96ac │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r1, r3 │ │ │ │ @@ -11551,15 +11551,15 @@ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ lsl r2, r2, #2 │ │ │ │ bl 52ed8 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x012eef9f │ │ │ │ + @ instruction: 0x012eefaf │ │ │ │ @ instruction: 0x01ac964c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r1, r3 │ │ │ │ @@ -11576,15 +11576,15 @@ │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ rsb r2, r2, r2, lsl #3 │ │ │ │ lsl r2, r2, #2 │ │ │ │ bl 52ed8 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x012eef3f │ │ │ │ + @ instruction: 0x012eef4f │ │ │ │ @ instruction: 0x01ac95ec │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r1, r3 │ │ │ │ @@ -11600,15 +11600,15 @@ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ lsl r2, r2, #2 │ │ │ │ bl 52ed8 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - ldrdeq lr, [lr, -fp]! │ │ │ │ + @ instruction: 0x012eeeeb │ │ │ │ @ instruction: 0x01ac9588 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r1, r3 │ │ │ │ @@ -11624,15 +11624,15 @@ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ lsl r2, r2, #2 │ │ │ │ bl 52ed8 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x012eee7b │ │ │ │ + smlawbeq lr, fp, lr, lr │ │ │ │ @ instruction: 0x01ac9528 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r1, r3 │ │ │ │ @@ -11648,15 +11648,15 @@ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ lsl r2, r2, #2 │ │ │ │ bl 52ed8 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x012eee1b │ │ │ │ + @ instruction: 0x012eee2b │ │ │ │ @ instruction: 0x01ac94c8 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r1, r3 │ │ │ │ @@ -11673,15 +11673,15 @@ │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ add r2, r2, r2, lsl #1 │ │ │ │ lsl r2, r2, #4 │ │ │ │ bl 52ed8 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x012eedbb │ │ │ │ + smlawteq lr, fp, sp, lr │ │ │ │ @ instruction: 0x01ac9468 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub sp, sp, #128 @ 0x80 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ mov r1, r0 │ │ │ │ @@ -19223,15 +19223,15 @@ │ │ │ │ b 677a0 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ bl c212c │ │ │ │ b 67784 │ │ │ │ ldr r0, [sp, #312] @ 0x138 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 677a0 │ │ │ │ - @ instruction: 0x012e7d03 │ │ │ │ + @ instruction: 0x012e7d13 │ │ │ │ @ instruction: 0x01ac23c8 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub sp, sp, #416 @ 0x1a0 │ │ │ │ str r3, [sp, #28] │ │ │ │ str r2, [sp, #32] │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ @@ -19587,15 +19587,15 @@ │ │ │ │ b 67d50 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ bl c4dd4 │ │ │ │ b 67d34 │ │ │ │ ldr r0, [sp, #408] @ 0x198 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 67d50 │ │ │ │ - @ instruction: 0x012e775b │ │ │ │ + @ instruction: 0x012e776b │ │ │ │ @ instruction: 0x01ac1e20 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #312 @ 0x138 │ │ │ │ str r3, [sp, #32] │ │ │ │ str r1, [sp, #28] │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ @@ -19981,15 +19981,15 @@ │ │ │ │ b 68378 │ │ │ │ add r0, sp, #56 @ 0x38 │ │ │ │ bl c2db8 │ │ │ │ b 6835c │ │ │ │ ldr r0, [sp, #304] @ 0x130 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 68378 │ │ │ │ - smlawbeq lr, r7, r1, r7 │ │ │ │ + @ instruction: 0x012e7197 │ │ │ │ @ instruction: 0x01ac184c │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub sp, sp, #320 @ 0x140 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r2, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ str r0, [sp, #24] │ │ │ │ @@ -20349,15 +20349,15 @@ │ │ │ │ b 68938 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ bl c4ea0 │ │ │ │ b 6891c │ │ │ │ ldr r0, [sp, #312] @ 0x138 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 68938 │ │ │ │ - smlawbeq lr, r3, fp, r6 │ │ │ │ + @ instruction: 0x012e6b93 │ │ │ │ @ instruction: 0x01ac1248 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ bl 156d44 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r1 │ │ │ │ str r0, [sp, #4] │ │ │ │ @@ -21065,21 +21065,21 @@ │ │ │ │ ldr r1, [sp, #384] @ 0x180 │ │ │ │ bl 5ff74 │ │ │ │ ldr r2, [sp] │ │ │ │ add r0, sp, #364 @ 0x16c │ │ │ │ mov r1, #0 │ │ │ │ bl 5cff4 │ │ │ │ b 69298 │ │ │ │ - @ instruction: 0x012e6454 │ │ │ │ + @ instruction: 0x012e6464 │ │ │ │ strdeq r0, [ip, r4]! │ │ │ │ - @ instruction: 0x012e641f │ │ │ │ + @ instruction: 0x012e642f │ │ │ │ @ instruction: 0x01ac0ab4 │ │ │ │ - @ instruction: 0x012e6426 │ │ │ │ + @ instruction: 0x012e6436 │ │ │ │ @ instruction: 0x01ac0a98 │ │ │ │ - @ instruction: 0x012e5d61 │ │ │ │ + @ instruction: 0x012e5d71 │ │ │ │ @ instruction: 0x01ac03bc │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub sp, sp, #920 @ 0x398 │ │ │ │ str r1, [sp, #48] @ 0x30 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ cmp r1, #0 │ │ │ │ bne 694c8 │ │ │ │ @@ -21657,21 +21657,21 @@ │ │ │ │ ldr r1, [sp, #304] @ 0x130 │ │ │ │ bl 5ff14 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ add r0, sp, #284 @ 0x11c │ │ │ │ mov r1, #0 │ │ │ │ bl 5cd7c │ │ │ │ b 69bdc │ │ │ │ - @ instruction: 0x012e5ae0 │ │ │ │ + strdeq r5, [lr, -r0]! │ │ │ │ @ instruction: 0x01ac0180 │ │ │ │ - @ instruction: 0x012e5aab │ │ │ │ + @ instruction: 0x012e5abb │ │ │ │ @ instruction: 0x01ac0140 │ │ │ │ - @ instruction: 0x012e5ab2 │ │ │ │ + smlawteq lr, r2, sl, r5 │ │ │ │ @ instruction: 0x01ac0124 │ │ │ │ - @ instruction: 0x012e5421 │ │ │ │ + @ instruction: 0x012e5431 │ │ │ │ @ instruction: 0x01abfa7c │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub sp, sp, #888 @ 0x378 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ str r0, [sp, #60] @ 0x3c │ │ │ │ cmp r1, #0 │ │ │ │ bne 69e08 │ │ │ │ @@ -22266,21 +22266,21 @@ │ │ │ │ ldr r1, [sp, #292] @ 0x124 │ │ │ │ bl 60038 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ add r0, sp, #272 @ 0x110 │ │ │ │ mov r1, #0 │ │ │ │ bl 5d130 │ │ │ │ b 6a560 │ │ │ │ - @ instruction: 0x012e51a0 │ │ │ │ + @ instruction: 0x012e51b0 │ │ │ │ @ instruction: 0x01abf840 │ │ │ │ - @ instruction: 0x012e516b │ │ │ │ + @ instruction: 0x012e517b │ │ │ │ @ instruction: 0x01abf800 │ │ │ │ - @ instruction: 0x012e5172 │ │ │ │ + smlawbeq lr, r2, r1, r5 │ │ │ │ @ instruction: 0x01abf7e4 │ │ │ │ - @ instruction: 0x012e4a9d │ │ │ │ + @ instruction: 0x012e4aad │ │ │ │ strdeq pc, [fp, r8]! │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #928 @ 0x3a0 │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ cmp r1, #0 │ │ │ │ bne 6a78c │ │ │ │ @@ -22875,21 +22875,21 @@ │ │ │ │ ldr r1, [sp, #304] @ 0x130 │ │ │ │ bl 60098 │ │ │ │ ldr r2, [sp] │ │ │ │ add r0, sp, #284 @ 0x11c │ │ │ │ mov r1, #0 │ │ │ │ bl 5ce10 │ │ │ │ b 6aee4 │ │ │ │ - @ instruction: 0x012e481c │ │ │ │ + @ instruction: 0x012e482c │ │ │ │ @ instruction: 0x01abeebc │ │ │ │ - @ instruction: 0x012e47e7 │ │ │ │ + strdeq r4, [lr, -r7]! │ │ │ │ @ instruction: 0x01abee7c │ │ │ │ - @ instruction: 0x012e47ee │ │ │ │ + strdeq r4, [lr, -lr]! │ │ │ │ @ instruction: 0x01abee60 │ │ │ │ - @ instruction: 0x012e4119 │ │ │ │ + @ instruction: 0x012e4129 │ │ │ │ @ instruction: 0x01abe774 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub sp, sp, #928 @ 0x3a0 │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ cmp r1, #0 │ │ │ │ bne 6b110 │ │ │ │ @@ -23466,21 +23466,21 @@ │ │ │ │ bl 5cd7c │ │ │ │ ldr r0, [sp, #28] │ │ │ │ add r2, r0, #1 │ │ │ │ add r0, sp, #280 @ 0x118 │ │ │ │ mov r1, #0 │ │ │ │ bl 5cd7c │ │ │ │ b 6b808 │ │ │ │ - @ instruction: 0x012e3e98 │ │ │ │ + @ instruction: 0x012e3ea8 │ │ │ │ @ instruction: 0x01abe578 │ │ │ │ - @ instruction: 0x012e3ee1 │ │ │ │ + strdeq r3, [lr, -r1]! │ │ │ │ @ instruction: 0x01abe534 │ │ │ │ - @ instruction: 0x012e3ee7 │ │ │ │ + strdeq r3, [lr, -r7]! │ │ │ │ @ instruction: 0x01abe518 │ │ │ │ - strdeq r3, [lr, -r5]! │ │ │ │ + @ instruction: 0x012e3805 │ │ │ │ @ instruction: 0x01abde90 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub sp, sp, #912 @ 0x390 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ str r0, [sp, #60] @ 0x3c │ │ │ │ cmp r1, #0 │ │ │ │ bne 6ba4c │ │ │ │ @@ -24087,21 +24087,21 @@ │ │ │ │ bl 5d130 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ add r2, r0, #1 │ │ │ │ add r0, sp, #268 @ 0x10c │ │ │ │ mov r1, #0 │ │ │ │ bl 5d130 │ │ │ │ b 6c1bc │ │ │ │ - @ instruction: 0x012e355c │ │ │ │ + @ instruction: 0x012e356c │ │ │ │ @ instruction: 0x01abdc3c │ │ │ │ - @ instruction: 0x012e35a5 │ │ │ │ + @ instruction: 0x012e35b5 │ │ │ │ strdeq sp, [fp, r8]! │ │ │ │ - @ instruction: 0x012e35ab │ │ │ │ + @ instruction: 0x012e35bb │ │ │ │ ldrdeq sp, [fp, ip]! │ │ │ │ - @ instruction: 0x012e2e41 │ │ │ │ + @ instruction: 0x012e2e51 │ │ │ │ ldrdeq sp, [fp, ip]! │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub sp, sp, #1056 @ 0x420 │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ cmp r1, #0 │ │ │ │ bne 6c400 │ │ │ │ @@ -24690,21 +24690,21 @@ │ │ │ │ bl 5cff4 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ add r2, r0, #1 │ │ │ │ add r0, sp, #360 @ 0x168 │ │ │ │ mov r1, #0 │ │ │ │ bl 5cff4 │ │ │ │ b 6cb28 │ │ │ │ - @ instruction: 0x012e2ba8 │ │ │ │ + @ instruction: 0x012e2bb8 │ │ │ │ @ instruction: 0x01abd288 │ │ │ │ - strdeq r2, [lr, -r1]! │ │ │ │ + @ instruction: 0x012e2c01 │ │ │ │ @ instruction: 0x01abd244 │ │ │ │ - strdeq r2, [lr, -r7]! │ │ │ │ + @ instruction: 0x012e2c07 │ │ │ │ @ instruction: 0x01abd228 │ │ │ │ - ldrdeq r2, [lr, -r5]! │ │ │ │ + @ instruction: 0x012e24e5 │ │ │ │ @ instruction: 0x01abcb70 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #936 @ 0x3a8 │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ cmp r1, #0 │ │ │ │ bne 6cd6c │ │ │ │ @@ -25298,21 +25298,21 @@ │ │ │ │ bl 5ce10 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ add r2, r0, #1 │ │ │ │ add r0, sp, #280 @ 0x118 │ │ │ │ mov r1, #0 │ │ │ │ bl 5ce10 │ │ │ │ b 6d4a8 │ │ │ │ - @ instruction: 0x012e223c │ │ │ │ + @ instruction: 0x012e224c │ │ │ │ @ instruction: 0x01abc91c │ │ │ │ - smlawbeq lr, r5, r2, r2 │ │ │ │ + @ instruction: 0x012e2295 │ │ │ │ ldrdeq ip, [fp, r8]! │ │ │ │ - smlawbeq lr, fp, r2, r2 │ │ │ │ + @ instruction: 0x012e229b │ │ │ │ @ instruction: 0x01abc8bc │ │ │ │ - @ instruction: 0x012e1b55 │ │ │ │ + @ instruction: 0x012e1b65 │ │ │ │ strdeq ip, [fp, r0]! │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r2 │ │ │ │ bx lr │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r2 │ │ │ │ bx lr │ │ │ │ @@ -25444,15 +25444,15 @@ │ │ │ │ add r0, r0, r1 │ │ │ │ add r0, r0, #1 │ │ │ │ str r0, [sp, #80] @ 0x50 │ │ │ │ b 6d838 │ │ │ │ ldr r0, [sp, #116] @ 0x74 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 6d8d4 │ │ │ │ - @ instruction: 0x012e18ef │ │ │ │ + strdeq r1, [lr, -pc]! │ │ │ │ @ instruction: 0x01abbf18 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #152 @ 0x98 │ │ │ │ str r1, [sp, #16] │ │ │ │ str r0, [sp, #20] │ │ │ │ str r2, [sp, #32] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ @@ -25568,15 +25568,15 @@ │ │ │ │ add r0, r0, r1 │ │ │ │ add r0, r0, #1 │ │ │ │ str r0, [sp, #80] @ 0x50 │ │ │ │ b 6da28 │ │ │ │ ldr r0, [sp, #116] @ 0x74 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 6dac4 │ │ │ │ - strdeq r1, [lr, -pc]! │ │ │ │ + @ instruction: 0x012e170f │ │ │ │ @ instruction: 0x01abbd28 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #152 @ 0x98 │ │ │ │ str r1, [sp, #16] │ │ │ │ str r0, [sp, #20] │ │ │ │ str r2, [sp, #32] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ @@ -25692,15 +25692,15 @@ │ │ │ │ add r0, r0, r1 │ │ │ │ add r0, r0, #1 │ │ │ │ str r0, [sp, #80] @ 0x50 │ │ │ │ b 6dc18 │ │ │ │ ldr r0, [sp, #116] @ 0x74 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 6dcb4 │ │ │ │ - @ instruction: 0x012e150f │ │ │ │ + @ instruction: 0x012e151f │ │ │ │ @ instruction: 0x01abbb38 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #152 @ 0x98 │ │ │ │ str r1, [sp, #16] │ │ │ │ str r0, [sp, #20] │ │ │ │ str r2, [sp, #32] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ @@ -25816,15 +25816,15 @@ │ │ │ │ add r0, r0, r1 │ │ │ │ add r0, r0, #1 │ │ │ │ str r0, [sp, #80] @ 0x50 │ │ │ │ b 6de08 │ │ │ │ ldr r0, [sp, #116] @ 0x74 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 6dea4 │ │ │ │ - @ instruction: 0x012e131f │ │ │ │ + @ instruction: 0x012e132f │ │ │ │ @ instruction: 0x01abb948 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ sub sp, sp, #848 @ 0x350 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #319] @ 0x13f │ │ │ │ ldr r2, [r1] │ │ │ │ @@ -26341,15 +26341,15 @@ │ │ │ │ ldrb r0, [sp, #319] @ 0x13f │ │ │ │ tst r0, #1 │ │ │ │ bne 6e6e0 │ │ │ │ b 6e6d8 │ │ │ │ ldr r0, [sp, #840] @ 0x348 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 6e6d8 │ │ │ │ - smlawteq lr, r9, r1, r1 │ │ │ │ + ldrdeq r1, [lr, -r9]! │ │ │ │ @ instruction: 0x01abb774 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #856 @ 0x358 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #319] @ 0x13f │ │ │ │ ldr r2, [r1] │ │ │ │ @@ -26878,15 +26878,15 @@ │ │ │ │ ldrb r0, [sp, #319] @ 0x13f │ │ │ │ tst r0, #1 │ │ │ │ bne 6ef44 │ │ │ │ b 6ef3c │ │ │ │ ldr r0, [sp, #848] @ 0x350 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 6ef3c │ │ │ │ - @ instruction: 0x012e0995 │ │ │ │ + smulwbeq lr, r5, r9 │ │ │ │ @ instruction: 0x01abaf40 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #856 @ 0x358 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #319] @ 0x13f │ │ │ │ ldr r2, [r1] │ │ │ │ @@ -27415,15 +27415,15 @@ │ │ │ │ ldrb r0, [sp, #319] @ 0x13f │ │ │ │ tst r0, #1 │ │ │ │ bne 6f7a8 │ │ │ │ b 6f7a0 │ │ │ │ ldr r0, [sp, #848] @ 0x350 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 6f7a0 │ │ │ │ - @ instruction: 0x012e0131 │ │ │ │ + @ instruction: 0x012e0141 │ │ │ │ ldrdeq sl, [fp, ip]! │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ sub sp, sp, #936 @ 0x3a8 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #359] @ 0x167 │ │ │ │ ldr r2, [r1] │ │ │ │ @@ -27948,15 +27948,15 @@ │ │ │ │ ldrb r0, [sp, #359] @ 0x167 │ │ │ │ tst r0, #1 │ │ │ │ bne 6fffc │ │ │ │ b 6fff4 │ │ │ │ ldr r0, [sp, #928] @ 0x3a0 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 6fff4 │ │ │ │ - smlawteq sp, sp, r8, pc @ │ │ │ │ + ldrdeq pc, [sp, -sp]! │ │ │ │ @ instruction: 0x01ab9e78 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ sub sp, sp, #936 @ 0x3a8 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #359] @ 0x167 │ │ │ │ ldr r2, [r1] │ │ │ │ @@ -28481,15 +28481,15 @@ │ │ │ │ ldrb r0, [sp, #359] @ 0x167 │ │ │ │ tst r0, #1 │ │ │ │ bne 70850 │ │ │ │ b 70848 │ │ │ │ ldr r0, [sp, #928] @ 0x3a0 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 70848 │ │ │ │ - msreq CPSR_fsc, r9, ror r0 │ │ │ │ + smlawbeq sp, r9, r0, pc @ │ │ │ │ @ instruction: 0x01ab9624 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ sub sp, sp, #848 @ 0x350 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #319] @ 0x13f │ │ │ │ ldr r2, [r1] │ │ │ │ @@ -29006,15 +29006,15 @@ │ │ │ │ ldrb r0, [sp, #319] @ 0x13f │ │ │ │ tst r0, #1 │ │ │ │ bne 71084 │ │ │ │ b 7107c │ │ │ │ ldr r0, [sp, #840] @ 0x348 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 7107c │ │ │ │ - @ instruction: 0x012de825 │ │ │ │ + @ instruction: 0x012de835 │ │ │ │ ldrdeq r8, [fp, r0]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #832 @ 0x340 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #311] @ 0x137 │ │ │ │ ldr r2, [r1] │ │ │ │ @@ -29549,15 +29549,15 @@ │ │ │ │ ldrb r0, [sp, #311] @ 0x137 │ │ │ │ tst r0, #1 │ │ │ │ bne 71900 │ │ │ │ b 718f8 │ │ │ │ ldr r0, [sp, #824] @ 0x338 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 718f8 │ │ │ │ - strdeq sp, [sp, -r1]! │ │ │ │ + @ instruction: 0x012de001 │ │ │ │ @ instruction: 0x01ab859c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #832 @ 0x340 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #311] @ 0x137 │ │ │ │ ldr r2, [r1] │ │ │ │ @@ -30092,15 +30092,15 @@ │ │ │ │ ldrb r0, [sp, #311] @ 0x137 │ │ │ │ tst r0, #1 │ │ │ │ bne 7217c │ │ │ │ b 72174 │ │ │ │ ldr r0, [sp, #824] @ 0x338 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 72174 │ │ │ │ - @ instruction: 0x012dd775 │ │ │ │ + smlawbeq sp, r5, r7, sp │ │ │ │ @ instruction: 0x01ab7d20 │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ str r0, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ str r0, [sp, #12] │ │ │ │ @@ -35685,28 +35685,28 @@ │ │ │ │ str r2, [sp, #240] @ 0xf0 │ │ │ │ str r1, [sp, #252] @ 0xfc │ │ │ │ str r0, [sp, #256] @ 0x100 │ │ │ │ b 776c0 │ │ │ │ add sp, sp, #392 @ 0x188 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0x01ab2244 │ │ │ │ - @ instruction: 0x012d772c │ │ │ │ - @ instruction: 0x012d7724 │ │ │ │ + @ instruction: 0x012d773c │ │ │ │ + @ instruction: 0x012d7734 │ │ │ │ @ instruction: 0x01ab220c │ │ │ │ @ instruction: 0x01ab220c │ │ │ │ - ldrdeq r7, [sp, -ip]! │ │ │ │ - ldrdeq r7, [sp, -r4]! │ │ │ │ + @ instruction: 0x012d76ec │ │ │ │ + @ instruction: 0x012d76e4 │ │ │ │ ldrdeq r2, [fp, r4]! │ │ │ │ @ instruction: 0x01ab2168 │ │ │ │ - @ instruction: 0x012d7620 │ │ │ │ - @ instruction: 0x012d7618 │ │ │ │ + @ instruction: 0x012d7630 │ │ │ │ + @ instruction: 0x012d7628 │ │ │ │ @ instruction: 0x01ab2130 │ │ │ │ @ instruction: 0x01ab2130 │ │ │ │ - ldrdeq r7, [sp, -r0]! │ │ │ │ - smlawteq sp, r8, r5, r7 │ │ │ │ + @ instruction: 0x012d75e0 │ │ │ │ + ldrdeq r7, [sp, -r8]! │ │ │ │ strdeq r2, [fp, r8]! │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #392 @ 0x188 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ str r1, [sp, #68] @ 0x44 │ │ │ │ str r2, [sp, #72] @ 0x48 │ │ │ │ @@ -36147,28 +36147,28 @@ │ │ │ │ str r2, [sp, #240] @ 0xf0 │ │ │ │ str r1, [sp, #252] @ 0xfc │ │ │ │ str r0, [sp, #256] @ 0x100 │ │ │ │ b 77df8 │ │ │ │ add sp, sp, #392 @ 0x188 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0x01ab1b18 │ │ │ │ - @ instruction: 0x012d7000 │ │ │ │ - strdeq r6, [sp, -r8]! │ │ │ │ + @ instruction: 0x012d7010 │ │ │ │ + @ instruction: 0x012d7008 │ │ │ │ @ instruction: 0x01ab1ae0 │ │ │ │ @ instruction: 0x01ab1ae0 │ │ │ │ - @ instruction: 0x012d6fb0 │ │ │ │ - @ instruction: 0x012d6fa8 │ │ │ │ + smlawteq sp, r0, pc, r6 @ │ │ │ │ + @ instruction: 0x012d6fb8 │ │ │ │ @ instruction: 0x01ab1aa8 │ │ │ │ @ instruction: 0x01ab1a30 │ │ │ │ - @ instruction: 0x012d6ee8 │ │ │ │ - @ instruction: 0x012d6ee0 │ │ │ │ + strdeq r6, [sp, -r8]! │ │ │ │ + strdeq r6, [sp, -r0]! │ │ │ │ strdeq r1, [fp, r8]! │ │ │ │ strdeq r1, [fp, r8]! │ │ │ │ - @ instruction: 0x012d6e98 │ │ │ │ - @ instruction: 0x012d6e90 │ │ │ │ + @ instruction: 0x012d6ea8 │ │ │ │ + @ instruction: 0x012d6ea0 │ │ │ │ @ instruction: 0x01ab19c0 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r2, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r1] │ │ │ │ @@ -37990,16 +37990,16 @@ │ │ │ │ str ip, [sp, #456] @ 0x1c8 │ │ │ │ str r3, [sp, #460] @ 0x1cc │ │ │ │ str r2, [sp, #436] @ 0x1b4 │ │ │ │ str r1, [sp, #92] @ 0x5c │ │ │ │ str r0, [sp, #96] @ 0x60 │ │ │ │ b 797e8 │ │ │ │ @ instruction: 0x01aafc9c │ │ │ │ - @ instruction: 0x012d5124 │ │ │ │ - @ instruction: 0x012d511c │ │ │ │ + @ instruction: 0x012d5134 │ │ │ │ + @ instruction: 0x012d512c │ │ │ │ @ instruction: 0x01aafc64 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #480 @ 0x1e0 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #492] @ 0x1ec │ │ │ │ ldr r0, [sp, #488] @ 0x1e8 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ @@ -38374,16 +38374,16 @@ │ │ │ │ str ip, [sp, #464] @ 0x1d0 │ │ │ │ str r3, [sp, #468] @ 0x1d4 │ │ │ │ str r2, [sp, #444] @ 0x1bc │ │ │ │ str r1, [sp, #100] @ 0x64 │ │ │ │ str r0, [sp, #104] @ 0x68 │ │ │ │ b 79de8 │ │ │ │ @ instruction: 0x01aaf69c │ │ │ │ - @ instruction: 0x012d4b24 │ │ │ │ - @ instruction: 0x012d4b1c │ │ │ │ + @ instruction: 0x012d4b34 │ │ │ │ + @ instruction: 0x012d4b2c │ │ │ │ @ instruction: 0x01aaf664 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #104 @ 0x68 │ │ │ │ str r1, [sp, #8] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ @@ -41571,20 +41571,20 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r1] │ │ │ │ b 7d4d4 │ │ │ │ add sp, sp, #96 @ 0x60 │ │ │ │ bx lr │ │ │ │ b 7d4cc │ │ │ │ b 7d4cc │ │ │ │ - @ instruction: 0x012d1868 │ │ │ │ - @ instruction: 0x012d1860 │ │ │ │ - @ instruction: 0x012d17ec │ │ │ │ - @ instruction: 0x012d17e4 │ │ │ │ - @ instruction: 0x012d1778 │ │ │ │ - @ instruction: 0x012d1770 │ │ │ │ + @ instruction: 0x012d1878 │ │ │ │ + @ instruction: 0x012d1870 │ │ │ │ + strdeq r1, [sp, -ip]! │ │ │ │ + strdeq r1, [sp, -r4]! │ │ │ │ + smlawbeq sp, r8, r7, r1 │ │ │ │ + smlawbeq sp, r0, r7, r1 │ │ │ │ b 7d4f8 │ │ │ │ bx lr │ │ │ │ b 7d500 │ │ │ │ bx lr │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r0, [sp, #8] │ │ │ │ @@ -42351,16 +42351,16 @@ │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #4] │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ bx lr │ │ │ │ addhi r8, r0, r0, lsl #1 │ │ │ │ - strdeq r0, [sp, -r8]! │ │ │ │ - strdeq r0, [sp, -r0]! @ │ │ │ │ + @ instruction: 0x012d0b08 │ │ │ │ + @ instruction: 0x012d0b00 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #104 @ 0x68 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ ldr r1, [sp, #120] @ 0x78 │ │ │ │ @@ -42550,18 +42550,18 @@ │ │ │ │ bl 52ed8 │ │ │ │ b 7e418 │ │ │ │ b 7e2ac │ │ │ │ b 7e16c │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #96] @ 0x60 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - @ instruction: 0x012d0a54 │ │ │ │ - @ instruction: 0x012d0a4c │ │ │ │ - @ instruction: 0x012d1178 │ │ │ │ - @ instruction: 0x012d102d │ │ │ │ + @ instruction: 0x012d0a64 │ │ │ │ + @ instruction: 0x012d0a5c │ │ │ │ + smlawbeq sp, r8, r1, r1 │ │ │ │ + @ instruction: 0x012d103d │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r2, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ @@ -43424,18 +43424,18 @@ │ │ │ │ str r0, [sp, #12] │ │ │ │ b 7f1bc │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ add sp, sp, #56 @ 0x38 │ │ │ │ pop {fp, pc} │ │ │ │ addhi r8, r0, r0, lsl #1 │ │ │ │ - smlawteq ip, r8, sl, pc @ │ │ │ │ - smlawteq ip, r0, sl, pc @ │ │ │ │ - msreq R12_fiq, ip, ror #20 │ │ │ │ - msreq R12_fiq, r4, ror #20 │ │ │ │ + ldrdeq pc, [ip, -r8]! │ │ │ │ + ldrdeq pc, [ip, -r0]! │ │ │ │ + msreq R12_fiq, ip, ror sl │ │ │ │ + msreq R12_fiq, r4, ror sl │ │ │ │ ldrdeq sl, [sl, r8]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r1, [sp, #100] @ 0x64 │ │ │ │ str r1, [sp, #16] │ │ │ │ ldr r1, [sp, #96] @ 0x60 │ │ │ │ @@ -43577,16 +43577,16 @@ │ │ │ │ ldr r0, [sp] │ │ │ │ str r0, [sp, #32] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #28] │ │ │ │ b 7f404 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ addhi r8, r0, r0, lsl #1 │ │ │ │ - ldrdeq pc, [ip, -r4]! │ │ │ │ - smlawteq ip, ip, r9, pc @ │ │ │ │ + msreq CPSR_fs, r4, ror #19 │ │ │ │ + ldrdeq pc, [ip, -ip]! │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ str r1, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [r1] │ │ │ │ str r0, [sp, #8] │ │ │ │ b 7f458 │ │ │ │ @@ -64421,16 +64421,16 @@ │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 939d4 │ │ │ │ ldrdeq r6, [r9, r4]! │ │ │ │ - smlawteq fp, r8, r2, fp │ │ │ │ - smlawteq fp, r0, r2, fp │ │ │ │ + ldrdeq fp, [fp, -r8]! │ │ │ │ + ldrdeq fp, [fp, -r0]! │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub sp, sp, #176 @ 0xb0 │ │ │ │ str r2, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ str r0, [sp, #24] │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #163] @ 0xa3 │ │ │ │ @@ -65099,16 +65099,16 @@ │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 9446c │ │ │ │ @ instruction: 0x01a95724 │ │ │ │ - @ instruction: 0x012ba818 │ │ │ │ - @ instruction: 0x012ba810 │ │ │ │ + @ instruction: 0x012ba828 │ │ │ │ + @ instruction: 0x012ba820 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ str r2, [sp, #24] │ │ │ │ mov r0, #1 │ │ │ │ @@ -65186,16 +65186,16 @@ │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 945c8 │ │ │ │ @ instruction: 0x01a955c8 │ │ │ │ - @ instruction: 0x012ba6bc │ │ │ │ - @ instruction: 0x012ba6b4 │ │ │ │ + smlawteq fp, ip, r6, sl │ │ │ │ + smlawteq fp, r4, r6, sl │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #96 @ 0x60 │ │ │ │ str r2, [sp, #12] │ │ │ │ str r1, [sp, #16] │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #87] @ 0x57 │ │ │ │ @@ -65277,16 +65277,16 @@ │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 94734 │ │ │ │ @ instruction: 0x01a95474 │ │ │ │ - @ instruction: 0x012ba568 │ │ │ │ - @ instruction: 0x012ba560 │ │ │ │ + @ instruction: 0x012ba578 │ │ │ │ + @ instruction: 0x012ba570 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub sp, sp, #136 @ 0x88 │ │ │ │ str r2, [sp, #20] │ │ │ │ str r1, [sp, #24] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ str r1, [sp, #28] │ │ │ │ @@ -66867,16 +66867,16 @@ │ │ │ │ add sp, sp, #88 @ 0x58 │ │ │ │ pop {fp, pc} │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 9600c │ │ │ │ @ instruction: 0x01a93b4c │ │ │ │ - @ instruction: 0x012b8c40 │ │ │ │ - @ instruction: 0x012b8c38 │ │ │ │ + @ instruction: 0x012b8c50 │ │ │ │ + @ instruction: 0x012b8c48 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #96 @ 0x60 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #87] @ 0x57 │ │ │ │ @@ -66945,16 +66945,16 @@ │ │ │ │ add sp, sp, #96 @ 0x60 │ │ │ │ pop {fp, pc} │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 96144 │ │ │ │ @ instruction: 0x01a93a2c │ │ │ │ - @ instruction: 0x012b8b20 │ │ │ │ - @ instruction: 0x012b8b18 │ │ │ │ + @ instruction: 0x012b8b30 │ │ │ │ + @ instruction: 0x012b8b28 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r2, [sp, #16] │ │ │ │ mov r0, #1 │ │ │ │ @@ -67019,16 +67019,16 @@ │ │ │ │ add sp, sp, #88 @ 0x58 │ │ │ │ pop {fp, pc} │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 9626c │ │ │ │ @ instruction: 0x01a938ec │ │ │ │ - @ instruction: 0x012b89e0 │ │ │ │ - ldrdeq r8, [fp, -r8]! @ │ │ │ │ + strdeq r8, [fp, -r0]! │ │ │ │ + @ instruction: 0x012b89e8 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #104 @ 0x68 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #95] @ 0x5f │ │ │ │ @@ -67097,16 +67097,16 @@ │ │ │ │ ldr r0, [sp, #96] @ 0x60 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp, #8] │ │ │ │ bl c10ac │ │ │ │ b 96398 │ │ │ │ bl 569cc │ │ │ │ @ instruction: 0x01a937cc │ │ │ │ - smlawteq fp, r0, r8, r8 │ │ │ │ - @ instruction: 0x012b88b8 │ │ │ │ + ldrdeq r8, [fp, -r0]! │ │ │ │ + smlawteq fp, r8, r8, r8 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #96 @ 0x60 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #87] @ 0x57 │ │ │ │ @@ -67175,16 +67175,16 @@ │ │ │ │ add sp, sp, #96 @ 0x60 │ │ │ │ pop {fp, pc} │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 964dc │ │ │ │ @ instruction: 0x01a93694 │ │ │ │ - smlawbeq fp, r8, r7, r8 │ │ │ │ - smlawbeq fp, r0, r7, r8 │ │ │ │ + @ instruction: 0x012b8798 │ │ │ │ + @ instruction: 0x012b8790 │ │ │ │ push {fp, lr} │ │ │ │ mov r3, r1 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r1, #4] │ │ │ │ ldr r2, [r1, #8] │ │ │ │ add lr, r0, r0, lsl #1 │ │ │ │ ldr ip, [r3] │ │ │ │ @@ -71791,16 +71791,16 @@ │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [pc, #16] @ 9ad0c │ │ │ │ ldr r0, [pc, r0] │ │ │ │ ldr r1, [pc, #12] @ 9ad10 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r1, [r1, #4] │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x012b3ee0 │ │ │ │ - ldrdeq r3, [fp, -r8]! │ │ │ │ + strdeq r3, [fp, -r0]! │ │ │ │ + @ instruction: 0x012b3ee8 │ │ │ │ push {fp, lr} │ │ │ │ bl 95eac │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ bl 95e0c │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ @@ -72953,16 +72953,16 @@ │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r0, [sp, #16] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1, #8] │ │ │ │ b 9bf2c │ │ │ │ add sp, sp, #20 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x012b35ac │ │ │ │ - @ instruction: 0x012b35a4 │ │ │ │ + @ instruction: 0x012b35bc │ │ │ │ + @ instruction: 0x012b35b4 │ │ │ │ sub sp, sp, #8 │ │ │ │ str r1, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ b 9bf4c │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp] │ │ │ │ add r0, r0, r1 │ │ │ │ @@ -76431,15 +76431,15 @@ │ │ │ │ ldr r0, [pc, #20] @ 9f58c │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #6 │ │ │ │ add r2, sp, #4 │ │ │ │ bl 17a494 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x012b003c │ │ │ │ + @ instruction: 0x012b004c │ │ │ │ sub sp, sp, #8 │ │ │ │ ldr r1, [pc, #60] @ 9f5d8 │ │ │ │ add r0, r0, r1 │ │ │ │ cmp r0, #5 │ │ │ │ bcc 9f5bc │ │ │ │ b 9f5a8 │ │ │ │ mvn r0, #29 │ │ │ │ @@ -76718,15 +76718,15 @@ │ │ │ │ str r2, [r1] │ │ │ │ strb r0, [r1, #4] │ │ │ │ b 9f9f8 │ │ │ │ add sp, sp, #56 @ 0x38 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x01a8a2bc │ │ │ │ @ instruction: 0x01a8a270 │ │ │ │ - msreq (UNDEF: 58), r8, lsl #22 │ │ │ │ + msreq (UNDEF: 58), r8, lsl fp │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub sp, sp, #384 @ 0x180 │ │ │ │ str r3, [sp, #140] @ 0x8c │ │ │ │ str r2, [sp, #144] @ 0x90 │ │ │ │ str r1, [sp, #148] @ 0x94 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #148] @ 0x94 │ │ │ │ @@ -77308,15 +77308,15 @@ │ │ │ │ b a0040 │ │ │ │ ldr r1, [sp, #152] @ 0x98 │ │ │ │ mvn r0, #64 @ 0x40 │ │ │ │ str r0, [r1] │ │ │ │ mov r0, #3 │ │ │ │ str r0, [r1, #40] @ 0x28 │ │ │ │ b a0180 │ │ │ │ - msreq (UNDEF: 58), ip, lsr #22 │ │ │ │ + msreq (UNDEF: 58), ip, lsr fp │ │ │ │ @ instruction: 0x01a8a164 │ │ │ │ @ instruction: 0x01a89fb8 │ │ │ │ @ instruction: 0x01a89f88 │ │ │ │ @ instruction: 0x01a89dc4 │ │ │ │ @ instruction: 0x01a89b98 │ │ │ │ @ instruction: 0x01a89a68 │ │ │ │ @ instruction: 0x01a89930 │ │ │ │ @@ -77463,15 +77463,15 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #24] │ │ │ │ b a059c │ │ │ │ ldr r0, [sp, #24] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add sp, sp, #80 @ 0x50 │ │ │ │ pop {fp, pc} │ │ │ │ - smlawbeq sl, r4, sp, lr │ │ │ │ + @ instruction: 0x012aed94 │ │ │ │ sub sp, sp, #12 │ │ │ │ str r1, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [r0] │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r0, r1 │ │ │ │ beq a05dc │ │ │ │ @@ -77894,15 +77894,15 @@ │ │ │ │ mvn r0, #64 @ 0x40 │ │ │ │ str r0, [r1, #4] │ │ │ │ mov r0, #1 │ │ │ │ str r0, [r1] │ │ │ │ b a0934 │ │ │ │ @ instruction: 0x01a89498 │ │ │ │ strdeq r9, [r8, r0]! │ │ │ │ - @ instruction: 0x012aec6c │ │ │ │ + @ instruction: 0x012aec7c │ │ │ │ ldrdeq r9, [r8, r4]! │ │ │ │ @ instruction: 0x01a89010 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub sp, sp, #256 @ 0x100 │ │ │ │ str r3, [sp, #136] @ 0x88 │ │ │ │ str r2, [sp, #140] @ 0x8c │ │ │ │ str r1, [sp, #144] @ 0x90 │ │ │ │ @@ -79918,36 +79918,36 @@ │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #292 @ 0x124 │ │ │ │ bl c3650 │ │ │ │ b a2be8 │ │ │ │ @ instruction: 0x01a87d2c │ │ │ │ @ instruction: 0x01a87c7c │ │ │ │ @ instruction: 0x01a8797c │ │ │ │ - @ instruction: 0x012ad098 │ │ │ │ + @ instruction: 0x012ad0a8 │ │ │ │ @ instruction: 0x01a87854 │ │ │ │ @ instruction: 0x01a877a0 │ │ │ │ - @ instruction: 0x012acf9f │ │ │ │ + @ instruction: 0x012acfaf │ │ │ │ @ instruction: 0x01a87758 │ │ │ │ @ instruction: 0x01a87694 │ │ │ │ - strdeq ip, [sl, -r2]! │ │ │ │ + @ instruction: 0x012acf02 │ │ │ │ @ instruction: 0x01a876a8 │ │ │ │ strdeq r7, [r8, r4]! │ │ │ │ - @ instruction: 0x012ace55 │ │ │ │ + @ instruction: 0x012ace65 │ │ │ │ @ instruction: 0x01a87608 │ │ │ │ @ instruction: 0x01a87554 │ │ │ │ - @ instruction: 0x012acdb8 │ │ │ │ + smlawteq sl, r8, sp, ip │ │ │ │ @ instruction: 0x01a87568 │ │ │ │ @ instruction: 0x01a874b8 │ │ │ │ - @ instruction: 0x012acd20 │ │ │ │ + @ instruction: 0x012acd30 │ │ │ │ @ instruction: 0x01a874cc │ │ │ │ @ instruction: 0x01a8741c │ │ │ │ - smlawbeq sl, r8, ip, ip │ │ │ │ + @ instruction: 0x012acc98 │ │ │ │ @ instruction: 0x01a87430 │ │ │ │ @ instruction: 0x01a87380 │ │ │ │ - strdeq ip, [sl, -r0]! │ │ │ │ + @ instruction: 0x012acc00 │ │ │ │ @ instruction: 0x01a87394 │ │ │ │ strdeq r7, [r8, r4]! │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub sp, sp, #264 @ 0x108 │ │ │ │ str r1, [sp, #100] @ 0x64 │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ str r2, [sp, #108] @ 0x6c │ │ │ │ @@ -82353,15 +82353,15 @@ │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ str r0, [sp, #8] │ │ │ │ b a5204 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a84fc8 │ │ │ │ @ instruction: 0x01a84f3c │ │ │ │ - @ instruction: 0x012aa390 │ │ │ │ + @ instruction: 0x012aa3a0 │ │ │ │ @ instruction: 0x01a849e8 │ │ │ │ ldrdeq r4, [r8, ip]! │ │ │ │ @ instruction: 0x01a84e90 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ @@ -83634,15 +83634,15 @@ │ │ │ │ b a6600 │ │ │ │ b a6524 │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #200] @ 0xc8 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a83e84 │ │ │ │ @ instruction: 0x01a83e44 │ │ │ │ - strdeq r8, [sl, -ip]! │ │ │ │ + @ instruction: 0x012a8f0c │ │ │ │ @ instruction: 0x01a83bc0 │ │ │ │ @ instruction: 0x01a83b84 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ str ip, [sp, #16] │ │ │ │ @@ -86404,15 +86404,15 @@ │ │ │ │ add r0, sp, #272 @ 0x110 │ │ │ │ bl c3650 │ │ │ │ b a913c │ │ │ │ @ instruction: 0x01a81b7c │ │ │ │ @ instruction: 0x01a81b2c │ │ │ │ @ instruction: 0x01a81a84 │ │ │ │ ldrdeq r1, [r8, r4]! │ │ │ │ - @ instruction: 0x012a6848 │ │ │ │ + @ instruction: 0x012a6858 │ │ │ │ @ instruction: 0x01a8168c │ │ │ │ strdeq r1, [r8, r4]! │ │ │ │ @ instruction: 0x01a812e4 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #56 @ 0x38 │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ @@ -87171,15 +87171,15 @@ │ │ │ │ add r0, sp, #272 @ 0x110 │ │ │ │ bl c3650 │ │ │ │ b a9d38 │ │ │ │ strdeq r0, [r8, r0]! @ │ │ │ │ @ instruction: 0x01a80fa0 │ │ │ │ strdeq r0, [r8, r8]! │ │ │ │ @ instruction: 0x01a80e48 │ │ │ │ - @ instruction: 0x012a5c4c │ │ │ │ + @ instruction: 0x012a5c5c │ │ │ │ @ instruction: 0x01a80b00 │ │ │ │ @ instruction: 0x01a80a68 │ │ │ │ @ instruction: 0x01a80758 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #56 @ 0x38 │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ @@ -88079,15 +88079,15 @@ │ │ │ │ add r0, sp, #316 @ 0x13c │ │ │ │ bl c3650 │ │ │ │ b aab68 │ │ │ │ @ instruction: 0x01a804a4 │ │ │ │ @ instruction: 0x01a80400 │ │ │ │ @ instruction: 0x01a80358 │ │ │ │ @ instruction: 0x01a802a8 │ │ │ │ - strheq r5, [sl, -ip]! │ │ │ │ + smlawteq sl, ip, r0, r5 │ │ │ │ @ instruction: 0x01a7ff70 │ │ │ │ @ instruction: 0x01a7ff28 │ │ │ │ @ instruction: 0x01a7f9cc │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #56 @ 0x38 │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ @@ -104090,16 +104090,16 @@ │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #28] │ │ │ │ b ba5a8 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ ldr r1, [sp, #32] │ │ │ │ add sp, sp, #56 @ 0x38 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01294690 │ │ │ │ - smlawbeq r9, r8, r6, r4 │ │ │ │ + @ instruction: 0x012946a0 │ │ │ │ + @ instruction: 0x01294698 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #56 @ 0x38 │ │ │ │ str r0, [sp, #20] │ │ │ │ b ba5d0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ ldr r1, [r0] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ @@ -104157,16 +104157,16 @@ │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #28] │ │ │ │ b ba6b4 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ ldr r1, [sp, #32] │ │ │ │ add sp, sp, #56 @ 0x38 │ │ │ │ pop {fp, pc} │ │ │ │ - smlawbeq r9, r4, r5, r4 │ │ │ │ - @ instruction: 0x0129457c │ │ │ │ + @ instruction: 0x01294594 │ │ │ │ + smlawbeq r9, ip, r5, r4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ b ba6e0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [r0] │ │ │ │ @@ -105466,19 +105466,19 @@ │ │ │ │ str r1, [sp, #16] │ │ │ │ str r0, [sp, #20] │ │ │ │ b bbb28 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01293158 │ │ │ │ - @ instruction: 0x01293150 │ │ │ │ + @ instruction: 0x01293168 │ │ │ │ + @ instruction: 0x01293160 │ │ │ │ ldrdeq lr, [r6, r4]! │ │ │ │ - @ instruction: 0x01293124 │ │ │ │ - @ instruction: 0x0129311c │ │ │ │ + @ instruction: 0x01293134 │ │ │ │ + @ instruction: 0x0129312c │ │ │ │ @ instruction: 0x01a6ef9c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ mov r1, r0 │ │ │ │ str r1, [sp, #12] │ │ │ │ ldr r0, [r1, #4] │ │ │ │ ldr r1, [r1, #16] │ │ │ │ @@ -105538,19 +105538,19 @@ │ │ │ │ str r1, [sp, #16] │ │ │ │ str r0, [sp, #20] │ │ │ │ b bbc48 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01293038 │ │ │ │ - @ instruction: 0x01293030 │ │ │ │ + @ instruction: 0x01293048 │ │ │ │ + @ instruction: 0x01293040 │ │ │ │ @ instruction: 0x01a6eeb4 │ │ │ │ - @ instruction: 0x01293004 │ │ │ │ - strdeq r2, [r9, -ip]! │ │ │ │ + @ instruction: 0x01293014 │ │ │ │ + @ instruction: 0x0129300c │ │ │ │ @ instruction: 0x01a6ee7c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ mov r1, r0 │ │ │ │ str r1, [sp, #12] │ │ │ │ ldr r0, [r1, #4] │ │ │ │ ldr r1, [r1, #16] │ │ │ │ @@ -105610,19 +105610,19 @@ │ │ │ │ str r1, [sp, #16] │ │ │ │ str r0, [sp, #20] │ │ │ │ b bbd68 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01292f18 │ │ │ │ - @ instruction: 0x01292f10 │ │ │ │ + @ instruction: 0x01292f28 │ │ │ │ + @ instruction: 0x01292f20 │ │ │ │ @ instruction: 0x01a6ed94 │ │ │ │ - @ instruction: 0x01292ee4 │ │ │ │ - ldrdeq r2, [r9, -ip]! │ │ │ │ + strdeq r2, [r9, -r4]! │ │ │ │ + @ instruction: 0x01292eec │ │ │ │ @ instruction: 0x01a6ed5c │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r2, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ @@ -106340,50 +106340,50 @@ │ │ │ │ str r0, [r1] │ │ │ │ ldr r2, [sp, #244] @ 0xf4 │ │ │ │ ldr r0, [sp, #248] @ 0xf8 │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1, #8] │ │ │ │ b bc8dc │ │ │ │ b bc790 │ │ │ │ - @ instruction: 0x012929b8 │ │ │ │ - @ instruction: 0x012929b0 │ │ │ │ - @ instruction: 0x01292894 │ │ │ │ - smlawbeq r9, ip, r8, r2 │ │ │ │ - ldrdeq r2, [r9, -r8]! │ │ │ │ - ldrdeq r2, [r9, -r0]! │ │ │ │ - smlawbeq r9, ip, r7, r2 │ │ │ │ - smlawbeq r9, r4, r7, r2 │ │ │ │ - @ instruction: 0x01292720 │ │ │ │ - @ instruction: 0x01292718 │ │ │ │ - @ instruction: 0x01292700 │ │ │ │ - strdeq r2, [r9, -r8]! │ │ │ │ + smlawteq r9, r8, r9, r2 │ │ │ │ + smlawteq r9, r0, r9, r2 │ │ │ │ + @ instruction: 0x012928a4 │ │ │ │ + @ instruction: 0x0129289c │ │ │ │ + @ instruction: 0x012927e8 │ │ │ │ + @ instruction: 0x012927e0 │ │ │ │ + @ instruction: 0x0129279c │ │ │ │ + @ instruction: 0x01292794 │ │ │ │ + @ instruction: 0x01292730 │ │ │ │ + @ instruction: 0x01292728 │ │ │ │ + @ instruction: 0x01292710 │ │ │ │ + @ instruction: 0x01292708 │ │ │ │ + @ instruction: 0x012926a4 │ │ │ │ + @ instruction: 0x0129269c │ │ │ │ @ instruction: 0x01292694 │ │ │ │ smlawbeq r9, ip, r6, r2 │ │ │ │ - smlawbeq r9, r4, r6, r2 │ │ │ │ - @ instruction: 0x0129267c │ │ │ │ - @ instruction: 0x01292614 │ │ │ │ - @ instruction: 0x0129260c │ │ │ │ - @ instruction: 0x012925e0 │ │ │ │ - ldrdeq r2, [r9, -r8]! │ │ │ │ - smlawteq r9, r0, r5, r2 │ │ │ │ - @ instruction: 0x012925b8 │ │ │ │ - @ instruction: 0x01292550 │ │ │ │ - @ instruction: 0x01292548 │ │ │ │ - @ instruction: 0x01292514 │ │ │ │ - @ instruction: 0x0129250c │ │ │ │ - strdeq r2, [r9, -r4]! │ │ │ │ - @ instruction: 0x012924ec │ │ │ │ - smlawbeq r9, ip, r4, r2 │ │ │ │ - smlawbeq r9, r4, r4, r2 │ │ │ │ - @ instruction: 0x01292444 │ │ │ │ - @ instruction: 0x0129243c │ │ │ │ - smlawteq r9, r4, r3, r2 │ │ │ │ - @ instruction: 0x012923bc │ │ │ │ - @ instruction: 0x01292338 │ │ │ │ - @ instruction: 0x01292330 │ │ │ │ + @ instruction: 0x01292624 │ │ │ │ + @ instruction: 0x0129261c │ │ │ │ + strdeq r2, [r9, -r0]! │ │ │ │ + @ instruction: 0x012925e8 │ │ │ │ + ldrdeq r2, [r9, -r0]! │ │ │ │ + smlawteq r9, r8, r5, r2 │ │ │ │ + @ instruction: 0x01292560 │ │ │ │ + @ instruction: 0x01292558 │ │ │ │ + @ instruction: 0x01292524 │ │ │ │ + @ instruction: 0x0129251c │ │ │ │ + @ instruction: 0x01292504 │ │ │ │ + strdeq r2, [r9, -ip]! │ │ │ │ + @ instruction: 0x0129249c │ │ │ │ + @ instruction: 0x01292494 │ │ │ │ + @ instruction: 0x01292454 │ │ │ │ + @ instruction: 0x0129244c │ │ │ │ + ldrdeq r2, [r9, -r4]! │ │ │ │ + smlawteq r9, ip, r3, r2 │ │ │ │ + @ instruction: 0x01292348 │ │ │ │ + @ instruction: 0x01292340 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ str r1, [sp, #20] │ │ │ │ str r0, [sp, #24] │ │ │ │ ldr r0, [r1] │ │ │ │ cmp r0, #0 │ │ │ │ bne bc9b8 │ │ │ │ @@ -106450,18 +106450,18 @@ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ str r3, [r1] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1, #8] │ │ │ │ b bca90 │ │ │ │ add sp, sp, #48 @ 0x30 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0129224c │ │ │ │ - @ instruction: 0x01292244 │ │ │ │ - @ instruction: 0x01292194 │ │ │ │ - smlawbeq r9, ip, r1, r2 │ │ │ │ + @ instruction: 0x0129225c │ │ │ │ + @ instruction: 0x01292254 │ │ │ │ + @ instruction: 0x012921a4 │ │ │ │ + @ instruction: 0x0129219c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #96 @ 0x60 │ │ │ │ str r0, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #83] @ 0x53 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ @@ -107009,15 +107009,15 @@ │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ add sp, sp, #48 @ 0x30 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x01a6d7bc │ │ │ │ - @ instruction: 0x0129269b │ │ │ │ + @ instruction: 0x012926ab │ │ │ │ @ instruction: 0x01a6d8b4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl d381c │ │ │ │ add sp, sp, #8 │ │ │ │ @@ -115195,16 +115195,16 @@ │ │ │ │ ldrb r0, [r0] │ │ │ │ and r1, r1, #7 │ │ │ │ and r0, r0, #63 @ 0x3f │ │ │ │ orr r0, r0, r2, lsl #6 │ │ │ │ orr r0, r0, r1, lsl #18 │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ b c52ec │ │ │ │ - @ instruction: 0x01289a30 │ │ │ │ - @ instruction: 0x01289a28 │ │ │ │ + @ instruction: 0x01289a40 │ │ │ │ + @ instruction: 0x01289a38 │ │ │ │ push {fp, lr} │ │ │ │ ldr r0, [r0] │ │ │ │ bl d6960 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r1, [sp] │ │ │ │ @@ -115223,37 +115223,37 @@ │ │ │ │ strb r0, [sp, #7] │ │ │ │ ldr r1, [pc, #16] @ c53ac │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #7 │ │ │ │ bl 12744c │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0128a469 │ │ │ │ + @ instruction: 0x0128a479 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ bl bbdfc │ │ │ │ strb r0, [sp, #7] │ │ │ │ ldr r1, [pc, #16] @ c53d8 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #7 │ │ │ │ bl 12744c │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0128a43d │ │ │ │ + @ instruction: 0x0128a44d │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ bl bbe08 │ │ │ │ strb r0, [sp, #7] │ │ │ │ ldr r1, [pc, #16] @ c5404 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #7 │ │ │ │ bl 12744c │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0128a411 │ │ │ │ + @ instruction: 0x0128a421 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ mov r3, r1 │ │ │ │ mov r1, sp │ │ │ │ add r2, r1, #4 │ │ │ │ ldm r3!, {r4, r5, r6, ip, lr} │ │ │ │ stmia r2!, {r4, r5, r6, ip, lr} │ │ │ │ @@ -116416,20 +116416,20 @@ │ │ │ │ bl 1d6098 │ │ │ │ str r0, [sp, #12] │ │ │ │ b c6640 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x01a64558 │ │ │ │ - @ instruction: 0x01288650 │ │ │ │ - @ instruction: 0x01288648 │ │ │ │ + @ instruction: 0x01288660 │ │ │ │ + @ instruction: 0x01288658 │ │ │ │ @ instruction: 0x01a64520 │ │ │ │ @ instruction: 0x01a64508 │ │ │ │ - @ instruction: 0x012885e8 │ │ │ │ - @ instruction: 0x012885e0 │ │ │ │ + strdeq r8, [r8, -r8]! @ │ │ │ │ + strdeq r8, [r8, -r0]! │ │ │ │ ldrdeq r4, [r6, r0]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r0, [sp] │ │ │ │ strb r1, [sp, #11] │ │ │ │ ldrb r0, [sp, #11] │ │ │ │ str r0, [sp, #4] │ │ │ │ @@ -116499,20 +116499,20 @@ │ │ │ │ bl 1d6098 │ │ │ │ str r0, [sp, #12] │ │ │ │ b c678c │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x01a6440c │ │ │ │ - @ instruction: 0x01288504 │ │ │ │ - strdeq r8, [r8, -ip]! │ │ │ │ + @ instruction: 0x01288514 │ │ │ │ + @ instruction: 0x0128850c │ │ │ │ ldrdeq r4, [r6, r4]! @ │ │ │ │ @ instruction: 0x01a643bc │ │ │ │ - @ instruction: 0x0128849c │ │ │ │ - @ instruction: 0x01288494 │ │ │ │ + @ instruction: 0x012884ac │ │ │ │ + @ instruction: 0x012884a4 │ │ │ │ @ instruction: 0x01a64384 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r0, [sp, #4] │ │ │ │ strb r1, [sp, #14] │ │ │ │ ldrb r0, [sp, #14] │ │ │ │ str r0, [sp, #8] │ │ │ │ @@ -116582,20 +116582,20 @@ │ │ │ │ bl 1d515c │ │ │ │ strb r0, [sp, #15] │ │ │ │ b c68d8 │ │ │ │ ldrb r0, [sp, #15] │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x01a642c0 │ │ │ │ - @ instruction: 0x012883b8 │ │ │ │ - @ instruction: 0x012883b0 │ │ │ │ + smlawteq r8, r8, r3, r8 │ │ │ │ + smlawteq r8, r0, r3, r8 │ │ │ │ @ instruction: 0x01a64288 │ │ │ │ @ instruction: 0x01a64270 │ │ │ │ - @ instruction: 0x01288350 │ │ │ │ - @ instruction: 0x01288348 │ │ │ │ + @ instruction: 0x01288360 │ │ │ │ + @ instruction: 0x01288358 │ │ │ │ @ instruction: 0x01a64238 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r0, [sp] │ │ │ │ strb r1, [sp, #11] │ │ │ │ ldrb r0, [sp, #11] │ │ │ │ str r0, [sp, #4] │ │ │ │ @@ -116665,20 +116665,20 @@ │ │ │ │ bl 1d6098 │ │ │ │ str r0, [sp, #12] │ │ │ │ b c6a24 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x01a64174 │ │ │ │ - @ instruction: 0x0128826c │ │ │ │ - @ instruction: 0x01288264 │ │ │ │ + @ instruction: 0x0128827c │ │ │ │ + @ instruction: 0x01288274 │ │ │ │ @ instruction: 0x01a6413c │ │ │ │ @ instruction: 0x01a64124 │ │ │ │ - @ instruction: 0x01288204 │ │ │ │ - strdeq r8, [r8, -ip]! │ │ │ │ + @ instruction: 0x01288214 │ │ │ │ + @ instruction: 0x0128820c │ │ │ │ @ instruction: 0x01a640ec │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r1, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ strb r2, [sp, #15] │ │ │ │ ldrb r0, [sp, #15] │ │ │ │ @@ -116744,20 +116744,20 @@ │ │ │ │ ldr r1, [sp] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d5df8 │ │ │ │ b c6b64 │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x01a64044 │ │ │ │ - @ instruction: 0x0128810c │ │ │ │ - @ instruction: 0x01288104 │ │ │ │ + @ instruction: 0x0128811c │ │ │ │ + @ instruction: 0x01288114 │ │ │ │ @ instruction: 0x01a6400c │ │ │ │ @ instruction: 0x01a6400c │ │ │ │ - strheq r8, [r8, -ip]! │ │ │ │ - strheq r8, [r8, -r4]! │ │ │ │ + smlawteq r8, ip, r0, r8 │ │ │ │ + smlawteq r8, r4, r0, r8 │ │ │ │ ldrdeq r3, [r6, r4]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r0, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ strb r2, [sp, #15] │ │ │ │ ldrb r0, [sp, #15] │ │ │ │ @@ -116823,20 +116823,20 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ ldr r0, [sp] │ │ │ │ bl 1d5774 │ │ │ │ b c6ca0 │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x01a63f08 │ │ │ │ - ldrdeq r7, [r8, -r0]! │ │ │ │ - smlawteq r8, r8, pc, r7 @ │ │ │ │ + @ instruction: 0x01287fe0 │ │ │ │ + ldrdeq r7, [r8, -r8]! │ │ │ │ ldrdeq r3, [r6, r0]! │ │ │ │ ldrdeq r3, [r6, r0]! │ │ │ │ - smlawbeq r8, r0, pc, r7 @ │ │ │ │ - @ instruction: 0x01287f78 │ │ │ │ + @ instruction: 0x01287f90 │ │ │ │ + smlawbeq r8, r8, pc, r7 @ │ │ │ │ @ instruction: 0x01a63e98 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r1, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ strb r2, [sp, #15] │ │ │ │ ldrb r0, [sp, #15] │ │ │ │ @@ -116902,20 +116902,20 @@ │ │ │ │ ldr r1, [sp] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d5df8 │ │ │ │ b c6ddc │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x01a63dcc │ │ │ │ - @ instruction: 0x01287e94 │ │ │ │ - smlawbeq r8, ip, lr, r7 │ │ │ │ + @ instruction: 0x01287ea4 │ │ │ │ + @ instruction: 0x01287e9c │ │ │ │ @ instruction: 0x01a63d94 │ │ │ │ @ instruction: 0x01a63d94 │ │ │ │ - @ instruction: 0x01287e44 │ │ │ │ - @ instruction: 0x01287e3c │ │ │ │ + @ instruction: 0x01287e54 │ │ │ │ + @ instruction: 0x01287e4c │ │ │ │ @ instruction: 0x01a63d5c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r1, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ strb r2, [sp, #15] │ │ │ │ ldrb r0, [sp, #15] │ │ │ │ @@ -116981,20 +116981,20 @@ │ │ │ │ ldr r1, [sp] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d5df8 │ │ │ │ b c6f18 │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x01a63c90 │ │ │ │ - @ instruction: 0x01287d58 │ │ │ │ - @ instruction: 0x01287d50 │ │ │ │ + @ instruction: 0x01287d68 │ │ │ │ + @ instruction: 0x01287d60 │ │ │ │ @ instruction: 0x01a63c58 │ │ │ │ @ instruction: 0x01a63c58 │ │ │ │ - @ instruction: 0x01287d08 │ │ │ │ - @ instruction: 0x01287d00 │ │ │ │ + @ instruction: 0x01287d18 │ │ │ │ + @ instruction: 0x01287d10 │ │ │ │ @ instruction: 0x01a63c20 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r2, [sp, #28] │ │ │ │ str r1, [sp, #32] │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [sp, #120] @ 0x78 │ │ │ │ @@ -117323,20 +117323,20 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ ldr r1, [pc, #36] @ c7494 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #64 @ 0x40 │ │ │ │ bl 567a4 │ │ │ │ @ instruction: 0x01a63750 │ │ │ │ - @ instruction: 0x012877e8 │ │ │ │ - @ instruction: 0x012877e0 │ │ │ │ + strdeq r7, [r8, -r8]! │ │ │ │ + strdeq r7, [r8, -r0]! │ │ │ │ @ instruction: 0x01a63718 │ │ │ │ @ instruction: 0x01a63718 │ │ │ │ - @ instruction: 0x01287798 │ │ │ │ - @ instruction: 0x01287790 │ │ │ │ + @ instruction: 0x012877a8 │ │ │ │ + @ instruction: 0x012877a0 │ │ │ │ @ instruction: 0x01a636e0 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r2, [sp, #28] │ │ │ │ str r1, [sp, #32] │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [sp, #120] @ 0x78 │ │ │ │ @@ -117665,20 +117665,20 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ ldr r1, [pc, #36] @ c79ec │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #64 @ 0x40 │ │ │ │ bl 567a4 │ │ │ │ strdeq r3, [r6, r8]! │ │ │ │ - @ instruction: 0x01287290 │ │ │ │ - smlawbeq r8, r8, r2, r7 │ │ │ │ + @ instruction: 0x012872a0 │ │ │ │ + @ instruction: 0x01287298 │ │ │ │ @ instruction: 0x01a631c0 │ │ │ │ @ instruction: 0x01a631c0 │ │ │ │ - @ instruction: 0x01287240 │ │ │ │ - @ instruction: 0x01287238 │ │ │ │ + @ instruction: 0x01287250 │ │ │ │ + @ instruction: 0x01287248 │ │ │ │ @ instruction: 0x01a63188 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r2, [sp, #28] │ │ │ │ str r1, [sp, #32] │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [sp, #120] @ 0x78 │ │ │ │ @@ -118007,20 +118007,20 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ ldr r1, [pc, #36] @ c7f44 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #64 @ 0x40 │ │ │ │ bl 567a4 │ │ │ │ @ instruction: 0x01a62ca0 │ │ │ │ - @ instruction: 0x01286d38 │ │ │ │ - @ instruction: 0x01286d30 │ │ │ │ + @ instruction: 0x01286d48 │ │ │ │ + @ instruction: 0x01286d40 │ │ │ │ @ instruction: 0x01a62c68 │ │ │ │ @ instruction: 0x01a62c68 │ │ │ │ - @ instruction: 0x01286ce8 │ │ │ │ - @ instruction: 0x01286ce0 │ │ │ │ + strdeq r6, [r8, -r8]! │ │ │ │ + strdeq r6, [r8, -r0]! │ │ │ │ @ instruction: 0x01a62c30 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r2, [sp, #28] │ │ │ │ str r1, [sp, #32] │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [sp, #120] @ 0x78 │ │ │ │ @@ -118349,20 +118349,20 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ ldr r1, [pc, #36] @ c849c │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #64 @ 0x40 │ │ │ │ bl 567a4 │ │ │ │ @ instruction: 0x01a62748 │ │ │ │ - @ instruction: 0x012867e0 │ │ │ │ - ldrdeq r6, [r8, -r8]! │ │ │ │ + strdeq r6, [r8, -r0]! │ │ │ │ + @ instruction: 0x012867e8 │ │ │ │ @ instruction: 0x01a62738 │ │ │ │ @ instruction: 0x01a62710 │ │ │ │ - @ instruction: 0x01286790 │ │ │ │ - smlawbeq r8, r8, r7, r6 │ │ │ │ + @ instruction: 0x012867a0 │ │ │ │ + @ instruction: 0x01286798 │ │ │ │ strdeq r2, [r6, r8]! │ │ │ │ sub sp, sp, #20 │ │ │ │ str r0, [sp] │ │ │ │ ldr r1, [r0, #8] │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r0, [r0, #12] │ │ │ │ str r0, [sp, #8] │ │ │ │ @@ -118538,16 +118538,16 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ b c8768 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #12 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x012864b0 │ │ │ │ - @ instruction: 0x012864a8 │ │ │ │ + smlawteq r8, r0, r4, r6 │ │ │ │ + @ instruction: 0x012864b8 │ │ │ │ sub sp, sp, #12 │ │ │ │ str r0, [sp] │ │ │ │ cmp r1, #0 │ │ │ │ bne c87a8 │ │ │ │ b c8794 │ │ │ │ ldr r0, [sp] │ │ │ │ str r0, [sp, #8] │ │ │ │ @@ -118562,16 +118562,16 @@ │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ b c87c8 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #12 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x0128643c │ │ │ │ - @ instruction: 0x01286434 │ │ │ │ + @ instruction: 0x0128644c │ │ │ │ + @ instruction: 0x01286444 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r1, [sp, #4] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ bl 159794 │ │ │ │ @@ -119052,16 +119052,16 @@ │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp] │ │ │ │ ldr r0, [r0, r1, lsl #2] │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #16] │ │ │ │ b c8f14 │ │ │ │ - @ instruction: 0x01285d04 │ │ │ │ - strdeq r5, [r8, -ip]! │ │ │ │ + @ instruction: 0x01285d14 │ │ │ │ + @ instruction: 0x01285d0c │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ str r0, [sp, #12] │ │ │ │ str r0, [sp, #32] │ │ │ │ ldr r0, [sp, #32] │ │ │ │ ldr r1, [r0] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ sub r0, r0, r1 │ │ │ │ @@ -119111,16 +119111,16 @@ │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp] │ │ │ │ ldr r0, [r0, r1, lsl #2] │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #16] │ │ │ │ b c8ffc │ │ │ │ - @ instruction: 0x01285c20 │ │ │ │ - @ instruction: 0x01285c18 │ │ │ │ + @ instruction: 0x01285c30 │ │ │ │ + @ instruction: 0x01285c28 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ str r0, [sp, #12] │ │ │ │ add r0, r0, #8 │ │ │ │ str r0, [sp, #32] │ │ │ │ ldr r0, [sp, #32] │ │ │ │ ldr r1, [r0] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ @@ -119169,16 +119169,16 @@ │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp] │ │ │ │ ldr r0, [r0, r1, lsl #2] │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #16] │ │ │ │ b c90e8 │ │ │ │ - @ instruction: 0x01285b30 │ │ │ │ - @ instruction: 0x01285b28 │ │ │ │ + @ instruction: 0x01285b40 │ │ │ │ + @ instruction: 0x01285b38 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ str r1, [sp, #28] │ │ │ │ ldr r0, [sp, #28] │ │ │ │ ldr r1, [r0] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ @@ -119238,16 +119238,16 @@ │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ str r3, [r1, #8] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1] │ │ │ │ b c91d8 │ │ │ │ - @ instruction: 0x01285a44 │ │ │ │ - @ instruction: 0x01285a3c │ │ │ │ + @ instruction: 0x01285a54 │ │ │ │ + @ instruction: 0x01285a4c │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ str r0, [sp, #12] │ │ │ │ str r0, [sp, #32] │ │ │ │ ldr r0, [sp, #32] │ │ │ │ ldr r1, [r0] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ sub r0, r0, r1 │ │ │ │ @@ -119297,16 +119297,16 @@ │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp] │ │ │ │ ldr r0, [r0, r1, lsl #2] │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #16] │ │ │ │ b c92e4 │ │ │ │ - @ instruction: 0x01285938 │ │ │ │ - @ instruction: 0x01285930 │ │ │ │ + @ instruction: 0x01285948 │ │ │ │ + @ instruction: 0x01285940 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ str r0, [sp, #12] │ │ │ │ add r0, r0, #24 │ │ │ │ str r0, [sp, #32] │ │ │ │ ldr r0, [sp, #32] │ │ │ │ ldr r1, [r0] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ @@ -119355,16 +119355,16 @@ │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp] │ │ │ │ ldr r0, [r0, r1, lsl #2] │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #16] │ │ │ │ b c93d0 │ │ │ │ - @ instruction: 0x01285848 │ │ │ │ - @ instruction: 0x01285840 │ │ │ │ + @ instruction: 0x01285858 │ │ │ │ + @ instruction: 0x01285850 │ │ │ │ sub sp, sp, #12 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp] │ │ │ │ ldr r2, [r0] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ sub r0, r0, r2 │ │ │ │ @@ -120437,15 +120437,15 @@ │ │ │ │ mov r2, r3 │ │ │ │ bl 175510 │ │ │ │ b ca2e8 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a60980 │ │ │ │ @ instruction: 0x01a6094c │ │ │ │ - @ instruction: 0x0128561b │ │ │ │ + @ instruction: 0x0128562b │ │ │ │ @ instruction: 0x01a60824 │ │ │ │ @ instruction: 0x01a60850 │ │ │ │ push {fp, lr} │ │ │ │ bl ca228 │ │ │ │ pop {fp, pc} │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #416 @ 0x1a0 │ │ │ │ @@ -120975,15 +120975,15 @@ │ │ │ │ mov ip, sp │ │ │ │ str r2, [ip] │ │ │ │ mov r2, #0 │ │ │ │ bl 164080 │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ ldrdeq pc, [r5, ip]! │ │ │ │ - @ instruction: 0x01284c6b │ │ │ │ + @ instruction: 0x01284c7b │ │ │ │ @ instruction: 0x01a5fe54 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r1, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ mov r0, sp │ │ │ │ bl 178a1c │ │ │ │ @@ -122327,19 +122327,19 @@ │ │ │ │ bl c05b4 │ │ │ │ b cbaec │ │ │ │ ldr r0, [sp, #252] @ 0xfc │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5f588 │ │ │ │ @ instruction: 0x01a5f528 │ │ │ │ @ instruction: 0x01a5f470 │ │ │ │ - @ instruction: 0x0128402f │ │ │ │ + @ instruction: 0x0128403f │ │ │ │ @ instruction: 0x01a5f238 │ │ │ │ @ instruction: 0x01a5f34c │ │ │ │ @ instruction: 0x01a5f0c4 │ │ │ │ - @ instruction: 0x01283c63 │ │ │ │ + @ instruction: 0x01283c73 │ │ │ │ @ instruction: 0x01a5eebc │ │ │ │ strdeq lr, [r5, ip]! │ │ │ │ @ instruction: 0x01a5ed6c │ │ │ │ @ instruction: 0x01a5ec70 │ │ │ │ mov r0, #1064960 @ 0x104000 │ │ │ │ bx lr │ │ │ │ mvn r0, #5 │ │ │ │ @@ -122478,15 +122478,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #112] @ 0x70 │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ b cc4fc │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5eb20 │ │ │ │ - @ instruction: 0x01283667 │ │ │ │ + @ instruction: 0x01283677 │ │ │ │ @ instruction: 0x01a5e8c0 │ │ │ │ @ instruction: 0x01a5e9cc │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ @@ -122597,15 +122597,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ str r0, [sp, #32] │ │ │ │ b cc6d8 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5e8e8 │ │ │ │ - @ instruction: 0x0128340f │ │ │ │ + @ instruction: 0x0128341f │ │ │ │ @ instruction: 0x01a5e668 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub sp, sp, #384 @ 0x180 │ │ │ │ str r3, [sp, #180] @ 0xb4 │ │ │ │ str r2, [sp, #184] @ 0xb8 │ │ │ │ str r1, [sp, #188] @ 0xbc │ │ │ │ ldr r1, [sp, #400] @ 0x190 │ │ │ │ @@ -122966,15 +122966,15 @@ │ │ │ │ b cca04 │ │ │ │ ldr r0, [sp, #360] @ 0x168 │ │ │ │ str r0, [sp, #176] @ 0xb0 │ │ │ │ b ccc9c │ │ │ │ ldr r0, [sp, #176] @ 0xb0 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5e738 │ │ │ │ - @ instruction: 0x0128324f │ │ │ │ + @ instruction: 0x0128325f │ │ │ │ @ instruction: 0x01a5e4a8 │ │ │ │ @ instruction: 0x01a5e5b0 │ │ │ │ @ instruction: 0x01a5e4c4 │ │ │ │ @ instruction: 0x01a5e39c │ │ │ │ @ instruction: 0x01a5e288 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #176 @ 0xb0 │ │ │ │ @@ -123160,15 +123160,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #148] @ 0x94 │ │ │ │ str r0, [sp, #80] @ 0x50 │ │ │ │ b ccfa4 │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5e1ac │ │ │ │ - @ instruction: 0x01282c73 │ │ │ │ + smlawbeq r8, r3, ip, r2 │ │ │ │ @ instruction: 0x01a5decc │ │ │ │ @ instruction: 0x01a5e034 │ │ │ │ @ instruction: 0x01a5df88 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #192 @ 0xc0 │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ str r2, [sp, #92] @ 0x5c │ │ │ │ @@ -123381,15 +123381,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #152] @ 0x98 │ │ │ │ str r0, [sp, #84] @ 0x54 │ │ │ │ b cd318 │ │ │ │ ldr r0, [sp, #84] @ 0x54 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5deb4 │ │ │ │ - @ instruction: 0x0128297b │ │ │ │ + smlawbeq r8, fp, r9, r2 │ │ │ │ ldrdeq sp, [r5, r4]! │ │ │ │ @ instruction: 0x01a5dd3c │ │ │ │ @ instruction: 0x01a5dc90 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #184 @ 0xb8 │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ str r2, [sp, #92] @ 0x5c │ │ │ │ @@ -123584,15 +123584,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #152] @ 0x98 │ │ │ │ str r0, [sp, #84] @ 0x54 │ │ │ │ b cd644 │ │ │ │ ldr r0, [sp, #84] @ 0x54 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5db40 │ │ │ │ - @ instruction: 0x01282607 │ │ │ │ + @ instruction: 0x01282617 │ │ │ │ @ instruction: 0x01a5d860 │ │ │ │ @ instruction: 0x01a5d9c8 │ │ │ │ @ instruction: 0x01a5d91c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #184 @ 0xb8 │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ str r2, [sp, #92] @ 0x5c │ │ │ │ @@ -123775,15 +123775,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #152] @ 0x98 │ │ │ │ str r0, [sp, #84] @ 0x54 │ │ │ │ b cd940 │ │ │ │ ldr r0, [sp, #84] @ 0x54 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5d810 │ │ │ │ - ldrdeq r2, [r8, -r7]! │ │ │ │ + @ instruction: 0x012822e7 │ │ │ │ @ instruction: 0x01a5d530 │ │ │ │ @ instruction: 0x01a5d698 │ │ │ │ @ instruction: 0x01a5d5ec │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #304 @ 0x130 │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ str r2, [sp, #92] @ 0x5c │ │ │ │ @@ -123966,15 +123966,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #152] @ 0x98 │ │ │ │ str r0, [sp, #84] @ 0x54 │ │ │ │ b cdc3c │ │ │ │ ldr r0, [sp, #84] @ 0x54 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5d518 │ │ │ │ - ldrdeq r1, [r8, -pc]! │ │ │ │ + @ instruction: 0x01281fef │ │ │ │ @ instruction: 0x01a5d238 │ │ │ │ @ instruction: 0x01a5d3a0 │ │ │ │ strdeq sp, [r5, r4]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #240 @ 0xf0 │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ str r2, [sp, #92] @ 0x5c │ │ │ │ @@ -124157,15 +124157,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #152] @ 0x98 │ │ │ │ str r0, [sp, #84] @ 0x54 │ │ │ │ b cdf38 │ │ │ │ ldr r0, [sp, #84] @ 0x54 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5d21c │ │ │ │ - @ instruction: 0x01281ce3 │ │ │ │ + strdeq r1, [r8, -r3]! │ │ │ │ @ instruction: 0x01a5cf3c │ │ │ │ @ instruction: 0x01a5d0a4 │ │ │ │ strdeq ip, [r5, r8]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #208 @ 0xd0 │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ str r2, [sp, #92] @ 0x5c │ │ │ │ @@ -124348,15 +124348,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #152] @ 0x98 │ │ │ │ str r0, [sp, #84] @ 0x54 │ │ │ │ b ce234 │ │ │ │ ldr r0, [sp, #84] @ 0x54 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5cf20 │ │ │ │ - @ instruction: 0x012819e7 │ │ │ │ + strdeq r1, [r8, -r7]! │ │ │ │ @ instruction: 0x01a5cc40 │ │ │ │ @ instruction: 0x01a5cda8 │ │ │ │ strdeq ip, [r5, ip]! @ │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #176 @ 0xb0 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ str r2, [sp, #88] @ 0x58 │ │ │ │ @@ -124540,15 +124540,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #148] @ 0x94 │ │ │ │ str r0, [sp, #80] @ 0x50 │ │ │ │ b ce534 │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5cc1c │ │ │ │ - @ instruction: 0x012816e3 │ │ │ │ + strdeq r1, [r8, -r3]! │ │ │ │ @ instruction: 0x01a5c93c │ │ │ │ @ instruction: 0x01a5caa4 │ │ │ │ strdeq ip, [r5, r8]! │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #312 @ 0x138 │ │ │ │ str r3, [sp, #152] @ 0x98 │ │ │ │ str r2, [sp, #156] @ 0x9c │ │ │ │ @@ -124861,15 +124861,15 @@ │ │ │ │ b ce978 │ │ │ │ ldr r0, [sp, #288] @ 0x120 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp, #156] @ 0x9c │ │ │ │ bl c1a20 │ │ │ │ b cea2c │ │ │ │ @ instruction: 0x01a5c90c │ │ │ │ - @ instruction: 0x012813a3 │ │ │ │ + @ instruction: 0x012813b3 │ │ │ │ strdeq ip, [r5, ip]! @ │ │ │ │ @ instruction: 0x01a5c684 │ │ │ │ strdeq ip, [r5, r8]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #80 @ 0x50 │ │ │ │ str r1, [sp, #32] │ │ │ │ add r1, r0, #168 @ 0xa8 │ │ │ │ @@ -124942,15 +124942,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ str r0, [sp, #28] │ │ │ │ b ceb7c │ │ │ │ ldr r0, [sp, #28] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5c490 │ │ │ │ - strdeq r0, [r8, -r7]! │ │ │ │ + @ instruction: 0x01280f07 │ │ │ │ @ instruction: 0x01a5c150 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ add r0, r1, #16 │ │ │ │ bl 1576e4 │ │ │ │ mov r1, r0 │ │ │ │ @@ -125028,15 +125028,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ str r0, [sp, #16] │ │ │ │ b cecd4 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5c33c │ │ │ │ - @ instruction: 0x01280d93 │ │ │ │ + smulwbeq r8, r3, sp │ │ │ │ @ instruction: 0x01a5bfec │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ @@ -125112,15 +125112,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #64] @ 0x40 │ │ │ │ str r0, [sp, #8] │ │ │ │ b cee24 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ strdeq ip, [r5, r0]! │ │ │ │ - @ instruction: 0x01280c37 │ │ │ │ + @ instruction: 0x01280c47 │ │ │ │ @ instruction: 0x01a5be90 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #232 @ 0xe8 │ │ │ │ str r1, [sp, #60] @ 0x3c │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ str r1, [sp, #64] @ 0x40 │ │ │ │ @@ -125289,15 +125289,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #208] @ 0xd0 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ b cf0e8 │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5c07c │ │ │ │ - @ instruction: 0x01280ab3 │ │ │ │ + smlawteq r8, r3, sl, r0 │ │ │ │ @ instruction: 0x01a5bcec │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #136 @ 0x88 │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ add r1, r0, #72 @ 0x48 │ │ │ │ @@ -125413,15 +125413,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #96] @ 0x60 │ │ │ │ str r0, [sp, #32] │ │ │ │ b cf2d8 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5be20 │ │ │ │ - @ instruction: 0x01280847 │ │ │ │ + @ instruction: 0x01280857 │ │ │ │ @ instruction: 0x01a5ba80 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #184 @ 0xb8 │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ add r1, r0, #72 @ 0x48 │ │ │ │ add r0, sp, #56 @ 0x38 │ │ │ │ bl 1095f0 │ │ │ │ @@ -125538,15 +125538,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #160] @ 0xa0 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ b cf4cc │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5bc48 │ │ │ │ - @ instruction: 0x0128065f │ │ │ │ + @ instruction: 0x0128066f │ │ │ │ @ instruction: 0x01a5b898 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub sp, sp, #280 @ 0x118 │ │ │ │ str r2, [sp, #120] @ 0x78 │ │ │ │ str r1, [sp, #124] @ 0x7c │ │ │ │ str r0, [sp, #128] @ 0x80 │ │ │ │ ldr r0, [sp, #316] @ 0x13c │ │ │ │ @@ -125790,15 +125790,15 @@ │ │ │ │ strb r0, [sp, #267] @ 0x10b │ │ │ │ add r0, sp, #160 @ 0xa0 │ │ │ │ bl c05b4 │ │ │ │ b cf694 │ │ │ │ ldr r0, [sp, #268] @ 0x10c │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5b9c0 │ │ │ │ - msreq CPSR_sxc, r4, ror #24 │ │ │ │ + msreq CPSR_sxc, r4, ror ip │ │ │ │ @ instruction: 0x01a5b8a8 │ │ │ │ @ instruction: 0x01a5b89c │ │ │ │ @ instruction: 0x01a5b764 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ @@ -125918,15 +125918,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #116] @ 0x74 │ │ │ │ str r0, [sp, #24] │ │ │ │ b cfabc │ │ │ │ ldr r0, [sp, #24] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a5b640 │ │ │ │ - strdeq pc, [r7, -r7]! │ │ │ │ + @ instruction: 0x01280007 │ │ │ │ ldrdeq fp, [r5, r0]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ ldr r0, [pc, #48] @ cfb10 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #18 │ │ │ │ str r1, [sp] │ │ │ │ @@ -125936,16 +125936,16 @@ │ │ │ │ ldr r0, [pc, #24] @ cfb14 │ │ │ │ add r0, pc, r0 │ │ │ │ bl cfb18 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01280049 │ │ │ │ - @ instruction: 0x0128003f │ │ │ │ + qsubeq r0, r9, r8 │ │ │ │ + @ instruction: 0x0128004f │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ bl 154044 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, #0 │ │ │ │ bl 540a8 │ │ │ │ str r0, [sp, #4] │ │ │ │ @@ -126190,18 +126190,18 @@ │ │ │ │ ldr r0, [sp, #160] @ 0xa0 │ │ │ │ str r0, [sp, #92] @ 0x5c │ │ │ │ b cfef8 │ │ │ │ ldr r0, [sp, #92] @ 0x5c │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0xfffffc18 │ │ │ │ @ instruction: 0x01a5b3cc │ │ │ │ - msreq CPSR_sxc, r3, asr sp │ │ │ │ + msreq CPSR_sxc, r3, ror #26 │ │ │ │ @ instruction: 0x01a5af6c │ │ │ │ - smlawteq r7, ip, lr, pc @ │ │ │ │ - smlawbeq r7, r7, lr, pc @ │ │ │ │ + ldrdeq pc, [r7, -ip]! │ │ │ │ + msreq (UNDEF: 39), r7 @ │ │ │ │ @ instruction: 0x01a5b2e8 │ │ │ │ @ instruction: 0x01a5b270 │ │ │ │ @ instruction: 0x01a5b23c │ │ │ │ @ instruction: 0x01a5b1b0 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #192 @ 0xc0 │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ @@ -126398,18 +126398,18 @@ │ │ │ │ ldr r0, [sp, #160] @ 0xa0 │ │ │ │ str r0, [sp, #92] @ 0x5c │ │ │ │ b d0238 │ │ │ │ ldr r0, [sp, #92] @ 0x5c │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0xfffffc18 │ │ │ │ @ instruction: 0x01a5b08c │ │ │ │ - msreq (UNDEF: 39), r3, lsl sl │ │ │ │ + msreq (UNDEF: 39), r3, lsr #20 │ │ │ │ @ instruction: 0x01a5ac2c │ │ │ │ - smlawbeq r7, ip, fp, pc @ │ │ │ │ - msreq SP_und, r7, asr #22 │ │ │ │ + msreq SP_und, ip @ │ │ │ │ + msreq SP_und, r7, asr fp │ │ │ │ @ instruction: 0x01a5afa8 │ │ │ │ @ instruction: 0x01a5af30 │ │ │ │ strdeq sl, [r5, ip]! │ │ │ │ @ instruction: 0x01a5ae70 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #192 @ 0xc0 │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ @@ -126606,18 +126606,18 @@ │ │ │ │ ldr r0, [sp, #160] @ 0xa0 │ │ │ │ str r0, [sp, #92] @ 0x5c │ │ │ │ b d0578 │ │ │ │ ldr r0, [sp, #92] @ 0x5c │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0xfffffc18 │ │ │ │ @ instruction: 0x01a5ad4c │ │ │ │ - ldrdeq pc, [r7, -r3]! │ │ │ │ + msreq (UNDEF: 39), r3, ror #13 │ │ │ │ @ instruction: 0x01a5a8ec │ │ │ │ - msreq CPSR_sxc, ip, asr #16 │ │ │ │ - msreq CPSR_sxc, r7, lsl #16 │ │ │ │ + msreq CPSR_sxc, ip, asr r8 │ │ │ │ + msreq CPSR_sxc, r7, lsl r8 │ │ │ │ @ instruction: 0x01a5ac68 │ │ │ │ strdeq sl, [r5, r0]! │ │ │ │ @ instruction: 0x01a5abbc │ │ │ │ @ instruction: 0x01a5ab30 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #192 @ 0xc0 │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ @@ -126814,18 +126814,18 @@ │ │ │ │ ldr r0, [sp, #160] @ 0xa0 │ │ │ │ str r0, [sp, #92] @ 0x5c │ │ │ │ b d08b8 │ │ │ │ ldr r0, [sp, #92] @ 0x5c │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0xfffffc18 │ │ │ │ @ instruction: 0x01a5aa0c │ │ │ │ - msreq SP_und, r3 @ │ │ │ │ + msreq SP_und, r3, lsr #7 │ │ │ │ @ instruction: 0x01a5a5ac │ │ │ │ - msreq CPSR_sxc, ip, lsl #10 │ │ │ │ - smlawteq r7, r7, r4, pc @ │ │ │ │ + msreq CPSR_sxc, ip, lsl r5 │ │ │ │ + ldrdeq pc, [r7, -r7]! │ │ │ │ @ instruction: 0x01a5a928 │ │ │ │ @ instruction: 0x01a5a8b0 │ │ │ │ @ instruction: 0x01a5a87c │ │ │ │ strdeq sl, [r5, r0]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #192 @ 0xc0 │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ @@ -127022,18 +127022,18 @@ │ │ │ │ ldr r0, [sp, #160] @ 0xa0 │ │ │ │ str r0, [sp, #92] @ 0x5c │ │ │ │ b d0bf8 │ │ │ │ ldr r0, [sp, #92] @ 0x5c │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0xfffffc18 │ │ │ │ @ instruction: 0x01a5a6cc │ │ │ │ - qsubeq pc, r3, r7 @ │ │ │ │ + msreq CPSR_sxc, r3, rrx │ │ │ │ @ instruction: 0x01a5a26c │ │ │ │ - smlawteq r7, ip, r1, pc @ │ │ │ │ - smlawbeq r7, r7, r1, pc @ │ │ │ │ + ldrdeq pc, [r7, -ip]! │ │ │ │ + msreq CPSR_sxc, r7 @ │ │ │ │ @ instruction: 0x01a5a5e8 │ │ │ │ @ instruction: 0x01a5a570 │ │ │ │ @ instruction: 0x01a5a53c │ │ │ │ @ instruction: 0x01a5a4b0 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #192 @ 0xc0 │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ @@ -127230,64 +127230,64 @@ │ │ │ │ ldr r0, [sp, #160] @ 0xa0 │ │ │ │ str r0, [sp, #92] @ 0x5c │ │ │ │ b d0f38 │ │ │ │ ldr r0, [sp, #92] @ 0x5c │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0xfffffc18 │ │ │ │ @ instruction: 0x01a5a38c │ │ │ │ - @ instruction: 0x0127ed13 │ │ │ │ + @ instruction: 0x0127ed23 │ │ │ │ @ instruction: 0x01a59f2c │ │ │ │ - smlawbeq r7, ip, lr, lr │ │ │ │ - @ instruction: 0x0127ee47 │ │ │ │ + @ instruction: 0x0127ee9c │ │ │ │ + @ instruction: 0x0127ee57 │ │ │ │ @ instruction: 0x01a5a2a8 │ │ │ │ @ instruction: 0x01a5a230 │ │ │ │ strdeq sl, [r5, ip]! │ │ │ │ @ instruction: 0x01a5a170 │ │ │ │ push {fp, lr} │ │ │ │ ldr r1, [pc, #12] @ d0f80 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, #31 │ │ │ │ bl cff28 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0127ec0a │ │ │ │ + @ instruction: 0x0127ec1a │ │ │ │ push {fp, lr} │ │ │ │ ldr r1, [pc, #12] @ d0f9c │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, #31 │ │ │ │ bl cfbe8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0127ec0d │ │ │ │ + @ instruction: 0x0127ec1d │ │ │ │ push {fp, lr} │ │ │ │ ldr r1, [pc, #12] @ d0fb8 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, #28 │ │ │ │ bl d05a8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0127ec10 │ │ │ │ + @ instruction: 0x0127ec20 │ │ │ │ push {fp, lr} │ │ │ │ ldr r1, [pc, #12] @ d0fd4 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, #28 │ │ │ │ bl d08e8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0127ec10 │ │ │ │ + @ instruction: 0x0127ec20 │ │ │ │ push {fp, lr} │ │ │ │ ldr r1, [pc, #12] @ d0ff0 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, #28 │ │ │ │ bl d0c28 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0127ec10 │ │ │ │ + @ instruction: 0x0127ec20 │ │ │ │ push {fp, lr} │ │ │ │ ldr r1, [pc, #12] @ d100c │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, #28 │ │ │ │ bl d0268 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0127ec10 │ │ │ │ + @ instruction: 0x0127ec20 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #672 @ 0x2a0 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ str r2, [sp, #24] │ │ │ │ str r1, [sp, #28] │ │ │ │ str r0, [sp, #32] │ │ │ │ add r0, sp, #92 @ 0x5c │ │ │ │ @@ -128039,15 +128039,15 @@ │ │ │ │ b d1a54 │ │ │ │ @ instruction: 0xfffffc18 │ │ │ │ @ instruction: 0x01a59854 │ │ │ │ @ instruction: 0x01a5969c │ │ │ │ @ instruction: 0x01a5965c │ │ │ │ @ instruction: 0x01a59614 │ │ │ │ ldrdeq r9, [r5, r4]! │ │ │ │ - @ instruction: 0x0127d110 │ │ │ │ + @ instruction: 0x0127d120 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [r1] │ │ │ │ bl 163e84 │ │ │ │ bl 168bcc │ │ │ │ mov r2, r0 │ │ │ │ @@ -129061,15 +129061,15 @@ │ │ │ │ str r0, [sp, #8] │ │ │ │ b d2bd0 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #32 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0xfffffc18 │ │ │ │ @ instruction: 0x01a586b0 │ │ │ │ - @ instruction: 0x0127ce97 │ │ │ │ + @ instruction: 0x0127cea7 │ │ │ │ @ instruction: 0x01a58080 │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ cmp r0, #1 │ │ │ │ beq d2c2c │ │ │ │ b d2c00 │ │ │ │ ldr r0, [sp] │ │ │ │ @@ -130046,15 +130046,15 @@ │ │ │ │ b d3b30 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #80 @ 0x50 │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #72] @ 0x48 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - @ instruction: 0x0127b80c │ │ │ │ + @ instruction: 0x0127b81c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r1, [sp, #4] │ │ │ │ add r0, sp, #4 │ │ │ │ bl 159710 │ │ │ │ str r0, [sp] │ │ │ │ b d3b80 │ │ │ │ @@ -130492,18 +130492,18 @@ │ │ │ │ add r0, sp, #80 @ 0x50 │ │ │ │ bl c39d4 │ │ │ │ b d421c │ │ │ │ mcrr 9, 11, pc, ip, cr0 @ │ │ │ │ @ instruction: 0x01a575a0 │ │ │ │ @ instruction: 0x01a57550 │ │ │ │ @ instruction: 0x01a57468 │ │ │ │ - strdeq fp, [r7, -r6]! │ │ │ │ + @ instruction: 0x0127bd06 │ │ │ │ @ instruction: 0x01a572ac │ │ │ │ strdeq r7, [r5, r8]! │ │ │ │ - @ instruction: 0x0127b95f │ │ │ │ + @ instruction: 0x0127b96f │ │ │ │ @ instruction: 0x01a56b58 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #328 @ 0x148 │ │ │ │ str r0, [sp, #148] @ 0x94 │ │ │ │ mov r1, #0 │ │ │ │ strb r1, [sp, #319] @ 0x13f │ │ │ │ strb r1, [sp, #318] @ 0x13e │ │ │ │ @@ -131059,15 +131059,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #56 @ 0x38 │ │ │ │ bl c3644 │ │ │ │ b d4b04 │ │ │ │ @ instruction: 0x01a56848 │ │ │ │ - @ instruction: 0x0127af6f │ │ │ │ + @ instruction: 0x0127af7f │ │ │ │ @ instruction: 0x01a56198 │ │ │ │ @ instruction: 0x01a56794 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub sp, sp, #392 @ 0x188 │ │ │ │ str r0, [sp, #112] @ 0x70 │ │ │ │ str r1, [sp, #116] @ 0x74 │ │ │ │ mov r1, #0 │ │ │ │ @@ -131492,15 +131492,15 @@ │ │ │ │ b d51d4 │ │ │ │ add r0, sp, #128 @ 0x80 │ │ │ │ bl c504c │ │ │ │ b d51bc │ │ │ │ ldr r0, [sp, #108] @ 0x6c │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a56700 │ │ │ │ - @ instruction: 0x0127ae07 │ │ │ │ + @ instruction: 0x0127ae17 │ │ │ │ @ instruction: 0x01a56030 │ │ │ │ @ instruction: 0x01a56468 │ │ │ │ ldrdeq r6, [r5, r0]! │ │ │ │ push {fp, lr} │ │ │ │ bl c02c4 │ │ │ │ mvn r0, #5 │ │ │ │ pop {fp, pc} │ │ │ │ @@ -132905,15 +132905,15 @@ │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ str r0, [sp, #8] │ │ │ │ b d67e4 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a54d28 │ │ │ │ @ instruction: 0x01a54c9c │ │ │ │ - @ instruction: 0x012792a3 │ │ │ │ + @ instruction: 0x012792b3 │ │ │ │ @ instruction: 0x01a544ec │ │ │ │ @ instruction: 0x01a54c3c │ │ │ │ strdeq r4, [r5, r0]! │ │ │ │ sub r0, r0, r1 │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ bx lr │ │ │ │ @@ -132939,15 +132939,15 @@ │ │ │ │ ldr r2, [pc, #24] @ d6880 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #200] @ 0xc8 │ │ │ │ add sp, sp, #216 @ 0xd8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0127943d │ │ │ │ + @ instruction: 0x0127944d │ │ │ │ @ instruction: 0x01a54b60 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #216 @ 0xd8 │ │ │ │ mov r0, #136 @ 0x88 │ │ │ │ str r0, [sp, #200] @ 0xc8 │ │ │ │ add r0, sp, #8 │ │ │ │ bl 109e4c │ │ │ │ @@ -132967,15 +132967,15 @@ │ │ │ │ ldr r2, [pc, #24] @ d68f0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #200] @ 0xc8 │ │ │ │ add sp, sp, #216 @ 0xd8 │ │ │ │ pop {fp, pc} │ │ │ │ - smlawteq r7, sp, r3, r9 │ │ │ │ + ldrdeq r9, [r7, -sp]! │ │ │ │ strdeq r4, [r5, r0]! │ │ │ │ push {fp, lr} │ │ │ │ bl 568e0 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #4 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r0 │ │ │ │ @@ -133029,15 +133029,15 @@ │ │ │ │ ldr r2, [pc, #24] @ d69e8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #96] @ 0x60 │ │ │ │ add sp, sp, #112 @ 0x70 │ │ │ │ pop {fp, pc} │ │ │ │ - ldrdeq r9, [r7, -r5]! │ │ │ │ + @ instruction: 0x012792e5 │ │ │ │ @ instruction: 0x01a54a08 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ mov r0, #68 @ 0x44 │ │ │ │ str r0, [sp, #96] @ 0x60 │ │ │ │ add r0, sp, #8 │ │ │ │ bl 109e04 │ │ │ │ @@ -133057,15 +133057,15 @@ │ │ │ │ ldr r2, [pc, #24] @ d6a58 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #96] @ 0x60 │ │ │ │ add sp, sp, #112 @ 0x70 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01279265 │ │ │ │ + @ instruction: 0x01279275 │ │ │ │ @ instruction: 0x01a54998 │ │ │ │ push {fp, lr} │ │ │ │ mov r2, r1 │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [r3] │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ @@ -133429,20 +133429,20 @@ │ │ │ │ b d6fe4 │ │ │ │ ldr r0, [sp, #128] @ 0x80 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp, #12] │ │ │ │ bl c4e08 │ │ │ │ b d700c │ │ │ │ bl 569cc │ │ │ │ - @ instruction: 0x01278eec │ │ │ │ - @ instruction: 0x01278ee4 │ │ │ │ - smlawbeq r7, r8, lr, r8 │ │ │ │ - smlawbeq r7, r0, lr, r8 │ │ │ │ - @ instruction: 0x01278e20 │ │ │ │ - @ instruction: 0x01278e18 │ │ │ │ + strdeq r8, [r7, -ip]! │ │ │ │ + strdeq r8, [r7, -r4]! │ │ │ │ + @ instruction: 0x01278e98 │ │ │ │ + @ instruction: 0x01278e90 │ │ │ │ + @ instruction: 0x01278e30 │ │ │ │ + @ instruction: 0x01278e28 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r1] │ │ │ │ cmp r0, #0 │ │ │ │ bne d7078 │ │ │ │ @@ -133488,15 +133488,15 @@ │ │ │ │ b d70e4 │ │ │ │ bl 569cc │ │ │ │ add sp, sp, #32 │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl c063c │ │ │ │ b d70fc │ │ │ │ - @ instruction: 0x01278da8 │ │ │ │ + @ instruction: 0x01278db8 │ │ │ │ @ instruction: 0x01a5438c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r1] │ │ │ │ str r0, [sp, #12] │ │ │ │ @@ -133569,20 +133569,20 @@ │ │ │ │ b d724c │ │ │ │ ldr r1, [sp, #8] │ │ │ │ mov r0, #-2147483648 @ 0x80000000 │ │ │ │ str r0, [r1] │ │ │ │ b d724c │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ - ldrdeq r8, [r7, -r8]! @ │ │ │ │ - ldrdeq r8, [r7, -r0]! │ │ │ │ - @ instruction: 0x01278ba4 │ │ │ │ - @ instruction: 0x01278b9c │ │ │ │ - @ instruction: 0x01278b6c │ │ │ │ - @ instruction: 0x01278b64 │ │ │ │ + @ instruction: 0x01278be8 │ │ │ │ + @ instruction: 0x01278be0 │ │ │ │ + @ instruction: 0x01278bb4 │ │ │ │ + @ instruction: 0x01278bac │ │ │ │ + @ instruction: 0x01278b7c │ │ │ │ + @ instruction: 0x01278b74 │ │ │ │ push {r4, r5, r6, r7, r8, r9, fp, lr} │ │ │ │ add fp, sp, #24 │ │ │ │ sub sp, sp, #608 @ 0x260 │ │ │ │ bic sp, sp, #31 │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #24] │ │ │ │ @@ -134295,15 +134295,15 @@ │ │ │ │ strb r0, [sp, #7] │ │ │ │ ldr r1, [pc, #16] @ d7dac │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #7 │ │ │ │ bl 12744c │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - smlawteq r7, lr, r0, r8 │ │ │ │ + ldrdeq r8, [r7, -lr]! │ │ │ │ mov ip, r1 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp] │ │ │ │ str ip, [r1] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r3, [r1, #8] │ │ │ │ str r0, [r1, #12] │ │ │ │ @@ -138531,15 +138531,15 @@ │ │ │ │ b dbfb4 │ │ │ │ b dbef8 │ │ │ │ ldr r0, [sp, #640] @ 0x280 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a4ffb8 │ │ │ │ @ instruction: 0x01a4fd00 │ │ │ │ @ instruction: 0x01a4fcb4 │ │ │ │ - @ instruction: 0x012746a7 │ │ │ │ + @ instruction: 0x012746b7 │ │ │ │ @ instruction: 0x01a4fcb8 │ │ │ │ @ instruction: 0x01a4fb14 │ │ │ │ ldrdeq pc, [r4, r0]! │ │ │ │ @ instruction: 0x01a4f8a8 │ │ │ │ @ instruction: 0x01a4f614 │ │ │ │ @ instruction: 0x01a4f5ec │ │ │ │ push {fp, lr} │ │ │ │ @@ -138991,15 +138991,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ bl 975ac │ │ │ │ b dc6ec │ │ │ │ b dc6a4 │ │ │ │ ldr r0, [sp, #392] @ 0x188 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a4f398 │ │ │ │ - ldrdeq r3, [r7, -r8]! │ │ │ │ + @ instruction: 0x01273be8 │ │ │ │ @ instruction: 0x01a4f3c4 │ │ │ │ @ instruction: 0x01a4f33c │ │ │ │ @ instruction: 0x01a4f318 │ │ │ │ @ instruction: 0x01a4f1e8 │ │ │ │ ldrdeq pc, [r4, ip]! │ │ │ │ @ instruction: 0x01a4ef2c │ │ │ │ push {fp, lr} │ │ │ │ @@ -140380,15 +140380,15 @@ │ │ │ │ str r0, [r1, #8] │ │ │ │ b ddca8 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ bl 10f344 │ │ │ │ b ddca8 │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0127234e │ │ │ │ + @ instruction: 0x0127235e │ │ │ │ @ instruction: 0x01a4da24 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #856 @ 0x358 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ ldr r1, [sp, #876] @ 0x36c │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ @@ -141187,15 +141187,15 @@ │ │ │ │ b de86c │ │ │ │ ldr r0, [sp, #1200] @ 0x4b0 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #152 @ 0x98 │ │ │ │ bl c39d4 │ │ │ │ b de934 │ │ │ │ mcrr 9, 10, pc, ip, cr13 @ │ │ │ │ - @ instruction: 0x01271b52 │ │ │ │ + @ instruction: 0x01271b62 │ │ │ │ @ instruction: 0x01a4d1bc │ │ │ │ @ instruction: 0x01a4d134 │ │ │ │ @ instruction: 0x01a4d094 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r1, [sp, #4] │ │ │ │ mov r1, r0 │ │ │ │ @@ -142250,18 +142250,18 @@ │ │ │ │ mcrr 9, 10, pc, ip, cr9 @ │ │ │ │ @ instruction: 0x01a4ca0c │ │ │ │ @ instruction: 0x01a4c98c │ │ │ │ @ instruction: 0x01a4c888 │ │ │ │ @ instruction: 0x01a4c840 │ │ │ │ @ instruction: 0x01a4c6c0 │ │ │ │ @ instruction: 0x01a4c538 │ │ │ │ - ldrdeq pc, [r6, -r8]! │ │ │ │ + msreq LR_und, r8, ror #31 │ │ │ │ @ instruction: 0x01a4c420 │ │ │ │ - msreq LR_und, r0, lsr #31 │ │ │ │ - msreq CPSR_sx, r4, asr #26 │ │ │ │ + msreq LR_und, r0 @ │ │ │ │ + msreq CPSR_sx, r4, asr sp │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ str r1, [sp, #16] │ │ │ │ @@ -142613,15 +142613,15 @@ │ │ │ │ pop {r4, r5, fp, pc} │ │ │ │ b dff6c │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b dff84 │ │ │ │ @ instruction: 0x01a4ba2c │ │ │ │ - @ instruction: 0x0127010d │ │ │ │ + @ instruction: 0x0127011d │ │ │ │ @ instruction: 0x01a4b674 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub sp, sp, #284 @ 0x11c │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ str r2, [sp, #68] @ 0x44 │ │ │ │ str r1, [sp, #72] @ 0x48 │ │ │ │ ldr r1, [sp, #328] @ 0x148 │ │ │ │ @@ -142827,15 +142827,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ b e02c4 │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #260] @ 0x104 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b e02dc │ │ │ │ @ instruction: 0x01a4b6ec │ │ │ │ - smlawteq r6, sp, sp, pc @ │ │ │ │ + ldrdeq pc, [r6, -sp]! │ │ │ │ @ instruction: 0x01a4b384 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #144 @ 0x90 │ │ │ │ str r0, [sp, #28] │ │ │ │ add r0, r0, #188 @ 0xbc │ │ │ │ bl 109a50 │ │ │ │ str r0, [sp, #124] @ 0x7c │ │ │ │ @@ -142920,15 +142920,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #116] @ 0x74 │ │ │ │ str r0, [sp, #24] │ │ │ │ b e0454 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a4b498 │ │ │ │ - msreq LR_und, r9, ror #22 │ │ │ │ + msreq LR_und, r9, ror fp │ │ │ │ @ instruction: 0x01a4b100 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r1, [sp, #4] │ │ │ │ bl e1a18 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ bl 149600 │ │ │ │ @@ -144285,15 +144285,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ str r0, [sp, #12] │ │ │ │ b e19a8 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a4a120 │ │ │ │ - @ instruction: 0x0126e629 │ │ │ │ + @ instruction: 0x0126e639 │ │ │ │ @ instruction: 0x01a49b90 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r3, [sp, #20] │ │ │ │ str r2, [sp, #28] │ │ │ │ str r1, [sp, #16] │ │ │ │ mov r1, r0 │ │ │ │ @@ -144773,15 +144773,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #136] @ 0x88 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ b e2148 │ │ │ │ ldr r0, [sp, #76] @ 0x4c │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a49b30 │ │ │ │ - ldrdeq sp, [r6, -r9]! │ │ │ │ + @ instruction: 0x0126dfe9 │ │ │ │ @ instruction: 0x01a49540 │ │ │ │ strdeq r9, [r4, r8]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #200 @ 0xc8 │ │ │ │ str r1, [sp, #68] @ 0x44 │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ str r2, [sp, #72] @ 0x48 │ │ │ │ @@ -144961,15 +144961,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #176] @ 0xb0 │ │ │ │ str r0, [sp, #60] @ 0x3c │ │ │ │ b e2438 │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a49844 │ │ │ │ - smlawteq r6, sp, ip, sp │ │ │ │ + ldrdeq sp, [r6, -sp]! @ │ │ │ │ @ instruction: 0x01a49234 │ │ │ │ @ instruction: 0x01a496e8 │ │ │ │ @ instruction: 0x01a4966c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #104 @ 0x68 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ str r2, [sp, #32] │ │ │ │ @@ -145182,15 +145182,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ str r0, [sp, #20] │ │ │ │ b e27ac │ │ │ │ ldr r0, [sp, #20] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a4942c │ │ │ │ - @ instruction: 0x0126d845 │ │ │ │ + @ instruction: 0x0126d855 │ │ │ │ @ instruction: 0x01a48dac │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #120 @ 0x78 │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ str r1, [sp, #28] │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ ldr r0, [sp, #128] @ 0x80 │ │ │ │ @@ -146717,15 +146717,15 @@ │ │ │ │ b e3f9c │ │ │ │ b e3fa0 │ │ │ │ b e3fa4 │ │ │ │ ldr r2, [sp, #204] @ 0xcc │ │ │ │ ldr r1, [sp, #192] @ 0xc0 │ │ │ │ ldr r0, [sp, #188] @ 0xbc │ │ │ │ mov r3, #1 │ │ │ │ - bl a4f5c8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3593c> │ │ │ │ + bl a4f5e0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3593c> │ │ │ │ ldr r0, [sp, #208] @ 0xd0 │ │ │ │ bl dcf64 │ │ │ │ str r0, [sp, #176] @ 0xb0 │ │ │ │ b e3fc8 │ │ │ │ ldr r0, [sp, #176] @ 0xb0 │ │ │ │ bl dfb7c │ │ │ │ str r0, [sp, #172] @ 0xac │ │ │ │ @@ -147092,15 +147092,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ str r0, [sp, #12] │ │ │ │ b e4584 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a478b4 │ │ │ │ - @ instruction: 0x0126ba4d │ │ │ │ + @ instruction: 0x0126ba5d │ │ │ │ @ instruction: 0x01a47004 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ sub sp, sp, #120 @ 0x78 │ │ │ │ str r3, [sp, #24] │ │ │ │ str r2, [sp, #28] │ │ │ │ str r1, [sp, #32] │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ @@ -147846,15 +147846,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #184] @ 0xb8 │ │ │ │ str r0, [sp, #116] @ 0x74 │ │ │ │ b e514c │ │ │ │ ldr r0, [sp, #116] @ 0x74 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a46f80 │ │ │ │ - smlawbeq r6, r1, r0, fp │ │ │ │ + @ instruction: 0x0126b091 │ │ │ │ @ instruction: 0x01a46638 │ │ │ │ @ instruction: 0x01a46de8 │ │ │ │ @ instruction: 0x01a46ca0 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #264 @ 0x108 │ │ │ │ str r1, [sp, #104] @ 0x68 │ │ │ │ str r0, [sp, #100] @ 0x64 │ │ │ │ @@ -148079,15 +148079,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #240] @ 0xf0 │ │ │ │ str r0, [sp, #96] @ 0x60 │ │ │ │ b e54f0 │ │ │ │ ldr r0, [sp, #96] @ 0x60 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ strdeq r6, [r4, r4]! │ │ │ │ - smlawteq r6, r5, ip, sl │ │ │ │ + ldrdeq sl, [r6, -r5]! │ │ │ │ @ instruction: 0x01a4627c │ │ │ │ @ instruction: 0x01a46a90 │ │ │ │ @ instruction: 0x01a46a2c │ │ │ │ @ instruction: 0x01a46984 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #56 @ 0x38 │ │ │ │ str r3, [sp, #12] │ │ │ │ @@ -148239,15 +148239,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ str r0, [sp, #20] │ │ │ │ b e5770 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a46800 │ │ │ │ - smlawbeq r6, r1, r8, sl │ │ │ │ + @ instruction: 0x0126a891 │ │ │ │ @ instruction: 0x01a45e38 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub sp, sp, #304 @ 0x130 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ str r2, [sp, #72] @ 0x48 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ ldr r0, [sp, #344] @ 0x158 │ │ │ │ @@ -148836,17 +148836,17 @@ │ │ │ │ ldr r1, [pc, #52] @ e60f0 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 146da4 │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ str r1, [sp, #48] @ 0x30 │ │ │ │ b e5f54 │ │ │ │ @ instruction: 0x01a461c0 │ │ │ │ - @ instruction: 0x01269504 │ │ │ │ + @ instruction: 0x01269514 │ │ │ │ @ instruction: 0x01a46074 │ │ │ │ - @ instruction: 0x01269498 │ │ │ │ + @ instruction: 0x012694a8 │ │ │ │ @ instruction: 0x01a46008 │ │ │ │ @ instruction: 0x01a45fb4 │ │ │ │ @ instruction: 0x01a45f18 │ │ │ │ @ instruction: 0x01a45f10 │ │ │ │ @ instruction: 0x01a45ebc │ │ │ │ @ instruction: 0x01a45e64 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ @@ -149117,17 +149117,17 @@ │ │ │ │ ldr r0, [sp, #64] @ 0x40 │ │ │ │ ldr r1, [sp, #240] @ 0xf0 │ │ │ │ ldr r2, [pc, #44] @ e6554 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 1469c0 │ │ │ │ b e6368 │ │ │ │ @ instruction: 0x01a45e14 │ │ │ │ - @ instruction: 0x012690e0 │ │ │ │ + strdeq r9, [r6, -r0]! │ │ │ │ ldrdeq r5, [r4, r0]! │ │ │ │ - @ instruction: 0x01269074 │ │ │ │ + smlawbeq r6, r4, r0, r9 │ │ │ │ @ instruction: 0x01a45c60 │ │ │ │ strdeq r5, [r4, r0]! │ │ │ │ @ instruction: 0x01a45b8c │ │ │ │ @ instruction: 0x01a45b80 │ │ │ │ @ instruction: 0x01a45b10 │ │ │ │ @ instruction: 0x01a45a78 │ │ │ │ push {r4, lr} │ │ │ │ @@ -149906,43 +149906,43 @@ │ │ │ │ strb r0, [sp, #543] @ 0x21f │ │ │ │ add sp, sp, #552 @ 0x228 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ add r0, sp, #336 @ 0x150 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 176fc4 │ │ │ │ b e7168 │ │ │ │ - @ instruction: 0x0126984c │ │ │ │ - @ instruction: 0x0126973d │ │ │ │ - @ instruction: 0x01269704 │ │ │ │ + @ instruction: 0x0126985c │ │ │ │ + @ instruction: 0x0126974d │ │ │ │ + @ instruction: 0x01269714 │ │ │ │ @ instruction: 0x01a5b6c8 │ │ │ │ - smlawteq r6, r3, r6, r9 │ │ │ │ + ldrdeq r9, [r6, -r3]! │ │ │ │ @ instruction: 0x01a5b684 │ │ │ │ - smlawbeq r6, r5, r6, r9 │ │ │ │ + @ instruction: 0x01269695 │ │ │ │ @ instruction: 0x01a5b640 │ │ │ │ - @ instruction: 0x01269134 │ │ │ │ + @ instruction: 0x01269144 │ │ │ │ strdeq fp, [r5, ip]! │ │ │ │ - @ instruction: 0x01269600 │ │ │ │ + @ instruction: 0x01269610 │ │ │ │ @ instruction: 0x01a5b5b8 │ │ │ │ - @ instruction: 0x01268658 │ │ │ │ + @ instruction: 0x01268668 │ │ │ │ @ instruction: 0x01a5b574 │ │ │ │ - smlawbeq r6, r3, r5, r9 │ │ │ │ + @ instruction: 0x01269593 │ │ │ │ @ instruction: 0x01a5b524 │ │ │ │ - smlawteq r6, pc, r5, r9 │ │ │ │ + ldrdeq r9, [r6, -pc]! │ │ │ │ ldrdeq fp, [r5, r8]! │ │ │ │ - smlawbeq r6, r0, r5, r8 │ │ │ │ + @ instruction: 0x01268590 │ │ │ │ @ instruction: 0x01a5b498 │ │ │ │ - @ instruction: 0x012694af │ │ │ │ + @ instruction: 0x012694bf │ │ │ │ @ instruction: 0x01a5b454 │ │ │ │ @ instruction: 0x01a5b414 │ │ │ │ @ instruction: 0x01a451b4 │ │ │ │ - @ instruction: 0x01269468 │ │ │ │ + @ instruction: 0x01269478 │ │ │ │ @ instruction: 0x01a5b334 │ │ │ │ - @ instruction: 0x01268e50 │ │ │ │ - smlawteq r6, r8, r2, r8 │ │ │ │ - @ instruction: 0x012692bb │ │ │ │ + @ instruction: 0x01268e60 │ │ │ │ + ldrdeq r8, [r6, -r8]! @ │ │ │ │ + smlawteq r6, fp, r2, r9 │ │ │ │ @ instruction: 0x01a712ac │ │ │ │ @ instruction: 0x01a7126c │ │ │ │ @ instruction: 0x01a44f00 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #12] │ │ │ │ bl 9eef8 │ │ │ │ @@ -150325,23 +150325,23 @@ │ │ │ │ b e77d8 │ │ │ │ add r0, sp, #228 @ 0xe4 │ │ │ │ bl c3e38 │ │ │ │ b e748c │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #384] @ 0x180 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - @ instruction: 0x01268f77 │ │ │ │ + smlawbeq r6, r7, pc, r8 @ │ │ │ │ @ instruction: 0x01a44bbc │ │ │ │ @ instruction: 0x01a44ae4 │ │ │ │ @ instruction: 0x01a449b8 │ │ │ │ - @ instruction: 0x01268809 │ │ │ │ + @ instruction: 0x01268819 │ │ │ │ @ instruction: 0x01a43d90 │ │ │ │ @ instruction: 0x01a4495c │ │ │ │ @ instruction: 0x01a44930 │ │ │ │ - @ instruction: 0x01268c6a │ │ │ │ + @ instruction: 0x01268c7a │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r0, r1 │ │ │ │ str r0, [sp] │ │ │ │ bl 163e84 │ │ │ │ bl 168a5c │ │ │ │ cmp r0, #0 │ │ │ │ @@ -150507,15 +150507,15 @@ │ │ │ │ b e7ab0 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldr r1, [pc, #24] @ e7af8 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [r1] │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x012687e7 │ │ │ │ + strdeq r8, [r6, -r7]! │ │ │ │ @ instruction: 0x01a708a4 │ │ │ │ @ instruction: 0x01a70890 │ │ │ │ @ instruction: 0x01a7086c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ bl 163e84 │ │ │ │ bl 168484 │ │ │ │ @@ -151100,15 +151100,15 @@ │ │ │ │ b e7e8c │ │ │ │ ldr r0, [sp, #1124] @ 0x464 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #160 @ 0xa0 │ │ │ │ bl 1773c0 │ │ │ │ b e8418 │ │ │ │ @ instruction: 0x01a44270 │ │ │ │ - @ instruction: 0x01268467 │ │ │ │ + @ instruction: 0x01268477 │ │ │ │ @ instruction: 0x01a44148 │ │ │ │ @ instruction: 0x01a440ec │ │ │ │ @ instruction: 0x01a43dcc │ │ │ │ push {fp, lr} │ │ │ │ add r0, r1, #64 @ 0x40 │ │ │ │ bl 112c58 │ │ │ │ pop {fp, pc} │ │ │ │ @@ -151330,17 +151330,17 @@ │ │ │ │ mov r2, #8 │ │ │ │ bl 17177c │ │ │ │ b e87b8 │ │ │ │ b e86a8 │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #200] @ 0xc8 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - @ instruction: 0x01266d48 │ │ │ │ + @ instruction: 0x01266d58 │ │ │ │ @ instruction: 0x01a43b50 │ │ │ │ - @ instruction: 0x01266d00 │ │ │ │ + @ instruction: 0x01266d10 │ │ │ │ @ instruction: 0x01a43b20 │ │ │ │ ldrdeq r3, [r4, r4]! │ │ │ │ @ instruction: 0x01a439e8 │ │ │ │ @ instruction: 0x01a439c4 │ │ │ │ push {fp, lr} │ │ │ │ add r0, r0, #96 @ 0x60 │ │ │ │ bl 171fc0 │ │ │ │ @@ -151631,17 +151631,17 @@ │ │ │ │ beq e8858 │ │ │ │ b e8c68 │ │ │ │ add r0, sp, #208 @ 0xd0 │ │ │ │ bl 1773c0 │ │ │ │ b e8858 │ │ │ │ ldr r0, [sp, #336] @ 0x150 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - @ instruction: 0x01266a64 │ │ │ │ + @ instruction: 0x01266a74 │ │ │ │ @ instruction: 0x01a438cc │ │ │ │ - @ instruction: 0x01266a2c │ │ │ │ + @ instruction: 0x01266a3c │ │ │ │ @ instruction: 0x01a43840 │ │ │ │ @ instruction: 0x01a436cc │ │ │ │ @ instruction: 0x01a435c8 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r1, r0 │ │ │ │ str r2, [sp] │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -151911,17 +151911,17 @@ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add r0, r0, r1 │ │ │ │ str r0, [sp, #160] @ 0xa0 │ │ │ │ b e8ed8 │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #208] @ 0xd0 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - strdeq r7, [r6, -fp]! │ │ │ │ - @ instruction: 0x0126767f │ │ │ │ - @ instruction: 0x01267672 │ │ │ │ + @ instruction: 0x0126750b │ │ │ │ + smlawbeq r6, pc, r6, r7 @ │ │ │ │ + smlawbeq r6, r2, r6, r7 │ │ │ │ @ instruction: 0x01a432a0 │ │ │ │ @ instruction: 0x01a43270 │ │ │ │ @ instruction: 0x01a43150 │ │ │ │ @ instruction: 0x01a4313c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r0, [r1] │ │ │ │ @@ -151958,17 +151958,17 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #8] │ │ │ │ b e9188 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ + @ instruction: 0x01267344 │ │ │ │ @ instruction: 0x01267334 │ │ │ │ - @ instruction: 0x01267324 │ │ │ │ - @ instruction: 0x01265b74 │ │ │ │ + smlawbeq r6, r4, fp, r5 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r2, [sp] │ │ │ │ mov r2, r1 │ │ │ │ ldr r1, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ mov r2, r0 │ │ │ │ @@ -152349,15 +152349,15 @@ │ │ │ │ mvn r0, #41 @ 0x29 │ │ │ │ str r0, [r1, #4] │ │ │ │ mov r0, #2 │ │ │ │ str r0, [r1] │ │ │ │ b e97ac │ │ │ │ add sp, sp, #168 @ 0xa8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - smlawbeq r6, fp, ip, r6 │ │ │ │ + @ instruction: 0x01266c9b │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #1600 @ 0x640 │ │ │ │ str r3, [sp, #92] @ 0x5c │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ str r0, [sp, #100] @ 0x64 │ │ │ │ ldr r0, [sp, #1616] @ 0x650 │ │ │ │ str r0, [sp, #104] @ 0x68 │ │ │ │ @@ -153089,15 +153089,15 @@ │ │ │ │ ldr r0, [sp, #24] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldrb r1, [sp, #12] │ │ │ │ add sp, sp, #32 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x01a41f44 │ │ │ │ - @ instruction: 0x01265bb5 │ │ │ │ + smlawteq r6, r5, fp, r5 │ │ │ │ @ instruction: 0x01a4112c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r1, [sp, #8] │ │ │ │ bl ea2a4 │ │ │ │ str r0, [sp, #16] │ │ │ │ and r0, r1, #1 │ │ │ │ @@ -153534,20 +153534,20 @@ │ │ │ │ b eaa20 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ add r0, sp, #240 @ 0xf0 │ │ │ │ str r0, [sp, #4] │ │ │ │ bl 2e1fe8 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ - bl a4f5b4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35928> │ │ │ │ + bl a4f5cc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35928> │ │ │ │ b ea7e0 │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #256] @ 0x100 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - @ instruction: 0x0126593f │ │ │ │ + @ instruction: 0x0126594f │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ bl ea2a4 │ │ │ │ str r0, [sp, #32] │ │ │ │ and r0, r1, #1 │ │ │ │ @@ -153861,15 +153861,15 @@ │ │ │ │ b eabb0 │ │ │ │ bl 569cc │ │ │ │ add r0, sp, #136 @ 0x88 │ │ │ │ bl 17789c │ │ │ │ b eab84 │ │ │ │ ldr r0, [sp, #252] @ 0xfc │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - @ instruction: 0x0126593b │ │ │ │ + @ instruction: 0x0126594b │ │ │ │ @ instruction: 0x01a414e4 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ sub sp, sp, #992 @ 0x3e0 │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ str r2, [sp, #116] @ 0x74 │ │ │ │ str r1, [sp, #120] @ 0x78 │ │ │ │ str r0, [sp, #128] @ 0x80 │ │ │ │ @@ -155333,15 +155333,15 @@ │ │ │ │ b ebb08 │ │ │ │ ldr r0, [sp, #1692] @ 0x69c │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #124 @ 0x7c │ │ │ │ bl c39d4 │ │ │ │ b ec63c │ │ │ │ mcrr 9, 10, pc, ip, cr15 @ │ │ │ │ - @ instruction: 0x012648af │ │ │ │ + @ instruction: 0x012648bf │ │ │ │ strdeq pc, [r3, r0]! │ │ │ │ push {fp, lr} │ │ │ │ mov r0, r1 │ │ │ │ bl 1596c8 │ │ │ │ bl ea2a4 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ @@ -155416,15 +155416,15 @@ │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [pc, #16] @ ec7a0 │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r2, [pc, #12] @ ec7a4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ bl 56804 │ │ │ │ - @ instruction: 0x0126367c │ │ │ │ + smlawbeq r6, ip, r6, r3 │ │ │ │ strdeq pc, [r3, r8]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #320 @ 0x140 │ │ │ │ add ip, sp, #232 @ 0xe8 │ │ │ │ str ip, [sp, #88] @ 0x58 │ │ │ │ str r3, [sp, #92] @ 0x5c │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ @@ -155763,24 +155763,24 @@ │ │ │ │ bl 567a4 │ │ │ │ b eccf8 │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #220] @ 0xdc │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01a3f978 │ │ │ │ - @ instruction: 0x01263571 │ │ │ │ + smlawbeq r6, r1, r5, r3 │ │ │ │ @ instruction: 0x01a3eb18 │ │ │ │ @ instruction: 0x01a3f878 │ │ │ │ - @ instruction: 0x01263461 │ │ │ │ + @ instruction: 0x01263471 │ │ │ │ @ instruction: 0x01a3ea08 │ │ │ │ @ instruction: 0x01a3f7c4 │ │ │ │ - @ instruction: 0x0126339d │ │ │ │ + @ instruction: 0x012633ad │ │ │ │ @ instruction: 0x01a3e944 │ │ │ │ strdeq pc, [r3, r8]! │ │ │ │ - smlawteq r6, r1, r2, r3 │ │ │ │ + ldrdeq r3, [r6, -r1]! │ │ │ │ @ instruction: 0x01a3e868 │ │ │ │ @ instruction: 0x01a3f60c │ │ │ │ strdeq pc, [r3, ip]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #544 @ 0x220 │ │ │ │ str r1, [sp, #504] @ 0x1f8 │ │ │ │ str r0, [sp, #516] @ 0x204 │ │ │ │ @@ -156836,15 +156836,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #228] @ 0xe4 │ │ │ │ tst r0, #1 │ │ │ │ bne eddf4 │ │ │ │ b eddd4 │ │ │ │ - @ instruction: 0x01263729 │ │ │ │ + @ instruction: 0x01263739 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #4092] @ eede0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #23 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #224] @ 0xe0 │ │ │ │ @@ -156853,15 +156853,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #224] @ 0xe0 │ │ │ │ tst r0, #1 │ │ │ │ bne ede3c │ │ │ │ b ede1c │ │ │ │ - @ instruction: 0x01263706 │ │ │ │ + @ instruction: 0x01263716 │ │ │ │ @ instruction: 0x01a54d64 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #4076] @ eee18 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #26 │ │ │ │ bl fafb4 │ │ │ │ @@ -156871,29 +156871,29 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #220] @ 0xdc │ │ │ │ tst r0, #1 │ │ │ │ bne ede84 │ │ │ │ b ede64 │ │ │ │ - ldrdeq r3, [r6, -r4]! │ │ │ │ + @ instruction: 0x012636e4 │ │ │ │ @ instruction: 0xfffb6b6c │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #4012] @ eee20 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #17 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #216] @ 0xd8 │ │ │ │ b ede98 │ │ │ │ ldr r0, [pc, #3992] @ eee24 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - @ instruction: 0x012636a3 │ │ │ │ + @ instruction: 0x012636b3 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ tst r0, #1 │ │ │ │ bne edecc │ │ │ │ b edeac │ │ │ │ @ instruction: 0xfffb6a74 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ @@ -156903,29 +156903,29 @@ │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #212] @ 0xd4 │ │ │ │ b edee0 │ │ │ │ ldr r0, [pc, #3928] @ eee2c │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - @ instruction: 0x01263672 │ │ │ │ + smlawbeq r6, r2, r6, r3 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ tst r0, #1 │ │ │ │ bne edf18 │ │ │ │ b edef4 │ │ │ │ @ instruction: 0xfffe8954 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #3884] @ eee30 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #25 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #208] @ 0xd0 │ │ │ │ b edf2c │ │ │ │ - @ instruction: 0x01263649 │ │ │ │ + @ instruction: 0x01263659 │ │ │ │ ldr r0, [pc, #3860] @ eee34 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ @ instruction: 0xfffe9328 │ │ │ │ ldr r0, [sp, #208] @ 0xd0 │ │ │ │ tst r0, #1 │ │ │ │ @@ -156935,25 +156935,25 @@ │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #3820] @ eee38 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #25 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #204] @ 0xcc │ │ │ │ b edf74 │ │ │ │ - @ instruction: 0x01262e0c │ │ │ │ + @ instruction: 0x01262e1c │ │ │ │ ldr r0, [pc, #3796] @ eee3c │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ @ instruction: 0xfffe9568 │ │ │ │ ldr r0, [sp, #204] @ 0xcc │ │ │ │ tst r0, #1 │ │ │ │ bne edfac │ │ │ │ b edf88 │ │ │ │ - ldrdeq r2, [r6, -ip]! │ │ │ │ + @ instruction: 0x01262dec │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #3752] @ eee40 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #21 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #200] @ 0xc8 │ │ │ │ @@ -156963,15 +156963,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #200] @ 0xc8 │ │ │ │ tst r0, #1 │ │ │ │ bne edff4 │ │ │ │ b edfd0 │ │ │ │ - @ instruction: 0x01263598 │ │ │ │ + @ instruction: 0x012635a8 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #3688] @ eee48 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #18 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #196] @ 0xc4 │ │ │ │ @@ -156981,15 +156981,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #196] @ 0xc4 │ │ │ │ tst r0, #1 │ │ │ │ bne ee03c │ │ │ │ b ee01c │ │ │ │ - @ instruction: 0x0126356c │ │ │ │ + @ instruction: 0x0126357c │ │ │ │ andeq ip, r7, r0, asr ip │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #3620] @ eee50 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #17 │ │ │ │ bl fafb4 │ │ │ │ @@ -156999,29 +156999,29 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #192] @ 0xc0 │ │ │ │ tst r0, #1 │ │ │ │ bne ee084 │ │ │ │ b ee064 │ │ │ │ - @ instruction: 0x01263540 │ │ │ │ + @ instruction: 0x01263550 │ │ │ │ andeq sp, r7, r0, asr #29 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #3556] @ eee58 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #32 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #188] @ 0xbc │ │ │ │ b ee098 │ │ │ │ ldr r0, [pc, #3536] @ eee5c │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - @ instruction: 0x01263515 │ │ │ │ + @ instruction: 0x01263525 │ │ │ │ ldr r0, [sp, #188] @ 0xbc │ │ │ │ tst r0, #1 │ │ │ │ bne ee0cc │ │ │ │ b ee0ac │ │ │ │ andeq sp, r7, ip, ror #29 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ @@ -157031,29 +157031,29 @@ │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #184] @ 0xb8 │ │ │ │ b ee0e0 │ │ │ │ ldr r0, [pc, #3472] @ eee64 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - @ instruction: 0x012634ea │ │ │ │ + strdeq r3, [r6, -sl]! │ │ │ │ ldr r0, [sp, #184] @ 0xb8 │ │ │ │ tst r0, #1 │ │ │ │ bne ee118 │ │ │ │ b ee0f4 │ │ │ │ andeq ip, r7, r0, lsl #21 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #3428] @ eee68 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #20 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #180] @ 0xb4 │ │ │ │ b ee12c │ │ │ │ - smlawteq r6, r3, r4, r3 │ │ │ │ + ldrdeq r3, [r6, -r3]! @ │ │ │ │ ldr r0, [pc, #3404] @ eee6c │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ @ instruction: 0x0007cab8 │ │ │ │ ldr r0, [sp, #180] @ 0xb4 │ │ │ │ tst r0, #1 │ │ │ │ @@ -157063,25 +157063,25 @@ │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #3364] @ eee70 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #23 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #176] @ 0xb0 │ │ │ │ b ee174 │ │ │ │ - @ instruction: 0x01263491 │ │ │ │ + @ instruction: 0x012634a1 │ │ │ │ ldr r0, [pc, #3340] @ eee74 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ @ instruction: 0xfffb77c0 │ │ │ │ ldr r0, [sp, #176] @ 0xb0 │ │ │ │ tst r0, #1 │ │ │ │ bne ee1ac │ │ │ │ b ee188 │ │ │ │ - @ instruction: 0x01263460 │ │ │ │ + @ instruction: 0x01263470 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #3296] @ eee78 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #24 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #172] @ 0xac │ │ │ │ @@ -157091,15 +157091,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #172] @ 0xac │ │ │ │ tst r0, #1 │ │ │ │ bne ee1f4 │ │ │ │ b ee1d0 │ │ │ │ - @ instruction: 0x0126342f │ │ │ │ + @ instruction: 0x0126343f │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #3232] @ eee80 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #23 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #168] @ 0xa8 │ │ │ │ @@ -157109,15 +157109,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #168] @ 0xa8 │ │ │ │ tst r0, #1 │ │ │ │ bne ee23c │ │ │ │ b ee21c │ │ │ │ - @ instruction: 0x01263400 │ │ │ │ + @ instruction: 0x01263410 │ │ │ │ @ instruction: 0xfffc32b4 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #3164] @ eee88 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #18 │ │ │ │ bl fafb4 │ │ │ │ @@ -157127,29 +157127,29 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #164] @ 0xa4 │ │ │ │ tst r0, #1 │ │ │ │ bne ee284 │ │ │ │ b ee264 │ │ │ │ - ldrdeq r3, [r6, -r2]! │ │ │ │ + @ instruction: 0x012633e2 │ │ │ │ @ instruction: 0xfffc33f0 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #3100] @ eee90 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #14 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #160] @ 0xa0 │ │ │ │ b ee298 │ │ │ │ ldr r0, [pc, #3080] @ eee94 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - @ instruction: 0x012633ac │ │ │ │ + @ instruction: 0x012633bc │ │ │ │ ldr r0, [sp, #160] @ 0xa0 │ │ │ │ tst r0, #1 │ │ │ │ bne ee2cc │ │ │ │ b ee2ac │ │ │ │ @ instruction: 0xfffb8f48 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ @@ -157159,29 +157159,29 @@ │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #156] @ 0x9c │ │ │ │ b ee2e0 │ │ │ │ ldr r0, [pc, #3016] @ eee9c │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - @ instruction: 0x0126337e │ │ │ │ + smlawbeq r6, lr, r3, r3 │ │ │ │ ldr r0, [sp, #156] @ 0x9c │ │ │ │ tst r0, #1 │ │ │ │ bne ee318 │ │ │ │ b ee2f4 │ │ │ │ @ instruction: 0xfffb6ec4 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #2972] @ eeea0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #13 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #152] @ 0x98 │ │ │ │ b ee32c │ │ │ │ - @ instruction: 0x0126334c │ │ │ │ + @ instruction: 0x0126335c │ │ │ │ ldr r0, [pc, #2948] @ eeea4 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ @ instruction: 0xfffb7ee8 │ │ │ │ ldr r0, [sp, #152] @ 0x98 │ │ │ │ tst r0, #1 │ │ │ │ @@ -157191,25 +157191,25 @@ │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #2908] @ eeea8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #16 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #148] @ 0x94 │ │ │ │ b ee374 │ │ │ │ - @ instruction: 0x0126331b │ │ │ │ + @ instruction: 0x0126332b │ │ │ │ ldr r0, [pc, #2884] @ eeeac │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ @ instruction: 0xfffb9320 │ │ │ │ ldr r0, [sp, #148] @ 0x94 │ │ │ │ tst r0, #1 │ │ │ │ bne ee3ac │ │ │ │ b ee388 │ │ │ │ - @ instruction: 0x012629ec │ │ │ │ + strdeq r2, [r6, -ip]! │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #2840] @ eeeb0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #13 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #144] @ 0x90 │ │ │ │ @@ -157219,15 +157219,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #144] @ 0x90 │ │ │ │ tst r0, #1 │ │ │ │ bne ee3f4 │ │ │ │ b ee3d0 │ │ │ │ - @ instruction: 0x012629bc │ │ │ │ + smlawteq r6, ip, r9, r2 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #2776] @ eeeb8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #24 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #140] @ 0x8c │ │ │ │ @@ -157237,15 +157237,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #140] @ 0x8c │ │ │ │ tst r0, #1 │ │ │ │ bne ee43c │ │ │ │ b ee41c │ │ │ │ - @ instruction: 0x0126326a │ │ │ │ + @ instruction: 0x0126327a │ │ │ │ @ instruction: 0xfffb91e8 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #2708] @ eeec0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #18 │ │ │ │ bl fafb4 │ │ │ │ @@ -157255,29 +157255,29 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #136] @ 0x88 │ │ │ │ tst r0, #1 │ │ │ │ bne ee484 │ │ │ │ b ee464 │ │ │ │ - @ instruction: 0x01263243 │ │ │ │ + @ instruction: 0x01263253 │ │ │ │ andeq r9, r4, r4, ror r3 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #2644] @ eeec8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #19 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #132] @ 0x84 │ │ │ │ b ee498 │ │ │ │ ldr r0, [pc, #2624] @ eeecc │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - @ instruction: 0x0126321c │ │ │ │ + @ instruction: 0x0126322c │ │ │ │ ldr r0, [sp, #132] @ 0x84 │ │ │ │ tst r0, #1 │ │ │ │ bne ee4cc │ │ │ │ b ee4ac │ │ │ │ muleq r4, r0, sl │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ @@ -157287,29 +157287,29 @@ │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #128] @ 0x80 │ │ │ │ b ee4e0 │ │ │ │ ldr r0, [pc, #2560] @ eeed4 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - smlawteq r6, ip, r8, r2 │ │ │ │ + ldrdeq r2, [r6, -ip]! │ │ │ │ ldr r0, [sp, #128] @ 0x80 │ │ │ │ tst r0, #1 │ │ │ │ bne ee518 │ │ │ │ b ee4f4 │ │ │ │ andeq sl, r4, r4, asr #12 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #2516] @ eeed8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #26 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #124] @ 0x7c │ │ │ │ b ee52c │ │ │ │ - @ instruction: 0x012631ab │ │ │ │ + @ instruction: 0x012631bb │ │ │ │ ldr r0, [pc, #2492] @ eeedc │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ andeq sl, r4, r0, ror r6 │ │ │ │ ldr r0, [sp, #124] @ 0x7c │ │ │ │ tst r0, #1 │ │ │ │ @@ -157319,25 +157319,25 @@ │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #2452] @ eeee0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #27 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #120] @ 0x78 │ │ │ │ b ee574 │ │ │ │ - @ instruction: 0x0126285c │ │ │ │ + @ instruction: 0x0126286c │ │ │ │ ldr r0, [pc, #2428] @ eeee4 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ muleq r4, ip, r6 │ │ │ │ ldr r0, [sp, #120] @ 0x78 │ │ │ │ tst r0, #1 │ │ │ │ bne ee5ac │ │ │ │ b ee588 │ │ │ │ - @ instruction: 0x01263139 │ │ │ │ + @ instruction: 0x01263149 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #2384] @ eeee8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #28 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #116] @ 0x74 │ │ │ │ @@ -157347,15 +157347,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #116] @ 0x74 │ │ │ │ tst r0, #1 │ │ │ │ bne ee5f4 │ │ │ │ b ee5d0 │ │ │ │ - @ instruction: 0x0126310e │ │ │ │ + @ instruction: 0x0126311e │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #2320] @ eeef0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #112] @ 0x70 │ │ │ │ @@ -157365,15 +157365,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #112] @ 0x70 │ │ │ │ tst r0, #1 │ │ │ │ bne ee63c │ │ │ │ b ee61c │ │ │ │ - ldrdeq r3, [r6, -ip]! │ │ │ │ + @ instruction: 0x012630ec │ │ │ │ strdeq r5, [r4], -ip │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #2252] @ eeef8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #21 │ │ │ │ bl fafb4 │ │ │ │ @@ -157383,29 +157383,29 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #108] @ 0x6c │ │ │ │ tst r0, #1 │ │ │ │ bne ee684 │ │ │ │ b ee664 │ │ │ │ - strheq r3, [r6, -r4]! │ │ │ │ + smlawteq r6, r4, r0, r3 │ │ │ │ andeq r6, r4, r0, lsl r4 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #2188] @ eef00 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #34 @ 0x22 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #104] @ 0x68 │ │ │ │ b ee698 │ │ │ │ ldr r0, [pc, #2168] @ eef04 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - smlawbeq r6, r2, r0, r3 │ │ │ │ + @ instruction: 0x01263092 │ │ │ │ ldr r0, [sp, #104] @ 0x68 │ │ │ │ tst r0, #1 │ │ │ │ bne ee6cc │ │ │ │ b ee6ac │ │ │ │ strdeq r6, [r4], -r8 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ @@ -157415,29 +157415,29 @@ │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #100] @ 0x64 │ │ │ │ b ee6e0 │ │ │ │ ldr r0, [pc, #2104] @ eef0c │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - qsubeq r3, r1, r6 │ │ │ │ + @ instruction: 0x01263061 │ │ │ │ ldr r0, [sp, #100] @ 0x64 │ │ │ │ tst r0, #1 │ │ │ │ bne ee718 │ │ │ │ b ee6f4 │ │ │ │ andeq r6, r4, r4, lsr #6 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #2060] @ eef10 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #13 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #96] @ 0x60 │ │ │ │ b ee72c │ │ │ │ - @ instruction: 0x0126301f │ │ │ │ + @ instruction: 0x0126302f │ │ │ │ ldr r0, [pc, #2036] @ eef14 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ andeq r6, r4, ip, lsr #15 │ │ │ │ ldr r0, [sp, #96] @ 0x60 │ │ │ │ tst r0, #1 │ │ │ │ @@ -157447,25 +157447,25 @@ │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #1996] @ eef18 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #10 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #92] @ 0x5c │ │ │ │ b ee774 │ │ │ │ - @ instruction: 0x01262fee │ │ │ │ + strdeq r2, [r6, -lr]! │ │ │ │ ldr r0, [pc, #1972] @ eef1c │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ andeq r5, r4, r4, asr #24 │ │ │ │ ldr r0, [sp, #92] @ 0x5c │ │ │ │ tst r0, #1 │ │ │ │ bne ee7ac │ │ │ │ b ee788 │ │ │ │ - smlawteq r6, r6, pc, r2 @ │ │ │ │ + ldrdeq r2, [r6, -r6]! │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #1928] @ eef20 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #9 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #88] @ 0x58 │ │ │ │ @@ -157475,15 +157475,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ tst r0, #1 │ │ │ │ bne ee7f4 │ │ │ │ b ee7d0 │ │ │ │ - @ instruction: 0x01262f95 │ │ │ │ + @ instruction: 0x01262fa5 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #1864] @ eef28 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #16 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #84] @ 0x54 │ │ │ │ @@ -157493,15 +157493,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #84] @ 0x54 │ │ │ │ tst r0, #1 │ │ │ │ bne ee83c │ │ │ │ b ee81c │ │ │ │ - @ instruction: 0x01262f63 │ │ │ │ + @ instruction: 0x01262f73 │ │ │ │ strdeq r2, [r3], -r0 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #1796] @ eef30 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #18 │ │ │ │ bl fafb4 │ │ │ │ @@ -157511,29 +157511,29 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ tst r0, #1 │ │ │ │ bne ee884 │ │ │ │ b ee864 │ │ │ │ - @ instruction: 0x01262f30 │ │ │ │ + @ instruction: 0x01262f40 │ │ │ │ andeq r2, r3, r4, lsr #16 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #1732] @ eef38 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #19 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ b ee898 │ │ │ │ ldr r0, [pc, #1712] @ eef3c │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - strdeq r2, [r6, -lr]! │ │ │ │ + @ instruction: 0x01262f0e │ │ │ │ ldr r0, [sp, #76] @ 0x4c │ │ │ │ tst r0, #1 │ │ │ │ bne ee8cc │ │ │ │ b ee8ac │ │ │ │ andeq r2, r3, r0, asr r8 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ @@ -157543,29 +157543,29 @@ │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #72] @ 0x48 │ │ │ │ b ee8e0 │ │ │ │ ldr r0, [pc, #1648] @ eef44 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - ldrdeq r2, [r6, -r5]! │ │ │ │ + @ instruction: 0x01262ee5 │ │ │ │ ldr r0, [sp, #72] @ 0x48 │ │ │ │ tst r0, #1 │ │ │ │ bne ee918 │ │ │ │ b ee8f4 │ │ │ │ muleq r3, r4, r3 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #1604] @ eef48 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #17 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #68] @ 0x44 │ │ │ │ b ee92c │ │ │ │ - @ instruction: 0x01262967 │ │ │ │ + @ instruction: 0x01262977 │ │ │ │ ldr r0, [pc, #1580] @ eef4c │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ andeq sp, r7, r0, ror #8 │ │ │ │ ldr r0, [sp, #68] @ 0x44 │ │ │ │ tst r0, #1 │ │ │ │ @@ -157575,25 +157575,25 @@ │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #1540] @ eef50 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #29 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ b ee974 │ │ │ │ - @ instruction: 0x01262e5c │ │ │ │ + @ instruction: 0x01262e6c │ │ │ │ ldr r0, [pc, #1516] @ eef54 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ strdeq sp, [r7], -r0 │ │ │ │ ldr r0, [sp, #64] @ 0x40 │ │ │ │ tst r0, #1 │ │ │ │ bne ee9ac │ │ │ │ b ee988 │ │ │ │ - @ instruction: 0x01262e2f │ │ │ │ + @ instruction: 0x01262e3f │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #1472] @ eef58 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #24 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #60] @ 0x3c │ │ │ │ @@ -157603,15 +157603,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ tst r0, #1 │ │ │ │ bne ee9f4 │ │ │ │ b ee9d0 │ │ │ │ - @ instruction: 0x01262e03 │ │ │ │ + @ instruction: 0x01262e13 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #1408] @ eef60 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #19 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ @@ -157621,15 +157621,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ tst r0, #1 │ │ │ │ bne eea3c │ │ │ │ b eea1c │ │ │ │ - ldrdeq r2, [r6, -r6]! │ │ │ │ + @ instruction: 0x01262de6 │ │ │ │ @ instruction: 0xfffba2f4 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #1340] @ eef68 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #26 │ │ │ │ bl fafb4 │ │ │ │ @@ -157639,29 +157639,29 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ tst r0, #1 │ │ │ │ bne eea84 │ │ │ │ b eea64 │ │ │ │ - @ instruction: 0x01262da8 │ │ │ │ + @ instruction: 0x01262db8 │ │ │ │ @ instruction: 0xfffbe408 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #1276] @ eef70 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #13 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ b eea98 │ │ │ │ ldr r0, [pc, #1256] @ eef74 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - @ instruction: 0x01262d7b │ │ │ │ + smlawbeq r6, fp, sp, r2 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ tst r0, #1 │ │ │ │ bne eeacc │ │ │ │ b eeaac │ │ │ │ @ instruction: 0xfffbedf4 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ @@ -157671,29 +157671,29 @@ │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ b eeae0 │ │ │ │ ldr r0, [pc, #1192] @ eef7c │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - @ instruction: 0x01262d4d │ │ │ │ + @ instruction: 0x01262d5d │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ tst r0, #1 │ │ │ │ bne eeb18 │ │ │ │ b eeaf4 │ │ │ │ @ instruction: 0xfffbf7e0 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #1148] @ eef80 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #22 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ b eeb2c │ │ │ │ - @ instruction: 0x01262d27 │ │ │ │ + @ instruction: 0x01262d37 │ │ │ │ ldr r0, [pc, #1124] @ eef84 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ @ instruction: 0xfffc13b8 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ tst r0, #1 │ │ │ │ @@ -157703,25 +157703,25 @@ │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #1084] @ eef88 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #23 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ b eeb74 │ │ │ │ - @ instruction: 0x01262d01 │ │ │ │ + @ instruction: 0x01262d11 │ │ │ │ ldr r0, [pc, #1060] @ eef8c │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ @ instruction: 0xfffc0a7c │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ tst r0, #1 │ │ │ │ bne eebac │ │ │ │ b eeb88 │ │ │ │ - ldrdeq r2, [r6, -r3]! │ │ │ │ + @ instruction: 0x01262ce3 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #1016] @ eef90 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #14 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #32] │ │ │ │ @@ -157731,15 +157731,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ tst r0, #1 │ │ │ │ bne eebf4 │ │ │ │ b eebd0 │ │ │ │ - @ instruction: 0x01262ca4 │ │ │ │ + @ instruction: 0x01262cb4 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #952] @ eef98 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #23 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #28] │ │ │ │ @@ -157749,15 +157749,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ tst r0, #1 │ │ │ │ bne eec3c │ │ │ │ b eec1c │ │ │ │ - @ instruction: 0x01262c7b │ │ │ │ + smlawbeq r6, fp, ip, r2 │ │ │ │ @ instruction: 0xfffc2bac │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #884] @ eefa0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #30 │ │ │ │ bl fafb4 │ │ │ │ @@ -157767,29 +157767,29 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ tst r0, #1 │ │ │ │ bne eec84 │ │ │ │ b eec64 │ │ │ │ - @ instruction: 0x01262c51 │ │ │ │ + @ instruction: 0x01262c61 │ │ │ │ andeq r7, r4, r4, asr #9 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #820] @ eefa8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #27 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #20] │ │ │ │ b eec98 │ │ │ │ ldr r0, [pc, #800] @ eefac │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - @ instruction: 0x01262c1e │ │ │ │ + @ instruction: 0x01262c2e │ │ │ │ ldr r0, [sp, #20] │ │ │ │ tst r0, #1 │ │ │ │ bne eeccc │ │ │ │ b eecac │ │ │ │ andeq r8, r4, r0, lsr r1 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ @@ -157799,29 +157799,29 @@ │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #16] │ │ │ │ b eece0 │ │ │ │ ldr r0, [pc, #736] @ eefb4 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - @ instruction: 0x012620ec │ │ │ │ + strdeq r2, [r6, -ip]! │ │ │ │ ldr r0, [sp, #16] │ │ │ │ tst r0, #1 │ │ │ │ bne eed18 │ │ │ │ b eecf4 │ │ │ │ andeq ip, r7, r8, ror r5 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #692] @ eefb8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #28 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #12] │ │ │ │ b eed2c │ │ │ │ - @ instruction: 0x01262bad │ │ │ │ + @ instruction: 0x01262bbd │ │ │ │ ldr r0, [pc, #668] @ eefbc │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldrdeq ip, [r7], -r4 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ tst r0, #1 │ │ │ │ @@ -157831,25 +157831,25 @@ │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #628] @ eefc0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #27 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #8] │ │ │ │ b eed74 │ │ │ │ - smlawbeq r6, sl, fp, r2 │ │ │ │ + @ instruction: 0x01262b9a │ │ │ │ ldr r0, [pc, #604] @ eefc4 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ @ instruction: 0x01a531c4 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ tst r0, #1 │ │ │ │ bne eedac │ │ │ │ b eed88 │ │ │ │ - @ instruction: 0x01262b5e │ │ │ │ + @ instruction: 0x01262b6e │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [pc, #560] @ eefc8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #30 │ │ │ │ bl fafb4 │ │ │ │ str r0, [sp, #4] │ │ │ │ @@ -157864,137 +157864,137 @@ │ │ │ │ bne eedd0 │ │ │ │ b eedcc │ │ │ │ b eede8 │ │ │ │ ldr r0, [pc, #504] @ eefd0 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - @ instruction: 0x01262b31 │ │ │ │ + @ instruction: 0x01262b41 │ │ │ │ @ instruction: 0xfffc4cf0 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ ldr r0, [sp, #520] @ 0x208 │ │ │ │ add sp, sp, #544 @ 0x220 │ │ │ │ pop {fp, pc} │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #520] @ 0x208 │ │ │ │ b eedf4 │ │ │ │ - @ instruction: 0x01262b00 │ │ │ │ + @ instruction: 0x01262b10 │ │ │ │ @ instruction: 0xfffc4e20 │ │ │ │ - ldrdeq r2, [r6, -r2]! @ │ │ │ │ + @ instruction: 0x01262ae2 │ │ │ │ @ instruction: 0xfffc5058 │ │ │ │ - @ instruction: 0x01262a9b │ │ │ │ + @ instruction: 0x01262aab │ │ │ │ @ instruction: 0xfffc5114 │ │ │ │ - @ instruction: 0x01262a65 │ │ │ │ + @ instruction: 0x01262a75 │ │ │ │ @ instruction: 0xfffc49dc │ │ │ │ - @ instruction: 0x01262a36 │ │ │ │ + @ instruction: 0x01262a46 │ │ │ │ @ instruction: 0xfffc51e4 │ │ │ │ - @ instruction: 0x01262a03 │ │ │ │ + @ instruction: 0x01262a13 │ │ │ │ @ instruction: 0xfffc59f0 │ │ │ │ - ldrdeq r2, [r6, -r0]! │ │ │ │ + @ instruction: 0x012629e0 │ │ │ │ @ instruction: 0xfffe7330 │ │ │ │ - @ instruction: 0x01262996 │ │ │ │ + @ instruction: 0x012629a6 │ │ │ │ andeq r2, r3, r8, asr #12 │ │ │ │ - @ instruction: 0x01260c78 │ │ │ │ + smlawbeq r6, r8, ip, r0 │ │ │ │ @ instruction: 0xfffb69b0 │ │ │ │ - @ instruction: 0x01262917 │ │ │ │ + @ instruction: 0x01262927 │ │ │ │ @ instruction: 0xfffb6f04 │ │ │ │ - @ instruction: 0x012628e0 │ │ │ │ + strdeq r2, [r6, -r0]! │ │ │ │ ldrdeq r1, [r3], -r0 │ │ │ │ - @ instruction: 0x012628ac │ │ │ │ + @ instruction: 0x012628bc │ │ │ │ andeq r2, r3, r0, lsr #13 │ │ │ │ - @ instruction: 0x01262877 │ │ │ │ + smlawbeq r6, r7, r8, r2 │ │ │ │ @ instruction: 0xfffba46c │ │ │ │ - @ instruction: 0x01262847 │ │ │ │ + @ instruction: 0x01262857 │ │ │ │ @ instruction: 0xfffbb020 │ │ │ │ - @ instruction: 0x01262812 │ │ │ │ + @ instruction: 0x01262822 │ │ │ │ @ instruction: 0xfffbbbd4 │ │ │ │ - ldrdeq r2, [r6, -ip]! │ │ │ │ + @ instruction: 0x012627ec │ │ │ │ @ instruction: 0xfffb5bb0 │ │ │ │ - @ instruction: 0x012627a2 │ │ │ │ + @ instruction: 0x012627b2 │ │ │ │ @ instruction: 0xfffb5a70 │ │ │ │ - @ instruction: 0x01262769 │ │ │ │ + @ instruction: 0x01262779 │ │ │ │ @ instruction: 0xfffb5aa0 │ │ │ │ - @ instruction: 0x01261a90 │ │ │ │ + @ instruction: 0x01261aa0 │ │ │ │ @ instruction: 0xfffb7a1c │ │ │ │ - @ instruction: 0x012626e2 │ │ │ │ + strdeq r2, [r6, -r2]! @ │ │ │ │ andeq r9, r4, r4, ror #23 │ │ │ │ - @ instruction: 0x012626a7 │ │ │ │ + @ instruction: 0x012626b7 │ │ │ │ @ instruction: 0xfffecd5c │ │ │ │ - @ instruction: 0x01262673 │ │ │ │ + smlawbeq r6, r3, r6, r2 │ │ │ │ andeq r1, r0, r0, asr #13 │ │ │ │ - @ instruction: 0x0126263d │ │ │ │ + @ instruction: 0x0126264d │ │ │ │ andeq r4, r4, r8, lsr #31 │ │ │ │ - @ instruction: 0x01262608 │ │ │ │ + @ instruction: 0x01262618 │ │ │ │ @ instruction: 0xfffbc788 │ │ │ │ - ldrdeq r2, [r6, -r2]! @ │ │ │ │ + @ instruction: 0x012625e2 │ │ │ │ @ instruction: 0xfffbf88c │ │ │ │ - @ instruction: 0x012625a4 │ │ │ │ + @ instruction: 0x012625b4 │ │ │ │ @ instruction: 0xfffc28bc │ │ │ │ - @ instruction: 0x01262573 │ │ │ │ + smlawbeq r6, r3, r5, r2 │ │ │ │ andeq fp, r7, r4, lsl pc │ │ │ │ - @ instruction: 0x01262547 │ │ │ │ + @ instruction: 0x01262557 │ │ │ │ andeq ip, r7, r8, asr r4 │ │ │ │ - @ instruction: 0x01262523 │ │ │ │ + @ instruction: 0x01262533 │ │ │ │ @ instruction: 0xfffecbd8 │ │ │ │ - strdeq r2, [r6, -r0]! │ │ │ │ + @ instruction: 0x01262500 │ │ │ │ @ instruction: 0xfffc42e8 │ │ │ │ - smlawteq r6, sl, r4, r2 │ │ │ │ + ldrdeq r2, [r6, -sl]! │ │ │ │ andeq fp, r7, r4, asr #13 │ │ │ │ - smlawbeq r6, lr, r4, r2 │ │ │ │ + @ instruction: 0x0126249e │ │ │ │ @ instruction: 0xfffc40d8 │ │ │ │ - @ instruction: 0x01262453 │ │ │ │ + @ instruction: 0x01262463 │ │ │ │ @ instruction: 0xfffc2c6c │ │ │ │ - @ instruction: 0x01262411 │ │ │ │ + @ instruction: 0x01262421 │ │ │ │ @ instruction: 0xfffeca78 │ │ │ │ - @ instruction: 0x0126160c │ │ │ │ + @ instruction: 0x0126161c │ │ │ │ @ instruction: 0xfffeca98 │ │ │ │ - smlawbeq r6, r6, r3, r2 │ │ │ │ + @ instruction: 0x01262396 │ │ │ │ @ instruction: 0xfffc2c08 │ │ │ │ - @ instruction: 0x01262350 │ │ │ │ + @ instruction: 0x01262360 │ │ │ │ @ instruction: 0xfffc2d50 │ │ │ │ - @ instruction: 0x0126231b │ │ │ │ + @ instruction: 0x0126232b │ │ │ │ @ instruction: 0xfffc3204 │ │ │ │ - @ instruction: 0x012622e2 │ │ │ │ + strdeq r2, [r6, -r2]! @ │ │ │ │ @ instruction: 0xfffc3348 │ │ │ │ - @ instruction: 0x012622ab │ │ │ │ + @ instruction: 0x012622bb │ │ │ │ @ instruction: 0xfffc34b0 │ │ │ │ - @ instruction: 0x0126227c │ │ │ │ + smlawbeq r6, ip, r2, r2 │ │ │ │ @ instruction: 0xfffb7df4 │ │ │ │ - @ instruction: 0x0126224c │ │ │ │ + @ instruction: 0x0126225c │ │ │ │ muleq r4, r0, fp │ │ │ │ - @ instruction: 0x01262213 │ │ │ │ + @ instruction: 0x01262223 │ │ │ │ ldrdeq r5, [r4], -ip │ │ │ │ - @ instruction: 0x012621e5 │ │ │ │ + strdeq r2, [r6, -r5]! │ │ │ │ @ instruction: 0xfffec83c │ │ │ │ - @ instruction: 0x012621aa │ │ │ │ + @ instruction: 0x012621ba │ │ │ │ ldrdeq r7, [r4], -r4 │ │ │ │ - @ instruction: 0x01262177 │ │ │ │ + smlawbeq r6, r7, r1, r2 │ │ │ │ strdeq r8, [r4], -r4 │ │ │ │ - @ instruction: 0x01262145 │ │ │ │ + @ instruction: 0x01262155 │ │ │ │ @ instruction: 0xfffc33e0 │ │ │ │ - @ instruction: 0x01262110 │ │ │ │ + @ instruction: 0x01262120 │ │ │ │ @ instruction: 0xfffb5318 │ │ │ │ - ldrdeq r2, [r6, -r6]! │ │ │ │ + @ instruction: 0x012620e6 │ │ │ │ @ instruction: 0xfffb53ec │ │ │ │ - @ instruction: 0x012620a1 │ │ │ │ + strheq r2, [r6, -r1]! │ │ │ │ @ instruction: 0xfffec684 │ │ │ │ - @ instruction: 0x01262077 │ │ │ │ + smlawbeq r6, r7, r0, r2 │ │ │ │ @ instruction: 0xfffb54ac │ │ │ │ - @ instruction: 0x0126204a │ │ │ │ + qsubeq r2, sl, r6 │ │ │ │ andeq r9, r4, r8, lsr #23 │ │ │ │ - @ instruction: 0x01262024 │ │ │ │ + @ instruction: 0x01262034 │ │ │ │ ldrdeq r9, [r4], -r4 │ │ │ │ - strdeq r1, [r6, -r8]! │ │ │ │ + @ instruction: 0x01262008 │ │ │ │ @ instruction: 0xfffb54f8 │ │ │ │ - smlawteq r6, r7, pc, r1 @ │ │ │ │ + ldrdeq r1, [r6, -r7]! │ │ │ │ @ instruction: 0xfffb64e4 │ │ │ │ @ instruction: 0xfffe77e0 │ │ │ │ ldr r0, [r0] │ │ │ │ ldr r1, [r1] │ │ │ │ sub r0, r0, r1 │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ @@ -158548,70 +158548,70 @@ │ │ │ │ ldr r0, [sp, #160] @ 0xa0 │ │ │ │ add sp, sp, #304 @ 0x130 │ │ │ │ pop {fp, pc} │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #160] @ 0xa0 │ │ │ │ b ef86c │ │ │ │ @ instruction: 0x01a3d4cc │ │ │ │ - @ instruction: 0x01260e19 │ │ │ │ + @ instruction: 0x01260e29 │ │ │ │ @ instruction: 0x01a3c3a0 │ │ │ │ - smlawbeq r6, r1, ip, r1 │ │ │ │ - @ instruction: 0x012613e9 │ │ │ │ + @ instruction: 0x01261c91 │ │ │ │ + strdeq r1, [r6, -r9]! │ │ │ │ andeq sl, r7, r4, asr ip │ │ │ │ - @ instruction: 0x01261c32 │ │ │ │ + @ instruction: 0x01261c42 │ │ │ │ @ instruction: 0x01a52a14 │ │ │ │ - @ instruction: 0x01261c04 │ │ │ │ + @ instruction: 0x01261c14 │ │ │ │ @ instruction: 0x01a52ca8 │ │ │ │ - @ instruction: 0x01261be5 │ │ │ │ + strdeq r1, [r6, -r5]! │ │ │ │ @ instruction: 0xffffdb2c │ │ │ │ - smlawteq r6, r0, fp, r1 │ │ │ │ + ldrdeq r1, [r6, -r0]! │ │ │ │ andeq r0, r0, ip, ror r9 │ │ │ │ - @ instruction: 0x0126166a │ │ │ │ + @ instruction: 0x0126167a │ │ │ │ andeq r8, r4, ip, ror r6 │ │ │ │ - @ instruction: 0x01261668 │ │ │ │ + @ instruction: 0x01261678 │ │ │ │ @ instruction: 0xfffc3b04 │ │ │ │ - @ instruction: 0x01261847 │ │ │ │ + @ instruction: 0x01261857 │ │ │ │ @ instruction: 0xfffc3bc4 │ │ │ │ - @ instruction: 0x012615b2 │ │ │ │ + smlawteq r6, r2, r5, r1 │ │ │ │ @ instruction: 0xfffc3610 │ │ │ │ - smlawbeq r6, r5, r5, r1 │ │ │ │ - @ instruction: 0xfffc3744 │ │ │ │ @ instruction: 0x01261595 │ │ │ │ + @ instruction: 0xfffc3744 │ │ │ │ + @ instruction: 0x012615a5 │ │ │ │ @ instruction: 0xfffc3878 │ │ │ │ - @ instruction: 0x0126156a │ │ │ │ + @ instruction: 0x0126157a │ │ │ │ @ instruction: 0xfffc3d1c │ │ │ │ - @ instruction: 0x0126153f │ │ │ │ + @ instruction: 0x0126154f │ │ │ │ @ instruction: 0xfffc4530 │ │ │ │ - @ instruction: 0x012614a6 │ │ │ │ + @ instruction: 0x012614b6 │ │ │ │ @ instruction: 0xfffe5e74 │ │ │ │ - @ instruction: 0x01261473 │ │ │ │ + smlawbeq r6, r3, r4, r1 │ │ │ │ @ instruction: 0xfffc3aec │ │ │ │ - @ instruction: 0x012618ec │ │ │ │ + strdeq r1, [r6, -ip]! │ │ │ │ @ instruction: 0xfffc33bc │ │ │ │ - smlawteq r6, ip, r8, r1 │ │ │ │ + ldrdeq r1, [r6, -ip]! │ │ │ │ andeq r6, r4, r8, ror #20 │ │ │ │ - @ instruction: 0x0126189b │ │ │ │ + @ instruction: 0x012618ab │ │ │ │ @ instruction: 0xfffc1f4c │ │ │ │ - @ instruction: 0x01261869 │ │ │ │ + @ instruction: 0x01261879 │ │ │ │ @ instruction: 0xfffc2734 │ │ │ │ - @ instruction: 0x0126183a │ │ │ │ + @ instruction: 0x0126184a │ │ │ │ @ instruction: 0xfffc2054 │ │ │ │ - @ instruction: 0x0126180c │ │ │ │ + @ instruction: 0x0126181c │ │ │ │ @ instruction: 0xfffc250c │ │ │ │ - ldrdeq r1, [r6, -ip]! │ │ │ │ + @ instruction: 0x012617ec │ │ │ │ @ instruction: 0xfffc27d8 │ │ │ │ - @ instruction: 0x012617b3 │ │ │ │ + smlawteq r6, r3, r7, r1 │ │ │ │ andeq r4, r4, r0, ror lr │ │ │ │ - smlawbeq r6, r5, r7, r1 │ │ │ │ + @ instruction: 0x01261795 │ │ │ │ andeq r5, r4, r0, asr #3 │ │ │ │ - @ instruction: 0x0126174e │ │ │ │ + @ instruction: 0x0126175e │ │ │ │ @ instruction: 0xfffeba88 │ │ │ │ - @ instruction: 0x01261716 │ │ │ │ + @ instruction: 0x01261726 │ │ │ │ @ instruction: 0xfffebaac │ │ │ │ - strdeq r1, [r6, -r2]! │ │ │ │ + @ instruction: 0x01261502 │ │ │ │ andeq r4, r4, r8, lsl pc │ │ │ │ andeq r8, r4, r0, lsr #29 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ str ip, [sp, #16] │ │ │ │ @@ -158852,17 +158852,17 @@ │ │ │ │ bl 1ceaf4 │ │ │ │ strb r0, [sp, #19] │ │ │ │ b efd38 │ │ │ │ ldrb r0, [sp, #19] │ │ │ │ and r0, r0, #1 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - msreq SP_usr, r4, lsl r6 │ │ │ │ + msreq SP_usr, r4, lsr #12 │ │ │ │ @ instruction: 0x01a3c868 │ │ │ │ - @ instruction: 0x01261210 │ │ │ │ + @ instruction: 0x01261220 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r0] │ │ │ │ cmp r0, #0 │ │ │ │ movne r0, #1 │ │ │ │ @@ -158927,15 +158927,15 @@ │ │ │ │ ldr r2, [pc, #24] @ efe78 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ add sp, sp, #232 @ 0xe8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x012610e2 │ │ │ │ + strdeq r1, [r6, -r2]! │ │ │ │ @ instruction: 0x01a3c72c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #232 @ 0xe8 │ │ │ │ mov r0, #164 @ 0xa4 │ │ │ │ str r0, [sp, #216] @ 0xd8 │ │ │ │ add r0, sp, #8 │ │ │ │ bl 109cfc │ │ │ │ @@ -158955,15 +158955,15 @@ │ │ │ │ ldr r2, [pc, #24] @ efee8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ add sp, sp, #232 @ 0xe8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01261072 │ │ │ │ + smlawbeq r6, r2, r0, r1 │ │ │ │ @ instruction: 0x01a3c6bc │ │ │ │ sub r0, r0, r1 │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ @@ -158994,15 +158994,15 @@ │ │ │ │ ldr r2, [pc, #24] @ eff84 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #272] @ 0x110 │ │ │ │ add sp, sp, #288 @ 0x120 │ │ │ │ pop {fp, pc} │ │ │ │ - ldrdeq r0, [r6, -r6]! │ │ │ │ + smulwteq r6, r6, pc @ │ │ │ │ @ instruction: 0x01a3c630 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #288 @ 0x120 │ │ │ │ mov r0, #164 @ 0xa4 │ │ │ │ str r0, [sp, #272] @ 0x110 │ │ │ │ add r0, sp, #8 │ │ │ │ bl 109e7c │ │ │ │ @@ -159022,15 +159022,15 @@ │ │ │ │ ldr r2, [pc, #24] @ efff4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #272] @ 0x110 │ │ │ │ add sp, sp, #288 @ 0x120 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01260f66 │ │ │ │ + @ instruction: 0x01260f76 │ │ │ │ @ instruction: 0x01a3c5c0 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #312 @ 0x138 │ │ │ │ mov r0, #164 @ 0xa4 │ │ │ │ str r0, [sp, #296] @ 0x128 │ │ │ │ add r0, sp, #8 │ │ │ │ bl 109d2c │ │ │ │ @@ -159050,15 +159050,15 @@ │ │ │ │ ldr r2, [pc, #24] @ f0064 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #296] @ 0x128 │ │ │ │ add sp, sp, #312 @ 0x138 │ │ │ │ pop {fp, pc} │ │ │ │ - strdeq r0, [r6, -r6]! │ │ │ │ + @ instruction: 0x01260f06 │ │ │ │ @ instruction: 0x01a3c560 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #312 @ 0x138 │ │ │ │ mov r0, #164 @ 0xa4 │ │ │ │ str r0, [sp, #296] @ 0x128 │ │ │ │ add r0, sp, #8 │ │ │ │ bl 109d2c │ │ │ │ @@ -159078,15 +159078,15 @@ │ │ │ │ ldr r2, [pc, #24] @ f00d4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #296] @ 0x128 │ │ │ │ add sp, sp, #312 @ 0x138 │ │ │ │ pop {fp, pc} │ │ │ │ - smlawbeq r6, r6, lr, r0 │ │ │ │ + @ instruction: 0x01260e96 │ │ │ │ strdeq ip, [r3, r0]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ ldr r1, [pc, #28] @ f0104 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ @@ -159190,15 +159190,15 @@ │ │ │ │ ldr r2, [pc, #24] @ f0294 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ - smlawteq r6, r6, ip, r0 │ │ │ │ + ldrdeq r0, [r6, -r6]! │ │ │ │ @ instruction: 0x01a3c340 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ mov r0, #12 │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ add r0, sp, #8 │ │ │ │ bl 109dbc │ │ │ │ @@ -159218,15 +159218,15 @@ │ │ │ │ ldr r2, [pc, #24] @ f0304 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01260c56 │ │ │ │ + @ instruction: 0x01260c66 │ │ │ │ ldrdeq ip, [r3, r0]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #200 @ 0xc8 │ │ │ │ mov r0, #120 @ 0x78 │ │ │ │ str r0, [sp, #184] @ 0xb8 │ │ │ │ add r0, sp, #8 │ │ │ │ bl 109dd4 │ │ │ │ @@ -159246,15 +159246,15 @@ │ │ │ │ ldr r2, [pc, #24] @ f0374 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #184] @ 0xb8 │ │ │ │ add sp, sp, #200 @ 0xc8 │ │ │ │ pop {fp, pc} │ │ │ │ - smulwteq r6, r6, fp │ │ │ │ + strdeq r0, [r6, -r6]! │ │ │ │ @ instruction: 0x01a3c270 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #200 @ 0xc8 │ │ │ │ mov r0, #120 @ 0x78 │ │ │ │ str r0, [sp, #184] @ 0xb8 │ │ │ │ add r0, sp, #8 │ │ │ │ bl 109dd4 │ │ │ │ @@ -159274,15 +159274,15 @@ │ │ │ │ ldr r2, [pc, #24] @ f03e4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #184] @ 0xb8 │ │ │ │ add sp, sp, #200 @ 0xc8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01260b76 │ │ │ │ + smlawbeq r6, r6, fp, r0 │ │ │ │ @ instruction: 0x01a3c200 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #96 @ 0x60 │ │ │ │ str r0, [sp] │ │ │ │ add r0, sp, #4 │ │ │ │ bl 115fa8 │ │ │ │ b f0418 │ │ │ │ @@ -160280,16 +160280,16 @@ │ │ │ │ add r1, sp, #11 │ │ │ │ add r2, sp, #20 │ │ │ │ bl 1473ac │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl c3fa0 │ │ │ │ bl 1bee14 │ │ │ │ @ instruction: 0x01a3b2a0 │ │ │ │ - smlawbeq r5, ip, r8, sp │ │ │ │ - smlawbeq r5, r4, r8, sp │ │ │ │ + @ instruction: 0x0125d89c │ │ │ │ + @ instruction: 0x0125d894 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ add r0, r0, #16 │ │ │ │ @@ -160436,20 +160436,20 @@ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r2, [sp, #68] @ 0x44 │ │ │ │ ldr r0, [sp, #72] @ 0x48 │ │ │ │ str r3, [r1] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1, #8] │ │ │ │ b f14bc │ │ │ │ - @ instruction: 0x0125d75c │ │ │ │ - @ instruction: 0x0125d754 │ │ │ │ - @ instruction: 0x0125d66c │ │ │ │ - @ instruction: 0x0125d664 │ │ │ │ - @ instruction: 0x0125d610 │ │ │ │ - @ instruction: 0x0125d608 │ │ │ │ + @ instruction: 0x0125d76c │ │ │ │ + @ instruction: 0x0125d764 │ │ │ │ + @ instruction: 0x0125d67c │ │ │ │ + @ instruction: 0x0125d674 │ │ │ │ + @ instruction: 0x0125d620 │ │ │ │ + @ instruction: 0x0125d618 │ │ │ │ sub sp, sp, #24 │ │ │ │ str r0, [sp, #4] │ │ │ │ b f162c │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [r0, #12] │ │ │ │ str r1, [sp, #16] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ @@ -161496,19 +161496,19 @@ │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ str r0, [sp, #32] │ │ │ │ add r0, sp, #32 │ │ │ │ bl c1d44 │ │ │ │ b f2660 │ │ │ │ - @ instruction: 0x0125ea6f │ │ │ │ + @ instruction: 0x0125ea7f │ │ │ │ @ instruction: 0x01a3a0a0 │ │ │ │ - @ instruction: 0x0125c664 │ │ │ │ - @ instruction: 0x0125c65c │ │ │ │ - ldrdeq lr, [r5, -r1]! │ │ │ │ + @ instruction: 0x0125c674 │ │ │ │ + @ instruction: 0x0125c66c │ │ │ │ + @ instruction: 0x0125e9e1 │ │ │ │ @ instruction: 0x01a39fc0 │ │ │ │ @ instruction: 0x01a39f94 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #208 @ 0xd0 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ @@ -161784,19 +161784,19 @@ │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ str r0, [sp, #32] │ │ │ │ add r0, sp, #32 │ │ │ │ bl c1d44 │ │ │ │ b f2ae0 │ │ │ │ - @ instruction: 0x0125e5ef │ │ │ │ + strdeq lr, [r5, -pc]! │ │ │ │ @ instruction: 0x01a39c20 │ │ │ │ - @ instruction: 0x0125c1e4 │ │ │ │ - ldrdeq ip, [r5, -ip]! @ │ │ │ │ - @ instruction: 0x0125e551 │ │ │ │ + strdeq ip, [r5, -r4]! │ │ │ │ + @ instruction: 0x0125c1ec │ │ │ │ + @ instruction: 0x0125e561 │ │ │ │ @ instruction: 0x01a39b60 │ │ │ │ @ instruction: 0x01a39b34 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ @@ -162188,16 +162188,16 @@ │ │ │ │ str r3, [r1, #16] │ │ │ │ str r0, [r1, #20] │ │ │ │ str r2, [r1, #8] │ │ │ │ mov r0, #1 │ │ │ │ str r0, [r1, #12] │ │ │ │ add sp, sp, #4 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x0125ba9c │ │ │ │ - @ instruction: 0x0125ba94 │ │ │ │ + @ instruction: 0x0125baac │ │ │ │ + @ instruction: 0x0125baa4 │ │ │ │ sub sp, sp, #4 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp] │ │ │ │ str r0, [r1] │ │ │ │ mov r0, #1 │ │ │ │ str r0, [r1, #4] │ │ │ │ @@ -162208,16 +162208,16 @@ │ │ │ │ ldr r3, [r3, #4] │ │ │ │ str ip, [r1, #16] │ │ │ │ str r3, [r1, #20] │ │ │ │ str r2, [r1, #8] │ │ │ │ str r0, [r1, #12] │ │ │ │ add sp, sp, #4 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x0125ba48 │ │ │ │ - @ instruction: 0x0125ba40 │ │ │ │ + @ instruction: 0x0125ba58 │ │ │ │ + @ instruction: 0x0125ba50 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #72 @ 0x48 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r1] │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r0, [r1, #4] │ │ │ │ @@ -162293,22 +162293,22 @@ │ │ │ │ blx r3 │ │ │ │ strb r0, [sp, #27] │ │ │ │ b f32fc │ │ │ │ ldrb r0, [sp, #27] │ │ │ │ and r0, r0, #1 │ │ │ │ add sp, sp, #72 @ 0x48 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - @ instruction: 0x0125b9ac │ │ │ │ - @ instruction: 0x0125b9a4 │ │ │ │ + @ instruction: 0x0125b9bc │ │ │ │ + @ instruction: 0x0125b9b4 │ │ │ │ push {fp, lr} │ │ │ │ ldr r0, [pc, #8] @ f3328 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #92 @ 0x5c │ │ │ │ bl 56848 │ │ │ │ - @ instruction: 0x0125dd3d │ │ │ │ + @ instruction: 0x0125dd4d │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ mov ip, r3 │ │ │ │ str ip, [sp] │ │ │ │ mov ip, r2 │ │ │ │ str ip, [sp, #4] │ │ │ │ @@ -163259,16 +163259,16 @@ │ │ │ │ str r0, [r1, #16] │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [pc, #16] @ f422c │ │ │ │ add r0, pc, r0 │ │ │ │ bl 56474 │ │ │ │ @ instruction: 0x01a384e8 │ │ │ │ - @ instruction: 0x0125aa5c │ │ │ │ - @ instruction: 0x0125aa54 │ │ │ │ + @ instruction: 0x0125aa6c │ │ │ │ + @ instruction: 0x0125aa64 │ │ │ │ @ instruction: 0x01a38440 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r2, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ @@ -163322,16 +163322,16 @@ │ │ │ │ str r0, [r1, #16] │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [pc, #16] @ f4328 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 56474 │ │ │ │ @ instruction: 0x01a383ec │ │ │ │ - @ instruction: 0x0125a960 │ │ │ │ - @ instruction: 0x0125a958 │ │ │ │ + @ instruction: 0x0125a970 │ │ │ │ + @ instruction: 0x0125a968 │ │ │ │ @ instruction: 0x01a38344 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r2, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ @@ -163385,16 +163385,16 @@ │ │ │ │ str r0, [r1, #16] │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [pc, #16] @ f4424 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 56474 │ │ │ │ strdeq r8, [r3, r0]! │ │ │ │ - @ instruction: 0x0125a864 │ │ │ │ - @ instruction: 0x0125a85c │ │ │ │ + @ instruction: 0x0125a874 │ │ │ │ + @ instruction: 0x0125a86c │ │ │ │ @ instruction: 0x01a38248 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r2, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ @@ -164058,16 +164058,16 @@ │ │ │ │ str ip, [r1, #12] │ │ │ │ str r3, [r1, #8] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1] │ │ │ │ add sp, sp, #80 @ 0x50 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x01a378b0 │ │ │ │ - smlawteq r5, ip, sp, r9 │ │ │ │ - smlawteq r5, r4, sp, r9 │ │ │ │ + ldrdeq r9, [r5, -ip]! │ │ │ │ + ldrdeq r9, [r5, -r4]! │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #152 @ 0x98 │ │ │ │ str r3, [sp, #32] │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ ldr r0, [sp, #168] @ 0xa8 │ │ │ │ @@ -166397,16 +166397,16 @@ │ │ │ │ ldr r2, [sp, #16] │ │ │ │ ldr r0, [sp, #20] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ bl 563f4 │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x01a35488 │ │ │ │ - @ instruction: 0x0125792c │ │ │ │ - @ instruction: 0x01257924 │ │ │ │ + @ instruction: 0x0125793c │ │ │ │ + @ instruction: 0x01257934 │ │ │ │ @ instruction: 0x01a35450 │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ str r2, [sp, #16] │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r0, [sp, #20] │ │ │ │ @@ -166592,18 +166592,18 @@ │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ b f7628 │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ ldr r1, [sp, #48] @ 0x30 │ │ │ │ add sp, sp, #152 @ 0x98 │ │ │ │ pop {r4, pc} │ │ │ │ - @ instruction: 0x01257770 │ │ │ │ - @ instruction: 0x01257768 │ │ │ │ - @ instruction: 0x01257700 │ │ │ │ - strdeq r7, [r5, -r8]! │ │ │ │ + smlawbeq r5, r0, r7, r7 │ │ │ │ + @ instruction: 0x01257778 │ │ │ │ + @ instruction: 0x01257710 │ │ │ │ + @ instruction: 0x01257708 │ │ │ │ push {r4, lr} │ │ │ │ ldm r1!, {r2, r3, ip, lr} │ │ │ │ stmia r0!, {r2, r3, ip, lr} │ │ │ │ ldm r1, {r2, r3, r4, ip, lr} │ │ │ │ stm r0, {r2, r3, r4, ip, lr} │ │ │ │ pop {r4, pc} │ │ │ │ push {fp, lr} │ │ │ │ @@ -167453,24 +167453,24 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ f83ac │ │ │ │ ldr r0, [pc, r0] │ │ │ │ ldr r1, [pc, #12] @ f83b0 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r1, [r1, #4] │ │ │ │ bx lr │ │ │ │ - strdeq r7, [r5, -r8]! │ │ │ │ - strdeq r7, [r5, -r0]! │ │ │ │ + @ instruction: 0x01257108 │ │ │ │ + @ instruction: 0x01257100 │ │ │ │ ldr r0, [pc, #16] @ f83cc │ │ │ │ ldr r0, [pc, r0] │ │ │ │ ldr r1, [pc, #12] @ f83d0 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r1, [r1, #4] │ │ │ │ bx lr │ │ │ │ - ldrdeq r7, [r5, -r8]! │ │ │ │ - ldrdeq r7, [r5, -r0]! │ │ │ │ + @ instruction: 0x012570e8 │ │ │ │ + @ instruction: 0x012570e0 │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add sp, sp, #8 │ │ │ │ @@ -170147,16 +170147,16 @@ │ │ │ │ ldr r2, [sp, #16] │ │ │ │ ldr r0, [sp, #12] │ │ │ │ sub r0, r0, r2 │ │ │ │ add r1, r1, r2 │ │ │ │ str r1, [sp, #20] │ │ │ │ str r0, [sp, #24] │ │ │ │ b fad94 │ │ │ │ - @ instruction: 0x01254854 │ │ │ │ - @ instruction: 0x0125484c │ │ │ │ + @ instruction: 0x01254864 │ │ │ │ + @ instruction: 0x0125485c │ │ │ │ @ instruction: 0x01a31a68 │ │ │ │ ldrdeq r1, [r3, r0]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r2, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ @@ -170244,16 +170244,16 @@ │ │ │ │ ldr r0, [sp] │ │ │ │ sub r0, r0, r2 │ │ │ │ add r1, r1, r2 │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ b faf14 │ │ │ │ @ instruction: 0x01a3186c │ │ │ │ - smlawbeq r5, r8, r5, r4 │ │ │ │ - smlawbeq r5, r0, r5, r4 │ │ │ │ + @ instruction: 0x01254598 │ │ │ │ + @ instruction: 0x01254590 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ str r1, [sp, #16] │ │ │ │ str r0, [sp, #20] │ │ │ │ bl fae40 │ │ │ │ @@ -170327,16 +170327,16 @@ │ │ │ │ ldr r1, [sp] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ add r2, r1, #4 │ │ │ │ bl 9bea0 │ │ │ │ b fb08c │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0125443c │ │ │ │ - @ instruction: 0x01254434 │ │ │ │ + @ instruction: 0x0125444c │ │ │ │ + @ instruction: 0x01254444 │ │ │ │ push {fp, lr} │ │ │ │ bl f8eb8 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ bl f8dfc │ │ │ │ pop {fp, pc} │ │ │ │ bx lr │ │ │ │ @@ -170564,15 +170564,15 @@ │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ add r1, sp, #40 @ 0x28 │ │ │ │ bl 162744 │ │ │ │ b fb440 │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01253f3c │ │ │ │ + @ instruction: 0x01253f4c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, #0 │ │ │ │ ldr r1, [pc, #156] @ fb508 │ │ │ │ @@ -170612,15 +170612,15 @@ │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ add r1, sp, #40 @ 0x28 │ │ │ │ bl 162768 │ │ │ │ b fb500 │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01253e7c │ │ │ │ + smlawbeq r5, ip, lr, r3 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r0, [pc, #172] @ fb5d4 │ │ │ │ add r0, pc, r0 │ │ │ │ @@ -170663,16 +170663,16 @@ │ │ │ │ mov r2, r1 │ │ │ │ ldm r3, {r4, r5, r6, r7, ip, lr} │ │ │ │ stm r2, {r4, r5, r6, r7, ip, lr} │ │ │ │ bl 16278c │ │ │ │ b fb5cc │ │ │ │ add sp, sp, #112 @ 0x70 │ │ │ │ pop {r4, r5, r6, r7, fp, pc} │ │ │ │ + @ instruction: 0x01253f6c │ │ │ │ @ instruction: 0x01253f5c │ │ │ │ - @ instruction: 0x01253f4c │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r0, [pc, #172] @ fb6a4 │ │ │ │ add r0, pc, r0 │ │ │ │ @@ -170715,16 +170715,16 @@ │ │ │ │ mov r2, r1 │ │ │ │ ldm r3, {r4, r5, r6, r7, ip, lr} │ │ │ │ stm r2, {r4, r5, r6, r7, ip, lr} │ │ │ │ bl 16278c │ │ │ │ b fb69c │ │ │ │ add sp, sp, #112 @ 0x70 │ │ │ │ pop {r4, r5, r6, r7, fp, pc} │ │ │ │ + @ instruction: 0x01253e9c │ │ │ │ smlawbeq r5, ip, lr, r3 │ │ │ │ - @ instruction: 0x01253e7c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, #0 │ │ │ │ ldr r1, [pc, #156] @ fb768 │ │ │ │ @@ -170764,15 +170764,15 @@ │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ add r1, sp, #40 @ 0x28 │ │ │ │ bl 162744 │ │ │ │ b fb760 │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01253c1c │ │ │ │ + @ instruction: 0x01253c2c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, #0 │ │ │ │ ldr r1, [pc, #156] @ fb828 │ │ │ │ @@ -170812,15 +170812,15 @@ │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ add r1, sp, #40 @ 0x28 │ │ │ │ bl 162768 │ │ │ │ b fb820 │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01253b5c │ │ │ │ + @ instruction: 0x01253b6c │ │ │ │ sub sp, sp, #24 │ │ │ │ str r1, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r1, [r0] │ │ │ │ str r1, [sp, #8] │ │ │ │ ldr r0, [r0, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ @@ -171251,15 +171251,15 @@ │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [sp, #32] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #8 │ │ │ │ bl c1424 │ │ │ │ b fbeec │ │ │ │ bl 569cc │ │ │ │ - @ instruction: 0x01255431 │ │ │ │ + @ instruction: 0x01255441 │ │ │ │ @ instruction: 0x01a308a4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ mov r0, #1 │ │ │ │ @@ -171298,15 +171298,15 @@ │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [sp, #32] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #8 │ │ │ │ bl c1448 │ │ │ │ b fbfa8 │ │ │ │ bl 569cc │ │ │ │ - @ instruction: 0x01255375 │ │ │ │ + smlawbeq r5, r5, r3, r5 │ │ │ │ @ instruction: 0x01a307e8 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ mov r0, #1 │ │ │ │ @@ -171345,15 +171345,15 @@ │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [sp, #32] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #8 │ │ │ │ bl c143c │ │ │ │ b fc064 │ │ │ │ bl 569cc │ │ │ │ - @ instruction: 0x012552b9 │ │ │ │ + smlawteq r5, r9, r2, r5 │ │ │ │ @ instruction: 0x01a3072c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ mov r0, #1 │ │ │ │ @@ -171392,15 +171392,15 @@ │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [sp, #32] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #8 │ │ │ │ bl c1378 │ │ │ │ b fc120 │ │ │ │ bl 569cc │ │ │ │ - strdeq r5, [r5, -sp]! │ │ │ │ + @ instruction: 0x0125520d │ │ │ │ @ instruction: 0x01a30670 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ mov r0, #1 │ │ │ │ @@ -171439,15 +171439,15 @@ │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [sp, #32] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #8 │ │ │ │ bl c1418 │ │ │ │ b fc1dc │ │ │ │ bl 569cc │ │ │ │ - @ instruction: 0x01255141 │ │ │ │ + @ instruction: 0x01255151 │ │ │ │ @ instruction: 0x01a305b4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ mov r0, #1 │ │ │ │ @@ -171486,15 +171486,15 @@ │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [sp, #32] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #8 │ │ │ │ bl c136c │ │ │ │ b fc298 │ │ │ │ bl 569cc │ │ │ │ - smlawbeq r5, r5, r0, r5 │ │ │ │ + @ instruction: 0x01255095 │ │ │ │ strdeq r0, [r3, r8]! │ │ │ │ push {fp, lr} │ │ │ │ bl 15c3c0 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ bl 15c3e8 │ │ │ │ pop {fp, pc} │ │ │ │ @@ -172871,15 +172871,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, #8 │ │ │ │ bl 1cec98 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x01a2ef64 │ │ │ │ @ instruction: 0x01a2ef3c │ │ │ │ - @ instruction: 0x01251c68 │ │ │ │ + @ instruction: 0x01251c78 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r1, [sp, #32] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ add r2, r1, #4 │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ @@ -172904,18 +172904,18 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [pc, #28] @ fd8e4 │ │ │ │ add r3, pc, r3 │ │ │ │ bl 1ce9bc │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x01a2ef10 │ │ │ │ - @ instruction: 0x01253ab5 │ │ │ │ + smlawteq r5, r5, sl, r3 │ │ │ │ @ instruction: 0x01a2eec4 │ │ │ │ - @ instruction: 0x01253a7d │ │ │ │ - @ instruction: 0x01253a7e │ │ │ │ + smlawbeq r5, sp, sl, r3 │ │ │ │ + smlawbeq r5, lr, sl, r3 │ │ │ │ push {fp, lr} │ │ │ │ bl 15974c │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ mov r3, r1 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r1] │ │ │ │ @@ -172938,15 +172938,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, #17 │ │ │ │ add r3, sp, #12 │ │ │ │ bl 1ceaf4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x01a2ee64 │ │ │ │ - @ instruction: 0x01253a12 │ │ │ │ + @ instruction: 0x01253a22 │ │ │ │ b fd968 │ │ │ │ bx lr │ │ │ │ b fd970 │ │ │ │ bx lr │ │ │ │ b fd978 │ │ │ │ bx lr │ │ │ │ mov r1, r0 │ │ │ │ @@ -173333,17 +173333,17 @@ │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ b fdf7c │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x01251534 │ │ │ │ - @ instruction: 0x0125152c │ │ │ │ - @ instruction: 0x01251518 │ │ │ │ + @ instruction: 0x01251544 │ │ │ │ + @ instruction: 0x0125153c │ │ │ │ + @ instruction: 0x01251528 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r3, r2 │ │ │ │ mov r2, r1 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ @@ -181567,21 +181567,21 @@ │ │ │ │ mov r0, #3 │ │ │ │ str r0, [sp, #8] │ │ │ │ b 106024 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #12 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x0124b443 │ │ │ │ - @ instruction: 0x0124b42e │ │ │ │ - @ instruction: 0x0124b419 │ │ │ │ - @ instruction: 0x0124b404 │ │ │ │ - @ instruction: 0x0124b3ef │ │ │ │ - ldrdeq fp, [r4, -sl]! │ │ │ │ - smlawteq r4, r5, r3, fp │ │ │ │ + @ instruction: 0x0124b453 │ │ │ │ + @ instruction: 0x0124b43e │ │ │ │ + @ instruction: 0x0124b429 │ │ │ │ + @ instruction: 0x0124b414 │ │ │ │ + strdeq fp, [r4, -pc]! │ │ │ │ + @ instruction: 0x0124b3ea │ │ │ │ + ldrdeq fp, [r4, -r5]! │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [sp] │ │ │ │ cmp r0, #4194304 @ 0x400000 │ │ │ │ beq 1060e0 │ │ │ │ b 106068 │ │ │ │ ldr r0, [sp] │ │ │ │ @@ -181656,21 +181656,21 @@ │ │ │ │ mov r0, #3 │ │ │ │ str r0, [sp, #8] │ │ │ │ b 106188 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #12 │ │ │ │ bx lr │ │ │ │ - strdeq fp, [r4, -r4]! │ │ │ │ - ldrdeq fp, [r4, -pc]! │ │ │ │ - smlawteq r4, sl, r2, fp │ │ │ │ - @ instruction: 0x0124b2b5 │ │ │ │ - @ instruction: 0x0124b2a0 │ │ │ │ - smlawbeq r4, fp, r2, fp │ │ │ │ - @ instruction: 0x0124b276 │ │ │ │ + @ instruction: 0x0124b304 │ │ │ │ + @ instruction: 0x0124b2ef │ │ │ │ + ldrdeq fp, [r4, -sl]! │ │ │ │ + smlawteq r4, r5, r2, fp │ │ │ │ + @ instruction: 0x0124b2b0 │ │ │ │ + @ instruction: 0x0124b29b │ │ │ │ + smlawbeq r4, r6, r2, fp │ │ │ │ sub sp, sp, #4 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp] │ │ │ │ add sp, sp, #4 │ │ │ │ bx lr │ │ │ │ sub sp, sp, #16 │ │ │ │ str r0, [sp] │ │ │ │ @@ -182359,15 +182359,15 @@ │ │ │ │ bl 5659c │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add r0, r0, #8 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0124a77d │ │ │ │ + smlawbeq r4, sp, r7, sl │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r2, [sp, #4] │ │ │ │ bl 1434f4 │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r0, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -182382,15 +182382,15 @@ │ │ │ │ bl 5659c │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add r0, r0, #8 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0124a721 │ │ │ │ + @ instruction: 0x0124a731 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r2, [sp, #4] │ │ │ │ bl 1437e4 │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r0, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -182405,15 +182405,15 @@ │ │ │ │ bl 5659c │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add r0, r0, #4 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - smlawteq r4, r5, r6, sl │ │ │ │ + ldrdeq sl, [r4, -r5]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r2, [sp, #4] │ │ │ │ bl 14308c │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r0, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -182428,15 +182428,15 @@ │ │ │ │ bl 5659c │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add r0, r0, #4 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0124a669 │ │ │ │ + @ instruction: 0x0124a679 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r2, [sp, #4] │ │ │ │ bl 14395c │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r0, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -182451,15 +182451,15 @@ │ │ │ │ bl 5659c │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add r0, r0, #4 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0124a60d │ │ │ │ + @ instruction: 0x0124a61d │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r2, [sp, #4] │ │ │ │ bl 143a18 │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r0, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -182474,15 +182474,15 @@ │ │ │ │ bl 5659c │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add r0, r0, #4 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0124a5b1 │ │ │ │ + smlawteq r4, r1, r5, sl │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #56 @ 0x38 │ │ │ │ mov r1, r0 │ │ │ │ add r2, sp, #8 │ │ │ │ mov r0, r2 │ │ │ │ ldm r1, {r3, r4, r5, ip, lr} │ │ │ │ stm r0, {r3, r4, r5, ip, lr} │ │ │ │ @@ -186289,26 +186289,26 @@ │ │ │ │ strb r0, [sp, #7] │ │ │ │ ldr r1, [pc, #16] @ 10a9fc │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #7 │ │ │ │ bl 12744c │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01246a1b │ │ │ │ + @ instruction: 0x01246a2b │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ bl 10ac24 │ │ │ │ strb r0, [sp, #7] │ │ │ │ ldr r1, [pc, #16] @ 10aa28 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #7 │ │ │ │ bl 12744c │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x012469ef │ │ │ │ + strdeq r6, [r4, -pc]! │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov r3, r1 │ │ │ │ mov r1, r0 │ │ │ │ ldm r3, {r4, r5, r6, ip, lr} │ │ │ │ stm r1, {r4, r5, r6, ip, lr} │ │ │ │ str r2, [r0, #20] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ @@ -187176,16 +187176,16 @@ │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ b 10b7c8 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01243440 │ │ │ │ - @ instruction: 0x01243438 │ │ │ │ + @ instruction: 0x01243450 │ │ │ │ + @ instruction: 0x01243448 │ │ │ │ sub sp, sp, #24 │ │ │ │ str r1, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [pc, #148] @ 10b888 │ │ │ │ and r0, r0, r1, lsr #1 │ │ │ │ sub r0, r1, r0 │ │ │ │ ldr r2, [pc, #140] @ 10b88c │ │ │ │ @@ -189124,16 +189124,16 @@ │ │ │ │ ldr r3, [ip] │ │ │ │ ldr ip, [ip, #4] │ │ │ │ str ip, [r1, #4] │ │ │ │ str r3, [r1] │ │ │ │ bl 10bb7c │ │ │ │ b 10d644 │ │ │ │ b 10d580 │ │ │ │ - @ instruction: 0x01241640 │ │ │ │ - @ instruction: 0x01241638 │ │ │ │ + @ instruction: 0x01241650 │ │ │ │ + @ instruction: 0x01241648 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #176 @ 0xb0 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str r2, [sp, #48] @ 0x30 │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ ldr r0, [sp, #184] @ 0xb8 │ │ │ │ @@ -189369,16 +189369,16 @@ │ │ │ │ ldr lr, [lr, #8] │ │ │ │ str lr, [r1, #8] │ │ │ │ str ip, [r1, #4] │ │ │ │ str r3, [r1] │ │ │ │ bl 10ba08 │ │ │ │ b 10da18 │ │ │ │ b 10d948 │ │ │ │ - @ instruction: 0x01241278 │ │ │ │ - @ instruction: 0x01241270 │ │ │ │ + smlawbeq r4, r8, r2, r1 │ │ │ │ + smlawbeq r4, r0, r2, r1 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #176 @ 0xb0 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str r2, [sp, #48] @ 0x30 │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ ldr r0, [sp, #184] @ 0xb8 │ │ │ │ @@ -189594,16 +189594,16 @@ │ │ │ │ ldr r0, [sp, #24] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [r1] │ │ │ │ bl 10b8cc │ │ │ │ b 10dd9c │ │ │ │ b 10dce0 │ │ │ │ - smulwteq r4, r0, lr │ │ │ │ - ldrdeq r0, [r4, -r8]! │ │ │ │ + strdeq r0, [r4, -r0]! @ │ │ │ │ + smulwteq r4, r8, lr │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r0, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ b 10ddc0 │ │ │ │ ldr r0, [pc, #36] @ 10ddec │ │ │ │ @@ -189729,16 +189729,16 @@ │ │ │ │ str r0, [sp, #4] │ │ │ │ b 10dfa8 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ str r1, [sp, #32] │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ b 10df08 │ │ │ │ - @ instruction: 0x01240c74 │ │ │ │ - @ instruction: 0x01240c6c │ │ │ │ + smlawbeq r4, r4, ip, r0 │ │ │ │ + @ instruction: 0x01240c7c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ @@ -190008,20 +190008,20 @@ │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ b 10e1e8 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp] │ │ │ │ str r1, [sp, #60] @ 0x3c │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ b 10e1e8 │ │ │ │ - @ instruction: 0x01240990 │ │ │ │ - smlawbeq r4, r8, r9, r0 │ │ │ │ - @ instruction: 0x0124094c │ │ │ │ - @ instruction: 0x01240944 │ │ │ │ - strdeq r0, [r4, -r0]! @ │ │ │ │ - smulwteq r4, r8, r7 │ │ │ │ + smulwbeq r4, r0, r9 │ │ │ │ + @ instruction: 0x01240998 │ │ │ │ + @ instruction: 0x0124095c │ │ │ │ + @ instruction: 0x01240954 │ │ │ │ + @ instruction: 0x01240800 │ │ │ │ + strdeq r0, [r4, -r8]! │ │ │ │ push {fp, lr} │ │ │ │ mov r3, #0 │ │ │ │ bl 10de8c │ │ │ │ pop {fp, pc} │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ @@ -190765,16 +190765,16 @@ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ str r3, [r1] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1, #8] │ │ │ │ b 10ef78 │ │ │ │ - smlawteq r3, ip, ip, pc @ │ │ │ │ - smlawteq r3, r4, ip, pc @ │ │ │ │ + ldrdeq pc, [r3, -ip]! │ │ │ │ + ldrdeq pc, [r3, -r4]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ str r0, [sp, #8] │ │ │ │ add r0, sp, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ bl 13f428 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ @@ -192640,16 +192640,16 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r0, [pc, #20] @ 110d3c │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1, #8] │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x0123debc │ │ │ │ - @ instruction: 0x0123deb4 │ │ │ │ + smlawteq r3, ip, lr, sp │ │ │ │ + smlawteq r3, r4, lr, sp │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ mov r3, r1 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, sp │ │ │ │ mov r0, r2 │ │ │ │ ldm r3!, {r4, r5, ip, lr} │ │ │ │ @@ -197842,17 +197842,17 @@ │ │ │ │ bl 1ceaf4 │ │ │ │ strb r0, [sp, #19] │ │ │ │ b 115e70 │ │ │ │ ldrb r0, [sp, #19] │ │ │ │ and r0, r0, #1 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x012394e4 │ │ │ │ + strdeq r9, [r3, -r4]! │ │ │ │ strdeq r6, [r1, r4]! │ │ │ │ - @ instruction: 0x012394b0 │ │ │ │ + smlawteq r3, r0, r4, r9 │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ str r1, [sp] │ │ │ │ @@ -197993,16 +197993,16 @@ │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [pc, #16] @ 1160dc │ │ │ │ ldr r0, [pc, r0] │ │ │ │ ldr r1, [pc, #12] @ 1160e0 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r1, [r1, #4] │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x01238b10 │ │ │ │ - @ instruction: 0x01238b08 │ │ │ │ + @ instruction: 0x01238b20 │ │ │ │ + @ instruction: 0x01238b18 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ sub sp, sp, #72 @ 0x48 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r1] │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r0, [r1, #4] │ │ │ │ @@ -198075,16 +198075,16 @@ │ │ │ │ bl 116e48 │ │ │ │ strb r0, [sp, #27] │ │ │ │ b 116214 │ │ │ │ ldrb r0, [sp, #27] │ │ │ │ and r0, r0, #1 │ │ │ │ add sp, sp, #72 @ 0x48 │ │ │ │ pop {r4, r5, r6, r7, fp, pc} │ │ │ │ - smlawbeq r3, r8, sl, r8 │ │ │ │ - smlawbeq r3, r0, sl, r8 │ │ │ │ + @ instruction: 0x01238a98 │ │ │ │ + @ instruction: 0x01238a90 │ │ │ │ @ instruction: 0x01a16860 │ │ │ │ push {fp, lr} │ │ │ │ ldm r1!, {r2, r3, ip, lr} │ │ │ │ stmia r0!, {r2, r3, ip, lr} │ │ │ │ ldm r1, {r2, r3, ip, lr} │ │ │ │ stm r0, {r2, r3, ip, lr} │ │ │ │ pop {fp, pc} │ │ │ │ @@ -198525,262 +198525,262 @@ │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0123ac3a │ │ │ │ + @ instruction: 0x0123ac4a │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116960 │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0123ac06 │ │ │ │ + @ instruction: 0x0123ac16 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116994 │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - ldrdeq sl, [r3, -r2]! │ │ │ │ + @ instruction: 0x0123abe2 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 1169c8 │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0123ab9e │ │ │ │ + @ instruction: 0x0123abae │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 1169fc │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0123ab6a │ │ │ │ + @ instruction: 0x0123ab7a │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116a30 │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0123ab36 │ │ │ │ + @ instruction: 0x0123ab46 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116a64 │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0123ab02 │ │ │ │ + @ instruction: 0x0123ab12 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116a98 │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - smlawteq r3, lr, sl, sl │ │ │ │ + ldrdeq sl, [r3, -lr]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116acc │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0123aa9a │ │ │ │ + @ instruction: 0x0123aaaa │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116b00 │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0123aa66 │ │ │ │ + @ instruction: 0x0123aa76 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116b34 │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0123aa32 │ │ │ │ + @ instruction: 0x0123aa42 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116b68 │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - strdeq sl, [r3, -lr]! │ │ │ │ + @ instruction: 0x0123aa0e │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116b9c │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - smlawteq r3, sl, r9, sl │ │ │ │ + ldrdeq sl, [r3, -sl]! @ │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116bd0 │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0123a996 │ │ │ │ + @ instruction: 0x0123a9a6 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116c04 │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0123a962 │ │ │ │ + @ instruction: 0x0123a972 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116c38 │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0123a92e │ │ │ │ + @ instruction: 0x0123a93e │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116c6c │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - strdeq sl, [r3, -sl]! @ │ │ │ │ + @ instruction: 0x0123a90a │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116ca0 │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - smlawteq r3, r6, r8, sl │ │ │ │ + ldrdeq sl, [r3, -r6]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116cd4 │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0123a892 │ │ │ │ + @ instruction: 0x0123a8a2 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [pc, #32] @ 116d08 │ │ │ │ add r2, pc, r2 │ │ │ │ add r0, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r3, #11 │ │ │ │ bl 1ce8a0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 1d1b54 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0123a85e │ │ │ │ + @ instruction: 0x0123a86e │ │ │ │ sub sp, sp, #12 │ │ │ │ str r1, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [r0] │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r0, r1 │ │ │ │ beq 116d38 │ │ │ │ @@ -203130,15 +203130,15 @@ │ │ │ │ ldr r0, [sp, #24] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldrb r1, [sp, #12] │ │ │ │ add sp, sp, #32 │ │ │ │ pop {fp, pc} │ │ │ │ strdeq r1, [r1, r8]! │ │ │ │ - ldrdeq r6, [r3, -r6]! @ │ │ │ │ + @ instruction: 0x012363e6 │ │ │ │ ldrdeq r1, [r1, r8]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ bl 11b080 │ │ │ │ str r0, [sp, #8] │ │ │ │ and r0, r1, #1 │ │ │ │ strb r0, [sp, #12] │ │ │ │ @@ -203385,15 +203385,15 @@ │ │ │ │ bl c43e8 │ │ │ │ b 11b1d0 │ │ │ │ ldr r0, [sp, #240] @ 0xf0 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ bl bf794 │ │ │ │ b 11b508 │ │ │ │ - @ instruction: 0x012363ec │ │ │ │ + strdeq r6, [r3, -ip]! │ │ │ │ @ instruction: 0x01a1171c │ │ │ │ strdeq r1, [r1, r0]! │ │ │ │ ldr r1, [r1] │ │ │ │ ldr r1, [r1] │ │ │ │ str r1, [r0] │ │ │ │ str r2, [r0, #4] │ │ │ │ str r3, [r0, #8] │ │ │ │ @@ -203876,15 +203876,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #40 @ 0x28 │ │ │ │ bl bf794 │ │ │ │ b 11bcb0 │ │ │ │ strdeq r0, [r1, ip]! │ │ │ │ - smlawbeq r3, sl, r8, r5 │ │ │ │ + @ instruction: 0x0123589a │ │ │ │ @ instruction: 0x01a10d7c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #200 @ 0xc8 │ │ │ │ str r1, [sp, #92] @ 0x5c │ │ │ │ str r0, [sp, #96] @ 0x60 │ │ │ │ mov r1, #0 │ │ │ │ strb r1, [sp, #175] @ 0xaf │ │ │ │ @@ -204627,15 +204627,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #25 │ │ │ │ bl 56804 │ │ │ │ ldrb r0, [sp, #5] │ │ │ │ ldrb r1, [sp, #6] │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - ldrdeq r4, [r3, -ip]! │ │ │ │ + @ instruction: 0x01234dec │ │ │ │ ldrdeq r0, [r1, ip]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ bl 11c918 │ │ │ │ strb r0, [sp, #7] │ │ │ │ ldrb r0, [sp, #7] │ │ │ │ @@ -204662,15 +204662,15 @@ │ │ │ │ strb r0, [sp, #5] │ │ │ │ strb r1, [sp, #6] │ │ │ │ b 11c900 │ │ │ │ ldrb r0, [sp, #5] │ │ │ │ ldrb r1, [sp, #6] │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01234db4 │ │ │ │ + smlawteq r3, r4, sp, r4 │ │ │ │ @ instruction: 0x01a1037c │ │ │ │ push {fp, lr} │ │ │ │ bl 11cba8 │ │ │ │ bl 11179c │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ @@ -207226,15 +207226,15 @@ │ │ │ │ ldr r0, [sp, #196] @ 0xc4 │ │ │ │ mov r3, #0 │ │ │ │ mov r2, r3 │ │ │ │ bl 100a24 │ │ │ │ str r0, [sp, #204] @ 0xcc │ │ │ │ str r1, [sp, #208] @ 0xd0 │ │ │ │ b 11f448 │ │ │ │ - @ instruction: 0x012335e5 │ │ │ │ + strdeq r3, [r3, -r5]! │ │ │ │ ldr r0, [sp, #196] @ 0xc4 │ │ │ │ mov r2, #6 │ │ │ │ mov r3, #0 │ │ │ │ bl 100a24 │ │ │ │ str r0, [sp, #204] @ 0xcc │ │ │ │ str r1, [sp, #208] @ 0xd0 │ │ │ │ b 11f448 │ │ │ │ @@ -207389,16 +207389,16 @@ │ │ │ │ str r1, [sp, #536] @ 0x218 │ │ │ │ str r0, [sp, #532] @ 0x214 │ │ │ │ add r0, sp, #532 @ 0x214 │ │ │ │ bl 9eef8 │ │ │ │ str r1, [sp, #72] @ 0x48 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ b 11f988 │ │ │ │ - smlawbeq r3, r8, r3, r3 │ │ │ │ - @ instruction: 0x012333b8 │ │ │ │ + @ instruction: 0x01233398 │ │ │ │ + smlawteq r3, r8, r3, r3 │ │ │ │ ldr r0, [sp, #192] @ 0xc0 │ │ │ │ bl 163e84 │ │ │ │ bl 168650 │ │ │ │ bl 17a834 │ │ │ │ mov r1, r0 │ │ │ │ add lr, sp, #512 @ 0x200 │ │ │ │ add r0, lr, #111 @ 0x6f │ │ │ │ @@ -207411,15 +207411,15 @@ │ │ │ │ bl 111560 │ │ │ │ ldr r0, [sp, #196] @ 0xc4 │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ bl 1008b0 │ │ │ │ str r0, [sp, #204] @ 0xcc │ │ │ │ str r1, [sp, #208] @ 0xd0 │ │ │ │ b 11f448 │ │ │ │ - bl a509a8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x36d1c> │ │ │ │ + bl a509c0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x36d1c> │ │ │ │ bl 154048 │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [sp, #196] @ 0xc4 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ mov r2, r1 │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ bl ff8d8 │ │ │ │ @@ -207783,15 +207783,15 @@ │ │ │ │ bl 176fc4 │ │ │ │ b 11f448 │ │ │ │ roreq lr, r8, #5 │ │ │ │ lsreq lr, r0 @ │ │ │ │ lsleq lr, r0, #4 │ │ │ │ roreq lr, r8, r1 │ │ │ │ lsreq lr, r0, r1 │ │ │ │ - @ instruction: 0x01230560 │ │ │ │ + @ instruction: 0x01230570 │ │ │ │ lsreq sp, ip, pc │ │ │ │ lsleq sp, r4, #30 │ │ │ │ roreq sp, r8, lr │ │ │ │ lsreq sp, r4 @ │ │ │ │ ldrdeq sl, [r0, ip]! │ │ │ │ lsreq sp, r4, #24 │ │ │ │ lsreq sp, ip, #22 │ │ │ │ @@ -207801,17 +207801,17 @@ │ │ │ │ lsreq sp, r4, #13 │ │ │ │ lsleq sp, ip @ │ │ │ │ lsleq sp, r4 @ │ │ │ │ lsleq sp, ip, #13 │ │ │ │ lsleq sp, r4, #13 │ │ │ │ lsleq sp, ip @ │ │ │ │ lsreq sp, r4 @ │ │ │ │ - strdeq r2, [r3, -r2]! @ │ │ │ │ - @ instruction: 0x012320e7 │ │ │ │ - msreq R10_usr, r4, lsl sl │ │ │ │ + @ instruction: 0x01232102 │ │ │ │ + strdeq r2, [r3, -r7]! │ │ │ │ + msreq R10_usr, r4, lsr #20 │ │ │ │ lsreq sp, r0, r5 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ str ip, [sp, #16] │ │ │ │ mov ip, sp │ │ │ │ @@ -208690,15 +208690,15 @@ │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ ldr r1, [pc, #24] @ 120808 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 147088 │ │ │ │ str r0, [sp, #20] │ │ │ │ str r1, [sp, #24] │ │ │ │ b 1207b4 │ │ │ │ - @ instruction: 0x01231260 │ │ │ │ + @ instruction: 0x01231270 │ │ │ │ asreq ip, r0, #15 │ │ │ │ lsreq ip, r0, #14 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ bl 12086c │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ @@ -210133,20 +210133,20 @@ │ │ │ │ str r1, [sp, #24] │ │ │ │ b 121e78 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ lsleq fp, r8 @ │ │ │ │ - msreq CPSR_x, r2, lsr #24 │ │ │ │ - @ instruction: 0x0122ce28 │ │ │ │ + msreq CPSR_x, r2, lsr ip │ │ │ │ + @ instruction: 0x0122ce38 │ │ │ │ lsleq fp, r4 @ │ │ │ │ - msreq LR_svc, r2, asr fp │ │ │ │ - smlawteq r2, r7, fp, pc @ │ │ │ │ - msreq LR_svc, r2 @ │ │ │ │ + msreq LR_svc, r2, ror #22 │ │ │ │ + ldrdeq pc, [r2, -r7]! │ │ │ │ + smlawteq r2, r2, fp, pc @ │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #232 @ 0xe8 │ │ │ │ str r2, [sp, #100] @ 0x64 │ │ │ │ str r1, [sp, #104] @ 0x68 │ │ │ │ str r0, [sp, #108] @ 0x6c │ │ │ │ ldr r0, [r0] │ │ │ │ bl d9914 │ │ │ │ @@ -210539,17 +210539,17 @@ │ │ │ │ str r0, [sp, #112] @ 0x70 │ │ │ │ str r1, [sp, #116] @ 0x74 │ │ │ │ b 12203c │ │ │ │ @ instruction: 0xffffeea0 │ │ │ │ lsreq fp, r8 @ │ │ │ │ roreq sl, ip, #28 │ │ │ │ ldrdeq sl, [r0, ip]! │ │ │ │ - msreq R10_usr, r1, ror #13 │ │ │ │ + strdeq pc, [r2, -r1]! │ │ │ │ asreq sl, r8, ip │ │ │ │ - msreq R10_usr, r9, ror #4 │ │ │ │ + msreq R10_usr, r9, ror r2 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #120 @ 0x78 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ str r1, [sp, #60] @ 0x3c │ │ │ │ ldr r0, [r0] │ │ │ │ bl d9914 │ │ │ │ @@ -210979,15 +210979,15 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ b 122bb4 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - smlawteq r2, r8, r7, ip │ │ │ │ + ldrdeq ip, [r2, -r8]! │ │ │ │ strdeq sl, [r0, r4]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ bl c5174 │ │ │ │ cmp r0, #0 │ │ │ │ bne 122c00 │ │ │ │ @@ -211047,15 +211047,15 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ b 122cc4 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0122c6bc │ │ │ │ + smlawteq r2, ip, r6, ip │ │ │ │ strdeq sl, [r0, r4]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ bl 15e930 │ │ │ │ cmp r0, #0 │ │ │ │ bne 122d10 │ │ │ │ @@ -211164,15 +211164,15 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ b 122e98 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0122c4ec │ │ │ │ + strdeq ip, [r2, -ip]! @ │ │ │ │ lsreq sl, r0, r3 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ bl 1108b8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 122ee4 │ │ │ │ @@ -211222,15 +211222,15 @@ │ │ │ │ ldr r2, [pc, #24] @ 122f94 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #136] @ 0x88 │ │ │ │ add sp, sp, #152 @ 0x98 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0122eb6a │ │ │ │ + @ instruction: 0x0122eb7a │ │ │ │ lsleq sl, r4, #4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #152 @ 0x98 │ │ │ │ mov r0, #100 @ 0x64 │ │ │ │ str r0, [sp, #136] @ 0x88 │ │ │ │ add r0, sp, #8 │ │ │ │ bl 109d44 │ │ │ │ @@ -211250,15 +211250,15 @@ │ │ │ │ ldr r2, [pc, #24] @ 123004 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #136] @ 0x88 │ │ │ │ add sp, sp, #152 @ 0x98 │ │ │ │ pop {fp, pc} │ │ │ │ - strdeq lr, [r2, -sl]! │ │ │ │ + @ instruction: 0x0122eb0a │ │ │ │ lsleq sl, r4 @ │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [r0] │ │ │ │ bl d9528 │ │ │ │ bl 14f218 │ │ │ │ @@ -211299,15 +211299,15 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ b 1230b4 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - ldrdeq ip, [r2, -r4]! │ │ │ │ + @ instruction: 0x0122c2e4 │ │ │ │ lsreq sl, r4, #2 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ bl 125720 │ │ │ │ cmp r0, #0 │ │ │ │ bne 123100 │ │ │ │ @@ -211367,15 +211367,15 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ b 1231c4 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0122baac │ │ │ │ + @ instruction: 0x0122babc │ │ │ │ lsreq sl, r4, #32 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ bl d7b2c │ │ │ │ cmp r0, #0 │ │ │ │ bne 123210 │ │ │ │ @@ -211435,15 +211435,15 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ b 1232d4 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - smlawbeq r2, r8, r0, ip │ │ │ │ + @ instruction: 0x0122c098 │ │ │ │ lsreq r9, r4, #30 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ bl d7ac0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 123320 │ │ │ │ @@ -211503,15 +211503,15 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ b 1233e4 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0122bfa8 │ │ │ │ + @ instruction: 0x0122bfb8 │ │ │ │ lsreq r9, r4, #28 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ bl d7b08 │ │ │ │ cmp r0, #0 │ │ │ │ bne 123430 │ │ │ │ @@ -211571,15 +211571,15 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ b 1234f4 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0122be9c │ │ │ │ + @ instruction: 0x0122beac │ │ │ │ lsreq r9, r4, #26 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ bl d7ae4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 123540 │ │ │ │ @@ -211639,15 +211639,15 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ b 123604 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0122bd90 │ │ │ │ + @ instruction: 0x0122bda0 │ │ │ │ lsreq r9, r4, #24 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ bl d7af0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 123650 │ │ │ │ @@ -211707,15 +211707,15 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ b 123714 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - smlawbeq r2, r4, ip, fp │ │ │ │ + @ instruction: 0x0122bc94 │ │ │ │ lsreq r9, r4, #22 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ bl c5168 │ │ │ │ cmp r0, #0 │ │ │ │ bne 123760 │ │ │ │ @@ -211937,17 +211937,17 @@ │ │ │ │ lsr r0, r0, #5 │ │ │ │ strb r0, [sp, #11] │ │ │ │ b 123aac │ │ │ │ ldrb r0, [sp, #11] │ │ │ │ and r0, r0, #1 │ │ │ │ add sp, sp, #24 │ │ │ │ bx lr │ │ │ │ - smlawbeq r2, sp, r1, lr │ │ │ │ - @ instruction: 0x0122e151 │ │ │ │ - @ instruction: 0x0122e115 │ │ │ │ + @ instruction: 0x0122e19d │ │ │ │ + @ instruction: 0x0122e161 │ │ │ │ + @ instruction: 0x0122e125 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ str r1, [sp, #16] │ │ │ │ str r2, [sp, #20] │ │ │ │ add r0, sp, #16 │ │ │ │ bl 180ee0 │ │ │ │ @@ -212023,16 +212023,16 @@ │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r0, [r0] │ │ │ │ add r0, r0, #8 │ │ │ │ bl 152fbc │ │ │ │ b 123c10 │ │ │ │ b 123c10 │ │ │ │ b 123b94 │ │ │ │ - @ instruction: 0x0122b03c │ │ │ │ - @ instruction: 0x0122b034 │ │ │ │ + @ instruction: 0x0122b04c │ │ │ │ + @ instruction: 0x0122b044 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #56 @ 0x38 │ │ │ │ str r1, [sp, #16] │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r0, [r1, #8] │ │ │ │ cmp r0, #0 │ │ │ │ bne 123c4c │ │ │ │ @@ -212094,15 +212094,15 @@ │ │ │ │ str r3, [r1, #8] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1] │ │ │ │ b 123d24 │ │ │ │ b 123c98 │ │ │ │ lsreq r9, ip, #11 │ │ │ │ lsreq r9, r4, #11 │ │ │ │ - @ instruction: 0x0122df3a │ │ │ │ + @ instruction: 0x0122df4a │ │ │ │ lsleq r9, r8, r5 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r1, [sp, #8] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldr r0, [r0] │ │ │ │ @@ -212217,16 +212217,16 @@ │ │ │ │ b 123f14 │ │ │ │ ldr r1, [sp, #8] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r1] │ │ │ │ b 123f14 │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0122ad4c │ │ │ │ - @ instruction: 0x0122ad44 │ │ │ │ + @ instruction: 0x0122ad5c │ │ │ │ + @ instruction: 0x0122ad54 │ │ │ │ asreq r9, r8, #6 │ │ │ │ sub sp, sp, #4 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ ldr r1, [r1] │ │ │ │ @@ -212435,15 +212435,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ str r0, [sp, #8] │ │ │ │ b 124278 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ asreq r9, ip, #1 │ │ │ │ - smlawteq r2, r8, fp, sp │ │ │ │ + ldrdeq sp, [r2, -r8]! │ │ │ │ asreq r9, ip, #4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #80 @ 0x50 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ add r0, sp, #28 │ │ │ │ @@ -212537,15 +212537,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ str r0, [sp, #4] │ │ │ │ b 124410 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ lsleq r8, r0, #31 │ │ │ │ - @ instruction: 0x0122da6c │ │ │ │ + @ instruction: 0x0122da7c │ │ │ │ strdeq r9, [r0, r0]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #80 @ 0x50 │ │ │ │ str r0, [sp, #16] │ │ │ │ add r0, r0, #32 │ │ │ │ mov r1, #4 │ │ │ │ bl c67b8 │ │ │ │ @@ -212651,15 +212651,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ str r0, [sp, #12] │ │ │ │ b 1245d8 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ roreq r8, r4, #27 │ │ │ │ - smlawteq r2, r0, r8, sp │ │ │ │ + ldrdeq sp, [r2, -r0]! │ │ │ │ asreq r8, r4, #30 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #72 @ 0x48 │ │ │ │ str r2, [sp, #12] │ │ │ │ str r1, [sp, #16] │ │ │ │ mov r1, r0 │ │ │ │ str r1, [sp, #20] │ │ │ │ @@ -212742,15 +212742,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ str r0, [sp, #8] │ │ │ │ b 124744 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ lsreq r8, ip, ip │ │ │ │ - @ instruction: 0x0122d708 │ │ │ │ + @ instruction: 0x0122d718 │ │ │ │ lsleq r8, ip, #27 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r1, #1 │ │ │ │ strb r1, [sp, #31] │ │ │ │ @@ -213497,15 +213497,15 @@ │ │ │ │ cmp r2, r3 │ │ │ │ movgt r0, #1 │ │ │ │ sub r1, r0, #1 │ │ │ │ cmp r2, r3 │ │ │ │ movlt r0, r1 │ │ │ │ add sp, sp, #32 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01229fec │ │ │ │ + strdeq r9, [r2, -ip]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ mov r2, r1 │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ @@ -214372,15 +214372,15 @@ │ │ │ │ bl 138eac │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ ldr r0, [pc, #8] @ 1260c8 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #82 @ 0x52 │ │ │ │ bl 56848 │ │ │ │ - @ instruction: 0x0122bc3e │ │ │ │ + @ instruction: 0x0122bc4e │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r2, [sp, #4] │ │ │ │ mov r2, r1 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 14e600 │ │ │ │ @@ -214663,17 +214663,17 @@ │ │ │ │ ldrb ip, [sp, #39] @ 0x27 │ │ │ │ strb ip, [r1, #23] │ │ │ │ strb r3, [r1, #22] │ │ │ │ strb r2, [r1, #21] │ │ │ │ strb r0, [r1, #20] │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ - strdeq fp, [r2, -r7]! │ │ │ │ + @ instruction: 0x0122b907 │ │ │ │ roreq r6, r0, pc │ │ │ │ - @ instruction: 0x0122881c │ │ │ │ + @ instruction: 0x0122882c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ str r2, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ b 126578 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ @@ -215016,16 +215016,16 @@ │ │ │ │ b 126ac0 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r1, [r0] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ str r1, [sp, #24] │ │ │ │ str r0, [sp, #28] │ │ │ │ b 126a94 │ │ │ │ - @ instruction: 0x01228160 │ │ │ │ - @ instruction: 0x01228158 │ │ │ │ + @ instruction: 0x01228170 │ │ │ │ + @ instruction: 0x01228168 │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #56 @ 0x38 │ │ │ │ str r3, [sp, #20] │ │ │ │ str r2, [sp, #24] │ │ │ │ str r1, [sp, #28] │ │ │ │ str r0, [sp, #32] │ │ │ │ @@ -215580,16 +215580,16 @@ │ │ │ │ mov r0, #1 │ │ │ │ str r0, [r1] │ │ │ │ b 12739c │ │ │ │ b 1272a4 │ │ │ │ b 1273a0 │ │ │ │ add sp, sp, #136 @ 0x88 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01227a08 │ │ │ │ - @ instruction: 0x01227a00 │ │ │ │ + @ instruction: 0x01227a18 │ │ │ │ + @ instruction: 0x01227a10 │ │ │ │ lsleq r6, r0, #3 │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ sub sp, sp, #4 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp] │ │ │ │ @@ -216384,15 +216384,15 @@ │ │ │ │ mov r0, #3 │ │ │ │ str r0, [sp, #12] │ │ │ │ b 128028 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - strdeq r9, [r2, -r4]! │ │ │ │ + @ instruction: 0x01229e04 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r1, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ bl 149890 │ │ │ │ cmp r0, #0 │ │ │ │ bne 128074 │ │ │ │ @@ -217312,28 +217312,28 @@ │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r0, [r0] │ │ │ │ ldr r0, [r0, #8] │ │ │ │ - bl a4f690 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a04> │ │ │ │ + bl a4f6a8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a04> │ │ │ │ cmp r0, #0 │ │ │ │ bne 128f1c │ │ │ │ b 128efc │ │ │ │ mov r0, #6 │ │ │ │ strb r0, [sp, #184] @ 0xb8 │ │ │ │ b 128f28 │ │ │ │ mov r0, #7 │ │ │ │ strb r0, [sp, #184] @ 0xb8 │ │ │ │ b 128f28 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r0, [r0] │ │ │ │ ldr r0, [r0, #8] │ │ │ │ - bl a4f6b8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a2c> │ │ │ │ + bl a4f6d0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a2c> │ │ │ │ cmp r0, #0 │ │ │ │ bne 128f44 │ │ │ │ b 128f38 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r0, [r0] │ │ │ │ ldr r0, [r0, #8] │ │ │ │ bl 286c30 │ │ │ │ @@ -217688,33 +217688,33 @@ │ │ │ │ add r2, r2, r2, lsl #2 │ │ │ │ add r2, r1, r2, lsl #2 │ │ │ │ str r2, [sp] │ │ │ │ ldr r0, [r0, #8] │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r1, #0 │ │ │ │ strb r1, [r2, #16] │ │ │ │ - bl a4f6b8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a2c> │ │ │ │ + bl a4f6d0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a2c> │ │ │ │ cmp r0, #0 │ │ │ │ bne 1294d0 │ │ │ │ b 1294bc │ │ │ │ ldr r1, [sp, #16] │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r2, [pc, #116] @ 12952c │ │ │ │ add r2, pc, r2 │ │ │ │ bl 56944 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ - bl a4f6a4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a18> │ │ │ │ + bl a4f6bc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a18> │ │ │ │ cmp r0, #0 │ │ │ │ beq 1294dc │ │ │ │ b 1294d0 │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #79] @ 0x4f │ │ │ │ b 1294ec │ │ │ │ ldr r0, [sp, #4] │ │ │ │ - bl a4f690 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a04> │ │ │ │ + bl a4f6a8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a04> │ │ │ │ strb r0, [sp, #79] @ 0x4f │ │ │ │ b 1294ec │ │ │ │ ldrb r0, [sp, #79] @ 0x4f │ │ │ │ tst r0, #1 │ │ │ │ bne 12950c │ │ │ │ b 1294fc │ │ │ │ ldr r0, [sp, #8] │ │ │ │ @@ -219207,28 +219207,28 @@ │ │ │ │ ldrdeq r6, [r1, r4]! │ │ │ │ @ instruction: 0x01a17614 │ │ │ │ @ instruction: 0x01a16554 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ ldr r0, [r0, #8] │ │ │ │ str r0, [sp] │ │ │ │ - bl a4f6b8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a2c> │ │ │ │ + bl a4f6d0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a2c> │ │ │ │ cmp r0, #0 │ │ │ │ bne 12ac78 │ │ │ │ b 12ac64 │ │ │ │ ldr r0, [sp] │ │ │ │ - bl a4f6a4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a18> │ │ │ │ + bl a4f6bc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a18> │ │ │ │ cmp r0, #0 │ │ │ │ beq 12ac84 │ │ │ │ b 12ac78 │ │ │ │ mov r0, #0 │ │ │ │ strb r0, [sp, #7] │ │ │ │ b 12ac98 │ │ │ │ ldr r0, [sp] │ │ │ │ - bl a4f690 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a04> │ │ │ │ + bl a4f6a8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a04> │ │ │ │ eor r0, r0, #1 │ │ │ │ strb r0, [sp, #7] │ │ │ │ b 12ac98 │ │ │ │ ldrb r0, [sp, #7] │ │ │ │ and r0, r0, #1 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ @@ -219566,15 +219566,15 @@ │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ bl 1782e0 │ │ │ │ add sp, sp, #152 @ 0x98 │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [sp, #84] @ 0x54 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r0, [r0, #8] │ │ │ │ - bl a4f690 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a04> │ │ │ │ + bl a4f6a8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a04> │ │ │ │ cmp r0, #0 │ │ │ │ beq 12b220 │ │ │ │ b 12b200 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ ldr r0, [r0, #60] @ 0x3c │ │ │ │ str r0, [sp, #88] @ 0x58 │ │ │ │ add r0, sp, #88 @ 0x58 │ │ │ │ @@ -219661,30 +219661,30 @@ │ │ │ │ add r1, r1, #12 │ │ │ │ str r1, [sp, #140] @ 0x8c │ │ │ │ bl 163e84 │ │ │ │ bl 167684 │ │ │ │ cmp r0, #64 @ 0x40 │ │ │ │ bne 12b3a8 │ │ │ │ b 12b36c │ │ │ │ - bl a4f6f8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a6c> │ │ │ │ + bl a4f710 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a6c> │ │ │ │ str r0, [sp, #192] @ 0xc0 │ │ │ │ mov r0, #12 │ │ │ │ str r0, [sp, #208] @ 0xd0 │ │ │ │ ldr r0, [sp, #208] @ 0xd0 │ │ │ │ str r0, [sp, #196] @ 0xc4 │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ str r0, [sp, #200] @ 0xc8 │ │ │ │ mov r0, #10 │ │ │ │ str r0, [sp, #216] @ 0xd8 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ str r0, [sp, #204] @ 0xcc │ │ │ │ b 12b3e0 │ │ │ │ - bl a4f6cc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a40> │ │ │ │ + bl a4f6e4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a40> │ │ │ │ str r0, [sp, #192] @ 0xc0 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #220] @ 0xdc │ │ │ │ ldr r1, [sp, #220] @ 0xdc │ │ │ │ str r1, [sp, #196] @ 0xc4 │ │ │ │ str r0, [sp, #224] @ 0xe0 │ │ │ │ ldr r0, [sp, #224] @ 0xe0 │ │ │ │ @@ -219777,15 +219777,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ bne 12b5d4 │ │ │ │ b 12b5b4 │ │ │ │ mov r0, #4 │ │ │ │ strb r0, [sp, #304] @ 0x130 │ │ │ │ ldr r0, [sp, #196] @ 0xc4 │ │ │ │ mov r1, #3 │ │ │ │ - bl a4f77c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35af0> │ │ │ │ + bl a4f794 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35af0> │ │ │ │ ldr r1, [sp, #140] @ 0x8c │ │ │ │ str r1, [sp, #276] @ 0x114 │ │ │ │ add r1, sp, #156 @ 0x9c │ │ │ │ str r1, [sp, #280] @ 0x118 │ │ │ │ ldr r1, [sp, #296] @ 0x128 │ │ │ │ ldr r2, [sp, #300] @ 0x12c │ │ │ │ ldr r3, [sp, #304] @ 0x130 │ │ │ │ @@ -219822,15 +219822,15 @@ │ │ │ │ add r0, sp, #156 @ 0x9c │ │ │ │ add r0, r0, #12 │ │ │ │ str r0, [sp, #100] @ 0x64 │ │ │ │ mov r0, #5 │ │ │ │ strb r0, [sp, #352] @ 0x160 │ │ │ │ ldr r0, [sp, #196] @ 0xc4 │ │ │ │ mov r1, #3 │ │ │ │ - bl a4f77c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35af0> │ │ │ │ + bl a4f794 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35af0> │ │ │ │ ldr r2, [sp, #140] @ 0x8c │ │ │ │ ldr r1, [sp, #100] @ 0x64 │ │ │ │ str r2, [sp, #324] @ 0x144 │ │ │ │ str r1, [sp, #328] @ 0x148 │ │ │ │ ldr r1, [sp, #344] @ 0x158 │ │ │ │ ldr r2, [sp, #348] @ 0x15c │ │ │ │ ldr r3, [sp, #352] @ 0x160 │ │ │ │ @@ -219867,15 +219867,15 @@ │ │ │ │ add r0, sp, #156 @ 0x9c │ │ │ │ add r0, r0, #4 │ │ │ │ str r0, [sp, #96] @ 0x60 │ │ │ │ mov r0, #11 │ │ │ │ strb r0, [sp, #400] @ 0x190 │ │ │ │ ldr r0, [sp, #196] @ 0xc4 │ │ │ │ mov r1, #3 │ │ │ │ - bl a4f77c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35af0> │ │ │ │ + bl a4f794 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35af0> │ │ │ │ ldr r2, [sp, #140] @ 0x8c │ │ │ │ ldr r1, [sp, #96] @ 0x60 │ │ │ │ str r2, [sp, #372] @ 0x174 │ │ │ │ str r1, [sp, #376] @ 0x178 │ │ │ │ ldr r1, [sp, #392] @ 0x188 │ │ │ │ ldr r2, [sp, #396] @ 0x18c │ │ │ │ ldr r3, [sp, #400] @ 0x190 │ │ │ │ @@ -219911,15 +219911,15 @@ │ │ │ │ str r0, [sp, #92] @ 0x5c │ │ │ │ mov r0, #12 │ │ │ │ strb r0, [sp, #448] @ 0x1c0 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #452] @ 0x1c4 │ │ │ │ ldr r0, [sp, #452] @ 0x1c4 │ │ │ │ mov r1, #3 │ │ │ │ - bl a4f77c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35af0> │ │ │ │ + bl a4f794 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35af0> │ │ │ │ ldr r2, [sp, #140] @ 0x8c │ │ │ │ ldr r1, [sp, #92] @ 0x5c │ │ │ │ str r2, [sp, #420] @ 0x1a4 │ │ │ │ str r1, [sp, #424] @ 0x1a8 │ │ │ │ ldr r1, [sp, #440] @ 0x1b8 │ │ │ │ ldr r2, [sp, #444] @ 0x1bc │ │ │ │ ldr r3, [sp, #448] @ 0x1c0 │ │ │ │ @@ -220038,15 +220038,15 @@ │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ add r0, sp, #156 @ 0x9c │ │ │ │ str r0, [sp, #72] @ 0x48 │ │ │ │ add r0, r0, #20 │ │ │ │ str r0, [sp, #68] @ 0x44 │ │ │ │ mov r0, #8 │ │ │ │ strb r0, [sp, #584] @ 0x248 │ │ │ │ - bl a4f724 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a98> │ │ │ │ + bl a4f73c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a98> │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ and r1, r1, #255 @ 0xff │ │ │ │ str r1, [sp, #76] @ 0x4c │ │ │ │ mov r2, #2 │ │ │ │ str r2, [sp, #80] @ 0x50 │ │ │ │ bl 284948 │ │ │ │ ldr r1, [sp, #68] @ 0x44 │ │ │ │ @@ -220079,15 +220079,15 @@ │ │ │ │ add r3, sp, #544 @ 0x220 │ │ │ │ bl 12bf0c │ │ │ │ ldr r0, [sp, #72] @ 0x48 │ │ │ │ add r0, r0, #24 │ │ │ │ str r0, [sp, #84] @ 0x54 │ │ │ │ mov r0, #9 │ │ │ │ strb r0, [sp, #628] @ 0x274 │ │ │ │ - bl a4f724 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a98> │ │ │ │ + bl a4f73c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35a98> │ │ │ │ ldr r1, [sp, #76] @ 0x4c │ │ │ │ ldr r2, [sp, #80] @ 0x50 │ │ │ │ bl 284948 │ │ │ │ ldr r3, [sp, #140] @ 0x8c │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ @@ -220223,15 +220223,15 @@ │ │ │ │ beq 12bcac │ │ │ │ b 12bcc0 │ │ │ │ add r0, sp, #156 @ 0x9c │ │ │ │ add r0, r0, #28 │ │ │ │ str r0, [sp, #24] │ │ │ │ mov r0, #10 │ │ │ │ strb r0, [sp, #676] @ 0x2a4 │ │ │ │ - bl a4f750 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35ac4> │ │ │ │ + bl a4f768 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35ac4> │ │ │ │ ldr r2, [sp, #140] @ 0x8c │ │ │ │ ldr r1, [sp, #24] │ │ │ │ str r2, [sp, #648] @ 0x288 │ │ │ │ str r1, [sp, #652] @ 0x28c │ │ │ │ ldr r1, [sp, #668] @ 0x29c │ │ │ │ ldr r2, [sp, #672] @ 0x2a0 │ │ │ │ ldr r3, [sp, #676] @ 0x2a4 │ │ │ │ @@ -220379,34 +220379,34 @@ │ │ │ │ add r2, sp, #792 @ 0x318 │ │ │ │ bl 17e8b8 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ bl 1b5d98 │ │ │ │ ldr r0, [sp, #140] @ 0x8c │ │ │ │ bl 178190 │ │ │ │ b 12be0c │ │ │ │ - @ instruction: 0x01226a73 │ │ │ │ - @ instruction: 0x01226a3f │ │ │ │ - @ instruction: 0x01226a10 │ │ │ │ + smlawbeq r2, r3, sl, r6 │ │ │ │ + @ instruction: 0x01226a4f │ │ │ │ + @ instruction: 0x01226a20 │ │ │ │ strdeq r6, [r1, ip]! │ │ │ │ - @ instruction: 0x0122690a │ │ │ │ - @ instruction: 0x01226870 │ │ │ │ - smlawteq r2, r8, r7, r6 │ │ │ │ - @ instruction: 0x0122672a │ │ │ │ - @ instruction: 0x012266a1 │ │ │ │ - @ instruction: 0x0122661e │ │ │ │ - @ instruction: 0x0122654d │ │ │ │ - @ instruction: 0x012264bb │ │ │ │ + @ instruction: 0x0122691a │ │ │ │ + smlawbeq r2, r0, r8, r6 │ │ │ │ + ldrdeq r6, [r2, -r8]! │ │ │ │ + @ instruction: 0x0122673a │ │ │ │ + @ instruction: 0x012266b1 │ │ │ │ + @ instruction: 0x0122662e │ │ │ │ + @ instruction: 0x0122655d │ │ │ │ + smlawteq r2, fp, r4, r6 │ │ │ │ @ instruction: 0x01a15f94 │ │ │ │ @ instruction: 0x01a15f30 │ │ │ │ @ instruction: 0x01a15a94 │ │ │ │ @ instruction: 0xfffff110 │ │ │ │ @ instruction: 0x01a164bc │ │ │ │ @ instruction: 0x01a15f44 │ │ │ │ @ instruction: 0x01a15c2c │ │ │ │ - @ instruction: 0x0122629c │ │ │ │ + @ instruction: 0x012262ac │ │ │ │ @ instruction: 0x01a15c34 │ │ │ │ @ instruction: 0x01a152b0 │ │ │ │ @ instruction: 0x01a15b88 │ │ │ │ roreq r1, r4, r8 │ │ │ │ @ instruction: 0x01a15788 │ │ │ │ strdeq r1, [r0, r4]! │ │ │ │ push {fp, lr} │ │ │ │ @@ -220508,15 +220508,15 @@ │ │ │ │ bic r0, r0, r1 │ │ │ │ strb r0, [sp, #23] │ │ │ │ b 12c098 │ │ │ │ ldrb r0, [sp, #23] │ │ │ │ and r0, r0, #1 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x012232e0 │ │ │ │ + strdeq r3, [r2, -r0]! │ │ │ │ lsreq r1, ip, #12 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub sp, sp, #224 @ 0xe0 │ │ │ │ str r3, [sp, #32] │ │ │ │ mov r3, r2 │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ @@ -220763,15 +220763,15 @@ │ │ │ │ b 12c108 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #56 @ 0x38 │ │ │ │ bl 177248 │ │ │ │ b 12c48c │ │ │ │ lsleq r1, ip @ │ │ │ │ - smlawteq r2, ip, fp, r5 │ │ │ │ + ldrdeq r5, [r2, -ip]! │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r1, r0 │ │ │ │ str r2, [sp] │ │ │ │ mov r0, #2 │ │ │ │ strb r0, [sp, #8] │ │ │ │ ldr r0, [sp] │ │ │ │ ldr r2, [sp, #4] │ │ │ │ @@ -221800,15 +221800,15 @@ │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ add r0, sp, #324 @ 0x144 │ │ │ │ add lr, sp, #256 @ 0x100 │ │ │ │ add r3, lr, #91 @ 0x5b │ │ │ │ bl 17931c │ │ │ │ b 12d4d4 │ │ │ │ add r0, sp, #328 @ 0x148 │ │ │ │ - bl a4f5b4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35928> │ │ │ │ + bl a4f5cc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35928> │ │ │ │ b 12d358 │ │ │ │ mov r0, #0 │ │ │ │ strb r0, [sp, #434] @ 0x1b2 │ │ │ │ strb r0, [sp, #435] @ 0x1b3 │ │ │ │ strb r0, [sp, #437] @ 0x1b5 │ │ │ │ strb r0, [sp, #438] @ 0x1b6 │ │ │ │ strb r0, [sp, #439] @ 0x1b7 │ │ │ │ @@ -221941,15 +221941,15 @@ │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #24] │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ lsreq r0, r0, #1 │ │ │ │ rrxeq r0, r0 │ │ │ │ - smlawbeq r2, r4, r6, r4 │ │ │ │ + @ instruction: 0x01224694 │ │ │ │ orrseq pc, pc, r8, lsr #26 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ sub sp, sp, #520 @ 0x208 │ │ │ │ str r2, [sp, #24] │ │ │ │ str r1, [sp, #28] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ @@ -222698,15 +222698,15 @@ │ │ │ │ str r0, [r1, r2, lsl #2] │ │ │ │ b 12e184 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ ldr r2, [pc, #36] @ 12e2fc │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #3 │ │ │ │ bl 56944 │ │ │ │ - @ instruction: 0x01221274 │ │ │ │ + smlawbeq r2, r4, r2, r1 │ │ │ │ @ instruction: 0x019ff6f4 │ │ │ │ orrseq pc, pc, r0, ror #13 │ │ │ │ orrseq pc, pc, ip, lsr #13 │ │ │ │ orrseq pc, pc, r4, ror #11 │ │ │ │ orrseq pc, pc, ip, asr #11 │ │ │ │ orrseq pc, pc, ip, lsr #11 │ │ │ │ @ instruction: 0x019ff594 │ │ │ │ @@ -223450,19 +223450,19 @@ │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #260 @ 0x104 │ │ │ │ bl c3b6c │ │ │ │ b 12ee80 │ │ │ │ orrseq pc, pc, r8, ror #8 │ │ │ │ orrseq pc, pc, r8, lsl #8 │ │ │ │ orrseq pc, pc, ip, ror #6 │ │ │ │ - @ instruction: 0x01223810 │ │ │ │ + @ instruction: 0x01223820 │ │ │ │ orrseq lr, pc, r4, lsr #29 │ │ │ │ orrseq pc, pc, r8, asr #5 │ │ │ │ orrseq pc, pc, r8, lsr r2 @ │ │ │ │ - @ instruction: 0x012236bc │ │ │ │ + smlawteq r2, ip, r6, r3 │ │ │ │ orrseq lr, pc, r0, ror sp @ │ │ │ │ @ instruction: 0x019feff4 │ │ │ │ orrseq lr, pc, r4, ror #30 │ │ │ │ @ instruction: 0x019feedc │ │ │ │ orrseq lr, pc, ip, lsl sp @ │ │ │ │ orrseq lr, pc, ip, lsr #24 │ │ │ │ orrseq lr, pc, ip, lsl #23 │ │ │ │ @@ -224519,15 +224519,15 @@ │ │ │ │ str r1, [sp, #784] @ 0x310 │ │ │ │ str r0, [sp, #788] @ 0x314 │ │ │ │ b 1300ac │ │ │ │ add lr, sp, #2048 @ 0x800 │ │ │ │ add r0, lr, #404 @ 0x194 │ │ │ │ bl c2dac │ │ │ │ b 12fa20 │ │ │ │ - @ instruction: 0x01222eb0 │ │ │ │ + smlawteq r2, r0, lr, r2 │ │ │ │ str r0, [sp, #2556] @ 0x9fc │ │ │ │ str r1, [sp, #2560] @ 0xa00 │ │ │ │ b 12ff44 │ │ │ │ b 12ff68 │ │ │ │ ldr r1, [sp, #1096] @ 0x448 │ │ │ │ ldr r0, [sp, #792] @ 0x318 │ │ │ │ bl 17b9d0 │ │ │ │ @@ -224569,15 +224569,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ str r2, [sp, #2620] @ 0xa3c │ │ │ │ ldr r2, [sp, #2624] @ 0xa40 │ │ │ │ str r2, [sp, #764] @ 0x2fc │ │ │ │ cmp r0, r1 │ │ │ │ bls 13003c │ │ │ │ b 130020 │ │ │ │ - @ instruction: 0x01222dec │ │ │ │ + strdeq r2, [r2, -ip]! │ │ │ │ ldr r1, [sp, #756] @ 0x2f4 │ │ │ │ ldr r0, [sp, #760] @ 0x2f8 │ │ │ │ ldr r2, [pc, #4052] @ 131004 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 56704 │ │ │ │ b 130038 │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ @@ -224729,20 +224729,20 @@ │ │ │ │ add r0, r0, #64 @ 0x40 │ │ │ │ bl c0214 │ │ │ │ b 13028c │ │ │ │ ldr r0, [sp, #1172] @ 0x494 │ │ │ │ ldr r1, [sp, #1176] @ 0x498 │ │ │ │ add sp, sp, #2640 @ 0xa50 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - msreq CPSR_c, ip, lsr r9 │ │ │ │ + msreq CPSR_c, ip, asr #18 │ │ │ │ ldr r0, [sp, #2556] @ 0x9fc │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - @ instruction: 0x01220030 │ │ │ │ - smlawteq r2, lr, ip, r2 │ │ │ │ - @ instruction: 0x01222ae0 │ │ │ │ + @ instruction: 0x01220040 │ │ │ │ + ldrdeq r2, [r2, -lr]! │ │ │ │ + strdeq r2, [r2, -r0]! │ │ │ │ ldr r0, [sp, #1164] @ 0x48c │ │ │ │ ldr r0, [r0, #112] @ 0x70 │ │ │ │ str r0, [sp, #736] @ 0x2e0 │ │ │ │ b 1302c4 │ │ │ │ ldr r0, [sp, #736] @ 0x2e0 │ │ │ │ ldr r1, [sp, #1184] @ 0x4a0 │ │ │ │ ldr r2, [pc, #4040] @ 13129c │ │ │ │ @@ -226476,39 +226476,39 @@ │ │ │ │ b 131db0 │ │ │ │ @ instruction: 0x019fccd8 │ │ │ │ ldr r0, [sp, #1164] @ 0x48c │ │ │ │ add r0, r0, #64 @ 0x40 │ │ │ │ bl c0214 │ │ │ │ b 1302a0 │ │ │ │ orrseq ip, pc, ip, lsr ip @ │ │ │ │ - smlawbeq r1, r8, r4, lr │ │ │ │ + @ instruction: 0x0121e498 │ │ │ │ orrseq ip, pc, ip, lsr fp @ │ │ │ │ orrseq ip, pc, ip, ror #19 │ │ │ │ @ instruction: 0x019fc9b8 │ │ │ │ @ instruction: 0x019fc8f0 │ │ │ │ @ instruction: 0x019fc894 │ │ │ │ orrseq ip, pc, r8, ror r8 @ │ │ │ │ - qsubeq lr, ip, r1 │ │ │ │ - @ instruction: 0x0121e034 │ │ │ │ + @ instruction: 0x0121e06c │ │ │ │ + @ instruction: 0x0121e044 │ │ │ │ orrseq ip, pc, ip, lsl #15 │ │ │ │ orrseq ip, pc, r4, lsl #15 │ │ │ │ @ instruction: 0x019fc6bc │ │ │ │ @ instruction: 0x019fc6b0 │ │ │ │ orrseq ip, pc, r8, lsl #12 │ │ │ │ orrseq ip, pc, ip, asr #12 │ │ │ │ - smulwteq r2, lr, r9 │ │ │ │ + strdeq r0, [r2, -lr]! │ │ │ │ orrseq ip, pc, ip, lsr #11 │ │ │ │ @ instruction: 0x019fc59c │ │ │ │ orrseq ip, pc, r8, lsl #11 │ │ │ │ orrseq ip, pc, r8, ror #10 │ │ │ │ orrseq ip, pc, ip, asr #10 │ │ │ │ orrseq ip, pc, r4, lsr #5 │ │ │ │ orrseq ip, pc, r4, asr r2 @ │ │ │ │ orrseq ip, pc, r8, lsr #4 │ │ │ │ - ldrdeq r0, [r2, -fp]! │ │ │ │ + smulwteq r2, fp, r5 │ │ │ │ @ instruction: 0x019fc1fc │ │ │ │ orrseq ip, pc, ip, asr #3 │ │ │ │ orrseq ip, pc, r8, ror #2 │ │ │ │ orrseq ip, pc, r8, lsr #2 │ │ │ │ ldrsheq ip, [pc, r4] │ │ │ │ ldrheq ip, [pc, r4] │ │ │ │ orrseq ip, pc, ip, ror r0 @ │ │ │ │ @@ -226784,15 +226784,15 @@ │ │ │ │ ldr r0, [sp, #24] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldrb r1, [sp, #12] │ │ │ │ add sp, sp, #32 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x019fbad4 │ │ │ │ - msreq R9_usr, r8, ror #21 │ │ │ │ + strdeq pc, [r1, -r8]! │ │ │ │ orrseq fp, pc, ip, lsr #3 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #176 @ 0xb0 │ │ │ │ str r2, [sp, #64] @ 0x40 │ │ │ │ str r1, [sp, #68] @ 0x44 │ │ │ │ mov r1, #0 │ │ │ │ strb r1, [sp, #151] @ 0x97 │ │ │ │ @@ -226947,15 +226947,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #152] @ 0x98 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp, #64] @ 0x40 │ │ │ │ bl c2960 │ │ │ │ b 13252c │ │ │ │ @ instruction: 0x019fb9f0 │ │ │ │ - strdeq pc, [r1, -r4]! │ │ │ │ + msreq R9_usr, r4, lsl #20 │ │ │ │ ldrheq fp, [pc, r8] │ │ │ │ @ instruction: 0x019fb890 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r1, [sp] │ │ │ │ add r0, r0, #128 @ 0x80 │ │ │ │ bl 159734 │ │ │ │ @@ -227005,16 +227005,16 @@ │ │ │ │ orr r0, r0, #4352 @ 0x1100 │ │ │ │ str r0, [sp, #4] │ │ │ │ b 13261c │ │ │ │ ldr r0, [sp, #4] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ orrseq fp, pc, ip, ror #15 │ │ │ │ - smlawbeq r1, r8, sp, ip │ │ │ │ - @ instruction: 0x0121cd60 │ │ │ │ + @ instruction: 0x0121cd98 │ │ │ │ + @ instruction: 0x0121cd70 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r1, [sp, #4] │ │ │ │ add r0, r0, #128 @ 0x80 │ │ │ │ bl 159734 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ ldr r2, [pc, #124] @ 1326d0 │ │ │ │ @@ -227541,15 +227541,15 @@ │ │ │ │ add r0, sp, #60 @ 0x3c │ │ │ │ bl c2888 │ │ │ │ b 132ce0 │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #68] @ 0x44 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ orrseq fp, pc, r8, lsl r1 @ │ │ │ │ - strdeq ip, [r1, -ip]! @ │ │ │ │ + @ instruction: 0x0121c60c │ │ │ │ orrseq fp, pc, r0, ror r0 @ │ │ │ │ orrseq fp, pc, ip, asr r0 @ │ │ │ │ orrseq fp, pc, r0, lsl r0 @ │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #360 @ 0x168 │ │ │ │ str r1, [sp, #64] @ 0x40 │ │ │ │ str r0, [sp, #60] @ 0x3c │ │ │ │ @@ -227868,19 +227868,19 @@ │ │ │ │ bl c39e0 │ │ │ │ b 133314 │ │ │ │ ldr r0, [sp, #320] @ 0x140 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ mcrr 9, 10, pc, ip, cr14 @ │ │ │ │ @ instruction: 0x019faefc │ │ │ │ orrseq sl, pc, r4, lsl #29 │ │ │ │ - @ instruction: 0x0121ed48 │ │ │ │ + @ instruction: 0x0121ed58 │ │ │ │ @ instruction: 0x019fa3dc │ │ │ │ orrseq sl, pc, r0, ror #27 │ │ │ │ orrseq sl, pc, r8, ror #26 │ │ │ │ - @ instruction: 0x0121ec0c │ │ │ │ + @ instruction: 0x0121ec1c │ │ │ │ orrseq sl, pc, r0, asr #5 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ str ip, [sp, #16] │ │ │ │ mov ip, sp │ │ │ │ @@ -229010,17 +229010,17 @@ │ │ │ │ ldr r0, [sp, #68] @ 0x44 │ │ │ │ str r0, [sp, #100] @ 0x64 │ │ │ │ mov r0, #6 │ │ │ │ str r0, [sp, #96] @ 0x60 │ │ │ │ b 134274 │ │ │ │ orrseq r9, pc, r4, asr #30 │ │ │ │ orrseq r9, pc, ip, lsr #23 │ │ │ │ - strdeq sl, [r1, -r4]! │ │ │ │ + @ instruction: 0x0121b004 │ │ │ │ orrseq r9, pc, ip, ror fp @ │ │ │ │ - smlawbeq r1, ip, pc, sl @ │ │ │ │ + @ instruction: 0x0121af9c │ │ │ │ orrseq r9, pc, ip, asr #19 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ bl 1345f0 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ b 1345ac │ │ │ │ @@ -229236,15 +229236,15 @@ │ │ │ │ str r0, [sp, #20] │ │ │ │ b 1348f4 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x019f96f4 │ │ │ │ - @ instruction: 0x0121aab8 │ │ │ │ + smlawteq r1, r8, sl, sl │ │ │ │ push {fp, lr} │ │ │ │ ldr r0, [r1] │ │ │ │ bl 163e84 │ │ │ │ bl 167c04 │ │ │ │ eor r0, r0, #1 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ @@ -229660,19 +229660,19 @@ │ │ │ │ str r0, [sp, #92] @ 0x5c │ │ │ │ b 134c6c │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ orrseq r9, pc, ip, asr r5 @ │ │ │ │ orrseq r9, pc, r0, lsr #8 │ │ │ │ orrseq r9, pc, r4, lsr #7 │ │ │ │ - @ instruction: 0x0121d1b8 │ │ │ │ + smlawteq r1, r8, r1, sp │ │ │ │ orrseq r8, pc, ip, asr #16 │ │ │ │ orrseq r9, pc, r4, lsr r3 @ │ │ │ │ orrseq r9, pc, r4, lsr #5 │ │ │ │ - smlawbeq r1, r8, r0, sp │ │ │ │ + @ instruction: 0x0121d098 │ │ │ │ orrseq r8, pc, ip, lsr r7 @ │ │ │ │ orrseq r9, pc, r4, asr #4 │ │ │ │ orrseq r9, pc, r0, ror #2 │ │ │ │ orrseq r9, pc, r8, ror #1 │ │ │ │ orrseq r9, pc, r0, lsr #1 │ │ │ │ orrseq r9, pc, ip, lsr r0 @ │ │ │ │ push {fp, lr} │ │ │ │ @@ -230539,15 +230539,15 @@ │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #344 @ 0x158 │ │ │ │ bl c3650 │ │ │ │ b 135d44 │ │ │ │ orrseq r8, pc, r8, lsl lr @ │ │ │ │ orrseq r8, pc, r8, ror sp @ │ │ │ │ orrseq r8, pc, ip, asr #25 │ │ │ │ - @ instruction: 0x01219b7c │ │ │ │ + smlawbeq r1, ip, fp, r9 │ │ │ │ orrseq r8, pc, ip, lsl r7 @ │ │ │ │ orrseq r8, pc, ip, lsl #13 │ │ │ │ orrseq r8, pc, r4, lsr #12 │ │ │ │ @ instruction: 0x019f85f8 │ │ │ │ orrseq r8, pc, r0, asr #11 │ │ │ │ orrseq r8, pc, ip, ror #10 │ │ │ │ orrseq r8, pc, ip, lsl #10 │ │ │ │ @@ -230619,16 +230619,16 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3] │ │ │ │ mov r2, #1 │ │ │ │ mov r3, #0 │ │ │ │ bl 1351cc │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0121c1ec │ │ │ │ - ldrdeq ip, [r1, -r4]! │ │ │ │ + strdeq ip, [r1, -ip]! @ │ │ │ │ + @ instruction: 0x0121c1e4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ str r1, [sp, #20] │ │ │ │ bl 135f6c │ │ │ │ str r1, [sp, #24] │ │ │ │ str r0, [sp, #28] │ │ │ │ b 135ecc │ │ │ │ @@ -231649,16 +231649,16 @@ │ │ │ │ b 136d38 │ │ │ │ ldr r0, [sp, #368] @ 0x170 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #200 @ 0xc8 │ │ │ │ bl c39d4 │ │ │ │ b 136ea4 │ │ │ │ orrseq r7, pc, ip, lsl #16 │ │ │ │ - @ instruction: 0x01218900 │ │ │ │ - @ instruction: 0x01218890 │ │ │ │ + @ instruction: 0x01218910 │ │ │ │ + @ instruction: 0x012188a0 │ │ │ │ orrseq r7, pc, r8, lsl #12 │ │ │ │ orrseq r7, pc, r8, lsr #11 │ │ │ │ orrseq r7, pc, r8, ror r3 @ │ │ │ │ ldrb r0, [r1] │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ bx lr │ │ │ │ @@ -233745,16 +233745,16 @@ │ │ │ │ b 138f64 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ bl 1ce88c │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0121913c │ │ │ │ - @ instruction: 0x0121912b │ │ │ │ + @ instruction: 0x0121914c │ │ │ │ + @ instruction: 0x0121913b │ │ │ │ ldrb r0, [r0] │ │ │ │ and r0, r0, #1 │ │ │ │ ldrb r1, [r1] │ │ │ │ and r1, r1, #1 │ │ │ │ sub r0, r0, r1 │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ @@ -233781,15 +233781,15 @@ │ │ │ │ ldr r2, [pc, #24] @ 139010 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #152] @ 0x98 │ │ │ │ add sp, sp, #168 @ 0xa8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01219098 │ │ │ │ + @ instruction: 0x012190a8 │ │ │ │ @ instruction: 0x019f52bc │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #168 @ 0xa8 │ │ │ │ mov r0, #112 @ 0x70 │ │ │ │ str r0, [sp, #152] @ 0x98 │ │ │ │ add r0, sp, #8 │ │ │ │ bl 109d14 │ │ │ │ @@ -233809,15 +233809,15 @@ │ │ │ │ ldr r2, [pc, #24] @ 139080 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #152] @ 0x98 │ │ │ │ add sp, sp, #168 @ 0xa8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x01219028 │ │ │ │ + @ instruction: 0x01219038 │ │ │ │ orrseq r5, pc, ip, asr #4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp] │ │ │ │ add r0, r1, #12 │ │ │ │ bl 178948 │ │ │ │ @@ -234510,16 +234510,16 @@ │ │ │ │ stmia r2!, {r4, r5, ip, lr} │ │ │ │ ldm r3, {r4, r5, ip, lr} │ │ │ │ stm r2, {r4, r5, ip, lr} │ │ │ │ str r0, [r1, #32] │ │ │ │ b 139b68 │ │ │ │ add sp, sp, #132 @ 0x84 │ │ │ │ pop {r4, r5, fp, pc} │ │ │ │ - @ instruction: 0x012151a4 │ │ │ │ - @ instruction: 0x0121519c │ │ │ │ + @ instruction: 0x012151b4 │ │ │ │ + @ instruction: 0x012151ac │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #132 @ 0x84 │ │ │ │ mov r2, r1 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [r2] │ │ │ │ ldr r1, [r2, #4] │ │ │ │ ldr r2, [r2, #8] │ │ │ │ @@ -234606,16 +234606,16 @@ │ │ │ │ stmia r2!, {r4, r5, ip, lr} │ │ │ │ ldm r3, {r4, r5, ip, lr} │ │ │ │ stm r2, {r4, r5, ip, lr} │ │ │ │ str r0, [r1, #32] │ │ │ │ b 139ce8 │ │ │ │ add sp, sp, #132 @ 0x84 │ │ │ │ pop {r4, r5, fp, pc} │ │ │ │ - @ instruction: 0x01215024 │ │ │ │ - @ instruction: 0x0121501c │ │ │ │ + @ instruction: 0x01215034 │ │ │ │ + @ instruction: 0x0121502c │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #132 @ 0x84 │ │ │ │ mov r2, r1 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [r2] │ │ │ │ ldr r1, [r2, #4] │ │ │ │ ldr r2, [r2, #8] │ │ │ │ @@ -234702,16 +234702,16 @@ │ │ │ │ stmia r2!, {r4, r5, ip, lr} │ │ │ │ ldm r3, {r4, r5, ip, lr} │ │ │ │ stm r2, {r4, r5, ip, lr} │ │ │ │ str r0, [r1, #32] │ │ │ │ b 139e68 │ │ │ │ add sp, sp, #132 @ 0x84 │ │ │ │ pop {r4, r5, fp, pc} │ │ │ │ - @ instruction: 0x01214ea4 │ │ │ │ - @ instruction: 0x01214e9c │ │ │ │ + @ instruction: 0x01214eb4 │ │ │ │ + @ instruction: 0x01214eac │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #132 @ 0x84 │ │ │ │ mov r2, r1 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [r2] │ │ │ │ ldr r1, [r2, #4] │ │ │ │ ldr r2, [r2, #8] │ │ │ │ @@ -234798,16 +234798,16 @@ │ │ │ │ stmia r2!, {r4, r5, ip, lr} │ │ │ │ ldm r3, {r4, r5, ip, lr} │ │ │ │ stm r2, {r4, r5, ip, lr} │ │ │ │ str r0, [r1, #32] │ │ │ │ b 139fe8 │ │ │ │ add sp, sp, #132 @ 0x84 │ │ │ │ pop {r4, r5, fp, pc} │ │ │ │ - @ instruction: 0x01214d24 │ │ │ │ - @ instruction: 0x01214d1c │ │ │ │ + @ instruction: 0x01214d34 │ │ │ │ + @ instruction: 0x01214d2c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #72 @ 0x48 │ │ │ │ str r0, [sp, #4] │ │ │ │ add r0, sp, #8 │ │ │ │ bl 162100 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ mov r1, #1 │ │ │ │ @@ -236582,19 +236582,19 @@ │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ str r0, [sp, #32] │ │ │ │ add r0, sp, #32 │ │ │ │ bl c1d44 │ │ │ │ b 13bb98 │ │ │ │ - smlawbeq r1, r1, r6, r6 │ │ │ │ + @ instruction: 0x01216691 │ │ │ │ orrseq r2, pc, r0, ror #16 │ │ │ │ - @ instruction: 0x01213124 │ │ │ │ - @ instruction: 0x0121311c │ │ │ │ - @ instruction: 0x012165eb │ │ │ │ + @ instruction: 0x01213134 │ │ │ │ + @ instruction: 0x0121312c │ │ │ │ + strdeq r6, [r1, -fp]! │ │ │ │ orrseq r2, pc, r8, lsl #15 │ │ │ │ orrseq r2, pc, ip, asr r7 @ │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r2, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ mov r1, r0 │ │ │ │ @@ -236684,15 +236684,15 @@ │ │ │ │ b 13bd20 │ │ │ │ ldr r0, [sp, #104] @ 0x68 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp] │ │ │ │ bl c4e08 │ │ │ │ b 13bd50 │ │ │ │ bl 569cc │ │ │ │ - @ instruction: 0x0121650b │ │ │ │ + @ instruction: 0x0121651b │ │ │ │ orrseq r2, pc, r0, lsr #13 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #56 @ 0x38 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r2, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ str r0, [sp, #24] │ │ │ │ @@ -237004,19 +237004,19 @@ │ │ │ │ str r0, [sp, #12] │ │ │ │ b 13c254 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ add sp, sp, #48 @ 0x30 │ │ │ │ pop {fp, pc} │ │ │ │ orrseq r2, pc, r8, asr #3 │ │ │ │ - @ instruction: 0x01212a5c │ │ │ │ - @ instruction: 0x01212a54 │ │ │ │ + @ instruction: 0x01212a6c │ │ │ │ + @ instruction: 0x01212a64 │ │ │ │ @ instruction: 0x019f2190 │ │ │ │ - @ instruction: 0x012129b4 │ │ │ │ - @ instruction: 0x012129ac │ │ │ │ + smlawteq r1, r4, r9, r2 │ │ │ │ + @ instruction: 0x012129bc │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ cmp r0, #128 @ 0x80 │ │ │ │ bcc 13c2a0 │ │ │ │ b 13c290 │ │ │ │ ldr r0, [sp] │ │ │ │ cmp r0, #2048 @ 0x800 │ │ │ │ @@ -238672,16 +238672,16 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ b 13dc68 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #12 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x01210fb0 │ │ │ │ - smulwbeq r1, r8, pc @ │ │ │ │ + smlawteq r1, r0, pc, r0 @ │ │ │ │ + @ instruction: 0x01210fb8 │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ lsr r0, r0, #15 │ │ │ │ cmp r0, #0 │ │ │ │ bne 13dcac │ │ │ │ b 13dc98 │ │ │ │ ldr r0, [sp] │ │ │ │ @@ -238696,15 +238696,15 @@ │ │ │ │ strh r1, [sp, #4] │ │ │ │ strh r0, [sp, #6] │ │ │ │ b 13dcc8 │ │ │ │ ldrh r0, [sp, #4] │ │ │ │ ldrh r1, [sp, #6] │ │ │ │ add sp, sp, #8 │ │ │ │ bx lr │ │ │ │ - smlawbeq r1, r0, r6, r1 │ │ │ │ + @ instruction: 0x01211690 │ │ │ │ sub sp, sp, #12 │ │ │ │ str r0, [sp] │ │ │ │ cmp r0, #0 │ │ │ │ bmi 13dd04 │ │ │ │ b 13dcf0 │ │ │ │ ldr r0, [sp] │ │ │ │ str r0, [sp, #8] │ │ │ │ @@ -238719,16 +238719,16 @@ │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ b 13dd24 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #12 │ │ │ │ bx lr │ │ │ │ - smulwteq r1, r0, lr │ │ │ │ - ldrdeq r0, [r1, -r8]! │ │ │ │ + strdeq r0, [r1, -r0]! @ │ │ │ │ + smulwteq r1, r8, lr │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ lsr r0, r0, #16 │ │ │ │ cmp r0, #0 │ │ │ │ bne 13dd68 │ │ │ │ b 13dd54 │ │ │ │ ldr r0, [sp] │ │ │ │ @@ -238743,15 +238743,15 @@ │ │ │ │ strh r1, [sp, #4] │ │ │ │ strh r0, [sp, #6] │ │ │ │ b 13dd84 │ │ │ │ ldrh r0, [sp, #4] │ │ │ │ ldrh r1, [sp, #6] │ │ │ │ add sp, sp, #8 │ │ │ │ bx lr │ │ │ │ - smlawteq r1, r4, r5, r1 │ │ │ │ + ldrdeq r1, [r1, -r4]! │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add sp, sp, #8 │ │ │ │ @@ -238802,55 +238802,55 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ str r2, [r1] │ │ │ │ str r0, [r1, #4] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r1, #8] │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x01210d7c │ │ │ │ - @ instruction: 0x01210d74 │ │ │ │ + smlawbeq r1, ip, sp, r0 │ │ │ │ + smlawbeq r1, r4, sp, r0 │ │ │ │ mov r1, r0 │ │ │ │ ldr r2, [pc, #32] @ 13deb4 │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r0, [pc, #28] @ 13deb8 │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ str r2, [r1] │ │ │ │ str r0, [r1, #4] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r1, #8] │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x01210d48 │ │ │ │ - @ instruction: 0x01210d40 │ │ │ │ + @ instruction: 0x01210d58 │ │ │ │ + @ instruction: 0x01210d50 │ │ │ │ mov r1, r0 │ │ │ │ ldr r2, [pc, #32] @ 13dee8 │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r0, [pc, #28] @ 13deec │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ str r2, [r1] │ │ │ │ str r0, [r1, #4] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r1, #8] │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x01210d14 │ │ │ │ - @ instruction: 0x01210d0c │ │ │ │ + @ instruction: 0x01210d24 │ │ │ │ + @ instruction: 0x01210d1c │ │ │ │ mov r1, r0 │ │ │ │ ldr r2, [pc, #32] @ 13df1c │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r0, [pc, #28] @ 13df20 │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ str r2, [r1] │ │ │ │ str r0, [r1, #4] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r1, #8] │ │ │ │ bx lr │ │ │ │ - smulwteq r1, r0, ip │ │ │ │ - ldrdeq r0, [r1, -r8]! │ │ │ │ + strdeq r0, [r1, -r0]! @ │ │ │ │ + smulwteq r1, r8, ip │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #104 @ 0x68 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r0, [r1] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -240976,16 +240976,16 @@ │ │ │ │ str r0, [sp, #28] │ │ │ │ b 140064 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, r1, #8 │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ b 140038 │ │ │ │ - smlawteq r0, r8, fp, lr │ │ │ │ - smlawteq r0, r0, fp, lr │ │ │ │ + ldrdeq lr, [r0, -r8]! │ │ │ │ + ldrdeq lr, [r0, -r0]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r0, #16] │ │ │ │ cmp r0, #0 │ │ │ │ bne 1400a0 │ │ │ │ b 14009c │ │ │ │ @@ -241024,16 +241024,16 @@ │ │ │ │ str r0, [sp, #28] │ │ │ │ b 140124 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, r1, #8 │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ b 1400f8 │ │ │ │ - @ instruction: 0x0120eb08 │ │ │ │ - @ instruction: 0x0120eb00 │ │ │ │ + @ instruction: 0x0120eb18 │ │ │ │ + @ instruction: 0x0120eb10 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r0, #16] │ │ │ │ cmp r0, #0 │ │ │ │ bne 140160 │ │ │ │ b 14015c │ │ │ │ @@ -241072,16 +241072,16 @@ │ │ │ │ str r0, [sp, #28] │ │ │ │ b 1401e4 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, r1, #4 │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ b 1401b8 │ │ │ │ - @ instruction: 0x0120ea48 │ │ │ │ - @ instruction: 0x0120ea40 │ │ │ │ + @ instruction: 0x0120ea58 │ │ │ │ + @ instruction: 0x0120ea50 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r0, #16] │ │ │ │ cmp r0, #0 │ │ │ │ bne 140220 │ │ │ │ b 14021c │ │ │ │ @@ -241120,16 +241120,16 @@ │ │ │ │ str r0, [sp, #28] │ │ │ │ b 1402a4 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, r1, #8 │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ b 140278 │ │ │ │ - smlawbeq r0, r8, r9, lr │ │ │ │ - smlawbeq r0, r0, r9, lr │ │ │ │ + @ instruction: 0x0120e998 │ │ │ │ + @ instruction: 0x0120e990 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r0, #16] │ │ │ │ cmp r0, #0 │ │ │ │ bne 1402e0 │ │ │ │ b 1402dc │ │ │ │ @@ -241168,16 +241168,16 @@ │ │ │ │ str r0, [sp, #28] │ │ │ │ b 140364 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, r1, #12 │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ b 140338 │ │ │ │ - smlawteq r0, r8, r8, lr │ │ │ │ - smlawteq r0, r0, r8, lr │ │ │ │ + ldrdeq lr, [r0, -r8]! │ │ │ │ + ldrdeq lr, [r0, -r0]! │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r0, #16] │ │ │ │ cmp r0, #0 │ │ │ │ bne 1403a0 │ │ │ │ b 14039c │ │ │ │ @@ -241216,16 +241216,16 @@ │ │ │ │ str r0, [sp, #28] │ │ │ │ b 140424 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, r1, #4 │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ b 1403f8 │ │ │ │ - @ instruction: 0x0120e808 │ │ │ │ - @ instruction: 0x0120e800 │ │ │ │ + @ instruction: 0x0120e818 │ │ │ │ + @ instruction: 0x0120e810 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r0, #16] │ │ │ │ cmp r0, #0 │ │ │ │ bne 140460 │ │ │ │ b 14045c │ │ │ │ @@ -241264,16 +241264,16 @@ │ │ │ │ str r0, [sp, #28] │ │ │ │ b 1404e4 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, r1, #8 │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ b 1404b8 │ │ │ │ - @ instruction: 0x0120e748 │ │ │ │ - @ instruction: 0x0120e740 │ │ │ │ + @ instruction: 0x0120e758 │ │ │ │ + @ instruction: 0x0120e750 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ mov r2, r0 │ │ │ │ str r1, [sp] │ │ │ │ add r0, sp, #4 │ │ │ │ mov r1, r0 │ │ │ │ ldm r2, {r3, r4, r5, ip, lr} │ │ │ │ @@ -241460,16 +241460,16 @@ │ │ │ │ str r0, [sp, #28] │ │ │ │ b 1407f4 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, r1, #4 │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ b 1407c8 │ │ │ │ - @ instruction: 0x0120e438 │ │ │ │ - @ instruction: 0x0120e430 │ │ │ │ + @ instruction: 0x0120e448 │ │ │ │ + @ instruction: 0x0120e440 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #56 @ 0x38 │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [r2] │ │ │ │ ldr r1, [r2, #4] │ │ │ │ ldr r2, [r2, #8] │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ @@ -245650,16 +245650,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r1] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1, #8] │ │ │ │ b 144978 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0120a2b8 │ │ │ │ - @ instruction: 0x0120a2b0 │ │ │ │ + smlawteq r0, r8, r2, sl │ │ │ │ + smlawteq r0, r0, r2, sl │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r1, #40] @ 0x28 │ │ │ │ ldr r0, [r0] │ │ │ │ cmp r0, #1 │ │ │ │ @@ -245685,16 +245685,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r1] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1, #8] │ │ │ │ b 144a04 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0120a22c │ │ │ │ - @ instruction: 0x0120a224 │ │ │ │ + @ instruction: 0x0120a23c │ │ │ │ + @ instruction: 0x0120a234 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r1, #16] │ │ │ │ ldrb r0, [r0] │ │ │ │ tst r0, #1 │ │ │ │ @@ -245720,16 +245720,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r1] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1, #8] │ │ │ │ b 144a90 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x0120a1a0 │ │ │ │ - @ instruction: 0x0120a198 │ │ │ │ + @ instruction: 0x0120a1b0 │ │ │ │ + @ instruction: 0x0120a1a8 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ str r1, [sp, #16] │ │ │ │ str r2, [sp, #20] │ │ │ │ str r3, [sp, #24] │ │ │ │ @@ -248425,16 +248425,16 @@ │ │ │ │ b 147450 │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ orrseq r7, lr, r4, asr #32 │ │ │ │ @ instruction: 0x019e6fd8 │ │ │ │ - @ instruction: 0x01207768 │ │ │ │ - @ instruction: 0x01207760 │ │ │ │ + @ instruction: 0x01207778 │ │ │ │ + @ instruction: 0x01207770 │ │ │ │ orrseq r6, lr, r0, lsr #31 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r1, [sp, #20] │ │ │ │ str r2, [sp, #24] │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [sp, #12] │ │ │ │ @@ -248542,24 +248542,24 @@ │ │ │ │ str r0, [sp, #60] @ 0x3c │ │ │ │ b 14769c │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ str r1, [sp, #28] │ │ │ │ str r0, [sp, #32] │ │ │ │ b 147618 │ │ │ │ - @ instruction: 0x0120763c │ │ │ │ - @ instruction: 0x01207634 │ │ │ │ - @ instruction: 0x01207658 │ │ │ │ - @ instruction: 0x01207650 │ │ │ │ + @ instruction: 0x0120764c │ │ │ │ + @ instruction: 0x01207644 │ │ │ │ + @ instruction: 0x01207668 │ │ │ │ + @ instruction: 0x01207660 │ │ │ │ + @ instruction: 0x012075a8 │ │ │ │ + @ instruction: 0x012075a0 │ │ │ │ + @ instruction: 0x01207598 │ │ │ │ + @ instruction: 0x01207590 │ │ │ │ @ instruction: 0x01207598 │ │ │ │ @ instruction: 0x01207590 │ │ │ │ - smlawbeq r0, r8, r5, r7 │ │ │ │ - smlawbeq r0, r0, r5, r7 │ │ │ │ - smlawbeq r0, r8, r5, r7 │ │ │ │ - smlawbeq r0, r0, r5, r7 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #136 @ 0x88 │ │ │ │ str r0, [sp, #28] │ │ │ │ ldr r0, [sp, #144] @ 0x90 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ str r2, [sp, #32] │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ @@ -248753,27 +248753,27 @@ │ │ │ │ ldr r0, [sp, #104] @ 0x68 │ │ │ │ str r1, [sp, #48] @ 0x30 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ b 1479f0 │ │ │ │ b 147850 │ │ │ │ b 1476f8 │ │ │ │ blcc fe7fa200 @@Base+0xfccc16f8> │ │ │ │ + @ instruction: 0x01207490 │ │ │ │ + smlawbeq r0, r8, r4, r7 │ │ │ │ + smlawbeq r0, r0, r4, r7 │ │ │ │ + @ instruction: 0x01207478 │ │ │ │ smlawbeq r0, r0, r4, r7 │ │ │ │ @ instruction: 0x01207478 │ │ │ │ - @ instruction: 0x01207470 │ │ │ │ - @ instruction: 0x01207468 │ │ │ │ - @ instruction: 0x01207470 │ │ │ │ - @ instruction: 0x01207468 │ │ │ │ - @ instruction: 0x0120741c │ │ │ │ - @ instruction: 0x012073e0 │ │ │ │ - @ instruction: 0x012073bc │ │ │ │ - @ instruction: 0x012072bc │ │ │ │ - @ instruction: 0x012072b4 │ │ │ │ - @ instruction: 0x01207228 │ │ │ │ - @ instruction: 0x01207220 │ │ │ │ + @ instruction: 0x0120742c │ │ │ │ + strdeq r7, [r0, -r0]! │ │ │ │ + smlawteq r0, ip, r3, r7 │ │ │ │ + smlawteq r0, ip, r2, r7 │ │ │ │ + smlawteq r0, r4, r2, r7 │ │ │ │ + @ instruction: 0x01207238 │ │ │ │ + @ instruction: 0x01207230 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #80 @ 0x50 │ │ │ │ mov r2, r1 │ │ │ │ str r0, [sp] │ │ │ │ add r0, sp, #4 │ │ │ │ mov r1, r0 │ │ │ │ ldm r2!, {r3, r4, ip, lr} │ │ │ │ @@ -250335,18 +250335,18 @@ │ │ │ │ ldr r2, [sp, #80] @ 0x50 │ │ │ │ add r2, r2, r3 │ │ │ │ str r2, [sp, #80] @ 0x50 │ │ │ │ str r1, [sp, #64] @ 0x40 │ │ │ │ str r0, [sp, #68] @ 0x44 │ │ │ │ b 149034 │ │ │ │ orrseq r5, lr, r4, ror #12 │ │ │ │ - ldrdeq r5, [r0, -r8]! │ │ │ │ - ldrdeq r5, [r0, -r0]! │ │ │ │ - @ instruction: 0x01205a08 │ │ │ │ - @ instruction: 0x01205a00 │ │ │ │ + @ instruction: 0x01205ae8 │ │ │ │ + @ instruction: 0x01205ae0 │ │ │ │ + @ instruction: 0x01205a18 │ │ │ │ + @ instruction: 0x01205a10 │ │ │ │ sub sp, sp, #24 │ │ │ │ str r0, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ cmp r0, #0 │ │ │ │ bne 1492ec │ │ │ │ b 1492e0 │ │ │ │ @@ -250460,16 +250460,16 @@ │ │ │ │ str ip, [r1, #4] │ │ │ │ str r3, [r1] │ │ │ │ str r2, [r1, #12] │ │ │ │ str r0, [r1, #8] │ │ │ │ b 1494a0 │ │ │ │ add sp, sp, #24 │ │ │ │ bx lr │ │ │ │ - smlawbeq r0, r4, r9, r6 │ │ │ │ - @ instruction: 0x0120697c │ │ │ │ + @ instruction: 0x01206994 │ │ │ │ + smlawbeq r0, ip, r9, r6 │ │ │ │ mov r1, r0 │ │ │ │ mov ip, r1 │ │ │ │ strb r3, [ip, #4]! │ │ │ │ lsr r0, r3, #24 │ │ │ │ strb r0, [ip, #3] │ │ │ │ lsr r0, r3, #16 │ │ │ │ strb r0, [ip, #2] │ │ │ │ @@ -250574,16 +250574,16 @@ │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ b 149660 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x01205594 │ │ │ │ - smlawbeq r0, ip, r5, r5 │ │ │ │ + @ instruction: 0x012055a4 │ │ │ │ + @ instruction: 0x0120559c │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r3, r1 │ │ │ │ mov r2, r0 │ │ │ │ umull r1, r0, r2, r3 │ │ │ │ str r1, [sp] │ │ │ │ cmp r0, #0 │ │ │ │ bne 1496ac │ │ │ │ @@ -250601,16 +250601,16 @@ │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ b 1496cc │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #12 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x01205528 │ │ │ │ - @ instruction: 0x01205520 │ │ │ │ + @ instruction: 0x01205538 │ │ │ │ + @ instruction: 0x01205530 │ │ │ │ sub sp, sp, #12 │ │ │ │ str r0, [sp] │ │ │ │ cmp r0, #2 │ │ │ │ bcc 149720 │ │ │ │ b 1496f8 │ │ │ │ ldr r0, [sp] │ │ │ │ sub r0, r0, #1 │ │ │ │ @@ -252217,15 +252217,15 @@ │ │ │ │ ldr r0, [r0] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add lr, sp, #4096 @ 0x1000 │ │ │ │ add r0, lr, #72 @ 0x48 │ │ │ │ bl c48a8 │ │ │ │ b 14affc │ │ │ │ bl 569cc │ │ │ │ - @ instruction: 0x01207618 │ │ │ │ + @ instruction: 0x01207628 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub sp, sp, #136 @ 0x88 │ │ │ │ sub sp, sp, #8192 @ 0x2000 │ │ │ │ add r3, sp, #8320 @ 0x2080 │ │ │ │ str r3, [sp, #20] │ │ │ │ add lr, sp, #4096 @ 0x1000 │ │ │ │ add r3, lr, #80 @ 0x50 │ │ │ │ @@ -252387,15 +252387,15 @@ │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add lr, sp, #4096 @ 0x1000 │ │ │ │ add r0, lr, #72 @ 0x48 │ │ │ │ bl 1773c0 │ │ │ │ b 14b2a0 │ │ │ │ bl 569cc │ │ │ │ andeq r2, sl, sl, lsr #24 │ │ │ │ - @ instruction: 0x01207374 │ │ │ │ + smlawbeq r0, r4, r3, r7 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub sp, sp, #136 @ 0x88 │ │ │ │ sub sp, sp, #8192 @ 0x2000 │ │ │ │ add r3, sp, #8320 @ 0x2080 │ │ │ │ str r3, [sp, #20] │ │ │ │ add lr, sp, #4096 @ 0x1000 │ │ │ │ add r3, lr, #80 @ 0x50 │ │ │ │ @@ -252557,15 +252557,15 @@ │ │ │ │ ldr r0, [r0] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add lr, sp, #4096 @ 0x1000 │ │ │ │ add r0, lr, #72 @ 0x48 │ │ │ │ bl c3df0 │ │ │ │ b 14b54c │ │ │ │ bl 569cc │ │ │ │ - smlawteq r0, r8, r0, r7 │ │ │ │ + ldrdeq r7, [r0, -r8]! │ │ │ │ sub sp, sp, #4 │ │ │ │ str r0, [sp] │ │ │ │ b 14b57c │ │ │ │ ldr r0, [sp] │ │ │ │ mov r1, #512 @ 0x200 │ │ │ │ add sp, sp, #4 │ │ │ │ bx lr │ │ │ │ @@ -252795,16 +252795,16 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ str r3, [r1, #8] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1] │ │ │ │ b 14b844 │ │ │ │ - @ instruction: 0x0120337c │ │ │ │ - @ instruction: 0x01203374 │ │ │ │ + smlawbeq r0, ip, r3, r3 │ │ │ │ + smlawbeq r0, r4, r3, r3 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ ldr r0, [sp, #128] @ 0x80 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ @@ -253001,16 +253001,16 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ ldr r2, [sp] │ │ │ │ ldr r0, [r2] │ │ │ │ ldr r2, [r2, #4] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1] │ │ │ │ b 14bb8c │ │ │ │ - @ instruction: 0x01203034 │ │ │ │ - @ instruction: 0x0120302c │ │ │ │ + @ instruction: 0x01203044 │ │ │ │ + @ instruction: 0x0120303c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ ldr r0, [sp, #128] @ 0x80 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ @@ -253203,16 +253203,16 @@ │ │ │ │ str r0, [sp, #4] │ │ │ │ b 14bf70 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ ldr r0, [sp] │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [r1] │ │ │ │ b 14bebc │ │ │ │ - @ instruction: 0x01202d04 │ │ │ │ - strdeq r2, [r0, -ip]! │ │ │ │ + @ instruction: 0x01202d14 │ │ │ │ + @ instruction: 0x01202d0c │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ ldr r0, [sp, #128] @ 0x80 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ @@ -253405,16 +253405,16 @@ │ │ │ │ str r0, [sp, #4] │ │ │ │ b 14c298 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ ldr r0, [sp] │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [r1] │ │ │ │ b 14c1e4 │ │ │ │ - ldrdeq r2, [r0, -ip]! │ │ │ │ - ldrdeq r2, [r0, -r4]! │ │ │ │ + @ instruction: 0x012029ec │ │ │ │ + @ instruction: 0x012029e4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ ldr r0, [sp, #128] @ 0x80 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ @@ -253611,16 +253611,16 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ ldr r2, [sp] │ │ │ │ ldr r0, [r2] │ │ │ │ ldr r2, [r2, #4] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1] │ │ │ │ b 14c514 │ │ │ │ - @ instruction: 0x012026ac │ │ │ │ - @ instruction: 0x012026a4 │ │ │ │ + @ instruction: 0x012026bc │ │ │ │ + @ instruction: 0x012026b4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ ldr r0, [sp, #128] @ 0x80 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ @@ -253828,16 +253828,16 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ str r3, [r1, #8] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1] │ │ │ │ b 14c868 │ │ │ │ - @ instruction: 0x01202358 │ │ │ │ - @ instruction: 0x01202350 │ │ │ │ + @ instruction: 0x01202368 │ │ │ │ + @ instruction: 0x01202360 │ │ │ │ sub sp, sp, #28 │ │ │ │ str r0, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ ldr r0, [r0, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ b 14c968 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ @@ -254197,16 +254197,16 @@ │ │ │ │ str r1, [sp, #64] @ 0x40 │ │ │ │ str r0, [sp, #68] @ 0x44 │ │ │ │ b 14cbdc │ │ │ │ @ instruction: 0x019e17d0 │ │ │ │ orrseq r1, lr, r0, asr #14 │ │ │ │ orrseq r1, lr, r0, lsr #13 │ │ │ │ orrseq r1, lr, r8, ror #12 │ │ │ │ - @ instruction: 0x01201d7c │ │ │ │ - @ instruction: 0x01201d74 │ │ │ │ + smlawbeq r0, ip, sp, r1 │ │ │ │ + smlawbeq r0, r4, sp, r1 │ │ │ │ orrseq r1, lr, r0, lsr r6 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #128 @ 0x80 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ ldr r2, [sp, #152] @ 0x98 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ @@ -254413,16 +254413,16 @@ │ │ │ │ str r1, [sp, #60] @ 0x3c │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ b 14cf44 │ │ │ │ orrseq r1, lr, r0, ror r4 │ │ │ │ orrseq r1, lr, r0, ror #7 │ │ │ │ orrseq r1, lr, r0, asr #6 │ │ │ │ orrseq r1, lr, r8, lsl #6 │ │ │ │ - @ instruction: 0x01201a1c │ │ │ │ - @ instruction: 0x01201a14 │ │ │ │ + @ instruction: 0x01201a2c │ │ │ │ + @ instruction: 0x01201a24 │ │ │ │ @ instruction: 0x019e12d0 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #152 @ 0x98 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ ldr r2, [sp, #176] @ 0xb0 │ │ │ │ str r2, [sp, #60] @ 0x3c │ │ │ │ @@ -254641,16 +254641,16 @@ │ │ │ │ str r1, [sp, #64] @ 0x40 │ │ │ │ str r0, [sp, #68] @ 0x44 │ │ │ │ b 14d2a4 │ │ │ │ orrseq r1, lr, r4, ror #1 │ │ │ │ orrseq r1, lr, r0, asr r0 │ │ │ │ @ instruction: 0x019e0fb0 │ │ │ │ orrseq r0, lr, r8, ror pc │ │ │ │ - smlawbeq r0, ip, r6, r1 │ │ │ │ - smlawbeq r0, r4, r6, r1 │ │ │ │ + @ instruction: 0x0120169c │ │ │ │ + @ instruction: 0x01201694 │ │ │ │ orrseq r0, lr, r0, asr #30 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r2, [sp, #4] │ │ │ │ mov r2, r1 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ ldr r0, [r0] │ │ │ │ @@ -254813,19 +254813,19 @@ │ │ │ │ add sp, sp, #96 @ 0x60 │ │ │ │ pop {fp, pc} │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r1, [sp, #32] │ │ │ │ ldr r0, [sp, #68] @ 0x44 │ │ │ │ bl 56704 │ │ │ │ b 14d78c │ │ │ │ - @ instruction: 0x01201474 │ │ │ │ - @ instruction: 0x0120146c │ │ │ │ + smlawbeq r0, r4, r4, r1 │ │ │ │ + @ instruction: 0x0120147c │ │ │ │ orrseq r0, lr, r8, asr sp │ │ │ │ - @ instruction: 0x012013b4 │ │ │ │ - @ instruction: 0x012013ac │ │ │ │ + smlawteq r0, r4, r3, r1 │ │ │ │ + @ instruction: 0x012013bc │ │ │ │ orrseq r0, lr, r8, lsr #25 │ │ │ │ sub sp, sp, #16 │ │ │ │ str r0, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r0, [sp] │ │ │ │ cmp r0, #0 │ │ │ │ bne 14d8f4 │ │ │ │ @@ -259627,16 +259627,16 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r0, [pc, #20] @ 1523e8 │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1, #8] │ │ │ │ bx lr │ │ │ │ - tsteq pc, r0, lsl r8 @ │ │ │ │ - tsteq pc, r8, lsl #16 │ │ │ │ + tsteq pc, r0, lsr #16 │ │ │ │ + tsteq pc, r8, lsl r8 @ │ │ │ │ push {fp, lr} │ │ │ │ bl c40a8 │ │ │ │ pop {fp, pc} │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ mov ip, r0 │ │ │ │ mov r0, sp │ │ │ │ @@ -261141,16 +261141,16 @@ │ │ │ │ ldr r0, [sp, #356] @ 0x164 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add r0, r0, #24 │ │ │ │ bl c3d8c │ │ │ │ b 153b70 │ │ │ │ @ instruction: 0x019dac9c │ │ │ │ - tsteq pc, r8, lsr #6 │ │ │ │ - tsteq pc, r0, lsr #6 │ │ │ │ + tsteq pc, r8, lsr r3 @ │ │ │ │ + tsteq pc, r0, lsr r3 @ │ │ │ │ @ instruction: 0xfff9f28c │ │ │ │ @ instruction: 0xfff9f2fc │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #56 @ 0x38 │ │ │ │ ldr r0, [pc, #264] @ 153cb4 │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r1, #0 │ │ │ │ @@ -261216,17 +261216,17 @@ │ │ │ │ ldr r0, [sp, #8] │ │ │ │ str r0, [sp, #4] │ │ │ │ b 153ca8 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ add sp, sp, #56 @ 0x38 │ │ │ │ pop {fp, pc} │ │ │ │ orrseq sp, lr, ip, lsl #15 │ │ │ │ - tsteq pc, r5, lsr #18 │ │ │ │ - @ instruction: 0x011fafd8 │ │ │ │ - @ instruction: 0x011fafd0 │ │ │ │ + tsteq pc, r5, lsr r9 @ │ │ │ │ + tsteq pc, r8, ror #31 │ │ │ │ + tsteq pc, r0, ror #31 │ │ │ │ orrseq sp, lr, r4, lsr #13 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub sp, sp, #56 @ 0x38 │ │ │ │ mov r3, r0 │ │ │ │ str r3, [sp] │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #47] @ 0x2f │ │ │ │ @@ -261342,19 +261342,19 @@ │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - tsteq pc, r4, ror #27 │ │ │ │ - @ instruction: 0x011faddc │ │ │ │ - tsteq pc, r8, asr #27 │ │ │ │ - tsteq pc, ip, ror #26 │ │ │ │ - tsteq pc, r4, ror #26 │ │ │ │ + @ instruction: 0x011fadf4 │ │ │ │ + tsteq pc, ip, ror #27 │ │ │ │ + @ instruction: 0x011fadd8 │ │ │ │ + tsteq pc, ip, ror sp @ │ │ │ │ + tsteq pc, r4, ror sp @ │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [r3] │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr r2, [r3, #8] │ │ │ │ ldr r3, [r3, #12] │ │ │ │ @@ -261383,16 +261383,16 @@ │ │ │ │ ldr r0, [r0, #4] │ │ │ │ str r2, [r1] │ │ │ │ str r0, [r1, #4] │ │ │ │ mov r0, #0 │ │ │ │ strb r0, [r1, #20] │ │ │ │ add sp, sp, #12 │ │ │ │ bx lr │ │ │ │ - tsteq pc, ip, lsr #25 │ │ │ │ - tsteq pc, r4, lsr #25 │ │ │ │ + @ instruction: 0x011facbc │ │ │ │ + @ instruction: 0x011facb4 │ │ │ │ push {fp, lr} │ │ │ │ bl 15303c │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ mov r2, r1 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r1] │ │ │ │ @@ -262191,16 +262191,16 @@ │ │ │ │ str r0, [sp, #28] │ │ │ │ b 154b4c │ │ │ │ ldr r0, [sp, #28] │ │ │ │ str r0, [sp, #24] │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #20] │ │ │ │ b 154b98 │ │ │ │ - tsteq pc, r4, ror r0 @ │ │ │ │ - tsteq pc, ip, rrx │ │ │ │ + tsteq pc, r4, lsl #1 │ │ │ │ + tsteq pc, ip, ror r0 @ │ │ │ │ orrseq r9, sp, r8, ror r9 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ @@ -263627,17 +263627,17 @@ │ │ │ │ str r2, [sp, #20] │ │ │ │ add r2, sp, #24 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, sp │ │ │ │ bl 567a4 │ │ │ │ orrseq sl, lr, r8, ror pc │ │ │ │ - tsteq pc, r8, asr #19 │ │ │ │ - tsteq pc, r4, lsr #19 │ │ │ │ - @ instruction: 0x011f899c │ │ │ │ + @ instruction: 0x011f89d8 │ │ │ │ + @ instruction: 0x011f89b4 │ │ │ │ + tsteq pc, ip, lsr #19 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [r0] │ │ │ │ add r1, r0, #4 │ │ │ │ str r2, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r0, [r0] │ │ │ │ @@ -264016,16 +264016,16 @@ │ │ │ │ bl 156888 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ add r0, r0, #1 │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #8] │ │ │ │ b 15683c │ │ │ │ - tsteq pc, r8, asr #7 │ │ │ │ - tsteq pc, r0, asr #7 │ │ │ │ + @ instruction: 0x011f83d8 │ │ │ │ + @ instruction: 0x011f83d0 │ │ │ │ orrseq r7, sp, r0, lsl #26 │ │ │ │ orrseq r7, sp, r0, lsl sp │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ ldr r0, [pc, #104] @ 156904 │ │ │ │ ldr r0, [pc, r0] │ │ │ │ @@ -264052,17 +264052,17 @@ │ │ │ │ str r2, [sp, #20] │ │ │ │ add r2, sp, #24 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, sp │ │ │ │ bl 567a4 │ │ │ │ @ instruction: 0x019ea8d4 │ │ │ │ - tsteq pc, r4, lsr #6 │ │ │ │ - tsteq pc, r0, lsl #6 │ │ │ │ - @ instruction: 0x011f82f8 │ │ │ │ + tsteq pc, r4, lsr r3 @ │ │ │ │ + tsteq pc, r0, lsl r3 @ │ │ │ │ + tsteq pc, r8, lsl #6 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [sp, #8] │ │ │ │ cmn r0, #1 │ │ │ │ beq 15697c │ │ │ │ @@ -264105,16 +264105,16 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ b 1569cc │ │ │ │ b 1569d0 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq pc, r8, asr r2 @ │ │ │ │ - tsteq pc, r0, asr r2 @ │ │ │ │ + tsteq pc, r8, ror #4 │ │ │ │ + tsteq pc, r0, ror #4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [sp, #8] │ │ │ │ cmn r0, #1 │ │ │ │ beq 156a4c │ │ │ │ @@ -264157,16 +264157,16 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ b 156a9c │ │ │ │ b 156aa0 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq pc, r8, lsl #3 │ │ │ │ - tsteq pc, r0, lsl #3 │ │ │ │ + @ instruction: 0x011f8198 │ │ │ │ + @ instruction: 0x011f8190 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [sp, #8] │ │ │ │ cmn r0, #1 │ │ │ │ beq 156b1c │ │ │ │ @@ -264209,16 +264209,16 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ b 156b6c │ │ │ │ b 156b70 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ - ldrheq r8, [pc, -r8] │ │ │ │ - ldrheq r8, [pc, -r0] │ │ │ │ + tsteq pc, r8, asr #1 │ │ │ │ + tsteq pc, r0, asr #1 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [sp, #8] │ │ │ │ cmn r0, #1 │ │ │ │ beq 156bec │ │ │ │ @@ -264261,16 +264261,16 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ b 156c3c │ │ │ │ b 156c40 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq pc, r8, ror #31 │ │ │ │ - tsteq pc, r0, ror #31 │ │ │ │ + @ instruction: 0x011f7ff8 │ │ │ │ + @ instruction: 0x011f7ff0 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ b 156c60 │ │ │ │ bl 157278 │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -265075,15 +265075,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, #15 │ │ │ │ add r3, sp, #12 │ │ │ │ bl 1ceaf4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ orrseq r6, sp, r0, lsr #25 │ │ │ │ - @ instruction: 0x011fac90 │ │ │ │ + tsteq pc, r0, lsr #25 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #80 @ 0x50 │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ cmp r0, #1 │ │ │ │ bne 15793c │ │ │ │ b 157924 │ │ │ │ @@ -265177,19 +265177,19 @@ │ │ │ │ and r1, r1, #1 │ │ │ │ bl 19f100 │ │ │ │ b 157a8c │ │ │ │ add sp, sp, #80 @ 0x50 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0xfff9b354 │ │ │ │ @ instruction: 0xfff9b38c │ │ │ │ - tsteq pc, r4, asr r2 @ │ │ │ │ - tsteq pc, ip, asr #4 │ │ │ │ + tsteq pc, r4, ror #4 │ │ │ │ + tsteq pc, ip, asr r2 @ │ │ │ │ orrseq r6, sp, r0, asr #23 │ │ │ │ - @ instruction: 0x011f71fc │ │ │ │ - @ instruction: 0x011f71f4 │ │ │ │ + tsteq pc, ip, lsl #4 │ │ │ │ + tsteq pc, r4, lsl #4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r1, #0 │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [sp] │ │ │ │ bl c0958 │ │ │ │ @@ -270347,15 +270347,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #32] │ │ │ │ str r0, [sp, #4] │ │ │ │ b 15cb58 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ orrseq r1, sp, r8, lsr #23 │ │ │ │ - @ instruction: 0x011f5d95 │ │ │ │ + tsteq pc, r5, lsr #27 │ │ │ │ orrseq r1, sp, r0, lsl sp │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #128 @ 0x80 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r0, [r2, #16] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -270669,15 +270669,15 @@ │ │ │ │ b 15d060 │ │ │ │ add r0, sp, #52 @ 0x34 │ │ │ │ bl c4d60 │ │ │ │ b 15d048 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ orrseq r1, sp, r4, lsr #16 │ │ │ │ - tsteq pc, r1, ror #19 │ │ │ │ + @ instruction: 0x011f59f1 │ │ │ │ orrseq r1, sp, ip, asr r9 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #280 @ 0x118 │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ str r0, [sp, #60] @ 0x3c │ │ │ │ mov r0, #1 │ │ │ │ @@ -271014,24 +271014,24 @@ │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [sp, #240] @ 0xf0 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ add r0, r0, #12 │ │ │ │ bl c4d60 │ │ │ │ b 15d5b8 │ │ │ │ - tsteq pc, r6, ror #12 │ │ │ │ + tsteq pc, r6, ror r6 @ │ │ │ │ @ instruction: 0x019d1590 │ │ │ │ - tsteq pc, r0, lsr #10 │ │ │ │ + tsteq pc, r0, lsr r5 @ │ │ │ │ orrseq r1, sp, r8, lsl #8 │ │ │ │ orrseq r1, sp, ip, lsr #7 │ │ │ │ - tsteq pc, r9, lsr r5 @ │ │ │ │ + tsteq pc, r9, asr #10 │ │ │ │ @ instruction: 0x019d14b4 │ │ │ │ @ instruction: 0x019d12f4 │ │ │ │ orrseq r1, sp, r8, ror r2 │ │ │ │ - tsteq pc, r5, ror #7 │ │ │ │ + @ instruction: 0x011f53f5 │ │ │ │ orrseq r1, sp, r0, ror #6 │ │ │ │ orrseq r1, sp, r0, asr #3 │ │ │ │ orrseq r1, sp, r4, lsr r1 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #240 @ 0xf0 │ │ │ │ str r2, [sp, #20] │ │ │ │ str r1, [sp, #24] │ │ │ │ @@ -271289,15 +271289,15 @@ │ │ │ │ b 15d65c │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp, #20] │ │ │ │ bl c4e08 │ │ │ │ b 15da04 │ │ │ │ @ instruction: 0x019d0ffc │ │ │ │ - tsteq pc, r9, lsr r1 @ │ │ │ │ + tsteq pc, r9, asr #2 │ │ │ │ ldrheq r1, [sp, r4] │ │ │ │ @ instruction: 0x019d0df0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub sp, sp, #368 @ 0x170 │ │ │ │ str r2, [sp, #48] @ 0x30 │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ @@ -271705,25 +271705,25 @@ │ │ │ │ b 15e068 │ │ │ │ ldr r0, [sp, #328] @ 0x148 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ add r0, r0, #12 │ │ │ │ bl c4d60 │ │ │ │ b 15e084 │ │ │ │ - tsteq pc, lr, lsr #25 │ │ │ │ + @ instruction: 0x011f4cbe │ │ │ │ @ instruction: 0x019d0bd8 │ │ │ │ - tsteq pc, ip, lsr fp @ │ │ │ │ + tsteq pc, ip, asr #22 │ │ │ │ orrseq r0, sp, r4, lsr #21 │ │ │ │ orrseq r0, sp, r8, asr #20 │ │ │ │ - tsteq pc, r5, asr fp @ │ │ │ │ + tsteq pc, r5, ror #22 │ │ │ │ @ instruction: 0x019d0ad0 │ │ │ │ @ instruction: 0x019d0990 │ │ │ │ orrseq r0, sp, r4, lsl r9 │ │ │ │ orrseq r0, sp, r0, lsl #17 │ │ │ │ - tsteq pc, sp, asr r9 @ │ │ │ │ + tsteq pc, sp, ror #18 │ │ │ │ @ instruction: 0x019d08d8 │ │ │ │ orrseq r0, sp, r8, asr #15 │ │ │ │ orrseq r0, sp, ip, asr #14 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ @@ -272473,48 +272473,48 @@ │ │ │ │ strb r0, [sp, #7] │ │ │ │ ldr r1, [pc, #16] @ 15ec9c │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #7 │ │ │ │ bl 12744c │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq pc, r5, lsr fp @ │ │ │ │ + tsteq pc, r5, asr #22 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ bl 15c01c │ │ │ │ strb r0, [sp, #7] │ │ │ │ ldr r1, [pc, #16] @ 15ecc8 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #7 │ │ │ │ bl 12744c │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq pc, sl, lsl #22 │ │ │ │ + tsteq pc, sl, lsl fp @ │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ bl 15c00c │ │ │ │ strb r0, [sp, #7] │ │ │ │ ldr r1, [pc, #16] @ 15ecf4 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #7 │ │ │ │ bl 12744c │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x011f3ade │ │ │ │ + tsteq pc, lr, ror #21 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ bl 15bf18 │ │ │ │ strb r0, [sp, #7] │ │ │ │ ldr r1, [pc, #16] @ 15ed20 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #7 │ │ │ │ bl 12744c │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - @ instruction: 0x011f3ab2 │ │ │ │ + tsteq pc, r2, asr #21 │ │ │ │ bx lr │ │ │ │ mov r3, r1 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r3] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ str r3, [r1, #8] │ │ │ │ @@ -275986,16 +275986,16 @@ │ │ │ │ ldr r3, [pc, #24] @ 162384 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #12 │ │ │ │ bl 1ce8e0 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ orrseq ip, ip, r0, ror #8 │ │ │ │ - @ instruction: 0x011f04f8 │ │ │ │ - @ instruction: 0x011ecfd8 │ │ │ │ + tsteq pc, r8, lsl #10 │ │ │ │ + tsteq lr, r8, ror #31 │ │ │ │ push {fp, lr} │ │ │ │ bl 10e46c │ │ │ │ pop {fp, pc} │ │ │ │ mov r1, r0 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r1] │ │ │ │ str r0, [r1, #4] │ │ │ │ @@ -276202,16 +276202,16 @@ │ │ │ │ sub ip, r2, ip │ │ │ │ ldr r2, [r3, #8] │ │ │ │ add r2, r2, ip │ │ │ │ str r2, [r3, #8] │ │ │ │ str r1, [sp, #20] │ │ │ │ str r0, [sp, #24] │ │ │ │ b 162678 │ │ │ │ - tsteq lr, r8, asr #11 │ │ │ │ - tsteq lr, r0, asr #11 │ │ │ │ + @ instruction: 0x011ec5d8 │ │ │ │ + @ instruction: 0x011ec5d0 │ │ │ │ ldr r0, [r0] │ │ │ │ ldr r1, [r1] │ │ │ │ sub r0, r0, r1 │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ bx lr │ │ │ │ and r0, r0, r1 │ │ │ │ @@ -276493,15 +276493,15 @@ │ │ │ │ add r0, sp, #104 @ 0x68 │ │ │ │ bl 1773c0 │ │ │ │ add sp, sp, #240 @ 0xf0 │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #232] @ 0xe8 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - tstpeq lr, r0, lsr #26 @ p-variant is OBSOLETE │ │ │ │ + tstpeq lr, r0, lsr sp @ p-variant is OBSOLETE │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #56 @ 0x38 │ │ │ │ str r0, [sp, #28] │ │ │ │ add r0, sp, #28 │ │ │ │ bl 122c18 │ │ │ │ str r1, [sp, #20] │ │ │ │ str r0, [sp, #24] │ │ │ │ @@ -278534,25 +278534,25 @@ │ │ │ │ b 164754 │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #912] @ 0x390 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #192 @ 0xc0 │ │ │ │ bl c3944 │ │ │ │ b 164b3c │ │ │ │ - tsteq lr, r4, asr #9 │ │ │ │ - tsteq lr, ip, lsl #9 │ │ │ │ - tsteq lr, ip, ror #23 │ │ │ │ - tsteq lr, r0, ror #5 │ │ │ │ - tsteq lr, r4, lsl #5 │ │ │ │ - tsteq lr, r0, ror #8 │ │ │ │ - tsteq lr, ip, ror #22 │ │ │ │ - @ instruction: 0x011eaad0 │ │ │ │ - tsteq lr, r4, lsr #6 │ │ │ │ - @ instruction: 0x011ea2dc │ │ │ │ - @ instruction: 0x011ea2b4 │ │ │ │ + @ instruction: 0x011ee4d4 │ │ │ │ + @ instruction: 0x011ee49c │ │ │ │ + @ instruction: 0x011eebfc │ │ │ │ + @ instruction: 0x011ee2f0 │ │ │ │ + @ instruction: 0x011ee294 │ │ │ │ + tsteq lr, r0, ror r4 │ │ │ │ + tsteq lr, ip, ror fp │ │ │ │ + tsteq lr, r0, ror #21 │ │ │ │ + tsteq lr, r4, lsr r3 │ │ │ │ + tsteq lr, ip, ror #5 │ │ │ │ + tsteq lr, r4, asr #5 │ │ │ │ sub sp, sp, #8 │ │ │ │ str r1, [sp] │ │ │ │ ldr r0, [r0] │ │ │ │ ldrb r0, [r0] │ │ │ │ tst r0, #1 │ │ │ │ bne 164bb0 │ │ │ │ b 164b98 │ │ │ │ @@ -278584,15 +278584,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ bl 106c3c │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r1] │ │ │ │ ldr r1, [r1, #4] │ │ │ │ pop {fp, pc} │ │ │ │ orrseq r9, ip, r8, lsl #26 │ │ │ │ - tsteq lr, r4, asr r7 │ │ │ │ + tsteq lr, r4, ror #14 │ │ │ │ orrseq r9, ip, r4, lsl #26 │ │ │ │ and r1, r2, #2 │ │ │ │ mov r0, #1 │ │ │ │ eor r0, r0, r1, lsr #1 │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ @@ -278648,15 +278648,15 @@ │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ mov r0, r1 │ │ │ │ ldr r1, [pc, #8] @ 164d18 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 1087bc │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq lr, ip, lsr r6 │ │ │ │ + tsteq lr, ip, asr #12 │ │ │ │ ldr r0, [r1] │ │ │ │ mvn r2, #3 │ │ │ │ sub r2, r2, #4096 @ 0x1000 │ │ │ │ and r0, r0, r2 │ │ │ │ str r0, [r1] │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ @@ -279049,15 +279049,15 @@ │ │ │ │ b 16532c │ │ │ │ ldr r0, [sp, #64] @ 0x40 │ │ │ │ str r0, [sp, #92] @ 0x5c │ │ │ │ b 16532c │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #240] @ 0xf0 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - tsteq lr, r0, ror #1 │ │ │ │ + ldrsheq lr, [lr, -r0] │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #568 @ 0x238 │ │ │ │ str r0, [sp, #172] @ 0xac │ │ │ │ add r0, r0, #76 @ 0x4c │ │ │ │ bl 9eef8 │ │ │ │ str r0, [sp, #164] @ 0xa4 │ │ │ │ mov r2, r1 │ │ │ │ @@ -279470,31 +279470,31 @@ │ │ │ │ bl 1770fc │ │ │ │ add sp, sp, #568 @ 0x238 │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #560] @ 0x230 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x003fffff │ │ │ │ - tsteq lr, r8, lsr r5 │ │ │ │ + tsteq lr, r8, asr #10 │ │ │ │ @ instruction: 0x019c9394 │ │ │ │ orrseq r9, ip, r8, asr #6 │ │ │ │ orrseq r9, ip, r0, lsl r3 │ │ │ │ @ instruction: 0x019c92d8 │ │ │ │ orrseq r9, ip, r0, lsr #5 │ │ │ │ - @ instruction: 0x011e9bb0 │ │ │ │ - tsteq lr, ip, lsl #23 │ │ │ │ - tsteq lr, ip, asr #8 │ │ │ │ + tsteq lr, r0, asr #23 │ │ │ │ + @ instruction: 0x011e9b9c │ │ │ │ + tsteq lr, ip, asr r4 │ │ │ │ orrseq r9, ip, ip, asr r1 │ │ │ │ - tsteq lr, r0, lsl fp │ │ │ │ - tsteq lr, ip, asr #7 │ │ │ │ + tsteq lr, r0, lsr #22 │ │ │ │ + @ instruction: 0x011e93dc │ │ │ │ orrseq r9, ip, ip, ror #1 │ │ │ │ - @ instruction: 0x011e9a94 │ │ │ │ - tsteq lr, ip, asr #6 │ │ │ │ + tsteq lr, r4, lsr #21 │ │ │ │ + tsteq lr, ip, asr r3 │ │ │ │ orrseq r9, ip, ip, ror r0 │ │ │ │ - @ instruction: 0x011e92b8 │ │ │ │ + tsteq lr, r8, asr #5 │ │ │ │ @ instruction: 0x019c8ff8 │ │ │ │ ldr r0, [r1] │ │ │ │ ldrb r0, [r0, #13] │ │ │ │ and r0, r0, #1 │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ @@ -279526,15 +279526,15 @@ │ │ │ │ b 165ab8 │ │ │ │ ldr r0, [pc, #20] @ 165ad4 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 5657c │ │ │ │ ldr r0, [sp, #4] │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq lr, r0, asr #17 │ │ │ │ + @ instruction: 0x011e98d0 │ │ │ │ orrseq r8, ip, ip, lsl #30 │ │ │ │ ldrb r0, [r1] │ │ │ │ and r1, r0, #2 │ │ │ │ mov r0, #1 │ │ │ │ eor r0, r0, r1, lsr #1 │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ @@ -280633,15 +280633,15 @@ │ │ │ │ tst r0, #1 │ │ │ │ bne 166c20 │ │ │ │ b 166c0c │ │ │ │ ldr r0, [sp, #100] @ 0x64 │ │ │ │ bl 167f38 │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ b 166c78 │ │ │ │ - @ instruction: 0x011ed596 │ │ │ │ + tsteq lr, r6, lsr #11 │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #1256] @ 0x4e8 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #1260] @ 0x4ec │ │ │ │ str r0, [sp, #1264] @ 0x4f0 │ │ │ │ ldr r0, [pc, #2232] @ 1674f4 │ │ │ │ add r0, pc, r0 │ │ │ │ @@ -280660,20 +280660,20 @@ │ │ │ │ bl 167524 │ │ │ │ b 166c74 │ │ │ │ b 166c0c │ │ │ │ ldr r0, [sp, #64] @ 0x40 │ │ │ │ cmp r0, #0 │ │ │ │ bne 166ca0 │ │ │ │ b 166c8c │ │ │ │ - tsteq lr, r9, lsr #11 │ │ │ │ + @ instruction: 0x011ed5b9 │ │ │ │ ldr r0, [sp, #100] @ 0x64 │ │ │ │ bl 168650 │ │ │ │ str r0, [sp, #60] @ 0x3c │ │ │ │ b 166cfc │ │ │ │ - tsteq lr, r0, ror r5 │ │ │ │ + tsteq lr, r0, lsl #11 │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #1276] @ 0x4fc │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #1280] @ 0x500 │ │ │ │ str r0, [sp, #1284] @ 0x504 │ │ │ │ ldr r0, [pc, #2108] @ 1674f8 │ │ │ │ add r0, pc, r0 │ │ │ │ @@ -280688,15 +280688,15 @@ │ │ │ │ mov ip, sp │ │ │ │ str lr, [ip, #4] │ │ │ │ str r0, [ip] │ │ │ │ add r0, sp, #436 @ 0x1b4 │ │ │ │ bl 167524 │ │ │ │ b 166cf4 │ │ │ │ b 166c8c │ │ │ │ - tsteq lr, r0, lsr r5 │ │ │ │ + tsteq lr, r0, asr #10 │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ bl 17a834 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ b 166d0c │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ add lr, sp, #1280 @ 0x500 │ │ │ │ add r0, lr, #18 │ │ │ │ @@ -280711,15 +280711,15 @@ │ │ │ │ tst r0, #1 │ │ │ │ bne 166d58 │ │ │ │ b 166d44 │ │ │ │ ldr r0, [sp, #100] @ 0x64 │ │ │ │ bl 1689c0 │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ b 166e0c │ │ │ │ - @ instruction: 0x011ed4f3 │ │ │ │ + tsteq lr, r3, lsl #10 │ │ │ │ ldr r0, [sp, #100] @ 0x64 │ │ │ │ bl 168650 │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ b 166d68 │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ bl 17a834 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ @@ -280734,15 +280734,15 @@ │ │ │ │ bl 1136e8 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ b 166da0 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ tst r0, #1 │ │ │ │ beq 166d44 │ │ │ │ b 166db4 │ │ │ │ - tsteq lr, r8, asr #30 │ │ │ │ + tsteq lr, r8, asr pc │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #1332] @ 0x534 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #1336] @ 0x538 │ │ │ │ str r0, [sp, #1340] @ 0x53c │ │ │ │ ldr r0, [pc, #1836] @ 1674fc │ │ │ │ add r0, pc, r0 │ │ │ │ @@ -280765,19 +280765,19 @@ │ │ │ │ tst r0, #1 │ │ │ │ bne 166e40 │ │ │ │ b 166e1c │ │ │ │ ldr r0, [sp, #100] @ 0x64 │ │ │ │ bl 168a78 │ │ │ │ str r0, [sp, #32] │ │ │ │ b 1670a4 │ │ │ │ - @ instruction: 0x011ed39f │ │ │ │ - tsteq lr, r1, lsl r4 │ │ │ │ - tsteq lr, fp, lsl r3 │ │ │ │ - tsteq lr, r6, ror #5 │ │ │ │ - tsteq lr, r6, lsr #6 │ │ │ │ + tsteq lr, pc, lsr #7 │ │ │ │ + tsteq lr, r1, lsr #8 │ │ │ │ + tsteq lr, fp, lsr #6 │ │ │ │ + @ instruction: 0x011ed2f6 │ │ │ │ + tsteq lr, r6, lsr r3 │ │ │ │ mov r0, #65 @ 0x41 │ │ │ │ str r0, [sp, #1352] @ 0x548 │ │ │ │ ldr r1, [sp, #1352] @ 0x548 │ │ │ │ add r0, sp, #452 @ 0x1c4 │ │ │ │ bl 16762c │ │ │ │ b 166e58 │ │ │ │ mov r0, #66 @ 0x42 │ │ │ │ @@ -280865,17 +280865,17 @@ │ │ │ │ bl 167c18 │ │ │ │ str r0, [sp, #28] │ │ │ │ b 166fac │ │ │ │ ldr r0, [sp, #28] │ │ │ │ tst r0, #1 │ │ │ │ beq 166e1c │ │ │ │ b 166fc8 │ │ │ │ - tsteq lr, ip, ror #5 │ │ │ │ - @ instruction: 0x011ed2bf │ │ │ │ - tsteq lr, r8, asr #25 │ │ │ │ + @ instruction: 0x011ed2fc │ │ │ │ + tsteq lr, pc, asr #5 │ │ │ │ + @ instruction: 0x011e8cd8 │ │ │ │ mov r0, #5568 @ 0x15c0 │ │ │ │ str r0, [sp, #1428] @ 0x594 │ │ │ │ ldr r1, [sp, #1428] @ 0x594 │ │ │ │ add r0, sp, #452 @ 0x1c4 │ │ │ │ bl 16762c │ │ │ │ b 166fe0 │ │ │ │ mov r0, #1 │ │ │ │ @@ -280931,15 +280931,15 @@ │ │ │ │ tst r0, #1 │ │ │ │ bne 1670c8 │ │ │ │ b 1670b4 │ │ │ │ ldr r0, [sp, #100] @ 0x64 │ │ │ │ bl 167c04 │ │ │ │ str r0, [sp, #24] │ │ │ │ b 167124 │ │ │ │ - tsteq lr, fp, lsr #4 │ │ │ │ + tsteq lr, fp, lsr r2 │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #1472] @ 0x5c0 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #1476] @ 0x5c4 │ │ │ │ str r0, [sp, #1480] @ 0x5c8 │ │ │ │ ldr r0, [pc, #1076] @ 167518 │ │ │ │ add r0, pc, r0 │ │ │ │ @@ -280954,15 +280954,15 @@ │ │ │ │ mov ip, sp │ │ │ │ str lr, [ip, #4] │ │ │ │ str r0, [ip] │ │ │ │ add r0, sp, #436 @ 0x1b4 │ │ │ │ bl 167524 │ │ │ │ b 16711c │ │ │ │ b 1670b4 │ │ │ │ - tsteq lr, r2, lsl #4 │ │ │ │ + tsteq lr, r2, lsl r2 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ tst r0, #1 │ │ │ │ bne 167178 │ │ │ │ b 167134 │ │ │ │ ldr r0, [sp, #100] @ 0x64 │ │ │ │ mov r1, #0 │ │ │ │ strb r1, [sp, #1847] @ 0x737 │ │ │ │ @@ -280971,19 +280971,19 @@ │ │ │ │ ldr r3, [sp, #124] @ 0x7c │ │ │ │ str r3, [sp, #1520] @ 0x5f0 │ │ │ │ str r2, [sp, #1516] @ 0x5ec │ │ │ │ str r1, [sp, #1512] @ 0x5e8 │ │ │ │ add r0, r0, #88 @ 0x58 │ │ │ │ bl c3e38 │ │ │ │ b 167200 │ │ │ │ - @ instruction: 0x011ed1f4 │ │ │ │ - @ instruction: 0x011ed1f5 │ │ │ │ - @ instruction: 0x011ed1f3 │ │ │ │ - @ instruction: 0x011ed1f2 │ │ │ │ - @ instruction: 0x011ed1f6 │ │ │ │ + tsteq lr, r4, lsl #4 │ │ │ │ + tsteq lr, r5, lsl #4 │ │ │ │ + tsteq lr, r3, lsl #4 │ │ │ │ + tsteq lr, r2, lsl #4 │ │ │ │ + tsteq lr, r6, lsl #4 │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #1492] @ 0x5d4 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #1496] @ 0x5d8 │ │ │ │ mov r0, #2 │ │ │ │ str r0, [sp, #1500] @ 0x5dc │ │ │ │ ldr r0, [pc, #900] @ 16751c │ │ │ │ @@ -281076,15 +281076,15 @@ │ │ │ │ str r3, [r1, #84] @ 0x54 │ │ │ │ str r2, [r1, #80] @ 0x50 │ │ │ │ str r0, [r1, #76] @ 0x4c │ │ │ │ b 165c5c │ │ │ │ str r0, [sp, #1848] @ 0x738 │ │ │ │ str r1, [sp, #1852] @ 0x73c │ │ │ │ b 1672dc │ │ │ │ - tsteq lr, r1, ror r0 │ │ │ │ + tsteq lr, r1, lsl #1 │ │ │ │ ldr r1, [sp, #100] @ 0x64 │ │ │ │ ldr r0, [sp, #1536] @ 0x600 │ │ │ │ ldr r2, [sp, #1540] @ 0x604 │ │ │ │ ldr r3, [sp, #1544] @ 0x608 │ │ │ │ str r3, [r1, #84] @ 0x54 │ │ │ │ str r2, [r1, #80] @ 0x50 │ │ │ │ str r0, [r1, #76] @ 0x4c │ │ │ │ @@ -281117,15 +281117,15 @@ │ │ │ │ ldr r0, [sp, #1820] @ 0x71c │ │ │ │ ldr r2, [sp, #1824] @ 0x720 │ │ │ │ ldr r3, [sp, #1828] @ 0x724 │ │ │ │ str r3, [r1, #108] @ 0x6c │ │ │ │ str r2, [r1, #104] @ 0x68 │ │ │ │ str r0, [r1, #100] @ 0x64 │ │ │ │ b 165c5c │ │ │ │ - tsteq lr, sl, asr #32 │ │ │ │ + tsteq lr, sl, asr r0 │ │ │ │ str r0, [sp, #1848] @ 0x738 │ │ │ │ str r1, [sp, #1852] @ 0x73c │ │ │ │ b 16738c │ │ │ │ ldr r0, [sp, #100] @ 0x64 │ │ │ │ ldr r1, [sp, #1820] @ 0x71c │ │ │ │ ldr r2, [sp, #1824] @ 0x720 │ │ │ │ ldr r3, [sp, #1828] @ 0x724 │ │ │ │ @@ -281139,15 +281139,15 @@ │ │ │ │ ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ str r3, [sp, #1840] @ 0x730 │ │ │ │ str r2, [sp, #1836] @ 0x72c │ │ │ │ str r1, [sp, #1832] @ 0x728 │ │ │ │ add r0, r0, #112 @ 0x70 │ │ │ │ bl c33f0 │ │ │ │ b 167434 │ │ │ │ - @ instruction: 0x011ecff7 │ │ │ │ + tsteq lr, r7 │ │ │ │ ldr r1, [sp, #100] @ 0x64 │ │ │ │ ldr r0, [sp, #1832] @ 0x728 │ │ │ │ ldr r2, [sp, #1836] @ 0x72c │ │ │ │ ldr r3, [sp, #1840] @ 0x730 │ │ │ │ str r3, [r1, #120] @ 0x78 │ │ │ │ str r2, [r1, #116] @ 0x74 │ │ │ │ str r0, [r1, #112] @ 0x70 │ │ │ │ @@ -281180,45 +281180,45 @@ │ │ │ │ b 165b7c │ │ │ │ add r0, sp, #128 @ 0x80 │ │ │ │ bl c3e38 │ │ │ │ b 165b4c │ │ │ │ add r0, sp, #116 @ 0x74 │ │ │ │ bl c3e38 │ │ │ │ b 165b20 │ │ │ │ - tsteq lr, r2, ror pc │ │ │ │ + tsteq lr, r2, lsl #31 │ │ │ │ ldr r0, [sp, #1848] @ 0x738 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - tsteq lr, r9, lsr #30 │ │ │ │ - tsteq lr, r0, asr #29 │ │ │ │ - tsteq lr, sp, lsr #28 │ │ │ │ - tsteq lr, r3, ror #27 │ │ │ │ - tsteq lr, fp, ror lr │ │ │ │ - tsteq lr, sl, lsr lr │ │ │ │ - tsteq lr, sl, lsl #28 │ │ │ │ - @ instruction: 0x011ecdf1 │ │ │ │ - tsteq lr, r2, lsr sp │ │ │ │ - @ instruction: 0x011eccbb │ │ │ │ - tsteq lr, r1, asr ip │ │ │ │ - tsteq lr, r1, lsl #24 │ │ │ │ - tsteq lr, r3, asr #23 │ │ │ │ - tsteq lr, r1, ror fp │ │ │ │ - tsteq lr, ip, lsr #22 │ │ │ │ - @ instruction: 0x011ecaf7 │ │ │ │ - tsteq lr, lr, lsl #21 │ │ │ │ - tsteq lr, r1, lsr #20 │ │ │ │ - tsteq lr, r2, lsr #18 │ │ │ │ - tsteq lr, r8, asr #16 │ │ │ │ - tsteq lr, r8, lsl #16 │ │ │ │ - tsteq lr, r8, lsl #28 │ │ │ │ - tsteq lr, r3, lsr r7 │ │ │ │ - @ instruction: 0x011ec6fe │ │ │ │ - @ instruction: 0x011ec6d0 │ │ │ │ - @ instruction: 0x011ec690 │ │ │ │ - @ instruction: 0x011ec5f8 │ │ │ │ - tsteq lr, ip, ror #9 │ │ │ │ + tsteq lr, r9, lsr pc │ │ │ │ + @ instruction: 0x011eced0 │ │ │ │ + tsteq lr, sp, lsr lr │ │ │ │ + @ instruction: 0x011ecdf3 │ │ │ │ + tsteq lr, fp, lsl #29 │ │ │ │ + tsteq lr, sl, asr #28 │ │ │ │ + tsteq lr, sl, lsl lr │ │ │ │ + tsteq lr, r1, lsl #28 │ │ │ │ + tsteq lr, r2, asr #26 │ │ │ │ + tsteq lr, fp, asr #25 │ │ │ │ + tsteq lr, r1, ror #24 │ │ │ │ + tsteq lr, r1, lsl ip │ │ │ │ + @ instruction: 0x011ecbd3 │ │ │ │ + tsteq lr, r1, lsl #23 │ │ │ │ + tsteq lr, ip, lsr fp │ │ │ │ + tsteq lr, r7, lsl #22 │ │ │ │ + @ instruction: 0x011eca9e │ │ │ │ + tsteq lr, r1, lsr sl │ │ │ │ + tsteq lr, r2, lsr r9 │ │ │ │ + tsteq lr, r8, asr r8 │ │ │ │ + tsteq lr, r8, lsl r8 │ │ │ │ + tsteq lr, r8, lsl lr │ │ │ │ + tsteq lr, r3, asr #14 │ │ │ │ + tsteq lr, lr, lsl #14 │ │ │ │ + tsteq lr, r0, ror #13 │ │ │ │ + tsteq lr, r0, lsr #13 │ │ │ │ + tsteq lr, r8, lsl #12 │ │ │ │ + @ instruction: 0x011ec4fc │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #120 @ 0x78 │ │ │ │ mov ip, r0 │ │ │ │ str ip, [sp, #20] │ │ │ │ ldr lr, [sp, #132] @ 0x84 │ │ │ │ str lr, [sp, #28] │ │ │ │ ldr r0, [sp, #128] @ 0x80 │ │ │ │ @@ -281283,15 +281283,15 @@ │ │ │ │ orrseq r7, ip, ip, ror #7 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [r0] │ │ │ │ mov r2, #1 │ │ │ │ - bl 5cdc28 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x413dc> │ │ │ │ + bl 5cdc40 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x413dc> │ │ │ │ ldr r0, [sp] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ ldr r2, [pc, #12] @ 167668 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 98234 │ │ │ │ add sp, sp, #8 │ │ │ │ @@ -281402,15 +281402,15 @@ │ │ │ │ b 167790 │ │ │ │ mov r0, #4 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ b 167790 │ │ │ │ mov r0, #16 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ b 167790 │ │ │ │ - tsteq lr, sp, ror r0 │ │ │ │ + tsteq lr, sp, lsl #1 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #80 @ 0x50 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ bl 9eef8 │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ b 167858 │ │ │ │ @@ -281521,21 +281521,21 @@ │ │ │ │ b 1679e4 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ bl 176fc4 │ │ │ │ b 1679b8 │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #72] @ 0x48 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - tsteq lr, r8, lsl #30 │ │ │ │ - tsteq lr, r3, ror #29 │ │ │ │ - tsteq lr, sl, lsr #29 │ │ │ │ - tsteq lr, r4, ror lr │ │ │ │ + tsteq lr, r8, lsl pc │ │ │ │ + @ instruction: 0x011ebef3 │ │ │ │ + @ instruction: 0x011ebeba │ │ │ │ + tsteq lr, r4, lsl #29 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #96 @ 0x60 │ │ │ │ - bl a43ec0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x2a234> │ │ │ │ + bl a43ed8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x2a234> │ │ │ │ bl 154048 │ │ │ │ str r0, [sp, #28] │ │ │ │ mov r2, r1 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, sp, #36 @ 0x24 │ │ │ │ bl 1d08c0 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ @@ -281760,15 +281760,15 @@ │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r1, [pc, #16] @ 167db8 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #4 │ │ │ │ bl 162424 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq lr, r0, asr #10 │ │ │ │ + tsteq lr, r0, asr r5 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ add r0, r1, #136 @ 0x88 │ │ │ │ bl 17a834 │ │ │ │ mov r1, #5 │ │ │ │ bl 1761b4 │ │ │ │ @@ -282104,15 +282104,15 @@ │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r1, [pc, #16] @ 168318 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #4 │ │ │ │ bl 1622c0 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq lr, r0, ror #31 │ │ │ │ + @ instruction: 0x011e6ff0 │ │ │ │ push {fp, lr} │ │ │ │ add r0, r0, #136 @ 0x88 │ │ │ │ bl 17a834 │ │ │ │ bl 175b7c │ │ │ │ ldr r0, [r0, #36] @ 0x24 │ │ │ │ mov r1, #0 │ │ │ │ pop {fp, pc} │ │ │ │ @@ -282267,15 +282267,15 @@ │ │ │ │ b 16859c │ │ │ │ ldr r1, [sp, #24] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r1] │ │ │ │ b 16859c │ │ │ │ add sp, sp, #48 @ 0x30 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq lr, r8, ror #28 │ │ │ │ + tsteq lr, r8, ror lr │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ add r1, r0, #164 @ 0xa4 │ │ │ │ add r0, sp, #4 │ │ │ │ bl 1099c4 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -282308,15 +282308,15 @@ │ │ │ │ ldr r0, [sp, #24] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldrb r1, [sp, #12] │ │ │ │ add sp, sp, #32 │ │ │ │ pop {fp, pc} │ │ │ │ orrseq r6, ip, ip, lsl #9 │ │ │ │ - tsteq lr, r9, lsl #4 │ │ │ │ + tsteq lr, r9, lsl r2 │ │ │ │ orrseq r6, ip, r4, ror r1 │ │ │ │ add r0, r0, #136 @ 0x88 │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp] │ │ │ │ @@ -282363,15 +282363,15 @@ │ │ │ │ str r0, [r1] │ │ │ │ b 16871c │ │ │ │ ldr r0, [sp] │ │ │ │ bl 17b23c │ │ │ │ b 16871c │ │ │ │ add sp, sp, #88 @ 0x58 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq lr, r4, ror ip │ │ │ │ + tsteq lr, r4, lsl #25 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ str r1, [sp, #12] │ │ │ │ ldr r0, [sp, #12] │ │ │ │ bl 1685a8 │ │ │ │ str r0, [sp, #16] │ │ │ │ @@ -282491,15 +282491,15 @@ │ │ │ │ b 1688f8 │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp, #20] │ │ │ │ bl 1772c8 │ │ │ │ b 168910 │ │ │ │ - tsteq lr, r4, lsr #21 │ │ │ │ + @ instruction: 0x011e6ab4 │ │ │ │ orrseq r6, ip, r4, lsr #3 │ │ │ │ push {fp, lr} │ │ │ │ add r0, r0, #136 @ 0x88 │ │ │ │ bl 17a834 │ │ │ │ bl 175b7c │ │ │ │ ldr r0, [r0, #52] @ 0x34 │ │ │ │ bl 15c944 │ │ │ │ @@ -282701,15 +282701,15 @@ │ │ │ │ ldr r0, [sp, #24] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldrb r1, [sp, #12] │ │ │ │ add sp, sp, #32 │ │ │ │ pop {fp, pc} │ │ │ │ orrseq r5, ip, r8, lsl #29 │ │ │ │ - tsteq lr, r5, ror #23 │ │ │ │ + @ instruction: 0x011e9bf5 │ │ │ │ orrseq r5, ip, r0, asr #22 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp] │ │ │ │ str r1, [sp, #16] │ │ │ │ @@ -283513,15 +283513,15 @@ │ │ │ │ add sp, sp, #144 @ 0x90 │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #136] @ 0x88 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x019c52d0 │ │ │ │ orrseq r5, ip, r4, lsl #4 │ │ │ │ - @ instruction: 0x011e5a9c │ │ │ │ + tsteq lr, ip, lsr #21 │ │ │ │ push {fp, lr} │ │ │ │ bl e728c │ │ │ │ add r0, r0, #8 │ │ │ │ bl 9ac7c │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ @@ -285235,15 +285235,15 @@ │ │ │ │ ldr r2, [pc, #24] @ 16b408 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ add sp, sp, #496 @ 0x1f0 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq lr, r3, ror r4 │ │ │ │ + tsteq lr, r3, lsl #9 │ │ │ │ @ instruction: 0x019c37fc │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #496 @ 0x1f0 │ │ │ │ mov r0, #456 @ 0x1c8 │ │ │ │ str r0, [sp, #480] @ 0x1e0 │ │ │ │ add r0, sp, #8 │ │ │ │ bl 109dec │ │ │ │ @@ -285263,15 +285263,15 @@ │ │ │ │ ldr r2, [pc, #24] @ 16b478 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #62 @ 0x3e │ │ │ │ bl 56804 │ │ │ │ ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ add sp, sp, #496 @ 0x1f0 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq lr, r3, lsl #8 │ │ │ │ + tsteq lr, r3, lsl r4 │ │ │ │ orrseq r3, ip, ip, lsl #15 │ │ │ │ b 1b5ed8 │ │ │ │ b 1b5f2c │ │ │ │ b 1b5f30 │ │ │ │ b 1b5fc8 │ │ │ │ b 1bf670 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -285513,20 +285513,20 @@ │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r1] │ │ │ │ b 16b854 │ │ │ │ add sp, sp, #96 @ 0x60 │ │ │ │ bx lr │ │ │ │ b 16b84c │ │ │ │ b 16b84c │ │ │ │ - tsteq lr, r8, ror #9 │ │ │ │ - tsteq lr, r0, ror #9 │ │ │ │ - tsteq lr, ip, ror #8 │ │ │ │ - tsteq lr, r4, ror #8 │ │ │ │ - @ instruction: 0x011e33f8 │ │ │ │ - @ instruction: 0x011e33f0 │ │ │ │ + @ instruction: 0x011e34f8 │ │ │ │ + @ instruction: 0x011e34f0 │ │ │ │ + tsteq lr, ip, ror r4 │ │ │ │ + tsteq lr, r4, ror r4 │ │ │ │ + tsteq lr, r8, lsl #8 │ │ │ │ + tsteq lr, r0, lsl #8 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r0, [sp, #8] │ │ │ │ b 16b884 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldr r0, [r0, #12] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -285661,16 +285661,16 @@ │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #4] │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ bx lr │ │ │ │ addhi r8, r0, r0, lsl #1 │ │ │ │ - tsteq lr, r8, asr r1 │ │ │ │ - tsteq lr, r0, asr r1 │ │ │ │ + tsteq lr, r8, ror #2 │ │ │ │ + tsteq lr, r0, ror #2 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #104 @ 0x68 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ ldr r1, [sp, #120] @ 0x78 │ │ │ │ @@ -285860,18 +285860,18 @@ │ │ │ │ bl 52ed8 │ │ │ │ b 16bdb8 │ │ │ │ b 16bc4c │ │ │ │ b 16bb0c │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #96] @ 0x60 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - ldrheq r3, [lr, -r4] │ │ │ │ - tsteq lr, ip, lsr #1 │ │ │ │ - tsteq lr, r9, asr #25 │ │ │ │ - tsteq lr, lr, ror fp │ │ │ │ + tsteq lr, r4, asr #1 │ │ │ │ + ldrheq r3, [lr, -ip] │ │ │ │ + @ instruction: 0x011e7cd9 │ │ │ │ + tsteq lr, lr, lsl #23 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ str r1, [sp, #20] │ │ │ │ str r0, [sp, #24] │ │ │ │ ldr r0, [r0] │ │ │ │ cmp r0, #0 │ │ │ │ beq 16be24 │ │ │ │ @@ -285965,15 +285965,15 @@ │ │ │ │ ldr r1, [r0] │ │ │ │ ldr r2, [r1, #12] │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ sub r0, r0, r2 │ │ │ │ str r0, [r1, #8] │ │ │ │ add sp, sp, #48 @ 0x30 │ │ │ │ pop {r4, r5, fp, pc} │ │ │ │ - @ instruction: 0x011e79f5 │ │ │ │ + tsteq lr, r5, lsl #20 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r2, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ @@ -286512,18 +286512,18 @@ │ │ │ │ str r0, [sp, #12] │ │ │ │ b 16c7e4 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ add sp, sp, #56 @ 0x38 │ │ │ │ pop {fp, pc} │ │ │ │ addhi r8, r0, r0, lsl #1 │ │ │ │ - tsteq lr, r0, lsr #9 │ │ │ │ - @ instruction: 0x011e2498 │ │ │ │ - tsteq lr, r4, asr #8 │ │ │ │ - tsteq lr, ip, lsr r4 │ │ │ │ + @ instruction: 0x011e24b0 │ │ │ │ + tsteq lr, r8, lsr #9 │ │ │ │ + tsteq lr, r4, asr r4 │ │ │ │ + tsteq lr, ip, asr #8 │ │ │ │ orrseq r2, ip, r4, asr r4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r1, [sp, #100] @ 0x64 │ │ │ │ str r1, [sp, #16] │ │ │ │ ldr r1, [sp, #96] @ 0x60 │ │ │ │ @@ -286665,16 +286665,16 @@ │ │ │ │ ldr r0, [sp] │ │ │ │ str r0, [sp, #32] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #28] │ │ │ │ b 16ca2c │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ addhi r8, r0, r0, lsl #1 │ │ │ │ - tsteq lr, ip, lsr #7 │ │ │ │ - tsteq lr, r4, lsr #7 │ │ │ │ + @ instruction: 0x011e23bc │ │ │ │ + @ instruction: 0x011e23b4 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ str r1, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [r1] │ │ │ │ str r0, [sp, #8] │ │ │ │ b 16ca80 │ │ │ │ @@ -286797,17 +286797,17 @@ │ │ │ │ b 16cc54 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ str r0, [sp, #16] │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #12] │ │ │ │ b 16cc2c │ │ │ │ ldrcs r4, [r2], #2341 @ 0x925 │ │ │ │ - tsteq lr, r8, lsr #32 │ │ │ │ - tsteq lr, r0, lsr #32 │ │ │ │ - tsteq lr, ip │ │ │ │ + tsteq lr, r8, lsr r0 │ │ │ │ + tsteq lr, r0, lsr r0 │ │ │ │ + tsteq lr, ip, lsl r0 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #12] │ │ │ │ b 16cc88 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add r0, r0, #4 │ │ │ │ bl 177f28 │ │ │ │ @@ -289603,19 +289603,19 @@ │ │ │ │ str r1, [sp, #16] │ │ │ │ str r0, [sp, #20] │ │ │ │ b 16f834 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ - tstpeq sp, ip, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq sp, r4, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sp, ip, asr r4 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sp, r4, asr r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x019bf498 │ │ │ │ - tstpeq sp, r8, lsl r4 @ p-variant is OBSOLETE │ │ │ │ - tstpeq sp, r0, lsl r4 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sp, r8, lsr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sp, r0, lsr #8 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, fp, r0, ror #8 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ str r2, [sp, #24] │ │ │ │ @@ -289694,16 +289694,16 @@ │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 16f9a0 │ │ │ │ orrseq pc, fp, ip, ror r3 @ │ │ │ │ - tstpeq sp, r4, ror #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x011df2dc │ │ │ │ + @ instruction: 0x011df2f4 │ │ │ │ + tstpeq sp, ip, ror #5 @ p-variant is OBSOLETE │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ str r2, [sp, #24] │ │ │ │ mov r0, #1 │ │ │ │ @@ -289781,16 +289781,16 @@ │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 16fafc │ │ │ │ orrseq pc, fp, r0, lsr #4 │ │ │ │ - tstpeq sp, r8, lsl #3 @ p-variant is OBSOLETE │ │ │ │ - tstpeq sp, r0, lsl #3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x011df198 │ │ │ │ + @ instruction: 0x011df190 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ str r2, [sp, #24] │ │ │ │ mov r0, #1 │ │ │ │ @@ -289868,16 +289868,16 @@ │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 16fc58 │ │ │ │ orrseq pc, fp, r4, asr #1 │ │ │ │ - tstpeq sp, ip, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - tstpeq sp, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sp, ip, lsr r0 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sp, r4, lsr r0 @ p-variant is OBSOLETE │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ str r2, [sp, #24] │ │ │ │ mov r0, #1 │ │ │ │ @@ -289955,16 +289955,16 @@ │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 16fdb4 │ │ │ │ orrseq lr, fp, r8, ror #30 │ │ │ │ - @ instruction: 0x011deed0 │ │ │ │ - tsteq sp, r8, asr #29 │ │ │ │ + tsteq sp, r0, ror #29 │ │ │ │ + @ instruction: 0x011deed8 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ str r2, [sp, #24] │ │ │ │ mov r0, #1 │ │ │ │ @@ -290042,16 +290042,16 @@ │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 16ff10 │ │ │ │ orrseq lr, fp, ip, lsl #28 │ │ │ │ - tsteq sp, r4, ror sp │ │ │ │ - tsteq sp, ip, ror #26 │ │ │ │ + tsteq sp, r4, lsl #27 │ │ │ │ + tsteq sp, ip, ror sp │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ str r2, [sp, #24] │ │ │ │ mov r0, #1 │ │ │ │ @@ -290129,16 +290129,16 @@ │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 17006c │ │ │ │ @ instruction: 0x019becb0 │ │ │ │ - tsteq sp, r8, lsl ip │ │ │ │ - tsteq sp, r0, lsl ip │ │ │ │ + tsteq sp, r8, lsr #24 │ │ │ │ + tsteq sp, r0, lsr #24 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ str r2, [sp, #24] │ │ │ │ mov r0, #1 │ │ │ │ @@ -290216,16 +290216,16 @@ │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 1701c8 │ │ │ │ orrseq lr, fp, r4, asr fp │ │ │ │ - @ instruction: 0x011deabc │ │ │ │ - @ instruction: 0x011deab4 │ │ │ │ + tsteq sp, ip, asr #21 │ │ │ │ + tsteq sp, r4, asr #21 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub sp, sp, #144 @ 0x90 │ │ │ │ str r2, [sp, #24] │ │ │ │ str r1, [sp, #28] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ str r1, [sp, #32] │ │ │ │ @@ -290420,16 +290420,16 @@ │ │ │ │ pop {fp, pc} │ │ │ │ bl 569cc │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 1704f8 │ │ │ │ orrseq lr, fp, r4, lsr #16 │ │ │ │ - tsteq sp, ip, lsl #15 │ │ │ │ - tsteq sp, r4, lsl #15 │ │ │ │ + @ instruction: 0x011de79c │ │ │ │ + @ instruction: 0x011de794 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ @@ -290877,16 +290877,16 @@ │ │ │ │ add sp, sp, #88 @ 0x58 │ │ │ │ pop {fp, pc} │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 170c1c │ │ │ │ orrseq lr, fp, r8, asr #1 │ │ │ │ - tsteq sp, r0, lsr r0 │ │ │ │ - tsteq sp, r8, lsr #32 │ │ │ │ + tsteq sp, r0, asr #32 │ │ │ │ + tsteq sp, r8, lsr r0 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r2, [sp, #16] │ │ │ │ mov r0, #1 │ │ │ │ @@ -290951,16 +290951,16 @@ │ │ │ │ add sp, sp, #88 @ 0x58 │ │ │ │ pop {fp, pc} │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 170d44 │ │ │ │ orrseq sp, fp, r0, lsr #31 │ │ │ │ - tsteq sp, r8, lsl #30 │ │ │ │ - tsteq sp, r0, lsl #30 │ │ │ │ + tsteq sp, r8, lsl pc │ │ │ │ + tsteq sp, r0, lsl pc │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r2, [sp, #16] │ │ │ │ mov r0, #1 │ │ │ │ @@ -291025,16 +291025,16 @@ │ │ │ │ add sp, sp, #88 @ 0x58 │ │ │ │ pop {fp, pc} │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 170e6c │ │ │ │ orrseq sp, fp, r8, ror lr │ │ │ │ - tsteq sp, r0, ror #27 │ │ │ │ - @ instruction: 0x011dddd8 │ │ │ │ + @ instruction: 0x011dddf0 │ │ │ │ + tsteq sp, r8, ror #27 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r2, [sp, #16] │ │ │ │ mov r0, #1 │ │ │ │ @@ -291099,16 +291099,16 @@ │ │ │ │ add sp, sp, #88 @ 0x58 │ │ │ │ pop {fp, pc} │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 170f94 │ │ │ │ orrseq sp, fp, r0, asr sp │ │ │ │ - @ instruction: 0x011ddcb8 │ │ │ │ - @ instruction: 0x011ddcb0 │ │ │ │ + tsteq sp, r8, asr #25 │ │ │ │ + tsteq sp, r0, asr #25 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r2, [sp, #16] │ │ │ │ mov r0, #1 │ │ │ │ @@ -291173,16 +291173,16 @@ │ │ │ │ add sp, sp, #88 @ 0x58 │ │ │ │ pop {fp, pc} │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 1710bc │ │ │ │ orrseq sp, fp, r8, lsr #24 │ │ │ │ - @ instruction: 0x011ddb90 │ │ │ │ - tsteq sp, r8, lsl #23 │ │ │ │ + tsteq sp, r0, lsr #23 │ │ │ │ + @ instruction: 0x011ddb98 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r2, [sp, #16] │ │ │ │ mov r0, #1 │ │ │ │ @@ -291247,16 +291247,16 @@ │ │ │ │ add sp, sp, #88 @ 0x58 │ │ │ │ pop {fp, pc} │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 1711e4 │ │ │ │ orrseq sp, fp, r0, lsl #22 │ │ │ │ - tsteq sp, r8, ror #20 │ │ │ │ - tsteq sp, r0, ror #20 │ │ │ │ + tsteq sp, r8, ror sl │ │ │ │ + tsteq sp, r0, ror sl │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r2, [sp, #16] │ │ │ │ mov r0, #1 │ │ │ │ @@ -291321,16 +291321,16 @@ │ │ │ │ add sp, sp, #88 @ 0x58 │ │ │ │ pop {fp, pc} │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 17130c │ │ │ │ @ instruction: 0x019bd9d8 │ │ │ │ - tsteq sp, r0, asr #18 │ │ │ │ - tsteq sp, r8, lsr r9 │ │ │ │ + tsteq sp, r0, asr r9 │ │ │ │ + tsteq sp, r8, asr #18 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r2, [sp, #16] │ │ │ │ mov r0, #1 │ │ │ │ @@ -291395,16 +291395,16 @@ │ │ │ │ add sp, sp, #88 @ 0x58 │ │ │ │ pop {fp, pc} │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 171434 │ │ │ │ @ instruction: 0x019bd8b0 │ │ │ │ - tsteq sp, r8, lsl r8 │ │ │ │ - tsteq sp, r0, lsl r8 │ │ │ │ + tsteq sp, r8, lsr #16 │ │ │ │ + tsteq sp, r0, lsr #16 │ │ │ │ sub sp, sp, #4 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ ldr r2, [r1, #8] │ │ │ │ str r0, [r2, r3, lsl #2] │ │ │ │ @@ -294005,17 +294005,17 @@ │ │ │ │ ldr r0, [r0, #16] │ │ │ │ str r0, [sp, #28] │ │ │ │ mov ip, sp │ │ │ │ str r4, [ip, #8] │ │ │ │ str lr, [ip, #4] │ │ │ │ str r3, [ip] │ │ │ │ mov r3, #128 @ 0x80 │ │ │ │ - bl 998870 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ + bl 998888 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ ldr r0, [sp, #28] │ │ │ │ - bl 998464 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bc18> │ │ │ │ + bl 99847c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bc18> │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ bl 17eafc │ │ │ │ cmp r0, #0 │ │ │ │ bne 173d90 │ │ │ │ b 173d2c │ │ │ │ ldr r0, [sp, #24] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ @@ -295928,15 +295928,15 @@ │ │ │ │ bl 178ac4 │ │ │ │ add sp, sp, #296 @ 0x128 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [sp, #144] @ 0x90 │ │ │ │ orr r0, r0, #32768 @ 0x8000 │ │ │ │ str r0, [sp, #144] @ 0x90 │ │ │ │ b 175a9c │ │ │ │ - tsteq sp, r4, lsl #17 │ │ │ │ + @ instruction: 0x011d9894 │ │ │ │ orrseq r9, fp, ip, ror #10 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r1, [sp, #12] │ │ │ │ bl 175430 │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [sp, #12] │ │ │ │ @@ -296219,15 +296219,15 @@ │ │ │ │ mov r0, #15 │ │ │ │ str r0, [sp, #12] │ │ │ │ b 175f94 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq sp, sl, lsl #29 │ │ │ │ + @ instruction: 0x011dde9a │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r1, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ add r0, r0, #4 │ │ │ │ bl 17a844 │ │ │ │ @@ -296855,15 +296855,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 176994 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #70 @ 0x46 │ │ │ │ bl 17c16c │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ orrseq r8, fp, r0, lsr #15 │ │ │ │ - tsteq sp, r8, lsl #12 │ │ │ │ + tsteq sp, r8, lsl r6 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #23] │ │ │ │ ldr r1, [r1] │ │ │ │ mov r0, #0 │ │ │ │ @@ -296952,16 +296952,16 @@ │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r0, [sp, #16] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1, #8] │ │ │ │ b 176b10 │ │ │ │ add sp, sp, #20 │ │ │ │ bx lr │ │ │ │ - tsteq sp, r0, lsr #2 │ │ │ │ - tsteq sp, r8, lsl r1 │ │ │ │ + tsteq sp, r0, lsr r1 │ │ │ │ + tsteq sp, r8, lsr #2 │ │ │ │ sub sp, sp, #8 │ │ │ │ str r1, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ b 176b30 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp] │ │ │ │ add r0, r0, r1 │ │ │ │ @@ -298293,24 +298293,24 @@ │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ b 177ffc │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ bx lr │ │ │ │ - tsteq sp, ip, lsl #24 │ │ │ │ - tsteq sp, r4, lsl #24 │ │ │ │ - @ instruction: 0x011d6bf0 │ │ │ │ + tsteq sp, ip, lsl ip │ │ │ │ + tsteq sp, r4, lsl ip │ │ │ │ + tsteq sp, r0, lsl #24 │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r2, [sp, #12] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #4] │ │ │ │ - bl a50968 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x36cdc> │ │ │ │ + bl a50980 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x36cdc> │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr ip, [r3] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ mov lr, sp │ │ │ │ str ip, [lr] │ │ │ │ @@ -298394,15 +298394,15 @@ │ │ │ │ bl 23e4a8 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [sp, #4] │ │ │ │ - bl a50988 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x36cfc> │ │ │ │ + bl a509a0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x36cfc> │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 2333cc │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [r0] │ │ │ │ bx lr │ │ │ │ @@ -298436,15 +298436,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [sp, #15] │ │ │ │ blx r2 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ ldr r0, [r0] │ │ │ │ - bl a4f7ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35b20> │ │ │ │ + bl a4f7c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35b20> │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r1, [pc, #28] @ 178280 │ │ │ │ ldr r1, [pc, r1] │ │ │ │ bl 1781e4 │ │ │ │ @@ -298671,15 +298671,15 @@ │ │ │ │ ldr r0, [sp, #4] │ │ │ │ str r1, [r0, #420] @ 0x1a4 │ │ │ │ ldr r1, [r0, #420] @ 0x1a4 │ │ │ │ ldr r2, [r0, #424] @ 0x1a8 │ │ │ │ mov r3, #1024 @ 0x400 │ │ │ │ bl 1fce4c │ │ │ │ b 178590 │ │ │ │ - tsteq sp, r5, lsl fp │ │ │ │ + tsteq sp, r5, lsr #22 │ │ │ │ orrseq r6, fp, r0, lsr #23 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [r0] │ │ │ │ ldr r0, [r0, #420] @ 0x1a4 │ │ │ │ bl 172624 │ │ │ │ @@ -298882,15 +298882,15 @@ │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ ldr r1, [sp, #24] │ │ │ │ ldr r0, [sp, #32] │ │ │ │ str r0, [r1, #44] @ 0x2c │ │ │ │ add sp, sp, #48 @ 0x30 │ │ │ │ pop {fp, pc} │ │ │ │ orrseq r6, fp, r4, lsl #17 │ │ │ │ - tsteq sp, r7, asr #14 │ │ │ │ + tsteq sp, r7, asr r7 │ │ │ │ orrseq r6, fp, ip, lsr #16 │ │ │ │ push {fp, lr} │ │ │ │ bl 1781c0 │ │ │ │ bl 179e28 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ ldr r0, [r0] │ │ │ │ @@ -298963,25 +298963,25 @@ │ │ │ │ sub sp, sp, #16 │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r1, [r1] │ │ │ │ add r0, sp, #12 │ │ │ │ - bl a4f990 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35d04> │ │ │ │ + bl a4f9a8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35d04> │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ ldm r1, {r2, r3, r4, r5, ip, lr} │ │ │ │ stm r0, {r2, r3, r4, r5, ip, lr} │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, fp, pc} │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ mov r1, #0 │ │ │ │ - bl a4f990 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35d04> │ │ │ │ + bl a4f9a8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35d04> │ │ │ │ pop {fp, pc} │ │ │ │ str r1, [r0] │ │ │ │ str r2, [r0, #4] │ │ │ │ str r3, [r0, #8] │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ @@ -299015,15 +299015,15 @@ │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r1, #0 │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r1, [r0] │ │ │ │ add r0, sp, #4 │ │ │ │ - bl a4f990 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35d04> │ │ │ │ + bl a4f9a8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35d04> │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 179e10 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [r0] │ │ │ │ bx lr │ │ │ │ ldr r0, [r0] │ │ │ │ @@ -299047,15 +299047,15 @@ │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r1, [pc, #16] @ 178bd4 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #4 │ │ │ │ bl 17ffe0 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq sp, r4, lsr #14 │ │ │ │ + tsteq sp, r4, lsr r7 │ │ │ │ push {fp, lr} │ │ │ │ bl 178b70 │ │ │ │ ldrb r0, [r0, #91] @ 0x5b │ │ │ │ and r0, r0, #1 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ @@ -299189,15 +299189,15 @@ │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ str r2, [sp, #64] @ 0x40 │ │ │ │ str r1, [sp, #60] @ 0x3c │ │ │ │ add r1, sp, #48 @ 0x30 │ │ │ │ bl 178a64 │ │ │ │ add sp, sp, #96 @ 0x60 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq sp, r4, asr r6 │ │ │ │ + tsteq sp, r4, ror #12 │ │ │ │ orrseq r6, fp, r0, asr r4 │ │ │ │ orrseq r6, fp, r8, lsr r4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #64 @ 0x40 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ @@ -299309,15 +299309,15 @@ │ │ │ │ ldr r0, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ bl 178b70 │ │ │ │ bl 17db3c │ │ │ │ ldr r1, [sp, #8] │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ - bl 97713c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ea8f0> │ │ │ │ + bl 977154 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ea8f0> │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ ldm r1!, {r2, r3, ip} │ │ │ │ stmia r0!, {r2, r3, ip} │ │ │ │ ldm r1, {r2, r3, ip, lr} │ │ │ │ stm r0, {r2, r3, ip, lr} │ │ │ │ add sp, sp, #48 @ 0x30 │ │ │ │ @@ -299334,15 +299334,15 @@ │ │ │ │ str r0, [sp, #24] │ │ │ │ bl 1867cc │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 178b68 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ - bl 97713c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ea8f0> │ │ │ │ + bl 977154 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ea8f0> │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r0, [sp, #20] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ ldm r1!, {r2, r3, ip} │ │ │ │ @@ -299363,15 +299363,15 @@ │ │ │ │ str r0, [sp, #20] │ │ │ │ bl 1867cc │ │ │ │ ldr r0, [sp] │ │ │ │ bl 178b68 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ - bl 97713c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ea8f0> │ │ │ │ + bl 977154 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ea8f0> │ │ │ │ ldr r1, [sp, #8] │ │ │ │ ldr ip, [sp, #12] │ │ │ │ ldr r0, [sp, #20] │ │ │ │ ldr r3, [r1] │ │ │ │ ldr r2, [r1, #4] │ │ │ │ ldr r1, [r1, #8] │ │ │ │ str ip, [sp, #52] @ 0x34 │ │ │ │ @@ -299396,15 +299396,15 @@ │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [sp, #4] │ │ │ │ add r0, sp, #4 │ │ │ │ mov r1, #0 │ │ │ │ - bl a4f990 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35d04> │ │ │ │ + bl a4f9a8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35d04> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r2, [sp, #12] │ │ │ │ str r1, [sp, #16] │ │ │ │ str r0, [sp, #20] │ │ │ │ @@ -299449,15 +299449,15 @@ │ │ │ │ ldr r0, [sp, #24] │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ orrseq r6, fp, ip, lsr #32 │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ ldr r0, [r0] │ │ │ │ - bl a4fa30 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35da4> │ │ │ │ + bl a4fa48 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35da4> │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ ldr r1, [r0, #4] │ │ │ │ ldr r1, [r1] │ │ │ │ str r1, [sp, #4] │ │ │ │ @@ -299473,30 +299473,30 @@ │ │ │ │ ldr r1, [sp] │ │ │ │ ldr r0, [r1] │ │ │ │ ldr r1, [r1, #4] │ │ │ │ bl 1735e8 │ │ │ │ b 179274 │ │ │ │ add r0, sp, #4 │ │ │ │ mov r1, #0 │ │ │ │ - bl a4f990 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35d04> │ │ │ │ + bl a4f9a8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35d04> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #8] │ │ │ │ str r1, [sp, #16] │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r0, [sp, #32] │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r1, [r3] │ │ │ │ add r0, sp, #20 │ │ │ │ - bl a4f990 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35d04> │ │ │ │ + bl a4f9a8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35d04> │ │ │ │ ldr ip, [sp] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ str ip, [r0, #4] │ │ │ │ str r3, [r0, #8] │ │ │ │ @@ -299634,30 +299634,30 @@ │ │ │ │ str r0, [sp] │ │ │ │ add r1, sp, #40 @ 0x28 │ │ │ │ bl 2eb388 │ │ │ │ ldr r1, [sp] │ │ │ │ add r0, sp, #163 @ 0xa3 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r2, #20 │ │ │ │ - bl a4f92c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35ca0> │ │ │ │ + bl a4f944 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35ca0> │ │ │ │ ldr r1, [sp, #8] │ │ │ │ ldr r0, [sp, #12] │ │ │ │ bl 176b44 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ bl 2e2f6c │ │ │ │ bl 179308 │ │ │ │ bl 17bc60 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ b 17954c │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r0, [r0] │ │ │ │ add r1, sp, #40 @ 0x28 │ │ │ │ - bl a4f7f0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35b64> │ │ │ │ + bl a4f808 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35b64> │ │ │ │ cmp r0, #0 │ │ │ │ bne 1794c4 │ │ │ │ b 179558 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ add sp, sp, #216 @ 0xd8 │ │ │ │ pop {fp, pc} │ │ │ │ mov r0, #0 │ │ │ │ @@ -300103,16 +300103,16 @@ │ │ │ │ ldrb r2, [sp, #74] @ 0x4a │ │ │ │ add r2, r2, r3 │ │ │ │ strb r2, [sp, #74] @ 0x4a │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ str r0, [sp, #60] @ 0x3c │ │ │ │ b 1799d4 │ │ │ │ orrseq r5, fp, r0, lsr sl │ │ │ │ - @ instruction: 0x011da6f3 │ │ │ │ - tsteq sp, pc, lsl r6 │ │ │ │ + tsteq sp, r3, lsl #14 │ │ │ │ + tsteq sp, pc, lsr #12 │ │ │ │ sub sp, sp, #16 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ add r0, r1, r0 │ │ │ │ cmp r0, r1 │ │ │ │ @@ -300133,16 +300133,16 @@ │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ b 179cbc │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ - tsteq sp, r8, lsr pc │ │ │ │ - tsteq sp, r0, lsr pc │ │ │ │ + tsteq sp, r8, asr #30 │ │ │ │ + tsteq sp, r0, asr #30 │ │ │ │ push {fp, lr} │ │ │ │ mov r2, #10 │ │ │ │ bl 179764 │ │ │ │ pop {fp, pc} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ b 179cf0 │ │ │ │ @@ -300475,15 +300475,15 @@ │ │ │ │ lsr r1, r0, #2 │ │ │ │ ldr r2, [pc, #16] @ 17a224 │ │ │ │ mul r0, r1, r2 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #12 │ │ │ │ bx lr │ │ │ │ - blt d1d0b8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x30342c> │ │ │ │ + blt d1d0b8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x303414> │ │ │ │ sub sp, sp, #12 │ │ │ │ str r1, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ b 17a238 │ │ │ │ b 17a23c │ │ │ │ b 17a240 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ @@ -300528,15 +300528,15 @@ │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ ldr r0, [pc, #8] @ 17a2f8 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #82 @ 0x52 │ │ │ │ bl 56848 │ │ │ │ - @ instruction: 0x011d9ede │ │ │ │ + tsteq sp, lr, ror #29 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ ldm r1!, {r2, r3, r4, r5, ip, lr} │ │ │ │ stmia r0!, {r2, r3, r4, r5, ip, lr} │ │ │ │ ldm r1, {r2, r3, r4, r5, ip, lr} │ │ │ │ stm r0, {r2, r3, r4, r5, ip, lr} │ │ │ │ pop {r4, r5, fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ @@ -300595,16 +300595,16 @@ │ │ │ │ str r0, [r1, #16] │ │ │ │ add sp, sp, #64 @ 0x40 │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [pc, #16] @ 17a40c │ │ │ │ add r0, pc, r0 │ │ │ │ bl 56474 │ │ │ │ @ instruction: 0x019b4e94 │ │ │ │ - tsteq sp, ip, ror r8 │ │ │ │ - tsteq sp, r4, ror r8 │ │ │ │ + tsteq sp, ip, lsl #17 │ │ │ │ + tsteq sp, r4, lsl #17 │ │ │ │ orrseq r4, fp, ip, ror #27 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ b 17a428 │ │ │ │ @@ -300707,16 +300707,16 @@ │ │ │ │ str r0, [sp, #28] │ │ │ │ b 17a51c │ │ │ │ ldr r0, [sp, #28] │ │ │ │ str r0, [sp, #24] │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp, #20] │ │ │ │ b 17a568 │ │ │ │ - tsteq sp, r4, lsr #13 │ │ │ │ - @ instruction: 0x011d469c │ │ │ │ + @ instruction: 0x011d46b4 │ │ │ │ + tsteq sp, ip, lsr #13 │ │ │ │ orrseq r4, fp, ip, asr ip │ │ │ │ sub sp, sp, #12 │ │ │ │ str r0, [sp] │ │ │ │ cmp r0, #0 │ │ │ │ bmi 17a5f8 │ │ │ │ b 17a5e4 │ │ │ │ ldr r0, [sp] │ │ │ │ @@ -300732,16 +300732,16 @@ │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ b 17a618 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add sp, sp, #12 │ │ │ │ bx lr │ │ │ │ - tsteq sp, ip, ror #11 │ │ │ │ - tsteq sp, r4, ror #11 │ │ │ │ + @ instruction: 0x011d45fc │ │ │ │ + @ instruction: 0x011d45f4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r2, [r0] │ │ │ │ add r1, r0, #4 │ │ │ │ str r2, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r0, [r0] │ │ │ │ @@ -301388,29 +301388,29 @@ │ │ │ │ bl 177920 │ │ │ │ b 17aad4 │ │ │ │ ldr r0, [sp, #420] @ 0x1a4 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ add r0, sp, #104 @ 0x68 │ │ │ │ bl 177994 │ │ │ │ b 17b054 │ │ │ │ - tsteq sp, r3, lsr #16 │ │ │ │ + tsteq sp, r3, lsr r8 │ │ │ │ orrseq r4, fp, r0, lsl r7 │ │ │ │ - tsteq sp, r5, ror #15 │ │ │ │ - tsteq sp, r4, asr #32 │ │ │ │ - tsteq sp, r2, ror r6 │ │ │ │ - @ instruction: 0x011d3fb0 │ │ │ │ + @ instruction: 0x011d97f5 │ │ │ │ + tsteq sp, r4, asr r0 │ │ │ │ + tsteq sp, r2, lsl #13 │ │ │ │ + tsteq sp, r0, asr #31 │ │ │ │ orrseq r4, fp, r4, lsl #11 │ │ │ │ orrseq r4, fp, r0, asr r4 │ │ │ │ orrseq r4, fp, ip, asr #7 │ │ │ │ orrseq r4, fp, r0, asr #7 │ │ │ │ - tsteq sp, r8, lsr sp │ │ │ │ - tsteq sp, r5, lsr #7 │ │ │ │ - @ instruction: 0x011d9392 │ │ │ │ - tsteq sp, sl, lsr r3 │ │ │ │ - tsteq sp, fp, lsl r3 │ │ │ │ + tsteq sp, r8, asr #26 │ │ │ │ + @ instruction: 0x011d93b5 │ │ │ │ + tsteq sp, r2, lsr #7 │ │ │ │ + tsteq sp, sl, asr #6 │ │ │ │ + tsteq sp, fp, lsr #6 │ │ │ │ push {r4, lr} │ │ │ │ sub sp, sp, #168 @ 0xa8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, #0 │ │ │ │ strb r0, [sp, #159] @ 0x9f │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [sp, #159] @ 0x9f │ │ │ │ @@ -301706,16 +301706,16 @@ │ │ │ │ str r1, [sp, #20] │ │ │ │ str r0, [sp, #24] │ │ │ │ b 17b520 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq sp, r8, lsl #14 │ │ │ │ - tsteq sp, r0, lsl #14 │ │ │ │ + tsteq sp, r8, lsl r7 │ │ │ │ + tsteq sp, r0, lsl r7 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r0, [sp, #20] │ │ │ │ ldrb r0, [r0, #37] @ 0x25 │ │ │ │ tst r0, #1 │ │ │ │ bne 17b5a0 │ │ │ │ b 17b584 │ │ │ │ @@ -301763,16 +301763,16 @@ │ │ │ │ str r1, [sp, #24] │ │ │ │ str r0, [sp, #28] │ │ │ │ b 17b634 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add sp, sp, #32 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq sp, r4, lsr r6 │ │ │ │ - tsteq sp, ip, lsr #12 │ │ │ │ + tsteq sp, r4, asr #12 │ │ │ │ + tsteq sp, ip, lsr r6 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r1, #56] @ 0x38 │ │ │ │ ldr r2, [r1, #32] │ │ │ │ ldr r3, [r1, #36] @ 0x24 │ │ │ │ ldr ip, [pc, #120] @ 17b6e0 │ │ │ │ eor r2, r2, ip │ │ │ │ @@ -301969,16 +301969,16 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r0, [pc, #20] @ 17b980 │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1, #8] │ │ │ │ bx lr │ │ │ │ - tsteq sp, r8, ror r2 │ │ │ │ - tsteq sp, r0, ror r2 │ │ │ │ + tsteq sp, r8, lsl #5 │ │ │ │ + tsteq sp, r0, lsl #5 │ │ │ │ push {fp, lr} │ │ │ │ bl 16dd80 │ │ │ │ pop {fp, pc} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r1, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ b 17b9a0 │ │ │ │ @@ -302737,15 +302737,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, #8 │ │ │ │ bl 1cec98 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ orrseq r2, fp, r0, lsl #27 │ │ │ │ orrseq r2, fp, r8, asr sp │ │ │ │ - tsteq sp, r0, lsl #14 │ │ │ │ + tsteq sp, r0, lsl r7 │ │ │ │ sub sp, sp, #4 │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [sp] │ │ │ │ b 17c590 │ │ │ │ ldr r1, [sp] │ │ │ │ mov r0, #0 │ │ │ │ strb r0, [r1] │ │ │ │ @@ -303289,15 +303289,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, #15 │ │ │ │ add r3, sp, #12 │ │ │ │ bl 1ceaf4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ @ instruction: 0x019b24dc │ │ │ │ - tsteq sp, r5, ror r5 │ │ │ │ + tsteq sp, r5, lsl #11 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ str r2, [sp, #20] │ │ │ │ str r1, [sp, #24] │ │ │ │ str r0, [sp, #28] │ │ │ │ ldr r1, [r0, #56] @ 0x38 │ │ │ │ add r1, r1, r2 │ │ │ │ @@ -304834,16 +304834,16 @@ │ │ │ │ b 17e628 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r0, [sp, #16] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq sp, r4, lsl #13 │ │ │ │ - tsteq sp, ip, ror r6 │ │ │ │ + @ instruction: 0x011d0694 │ │ │ │ + tsteq sp, ip, lsl #13 │ │ │ │ orrseq r0, fp, ip, lsl sp │ │ │ │ @ instruction: 0x019b0cf8 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ str r1, [sp, #16] │ │ │ │ str r2, [sp, #20] │ │ │ │ @@ -304883,15 +304883,15 @@ │ │ │ │ push {fp, lr} │ │ │ │ mov r0, r1 │ │ │ │ ldr r1, [pc, #12] @ 17e704 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, #2 │ │ │ │ bl 1ce618 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq sp, r0, lsr sp │ │ │ │ + tsteq sp, r0, asr #26 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ str r2, [sp] │ │ │ │ mov r2, r1 │ │ │ │ ldr r1, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ @@ -304949,16 +304949,16 @@ │ │ │ │ str r3, [r1, #16] │ │ │ │ str r0, [r1, #20] │ │ │ │ str r2, [r1, #8] │ │ │ │ mov r0, #3 │ │ │ │ str r0, [r1, #12] │ │ │ │ add sp, sp, #4 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x011d03f8 │ │ │ │ - @ instruction: 0x011d03f0 │ │ │ │ + tsteq sp, r8, lsl #8 │ │ │ │ + tsteq sp, r0, lsl #8 │ │ │ │ sub sp, sp, #4 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp] │ │ │ │ str r0, [r1] │ │ │ │ mov r0, #1 │ │ │ │ str r0, [r1, #4] │ │ │ │ @@ -304970,16 +304970,16 @@ │ │ │ │ str r3, [r1, #16] │ │ │ │ str r0, [r1, #20] │ │ │ │ str r2, [r1, #8] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r1, #12] │ │ │ │ add sp, sp, #4 │ │ │ │ bx lr │ │ │ │ - tsteq sp, r4, lsr #7 │ │ │ │ - @ instruction: 0x011d039c │ │ │ │ + @ instruction: 0x011d03b4 │ │ │ │ + tsteq sp, ip, lsr #7 │ │ │ │ sub sp, sp, #4 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp] │ │ │ │ str r0, [r1] │ │ │ │ mov r0, #2 │ │ │ │ str r0, [r1, #4] │ │ │ │ @@ -304990,16 +304990,16 @@ │ │ │ │ ldr r3, [r3, #4] │ │ │ │ str ip, [r1, #16] │ │ │ │ str r3, [r1, #20] │ │ │ │ str r2, [r1, #8] │ │ │ │ str r0, [r1, #12] │ │ │ │ add sp, sp, #4 │ │ │ │ bx lr │ │ │ │ - tsteq sp, r0, asr r3 │ │ │ │ - tsteq sp, r8, asr #6 │ │ │ │ + tsteq sp, r0, ror #6 │ │ │ │ + tsteq sp, r8, asr r3 │ │ │ │ sub sp, sp, #4 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp] │ │ │ │ str r0, [r1] │ │ │ │ mov r0, #3 │ │ │ │ str r0, [r1, #4] │ │ │ │ @@ -305011,16 +305011,16 @@ │ │ │ │ str r3, [r1, #16] │ │ │ │ str r0, [r1, #20] │ │ │ │ str r2, [r1, #8] │ │ │ │ mov r0, #2 │ │ │ │ str r0, [r1, #12] │ │ │ │ add sp, sp, #4 │ │ │ │ bx lr │ │ │ │ - tsteq sp, r0, lsl #6 │ │ │ │ - @ instruction: 0x011d02f8 │ │ │ │ + tsteq sp, r0, lsl r3 │ │ │ │ + tsteq sp, r8, lsl #6 │ │ │ │ sub sp, sp, #4 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp] │ │ │ │ str r0, [r1] │ │ │ │ mov r0, #1 │ │ │ │ str r0, [r1, #4] │ │ │ │ @@ -305033,16 +305033,16 @@ │ │ │ │ str r0, [r1, #20] │ │ │ │ mov r0, #4 │ │ │ │ str r0, [r1, #8] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r1, #12] │ │ │ │ add sp, sp, #4 │ │ │ │ bx lr │ │ │ │ - tsteq sp, ip, lsr #5 │ │ │ │ - tsteq sp, r4, lsr #5 │ │ │ │ + @ instruction: 0x011d02bc │ │ │ │ + @ instruction: 0x011d02b4 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub sp, sp, #72 @ 0x48 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [r1] │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r0, [r1, #4] │ │ │ │ @@ -305118,16 +305118,16 @@ │ │ │ │ blx r3 │ │ │ │ strb r0, [sp, #27] │ │ │ │ b 17eaa0 │ │ │ │ ldrb r0, [sp, #27] │ │ │ │ and r0, r0, #1 │ │ │ │ add sp, sp, #72 @ 0x48 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - tsteq sp, r8, lsl #4 │ │ │ │ - tsteq sp, r0, lsl #4 │ │ │ │ + tsteq sp, r8, lsl r2 │ │ │ │ + tsteq sp, r0, lsl r2 │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp] │ │ │ │ cmp r0, #0 │ │ │ │ bne 17ead8 │ │ │ │ b 17eacc │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ @@ -305481,19 +305481,19 @@ │ │ │ │ str r0, [sp, #12] │ │ │ │ b 17f048 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ add sp, sp, #48 @ 0x30 │ │ │ │ pop {fp, pc} │ │ │ │ orrseq r0, fp, r0, asr #7 │ │ │ │ - tstpeq ip, r8, ror #24 @ p-variant is OBSOLETE │ │ │ │ - tstpeq ip, r0, ror #24 @ p-variant is OBSOLETE │ │ │ │ + tstpeq ip, r8, ror ip @ p-variant is OBSOLETE │ │ │ │ + tstpeq ip, r0, ror ip @ p-variant is OBSOLETE │ │ │ │ orrseq r0, fp, r8, lsl #7 │ │ │ │ - tstpeq ip, r0, asr #23 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x011cfbb8 │ │ │ │ + @ instruction: 0x011cfbd0 │ │ │ │ + tstpeq ip, r8, asr #23 @ p-variant is OBSOLETE │ │ │ │ push {fp, lr} │ │ │ │ bl 180088 │ │ │ │ pop {fp, pc} │ │ │ │ sub sp, sp, #4 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp] │ │ │ │ @@ -306712,22 +306712,22 @@ │ │ │ │ ldr r0, [sp, #24] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [r1, #8] │ │ │ │ str r2, [r1, #4] │ │ │ │ str r0, [r1] │ │ │ │ b 18024c │ │ │ │ - @ instruction: 0x011d42f8 │ │ │ │ - tsteq sp, r0, lsr #5 │ │ │ │ - tsteq sp, sp, lsl #5 │ │ │ │ - tsteq sp, fp, ror r2 │ │ │ │ - tsteq sp, pc, asr #5 │ │ │ │ - tsteq sp, pc, asr #4 │ │ │ │ - tsteq sp, r4, lsr #5 │ │ │ │ - @ instruction: 0x011d4291 │ │ │ │ + tsteq sp, r8, lsl #6 │ │ │ │ + @ instruction: 0x011d42b0 │ │ │ │ + @ instruction: 0x011d429d │ │ │ │ + tsteq sp, fp, lsl #5 │ │ │ │ + @ instruction: 0x011d42df │ │ │ │ + tsteq sp, pc, asr r2 │ │ │ │ + @ instruction: 0x011d42b4 │ │ │ │ + tsteq sp, r1, lsr #5 │ │ │ │ orrseq pc, sl, r4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ add r0, r1, #20 │ │ │ │ ldr r1, [pc, #228] @ 1804bc │ │ │ │ @@ -306785,15 +306785,15 @@ │ │ │ │ b 1804b4 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ mov r0, #-2147483648 @ 0x80000000 │ │ │ │ str r0, [r1] │ │ │ │ b 1804b4 │ │ │ │ add sp, sp, #112 @ 0x70 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq sp, r0, asr #3 │ │ │ │ + @ instruction: 0x011d41d0 │ │ │ │ orrseq lr, sl, r0, lsl pc │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ add r0, r1, #32 │ │ │ │ ldr r1, [pc, #228] @ 1805c4 │ │ │ │ @@ -306851,15 +306851,15 @@ │ │ │ │ b 1805bc │ │ │ │ ldr r1, [sp, #12] │ │ │ │ mov r0, #-2147483648 @ 0x80000000 │ │ │ │ str r0, [r1] │ │ │ │ b 1805bc │ │ │ │ add sp, sp, #112 @ 0x70 │ │ │ │ pop {fp, pc} │ │ │ │ - ldrheq r4, [sp, -r8] │ │ │ │ + tsteq sp, r8, asr #1 │ │ │ │ orrseq lr, sl, r8, lsr #28 │ │ │ │ sub sp, sp, #4 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp] │ │ │ │ add sp, sp, #4 │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ @@ -306969,15 +306969,15 @@ │ │ │ │ bl 5659c │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add r0, r0, #12 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq sp, r3, asr lr │ │ │ │ + tsteq sp, r3, ror #28 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ sub sp, sp, #72 @ 0x48 │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r1, [pc, #148] @ 180848 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #56 @ 0x38 │ │ │ │ bl 176948 │ │ │ │ @@ -307285,15 +307285,15 @@ │ │ │ │ mov r0, #1 │ │ │ │ strb r0, [r1, #12] │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ ldr r0, [sp, #32] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ b 180c80 │ │ │ │ - tsteq sp, sp, ror #19 │ │ │ │ + @ instruction: 0x011d39fd │ │ │ │ @ instruction: 0x019ae7b4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r2, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ @@ -307418,17 +307418,17 @@ │ │ │ │ ldrb ip, [sp, #39] @ 0x27 │ │ │ │ strb ip, [r1, #23] │ │ │ │ strb r3, [r1, #22] │ │ │ │ strb r2, [r1, #21] │ │ │ │ strb r0, [r1, #20] │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq sp, sl, ror #16 │ │ │ │ + tsteq sp, sl, ror r8 │ │ │ │ orrseq lr, sl, ip, lsr #11 │ │ │ │ - @ instruction: 0x011cded0 │ │ │ │ + tsteq ip, r0, ror #29 │ │ │ │ push {fp, lr} │ │ │ │ bl 17a5d0 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ mov r1, #0 │ │ │ │ bl 17d850 │ │ │ │ pop {fp, pc} │ │ │ │ @@ -307492,16 +307492,16 @@ │ │ │ │ b 180fb0 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r1, [r0] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ str r1, [sp, #24] │ │ │ │ str r0, [sp, #28] │ │ │ │ b 180f84 │ │ │ │ - tsteq ip, r0, ror ip │ │ │ │ - tsteq ip, r8, ror #24 │ │ │ │ + tsteq ip, r0, lsl #25 │ │ │ │ + tsteq ip, r8, ror ip │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r3, r1 │ │ │ │ mov r1, sp │ │ │ │ mov r2, r1 │ │ │ │ ldm r3, {r4, r5, r6, r7, ip, lr} │ │ │ │ stm r2, {r4, r5, r6, r7, ip, lr} │ │ │ │ @@ -307614,16 +307614,16 @@ │ │ │ │ str r0, [sp, #4] │ │ │ │ b 18119c │ │ │ │ ldr r0, [sp, #20] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ str r1, [sp, #32] │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ b 1810fc │ │ │ │ - tsteq ip, r0, lsl #21 │ │ │ │ - tsteq ip, r8, ror sl │ │ │ │ + @ instruction: 0x011cda90 │ │ │ │ + tsteq ip, r8, lsl #21 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #32 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r2, [sp, #12] │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r0, [sp, #16] │ │ │ │ str r0, [sp, #8] │ │ │ │ @@ -307867,16 +307867,16 @@ │ │ │ │ mov r0, #1 │ │ │ │ str r0, [r1] │ │ │ │ b 181598 │ │ │ │ b 1814a0 │ │ │ │ b 18159c │ │ │ │ add sp, sp, #136 @ 0x88 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq ip, ip, lsl #16 │ │ │ │ - tsteq ip, r4, lsl #16 │ │ │ │ + tsteq ip, ip, lsl r8 │ │ │ │ + tsteq ip, r4, lsl r8 │ │ │ │ orrseq sp, sl, ip, lsr #29 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r1, #4] │ │ │ │ ldr r1, [r1, #8] │ │ │ │ bx lr │ │ │ │ push {fp, lr} │ │ │ │ ldr r0, [r0] │ │ │ │ @@ -308229,15 +308229,15 @@ │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ ldr r1, [sp] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bl 181a70 │ │ │ │ b 181b48 │ │ │ │ b 181b30 │ │ │ │ - tsteq ip, r8, lsr #16 │ │ │ │ + tsteq ip, r8, lsr r8 │ │ │ │ sub sp, sp, #12 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp] │ │ │ │ ldr r2, [pc, #36] @ 181b8c │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [sp, #4] │ │ │ │ @@ -308627,15 +308627,15 @@ │ │ │ │ str r1, [sp, #568] @ 0x238 │ │ │ │ str r0, [sp, #572] @ 0x23c │ │ │ │ b 182174 │ │ │ │ add r0, sp, #476 @ 0x1dc │ │ │ │ add r1, sp, #556 @ 0x22c │ │ │ │ add r2, sp, #568 @ 0x238 │ │ │ │ mov r3, #0 │ │ │ │ - bl a422e8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x2865c> │ │ │ │ + bl a42300 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x2865c> │ │ │ │ cmp r0, #0 │ │ │ │ bne 1821a0 │ │ │ │ b 182194 │ │ │ │ mov r0, #2 │ │ │ │ str r0, [sp, #576] @ 0x240 │ │ │ │ b 1821d8 │ │ │ │ ldr r0, [sp, #240] @ 0xf0 │ │ │ │ @@ -308767,15 +308767,15 @@ │ │ │ │ bl 177318 │ │ │ │ b 181f18 │ │ │ │ ldr r0, [sp, #740] @ 0x2e4 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ orrseq sp, sl, r8, asr #15 │ │ │ │ orrseq sp, sl, r4, asr #14 │ │ │ │ @ instruction: 0x019ad6b4 │ │ │ │ - @ instruction: 0x011d269c │ │ │ │ + tsteq sp, ip, lsr #13 │ │ │ │ orrseq sp, sl, ip, lsr #3 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r0, r1 │ │ │ │ bl 17c4d8 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r1 │ │ │ │ @@ -308798,15 +308798,15 @@ │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r2, [pc, #16] @ 182430 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 17fa6c │ │ │ │ add sp, sp, #24 │ │ │ │ pop {fp, pc} │ │ │ │ orrseq sp, sl, ip, asr r0 │ │ │ │ - tsteq sp, r9, asr #5 │ │ │ │ + @ instruction: 0x011d22d9 │ │ │ │ push {fp, lr} │ │ │ │ ldr r0, [r1] │ │ │ │ ldr r1, [r1, #4] │ │ │ │ bl 176b44 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ @@ -308941,15 +308941,15 @@ │ │ │ │ ldr r0, [sp, #16] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ str r1, [sp, #104] @ 0x68 │ │ │ │ str r0, [sp, #108] @ 0x6c │ │ │ │ add r0, sp, #68 @ 0x44 │ │ │ │ add r1, sp, #92 @ 0x5c │ │ │ │ add r2, sp, #104 @ 0x68 │ │ │ │ - bl a42350 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x286c4> │ │ │ │ + bl a42368 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x286c4> │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ str r1, [sp, #12] │ │ │ │ tst r0, #1 │ │ │ │ bne 182698 │ │ │ │ b 182688 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ @@ -308961,15 +308961,15 @@ │ │ │ │ b 1826f8 │ │ │ │ add r0, sp, #132 @ 0x84 │ │ │ │ bl 186484 │ │ │ │ b 1826b0 │ │ │ │ add r0, sp, #104 @ 0x68 │ │ │ │ add r1, sp, #92 @ 0x5c │ │ │ │ add r2, sp, #132 @ 0x84 │ │ │ │ - bl a423b8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x2872c> │ │ │ │ + bl a423d0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x2872c> │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #132] @ 0x84 │ │ │ │ ldr r2, [sp, #136] @ 0x88 │ │ │ │ ldr r3, [sp, #140] @ 0x8c │ │ │ │ ldr ip, [sp, #144] @ 0x90 │ │ │ │ str ip, [sp, #160] @ 0xa0 │ │ │ │ str r3, [sp, #156] @ 0x9c │ │ │ │ @@ -309068,15 +309068,15 @@ │ │ │ │ str r0, [sp, #72] @ 0x48 │ │ │ │ str r1, [sp, #76] @ 0x4c │ │ │ │ b 182840 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r0, [sp, #24] │ │ │ │ add r0, r0, #20 │ │ │ │ add r1, sp, #48 @ 0x30 │ │ │ │ - bl a43ec4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x2a238> │ │ │ │ + bl a43edc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x2a238> │ │ │ │ str r0, [sp, #8] │ │ │ │ add r0, sp, #36 @ 0x24 │ │ │ │ bl 171fc0 │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ b 182884 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ @@ -309628,15 +309628,15 @@ │ │ │ │ ldr ip, [sp, #204] @ 0xcc │ │ │ │ mov lr, sp │ │ │ │ str r5, [lr, #12] │ │ │ │ add r5, sp, #108 @ 0x6c │ │ │ │ str r5, [lr, #8] │ │ │ │ str r4, [lr, #4] │ │ │ │ str ip, [lr] │ │ │ │ - bl 5e8380 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x5bb34> │ │ │ │ + bl 5e8398 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x5bb34> │ │ │ │ bl 17806c │ │ │ │ str r0, [sp, #16] │ │ │ │ b 183138 │ │ │ │ add r0, sp, #84 @ 0x54 │ │ │ │ bl 177054 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #240 @ 0xf0 │ │ │ │ @@ -309644,15 +309644,15 @@ │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #208] @ 0xd0 │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ b 18315c │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ orrseq ip, sl, r4, asr #9 │ │ │ │ - tsteq sp, pc, asr #12 │ │ │ │ + tsteq sp, pc, asr r6 │ │ │ │ orrseq ip, sl, ip, asr #7 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #136 @ 0x88 │ │ │ │ str r1, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ mov r1, #5 │ │ │ │ bl 1761b4 │ │ │ │ @@ -309681,15 +309681,15 @@ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ mov lr, sp │ │ │ │ mov ip, #1 │ │ │ │ str ip, [lr] │ │ │ │ - bl a4ef04 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35278> │ │ │ │ + bl a4ef1c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x35278> │ │ │ │ bl 17806c │ │ │ │ add sp, sp, #136 @ 0x88 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r1, #20] │ │ │ │ ldr r1, [r1, #24] │ │ │ │ @@ -309713,15 +309713,15 @@ │ │ │ │ str r2, [sp, #28] │ │ │ │ add r0, sp, #32 │ │ │ │ str r0, [sp, #20] │ │ │ │ bl 186484 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r0, sp, #24 │ │ │ │ mov r1, #0 │ │ │ │ - bl a423b8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x2872c> │ │ │ │ + bl a423d0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x2872c> │ │ │ │ cmp r0, #0 │ │ │ │ bne 183298 │ │ │ │ b 18328c │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ b 1832e4 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ @@ -309834,23 +309834,23 @@ │ │ │ │ bl 183224 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ str r0, [sp, #4] │ │ │ │ add r0, r0, #20 │ │ │ │ - bl a422e4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x28658> │ │ │ │ + bl a422fc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x28658> │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldr r0, [r0] │ │ │ │ cmp r0, #1 │ │ │ │ bne 183488 │ │ │ │ b 183478 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ add r0, r0, #4 │ │ │ │ - bl a42618 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x2898c> │ │ │ │ + bl a42630 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x2898c> │ │ │ │ b 183488 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {fp, pc} │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #16 │ │ │ │ str r1, [sp, #8] │ │ │ │ mov r1, r0 │ │ │ │ @@ -311081,18 +311081,18 @@ │ │ │ │ str r0, [sp, #1056] @ 0x420 │ │ │ │ ldr r1, [pc, #644] @ 184a50 │ │ │ │ add r1, pc, r1 │ │ │ │ add lr, sp, #1024 @ 0x400 │ │ │ │ add r0, lr, #20 │ │ │ │ bl 567a4 │ │ │ │ b 183c5c │ │ │ │ - tsteq ip, ip, lsr #7 │ │ │ │ - tsteq ip, r4, lsr #7 │ │ │ │ - tsteq ip, ip, ror r3 │ │ │ │ - tsteq ip, r4, ror r3 │ │ │ │ + @ instruction: 0x011cb3bc │ │ │ │ + @ instruction: 0x011cb3b4 │ │ │ │ + tsteq ip, ip, lsl #7 │ │ │ │ + tsteq ip, r4, lsl #7 │ │ │ │ ldr r3, [sp, #436] @ 0x1b4 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ add lr, sp, #1024 @ 0x400 │ │ │ │ add r0, lr, #44 @ 0x2c │ │ │ │ bl 180cec │ │ │ │ b 184808 │ │ │ │ @@ -311140,15 +311140,15 @@ │ │ │ │ str r0, [sp, #1096] @ 0x448 │ │ │ │ ldr r1, [pc, #428] @ 184a64 │ │ │ │ add r1, pc, r1 │ │ │ │ add lr, sp, #1024 @ 0x400 │ │ │ │ add r0, lr, #60 @ 0x3c │ │ │ │ bl 567a4 │ │ │ │ b 183c5c │ │ │ │ - tsteq sp, fp, lsl #28 │ │ │ │ + tsteq sp, fp, lsl lr │ │ │ │ orrseq fp, sl, ip, asr #23 │ │ │ │ orrseq fp, sl, r4, asr #23 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add lr, sp, #1024 @ 0x400 │ │ │ │ add r0, lr, #84 @ 0x54 │ │ │ │ @@ -311173,84 +311173,84 @@ │ │ │ │ str r1, [sp, #484] @ 0x1e4 │ │ │ │ str r0, [sp, #488] @ 0x1e8 │ │ │ │ b 1846c0 │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #1124] @ 0x464 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x019abaf4 │ │ │ │ - tsteq ip, r4, lsr #1 │ │ │ │ - @ instruction: 0x011cb09c │ │ │ │ + ldrheq fp, [ip, -r4] │ │ │ │ + tsteq ip, ip, lsr #1 │ │ │ │ orrseq fp, sl, ip, ror #17 │ │ │ │ - @ instruction: 0x011cafd0 │ │ │ │ - tsteq ip, r8, asr #31 │ │ │ │ + tsteq ip, r0, ror #31 │ │ │ │ + @ instruction: 0x011cafd8 │ │ │ │ @ instruction: 0x019ab8b4 │ │ │ │ orrseq fp, sl, r4, ror #16 │ │ │ │ orrseq fp, sl, r4, lsl r8 │ │ │ │ - @ instruction: 0x011caef8 │ │ │ │ - @ instruction: 0x011caef0 │ │ │ │ + tsteq ip, r8, lsl #30 │ │ │ │ + tsteq ip, r0, lsl #30 │ │ │ │ @ instruction: 0x019ab7dc │ │ │ │ @ instruction: 0x019ab790 │ │ │ │ - tsteq ip, r0, lsr #28 │ │ │ │ - tsteq ip, r8, lsl lr │ │ │ │ + tsteq ip, r0, lsr lr │ │ │ │ + tsteq ip, r8, lsr #28 │ │ │ │ @ instruction: 0x019ab698 │ │ │ │ - tsteq ip, ip, ror sp │ │ │ │ - tsteq ip, r4, ror sp │ │ │ │ + tsteq ip, ip, lsl #27 │ │ │ │ + tsteq ip, r4, lsl #27 │ │ │ │ orrseq fp, sl, r0, ror #12 │ │ │ │ orrseq fp, sl, r4, lsl r6 │ │ │ │ orrseq fp, sl, r4, asr #11 │ │ │ │ - tsteq ip, r8, lsr #25 │ │ │ │ - tsteq ip, r0, lsr #25 │ │ │ │ + @ instruction: 0x011cacb8 │ │ │ │ + @ instruction: 0x011cacb0 │ │ │ │ orrseq fp, sl, ip, lsl #11 │ │ │ │ orrseq fp, sl, r0, asr #10 │ │ │ │ - @ instruction: 0x011cabd0 │ │ │ │ - tsteq ip, r8, asr #23 │ │ │ │ + tsteq ip, r0, ror #23 │ │ │ │ + @ instruction: 0x011cabd8 │ │ │ │ orrseq fp, sl, r8, asr #8 │ │ │ │ - tsteq ip, ip, lsr #22 │ │ │ │ - tsteq ip, r4, lsr #22 │ │ │ │ + tsteq ip, ip, lsr fp │ │ │ │ + tsteq ip, r4, lsr fp │ │ │ │ orrseq fp, sl, r0, lsl r4 │ │ │ │ orrseq fp, sl, r4, asr #7 │ │ │ │ orrseq fp, sl, r4, ror r3 │ │ │ │ - tsteq ip, r8, asr sl │ │ │ │ - tsteq ip, r0, asr sl │ │ │ │ + tsteq ip, r8, ror #20 │ │ │ │ + tsteq ip, r0, ror #20 │ │ │ │ orrseq fp, sl, ip, lsr r3 │ │ │ │ @ instruction: 0x019ab2f0 │ │ │ │ - tsteq ip, r0, lsl #19 │ │ │ │ - tsteq ip, r8, ror r9 │ │ │ │ + @ instruction: 0x011ca990 │ │ │ │ + tsteq ip, r8, lsl #19 │ │ │ │ @ instruction: 0x019ab1f8 │ │ │ │ - @ instruction: 0x011ca8dc │ │ │ │ - @ instruction: 0x011ca8d4 │ │ │ │ + tsteq ip, ip, ror #17 │ │ │ │ + tsteq ip, r4, ror #17 │ │ │ │ orrseq fp, sl, r0, asr #3 │ │ │ │ orrseq fp, sl, r4, ror r1 │ │ │ │ orrseq fp, sl, r4, lsr #2 │ │ │ │ - tsteq ip, r8, lsl #16 │ │ │ │ - tsteq ip, r0, lsl #16 │ │ │ │ + tsteq ip, r8, lsl r8 │ │ │ │ + tsteq ip, r0, lsl r8 │ │ │ │ orrseq fp, sl, ip, ror #1 │ │ │ │ orrseq fp, sl, r0, lsr #1 │ │ │ │ - tsteq ip, r0, lsr r7 │ │ │ │ - tsteq ip, r8, lsr #14 │ │ │ │ + tsteq ip, r0, asr #14 │ │ │ │ + tsteq ip, r8, lsr r7 │ │ │ │ orrseq sl, sl, r8, lsr #31 │ │ │ │ - tsteq ip, ip, lsl #13 │ │ │ │ - tsteq ip, r4, lsl #13 │ │ │ │ + @ instruction: 0x011ca69c │ │ │ │ + @ instruction: 0x011ca694 │ │ │ │ orrseq sl, sl, r0, ror pc │ │ │ │ orrseq sl, sl, r4, lsr #30 │ │ │ │ @ instruction: 0x019aaed4 │ │ │ │ - @ instruction: 0x011ca5b8 │ │ │ │ - @ instruction: 0x011ca5b0 │ │ │ │ + tsteq ip, r8, asr #11 │ │ │ │ + tsteq ip, r0, asr #11 │ │ │ │ @ instruction: 0x019aae9c │ │ │ │ orrseq sl, sl, r0, asr lr │ │ │ │ - tsteq ip, r0, ror #9 │ │ │ │ - @ instruction: 0x011ca4d8 │ │ │ │ + @ instruction: 0x011ca4f0 │ │ │ │ + tsteq ip, r8, ror #9 │ │ │ │ orrseq sl, sl, r8, asr sp │ │ │ │ - tsteq ip, ip, lsr r4 │ │ │ │ - tsteq ip, r4, lsr r4 │ │ │ │ + tsteq ip, ip, asr #8 │ │ │ │ + tsteq ip, r4, asr #8 │ │ │ │ orrseq sl, sl, r0, lsr #26 │ │ │ │ @ instruction: 0x019aacbc │ │ │ │ orrseq sl, sl, ip, ror #24 │ │ │ │ - tsteq ip, r0, asr r3 │ │ │ │ - tsteq ip, r8, asr #6 │ │ │ │ + tsteq ip, r0, ror #6 │ │ │ │ + tsteq ip, r8, asr r3 │ │ │ │ orrseq sl, sl, r4, lsr ip │ │ │ │ @ instruction: 0x019aabd4 │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #1136 @ 0x470 │ │ │ │ str r3, [sp, #420] @ 0x1a4 │ │ │ │ str r2, [sp, #424] @ 0x1a8 │ │ │ │ str r1, [sp, #428] @ 0x1ac │ │ │ │ @@ -312303,18 +312303,18 @@ │ │ │ │ str r0, [sp, #1056] @ 0x420 │ │ │ │ ldr r1, [pc, #644] @ 185d68 │ │ │ │ add r1, pc, r1 │ │ │ │ add lr, sp, #1024 @ 0x400 │ │ │ │ add r0, lr, #20 │ │ │ │ bl 567a4 │ │ │ │ b 184f74 │ │ │ │ - @ instruction: 0x011ca090 │ │ │ │ - tsteq ip, r8, lsl #1 │ │ │ │ - tsteq ip, r0, rrx │ │ │ │ - tsteq ip, r8, asr r0 │ │ │ │ + tsteq ip, r0, lsr #1 │ │ │ │ + @ instruction: 0x011ca098 │ │ │ │ + tsteq ip, r0, ror r0 │ │ │ │ + tsteq ip, r8, rrx │ │ │ │ ldr r3, [sp, #436] @ 0x1b4 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ add lr, sp, #1024 @ 0x400 │ │ │ │ add r0, lr, #44 @ 0x2c │ │ │ │ bl 180cec │ │ │ │ b 185b20 │ │ │ │ @@ -312362,15 +312362,15 @@ │ │ │ │ str r0, [sp, #1096] @ 0x448 │ │ │ │ ldr r1, [pc, #428] @ 185d7c │ │ │ │ add r1, pc, r1 │ │ │ │ add lr, sp, #1024 @ 0x400 │ │ │ │ add r0, lr, #60 @ 0x3c │ │ │ │ bl 567a4 │ │ │ │ b 184f74 │ │ │ │ - @ instruction: 0x011cfaf3 │ │ │ │ + tstpeq ip, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x019aa8b4 │ │ │ │ orrseq sl, sl, ip, lsr #17 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add lr, sp, #1024 @ 0x400 │ │ │ │ add r0, lr, #84 @ 0x54 │ │ │ │ @@ -312395,84 +312395,84 @@ │ │ │ │ str r1, [sp, #484] @ 0x1e4 │ │ │ │ str r0, [sp, #488] @ 0x1e8 │ │ │ │ b 1859d8 │ │ │ │ bl 569cc │ │ │ │ ldr r0, [sp, #1124] @ 0x464 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x019aa7dc │ │ │ │ - tsteq ip, ip, lsl #27 │ │ │ │ - tsteq ip, r4, lsl #27 │ │ │ │ + @ instruction: 0x011c9d9c │ │ │ │ + @ instruction: 0x011c9d94 │ │ │ │ @ instruction: 0x019aa5d4 │ │ │ │ - @ instruction: 0x011c9cb8 │ │ │ │ - @ instruction: 0x011c9cb0 │ │ │ │ + tsteq ip, r8, asr #25 │ │ │ │ + tsteq ip, r0, asr #25 │ │ │ │ @ instruction: 0x019aa59c │ │ │ │ orrseq sl, sl, ip, asr #10 │ │ │ │ @ instruction: 0x019aa4fc │ │ │ │ - tsteq ip, r0, ror #23 │ │ │ │ - @ instruction: 0x011c9bd8 │ │ │ │ + @ instruction: 0x011c9bf0 │ │ │ │ + tsteq ip, r8, ror #23 │ │ │ │ orrseq sl, sl, r4, asr #9 │ │ │ │ orrseq sl, sl, r8, ror r4 │ │ │ │ - tsteq ip, r8, lsl #22 │ │ │ │ - tsteq ip, r0, lsl #22 │ │ │ │ + tsteq ip, r8, lsl fp │ │ │ │ + tsteq ip, r0, lsl fp │ │ │ │ orrseq sl, sl, r0, lsl #7 │ │ │ │ - tsteq ip, r4, ror #20 │ │ │ │ - tsteq ip, ip, asr sl │ │ │ │ + tsteq ip, r4, ror sl │ │ │ │ + tsteq ip, ip, ror #20 │ │ │ │ orrseq sl, sl, r8, asr #6 │ │ │ │ @ instruction: 0x019aa2fc │ │ │ │ orrseq sl, sl, ip, lsr #5 │ │ │ │ - @ instruction: 0x011c9990 │ │ │ │ - tsteq ip, r8, lsl #19 │ │ │ │ + tsteq ip, r0, lsr #19 │ │ │ │ + @ instruction: 0x011c9998 │ │ │ │ orrseq sl, sl, r4, ror r2 │ │ │ │ orrseq sl, sl, r8, lsr #4 │ │ │ │ - @ instruction: 0x011c98b8 │ │ │ │ - @ instruction: 0x011c98b0 │ │ │ │ + tsteq ip, r8, asr #17 │ │ │ │ + tsteq ip, r0, asr #17 │ │ │ │ orrseq sl, sl, r0, lsr r1 │ │ │ │ - tsteq ip, r4, lsl r8 │ │ │ │ - tsteq ip, ip, lsl #16 │ │ │ │ + tsteq ip, r4, lsr #16 │ │ │ │ + tsteq ip, ip, lsl r8 │ │ │ │ ldrsheq sl, [sl, r8] │ │ │ │ orrseq sl, sl, ip, lsr #1 │ │ │ │ orrseq sl, sl, ip, asr r0 │ │ │ │ - tsteq ip, r0, asr #14 │ │ │ │ - tsteq ip, r8, lsr r7 │ │ │ │ + tsteq ip, r0, asr r7 │ │ │ │ + tsteq ip, r8, asr #14 │ │ │ │ orrseq sl, sl, r4, lsr #32 │ │ │ │ @ instruction: 0x019a9fd8 │ │ │ │ - tsteq ip, r8, ror #12 │ │ │ │ - tsteq ip, r0, ror #12 │ │ │ │ + tsteq ip, r8, ror r6 │ │ │ │ + tsteq ip, r0, ror r6 │ │ │ │ orrseq r9, sl, r0, ror #29 │ │ │ │ - tsteq ip, r4, asr #11 │ │ │ │ - @ instruction: 0x011c95bc │ │ │ │ + @ instruction: 0x011c95d4 │ │ │ │ + tsteq ip, ip, asr #11 │ │ │ │ orrseq r9, sl, r8, lsr #29 │ │ │ │ orrseq r9, sl, ip, asr lr │ │ │ │ orrseq r9, sl, ip, lsl #28 │ │ │ │ - @ instruction: 0x011c94f0 │ │ │ │ - tsteq ip, r8, ror #9 │ │ │ │ + tsteq ip, r0, lsl #10 │ │ │ │ + @ instruction: 0x011c94f8 │ │ │ │ @ instruction: 0x019a9dd4 │ │ │ │ orrseq r9, sl, r8, lsl #27 │ │ │ │ - tsteq ip, r8, lsl r4 │ │ │ │ - tsteq ip, r0, lsl r4 │ │ │ │ + tsteq ip, r8, lsr #8 │ │ │ │ + tsteq ip, r0, lsr #8 │ │ │ │ @ instruction: 0x019a9c90 │ │ │ │ - tsteq ip, r4, ror r3 │ │ │ │ - tsteq ip, ip, ror #6 │ │ │ │ + tsteq ip, r4, lsl #7 │ │ │ │ + tsteq ip, ip, ror r3 │ │ │ │ orrseq r9, sl, r8, asr ip │ │ │ │ orrseq r9, sl, ip, lsl #24 │ │ │ │ @ instruction: 0x019a9bbc │ │ │ │ - tsteq ip, r0, lsr #5 │ │ │ │ - @ instruction: 0x011c9298 │ │ │ │ + @ instruction: 0x011c92b0 │ │ │ │ + tsteq ip, r8, lsr #5 │ │ │ │ orrseq r9, sl, r4, lsl #23 │ │ │ │ orrseq r9, sl, r8, lsr fp │ │ │ │ - tsteq ip, r8, asr #3 │ │ │ │ - tsteq ip, r0, asr #3 │ │ │ │ + @ instruction: 0x011c91d8 │ │ │ │ + @ instruction: 0x011c91d0 │ │ │ │ orrseq r9, sl, r0, asr #20 │ │ │ │ - tsteq ip, r4, lsr #2 │ │ │ │ - tsteq ip, ip, lsl r1 │ │ │ │ + tsteq ip, r4, lsr r1 │ │ │ │ + tsteq ip, ip, lsr #2 │ │ │ │ orrseq r9, sl, r8, lsl #20 │ │ │ │ orrseq r9, sl, r4, lsr #19 │ │ │ │ orrseq r9, sl, r4, asr r9 │ │ │ │ - tsteq ip, r8, lsr r0 │ │ │ │ - tsteq ip, r0, lsr r0 │ │ │ │ + tsteq ip, r8, asr #32 │ │ │ │ + tsteq ip, r0, asr #32 │ │ │ │ orrseq r9, sl, ip, lsl r9 │ │ │ │ @ instruction: 0x019a98bc │ │ │ │ push {fp, lr} │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r0, r1 │ │ │ │ bl 180ed0 │ │ │ │ bl 1726c8 │ │ │ │ @@ -312801,15 +312801,15 @@ │ │ │ │ str r2, [sp, #4] │ │ │ │ mov r2, r1 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ bl 186080 │ │ │ │ b 1862b4 │ │ │ │ add sp, sp, #48 @ 0x30 │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq ip, r6, asr r5 │ │ │ │ + tsteq ip, r6, ror #10 │ │ │ │ @ instruction: 0x019a92b4 │ │ │ │ push {fp, lr} │ │ │ │ bl 185e90 │ │ │ │ pop {fp, pc} │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, #0 │ │ │ │ @@ -315997,15 +315997,15 @@ │ │ │ │ b 1cdac0 │ │ │ │ b 1cdb34 │ │ │ │ mov r0, r1 │ │ │ │ ldr r1, [pc, #8] @ 1894ac │ │ │ │ mov r2, #2 │ │ │ │ add r1, pc, r1 │ │ │ │ b 1ce618 │ │ │ │ - tsteq ip, sp, ror r5 │ │ │ │ + tsteq ip, sp, lsl #11 │ │ │ │ ldr r3, [r0] │ │ │ │ mov r2, r1 │ │ │ │ ldr r1, [r0, #4] │ │ │ │ mov r0, r3 │ │ │ │ b 1cf2f0 │ │ │ │ ldr r2, [r1, #20] │ │ │ │ tst r2, #16 │ │ │ │ @@ -317458,15 +317458,15 @@ │ │ │ │ mov r2, #8 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 1cec98 │ │ │ │ mov sp, fp │ │ │ │ pop {fp, pc} │ │ │ │ orrseq r4, sl, ip, lsr fp │ │ │ │ orrseq r4, sl, r8, lsr #22 │ │ │ │ - tsteq ip, r3, lsr #14 │ │ │ │ + tsteq ip, r3, lsr r7 │ │ │ │ push {r4, r5, r6, r7, r8, sl, fp, lr} │ │ │ │ add fp, sp, #24 │ │ │ │ sub sp, sp, #160 @ 0xa0 │ │ │ │ mov r8, r0 │ │ │ │ ldr r6, [r1, #16] │ │ │ │ ldr r0, [r1, #20] │ │ │ │ mov r5, r1 │ │ │ │ @@ -324480,15 +324480,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, #1 │ │ │ │ bl 16b480 │ │ │ │ mov r0, r6 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ orrseq sp, r9, r0, lsl #31 │ │ │ │ - @ instruction: 0x011c31bc │ │ │ │ + tsteq ip, ip, asr #3 │ │ │ │ orrseq sp, r9, ip, ror #26 │ │ │ │ ldr r0, [r0] │ │ │ │ ldr r0, [r0] │ │ │ │ b 54150 <_Unwind_GetDataRelBase@plt> │ │ │ │ ldr r0, [r0] │ │ │ │ ldr r0, [r0] │ │ │ │ b 52464 <_Unwind_GetTextRelBase@plt> │ │ │ │ @@ -329271,30 +329271,30 @@ │ │ │ │ b 195cb4 │ │ │ │ mov r1, #74 @ 0x4a │ │ │ │ b 1959b4 │ │ │ │ ldrbpl r5, [r5, #-1365] @ 0xfffffaab │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svceq 0x000f0f0f │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ - tsteq fp, fp, lsr #9 │ │ │ │ - @ instruction: 0x011ba39f │ │ │ │ - @ instruction: 0x011ba293 │ │ │ │ - tsteq fp, fp, lsl r2 │ │ │ │ - tsteq fp, fp, lsr r1 │ │ │ │ - tsteq fp, r7, asr r0 │ │ │ │ - tsteq fp, r7 │ │ │ │ - tsteq fp, fp, lsr #14 │ │ │ │ - tsteq fp, r3, lsr #8 │ │ │ │ - tsteq fp, fp, lsl #6 │ │ │ │ - tsteq fp, r7, lsr #3 │ │ │ │ - ldrheq sl, [fp, -pc] │ │ │ │ - @ instruction: 0x011b9f97 │ │ │ │ - tsteq fp, r3, lsl pc │ │ │ │ - tsteq fp, pc, lsr #29 │ │ │ │ - tsteq fp, r3, lsl r6 │ │ │ │ + @ instruction: 0x011ba4bb │ │ │ │ + tsteq fp, pc, lsr #7 │ │ │ │ + tsteq fp, r3, lsr #5 │ │ │ │ + tsteq fp, fp, lsr #4 │ │ │ │ + tsteq fp, fp, asr #2 │ │ │ │ + tsteq fp, r7, rrx │ │ │ │ + tsteq fp, r7, lsl r0 │ │ │ │ + tsteq fp, fp, lsr r7 │ │ │ │ + tsteq fp, r3, lsr r4 │ │ │ │ + tsteq fp, fp, lsl r3 │ │ │ │ + @ instruction: 0x011ba1b7 │ │ │ │ + tsteq fp, pc, asr #1 │ │ │ │ + tsteq fp, r7, lsr #31 │ │ │ │ + tsteq fp, r3, lsr #30 │ │ │ │ + @ instruction: 0x011b9ebf │ │ │ │ + tsteq fp, r3, lsr #12 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ sub sp, sp, #16 │ │ │ │ and r3, r2, #255 @ 0xff │ │ │ │ sub r4, r3, #1 │ │ │ │ cmp r4, #7 │ │ │ │ bhi 19659c │ │ │ │ @@ -331215,15 +331215,15 @@ │ │ │ │ mov r0, r9 │ │ │ │ mov r1, #12 │ │ │ │ mov r2, #4 │ │ │ │ bl 16b480 │ │ │ │ mov r0, r4 │ │ │ │ stm r7, {r5, r6} │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - tsteq fp, r4, lsl fp │ │ │ │ + tsteq fp, r4, lsr #22 │ │ │ │ orrseq r7, r9, ip, asr #15 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ ldr r0, [r0] │ │ │ │ mov r1, #0 │ │ │ │ ldr r4, [r0] │ │ │ │ str r1, [r0] │ │ │ │ @@ -331940,20 +331940,20 @@ │ │ │ │ mov r1, r7 │ │ │ │ bl 197de8 │ │ │ │ mov r0, r6 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ bl 569cc │ │ │ │ orrseq r9, sl, r0, lsr r1 │ │ │ │ @ instruction: 0x01996db8 │ │ │ │ - @ instruction: 0x011b6594 │ │ │ │ + tsteq fp, r4, lsr #11 │ │ │ │ orrseq r9, sl, ip, lsl #13 │ │ │ │ andeq r0, r0, r4, lsr #3 │ │ │ │ orrseq r6, r9, r0, asr #27 │ │ │ │ orrseq r6, r9, r8, lsl #27 │ │ │ │ - tsteq fp, r8, asr r6 │ │ │ │ + tsteq fp, r8, ror #12 │ │ │ │ orrseq r6, r9, r0, ror sp │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, #0 │ │ │ │ bl 19fd04 │ │ │ │ @@ -334035,16 +334035,16 @@ │ │ │ │ mov r8, r0 │ │ │ │ add r0, sp, #20 │ │ │ │ bl 1999dc │ │ │ │ mov r0, r8 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ bl 569cc │ │ │ │ orrseq r6, sl, ip, ror #20 │ │ │ │ - tsteq fp, sl, lsr #2 │ │ │ │ - tsteq fp, lr, lsl #2 │ │ │ │ + tsteq fp, sl, lsr r1 │ │ │ │ + tsteq fp, lr, lsl r1 │ │ │ │ orrseq r4, r9, ip, lsl lr │ │ │ │ orrseq r4, r9, r0, ror #28 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #596 @ 0x254 │ │ │ │ mov r7, r2 │ │ │ │ mov sl, r1 │ │ │ │ @@ -334433,15 +334433,15 @@ │ │ │ │ @ instruction: 0x57a64178 │ │ │ │ strble r5, [fp], sp, ror #26 │ │ │ │ mvnvs r5, #44 @ 0x2c │ │ │ │ stc2l 7, cr2, [r7, #984] @ 0x3d8 │ │ │ │ stcge 0, cr2, [fp], #-132 @ 0xffffff7c │ │ │ │ blhi ffb58514 @@Base+0xfe01fa0c> │ │ │ │ vstmiale lr!, {d27-} │ │ │ │ - tsteq fp, fp, ror #19 │ │ │ │ + @ instruction: 0x011b99fb │ │ │ │ push {r4, r5, r6, r7, r8, r9, fp, lr} │ │ │ │ add fp, sp, #24 │ │ │ │ sub sp, sp, #72 @ 0x48 │ │ │ │ mov r5, r0 │ │ │ │ stm sp, {r0, r1, r2} │ │ │ │ mov r0, #1 │ │ │ │ mov r9, r3 │ │ │ │ @@ -335691,27 +335691,27 @@ │ │ │ │ str r5, [r4, #20] │ │ │ │ str r8, [r4, #24] │ │ │ │ str r6, [r4, #28] │ │ │ │ str r1, [r4, #100] @ 0x64 │ │ │ │ str r0, [r4, #96] @ 0x60 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - tsteq fp, fp, ror r2 │ │ │ │ - tsteq fp, ip, asr r2 │ │ │ │ - tsteq fp, r7, asr #4 │ │ │ │ - tsteq fp, r4, asr #4 │ │ │ │ - tsteq fp, pc, lsr #4 │ │ │ │ - tsteq fp, sl, lsl r2 │ │ │ │ - tsteq fp, lr, lsr r2 │ │ │ │ - tsteq fp, r8, lsr #4 │ │ │ │ - tsteq fp, r9, lsr #4 │ │ │ │ - tsteq fp, r9, lsr #3 │ │ │ │ - @ instruction: 0x011b9193 │ │ │ │ - tsteq fp, r2, lsl #3 │ │ │ │ - tsteq fp, r7, ror r1 │ │ │ │ + tsteq fp, fp, lsl #5 │ │ │ │ + tsteq fp, ip, ror #4 │ │ │ │ + tsteq fp, r7, asr r2 │ │ │ │ + tsteq fp, r4, asr r2 │ │ │ │ + tsteq fp, pc, lsr r2 │ │ │ │ + tsteq fp, sl, lsr #4 │ │ │ │ + tsteq fp, lr, asr #4 │ │ │ │ + tsteq fp, r8, lsr r2 │ │ │ │ + tsteq fp, r9, lsr r2 │ │ │ │ + @ instruction: 0x011b91b9 │ │ │ │ + tsteq fp, r3, lsr #3 │ │ │ │ + @ instruction: 0x011b9192 │ │ │ │ + tsteq fp, r7, lsl #3 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ mov sl, r2 │ │ │ │ ldr r2, [pc, #560] @ 19cae0 │ │ │ │ mov r4, r0 │ │ │ │ mov r6, r1 │ │ │ │ @@ -335850,23 +335850,23 @@ │ │ │ │ str lr, [r4, #20] │ │ │ │ str r3, [r4, #24] │ │ │ │ str r5, [r4, #28] │ │ │ │ str r1, [r4, #100] @ 0x64 │ │ │ │ str r0, [r4, #96] @ 0x60 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - tsteq fp, fp, lsr #19 │ │ │ │ - @ instruction: 0x011b9990 │ │ │ │ - tsteq fp, pc, ror r9 │ │ │ │ - tsteq fp, r2, lsr #19 │ │ │ │ - @ instruction: 0x011b9990 │ │ │ │ - tsteq fp, r3, lsr #23 │ │ │ │ - tsteq fp, lr, lsl #18 │ │ │ │ - @ instruction: 0x011b98fc │ │ │ │ - @ instruction: 0x011b98f7 │ │ │ │ + @ instruction: 0x011b99bb │ │ │ │ + tsteq fp, r0, lsr #19 │ │ │ │ + tsteq fp, pc, lsl #19 │ │ │ │ + @ instruction: 0x011b99b2 │ │ │ │ + tsteq fp, r0, lsr #19 │ │ │ │ + @ instruction: 0x011b6bb3 │ │ │ │ + tsteq fp, lr, lsl r9 │ │ │ │ + tsteq fp, ip, lsl #18 │ │ │ │ + tsteq fp, r7, lsl #18 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #220 @ 0xdc │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #928] @ 19cec0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -336098,27 +336098,27 @@ │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ mov r5, r0 │ │ │ │ add r0, sp, #84 @ 0x54 │ │ │ │ bl 19ba18 │ │ │ │ mov r0, r5 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ bl 569cc │ │ │ │ - @ instruction: 0x011b8c9b │ │ │ │ - tsteq fp, r4, lsl #25 │ │ │ │ - tsteq fp, pc, ror #24 │ │ │ │ - tsteq fp, ip, ror #24 │ │ │ │ - tsteq fp, r7, asr ip │ │ │ │ - tsteq fp, r2, asr #24 │ │ │ │ - tsteq fp, r6, ror #24 │ │ │ │ - tsteq fp, r0, asr ip │ │ │ │ - tsteq fp, r1, asr ip │ │ │ │ - @ instruction: 0x011b8bd1 │ │ │ │ - @ instruction: 0x011b8bbb │ │ │ │ - @ instruction: 0x011b8bb2 │ │ │ │ - @ instruction: 0x011b8b9f │ │ │ │ + tsteq fp, fp, lsr #25 │ │ │ │ + @ instruction: 0x011b8c94 │ │ │ │ + tsteq fp, pc, ror ip │ │ │ │ + tsteq fp, ip, ror ip │ │ │ │ + tsteq fp, r7, ror #24 │ │ │ │ + tsteq fp, r2, asr ip │ │ │ │ + tsteq fp, r6, ror ip │ │ │ │ + tsteq fp, r0, ror #24 │ │ │ │ + tsteq fp, r1, ror #24 │ │ │ │ + tsteq fp, r1, ror #23 │ │ │ │ + tsteq fp, fp, asr #23 │ │ │ │ + tsteq fp, r2, asr #23 │ │ │ │ + tsteq fp, pc, lsr #23 │ │ │ │ orrseq r4, sl, r8, asr lr │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #276 @ 0x114 │ │ │ │ str r3, [sp, #16] │ │ │ │ mov r6, r2 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ @@ -336426,25 +336426,25 @@ │ │ │ │ ldr r0, [sp, #24] │ │ │ │ strb r0, [r9, #56] @ 0x38 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ str r8, [r9, #176] @ 0xb0 │ │ │ │ strb r0, [r9] │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - tsteq fp, r5, asr #17 │ │ │ │ - tsteq fp, r2, lsr r9 │ │ │ │ - tsteq fp, sl, asr #22 │ │ │ │ - tsteq fp, fp, lsr fp │ │ │ │ - tsteq fp, sl, lsr #22 │ │ │ │ - tsteq fp, sp, asr #22 │ │ │ │ - tsteq fp, fp, lsr fp │ │ │ │ - @ instruction: 0x011b8ad9 │ │ │ │ - tsteq fp, r7, asr #21 │ │ │ │ - @ instruction: 0x011b8aba │ │ │ │ - tsteq fp, r7, lsr #9 │ │ │ │ + @ instruction: 0x011b88d5 │ │ │ │ + tsteq fp, r2, asr #18 │ │ │ │ + tsteq fp, sl, asr fp │ │ │ │ + tsteq fp, fp, asr #22 │ │ │ │ + tsteq fp, sl, lsr fp │ │ │ │ + tsteq fp, sp, asr fp │ │ │ │ + tsteq fp, fp, asr #22 │ │ │ │ + tsteq fp, r9, ror #21 │ │ │ │ + @ instruction: 0x011b8ad7 │ │ │ │ + tsteq fp, sl, asr #21 │ │ │ │ + @ instruction: 0x011b64b7 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ ldr ip, [r1, #48] @ 0x30 │ │ │ │ str r0, [fp, #-36] @ 0xffffffdc │ │ │ │ cmp ip, #0 │ │ │ │ str r1, [fp, #-40] @ 0xffffffd8 │ │ │ │ @@ -338513,15 +338513,15 @@ │ │ │ │ mov r3, #11 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 1ce8a0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1d1c60 │ │ │ │ sub sp, fp, #8 │ │ │ │ pop {r4, sl, fp, pc} │ │ │ │ - tsteq fp, r2, lsl #26 │ │ │ │ + tsteq fp, r2, lsl sp │ │ │ │ push {r4, sl, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ sub sp, sp, #16 │ │ │ │ str r1, [sp, #8] │ │ │ │ mov r2, #1 │ │ │ │ ldr r1, [r0] │ │ │ │ str r2, [sp, #4] │ │ │ │ @@ -338572,15 +338572,15 @@ │ │ │ │ bl 569cc │ │ │ │ mov r4, r0 │ │ │ │ add r0, sp, #4 │ │ │ │ bl 19b990 │ │ │ │ mov r0, r4 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ bl 569cc │ │ │ │ - tsteq fp, r5, ror #24 │ │ │ │ + tsteq fp, r5, ror ip │ │ │ │ orrseq r0, r9, r8, lsr r8 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r4, #8]! │ │ │ │ cmp r3, #-2147483648 @ 0x80000000 │ │ │ │ cmpne r3, #0 │ │ │ │ @@ -338863,29 +338863,29 @@ │ │ │ │ ldr r0, [r1, #16] │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r1, [r1, #20] │ │ │ │ subne r1, r1, #1 │ │ │ │ bxne lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x011af9b4 │ │ │ │ + tstpeq sl, r4, asr #19 @ p-variant is OBSOLETE │ │ │ │ ldr r1, [r0] │ │ │ │ cmp r1, #1 │ │ │ │ ldrne r0, [pc, #36] @ 19fa2c │ │ │ │ movne r1, #5 │ │ │ │ addne r0, pc, r0 │ │ │ │ bxne lr │ │ │ │ ldr r1, [r0, #4] │ │ │ │ ldr r0, [r1, #16] │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r1, [r1, #20] │ │ │ │ bxne lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - tsteq fp, r2, lsr #16 │ │ │ │ + tsteq fp, r2, lsr r8 │ │ │ │ b 1a63d0 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ sub sp, sp, #168 @ 0xa8 │ │ │ │ mov r4, r1 │ │ │ │ ldrb r1, [r0] │ │ │ │ add r2, pc, #4 │ │ │ │ @@ -339018,17 +339018,17 @@ │ │ │ │ mov r2, #1 │ │ │ │ bl 16b480 │ │ │ │ mov r0, r4 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0x01990290 │ │ │ │ orrseq r2, sl, r4, asr r5 │ │ │ │ @ instruction: 0xfffff5b0 │ │ │ │ - tstpeq sl, r4, asr #32 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sl, r4, asr r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xfffe98f0 │ │ │ │ - tsteq fp, r0, lsr #19 │ │ │ │ + @ instruction: 0x011b59b0 │ │ │ │ orrseq r0, r9, r4, lsr #4 │ │ │ │ orrseq r0, r9, r0, lsl r8 │ │ │ │ orrseq r0, r9, r0, lsl #16 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #116] @ 19fd00 │ │ │ │ @@ -339263,15 +339263,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ bl 569cc │ │ │ │ orrseq r1, sl, r0, lsr #10 │ │ │ │ orrseq r1, sl, r0, lsr #3 │ │ │ │ orrseq r8, fp, ip, lsl #13 │ │ │ │ orrseq pc, r8, r8, asr #28 │ │ │ │ - @ instruction: 0x011af2f8 │ │ │ │ + tstpeq sl, r8, lsl #6 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r8, r0, lsr #28 │ │ │ │ orrseq pc, r8, ip, lsl lr @ │ │ │ │ orrseq pc, r8, r0, ror #28 │ │ │ │ @ instruction: 0x019a15d0 │ │ │ │ orrseq pc, r8, r4, lsr lr @ │ │ │ │ @ instruction: 0x0198feb4 │ │ │ │ orrseq r1, sl, ip, lsr #12 │ │ │ │ @@ -341488,15 +341488,15 @@ │ │ │ │ str r2, [fp, #-12] │ │ │ │ ldr r2, [fp, #8] │ │ │ │ strb r2, [fp, #-1] │ │ │ │ add r2, sp, #4 │ │ │ │ blx r3 │ │ │ │ mov sp, fp │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq sl, r0, lsr r9 │ │ │ │ + tsteq sl, r0, asr #18 │ │ │ │ @ instruction: 0x0199f9f4 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #92 @ 0x5c │ │ │ │ add r8, sp, #56 @ 0x38 │ │ │ │ ldrb r5, [r0] │ │ │ │ mov r4, r1 │ │ │ │ @@ -341638,19 +341638,19 @@ │ │ │ │ cmpne r1, #0 │ │ │ │ beq 1a2548 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ mov r2, #1 │ │ │ │ bl 16b480 │ │ │ │ mov r0, r4 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - tsteq fp, fp, lsr #6 │ │ │ │ + tsteq fp, fp, lsr r3 │ │ │ │ orrseq sp, r8, ip, lsl ip │ │ │ │ orrseq sp, r8, ip, asr #23 │ │ │ │ @ instruction: 0xffff5730 │ │ │ │ - tsteq fp, r4, asr r2 │ │ │ │ + tsteq fp, r4, ror #4 │ │ │ │ mov ip, r2 │ │ │ │ ldr r2, [r0] │ │ │ │ subs r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ ldrb r2, [r0, #12] │ │ │ │ movne r3, r0 │ │ │ │ mov r0, r1 │ │ │ │ mov r1, ip │ │ │ │ @@ -341810,19 +341810,19 @@ │ │ │ │ ldr r1, [r4, #32] │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp, #32] │ │ │ │ ldr r0, [r4, #28] │ │ │ │ bl 1ce028 │ │ │ │ sub sp, fp, #16 │ │ │ │ pop {r4, r5, r6, sl, fp, pc} │ │ │ │ - tsteq fp, r4, asr #32 │ │ │ │ + tsteq fp, r4, asr r0 │ │ │ │ orrseq sp, r8, r0, ror r8 │ │ │ │ @ instruction: 0xfffe6ce4 │ │ │ │ orrseq pc, r9, ip, lsr #5 │ │ │ │ - tsteq sl, r0, lsr #23 │ │ │ │ + @ instruction: 0x011acbb0 │ │ │ │ ldr r1, [pc, #4] @ 1a2820 │ │ │ │ add r1, pc, r1 │ │ │ │ bx lr │ │ │ │ orrseq sp, r8, r4, lsr #16 │ │ │ │ ldr r2, [r0] │ │ │ │ ldr r1, [r0, #4] │ │ │ │ mov r0, r2 │ │ │ │ @@ -342285,29 +342285,29 @@ │ │ │ │ ldr r0, [sp, #4] │ │ │ │ bne 1a2d38 │ │ │ │ b 1a2d5c │ │ │ │ orrseq lr, r9, r8, asr #22 │ │ │ │ orrseq sp, r8, r8, asr r5 │ │ │ │ andeq r1, r0, r8, lsl #5 │ │ │ │ @ instruction: 0x0198d4d4 │ │ │ │ - tsteq fp, r0, asr #22 │ │ │ │ - tsteq fp, r8, asr sp │ │ │ │ + tsteq fp, r0, asr fp │ │ │ │ + tsteq fp, r8, ror #26 │ │ │ │ @ instruction: 0xfffe6a40 │ │ │ │ - tsteq sl, r8, asr r1 │ │ │ │ + tsteq sl, r8, ror #2 │ │ │ │ orrseq lr, r9, ip, ror #6 │ │ │ │ - @ instruction: 0x011abef4 │ │ │ │ + tsteq sl, r4, lsl #30 │ │ │ │ orrseq lr, r9, r4, asr #7 │ │ │ │ - tsteq sl, r8, ror pc │ │ │ │ - tsteq fp, fp, ror #20 │ │ │ │ + tsteq sl, r8, lsl #31 │ │ │ │ + tsteq fp, fp, ror sl │ │ │ │ @ instruction: 0xfffe6700 │ │ │ │ - tsteq sl, r8, lsl lr │ │ │ │ - @ instruction: 0x011b0693 │ │ │ │ + tsteq sl, r8, lsr #28 │ │ │ │ + tsteq fp, r3, lsr #13 │ │ │ │ orrseq lr, r9, r8, lsr #12 │ │ │ │ @ instruction: 0x0198d1f4 │ │ │ │ - tsteq fp, fp, asr #16 │ │ │ │ + tsteq fp, fp, asr r8 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ ldrb lr, [r0] │ │ │ │ ldrb r3, [r1] │ │ │ │ sub r2, lr, #6 │ │ │ │ cmp r2, #4 │ │ │ │ mov r2, #0 │ │ │ │ @@ -345637,15 +345637,15 @@ │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, #1 │ │ │ │ orr r0, r0, #9728 @ 0x2600 │ │ │ │ strh r0, [r8] │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - tsteq sl, ip, lsr #19 │ │ │ │ + @ instruction: 0x011ae9bc │ │ │ │ push {r4, r5, r6, r7, r8, sl, fp, lr} │ │ │ │ add fp, sp, #24 │ │ │ │ sub sp, sp, #208 @ 0xd0 │ │ │ │ ldrb r2, [r0] │ │ │ │ add r3, pc, #4 │ │ │ │ ldr r2, [r3, r2, lsl #2] │ │ │ │ add pc, r3, r2 │ │ │ │ @@ -345818,47 +345818,47 @@ │ │ │ │ cmp r1, #0 │ │ │ │ beq 1a6698 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ mov r2, #1 │ │ │ │ bl 16b480 │ │ │ │ mov r0, r4 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - @ instruction: 0x011af49b │ │ │ │ + tstpeq sl, fp, lsr #9 @ p-variant is OBSOLETE │ │ │ │ orrseq r9, r8, r0, asr #25 │ │ │ │ - tsteq sl, r4, asr pc │ │ │ │ + tsteq sl, r4, ror #30 │ │ │ │ @ instruction: 0x01989c98 │ │ │ │ - tsteq sl, r0, lsr #30 │ │ │ │ + tsteq sl, r0, lsr pc │ │ │ │ orrseq r9, r8, ip, lsl ip │ │ │ │ - @ instruction: 0x011af3b1 │ │ │ │ - tsteq sl, r4, ror sp │ │ │ │ + tstpeq sl, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ + tsteq sl, r4, lsl #27 │ │ │ │ orrseq r9, r8, r4, asr #21 │ │ │ │ - tstpeq sl, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sl, ip, ror r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x01989b9c │ │ │ │ - tsteq sl, r4, lsr #28 │ │ │ │ + tsteq sl, r4, lsr lr │ │ │ │ @ instruction: 0x01989b98 │ │ │ │ - tstpeq sl, r1, lsr #6 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sl, r1, lsr r3 @ p-variant is OBSOLETE │ │ │ │ orrseq r9, r8, r4, ror #22 │ │ │ │ - @ instruction: 0x011af2f7 │ │ │ │ + tstpeq sl, r7, lsl #6 @ p-variant is OBSOLETE │ │ │ │ orrseq r9, r8, r8, lsr #22 │ │ │ │ - tstpeq sl, sp, asr #5 @ p-variant is OBSOLETE │ │ │ │ - tsteq sl, r0, lsr #27 │ │ │ │ + @ instruction: 0x011af2dd │ │ │ │ + @ instruction: 0x011a8db0 │ │ │ │ orrseq r9, r8, r0, asr #27 │ │ │ │ @ instruction: 0x01989db4 │ │ │ │ mov r3, r1 │ │ │ │ ldrb r0, [r0] │ │ │ │ ldr r1, [pc, #24] @ 1a671c │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r1, [r1, r0, lsl #2] │ │ │ │ ldr r2, [pc, #16] @ 1a6720 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r2, [r2, r0, lsl #2] │ │ │ │ mov r0, r3 │ │ │ │ b 1ce88c │ │ │ │ orrseq r9, r8, ip, ror sl │ │ │ │ - tstpeq sl, r0, ror #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sl, r0, ror r4 @ p-variant is OBSOLETE │ │ │ │ sub r1, r0, #1 │ │ │ │ cmp r1, #121 @ 0x79 │ │ │ │ bhi 1a6938 │ │ │ │ add r2, pc, #8 │ │ │ │ mov r0, #34 @ 0x22 │ │ │ │ ldr r1, [r2, r1, lsl #2] │ │ │ │ add pc, r2, r1 │ │ │ │ @@ -346816,15 +346816,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 524dc │ │ │ │ mov r0, r4 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ orrseq r8, r8, r8, ror #3 │ │ │ │ @ instruction: 0x019881dc │ │ │ │ orrseq r8, r8, ip, lsr #12 │ │ │ │ - tsteq sl, ip, ror #15 │ │ │ │ + @ instruction: 0x011ad7fc │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #964 @ 0x3c4 │ │ │ │ sub sp, sp, #1024 @ 0x400 │ │ │ │ sub sl, fp, #976 @ 0x3d0 │ │ │ │ tst r0, #1 │ │ │ │ str r3, [sp, #184] @ 0xb8 │ │ │ │ @@ -349493,15 +349493,15 @@ │ │ │ │ bl 569cc │ │ │ │ @ instruction: 0x01997290 │ │ │ │ orrseq r7, r9, r8, asr #4 │ │ │ │ orrseq r7, r9, r4, lsr #4 │ │ │ │ orrseq r7, r9, ip, ror #3 │ │ │ │ @ instruction: 0x019971dc │ │ │ │ orrseq r6, r8, r0, ror #7 │ │ │ │ - tsteq sl, r3, lsr #28 │ │ │ │ + tsteq sl, r3, lsr lr │ │ │ │ @ instruction: 0x01986398 │ │ │ │ andeq ip, r0, r8, lsl #3 │ │ │ │ orrseq r6, r8, r4, lsl #6 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #20 │ │ │ │ ldr r1, [r0, #12] │ │ │ │ @@ -349699,26 +349699,26 @@ │ │ │ │ bl 1a9848 │ │ │ │ mov r0, r4 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ bl 569cc │ │ │ │ blcc fe85cb40 @@Base+0xfcd24038> │ │ │ │ orrseq r6, r9, r0, lsl lr │ │ │ │ @ instruction: 0x01986090 │ │ │ │ - tsteq sl, r7, asr #20 │ │ │ │ + tsteq sl, r7, asr sl │ │ │ │ orrseq r6, r8, ip, lsr #32 │ │ │ │ orrseq r6, r8, r0, lsr r0 │ │ │ │ - tsteq sl, r7, asr #19 │ │ │ │ + @ instruction: 0x011ab9d7 │ │ │ │ orrseq r5, r8, ip, lsr #31 │ │ │ │ orrseq r6, r8, r0, rrx │ │ │ │ orrseq r6, r8, r0, rrx │ │ │ │ - tsteq sl, r7, lsl #20 │ │ │ │ + tsteq sl, r7, lsl sl │ │ │ │ orrseq r5, r8, ip, ror #31 │ │ │ │ orrseq r5, r8, r0, ror #31 │ │ │ │ orrseq r6, r8, r0 │ │ │ │ - tsteq sl, r7, lsl #19 │ │ │ │ + @ instruction: 0x011ab997 │ │ │ │ orrseq r5, r8, ip, ror #30 │ │ │ │ push {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #24 │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r3, r1 │ │ │ │ ldr r6, [r1] │ │ │ │ ldrd r8, [r2] │ │ │ │ @@ -349795,15 +349795,15 @@ │ │ │ │ mov r1, #25 │ │ │ │ ldr r2, [pc, #20] @ 1aa4c8 │ │ │ │ add r0, pc, r0 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 5659c │ │ │ │ blcc fe85ccc4 @@Base+0xfcd241bc> │ │ │ │ andeq r4, r4, r3, lsl #23 │ │ │ │ - tsteq sl, r4, ror #14 │ │ │ │ + tsteq sl, r4, ror r7 │ │ │ │ orrseq r5, r8, r0, ror sp │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #548 @ 0x224 │ │ │ │ mov r1, #4 │ │ │ │ str r0, [sp, #4] │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ @@ -350181,15 +350181,15 @@ │ │ │ │ bl 524dc │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ bl 1a9770 │ │ │ │ add r0, sp, #32 │ │ │ │ bl 1a99b8 │ │ │ │ mov r0, r6 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - @ instruction: 0x011ab8d0 │ │ │ │ + tsteq sl, r0, ror #17 │ │ │ │ orrseq r5, r8, r0 │ │ │ │ @ instruction: 0x01984ff0 │ │ │ │ andeq r0, r0, r4, ror #2 │ │ │ │ @ instruction: 0x01985afc │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ @@ -350485,17 +350485,17 @@ │ │ │ │ bl 1a9970 │ │ │ │ bl 569b0 │ │ │ │ ldmib sp, {r0, r1} │ │ │ │ bl 1a98dc │ │ │ │ bl 569b0 │ │ │ │ bl 569b0 │ │ │ │ orrseq r4, r8, r4, ror #27 │ │ │ │ - @ instruction: 0x011ab49c │ │ │ │ + tsteq sl, ip, lsr #9 │ │ │ │ @ instruction: 0x01984e98 │ │ │ │ - tsteq sl, r0, asr r5 │ │ │ │ + tsteq sl, r0, ror #10 │ │ │ │ orrseq r5, r8, r8, asr #11 │ │ │ │ orrseq r5, r8, r8, lsr #8 │ │ │ │ orrseq r7, r9, r0, asr #2 │ │ │ │ orrseq r4, r8, r8, asr #12 │ │ │ │ orrseq r6, r9, r8, asr lr │ │ │ │ orrseq r5, r8, r4, ror #6 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -350963,24 +350963,24 @@ │ │ │ │ stm r8, {r6, r7, sl} │ │ │ │ str r5, [r8, #12] │ │ │ │ str r4, [r8, #16] │ │ │ │ str r9, [r8, #20] │ │ │ │ str r0, [r8, #52] @ 0x34 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - tsteq sl, sl, lsr #23 │ │ │ │ - tsteq sl, pc, lsr #23 │ │ │ │ - @ instruction: 0x011aab94 │ │ │ │ - tsteq sl, ip, ror #22 │ │ │ │ - tsteq sl, sp, ror #22 │ │ │ │ - @ instruction: 0x011aab95 │ │ │ │ - tsteq sl, r4, asr ip │ │ │ │ - tsteq sl, r1, lsr #18 │ │ │ │ - tsteq sl, r7, asr r8 │ │ │ │ - tsteq sl, r0, asr #16 │ │ │ │ + @ instruction: 0x011aabba │ │ │ │ + @ instruction: 0x011aabbf │ │ │ │ + tsteq sl, r4, lsr #23 │ │ │ │ + tsteq sl, ip, ror fp │ │ │ │ + tsteq sl, sp, ror fp │ │ │ │ + tsteq sl, r5, lsr #23 │ │ │ │ + tsteq sl, r4, ror #24 │ │ │ │ + tsteq sl, r1, lsr r9 │ │ │ │ + tsteq sl, r7, ror #16 │ │ │ │ + tsteq sl, r0, asr r8 │ │ │ │ push {r4, sl, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ ldr r4, [r1] │ │ │ │ ldr r2, [r1, #4] │ │ │ │ cmp r4, r2 │ │ │ │ beq 1ab76c │ │ │ │ mov r3, r4 │ │ │ │ @@ -351027,15 +351027,15 @@ │ │ │ │ mov r1, #0 │ │ │ │ stm r0, {r1, r2} │ │ │ │ pop {r4, sl, fp, pc} │ │ │ │ orr r2, lr, ip, lsl #12 │ │ │ │ mov r1, #0 │ │ │ │ stm r0, {r1, r2} │ │ │ │ pop {r4, sl, fp, pc} │ │ │ │ - tsteq sl, r5, lsr #15 │ │ │ │ + @ instruction: 0x011aa7b5 │ │ │ │ ldr r1, [pc, #36] @ 1ab834 │ │ │ │ ldr ip, [pc, #20] @ 1ab828 │ │ │ │ ldr r2, [pc, #20] @ 1ab82c │ │ │ │ ldr r3, [pc, #20] @ 1ab830 │ │ │ │ stm r0, {r1, r3} │ │ │ │ str r2, [r0, #8] │ │ │ │ str ip, [r0, #12] │ │ │ │ @@ -351067,16 +351067,16 @@ │ │ │ │ pop {fp, pc} │ │ │ │ ldr r1, [pc, #20] @ 1ab8a8 │ │ │ │ mov r0, r2 │ │ │ │ mov r2, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ b 1ce88c │ │ │ │ orrseq r4, r8, ip, asr #21 │ │ │ │ - @ instruction: 0x011a8c97 │ │ │ │ - tsteq sl, r7, ror ip │ │ │ │ + tsteq sl, r7, lsr #25 │ │ │ │ + tsteq sl, r7, lsl #25 │ │ │ │ push {fp, lr} │ │ │ │ mov fp, sp │ │ │ │ sub sp, sp, #8 │ │ │ │ ldr r2, [r0] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, sp │ │ │ │ @@ -355564,18 +355564,18 @@ │ │ │ │ ldr r1, [sp] │ │ │ │ ldr r2, [r1, #12] │ │ │ │ add r2, r2, #1 │ │ │ │ str r2, [r1, #12] │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ @ instruction: 0xfffd9758 │ │ │ │ @ instruction: 0x019918b8 │ │ │ │ - tsteq sl, r5, lsr r2 │ │ │ │ + tsteq sl, r5, asr #4 │ │ │ │ orrseq r0, r8, ip, lsr #11 │ │ │ │ - tsteq sl, r0, lsl r1 │ │ │ │ - tsteq sl, sl, ror #1 │ │ │ │ + tsteq sl, r0, lsr #2 │ │ │ │ + ldrsheq r6, [sl, -sl] │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [r0] │ │ │ │ cmp r1, #2 │ │ │ │ bne 1aff94 │ │ │ │ @@ -355628,15 +355628,15 @@ │ │ │ │ mov r0, r1 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r2, [pc, #12] @ 1affec │ │ │ │ mov r1, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 566f8 │ │ │ │ - tsteq sl, sl, asr r0 │ │ │ │ + tsteq sl, sl, rrx │ │ │ │ orrseq r0, r8, r0, lsr #7 │ │ │ │ push {r4, r5, r6, r7, r8, r9, fp, lr} │ │ │ │ add fp, sp, #24 │ │ │ │ mov r4, r1 │ │ │ │ cmp r1, #0 │ │ │ │ bmi 1b00b4 │ │ │ │ ldr r7, [r0, #8] │ │ │ │ @@ -356008,15 +356008,15 @@ │ │ │ │ mov r0, r2 │ │ │ │ mov r2, #16 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 1ceaf4 │ │ │ │ mov sp, fp │ │ │ │ pop {fp, pc} │ │ │ │ orrseq pc, r7, r0, ror #28 │ │ │ │ - tsteq sl, pc, asr #30 │ │ │ │ + tsteq sl, pc, asr pc │ │ │ │ ldr r2, [pc, #12] @ 1b05f0 │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [r2] │ │ │ │ str r1, [r2, #4] │ │ │ │ bx lr │ │ │ │ @ instruction: 0x019a7df0 │ │ │ │ push {r4, r5, r6, r7, r8, sl, fp, lr} │ │ │ │ @@ -356294,15 +356294,15 @@ │ │ │ │ str r1, [sp, #28] │ │ │ │ bl 1be950 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldrb r0, [sp, #8] │ │ │ │ bl 1b02f0 │ │ │ │ bl 1bee14 │ │ │ │ orrseq pc, r7, r4, lsl #21 │ │ │ │ - tsteq r9, r0, ror #17 │ │ │ │ + @ instruction: 0x0119e8f0 │ │ │ │ orrseq pc, r7, r8, asr #20 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #124 @ 0x7c │ │ │ │ mov r8, r0 │ │ │ │ cmp r2, #52 @ 0x34 │ │ │ │ bcc 1b0aa8 │ │ │ │ @@ -357107,16 +357107,16 @@ │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ mov r3, r1 │ │ │ │ bl 56bb0 │ │ │ │ submi r4, r9, #23040 @ 0x5a00 │ │ │ │ - tsteq sl, pc, lsl #30 │ │ │ │ - tsteq r9, fp, lsl #29 │ │ │ │ + tsteq sl, pc, lsl pc │ │ │ │ + @ instruction: 0x0119ee9b │ │ │ │ orrseq lr, r7, ip, lsr #27 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr ip, [r0, #72] @ 0x48 │ │ │ │ mov lr, r0 │ │ │ │ mov r0, #0 │ │ │ │ @@ -357345,15 +357345,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r0, r7, r9 │ │ │ │ mov r1, r5 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - @ instruction: 0x011a479c │ │ │ │ + tsteq sl, ip, lsr #15 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #124 @ 0x7c │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ str r3, [sp, #28] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -357716,24 +357716,24 @@ │ │ │ │ beq 1b2080 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ mov r2, #1 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ bl 16b480 │ │ │ │ mov r0, r4 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - tsteq sl, fp, asr #12 │ │ │ │ + tsteq sl, fp, asr r6 │ │ │ │ orrseq pc, r8, r0, asr pc @ │ │ │ │ @ instruction: 0x0197e4b4 │ │ │ │ - tsteq sl, r5, asr #7 │ │ │ │ + @ instruction: 0x011a43d5 │ │ │ │ @ instruction: 0x019a64bc │ │ │ │ - tsteq sl, r6, ror #5 │ │ │ │ - @ instruction: 0x011a42b2 │ │ │ │ - tsteq sl, sl, ror #5 │ │ │ │ + @ instruction: 0x011a42f6 │ │ │ │ + tsteq sl, r2, asr #5 │ │ │ │ + @ instruction: 0x011a42fa │ │ │ │ orrseq lr, r7, ip, lsr #9 │ │ │ │ - tsteq sl, r1 │ │ │ │ + tsteq sl, r1, lsl r0 │ │ │ │ @ instruction: 0x0197e3b0 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ str r0, [sp, #28] │ │ │ │ ldr r0, [r1, #12] │ │ │ │ str r3, [sp, #20] │ │ │ │ @@ -357950,15 +357950,15 @@ │ │ │ │ beq 1b2428 │ │ │ │ mov r0, r8 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, #1 │ │ │ │ bl 16b480 │ │ │ │ mov r0, r4 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - tsteq sl, sp, rrx │ │ │ │ + tsteq sl, sp, ror r0 │ │ │ │ push {r4, r5, r6, r7, r8, r9, fp, lr} │ │ │ │ add fp, sp, #24 │ │ │ │ sub sp, sp, #776 @ 0x308 │ │ │ │ sub sp, sp, #10240 @ 0x2800 │ │ │ │ mov r6, r2 │ │ │ │ mov r2, #230 @ 0xe6 │ │ │ │ add r8, sp, #28 │ │ │ │ @@ -358188,23 +358188,23 @@ │ │ │ │ beq 1b27dc │ │ │ │ ldr r0, [sp, #12] │ │ │ │ mov r2, #1 │ │ │ │ bl 16b480 │ │ │ │ mov r0, r4 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ orrseq r5, sl, r8, ror #29 │ │ │ │ - tsteq sl, lr, lsr #25 │ │ │ │ + @ instruction: 0x011a3cbe │ │ │ │ orrseq pc, r8, r4, ror #14 │ │ │ │ @ instruction: 0x0197dcf4 │ │ │ │ - tsteq sl, r8, asr #24 │ │ │ │ + tsteq sl, r8, asr ip │ │ │ │ @ instruction: 0x0197ddf0 │ │ │ │ @ instruction: 0x0197ddb4 │ │ │ │ orrseq sp, r7, r8, lsl #27 │ │ │ │ orrseq sp, r7, r0, ror #26 │ │ │ │ - @ instruction: 0x011a3ad5 │ │ │ │ + tsteq sl, r5, ror #21 │ │ │ │ push {r4, r5, r6, r7, r8, r9, fp, lr} │ │ │ │ add fp, sp, #24 │ │ │ │ sub sp, sp, #480 @ 0x1e0 │ │ │ │ mov r9, r2 │ │ │ │ mov r8, r1 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b28f8 │ │ │ │ @@ -361057,15 +361057,15 @@ │ │ │ │ orrseq fp, r8, r0, lsl #29 │ │ │ │ orrseq fp, r8, r4, ror #28 │ │ │ │ orrseq fp, r8, r4, lsl lr │ │ │ │ orrseq fp, r8, ip, asr #27 │ │ │ │ orrseq fp, r7, r8, ror r2 │ │ │ │ orrseq fp, r7, r4, lsr r1 │ │ │ │ orrseq fp, r7, r0, asr #2 │ │ │ │ - tsteq sl, r7, lsr #31 │ │ │ │ + @ instruction: 0x011a0fb7 │ │ │ │ orrseq fp, r7, ip, asr #2 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #636] @ 1b5758 │ │ │ │ ldr r1, [r1] │ │ │ │ @@ -361231,15 +361231,15 @@ │ │ │ │ orrseq fp, r8, r8, asr #23 │ │ │ │ orrseq fp, r8, ip, lsr #23 │ │ │ │ orrseq fp, r8, ip, asr fp │ │ │ │ orrseq fp, r8, r4, lsl fp │ │ │ │ @ instruction: 0x0197af98 │ │ │ │ orrseq sl, r7, ip, ror lr │ │ │ │ orrseq sl, r7, r8, lsl #29 │ │ │ │ - tsteq sl, pc, ror #25 │ │ │ │ + @ instruction: 0x011a0cff │ │ │ │ @ instruction: 0x0197ae94 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr r7, [r1] │ │ │ │ mov r9, r0 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ @@ -361617,15 +361617,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ ldrb r0, [sp, #24] │ │ │ │ bl 1b2df0 │ │ │ │ mov r0, r4 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ bl 569cc │ │ │ │ - @ instruction: 0x011a06f0 │ │ │ │ + tsteq sl, r0, lsl #14 │ │ │ │ orrseq r2, sl, r8, asr #14 │ │ │ │ orrseq r2, sl, r0, lsl #14 │ │ │ │ orrseq sl, r7, r8, lsl #16 │ │ │ │ @ instruction: 0x0198b7fc │ │ │ │ @ instruction: 0xfffd376c │ │ │ │ @ instruction: 0x0197a7dc │ │ │ │ push {r4, sl, fp, lr} │ │ │ │ @@ -361687,15 +361687,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ ldrb r0, [sp, #24] │ │ │ │ bl 1b2df0 │ │ │ │ mov r0, r4 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ bl 569cc │ │ │ │ - @ instruction: 0x011a05b6 │ │ │ │ + tsteq sl, r6, asr #11 │ │ │ │ orrseq ip, r8, ip, lsl r0 │ │ │ │ @ instruction: 0x0197a6f0 │ │ │ │ orrseq fp, r8, r4, ror #13 │ │ │ │ @ instruction: 0xfffd3654 │ │ │ │ orrseq sl, r7, r4, asr #13 │ │ │ │ push {r4, sl, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ @@ -367751,19 +367751,19 @@ │ │ │ │ ldr r1, [pc, #36] @ 1bbd64 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #0 │ │ │ │ mov r2, #22 │ │ │ │ str r3, [r0] │ │ │ │ stmib r0, {r1, r2} │ │ │ │ pop {r4, r5, r6, r7, r8, r9, fp, pc} │ │ │ │ - tsteq r9, lr, lsr r8 │ │ │ │ - @ instruction: 0x0119a8ff │ │ │ │ - tsteq r9, lr, asr #17 │ │ │ │ - @ instruction: 0x0119a799 │ │ │ │ - tsteq r9, r7, ror r7 │ │ │ │ + tsteq r9, lr, asr #16 │ │ │ │ + tsteq r9, pc, lsl #18 │ │ │ │ + @ instruction: 0x0119a8de │ │ │ │ + tsteq r9, r9, lsr #15 │ │ │ │ + tsteq r9, r7, lsl #15 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ ldrb r1, [r0] │ │ │ │ cmp r1, #3 │ │ │ │ bne 1bbdc4 │ │ │ │ ldr r4, [r0, #4] │ │ │ │ ldm r4, {r5, r7} │ │ │ │ @@ -371361,21 +371361,21 @@ │ │ │ │ orrseq r0, r7, r0, asr #14 │ │ │ │ orrseq r0, r7, r0, lsl r3 │ │ │ │ orrseq r0, r7, r0, lsl #6 │ │ │ │ orrseq r9, r9, r8, lsr r1 │ │ │ │ orrseq r1, r7, r4, asr #6 │ │ │ │ orrseq r1, r7, r8, asr r3 │ │ │ │ orrseq r1, r7, r4, lsl #8 │ │ │ │ - @ instruction: 0x011973df │ │ │ │ + tsteq r9, pc, ror #7 │ │ │ │ orrseq r1, r7, r0, ror #5 │ │ │ │ @ instruction: 0x019711f0 │ │ │ │ - @ instruction: 0x011971f8 │ │ │ │ + tsteq r9, r8, lsl #4 │ │ │ │ @ instruction: 0x0199909c │ │ │ │ @ instruction: 0x019711d4 │ │ │ │ - tsteq r9, r7, asr #2 │ │ │ │ + tsteq r9, r7, asr r1 │ │ │ │ orrseq r1, r7, r0, lsl #1 │ │ │ │ @ instruction: 0x019706f4 │ │ │ │ push {r4, sl, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, #0 │ │ │ │ @@ -371500,15 +371500,15 @@ │ │ │ │ stm r4, {r5, r6} │ │ │ │ pop {r4, r5, r6, sl, fp, pc} │ │ │ │ mov r0, r1 │ │ │ │ bl 53be0 <_Unwind_DeleteException@plt> │ │ │ │ bl 19ab5c │ │ │ │ ldrbpl r5, [r3], #-1362 @ 0xfffffaae │ │ │ │ subseq r4, sl, sp, asr #30 │ │ │ │ - tsteq r9, ip, asr pc │ │ │ │ + tsteq r9, ip, ror #30 │ │ │ │ push {r4, r5, r6, sl, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ ldr r1, [r1, #16] │ │ │ │ blx r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #160] @ 1bf8a8 │ │ │ │ mov r4, r1 │ │ │ │ @@ -371550,15 +371550,15 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ bl 569cc │ │ │ │ ldrbpl r5, [r3], #-1362 @ 0xfffffaae │ │ │ │ subseq r4, sl, sp, asr #30 │ │ │ │ orrseq r2, r8, r8, ror r4 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - tsteq r9, r8, lsr #29 │ │ │ │ + @ instruction: 0x01196eb8 │ │ │ │ push {fp, lr} │ │ │ │ mov fp, sp │ │ │ │ mov r0, r1 │ │ │ │ bl 1bf6f0 │ │ │ │ bl 19aa88 │ │ │ │ bl 569b0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -371926,15 +371926,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 1bfe90 │ │ │ │ mov r1, #2 │ │ │ │ mov r3, #2 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 1c11cc │ │ │ │ mov r4, r0 │ │ │ │ b 1bfe5c │ │ │ │ - tsteq r9, r8, lsl r9 │ │ │ │ + tsteq r9, r8, lsr #18 │ │ │ │ ldr r1, [r0] │ │ │ │ cmp r1, #0 │ │ │ │ ldrne r1, [r0, #4] │ │ │ │ cmpne r1, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r0, [r0, #8] │ │ │ │ lsl r1, r1, #4 │ │ │ │ @@ -371975,15 +371975,15 @@ │ │ │ │ bl 56804 │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1bfe94 │ │ │ │ mov r0, r5 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - tsteq r8, r8, ror sp │ │ │ │ + tsteq r8, r8, lsl #27 │ │ │ │ orrseq r0, r7, r4, lsr #16 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ ldr r1, [r0, #4] │ │ │ │ ldr r4, [fp, #8] │ │ │ │ ldr r5, [fp, #16] │ │ │ │ sub r1, r1, #1 │ │ │ │ @@ -372030,17 +372030,17 @@ │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1bfe94 │ │ │ │ mov r0, r5 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ orrseq r0, r7, r8, ror r7 │ │ │ │ - tsteq r9, sp, lsr #16 │ │ │ │ + tsteq r9, sp, lsr r8 │ │ │ │ orrseq r0, r7, r0, ror r7 │ │ │ │ - @ instruction: 0x0118ec9c │ │ │ │ + tsteq r8, ip, lsr #25 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ ldr r6, [fp, #12] │ │ │ │ mov r5, r0 │ │ │ │ ldr r7, [fp, #8] │ │ │ │ add r0, r2, #1 │ │ │ │ mov r4, r2 │ │ │ │ @@ -372068,15 +372068,15 @@ │ │ │ │ mov fp, sp │ │ │ │ ldr r0, [pc, #16] @ 1c00c8 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ ldr r2, [pc, #12] @ 1c00cc │ │ │ │ add r0, pc, r0 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 56804 │ │ │ │ - @ instruction: 0x01196795 │ │ │ │ + tsteq r9, r5, lsr #15 │ │ │ │ orrseq r0, r7, r8, asr #13 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #28 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [r1] │ │ │ │ mov ip, r2 │ │ │ │ @@ -372158,15 +372158,15 @@ │ │ │ │ lsl r1, r0, #4 │ │ │ │ mov r0, sl │ │ │ │ mov r2, #8 │ │ │ │ bl 16b480 │ │ │ │ mov r0, r5 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ orrseq r0, r7, r8, asr #11 │ │ │ │ - tsteq r9, r9, ror #12 │ │ │ │ + tsteq r9, r9, ror r6 │ │ │ │ @ instruction: 0x01970598 │ │ │ │ push {r4, r5, r6, r7, r8, sl, fp, lr} │ │ │ │ add fp, sp, #24 │ │ │ │ sub sp, sp, #112 @ 0x70 │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r0 │ │ │ │ bl 1c1188 │ │ │ │ @@ -372591,15 +372591,15 @@ │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [sp, #16] │ │ │ │ lsl r1, r1, #4 │ │ │ │ mov r2, #8 │ │ │ │ bl 16b480 │ │ │ │ b 1c08c0 │ │ │ │ orrseq pc, r6, r0, lsr pc @ │ │ │ │ - tsteq r9, r1, asr #31 │ │ │ │ + @ instruction: 0x01195fd1 │ │ │ │ @ instruction: 0x0196fef4 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #116 @ 0x74 │ │ │ │ ldr r6, [r0] │ │ │ │ mov r4, r3 │ │ │ │ ldr r7, [r0, #8] │ │ │ │ @@ -372774,15 +372774,15 @@ │ │ │ │ bl 56804 │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [fp, #8] │ │ │ │ bl 1bfe94 │ │ │ │ mov r0, r4 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ - tsteq r9, sp, asr #25 │ │ │ │ + @ instruction: 0x01195cdd │ │ │ │ orrseq pc, r6, r8, lsl #24 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ push {r0} @ (str r0, [sp, #-4]!) │ │ │ │ ldm r3, {r9, sl} │ │ │ │ mov r3, #214 @ 0xd6 │ │ │ │ orr r3, r3, #1024 @ 0x400 │ │ │ │ @@ -373304,15 +373304,15 @@ │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ ldr r0, [r8, #8] │ │ │ │ lsl r1, r1, #4 │ │ │ │ mov r2, #8 │ │ │ │ bl 16b480 │ │ │ │ b 1c13f8 │ │ │ │ orrseq pc, r6, r4, lsr #8 │ │ │ │ - tsteq r8, ip, lsr #1 │ │ │ │ + ldrheq lr, [r8, -ip] │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #28 │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ ldr sl, [r5], #4 │ │ │ │ mov r4, r0 │ │ │ │ @@ -373671,15 +373671,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 567a4 │ │ │ │ orrseq pc, r7, ip, asr #25 │ │ │ │ andeq r6, r0, r0, lsl r8 │ │ │ │ andeq r6, r0, ip, ror #19 │ │ │ │ orrseq lr, r6, r8, asr #30 │ │ │ │ orrseq lr, r6, r0, asr pc │ │ │ │ - @ instruction: 0x01195094 │ │ │ │ + tsteq r9, r4, lsr #1 │ │ │ │ orrseq lr, r6, r0, lsr #31 │ │ │ │ orrseq lr, r6, r4, lsr #31 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldrb r1, [r0, #37] @ 0x25 │ │ │ │ mov r5, r0 │ │ │ │ @@ -374034,22 +374034,22 @@ │ │ │ │ ldrh r0, [sp, #20] │ │ │ │ strh r0, [r6, #8] │ │ │ │ mov r0, #10 │ │ │ │ strb r0, [r6, #11] │ │ │ │ strb r5, [r6, #10] │ │ │ │ sub sp, fp, #16 │ │ │ │ pop {r4, r5, r6, sl, fp, pc} │ │ │ │ - tsteq r9, r7, asr r6 │ │ │ │ - tsteq r9, pc, ror #15 │ │ │ │ + tsteq r9, r7, ror #12 │ │ │ │ + @ instruction: 0x011917ff │ │ │ │ mov r0, r1 │ │ │ │ ldr r1, [pc, #8] @ 1c1f9c │ │ │ │ mov r2, #5 │ │ │ │ add r1, pc, r1 │ │ │ │ b 1ce88c │ │ │ │ - tsteq r9, r9, lsr #19 │ │ │ │ + @ instruction: 0x011949b9 │ │ │ │ sub r1, r1, r0 │ │ │ │ cmp r1, #16 │ │ │ │ bcs 1c1fb0 │ │ │ │ b 1d3010 │ │ │ │ b 1d2dd0 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ @@ -374235,21 +374235,21 @@ │ │ │ │ mov r3, r2 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r1 │ │ │ │ mov r1, r2 │ │ │ │ mov r2, #3 │ │ │ │ bl 56bb0 │ │ │ │ - tsteq r9, sl, lsr r9 │ │ │ │ + tsteq r9, sl, asr #18 │ │ │ │ orrseq lr, r6, ip, asr #11 │ │ │ │ orrseq lr, r6, r4, asr #12 │ │ │ │ orrseq lr, r6, r4, lsr r6 │ │ │ │ orrseq lr, r6, r4, asr #13 │ │ │ │ orrseq lr, r6, r0, lsr #12 │ │ │ │ - @ instruction: 0x011946f7 │ │ │ │ + tsteq r9, r7, lsl #14 │ │ │ │ @ instruction: 0x0196e5bc │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #564 @ 0x234 │ │ │ │ mov r6, r0 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ mov r4, r1 │ │ │ │ @@ -374568,17 +374568,17 @@ │ │ │ │ mov r0, sl │ │ │ │ mov r1, #128 @ 0x80 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 56944 │ │ │ │ @ instruction: 0x0010f7ff │ │ │ │ ldrle r4, [sp], #-469 @ 0xfffffe2b │ │ │ │ orrseq lr, r6, r4, ror #1 │ │ │ │ - @ instruction: 0x011942f0 │ │ │ │ - @ instruction: 0x01194291 │ │ │ │ - tsteq r9, sl, asr #4 │ │ │ │ + tsteq r9, r0, lsl #6 │ │ │ │ + tsteq r9, r1, lsr #5 │ │ │ │ + tsteq r9, sl, asr r2 │ │ │ │ push {r4, r5, r6, r7, r8, r9, fp, lr} │ │ │ │ add fp, sp, #24 │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, #1 │ │ │ │ str r0, [sp] │ │ │ │ add r7, sp, #8 │ │ │ │ @@ -374657,15 +374657,15 @@ │ │ │ │ str r3, [r8, #12] │ │ │ │ stm r8, {r0, r9} │ │ │ │ sub sp, fp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, fp, pc} │ │ │ │ ldr r0, [pc, #8] @ 1c2940 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 5657c │ │ │ │ - tsteq r9, r7, lsr #3 │ │ │ │ + @ instruction: 0x011941b7 │ │ │ │ orrseq sp, r6, r4, lsl #31 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r3, r1 │ │ │ │ ldr ip, [r1] │ │ │ │ ldr r1, [r1, #4] │ │ │ │ @@ -375199,17 +375199,17 @@ │ │ │ │ stm r4, {r1, r2, r3, r7} │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r1 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - tsteq r9, r1, lsl #20 │ │ │ │ - tsteq r9, r4, ror #18 │ │ │ │ - tsteq r9, r7, lsl #8 │ │ │ │ + tsteq r9, r1, lsl sl │ │ │ │ + tsteq r9, r4, ror r9 │ │ │ │ + tsteq r9, r7, lsl r4 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #28 │ │ │ │ ldr sl, [r0] │ │ │ │ cmp sl, #0 │ │ │ │ beq 1c32d0 │ │ │ │ str r1, [sp, #8] │ │ │ │ @@ -375351,17 +375351,17 @@ │ │ │ │ stm r4, {r1, r2, r3, r7} │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r1 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - @ instruction: 0x011937b1 │ │ │ │ - tsteq r9, r4, lsl r7 │ │ │ │ - @ instruction: 0x011901b7 │ │ │ │ + tsteq r9, r1, asr #15 │ │ │ │ + tsteq r9, r4, lsr #14 │ │ │ │ + tsteq r9, r7, asr #3 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #28 │ │ │ │ ldr sl, [r0] │ │ │ │ cmp sl, #0 │ │ │ │ beq 1c3530 │ │ │ │ str r1, [sp, #8] │ │ │ │ @@ -375503,17 +375503,17 @@ │ │ │ │ stm r4, {r1, r2, r3, r7} │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r1 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - tsteq r9, r1, asr r5 │ │ │ │ - @ instruction: 0x011934b4 │ │ │ │ - tstpeq r8, r7, asr pc @ p-variant is OBSOLETE │ │ │ │ + tsteq r9, r1, ror #10 │ │ │ │ + tsteq r9, r4, asr #9 │ │ │ │ + tstpeq r8, r7, ror #30 @ p-variant is OBSOLETE │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ sub sp, sp, #16 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1c37a8 │ │ │ │ mov r6, r1 │ │ │ │ mov r1, #39 @ 0x27 │ │ │ │ @@ -375667,18 +375667,18 @@ │ │ │ │ str r5, [sp, #8] │ │ │ │ str r6, [sp, #12] │ │ │ │ bl 1d0010 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r8 │ │ │ │ sub sp, fp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, sl, fp, pc} │ │ │ │ - @ instruction: 0x0119329a │ │ │ │ - tsteq r9, r8, lsr #3 │ │ │ │ - tstpeq r8, r7, ror #25 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x011931fc │ │ │ │ + tsteq r9, sl, lsr #5 │ │ │ │ + @ instruction: 0x011931b8 │ │ │ │ + @ instruction: 0x0118fcf7 │ │ │ │ + tsteq r9, ip, lsl #4 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #4 │ │ │ │ ldr ip, [r0] │ │ │ │ mov r4, r0 │ │ │ │ cmp ip, #0 │ │ │ │ beq 1c3984 │ │ │ │ @@ -375853,19 +375853,19 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 1c56e0 │ │ │ │ ldr r1, [r4, #20] │ │ │ │ sub r1, r1, r9 │ │ │ │ str r1, [r4, #20] │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldrsheq r3, [r9, -sp] │ │ │ │ - @ instruction: 0x0118fab3 │ │ │ │ - tsteq r9, r7, asr sl │ │ │ │ - tsteq r9, r1, ror pc │ │ │ │ - @ instruction: 0x01192edb │ │ │ │ + tsteq r9, sp, lsl #2 │ │ │ │ + tstpeq r8, r3, asr #21 @ p-variant is OBSOLETE │ │ │ │ + tsteq r9, r7, ror #20 │ │ │ │ + tsteq r9, r1, lsl #31 │ │ │ │ + tsteq r9, fp, ror #29 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #4 │ │ │ │ mov r9, r0 │ │ │ │ ldr r0, [r0] │ │ │ │ cmp r0, #0 │ │ │ │ beq 1c3c70 │ │ │ │ @@ -376112,21 +376112,21 @@ │ │ │ │ mov r5, #0 │ │ │ │ ldr r0, [r9, #20] │ │ │ │ sub r0, r0, r4 │ │ │ │ str r0, [r9, #20] │ │ │ │ mov r0, r5 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - @ instruction: 0x01192c97 │ │ │ │ - tsteq r9, r1, lsl lr │ │ │ │ - tstpeq r8, r3, asr #15 @ p-variant is OBSOLETE │ │ │ │ - tsteq r9, r7, asr fp │ │ │ │ - tsteq r9, r7, ror #14 │ │ │ │ - @ instruction: 0x01192bf9 │ │ │ │ - tsteq r9, fp, asr fp │ │ │ │ + tsteq r9, r7, lsr #25 │ │ │ │ + tsteq r9, r1, lsr #28 │ │ │ │ + @ instruction: 0x0118f7d3 │ │ │ │ + tsteq r9, r7, ror #22 │ │ │ │ + tsteq r9, r7, ror r7 │ │ │ │ + tsteq r9, r9, lsl #24 │ │ │ │ + tsteq r9, fp, ror #22 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0] │ │ │ │ cmp r0, #0 │ │ │ │ beq 1c40ac │ │ │ │ ldr r5, [pc, #140] @ 1c40c0 │ │ │ │ @@ -376162,15 +376162,15 @@ │ │ │ │ add r0, r1, #1 │ │ │ │ str r0, [r4, #8] │ │ │ │ mov r6, #0 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, fp, pc} │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, r7, fp, pc} │ │ │ │ - tsteq r9, r1, ror #20 │ │ │ │ + tsteq r9, r1, ror sl │ │ │ │ push {r4, r5, r6, sl, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r0] │ │ │ │ mov r4, #0 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1c4148 │ │ │ │ @@ -376207,15 +376207,15 @@ │ │ │ │ mov r1, r4 │ │ │ │ pop {r4, r5, r6, sl, fp, pc} │ │ │ │ add r0, r1, #1 │ │ │ │ str r0, [r5, #8] │ │ │ │ mov r0, #0 │ │ │ │ mov r1, r4 │ │ │ │ pop {r4, r5, r6, sl, fp, pc} │ │ │ │ - @ instruction: 0x011929b5 │ │ │ │ + tsteq r9, r5, asr #19 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r0] │ │ │ │ mov r4, #0 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1c4210 │ │ │ │ @@ -376254,15 +376254,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ mov r1, r4 │ │ │ │ pop {r4, r5, r6, r7, fp, pc} │ │ │ │ mov r7, #1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, r4 │ │ │ │ pop {r4, r5, r6, r7, fp, pc} │ │ │ │ - @ instruction: 0x011928fd │ │ │ │ + tsteq r9, sp, lsl #18 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ mov r9, r0 │ │ │ │ ldr r0, [r0] │ │ │ │ cmp r0, #0 │ │ │ │ beq 1c447c │ │ │ │ @@ -376458,20 +376458,20 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r7, #0 │ │ │ │ strb r5, [r9, #4] │ │ │ │ str r7, [r9] │ │ │ │ mov r0, r7 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - tsteq r9, sp, asr #15 │ │ │ │ - @ instruction: 0x01192699 │ │ │ │ - @ instruction: 0x011926d9 │ │ │ │ - @ instruction: 0x0118effb │ │ │ │ - tsteq r9, r4, lsl #11 │ │ │ │ - tstpeq r8, r3, lsl #1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x011927dd │ │ │ │ + tsteq r9, r9, lsr #13 │ │ │ │ + tsteq r9, r9, ror #13 │ │ │ │ + tstpeq r8, fp @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x01192594 │ │ │ │ + @ instruction: 0x0118f093 │ │ │ │ push {r4, r5, r6, sl, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0] │ │ │ │ cmp r0, #0 │ │ │ │ beq 1c45fc │ │ │ │ ldr r5, [pc, #132] @ 1c461c │ │ │ │ @@ -376505,15 +376505,15 @@ │ │ │ │ pop {r4, r5, r6, sl, fp, pc} │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, sl, fp, pc} │ │ │ │ add r0, r1, #1 │ │ │ │ str r0, [r4, #8] │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, sl, fp, pc} │ │ │ │ - tsteq r9, r1, lsl #10 │ │ │ │ + tsteq r9, r1, lsl r5 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0] │ │ │ │ cmp r0, #0 │ │ │ │ beq 1c471c │ │ │ │ @@ -377047,37 +377047,37 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [pc, #100] @ 1c4eec │ │ │ │ ldr r3, [pc, #100] @ 1c4ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ bl 564b8 │ │ │ │ - tsteq r9, r8, lsr #6 │ │ │ │ - @ instruction: 0x01192197 │ │ │ │ - ldrsbeq r2, [r9, -r7] │ │ │ │ - tsteq r9, r8, lsr #1 │ │ │ │ + tsteq r9, r8, lsr r3 │ │ │ │ + tsteq r9, r7, lsr #3 │ │ │ │ + tsteq r9, r7, ror #1 │ │ │ │ + ldrheq r2, [r9, -r8] │ │ │ │ + tsteq r9, r1, lsr #31 │ │ │ │ + @ instruction: 0x0118e9db │ │ │ │ + @ instruction: 0x011921d4 │ │ │ │ + tsteq r9, r1, lsl pc │ │ │ │ + tsteq r9, r1, ror #4 │ │ │ │ + tsteq r9, r5, ror r3 │ │ │ │ + @ instruction: 0x01191d93 │ │ │ │ + tsteq r9, r2, asr #26 │ │ │ │ + @ instruction: 0x0118f7f7 │ │ │ │ + tsteq r9, lr, ror #25 │ │ │ │ + tsteq r9, sp, lsl #25 │ │ │ │ + @ instruction: 0x01191bb2 │ │ │ │ + tsteq r8, pc, ror #20 │ │ │ │ + @ instruction: 0x01191e9b │ │ │ │ + tsteq r9, ip, lsl #28 │ │ │ │ + tstpeq r8, r7, ror #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x01191f91 │ │ │ │ - tsteq r8, fp, asr #19 │ │ │ │ - tsteq r9, r4, asr #3 │ │ │ │ - tsteq r9, r1, lsl #30 │ │ │ │ - tsteq r9, r1, asr r2 │ │ │ │ - tsteq r9, r5, ror #6 │ │ │ │ - tsteq r9, r3, lsl #27 │ │ │ │ - tsteq r9, r2, lsr sp │ │ │ │ - tstpeq r8, r7, ror #15 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x01191cde │ │ │ │ - tsteq r9, sp, ror ip │ │ │ │ - tsteq r9, r2, lsr #23 │ │ │ │ - tsteq r8, pc, asr sl │ │ │ │ - tsteq r9, fp, lsl #29 │ │ │ │ - @ instruction: 0x01191dfc │ │ │ │ - @ instruction: 0x0118f8d7 │ │ │ │ - tsteq r9, r1, lsl #31 │ │ │ │ orrseq fp, r6, r0, ror #21 │ │ │ │ - tsteq r9, r7, ror #21 │ │ │ │ + @ instruction: 0x01191af7 │ │ │ │ orrseq fp, r6, ip, lsr #19 │ │ │ │ push {r4, r5, r6, r7, r8, r9, fp, lr} │ │ │ │ add fp, sp, #24 │ │ │ │ ldr r9, [r0] │ │ │ │ cmp r9, #0 │ │ │ │ beq 1c4f60 │ │ │ │ ldr r8, [r0, #4] │ │ │ │ @@ -377175,15 +377175,15 @@ │ │ │ │ str r1, [r0, #8] │ │ │ │ mov r1, #0 │ │ │ │ adcs r3, r5, #0 │ │ │ │ adcs r1, r1, #0 │ │ │ │ bne 1c5024 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, fp, lr} │ │ │ │ b 1c37d4 │ │ │ │ - tsteq r8, fp, ror #9 │ │ │ │ + @ instruction: 0x0118e4fb │ │ │ │ push {r4, r5, r6, r7, r8, sl, fp, lr} │ │ │ │ add fp, sp, #24 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0] │ │ │ │ cmp r0, #0 │ │ │ │ beq 1c5120 │ │ │ │ @@ -377558,34 +377558,34 @@ │ │ │ │ mov r3, r6 │ │ │ │ bl 1c37d4 │ │ │ │ cmp r0, #0 │ │ │ │ mov r0, #1 │ │ │ │ bne 1c54a8 │ │ │ │ b 1c5618 │ │ │ │ @ instruction: 0x03bcfbbf │ │ │ │ - tsteq r9, r1, ror #18 │ │ │ │ + tsteq r9, r1, ror r9 │ │ │ │ orrseq fp, r6, r8, lsl #17 │ │ │ │ - @ instruction: 0x011919d4 │ │ │ │ - tsteq r9, r5, ror #15 │ │ │ │ - tsteq r9, r7, asr #17 │ │ │ │ - @ instruction: 0x01191896 │ │ │ │ - tsteq r9, r8, lsr r8 │ │ │ │ - @ instruction: 0x011915f4 │ │ │ │ - tsteq r9, r9, lsr #11 │ │ │ │ - tsteq r9, r2, lsl #11 │ │ │ │ - @ instruction: 0x0118f193 │ │ │ │ - tsteq r9, r7, ror #12 │ │ │ │ - @ instruction: 0x011914fa │ │ │ │ - @ instruction: 0x0118ded7 │ │ │ │ - tsteq r9, r4, lsr r7 │ │ │ │ - tsteq r9, fp, asr #14 │ │ │ │ - tsteq r9, r0, asr #10 │ │ │ │ - tsteq r8, pc, asr pc │ │ │ │ - @ instruction: 0x0118e09f │ │ │ │ - @ instruction: 0x011917f0 │ │ │ │ + tsteq r9, r4, ror #19 │ │ │ │ + @ instruction: 0x011917f5 │ │ │ │ + @ instruction: 0x011918d7 │ │ │ │ + tsteq r9, r6, lsr #17 │ │ │ │ + tsteq r9, r8, asr #16 │ │ │ │ + tsteq r9, r4, lsl #12 │ │ │ │ + @ instruction: 0x011915b9 │ │ │ │ + @ instruction: 0x01191592 │ │ │ │ + tstpeq r8, r3, lsr #3 @ p-variant is OBSOLETE │ │ │ │ + tsteq r9, r7, ror r6 │ │ │ │ + tsteq r9, sl, lsl #10 │ │ │ │ + tsteq r8, r7, ror #29 │ │ │ │ + tsteq r9, r4, asr #14 │ │ │ │ + tsteq r9, fp, asr r7 │ │ │ │ + tsteq r9, r0, asr r5 │ │ │ │ + tsteq r8, pc, ror #30 │ │ │ │ + tsteq r8, pc, lsr #1 │ │ │ │ + tsteq r9, r0, lsl #16 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0] │ │ │ │ cmp r0, #0 │ │ │ │ beq 1c59e4 │ │ │ │ @@ -377867,26 +377867,26 @@ │ │ │ │ mov r0, r4 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 1c5098 │ │ │ │ ldr r0, [pc, #52] @ 1c5b94 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 5657c │ │ │ │ - tsteq r9, sl, asr r3 │ │ │ │ - tsteq r9, r3, lsr r3 │ │ │ │ - @ instruction: 0x0118aaf3 │ │ │ │ - tsteq r9, r9, lsl #2 │ │ │ │ - tsteq r8, fp, ror #23 │ │ │ │ - tsteq r8, pc, lsr #23 │ │ │ │ - tsteq r9, r0, ror #2 │ │ │ │ - ldrsbeq r1, [r9, -r0] │ │ │ │ - ldrsheq r1, [r9, -lr] │ │ │ │ - tsteq r9, r5, ror r0 │ │ │ │ - tsteq r9, sl, lsl r0 │ │ │ │ - tsteq r8, r7, lsr #20 │ │ │ │ + tsteq r9, sl, ror #6 │ │ │ │ + tsteq r9, r3, asr #6 │ │ │ │ + tsteq r8, r3, lsl #22 │ │ │ │ + tsteq r9, r9, lsl r1 │ │ │ │ + @ instruction: 0x0118dbfb │ │ │ │ + @ instruction: 0x0118dbbf │ │ │ │ + tsteq r9, r0, ror r1 │ │ │ │ + tsteq r9, r0, ror #1 │ │ │ │ + tsteq r9, lr, lsl #2 │ │ │ │ + tsteq r9, r5, lsl #1 │ │ │ │ + tsteq r9, sl, lsr #32 │ │ │ │ + tsteq r8, r7, lsr sl │ │ │ │ orrseq sl, r6, ip, lsl #28 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #20 │ │ │ │ ldr sl, [r0] │ │ │ │ cmp sl, #0 │ │ │ │ beq 1c5c04 │ │ │ │ @@ -378072,18 +378072,18 @@ │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r0, r1, #1 │ │ │ │ str r0, [r3, #8] │ │ │ │ mov r0, #1 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - tsteq r9, pc, asr lr │ │ │ │ - tsteq r9, ip, lsl #25 │ │ │ │ - tsteq r8, pc, lsr #14 │ │ │ │ - tsteq r9, r5, lsr #28 │ │ │ │ + tsteq r9, pc, ror #28 │ │ │ │ + @ instruction: 0x01190c9c │ │ │ │ + tsteq r8, pc, lsr r7 │ │ │ │ + tsteq r9, r5, lsr lr │ │ │ │ push {r4, r5, r6, r7, r8, sl, fp, lr} │ │ │ │ add fp, sp, #24 │ │ │ │ sub sp, sp, #32 │ │ │ │ mov r4, r0 │ │ │ │ bl 1c5b98 │ │ │ │ and r1, r0, #255 @ 0xff │ │ │ │ cmp r1, #2 │ │ │ │ @@ -378265,23 +378265,23 @@ │ │ │ │ cmp r1, #0 │ │ │ │ bne 1c5f6c │ │ │ │ mov r0, #0 │ │ │ │ strb r5, [r4, #4] │ │ │ │ str r0, [r4] │ │ │ │ sub sp, fp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, sl, fp, pc} │ │ │ │ - tsteq r9, r7, lsr #22 │ │ │ │ - tsteq r9, r9, ror fp │ │ │ │ - tsteq r9, pc, asr #21 │ │ │ │ - @ instruction: 0x01190a9f │ │ │ │ - tsteq r9, r9, ror #20 │ │ │ │ - tsteq r9, r8, asr fp │ │ │ │ - tsteq r9, r9, ror r9 │ │ │ │ - @ instruction: 0x0118d3b3 │ │ │ │ - tsteq r9, r4, lsr #18 │ │ │ │ + tsteq r9, r7, lsr fp │ │ │ │ + tsteq r9, r9, lsl #23 │ │ │ │ + @ instruction: 0x01190adf │ │ │ │ + tsteq r9, pc, lsr #21 │ │ │ │ + tsteq r9, r9, ror sl │ │ │ │ + tsteq r9, r8, ror #22 │ │ │ │ + tsteq r9, r9, lsl #19 │ │ │ │ + tsteq r8, r3, asr #7 │ │ │ │ + tsteq r9, r4, lsr r9 │ │ │ │ push {r4, r5, r6, r7, r8, sl, fp, lr} │ │ │ │ add fp, sp, #24 │ │ │ │ sub sp, sp, #24 │ │ │ │ ldr r3, [r0] │ │ │ │ mov r8, r0 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1c6398 │ │ │ │ @@ -378791,40 +378791,40 @@ │ │ │ │ cmp r2, #0 │ │ │ │ beq 1c6374 │ │ │ │ ldr r0, [pc, #108] @ 1c6a34 │ │ │ │ mov r1, #2 │ │ │ │ add r0, pc, r0 │ │ │ │ b 1c6944 │ │ │ │ @ instruction: 0xffef0800 │ │ │ │ - tsteq r9, r8, lsl #12 │ │ │ │ - tsteq r9, r5, ror r6 │ │ │ │ - tsteq r8, fp, ror #25 │ │ │ │ - tsteq r9, sl, ror #3 │ │ │ │ - ldrsheq lr, [r8, -fp] │ │ │ │ - tsteq r8, pc, lsr #25 │ │ │ │ - tsteq r9, r0, lsr #5 │ │ │ │ - tsteq r9, r7, ror #6 │ │ │ │ - tsteq r9, r7, lsl r3 │ │ │ │ - tsteq r9, fp, lsr #9 │ │ │ │ - tsteq r9, r1, asr r4 │ │ │ │ - tsteq r8, fp, lsr #25 │ │ │ │ - tsteq r9, fp, ror r5 │ │ │ │ - tsteq r9, r7, lsl r5 │ │ │ │ - @ instruction: 0x011904d8 │ │ │ │ - tsteq r9, r6, asr #32 │ │ │ │ - tsteq r9, fp, lsl r4 │ │ │ │ - @ instruction: 0x011903d4 │ │ │ │ - tsteq r9, r9, lsl #7 │ │ │ │ - tsteq r9, lr, ror r1 │ │ │ │ - tsteq r9, fp, lsr r6 │ │ │ │ - tsteq r9, r9, ror #13 │ │ │ │ - @ instruction: 0x011901b8 │ │ │ │ - tsteq r9, r0, asr #2 │ │ │ │ - tsteq r9, pc, lsl #2 │ │ │ │ - tsteq r9, ip, lsr #13 │ │ │ │ + tsteq r9, r8, lsl r6 │ │ │ │ + tsteq r9, r5, lsl #13 │ │ │ │ + @ instruction: 0x0118ccfb │ │ │ │ + @ instruction: 0x011901fa │ │ │ │ + tsteq r8, fp, lsl #2 │ │ │ │ + @ instruction: 0x0118ccbf │ │ │ │ + @ instruction: 0x011902b0 │ │ │ │ + tsteq r9, r7, ror r3 │ │ │ │ + tsteq r9, r7, lsr #6 │ │ │ │ + @ instruction: 0x011904bb │ │ │ │ + tsteq r9, r1, ror #8 │ │ │ │ + @ instruction: 0x0118dcbb │ │ │ │ + tsteq r9, fp, lsl #11 │ │ │ │ + tsteq r9, r7, lsr #10 │ │ │ │ + tsteq r9, r8, ror #9 │ │ │ │ + tsteq r9, r6, asr r0 │ │ │ │ + tsteq r9, fp, lsr #8 │ │ │ │ + tsteq r9, r4, ror #7 │ │ │ │ + @ instruction: 0x01190399 │ │ │ │ + tsteq r9, lr, lsl #3 │ │ │ │ + tsteq r9, fp, asr #12 │ │ │ │ + @ instruction: 0x011906f9 │ │ │ │ + tsteq r9, r8, asr #3 │ │ │ │ + tsteq r9, r0, asr r1 │ │ │ │ + tsteq r9, pc, lsl r1 │ │ │ │ + @ instruction: 0x011906bc │ │ │ │ push {r4, r5, r6, r7, r8, sl, fp, lr} │ │ │ │ add fp, sp, #24 │ │ │ │ sub sp, sp, #32 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [r0] │ │ │ │ cmp r0, #0 │ │ │ │ beq 1c6b28 │ │ │ │ @@ -378963,19 +378963,19 @@ │ │ │ │ sub sp, fp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, sl, fp, pc} │ │ │ │ ldr r0, [pc, #32] @ 1c6c98 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 5657c │ │ │ │ @ instruction: 0x03bcfbbf │ │ │ │ orrseq r9, r6, r0, lsr lr │ │ │ │ - tstpeq r8, r3, lsl #30 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r8, r9, asr pc @ p-variant is OBSOLETE │ │ │ │ + tstpeq r8, r3, lsl pc @ p-variant is OBSOLETE │ │ │ │ + tstpeq r8, r9, ror #30 @ p-variant is OBSOLETE │ │ │ │ orrseq r9, r6, ip, lsr sp │ │ │ │ - tstpeq r8, r8, lsl #29 @ p-variant is OBSOLETE │ │ │ │ - tsteq r8, fp, lsl sl │ │ │ │ + @ instruction: 0x0118fe98 │ │ │ │ + tsteq r8, fp, lsr #20 │ │ │ │ orrseq r9, r6, r4, lsl #26 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ mov r9, r0 │ │ │ │ ldr r0, [r0] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -379164,18 +379164,18 @@ │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [pc, #28] @ 1c6fb4 │ │ │ │ ldr r3, [pc, #28] @ 1c6fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ bl 564b8 │ │ │ │ orrseq r9, r6, r8, asr #23 │ │ │ │ - tsteq r8, fp, asr #13 │ │ │ │ - tstpeq r8, r5, lsr #26 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x0118c6db │ │ │ │ + tstpeq r8, r5, lsr sp @ p-variant is OBSOLETE │ │ │ │ orrseq r9, r6, r8, asr #23 │ │ │ │ - @ instruction: 0x0118fc91 │ │ │ │ + tstpeq r8, r1, lsr #25 @ p-variant is OBSOLETE │ │ │ │ orrseq r9, r6, r4, lsl #24 │ │ │ │ push {fp, lr} │ │ │ │ mov fp, sp │ │ │ │ sub sp, sp, #16 │ │ │ │ str r0, [fp, #-4] │ │ │ │ mov r3, #4 │ │ │ │ ldr r0, [pc, #56] @ 1c7010 │ │ │ │ @@ -379191,16 +379191,16 @@ │ │ │ │ ldr r3, [pc, #24] @ 1c7018 │ │ │ │ add r1, pc, r1 │ │ │ │ add r3, pc, r3 │ │ │ │ bl 1ce8e0 │ │ │ │ mov sp, fp │ │ │ │ pop {fp, pc} │ │ │ │ orrseq r9, r6, r0, lsr #20 │ │ │ │ - tstpeq r8, r7, ror fp @ p-variant is OBSOLETE │ │ │ │ - tsteq r8, r7, asr r5 │ │ │ │ + tstpeq r8, r7, lsl #23 @ p-variant is OBSOLETE │ │ │ │ + tsteq r8, r7, ror #10 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #4 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r1 │ │ │ │ mov r9, r0 │ │ │ │ cmp r2, #3 │ │ │ │ @@ -379431,15 +379431,15 @@ │ │ │ │ mov r2, #2 │ │ │ │ mov r3, r5 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r6 │ │ │ │ bl 56bb0 │ │ │ │ mrcmi 15, 2, r5, cr10, cr15, {2} │ │ │ │ - tstpeq r8, ip, lsl #22 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r8, ip, lsl fp @ p-variant is OBSOLETE │ │ │ │ orrseq r9, r6, r4, lsl r9 │ │ │ │ orrseq r9, r6, r0, ror #12 │ │ │ │ @ instruction: 0x019698fc │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ str r1, [sp, #28] │ │ │ │ @@ -380276,40 +380276,40 @@ │ │ │ │ mov r0, r9 │ │ │ │ mov r2, #1 │ │ │ │ mov r3, r1 │ │ │ │ bl 56bb0 │ │ │ │ @ instruction: 0xffef0800 │ │ │ │ @ instruction: 0x01968af8 │ │ │ │ orrseq r8, r6, r8, lsr fp │ │ │ │ - @ instruction: 0x0118ebf0 │ │ │ │ + tsteq r8, r0, lsl #24 │ │ │ │ @ instruction: 0x01968a94 │ │ │ │ @ instruction: 0x01968ad8 │ │ │ │ orrseq r8, r6, r8, lsl #20 │ │ │ │ orrseq r8, r6, ip, asr sl │ │ │ │ - tstpeq r8, sp, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r8, sp, asr r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x01968af8 │ │ │ │ orrseq r8, r6, r4, asr #21 │ │ │ │ orrseq r8, r6, r8, asr #21 │ │ │ │ orrseq r8, r6, r8, lsr sl │ │ │ │ orrseq r8, r6, r4, lsr #20 │ │ │ │ orrseq r8, r6, r0, lsr #20 │ │ │ │ - @ instruction: 0x0118efd2 │ │ │ │ - tsteq r8, sp, lsr #31 │ │ │ │ - tsteq r8, r8, lsl #31 │ │ │ │ - tsteq r8, r3, ror #30 │ │ │ │ - tsteq r8, lr, lsr pc │ │ │ │ - tsteq r8, r9, lsl pc │ │ │ │ - @ instruction: 0x0118eef4 │ │ │ │ + tsteq r8, r2, ror #31 │ │ │ │ + @ instruction: 0x0118efbd │ │ │ │ + @ instruction: 0x0118ef98 │ │ │ │ + tsteq r8, r3, ror pc │ │ │ │ + tsteq r8, lr, asr #30 │ │ │ │ + tsteq r8, r9, lsr #30 │ │ │ │ + tsteq r8, r4, lsl #30 │ │ │ │ orrseq r8, r6, ip, lsl sl │ │ │ │ - @ instruction: 0x0118eedb │ │ │ │ - tstpeq r8, r3, lsr #1 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r8, r9, lsr r1 @ p-variant is OBSOLETE │ │ │ │ + tsteq r8, fp, ror #29 │ │ │ │ + ldrheq pc, [r8, -r3] @ │ │ │ │ + tstpeq r8, r9, asr #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x01968a98 │ │ │ │ @ instruction: 0x01968ad0 │ │ │ │ - @ instruction: 0x0118f3b7 │ │ │ │ + tstpeq r8, r7, asr #7 @ p-variant is OBSOLETE │ │ │ │ orrseq r8, r6, r4, lsr #22 │ │ │ │ @ instruction: 0x01968ad4 │ │ │ │ @ instruction: 0x01968ad8 │ │ │ │ ldr r3, [r0] │ │ │ │ mov r2, r1 │ │ │ │ ldr r1, [r0, #4] │ │ │ │ mov r0, r3 │ │ │ │ @@ -380322,15 +380322,15 @@ │ │ │ │ ldr r1, [r1, r0, lsl #2] │ │ │ │ ldr r2, [pc, #16] @ 1c81c0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r2, [r2, r0, lsl #2] │ │ │ │ mov r0, r3 │ │ │ │ b 1ce88c │ │ │ │ orrseq r8, r6, r8, ror #20 │ │ │ │ - tsteq r8, r0, ror #22 │ │ │ │ + tsteq r8, r0, ror fp │ │ │ │ ldr r2, [r1, #20] │ │ │ │ ldr r0, [r0] │ │ │ │ tst r2, #16 │ │ │ │ bne 1c81e0 │ │ │ │ tst r2, #32 │ │ │ │ bne 1c81e4 │ │ │ │ b 1cfa7c │ │ │ │ @@ -380359,15 +380359,15 @@ │ │ │ │ mov sp, fp │ │ │ │ pop {fp, pc} │ │ │ │ mov r0, r1 │ │ │ │ ldr r1, [pc, #8] @ 1c8254 │ │ │ │ mov r2, #2 │ │ │ │ add r1, pc, r1 │ │ │ │ b 1ce618 │ │ │ │ - tsteq r8, r0, ror r9 │ │ │ │ + tsteq r8, r0, lsl #19 │ │ │ │ push {fp, lr} │ │ │ │ mov fp, sp │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r2, #0 │ │ │ │ cmp r1, #128 @ 0x80 │ │ │ │ str r2, [sp, #4] │ │ │ │ bcs 1c8280 │ │ │ │ @@ -381172,15 +381172,15 @@ │ │ │ │ mov r1, sl │ │ │ │ mov r2, #0 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r9 │ │ │ │ bl 56bb0 │ │ │ │ @ instruction: 0x001fffdf │ │ │ │ - tsteq r8, r3, lsr r4 │ │ │ │ + tsteq r8, r3, asr #8 │ │ │ │ orrseq r8, r6, r8, lsl #1 │ │ │ │ @ instruction: 0x01967cd0 │ │ │ │ @ instruction: 0x01967c90 │ │ │ │ @ instruction: 0x01967cf4 │ │ │ │ orrseq r7, r6, r0, lsr #25 │ │ │ │ @ instruction: 0x01967cdc │ │ │ │ orrseq r7, r6, r4, asr #25 │ │ │ │ @@ -381330,30 +381330,30 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [pc, #44] @ 1c91a0 │ │ │ │ ldr r3, [pc, #44] @ 1c91a4 │ │ │ │ add r0, pc, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ bl 564b8 │ │ │ │ - @ instruction: 0x01185bd0 │ │ │ │ + tsteq r8, r0, ror #23 │ │ │ │ @ instruction: 0xfffff1b8 │ │ │ │ orrseq r7, r6, r0, ror fp │ │ │ │ @ instruction: 0xfffff14c │ │ │ │ - tsteq r8, ip, lsl #22 │ │ │ │ + tsteq r8, ip, lsl fp │ │ │ │ @ instruction: 0x01967ab4 │ │ │ │ - tsteq r8, r8, lsl #23 │ │ │ │ + @ instruction: 0x0118db98 │ │ │ │ @ instruction: 0x01967a94 │ │ │ │ - tsteq r8, ip, asr #22 │ │ │ │ + tsteq r8, ip, asr fp │ │ │ │ orrseq r7, r6, r8, lsl sl │ │ │ │ mov r0, r1 │ │ │ │ ldr r1, [pc, #8] @ 1c91bc │ │ │ │ mov r2, #18 │ │ │ │ add r1, pc, r1 │ │ │ │ b 1ce88c │ │ │ │ - tsteq r8, r3, asr #22 │ │ │ │ + tsteq r8, r3, asr fp │ │ │ │ cmp r0, #0 │ │ │ │ moveq r0, #0 │ │ │ │ bxeq lr │ │ │ │ push {fp, lr} │ │ │ │ mov fp, sp │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r0, #0 │ │ │ │ @@ -383408,15 +383408,15 @@ │ │ │ │ bls 1cb340 │ │ │ │ mov r8, r4 │ │ │ │ mov r1, r5 │ │ │ │ ldr r5, [fp, #-68] @ 0xffffffbc │ │ │ │ mov ip, sl │ │ │ │ ldr r4, [sp, #60] @ 0x3c │ │ │ │ b 1cbc10 │ │ │ │ - tsteq r8, ip, lsl #25 │ │ │ │ + @ instruction: 0x0118cc9c │ │ │ │ stmdaeq r2, {r0, r2, r7, ip}^ │ │ │ │ mov r7, r2 │ │ │ │ and r2, r1, #31 │ │ │ │ mvn r6, #0 │ │ │ │ mov ip, r9 │ │ │ │ mov r0, r4 │ │ │ │ bic r9, r3, r6, lsl r2 │ │ │ │ @@ -383594,15 +383594,15 @@ │ │ │ │ ble 1cb4e4 │ │ │ │ mov r2, #255 @ 0xff │ │ │ │ orr r2, r2, #256 @ 0x100 │ │ │ │ and r3, r1, r2 │ │ │ │ lsr r2, r1, #9 │ │ │ │ mov r1, r3 │ │ │ │ b 1cb520 │ │ │ │ - @ instruction: 0x0118c8d6 │ │ │ │ + tsteq r8, r6, ror #17 │ │ │ │ mov r2, #10 │ │ │ │ and r3, r2, #31 │ │ │ │ mov r7, #1 │ │ │ │ and r3, r7, r6, lsr r3 │ │ │ │ mvn r7, r1 │ │ │ │ add r3, r3, r7 │ │ │ │ lsr r7, r3, #6 │ │ │ │ @@ -383621,15 +383621,15 @@ │ │ │ │ str r0, [fp, #-56] @ 0xffffffc8 │ │ │ │ and r0, r2, #31 │ │ │ │ str r1, [fp, #-48] @ 0xffffffd0 │ │ │ │ mov sl, #13 │ │ │ │ lsr r0, r6, r0 │ │ │ │ str r0, [fp, #-60] @ 0xffffffc4 │ │ │ │ b 1c9e84 │ │ │ │ - @ instruction: 0x01184890 │ │ │ │ + tsteq r8, r0, lsr #17 │ │ │ │ cmp r8, r5 │ │ │ │ beq 1cbf70 │ │ │ │ ldr r6, [sp, #68] @ 0x44 │ │ │ │ ldrb r0, [r8], #1 │ │ │ │ strb r0, [r6, r3] │ │ │ │ mov r0, #0 │ │ │ │ add r3, r1, #3 │ │ │ │ @@ -383920,15 +383920,15 @@ │ │ │ │ ble 1cb9fc │ │ │ │ and r2, r1, r2 │ │ │ │ cmp r2, #512 @ 0x200 │ │ │ │ bcc 1cbecc │ │ │ │ mov r4, r7 │ │ │ │ lsr r2, r1, #9 │ │ │ │ b 1cba38 │ │ │ │ - tsteq r8, r2, lsl #9 │ │ │ │ + @ instruction: 0x0118c492 │ │ │ │ mov r4, r7 │ │ │ │ mov r2, #10 │ │ │ │ and r3, r2, #31 │ │ │ │ mov r7, #1 │ │ │ │ and r3, r7, r6, lsr r3 │ │ │ │ mvn r7, r1 │ │ │ │ add r3, r3, r7 │ │ │ │ @@ -384530,24 +384530,24 @@ │ │ │ │ mov r0, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 56944 │ │ │ │ ldr r2, [pc, #16] @ 1cc388 │ │ │ │ mov r1, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 56944 │ │ │ │ - tsteq r8, r2, lsr #3 │ │ │ │ - tsteq r8, ip, lsr r1 │ │ │ │ + @ instruction: 0x0118b1b2 │ │ │ │ + tsteq r8, ip, asr #2 │ │ │ │ orrseq r4, r6, r4, ror #21 │ │ │ │ orrseq r4, r6, r0, asr fp │ │ │ │ orrseq r4, r6, r0, lsr ip │ │ │ │ orrseq r4, r6, r8, lsr #24 │ │ │ │ - @ instruction: 0x011834d0 │ │ │ │ - @ instruction: 0x0118b4f2 │ │ │ │ - tsteq r8, ip, lsr #7 │ │ │ │ - tsteq r8, lr, ror #7 │ │ │ │ + tsteq r8, r0, ror #9 │ │ │ │ + tsteq r8, r2, lsl #10 │ │ │ │ + @ instruction: 0x011833bc │ │ │ │ + @ instruction: 0x0118b3fe │ │ │ │ orrseq r4, r6, r8, ror #21 │ │ │ │ orrseq r4, r6, ip, lsr #22 │ │ │ │ orrseq r4, r6, r4, lsr #22 │ │ │ │ @ instruction: 0x01964bf4 │ │ │ │ @ instruction: 0x01964bdc │ │ │ │ orrseq r4, r6, r0, lsr #18 │ │ │ │ @ instruction: 0x01964b90 │ │ │ │ @@ -385609,15 +385609,15 @@ │ │ │ │ mov r2, r4 │ │ │ │ bl 563f4 │ │ │ │ mov r0, r1 │ │ │ │ ldr r1, [pc, #8] @ 1cd45c │ │ │ │ mov r2, #11 │ │ │ │ add r1, pc, r1 │ │ │ │ b 1ce88c │ │ │ │ - tsteq r8, sp, asr #22 │ │ │ │ + tsteq r8, sp, asr fp │ │ │ │ rsb r2, r0, #0 │ │ │ │ add r3, r0, #7 │ │ │ │ cmp r0, #4 │ │ │ │ and r2, r3, r2 │ │ │ │ add r1, r2, r1 │ │ │ │ movls r0, #4 │ │ │ │ rsb r2, r0, #-2147483648 @ 0x80000000 │ │ │ │ @@ -385637,15 +385637,15 @@ │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [pc, #16] @ 1cd4cc │ │ │ │ ldr r3, [pc, #16] @ 1cd4d0 │ │ │ │ add r0, pc, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ bl 564b8 │ │ │ │ @ instruction: 0x01963ad8 │ │ │ │ - @ instruction: 0x01189aba │ │ │ │ + tsteq r8, sl, asr #21 │ │ │ │ @ instruction: 0x01963ab4 │ │ │ │ udf #65006 @ 0xfdee │ │ │ │ push {r4, r5, r6, sl, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ cmp r1, #0 │ │ │ │ bmi 1cd53c │ │ │ │ @@ -385689,15 +385689,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ b 16b480 │ │ │ │ mov r0, r1 │ │ │ │ ldr r1, [pc, #8] @ 1cd59c │ │ │ │ mov r2, #5 │ │ │ │ add r1, pc, r1 │ │ │ │ b 1ce88c │ │ │ │ - tsteq r8, r3, asr sl │ │ │ │ + tsteq r8, r3, ror #20 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [r1, #4] │ │ │ │ mov r4, r0 │ │ │ │ cmp r1, #0 │ │ │ │ @@ -385779,15 +385779,15 @@ │ │ │ │ bl 16b480 │ │ │ │ mov r0, r4 │ │ │ │ bl 539a0 <_Unwind_Resume@plt> │ │ │ │ orrseq r3, r6, r4, lsl #18 │ │ │ │ orrseq r4, r7, r8, asr r6 │ │ │ │ orrseq r3, r6, r8, asr #18 │ │ │ │ orrseq r3, r6, r4, asr #18 │ │ │ │ - tsteq r8, pc, asr r9 │ │ │ │ + tsteq r8, pc, ror #18 │ │ │ │ @ instruction: 0x019638f8 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r0] │ │ │ │ ldr r6, [r5, #8] │ │ │ │ @@ -385926,15 +385926,15 @@ │ │ │ │ mov r0, ip │ │ │ │ mov r1, #1 │ │ │ │ mov r3, #2 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 1ce268 │ │ │ │ mov sp, fp │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq r8, r5, lsr r7 │ │ │ │ + tsteq r8, r5, asr #14 │ │ │ │ push {fp, lr} │ │ │ │ mov fp, sp │ │ │ │ sub sp, sp, #136 @ 0x88 │ │ │ │ ldrb r3, [r0] │ │ │ │ add lr, sp, #8 │ │ │ │ mov ip, r1 │ │ │ │ mov r0, #0 │ │ │ │ @@ -385955,15 +385955,15 @@ │ │ │ │ mov r0, ip │ │ │ │ mov r1, #1 │ │ │ │ mov r3, #2 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 1ce268 │ │ │ │ mov sp, fp │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq r8, r1, asr #13 │ │ │ │ + @ instruction: 0x011896d1 │ │ │ │ push {r4, sl, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ sub sp, sp, #136 @ 0x88 │ │ │ │ mov ip, r1 │ │ │ │ mov r1, #255 @ 0xff │ │ │ │ ldrh r3, [r0] │ │ │ │ add lr, sp, #8 │ │ │ │ @@ -385986,15 +385986,15 @@ │ │ │ │ mov r0, ip │ │ │ │ mov r1, #1 │ │ │ │ mov r3, #2 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 1ce268 │ │ │ │ sub sp, fp, #8 │ │ │ │ pop {r4, sl, fp, pc} │ │ │ │ - tsteq r8, r5, asr #12 │ │ │ │ + tsteq r8, r5, asr r6 │ │ │ │ push {r4, sl, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ sub sp, sp, #136 @ 0x88 │ │ │ │ mov ip, r1 │ │ │ │ mov r1, #255 @ 0xff │ │ │ │ ldrh r3, [r0] │ │ │ │ add lr, sp, #8 │ │ │ │ @@ -386017,15 +386017,15 @@ │ │ │ │ mov r0, ip │ │ │ │ mov r1, #1 │ │ │ │ mov r3, #2 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 1ce268 │ │ │ │ sub sp, fp, #8 │ │ │ │ pop {r4, sl, fp, pc} │ │ │ │ - tsteq r8, r9, asr #11 │ │ │ │ + @ instruction: 0x011895d9 │ │ │ │ push {fp, lr} │ │ │ │ mov fp, sp │ │ │ │ sub sp, sp, #136 @ 0x88 │ │ │ │ ldr r3, [r0] │ │ │ │ add lr, sp, #8 │ │ │ │ mov ip, r1 │ │ │ │ mov r0, #0 │ │ │ │ @@ -386046,15 +386046,15 @@ │ │ │ │ mov r0, ip │ │ │ │ mov r1, #1 │ │ │ │ mov r3, #2 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 1ce268 │ │ │ │ mov sp, fp │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq r8, r5, asr r5 │ │ │ │ + tsteq r8, r5, ror #10 │ │ │ │ push {fp, lr} │ │ │ │ mov fp, sp │ │ │ │ sub sp, sp, #136 @ 0x88 │ │ │ │ ldr r3, [r0] │ │ │ │ add lr, sp, #8 │ │ │ │ mov ip, r1 │ │ │ │ mov r0, #0 │ │ │ │ @@ -386075,15 +386075,15 @@ │ │ │ │ mov r0, ip │ │ │ │ mov r1, #1 │ │ │ │ mov r3, #2 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 1ce268 │ │ │ │ mov sp, fp │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq r8, r1, ror #9 │ │ │ │ + @ instruction: 0x011894f1 │ │ │ │ push {r4, sl, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ sub sp, sp, #136 @ 0x88 │ │ │ │ ldr r4, [r0] │ │ │ │ add lr, sp, #8 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ mov ip, r1 │ │ │ │ @@ -386108,15 +386108,15 @@ │ │ │ │ mov r0, ip │ │ │ │ mov r1, #1 │ │ │ │ mov r3, #2 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 1ce268 │ │ │ │ sub sp, fp, #8 │ │ │ │ pop {r4, sl, fp, pc} │ │ │ │ - tsteq r8, sp, asr r4 │ │ │ │ + tsteq r8, sp, ror #8 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ sub sp, sp, #24 │ │ │ │ cmp r1, #39 @ 0x27 │ │ │ │ bhi 1cdd18 │ │ │ │ add r3, pc, #4 │ │ │ │ ldr r5, [r3, r1, lsl #2] │ │ │ │ @@ -386358,16 +386358,16 @@ │ │ │ │ mov r1, #512 @ 0x200 │ │ │ │ strh r1, [r0, #10] │ │ │ │ mov r1, #604 @ 0x25c │ │ │ │ orr r1, r1, #8192 @ 0x2000 │ │ │ │ str r1, [r0] │ │ │ │ sub sp, fp, #8 │ │ │ │ pop {r4, r5, fp, pc} │ │ │ │ - @ instruction: 0x0118579b │ │ │ │ - @ instruction: 0x011855f7 │ │ │ │ + tsteq r8, fp, lsr #15 │ │ │ │ + tsteq r8, r7, lsl #12 │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [r1, #28] │ │ │ │ ldr r1, [r1, #32] │ │ │ │ b 1ce028 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ @@ -386975,16 +386975,16 @@ │ │ │ │ ldr r3, [r1, #12] │ │ │ │ ldr r1, [pc, #20] @ 1ce9b8 │ │ │ │ add r1, pc, r1 │ │ │ │ blx r3 │ │ │ │ and r0, r0, #1 │ │ │ │ sub sp, fp, #8 │ │ │ │ pop {r4, r5, fp, pc} │ │ │ │ - tsteq r8, r5, lsr #29 │ │ │ │ - tsteq r8, ip, ror lr │ │ │ │ + @ instruction: 0x01188eb5 │ │ │ │ + tsteq r8, ip, lsl #29 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r5, r0 │ │ │ │ mov r4, r3 │ │ │ │ ldr r3, [r5, #32] │ │ │ │ ldr r0, [r0, #28] │ │ │ │ @@ -387035,16 +387035,16 @@ │ │ │ │ ldr r3, [r1, #12] │ │ │ │ ldr r1, [pc, #20] @ 1ceaa8 │ │ │ │ add r1, pc, r1 │ │ │ │ blx r3 │ │ │ │ and r0, r0, #1 │ │ │ │ sub sp, fp, #8 │ │ │ │ pop {r4, r5, fp, pc} │ │ │ │ - @ instruction: 0x01188db5 │ │ │ │ - tsteq r8, ip, lsl #27 │ │ │ │ + tsteq r8, r5, asr #27 │ │ │ │ + @ instruction: 0x01188d9c │ │ │ │ push {r4, r5, r6, sl, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ mov r6, r0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r0, [r1, #28] │ │ │ │ mov r4, r3 │ │ │ │ ldr r1, [r1, #32] │ │ │ │ @@ -387154,20 +387154,20 @@ │ │ │ │ ldr r3, [r1, #12] │ │ │ │ ldr r1, [pc, #36] @ 1cec94 │ │ │ │ add r1, pc, r1 │ │ │ │ blx r3 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1ceb2c │ │ │ │ b 1cec2c │ │ │ │ - tsteq r8, pc, asr #25 │ │ │ │ - @ instruction: 0x01188c94 │ │ │ │ + @ instruction: 0x01188cdf │ │ │ │ + tsteq r8, r4, lsr #25 │ │ │ │ orrseq r2, r6, r0, ror #10 │ │ │ │ - @ instruction: 0x01188bfe │ │ │ │ - @ instruction: 0x01188bbd │ │ │ │ - @ instruction: 0x01188bb6 │ │ │ │ + tsteq r8, lr, lsl #24 │ │ │ │ + tsteq r8, sp, asr #23 │ │ │ │ + tsteq r8, r6, asr #23 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ mov r4, r0 │ │ │ │ ldr r7, [r0, #28] │ │ │ │ ldr r0, [r0, #32] │ │ │ │ mov r9, r3 │ │ │ │ @@ -387297,22 +387297,22 @@ │ │ │ │ ldr r1, [pc, #48] @ 1ceed8 │ │ │ │ add r1, pc, r1 │ │ │ │ blx r3 │ │ │ │ mov sl, r0 │ │ │ │ mov r0, sl │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - tsteq r8, r7, lsr #22 │ │ │ │ - @ instruction: 0x01188af0 │ │ │ │ + tsteq r8, r7, lsr fp │ │ │ │ + tsteq r8, r0, lsl #22 │ │ │ │ @ instruction: 0x019623b4 │ │ │ │ - tsteq r8, r6, asr sl │ │ │ │ - tsteq r8, r7, lsl sl │ │ │ │ + tsteq r8, r6, ror #20 │ │ │ │ + tsteq r8, r7, lsr #20 │ │ │ │ orrseq r2, r6, r8, ror #5 │ │ │ │ - tsteq r8, sl, lsl #19 │ │ │ │ - tsteq r8, r9, asr r9 │ │ │ │ + @ instruction: 0x0118899a │ │ │ │ + tsteq r8, r9, ror #18 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ mov r5, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [r1, #28] │ │ │ │ mov r2, #1 │ │ │ │ ldr r1, [r1, #32] │ │ │ │ @@ -387321,15 +387321,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ blx r3 │ │ │ │ mov r1, #0 │ │ │ │ strb r0, [r5, #4] │ │ │ │ strb r1, [r5, #5] │ │ │ │ str r4, [r5] │ │ │ │ pop {r4, r5, fp, pc} │ │ │ │ - tsteq r8, r4, lsr #18 │ │ │ │ + tsteq r8, r4, lsr r9 │ │ │ │ ldr r2, [r0, #28] │ │ │ │ ldr r0, [r0, #32] │ │ │ │ ldr r3, [r0, #16] │ │ │ │ mov r0, r2 │ │ │ │ bx r3 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ @@ -387722,15 +387722,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 1cf560 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 1ce268 │ │ │ │ str r7, [r4, #20] │ │ │ │ stm r4, {r5, r8} │ │ │ │ sub sp, fp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, sl, fp, pc} │ │ │ │ - tsteq r8, sp, lsr #22 │ │ │ │ + tsteq r8, sp, lsr fp │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #140 @ 0x8c │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [r1, #20] │ │ │ │ ldr r0, [r0] │ │ │ │ tst r1, #16 │ │ │ │ @@ -387872,16 +387872,16 @@ │ │ │ │ mov r2, #1 │ │ │ │ mov r3, #0 │ │ │ │ bl 1ce268 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xd1b71759 │ │ │ │ ldrbeq lr, [r5, #255]! @ 0xff │ │ │ │ - tsteq r8, r7, asr #21 │ │ │ │ - tsteq r8, r9, ror #18 │ │ │ │ + @ instruction: 0x01187ad7 │ │ │ │ + tsteq r8, r9, ror r9 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #140 @ 0x8c │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [r1, #20] │ │ │ │ ldr r0, [r0] │ │ │ │ tst r1, #16 │ │ │ │ @@ -388038,16 +388038,16 @@ │ │ │ │ mov r1, #1 │ │ │ │ mov r2, #1 │ │ │ │ mov r3, #0 │ │ │ │ bl 1ce268 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldrbeq lr, [r5, #255]! @ 0xff │ │ │ │ - tsteq r8, pc, ror #16 │ │ │ │ - @ instruction: 0x011876d5 │ │ │ │ + tsteq r8, pc, ror r8 │ │ │ │ + tsteq r8, r5, ror #13 │ │ │ │ ldr r2, [r0] │ │ │ │ ldr r0, [r0, #4] │ │ │ │ ldr r3, [r0, #12] │ │ │ │ mov r0, r2 │ │ │ │ bx r3 │ │ │ │ mov r3, r1 │ │ │ │ ldm r0, {r1, r2} │ │ │ │ @@ -388096,16 +388096,16 @@ │ │ │ │ stm sp, {r0, r2} │ │ │ │ mov r0, r1 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, #1 │ │ │ │ bl 1ce268 │ │ │ │ mov sp, fp │ │ │ │ pop {fp, pc} │ │ │ │ - tsteq r8, r3, asr #11 │ │ │ │ - tsteq r8, r3, lsl #11 │ │ │ │ + @ instruction: 0x011875d3 │ │ │ │ + @ instruction: 0x01187593 │ │ │ │ push {r4, r5, r6, sl, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ sub sp, sp, #16 │ │ │ │ ldrsh r0, [r0] │ │ │ │ mov ip, r1 │ │ │ │ mov lr, #255 @ 0xff │ │ │ │ orr lr, lr, #65280 @ 0xff00 │ │ │ │ @@ -388196,16 +388196,16 @@ │ │ │ │ movgt r1, #1 │ │ │ │ mov r0, ip │ │ │ │ mov r2, #1 │ │ │ │ mov r3, #0 │ │ │ │ bl 1ce268 │ │ │ │ sub sp, fp, #16 │ │ │ │ pop {r4, r5, r6, sl, fp, pc} │ │ │ │ - tsteq r8, r7, asr #9 │ │ │ │ - tsteq r8, r7, ror r4 │ │ │ │ + @ instruction: 0x011874d7 │ │ │ │ + tsteq r8, r7, lsl #9 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #28 │ │ │ │ ldr r4, [r0] │ │ │ │ mov r9, #1808 @ 0x710 │ │ │ │ ldr sl, [pc, #372] @ 1cfe60 │ │ │ │ mov lr, #255 @ 0xff │ │ │ │ @@ -388298,15 +388298,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ mov r3, #0 │ │ │ │ bl 1ce268 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xd1b71759 │ │ │ │ ldrbeq lr, [r5, #255]! @ 0xff │ │ │ │ - tsteq r8, r7, ror r3 │ │ │ │ + tsteq r8, r7, lsl #7 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #28 │ │ │ │ ldr r7, [r0] │ │ │ │ mov r0, #1808 @ 0x710 │ │ │ │ ldr sl, [pc, #396] @ 1d000c │ │ │ │ mov r8, #255 @ 0xff │ │ │ │ @@ -388405,15 +388405,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ mov r3, #0 │ │ │ │ bl 1ce268 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xd1b71759 │ │ │ │ ldrbeq lr, [r5, #255]! @ 0xff │ │ │ │ - @ instruction: 0x011871d7 │ │ │ │ + tsteq r8, r7, ror #3 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ mov r7, #1808 @ 0x710 │ │ │ │ ldr r8, [r0] │ │ │ │ ldr r5, [r0, #4] │ │ │ │ mov ip, #255 @ 0xff │ │ │ │ @@ -388521,15 +388521,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ mov r2, #1 │ │ │ │ mov r3, #0 │ │ │ │ bl 1ce268 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldrbeq lr, [r5, #255]! @ 0xff │ │ │ │ - tsteq r8, fp, lsr r0 │ │ │ │ + tsteq r8, fp, asr #32 │ │ │ │ cmp r0, #32 │ │ │ │ mov r2, #0 │ │ │ │ sub r0, r0, #127 @ 0x7f │ │ │ │ movcc r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ cmp r0, #33 @ 0x21 │ │ │ │ movcc r1, #1 │ │ │ │ @@ -388628,17 +388628,17 @@ │ │ │ │ bl 56944 │ │ │ │ ldr r2, [pc, #20] @ 1d038c │ │ │ │ mov r0, lr │ │ │ │ mov r1, #34 @ 0x22 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 56944 │ │ │ │ @ instruction: 0x001fffff │ │ │ │ - tsteq r8, r4, rrx │ │ │ │ + tsteq r8, r4, ror r0 │ │ │ │ orrseq r0, r6, r0, lsr #25 │ │ │ │ - tsteq r8, r0 │ │ │ │ + tsteq r8, r0, lsl r0 │ │ │ │ orrseq r0, r6, r4, asr #25 │ │ │ │ push {fp, lr} │ │ │ │ mov fp, sp │ │ │ │ sub sp, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #24] │ │ │ │ @@ -388974,15 +388974,15 @@ │ │ │ │ ldr r0, [r1, #28] │ │ │ │ mov r2, #14 │ │ │ │ ldr r1, [r1, #32] │ │ │ │ ldr r3, [r1, #12] │ │ │ │ ldr r1, [pc, #4] @ 1d08f0 │ │ │ │ add r1, pc, r1 │ │ │ │ bx r3 │ │ │ │ - tsteq r8, sl, asr #28 │ │ │ │ + tsteq r8, sl, asr lr │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #28 │ │ │ │ ldrb r2, [r0, #8] │ │ │ │ mov r8, #128 @ 0x80 │ │ │ │ mov ip, #0 │ │ │ │ mov lr, #0 │ │ │ │ @@ -389134,16 +389134,16 @@ │ │ │ │ mov r0, r5 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r5, #0 │ │ │ │ mov r0, r5 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - tsteq r8, r2, lsl r7 │ │ │ │ - tsteq r8, r3, lsl #21 │ │ │ │ + tsteq r8, r2, lsr #14 │ │ │ │ + @ instruction: 0x01182a93 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr r8, [fp, #8] │ │ │ │ mov sl, r3 │ │ │ │ mov ip, r1 │ │ │ │ mov lr, r0 │ │ │ │ @@ -389837,21 +389837,21 @@ │ │ │ │ bl 1ce268 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r6 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldrbeq lr, [r5, #255]! @ 0xff │ │ │ │ @ instruction: 0xd1b71759 │ │ │ │ - tsteq r8, r3, lsl #29 │ │ │ │ - tsteq r8, r7, asr #25 │ │ │ │ - tsteq r8, pc, asr #27 │ │ │ │ - tsteq r8, sp, lsr #26 │ │ │ │ - @ instruction: 0x011863da │ │ │ │ - tsteq r8, pc, lsl #24 │ │ │ │ - @ instruction: 0x01185ab5 │ │ │ │ + @ instruction: 0x01185e93 │ │ │ │ + @ instruction: 0x01185cd7 │ │ │ │ + @ instruction: 0x01185ddf │ │ │ │ + tsteq r8, sp, lsr sp │ │ │ │ + tsteq r8, sl, ror #7 │ │ │ │ + tsteq r8, pc, lsl ip │ │ │ │ + tsteq r8, r5, asr #21 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #28 │ │ │ │ mov r3, r1 │ │ │ │ sub r1, r1, #1 │ │ │ │ str r1, [sp, #4] │ │ │ │ mov sl, #0 │ │ │ │ @@ -389994,15 +389994,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, #1 │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mrseq r0, (UNDEF: 17) │ │ │ │ beq 454108 │ │ │ │ addhi r8, r0, r0, lsl #1 │ │ │ │ - @ instruction: 0x01182cdf │ │ │ │ + tsteq r8, pc, ror #25 │ │ │ │ push {r4, r5, r6, r7, fp, lr} │ │ │ │ add fp, sp, #16 │ │ │ │ ldm r0, {r4, r5, r6} │ │ │ │ ldrb r0, [r6] │ │ │ │ cmp r0, #0 │ │ │ │ beq 1d1930 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ @@ -390022,15 +390022,15 @@ │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ strb r0, [r6] │ │ │ │ mov r0, r4 │ │ │ │ ldr r2, [r5, #16] │ │ │ │ pop {r4, r5, r6, r7, fp, lr} │ │ │ │ bx r2 │ │ │ │ - tsteq r8, fp, asr ip │ │ │ │ + tsteq r8, fp, ror #24 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ mov r4, r0 │ │ │ │ ldrb r0, [r0, #4] │ │ │ │ mov r6, #1 │ │ │ │ mov r9, #1 │ │ │ │ @@ -390144,21 +390144,21 @@ │ │ │ │ mov r9, r0 │ │ │ │ mov r6, #1 │ │ │ │ strb r6, [r4, #5] │ │ │ │ mov r0, r4 │ │ │ │ strb r9, [r4, #4] │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - tsteq r8, pc, asr lr │ │ │ │ - tsteq r8, r8, asr lr │ │ │ │ - @ instruction: 0x01185df5 │ │ │ │ - tsteq r8, pc, lsr #27 │ │ │ │ + tsteq r8, pc, ror #28 │ │ │ │ + tsteq r8, r8, ror #28 │ │ │ │ + tsteq r8, r5, lsl #28 │ │ │ │ + @ instruction: 0x01185dbf │ │ │ │ orrseq pc, r5, r8, lsl #13 │ │ │ │ - tsteq r8, r1, lsr sp │ │ │ │ - @ instruction: 0x01185cf6 │ │ │ │ + tsteq r8, r1, asr #26 │ │ │ │ + tsteq r8, r6, lsl #26 │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ sub sp, sp, #16 │ │ │ │ ldrb r1, [r0, #4] │ │ │ │ mov r4, r0 │ │ │ │ mov r0, #1 │ │ │ │ cmp r1, #0 │ │ │ │ @@ -390214,18 +390214,18 @@ │ │ │ │ ldr r3, [r1, #12] │ │ │ │ ldr r1, [pc, #28] @ 1d1c5c │ │ │ │ add r1, pc, r1 │ │ │ │ blx r3 │ │ │ │ strb r0, [r4, #4] │ │ │ │ sub sp, fp, #8 │ │ │ │ pop {r4, r5, fp, pc} │ │ │ │ - tsteq r8, r0, asr #24 │ │ │ │ - tsteq r8, pc, ror #24 │ │ │ │ - tsteq r8, r1, lsl ip │ │ │ │ - tsteq r8, r0, ror #23 │ │ │ │ + tsteq r8, r0, asr ip │ │ │ │ + tsteq r8, pc, ror ip │ │ │ │ + tsteq r8, r1, lsr #24 │ │ │ │ + @ instruction: 0x01185bf0 │ │ │ │ ldrb r2, [r0, #4] │ │ │ │ mov r1, r0 │ │ │ │ ldrb r0, [r0, #5] │ │ │ │ cmp r0, #0 │ │ │ │ mov r0, r2 │ │ │ │ beq 1d1ce4 │ │ │ │ mov r0, #1 │ │ │ │ @@ -390253,16 +390253,16 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ blx r3 │ │ │ │ mov r1, r4 │ │ │ │ pop {r4, sl, fp, lr} │ │ │ │ strb r0, [r1, #4] │ │ │ │ and r0, r0, #1 │ │ │ │ bx lr │ │ │ │ - tsteq r8, r9, ror #22 │ │ │ │ - tsteq r8, ip, asr #22 │ │ │ │ + tsteq r8, r9, ror fp │ │ │ │ + tsteq r8, ip, asr fp │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ ldrb r3, [r0, #8] │ │ │ │ mov r8, #1 │ │ │ │ ldr r9, [r0] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -390354,19 +390354,19 @@ │ │ │ │ mov r8, r0 │ │ │ │ mov r0, sl │ │ │ │ add r1, r9, #1 │ │ │ │ strb r8, [r0, #8] │ │ │ │ str r1, [r0] │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - tsteq r8, fp, ror #21 │ │ │ │ - tsteq r8, r7, asr #21 │ │ │ │ - tsteq r8, ip, asr sl │ │ │ │ + @ instruction: 0x01185afb │ │ │ │ + @ instruction: 0x01185ad7 │ │ │ │ + tsteq r8, ip, ror #20 │ │ │ │ orrseq pc, r5, r0, lsl r3 @ │ │ │ │ - tsteq r8, lr, lsr #19 │ │ │ │ + @ instruction: 0x011859be │ │ │ │ push {r4, r5, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ ldr r1, [r0] │ │ │ │ ldrb r2, [r0, #8] │ │ │ │ cmp r1, #0 │ │ │ │ beq 1d1f4c │ │ │ │ mov r4, #1 │ │ │ │ @@ -390407,16 +390407,16 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ strb r4, [r0, #8] │ │ │ │ and r0, r4, #1 │ │ │ │ pop {r4, r5, fp, pc} │ │ │ │ and r0, r2, #1 │ │ │ │ pop {r4, r5, fp, pc} │ │ │ │ - tsteq r8, sp, asr #17 │ │ │ │ - tsteq r8, sl, lsr #18 │ │ │ │ + @ instruction: 0x011858dd │ │ │ │ + tsteq r8, sl, lsr r9 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ ldrb r3, [r0, #4] │ │ │ │ mov r8, #1 │ │ │ │ mov r5, #1 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -390511,18 +390511,18 @@ │ │ │ │ blx r3 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r9 │ │ │ │ strb r8, [r0, #5] │ │ │ │ strb r5, [r0, #4] │ │ │ │ sub sp, fp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - tsteq r8, r7, asr #16 │ │ │ │ - tsteq r8, r7, ror #15 │ │ │ │ + tsteq r8, r7, asr r8 │ │ │ │ + @ instruction: 0x011857f7 │ │ │ │ @ instruction: 0x0195f098 │ │ │ │ - tsteq r8, r6, lsr r7 │ │ │ │ + tsteq r8, r6, asr #14 │ │ │ │ push {r4, sl, fp, lr} │ │ │ │ add fp, sp, #8 │ │ │ │ ldrb r1, [r0, #4] │ │ │ │ mov r4, r0 │ │ │ │ mov r0, #1 │ │ │ │ cmp r1, #0 │ │ │ │ bne 1d2140 │ │ │ │ @@ -390532,15 +390532,15 @@ │ │ │ │ ldr r1, [r1, #32] │ │ │ │ ldr r3, [r1, #12] │ │ │ │ ldr r1, [pc, #12] @ 1d2148 │ │ │ │ add r1, pc, r1 │ │ │ │ blx r3 │ │ │ │ strb r0, [r4, #4] │ │ │ │ pop {r4, sl, fp, pc} │ │ │ │ - tsteq r8, sp, ror #13 │ │ │ │ + @ instruction: 0x011856fd │ │ │ │ mov r2, r1 │ │ │ │ ldr r1, [pc, #4] @ 1d215c │ │ │ │ add r1, pc, r1 │ │ │ │ b 1ce028 │ │ │ │ orrseq lr, r5, r0, ror #31 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ @@ -390692,15 +390692,15 @@ │ │ │ │ str r3, [r0, #4] │ │ │ │ orr r1, r7, r1, lsl #8 │ │ │ │ str r1, [r0, #8] │ │ │ │ mov r1, #1 │ │ │ │ str r1, [r0] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ addhi r8, r0, r0, lsl #1 │ │ │ │ - tsteq r8, r0, asr #13 │ │ │ │ + @ instruction: 0x011856d0 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add fp, sp, #28 │ │ │ │ sub sp, sp, #164 @ 0xa4 │ │ │ │ ldr r7, [r1, #32] │ │ │ │ mov r6, r0 │ │ │ │ ldr r5, [r1, #28] │ │ │ │ mov r1, #34 @ 0x22 │ │ │ │ @@ -391121,15 +391121,15 @@ │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, lr │ │ │ │ bl 56bb0 │ │ │ │ orrseq lr, r6, ip, lsl #20 │ │ │ │ @ instruction: 0x0195e6f0 │ │ │ │ - tsteq r8, r7, asr sp │ │ │ │ + tsteq r8, r7, ror #26 │ │ │ │ orrseq lr, r5, r0, asr #15 │ │ │ │ orrseq lr, r5, r4, lsr #14 │ │ │ │ ldr ip, [r1, #4] │ │ │ │ cmp ip, #0 │ │ │ │ moveq r1, #0 │ │ │ │ streq r1, [r0] │ │ │ │ bxeq lr │ │ │ │ @@ -391251,16 +391251,16 @@ │ │ │ │ stm r1, {r6, r7} │ │ │ │ sub r1, r3, r2 │ │ │ │ add r3, lr, r2 │ │ │ │ str lr, [r0] │ │ │ │ stmib r0, {r2, r3} │ │ │ │ str r1, [r0, #12] │ │ │ │ pop {r4, r5, r6, r7, r8, sl, fp, pc} │ │ │ │ - @ instruction: 0x01184ebc │ │ │ │ - @ instruction: 0x01184e98 │ │ │ │ + tsteq r8, ip, asr #29 │ │ │ │ + tsteq r8, r8, lsr #29 │ │ │ │ push {fp, lr} │ │ │ │ mov fp, sp │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ stm sp, {r0, r1} │ │ │ │ mov r0, #0 │ │ │ │ str r0, [sp, #24] │ │ │ │ mov r0, #2 │ │ │ │ @@ -391749,15 +391749,15 @@ │ │ │ │ mov r1, ip │ │ │ │ bl 567a4 │ │ │ │ ldr r2, [pc, #60] @ 1d347c │ │ │ │ mov r0, lr │ │ │ │ mov r1, r4 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 56710 │ │ │ │ - tsteq r8, ip, asr #23 │ │ │ │ + @ instruction: 0x01184bdc │ │ │ │ orrseq sp, r5, ip, lsl #29 │ │ │ │ @ instruction: 0xffffc668 │ │ │ │ orrseq lr, r6, r8, lsl #4 │ │ │ │ orrseq sp, r5, ip, asr #30 │ │ │ │ @ instruction: 0xffffc70c │ │ │ │ @ instruction: 0xffffde20 │ │ │ │ orrseq sp, r6, r0, ror lr │ │ │ │ @@ -391962,20 +391962,20 @@ │ │ │ │ mov sp, fp │ │ │ │ pop {fp, pc} │ │ │ │ andseq pc, pc, r0, ror #31 │ │ │ │ @ instruction: 0xfffd48c0 │ │ │ │ @ instruction: 0xfffd1410 │ │ │ │ @ instruction: 0xfffcecb0 │ │ │ │ @ instruction: 0xfff522b0 │ │ │ │ - tsteq r8, r2, lsr #22 │ │ │ │ - @ instruction: 0x01184990 │ │ │ │ - @ instruction: 0x011849dc │ │ │ │ - tsteq r8, lr, ror r7 │ │ │ │ - tsteq r8, sl, lsr r6 │ │ │ │ - tsteq r8, lr, lsl #13 │ │ │ │ + tsteq r8, r2, lsr fp │ │ │ │ + tsteq r8, r0, lsr #19 │ │ │ │ + tsteq r8, ip, ror #19 │ │ │ │ + tsteq r8, lr, lsl #15 │ │ │ │ + tsteq r8, sl, asr #12 │ │ │ │ + @ instruction: 0x0118469e │ │ │ │ sub r3, r1, #1 │ │ │ │ mov ip, r0 │ │ │ │ eor r2, r1, r3 │ │ │ │ mov r0, #0 │ │ │ │ cmp r2, r3 │ │ │ │ bxls lr │ │ │ │ rsb r1, r1, #-2147483648 @ 0x80000000 │ │ │ │ @@ -395523,16 +395523,16 @@ │ │ │ │ asr r1, ip, #24 │ │ │ │ asr ip, ip, #31 │ │ │ │ b 1d6ef0 │ │ │ │ asr ip, r1, #31 │ │ │ │ b 1d6ef0 │ │ │ │ orrseq r9, r6, ip, asr r2 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ - tsteq r8, r3, ror #10 │ │ │ │ - tsteq r8, r7, asr #9 │ │ │ │ + tsteq r8, r3, ror r5 │ │ │ │ + @ instruction: 0x011814d7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ add r5, r1, r2, lsl #5 │ │ │ │ add r0, r5, #48 @ 0x30 │ │ │ │ mov r4, r3 │ │ │ │ @@ -395605,15 +395605,15 @@ │ │ │ │ cmn ip, #1 │ │ │ │ cmneq r3, #1 │ │ │ │ beq 1d6ff4 │ │ │ │ cmp r2, r1 │ │ │ │ bne 1d6f9c │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - @ instruction: 0x011813d7 │ │ │ │ + tsteq r8, r7, ror #7 │ │ │ │ add r0, r1, r2, lsl #5 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ ldr r4, [r0, #60] @ 0x3c │ │ │ │ ldr r0, [pc, #336] @ 1d71f4 │ │ │ │ ldr ip, [r4] │ │ │ │ add r0, pc, r0 │ │ │ │ ldrb lr, [ip, #12] │ │ │ │ @@ -395697,15 +395697,15 @@ │ │ │ │ mov r8, r1 │ │ │ │ asr r2, r1, #31 │ │ │ │ b 1d718c │ │ │ │ mov r8, r1 │ │ │ │ b 1d718c │ │ │ │ orrseq r8, r6, r4, asr pc │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ - @ instruction: 0x0118129b │ │ │ │ + tsteq r8, fp, lsr #5 │ │ │ │ add r1, r1, r2, lsl #5 │ │ │ │ ldr r2, [r1, #60] @ 0x3c │ │ │ │ ldr r1, [r2] │ │ │ │ ldrb r2, [r1, #12] │ │ │ │ cmp r2, #5 │ │ │ │ beq 1d7220 │ │ │ │ mov r0, #0 │ │ │ │ @@ -395853,15 +395853,15 @@ │ │ │ │ b 1d7304 │ │ │ │ cmp r0, r2 │ │ │ │ beq 1d7400 │ │ │ │ ldrb r3, [r2, #1]! │ │ │ │ add r3, r3, #5 │ │ │ │ ldr r3, [r1, r3, lsl #3] │ │ │ │ b 1d7368 │ │ │ │ - tsteq r8, fp, ror #2 │ │ │ │ + tsteq r8, fp, ror r1 │ │ │ │ add r1, r1, r2, lsl #5 │ │ │ │ ldr r2, [r1, #60] @ 0x3c │ │ │ │ ldr r2, [r2] │ │ │ │ ldrb r1, [r2, #12] │ │ │ │ cmp r1, #5 │ │ │ │ beq 1d7490 │ │ │ │ mov r0, #0 │ │ │ │ @@ -395955,15 +395955,15 @@ │ │ │ │ cmp lr, #32 │ │ │ │ add r3, r3, #5 │ │ │ │ add r0, r2, r3, lsl #3 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ ldr r3, [r2, r3, lsl #3] │ │ │ │ bls 1d756c │ │ │ │ b 1d7570 │ │ │ │ - tsteq r8, r7, lsr #30 │ │ │ │ + tsteq r8, r7, lsr pc │ │ │ │ add r1, r1, r2, lsl #5 │ │ │ │ ldr r2, [r1, #60] @ 0x3c │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ ldr lr, [r2] │ │ │ │ ldrb r2, [lr, #12] │ │ │ │ cmp r2, #5 │ │ │ │ bne 1d76b4 │ │ │ │ @@ -396104,15 +396104,15 @@ │ │ │ │ b 1d7784 │ │ │ │ cmp ip, r0 │ │ │ │ beq 1d76c8 │ │ │ │ ldrb r3, [r0, #1]! │ │ │ │ add r3, r3, #5 │ │ │ │ ldr r3, [lr, r3, lsl #3] │ │ │ │ b 1d7734 │ │ │ │ - tsteq r8, r7, lsr #27 │ │ │ │ + @ instruction: 0x01180db7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ add r5, r1, r2, lsl #5 │ │ │ │ add r0, r5, #48 @ 0x30 │ │ │ │ mov r4, r3 │ │ │ │ @@ -396178,15 +396178,15 @@ │ │ │ │ b 1d78fc │ │ │ │ tst r3, #31 │ │ │ │ beq 1d78fc │ │ │ │ cmp r2, r1 │ │ │ │ bne 1d78ac │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - tsteq r8, pc, ror #22 │ │ │ │ + tsteq r8, pc, ror fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ add r4, r1, r2, lsl #5 │ │ │ │ add r0, r4, #48 @ 0x30 │ │ │ │ mov r7, r3 │ │ │ │ @@ -396344,15 +396344,15 @@ │ │ │ │ lsl r2, r1, r2 │ │ │ │ lsl r3, r1, r0 │ │ │ │ rsb ip, r0, #32 │ │ │ │ orr r2, r2, r1, lsr ip │ │ │ │ subs r3, r3, #1 │ │ │ │ sbc r2, r2, #0 │ │ │ │ b 1d7bc4 │ │ │ │ - tsteq r8, fp, asr sl │ │ │ │ + tsteq r8, fp, ror #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ add r5, r1, r2, lsl #5 │ │ │ │ add r0, r5, #48 @ 0x30 │ │ │ │ mov r4, r3 │ │ │ │ @@ -396541,15 +396541,15 @@ │ │ │ │ b 1d7e00 │ │ │ │ ldrb r3, [ip, #1]! │ │ │ │ mvn r2, #0 │ │ │ │ add r3, r3, #5 │ │ │ │ ldr r1, [r5, r3, lsl #3] │ │ │ │ mov r3, r2 │ │ │ │ b 1d7d20 │ │ │ │ - tsteq r8, r7, lsr #15 │ │ │ │ + @ instruction: 0x011807b7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ add r5, r1, r2, lsl #5 │ │ │ │ add r0, r5, #48 @ 0x30 │ │ │ │ mov r4, r3 │ │ │ │ @@ -396681,15 +396681,15 @@ │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ tst r3, r9 │ │ │ │ beq 1d8118 │ │ │ │ b 1d8064 │ │ │ │ mvn r9, #0 │ │ │ │ mov r2, r9 │ │ │ │ b 1d7fc0 │ │ │ │ - @ instruction: 0x011804b3 │ │ │ │ + tsteq r8, r3, asr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ add r5, r1, r2, lsl #5 │ │ │ │ add r0, r5, #48 @ 0x30 │ │ │ │ mov r4, r3 │ │ │ │ @@ -396861,15 +396861,15 @@ │ │ │ │ b 1d8338 │ │ │ │ ldrb r3, [r0, #1]! │ │ │ │ mvn r1, #0 │ │ │ │ add r3, r3, #5 │ │ │ │ ldr r3, [r5, r3, lsl #3] │ │ │ │ mov r2, r1 │ │ │ │ b 1d8394 │ │ │ │ - @ instruction: 0x0118029f │ │ │ │ + tsteq r8, pc, lsr #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ add r5, r1, r2, lsl #5 │ │ │ │ add r0, r5, #48 @ 0x30 │ │ │ │ mov r4, r3 │ │ │ │ @@ -397001,15 +397001,15 @@ │ │ │ │ ldrhi r3, [r4, r3, lsl #3] │ │ │ │ ldrls r3, [r4, r3, lsl #3] │ │ │ │ movhi r1, r0 │ │ │ │ mvnls r1, #0 │ │ │ │ tst r3, r1 │ │ │ │ beq 1d8624 │ │ │ │ b 1d8570 │ │ │ │ - @ instruction: 0x0117fff3 │ │ │ │ + tsteq r8, r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ add r4, r1, r2, lsl #5 │ │ │ │ add r0, r4, #48 @ 0x30 │ │ │ │ mov r8, r3 │ │ │ │ @@ -397222,15 +397222,15 @@ │ │ │ │ orr r1, r1, r0, lsr ip │ │ │ │ lsl r0, r0, r3 │ │ │ │ cmp r1, r6 │ │ │ │ cmpeq r0, r4 │ │ │ │ movne r6, #1 │ │ │ │ moveq r6, #0 │ │ │ │ b 1d8960 │ │ │ │ - tstpeq r7, pc, lsl lr @ p-variant is OBSOLETE │ │ │ │ + tstpeq r7, pc, lsr #28 @ p-variant is OBSOLETE │ │ │ │ add r1, r1, r2, lsl #5 │ │ │ │ ldr r2, [r1, #60] @ 0x3c │ │ │ │ ldr r1, [r2] │ │ │ │ ldrb r2, [r1, #12] │ │ │ │ cmp r2, #5 │ │ │ │ beq 1d89f4 │ │ │ │ mov r0, #0 │ │ │ │ @@ -397277,15 +397277,15 @@ │ │ │ │ cmp r5, ip │ │ │ │ sbcs lr, lr, r3 │ │ │ │ bcs 1d8a60 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x0117fafb │ │ │ │ + tstpeq r7, fp, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xfffc07fb │ │ │ │ add r1, r1, r2, lsl #5 │ │ │ │ ldr r2, [r1, #60] @ 0x3c │ │ │ │ ldr ip, [r2] │ │ │ │ ldrb r2, [ip, #12] │ │ │ │ cmp r2, #5 │ │ │ │ beq 1d8ad4 │ │ │ │ @@ -397351,15 +397351,15 @@ │ │ │ │ sbcs lr, lr, #0 │ │ │ │ bcs 1d8b60 │ │ │ │ cmp r2, r1 │ │ │ │ bne 1d8af4 │ │ │ │ b 1d8b3c │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ - tstpeq r7, pc, lsl sl @ p-variant is OBSOLETE │ │ │ │ + tstpeq r7, pc, lsr #20 @ p-variant is OBSOLETE │ │ │ │ add r1, r1, r2, lsl #5 │ │ │ │ ldr r2, [r1, #60] @ 0x3c │ │ │ │ ldr ip, [r2] │ │ │ │ ldrb r2, [ip, #12] │ │ │ │ cmp r2, #5 │ │ │ │ beq 1d8bf8 │ │ │ │ mov r0, #0 │ │ │ │ @@ -397423,15 +397423,15 @@ │ │ │ │ bne 1d8c68 │ │ │ │ cmp r2, r1 │ │ │ │ bne 1d8c18 │ │ │ │ mov r0, #1 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ - tstpeq r7, r3, lsr #18 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r7, r3, lsr r9 @ p-variant is OBSOLETE │ │ │ │ add r1, r1, r2, lsl #5 │ │ │ │ ldr r2, [r1, #60] @ 0x3c │ │ │ │ ldr ip, [r2] │ │ │ │ ldrb r2, [ip, #12] │ │ │ │ cmp r2, #5 │ │ │ │ beq 1d8d18 │ │ │ │ mov r0, #0 │ │ │ │ @@ -397495,15 +397495,15 @@ │ │ │ │ bne 1d8d88 │ │ │ │ cmp r2, r1 │ │ │ │ bne 1d8d38 │ │ │ │ mov r0, #1 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ - tstpeq r7, r3, lsr #16 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r7, r3, lsr r8 @ p-variant is OBSOLETE │ │ │ │ add r1, r1, r2, lsl #5 │ │ │ │ ldr r2, [r1, #60] @ 0x3c │ │ │ │ ldr ip, [r2] │ │ │ │ ldrb r2, [ip, #12] │ │ │ │ cmp r2, #5 │ │ │ │ beq 1d8e38 │ │ │ │ mov r0, #0 │ │ │ │ @@ -397567,15 +397567,15 @@ │ │ │ │ bne 1d8ea8 │ │ │ │ cmp r2, r1 │ │ │ │ bne 1d8e58 │ │ │ │ mov r0, #1 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ - tstpeq r7, r3, lsr #14 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r7, r3, lsr r7 @ p-variant is OBSOLETE │ │ │ │ add r1, r1, r2, lsl #5 │ │ │ │ ldr r2, [r1, #60] @ 0x3c │ │ │ │ ldr ip, [r2] │ │ │ │ ldrb r2, [ip, #12] │ │ │ │ cmp r2, #5 │ │ │ │ beq 1d8f58 │ │ │ │ mov r0, #0 │ │ │ │ @@ -397639,15 +397639,15 @@ │ │ │ │ bne 1d8fc8 │ │ │ │ cmp r2, r1 │ │ │ │ bne 1d8f78 │ │ │ │ mov r0, #1 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ - tstpeq r7, r3, lsr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r7, r3, lsr r6 @ p-variant is OBSOLETE │ │ │ │ add r1, r1, r2, lsl #5 │ │ │ │ ldr r2, [r1, #60] @ 0x3c │ │ │ │ ldr ip, [r2] │ │ │ │ ldrb r2, [ip, #12] │ │ │ │ cmp r2, #5 │ │ │ │ beq 1d9078 │ │ │ │ mov r0, #0 │ │ │ │ @@ -397711,15 +397711,15 @@ │ │ │ │ bne 1d90e8 │ │ │ │ cmp r2, r1 │ │ │ │ bne 1d9098 │ │ │ │ mov r0, #1 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ - tstpeq r7, r3, lsr #10 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r7, r3, lsr r5 @ p-variant is OBSOLETE │ │ │ │ add r1, r1, r2, lsl #5 │ │ │ │ ldr r2, [r1, #60] @ 0x3c │ │ │ │ ldr ip, [r2] │ │ │ │ ldrb r2, [ip, #12] │ │ │ │ cmp r2, #5 │ │ │ │ beq 1d9198 │ │ │ │ mov r0, #0 │ │ │ │ @@ -397783,15 +397783,15 @@ │ │ │ │ bne 1d9208 │ │ │ │ cmp r2, r1 │ │ │ │ bne 1d91b8 │ │ │ │ mov r0, #1 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ - tstpeq r7, r3, lsr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r7, r3, lsr r4 @ p-variant is OBSOLETE │ │ │ │ add r1, r1, r2, lsl #5 │ │ │ │ ldr r2, [r1, #60] @ 0x3c │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr lr, [r2] │ │ │ │ ldrb r2, [lr, #12] │ │ │ │ cmp r2, #5 │ │ │ │ bne 1d9304 │ │ │ │ @@ -397843,15 +397843,15 @@ │ │ │ │ bne 1d9350 │ │ │ │ b 1d9328 │ │ │ │ tst r0, #30 │ │ │ │ beq 1d9304 │ │ │ │ cmp r2, r1 │ │ │ │ bne 1d92d0 │ │ │ │ b 1d9328 │ │ │ │ - tstpeq r7, fp, lsr #6 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r7, fp, lsr r3 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ add r1, r1, r2, lsl #5 │ │ │ │ ldr r2, [r1, #60] @ 0x3c │ │ │ │ ldr r7, [r2] │ │ │ │ @@ -397917,15 +397917,15 @@ │ │ │ │ b 1d9430 │ │ │ │ bl 52fd4 <__popcountdi2@plt> │ │ │ │ cmp r0, #2 │ │ │ │ bne 1d9408 │ │ │ │ cmp r4, r6 │ │ │ │ bne 1d93cc │ │ │ │ b 1d9430 │ │ │ │ - tstpeq r7, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r7, r7, asr r2 @ p-variant is OBSOLETE │ │ │ │ add ip, r1, r2, lsl #5 │ │ │ │ ldr ip, [ip, #60] @ 0x3c │ │ │ │ ldr r0, [pc, #220] @ 1d959c │ │ │ │ ldr ip, [ip] │ │ │ │ add r0, pc, r0 │ │ │ │ ldrb ip, [ip, #12] │ │ │ │ cmp ip, #5 │ │ │ │ @@ -397979,15 +397979,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ and r2, r1, #255 @ 0xff │ │ │ │ b 1d9574 │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ orrseq r6, r6, r8, lsr fp │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ - tstpeq r7, r7, lsr #2 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r7, r7, lsr r1 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r3, [r0, #36] @ 0x24 │ │ │ │ add r5, r0, #32 │ │ │ │ cmp r5, r3 │ │ │ │ @@ -398377,15 +398377,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ b 1d9b9c │ │ │ │ mov r3, r2 │ │ │ │ mov r2, r1 │ │ │ │ b 1d9b9c │ │ │ │ orrseq r6, r6, ip, asr r5 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ - tsteq r7, fp, asr #22 │ │ │ │ + tsteq r7, fp, asr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r4, [r0, #36] @ 0x24 │ │ │ │ ldr ip, [pc, #1032] @ 1da004 │ │ │ │ add sl, r0, #32 │ │ │ │ @@ -402557,33 +402557,33 @@ │ │ │ │ mov r0, #165 @ 0xa5 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #38 @ 0x26 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #157 @ 0x9d │ │ │ │ pop {r4, pc} │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ + cmneq r6, ip, lsr #19 │ │ │ │ @ instruction: 0x0166499c │ │ │ │ - cmneq r6, ip, lsl #19 │ │ │ │ andeq r0, r0, r5, lsr #2 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ muleq r0, fp, r1 │ │ │ │ muleq r0, sp, r1 │ │ │ │ - strdeq r4, [r6, #-128]! @ 0xffffff80 │ │ │ │ - cmneq r6, r8, ror #17 │ │ │ │ + cmneq r6, r0, lsl #18 │ │ │ │ + strdeq r4, [r6, #-136]! @ 0xffffff78 │ │ │ │ andeq r0, r0, r6, lsr #2 │ │ │ │ andeq r0, r0, sl, lsr #2 │ │ │ │ andeq r0, r0, sp, lsr #2 │ │ │ │ andeq r0, r0, fp, lsr #2 │ │ │ │ andeq r0, r0, r2, lsr #3 │ │ │ │ andeq r0, r0, r9, lsr #2 │ │ │ │ andeq r0, r0, r1, lsr #3 │ │ │ │ andeq r0, r0, r3, lsr #3 │ │ │ │ muleq r0, pc, r1 @ │ │ │ │ - cmneq r6, r0, asr #16 │ │ │ │ - cmneq r6, r8, lsl r8 │ │ │ │ + cmneq r6, r0, asr r8 │ │ │ │ + cmneq r6, r8, lsr #16 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ ldr r1, [r1] │ │ │ │ ldr r0, [r0] │ │ │ │ bx r3 │ │ │ │ ldr r2, [r0, #12] │ │ │ │ mov r3, r0 │ │ │ │ str r1, [r3], #4 │ │ │ │ @@ -402660,15 +402660,15 @@ │ │ │ │ str r2, [sp] │ │ │ │ b 1dde64 │ │ │ │ strd r2, [sp] │ │ │ │ b 1dde64 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r2, r6, r4, ror #3 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r6, r8, lsr #13 │ │ │ │ + strheq r4, [r6, #-104]! @ 0xffffff98 │ │ │ │ orrseq r2, r6, r4, lsl #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ cmp r1, #0 │ │ │ │ mov r4, r2 │ │ │ │ @@ -402849,15 +402849,15 @@ │ │ │ │ cmp r3, #5 │ │ │ │ popne {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ add r0, r4, #24 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r2 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ bx r3 │ │ │ │ - cmneq r6, r4, asr #11 │ │ │ │ + ldrdeq r4, [r6, #-84]! @ 0xffffffac │ │ │ │ orrseq r2, r6, r8, lsr #1 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -402951,15 +402951,15 @@ │ │ │ │ ldr r2, [r5, #32] │ │ │ │ add r3, r5, #28 │ │ │ │ cmp r2, r3 │ │ │ │ bne 1de254 │ │ │ │ b 1de248 │ │ │ │ orrseq r1, r6, r8, ror #27 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - strheq r4, [r6, #-34]! @ 0xffffffde │ │ │ │ + cmneq r6, r2, asr #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r1, r2 │ │ │ │ beq 1de43c │ │ │ │ cmp r2, #1 │ │ │ │ @@ -404278,16 +404278,16 @@ │ │ │ │ clz r3, r3 │ │ │ │ lsr r3, r3, #5 │ │ │ │ b 1df7b8 │ │ │ │ mov ip, r0 │ │ │ │ b 1df79c │ │ │ │ mov ip, r2 │ │ │ │ b 1df750 │ │ │ │ - cmneq r6, r0, lsl lr │ │ │ │ - strheq r2, [r6, #-216]! @ 0xffffff28 │ │ │ │ + cmneq r6, r0, lsr #28 │ │ │ │ + cmneq r6, r8, asr #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, sp, #8 │ │ │ │ add r3, sp, #8 │ │ │ │ stmdb r3, {r0, r1} │ │ │ │ @@ -405163,24 +405163,24 @@ │ │ │ │ bic r1, r1, #4 │ │ │ │ str lr, [r2, #60] @ 0x3c │ │ │ │ str ip, [r3, #40] @ 0x28 │ │ │ │ str r1, [r2, #72] @ 0x48 │ │ │ │ b 1e04c8 │ │ │ │ ldr r0, [r2, #8] │ │ │ │ b 1df964 │ │ │ │ - strdeq r2, [r6, #-192]! @ 0xffffff40 │ │ │ │ + cmneq r6, r0, lsl #26 │ │ │ │ @ instruction: 0x019607b0 │ │ │ │ @ instruction: 0xffffe50c │ │ │ │ - cmneq r6, ip, lsr #25 │ │ │ │ + strheq r2, [r6, #-204]! @ 0xffffff34 │ │ │ │ @ instruction: 0xffffe4d0 │ │ │ │ - cmneq r6, r4, lsl #25 │ │ │ │ + @ instruction: 0x01662c94 │ │ │ │ @ instruction: 0xffffe498 │ │ │ │ - cmneq r6, r0, ror #24 │ │ │ │ + cmneq r6, r0, ror ip │ │ │ │ @ instruction: 0xffffe460 │ │ │ │ - cmneq r6, ip, lsr ip │ │ │ │ + cmneq r6, ip, asr #24 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #268] @ 1e0734 │ │ │ │ sub sp, sp, #12 │ │ │ │ @@ -405247,15 +405247,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0660 │ │ │ │ b 1e06a8 │ │ │ │ ldr r1, [r4, #20] │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl 1e6b50 │ │ │ │ b 1e0698 │ │ │ │ - cmneq r6, r4, asr pc │ │ │ │ + cmneq r6, r4, ror #30 │ │ │ │ @ instruction: 0xffffd744 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #64] @ 1e0794 │ │ │ │ mov r4, r0 │ │ │ │ @@ -405539,15 +405539,15 @@ │ │ │ │ beq 1e0b68 │ │ │ │ add r0, r0, #24 │ │ │ │ bx lr │ │ │ │ add r0, r0, #28 │ │ │ │ bx lr │ │ │ │ add r0, r0, #68 @ 0x44 │ │ │ │ bx lr │ │ │ │ - cmneq r6, r8, lsr sl │ │ │ │ + cmneq r6, r8, asr #20 │ │ │ │ orrseq pc, r5, r8, lsr #9 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r2 │ │ │ │ @@ -405705,15 +405705,15 @@ │ │ │ │ bl 1e0bd0 │ │ │ │ b 1e0d54 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ andeq r0, r0, r9, ror #2 │ │ │ │ orrseq pc, r5, r0, lsr r3 @ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ - cmneq r6, r9, ror r8 │ │ │ │ + cmneq r6, r9, lsl #17 │ │ │ │ @ instruction: 0x000001bf │ │ │ │ @ instruction: 0x0195f29c │ │ │ │ @ instruction: 0xfff00000 @ IMB │ │ │ │ svccc 0x00f00000 @ IMB │ │ │ │ svcvc 0x00f00000 @ IMB │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -406305,15 +406305,15 @@ │ │ │ │ add ip, r1, #44 @ 0x2c │ │ │ │ cmp r0, ip │ │ │ │ beq 1e173c │ │ │ │ cmp r3, r0 │ │ │ │ beq 1e1780 │ │ │ │ ldr r0, [r1, #48] @ 0x30 │ │ │ │ bx lr │ │ │ │ - smultteq r6, sp, lr │ │ │ │ + strdeq r0, [r6, #-237]! @ 0xffffff13 │ │ │ │ ldr r3, [r0] │ │ │ │ tst r3, #1 │ │ │ │ bne 1e17e0 │ │ │ │ ldrb r2, [r3, #12] │ │ │ │ cmp r2, #8 │ │ │ │ ldreq r0, [r0, #-4] │ │ │ │ ldrne r0, [r3, #8] │ │ │ │ @@ -406350,15 +406350,15 @@ │ │ │ │ add r3, r3, #44 @ 0x2c │ │ │ │ cmp r0, r3 │ │ │ │ moveq r0, #0 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ ldr r0, [r0, #24] │ │ │ │ bx lr │ │ │ │ - smultbeq r6, r9, sp │ │ │ │ + strheq r0, [r6, #-217]! @ 0xffffff27 │ │ │ │ ldr r2, [pc, #112] @ 1e18ec │ │ │ │ ldr r3, [r0, #8] │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #3 │ │ │ │ bhi 1e18cc │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ @@ -406381,15 +406381,15 @@ │ │ │ │ bx lr │ │ │ │ ldr r2, [r0, #16] │ │ │ │ add r3, r0, #24 │ │ │ │ cmp r2, r3 │ │ │ │ beq 1e1894 │ │ │ │ ldr r0, [r0, #28] │ │ │ │ bx lr │ │ │ │ - cmneq r6, r1, asr sp │ │ │ │ + cmneq r6, r1, ror #26 │ │ │ │ subs r1, r0, #0 │ │ │ │ beq 1e19b4 │ │ │ │ ldr r0, [r1] │ │ │ │ ldr r3, [r0] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1e1964 │ │ │ │ ldr r2, [pc, #200] @ 1e19d8 │ │ │ │ @@ -406440,15 +406440,15 @@ │ │ │ │ ldr r0, [r4] │ │ │ │ ldr r3, [r0] │ │ │ │ cmp r3, #0 │ │ │ │ moveq r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, r3 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - smulbteq r6, r1, ip │ │ │ │ + ldrdeq r0, [r6, #-193]! @ 0xffffff3f │ │ │ │ cmp r0, #0 │ │ │ │ beq 1e1a04 │ │ │ │ ldr r3, [r0] │ │ │ │ ldr r2, [r3] │ │ │ │ cmp r2, #0 │ │ │ │ beq 1e1a10 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ @@ -406694,15 +406694,15 @@ │ │ │ │ bne 1e1ca8 │ │ │ │ str r4, [r5, #60] @ 0x3c │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r4, r0 │ │ │ │ str r4, [r5, #60] @ 0x3c │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ orrseq lr, r5, r0, asr #7 │ │ │ │ - smulbbeq r6, sp, r9 │ │ │ │ + @ instruction: 0x0166099d │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r0, [r0, #24] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -407018,15 +407018,15 @@ │ │ │ │ beq 1e2248 │ │ │ │ b 1e2298 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [r5, #8] │ │ │ │ udf #0 │ │ │ │ orrseq lr, r5, r0, lsr r0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r6, fp, ror #10 │ │ │ │ + cmneq r6, fp, ror r5 │ │ │ │ @ instruction: 0x0195dd94 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r0, #384] @ 0x180 │ │ │ │ ldr r8, [r4] │ │ │ │ @@ -407088,15 +407088,15 @@ │ │ │ │ ldr r3, [pc, #20] @ 1e23f8 │ │ │ │ lsl r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ bx lr │ │ │ │ mov r0, #732 @ 0x2dc │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x01660690 │ │ │ │ + smultbeq r6, r0, r6 │ │ │ │ ldr r3, [pc, #692] @ 1e26b8 │ │ │ │ sub r0, r0, #236 @ 0xec │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #348 @ 0x15c │ │ │ │ bhi 1e2638 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ @@ -407264,15 +407264,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #39 @ 0x27 │ │ │ │ bx lr │ │ │ │ mov r0, #10 │ │ │ │ bx lr │ │ │ │ mov r0, #17 │ │ │ │ bx lr │ │ │ │ - smultteq r6, r0, r1 │ │ │ │ + strdeq r0, [r6, #-16]! │ │ │ │ ldr ip, [pc, #708] @ 1e2988 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ ldr lr, [pc, #700] @ 1e298c │ │ │ │ add ip, pc, ip │ │ │ │ ldr ip, [ip, lr] │ │ │ │ add lr, r3, r3, lsl #1 │ │ │ │ @@ -407446,15 +407446,15 @@ │ │ │ │ ldr r8, [r3, #32] │ │ │ │ b 1e27d8 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #20] │ │ │ │ udf #0 │ │ │ │ orrseq sp, r5, ip, lsr #18 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - cmneq r6, r6, lsr r1 │ │ │ │ + cmneq r6, r6, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r2, [pc, #96] @ 1e2a0c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr r1, [pc, #92] @ 1e2a10 │ │ │ │ @@ -407562,15 +407562,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #20] │ │ │ │ udf #0 │ │ │ │ @ instruction: 0x0195d5d8 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, r7, lsl #9 │ │ │ │ - msreq (UNDEF: 117), ip, asr pc │ │ │ │ + msreq (UNDEF: 117), ip, ror #30 │ │ │ │ ldr r2, [r0, #20] │ │ │ │ ldr r3, [pc, #24] @ 1e2b88 │ │ │ │ cmp r2, r3 │ │ │ │ beq 1e2b80 │ │ │ │ bhi 1e2b80 │ │ │ │ add r0, r0, #100 @ 0x64 │ │ │ │ bx lr │ │ │ │ @@ -407846,15 +407846,15 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq sp, r5, r4, asr #8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq sp, r5, ip, lsl #8 │ │ │ │ andeq r0, r0, fp, ror #4 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ orrseq sp, r5, ip, ror #6 │ │ │ │ - msreq (UNDEF: 101), r2, asr #21 │ │ │ │ + ldrdeq pc, [r5, #-162]! @ 0xffffff5e │ │ │ │ andeq r0, r0, r2, ror r2 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ sub sp, sp, #16 │ │ │ │ push {r4, lr} │ │ │ │ add ip, sp, #12 │ │ │ │ stm ip, {r1, r2, r3} │ │ │ │ ldrb r3, [sp, #12] │ │ │ │ @@ -407932,15 +407932,15 @@ │ │ │ │ ldrb r2, [r2, #64] @ 0x40 │ │ │ │ b 1e30e4 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ ldr r3, [pc, #8] @ 1e3128 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ bx lr │ │ │ │ - msreq SPSR_sc, ip, lsr r9 │ │ │ │ + msreq SPSR_sc, ip, asr #18 │ │ │ │ cmp r0, #68 @ 0x44 │ │ │ │ bhi 1e3154 │ │ │ │ ldr r3, [pc, #128] @ 1e31bc │ │ │ │ sub r0, r0, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #61 @ 0x3d │ │ │ │ bhi 1e316c │ │ │ │ @@ -407969,15 +407969,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #13 │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ - msreq SPSR_sc, r2, lsl r8 │ │ │ │ + msreq SPSR_sc, r2, lsr #16 │ │ │ │ ldr r3, [pc, #80] @ 1e3218 │ │ │ │ sub r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #15 │ │ │ │ bhi 1e31e8 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ @@ -407992,15 +407992,15 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #28] @ 1e3224 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #24] @ 1e3228 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #20] @ 1e322c │ │ │ │ bx lr │ │ │ │ - msreq (UNDEF: 117), r4, asr #15 │ │ │ │ + ldrdeq pc, [r5, #-116]! @ 0xffffff8c │ │ │ │ andeq r0, r0, r3, ror #3 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ andeq r0, r0, r6, ror #3 │ │ │ │ andeq r0, r0, r7, ror #3 │ │ │ │ andeq r0, r0, r5, ror #3 │ │ │ │ sub r0, r0, #480 @ 0x1e0 │ │ │ │ sub r0, r0, #3 │ │ │ │ @@ -408110,15 +408110,15 @@ │ │ │ │ sub r0, r0, #440 @ 0x1b8 │ │ │ │ sub r0, r0, #1 │ │ │ │ cmp r0, #3 │ │ │ │ movhi r0, #0 │ │ │ │ movls r0, #1 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, sp, lsr r1 │ │ │ │ - msreq (UNDEF: 101), r8, asr #12 │ │ │ │ + msreq (UNDEF: 101), r8, asr r6 │ │ │ │ andeq r0, r0, sp, asr r1 │ │ │ │ svccs 0x000003cf │ │ │ │ @ instruction: 0x000001b6 │ │ │ │ ldr ip, [pc, #68] @ 1e344c │ │ │ │ ldr r2, [pc, #68] @ 1e3450 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ add ip, pc, ip │ │ │ │ @@ -408202,15 +408202,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r0, [r3, r2] │ │ │ │ pop {r4, pc} │ │ │ │ muleq r0, fp, r2 │ │ │ │ orrseq ip, r5, r0, lsr fp │ │ │ │ andeq r0, r0, r6, lsr #5 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - msreq SPSR_sc, r4, lsl r5 │ │ │ │ + msreq SPSR_sc, r4, lsr #10 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr r2, [pc, #144] @ 1e3600 │ │ │ │ cmp r3, #344 @ 0x158 │ │ │ │ add r2, pc, r2 │ │ │ │ beq 1e35d0 │ │ │ │ bhi 1e35b4 │ │ │ │ ldr r2, [pc, #128] @ 1e3604 │ │ │ │ @@ -408244,15 +408244,15 @@ │ │ │ │ ldrb r0, [r0, r3, lsl #2] │ │ │ │ bx lr │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ orrseq ip, r5, r8, lsl #21 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - strheq pc, [r5, #-64]! @ 0xffffffc0 @ │ │ │ │ + msreq SPSR_sc, r0, asr #9 │ │ │ │ andeq r0, r0, fp, lsr #4 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr r2, [r1, #20] │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #124] @ 1e36a8 │ │ │ │ @@ -408426,15 +408426,15 @@ │ │ │ │ bhi 1e385c │ │ │ │ ldr r2, [pc, #32] @ 1e38f0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ moveq r0, #128 @ 0x80 │ │ │ │ movne r0, #2 │ │ │ │ bx lr │ │ │ │ - strheq pc, [r5, #-20]! @ 0xffffffec @ │ │ │ │ + msreq SPSR_sc, r4, asr #3 │ │ │ │ andeq pc, pc, r0, lsl #5 │ │ │ │ rsbeq r0, r0, r0, asr #24 │ │ │ │ andeq r0, r3, r0, lsr r1 │ │ │ │ andeq r3, r0, pc, lsl #4 │ │ │ │ ldr r2, [r0, #52] @ 0x34 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ mov r3, r0 │ │ │ │ @@ -408466,15 +408466,15 @@ │ │ │ │ bx lr │ │ │ │ ldrb r2, [r3, #64] @ 0x40 │ │ │ │ ldr r0, [r3, #60] @ 0x3c │ │ │ │ sub r0, r0, r2 │ │ │ │ bx lr │ │ │ │ mov r0, #4 │ │ │ │ bx lr │ │ │ │ - msreq SPSR_sc, r5, ror #1 │ │ │ │ + strdeq pc, [r5, #-5]! │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr ip, [pc, #416] @ 1e3b3c │ │ │ │ ldr r1, [pc, #416] @ 1e3b40 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -408633,15 +408633,15 @@ │ │ │ │ bl 1e3b50 │ │ │ │ mov r1, #7 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ b 1e3b6c │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmneq r5, r0, lsr #29 │ │ │ │ + strheq lr, [r5, #-224]! @ 0xffffff20 │ │ │ │ ldclgt 0, cr9, [pc] @ 1e3c28 │ │ │ │ cmp r0, #31 │ │ │ │ mov r3, r0 │ │ │ │ bhi 1e3c88 │ │ │ │ cmp r1, #3 │ │ │ │ movgt r2, #0 │ │ │ │ movle r2, #1 │ │ │ │ @@ -408931,15 +408931,15 @@ │ │ │ │ bne 1e406c │ │ │ │ bx lr │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ ldr r3, [pc, #8] @ 1e40c4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ - cmneq r5, ip, asr r9 │ │ │ │ + cmneq r5, ip, ror #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ subs r4, r1, #0 │ │ │ │ beq 1e413c │ │ │ │ mov r5, r0 │ │ │ │ @@ -409523,17 +409523,17 @@ │ │ │ │ add r7, r4, #24 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1e4860 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r7 │ │ │ │ bl 2e7d20 │ │ │ │ b 1e4860 │ │ │ │ - strheq lr, [r5, #-106]! @ 0xffffff96 │ │ │ │ + cmneq r5, sl, asr #13 │ │ │ │ orrseq fp, r5, r0, ror fp │ │ │ │ - cmneq r5, lr, ror r5 │ │ │ │ + cmneq r5, lr, lsl #11 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ ldr r3, [r2] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -410998,17 +410998,17 @@ │ │ │ │ add r0, r6, #28 │ │ │ │ bl 1e5784 │ │ │ │ ldr r6, [r6] │ │ │ │ ldr r3, [r6] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1e5fc8 │ │ │ │ b 1e60e4 │ │ │ │ - cmneq r5, r4, lsl #26 │ │ │ │ + cmneq r5, r4, lsl sp │ │ │ │ orrseq sl, r5, r0, lsr #3 │ │ │ │ - cmneq r5, r0, ror #24 │ │ │ │ + cmneq r5, r0, ror ip │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #40] @ 0x28 │ │ │ │ ldr r6, [r0, #44] @ 0x2c │ │ │ │ @@ -411433,15 +411433,15 @@ │ │ │ │ b 1e676c │ │ │ │ mov r0, r7 │ │ │ │ bl 1e66a4 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r7 │ │ │ │ mov r7, r3 │ │ │ │ b 1e676c │ │ │ │ - cmneq r5, r2, lsr #8 │ │ │ │ + cmneq r5, r2, lsr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ bl 2ebed0 │ │ │ │ bl 1dede0 │ │ │ │ @@ -411653,15 +411653,15 @@ │ │ │ │ ldr r3, [r5, #16] │ │ │ │ add r5, r5, #24 │ │ │ │ cmp r3, r5 │ │ │ │ bne 1e6ae0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ b 1e6a58 │ │ │ │ - cmneq r5, r2, asr #2 │ │ │ │ + cmneq r5, r2, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ mov r4, r0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -412420,15 +412420,15 @@ │ │ │ │ ldr r1, [r8, #48] @ 0x30 │ │ │ │ ldr r0, [r7, #28] │ │ │ │ bl 287188 │ │ │ │ str r0, [r8, #28] │ │ │ │ mov r0, r8 │ │ │ │ bl 1e768c │ │ │ │ b 1e7700 │ │ │ │ - strheq fp, [r5, #-68]! @ 0xffffffbc │ │ │ │ + cmneq r5, r4, asr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ mov lr, r2 │ │ │ │ ldr r2, [pc, #436] @ 1e791c │ │ │ │ subs r4, r3, #0 │ │ │ │ @@ -412641,15 +412641,15 @@ │ │ │ │ str r1, [r5, #56] @ 0x38 │ │ │ │ str r2, [r5, #48] @ 0x30 │ │ │ │ str r3, [r5, #52] @ 0x34 │ │ │ │ b 1e799c │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ b 1e799c │ │ │ │ - cmneq r5, r5, asr r1 │ │ │ │ + cmneq r5, r5, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3312] @ 0xcf0 │ │ │ │ sub sp, sp, #748 @ 0x2ec │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ mov r4, r2 │ │ │ │ @@ -413322,17 +413322,17 @@ │ │ │ │ ldrb r2, [r2, #4] │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #24 │ │ │ │ bhi 1e8560 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - cmneq r5, r7, lsl r7 │ │ │ │ - strdeq sl, [r5, #-104]! @ 0xffffff98 │ │ │ │ - cmneq r5, r1, ror #12 │ │ │ │ + cmneq r5, r7, lsr #14 │ │ │ │ + cmneq r5, r8, lsl #14 │ │ │ │ + cmneq r5, r1, ror r6 │ │ │ │ ldr r3, [r0, #44] @ 0x2c │ │ │ │ ldr r3, [r3] │ │ │ │ ldrb r2, [r3, #12] │ │ │ │ cmp r2, #1 │ │ │ │ bne 1e8590 │ │ │ │ ldr r1, [r0, #24] │ │ │ │ ldr r2, [r3, #24] │ │ │ │ @@ -413699,15 +413699,15 @@ │ │ │ │ mov r8, #0 │ │ │ │ b 1e8ae4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ - cmneq r5, lr, asr r1 │ │ │ │ + cmneq r5, lr, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #76] @ 0x4c │ │ │ │ add r5, r0, #72 @ 0x48 │ │ │ │ cmp r5, r4 │ │ │ │ @@ -413851,15 +413851,15 @@ │ │ │ │ mov r4, #2 │ │ │ │ b 1e8d20 │ │ │ │ mov r4, #1 │ │ │ │ b 1e8d20 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ - cmneq r5, r6, ror #29 │ │ │ │ + strdeq r9, [r5, #-230]! @ 0xffffff1a │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr ip, [pc, #340] @ 1e8f14 │ │ │ │ ldr r3, [pc, #340] @ 1e8f18 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ @@ -413945,15 +413945,15 @@ │ │ │ │ add fp, fp, r0 │ │ │ │ b 1e8e8c │ │ │ │ mov fp, r3 │ │ │ │ b 1e8e9c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r7, r5, r4, lsr r2 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r5, pc, ror #27 │ │ │ │ + strdeq r9, [r5, #-223]! @ 0xffffff21 │ │ │ │ orrseq r7, r5, r0, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ str r2, [sp] │ │ │ │ @@ -414278,20 +414278,20 @@ │ │ │ │ b 1e9398 │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [sp, #16] │ │ │ │ b 1e9398 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrheq r7, [r5, r4] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r5, ip, lsr ip │ │ │ │ - cmneq r5, r2, asr #22 │ │ │ │ + cmneq r5, ip, asr #24 │ │ │ │ + cmneq r5, r2, asr fp │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ orrseq r6, r5, r8, ror #28 │ │ │ │ - cmneq r5, r2, asr sl │ │ │ │ - cmneq r5, r2, lsr #20 │ │ │ │ + cmneq r5, r2, ror #20 │ │ │ │ + cmneq r5, r2, lsr sl │ │ │ │ andeq r0, r0, r2, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [r0, #24] │ │ │ │ mov r8, r0 │ │ │ │ @@ -414634,15 +414634,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 1e99b0 │ │ │ │ mov r0, r8 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ - cmneq r5, r2, ror #8 │ │ │ │ + cmneq r5, r2, ror r4 │ │ │ │ ldr ip, [r1, #28] │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ ldr r2, [ip] │ │ │ │ ldr lr, [r0, #28] │ │ │ │ ldr r1, [r2, #24] │ │ │ │ ldr r0, [pc, #1460] @ 1e9fb4 │ │ │ │ ldr r3, [lr] │ │ │ │ @@ -415009,18 +415009,18 @@ │ │ │ │ b 1e9ea8 │ │ │ │ lsl r4, r4, #16 │ │ │ │ lsr r4, r4, #16 │ │ │ │ mov r6, #0 │ │ │ │ b 1e9ea8 │ │ │ │ andseq r0, r0, r0, lsl #4 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - cmneq r5, r0, lsl r1 │ │ │ │ - cmneq r5, ip, ror #1 │ │ │ │ - cmneq r5, r0, lsl #29 │ │ │ │ - cmneq r5, r4, ror #28 │ │ │ │ + cmneq r5, r0, lsr #2 │ │ │ │ + strdeq r9, [r5, #-12]! │ │ │ │ + @ instruction: 0x01658e90 │ │ │ │ + cmneq r5, r4, ror lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r2, [pc, #196] @ 1ea0a8 │ │ │ │ ldr r3, [pc, #196] @ 1ea0ac │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -416178,17 +416178,17 @@ │ │ │ │ orrseq r5, r5, r0, lsl #25 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ orrseq r5, r5, ip, lsl sl │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ - cmneq r5, r0, asr #8 │ │ │ │ - cmneq r5, lr, ror #7 │ │ │ │ - cmneq r5, r4, lsr r3 │ │ │ │ + cmneq r5, r0, asr r4 │ │ │ │ + strdeq r8, [r5, #-62]! @ 0xffffffc2 │ │ │ │ + cmneq r5, r4, asr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #384] @ 0x180 │ │ │ │ ldr r5, [r4] │ │ │ │ cmp r5, #0 │ │ │ │ @@ -419369,42 +419369,42 @@ │ │ │ │ orr r3, r3, r7 │ │ │ │ str r3, [fp, #332] @ 0x14c │ │ │ │ b 1ee198 │ │ │ │ @ instruction: 0x01952bb4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x01952b98 │ │ │ │ orrseq r2, r5, r4, lsl #23 │ │ │ │ - ldrdeq r5, [r5, #-136]! @ 0xffffff78 │ │ │ │ - ldrdeq r5, [r5, #-138]! @ 0xffffff76 │ │ │ │ + cmneq r5, r8, ror #17 │ │ │ │ + cmneq r5, sl, ror #17 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ andeq r0, r0, lr, ror r2 │ │ │ │ @ instruction: 0x40601091 │ │ │ │ andeq r4, r6, r0, lsl #4 │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - cmneq r5, r0, asr #11 │ │ │ │ + ldrdeq r5, [r5, #-80]! @ 0xffffffb0 │ │ │ │ andeq fp, r2, pc, asr #31 │ │ │ │ adceq r0, r2, r1, asr #2 │ │ │ │ andeq r0, r0, r6, lsr #5 │ │ │ │ andeq r0, r0, r7, lsr #5 │ │ │ │ - cmneq r5, ip, lsr #4 │ │ │ │ + cmneq r5, ip, lsr r2 │ │ │ │ andeq r0, r0, r3, lsl #3 │ │ │ │ andeq sl, r0, r0, lsl #1 │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ rscseq r7, r6, r7, asr #3 │ │ │ │ andeq r0, r0, r1, lsl #3 │ │ │ │ andeq r0, r0, r9, lsr #5 │ │ │ │ andeq r0, r0, sp, lsr #2 │ │ │ │ stcvs 6, cr2, [r0], {35} @ 0x23 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ cdpne 1, 12, cr2, cr0, cr15, {7} │ │ │ │ stmibeq r0, {r0, r4, r5, r6}^ │ │ │ │ - cmneq r5, r8, lsr r8 │ │ │ │ - cmneq r5, ip, asr #7 │ │ │ │ + cmneq r5, r8, asr #16 │ │ │ │ + ldrdeq r4, [r5, #-60]! @ 0xffffffc4 │ │ │ │ andeq r0, r0, r2, ror #2 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r2, [r2, #20] │ │ │ │ cmp r2, #388 @ 0x184 │ │ │ │ bne 1ed644 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ str r3, [sp, #24] │ │ │ │ @@ -420630,15 +420630,15 @@ │ │ │ │ mla r2, r0, r2, r4 │ │ │ │ ror r2, r2, #15 │ │ │ │ mul r4, r1, r2 │ │ │ │ b 1ef57c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r0, r5, r8, lsr #24 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strheq r3, [r5, #-196]! @ 0xffffff3c │ │ │ │ + cmneq r5, r4, asr #25 │ │ │ │ ldrbcs lr, [r4, pc, lsr #22] │ │ │ │ adcsgt sl, r2, #976 @ 0x3d0 │ │ │ │ @ instruction: 0x165667b1 │ │ │ │ @ instruction: 0x9e3779b1 │ │ │ │ strbhi ip, [fp, #2679]! @ 0xa77 │ │ │ │ orrseq r0, r5, ip, lsl fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -421253,26 +421253,26 @@ │ │ │ │ mov r5, r0 │ │ │ │ b 1ef86c │ │ │ │ mov r3, r5 │ │ │ │ b 1efe80 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r0, r5, ip, lsr #16 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r5, r4, asr #17 │ │ │ │ + ldrdeq r3, [r5, #-132]! @ 0xffffff7c │ │ │ │ orrseq r0, r5, r4, lsl r8 │ │ │ │ @ instruction: 0x165667b2 │ │ │ │ orrseq r0, r5, r4, lsl #15 │ │ │ │ @ instruction: 0x165667b5 │ │ │ │ @ instruction: 0x165667b9 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ strbhi ip, [fp, #2679]! @ 0xa77 │ │ │ │ strtcs r4, [r3], #-1064 @ 0xfffffbd8 │ │ │ │ @ instruction: 0x9e3779b1 │ │ │ │ @ instruction: 0x11a7ea09 │ │ │ │ - cmneq r5, r6, lsl r6 │ │ │ │ + cmneq r5, r6, lsr #12 │ │ │ │ bicvs r8, r8, pc, asr #12 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ @ instruction: 0x165667b1 │ │ │ │ orrseq r0, r5, r0, lsr r2 │ │ │ │ sub sp, sp, #16 │ │ │ │ add ip, sp, #16 │ │ │ │ stmdb ip, {r0, r1, r2, r3} │ │ │ │ @@ -422043,17 +422043,17 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1f06a8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1f0cac │ │ │ │ b 1f0790 │ │ │ │ orrseq pc, r4, r0, lsr #17 │ │ │ │ - cmneq r5, r0, asr r9 │ │ │ │ + cmneq r5, r0, ror #18 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ - cmneq r5, sp, lsr #15 │ │ │ │ + strheq r2, [r5, #-125]! @ 0xffffff83 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ b 1f0734 │ │ │ │ ldr r2, [pc, #12] @ 1f0dcc │ │ │ │ ldr r1, [pc, #12] @ 1f0dd0 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ b 2ed4c8 │ │ │ │ @@ -422269,15 +422269,15 @@ │ │ │ │ mov r2, r6 │ │ │ │ str r7, [sp, #8] │ │ │ │ str r3, [sp, #12] │ │ │ │ b 1f106c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0194f09c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strdeq r2, [r5, #-10]! │ │ │ │ + cmneq r5, sl, lsl #2 │ │ │ │ @ instruction: 0x0194efbc │ │ │ │ orrseq lr, r4, r8, asr #30 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -422645,30 +422645,30 @@ │ │ │ │ orrseq lr, r4, ip, asr #28 │ │ │ │ orrseq lr, r4, r0, lsl lr │ │ │ │ andeq r2, r0, r1 │ │ │ │ andeq r0, r0, pc, asr #2 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andeq r0, r0, r1, lsr #3 │ │ │ │ - cmneq r5, r2, lsr sl │ │ │ │ + cmneq r5, r2, asr #20 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ ldrbpl r5, [r5, #-1365] @ 0xfffffaab │ │ │ │ svceq 0x000f0f0f │ │ │ │ ldrsheq r0, [pc], #15 @ │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r7, asr r1 │ │ │ │ - cmneq r5, r2, lsl #3 │ │ │ │ + @ instruction: 0x01651192 │ │ │ │ andeq r0, r0, sp, asr r1 │ │ │ │ andeq r0, r0, r6, lsr #3 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ - cmneq r5, r2, lsr #1 │ │ │ │ + strheq r1, [r5, #-2]! │ │ │ │ andeq r0, r0, r2, asr r1 │ │ │ │ mov r1, #1 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ ldrd r2, [sp, #56] @ 0x38 │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ @@ -423544,15 +423544,15 @@ │ │ │ │ b 1f1fe0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ nop @ (mov r0, r0) │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ andeq r2, r0, r1 │ │ │ │ - cmneq r5, lr, ror #30 │ │ │ │ + cmneq r5, lr, ror pc │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ andeq r0, r0, r5, ror #2 │ │ │ │ andeq r0, r0, r6, asr #2 │ │ │ │ andeq r0, r0, r9, ror #2 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -425212,16 +425212,16 @@ │ │ │ │ @ instruction: 0x0194d09c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq sp, r4, r4, ror r0 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ andeq r0, r0, fp, lsr r1 │ │ │ │ andeq r0, r0, sl, lsl #3 │ │ │ │ - cmneq r5, r2, asr #2 │ │ │ │ - cmneq r5, ip, asr #2 │ │ │ │ + cmneq r5, r2, asr r1 │ │ │ │ + cmneq r5, ip, asr r1 │ │ │ │ eoreq r8, sl, #0 │ │ │ │ svccc 0x0000f199 │ │ │ │ orrseq ip, r4, r0, lsl #24 │ │ │ │ ldrdeq r0, [r0], -r5 │ │ │ │ ldrdeq r0, [r0], -r6 │ │ │ │ @ instruction: 0x0194caf0 │ │ │ │ @ instruction: 0x0194cab0 │ │ │ │ @@ -427091,15 +427091,15 @@ │ │ │ │ ldr r3, [r3, #20] │ │ │ │ udf #0 │ │ │ │ orrseq sl, r4, r4, ror #23 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x0194a8b0 │ │ │ │ andeq sl, r0, r3, asr #16 │ │ │ │ andeq r0, r0, r1, lsr #3 │ │ │ │ - cmneq r4, r2, lsl #17 │ │ │ │ + @ instruction: 0x0164d892 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ @ instruction: 0xfffff006 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ @@ -427459,18 +427459,18 @@ │ │ │ │ strb r3, [sp, #16] │ │ │ │ b 1f6074 │ │ │ │ orrseq sl, r4, r0, asr #6 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x000001b1 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ - cmneq r4, r2, lsr #10 │ │ │ │ + cmneq r4, r2, lsr r5 │ │ │ │ andeq r0, r0, r5, ror #2 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ - cmneq r4, sl, lsl r4 │ │ │ │ + cmneq r4, sl, lsr #8 │ │ │ │ orrseq sl, r4, r0, ror #1 │ │ │ │ andeq r0, r0, sp, asr r1 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ andeq r0, r0, r7, lsr #3 │ │ │ │ orrseq r9, r4, r4, ror #31 │ │ │ │ orrseq r9, r4, r0, lsr #30 │ │ │ │ @@ -428088,25 +428088,25 @@ │ │ │ │ strd r0, [sp, #64] @ 0x40 │ │ │ │ b 1f699c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r9, r4, ip, asr sp │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ svcvc 0x00efffff │ │ │ │ orrseq r9, r4, r0, ror #23 │ │ │ │ - @ instruction: 0x0164ce96 │ │ │ │ + cmneq r4, r6, lsr #29 │ │ │ │ rscmi pc, pc, r0, lsl #24 │ │ │ │ rscgt pc, pc, r0, lsl #24 │ │ │ │ - cmneq r4, sl, lsl lr │ │ │ │ + cmneq r4, sl, lsr #28 │ │ │ │ @ instruction: 0x47efffff │ │ │ │ @ instruction: 0xc7efffff │ │ │ │ - cmneq r4, lr, lsl sp │ │ │ │ - cmneq r4, sl, ror ip │ │ │ │ - strdeq ip, [r4, #-178]! @ 0xffffff4e │ │ │ │ - cmneq r4, r6, lsr #20 │ │ │ │ - @ instruction: 0x0164c99a │ │ │ │ + cmneq r4, lr, lsr #26 │ │ │ │ + cmneq r4, sl, lsl #25 │ │ │ │ + cmneq r4, r2, lsl #24 │ │ │ │ + cmneq r4, r6, lsr sl │ │ │ │ + cmneq r4, sl, lsr #19 │ │ │ │ @ instruction: 0xffc00000 │ │ │ │ ldrshmi pc, [pc, #255] @ 1f6d4f @ │ │ │ │ sbcsmi pc, pc, r0, asr #31 │ │ │ │ subsmi ip, pc, r0 │ │ │ │ andeq pc, r0, r0, ror #31 │ │ │ │ mvnmi r0, #0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -429430,15 +429430,15 @@ │ │ │ │ beq 1f8044 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ str r2, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ b 1f7fd4 │ │ │ │ orrseq r8, r4, r0, ror r1 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r4, sl, asr r5 │ │ │ │ + cmneq r4, sl, ror #10 │ │ │ │ orrseq r8, r4, r0, asr r0 │ │ │ │ @ instruction: 0x01947fdc │ │ │ │ andeq r0, r0, r2, asr r1 │ │ │ │ orrseq r7, r4, r8, lsr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -429784,18 +429784,18 @@ │ │ │ │ b 1f8548 │ │ │ │ ldrb r3, [r5, #16] │ │ │ │ udf #0 │ │ │ │ orrseq r7, r4, r4, lsr #29 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x01947e98 │ │ │ │ @ instruction: 0x01947d94 │ │ │ │ - cmneq r4, lr, lsl r2 │ │ │ │ - cmneq r4, r7, lsl r2 │ │ │ │ + cmneq r4, lr, lsr #4 │ │ │ │ + cmneq r4, r7, lsr #4 │ │ │ │ @ instruction: 0x01947c98 │ │ │ │ - cmneq r4, ip, lsl r1 │ │ │ │ + cmneq r4, ip, lsr #2 │ │ │ │ muleq r0, fp, r2 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ @ instruction: 0x019479bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ @@ -430607,19 +430607,19 @@ │ │ │ │ @ instruction: 0x01947494 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq r7, r4, r0, lsl #9 │ │ │ │ orrseq r7, r4, r0, ror #8 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ - cmneq r4, r0, lsl r6 │ │ │ │ + cmneq r4, r0, lsr #12 │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ - @ instruction: 0x0164a598 │ │ │ │ + cmneq r4, r8, lsr #11 │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ - ldrdeq sl, [r4, #-44]! @ 0xffffffd4 │ │ │ │ + cmneq r4, ip, ror #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r5, r2 │ │ │ │ cmp r2, #131072 @ 0x20000 │ │ │ │ ldr r2, [pc, #524] @ 1f95b4 │ │ │ │ @@ -430896,15 +430896,15 @@ │ │ │ │ cmp r5, r6 │ │ │ │ add r3, r0, #4 │ │ │ │ bne 1f97bc │ │ │ │ b 1f96a8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r6, r4, r4, lsl sl │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r4, r8, asr pc │ │ │ │ + cmneq r4, r8, ror #30 │ │ │ │ orrseq r6, r4, r8, asr #18 │ │ │ │ orrseq r6, r4, ip, lsl r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ mov lr, r2 │ │ │ │ @@ -431098,15 +431098,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ moveq r2, ip │ │ │ │ moveq r1, #464 @ 0x1d0 │ │ │ │ beq 1f9a78 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x019465f0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r4, r1, lsl #23 │ │ │ │ + @ instruction: 0x01649b91 │ │ │ │ orrseq r6, r4, r4, lsr #11 │ │ │ │ andeq r0, r0, r1, lsr #3 │ │ │ │ orrseq r6, r4, r8, ror #10 │ │ │ │ orrseq r6, r4, r8, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -431389,15 +431389,15 @@ │ │ │ │ str r0, [sp, #8] │ │ │ │ b 1f9f10 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x019461dc │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq r6, r4, r8, asr r1 │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ - strheq r9, [r4, #-111]! @ 0xffffff91 │ │ │ │ + cmneq r4, pc, asr #13 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #960] @ 1fa38c │ │ │ │ mov r6, r3 │ │ │ │ @@ -431641,17 +431641,17 @@ │ │ │ │ mov r1, #0 │ │ │ │ strd r0, [sp, #16] │ │ │ │ b 1fa290 │ │ │ │ orrseq r6, r4, r4, lsr #32 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ - ldrdeq r9, [r4, #-67]! @ 0xffffffbd │ │ │ │ - strheq r9, [r4, #-75]! @ 0xffffffb5 │ │ │ │ - cmneq r4, r3, lsr #9 │ │ │ │ + cmneq r4, r3, ror #9 │ │ │ │ + cmneq r4, fp, asr #9 │ │ │ │ + strheq r9, [r4, #-67]! @ 0xffffffbd │ │ │ │ orrseq r5, r4, r8, lsr lr │ │ │ │ @ instruction: 0x01945d90 │ │ │ │ orrseq r5, r4, r0, lsl sp │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -431879,17 +431879,17 @@ │ │ │ │ b 1fa6b4 │ │ │ │ strb r0, [sp] │ │ │ │ b 1fa6b4 │ │ │ │ strd r0, [sp] │ │ │ │ b 1fa6b4 │ │ │ │ orrseq r5, r4, r4, lsl ip │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r4, r7, lsl #3 │ │ │ │ + @ instruction: 0x01649197 │ │ │ │ @ instruction: 0x01945af0 │ │ │ │ - ldrdeq r9, [r4, #-15]! │ │ │ │ + cmneq r4, pc, ror #1 │ │ │ │ orrseq r5, r4, r4, lsr sl │ │ │ │ andeq r0, r0, r2, asr r1 │ │ │ │ orrseq r5, r4, r8, lsl #19 │ │ │ │ @ instruction: 0x019458fc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -433659,15 +433659,15 @@ │ │ │ │ andeq r0, r0, r5, ror #2 │ │ │ │ orrseq r4, r4, r0, asr r7 │ │ │ │ andeq r0, r0, sp, lsr r1 │ │ │ │ andeq r0, r0, r9, ror #3 │ │ │ │ orrseq r4, r4, r8, lsr #11 │ │ │ │ orrseq r4, r4, r0, lsl #7 │ │ │ │ strdeq r0, [r0], -r6 │ │ │ │ - strheq r7, [r4, #-116]! @ 0xffffff8c │ │ │ │ + cmneq r4, r4, asr #15 │ │ │ │ andeq r0, r0, r3, asr #2 │ │ │ │ andeq r0, r0, lr, lsr r1 │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ andeq r0, r0, r2, ror #3 │ │ │ │ andeq r0, r0, r2, asr #2 │ │ │ │ andeq r0, r0, fp, ror r1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ @@ -433843,15 +433843,15 @@ │ │ │ │ moveq r0, #64 @ 0x40 │ │ │ │ bx lr │ │ │ │ @ instruction: 0x00000abd │ │ │ │ ldr r3, [pc, #8] @ 1fc604 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ - ldrdeq r7, [r4, #-16]! │ │ │ │ + cmneq r4, r0, ror #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #532] @ 1fc838 │ │ │ │ mov r5, r3 │ │ │ │ @@ -433987,15 +433987,15 @@ │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ b 1fc80c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x019439d0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq r3, r4, ip, lsr #17 │ │ │ │ - strheq r6, [r4, #-224]! @ 0xffffff20 │ │ │ │ + cmneq r4, r0, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ands r3, r1, #2 │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [pc, #1496] @ 1fce40 │ │ │ │ @@ -434409,15 +434409,15 @@ │ │ │ │ bl 1f95c4 │ │ │ │ b 1fce8c │ │ │ │ @ instruction: 0x001fffff │ │ │ │ ldr r3, [pc, #8] @ 1fcedc │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #7 │ │ │ │ bx lr │ │ │ │ - cmneq r4, r8, lsr #18 │ │ │ │ + cmneq r4, r8, lsr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [pc, #1536] @ 1fd4fc │ │ │ │ mov r5, r2 │ │ │ │ @@ -434803,22 +434803,22 @@ │ │ │ │ mov r2, #0 │ │ │ │ moveq r2, r6 │ │ │ │ moveq r1, #102 @ 0x66 │ │ │ │ beq 1fcfc8 │ │ │ │ b 1fd128 │ │ │ │ ldrsheq r3, [r4, r8] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strheq r6, [r4, #-112]! @ 0xffffff90 │ │ │ │ - cmneq r4, r7, lsl #15 │ │ │ │ + cmneq r4, r0, asr #15 │ │ │ │ + @ instruction: 0x01646797 │ │ │ │ andeq r0, r0, r1, lsr #3 │ │ │ │ orrseq r3, r4, r8, asr r0 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ andeq r0, r0, pc, asr #3 │ │ │ │ - ldrdeq r6, [r4, #-108]! @ 0xffffff94 │ │ │ │ - cmneq r4, r8, lsr #12 │ │ │ │ + cmneq r4, ip, ror #13 │ │ │ │ + cmneq r4, r8, lsr r6 │ │ │ │ @ instruction: 0x01942ef8 │ │ │ │ orrseq r2, r4, r4, asr #29 │ │ │ │ orrseq r2, r4, r4, lsl #29 │ │ │ │ orrseq r2, r4, ip, asr lr │ │ │ │ orrseq r2, r4, r8, lsr #28 │ │ │ │ @ instruction: 0x01942df4 │ │ │ │ orrseq r2, r4, r0, asr #27 │ │ │ │ @@ -434992,15 +434992,15 @@ │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 1fd6b8 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ orrseq r2, r4, r0, ror #20 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r4, r4, ror r1 │ │ │ │ + cmneq r4, r4, lsl #3 │ │ │ │ orrseq r2, r4, ip, lsl sl │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ orrseq r2, r4, r0, asr #19 │ │ │ │ orrseq r2, r4, r0, ror #18 │ │ │ │ andeq r0, r0, r1, lsr #3 │ │ │ │ @ instruction: 0x019428d4 │ │ │ │ andeq r0, r0, r2, lsr #3 │ │ │ │ @@ -435422,15 +435422,15 @@ │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 1fda48 │ │ │ │ add sp, sp, #60 @ 0x3c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x019427b8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r4, r8, asr #29 │ │ │ │ + ldrdeq r5, [r4, #-232]! @ 0xffffff18 │ │ │ │ orrseq r2, r4, r4, ror r7 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ orrseq r2, r4, r8, asr #12 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ @ instruction: 0x019425d8 │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ orrseq r2, r4, r4, lsl r5 │ │ │ │ @@ -435524,15 +435524,15 @@ │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ str ip, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ b 1fdf88 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r2, r4, r8, ror #1 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrdeq r5, [r4, #-118]! @ 0xffffff8a │ │ │ │ + cmneq r4, r6, ror #15 │ │ │ │ orrseq r2, r4, ip, lsr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ @@ -435829,15 +435829,15 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ orrseq r1, r4, r0, lsl #31 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq r1, r4, ip, asr #30 │ │ │ │ - cmneq r4, lr, lsl #13 │ │ │ │ + @ instruction: 0x0164569e │ │ │ │ muleq r0, fp, r2 │ │ │ │ orrseq r1, r4, r4, asr lr │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ @@ -436181,23 +436181,23 @@ │ │ │ │ b 1fe940 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ @ instruction: 0x01941abc │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r4, r7, lsl r2 │ │ │ │ + cmneq r4, r7, lsr #4 │ │ │ │ @ instruction: 0x01941a94 │ │ │ │ orrseq r1, r4, r8, ror #19 │ │ │ │ - cmneq r4, r5, lsr r1 │ │ │ │ - strdeq r5, [r4, #-8]! │ │ │ │ + cmneq r4, r5, asr #2 │ │ │ │ + cmneq r4, r8, lsl #2 │ │ │ │ andeq r0, r0, r1, lsr #3 │ │ │ │ andeq r0, r0, r3, ror #3 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - cmneq r4, r0, ror lr │ │ │ │ + cmneq r4, r0, lsl #29 │ │ │ │ orrseq r1, r4, r0, ror r6 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ andeq r0, r0, lr, lsl #2 │ │ │ │ andeq r0, r0, fp, ror #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -436730,15 +436730,15 @@ │ │ │ │ orrseq r1, r4, ip, lsl #10 │ │ │ │ orrseq r1, r4, r8, lsl #10 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x019414bc │ │ │ │ andeq r0, r0, lr, lsl r1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, r2, ror #3 │ │ │ │ - cmneq r4, r8, lsl r6 │ │ │ │ + cmneq r4, r8, lsr #12 │ │ │ │ andeq r0, r0, fp, lsr #3 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r8, r0 │ │ │ │ @@ -437173,15 +437173,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 1de788 │ │ │ │ str r0, [r4, #4] │ │ │ │ b 1ff908 │ │ │ │ orrseq r0, r4, r8, lsr #14 │ │ │ │ muleq r0, r4, r5 │ │ │ │ - rscseq r8, pc, ip, asr #6 │ │ │ │ + rscseq r8, pc, ip, asr r3 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [r0, #8] │ │ │ │ @@ -437339,16 +437339,16 @@ │ │ │ │ str r7, [r4, #24] │ │ │ │ ldr r0, [sp] │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 272a6c │ │ │ │ orrseq r0, r4, r4, ror #10 │ │ │ │ muleq r0, r4, r5 │ │ │ │ - rscseq r8, pc, r0, lsr #3 │ │ │ │ - rscseq r8, pc, r0, lsr r1 @ │ │ │ │ + ldrheq r8, [pc], #16 @ │ │ │ │ + rscseq r8, pc, r0, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [pc, #1676] @ 200358 │ │ │ │ @@ -437771,15 +437771,15 @@ │ │ │ │ str r0, [r4, #4] │ │ │ │ b 200154 │ │ │ │ mov r6, r3 │ │ │ │ b 20000c │ │ │ │ orrseq r0, r4, ip, lsr #6 │ │ │ │ @ instruction: 0xfffff624 │ │ │ │ muleq r0, r4, r5 │ │ │ │ - rscseq r7, pc, r8, lsr #20 │ │ │ │ + rscseq r7, pc, r8, lsr sl @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r7, r1 │ │ │ │ sub sp, sp, #32 │ │ │ │ mov r5, r0 │ │ │ │ @@ -437859,15 +437859,15 @@ │ │ │ │ mov sl, #8 │ │ │ │ b 200414 │ │ │ │ mov sl, #1 │ │ │ │ b 200414 │ │ │ │ mov sl, #16 │ │ │ │ b 200414 │ │ │ │ orrseq pc, r3, r4, asr ip @ │ │ │ │ - cmneq r4, r4, lsl #20 │ │ │ │ + cmneq r4, r4, lsl sl │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ ldr r3, [pc, #696] @ 2007a0 │ │ │ │ @@ -439372,15 +439372,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 271f68 │ │ │ │ ldr r1, [pc, #40] @ 201c84 │ │ │ │ b 201bbc │ │ │ │ ldr r1, [pc, #32] @ 201c84 │ │ │ │ b 201b48 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ - strdeq r2, [r4, #-33]! @ 0xffffffdf │ │ │ │ + cmneq r4, r1, lsl #6 │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ andeq r0, r0, sp, asr r1 │ │ │ │ andeq r0, r0, r6, asr #2 │ │ │ │ @@ -440298,16 +440298,16 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq sp, r3, r8, lsl #15 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ @ instruction: 0x000001b1 │ │ │ │ @ instruction: 0x0193d6d8 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ - cmneq r4, r4, asr #9 │ │ │ │ - strheq r1, [r4, #-76]! @ 0xffffffb4 │ │ │ │ + ldrdeq r1, [r4, #-68]! @ 0xffffffbc │ │ │ │ + cmneq r4, ip, asr #9 │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3936] @ 0xf60 │ │ │ │ sub sp, sp, #124 @ 0x7c │ │ │ │ mov r6, r2 │ │ │ │ @@ -441066,25 +441066,25 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq sp, r3, r8, ror #9 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ - cmneq r4, r0, lsr #3 │ │ │ │ + strheq r1, [r4, #-16]! │ │ │ │ @ instruction: 0x000001b1 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ - cmneq r4, r8, lsr #1 │ │ │ │ - smultteq r4, r8, lr │ │ │ │ + strheq r1, [r4, #-8]! │ │ │ │ + strdeq r0, [r4, #-232]! @ 0xffffff18 │ │ │ │ orrseq ip, r3, r4, lsr pc │ │ │ │ - cmneq r4, r8, lsl #26 │ │ │ │ - strheq r0, [r4, #-176]! @ 0xffffff50 │ │ │ │ + cmneq r4, r8, lsl sp │ │ │ │ + smulbteq r4, r0, fp │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ - smultbeq r4, r4, r9 │ │ │ │ - smulbbeq r4, r0, r9 │ │ │ │ + strheq r0, [r4, #-148]! @ 0xffffff6c │ │ │ │ + @ instruction: 0x01640990 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r2 │ │ │ │ mov r2, r1 │ │ │ │ @@ -441439,21 +441439,21 @@ │ │ │ │ orrseq ip, r3, r8, asr #17 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ - cmneq r4, r0, lsr r6 │ │ │ │ + cmneq r4, r0, asr #12 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ orrseq ip, r3, ip, lsl #10 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ - cmneq r4, r0, lsr #8 │ │ │ │ - smulbteq r4, r4, r3 │ │ │ │ + cmneq r4, r0, lsr r4 │ │ │ │ + ldrdeq r0, [r4, #-52]! @ 0xffffffcc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r2 │ │ │ │ mov r2, r1 │ │ │ │ @@ -441809,21 +441809,21 @@ │ │ │ │ orrseq ip, r3, r4, lsl #6 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ - smulbteq r4, r8, r0 │ │ │ │ + ldrdeq r0, [r4, #-8]! │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ orrseq fp, r3, r4, asr #30 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ - strheq pc, [r3, #-232]! @ 0xffffff18 @ │ │ │ │ - msreq (UNDEF: 99), ip, asr lr │ │ │ │ + msreq (UNDEF: 99), r8, asr #29 │ │ │ │ + msreq (UNDEF: 99), ip, ror #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r7, r1 │ │ │ │ mov r5, r2 │ │ │ │ mov r2, r1 │ │ │ │ @@ -442183,21 +442183,21 @@ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r5, ror #2 │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ - msreq (UNDEF: 115), r4, asr fp │ │ │ │ + msreq (UNDEF: 115), r4, ror #22 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ orrseq fp, r3, r0, ror r9 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ - msreq SPSR_xc, r4, asr #18 │ │ │ │ - msreq SPSR_xc, r8, ror #17 │ │ │ │ + msreq SPSR_xc, r4, asr r9 │ │ │ │ + strdeq pc, [r3, #-136]! @ 0xffffff78 │ │ │ │ cmp r0, #480 @ 0x1e0 │ │ │ │ bcs 2048a0 │ │ │ │ cmp r0, #114 @ 0x72 │ │ │ │ bls 2048a8 │ │ │ │ ldr r3, [pc, #216] @ 204960 │ │ │ │ sub r0, r0, #115 @ 0x73 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -442250,15 +442250,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ mov r0, #16384 @ 0x4000 │ │ │ │ bx lr │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ - msreq SPSR_xc, r8, asr #16 │ │ │ │ + msreq SPSR_xc, r8, asr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3960] @ 0xf78 │ │ │ │ sub sp, sp, #100 @ 0x64 │ │ │ │ cmp r3, #0 │ │ │ │ mov r6, r2 │ │ │ │ @@ -443106,25 +443106,25 @@ │ │ │ │ andeq r0, r0, r1, lsr #3 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ muleq r0, fp, r1 │ │ │ │ orrseq sl, r3, r4, lsr #29 │ │ │ │ - cmneq r3, lr, lsr #28 │ │ │ │ + cmneq r3, lr, lsr lr │ │ │ │ @ instruction: 0x0193ab90 │ │ │ │ - cmneq r3, r6, lsl ip │ │ │ │ + cmneq r3, r6, lsr #24 │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ andeq r0, r0, r6, asr #2 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ andeq r0, r0, r5, ror #2 │ │ │ │ - strheq lr, [r3, #-130]! @ 0xffffff7e │ │ │ │ + cmneq r3, r2, asr #17 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - strdeq lr, [r3, #-122]! @ 0xffffff86 │ │ │ │ + cmneq r3, sl, lsl #16 │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [sp, #72] @ 0x48 │ │ │ │ ldrd sl, [sp, #72] @ 0x48 │ │ │ │ ldr r0, [r4, #16] │ │ │ │ mov r1, #1 │ │ │ │ strd sl, [sp, #80] @ 0x50 │ │ │ │ bl 1df228 │ │ │ │ @@ -444420,22 +444420,22 @@ │ │ │ │ ldrdeq r0, [r0], -r7 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ orrseq sl, r3, r4, lsl #8 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ orrseq sl, r3, r0, ror r3 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ - cmneq r3, sl, ror #11 │ │ │ │ + strdeq lr, [r3, #-90]! @ 0xffffffa6 │ │ │ │ @ instruction: 0x0193a2b0 │ │ │ │ orrseq sl, r3, r8, ror r2 │ │ │ │ - @ instruction: 0x0163e896 │ │ │ │ + cmneq r3, r6, lsr #17 │ │ │ │ @ instruction: 0x0193a1f8 │ │ │ │ @ instruction: 0x0193a1b8 │ │ │ │ orrseq sl, r3, r4, lsl #3 │ │ │ │ - ldrdeq lr, [r3, #-126]! @ 0xffffff82 │ │ │ │ + cmneq r3, lr, ror #15 │ │ │ │ @ instruction: 0x01939fb0 │ │ │ │ orrseq r9, r3, r8, asr pc │ │ │ │ andeq r0, r0, sp, lsr #2 │ │ │ │ orrseq r9, r3, r8, lsr #30 │ │ │ │ @ instruction: 0x01939ef0 │ │ │ │ andeq r0, r0, r6, asr #3 │ │ │ │ orrseq r9, r3, r8, asr #27 │ │ │ │ @@ -444466,15 +444466,15 @@ │ │ │ │ orrseq r9, r3, r8, lsr r2 │ │ │ │ andeq r0, r0, r7, asr r1 │ │ │ │ andeq r0, r0, r2, asr r1 │ │ │ │ @ instruction: 0x01938ed0 │ │ │ │ andeq r0, r0, r6, asr #2 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ orrseq r8, r3, r8, lsr sp │ │ │ │ - cmneq r3, sl, asr r3 │ │ │ │ + cmneq r3, sl, ror #6 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ orrseq r8, r3, r4, lsl #23 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ andeq r0, r0, r5, ror #2 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ @@ -445710,18 +445710,18 @@ │ │ │ │ strb r3, [sp, #24] │ │ │ │ b 207b44 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ mvnsmi r0, r0 │ │ │ │ andeq r0, r0, pc, lsl #2 │ │ │ │ orrseq r8, r3, r4, lsr #5 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strheq ip, [r3, #-150]! @ 0xffffff6a │ │ │ │ - cmneq r3, r2, ror r9 │ │ │ │ + cmneq r3, r6, asr #19 │ │ │ │ + cmneq r3, r2, lsl #19 │ │ │ │ andeq r0, r0, r6, lsl r1 │ │ │ │ - strdeq ip, [r3, #-130]! @ 0xffffff7e │ │ │ │ + cmneq r3, r2, lsl #18 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ mov r2, r0 │ │ │ │ cmp r3, #296 @ 0x128 │ │ │ │ bcs 208034 │ │ │ │ cmp r3, #292 @ 0x124 │ │ │ │ bhi 20801c │ │ │ │ cmp r3, #115 @ 0x73 │ │ │ │ @@ -445799,15 +445799,15 @@ │ │ │ │ b 208080 │ │ │ │ ldr r0, [pc, #20] @ 2080d8 │ │ │ │ cmp r3, r0 │ │ │ │ beq 20801c │ │ │ │ b 208080 │ │ │ │ andmi r1, r0, r1, asr #32 │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ - cmneq r3, lr, lsr r7 │ │ │ │ + cmneq r3, lr, asr #14 │ │ │ │ andeq r0, r0, sp, lsr #2 │ │ │ │ ldrb r2, [r0, #12] │ │ │ │ ldr ip, [pc, #352] @ 208248 │ │ │ │ cmp r2, #0 │ │ │ │ add ip, pc, ip │ │ │ │ beq 208148 │ │ │ │ cmp r2, #4 │ │ │ │ @@ -446858,16 +446858,16 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r7, r3, ip, lsl r4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andeq r7, r7, r3, lsl #30 │ │ │ │ @ instruction: 0x01937390 │ │ │ │ andeq r0, r0, fp, ror r1 │ │ │ │ orrseq r7, r3, r8, ror #2 │ │ │ │ - @ instruction: 0x0163b89d │ │ │ │ - cmneq r3, r5, ror r8 │ │ │ │ + cmneq r3, sp, lsr #17 │ │ │ │ + cmneq r3, r5, lsl #17 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ @@ -448113,33 +448113,33 @@ │ │ │ │ b 20a3f8 │ │ │ │ @ instruction: 0x01936abc │ │ │ │ orrseq r6, r3, r0, asr #21 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq r6, r3, ip, ror #20 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ andeq r1, r0, ip, asr #27 │ │ │ │ - cmneq r3, lr, asr r1 │ │ │ │ + cmneq r3, lr, ror #2 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, r2, asr r1 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ - strdeq sl, [r3, #-220]! @ 0xffffff24 │ │ │ │ - cmneq r3, r2, asr r9 │ │ │ │ + cmneq r3, ip, lsl #28 │ │ │ │ + cmneq r3, r2, ror #18 │ │ │ │ muleq r0, fp, r2 │ │ │ │ - strheq sl, [r3, #-130]! @ 0xffffff7e │ │ │ │ + cmneq r3, r2, asr #17 │ │ │ │ andeq r7, r7, r3, lsl #30 │ │ │ │ - cmneq r3, sl, lsl #12 │ │ │ │ + cmneq r3, sl, lsl r6 │ │ │ │ andeq r1, r0, ip │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ andeq r0, r0, r7, ror r1 │ │ │ │ andeq r0, r0, r5, ror r1 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, lr, asr #3 │ │ │ │ - cmneq r3, sl, lsl #23 │ │ │ │ - cmneq r3, sl, lsr fp │ │ │ │ + @ instruction: 0x01639b9a │ │ │ │ + cmneq r3, sl, asr #22 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, fp, asr #3 │ │ │ │ andeq r0, r0, pc, asr #3 │ │ │ │ ldrdeq r0, [r0], -r2 │ │ │ │ cmp r2, #32 │ │ │ │ andne r2, r2, #31 │ │ │ │ mvnne r6, #0 │ │ │ │ @@ -448971,24 +448971,24 @@ │ │ │ │ movls r0, #0 │ │ │ │ mvnhi r0, #0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #56] @ 20b294 │ │ │ │ subs r0, r3, r0 │ │ │ │ mvnne r0, #0 │ │ │ │ bx lr │ │ │ │ - strheq r9, [r3, #-138]! @ 0xffffff76 │ │ │ │ + cmneq r3, sl, asr #17 │ │ │ │ @ instruction: 0x000002b9 │ │ │ │ rscseq r0, r8, fp, lsl r2 │ │ │ │ cdpeq 4, 0, cr3, cr0, cr0, {0} │ │ │ │ andeq r6, r0, r1, lsr r5 │ │ │ │ @ instruction: 0x000002bb │ │ │ │ - cmneq r3, r6, lsr #16 │ │ │ │ + cmneq r3, r6, lsr r8 │ │ │ │ andeq r0, r0, lr, ror #3 │ │ │ │ andne r0, r0, r1, lsl r0 │ │ │ │ - cmneq r3, r7, lsr #15 │ │ │ │ + strheq r9, [r3, #-119]! @ 0xffffff89 │ │ │ │ andeq r0, r0, r1, lsl #27 │ │ │ │ andeq r0, r0, sl, lsr #4 │ │ │ │ andeq r0, r0, fp, lsr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -450393,20 +450393,20 @@ │ │ │ │ orrseq r4, r3, r8, lsr r7 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq r4, r3, ip, lsl r7 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ orrseq r4, r3, r8, asr #13 │ │ │ │ andeq r0, r0, r3, lsl #3 │ │ │ │ andeq r0, r0, lr, asr r1 │ │ │ │ - cmneq r3, r8, asr sp │ │ │ │ - smlalseq pc, pc, r4, r3 @ │ │ │ │ - cmneq r3, r6, asr #15 │ │ │ │ + cmneq r3, r8, ror #26 │ │ │ │ + rscseq pc, pc, r4, lsr #7 │ │ │ │ + ldrdeq r8, [r3, #-118]! @ 0xffffff8a │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ muleq r0, fp, r2 │ │ │ │ - cmneq r3, lr, ror #1 │ │ │ │ + strdeq r8, [r3, #-14]! │ │ │ │ ldr r3, [fp, #-276] @ 0xfffffeec │ │ │ │ mov r0, r9 │ │ │ │ ldr r3, [r3, #96] @ 0x60 │ │ │ │ str r3, [fp, #-228] @ 0xffffff1c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [fp, #-224] @ 0xffffff20 │ │ │ │ sub r3, fp, #228 @ 0xe4 │ │ │ │ @@ -450932,17 +450932,17 @@ │ │ │ │ strb r2, [r4, #20] │ │ │ │ str r0, [r4, #12] │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r2, [pc, #12] @ 20d110 │ │ │ │ add r2, pc, r2 │ │ │ │ b 20d0bc │ │ │ │ - tsteq lr, r0, ror #2 │ │ │ │ - ldrheq sl, [lr], #196 @ 0xc4 @ │ │ │ │ - strdeq r6, [sp, -r4] │ │ │ │ + tsteq lr, r0, ror r1 │ │ │ │ + rscseq sl, lr, r4, asr #25 │ │ │ │ + tsteq sp, r4, lsl #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r5, [r2] │ │ │ │ ldr r4, [r1] │ │ │ │ mov r7, r2 │ │ │ │ @@ -451564,17 +451564,17 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01932cd0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq r2, r3, r8, lsr #25 │ │ │ │ muleq r0, fp, r2 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ orrseq r2, r3, r0, ror #17 │ │ │ │ - cmneq r3, sl, lsl #5 │ │ │ │ + @ instruction: 0x0163729a │ │ │ │ orrseq r2, r3, r4, ror #13 │ │ │ │ - cmneq r3, lr │ │ │ │ + cmneq r3, lr, lsl r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3792] @ 0xed0 │ │ │ │ sub sp, sp, #268 @ 0x10c │ │ │ │ str r2, [sp, #28] │ │ │ │ ldr r2, [pc, #2620] @ 20e550 │ │ │ │ @@ -452234,16 +452234,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ udf #0 │ │ │ │ orrseq r2, r3, r0, ror #9 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq r2, r3, r4, asr #9 │ │ │ │ orrseq r2, r3, r8, lsr #4 │ │ │ │ - rscseq r9, lr, r0, lsl #31 │ │ │ │ - cmneq r3, sl, asr ip │ │ │ │ + smlalseq r9, lr, r0, pc @ │ │ │ │ + cmneq r3, sl, ror #24 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ @ instruction: 0x01931af0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ @@ -452449,15 +452449,15 @@ │ │ │ │ mov r3, #8 │ │ │ │ b 20e80c │ │ │ │ mov r3, #1 │ │ │ │ b 20e80c │ │ │ │ mov r3, #16 │ │ │ │ b 20e80c │ │ │ │ @ instruction: 0x0193189c │ │ │ │ - @ instruction: 0x0163629b │ │ │ │ + cmneq r3, fp, lsr #5 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3888] @ 0xf30 │ │ │ │ ldr r3, [pc, #3724] @ 20f76c │ │ │ │ @@ -453393,29 +453393,29 @@ │ │ │ │ str r4, [sp, #36] @ 0x24 │ │ │ │ b 20f74c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r1, r3, r8, lsl r7 │ │ │ │ orrseq r1, r3, r0, lsl #14 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x019316b8 │ │ │ │ - ldrdeq r6, [r3, #-30]! @ 0xffffffe2 │ │ │ │ + cmneq r3, lr, ror #3 │ │ │ │ andeq r0, r0, pc, asr #4 │ │ │ │ andeq r1, r0, r0, ror #22 │ │ │ │ @ instruction: 0x00001db8 │ │ │ │ muleq r0, fp, r2 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - @ instruction: 0x01635c98 │ │ │ │ + cmneq r3, r8, lsr #25 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ - cmneq r3, sl, asr #19 │ │ │ │ - cmneq r3, r6, lsl #16 │ │ │ │ - strheq r5, [r3, #-118]! @ 0xffffff8a │ │ │ │ + ldrdeq r5, [r3, #-154]! @ 0xffffff66 │ │ │ │ + cmneq r3, r6, lsl r8 │ │ │ │ + cmneq r3, r6, asr #15 │ │ │ │ andeq r2, r0, r0, asr #2 │ │ │ │ muleq r0, r0, r6 │ │ │ │ - cmneq r3, r2, lsl #11 │ │ │ │ + @ instruction: 0x01635592 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -453540,15 +453540,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 20f7f8 │ │ │ │ b 20f85c │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ orrseq r0, r3, r8, lsl r8 │ │ │ │ - cmneq r3, r6, lsl #7 │ │ │ │ + @ instruction: 0x01635396 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ andeq r0, r0, fp, lsr #4 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ stmdaeq r0, {r0, r6} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -454942,26 +454942,26 @@ │ │ │ │ bhi 210e98 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ b 210288 │ │ │ │ @ instruction: 0x0192fed4 │ │ │ │ @ instruction: 0x0192febc │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq pc, r2, r4, ror lr @ │ │ │ │ - cmneq r3, ip, asr #19 │ │ │ │ + ldrdeq r4, [r3, #-156]! @ 0xffffff64 │ │ │ │ muleq r0, r3, r1 │ │ │ │ andeq r0, r0, pc, asr r2 │ │ │ │ muleq r0, r0, r6 │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ muleq r0, fp, r2 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - cmneq r3, r2, lsl #19 │ │ │ │ - cmneq r3, sl, asr #18 │ │ │ │ + @ instruction: 0x01633992 │ │ │ │ + cmneq r3, sl, asr r9 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ - @ instruction: 0x0163389a │ │ │ │ + cmneq r3, sl, lsr #17 │ │ │ │ andeq r1, r0, r0, ror #22 │ │ │ │ muleq r0, sp, r2 │ │ │ │ ldrb r3, [r9, #41] @ 0x29 │ │ │ │ cmp r3, #64 @ 0x40 │ │ │ │ beq 2112e4 │ │ │ │ and r1, r3, #63 @ 0x3f │ │ │ │ mvn r2, #0 │ │ │ │ @@ -456360,17 +456360,17 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #20] │ │ │ │ udf #0 │ │ │ │ @ instruction: 0x0192dff8 │ │ │ │ @ instruction: 0x0192dfdc │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - cmneq r3, sl, asr #22 │ │ │ │ + cmneq r3, sl, asr fp │ │ │ │ orrseq sp, r2, r4, asr lr │ │ │ │ - cmneq r3, r4, lsl r9 │ │ │ │ + cmneq r3, r4, lsr #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ ldr r2, [pc, #628] @ 212870 │ │ │ │ ldr r5, [r0, #384] @ 0x180 │ │ │ │ ldr r3, [pc, #624] @ 212874 │ │ │ │ @@ -456781,15 +456781,15 @@ │ │ │ │ ldr r3, [r3, #16] │ │ │ │ udf #0 │ │ │ │ ldr r3, [r2, #8] │ │ │ │ udf #0 │ │ │ │ orrseq sp, r2, ip, asr r7 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq sp, r2, ip, asr #14 │ │ │ │ - cmneq r3, sl, lsr #5 │ │ │ │ + strheq r2, [r3, #-42]! @ 0xffffffd6 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ orrseq sp, r2, r4, ror r5 │ │ │ │ orrseq sp, r2, r8, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -457318,15 +457318,15 @@ │ │ │ │ orrseq sp, r2, r8, asr r3 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq sp, r2, ip, lsr r3 │ │ │ │ orrseq sp, r2, ip, lsr #3 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ muleq r0, fp, r2 │ │ │ │ muleq r0, r4, r5 │ │ │ │ - tsteq r3, r8, ror #3 │ │ │ │ + @ instruction: 0x011301f8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, sp, #100 @ 0x64 │ │ │ │ add r2, sp, #4 │ │ │ │ mov r4, r2 │ │ │ │ @@ -457585,15 +457585,15 @@ │ │ │ │ str r2, [sp, #8] │ │ │ │ b 213854 │ │ │ │ strd r2, [sp, #8] │ │ │ │ b 213854 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0192c7f4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r3, r3, lsl r4 │ │ │ │ + cmneq r3, r3, lsr #8 │ │ │ │ orrseq ip, r2, ip, asr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r1, [sp, #16] │ │ │ │ @@ -457796,15 +457796,15 @@ │ │ │ │ movne r3, #1 │ │ │ │ strb r3, [sp, #16] │ │ │ │ b 213b48 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq ip, r2, r4, asr r5 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq ip, r2, r0, lsr #10 │ │ │ │ - cmneq r3, r3, asr #2 │ │ │ │ + cmneq r3, r3, asr r1 │ │ │ │ andeq r0, r0, r6, asr #2 │ │ │ │ orrseq ip, r2, r0, lsr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r3, [r2] │ │ │ │ @@ -459001,15 +459001,15 @@ │ │ │ │ mov r7, r0 │ │ │ │ b 21487c │ │ │ │ @ instruction: 0x0192c09c │ │ │ │ @ instruction: 0x0192c098 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ - smulbteq r3, r0, ip │ │ │ │ + ldrdeq r0, [r3, #-192]! @ 0xffffff40 │ │ │ │ orrseq fp, r2, r0, ror #31 │ │ │ │ andeq r0, r0, sl, ror r1 │ │ │ │ orrseq fp, r2, r0, ror #22 │ │ │ │ andeq r0, r0, fp, asr #2 │ │ │ │ orrseq fp, r2, ip, lsl #20 │ │ │ │ andeq r0, r0, r5, asr #4 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ @@ -460285,35 +460285,35 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ orrseq sl, r2, r0, lsr #21 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq sl, r2, r4, lsl #21 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - msreq (UNDEF: 98), r8, ror #12 │ │ │ │ + msreq (UNDEF: 98), r8, ror r6 │ │ │ │ andeq r0, r0, r1, lsr r2 │ │ │ │ andeq r0, r0, r2, lsr r2 │ │ │ │ orrseq sl, r2, ip, ror #17 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ @ instruction: 0x0192a894 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, fp, lsl r2 │ │ │ │ andeq r0, r0, r6, ror #2 │ │ │ │ @ instruction: 0x0192a690 │ │ │ │ orrseq sl, r2, ip, ror #11 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ - msreq (UNDEF: 98), r0, asr #5 │ │ │ │ - msreq (UNDEF: 98), r0, ror #4 │ │ │ │ + ldrdeq pc, [r2, #-32]! @ 0xffffffe0 │ │ │ │ + msreq (UNDEF: 98), r0, ror r2 │ │ │ │ andeq r0, r0, pc, asr r1 │ │ │ │ orrseq sl, r2, r4, lsr #5 │ │ │ │ orrseq sl, r2, ip, lsl r2 │ │ │ │ ldrheq sl, [r2, ip] │ │ │ │ - strheq lr, [r2, #-210]! @ 0xffffff2e │ │ │ │ + cmneq r2, r2, asr #27 │ │ │ │ andeq r0, r0, r9, lsl r2 │ │ │ │ - @ instruction: 0x0162ec9a │ │ │ │ + cmneq r2, sl, lsr #25 │ │ │ │ andeq r0, r0, r6, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r2, [pc, #268] @ 2164a8 │ │ │ │ ldr r1, [pc, #268] @ 2164ac │ │ │ │ @@ -460561,15 +460561,15 @@ │ │ │ │ movne r3, #1 │ │ │ │ strb r3, [sp, #16] │ │ │ │ b 21667c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r9, r2, r0, lsr #20 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq r9, r2, ip, ror #19 │ │ │ │ - cmneq r2, r6, asr #15 │ │ │ │ + ldrdeq lr, [r2, #-118]! @ 0xffffff8a │ │ │ │ andeq r0, r0, r6, asr #2 │ │ │ │ orrseq r9, r2, ip, ror #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ mov lr, r2 │ │ │ │ @@ -460786,15 +460786,15 @@ │ │ │ │ cmp r4, #0 │ │ │ │ beq 216a48 │ │ │ │ add r5, r5, #4 │ │ │ │ b 216a10 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ b 216aac │ │ │ │ - strheq lr, [r2, #-50]! @ 0xffffffce │ │ │ │ + cmneq r2, r2, asr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ mov r4, r0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -460939,15 +460939,15 @@ │ │ │ │ str r6, [r0, #48] @ 0x30 │ │ │ │ str r7, [r0, #4] │ │ │ │ strb r9, [r0, #68] @ 0x44 │ │ │ │ str r5, [r0] │ │ │ │ str r0, [r8, #80] @ 0x50 │ │ │ │ ldr r6, [r5, r3, lsl #2] │ │ │ │ b 216b80 │ │ │ │ - ldrdeq lr, [r2, #-26]! @ 0xffffffe6 │ │ │ │ + cmneq r2, sl, ror #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #24] │ │ │ │ bics r3, r3, #262144 @ 0x40000 │ │ │ │ bne 216ddc │ │ │ │ @@ -461295,15 +461295,15 @@ │ │ │ │ b 217288 │ │ │ │ ldr r3, [r3, #48] @ 0x30 │ │ │ │ add r3, r3, #20 │ │ │ │ ldr r4, [r4, r3, lsl #2] │ │ │ │ cmp r4, #0 │ │ │ │ bne 217220 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - cmneq r2, lr, ror #24 │ │ │ │ + cmneq r2, lr, ror ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3752] @ 0xea8 │ │ │ │ ldr r2, [pc, #3392] @ 218050 │ │ │ │ sub sp, sp, #308 @ 0x134 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ @@ -462153,23 +462153,23 @@ │ │ │ │ udf #0 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ orrseq r8, r2, r4, ror #25 │ │ │ │ orrseq r8, r2, ip, asr #25 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - @ instruction: 0x0162d99e │ │ │ │ - cmneq r2, r4, ror #18 │ │ │ │ + cmneq r2, lr, lsr #19 │ │ │ │ + cmneq r2, r4, ror r9 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ muleq r0, fp, r2 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - cmneq r2, ip, lsr r7 │ │ │ │ + cmneq r2, ip, asr #14 │ │ │ │ @ instruction: 0x019286f0 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ - cmneq r2, ip, asr r3 │ │ │ │ + cmneq r2, ip, ror #6 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #384] @ 0x180 │ │ │ │ ldr r5, [r4] │ │ │ │ @@ -462379,15 +462379,15 @@ │ │ │ │ bl 1e12d0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, fp │ │ │ │ bl 271b98 │ │ │ │ mov r4, r6 │ │ │ │ ldr r2, [r7] │ │ │ │ b 218210 │ │ │ │ - cmneq r2, ip, asr #28 │ │ │ │ + cmneq r2, ip, asr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr ip, [pc, #1408] @ 218980 │ │ │ │ mov fp, r3 │ │ │ │ ldr r3, [pc, #1404] @ 218984 │ │ │ │ @@ -462741,17 +462741,17 @@ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ bne 218498 │ │ │ │ b 218440 │ │ │ │ @ instruction: 0x01927bf0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x01927bd0 │ │ │ │ - cmneq r2, lr, asr #22 │ │ │ │ - cmneq r2, r4, lsl fp │ │ │ │ - strdeq ip, [r2, #-152]! @ 0xffffff68 │ │ │ │ + cmneq r2, lr, asr fp │ │ │ │ + cmneq r2, r4, lsr #22 │ │ │ │ + cmneq r2, r8, lsl #20 │ │ │ │ orrseq r7, r2, r4, lsl #17 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ muleq r0, fp, r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -463237,15 +463237,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ ldrheq r7, [r2, r8] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq r7, r2, r4, lsl #1 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - cmneq r2, r4, lsl r0 │ │ │ │ + cmneq r2, r4, lsr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ str r1, [sp, #12] │ │ │ │ mov r7, r1 │ │ │ │ @@ -463670,15 +463670,15 @@ │ │ │ │ str r3, [r5] │ │ │ │ bl 1e1260 │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ b 2197ec │ │ │ │ - cmneq r2, ip, asr #16 │ │ │ │ + cmneq r2, ip, asr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr ip, [pc, #576] @ 219a6c │ │ │ │ ldr r3, [pc, #576] @ 219a70 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -463823,15 +463823,15 @@ │ │ │ │ ldr r1, [r7, #56] @ 0x38 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r3, [r7, #28] │ │ │ │ b 219884 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r6, r2, ip, asr #15 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r2, r0, ror #14 │ │ │ │ + cmneq r2, r0, ror r7 │ │ │ │ orrseq r6, r2, r8, ror r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #1784] @ 0x6f8 │ │ │ │ ldr ip, [pc, #688] @ 219d44 │ │ │ │ ldr r4, [r1, #20] │ │ │ │ @@ -464586,23 +464586,23 @@ │ │ │ │ orrseq r6, r2, r8, ror #4 │ │ │ │ andeq r0, r0, r6, lsl #5 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ svcvc 0x00efffff │ │ │ │ svcvc 0x00f80000 │ │ │ │ ldrdeq r0, [r0], -r5 │ │ │ │ orrseq r6, r2, ip, lsr #32 │ │ │ │ - cmneq r2, r8, lsl r0 │ │ │ │ - cmneq r2, r0 │ │ │ │ + cmneq r2, r8, lsr #32 │ │ │ │ + cmneq r2, r0, lsl r0 │ │ │ │ andeq r0, r0, lr, lsl r1 │ │ │ │ andeq r0, r0, sp, asr #4 │ │ │ │ andeq r1, r0, pc, lsl r4 │ │ │ │ - cmneq r2, r4, ror #29 │ │ │ │ + strdeq sl, [r2, #-228]! @ 0xffffff1c │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, r9, asr #5 │ │ │ │ - @ instruction: 0x0162ab98 │ │ │ │ + cmneq r2, r8, lsr #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ ldr r1, [pc, #732] @ 21a978 │ │ │ │ ldr r4, [r0, #384] @ 0x180 │ │ │ │ ldr r2, [pc, #728] @ 21a97c │ │ │ │ @@ -465319,19 +465319,19 @@ │ │ │ │ mov r1, fp │ │ │ │ bl 2e7d20 │ │ │ │ b 21b030 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ orrseq r5, r2, r0, ror #5 │ │ │ │ - cmneq r2, r0, asr #8 │ │ │ │ + cmneq r2, r0, asr r4 │ │ │ │ andeq r0, r0, sl, ror r2 │ │ │ │ andeq r0, r0, fp, asr #5 │ │ │ │ andeq r0, r0, pc, asr #4 │ │ │ │ - ldrdeq sl, [r2, #-36]! @ 0xffffffdc │ │ │ │ + cmneq r2, r4, ror #5 │ │ │ │ andeq r0, r0, sp, ror r2 │ │ │ │ andeq r0, r0, r1, ror r2 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -466111,15 +466111,15 @@ │ │ │ │ bl 287678 │ │ │ │ str r7, [sp, #28] │ │ │ │ str r9, [sp, #16] │ │ │ │ str r9, [sp, #20] │ │ │ │ str r9, [sp, #24] │ │ │ │ str r0, [r4, #28] │ │ │ │ b 21bdac │ │ │ │ - @ instruction: 0x0162959f │ │ │ │ + cmneq r2, pc, lsr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3808] @ 0xee0 │ │ │ │ sub sp, sp, #252 @ 0xfc │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [pc, #2028] @ 21c644 │ │ │ │ @@ -466632,16 +466632,16 @@ │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ @ instruction: 0x0192419c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq r4, r2, ip, ror r1 │ │ │ │ orrseq r4, r2, r4, rrx │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - strdeq r8, [r2, #-220]! @ 0xffffff24 │ │ │ │ - ldrdeq r8, [r2, #-221]! @ 0xffffff23 │ │ │ │ + cmneq r2, ip, lsl #28 │ │ │ │ + cmneq r2, sp, ror #27 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ @ instruction: 0xfffff006 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -467667,24 +467667,24 @@ │ │ │ │ orrseq r3, r2, r4, ror #18 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq r3, r2, r0, asr #18 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ muleq r0, fp, r2 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ @ instruction: 0x019235f0 │ │ │ │ - cmneq r2, r2, lsl #15 │ │ │ │ + @ instruction: 0x01628792 │ │ │ │ andeq r0, r0, sl, ror r2 │ │ │ │ andseq r0, lr, r8, lsl #4 │ │ │ │ andeq r0, r0, fp, asr #5 │ │ │ │ andseq r0, r0, r0, lsr #4 │ │ │ │ - cmneq r2, r4, lsr #9 │ │ │ │ + strheq r8, [r2, #-68]! @ 0xffffffbc │ │ │ │ andseq r0, r0, r0, ror #4 │ │ │ │ orrseq r2, r2, ip, ror lr │ │ │ │ orrseq r2, r2, r4, ror #26 │ │ │ │ - cmneq r2, ip, asr #28 │ │ │ │ + cmneq r2, ip, asr lr │ │ │ │ mov r3, #0 │ │ │ │ ldr r2, [r3, #20] │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ udf #0 │ │ │ │ mov r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ @@ -467947,15 +467947,15 @@ │ │ │ │ stm r6, {r2, r3} │ │ │ │ str r6, [r3] │ │ │ │ str r6, [r4, #20] │ │ │ │ b 21d890 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r2, r2, r8, lsl #18 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r2, r8, ror #22 │ │ │ │ + cmneq r2, r8, ror fp │ │ │ │ orrseq r2, r2, r8, ror #17 │ │ │ │ orrseq r2, r2, r0, ror #14 │ │ │ │ muleq r0, r4, r0 │ │ │ │ andeq r1, r0, ip, asr r7 │ │ │ │ @ instruction: 0x019225bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -469101,16 +469101,16 @@ │ │ │ │ b 21e49c │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #48] @ 0x30 │ │ │ │ udf #0 │ │ │ │ orrseq r1, r2, ip, lsr #24 │ │ │ │ orrseq r1, r2, r8, lsr #24 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r2, sl, asr #28 │ │ │ │ - cmneq r2, r4, lsr #28 │ │ │ │ + cmneq r2, sl, asr lr │ │ │ │ + cmneq r2, r4, lsr lr │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ orrseq r1, r2, r4, ror #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ @@ -469427,15 +469427,15 @@ │ │ │ │ ldr r3, [r2, #16] │ │ │ │ udf #0 │ │ │ │ ldrsbeq r1, [r2, r0] │ │ │ │ andeq r0, r0, r5, lsl #3 │ │ │ │ andeq r0, r0, sp, lsr r1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - ldrdeq r6, [r2, #-26]! @ 0xffffffe6 │ │ │ │ + cmneq r2, sl, ror #3 │ │ │ │ strdeq r0, [r0], -r7 │ │ │ │ andseq r0, r8, r8, lsl #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr r2, [pc, #756] @ 21f51c │ │ │ │ @@ -469907,15 +469907,15 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [ip, #48] @ 0x30 │ │ │ │ udf #0 │ │ │ │ ldr r3, [r1, #16] │ │ │ │ udf #0 │ │ │ │ orrseq r0, r2, r8, lsr #21 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r2, r4, lsl sp │ │ │ │ + cmneq r2, r4, lsr #26 │ │ │ │ orrseq r0, r2, ip, asr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #260] @ 21faa8 │ │ │ │ ldr r3, [pc, #260] @ 21faac │ │ │ │ @@ -470807,16 +470807,16 @@ │ │ │ │ bx lr │ │ │ │ orrs lr, lr, r4 │ │ │ │ movne ip, #1 │ │ │ │ moveq ip, #0 │ │ │ │ b 22072c │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmneq r2, r0, lsl #25 │ │ │ │ - cmneq r2, ip, asr ip │ │ │ │ + @ instruction: 0x01624c90 │ │ │ │ + cmneq r2, ip, ror #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ mov fp, r1 │ │ │ │ str r0, [sp, #12] │ │ │ │ @@ -473339,15 +473339,15 @@ │ │ │ │ udf #0 │ │ │ │ ldr r3, [r2, #16] │ │ │ │ udf #0 │ │ │ │ orrseq lr, r1, r4, lsl #1 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x0191dfdc │ │ │ │ andeq r0, r0, sp, asr r1 │ │ │ │ - strheq r2, [r2, #-108]! @ 0xffffff94 │ │ │ │ + cmneq r2, ip, asr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ ldr r2, [pc, #1592] @ 223578 │ │ │ │ ldr r3, [pc, #1592] @ 22357c │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -476683,15 +476683,15 @@ │ │ │ │ b 2262f0 │ │ │ │ mov r3, r1 │ │ │ │ mov r2, ip │ │ │ │ b 2262d0 │ │ │ │ orrseq r9, r1, ip, ror #27 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ andeq r1, r0, r0, ror #22 │ │ │ │ - msreq SPSR_c, r4, rrx │ │ │ │ + msreq SPSR_c, r4, ror r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3312] @ 0xcf0 │ │ │ │ sub sp, sp, #748 @ 0x2ec │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ mov r4, r2 │ │ │ │ @@ -478052,20 +478052,20 @@ │ │ │ │ mov r3, #16 │ │ │ │ b 2276b8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r9, r1, r0, lsr #6 │ │ │ │ orrseq r9, r1, r8, lsl #6 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq r9, r1, r0, asr #5 │ │ │ │ - cmneq r1, r4, asr #11 │ │ │ │ + ldrdeq lr, [r1, #-84]! @ 0xffffffac │ │ │ │ andeq r0, r0, pc, asr #4 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - cmneq r1, ip, lsr #3 │ │ │ │ + strheq lr, [r1, #-28]! @ 0xffffffe4 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - cmneq r1, r2, lsr ip │ │ │ │ + cmneq r1, r2, asr #24 │ │ │ │ muleq r0, fp, r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r6, [r2] │ │ │ │ ldr r4, [r0, #16] │ │ │ │ @@ -478382,24 +478382,24 @@ │ │ │ │ cmp r3, #241 @ 0xf1 │ │ │ │ beq 227b6c │ │ │ │ b 227a28 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ @ instruction: 0x019186f4 │ │ │ │ - cmneq r1, r7, ror sl │ │ │ │ + cmneq r1, r7, lsl #21 │ │ │ │ andeq r0, r0, lr, lsl #3 │ │ │ │ andeq r0, r0, r6, ror r1 │ │ │ │ ldrdeq r8, [r0], -r1 │ │ │ │ andeq r0, r0, r3, asr #2 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - cmneq r1, fp, ror #18 │ │ │ │ + cmneq r1, fp, ror r9 │ │ │ │ andeq r0, r0, sp, ror #4 │ │ │ │ - strdeq sp, [r1, #-143]! @ 0xffffff71 │ │ │ │ - cmneq r1, sl, lsr r9 │ │ │ │ + cmneq r1, pc, lsl #18 │ │ │ │ + cmneq r1, sl, asr #18 │ │ │ │ stmeq sp, {r0} │ │ │ │ andeq r0, r1, r4, lsl r0 │ │ │ │ andeq r0, r0, r2, ror #2 │ │ │ │ andeq r0, r0, fp, lsr #3 │ │ │ │ andeq r0, r0, pc, lsl #5 │ │ │ │ andeq r0, r1, r9, asr r0 │ │ │ │ stmdane r0!, {r0, lr} │ │ │ │ @@ -481370,15 +481370,15 @@ │ │ │ │ b 22ac2c │ │ │ │ mov ip, r7 │ │ │ │ b 22ab7c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r5, r1, r0, ror #28 │ │ │ │ orrseq r5, r1, r0, asr lr │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r1, r8, ror r2 │ │ │ │ + cmneq r1, r8, lsl #5 │ │ │ │ @ instruction: 0x01915d94 │ │ │ │ andeq r0, r0, sp, ror r1 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ svcvc 0x00f80000 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ @ instruction: 0xfffff006 │ │ │ │ @@ -481858,41 +481858,41 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #116] @ 22b4a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #108] @ 22b4a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - strdeq sl, [r1, #-44]! @ 0xffffffd4 │ │ │ │ - ldrsheq ip, [ip], #168 @ 0xa8 @ │ │ │ │ - rscseq ip, ip, r8, asr fp │ │ │ │ - rscseq ip, ip, ip, lsl fp │ │ │ │ - tsteq r0, r0, lsl r1 │ │ │ │ - rscseq r0, lr, r4, asr #7 │ │ │ │ + cmneq r1, ip, lsl #6 │ │ │ │ + rscseq ip, ip, r8, lsl #22 │ │ │ │ + rscseq ip, ip, r8, ror #22 │ │ │ │ + rscseq ip, ip, ip, lsr #22 │ │ │ │ + tsteq r0, r0, lsr #2 │ │ │ │ + ldrsbeq r0, [lr], #52 @ 0x34 @ │ │ │ │ + ldrheq ip, [ip], #172 @ 0xac @ │ │ │ │ + rscseq ip, ip, ip, lsr #22 │ │ │ │ + rscseq ip, ip, ip, lsl #21 │ │ │ │ + rscseq ip, ip, r4, asr #21 │ │ │ │ + rscseq ip, ip, r4, lsl #21 │ │ │ │ + rscseq ip, ip, r0, asr #20 │ │ │ │ + tsteq r1, r0, ror r9 │ │ │ │ rscseq ip, ip, ip, lsr #21 │ │ │ │ - rscseq ip, ip, ip, lsl fp │ │ │ │ + rscseq ip, ip, ip, lsl #20 │ │ │ │ + rscseq ip, ip, r8, ror #20 │ │ │ │ + rscseq ip, ip, ip, lsr #20 │ │ │ │ rscseq ip, ip, ip, ror sl │ │ │ │ - ldrheq ip, [ip], #164 @ 0xa4 @ │ │ │ │ - rscseq ip, ip, r4, ror sl │ │ │ │ - rscseq ip, ip, r0, lsr sl │ │ │ │ - tsteq r1, r0, ror #18 │ │ │ │ - smlalseq ip, ip, ip, sl @ │ │ │ │ - ldrsheq ip, [ip], #156 @ 0x9c @ │ │ │ │ - rscseq ip, ip, r8, asr sl │ │ │ │ - rscseq ip, ip, ip, lsl sl │ │ │ │ - rscseq ip, ip, ip, ror #20 │ │ │ │ - smlalseq r0, lr, r0, r0 │ │ │ │ - rscseq r0, lr, r4, lsl #1 │ │ │ │ - rscseq ip, ip, r8, ror #19 │ │ │ │ - smlalseq ip, ip, r4, r9 @ │ │ │ │ - rscseq r0, lr, r0, rrx │ │ │ │ - rscseq r0, lr, r4, asr r0 │ │ │ │ - rscseq r0, lr, r8, asr #32 │ │ │ │ - rscseq r0, lr, ip, lsr r0 │ │ │ │ - rscseq r0, lr, r0, lsr r0 │ │ │ │ + rscseq r0, lr, r0, lsr #1 │ │ │ │ + smlalseq r0, lr, r4, r0 │ │ │ │ + ldrsheq ip, [ip], #152 @ 0x98 @ │ │ │ │ + rscseq ip, ip, r4, lsr #19 │ │ │ │ + rscseq r0, lr, r0, ror r0 │ │ │ │ + rscseq r0, lr, r4, rrx │ │ │ │ + rscseq r0, lr, r8, asr r0 │ │ │ │ + rscseq r0, lr, ip, asr #32 │ │ │ │ + rscseq r0, lr, r0, asr #32 │ │ │ │ ldr r3, [pc, #176] @ 22b564 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #12 │ │ │ │ bhi 22b558 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -481931,28 +481931,28 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #64] @ 22b594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #56] @ 22b598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - cmneq r1, r4, ror #1 │ │ │ │ - rscseq ip, ip, ip, lsl #19 │ │ │ │ - rscseq ip, ip, r8, lsl #19 │ │ │ │ - rscseq ip, ip, r8, lsl #19 │ │ │ │ - rscseq ip, ip, r8, lsl #19 │ │ │ │ - rscseq ip, ip, r8, lsl #19 │ │ │ │ - rscseq ip, ip, ip, lsl #19 │ │ │ │ - rscseq r1, pc, r0, ror #23 │ │ │ │ - rscseq ip, ip, r4, lsl #19 │ │ │ │ - rscseq ip, ip, r4, lsl #19 │ │ │ │ - rscseq ip, ip, r0, lsl #19 │ │ │ │ - rscseq ip, ip, r4, lsl #19 │ │ │ │ - rscseq ip, ip, r0, lsl #18 │ │ │ │ - tsteq lr, ip, ror r7 │ │ │ │ + strdeq sl, [r1, #-4]! │ │ │ │ + smlalseq ip, ip, ip, r9 @ │ │ │ │ + smlalseq ip, ip, r8, r9 @ │ │ │ │ + smlalseq ip, ip, r8, r9 @ │ │ │ │ + smlalseq ip, ip, r8, r9 @ │ │ │ │ + smlalseq ip, ip, r8, r9 @ │ │ │ │ + smlalseq ip, ip, ip, r9 @ │ │ │ │ + ldrsheq r1, [pc], #176 @ │ │ │ │ + smlalseq ip, ip, r4, r9 @ │ │ │ │ + smlalseq ip, ip, r4, r9 @ │ │ │ │ + smlalseq ip, ip, r0, r9 @ │ │ │ │ + smlalseq ip, ip, r4, r9 @ │ │ │ │ + rscseq ip, ip, r0, lsl r9 │ │ │ │ + smlabbeq lr, ip, r7, r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr ip, [pc, #212] @ 22b688 │ │ │ │ sub sp, sp, #8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -482004,17 +482004,17 @@ │ │ │ │ pop {r4, lr} │ │ │ │ b 28806c │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, lr} │ │ │ │ b 287f54 │ │ │ │ mov r1, r2 │ │ │ │ b 22b640 │ │ │ │ - cmneq r1, sp, ror #31 │ │ │ │ - rscseq ip, ip, ip, ror #17 │ │ │ │ - rscseq sp, sp, r8, ror #15 │ │ │ │ + strdeq r9, [r1, #-253]! @ 0xffffff03 │ │ │ │ + ldrsheq ip, [ip], #140 @ 0x8c @ │ │ │ │ + ldrsheq sp, [sp], #120 @ 0x78 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r3, [pc, #1256] @ 22bb94 │ │ │ │ ldr r4, [r2] │ │ │ │ mov r8, r2 │ │ │ │ @@ -482327,42 +482327,42 @@ │ │ │ │ mov r2, r8 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ add r6, r6, r1 │ │ │ │ cmp r6, r7 │ │ │ │ bne 22bb5c │ │ │ │ b 22b784 │ │ │ │ - strdeq r9, [r1, #-229]! @ 0xffffff1b │ │ │ │ - tsteq r1, r4, lsr sl │ │ │ │ - rscseq ip, ip, ip, lsr #15 │ │ │ │ - @ instruction: 0x0111a9dc │ │ │ │ - rscseq ip, ip, ip, asr r7 │ │ │ │ - tsteq r1, r4, lsl #19 │ │ │ │ - rscseq ip, ip, r4, lsl r7 │ │ │ │ - rscseq ip, ip, r4, lsl r7 │ │ │ │ - tsteq r1, r8, asr #17 │ │ │ │ - rscseq sp, sp, r8, ror #13 │ │ │ │ - tsteq r1, r0, lsr #17 │ │ │ │ - rscseq ip, ip, r0, lsr r6 │ │ │ │ - tsteq r1, ip, asr #16 │ │ │ │ - rscseq ip, ip, r8, ror #11 │ │ │ │ - rscseq lr, sp, r0, lsl r0 │ │ │ │ - rscseq ip, ip, r0, ror #10 │ │ │ │ - rscseq ip, ip, r4, asr r5 │ │ │ │ - smlatteq ip, r8, r9, r5 │ │ │ │ - tsteq r1, r0, asr r7 │ │ │ │ - rscseq ip, ip, r8, lsl r5 │ │ │ │ - rscseq ip, ip, r8, lsl r5 │ │ │ │ - @ instruction: 0x0111a6d0 │ │ │ │ - rscseq ip, ip, r8, ror r4 │ │ │ │ - @ instruction: 0x0111a698 │ │ │ │ - rscseq ip, ip, ip, lsl r4 │ │ │ │ - tsteq r1, ip, lsr r6 │ │ │ │ - ldrheq ip, [ip], #56 @ 0x38 @ │ │ │ │ - @ instruction: 0x0111a5d8 │ │ │ │ + cmneq r1, r5, lsl #30 │ │ │ │ + tsteq r1, r4, asr #20 │ │ │ │ + ldrheq ip, [ip], #124 @ 0x7c @ │ │ │ │ + tsteq r1, ip, ror #19 │ │ │ │ + rscseq ip, ip, ip, ror #14 │ │ │ │ + @ instruction: 0x0111a994 │ │ │ │ + rscseq ip, ip, r4, lsr #14 │ │ │ │ + rscseq ip, ip, r4, lsr #14 │ │ │ │ + @ instruction: 0x0111a8d8 │ │ │ │ + ldrsheq sp, [sp], #104 @ 0x68 @ │ │ │ │ + @ instruction: 0x0111a8b0 │ │ │ │ + rscseq ip, ip, r0, asr #12 │ │ │ │ + tsteq r1, ip, asr r8 │ │ │ │ + ldrsheq ip, [ip], #88 @ 0x58 @ │ │ │ │ + rscseq lr, sp, r0, lsr #32 │ │ │ │ + rscseq ip, ip, r0, ror r5 │ │ │ │ + rscseq ip, ip, r4, ror #10 │ │ │ │ + strdeq r5, [ip, -r8] │ │ │ │ + tsteq r1, r0, ror #14 │ │ │ │ + rscseq ip, ip, r8, lsr #10 │ │ │ │ + rscseq ip, ip, r8, lsr #10 │ │ │ │ + tsteq r1, r0, ror #13 │ │ │ │ + rscseq ip, ip, r8, lsl #9 │ │ │ │ + tsteq r1, r8, lsr #13 │ │ │ │ + rscseq ip, ip, ip, lsr #8 │ │ │ │ + tsteq r1, ip, asr #12 │ │ │ │ + rscseq ip, ip, r8, asr #7 │ │ │ │ + tsteq r1, r8, ror #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #40] @ 0x28 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -482377,15 +482377,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 22bc5c │ │ │ │ mov r3, r4 │ │ │ │ mov r0, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldrsbeq ip, [ip], #32 @ │ │ │ │ + rscseq ip, ip, r0, ror #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3736] @ 0xe98 │ │ │ │ mov r5, r3 │ │ │ │ orrs r3, r2, r5 │ │ │ │ mov r6, r2 │ │ │ │ @@ -482534,22 +482534,22 @@ │ │ │ │ add ip, ip, sl │ │ │ │ sub ip, ip, #1 │ │ │ │ add r7, sp, #28 │ │ │ │ b 22be9c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r4, r1, r0, ror r3 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq ip, ip, r0, asr r2 │ │ │ │ - smlalseq ip, ip, r0, r1 @ │ │ │ │ - rscseq ip, ip, r0, ror r1 │ │ │ │ + rscseq ip, ip, r0, ror #4 │ │ │ │ + rscseq ip, ip, r0, lsr #3 │ │ │ │ + rscseq ip, ip, r0, lsl #3 │ │ │ │ orrseq r4, r1, r8, lsl r2 │ │ │ │ - @ instruction: 0x010cb490 │ │ │ │ - rscseq ip, ip, r0, lsr #1 │ │ │ │ - rscseq ip, ip, r4, lsl #1 │ │ │ │ - tsteq ip, r0, ror #8 │ │ │ │ + smlatbeq ip, r0, r4, fp │ │ │ │ + ldrheq ip, [ip], #0 @ │ │ │ │ + smlalseq ip, ip, r4, r0 @ │ │ │ │ + tsteq ip, r0, ror r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r5, r3 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ mov r4, r1 │ │ │ │ @@ -482603,17 +482603,17 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2ebff4 │ │ │ │ mov r4, r0 │ │ │ │ b 22bf74 │ │ │ │ mov r1, r4 │ │ │ │ bl 2ed808 │ │ │ │ b 22bf74 │ │ │ │ - rscseq fp, ip, r0, ror #31 │ │ │ │ - rscseq fp, ip, r8, lsr #31 │ │ │ │ - rscseq fp, ip, r0, lsl #31 │ │ │ │ + ldrsheq fp, [ip], #240 @ 0xf0 @ │ │ │ │ + ldrheq fp, [ip], #248 @ 0xf8 @ │ │ │ │ + smlalseq fp, ip, r0, pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ subs r5, r0, #0 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r8, r1 │ │ │ │ @@ -482650,17 +482650,17 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 5352c │ │ │ │ orreq r4, r7, r4, lsr #3 │ │ │ │ - rscseq fp, ip, r8, lsr #30 │ │ │ │ - rscseq pc, sp, ip, lsr r4 @ │ │ │ │ - tsteq ip, ip, lsr #26 │ │ │ │ + rscseq fp, ip, r8, lsr pc │ │ │ │ + rscseq pc, sp, ip, asr #8 │ │ │ │ + tsteq ip, ip, lsr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ and r2, r0, #134 @ 0x86 │ │ │ │ mov r3, r0 │ │ │ │ cmp r2, #6 │ │ │ │ @@ -482704,22 +482704,22 @@ │ │ │ │ b 22c130 │ │ │ │ ldr r3, [pc, #40] @ 22c190 │ │ │ │ add r3, pc, r3 │ │ │ │ b 22c130 │ │ │ │ ldr r3, [pc, #32] @ 22c194 │ │ │ │ add r3, pc, r3 │ │ │ │ b 22c130 │ │ │ │ - rscseq r6, sp, r8, lsr r6 │ │ │ │ - tsteq ip, r8, ror r2 │ │ │ │ - ldrheq r5, [sp], #196 @ 0xc4 @ │ │ │ │ - rscseq fp, ip, ip, lsr #28 │ │ │ │ - rscseq fp, ip, r0, lsr #28 │ │ │ │ - ldrdeq pc, [pc, -r4] │ │ │ │ - smlabteq pc, r8, sl, pc @ │ │ │ │ - @ instruction: 0x0110cef4 │ │ │ │ + rscseq r6, sp, r8, asr #12 │ │ │ │ + smlabbeq ip, r8, r2, r5 │ │ │ │ + rscseq r5, sp, r4, asr #25 │ │ │ │ + rscseq fp, ip, ip, lsr lr │ │ │ │ + rscseq fp, ip, r0, lsr lr │ │ │ │ + smlatteq pc, r4, sl, pc @ │ │ │ │ + ldrdeq pc, [pc, -r8] │ │ │ │ + tsteq r0, r4, lsl #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r6, r3 │ │ │ │ bl 1e0e74 │ │ │ │ @@ -482744,16 +482744,16 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r6 │ │ │ │ strd r4, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ - rscseq fp, ip, ip, lsl #27 │ │ │ │ - rscseq fp, ip, r4, lsl #26 │ │ │ │ + smlalseq fp, ip, ip, sp │ │ │ │ + rscseq fp, ip, r4, lsl sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldrb r5, [r0, #37] @ 0x25 │ │ │ │ sub sp, sp, #28 │ │ │ │ cmp r2, #6 │ │ │ │ @@ -483224,52 +483224,52 @@ │ │ │ │ bls 22c340 │ │ │ │ ldr r2, [pc, #164] @ 22ca2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ b 22c340 │ │ │ │ - rscseq fp, ip, ip, lsl sp │ │ │ │ - tsteq fp, ip, ror #4 │ │ │ │ - ldrsbeq fp, [ip], #196 @ 0xc4 @ │ │ │ │ - tsteq fp, r4, ror #4 │ │ │ │ - tsteq fp, r8, lsr r2 │ │ │ │ - tsteq r1, r4, lsr lr │ │ │ │ - rscseq sp, sp, ip, lsr #12 │ │ │ │ - rscseq fp, ip, ip, lsl #21 │ │ │ │ - @ instruction: 0x01119c90 │ │ │ │ - ldrheq fp, [ip], #172 @ 0xac @ │ │ │ │ - rscseq fp, ip, ip, lsl #21 │ │ │ │ - tsteq r1, r8, lsl ip │ │ │ │ + rscseq fp, ip, ip, lsr #26 │ │ │ │ + tsteq fp, ip, ror r2 │ │ │ │ + rscseq fp, ip, r4, ror #25 │ │ │ │ + tsteq fp, r4, ror r2 │ │ │ │ + tsteq fp, r8, asr #4 │ │ │ │ + tsteq r1, r4, asr #28 │ │ │ │ + rscseq sp, sp, ip, lsr r6 │ │ │ │ + smlalseq fp, ip, ip, sl │ │ │ │ + tsteq r1, r0, lsr #25 │ │ │ │ + rscseq fp, ip, ip, asr #21 │ │ │ │ + smlalseq fp, ip, ip, sl │ │ │ │ + tsteq r1, r8, lsr #24 │ │ │ │ + rscseq fp, ip, r8, lsr #20 │ │ │ │ + rscseq fp, ip, r0, lsr #20 │ │ │ │ rscseq fp, ip, r8, lsl sl │ │ │ │ - rscseq fp, ip, r0, lsl sl │ │ │ │ - rscseq fp, ip, r8, lsl #20 │ │ │ │ - ldrsheq fp, [ip], #156 @ 0x9c @ │ │ │ │ - rscseq fp, ip, r4, ror #19 │ │ │ │ - tsteq r1, r8, asr fp │ │ │ │ - rscseq ip, sp, r4, lsr r9 │ │ │ │ - rscseq fp, ip, ip, ror r8 │ │ │ │ - rscseq fp, ip, r4, asr #17 │ │ │ │ - rscseq fp, ip, r4, lsl #16 │ │ │ │ - ldrsheq fp, [ip], #120 @ 0x78 @ │ │ │ │ - smlabbeq ip, r8, ip, r4 │ │ │ │ - @ instruction: 0x011199f4 │ │ │ │ - rscseq sp, sp, r0, lsr r2 │ │ │ │ + rscseq fp, ip, ip, lsl #20 │ │ │ │ + ldrsheq fp, [ip], #148 @ 0x94 @ │ │ │ │ + tsteq r1, r8, ror #22 │ │ │ │ + rscseq ip, sp, r4, asr #18 │ │ │ │ + rscseq fp, ip, ip, lsl #17 │ │ │ │ + ldrsbeq fp, [ip], #132 @ 0x84 @ │ │ │ │ + rscseq fp, ip, r4, lsl r8 │ │ │ │ + rscseq fp, ip, r8, lsl #16 │ │ │ │ + @ instruction: 0x010c4c98 │ │ │ │ + tsteq r1, r4, lsl #20 │ │ │ │ + rscseq sp, sp, r0, asr #4 │ │ │ │ + rscseq fp, ip, ip, lsl r8 │ │ │ │ + rscseq ip, sp, r8, ror #12 │ │ │ │ rscseq fp, ip, ip, lsl #16 │ │ │ │ - rscseq ip, sp, r8, asr r6 │ │ │ │ - ldrsheq fp, [ip], #124 @ 0x7c @ │ │ │ │ - rscseq ip, sp, r0, asr r6 │ │ │ │ - rscseq ip, sp, r8, lsr r6 │ │ │ │ - tsteq r1, r0, asr r9 │ │ │ │ - rscseq sl, pc, ip, ror #13 │ │ │ │ - ldrsbeq sl, [pc], #100 @ │ │ │ │ - ldrheq sl, [pc], #108 @ │ │ │ │ - rscseq sl, pc, ip, asr #12 │ │ │ │ - rscseq sl, pc, ip, lsr #12 │ │ │ │ - rscseq sl, pc, ip, lsl #12 │ │ │ │ + rscseq ip, sp, r0, ror #12 │ │ │ │ + rscseq ip, sp, r8, asr #12 │ │ │ │ + tsteq r1, r0, ror #18 │ │ │ │ + ldrsheq sl, [pc], #108 @ │ │ │ │ + rscseq sl, pc, r4, ror #13 │ │ │ │ + rscseq sl, pc, ip, asr #13 │ │ │ │ + rscseq sl, pc, ip, asr r6 @ │ │ │ │ + rscseq sl, pc, ip, lsr r6 @ │ │ │ │ + rscseq sl, pc, ip, lsl r6 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ ldr r6, [r1] │ │ │ │ mov r7, r2 │ │ │ │ @@ -483326,17 +483326,17 @@ │ │ │ │ movne r2, #128 @ 0x80 │ │ │ │ moveq r2, #4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 22c220 │ │ │ │ - ldrsheq fp, [ip], #72 @ 0x48 @ │ │ │ │ - tsteq ip, r0, asr #24 │ │ │ │ - smlabteq lr, ip, r5, r7 │ │ │ │ + rscseq fp, ip, r8, lsl #10 │ │ │ │ + tsteq ip, r0, asr ip │ │ │ │ + ldrdeq r7, [lr, -ip] │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #1544] @ 22d160 │ │ │ │ ldr r3, [pc, #1544] @ 22d164 │ │ │ │ @@ -483724,68 +483724,68 @@ │ │ │ │ b 22d0f8 │ │ │ │ ldr r1, [pc, #228] @ 22d23c │ │ │ │ add r1, pc, r1 │ │ │ │ b 22d0e8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0191349c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq fp, ip, ip, ror #9 │ │ │ │ + ldrsheq fp, [ip], #76 @ 0x4c @ │ │ │ │ + rscseq fp, ip, r0, lsl r4 │ │ │ │ rscseq fp, ip, r0, lsl #8 │ │ │ │ + ldrheq lr, [sp], #128 @ 0x80 @ │ │ │ │ ldrsheq fp, [ip], #48 @ 0x30 @ │ │ │ │ - rscseq lr, sp, r0, lsr #17 │ │ │ │ rscseq fp, ip, r0, ror #7 │ │ │ │ + rscseq lr, sp, r8, ror r8 │ │ │ │ + ldrsbeq fp, [ip], #56 @ 0x38 @ │ │ │ │ ldrsbeq fp, [ip], #48 @ 0x30 @ │ │ │ │ - rscseq lr, sp, r8, ror #16 │ │ │ │ - rscseq fp, ip, r8, asr #7 │ │ │ │ - rscseq fp, ip, r0, asr #7 │ │ │ │ - rscseq lr, sp, r0, lsr r8 │ │ │ │ - rscseq fp, ip, r0, ror #7 │ │ │ │ - smlatteq lr, ip, r3, r7 │ │ │ │ - rscseq lr, sp, ip, asr #14 │ │ │ │ - smlatteq fp, r0, ip, ip │ │ │ │ - rscseq fp, ip, r8, lsr r3 │ │ │ │ + rscseq lr, sp, r0, asr #16 │ │ │ │ + ldrsheq fp, [ip], #48 @ 0x30 @ │ │ │ │ + strdeq r7, [lr, -ip] │ │ │ │ + rscseq lr, sp, ip, asr r7 │ │ │ │ + strdeq ip, [fp, -r0] │ │ │ │ + rscseq fp, ip, r8, asr #6 │ │ │ │ @ instruction: 0x001fffff │ │ │ │ muleq r0, pc, r2 @ │ │ │ │ - rscseq fp, ip, ip, lsl #6 │ │ │ │ - smlalseq lr, sp, r8, r6 │ │ │ │ - rscseq fp, ip, ip, ror #5 │ │ │ │ - tsteq ip, r4, ror r8 │ │ │ │ + rscseq fp, ip, ip, lsl r3 │ │ │ │ + rscseq lr, sp, r8, lsr #13 │ │ │ │ + ldrsheq fp, [ip], #44 @ 0x2c @ │ │ │ │ + smlabbeq ip, r4, r8, r6 │ │ │ │ orrseq r3, r1, ip, ror #3 │ │ │ │ - rscseq lr, sp, r0, lsr #12 │ │ │ │ - rscseq fp, ip, r4, lsr #3 │ │ │ │ - rscseq lr, sp, r8, lsl #12 │ │ │ │ - ldrsheq lr, [sp], #84 @ 0x54 @ │ │ │ │ - rscseq fp, ip, r0, asr r1 │ │ │ │ + rscseq lr, sp, r0, lsr r6 │ │ │ │ + ldrheq fp, [ip], #20 @ │ │ │ │ + rscseq lr, sp, r8, lsl r6 │ │ │ │ + rscseq lr, sp, r4, lsl #12 │ │ │ │ + rscseq fp, ip, r0, ror #2 │ │ │ │ + rscseq lr, sp, ip, ror #11 │ │ │ │ ldrsbeq lr, [sp], #92 @ 0x5c @ │ │ │ │ - rscseq lr, sp, ip, asr #11 │ │ │ │ - rscseq fp, ip, r8, lsl #2 │ │ │ │ - ldrheq lr, [sp], #80 @ 0x50 @ │ │ │ │ - rscseq fp, ip, r4, ror #3 │ │ │ │ - rscseq fp, ip, r4, lsr #32 │ │ │ │ - @ instruction: 0x0161869c │ │ │ │ - tsteq sl, r8, lsl r8 │ │ │ │ + rscseq fp, ip, r8, lsl r1 │ │ │ │ + rscseq lr, sp, r0, asr #11 │ │ │ │ + ldrsheq fp, [ip], #20 @ │ │ │ │ + rscseq fp, ip, r4, lsr r0 │ │ │ │ + cmneq r1, ip, lsr #13 │ │ │ │ + tsteq sl, r8, lsr #16 │ │ │ │ orrseq r5, r1, r8, lsl #6 │ │ │ │ - ldrdeq ip, [sl, -r8] │ │ │ │ - rscseq fp, ip, r8, ror r0 │ │ │ │ - tsteq r1, r4, lsl #27 │ │ │ │ - rscseq lr, sp, ip, ror #7 │ │ │ │ - rscseq fp, ip, r4 │ │ │ │ - rscseq sl, ip, r0, ror pc │ │ │ │ - rscseq sl, sp, ip, lsr #26 │ │ │ │ - rscseq sl, ip, r4, asr #30 │ │ │ │ - rscseq sl, ip, r8, ror #30 │ │ │ │ - ldrsheq sl, [ip], #220 @ 0xdc @ │ │ │ │ - tsteq sp, ip, lsl #26 │ │ │ │ - ldrheq sl, [ip], #244 @ 0xf4 @ │ │ │ │ - tsteq r1, r8, asr #28 │ │ │ │ - rscseq sl, ip, r8, lsl #30 │ │ │ │ - smlabbeq fp, r0, ip, pc @ │ │ │ │ - rscseq sl, ip, r8, lsl #30 │ │ │ │ - rscseq sl, ip, ip, lsl #30 │ │ │ │ - smlalseq sl, ip, r4, sp │ │ │ │ + smlatteq sl, r8, r7, ip │ │ │ │ + rscseq fp, ip, r8, lsl #1 │ │ │ │ + @ instruction: 0x0111dd94 │ │ │ │ + ldrsheq lr, [sp], #60 @ 0x3c @ │ │ │ │ + rscseq fp, ip, r4, lsl r0 │ │ │ │ + rscseq sl, ip, r0, lsl #31 │ │ │ │ + rscseq sl, sp, ip, lsr sp │ │ │ │ + rscseq sl, ip, r4, asr pc │ │ │ │ + rscseq sl, ip, r8, ror pc │ │ │ │ + rscseq sl, ip, ip, lsl #28 │ │ │ │ + tsteq sp, ip, lsl sp │ │ │ │ + rscseq sl, ip, r4, asr #31 │ │ │ │ + tsteq r1, r8, asr lr │ │ │ │ + rscseq sl, ip, r8, lsl pc │ │ │ │ + @ instruction: 0x010bfc90 │ │ │ │ + rscseq sl, ip, r8, lsl pc │ │ │ │ + rscseq sl, ip, ip, lsl pc │ │ │ │ + rscseq sl, ip, r4, lsr #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr r7, [r2] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -483987,35 +483987,35 @@ │ │ │ │ lsl ip, r1, #24 │ │ │ │ asr r3, ip, #24 │ │ │ │ asr ip, ip, #31 │ │ │ │ b 22d53c │ │ │ │ mov r3, r1 │ │ │ │ asr ip, r1, #31 │ │ │ │ b 22d53c │ │ │ │ - rscseq sl, ip, ip, ror #25 │ │ │ │ - rscseq sl, ip, r0, asr #28 │ │ │ │ - rscseq ip, sp, r0, lsr #13 │ │ │ │ - cmneq r1, r1, ror #5 │ │ │ │ - cmneq r1, r9, lsr #5 │ │ │ │ - tsteq sl, r4, lsr pc │ │ │ │ - tsteq r1, r8, asr #15 │ │ │ │ - rscseq sl, ip, r4, ror #26 │ │ │ │ - cmneq r1, r9, lsl r2 │ │ │ │ - rscseq lr, sp, r8, lsl #1 │ │ │ │ - smlabbeq ip, ip, pc, r3 @ │ │ │ │ - cmneq r1, r9, lsr #3 │ │ │ │ - smlalseq sl, ip, r0, ip │ │ │ │ - rscseq sl, ip, r8, ror #21 │ │ │ │ - rscseq r9, sp, r4, lsl sl │ │ │ │ - rscseq sl, ip, r8, ror #21 │ │ │ │ - rscseq sl, ip, r0, asr #24 │ │ │ │ - tsteq fp, r4, lsl r5 │ │ │ │ - ldrsbeq sl, [ip], #188 @ 0xbc @ │ │ │ │ - rscseq sl, ip, ip, asr sl │ │ │ │ - smlalseq sl, ip, ip, fp │ │ │ │ + ldrsheq sl, [ip], #204 @ 0xcc @ │ │ │ │ + rscseq sl, ip, r0, asr lr │ │ │ │ + ldrheq ip, [sp], #96 @ 0x60 @ │ │ │ │ + strdeq r8, [r1, #-33]! @ 0xffffffdf │ │ │ │ + strheq r8, [r1, #-41]! @ 0xffffffd7 │ │ │ │ + tsteq sl, r4, asr #30 │ │ │ │ + @ instruction: 0x011117d8 │ │ │ │ + rscseq sl, ip, r4, ror sp │ │ │ │ + cmneq r1, r9, lsr #4 │ │ │ │ + smlalseq lr, sp, r8, r0 │ │ │ │ + @ instruction: 0x010c3f9c │ │ │ │ + strheq r8, [r1, #-25]! @ 0xffffffe7 │ │ │ │ + rscseq sl, ip, r0, lsr #25 │ │ │ │ + ldrsheq sl, [ip], #168 @ 0xa8 @ │ │ │ │ + rscseq r9, sp, r4, lsr #20 │ │ │ │ + ldrsheq sl, [ip], #168 @ 0xa8 @ │ │ │ │ + rscseq sl, ip, r0, asr ip │ │ │ │ + tsteq fp, r4, lsr #10 │ │ │ │ + rscseq sl, ip, ip, ror #23 │ │ │ │ + rscseq sl, ip, ip, ror #20 │ │ │ │ + rscseq sl, ip, ip, lsr #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r4, [r1, #44] @ 0x2c │ │ │ │ ldr r7, [r1] │ │ │ │ cmp r4, #0 │ │ │ │ @@ -484088,21 +484088,21 @@ │ │ │ │ beq 22d70c │ │ │ │ ldr r3, [pc, #36] @ 22d72c │ │ │ │ add r3, pc, r3 │ │ │ │ b 22d650 │ │ │ │ ldr r3, [pc, #28] @ 22d730 │ │ │ │ add r3, pc, r3 │ │ │ │ b 22d650 │ │ │ │ - rscseq sp, sp, ip, lsl lr │ │ │ │ - ldrsheq sp, [sp], #216 @ 0xd8 @ │ │ │ │ + rscseq sp, sp, ip, lsr #28 │ │ │ │ + rscseq sp, sp, r8, lsl #28 │ │ │ │ ldrdeq r2, [r7, r0] │ │ │ │ - rscseq sl, ip, ip, ror sl │ │ │ │ - tsteq ip, r4, lsr #32 │ │ │ │ - ldrsheq sl, [ip], #148 @ 0x94 @ │ │ │ │ - rscseq sl, ip, r0, ror #19 │ │ │ │ + rscseq sl, ip, ip, lsl #21 │ │ │ │ + tsteq ip, r4, lsr r0 │ │ │ │ + rscseq sl, ip, r4, lsl #20 │ │ │ │ + ldrsheq sl, [ip], #144 @ 0x90 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [pc, #4028] @ 22e70c │ │ │ │ ldr r3, [pc, #4028] @ 22e710 │ │ │ │ @@ -485112,193 +485112,193 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r5 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ b 22e338 │ │ │ │ orrseq r2, r1, r4, lsr #17 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq r2, r1, r4, lsl #17 │ │ │ │ - tsteq sp, r4, lsl #14 │ │ │ │ - cmneq r1, lr, lsl lr │ │ │ │ - rscseq fp, ip, r0, lsl #5 │ │ │ │ - rscseq fp, ip, r0, lsl #4 │ │ │ │ - tsteq sl, r0, ror r9 │ │ │ │ - rscseq sl, ip, ip, asr #14 │ │ │ │ - smlalseq r9, pc, r0, r5 @ │ │ │ │ - rscseq sl, ip, r0, lsl r7 │ │ │ │ - smlatteq lr, r8, r5, r6 │ │ │ │ - ldrheq r9, [sp], #56 @ 0x38 @ │ │ │ │ - @ instruction: 0x01115af8 │ │ │ │ - tsteq r1, r4, lsr r2 │ │ │ │ - rscseq sl, ip, ip, ror #8 │ │ │ │ - tsteq r1, ip, ror #9 │ │ │ │ - @ instruction: 0x0161799e │ │ │ │ - andeq r1, r0, r8, lsr #20 │ │ │ │ - ldrheq r9, [pc], #44 @ │ │ │ │ - rscseq sl, ip, r4, ror #10 │ │ │ │ - smlatbeq ip, ip, r8, r3 │ │ │ │ - tsteq r1, ip, ror #7 │ │ │ │ - rscseq fp, sp, r8, ror #23 │ │ │ │ - smlatteq ip, ip, r7, r3 │ │ │ │ - cmneq r1, r2, lsl r8 │ │ │ │ - rscseq sl, ip, r8, ror ip │ │ │ │ + tsteq sp, r4, lsl r7 │ │ │ │ + cmneq r1, lr, lsr #28 │ │ │ │ + smlalseq fp, ip, r0, r2 │ │ │ │ + rscseq fp, ip, r0, lsl r2 │ │ │ │ + smlabbeq sl, r0, r9, sl │ │ │ │ + rscseq sl, ip, ip, asr r7 │ │ │ │ + rscseq r9, pc, r0, lsr #11 │ │ │ │ + rscseq sl, ip, r0, lsr #14 │ │ │ │ + strdeq r6, [lr, -r8] │ │ │ │ + rscseq r9, sp, r8, asr #7 │ │ │ │ + tsteq r1, r8, lsl #22 │ │ │ │ + tsteq r1, r4, asr #4 │ │ │ │ + rscseq sl, ip, ip, ror r4 │ │ │ │ + @ instruction: 0x011184fc │ │ │ │ + cmneq r1, lr, lsr #19 │ │ │ │ + andeq r1, r0, r8, lsr #20 │ │ │ │ + rscseq r9, pc, ip, asr #5 │ │ │ │ + rscseq sl, ip, r4, ror r5 │ │ │ │ + @ instruction: 0x010c38bc │ │ │ │ + @ instruction: 0x011183fc │ │ │ │ + ldrsheq fp, [sp], #184 @ 0xb8 @ │ │ │ │ + strdeq r3, [ip, -ip] │ │ │ │ + cmneq r1, r2, lsr #16 │ │ │ │ + rscseq sl, ip, r8, lsl #25 │ │ │ │ orrseq r2, r1, ip, lsr #3 │ │ │ │ - strdeq r7, [r1, #-120]! @ 0xffffff88 │ │ │ │ + cmneq r1, r8, lsl #16 │ │ │ │ orrseq r2, r1, r4, lsr #2 │ │ │ │ - rscseq sl, ip, r0, lsl ip │ │ │ │ - rscseq sl, ip, r0, lsr #6 │ │ │ │ - rscseq sl, ip, ip, lsl #6 │ │ │ │ - ldrsheq sl, [ip], #36 @ 0x24 @ │ │ │ │ - ldrdeq fp, [sl, -r0] │ │ │ │ - tsteq r1, r0, lsl #3 │ │ │ │ + rscseq sl, ip, r0, lsr #24 │ │ │ │ + rscseq sl, ip, r0, lsr r3 │ │ │ │ + rscseq sl, ip, ip, lsl r3 │ │ │ │ + rscseq sl, ip, r4, lsl #6 │ │ │ │ + smlatteq sl, r0, r7, fp │ │ │ │ + @ instruction: 0x01118190 │ │ │ │ orrseq r1, r1, r4, ror #31 │ │ │ │ - ldrdeq r3, [ip, -r0] │ │ │ │ - ldrsheq fp, [sp], #140 @ 0x8c @ │ │ │ │ - cmneq r1, r8, lsl r6 │ │ │ │ - tsteq r1, r4, asr r0 │ │ │ │ - rscseq sl, ip, r0 │ │ │ │ - rscseq fp, sp, ip, ror #16 │ │ │ │ + smlatteq ip, r0, r5, r3 │ │ │ │ + rscseq fp, sp, ip, lsl #18 │ │ │ │ + cmneq r1, r8, lsr #12 │ │ │ │ + tsteq r1, r4, rrx │ │ │ │ + rscseq sl, ip, r0, lsl r0 │ │ │ │ + rscseq fp, sp, ip, ror r8 │ │ │ │ andeq r0, r0, fp, lsr #4 │ │ │ │ orrseq r1, r1, r4, asr #27 │ │ │ │ - ldrsheq sp, [sp], #20 @ │ │ │ │ - rscseq r9, ip, r8, asr #31 │ │ │ │ + rscseq sp, sp, r4, lsl #4 │ │ │ │ + ldrsbeq r9, [ip], #248 @ 0xf8 @ │ │ │ │ strdeq r1, [r0], -r0 │ │ │ │ - rscseq sl, ip, r0, ror r4 │ │ │ │ - tsteq r1, r8, lsl lr │ │ │ │ - rscseq r9, ip, r8, lsl #29 │ │ │ │ - ldrheq r9, [ip], #224 @ 0xe0 @ │ │ │ │ - tsteq ip, r8, asr r2 │ │ │ │ - ldrheq r9, [ip], #180 @ 0xb4 @ │ │ │ │ - rscseq r9, ip, r4, ror #28 │ │ │ │ - rscseq sp, sp, r4, ror r0 │ │ │ │ - rscseq r9, ip, r0, asr fp │ │ │ │ - smlatbeq fp, r8, r5, fp │ │ │ │ - rscseq r9, ip, r0, lsr #27 │ │ │ │ - rscseq r9, ip, ip, lsr #27 │ │ │ │ + rscseq sl, ip, r0, lsl #9 │ │ │ │ + tsteq r1, r8, lsr #28 │ │ │ │ + smlalseq r9, ip, r8, lr │ │ │ │ + rscseq r9, ip, r0, asr #29 │ │ │ │ + tsteq ip, r8, ror #4 │ │ │ │ + rscseq r9, ip, r4, asr #23 │ │ │ │ + rscseq r9, ip, r4, ror lr │ │ │ │ + rscseq sp, sp, r4, lsl #1 │ │ │ │ + rscseq r9, ip, r0, ror #22 │ │ │ │ + @ instruction: 0x010bb5b8 │ │ │ │ + ldrheq r9, [ip], #208 @ 0xd0 @ │ │ │ │ + ldrheq r9, [ip], #220 @ 0xdc @ │ │ │ │ orrseq r1, r1, ip, asr #22 │ │ │ │ - @ instruction: 0x010d0bbc │ │ │ │ - rscseq r9, ip, r4, asr pc │ │ │ │ - rscseq r9, ip, ip, ror pc │ │ │ │ - rscseq r9, ip, ip, lsr #29 │ │ │ │ - rscseq fp, sp, r0, ror r3 │ │ │ │ - cmneq r1, ip, lsr #2 │ │ │ │ - rscseq r9, ip, r8, lsl sp │ │ │ │ + smlabteq sp, ip, fp, r0 │ │ │ │ + rscseq r9, ip, r4, ror #30 │ │ │ │ + rscseq r9, ip, ip, lsl #31 │ │ │ │ + ldrheq r9, [ip], #236 @ 0xec @ │ │ │ │ + rscseq fp, sp, r0, lsl #7 │ │ │ │ + cmneq r1, ip, lsr r1 │ │ │ │ + rscseq r9, ip, r8, lsr #26 │ │ │ │ andeq r0, r0, r6, lsr #5 │ │ │ │ - rscseq r9, ip, r4, lsr fp │ │ │ │ - ldrsheq r9, [ip], #168 @ 0xa8 @ │ │ │ │ - rscseq r9, ip, r0, asr #21 │ │ │ │ - ldrsbeq r9, [ip], #172 @ 0xac @ │ │ │ │ - ldrsheq sl, [ip], #8 @ │ │ │ │ + rscseq r9, ip, r4, asr #22 │ │ │ │ + rscseq r9, ip, r8, lsl #22 │ │ │ │ + ldrsbeq r9, [ip], #160 @ 0xa0 @ │ │ │ │ + rscseq r9, ip, ip, ror #21 │ │ │ │ + rscseq sl, ip, r8, lsl #2 │ │ │ │ orrseq r1, r1, ip, asr #11 │ │ │ │ - rscseq sl, ip, r0, lsr #1 │ │ │ │ + ldrheq sl, [ip], #0 @ │ │ │ │ orrseq r1, r1, r8, ror r5 │ │ │ │ - rscseq sl, ip, r0, lsr r0 │ │ │ │ + rscseq sl, ip, r0, asr #32 │ │ │ │ orrseq r1, r1, ip, lsr r5 │ │ │ │ - rscseq r9, ip, ip, ror #31 │ │ │ │ + ldrsheq r9, [ip], #252 @ 0xfc @ │ │ │ │ orrseq r1, r1, ip, lsl #10 │ │ │ │ - ldrheq r9, [ip], #244 @ 0xf4 @ │ │ │ │ + rscseq r9, ip, r4, asr #31 │ │ │ │ @ instruction: 0x019114dc │ │ │ │ - smlalseq r9, ip, r8, pc @ │ │ │ │ + rscseq r9, ip, r8, lsr #31 │ │ │ │ orrseq r1, r1, ip, lsr #9 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - tsteq r1, r4, lsl r9 │ │ │ │ - rscseq r9, ip, r4, lsr #15 │ │ │ │ - rscseq pc, ip, ip, lsl #7 │ │ │ │ - rscseq r9, ip, r0, lsr #14 │ │ │ │ + tsteq r1, r4, lsr #18 │ │ │ │ + ldrheq r9, [ip], #116 @ 0x74 @ │ │ │ │ + smlalseq pc, ip, ip, r3 @ │ │ │ │ + rscseq r9, ip, r0, lsr r7 │ │ │ │ andeq r0, r0, r5, ror #4 │ │ │ │ andeq r0, r0, sp, asr #4 │ │ │ │ - @ instruction: 0x010c86bc │ │ │ │ - rscseq r9, ip, r0, lsr #13 │ │ │ │ - rscseq r9, ip, r8, asr #12 │ │ │ │ - ldrsheq r9, [ip], #148 @ 0x94 @ │ │ │ │ - rscseq r9, ip, ip, asr #19 │ │ │ │ - cmneq r1, sl, asr r9 │ │ │ │ - @ instruction: 0x010a71b8 │ │ │ │ - smlalseq r9, ip, r4, r9 │ │ │ │ - rscseq r9, ip, r8, lsr #8 │ │ │ │ - @ instruction: 0x010c259c │ │ │ │ - smlalseq r9, ip, r4, r8 │ │ │ │ - rscseq r9, ip, r0, ror #16 │ │ │ │ - tsteq fp, r4, lsl fp │ │ │ │ - smlabbeq ip, r4, r4, r2 │ │ │ │ - rscseq r9, ip, ip, ror r7 │ │ │ │ - cmneq r1, sl, lsl #15 │ │ │ │ - smlatteq sl, r0, pc, r6 @ │ │ │ │ - rscseq r9, ip, r8, ror #14 │ │ │ │ - rscseq r9, ip, r0, asr r2 │ │ │ │ - smlabteq ip, r4, r3, r2 │ │ │ │ - rscseq r9, ip, r4, asr #13 │ │ │ │ - rscseq r9, ip, r4, ror #2 │ │ │ │ - rscseq r9, ip, r8, lsl #13 │ │ │ │ - rscseq r9, ip, r4, ror #12 │ │ │ │ - rscseq r9, ip, r4, lsl r2 │ │ │ │ - cmneq r1, sl, ror #12 │ │ │ │ - rscseq r9, ip, ip, ror #7 │ │ │ │ - cmneq r1, ip, lsr r6 │ │ │ │ - cmneq r1, r6, ror #11 │ │ │ │ - rscseq r9, ip, ip, ror r5 │ │ │ │ - rscseq r9, ip, r4, lsl #1 │ │ │ │ + smlabteq ip, ip, r6, r8 │ │ │ │ + ldrheq r9, [ip], #96 @ 0x60 @ │ │ │ │ + rscseq r9, ip, r8, asr r6 │ │ │ │ + rscseq r9, ip, r4, lsl #20 │ │ │ │ + ldrsbeq r9, [ip], #156 @ 0x9c @ │ │ │ │ + cmneq r1, sl, ror #18 │ │ │ │ + smlabteq sl, r8, r1, r7 │ │ │ │ + rscseq r9, ip, r4, lsr #19 │ │ │ │ + rscseq r9, ip, r8, lsr r4 │ │ │ │ + smlatbeq ip, ip, r5, r2 │ │ │ │ + rscseq r9, ip, r4, lsr #17 │ │ │ │ + rscseq r9, ip, r0, ror r8 │ │ │ │ + tsteq fp, r4, lsr #22 │ │ │ │ + @ instruction: 0x010c2494 │ │ │ │ + rscseq r9, ip, ip, lsl #15 │ │ │ │ + @ instruction: 0x0161679a │ │ │ │ + strdeq r6, [sl, -r0] │ │ │ │ + rscseq r9, ip, r8, ror r7 │ │ │ │ + rscseq r9, ip, r0, ror #4 │ │ │ │ + ldrdeq r2, [ip, -r4] │ │ │ │ + ldrsbeq r9, [ip], #100 @ 0x64 @ │ │ │ │ + rscseq r9, ip, r4, ror r1 │ │ │ │ + smlalseq r9, ip, r8, r6 │ │ │ │ + rscseq r9, ip, r4, ror r6 │ │ │ │ + rscseq r9, ip, r4, lsr #4 │ │ │ │ + cmneq r1, sl, ror r6 │ │ │ │ + ldrsheq r9, [ip], #60 @ 0x3c @ │ │ │ │ + cmneq r1, ip, asr #12 │ │ │ │ + strdeq r6, [r1, #-86]! @ 0xffffffaa │ │ │ │ + rscseq r9, ip, ip, lsl #11 │ │ │ │ + smlalseq r9, ip, r4, r0 │ │ │ │ orreq r0, r7, r0, asr #31 │ │ │ │ - ldrsheq r9, [ip], #8 @ │ │ │ │ + rscseq r9, ip, r8, lsl #2 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ - rscseq r9, ip, r4, rrx │ │ │ │ - ldrsbeq r9, [ip], #76 @ 0x4c @ │ │ │ │ - ldrsheq r8, [ip], #252 @ 0xfc @ │ │ │ │ - tsteq r1, ip, lsr r3 │ │ │ │ - tsteq r1, ip, lsl fp │ │ │ │ - rscseq r8, ip, r8, asr sp │ │ │ │ + rscseq r9, ip, r4, ror r0 │ │ │ │ + rscseq r9, ip, ip, ror #9 │ │ │ │ + rscseq r9, ip, ip │ │ │ │ + tsteq r1, ip, asr #6 │ │ │ │ + tsteq r1, ip, lsr #22 │ │ │ │ + rscseq r8, ip, r8, ror #26 │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ - ldrsheq r8, [ip], #248 @ 0xf8 @ │ │ │ │ - rscseq r8, ip, r0, ror #31 │ │ │ │ - rscseq r8, ip, r8, asr #31 │ │ │ │ - ldrsheq fp, [sp], #240 @ 0xf0 @ │ │ │ │ - tsteq r1, ip, asr #18 │ │ │ │ - tsteq lr, r0, lsl ip │ │ │ │ - rscseq r8, ip, r8, lsr #29 │ │ │ │ - rscseq r8, ip, r8, lsr sl │ │ │ │ - rscseq r8, ip, r8, ror #25 │ │ │ │ - ldrsheq fp, [sp], #224 @ 0xe0 @ │ │ │ │ - rscseq r8, ip, r8, asr #19 │ │ │ │ - rscseq r8, ip, r8, lsl sp │ │ │ │ - ldrsbeq r8, [ip], #132 @ 0x84 @ │ │ │ │ - rscseq r8, ip, r8, asr #25 │ │ │ │ - rscseq r8, ip, r4, lsl #29 │ │ │ │ - ldrdeq r6, [r1, #-10]! │ │ │ │ - rscseq r8, ip, ip, lsr #28 │ │ │ │ - rscseq r6, sp, r4, ror #7 │ │ │ │ - rscseq r8, ip, r0, lsl lr │ │ │ │ - tsteq r1, r0, asr #20 │ │ │ │ - strdeq sl, [fp, -r4] │ │ │ │ - rscseq r9, ip, r4, ror #3 │ │ │ │ - smlatbeq lr, r0, r9, r4 │ │ │ │ - qdsubeq r6, r6, r1 │ │ │ │ - tsteq r1, r4, lsr sl │ │ │ │ - rscseq r9, ip, r8, asr #2 │ │ │ │ - rscseq r9, ip, r4, lsl #2 │ │ │ │ - rscseq r9, ip, r8, lsr r2 │ │ │ │ - smlalseq r9, ip, r4, r1 │ │ │ │ + rscseq r9, ip, r8 │ │ │ │ + ldrsheq r8, [ip], #240 @ 0xf0 @ │ │ │ │ + ldrsbeq r8, [ip], #248 @ 0xf8 @ │ │ │ │ + rscseq ip, sp, r0 │ │ │ │ + tsteq r1, ip, asr r9 │ │ │ │ + tsteq lr, r0, lsr #24 │ │ │ │ + ldrheq r8, [ip], #232 @ 0xe8 @ │ │ │ │ + rscseq r8, ip, r8, asr #20 │ │ │ │ + ldrsheq r8, [ip], #200 @ 0xc8 @ │ │ │ │ + rscseq fp, sp, r0, lsl #30 │ │ │ │ + ldrsbeq r8, [ip], #152 @ 0x98 @ │ │ │ │ + rscseq r8, ip, r8, lsr #26 │ │ │ │ + rscseq r8, ip, r4, ror #17 │ │ │ │ + ldrsbeq r8, [ip], #200 @ 0xc8 @ │ │ │ │ + smlalseq r8, ip, r4, lr │ │ │ │ + cmneq r1, sl, ror #1 │ │ │ │ + rscseq r8, ip, ip, lsr lr │ │ │ │ + ldrsheq r6, [sp], #52 @ 0x34 @ │ │ │ │ + rscseq r8, ip, r0, lsr #28 │ │ │ │ + tsteq r1, r0, asr sl │ │ │ │ + tsteq fp, r4, lsl #2 │ │ │ │ + ldrsheq r9, [ip], #20 @ │ │ │ │ + @ instruction: 0x010e49b0 │ │ │ │ + cmneq r1, r6, rrx │ │ │ │ + tsteq r1, r4, asr #20 │ │ │ │ rscseq r9, ip, r8, asr r1 │ │ │ │ - ldrsbeq r9, [ip], #20 @ │ │ │ │ - rscseq r9, ip, r8, lsr #3 │ │ │ │ - rscseq r9, ip, ip, ror r1 │ │ │ │ - rscseq r9, ip, r0, asr r1 │ │ │ │ - rscseq r9, ip, r8, lsr #2 │ │ │ │ - ldrsheq r9, [ip], #8 @ │ │ │ │ - rscseq r9, ip, r0, lsr #1 │ │ │ │ - rscseq r9, ip, r0, lsl #1 │ │ │ │ - rscseq r9, ip, r4, asr #32 │ │ │ │ - rscseq r9, ip, r0, lsr #32 │ │ │ │ - rscseq r9, ip, r4, lsr #32 │ │ │ │ - rscseq r8, ip, r4, ror #31 │ │ │ │ - rscseq r8, ip, r4, asr #31 │ │ │ │ - rscseq r8, ip, r4, lsr #31 │ │ │ │ - rscseq r8, ip, r0, lsl #31 │ │ │ │ - rscseq r8, ip, r8, asr pc │ │ │ │ - rscseq r8, ip, r4, lsr pc │ │ │ │ - rscseq r8, ip, r4, lsl pc │ │ │ │ - rscseq r8, ip, r8, asr #29 │ │ │ │ + rscseq r9, ip, r4, lsl r1 │ │ │ │ + rscseq r9, ip, r8, asr #4 │ │ │ │ + rscseq r9, ip, r4, lsr #3 │ │ │ │ + rscseq r9, ip, r8, ror #2 │ │ │ │ + rscseq r9, ip, r4, ror #3 │ │ │ │ + ldrheq r9, [ip], #24 @ │ │ │ │ + rscseq r9, ip, ip, lsl #3 │ │ │ │ + rscseq r9, ip, r0, ror #2 │ │ │ │ + rscseq r9, ip, r8, lsr r1 │ │ │ │ + rscseq r9, ip, r8, lsl #2 │ │ │ │ + ldrheq r9, [ip], #0 @ │ │ │ │ + smlalseq r9, ip, r0, r0 │ │ │ │ + rscseq r9, ip, r4, asr r0 │ │ │ │ + rscseq r9, ip, r0, lsr r0 │ │ │ │ + rscseq r9, ip, r4, lsr r0 │ │ │ │ + ldrsheq r8, [ip], #244 @ 0xf4 @ │ │ │ │ + ldrsbeq r8, [ip], #244 @ 0xf4 @ │ │ │ │ + ldrheq r8, [ip], #244 @ 0xf4 @ │ │ │ │ + smlalseq r8, ip, r0, pc @ │ │ │ │ + rscseq r8, ip, r8, ror #30 │ │ │ │ + rscseq r8, ip, r4, asr #30 │ │ │ │ + rscseq r8, ip, r4, lsr #30 │ │ │ │ + ldrsbeq r8, [ip], #232 @ 0xe8 @ │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr r2, [pc, #-448] @ 22e830 │ │ │ │ ldr r3, [r3, #40] @ 0x28 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r3, [r3, #32] │ │ │ │ mvneq r3, #0 │ │ │ │ @@ -487162,156 +487162,156 @@ │ │ │ │ b 22fc08 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #20] │ │ │ │ udf #0 │ │ │ │ ldr r2, [pc, #568] @ 230954 │ │ │ │ add r2, pc, r2 │ │ │ │ b 22e604 │ │ │ │ - smlalseq r8, ip, r4, lr │ │ │ │ - rscseq r8, ip, r8, ror lr │ │ │ │ - rscseq r8, ip, ip, asr #28 │ │ │ │ + rscseq r8, ip, r4, lsr #29 │ │ │ │ + rscseq r8, ip, r8, lsl #29 │ │ │ │ + rscseq r8, ip, ip, asr lr │ │ │ │ + rscseq r8, ip, ip, lsr #28 │ │ │ │ rscseq r8, ip, ip, lsl lr │ │ │ │ - rscseq r8, ip, ip, lsl #28 │ │ │ │ - ldrsbeq r8, [ip], #208 @ 0xd0 @ │ │ │ │ - rscseq r8, ip, r4, lsr #27 │ │ │ │ - rscseq r8, ip, r0, lsl #27 │ │ │ │ - rscseq r8, ip, r0, asr sp │ │ │ │ - rscseq r8, ip, r4, lsr #26 │ │ │ │ - ldrsheq r8, [ip], #200 @ 0xc8 @ │ │ │ │ - ldrsbeq r8, [ip], #192 @ 0xc0 @ │ │ │ │ - ldrheq r8, [ip], #192 @ 0xc0 @ │ │ │ │ - smlalseq r8, ip, r0, ip │ │ │ │ - rscseq r8, ip, r0, ror ip │ │ │ │ - rscseq r8, ip, r4, asr #24 │ │ │ │ - rscseq r8, ip, r0, lsr #24 │ │ │ │ - rscseq r8, ip, r0, lsl #24 │ │ │ │ - rscseq r8, ip, r0, ror #23 │ │ │ │ - rscseq r8, ip, r0, asr #23 │ │ │ │ - rscseq r8, ip, r0, lsr #23 │ │ │ │ - rscseq r8, ip, r0, lsl #23 │ │ │ │ - rscseq r8, ip, r0, ror #22 │ │ │ │ - rscseq r8, ip, ip, lsr #10 │ │ │ │ - rscseq r8, ip, ip, ror #13 │ │ │ │ - smlalseq ip, sp, r4, r7 │ │ │ │ - ldrsheq r8, [ip], #76 @ 0x4c @ │ │ │ │ - rscseq r8, ip, r0, ror #9 │ │ │ │ - @ instruction: 0x011007b4 │ │ │ │ - tsteq lr, ip, lsr ip │ │ │ │ + rscseq r8, ip, r0, ror #27 │ │ │ │ + ldrheq r8, [ip], #212 @ 0xd4 @ │ │ │ │ + smlalseq r8, ip, r0, sp │ │ │ │ + rscseq r8, ip, r0, ror #26 │ │ │ │ + rscseq r8, ip, r4, lsr sp │ │ │ │ + rscseq r8, ip, r8, lsl #26 │ │ │ │ + rscseq r8, ip, r0, ror #25 │ │ │ │ + rscseq r8, ip, r0, asr #25 │ │ │ │ + rscseq r8, ip, r0, lsr #25 │ │ │ │ + rscseq r8, ip, r0, lsl #25 │ │ │ │ + rscseq r8, ip, r4, asr ip │ │ │ │ + rscseq r8, ip, r0, lsr ip │ │ │ │ + rscseq r8, ip, r0, lsl ip │ │ │ │ + ldrsheq r8, [ip], #176 @ 0xb0 @ │ │ │ │ + ldrsbeq r8, [ip], #176 @ 0xb0 @ │ │ │ │ + ldrheq r8, [ip], #176 @ 0xb0 @ │ │ │ │ + smlalseq r8, ip, r0, fp │ │ │ │ + rscseq r8, ip, r0, ror fp │ │ │ │ + rscseq r8, ip, ip, lsr r5 │ │ │ │ + ldrsheq r8, [ip], #108 @ 0x6c @ │ │ │ │ + rscseq ip, sp, r4, lsr #15 │ │ │ │ rscseq r8, ip, ip, lsl #10 │ │ │ │ - ldrsbeq r8, [ip], #72 @ 0x48 @ │ │ │ │ - rscseq r8, ip, r8, asr #12 │ │ │ │ - rscseq r8, ip, r0, lsr r6 │ │ │ │ - rscseq r8, ip, r8, lsl r6 │ │ │ │ - rscseq r8, ip, r4, lsl #12 │ │ │ │ - tsteq r1, ip, ror #29 │ │ │ │ - tsteq r1, r8, lsl #30 │ │ │ │ - rscseq r7, ip, r8, asr r0 │ │ │ │ - rscseq r0, lr, r4, ror #10 │ │ │ │ - rscseq r7, ip, r0, ror #18 │ │ │ │ - rscseq r7, ip, r4, lsl r9 │ │ │ │ - rscseq r7, ip, ip, asr r7 │ │ │ │ - tsteq r1, r8, lsl #23 │ │ │ │ + ldrsheq r8, [ip], #64 @ 0x40 @ │ │ │ │ + tsteq r0, r4, asr #15 │ │ │ │ + tsteq lr, ip, asr #24 │ │ │ │ + rscseq r8, ip, ip, lsl r5 │ │ │ │ + rscseq r8, ip, r8, ror #9 │ │ │ │ + rscseq r8, ip, r8, asr r6 │ │ │ │ + rscseq r8, ip, r0, asr #12 │ │ │ │ + rscseq r8, ip, r8, lsr #12 │ │ │ │ + rscseq r8, ip, r4, lsl r6 │ │ │ │ + @ instruction: 0x01117efc │ │ │ │ + tsteq r1, r8, lsl pc │ │ │ │ + rscseq r7, ip, r8, rrx │ │ │ │ + rscseq r0, lr, r4, ror r5 │ │ │ │ + rscseq r7, ip, r0, ror r9 │ │ │ │ + rscseq r7, ip, r4, lsr #18 │ │ │ │ + rscseq r7, ip, ip, ror #14 │ │ │ │ + @ instruction: 0x01119b98 │ │ │ │ + rscseq r7, ip, r0, asr #16 │ │ │ │ + @ instruction: 0x01119bb0 │ │ │ │ rscseq r7, ip, r0, lsr r8 │ │ │ │ - tsteq r1, r0, lsr #23 │ │ │ │ - rscseq r7, ip, r0, lsr #16 │ │ │ │ - rscseq r7, ip, r4, lsl #14 │ │ │ │ - smlalseq r8, ip, r4, r5 │ │ │ │ - rscseq r8, ip, ip, lsr r9 │ │ │ │ - rscseq r8, ip, ip, lsl r9 │ │ │ │ - tsteq lr, r8, lsr r2 │ │ │ │ - ldrsheq r8, [ip], #140 @ 0x8c @ │ │ │ │ - rscseq r8, ip, ip, asr #17 │ │ │ │ - rscseq r8, ip, r0, lsr #17 │ │ │ │ - rscseq r8, ip, r4, ror r8 │ │ │ │ - rscseq r8, ip, r8, asr #16 │ │ │ │ - rscseq r8, ip, r8, lsl r8 │ │ │ │ - ldrsheq r8, [ip], #116 @ 0x74 @ │ │ │ │ - rscseq r8, ip, ip, asr #15 │ │ │ │ - rscseq r8, ip, r0, lsr #15 │ │ │ │ - rscseq r8, ip, r8, ror r7 │ │ │ │ - rscseq r8, ip, ip, asr #14 │ │ │ │ - rscseq r8, ip, r4, lsr #14 │ │ │ │ - ldrsheq r8, [ip], #100 @ 0x64 @ │ │ │ │ - ldrsbeq r8, [ip], #104 @ 0x68 @ │ │ │ │ - ldrheq r8, [ip], #104 @ 0x68 @ │ │ │ │ - tsteq r1, r4, ror #5 │ │ │ │ + rscseq r7, ip, r4, lsl r7 │ │ │ │ + rscseq r8, ip, r4, lsr #11 │ │ │ │ + rscseq r8, ip, ip, asr #18 │ │ │ │ + rscseq r8, ip, ip, lsr #18 │ │ │ │ + tsteq lr, r8, asr #4 │ │ │ │ + rscseq r8, ip, ip, lsl #18 │ │ │ │ ldrsbeq r8, [ip], #140 @ 0x8c @ │ │ │ │ + ldrheq r8, [ip], #128 @ 0x80 @ │ │ │ │ + rscseq r8, ip, r4, lsl #17 │ │ │ │ + rscseq r8, ip, r8, asr r8 │ │ │ │ + rscseq r8, ip, r8, lsr #16 │ │ │ │ + rscseq r8, ip, r4, lsl #16 │ │ │ │ + ldrsbeq r8, [ip], #124 @ 0x7c @ │ │ │ │ + ldrheq r8, [ip], #112 @ 0x70 @ │ │ │ │ + rscseq r8, ip, r8, lsl #15 │ │ │ │ + rscseq r8, ip, ip, asr r7 │ │ │ │ + rscseq r8, ip, r4, lsr r7 │ │ │ │ + rscseq r8, ip, r4, lsl #14 │ │ │ │ + rscseq r8, ip, r8, ror #13 │ │ │ │ + rscseq r8, ip, r8, asr #13 │ │ │ │ + @ instruction: 0x011162f4 │ │ │ │ + rscseq r8, ip, ip, ror #17 │ │ │ │ orrseq r0, r1, r8, ror r1 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq r8, ip, r8, lsr #17 │ │ │ │ + ldrheq r8, [ip], #136 @ 0x88 @ │ │ │ │ orrseq r0, r1, ip, lsr #1 │ │ │ │ - rscseq r8, ip, r4, lsr fp │ │ │ │ + rscseq r8, ip, r4, asr #22 │ │ │ │ orreq r0, r7, ip, lsl r2 │ │ │ │ - ldrdeq r1, [ip, -r4] │ │ │ │ - smlatteq sp, r4, lr, r8 │ │ │ │ - rscseq r8, ip, r8, ror r1 │ │ │ │ - rscseq r8, ip, ip, asr #2 │ │ │ │ - tsteq ip, ip, lsl r6 │ │ │ │ - ldrheq r8, [ip], #152 @ 0x98 @ │ │ │ │ - rscseq r8, ip, ip, lsr #19 │ │ │ │ - rscseq r8, ip, r4, lsl #19 │ │ │ │ - rscseq r8, ip, r8, lsr #18 │ │ │ │ - tsteq sp, r8, lsr #18 │ │ │ │ - rscseq r8, ip, r4, ror #18 │ │ │ │ - rscseq r8, ip, r4, ror #18 │ │ │ │ - rscseq r8, ip, ip, asr r0 │ │ │ │ - rscseq r8, ip, ip, lsr r0 │ │ │ │ - ldrsheq fp, [sp], #32 @ │ │ │ │ - rscseq r8, ip, r4, asr #1 │ │ │ │ - rscseq fp, sp, ip, asr #5 │ │ │ │ - rscseq r8, ip, r0, lsr #1 │ │ │ │ smlatteq ip, r4, r3, r1 │ │ │ │ - rscseq fp, sp, r4, asr #4 │ │ │ │ - tsteq ip, r4, asr r1 │ │ │ │ - rscseq fp, sp, r0, lsr r2 │ │ │ │ - tsteq ip, r0, asr #2 │ │ │ │ + strdeq r8, [sp, -r4] │ │ │ │ + rscseq r8, ip, r8, lsl #3 │ │ │ │ + rscseq r8, ip, ip, asr r1 │ │ │ │ + tsteq ip, ip, lsr #12 │ │ │ │ + rscseq r8, ip, r8, asr #19 │ │ │ │ + ldrheq r8, [ip], #156 @ 0x9c @ │ │ │ │ + smlalseq r8, ip, r4, r9 │ │ │ │ + rscseq r8, ip, r8, lsr r9 │ │ │ │ + tsteq sp, r8, lsr r9 │ │ │ │ + rscseq r8, ip, r4, ror r9 │ │ │ │ + rscseq r8, ip, r4, ror r9 │ │ │ │ + rscseq r8, ip, ip, rrx │ │ │ │ + rscseq r8, ip, ip, asr #32 │ │ │ │ + rscseq fp, sp, r0, lsl #6 │ │ │ │ + ldrsbeq r8, [ip], #4 @ │ │ │ │ + ldrsbeq fp, [sp], #44 @ 0x2c @ │ │ │ │ + ldrheq r8, [ip], #0 @ │ │ │ │ + strdeq r1, [ip, -r4] │ │ │ │ + rscseq fp, sp, r4, asr r2 │ │ │ │ + tsteq ip, r4, ror #2 │ │ │ │ + rscseq fp, sp, r0, asr #4 │ │ │ │ + tsteq ip, r0, asr r1 │ │ │ │ orrseq pc, r0, ip, lsr #27 │ │ │ │ - ldrsbeq r8, [ip], #76 @ 0x4c @ │ │ │ │ - ldrsbeq r8, [ip], #116 @ 0x74 @ │ │ │ │ - rscseq r7, ip, r0, ror #30 │ │ │ │ - rscseq r8, ip, r4, lsr r7 │ │ │ │ - rscseq r8, ip, r4, ror #14 │ │ │ │ + rscseq r8, ip, ip, ror #9 │ │ │ │ + rscseq r8, ip, r4, ror #15 │ │ │ │ + rscseq r7, ip, r0, ror pc │ │ │ │ + rscseq r8, ip, r4, asr #14 │ │ │ │ + rscseq r8, ip, r4, ror r7 │ │ │ │ andeq r0, r0, r3, lsl #3 │ │ │ │ - rscseq r7, ip, r4, lsl #28 │ │ │ │ - rscseq r7, ip, r4, asr fp │ │ │ │ - tsteq r1, r0, lsl #27 │ │ │ │ - smlalseq r8, ip, r4, r0 │ │ │ │ - rscseq r7, ip, ip, ror pc │ │ │ │ - tsteq sl, r8, lsr fp │ │ │ │ - rscseq r8, ip, r4, ror #5 │ │ │ │ + rscseq r7, ip, r4, lsl lr │ │ │ │ + rscseq r7, ip, r4, ror #22 │ │ │ │ + @ instruction: 0x01115d90 │ │ │ │ + rscseq r8, ip, r4, lsr #1 │ │ │ │ + rscseq r7, ip, ip, lsl #31 │ │ │ │ + tsteq sl, r8, asr #22 │ │ │ │ + ldrsheq r8, [ip], #36 @ 0x24 @ │ │ │ │ andeq r0, r0, r1, lsr #2 │ │ │ │ - rscseq r7, ip, r8, lsl #30 │ │ │ │ - rscseq r7, ip, ip, lsr #31 │ │ │ │ - rscseq r7, ip, r8, lsl #31 │ │ │ │ - rscseq sl, sp, r8, asr #31 │ │ │ │ - rscseq r7, ip, r8, asr pc │ │ │ │ - rscseq r7, ip, r0, lsr pc │ │ │ │ - rscseq r7, ip, ip, lsl #30 │ │ │ │ - rscseq r7, ip, r8, ror #29 │ │ │ │ - ldrheq r7, [ip], #232 @ 0xe8 @ │ │ │ │ - smlalseq r7, ip, r4, lr │ │ │ │ - rscseq r7, ip, r8, ror #28 │ │ │ │ - rscseq r7, ip, r0, asr #27 │ │ │ │ - rscseq r7, ip, r0, asr #28 │ │ │ │ + rscseq r7, ip, r8, lsl pc │ │ │ │ + ldrheq r7, [ip], #252 @ 0xfc @ │ │ │ │ + smlalseq r7, ip, r8, pc @ │ │ │ │ + ldrsbeq sl, [sp], #248 @ 0xf8 @ │ │ │ │ + rscseq r7, ip, r8, ror #30 │ │ │ │ + rscseq r7, ip, r0, asr #30 │ │ │ │ + rscseq r7, ip, ip, lsl pc │ │ │ │ + ldrsheq r7, [ip], #232 @ 0xe8 @ │ │ │ │ + rscseq r7, ip, r8, asr #29 │ │ │ │ + rscseq r7, ip, r4, lsr #29 │ │ │ │ + rscseq r7, ip, r8, ror lr │ │ │ │ + ldrsbeq r7, [ip], #208 @ 0xd0 @ │ │ │ │ + rscseq r7, ip, r0, asr lr │ │ │ │ andeq r0, r0, r5, lsr #5 │ │ │ │ - smlalseq r7, ip, r4, sp │ │ │ │ - rscseq sp, sp, ip, lsl #27 │ │ │ │ - rscseq r7, ip, r0, ror #26 │ │ │ │ + rscseq r7, ip, r4, lsr #27 │ │ │ │ + smlalseq sp, sp, ip, sp @ │ │ │ │ + rscseq r7, ip, r0, ror sp │ │ │ │ blcc fe969d70 @@Base+0xfce31268> │ │ │ │ - rscseq r7, ip, r8, lsl fp │ │ │ │ + rscseq r7, ip, r8, lsr #22 │ │ │ │ andeq r0, r0, r1, asr #2 │ │ │ │ - smlatbeq ip, r8, ip, r6 │ │ │ │ - rscseq r7, sp, r4, asr r7 │ │ │ │ - ldrheq r9, [sp], #40 @ 0x28 @ │ │ │ │ - rscseq r7, ip, r0, lsl #21 │ │ │ │ - tsteq sl, r8, ror #16 │ │ │ │ - tsteq sl, ip, asr r8 │ │ │ │ - tsteq sl, r4, asr #16 │ │ │ │ - rscseq r7, ip, r8, ror #20 │ │ │ │ - tsteq sl, r0, lsr #16 │ │ │ │ + @ instruction: 0x010c6cb8 │ │ │ │ + rscseq r7, sp, r4, ror #14 │ │ │ │ + rscseq r9, sp, r8, asr #5 │ │ │ │ + smlalseq r7, ip, r0, sl │ │ │ │ + tsteq sl, r8, ror r8 │ │ │ │ + tsteq sl, ip, ror #16 │ │ │ │ + tsteq sl, r4, asr r8 │ │ │ │ + rscseq r7, ip, r8, ror sl │ │ │ │ + tsteq sl, r0, lsr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [pc, #1912] @ 2310f0 │ │ │ │ @@ -487791,57 +487791,57 @@ │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ ldr r2, [pc, #184] @ 23119c │ │ │ │ add r2, pc, r2 │ │ │ │ b 230d8c │ │ │ │ mov r2, #0 │ │ │ │ b 230b6c │ │ │ │ orrseq pc, r0, ip, ror r6 @ │ │ │ │ - tsteq sp, r4, lsl #10 │ │ │ │ - smlalseq sl, sp, r0, sl │ │ │ │ - ldrsbeq r8, [ip], #16 @ │ │ │ │ - tsteq sp, r8, ror r4 │ │ │ │ - rscseq r8, ip, r4, asr r1 │ │ │ │ - strdeq r8, [sp, -r0] │ │ │ │ - smlalseq r8, ip, r4, sl │ │ │ │ + tsteq sp, r4, lsl r5 │ │ │ │ + rscseq sl, sp, r0, lsr #21 │ │ │ │ + rscseq r8, ip, r0, ror #3 │ │ │ │ + smlabbeq sp, r8, r4, r8 │ │ │ │ + rscseq r8, ip, r4, ror #2 │ │ │ │ + tsteq sp, r0, lsl #8 │ │ │ │ + rscseq r8, ip, r4, lsr #21 │ │ │ │ andeq r0, r0, fp, lsr #7 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - tsteq sp, ip, lsr #6 │ │ │ │ - ldrheq sl, [sp], #136 @ 0x88 @ │ │ │ │ - rscseq r7, ip, r0, ror #30 │ │ │ │ - rscseq sl, sp, r0, ror #16 │ │ │ │ - rscseq r7, ip, ip, lsr #30 │ │ │ │ - smlalseq r7, ip, r4, lr │ │ │ │ - smlatteq ip, r4, r9, r2 │ │ │ │ - @ instruction: 0x010d81b8 │ │ │ │ - rscseq sl, sp, ip, asr #14 │ │ │ │ - rscseq r7, ip, r0, lsr lr │ │ │ │ - smlalseq r7, ip, r0, sp │ │ │ │ - rscseq r7, ip, ip, ror #26 │ │ │ │ - smlatteq ip, r4, r8, r2 │ │ │ │ - strdeq r8, [sp, -r0] │ │ │ │ - rscseq r7, ip, r8, lsl #27 │ │ │ │ - rscseq r7, ip, ip, asr #26 │ │ │ │ + tsteq sp, ip, lsr r3 │ │ │ │ + rscseq sl, sp, r8, asr #17 │ │ │ │ + rscseq r7, ip, r0, ror pc │ │ │ │ + rscseq sl, sp, r0, ror r8 │ │ │ │ + rscseq r7, ip, ip, lsr pc │ │ │ │ + rscseq r7, ip, r4, lsr #29 │ │ │ │ + strdeq r2, [ip, -r4] │ │ │ │ + smlabteq sp, r8, r1, r8 │ │ │ │ + rscseq sl, sp, ip, asr r7 │ │ │ │ + rscseq r7, ip, r0, asr #28 │ │ │ │ + rscseq r7, ip, r0, lsr #27 │ │ │ │ rscseq r7, ip, ip, ror sp │ │ │ │ - tsteq sp, r8, lsr #32 │ │ │ │ - rscseq r7, ip, r4, lsr #26 │ │ │ │ - @ instruction: 0x010d7fb0 │ │ │ │ - rscseq r8, ip, r4, asr r6 │ │ │ │ - rscseq r7, ip, ip, asr #24 │ │ │ │ - rscseq r7, ip, r8, asr r1 │ │ │ │ - rscseq r7, ip, r0, asr #2 │ │ │ │ - ldrheq r7, [ip], #184 @ 0xb8 @ │ │ │ │ - rscseq r7, ip, r4, lsl r1 │ │ │ │ - rscseq r7, ip, r8, lsl #2 │ │ │ │ - ldrsbeq r7, [ip], #184 @ 0xb8 @ │ │ │ │ - rscseq r7, ip, r4, lsl fp │ │ │ │ - smlalseq r7, ip, r8, sl │ │ │ │ - ldrheq r7, [ip], #172 @ 0xac @ │ │ │ │ - rscseq r7, ip, r8, lsr sl │ │ │ │ - rscseq r7, ip, r4, lsl sl │ │ │ │ - smlabbeq ip, ip, r5, r2 │ │ │ │ + strdeq r2, [ip, -r4] │ │ │ │ + mrseq r8, (UNDEF: 29) │ │ │ │ + smlalseq r7, ip, r8, sp │ │ │ │ + rscseq r7, ip, ip, asr sp │ │ │ │ + rscseq r7, ip, ip, lsl #27 │ │ │ │ + tsteq sp, r8, lsr r0 │ │ │ │ + rscseq r7, ip, r4, lsr sp │ │ │ │ + smlabteq sp, r0, pc, r7 @ │ │ │ │ + rscseq r8, ip, r4, ror #12 │ │ │ │ + rscseq r7, ip, ip, asr ip │ │ │ │ + rscseq r7, ip, r8, ror #2 │ │ │ │ + rscseq r7, ip, r0, asr r1 │ │ │ │ + rscseq r7, ip, r8, asr #23 │ │ │ │ + rscseq r7, ip, r4, lsr #2 │ │ │ │ + rscseq r7, ip, r8, lsl r1 │ │ │ │ + rscseq r7, ip, r8, ror #23 │ │ │ │ + rscseq r7, ip, r4, lsr #22 │ │ │ │ + rscseq r7, ip, r8, lsr #21 │ │ │ │ + rscseq r7, ip, ip, asr #21 │ │ │ │ + rscseq r7, ip, r8, asr #20 │ │ │ │ + rscseq r7, ip, r4, lsr #20 │ │ │ │ + @ instruction: 0x010c259c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrb r3, [r0, #72] @ 0x48 │ │ │ │ mov r5, r1 │ │ │ │ lsr r3, r3, #6 │ │ │ │ @@ -487951,22 +487951,22 @@ │ │ │ │ b 2311dc │ │ │ │ ldr r2, [pc, #44] @ 231390 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r7 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ b 23130c │ │ │ │ - @ instruction: 0x010d7cbc │ │ │ │ - rscseq r7, ip, r4, ror #19 │ │ │ │ - tsteq sp, r0, asr #24 │ │ │ │ - ldrdeq r7, [sp, -r0] │ │ │ │ - rscseq r7, ip, r4, lsl #18 │ │ │ │ - rscseq r7, ip, r8, lsr #17 │ │ │ │ - smlatbeq lr, r0, r7, r2 │ │ │ │ - rscseq r7, ip, r0, lsr #17 │ │ │ │ + smlabteq sp, ip, ip, r7 │ │ │ │ + ldrsheq r7, [ip], #148 @ 0x94 @ │ │ │ │ + tsteq sp, r0, asr ip │ │ │ │ + smlatteq sp, r0, fp, r7 │ │ │ │ + rscseq r7, ip, r4, lsl r9 │ │ │ │ + ldrheq r7, [ip], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0x010e27b0 │ │ │ │ + ldrheq r7, [ip], #128 @ 0x80 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3824] @ 0xef0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #3584] @ 2321b0 │ │ │ │ mov r6, r3 │ │ │ │ @@ -488867,262 +488867,262 @@ │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ b 2315a8 │ │ │ │ orrseq lr, r0, r4, asr #24 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq lr, r0, ip, lsl #24 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ andeq r1, r0, ip, asr #27 │ │ │ │ - rscseq r7, ip, r4, asr #15 │ │ │ │ - rscseq r7, ip, ip, ror #15 │ │ │ │ - ldrheq r7, [ip], #120 @ 0x78 @ │ │ │ │ - rscseq r7, ip, r4, lsr #15 │ │ │ │ - rscseq r9, sp, ip, lsr pc │ │ │ │ - rscseq r7, ip, r4, ror #14 │ │ │ │ - rscseq r7, ip, ip, asr r7 │ │ │ │ - rscseq r7, ip, r4, asr #14 │ │ │ │ - rscseq r7, ip, r8, ror #24 │ │ │ │ - rscseq r7, ip, r4, lsr r7 │ │ │ │ - rscseq r7, ip, r4, lsr r7 │ │ │ │ - rscseq r7, ip, r0, lsr r7 │ │ │ │ - rscseq r7, ip, r8, lsl r7 │ │ │ │ - rscseq r7, ip, ip, lsl r7 │ │ │ │ - rscseq r7, ip, r0, lsr #14 │ │ │ │ - ldrheq r7, [ip], #112 @ 0x70 @ │ │ │ │ + ldrsbeq r7, [ip], #116 @ 0x74 @ │ │ │ │ + ldrsheq r7, [ip], #124 @ 0x7c @ │ │ │ │ + rscseq r7, ip, r8, asr #15 │ │ │ │ ldrheq r7, [ip], #116 @ 0x74 @ │ │ │ │ - ldrheq r7, [ip], #120 @ 0x78 @ │ │ │ │ - ldrsbeq r7, [ip], #112 @ 0x70 @ │ │ │ │ - ldrheq r7, [ip], #116 @ 0x74 @ │ │ │ │ - rscseq r7, ip, r0, lsl #15 │ │ │ │ - cmneq r1, lr, lsl #28 │ │ │ │ - tsteq lr, r0, ror r8 │ │ │ │ - rscseq r7, ip, r0, lsl #6 │ │ │ │ - rscseq r7, ip, r8, lsl #6 │ │ │ │ - ldrheq r7, [ip], #36 @ 0x24 @ │ │ │ │ - rscseq r7, ip, ip, lsr #23 │ │ │ │ - rscseq r7, ip, r4, lsr r2 │ │ │ │ - smlalseq r7, ip, ip, r7 │ │ │ │ - ldrsheq r7, [ip], #44 @ 0x2c @ │ │ │ │ + rscseq r9, sp, ip, asr #30 │ │ │ │ + rscseq r7, ip, r4, ror r7 │ │ │ │ rscseq r7, ip, ip, ror #14 │ │ │ │ - rscseq r7, ip, r0, lsl #5 │ │ │ │ + rscseq r7, ip, r4, asr r7 │ │ │ │ + rscseq r7, ip, r8, ror ip │ │ │ │ + rscseq r7, ip, r4, asr #14 │ │ │ │ + rscseq r7, ip, r4, asr #14 │ │ │ │ rscseq r7, ip, r0, asr #14 │ │ │ │ - rscseq r7, ip, r0, ror #4 │ │ │ │ - rscseq r7, ip, ip, lsl #14 │ │ │ │ - rscseq r7, ip, ip, lsr r2 │ │ │ │ - rscseq r7, ip, r8, asr #13 │ │ │ │ - rscseq r7, ip, r8, lsl r2 │ │ │ │ - smlalseq r7, ip, r4, r6 │ │ │ │ - ldrsheq r7, [ip], #20 @ │ │ │ │ - rscseq r7, ip, r4, asr r6 │ │ │ │ - ldrsbeq r7, [ip], #16 @ │ │ │ │ + rscseq r7, ip, r8, lsr #14 │ │ │ │ + rscseq r7, ip, ip, lsr #14 │ │ │ │ + rscseq r7, ip, r0, lsr r7 │ │ │ │ + rscseq r7, ip, r0, asr #15 │ │ │ │ + rscseq r7, ip, r4, asr #15 │ │ │ │ + rscseq r7, ip, r8, asr #15 │ │ │ │ + rscseq r7, ip, r0, ror #15 │ │ │ │ + rscseq r7, ip, r4, asr #15 │ │ │ │ + smlalseq r7, ip, r0, r7 │ │ │ │ + cmneq r1, lr, lsl lr │ │ │ │ + smlabbeq lr, r0, r8, r1 │ │ │ │ + rscseq r7, ip, r0, lsl r3 │ │ │ │ + rscseq r7, ip, r8, lsl r3 │ │ │ │ + rscseq r7, ip, r4, asr #5 │ │ │ │ + ldrheq r7, [ip], #188 @ 0xbc @ │ │ │ │ + rscseq r7, ip, r4, asr #4 │ │ │ │ + rscseq r7, ip, ip, lsr #15 │ │ │ │ + rscseq r7, ip, ip, lsl #6 │ │ │ │ + rscseq r7, ip, ip, ror r7 │ │ │ │ + smlalseq r7, ip, r0, r2 │ │ │ │ + rscseq r7, ip, r0, asr r7 │ │ │ │ + rscseq r7, ip, r0, ror r2 │ │ │ │ + rscseq r7, ip, ip, lsl r7 │ │ │ │ + rscseq r7, ip, ip, asr #4 │ │ │ │ + ldrsbeq r7, [ip], #104 @ 0x68 @ │ │ │ │ + rscseq r7, ip, r8, lsr #4 │ │ │ │ + rscseq r7, ip, r4, lsr #13 │ │ │ │ + rscseq r7, ip, r4, lsl #4 │ │ │ │ + rscseq r7, ip, r4, ror #12 │ │ │ │ + rscseq r7, ip, r0, ror #3 │ │ │ │ + rscseq r7, ip, ip, lsr #12 │ │ │ │ rscseq r7, ip, ip, lsl r6 │ │ │ │ - rscseq r7, ip, ip, lsl #12 │ │ │ │ - ldrsbeq r7, [ip], #92 @ 0x5c @ │ │ │ │ - rscseq r7, ip, r8, ror #11 │ │ │ │ - rscseq r7, ip, r0, lsr #11 │ │ │ │ - rscseq r7, ip, r4, ror #2 │ │ │ │ - rscseq r7, ip, ip, ror #10 │ │ │ │ - rscseq r7, ip, r4, asr #2 │ │ │ │ - rscseq r7, ip, ip, lsr #10 │ │ │ │ - rscseq r7, ip, r8, ror r1 │ │ │ │ - rscseq r7, ip, r4, ror #9 │ │ │ │ - rscseq r7, ip, r0, asr r1 │ │ │ │ - rscseq r7, ip, ip, lsr #9 │ │ │ │ - rscseq r7, ip, ip, lsr #2 │ │ │ │ - rscseq r7, ip, r8, lsl #8 │ │ │ │ - rscseq r7, ip, r0, lsr #1 │ │ │ │ - rscseq r7, ip, r4, asr #7 │ │ │ │ - ldrsbeq r7, [ip], #8 @ │ │ │ │ - rscseq r7, ip, ip, lsl #7 │ │ │ │ - rscseq r7, ip, r0, ror #6 │ │ │ │ - smlalseq r7, ip, r8, r0 │ │ │ │ - rscseq r7, ip, ip, lsl r3 │ │ │ │ - ldrsheq r7, [ip], #16 @ │ │ │ │ - ldrsheq r7, [ip], #32 @ │ │ │ │ - rscseq r7, ip, r8, asr #5 │ │ │ │ - ldrheq r7, [sp], #36 @ 0x24 @ │ │ │ │ - smlalseq r7, ip, r0, r0 │ │ │ │ - smlabbeq ip, r8, r9, r1 │ │ │ │ - rscseq r7, ip, ip, ror r2 │ │ │ │ - rscseq r7, ip, r4, ror #4 │ │ │ │ - rscseq r7, sp, r0, asr r2 │ │ │ │ - rscseq r7, ip, ip, lsr #32 │ │ │ │ - tsteq ip, r4, lsr #18 │ │ │ │ - rscseq r7, ip, ip, lsl #4 │ │ │ │ + rscseq r7, ip, ip, ror #11 │ │ │ │ + ldrsheq r7, [ip], #88 @ 0x58 @ │ │ │ │ + ldrheq r7, [ip], #80 @ 0x50 @ │ │ │ │ + rscseq r7, ip, r4, ror r1 │ │ │ │ + rscseq r7, ip, ip, ror r5 │ │ │ │ + rscseq r7, ip, r4, asr r1 │ │ │ │ + rscseq r7, ip, ip, lsr r5 │ │ │ │ + rscseq r7, ip, r8, lsl #3 │ │ │ │ + ldrsheq r7, [ip], #68 @ 0x44 @ │ │ │ │ + rscseq r7, ip, r0, ror #2 │ │ │ │ + ldrheq r7, [ip], #76 @ 0x4c @ │ │ │ │ + rscseq r7, ip, ip, lsr r1 │ │ │ │ + rscseq r7, ip, r8, lsl r4 │ │ │ │ + ldrheq r7, [ip], #0 @ │ │ │ │ + ldrsbeq r7, [ip], #52 @ 0x34 @ │ │ │ │ + rscseq r7, ip, r8, ror #1 │ │ │ │ + smlalseq r7, ip, ip, r3 │ │ │ │ + rscseq r7, ip, r0, ror r3 │ │ │ │ + rscseq r7, ip, r8, lsr #1 │ │ │ │ + rscseq r7, ip, ip, lsr #6 │ │ │ │ rscseq r7, ip, r0, lsl #4 │ │ │ │ - rscseq r7, sp, ip, ror #3 │ │ │ │ - rscseq r6, ip, r8, asr #31 │ │ │ │ - smlabteq ip, r0, r8, r1 │ │ │ │ - smlalseq r7, ip, r0, r1 │ │ │ │ - smlalseq r7, ip, ip, r1 │ │ │ │ - rscseq r7, sp, r8, lsl #3 │ │ │ │ - tsteq ip, r4, ror r8 │ │ │ │ - rscseq r7, ip, r0, ror #16 │ │ │ │ - rscseq r7, ip, r0, asr r1 │ │ │ │ - rscseq r6, ip, r0, lsr pc │ │ │ │ - rscseq r7, sp, r8, lsr r1 │ │ │ │ - tsteq ip, r8, lsl #16 │ │ │ │ - rscseq r7, ip, ip, lsl #16 │ │ │ │ - rscseq r7, ip, r4, ror #1 │ │ │ │ - ldrheq r6, [ip], #236 @ 0xec @ │ │ │ │ - rscseq r7, sp, ip, asr #1 │ │ │ │ - @ instruction: 0x010c179c │ │ │ │ - rscseq r7, ip, r4, asr #32 │ │ │ │ - rscseq r6, ip, ip, ror pc │ │ │ │ - rscseq r7, ip, r0 │ │ │ │ - rscseq r6, ip, r8, asr pc │ │ │ │ - ldrheq r6, [ip], #252 @ 0xfc @ │ │ │ │ - rscseq r6, ip, r4, lsr pc │ │ │ │ - rscseq r6, ip, r8, lsr pc │ │ │ │ - rscseq r6, ip, r0, lsl pc │ │ │ │ + rscseq r7, ip, r0, lsl #6 │ │ │ │ + ldrsbeq r7, [ip], #40 @ 0x28 @ │ │ │ │ + rscseq r7, sp, r4, asr #5 │ │ │ │ + rscseq r7, ip, r0, lsr #1 │ │ │ │ + @ instruction: 0x010c1998 │ │ │ │ + rscseq r7, ip, ip, lsl #5 │ │ │ │ + rscseq r7, ip, r4, ror r2 │ │ │ │ + rscseq r7, sp, r0, ror #4 │ │ │ │ + rscseq r7, ip, ip, lsr r0 │ │ │ │ + tsteq ip, r4, lsr r9 │ │ │ │ + rscseq r7, ip, ip, lsl r2 │ │ │ │ + rscseq r7, ip, r0, lsl r2 │ │ │ │ + ldrsheq r7, [sp], #28 @ │ │ │ │ + ldrsbeq r6, [ip], #248 @ 0xf8 @ │ │ │ │ + ldrdeq r1, [ip, -r0] │ │ │ │ + rscseq r7, ip, r0, lsr #3 │ │ │ │ + rscseq r7, ip, ip, lsr #3 │ │ │ │ + smlalseq r7, sp, r8, r1 │ │ │ │ + smlabbeq ip, r4, r8, r1 │ │ │ │ + rscseq r7, ip, r0, ror r8 │ │ │ │ + rscseq r7, ip, r0, ror #2 │ │ │ │ + rscseq r6, ip, r0, asr #30 │ │ │ │ + rscseq r7, sp, r8, asr #2 │ │ │ │ + tsteq ip, r8, lsl r8 │ │ │ │ + rscseq r7, ip, ip, lsl r8 │ │ │ │ + ldrsheq r7, [ip], #4 @ │ │ │ │ + rscseq r6, ip, ip, asr #29 │ │ │ │ + ldrsbeq r7, [sp], #12 @ │ │ │ │ + smlatbeq ip, ip, r7, r1 │ │ │ │ + rscseq r7, ip, r4, asr r0 │ │ │ │ + rscseq r6, ip, ip, lsl #31 │ │ │ │ + rscseq r7, ip, r0, lsl r0 │ │ │ │ + rscseq r6, ip, r8, ror #30 │ │ │ │ + rscseq r6, ip, ip, asr #31 │ │ │ │ + rscseq r6, ip, r4, asr #30 │ │ │ │ + rscseq r6, ip, r8, asr #30 │ │ │ │ + rscseq r6, ip, r0, lsr #30 │ │ │ │ + rscseq r6, ip, ip, lsl #30 │ │ │ │ ldrsheq r6, [ip], #236 @ 0xec @ │ │ │ │ - rscseq r6, ip, ip, ror #29 │ │ │ │ - ldrheq r6, [ip], #232 @ 0xe8 @ │ │ │ │ rscseq r6, ip, r8, asr #29 │ │ │ │ - rscseq r6, ip, r0, ror lr │ │ │ │ - ldrsheq r6, [ip], #212 @ 0xd4 @ │ │ │ │ - rscseq r6, ip, ip, lsr #28 │ │ │ │ - ldrsbeq r6, [ip], #208 @ 0xd0 @ │ │ │ │ - rscseq r6, ip, r8, ror #27 │ │ │ │ - rscseq r6, ip, ip, lsr #27 │ │ │ │ - ldrheq r6, [ip], #208 @ 0xd0 @ │ │ │ │ - rscseq r6, ip, r8, lsl #27 │ │ │ │ + ldrsbeq r6, [ip], #232 @ 0xe8 @ │ │ │ │ + rscseq r6, ip, r0, lsl #29 │ │ │ │ + rscseq r6, ip, r4, lsl #28 │ │ │ │ + rscseq r6, ip, ip, lsr lr │ │ │ │ + rscseq r6, ip, r0, ror #27 │ │ │ │ + ldrsheq r6, [ip], #216 @ 0xd8 @ │ │ │ │ + ldrheq r6, [ip], #220 @ 0xdc @ │ │ │ │ + rscseq r6, ip, r0, asr #27 │ │ │ │ + smlalseq r6, ip, r8, sp │ │ │ │ + rscseq r6, ip, r4, lsl #27 │ │ │ │ rscseq r6, ip, r4, ror sp │ │ │ │ - rscseq r6, ip, r4, ror #26 │ │ │ │ - rscseq r6, ip, r0, lsr sp │ │ │ │ rscseq r6, ip, r0, asr #26 │ │ │ │ - rscseq r7, ip, r0, lsl #12 │ │ │ │ - rscseq r6, ip, r8, asr #29 │ │ │ │ - rscseq r6, ip, r8, lsr #25 │ │ │ │ - ldrheq r6, [sp], #224 @ 0xe0 @ │ │ │ │ - smlabbeq ip, r0, r5, r1 │ │ │ │ - rscseq r6, ip, r4, lsl ip │ │ │ │ - rscseq r6, ip, r4, ror #23 │ │ │ │ - rscseq r6, ip, r4, ror #23 │ │ │ │ - rscseq r6, ip, r0, asr #23 │ │ │ │ - ldrheq r6, [ip], #180 @ 0xb4 @ │ │ │ │ - smlalseq r6, ip, ip, fp │ │ │ │ - rscseq r6, ip, r4, lsl #23 │ │ │ │ - rscseq r6, ip, r8, ror fp │ │ │ │ - rscseq r6, ip, r8, asr #22 │ │ │ │ - rscseq r6, ip, r4, asr fp │ │ │ │ - ldrsheq r6, [ip], #240 @ 0xf0 @ │ │ │ │ - ldrsheq r6, [ip], #252 @ 0xfc @ │ │ │ │ - ldrsheq r6, [ip], #252 @ 0xfc @ │ │ │ │ - ldrsheq r6, [ip], #244 @ 0xf4 @ │ │ │ │ + rscseq r6, ip, r0, asr sp │ │ │ │ + rscseq r7, ip, r0, lsl r6 │ │ │ │ + ldrsbeq r6, [ip], #232 @ 0xe8 @ │ │ │ │ + ldrheq r6, [ip], #200 @ 0xc8 @ │ │ │ │ + rscseq r6, sp, r0, asr #29 │ │ │ │ + @ instruction: 0x010c1590 │ │ │ │ + rscseq r6, ip, r4, lsr #24 │ │ │ │ + ldrsheq r6, [ip], #180 @ 0xb4 @ │ │ │ │ + ldrsheq r6, [ip], #180 @ 0xb4 @ │ │ │ │ + ldrsbeq r6, [ip], #176 @ 0xb0 @ │ │ │ │ + rscseq r6, ip, r4, asr #23 │ │ │ │ + rscseq r6, ip, ip, lsr #23 │ │ │ │ + smlalseq r6, ip, r4, fp │ │ │ │ + rscseq r6, ip, r8, lsl #23 │ │ │ │ + rscseq r6, ip, r8, asr fp │ │ │ │ + rscseq r6, ip, r4, ror #22 │ │ │ │ + rscseq r7, ip, r0 │ │ │ │ + rscseq r7, ip, ip │ │ │ │ + rscseq r7, ip, ip │ │ │ │ + rscseq r7, ip, r4 │ │ │ │ @ instruction: 0x001fffff │ │ │ │ - rscseq r6, ip, r0, ror lr │ │ │ │ - rscseq r6, ip, r0, asr lr │ │ │ │ - rscseq r6, ip, r4, ror #28 │ │ │ │ - ldrheq r6, [sp], #92 @ 0x5c @ │ │ │ │ - rscseq r5, ip, r4, lsl #30 │ │ │ │ - @ instruction: 0x011138b0 │ │ │ │ - rscseq r7, sp, ip, rrx │ │ │ │ - ldrsheq r6, [ip], #44 @ 0x2c @ │ │ │ │ - rscseq r6, ip, r0, lsl #6 │ │ │ │ - ldrsheq r6, [ip], #40 @ 0x28 @ │ │ │ │ - tsteq ip, r0, lsr r1 │ │ │ │ - strdeq r0, [ip, -r4] │ │ │ │ + rscseq r6, ip, r0, lsl #29 │ │ │ │ + rscseq r6, ip, r0, ror #28 │ │ │ │ + rscseq r6, ip, r4, ror lr │ │ │ │ + rscseq r6, sp, ip, asr #11 │ │ │ │ + rscseq r5, ip, r4, lsl pc │ │ │ │ + tsteq r1, r0, asr #17 │ │ │ │ + rscseq r7, sp, ip, ror r0 │ │ │ │ + rscseq r6, ip, ip, lsl #6 │ │ │ │ + rscseq r6, ip, r0, lsl r3 │ │ │ │ + rscseq r6, ip, r8, lsl #6 │ │ │ │ + tsteq ip, r0, asr #2 │ │ │ │ + tsteq ip, r4, lsl #26 │ │ │ │ orrseq sp, r0, ip, lsr #12 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq r8, sp, r4, ror sl │ │ │ │ - rscseq r8, sp, r8, ror #20 │ │ │ │ - rscseq r6, ip, r0, lsl r2 │ │ │ │ - rscseq r6, ip, r0, lsr ip │ │ │ │ - rscseq r8, sp, ip, lsl sl │ │ │ │ - ldrsbeq r6, [ip], #184 @ 0xb8 @ │ │ │ │ - ldrheq r6, [ip], #176 @ 0xb0 @ │ │ │ │ - rscseq r3, ip, r8, ror #6 │ │ │ │ - rscseq r6, ip, ip, asr r2 │ │ │ │ - smlabbeq sp, r0, r3, r8 │ │ │ │ - rscseq r6, ip, r8, lsr r2 │ │ │ │ - rscseq r6, ip, r4, asr #22 │ │ │ │ - rscseq r6, ip, r4, lsl r2 │ │ │ │ - rscseq r6, ip, r0, lsl fp │ │ │ │ - rscseq r6, ip, ip, lsl #13 │ │ │ │ + rscseq r8, sp, r4, lsl #21 │ │ │ │ + rscseq r8, sp, r8, ror sl │ │ │ │ + rscseq r6, ip, r0, lsr #4 │ │ │ │ + rscseq r6, ip, r0, asr #24 │ │ │ │ + rscseq r8, sp, ip, lsr #20 │ │ │ │ + rscseq r6, ip, r8, ror #23 │ │ │ │ + rscseq r6, ip, r0, asr #23 │ │ │ │ + rscseq r3, ip, r8, ror r3 │ │ │ │ + rscseq r6, ip, ip, ror #4 │ │ │ │ + @ instruction: 0x010d8390 │ │ │ │ + rscseq r6, ip, r8, asr #4 │ │ │ │ + rscseq r6, ip, r4, asr fp │ │ │ │ + rscseq r6, ip, r4, lsr #4 │ │ │ │ + rscseq r6, ip, r0, lsr #22 │ │ │ │ + smlalseq r6, ip, ip, r6 │ │ │ │ + rscseq r6, ip, r4, lsr #13 │ │ │ │ + rscseq r6, ip, ip, asr r1 │ │ │ │ smlalseq r6, ip, r4, r6 │ │ │ │ - rscseq r6, ip, ip, asr #2 │ │ │ │ - rscseq r6, ip, r4, lsl #13 │ │ │ │ + smlalseq r6, ip, r0, r6 │ │ │ │ + rscseq r6, ip, ip, lsl #13 │ │ │ │ + rscseq r6, ip, r8, ror r6 │ │ │ │ rscseq r6, ip, r0, lsl #13 │ │ │ │ - rscseq r6, ip, ip, ror r6 │ │ │ │ - rscseq r6, ip, r8, ror #12 │ │ │ │ + smlalseq r6, ip, r4, r6 │ │ │ │ + smlalseq r6, ip, r8, r6 │ │ │ │ + smlalseq r6, ip, r0, r6 │ │ │ │ + rscseq r6, ip, r0, asr #11 │ │ │ │ + rscseq r6, ip, r4, ror r6 │ │ │ │ + rscseq r6, ip, ip, ror #12 │ │ │ │ rscseq r6, ip, r0, ror r6 │ │ │ │ - rscseq r6, ip, r4, lsl #13 │ │ │ │ - rscseq r6, ip, r8, lsl #13 │ │ │ │ - rscseq r6, ip, r0, lsl #13 │ │ │ │ - ldrheq r6, [ip], #80 @ 0x50 @ │ │ │ │ - rscseq r6, ip, r4, ror #12 │ │ │ │ - rscseq r6, ip, ip, asr r6 │ │ │ │ - rscseq r6, ip, r0, ror #12 │ │ │ │ - rscseq r6, ip, r0, lsl #15 │ │ │ │ - rscseq r6, ip, ip, lsr #1 │ │ │ │ - rscseq r6, ip, ip, asr #14 │ │ │ │ + smlalseq r6, ip, r0, r7 │ │ │ │ + ldrheq r6, [ip], #12 @ │ │ │ │ rscseq r6, ip, ip, asr r7 │ │ │ │ - ldrheq r5, [ip], #228 @ 0xe4 @ │ │ │ │ - ldrsheq r4, [ip], #116 @ 0x74 @ │ │ │ │ - rscseq r5, ip, r8, lsr lr │ │ │ │ - ldrsheq r6, [ip], #108 @ 0x6c @ │ │ │ │ - rscseq r5, ip, r0, ror lr │ │ │ │ - smlalseq r6, ip, r0, r6 │ │ │ │ - ldrsheq r5, [ip], #212 @ 0xd4 @ │ │ │ │ - rscseq r6, ip, r0, ror #12 │ │ │ │ - ldrsbeq r5, [ip], #212 @ 0xd4 @ │ │ │ │ - rscseq r6, ip, r0, lsr #12 │ │ │ │ - ldrsheq r6, [ip], #80 @ 0x50 @ │ │ │ │ - rscseq r5, ip, r8, lsl #27 │ │ │ │ - ldrheq r6, [ip], #92 @ 0x5c @ │ │ │ │ - rscseq r5, ip, r4, ror #26 │ │ │ │ - rscseq r6, ip, r8, ror r5 │ │ │ │ - rscseq r6, ip, r8, asr #10 │ │ │ │ - rscseq r5, ip, r0, ror sp │ │ │ │ - rscseq r6, ip, r0, lsl r5 │ │ │ │ - ldrsheq r5, [ip], #196 @ 0xc4 @ │ │ │ │ - ldrsbeq r6, [ip], #64 @ 0x40 @ │ │ │ │ - ldrsbeq r5, [ip], #192 @ 0xc0 @ │ │ │ │ - smlalseq r6, ip, r0, r4 │ │ │ │ - rscseq r5, ip, ip, lsr #25 │ │ │ │ - rscseq r6, ip, r0, asr r4 │ │ │ │ - rscseq r5, ip, r8, lsl #25 │ │ │ │ - rscseq r6, ip, r4, lsl r4 │ │ │ │ - rscseq r5, ip, r4, ror #24 │ │ │ │ - rscseq r6, ip, r0, ror #7 │ │ │ │ - rscseq r5, ip, r4, asr #24 │ │ │ │ - rscseq r6, ip, r4, lsr #7 │ │ │ │ - rscseq r5, ip, r0, lsr #24 │ │ │ │ - ldrdeq r3, [sp, -r8] │ │ │ │ - ldrsheq r5, [ip], #188 @ 0xbc @ │ │ │ │ - rscseq r6, ip, ip, asr #6 │ │ │ │ - ldrsbeq r5, [ip], #184 @ 0xb8 @ │ │ │ │ - rscseq r6, ip, r0, lsl r3 │ │ │ │ - ldrheq r5, [ip], #180 @ 0xb4 @ │ │ │ │ - ldrsbeq r6, [ip], #40 @ 0x28 @ │ │ │ │ - smlalseq r5, ip, r0, fp │ │ │ │ - smlalseq r6, ip, ip, r2 │ │ │ │ - rscseq r5, ip, ip, ror #22 │ │ │ │ - rscseq r6, ip, r4, asr r2 │ │ │ │ - rscseq r5, ip, r8, asr #22 │ │ │ │ - rscseq r6, ip, ip, lsl #4 │ │ │ │ - rscseq r5, ip, r8, lsr #22 │ │ │ │ - ldrsbeq r6, [ip], #20 @ │ │ │ │ - rscseq r5, ip, r4, lsl #22 │ │ │ │ - smlalseq r6, ip, r8, r1 │ │ │ │ - rscseq r5, ip, r0, ror #21 │ │ │ │ - rscseq r6, ip, r0, ror #2 │ │ │ │ - ldrheq r5, [ip], #172 @ 0xac @ │ │ │ │ - rscseq r6, ip, ip, lsr #2 │ │ │ │ - smlalseq r5, ip, r8, sl │ │ │ │ - ldrsbeq r6, [ip], #8 @ │ │ │ │ - rscseq r5, ip, r4, ror sl │ │ │ │ - rscseq r5, ip, r8, ror #31 │ │ │ │ - rscseq r5, ip, r0, asr sl │ │ │ │ - rscseq r5, ip, r4, asr #31 │ │ │ │ - rscseq r5, ip, r0, lsr sl │ │ │ │ - rscseq r5, ip, ip, lsr pc │ │ │ │ - rscseq r5, ip, ip, lsl #20 │ │ │ │ - rscseq r5, ip, r8, lsl #30 │ │ │ │ + rscseq r6, ip, ip, ror #14 │ │ │ │ + rscseq r5, ip, r4, asr #29 │ │ │ │ + rscseq r4, ip, r4, lsl #16 │ │ │ │ + rscseq r5, ip, r8, asr #28 │ │ │ │ + rscseq r6, ip, ip, lsl #14 │ │ │ │ + rscseq r5, ip, r0, lsl #29 │ │ │ │ + rscseq r6, ip, r0, lsr #13 │ │ │ │ + rscseq r5, ip, r4, lsl #28 │ │ │ │ + rscseq r6, ip, r0, ror r6 │ │ │ │ + rscseq r5, ip, r4, ror #27 │ │ │ │ + rscseq r6, ip, r0, lsr r6 │ │ │ │ + rscseq r6, ip, r0, lsl #12 │ │ │ │ + smlalseq r5, ip, r8, sp │ │ │ │ + rscseq r6, ip, ip, asr #11 │ │ │ │ + rscseq r5, ip, r4, ror sp │ │ │ │ + rscseq r6, ip, r8, lsl #11 │ │ │ │ + rscseq r6, ip, r8, asr r5 │ │ │ │ + rscseq r5, ip, r0, lsl #27 │ │ │ │ + rscseq r6, ip, r0, lsr #10 │ │ │ │ + rscseq r5, ip, r4, lsl #26 │ │ │ │ + rscseq r6, ip, r0, ror #9 │ │ │ │ + rscseq r5, ip, r0, ror #25 │ │ │ │ + rscseq r6, ip, r0, lsr #9 │ │ │ │ + ldrheq r5, [ip], #204 @ 0xcc @ │ │ │ │ + rscseq r6, ip, r0, ror #8 │ │ │ │ + smlalseq r5, ip, r8, ip │ │ │ │ + rscseq r6, ip, r4, lsr #8 │ │ │ │ + rscseq r5, ip, r4, ror ip │ │ │ │ + ldrsheq r6, [ip], #48 @ 0x30 @ │ │ │ │ + rscseq r5, ip, r4, asr ip │ │ │ │ + ldrheq r6, [ip], #52 @ 0x34 @ │ │ │ │ + rscseq r5, ip, r0, lsr ip │ │ │ │ + smlatteq sp, r8, lr, r3 │ │ │ │ + rscseq r5, ip, ip, lsl #24 │ │ │ │ + rscseq r6, ip, ip, asr r3 │ │ │ │ + rscseq r5, ip, r8, ror #23 │ │ │ │ + rscseq r6, ip, r0, lsr #6 │ │ │ │ + rscseq r5, ip, r4, asr #23 │ │ │ │ + rscseq r6, ip, r8, ror #5 │ │ │ │ + rscseq r5, ip, r0, lsr #23 │ │ │ │ + rscseq r6, ip, ip, lsr #5 │ │ │ │ + rscseq r5, ip, ip, ror fp │ │ │ │ + rscseq r6, ip, r4, ror #4 │ │ │ │ + rscseq r5, ip, r8, asr fp │ │ │ │ + rscseq r6, ip, ip, lsl r2 │ │ │ │ + rscseq r5, ip, r8, lsr fp │ │ │ │ + rscseq r6, ip, r4, ror #3 │ │ │ │ + rscseq r5, ip, r4, lsl fp │ │ │ │ + rscseq r6, ip, r8, lsr #3 │ │ │ │ + ldrsheq r5, [ip], #160 @ 0xa0 @ │ │ │ │ + rscseq r6, ip, r0, ror r1 │ │ │ │ + rscseq r5, ip, ip, asr #21 │ │ │ │ + rscseq r6, ip, ip, lsr r1 │ │ │ │ + rscseq r5, ip, r8, lsr #21 │ │ │ │ + rscseq r6, ip, r8, ror #1 │ │ │ │ + rscseq r5, ip, r4, lsl #21 │ │ │ │ + ldrsheq r5, [ip], #248 @ 0xf8 @ │ │ │ │ + rscseq r5, ip, r0, ror #20 │ │ │ │ + ldrsbeq r5, [ip], #244 @ 0xf4 @ │ │ │ │ rscseq r5, ip, r0, asr #20 │ │ │ │ + rscseq r5, ip, ip, asr #30 │ │ │ │ + rscseq r5, ip, ip, lsl sl │ │ │ │ + rscseq r5, ip, r8, lsl pc │ │ │ │ + rscseq r5, ip, r0, asr sl │ │ │ │ ldr r1, [pc, #-468] @ 2323d8 │ │ │ │ add r3, r9, #336 @ 0x150 │ │ │ │ ldrd r2, [r3, #-8] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r4 │ │ │ │ bl 22bc60 │ │ │ │ ldr r2, [pc, #-488] @ 2323dc │ │ │ │ @@ -490116,15 +490116,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 23353c │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq ip, r0, r4, ror #22 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - tstpeq sp, ip, lsl sp @ p-variant is OBSOLETE │ │ │ │ + tstpeq sp, ip, lsr #26 @ p-variant is OBSOLETE │ │ │ │ orrseq ip, r0, r0, ror #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov ip, r3 │ │ │ │ mov r3, #0 │ │ │ │ @@ -490282,15 +490282,15 @@ │ │ │ │ lsr r0, r0, #16 │ │ │ │ mov r1, #0 │ │ │ │ add sp, sp, #8 │ │ │ │ bx lr │ │ │ │ mov r1, #0 │ │ │ │ add sp, sp, #8 │ │ │ │ bx lr │ │ │ │ - strdeq r1, [r1, #-243]! @ 0xffffff0d │ │ │ │ + cmneq r1, r3 │ │ │ │ ldr r2, [r0, #12] │ │ │ │ ldr r3, [r0, #8] │ │ │ │ add r3, r3, r2, lsl #5 │ │ │ │ ldr r3, [r3, #60] @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ ldrb r2, [r3, #12] │ │ │ │ cmp r2, #0 │ │ │ │ @@ -491420,26 +491420,26 @@ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r3, r3, r1 │ │ │ │ str r3, [sp, #16] │ │ │ │ b 234734 │ │ │ │ orrseq fp, r0, ip, lsl #30 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ - strdeq r1, [r1, #-80]! @ 0xffffffb0 │ │ │ │ - ldrdeq r1, [r1, #-84]! @ 0xffffffac │ │ │ │ + cmneq r1, r0, lsl #12 │ │ │ │ + cmneq r1, r4, ror #11 │ │ │ │ andeq r0, r0, r1, ror #4 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, r9, ror #2 │ │ │ │ addeq r8, r0, r1 │ │ │ │ - ldrdeq r1, [r1, #-64]! @ 0xffffffc0 │ │ │ │ + cmneq r1, r0, ror #9 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ - cmneq r1, r0, asr r4 │ │ │ │ + cmneq r1, r0, ror #8 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - cmneq r1, r8, asr r3 │ │ │ │ - strdeq r1, [r1, #-40]! @ 0xffffffd8 │ │ │ │ + cmneq r1, r8, ror #6 │ │ │ │ + cmneq r1, r8, lsl #6 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ andeq r0, r0, r5, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ @@ -492456,57 +492456,57 @@ │ │ │ │ @ instruction: 0x0190b5f0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq fp, r0, r0, asr #11 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ @ instruction: 0x0190b3fc │ │ │ │ andeq r0, r0, r6, lsr #2 │ │ │ │ - cmneq r1, r8, lsl r4 │ │ │ │ - cmneq r1, ip, ror ip │ │ │ │ + cmneq r1, r8, lsr #8 │ │ │ │ + smulbbeq r1, ip, ip │ │ │ │ andeq r0, r0, r5, lsl #2 │ │ │ │ - cmneq r1, r8, ror r5 │ │ │ │ + cmneq r1, r8, lsl #11 │ │ │ │ svcvc 0x00f80000 │ │ │ │ svcvc 0x00efffff │ │ │ │ - smulbteq r1, r8, fp │ │ │ │ + ldrdeq r0, [r1, #-184]! @ 0xffffff48 │ │ │ │ andeq r0, r0, r6, asr #2 │ │ │ │ andeq r1, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r2, lsl #8 │ │ │ │ - cmneq r1, r8, lsl lr │ │ │ │ - smultbeq r1, r4, lr │ │ │ │ - cmneq r1, ip, ror #26 │ │ │ │ + cmneq r1, r8, lsr #28 │ │ │ │ + strheq r0, [r1, #-228]! @ 0xffffff1c │ │ │ │ + cmneq r1, ip, ror sp │ │ │ │ andeq r0, r0, r4, lsl #12 │ │ │ │ - smultbeq r1, r8, ip │ │ │ │ - smultbeq r1, r0, sp │ │ │ │ - cmneq r1, r0, lsr #24 │ │ │ │ - strdeq r0, [r1, #-200]! @ 0xffffff38 │ │ │ │ - smultbeq r1, r0, ip │ │ │ │ - @ instruction: 0x01610b94 │ │ │ │ - smulbteq r1, ip, fp │ │ │ │ - cmneq r1, r4, ror #24 │ │ │ │ - @ instruction: 0x01610b9c │ │ │ │ - cmneq r1, r4, asr fp │ │ │ │ - cmneq r1, ip, ror sl │ │ │ │ + strheq r0, [r1, #-200]! @ 0xffffff38 │ │ │ │ + strheq r0, [r1, #-208]! @ 0xffffff30 │ │ │ │ + cmneq r1, r0, lsr ip │ │ │ │ + cmneq r1, r8, lsl #26 │ │ │ │ + strheq r0, [r1, #-192]! @ 0xffffff40 │ │ │ │ + smultbeq r1, r4, fp │ │ │ │ + ldrdeq r0, [r1, #-188]! @ 0xffffff44 │ │ │ │ + cmneq r1, r4, ror ip │ │ │ │ + smultbeq r1, ip, fp │ │ │ │ + cmneq r1, r4, ror #22 │ │ │ │ + smulbbeq r1, ip, sl │ │ │ │ + cmneq r1, r0, ror sl │ │ │ │ + cmneq r1, r8, ror sl │ │ │ │ cmneq r1, r0, ror #20 │ │ │ │ - cmneq r1, r8, ror #20 │ │ │ │ - cmneq r1, r0, asr sl │ │ │ │ - smultbeq r1, r0, r4 │ │ │ │ + strheq r0, [r1, #-64]! @ 0xffffffc0 │ │ │ │ ldreq r8, [r0], #-1412 @ 0xfffffa7c │ │ │ │ - cmneq r1, r4, lsl r2 │ │ │ │ + cmneq r1, r4, lsr #4 │ │ │ │ andeq r0, r0, r6, lsl #14 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ - strdeq pc, [r0, #-248]! @ 0xffffff08 │ │ │ │ - cmneq r1, r8, ror r4 │ │ │ │ - smulbteq r1, r4, r3 │ │ │ │ - cmneq r1, r4, ror r2 │ │ │ │ - cmneq r1, ip, lsr r3 │ │ │ │ - smulbteq r1, ip, r2 │ │ │ │ - strdeq r0, [r1, #-20]! @ 0xffffffec │ │ │ │ - smulbbeq r1, r0, r2 │ │ │ │ - cmneq r1, r0, ror #4 │ │ │ │ + cmneq r1, r8 │ │ │ │ + smulbbeq r1, r8, r4 │ │ │ │ + ldrdeq r0, [r1, #-52]! @ 0xffffffcc │ │ │ │ + smulbbeq r1, r4, r2 │ │ │ │ + cmneq r1, ip, asr #6 │ │ │ │ + ldrdeq r0, [r1, #-44]! @ 0xffffffd4 │ │ │ │ + cmneq r1, r4, lsl #4 │ │ │ │ + @ instruction: 0x01610290 │ │ │ │ + cmneq r1, r0, ror r2 │ │ │ │ ldrb r3, [r5], #1 │ │ │ │ add r3, r3, #5 │ │ │ │ ldr r3, [r9, r3, lsl #3] │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ clz r3, r3 │ │ │ │ cmp r5, r6 │ │ │ │ @@ -493821,50 +493821,50 @@ │ │ │ │ ldrh r0, [ip, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ ldrheq sl, [r0, r4] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq sl, r0, ip, ror r0 │ │ │ │ orrseq sl, r0, r0, lsr r0 │ │ │ │ - strdeq pc, [r0, #-186]! @ 0xffffff46 │ │ │ │ + msreq SPSR_, sl, lsl #24 │ │ │ │ andeq r0, r0, r9, ror #2 │ │ │ │ andeq r0, r0, lr, asr #4 │ │ │ │ - strdeq pc, [r0, #-166]! @ 0xffffff5a │ │ │ │ + msreq SPSR_irq, r6, lsl #22 │ │ │ │ muleq r0, lr, r1 │ │ │ │ - msreq SPSR_irq, r4, lsr #22 │ │ │ │ + msreq SPSR_irq, r4, lsr fp │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - msreq (UNDEF: 96), r2, asr #20 │ │ │ │ - msreq (UNDEF: 96), r6, asr #20 │ │ │ │ + msreq (UNDEF: 96), r2, asr sl │ │ │ │ + msreq (UNDEF: 96), r6, asr sl │ │ │ │ andeq r0, r0, r3, lsl #4 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ - msreq SPSR_, r4, lsl r8 │ │ │ │ - ldrdeq pc, [r0, #-116]! @ 0xffffff8c │ │ │ │ + msreq SPSR_, r4, lsr #16 │ │ │ │ + msreq SPSR_irq, r4, ror #15 │ │ │ │ andeq r1, r0, pc, lsl r4 │ │ │ │ andeq r0, r0, r1, ror #3 │ │ │ │ svcvc 0x007fffff │ │ │ │ andeq r0, r0, lr, ror #4 │ │ │ │ - msreq SPSR_, r8, ror #11 │ │ │ │ + strdeq pc, [r0, #-88]! @ 0xffffffa8 │ │ │ │ stmiaeq r8, {r0, r1, r4}^ │ │ │ │ - msreq SPSR_, r4, ror #11 │ │ │ │ - msreq SPSR_, r4, lsl #9 │ │ │ │ - msreq SPSR_irq, ip, asr #7 │ │ │ │ + strdeq pc, [r0, #-84]! @ 0xffffffac │ │ │ │ + msreq SPSR_, r4 @ │ │ │ │ + ldrdeq pc, [r0, #-60]! @ 0xffffffc4 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ ldrdeq r0, [r0], -sl │ │ │ │ - msreq SPSR_, ip, lsr #3 │ │ │ │ + strheq pc, [r0, #-28]! @ 0xffffffe4 @ │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - msreq SPSR_, r0, lsr r0 │ │ │ │ - cmneq r0, ip, ror #30 │ │ │ │ - cmneq r0, ip, lsr pc │ │ │ │ - ldrdeq lr, [r0, #-232]! @ 0xffffff18 │ │ │ │ - @ instruction: 0x0160ee90 │ │ │ │ - cmneq r0, ip, asr #28 │ │ │ │ - cmneq r0, r8, lsl lr │ │ │ │ - strheq lr, [r0, #-216]! @ 0xffffff28 │ │ │ │ + msreq SPSR_, r0, asr #32 │ │ │ │ + cmneq r0, ip, ror pc │ │ │ │ + cmneq r0, ip, asr #30 │ │ │ │ + cmneq r0, r8, ror #29 │ │ │ │ + cmneq r0, r0, lsr #29 │ │ │ │ + cmneq r0, ip, asr lr │ │ │ │ + cmneq r0, r8, lsr #28 │ │ │ │ + cmneq r0, r8, asr #27 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ cmp r3, #0 │ │ │ │ beq 2372a8 │ │ │ │ ldr r0, [lr] │ │ │ │ ldrb r2, [r1, r2, lsl #3] │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #0 │ │ │ │ @@ -494273,15 +494273,15 @@ │ │ │ │ orrseq r8, r0, ip, asr #21 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x01908ab8 │ │ │ │ andeq r2, r0, r4, ror #2 │ │ │ │ @ instruction: 0xffffc1c4 │ │ │ │ @ instruction: 0xffffe9a0 │ │ │ │ orrseq r8, r0, ip, lsl #20 │ │ │ │ - cmneq r0, ip, lsl #23 │ │ │ │ + @ instruction: 0x0160eb9c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, sp, #20 │ │ │ │ add ip, sp, #8 │ │ │ │ ldr lr, [sp, #28] │ │ │ │ @@ -494341,15 +494341,15 @@ │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #1 │ │ │ │ bhi 2376dc │ │ │ │ b 2376f8 │ │ │ │ andeq r0, r0, r5, lsl #3 │ │ │ │ andeq r0, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r5, lsr #5 │ │ │ │ - cmneq r0, r0, asr #22 │ │ │ │ + cmneq r0, r0, asr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3912] @ 0xf48 │ │ │ │ sub sp, sp, #148 @ 0x94 │ │ │ │ str r1, [sp, #20] │ │ │ │ ldr r2, [r0, #384] @ 0x180 │ │ │ │ @@ -495643,15 +495643,15 @@ │ │ │ │ add r0, r0, #28 │ │ │ │ bl 238660 │ │ │ │ b 238a6c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r7, r0, r0, asr r6 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq r7, r0, r0, lsl r6 │ │ │ │ - cmneq r0, r2, ror #16 │ │ │ │ + cmneq r0, r2, ror r8 │ │ │ │ orrseq r7, r0, r0, lsl #10 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr ip, [pc, #1104] @ 239018 │ │ │ │ @@ -496724,18 +496724,18 @@ │ │ │ │ bne 239c50 │ │ │ │ b 239770 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orrseq r6, r0, r0, asr ip │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orrseq r6, r0, ip, lsr #24 │ │ │ │ @ instruction: 0x01906bb4 │ │ │ │ - cmneq r0, ip, ror sp │ │ │ │ + cmneq r0, ip, lsl #27 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ - @ instruction: 0x0160cc94 │ │ │ │ - strdeq ip, [r0, #-190]! @ 0xffffff42 │ │ │ │ + cmneq r0, r4, lsr #25 │ │ │ │ + cmneq r0, lr, lsl #24 │ │ │ │ cmp r0, #173 @ 0xad │ │ │ │ bhi 239ce4 │ │ │ │ cmp r0, #155 @ 0x9b │ │ │ │ bls 239cc8 │ │ │ │ ldr r3, [pc, #204] @ 239d7c │ │ │ │ sub r2, r0, #156 @ 0x9c │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -496785,15 +496785,15 @@ │ │ │ │ sub r3, r0, #416 @ 0x1a0 │ │ │ │ cmp r3, #3 │ │ │ │ bhi 239d4c │ │ │ │ ldr r0, [pc, #36] @ 239d98 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #32] @ 239d9c │ │ │ │ bx lr │ │ │ │ - cmneq r0, sl, ror #11 │ │ │ │ + strdeq ip, [r0, #-90]! @ 0xffffffa6 │ │ │ │ strdeq r0, [r0], -r1 │ │ │ │ muleq r0, sp, r1 │ │ │ │ andeq r0, r0, r9, ror #3 │ │ │ │ andeq r0, r0, pc, ror #3 │ │ │ │ andeq r0, r0, sp, ror #3 │ │ │ │ andeq r0, r0, fp, ror #3 │ │ │ │ andeq r0, r0, lr, ror #3 │ │ │ │ @@ -497458,24 +497458,24 @@ │ │ │ │ b 23a1b0 │ │ │ │ ldr r5, [pc, #96] @ 23a850 │ │ │ │ b 23a1b0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsheq r6, [r0, r4] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrsbeq r6, [r0, r4] │ │ │ │ - cmneq r0, r4, ror #3 │ │ │ │ + strdeq ip, [r0, #-20]! @ 0xffffffec │ │ │ │ orrseq r5, r0, r8, lsl #29 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ @ instruction: 0xfffff006 │ │ │ │ andeq r2, r0, r4, ror #2 │ │ │ │ - cmneq r0, r4, lsr #30 │ │ │ │ - cmneq r0, r2, ror lr │ │ │ │ - ldrdeq fp, [r0, #-214]! @ 0xffffff2a │ │ │ │ + cmneq r0, r4, lsr pc │ │ │ │ + cmneq r0, r2, lsl #29 │ │ │ │ + cmneq r0, r6, ror #27 │ │ │ │ andeq r0, r0, r5, lsr #2 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ muleq r0, fp, r1 │ │ │ │ muleq r0, sp, r1 │ │ │ │ andeq r0, r0, r3, lsr #3 │ │ │ │ andeq r0, r0, sl, lsr #2 │ │ │ │ andeq r0, r0, sp, lsr #2 │ │ │ │ @@ -498199,15 +498199,15 @@ │ │ │ │ ldrb r3, [r3, #128] @ 0x80 │ │ │ │ cmp r2, r5 │ │ │ │ and r3, r3, r1 │ │ │ │ strb r3, [r4, #128] @ 0x80 │ │ │ │ bhi 23b354 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - strheq fp, [r0, #-8]! │ │ │ │ + cmneq r0, r8, asr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ bl 2e27d4 │ │ │ │ @@ -500071,23 +500071,23 @@ │ │ │ │ mov r1, r3 │ │ │ │ b 23c264 │ │ │ │ orrseq r3, r0, r4, ror #29 │ │ │ │ orrseq r3, r0, ip, asr #29 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ strdeq pc, [pc], -pc @ │ │ │ │ @ instruction: 0x01903df8 │ │ │ │ - @ instruction: 0x0160a090 │ │ │ │ + cmneq r0, r0, lsr #1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ andseq pc, pc, r0, lsl #16 │ │ │ │ strdeq pc, [r0], -lr │ │ │ │ - strdeq r9, [r0, #-166]! @ 0xffffff5a │ │ │ │ + cmneq r0, r6, lsl #22 │ │ │ │ @ instruction: 0x003ffffc │ │ │ │ andeq r2, r0, r4, ror #2 │ │ │ │ - cmneq r0, r6, lsr #11 │ │ │ │ + strheq r9, [r0, #-86]! @ 0xffffffaa │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ ldr r0, [r5, #40] @ 0x28 │ │ │ │ lsl r2, r3, #19 │ │ │ │ lsr r2, r2, #19 │ │ │ │ orrs r2, r0, r2 │ │ │ │ beq 23cfc0 │ │ │ │ lsl r2, r0, #13 │ │ │ │ @@ -501215,23 +501215,23 @@ │ │ │ │ str r0, [sp, #148] @ 0x94 │ │ │ │ ldr r0, [r8, #88] @ 0x58 │ │ │ │ bl 2e7d20 │ │ │ │ b 23d3b0 │ │ │ │ orrseq r2, r0, ip, lsr sp │ │ │ │ orrseq r2, r0, ip, lsr #26 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - qdsubeq r9, lr, r0 │ │ │ │ - cmneq r0, r0, rrx │ │ │ │ + cmneq r0, lr, rrx │ │ │ │ + cmneq r0, r0, ror r0 │ │ │ │ orrseq r2, r0, r0, ror fp │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ strdeq pc, [pc], -pc @ │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - cmneq r0, r4, ror r4 │ │ │ │ + cmneq r0, r4, lsl #9 │ │ │ │ @ instruction: 0xffbe0000 │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [r8] │ │ │ │ bl 2ebf2c │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r0 │ │ │ │ str r0, [sp, #128] @ 0x80 │ │ │ │ @@ -502744,15 +502744,15 @@ │ │ │ │ ldr r3, [r7, #28] │ │ │ │ cmp r3, r4 │ │ │ │ beq 23fa5c │ │ │ │ cmp r3, #0 │ │ │ │ bne 23f9d0 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ orrseq r0, r0, r8, ror #13 │ │ │ │ - cmneq r0, r0, lsl fp │ │ │ │ + cmneq r0, r0, lsr #22 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #908] @ 23fe44 │ │ │ │ mov r5, r0 │ │ │ │ @@ -502979,17 +502979,17 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 23fe0c │ │ │ │ b 23fb38 │ │ │ │ ldr r3, [r2, #28] │ │ │ │ udf #0 │ │ │ │ ldr r3, [r2, #32] │ │ │ │ udf #0 │ │ │ │ - cmneq r0, sl, lsl #19 │ │ │ │ + @ instruction: 0x0160699a │ │ │ │ orrseq r0, r0, r0, lsr r5 │ │ │ │ - strdeq r6, [r0, #-138]! @ 0xffffff76 │ │ │ │ + cmneq r0, sl, lsl #18 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ @@ -503462,15 +503462,15 @@ │ │ │ │ tst r0, r7 │ │ │ │ and r3, r0, #-2147483648 @ 0x80000000 │ │ │ │ beq 240590 │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r5, r6 │ │ │ │ bne 2405a0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - cmneq r0, r6, asr #1 │ │ │ │ + ldrdeq r6, [r0, #-6]! │ │ │ │ svcvc 0x00800000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ @@ -503629,15 +503629,15 @@ │ │ │ │ tst r0, r8 │ │ │ │ and r3, r0, #-2147483648 @ 0x80000000 │ │ │ │ streq r3, [r4, r6, lsl #3] │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r5, r6 │ │ │ │ bne 24083c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - cmneq r0, r6, lsl #29 │ │ │ │ + @ instruction: 0x01605e96 │ │ │ │ svcvc 0x00800000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ @@ -503787,15 +503787,15 @@ │ │ │ │ tst r0, r8 │ │ │ │ and r3, r0, #-2147483648 @ 0x80000000 │ │ │ │ streq r3, [r4, r6, lsl #3] │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r5, r6 │ │ │ │ bne 240ab4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - cmneq r0, sl, lsl #24 │ │ │ │ + cmneq r0, sl, lsl ip │ │ │ │ svcvc 0x00800000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r7, r3 │ │ │ │ ldr r3, [pc, #476] @ 240ce4 │ │ │ │ @@ -503915,15 +503915,15 @@ │ │ │ │ subs r0, r0, #0 │ │ │ │ movne r0, #1 │ │ │ │ bl 1d52e4 │ │ │ │ cmp r9, #0 │ │ │ │ beq 240c94 │ │ │ │ bl 2e6fc4 │ │ │ │ b 240c98 │ │ │ │ - strheq r5, [r0, #-158]! @ 0xffffff62 │ │ │ │ + cmneq r0, lr, asr #19 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ cmp r2, #32 │ │ │ │ ldr r6, [sp, #40] @ 0x28 │ │ │ │ @@ -504068,15 +504068,15 @@ │ │ │ │ ldr r3, [r7] │ │ │ │ ldrd r0, [r3, fp] │ │ │ │ bl 1d542c │ │ │ │ cmp r9, #0 │ │ │ │ beq 240f00 │ │ │ │ bl 2e6fc4 │ │ │ │ b 240f04 │ │ │ │ - cmneq r0, sl, asr #15 │ │ │ │ + ldrdeq r5, [r0, #-122]! @ 0xffffff86 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ cmp r2, #32 │ │ │ │ ldr r6, [sp, #40] @ 0x28 │ │ │ │ @@ -504218,15 +504218,15 @@ │ │ │ │ ldr r3, [r7] │ │ │ │ ldrd r0, [r3, fp] │ │ │ │ bl 1d6238 │ │ │ │ cmp r9, #0 │ │ │ │ beq 241158 │ │ │ │ bl 2e6fc4 │ │ │ │ b 24115c │ │ │ │ - cmneq r0, r6, lsl #11 │ │ │ │ + @ instruction: 0x01605596 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #12 │ │ │ │ cmp r2, #32 │ │ │ │ @@ -504644,15 +504644,15 @@ │ │ │ │ strd r6, [ip, #8] │ │ │ │ strd r4, [ip, #16] │ │ │ │ strd sl, [ip, #24] │ │ │ │ strd r0, [ip, #40] @ 0x28 │ │ │ │ strd r2, [ip, #48] @ 0x30 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - cmneq r0, r2, lsl #29 │ │ │ │ + @ instruction: 0x01604e92 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bhi 241924 │ │ │ │ ldr r3, [pc, #256] @ 241960 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr ip, [r2] │ │ │ │ @@ -504714,15 +504714,15 @@ │ │ │ │ ldrd sl, [r1] │ │ │ │ strd r8, [r0] │ │ │ │ strd sl, [r0, #32] │ │ │ │ strd r6, [r0, #8] │ │ │ │ strd r4, [r0, #16] │ │ │ │ strd r2, [r0, #24] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - cmneq r0, r6, ror #25 │ │ │ │ + strdeq r4, [r0, #-198]! @ 0xffffff3a │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi 241a20 │ │ │ │ ldr r3, [pc, #216] @ 241a50 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -504774,15 +504774,15 @@ │ │ │ │ ldrd r4, [r1] │ │ │ │ ldrd r2, [r3] │ │ │ │ strd r6, [r0] │ │ │ │ strd r8, [r0, #8] │ │ │ │ strd r4, [r0, #16] │ │ │ │ strd r2, [r0, #24] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - cmneq r0, lr, ror #23 │ │ │ │ + strdeq r4, [r0, #-190]! @ 0xffffff42 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub sp, sp, #108 @ 0x6c │ │ │ │ bhi 241d18 │ │ │ │ ldr r3, [pc, #996] @ 241e50 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -505030,15 +505030,15 @@ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ strd r8, [r0, #112] @ 0x70 │ │ │ │ strd r2, [r0, #80] @ 0x50 │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ strd r2, [r0, #120] @ 0x78 │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - cmneq r0, sl, lsl fp │ │ │ │ + cmneq r0, sl, lsr #22 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi 241f84 │ │ │ │ ldr ip, [pc, #380] @ 241fe4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -505131,15 +505131,15 @@ │ │ │ │ subs r2, r4, lr │ │ │ │ sbc r5, r7, r6 │ │ │ │ cmp r1, r3 │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r5, [r0, #4] │ │ │ │ bne 241fa4 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - cmneq r0, lr, lsr r7 │ │ │ │ + cmneq r0, lr, asr #14 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 2420f8 │ │ │ │ ldr ip, [pc, #340] @ 242150 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -505222,15 +505222,15 @@ │ │ │ │ movcc ip, #1 │ │ │ │ movcs ip, #0 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r6, [r0, #4] │ │ │ │ bne 24211c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmneq r0, sl, asr #11 │ │ │ │ + ldrdeq r4, [r0, #-90]! @ 0xffffffa6 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 242258 │ │ │ │ ldr ip, [pc, #328] @ 2422b0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -505310,15 +505310,15 @@ │ │ │ │ orr r2, r2, lr, lsr r3 │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r5, [r0, #4] │ │ │ │ bne 242270 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmneq r0, lr, ror r4 │ │ │ │ + cmneq r0, lr, lsl #9 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi 2423e8 │ │ │ │ ldr ip, [pc, #408] @ 242460 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -505418,15 +505418,15 @@ │ │ │ │ add r6, r6, #1 │ │ │ │ orr r3, ip, r4, lsr lr │ │ │ │ cmp r1, r6 │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne 242400 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - cmneq r0, lr, lsr r3 │ │ │ │ + cmneq r0, lr, asr #6 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi 24259c │ │ │ │ ldr ip, [pc, #412] @ 242614 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -505527,15 +505527,15 @@ │ │ │ │ add r6, r6, #1 │ │ │ │ orr r3, ip, r4, lsl lr │ │ │ │ cmp r1, r6 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 2425b4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - cmneq r0, lr, lsr #3 │ │ │ │ + strheq r4, [r0, #-30]! @ 0xffffffe2 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 24272c │ │ │ │ ldr ip, [pc, #360] @ 242794 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -505623,15 +505623,15 @@ │ │ │ │ orr r2, r2, r6 │ │ │ │ sbc r2, r2, r5, lsr #1 │ │ │ │ cmp r1, lr │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 242750 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmneq r0, sl, lsl r0 │ │ │ │ + cmneq r0, sl, lsr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r6, [r1] │ │ │ │ mov r5, r0 │ │ │ │ lsl r0, r6, #24 │ │ │ │ @@ -505846,15 +505846,15 @@ │ │ │ │ ldrd r0, [r6] │ │ │ │ bl 1d6394 │ │ │ │ cmp r6, r5 │ │ │ │ str r2, [r4, #8]! │ │ │ │ str r3, [r4, #4] │ │ │ │ bne 242ae0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - cmneq r0, r2, lsr #25 │ │ │ │ + strheq r3, [r0, #-194]! @ 0xffffff3e │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 242c10 │ │ │ │ ldr ip, [pc, #320] @ 242c68 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -505932,15 +505932,15 @@ │ │ │ │ movcc ip, r5 │ │ │ │ movcc r2, r4 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0] │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 242c30 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmneq r0, lr, asr fp │ │ │ │ + cmneq r0, lr, ror #22 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 242d68 │ │ │ │ ldr ip, [pc, #320] @ 242dc0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -506018,15 +506018,15 @@ │ │ │ │ movcc ip, r5 │ │ │ │ movcc r2, r4 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0] │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 242d88 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmneq r0, r6, lsr #20 │ │ │ │ + cmneq r0, r6, lsr sl │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 242ed4 │ │ │ │ ldr ip, [pc, #332] @ 242f24 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -506107,15 +506107,15 @@ │ │ │ │ mvncc lr, #0 │ │ │ │ movcs lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 242ef0 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmneq r0, lr, ror #17 │ │ │ │ + strdeq r3, [r0, #-142]! @ 0xffffff72 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 243038 │ │ │ │ ldr ip, [pc, #332] @ 243088 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -506196,15 +506196,15 @@ │ │ │ │ mvncc lr, #0 │ │ │ │ movcs lr, #0 │ │ │ │ str lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 243054 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmneq r0, sl, lsr #15 │ │ │ │ + strheq r3, [r0, #-122]! @ 0xffffff86 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 2431a8 │ │ │ │ ldr ip, [pc, #348] @ 2431fc │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -506289,15 +506289,15 @@ │ │ │ │ mvncc lr, #0 │ │ │ │ movcs lr, #0 │ │ │ │ cmp r3, r1 │ │ │ │ strh lr, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ bne 2431c8 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmneq r0, r6, ror #12 │ │ │ │ + cmneq r0, r6, ror r6 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 243310 │ │ │ │ ldr ip, [pc, #332] @ 243360 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -506378,15 +506378,15 @@ │ │ │ │ movcc lr, #1 │ │ │ │ movcs lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 24332c │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmneq r0, r2, lsl r5 │ │ │ │ + cmneq r0, r2, lsr #10 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 243478 │ │ │ │ ldr ip, [pc, #360] @ 2434e0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -506474,15 +506474,15 @@ │ │ │ │ adds r3, r3, ip │ │ │ │ adc r2, r4, r2, lsr #1 │ │ │ │ cmp r1, lr │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 24349c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmneq r0, lr, asr #7 │ │ │ │ + ldrdeq r3, [r0, #-62]! @ 0xffffffc2 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 2435f4 │ │ │ │ ldr ip, [pc, #332] @ 243644 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -506563,15 +506563,15 @@ │ │ │ │ mvncs lr, #0 │ │ │ │ movcc lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 243610 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmneq r0, lr, ror #4 │ │ │ │ + cmneq r0, lr, ror r2 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 243758 │ │ │ │ ldr ip, [pc, #332] @ 2437a8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -506652,15 +506652,15 @@ │ │ │ │ mvncs lr, #0 │ │ │ │ movcc lr, #0 │ │ │ │ str lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 243774 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmneq r0, sl, lsr #2 │ │ │ │ + cmneq r0, sl, lsr r1 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 2438c8 │ │ │ │ ldr ip, [pc, #348] @ 24391c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -506745,15 +506745,15 @@ │ │ │ │ mvncs lr, #0 │ │ │ │ movcc lr, #0 │ │ │ │ cmp r3, r1 │ │ │ │ strh lr, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ bne 2438e8 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmneq r0, r6, ror #31 │ │ │ │ + strdeq r2, [r0, #-246]! @ 0xffffff0a │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 243a30 │ │ │ │ ldr ip, [pc, #332] @ 243a80 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -506834,15 +506834,15 @@ │ │ │ │ movcs lr, #1 │ │ │ │ movcc lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 243a4c │ │ │ │ pop {r4, r5, pc} │ │ │ │ - @ instruction: 0x01602e92 │ │ │ │ + cmneq r0, r2, lsr #29 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi 243b60 │ │ │ │ ldr ip, [pc, #288] @ 243bb8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -506912,15 +506912,15 @@ │ │ │ │ cmp r1, lr │ │ │ │ bne 243b74 │ │ │ │ pop {r4, pc} │ │ │ │ mvn r3, #0 │ │ │ │ b 243b4c │ │ │ │ mvn r3, #0 │ │ │ │ b 243b94 │ │ │ │ - cmneq r0, lr, asr #26 │ │ │ │ + cmneq r0, lr, asr sp │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 243cdc │ │ │ │ ldr ip, [pc, #360] @ 243d38 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -507008,15 +507008,15 @@ │ │ │ │ tst r3, #1 │ │ │ │ beq 243d00 │ │ │ │ str r2, [r0, r5, lsl #3] │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r1, r5 │ │ │ │ bne 243cf0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmneq r0, r6, lsr ip │ │ │ │ + cmneq r0, r6, asr #24 │ │ │ │ cmp r2, #32 │ │ │ │ bhi 243e10 │ │ │ │ ldr ip, [pc, #264] @ 243e54 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi 243de4 │ │ │ │ @@ -507079,15 +507079,15 @@ │ │ │ │ orr r3, r3, r2, lsl #30 │ │ │ │ cmp ip, r1 │ │ │ │ lsr r2, r2, #2 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 243e2c │ │ │ │ bx lr │ │ │ │ - ldrdeq r2, [r0, #-170]! @ 0xffffff56 │ │ │ │ + cmneq r0, sl, ror #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -507180,15 +507180,15 @@ │ │ │ │ mov r2, r0 │ │ │ │ mov r3, r1 │ │ │ │ cmp r6, r5 │ │ │ │ str r2, [r4, #8]! │ │ │ │ str r3, [r4, #4] │ │ │ │ bne 243fb0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - cmneq r0, r6, asr #19 │ │ │ │ + ldrdeq r2, [r0, #-150]! @ 0xffffff6a │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi 2441ac │ │ │ │ ldr ip, [pc, #548] @ 244224 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -507323,15 +507323,15 @@ │ │ │ │ andle r2, ip, r2, lsr r5 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r4, [r0, #4] │ │ │ │ bne 2441d0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - cmneq r0, r6, ror #16 │ │ │ │ + cmneq r0, r6, ror r8 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 244320 │ │ │ │ ldr ip, [pc, #324] @ 244380 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -507410,15 +507410,15 @@ │ │ │ │ mvnne r3, #0 │ │ │ │ movne r2, r3 │ │ │ │ cmp r1, ip │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 244340 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmneq r0, sl, asr #12 │ │ │ │ + cmneq r0, sl, asr r6 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 244450 │ │ │ │ ldr ip, [pc, #284] @ 2444b4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -507487,15 +507487,15 @@ │ │ │ │ movcc r3, #1 │ │ │ │ movcs r3, #0 │ │ │ │ cmp lr, r1 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r6, [r0, #4] │ │ │ │ bne 244478 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmneq r0, lr, lsl #10 │ │ │ │ + cmneq r0, lr, lsl r5 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 2445f4 │ │ │ │ ldr ip, [pc, #400] @ 24465c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -507593,15 +507593,15 @@ │ │ │ │ ldr r5, [r4, #4] │ │ │ │ cmp r3, lr │ │ │ │ sbcs r6, r2, r5 │ │ │ │ bcc 24461c │ │ │ │ subs r3, r3, lr │ │ │ │ sbc r2, r2, r5 │ │ │ │ b 244624 │ │ │ │ - strdeq r2, [r0, #-58]! @ 0xffffffc6 │ │ │ │ + cmneq r0, sl, lsl #8 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 2447b8 │ │ │ │ ldr ip, [pc, #428] @ 244820 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -507706,15 +507706,15 @@ │ │ │ │ ldr r5, [r4, #4] │ │ │ │ cmp r3, lr │ │ │ │ sbcs r6, r2, r5 │ │ │ │ blt 2447e0 │ │ │ │ subs r3, r3, lr │ │ │ │ sbc r2, r2, r5 │ │ │ │ b 2447e8 │ │ │ │ - cmneq r0, r2, ror r2 │ │ │ │ + cmneq r0, r2, lsl #5 │ │ │ │ cmp r2, #32 │ │ │ │ bhi 2448f0 │ │ │ │ ldr ip, [pc, #232] @ 24491c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi 2448c8 │ │ │ │ @@ -507769,15 +507769,15 @@ │ │ │ │ sub r2, r2, #8 │ │ │ │ ldr ip, [r2, #8]! │ │ │ │ strb ip, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 244904 │ │ │ │ bx lr │ │ │ │ - ldrdeq r2, [r0, #-2]! │ │ │ │ + cmneq r0, r2, ror #1 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 244a20 │ │ │ │ ldr ip, [pc, #284] @ 244a50 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -507846,15 +507846,15 @@ │ │ │ │ sub r1, r1, #8 │ │ │ │ sub r3, r3, #8 │ │ │ │ ldrd r4, [r3, #8]! │ │ │ │ cmp r3, r1 │ │ │ │ strd r4, [r0, #8]! │ │ │ │ bne 244a3c │ │ │ │ pop {r4, r5, pc} │ │ │ │ - strdeq r1, [r0, #-242]! @ 0xffffff0e │ │ │ │ + cmneq r0, r2 │ │ │ │ cmp r2, #32 │ │ │ │ bhi 244b20 │ │ │ │ ldr ip, [pc, #232] @ 244b4c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi 244af8 │ │ │ │ @@ -507909,15 +507909,15 @@ │ │ │ │ sub r2, r2, #8 │ │ │ │ ldr ip, [r2, #8]! │ │ │ │ str ip, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 244b34 │ │ │ │ bx lr │ │ │ │ - cmneq r0, r2, ror #29 │ │ │ │ + strdeq r1, [r0, #-226]! @ 0xffffff1e │ │ │ │ cmp r2, #32 │ │ │ │ bhi 244c28 │ │ │ │ ldr ip, [pc, #252] @ 244c5c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi 244bfc │ │ │ │ @@ -507977,15 +507977,15 @@ │ │ │ │ sub r3, r3, #8 │ │ │ │ ldr ip, [r3, #8]! │ │ │ │ strh ip, [r0, r2] │ │ │ │ cmp r3, r1 │ │ │ │ add r2, r2, #8 │ │ │ │ bne 244c44 │ │ │ │ bx lr │ │ │ │ - cmneq r0, r6, lsl #28 │ │ │ │ + cmneq r0, r6, lsl lr │ │ │ │ cmp r2, #32 │ │ │ │ bhi 244d38 │ │ │ │ ldr ip, [pc, #248] @ 244d68 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi 244d0c │ │ │ │ @@ -508044,15 +508044,15 @@ │ │ │ │ ldrb r2, [ip, #8]! │ │ │ │ and r2, r2, #1 │ │ │ │ strb r2, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 244d4c │ │ │ │ bx lr │ │ │ │ - cmneq r0, r6, lsl sp │ │ │ │ + cmneq r0, r6, lsr #26 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ bhi 244ea0 │ │ │ │ ldr ip, [pc, #400] @ 244f10 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -508150,15 +508150,15 @@ │ │ │ │ orr r3, r3, r7, lsr r2 │ │ │ │ cmp r1, ip │ │ │ │ and r3, r3, r8 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str lr, [r0, #4] │ │ │ │ bne 244ec4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - cmneq r0, r6, lsr #24 │ │ │ │ + cmneq r0, r6, lsr ip │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ bhi 245048 │ │ │ │ ldr ip, [pc, #400] @ 2450b8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -508256,15 +508256,15 @@ │ │ │ │ orr r3, r3, r7, lsr r2 │ │ │ │ cmp r1, ip │ │ │ │ orr r3, r3, r8 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str lr, [r0, #4] │ │ │ │ bne 24506c │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - @ instruction: 0x01601a9e │ │ │ │ + cmneq r0, lr, lsr #21 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi 2451f0 │ │ │ │ ldr ip, [pc, #400] @ 245260 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -508362,15 +508362,15 @@ │ │ │ │ ldr r2, [r4, #4] │ │ │ │ cmp r1, ip │ │ │ │ and r3, r3, r2 │ │ │ │ str lr, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne 245214 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - cmneq r0, r6, lsl r9 │ │ │ │ + cmneq r0, r6, lsr #18 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi 245398 │ │ │ │ ldr ip, [pc, #400] @ 245408 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -508468,15 +508468,15 @@ │ │ │ │ ldr r2, [r4, #4] │ │ │ │ cmp r1, ip │ │ │ │ orr r3, r3, r2 │ │ │ │ str lr, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne 2453bc │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - cmneq r0, lr, lsl #15 │ │ │ │ + @ instruction: 0x0160179e │ │ │ │ cmp r2, #32 │ │ │ │ bhi 2454d8 │ │ │ │ ldr ip, [pc, #244] @ 245510 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi 2454b0 │ │ │ │ @@ -508534,15 +508534,15 @@ │ │ │ │ push {r4, r5} │ │ │ │ ldrd r4, [r3, #8]! │ │ │ │ cmp r3, r1 │ │ │ │ strd r4, [r0, #8]! │ │ │ │ bne 2454f8 │ │ │ │ pop {r4, r5} │ │ │ │ bx lr │ │ │ │ - cmneq r0, sl, lsl #12 │ │ │ │ + cmneq r0, sl, lsl r6 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ bhi 245638 │ │ │ │ ldr ip, [pc, #384] @ 2456a8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -508636,15 +508636,15 @@ │ │ │ │ add lr, lr, #1 │ │ │ │ adc r3, r3, r2 │ │ │ │ cmp r1, lr │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne 245658 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - cmneq r0, lr, lsl r5 │ │ │ │ + cmneq r0, lr, lsr #10 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi 24579c │ │ │ │ ldr ip, [pc, #296] @ 2457e8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -508716,15 +508716,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ cmp r1, r3 │ │ │ │ eor r2, r2, r4 │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 2457bc │ │ │ │ pop {r4, pc} │ │ │ │ - cmneq r0, r6, lsr #7 │ │ │ │ + strheq r1, [r0, #-54]! @ 0xffffffca │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi 2458dc │ │ │ │ ldr ip, [pc, #296] @ 245928 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -508796,15 +508796,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ str r3, [r0, #8]! │ │ │ │ sbc ip, ip, r4 │ │ │ │ cmp r2, r1 │ │ │ │ str ip, [r0, #4] │ │ │ │ bne 2458fc │ │ │ │ pop {r4, pc} │ │ │ │ - cmneq r0, r6, lsl #5 │ │ │ │ + @ instruction: 0x01601296 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi 245a20 │ │ │ │ ldr ip, [pc, #300] @ 245a6c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -508877,15 +508877,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ str r3, [r0, #8]! │ │ │ │ sbc ip, ip, r4 │ │ │ │ cmp r1, r2 │ │ │ │ str ip, [r0, #4] │ │ │ │ bne 245a40 │ │ │ │ pop {r4, pc} │ │ │ │ - cmneq r0, r6, ror #2 │ │ │ │ + cmneq r0, r6, ror r1 │ │ │ │ cmp r2, #32 │ │ │ │ bhi 245b70 │ │ │ │ ldr ip, [pc, #332] @ 245bcc │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi 245b38 │ │ │ │ @@ -508965,15 +508965,15 @@ │ │ │ │ movge r2, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne 245b90 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - cmneq r0, r6, asr #32 │ │ │ │ + qdsubeq r1, r6, r0 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi 245cc8 │ │ │ │ ldr ip, [pc, #316] @ 245d20 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -509050,15 +509050,15 @@ │ │ │ │ add ip, ip, #1 │ │ │ │ orrpl r2, r2, lr, asr r7 │ │ │ │ add r0, r0, #8 │ │ │ │ cmp r1, ip │ │ │ │ stm r0, {r2, r5} │ │ │ │ bne 245ce0 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - cmneq r0, r2, lsl #30 │ │ │ │ + cmneq r0, r2, lsl pc │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 245e2c │ │ │ │ ldr ip, [pc, #332] @ 245e84 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -509139,15 +509139,15 @@ │ │ │ │ orr r2, r2, lr, lsr r3 │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ str r5, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 245e44 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - smulbteq r0, lr, sp │ │ │ │ + ldrdeq r0, [r0, #-222]! @ 0xffffff22 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 245fc4 │ │ │ │ ldr ip, [pc, #400] @ 24602c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -509245,15 +509245,15 @@ │ │ │ │ orr r2, r2, r6 │ │ │ │ sbc r2, r2, r5, asr #1 │ │ │ │ cmp r1, lr │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 245fe8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - smulbbeq r0, sl, ip │ │ │ │ + @ instruction: 0x01600c9a │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -509340,15 +509340,15 @@ │ │ │ │ ldrd r0, [r6] │ │ │ │ bl 1d63b8 │ │ │ │ cmp r6, r5 │ │ │ │ str r2, [r4, #8]! │ │ │ │ str r3, [r4, #4] │ │ │ │ bne 246178 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - smultteq r0, lr, sl │ │ │ │ + strdeq r0, [r0, #-174]! @ 0xffffff52 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi 24629c │ │ │ │ ldr ip, [pc, #296] @ 2462e8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -509420,15 +509420,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ cmp r1, r3 │ │ │ │ orr r2, r2, r4 │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 2462bc │ │ │ │ pop {r4, pc} │ │ │ │ - smultbeq r0, r6, r9 │ │ │ │ + strheq r0, [r0, #-150]! @ 0xffffff6a │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 2463f0 │ │ │ │ ldr ip, [pc, #328] @ 246448 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -509508,15 +509508,15 @@ │ │ │ │ orr r3, r3, r2, lsr r5 │ │ │ │ lsl r2, r2, ip │ │ │ │ cmp lr, r1 │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne 246414 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - smulbbeq r0, r6, r8 │ │ │ │ + @ instruction: 0x01600896 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 24655c │ │ │ │ ldr ip, [pc, #340] @ 2465b4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -509599,15 +509599,15 @@ │ │ │ │ orr r3, r3, r2, lsr r5 │ │ │ │ lsl r2, r2, ip │ │ │ │ cmp lr, r1 │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne 246580 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmneq r0, r6, asr #14 │ │ │ │ + cmneq r0, r6, asr r7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ cmp r2, #32 │ │ │ │ bhi 24669c │ │ │ │ ldr ip, [pc, #272] @ 2466dc │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -509673,15 +509673,15 @@ │ │ │ │ mvn ip, ip │ │ │ │ mvn r2, r2 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 2466b8 │ │ │ │ bx lr │ │ │ │ - strdeq r0, [r0, #-90]! @ 0xffffffa6 │ │ │ │ + cmneq r0, sl, lsl #12 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi 2467e0 │ │ │ │ ldr ip, [pc, #320] @ 246834 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -509759,15 +509759,15 @@ │ │ │ │ rsbs r3, r3, #0 │ │ │ │ rsc ip, ip, #0 │ │ │ │ cmp r1, r2 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str ip, [r0, #4] │ │ │ │ bne 246804 │ │ │ │ pop {r4, pc} │ │ │ │ - strdeq r0, [r0, #-66]! @ 0xffffffbe │ │ │ │ + cmneq r0, r2, lsl #10 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 24693c │ │ │ │ ldr ip, [pc, #324] @ 246990 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -509846,15 +509846,15 @@ │ │ │ │ moveq r3, #0 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0, r2, lsl #3] │ │ │ │ add r2, r2, #1 │ │ │ │ cmp r1, r2 │ │ │ │ bne 246958 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - strheq r0, [r0, #-58]! @ 0xffffffc6 │ │ │ │ + smulbteq r0, sl, r3 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 246a98 │ │ │ │ ldr ip, [pc, #324] @ 246aec │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -509933,15 +509933,15 @@ │ │ │ │ moveq r3, #0 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0, r2, lsl #3] │ │ │ │ add r2, r2, #1 │ │ │ │ cmp r1, r2 │ │ │ │ bne 246ab4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmneq r0, lr, ror r2 │ │ │ │ + smulbbeq r0, lr, r2 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 246bfc │ │ │ │ ldr ip, [pc, #336] @ 246c54 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -510023,15 +510023,15 @@ │ │ │ │ moveq r3, #0 │ │ │ │ rsb r3, r3, #0 │ │ │ │ cmp r1, r2 │ │ │ │ strh r3, [r0, lr] │ │ │ │ add lr, lr, #8 │ │ │ │ bne 246c1c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmneq r0, r2, asr #2 │ │ │ │ + cmneq r0, r2, asr r1 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 246d58 │ │ │ │ ldr ip, [pc, #316] @ 246da8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -510108,15 +510108,15 @@ │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ strb r2, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 246d74 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrsheq pc, [pc, #-250] @ 246cb6 @ │ │ │ │ + cmneq r0, sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr lr, [pc, #624] @ 247034 │ │ │ │ ldr ip, [pc, #624] @ 247038 │ │ │ │ add lr, pc, lr │ │ │ │ @@ -510273,15 +510273,15 @@ │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [r2, #4] │ │ │ │ bne 246f44 │ │ │ │ b 246e3c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r9, pc, r4, lsr r2 @ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - @ instruction: 0x015ffe9a │ │ │ │ + cmppeq pc, sl, lsr #29 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x018f91b4 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi 247134 │ │ │ │ ldr ip, [pc, #308] @ 24718c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -510357,15 +510357,15 @@ │ │ │ │ add r2, r2, #8 │ │ │ │ add r3, r3, r5 │ │ │ │ cmp r1, r2 │ │ │ │ str r6, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne 247154 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - cmppeq pc, lr, asr #24 @ p-variant is OBSOLETE │ │ │ │ + cmppeq pc, lr, asr ip @ p-variant is OBSOLETE @ │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi 247300 │ │ │ │ ldr ip, [pc, #500] @ 247398 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -510488,15 +510488,15 @@ │ │ │ │ subs ip, ip, r9 │ │ │ │ sbc r3, r7, r3 │ │ │ │ cmp r1, lr │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne 247334 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - cmppeq pc, r2, lsr #22 @ p-variant is OBSOLETE │ │ │ │ + cmppeq pc, r2, lsr fp @ p-variant is OBSOLETE @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -510618,15 +510618,15 @@ │ │ │ │ beq 247540 │ │ │ │ teq sl, r6 │ │ │ │ bpl 247540 │ │ │ │ adds r1, r7, r2 │ │ │ │ mov r7, r1 │ │ │ │ adc r6, r6, r3 │ │ │ │ b 247548 │ │ │ │ - cmppeq pc, r2, lsr #18 @ p-variant is OBSOLETE │ │ │ │ + cmppeq pc, r2, lsr r9 @ p-variant is OBSOLETE @ │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 2476a4 │ │ │ │ ldr ip, [pc, #324] @ 2476fc │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -510705,15 +510705,15 @@ │ │ │ │ movlt ip, r5 │ │ │ │ movlt r2, r4 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0] │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 2476c4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmppeq pc, lr, asr #14 @ p-variant is OBSOLETE │ │ │ │ + cmppeq pc, lr, asr r7 @ p-variant is OBSOLETE @ │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 247800 │ │ │ │ ldr ip, [pc, #324] @ 247858 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -510792,15 +510792,15 @@ │ │ │ │ movlt ip, r5 │ │ │ │ movlt r2, r4 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0] │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 247820 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmppeq pc, r2, lsl r6 @ p-variant is OBSOLETE @ │ │ │ │ + cmppeq pc, r2, lsr #12 @ p-variant is OBSOLETE │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi 2479cc │ │ │ │ ldr ip, [pc, #500] @ 247a64 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -510923,15 +510923,15 @@ │ │ │ │ adds ip, ip, r9 │ │ │ │ adc r3, r7, r3 │ │ │ │ cmp r1, lr │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne 247a00 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - ldrsbeq pc, [pc, #-70] @ 247a26 @ │ │ │ │ + cmppeq pc, r6, ror #9 @ p-variant is OBSOLETE │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi 247b90 │ │ │ │ ldr ip, [pc, #392] @ 247c04 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -511027,15 +511027,15 @@ │ │ │ │ adds r2, r2, lr │ │ │ │ adc r3, r3, r4 │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne 247bbc │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - cmppeq pc, sl, ror #5 @ p-variant is OBSOLETE │ │ │ │ + ldrsheq pc, [pc, #-42] @ 247be2 @ │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 247d1c │ │ │ │ ldr ip, [pc, #336] @ 247d6c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -511117,15 +511117,15 @@ │ │ │ │ mvnlt lr, #0 │ │ │ │ movge lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 247d38 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmppeq pc, sl, ror #2 @ p-variant is OBSOLETE │ │ │ │ + cmppeq pc, sl, ror r1 @ p-variant is OBSOLETE @ │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 247e84 │ │ │ │ ldr ip, [pc, #336] @ 247ed4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -511207,15 +511207,15 @@ │ │ │ │ mvnlt lr, #0 │ │ │ │ movge lr, #0 │ │ │ │ str lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 247ea0 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmppeq pc, r2, lsr #32 @ p-variant is OBSOLETE │ │ │ │ + cmppeq pc, r2, lsr r0 @ p-variant is OBSOLETE @ │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 247ff4 │ │ │ │ ldr ip, [pc, #348] @ 248048 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -511300,15 +511300,15 @@ │ │ │ │ mvnlt lr, #0 │ │ │ │ movge lr, #0 │ │ │ │ cmp r3, r1 │ │ │ │ strh lr, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ bne 248014 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsbeq lr, [pc, #-234] @ 247f66 │ │ │ │ + cmpeq pc, sl, ror #29 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 248160 │ │ │ │ ldr ip, [pc, #336] @ 2481b0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -511390,15 +511390,15 @@ │ │ │ │ movlt lr, #1 │ │ │ │ movge lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 24817c │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, r6, lsl #27 │ │ │ │ + @ instruction: 0x015fed96 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 2482ec │ │ │ │ ldr ip, [pc, #396] @ 248354 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -511495,15 +511495,15 @@ │ │ │ │ adds r3, r3, ip │ │ │ │ adc r2, r4, r2, asr #1 │ │ │ │ cmp r1, lr │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 248310 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmpeq pc, lr, lsr ip @ │ │ │ │ + cmpeq pc, lr, asr #24 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 24846c │ │ │ │ ldr ip, [pc, #336] @ 2484bc │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -511585,15 +511585,15 @@ │ │ │ │ mvnge lr, #0 │ │ │ │ movlt lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 248488 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrheq lr, [pc, #-170] @ 24841a │ │ │ │ + cmpeq pc, sl, asr #21 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 2485d4 │ │ │ │ ldr ip, [pc, #336] @ 248624 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -511675,15 +511675,15 @@ │ │ │ │ mvnge lr, #0 │ │ │ │ movlt lr, #0 │ │ │ │ str lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 2485f0 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, r2, ror r9 @ │ │ │ │ + cmpeq pc, r2, lsl #19 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 248744 │ │ │ │ ldr ip, [pc, #348] @ 248798 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -511768,15 +511768,15 @@ │ │ │ │ mvnge lr, #0 │ │ │ │ movlt lr, #0 │ │ │ │ cmp r3, r1 │ │ │ │ strh lr, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ bne 248764 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, sl, lsr #16 │ │ │ │ + cmpeq pc, sl, lsr r8 @ │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 2488b0 │ │ │ │ ldr ip, [pc, #336] @ 248900 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -511858,15 +511858,15 @@ │ │ │ │ movge lr, #1 │ │ │ │ movlt lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 2488cc │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsbeq lr, [pc, #-102] @ 2488a2 │ │ │ │ + cmpeq pc, r6, ror #13 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 248a18 │ │ │ │ ldr ip, [pc, #336] @ 248a68 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -511948,15 +511948,15 @@ │ │ │ │ mvneq lr, #0 │ │ │ │ movne lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 248a34 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmpeq pc, lr, lsl #11 │ │ │ │ + @ instruction: 0x015fe59e │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 248b80 │ │ │ │ ldr ip, [pc, #336] @ 248bd0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -512038,15 +512038,15 @@ │ │ │ │ mvneq lr, #0 │ │ │ │ movne lr, #0 │ │ │ │ str lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 248b9c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmpeq pc, r6, asr #8 │ │ │ │ + cmpeq pc, r6, asr r4 @ │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 248cf0 │ │ │ │ ldr ip, [pc, #348] @ 248d44 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -512131,15 +512131,15 @@ │ │ │ │ mvneq lr, #0 │ │ │ │ movne lr, #0 │ │ │ │ cmp r3, r1 │ │ │ │ strh lr, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ bne 248d10 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrsheq lr, [pc, #-46] @ 248d1e │ │ │ │ + cmpeq pc, lr, lsl #6 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 248e5c │ │ │ │ ldr ip, [pc, #336] @ 248eac │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -512221,15 +512221,15 @@ │ │ │ │ moveq lr, #1 │ │ │ │ movne lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 248e78 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmpeq pc, sl, lsr #3 │ │ │ │ + ldrheq lr, [pc, #-26] @ 248e9a │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -512323,15 +512323,15 @@ │ │ │ │ mov r2, r0 │ │ │ │ mov r3, r1 │ │ │ │ cmp r5, r6 │ │ │ │ str r2, [r4, #8]! │ │ │ │ str r3, [r4, #4] │ │ │ │ bne 24900c │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - cmpeq pc, lr, asr #32 │ │ │ │ + cmpeq pc, lr, asr r0 @ │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 249160 │ │ │ │ ldr ip, [pc, #356] @ 2491c0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -512418,15 +512418,15 @@ │ │ │ │ add lr, lr, #8 │ │ │ │ ldr r4, [r2, #4] │ │ │ │ add ip, ip, #8 │ │ │ │ orrs r3, r3, r4 │ │ │ │ beq 249190 │ │ │ │ ldrd r4, [ip] │ │ │ │ b 249194 │ │ │ │ - cmpeq pc, sl, ror #29 │ │ │ │ + ldrsheq sp, [pc, #-234] @ 2490de │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ bhi 2493b0 │ │ │ │ ldr ip, [pc, #604] @ 249434 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -512575,15 +512575,15 @@ │ │ │ │ asrle r6, r3, #31 │ │ │ │ add r2, r2, #1 │ │ │ │ cmp r1, r2 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r6, [r0, #4] │ │ │ │ bne 2493d0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - cmpeq pc, lr, lsl #27 │ │ │ │ + @ instruction: 0x015fdd9e │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi 249528 │ │ │ │ ldr ip, [pc, #296] @ 249574 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -512655,15 +512655,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ cmp r1, r3 │ │ │ │ and r2, r2, r4 │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 249548 │ │ │ │ pop {r4, pc} │ │ │ │ - cmpeq pc, sl, lsr fp @ │ │ │ │ + cmpeq pc, sl, asr #22 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi 24966c │ │ │ │ ldr ip, [pc, #300] @ 2496b8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -512736,15 +512736,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ str r3, [r0, #8]! │ │ │ │ adc ip, ip, r4 │ │ │ │ cmp r1, r2 │ │ │ │ str ip, [r0, #4] │ │ │ │ bne 24968c │ │ │ │ pop {r4, pc} │ │ │ │ - cmpeq pc, sl, lsl sl @ │ │ │ │ + cmpeq pc, sl, lsr #20 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi 2497f0 │ │ │ │ ldr ip, [pc, #388] @ 249854 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -512839,15 +512839,15 @@ │ │ │ │ adds r3, r3, r5 │ │ │ │ adc r2, r2, r6 │ │ │ │ cmp r1, ip │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne 249818 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - ldrsheq sp, [pc, #-134] @ 2497d6 │ │ │ │ + cmpeq pc, r6, lsl #18 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi 24994c │ │ │ │ ldr ip, [pc, #300] @ 249998 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -512920,15 +512920,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ str r3, [r0, #8]! │ │ │ │ adc ip, ip, r4 │ │ │ │ cmp r1, r2 │ │ │ │ str ip, [r0, #4] │ │ │ │ bne 24996c │ │ │ │ pop {r4, pc} │ │ │ │ - cmpeq pc, sl, ror r7 @ │ │ │ │ + cmpeq pc, sl, lsl #15 │ │ │ │ cmp r2, #32 │ │ │ │ bhi 249a84 │ │ │ │ ldr ip, [pc, #296] @ 249ad4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi 249a54 │ │ │ │ @@ -512999,15 +512999,15 @@ │ │ │ │ eor r3, r3, r3, asr #31 │ │ │ │ sbc r3, r3, lr │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne 249aa4 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - cmpeq pc, sl, asr r6 @ │ │ │ │ + cmpeq pc, sl, ror #12 │ │ │ │ cmp r2, #32 │ │ │ │ bhi 249bac │ │ │ │ ldr ip, [pc, #240] @ 249bd8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi 249b84 │ │ │ │ @@ -513064,15 +513064,15 @@ │ │ │ │ sub r2, r2, #8 │ │ │ │ ldr ip, [r2, #8]! │ │ │ │ strb ip, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 249bc0 │ │ │ │ bx lr │ │ │ │ - cmpeq pc, lr, lsr r5 @ │ │ │ │ + cmpeq pc, lr, asr #10 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 249cec │ │ │ │ ldr ip, [pc, #300] @ 249d1c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -513145,15 +513145,15 @@ │ │ │ │ sub r1, r1, #8 │ │ │ │ sub r3, r3, #8 │ │ │ │ ldrd r4, [r3, #8]! │ │ │ │ cmp r3, r1 │ │ │ │ strd r4, [r0, #8]! │ │ │ │ bne 249d08 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, r6, asr r4 @ │ │ │ │ + cmpeq pc, r6, ror #8 │ │ │ │ cmp r2, #32 │ │ │ │ bhi 249dfc │ │ │ │ ldr ip, [pc, #248] @ 249e28 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi 249dd4 │ │ │ │ @@ -513212,15 +513212,15 @@ │ │ │ │ sub r2, r2, #8 │ │ │ │ ldr ip, [r2, #8]! │ │ │ │ str ip, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 249e10 │ │ │ │ bx lr │ │ │ │ - cmpeq pc, r6, lsr r3 @ │ │ │ │ + cmpeq pc, r6, asr #6 │ │ │ │ cmp r2, #32 │ │ │ │ bhi 249f10 │ │ │ │ ldr ip, [pc, #264] @ 249f44 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi 249ee4 │ │ │ │ @@ -513283,15 +513283,15 @@ │ │ │ │ sub r3, r3, #8 │ │ │ │ ldr ip, [r3, #8]! │ │ │ │ strh ip, [r0, r2] │ │ │ │ cmp r3, r1 │ │ │ │ add r2, r2, #8 │ │ │ │ bne 249f2c │ │ │ │ bx lr │ │ │ │ - cmpeq pc, sl, asr #4 │ │ │ │ + cmpeq pc, sl, asr r2 @ │ │ │ │ cmp r2, #32 │ │ │ │ bhi 24a020 │ │ │ │ ldr ip, [pc, #248] @ 24a050 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi 249ff4 │ │ │ │ @@ -513350,15 +513350,15 @@ │ │ │ │ ldrb r2, [ip, #8]! │ │ │ │ and r2, r2, #1 │ │ │ │ strb r2, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 24a034 │ │ │ │ bx lr │ │ │ │ - cmpeq pc, lr, asr #2 │ │ │ │ + cmpeq pc, lr, asr r1 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #280] @ 24a188 │ │ │ │ mov r8, r3 │ │ │ │ @@ -514071,15 +514071,15 @@ │ │ │ │ cmp r1, r6 │ │ │ │ bne 24ab38 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mvn r3, #0 │ │ │ │ b 24ab10 │ │ │ │ mvn r3, #0 │ │ │ │ b 24ab70 │ │ │ │ - cmpeq pc, r6, asr #13 │ │ │ │ + ldrsbeq ip, [pc, #-102] @ 24ab36 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ cmp r2, #32 │ │ │ │ mov r8, r0 │ │ │ │ mov r6, r1 │ │ │ │ @@ -515460,15 +515460,15 @@ │ │ │ │ orr r3, r3, lr, lsr r2 │ │ │ │ cmp ip, r1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r6, [r0, #4] │ │ │ │ bne 24c10c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrsheq fp, [pc, #-10] @ 24c146 │ │ │ │ + cmpeq pc, sl, lsl #2 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 24c258 │ │ │ │ ldr ip, [pc, #352] @ 24c2c0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -515554,15 +515554,15 @@ │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp ip, r1 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r6, [r0, #4] │ │ │ │ bne 24c280 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmpeq pc, r6, lsr #31 │ │ │ │ + ldrheq sl, [pc, #-246] @ 24c1d2 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 24c3d0 │ │ │ │ ldr ip, [pc, #348] @ 24c438 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -515648,15 +515648,15 @@ │ │ │ │ asr r2, r3, #24 │ │ │ │ add r0, r0, #8 │ │ │ │ asr r3, r3, #31 │ │ │ │ cmp ip, r1 │ │ │ │ strd r2, [r0] │ │ │ │ bne 24c3f4 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, sl, asr #28 │ │ │ │ + cmpeq pc, sl, asr lr @ │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 24c53c │ │ │ │ ldr ip, [pc, #340] @ 24c5a4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -515739,15 +515739,15 @@ │ │ │ │ asr r2, r3, #16 │ │ │ │ add r0, r0, #8 │ │ │ │ asr r3, r3, #31 │ │ │ │ cmp ip, r1 │ │ │ │ strd r2, [r0] │ │ │ │ bne 24c560 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsheq sl, [pc, #-198] @ 24c4e6 │ │ │ │ + cmpeq pc, r6, lsl #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r6, [r1] │ │ │ │ ldr r8, [r1, #8] │ │ │ │ bic fp, r6, #-2147483648 @ 0x80000000 │ │ │ │ @@ -516055,15 +516055,15 @@ │ │ │ │ add r2, r2, #8 │ │ │ │ blt 24ca84 │ │ │ │ ldrd r4, [r2] │ │ │ │ cmp r1, r2 │ │ │ │ strd r4, [r0, #8]! │ │ │ │ bne 24ca58 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - cmpeq pc, sl, asr r8 @ │ │ │ │ + cmpeq pc, sl, ror #16 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 24cba8 │ │ │ │ ldr ip, [pc, #340] @ 24cc00 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -516146,15 +516146,15 @@ │ │ │ │ and r3, r3, #1 │ │ │ │ sub r3, r3, #1 │ │ │ │ strb r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne 24cbc0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrsbeq sl, [pc, #-106] @ 24cb9e │ │ │ │ + cmpeq pc, sl, ror #13 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 24cd14 │ │ │ │ ldr ip, [pc, #340] @ 24cd6c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -516237,15 +516237,15 @@ │ │ │ │ and r3, r3, #1 │ │ │ │ sub r3, r3, #1 │ │ │ │ str r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne 24cd2c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmpeq pc, lr, lsl #11 │ │ │ │ + @ instruction: 0x015fa59e │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 24ce8c │ │ │ │ ldr ip, [pc, #352] @ 24cee4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -516331,15 +516331,15 @@ │ │ │ │ and r3, r3, #1 │ │ │ │ sub r3, r3, #1 │ │ │ │ strh r3, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp ip, r1 │ │ │ │ bne 24cea4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmpeq pc, r2, asr #8 │ │ │ │ + cmpeq pc, r2, asr r4 @ │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 24cfec │ │ │ │ ldr ip, [pc, #328] @ 24d044 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -516419,15 +516419,15 @@ │ │ │ │ mvn r3, r3 │ │ │ │ and r3, r3, #1 │ │ │ │ strb r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne 24d004 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmpeq pc, sl, ror #5 │ │ │ │ + ldrsheq sl, [pc, #-42] @ 24d022 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 24d158 │ │ │ │ ldr ip, [pc, #340] @ 24d1b0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -516510,15 +516510,15 @@ │ │ │ │ ands r3, r3, #1 │ │ │ │ mvnne r3, #0 │ │ │ │ strb r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne 24d170 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmpeq pc, sl, lsr #3 │ │ │ │ + ldrheq sl, [pc, #-26] @ 24d19e │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 24d2c4 │ │ │ │ ldr ip, [pc, #340] @ 24d31c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -516601,15 +516601,15 @@ │ │ │ │ ands r3, r3, #1 │ │ │ │ mvnne r3, #0 │ │ │ │ str r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne 24d2dc │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmpeq pc, lr, asr r0 @ │ │ │ │ + cmpeq pc, lr, rrx │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 24d43c │ │ │ │ ldr ip, [pc, #356] @ 24d498 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -516696,15 +516696,15 @@ │ │ │ │ ands r3, r3, #1 │ │ │ │ mvnne r3, #0 │ │ │ │ strh r3, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp r1, ip │ │ │ │ bne 24d458 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmpeq pc, r2, lsl pc @ │ │ │ │ + cmpeq pc, r2, lsr #30 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 24d59c │ │ │ │ ldr ip, [pc, #320] @ 24d5f0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -516782,15 +516782,15 @@ │ │ │ │ orr r3, r3, r4, lsr r2 │ │ │ │ and r3, r3, #1 │ │ │ │ strb r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne 24d5b4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrheq r9, [pc, #-214] @ 24d522 │ │ │ │ + cmpeq pc, r6, asr #27 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 24d738 │ │ │ │ ldr ip, [pc, #412] @ 24d7a4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -516891,15 +516891,15 @@ │ │ │ │ and r3, r3, r6 │ │ │ │ eor r3, r3, r5 │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne 24d760 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmpeq pc, lr, ror ip @ │ │ │ │ + cmpeq pc, lr, lsl #25 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi 24d8f0 │ │ │ │ ldr ip, [pc, #440] @ 24d974 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -517007,15 +517007,15 @@ │ │ │ │ orr lr, r1, lr │ │ │ │ bne 24d920 │ │ │ │ cmp r9, r8 │ │ │ │ str ip, [r7, #8]! │ │ │ │ str lr, [r7, #4] │ │ │ │ bne 24d90c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - cmpeq pc, sl, ror #21 │ │ │ │ + ldrsheq r9, [pc, #-170] @ 24d8d2 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ bhi 24db98 │ │ │ │ ldr ip, [pc, #676] @ 24dc30 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -517182,15 +517182,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ add r2, r2, #1 │ │ │ │ cmp r1, r2 │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne 24dbc0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - cmpeq pc, sl, lsr r9 @ │ │ │ │ + cmpeq pc, sl, asr #18 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ bhi 24dd6c │ │ │ │ ldr r1, [pc, #380] @ 24ddcc │ │ │ │ sub r2, r2, #1 │ │ │ │ @@ -517285,15 +517285,15 @@ │ │ │ │ add ip, ip, r3 │ │ │ │ bne 24dd90 │ │ │ │ str ip, [r4, r6, lsl #3] │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r5, r6 │ │ │ │ bne 24dd80 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - @ instruction: 0x015f9696 │ │ │ │ + cmpeq pc, r6, lsr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [r1] │ │ │ │ ldr r4, [r1, #4] │ │ │ │ ldrh r3, [r5, #120] @ 0x78 │ │ │ │ @@ -517573,15 +517573,15 @@ │ │ │ │ ldrb lr, [r6, r3, lsl #3] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp lr, #0 │ │ │ │ add r2, r2, #8 │ │ │ │ bne 24e21c │ │ │ │ ldrd r4, [r2] │ │ │ │ b 24e220 │ │ │ │ - cmpeq pc, lr, lsl #4 │ │ │ │ + cmpeq pc, lr, lsl r2 @ │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 24e4a8 │ │ │ │ ldr r3, [pc, #876] @ 24e5d0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -517798,15 +517798,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, r2, asr #1 │ │ │ │ + ldrsbeq r9, [pc, #-2] @ 24e5d6 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 24e76c │ │ │ │ ldr r3, [pc, #576] @ 24e828 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -517948,15 +517948,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, lr, asr sp @ │ │ │ │ + cmpeq pc, lr, ror #26 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 24e984 │ │ │ │ ldr r3, [pc, #476] @ 24ea1c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -518073,15 +518073,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, r6, lsr #22 │ │ │ │ + cmpeq pc, r6, lsr fp @ │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 24eb3c │ │ │ │ ldr r3, [pc, #380] @ 24ebb0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -518174,15 +518174,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, r2, asr r9 @ │ │ │ │ + cmpeq pc, r2, ror #18 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi 24ec90 │ │ │ │ ldr r3, [pc, #272] @ 24ecd8 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -518248,15 +518248,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq ip, lr │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ orr r3, r3, r2 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - ldrsbeq r8, [pc, #-126] @ 24ec62 │ │ │ │ + cmpeq pc, lr, ror #15 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 24f144 │ │ │ │ ldr r3, [pc, #1692] @ 24f38c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -518677,15 +518677,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsbeq r8, [pc, #-102] @ 24f32e │ │ │ │ + cmpeq pc, r6, ror #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -519972,15 +519972,15 @@ │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsbeq r6, [pc, #-242] @ 2506de │ │ │ │ + cmpeq pc, r2, ror #31 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 250998 │ │ │ │ ldr r3, [pc, #612] @ 250a44 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -520131,15 +520131,15 @@ │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, r6, lsr #24 │ │ │ │ + cmpeq pc, r6, lsr ip @ │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 250bc4 │ │ │ │ ldr r3, [pc, #500] @ 250c50 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -520262,15 +520262,15 @@ │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, sl, asr #19 │ │ │ │ + ldrsbeq r6, [pc, #-154] @ 250bbe │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 250d80 │ │ │ │ ldr r3, [pc, #388] @ 250dec │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -520365,15 +520365,15 @@ │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsbeq r6, [pc, #-126] @ 250d76 │ │ │ │ + cmpeq pc, lr, ror #15 │ │ │ │ cmp r1, #32 │ │ │ │ bhi 250ec8 │ │ │ │ ldr r3, [pc, #284] @ 250f1c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ bhi 250e9c │ │ │ │ @@ -520441,15 +520441,15 @@ │ │ │ │ movne r3, #0 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - cmpeq pc, r6, ror #12 │ │ │ │ + cmpeq pc, r6, ror r6 @ │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 25146c │ │ │ │ ldr r3, [pc, #1860] @ 251678 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -520912,15 +520912,15 @@ │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, r2, asr r5 @ │ │ │ │ + cmpeq pc, r2, ror #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -522111,15 +522111,15 @@ │ │ │ │ ldrb lr, [r6, r3, lsl #3] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp lr, #0 │ │ │ │ add r2, r2, #8 │ │ │ │ bne 252904 │ │ │ │ ldrd r4, [r2] │ │ │ │ b 252908 │ │ │ │ - cmpeq pc, r6, asr #25 │ │ │ │ + ldrsbeq r4, [pc, #-198] @ 252876 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 252ba8 │ │ │ │ ldr r3, [pc, #904] @ 252cd4 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -522343,15 +522343,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, sl, ror fp @ │ │ │ │ + cmpeq pc, sl, lsl #23 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 252e88 │ │ │ │ ldr r3, [pc, #604] @ 252f48 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -522500,15 +522500,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsheq r4, [pc, #-122] @ 252ed6 │ │ │ │ + cmpeq pc, sl, lsl #16 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 2530bc │ │ │ │ ldr r3, [pc, #504] @ 253158 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -522632,15 +522632,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, r6, lsr #11 │ │ │ │ + ldrheq r4, [pc, #-86] @ 25310a │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 253290 │ │ │ │ ldr r3, [pc, #408] @ 253308 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -522740,15 +522740,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrheq r4, [pc, #-54] @ 2532da │ │ │ │ + cmpeq pc, r6, asr #7 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi 253400 │ │ │ │ ldr r3, [pc, #300] @ 25344c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -522821,15 +522821,15 @@ │ │ │ │ cmpeq ip, lr │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ orr r3, r3, r2 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - cmpeq pc, r6, lsr #4 │ │ │ │ + cmpeq pc, r6, lsr r2 @ │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 2538d0 │ │ │ │ ldr r3, [pc, #1720] @ 253b1c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -523257,15 +523257,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, r2, lsl #2 │ │ │ │ + cmpeq pc, r2, lsl r1 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -524546,15 +524546,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, lr, lsl #20 │ │ │ │ + cmpeq pc, lr, lsl sl @ │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 255120 │ │ │ │ ldr r3, [pc, #632] @ 2551d0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -524710,15 +524710,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, lr, asr #12 │ │ │ │ + cmpeq pc, lr, asr r6 @ │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 255360 │ │ │ │ ldr r3, [pc, #520] @ 2553f0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -524846,15 +524846,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsbeq r2, [pc, #-62] @ 2553ba │ │ │ │ + cmpeq pc, lr, ror #7 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 255530 │ │ │ │ ldr r3, [pc, #408] @ 2555a0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -524954,15 +524954,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsbeq r2, [pc, #-30] @ 25558a │ │ │ │ + cmpeq pc, lr, ror #3 │ │ │ │ cmp r1, #32 │ │ │ │ bhi 25568c │ │ │ │ ldr r3, [pc, #304] @ 2556e4 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ bhi 25565c │ │ │ │ @@ -525035,15 +525035,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - cmpeq pc, r2, asr r0 @ │ │ │ │ + cmpeq pc, r2, rrx │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 255c44 │ │ │ │ ldr r3, [pc, #1880] @ 255e54 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -525511,15 +525511,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, sl, lsr #30 │ │ │ │ + cmpeq pc, sl, lsr pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -526725,15 +526725,15 @@ │ │ │ │ ldr lr, [r6, r3, lsl #3] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp lr, #0 │ │ │ │ add r2, r2, #8 │ │ │ │ bne 25711c │ │ │ │ ldrd r4, [r2] │ │ │ │ b 257120 │ │ │ │ - cmpeq pc, lr, asr #12 │ │ │ │ + cmpeq pc, lr, asr r6 @ │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 2573b8 │ │ │ │ ldr r3, [pc, #896] @ 2574e4 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -526955,15 +526955,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, r2, lsl #10 │ │ │ │ + cmpeq pc, r2, lsl r5 @ │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 257690 │ │ │ │ ldr r3, [pc, #596] @ 257750 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -527110,15 +527110,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq pc, sl, lsl #3 │ │ │ │ + @ instruction: 0x015f019a │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 2578bc │ │ │ │ ldr r3, [pc, #496] @ 257958 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -527240,15 +527240,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmppeq lr, lr, lsr pc @ p-variant is OBSOLETE │ │ │ │ + cmppeq lr, lr, asr #30 @ p-variant is OBSOLETE │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 257a88 │ │ │ │ ldr r3, [pc, #400] @ 257b00 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -527346,15 +527346,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmppeq lr, r6, asr sp @ p-variant is OBSOLETE │ │ │ │ + cmppeq lr, r6, ror #26 @ p-variant is OBSOLETE │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi 257bf0 │ │ │ │ ldr r3, [pc, #292] @ 257c3c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -527425,15 +527425,15 @@ │ │ │ │ cmpeq ip, lr │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ orr r3, r3, r2 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - cmppeq lr, lr, asr #23 @ p-variant is OBSOLETE │ │ │ │ + ldrsbeq pc, [lr, #-190] @ 0xffffff42 @ │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 2580b8 │ │ │ │ ldr r3, [pc, #1712] @ 258304 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -527859,15 +527859,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrheq pc, [lr, #-162] @ 0xffffff5e @ │ │ │ │ + cmppeq lr, r2, asr #21 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -529177,15 +529177,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq lr, r2, asr r3 │ │ │ │ + cmpeq lr, r2, ror #6 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 25997c │ │ │ │ ldr r3, [pc, #632] @ 259a2c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -529341,15 +529341,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - @ instruction: 0x015edf92 │ │ │ │ + cmpeq lr, r2, lsr #31 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 259bbc │ │ │ │ ldr r3, [pc, #520] @ 259c4c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -529477,15 +529477,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq lr, r2, lsr #26 │ │ │ │ + cmpeq lr, r2, lsr sp │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 259d8c │ │ │ │ ldr r3, [pc, #408] @ 259dfc │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -529585,15 +529585,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq lr, r2, lsr #22 │ │ │ │ + cmpeq lr, r2, lsr fp │ │ │ │ cmp r1, #32 │ │ │ │ bhi 259ee8 │ │ │ │ ldr r3, [pc, #304] @ 259f40 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ bhi 259eb8 │ │ │ │ @@ -529666,15 +529666,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - @ instruction: 0x015ed996 │ │ │ │ + cmpeq lr, r6, lsr #19 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 25a4a0 │ │ │ │ ldr r3, [pc, #1880] @ 25a6b0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -530142,15 +530142,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq lr, lr, ror #16 │ │ │ │ + cmpeq lr, lr, ror r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -531321,15 +531321,15 @@ │ │ │ │ subs r2, r2, #0 │ │ │ │ movne r2, #1 │ │ │ │ strb r2, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne 25b8fc │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x015ebf9e │ │ │ │ + cmpeq lr, lr, lsr #31 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi 25ba3c │ │ │ │ ldr ip, [pc, #356] @ 25ba98 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -531416,15 +531416,15 @@ │ │ │ │ ldrsh lr, [r6, r3] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp lr, #0 │ │ │ │ add r2, r2, #8 │ │ │ │ bne 25ba68 │ │ │ │ ldrd r4, [r2] │ │ │ │ b 25ba6c │ │ │ │ - ldrsbeq fp, [lr, #-226] @ 0xffffff1e │ │ │ │ + cmpeq lr, r2, ror #29 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 25bd04 │ │ │ │ ldr r3, [pc, #896] @ 25be30 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -531646,15 +531646,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq lr, r6, ror sp │ │ │ │ + cmpeq lr, r6, lsl #27 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 25bfdc │ │ │ │ ldr r3, [pc, #596] @ 25c09c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -531801,15 +531801,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsheq fp, [lr, #-158] @ 0xffffff62 │ │ │ │ + cmpeq lr, lr, lsl #20 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 25c208 │ │ │ │ ldr r3, [pc, #496] @ 25c2a4 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -531931,15 +531931,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrheq fp, [lr, #-114] @ 0xffffff8e │ │ │ │ + cmpeq lr, r2, asr #15 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 25c3d4 │ │ │ │ ldr r3, [pc, #400] @ 25c44c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -532037,15 +532037,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq lr, sl, asr #11 │ │ │ │ + ldrsbeq fp, [lr, #-90] @ 0xffffffa6 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi 25c53c │ │ │ │ ldr r3, [pc, #292] @ 25c588 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -532116,15 +532116,15 @@ │ │ │ │ cmpeq ip, lr │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ orr r3, r3, r2 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - cmpeq lr, r2, asr #8 │ │ │ │ + cmpeq lr, r2, asr r4 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 25ca04 │ │ │ │ ldr r3, [pc, #1712] @ 25cc50 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -532550,15 +532550,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq lr, r6, lsr #6 │ │ │ │ + cmpeq lr, r6, lsr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -533868,15 +533868,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq lr, r6, asr #23 │ │ │ │ + ldrsbeq r9, [lr, #-182] @ 0xffffff4a │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 25e2c8 │ │ │ │ ldr r3, [pc, #632] @ 25e378 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -534032,15 +534032,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq lr, r6, lsl #16 │ │ │ │ + cmpeq lr, r6, lsl r8 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 25e508 │ │ │ │ ldr r3, [pc, #520] @ 25e598 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -534168,15 +534168,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - @ instruction: 0x015e9596 │ │ │ │ + cmpeq lr, r6, lsr #11 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 25e6d8 │ │ │ │ ldr r3, [pc, #408] @ 25e748 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -534276,15 +534276,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - @ instruction: 0x015e9396 │ │ │ │ + cmpeq lr, r6, lsr #7 │ │ │ │ cmp r1, #32 │ │ │ │ bhi 25e834 │ │ │ │ ldr r3, [pc, #304] @ 25e88c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ bhi 25e804 │ │ │ │ @@ -534357,15 +534357,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - cmpeq lr, sl, lsl #4 │ │ │ │ + cmpeq lr, sl, lsl r2 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi 25edec │ │ │ │ ldr r3, [pc, #1880] @ 25effc │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -534833,15 +534833,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmpeq lr, r2, ror #1 │ │ │ │ + ldrsheq r9, [lr, #-2] │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -536058,15 +536058,15 @@ │ │ │ │ and r3, r3, r6 │ │ │ │ orr r3, r3, r5 │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne 2602e4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmpeq lr, r6, lsl #16 │ │ │ │ + cmpeq lr, r6, lsl r8 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi 260414 │ │ │ │ ldr ip, [pc, #308] @ 26046c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -536141,15 +536141,15 @@ │ │ │ │ add r2, r2, #8 │ │ │ │ add r3, r3, r5 │ │ │ │ cmp r1, r2 │ │ │ │ str r6, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne 260434 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - cmpeq lr, lr, lsl #13 │ │ │ │ + @ instruction: 0x015e769e │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ lsl r0, r0, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ @@ -536562,15 +536562,15 @@ │ │ │ │ cmp ip, r1 │ │ │ │ strd r2, [r0, #8]! │ │ │ │ bne 260aa4 │ │ │ │ b 2609cc │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq pc, sp, r4, lsr #13 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq lr, sl, rrx │ │ │ │ + cmpeq lr, sl, ror r0 │ │ │ │ orreq pc, sp, r4, lsr #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r1] │ │ │ │ ldr r5, [r1, #8] │ │ │ │ @@ -541578,15 +541578,15 @@ │ │ │ │ beq 265954 │ │ │ │ ands r2, r1, r8 │ │ │ │ and r3, r1, #-2147483648 @ 0x80000000 │ │ │ │ strdeq r2, [r4] │ │ │ │ cmp r5, r7 │ │ │ │ bne 265928 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - cmpeq lr, r2, lsr #4 │ │ │ │ + cmpeq lr, r2, lsr r2 │ │ │ │ svcvc 0x00f00000 @ IMB │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp r2, #32 │ │ │ │ @@ -543441,15 +543441,15 @@ │ │ │ │ beq 267670 │ │ │ │ ands r2, r1, r7 │ │ │ │ and r3, r1, #-2147483648 @ 0x80000000 │ │ │ │ strdeq r2, [r4] │ │ │ │ cmp r8, r5 │ │ │ │ bne 267650 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - cmpeq lr, sl, asr r5 │ │ │ │ + cmpeq lr, sl, ror #10 │ │ │ │ svcvc 0x00f00000 @ IMB │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ @@ -543565,15 +543565,15 @@ │ │ │ │ beq 267860 │ │ │ │ ands r2, r1, r7 │ │ │ │ and r3, r1, #-2147483648 @ 0x80000000 │ │ │ │ strdeq r2, [r4] │ │ │ │ cmp r8, r5 │ │ │ │ bne 267840 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - @ instruction: 0x015e039a │ │ │ │ + cmpeq lr, sl, lsr #7 │ │ │ │ svcvc 0x00f00000 @ IMB │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3960] @ 0xf78 │ │ │ │ cmp r2, #32 │ │ │ │ sub sp, sp, #100 @ 0x64 │ │ │ │ @@ -546957,17 +546957,17 @@ │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mla r3, r2, r3, r1 │ │ │ │ str r3, [r4, r0, lsl #3] │ │ │ │ add r0, r0, #1 │ │ │ │ cmp r5, r0 │ │ │ │ bne 26ad08 │ │ │ │ b 26a09c │ │ │ │ - cmpeq sp, sl, lsl #25 │ │ │ │ - cmpeq sp, r8, asr #26 │ │ │ │ - cmpeq sp, ip, asr sp │ │ │ │ + @ instruction: 0x015ddc9a │ │ │ │ + cmpeq sp, r8, asr sp │ │ │ │ + cmpeq sp, ip, ror #26 │ │ │ │ svcvc 0x00800000 │ │ │ │ ldrbmi pc, [pc, -r0, lsl #30]! @ │ │ │ │ ldrbtmi pc, [pc], r0, lsl #28 @ │ │ │ │ addhi r8, r0, r1, lsl #1 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ svccc 0x00f00000 @ IMB │ │ │ │ andeq pc, pc, r0, lsl #24 │ │ │ │ @@ -551096,21 +551096,21 @@ │ │ │ │ str r1, [r4, r0, lsl #3] │ │ │ │ add r0, r0, #1 │ │ │ │ cmp r5, r0 │ │ │ │ bne 26ed90 │ │ │ │ b 26a09c │ │ │ │ svcvc 0x00800000 │ │ │ │ svcvc 0x00efffff │ │ │ │ - cmpeq sp, r4, ror #5 │ │ │ │ - cmpeq sp, r0, lsl #6 │ │ │ │ - cmpeq sp, ip, lsl r3 │ │ │ │ - cmpeq sp, r8, lsr r3 │ │ │ │ ldrsheq r9, [sp, #-36] @ 0xffffffdc │ │ │ │ cmpeq sp, r0, lsl r3 │ │ │ │ cmpeq sp, ip, lsr #6 │ │ │ │ + cmpeq sp, r8, asr #6 │ │ │ │ + cmpeq sp, r4, lsl #6 │ │ │ │ + cmpeq sp, r0, lsr #6 │ │ │ │ + cmpeq sp, ip, lsr r3 │ │ │ │ svcvc 0x00800000 │ │ │ │ svcvc 0x007fffff │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ mov r2, r1 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ @@ -554005,15 +554005,15 @@ │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ udf #0 │ │ │ │ @ instruction: 0x018ce5b0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq ip, r8, r0, lsr #3 │ │ │ │ + ldrheq ip, [r8], #16 @ │ │ │ │ andeq r0, r1, r1 │ │ │ │ @ instruction: 0x018ce4b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -554565,15 +554565,15 @@ │ │ │ │ ldrb r0, [r1, #5] │ │ │ │ bl 1e3118 │ │ │ │ b 2722a0 │ │ │ │ mov r0, #7 │ │ │ │ b 2722a0 │ │ │ │ mov r0, #160 @ 0xa0 │ │ │ │ b 2722a0 │ │ │ │ - cmpeq sp, r8, lsl lr │ │ │ │ + cmpeq sp, r8, lsr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r3, r0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r0, r2 │ │ │ │ @@ -555193,15 +555193,15 @@ │ │ │ │ bne 272d28 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 271f68 │ │ │ │ orreq sp, ip, ip, lsl r4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - @ instruction: 0x015d5498 │ │ │ │ + cmpeq sp, r8, lsr #9 │ │ │ │ orreq sp, ip, r0, ror #7 │ │ │ │ orreq sp, ip, r8, asr r3 │ │ │ │ strdeq sp, [ip, r4] │ │ │ │ orreq sp, ip, r4, asr #5 │ │ │ │ orreq sp, ip, r8, lsl #5 │ │ │ │ orreq sp, ip, r8, asr r2 │ │ │ │ orreq sp, ip, r8, lsl r2 │ │ │ │ @@ -555289,16 +555289,16 @@ │ │ │ │ b 272f1c │ │ │ │ ldr r7, [pc, #44] @ 272fb8 │ │ │ │ b 272f1c │ │ │ │ ldr r7, [pc, #40] @ 272fbc │ │ │ │ b 272f1c │ │ │ │ mov r7, #344 @ 0x158 │ │ │ │ b 272f1c │ │ │ │ - ldrsheq r5, [sp, #-28] @ 0xffffffe4 │ │ │ │ - ldrsheq r5, [sp, #-28] @ 0xffffffe4 │ │ │ │ + cmpeq sp, ip, lsl #4 │ │ │ │ + cmpeq sp, ip, lsl #4 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ andeq r0, r0, r6, lsl #2 │ │ │ │ andeq r0, r0, sl, asr r1 │ │ │ │ andeq r0, r0, r9, asr r1 │ │ │ │ andeq r0, r0, r5, lsl #2 │ │ │ │ andeq r0, r0, fp, asr r1 │ │ │ │ @@ -555497,15 +555497,15 @@ │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 2732d4 │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq ip, ip, ip, lsr #28 │ │ │ │ - cmpeq sp, r8, lsl r0 │ │ │ │ + cmpeq sp, r8, lsr #32 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq ip, ip, r8, asr #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr ip, [pc, #288] @ 273420 │ │ │ │ @@ -555653,15 +555653,15 @@ │ │ │ │ mov r1, #207 @ 0xcf │ │ │ │ bl 271f68 │ │ │ │ ldr r1, [pc, #16] @ 273550 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ b 271ef8 │ │ │ │ - cmpeq sp, ip, ror ip │ │ │ │ + cmpeq sp, ip, lsl #25 │ │ │ │ andeq r0, r0, fp, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ mov r5, r1 │ │ │ │ @@ -556011,19 +556011,19 @@ │ │ │ │ str lr, [sp, #24] │ │ │ │ b 273ab0 │ │ │ │ ldr r0, [r4, #16] │ │ │ │ b 273754 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq ip, ip, r0, lsl #21 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrsbeq r4, [sp, #-168] @ 0xffffff58 │ │ │ │ - cmpeq sp, r0, lsl sl │ │ │ │ + cmpeq sp, r8, ror #21 │ │ │ │ + cmpeq sp, r0, lsr #20 │ │ │ │ andeq r8, r0, r1 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ - cmpeq sp, ip, asr r9 │ │ │ │ + cmpeq sp, ip, ror #18 │ │ │ │ svccc 0x00f00000 @ IMB │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ andeq r0, r0, r9, ror #2 │ │ │ │ orreq ip, ip, r0, asr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -556445,19 +556445,19 @@ │ │ │ │ strd r0, [sp, #40] @ 0x28 │ │ │ │ b 273ee4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq ip, ip, ip, asr #9 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ svccc 0x00f00000 @ IMB │ │ │ │ svcvc 0x00f00000 @ IMB │ │ │ │ - cmpeq sp, ip, lsr r3 │ │ │ │ - cmpeq sp, r0, ror #5 │ │ │ │ + cmpeq sp, ip, asr #6 │ │ │ │ + ldrsheq r4, [sp, #-32] @ 0xffffffe0 │ │ │ │ orreq ip, ip, ip, asr #2 │ │ │ │ andeq r0, r0, r6, lsl r1 │ │ │ │ - cmpeq sp, r0, asr #4 │ │ │ │ + cmpeq sp, r0, asr r2 │ │ │ │ andeq r0, r0, r3, lsl r1 │ │ │ │ orreq ip, ip, r0 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -557118,21 +557118,21 @@ │ │ │ │ str r6, [sp, #36] @ 0x24 │ │ │ │ b 274b4c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq fp, ip, r4, ror #18 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ svccc 0x00f00000 @ IMB │ │ │ │ andeq r0, r0, lr, lsl #2 │ │ │ │ - cmpeq sp, r0, lsl #21 │ │ │ │ + @ instruction: 0x015d3a90 │ │ │ │ svclt 0x0088d8d4 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ svclt 0x00f921fb │ │ │ │ ldrdeq fp, [ip, r8] │ │ │ │ - cmpeq sp, r8, lsr #14 │ │ │ │ - ldrsbeq r3, [sp, #-96] @ 0xffffffa0 │ │ │ │ + cmpeq sp, r8, lsr r7 │ │ │ │ + cmpeq sp, r0, ror #13 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ orreq fp, ip, ip, lsr r4 │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ @@ -558009,15 +558009,15 @@ │ │ │ │ bne 2759f4 │ │ │ │ b 27577c │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #32] │ │ │ │ udf #0 │ │ │ │ - cmpeq sp, ip, ror #26 │ │ │ │ + cmpeq sp, ip, ror sp │ │ │ │ orreq sl, ip, r4, asr #22 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -559076,58 +559076,58 @@ │ │ │ │ ldrb r7, [r3, #18] │ │ │ │ b 275be8 │ │ │ │ orreq sl, ip, r4, lsl #10 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq sl, ip, r8, ror #9 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, sp, ror r1 │ │ │ │ - @ instruction: 0x015d2694 │ │ │ │ + cmpeq sp, r4, lsr #13 │ │ │ │ andeq r8, r0, r9, ror r8 │ │ │ │ andeq r0, r0, r3, lsl #4 │ │ │ │ orreq sl, ip, r4, lsl #8 │ │ │ │ - ldrheq r2, [sp, #-96] @ 0xffffffa0 │ │ │ │ + cmpeq sp, r0, asr #13 │ │ │ │ andeq r0, r0, sl, lsr #4 │ │ │ │ - cmpeq sp, sl, lsl #13 │ │ │ │ + @ instruction: 0x015d269a │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ - cmpeq sp, r4, ror #12 │ │ │ │ + cmpeq sp, r4, ror r6 │ │ │ │ andeq r0, r0, r2, ror r2 │ │ │ │ andseq pc, r9, r6, lsl #28 │ │ │ │ eoreq r0, r0, r1 │ │ │ │ andeq r0, r0, r3, lsr r2 │ │ │ │ andeq r0, r0, r5, ror #2 │ │ │ │ - cmpeq sp, r0, lsl r6 │ │ │ │ - ldrsheq r2, [sp, #-88] @ 0xffffffa8 │ │ │ │ - cmpeq sp, sl, ror #11 │ │ │ │ + cmpeq sp, r0, lsr #12 │ │ │ │ + cmpeq sp, r8, lsl #12 │ │ │ │ + ldrsheq r2, [sp, #-90] @ 0xffffffa6 │ │ │ │ andeq r0, r0, sp, lsr #3 │ │ │ │ subne r1, r1, #15232 @ 0x3b80 │ │ │ │ - cmpeq sp, r6, lsr #11 │ │ │ │ + ldrheq r2, [sp, #-86] @ 0xffffffaa │ │ │ │ ldreq r5, [r8], #-4095 @ 0xfffff001 │ │ │ │ stmdacc r1, {} @ │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ ldccs 0, cr1, [r0], {1} │ │ │ │ andeq r0, r1, r8, lsl r0 │ │ │ │ @ instruction: 0x0006a4b2 │ │ │ │ stmdaeq r0, {r0}^ │ │ │ │ strbne r0, [r0, r1]! │ │ │ │ andeq r0, r0, r7, lsl #5 │ │ │ │ eoreq r0, r0, r9, asr #32 │ │ │ │ eorseq r1, lr, r2, lsr #24 │ │ │ │ andeq r1, r0, r9, asr #8 │ │ │ │ - cmpeq sp, ip, lsr #19 │ │ │ │ + ldrheq r1, [sp, #-156] @ 0xffffff64 │ │ │ │ svcvs 0x00e00002 │ │ │ │ andeq r4, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r9, lsr #5 │ │ │ │ - cmpeq sp, r8, asr #16 │ │ │ │ + cmpeq sp, r8, asr r8 │ │ │ │ ldrdeq r0, [r0], -r5 │ │ │ │ muleq r1, r0, r9 │ │ │ │ @ instruction: 0x01248001 │ │ │ │ andeq r0, r2, #0 │ │ │ │ - cmpeq sp, r6, ror #14 │ │ │ │ - cmpeq sp, r6, lsr #12 │ │ │ │ + cmpeq sp, r6, ror r7 │ │ │ │ + cmpeq sp, r6, lsr r6 │ │ │ │ cmp r3, #179 @ 0xb3 │ │ │ │ bls 276380 │ │ │ │ sub r0, r3, #180 @ 0xb4 │ │ │ │ mov r1, #1 │ │ │ │ lsl r1, r1, r0 │ │ │ │ ldr r0, [pc, #-60] @ 276b58 │ │ │ │ tst r1, r0 │ │ │ │ @@ -560207,20 +560207,20 @@ │ │ │ │ udf #0 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #32] │ │ │ │ udf #0 │ │ │ │ orreq r9, ip, r4, ror #1 │ │ │ │ ldrdeq r9, [ip, r8] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq sp, r6, asr r5 │ │ │ │ - cmpeq sp, r0, lsr r5 │ │ │ │ - cmpeq sp, lr, lsl r5 │ │ │ │ + cmpeq sp, r6, ror #10 │ │ │ │ + cmpeq sp, r0, asr #10 │ │ │ │ + cmpeq sp, lr, lsr #10 │ │ │ │ orreq r8, ip, r0, ror #31 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - cmpeq sp, r2, ror #5 │ │ │ │ + ldrsheq r1, [sp, #-34] @ 0xffffffde │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ tsteq r0, r4 │ │ │ │ tsteq r0, r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -563159,16 +563159,16 @@ │ │ │ │ mov r0, r8 │ │ │ │ b 27a5d4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r6, ip, ip, asr #5 │ │ │ │ ldrdeq r6, [ip, r0] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq r6, ip, r0, lsl #5 │ │ │ │ - cmpeq ip, lr, lsl #14 │ │ │ │ - cmpeq ip, sl, lsl #14 │ │ │ │ + cmpeq ip, lr, lsl r7 │ │ │ │ + cmpeq ip, sl, lsl r7 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ ldr r2, [pc, #812] @ 27ade8 │ │ │ │ @@ -563781,15 +563781,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 27af0c │ │ │ │ b 27b084 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r5, ip, r4, ror #3 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x018c5190 │ │ │ │ - cmpeq ip, sl, lsl r6 │ │ │ │ + cmpeq ip, sl, lsr #12 │ │ │ │ @ instruction: 0x000001bb │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ orreq r5, ip, r0, lsl r0 │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ lsr r5, r1, #5 │ │ │ │ @@ -563851,15 +563851,15 @@ │ │ │ │ tst ip, #1 │ │ │ │ moveq ip, #1 │ │ │ │ orreq r2, r2, ip, lsl r0 │ │ │ │ ldreq r0, [sp] │ │ │ │ strbeq ip, [r0] │ │ │ │ streq r2, [r3, r1, lsl #2] │ │ │ │ bx lr │ │ │ │ - cmpeq ip, r6 │ │ │ │ + cmpeq ip, r6, lsl r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r3, [pc, #1284] @ 27ba84 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -564179,15 +564179,15 @@ │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r7 │ │ │ │ str r8, [sp] │ │ │ │ bl 27b4d0 │ │ │ │ b 27b858 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmpeq ip, sp, ror #30 │ │ │ │ + cmpeq ip, sp, ror pc │ │ │ │ orreq r4, ip, r8, ror #20 │ │ │ │ orreq r4, ip, r0, asr sl │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq r4, ip, r8, asr #18 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ @@ -564570,15 +564570,15 @@ │ │ │ │ str fp, [r6, #12] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ udf #0 │ │ │ │ orreq r4, ip, ip, lsr r5 │ │ │ │ orreq r4, ip, r4, lsr #10 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrdeq r4, [ip, ip] │ │ │ │ - cmpeq ip, sl, lsr #19 │ │ │ │ + ldrheq ip, [ip, #-154] @ 0xffffff66 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ andeq r0, r0, r1, lsr #6 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, r5, lsl #3 │ │ │ │ andeq r0, r0, r5, lsr #5 │ │ │ │ andeq r0, r0, r3, lsl #3 │ │ │ │ andeq r0, r0, r1, asr #2 │ │ │ │ @@ -565230,16 +565230,16 @@ │ │ │ │ b 27ca28 │ │ │ │ stm sp, {r0, ip} │ │ │ │ b 27ca28 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r3, ip, ip, lsl r9 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq r3, ip, r4, asr #16 │ │ │ │ - cmpeq ip, sl, ror #25 │ │ │ │ - ldrheq fp, [ip, #-206] @ 0xffffff32 │ │ │ │ + ldrsheq fp, [ip, #-202] @ 0xffffff36 │ │ │ │ + cmpeq ip, lr, asr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #128] @ 27cb90 │ │ │ │ ldr r3, [pc, #128] @ 27cb94 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -565671,15 +565671,15 @@ │ │ │ │ beq 27cfc4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ blx r6 │ │ │ │ cmp r0, #0 │ │ │ │ bne 27d1ac │ │ │ │ b 27d088 │ │ │ │ - cmpeq ip, sl, lsl #12 │ │ │ │ + cmpeq ip, sl, lsl r6 │ │ │ │ orreq r3, ip, r8, lsr #1 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -565857,15 +565857,15 @@ │ │ │ │ bne 27d310 │ │ │ │ ldr r3, [r3, #36] @ 0x24 │ │ │ │ cmp r4, r3 │ │ │ │ bne 27d310 │ │ │ │ b 27d294 │ │ │ │ ldrdeq r2, [ip, ip] │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ - ldrheq fp, [ip, #-32] @ 0xffffffe0 │ │ │ │ + cmpeq ip, r0, asr #5 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ ldr r3, [pc, #240] @ 27d5bc │ │ │ │ ldrb r2, [r0, #12] │ │ │ │ ldr ip, [pc, #236] @ 27d5c0 │ │ │ │ add r3, pc, r3 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #9 │ │ │ │ @@ -565921,15 +565921,15 @@ │ │ │ │ add r3, r3, r3, lsl #3 │ │ │ │ add r3, r2, r3, lsl #2 │ │ │ │ ldrb r3, [r3, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r3, [r0, #36] @ 0x24 │ │ │ │ bxeq lr │ │ │ │ b 27d4f4 │ │ │ │ - @ instruction: 0x015cb09a │ │ │ │ + cmpeq ip, sl, lsr #1 │ │ │ │ orreq r2, ip, r4, lsr #22 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [r0, #60] @ 0x3c │ │ │ │ @@ -566211,15 +566211,15 @@ │ │ │ │ mov r0, #213 @ 0xd5 │ │ │ │ bx lr │ │ │ │ mov r0, #226 @ 0xe2 │ │ │ │ bx lr │ │ │ │ mov r0, #320 @ 0x140 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ - ldrheq sl, [ip, #-176] @ 0xffffff50 │ │ │ │ + cmpeq ip, r0, asr #23 │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ andeq r0, r0, r6, asr #2 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -568328,15 +568328,15 @@ │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ andeq r0, r0, pc, asr #2 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ andeq r0, r0, r6, asr #2 │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ - cmpeq ip, r8, lsl #23 │ │ │ │ + @ instruction: 0x015c7b98 │ │ │ │ ldr r4, [r5, #60] @ 0x3c │ │ │ │ str r2, [sp, #32] │ │ │ │ mov r0, r4 │ │ │ │ str r1, [sp, #28] │ │ │ │ bl 27da58 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ ldr r2, [sp, #32] │ │ │ │ @@ -570285,26 +570285,26 @@ │ │ │ │ bl 1e16b8 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #16] │ │ │ │ udf #0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ udf #0 │ │ │ │ andeq r0, r0, r2, asr r1 │ │ │ │ - cmpeq ip, r8, lsr #18 │ │ │ │ + cmpeq ip, r8, lsr r9 │ │ │ │ @ instruction: 0x000001bf │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ muleq r0, fp, r2 │ │ │ │ - cmpeq ip, r8, lsl #14 │ │ │ │ + cmpeq ip, r8, lsl r7 │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ - cmpeq ip, r4, asr r4 │ │ │ │ + cmpeq ip, r4, ror #8 │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ - cmpeq ip, r4, lsl r1 │ │ │ │ + cmpeq ip, r4, lsr #2 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ - cmpeq ip, r2, lsl #1 │ │ │ │ + @ instruction: 0x015c7092 │ │ │ │ andeq r0, r0, fp, lsr #3 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -570332,15 +570332,15 @@ │ │ │ │ ldr r3, [pc, #20] @ 281aa8 │ │ │ │ lsl r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - cmpeq ip, r0, ror #24 │ │ │ │ + cmpeq ip, r0, ror ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ mov r8, r3 │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ ldr ip, [r8] │ │ │ │ @@ -570675,15 +570675,15 @@ │ │ │ │ mov ip, #0 │ │ │ │ mov r0, r7 │ │ │ │ str ip, [sp] │ │ │ │ bl 282010 │ │ │ │ add sp, sp, #84 @ 0x54 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ orreq lr, fp, ip, lsl r5 │ │ │ │ - ldrheq r6, [ip, #-206] @ 0xffffff32 │ │ │ │ + cmpeq ip, lr, asr #25 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ muleq r0, fp, r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ mov r7, r2 │ │ │ │ @@ -570920,18 +570920,18 @@ │ │ │ │ b 2821c0 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ b 282230 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq sp, fp, r4, asr #31 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrsheq r6, [ip, #-110] @ 0xffffff92 │ │ │ │ + cmpeq ip, lr, lsl #14 │ │ │ │ andeq r0, r0, r6, asr #2 │ │ │ │ orreq sp, fp, r0, lsr lr │ │ │ │ - cmpeq ip, sl, asr #11 │ │ │ │ + ldrsbeq r6, [ip, #-90] @ 0xffffffa6 │ │ │ │ orreq sp, fp, r4, ror #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, sp, #140 @ 0x8c │ │ │ │ str r2, [sp, #24] │ │ │ │ @@ -571649,19 +571649,19 @@ │ │ │ │ mov r3, #20 │ │ │ │ b 282acc │ │ │ │ mov r3, #20 │ │ │ │ b 282b2c │ │ │ │ mov r3, #20 │ │ │ │ b 282b8c │ │ │ │ orreq sp, fp, ip, lsl r7 │ │ │ │ - cmpeq ip, lr, lsr r5 │ │ │ │ + cmpeq ip, lr, asr #10 │ │ │ │ andeq r1, r0, ip, asr #28 │ │ │ │ - cmpeq ip, ip, lsl #10 │ │ │ │ - ldrsheq r9, [ip, #-68] @ 0xffffffbc │ │ │ │ - cmpeq ip, r2, ror #9 │ │ │ │ + cmpeq ip, ip, lsl r5 │ │ │ │ + cmpeq ip, r4, lsl #10 │ │ │ │ + ldrsheq r9, [ip, #-66] @ 0xffffffbe │ │ │ │ orreq lr, sl, ip, lsr #19 │ │ │ │ orreq lr, sl, ip, ror #19 │ │ │ │ orreq lr, sl, r0, lsr #19 │ │ │ │ orreq lr, sl, r4, ror #17 │ │ │ │ ldrdeq lr, [sl, r0] │ │ │ │ orreq lr, sl, r4, lsl r8 │ │ │ │ orreq lr, sl, r0, lsl #16 │ │ │ │ @@ -571897,19 +571897,19 @@ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq ip, fp, r4, asr #31 │ │ │ │ orreq r5, sp, ip, ror #7 │ │ │ │ orreq r5, sp, r8, lsr #7 │ │ │ │ @ instruction: 0x018d539c │ │ │ │ orreq ip, fp, r8, lsl #30 │ │ │ │ andeq r1, r0, ip, ror #3 │ │ │ │ - rscseq r8, r8, r8, lsr #6 │ │ │ │ - rscseq sl, r7, r4, lsl #22 │ │ │ │ + rscseq r8, r8, r8, lsr r3 │ │ │ │ + rscseq sl, r7, r4, lsl fp │ │ │ │ orreq r5, sp, r4, asr #5 │ │ │ │ andeq r2, r0, r4, asr #2 │ │ │ │ - tsteq r5, r8, lsr r7 │ │ │ │ + tsteq r5, r8, asr #14 │ │ │ │ @ instruction: 0xfffff634 │ │ │ │ @ instruction: 0xfffff620 │ │ │ │ strdeq r5, [sp, r8] │ │ │ │ b 283344 │ │ │ │ ldr r0, [r0, #32] │ │ │ │ ldrb r3, [r0, #4] │ │ │ │ cmp r3, #22 │ │ │ │ @@ -571976,15 +571976,15 @@ │ │ │ │ ldr r0, [r2, r3, lsl #2] │ │ │ │ sub r0, r0, #64 @ 0x40 │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ bx lr │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrsheq r8, [ip, #-180] @ 0xffffff4c │ │ │ │ + cmpeq ip, r4, lsl #24 │ │ │ │ ldr r3, [pc, #224] @ 283544 │ │ │ │ ldrb r2, [r0, #4] │ │ │ │ ldr r1, [pc, #220] @ 283548 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ cmp r2, #14 │ │ │ │ bhi 283538 │ │ │ │ @@ -572035,15 +572035,15 @@ │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #80] @ 283584 │ │ │ │ ldr r0, [r1, r3] │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #72] @ 283588 │ │ │ │ ldr r0, [r1, r3] │ │ │ │ bx lr │ │ │ │ - cmpeq ip, ip, lsr #20 │ │ │ │ + cmpeq ip, ip, lsr sl │ │ │ │ orreq ip, fp, ip, lsl #23 │ │ │ │ @ instruction: 0x00001db8 │ │ │ │ muleq r0, r0, r6 │ │ │ │ andeq r0, r0, r4, ror #30 │ │ │ │ andeq r2, r0, r0, asr #2 │ │ │ │ andeq r1, r0, r0, lsr #9 │ │ │ │ muleq r0, r4, r5 │ │ │ │ @@ -572543,21 +572543,21 @@ │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ ldr r3, [pc, #204] @ 283df0 │ │ │ │ ldr r0, [ip, r3] │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ ldr r3, [pc, #196] @ 283df4 │ │ │ │ ldr r0, [ip, r3] │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - cmpeq ip, r0, lsl #10 │ │ │ │ + cmpeq ip, r0, lsl r5 │ │ │ │ orreq ip, fp, r0, asr r6 │ │ │ │ andeq r1, r0, ip, asr #28 │ │ │ │ andeq r2, r0, ip, ror r1 │ │ │ │ - ldrsbeq r8, [ip, #-64] @ 0xffffffc0 │ │ │ │ - ldrheq r8, [ip, #-70] @ 0xffffffba │ │ │ │ - cmpeq ip, sl, lsr #9 │ │ │ │ + cmpeq ip, r0, ror #9 │ │ │ │ + cmpeq ip, r6, asr #9 │ │ │ │ + ldrheq r8, [ip, #-74] @ 0xffffffb6 │ │ │ │ @ instruction: 0x000015b4 │ │ │ │ andeq r1, r0, r0, ror #15 │ │ │ │ strdeq r1, [r0], -r4 │ │ │ │ andeq r1, r0, r8, lsr r1 │ │ │ │ andeq r0, r0, r8, lsr #31 │ │ │ │ andeq r1, r0, r0, asr r0 │ │ │ │ andeq r1, r0, r0, lsr pc │ │ │ │ @@ -572840,21 +572840,21 @@ │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #228] @ 2842ac │ │ │ │ ldr r0, [ip, r3] │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #220] @ 2842b0 │ │ │ │ ldr r0, [ip, r3] │ │ │ │ bx lr │ │ │ │ - cmpeq ip, r2, asr #1 │ │ │ │ + ldrsbeq r8, [ip, #-2] │ │ │ │ orreq ip, fp, r8, asr #3 │ │ │ │ andeq r1, r0, ip, asr #28 │ │ │ │ - cmpeq ip, lr, lsr #1 │ │ │ │ - @ instruction: 0x015c809a │ │ │ │ - cmpeq ip, r8, lsl #1 │ │ │ │ - cmpeq ip, ip, ror r0 │ │ │ │ + ldrheq r8, [ip, #-14] │ │ │ │ + cmpeq ip, sl, lsr #1 │ │ │ │ + @ instruction: 0x015c8098 │ │ │ │ + cmpeq ip, ip, lsl #1 │ │ │ │ andeq r1, r0, ip, lsr #5 │ │ │ │ andeq r1, r0, r0, asr #32 │ │ │ │ andeq r1, r0, r8, asr #6 │ │ │ │ andeq r2, r0, r4, lsr r1 │ │ │ │ andeq r1, r0, r8, asr #15 │ │ │ │ andeq r0, r0, ip, lsr #30 │ │ │ │ andeq r1, r0, r0, ror #13 │ │ │ │ @@ -573238,23 +573238,23 @@ │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #320] @ 284940 │ │ │ │ ldr r0, [ip, r3] │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #312] @ 284944 │ │ │ │ ldr r0, [ip, r3] │ │ │ │ bx lr │ │ │ │ - cmpeq ip, sl, ror ip │ │ │ │ + cmpeq ip, sl, lsl #25 │ │ │ │ orreq fp, fp, r8, lsr sp │ │ │ │ andeq r1, r0, ip, asr #28 │ │ │ │ - cmpeq ip, r6, ror #24 │ │ │ │ - cmpeq ip, r2, asr ip │ │ │ │ - cmpeq ip, r6, asr #24 │ │ │ │ - cmpeq ip, sl, lsr ip │ │ │ │ - cmpeq ip, lr, lsr #24 │ │ │ │ - cmpeq ip, r2, lsr #24 │ │ │ │ + cmpeq ip, r6, ror ip │ │ │ │ + cmpeq ip, r2, ror #24 │ │ │ │ + cmpeq ip, r6, asr ip │ │ │ │ + cmpeq ip, sl, asr #24 │ │ │ │ + cmpeq ip, lr, lsr ip │ │ │ │ + cmpeq ip, r2, lsr ip │ │ │ │ strdeq r1, [r0], -r0 │ │ │ │ ldrdeq r1, [r0], -r4 │ │ │ │ andeq r1, r0, r4, ror r3 │ │ │ │ andeq r2, r0, r4, ror r1 │ │ │ │ andeq r1, r0, r8, lsr #4 │ │ │ │ andeq r1, r0, r4, rrx │ │ │ │ andeq r1, r0, r8, lsl #17 │ │ │ │ @@ -573515,17 +573515,17 @@ │ │ │ │ orreq r3, sp, ip, ror #20 │ │ │ │ ldrdeq fp, [fp, r8] │ │ │ │ @ instruction: 0xffffde54 │ │ │ │ @ instruction: 0xffffde24 │ │ │ │ ldrdeq r3, [sp, r4] │ │ │ │ andeq r1, r0, r6, lsl r7 │ │ │ │ andeq r1, r0, ip, ror #3 │ │ │ │ - rscseq r9, r7, ip, lsl #3 │ │ │ │ + smlalseq r9, r7, ip, r1 │ │ │ │ orreq r3, sp, r8, asr #17 │ │ │ │ - rscseq r9, r7, r0, lsl #1 │ │ │ │ + smlalseq r9, r7, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldrb r3, [r0] │ │ │ │ mov r7, r0 │ │ │ │ ldrb r0, [r0, #1] │ │ │ │ @@ -573715,21 +573715,21 @@ │ │ │ │ orreq fp, fp, r8, lsl r3 │ │ │ │ orreq r3, sp, ip, asr #14 │ │ │ │ orreq r3, sp, r0, asr #14 │ │ │ │ orreq fp, fp, ip, lsr #5 │ │ │ │ @ instruction: 0x018d36b8 │ │ │ │ andeq r1, r0, pc, lsl #14 │ │ │ │ andeq r1, r0, ip, ror #3 │ │ │ │ - cmpeq ip, ip, ror r1 │ │ │ │ + cmpeq ip, ip, lsl #3 │ │ │ │ strdeq r3, [sp, r8] │ │ │ │ - smlatbeq r6, ip, r6, ip │ │ │ │ - rscseq r8, r7, r0, asr #27 │ │ │ │ - strdeq r3, [r5, -r8] │ │ │ │ - rscseq r9, r7, r0, asr r0 │ │ │ │ - rscseq r8, r7, r0, ror #26 │ │ │ │ + @ instruction: 0x0106c6bc │ │ │ │ + ldrsbeq r8, [r7], #208 @ 0xd0 @ │ │ │ │ + tsteq r5, r8 │ │ │ │ + rscseq r9, r7, r0, rrx │ │ │ │ + rscseq r8, r7, r0, ror sp │ │ │ │ andeq r2, r0, r4, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r7, [r0, #16] │ │ │ │ mov r6, r3 │ │ │ │ @@ -574210,15 +574210,15 @@ │ │ │ │ ldr r0, [r4, #32] │ │ │ │ bl 285628 │ │ │ │ mov r2, #0 │ │ │ │ ldr r1, [r4, #16] │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 284948 │ │ │ │ - cmpeq ip, ip, ror #18 │ │ │ │ + cmpeq ip, ip, ror r9 │ │ │ │ orreq sl, fp, r8, lsr #19 │ │ │ │ andeq r1, r0, ip, ror #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ mov r8, r2 │ │ │ │ @@ -574703,15 +574703,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ bl 2828d4 │ │ │ │ b 285e64 │ │ │ │ ldr r0, [r4, #32] │ │ │ │ bl 285da0 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ b 285ec4 │ │ │ │ - cmpeq ip, r0, lsr #3 │ │ │ │ + ldrheq r6, [ip, #-16] │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldrb r1, [r0, #13] │ │ │ │ ldr r9, [pc, #592] @ 286164 │ │ │ │ cmp r1, #1 │ │ │ │ @@ -575203,15 +575203,15 @@ │ │ │ │ bl 2e2368 │ │ │ │ b 286520 │ │ │ │ ldr r1, [r5, #16] │ │ │ │ mov r0, r4 │ │ │ │ bl 2e2368 │ │ │ │ b 286510 │ │ │ │ strdeq r9, [fp, r8] │ │ │ │ - ldrheq r5, [ip, #-206] @ 0xffffff32 │ │ │ │ + cmpeq ip, lr, asr #25 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xf00001ff │ │ │ │ svceq 0x00fff000 │ │ │ │ strdeq pc, [pc], -pc @ │ │ │ │ andeq r1, r0, ip, ror #3 │ │ │ │ svceq 0x00ffff00 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ @@ -575536,15 +575536,15 @@ │ │ │ │ b 2867a8 │ │ │ │ mov r1, #8 │ │ │ │ b 286b38 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ strdeq r9, [fp, r4] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrdeq r9, [fp, r0] │ │ │ │ - cmpeq ip, r3, lsr #17 │ │ │ │ + ldrheq r5, [ip, #-131] @ 0xffffff7d │ │ │ │ @ instruction: 0x018b9890 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ strdeq r9, [fp, r0] │ │ │ │ strdeq pc, [pc], -pc @ │ │ │ │ strdeq r1, [r0], -pc @ │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ orreq r9, fp, ip, ror #12 │ │ │ │ @@ -575632,15 +575632,15 @@ │ │ │ │ ldr r2, [r4, #16] │ │ │ │ mul r0, r2, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ lsl r0, r0, #3 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ lsl r0, r0, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - cmpeq ip, r4, lsl r3 │ │ │ │ + cmpeq ip, r4, lsr #6 │ │ │ │ ldrb r3, [r0, #13] │ │ │ │ cmp r3, #1 │ │ │ │ beq 286db8 │ │ │ │ ldrbls r3, [r0, #4] │ │ │ │ bls 286da0 │ │ │ │ ldrb r2, [r0, #14] │ │ │ │ ldrb r3, [r0, #4] │ │ │ │ @@ -575804,15 +575804,15 @@ │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ ldrb r0, [r0, #13] │ │ │ │ cmp r0, #2 │ │ │ │ movls r0, #0 │ │ │ │ movhi r0, #1 │ │ │ │ bx lr │ │ │ │ - cmpeq ip, r0, lsr r0 │ │ │ │ + cmpeq ip, r0, asr #32 │ │ │ │ ldrb r3, [r0, #4] │ │ │ │ cmp r3, #19 │ │ │ │ beq 287078 │ │ │ │ mov r2, #1 │ │ │ │ b 287058 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ ldr r0, [r0, #32] │ │ │ │ @@ -576562,15 +576562,15 @@ │ │ │ │ ldrb r3, [r0, #13] │ │ │ │ smulbb r3, r3, r1 │ │ │ │ mov r1, #4 │ │ │ │ lsl r3, r3, #2 │ │ │ │ str r3, [r4] │ │ │ │ str r1, [r2] │ │ │ │ pop {r4, pc} │ │ │ │ - ldrsbeq r4, [ip, #-71] @ 0xffffffb9 │ │ │ │ + cmpeq ip, r7, ror #9 │ │ │ │ andeq r0, r0, r3, lsl #3 │ │ │ │ @ instruction: 0xffffff58 │ │ │ │ ldrb ip, [r0, #4] │ │ │ │ push {r4, lr} │ │ │ │ cmp ip, #14 │ │ │ │ mov lr, r0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -576637,16 +576637,16 @@ │ │ │ │ ldr r0, [pc, #20] @ 287d2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 287d30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ orreq fp, r2, r8, lsl #29 │ │ │ │ - smlabteq r8, r4, pc, r8 @ │ │ │ │ - @ instruction: 0x01088fb8 │ │ │ │ + ldrdeq r8, [r8, -r4] │ │ │ │ + smlabteq r8, r8, pc, r8 @ │ │ │ │ ldr r3, [pc, #200] @ 287e04 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #14 │ │ │ │ bhi 287d5c │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -576691,30 +576691,30 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #72] @ 287e3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #64] @ 287e40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - cmpeq ip, r8, asr r3 │ │ │ │ - smlalseq r2, r7, r8, r8 │ │ │ │ + cmpeq ip, r8, ror #6 │ │ │ │ + rscseq r2, r7, r8, lsr #17 │ │ │ │ + rscseq r5, r7, ip, asr pc │ │ │ │ + rscseq r3, r8, ip, ror #24 │ │ │ │ rscseq r5, r7, ip, asr #30 │ │ │ │ - rscseq r3, r8, ip, asr ip │ │ │ │ + rscseq r5, r7, r8, asr pc │ │ │ │ + rscseq r5, r7, r0, lsr #30 │ │ │ │ + rscseq r3, r9, r8, lsl #24 │ │ │ │ + tsteq r8, r0, lsl #16 │ │ │ │ + rscseq r5, r7, r0, asr #30 │ │ │ │ rscseq r5, r7, ip, lsr pc │ │ │ │ - rscseq r5, r7, r8, asr #30 │ │ │ │ - rscseq r5, r7, r0, lsl pc │ │ │ │ - ldrsheq r3, [r9], #184 @ 0xb8 @ │ │ │ │ - strdeq ip, [r8, -r0] │ │ │ │ + rscseq r5, r7, r8, lsr pc │ │ │ │ + rscseq r5, r7, r4, lsr pc │ │ │ │ rscseq r5, r7, r0, lsr pc │ │ │ │ - rscseq r5, r7, ip, lsr #30 │ │ │ │ - rscseq r5, r7, r8, lsr #30 │ │ │ │ - rscseq r5, r7, r4, lsr #30 │ │ │ │ - rscseq r5, r7, r0, lsr #30 │ │ │ │ - rscseq r5, r7, r0, lsr #30 │ │ │ │ - rscseq r5, r7, r8, lsl #14 │ │ │ │ + rscseq r5, r7, r0, lsr pc │ │ │ │ + rscseq r5, r7, r8, lsl r7 │ │ │ │ ldr r3, [pc, #200] @ 287f14 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #14 │ │ │ │ bhi 287e6c │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -576759,46 +576759,46 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #72] @ 287f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #64] @ 287f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - cmpeq ip, r7, asr r2 │ │ │ │ - rscseq r5, r7, r0, ror #29 │ │ │ │ - @ instruction: 0x01098b9c │ │ │ │ - rscseq r6, r9, r8, asr #19 │ │ │ │ - smlalseq r5, r7, r0, lr │ │ │ │ - rscseq sl, sl, ip, asr #4 │ │ │ │ - rscseq r6, r7, r8, lsr sl │ │ │ │ - tsteq r8, r0, lsr #18 │ │ │ │ - ldrsbeq r0, [r9], #16 @ │ │ │ │ - rscseq r7, r7, r8, asr r9 │ │ │ │ - rscseq r7, r7, r0, ror #18 │ │ │ │ + cmpeq ip, r7, ror #4 │ │ │ │ + ldrsheq r5, [r7], #224 @ 0xe0 @ │ │ │ │ + smlatbeq r9, ip, fp, r8 │ │ │ │ + ldrsbeq r6, [r9], #152 @ 0x98 @ │ │ │ │ + rscseq r5, r7, r0, lsr #29 │ │ │ │ + rscseq sl, sl, ip, asr r2 │ │ │ │ + rscseq r6, r7, r8, asr #20 │ │ │ │ + tsteq r8, r0, lsr r9 │ │ │ │ + rscseq r0, r9, r0, ror #3 │ │ │ │ + rscseq r7, r7, r8, ror #18 │ │ │ │ + rscseq r7, r7, r0, ror r9 │ │ │ │ + rscseq r5, r7, r0, asr lr │ │ │ │ + rscseq r5, r7, ip, asr #28 │ │ │ │ + rscseq r5, r7, r8, asr #28 │ │ │ │ + rscseq r5, r7, r4, asr #28 │ │ │ │ rscseq r5, r7, r0, asr #28 │ │ │ │ - rscseq r5, r7, ip, lsr lr │ │ │ │ - rscseq r5, r7, r8, lsr lr │ │ │ │ - rscseq r5, r7, r4, lsr lr │ │ │ │ - rscseq r5, r7, r0, lsr lr │ │ │ │ cmp r0, #31 │ │ │ │ bhi 287f7c │ │ │ │ ldr r3, [pc, #36] @ 287f88 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r0, [pc, #20] @ 287f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 287f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ orreq fp, r2, r8, lsr #23 │ │ │ │ - tsteq r8, r4, ror #26 │ │ │ │ - tsteq r8, r8, asr sp │ │ │ │ + tsteq r8, r4, ror sp │ │ │ │ + tsteq r8, r8, ror #26 │ │ │ │ subs r3, r1, #4 │ │ │ │ movne r3, #1 │ │ │ │ cmp r0, #24 │ │ │ │ movne r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ bne 288010 │ │ │ │ cmp r1, #6 │ │ │ │ @@ -576837,86 +576837,86 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #40] @ 288064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #32] @ 288068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - smlalseq r5, r7, r8, sp │ │ │ │ + rscseq r5, r7, r8, lsr #27 │ │ │ │ orreq fp, r2, r4, asr r9 │ │ │ │ - ldrdeq r8, [r8, -r0] │ │ │ │ - rscseq r5, r7, r8, lsr sp │ │ │ │ - @ instruction: 0x01088cb8 │ │ │ │ - rscseq r5, r7, r0, lsr #27 │ │ │ │ - rscseq r5, r7, r8, asr sp │ │ │ │ - rscseq r5, r7, ip, ror #26 │ │ │ │ + smlatteq r8, r0, ip, r8 │ │ │ │ + rscseq r5, r7, r8, asr #26 │ │ │ │ + smlabteq r8, r8, ip, r8 │ │ │ │ + ldrheq r5, [r7], #208 @ 0xd0 @ │ │ │ │ + rscseq r5, r7, r8, ror #26 │ │ │ │ + rscseq r5, r7, ip, ror sp │ │ │ │ cmp r0, #98 @ 0x62 │ │ │ │ bhi 288094 │ │ │ │ ldr r3, [pc, #36] @ 2880a0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r0, [pc, #20] @ 2880a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 2880a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ orreq fp, r2, r4, asr #14 │ │ │ │ - tsteq r8, ip, asr #24 │ │ │ │ - tsteq r8, r0, asr #24 │ │ │ │ + tsteq r8, ip, asr ip │ │ │ │ + tsteq r8, r0, asr ip │ │ │ │ cmp r0, #4 │ │ │ │ bhi 2880d4 │ │ │ │ ldr r3, [pc, #36] @ 2880e0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r0, [pc, #20] @ 2880e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 2880e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strdeq fp, [r2, r0] │ │ │ │ - tsteq r8, ip, lsl #24 │ │ │ │ - tsteq r8, r0, lsl #24 │ │ │ │ + tsteq r8, ip, lsl ip │ │ │ │ + tsteq r8, r0, lsl ip │ │ │ │ cmp r0, #11 │ │ │ │ bhi 288114 │ │ │ │ ldr r3, [pc, #36] @ 288120 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r0, [pc, #20] @ 288124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 288128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ orreq fp, r2, r0, lsl #13 │ │ │ │ - smlabteq r8, ip, fp, r8 │ │ │ │ - smlabteq r8, r0, fp, r8 │ │ │ │ + ldrdeq r8, [r8, -ip] │ │ │ │ + ldrdeq r8, [r8, -r0] │ │ │ │ cmp r0, #6 │ │ │ │ bhi 288154 │ │ │ │ ldr r3, [pc, #36] @ 288160 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r0, [pc, #20] @ 288164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 288168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ orreq fp, r2, r4, lsr #12 │ │ │ │ - smlabbeq r8, ip, fp, r8 │ │ │ │ - smlabbeq r8, r0, fp, r8 │ │ │ │ + @ instruction: 0x01088b9c │ │ │ │ + @ instruction: 0x01088b90 │ │ │ │ cmp r2, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub r2, r2, #1 │ │ │ │ @@ -669770,17 +669770,17 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 2e4724 │ │ │ │ b 2e2bdc │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 2e4ee4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 2e52f8 │ │ │ │ - cmpeq r6, r0, asr #26 │ │ │ │ - tsteq r0, r4, asr r8 │ │ │ │ - rscseq r1, r2, r0, lsr #20 │ │ │ │ + cmpeq r6, r0, asr sp │ │ │ │ + tsteq r0, r4, ror #16 │ │ │ │ + rscseq r1, r2, r0, lsr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, #0 │ │ │ │ @@ -669937,19 +669937,19 @@ │ │ │ │ bl 2e4fb8 │ │ │ │ b 2e2dec │ │ │ │ mov r2, r0 │ │ │ │ mov r3, r1 │ │ │ │ add r0, r4, #288 @ 0x120 │ │ │ │ bl 2f4850 │ │ │ │ b 2e2e34 │ │ │ │ - ldrsheq r1, [r2], #116 @ 0x74 @ │ │ │ │ - rscseq r1, r2, r8, ror #15 │ │ │ │ - ldrsheq r1, [r2], #124 @ 0x7c @ │ │ │ │ - ldrheq r1, [r2], #116 @ 0x74 @ │ │ │ │ - rscseq r1, r2, r0, lsl r7 │ │ │ │ + rscseq r1, r2, r4, lsl #16 │ │ │ │ + ldrsheq r1, [r2], #120 @ 0x78 @ │ │ │ │ + rscseq r1, r2, ip, lsl #16 │ │ │ │ + rscseq r1, r2, r4, asr #15 │ │ │ │ + rscseq r1, r2, r0, lsr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ subs r4, r0, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ @@ -670117,26 +670117,26 @@ │ │ │ │ cmp r0, #0 │ │ │ │ beq 2e2ff4 │ │ │ │ bl 2e53cc │ │ │ │ b 2e2ff4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq sp, r5, ip, rrx │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq r1, r2, r4, ror r6 │ │ │ │ + rscseq r1, r2, r4, lsl #13 │ │ │ │ orreq sp, r5, r8, lsr r0 │ │ │ │ - rscseq r1, r2, r4, ror #12 │ │ │ │ - rscseq r1, r2, r0, ror #11 │ │ │ │ - rscseq r1, r2, r8, ror #12 │ │ │ │ + rscseq r1, r2, r4, ror r6 │ │ │ │ + ldrsheq r1, [r2], #80 @ 0x50 @ │ │ │ │ + rscseq r1, r2, r8, ror r6 │ │ │ │ orreq ip, r5, r8, asr #30 │ │ │ │ - rscseq r1, r2, r0, ror r5 │ │ │ │ - rscseq r1, r2, r8, lsl #11 │ │ │ │ + rscseq r1, r2, r0, lsl #11 │ │ │ │ + smlalseq r1, r2, r8, r5 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - rscseq r1, r2, r8, lsl #11 │ │ │ │ - rscseq r1, r2, r4, lsr #11 │ │ │ │ - rscseq r1, r2, r0, asr #8 │ │ │ │ + smlalseq r1, r2, r8, r5 │ │ │ │ + ldrheq r1, [r2], #84 @ 0x54 @ │ │ │ │ + rscseq r1, r2, r0, asr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 2e3220 │ │ │ │ mov r0, r4 │ │ │ │ @@ -670175,15 +670175,15 @@ │ │ │ │ ldr r1, [pc, #20] @ 2e32b4 │ │ │ │ ldr r3, [r4, #404] @ 0x194 │ │ │ │ ldr r2, [r4, #400] @ 0x190 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #1 │ │ │ │ bl 53328 <__printf_chk@plt> │ │ │ │ b 2e322c │ │ │ │ - rscseq r1, r2, r0, lsl #9 │ │ │ │ + smlalseq r1, r2, r0, r4 │ │ │ │ add r0, r0, #8 │ │ │ │ b 2f11a4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [r0, #328] @ 0x148 │ │ │ │ @@ -670375,17 +670375,17 @@ │ │ │ │ b 2e3544 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 2e5240 │ │ │ │ mov r5, r0 │ │ │ │ b 2e3544 │ │ │ │ - ldrsbeq r9, [r6, #-60] @ 0xffffffc4 │ │ │ │ - tsteq r0, r4, lsl #30 │ │ │ │ - ldrheq r1, [r2], #44 @ 0x2c @ │ │ │ │ + cmpeq r6, ip, ror #7 │ │ │ │ + tsteq r0, r4, lsl pc │ │ │ │ + rscseq r1, r2, ip, asr #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #168] @ 2e36a4 │ │ │ │ mov r6, r3 │ │ │ │ @@ -670505,15 +670505,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 2e3700 │ │ │ │ b 2e3740 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq ip, r5, ip, lsl r9 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq ip, r5, ip, ror #17 │ │ │ │ - rscseq r1, r2, r4, lsl r0 │ │ │ │ + rscseq r1, r2, r4, lsr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3904] @ 0xf40 │ │ │ │ ldr r2, [pc, #744] @ 2e3ae0 │ │ │ │ ldr r3, [pc, #744] @ 2e3ae4 │ │ │ │ sub sp, sp, #156 @ 0x9c │ │ │ │ @@ -670701,15 +670701,15 @@ │ │ │ │ bl 543d8 │ │ │ │ mov r5, #0 │ │ │ │ b 2e3a7c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ strdeq ip, [r5, ip] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ - rscseq r0, r2, r4, lsr #26 │ │ │ │ + rscseq r0, r2, r4, lsr sp │ │ │ │ orreq ip, r5, r4, ror r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #408] @ 2e3ca8 │ │ │ │ @@ -670930,16 +670930,16 @@ │ │ │ │ b 2e3e30 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq ip, r5, r0, lsr #6 │ │ │ │ orreq ip, r5, r4, lsl r3 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq ip, r5, r4, asr r2 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - rscseq r0, r2, ip, lsl #19 │ │ │ │ - rscseq r0, r2, r4, lsl r9 │ │ │ │ + smlalseq r0, r2, ip, r9 │ │ │ │ + rscseq r0, r2, r4, lsr #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #412] @ 2e403c │ │ │ │ ldr r3, [pc, #412] @ 2e4040 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -671130,15 +671130,15 @@ │ │ │ │ add sp, sp, #140 @ 0x8c │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ bl 2e4048 │ │ │ │ b 2e4138 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0185bf98 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq r0, r2, ip, asr #13 │ │ │ │ + ldrsbeq r0, [r2], #108 @ 0x6c @ │ │ │ │ @ instruction: 0x0185be90 │ │ │ │ ldr r1, [r1, #16] │ │ │ │ and r1, r1, #61440 @ 0xf000 │ │ │ │ cmp r1, #32768 @ 0x8000 │ │ │ │ bne 2e41f0 │ │ │ │ cmp r3, #3 │ │ │ │ bls 2e41f8 │ │ │ │ @@ -671154,15 +671154,15 @@ │ │ │ │ subs r0, r0, #0 │ │ │ │ movne r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ - rscseq r0, r2, r4, lsl #12 │ │ │ │ + rscseq r0, r2, r4, lsl r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #128] @ 2e429c │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2e37e0 │ │ │ │ @@ -671276,15 +671276,15 @@ │ │ │ │ bl 54af8 <__atomic_fetch_add_8@plt> │ │ │ │ b 2e438c │ │ │ │ rsbs r2, r8, #0 │ │ │ │ b 2e43bc │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq fp, r5, r0, asr #26 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrsheq r0, [r2], #76 @ 0x4c @ │ │ │ │ + rscseq r0, r2, ip, lsl #10 │ │ │ │ @ instruction: 0xfffff37c │ │ │ │ orreq fp, r5, r4, ror #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr r2, [pc, #224] @ 2e44ec │ │ │ │ @@ -671481,15 +671481,15 @@ │ │ │ │ add sp, sp, #72 @ 0x48 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #0 │ │ │ │ b 2e46dc │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq fp, r5, r0, lsl #19 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq r0, r2, ip, lsr r1 │ │ │ │ + rscseq r0, r2, ip, asr #2 │ │ │ │ orreq fp, r5, r4, lsl r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr r2, [pc, #592] @ 2e498c │ │ │ │ ldr r3, [pc, #592] @ 2e4990 │ │ │ │ @@ -671639,18 +671639,18 @@ │ │ │ │ b 2e48f0 │ │ │ │ mov r0, r5 │ │ │ │ bl 52f80 │ │ │ │ b 2e48f0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0185b8b8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq r0, r2, r8, lsl #1 │ │ │ │ + smlalseq r0, r2, r8, r0 │ │ │ │ andeq r0, r8, r1, asr #32 │ │ │ │ orreq fp, r5, r0, lsr #16 │ │ │ │ - rscseq pc, r1, r0, ror #31 │ │ │ │ + ldrsheq pc, [r1], #240 @ 0xf0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #824] @ 2e4cf8 │ │ │ │ subs r4, r3, #0 │ │ │ │ @@ -671859,31 +671859,31 @@ │ │ │ │ mov r2, fp │ │ │ │ mov r1, sl │ │ │ │ b 2e4a1c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq fp, r5, r4, lsr r6 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq fp, r5, r4, lsr #12 │ │ │ │ - rscseq pc, r1, r8, asr #23 │ │ │ │ - rscseq pc, r1, r4, asr #26 │ │ │ │ + ldrsbeq pc, [r1], #184 @ 0xb8 @ │ │ │ │ + rscseq pc, r1, r4, asr sp @ │ │ │ │ orreq fp, r5, r0, lsr #11 │ │ │ │ - smlalseq pc, r1, r0, sp @ │ │ │ │ - rscseq pc, r1, ip, lsr fp @ │ │ │ │ + rscseq pc, r1, r0, lsr #27 │ │ │ │ + rscseq pc, r1, ip, asr #22 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - rscseq pc, r1, r4, lsr #27 │ │ │ │ - rscseq pc, r1, r8, lsr sp @ │ │ │ │ - rscseq pc, r1, r4, ror ip @ │ │ │ │ - ldrsheq pc, [r1], #192 @ 0xc0 @ │ │ │ │ - rscseq pc, r1, r4, ror #23 │ │ │ │ - ldrheq pc, [r1], #196 @ 0xc4 @ │ │ │ │ - rscseq pc, r1, r0, lsr #26 │ │ │ │ - ldrheq pc, [r1], #180 @ 0xb4 @ │ │ │ │ - rscseq pc, r1, ip, lsl #26 │ │ │ │ - ldrheq pc, [r1], #172 @ 0xac @ │ │ │ │ - rscseq pc, r1, r4, lsl ip @ │ │ │ │ + ldrheq pc, [r1], #212 @ 0xd4 @ │ │ │ │ + rscseq pc, r1, r8, asr #26 │ │ │ │ + rscseq pc, r1, r4, lsl #25 │ │ │ │ + rscseq pc, r1, r0, lsl #26 │ │ │ │ + ldrsheq pc, [r1], #180 @ 0xb4 @ │ │ │ │ + rscseq pc, r1, r4, asr #25 │ │ │ │ + rscseq pc, r1, r0, lsr sp @ │ │ │ │ + rscseq pc, r1, r4, asr #23 │ │ │ │ + rscseq pc, r1, ip, lsl sp @ │ │ │ │ + rscseq pc, r1, ip, asr #21 │ │ │ │ + rscseq pc, r1, r4, lsr #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ bl 52aac │ │ │ │ ldr r5, [pc, #172] @ 2e4e10 │ │ │ │ add r5, pc, r5 │ │ │ │ @@ -671927,20 +671927,20 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ ldr r0, [pc, #28] @ 2e4e28 │ │ │ │ add r0, pc, r0 │ │ │ │ b 2e4dac │ │ │ │ @ instruction: 0x0185b298 │ │ │ │ - rscseq pc, r1, ip, lsr #22 │ │ │ │ - rscseq pc, r1, ip, lsl #23 │ │ │ │ - rscseq pc, r1, r4, lsl #22 │ │ │ │ + rscseq pc, r1, ip, lsr fp @ │ │ │ │ + smlalseq pc, r1, ip, fp @ │ │ │ │ + rscseq pc, r1, r4, lsl fp @ │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - rscseq pc, r1, r0, lsl #22 │ │ │ │ - ldrsbeq pc, [r1], #164 @ 0xa4 @ │ │ │ │ + rscseq pc, r1, r0, lsl fp @ │ │ │ │ + rscseq pc, r1, r4, ror #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [pc, #148] @ 2e4ed8 │ │ │ │ ldr r3, [pc, #148] @ 2e4edc │ │ │ │ add ip, pc, ip │ │ │ │ @@ -672100,15 +672100,15 @@ │ │ │ │ beq 2e5094 │ │ │ │ bl 524dc │ │ │ │ ldr r0, [sp, #4] │ │ │ │ b 2e505c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq fp, r5, r8, lsr #32 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq pc, r1, r0, lsl #19 │ │ │ │ + smlalseq pc, r1, r0, r9 @ │ │ │ │ andeq r5, r1, r0, lsl #3 │ │ │ │ @ instruction: 0x0185af90 │ │ │ │ andeq r0, r8, r1, asr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ @@ -672187,15 +672187,15 @@ │ │ │ │ mov r5, #0 │ │ │ │ b 2e51d8 │ │ │ │ mov r5, #0 │ │ │ │ b 2e51d0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq sl, r5, r8, lsl #30 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq pc, r1, ip, ror #16 │ │ │ │ + rscseq pc, r1, ip, ror r8 @ │ │ │ │ andeq r0, r8, r2, asr #32 │ │ │ │ andseq r0, r4, r8 │ │ │ │ orreq sl, r5, r8, lsl lr │ │ │ │ ldr r1, [r0, #356] @ 0x164 │ │ │ │ ldr r0, [r0, #352] @ 0x160 │ │ │ │ b 527dc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -672355,15 +672355,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 2e54b8 │ │ │ │ add sp, sp, #128 @ 0x80 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq sl, r5, r4, lsl ip │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq pc, r1, r0, lsr r5 @ │ │ │ │ + rscseq pc, r1, r0, asr #10 │ │ │ │ andeq r3, r9, r0, lsl #21 │ │ │ │ orreq sl, r5, r4, ror #22 │ │ │ │ mov r2, #1 │ │ │ │ b 2f0070 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -672973,16 +672973,16 @@ │ │ │ │ cmp r5, #0 │ │ │ │ bne 2e5e20 │ │ │ │ b 2e5d40 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq sl, r5, r4, asr #8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq sl, r5, ip, lsl #7 │ │ │ │ - @ instruction: 0x01566b90 │ │ │ │ - ldrsheq r6, [r6, #-172] @ 0xffffff54 │ │ │ │ + cmpeq r6, r0, lsr #23 │ │ │ │ + cmpeq r6, ip, lsl #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-312] @ 0xfffffec8 │ │ │ │ sub r3, r0, #4 │ │ │ │ mov fp, r0 │ │ │ │ @@ -673157,19 +673157,19 @@ │ │ │ │ ldr r0, [sp, #8] │ │ │ │ bl 52c20 │ │ │ │ str r5, [fp, r6, lsl #2] │ │ │ │ b 2e5f30 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq sl, r5, r4, asr r1 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - smlabteq r1, r8, r9, r0 │ │ │ │ - tsteq r0, r4, ror #14 │ │ │ │ - rscseq lr, r1, r8, ror #20 │ │ │ │ - rscseq lr, r1, r4, ror #20 │ │ │ │ - strdeq r0, [r1, -ip] │ │ │ │ + ldrdeq r0, [r1, -r8] │ │ │ │ + tsteq r0, r4, ror r7 │ │ │ │ + rscseq lr, r1, r8, ror sl │ │ │ │ + rscseq lr, r1, r4, ror sl │ │ │ │ + tsteq r1, ip, lsl #18 │ │ │ │ orreq r9, r5, r8, lsl pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #1344] @ 0x540 │ │ │ │ ldr r2, [pc, #216] @ 2e6254 │ │ │ │ ldr r3, [pc, #216] @ 2e6258 │ │ │ │ @@ -673513,25 +673513,25 @@ │ │ │ │ bl 535ec │ │ │ │ mov r0, r5 │ │ │ │ bl 524dc │ │ │ │ b 2e661c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r9, [r5, r4] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq lr, r1, r0, lsr #5 │ │ │ │ - rscseq lr, r1, r0, lsr r6 │ │ │ │ - rscseq lr, r1, r8, ror #11 │ │ │ │ - ldrsbeq lr, [r1], #80 @ 0x50 @ │ │ │ │ - rscseq lr, r1, ip, ror #11 │ │ │ │ - rscseq lr, r1, r8, asr r5 │ │ │ │ - rscseq lr, r1, r0, lsr #10 │ │ │ │ - smlabteq r0, r4, sp, sl │ │ │ │ - rscseq lr, r1, ip, lsl #10 │ │ │ │ - tsteq r1, r0, lsl #8 │ │ │ │ - rscseq lr, r1, r4, lsr #8 │ │ │ │ + ldrheq lr, [r1], #32 @ │ │ │ │ + rscseq lr, r1, r0, asr #12 │ │ │ │ + ldrsheq lr, [r1], #88 @ 0x58 @ │ │ │ │ + rscseq lr, r1, r0, ror #11 │ │ │ │ + ldrsheq lr, [r1], #92 @ 0x5c @ │ │ │ │ + rscseq lr, r1, r8, ror #10 │ │ │ │ + rscseq lr, r1, r0, lsr r5 │ │ │ │ + ldrdeq sl, [r0, -r4] │ │ │ │ + rscseq lr, r1, ip, lsl r5 │ │ │ │ + tsteq r1, r0, lsl r4 │ │ │ │ + rscseq lr, r1, r4, lsr r4 │ │ │ │ andeq r0, r0, r8, lsl #8 │ │ │ │ @ instruction: 0xfffffb5c │ │ │ │ @ instruction: 0x018599bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -674428,15 +674428,15 @@ │ │ │ │ mla r2, r0, r2, r4 │ │ │ │ ror r2, r2, #15 │ │ │ │ mul r4, r1, r2 │ │ │ │ b 2e7314 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01858e90 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r6, r0, lsl r7 │ │ │ │ + cmpeq r6, r0, lsr #14 │ │ │ │ ldrbcs lr, [r4, pc, lsr #22] │ │ │ │ adcsgt sl, r2, #976 @ 0x3d0 │ │ │ │ @ instruction: 0x165667b1 │ │ │ │ @ instruction: 0x9e3779b1 │ │ │ │ strbhi ip, [fp, #2679]! @ 0xa77 │ │ │ │ orreq r8, r5, r4, lsl #27 │ │ │ │ mov r1, r0 │ │ │ │ @@ -674609,16 +674609,16 @@ │ │ │ │ add r2, r2, r2, lsl #1 │ │ │ │ lsl r2, r2, #2 │ │ │ │ bl 53d00 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [r4, #48] @ 0x30 │ │ │ │ b 2e7610 │ │ │ │ - cmpeq r6, r8, ror r2 │ │ │ │ - cmpeq r6, r8, asr #1 │ │ │ │ + cmpeq r6, r8, lsl #5 │ │ │ │ + ldrsbeq r5, [r6, #-8] │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr r3, [r0, #48] @ 0x30 │ │ │ │ str r2, [sp, #4] │ │ │ │ @@ -674740,15 +674740,15 @@ │ │ │ │ movne r0, #1 │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r6, r7, pc} │ │ │ │ teqcc r3, #52, 6 @ 0xd0000000 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ ldrbpl r5, [r5, #-1366] @ 0xfffffaaa │ │ │ │ ldrbpl r5, [r5, #-1365] @ 0xfffffaab │ │ │ │ - cmpeq r6, r4, lsr #5 │ │ │ │ + ldrheq r5, [r6, #-36] @ 0xffffffdc │ │ │ │ andeq r0, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r1 │ │ │ │ mov r1, #56 @ 0x38 │ │ │ │ @@ -674790,15 +674790,15 @@ │ │ │ │ bl 2ebd10 │ │ │ │ mov r7, #0 │ │ │ │ b 2e7aa8 │ │ │ │ teqcc r3, #52, 6 @ 0xd0000000 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ ldrbpl r5, [r5, #-1366] @ 0xfffffaaa │ │ │ │ ldrbpl r5, [r5, #-1365] @ 0xfffffaab │ │ │ │ - cmpeq r6, r8, ror #3 │ │ │ │ + ldrsheq r5, [r6, #-24] @ 0xffffffe8 │ │ │ │ ldr r2, [pc, #12] @ 2e7ae8 │ │ │ │ ldr r1, [pc, #12] @ 2e7aec │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ b 2e7a10 │ │ │ │ @ instruction: 0xfffff53c │ │ │ │ @ instruction: 0xfffffa70 │ │ │ │ @@ -674922,15 +674922,15 @@ │ │ │ │ add r3, r3, r2, lsl #5 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ mov r0, r4 │ │ │ │ add r2, r2, r2, lsl #1 │ │ │ │ lsl r2, r2, #2 │ │ │ │ bl 53d00 │ │ │ │ b 2e7ca8 │ │ │ │ - ldrsbeq r4, [r6, #-184] @ 0xffffff48 │ │ │ │ + cmpeq r6, r8, ror #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ mov r0, r1 │ │ │ │ @@ -675419,15 +675419,15 @@ │ │ │ │ ldr r0, [r5, #40] @ 0x28 │ │ │ │ cmp r4, r0 │ │ │ │ movhi r0, #0 │ │ │ │ movls r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmpeq r6, r8, lsr r4 │ │ │ │ + cmpeq r6, r8, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #12 │ │ │ │ bl 2ebb14 │ │ │ │ subs r4, r0, #0 │ │ │ │ @@ -675717,22 +675717,22 @@ │ │ │ │ cmp r0, #0 │ │ │ │ orrne r3, r3, #2 │ │ │ │ strne r0, [r6] │ │ │ │ strne r3, [r5] │ │ │ │ tst r3, #4 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ b 2e88e4 │ │ │ │ - rscseq ip, r1, r4, lsl #3 │ │ │ │ + smlalseq ip, r1, r4, r1 │ │ │ │ orreq r7, r5, r4, ror #14 │ │ │ │ cmneq sp, ip, lsr r8 │ │ │ │ orreq pc, r6, r0, ror #23 │ │ │ │ ldrdeq pc, [r6, r4] │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - ldrsheq ip, [r1], #12 @ │ │ │ │ - rscseq r8, pc, ip, asr #6 │ │ │ │ + rscseq ip, r1, ip, lsl #2 │ │ │ │ + rscseq r8, pc, ip, asr r3 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #672] @ 2e8c2c │ │ │ │ @@ -675903,25 +675903,25 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, #4 │ │ │ │ add r0, r5, r0 │ │ │ │ bl 52ed8 │ │ │ │ b 2e8a44 │ │ │ │ orreq r7, r5, r8, ror #12 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrheq r0, [r1], #84 @ 0x54 @ │ │ │ │ + rscseq r0, r1, r4, asr #11 │ │ │ │ orreq r7, r5, r8, lsr #11 │ │ │ │ - ldrdeq r0, [r6, -r0] │ │ │ │ - rscseq r0, r1, r4, lsr #9 │ │ │ │ - tsteq r0, r8, lsl fp │ │ │ │ - rscseq fp, r1, r0, asr #29 │ │ │ │ - ldrsbeq r4, [r6, #-8] │ │ │ │ + smlatteq r6, r0, r3, r0 │ │ │ │ + ldrheq r0, [r1], #68 @ 0x44 @ │ │ │ │ + tsteq r0, r8, lsr #22 │ │ │ │ + ldrsbeq fp, [r1], #224 @ 0xe0 @ │ │ │ │ + cmpeq r6, r8, ror #1 │ │ │ │ + rscseq fp, r1, ip, ror #28 │ │ │ │ + rscseq ip, r1, r8, lsl #11 │ │ │ │ rscseq fp, r1, ip, asr lr │ │ │ │ - rscseq ip, r1, r8, ror r5 │ │ │ │ - rscseq fp, r1, ip, asr #28 │ │ │ │ - tsteq r0, r8, asr #8 │ │ │ │ + tsteq r0, r8, asr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3032] @ 0xbd8 │ │ │ │ sub sp, sp, #1040 @ 0x410 │ │ │ │ sub sp, sp, #8 │ │ │ │ ldr ip, [pc, #160] @ 2e8d20 │ │ │ │ @@ -675964,16 +675964,16 @@ │ │ │ │ bne 2e8d1c │ │ │ │ add sp, sp, #1040 @ 0x410 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r7, r5, ip, ror #6 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r6, r0, asr #31 │ │ │ │ - smlatbeq r0, r8, r6, r8 │ │ │ │ + ldrsbeq r3, [r6, #-240] @ 0xffffff10 │ │ │ │ + @ instruction: 0x010086b8 │ │ │ │ orreq r7, r5, r4, lsl #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3032] @ 0xbd8 │ │ │ │ ldr ip, [pc, #172] @ 2e8df8 │ │ │ │ sub sp, sp, #1040 @ 0x410 │ │ │ │ @@ -676019,15 +676019,15 @@ │ │ │ │ add sp, sp, #1040 @ 0x410 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq pc, r6, r4, lsr #14 │ │ │ │ @ instruction: 0x01857290 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - smlatteq r0, r4, r5, r8 │ │ │ │ + strdeq r8, [r0, -r4] │ │ │ │ orreq r7, r5, ip, lsr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #184] @ 2e8ee0 │ │ │ │ @@ -676151,15 +676151,15 @@ │ │ │ │ add r4, r6, r4 │ │ │ │ sub r4, r4, r7 │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r6 │ │ │ │ bl 53904 │ │ │ │ str r4, [r5, #8] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - ldrdeq r8, [r0, -r4] │ │ │ │ + smlatteq r0, r4, r3, r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r6, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, #0 │ │ │ │ @@ -676172,15 +676172,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ bl 2ebf2c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #8] │ │ │ │ str r0, [r4] │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rscseq r2, r2, r8, lsr #8 │ │ │ │ + rscseq r2, r2, r8, lsr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r1, r2, r3} │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4076] @ 0xfec │ │ │ │ ldr ip, [pc, #120] @ 2e9100 │ │ │ │ ldr r2, [pc, #120] @ 2e9104 │ │ │ │ @@ -676335,15 +676335,15 @@ │ │ │ │ strb r2, [lr, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ cmp r3, #40 @ 0x28 │ │ │ │ bne 2e92c0 │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r0, #40] @ 0x28 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - ldrsbeq r3, [r6, #-156] @ 0xffffff64 │ │ │ │ + cmpeq r6, ip, ror #19 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub r0, r0, #1 │ │ │ │ mov r2, #0 │ │ │ │ add r5, r1, #1 │ │ │ │ ldrb ip, [r1, r2, lsl #1] │ │ │ │ ldrb r3, [r5, r2, lsl #1] │ │ │ │ cmp ip, #96 @ 0x60 │ │ │ │ @@ -676468,16 +676468,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 2e94fc │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r6, r5, r0, lsl #23 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq fp, r1, ip, asr #11 │ │ │ │ - rscseq pc, r1, r4, asr #21 │ │ │ │ + ldrsbeq fp, [r1], #92 @ 0x5c @ │ │ │ │ + ldrsbeq pc, [r1], #164 @ 0xa4 @ │ │ │ │ orreq r6, r5, r0, lsr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #244] @ 2e9620 │ │ │ │ ldr r3, [pc, #244] @ 2e9624 │ │ │ │ @@ -676540,16 +676540,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 2e961c │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r6, r5, ip, asr #21 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq fp, r1, r4, lsl r5 │ │ │ │ - rscseq pc, r1, r8, asr #19 │ │ │ │ + rscseq fp, r1, r4, lsr #10 │ │ │ │ + ldrsbeq pc, [r1], #152 @ 0x98 @ │ │ │ │ orreq r6, r5, r0, lsl #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #112] @ 2e96bc │ │ │ │ ldr r3, [pc, #112] @ 2e96c0 │ │ │ │ @@ -676743,15 +676743,15 @@ │ │ │ │ bl 2e7a10 │ │ │ │ cmp r0, #0 │ │ │ │ mov r5, r0 │ │ │ │ str r0, [r7] │ │ │ │ beq 2e9a50 │ │ │ │ ldr r0, [pc, #288] @ 2e9a74 │ │ │ │ add r0, pc, r0 │ │ │ │ - bl 11f5b48 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x7dbebc> │ │ │ │ + bl 11f5b58 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x7dbeb4> │ │ │ │ b 2e98d4 │ │ │ │ ldr r6, [pc, #276] @ 2e9a78 │ │ │ │ mov r1, r4 │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r0, [r6] │ │ │ │ bl 2ebf2c │ │ │ │ subs r5, r0, #0 │ │ │ │ @@ -676892,17 +676892,17 @@ │ │ │ │ orr r3, r3, r2, lsr #22 │ │ │ │ lsl r2, r2, #10 │ │ │ │ strd r2, [r6] │ │ │ │ b 2e9b4c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r6, r5, ip, lsl r5 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ + rscseq sl, r1, r0, lsr #31 │ │ │ │ smlalseq sl, r1, r0, pc @ │ │ │ │ - rscseq sl, r1, r0, lsl #31 │ │ │ │ - rscseq sl, r1, r8, ror pc │ │ │ │ + rscseq sl, r1, r8, lsl #31 │ │ │ │ orreq r6, r5, r4, lsr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, #30 │ │ │ │ @@ -676942,15 +676942,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ str r0, [r3] │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [pc, #228] @ 2e9d50 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ add r0, pc, r0 │ │ │ │ - b 11f5b48 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x7dbebc> │ │ │ │ + b 11f5b58 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x7dbeb4> │ │ │ │ ldr r3, [pc, #216] @ 2e9d54 │ │ │ │ mov r1, #47 @ 0x2f │ │ │ │ ldr r7, [r5, r3] │ │ │ │ ldr r6, [r7] │ │ │ │ mov r0, r6 │ │ │ │ bl 52a40 │ │ │ │ subs r5, r0, #0 │ │ │ │ @@ -676995,20 +676995,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 543d8 │ │ │ │ add r0, r5, #1 │ │ │ │ bl 52698 │ │ │ │ b 2e9c50 │ │ │ │ mov r0, r6 │ │ │ │ b 2e9c4c │ │ │ │ - rscseq sl, r1, r0, lsl #29 │ │ │ │ + smlalseq sl, r1, r0, lr │ │ │ │ @ instruction: 0x018563b8 │ │ │ │ orreq lr, r6, ip, lsr r8 │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ andeq r1, r0, r4, asr #28 │ │ │ │ - rscseq sl, r1, r0, lsr lr │ │ │ │ + rscseq sl, r1, r0, asr #28 │ │ │ │ @ instruction: 0x0186e798 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [pc, #60] @ 2e9db4 │ │ │ │ add r4, pc, r4 │ │ │ │ @@ -677060,17 +677060,17 @@ │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r0, r4 │ │ │ │ beq 2e9e2c │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r5, r0] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rscseq sl, r1, ip, ror #25 │ │ │ │ - rscseq sl, r1, r0, ror #25 │ │ │ │ - ldrsbeq sl, [r1], #200 @ 0xc8 @ │ │ │ │ + ldrsheq sl, [r1], #204 @ 0xcc @ │ │ │ │ + ldrsheq sl, [r1], #192 @ 0xc0 @ │ │ │ │ + rscseq sl, r1, r8, ror #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #116] @ 2e9ee4 │ │ │ │ mov r6, r1 │ │ │ │ @@ -677099,15 +677099,15 @@ │ │ │ │ bl 524dc │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r3 │ │ │ │ strb r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - smlalseq sl, r1, r4, ip │ │ │ │ + rscseq sl, r1, r4, lsr #25 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrb lr, [r1, #1] │ │ │ │ ldrb r2, [r1] │ │ │ │ ldrb ip, [r1, #2] │ │ │ │ mov sl, r0 │ │ │ │ orr r2, r2, lr, lsl #8 │ │ │ │ ldrb r0, [r1, #3] │ │ │ │ @@ -678502,16 +678502,16 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 53d00 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r4, r5, r8, asr ip │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq r9, r1, r4, lsl r7 │ │ │ │ - cmpeq r6, r0, lsl #17 │ │ │ │ + rscseq r9, r1, r4, lsr #14 │ │ │ │ + @ instruction: 0x01561890 │ │ │ │ orreq r4, r5, r8, ror #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ sub r4, r0, #24 │ │ │ │ add r1, r1, #31 │ │ │ │ @@ -680166,15 +680166,15 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 524dc │ │ │ │ nop @ (mov r0, r0) │ │ │ │ stmiavc r2!, {r3, r7, r8, r9, sl, fp, lr}^ │ │ │ │ blcc 2dafb0 │ │ │ │ ldclvs 13, cr12, [r1], #-212 @ 0xffffff2c │ │ │ │ eorsls sp, r8, #893386752 @ 0x35400000 │ │ │ │ - ldrheq r7, [r1], #192 @ 0xc0 @ │ │ │ │ + rscseq r7, r1, r0, asr #25 │ │ │ │ sub r0, r1, r0 │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -680227,15 +680227,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r5, #0 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - cmpeq r6, r8, asr #2 │ │ │ │ + cmpeq r6, r8, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #88] @ 2ed038 │ │ │ │ ldr r2, [pc, #88] @ 2ed03c │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -680390,18 +680390,18 @@ │ │ │ │ mov r1, #0 │ │ │ │ lsl r2, r2, #3 │ │ │ │ bl 53d00 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [r4, #48] @ 0x30 │ │ │ │ b 2ed074 │ │ │ │ - cmppeq r5, r4, lsr #24 @ p-variant is OBSOLETE │ │ │ │ - cmppeq r5, r4, ror pc @ p-variant is OBSOLETE │ │ │ │ - cmppeq r5, ip, lsr pc @ p-variant is OBSOLETE │ │ │ │ - cmppeq r5, r0, lsl #21 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r5, r4, lsr ip @ p-variant is OBSOLETE │ │ │ │ + cmppeq r5, r4, lsl #31 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r5, ip, asr #30 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x0155fa90 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #20 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r3, [sp, #12] │ │ │ │ @@ -680509,17 +680509,17 @@ │ │ │ │ str r3, [r7, #52] @ 0x34 │ │ │ │ b 2ed384 │ │ │ │ cmp r6, #0 │ │ │ │ mov r9, r3 │ │ │ │ moveq r5, r6 │ │ │ │ bne 2ed36c │ │ │ │ b 2ed3ac │ │ │ │ - @ instruction: 0x0155fd98 │ │ │ │ - @ instruction: 0x0155fd94 │ │ │ │ - cmppeq r5, r4, lsl sp @ p-variant is OBSOLETE │ │ │ │ + cmppeq r5, r8, lsr #27 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r5, r4, lsr #27 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r5, r4, lsr #26 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r6, #5 │ │ │ │ mov r4, r0 │ │ │ │ mov r7, #3 │ │ │ │ @@ -680678,16 +680678,16 @@ │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 2ebd10 │ │ │ │ add r4, r4, #8 │ │ │ │ cmp r4, r2 │ │ │ │ bne 2ed65c │ │ │ │ b 2ed6b0 │ │ │ │ - cmppeq r5, r0, lsr sl @ p-variant is OBSOLETE │ │ │ │ - cmppeq r5, r8, lsl sl @ p-variant is OBSOLETE │ │ │ │ + cmppeq r5, r0, asr #20 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r5, r8, lsr #20 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r1, #0 │ │ │ │ @@ -680722,16 +680722,16 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r2, lsl #5 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ mov r0, r4 │ │ │ │ lsl r2, r2, #3 │ │ │ │ bl 53d00 │ │ │ │ b 2ed74c │ │ │ │ - cmppeq r5, r4, ror r9 @ p-variant is OBSOLETE │ │ │ │ - cmppeq r5, r4, asr #10 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r5, r4, lsl #19 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r5, r4, asr r5 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r0, r1 │ │ │ │ @@ -680755,15 +680755,15 @@ │ │ │ │ add r1, r1, #1 │ │ │ │ ldr r3, [ip, r1, lsl #5] │ │ │ │ cmp r3, r2 │ │ │ │ bcc 2ed7e8 │ │ │ │ b 2ed044 │ │ │ │ mov r1, #0 │ │ │ │ b 2ed044 │ │ │ │ - cmppeq r5, r4, asr #9 @ p-variant is OBSOLETE │ │ │ │ + ldrsbeq pc, [r5, #-68] @ 0xffffffbc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -680810,15 +680810,15 @@ │ │ │ │ ldr ip, [pc, #20] @ 2ed8e0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ add r3, r3, #1 │ │ │ │ str ip, [r1, #4] │ │ │ │ strd r2, [r0, #48] @ 0x30 │ │ │ │ bx lr │ │ │ │ - ldrheq pc, [r5, #-124] @ 0xffffff84 @ │ │ │ │ + cmppeq r5, ip, asr #15 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -680834,15 +680834,15 @@ │ │ │ │ ldr r1, [pc, #20] @ 2ed940 │ │ │ │ sub r2, r2, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ add r3, r3, #1 │ │ │ │ str r1, [r0, #4] │ │ │ │ strd r2, [r4, #48] @ 0x30 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmppeq r5, ip, asr r7 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r5, ip, ror #14 @ p-variant is OBSOLETE │ │ │ │ ldr r3, [r0, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2ed98c │ │ │ │ ldr r2, [r0, #4] │ │ │ │ cmp r1, #0 │ │ │ │ ldr r0, [r0, #16] │ │ │ │ moveq r1, r2 │ │ │ │ @@ -680877,15 +680877,15 @@ │ │ │ │ cmpne r3, #0 │ │ │ │ bxne lr │ │ │ │ add r0, r0, #8 │ │ │ │ cmp r0, r2 │ │ │ │ bne 2ed9c8 │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - cmppeq r5, r4, asr #13 @ p-variant is OBSOLETE │ │ │ │ + ldrsbeq pc, [r5, #-100] @ 0xffffff9c @ │ │ │ │ ldr r3, [pc, #44] @ 2eda24 │ │ │ │ ldr r1, [pc, #44] @ 2eda28 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #40] @ 2eda2c │ │ │ │ sub sp, sp, #8 │ │ │ │ ldr r1, [r3, r1] │ │ │ │ str r1, [sp] │ │ │ │ @@ -680947,16 +680947,16 @@ │ │ │ │ cmp r2, #0 │ │ │ │ cmpne r2, r8 │ │ │ │ bne 2edab8 │ │ │ │ add r4, r4, #8 │ │ │ │ cmp r4, r3 │ │ │ │ bne 2edae4 │ │ │ │ b 2edaa4 │ │ │ │ - cmppeq r5, ip, lsl #12 @ p-variant is OBSOLETE │ │ │ │ - ldrsbeq pc, [r5, #-84] @ 0xffffffac @ │ │ │ │ + cmppeq r5, ip, lsl r6 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r5, r4, ror #11 @ p-variant is OBSOLETE │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r4, r2 │ │ │ │ lsr r2, r3, #31 │ │ │ │ cmp r2, r1, lsr #31 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r5, r3 │ │ │ │ mov lr, r4 │ │ │ │ @@ -683704,15 +683704,15 @@ │ │ │ │ ldr r0, [pc, #24] @ 2f061c │ │ │ │ mov r1, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 319c10 │ │ │ │ ldr r0, [pc, #12] @ 2f0620 │ │ │ │ pop {r4, lr} │ │ │ │ add r0, pc, r0 │ │ │ │ - b 11f5b48 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x7dbebc> │ │ │ │ + b 11f5b58 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x7dbeb4> │ │ │ │ @ instruction: 0x01867e98 │ │ │ │ @ instruction: 0xfffffe78 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -683941,15 +683941,15 @@ │ │ │ │ bl 319b3c │ │ │ │ b 2f0944 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0184f990 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq pc, r4, r4, ror #18 │ │ │ │ orreq pc, r4, r0, ror #14 │ │ │ │ - rscseq r4, r1, r4, asr r2 │ │ │ │ + rscseq r4, r1, r4, ror #4 │ │ │ │ andeq r2, r0, ip, lsl #2 │ │ │ │ andeq r1, r0, r8, ror #29 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #0 │ │ │ │ b 2f02c8 │ │ │ │ mov r1, #1 │ │ │ │ @@ -684295,20 +684295,20 @@ │ │ │ │ mov r2, #200 @ 0xc8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 53d00 │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - smlalseq r3, r1, r0, sp │ │ │ │ + rscseq r3, r1, r0, lsr #27 │ │ │ │ @ instruction: 0xfffff758 │ │ │ │ orreq r7, r6, r0, lsr #12 │ │ │ │ orreq r7, r6, ip, lsl #12 │ │ │ │ orreq r1, r5, r0, lsl r5 │ │ │ │ - smlabbeq r0, ip, r4, r0 │ │ │ │ + @ instruction: 0x0100049c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r2 │ │ │ │ @@ -685074,22 +685074,22 @@ │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 52a1c │ │ │ │ cmp r0, #0 │ │ │ │ movne r0, r4 │ │ │ │ orreq r0, r4, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - smlabteq r2, ip, r7, r8 │ │ │ │ - smlalseq r3, r1, r8, r0 │ │ │ │ - rscseq pc, r1, r0, ror #5 │ │ │ │ - rscseq r6, r0, r4, lsl r4 │ │ │ │ - tsteq r1, r8, asr #14 │ │ │ │ - rscseq r3, r1, r8 │ │ │ │ - @ instruction: 0x0100229c │ │ │ │ - rscseq r6, r0, r8, ror r3 │ │ │ │ + ldrdeq r8, [r2, -ip] │ │ │ │ + rscseq r3, r1, r8, lsr #1 │ │ │ │ + ldrsheq pc, [r1], #32 @ │ │ │ │ + rscseq r6, r0, r4, lsr #8 │ │ │ │ + tsteq r1, r8, asr r7 │ │ │ │ + rscseq r3, r1, r8, lsl r0 │ │ │ │ + smlatbeq r0, ip, r2, r2 │ │ │ │ + rscseq r6, r0, r8, lsl #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #68] @ 2f1bfc │ │ │ │ add r5, pc, r5 │ │ │ │ ldrb r1, [r5] │ │ │ │ @@ -685106,15 +685106,15 @@ │ │ │ │ bl 1d4e5c │ │ │ │ strb r6, [r4] │ │ │ │ bl 1d4e5c │ │ │ │ mov r4, #1 │ │ │ │ strb r4, [r5] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ orreq r6, r6, r5, lsl #18 │ │ │ │ - rscseq r2, r1, ip, ror pc │ │ │ │ + rscseq r2, r1, ip, lsl #31 │ │ │ │ ldrdeq r6, [r6, ip] │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ bl 2e9868 │ │ │ │ @@ -685374,21 +685374,21 @@ │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, fp │ │ │ │ bl 53cf4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2f1f94 │ │ │ │ b 2f1fdc │ │ │ │ - rscseq r2, r1, r8, asr #26 │ │ │ │ - cmpeq r5, r4, lsr #4 │ │ │ │ - ldrsheq r2, [r1], #200 @ 0xc8 @ │ │ │ │ - ldrheq r9, [r1], #92 @ 0x5c @ │ │ │ │ - smlatteq r2, r4, r1, r2 │ │ │ │ - smlalseq r2, r1, ip, ip │ │ │ │ - @ instruction: 0x01055390 │ │ │ │ + rscseq r2, r1, r8, asr sp │ │ │ │ + cmpeq r5, r4, lsr r2 │ │ │ │ + rscseq r2, r1, r8, lsl #26 │ │ │ │ + rscseq r9, r1, ip, asr #11 │ │ │ │ + strdeq r2, [r2, -r4] │ │ │ │ + rscseq r2, r1, ip, lsr #25 │ │ │ │ + smlatbeq r5, r0, r3, r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r4, r3 │ │ │ │ mov r7, r1 │ │ │ │ @@ -685476,16 +685476,16 @@ │ │ │ │ mov r0, r8 │ │ │ │ mov r1, r9 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r8, sl │ │ │ │ mov r9, sl │ │ │ │ b 2f216c │ │ │ │ - smlalseq r7, r1, ip, r4 │ │ │ │ - smlabteq r5, ip, r1, r5 │ │ │ │ + rscseq r7, r1, ip, lsr #9 │ │ │ │ + ldrdeq r5, [r5, -ip] │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ subs r5, r0, #0 │ │ │ │ mov r7, r2 │ │ │ │ mov r8, r3 │ │ │ │ @@ -685571,15 +685571,15 @@ │ │ │ │ moveq r7, r3 │ │ │ │ moveq r8, r7 │ │ │ │ bne 2f2300 │ │ │ │ cmp r4, #1 │ │ │ │ addcs r5, r5, r4 │ │ │ │ addcc r5, r5, #1 │ │ │ │ b 2f21f8 │ │ │ │ - smlalseq r7, r1, r0, r3 │ │ │ │ + rscseq r7, r1, r0, lsr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-80] @ 0xffffffb0 │ │ │ │ ldr lr, [pc, #504] @ 2f255c │ │ │ │ sub sp, sp, #4096 @ 0x1000 │ │ │ │ @@ -685708,15 +685708,15 @@ │ │ │ │ lsl r4, r4, #16 │ │ │ │ asr r4, r4, #16 │ │ │ │ b 2f24b8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq sp, r4, r8, lsl #25 │ │ │ │ orreq r7, r6, r4, ror r9 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq r2, r1, r4, asr #15 │ │ │ │ + ldrsbeq r2, [r1], #116 @ 0x74 @ │ │ │ │ orreq r7, r6, r0, lsl r9 │ │ │ │ orreq r7, r6, r4, lsr #16 │ │ │ │ orreq sp, r4, r0, lsr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ @@ -686050,54 +686050,54 @@ │ │ │ │ b 2f268c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq sp, r4, r8, ror #20 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq r7, r6, r4, asr #14 │ │ │ │ andeq r0, r0, r4, lsr #16 │ │ │ │ orreq r7, r6, r0, ror #13 │ │ │ │ - rscseq r2, r1, r8, asr r5 │ │ │ │ + rscseq r2, r1, r8, ror #10 │ │ │ │ orreq r6, r6, r1, asr #28 │ │ │ │ orreq r6, r6, ip, lsr #28 │ │ │ │ orreq r6, r6, r8, lsl lr │ │ │ │ orreq r7, r6, ip, lsr r6 │ │ │ │ orreq sp, r4, r8, lsr #18 │ │ │ │ orreq r7, r6, r0, asr #11 │ │ │ │ - ldrheq r2, [r1], #72 @ 0x48 @ │ │ │ │ - rscseq r2, r1, r0, asr #9 │ │ │ │ + rscseq r2, r1, r8, asr #9 │ │ │ │ ldrsbeq r2, [r1], #64 @ 0x40 @ │ │ │ │ - ldrsbeq r2, [r1], #72 @ 0x48 @ │ │ │ │ - ldrsbeq r2, [r1], #68 @ 0x44 @ │ │ │ │ - ldrsbeq r2, [r1], #76 @ 0x4c @ │ │ │ │ rscseq r2, r1, r0, ror #9 │ │ │ │ - rscseq r2, r1, r4, ror #9 │ │ │ │ rscseq r2, r1, r8, ror #9 │ │ │ │ + rscseq r2, r1, r4, ror #9 │ │ │ │ + rscseq r2, r1, ip, ror #9 │ │ │ │ ldrsheq r2, [r1], #64 @ 0x40 @ │ │ │ │ ldrsheq r2, [r1], #68 @ 0x44 @ │ │ │ │ - ldrsheq r2, [r1], #68 @ 0x44 @ │ │ │ │ - ldrsheq r2, [r1], #76 @ 0x4c @ │ │ │ │ + ldrsheq r2, [r1], #72 @ 0x48 @ │ │ │ │ rscseq r2, r1, r0, lsl #10 │ │ │ │ rscseq r2, r1, r4, lsl #10 │ │ │ │ rscseq r2, r1, r4, lsl #10 │ │ │ │ rscseq r2, r1, ip, lsl #10 │ │ │ │ - rscseq r2, r1, ip, lsl #10 │ │ │ │ rscseq r2, r1, r0, lsl r5 │ │ │ │ - rscseq r2, r1, ip, lsl #10 │ │ │ │ rscseq r2, r1, r4, lsl r5 │ │ │ │ - rscseq r2, r1, r8, lsl r5 │ │ │ │ + rscseq r2, r1, r4, lsl r5 │ │ │ │ + rscseq r2, r1, ip, lsl r5 │ │ │ │ + rscseq r2, r1, ip, lsl r5 │ │ │ │ rscseq r2, r1, r0, lsr #10 │ │ │ │ + rscseq r2, r1, ip, lsl r5 │ │ │ │ + rscseq r2, r1, r4, lsr #10 │ │ │ │ rscseq r2, r1, r8, lsr #10 │ │ │ │ rscseq r2, r1, r0, lsr r5 │ │ │ │ - rscseq r2, r1, ip, lsr r5 │ │ │ │ - rscseq r2, r1, r8, asr #10 │ │ │ │ + rscseq r2, r1, r8, lsr r5 │ │ │ │ + rscseq r2, r1, r0, asr #10 │ │ │ │ rscseq r2, r1, ip, asr #10 │ │ │ │ rscseq r2, r1, r8, asr r5 │ │ │ │ - rscseq r2, r1, r0, ror #10 │ │ │ │ + rscseq r2, r1, ip, asr r5 │ │ │ │ + rscseq r2, r1, r8, ror #10 │ │ │ │ rscseq r2, r1, r0, ror r5 │ │ │ │ rscseq r2, r1, r0, lsl #11 │ │ │ │ - rscseq r2, r1, r4, ror #2 │ │ │ │ + smlalseq r2, r1, r0, r5 │ │ │ │ + rscseq r2, r1, r4, ror r1 │ │ │ │ orreq r6, r6, r4, lsr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r6, r2, #0 │ │ │ │ mov r8, r0 │ │ │ │ @@ -686174,15 +686174,15 @@ │ │ │ │ ldrb r3, [r0] │ │ │ │ cmp r3, #37 @ 0x25 │ │ │ │ beq 2f2c60 │ │ │ │ sub r0, r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mvn r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rscseq r2, r1, r8, lsr #7 │ │ │ │ + ldrheq r2, [r1], #56 @ 0x38 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr lr, [pc, #104] @ 2f2d34 │ │ │ │ sub sp, sp, #28 │ │ │ │ mov ip, r1 │ │ │ │ @@ -686643,15 +686643,15 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq sp, r4, r4, asr #2 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ strbhi ip, [fp, #2679]! @ 0xa77 │ │ │ │ bicvs r8, r8, pc, asr #12 │ │ │ │ strtcs r4, [r3], #-1064 @ 0xfffffbd8 │ │ │ │ @ instruction: 0x9e3779b1 │ │ │ │ - cmpeq r5, r9, rrx │ │ │ │ + cmpeq r5, r9, ror r0 │ │ │ │ @ instruction: 0x165667b1 │ │ │ │ adcsgt sl, r2, #976 @ 0x3d0 │ │ │ │ ldrbcs lr, [r4, pc, lsr #22] │ │ │ │ @ instruction: 0x0184cebc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -687180,26 +687180,26 @@ │ │ │ │ cmp r4, r9 │ │ │ │ add r6, r6, r3 │ │ │ │ blt 2f3bf0 │ │ │ │ b 2f36b8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq ip, r4, r4, lsr #21 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r5, r4, lsr fp │ │ │ │ - rscseq sp, pc, r4, lsr #25 │ │ │ │ - rscseq r1, r1, r4, lsl #21 │ │ │ │ - rscseq sp, pc, r4, lsl #25 │ │ │ │ - ldrheq r1, [r1], #128 @ 0x80 @ │ │ │ │ - rscseq sp, pc, r4, lsl #20 │ │ │ │ + cmpeq r5, r4, asr #22 │ │ │ │ + ldrheq sp, [pc], #196 @ │ │ │ │ + smlalseq r1, r1, r4, sl @ │ │ │ │ + smlalseq sp, pc, r4, ip @ │ │ │ │ + rscseq r1, r1, r0, asr #17 │ │ │ │ + rscseq sp, pc, r4, lsl sl @ │ │ │ │ orreq ip, r4, ip, ror #12 │ │ │ │ - rscseq r1, r1, r8, asr #12 │ │ │ │ + rscseq r1, r1, r8, asr r6 │ │ │ │ + rscseq sp, pc, r4, lsl #16 │ │ │ │ ldrsheq sp, [pc], #116 @ │ │ │ │ - rscseq sp, pc, r4, ror #15 │ │ │ │ + rscseq sp, pc, r4, ror #13 │ │ │ │ ldrsbeq sp, [pc], #100 @ │ │ │ │ - rscseq sp, pc, r4, asr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr ip, [sp, #16] │ │ │ │ str ip, [sp, #4] │ │ │ │ @@ -687892,15 +687892,15 @@ │ │ │ │ mov r0, r8 │ │ │ │ bl 3129a8 │ │ │ │ b 2f46a0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq fp, r4, r4, ror #20 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ strdeq fp, [r4, r8] │ │ │ │ - ldrsheq r0, [r1], #152 @ 0x98 @ │ │ │ │ + rscseq r0, r1, r8, lsl #20 │ │ │ │ andeq r0, r0, sp, ror #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #56] @ 2f47e4 │ │ │ │ @@ -687915,15 +687915,15 @@ │ │ │ │ bl 549c0 │ │ │ │ cmp r0, #0 │ │ │ │ movne r3, #0 │ │ │ │ str r0, [r4] │ │ │ │ strne r3, [r4, #32] │ │ │ │ movne r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rscseq r0, r1, r4, lsl #17 │ │ │ │ + smlalseq r0, r1, r4, r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldm r4, {r0, r3} │ │ │ │ sub r3, r3, #1 │ │ │ │ @@ -688187,16 +688187,16 @@ │ │ │ │ ldrb r3, [r3, #128] @ 0x80 │ │ │ │ cmp r2, r0 │ │ │ │ movgt r0, #2 │ │ │ │ movle r0, #1 │ │ │ │ cmp r2, r3 │ │ │ │ addgt r0, r0, #1 │ │ │ │ bx lr │ │ │ │ - ldrsheq r8, [r5, #-72] @ 0xffffffb8 │ │ │ │ - ldrsbeq r8, [r5, #-76] @ 0xffffffb4 │ │ │ │ + cmpeq r5, r8, lsl #10 │ │ │ │ + cmpeq r5, ip, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [pc, #2536] @ 2f5634 │ │ │ │ @@ -690229,17 +690229,17 @@ │ │ │ │ add r0, r0, r6 │ │ │ │ lsl r6, r3, #1 │ │ │ │ add ip, r6, #1 │ │ │ │ b 2f6a1c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r9, r4, ip, asr r7 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrheq r6, [r5, #-164] @ 0xffffff5c │ │ │ │ - ldrsbeq r6, [r5, #-136] @ 0xffffff78 │ │ │ │ - ldrsheq r6, [r5, #-108] @ 0xffffff94 │ │ │ │ + cmpeq r5, r4, asr #21 │ │ │ │ + cmpeq r5, r8, ror #17 │ │ │ │ + cmpeq r5, ip, lsl #14 │ │ │ │ cmneq ip, r4, ror #12 │ │ │ │ orreq r9, r4, r8, ror #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr ip, [pc, #1484] @ 2f7204 │ │ │ │ @@ -690614,18 +690614,18 @@ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ str r3, [sp, #28] │ │ │ │ b 2f6f88 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x018493bc │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq r9, r4, ip, lsr #6 │ │ │ │ - @ instruction: 0x01556698 │ │ │ │ - cmpeq r5, r8, asr #7 │ │ │ │ + cmpeq r5, r8, lsr #13 │ │ │ │ + ldrsbeq r6, [r5, #-56] @ 0xffffffc8 │ │ │ │ cmneq ip, r8, lsl r4 │ │ │ │ - cmpeq r5, r4, lsr #6 │ │ │ │ + cmpeq r5, r4, lsr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ str r1, [sp] │ │ │ │ ldr r1, [pc, #1308] @ 2f775c │ │ │ │ @@ -690955,22 +690955,22 @@ │ │ │ │ b 2f73dc │ │ │ │ ldr r3, [pc, #44] @ 2f7780 │ │ │ │ add r3, pc, r3 │ │ │ │ b 2f76f4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01848db4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r5, r8, lsl #23 │ │ │ │ - @ instruction: 0x01555c98 │ │ │ │ + @ instruction: 0x01556b98 │ │ │ │ + cmpeq r5, r8, lsr #25 │ │ │ │ cmneq ip, r0, ror #22 │ │ │ │ ldrsbeq r3, [ip, #-172]! @ 0xffffff54 │ │ │ │ orreq r8, r4, r8, asr #18 │ │ │ │ - cmpeq r5, r8, lsr #21 │ │ │ │ - ldrheq r5, [r5, #-152] @ 0xffffff68 │ │ │ │ - cmpeq r5, r8, asr #22 │ │ │ │ + ldrheq r5, [r5, #-168] @ 0xffffff58 │ │ │ │ + cmpeq r5, r8, asr #19 │ │ │ │ + cmpeq r5, r8, asr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ cmp r3, r0, lsl #2 │ │ │ │ mov ip, r3 │ │ │ │ mov r3, r1 │ │ │ │ @@ -691442,20 +691442,20 @@ │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ b 2f79d0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r8, r4, ip, asr #16 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq r8, r4, r8, asr #15 │ │ │ │ - cmpeq r5, r4, lsr #11 │ │ │ │ + ldrheq r6, [r5, #-84] @ 0xffffffac │ │ │ │ + cmpeq r5, ip, ror r8 │ │ │ │ cmpeq r5, ip, ror #16 │ │ │ │ - cmpeq r5, ip, asr r8 │ │ │ │ cmneq ip, r8, lsl #13 │ │ │ │ - ldrsbeq r5, [r5, #-48] @ 0xffffffd0 │ │ │ │ - ldrheq r5, [r5, #-40] @ 0xffffffd8 │ │ │ │ + cmpeq r5, r0, ror #7 │ │ │ │ + cmpeq r5, r8, asr #5 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr lr, [sp, #4] │ │ │ │ mov ip, r1 │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ mov r0, lr │ │ │ │ str ip, [sp, #8] │ │ │ │ @@ -691990,16 +691990,16 @@ │ │ │ │ orr r3, r3, r2, lsr #4 │ │ │ │ strb r3, [r0, #18] │ │ │ │ ldrb r2, [r1, #2] │ │ │ │ and r3, r2, #15 │ │ │ │ orr r3, r3, r2, lsl #4 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ b 2f86c0 │ │ │ │ - cmpeq r5, r0, asr #17 │ │ │ │ - cmpeq r5, r4, asr r8 │ │ │ │ + ldrsbeq r5, [r5, #-128] @ 0xffffff80 │ │ │ │ + cmpeq r5, r4, ror #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ sub sp, sp, #108 @ 0x6c │ │ │ │ str r1, [sp, #28] │ │ │ │ mov ip, r1 │ │ │ │ @@ -692617,17 +692617,17 @@ │ │ │ │ b 2f9100 │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r2, #3] │ │ │ │ strb r3, [r2, #2] │ │ │ │ strb r3, [r2, #1] │ │ │ │ strb r3, [r2] │ │ │ │ bx lr │ │ │ │ - cmpeq r5, ip, ror pc │ │ │ │ + cmpeq r5, ip, lsl #31 │ │ │ │ bge feda3c14 @@Base+0xfd26b10c> │ │ │ │ - ldrheq r4, [r5, #-236] @ 0xffffff14 │ │ │ │ + cmpeq r5, ip, asr #29 │ │ │ │ tst r1, #16 │ │ │ │ addne r3, r0, #4 │ │ │ │ moveq r3, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ andne r1, r1, #15 │ │ │ │ lsl r1, r1, #1 │ │ │ │ lsr r3, r3, r1 │ │ │ │ @@ -692651,15 +692651,15 @@ │ │ │ │ ldrb r0, [r1, r0] │ │ │ │ ldrb ip, [ip, lr] │ │ │ │ ldrb r3, [r1, r3] │ │ │ │ strb ip, [r2, #2] │ │ │ │ strb r0, [r2, #1] │ │ │ │ strb r3, [r2] │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - cmpeq r5, ip, lsr lr │ │ │ │ + cmpeq r5, ip, asr #28 │ │ │ │ tst r1, #16 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ ldr lr, [r0, #12] │ │ │ │ beq 2f92cc │ │ │ │ ldr ip, [r0, #4] │ │ │ │ and r3, r1, #15 │ │ │ │ lsl r3, r3, #1 │ │ │ │ @@ -692806,22 +692806,22 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ and ip, ip, #31 │ │ │ │ and r5, r5, #31 │ │ │ │ ldrb r1, [r3, r0] │ │ │ │ ldrb lr, [r3, ip] │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ b 2f92b4 │ │ │ │ - cmpeq r5, r0, lsr sp │ │ │ │ - cmpeq r5, ip, ror sp │ │ │ │ - cmpeq r5, ip, asr #25 │ │ │ │ - cmpeq r5, r4, ror #24 │ │ │ │ - cmpeq r5, ip, ror ip │ │ │ │ - cmpeq r5, r0, lsr #24 │ │ │ │ + cmpeq r5, r0, asr #26 │ │ │ │ + cmpeq r5, ip, lsl #27 │ │ │ │ + ldrsbeq r4, [r5, #-204] @ 0xffffff34 │ │ │ │ + cmpeq r5, r4, ror ip │ │ │ │ + cmpeq r5, ip, lsl #25 │ │ │ │ + cmpeq r5, r0, lsr ip │ │ │ │ bge feda3f1c @@Base+0xfd26b414> │ │ │ │ - cmpeq r5, ip, lsr #23 │ │ │ │ + ldrheq r4, [r5, #-188] @ 0xffffff44 │ │ │ │ ldr ip, [r0, #12] │ │ │ │ and r3, r1, #16 │ │ │ │ tst ip, #268435456 @ 0x10000000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ beq 2f94e0 │ │ │ │ cmp r3, #0 │ │ │ │ bne 2f9570 │ │ │ │ @@ -692947,17 +692947,17 @@ │ │ │ │ and r1, r3, #255 @ 0xff │ │ │ │ b 2f955c │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r1 │ │ │ │ mov ip, r1 │ │ │ │ mov r4, r1 │ │ │ │ b 2f955c │ │ │ │ - cmpeq r5, r4, lsr #22 │ │ │ │ - ldrheq r4, [r5, #-160] @ 0xffffff60 │ │ │ │ - cmpeq r5, r4, lsr sl │ │ │ │ + cmpeq r5, r4, lsr fp │ │ │ │ + cmpeq r5, r0, asr #21 │ │ │ │ + cmpeq r5, r4, asr #20 │ │ │ │ bge feda4144 @@Base+0xfd26b63c> │ │ │ │ cmp r1, #0 │ │ │ │ add ip, r1, #7 │ │ │ │ movge ip, r1 │ │ │ │ asr ip, ip, #3 │ │ │ │ add r0, r0, ip, lsl #4 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ @@ -695322,46 +695322,46 @@ │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ orreq r4, r4, r4, lsl #9 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - cmpeq r5, r4, asr r5 │ │ │ │ - rscseq sl, pc, r4, asr #25 │ │ │ │ + cmpeq r5, r4, ror #10 │ │ │ │ + ldrsbeq sl, [pc], #196 @ │ │ │ │ ldr ip, [pc, #36] @ 2fbbd4 │ │ │ │ ldr r2, [pc, #36] @ 2fbbd8 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 2fbbdc │ │ │ │ ldr r2, [pc, #28] @ 2fbbe0 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ orreq r4, r4, r8, asr #8 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - cmpeq r5, ip, ror #9 │ │ │ │ - rscseq sl, pc, r8, lsl #25 │ │ │ │ + ldrsheq r2, [r5, #-76] @ 0xffffffb4 │ │ │ │ + smlalseq sl, pc, r8, ip @ │ │ │ │ ldr ip, [pc, #36] @ 2fbc10 │ │ │ │ ldr r2, [pc, #36] @ 2fbc14 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 2fbc18 │ │ │ │ ldr r2, [pc, #28] @ 2fbc1c │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ orreq r4, r4, ip, lsl #8 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - cmpeq r5, r4, lsl #9 │ │ │ │ - rscseq sl, pc, ip, asr #24 │ │ │ │ + @ instruction: 0x01552494 │ │ │ │ + rscseq sl, pc, ip, asr ip @ │ │ │ │ b 2fe98c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ @@ -695759,46 +695759,46 @@ │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ @ instruction: 0x01843db0 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - ldrsheq r1, [r5, #-220] @ 0xffffff24 │ │ │ │ - ldrsheq sl, [pc], #80 @ │ │ │ │ + cmpeq r5, ip, lsl #28 │ │ │ │ + rscseq sl, pc, r0, lsl #12 │ │ │ │ ldr ip, [pc, #36] @ 2fc2a8 │ │ │ │ ldr r2, [pc, #36] @ 2fc2ac │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 2fc2b0 │ │ │ │ ldr r2, [pc, #28] @ 2fc2b4 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ orreq r3, r4, r4, ror sp │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - @ instruction: 0x01551d94 │ │ │ │ - ldrheq sl, [pc], #84 @ │ │ │ │ + cmpeq r5, r4, lsr #27 │ │ │ │ + rscseq sl, pc, r4, asr #11 │ │ │ │ ldr ip, [pc, #36] @ 2fc2e4 │ │ │ │ ldr r2, [pc, #36] @ 2fc2e8 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 2fc2ec │ │ │ │ ldr r2, [pc, #28] @ 2fc2f0 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ orreq r3, r4, r8, lsr sp │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - cmpeq r5, ip, lsr #26 │ │ │ │ - rscseq sl, pc, r8, ror r5 @ │ │ │ │ + cmpeq r5, ip, lsr sp │ │ │ │ + rscseq sl, pc, r8, lsl #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #480] @ 2fc4f4 │ │ │ │ @@ -698229,46 +698229,46 @@ │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ orreq r1, r4, r8, lsl r7 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - ldrsheq pc, [r4, #-128] @ 0xffffff80 @ │ │ │ │ - rscseq r7, pc, r8, asr pc @ │ │ │ │ + cmppeq r4, r0, lsl #18 @ p-variant is OBSOLETE │ │ │ │ + rscseq r7, pc, r8, ror #30 │ │ │ │ ldr ip, [pc, #36] @ 2fe940 │ │ │ │ ldr r2, [pc, #36] @ 2fe944 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 2fe948 │ │ │ │ ldr r2, [pc, #28] @ 2fe94c │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ ldrdeq r1, [r4, ip] │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - cmppeq r4, r8, lsl #17 @ p-variant is OBSOLETE │ │ │ │ - rscseq r7, pc, ip, lsl pc @ │ │ │ │ + @ instruction: 0x0154f898 │ │ │ │ + rscseq r7, pc, ip, lsr #30 │ │ │ │ ldr ip, [pc, #36] @ 2fe97c │ │ │ │ ldr r2, [pc, #36] @ 2fe980 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 2fe984 │ │ │ │ ldr r2, [pc, #28] @ 2fe988 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ orreq r1, r4, r0, lsr #13 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - cmppeq r4, r0, lsr #16 @ p-variant is OBSOLETE │ │ │ │ - rscseq r7, pc, r0, ror #29 │ │ │ │ + cmppeq r4, r0, lsr r8 @ p-variant is OBSOLETE │ │ │ │ + ldrsheq r7, [pc], #224 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ str r2, [sp] │ │ │ │ ldr r2, [pc, #380] @ 2feb28 │ │ │ │ @@ -699196,46 +699196,46 @@ │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ strdeq r0, [r4, ip] │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - cmpeq r4, r0, asr r9 │ │ │ │ - rscseq r7, pc, ip, lsr r0 @ │ │ │ │ + cmpeq r4, r0, ror #18 │ │ │ │ + rscseq r7, pc, ip, asr #32 │ │ │ │ ldr ip, [pc, #36] @ 2ff85c │ │ │ │ ldr r2, [pc, #36] @ 2ff860 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 2ff864 │ │ │ │ ldr r2, [pc, #28] @ 2ff868 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ orreq r0, r4, r0, asr #15 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - cmpeq r4, r8, ror #17 │ │ │ │ - rscseq r7, pc, r0 │ │ │ │ + ldrsheq lr, [r4, #-136] @ 0xffffff78 │ │ │ │ + rscseq r7, pc, r0, lsl r0 @ │ │ │ │ ldr ip, [pc, #36] @ 2ff898 │ │ │ │ ldr r2, [pc, #36] @ 2ff89c │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 2ff8a0 │ │ │ │ ldr r2, [pc, #28] @ 2ff8a4 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ orreq r0, r4, r4, lsl #15 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - cmpeq r4, r0, lsl #17 │ │ │ │ - rscseq r6, pc, r4, asr #31 │ │ │ │ + @ instruction: 0x0154e890 │ │ │ │ + ldrsbeq r6, [pc], #244 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ mov fp, r2 │ │ │ │ ldr r2, [pc, #532] @ 2ffadc │ │ │ │ @@ -701992,15 +701992,15 @@ │ │ │ │ lsl r3, r0, #16 │ │ │ │ mov r0, #2 │ │ │ │ asr r3, r3, #16 │ │ │ │ strb r0, [r2] │ │ │ │ b 302324 │ │ │ │ strdeq lr, [r3, r4] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrsbeq ip, [r4, #-222] @ 0xffffff22 │ │ │ │ + cmpeq r4, lr, ror #27 │ │ │ │ strdeq r8, [r0], -r2 │ │ │ │ orreq lr, r3, r0, asr r9 │ │ │ │ orreq lr, r3, r4, lsr #18 │ │ │ │ ldrdeq lr, [r3, r4] │ │ │ │ strdeq r0, [r0], -sl │ │ │ │ subls r2, r9, #-1828716544 @ 0x93000000 │ │ │ │ strdeq r8, [r0], -r3 │ │ │ │ @@ -715009,15 +715009,15 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r1, r3, r8, asr #2 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq r2, lr, r8, lsr #9 │ │ │ │ + ldrheq r2, [lr], #72 @ 0x48 @ │ │ │ │ orreq r1, r3, r4, lsl #2 │ │ │ │ b 53a24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r1 │ │ │ │ @@ -715040,16 +715040,16 @@ │ │ │ │ mov r4, r0 │ │ │ │ bl 52f20 │ │ │ │ cmp r0, #0 │ │ │ │ moveq r0, r4 │ │ │ │ movne r0, #0 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - cmppeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscseq r2, lr, ip, lsl #8 │ │ │ │ + ldrsbeq pc, [r3, #-32] @ 0xffffffe0 @ │ │ │ │ + rscseq r2, lr, ip, lsl r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r7, r1 │ │ │ │ mov r6, r0 │ │ │ │ ldr r1, [pc, #56] @ 30f018 │ │ │ │ @@ -715064,16 +715064,16 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 527c4 │ │ │ │ bl 52f20 │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - cmppeq r3, ip, lsr #4 @ p-variant is OBSOLETE │ │ │ │ - smlalseq r2, lr, r0, r3 │ │ │ │ + cmppeq r3, ip, lsr r2 @ p-variant is OBSOLETE │ │ │ │ + rscseq r2, lr, r0, lsr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, r1 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, #0 │ │ │ │ @@ -717458,15 +717458,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 311574 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq lr, r2, r8, asr fp │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r3, pc, r8, lsl #23 │ │ │ │ + smlaleq r3, pc, r8, fp @ │ │ │ │ orreq lr, r2, r8, lsr #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -717598,15 +717598,15 @@ │ │ │ │ orr r2, r2, r1, lsl #24 │ │ │ │ orrs r3, r3, r2 │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq r3, pc, ip, lsr #18 │ │ │ │ + rsceq r3, pc, ip, lsr r9 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #172] @ 311878 │ │ │ │ ldr r3, [pc, #172] @ 31187c │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -717795,16 +717795,16 @@ │ │ │ │ ldr r0, [r4, #32] │ │ │ │ mov r3, #0 │ │ │ │ cmp r0, r3 │ │ │ │ str r3, [r4, #8] │ │ │ │ bne 31199c │ │ │ │ b 3119c0 │ │ │ │ andeq r0, r8, r2, asr #32 │ │ │ │ - rsceq r3, pc, r8, ror r7 @ │ │ │ │ - rsceq r3, pc, r8, ror #12 │ │ │ │ + rsceq r3, pc, r8, lsl #15 │ │ │ │ + rsceq r3, pc, r8, ror r6 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r2, #2 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -718544,19 +718544,19 @@ │ │ │ │ b 312070 │ │ │ │ blcc fe9c4e68 @@Base+0xfce8c360> │ │ │ │ andeq r0, r0, r0 │ │ │ │ orreq lr, r2, ip, asr #1 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq lr, r2, r8, lsl #1 │ │ │ │ andeq r0, r8, r2, asr #32 │ │ │ │ - smlaleq r3, pc, r8, r0 @ │ │ │ │ + rsceq r3, pc, r8, lsr #1 │ │ │ │ @ instruction: 0xfffff1e8 │ │ │ │ @ instruction: 0xfffff254 │ │ │ │ - rsceq r2, pc, r8, asr lr @ │ │ │ │ - rsceq r2, pc, r4, asr #21 │ │ │ │ + rsceq r2, pc, r8, ror #28 │ │ │ │ + ldrdeq r2, [pc], #164 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r7, [pc, #388] @ 312828 │ │ │ │ ldr r2, [pc, #388] @ 31282c │ │ │ │ sub sp, sp, #8 │ │ │ │ @@ -718652,19 +718652,19 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 524dc │ │ │ │ mov r3, #0 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ str r3, [r4, #32] │ │ │ │ bl 543d8 │ │ │ │ b 3127cc │ │ │ │ - strheq r2, [pc], #0 @ │ │ │ │ - strheq r2, [pc], #156 @ │ │ │ │ + rsceq r2, pc, r0, asr #1 │ │ │ │ + rsceq r2, pc, ip, asr #19 │ │ │ │ andeq r0, r8, r2, asr #32 │ │ │ │ - rsceq r2, pc, ip, ror #18 │ │ │ │ - rsceq r2, pc, r4, ror #18 │ │ │ │ + rsceq r2, pc, ip, ror r9 @ │ │ │ │ + rsceq r2, pc, r4, ror r9 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr ip, [pc, #228] @ 312938 │ │ │ │ ldr r3, [pc, #228] @ 31293c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718722,17 +718722,17 @@ │ │ │ │ bne 312934 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq sp, r2, r4, lsr #15 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrdeq r1, [pc], #228 @ │ │ │ │ - ldrdeq r2, [pc], #120 @ │ │ │ │ - strheq r2, [pc], #116 @ │ │ │ │ + rsceq r1, pc, r4, ror #29 │ │ │ │ + rsceq r2, pc, r8, ror #15 │ │ │ │ + rsceq r2, pc, r4, asr #15 │ │ │ │ orreq sp, r2, ip, ror #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0] │ │ │ │ @@ -719473,15 +719473,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp, #16] │ │ │ │ b 3134b8 │ │ │ │ @ instruction: 0xffffdff4 │ │ │ │ @ instruction: 0x018471b8 │ │ │ │ eoreq r8, r7, r0, lsl #26 │ │ │ │ - rsceq r1, pc, ip, lsr #25 │ │ │ │ + strheq r1, [pc], #204 @ │ │ │ │ blcc fe9c5d08 @@Base+0xfce8d200> │ │ │ │ svccc 0x00f00000 @ IMB │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #36] @ 313544 │ │ │ │ @@ -719538,15 +719538,15 @@ │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #4096 @ 0x1000 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - rsceq r1, pc, r4, asr #22 │ │ │ │ + rsceq r1, pc, r4, asr fp @ │ │ │ │ orreq ip, r2, r4, ror sl │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq ip, r2, r8, lsr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ @@ -719650,16 +719650,16 @@ │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 52ed8 │ │ │ │ mov r9, #1 │ │ │ │ mov r2, r9 │ │ │ │ mov r8, r9 │ │ │ │ b 3136f8 │ │ │ │ - ldrsheq fp, [r3, #-32] @ 0xffffffe0 │ │ │ │ - rsceq r1, pc, r8, ror #20 │ │ │ │ + cmpeq r3, r0, lsl #6 │ │ │ │ + rsceq r1, pc, r8, ror sl @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ bl 2e1e94 │ │ │ │ mov r2, #0 │ │ │ │ add r3, r0, r2, lsl #2 │ │ │ │ @@ -720265,15 +720265,15 @@ │ │ │ │ sub r0, r0, #190 @ 0xbe │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ bx lr │ │ │ │ subs r0, r0, #211 @ 0xd3 │ │ │ │ movne r0, #1 │ │ │ │ bx lr │ │ │ │ - ldrsheq sl, [r3, #-30] @ 0xffffffe2 │ │ │ │ + cmpeq r3, lr, lsl #4 │ │ │ │ sub ip, r1, #1 │ │ │ │ sub r2, r2, #1 │ │ │ │ add r1, r1, #3 │ │ │ │ ldrb r3, [ip, #1]! │ │ │ │ cmp r3, #3 │ │ │ │ ldrbls r3, [r0, r3] │ │ │ │ cmp ip, r1 │ │ │ │ @@ -720390,18 +720390,18 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #93 @ 0x5d │ │ │ │ bx lr │ │ │ │ mov r0, #92 @ 0x5c │ │ │ │ bx lr │ │ │ │ mov r0, #108 @ 0x6c │ │ │ │ bx lr │ │ │ │ - cmpeq r3, r8, lsr #1 │ │ │ │ + ldrheq sl, [r3, #-8] │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ - cmpeq r3, fp, lsr #2 │ │ │ │ - cmpeq r3, sl, lsl r1 │ │ │ │ + cmpeq r3, fp, lsr r1 │ │ │ │ + cmpeq r3, sl, lsr #2 │ │ │ │ ldrdeq r0, [r0], -r2 │ │ │ │ andeq r0, r0, fp, asr #3 │ │ │ │ andeq r0, r0, r7, asr #3 │ │ │ │ andeq r0, r0, r9, asr #3 │ │ │ │ andeq r0, r0, r2, asr #2 │ │ │ │ andeq r0, r0, sp, lsr #3 │ │ │ │ ldrdeq r0, [r0], -r3 │ │ │ │ @@ -720421,15 +720421,15 @@ │ │ │ │ ldr r3, [pc, #20] @ 3143cc │ │ │ │ lsl r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - cmpeq r3, r4, lsr r2 │ │ │ │ + cmpeq r3, r4, asr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #32] @ 314408 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #28] @ 31440c │ │ │ │ @@ -720560,17 +720560,17 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #172 @ 0xac │ │ │ │ bx lr │ │ │ │ mov r0, #198 @ 0xc6 │ │ │ │ bx lr │ │ │ │ mov r0, #186 @ 0xba │ │ │ │ bx lr │ │ │ │ - cmpeq r3, sp, lsl #30 │ │ │ │ - cmpeq r3, ip, lsl #31 │ │ │ │ - ldrheq r9, [r3, #-249] @ 0xffffff07 │ │ │ │ + cmpeq r3, sp, lsl pc │ │ │ │ + @ instruction: 0x01539f9c │ │ │ │ + cmpeq r3, r9, asr #31 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ andeq r0, r0, sl, asr r1 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ andeq r0, r0, sp, lsr r1 │ │ │ │ andeq r0, r0, r6, lsr #3 │ │ │ │ cmp r0, #199 @ 0xc7 │ │ │ │ bls 314654 │ │ │ │ @@ -720670,16 +720670,16 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #113 @ 0x71 │ │ │ │ bx lr │ │ │ │ mov r0, #53 @ 0x35 │ │ │ │ bx lr │ │ │ │ mov r0, #54 @ 0x36 │ │ │ │ bx lr │ │ │ │ - cmpeq r3, ip, lsl lr │ │ │ │ - @ instruction: 0x01539e90 │ │ │ │ + cmpeq r3, ip, lsr #28 │ │ │ │ + cmpeq r3, r0, lsr #29 │ │ │ │ andeq r0, r0, r7, lsr #3 │ │ │ │ andeq r0, r0, sl, lsr #3 │ │ │ │ andeq r0, r0, r9, asr #3 │ │ │ │ andeq r0, r0, lr, lsr #3 │ │ │ │ cmp r0, #2 │ │ │ │ ldrb ip, [sp] │ │ │ │ beq 31484c │ │ │ │ @@ -720868,20 +720868,20 @@ │ │ │ │ ldr r0, [r3, r2, lsl #2] │ │ │ │ bx lr │ │ │ │ sub r1, r2, #1 │ │ │ │ cmp r1, #3 │ │ │ │ bhi 31486c │ │ │ │ add r0, r2, #103 @ 0x67 │ │ │ │ bx lr │ │ │ │ - cmpeq r3, r8, asr #27 │ │ │ │ - cmpeq r3, r8, lsr #26 │ │ │ │ - ldrheq r9, [r3, #-204] @ 0xffffff34 │ │ │ │ - cmpeq r3, r8, lsr #24 │ │ │ │ - cmpeq r3, r0, lsr fp │ │ │ │ - cmpeq r3, r4, ror #21 │ │ │ │ + ldrsbeq r9, [r3, #-216] @ 0xffffff28 │ │ │ │ + cmpeq r3, r8, lsr sp │ │ │ │ + cmpeq r3, ip, asr #25 │ │ │ │ + cmpeq r3, r8, lsr ip │ │ │ │ + cmpeq r3, r0, asr #22 │ │ │ │ + ldrsheq r9, [r3, #-164] @ 0xffffff5c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ bl 2e1e94 │ │ │ │ ldrb r3, [r0, #54] @ 0x36 │ │ │ │ cmp r3, #3 │ │ │ │ @@ -720976,15 +720976,15 @@ │ │ │ │ add r3, r4, r5 │ │ │ │ ldr r0, [r2, r3, lsl #2] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #0 │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #65536 @ 0x10000 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmpeq r3, r4, ror #25 │ │ │ │ + ldrsheq r9, [r3, #-196] @ 0xffffff3c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #112] @ 314d04 │ │ │ │ ldr r3, [pc, #112] @ 314d08 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -723091,15 +723091,15 @@ │ │ │ │ strd r6, [r4, #64] @ 0x40 │ │ │ │ bl 53d00 │ │ │ │ mov r3, #0 │ │ │ │ strh r3, [r4, #136] @ 0x88 │ │ │ │ strb r3, [r4, #138] @ 0x8a │ │ │ │ strb r3, [r4, #144] @ 0x90 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - cmpeq r3, r0, ror sp │ │ │ │ + cmpeq r3, r0, lsl #27 │ │ │ │ cmp r2, #0 │ │ │ │ bxeq lr │ │ │ │ b 31568c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ @@ -724552,15 +724552,15 @@ │ │ │ │ str r8, [r9] │ │ │ │ str ip, [r9, #16] │ │ │ │ str r7, [r9, #20] │ │ │ │ str r3, [r9, #24] │ │ │ │ str r0, [r9, #28] │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - bvs 591dfc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x55b0> │ │ │ │ + bvs 591dfc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x5598> │ │ │ │ bllt 1d03e78 @@Base+0x1cb370> │ │ │ │ stclcc 3, cr15, [lr], #-456 @ 0xfffffe38 │ │ │ │ strbge pc, [pc, #-1338] @ 317f32 @ │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrb r3, [r1, #1] │ │ │ │ ldrb r6, [r1] │ │ │ │ ldrb r4, [r1, #8] │ │ │ │ @@ -725744,15 +725744,15 @@ │ │ │ │ strb r9, [r7, #36] @ 0x24 │ │ │ │ strb r3, [r7, #37] @ 0x25 │ │ │ │ lsr r3, r9, #16 │ │ │ │ lsr r9, r9, #24 │ │ │ │ strb r3, [r7, #38] @ 0x26 │ │ │ │ strb r9, [r7, #39] @ 0x27 │ │ │ │ b 319708 │ │ │ │ - bvs 59309c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x6850> │ │ │ │ + bvs 59309c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x6838> │ │ │ │ bllt 1d05118 @@Base+0x1cc610> │ │ │ │ stclcc 3, cr15, [lr], #-456 @ 0xfffffe38 │ │ │ │ strbge pc, [pc, #-1338] @ 3191d2 @ │ │ │ │ ldr r3, [r1, #8] │ │ │ │ eor ip, ip, r3 │ │ │ │ lsr r3, ip, #8 │ │ │ │ strb ip, [r7, #40] @ 0x28 │ │ │ │ @@ -726006,15 +726006,15 @@ │ │ │ │ bl 52344 <__clock_gettime64@plt> │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ lsl r0, r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - cmpeq r3, r0, rrx │ │ │ │ + cmpeq r3, r0, ror r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldm r0, {r4, r5} │ │ │ │ bl 543d8 │ │ │ │ mov r0, r5 │ │ │ │ @@ -726392,31 +726392,31 @@ │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [r0, #44] @ 0x2c │ │ │ │ ldr r0, [r0, #48] @ 0x30 │ │ │ │ ldr r3, [r3] │ │ │ │ blx r3 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 31a140 │ │ │ │ - bl 936834 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a9fe8> │ │ │ │ - bl 949094 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3bc848> │ │ │ │ - bl 937e54 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ab608> │ │ │ │ + bl 93684c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3a9fe8> │ │ │ │ + bl 9490ac , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3bc848> │ │ │ │ + bl 937e6c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ab608> │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #36] @ 31a158 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2f1c60 │ │ │ │ cmp r0, #0 │ │ │ │ bne 31a148 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ - bl 985ce0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f9494> │ │ │ │ + bl 985cf8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f9494> │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - strheq fp, [sp], #176 @ 0xb0 @ │ │ │ │ + rsceq fp, sp, r0, asr #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r1, #56 @ 0x38 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, #1 │ │ │ │ @@ -726460,16 +726460,16 @@ │ │ │ │ b 31a1f4 │ │ │ │ mov r0, r5 │ │ │ │ bl 543d8 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ strdeq lr, [r1, r4] │ │ │ │ cmneq sl, r8, lsr r3 │ │ │ │ - strheq ip, [lr], #40 @ 0x28 @ │ │ │ │ - smlaleq sl, lr, r8, r8 │ │ │ │ + rsceq ip, lr, r8, asr #5 │ │ │ │ + rsceq sl, lr, r8, lsr #17 │ │ │ │ cmp r1, #0 │ │ │ │ bgt 31a240 │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -726652,24 +726652,24 @@ │ │ │ │ ldr r5, [r7, #12] │ │ │ │ b 31a398 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r5, r2, ip, lsr #26 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ strdeq r5, [r2, ip] │ │ │ │ @ instruction: 0x017a2198 │ │ │ │ - strdeq ip, [lr], #12 @ │ │ │ │ - rsceq fp, sp, ip, lsr #23 │ │ │ │ + rsceq ip, lr, ip, lsl #2 │ │ │ │ + strheq fp, [sp], #188 @ 0xbc @ │ │ │ │ orreq lr, r1, r8, lsl r6 │ │ │ │ - rsceq ip, lr, r4, lsr #1 │ │ │ │ + strheq ip, [lr], #4 @ │ │ │ │ orreq r5, r2, r4, lsl #24 │ │ │ │ - rsceq fp, sp, r4, lsl r9 │ │ │ │ + rsceq fp, sp, r4, lsr #18 │ │ │ │ andeq r1, r0, r0, ror #23 │ │ │ │ andsgt r6, r8, r9, asr #8 │ │ │ │ orreq lr, r1, ip, lsl r5 │ │ │ │ - rsceq fp, sp, r4, lsr fp │ │ │ │ + rsceq fp, sp, r4, asr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-32] @ 0xffffffe0 │ │ │ │ ldr ip, [pc, #156] @ 31a608 │ │ │ │ sub sp, sp, #4096 @ 0x1000 │ │ │ │ @@ -726708,16 +726708,16 @@ │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 31a604 │ │ │ │ add sp, sp, #4096 @ 0x1000 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - rsceq fp, lr, r8, lsl pc │ │ │ │ - strdeq fp, [lr], #224 @ 0xe0 @ │ │ │ │ + rsceq fp, lr, r8, lsr #30 │ │ │ │ + rsceq fp, lr, r0, lsl #30 │ │ │ │ orreq r5, r2, r0, ror sl │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq r5, r2, r4, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -726884,15 +726884,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 31a8c4 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #4096 @ 0x1000 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - smlaleq fp, lr, r0, ip │ │ │ │ + rsceq fp, lr, r0, lsr #25 │ │ │ │ orreq r5, r2, r0, ror #15 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andeq r1, r0, r1 │ │ │ │ orreq r5, r2, r8, ror #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -726916,16 +726916,16 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 547f8 │ │ │ │ subs r0, r0, #0 │ │ │ │ movne r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq fp, sp, r0, lsl #26 │ │ │ │ - rsceq fp, sp, r4, lsl #8 │ │ │ │ + rsceq fp, sp, r0, lsl sp │ │ │ │ + rsceq fp, sp, r4, lsl r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r6, r0 │ │ │ │ bl 53820 <__errno_location@plt> │ │ │ │ mov r4, r0 │ │ │ │ @@ -726958,15 +726958,15 @@ │ │ │ │ mov r2, r6 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #1 │ │ │ │ blx r4 │ │ │ │ b 31a980 │ │ │ │ orreq r7, r2, r0, lsl sl │ │ │ │ - rsceq fp, lr, r0, ror #21 │ │ │ │ + strdeq fp, [lr], #160 @ 0xa0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #24] @ 31aa24 │ │ │ │ mov r4, r0 │ │ │ │ bl 52ac4 │ │ │ │ @@ -727007,16 +727007,16 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #1 │ │ │ │ mov r5, r4 │ │ │ │ blx r7 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0x01827994 │ │ │ │ - smlaleq fp, lr, r0, sl │ │ │ │ - rsceq fp, lr, r8, lsr sl │ │ │ │ + rsceq fp, lr, r0, lsr #21 │ │ │ │ + rsceq fp, lr, r8, asr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ bl 31aa28 │ │ │ │ subs r4, r0, #0 │ │ │ │ moveq r5, r4 │ │ │ │ @@ -727038,15 +727038,15 @@ │ │ │ │ bne 31aaf4 │ │ │ │ ldrb r5, [r4, #1] │ │ │ │ subs r5, r5, #101 @ 0x65 │ │ │ │ ldrbeq r5, [r4, #2] │ │ │ │ clz r5, r5 │ │ │ │ lsr r5, r5, #5 │ │ │ │ b 31aaf4 │ │ │ │ - rsceq fp, sp, r0, asr #22 │ │ │ │ + rsceq fp, sp, r0, asr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #396] @ 31acdc │ │ │ │ ldr r3, [pc, #396] @ 31ace0 │ │ │ │ @@ -727148,22 +727148,22 @@ │ │ │ │ mov r0, #3 │ │ │ │ blx r3 │ │ │ │ b 31aca8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r5, r2, r8, lsr #9 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq r7, r2, ip, asr #16 │ │ │ │ - strheq fp, [lr], #188 @ 0xbc @ │ │ │ │ + rsceq fp, lr, ip, asr #23 │ │ │ │ orreq r5, r2, r8, lsl #8 │ │ │ │ - ldrsbeq r0, [pc], #232 @ │ │ │ │ - rsceq fp, lr, r8, lsl fp │ │ │ │ + rscseq r0, pc, r8, ror #29 │ │ │ │ + rsceq fp, lr, r8, lsr #22 │ │ │ │ orreq r7, r2, r4, asr #14 │ │ │ │ - rsceq fp, lr, r0, ror #21 │ │ │ │ + strdeq fp, [lr], #160 @ 0xa0 @ │ │ │ │ orreq r7, r2, r8, lsl r7 │ │ │ │ - rsceq fp, lr, r8, ror #21 │ │ │ │ + strdeq fp, [lr], #168 @ 0xa8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #760] @ 31b018 │ │ │ │ ldr r3, [pc, #760] @ 31b01c │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -727355,26 +727355,26 @@ │ │ │ │ b 31ae08 │ │ │ │ ldr r3, [pc, #64] @ 31b054 │ │ │ │ add r3, pc, r3 │ │ │ │ b 31afc0 │ │ │ │ ldrdeq r5, [r2, r8] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq sl, r8, lsl #15 │ │ │ │ - smlaleq fp, lr, r0, sl │ │ │ │ - rsceq fp, lr, r4, lsr #15 │ │ │ │ + rsceq fp, lr, r0, lsr #21 │ │ │ │ + strheq fp, [lr], #116 @ 0x74 @ │ │ │ │ orreq r5, r2, r8, ror #3 │ │ │ │ cmneq sl, r8, ror #14 │ │ │ │ orreq r7, r2, ip, lsl r5 │ │ │ │ - rsceq fp, lr, r4, lsr r9 │ │ │ │ + rsceq fp, lr, r4, asr #18 │ │ │ │ orreq r5, r2, r8, lsl #2 │ │ │ │ - strheq fp, [lr], #128 @ 0x80 @ │ │ │ │ + rsceq fp, lr, r0, asr #17 │ │ │ │ orreq r5, r2, ip, lsr #1 │ │ │ │ cmneq sl, ip, lsl r6 │ │ │ │ orreq r7, r2, r4, lsl #8 │ │ │ │ - rsceq fp, lr, r0, lsl r8 │ │ │ │ + rsceq fp, lr, r0, lsr #16 │ │ │ │ cmneq sl, r8, asr #11 │ │ │ │ cmp r3, #0 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r7, r0 │ │ │ │ mov r8, r1 │ │ │ │ beq 31b108 │ │ │ │ cmp r2, #0 │ │ │ │ @@ -727591,15 +727591,15 @@ │ │ │ │ add r0, r5, r0 │ │ │ │ bl 547f8 │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq fp, lr, r0, ror #9 │ │ │ │ + strdeq fp, [lr], #64 @ 0x40 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r0, r1, r2, r3} │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #208] @ 31b4c4 │ │ │ │ ldr r3, [pc, #208] @ 31b4c8 │ │ │ │ @@ -727653,21 +727653,21 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ b 31b440 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r4, r2, r4, lsl #24 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - smlaleq fp, lr, r8, r4 │ │ │ │ + rsceq fp, lr, r8, lsr #9 │ │ │ │ ldrdeq r4, [r2, r8] │ │ │ │ - rsceq fp, lr, r8, ror r4 │ │ │ │ + rsceq fp, lr, r8, lsl #9 │ │ │ │ @ instruction: 0x01824bb0 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - rsceq fp, lr, r0, lsr r4 │ │ │ │ - ldrheq r8, [sp], #28 @ │ │ │ │ + rsceq fp, lr, r0, asr #8 │ │ │ │ + rscseq r8, sp, ip, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r7, [r0] │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r5, r0 │ │ │ │ @@ -727741,18 +727741,18 @@ │ │ │ │ mov r1, r4 │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [pc, #24] @ 31b638 │ │ │ │ add r0, pc, r0 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 31b3d8 │ │ │ │ - rsceq fp, lr, ip, ror #6 │ │ │ │ + rsceq fp, lr, ip, ror r3 │ │ │ │ + rsceq fp, lr, r8, ror #6 │ │ │ │ rsceq fp, lr, r8, asr r3 │ │ │ │ - rsceq fp, lr, r8, asr #6 │ │ │ │ - smlaleq fp, lr, ip, r2 │ │ │ │ + rsceq fp, lr, ip, lsr #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-200] @ 0xffffff38 │ │ │ │ ldr ip, [pc, #432] @ 31b808 │ │ │ │ sub sp, sp, #4224 @ 0x1080 │ │ │ │ @@ -727866,15 +727866,15 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01824998 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq r4, r2, r8, ror r9 │ │ │ │ andeq r1, r0, r4, lsl r3 │ │ │ │ @ instruction: 0xfffffcb8 │ │ │ │ andeq r0, r0, r4, asr #3 │ │ │ │ - rsceq r9, lr, r8, ror r0 │ │ │ │ + rsceq r9, lr, r8, lsl #1 │ │ │ │ andeq r0, r0, r8, ror #23 │ │ │ │ orreq r4, r2, r4, lsr #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [pc, #88] @ 31b89c │ │ │ │ @@ -727937,15 +727937,15 @@ │ │ │ │ ldr r1, [r4, #48] @ 0x30 │ │ │ │ sub r2, r3, #1 │ │ │ │ cmp r3, r1 │ │ │ │ moveq r3, #0 │ │ │ │ str r2, [r4, #60] @ 0x3c │ │ │ │ streq r3, [r4, #48] @ 0x30 │ │ │ │ pop {r4, pc} │ │ │ │ - ldrheq r3, [r3, #-188] @ 0xffffff44 │ │ │ │ + cmpeq r3, ip, asr #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r2 │ │ │ │ mov r5, r1 │ │ │ │ @@ -728200,22 +728200,22 @@ │ │ │ │ bls 31bcc0 │ │ │ │ b 31bc60 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ mov r4, #0 │ │ │ │ b 31baa8 │ │ │ │ ldrdeq r4, [r2, r0] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq sl, lr, r4, lsl pc │ │ │ │ - cmpeq r3, r5, lsr #20 │ │ │ │ - smlaleq sl, lr, r8, lr │ │ │ │ + rsceq sl, lr, r4, lsr #30 │ │ │ │ + cmpeq r3, r5, lsr sl │ │ │ │ + rsceq sl, lr, r8, lsr #29 │ │ │ │ orreq r4, r2, r0, lsr #10 │ │ │ │ stclcc 12, cr12, [ip, #820] @ 0x334 │ │ │ │ eormi r0, r4, r0 │ │ │ │ - strheq ip, [sp], #32 @ │ │ │ │ - rsceq ip, sp, r8, ror #4 │ │ │ │ + rsceq ip, sp, r0, asr #5 │ │ │ │ + rsceq ip, sp, r8, ror r2 │ │ │ │ svclt 0x00800000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -728288,16 +728288,16 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ str ip, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ bl 53de4 │ │ │ │ orreq r4, r2, r8, asr r2 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - ldrdeq sl, [lr], #168 @ 0xa8 @ │ │ │ │ - rsceq sl, lr, r4, asr #21 │ │ │ │ + rsceq sl, lr, r8, ror #21 │ │ │ │ + ldrdeq sl, [lr], #164 @ 0xa4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-200] @ 0xffffff38 │ │ │ │ ldr r2, [pc, #964] @ 31c2a0 │ │ │ │ sub sp, sp, #4224 @ 0x1080 │ │ │ │ @@ -728540,26 +728540,26 @@ │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, r3 │ │ │ │ bl 31b3d8 │ │ │ │ b 31bff4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r4, r2, r0, lsl r1 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq sl, lr, ip, asr #20 │ │ │ │ - rscseq pc, ip, r0, lsr #11 │ │ │ │ - rsceq sl, lr, r8, lsr sl │ │ │ │ + rsceq sl, lr, ip, asr sl │ │ │ │ + ldrheq pc, [ip], #80 @ 0x50 @ │ │ │ │ + rsceq sl, lr, r8, asr #20 │ │ │ │ @ instruction: 0x01823fbc │ │ │ │ - rsceq sl, lr, r8, lsr r9 │ │ │ │ - rsceq sl, lr, ip, asr #17 │ │ │ │ - rsceq sl, lr, r0, asr #18 │ │ │ │ - rsceq sl, lr, r0, lsl #17 │ │ │ │ - rsceq sl, lr, ip, lsr #17 │ │ │ │ - rsceq sl, lr, r4, asr #16 │ │ │ │ - rsceq sl, lr, ip, asr #17 │ │ │ │ - rsceq sl, lr, r0, lsr r8 │ │ │ │ + rsceq sl, lr, r8, asr #18 │ │ │ │ + ldrdeq sl, [lr], #140 @ 0x8c @ │ │ │ │ + rsceq sl, lr, r0, asr r9 │ │ │ │ + smlaleq sl, lr, r0, r8 │ │ │ │ + strheq sl, [lr], #140 @ 0x8c @ │ │ │ │ + rsceq sl, lr, r4, asr r8 │ │ │ │ + ldrdeq sl, [lr], #140 @ 0x8c @ │ │ │ │ + rsceq sl, lr, r0, asr #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [pc, #2108] @ 31cb30 │ │ │ │ ldr r3, [pc, #2108] @ 31cb34 │ │ │ │ @@ -729088,54 +729088,54 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, r3 │ │ │ │ str r6, [sp] │ │ │ │ bl 31b3d8 │ │ │ │ b 31c378 │ │ │ │ orreq r3, r2, r4, lsl #26 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r3, r7, ror #2 │ │ │ │ + cmpeq r3, r7, ror r1 │ │ │ │ ldrdeq r3, [r2, r0] │ │ │ │ orreq r3, r2, r8, ror ip │ │ │ │ orreq r3, r2, r4, lsl ip │ │ │ │ + rsceq sl, lr, ip, lsl r8 │ │ │ │ + rsceq sl, lr, ip, lsr #7 │ │ │ │ rsceq sl, lr, ip, lsl #16 │ │ │ │ - smlaleq sl, lr, ip, r3 │ │ │ │ - strdeq sl, [lr], #124 @ 0x7c @ │ │ │ │ - rsceq sl, lr, ip, lsr #13 │ │ │ │ - rsceq sl, lr, r4, lsl #17 │ │ │ │ - rscseq lr, ip, r8, ror pc │ │ │ │ - rsceq sl, lr, r8, ror #16 │ │ │ │ - rsceq sl, lr, r8, ror #10 │ │ │ │ - ldrdeq sl, [lr], #140 @ 0x8c @ │ │ │ │ - rsceq sl, lr, r0, lsr #14 │ │ │ │ - strheq sl, [lr], #104 @ 0x68 @ │ │ │ │ - rsceq sl, lr, r4, asr #11 │ │ │ │ - rsceq sl, lr, r0, ror #10 │ │ │ │ - strdeq sl, [lr], #120 @ 0x78 @ │ │ │ │ - rsceq sl, lr, ip, lsl #13 │ │ │ │ - rsceq sl, lr, r0, asr #13 │ │ │ │ - rsceq sl, lr, r8, rrx │ │ │ │ - rsceq sl, lr, r4, ror #15 │ │ │ │ - rscseq lr, ip, ip, lsr #27 │ │ │ │ - rscseq ip, ip, ip, asr #18 │ │ │ │ - smlabbeq r2, r8, r2, r3 │ │ │ │ - ldrdeq sl, [lr], #124 @ 0x7c @ │ │ │ │ + strheq sl, [lr], #108 @ 0x6c @ │ │ │ │ + smlaleq sl, lr, r4, r8 │ │ │ │ + rscseq lr, ip, r8, lsl #31 │ │ │ │ + rsceq sl, lr, r8, ror r8 │ │ │ │ + rsceq sl, lr, r8, ror r5 │ │ │ │ + rsceq sl, lr, ip, ror #17 │ │ │ │ + rsceq sl, lr, r0, lsr r7 │ │ │ │ + rsceq sl, lr, r8, asr #13 │ │ │ │ + ldrdeq sl, [lr], #84 @ 0x54 @ │ │ │ │ + rsceq sl, lr, r0, ror r5 │ │ │ │ + rsceq sl, lr, r8, lsl #16 │ │ │ │ + smlaleq sl, lr, ip, r6 │ │ │ │ + ldrdeq sl, [lr], #96 @ 0x60 @ │ │ │ │ + rsceq sl, lr, r8, ror r0 │ │ │ │ + strdeq sl, [lr], #116 @ 0x74 @ │ │ │ │ + ldrheq lr, [ip], #220 @ 0xdc @ │ │ │ │ + rscseq ip, ip, ip, asr r9 │ │ │ │ + @ instruction: 0x01023298 │ │ │ │ + rsceq sl, lr, ip, ror #15 │ │ │ │ orreq r3, r2, ip, asr #15 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - smlaleq sl, lr, r8, r7 │ │ │ │ - rsceq sl, lr, r0, lsr r0 │ │ │ │ - rsceq sl, lr, ip, lsr #5 │ │ │ │ - rsceq sl, lr, r4, lsl r4 │ │ │ │ - rsceq sl, lr, r8, lsr r4 │ │ │ │ - rsceq sl, lr, r0, lsr r5 │ │ │ │ + rsceq sl, lr, r8, lsr #15 │ │ │ │ + rsceq sl, lr, r0, asr #32 │ │ │ │ + strheq sl, [lr], #44 @ 0x2c @ │ │ │ │ + rsceq sl, lr, r4, lsr #8 │ │ │ │ + rsceq sl, lr, r8, asr #8 │ │ │ │ + rsceq sl, lr, r0, asr #10 │ │ │ │ @ instruction: 0x018235b0 │ │ │ │ - rsceq sl, lr, ip, lsr r5 │ │ │ │ - ldrdeq sl, [lr], #68 @ 0x44 @ │ │ │ │ - rsceq sl, lr, r0, asr r5 │ │ │ │ - rsceq sl, lr, r8, asr #3 │ │ │ │ - rsceq sl, lr, r8, asr #10 │ │ │ │ + rsceq sl, lr, ip, asr #10 │ │ │ │ + rsceq sl, lr, r4, ror #9 │ │ │ │ + rsceq sl, lr, r0, ror #10 │ │ │ │ + ldrdeq sl, [lr], #24 @ │ │ │ │ + rsceq sl, lr, r8, asr r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r3, #7 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ str r3, [r0, #8] │ │ │ │ @@ -729345,29 +729345,29 @@ │ │ │ │ str ip, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ bl 53de4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ strdeq r3, [r2, ip] │ │ │ │ orreq r3, r2, r8, ror #7 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r3, r0, lsr #16 │ │ │ │ - rsceq sl, lr, r4, ror #8 │ │ │ │ - tsteq r2, r0, lsl #28 │ │ │ │ + cmpeq r3, r0, lsr r8 │ │ │ │ + rsceq sl, lr, r4, ror r4 │ │ │ │ + tsteq r2, r0, lsl lr │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ orreq r3, r2, ip, asr r2 │ │ │ │ muleq r0, sp, r1 │ │ │ │ - rsceq r9, lr, r8, asr fp │ │ │ │ - rsceq r9, lr, ip, ror #22 │ │ │ │ - rsceq sl, lr, r8, ror r1 │ │ │ │ - rsceq sl, lr, r4, ror #3 │ │ │ │ - rsceq r9, lr, ip, ror sl │ │ │ │ - smlaleq r9, lr, r0, sl │ │ │ │ + rsceq r9, lr, r8, ror #22 │ │ │ │ + rsceq r9, lr, ip, ror fp │ │ │ │ + rsceq sl, lr, r8, lsl #3 │ │ │ │ + strdeq sl, [lr], #20 @ │ │ │ │ + rsceq r9, lr, ip, lsl #21 │ │ │ │ + rsceq r9, lr, r0, lsr #21 │ │ │ │ andeq r0, r0, r9, ror #2 │ │ │ │ - rsceq r9, lr, r8, asr #20 │ │ │ │ - rsceq r9, lr, ip, asr sl │ │ │ │ + rsceq r9, lr, r8, asr sl │ │ │ │ + rsceq r9, lr, ip, ror #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-144] @ 0xffffff70 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #944] @ 31d348 │ │ │ │ @@ -729609,33 +729609,33 @@ │ │ │ │ bl 53de4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r3, r2, r4, asr r0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq r3, r2, r0 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ andeq r0, r0, r3, asr #9 │ │ │ │ - rsceq r9, lr, r4, lsr #17 │ │ │ │ - strheq r9, [lr], #136 @ 0x88 @ │ │ │ │ + strheq r9, [lr], #132 @ 0x84 @ │ │ │ │ + rsceq r9, lr, r8, asr #17 │ │ │ │ @ instruction: 0x0183db98 │ │ │ │ - rsceq sl, lr, r4, asr #7 │ │ │ │ - rsceq r7, lr, r4, lsr r7 │ │ │ │ - rsceq sl, lr, ip, lsr #7 │ │ │ │ + ldrdeq sl, [lr], #52 @ 0x34 @ │ │ │ │ + rsceq r7, lr, r4, asr #14 │ │ │ │ + strheq sl, [lr], #60 @ 0x3c @ │ │ │ │ @ instruction: 0xffffe6d8 │ │ │ │ @ instruction: 0xfffff108 │ │ │ │ ldrdeq r2, [r2, r8] │ │ │ │ - rsceq sl, lr, r8, asr #5 │ │ │ │ + ldrdeq sl, [lr], #40 @ 0x28 @ │ │ │ │ @ instruction: 0xffffe62c │ │ │ │ @ instruction: 0xfffff05c │ │ │ │ - rsceq sl, lr, r0, lsr #5 │ │ │ │ - smlaleq lr, lr, r8, r1 @ │ │ │ │ - rsceq lr, lr, ip, lsl #3 │ │ │ │ - rsceq sl, lr, r4, lsl #4 │ │ │ │ + strheq sl, [lr], #32 @ │ │ │ │ + rsceq lr, lr, r8, lsr #3 │ │ │ │ + smlaleq lr, lr, ip, r1 @ │ │ │ │ + rsceq sl, lr, r4, lsl r2 │ │ │ │ @ instruction: 0x000004bc │ │ │ │ - rsceq r9, lr, ip, lsr #12 │ │ │ │ - rsceq r9, lr, r0, asr #12 │ │ │ │ + rsceq r9, lr, ip, lsr r6 │ │ │ │ + rsceq r9, lr, r0, asr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0] │ │ │ │ mov r5, r0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -729993,16 +729993,16 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, r6 │ │ │ │ b 31d8d8 │ │ │ │ orreq r2, r2, r4, lsr #16 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - rsceq r9, lr, ip, lsl #25 │ │ │ │ - rsceq r9, lr, ip, lsr ip │ │ │ │ + smlaleq r9, lr, ip, ip │ │ │ │ + rsceq r9, lr, ip, asr #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #452] @ 31db44 │ │ │ │ mov r5, r3 │ │ │ │ @@ -730630,15 +730630,15 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r1, r2, r8, asr lr │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq r1, r2, r4, lsr #28 │ │ │ │ @ instruction: 0xc02064b2 │ │ │ │ orreq r1, r2, r0, asr #26 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - rsceq r9, lr, r8, asr #5 │ │ │ │ + ldrdeq r9, [lr], #40 @ 0x28 @ │ │ │ │ @ instruction: 0xc00464b4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov lr, r1 │ │ │ │ ldr r1, [pc, #620] @ 31e5e0 │ │ │ │ @@ -731258,15 +731258,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ orreq r1, r2, r4, lsl #6 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - rsceq r8, lr, ip, ror #17 │ │ │ │ + strdeq r8, [lr], #140 @ 0x8c @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 31ed60 │ │ │ │ ldr r1, [pc, #36] @ 31ed64 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -731276,15 +731276,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x018212bc │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - ldrdeq r8, [lr], #140 @ 0x8c @ │ │ │ │ + rsceq r8, lr, ip, ror #17 │ │ │ │ b 543d8 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #44 @ 0x2c │ │ │ │ @@ -731339,15 +731339,15 @@ │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr r3, [ip, r3] │ │ │ │ mov r1, r2 │ │ │ │ mov r2, lr │ │ │ │ str r3, [sp, #4] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ - b 977844 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3eaff8> │ │ │ │ + b 97785c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3eaff8> │ │ │ │ @ instruction: 0x018211b8 │ │ │ │ andeq r1, r0, r0, lsr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3304] @ 0xce8 │ │ │ │ ldr r0, [pc, #132] @ 31ef0c │ │ │ │ @@ -731387,19 +731387,19 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r1, r2, r0, ror r1 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq r1, r2, r0, asr #2 │ │ │ │ ldr r0, [pc, #4] @ 31ef24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - rsceq r8, lr, ip, lsr r7 │ │ │ │ + rsceq r8, lr, ip, asr #14 │ │ │ │ ldr r0, [pc, #4] @ 31ef34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - rsceq r8, lr, r8, lsr r7 │ │ │ │ + rsceq r8, lr, r8, asr #14 │ │ │ │ mov r1, #1 │ │ │ │ str r1, [r2] │ │ │ │ str r1, [r3] │ │ │ │ bx lr │ │ │ │ ldrb r3, [r0, #1740] @ 0x6cc │ │ │ │ cmp r3, #2 │ │ │ │ ldrhi r3, [r0, #2616] @ 0xa38 │ │ │ │ @@ -731487,15 +731487,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ orrs r1, r2, r7 │ │ │ │ beq 31f00c │ │ │ │ b 31f060 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r1, r2, r4, ror r0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r3, ip, lsr r5 │ │ │ │ + cmpeq r3, ip, asr #10 │ │ │ │ orreq r0, r2, r4, lsl #31 │ │ │ │ push {r4, lr} │ │ │ │ ldr r4, [r0, #2844] @ 0xb1c │ │ │ │ ldr r1, [sp, #8] │ │ │ │ cmp r4, #0 │ │ │ │ beq 31f0dc │ │ │ │ mov ip, r4 │ │ │ │ @@ -731624,20 +731624,20 @@ │ │ │ │ blx r3 │ │ │ │ add r0, r4, #2864 @ 0xb30 │ │ │ │ bl 327320 │ │ │ │ mov r0, r4 │ │ │ │ bl 32ecb4 │ │ │ │ add r0, r4, #1680 @ 0x690 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl e3321c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419590> │ │ │ │ + bl e33234 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419590> │ │ │ │ add r0, r4, #3024 @ 0xbd0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl e307f8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416b6c> │ │ │ │ + bl e30810 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416b6c> │ │ │ │ ldr r0, [r4, #1376] @ 0x560 │ │ │ │ - bl 988ec8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3fc67c> │ │ │ │ + bl 988ee0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3fc67c> │ │ │ │ ldr r3, [r4, #2616] @ 0xa38 │ │ │ │ cmp r3, #0 │ │ │ │ beq 31f304 │ │ │ │ mov r0, r4 │ │ │ │ bl 326a60 │ │ │ │ ldr r0, [r4, #2612] @ 0xa34 │ │ │ │ bl 543d8 │ │ │ │ @@ -731813,21 +731813,21 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 31f500 │ │ │ │ @ instruction: 0x0183b79c │ │ │ │ orreq fp, r3, r8, asr r7 │ │ │ │ - cmppeq r2, r8, asr pc @ p-variant is OBSOLETE │ │ │ │ + cmppeq r2, r8, ror #30 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, sp, lsr #6 │ │ │ │ - rsceq r8, lr, r0, asr r1 │ │ │ │ - rsceq r8, lr, r4, asr #2 │ │ │ │ - cmppeq r2, ip, lsl pc @ p-variant is OBSOLETE │ │ │ │ - rsceq r8, lr, ip, asr #1 │ │ │ │ - rsceq r8, lr, r4, lsl #2 │ │ │ │ + rsceq r8, lr, r0, ror #2 │ │ │ │ + rsceq r8, lr, r4, asr r1 │ │ │ │ + cmppeq r2, ip, lsr #30 @ p-variant is OBSOLETE │ │ │ │ + ldrdeq r8, [lr], #12 @ │ │ │ │ + rsceq r8, lr, r4, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3184] @ 0xc70 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #1068] @ 31fa30 │ │ │ │ ldr r3, [pc, #1068] @ 31fa34 │ │ │ │ @@ -732100,23 +732100,23 @@ │ │ │ │ strdeq pc, [r1], -pc @ │ │ │ │ strdeq r0, [r2, r4] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrdeq r0, [r2, r0] │ │ │ │ orreq fp, r3, r4, asr #12 │ │ │ │ orreq fp, r3, r0, lsr #12 │ │ │ │ orreq fp, r3, r4, lsr #12 │ │ │ │ - rsceq r8, lr, r0, ror r0 │ │ │ │ + rsceq r8, lr, r0, lsl #1 │ │ │ │ orreq fp, r3, ip, ror #9 │ │ │ │ - rsceq r6, sp, r0, lsr #14 │ │ │ │ - rsceq r6, sp, r0, lsr #14 │ │ │ │ - rsceq r6, sp, r0, lsr #15 │ │ │ │ - rsceq r6, sp, r0, lsl r5 │ │ │ │ - rsceq r6, sp, r8, lsl r7 │ │ │ │ + rsceq r6, sp, r0, lsr r7 │ │ │ │ + rsceq r6, sp, r0, lsr r7 │ │ │ │ + strheq r6, [sp], #112 @ 0x70 @ │ │ │ │ + rsceq r6, sp, r0, lsr #10 │ │ │ │ + rsceq r6, sp, r8, lsr #14 │ │ │ │ orreq fp, r3, r8, asr #7 │ │ │ │ - cmppeq r2, sl, ror fp @ p-variant is OBSOLETE │ │ │ │ + cmppeq r2, sl, lsl #23 @ p-variant is OBSOLETE │ │ │ │ orreq fp, r3, r8, asr #6 │ │ │ │ orreq fp, r3, ip, lsr #6 │ │ │ │ orreq r0, r2, r4, ror r6 │ │ │ │ ldrdeq fp, [r3, ip] │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ orreq fp, r3, ip, lsl r1 │ │ │ │ @@ -732143,26 +732143,26 @@ │ │ │ │ cmnmi r0, r0 │ │ │ │ stclcc 12, cr12, [ip, #820] @ 0x334 │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ ldrbmi ip, [pc, #-0]! @ 31faec │ │ │ │ orrmi r0, r0, r0 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ orreq sl, r3, r8, ror #14 │ │ │ │ - cmpeq r2, r8, asr pc │ │ │ │ + cmpeq r2, r8, ror #30 │ │ │ │ muleq r0, r1, r3 │ │ │ │ - rsceq r7, lr, r8, lsl r2 │ │ │ │ - rsceq r7, lr, r8, asr r1 │ │ │ │ + rsceq r7, lr, r8, lsr #4 │ │ │ │ + rsceq r7, lr, r8, ror #2 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ orreq sl, r3, r8, asr r5 │ │ │ │ - cmpeq r2, r8, asr #26 │ │ │ │ + cmpeq r2, r8, asr sp │ │ │ │ andeq r0, r0, r3, ror r3 │ │ │ │ - rsceq r6, lr, r8, lsl #31 │ │ │ │ - rsceq r6, lr, r8, asr #30 │ │ │ │ + smlaleq r6, lr, r8, pc @ │ │ │ │ + rsceq r6, lr, r8, asr pc │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - rsceq r6, lr, r0, lsl sp │ │ │ │ + rsceq r6, lr, r0, lsr #26 │ │ │ │ cmneq r9, r8, asr #25 │ │ │ │ orreq sl, r3, r0, lsl #5 │ │ │ │ orreq r1, r2, ip, asr #19 │ │ │ │ mov r0, r4 │ │ │ │ bl 3254c0 │ │ │ │ ldr r3, [r4, #3068] @ 0xbfc │ │ │ │ mov r5, #0 │ │ │ │ @@ -732196,15 +732196,15 @@ │ │ │ │ add r0, r4, #2864 @ 0xb30 │ │ │ │ bl 3272e4 │ │ │ │ add fp, r4, #1680 @ 0x690 │ │ │ │ add r0, r4, #3024 @ 0xbd0 │ │ │ │ add r0, r0, #4 │ │ │ │ str fp, [r4, #1680] @ 0x690 │ │ │ │ str fp, [r4, #1684] @ 0x694 │ │ │ │ - bl e307a4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416b18> │ │ │ │ + bl e307bc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416b18> │ │ │ │ ldr r3, [pc, #-328] @ 31fa8c │ │ │ │ mov r7, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r4, #1380] @ 0x564 │ │ │ │ ldr r3, [pc, #-340] @ 31fa90 │ │ │ │ mov r0, r4 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -732364,15 +732364,15 @@ │ │ │ │ str r0, [r4, #1324] @ 0x52c │ │ │ │ str r2, [r4, #1340] @ 0x53c │ │ │ │ str r1, [r4, #1344] @ 0x540 │ │ │ │ str r3, [r4, #1364] @ 0x554 │ │ │ │ str r3, [r4, #1356] @ 0x54c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ - bl 9775a8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ead5c> │ │ │ │ + bl 9775c0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ead5c> │ │ │ │ ldrb ip, [r4, #1740] @ 0x6cc │ │ │ │ ldrb r2, [r4, #1789] @ 0x6fd │ │ │ │ cmp ip, #2 │ │ │ │ strb r2, [r4, #71] @ 0x47 │ │ │ │ strb r2, [r4, #96] @ 0x60 │ │ │ │ movls r2, #0 │ │ │ │ movhi r2, #1 │ │ │ │ @@ -732628,15 +732628,15 @@ │ │ │ │ strb r3, [r4, #123] @ 0x7b │ │ │ │ ldrb r3, [r4, #1792] @ 0x700 │ │ │ │ str r0, [r4, #596] @ 0x254 │ │ │ │ strb r2, [r4, #101] @ 0x65 │ │ │ │ add r0, fp, #12 │ │ │ │ mov r2, #16 │ │ │ │ strb r3, [r4, #141] @ 0x8d │ │ │ │ - bl e331fc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419570> │ │ │ │ + bl e33214 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419570> │ │ │ │ str r5, [r4, #3076] @ 0xc04 │ │ │ │ b 31f97c │ │ │ │ mov r0, r4 │ │ │ │ bl 325068 │ │ │ │ b 31fb38 │ │ │ │ mov r0, r4 │ │ │ │ bl 324cd4 │ │ │ │ @@ -733278,15 +733278,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2e8ef8 │ │ │ │ b 31f970 │ │ │ │ add r1, r4, #2592 @ 0xa20 │ │ │ │ ldr r0, [r4, #1736] @ 0x6c8 │ │ │ │ add r1, r1, #8 │ │ │ │ - bl 455e2c │ │ │ │ + bl 455e44 │ │ │ │ str r0, [r4, #2604] @ 0xa2c │ │ │ │ b 31fb80 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 53d54 │ │ │ │ ldr r2, [pc, #516] @ 320ed0 │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [pc, #512] @ 320ed4 │ │ │ │ @@ -733400,42 +733400,42 @@ │ │ │ │ ldr r2, [pc, #124] @ 320f00 │ │ │ │ ldr r1, [pc, #124] @ 320f04 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #0 │ │ │ │ bl 2e8ef8 │ │ │ │ b 31f970 │ │ │ │ - cmpeq r2, r4, ror #18 │ │ │ │ - rsceq r6, lr, r8, asr #23 │ │ │ │ - rsceq r6, lr, r0, ror #22 │ │ │ │ - rsceq r6, lr, r4, lsl fp │ │ │ │ + cmpeq r2, r4, ror r9 │ │ │ │ + ldrdeq r6, [lr], #184 @ 0xb8 @ │ │ │ │ + rsceq r6, lr, r0, ror fp │ │ │ │ + rsceq r6, lr, r4, lsr #22 │ │ │ │ ldrdeq r0, [r0], -r6 │ │ │ │ - cmpeq r2, r8, lsl #18 │ │ │ │ - rsceq r6, lr, r8, lsr ip │ │ │ │ + cmpeq r2, r8, lsl r9 │ │ │ │ + rsceq r6, lr, r8, asr #24 │ │ │ │ ldrdeq r0, [r0], -r7 │ │ │ │ - rsceq r6, lr, r8, lsl #24 │ │ │ │ - rsceq r6, lr, r0, ror #23 │ │ │ │ + rsceq r6, lr, r8, lsl ip │ │ │ │ + strdeq r6, [lr], #176 @ 0xb0 @ │ │ │ │ ldrdeq r0, [r0], -r9 │ │ │ │ - rsceq r6, lr, r8, asr #23 │ │ │ │ - ldrdeq r6, [lr], #176 @ 0xb0 @ │ │ │ │ - rsceq r6, lr, r4, lsl sl │ │ │ │ + ldrdeq r6, [lr], #184 @ 0xb8 @ │ │ │ │ + rsceq r6, lr, r0, ror #23 │ │ │ │ + rsceq r6, lr, r4, lsr #20 │ │ │ │ andeq r0, r0, r2, lsl #7 │ │ │ │ - ldrsbeq lr, [r2, #-112] @ 0xffffff90 │ │ │ │ - rsceq r6, lr, ip, asr #19 │ │ │ │ - rsceq r6, lr, r0, ror #20 │ │ │ │ - @ instruction: 0x0152e79c │ │ │ │ - smlaleq r6, lr, r0, r9 │ │ │ │ - smlaleq r6, lr, r0, sl │ │ │ │ + cmpeq r2, r0, ror #15 │ │ │ │ + ldrdeq r6, [lr], #156 @ 0x9c @ │ │ │ │ + rsceq r6, lr, r0, ror sl │ │ │ │ + cmpeq r2, ip, lsr #15 │ │ │ │ + rsceq r6, lr, r0, lsr #19 │ │ │ │ + rsceq r6, lr, r0, lsr #21 │ │ │ │ muleq r0, r7, r3 │ │ │ │ - cmpeq r2, r8, asr r7 │ │ │ │ - rsceq r6, lr, r4, asr r9 │ │ │ │ - rsceq r6, lr, r0, lsr sl │ │ │ │ + cmpeq r2, r8, ror #14 │ │ │ │ + rsceq r6, lr, r4, ror #18 │ │ │ │ + rsceq r6, lr, r0, asr #20 │ │ │ │ orreq r9, r3, ip, lsl #29 │ │ │ │ - strdeq r6, [lr], #152 @ 0x98 @ │ │ │ │ - rsceq r6, lr, r4, lsr #16 │ │ │ │ + rsceq r6, lr, r8, lsl #20 │ │ │ │ + rsceq r6, lr, r4, lsr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ add r4, r0, #3072 @ 0xc00 │ │ │ │ add r4, r4, #4 │ │ │ │ mov r5, r0 │ │ │ │ @@ -733669,22 +733669,22 @@ │ │ │ │ b 321110 │ │ │ │ ldr r0, [pc, #44] @ 3212e8 │ │ │ │ add r0, pc, r0 │ │ │ │ b 321260 │ │ │ │ orreq lr, r1, r8, lsr #31 │ │ │ │ andseq r0, r8, r2, lsl #1 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r2, ip, asr #7 │ │ │ │ - rsceq r6, lr, r8, ror r5 │ │ │ │ - strheq r6, [lr], #204 @ 0xcc @ │ │ │ │ - cmpeq r2, r8, lsl #5 │ │ │ │ - rsceq r6, lr, r4, lsr #8 │ │ │ │ - strheq r6, [lr], #180 @ 0xb4 @ │ │ │ │ - rsceq r6, lr, r0, lsr fp │ │ │ │ - rsceq r6, lr, r4, lsr #22 │ │ │ │ + ldrsbeq lr, [r2, #-60] @ 0xffffffc4 │ │ │ │ + rsceq r6, lr, r8, lsl #11 │ │ │ │ + rsceq r6, lr, ip, asr #25 │ │ │ │ + @ instruction: 0x0152e298 │ │ │ │ + rsceq r6, lr, r4, lsr r4 │ │ │ │ + rsceq r6, lr, r4, asr #23 │ │ │ │ + rsceq r6, lr, r0, asr #22 │ │ │ │ + rsceq r6, lr, r4, lsr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #1 │ │ │ │ str r2, [r0, #1768] @ 0x6e8 │ │ │ │ ldr r3, [pc, #128] @ 32138c │ │ │ │ @@ -733722,16 +733722,16 @@ │ │ │ │ str r3, [r4, #2836] @ 0xb14 │ │ │ │ b 321348 │ │ │ │ orreq lr, r1, r8, ror #25 │ │ │ │ @ instruction: 0xfffffd08 │ │ │ │ andeq r1, r0, r4, lsr #1 │ │ │ │ andeq r1, r0, r8, asr pc │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r2, ip, ror #3 │ │ │ │ - cmpeq r2, r0, lsr #3 │ │ │ │ + ldrsheq lr, [r2, #-28] @ 0xffffffe4 │ │ │ │ + ldrheq lr, [r2, #-16] │ │ │ │ andeq r1, r0, r0, lsl #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 2e1e94 │ │ │ │ @@ -733970,15 +733970,15 @@ │ │ │ │ b 321544 │ │ │ │ mov r3, #6 │ │ │ │ b 321544 │ │ │ │ mov r3, #25 │ │ │ │ b 321544 │ │ │ │ mov r3, #15 │ │ │ │ b 321544 │ │ │ │ - cmpeq r2, r0, lsr #3 │ │ │ │ + ldrheq lr, [r2, #-16] │ │ │ │ andeq r0, r8, r8, lsl #16 │ │ │ │ andeq r1, r0, r0, lsl r0 │ │ │ │ @ instruction: 0x000001b1 │ │ │ │ andseq r1, r0, r0, lsl r0 │ │ │ │ streq r0, [r4], #-1028 @ 0xfffffbfc │ │ │ │ tsteq r5, r5, lsl #10 │ │ │ │ eoreq r2, r0, r0, lsr #32 │ │ │ │ @@ -734047,16 +734047,16 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #3 │ │ │ │ bx lr │ │ │ │ mov r0, #6 │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ - cmpeq r2, r6, asr #27 │ │ │ │ - cmpeq r2, r6, lsl #28 │ │ │ │ + ldrsbeq sp, [r2, #-214] @ 0xffffff2a │ │ │ │ + cmpeq r2, r6, lsl lr │ │ │ │ andeq r0, r0, pc, lsr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #200] @ 3219a4 │ │ │ │ @@ -734440,15 +734440,15 @@ │ │ │ │ add r1, lr, ip │ │ │ │ add r1, ip, r1, lsl #2 │ │ │ │ add r3, r3, r1, lsl #2 │ │ │ │ add r3, r3, #19200 @ 0x4b00 │ │ │ │ strb r4, [r3, #165] @ 0xa5 │ │ │ │ strb r2, [r3, #189] @ 0xbd │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - cmpeq r2, ip, asr r8 │ │ │ │ + cmpeq r2, ip, ror #16 │ │ │ │ orreq lr, r1, r8, ror #2 │ │ │ │ andeq r0, r0, r9, ror #3 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -734463,15 +734463,15 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ bl 321dcc │ │ │ │ mov r1, r6 │ │ │ │ mov r5, r0 │ │ │ │ add r0, sp, #4 │ │ │ │ - bl dd12b4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b7628> │ │ │ │ + bl dd12cc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b7628> │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldrb r1, [sp, #4] │ │ │ │ ldr r2, [r3, #12] │ │ │ │ cmp r1, #0 │ │ │ │ movne r3, r5 │ │ │ │ addeq r2, r4, r2, lsl #4 │ │ │ │ ldrne r1, [r3], #32 │ │ │ │ @@ -734664,15 +734664,15 @@ │ │ │ │ bl 321dcc │ │ │ │ add ip, sp, #20 │ │ │ │ mov r6, r0 │ │ │ │ ldm r4, {r0, r1, r2, r3} │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ mov r1, ip │ │ │ │ add r0, sp, #4 │ │ │ │ - bl dd122c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b75a0> │ │ │ │ + bl dd1244 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b75a0> │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldrb r1, [sp, #4] │ │ │ │ mov r0, r5 │ │ │ │ bl 321ffc │ │ │ │ mov r3, r0 │ │ │ │ ldrh r0, [r6] │ │ │ │ str r3, [r6, #12] │ │ │ │ @@ -734690,15 +734690,15 @@ │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ ldm r4, {r0, r1, r2, r3} │ │ │ │ add ip, sp, #4 │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ mov r1, ip │ │ │ │ add r0, sp, #20 │ │ │ │ - bl dd122c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b75a0> │ │ │ │ + bl dd1244 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b75a0> │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldrb r1, [sp, #20] │ │ │ │ mov r0, r5 │ │ │ │ bl 321ffc │ │ │ │ b 322278 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ strdeq sp, [r1, r4] │ │ │ │ @@ -734784,15 +734784,15 @@ │ │ │ │ add r3, r3, #16 │ │ │ │ ldm r3, {r0, r1, r2, r3} │ │ │ │ mov sl, #1 │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ strb sl, [r6, #184] @ 0xb8 │ │ │ │ mov r1, ip │ │ │ │ add r0, sp, #212 @ 0xd4 │ │ │ │ - bl dd122c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b75a0> │ │ │ │ + bl dd1244 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b75a0> │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ ldrb r1, [sp, #212] @ 0xd4 │ │ │ │ mov r0, fp │ │ │ │ bl 321ffc │ │ │ │ ldr r2, [sp, #16] │ │ │ │ strb sl, [r6, #189] @ 0xbd │ │ │ │ cmp r2, #0 │ │ │ │ @@ -735078,15 +735078,15 @@ │ │ │ │ mov r2, r3 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ bl 321dcc │ │ │ │ add r1, r4, #28 │ │ │ │ add r5, r5, r5, lsl #1 │ │ │ │ mov r7, r0 │ │ │ │ add r0, sp, #228 @ 0xe4 │ │ │ │ - bl dd0e40 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b71b4> │ │ │ │ + bl dd0e58 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b71b4> │ │ │ │ ldr r3, [sp, #232] @ 0xe8 │ │ │ │ ldrb r2, [sp, #228] @ 0xe4 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ cmp r2, #0 │ │ │ │ addne r3, r3, #172 @ 0xac │ │ │ │ addeq r3, sl, r3, lsl #4 │ │ │ │ addne r2, sl, r3, lsl #1 │ │ │ │ @@ -735159,15 +735159,15 @@ │ │ │ │ add r0, r0, #1 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r3, #4 │ │ │ │ bne 3229cc │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ mov r2, #1 │ │ │ │ add sl, r6, #2 │ │ │ │ - bl dd0bac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b6f20> │ │ │ │ + bl dd0bc4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b6f20> │ │ │ │ add r3, r7, sl, lsl #2 │ │ │ │ ldr r2, [sp, #252] @ 0xfc │ │ │ │ ldrb r1, [sp, #248] @ 0xf8 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ str r3, [sp, #24] │ │ │ │ bl 321ffc │ │ │ │ ldr r3, [sp, #24] │ │ │ │ @@ -735308,22 +735308,22 @@ │ │ │ │ b 322680 │ │ │ │ ldrb r3, [r6, #204] @ 0xcc │ │ │ │ bic r3, r3, #35 @ 0x23 │ │ │ │ orr r3, r3, #28 │ │ │ │ strb r3, [r6, #204] @ 0xcc │ │ │ │ b 3224d0 │ │ │ │ mov r0, r4 │ │ │ │ - bl dd0b0c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b6e80> │ │ │ │ + bl dd0b24 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b6e80> │ │ │ │ cmp r0, #0 │ │ │ │ bne 322670 │ │ │ │ ldr r1, [r4, #20] │ │ │ │ cmp r1, #276 @ 0x114 │ │ │ │ bne 3228ac │ │ │ │ mov r0, r4 │ │ │ │ - bl dd0d68 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b70dc> │ │ │ │ + bl dd0d80 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b70dc> │ │ │ │ cmp r0, #0 │ │ │ │ bne 322670 │ │ │ │ ldr r1, [r4, #20] │ │ │ │ b 3228ac │ │ │ │ cmp r3, #195 @ 0xc3 │ │ │ │ beq 323000 │ │ │ │ cmp r3, #201 @ 0xc9 │ │ │ │ @@ -735468,15 +735468,15 @@ │ │ │ │ mov r0, sl │ │ │ │ bl 321dcc │ │ │ │ mov r6, r0 │ │ │ │ ldm r8, {r0, r1, r2, r3} │ │ │ │ stm r7, {r0, r1, r2, r3} │ │ │ │ mov r1, r7 │ │ │ │ add r0, sp, #164 @ 0xa4 │ │ │ │ - bl dd122c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b75a0> │ │ │ │ + bl dd1244 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b75a0> │ │ │ │ ldr r2, [sp, #168] @ 0xa8 │ │ │ │ ldrb r1, [sp, #164] @ 0xa4 │ │ │ │ mov r0, sl │ │ │ │ bl 321ffc │ │ │ │ ldr r4, [r4] │ │ │ │ strb r5, [r6, #50] @ 0x32 │ │ │ │ ldr r3, [r4] │ │ │ │ @@ -735619,15 +735619,15 @@ │ │ │ │ ldrb r3, [r4, #48] @ 0x30 │ │ │ │ strb r3, [r6, #189] @ 0xbd │ │ │ │ add r1, r4, #32 │ │ │ │ lsl r3, r8, #1 │ │ │ │ add r0, sp, #196 @ 0xc4 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ str ip, [sp, #56] @ 0x38 │ │ │ │ - bl dd12b4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b7628> │ │ │ │ + bl dd12cc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b7628> │ │ │ │ ldrb r2, [sp, #196] @ 0xc4 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ cmp r2, #0 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ beq 323884 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ add r3, r3, #172 @ 0xac │ │ │ │ @@ -735732,48 +735732,48 @@ │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ bne 322644 │ │ │ │ b 322680 │ │ │ │ orreq sp, r1, r8, ror #25 │ │ │ │ ldrdeq sp, [r1, ip] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrsheq sp, [r2, #-32] @ 0xffffffe0 │ │ │ │ - rsceq r5, lr, ip, lsl #23 │ │ │ │ + cmpeq r2, r0, lsl #6 │ │ │ │ + smlaleq r5, lr, ip, fp │ │ │ │ orreq sp, r1, r0, ror #24 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ andeq r0, r0, r2, lsl #2 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - rsceq r5, lr, r4, lsl #18 │ │ │ │ - cmpeq r2, r4 │ │ │ │ + rsceq r5, lr, r4, lsl r9 │ │ │ │ + cmpeq r2, r4, lsl r0 │ │ │ │ @ instruction: 0x000001bb │ │ │ │ muleq r0, r1, r1 │ │ │ │ - cmpeq r2, r8, asr #27 │ │ │ │ + ldrsbeq ip, [r2, #-216] @ 0xffffff28 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ - cmpeq r2, ip, ror #22 │ │ │ │ - rsceq r5, lr, ip, ror r3 │ │ │ │ + cmpeq r2, ip, ror fp │ │ │ │ + rsceq r5, lr, ip, lsl #7 │ │ │ │ andeq r0, r0, r6, lsr #5 │ │ │ │ andeq r0, r0, sp, lsr #5 │ │ │ │ andeq r0, r0, sl, asr #5 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ tstpeq r0, #1020 @ p-variant is OBSOLETE @ 0x3fc │ │ │ │ andeq r0, r0, r9, lsl #3 │ │ │ │ andeq pc, sl, #1020 @ 0x3fc │ │ │ │ muleq r0, r7, r1 │ │ │ │ - strheq r4, [lr], #224 @ 0xe0 @ │ │ │ │ + rsceq r4, lr, r0, asr #29 │ │ │ │ andeq r0, r0, r9, ror #3 │ │ │ │ strdeq pc, [r2, -pc] │ │ │ │ strdeq pc, [ip], #-255 @ 0xffffff01 @ │ │ │ │ - strheq r4, [lr], #128 @ 0x80 @ │ │ │ │ + rsceq r4, lr, r0, asr #17 │ │ │ │ tsteq r0, #64 @ 0x40 │ │ │ │ andeq pc, r0, #1020 @ 0x3fc │ │ │ │ andeq r0, r0, lr, lsl #2 │ │ │ │ andeq pc, r1, #1020 @ 0x3fc │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ strdeq pc, [r0, -pc] │ │ │ │ - rsceq r4, lr, r4, lsr #13 │ │ │ │ + strheq r4, [lr], #100 @ 0x64 @ │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ bge fedcde48 @@Base+0xfd295340> │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ mov r1, #195 @ 0xc3 │ │ │ │ mov r0, sl │ │ │ │ bl 321dcc │ │ │ │ ldr r3, [r7, #12] │ │ │ │ @@ -736076,15 +736076,15 @@ │ │ │ │ orr r3, r3, #38 @ 0x26 │ │ │ │ strb r3, [r1, #4] │ │ │ │ add r3, r4, #84 @ 0x54 │ │ │ │ ldm r3, {r0, r1, r2, r3} │ │ │ │ stm r7, {r0, r1, r2, r3} │ │ │ │ mov r1, r7 │ │ │ │ add r0, sp, #180 @ 0xb4 │ │ │ │ - bl dd122c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b75a0> │ │ │ │ + bl dd1244 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b75a0> │ │ │ │ ldr r2, [sp, #184] @ 0xb8 │ │ │ │ ldrb r1, [sp, #180] @ 0xb4 │ │ │ │ mov r0, sl │ │ │ │ bl 321ffc │ │ │ │ str r0, [r6, #168] @ 0xa8 │ │ │ │ b 322c14 │ │ │ │ add r3, sl, r3, lsl #4 │ │ │ │ @@ -736118,15 +736118,15 @@ │ │ │ │ and r0, r0, #228 @ 0xe4 │ │ │ │ orr r2, r2, r0 │ │ │ │ strh r2, [r8, #164] @ 0xa4 │ │ │ │ ldrb r3, [r4, #40] @ 0x28 │ │ │ │ strb r3, [r8, #189] @ 0xbd │ │ │ │ add r1, r4, #24 │ │ │ │ add r0, sp, #116 @ 0x74 │ │ │ │ - bl dd12b4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b7628> │ │ │ │ + bl dd12cc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b7628> │ │ │ │ ldrb r2, [sp, #116] @ 0x74 │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ cmp r2, #0 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ lsl r9, r6, #1 │ │ │ │ bne 3239dc │ │ │ │ add r3, sl, r3, lsl #4 │ │ │ │ @@ -736182,30 +736182,30 @@ │ │ │ │ add r3, sl, r2 │ │ │ │ b 323940 │ │ │ │ ldm r8, {r0, r1, r2, r3} │ │ │ │ add r7, sp, #228 @ 0xe4 │ │ │ │ stm r7, {r0, r1, r2, r3} │ │ │ │ mov r1, r7 │ │ │ │ add r0, sp, #148 @ 0x94 │ │ │ │ - bl dd122c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b75a0> │ │ │ │ + bl dd1244 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b75a0> │ │ │ │ ldr r2, [sp, #152] @ 0x98 │ │ │ │ ldrb r1, [sp, #148] @ 0x94 │ │ │ │ mov r0, sl │ │ │ │ bl 321ffc │ │ │ │ mov r5, #62 @ 0x3e │ │ │ │ str r0, [sl, #344] @ 0x158 │ │ │ │ b 322ec4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ udf #0 │ │ │ │ ldr r0, [pc, #4] @ 323a4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - cmpeq r2, r4, lsl r0 │ │ │ │ + cmpeq r2, r4, lsr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3632] @ 0xe30 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #660] @ 323d00 │ │ │ │ ldr r3, [pc, #660] @ 323d04 │ │ │ │ @@ -736260,27 +736260,27 @@ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ strd r6, [sp, #16] │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 228008 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl e0f8b8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3f5c2c> │ │ │ │ + bl e0f8d0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3f5c2c> │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1da570 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 21a684 │ │ │ │ str r0, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ bl 21f98c │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl e1be94 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x402208> │ │ │ │ + bl e1beac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x402208> │ │ │ │ cmp r0, #0 │ │ │ │ bne 323c50 │ │ │ │ orr sl, sl, fp │ │ │ │ orr r9, r9, sl │ │ │ │ orr r8, r8, r9 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ orr r7, r7, r8 │ │ │ │ @@ -736310,15 +736310,15 @@ │ │ │ │ bne 323af0 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, #262144 @ 0x40000 │ │ │ │ mov r0, r4 │ │ │ │ bl 2381f0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl e2284c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x408bc0> │ │ │ │ + bl e22864 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x408bc0> │ │ │ │ ldrsb r3, [r4, #65] @ 0x41 │ │ │ │ cmp r3, #4 │ │ │ │ movne r0, r5 │ │ │ │ beq 323c88 │ │ │ │ ldr r2, [pc, #232] @ 323d14 │ │ │ │ ldr r3, [pc, #212] @ 323d04 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -736359,15 +736359,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ bne 323c98 │ │ │ │ b 323c24 │ │ │ │ mov r0, r4 │ │ │ │ bl 3c6f1c │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - bl dfe5fc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3e4970> │ │ │ │ + bl dfe614 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3e4970> │ │ │ │ b 323ae8 │ │ │ │ mvn r0, #0 │ │ │ │ b 323c24 │ │ │ │ ldr r3, [pc, #44] @ 323d18 │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldr r1, [r3] │ │ │ │ @@ -736440,20 +736440,20 @@ │ │ │ │ str r0, [r4, #340] @ 0x154 │ │ │ │ bne 324468 │ │ │ │ bl 21e12c │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ bl 21ed00 │ │ │ │ mov r1, #8 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl e1bff0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x402364> │ │ │ │ + bl e1c008 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x402364> │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl de0930 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c6ca4> │ │ │ │ + bl de0948 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c6ca4> │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ mov r1, #1 │ │ │ │ - bl dd25bc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b8930> │ │ │ │ + bl dd25d4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b8930> │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ bl 1da570 │ │ │ │ cmp r0, #0 │ │ │ │ bne 323e30 │ │ │ │ mov sl, r0 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ bl 1db174 │ │ │ │ @@ -736464,22 +736464,22 @@ │ │ │ │ bl 1f45b8 │ │ │ │ mov r2, sl │ │ │ │ mov r1, #1 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ bl 279cfc │ │ │ │ mov r1, sl │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl e07a20 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3edd94> │ │ │ │ + bl e07a38 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3edd94> │ │ │ │ mov r2, sl │ │ │ │ mov r1, sl │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl e030f0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3e9464> │ │ │ │ + bl e03108 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3e9464> │ │ │ │ mov r1, #1 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl dd1338 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b76ac> │ │ │ │ + bl dd1350 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b76ac> │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ bl 21ed00 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ bl 23f350 │ │ │ │ ldr r3, [pc, #2084] @ 3246d4 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -737000,15 +737000,15 @@ │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ orreq ip, r1, r8, asr #4 │ │ │ │ orreq ip, r1, r4, lsr r2 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0xffffdf00 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - rsceq r4, lr, r4, lsr #32 │ │ │ │ + rsceq r4, lr, r4, lsr r0 │ │ │ │ orreq fp, r1, ip, lsl lr │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, lr, lsl #2 │ │ │ │ tsteq r0, #66 @ 0x42 │ │ │ │ tsteq r0, #64 @ 0x40 │ │ │ │ andeq r0, r0, #2 │ │ │ │ tsteq r3, #1 │ │ │ │ @@ -737164,22 +737164,22 @@ │ │ │ │ ldr r0, [pc, #48] @ 324984 │ │ │ │ add r0, pc, r0 │ │ │ │ b 3248f8 │ │ │ │ orreq fp, r1, r4, asr #17 │ │ │ │ andseq r0, r8, r6, lsl #1 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ andseq r0, r8, r2, lsl #1 │ │ │ │ - @ instruction: 0x0152b290 │ │ │ │ - strdeq r2, [lr], #212 @ 0xd4 @ │ │ │ │ - rsceq r3, lr, r8, lsr r5 │ │ │ │ - cmpeq r2, r8, lsr r2 │ │ │ │ - rsceq r2, lr, ip, lsl #27 │ │ │ │ - rsceq r3, lr, ip, lsl r5 │ │ │ │ - smlaleq r3, lr, r8, r4 │ │ │ │ - rsceq r3, lr, ip, lsl #9 │ │ │ │ + cmpeq r2, r0, lsr #5 │ │ │ │ + rsceq r2, lr, r4, lsl #28 │ │ │ │ + rsceq r3, lr, r8, asr #10 │ │ │ │ + cmpeq r2, r8, asr #4 │ │ │ │ + smlaleq r2, lr, ip, sp │ │ │ │ + rsceq r3, lr, ip, lsr #10 │ │ │ │ + rsceq r3, lr, r8, lsr #9 │ │ │ │ + smlaleq r3, lr, ip, r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, #4 │ │ │ │ ldr r5, [pc, #108] @ 324a10 │ │ │ │ str r3, [r0, #1768] @ 0x6e8 │ │ │ │ @@ -737211,15 +737211,15 @@ │ │ │ │ str r3, [r4, #2836] @ 0xb14 │ │ │ │ b 3249f0 │ │ │ │ orreq fp, r1, ip, asr #12 │ │ │ │ andeq r1, r0, r8, asr #22 │ │ │ │ @ instruction: 0xfffffd50 │ │ │ │ ldrdeq r1, [r0], -ip │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r2, r4, ror #2 │ │ │ │ + cmpeq r2, r4, ror r1 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r8, [pc, #612] @ 324ca8 │ │ │ │ sub sp, sp, #32 │ │ │ │ @@ -737375,22 +737375,22 @@ │ │ │ │ b 324be4 │ │ │ │ ldr r0, [pc, #44] @ 324cd0 │ │ │ │ add r0, pc, r0 │ │ │ │ b 324c48 │ │ │ │ orreq fp, r1, r4, lsr #11 │ │ │ │ andseq r0, r8, r2, lsl #1 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r2, r0, lsr #31 │ │ │ │ - rsceq r2, lr, r4, lsr #21 │ │ │ │ - rsceq r3, lr, r8, ror #3 │ │ │ │ - cmpeq r2, r8, asr #30 │ │ │ │ - rsceq r2, lr, ip, lsr sl │ │ │ │ - rsceq r3, lr, ip, asr #3 │ │ │ │ - rsceq r3, lr, r8, asr #2 │ │ │ │ - rsceq r3, lr, ip, lsr r1 │ │ │ │ + ldrheq sl, [r2, #-240] @ 0xffffff10 │ │ │ │ + strheq r2, [lr], #164 @ 0xa4 @ │ │ │ │ + strdeq r3, [lr], #24 @ │ │ │ │ + cmpeq r2, r8, asr pc │ │ │ │ + rsceq r2, lr, ip, asr #20 │ │ │ │ + ldrdeq r3, [lr], #28 @ │ │ │ │ + rsceq r3, lr, r8, asr r1 │ │ │ │ + rsceq r3, lr, ip, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #76] @ 324d38 │ │ │ │ mov r2, #8 │ │ │ │ ldr r1, [pc, #72] @ 324d3c │ │ │ │ @@ -737412,15 +737412,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r4, #3068] @ 0xbfc │ │ │ │ pop {r4, pc} │ │ │ │ orreq fp, r1, r8, lsl #6 │ │ │ │ andeq r1, r0, r8, lsr #11 │ │ │ │ andeq r1, r0, ip, ror r5 │ │ │ │ @ instruction: 0xfffffd10 │ │ │ │ - cmpeq r2, ip, lsl #29 │ │ │ │ + @ instruction: 0x0152ae9c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r5, [pc, #724] @ 325038 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ cmp r2, #8 │ │ │ │ @@ -737604,22 +737604,22 @@ │ │ │ │ ldr r0, [pc, #48] @ 325064 │ │ │ │ add r0, pc, r0 │ │ │ │ b 324fe4 │ │ │ │ orreq fp, r1, ip, lsl #5 │ │ │ │ andeq r8, r0, r8 │ │ │ │ andseq r0, r8, r2, lsl #1 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - @ instruction: 0x0152ad94 │ │ │ │ - rsceq r2, lr, r8, lsr r8 │ │ │ │ - rsceq r2, lr, ip, ror pc │ │ │ │ - rsceq r2, lr, r0, lsr #28 │ │ │ │ - cmpeq r2, ip, lsl #24 │ │ │ │ - rsceq r2, lr, r0, lsr #13 │ │ │ │ + cmpeq r2, r4, lsr #27 │ │ │ │ + rsceq r2, lr, r8, asr #16 │ │ │ │ + rsceq r2, lr, ip, lsl #31 │ │ │ │ rsceq r2, lr, r0, lsr lr │ │ │ │ - rsceq r2, lr, ip, lsr #27 │ │ │ │ + cmpeq r2, ip, lsl ip │ │ │ │ + strheq r2, [lr], #96 @ 0x60 @ │ │ │ │ + rsceq r2, lr, r0, asr #28 │ │ │ │ + strheq r2, [lr], #220 @ 0xdc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r0, #1768] @ 0x6e8 │ │ │ │ ldr r3, [pc, #108] @ 3250f4 │ │ │ │ @@ -737652,15 +737652,15 @@ │ │ │ │ str r3, [r4, #2836] @ 0xb14 │ │ │ │ b 3250c4 │ │ │ │ orreq sl, r1, ip, ror #30 │ │ │ │ @ instruction: 0xfffffcb0 │ │ │ │ andeq r1, r0, r8, lsl #12 │ │ │ │ andeq r1, r0, r4, ror r8 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r2, r0, asr #22 │ │ │ │ + cmpeq r2, r0, asr fp │ │ │ │ andeq r1, r0, r4, lsr #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r8, r0 │ │ │ │ @@ -737742,29 +737742,29 @@ │ │ │ │ movcc r3, #1 │ │ │ │ cmp r2, r3 │ │ │ │ bne 3251a8 │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ ands sl, r3, #16 │ │ │ │ beq 325280 │ │ │ │ mov r0, r6 │ │ │ │ - bl 45390c │ │ │ │ + bl 453924 │ │ │ │ subs sl, r0, #255 @ 0xff │ │ │ │ movne sl, #1 │ │ │ │ lsl sl, sl, #4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ mov r1, r6 │ │ │ │ subs r3, r0, #255 @ 0xff │ │ │ │ movne r3, #1 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ mov r3, #0 │ │ │ │ mov r2, r3 │ │ │ │ ldr r0, [r8, #2560] @ 0xa00 │ │ │ │ - bl 4539e8 │ │ │ │ + bl 453a00 │ │ │ │ ldr r3, [pc, #496] @ 3254a4 │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ ands r3, r2, r3 │ │ │ │ mov r8, r0 │ │ │ │ beq 325324 │ │ │ │ cmp r0, #0 │ │ │ │ and r1, r2, #32768 @ 0x8000 │ │ │ │ @@ -737844,15 +737844,15 @@ │ │ │ │ b 32535c │ │ │ │ mov r0, r6 │ │ │ │ bl 338c74 │ │ │ │ cmn r0, #1 │ │ │ │ orrne sl, sl, #32 │ │ │ │ b 32534c │ │ │ │ mov r0, r6 │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ adds r0, r0, #1 │ │ │ │ movne r0, #1 │ │ │ │ and r8, r8, r0 │ │ │ │ orr sl, sl, r8 │ │ │ │ b 325340 │ │ │ │ ldr ip, [pc, #132] @ 3254ac │ │ │ │ add ip, pc, ip │ │ │ │ @@ -737880,24 +737880,24 @@ │ │ │ │ bl 2e8ef8 │ │ │ │ b 325378 │ │ │ │ ldr r1, [pc, #48] @ 3254bc │ │ │ │ add r1, pc, r1 │ │ │ │ b 325444 │ │ │ │ @ instruction: 0x0181aeb4 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - rsceq r2, lr, r4, lsl sp │ │ │ │ - rsceq r2, lr, ip, lsl #9 │ │ │ │ - ldrdeq r2, [lr], #176 @ 0xb0 @ │ │ │ │ + rsceq r2, lr, r4, lsr #26 │ │ │ │ + smlaleq r2, lr, ip, r4 │ │ │ │ + rsceq r2, lr, r0, ror #23 │ │ │ │ andeq r8, r0, r8 │ │ │ │ andseq r0, r8, r2, lsl #1 │ │ │ │ - strheq r2, [lr], #152 @ 0x98 @ │ │ │ │ - ldrdeq r2, [lr], #172 @ 0xac @ │ │ │ │ - rsceq r2, lr, ip, asr #4 │ │ │ │ - ldrdeq r2, [lr], #148 @ 0x94 @ │ │ │ │ - rsceq r2, lr, r4, asr r9 │ │ │ │ + rsceq r2, lr, r8, asr #19 │ │ │ │ + rsceq r2, lr, ip, ror #21 │ │ │ │ + rsceq r2, lr, ip, asr r2 │ │ │ │ + rsceq r2, lr, r4, ror #19 │ │ │ │ + rsceq r2, lr, r4, ror #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #2560] @ 0xa00 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r0, #1768] @ 0x6e8 │ │ │ │ @@ -737968,15 +737968,15 @@ │ │ │ │ ldr r3, [r0, r3] │ │ │ │ b 3255a4 │ │ │ │ orreq sl, r1, r4, ror #21 │ │ │ │ andeq r1, r0, r8, lsl r0 │ │ │ │ @ instruction: 0xfffffb8c │ │ │ │ andeq r1, r0, r8, asr #28 │ │ │ │ andeq r2, r0, r8, lsl #1 │ │ │ │ - @ instruction: 0x0152a698 │ │ │ │ + cmpeq r2, r8, lsr #13 │ │ │ │ andeq r1, r0, r4, ror pc │ │ │ │ andeq r1, r0, r8, asr #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ @@ -738061,15 +738061,15 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq sl, r1, r8, lsl r9 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq fp, ip, r8, ror ip │ │ │ │ + rscseq fp, ip, r8, lsl #25 │ │ │ │ ldrdeq sl, [r1, r4] │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #136] @ 325814 │ │ │ │ ldr r3, [pc, #136] @ 325818 │ │ │ │ @@ -738105,16 +738105,16 @@ │ │ │ │ bne 325810 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq sl, r1, ip, ror #16 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r2, ip, lsr #10 │ │ │ │ - rscseq fp, ip, ip, asr #23 │ │ │ │ + cmpeq r2, ip, lsr r5 │ │ │ │ + ldrsbeq fp, [ip], #188 @ 0xbc @ │ │ │ │ orreq sl, r1, r0, lsl r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr r3, [pc, #404] @ 3259d4 │ │ │ │ ldr ip, [r0, #112] @ 0x70 │ │ │ │ @@ -738215,24 +738215,24 @@ │ │ │ │ b 32586c │ │ │ │ ldr lr, [pc, #48] @ 3259f4 │ │ │ │ add lr, pc, lr │ │ │ │ b 32586c │ │ │ │ ldr lr, [pc, #40] @ 3259f8 │ │ │ │ add lr, pc, lr │ │ │ │ b 32586c │ │ │ │ - cmpeq r2, r8, asr r4 │ │ │ │ - rscseq fp, pc, r4, lsr #3 │ │ │ │ - rsceq r2, lr, r4, lsl #12 │ │ │ │ + cmpeq r2, r8, ror #8 │ │ │ │ + ldrheq fp, [pc], #20 @ │ │ │ │ + rsceq r2, lr, r4, lsl r6 │ │ │ │ orreq r5, r3, r8, lsr #6 │ │ │ │ - strheq r2, [lr], #88 @ 0x58 @ │ │ │ │ - rsceq r8, sp, ip, ror r3 │ │ │ │ - strheq r2, [lr], #88 @ 0x58 @ │ │ │ │ - rscseq ip, r0, ip, lsr #14 │ │ │ │ - smlaleq r2, lr, r8, r5 │ │ │ │ - rsceq r2, lr, r4, lsl #11 │ │ │ │ + rsceq r2, lr, r8, asr #11 │ │ │ │ + rsceq r8, sp, ip, lsl #7 │ │ │ │ + rsceq r2, lr, r8, asr #11 │ │ │ │ + rscseq ip, r0, ip, lsr r7 │ │ │ │ + rsceq r2, lr, r8, lsr #11 │ │ │ │ + smlaleq r2, lr, r4, r5 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #32 │ │ │ │ add r5, sp, #60 @ 0x3c │ │ │ │ @@ -738438,39 +738438,39 @@ │ │ │ │ b 325b0c │ │ │ │ ldr r3, [pc, #112] @ 325db0 │ │ │ │ add r3, pc, r3 │ │ │ │ b 325ca0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq sl, r1, r8, asr #11 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r2, r4, asr r3 │ │ │ │ - rscseq fp, ip, r8, lsr r9 │ │ │ │ + cmpeq r2, r4, ror #6 │ │ │ │ + rscseq fp, ip, r8, asr #18 │ │ │ │ orreq sl, r1, r4, lsl #11 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - ldrheq sl, [r2, #-27] @ 0xffffffe5 │ │ │ │ - rscseq sl, pc, r4, lsl #30 │ │ │ │ + cmpeq r2, fp, asr #3 │ │ │ │ + rscseq sl, pc, r4, lsl pc @ │ │ │ │ orreq r5, r3, r0, asr r1 │ │ │ │ - rsceq r2, lr, r8, ror #10 │ │ │ │ + rsceq r2, lr, r8, ror r5 │ │ │ │ orreq sl, r1, r8, lsl r4 │ │ │ │ - rsceq r2, lr, ip, lsr #6 │ │ │ │ - ldrdeq r8, [sp], #8 @ │ │ │ │ - strdeq r2, [lr], #32 @ │ │ │ │ - rscseq ip, r0, ip, ror r4 │ │ │ │ - rsceq r2, lr, r8, ror #5 │ │ │ │ - cmpeq r2, r6, lsr r0 │ │ │ │ - rscseq sl, pc, r0, ror sp @ │ │ │ │ - ldrdeq r1, [lr], #156 @ 0x9c @ │ │ │ │ - ldrdeq r2, [lr], #52 @ 0x34 @ │ │ │ │ - rsceq r2, lr, r8, ror r2 │ │ │ │ - rscseq ip, r0, ip, ror #7 │ │ │ │ - rsceq r8, sp, r8, lsl r0 │ │ │ │ + rsceq r2, lr, ip, lsr r3 │ │ │ │ + rsceq r8, sp, r8, ror #1 │ │ │ │ + rsceq r2, lr, r0, lsl #6 │ │ │ │ + rscseq ip, r0, ip, lsl #9 │ │ │ │ + strdeq r2, [lr], #40 @ 0x28 @ │ │ │ │ + cmpeq r2, r6, asr #32 │ │ │ │ + rscseq sl, pc, r0, lsl #27 │ │ │ │ + rsceq r1, lr, ip, ror #19 │ │ │ │ + rsceq r2, lr, r4, ror #7 │ │ │ │ + rsceq r2, lr, r8, lsl #5 │ │ │ │ + ldrsheq ip, [r0], #60 @ 0x3c @ │ │ │ │ + rsceq r8, sp, r8, lsr #32 │ │ │ │ + rsceq r2, lr, r0, asr #4 │ │ │ │ + rsceq r2, lr, r4, asr #4 │ │ │ │ rsceq r2, lr, r0, lsr r2 │ │ │ │ - rsceq r2, lr, r4, lsr r2 │ │ │ │ - rsceq r2, lr, r0, lsr #4 │ │ │ │ - rsceq r2, lr, r4, lsl r2 │ │ │ │ + rsceq r2, lr, r4, lsr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr r2, [pc, #172] @ 325e78 │ │ │ │ mov r3, r0 │ │ │ │ ldr r7, [r3] │ │ │ │ @@ -738514,17 +738514,17 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 325e74 │ │ │ │ add sp, sp, #100 @ 0x64 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq sl, r1, r4, lsr #4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r2, ip, ror pc │ │ │ │ - rscseq fp, ip, r4, lsl #11 │ │ │ │ - cmpeq r2, r8, lsr #30 │ │ │ │ + cmpeq r2, ip, lsl #31 │ │ │ │ + smlalseq fp, ip, r4, r5 │ │ │ │ + cmpeq r2, r8, lsr pc │ │ │ │ orreq sl, r1, r8, lsr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3896] @ 0xf38 │ │ │ │ ldr r8, [r0, #16] │ │ │ │ mov r4, r0 │ │ │ │ @@ -738659,15 +738659,15 @@ │ │ │ │ orr r3, r3, r2, lsl #4 │ │ │ │ strb r3, [sp, #85] @ 0x55 │ │ │ │ b 325f3c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq sl, r1, r4, asr #2 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq sl, r1, r8, asr r0 │ │ │ │ - cmpeq r2, r4, lsr ip │ │ │ │ + cmpeq r2, r4, asr #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #124] @ 32615c │ │ │ │ ldr r2, [pc, #124] @ 326160 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -738699,16 +738699,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 326158 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r9, r1, r8, lsl pc │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r2, r0, lsl #24 │ │ │ │ - rscseq fp, ip, ip, ror r2 │ │ │ │ + cmpeq r2, r0, lsl ip │ │ │ │ + rscseq fp, ip, ip, lsl #5 │ │ │ │ orreq r9, r1, r4, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3280] @ 0xcd0 │ │ │ │ ldr r2, [pc, #492] @ 326374 │ │ │ │ ldr r3, [pc, #492] @ 326378 │ │ │ │ @@ -738736,15 +738736,15 @@ │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #64 @ 0x40 │ │ │ │ bne 326354 │ │ │ │ ldr r1, [r6] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r2, #0 │ │ │ │ - bl 9a17a8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x414f5c> │ │ │ │ + bl 9a17c0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x414f5c> │ │ │ │ ldr sl, [r6, #656] @ 0x290 │ │ │ │ mov r8, r0 │ │ │ │ ldrb r3, [sl, #1740] @ 0x6cc │ │ │ │ cmp r3, #5 │ │ │ │ bhi 326364 │ │ │ │ add sl, sp, #240 @ 0xf0 │ │ │ │ mov r2, #532 @ 0x214 │ │ │ │ @@ -738825,15 +738825,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r1, r6, #19968 @ 0x4e00 │ │ │ │ add r1, r1, #40 @ 0x28 │ │ │ │ bl 325e90 │ │ │ │ b 326314 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, #0 │ │ │ │ - bl 94ec34 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3c23e8> │ │ │ │ + bl 94ec4c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3c23e8> │ │ │ │ b 3261ec │ │ │ │ mov r0, r8 │ │ │ │ bl 3a9eec │ │ │ │ b 326210 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r9, r1, r0, ror lr │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @@ -738875,15 +738875,15 @@ │ │ │ │ ldr r3, [pc, #332] @ 32655c │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #64 @ 0x40 │ │ │ │ bne 326530 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #0 │ │ │ │ - bl 9a17a8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x414f5c> │ │ │ │ + bl 9a17c0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x414f5c> │ │ │ │ ldr r3, [r4, #656] @ 0x290 │ │ │ │ mov r6, r0 │ │ │ │ ldrb r3, [r3, #1740] @ 0x6cc │ │ │ │ cmp r3, #5 │ │ │ │ bhi 326540 │ │ │ │ mov r1, r6 │ │ │ │ mov r3, #0 │ │ │ │ @@ -738943,29 +738943,29 @@ │ │ │ │ ldm r4, {r1, r2, r3} │ │ │ │ mov r0, r6 │ │ │ │ bl 3259fc │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r6, #12] │ │ │ │ b 3264b8 │ │ │ │ mov r1, #0 │ │ │ │ - bl 94ec34 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3c23e8> │ │ │ │ + bl 94ec4c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3c23e8> │ │ │ │ ldr r0, [r5, #4] │ │ │ │ b 32641c │ │ │ │ mov r0, r6 │ │ │ │ bl 3a9eec │ │ │ │ b 32643c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r9, r1, r0, asr ip │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq r9, r1, r0, lsl #24 │ │ │ │ andeq r1, r0, r4, ror #14 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ @ instruction: 0xfffff908 │ │ │ │ orreq r9, r1, r8, lsr fp │ │ │ │ - cmpeq r2, ip, lsr #16 │ │ │ │ + cmpeq r2, ip, lsr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r5, [pc, #264] @ 326690 │ │ │ │ subs r4, r0, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ @@ -739031,19 +739031,19 @@ │ │ │ │ ldr r0, [r4, #24] │ │ │ │ str r0, [sp] │ │ │ │ mov r1, r6 │ │ │ │ mov r0, #1 │ │ │ │ bl 2e8ef8 │ │ │ │ b 3265e4 │ │ │ │ orreq r9, r1, r0, ror sl │ │ │ │ - cmpeq r2, ip, asr #14 │ │ │ │ - ldrsbeq sl, [ip], #216 @ 0xd8 @ │ │ │ │ + cmpeq r2, ip, asr r7 │ │ │ │ + rscseq sl, ip, r8, ror #27 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - strheq r1, [lr], #168 @ 0xa8 @ │ │ │ │ - rsceq r1, lr, r4, rrx │ │ │ │ + rsceq r1, lr, r8, asr #21 │ │ │ │ + rsceq r1, lr, r4, ror r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r3, [r0] │ │ │ │ ldrne r0, [r3, #252] @ 0xfc │ │ │ │ addne r0, r0, #24 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -739269,15 +739269,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 326a40 │ │ │ │ add sp, sp, #48 @ 0x30 │ │ │ │ pop {r4, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0181969c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r1, lr, r8, asr r7 │ │ │ │ + rsceq r1, lr, r8, ror #14 │ │ │ │ @ instruction: 0xffffecac │ │ │ │ @ instruction: 0xffffec94 │ │ │ │ @ instruction: 0xffffed54 │ │ │ │ orreq r9, r1, r4, ror #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -739800,17 +739800,17 @@ │ │ │ │ bne 327264 │ │ │ │ cmp r4, #0 │ │ │ │ bne 3271e8 │ │ │ │ b 3270e0 │ │ │ │ orreq r9, r1, ip, asr r0 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ muleq r0, r1, r1 │ │ │ │ - rsceq r0, lr, r0, ror r4 │ │ │ │ - cmpeq r2, r8, ror #22 │ │ │ │ - rsceq r0, lr, r0, ror #29 │ │ │ │ + rsceq r0, lr, r0, lsl #9 │ │ │ │ + cmpeq r2, r8, ror fp │ │ │ │ + strdeq r0, [lr], #224 @ 0xe0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldrh r4, [r1, #12] │ │ │ │ mov r5, r1 │ │ │ │ add r4, r4, #1 │ │ │ │ @@ -740546,18 +740546,18 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01818398 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq r8, r1, r8, ror r3 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ orreq r8, r1, r8, asr r3 │ │ │ │ andeq r1, r0, r4, lsl #22 │ │ │ │ - rsceq r0, lr, r8, asr #8 │ │ │ │ - rsceq r3, lr, ip, lsr r7 │ │ │ │ - rsceq r0, lr, r0, lsr r4 │ │ │ │ - smlalseq r1, fp, r0, r9 │ │ │ │ + rsceq r0, lr, r8, asr r4 │ │ │ │ + rsceq r3, lr, ip, asr #14 │ │ │ │ + rsceq r0, lr, r0, asr #8 │ │ │ │ + rscseq r1, fp, r0, lsr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #276] @ 327f7c │ │ │ │ subs r4, r0, #0 │ │ │ │ sub sp, sp, #16 │ │ │ │ @@ -740627,18 +740627,18 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 327ea4 │ │ │ │ orreq r8, r1, ip, lsl #3 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r2, r4, ror lr │ │ │ │ + cmpeq r2, r4, lsl #29 │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ - rsceq pc, sp, r8, asr #14 │ │ │ │ - rsceq r0, lr, r4, lsl r2 │ │ │ │ + rsceq pc, sp, r8, asr r7 @ │ │ │ │ + rsceq r0, lr, r4, lsr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [r0, #96] @ 0x60 │ │ │ │ mov r4, r0 │ │ │ │ add r7, r5, #1680 @ 0x690 │ │ │ │ @@ -740858,15 +740858,15 @@ │ │ │ │ ldrh r3, [r6, #2] │ │ │ │ ldrh r2, [r6] │ │ │ │ mov r4, r0 │ │ │ │ strd r2, [r0] │ │ │ │ ldrh r3, [r6, #4] │ │ │ │ strh r3, [r4, #8] │ │ │ │ mov r0, r6 │ │ │ │ - bl 974e60 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e8614> │ │ │ │ + bl 974e78 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e8614> │ │ │ │ ldr lr, [r6, #220] @ 0xdc │ │ │ │ add r3, r7, #1328 @ 0x530 │ │ │ │ ldrh r3, [r3, #4] │ │ │ │ cmp lr, #0 │ │ │ │ strh r3, [r4, #14] │ │ │ │ strh r0, [r4, #10] │ │ │ │ beq 328378 │ │ │ │ @@ -741553,15 +741553,15 @@ │ │ │ │ bl 30f048 │ │ │ │ str r0, [r7, #32] │ │ │ │ b 328dcc │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r7, r1, ip, lsl #6 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrdeq r7, [r1, ip] │ │ │ │ - rsceq lr, sp, r8, ror #17 │ │ │ │ + strdeq lr, [sp], #136 @ 0x88 @ │ │ │ │ eorsgt r3, r0, r3, lsl #28 │ │ │ │ ldr r3, [r0, #1736] @ 0x6c8 │ │ │ │ add r2, r3, #1 │ │ │ │ add r3, r0, r3, lsl #2 │ │ │ │ str r2, [r0, #1736] @ 0x6c8 │ │ │ │ str r1, [r3, #1724] @ 0x6bc │ │ │ │ bx lr │ │ │ │ @@ -741771,17 +741771,17 @@ │ │ │ │ str r6, [sp, #12] │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 329068 │ │ │ │ @ instruction: 0x01816fb4 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - ldrheq r6, [r2, #-204] @ 0xffffff34 │ │ │ │ - rsceq lr, sp, ip, ror #10 │ │ │ │ - rsceq pc, sp, r0, asr r0 @ │ │ │ │ + cmpeq r2, ip, asr #25 │ │ │ │ + rsceq lr, sp, ip, ror r5 │ │ │ │ + rsceq pc, sp, r0, rrx │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #888] @ 329504 │ │ │ │ ldr r3, [pc, #888] @ 329508 │ │ │ │ @@ -741852,15 +741852,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ bne 32929c │ │ │ │ mov r0, r4 │ │ │ │ bl 3ace58 │ │ │ │ add r0, r5, #19968 @ 0x4e00 │ │ │ │ and r1, r6, #1 │ │ │ │ add r0, r0, #56 @ 0x38 │ │ │ │ - bl e322bc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418630> │ │ │ │ + bl e322d4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418630> │ │ │ │ ldr r2, [pc, #612] @ 329518 │ │ │ │ ldr r3, [pc, #592] @ 329508 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -742007,22 +742007,22 @@ │ │ │ │ bl 2e8ef8 │ │ │ │ b 3291d8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r6, r1, ip, ror #28 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq r6, r1, r8, lsr lr │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - rsceq lr, sp, r8, asr #31 │ │ │ │ + ldrdeq lr, [sp], #248 @ 0xf8 @ │ │ │ │ orreq r6, r1, r4, asr #26 │ │ │ │ - strdeq lr, [sp], #236 @ 0xec @ │ │ │ │ - rsceq lr, sp, r8, ror #29 │ │ │ │ - rsceq lr, sp, r8, lsl #27 │ │ │ │ - cmpeq r2, r0, lsl r9 │ │ │ │ - ldrdeq lr, [sp], #20 @ │ │ │ │ - rsceq lr, sp, ip, asr #25 │ │ │ │ + rsceq lr, sp, ip, lsl #30 │ │ │ │ + strdeq lr, [sp], #232 @ 0xe8 @ │ │ │ │ + smlaleq lr, sp, r8, sp │ │ │ │ + cmpeq r2, r0, lsr #18 │ │ │ │ + rsceq lr, sp, r4, ror #3 │ │ │ │ + ldrdeq lr, [sp], #204 @ 0xcc @ │ │ │ │ bics r3, r1, #12288 @ 0x3000 │ │ │ │ bxeq lr │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ b 329170 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ @@ -742093,15 +742093,15 @@ │ │ │ │ ldr r0, [r8, #3608] @ 0xe18 │ │ │ │ cmp r0, #0 │ │ │ │ beq 329660 │ │ │ │ bl 3bd224 │ │ │ │ add r0, r4, #4096 @ 0x1000 │ │ │ │ mov r1, #0 │ │ │ │ add r0, r0, #44 @ 0x2c │ │ │ │ - bl 974b04 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e82b8> │ │ │ │ + bl 974b1c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e82b8> │ │ │ │ ldr r5, [r4, #1300] @ 0x514 │ │ │ │ cmp r5, #0 │ │ │ │ beq 329690 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ bl 1d4ec4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -742123,19 +742123,19 @@ │ │ │ │ cmp r0, #0 │ │ │ │ beq 329804 │ │ │ │ mov r0, r4 │ │ │ │ bl 32f7b0 │ │ │ │ ldr r0, [r4, #664] @ 0x298 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3296e8 │ │ │ │ - bl 96942c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dcbe0> │ │ │ │ + bl 969444 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dcbe0> │ │ │ │ ldr r0, [r4, #16] │ │ │ │ cmp r0, #0 │ │ │ │ beq 3296f8 │ │ │ │ - bl 99846c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bc20> │ │ │ │ + bl 998484 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bc20> │ │ │ │ ldr r1, [r4, #668] @ 0x29c │ │ │ │ cmp r1, #0 │ │ │ │ beq 329710 │ │ │ │ ldr r3, [r4, #164] @ 0xa4 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldr r1, [r4, #672] @ 0x2a0 │ │ │ │ @@ -742159,19 +742159,19 @@ │ │ │ │ add r0, r4, #19712 @ 0x4d00 │ │ │ │ mov r2, #16 │ │ │ │ add r0, r0, #112 @ 0x70 │ │ │ │ mov r1, #0 │ │ │ │ bl 53d00 │ │ │ │ str r5, [r8, #3440] @ 0xd70 │ │ │ │ add r0, r4, #676 @ 0x2a4 │ │ │ │ - bl e33234 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4195a8> │ │ │ │ + bl e3324c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4195a8> │ │ │ │ add r5, r4, #1584 @ 0x630 │ │ │ │ add r0, r4, #692 @ 0x2b4 │ │ │ │ add r6, r4, #1712 @ 0x6b0 │ │ │ │ - bl e33234 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4195a8> │ │ │ │ + bl e3324c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4195a8> │ │ │ │ add r5, r5, #8 │ │ │ │ add r6, r6, #8 │ │ │ │ b 3297a0 │ │ │ │ bl 3bd224 │ │ │ │ cmp r6, r5 │ │ │ │ beq 3297ac │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ @@ -742181,15 +742181,15 @@ │ │ │ │ bl 3bf15c │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ bl 3c0334 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ bl 3bfb04 │ │ │ │ add r0, r4, #19968 @ 0x4e00 │ │ │ │ add r0, r0, #56 @ 0x38 │ │ │ │ - bl e3221c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418590> │ │ │ │ + bl e32234 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418590> │ │ │ │ add r0, r4, #708 @ 0x2c4 │ │ │ │ bl 3ac05c │ │ │ │ ldr r0, [r8, #3620] @ 0xe24 │ │ │ │ bl 3a958c │ │ │ │ ldr r2, [pc, #312] @ 329920 │ │ │ │ ldr r3, [r7] │ │ │ │ tst r2, r3 │ │ │ │ @@ -742267,20 +742267,20 @@ │ │ │ │ mov r1, r0 │ │ │ │ beq 3298e4 │ │ │ │ b 3298f4 │ │ │ │ orreq r6, r1, ip, lsl #21 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ andeq r2, r0, r4, ror #2 │ │ │ │ andeq r8, r0, r1 │ │ │ │ - rsceq sp, sp, r0, ror lr │ │ │ │ - rsceq lr, sp, r0, asr #20 │ │ │ │ - @ instruction: 0x01526594 │ │ │ │ + rsceq sp, sp, r0, lsl #29 │ │ │ │ + rsceq lr, sp, r0, asr sl │ │ │ │ + cmpeq r2, r4, lsr #11 │ │ │ │ andeq r0, r0, sp, ror r1 │ │ │ │ - ldrdeq lr, [sp], #148 @ 0x94 @ │ │ │ │ - rsceq sp, sp, r4, lsl lr │ │ │ │ + rsceq lr, sp, r4, ror #19 │ │ │ │ + rsceq sp, sp, r4, lsr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3936] @ 0xf60 │ │ │ │ ldr ip, [pc, #440] @ 329b0c │ │ │ │ ldr r3, [pc, #440] @ 329b10 │ │ │ │ sub sp, sp, #128 @ 0x80 │ │ │ │ @@ -742393,15 +742393,15 @@ │ │ │ │ add sp, sp, #128 @ 0x80 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r6, r1, r0, lsr #13 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andeq r0, r1, r1 │ │ │ │ eorseq r0, r1, r1 │ │ │ │ - cmpeq r2, r8, lsr r4 │ │ │ │ + cmpeq r2, r8, asr #8 │ │ │ │ andeq r0, r0, r1, lsl #30 │ │ │ │ orreq r6, r1, r0, lsr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ add r5, r0, #16384 @ 0x4000 │ │ │ │ @@ -742531,27 +742531,27 @@ │ │ │ │ ldr r3, [pc, #720] @ 32a000 │ │ │ │ mov r7, r4 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r4, #480] @ 0x1e0 │ │ │ │ ldr r3, [pc, #708] @ 32a004 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r4, #484] @ 0x1e4 │ │ │ │ - bl 998334 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bae8> │ │ │ │ + bl 99834c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bae8> │ │ │ │ cmp r0, r8 │ │ │ │ str r0, [r4, #16] │ │ │ │ beq 329f34 │ │ │ │ add r6, r5, #1680 @ 0x690 │ │ │ │ add r6, r6, #12 │ │ │ │ mov r1, r6 │ │ │ │ str r0, [r4, #20] │ │ │ │ add r0, r4, #676 @ 0x2a4 │ │ │ │ - bl e33220 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419594> │ │ │ │ + bl e33238 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419594> │ │ │ │ mov r1, r6 │ │ │ │ add r0, r4, #692 @ 0x2b4 │ │ │ │ - bl e33220 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419594> │ │ │ │ + bl e33238 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419594> │ │ │ │ add r0, r4, #19712 @ 0x4d00 │ │ │ │ mov r2, #16 │ │ │ │ mov r1, r8 │ │ │ │ add r0, r0, #112 @ 0x70 │ │ │ │ bl 53d00 │ │ │ │ mov r0, r4 │ │ │ │ bl 32c0d4 │ │ │ │ @@ -742560,15 +742560,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 32fcc4 │ │ │ │ mov r0, r4 │ │ │ │ bl 338ad4 │ │ │ │ mov r0, r4 │ │ │ │ bl 338178 │ │ │ │ mov r0, r4 │ │ │ │ - bl 968ee8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dc69c> │ │ │ │ + bl 968f00 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dc69c> │ │ │ │ cmp r0, r8 │ │ │ │ str r0, [r4, #664] @ 0x298 │ │ │ │ beq 329f34 │ │ │ │ mov r1, r8 │ │ │ │ ldr r8, [r4, #656] @ 0x290 │ │ │ │ add r3, r4, #848 @ 0x350 │ │ │ │ add r6, r8, #1680 @ 0x690 │ │ │ │ @@ -742623,15 +742623,15 @@ │ │ │ │ add r0, r0, #56 @ 0x38 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r2, [sp] │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #8 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 997fec , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40b7a0> │ │ │ │ + bl 998004 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40b7a0> │ │ │ │ ldr r1, [r5, #2824] @ 0xb08 │ │ │ │ add r0, r4, #708 @ 0x2c4 │ │ │ │ bl 3abfc4 │ │ │ │ ldr r2, [pc, #328] @ 32a014 │ │ │ │ ldr r3, [pc, #256] @ 329fd0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -742764,23 +742764,23 @@ │ │ │ │ ldr r3, [r2, r3] │ │ │ │ str r3, [sp, #12] │ │ │ │ add r3, r0, #636 @ 0x27c │ │ │ │ str r3, [sp] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ add r1, r1, #12 │ │ │ │ add r3, sp, #16 │ │ │ │ - bl 996d00 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40a4b4> │ │ │ │ + bl 996d18 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40a4b4> │ │ │ │ cmp r0, #0 │ │ │ │ cmpne r4, r0 │ │ │ │ mov r5, r0 │ │ │ │ bne 32a104 │ │ │ │ mov r4, r5 │ │ │ │ b 32a064 │ │ │ │ mov r1, #16 │ │ │ │ - bl 997de8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40b59c> │ │ │ │ + bl 997e00 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40b59c> │ │ │ │ ldr r3, [r5, #720] @ 0x2d0 │ │ │ │ ldr r2, [r5, #724] @ 0x2d4 │ │ │ │ lsr r3, r3, #2 │ │ │ │ orr r3, r3, r2, lsl #30 │ │ │ │ lsr r2, r2, #2 │ │ │ │ str r3, [r5, #736] @ 0x2e0 │ │ │ │ str r2, [r5, #740] @ 0x2e4 │ │ │ │ @@ -743149,19 +743149,19 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ b 32a630 │ │ │ │ ldr r3, [pc, #28] @ 32a6fc │ │ │ │ add r3, pc, r3 │ │ │ │ b 32a610 │ │ │ │ orreq r5, r1, ip, ror #22 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r2, ip, lsr #17 │ │ │ │ - rsceq sp, sp, r0, asr #32 │ │ │ │ - rsceq sp, sp, r8, ror #24 │ │ │ │ - rsceq sp, sp, r8, lsl r7 │ │ │ │ - rsceq sp, sp, ip, lsl #14 │ │ │ │ + ldrheq r5, [r2, #-140] @ 0xffffff74 │ │ │ │ + rsceq sp, sp, r0, asr r0 │ │ │ │ + rsceq sp, sp, r8, ror ip │ │ │ │ + rsceq sp, sp, r8, lsr #14 │ │ │ │ + rsceq sp, sp, ip, lsl r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r7, [r0, #40] @ 0x28 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ ldr r3, [r7, #1984] @ 0x7c0 │ │ │ │ @@ -744184,17 +744184,17 @@ │ │ │ │ bne 32b6c8 │ │ │ │ b 32b170 │ │ │ │ mov r0, r5 │ │ │ │ bl 3ad848 │ │ │ │ b 32b404 │ │ │ │ orreq r4, r1, r0, asr #30 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r2, r0, asr #17 │ │ │ │ - rsceq ip, sp, r8, lsr #32 │ │ │ │ - rsceq ip, sp, ip, ror ip │ │ │ │ + ldrsbeq r4, [r2, #-128] @ 0xffffff80 │ │ │ │ + rsceq ip, sp, r8, lsr r0 │ │ │ │ + rsceq ip, sp, ip, lsl #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr lr, [pc, #2204] @ 32bfd8 │ │ │ │ ldr ip, [pc, #2204] @ 32bfdc │ │ │ │ add lr, pc, lr │ │ │ │ @@ -744329,15 +744329,15 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ add r3, sp, #64 @ 0x40 │ │ │ │ str r3, [sp] │ │ │ │ mov r2, sl │ │ │ │ add r3, sp, #60 @ 0x3c │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - bl 97564c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e8e00> │ │ │ │ + bl 975664 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e8e00> │ │ │ │ cmp r0, #0 │ │ │ │ beq 32b8fc │ │ │ │ mov lr, r7 │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ add ip, sp, #68 @ 0x44 │ │ │ │ mov r7, ip │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ @@ -744371,28 +744371,28 @@ │ │ │ │ b 32b8fc │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp, #4] │ │ │ │ str sl, [sp] │ │ │ │ - bl 96f680 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e2e34> │ │ │ │ + bl 96f698 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e2e34> │ │ │ │ b 32b8fc │ │ │ │ ldr lr, [pc, #1496] @ 32bfec │ │ │ │ ldr ip, [pc, #1476] @ 32bfdc │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [lr, ip] │ │ │ │ ldr lr, [ip] │ │ │ │ ldr ip, [sp, #100] @ 0x64 │ │ │ │ eors lr, ip, lr │ │ │ │ mov ip, #0 │ │ │ │ bne 32bfc0 │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 96f460 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e2c14> │ │ │ │ + b 96f478 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e2c14> │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ bl 1d4ec4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 32b7d4 │ │ │ │ mov r0, r5 │ │ │ │ bl 3ace58 │ │ │ │ @@ -744750,25 +744750,25 @@ │ │ │ │ udf #0 │ │ │ │ @ instruction: 0x018148bc │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x0181489c │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ strdeq r4, [r1, r4] │ │ │ │ orreq r4, r1, r4, ror #11 │ │ │ │ - cmpeq r2, r8, lsr #8 │ │ │ │ - rsceq ip, sp, ip, asr r8 │ │ │ │ - rsceq fp, sp, r0, asr #23 │ │ │ │ - cmpeq r2, r8, lsr r2 │ │ │ │ + cmpeq r2, r8, lsr r4 │ │ │ │ + rsceq ip, sp, ip, ror #16 │ │ │ │ + ldrdeq fp, [sp], #176 @ 0xb0 @ │ │ │ │ + cmpeq r2, r8, asr #4 │ │ │ │ bcs fedd6ab4 @@Base+0xfd29dfac> │ │ │ │ - cmpeq r2, r8, lsr #3 │ │ │ │ + ldrheq r4, [r2, #-24] @ 0xffffffe8 │ │ │ │ ldrbpl r5, [r5, #-1366] @ 0xfffffaaa │ │ │ │ - ldrsbeq r4, [r2, #-8] │ │ │ │ - rsceq fp, sp, r0, lsr #30 │ │ │ │ - rsceq fp, sp, r4, lsl pc │ │ │ │ - cmpeq r2, r0, ror pc │ │ │ │ + cmpeq r2, r8, ror #1 │ │ │ │ + rsceq fp, sp, r0, lsr pc │ │ │ │ + rsceq fp, sp, r4, lsr #30 │ │ │ │ + cmpeq r2, r0, lsl #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr ip, [sp, #24] │ │ │ │ str ip, [sp] │ │ │ │ @@ -744927,15 +744927,15 @@ │ │ │ │ ldr r1, [r4, #12] │ │ │ │ cmp r1, #0 │ │ │ │ beq 32c2b8 │ │ │ │ orrs r3, r6, r5 │ │ │ │ mov r0, r8 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #0 │ │ │ │ - bl 996af4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40a2a8> │ │ │ │ + bl 996b0c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40a2a8> │ │ │ │ orrs r3, r6, r5 │ │ │ │ beq 32c25c │ │ │ │ cmn r5, #1 │ │ │ │ cmneq r6, #1 │ │ │ │ beq 32c344 │ │ │ │ mov r0, r6 │ │ │ │ mov r1, r5 │ │ │ │ @@ -744971,16 +744971,16 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 32c308 │ │ │ │ mov r0, r9 │ │ │ │ bl 2f09d8 │ │ │ │ b 32c308 │ │ │ │ bl 2f09d8 │ │ │ │ b 32c308 │ │ │ │ - cmpeq r2, r4, ror #25 │ │ │ │ - rscseq r5, ip, r4, lsl #2 │ │ │ │ + ldrsheq r3, [r2, #-196] @ 0xffffff3c │ │ │ │ + rscseq r5, ip, r4, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [r0] │ │ │ │ mov r6, r0 │ │ │ │ cmp r5, r1 │ │ │ │ @@ -745193,16 +745193,16 @@ │ │ │ │ bl 53820 <__errno_location@plt> │ │ │ │ mov r3, #62 @ 0x3e │ │ │ │ str r3, [r0] │ │ │ │ b 32c6b8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r3, r1, r0, asr #21 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq fp, sp, r8, lsl lr │ │ │ │ - rsceq fp, sp, r0, lsr lr │ │ │ │ + rsceq fp, sp, r8, lsr #28 │ │ │ │ + rsceq fp, sp, r0, asr #28 │ │ │ │ orreq r3, r1, r4, asr sl │ │ │ │ andeq r4, pc, r0, asr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr r2, [pc, #532] @ 32c918 │ │ │ │ @@ -745338,18 +745338,18 @@ │ │ │ │ bl 3bfed8 │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ str r4, [r0, #20] │ │ │ │ b 32c8b8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ strdeq r3, [r1, r4] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r2, r4, lsr #16 │ │ │ │ - rscseq r4, ip, r0, ror #24 │ │ │ │ + cmpeq r2, r4, lsr r8 │ │ │ │ + rscseq r4, ip, r0, ror ip │ │ │ │ orreq r3, r1, r4, ror r8 │ │ │ │ - rsceq sl, sp, r4, ror lr │ │ │ │ + rsceq sl, sp, r4, lsl #29 │ │ │ │ eorsgt r3, r0, r3, lsl #28 │ │ │ │ eorsgt r6, r0, sl, asr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [r1, #44] @ 0x2c │ │ │ │ @@ -745472,16 +745472,16 @@ │ │ │ │ ldr r0, [r0, #636] @ 0x27c │ │ │ │ mvn r2, #0 │ │ │ │ bl 32c23c │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ pop {r4, lr} │ │ │ │ ldr r0, [r3, #20] │ │ │ │ b 30f048 │ │ │ │ - rscseq r4, ip, r8, ror r8 │ │ │ │ - cmpeq r2, ip, lsl r4 │ │ │ │ + rscseq r4, ip, r8, lsl #17 │ │ │ │ + cmpeq r2, ip, lsr #8 │ │ │ │ ldrb r0, [r0, #40] @ 0x28 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ subs r4, r1, #0 │ │ │ │ @@ -745752,18 +745752,18 @@ │ │ │ │ b 32ce8c │ │ │ │ mvn r1, #-2147483648 @ 0x80000000 │ │ │ │ mov r0, r7 │ │ │ │ bl 2e6e20 │ │ │ │ b 32cf30 │ │ │ │ orreq r3, r1, ip, lsl #3 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r2, ip, lsr #31 │ │ │ │ + ldrheq r2, [r2, #-252] @ 0xffffff04 │ │ │ │ andeq r0, r0, lr, ror #2 │ │ │ │ - rsceq fp, sp, ip, asr #8 │ │ │ │ - rsceq sl, sp, ip, asr #14 │ │ │ │ + rsceq fp, sp, ip, asr r4 │ │ │ │ + rsceq sl, sp, ip, asr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, #1 │ │ │ │ @@ -746850,17 +746850,17 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r2, r1, ip, lsl ip │ │ │ │ orreq r2, r1, ip, lsl #24 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ @ instruction: 0x0181229c │ │ │ │ - cmpeq r2, r8, lsl #31 │ │ │ │ - rsceq sl, sp, ip, ror #7 │ │ │ │ - rsceq r9, sp, r4, asr #13 │ │ │ │ + @ instruction: 0x01521f98 │ │ │ │ + strdeq sl, [sp], #60 @ 0x3c @ │ │ │ │ + ldrdeq r9, [sp], #100 @ 0x64 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ add r6, r3, #16384 @ 0x4000 │ │ │ │ @@ -746977,15 +746977,15 @@ │ │ │ │ bl 32ce54 │ │ │ │ mov r3, #0 │ │ │ │ mvn r2, #0 │ │ │ │ mov r1, r3 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ add sp, sp, #76 @ 0x4c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b e32554 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4188c8> │ │ │ │ + b e3256c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4188c8> │ │ │ │ cmp r7, #0 │ │ │ │ beq 32e2e4 │ │ │ │ ldr r3, [pc, #2084] @ 32eaf4 │ │ │ │ ldrb ip, [r0, #203] @ 0xcb │ │ │ │ ldr r5, [fp, r3] │ │ │ │ add r3, r0, #12 │ │ │ │ ldr r9, [r5] │ │ │ │ @@ -746998,15 +746998,15 @@ │ │ │ │ ldr r1, [r4, #452] @ 0x1c4 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ ldr r0, [r0] │ │ │ │ cmp r0, #0 │ │ │ │ bne 32e830 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ add r2, r4, #196 @ 0xc4 │ │ │ │ - bl 998054 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40b808> │ │ │ │ + bl 99806c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40b808> │ │ │ │ ldr r3, [r6, #3988] @ 0xf94 │ │ │ │ cmp r3, #0 │ │ │ │ beq 32e7d4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 32e144 │ │ │ │ ldr r3, [pc, #1988] @ 32eaf4 │ │ │ │ ldrb ip, [r4, #203] @ 0xcb │ │ │ │ @@ -747506,17 +747506,17 @@ │ │ │ │ ldrh r7, [r9, #66] @ 0x42 │ │ │ │ ldrh sl, [r9, #62] @ 0x3e │ │ │ │ b 32e46c │ │ │ │ strdeq r1, [r1, r4] │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ andeq r0, r0, ip, lsr pc │ │ │ │ strdeq r0, [r0], -sl │ │ │ │ - rsceq r8, sp, r0, lsr #29 │ │ │ │ - cmpeq r2, r8, ror #14 │ │ │ │ - ldrdeq r9, [sp], #188 @ 0xbc @ │ │ │ │ + strheq r8, [sp], #224 @ 0xe0 @ │ │ │ │ + cmpeq r2, r8, ror r7 │ │ │ │ + rsceq r9, sp, ip, ror #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [r0, #416] @ 0x1a0 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ subs r1, r1, #0 │ │ │ │ @@ -747656,15 +747656,15 @@ │ │ │ │ str r3, [sp, #676] @ 0x2a4 │ │ │ │ mov r3, #0 │ │ │ │ bl 53d00 │ │ │ │ mov r2, #32 │ │ │ │ add r1, sp, #4 │ │ │ │ mov r0, r6 │ │ │ │ str r1, [sp, #136] @ 0x88 │ │ │ │ - bl 960c94 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d4448> │ │ │ │ + bl 960cac , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d4448> │ │ │ │ cmp r5, #0 │ │ │ │ ldrne r3, [r4, #180] @ 0xb4 │ │ │ │ ldreq r3, [r4, #192] @ 0xc0 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldr r2, [pc, #48] @ 32edac │ │ │ │ @@ -747722,15 +747722,15 @@ │ │ │ │ str r1, [sp, #20] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r0, #4 │ │ │ │ mov r7, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #196] @ 0xc4 │ │ │ │ mov r3, #0 │ │ │ │ - bl 966320 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d9ad4> │ │ │ │ + bl 966338 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d9ad4> │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 32f1a0 │ │ │ │ ldr r3, [r6] │ │ │ │ mov r9, #0 │ │ │ │ ldrb r3, [r3, #50] @ 0x32 │ │ │ │ add r0, sp, #52 @ 0x34 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -747741,34 +747741,34 @@ │ │ │ │ movne r2, #19 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, r4 │ │ │ │ mov r3, r9 │ │ │ │ str r9, [sp, #8] │ │ │ │ str r9, [sp, #4] │ │ │ │ str r0, [sp, #24] │ │ │ │ - bl 96380c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d6fc0> │ │ │ │ + bl 963824 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d6fc0> │ │ │ │ cmp r7, r9 │ │ │ │ beq 32f198 │ │ │ │ add r3, sp, #132 @ 0x84 │ │ │ │ add fp, sp, #68 @ 0x44 │ │ │ │ add sl, sp, #84 @ 0x54 │ │ │ │ add r8, sp, #148 @ 0x94 │ │ │ │ add r7, sp, #164 @ 0xa4 │ │ │ │ add r6, sp, #180 @ 0xb4 │ │ │ │ str r3, [sp, #28] │ │ │ │ str r5, [sp, #36] @ 0x24 │ │ │ │ mov r3, r9 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, fp │ │ │ │ - bl 963ccc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7480> │ │ │ │ + bl 963ce4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7480> │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, sl │ │ │ │ - bl 96403c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d77f0> │ │ │ │ + bl 964054 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d77f0> │ │ │ │ ldrb r3, [sp, #68] @ 0x44 │ │ │ │ ldrb ip, [sp, #69] @ 0x45 │ │ │ │ ands r5, r3, #15 │ │ │ │ movne r5, #1 │ │ │ │ cmp r3, #15 │ │ │ │ movhi r5, #0 │ │ │ │ andls r5, r5, #1 │ │ │ │ @@ -747788,39 +747788,39 @@ │ │ │ │ mov r2, #1 │ │ │ │ mov r3, ip │ │ │ │ ldr r0, [sp, #28] │ │ │ │ mov r1, r4 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r5, [sp] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ - bl 964a0c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d81c0> │ │ │ │ + bl 964a24 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d81c0> │ │ │ │ ldr r1, [sp, #136] @ 0x88 │ │ │ │ mov r3, #5 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ - bl 964c2c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d83e0> │ │ │ │ + bl 964c44 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d83e0> │ │ │ │ ldr r3, [sp, #160] @ 0xa0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ ldm r8, {r1, r2, r3} │ │ │ │ - bl 964850 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d8004> │ │ │ │ + bl 964868 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d8004> │ │ │ │ ldr r3, [sp, #176] @ 0xb0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ ldm r7, {r1, r2, r3} │ │ │ │ - bl 964678 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7e2c> │ │ │ │ + bl 964690 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7e2c> │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ ldm r6, {r1, r2, r3} │ │ │ │ - bl 964678 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7e2c> │ │ │ │ + bl 964690 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7e2c> │ │ │ │ ldr r1, [sp, #132] @ 0x84 │ │ │ │ mov r0, r4 │ │ │ │ - bl 964d30 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d84e4> │ │ │ │ + bl 964d48 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d84e4> │ │ │ │ ldr r3, [sp, #20] │ │ │ │ add r9, r9, #1 │ │ │ │ cmp r3, r9 │ │ │ │ bne 32eed8 │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ cmp r5, #0 │ │ │ │ bne 32f064 │ │ │ │ @@ -747828,25 +747828,25 @@ │ │ │ │ mov r3, r5 │ │ │ │ mov r2, #117 @ 0x75 │ │ │ │ mov r0, r6 │ │ │ │ mov r1, r4 │ │ │ │ str r5, [sp, #8] │ │ │ │ str r5, [sp, #4] │ │ │ │ str r5, [sp] │ │ │ │ - bl 964a0c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d81c0> │ │ │ │ + bl 964a24 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d81c0> │ │ │ │ ldr r1, [sp, #180] @ 0xb4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 964d30 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d84e4> │ │ │ │ + bl 964d48 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d84e4> │ │ │ │ mov r2, r5 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ mov r0, r4 │ │ │ │ - bl 9660a8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d985c> │ │ │ │ + bl 9660c0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d985c> │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 966568 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d9d1c> │ │ │ │ + bl 966580 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d9d1c> │ │ │ │ ldr r2, [pc, #376] @ 32f1b4 │ │ │ │ ldr r3, [pc, #368] @ 32f1b0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -747856,15 +747856,15 @@ │ │ │ │ add sp, sp, #204 @ 0xcc │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r3, #0 │ │ │ │ add r5, sp, #100 @ 0x64 │ │ │ │ mov r0, r5 │ │ │ │ mov r2, r3 │ │ │ │ mov r1, r4 │ │ │ │ - bl 963ccc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7480> │ │ │ │ + bl 963ce4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7480> │ │ │ │ ldm r5, {r0, r1, r2, r3} │ │ │ │ ldrb ip, [sp, #100] @ 0x64 │ │ │ │ stm r6, {r0, r1, r2, r3} │ │ │ │ ldrb r3, [sp, #180] @ 0xb4 │ │ │ │ and ip, ip, #64 @ 0x40 │ │ │ │ bic r3, r3, #240 @ 0xf0 │ │ │ │ orr ip, ip, r3 │ │ │ │ @@ -747872,15 +747872,15 @@ │ │ │ │ ldm r6, {r0, r1, r2, r3} │ │ │ │ add r5, sp, #116 @ 0x74 │ │ │ │ add r7, sp, #132 @ 0x84 │ │ │ │ stm r5, {r0, r1, r2, r3} │ │ │ │ ldr r2, [sp, #20] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ - bl 96403c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d77f0> │ │ │ │ + bl 964054 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d77f0> │ │ │ │ ldrb r3, [sp, #116] @ 0x74 │ │ │ │ add sl, sp, #148 @ 0x94 │ │ │ │ ands r8, r3, #15 │ │ │ │ movne r8, #1 │ │ │ │ cmp r3, #15 │ │ │ │ movhi r8, #0 │ │ │ │ andls r8, r8, #1 │ │ │ │ @@ -747902,39 +747902,39 @@ │ │ │ │ mov r3, ip │ │ │ │ mov r1, r4 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ str r2, [sp, #4] │ │ │ │ str r8, [sp] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ str r5, [sp, #8] │ │ │ │ - bl 964a0c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d81c0> │ │ │ │ + bl 964a24 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d81c0> │ │ │ │ ldr r1, [sp, #48] @ 0x30 │ │ │ │ mov r2, r5 │ │ │ │ mov r0, r4 │ │ │ │ mov r3, #5 │ │ │ │ str r8, [sp] │ │ │ │ - bl 964c2c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d83e0> │ │ │ │ + bl 964c44 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d83e0> │ │ │ │ ldr r3, [sp, #160] @ 0xa0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ ldm sl, {r1, r2, r3} │ │ │ │ - bl 964850 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d8004> │ │ │ │ + bl 964868 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d8004> │ │ │ │ ldr r3, [sp, #176] @ 0xb0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ ldm r9, {r1, r2, r3} │ │ │ │ - bl 964678 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7e2c> │ │ │ │ + bl 964690 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7e2c> │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ ldm r6, {r1, r2, r3} │ │ │ │ - bl 964678 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7e2c> │ │ │ │ + bl 964690 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7e2c> │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ mov r0, r4 │ │ │ │ - bl 964d30 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d84e4> │ │ │ │ + bl 964d48 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d84e4> │ │ │ │ b 32efe8 │ │ │ │ add r6, sp, #180 @ 0xb4 │ │ │ │ b 32efe0 │ │ │ │ mov r5, r4 │ │ │ │ b 32f034 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x018111b8 │ │ │ │ @@ -748128,44 +748128,44 @@ │ │ │ │ str r0, [r4, #936] @ 0x3a8 │ │ │ │ ldrb r3, [r3, #1740] @ 0x6cc │ │ │ │ cmp r3, #5 │ │ │ │ bhi 32f750 │ │ │ │ cmp r3, #4 │ │ │ │ bhi 32f43c │ │ │ │ mov r0, #0 │ │ │ │ - bl 966320 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d9ad4> │ │ │ │ + bl 966338 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d9ad4> │ │ │ │ subs r5, r0, #0 │ │ │ │ moveq r6, r5 │ │ │ │ beq 32f6a4 │ │ │ │ add r8, sp, #28 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ add sl, sp, #44 @ 0x2c │ │ │ │ - bl 9638b8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d706c> │ │ │ │ + bl 9638d0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d706c> │ │ │ │ mov r2, #1 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, sl │ │ │ │ - bl 9638b8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d706c> │ │ │ │ + bl 9638d0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d706c> │ │ │ │ ldr r2, [r4] │ │ │ │ mov r3, #0 │ │ │ │ ldrb r2, [r2, #50] @ 0x32 │ │ │ │ add r9, sp, #60 @ 0x3c │ │ │ │ cmp r2, r3 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #19 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r9 │ │ │ │ add fp, sp, #76 @ 0x4c │ │ │ │ - bl 963ccc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7480> │ │ │ │ + bl 963ce4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7480> │ │ │ │ mov r3, #1 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, fp │ │ │ │ - bl 963ccc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7480> │ │ │ │ + bl 963ce4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7480> │ │ │ │ ldrb r3, [sp, #60] @ 0x3c │ │ │ │ add r7, sp, #92 @ 0x5c │ │ │ │ ands ip, r3, #15 │ │ │ │ movne ip, #1 │ │ │ │ cmp r3, #15 │ │ │ │ movhi ip, #0 │ │ │ │ andls ip, ip, #1 │ │ │ │ @@ -748182,28 +748182,28 @@ │ │ │ │ mov r2, #1 │ │ │ │ mov r3, lr │ │ │ │ str ip, [sp] │ │ │ │ mov r1, r5 │ │ │ │ add r0, sp, #20 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r2, [sp, #4] │ │ │ │ - bl 964a0c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d81c0> │ │ │ │ + bl 964a24 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d81c0> │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [sp] │ │ │ │ ldm r7, {r1, r2, r3} │ │ │ │ - bl 964850 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d8004> │ │ │ │ + bl 964868 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d8004> │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [sp] │ │ │ │ ldm r6, {r1, r2, r3} │ │ │ │ - bl 964678 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7e2c> │ │ │ │ + bl 964690 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7e2c> │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mov r0, r5 │ │ │ │ - bl 964d30 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d84e4> │ │ │ │ + bl 964d48 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d84e4> │ │ │ │ ldrb r1, [sp, #76] @ 0x4c │ │ │ │ ldrb r3, [sp, #77] @ 0x4d │ │ │ │ ands r2, r1, #15 │ │ │ │ movne r2, #1 │ │ │ │ lsr r3, r3, #3 │ │ │ │ cmp r1, #15 │ │ │ │ movhi ip, #0 │ │ │ │ @@ -748218,47 +748218,47 @@ │ │ │ │ mov r2, #1 │ │ │ │ mov r3, lr │ │ │ │ str ip, [sp] │ │ │ │ mov r1, r5 │ │ │ │ add r0, sp, #20 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r2, [sp, #4] │ │ │ │ - bl 964a0c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d81c0> │ │ │ │ + bl 964a24 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d81c0> │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [sp] │ │ │ │ ldm r7, {r1, r2, r3} │ │ │ │ - bl 964850 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d8004> │ │ │ │ + bl 964868 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d8004> │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [sp] │ │ │ │ ldm r6, {r1, r2, r3} │ │ │ │ - bl 964678 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7e2c> │ │ │ │ + bl 964690 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d7e2c> │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mov r0, r5 │ │ │ │ - bl 964d30 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d84e4> │ │ │ │ + bl 964d48 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d84e4> │ │ │ │ mov r7, #0 │ │ │ │ mov r3, r7 │ │ │ │ mov r0, r6 │ │ │ │ mov r2, #117 @ 0x75 │ │ │ │ mov r1, r5 │ │ │ │ str r7, [sp, #8] │ │ │ │ str r7, [sp, #4] │ │ │ │ str r7, [sp] │ │ │ │ - bl 964a0c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d81c0> │ │ │ │ + bl 964a24 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d81c0> │ │ │ │ ldr r1, [sp, #108] @ 0x6c │ │ │ │ mov r0, r5 │ │ │ │ - bl 964d30 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d84e4> │ │ │ │ + bl 964d48 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d84e4> │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9660a8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d985c> │ │ │ │ + bl 9660c0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d985c> │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 966568 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d9d1c> │ │ │ │ + bl 966580 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3d9d1c> │ │ │ │ mov r2, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r6, [r4, #976] @ 0x3d0 │ │ │ │ bl 32ee14 │ │ │ │ ldr r3, [r4, #656] @ 0x290 │ │ │ │ str r0, [r4, #992] @ 0x3e0 │ │ │ │ @@ -748300,15 +748300,15 @@ │ │ │ │ b 32f43c │ │ │ │ mov r2, #1 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 32ecf8 │ │ │ │ str r0, [r4, #972] @ 0x3cc │ │ │ │ mov r0, r4 │ │ │ │ - bl 97890c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ec0c0> │ │ │ │ + bl 978924 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ec0c0> │ │ │ │ ldr r3, [r4, #656] @ 0x290 │ │ │ │ str r0, [r4, #956] @ 0x3bc │ │ │ │ ldrb r3, [r3, #1740] @ 0x6cc │ │ │ │ b 32f4ac │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r0, r1, r4, lsr ip │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @@ -748316,16 +748316,16 @@ │ │ │ │ @ instruction: 0xfffffe24 │ │ │ │ @ instruction: 0xfffffee8 │ │ │ │ @ instruction: 0xffffff38 │ │ │ │ @ instruction: 0xfffff8ac │ │ │ │ @ instruction: 0xfffffe54 │ │ │ │ @ instruction: 0xfffff980 │ │ │ │ @ instruction: 0x01810bb4 │ │ │ │ - rsceq r8, sp, ip, lsr #31 │ │ │ │ - rsceq r9, sp, r4, lsr #1 │ │ │ │ + strheq r8, [sp], #252 @ 0xfc @ │ │ │ │ + strheq r9, [sp], #4 @ │ │ │ │ ldr r3, [r0, #632] @ 0x278 │ │ │ │ tst r3, #1 │ │ │ │ bxne lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -748508,15 +748508,15 @@ │ │ │ │ b 32fa54 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, #104 @ 0x68 │ │ │ │ mov r1, #0 │ │ │ │ bl 53d00 │ │ │ │ mov r3, r0 │ │ │ │ b 32fa54 │ │ │ │ - cmpeq r2, r9, ror #10 │ │ │ │ + cmpeq r2, r9, ror r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ add r3, r0, #16384 @ 0x4000 │ │ │ │ ldr r3, [r3, #4016] @ 0xfb0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -748642,15 +748642,15 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 549c0 │ │ │ │ str r6, [r7, #2608] @ 0xa30 │ │ │ │ str r0, [r7, #2612] @ 0xa34 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xfffffe08 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ - cmpeq r2, sl, ror #7 │ │ │ │ + ldrsheq r0, [r2, #-58] @ 0xffffffc6 │ │ │ │ ldr ip, [pc, #92] @ 32fd28 │ │ │ │ ldr r1, [pc, #92] @ 32fd2c │ │ │ │ ldr r2, [pc, #92] @ 32fd30 │ │ │ │ ldr r3, [pc, #92] @ 32fd34 │ │ │ │ add ip, pc, ip │ │ │ │ add r1, pc, r1 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -748734,15 +748734,15 @@ │ │ │ │ add r0, r0, #1184 @ 0x4a0 │ │ │ │ ldrd r0, [r0] │ │ │ │ bx lr │ │ │ │ add r0, r0, #1200 @ 0x4b0 │ │ │ │ ldrd r0, [r0, #-8] │ │ │ │ bx lr │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ - cmpeq r2, r3, asr #4 │ │ │ │ + cmpeq r2, r3, asr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [r1, #24] │ │ │ │ ldr r0, [r1, #32] │ │ │ │ mov r4, r1 │ │ │ │ @@ -748944,15 +748944,15 @@ │ │ │ │ ldrsh r3, [r4, #24] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r0, [r4, #16] │ │ │ │ ldmib r4, {r2, r3} │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r5 │ │ │ │ - bl 982a2c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f61e0> │ │ │ │ + bl 982a44 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f61e0> │ │ │ │ ldrb r3, [r5, #1335] @ 0x537 │ │ │ │ bic r3, r3, #2 │ │ │ │ strb r3, [r5, #1335] @ 0x537 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -748989,28 +748989,28 @@ │ │ │ │ beq 330270 │ │ │ │ ldrb r3, [r5, #76] @ 0x4c │ │ │ │ str r8, [r0] │ │ │ │ cmp r3, #0 │ │ │ │ movne r1, r6 │ │ │ │ beq 330244 │ │ │ │ mov r0, r4 │ │ │ │ - bl 996b58 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40a30c> │ │ │ │ + bl 996b70 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40a30c> │ │ │ │ ldrb r3, [r5, #76] @ 0x4c │ │ │ │ cmp r3, #0 │ │ │ │ beq 330258 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r5, #64] @ 0x40 │ │ │ │ cmp r1, #4096 @ 0x1000 │ │ │ │ movcs r1, #0 │ │ │ │ movcc r1, #1 │ │ │ │ b 330228 │ │ │ │ add r0, r7, #3024 @ 0xbd0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl e30808 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416b7c> │ │ │ │ + bl e30820 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416b7c> │ │ │ │ str r0, [r4, #124] @ 0x7c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 543d8 │ │ │ │ mov r4, #0 │ │ │ │ b 33023c │ │ │ │ @@ -749165,15 +749165,15 @@ │ │ │ │ mov r0, fp │ │ │ │ str r4, [r3] │ │ │ │ add sp, sp, #76 @ 0x4c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r4, [r5, #64] @ 0x40 │ │ │ │ add r0, r5, #160 @ 0xa0 │ │ │ │ mov r1, r4 │ │ │ │ - bl 455af4 │ │ │ │ + bl 455b0c │ │ │ │ b 330484 │ │ │ │ cmp r4, #0 │ │ │ │ ble 330300 │ │ │ │ mov r2, #1 │ │ │ │ str r2, [sp, #60] @ 0x3c │ │ │ │ str r2, [sp, #64] @ 0x40 │ │ │ │ b 330420 │ │ │ │ @@ -749188,15 +749188,15 @@ │ │ │ │ str r2, [r5, #412] @ 0x19c │ │ │ │ b 3304a8 │ │ │ │ ldr r3, [sl] │ │ │ │ tst r3, #128 @ 0x80 │ │ │ │ beq 330460 │ │ │ │ mov r0, r1 │ │ │ │ mov r1, #1 │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov r4, r0 │ │ │ │ ldrh r0, [r6, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 330a5c │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -749245,15 +749245,15 @@ │ │ │ │ beq 330354 │ │ │ │ b 330460 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 53d54 │ │ │ │ mov r1, #1 │ │ │ │ str r0, [sp, #60] @ 0x3c │ │ │ │ ldrb r0, [r5, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov r9, r0 │ │ │ │ ldrh r0, [r5, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ cmp r0, #0 │ │ │ │ beq 3309a0 │ │ │ │ ldr r1, [r0, #8] │ │ │ │ @@ -749327,15 +749327,15 @@ │ │ │ │ ldr r1, [r2, #4] │ │ │ │ cmp r1, ip │ │ │ │ cmpeq r0, lr │ │ │ │ bne 330748 │ │ │ │ mov r1, #3 │ │ │ │ b 330464 │ │ │ │ add r0, r5, #160 @ 0xa0 │ │ │ │ - bl 455bdc │ │ │ │ + bl 455bf4 │ │ │ │ b 3304b4 │ │ │ │ mov r2, #0 │ │ │ │ b 33078c │ │ │ │ cmp r3, r2 │ │ │ │ beq 3306cc │ │ │ │ ldr r1, [r0, #8]! │ │ │ │ add r2, r2, #1 │ │ │ │ @@ -749343,15 +749343,15 @@ │ │ │ │ orrs r1, r1, ip │ │ │ │ bne 330784 │ │ │ │ ldr r3, [sl] │ │ │ │ tst r3, #128 @ 0x80 │ │ │ │ beq 330460 │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r6, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov r4, r0 │ │ │ │ ldrh r0, [r6, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 330a74 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -749385,15 +749385,15 @@ │ │ │ │ b 330460 │ │ │ │ ldr r0, [sp, #64] @ 0x40 │ │ │ │ ldr r1, [sp, #60] @ 0x3c │ │ │ │ tst r0, #128 @ 0x80 │ │ │ │ beq 33039c │ │ │ │ mov r0, r1 │ │ │ │ mov r1, #1 │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov r9, r0 │ │ │ │ ldrh r0, [r6, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 330a68 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -749426,15 +749426,15 @@ │ │ │ │ bl 2e8ef8 │ │ │ │ mov r3, r4 │ │ │ │ b 33038c │ │ │ │ tst r0, #128 @ 0x80 │ │ │ │ beq 330460 │ │ │ │ mov r0, r1 │ │ │ │ mov r1, #1 │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov r4, r0 │ │ │ │ ldrh r0, [r6, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 330a80 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -749477,15 +749477,15 @@ │ │ │ │ bne 330768 │ │ │ │ b 33037c │ │ │ │ tst r0, #128 @ 0x80 │ │ │ │ beq 3306dc │ │ │ │ b 330854 │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r6, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov r4, r0 │ │ │ │ ldrh r0, [r6, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 330a8c │ │ │ │ ldr r3, [r0, #8] │ │ │ │ ldr r2, [r6, #88] @ 0x58 │ │ │ │ @@ -749530,34 +749530,34 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ b 33091c │ │ │ │ ldr r3, [pc, #88] @ 330aec │ │ │ │ add r3, pc, r3 │ │ │ │ b 3309e8 │ │ │ │ orreq pc, r0, r8, asr #26 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - rsceq r8, sp, r0, asr #2 │ │ │ │ - rsceq r7, sp, r4, ror #1 │ │ │ │ + rsceq r8, sp, r0, asr r1 │ │ │ │ + strdeq r7, [sp], #4 @ │ │ │ │ andeq r0, r0, r7, asr r5 │ │ │ │ - ldrsheq pc, [r1, #-152] @ 0xffffff68 @ │ │ │ │ - strdeq r6, [sp], #240 @ 0xf0 @ │ │ │ │ - rsceq r7, sp, ip, asr #31 │ │ │ │ - rsceq r8, sp, r8, lsr r1 │ │ │ │ - rsceq r6, sp, r8, ror lr │ │ │ │ - rsceq r7, sp, ip, asr pc │ │ │ │ - ldrdeq r6, [sp], #208 @ 0xd0 @ │ │ │ │ - rsceq r7, sp, r4, lsl lr │ │ │ │ - rsceq r6, sp, ip, lsr #26 │ │ │ │ - rsceq r7, sp, r4, asr #8 │ │ │ │ - rsceq r7, sp, ip, lsl #29 │ │ │ │ - rsceq r6, sp, r0, ror #24 │ │ │ │ - rsceq r7, sp, r8, lsl #7 │ │ │ │ - rsceq r7, sp, ip, ror r3 │ │ │ │ - rsceq r7, sp, r0, ror r3 │ │ │ │ - rsceq r7, sp, r4, ror #6 │ │ │ │ - rsceq r7, sp, r8, asr r3 │ │ │ │ + cmppeq r1, r8, lsl #20 @ p-variant is OBSOLETE │ │ │ │ + rsceq r7, sp, r0 │ │ │ │ + ldrdeq r7, [sp], #252 @ 0xfc @ │ │ │ │ + rsceq r8, sp, r8, asr #2 │ │ │ │ + rsceq r6, sp, r8, lsl #29 │ │ │ │ + rsceq r7, sp, ip, ror #30 │ │ │ │ + rsceq r6, sp, r0, ror #27 │ │ │ │ + rsceq r7, sp, r4, lsr #28 │ │ │ │ + rsceq r6, sp, ip, lsr sp │ │ │ │ + rsceq r7, sp, r4, asr r4 │ │ │ │ + smlaleq r7, sp, ip, lr │ │ │ │ + rsceq r6, sp, r0, ror ip │ │ │ │ + smlaleq r7, sp, r8, r3 │ │ │ │ + rsceq r7, sp, ip, lsl #7 │ │ │ │ + rsceq r7, sp, r0, lsl #7 │ │ │ │ + rsceq r7, sp, r4, ror r3 │ │ │ │ + rsceq r7, sp, r8, ror #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ mov r0, #1 │ │ │ │ @@ -749619,15 +749619,15 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq pc, r0, r0, lsl #9 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq r0, ip, r0, ror #15 │ │ │ │ + ldrsheq r0, [ip], #112 @ 0x70 @ │ │ │ │ orreq pc, r0, ip, lsr r4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ ldrb r2, [r0, #76] @ 0x4c │ │ │ │ @@ -749709,20 +749709,20 @@ │ │ │ │ cmp r0, #0 │ │ │ │ beq 330d5c │ │ │ │ bl 3bd224 │ │ │ │ ldr r0, [r4, #488] @ 0x1e8 │ │ │ │ cmp r0, #0 │ │ │ │ beq 330d70 │ │ │ │ ldr r1, [r5, #3060] @ 0xbf4 │ │ │ │ - bl 9b52b8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x428a6c> │ │ │ │ + bl 9b52d0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x428a6c> │ │ │ │ ldrb r3, [r4, #76] @ 0x4c │ │ │ │ cmp r3, #0 │ │ │ │ beq 330dc4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 996bb8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40a36c> │ │ │ │ + bl 996bd0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40a36c> │ │ │ │ ldr r5, [r4, #496] @ 0x1f0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 330da4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ bl 1d4ec4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -749734,15 +749734,15 @@ │ │ │ │ bl 543d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 543d8 │ │ │ │ add r0, r6, #3024 @ 0xbd0 │ │ │ │ ldr r1, [r4, #124] @ 0x7c │ │ │ │ add r0, r0, #4 │ │ │ │ - bl e308e4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416c58> │ │ │ │ + bl e308fc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416c58> │ │ │ │ b 330d7c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 327f94 │ │ │ │ b 330d3c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ @@ -749893,15 +749893,15 @@ │ │ │ │ str r3, [sp, #136] @ 0x88 │ │ │ │ mov r2, r7 │ │ │ │ ldr r3, [r6] │ │ │ │ blx r3 │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 331074 │ │ │ │ ldr r1, [r4, #3060] @ 0xbf4 │ │ │ │ - bl 9b52b8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x428a6c> │ │ │ │ + bl 9b52d0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x428a6c> │ │ │ │ ldr r6, [r4, #1448] @ 0x5a8 │ │ │ │ mov r3, #2 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ blx r6 │ │ │ │ mov r6, r0 │ │ │ │ @@ -750028,15 +750028,15 @@ │ │ │ │ cmp r2, r3 │ │ │ │ bne 331290 │ │ │ │ ldr r1, [r5, #3060] @ 0xbf4 │ │ │ │ cmp r1, #0 │ │ │ │ beq 331270 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 9b5434 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x428be8> │ │ │ │ + bl 9b544c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x428be8> │ │ │ │ str r0, [r4, #488] @ 0x1e8 │ │ │ │ ldr r2, [r8] │ │ │ │ mov r3, #1 │ │ │ │ tst r2, #67108864 @ 0x4000000 │ │ │ │ strb r3, [r4, #484] @ 0x1e4 │ │ │ │ bne 331390 │ │ │ │ mov r0, r9 │ │ │ │ @@ -750056,15 +750056,15 @@ │ │ │ │ strb r3, [r4, #122] @ 0x7a │ │ │ │ b 3311bc │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 53d54 │ │ │ │ mov r1, #1 │ │ │ │ mov fp, r0 │ │ │ │ ldrb r0, [r4, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ ldrh r0, [r4, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 33139c │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ @@ -750103,26 +750103,26 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #2 │ │ │ │ stm sp, {ip, lr} │ │ │ │ str r4, [sp, #8] │ │ │ │ bl 2e8ef8 │ │ │ │ b 3311d4 │ │ │ │ add r0, r4, #160 @ 0xa0 │ │ │ │ - bl 455bdc │ │ │ │ + bl 455bf4 │ │ │ │ b 331284 │ │ │ │ ldr r3, [pc, #28] @ 3313c0 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ b 3312f8 │ │ │ │ orreq lr, r0, r4, asr lr │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r1, r4, lsl #25 │ │ │ │ - smlaleq r7, sp, r0, r6 │ │ │ │ - rsceq r6, sp, r4, lsr r3 │ │ │ │ - rsceq r6, sp, r8, asr #20 │ │ │ │ + @ instruction: 0x0151ec94 │ │ │ │ + rsceq r7, sp, r0, lsr #13 │ │ │ │ + rsceq r6, sp, r4, asr #6 │ │ │ │ + rsceq r6, sp, r8, asr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #312] @ 331518 │ │ │ │ mov r7, r3 │ │ │ │ @@ -750211,15 +750211,15 @@ │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r2 │ │ │ │ mov r5, r2 │ │ │ │ ldr r4, [sp, #32] │ │ │ │ - bl 977068 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ea81c> │ │ │ │ + bl 977080 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ea81c> │ │ │ │ ldr r3, [pc, #324] @ 331694 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ bhi 33168c │ │ │ │ ldrb r3, [r3, r2] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ @@ -750266,15 +750266,15 @@ │ │ │ │ and r3, r3, r2 │ │ │ │ mov r2, #0 │ │ │ │ str r3, [r4] │ │ │ │ str r2, [r4, #4] │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, r5 │ │ │ │ - bl 977040 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ea7f4> │ │ │ │ + bl 977058 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ea7f4> │ │ │ │ mov r3, #0 │ │ │ │ stm r4, {r0, r3} │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ tst r2, #4 │ │ │ │ bne 331650 │ │ │ │ ldr r3, [r0, #428] @ 0x1ac │ │ │ │ @@ -750295,16 +750295,16 @@ │ │ │ │ ldr r3, [r3, #164] @ 0xa4 │ │ │ │ b 3315c4 │ │ │ │ mov r2, #1 │ │ │ │ mov r3, #83886080 @ 0x5000000 │ │ │ │ b 331594 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cmpeq r1, r0, ror #20 │ │ │ │ - cmpeq r1, r0, lsr sl │ │ │ │ + cmpeq r1, r0, ror sl │ │ │ │ + cmpeq r1, r0, asr #20 │ │ │ │ ldr r3, [r1, #8] │ │ │ │ cmp r3, #0 │ │ │ │ beq 3316b0 │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ cmp r2, #0 │ │ │ │ bne 331738 │ │ │ │ @@ -751342,18 +751342,18 @@ │ │ │ │ b 3324d4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq lr, r0, r8, ror #1 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq lr, r0, r4, asr #1 │ │ │ │ strheq lr, [r0, r0] │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r1, ip, ror #21 │ │ │ │ + ldrsheq sp, [r1, #-172] @ 0xffffff54 │ │ │ │ andeq r0, r0, sp, lsr #3 │ │ │ │ - rsceq r6, sp, ip, lsl #9 │ │ │ │ - rsceq r5, sp, r8, lsr #1 │ │ │ │ + smlaleq r6, sp, ip, r4 │ │ │ │ + strheq r5, [sp], #8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3960] @ 0xf78 │ │ │ │ ldr lr, [pc, #900] @ 332a9c │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #896] @ 332aa0 │ │ │ │ @@ -751420,15 +751420,15 @@ │ │ │ │ bl 31f3f0 │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 3329fc │ │ │ │ ldr r3, [r4, #84] @ 0x54 │ │ │ │ tst r3, #1048576 @ 0x100000 │ │ │ │ bne 3329fc │ │ │ │ mov r0, r6 │ │ │ │ - bl 996c28 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40a3dc> │ │ │ │ + bl 996c40 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40a3dc> │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 3329b8 │ │ │ │ ldr r3, [r4, #84] @ 0x54 │ │ │ │ mov r1, r4 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ str r3, [r4, #84] @ 0x54 │ │ │ │ ldrd r2, [r7, #40] @ 0x28 │ │ │ │ @@ -751470,15 +751470,15 @@ │ │ │ │ tst r3, #1 │ │ │ │ beq 3327c0 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 53d54 │ │ │ │ mov r1, #1 │ │ │ │ mov sl, r0 │ │ │ │ ldrb r0, [r4, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov r5, r0 │ │ │ │ ldrh r0, [r4, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ subs r3, r0, #0 │ │ │ │ beq 332a8c │ │ │ │ ldr r3, [r3, #8] │ │ │ │ str r3, [sp, #16] │ │ │ │ @@ -751580,24 +751580,24 @@ │ │ │ │ ldr r3, [pc, #56] @ 332acc │ │ │ │ add r3, pc, r3 │ │ │ │ b 33290c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrdeq sp, [r0, ip] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x0180d8b8 │ │ │ │ - cmpeq r1, r0, ror r8 │ │ │ │ + cmpeq r1, r0, lsl #17 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r1, ip, lsr #16 │ │ │ │ - cmpeq r1, r4, lsl #14 │ │ │ │ - rsceq r4, sp, r0, lsr #26 │ │ │ │ + cmpeq r1, ip, lsr r8 │ │ │ │ + cmpeq r1, r4, lsl r7 │ │ │ │ + rsceq r4, sp, r0, lsr sp │ │ │ │ andeq r0, r0, sl, asr #8 │ │ │ │ - ldrheq sp, [r1, #-108] @ 0xffffff94 │ │ │ │ - rsceq r6, sp, ip, ror r0 │ │ │ │ + cmpeq r1, ip, asr #13 │ │ │ │ + rsceq r6, sp, ip, lsl #1 │ │ │ │ strdeq sp, [r0, r4] │ │ │ │ - rsceq r5, sp, r8, asr r3 │ │ │ │ + rsceq r5, sp, r8, ror #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r1] │ │ │ │ ldrb r3, [r4, #76] @ 0x4c │ │ │ │ cmp r3, #0 │ │ │ │ @@ -751751,15 +751751,15 @@ │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 33302c │ │ │ │ mov r1, r5 │ │ │ │ add r0, r6, #676 @ 0x2a4 │ │ │ │ add sp, sp, #192 @ 0xc0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - b e335a8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41991c> │ │ │ │ + b e335c0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41991c> │ │ │ │ ldr r1, [r7, #88] @ 0x58 │ │ │ │ ands r9, r1, #16 │ │ │ │ beq 332ef4 │ │ │ │ cmp r8, r3 │ │ │ │ movcc r3, r8 │ │ │ │ str r3, [r7, #472] @ 0x1d8 │ │ │ │ ldr r3, [r7, #476] @ 0x1dc │ │ │ │ @@ -751847,15 +751847,15 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ str r2, [sp] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ mov r0, r6 │ │ │ │ str r9, [sp, #16] │ │ │ │ - bl 982a2c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f61e0> │ │ │ │ + bl 982a44 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f61e0> │ │ │ │ ldrb r3, [r6, #1335] @ 0x537 │ │ │ │ bic r3, r3, #2 │ │ │ │ strb r3, [r6, #1335] @ 0x537 │ │ │ │ ldr r4, [r5, #52] @ 0x34 │ │ │ │ cmp r4, #0 │ │ │ │ beq 332ca8 │ │ │ │ b 332c94 │ │ │ │ @@ -751939,18 +751939,18 @@ │ │ │ │ b 332f28 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0180d39c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq sp, r0, r8, lsl #7 │ │ │ │ ldrdeq sp, [r0, r0] │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - ldrsheq sp, [r1, #-0] │ │ │ │ + cmpeq r1, r0, lsl #2 │ │ │ │ andeq r0, r0, r6, ror #4 │ │ │ │ - rsceq r5, sp, r4, asr #5 │ │ │ │ - rsceq r4, sp, r4, lsl #14 │ │ │ │ + ldrdeq r5, [sp], #36 @ 0x24 @ │ │ │ │ + rsceq r4, sp, r4, lsl r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #496] @ 0x1f0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ @@ -752184,15 +752184,15 @@ │ │ │ │ ldr r3, [pc, #508] @ 333600 │ │ │ │ mov r2, #0 │ │ │ │ bl 1d6390 │ │ │ │ mov r8, r0 │ │ │ │ mov r9, r1 │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r4, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ add r5, r5, #19968 @ 0x4e00 │ │ │ │ add r5, r5, #40 @ 0x28 │ │ │ │ mov sl, r0 │ │ │ │ ldrh r0, [r4, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ subs r3, r0, #0 │ │ │ │ beq 3335dc │ │ │ │ @@ -752251,15 +752251,15 @@ │ │ │ │ ldr r3, [sl] │ │ │ │ tst r3, #128 @ 0x80 │ │ │ │ mov r8, r0 │ │ │ │ mov r9, r1 │ │ │ │ beq 333410 │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r4, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov sl, r0 │ │ │ │ ldrh r0, [r4, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ subs r3, r0, #0 │ │ │ │ beq 3335e8 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ str r3, [sp, #8] │ │ │ │ @@ -752307,20 +752307,20 @@ │ │ │ │ ldr r3, [pc, #40] @ 333618 │ │ │ │ add r3, pc, r3 │ │ │ │ b 333540 │ │ │ │ orreq ip, r0, r8, ror ip │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ andeq r2, r0, r0, lsl r7 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ - rsceq r5, sp, r4, lsl r6 │ │ │ │ + rsceq r5, sp, r4, lsr #12 │ │ │ │ strdeq r7, [r2, r4] │ │ │ │ - rsceq r5, sp, ip, lsl r5 │ │ │ │ - rsceq r4, sp, r8, lsl #2 │ │ │ │ - rsceq r4, sp, r8, lsl #16 │ │ │ │ - strdeq r4, [sp], #124 @ 0x7c @ │ │ │ │ + rsceq r5, sp, ip, lsr #10 │ │ │ │ + rsceq r4, sp, r8, lsl r1 │ │ │ │ + rsceq r4, sp, r8, lsl r8 │ │ │ │ + rsceq r4, sp, ip, lsl #16 │ │ │ │ ldrb r3, [r0, #1320] @ 0x528 │ │ │ │ cmp r3, #0 │ │ │ │ bxne lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -752335,16 +752335,16 @@ │ │ │ │ bl 330b50 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #8 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 333358 │ │ │ │ - cmpeq r1, ip, lsl #19 │ │ │ │ - rscseq sp, fp, r8, lsr #26 │ │ │ │ + @ instruction: 0x0151c99c │ │ │ │ + rscseq sp, fp, r8, lsr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ mov sl, r2 │ │ │ │ ldr r2, [pc, #756] @ 33398c │ │ │ │ mov r4, r3 │ │ │ │ @@ -752473,15 +752473,15 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ str r1, [sp] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ mov r0, r6 │ │ │ │ str r7, [sp, #16] │ │ │ │ - bl 982a2c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f61e0> │ │ │ │ + bl 982a44 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f61e0> │ │ │ │ ldrb r3, [r6, #1335] @ 0x537 │ │ │ │ ldr r4, [pc, #244] @ 3339a0 │ │ │ │ ldr r0, [pc, #244] @ 3339a4 │ │ │ │ add r4, pc, r4 │ │ │ │ bic r3, r3, #2 │ │ │ │ mov r1, r4 │ │ │ │ strb r3, [r6, #1335] @ 0x537 │ │ │ │ @@ -752538,21 +752538,21 @@ │ │ │ │ b 3337c4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq ip, r0, ip, asr r9 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ orreq ip, r0, ip, lsr #18 │ │ │ │ orreq ip, r0, r4, ror r8 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - @ instruction: 0x0151c79c │ │ │ │ - rscseq sp, fp, r0, asr #21 │ │ │ │ + cmpeq r1, ip, lsr #15 │ │ │ │ + ldrsbeq sp, [fp], #160 @ 0xa0 @ │ │ │ │ orreq ip, r0, r4, ror #13 │ │ │ │ andeq r0, r0, fp, ror r2 │ │ │ │ - ldrsbeq ip, [r1, #-100] @ 0xffffff9c │ │ │ │ - rsceq r3, sp, r0, asr #26 │ │ │ │ - strdeq r4, [sp], #136 @ 0x88 @ │ │ │ │ + cmpeq r1, r4, ror #13 │ │ │ │ + rsceq r3, sp, r0, asr sp │ │ │ │ + rsceq r4, sp, r8, lsl #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r7, r3 │ │ │ │ ldrb r3, [r1, #76] @ 0x4c │ │ │ │ sub sp, sp, #12 │ │ │ │ @@ -752659,15 +752659,15 @@ │ │ │ │ beq 333b78 │ │ │ │ ldrb r3, [r6, #424] @ 0x1a8 │ │ │ │ tst r3, #48 @ 0x30 │ │ │ │ bne 334070 │ │ │ │ cmp r5, #0 │ │ │ │ blt 333c10 │ │ │ │ add r0, r9, #676 @ 0x2a4 │ │ │ │ - bl e33570 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4198e4> │ │ │ │ + bl e33588 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4198e4> │ │ │ │ subs r7, r0, #0 │ │ │ │ beq 334080 │ │ │ │ tst r5, #1073741824 @ 0x40000000 │ │ │ │ ldr r3, [pc, #2536] @ 334584 │ │ │ │ bicne r5, r5, #128 @ 0x80 │ │ │ │ ands r3, r5, r3 │ │ │ │ bne 334004 │ │ │ │ @@ -752695,15 +752695,15 @@ │ │ │ │ cmp r0, r2 │ │ │ │ bcs 3343f8 │ │ │ │ cmp r4, #0 │ │ │ │ beq 3341f0 │ │ │ │ mov fp, r3 │ │ │ │ b 333c44 │ │ │ │ add r0, r9, #692 @ 0x2b4 │ │ │ │ - bl e33570 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4198e4> │ │ │ │ + bl e33588 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4198e4> │ │ │ │ subs r7, r0, #0 │ │ │ │ beq 334080 │ │ │ │ tst r5, #1073741824 @ 0x40000000 │ │ │ │ bicne r5, r5, #128 @ 0x80 │ │ │ │ orr r5, r5, #32 │ │ │ │ mov fp, #32 │ │ │ │ ldr r4, [r7] │ │ │ │ @@ -752790,15 +752790,15 @@ │ │ │ │ tst r3, #128 @ 0x80 │ │ │ │ bne 3344a0 │ │ │ │ add r3, r9, #19968 @ 0x4e00 │ │ │ │ add r3, r3, #40 @ 0x28 │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r6, #76] @ 0x4c │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ ldrh r0, [r6, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ cmp r0, #0 │ │ │ │ beq 334494 │ │ │ │ @@ -753244,15 +753244,15 @@ │ │ │ │ str r3, [r9, #1252] @ 0x4e4 │ │ │ │ b 333fcc │ │ │ │ ldr r1, [pc, #300] @ 3345c8 │ │ │ │ add r1, pc, r1 │ │ │ │ b 333db4 │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r6, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ ldrh r0, [r6, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r2, [r0, #8] │ │ │ │ beq 334560 │ │ │ │ @@ -753301,33 +753301,33 @@ │ │ │ │ cmp r3, #8 │ │ │ │ bne 3342b8 │ │ │ │ b 333d64 │ │ │ │ @ instruction: 0x0180c4b8 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ andcs r0, r0, r0, lsr #32 │ │ │ │ orreq r6, r2, r0, lsl #29 │ │ │ │ - rsceq r4, sp, ip, asr #27 │ │ │ │ + ldrdeq r4, [sp], #220 @ 0xdc @ │ │ │ │ strdeq r6, [r2, r4] │ │ │ │ - rsceq r4, sp, r0, lsl #24 │ │ │ │ - cmpeq r1, r4, lsl pc │ │ │ │ - rscseq sp, fp, ip, ror #4 │ │ │ │ + rsceq r4, sp, r0, lsl ip │ │ │ │ + cmpeq r1, r4, lsr #30 │ │ │ │ + rscseq sp, fp, ip, ror r2 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ - rsceq r3, sp, ip, lsr #10 │ │ │ │ - cmpeq r1, ip, asr #29 │ │ │ │ - rsceq r4, sp, r4, lsr #19 │ │ │ │ - rsceq r4, sp, r0, lsr #17 │ │ │ │ - smlaleq r3, sp, r4, r3 │ │ │ │ - cmpeq r1, r0, asr #24 │ │ │ │ + rsceq r3, sp, ip, lsr r5 │ │ │ │ + ldrsbeq fp, [r1, #-236] @ 0xffffff14 │ │ │ │ + strheq r4, [sp], #148 @ 0x94 @ │ │ │ │ + strheq r4, [sp], #128 @ 0x80 @ │ │ │ │ + rsceq r3, sp, r4, lsr #7 │ │ │ │ + cmpeq r1, r0, asr ip │ │ │ │ andeq r0, r0, r3, ror #7 │ │ │ │ - rsceq r4, sp, ip, asr r7 │ │ │ │ - rsceq r3, sp, ip, ror r2 │ │ │ │ - rsceq r3, sp, r0, asr r9 │ │ │ │ - rsceq r4, sp, r4, asr #13 │ │ │ │ - rsceq r3, sp, r4, lsl #3 │ │ │ │ - rsceq r3, sp, r4, lsl #17 │ │ │ │ + rsceq r4, sp, ip, ror #14 │ │ │ │ + rsceq r3, sp, ip, lsl #5 │ │ │ │ + rsceq r3, sp, r0, ror #18 │ │ │ │ + ldrdeq r4, [sp], #100 @ 0x64 @ │ │ │ │ + smlaleq r3, sp, r4, r1 │ │ │ │ + smlaleq r3, sp, r4, r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [pc, #516] @ 3347f4 │ │ │ │ ldr ip, [pc, #516] @ 3347f8 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -753345,15 +753345,15 @@ │ │ │ │ bl 327f94 │ │ │ │ mov r0, r5 │ │ │ │ bl 33174c │ │ │ │ ldr r0, [r6, #656] @ 0x290 │ │ │ │ mov r1, r7 │ │ │ │ add r0, r0, #3024 @ 0xbd0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl e308e4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416c58> │ │ │ │ + bl e308fc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416c58> │ │ │ │ ldr r8, [r6, #656] @ 0x290 │ │ │ │ mov r2, #1 │ │ │ │ add r7, r8, #1680 @ 0x690 │ │ │ │ add r7, r7, #8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1d6098 │ │ │ │ @@ -753458,17 +753458,17 @@ │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 334764 │ │ │ │ b 3347d4 │ │ │ │ orreq fp, r0, r8, lsl #20 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ andeq r0, r0, r2, lsl #2 │ │ │ │ - cmpeq r1, r4, lsr r9 │ │ │ │ - strdeq r2, [sp], #236 @ 0xec @ │ │ │ │ - rsceq r4, sp, ip, lsr #9 │ │ │ │ + cmpeq r1, r4, asr #18 │ │ │ │ + rsceq r2, sp, ip, lsl #30 │ │ │ │ + strheq r4, [sp], #76 @ 0x4c @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r1, #496] @ 0x1f0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [r3, #8] │ │ │ │ @@ -753597,15 +753597,15 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ str r1, [r4, #64] @ 0x40 │ │ │ │ add r0, r0, #160 @ 0xa0 │ │ │ │ - bl 455af4 │ │ │ │ + bl 455b0c │ │ │ │ ldr r1, [r4, #456] @ 0x1c8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ b 330c0c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -753781,16 +753781,16 @@ │ │ │ │ b 334c4c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ strdeq fp, [r0, r0] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrdeq fp, [r0, r8] │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ orreq fp, r0, r4, ror #6 │ │ │ │ - rsceq r3, sp, r4, lsr #31 │ │ │ │ - rsceq r2, sp, ip, asr #19 │ │ │ │ + strheq r3, [sp], #244 @ 0xf4 @ │ │ │ │ + ldrdeq r2, [sp], #156 @ 0x9c @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #164] @ 334dd0 │ │ │ │ ldr r1, [pc, #164] @ 334dd4 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -753811,15 +753811,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [pc, #120] @ 334dec │ │ │ │ str r1, [r4, #1468] @ 0x5bc │ │ │ │ ldr r2, [r3, r2] │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #9 │ │ │ │ str r2, [r4, #1480] @ 0x5c8 │ │ │ │ - bl 988e64 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3fc618> │ │ │ │ + bl 988e7c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3fc618> │ │ │ │ ldr r3, [r4, #2840] @ 0xb18 │ │ │ │ cmp r3, #0 │ │ │ │ str r0, [r4, #1376] @ 0x560 │ │ │ │ beq 334dc0 │ │ │ │ ldr r1, [pc, #80] @ 334df0 │ │ │ │ ldr r2, [pc, #80] @ 334df4 │ │ │ │ ldr r3, [pc, #80] @ 334df8 │ │ │ │ @@ -754629,24 +754629,24 @@ │ │ │ │ tst r2, #1 │ │ │ │ mov r7, r1 │ │ │ │ bne 335c8c │ │ │ │ add r6, r5, #4096 @ 0x1000 │ │ │ │ add sl, r6, #44 @ 0x2c │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ - bl 9748a4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e8058> │ │ │ │ + bl 9748bc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e8058> │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 335a60 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r5 │ │ │ │ bl 328cb8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ - bl 974b04 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e82b8> │ │ │ │ + bl 974b1c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e82b8> │ │ │ │ str r4, [r6, #276] @ 0x114 │ │ │ │ ldrb r8, [r7, #7] │ │ │ │ cmp r8, #0 │ │ │ │ movne fp, r7 │ │ │ │ movne r9, #1 │ │ │ │ beq 335ad8 │ │ │ │ ldr r1, [fp, #28] │ │ │ │ @@ -754665,15 +754665,15 @@ │ │ │ │ orr r3, r1, r3, lsl r0 │ │ │ │ str r3, [r6, #276] @ 0x114 │ │ │ │ add r4, r4, #1 │ │ │ │ cmp r4, r8 │ │ │ │ add fp, fp, #24 │ │ │ │ bne 335a8c │ │ │ │ mov r0, sl │ │ │ │ - bl 974e60 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e8614> │ │ │ │ + bl 974e78 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e8614> │ │ │ │ strb r0, [r6, #50] @ 0x32 │ │ │ │ ldr r3, [r5, #656] @ 0x290 │ │ │ │ ldr r4, [r5, #1300] @ 0x514 │ │ │ │ ldrb r3, [r3, #3016] @ 0xbc8 │ │ │ │ cmp r3, #0 │ │ │ │ bne 335ba0 │ │ │ │ cmp r4, #0 │ │ │ │ @@ -754835,21 +754835,21 @@ │ │ │ │ mvn r7, #0 │ │ │ │ ldr r4, [r5, #1972] @ 0x7b4 │ │ │ │ bl 53d00 │ │ │ │ mov r3, r7 │ │ │ │ b 335b2c │ │ │ │ orreq sl, r0, r0, ror #11 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r1, r8, asr r4 │ │ │ │ + cmpeq r1, r8, ror #8 │ │ │ │ andeq r0, r0, r2, lsl r1 │ │ │ │ - ldrdeq r1, [sp], #156 @ 0x9c @ │ │ │ │ - rsceq r3, sp, r8 │ │ │ │ - ldrsbeq sl, [r1, #-56] @ 0xffffffc8 │ │ │ │ - rsceq r2, sp, r0, ror #31 │ │ │ │ - rsceq r1, sp, r0, lsl #19 │ │ │ │ + rsceq r1, sp, ip, ror #19 │ │ │ │ + rsceq r3, sp, r8, lsl r0 │ │ │ │ + cmpeq r1, r8, ror #7 │ │ │ │ + strdeq r2, [sp], #240 @ 0xf0 @ │ │ │ │ + smlaleq r1, sp, r0, r9 │ │ │ │ andeq r0, r0, r7, asr #2 │ │ │ │ ldr r3, [r0, #2008] @ 0x7d8 │ │ │ │ ldr ip, [r0, #1976] @ 0x7b8 │ │ │ │ ldr r2, [r0, #1952] @ 0x7a0 │ │ │ │ orr r3, r3, #1 │ │ │ │ orr ip, ip, r2 │ │ │ │ str r3, [r0, #2008] @ 0x7d8 │ │ │ │ @@ -754907,15 +754907,15 @@ │ │ │ │ add r8, r4, #3712 @ 0xe80 │ │ │ │ mov r3, #1 │ │ │ │ mov r2, r5 │ │ │ │ str r3, [sp] │ │ │ │ add r1, r8, #388 @ 0x184 │ │ │ │ mov r3, sl │ │ │ │ mov r0, r8 │ │ │ │ - bl 9752e4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e8a98> │ │ │ │ + bl 9752fc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e8a98> │ │ │ │ add r2, r4, #4096 @ 0x1000 │ │ │ │ ldr r3, [r2, #4] │ │ │ │ cmp r3, #0 │ │ │ │ clzne r3, r3 │ │ │ │ rsbne r3, r3, #32 │ │ │ │ cmp r5, #0 │ │ │ │ str r3, [r2] │ │ │ │ @@ -757037,15 +757037,15 @@ │ │ │ │ add r8, r5, fp │ │ │ │ str r3, [sp] │ │ │ │ str r9, [sp, #4] │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ str r8, [sp, #8] │ │ │ │ mov r1, #0 │ │ │ │ ldr r0, [r5, #16] │ │ │ │ - bl 998870 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ + bl 998888 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #44] @ 0x2c │ │ │ │ ldr r4, [r5, fp] │ │ │ │ b 337e0c │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ @@ -757848,30 +757848,30 @@ │ │ │ │ bhi 338c90 │ │ │ │ ldr r3, [pc, #16] @ 338c98 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ mvn r0, #0 │ │ │ │ bx lr │ │ │ │ - ldrheq r7, [r1, #-72] @ 0xffffffb8 │ │ │ │ + cmpeq r1, r8, asr #9 │ │ │ │ ldr r3, [pc, #48] @ 338cd4 │ │ │ │ sub r2, r0, #142 @ 0x8e │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #8 │ │ │ │ bhi 338cc0 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ mov r0, #50 @ 0x32 │ │ │ │ bx lr │ │ │ │ mov r0, #53 @ 0x35 │ │ │ │ bx lr │ │ │ │ mov r0, #49 @ 0x31 │ │ │ │ bx lr │ │ │ │ - cmpeq r1, r9, ror #8 │ │ │ │ + cmpeq r1, r9, ror r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #260] @ 338df4 │ │ │ │ ldr r2, [pc, #260] @ 338df8 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -757935,20 +757935,20 @@ │ │ │ │ b 338d64 │ │ │ │ mov r0, #20 │ │ │ │ b 338d64 │ │ │ │ mov r0, #23 │ │ │ │ b 338d64 │ │ │ │ mov r0, #4 │ │ │ │ b 338d64 │ │ │ │ - cmpeq r1, r6, lsr #8 │ │ │ │ + cmpeq r1, r6, lsr r4 │ │ │ │ strdeq r7, [r0, ip] │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r1, r4, ror r4 │ │ │ │ - rsceq pc, ip, ip, ror #31 │ │ │ │ - rsceq lr, ip, r4, ror #18 │ │ │ │ + cmpeq r1, r4, lsl #9 │ │ │ │ + strdeq pc, [ip], #252 @ 0xfc @ │ │ │ │ + rsceq lr, ip, r4, ror r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #128] @ 338ea4 │ │ │ │ cmp r0, #1 │ │ │ │ sub sp, sp, #16 │ │ │ │ @@ -757981,17 +757981,17 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 338e5c │ │ │ │ orreq r7, r0, ip, asr #3 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r1, r4, lsr #6 │ │ │ │ - ldrdeq pc, [ip], #228 @ 0xe4 @ │ │ │ │ - rsceq lr, ip, r4, lsr #16 │ │ │ │ + cmpeq r1, r4, lsr r3 │ │ │ │ + rsceq pc, ip, r4, ror #29 │ │ │ │ + rsceq lr, ip, r4, lsr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #176] @ 338f80 │ │ │ │ ldr r2, [pc, #176] @ 338f84 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -758034,20 +758034,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ mov r4, #5 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - cmpeq r1, r1, ror #4 │ │ │ │ + cmpeq r1, r1, ror r2 │ │ │ │ orreq r7, r0, ip, lsl r1 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r1, r4, ror r2 │ │ │ │ - rsceq pc, ip, ip, asr lr @ │ │ │ │ - rsceq lr, ip, r4, lsl #15 │ │ │ │ + cmpeq r1, r4, lsl #5 │ │ │ │ + rsceq pc, ip, ip, ror #28 │ │ │ │ + smlaleq lr, ip, r4, r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 329554 │ │ │ │ mov r0, r4 │ │ │ │ @@ -758165,15 +758165,15 @@ │ │ │ │ strdeq r6, [r0, r0] │ │ │ │ @ instruction: 0xffffff64 │ │ │ │ @ instruction: 0x000016b0 │ │ │ │ andeq r1, r0, ip, asr #17 │ │ │ │ andeq r2, r0, r0, asr #3 │ │ │ │ andeq r0, r1, r1 │ │ │ │ eorseq r0, r1, r1 │ │ │ │ - cmpeq r1, r4, asr #1 │ │ │ │ + ldrsbeq r7, [r1, #-4] │ │ │ │ orreq r6, r0, r8, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3672] @ 0xe58 │ │ │ │ ldr r2, [pc, #224] @ 33928c │ │ │ │ ldr r3, [pc, #224] @ 339290 │ │ │ │ @@ -758524,16 +758524,16 @@ │ │ │ │ ldreq r4, [r7, #4] │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r8 │ │ │ │ blx r4 │ │ │ │ b 33955c │ │ │ │ svccc 0x007f0000 │ │ │ │ - ldrheq r6, [r1, #-208] @ 0xffffff30 │ │ │ │ - cmpeq r1, r2, ror #27 │ │ │ │ + cmpeq r1, r0, asr #27 │ │ │ │ + ldrsheq r6, [r1, #-210] @ 0xffffff2e │ │ │ │ @ instruction: 0xfffff800 │ │ │ │ @ instruction: 0xfffff000 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -760101,17 +760101,17 @@ │ │ │ │ ldrdeq r5, [r0, r8] │ │ │ │ andeq r0, r4, r0, lsl r0 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ andeq r4, r0, r1, lsl #5 │ │ │ │ andeq r2, r0, r6, lsl #4 │ │ │ │ andgt r2, r4, r0, lsl #26 │ │ │ │ andeq r2, r0, r4, ror #2 │ │ │ │ - cmpeq r1, r4, lsr #6 │ │ │ │ - rsceq ip, ip, ip, asr r7 │ │ │ │ - rsceq sp, ip, r0, asr lr │ │ │ │ + cmpeq r1, r4, lsr r3 │ │ │ │ + rsceq ip, ip, ip, ror #14 │ │ │ │ + rsceq sp, ip, r0, ror #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #868] @ 33b358 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ @@ -760331,19 +760331,19 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [fp, #4] │ │ │ │ b 33b248 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ strdeq r4, [r0, ip] │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrdeq r4, [r0, r4] │ │ │ │ - cmpeq r1, r0, lsr #5 │ │ │ │ + ldrheq r5, [r1, #-32] @ 0xffffffe0 │ │ │ │ strdeq r7, [r0], -lr │ │ │ │ andeq r1, r0, ip, lsr r2 │ │ │ │ orreq r4, r0, ip, lsl #27 │ │ │ │ - cmpeq r1, ip, asr pc │ │ │ │ + cmpeq r1, ip, ror #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ mov fp, r2 │ │ │ │ ldr r2, [pc, #3092] @ 33bfa8 │ │ │ │ ldr r3, [pc, #3092] @ 33bfac │ │ │ │ @@ -761525,16 +761525,16 @@ │ │ │ │ ldr r3, [r5] │ │ │ │ b 33c424 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ orreq r3, r0, r0, asr ip │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andgt r2, r6, r0, lsl #26 │ │ │ │ strdeq r3, [r0, r0] │ │ │ │ - cmpeq r1, ip, asr #27 │ │ │ │ - cmpeq r1, r8, lsl #27 │ │ │ │ + ldrsbeq r3, [r1, #-220] @ 0xffffff24 │ │ │ │ + @ instruction: 0x01513d98 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #324] @ 33c774 │ │ │ │ mov r5, r3 │ │ │ │ @@ -765878,15 +765878,15 @@ │ │ │ │ svccc 0x00ff0000 │ │ │ │ andeq r0, r4, r1, lsl #1 │ │ │ │ andgt r2, r2, r0, lsl #26 │ │ │ │ andeq r0, r4, r4, lsl #4 │ │ │ │ andgt r2, r4, r0, lsl #26 │ │ │ │ andeq r0, r4, r8, lsl #4 │ │ │ │ andgt r2, r3, r0, lsl #26 │ │ │ │ - cmpeq r1, r8, lsr r4 │ │ │ │ + cmpeq r1, r8, asr #8 │ │ │ │ svcvc 0x00ff0000 │ │ │ │ @ instruction: 0xfffff000 │ │ │ │ andeq r0, r4, r7, lsl #4 │ │ │ │ andeq r0, r4, r3, lsl #4 │ │ │ │ andgt r2, r0, r0, lsl #26 │ │ │ │ blmi 374a30 │ │ │ │ svccc 0x00808081 │ │ │ │ @@ -765970,15 +765970,15 @@ │ │ │ │ cmp r3, #4 │ │ │ │ beq 340bb8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r6] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ mov r2, #0 │ │ │ │ - bl 9a17a8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x414f5c> │ │ │ │ + bl 9a17c0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x414f5c> │ │ │ │ b 340af4 │ │ │ │ bl 2ebd10 │ │ │ │ mov r5, r4 │ │ │ │ add r6, r4, #3488 @ 0xda0 │ │ │ │ ldr r0, [r5, #1304] @ 0x518 │ │ │ │ add r5, r5, #436 @ 0x1b4 │ │ │ │ bl 543d8 │ │ │ │ @@ -766745,18 +766745,18 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq pc, r0, ror #20 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ cmneq r7, r0, asr r4 │ │ │ │ ldrsheq lr, [pc, #-128] @ 341720 │ │ │ │ - smlaleq r7, ip, r8, r6 │ │ │ │ - rsceq r5, ip, r4, ror pc │ │ │ │ - smlaleq r7, ip, r4, r6 │ │ │ │ - rsceq r5, ip, ip, asr #30 │ │ │ │ + rsceq r7, ip, r8, lsr #13 │ │ │ │ + rsceq r5, ip, r4, lsl #31 │ │ │ │ + rsceq r7, ip, r4, lsr #13 │ │ │ │ + rsceq r5, ip, ip, asr pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ ldr r8, [r0, #48] @ 0x30 │ │ │ │ @@ -767373,15 +767373,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #6 │ │ │ │ bx lr │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mov r0, #3 │ │ │ │ bx lr │ │ │ │ - cmpeq r0, r8, asr #4 │ │ │ │ + cmpeq r0, r8, asr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r7, r0 │ │ │ │ mov r8, r1 │ │ │ │ @@ -767498,15 +767498,15 @@ │ │ │ │ and r3, r3, #1536 @ 0x600 │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mvnseq lr, #0 │ │ │ │ svcvc 0x00c00000 │ │ │ │ - cmpeq r0, r8, asr #32 │ │ │ │ + cmpeq r0, r8, asr r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r0, #1 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r6, r1 │ │ │ │ @@ -767596,17 +767596,17 @@ │ │ │ │ bl 2e8ef8 │ │ │ │ ldrb r3, [r6, #1] │ │ │ │ b 342434 │ │ │ │ cmneq pc, ip, ror #24 │ │ │ │ submi r0, r0, r0 │ │ │ │ eorseq pc, pc, r0 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - ldrsheq sp, [r0, #-224] @ 0xffffff20 │ │ │ │ - strdeq r5, [ip], #16 @ │ │ │ │ - rsceq r6, ip, r0, asr r9 │ │ │ │ + cmpeq r0, r0, lsl #30 │ │ │ │ + rsceq r5, ip, r0, lsl #4 │ │ │ │ + rsceq r6, ip, r0, ror #18 │ │ │ │ add r3, r0, #3136 @ 0xc40 │ │ │ │ add r3, r3, #4 │ │ │ │ cmp r3, r1 │ │ │ │ ldrne r3, [r0, #3404] @ 0xd4c │ │ │ │ addne r0, r2, r3 │ │ │ │ moveq r0, r2 │ │ │ │ bx lr │ │ │ │ @@ -769326,15 +769326,15 @@ │ │ │ │ ldrb r7, [r2, #2] │ │ │ │ ldrh fp, [r2] │ │ │ │ b 343bd4 │ │ │ │ add r8, r8, #8 │ │ │ │ b 343b6c │ │ │ │ mov r4, ip │ │ │ │ b 343cf0 │ │ │ │ - ldrheq ip, [r0, #-131] @ 0xffffff7d │ │ │ │ + cmpeq r0, r3, asr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-3472] @ 0xfffff270 │ │ │ │ sub sp, sp, #7488 @ 0x1d40 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ @@ -770371,17 +770371,17 @@ │ │ │ │ @ instruction: 0xf0008e00 │ │ │ │ strdeq r0, [r0], -sp │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ cmneq pc, r8, lsr r9 @ │ │ │ │ ldrsheq sl, [pc, #-188] @ 344f88 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrheq sl, [r0, #-220] @ 0xffffff24 │ │ │ │ - rsceq r3, ip, r0, asr #16 │ │ │ │ - strheq r2, [ip], #8 @ │ │ │ │ + cmpeq r0, ip, asr #27 │ │ │ │ + rsceq r3, ip, r0, asr r8 │ │ │ │ + rsceq r2, ip, r8, asr #1 │ │ │ │ ldrb r3, [sl, #-3355] @ 0xfffff2e5 │ │ │ │ bic r3, r3, #208 @ 0xd0 │ │ │ │ orr r3, r3, #32 │ │ │ │ strb r3, [sl, #-3355] @ 0xfffff2e5 │ │ │ │ mov r3, #0 │ │ │ │ add r2, sp, #104 @ 0x68 │ │ │ │ b 344530 │ │ │ │ @@ -771572,15 +771572,15 @@ │ │ │ │ add r0, r0, #8 │ │ │ │ b 346194 │ │ │ │ mov r0, r5 │ │ │ │ bl 345f14 │ │ │ │ b 3460d4 │ │ │ │ mov r3, fp │ │ │ │ b 3461e0 │ │ │ │ - cmpeq r0, r1, ror #4 │ │ │ │ + cmpeq r0, r1, ror r2 │ │ │ │ cmp r3, #0 │ │ │ │ bne 346440 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ ldrb lr, [r1, #1] │ │ │ │ cmp lr, #0 │ │ │ │ beq 346490 │ │ │ │ add ip, r3, #4 │ │ │ │ @@ -771823,15 +771823,15 @@ │ │ │ │ ldrh lr, [r4, #-4] │ │ │ │ add lr, r6, lr, lsl #4 │ │ │ │ add lr, lr, #2688 @ 0xa80 │ │ │ │ add lr, lr, #8 │ │ │ │ b 346538 │ │ │ │ mov r3, sl │ │ │ │ b 346588 │ │ │ │ - cmpeq r0, r7, asr #29 │ │ │ │ + ldrsbeq r9, [r0, #-231] @ 0xffffff19 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ add r5, r0, #2400 @ 0x960 │ │ │ │ add r7, r0, #2656 @ 0xa60 │ │ │ │ add r5, r5, #8 │ │ │ │ add r7, r7, #8 │ │ │ │ mov r9, #0 │ │ │ │ mov r8, #1 │ │ │ │ @@ -771878,15 +771878,15 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ add r6, r0, #20480 @ 0x5000 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r6, #828] @ 0x33c │ │ │ │ - bl 99846c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bc20> │ │ │ │ + bl 998484 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bc20> │ │ │ │ ldr r4, [r6, #832] @ 0x340 │ │ │ │ cmp r4, #0 │ │ │ │ beq 3467f4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 1d4ec4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -771993,15 +771993,15 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 351454 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #3 │ │ │ │ mov r1, #4096 @ 0x1000 │ │ │ │ mov r0, r6 │ │ │ │ str r2, [sp] │ │ │ │ - bl 9982c4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40ba78> │ │ │ │ + bl 9982dc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40ba78> │ │ │ │ str r0, [r7, #828] @ 0x33c │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r6, r4 │ │ │ │ b 3469a4 │ │ │ │ muleq r0, r8, r3 │ │ │ │ @@ -772660,17 +772660,17 @@ │ │ │ │ andgt r2, r4, r0, lsl #4 │ │ │ │ andgt r2, r2, r0, lsl #4 │ │ │ │ cmneq pc, r4, ror r1 @ │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ andeq r4, r0, r1, lsl #5 │ │ │ │ andeq r2, r0, r6, lsl #4 │ │ │ │ andeq r2, r0, r4, ror #2 │ │ │ │ - cmpeq r0, ip, ror r0 │ │ │ │ - rsceq r0, ip, r8, asr r3 │ │ │ │ - rsceq r1, ip, ip, asr #20 │ │ │ │ + cmpeq r0, ip, lsl #1 │ │ │ │ + rsceq r0, ip, r8, ror #6 │ │ │ │ + rsceq r1, ip, ip, asr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [pc, #944] @ 3477e4 │ │ │ │ @@ -772910,16 +772910,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #4] │ │ │ │ b 3476ac │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrheq r8, [pc, #-184] @ 347734 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq pc, r0, lsr r9 @ │ │ │ │ - cmpeq r0, r8, ror r4 │ │ │ │ - cmpeq r0, r0, lsl #25 │ │ │ │ + cmpeq r0, r8, lsl #9 │ │ │ │ + @ instruction: 0x01508c90 │ │ │ │ ldr r3, [pc, #12] @ 34780c │ │ │ │ add r0, r0, #16384 @ 0x4000 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0, #4000] @ 0xfa0 │ │ │ │ bx lr │ │ │ │ @ instruction: 0xfffffc0c │ │ │ │ ldr r2, [r1] │ │ │ │ @@ -773065,15 +773065,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr ip, [r4] │ │ │ │ b 347980 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrheq r8, [pc, #-104] @ 3479f0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andgt r3, r1, r0 │ │ │ │ - @ instruction: 0x01509a9c │ │ │ │ + cmpeq r0, ip, lsr #21 │ │ │ │ cmneq pc, r8, ror #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ add r5, r3, #2 │ │ │ │ lsl r5, r5, #16 │ │ │ │ @@ -773127,15 +773127,15 @@ │ │ │ │ ldr r3, [r0, #12] │ │ │ │ ldr r1, [r0, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ blx r3 │ │ │ │ ldr lr, [r6] │ │ │ │ b 347aa8 │ │ │ │ andgt r3, r0, r0 │ │ │ │ - cmpeq r0, r8, ror r9 │ │ │ │ + cmpeq r0, r8, lsl #19 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r7, r3 │ │ │ │ mov r9, r2 │ │ │ │ @@ -773249,15 +773249,15 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ blx r3 │ │ │ │ ldr ip, [r5] │ │ │ │ b 347bd0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq pc, r4, ror r4 @ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r0, r0, ror #16 │ │ │ │ + cmpeq r0, r0, ror r8 │ │ │ │ andgt r3, r0, r0 │ │ │ │ blt ff747d4c @@Base+0xfdc0f244> │ │ │ │ cmneq pc, r4, lsl #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ @@ -773668,15 +773668,15 @@ │ │ │ │ ldr r0, [r1, #16] │ │ │ │ str r3, [sp] │ │ │ │ add r3, r4, #4 │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r1, #0 │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ str r4, [sp, #8] │ │ │ │ - bl 998870 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ + bl 998888 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #12] │ │ │ │ ldr r3, [fp, #-60] @ 0xffffffc4 │ │ │ │ mov r2, #1 │ │ │ │ add r3, r3, #5568 @ 0x15c0 │ │ │ │ ldr r3, [r3, #32] │ │ │ │ ands r3, r3, r2, lsl r6 │ │ │ │ @@ -774224,15 +774224,15 @@ │ │ │ │ add r3, sp, #32 │ │ │ │ str r3, [sp] │ │ │ │ mov r3, #4096 @ 0x1000 │ │ │ │ str r2, [sp, #8] │ │ │ │ mov r1, #0 │ │ │ │ mov r2, r3 │ │ │ │ ldr r0, [r7, #828] @ 0x33c │ │ │ │ - bl 998504 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bcb8> │ │ │ │ + bl 99851c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bcb8> │ │ │ │ ldr r3, [pc, #592] @ 348ed4 │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r6, lsl #2] │ │ │ │ mov r0, r8 │ │ │ │ bl 338b30 │ │ │ │ ldr r2, [pc, #572] @ 348ed8 │ │ │ │ @@ -774268,15 +774268,15 @@ │ │ │ │ ldr r2, [r2, #12] │ │ │ │ add r1, sp, #40 @ 0x28 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ str ip, [sp, #68] @ 0x44 │ │ │ │ strd r4, [sp, #56] @ 0x38 │ │ │ │ blx r2 │ │ │ │ ldr r0, [r7, #828] @ 0x33c │ │ │ │ - bl 998464 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bc18> │ │ │ │ + bl 99847c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bc18> │ │ │ │ b 348918 │ │ │ │ add r4, r7, #1 │ │ │ │ lsl r4, r4, #17 │ │ │ │ ldm r1, {r1, r2} │ │ │ │ lsr r4, r4, #16 │ │ │ │ add r3, r4, #1 │ │ │ │ add r3, r1, r3, lsl #2 │ │ │ │ @@ -774370,23 +774370,23 @@ │ │ │ │ b 348d50 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ mov r4, #0 │ │ │ │ b 348b18 │ │ │ │ cmneq pc, r0, lsl r7 @ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrsbeq r7, [pc, #-104] @ 348e5c │ │ │ │ - cmpeq r0, r4, lsl #6 │ │ │ │ + cmpeq r0, r4, lsl r3 │ │ │ │ andgt r3, r0, r0 │ │ │ │ - cmpeq r0, r8, asr r2 │ │ │ │ - ldrheq r8, [r0, #-16] │ │ │ │ + cmpeq r0, r8, ror #4 │ │ │ │ + cmpeq r0, r0, asr #3 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - ldrsheq r7, [r0, #-244] @ 0xffffff0c │ │ │ │ - cmpeq r0, r8, ror #30 │ │ │ │ - cmpeq r0, r0, lsr #30 │ │ │ │ - @ instruction: 0x01507e9c │ │ │ │ + cmpeq r0, r4 │ │ │ │ + cmpeq r0, r8, ror pc │ │ │ │ + cmpeq r0, r0, lsr pc │ │ │ │ + cmpeq r0, ip, lsr #29 │ │ │ │ andgt r3, r1, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ sub sp, sp, #92 @ 0x5c │ │ │ │ add r3, r2, #1 │ │ │ │ @@ -776266,35 +776266,35 @@ │ │ │ │ andeq r1, r0, r2, lsl #2 │ │ │ │ svcvc 0x00ff0000 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r2, r1, r9, ror r0 │ │ │ │ andeq r0, r0, r2, asr #2 │ │ │ │ streq r8, [r0], #-64 @ 0xffffffc0 │ │ │ │ andgt r4, r0, r0, lsl #12 │ │ │ │ - cmpeq r0, r0, lsr #24 │ │ │ │ + cmpeq r0, r0, lsr ip │ │ │ │ cmneq pc, r0, ror #30 │ │ │ │ andeq r2, r0, r1, asr #1 │ │ │ │ andeq r2, r0, r4, ror #2 │ │ │ │ andeq r8, r0, r6 │ │ │ │ andeq r8, r0, r2 │ │ │ │ andeq r2, r0, r3, asr #1 │ │ │ │ andeq r2, r0, r4, lsl #2 │ │ │ │ andeq r2, r1, r8, lsl #2 │ │ │ │ andeq r2, r1, r4, lsl r1 │ │ │ │ blmi 234ac8c @@Base+0x812184> │ │ │ │ andeq r2, r0, r2, asr #1 │ │ │ │ cmneq pc, r0, ror r8 @ │ │ │ │ andeq r2, r3, r4, ror #1 │ │ │ │ cmnmi pc, #0 │ │ │ │ - cmpeq r0, r8, ror r2 │ │ │ │ + cmpeq r0, r8, lsl #5 │ │ │ │ andeq r2, r5, r8, asr #32 │ │ │ │ andeq r2, r0, r0, ror r0 │ │ │ │ andeq r2, r1, r8, rrx │ │ │ │ andeq r2, r1, ip, rrx │ │ │ │ - cmpeq r0, r0, rrx │ │ │ │ + cmpeq r0, r0, ror r0 │ │ │ │ svcmi 0x00800000 │ │ │ │ ldrbmi pc, [pc, -r0, lsl #30]! @ │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ @@ -777184,44 +777184,44 @@ │ │ │ │ add r2, r3, r0, lsl #2 │ │ │ │ ldrb r2, [r2, #16] │ │ │ │ lsl r0, r0, #2 │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r0, [r3, r0] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - ldrheq r5, [r0, #-148] @ 0xffffff6c │ │ │ │ + cmpeq r0, r4, asr #19 │ │ │ │ ldr r3, [pc, #28] @ 34bae0 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #4] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - cmpeq r0, r8, lsl #19 │ │ │ │ + @ instruction: 0x01505998 │ │ │ │ ldr r3, [pc, #28] @ 34bb08 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #8] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - cmpeq r0, r0, ror #18 │ │ │ │ + cmpeq r0, r0, ror r9 │ │ │ │ ldr r3, [pc, #24] @ 34bb2c │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r0, [r3, #12] │ │ │ │ bx lr │ │ │ │ - cmpeq r0, r8, lsr r9 │ │ │ │ + cmpeq r0, r8, asr #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -777248,15 +777248,15 @@ │ │ │ │ beq 34bbb0 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #27 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #255 @ 0xff │ │ │ │ pop {r4, pc} │ │ │ │ - cmpeq r0, r0, asr #17 │ │ │ │ + ldrsbeq r5, [r0, #-128] @ 0xffffff80 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #200] @ 34bca0 │ │ │ │ mov r5, r3 │ │ │ │ @@ -782239,15 +782239,15 @@ │ │ │ │ andcs r0, r0, r0, asr r2 │ │ │ │ andeq r2, r5, r0, lsl #4 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ ldrdeq r2, [r0], -pc @ │ │ │ │ andeq r2, r2, r4, asr #5 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq pc, pc, r0, lsl #24 │ │ │ │ - cmpeq r0, r8, asr #16 │ │ │ │ + cmpeq r0, r8, asr r8 │ │ │ │ andeq r2, r0, r7, asr #5 │ │ │ │ ldrdeq r2, [r0], -r7 │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ ldrdeq r2, [r0], -r8 │ │ │ │ ldrdeq r2, [r1], -r4 │ │ │ │ strdeq r2, [r0], -pc @ │ │ │ │ andeq r2, r1, r0, ror #5 │ │ │ │ @@ -782260,15 +782260,15 @@ │ │ │ │ andeq r0, r0, r4, asr #28 │ │ │ │ cmnpeq lr, r4, lsr fp @ p-variant is OBSOLETE │ │ │ │ andeq r2, r1, r2, ror #5 │ │ │ │ mvnseq r0, r0 │ │ │ │ andeq r2, r3, r2, lsl #5 │ │ │ │ andeq r2, r3, r6, lsl #5 │ │ │ │ andeq r2, r1, r8, ror #5 │ │ │ │ - ldrsheq r2, [r0, #-188] @ 0xffffff44 │ │ │ │ + cmpeq r0, ip, lsl #24 │ │ │ │ strdeq pc, [r0], -ip │ │ │ │ stcvc 3, cr0, [r0], {240} @ 0xf0 │ │ │ │ ldc2l 12, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ ldc2l 1, cr0, [ip] │ │ │ │ ldrb fp, [r5, #875] @ 0x36b │ │ │ │ tst lr, #16 │ │ │ │ mov r5, fp │ │ │ │ @@ -783325,20 +783325,20 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str r4, [sp, #8] │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 351a30 │ │ │ │ - ldrheq r2, [r0, #-100] @ 0xffffff9c │ │ │ │ + cmpeq r0, r4, asr #13 │ │ │ │ ldrsheq lr, [lr, #-84]! @ 0xffffffac │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq r0, r4, asr r6 │ │ │ │ - rsceq r7, fp, r8, asr #7 │ │ │ │ - rsceq r5, fp, ip, lsl ip │ │ │ │ + cmpeq r0, r4, ror #12 │ │ │ │ + ldrdeq r7, [fp], #56 @ 0x38 @ │ │ │ │ + rsceq r5, fp, ip, lsr #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r6, r0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -783560,15 +783560,15 @@ │ │ │ │ ldr r2, [pc, #36] @ 351e68 │ │ │ │ and r2, r2, r3, lsl #12 │ │ │ │ str r2, [r5, #36] @ 0x24 │ │ │ │ mov r3, #0 │ │ │ │ b 351cbc │ │ │ │ ldr r0, [r7, #20] │ │ │ │ b 351d38 │ │ │ │ - cmpeq r0, r0, lsl #11 │ │ │ │ + @ instruction: 0x01502590 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ svceq 0x00ffc000 │ │ │ │ svccc 0x00fff000 │ │ │ │ svceq 0x00fe0000 │ │ │ │ strdeq pc, [r1], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -783898,15 +783898,15 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ add r6, r0, #20480 @ 0x5000 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r6, #828] @ 0x33c │ │ │ │ - bl 99846c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bc20> │ │ │ │ + bl 998484 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bc20> │ │ │ │ ldr r4, [r6, #832] @ 0x340 │ │ │ │ cmp r4, #0 │ │ │ │ beq 3523c4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 1d4ec4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -784014,15 +784014,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 35dc24 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #3 │ │ │ │ mov r1, #4096 @ 0x1000 │ │ │ │ str r2, [sp] │ │ │ │ mov r0, r7 │ │ │ │ - bl 9982c4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40ba78> │ │ │ │ + bl 9982dc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40ba78> │ │ │ │ ldr r2, [pc, #76] @ 3525c8 │ │ │ │ add r3, r5, #72 @ 0x48 │ │ │ │ add r1, r5, #104 @ 0x68 │ │ │ │ str r0, [r8, #828] @ 0x33c │ │ │ │ strh r2, [r3, #2]! │ │ │ │ cmp r3, r1 │ │ │ │ strh r2, [r3, #32] │ │ │ │ @@ -784638,20 +784638,20 @@ │ │ │ │ andgt r2, r1, r0, lsl #16 │ │ │ │ andgt r3, r2, r0, lsl #16 │ │ │ │ cmneq lr, r8, lsl #14 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ andgt r3, r5, r0, lsl #16 │ │ │ │ andgt r2, r3, r0, lsl #18 │ │ │ │ andeq r2, r0, r4, ror #2 │ │ │ │ - cmpeq r0, ip, ror #7 │ │ │ │ - smlaleq r4, fp, r8, r9 │ │ │ │ - rsceq r6, fp, ip, lsl #1 │ │ │ │ - cmpeq r0, r0, ror r3 │ │ │ │ - rsceq r4, fp, ip, lsl r9 │ │ │ │ - rsceq r6, fp, r0, lsl r0 │ │ │ │ + ldrsheq r1, [r0, #-60] @ 0xffffffc4 │ │ │ │ + rsceq r4, fp, r8, lsr #19 │ │ │ │ + smlaleq r6, fp, ip, r0 │ │ │ │ + cmpeq r0, r0, lsl #7 │ │ │ │ + rsceq r4, fp, ip, lsr #18 │ │ │ │ + rsceq r6, fp, r0, lsr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [pc, #1284] @ 35346c │ │ │ │ @@ -784976,18 +784976,18 @@ │ │ │ │ ldr r2, [sp] │ │ │ │ add r1, r3, #16 │ │ │ │ b 35331c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq lr, r4, lsl #1 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrheq ip, [lr, #-216]! @ 0xffffff28 │ │ │ │ - cmpeq r0, r8, ror #11 │ │ │ │ + ldrsheq r1, [r0, #-88] @ 0xffffffa8 │ │ │ │ andgt r2, r2, r0, lsl #2 │ │ │ │ andeq r2, r0, r1, lsr #1 │ │ │ │ - cmpeq r0, r8, ror #26 │ │ │ │ + cmpeq r0, r8, ror sp │ │ │ │ ldr r3, [pc, #12] @ 35349c │ │ │ │ add r0, r0, #16384 @ 0x4000 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0, #4000] @ 0xfa0 │ │ │ │ bx lr │ │ │ │ @ instruction: 0xfffffab0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -785239,15 +785239,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4] │ │ │ │ b 353798 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq lr, r0, lsr #17 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andgt r3, r1, r0 │ │ │ │ - cmpeq r0, r8, ror r1 │ │ │ │ + cmpeq r0, r8, lsl #3 │ │ │ │ cmneq lr, r0, asr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ add r5, r3, #2 │ │ │ │ lsl r5, r5, #16 │ │ │ │ @@ -785308,15 +785308,15 @@ │ │ │ │ ldr r3, [r0, #12] │ │ │ │ ldr r1, [r0, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ blx r3 │ │ │ │ ldr lr, [r6] │ │ │ │ b 3538e0 │ │ │ │ andgt r3, r0, r0 │ │ │ │ - cmpeq r0, r7, lsr r0 │ │ │ │ + cmpeq r0, r7, asr #32 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r7, r3 │ │ │ │ mov sl, r1 │ │ │ │ @@ -785442,15 +785442,15 @@ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ b 353a20 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq lr, r0, lsr #12 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andgt r3, r0, r0 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ - cmpeq r0, r6, lsl #30 │ │ │ │ + cmpeq r0, r6, lsl pc │ │ │ │ blt ff753bcc @@Base+0xfdc1b0c4> │ │ │ │ cmneq lr, r0, lsr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ @@ -785860,15 +785860,15 @@ │ │ │ │ ldr r0, [r1, #16] │ │ │ │ str r3, [sp] │ │ │ │ add r3, r4, #4 │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r1, #0 │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ str r4, [sp, #8] │ │ │ │ - bl 998870 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ + bl 998888 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #12] │ │ │ │ ldr r3, [fp, #-60] @ 0xffffffc4 │ │ │ │ mov r2, #1 │ │ │ │ add r3, r3, #5568 @ 0x15c0 │ │ │ │ ldr r3, [r3, #32] │ │ │ │ ands r3, r3, r2, lsl r6 │ │ │ │ @@ -786456,15 +786456,15 @@ │ │ │ │ add r3, sp, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ mov r3, #4096 @ 0x1000 │ │ │ │ str r2, [sp, #8] │ │ │ │ mov r1, #0 │ │ │ │ mov r2, r3 │ │ │ │ ldr r0, [r8, #828] @ 0x33c │ │ │ │ - bl 998504 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bcb8> │ │ │ │ + bl 99851c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bcb8> │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 338b30 │ │ │ │ ldr r2, [pc, #1484] @ 355180 │ │ │ │ ldr r3, [r4] │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -786498,15 +786498,15 @@ │ │ │ │ ldr r2, [r2, #12] │ │ │ │ add r1, sp, #48 @ 0x30 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ str ip, [sp, #76] @ 0x4c │ │ │ │ strd r4, [sp, #64] @ 0x40 │ │ │ │ blx r2 │ │ │ │ ldr r0, [r8, #828] @ 0x33c │ │ │ │ - bl 998464 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bc18> │ │ │ │ + bl 99847c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bc18> │ │ │ │ b 354b38 │ │ │ │ cmp r5, #0 │ │ │ │ movne r1, sl │ │ │ │ movne r9, r2 │ │ │ │ bne 354acc │ │ │ │ ldr r2, [r6, #128] @ 0x80 │ │ │ │ cmp r2, #0 │ │ │ │ @@ -786832,23 +786832,23 @@ │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4] │ │ │ │ b 354bd4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq lr, r8, lsr #12 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - smlalbbeq pc, pc, r0, pc @ │ │ │ │ + @ instruction: 0x014fff90 │ │ │ │ ldrheq fp, [lr, #-72]! @ 0xffffffb8 │ │ │ │ - smlaltteq pc, pc, r0, sp @ │ │ │ │ + strdeq pc, [pc, #-208] @ 3550b8 │ │ │ │ andgt r3, r0, r0 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andgt r3, r5, r0 │ │ │ │ - cmppeq pc, ip, ror sl @ p-variant is OBSOLETE @ │ │ │ │ + smlalbbeq pc, pc, ip, sl @ │ │ │ │ andeq r6, r0, r0, lsl #17 │ │ │ │ - smlaltteq pc, pc, r5, r8 @ │ │ │ │ + strdeq pc, [pc, #-133] @ 35511b │ │ │ │ eors r0, pc, pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr ip, [pc, #560] @ 3553e8 │ │ │ │ mov r6, r3 │ │ │ │ @@ -786942,15 +786942,15 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ add r3, sp, #24 │ │ │ │ str r3, [sp] │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ ldr r0, [r5, #20] │ │ │ │ mov r3, #16 │ │ │ │ str r1, [sp, #16] │ │ │ │ - bl 998870 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ + bl 998888 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ mov r3, #3 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r2, [r5, #656] @ 0x290 │ │ │ │ ldr r3, [r6, #60] @ 0x3c │ │ │ │ str r3, [sp] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ ldr r3, [r6, #56] @ 0x38 │ │ │ │ @@ -788888,30 +788888,30 @@ │ │ │ │ strdeq r2, [r0], -r9 │ │ │ │ ldrsheq r9, [lr, #-164]! @ 0xffffff5c │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ strdeq r2, [r0], -fp │ │ │ │ strdeq r2, [r0], -r8 │ │ │ │ andeq r2, r1, r6, lsl #2 │ │ │ │ andeq r2, r1, fp, lsl #2 │ │ │ │ - cmpeq pc, r4, lsl #6 │ │ │ │ + cmpeq pc, r4, lsl r3 @ │ │ │ │ strdeq r2, [r7], -r0 │ │ │ │ cmnmi pc, #0 │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ andeq r2, r5, r8 │ │ │ │ andeq r2, r1, r0, lsr #2 │ │ │ │ blmi 23571b4 @@Base+0x81e6ac> │ │ │ │ svcvc 0x00ff0000 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ muleq r1, ip, r0 │ │ │ │ ldrsbeq r9, [lr, #-40]! @ 0xffffffd8 │ │ │ │ andeq r2, r0, r8, ror r0 │ │ │ │ andeq r2, r1, r0, ror r0 │ │ │ │ andeq r2, r2, r4, ror r0 │ │ │ │ svclt 0x00800000 │ │ │ │ - cmpeq pc, sp, lsr fp @ │ │ │ │ + cmpeq pc, sp, asr #22 │ │ │ │ ldrbmi pc, [pc, -r0, lsl #30]! @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r7, [r0, #2008] @ 0x7d8 │ │ │ │ ldr r9, [r0, #3540] @ 0xdd4 │ │ │ │ @@ -789821,44 +789821,44 @@ │ │ │ │ add r2, r3, r0, lsl #2 │ │ │ │ ldrb r2, [r2, #16] │ │ │ │ lsl r0, r0, #2 │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r0, [r3, r0] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - smlalbteq sp, pc, r0, r1 @ │ │ │ │ + ldrdeq sp, [pc, #-16] @ 358024 │ │ │ │ ldr r3, [pc, #28] @ 358054 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #4] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x014fd194 │ │ │ │ + smlaltbeq sp, pc, r4, r1 @ │ │ │ │ ldr r3, [pc, #28] @ 35807c │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #8] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - cmpeq pc, ip, ror #2 │ │ │ │ + cmpeq pc, ip, ror r1 @ │ │ │ │ ldr r3, [pc, #24] @ 3580a0 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r0, [r3, #12] │ │ │ │ bx lr │ │ │ │ - cmpeq pc, r4, asr #2 │ │ │ │ + cmpeq pc, r4, asr r1 @ │ │ │ │ cmp r0, #149 @ 0x95 │ │ │ │ bhi 3580d4 │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ bhi 3580cc │ │ │ │ cmp r0, #142 @ 0x8e │ │ │ │ beq 3580e4 │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ @@ -793334,25 +793334,25 @@ │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ b 35b404 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq lr, ip, ror #2 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - smlalbteq ip, pc, r0, r6 @ │ │ │ │ + ldrdeq ip, [pc, #-96] @ 35b6b8 │ │ │ │ andgt r3, r9, r0 │ │ │ │ svccc 0x00ff8000 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ svccc 0x00fffe00 │ │ │ │ svcvc 0x00fc0000 │ │ │ │ andgt r3, r5, r0 │ │ │ │ - ldrdeq ip, [pc, #-76] @ 35b6e8 │ │ │ │ + smlaltteq ip, pc, ip, r4 @ │ │ │ │ andgt r3, r3, r0 │ │ │ │ - cmpeq pc, r0, ror #6 │ │ │ │ - ldrdeq ip, [pc, #-16] @ 35b730 │ │ │ │ + cmpeq pc, r0, ror r3 @ │ │ │ │ + smlaltteq ip, pc, r0, r1 @ │ │ │ │ mvnseq pc, #0 │ │ │ │ cmneq lr, r8, lsr #20 │ │ │ │ mov r0, r1 │ │ │ │ b 543d8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -793484,15 +793484,15 @@ │ │ │ │ orr sl, sl, r2, lsl #16 │ │ │ │ lsl r3, r3, #2 │ │ │ │ mov r4, r0 │ │ │ │ b 35b810 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq lr, r8, asr r8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strdeq fp, [pc, #-236] @ 35b884 │ │ │ │ + cmpeq pc, ip, lsl #30 │ │ │ │ cmneq lr, r8, lsr r8 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ andgt r3, r1, r0 │ │ │ │ cmneq lr, r0, ror #14 │ │ │ │ andgt r3, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -794505,15 +794505,15 @@ │ │ │ │ andeq r8, r0, r2, asr #32 │ │ │ │ andeq r4, r1, lr, lsr r2 │ │ │ │ andseq r0, r4, r0, lsl r0 │ │ │ │ andseq r0, ip, r0, lsl r0 │ │ │ │ andeq r2, r0, r1, asr #5 │ │ │ │ andeq r2, r0, r5, ror #5 │ │ │ │ andeq r2, r2, r4, asr #5 │ │ │ │ - cmpeq pc, r0, lsl r5 @ │ │ │ │ + cmpeq pc, r0, lsr #10 │ │ │ │ andeq r2, r0, r7, asr #5 │ │ │ │ ldrdeq r2, [r0], -r7 │ │ │ │ ldrdeq r2, [r0], -r8 │ │ │ │ andeq r2, r0, r0, ror #5 │ │ │ │ andeq r2, r1, r0, ror #5 │ │ │ │ andeq r2, r0, sp, lsl #6 │ │ │ │ andeq r2, r0, r4, lsr r3 │ │ │ │ @@ -794530,15 +794530,15 @@ │ │ │ │ andeq r2, r1, r0, asr #2 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r2, r7, r2, asr #2 │ │ │ │ andeq r2, r7, sl, asr #2 │ │ │ │ subhi r0, r2, r0 │ │ │ │ cmneq lr, ip, lsr pc │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrdeq sl, [pc, #-80] @ 35c978 │ │ │ │ + smlaltteq sl, pc, r0, r5 @ │ │ │ │ andeq r2, r4, r5, asr #7 │ │ │ │ @ instruction: 0xfff3f3f0 │ │ │ │ ldc2l 1, cr0, [ip] │ │ │ │ cmp r2, r3 │ │ │ │ bhi 35d3fc │ │ │ │ ldr r0, [pc, #-72] @ 35c998 │ │ │ │ add ip, r1, #20 │ │ │ │ @@ -796161,15 +796161,15 @@ │ │ │ │ add r3, r0, #21248 @ 0x5300 │ │ │ │ add r3, r3, #106 @ 0x6a │ │ │ │ cmp r4, #0 │ │ │ │ str r3, [sp, #16] │ │ │ │ bne 35e0e8 │ │ │ │ mov r6, r4 │ │ │ │ b 35e1bc │ │ │ │ - @ instruction: 0x014f9d9c │ │ │ │ + smlaltbeq r9, pc, ip, sp @ │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r8, lsl #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #180] @ 35e414 │ │ │ │ @@ -796215,20 +796215,20 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str r4, [sp, #8] │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 35e398 │ │ │ │ - cmpeq pc, r1, asr fp @ │ │ │ │ + cmpeq pc, r1, ror #22 │ │ │ │ cmneq lr, ip, lsl #25 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - strdeq r9, [pc, #-168] @ 35e380 │ │ │ │ - rsceq sl, sl, r0, ror #20 │ │ │ │ - strheq r9, [sl], #36 @ 0x24 @ │ │ │ │ + cmpeq pc, r8, lsl #22 │ │ │ │ + rsceq sl, sl, r0, ror sl │ │ │ │ + rsceq r9, sl, r4, asr #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #20 │ │ │ │ mov fp, r0 │ │ │ │ mov r7, r1 │ │ │ │ @@ -796470,17 +796470,17 @@ │ │ │ │ clzhi lr, lr │ │ │ │ rsbhi lr, lr, #32 │ │ │ │ lslhi lr, r3, lr │ │ │ │ ldrhi r3, [pc, #24] @ 35e820 │ │ │ │ movls r3, #512 @ 0x200 │ │ │ │ andhi r3, r3, lr, lsl #9 │ │ │ │ b 35e6c4 │ │ │ │ - ldrdeq r9, [pc, #-144] @ 35e788 │ │ │ │ + smlaltteq r9, pc, r0, r9 @ │ │ │ │ svccc 0x00ff8000 │ │ │ │ - ldrdeq r9, [pc, #-136] @ 35e798 │ │ │ │ + smlaltteq r9, pc, r8, r8 @ │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ svccc 0x00fffe00 │ │ │ │ svcvc 0x00fc0000 │ │ │ │ bge fee092dc @@Base+0xfd2d07d4> │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -797852,20 +797852,20 @@ │ │ │ │ ldr r8, [sp, #52] @ 0x34 │ │ │ │ str r0, [sp, #116] @ 0x74 │ │ │ │ b 35f31c │ │ │ │ ldr r8, [r5, #32] │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r8, #76] @ 0x4c │ │ │ │ ldr sl, [r5] │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ ldr r2, [r5] │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ ldrb r0, [r2, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov r9, r0 │ │ │ │ ldr r0, [r5, #60] @ 0x3c │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3600f0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ @@ -797873,19 +797873,19 @@ │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3600e0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ ldr r1, [r5, #36] @ 0x24 │ │ │ │ add r0, r8, #160 @ 0xa0 │ │ │ │ - bl 455b28 │ │ │ │ + bl 455b40 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ mov r7, r0 │ │ │ │ add r0, sl, #160 @ 0xa0 │ │ │ │ - bl 455b28 │ │ │ │ + bl 455b40 │ │ │ │ ldr r3, [fp] │ │ │ │ tst r3, #1 │ │ │ │ beq 35f0f0 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 53d54 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ @@ -797937,19 +797937,19 @@ │ │ │ │ eormi r0, r1, r9, lsl #15 │ │ │ │ stmdami r1!, {r0, r8, pc} │ │ │ │ eormi r1, r1, r9, lsl #1 │ │ │ │ stmdami r1!, {r0, r9, pc} │ │ │ │ eorvc r8, ip, r5 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ andeq r0, r0, fp, lsr #3 │ │ │ │ - swpbeq r8, r8, [pc] @ │ │ │ │ - rsceq r7, sl, r8, asr #16 │ │ │ │ - rsceq r9, sl, ip │ │ │ │ + smlaltbeq r8, pc, r8, r0 @ │ │ │ │ + rsceq r7, sl, r8, asr r8 │ │ │ │ + rsceq r9, sl, ip, lsl r0 │ │ │ │ + rsceq r7, sl, r4, lsl sp │ │ │ │ rsceq r7, sl, r4, lsl #26 │ │ │ │ - strdeq r7, [sl], #196 @ 0xc4 @ │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldm r4, {r1, r3} │ │ │ │ add r2, r1, #8 │ │ │ │ @@ -798114,15 +798114,15 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ add r6, r0, #20480 @ 0x5000 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r6, #824] @ 0x338 │ │ │ │ - bl 99846c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bc20> │ │ │ │ + bl 998484 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bc20> │ │ │ │ ldr r4, [r6, #828] @ 0x33c │ │ │ │ cmp r4, #0 │ │ │ │ beq 3601e4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 1d4ec4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -798212,15 +798212,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 329bfc │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 3603a4 │ │ │ │ ldr r0, [r4, #664] @ 0x298 │ │ │ │ mov r1, #1 │ │ │ │ - bl 96986c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd020> │ │ │ │ + bl 969884 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd020> │ │ │ │ mov r2, #0 │ │ │ │ mov r1, #4096 @ 0x1000 │ │ │ │ ldr r0, [r5, #2824] @ 0xb08 │ │ │ │ bl 3bcb70 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, #4096 @ 0x1000 │ │ │ │ mov r3, r0 │ │ │ │ @@ -798233,15 +798233,15 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 36f1c8 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #3 │ │ │ │ mov r1, #4096 @ 0x1000 │ │ │ │ mov r0, r6 │ │ │ │ str r2, [sp] │ │ │ │ - bl 9982c4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40ba78> │ │ │ │ + bl 9982dc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40ba78> │ │ │ │ str r0, [r8, #824] @ 0x338 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r6, r4 │ │ │ │ b 3603a4 │ │ │ │ muleq r0, r8, r3 │ │ │ │ @@ -798881,20 +798881,20 @@ │ │ │ │ adcvc r8, r8, r3 │ │ │ │ eorsvc r8, r8, r3 │ │ │ │ ldrheq pc, [sp, #-132]! @ 0xffffff7c @ │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ eorsvc r0, r8, r7 │ │ │ │ eorvc r8, r9, r6 │ │ │ │ andeq r2, r0, r4, ror #2 │ │ │ │ - @ instruction: 0x014f7398 │ │ │ │ - rsceq r6, sl, r0, lsl fp │ │ │ │ - rsceq r8, sl, r4, lsl #4 │ │ │ │ - cmpeq pc, r8, lsl r3 @ │ │ │ │ - smlaleq r6, sl, r0, sl │ │ │ │ - rsceq r8, sl, r4, lsl #3 │ │ │ │ + smlaltbeq r7, pc, r8, r3 @ │ │ │ │ + rsceq r6, sl, r0, lsr #22 │ │ │ │ + rsceq r8, sl, r4, lsl r2 │ │ │ │ + cmpeq pc, r8, lsr #6 │ │ │ │ + rsceq r6, sl, r0, lsr #21 │ │ │ │ + smlaleq r8, sl, r4, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ mov ip, r1 │ │ │ │ ldr r1, [pc, #996] @ 3611d8 │ │ │ │ @@ -799148,15 +799148,15 @@ │ │ │ │ add r1, r3, #8 │ │ │ │ b 361070 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmnpeq sp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ subvc r0, r6, r1 │ │ │ │ cmneq sp, r4, lsr #30 │ │ │ │ - cmpeq pc, r4, lsl #28 │ │ │ │ + cmpeq pc, r4, lsl lr @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r9, r2 │ │ │ │ ldr r2, [pc, #3564] @ 361ff4 │ │ │ │ ldr r3, [pc, #3564] @ 361ff8 │ │ │ │ @@ -800051,21 +800051,21 @@ │ │ │ │ add ip, r2, #4 │ │ │ │ b 3618b0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq sp, ip, ror #27 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ stmiami r1!, {r0, r8, lr}^ │ │ │ │ rscmi sl, r0, r1 │ │ │ │ - smlaltteq r6, pc, lr, fp @ │ │ │ │ + strdeq r6, [pc, #-190] @ 361f4e │ │ │ │ rscmi r1, r2, r1 │ │ │ │ rscmi r1, r2, r1, lsl #24 │ │ │ │ stmiami r2!, {r2, fp, ip}^ │ │ │ │ subvc r0, r6, r4 │ │ │ │ cmneq sp, r4, lsl fp │ │ │ │ - cmpeq pc, r2, asr r9 @ │ │ │ │ + cmpeq pc, r2, ror #18 │ │ │ │ stmiami r2!, {r0, fp, ip}^ │ │ │ │ svccc 0x00f00000 @ IMB │ │ │ │ rscmi pc, pc, r0, ror #31 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ andmi ip, ip, r1, lsl #14 │ │ │ │ rscmi r8, r7, r1, lsl #20 │ │ │ │ andeq pc, pc, #1020 @ 0x3fc │ │ │ │ @@ -800500,15 +800500,15 @@ │ │ │ │ lsr r1, r1, #16 │ │ │ │ b 362234 │ │ │ │ ldr r1, [pc, #68] @ 362740 │ │ │ │ ldr r0, [pc, #68] @ 362744 │ │ │ │ cmp r2, r1 │ │ │ │ movlt r1, r2 │ │ │ │ b 3626e0 │ │ │ │ - smlaltteq r6, pc, r4, r5 @ │ │ │ │ + strdeq r6, [pc, #-84] @ 3626bc │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ ldrbmi pc, [pc, -r0, lsl #30]! @ │ │ │ │ ldrbtmi pc, [pc], r0, lsl #28 @ │ │ │ │ cmnmi pc, #0 │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ cmnmi r0, r0 │ │ │ │ @@ -800754,15 +800754,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4] │ │ │ │ b 362a04 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq sp, r4, lsr r6 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ adcsvc r8, r0, r3 │ │ │ │ - smlaltteq r5, pc, r7, ip @ │ │ │ │ + strdeq r5, [pc, #-199] @ 362a41 │ │ │ │ cmneq sp, r4, asr r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr lr, [r0] │ │ │ │ add r7, r3, #4 │ │ │ │ @@ -800832,15 +800832,15 @@ │ │ │ │ ldr r1, [r0, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ blx r3 │ │ │ │ ldr lr, [r5] │ │ │ │ b 362b48 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ - smlalbbeq r5, pc, sl, fp @ │ │ │ │ + @ instruction: 0x014f5b9a │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r5, r0 │ │ │ │ add r3, r0, #21248 @ 0x5300 │ │ │ │ @@ -800860,15 +800860,15 @@ │ │ │ │ mov r3, #8192 @ 0x2000 │ │ │ │ mov r2, r3 │ │ │ │ ldr r1, [r1] │ │ │ │ str r1, [sp, #60] @ 0x3c │ │ │ │ mov r1, #0 │ │ │ │ mov r1, #0 │ │ │ │ ldr r0, [r6, #824] @ 0x338 │ │ │ │ - bl 998504 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bcb8> │ │ │ │ + bl 99851c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bcb8> │ │ │ │ ldr r7, [sp, #20] │ │ │ │ add r0, r5, #2048 @ 0x800 │ │ │ │ mov r1, r7 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 3620a0 │ │ │ │ ldr r1, [r5, #2316] @ 0x90c │ │ │ │ add r0, r5, #3136 @ 0xc40 │ │ │ │ @@ -800902,15 +800902,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ add r1, sp, #24 │ │ │ │ blx r4 │ │ │ │ ldr r0, [r6, #824] @ 0x338 │ │ │ │ - bl 998464 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bc18> │ │ │ │ + bl 99847c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40bc18> │ │ │ │ ldr r2, [pc, #80] @ 362dac │ │ │ │ ldr r3, [pc, #68] @ 362da4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -801072,15 +801072,15 @@ │ │ │ │ b 362e18 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq sp, r8, lsr #4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ - smlalbteq r5, pc, r9, r8 @ │ │ │ │ + ldrdeq r5, [pc, #-137] @ 362f77 │ │ │ │ blt ff763004 @@Base+0xfdc2a4fc> │ │ │ │ cmneq sp, ip, rrx │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ @@ -801490,15 +801490,15 @@ │ │ │ │ ldr r0, [r1, #16] │ │ │ │ str r3, [sp] │ │ │ │ add r3, r4, #4 │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r1, #0 │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ str r4, [sp, #8] │ │ │ │ - bl 998870 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ + bl 998888 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #12] │ │ │ │ ldr r3, [fp, #-60] @ 0xffffffc4 │ │ │ │ mov r2, #1 │ │ │ │ add r3, r3, #5568 @ 0x15c0 │ │ │ │ ldr r3, [r3, #32] │ │ │ │ ands r3, r3, r2, lsl r6 │ │ │ │ @@ -802191,16 +802191,16 @@ │ │ │ │ b 363f80 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq sp, r0, lsl r2 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq sp, r8, asr #3 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ - @ instruction: 0x014f4898 │ │ │ │ - cmpeq pc, r4, asr #14 │ │ │ │ + smlaltbeq r4, pc, r8, r8 @ │ │ │ │ + cmpeq pc, r4, asr r7 @ │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr ip, [pc, #560] @ 3643c8 │ │ │ │ mov r6, r3 │ │ │ │ @@ -802294,15 +802294,15 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ add r3, sp, #24 │ │ │ │ str r3, [sp] │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ ldr r0, [r5, #20] │ │ │ │ mov r3, #16 │ │ │ │ str r1, [sp, #16] │ │ │ │ - bl 998870 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ + bl 998888 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ mov r3, #3 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r2, [r5, #656] @ 0x290 │ │ │ │ ldr r3, [r6, #60] @ 0x3c │ │ │ │ str r3, [sp] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ ldr r3, [r6, #56] @ 0x38 │ │ │ │ @@ -803607,15 +803607,15 @@ │ │ │ │ cmneq sp, r0, ror #1 │ │ │ │ stmiami r1!, {r0, r8, ip, sp, pc}^ │ │ │ │ rscmi fp, r1, r1 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ stmiami r1!, {r0, r8, r9, sl, lr}^ │ │ │ │ rscmi sl, r1, r1, lsl #16 │ │ │ │ stmiami r1!, {r0, lr, pc}^ │ │ │ │ - cmpeq pc, r0, lsr #12 │ │ │ │ + cmpeq pc, r0, lsr r6 @ │ │ │ │ sbcvc r8, r2, r3 │ │ │ │ rscmi r4, r1, r1, lsl #12 │ │ │ │ rscmi ip, r5, r1, lsl #20 │ │ │ │ stmiami r7!, {r0}^ │ │ │ │ stmiami r1!, {r3, sp, pc}^ │ │ │ │ cmnmi pc, #0 │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ @@ -805437,44 +805437,44 @@ │ │ │ │ add r2, r3, r0, lsl #2 │ │ │ │ ldrb r2, [r2, #16] │ │ │ │ lsl r0, r0, #2 │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r0, [r3, r0] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - cmpeq pc, r8, asr fp @ │ │ │ │ + cmpeq pc, r8, ror #22 │ │ │ │ ldr r3, [pc, #28] @ 367454 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #4] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - cmpeq pc, ip, lsr #22 │ │ │ │ + cmpeq pc, ip, lsr fp @ │ │ │ │ ldr r3, [pc, #28] @ 36747c │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #8] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - cmpeq pc, r4, lsl #22 │ │ │ │ + cmpeq pc, r4, lsl fp @ │ │ │ │ ldr r3, [pc, #24] @ 3674a0 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r0, [r3, #12] │ │ │ │ bx lr │ │ │ │ - ldrdeq r1, [pc, #-172] @ 3673fc │ │ │ │ + smlaltteq r1, pc, ip, sl @ │ │ │ │ cmp r0, #149 @ 0x95 │ │ │ │ bhi 3674d4 │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ bhi 3674cc │ │ │ │ cmp r0, #142 @ 0x8e │ │ │ │ beq 3674e4 │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ @@ -805663,15 +805663,15 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ add r2, r3, #12 │ │ │ │ b 3676f0 │ │ │ │ - cmpeq pc, r8, asr sp @ │ │ │ │ + cmpeq pc, r8, ror #26 │ │ │ │ rscmi r0, r7, r2, lsl #8 │ │ │ │ stmiami r1!, {r1, r9, lr}^ │ │ │ │ stmiami r0!, {r1, r9, sp, pc}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -809422,24 +809422,24 @@ │ │ │ │ blx r3 │ │ │ │ ldr r3, [sl] │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ b 36add8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq sp, r8, asr r4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq pc, r0, asr r7 @ │ │ │ │ + cmpeq pc, r0, ror #14 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ adcsvc r8, r0, pc │ │ │ │ - cmpeq pc, ip, asr #12 │ │ │ │ + cmpeq pc, ip, asr r6 @ │ │ │ │ svcne 0x00ffff80 │ │ │ │ svccc 0x00ff8000 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ svccc 0x00fe0000 │ │ │ │ adcsvc r8, r0, r5 │ │ │ │ - smlalbteq r0, pc, ip, r4 @ │ │ │ │ + ldrdeq r0, [pc, #-76] @ 36b250 │ │ │ │ cmneq sp, ip │ │ │ │ mov r0, r1 │ │ │ │ b 543d8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -809577,15 +809577,15 @@ │ │ │ │ add r3, r6, #4 │ │ │ │ orr sl, sl, #11534336 @ 0xb00000 │ │ │ │ lsl r3, r3, #2 │ │ │ │ b 36b368 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq sp, r0, lsl #26 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq pc, r0, asr #2 │ │ │ │ + cmpeq pc, r0, asr r1 @ │ │ │ │ cmneq sp, r0, ror #25 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ adcsvc r8, r0, r3 │ │ │ │ cmneq sp, r4, lsl #24 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -810732,15 +810732,15 @@ │ │ │ │ stmiami r7!, {r1, r8, r9, lr, pc}^ │ │ │ │ stmiami r7!, {r1, r8, r9, sl, ip, lr, pc}^ │ │ │ │ rscmi ip, r7, r2, lsl #16 │ │ │ │ rscmi ip, r7, r2, lsl #26 │ │ │ │ stmiami r7!, {r1, r9, ip, lr, pc}^ │ │ │ │ rscmi sp, r7, r2, lsl #24 │ │ │ │ rscmi r9, r5, r1 │ │ │ │ - strdeq pc, [lr, #-40] @ 0xffffffd8 │ │ │ │ + cmppeq lr, r8, lsl #6 @ p-variant is OBSOLETE │ │ │ │ rscmi r9, r2, r4, lsl #8 │ │ │ │ muleq r0, r3, r5 │ │ │ │ andeq lr, r0, r3, lsr #11 │ │ │ │ svccc 0x00ff1a5d │ │ │ │ @ instruction: 0x00000eb1 │ │ │ │ andeq lr, r0, fp, lsr #11 │ │ │ │ andeq lr, r0, ip, lsr #11 │ │ │ │ @@ -810767,16 +810767,16 @@ │ │ │ │ strdeq pc, [r0], -ip │ │ │ │ rscmi r0, r4, r5, lsl #3 │ │ │ │ cmneq sp, r4, ror #5 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andeq lr, r0, r3, asr #11 │ │ │ │ stmiami r2!, {r3, r9, pc}^ │ │ │ │ rscmi r8, r2, r8, lsl #20 │ │ │ │ - cmpeq lr, r4, lsl r2 │ │ │ │ - ldrdeq lr, [lr, #-16] │ │ │ │ + cmpeq lr, r4, lsr #4 │ │ │ │ + smlaltteq lr, lr, r0, r1 @ │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ rsbseq ip, pc, r0 │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r8, r0, r1 │ │ │ │ andeq lr, r0, r1, lsr #5 │ │ │ │ andeq lr, r0, r4, lsr #5 │ │ │ │ @@ -812320,18 +812320,18 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq sp, r8, asr #4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ cmneq r4, ip, lsl #26 │ │ │ │ ldrsbeq r2, [sp, #-4]! │ │ │ │ - rsceq sl, r9, ip, ror lr │ │ │ │ - rsceq r9, r9, r8, asr r7 │ │ │ │ - rsceq sl, r9, ip, lsr #30 │ │ │ │ - rsceq r9, r9, r0, lsr r7 │ │ │ │ + rsceq sl, r9, ip, lsl #29 │ │ │ │ + rsceq r9, r9, r8, ror #14 │ │ │ │ + rsceq sl, r9, ip, lsr pc │ │ │ │ + rsceq r9, r9, r0, asr #14 │ │ │ │ push {r4, lr} │ │ │ │ ldrb ip, [r1, #25] │ │ │ │ ldrb r0, [r1, #24] │ │ │ │ ldrb r3, [r1, #26] │ │ │ │ orr r0, r0, ip, lsl #8 │ │ │ │ ldrb lr, [r1, #29] │ │ │ │ orr r0, r0, r3, lsl #16 │ │ │ │ @@ -813692,15 +813692,15 @@ │ │ │ │ mov r1, sp │ │ │ │ add r0, r4, #160 @ 0xa0 │ │ │ │ clz r3, r3 │ │ │ │ lsr r3, r3, #5 │ │ │ │ str r2, [sp, #20] │ │ │ │ strb r3, [sp, #34] @ 0x22 │ │ │ │ strb r5, [sp, #32] │ │ │ │ - bl 453524 │ │ │ │ + bl 45353c │ │ │ │ ldr r2, [pc, #172] @ 36f5e0 │ │ │ │ ldr r3, [pc, #156] @ 36f5d4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r0, [r4, #456] @ 0x1c8 │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ @@ -813723,15 +813723,15 @@ │ │ │ │ cmp r6, #143 @ 0x8f │ │ │ │ bhi 36f494 │ │ │ │ ldr r6, [r4, #96] @ 0x60 │ │ │ │ ldrb r3, [r4, #78] @ 0x4e │ │ │ │ ldrh r2, [r4, #68] @ 0x44 │ │ │ │ ldr r1, [r4, #64] @ 0x40 │ │ │ │ add r0, r4, #512 @ 0x200 │ │ │ │ - bl 455dd0 │ │ │ │ + bl 455de8 │ │ │ │ ldr r1, [r4, #536] @ 0x218 │ │ │ │ ldr r0, [r6, #2824] @ 0xb08 │ │ │ │ mov r2, #4 │ │ │ │ bl 3bcb70 │ │ │ │ str r0, [r4, #544] @ 0x220 │ │ │ │ b 36f494 │ │ │ │ cmp r6, #189 @ 0xbd │ │ │ │ @@ -813790,20 +813790,20 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str r4, [sp, #8] │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 36f634 │ │ │ │ - cmpeq lr, r4, asr r6 │ │ │ │ + cmpeq lr, r4, ror #12 │ │ │ │ ldrsheq r0, [sp, #-144]! @ 0xffffff70 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq lr, r4, lsl #12 │ │ │ │ - rsceq r9, r9, r4, asr #15 │ │ │ │ - rsceq r8, r9, r8, lsl r0 │ │ │ │ + cmpeq lr, r4, lsl r6 │ │ │ │ + ldrdeq r9, [r9], #116 @ 0x74 @ │ │ │ │ + rsceq r8, r9, r8, lsr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r9, r0 │ │ │ │ mov r6, r1 │ │ │ │ @@ -814048,20 +814048,20 @@ │ │ │ │ ldrhi r3, [pc, #52] @ 36fad8 │ │ │ │ movls r3, #128 @ 0x80 │ │ │ │ andhi r3, r3, r9, lsl #7 │ │ │ │ b 36f968 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ b 36f79c │ │ │ │ - strdeq ip, [lr, #-75] @ 0xffffffb5 │ │ │ │ + cmpeq lr, fp, lsl #10 │ │ │ │ bge fee1a570 @@Base+0xfd2e1a68> │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ svccc 0x00fe0000 │ │ │ │ - strdeq ip, [lr, #-60] @ 0xffffffc4 │ │ │ │ - ldrdeq ip, [lr, #-56] @ 0xffffffc8 │ │ │ │ + cmpeq lr, ip, lsl #8 │ │ │ │ + smlaltteq ip, lr, r8, r3 │ │ │ │ svccc 0x00ff8000 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ svcne 0x00ffff80 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -814386,15 +814386,15 @@ │ │ │ │ str r3, [r4, #48] @ 0x30 │ │ │ │ orr r6, r6, r0, lsl #29 │ │ │ │ orr r7, r7, r6 │ │ │ │ orr r7, r7, #2 │ │ │ │ ldrb r6, [r5, #8] │ │ │ │ str r7, [r4, #40] @ 0x28 │ │ │ │ b 36fe7c │ │ │ │ - smlalbbeq fp, lr, sl, lr │ │ │ │ + @ instruction: 0x014ebe9a │ │ │ │ cmnmi pc, #0 │ │ │ │ push {r4, lr} │ │ │ │ ldrb r3, [r0, #76] @ 0x4c │ │ │ │ cmp r3, #3 │ │ │ │ ldrhne lr, [r0, #72] @ 0x48 │ │ │ │ bne 37002c │ │ │ │ ldrh lr, [r0, #70] @ 0x46 │ │ │ │ @@ -814520,15 +814520,15 @@ │ │ │ │ ldr r0, [pc, #48] @ 370234 │ │ │ │ sub r3, r4, #142 @ 0x8e │ │ │ │ lsr r0, r0, r3 │ │ │ │ ands r0, r0, #1 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ subs r0, r0, #255 @ 0xff │ │ │ │ movne r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ cmp r4, #189 @ 0xbd │ │ │ │ bne 370210 │ │ │ │ b 3701dc │ │ │ │ andeq r0, r0, sp, asr r1 │ │ │ │ @@ -814783,15 +814783,15 @@ │ │ │ │ ldr r1, [pc, #40] @ 370648 │ │ │ │ mov r0, r7 │ │ │ │ bl 1d57c8 │ │ │ │ cmp r6, sl │ │ │ │ str r0, [r6, #-4] │ │ │ │ bne 3704f4 │ │ │ │ b 37054c │ │ │ │ - blcc 16bbeac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0xca2220> │ │ │ │ + blcc 16bbeac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0xca2208> │ │ │ │ mrccc 4, 6, r5, cr5, cr6, {3} │ │ │ │ svclt 0x00800000 │ │ │ │ svccc 0x00870a3d │ │ │ │ stclcc 7, cr4, [r1, #-696]! @ 0xfffffd48 │ │ │ │ cmpmi lr, r2, asr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -814799,15 +814799,15 @@ │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r5, r1 │ │ │ │ mov r7, r0 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ mov r9, r2 │ │ │ │ mov sl, r3 │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ ldr r4, [sp, #44] @ 0x2c │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r5 │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 370880 │ │ │ │ ldr r2, [r0, #56] @ 0x38 │ │ │ │ @@ -815026,26 +815026,26 @@ │ │ │ │ ands r6, r3, r6 │ │ │ │ bne 3709c8 │ │ │ │ ldr r2, [pc, #44] @ 370a20 │ │ │ │ tst r3, r2 │ │ │ │ movne r3, #6 │ │ │ │ moveq r3, #4 │ │ │ │ b 370824 │ │ │ │ - ldrdeq fp, [lr, #-92] @ 0xffffffa4 │ │ │ │ - smlaltteq fp, lr, r0, r5 │ │ │ │ + smlaltteq fp, lr, ip, r5 │ │ │ │ + strdeq fp, [lr, #-80] @ 0xffffffb0 │ │ │ │ andeq ip, r1, ip, lsl r5 │ │ │ │ addmi r0, ip, r1 │ │ │ │ stmmi r4, {r0} │ │ │ │ ldmmi r2!, {r0, r9, ip, lr, pc} │ │ │ │ adcmi fp, r9, r1, lsl #30 │ │ │ │ stmmi ip, {r0, r8} │ │ │ │ andeq r8, r1, r8 │ │ │ │ andeq r4, r0, r1, lsl #16 │ │ │ │ - cmpeq lr, r7, ror r4 │ │ │ │ - ldrdeq fp, [lr, #-55] @ 0xffffffc9 │ │ │ │ + smlalbbeq fp, lr, r7, r4 │ │ │ │ + smlaltteq fp, lr, r7, r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [r0] │ │ │ │ lsr r6, r3, #6 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ @@ -815092,30 +815092,30 @@ │ │ │ │ and r6, r6, #3 │ │ │ │ mov r5, r1 │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r2 │ │ │ │ mov fp, r2 │ │ │ │ mov sl, r3 │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ tst r4, #48 @ 0x30 │ │ │ │ mov r8, r0 │ │ │ │ beq 370b34 │ │ │ │ lsr r4, r4, #2 │ │ │ │ ands r4, r4, #1 │ │ │ │ bne 370b34 │ │ │ │ ldr r3, [r5, #428] @ 0x1ac │ │ │ │ lsr r3, r3, sl │ │ │ │ cmp r3, #15 │ │ │ │ bls 370b38 │ │ │ │ lsl r4, r6, #8 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, fp │ │ │ │ - bl 453b5c │ │ │ │ + bl 453b74 │ │ │ │ ldr r2, [r5, #96] @ 0x60 │ │ │ │ ldrb r2, [r2, #1740] @ 0x6cc │ │ │ │ cmp r2, #2 │ │ │ │ mov r3, r0 │ │ │ │ beq 370c98 │ │ │ │ ldrb r0, [r5, #468] @ 0x1d4 │ │ │ │ ldr r1, [r5, #400] @ 0x190 │ │ │ │ @@ -815645,15 +815645,15 @@ │ │ │ │ bcc 371718 │ │ │ │ add r3, r6, #4 │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [pc, #944] @ 371754 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ str r3, [r6] │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ cmp r0, #76 @ 0x4c │ │ │ │ bhi 371678 │ │ │ │ cmp r0, #47 @ 0x2f │ │ │ │ bls 3715c4 │ │ │ │ sub r0, r0, #48 @ 0x30 │ │ │ │ mov r3, #1 │ │ │ │ lsl r3, r3, r0 │ │ │ │ @@ -815886,15 +815886,15 @@ │ │ │ │ stmmi ip, {r2, sl, fp, sp} │ │ │ │ ldclne 4, cr0, [r8], {24} │ │ │ │ eoreq r0, r4, r0, lsl #1 │ │ │ │ svccc 0x007f0000 │ │ │ │ blmi 2371768 @@Base+0x838c60> │ │ │ │ andeq ip, r1, ip, lsl r5 │ │ │ │ cmneq r6, #96 @ 0x60 │ │ │ │ - cmpeq lr, sl, lsl #14 │ │ │ │ + cmpeq lr, sl, lsl r7 │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #436] @ 371948 │ │ │ │ @@ -816167,15 +816167,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ mov r2, sl │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ str fp, [sp, #104] @ 0x68 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 9833cc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f6b80> │ │ │ │ + b 9833e4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f6b80> │ │ │ │ ldrb r3, [r6, #78] @ 0x4e │ │ │ │ cmp r3, #1 │ │ │ │ bhi 371b94 │ │ │ │ mov r0, r9 │ │ │ │ bl 2e1e94 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 371c00 │ │ │ │ @@ -816449,15 +816449,15 @@ │ │ │ │ mov r2, r6 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r9 │ │ │ │ str r7, [sp, #92] @ 0x5c │ │ │ │ str r8, [sp, #88] @ 0x58 │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 987790 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3faf44> │ │ │ │ + b 9877a8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3faf44> │ │ │ │ mov r2, #16 │ │ │ │ mov r1, r8 │ │ │ │ add r0, sp, #28 │ │ │ │ bl 52ed8 │ │ │ │ mov r3, #107 @ 0x6b │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r1, r7 │ │ │ │ @@ -816549,15 +816549,15 @@ │ │ │ │ mov r1, fp │ │ │ │ mov r0, r4 │ │ │ │ bl 1d5888 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ cmp r4, fp │ │ │ │ bcc 372260 │ │ │ │ str sl, [sp, #12] │ │ │ │ mov sl, r0 │ │ │ │ mov r1, fp │ │ │ │ and r0, r6, #63 @ 0x3f │ │ │ │ bl 1d5888 │ │ │ │ @@ -816705,29 +816705,29 @@ │ │ │ │ mov r1, #1 │ │ │ │ str r2, [r3, #1688] @ 0x698 │ │ │ │ bl 2e6e20 │ │ │ │ b 3720f8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq ip, r8, asr #32 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - smlalbteq r9, lr, r8, sp │ │ │ │ + ldrdeq r9, [lr, #-216] @ 0xffffff28 │ │ │ │ ldrsheq sp, [ip, #-248]! @ 0xffffff08 │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ cmneq ip, r8, lsr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r5, r1 │ │ │ │ mov r7, r0 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ mov sl, r2 │ │ │ │ mov r9, r3 │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ ldr r4, [sp, #44] @ 0x2c │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r5 │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 372660 │ │ │ │ ldr r2, [r0, #56] @ 0x38 │ │ │ │ @@ -816930,25 +816930,25 @@ │ │ │ │ ands r6, r3, r6 │ │ │ │ bne 372788 │ │ │ │ ldr r2, [pc, #40] @ 3727dc │ │ │ │ tst r3, r2 │ │ │ │ movne r3, #6 │ │ │ │ moveq r3, #4 │ │ │ │ b 372604 │ │ │ │ - smlaltteq r9, lr, ip, r8 │ │ │ │ - strdeq r9, [lr, #-128] @ 0xffffff80 │ │ │ │ + strdeq r9, [lr, #-140] @ 0xffffff74 │ │ │ │ + cmpeq lr, r0, lsl #18 │ │ │ │ andeq ip, r1, ip, lsl r5 │ │ │ │ addmi r0, ip, r1 │ │ │ │ stmmi r4, {r0} │ │ │ │ stmiami ip!, {r0, lr, pc} │ │ │ │ stmmi ip, {r0, r8} │ │ │ │ andeq r8, r1, r8 │ │ │ │ andeq r4, r0, r1, lsl #16 │ │ │ │ - smlaltbeq r9, lr, r7, r7 │ │ │ │ - cmpeq lr, r7, lsr #14 │ │ │ │ + strheq r9, [lr, #-119] @ 0xffffff89 │ │ │ │ + cmpeq lr, r7, lsr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #436] @ 3729bc │ │ │ │ ldr r3, [pc, #436] @ 3729c0 │ │ │ │ @@ -817368,15 +817368,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ mov r2, sl │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ str fp, [sp, #104] @ 0x68 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 9833cc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f6b80> │ │ │ │ + b 9833e4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f6b80> │ │ │ │ ldrb r3, [r6, #78] @ 0x4e │ │ │ │ cmp r3, #1 │ │ │ │ bhi 372e58 │ │ │ │ mov r0, r9 │ │ │ │ bl 2e1e94 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 372ec4 │ │ │ │ @@ -817650,15 +817650,15 @@ │ │ │ │ mov r2, r6 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r9 │ │ │ │ str r7, [sp, #92] @ 0x5c │ │ │ │ str r8, [sp, #88] @ 0x58 │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 987790 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3faf44> │ │ │ │ + b 9877a8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3faf44> │ │ │ │ mov r2, #16 │ │ │ │ mov r1, r8 │ │ │ │ add r0, sp, #28 │ │ │ │ bl 52ed8 │ │ │ │ mov r3, #107 @ 0x6b │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r1, r7 │ │ │ │ @@ -817750,15 +817750,15 @@ │ │ │ │ mov r1, fp │ │ │ │ mov r0, r4 │ │ │ │ bl 1d5888 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ cmp r4, fp │ │ │ │ bcc 373524 │ │ │ │ str sl, [sp, #12] │ │ │ │ mov sl, r0 │ │ │ │ mov r1, fp │ │ │ │ and r0, r6, #63 @ 0x3f │ │ │ │ bl 1d5888 │ │ │ │ @@ -817906,15 +817906,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ str r2, [r3, #1688] @ 0x698 │ │ │ │ bl 2e6e20 │ │ │ │ b 3733bc │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq ip, r4, lsl #27 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq lr, sl, lsl #24 │ │ │ │ + cmpeq lr, sl, lsl ip │ │ │ │ cmneq ip, r4, lsr sp │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ cmneq ip, r4, ror sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ @@ -818250,15 +818250,15 @@ │ │ │ │ mov r9, r1 │ │ │ │ str r2, [sp, #4] │ │ │ │ mov sl, r0 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r3 │ │ │ │ mov r1, fp │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 45395c │ │ │ │ + bl 453974 │ │ │ │ tst r8, #48 @ 0x30 │ │ │ │ ldr r4, [r9, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ beq 373c98 │ │ │ │ tst r8, #4 │ │ │ │ bne 373c98 │ │ │ │ @@ -818269,15 +818269,15 @@ │ │ │ │ movcc r8, #0 │ │ │ │ b 373c9c │ │ │ │ mov r8, fp │ │ │ │ mov r1, fp │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 453a8c │ │ │ │ + bl 453aa4 │ │ │ │ ldr r1, [r5, #400] @ 0x190 │ │ │ │ ldr r2, [r5, #96] @ 0x60 │ │ │ │ lsr r1, r1, r4 │ │ │ │ ldrb r2, [r2, #1740] @ 0x6cc │ │ │ │ cmp r1, #1 │ │ │ │ movcc r1, #1 │ │ │ │ cmp r2, #2 │ │ │ │ @@ -818501,15 +818501,15 @@ │ │ │ │ ldr r1, [sl, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ mov r0, sl │ │ │ │ blx r3 │ │ │ │ ldr r1, [sl] │ │ │ │ ldr ip, [r5, #144] @ 0x90 │ │ │ │ b 373eac │ │ │ │ - cmpeq lr, lr, asr #2 │ │ │ │ + cmpeq lr, lr, asr r1 │ │ │ │ ldmmi r2!, {r0, r2, r7, lr, pc} │ │ │ │ ldmmi r2!, {r0, r1, r7, r9, fp, lr, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr r3, [pc, #1780] @ 374764 │ │ │ │ @@ -818838,20 +818838,20 @@ │ │ │ │ str r3, [r8, #1688] @ 0x698 │ │ │ │ bl 2e6e20 │ │ │ │ b 37411c │ │ │ │ ldr r8, [r4, #32] │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r8, #76] @ 0x4c │ │ │ │ ldr sl, [r4] │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ ldr r2, [r4] │ │ │ │ mov r1, #1 │ │ │ │ mov fp, r0 │ │ │ │ ldrb r0, [r2, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov r9, r0 │ │ │ │ ldr r0, [r4, #60] @ 0x3c │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 374744 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ @@ -818859,19 +818859,19 @@ │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 374754 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ add r0, r8, #160 @ 0xa0 │ │ │ │ - bl 455b28 │ │ │ │ + bl 455b40 │ │ │ │ ldr r1, [r4, #4] │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ add r0, sl, #160 @ 0xa0 │ │ │ │ - bl 455b28 │ │ │ │ + bl 455b40 │ │ │ │ ldr r3, [r5] │ │ │ │ tst r3, #1 │ │ │ │ beq 3741b0 │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 53d54 │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ @@ -818957,26 +818957,26 @@ │ │ │ │ b 3745c4 │ │ │ │ ldr r3, [pc, #60] @ 374798 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ b 3745dc │ │ │ │ cmneq ip, r0, lsl #31 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - smlalbteq r7, lr, r0, ip │ │ │ │ + ldrdeq r7, [lr, #-192] @ 0xffffff40 │ │ │ │ addmi r0, r4, r4, lsl #2 │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ svccc 0x00ff0000 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ stmmi r4, {r1, r9, fp} │ │ │ │ andeq r0, r0, ip, lsr pc │ │ │ │ - rsceq r4, r9, ip, lsl #17 │ │ │ │ - rsceq r3, r9, r0, rrx │ │ │ │ - rsceq r4, r9, r4, lsr #16 │ │ │ │ + smlaleq r4, r9, ip, r8 │ │ │ │ + rsceq r3, r9, r0, ror r0 │ │ │ │ + rsceq r4, r9, r4, lsr r8 │ │ │ │ + strheq r3, [r9], #96 @ 0x60 @ │ │ │ │ rsceq r3, r9, r0, lsr #13 │ │ │ │ - smlaleq r3, r9, r0, r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r5, [r1, #32] │ │ │ │ mov r7, r3 │ │ │ │ ldrb r8, [r5, #424] @ 0x1a8 │ │ │ │ @@ -818987,15 +818987,15 @@ │ │ │ │ mov r9, r1 │ │ │ │ str r2, [sp, #4] │ │ │ │ mov sl, r0 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r3 │ │ │ │ mov r1, fp │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 45395c │ │ │ │ + bl 453974 │ │ │ │ tst r8, #48 @ 0x30 │ │ │ │ ldr r4, [r9, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ beq 37481c │ │ │ │ tst r8, #4 │ │ │ │ bne 37481c │ │ │ │ @@ -819006,15 +819006,15 @@ │ │ │ │ movcc r8, #0 │ │ │ │ b 374820 │ │ │ │ mov r8, fp │ │ │ │ mov r1, fp │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 453a8c │ │ │ │ + bl 453aa4 │ │ │ │ ldr r1, [r5, #400] @ 0x190 │ │ │ │ ldr r2, [r5, #96] @ 0x60 │ │ │ │ lsr r1, r1, r4 │ │ │ │ ldrb r2, [r2, #1740] @ 0x6cc │ │ │ │ cmp r1, #1 │ │ │ │ movcc r1, #1 │ │ │ │ cmp r2, #2 │ │ │ │ @@ -819240,15 +819240,15 @@ │ │ │ │ ldr r1, [sl, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ mov r0, sl │ │ │ │ blx r3 │ │ │ │ ldr r1, [sl] │ │ │ │ ldr ip, [r5, #144] @ 0x90 │ │ │ │ b 374a30 │ │ │ │ - ldrdeq r7, [lr, #-83] @ 0xffffffad │ │ │ │ + smlaltteq r7, lr, r3, r5 │ │ │ │ ldmmi r4!, {r0, r2, r7, lr, pc} │ │ │ │ ldmmi r4!, {r0, r1, r7, r9, fp, lr, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr r3, [pc, #1780] @ 3752f0 │ │ │ │ @@ -819577,20 +819577,20 @@ │ │ │ │ str r3, [r8, #1688] @ 0x698 │ │ │ │ bl 2e6e20 │ │ │ │ b 374ca8 │ │ │ │ ldr r8, [r4, #32] │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r8, #76] @ 0x4c │ │ │ │ ldr sl, [r4] │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ ldr r2, [r4] │ │ │ │ mov r1, #1 │ │ │ │ mov fp, r0 │ │ │ │ ldrb r0, [r2, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov r9, r0 │ │ │ │ ldr r0, [r4, #60] @ 0x3c │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3752d0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ @@ -819598,19 +819598,19 @@ │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3752e0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ add r0, r8, #160 @ 0xa0 │ │ │ │ - bl 455b28 │ │ │ │ + bl 455b40 │ │ │ │ ldr r1, [r4, #4] │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ add r0, sl, #160 @ 0xa0 │ │ │ │ - bl 455b28 │ │ │ │ + bl 455b40 │ │ │ │ ldr r3, [r5] │ │ │ │ tst r3, #1 │ │ │ │ beq 374d3c │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 53d54 │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ @@ -819696,26 +819696,26 @@ │ │ │ │ b 375150 │ │ │ │ ldr r3, [pc, #60] @ 375324 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ b 375168 │ │ │ │ ldrsheq fp, [ip, #-52]! @ 0xffffffcc │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq lr, r4, lsr r1 │ │ │ │ + cmpeq lr, r4, asr #2 │ │ │ │ addmi r0, r4, r4, lsl #2 │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ svccc 0x00ff0000 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ stmmi r4, {r1, r9, fp} │ │ │ │ andeq r0, r0, ip, lsr pc │ │ │ │ - rsceq r3, r9, r0, lsl #26 │ │ │ │ - ldrdeq r2, [r9], #68 @ 0x44 @ │ │ │ │ - smlaleq r3, r9, r8, ip │ │ │ │ + rsceq r3, r9, r0, lsl sp │ │ │ │ + rsceq r2, r9, r4, ror #9 │ │ │ │ + rsceq r3, r9, r8, lsr #25 │ │ │ │ + rsceq r2, r9, r4, lsr #22 │ │ │ │ rsceq r2, r9, r4, lsl fp │ │ │ │ - rsceq r2, r9, r4, lsl #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3896] @ 0xf38 │ │ │ │ ldr r2, [pc, #1284] @ 375844 │ │ │ │ ldr r3, [pc, #1284] @ 375848 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -820038,15 +820038,15 @@ │ │ │ │ bl 374be4 │ │ │ │ ldr r9, [r4, #64] @ 0x40 │ │ │ │ b 37575c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrheq sl, [ip, #-200]! @ 0xffffff38 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq ip, r8, ror #21 │ │ │ │ - cmpeq lr, r4, lsl r9 │ │ │ │ + cmpeq lr, r4, lsr #18 │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3896] @ 0xf38 │ │ │ │ ldr r2, [pc, #1284] @ 375d74 │ │ │ │ ldr r3, [pc, #1284] @ 375d78 │ │ │ │ @@ -820370,15 +820370,15 @@ │ │ │ │ bl 374058 │ │ │ │ ldr r9, [r4, #64] @ 0x40 │ │ │ │ b 375c8c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq ip, r8, lsl #15 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrheq sl, [ip, #-88]! @ 0xffffffa8 │ │ │ │ - cmpeq lr, r4, lsl r4 │ │ │ │ + cmpeq lr, r4, lsr #8 │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ mov r5, r3 │ │ │ │ @@ -820564,15 +820564,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldrh r2, [r5, #4] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ bl 370ad0 │ │ │ │ ldrh r0, [r5, #4] │ │ │ │ mov r1, r6 │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ ldr r3, [pc, #1292] @ 3765a0 │ │ │ │ ldrb r2, [r8, #202] @ 0xca │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #8 │ │ │ │ bhi 376308 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ @@ -820890,15 +820890,15 @@ │ │ │ │ ldrne r2, [r9, #56] @ 0x38 │ │ │ │ bne 375e68 │ │ │ │ b 375ed4 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ svccc 0x00ff0000 │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ addmi r0, r4, r4, lsl #2 │ │ │ │ - @ instruction: 0x014e5e90 │ │ │ │ + smlaltbeq r5, lr, r0, lr │ │ │ │ ldmmi r4!, {r0, r2, r7, lr, pc} │ │ │ │ subvc r0, r6, r1 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorvc r0, ip, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -821087,15 +821087,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldrh r2, [r5, #4] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ bl 370ad0 │ │ │ │ ldrh r0, [r5, #4] │ │ │ │ mov r1, r6 │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ ldr r3, [pc, #1288] @ 376dc8 │ │ │ │ ldrb r2, [r8, #202] @ 0xca │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #8 │ │ │ │ bhi 376b30 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ @@ -821412,15 +821412,15 @@ │ │ │ │ ldrne r2, [r9, #56] @ 0x38 │ │ │ │ bne 376694 │ │ │ │ b 376700 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ svccc 0x00ff0000 │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ addmi r0, r4, r4, lsl #2 │ │ │ │ - cmpeq lr, sp, ror #12 │ │ │ │ + cmpeq lr, sp, ror r6 │ │ │ │ ldmmi r2!, {r0, r2, r7, lr, pc} │ │ │ │ subvc r0, r6, r1 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorvc r0, ip, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -821669,21 +821669,21 @@ │ │ │ │ add r9, r2, r0, lsl #3 │ │ │ │ mov r5, r2 │ │ │ │ str r8, [sp, #12] │ │ │ │ str r6, [sp, #20] │ │ │ │ ldrb r7, [r4, #3] │ │ │ │ add r4, r4, #12 │ │ │ │ mov r0, r7 │ │ │ │ - bl 45390c │ │ │ │ + bl 453924 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r7 │ │ │ │ bl 313908 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r7 │ │ │ │ - bl 453938 │ │ │ │ + bl 453950 │ │ │ │ ldr ip, [r4, #-4] │ │ │ │ subs r1, ip, #0 │ │ │ │ movne r1, #1 │ │ │ │ lsl r3, r0, #28 │ │ │ │ lsl r0, r8, #20 │ │ │ │ and r0, r0, #267386880 @ 0xff00000 │ │ │ │ and r3, r3, #805306368 @ 0x30000000 │ │ │ │ @@ -822016,15 +822016,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #304] @ 0x130 │ │ │ │ bl 397f7c │ │ │ │ mov r0, r5 │ │ │ │ bl 3b4580 │ │ │ │ ldr r0, [r4, #664] @ 0x298 │ │ │ │ mov r1, #1 │ │ │ │ - bl 96986c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd020> │ │ │ │ + bl 969884 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd020> │ │ │ │ ldr r2, [pc, #428] @ 3778f0 │ │ │ │ ldr r3, [pc, #428] @ 3778f4 │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r5, #248] @ 0xf8 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r3, [r5, #164] @ 0xa4 │ │ │ │ ldr r3, [pc, #412] @ 3778f8 │ │ │ │ @@ -822200,15 +822200,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #304] @ 0x130 │ │ │ │ bl 397f7c │ │ │ │ mov r0, r5 │ │ │ │ bl 3b4580 │ │ │ │ ldr r0, [r4, #664] @ 0x298 │ │ │ │ mov r1, #1 │ │ │ │ - bl 96986c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd020> │ │ │ │ + bl 969884 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd020> │ │ │ │ ldr r2, [pc, #428] @ 377bd0 │ │ │ │ ldr r3, [pc, #428] @ 377bd4 │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r5, #248] @ 0xf8 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r3, [r5, #164] @ 0xa4 │ │ │ │ ldr r3, [pc, #412] @ 377bd8 │ │ │ │ @@ -822751,15 +822751,15 @@ │ │ │ │ orr r3, r3, r2, lsl #1 │ │ │ │ strb r3, [sp, #22] │ │ │ │ b 378158 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq ip, r0, ror #30 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq ip, r0, ror #28 │ │ │ │ - cmpeq lr, r8, asr #26 │ │ │ │ + cmpeq lr, r8, asr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r5, r3 │ │ │ │ ldr r3, [r0] │ │ │ │ mov r7, r1 │ │ │ │ @@ -823928,19 +823928,19 @@ │ │ │ │ cmneq ip, r8, asr r2 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ cmneq ip, r4, ror #30 │ │ │ │ cmneq ip, ip, lsr #30 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - strdeq r2, [lr, #-208] @ 0xffffff30 │ │ │ │ + cmpeq lr, r0, lsl #28 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - rsceq pc, r8, ip, lsr #25 │ │ │ │ - rsceq lr, r8, ip, ror #8 │ │ │ │ - rsceq pc, r8, r0, ror #22 │ │ │ │ + strheq pc, [r8], #204 @ 0xcc @ │ │ │ │ + rsceq lr, r8, ip, ror r4 │ │ │ │ + rsceq pc, r8, r0, ror fp @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3584] @ 0xe00 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1072] @ 379978 │ │ │ │ mov r8, r3 │ │ │ │ @@ -826020,17 +826020,17 @@ │ │ │ │ cmneq ip, r0, lsl #30 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ cmneq ip, r8, lsr #24 │ │ │ │ ldrsheq r4, [ip, #-176]! @ 0xffffff50 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - rsceq sp, r8, r4, lsr #20 │ │ │ │ - rsceq ip, r8, r4, ror #3 │ │ │ │ - ldrdeq sp, [r8], #136 @ 0x88 @ │ │ │ │ + rsceq sp, r8, r4, lsr sl │ │ │ │ + strdeq ip, [r8], #20 @ │ │ │ │ + rsceq sp, r8, r8, ror #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3552] @ 0xde0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #1304] @ 37bb08 │ │ │ │ mov r7, r3 │ │ │ │ @@ -826365,17 +826365,17 @@ │ │ │ │ @ instruction: 0x017c4998 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ ldrheq r4, [ip, #-108]! @ 0xffffff94 │ │ │ │ cmneq ip, r4, lsl #13 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - rsceq sp, r8, r0, asr #9 │ │ │ │ - rsceq fp, r8, r0, lsl #25 │ │ │ │ - rsceq sp, r8, r4, ror r3 │ │ │ │ + ldrdeq sp, [r8], #64 @ 0x40 @ │ │ │ │ + smlaleq fp, r8, r0, ip │ │ │ │ + rsceq sp, r8, r4, lsl #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3552] @ 0xde0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #1308] @ 37c070 │ │ │ │ mov r7, r3 │ │ │ │ @@ -826711,17 +826711,17 @@ │ │ │ │ cmneq ip, r4, lsr r4 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ cmneq ip, ip, asr r1 │ │ │ │ cmneq ip, r4, lsr #2 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - rsceq ip, r8, r8, asr pc │ │ │ │ - rsceq fp, r8, r8, lsl r7 │ │ │ │ - rsceq ip, r8, ip, lsl #28 │ │ │ │ + rsceq ip, r8, r8, ror #30 │ │ │ │ + rsceq fp, r8, r8, lsr #14 │ │ │ │ + rsceq ip, r8, ip, lsl lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3552] @ 0xde0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #1304] @ 37c5d4 │ │ │ │ mov r7, r3 │ │ │ │ @@ -827056,17 +827056,17 @@ │ │ │ │ cmneq ip, ip, asr #29 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ ldrsheq r3, [ip, #-176]! @ 0xffffff50 │ │ │ │ ldrheq r3, [ip, #-184]! @ 0xffffff48 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - strdeq ip, [r8], #148 @ 0x94 @ │ │ │ │ - strheq fp, [r8], #20 @ │ │ │ │ - rsceq ip, r8, r8, lsr #17 │ │ │ │ + rsceq ip, r8, r4, lsl #20 │ │ │ │ + rsceq fp, r8, r4, asr #3 │ │ │ │ + strheq ip, [r8], #136 @ 0x88 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1504] @ 37cc00 │ │ │ │ mov r8, r3 │ │ │ │ @@ -827449,15 +827449,15 @@ │ │ │ │ ldrsbeq r3, [ip, #-148]! @ 0xffffff6c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ ldrheq r3, [ip, #-100]! @ 0xffffff9c │ │ │ │ cmneq ip, ip, ror r6 │ │ │ │ - cmppeq sp, r0, ror #10 @ p-variant is OBSOLETE │ │ │ │ + cmppeq sp, r0, ror r5 @ p-variant is OBSOLETE │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1504] @ 37d220 │ │ │ │ @@ -827841,15 +827841,15 @@ │ │ │ │ ldrheq r3, [ip, #-52]! @ 0xffffffcc │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x017c3094 │ │ │ │ cmneq ip, ip, asr r0 │ │ │ │ - cmpeq sp, r0, asr #30 │ │ │ │ + cmpeq sp, r0, asr pc │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3560] @ 0xde8 │ │ │ │ sub sp, sp, #500 @ 0x1f4 │ │ │ │ mov r4, r0 │ │ │ │ @@ -828982,15 +828982,15 @@ │ │ │ │ cmneq ip, ip, lsl r2 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ ldrsbeq r1, [ip, #-228]! @ 0xffffff1c │ │ │ │ @ instruction: 0x017c1e9c │ │ │ │ - cmpeq sp, ip, ror #26 │ │ │ │ + cmpeq sp, ip, ror sp │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1548] @ 37ea40 │ │ │ │ @@ -829385,15 +829385,15 @@ │ │ │ │ cmneq ip, r0, asr #23 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ cmneq ip, r4, ror r8 │ │ │ │ cmneq ip, ip, lsr r8 │ │ │ │ - cmpeq sp, r0, lsr #14 │ │ │ │ + cmpeq sp, r0, lsr r7 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1564] @ 37f09c │ │ │ │ @@ -829792,15 +829792,15 @@ │ │ │ │ cmneq ip, r4, ror r5 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ cmneq ip, ip, lsr #4 │ │ │ │ ldrsheq r1, [ip, #-20]! @ 0xffffffec │ │ │ │ - smlalbteq sp, sp, r4, r0 @ │ │ │ │ + ldrdeq sp, [sp, #-4] │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1548] @ 37f6e8 │ │ │ │ @@ -830195,15 +830195,15 @@ │ │ │ │ cmneq ip, r8, lsl pc │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ cmneq ip, ip, asr #23 │ │ │ │ @ instruction: 0x017c0b94 │ │ │ │ - cmpeq sp, r8, ror sl │ │ │ │ + smlalbbeq ip, sp, r8, sl │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3544] @ 0xdd8 │ │ │ │ sub sp, sp, #516 @ 0x204 │ │ │ │ mov r4, r0 │ │ │ │ @@ -830610,17 +830610,17 @@ │ │ │ │ cmneq ip, ip, asr r8 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ cmneq ip, r0, lsl #11 │ │ │ │ cmneq ip, r8, asr #10 │ │ │ │ - strheq r9, [r8], #20 @ │ │ │ │ - rsceq r7, r8, r4, ror r9 │ │ │ │ - rsceq r9, r8, r8, rrx │ │ │ │ + rsceq r9, r8, r4, asr #3 │ │ │ │ + rsceq r7, r8, r4, lsl #19 │ │ │ │ + rsceq r9, r8, r8, ror r0 │ │ │ │ push {r4, lr} │ │ │ │ subs ip, r3, #0 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r4, [sp, #16] │ │ │ │ bne 37fdc4 │ │ │ │ ldrh ip, [r1, #2] │ │ │ │ @@ -831069,17 +831069,17 @@ │ │ │ │ cmneq ip, r0, lsr r1 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ cmnpeq fp, r4, asr lr @ p-variant is OBSOLETE │ │ │ │ cmnpeq fp, ip, lsl lr @ p-variant is OBSOLETE │ │ │ │ - rsceq r8, r8, r8, lsl #21 │ │ │ │ - rsceq r7, r8, r8, asr #4 │ │ │ │ - rsceq r8, r8, ip, lsr r9 │ │ │ │ + smlaleq r8, r8, r8, sl @ │ │ │ │ + rsceq r7, r8, r8, asr r2 │ │ │ │ + rsceq r8, r8, ip, asr #18 │ │ │ │ push {r4, lr} │ │ │ │ subs ip, r3, #0 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r4, [sp, #16] │ │ │ │ bne 3804f0 │ │ │ │ ldrh ip, [r1, #2] │ │ │ │ @@ -831565,19 +831565,19 @@ │ │ │ │ cmnpeq fp, r4, ror #19 @ p-variant is OBSOLETE │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ cmnpeq fp, r0, ror #13 @ p-variant is OBSOLETE │ │ │ │ cmnpeq fp, r8, lsr #13 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq sp, ip, ror #10 │ │ │ │ + cmpeq sp, ip, ror r5 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - rsceq r8, r8, r8, lsr #8 │ │ │ │ - rsceq r6, r8, r8, ror #23 │ │ │ │ - ldrdeq r8, [r8], #44 @ 0x2c @ │ │ │ │ + rsceq r8, r8, r8, lsr r4 │ │ │ │ + strdeq r6, [r8], #184 @ 0xb8 @ │ │ │ │ + rsceq r8, r8, ip, ror #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3544] @ 0xdd8 │ │ │ │ sub sp, sp, #516 @ 0x204 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [sp, #552] @ 0x228 │ │ │ │ @@ -832019,19 +832019,19 @@ │ │ │ │ cmnpeq fp, r8, asr #5 @ p-variant is OBSOLETE │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ cmneq fp, r0, asr #31 │ │ │ │ cmneq fp, r8, lsl #31 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq sp, r4, asr lr │ │ │ │ + cmpeq sp, r4, ror #28 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - rsceq r7, r8, r0, lsl sp │ │ │ │ - ldrdeq r6, [r8], #64 @ 0x40 @ │ │ │ │ - rsceq r7, r8, r4, asr #23 │ │ │ │ + rsceq r7, r8, r0, lsr #26 │ │ │ │ + rsceq r6, r8, r0, ror #9 │ │ │ │ + ldrdeq r7, [r8], #180 @ 0xb4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3544] @ 0xdd8 │ │ │ │ sub sp, sp, #516 @ 0x204 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [sp, #552] @ 0x228 │ │ │ │ @@ -832474,19 +832474,19 @@ │ │ │ │ ldrheq lr, [fp, #-176]! @ 0xffffff50 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ cmneq fp, ip, lsr #17 │ │ │ │ cmneq fp, r4, ror r8 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq sp, r8, lsr r7 │ │ │ │ + cmpeq sp, r8, asr #14 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - strdeq r7, [r8], #84 @ 0x54 @ │ │ │ │ - strheq r5, [r8], #212 @ 0xd4 @ │ │ │ │ - rsceq r7, r8, r8, lsr #9 │ │ │ │ + rsceq r7, r8, r4, lsl #12 │ │ │ │ + rsceq r5, r8, r4, asr #27 │ │ │ │ + strheq r7, [r8], #72 @ 0x48 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3544] @ 0xdd8 │ │ │ │ sub sp, sp, #516 @ 0x204 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [sp, #552] @ 0x228 │ │ │ │ @@ -832928,19 +832928,19 @@ │ │ │ │ @ instruction: 0x017be494 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ cmneq fp, ip, lsl #3 │ │ │ │ cmneq fp, r4, asr r1 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq sp, r0, lsr #32 │ │ │ │ + cmpeq sp, r0, lsr r0 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - ldrdeq r6, [r8], #236 @ 0xec @ │ │ │ │ - smlaleq r5, r8, ip, r6 │ │ │ │ - smlaleq r6, r8, r0, sp │ │ │ │ + rsceq r6, r8, ip, ror #29 │ │ │ │ + rsceq r5, r8, ip, lsr #13 │ │ │ │ + rsceq r6, r8, r0, lsr #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3560] @ 0xde8 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #1840] @ 382918 │ │ │ │ mov fp, r3 │ │ │ │ @@ -833407,15 +833407,15 @@ │ │ │ │ cmneq fp, ip, lsl #28 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ cmneq fp, r4, ror #21 │ │ │ │ cmneq fp, ip, lsr #21 │ │ │ │ - cmpeq sp, ip, ror r9 │ │ │ │ + smlalbbeq r9, sp, ip, r9 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ push {r4, lr} │ │ │ │ subs ip, r3, #0 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r4, [sp, #16] │ │ │ │ bne 382974 │ │ │ │ @@ -833926,15 +833926,15 @@ │ │ │ │ ldrsheq sp, [fp, #-80]! @ 0xffffffb0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ cmneq fp, r8, asr #5 │ │ │ │ @ instruction: 0x017bd290 │ │ │ │ - cmpeq sp, r0, ror #2 │ │ │ │ + cmpeq sp, r0, ror r1 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3544] @ 0xdd8 │ │ │ │ sub sp, sp, #516 @ 0x204 │ │ │ │ mov r6, r2 │ │ │ │ @@ -834445,19 +834445,19 @@ │ │ │ │ cmneq fp, r4, lsl #28 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ cmneq fp, r0, lsl fp │ │ │ │ ldrsbeq ip, [fp, #-168]! @ 0xffffff58 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - @ instruction: 0x014d899c │ │ │ │ + smlaltbeq r8, sp, ip, r9 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - rsceq r5, r8, r8, asr r8 │ │ │ │ - rsceq r4, r8, r8, lsl r0 │ │ │ │ - rsceq r5, r8, ip, lsl #14 │ │ │ │ + rsceq r5, r8, r8, ror #16 │ │ │ │ + rsceq r4, r8, r8, lsr #32 │ │ │ │ + rsceq r5, r8, ip, lsl r7 │ │ │ │ push {r4, lr} │ │ │ │ subs ip, r3, #0 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r4, [sp, #16] │ │ │ │ bne 3839b8 │ │ │ │ ldrh ip, [r1, #2] │ │ │ │ @@ -834716,23 +834716,23 @@ │ │ │ │ bl 2e8ef8 │ │ │ │ b 383bc8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq fp, r0, lsr r5 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq fp, r8, lsl r5 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - rsceq r5, r8, r4, asr #6 │ │ │ │ + rsceq r5, r8, r4, asr r3 │ │ │ │ cmneq sp, r8, asr #1 │ │ │ │ cmneq fp, r8, ror #6 │ │ │ │ - rsceq r5, r8, r0, lsl #4 │ │ │ │ + rsceq r5, r8, r0, lsl r2 │ │ │ │ ldrheq r6, [sp, #-244]! @ 0xffffff0c │ │ │ │ - rsceq r5, r8, r8, lsl #3 │ │ │ │ - rsceq r3, r8, r4, asr #18 │ │ │ │ smlaleq r5, r8, r8, r1 │ │ │ │ - rsceq r3, r8, r8, lsr #18 │ │ │ │ + rsceq r3, r8, r4, asr r9 │ │ │ │ + rsceq r5, r8, r8, lsr #3 │ │ │ │ + rsceq r3, r8, r8, lsr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #1300] @ 0x514 │ │ │ │ mov r2, #2 │ │ │ │ mov r1, #20 │ │ │ │ @@ -840744,15 +840744,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r1, [r7] │ │ │ │ b 389a80 │ │ │ │ mov r0, sl │ │ │ │ bl 3a3cec │ │ │ │ str r0, [fp, #40] @ 0x28 │ │ │ │ b 389768 │ │ │ │ - cmpeq sp, ip, asr ip │ │ │ │ + cmpeq sp, ip, ror #24 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1] │ │ │ │ @@ -841241,15 +841241,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r1, [r7] │ │ │ │ b 38a244 │ │ │ │ mov r0, sl │ │ │ │ bl 3a4200 │ │ │ │ str r0, [fp, #40] @ 0x28 │ │ │ │ b 389f2c │ │ │ │ - ldrdeq r2, [sp, #-70] @ 0xffffffba │ │ │ │ + smlaltteq r2, sp, r6, r4 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1] │ │ │ │ @@ -841742,15 +841742,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r1, [r7] │ │ │ │ b 38aa18 │ │ │ │ mov r0, sl │ │ │ │ bl 3a3cec │ │ │ │ str r0, [fp, #40] @ 0x28 │ │ │ │ b 38a960 │ │ │ │ - cmpeq sp, r0, asr sp │ │ │ │ + cmpeq sp, r0, ror #26 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1] │ │ │ │ @@ -842243,15 +842243,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r1, [r7] │ │ │ │ b 38b1ec │ │ │ │ mov r0, sl │ │ │ │ bl 3a4200 │ │ │ │ str r0, [fp, #40] @ 0x28 │ │ │ │ b 38b134 │ │ │ │ - strheq r1, [sp, #-90] @ 0xffffffa6 │ │ │ │ + smlalbteq r1, sp, sl, r5 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ ldr r3, [pc, #8] @ 38b360 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0, #2852] @ 0xb24 │ │ │ │ bx lr │ │ │ │ @ instruction: 0xffff8b04 │ │ │ │ @@ -842401,15 +842401,15 @@ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ str ip, [sp, #40] @ 0x28 │ │ │ │ add r1, sp, #12 │ │ │ │ ldrh ip, [r3, #212] @ 0xd4 │ │ │ │ add r0, sp, #80 @ 0x50 │ │ │ │ ldrb r3, [lr, #84] @ 0x54 │ │ │ │ str ip, [sp, #64] @ 0x40 │ │ │ │ - bl 454b9c │ │ │ │ + bl 454bb4 │ │ │ │ ldr r0, [r6, r4, lsl #3] │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ add r1, sp, #124 @ 0x7c │ │ │ │ add r4, r4, #1 │ │ │ │ bl 52ed8 │ │ │ │ cmp r8, r4 │ │ │ │ bhi 38b50c │ │ │ │ @@ -842491,15 +842491,15 @@ │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ str ip, [sp, #40] @ 0x28 │ │ │ │ add r1, sp, #12 │ │ │ │ ldrh ip, [r3, #212] @ 0xd4 │ │ │ │ add r0, sp, #80 @ 0x50 │ │ │ │ ldrb r3, [lr, #84] @ 0x54 │ │ │ │ str ip, [sp, #64] @ 0x40 │ │ │ │ - bl 454b9c │ │ │ │ + bl 454bb4 │ │ │ │ ldr r0, [r6, r4, lsl #3] │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ add r1, sp, #124 @ 0x7c │ │ │ │ add r4, r4, #1 │ │ │ │ bl 52ed8 │ │ │ │ cmp r8, r4 │ │ │ │ bhi 38b674 │ │ │ │ @@ -842561,16 +842561,16 @@ │ │ │ │ ldr r2, [pc, #20] @ 38b83c │ │ │ │ ldr r1, [pc, #20] @ 38b840 │ │ │ │ mov r0, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ add r1, pc, r1 │ │ │ │ b 2e8ef8 │ │ │ │ - rsceq sp, r7, r0, lsr #14 │ │ │ │ - rsceq fp, r7, r8, ror lr │ │ │ │ + rsceq sp, r7, r0, lsr r7 │ │ │ │ + rsceq fp, r7, r8, lsl #29 │ │ │ │ ldm r0, {r2, ip} │ │ │ │ add r2, r2, r1, lsl #2 │ │ │ │ cmp ip, r2 │ │ │ │ bxcs lr │ │ │ │ ldr r2, [r0, #12] │ │ │ │ ldr r1, [r0, #16] │ │ │ │ ldr r3, [r2] │ │ │ │ @@ -842651,15 +842651,15 @@ │ │ │ │ add r1, r4, r4, lsl #1 │ │ │ │ add r1, fp, r1, lsl #3 │ │ │ │ ldr r7, [r1, #224] @ 0xe0 │ │ │ │ mov r0, r8 │ │ │ │ mov r1, #0 │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [sp, #32] │ │ │ │ - bl 454944 │ │ │ │ + bl 45495c │ │ │ │ add r0, r9, r4, lsl #2 │ │ │ │ ldr r5, [r0, #12] │ │ │ │ ldr r0, [sl] │ │ │ │ ldr r3, [sl, #4] │ │ │ │ adds r5, r5, r0 │ │ │ │ adc r3, r3, #0 │ │ │ │ mov r2, #40 @ 0x28 │ │ │ │ @@ -842668,15 +842668,15 @@ │ │ │ │ str r3, [sp, #8] │ │ │ │ bl 53d00 │ │ │ │ ldrb r1, [r7, #424] @ 0x1a8 │ │ │ │ mov r2, #0 │ │ │ │ lsr r1, r1, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ mov r0, r8 │ │ │ │ - bl 45395c │ │ │ │ + bl 453974 │ │ │ │ ldrb r2, [r7, #78] @ 0x4e │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsl r1, r0, #22 │ │ │ │ and r1, r1, #1069547520 @ 0x3fc00000 │ │ │ │ cmp r2, #8 │ │ │ │ bhi 38bb64 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ @@ -842775,15 +842775,15 @@ │ │ │ │ b 38ba18 │ │ │ │ mov r3, #1048576 @ 0x100000 │ │ │ │ str r3, [sp, #16] │ │ │ │ b 38ba18 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsheq r4, [fp, #-104]! @ 0xffffff98 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - smlaltteq r1, sp, lr, fp │ │ │ │ + cmpeq sp, r0, lsl #24 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ svccc 0x00ff8000 │ │ │ │ svcne 0x00ffff80 │ │ │ │ svccc 0x00fe0000 │ │ │ │ ldrheq r4, [fp, #-72]! @ 0xffffffb8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -843371,15 +843371,15 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ blx r3 │ │ │ │ ldr r2, [r4] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ add r3, r2, #12 │ │ │ │ b 38c3d4 │ │ │ │ - smlaltbeq r1, sp, pc, r1 @ │ │ │ │ + smlalbteq r1, sp, r1, r1 │ │ │ │ adcsmi r0, r3, r2 │ │ │ │ stmmi r0, {r1, r9, sp, pc} │ │ │ │ addmi r0, r8, r2, lsl #4 │ │ │ │ addmi sp, r8, r1, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -846403,55 +846403,55 @@ │ │ │ │ ldr r3, [r5, #12] │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ add r4, r4, #404 @ 0x194 │ │ │ │ str lr, [r5] │ │ │ │ blx r3 │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldr r7, [r5] │ │ │ │ ldr r3, [r5, #4] │ │ │ │ add r6, r7, #8 │ │ │ │ cmp r6, r3 │ │ │ │ bhi 38f56c │ │ │ │ ldr r3, [pc, #400] @ 38f5f4 │ │ │ │ str r3, [r7] │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ str r0, [r7, #4] │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldrh r0, [r4] │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ str r6, [r5] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ str r1, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ ldr r2, [r7, #516] @ 0x204 │ │ │ │ lsr r2, r2, #5 │ │ │ │ str r2, [r3, #12] │ │ │ │ @@ -847055,15 +847055,15 @@ │ │ │ │ and r5, r5, r3 │ │ │ │ lsr r5, r5, #6 │ │ │ │ ldrb r1, [r6, #424] @ 0x1a8 │ │ │ │ mov r0, r4 │ │ │ │ lsr r1, r1, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ mov r2, #0 │ │ │ │ - bl 453b5c │ │ │ │ + bl 453b74 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ lsl r3, r8, #1 │ │ │ │ add r3, r3, r8 │ │ │ │ add r3, r2, r3, lsl #3 │ │ │ │ ldrh r3, [r3, #22] │ │ │ │ ldr r1, [r6, #144] @ 0x90 │ │ │ │ sub r3, r3, r9 │ │ │ │ @@ -847218,15 +847218,15 @@ │ │ │ │ lsr r2, r2, r5 │ │ │ │ cmp r2, #15 │ │ │ │ bls 3901d8 │ │ │ │ lsr r1, r9, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ lsl r7, r1, #8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ bl 313970 │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, r4 │ │ │ │ bl 3139c0 │ │ │ │ str r0, [sp, #24] │ │ │ │ @@ -847436,15 +847436,15 @@ │ │ │ │ movls r6, #0 │ │ │ │ bls 39045c │ │ │ │ lsr r6, r6, #4 │ │ │ │ and r6, r6, #3 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r2 │ │ │ │ str r2, [sp, #12] │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ ldr r1, [sl, #96] @ 0x60 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldrb r1, [r1, #1740] @ 0x6cc │ │ │ │ cmp r1, #2 │ │ │ │ ldr r1, [sl, #400] @ 0x190 │ │ │ │ mov r5, r0 │ │ │ │ beq 3905d8 │ │ │ │ @@ -847459,15 +847459,15 @@ │ │ │ │ rsb r1, r1, #0 │ │ │ │ and r4, r4, r1 │ │ │ │ ldrb r1, [sl, #424] @ 0x1a8 │ │ │ │ mov r0, r2 │ │ │ │ lsr r1, r1, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ mov r2, #0 │ │ │ │ - bl 453b5c │ │ │ │ + bl 453b74 │ │ │ │ ldr r2, [pc, #500] @ 3906c4 │ │ │ │ ldrb r1, [sl, #78] @ 0x4e │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r1, #8 │ │ │ │ bhi 3905c0 │ │ │ │ ldrb r1, [r2, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ @@ -847587,15 +847587,15 @@ │ │ │ │ ldr r2, [r7, #12] │ │ │ │ ldr r1, [r7, #16] │ │ │ │ ldr r2, [r2] │ │ │ │ mov r0, r7 │ │ │ │ blx r2 │ │ │ │ ldr r2, [r7] │ │ │ │ b 390634 │ │ │ │ - cmpeq ip, r4, rrx │ │ │ │ + cmpeq ip, r6, ror r0 │ │ │ │ stmmi r8, {r0, r2, r7, r8, r9, sl, ip, lr, pc} │ │ │ │ addmi sp, r8, r1, lsl #12 │ │ │ │ addmi sp, r8, r3, lsl #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -847763,15 +847763,15 @@ │ │ │ │ and r5, r5, r3 │ │ │ │ lsr r5, r5, #6 │ │ │ │ ldrb r1, [r6, #424] @ 0x1a8 │ │ │ │ mov r0, r4 │ │ │ │ lsr r1, r1, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ mov r2, #0 │ │ │ │ - bl 453b5c │ │ │ │ + bl 453b74 │ │ │ │ ldr r2, [sp] │ │ │ │ lsl r3, r9, #1 │ │ │ │ add r3, r3, r9 │ │ │ │ add r3, r2, r3, lsl #3 │ │ │ │ ldrh r3, [r3, #22] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r1, [r6, #144] @ 0x90 │ │ │ │ @@ -847941,15 +847941,15 @@ │ │ │ │ cmp r3, #15 │ │ │ │ movls r1, r7 │ │ │ │ bls 390c48 │ │ │ │ lsr r1, r8, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ lsl r7, r1, #8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ str r0, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ bl 313970 │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, r4 │ │ │ │ bl 3139c0 │ │ │ │ str r0, [sp, #24] │ │ │ │ @@ -848158,15 +848158,15 @@ │ │ │ │ movls r7, #0 │ │ │ │ bls 390fa4 │ │ │ │ lsr r7, r7, #4 │ │ │ │ and r7, r7, #3 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r2 │ │ │ │ str r2, [sp, #12] │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ ldr r1, [sl, #96] @ 0x60 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldrb r1, [r1, #1740] @ 0x6cc │ │ │ │ cmp r1, #2 │ │ │ │ ldr r1, [sl, #400] @ 0x190 │ │ │ │ mov r5, r0 │ │ │ │ beq 391144 │ │ │ │ @@ -848181,15 +848181,15 @@ │ │ │ │ rsb r1, r1, #0 │ │ │ │ and r4, r4, r1 │ │ │ │ ldrb r1, [sl, #424] @ 0x1a8 │ │ │ │ mov r0, r2 │ │ │ │ lsr r1, r1, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ mov r2, #0 │ │ │ │ - bl 453b5c │ │ │ │ + bl 453b74 │ │ │ │ ldr r2, [pc, #588] @ 391264 │ │ │ │ ldrb r1, [sl, #78] @ 0x4e │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r1, #8 │ │ │ │ bhi 39112c │ │ │ │ ldrb r1, [r2, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ @@ -848331,15 +848331,15 @@ │ │ │ │ ldr r2, [r6, #12] │ │ │ │ ldr r1, [r6, #16] │ │ │ │ ldr r2, [r2] │ │ │ │ mov r0, r6 │ │ │ │ blx r2 │ │ │ │ ldr r2, [r6] │ │ │ │ b 39119c │ │ │ │ - cmpeq ip, r5, lsr #10 │ │ │ │ + cmpeq ip, r7, lsr r5 │ │ │ │ stmmi r8, {r0, r2, r7, r8, r9, sl, ip, lr, pc} │ │ │ │ addmi sp, r8, r1, lsl #12 │ │ │ │ stmmi r8, {r0, sl, sp, lr, pc} │ │ │ │ addmi sp, r8, r3, lsl #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -848523,15 +848523,15 @@ │ │ │ │ ldrne sl, [r7, #44] @ 0x2c │ │ │ │ moveq sl, r7 │ │ │ │ str r3, [sp, #4] │ │ │ │ blx r2 │ │ │ │ ldrh r0, [r6, #4] │ │ │ │ cmp r0, #150 @ 0x96 │ │ │ │ beq 391750 │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldm r4, {r1, lr} │ │ │ │ lsr r3, r5, #6 │ │ │ │ str r3, [sp, #12] │ │ │ │ lsr r3, r9, #6 │ │ │ │ mov r2, r0 │ │ │ │ add r0, r1, #28 │ │ │ │ cmp lr, r0 │ │ │ │ @@ -848940,15 +848940,15 @@ │ │ │ │ beq 391d90 │ │ │ │ add r3, r6, r6, lsl #1 │ │ │ │ add r3, sl, r3, lsl #3 │ │ │ │ ldrh r9, [r3, #212] @ 0xd4 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r9 │ │ │ │ - bl 453b5c │ │ │ │ + bl 453b74 │ │ │ │ ldr r3, [pc, #3460] @ 392978 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #3 │ │ │ │ bhi 391c20 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -848981,15 +848981,15 @@ │ │ │ │ bhi 39247c │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [pc, #3324] @ 39297c │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ str r2, [sp, #8] │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ ldr r1, [pc, #3304] @ 392980 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ add r4, r4, #16 │ │ │ │ str r2, [r5] │ │ │ │ and r1, r1, r0, lsl #7 │ │ │ │ orr r1, r1, r3, lsl #3 │ │ │ │ @@ -849136,15 +849136,15 @@ │ │ │ │ add r4, fp, #8 │ │ │ │ cmp r4, r8 │ │ │ │ bhi 392c14 │ │ │ │ ldr r3, [pc, #2700] @ 39297c │ │ │ │ str r3, [fp] │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ ldr r2, [pc, #2684] @ 392980 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add fp, fp, #16 │ │ │ │ str r4, [r5] │ │ │ │ and r2, r2, r0, lsl #7 │ │ │ │ orr r2, r2, r3, lsl #3 │ │ │ │ str r2, [fp, #-12] │ │ │ │ @@ -849807,35 +849807,35 @@ │ │ │ │ str r0, [r2] │ │ │ │ str r3, [r2, #8] │ │ │ │ str r1, [r4] │ │ │ │ b 3921d0 │ │ │ │ cmneq sl, r4, ror #11 │ │ │ │ ldrsbeq lr, [sl, #-80]! @ 0xffffffb0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strdeq fp, [ip, #-154] @ 0xffffff66 │ │ │ │ - cmpeq ip, pc, asr r9 │ │ │ │ + cmpeq ip, ip, lsl #20 │ │ │ │ + cmpeq ip, r1, ror r9 │ │ │ │ stmmi r8, {r0, r8, r9, sl, ip, lr, pc} │ │ │ │ andeq r7, r0, r0, lsl #31 │ │ │ │ addmi lr, r8, r1, lsl #6 │ │ │ │ addmi sp, r8, r1, lsl #12 │ │ │ │ addmi sp, r8, r1 │ │ │ │ addmi sp, r8, r4, lsl #30 │ │ │ │ stmmi r8, {r0, sl, sp, lr, pc} │ │ │ │ subvc r0, r6, r1 │ │ │ │ - cmpeq ip, r0, lsr r7 │ │ │ │ + cmpeq ip, r2, asr #14 │ │ │ │ addmi sp, r8, r1, lsl #30 │ │ │ │ andeq r1, r0, ip, lsr r2 │ │ │ │ ldmmi r3, {r0, r9, sl} │ │ │ │ cmneq sl, r4, lsl lr │ │ │ │ ldrdeq r8, [r0], -r7 │ │ │ │ andeq r8, r0, r3, ror #17 │ │ │ │ ldrdeq r8, [r0], -r6 │ │ │ │ ldrdeq r8, [r0], -r0 │ │ │ │ ldrdeq r8, [r0], -pc @ │ │ │ │ - smlalbteq fp, ip, ip, r1 │ │ │ │ + ldrdeq fp, [ip, #-30] @ 0xffffffe2 │ │ │ │ adcmi r0, r0, r1, lsl #14 │ │ │ │ stmmi r8, {r0, ip, pc} │ │ │ │ ldmmi r3!, {r0, r8, r9, sl} │ │ │ │ adcsvc r8, pc, r3 │ │ │ │ addeq r0, r0, r8, lsr ip │ │ │ │ strdmi pc, [pc, #-255] @ 3928e5 │ │ │ │ rscmi pc, pc, r0, ror #31 │ │ │ │ @@ -850959,15 +850959,15 @@ │ │ │ │ ldrne fp, [r8, #44] @ 0x2c │ │ │ │ moveq fp, r8 │ │ │ │ str r2, [sp, #4] │ │ │ │ blx r3 │ │ │ │ ldrh r0, [r7, #4] │ │ │ │ cmp r0, #150 @ 0x96 │ │ │ │ beq 393d28 │ │ │ │ - bl 453b9c │ │ │ │ + bl 453bb4 │ │ │ │ ldr r2, [r4] │ │ │ │ lsr ip, sl, #6 │ │ │ │ add r1, r2, #28 │ │ │ │ lsr r5, r5, #6 │ │ │ │ str ip, [sp, #12] │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ @@ -851358,15 +851358,15 @@ │ │ │ │ beq 394334 │ │ │ │ add r3, r6, r6, lsl #1 │ │ │ │ add r3, sl, r3, lsl #3 │ │ │ │ ldrh r9, [r3, #212] @ 0xd4 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r9 │ │ │ │ - bl 453b5c │ │ │ │ + bl 453b74 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ cmp r0, #3 │ │ │ │ bhi 3941e4 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ ldr r3, [r7, #20] │ │ │ │ @@ -851398,15 +851398,15 @@ │ │ │ │ bhi 394a00 │ │ │ │ str r3, [sp, #24] │ │ │ │ ldr r3, [pc, #2116] @ 394a88 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ str r2, [sp, #16] │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ ldr r1, [pc, #2096] @ 394a8c │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ add r4, r4, #16 │ │ │ │ str r2, [r5] │ │ │ │ and r1, r1, r0, lsl #7 │ │ │ │ orr r1, r1, r3, lsl #3 │ │ │ │ @@ -851545,15 +851545,15 @@ │ │ │ │ add r4, fp, #8 │ │ │ │ cmp r4, r8 │ │ │ │ bhi 395244 │ │ │ │ ldr r3, [pc, #1524] @ 394a88 │ │ │ │ str r3, [fp] │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ ldr r2, [pc, #1508] @ 394a8c │ │ │ │ ldr r3, [sp, #32] │ │ │ │ add fp, fp, #16 │ │ │ │ str r4, [r5] │ │ │ │ and r2, r2, r0, lsl #7 │ │ │ │ orr r2, r2, r3, lsl #3 │ │ │ │ str r2, [fp, #-12] │ │ │ │ @@ -851922,33 +851922,33 @@ │ │ │ │ ldr r3, [r9, #160] @ 0xa0 │ │ │ │ streq r4, [sp, #16] │ │ │ │ beq 39538c │ │ │ │ b 3955f4 │ │ │ │ cmneq sl, r8, lsr #32 │ │ │ │ cmneq sl, r4, lsl r0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq ip, ip, ror #8 │ │ │ │ - cmpeq ip, r9, lsr #8 │ │ │ │ + cmpeq ip, lr, ror r4 │ │ │ │ + cmpeq ip, fp, lsr r4 │ │ │ │ stmmi r8, {r0, r8, r9, sl, ip, lr, pc} │ │ │ │ andeq r7, r0, r0, lsl #31 │ │ │ │ addmi lr, r8, r1, lsl #6 │ │ │ │ addmi sp, r8, r1, lsl #12 │ │ │ │ addmi sp, r8, r1 │ │ │ │ addmi sp, r8, r4, lsl #30 │ │ │ │ subvc r0, r6, r1 │ │ │ │ - strheq r9, [ip, #-26] @ 0xffffffe6 │ │ │ │ + smlalbteq r9, ip, ip, r1 │ │ │ │ addmi sp, r8, r1, lsl #30 │ │ │ │ andeq r1, r0, ip, lsr r2 │ │ │ │ cmneq sl, r0, ror r8 │ │ │ │ ldrdeq r8, [r0], -r7 │ │ │ │ andeq r8, r0, r3, ror #17 │ │ │ │ ldrdeq r8, [r0], -r6 │ │ │ │ ldrdeq r8, [r0], -r0 │ │ │ │ ldrdeq r8, [r0], -pc @ │ │ │ │ - cmpeq ip, r6, asr ip │ │ │ │ + cmpeq ip, r8, ror #24 │ │ │ │ stmmi r8, {r0, ip, pc} │ │ │ │ ldmmi r3!, {r0, r8, r9, sl} │ │ │ │ adcsvc r8, pc, r3 │ │ │ │ ldmmi r3, {r0, r9, sl} │ │ │ │ adcmi r0, r0, r1, lsl #14 │ │ │ │ addsmi r0, r8, r1, lsl #10 │ │ │ │ adcmi pc, r0, r1, lsl #16 │ │ │ │ @@ -853379,20 +853379,20 @@ │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [r5, #8] │ │ │ │ str r3, [sp, #8] │ │ │ │ str r1, [sp, #4] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r8 │ │ │ │ mov r1, #104 @ 0x68 │ │ │ │ - bl 45595c │ │ │ │ + bl 455974 │ │ │ │ ldrh r3, [r7] │ │ │ │ strh r3, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - cmpeq ip, r0, lsr #10 │ │ │ │ + cmpeq ip, r4, lsr r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3400] @ 0xd48 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #704] @ 396438 │ │ │ │ ldr r3, [pc, #704] @ 39643c │ │ │ │ @@ -853461,22 +853461,22 @@ │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ str r9, [sp, #36] @ 0x24 │ │ │ │ bl 53d00 │ │ │ │ mov r1, r6 │ │ │ │ add r3, sp, #24 │ │ │ │ add r2, sp, #36 @ 0x24 │ │ │ │ mov r0, r5 │ │ │ │ - bl 453cf4 │ │ │ │ + bl 453d0c │ │ │ │ ldr r3, [r7, #656] @ 0x290 │ │ │ │ add r2, sp, #72 @ 0x48 │ │ │ │ ldr r3, [r3, #2560] @ 0xa00 │ │ │ │ add r1, sp, #20 │ │ │ │ add r0, sp, #128 @ 0x80 │ │ │ │ ldrb r3, [r3, #84] @ 0x54 │ │ │ │ - bl 454b9c │ │ │ │ + bl 454bb4 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ add r1, sp, #236 @ 0xec │ │ │ │ mov r0, r8 │ │ │ │ bl 52ed8 │ │ │ │ ldr r2, [pc, #384] @ 396444 │ │ │ │ ldr r3, [pc, #372] @ 39643c │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -853526,15 +853526,15 @@ │ │ │ │ add r5, r5, #160 @ 0xa0 │ │ │ │ strd r0, [r2, #8] │ │ │ │ add r1, sp, #72 @ 0x48 │ │ │ │ add r0, sp, #336 @ 0x150 │ │ │ │ str r5, [sp, #72] @ 0x48 │ │ │ │ str r6, [sp, #76] @ 0x4c │ │ │ │ str r6, [sp, #80] @ 0x50 │ │ │ │ - bl 454b9c │ │ │ │ + bl 454bb4 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ add r1, sp, #444 @ 0x1bc │ │ │ │ mov r0, r8 │ │ │ │ bl 52ed8 │ │ │ │ b 3962bc │ │ │ │ mov r0, r9 │ │ │ │ bl 2e1e94 │ │ │ │ @@ -853560,28 +853560,28 @@ │ │ │ │ ldr r2, [pc, #72] @ 39644c │ │ │ │ adc ip, ip, #0 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ str ip, [sp, #4] │ │ │ │ - bl 45595c │ │ │ │ + bl 455974 │ │ │ │ b 3962bc │ │ │ │ mov r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ b 3961ec │ │ │ │ mov r6, #1 │ │ │ │ b 3963dc │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq sl, r0, lsl #29 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ tsteq r2, #0, 2 │ │ │ │ cmneq sl, r4, lsr sp │ │ │ │ - cmpeq ip, r8, lsr #6 │ │ │ │ - cmpeq ip, ip, asr #4 │ │ │ │ + cmpeq ip, ip, lsr r3 │ │ │ │ + cmpeq ip, r0, ror #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ cmp r1, #5 │ │ │ │ sub sp, sp, #20 │ │ │ │ addeq r7, r0, #42496 @ 0xa600 │ │ │ │ @@ -853660,15 +853660,15 @@ │ │ │ │ b 3964ac │ │ │ │ ldr r7, [pc, #28] @ 3965b4 │ │ │ │ b 3964ac │ │ │ │ ldr r7, [pc, #24] @ 3965b8 │ │ │ │ b 3964ac │ │ │ │ ldr r7, [pc, #20] @ 3965bc │ │ │ │ b 3964ac │ │ │ │ - cmpeq ip, r2, lsl r1 │ │ │ │ + cmpeq ip, r4, lsr #2 │ │ │ │ ldrdeq r5, [r0], -r0 │ │ │ │ andeq r8, r0, ip, asr r5 │ │ │ │ andeq r9, r0, r0, ror #11 │ │ │ │ andeq r6, r0, r4, asr r4 │ │ │ │ ldrdeq r7, [r0], -r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -853788,15 +853788,15 @@ │ │ │ │ mov r5, r0 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #128 @ 0x80 │ │ │ │ bne 3969e8 │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r4, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ str r0, [sp, #60] @ 0x3c │ │ │ │ ldrh r0, [r4, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3969a8 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ @@ -853934,15 +853934,15 @@ │ │ │ │ b 3969bc │ │ │ │ ldr r3, [pc, #388] @ 396b64 │ │ │ │ b 3969bc │ │ │ │ ldr r3, [pc, #384] @ 396b68 │ │ │ │ b 3969bc │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r4, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ str r0, [sp, #60] @ 0x3c │ │ │ │ ldrh r0, [r4, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 396b18 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ @@ -854016,33 +854016,33 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ b 396a10 │ │ │ │ ldr r0, [pc, #80] @ 396b80 │ │ │ │ add r0, pc, r0 │ │ │ │ b 396a90 │ │ │ │ cmneq sl, ip, lsl sl │ │ │ │ - smlaltbeq r6, ip, sp, pc @ │ │ │ │ - rsceq r2, r7, r0, ror #17 │ │ │ │ + strheq r6, [ip, #-255] @ 0xffffff01 │ │ │ │ + strdeq r2, [r7], #128 @ 0x80 @ │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - rsceq r4, r7, r8, asr ip │ │ │ │ + rsceq r4, r7, r8, ror #24 │ │ │ │ cmneq ip, r0, lsl r4 │ │ │ │ - rsceq r2, r7, r0, ror #11 │ │ │ │ - rsceq r1, r7, r8, asr #8 │ │ │ │ - rsceq r1, r7, ip, lsr r4 │ │ │ │ + strdeq r2, [r7], #80 @ 0x50 @ │ │ │ │ + rsceq r1, r7, r8, asr r4 │ │ │ │ + rsceq r1, r7, ip, asr #8 │ │ │ │ ldrdeq r5, [r0], -r0 │ │ │ │ andeq r8, r0, ip, asr r5 │ │ │ │ andeq r9, r0, r0, ror #11 │ │ │ │ andeq r6, r0, r4, asr r4 │ │ │ │ ldrdeq r7, [r0], -r8 │ │ │ │ - rsceq r4, r7, ip, lsl #20 │ │ │ │ - rsceq r2, r7, r8, lsl #9 │ │ │ │ - strheq r0, [r7], #184 @ 0xb8 @ │ │ │ │ - rsceq r2, r7, r4, ror #8 │ │ │ │ + rsceq r4, r7, ip, lsl sl │ │ │ │ + smlaleq r2, r7, r8, r4 │ │ │ │ + rsceq r0, r7, r8, asr #23 │ │ │ │ + rsceq r2, r7, r4, ror r4 │ │ │ │ + ldrdeq r1, [r7], #44 @ 0x2c @ │ │ │ │ rsceq r1, r7, ip, asr #5 │ │ │ │ - strheq r1, [r7], #44 @ 0x2c @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ ldr r3, [pc, #2224] @ 39744c │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -854600,17 +854600,17 @@ │ │ │ │ ldr r5, [pc, #104] @ 3974ac │ │ │ │ mov r4, #0 │ │ │ │ b 396efc │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq sl, ip, asr r4 │ │ │ │ cmneq sl, r8, asr #8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrdeq r6, [ip, #-156] @ 0xffffff64 │ │ │ │ + smlaltteq r6, ip, lr, r9 │ │ │ │ ldrdeq r5, [r0], -r0 │ │ │ │ - cmpeq ip, sl, lsl #16 │ │ │ │ + cmpeq ip, ip, lsl r8 │ │ │ │ stmiami fp!, {r0, r8, r9, sl, fp, ip} │ │ │ │ andeq pc, r1, r0, lsl #28 │ │ │ │ stmiami r9!, {r1, fp, sp, lr, pc} │ │ │ │ cmneq sl, r8, asr #2 │ │ │ │ adcmi r1, fp, r2, lsl #4 │ │ │ │ mvnseq r0, r0 │ │ │ │ adcsvc r8, r6, r3 │ │ │ │ @@ -855287,17 +855287,17 @@ │ │ │ │ ldr r5, [pc, #116] @ 397f74 │ │ │ │ ldr r8, [pc, #116] @ 397f78 │ │ │ │ mov r4, #0 │ │ │ │ b 39786c │ │ │ │ cmneq sl, r0, lsr fp │ │ │ │ cmneq sl, ip, lsl fp │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strdeq r6, [ip, #-0] │ │ │ │ + cmpeq ip, r2, lsl #2 │ │ │ │ ldrdeq r5, [r0], -r0 │ │ │ │ - cmpeq ip, sl, lsr #30 │ │ │ │ + cmpeq ip, ip, lsr pc │ │ │ │ adcsmi r0, fp, r1, lsl #16 │ │ │ │ stmiami r9!, {r1, fp, sp, lr, pc} │ │ │ │ adcsmi ip, r9, r2 │ │ │ │ ldrsbeq r8, [sl, #-124]! @ 0xffffff84 │ │ │ │ adcmi r1, fp, r2, lsl #16 │ │ │ │ ldmmi fp!, {r1, fp, sp} │ │ │ │ adcsvc r8, r6, r3 │ │ │ │ @@ -855701,16 +855701,16 @@ │ │ │ │ orr r1, r1, #64512 @ 0xfc00 │ │ │ │ orr r1, r1, #2 │ │ │ │ cmp r4, #0 │ │ │ │ orr r1, r1, lr, lsl #24 │ │ │ │ mov r7, r4 │ │ │ │ beq 398548 │ │ │ │ b 3984b0 │ │ │ │ - smlaltteq r5, ip, ip, r3 │ │ │ │ - strdeq r5, [ip, #-26] @ 0xffffffe6 │ │ │ │ + cmpeq ip, r0, lsl #8 │ │ │ │ + cmpeq ip, lr, lsl #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #2960] @ 0xb90 │ │ │ │ sub sp, sp, #1088 @ 0x440 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov fp, r2 │ │ │ │ @@ -857762,31 +857762,31 @@ │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldr ip, [r4] │ │ │ │ ldr r0, [r5, #116] @ 0x74 │ │ │ │ ldr r1, [r4, #4] │ │ │ │ add r3, ip, #8 │ │ │ │ b 399ffc │ │ │ │ - cmpeq ip, r4, lsl #16 │ │ │ │ + cmpeq ip, r8, lsl r8 │ │ │ │ adcmi r8, r9, r1 │ │ │ │ adcmi r0, fp, r1, lsl #10 │ │ │ │ adcmi fp, r9, r1 │ │ │ │ adcmi fp, r9, r1, lsl #24 │ │ │ │ adcmi r0, r8, r1 │ │ │ │ adcmi r2, r8, r1, lsl #8 │ │ │ │ adcmi r3, r8, r1 │ │ │ │ adcmi r3, r8, r1, lsl #24 │ │ │ │ stmiami r8!, {r0, lr} │ │ │ │ stmiami r8!, {r0, sl, sp, lr} │ │ │ │ - smlaltteq r3, ip, r8, r4 │ │ │ │ + strdeq r3, [ip, #-76] @ 0xffffffb4 │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq pc, [r3], -pc @ │ │ │ │ - cmpeq ip, r8, lsl #8 │ │ │ │ + cmpeq ip, ip, lsl r4 │ │ │ │ strdeq pc, [r7], -pc @ │ │ │ │ - smlaltbeq r3, ip, r4, r3 │ │ │ │ + strheq r3, [ip, #-56] @ 0xffffffc8 │ │ │ │ stmiami r8!, {r0, ip, sp, lr} │ │ │ │ adcmi r9, r8, r1, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r4, r2, #0 │ │ │ │ @@ -858283,31 +858283,31 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr ip, [r5] │ │ │ │ ldr r0, [r4, #116] @ 0x74 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ add r3, ip, #8 │ │ │ │ b 39a7c8 │ │ │ │ - cmpeq ip, r4, asr #32 │ │ │ │ + qdaddeq r3, r8, ip │ │ │ │ adcmi r8, r9, r1 │ │ │ │ adcmi r0, fp, r1, lsl #10 │ │ │ │ adcmi fp, r9, r1 │ │ │ │ adcmi fp, r9, r1, lsl #24 │ │ │ │ adcmi r0, r8, r1 │ │ │ │ adcmi r2, r8, r1, lsl #8 │ │ │ │ adcmi r3, r8, r1 │ │ │ │ adcmi r3, r8, r1, lsl #24 │ │ │ │ stmiami r8!, {r0, lr} │ │ │ │ stmiami r8!, {r0, sl, sp, lr} │ │ │ │ - cmpeq ip, r8, asr sp │ │ │ │ + cmpeq ip, ip, ror #26 │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq pc, [r3], -pc @ │ │ │ │ - smlalbbeq r2, ip, r4, ip │ │ │ │ + @ instruction: 0x014c2c98 │ │ │ │ strdeq pc, [r7], -pc @ │ │ │ │ - smlaltbeq r2, ip, r4, fp │ │ │ │ + strheq r2, [ip, #-184] @ 0xffffff48 │ │ │ │ stmiami r8!, {r0, ip, sp, lr} │ │ │ │ adcmi r9, r8, r1, lsl #10 │ │ │ │ eorsvc r8, r4, r3 │ │ │ │ eorsvc r8, r2, r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -860483,15 +860483,15 @@ │ │ │ │ stmmi r1, {r0, r8, fp} │ │ │ │ adcmi r8, r9, r1, lsl #24 │ │ │ │ stmiami r9!, {r9, sl, fp, pc} │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ ldmmi r8, {r0, r8} │ │ │ │ stmiami r8!, {r0, r8, ip, sp} │ │ │ │ ldmmi r8, {r0, r9} │ │ │ │ - cmpeq ip, ip, asr sl │ │ │ │ + cmpeq ip, r0, ror sl │ │ │ │ @ instruction: 0x017a3398 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ mov r9, r2 │ │ │ │ @@ -861012,15 +861012,15 @@ │ │ │ │ adcsmi r1, fp, r1 │ │ │ │ stmiami r8!, {r0, r8, r9, sp} │ │ │ │ stmiami r8!, {r0, r8, r9, fp, ip, sp} │ │ │ │ adcmi r6, r8, r1, lsl #6 │ │ │ │ stmiami r8!, {r0, sl, ip, pc} │ │ │ │ stmiami fp!, {r0, sl} │ │ │ │ stmiami fp!, {r0, sp} │ │ │ │ - strdeq r0, [ip, #-160] @ 0xffffff60 │ │ │ │ + cmpeq ip, r4, lsl #22 │ │ │ │ cmneq sl, r4, lsr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3600] @ 0xe10 │ │ │ │ ldr ip, [pc, #4012] @ 39e854 │ │ │ │ mov r6, r1 │ │ │ │ @@ -863091,15 +863091,15 @@ │ │ │ │ stmmi r8, {r1, r8, fp} │ │ │ │ addmi r1, r8, r1 │ │ │ │ addmi r0, r1, r1, lsl #2 │ │ │ │ stmmi r1, {r0, r8, fp} │ │ │ │ ldmmi r8, {r0, r8} │ │ │ │ stmiami r8!, {r0, r8, ip, sp} │ │ │ │ ldmmi r8, {r0, r9} │ │ │ │ - smlaltteq lr, fp, r0, r0 │ │ │ │ + strdeq lr, [fp, #-4] │ │ │ │ cmneq sl, ip, lsl sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ mov r9, r2 │ │ │ │ @@ -863623,15 +863623,15 @@ │ │ │ │ adcmi r0, fp, r1, lsl #6 │ │ │ │ stmiami r8!, {r0, r8, r9, sp} │ │ │ │ stmiami r8!, {r0, r8, r9, fp, ip, sp} │ │ │ │ adcmi r6, r8, r1, lsl #6 │ │ │ │ stmiami r8!, {r0, sl, ip, pc} │ │ │ │ stmiami fp!, {r0, sl} │ │ │ │ stmiami fp!, {r0, sp} │ │ │ │ - cmpeq fp, ip, ror sl │ │ │ │ + @ instruction: 0x014bda90 │ │ │ │ cmneq sl, r8, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrb r3, [r0, #24] │ │ │ │ ldr r6, [r0, #32] │ │ │ │ @@ -864167,18 +864167,18 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmnpeq r9, r4, lsr r8 @ p-variant is OBSOLETE │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ ldrsbeq ip, [r1, #-88]! @ 0xffffffa8 │ │ │ │ ldrheq pc, [r9, #-104]! @ 0xffffff98 @ │ │ │ │ - rsceq r8, r6, r0, ror #8 │ │ │ │ - rsceq r6, r6, ip, lsr sp │ │ │ │ - rsceq r8, r6, ip, asr r4 │ │ │ │ - rsceq r6, r6, r4, lsl sp │ │ │ │ + rsceq r8, r6, r0, ror r4 │ │ │ │ + rsceq r6, r6, ip, asr #26 │ │ │ │ + rsceq r8, r6, ip, ror #8 │ │ │ │ + rsceq r6, r6, r4, lsr #26 │ │ │ │ ldr r3, [r1] │ │ │ │ cmp r3, #6 │ │ │ │ beq 3a0a18 │ │ │ │ ldr r3, [pc, #88] @ 3a0a50 │ │ │ │ sub r2, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #9 │ │ │ │ @@ -864198,15 +864198,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #6 │ │ │ │ bx lr │ │ │ │ mov r0, #8 │ │ │ │ bx lr │ │ │ │ mov r0, #9 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x014bdc94 │ │ │ │ + smlaltbeq sp, fp, r8, ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ ldr ip, [r1] │ │ │ │ @@ -866322,15 +866322,15 @@ │ │ │ │ str r9, [r1] │ │ │ │ bne 3a2a9c │ │ │ │ add r3, r1, #8 │ │ │ │ b 3a2ae8 │ │ │ │ cmneq r9, r4, ror r6 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorsvc r8, lr, r3 │ │ │ │ - cmpeq fp, ip, asr ip │ │ │ │ + cmpeq fp, r0, ror ip │ │ │ │ andeq r1, r0, r8, ror #8 │ │ │ │ subvc r0, r6, r4 │ │ │ │ subvc r0, r6, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -866460,15 +866460,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr r1, [r5] │ │ │ │ b 3a2cd0 │ │ │ │ cmneq r9, r0, asr #8 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorsvc r8, lr, r3 │ │ │ │ - cmpeq fp, r8, lsr #20 │ │ │ │ + cmpeq fp, ip, lsr sl │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -866659,15 +866659,15 @@ │ │ │ │ b 3a2f98 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ rsbsvc r8, r3, r9 │ │ │ │ andvs r0, r0, r4 │ │ │ │ cmneq r9, r8, lsl r2 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorsvc r8, lr, r3 │ │ │ │ - cmpeq fp, r0, ror r7 │ │ │ │ + smlalbbeq fp, fp, r4, r7 @ │ │ │ │ andeq r1, r0, r8, ror #8 │ │ │ │ subvc r0, r6, r4 │ │ │ │ subvc r0, r6, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -866849,15 +866849,15 @@ │ │ │ │ b 3a32ac │ │ │ │ nop @ (mov r0, r0) │ │ │ │ rsbsvc r8, r3, r9 │ │ │ │ andvs r0, r0, r4 │ │ │ │ ldrsheq ip, [r9, #-232]! @ 0xffffff18 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorsvc r8, lr, r3 │ │ │ │ - cmpeq fp, r0, asr r4 │ │ │ │ + cmpeq fp, r4, ror #8 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -868190,15 +868190,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #9 │ │ │ │ bx lr │ │ │ │ mov r0, #7 │ │ │ │ bx lr │ │ │ │ mov r0, #5 │ │ │ │ bx lr │ │ │ │ - cmpeq fp, r4, lsl pc │ │ │ │ + cmpeq fp, r8, lsr #30 │ │ │ │ ldr r1, [pc, #32] @ 3a48dc │ │ │ │ ldr r2, [pc, #32] @ 3a48e0 │ │ │ │ ldr r3, [pc, #32] @ 3a48e4 │ │ │ │ add r1, pc, r1 │ │ │ │ add r2, pc, r2 │ │ │ │ add r3, pc, r3 │ │ │ │ str r1, [r0, #2832] @ 0xb10 │ │ │ │ @@ -868262,15 +868262,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ beq 3a49c8 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ cmp r3, #3 │ │ │ │ beq 3a4a28 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ cmp r0, #25 │ │ │ │ bhi 3a4a44 │ │ │ │ cmp r0, #2 │ │ │ │ bls 3a4a08 │ │ │ │ ldr r3, [pc, #204] @ 3a4ab8 │ │ │ │ mov r2, #1 │ │ │ │ ands r3, r3, r2, lsl r0 │ │ │ │ @@ -868396,15 +868396,15 @@ │ │ │ │ strb r2, [sp, #34] @ 0x22 │ │ │ │ ldr r1, [r8, #2560] @ 0xa00 │ │ │ │ mov r2, sp │ │ │ │ add r0, r4, #160 @ 0xa0 │ │ │ │ str r9, [sp] │ │ │ │ str r7, [sp, #28] │ │ │ │ str r5, [sp, #4] │ │ │ │ - bl 453cf4 │ │ │ │ + bl 453d0c │ │ │ │ ldr r3, [pc, #440] @ 3a4dac │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #16777216 @ 0x1000000 │ │ │ │ bne 3a4c18 │ │ │ │ ldrh r5, [r4, #74] @ 0x4a │ │ │ │ mov r0, r5 │ │ │ │ @@ -868560,15 +868560,15 @@ │ │ │ │ strb r2, [sp, #34] @ 0x22 │ │ │ │ ldr r1, [r8, #2560] @ 0xa00 │ │ │ │ mov r2, sp │ │ │ │ add r0, r4, #160 @ 0xa0 │ │ │ │ str r9, [sp] │ │ │ │ str r7, [sp, #28] │ │ │ │ str r5, [sp, #4] │ │ │ │ - bl 453cf4 │ │ │ │ + bl 453d0c │ │ │ │ ldr r3, [pc, #440] @ 3a503c │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #16777216 @ 0x1000000 │ │ │ │ bne 3a4ea8 │ │ │ │ ldrh r5, [r4, #74] @ 0x4a │ │ │ │ mov r0, r5 │ │ │ │ @@ -868754,15 +868754,15 @@ │ │ │ │ ldr r1, [r9, #2560] @ 0xa00 │ │ │ │ mov r3, sp │ │ │ │ add r2, sp, #8 │ │ │ │ add r0, r4, #160 @ 0xa0 │ │ │ │ str r8, [sp, #24] │ │ │ │ str sl, [sp, #32] │ │ │ │ strb r5, [sp, #40] @ 0x28 │ │ │ │ - bl 453cf4 │ │ │ │ + bl 453d0c │ │ │ │ cmp r0, r6 │ │ │ │ beq 3a5098 │ │ │ │ ldr r0, [r4, #144] @ 0x90 │ │ │ │ ldr r5, [r4, #456] @ 0x1c8 │ │ │ │ ldr r4, [r4, #460] @ 0x1cc │ │ │ │ bl 3bda88 │ │ │ │ cmp r0, r5 │ │ │ │ @@ -868885,15 +868885,15 @@ │ │ │ │ ldr r3, [pc, #252] @ 3a5474 │ │ │ │ ldr r3, [r8, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #128 @ 0x80 │ │ │ │ beq 3a541c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, #2 │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov r7, r0 │ │ │ │ ldrh r0, [r5, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ subs r3, r0, #0 │ │ │ │ beq 3a5450 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -868942,20 +868942,20 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ b 3a53a8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r9, r0, lsr #28 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrsheq sl, [r9, #-216]! @ 0xffffff28 │ │ │ │ cmneq r9, ip, lsl #27 │ │ │ │ - ldrdeq r8, [r7], #204 @ 0xcc @ │ │ │ │ + rsceq r8, r7, ip, ror #25 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - rsceq r3, r6, r4, lsr #24 │ │ │ │ - smlaleq r2, r6, ip, r2 │ │ │ │ - ldrdeq r3, [r6], #188 @ 0xbc @ │ │ │ │ - smlaleq r2, r6, r4, r9 │ │ │ │ + rsceq r3, r6, r4, lsr ip │ │ │ │ + rsceq r2, r6, ip, lsr #5 │ │ │ │ + rsceq r3, r6, ip, ror #23 │ │ │ │ + rsceq r2, r6, r4, lsr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh r7, [r0, #74] @ 0x4a │ │ │ │ cmp r7, r1 │ │ │ │ beq 3a55b4 │ │ │ │ @@ -869089,15 +869089,15 @@ │ │ │ │ ldr r3, [pc, #1072] @ 3a5ad8 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #128 @ 0x80 │ │ │ │ bne 3a58e8 │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r4, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ add r5, r7, #19968 @ 0x4e00 │ │ │ │ add r5, r5, #40 @ 0x28 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ ldrh r0, [r4, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3a58b0 │ │ │ │ @@ -869158,15 +869158,15 @@ │ │ │ │ ldr r3, [pc, #796] @ 3a5ad8 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #128 @ 0x80 │ │ │ │ bne 3a59c4 │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r4, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ add r5, r7, #19968 @ 0x4e00 │ │ │ │ add r5, r5, #40 @ 0x28 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ ldrh r0, [r4, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3a58cc │ │ │ │ @@ -869230,15 +869230,15 @@ │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ b 3a57f8 │ │ │ │ ldr r0, [pc, #532] @ 3a5af8 │ │ │ │ add r0, pc, r0 │ │ │ │ b 3a5738 │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r4, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ ldrh r0, [r4, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3a5aa8 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ @@ -869284,15 +869284,15 @@ │ │ │ │ str fp, [sp, #28] │ │ │ │ str sl, [sp, #24] │ │ │ │ str r9, [sp, #20] │ │ │ │ str r8, [sp, #16] │ │ │ │ bl 2e8ef8 │ │ │ │ b 3a56b4 │ │ │ │ ldrb r0, [r4, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ ldrh r0, [r4, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3a5ac4 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ @@ -869354,29 +869354,29 @@ │ │ │ │ ldr r3, [pc, #76] @ 3a5b18 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ b 3a59e8 │ │ │ │ cmneq r9, r0, ror r9 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ cmneq fp, ip, lsr r5 │ │ │ │ - strdeq r3, [r6], #152 @ 0x98 @ │ │ │ │ + rsceq r3, r6, r8, lsl #20 │ │ │ │ cmneq fp, ip, lsr #8 │ │ │ │ - rsceq r3, r6, r4, asr #16 │ │ │ │ + rsceq r3, r6, r4, asr r8 │ │ │ │ + rsceq r2, r6, r4, asr #10 │ │ │ │ rsceq r2, r6, r4, lsr r5 │ │ │ │ - rsceq r2, r6, r4, lsr #10 │ │ │ │ + rsceq r2, r6, r8, lsr #10 │ │ │ │ rsceq r2, r6, r8, lsl r5 │ │ │ │ - rsceq r2, r6, r8, lsl #10 │ │ │ │ - ldrdeq r3, [r6], #112 @ 0x70 @ │ │ │ │ - rsceq r1, r6, ip, lsl #26 │ │ │ │ - rsceq r3, r6, r8, asr r6 │ │ │ │ - rsceq r1, r6, r4, lsr ip │ │ │ │ - rsceq r2, r6, r8, asr #6 │ │ │ │ + rsceq r3, r6, r0, ror #15 │ │ │ │ + rsceq r1, r6, ip, lsl sp │ │ │ │ + rsceq r3, r6, r8, ror #12 │ │ │ │ + rsceq r1, r6, r4, asr #24 │ │ │ │ + rsceq r2, r6, r8, asr r3 │ │ │ │ + rsceq r2, r6, ip, asr #6 │ │ │ │ rsceq r2, r6, ip, lsr r3 │ │ │ │ - rsceq r2, r6, ip, lsr #6 │ │ │ │ - rsceq r2, r6, r0, lsr #6 │ │ │ │ + rsceq r2, r6, r0, lsr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #66 @ 0x42 │ │ │ │ bl 53cf4 │ │ │ │ clz r0, r0 │ │ │ │ @@ -869438,20 +869438,20 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str r4, [sp, #8] │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 3a5bb4 │ │ │ │ - cmpeq fp, sl, ror fp │ │ │ │ + smlalbbeq r8, fp, lr, fp │ │ │ │ cmneq r9, r0, ror r4 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - strdeq r3, [r6], #88 @ 0x58 @ │ │ │ │ - rsceq r3, r6, r4, asr #4 │ │ │ │ - smlaleq r1, r6, r8, sl │ │ │ │ + rsceq r3, r6, r8, lsl #12 │ │ │ │ + rsceq r3, r6, r4, asr r2 │ │ │ │ + rsceq r1, r6, r8, lsr #21 │ │ │ │ ldr r3, [r1, #504] @ 0x1f8 │ │ │ │ tst r3, #131072 @ 0x20000 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -869613,15 +869613,15 @@ │ │ │ │ ldm ip!, {r0, r1, r2, r3} │ │ │ │ mov lr, r5 │ │ │ │ stmia lr!, {r0, r1, r2, r3} │ │ │ │ ldm ip, {r0, r1, r2} │ │ │ │ stm lr, {r0, r1, r2} │ │ │ │ add r0, r7, #21248 @ 0x5300 │ │ │ │ add r0, r0, #184 @ 0xb8 │ │ │ │ - bl e30640 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4169b4> │ │ │ │ + bl e30658 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4169b4> │ │ │ │ cmp r6, #0 │ │ │ │ strh r0, [r5, #36] @ 0x24 │ │ │ │ beq 3a5f08 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ bl 1d5068 │ │ │ │ mov r3, #1 │ │ │ │ @@ -869817,15 +869817,15 @@ │ │ │ │ ldr r2, [r0, #2560] @ 0xa00 │ │ │ │ str r1, [sp, #64] @ 0x40 │ │ │ │ add r0, sp, #328 @ 0x148 │ │ │ │ add r1, sp, #64 @ 0x40 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ ldrb r3, [r2, #84] @ 0x54 │ │ │ │ add r2, sp, #120 @ 0x78 │ │ │ │ - bl 454b9c │ │ │ │ + bl 454bb4 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ add r1, sp, #372 @ 0x174 │ │ │ │ add r0, r4, #40 @ 0x28 │ │ │ │ bl 52ed8 │ │ │ │ ldrh r2, [r6, #74] @ 0x4a │ │ │ │ ldr r3, [pc, #524] @ 3a6448 │ │ │ │ cmp r2, r3 │ │ │ │ @@ -869900,22 +869900,22 @@ │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ str r5, [sp, #28] │ │ │ │ bl 53d00 │ │ │ │ add r3, sp, #20 │ │ │ │ mov r1, r8 │ │ │ │ add r2, sp, #28 │ │ │ │ mov r0, r9 │ │ │ │ - bl 453cf4 │ │ │ │ + bl 453d0c │ │ │ │ ldr r3, [r7, #656] @ 0x290 │ │ │ │ add r2, sp, #64 @ 0x40 │ │ │ │ ldr r3, [r3, #2560] @ 0xa00 │ │ │ │ add r1, sp, #16 │ │ │ │ add r0, sp, #120 @ 0x78 │ │ │ │ ldrb r3, [r3, #84] @ 0x54 │ │ │ │ - bl 454b9c │ │ │ │ + bl 454bb4 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ add r1, sp, #164 @ 0xa4 │ │ │ │ add r0, r4, #40 @ 0x28 │ │ │ │ bl 52ed8 │ │ │ │ b 3a6278 │ │ │ │ ldrh r6, [r4, #4] │ │ │ │ str r8, [sp, #640] @ 0x280 │ │ │ │ @@ -869940,34 +869940,34 @@ │ │ │ │ mul r5, r8, r5 │ │ │ │ add r2, sp, #640 @ 0x280 │ │ │ │ mov r1, r6 │ │ │ │ add r0, r4, #40 @ 0x28 │ │ │ │ str r7, [sp] │ │ │ │ str r5, [sp, #8] │ │ │ │ str r9, [sp, #4] │ │ │ │ - bl 45595c │ │ │ │ + bl 455974 │ │ │ │ b 3a6278 │ │ │ │ ldr r2, [pc, #56] @ 3a6450 │ │ │ │ add r1, r6, #160 @ 0xa0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r2 │ │ │ │ b 3a61fc │ │ │ │ mov r8, #1 │ │ │ │ b 3a63e4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [pc, #28] @ 3a6454 │ │ │ │ add r3, pc, r3 │ │ │ │ b 3a61fc │ │ │ │ cmneq r9, r4, asr pc │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq fp, r0, lsr r6 │ │ │ │ + cmpeq fp, r4, asr #12 │ │ │ │ @ instruction: 0x000001b7 │ │ │ │ cmneq r9, r8, ror sp │ │ │ │ - cmpeq fp, r8, asr #8 │ │ │ │ - cmpeq fp, ip, lsr #8 │ │ │ │ + cmpeq fp, r0, ror #8 │ │ │ │ + cmpeq fp, r4, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr r6, [sp, #44] @ 0x2c │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ @@ -870018,15 +870018,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ beq 3a6550 │ │ │ │ mov r3, #0 │ │ │ │ add r0, r6, #21248 @ 0x5300 │ │ │ │ ldrh r1, [r5, #36] @ 0x24 │ │ │ │ add r0, r0, #184 @ 0xb8 │ │ │ │ str r3, [r5, #8] │ │ │ │ - bl e30734 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416aa8> │ │ │ │ + bl e3074c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416aa8> │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 543d8 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #1480] @ 0x5c8 │ │ │ │ @@ -870077,15 +870077,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 1d5068 │ │ │ │ cmp r0, #0 │ │ │ │ bne 3a66bc │ │ │ │ add r0, r7, #21248 @ 0x5300 │ │ │ │ ldrh r1, [r6, #52] @ 0x34 │ │ │ │ add r0, r0, #184 @ 0xb8 │ │ │ │ - bl e30734 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416aa8> │ │ │ │ + bl e3074c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416aa8> │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 543d8 │ │ │ │ ldr r0, [r5, #968] @ 0x3c8 │ │ │ │ mov r1, r4 │ │ │ │ bl 2e7d90 │ │ │ │ ldr r0, [r8, #68] @ 0x44 │ │ │ │ @@ -870167,15 +870167,15 @@ │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldr r3, [lr] │ │ │ │ add r0, r6, #21248 @ 0x5300 │ │ │ │ str r3, [ip] │ │ │ │ add r0, r0, #184 @ 0xb8 │ │ │ │ - bl e30640 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4169b4> │ │ │ │ + bl e30658 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4169b4> │ │ │ │ ldrb r4, [fp, #1] │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [sp, #55] @ 0x37 │ │ │ │ lsr r3, r4, #4 │ │ │ │ ands r3, r3, #1 │ │ │ │ strh r0, [sl, #52] @ 0x34 │ │ │ │ beq 3a6974 │ │ │ │ @@ -870329,15 +870329,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ ldrb r4, [r3, #84] @ 0x54 │ │ │ │ bl 2e1e94 │ │ │ │ mov r1, #0 │ │ │ │ add r2, sp, #184 @ 0xb8 │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, r5 │ │ │ │ - bl 454944 │ │ │ │ + bl 45495c │ │ │ │ bic r3, r5, #2 │ │ │ │ cmp r3, #200 @ 0xc8 │ │ │ │ str r3, [sp, #16] │ │ │ │ add r3, sp, #185 @ 0xb9 │ │ │ │ str r3, [sp, #4] │ │ │ │ bne 3a6eac │ │ │ │ cmp r5, #200 @ 0xc8 │ │ │ │ @@ -870767,15 +870767,15 @@ │ │ │ │ b 3a6914 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r9, r4, ror #17 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ rsbsmi r0, r0, r0 │ │ │ │ andeq pc, pc, r0, lsl #30 │ │ │ │ cmneq r9, ip, lsr #13 │ │ │ │ - smlalbbeq r7, fp, sl, ip │ │ │ │ + @ instruction: 0x014b7c9e │ │ │ │ strbhi ip, [fp, #2679]! @ 0xa77 │ │ │ │ bicvs r8, r8, pc, asr #12 │ │ │ │ strtcs r4, [r3], #-1064 @ 0xfffffbd8 │ │ │ │ @ instruction: 0x9e3779b1 │ │ │ │ adcsgt sl, r2, #976 @ 0x3d0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ @@ -870788,16 +870788,16 @@ │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ submi r0, r0, r0 │ │ │ │ rsbsmi r0, ip, #0 │ │ │ │ ldrbmi pc, [pc, -r0, lsl #30]! @ │ │ │ │ cmnmi pc, #0 │ │ │ │ cmnmi r0, r0 │ │ │ │ andeq pc, r0, r0, lsl #31 │ │ │ │ - rsceq r2, r6, r0, ror #2 │ │ │ │ - strdeq r0, [r6], #92 @ 0x5c @ │ │ │ │ + rsceq r2, r6, r0, ror r1 │ │ │ │ + rsceq r0, r6, ip, lsl #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ add r7, r0, #20480 @ 0x5000 │ │ │ │ ldrb r3, [r7, #972] @ 0x3cc │ │ │ │ ldr r2, [pc, #2704] @ 3a7c00 │ │ │ │ @@ -871483,21 +871483,21 @@ │ │ │ │ strbhi ip, [fp, #2679]! @ 0xa77 │ │ │ │ bicvs r8, r8, pc, asr #12 │ │ │ │ strtcs r4, [r3], #-1064 @ 0xfffffbd8 │ │ │ │ @ instruction: 0x9e3779b1 │ │ │ │ @ instruction: 0x165667b1 │ │ │ │ adcsgt sl, r2, #976 @ 0x3d0 │ │ │ │ cmneq r9, ip, ror ip │ │ │ │ - cmpeq fp, r8, lsr #6 │ │ │ │ - cmpeq fp, r8, lsl #6 │ │ │ │ - cmpeq fp, r8, asr #6 │ │ │ │ + cmpeq fp, ip, lsr r3 │ │ │ │ + cmpeq fp, ip, lsl r3 │ │ │ │ + cmpeq fp, ip, asr r3 │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ - smlaltbeq r7, fp, r4, r2 │ │ │ │ - cmpeq fp, r8, lsl #2 │ │ │ │ - smlalbbeq r7, fp, r0, r1 │ │ │ │ + strheq r7, [fp, #-40] @ 0xffffffd8 │ │ │ │ + cmpeq fp, ip, lsl r1 │ │ │ │ + @ instruction: 0x014b7194 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r2, [pc, #212] @ 3a7d2c │ │ │ │ mov r4, r0 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -871548,15 +871548,15 @@ │ │ │ │ bl 2e7a10 │ │ │ │ mov r1, #256 @ 0x100 │ │ │ │ mov r3, r0 │ │ │ │ add r0, r4, #21248 @ 0x5300 │ │ │ │ str r3, [r5, #968] @ 0x3c8 │ │ │ │ add r0, r0, #184 @ 0xb8 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ - b e305e8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41695c> │ │ │ │ + b e30600 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41695c> │ │ │ │ @ instruction: 0xffffe914 │ │ │ │ cmneq r9, r8, lsl #7 │ │ │ │ @ instruction: 0xffffea80 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xffffe218 │ │ │ │ @ instruction: 0xffffe84c │ │ │ │ @ instruction: 0xffffe7b0 │ │ │ │ @@ -871612,15 +871612,15 @@ │ │ │ │ add r4, r4, #8 │ │ │ │ mov r0, r4 │ │ │ │ bl 1d5068 │ │ │ │ cmp r0, #0 │ │ │ │ bne 3a7e8c │ │ │ │ add r0, r6, #21248 @ 0x5300 │ │ │ │ add r0, r0, #184 @ 0xb8 │ │ │ │ - bl e30630 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4169a4> │ │ │ │ + bl e30648 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4169a4> │ │ │ │ ldr r0, [r5, #968] @ 0x3c8 │ │ │ │ bl 2ebd10 │ │ │ │ ldr r0, [r5, #948] @ 0x3b4 │ │ │ │ bl 3bd224 │ │ │ │ ldr r0, [r5, #944] @ 0x3b0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 2ebd10 │ │ │ │ @@ -871709,15 +871709,15 @@ │ │ │ │ bl 32eb0c │ │ │ │ add r7, r0, #50 @ 0x32 │ │ │ │ bic r7, r7, #31 │ │ │ │ mov r4, r0 │ │ │ │ str r0, [r5, #96] @ 0x60 │ │ │ │ str r7, [r5, #100] @ 0x64 │ │ │ │ b 3a7ef4 │ │ │ │ - cmpeq fp, ip, ror sl │ │ │ │ + @ instruction: 0x014b6a94 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov sl, r0 │ │ │ │ mov r7, r1 │ │ │ │ @@ -872297,33 +872297,33 @@ │ │ │ │ bic r3, r3, #51 @ 0x33 │ │ │ │ orr r3, r3, #17 │ │ │ │ strb r3, [r6, #52] @ 0x34 │ │ │ │ b 3a83c4 │ │ │ │ cmneq r9, ip, lsl r0 │ │ │ │ andeq r1, r0, r0, ror #31 │ │ │ │ strdeq r1, [r0], -r0 │ │ │ │ - strdeq r6, [fp, #-140] @ 0xffffff74 │ │ │ │ + cmpeq fp, r4, lsl r9 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ andeq r0, r0, ip, ror #30 │ │ │ │ - rsceq r1, r6, ip, asr #1 │ │ │ │ + ldrdeq r1, [r6], #12 @ │ │ │ │ cmnmi pc, #0 │ │ │ │ addmi r6, r8, r1, lsl #8 │ │ │ │ addmi r8, r8, r1 │ │ │ │ addmi r1, r1, r1, lsl #10 │ │ │ │ stmmi r8, {r0, r8, ip, sp, lr} │ │ │ │ stmmi r1, {r0, sl, ip} │ │ │ │ stmmi r8, {r1, fp, pc} │ │ │ │ stmmi r8, {r1, fp, ip, sp, lr} │ │ │ │ - smlaltteq r6, fp, r6, r3 │ │ │ │ + strdeq r6, [fp, #-62] @ 0xffffffc2 │ │ │ │ andeq r1, r0, r4, asr lr │ │ │ │ - rsceq r0, r6, r0, lsl #21 │ │ │ │ - rsceq r0, r6, ip, lsr #19 │ │ │ │ - rsceq lr, r5, r0, lsr lr │ │ │ │ - rsceq r0, r6, ip, asr #19 │ │ │ │ - rsceq lr, r5, r4, lsl lr │ │ │ │ + smlaleq r0, r6, r0, sl │ │ │ │ + strheq r0, [r6], #156 @ 0x9c @ │ │ │ │ + rsceq lr, r5, r0, asr #28 │ │ │ │ + ldrdeq r0, [r6], #156 @ 0x9c @ │ │ │ │ + rsceq lr, r5, r4, lsr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov sl, r0 │ │ │ │ mov r7, r1 │ │ │ │ @@ -872869,33 +872869,33 @@ │ │ │ │ bic r3, r3, #51 @ 0x33 │ │ │ │ orr r3, r3, #17 │ │ │ │ strb r3, [r6, #52] @ 0x34 │ │ │ │ b 3a8cfc │ │ │ │ cmneq r9, r0, lsr #13 │ │ │ │ andeq r1, r0, r0, ror #31 │ │ │ │ strdeq r1, [r0], -r0 │ │ │ │ - @ instruction: 0x014b5f96 │ │ │ │ + smlaltbeq r5, fp, lr, pc @ │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ strdeq r1, [r0], -r0 │ │ │ │ - rsceq r0, r6, ip, asr #14 │ │ │ │ + rsceq r0, r6, ip, asr r7 │ │ │ │ cmnmi pc, #0 │ │ │ │ addmi r6, r8, r1, lsl #8 │ │ │ │ addmi r8, r8, r1 │ │ │ │ addmi r1, r1, r1, lsl #10 │ │ │ │ stmmi r8, {r0, r8, ip, sp, lr} │ │ │ │ stmmi r1, {r0, sl, ip} │ │ │ │ stmmi r8, {r1, fp, pc} │ │ │ │ stmmi r8, {r1, fp, ip, sp, lr} │ │ │ │ - ldrdeq r5, [fp, #-164] @ 0xffffff5c │ │ │ │ + smlaltteq r5, fp, ip, sl │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ - smlaleq r0, r6, r0, r1 │ │ │ │ - strheq r0, [r6], #12 @ │ │ │ │ - rsceq lr, r5, r0, asr #10 │ │ │ │ - ldrdeq r0, [r6], #12 @ │ │ │ │ - rsceq lr, r5, r4, lsr #10 │ │ │ │ + rsceq r0, r6, r0, lsr #3 │ │ │ │ + rsceq r0, r6, ip, asr #1 │ │ │ │ + rsceq lr, r5, r0, asr r5 │ │ │ │ + rsceq r0, r6, ip, ror #1 │ │ │ │ + rsceq lr, r5, r4, lsr r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ add r4, r1, #56 @ 0x38 │ │ │ │ add r6, r1, #72 @ 0x48 │ │ │ │ @@ -872964,15 +872964,15 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r9, ip, lsr sp │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - smlalseq r8, r4, ip, r0 │ │ │ │ + rscseq r8, r4, ip, lsr #1 │ │ │ │ ldrsheq r6, [r9, #-200]! @ 0xffffff38 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #424] @ 3a9510 │ │ │ │ ldr r3, [pc, #424] @ 3a9514 │ │ │ │ @@ -873345,16 +873345,16 @@ │ │ │ │ bl 3dd994 │ │ │ │ str r0, [sp, #120] @ 0x78 │ │ │ │ b 3a9700 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r9, ip, ror #19 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x0179699c │ │ │ │ - cmpeq fp, r0, ror r3 │ │ │ │ - rscseq r7, r4, ip, ror #25 │ │ │ │ + smlalbbeq r5, fp, r8, r3 │ │ │ │ + ldrsheq r7, [r4], #204 @ 0xcc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ subs r6, r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ @@ -873700,23 +873700,23 @@ │ │ │ │ ldr r0, [r7, #16] │ │ │ │ strb r1, [sp, #32] │ │ │ │ b 3a9cac │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsheq r6, [r9, #-80]! @ 0xffffffb0 │ │ │ │ cmneq r9, r0, ror #11 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - @ instruction: 0x014b4f9d │ │ │ │ + strheq r4, [fp, #-245] @ 0xffffff0b │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ cmneq r9, r8, lsl #8 │ │ │ │ muleq r0, r3, r2 │ │ │ │ @ instruction: 0x000002b6 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ - cmpeq fp, r4, lsl #26 │ │ │ │ + cmpeq fp, ip, lsl sp │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ - smlaltteq r4, fp, r8, fp │ │ │ │ + cmpeq fp, r0, lsl #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r2, [pc, #576] @ 3aa144 │ │ │ │ ldr r3, [pc, #576] @ 3aa148 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -873881,15 +873881,15 @@ │ │ │ │ str r1, [sp] │ │ │ │ bl 2f21d0 │ │ │ │ ldr r3, [pc, #24] @ 3aa1a8 │ │ │ │ add r3, pc, r3 │ │ │ │ strd r0, [r3] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - rsceq pc, r5, ip, lsl r1 @ │ │ │ │ + rsceq pc, r5, ip, lsr #2 │ │ │ │ cmneq r1, r0, lsr #31 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ cmneq fp, r4, asr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -873902,15 +873902,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 3aa1f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - strheq pc, [r5], #12 @ │ │ │ │ + rsceq pc, r5, ip, asr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh lr, [r1, #8] │ │ │ │ ldrh r2, [r1, #6] │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -873920,15 +873920,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 3aa238 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - strheq pc, [r5], #4 @ │ │ │ │ + rsceq pc, r5, r4, asr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh lr, [r1, #6] │ │ │ │ ldrh r2, [r1, #4] │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -873938,15 +873938,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 3aa280 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - smlaleq pc, r5, ip, r0 @ │ │ │ │ + rsceq pc, r5, ip, lsr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh lr, [r1, #6] │ │ │ │ ldrh r2, [r1, #4] │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -873956,51 +873956,51 @@ │ │ │ │ ldr r2, [pc, #20] @ 3aa2c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - rsceq pc, r5, ip, ror r0 @ │ │ │ │ + rsceq pc, r5, ip, lsl #1 │ │ │ │ ldr r2, [pc, #12] @ 3aa2e0 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - rsceq pc, r5, r4, ror r0 @ │ │ │ │ + rsceq pc, r5, r4, lsl #1 │ │ │ │ ldr r2, [pc, #12] @ 3aa2f8 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - rsceq pc, r5, r4, lsl #1 │ │ │ │ + smlaleq pc, r5, r4, r0 @ │ │ │ │ ldr r2, [pc, #12] @ 3aa310 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - rsceq pc, r5, r0, lsl #1 │ │ │ │ + smlaleq pc, r5, r0, r0 @ │ │ │ │ ldr r2, [pc, #12] @ 3aa328 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - rsceq pc, r5, r4, lsl #1 │ │ │ │ + smlaleq pc, r5, r4, r0 @ │ │ │ │ ldr r2, [pc, #12] @ 3aa340 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - rsceq pc, r5, r8, ror r0 @ │ │ │ │ + rsceq pc, r5, r8, lsl #1 │ │ │ │ ldr r2, [pc, #12] @ 3aa358 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - rsceq pc, r5, r0, lsl #1 │ │ │ │ + smlaleq pc, r5, r0, r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh lr, [r1, #6] │ │ │ │ ldrh r2, [r1, #4] │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -874010,15 +874010,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 3aa3a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - rsceq pc, r5, r0, asr r0 @ │ │ │ │ + rsceq pc, r5, r0, rrx │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh lr, [r1, #6] │ │ │ │ ldrh r2, [r1, #4] │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -874028,15 +874028,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 3aa3e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - rsceq pc, r5, r0, asr #32 │ │ │ │ + rsceq pc, r5, r0, asr r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ ldr r2, [r1, #20] │ │ │ │ ldr r3, [r1, #16] │ │ │ │ @@ -874056,15 +874056,15 @@ │ │ │ │ ldrb r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ stm sp, {ip, lr} │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - strdeq lr, [r5], #252 @ 0xfc @ │ │ │ │ + rsceq pc, r5, ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ ldr r2, [r1, #20] │ │ │ │ ldr r3, [r1, #16] │ │ │ │ @@ -874084,15 +874084,15 @@ │ │ │ │ ldrb r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ stm sp, {ip, lr} │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - rsceq pc, r5, r8, asr #32 │ │ │ │ + rsceq pc, r5, r8, asr r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r1, #4] │ │ │ │ @@ -874123,15 +874123,15 @@ │ │ │ │ mov ip, r0 │ │ │ │ ldr ip, [ip, #8] │ │ │ │ mov r0, r5 │ │ │ │ stm sp, {r6, ip} │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - rsceq pc, r5, r8, asr #32 │ │ │ │ + rsceq pc, r5, r8, asr r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r1, #4] │ │ │ │ @@ -874162,65 +874162,65 @@ │ │ │ │ mov ip, r0 │ │ │ │ ldr ip, [ip, #8] │ │ │ │ mov r0, r5 │ │ │ │ stm sp, {r6, ip} │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - rsceq pc, r5, r0, asr r0 @ │ │ │ │ + rsceq pc, r5, r0, rrx │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r5, r0 │ │ │ │ mov r1, #1 │ │ │ │ ldr r0, [r4] │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov r1, #1 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ ldr r2, [pc, #32] @ 3aa664 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov ip, r0 │ │ │ │ str ip, [sp] │ │ │ │ mov r0, r5 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq pc, r5, r0, rrx │ │ │ │ + rsceq pc, r5, r0, ror r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r5, r0 │ │ │ │ mov r1, #1 │ │ │ │ ldr r0, [r4] │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov r1, #1 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ ldr r2, [pc, #32] @ 3aa6c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov ip, r0 │ │ │ │ str ip, [sp] │ │ │ │ mov r0, r5 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq pc, r5, r8, lsl r0 @ │ │ │ │ + rsceq pc, r5, r8, lsr #32 │ │ │ │ ldr r1, [pc, #12] @ 3aa6e0 │ │ │ │ ldr r0, [pc, #12] @ 3aa6e4 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ b 319b3c │ │ │ │ @ instruction: 0xfffffa74 │ │ │ │ ldrsheq r0, [fp, #-80]! @ 0xffffffb0 │ │ │ │ @@ -874241,26 +874241,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3aa764 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3aa718 │ │ │ │ ldr r2, [pc, #24] @ 3aa768 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328b78 │ │ │ │ ldrsbeq r2, [r1, #-152]! @ 0xffffff68 │ │ │ │ - rsceq lr, r5, ip, ror pc │ │ │ │ + rsceq lr, r5, ip, lsl #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -874274,26 +874274,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3aa7e8 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3aa79c │ │ │ │ ldr r2, [pc, #24] @ 3aa7ec │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328c18 │ │ │ │ cmneq r1, r0, asr #18 │ │ │ │ - rsceq lr, r5, r0, lsl pc │ │ │ │ + rsceq lr, r5, r0, lsr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov sl, r2 │ │ │ │ ldr r2, [pc, #248] @ 3aa904 │ │ │ │ mov r5, r3 │ │ │ │ @@ -874332,15 +874332,15 @@ │ │ │ │ ldr r2, [pc, #124] @ 3aa910 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, sl │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ b 3aa848 │ │ │ │ ldr r2, [pc, #92] @ 3aa914 │ │ │ │ ldr r3, [pc, #76] @ 3aa908 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -874360,15 +874360,15 @@ │ │ │ │ b 328ad8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r9, r8, ror #15 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x01795790 │ │ │ │ cmneq r1, r4, asr #16 │ │ │ │ cmneq r9, r0, asr #14 │ │ │ │ - rsceq lr, r5, r8, lsl lr │ │ │ │ + rsceq lr, r5, r8, lsr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov sl, r2 │ │ │ │ ldr r2, [pc, #248] @ 3aaa30 │ │ │ │ mov r5, r3 │ │ │ │ @@ -874407,15 +874407,15 @@ │ │ │ │ ldr r2, [pc, #124] @ 3aaa3c │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, sl │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ b 3aa974 │ │ │ │ ldr r2, [pc, #92] @ 3aaa40 │ │ │ │ ldr r3, [pc, #76] @ 3aaa34 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -874435,15 +874435,15 @@ │ │ │ │ b 328ad8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrheq r5, [r9, #-108]! @ 0xffffff94 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r9, r4, ror #12 │ │ │ │ cmneq r1, r4, lsl #14 │ │ │ │ cmneq r9, r4, lsl r6 │ │ │ │ - rsceq lr, r5, ip, lsr #26 │ │ │ │ + rsceq lr, r5, ip, lsr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -874457,26 +874457,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3aaac4 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3aaa78 │ │ │ │ ldr r2, [pc, #24] @ 3aaac8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328ad8 │ │ │ │ cmneq r1, r8, lsr #12 │ │ │ │ - rsceq lr, r5, r0, asr #25 │ │ │ │ + ldrdeq lr, [r5], #192 @ 0xc0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ tst r1, #13 │ │ │ │ mov r4, r1 │ │ │ │ @@ -874531,15 +874531,15 @@ │ │ │ │ ldr r2, [pc, #192] @ 3aac70 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ b 3aab44 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ mov r0, r7 │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ ldr r7, [r3] │ │ │ │ bl 2e1e94 │ │ │ │ @@ -874576,15 +874576,15 @@ │ │ │ │ b 328b78 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r9, r0, lsl #10 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r9, r4, ror r4 │ │ │ │ cmneq r1, ip, ror #9 │ │ │ │ cmneq r9, r0, lsl #8 │ │ │ │ - rsceq lr, r5, r8, lsr fp │ │ │ │ + rsceq lr, r5, r8, asr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -874598,26 +874598,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3aacf8 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3aacac │ │ │ │ ldr r2, [pc, #24] @ 3aacfc │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328c18 │ │ │ │ cmneq r1, ip, asr #7 │ │ │ │ - rsceq lr, r5, r8, lsl fp │ │ │ │ + rsceq lr, r5, r8, lsr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -874631,26 +874631,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3aad7c │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3aad30 │ │ │ │ ldr r2, [pc, #24] @ 3aad80 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328b78 │ │ │ │ cmneq r1, r4, lsr r3 │ │ │ │ - rsceq lr, r5, r8, lsr #21 │ │ │ │ + strheq lr, [r5], #168 @ 0xa8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -874664,26 +874664,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3aae00 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3aadb4 │ │ │ │ ldr r2, [pc, #24] @ 3aae04 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328c18 │ │ │ │ @ instruction: 0x0171229c │ │ │ │ - rsceq lr, r5, r8, lsr sl │ │ │ │ + rsceq lr, r5, r8, asr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -874697,26 +874697,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3aae84 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3aae38 │ │ │ │ ldr r2, [pc, #24] @ 3aae88 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328b78 │ │ │ │ cmneq r1, r4, lsl #4 │ │ │ │ - rsceq lr, r5, r8, asr #19 │ │ │ │ + ldrdeq lr, [r5], #152 @ 0x98 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -874730,26 +874730,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3aaf08 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3aaebc │ │ │ │ ldr r2, [pc, #24] @ 3aaf0c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328c18 │ │ │ │ cmneq r1, ip, ror #2 │ │ │ │ - rsceq lr, r5, r0, ror #18 │ │ │ │ + rsceq lr, r5, r0, ror r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -874763,26 +874763,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3aaf8c │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3aaf40 │ │ │ │ ldr r2, [pc, #24] @ 3aaf90 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328b78 │ │ │ │ ldrsbeq r2, [r1, #-4]! │ │ │ │ - strdeq lr, [r5], #132 @ 0x84 @ │ │ │ │ + rsceq lr, r5, r4, lsl #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -874796,26 +874796,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3ab010 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3aafc4 │ │ │ │ ldr r2, [pc, #24] @ 3ab014 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328c18 │ │ │ │ cmneq r1, ip, lsr r0 │ │ │ │ - rsceq lr, r5, r4, lsl #17 │ │ │ │ + smlaleq lr, r5, r4, r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #220] @ 3ab110 │ │ │ │ mov r5, r3 │ │ │ │ @@ -874848,15 +874848,15 @@ │ │ │ │ ldr r2, [pc, #120] @ 3ab11c │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r6 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ strh r5, [r0] │ │ │ │ beq 3ab070 │ │ │ │ ldr r2, [pc, #80] @ 3ab120 │ │ │ │ ldr r3, [pc, #64] @ 3ab114 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -874875,15 +874875,15 @@ │ │ │ │ b 328b78 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r9, r0, asr #31 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r9, r0, lsl #31 │ │ │ │ cmneq r1, r8, asr pc │ │ │ │ cmneq r9, r8, lsr #30 │ │ │ │ - smlaleq lr, r5, ip, r7 │ │ │ │ + rsceq lr, r5, ip, lsr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -874897,26 +874897,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3ab1a4 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3ab158 │ │ │ │ ldr r2, [pc, #24] @ 3ab1a8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328c18 │ │ │ │ cmneq r1, r0, lsl #29 │ │ │ │ - rsceq lr, r5, r0, lsr #14 │ │ │ │ + rsceq lr, r5, r0, lsr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #220] @ 3ab2a4 │ │ │ │ mov r5, r3 │ │ │ │ @@ -874949,15 +874949,15 @@ │ │ │ │ ldr r2, [pc, #120] @ 3ab2b0 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r6 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ strh r5, [r0] │ │ │ │ beq 3ab204 │ │ │ │ ldr r2, [pc, #80] @ 3ab2b4 │ │ │ │ ldr r3, [pc, #64] @ 3ab2a8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -874976,15 +874976,15 @@ │ │ │ │ b 328b78 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r9, ip, lsr #28 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r9, ip, ror #27 │ │ │ │ @ instruction: 0x01711d9c │ │ │ │ @ instruction: 0x01794d94 │ │ │ │ - rsceq lr, r5, r8, lsr r6 │ │ │ │ + rsceq lr, r5, r8, asr #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -874998,26 +874998,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3ab338 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3ab2ec │ │ │ │ ldr r2, [pc, #24] @ 3ab33c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328c18 │ │ │ │ cmneq r1, r4, asr #25 │ │ │ │ - strheq lr, [r5], #88 @ 0x58 @ │ │ │ │ + rsceq lr, r5, r8, asr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #220] @ 3ab438 │ │ │ │ mov r5, r3 │ │ │ │ @@ -875050,15 +875050,15 @@ │ │ │ │ ldr r2, [pc, #120] @ 3ab444 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r6 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ strh r5, [r0] │ │ │ │ beq 3ab398 │ │ │ │ ldr r2, [pc, #80] @ 3ab448 │ │ │ │ ldr r3, [pc, #64] @ 3ab43c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -875077,15 +875077,15 @@ │ │ │ │ b 328b78 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01794c98 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r9, r8, asr ip │ │ │ │ cmneq r1, r0, ror #23 │ │ │ │ cmneq r9, r0, lsl #24 │ │ │ │ - ldrdeq lr, [r5], #68 @ 0x44 @ │ │ │ │ + rsceq lr, r5, r4, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -875099,26 +875099,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3ab4cc │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3ab480 │ │ │ │ ldr r2, [pc, #24] @ 3ab4d0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328c18 │ │ │ │ cmneq r1, r8, lsl #22 │ │ │ │ - rsceq lr, r5, r8, asr r4 │ │ │ │ + rsceq lr, r5, r8, ror #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov sl, r2 │ │ │ │ ldr r2, [pc, #248] @ 3ab5e8 │ │ │ │ mov r5, r3 │ │ │ │ @@ -875157,15 +875157,15 @@ │ │ │ │ ldr r2, [pc, #124] @ 3ab5f4 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, sl │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ b 3ab52c │ │ │ │ ldr r2, [pc, #92] @ 3ab5f8 │ │ │ │ ldr r3, [pc, #76] @ 3ab5ec │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -875185,15 +875185,15 @@ │ │ │ │ b 328ad8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r9, r4, lsl #22 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r9, ip, lsr #21 │ │ │ │ cmneq r1, ip, lsl #20 │ │ │ │ cmneq r9, ip, asr sl │ │ │ │ - rsceq lr, r5, r0, ror #6 │ │ │ │ + rsceq lr, r5, r0, ror r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -875207,26 +875207,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3ab67c │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3ab630 │ │ │ │ ldr r2, [pc, #24] @ 3ab680 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328b78 │ │ │ │ cmneq r1, r0, lsr r9 │ │ │ │ - rsceq lr, r5, ip, ror #5 │ │ │ │ + strdeq lr, [r5], #44 @ 0x2c @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -875240,26 +875240,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3ab700 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3ab6b4 │ │ │ │ ldr r2, [pc, #24] @ 3ab704 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328c18 │ │ │ │ @ instruction: 0x01711898 │ │ │ │ - rsceq lr, r5, r8, ror r2 │ │ │ │ + rsceq lr, r5, r8, lsl #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r9, r2 │ │ │ │ ldr r2, [pc, #268] @ 3ab830 │ │ │ │ mov r5, r3 │ │ │ │ @@ -875293,27 +875293,27 @@ │ │ │ │ ldr r2, [pc, #164] @ 3ab83c │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r9 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ mov r6, r0 │ │ │ │ stm r6, {r5, r7} │ │ │ │ beq 3ab764 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ ldr r5, [r8] │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ ldr r2, [pc, #88] @ 3ab840 │ │ │ │ ldr r3, [pc, #72] @ 3ab834 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -875331,15 +875331,15 @@ │ │ │ │ b 328b78 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsbeq r4, [r9, #-128]! @ 0xffffff80 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r9, ip, lsl #17 │ │ │ │ ldrheq r1, [r1, #-112]! @ 0xffffff90 │ │ │ │ cmneq r9, r0, lsl r8 │ │ │ │ - rsceq lr, r5, r4, ror #2 │ │ │ │ + rsceq lr, r5, r4, ror r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -875353,26 +875353,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3ab8c4 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3ab878 │ │ │ │ ldr r2, [pc, #24] @ 3ab8c8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328c18 │ │ │ │ cmneq r1, ip, lsr #13 │ │ │ │ - rsceq lr, r5, ip, ror #1 │ │ │ │ + strdeq lr, [r5], #12 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ tst r1, #13 │ │ │ │ mov r4, r1 │ │ │ │ @@ -875422,15 +875422,15 @@ │ │ │ │ ldr r2, [pc, #152] @ 3aba34 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ str r1, [sp, #28] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ ldr r1, [sp, #28] │ │ │ │ b 3ab934 │ │ │ │ ldr r2, [pc, #116] @ 3aba38 │ │ │ │ ldr r3, [pc, #100] @ 3aba2c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -875457,15 +875457,15 @@ │ │ │ │ b 328b78 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r9, r0, lsl #14 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r9, r8, lsl #13 │ │ │ │ cmneq r1, r4, lsl #11 │ │ │ │ cmneq r9, r4, lsr r6 │ │ │ │ - smlaleq sp, r5, r8, pc @ │ │ │ │ + rsceq sp, r5, r8, lsr #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -875479,26 +875479,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 3ababc │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl e323ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ + bl e323c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418720> │ │ │ │ tst r4, #16 │ │ │ │ beq 3aba70 │ │ │ │ ldr r2, [pc, #24] @ 3abac0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 328c18 │ │ │ │ cmneq r1, ip, lsl #9 │ │ │ │ - smlaleq sp, r5, r4, pc @ │ │ │ │ + rsceq sp, r5, r4, lsr #31 │ │ │ │ ldr r1, [r0, #12] │ │ │ │ ldr r2, [r0, #16] │ │ │ │ mov r3, #0 │ │ │ │ str r2, [r1, #4] │ │ │ │ str r1, [r2] │ │ │ │ str r3, [r0, #16] │ │ │ │ str r3, [r0, #12] │ │ │ │ @@ -875808,17 +875808,17 @@ │ │ │ │ bl 2e8ef8 │ │ │ │ b 3abec8 │ │ │ │ cmneq r9, r8, ror #9 │ │ │ │ @ instruction: 0xfffffdec │ │ │ │ mvnsmi r0, #0 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ ldrmi r8, [fp, #-0]! │ │ │ │ - rsceq sp, r5, r0, asr #25 │ │ │ │ - rsceq fp, r5, r4, ror r7 │ │ │ │ - smlalbteq r2, fp, ip, sl │ │ │ │ + ldrdeq sp, [r5], #192 @ 0xc0 @ │ │ │ │ + rsceq fp, r5, r4, lsl #15 │ │ │ │ + smlaltteq r2, fp, r4, sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #116] @ 3ac050 │ │ │ │ ldr ip, [pc, #116] @ 3ac054 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -876219,15 +876219,15 @@ │ │ │ │ add r1, r5, #19968 @ 0x4e00 │ │ │ │ add r1, r1, #56 @ 0x38 │ │ │ │ add r0, r4, #12 │ │ │ │ str r6, [r4, #532] @ 0x214 │ │ │ │ str r6, [r4, #536] @ 0x218 │ │ │ │ str r6, [r4, #540] @ 0x21c │ │ │ │ str r6, [r4, #544] @ 0x220 │ │ │ │ - bl e32358 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4186cc> │ │ │ │ + bl e32370 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4186cc> │ │ │ │ str r6, [r4, #28] │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ bl 3bf59c │ │ │ │ cmp r0, #0 │ │ │ │ moveq r2, r6 │ │ │ │ @@ -876300,17 +876300,17 @@ │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 3ac494 │ │ │ │ cmneq r9, r4, lsl #23 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ muleq r0, r4, r0 │ │ │ │ andeq r1, r0, ip, asr r7 │ │ │ │ - smlalbteq r2, fp, r0, r3 │ │ │ │ - rsceq sl, r5, r0, ror pc │ │ │ │ - rsceq sp, r5, r0, lsl r5 │ │ │ │ + ldrdeq r2, [fp, #-56] @ 0xffffffc8 │ │ │ │ + rsceq sl, r5, r0, lsl #31 │ │ │ │ + rsceq sp, r5, r0, lsr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ bl 3ac364 │ │ │ │ ldr r3, [r5, #440] @ 0x1b8 │ │ │ │ @@ -876402,15 +876402,15 @@ │ │ │ │ ldr r3, [r5, #568] @ 0x238 │ │ │ │ ands r4, r4, r3 │ │ │ │ bne 3ac858 │ │ │ │ ldr sl, [sp, #16] │ │ │ │ mov r1, #0 │ │ │ │ add r0, r5, #196 @ 0xc4 │ │ │ │ str r1, [r5, #568] @ 0x238 │ │ │ │ - bl 974b04 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e82b8> │ │ │ │ + bl 974b1c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e82b8> │ │ │ │ ldr r4, [r5, #548] @ 0x224 │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 3ac924 │ │ │ │ bl 1d4ec4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -876505,15 +876505,15 @@ │ │ │ │ ldr r4, [r5, #532] @ 0x214 │ │ │ │ mov r2, #16 │ │ │ │ mov r1, #0 │ │ │ │ add r0, r5, #532 @ 0x214 │ │ │ │ bl 53d00 │ │ │ │ str r4, [r5, #532] @ 0x214 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl e3236c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4186e0> │ │ │ │ + bl e32384 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4186e0> │ │ │ │ ldr r0, [r5, #560] @ 0x230 │ │ │ │ bl 543d8 │ │ │ │ mov r0, r5 │ │ │ │ bl 543d8 │ │ │ │ ldr r5, [sl, #656] @ 0x290 │ │ │ │ mov r2, #1 │ │ │ │ add r4, r5, #1680 @ 0x690 │ │ │ │ @@ -876701,18 +876701,18 @@ │ │ │ │ b 3acb7c │ │ │ │ bl 543d8 │ │ │ │ ldr r6, [r5, #180] @ 0xb4 │ │ │ │ b 3acbc4 │ │ │ │ cmneq r9, ip, lsr #16 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ andeq r2, r0, r4, ror #2 │ │ │ │ - smlaltbeq r1, fp, ip, sp │ │ │ │ + smlalbteq r1, fp, r4, sp │ │ │ │ andeq r0, r0, r3, lsl #2 │ │ │ │ - rsceq ip, r5, r0, lsr #30 │ │ │ │ - rsceq sl, r5, r8, ror r9 │ │ │ │ + rsceq ip, r5, r0, lsr pc │ │ │ │ + rsceq sl, r5, r8, lsl #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r0, #556] @ 0x22c │ │ │ │ @@ -876837,15 +876837,15 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ mov r4, r0 │ │ │ │ add r0, r0, #196 @ 0xc4 │ │ │ │ - bl 974b04 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e82b8> │ │ │ │ + bl 974b1c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e82b8> │ │ │ │ ldr r3, [r5, #220] @ 0xdc │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r4, [r4, #440] @ 0x1b8 │ │ │ │ ldr r2, [r4, #168] @ 0xa8 │ │ │ │ cmp r2, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ @@ -877092,17 +877092,17 @@ │ │ │ │ bl 3ac7b4 │ │ │ │ b 3ad2c8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3ac7b4 │ │ │ │ b 3ad2a4 │ │ │ │ ldrsbeq r2, [r9, #-248]! @ 0xffffff08 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - smlalbteq r1, fp, r8, r7 │ │ │ │ - rsceq ip, r5, r0, ror #18 │ │ │ │ - rsceq sl, r5, r8, lsr #7 │ │ │ │ + smlaltteq r1, fp, r0, r7 │ │ │ │ + rsceq ip, r5, r0, ror r9 │ │ │ │ + strheq sl, [r5], #56 @ 0x38 @ │ │ │ │ andeq r0, r0, r5, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #8] │ │ │ │ cmp r4, #0 │ │ │ │ @@ -877224,18 +877224,18 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 3ad550 │ │ │ │ ldrheq r2, [r9, #-160]! @ 0xffffff60 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq fp, r4, lsl #10 │ │ │ │ + cmpeq fp, ip, lsl r5 │ │ │ │ andeq r0, r0, sp, asr #3 │ │ │ │ - ldrdeq ip, [r5], #100 @ 0x64 @ │ │ │ │ - strdeq sl, [r5], #12 @ │ │ │ │ + rsceq ip, r5, r4, ror #13 │ │ │ │ + rsceq sl, r5, ip, lsl #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r3, [pc, #564] @ 3ad834 │ │ │ │ ldr r2, [pc, #564] @ 3ad838 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -877377,17 +877377,17 @@ │ │ │ │ ldr r6, [r7, #8] │ │ │ │ b 3ad668 │ │ │ │ mov r0, sl │ │ │ │ bl 3ac7b4 │ │ │ │ b 3ad818 │ │ │ │ ldrsheq r2, [r9, #-152]! @ 0xffffff68 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - strheq r1, [fp, #-48] @ 0xffffffd0 │ │ │ │ - strheq ip, [r5], #84 @ 0x54 @ │ │ │ │ - strheq r9, [r5], #244 @ 0xf4 @ │ │ │ │ + smlalbteq r1, fp, r8, r3 │ │ │ │ + rsceq ip, r5, r4, asr #11 │ │ │ │ + rsceq r9, r5, r4, asr #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [r1, #492] @ 0x1ec │ │ │ │ ldr r6, [pc, #256] @ 3ad968 │ │ │ │ @@ -877454,18 +877454,18 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ bl 3ad3d8 │ │ │ │ ldr r0, [r5, #496] @ 0x1f0 │ │ │ │ b 3ad8b8 │ │ │ │ cmneq r9, r8, lsl #15 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - smlalbbeq r1, fp, r0, r1 │ │ │ │ + @ instruction: 0x014b1198 │ │ │ │ andeq r0, r0, fp, lsr r2 │ │ │ │ - rsceq ip, r5, ip, asr #7 │ │ │ │ - strheq r9, [r5], #208 @ 0xd0 @ │ │ │ │ + ldrdeq ip, [r5], #60 @ 0x3c @ │ │ │ │ + rsceq r9, r5, r0, asr #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #72] @ 3ad9e0 │ │ │ │ ldr r2, [r0, #88] @ 0x58 │ │ │ │ mov r4, r0 │ │ │ │ @@ -877820,15 +877820,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r0, r4, #48 @ 0x30 │ │ │ │ str r1, [r4, #328] @ 0x148 │ │ │ │ strb r2, [r4, #321] @ 0x141 │ │ │ │ str r3, [r4, #324] @ 0x144 │ │ │ │ add r1, r6, #44 @ 0x2c │ │ │ │ strb r7, [r4, #55] @ 0x37 │ │ │ │ - bl 974b04 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e82b8> │ │ │ │ + bl 974b1c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e82b8> │ │ │ │ ldr r0, [r5, #664] @ 0x298 │ │ │ │ ldr r2, [r5, #3404] @ 0xd4c │ │ │ │ add r1, r5, #3264 @ 0xcc0 │ │ │ │ str r2, [r0, #332] @ 0x14c │ │ │ │ add r1, r1, #12 │ │ │ │ lsl r2, r2, #2 │ │ │ │ add r0, r0, #336 @ 0x150 │ │ │ │ @@ -878020,20 +878020,20 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 3ae1f8 │ │ │ │ ldr r8, [r4, #32] │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r8, #76] @ 0x4c │ │ │ │ ldr sl, [r4] │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ ldr r2, [r4] │ │ │ │ mov r1, #1 │ │ │ │ mov r6, r0 │ │ │ │ ldrb r0, [r2, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov r9, r0 │ │ │ │ ldr r0, [r4, #60] @ 0x3c │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3ae3a8 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ @@ -878041,19 +878041,19 @@ │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3ae398 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ add r0, r8, #160 @ 0xa0 │ │ │ │ - bl 455b28 │ │ │ │ + bl 455b40 │ │ │ │ ldr r1, [r4, #4] │ │ │ │ mov r7, r0 │ │ │ │ add r0, sl, #160 @ 0xa0 │ │ │ │ - bl 455b28 │ │ │ │ + bl 455b40 │ │ │ │ ldr r3, [fp] │ │ │ │ tst r3, #1 │ │ │ │ beq 3ae20c │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 53d54 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ @@ -878135,19 +878135,19 @@ │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #2 │ │ │ │ bhi 3ae3f0 │ │ │ │ ldrh r3, [r6, #72] @ 0x48 │ │ │ │ b 3ae348 │ │ │ │ cmneq r9, ip, lsr #29 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq fp, ip, asr #16 │ │ │ │ - strheq r9, [r5], #48 @ 0x30 @ │ │ │ │ - ldrdeq fp, [r5], #156 @ 0x9c @ │ │ │ │ + cmpeq fp, r4, ror #16 │ │ │ │ + rsceq r9, r5, r0, asr #7 │ │ │ │ + rsceq fp, r5, ip, ror #19 │ │ │ │ + rsceq r9, r5, ip, asr sl │ │ │ │ rsceq r9, r5, ip, asr #20 │ │ │ │ - rsceq r9, r5, ip, lsr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3224] @ 0xc98 │ │ │ │ ldr r2, [pc, #2676] @ 3aeeb4 │ │ │ │ ldr r3, [pc, #2676] @ 3aeeb8 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -878268,15 +878268,15 @@ │ │ │ │ str r3, [sp, #32] │ │ │ │ str r3, [sp, #28] │ │ │ │ ldrb r3, [r4, #161] @ 0xa1 │ │ │ │ str r3, [sp, #24] │ │ │ │ mov r2, r9 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r8 │ │ │ │ - bl 96b5e8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ded9c> │ │ │ │ + bl 96b600 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3ded9c> │ │ │ │ cmp r8, #0 │ │ │ │ beq 3ae648 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ bl 1d4ec4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3ae6a8 │ │ │ │ @@ -878284,15 +878284,15 @@ │ │ │ │ beq 3ae664 │ │ │ │ ldr r3, [r6] │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r3, [r6] │ │ │ │ beq 3ae6bc │ │ │ │ ldr r0, [r5, #664] @ 0x298 │ │ │ │ - bl 969cb4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd468> │ │ │ │ + bl 969ccc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd468> │ │ │ │ ldr r1, [r4] │ │ │ │ mov r0, r5 │ │ │ │ bl 3277e8 │ │ │ │ ldr r2, [pc, #2116] @ 3aeec4 │ │ │ │ ldr r3, [pc, #2100] @ 3aeeb8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -878341,15 +878341,15 @@ │ │ │ │ ldr r3, [r7, #64] @ 0x40 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ mov r3, r2 │ │ │ │ ldr r0, [r5, #664] @ 0x298 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r9 │ │ │ │ - bl 96b3d4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3deb88> │ │ │ │ + bl 96b3ec , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3deb88> │ │ │ │ subs r3, r0, #0 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ beq 3ae5c4 │ │ │ │ ldrb r3, [r7, #78] @ 0x4e │ │ │ │ cmp r3, #1 │ │ │ │ bhi 3ae5c4 │ │ │ │ ldr r3, [r5, #656] @ 0x290 │ │ │ │ @@ -878369,15 +878369,15 @@ │ │ │ │ ldr r0, [r5] │ │ │ │ mov r1, #4 │ │ │ │ ldr r3, [r0, #1520] @ 0x5f0 │ │ │ │ blx r3 │ │ │ │ mov r1, #1 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ mov r0, fp │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ add r3, sp, #232 @ 0xe8 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ mov r1, #4 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r3 │ │ │ │ ldr r3, [pc, #1768] @ 3aeec8 │ │ │ │ @@ -878820,20 +878820,20 @@ │ │ │ │ b 3ae888 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrheq r1, [r9, #-184]! @ 0xffffff48 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x01791b98 │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ cmneq r9, r8, ror r9 │ │ │ │ + rsceq fp, r5, ip, lsr r5 │ │ │ │ rsceq fp, r5, ip, lsr #10 │ │ │ │ - rsceq fp, r5, ip, lsl r5 │ │ │ │ - strdeq r0, [fp, #-44] @ 0xffffffd4 │ │ │ │ + cmpeq fp, r4, lsl r3 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ muleq r0, fp, r2 │ │ │ │ - cmppeq sl, r4, lsr sp @ p-variant is OBSOLETE │ │ │ │ + cmppeq sl, ip, asr #26 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ mov r9, r2 │ │ │ │ ldr r2, [pc, #828] @ 3af238 │ │ │ │ ldr r3, [pc, #828] @ 3af23c │ │ │ │ @@ -878853,15 +878853,15 @@ │ │ │ │ bl 3adca0 │ │ │ │ ldrh r2, [r6, #198] @ 0xc6 │ │ │ │ ldrh r1, [r6, #196] @ 0xc4 │ │ │ │ mov r3, r7 │ │ │ │ mov r0, r8 │ │ │ │ str r5, [sp, #4] │ │ │ │ str r5, [sp] │ │ │ │ - bl 96ab98 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3de34c> │ │ │ │ + bl 96abb0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3de34c> │ │ │ │ strb r5, [sp, #77] @ 0x4d │ │ │ │ strb sl, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [r4, #280] @ 0x118 │ │ │ │ ldr r1, [sp, #76] @ 0x4c │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ add r3, sp, #20 │ │ │ │ @@ -878994,27 +878994,27 @@ │ │ │ │ mov r2, r3 │ │ │ │ mov r1, r7 │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ ldr r5, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r5 │ │ │ │ mov r0, r8 │ │ │ │ - bl 969924 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd0d8> │ │ │ │ + bl 96993c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd0d8> │ │ │ │ mov r0, r8 │ │ │ │ - bl 969b34 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd2e8> │ │ │ │ + bl 969b4c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd2e8> │ │ │ │ mov r0, r8 │ │ │ │ - bl 969cac , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd460> │ │ │ │ + bl 969cc4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd460> │ │ │ │ mov r0, r8 │ │ │ │ - bl 969c78 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd42c> │ │ │ │ + bl 969c90 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd42c> │ │ │ │ mov r0, r8 │ │ │ │ - bl 969c38 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd3ec> │ │ │ │ + bl 969c50 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd3ec> │ │ │ │ mov r0, r8 │ │ │ │ - bl 9698d0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd084> │ │ │ │ + bl 9698e8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd084> │ │ │ │ ldr r0, [r4, #664] @ 0x298 │ │ │ │ - bl 969cb4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd468> │ │ │ │ + bl 969ccc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd468> │ │ │ │ ldr r2, [pc, #132] @ 3af240 │ │ │ │ ldr r3, [pc, #124] @ 3af23c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -879063,19 +879063,19 @@ │ │ │ │ bl 3adca0 │ │ │ │ stmib sp, {r9, sl} │ │ │ │ str r8, [sp] │ │ │ │ mov r3, r7 │ │ │ │ ldr r0, [r4, #664] @ 0x298 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ - bl 96d068 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e081c> │ │ │ │ + bl 96d080 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e081c> │ │ │ │ ldr r0, [r4, #664] @ 0x298 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - b 969cb4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd468> │ │ │ │ + b 969ccc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd468> │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ add r7, sp, #88 @ 0x58 │ │ │ │ ldm r7, {r7, sl, fp} │ │ │ │ @@ -879092,19 +879092,19 @@ │ │ │ │ str r5, [sp, #20] │ │ │ │ str fp, [sp, #16] │ │ │ │ str sl, [sp, #12] │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [r4, #664] @ 0x298 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ str r7, [sp, #8] │ │ │ │ - bl 96d59c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e0d50> │ │ │ │ + bl 96d5b4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e0d50> │ │ │ │ ldr r0, [r4, #664] @ 0x298 │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 969cb4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd468> │ │ │ │ + b 969ccc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd468> │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3840] @ 0xf00 │ │ │ │ ldr ip, [pc, #652] @ 3af5c0 │ │ │ │ ldr r3, [pc, #652] @ 3af5c4 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ @@ -879136,15 +879136,15 @@ │ │ │ │ tst r3, #32 │ │ │ │ beq 3af498 │ │ │ │ add r5, sp, #32 │ │ │ │ mov r0, r5 │ │ │ │ ldrsh r3, [sp, #80] @ 0x50 │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ - bl 96b1a0 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3de954> │ │ │ │ + bl 96b1b8 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3de954> │ │ │ │ mov r2, r5 │ │ │ │ ldr r3, [r4, #444] @ 0x1bc │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ mov r1, r6 │ │ │ │ mov r8, #0 │ │ │ │ @@ -879162,15 +879162,15 @@ │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r2, #2 │ │ │ │ str r1, [sp, #24] │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [r4, #664] @ 0x298 │ │ │ │ strd r8, [sp] │ │ │ │ - bl 96d59c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e0d50> │ │ │ │ + bl 96d5b4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e0d50> │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 3ae130 │ │ │ │ ldrb r3, [sp, #130] @ 0x82 │ │ │ │ ldr ip, [sp, #88] @ 0x58 │ │ │ │ cmp r3, #0 │ │ │ │ addne r3, sp, #132 @ 0x84 │ │ │ │ @@ -879179,30 +879179,30 @@ │ │ │ │ str r3, [sp, #12] │ │ │ │ add r3, sp, #96 @ 0x60 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ add r3, sp, #64 @ 0x40 │ │ │ │ stm sp, {ip, lr} │ │ │ │ - bl 96e780 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e1f34> │ │ │ │ + bl 96e798 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e1f34> │ │ │ │ cmp r5, #0 │ │ │ │ beq 3af484 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ bl 1d4ec4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3af518 │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ bic r3, r3, #32 │ │ │ │ cmp r3, #0 │ │ │ │ str r3, [sp, #120] @ 0x78 │ │ │ │ beq 3af4fc │ │ │ │ ldr r0, [r4, #664] @ 0x298 │ │ │ │ mov r1, r6 │ │ │ │ - bl 96b39c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3deb50> │ │ │ │ + bl 96b3b4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3deb50> │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 3af4f0 │ │ │ │ ldr r3, [pc, #280] @ 3af5cc │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #1 │ │ │ │ bne 3af52c │ │ │ │ @@ -879271,20 +879271,20 @@ │ │ │ │ b 3af568 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r9, r0, asr #25 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r9, ip, lsl #25 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ cmneq r9, r0, lsr fp │ │ │ │ - @ instruction: 0x014af598 │ │ │ │ - smlaleq sl, r5, r4, r7 │ │ │ │ - rsceq r8, r5, ip, lsl r1 │ │ │ │ + strheq pc, [sl, #-80] @ 0xffffffb0 @ │ │ │ │ + rsceq sl, r5, r4, lsr #15 │ │ │ │ + rsceq r8, r5, ip, lsr #2 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ - rsceq r8, r5, r0, asr #16 │ │ │ │ - rsceq r8, r5, r4, lsr r8 │ │ │ │ + rsceq r8, r5, r0, asr r8 │ │ │ │ + rsceq r8, r5, r4, asr #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3736] @ 0xe98 │ │ │ │ sub sp, sp, #324 @ 0x144 │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ ldr r2, [pc, #1528] @ 3afc04 │ │ │ │ @@ -879333,15 +879333,15 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #128 @ 0x80 │ │ │ │ bne 3afa58 │ │ │ │ cmp r6, #0 │ │ │ │ beq 3af828 │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r5, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ add r8, r6, #19968 @ 0x4e00 │ │ │ │ add r8, r8, #40 @ 0x28 │ │ │ │ str r0, [sp, #112] @ 0x70 │ │ │ │ ldrh r0, [r5, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3afbbc │ │ │ │ @@ -879362,15 +879362,15 @@ │ │ │ │ str r3, [sp, #128] @ 0x80 │ │ │ │ ldrb r0, [r4, #76] @ 0x4c │ │ │ │ ldrb r3, [r5, #77] @ 0x4d │ │ │ │ str r3, [sp, #132] @ 0x84 │ │ │ │ str r2, [sp, #144] @ 0x90 │ │ │ │ ldr sl, [r5, #84] @ 0x54 │ │ │ │ ldr fp, [r5, #88] @ 0x58 │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ str r0, [sp, #136] @ 0x88 │ │ │ │ ldrh r0, [r4, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ ldr r2, [sp, #144] @ 0x90 │ │ │ │ ldr r3, [sp, #148] @ 0x94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3afbb0 │ │ │ │ @@ -879442,15 +879442,15 @@ │ │ │ │ ldr r2, [sp, #96] @ 0x60 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ str r9, [sp, #376] @ 0x178 │ │ │ │ str r5, [sp, #368] @ 0x170 │ │ │ │ str r7, [sp, #360] @ 0x168 │ │ │ │ add sp, sp, #324 @ 0x144 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 982a2c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f61e0> │ │ │ │ + b 982a44 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3f61e0> │ │ │ │ cmp r3, #10 │ │ │ │ beq 3af6a8 │ │ │ │ add r3, r6, #16384 @ 0x4000 │ │ │ │ ldr fp, [r3, #4032] @ 0xfc0 │ │ │ │ cmp fp, #0 │ │ │ │ beq 3af948 │ │ │ │ mov r2, #100 @ 0x64 │ │ │ │ @@ -879501,15 +879501,15 @@ │ │ │ │ beq 3af828 │ │ │ │ ldrb r3, [r5, #76] @ 0x4c │ │ │ │ cmp r3, #0 │ │ │ │ beq 3af828 │ │ │ │ ldr r0, [r6, #664] @ 0x298 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ - bl 96b364 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3deb18> │ │ │ │ + bl 96b37c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3deb18> │ │ │ │ cmp r0, #0 │ │ │ │ beq 3af828 │ │ │ │ cmp r5, r4 │ │ │ │ beq 3afbcc │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 3adca0 │ │ │ │ @@ -879520,28 +879520,28 @@ │ │ │ │ ldr r2, [sp, #96] @ 0x60 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ str r9, [sp, #16] │ │ │ │ str r5, [sp, #8] │ │ │ │ str r7, [sp] │ │ │ │ mov r1, r4 │ │ │ │ ldr r0, [r6, #664] @ 0x298 │ │ │ │ - bl 96c73c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dfef0> │ │ │ │ + bl 96c754 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dfef0> │ │ │ │ ldr r2, [pc, #604] @ 3afc20 │ │ │ │ ldr r3, [pc, #576] @ 3afc08 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #316] @ 0x13c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 3afc00 │ │ │ │ ldr r0, [r6, #664] @ 0x298 │ │ │ │ add sp, sp, #324 @ 0x144 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 969cb4 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd468> │ │ │ │ + b 969ccc , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3dd468> │ │ │ │ cmp r3, #10 │ │ │ │ beq 3af6a8 │ │ │ │ b 3af684 │ │ │ │ ldr r2, [pc, #544] @ 3afc24 │ │ │ │ ldr r3, [pc, #512] @ 3afc08 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -879562,15 +879562,15 @@ │ │ │ │ b 3af930 │ │ │ │ cmp r3, #6 │ │ │ │ movne r0, #32 │ │ │ │ moveq r0, #15 │ │ │ │ b 3af930 │ │ │ │ mov r1, #1 │ │ │ │ ldrb r0, [r5, #76] @ 0x4c │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ str r0, [sp, #112] @ 0x70 │ │ │ │ ldrh r0, [r5, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3afbf0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #144] @ 0x90 │ │ │ │ @@ -879589,15 +879589,15 @@ │ │ │ │ str r3, [sp, #128] @ 0x80 │ │ │ │ ldrb r0, [r4, #76] @ 0x4c │ │ │ │ ldrb r3, [r5, #78] @ 0x4e │ │ │ │ str r2, [sp, #136] @ 0x88 │ │ │ │ str r3, [sp, #132] @ 0x84 │ │ │ │ ldr r8, [r5, #84] @ 0x54 │ │ │ │ ldr sl, [r5, #88] @ 0x58 │ │ │ │ - bl 96f904 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ + bl 96f91c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3e30b8> │ │ │ │ mov fp, r0 │ │ │ │ ldrh r0, [r4, #74] @ 0x4a │ │ │ │ bl 2e1e94 │ │ │ │ ldr r2, [sp, #136] @ 0x88 │ │ │ │ ldr r3, [sp, #140] @ 0x8c │ │ │ │ cmp r0, #0 │ │ │ │ beq 3afbe4 │ │ │ │ @@ -879672,24 +879672,24 @@ │ │ │ │ b 3afa80 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r9, r8, ror #19 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrheq r0, [r9, #-148]! @ 0xffffff6c │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ cmneq sl, r0, asr #9 │ │ │ │ - rsceq sl, r5, r4, lsr r5 │ │ │ │ + rsceq sl, r5, r4, asr #10 │ │ │ │ cmneq r9, r8, asr #15 │ │ │ │ cmneq r9, r4, lsr r6 │ │ │ │ ldrsheq r0, [r9, #-84]! @ 0xffffffac │ │ │ │ - strheq sl, [r5], #16 @ │ │ │ │ - rsceq r7, r5, r0, lsl fp │ │ │ │ - rsceq r8, r5, r4, lsr r2 │ │ │ │ - rsceq r8, r5, r8, lsr #4 │ │ │ │ - rsceq r8, r5, r0, lsl #4 │ │ │ │ - strdeq r8, [r5], #20 @ │ │ │ │ + rsceq sl, r5, r0, asr #3 │ │ │ │ + rsceq r7, r5, r0, lsr #22 │ │ │ │ + rsceq r8, r5, r4, asr #4 │ │ │ │ + rsceq r8, r5, r8, lsr r2 │ │ │ │ + rsceq r8, r5, r0, lsl r2 │ │ │ │ + rsceq r8, r5, r4, lsl #4 │ │ │ │ ldr r3, [r0, #32] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -879755,15 +879755,15 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r9, r0, lsr #6 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq r1, r4, r0, lsl #13 │ │ │ │ + smlalseq r1, r4, r0, r6 │ │ │ │ ldrsbeq r0, [r9, #-44]! @ 0xffffffd4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr ip, [pc, #308] @ 3afeb8 │ │ │ │ mov r7, r3 │ │ │ │ @@ -879842,21 +879842,21 @@ │ │ │ │ str r4, [sp, #8] │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 3afdb8 │ │ │ │ cmneq r9, r0, ror r2 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - smlaltteq lr, sl, r8, sp │ │ │ │ - rscseq r1, r4, r0, lsr #11 │ │ │ │ - smlalbbeq lr, sl, ip, sp │ │ │ │ - rscseq r1, r4, r4, asr #10 │ │ │ │ - cmpeq sl, r8, lsr sp │ │ │ │ - rsceq r7, r5, r4, lsl r8 │ │ │ │ - strheq r9, [r5], #240 @ 0xf0 @ │ │ │ │ + cmpeq sl, r0, lsl #28 │ │ │ │ + ldrheq r1, [r4], #80 @ 0x50 @ │ │ │ │ + smlaltbeq lr, sl, r4, sp │ │ │ │ + rscseq r1, r4, r4, asr r5 │ │ │ │ + cmpeq sl, r0, asr sp │ │ │ │ + rsceq r7, r5, r4, lsr #16 │ │ │ │ + rsceq r9, r5, r0, asr #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [pc, #196] @ 3affb8 │ │ │ │ ldr r2, [pc, #196] @ 3affbc │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -879906,17 +879906,17 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 3aff10 │ │ │ │ cmneq r9, r4, lsl #2 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - smlaltteq lr, sl, ip, fp │ │ │ │ - strheq r9, [r5], #200 @ 0xc8 @ │ │ │ │ - rsceq r7, r5, r0, lsl r7 │ │ │ │ + cmpeq sl, r4, lsl #24 │ │ │ │ + rsceq r9, r5, r8, asr #25 │ │ │ │ + rsceq r7, r5, r0, lsr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [r1, #40] @ 0x28 │ │ │ │ ldr r7, [r0, #24] │ │ │ │ ldr r8, [r3, #656] @ 0x290 │ │ │ │ @@ -880138,17 +880138,17 @@ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrheq pc, [r8, #-232]! @ 0xffffff18 @ │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ andeq r0, r1, r1 │ │ │ │ eorseq r0, r1, r1 │ │ │ │ cmnpeq r8, r4, lsr #27 @ p-variant is OBSOLETE │ │ │ │ cmnpeq r8, r4, lsr #26 @ p-variant is OBSOLETE │ │ │ │ - smlalbbeq lr, sl, r0, r8 │ │ │ │ - rsceq r9, r5, r4, lsr r9 │ │ │ │ - rsceq r7, r5, ip, lsl #7 │ │ │ │ + @ instruction: 0x014ae898 │ │ │ │ + rsceq r9, r5, r4, asr #18 │ │ │ │ + smlaleq r7, r5, ip, r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr lr, [pc, #556] @ 3b05b0 │ │ │ │ ldr ip, [pc, #556] @ 3b05b4 │ │ │ │ add lr, pc, lr │ │ │ │ @@ -880294,17 +880294,17 @@ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmnpeq r8, r4, asr ip @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ andgt r3, r2, r0, lsl #26 │ │ │ │ cmnpeq r8, r4, asr fp @ p-variant is OBSOLETE │ │ │ │ eorsvc r0, sp, r4 │ │ │ │ cmnpeq r8, r8, lsl #22 @ p-variant is OBSOLETE │ │ │ │ - cmpeq sl, r4, lsr #12 │ │ │ │ - rsceq r9, r5, r4, asr #13 │ │ │ │ - rsceq r7, r5, ip, lsl r1 │ │ │ │ + cmpeq sl, ip, lsr r6 │ │ │ │ + ldrdeq r9, [r5], #100 @ 0x64 @ │ │ │ │ + rsceq r7, r5, ip, lsr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [pc, #1024] @ 3b09fc │ │ │ │ @@ -880621,17 +880621,17 @@ │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 3b0a68 │ │ │ │ ldrheq pc, [r8, #-80]! @ 0xffffffb0 @ │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ cmneq r0, r4, lsr #15 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ - strdeq r6, [r5], #180 @ 0xb4 @ │ │ │ │ - cmpeq sl, r8, lsl r1 │ │ │ │ - smlaleq r9, r5, ip, r3 │ │ │ │ + rsceq r6, r5, r4, lsl #24 │ │ │ │ + cmpeq sl, r0, lsr r1 │ │ │ │ + rsceq r9, r5, ip, lsr #7 │ │ │ │ cmp r1, #13 │ │ │ │ bhi 3b0b38 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr lr, [pc, #52] @ 3b0b40 │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [lr, r1, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -880642,15 +880642,15 @@ │ │ │ │ beq 3b0b30 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ b 3b0a18 │ │ │ │ mov r0, #0 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - cmpeq sl, ip, lsr r0 │ │ │ │ + qdaddeq lr, r4, sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r1, #0 │ │ │ │ ldr r7, [r0, #40] @ 0x28 │ │ │ │ mov r5, r0 │ │ │ │ @@ -880729,15 +880729,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3, lsl #2] │ │ │ │ add r3, r3, #214 @ 0xd6 │ │ │ │ str r1, [r0, r3, lsl #2] │ │ │ │ bx lr │ │ │ │ mvn r3, #0 │ │ │ │ b 3b0c88 │ │ │ │ - smlalbteq sp, sl, r4, lr │ │ │ │ + ldrdeq sp, [sl, #-236] @ 0xffffff14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r0, r1, r2, r3} │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-16] │ │ │ │ ldr ip, [pc, #140] @ 3b0d4c │ │ │ │ @@ -880775,15 +880775,15 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmnpeq r8, r0, lsr r3 @ p-variant is OBSOLETE │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - smlalseq r0, r4, r0, r6 │ │ │ │ + rscseq r0, r4, r0, lsr #13 │ │ │ │ cmnpeq r8, ip, ror #5 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr ip, [pc, #516] @ 3b0f78 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ @@ -880914,21 +880914,21 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 3b0da4 │ │ │ │ cmnpeq r8, ip, ror r2 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - smlaltbeq sp, sl, r4, lr │ │ │ │ - smlalseq r0, r4, r8, r5 │ │ │ │ - smlalbbeq sp, sl, r8, lr │ │ │ │ - rscseq r0, r4, r8, asr #10 │ │ │ │ - cmpeq sl, ip, lsr sp │ │ │ │ - rsceq r6, r5, ip, asr #14 │ │ │ │ - rsceq r8, r5, r8, ror #29 │ │ │ │ + strheq sp, [sl, #-236] @ 0xffffff14 │ │ │ │ + rscseq r0, r4, r8, lsr #11 │ │ │ │ + smlaltbeq sp, sl, r0, lr │ │ │ │ + rscseq r0, r4, r8, asr r5 │ │ │ │ + cmpeq sl, r4, asr sp │ │ │ │ + rsceq r6, r5, ip, asr r7 │ │ │ │ + strdeq r8, [r5], #232 @ 0xe8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r8, [pc, #240] @ 3b10a4 │ │ │ │ cmp r1, #13 │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -880988,29 +880988,29 @@ │ │ │ │ str r4, [sp, #8] │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ ldr r9, [r6, #808] @ 0x328 │ │ │ │ b 3b1014 │ │ │ │ cmnpeq r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - cmpeq sl, r4, lsr #24 │ │ │ │ + cmpeq sl, ip, lsr ip │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ ldrsheq ip, [r0, #-24]! @ 0xffffffe8 │ │ │ │ - cmpeq sl, r4, lsr #24 │ │ │ │ - rsceq r6, r5, ip, lsr #12 │ │ │ │ - rsceq r8, r5, r0, ror #27 │ │ │ │ + cmpeq sl, ip, lsr ip │ │ │ │ + rsceq r6, r5, ip, lsr r6 │ │ │ │ + strdeq r8, [r5], #208 @ 0xd0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r0, #40] @ 0x28 │ │ │ │ mov r5, r1 │ │ │ │ add r0, r0, #744 @ 0x2e8 │ │ │ │ - bl e3371c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419a90> │ │ │ │ + bl e33734 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419a90> │ │ │ │ mov r1, #1 │ │ │ │ ldr r7, [r6, #548] @ 0x224 │ │ │ │ mov r2, #0 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r7, r2 │ │ │ │ str r5, [r0, #4] │ │ │ │ str r1, [r0] │ │ │ │ @@ -881046,15 +881046,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ beq 3b1194 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r5 │ │ │ │ add r0, r6, #744 @ 0x2e8 │ │ │ │ str r3, [r5, #12] │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ - b e33724 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419a98> │ │ │ │ + b e3373c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419a98> │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #1480] @ 0x5c8 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -881100,15 +881100,15 @@ │ │ │ │ str r6, [r4, #4] │ │ │ │ mov r1, r4 │ │ │ │ str r3, [r2, #4] │ │ │ │ mov r0, r9 │ │ │ │ str r2, [r3] │ │ │ │ str r6, [r4, #12] │ │ │ │ str r6, [r4, #8] │ │ │ │ - bl e33724 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419a98> │ │ │ │ + bl e3373c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419a98> │ │ │ │ ldr r3, [r5, #12] │ │ │ │ add r2, r5, #8 │ │ │ │ sub r3, r3, #8 │ │ │ │ cmp r7, r2 │ │ │ │ mov r4, r5 │ │ │ │ mov r5, r3 │ │ │ │ bne 3b11f0 │ │ │ │ @@ -881151,17 +881151,17 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 3b12c4 │ │ │ │ cmneq r8, r4, asr sp │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq sl, r0, lsr #18 │ │ │ │ - rsceq r8, r5, r4, asr #18 │ │ │ │ - smlaleq r6, r5, ip, r3 │ │ │ │ + cmpeq sl, r8, lsr r9 │ │ │ │ + rsceq r8, r5, r4, asr r9 │ │ │ │ + rsceq r6, r5, ip, lsr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr ip, [pc, #536] @ 3b1570 │ │ │ │ ldr r3, [pc, #536] @ 3b1574 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -881296,15 +881296,15 @@ │ │ │ │ str r3, [r4, #532] @ 0x214 │ │ │ │ b 3b14b0 │ │ │ │ mov r0, #0 │ │ │ │ b 3b14b4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r8, r0, lsr #25 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq sl, r4, ror r8 │ │ │ │ + smlalbbeq sp, sl, ip, r8 │ │ │ │ cmneq r8, r8, ror ip │ │ │ │ cmneq r8, r0, asr ip │ │ │ │ andeq r2, r0, r4, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -881363,19 +881363,19 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 3b15e0 │ │ │ │ mvn r7, #0 │ │ │ │ b 3b15cc │ │ │ │ cmneq r8, r8, asr #20 │ │ │ │ - cmpeq sl, r8, lsr #12 │ │ │ │ + cmpeq sl, r0, asr #12 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq sl, r4, lsl r6 │ │ │ │ - rsceq r6, r5, r0, asr r0 │ │ │ │ - strdeq r8, [r5], #80 @ 0x50 @ │ │ │ │ + cmpeq sl, ip, lsr #12 │ │ │ │ + rsceq r6, r5, r0, rrx │ │ │ │ + rsceq r8, r5, r0, lsl #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #20 │ │ │ │ mov r7, r0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -881446,17 +881446,17 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 3b16d8 │ │ │ │ cmneq r8, r8, lsr r9 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - smlalbteq sp, sl, r8, r4 │ │ │ │ - rsceq r8, r5, r0, lsr #9 │ │ │ │ - strdeq r5, [r5], #232 @ 0xe8 @ │ │ │ │ + smlaltteq sp, sl, r0, r4 │ │ │ │ + strheq r8, [r5], #64 @ 0x40 @ │ │ │ │ + rsceq r5, r5, r8, lsl #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [r1, #24] │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [r3] │ │ │ │ @@ -881481,15 +881481,15 @@ │ │ │ │ orr r2, r2, r3 │ │ │ │ str r2, [r4, #524] @ 0x20c │ │ │ │ ldr r2, [r4, #528] @ 0x210 │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [r4, #528] @ 0x210 │ │ │ │ add r0, r0, #776 @ 0x308 │ │ │ │ - bl e3371c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419a90> │ │ │ │ + bl e33734 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419a90> │ │ │ │ ldr r2, [r6, #16] │ │ │ │ mov r1, r7 │ │ │ │ mov r5, r0 │ │ │ │ add r3, r0, #8 │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ str r3, [r5, #8] │ │ │ │ str r3, [r5, #12] │ │ │ │ @@ -881516,19 +881516,19 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 3b1834 │ │ │ │ mvn r5, #0 │ │ │ │ b 3b1820 │ │ │ │ ldrsheq lr, [r8, #-116]! @ 0xffffff8c │ │ │ │ - ldrdeq sp, [sl, #-52] @ 0xffffffcc │ │ │ │ + smlaltteq sp, sl, ip, r3 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - smlalbbeq sp, sl, ip, r3 │ │ │ │ - rsceq r5, r5, ip, ror #27 │ │ │ │ - rsceq r8, r5, ip, lsl #7 │ │ │ │ + smlaltbeq sp, sl, r4, r3 │ │ │ │ + strdeq r5, [r5], #220 @ 0xdc @ │ │ │ │ + smlaleq r8, r5, ip, r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -881596,17 +881596,17 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 3b193c │ │ │ │ ldrsbeq lr, [r8, #-100]! @ 0xffffff9c │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq sl, r0, asr r2 │ │ │ │ - rsceq r8, r5, r8, asr #4 │ │ │ │ - rsceq r5, r5, r0, lsr #25 │ │ │ │ + cmpeq sl, r8, ror #4 │ │ │ │ + rsceq r8, r5, r8, asr r2 │ │ │ │ + strheq r5, [r5], #192 @ 0xc0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [r0, #476] @ 0x1dc │ │ │ │ mov r4, r0 │ │ │ │ cmp r6, #0 │ │ │ │ @@ -881797,15 +881797,15 @@ │ │ │ │ bne 3b1cbc │ │ │ │ mvn r1, #0 │ │ │ │ mov ip, #1 │ │ │ │ ands r3, r3, ip, lsl r1 │ │ │ │ movne r1, ip │ │ │ │ moveq r1, #0 │ │ │ │ b 3b1ca8 │ │ │ │ - strheq ip, [sl, #-248] @ 0xffffff08 │ │ │ │ + ldrdeq ip, [sl, #-240] @ 0xffffff10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r8, [r0, #40] @ 0x28 │ │ │ │ mov r5, r0 │ │ │ │ mov r7, r1 │ │ │ │ @@ -881833,39 +881833,39 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3, lsl #2] │ │ │ │ add r3, r3, #202 @ 0xca │ │ │ │ str r1, [r0, r3, lsl #2] │ │ │ │ bx lr │ │ │ │ mvn r3, #0 │ │ │ │ b 3b1dc8 │ │ │ │ - cmpeq sl, ip, lsr #28 │ │ │ │ + cmpeq sl, r4, asr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #16 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #24 │ │ │ │ add r0, r0, #744 @ 0x2e8 │ │ │ │ - bl e33734 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419aa8> │ │ │ │ + bl e3374c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419aa8> │ │ │ │ mov r2, #16 │ │ │ │ add r0, r4, #776 @ 0x308 │ │ │ │ mov r1, r2 │ │ │ │ pop {r4, lr} │ │ │ │ - b e33734 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419aa8> │ │ │ │ + b e3374c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419aa8> │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ add r0, r0, #744 @ 0x2e8 │ │ │ │ - bl e3372c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419aa0> │ │ │ │ + bl e33744 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419aa0> │ │ │ │ add r0, r4, #776 @ 0x308 │ │ │ │ pop {r4, lr} │ │ │ │ - b e3372c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419aa0> │ │ │ │ + b e33744 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419aa0> │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #160] @ 3b1ef8 │ │ │ │ ldr r2, [pc, #160] @ 3b1efc │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -881904,20 +881904,20 @@ │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #2 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - cmpeq sl, fp, asr #28 │ │ │ │ + cmpeq sl, r3, ror #28 │ │ │ │ @ instruction: 0x0178e194 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq sl, r4, lsl #28 │ │ │ │ - ldrdeq r7, [r5], #248 @ 0xf8 @ │ │ │ │ - strdeq r5, [r5], #124 @ 0x7c @ │ │ │ │ + cmpeq sl, ip, lsl lr │ │ │ │ + rsceq r7, r5, r8, ror #31 │ │ │ │ + rsceq r5, r5, ip, lsl #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldrb r3, [r1] │ │ │ │ ldr r2, [pc, #468] @ 3b2100 │ │ │ │ tst r3, #2 │ │ │ │ @@ -882036,17 +882036,17 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ b 3b20c0 │ │ │ │ ldrheq lr, [r8, #-12]! │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - ldrdeq ip, [sl, #-184] @ 0xffffff48 │ │ │ │ - rsceq r7, r5, r4, asr #27 │ │ │ │ - rsceq r5, r5, r4, asr #11 │ │ │ │ + strdeq ip, [sl, #-176] @ 0xffffff50 │ │ │ │ + ldrdeq r7, [r5], #212 @ 0xd4 @ │ │ │ │ + ldrdeq r5, [r5], #84 @ 0x54 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #128] @ 3b21ac │ │ │ │ ldr r2, [pc, #128] @ 3b21b0 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -882077,20 +882077,20 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ mov r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - @ instruction: 0x014acb9f │ │ │ │ + strheq ip, [sl, #-183] @ 0xffffff49 │ │ │ │ cmneq r8, r0, asr #29 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq sl, r8, asr fp │ │ │ │ - rsceq r7, r5, r4, lsl #26 │ │ │ │ - rsceq r5, r5, r8, lsr #10 │ │ │ │ + cmpeq sl, r0, ror fp │ │ │ │ + rsceq r7, r5, r4, lsl sp │ │ │ │ + rsceq r5, r5, r8, lsr r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldrb r4, [r1] │ │ │ │ sub sp, sp, #20 │ │ │ │ ands sl, r4, #2 │ │ │ │ @@ -882265,20 +882265,20 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ mov r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - strheq ip, [sl, #-143] @ 0xffffff71 │ │ │ │ + ldrdeq ip, [sl, #-135] @ 0xffffff79 │ │ │ │ ldrsbeq sp, [r8, #-176]! @ 0xffffff50 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq sl, r8, ror r8 │ │ │ │ - rsceq r7, r5, r4, lsl sl │ │ │ │ - rsceq r5, r5, r8, lsr r2 │ │ │ │ + @ instruction: 0x014ac890 │ │ │ │ + rsceq r7, r5, r4, lsr #20 │ │ │ │ + rsceq r5, r5, r8, asr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldrb r5, [r1] │ │ │ │ sub sp, sp, #28 │ │ │ │ ands r3, r5, #2 │ │ │ │ @@ -883064,20 +883064,20 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ mov r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - cmpeq sl, r3, asr ip │ │ │ │ + cmpeq sl, fp, ror #24 │ │ │ │ cmneq r8, r4, asr pc │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - cmpeq sl, ip, lsl #24 │ │ │ │ - smlaleq r6, r5, r8, sp │ │ │ │ - strheq r4, [r5], #92 @ 0x5c @ │ │ │ │ + cmpeq sl, r4, lsr #24 │ │ │ │ + rsceq r6, r5, r8, lsr #27 │ │ │ │ + rsceq r4, r5, ip, asr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldrb r4, [r1] │ │ │ │ sub sp, sp, #28 │ │ │ │ ands r3, r4, #2 │ │ │ │ @@ -884417,20 +884417,20 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 2e8ef8 │ │ │ │ mov r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - cmpeq sl, pc, lsr r7 │ │ │ │ + cmpeq sl, r7, asr r7 │ │ │ │ cmneq r8, r0, lsr sl │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - ldrdeq r5, [r5], #132 @ 0x84 @ │ │ │ │ - rsceq r5, r5, r4, ror r8 │ │ │ │ - smlaleq r3, r5, r8, r0 │ │ │ │ + rsceq r5, r5, r4, ror #17 │ │ │ │ + rsceq r5, r5, r4, lsl #17 │ │ │ │ + rsceq r3, r5, r8, lsr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r2, [pc, #2936] @ 3b51e4 │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -886137,15 +886137,15 @@ │ │ │ │ lsl r1, r3, #1 │ │ │ │ lsl r5, r5, #1 │ │ │ │ str r1, [r4, #4] │ │ │ │ orr r1, r3, r3, lsl #1 │ │ │ │ str r5, [r4] │ │ │ │ str r1, [r4, #8] │ │ │ │ b 3b60c0 │ │ │ │ - smlaltbeq r8, sl, ip, ip │ │ │ │ + smlalbteq r8, sl, r4, ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [r1] │ │ │ │ bl 325604 │ │ │ │ @@ -887634,15 +887634,15 @@ │ │ │ │ b 3b77a4 │ │ │ │ ldr r9, [pc, #24] @ 3b7888 │ │ │ │ mov r8, #2883584 @ 0x2c0000 │ │ │ │ b 3b77a4 │ │ │ │ ldr r9, [pc, #12] @ 3b7888 │ │ │ │ mov r8, #2097152 @ 0x200000 │ │ │ │ b 3b77a4 │ │ │ │ - ldrdeq r7, [sl, #-84] @ 0xffffffac │ │ │ │ + smlaltteq r7, sl, ip, r5 │ │ │ │ eorsvc r8, r4, r5 │ │ │ │ eorsvc r8, r2, r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ @@ -887679,15 +887679,15 @@ │ │ │ │ ldr r0, [r0, #20] │ │ │ │ str r3, [sp, #8] │ │ │ │ add r3, sp, #20 │ │ │ │ str r3, [sp, #4] │ │ │ │ lsl r2, r6, #2 │ │ │ │ mov r3, #16 │ │ │ │ str r1, [sp, #24] │ │ │ │ - bl 998870 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ + bl 998888 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ beq 3b78e4 │ │ │ │ ldr r1, [r3, #144] @ 0x90 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ @@ -887831,15 +887831,15 @@ │ │ │ │ ldr r1, [r6] │ │ │ │ ldr r2, [sp, #4] │ │ │ │ b 3b7a44 │ │ │ │ mov r3, #2621440 @ 0x280000 │ │ │ │ b 3b7a9c │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ - smlaltteq r7, sl, r7, r2 │ │ │ │ + strdeq r7, [sl, #-47] @ 0xffffffd1 │ │ │ │ blt ff7b7ba0 @@Base+0xfdc7f098> │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [r1, #112] @ 0x70 │ │ │ │ @@ -887967,16 +887967,16 @@ │ │ │ │ b 3b7cb4 │ │ │ │ mov r3, #2621440 @ 0x280000 │ │ │ │ b 3b7cb4 │ │ │ │ mov r3, #2621440 @ 0x280000 │ │ │ │ b 3b7cec │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ - cmpeq sl, r2, asr #2 │ │ │ │ - smlaltteq r7, sl, r9, r0 │ │ │ │ + cmpeq sl, sl, asr r1 │ │ │ │ + cmpeq sl, r1, lsl #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr lr, [r1, #116] @ 0x74 │ │ │ │ mov ip, r2 │ │ │ │ ldrb lr, [lr, #402] @ 0x192 │ │ │ │ @@ -888530,17 +888530,17 @@ │ │ │ │ add r2, r1, #16 │ │ │ │ b 3b853c │ │ │ │ mov r3, #2621440 @ 0x280000 │ │ │ │ add r2, r1, #16 │ │ │ │ b 3b853c │ │ │ │ add r2, r1, #16 │ │ │ │ b 3b8538 │ │ │ │ - smlalbteq r6, sl, r0, r8 │ │ │ │ + ldrdeq r6, [sl, #-136] @ 0xffffff78 │ │ │ │ eorsvc r8, r2, r3 │ │ │ │ - @ instruction: 0x014a6897 │ │ │ │ + smlaltbeq r6, sl, pc, r8 @ │ │ │ │ eorsvc r8, r4, r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldrb r3, [r0, #92] @ 0x5c │ │ │ │ sub sp, sp, #12 │ │ │ │ @@ -888863,15 +888863,15 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ add r3, sp, #24 │ │ │ │ str r3, [sp] │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ ldr r0, [r7, #20] │ │ │ │ mov r3, #16 │ │ │ │ str r1, [sp, #16] │ │ │ │ - bl 998870 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ + bl 998888 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ mov r3, #3 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r2, [r7, #656] @ 0x290 │ │ │ │ ldr r3, [r5, #60] @ 0x3c │ │ │ │ str r3, [sp] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ ldr r3, [r5, #56] @ 0x38 │ │ │ │ @@ -888983,15 +888983,15 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ add r3, sp, #24 │ │ │ │ str r3, [sp] │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r5, #20] │ │ │ │ str r1, [sp, #16] │ │ │ │ - bl 998870 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ + bl 998888 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x40c024> │ │ │ │ ldr r3, [r4, #56] @ 0x38 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ beq 3b8e9c │ │ │ │ ldr r2, [r4, #60] @ 0x3c │ │ │ │ str r2, [sp] │ │ │ │ ldr r2, [r5, #656] @ 0x290 │ │ │ │ @@ -892090,104 +892090,104 @@ │ │ │ │ ldrb r1, [r7, #133] @ 0x85 │ │ │ │ mov r0, r6 │ │ │ │ bl 2f1a5c │ │ │ │ strb r0, [r7, #133] @ 0x85 │ │ │ │ b 3bb758 │ │ │ │ cmneq r8, r0, lsr r1 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq pc, r4, r0, lsr #32 │ │ │ │ + rsceq pc, r4, r0, lsr r0 @ │ │ │ │ cmneq r8, r8, ror #1 │ │ │ │ - rsceq r0, r5, ip, asr sl │ │ │ │ - rscseq sl, r5, ip, ror #26 │ │ │ │ - rsceq r0, r5, ip, lsr #20 │ │ │ │ - rsceq lr, r4, r8, lsr #31 │ │ │ │ + rsceq r0, r5, ip, ror #20 │ │ │ │ + rscseq sl, r5, ip, ror sp │ │ │ │ + rsceq r0, r5, ip, lsr sl │ │ │ │ + strheq lr, [r4], #248 @ 0xf8 @ │ │ │ │ + rsceq lr, r4, r0, ror #30 │ │ │ │ + rsceq lr, r4, r8, asr pc │ │ │ │ + rsceq lr, r4, r4, asr pc │ │ │ │ rsceq lr, r4, r0, asr pc │ │ │ │ + rsceq lr, r4, ip, asr #30 │ │ │ │ rsceq lr, r4, r8, asr #30 │ │ │ │ - rsceq lr, r4, r4, asr #30 │ │ │ │ - rsceq lr, r4, r0, asr #30 │ │ │ │ - rsceq lr, r4, ip, lsr pc │ │ │ │ - rsceq lr, r4, r8, lsr pc │ │ │ │ - rsceq lr, r4, ip, lsr pc │ │ │ │ - rsceq lr, r4, r4, asr #30 │ │ │ │ rsceq lr, r4, ip, asr #30 │ │ │ │ rsceq lr, r4, r4, asr pc │ │ │ │ + rsceq lr, r4, ip, asr pc │ │ │ │ + rsceq lr, r4, r4, ror #30 │ │ │ │ + rsceq lr, r4, r4, ror #30 │ │ │ │ + rsceq lr, r4, r0, ror #30 │ │ │ │ rsceq lr, r4, r4, asr pc │ │ │ │ - rsceq lr, r4, r0, asr pc │ │ │ │ + rsceq lr, r4, ip, asr #30 │ │ │ │ + rsceq lr, r4, r4, asr #30 │ │ │ │ + rsceq lr, r4, r4, asr #30 │ │ │ │ + rsceq lr, r4, ip, lsr pc │ │ │ │ + rsceq lr, r4, r8, lsr pc │ │ │ │ + rsceq lr, r4, r8, lsr pc │ │ │ │ + rsceq lr, r4, r8, asr #30 │ │ │ │ + rsceq lr, r4, r8, asr #30 │ │ │ │ rsceq lr, r4, r4, asr #30 │ │ │ │ rsceq lr, r4, ip, lsr pc │ │ │ │ rsceq lr, r4, r4, lsr pc │ │ │ │ rsceq lr, r4, r4, lsr pc │ │ │ │ - rsceq lr, r4, ip, lsr #30 │ │ │ │ - rsceq lr, r4, r8, lsr #30 │ │ │ │ - rsceq lr, r4, r8, lsr #30 │ │ │ │ rsceq lr, r4, r8, lsr pc │ │ │ │ rsceq lr, r4, r8, lsr pc │ │ │ │ - rsceq lr, r4, r4, lsr pc │ │ │ │ + rsceq lr, r4, ip, lsr #30 │ │ │ │ + rsceq lr, r4, ip, lsr #30 │ │ │ │ rsceq lr, r4, ip, lsr #30 │ │ │ │ rsceq lr, r4, r4, lsr #30 │ │ │ │ - rsceq lr, r4, r4, lsr #30 │ │ │ │ - rsceq lr, r4, r8, lsr #30 │ │ │ │ - rsceq lr, r4, r8, lsr #30 │ │ │ │ - rsceq lr, r4, ip, lsl pc │ │ │ │ - rsceq lr, r4, ip, lsl pc │ │ │ │ - rsceq lr, r4, ip, lsl pc │ │ │ │ + rsceq lr, r4, r0, lsr #30 │ │ │ │ + rsceq lr, r4, r0, lsr #30 │ │ │ │ + rsceq lr, r4, r8, lsl pc │ │ │ │ rsceq lr, r4, r4, lsl pc │ │ │ │ - rsceq lr, r4, r0, lsl pc │ │ │ │ - rsceq lr, r4, r0, lsl pc │ │ │ │ - rsceq lr, r4, r8, lsl #30 │ │ │ │ + rsceq lr, r4, ip, lsl #30 │ │ │ │ + rsceq lr, r4, r0, lsl #30 │ │ │ │ + rsceq lr, r4, ip, lsl #30 │ │ │ │ rsceq lr, r4, r4, lsl #30 │ │ │ │ - strdeq lr, [r4], #236 @ 0xec @ │ │ │ │ - strdeq lr, [r4], #224 @ 0xe0 @ │ │ │ │ - strdeq lr, [r4], #236 @ 0xec @ │ │ │ │ - strdeq lr, [r4], #228 @ 0xe4 @ │ │ │ │ + strdeq lr, [r4], #232 @ 0xe8 @ │ │ │ │ + rsceq lr, r4, ip, ror #29 │ │ │ │ + rsceq lr, r4, r0, ror #29 │ │ │ │ + rsceq lr, r4, r0, ror #29 │ │ │ │ rsceq lr, r4, r8, ror #29 │ │ │ │ - ldrdeq lr, [r4], #236 @ 0xec @ │ │ │ │ - ldrdeq lr, [r4], #224 @ 0xe0 @ │ │ │ │ - ldrdeq lr, [r4], #224 @ 0xe0 @ │ │ │ │ - ldrdeq lr, [r4], #232 @ 0xe8 @ │ │ │ │ + rsceq lr, r4, r4, ror #29 │ │ │ │ + ldrdeq lr, [r4], #228 @ 0xe4 @ │ │ │ │ ldrdeq lr, [r4], #228 @ 0xe4 @ │ │ │ │ rsceq lr, r4, r4, asr #29 │ │ │ │ - rsceq lr, r4, r4, asr #29 │ │ │ │ - strheq lr, [r4], #228 @ 0xe4 @ │ │ │ │ - strheq lr, [r4], #236 @ 0xec @ │ │ │ │ - rsceq lr, r4, r0, asr #29 │ │ │ │ - strheq lr, [r4], #232 @ 0xe8 @ │ │ │ │ - strheq lr, [r4], #228 @ 0xe4 @ │ │ │ │ - rsceq lr, r4, r4, asr #29 │ │ │ │ + rsceq lr, r4, ip, asr #29 │ │ │ │ + ldrdeq lr, [r4], #224 @ 0xe0 @ │ │ │ │ rsceq lr, r4, r8, asr #29 │ │ │ │ - ldrdeq lr, [r4], #236 @ 0xec @ │ │ │ │ - ldrdeq lr, [r4], #236 @ 0xec @ │ │ │ │ - ldrdeq lr, [r4], #236 @ 0xec @ │ │ │ │ - rsceq lr, r4, r4, ror #29 │ │ │ │ + rsceq lr, r4, r4, asr #29 │ │ │ │ + ldrdeq lr, [r4], #228 @ 0xe4 @ │ │ │ │ + ldrdeq lr, [r4], #232 @ 0xe8 @ │ │ │ │ + rsceq lr, r4, ip, ror #29 │ │ │ │ rsceq lr, r4, ip, ror #29 │ │ │ │ rsceq lr, r4, ip, ror #29 │ │ │ │ - strdeq lr, [r4], #224 @ 0xe0 @ │ │ │ │ - strdeq lr, [r4], #224 @ 0xe0 @ │ │ │ │ + strdeq lr, [r4], #228 @ 0xe4 @ │ │ │ │ + strdeq lr, [r4], #236 @ 0xec @ │ │ │ │ + strdeq lr, [r4], #236 @ 0xec @ │ │ │ │ + rsceq lr, r4, r0, lsl #30 │ │ │ │ rsceq lr, r4, r0, lsl #30 │ │ │ │ - rsceq lr, r4, r8, lsl #30 │ │ │ │ - rsceq lr, r4, r8, lsl #30 │ │ │ │ - rsceq lr, r4, ip, lsl #30 │ │ │ │ - rsceq lr, r4, ip, lsl #30 │ │ │ │ - rsceq lr, r4, r8, lsl #30 │ │ │ │ rsceq lr, r4, r0, lsl pc │ │ │ │ + rsceq lr, r4, r8, lsl pc │ │ │ │ + rsceq lr, r4, r8, lsl pc │ │ │ │ + rsceq lr, r4, ip, lsl pc │ │ │ │ + rsceq lr, r4, ip, lsl pc │ │ │ │ + rsceq lr, r4, r8, lsl pc │ │ │ │ + rsceq lr, r4, r0, lsr #30 │ │ │ │ + rsceq lr, r4, r0, lsr #30 │ │ │ │ + rsceq lr, r4, r8, lsl pc │ │ │ │ + rsceq lr, r4, ip, lsl pc │ │ │ │ + rsceq lr, r4, ip, lsl pc │ │ │ │ + rsceq lr, r4, ip, lsl pc │ │ │ │ + rsceq lr, r4, ip, lsl pc │ │ │ │ rsceq lr, r4, r0, lsl pc │ │ │ │ - rsceq lr, r4, r8, lsl #30 │ │ │ │ - rsceq lr, r4, ip, lsl #30 │ │ │ │ - rsceq lr, r4, ip, lsl #30 │ │ │ │ - rsceq lr, r4, ip, lsl #30 │ │ │ │ rsceq lr, r4, ip, lsl #30 │ │ │ │ + rsceq lr, r4, r4, lsl #30 │ │ │ │ rsceq lr, r4, r0, lsl #30 │ │ │ │ - strdeq lr, [r4], #236 @ 0xec @ │ │ │ │ - strdeq lr, [r4], #228 @ 0xe4 @ │ │ │ │ - strdeq lr, [r4], #224 @ 0xe0 @ │ │ │ │ @ instruction: 0x01784890 │ │ │ │ - strdeq lr, [r4], #72 @ 0x48 @ │ │ │ │ - strheq fp, [r4], #200 @ 0xc8 @ │ │ │ │ - rsceq lr, r4, r0, ror #7 │ │ │ │ - rsceq fp, r4, r0, lsr #23 │ │ │ │ + rsceq lr, r4, r8, lsl #10 │ │ │ │ + rsceq fp, r4, r8, asr #25 │ │ │ │ + strdeq lr, [r4], #48 @ 0x30 @ │ │ │ │ + strheq fp, [r4], #176 @ 0xb0 @ │ │ │ │ ldr r3, [pc, #236] @ 3bc07c │ │ │ │ mov r2, #0 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [pc, #224] @ 3bc080 │ │ │ │ mov r6, r2 │ │ │ │ b 3bc008 │ │ │ │ @@ -892398,15 +892398,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 3bc2e4 │ │ │ │ add sp, sp, #124 @ 0x7c │ │ │ │ pop {r4, r5, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01783d98 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq r1, r4, r4, ror sl │ │ │ │ + rscseq r1, r4, r4, lsl #21 │ │ │ │ cmneq r8, r8, lsr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3960] @ 0xf78 │ │ │ │ ldr r2, [pc, #156] @ 3bc3ac │ │ │ │ ldr r3, [pc, #156] @ 3bc3b0 │ │ │ │ @@ -892447,15 +892447,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 3bc3a8 │ │ │ │ add sp, sp, #120 @ 0x78 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r8, r8, ror #25 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq fp, r4, r8, lsl r3 │ │ │ │ + rsceq fp, r4, r8, lsr #6 │ │ │ │ cmneq r8, r4, ror ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, sp, #20 │ │ │ │ str r1, [sp, #12] │ │ │ │ @@ -892496,16 +892496,16 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 1d4ec4 │ │ │ │ ldr r4, [pc, #20] @ 3bc480 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - rsceq lr, r4, ip, ror #7 │ │ │ │ - rsceq fp, r4, r4, lsl #5 │ │ │ │ + strdeq lr, [r4], #60 @ 0x3c @ │ │ │ │ + smlaleq fp, r4, r4, r2 │ │ │ │ cmneq r9, r8, ror r8 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r0, #8] │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ @@ -892604,15 +892604,15 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r8, ip, asr sl │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrheq r4, [r3], #220 @ 0xdc @ │ │ │ │ + rscseq r4, r3, ip, asr #27 │ │ │ │ cmneq r8, r8, lsl sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3bc6e8 │ │ │ │ ldr r3, [pc, #160] @ 3bc6ec │ │ │ │ @@ -892798,17 +892798,17 @@ │ │ │ │ bne 3bc8fc │ │ │ │ cmp r5, #0 │ │ │ │ bne 3bc89c │ │ │ │ b 3bc764 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r8, r0, ror #17 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq sl, r0, asr #8 │ │ │ │ + cmpeq sl, r8, asr r4 │ │ │ │ cmneq r9, r0, lsl #12 │ │ │ │ - rscseq r4, r3, r8, asr #24 │ │ │ │ + rscseq r4, r3, r8, asr ip │ │ │ │ @ instruction: 0xfffff000 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ cmneq r9, r8, asr #10 │ │ │ │ cmneq r8, r8, asr #15 │ │ │ │ cmneq r9, ip, asr #9 │ │ │ │ @ instruction: 0x0179e498 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -893352,17 +893352,17 @@ │ │ │ │ cmneq r8, r8, asr r0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r9, r8, lsl #27 │ │ │ │ cmneq r9, r4, lsr sp │ │ │ │ cmneq r9, r0, asr #25 │ │ │ │ cmneq r8, r4, asr #31 │ │ │ │ andsgt r6, r0, fp, lsl #8 │ │ │ │ - smlaltbeq r6, sl, r4, sl │ │ │ │ - rsceq sp, r4, r0, ror #14 │ │ │ │ - rsceq sl, r4, ip, asr #11 │ │ │ │ + strheq r6, [sl, #-172] @ 0xffffff54 │ │ │ │ + rsceq sp, r4, r0, ror r7 │ │ │ │ + ldrdeq sl, [r4], #92 @ 0x5c @ │ │ │ │ cmneq r9, r8, lsr ip │ │ │ │ cmneq r9, ip, lsr #23 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ orr r3, r3, #4 │ │ │ │ str r3, [r0, #20] │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -893905,17 +893905,17 @@ │ │ │ │ bl 2e8ef8 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mvn r5, #0 │ │ │ │ b 3bda30 │ │ │ │ andeq r0, r0, sp, lsr r2 │ │ │ │ - cmpeq sl, r0, lsl r1 │ │ │ │ - rsceq ip, r4, r4, lsl #28 │ │ │ │ - rsceq r9, r4, r4, asr ip │ │ │ │ + cmpeq sl, r8, lsr #2 │ │ │ │ + rsceq ip, r4, r4, lsl lr │ │ │ │ + rsceq r9, r4, r4, ror #24 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ bx lr │ │ │ │ ldr r0, [r0, #24] │ │ │ │ and r0, r0, #1 │ │ │ │ bx lr │ │ │ │ ldr r3, [r0, #44] @ 0x2c │ │ │ │ ldr r3, [r3, #44] @ 0x2c │ │ │ │ @@ -894004,17 +894004,17 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str ip, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r5 │ │ │ │ bl 2e8ef8 │ │ │ │ str r5, [r4, #40] @ 0x28 │ │ │ │ b 3bdb9c │ │ │ │ - cmpeq sl, r0, ror pc │ │ │ │ - smlaleq ip, r4, r4, ip │ │ │ │ - rsceq r9, r4, r0, asr #21 │ │ │ │ + smlalbbeq r5, sl, r8, pc @ │ │ │ │ + rsceq ip, r4, r4, lsr #25 │ │ │ │ + ldrdeq r9, [r4], #160 @ 0xa0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [r0, #24] │ │ │ │ sub sp, sp, #12 │ │ │ │ tst r3, #4 │ │ │ │ @@ -894046,17 +894046,17 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str ip, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r5 │ │ │ │ bl 2e8ef8 │ │ │ │ str r5, [r4, #40] @ 0x28 │ │ │ │ b 3bdc48 │ │ │ │ - smlalbteq r5, sl, r8, lr │ │ │ │ - rsceq ip, r4, ip, ror #23 │ │ │ │ - rsceq r9, r4, r8, lsl sl │ │ │ │ + smlaltteq r5, sl, r0, lr │ │ │ │ + strdeq ip, [r4], #188 @ 0xbc @ │ │ │ │ + rsceq r9, r4, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr ip, [r0, #44] @ 0x2c │ │ │ │ ldr lr, [ip, #36] @ 0x24 │ │ │ │ cmp lr, #0 │ │ │ │ @@ -894417,16 +894417,16 @@ │ │ │ │ b 3be124 │ │ │ │ mvn r0, #15 │ │ │ │ b 3be004 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r8, r0, lsr #32 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r8, ip, ror #31 │ │ │ │ - cmpeq sl, ip, lsl #22 │ │ │ │ - rscseq r3, r3, r0, asr #6 │ │ │ │ + cmpeq sl, r4, lsr #22 │ │ │ │ + rscseq r3, r3, r0, asr r3 │ │ │ │ cmneq r9, r0, asr #25 │ │ │ │ @ instruction: 0xfffff000 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ cmneq r9, r8, lsr #24 │ │ │ │ cmneq r9, r8, lsl #23 │ │ │ │ cmneq r9, ip, lsr #22 │ │ │ │ mov r0, r1 │ │ │ │ @@ -895380,15 +895380,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ add r0, r0, #8 │ │ │ │ bl 1d4ec4 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ add r0, r4, #3456 @ 0xd80 │ │ │ │ - bl e34384 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41a6f8> │ │ │ │ + bl e3439c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41a6f8> │ │ │ │ ldr r0, [r4, #3244] @ 0xcac │ │ │ │ cmp r0, #0 │ │ │ │ beq 3bf19c │ │ │ │ bl 3bd224 │ │ │ │ ldr r0, [r4, #3208] @ 0xc88 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3bf1ac │ │ │ │ @@ -895459,19 +895459,19 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r7 │ │ │ │ bl 3c0814 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 3bf3e4 │ │ │ │ mov r0, r5 │ │ │ │ bl 54234 │ │ │ │ - bl e34140 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41a4b4> │ │ │ │ + bl e34158 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41a4b4> │ │ │ │ bl 2e9d60 │ │ │ │ mov r1, r0 │ │ │ │ add r0, r4, #3456 @ 0xd80 │ │ │ │ - bl e3415c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41a4d0> │ │ │ │ + bl e34174 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41a4d0> │ │ │ │ bl 1d4e5c │ │ │ │ str r8, [r4, #8] │ │ │ │ ldr r3, [pc, #544] @ 3bf508 │ │ │ │ str r7, [r4] │ │ │ │ ldr r7, [r9, r3] │ │ │ │ ldr r3, [pc, #536] @ 3bf50c │ │ │ │ mov r2, r7 │ │ │ │ @@ -895603,32 +895603,32 @@ │ │ │ │ strb r7, [r4] │ │ │ │ bl 1d4e5c │ │ │ │ mov r4, #1 │ │ │ │ strb r4, [r6] │ │ │ │ b 3bf3f8 │ │ │ │ cmneq r8, r4, asr #3 │ │ │ │ cmneq r8, r0, lsl #27 │ │ │ │ - strheq r6, [r3], #204 @ 0xcc @ │ │ │ │ + rsceq r6, r3, ip, asr #25 │ │ │ │ andeq r1, r0, r0, asr #4 │ │ │ │ strdeq r1, [r0], -ip │ │ │ │ - rsceq r1, r5, ip, lsl #7 │ │ │ │ - rscseq r0, r4, ip, lsl sp │ │ │ │ - rsceq r8, r4, r8, ror #5 │ │ │ │ - ldrdeq r4, [sl, #-112] @ 0xffffff90 │ │ │ │ - strdeq fp, [r4], #68 @ 0x44 @ │ │ │ │ + smlaleq r1, r5, ip, r3 │ │ │ │ + rscseq r0, r4, ip, lsr #26 │ │ │ │ + strdeq r8, [r4], #40 @ 0x28 @ │ │ │ │ + smlaltteq r4, sl, r8, r7 │ │ │ │ + rsceq fp, r4, r4, lsl #10 │ │ │ │ cmneq r9, r9, asr r9 │ │ │ │ cmneq r9, r4, asr #18 │ │ │ │ - cmpeq sl, r4, ror #14 │ │ │ │ - strheq fp, [r4], #64 @ 0x40 @ │ │ │ │ - rsceq r8, r4, ip, ror r2 │ │ │ │ + cmpeq sl, ip, ror r7 │ │ │ │ + rsceq fp, r4, r0, asr #9 │ │ │ │ + rsceq r8, r4, ip, lsl #5 │ │ │ │ andeq r0, r0, r3, lsl #8 │ │ │ │ - smlaltteq r4, sl, ip, r6 │ │ │ │ - strdeq fp, [r4], #48 @ 0x30 @ │ │ │ │ - rsceq r8, r4, r4, lsl #4 │ │ │ │ - ldrdeq r7, [r4], #52 @ 0x34 @ │ │ │ │ + cmpeq sl, r4, lsl #14 │ │ │ │ + rsceq fp, r4, r0, lsl #8 │ │ │ │ + rsceq r8, r4, r4, lsl r2 │ │ │ │ + rsceq r7, r4, r4, ror #7 │ │ │ │ cmneq r9, r4, ror #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ bl 30f048 │ │ │ │ mov r5, r0 │ │ │ │ @@ -895676,15 +895676,15 @@ │ │ │ │ strb r6, [r4] │ │ │ │ bl 1d4e5c │ │ │ │ mov r4, #1 │ │ │ │ strb r4, [r5] │ │ │ │ b 3bf5d4 │ │ │ │ cmneq r9, sp, ror r7 │ │ │ │ cmneq r9, r8, ror #14 │ │ │ │ - strheq r7, [r4], #32 @ │ │ │ │ + rsceq r7, r4, r0, asr #5 │ │ │ │ cmneq r9, r0, asr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, sp, #24 │ │ │ │ add r1, sp, #8 │ │ │ │ @@ -895769,15 +895769,15 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r8, r8, ror #17 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq r1, r3, r8, asr #24 │ │ │ │ + rscseq r1, r3, r8, asr ip │ │ │ │ cmneq r8, r4, lsr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #528] @ 3bf9d0 │ │ │ │ @@ -895913,26 +895913,26 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2e8ef8 │ │ │ │ b 3bf968 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r8, r8, lsr r8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r8, r8, lsl r7 │ │ │ │ - @ instruction: 0x014a4298 │ │ │ │ - strdeq sl, [r4], #240 @ 0xf0 @ │ │ │ │ - rsceq r7, r4, r0, lsl #27 │ │ │ │ - cmpeq sl, r8, ror #4 │ │ │ │ + strheq r4, [sl, #-32] @ 0xffffffe0 │ │ │ │ + rsceq fp, r4, r0 │ │ │ │ + smlaleq r7, r4, r0, sp │ │ │ │ + smlalbbeq r4, sl, r0, r2 │ │ │ │ + strheq sl, [r4], #244 @ 0xf4 @ │ │ │ │ + rsceq r7, r4, r0, ror #26 │ │ │ │ + cmpeq sl, r4, asr r2 │ │ │ │ + rsceq sl, r4, r0, asr #31 │ │ │ │ + rsceq r7, r4, r4, lsr sp │ │ │ │ + cmpeq sl, ip, lsl r2 │ │ │ │ rsceq sl, r4, r4, lsr #31 │ │ │ │ - rsceq r7, r4, r0, asr sp │ │ │ │ - cmpeq sl, ip, lsr r2 │ │ │ │ - strheq sl, [r4], #240 @ 0xf0 @ │ │ │ │ - rsceq r7, r4, r4, lsr #26 │ │ │ │ - cmpeq sl, r4, lsl #4 │ │ │ │ - smlaleq sl, r4, r4, pc @ │ │ │ │ - rsceq r7, r4, ip, ror #25 │ │ │ │ + strdeq r7, [r4], #204 @ 0xcc @ │ │ │ │ mov r2, #1 │ │ │ │ b 3bf7a4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [pc, #208] @ 3bfafc │ │ │ │ @@ -896509,16 +896509,16 @@ │ │ │ │ blx r3 │ │ │ │ add r0, r4, #8 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ pop {r4, lr} │ │ │ │ b 2f09d8 │ │ │ │ - smlalbteq r3, sl, r0, r8 │ │ │ │ - rscseq r1, r3, ip, lsl #1 │ │ │ │ + ldrdeq r3, [sl, #-136] @ 0xffffff78 │ │ │ │ + smlalseq r1, r3, ip, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r7, [r0] │ │ │ │ mov r5, r0 │ │ │ │ add r4, r7, #3232 @ 0xca0 │ │ │ │ @@ -896725,16 +896725,16 @@ │ │ │ │ bl 3bf6e8 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, r4 │ │ │ │ mvn r2, #0 │ │ │ │ pop {r4, lr} │ │ │ │ mvn r3, #0 │ │ │ │ b 3bfc8c │ │ │ │ - cmpeq sl, r4, lsr r5 │ │ │ │ - rscseq r0, r3, r0, lsl sp │ │ │ │ + cmpeq sl, ip, asr #10 │ │ │ │ + rscseq r0, r3, r0, lsr #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #76] @ 0x4c │ │ │ │ mov r5, r0 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ @@ -897059,17 +897059,17 @@ │ │ │ │ blcc fea733b0 @@Base+0xfcf3a8a8> │ │ │ │ andeq r0, r0, r0 │ │ │ │ cmnpeq r7, ip, asr #11 @ p-variant is OBSOLETE │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ blcc fea733bc @@Base+0xfcf3a8b4> │ │ │ │ strbtgt r3, [r5], #-1536 @ 0xfffffa00 │ │ │ │ ldrsbeq pc, [r7, #-72]! @ 0xffffffb8 @ │ │ │ │ - smlaltbeq r3, sl, r8, r0 │ │ │ │ - rsceq r9, r4, r4, lsl #28 │ │ │ │ - rsceq r6, r4, ip, lsr #22 │ │ │ │ + smlalbteq r3, sl, r0, r0 │ │ │ │ + rsceq r9, r4, r4, lsl lr │ │ │ │ + rsceq r6, r4, ip, lsr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov lr, r2 │ │ │ │ ldr r2, [pc, #192] @ 3c0cac │ │ │ │ mov ip, r1 │ │ │ │ @@ -897120,17 +897120,17 @@ │ │ │ │ bl 2e8ef8 │ │ │ │ mvn r0, #0 │ │ │ │ b 3c0c4c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmnpeq r7, r0, lsl #8 @ p-variant is OBSOLETE │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmnpeq r7, r4, lsr #7 @ p-variant is OBSOLETE │ │ │ │ - smlalbbeq r2, sl, r0, pc @ │ │ │ │ - rsceq r9, r4, r0, lsl sp │ │ │ │ - rsceq r6, r4, r4, lsl sl │ │ │ │ + @ instruction: 0x014a2f98 │ │ │ │ + rsceq r9, r4, r0, lsr #26 │ │ │ │ + rsceq r6, r4, r4, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r3, [r0] │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ ldr r2, [r0, #80] @ 0x50 │ │ │ │ @@ -897186,17 +897186,17 @@ │ │ │ │ mov r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ b 3c0d3c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmnpeq r7, r8, lsl #6 @ p-variant is OBSOLETE │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrheq pc, [r7, #-36]! @ 0xffffffdc @ │ │ │ │ - cmpeq sl, r4, ror #28 │ │ │ │ - rsceq r9, r4, r4, lsr ip │ │ │ │ - rsceq r6, r4, r8, lsr #18 │ │ │ │ + cmpeq sl, ip, ror lr │ │ │ │ + rsceq r9, r4, r4, asr #24 │ │ │ │ + rsceq r6, r4, r8, lsr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr ip, [pc, #276] @ 3c0ef8 │ │ │ │ ldr r3, [pc, #276] @ 3c0efc │ │ │ │ add ip, pc, ip │ │ │ │ @@ -897393,19 +897393,19 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2e8ef8 │ │ │ │ mvn r0, #0 │ │ │ │ b 3c0f68 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsbeq pc, [r7, #-4]! @ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - @ instruction: 0x014a2c95 │ │ │ │ + smlaltbeq r2, sl, sp, ip │ │ │ │ cmnpeq r7, r8, lsl #1 @ p-variant is OBSOLETE │ │ │ │ - cmpeq sl, r4, lsr #22 │ │ │ │ - rsceq r9, r4, r8, asr #17 │ │ │ │ - rsceq r6, r4, ip, asr #11 │ │ │ │ + cmpeq sl, ip, lsr fp │ │ │ │ + ldrdeq r9, [r4], #136 @ 0x88 @ │ │ │ │ + ldrdeq r6, [r4], #92 @ 0x5c @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r5, r0 │ │ │ │ mov r8, r1 │ │ │ │ @@ -897574,37 +897574,37 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ str ip, [sp] │ │ │ │ bl 2e8ef8 │ │ │ │ b 3c129c │ │ │ │ cmneq r7, r8, asr #17 │ │ │ │ - smlalbteq r2, sl, r4, sl │ │ │ │ + ldrdeq r2, [sl, #-172] @ 0xffffff54 │ │ │ │ ldrsheq r7, [r7, #-116]! @ 0xffffff8c │ │ │ │ - cmpeq sl, r4, ror #18 │ │ │ │ - rsceq r9, r4, r0, ror #15 │ │ │ │ - rsceq r6, r4, r0, lsr r4 │ │ │ │ + cmpeq sl, ip, ror r9 │ │ │ │ + strdeq r9, [r4], #112 @ 0x70 @ │ │ │ │ + rsceq r6, r4, r0, asr #8 │ │ │ │ andeq r0, r0, fp, lsl r1 │ │ │ │ - rsceq r9, r4, r8, asr r7 │ │ │ │ - cmpeq sl, r0, ror #18 │ │ │ │ - rsceq r6, r4, r8, asr #7 │ │ │ │ - smlaleq r6, r4, r4, r3 │ │ │ │ + rsceq r9, r4, r8, ror #14 │ │ │ │ + cmpeq sl, r8, ror r9 │ │ │ │ + ldrdeq r6, [r4], #56 @ 0x38 @ │ │ │ │ + rsceq r6, r4, r4, lsr #7 │ │ │ │ andeq r0, r0, sl, lsl r1 │ │ │ │ - cmpeq sl, ip, lsr #18 │ │ │ │ - rsceq r9, r4, r0, lsl #14 │ │ │ │ + cmpeq sl, r4, asr #18 │ │ │ │ + rsceq r9, r4, r0, lsl r7 │ │ │ │ andeq r0, r0, r9, lsl r1 │ │ │ │ - strheq r9, [r4], #96 @ 0x60 @ │ │ │ │ - strdeq r2, [sl, #-136] @ 0xffffff78 │ │ │ │ - rsceq r6, r4, r0, ror #6 │ │ │ │ - smlalbteq r2, sl, ip, r8 │ │ │ │ - rsceq r9, r4, r0, ror r6 │ │ │ │ - rsceq r6, r4, r4, lsr r3 │ │ │ │ - smlalbbeq r2, sl, r8, r8 │ │ │ │ - rsceq r9, r4, ip, ror r5 │ │ │ │ - strdeq r6, [r4], #32 @ │ │ │ │ + rsceq r9, r4, r0, asr #13 │ │ │ │ + cmpeq sl, r0, lsl r9 │ │ │ │ + rsceq r6, r4, r0, ror r3 │ │ │ │ + smlaltteq r2, sl, r4, r8 │ │ │ │ + rsceq r9, r4, r0, lsl #13 │ │ │ │ + rsceq r6, r4, r4, asr #6 │ │ │ │ + smlaltbeq r2, sl, r0, r8 │ │ │ │ + rsceq r9, r4, ip, lsl #11 │ │ │ │ + rsceq r6, r4, r0, lsl #6 │ │ │ │ ldr r3, [r0, #24] │ │ │ │ tst r3, #4 │ │ │ │ ldrhne r0, [r0, #36] @ 0x24 │ │ │ │ addne r0, r0, #1 │ │ │ │ moveq r0, #1 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -897638,15 +897638,15 @@ │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r5, r0 │ │ │ │ add r0, r0, #52 @ 0x34 │ │ │ │ mov r7, r2 │ │ │ │ mov r6, r1 │ │ │ │ - bl e3371c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419a90> │ │ │ │ + bl e33734 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419a90> │ │ │ │ mov r3, #1 │ │ │ │ tst r7, #2 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0, #20] │ │ │ │ str r5, [r0, #32] │ │ │ │ bne 3c1588 │ │ │ │ tst r7, #4 │ │ │ │ @@ -897788,15 +897788,15 @@ │ │ │ │ cmp r3, r5 │ │ │ │ bhi 3c16e4 │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ bl 543d8 │ │ │ │ mov r1, r4 │ │ │ │ add r0, r7, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ - b e33724 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419a98> │ │ │ │ + b e3373c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419a98> │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ ldr r0, [r0, #4] │ │ │ │ ldr r3, [r0, #20] │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r3, [r0, #20] │ │ │ │ bxgt lr │ │ │ │ @@ -897823,15 +897823,15 @@ │ │ │ │ mov r1, #0 │ │ │ │ bl 2e7b70 │ │ │ │ ldr r1, [pc, #88] @ 3c1800 │ │ │ │ ldr r0, [r5, #84] @ 0x54 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2ed618 │ │ │ │ add r0, r5, #52 @ 0x34 │ │ │ │ - bl e3372c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419aa0> │ │ │ │ + bl e33744 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419aa0> │ │ │ │ ldrh r3, [r5, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ beq 3c17e4 │ │ │ │ mov r4, #0 │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ ldr r0, [r3, r4, lsl #2] │ │ │ │ bl 3bd224 │ │ │ │ @@ -898870,24 +898870,24 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r7, ip, ror #31 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r7, ip, lsl #31 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ ldrdeq r1, [r0], -ip │ │ │ │ @ instruction: 0x0177db9c │ │ │ │ - strdeq r5, [r4], #4 @ │ │ │ │ + rsceq r5, r4, r4, lsl #2 │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ - strheq r8, [r4], #68 @ 0x44 @ │ │ │ │ - smlalbbeq r1, sl, r4, r6 │ │ │ │ - cmpeq sl, r4, asr #12 │ │ │ │ - smlaleq r8, r4, ip, r4 │ │ │ │ - ldrdeq r1, [sl, #-92] @ 0xffffffa4 │ │ │ │ - rsceq r8, r4, r4, ror #8 │ │ │ │ - rsceq r5, r4, r8, lsr r0 │ │ │ │ - rsceq r8, r4, r4, lsr r4 │ │ │ │ + rsceq r8, r4, r4, asr #9 │ │ │ │ + @ instruction: 0x014a169c │ │ │ │ + cmpeq sl, ip, asr r6 │ │ │ │ + rsceq r8, r4, ip, lsr #9 │ │ │ │ + strdeq r1, [sl, #-84] @ 0xffffffac │ │ │ │ + rsceq r8, r4, r4, ror r4 │ │ │ │ + rsceq r5, r4, r8, asr #32 │ │ │ │ + rsceq r8, r4, r4, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r1, #92 @ 0x5c │ │ │ │ mov r0, #1 │ │ │ │ bl 549c0 │ │ │ │ @@ -898909,15 +898909,15 @@ │ │ │ │ str r3, [r4, #48] @ 0x30 │ │ │ │ bl 2ed4c8 │ │ │ │ mov r2, #16 │ │ │ │ mov r1, #56 @ 0x38 │ │ │ │ mov r3, r0 │ │ │ │ add r0, r4, #52 @ 0x34 │ │ │ │ str r3, [r4, #84] @ 0x54 │ │ │ │ - bl e33734 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419aa8> │ │ │ │ + bl e3374c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419aa8> │ │ │ │ ldr r3, [pc, #24] @ 3c28d0 │ │ │ │ mov r0, r4 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r4, #12] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ @ instruction: 0x0177d798 │ │ │ │ andeq r1, r0, ip, asr r7 │ │ │ │ @@ -899027,15 +899027,15 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r7, r0, lsl #12 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq lr, r2, r0, ror #18 │ │ │ │ + rscseq lr, r2, r0, ror r9 │ │ │ │ ldrheq sp, [r7, #-92]! @ 0xffffffa4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ ldr r3, [pc, #2288] @ 3c3398 │ │ │ │ @@ -899277,36 +899277,36 @@ │ │ │ │ beq 3c312c │ │ │ │ ldr r3, [fp, #-192] @ 0xffffff40 │ │ │ │ ldr r1, [fp, #-128] @ 0xffffff80 │ │ │ │ ldr r3, [r3] │ │ │ │ add r3, r3, #3456 @ 0xd80 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [fp, #-172] @ 0xffffff54 │ │ │ │ - bl e34480 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41a7f4> │ │ │ │ + bl e34498 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41a7f4> │ │ │ │ cmp r0, #0 │ │ │ │ beq 3c312c │ │ │ │ ldr r3, [r4] │ │ │ │ tst r3, #4 │ │ │ │ bne 3c3360 │ │ │ │ bl 2e9d60 │ │ │ │ ldr r5, [fp, #-172] @ 0xffffff54 │ │ │ │ ldr r2, [fp, #-192] @ 0xffffff40 │ │ │ │ mov r3, #8 │ │ │ │ mov r1, #14 │ │ │ │ add r2, r2, #88 @ 0x58 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl e3477c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41aaf0> │ │ │ │ + bl e34794 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41aaf0> │ │ │ │ mov r0, r4 │ │ │ │ bl 53b08 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, #2 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl e3477c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41aaf0> │ │ │ │ + bl e34794 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41aaf0> │ │ │ │ ldr r3, [fp, #-124] @ 0xffffff84 │ │ │ │ ldr sl, [fp, #-116] @ 0xffffff8c │ │ │ │ cmp r3, #0 │ │ │ │ ldr r5, [fp, #-108] @ 0xffffff94 │ │ │ │ str sl, [fp, #-184] @ 0xffffff48 │ │ │ │ beq 3c3008 │ │ │ │ sub r3, fp, #52 @ 0x34 │ │ │ │ @@ -899320,15 +899320,15 @@ │ │ │ │ b 3c2f40 │ │ │ │ ldr r6, [r9] │ │ │ │ ldr r2, [fp, #-168] @ 0xffffff58 │ │ │ │ and r6, r6, #4 │ │ │ │ mov r3, #12 │ │ │ │ mov r1, #3 │ │ │ │ mov r0, r8 │ │ │ │ - bl e3477c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41aaf0> │ │ │ │ + bl e34794 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41aaf0> │ │ │ │ cmp r6, #0 │ │ │ │ bne 3c2f8c │ │ │ │ mov r0, r4 │ │ │ │ bl 3bd224 │ │ │ │ ldr r3, [fp, #-124] @ 0xffffff84 │ │ │ │ add r7, r7, #1 │ │ │ │ cmp r7, r3 │ │ │ │ @@ -899348,22 +899348,22 @@ │ │ │ │ str r3, [fp, #-44] @ 0xffffffd4 │ │ │ │ str r5, [fp, #-48] @ 0xffffffd0 │ │ │ │ beq 3c2f00 │ │ │ │ ldr r2, [fp, #-168] @ 0xffffff58 │ │ │ │ mov r3, #12 │ │ │ │ mov r1, #3 │ │ │ │ mov r0, r8 │ │ │ │ - bl e3477c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41aaf0> │ │ │ │ + bl e34794 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41aaf0> │ │ │ │ mov r0, r4 │ │ │ │ bl 3bdb7c │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #12 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl e3477c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41aaf0> │ │ │ │ + bl e34794 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41aaf0> │ │ │ │ b 3c2f24 │ │ │ │ bl 53a54 │ │ │ │ mov r9, r0 │ │ │ │ ldr r3, [fp, #-196] @ 0xffffff3c │ │ │ │ mov r1, r9 │ │ │ │ ldr lr, [r3, #12] │ │ │ │ mov r0, #0 │ │ │ │ @@ -899424,43 +899424,43 @@ │ │ │ │ ldr r0, [fp, #-172] @ 0xffffff54 │ │ │ │ str r2, [fp, #-52] @ 0xffffffcc │ │ │ │ str r1, [fp, #-44] @ 0xffffffd4 │ │ │ │ ldr r2, [fp, #-168] @ 0xffffff58 │ │ │ │ mov r1, #3 │ │ │ │ str r3, [fp, #-48] @ 0xffffffd0 │ │ │ │ mov r3, #12 │ │ │ │ - bl e3477c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41aaf0> │ │ │ │ + bl e34794 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41aaf0> │ │ │ │ mov r0, r4 │ │ │ │ bl 3bdb7c │ │ │ │ ldr r3, [fp, #-176] @ 0xffffff50 │ │ │ │ mov r1, #12 │ │ │ │ add r2, r0, r6 │ │ │ │ ldr r0, [fp, #-172] @ 0xffffff54 │ │ │ │ - bl e3477c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41aaf0> │ │ │ │ + bl e34794 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41aaf0> │ │ │ │ str r8, [fp, #-52] @ 0xffffffcc │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr r2, [fp, #-168] @ 0xffffff58 │ │ │ │ lsr r3, r3, #2 │ │ │ │ ldr r0, [fp, #-172] @ 0xffffff54 │ │ │ │ mov r1, #6 │ │ │ │ str r3, [fp, #-48] @ 0xffffffd0 │ │ │ │ mov r3, #12 │ │ │ │ str r7, [fp, #-44] @ 0xffffffd4 │ │ │ │ - bl e3477c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41aaf0> │ │ │ │ + bl e34794 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41aaf0> │ │ │ │ mov r0, r4 │ │ │ │ bl 3bd224 │ │ │ │ ldr r3, [fp, #-120] @ 0xffffff88 │ │ │ │ add sl, sl, #1 │ │ │ │ cmp sl, r3 │ │ │ │ add r5, r5, #32 │ │ │ │ bcc 3c302c │ │ │ │ ldr r6, [fp, #-188] @ 0xffffff44 │ │ │ │ ldr r9, [fp, #-200] @ 0xffffff38 │ │ │ │ ldr r0, [fp, #-172] @ 0xffffff54 │ │ │ │ - bl e347d4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41ab48> │ │ │ │ + bl e347ec , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41ab48> │ │ │ │ cmp r6, #255 @ 0xff │ │ │ │ bhi 3c3178 │ │ │ │ ldr r3, [fp, #-196] @ 0xffffff3c │ │ │ │ ldr r0, [r3, #52] @ 0x34 │ │ │ │ cmn r0, #1 │ │ │ │ beq 3c3148 │ │ │ │ bl 524dc │ │ │ │ @@ -899611,28 +899611,28 @@ │ │ │ │ str r3, [fp, #-148] @ 0xffffff6c │ │ │ │ bl 3bfc1c │ │ │ │ b 3c2e84 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r7, r0, asr r5 │ │ │ │ cmneq r7, r8, lsr r5 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq sl, r8, ror r1 │ │ │ │ - rscseq lr, r2, ip, ror #16 │ │ │ │ + @ instruction: 0x014a1190 │ │ │ │ + rscseq lr, r2, ip, ror r8 │ │ │ │ @ instruction: 0xfffff000 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ cmneq r7, r8, lsr #29 │ │ │ │ - rsceq r4, r4, r0, lsr #10 │ │ │ │ - rsceq r7, r4, r8, ror #17 │ │ │ │ - smlalbteq r0, sl, r0, sl │ │ │ │ - @ instruction: 0x014a0a94 │ │ │ │ - rsceq r7, r4, r8, asr #17 │ │ │ │ - cmpeq sl, ip, lsr #20 │ │ │ │ - smlaleq r7, r4, r0, r8 │ │ │ │ - rsceq r4, r4, r4, ror #8 │ │ │ │ - rsceq r7, r4, ip, asr r8 │ │ │ │ + rsceq r4, r4, r0, lsr r5 │ │ │ │ + strdeq r7, [r4], #136 @ 0x88 @ │ │ │ │ + ldrdeq r0, [sl, #-168] @ 0xffffff58 │ │ │ │ + smlaltbeq r0, sl, ip, sl │ │ │ │ + ldrdeq r7, [r4], #136 @ 0x88 @ │ │ │ │ + cmpeq sl, r4, asr #20 │ │ │ │ + rsceq r7, r4, r0, lsr #17 │ │ │ │ + rsceq r4, r4, r4, ror r4 │ │ │ │ + rsceq r7, r4, ip, ror #16 │ │ │ │ ldr r1, [pc, #4] @ 3c33e8 │ │ │ │ add r1, pc, r1 │ │ │ │ b 3c50f4 │ │ │ │ @ instruction: 0xfffff6a4 │ │ │ │ bx lr │ │ │ │ ldr r3, [r0, #24] │ │ │ │ tst r3, #4 │ │ │ │ @@ -899691,15 +899691,15 @@ │ │ │ │ ldr r0, [r4, #48] @ 0x30 │ │ │ │ mov r1, #0 │ │ │ │ bl 2e7b70 │ │ │ │ mov r1, #0 │ │ │ │ ldr r0, [r4, #52] @ 0x34 │ │ │ │ bl 2e7b70 │ │ │ │ add r0, r4, #56 @ 0x38 │ │ │ │ - bl e33234 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4195a8> │ │ │ │ + bl e3324c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4195a8> │ │ │ │ ldrh r1, [r4, #32] │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ bl 3bd2a4 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ bl 543d8 │ │ │ │ ldrh r1, [r4, #40] @ 0x28 │ │ │ │ ldr r0, [r4, #44] @ 0x2c │ │ │ │ @@ -899735,15 +899735,15 @@ │ │ │ │ cmp r4, r3 │ │ │ │ bcc 3c3564 │ │ │ │ ldr r0, [r5, #40] @ 0x28 │ │ │ │ bl 543d8 │ │ │ │ mov r1, r5 │ │ │ │ add r0, r6, #56 @ 0x38 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ - b e335a8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41991c> │ │ │ │ + b e335c0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41991c> │ │ │ │ ldr r0, [r5, #40] @ 0x28 │ │ │ │ bl 3bd2a4 │ │ │ │ ldr r0, [r5, #40] @ 0x28 │ │ │ │ bl 543d8 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 543d8 │ │ │ │ @@ -899788,26 +899788,26 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r7, ip, lsl sl │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq sp, r2, ip, ror sp │ │ │ │ + rscseq sp, r2, ip, lsl #27 │ │ │ │ ldrsbeq ip, [r7, #-152]! @ 0xffffff68 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r5, r0 │ │ │ │ add r0, r0, #56 @ 0x38 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r1 │ │ │ │ - bl e333fc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419770> │ │ │ │ + bl e33414 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419770> │ │ │ │ mov r3, #1 │ │ │ │ tst r6, #2 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0, #20] │ │ │ │ str r5, [r0, #32] │ │ │ │ bne 3c3770 │ │ │ │ tst r6, #4 │ │ │ │ @@ -900122,17 +900122,17 @@ │ │ │ │ mov r0, sl │ │ │ │ add sp, sp, #76 @ 0x4c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 3c06e0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r7, r4, lsr #13 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq sl, ip, lsr r3 │ │ │ │ - rscseq sp, r2, ip, lsl #20 │ │ │ │ - rsceq r3, r4, r0, ror ip │ │ │ │ + cmpeq sl, r4, asr r3 │ │ │ │ + rscseq sp, r2, ip, lsl sl │ │ │ │ + rsceq r3, r4, r0, lsl #25 │ │ │ │ eorsgt r3, r0, r3, lsl #28 │ │ │ │ @ instruction: 0xfffff9b0 │ │ │ │ @ instruction: 0xfffff938 │ │ │ │ cmneq r7, r0, lsl #10 │ │ │ │ cmneq r9, r4, lsl r2 │ │ │ │ cmneq r9, r0, lsl r2 │ │ │ │ @ instruction: 0x0177c490 │ │ │ │ @@ -900598,16 +900598,16 @@ │ │ │ │ mov r6, r1 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 3c4298 │ │ │ │ b 3c42ec │ │ │ │ ldrheq ip, [r7, #-12]! │ │ │ │ - cmppeq r9, r4, asr sp @ p-variant is OBSOLETE │ │ │ │ - rscseq sp, r2, r8, lsr r4 │ │ │ │ + cmppeq r9, ip, ror #26 @ p-variant is OBSOLETE │ │ │ │ + rscseq sp, r2, r8, asr #8 │ │ │ │ ldrdeq r1, [r0], -ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r1, #24] │ │ │ │ mov r7, r1 │ │ │ │ @@ -901482,16 +901482,16 @@ │ │ │ │ b 3c4fe0 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r6 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r7, #3240] @ 0xca8 │ │ │ │ bl 2e6e20 │ │ │ │ b 3c4ffc │ │ │ │ - rscseq ip, r2, r0, asr #7 │ │ │ │ - cmpeq r9, r8, lsl #26 │ │ │ │ + ldrsbeq ip, [r2], #48 @ 0x30 @ │ │ │ │ + cmpeq r9, r0, lsr #26 │ │ │ │ cmneq r9, r4, lsr sp │ │ │ │ cmneq r9, r0, lsr sp │ │ │ │ cmneq r9, ip, ror #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -901507,15 +901507,15 @@ │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ mov r0, #0 │ │ │ │ bl 2e840c │ │ │ │ add r1, r4, #60 @ 0x3c │ │ │ │ add r4, r4, #44 @ 0x2c │ │ │ │ str r0, [r5, #52] @ 0x34 │ │ │ │ add r0, r5, #56 @ 0x38 │ │ │ │ - bl e33220 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419594> │ │ │ │ + bl e33238 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419594> │ │ │ │ str r6, [r5, #96] @ 0x60 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 1d5068 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3c514c │ │ │ │ ldr r3, [pc, #16] @ 3c5178 │ │ │ │ @@ -901524,20 +901524,20 @@ │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r5, #12] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ @ instruction: 0x016f879c │ │ │ │ mov r2, #16 │ │ │ │ mov r1, #52 @ 0x34 │ │ │ │ add r0, r0, #60 @ 0x3c │ │ │ │ - b e331fc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419570> │ │ │ │ + b e33214 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419570> │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ add r0, r0, #60 @ 0x3c │ │ │ │ - b e3321c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419590> │ │ │ │ + b e33234 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419590> │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, #52 @ 0x34 │ │ │ │ ldr r7, [r8] │ │ │ │ @@ -901811,16 +901811,16 @@ │ │ │ │ bl 2e8ef8 │ │ │ │ b 3c559c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsbeq sl, [r7, #-160]! @ 0xffffff60 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r9, r5, lsl #16 │ │ │ │ cmneq r7, r4, asr sl │ │ │ │ - smlaleq r5, r4, r8, r5 │ │ │ │ - ldrdeq r2, [r4], #0 @ │ │ │ │ + rsceq r5, r4, r8, lsr #11 │ │ │ │ + rsceq r2, r4, r0, ror #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [pc, #196] @ 3c56e8 │ │ │ │ ldr lr, [pc, #196] @ 3c56ec │ │ │ │ add r4, pc, r4 │ │ │ │ @@ -901872,16 +901872,16 @@ │ │ │ │ bl 2e8ef8 │ │ │ │ b 3c5698 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsbeq sl, [r7, #-148]! @ 0xffffff6c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r9, r8, lsl #14 │ │ │ │ cmneq r7, r8, asr r9 │ │ │ │ - ldrdeq r5, [r4], #68 @ 0x44 @ │ │ │ │ - ldrdeq r1, [r4], #248 @ 0xf8 @ │ │ │ │ + rsceq r5, r4, r4, ror #9 │ │ │ │ + rsceq r1, r4, r8, ror #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, sp, #72 @ 0x48 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ @@ -902003,17 +902003,17 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 2e8ef8 │ │ │ │ b 3c5840 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsbeq sl, [r7, #-124]! @ 0xffffff84 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrheq sl, [r7, #-112]! @ 0xffffff90 │ │ │ │ - cmpeq r9, r0, lsl #8 │ │ │ │ - rsceq r5, r4, r0, lsl #6 │ │ │ │ - ldrdeq r1, [r4], #208 @ 0xd0 @ │ │ │ │ + cmpeq r9, r8, lsl r4 │ │ │ │ + rsceq r5, r4, r0, lsl r3 │ │ │ │ + rsceq r1, r4, r0, ror #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ @@ -902437,45 +902437,45 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 53328 <__printf_chk@plt> │ │ │ │ ldrb r2, [r4, #7] │ │ │ │ b 3c5e64 │ │ │ │ ldr r1, [pc, #124] @ 3c6044 │ │ │ │ add r1, pc, r1 │ │ │ │ b 3c5f0c │ │ │ │ - strheq r4, [r4], #240 @ 0xf0 @ │ │ │ │ - smlalbbeq lr, r9, ip, r0 │ │ │ │ - smlalseq sp, r7, r0, r9 │ │ │ │ - rsceq r4, r4, r0, ror #30 │ │ │ │ - cmpeq r9, r4, lsr r0 │ │ │ │ - rsceq r4, r4, r8, lsl pc │ │ │ │ + rsceq r4, r4, r0, asr #31 │ │ │ │ + smlaltbeq lr, r9, r4, r0 │ │ │ │ + rscseq sp, r7, r0, lsr #19 │ │ │ │ + rsceq r4, r4, r0, ror pc │ │ │ │ + cmpeq r9, ip, asr #32 │ │ │ │ + rsceq r4, r4, r8, lsr #30 │ │ │ │ cmneq pc, ip, lsr #24 │ │ │ │ - rsceq r4, r4, ip, ror #29 │ │ │ │ + strdeq r4, [r4], #236 @ 0xec @ │ │ │ │ cmneq pc, r0, lsl #24 │ │ │ │ - rsceq r4, r4, r8, asr #29 │ │ │ │ + ldrdeq r4, [r4], #232 @ 0xe8 @ │ │ │ │ ldrdeq r7, [pc, #-176] @ 3c5f4c │ │ │ │ - rsceq r4, r4, r8, lsr #29 │ │ │ │ + strheq r4, [r4], #232 @ 0xe8 @ │ │ │ │ cmneq pc, r8, lsl #23 │ │ │ │ - rsceq r4, r4, r4, lsl #29 │ │ │ │ + smlaleq r4, r4, r4, lr @ │ │ │ │ cmneq pc, r4, asr #22 │ │ │ │ - rsceq r4, r4, r0, ror #28 │ │ │ │ + rsceq r4, r4, r0, ror lr │ │ │ │ cmneq pc, r4, asr #22 │ │ │ │ - rsceq r4, r4, r4, asr #28 │ │ │ │ + rsceq r4, r4, r4, asr lr │ │ │ │ cmneq pc, r8, lsl fp @ │ │ │ │ - rsceq r4, r4, r4, lsr #28 │ │ │ │ + rsceq r4, r4, r4, lsr lr │ │ │ │ @ instruction: 0x016f7a98 │ │ │ │ - rsceq r4, r4, r0, lsr lr │ │ │ │ - rsceq r4, r4, r0, lsl #28 │ │ │ │ - ldrsheq r5, [r1], #88 @ 0x58 @ │ │ │ │ - rsceq r4, r4, ip, ror #25 │ │ │ │ - ldrdeq r4, [r4], #204 @ 0xcc @ │ │ │ │ - rsceq r4, r4, ip, asr sp │ │ │ │ - rsceq r4, r4, r4, lsr sp │ │ │ │ + rsceq r4, r4, r0, asr #28 │ │ │ │ + rsceq r4, r4, r0, lsl lr │ │ │ │ + rscseq r5, r1, r8, lsl #12 │ │ │ │ strdeq r4, [r4], #204 @ 0xcc @ │ │ │ │ - ldrdeq r4, [r4], #204 @ 0xcc @ │ │ │ │ - rsceq pc, r4, ip, lsl #21 │ │ │ │ + rsceq r4, r4, ip, ror #25 │ │ │ │ + rsceq r4, r4, ip, ror #26 │ │ │ │ + rsceq r4, r4, r4, asr #26 │ │ │ │ + rsceq r4, r4, ip, lsl #26 │ │ │ │ + rsceq r4, r4, ip, ror #25 │ │ │ │ + smlaleq pc, r4, ip, sl @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldrb r2, [r0, #1] │ │ │ │ ldrb r1, [r0] │ │ │ │ ldrb r3, [r0, #4] │ │ │ │ @@ -902524,19 +902524,19 @@ │ │ │ │ b 3c609c │ │ │ │ ldr r1, [pc, #32] @ 3c6138 │ │ │ │ mov r0, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 53328 <__printf_chk@plt> │ │ │ │ ldrb r3, [r4, #1] │ │ │ │ b 3c6094 │ │ │ │ - rsceq r4, r4, r8, ror #24 │ │ │ │ - rsceq r4, r4, r0, ror #24 │ │ │ │ - rsceq r4, r4, r8, lsr ip │ │ │ │ - rsceq r4, r4, r8, lsl #24 │ │ │ │ - rsceq r4, r4, r0, ror #23 │ │ │ │ + rsceq r4, r4, r8, ror ip │ │ │ │ + rsceq r4, r4, r0, ror ip │ │ │ │ + rsceq r4, r4, r8, asr #24 │ │ │ │ + rsceq r4, r4, r8, lsl ip │ │ │ │ + strdeq r4, [r4], #176 @ 0xb0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldrb r1, [r0, #1] │ │ │ │ ldrb r2, [r0] │ │ │ │ lsr r3, r1, #4 │ │ │ │ @@ -902603,20 +902603,20 @@ │ │ │ │ ldrb r1, [r4, #4] │ │ │ │ b 3c619c │ │ │ │ ldr r1, [pc, #32] @ 3c6278 │ │ │ │ mov r0, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 53328 <__printf_chk@plt> │ │ │ │ b 3c6184 │ │ │ │ - rsceq r4, r4, r8, asr #23 │ │ │ │ - rsceq r4, r4, ip, lsl fp │ │ │ │ - rsceq r4, r4, r4, lsl fp │ │ │ │ - rsceq r4, r4, r8, ror #21 │ │ │ │ - rsceq r4, r4, r4, lsl fp │ │ │ │ - strdeq r4, [r4], #164 @ 0xa4 @ │ │ │ │ + ldrdeq r4, [r4], #184 @ 0xb8 @ │ │ │ │ + rsceq r4, r4, ip, lsr #22 │ │ │ │ + rsceq r4, r4, r4, lsr #22 │ │ │ │ + strdeq r4, [r4], #168 @ 0xa8 @ │ │ │ │ + rsceq r4, r4, r4, lsr #22 │ │ │ │ + rsceq r4, r4, r4, lsl #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r7, [sp, #24] │ │ │ │ mov r5, r0 │ │ │ │ @@ -902670,21 +902670,21 @@ │ │ │ │ bl 53328 <__printf_chk@plt> │ │ │ │ b 3c62ac │ │ │ │ ldr r1, [pc, #36] @ 3c6388 │ │ │ │ mov r0, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 53328 <__printf_chk@plt> │ │ │ │ b 3c62a4 │ │ │ │ - rsceq r4, r4, r8, lsr #21 │ │ │ │ - rsceq r1, r3, r0, lsr #30 │ │ │ │ - rsceq r0, r4, r0, lsr #23 │ │ │ │ - ldrdeq sp, [r9, #-152] @ 0xffffff68 │ │ │ │ - ldrsbeq sp, [r7], #44 @ 0x2c @ │ │ │ │ - strheq r1, [r3], #228 @ 0xe4 @ │ │ │ │ - strdeq r4, [r4], #156 @ 0x9c @ │ │ │ │ + strheq r4, [r4], #168 @ 0xa8 @ │ │ │ │ + rsceq r1, r3, r0, lsr pc │ │ │ │ + strheq r0, [r4], #176 @ 0xb0 @ │ │ │ │ + strdeq sp, [r9, #-144] @ 0xffffff70 │ │ │ │ + rscseq sp, r7, ip, ror #5 │ │ │ │ + rsceq r1, r3, r4, asr #29 │ │ │ │ + rsceq r4, r4, ip, lsl #20 │ │ │ │ cmp r1, #0 │ │ │ │ beq 3c63bc │ │ │ │ cmp r1, #4 │ │ │ │ bxne lr │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r2, [pc, #56] @ 3c63e4 │ │ │ │ @@ -902699,18 +902699,18 @@ │ │ │ │ bxne lr │ │ │ │ ldr r2, [pc, #24] @ 3c63ec │ │ │ │ add r2, pc, r2 │ │ │ │ b 3c63ac │ │ │ │ ldr r2, [pc, #16] @ 3c63f0 │ │ │ │ add r2, pc, r2 │ │ │ │ b 3c63ac │ │ │ │ - rsceq r4, r4, r0, ror #19 │ │ │ │ - rsceq r4, r4, r4, ror #19 │ │ │ │ - rsceq r4, r4, r8, lsr #19 │ │ │ │ - smlaleq r4, r4, r0, r9 @ │ │ │ │ + strdeq r4, [r4], #144 @ 0x90 @ │ │ │ │ + strdeq r4, [r4], #148 @ 0x94 @ │ │ │ │ + strheq r4, [r4], #152 @ 0x98 @ │ │ │ │ + rsceq r4, r4, r0, lsr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldrb r2, [r0, #5] │ │ │ │ ldr r1, [pc, #112] @ 3c6480 │ │ │ │ lsr r2, r2, #1 │ │ │ │ @@ -902739,17 +902739,17 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 53328 <__printf_chk@plt> │ │ │ │ ldrb r3, [r4, #5] │ │ │ │ tst r3, #8 │ │ │ │ popeq {r4, pc} │ │ │ │ b 3c644c │ │ │ │ cmneq pc, r0, lsl #10 │ │ │ │ - rsceq r4, r4, r4, ror r9 │ │ │ │ - rsceq r4, r4, r8, ror #18 │ │ │ │ - rsceq r4, r4, r8, asr #18 │ │ │ │ + rsceq r4, r4, r4, lsl #19 │ │ │ │ + rsceq r4, r4, r8, ror r9 │ │ │ │ + rsceq r4, r4, r8, asr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldrb r2, [r0, #1] │ │ │ │ ldrb r3, [r0, #2] │ │ │ │ mov r4, r0 │ │ │ │ @@ -902765,16 +902765,16 @@ │ │ │ │ tst r3, #8 │ │ │ │ popeq {r4, pc} │ │ │ │ ldr r1, [pc, #16] @ 3c64f0 │ │ │ │ pop {r4, lr} │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #1 │ │ │ │ b 53328 <__printf_chk@plt> │ │ │ │ - rsceq r4, r4, r8, lsl #18 │ │ │ │ - rsceq r4, r4, r4, asr #16 │ │ │ │ + rsceq r4, r4, r8, lsl r9 │ │ │ │ + rsceq r4, r4, r4, asr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -902806,20 +902806,20 @@ │ │ │ │ cmp r5, r6 │ │ │ │ lsr r4, r4, #1 │ │ │ │ bne 3c6558 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r2, [pc, #24] @ 3c65a4 │ │ │ │ add r2, pc, r2 │ │ │ │ b 3c651c │ │ │ │ - rsceq r4, r4, r8, asr #17 │ │ │ │ - rsceq r1, r3, ip, lsr sl │ │ │ │ - rsceq r0, r4, ip, asr r9 │ │ │ │ - @ instruction: 0x0149d794 │ │ │ │ - smlalseq sp, r7, r8, r0 │ │ │ │ - rsceq r6, r4, r8, asr r7 │ │ │ │ + ldrdeq r4, [r4], #136 @ 0x88 @ │ │ │ │ + rsceq r1, r3, ip, asr #20 │ │ │ │ + rsceq r0, r4, ip, ror #18 │ │ │ │ + smlaltbeq sp, r9, ip, r7 │ │ │ │ + rscseq sp, r7, r8, lsr #1 │ │ │ │ + rsceq r6, r4, r8, ror #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrsb r3, [r0, #7] │ │ │ │ mov r4, r0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -902937,30 +902937,30 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #1 │ │ │ │ bl 53328 <__printf_chk@plt> │ │ │ │ b 3c6694 │ │ │ │ ldr r1, [pc, #64] @ 3c67d8 │ │ │ │ add r1, pc, r1 │ │ │ │ b 3c6744 │ │ │ │ - rsceq r4, r4, r4, lsl #12 │ │ │ │ - ldrdeq sp, [r9, #-108] @ 0xffffff94 │ │ │ │ - rscseq ip, r7, r0, ror #31 │ │ │ │ - strheq r4, [r4], #80 @ 0x50 @ │ │ │ │ + rsceq r4, r4, r4, lsl r6 │ │ │ │ + strdeq sp, [r9, #-100] @ 0xffffff9c │ │ │ │ + ldrsheq ip, [r7], #240 @ 0xf0 @ │ │ │ │ + rsceq r4, r4, r0, asr #11 │ │ │ │ cmneq r7, r0, lsr #30 │ │ │ │ - rsceq r2, r3, r0, asr #1 │ │ │ │ - rsceq r6, r4, ip, lsl #27 │ │ │ │ - smlaleq r2, r3, ip, r0 │ │ │ │ - rsceq r4, r4, r0, asr #14 │ │ │ │ - rsceq r4, r4, r0, lsl r7 │ │ │ │ - rsceq r4, r4, r0, asr #13 │ │ │ │ - rscseq r4, r1, r0, asr #27 │ │ │ │ - rsceq r4, r4, r0, asr #13 │ │ │ │ - smlaleq r4, r4, r4, r6 @ │ │ │ │ - rsceq r4, r4, r4, ror r6 │ │ │ │ - strheq pc, [r4], #44 @ 0x2c @ │ │ │ │ + ldrdeq r2, [r3], #0 @ │ │ │ │ + smlaleq r6, r4, ip, sp │ │ │ │ + rsceq r2, r3, ip, lsr #1 │ │ │ │ + rsceq r4, r4, r0, asr r7 │ │ │ │ + rsceq r4, r4, r0, lsr #14 │ │ │ │ + ldrdeq r4, [r4], #96 @ 0x60 @ │ │ │ │ + ldrsbeq r4, [r1], #208 @ 0xd0 @ │ │ │ │ + ldrdeq r4, [r4], #96 @ 0x60 @ │ │ │ │ + rsceq r4, r4, r4, lsr #13 │ │ │ │ + rsceq r4, r4, r4, lsl #13 │ │ │ │ + rsceq pc, r4, ip, asr #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #1640] @ 3c6e64 │ │ │ │ @@ -903374,57 +903374,57 @@ │ │ │ │ mov r0, #1 │ │ │ │ bl 53328 <__printf_chk@plt> │ │ │ │ b 3c6c54 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsheq r9, [r7, #-120]! @ 0xffffff88 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq pc, r8, lsl #2 │ │ │ │ - rscseq sl, r2, r0, lsl fp │ │ │ │ - rscseq sl, r2, ip, lsl #22 │ │ │ │ + rscseq sl, r2, r0, lsr #22 │ │ │ │ + rscseq sl, r2, ip, lsl fp │ │ │ │ cmneq r9, r8, lsl r5 │ │ │ │ @ instruction: 0x0177bb9c │ │ │ │ - ldrsbeq sl, [r2], #172 @ 0xac @ │ │ │ │ - smlalseq ip, r2, ip, sp │ │ │ │ + rscseq sl, r2, ip, ror #21 │ │ │ │ + rscseq ip, r2, ip, lsr #27 │ │ │ │ cmneq r9, ip, lsl #9 │ │ │ │ - strdeq r4, [r4], #76 @ 0x4c @ │ │ │ │ - rsceq r4, r4, r0, lsl r5 │ │ │ │ - ldrsheq sl, [r2], #144 @ 0x90 @ │ │ │ │ + rsceq r4, r4, ip, lsl #10 │ │ │ │ + rsceq r4, r4, r0, lsr #10 │ │ │ │ + rscseq sl, r2, r0, lsl #20 │ │ │ │ ldrsheq r4, [r9, #-56]! @ 0xffffffc8 │ │ │ │ - rsceq r4, r4, ip, ror r4 │ │ │ │ - rsceq r4, r4, ip, lsr #9 │ │ │ │ + rsceq r4, r4, ip, lsl #9 │ │ │ │ + strheq r4, [r4], #76 @ 0x4c @ │ │ │ │ ldrsbeq fp, [r7, #-164]! @ 0xffffff5c │ │ │ │ - smlalseq sl, r2, r8, r9 │ │ │ │ - rscseq ip, r2, ip, asr ip │ │ │ │ - strheq r4, [r4], #48 @ 0x30 @ │ │ │ │ + rscseq sl, r2, r8, lsr #19 │ │ │ │ + rscseq ip, r2, ip, ror #24 │ │ │ │ + rsceq r4, r4, r0, asr #7 │ │ │ │ cmneq r7, r8, ror #1 │ │ │ │ - rscseq sl, r2, ip, asr #17 │ │ │ │ - rsceq lr, r4, r4, ror pc │ │ │ │ - rsceq r4, r4, r4, lsl #19 │ │ │ │ - rsceq r0, r6, r8, ror r4 │ │ │ │ + ldrsbeq sl, [r2], #140 @ 0x8c @ │ │ │ │ + rsceq lr, r4, r4, lsl #31 │ │ │ │ + smlaleq r4, r4, r4, r9 @ │ │ │ │ + rsceq r0, r6, r8, lsl #9 │ │ │ │ cmneq r7, r0, rrx │ │ │ │ cmneq r7, ip, lsl r0 │ │ │ │ - smlalseq pc, r7, r8, r5 @ │ │ │ │ - rscseq ip, r2, r8, lsl #21 │ │ │ │ - rscseq sl, r2, r8, ror r7 │ │ │ │ + rscseq pc, r7, r8, lsr #11 │ │ │ │ + smlalseq ip, r2, r8, sl │ │ │ │ + rscseq sl, r2, r8, lsl #15 │ │ │ │ cmneq r9, r0, lsl #3 │ │ │ │ cmneq r7, ip, asr sp │ │ │ │ - rsceq r4, r4, r4, ror #4 │ │ │ │ - rsceq r0, r6, r0, lsr #6 │ │ │ │ - rscseq ip, r2, r4, lsr #19 │ │ │ │ - ldrsheq ip, [r7], #240 @ 0xf0 @ │ │ │ │ - rscseq ip, r7, r4, ror #31 │ │ │ │ + rsceq r4, r4, r4, ror r2 │ │ │ │ + rsceq r0, r6, r0, lsr r3 │ │ │ │ + ldrheq ip, [r2], #148 @ 0x94 @ │ │ │ │ + rscseq sp, r7, r0 │ │ │ │ + ldrsheq ip, [r7], #244 @ 0xf4 @ │ │ │ │ + rsceq r4, r4, r0, ror #2 │ │ │ │ + rsceq r4, r4, r4, lsr r1 │ │ │ │ rsceq r4, r4, r0, asr r1 │ │ │ │ - rsceq r4, r4, r4, lsr #2 │ │ │ │ - rsceq r4, r4, r0, asr #2 │ │ │ │ cmneq r7, r8, ror #4 │ │ │ │ - ldrdeq r4, [r4], #4 @ │ │ │ │ - strheq r4, [r4], #8 @ │ │ │ │ - ldrsheq pc, [r7], #40 @ 0x28 @ │ │ │ │ - rscseq r4, r1, r0, asr #13 │ │ │ │ - rsceq r4, r4, ip, rrx │ │ │ │ + rsceq r4, r4, r4, ror #1 │ │ │ │ + rsceq r4, r4, r8, asr #1 │ │ │ │ + rscseq pc, r7, r8, lsl #6 │ │ │ │ + ldrsbeq r4, [r1], #96 @ 0x60 @ │ │ │ │ + rsceq r4, r4, ip, ror r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r1, [pc, #220] @ 3c7010 │ │ │ │ ldr r4, [r0, #384] @ 0x180 │ │ │ │ ldr r2, [pc, #216] @ 3c7014 │ │ │ │ @@ -903992,18 +903992,18 @@ │ │ │ │ @ instruction: 0x001fffff │ │ │ │ cmneq r9, r0, lsr r8 │ │ │ │ andeq r3, r0, r6, lsl pc │ │ │ │ cmneq r9, r0, ror #13 │ │ │ │ cmneq r9, r4, asr #13 │ │ │ │ ldrsbeq r3, [r9, #-96]! @ 0xffffffa0 │ │ │ │ cmneq r9, r0, asr #13 │ │ │ │ - rsceq r3, r4, ip, lsr sp │ │ │ │ + rsceq r3, r4, ip, asr #26 │ │ │ │ cmneq pc, r0, asr #19 │ │ │ │ cmneq r9, ip, lsr #12 │ │ │ │ - strdeq r3, [r4], #196 @ 0xc4 @ │ │ │ │ + rsceq r3, r4, r4, lsl #26 │ │ │ │ ldrsheq r3, [r9, #-88]! @ 0xffffffa8 │ │ │ │ add r0, r0, #20 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -904116,20 +904116,20 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ bl 3bc148 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [pc, #176] @ 3c7ab8 │ │ │ │ add r0, pc, r0 │ │ │ │ - bl e2f9fc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415d70> │ │ │ │ + bl e2fa14 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415d70> │ │ │ │ mov r6, r0 │ │ │ │ - bl e2fab8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415e2c> │ │ │ │ + bl e2fad0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415e2c> │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl e2fac0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415e34> │ │ │ │ + bl e2fad8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415e34> │ │ │ │ mov r6, sp │ │ │ │ mov r9, r0 │ │ │ │ mov r0, sp │ │ │ │ bl 2eb278 │ │ │ │ cmp r7, #0 │ │ │ │ bne 3c7a8c │ │ │ │ mov r2, #8 │ │ │ │ @@ -904740,15 +904740,15 @@ │ │ │ │ bne 3c82bc │ │ │ │ b 3c830c │ │ │ │ andeq r0, r0, r6, asr #2 │ │ │ │ andeq r0, r0, pc, ror #4 │ │ │ │ eoreq r8, r0, r0, lsl #4 │ │ │ │ andeq r0, r0, r1, asr #3 │ │ │ │ strbeq r4, [r0], #3 │ │ │ │ - strheq fp, [r9, #-168] @ 0xffffff58 │ │ │ │ + ldrdeq fp, [r9, #-160] @ 0xffffff60 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ ldrb r3, [r0, #12] │ │ │ │ cmp r3, #4 │ │ │ │ bne 3c8404 │ │ │ │ ldr r0, [r0, #20] │ │ │ │ ldr r2, [pc, #36] @ 3c840c │ │ │ │ sub r3, r0, #512 @ 0x200 │ │ │ │ @@ -904803,15 +904803,15 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r7, r0, asr #23 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq r8, r2, r0, lsr #30 │ │ │ │ + rscseq r8, r2, r0, lsr pc │ │ │ │ cmneq r7, ip, ror fp │ │ │ │ push {r4, lr} │ │ │ │ ldrb lr, [r0, #4] │ │ │ │ mov ip, r0 │ │ │ │ cmp lr, #9 │ │ │ │ mov r4, r1 │ │ │ │ bls 3c8518 │ │ │ │ @@ -906076,20 +906076,20 @@ │ │ │ │ andeq r0, r0, r5, ror #2 │ │ │ │ ldrsheq r7, [r7, #-8]! │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ cmneq r7, r8, lsr #32 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ cmneq r7, r8, ror pc │ │ │ │ - cmpeq r9, r4, lsr sp │ │ │ │ + cmpeq r9, ip, asr #26 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ cmneq r7, r8, lsr #20 │ │ │ │ ldrsheq r6, [r7, #-148]! @ 0xffffff6c │ │ │ │ - cmpeq r9, r8, ror #16 │ │ │ │ - smlaltbeq sl, r9, r4, r6 │ │ │ │ + smlalbbeq sl, r9, r0, r8 │ │ │ │ + strheq sl, [r9, #-108] @ 0xffffff94 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr lr, [pc, #236] @ 3c99c4 │ │ │ │ ldr ip, [pc, #236] @ 3c99c8 │ │ │ │ add lr, pc, lr │ │ │ │ @@ -906417,28 +906417,28 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 1da570 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r6 │ │ │ │ bl 1f2530 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r6 │ │ │ │ - bl decd98 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3d310c> │ │ │ │ + bl decdb0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3d310c> │ │ │ │ ldr r1, [pc, #856] @ 3ca160 │ │ │ │ mov r2, #0 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #8] │ │ │ │ mov r0, r6 │ │ │ │ - bl e03ea4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3ea218> │ │ │ │ + bl e03ebc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3ea218> │ │ │ │ mov sl, r0 │ │ │ │ mov r0, r6 │ │ │ │ bl 21a684 │ │ │ │ mov r1, #1 │ │ │ │ mov r9, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl e21508 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x40787c> │ │ │ │ + bl e21520 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x40787c> │ │ │ │ ldr r3, [pc, #808] @ 3ca164 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r7, [r8] │ │ │ │ str r7, [r8, #8] │ │ │ │ str r7, [r8, #12] │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ @@ -906448,15 +906448,15 @@ │ │ │ │ str r7, [r8, #24] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ strb r3, [sp, #80] @ 0x50 │ │ │ │ ldr r3, [pc, #760] @ 3ca168 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl e1e8c8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x404c3c> │ │ │ │ + bl e1e8e0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x404c3c> │ │ │ │ cmp fp, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 3ca0b8 │ │ │ │ ldr r2, [sp] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ orr r2, r2, r4 │ │ │ │ orr r2, r1, r2 │ │ │ │ @@ -906467,15 +906467,15 @@ │ │ │ │ orr r5, r5, r9 │ │ │ │ orr r3, r3, r5 │ │ │ │ and fp, r3, #255 @ 0xff │ │ │ │ mov r0, r6 │ │ │ │ bl 21f98c │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl e1be94 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x402208> │ │ │ │ + bl e1beac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x402208> │ │ │ │ cmp r0, #0 │ │ │ │ bne 3ca080 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ bl 223584 │ │ │ │ orr r4, r4, fp │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ @@ -906523,28 +906523,28 @@ │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ bl 21e1c8 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl e0a240 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3f05b4> │ │ │ │ + bl e0a258 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3f05b4> │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ bl 21dafc │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ bl 21fe50 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ mov r1, #262144 @ 0x40000 │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl e2c1f8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41256c> │ │ │ │ + bl e2c210 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41256c> │ │ │ │ ldr r3, [sp, #12] │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ ldr r1, [r3] │ │ │ │ cmn r1, #1 │ │ │ │ orr r5, r5, r0 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ beq 3ca0e4 │ │ │ │ @@ -906557,15 +906557,15 @@ │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ mov r0, r6 │ │ │ │ add r3, r3, #241 @ 0xf1 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ bl 228008 │ │ │ │ orr r4, r0, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl e0f8b8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3f5c2c> │ │ │ │ + bl e0f8d0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3f5c2c> │ │ │ │ ldrsb r2, [r6, #65] @ 0x41 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ sub r3, r2, #4 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ cmp r2, #14 │ │ │ │ cmpne r3, #1 │ │ │ │ orr r4, r4, r0 │ │ │ │ @@ -906574,15 +906574,15 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 229728 │ │ │ │ orr r0, r4, r0 │ │ │ │ and r4, r0, #255 @ 0xff │ │ │ │ b 3c9de0 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl e0b9ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3f1d20> │ │ │ │ + bl e0b9c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3f1d20> │ │ │ │ orr r0, r5, r0 │ │ │ │ and r5, r0, #255 @ 0xff │ │ │ │ b 3ca008 │ │ │ │ mov r0, r6 │ │ │ │ bl 21e12c │ │ │ │ mov r0, r6 │ │ │ │ bl 21ed00 │ │ │ │ @@ -906596,15 +906596,15 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 22a180 │ │ │ │ b 3c9f24 │ │ │ │ mov r1, fp │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl dd8674 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3be9e8> │ │ │ │ + bl dd868c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3be9e8> │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ subs fp, r0, #0 │ │ │ │ beq 3c9e88 │ │ │ │ mov r0, r6 │ │ │ │ bl 21a684 │ │ │ │ b 3c9eb4 │ │ │ │ ldr r0, [pc, #128] @ 3ca16c │ │ │ │ @@ -906629,23 +906629,23 @@ │ │ │ │ bne 3ca140 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #92 @ 0x5c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0177629c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r9, r8, lsl #4 │ │ │ │ - rscseq r7, r2, r8, lsl #12 │ │ │ │ + cmpeq r9, r0, lsr #4 │ │ │ │ + rscseq r7, r2, r8, lsl r6 │ │ │ │ cmneq r7, ip, ror #4 │ │ │ │ andeq r1, r0, ip, lsl r2 │ │ │ │ cmneq r7, r4, ror #29 │ │ │ │ @ instruction: 0xffffe430 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - ldrdeq r1, [r4], #124 @ 0x7c @ │ │ │ │ + rsceq r1, r4, ip, ror #15 │ │ │ │ cmneq r7, r0, ror #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldrsb r2, [r0, #65] @ 0x41 │ │ │ │ mov r4, r0 │ │ │ │ @@ -906732,73 +906732,73 @@ │ │ │ │ add r1, r1, #2 │ │ │ │ tst r3, #64 @ 0x40 │ │ │ │ bne 3ca530 │ │ │ │ ldrsb r3, [r9, #65] @ 0x41 │ │ │ │ cmp r3, #3 │ │ │ │ beq 3ca580 │ │ │ │ mov r0, r9 │ │ │ │ - bl ddc2e8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c265c> │ │ │ │ + bl ddc300 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c265c> │ │ │ │ ldr r3, [pc, #2332] @ 3cac10 │ │ │ │ mov r0, r9 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ str r3, [sp, #16] │ │ │ │ mov r1, r3 │ │ │ │ - bl dd1ac8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b7e3c> │ │ │ │ + bl dd1ae0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b7e3c> │ │ │ │ ldr r1, [pc, #2312] @ 3cac14 │ │ │ │ mov r2, r9 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r9 │ │ │ │ - bl e03a68 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3e9ddc> │ │ │ │ + bl e03a80 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3e9ddc> │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r9 │ │ │ │ - bl dfe5fc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3e4970> │ │ │ │ + bl dfe614 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3e4970> │ │ │ │ mov r0, r9 │ │ │ │ - bl dddd48 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c40bc> │ │ │ │ + bl dddd60 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c40bc> │ │ │ │ ldrb r3, [fp, #285] @ 0x11d │ │ │ │ cmp r3, #0 │ │ │ │ bne 3ca71c │ │ │ │ add r4, sp, #96 @ 0x60 │ │ │ │ add r7, sp, #72 @ 0x48 │ │ │ │ ldrb r3, [fp, #8] │ │ │ │ cmp r3, #5 │ │ │ │ bhi 3ca5d4 │ │ │ │ mov r0, r9 │ │ │ │ - bl de3c80 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c9ff4> │ │ │ │ + bl de3c98 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c9ff4> │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r9 │ │ │ │ - bl e07fe4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3ee358> │ │ │ │ + bl e07ffc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3ee358> │ │ │ │ ldr r6, [sp, #48] @ 0x30 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, fp │ │ │ │ bl 3c9d34 │ │ │ │ mov r3, #1 │ │ │ │ mov r1, #8 │ │ │ │ mov r0, r9 │ │ │ │ strb r3, [sp, #72] @ 0x48 │ │ │ │ - bl e0f138 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3f54ac> │ │ │ │ + bl e0f150 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3f54ac> │ │ │ │ mov r1, r7 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r9 │ │ │ │ - bl ddfe78 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c61ec> │ │ │ │ + bl ddfe90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c61ec> │ │ │ │ ldr r3, [pc, #2164] @ 3cac18 │ │ │ │ ldr ip, [pc, #2164] @ 3cac1c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r6] │ │ │ │ mov lr, #0 │ │ │ │ mov r1, r4 │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ str lr, [sp, #112] @ 0x70 │ │ │ │ str ip, [sp, #100] @ 0x64 │ │ │ │ str r2, [sp, #104] @ 0x68 │ │ │ │ str fp, [sp, #108] @ 0x6c │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r9 │ │ │ │ - bl e1933c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3ff6b0> │ │ │ │ + bl e19354 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3ff6b0> │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r3, r5, r0 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ cmp r3, #0 │ │ │ │ beq 3ca3f8 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r6 │ │ │ │ @@ -907313,28 +907313,28 @@ │ │ │ │ ldr r2, [sl, #20] │ │ │ │ cmp r2, r3 │ │ │ │ bne 3ca6b4 │ │ │ │ b 3ca874 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r7, ip, lsr #27 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r9, r4, lsl #26 │ │ │ │ - rscseq r7, r2, r8, lsl r1 │ │ │ │ + cmpeq r9, ip, lsl sp │ │ │ │ + rscseq r7, r2, r8, lsr #2 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ cmneq r7, r8, asr #26 │ │ │ │ andeq r1, r0, r4, ror #14 │ │ │ │ andeq r1, r0, r4, asr ip │ │ │ │ @ instruction: 0xffffdc34 │ │ │ │ @ instruction: 0xffffdcec │ │ │ │ andeq r0, r8, r2, lsl #5 │ │ │ │ cmneq r7, ip, lsl fp │ │ │ │ - smlaleq r1, r4, r4, r3 │ │ │ │ - rsceq sp, r3, r0, ror r1 │ │ │ │ - rsceq r1, r4, r8, lsr r3 │ │ │ │ - rsceq sp, r3, r4, lsl r1 │ │ │ │ + rsceq r1, r4, r4, lsr #7 │ │ │ │ + rsceq sp, r3, r0, lsl #3 │ │ │ │ + rsceq r1, r4, r8, asr #6 │ │ │ │ + rsceq sp, r3, r4, lsr #2 │ │ │ │ andeq r0, r0, r2, lsl #5 │ │ │ │ andeq r0, r0, fp, ror #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #944] @ 3cb004 │ │ │ │ @@ -907414,37 +907414,37 @@ │ │ │ │ moveq r3, #1 │ │ │ │ strbeq r3, [sp, #36] @ 0x24 │ │ │ │ mvneq r3, #96 @ 0x60 │ │ │ │ strbeq r3, [sp, #39] @ 0x27 │ │ │ │ add sl, sp, #28 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - bl e24488 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x40a7fc> │ │ │ │ + bl e244a0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x40a7fc> │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - bl df85e0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3de954> │ │ │ │ + bl df85f8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3de954> │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 4175e0 │ │ │ │ ldrsb r3, [r4, #65] @ 0x41 │ │ │ │ cmp r3, #14 │ │ │ │ cmpne r3, #5 │ │ │ │ beq 3cae74 │ │ │ │ mov r0, r4 │ │ │ │ bl 3c6f1c │ │ │ │ mov r9, #1 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ strh r9, [sp, #28] │ │ │ │ strb r9, [sp, #30] │ │ │ │ - bl de06ec , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c6a60> │ │ │ │ + bl de0704 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c6a60> │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ strb r9, [sp, #20] │ │ │ │ - bl ddfe78 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c61ec> │ │ │ │ + bl ddfe90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c61ec> │ │ │ │ ldrb r3, [r6, #8] │ │ │ │ cmp r3, #4 │ │ │ │ beq 3caebc │ │ │ │ cmp r3, #5 │ │ │ │ bls 3cae28 │ │ │ │ ldrb r2, [r6, #260] @ 0x104 │ │ │ │ ldr r1, [pc, #532] @ 3cb020 │ │ │ │ @@ -907507,15 +907507,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 3d1dd8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3d25d8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3d9940 │ │ │ │ mov r0, r4 │ │ │ │ - bl dd7ac0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3bde34> │ │ │ │ + bl dd7ad8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3bde34> │ │ │ │ mov r0, r4 │ │ │ │ bl 3d9f34 │ │ │ │ mov r0, r4 │ │ │ │ bl 3d2bd4 │ │ │ │ ldrsb r2, [r4, #65] @ 0x41 │ │ │ │ b 3cacbc │ │ │ │ ldr r3, [pc, #276] @ 3cb03c │ │ │ │ @@ -907562,27 +907562,27 @@ │ │ │ │ bne 3cafec │ │ │ │ mov r3, #0 │ │ │ │ mov r2, #0 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, #8 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl de4fc8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3cb33c> │ │ │ │ + bl de4fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3cb33c> │ │ │ │ ldrsb r2, [r4, #65] @ 0x41 │ │ │ │ b 3cacdc │ │ │ │ mov r1, #4 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ - bl de4fc8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3cb33c> │ │ │ │ + bl de4fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3cb33c> │ │ │ │ b 3cafc8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r7, r4, lsr #7 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - smlaltteq r9, r9, r0, r2 @ │ │ │ │ - rscseq r6, r2, r8, lsl #14 │ │ │ │ + strdeq r9, [r9, #-40] @ 0xffffffd8 │ │ │ │ + rscseq r6, r2, r8, lsl r7 │ │ │ │ cmneq r7, r4, ror #6 │ │ │ │ andeq r1, r0, r4, asr ip │ │ │ │ muleq r0, r4, lr │ │ │ │ @ instruction: 0xffffd14c │ │ │ │ @ instruction: 0xffffdc50 │ │ │ │ ldrheq r5, [r7, #-24]! @ 0xffffffe8 │ │ │ │ @ instruction: 0xffffdec8 │ │ │ │ @@ -907702,16 +907702,16 @@ │ │ │ │ b 3cb0d4 │ │ │ │ mov r3, #3 │ │ │ │ str r3, [r2] │ │ │ │ b 3cb0d4 │ │ │ │ andeq r0, r0, sl, ror r1 │ │ │ │ cmneq r7, r0, lsr #31 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ - cmpeq r9, r8, asr lr │ │ │ │ - strdeq r8, [r9, #-221] @ 0xffffff23 │ │ │ │ + cmpeq r9, r0, ror lr │ │ │ │ + cmpeq r9, r5, lsl lr │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, r3, asr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r4, [r1, #384] @ 0x180 │ │ │ │ @@ -907871,15 +907871,15 @@ │ │ │ │ cmp fp, #15 │ │ │ │ movcc fp, #15 │ │ │ │ b 3cb374 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrheq r4, [r7, #-208]! @ 0xffffff30 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x01774d98 │ │ │ │ - smlalbbeq r8, r9, sl, ip │ │ │ │ + smlaltbeq r8, r9, r2, ip │ │ │ │ cmneq r7, ip, ror ip │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr lr, [r0, #192] @ 0xc0 │ │ │ │ sub ip, r3, #1 │ │ │ │ add ip, ip, lr │ │ │ │ rsb r3, r3, #0 │ │ │ │ @@ -908123,15 +908123,15 @@ │ │ │ │ tst r3, #64 @ 0x40 │ │ │ │ bne 3cbf4c │ │ │ │ ldr r2, [pc, #2448] @ 3cc228 │ │ │ │ ldr r3, [sl, #116] @ 0x74 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #512 @ 0x200 │ │ │ │ mov r0, r5 │ │ │ │ - bl de3610 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c9984> │ │ │ │ + bl de3628 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c9984> │ │ │ │ ldrb r3, [sl, #13] │ │ │ │ tst r3, #112 @ 0x70 │ │ │ │ mov r6, r0 │ │ │ │ beq 3cb918 │ │ │ │ ldr r1, [pc, #2412] @ 3cc22c │ │ │ │ ldr r2, [sl, #112] @ 0x70 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -908141,15 +908141,15 @@ │ │ │ │ ldrh r2, [r1, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ mov r3, #0 │ │ │ │ mov r2, r3 │ │ │ │ mov r1, #12 │ │ │ │ mov r0, r5 │ │ │ │ - bl de3610 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c9984> │ │ │ │ + bl de3628 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c9984> │ │ │ │ ldrb r2, [sl, #13] │ │ │ │ mov r1, sl │ │ │ │ lsr r2, r2, #4 │ │ │ │ and r2, r2, #3 │ │ │ │ mov r0, r5 │ │ │ │ bl 3d6520 │ │ │ │ mov r1, sl │ │ │ │ @@ -908166,50 +908166,50 @@ │ │ │ │ ldr r2, [sl, #112] @ 0x70 │ │ │ │ cmp r2, r3 │ │ │ │ bne 3cbcd8 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #1 │ │ │ │ mov r0, r5 │ │ │ │ str r2, [sp] │ │ │ │ - bl dd4e8c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3bb200> │ │ │ │ + bl dd4ea4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3bb200> │ │ │ │ orr r3, r0, r6 │ │ │ │ and r6, r3, #255 @ 0xff │ │ │ │ ldrb r3, [sl, #92] @ 0x5c │ │ │ │ subs r2, r3, #0 │ │ │ │ bne 3cbe3c │ │ │ │ ldr r3, [pc, #2240] @ 3cc230 │ │ │ │ mov r2, #32 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r3 │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl e1196c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3f7ce0> │ │ │ │ + bl e11984 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3f7ce0> │ │ │ │ mov r1, sl │ │ │ │ mov r0, r5 │ │ │ │ bl 3cf388 │ │ │ │ ldr r3, [sl, #116] @ 0x74 │ │ │ │ ldrb r3, [r3, #341] @ 0x155 │ │ │ │ cmp r3, #0 │ │ │ │ orr r8, r0, r6 │ │ │ │ and r8, r8, #255 @ 0xff │ │ │ │ bne 3cbe0c │ │ │ │ ldr r1, [pc, #2180] @ 3cc234 │ │ │ │ mov r2, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r5 │ │ │ │ - bl e03a68 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3e9ddc> │ │ │ │ + bl e03a80 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3e9ddc> │ │ │ │ ldr r1, [pc, #2164] @ 3cc238 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl e2f610 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415984> │ │ │ │ + bl e2f628 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415984> │ │ │ │ mov r1, #1 │ │ │ │ mov r9, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl ddea1c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c4d90> │ │ │ │ + bl ddea34 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3c4d90> │ │ │ │ subs r6, r0, #0 │ │ │ │ bne 3cbe00 │ │ │ │ orr r4, r4, r8 │ │ │ │ orr r9, r9, r4 │ │ │ │ and r6, r9, #255 @ 0xff │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ @@ -908217,15 +908217,15 @@ │ │ │ │ ldr r3, [pc, #2100] @ 3cc23c │ │ │ │ add r1, sp, #48 @ 0x30 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [pc, #2084] @ 3cc240 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ - bl dea6c4 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3d0a38> │ │ │ │ + bl dea6dc , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3d0a38> │ │ │ │ orr r4, r0, r6 │ │ │ │ mov r0, r5 │ │ │ │ bl 3d09c8 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ bl 3d09a8 │ │ │ │ @@ -908236,15 +908236,15 @@ │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ bl 3d0988 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl e050ec , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3eb460> │ │ │ │ + bl e05104 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3eb460> │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ mov r1, sl │ │ │ │ orr r4, r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ bl 417470 │ │ │ │ ldr r3, [sl, #116] @ 0x74 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ @@ -908302,15 +908302,15 @@ │ │ │ │ bl 3dbedc │ │ │ │ ldr r3, [pc, #1764] @ 3cc244 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r3, [sp, #8] │ │ │ │ mov r1, r3 │ │ │ │ orr r4, r0, r4 │ │ │ │ mov r0, r5 │ │ │ │ - bl dd1ac8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b7e3c> │ │ │ │ + bl dd1ae0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3b7e3c> │ │ │ │ ldr r3, [sl, #116] @ 0x74 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ ldrb r3, [r3, #8] │ │ │ │ cmp r3, #5 │ │ │ │ orr r4, r4, r0 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ bhi 3cbff4 │ │ │ │ @@ -908354,26 +908354,26 @@ │ │ │ │ str r6, [sp, #64] @ 0x40 │ │ │ │ strb r4, [sp, #68] @ 0x44 │ │ │ │ strb lr, [sp, #69] @ 0x45 │ │ │ │ strb ip, [sp, #71] @ 0x47 │ │ │ │ str r2, [sp, #80] @ 0x50 │ │ │ │ strh r3, [sp, #72] @ 0x48 │ │ │ │ strh r3, [sp, #74] @ 0x4a │ │ │ │ - bl de5794 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3cbb08> │ │ │ │ + bl de57ac , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3cbb08> │ │ │ │ mov r0, r5 │ │ │ │ bl 21a684 │ │ │ │ mov r0, r5 │ │ │ │ bl 21e12c │ │ │ │ mov r0, r5 │ │ │ │ bl 21ed00 │ │ │ │ mov r0, r5 │ │ │ │ bl 21e1c8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl e2284c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x408bc0> │ │ │ │ + bl e22864 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x408bc0> │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #64 @ 0x40 │ │ │ │ bne 3cbd78 │ │ │ │ mov r0, r5 │ │ │ │ bl 23f350 │ │ │ │ ldr r2, [pc, #1468] @ 3cc24c │ │ │ │ @@ -908402,15 +908402,15 @@ │ │ │ │ ldr r3, [sl, #116] @ 0x74 │ │ │ │ ldrb r3, [r3, #340] @ 0x154 │ │ │ │ cmp r3, #0 │ │ │ │ bne 3cb95c │ │ │ │ mov r3, #1 │ │ │ │ mov r2, r3 │ │ │ │ mov r0, r5 │ │ │ │ - bl dd5904 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3bbc78> │ │ │ │ + bl dd591c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3bbc78> │ │ │ │ orr r3, r0, r6 │ │ │ │ and r6, r3, #255 @ 0xff │ │ │ │ b 3cb95c │ │ │ │ lsr r3, r3, #4 │ │ │ │ and r2, r3, #3 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r5 │ │ │ │ @@ -908477,15 +908477,15 @@ │ │ │ │ mov r2, #256 @ 0x100 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [pc, #1080] @ 3cc25c │ │ │ │ mov r1, #262144 @ 0x40000 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, r5 │ │ │ │ - bl deeb5c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3d4ed0> │ │ │ │ + bl deeb74 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3d4ed0> │ │ │ │ orr r3, r8, r0 │ │ │ │ and r8, r3, #255 @ 0xff │ │ │ │ b 3cb9a8 │ │ │ │ ldr fp, [r5, #384] @ 0x180 │ │ │ │ ldr r3, [fp] │ │ │ │ cmp r3, #0 │ │ │ │ beq 3cb968 │ │ │ │ @@ -908592,15 +908592,15 @@ │ │ │ │ bl 3c9d34 │ │ │ │ b 3cbbb4 │ │ │ │ ldr r0, [sl, #144] @ 0x90 │ │ │ │ add r0, r0, #44 @ 0x2c │ │ │ │ bl 3cb540 │ │ │ │ b 3cbbac │ │ │ │ mov r0, r5 │ │ │ │ - bl e06784 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3ecaf8> │ │ │ │ + bl e0679c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3ecaf8> │ │ │ │ orr r4, r4, r0 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ b 3cbb90 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r5 │ │ │ │ bl 3d25f8 │ │ │ │ orr r3, r0, r4 │ │ │ │ @@ -908728,35 +908728,35 @@ │ │ │ │ sub r0, r0, #2 │ │ │ │ bics r3, r0, #4 │ │ │ │ bne 3cbeec │ │ │ │ mov r4, r1 │ │ │ │ b 3cc0a0 │ │ │ │ ldrheq r4, [r7, #-116]! @ 0xffffff8c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrdeq r8, [r9, #-104] @ 0xffffff98 │ │ │ │ - rscseq r5, r2, ip, lsl fp │ │ │ │ + strdeq r8, [r9, #-96] @ 0xffffffa0 │ │ │ │ + rscseq r5, r2, ip, lsr #22 │ │ │ │ cmneq r7, r0, lsl #15 │ │ │ │ andeq r1, r0, r4, ror #14 │ │ │ │ @ instruction: 0xffffc614 │ │ │ │ - cmpeq r9, sl, ror #12 │ │ │ │ + smlalbbeq r8, r9, r2, r6 │ │ │ │ andeq r1, r0, r0, lsr #14 │ │ │ │ @ instruction: 0xffffc590 │ │ │ │ @ instruction: 0xffffc5c8 │ │ │ │ @ instruction: 0xffffc590 │ │ │ │ andseq r0, ip, r0, lsl #13 │ │ │ │ andeq r1, r0, r4, asr ip │ │ │ │ andeq r0, r0, sp, ror sp │ │ │ │ cmneq r7, r8, ror #6 │ │ │ │ - rsceq pc, r3, ip, asr #22 │ │ │ │ - rsceq fp, r3, r8, lsr #18 │ │ │ │ + rsceq pc, r3, ip, asr fp @ │ │ │ │ + rsceq fp, r3, r8, lsr r9 │ │ │ │ andeq r1, r0, r4, lsr #10 │ │ │ │ @ instruction: 0xffffc6a0 │ │ │ │ sbceq r1, r6, r1 │ │ │ │ - rsceq pc, r3, r8, ror r9 @ │ │ │ │ - rsceq fp, r3, r4, asr r7 │ │ │ │ + rsceq pc, r3, r8, lsl #19 │ │ │ │ + rsceq fp, r3, r4, ror #14 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r4, [r1, #236] @ 0xec │ │ │ │ sub r6, r2, #1 │ │ │ │ @@ -908869,15 +908869,15 @@ │ │ │ │ ldr r3, [r3, #4] │ │ │ │ b 3cc380 │ │ │ │ mov r3, #1 │ │ │ │ b 3cc42c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r7, r8, asr sp │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r9, r8, lsr ip │ │ │ │ + cmpeq r9, r0, asr ip │ │ │ │ cmneq r7, r4, ror #24 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ ldr r3, [pc, #100] @ 3cc4c4 │ │ │ │ ldr r1, [r0, #20] │ │ │ │ ldr ip, [pc, #96] @ 3cc4c8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr ip, [r3, ip] │ │ │ │ @@ -909688,15 +909688,15 @@ │ │ │ │ b 3cd048 │ │ │ │ cmneq r7, r0, asr #1 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r7, r8, lsr #1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ cmneq r7, r4, ror #31 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ - strdeq r6, [r9, #-224] @ 0xffffff20 │ │ │ │ + cmpeq r9, r8, lsl #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, sp, #140 @ 0x8c │ │ │ │ mov r7, r1 │ │ │ │ mov r8, r0 │ │ │ │ @@ -909932,15 +909932,15 @@ │ │ │ │ b 3cd3a8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r7, r8, lsr #29 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r7, r0, ror lr │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ cmneq r7, r0, asr #25 │ │ │ │ - cmpeq r9, r4, asr ip │ │ │ │ + cmpeq r9, ip, ror #24 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ ldr r3, [r0, #96] @ 0x60 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrb r0, [r3, #12] │ │ │ │ cmp r0, #4 │ │ │ │ bne 3cd520 │ │ │ │ ldr r3, [r3, #20] │ │ │ │ @@ -909970,15 +909970,15 @@ │ │ │ │ cmp r1, r3 │ │ │ │ movlt r1, r3 │ │ │ │ str r1, [r2] │ │ │ │ bx lr │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ b 3cd55c │ │ │ │ - @ instruction: 0x01496a9c │ │ │ │ + strheq r6, [r9, #-164] @ 0xffffff5c │ │ │ │ ldr r3, [pc, #324] @ 3cd6d0 │ │ │ │ ldr r2, [r0, #20] │ │ │ │ ldr ip, [pc, #320] @ 3cd6d4 │ │ │ │ cmp r2, r3 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r3, [r0, #96] @ 0x60 │ │ │ │ beq 3cd5e0 │ │ │ │ @@ -910056,17 +910056,17 @@ │ │ │ │ lsr r3, r3, #16 │ │ │ │ b 3cd6a4 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ b 3cd638 │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ cmneq r7, r4, ror #20 │ │ │ │ - smlaltteq r6, r9, r0, r9 │ │ │ │ + strdeq r6, [r9, #-152] @ 0xffffff68 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - @ instruction: 0x01496994 │ │ │ │ + smlaltbeq r6, r9, ip, r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [pc, #760] @ 3cd9f8 │ │ │ │ mov r7, r3 │ │ │ │ @@ -910262,15 +910262,15 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsheq r2, [r7, #-132]! @ 0xffffff7c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrheq r2, [r7, #-136]! @ 0xffffff78 │ │ │ │ cmneq r7, r4, lsr #17 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ - smlaltbeq r6, r9, r0, r6 │ │ │ │ + strheq r6, [r9, #-104] @ 0xffffff98 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr ip, [pc, #1552] @ 3ce03c │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [pc, #1548] @ 3ce040 │ │ │ │ @@ -910663,23 +910663,23 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r7, r8, asr #11 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r7, r8, lsr #11 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ cmneq r7, r8, ror #8 │ │ │ │ - smlalbbeq r6, r9, ip, r4 │ │ │ │ + smlaltbeq r6, r9, r4, r4 │ │ │ │ andeq r0, r0, fp, asr #2 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ - cmpeq r9, r0, lsl #8 │ │ │ │ + cmpeq r9, r8, lsl r4 │ │ │ │ andeq r0, r0, fp, lsl #2 │ │ │ │ - smlalbbeq r6, r9, r4, r2 │ │ │ │ + @ instruction: 0x0149629c │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ - cmpeq r9, r0, asr #2 │ │ │ │ - cmpeq r9, r0, lsl r1 │ │ │ │ + cmpeq r9, r8, asr r1 │ │ │ │ + cmpeq r9, r8, lsr #2 │ │ │ │ andeq r0, r0, r3, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3136] @ 0xc40 │ │ │ │ ldr ip, [pc, #2196] @ 3ce928 │ │ │ │ ldr r2, [pc, #2196] @ 3ce92c │ │ │ │ @@ -910753,15 +910753,15 @@ │ │ │ │ add r3, r3, #24 │ │ │ │ add r9, r9, r1 │ │ │ │ cmp r3, ip │ │ │ │ sub r9, r9, r2 │ │ │ │ bne 3ce190 │ │ │ │ mov r0, r8 │ │ │ │ str r9, [sp, #912] @ 0x390 │ │ │ │ - bl e1fe24 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x406198> │ │ │ │ + bl e1fe3c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x406198> │ │ │ │ ldr r2, [r0, #24] │ │ │ │ add r3, r0, #32 │ │ │ │ cmp r2, r3 │ │ │ │ beq 3ce91c │ │ │ │ ldr r5, [r0, #36] @ 0x24 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -911643,15 +911643,15 @@ │ │ │ │ eor r0, r3, #1 │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ bne 3cefa0 │ │ │ │ ldrb r3, [r2, #390] @ 0x186 │ │ │ │ cmp r3, #0 │ │ │ │ beq 3cf320 │ │ │ │ mov r0, r5 │ │ │ │ - bl e1fe24 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x406198> │ │ │ │ + bl e1fe3c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x406198> │ │ │ │ ldr r1, [r0, #24] │ │ │ │ add r2, r0, #32 │ │ │ │ cmp r1, r2 │ │ │ │ beq 3cf348 │ │ │ │ ldr r4, [r0, #36] @ 0x24 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -911937,15 +911937,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, r1, #12 │ │ │ │ bl 3c9af8 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xffffdd70 │ │ │ │ @ instruction: 0xffffd144 │ │ │ │ - rsceq ip, r3, r4, asr #9 │ │ │ │ + ldrdeq ip, [r3], #68 @ 0x44 @ │ │ │ │ ldrb r3, [r0, #12] │ │ │ │ cmp r3, #7 │ │ │ │ ldrbeq r0, [r0, #37] @ 0x25 │ │ │ │ subeq r0, r0, #64 @ 0x40 │ │ │ │ clzeq r0, r0 │ │ │ │ lsreq r0, r0, #5 │ │ │ │ movne r0, #0 │ │ │ │ @@ -913295,19 +913295,19 @@ │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ ldrsbeq pc, [r6, #-204]! @ 0xffffff34 @ │ │ │ │ andeq r0, r0, r5, ror #2 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r1, ror #3 │ │ │ │ stmdaeq r0, {r0, sp} │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ - ldrdeq r3, [r9, #-204] @ 0xffffff34 │ │ │ │ + strdeq r3, [r9, #-196] @ 0xffffff3c │ │ │ │ andeq r0, r0, fp, ror r1 │ │ │ │ - cmpeq r9, r0, asr #22 │ │ │ │ + cmpeq r9, r8, asr fp │ │ │ │ andeq r0, r4, r1, lsl #1 │ │ │ │ - cmpeq r9, r0, ror #16 │ │ │ │ + cmpeq r9, r8, ror r8 │ │ │ │ ldr r2, [pc, #16] @ 3d09a0 │ │ │ │ ldr r1, [pc, #16] @ 3d09a4 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #0 │ │ │ │ b 1e22e8 │ │ │ │ @ instruction: 0xfffff6e4 │ │ │ │ @@ -914404,17 +914404,17 @@ │ │ │ │ mov r0, sl │ │ │ │ bl 3c9af8 │ │ │ │ b 3d1888 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrheq lr, [r6, #-120]! @ 0xffffff88 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r6, r8, ror #14 │ │ │ │ + rsceq r9, r3, r4, lsl #29 │ │ │ │ rsceq r9, r3, r4, ror lr │ │ │ │ - rsceq r9, r3, r4, ror #28 │ │ │ │ - rsceq r9, r3, r8, ror #28 │ │ │ │ + rsceq r9, r3, r8, ror lr │ │ │ │ ldrb r3, [r0, #12] │ │ │ │ cmp r3, #4 │ │ │ │ bne 3d1afc │ │ │ │ ldr r0, [r0, #20] │ │ │ │ ldr r3, [pc, #24] @ 3d1b04 │ │ │ │ cmp r0, r3 │ │ │ │ cmpne r0, #229 @ 0xe5 │ │ │ │ @@ -915144,15 +915144,15 @@ │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ mov r3, #0 │ │ │ │ ldrne r3, [r1, #100] @ 0x64 │ │ │ │ ldreq r3, [r1, #144] @ 0x90 │ │ │ │ ldrne r3, [r3, #144] @ 0x90 │ │ │ │ str r3, [sp] │ │ │ │ mov r6, r1 │ │ │ │ - bl e1fe24 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x406198> │ │ │ │ + bl e1fe3c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x406198> │ │ │ │ ldr r5, [r0, #24] │ │ │ │ add r3, r0, #32 │ │ │ │ cmp r5, r3 │ │ │ │ beq 3d2878 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ cmp r9, #0 │ │ │ │ beq 3d268c │ │ │ │ @@ -915734,16 +915734,16 @@ │ │ │ │ mov r7, r5 │ │ │ │ b 3d2f24 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r6, ip, lsl #8 │ │ │ │ ldrsheq sp, [r6, #-52]! @ 0xffffffcc │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r6, ip, lsr #7 │ │ │ │ - rsceq r8, r3, r4, lsr #25 │ │ │ │ - ldrdeq r1, [r9, #-64] @ 0xffffffc0 │ │ │ │ + strheq r8, [r3], #196 @ 0xc4 @ │ │ │ │ + smlaltteq r1, r9, r8, r4 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3936] @ 0xf60 │ │ │ │ @@ -916006,17 +916006,17 @@ │ │ │ │ mov r5, r6 │ │ │ │ b 3d31e8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r6, ip, lsr r0 │ │ │ │ cmneq r6, r4, lsr #32 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrsbeq ip, [r6, #-252]! @ 0xffffff04 │ │ │ │ - strdeq r8, [r3], #128 @ 0x80 @ │ │ │ │ + rsceq r8, r3, r0, lsl #18 │ │ │ │ andeq r0, r0, r6, lsr #5 │ │ │ │ - smlalbbeq r1, r9, r0, r1 │ │ │ │ + @ instruction: 0x01491198 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ @@ -916298,18 +916298,18 @@ │ │ │ │ mov r3, #1 │ │ │ │ mov r2, r3 │ │ │ │ strb r3, [sp, #8] │ │ │ │ b 3d3788 │ │ │ │ cmneq r6, r8, ror sl │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrsbeq ip, [r6, #-144]! @ 0xffffff70 │ │ │ │ - smlalbteq r0, r9, r4, fp │ │ │ │ + ldrdeq r0, [r9, #-188] @ 0xffffff44 │ │ │ │ cmneq r6, r4, ror #17 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ - cmpeq r9, r4, lsr #22 │ │ │ │ + cmpeq r9, ip, lsr fp │ │ │ │ cmneq r6, ip, lsr #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r6, [r1] │ │ │ │ mov r8, r2 │ │ │ │ @@ -917102,15 +917102,15 @@ │ │ │ │ cmneq r6, r0, lsl #10 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ muleq r0, r3, r2 │ │ │ │ muleq r0, r1, r2 │ │ │ │ muleq r0, r2, r2 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, r7, lsr #4 │ │ │ │ - cmpeq r9, r8, asr r3 │ │ │ │ + cmpeq r9, r0, ror r3 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ @ instruction: 0x000002b6 │ │ │ │ @ instruction: 0x000002b9 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ cmneq r6, r8, asr #25 │ │ │ │ ldrb r3, [r1, #344] @ 0x158 │ │ │ │ ldr r2, [pc, #128] @ 3d4594 │ │ │ │ @@ -917179,15 +917179,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #11 │ │ │ │ bx lr │ │ │ │ mov r0, #12 │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ - cmppeq r8, r8, lsl sp @ p-variant is OBSOLETE │ │ │ │ + cmppeq r8, r0, lsr sp @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrsb r3, [r0, #65] @ 0x41 │ │ │ │ sub sp, sp, #12 │ │ │ │ cmp r3, #1 │ │ │ │ @@ -917767,15 +917767,15 @@ │ │ │ │ b 3d4e80 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r6, r0, ror #5 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x000001bd │ │ │ │ andeq r0, r0, r3, asr r1 │ │ │ │ ldrsbeq fp, [r6, #-24]! @ 0xffffffe8 │ │ │ │ - smlaltbeq pc, r8, ip, r4 @ │ │ │ │ + smlalbteq pc, r8, r4, r4 @ │ │ │ │ cmneq r6, r4, lsr r1 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -917923,15 +917923,15 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r6, r8, ror r0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r6, r4 │ │ │ │ cmneq r6, r8, asr #30 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ - smlalbteq pc, r8, r8, r1 @ │ │ │ │ + smlaltteq pc, r8, r0, r1 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1568] @ 3d5804 │ │ │ │ mov r5, r3 │ │ │ │ @@ -918334,17 +918334,17 @@ │ │ │ │ andeq r0, r0, r5, asr r1 │ │ │ │ andeq r0, r0, r3, asr r1 │ │ │ │ andeq r0, r0, pc, ror r1 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ @ instruction: 0x0176ab90 │ │ │ │ muleq r0, r2, r1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ + cmpeq r8, r8, lsr lr │ │ │ │ cmpeq r8, r0, lsr #28 │ │ │ │ - cmpeq r8, r8, lsl #28 │ │ │ │ - ldrdeq lr, [r8, #-176] @ 0xffffff50 │ │ │ │ + smlaltteq lr, r8, r8, fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [pc, #944] @ 3d5c0c │ │ │ │ @@ -918586,21 +918586,21 @@ │ │ │ │ b 3d5b80 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0176a798 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andeq r0, r0, lr, lsr r2 │ │ │ │ cmneq r6, r8, asr r7 │ │ │ │ andeq r0, r0, r3, asr r1 │ │ │ │ - smlaltbeq lr, r8, r4, sl │ │ │ │ + strheq lr, [r8, #-172] @ 0xffffff54 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ cmneq r6, ip, lsl #11 │ │ │ │ andeq r0, r0, pc, lsr r2 │ │ │ │ muleq r0, r2, r1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - cmpeq r8, r0, asr r8 │ │ │ │ + cmpeq r8, r8, ror #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3680] @ 0xe60 │ │ │ │ ldr lr, [pc, #1172] @ 3d60e8 │ │ │ │ sub sp, sp, #380 @ 0x17c │ │ │ │ mov r3, r2 │ │ │ │ @@ -920181,29 +920181,29 @@ │ │ │ │ udf #0 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ udf #0 │ │ │ │ cmneq r6, r8, lsr #21 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r6, r4, ror sl │ │ │ │ andeq r1, r0, r4, ror #14 │ │ │ │ - cmpeq r8, r0, lsl lr │ │ │ │ - rsceq r1, r3, r4, asr #1 │ │ │ │ - rsceq r5, r3, ip, ror #6 │ │ │ │ + cmpeq r8, r8, lsr #28 │ │ │ │ + ldrdeq r1, [r3], #4 @ │ │ │ │ + rsceq r5, r3, ip, ror r3 │ │ │ │ andeq r0, r0, sp, lsl #4 │ │ │ │ andeq r0, r0, r6, lsr #5 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ andeq r0, r0, r2, lsr #5 │ │ │ │ andeq r0, r0, r9, lsr #5 │ │ │ │ - @ instruction: 0x0148d892 │ │ │ │ + smlaltbeq sp, r8, sl, r8 │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ - smlaltbeq sp, r8, lr, r4 │ │ │ │ + smlalbteq sp, r8, r6, r4 │ │ │ │ @ instruction: 0x01768f98 │ │ │ │ - strheq sp, [r8, #-50] @ 0xffffffce │ │ │ │ + smlalbteq sp, r8, sl, r3 │ │ │ │ muleq r0, r1, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3704] @ 0xe78 │ │ │ │ sub sp, sp, #356 @ 0x164 │ │ │ │ mov r3, r2 │ │ │ │ @@ -920260,15 +920260,15 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 233550 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r0, r5 │ │ │ │ sub r1, r3, #2 │ │ │ │ clz r1, r1 │ │ │ │ lsr r1, r1, #5 │ │ │ │ - bl dfa560 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3e08d4> │ │ │ │ + bl dfa578 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x3e08d4> │ │ │ │ ldr r3, [r5, #384] @ 0x180 │ │ │ │ ldr r2, [r3] │ │ │ │ cmp r2, #0 │ │ │ │ beq 3d7a60 │ │ │ │ mov r1, #0 │ │ │ │ ldrb r0, [r3, #32] │ │ │ │ ldr r7, [r2] │ │ │ │ @@ -920529,17 +920529,17 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #16] │ │ │ │ udf #0 │ │ │ │ cmneq r6, r0, lsl #21 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r6, ip, asr #20 │ │ │ │ andeq r1, r0, r4, ror #14 │ │ │ │ - smlalbteq ip, r8, r6, lr │ │ │ │ - rsceq r0, r3, r4, lsr #1 │ │ │ │ - rsceq r4, r3, ip, asr #6 │ │ │ │ + ldrdeq ip, [r8, #-238] @ 0xffffff12 │ │ │ │ + strheq r0, [r3], #4 @ │ │ │ │ + rsceq r4, r3, ip, asr r3 │ │ │ │ andeq r0, r0, r3, lsl #3 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ cmneq r6, r0, asr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -921551,43 +921551,43 @@ │ │ │ │ mov r2, #8 │ │ │ │ strb r3, [fp] │ │ │ │ b 3d89ec │ │ │ │ cmneq r6, r8, asr #10 │ │ │ │ cmneq r6, ip, lsr #10 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andeq r1, r0, r4, ror #14 │ │ │ │ - cmpeq r8, r4, asr r9 │ │ │ │ + cmpeq r8, ip, ror #18 │ │ │ │ muleq r0, r0, r6 │ │ │ │ - rsceq r3, r3, r4, lsl #26 │ │ │ │ - rsceq r3, r3, r4, lsr #21 │ │ │ │ - rsceq r3, r3, ip, lsr #21 │ │ │ │ + rsceq r3, r3, r4, lsl sp │ │ │ │ + strheq r3, [r3], #164 @ 0xa4 @ │ │ │ │ + strheq r3, [r3], #172 @ 0xac @ │ │ │ │ @ instruction: 0xffe20000 │ │ │ │ - rsceq r3, r3, r8, asr #19 │ │ │ │ - rsceq r3, r3, r4, asr #19 │ │ │ │ - cmpeq r8, r6, asr #6 │ │ │ │ + ldrdeq r3, [r3], #152 @ 0x98 @ │ │ │ │ + ldrdeq r3, [r3], #148 @ 0x94 @ │ │ │ │ + cmpeq r8, lr, asr r3 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - smlalbteq fp, r8, r0, pc @ │ │ │ │ - strdeq fp, [r8, #-230] @ 0xffffff1a │ │ │ │ - smlaltteq fp, r8, sl, sp │ │ │ │ + ldrdeq fp, [r8, #-248] @ 0xffffff08 │ │ │ │ + cmpeq r8, lr, lsl #30 │ │ │ │ + cmpeq r8, r2, lsl #28 │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ - ldrdeq fp, [r8, #-188] @ 0xffffff44 │ │ │ │ - ldrdeq fp, [r8, #-160] @ 0xffffff60 │ │ │ │ + strdeq fp, [r8, #-180] @ 0xffffff4c │ │ │ │ + smlaltteq fp, r8, r8, sl │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ - strheq fp, [r8, #-152] @ 0xffffff68 │ │ │ │ - smlalbteq fp, r8, r2, r9 │ │ │ │ + ldrdeq fp, [r8, #-144] @ 0xffffff70 │ │ │ │ + ldrdeq fp, [r8, #-154] @ 0xffffff66 │ │ │ │ ldrheq r7, [r6, #-36]! @ 0xffffffdc │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq lr, r2, ip, ror #11 │ │ │ │ - strheq r2, [r3], #140 @ 0x8c @ │ │ │ │ + strdeq lr, [r2], #92 @ 0x5c @ │ │ │ │ + rsceq r2, r3, ip, asr #17 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ - cmpeq r8, sl, ror r2 │ │ │ │ - rsceq lr, r2, r4, lsl #4 │ │ │ │ - rsceq r2, r3, ip, lsr r5 │ │ │ │ + @ instruction: 0x0148b292 │ │ │ │ + rsceq lr, r2, r4, lsl r2 │ │ │ │ + rsceq r2, r3, ip, asr #10 │ │ │ │ andeq r0, r0, sl, asr #5 │ │ │ │ mov r2, #1 │ │ │ │ strb r2, [fp] │ │ │ │ b 3d89ec │ │ │ │ str r3, [r9] │ │ │ │ str r3, [r9, #4] │ │ │ │ ldr r3, [pc, #-88] @ 3d8ab0 │ │ │ │ @@ -922427,15 +922427,15 @@ │ │ │ │ cmp r3, #5 │ │ │ │ popne {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ add r0, r4, #24 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r2 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ bx r3 │ │ │ │ - smlaltteq fp, r8, r5, r0 │ │ │ │ + strdeq fp, [r8, #-13] │ │ │ │ cmneq r6, r0, asr #20 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -922496,15 +922496,15 @@ │ │ │ │ bl 3d9594 │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r3, #1 │ │ │ │ mov r0, #1 │ │ │ │ strb r3, [r4, #4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - smlalbteq sl, r8, r3, sp │ │ │ │ + ldrdeq sl, [r8, #-219] @ 0xffffff25 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #920] @ 3d9cf0 │ │ │ │ ldr r3, [pc, #920] @ 3d9cf4 │ │ │ │ @@ -922878,15 +922878,15 @@ │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsbeq r6, [r6, #-40]! @ 0xffffffd8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x0176629c │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ cmneq r6, r0, asr r1 │ │ │ │ strdeq r1, [r0], -r0 │ │ │ │ - rscseq r3, r3, r8, ror #27 │ │ │ │ + ldrsheq r3, [r3], #216 @ 0xd8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r2, [pc, #516] @ 3da150 │ │ │ │ ldr r3, [pc, #516] @ 3da154 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -923260,15 +923260,15 @@ │ │ │ │ ldr r1, [pc, #44] @ 3da540 │ │ │ │ sub r3, r3, #348 @ 0x15c │ │ │ │ sub r3, r3, #1 │ │ │ │ lsr r3, r1, r3 │ │ │ │ tst r3, #1 │ │ │ │ beq 3da43c │ │ │ │ b 3da4dc │ │ │ │ - cmpeq r8, r7, lsl #8 │ │ │ │ + cmpeq r8, pc, lsl r4 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ andeq r0, r0, r9, ror #2 │ │ │ │ tstne r0, r0 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ @ instruction: 0x000001b1 │ │ │ │ muleq r0, r1, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -923833,15 +923833,15 @@ │ │ │ │ add r8, sp, #24 │ │ │ │ b 3dabc8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0176589c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r6, r8, lsl #17 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ - cmpeq r8, r4, asr lr │ │ │ │ + cmpeq r8, ip, ror #28 │ │ │ │ andeq r0, r0, lr, lsl #3 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ cmneq r6, r0, ror #13 │ │ │ │ @ instruction: 0xfffffd48 │ │ │ │ cmneq r6, ip, asr #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -924010,15 +924010,15 @@ │ │ │ │ ldr r3, [pc, #612] @ 3db330 │ │ │ │ str sl, [sp, #76] @ 0x4c │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [sp, #70] @ 0x46 │ │ │ │ str fp, [sp, #96] @ 0x60 │ │ │ │ - bl e1fec8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x40623c> │ │ │ │ + bl e1fee0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x40623c> │ │ │ │ ldrb r3, [fp, #92] @ 0x5c │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 3db2d8 │ │ │ │ ldr r3, [sp] │ │ │ │ orr r0, r4, r3 │ │ │ │ and r0, r0, #255 @ 0xff │ │ │ │ @@ -924741,15 +924741,15 @@ │ │ │ │ ldr ip, [r9, #112] @ 0x70 │ │ │ │ b 3dba70 │ │ │ │ cmp r8, #0 │ │ │ │ beq 3dbd78 │ │ │ │ mvn r3, #0 │ │ │ │ b 3dbb30 │ │ │ │ ldr r0, [sp, #64] @ 0x40 │ │ │ │ - bl e1fe24 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x406198> │ │ │ │ + bl e1fe3c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x406198> │ │ │ │ str r0, [sp, #24] │ │ │ │ b 3db7ec │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ cmp r3, #32 │ │ │ │ bne 3db6d8 │ │ │ │ ldr r5, [sp, #68] @ 0x44 │ │ │ │ mov r2, #0 │ │ │ │ @@ -925693,30 +925693,30 @@ │ │ │ │ orr r3, r3, r2 │ │ │ │ ldrb r2, [r4, #1420] @ 0x58c │ │ │ │ bic r2, r2, #15 │ │ │ │ orr r3, r3, r2 │ │ │ │ strb r3, [r4, #1420] @ 0x58c │ │ │ │ b 3dca1c │ │ │ │ @ instruction: 0x000007b4 │ │ │ │ - cmpeq r8, r4, lsl sp │ │ │ │ + cmpeq r8, ip, lsr #26 │ │ │ │ andeq r0, r0, r8, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r2, [pc, #28] @ 3dcb68 │ │ │ │ ldm r1, {r3, ip} │ │ │ │ sub sp, sp, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ str ip, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #12 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - strheq lr, [r2], #232 @ 0xe8 @ │ │ │ │ + rsceq lr, r2, r8, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -925739,32 +925739,32 @@ │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ ldr r3, [pc, #24] @ 3dcbec │ │ │ │ add r3, pc, r3 │ │ │ │ b 3dcba4 │ │ │ │ ldr r3, [pc, #16] @ 3dcbf0 │ │ │ │ add r3, pc, r3 │ │ │ │ b 3dcba4 │ │ │ │ - rscseq sp, r1, r0, ror #11 │ │ │ │ - rsceq lr, r2, r0, ror lr │ │ │ │ - rsceq lr, r2, r0, asr lr │ │ │ │ - rscseq sp, r1, r4, lsr #11 │ │ │ │ + ldrsheq sp, [r1], #80 @ 0x50 @ │ │ │ │ + rsceq lr, r2, r0, lsl #29 │ │ │ │ + rsceq lr, r2, r0, ror #28 │ │ │ │ + ldrheq sp, [r1], #84 @ 0x54 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r2, [pc, #28] @ 3dcc28 │ │ │ │ ldm r1, {r3, ip} │ │ │ │ sub sp, sp, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ str ip, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #12 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - rsceq lr, r2, ip, lsr #28 │ │ │ │ + rsceq lr, r2, ip, lsr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r0, r1, r2, r3} │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-16] │ │ │ │ ldr ip, [pc, #140] @ 3dccd8 │ │ │ │ @@ -925802,15 +925802,15 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r6, r4, lsr #7 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq r4, r1, r4, lsl #14 │ │ │ │ + rscseq r4, r1, r4, lsl r7 │ │ │ │ cmneq r6, r0, ror #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r2, [pc, #380] @ 3dce7c │ │ │ │ ldr r3, [pc, #380] @ 3dce80 │ │ │ │ @@ -925909,16 +925909,16 @@ │ │ │ │ mov r4, r0 │ │ │ │ b 3dcd84 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsheq r3, [r6, #-36]! @ 0xffffffdc │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0xfffffd60 │ │ │ │ @ instruction: 0xfffffd7c │ │ │ │ - rsceq lr, r2, r0, lsr #24 │ │ │ │ - rsceq sl, r2, ip, ror r8 │ │ │ │ + rsceq lr, r2, r0, lsr ip │ │ │ │ + rsceq sl, r2, ip, lsl #17 │ │ │ │ ldrheq r3, [r6, #-20]! @ 0xffffffec │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r4, [r1, #532] @ 0x214 │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -925982,20 +925982,20 @@ │ │ │ │ b 3dcedc │ │ │ │ mov lr, #2 │ │ │ │ b 3dcf74 │ │ │ │ mov lr, #1 │ │ │ │ b 3dcf74 │ │ │ │ mov lr, #13 │ │ │ │ b 3dcf74 │ │ │ │ - rscseq r6, r0, ip, lsl #17 │ │ │ │ - ldrheq sp, [r6], #228 @ 0xe4 @ │ │ │ │ + smlalseq r6, r0, ip, r8 │ │ │ │ + rscseq sp, r6, r4, asr #29 │ │ │ │ svccc 0x00ffffbf │ │ │ │ - rsceq lr, r2, ip, lsl fp │ │ │ │ - rscseq r5, r3, r4, asr #26 │ │ │ │ - cmpeq r8, lr, ror r7 │ │ │ │ + rsceq lr, r2, ip, lsr #22 │ │ │ │ + rscseq r5, r3, r4, asr sp │ │ │ │ + @ instruction: 0x01487796 │ │ │ │ ldr r3, [r0, #148] @ 0x94 │ │ │ │ cmp r3, r1 │ │ │ │ bcs 3dd074 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -926222,15 +926222,15 @@ │ │ │ │ b 3dd22c │ │ │ │ mov r3, #1 │ │ │ │ b 3dd34c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsbeq r2, [r6, #-232]! @ 0xffffff18 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - cmpeq r8, r4, ror #10 │ │ │ │ + cmpeq r8, ip, ror r5 │ │ │ │ @ instruction: 0x01762d94 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ b 28616c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -926256,15 +926256,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ lsl r3, r3, #3 │ │ │ │ sub r2, r3, #1 │ │ │ │ add r2, r2, r1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ and r3, r3, r2 │ │ │ │ str r3, [r4, #160] @ 0xa0 │ │ │ │ - bl 4532fc │ │ │ │ + bl 453314 │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 3dd4c0 │ │ │ │ ldr r2, [r4, #496] @ 0x1f0 │ │ │ │ cmp r2, #0 │ │ │ │ bne 3dd4c8 │ │ │ │ ldrsh r3, [r4, #186] @ 0xba │ │ │ │ ldr r2, [r4, #512] @ 0x200 │ │ │ │ @@ -926649,15 +926649,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r0, #16] │ │ │ │ bl 3c782c │ │ │ │ ldr r1, [r5, #252] @ 0xfc │ │ │ │ and r2, r6, #255 @ 0xff │ │ │ │ - bl e28560 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x40e8d4> │ │ │ │ + bl e28578 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x40e8d4> │ │ │ │ mov r1, #4 │ │ │ │ mov r7, r0 │ │ │ │ ldrsb r3, [r0, #65] @ 0x41 │ │ │ │ add r2, r0, #400 @ 0x190 │ │ │ │ strb r4, [r0, #32] │ │ │ │ bl 27cb9c │ │ │ │ ldrsb r3, [r7, #65] @ 0x41 │ │ │ │ @@ -927715,119 +927715,119 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r9 │ │ │ │ bl 3dce98 │ │ │ │ b 3de7dc │ │ │ │ ldrsbeq r2, [r6, #-76]! @ 0xffffffb4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - smlaltbeq r6, r8, r0, fp │ │ │ │ - rscseq r2, r4, r4, lsr #29 │ │ │ │ - smlaleq sp, r2, r8, pc @ │ │ │ │ - smlaleq sp, r2, ip, pc @ │ │ │ │ - smlaleq sp, r2, ip, pc @ │ │ │ │ - cmpeq r8, r7, lsr #22 │ │ │ │ - smlaleq sp, r2, r4, pc @ │ │ │ │ - rsceq sp, r2, r0, asr lr │ │ │ │ - rsceq sp, r2, r4, lsr pc │ │ │ │ - rsceq sp, r2, r0, lsr pc │ │ │ │ - rsceq sp, r2, r8, lsr #30 │ │ │ │ - rsceq sp, r2, r4, lsr pc │ │ │ │ - rsceq sp, r2, r0, asr pc │ │ │ │ + strheq r6, [r8, #-184] @ 0xffffff48 │ │ │ │ + ldrheq r2, [r4], #228 @ 0xe4 @ │ │ │ │ + rsceq sp, r2, r8, lsr #31 │ │ │ │ + rsceq sp, r2, ip, lsr #31 │ │ │ │ + rsceq sp, r2, ip, lsr #31 │ │ │ │ + cmpeq r8, pc, lsr fp │ │ │ │ + rsceq sp, r2, r4, lsr #31 │ │ │ │ + rsceq sp, r2, r0, ror #28 │ │ │ │ rsceq sp, r2, r4, asr #30 │ │ │ │ - rsceq sp, r2, r8, lsr #29 │ │ │ │ - rsceq sp, r2, r0, lsr #27 │ │ │ │ - rsceq sp, r2, r4, lsl #27 │ │ │ │ - rsceq sp, r2, r0, ror sp │ │ │ │ - rsceq sp, r2, r8, asr sp │ │ │ │ - rsceq sp, r2, r0, asr #26 │ │ │ │ - rsceq sl, r1, ip, lsr #1 │ │ │ │ - rsceq r4, r3, r8 │ │ │ │ - rsceq sp, r2, r0, lsl sp │ │ │ │ - strdeq sp, [r2], #196 @ 0xc4 @ │ │ │ │ - rsceq sp, r2, ip, asr #25 │ │ │ │ - rsceq sl, r2, r8, lsl #3 │ │ │ │ - rsceq pc, r1, ip, lsr pc @ │ │ │ │ - rsceq sl, r2, r4, ror #2 │ │ │ │ - ldrdeq r4, [r5], #36 @ 0x24 @ │ │ │ │ - rsceq sl, r2, ip, lsr r1 │ │ │ │ - rsceq sp, r2, r0, lsl #28 │ │ │ │ - rscseq ip, r6, r8, lsl #31 │ │ │ │ - rsceq sp, r2, ip, lsl #28 │ │ │ │ - rsceq lr, r2, r8, asr r3 │ │ │ │ - rscseq r5, r1, ip, asr #15 │ │ │ │ - rsceq sp, r2, r0, lsl #11 │ │ │ │ - rsceq sp, r2, r4, asr r5 │ │ │ │ - rsceq lr, r2, ip, lsl #5 │ │ │ │ - smlalseq ip, r6, r8, lr │ │ │ │ - rsceq sp, r2, r0, asr #25 │ │ │ │ - smlaleq sp, r2, r8, ip │ │ │ │ - rsceq sp, r2, r4, lsr #25 │ │ │ │ + rsceq sp, r2, r0, asr #30 │ │ │ │ + rsceq sp, r2, r8, lsr pc │ │ │ │ + rsceq sp, r2, r4, asr #30 │ │ │ │ + rsceq sp, r2, r0, ror #30 │ │ │ │ + rsceq sp, r2, r4, asr pc │ │ │ │ + strheq sp, [r2], #232 @ 0xe8 @ │ │ │ │ + strheq sp, [r2], #208 @ 0xd0 @ │ │ │ │ + smlaleq sp, r2, r4, sp │ │ │ │ + rsceq sp, r2, r0, lsl #27 │ │ │ │ + rsceq sp, r2, r8, ror #26 │ │ │ │ + rsceq sp, r2, r0, asr sp │ │ │ │ + strheq sl, [r1], #12 @ │ │ │ │ + rsceq r4, r3, r8, lsl r0 │ │ │ │ + rsceq sp, r2, r0, lsr #26 │ │ │ │ + rsceq sp, r2, r4, lsl #26 │ │ │ │ + ldrdeq sp, [r2], #204 @ 0xcc @ │ │ │ │ + smlaleq sl, r2, r8, r1 │ │ │ │ + rsceq pc, r1, ip, asr #30 │ │ │ │ + rsceq sl, r2, r4, ror r1 │ │ │ │ + rsceq r4, r5, r4, ror #5 │ │ │ │ + rsceq sl, r2, ip, asr #2 │ │ │ │ + rsceq sp, r2, r0, lsl lr │ │ │ │ + smlalseq ip, r6, r8, pc @ │ │ │ │ + rsceq sp, r2, ip, lsl lr │ │ │ │ + rsceq lr, r2, r8, ror #6 │ │ │ │ + ldrsbeq r5, [r1], #124 @ 0x7c @ │ │ │ │ + smlaleq sp, r2, r0, r5 │ │ │ │ + rsceq sp, r2, r4, ror #10 │ │ │ │ + smlaleq lr, r2, ip, r2 │ │ │ │ + rscseq ip, r6, r8, lsr #29 │ │ │ │ + ldrdeq sp, [r2], #192 @ 0xc0 @ │ │ │ │ + rsceq sp, r2, r8, lsr #25 │ │ │ │ + strheq sp, [r2], #196 @ 0xc4 @ │ │ │ │ @ instruction: 0xffffeb34 │ │ │ │ - strheq sp, [r2], #180 @ 0xb4 @ │ │ │ │ - rscseq r5, r0, ip, ror #12 │ │ │ │ - rscseq r4, r3, r8, asr fp │ │ │ │ - smlalseq ip, r6, r4, ip │ │ │ │ - rsceq sp, r2, r0, lsr #23 │ │ │ │ - rsceq sp, r2, r0, asr #18 │ │ │ │ - rsceq sp, r2, r4, lsr #18 │ │ │ │ - rsceq sp, r2, ip, lsl #18 │ │ │ │ - rscseq r5, r1, r0, ror r4 │ │ │ │ - rsceq sp, r2, r0, ror #21 │ │ │ │ + rsceq sp, r2, r4, asr #23 │ │ │ │ + rscseq r5, r0, ip, ror r6 │ │ │ │ + rscseq r4, r3, r8, ror #22 │ │ │ │ + rscseq ip, r6, r4, lsr #25 │ │ │ │ + strheq sp, [r2], #176 @ 0xb0 @ │ │ │ │ + rsceq sp, r2, r0, asr r9 │ │ │ │ + rsceq sp, r2, r4, lsr r9 │ │ │ │ + rsceq sp, r2, ip, lsl r9 │ │ │ │ + rscseq r5, r1, r0, lsl #9 │ │ │ │ + strdeq sp, [r2], #160 @ 0xa0 @ │ │ │ │ + rscseq ip, r6, r4, lsr #23 │ │ │ │ smlalseq ip, r6, r4, fp │ │ │ │ - rscseq ip, r6, r4, lsl #23 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ andeq r0, r0, pc, lsl r3 │ │ │ │ - smlaleq sp, r2, r4, fp │ │ │ │ - rscseq ip, r6, r8, lsr r9 │ │ │ │ - rscseq ip, r6, r4, lsl #18 │ │ │ │ - rscseq r5, r1, r8, ror #2 │ │ │ │ + rsceq sp, r2, r4, lsr #23 │ │ │ │ + rscseq ip, r6, r8, asr #18 │ │ │ │ + rscseq ip, r6, r4, lsl r9 │ │ │ │ + rscseq r5, r1, r8, ror r1 │ │ │ │ + rsceq sp, r2, r8, asr #15 │ │ │ │ strheq sp, [r2], #120 @ 0x78 @ │ │ │ │ - rsceq sp, r2, r8, lsr #15 │ │ │ │ - smlaleq sp, r2, r4, r7 │ │ │ │ - rsceq sp, r2, r0, lsr #15 │ │ │ │ rsceq sp, r2, r4, lsr #15 │ │ │ │ - rsceq sp, r2, ip, ror #14 │ │ │ │ - rscseq pc, r2, r8, asr #3 │ │ │ │ - rscseq r4, r1, r4, lsl #28 │ │ │ │ + strheq sp, [r2], #112 @ 0x70 @ │ │ │ │ + strheq sp, [r2], #116 @ 0x74 @ │ │ │ │ + rsceq sp, r2, ip, ror r7 │ │ │ │ + ldrsbeq pc, [r2], #24 @ │ │ │ │ + rscseq r4, r1, r4, lsl lr │ │ │ │ cmneq r6, ip, ror r7 │ │ │ │ - rscseq ip, r6, r8, lsl #10 │ │ │ │ - ldrsheq r0, [r3], #228 @ 0xe4 @ │ │ │ │ - ldrdeq sp, [r2], #84 @ 0x54 @ │ │ │ │ - rsceq fp, r2, r4, lsr #18 │ │ │ │ - rsceq sp, r2, r0, ror r5 │ │ │ │ - rscseq ip, r6, ip, ror #8 │ │ │ │ - rscseq r4, r0, r8, lsl lr │ │ │ │ - rsceq sp, r2, r0, ror #11 │ │ │ │ - rsceq sp, r2, r0, asr #1 │ │ │ │ - rscseq ip, r6, r8, lsl r4 │ │ │ │ - rscseq r4, r0, r0, asr #27 │ │ │ │ - rsceq sp, r2, ip, rrx │ │ │ │ - rsceq sp, r2, r4, lsr #10 │ │ │ │ + rscseq ip, r6, r8, lsl r5 │ │ │ │ + rscseq r0, r3, r4, lsl #30 │ │ │ │ + rsceq sp, r2, r4, ror #11 │ │ │ │ + rsceq fp, r2, r4, lsr r9 │ │ │ │ + rsceq sp, r2, r0, lsl #11 │ │ │ │ + rscseq ip, r6, ip, ror r4 │ │ │ │ + rscseq r4, r0, r8, lsr #28 │ │ │ │ + strdeq sp, [r2], #80 @ 0x50 @ │ │ │ │ + ldrdeq sp, [r2], #0 @ │ │ │ │ + rscseq ip, r6, r8, lsr #8 │ │ │ │ + ldrsbeq r4, [r0], #208 @ 0xd0 @ │ │ │ │ + rsceq sp, r2, ip, ror r0 │ │ │ │ + rsceq sp, r2, r4, lsr r5 │ │ │ │ + rsceq sp, r2, r8, lsr #10 │ │ │ │ rsceq sp, r2, r8, lsl r5 │ │ │ │ rsceq sp, r2, r8, lsl #10 │ │ │ │ strdeq sp, [r2], #72 @ 0x48 @ │ │ │ │ rsceq sp, r2, r8, ror #9 │ │ │ │ ldrdeq sp, [r2], #72 @ 0x48 @ │ │ │ │ rsceq sp, r2, r8, asr #9 │ │ │ │ - strheq sp, [r2], #72 @ 0x48 @ │ │ │ │ - rsceq sp, r2, ip, lsr #9 │ │ │ │ - rscseq ip, r6, r0, asr r1 │ │ │ │ - rscseq r4, r0, r4, lsl #22 │ │ │ │ - strheq sp, [r2], #40 @ 0x28 @ │ │ │ │ - rsceq ip, r2, r4, lsr #27 │ │ │ │ - rscseq ip, r6, ip, ror #1 │ │ │ │ - rscseq r4, r0, r0, lsr #21 │ │ │ │ - ldrdeq sp, [r2], #20 @ │ │ │ │ - rsceq ip, r2, r0, asr #26 │ │ │ │ - rscseq ip, r6, r4, lsl #1 │ │ │ │ - rscseq r4, r0, r8, lsr sl │ │ │ │ - rsceq sp, r2, ip, ror r1 │ │ │ │ - ldrdeq ip, [r2], #200 @ 0xc8 @ │ │ │ │ - rsceq r9, r2, ip, lsr #3 │ │ │ │ - rsceq ip, r2, r4, lsl #25 │ │ │ │ + strheq sp, [r2], #76 @ 0x4c @ │ │ │ │ + rscseq ip, r6, r0, ror #2 │ │ │ │ + rscseq r4, r0, r4, lsl fp │ │ │ │ + rsceq sp, r2, r8, asr #5 │ │ │ │ + strheq ip, [r2], #212 @ 0xd4 @ │ │ │ │ + ldrsheq ip, [r6], #12 @ │ │ │ │ + ldrheq r4, [r0], #160 @ 0xa0 @ │ │ │ │ + rsceq sp, r2, r4, ror #3 │ │ │ │ + rsceq ip, r2, r0, asr sp │ │ │ │ + smlalseq ip, r6, r4, r0 │ │ │ │ + rscseq r4, r0, r8, asr #20 │ │ │ │ + rsceq sp, r2, ip, lsl #3 │ │ │ │ + rsceq ip, r2, r8, ror #25 │ │ │ │ + strheq r9, [r2], #28 @ │ │ │ │ + smlaleq ip, r2, r4, ip │ │ │ │ ldrb r3, [r2, #873] @ 0x369 │ │ │ │ cmp r3, #252 @ 0xfc │ │ │ │ beq 3de828 │ │ │ │ ldr r2, [pc, #-76] @ 3dec30 │ │ │ │ and r1, r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ ldrb r2, [r2, r1] │ │ │ │ @@ -928524,59 +928524,59 @@ │ │ │ │ mov r7, r0 │ │ │ │ b 3df358 │ │ │ │ cmneq r6, r0, lsl #4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r6, r8, asr #3 │ │ │ │ andeq r1, r0, r4, ror #14 │ │ │ │ andeq r1, r0, r4, ror #10 │ │ │ │ - cmpeq r8, sl, lsr r8 │ │ │ │ - rsceq sp, r2, r0, lsr #1 │ │ │ │ - rscseq r4, r0, r8, lsl #17 │ │ │ │ - rsceq ip, r2, r0, ror #31 │ │ │ │ - cmpeq r8, r8, ror r7 │ │ │ │ - rsceq r8, r2, ip, asr #13 │ │ │ │ - rsceq ip, r2, r0, lsr #31 │ │ │ │ + cmpeq r8, r2, asr r8 │ │ │ │ + strheq sp, [r2], #0 @ │ │ │ │ + smlalseq r4, r0, r8, r8 │ │ │ │ + strdeq ip, [r2], #240 @ 0xf0 @ │ │ │ │ + @ instruction: 0x01485790 │ │ │ │ + ldrdeq r8, [r2], #108 @ 0x6c @ │ │ │ │ + strheq ip, [r2], #240 @ 0xf0 @ │ │ │ │ ldrsheq r0, [r6, #-248]! @ 0xffffff08 │ │ │ │ - rsceq ip, r2, r0, lsr #29 │ │ │ │ - smlaleq r8, r2, r0, r4 │ │ │ │ - ldrdeq r8, [r2], #52 @ 0x34 @ │ │ │ │ - rsceq ip, r2, r0, lsr lr │ │ │ │ - rsceq ip, r2, r0, lsr lr │ │ │ │ - rsceq ip, r2, ip, lsl #2 │ │ │ │ - rsceq ip, r2, r0, ror #1 │ │ │ │ - smlaltbeq r5, r8, r6, r3 │ │ │ │ - smlaleq ip, r2, r0, fp │ │ │ │ - strheq ip, [r2], #176 @ 0xb0 @ │ │ │ │ - rsceq r8, r2, r4, asr #4 │ │ │ │ - smlalseq r1, r4, r4, r5 │ │ │ │ - rsceq ip, r2, r0, asr #22 │ │ │ │ - rsceq ip, r2, r8, asr #20 │ │ │ │ - ldrsbeq r1, [r4], #68 @ 0x44 @ │ │ │ │ - rsceq ip, r2, r0, lsl #21 │ │ │ │ - rsceq r8, r2, r0, lsr #2 │ │ │ │ - strheq r8, [r2], #152 @ 0x98 @ │ │ │ │ - rsceq lr, r1, r4, ror #14 │ │ │ │ - rsceq r8, r2, ip, ror r9 │ │ │ │ - rsceq r2, r5, r8, lsl #22 │ │ │ │ - rsceq r8, r2, r4, ror r9 │ │ │ │ - rsceq lr, r1, r4, ror #13 │ │ │ │ - rsceq r8, r2, r0, lsr #18 │ │ │ │ - strdeq r8, [r2], #128 @ 0x80 @ │ │ │ │ - rsceq r2, r5, ip, ror sl │ │ │ │ - rsceq r8, r2, r8, ror #17 │ │ │ │ - rsceq ip, r2, ip, lsl #19 │ │ │ │ - smlaleq ip, r2, r8, r9 │ │ │ │ - rsceq r8, r2, r0, lsl r0 │ │ │ │ - rsceq ip, r2, r0, asr #19 │ │ │ │ - strdeq r7, [r2], #248 @ 0xf8 @ │ │ │ │ - rsceq r8, r2, r0, ror r8 │ │ │ │ - rsceq r8, r2, r4, ror #16 │ │ │ │ - strheq ip, [r2], #132 @ 0x84 @ │ │ │ │ + strheq ip, [r2], #224 @ 0xe0 @ │ │ │ │ + rsceq r8, r2, r0, lsr #9 │ │ │ │ + rsceq r8, r2, r4, ror #7 │ │ │ │ + rsceq ip, r2, r0, asr #28 │ │ │ │ + rsceq ip, r2, r0, asr #28 │ │ │ │ + rsceq ip, r2, ip, lsl r1 │ │ │ │ + strdeq ip, [r2], #0 @ │ │ │ │ + strheq r5, [r8, #-62] @ 0xffffffc2 │ │ │ │ + rsceq ip, r2, r0, lsr #23 │ │ │ │ + rsceq ip, r2, r0, asr #23 │ │ │ │ + rsceq r8, r2, r4, asr r2 │ │ │ │ + rscseq r1, r4, r4, lsr #11 │ │ │ │ + rsceq ip, r2, r0, asr fp │ │ │ │ + rsceq ip, r2, r8, asr sl │ │ │ │ + rscseq r1, r4, r4, ror #9 │ │ │ │ + smlaleq ip, r2, r0, sl │ │ │ │ + rsceq r8, r2, r0, lsr r1 │ │ │ │ + rsceq r8, r2, r8, asr #19 │ │ │ │ + rsceq lr, r1, r4, ror r7 │ │ │ │ + rsceq r8, r2, ip, lsl #19 │ │ │ │ + rsceq r2, r5, r8, lsl fp │ │ │ │ + rsceq r8, r2, r4, lsl #19 │ │ │ │ + strdeq lr, [r1], #100 @ 0x64 @ │ │ │ │ + rsceq r8, r2, r0, lsr r9 │ │ │ │ + rsceq r8, r2, r0, lsl #18 │ │ │ │ + rsceq r2, r5, ip, lsl #21 │ │ │ │ + strdeq r8, [r2], #136 @ 0x88 @ │ │ │ │ + smlaleq ip, r2, ip, r9 │ │ │ │ + rsceq ip, r2, r8, lsr #19 │ │ │ │ + rsceq r8, r2, r0, lsr #32 │ │ │ │ + ldrdeq ip, [r2], #144 @ 0x90 @ │ │ │ │ + rsceq r8, r2, r8 │ │ │ │ + rsceq r8, r2, r0, lsl #17 │ │ │ │ + rsceq r8, r2, r4, ror r8 │ │ │ │ + rsceq ip, r2, r4, asr #17 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - rsceq ip, r2, r8, ror r8 │ │ │ │ + rsceq ip, r2, r8, lsl #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r6, r2 │ │ │ │ mov r2, #0 │ │ │ │ @@ -928683,16 +928683,16 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r0, #2 │ │ │ │ mov r1, r7 │ │ │ │ bl 233550 │ │ │ │ b 3df970 │ │ │ │ cmneq r6, ip, lsr #15 │ │ │ │ andeq r1, r0, r4, ror #14 │ │ │ │ - rsceq r7, r2, r4, lsl #26 │ │ │ │ - rsceq ip, r2, r4, lsr #15 │ │ │ │ + rsceq r7, r2, r4, lsl sp │ │ │ │ + strheq ip, [r2], #116 @ 0x74 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r0, [pc, #216] @ 3dfae4 │ │ │ │ @@ -928747,16 +928747,16 @@ │ │ │ │ strb r3, [r2] │ │ │ │ cmp r8, #0 │ │ │ │ ldrne r4, [r4, #96] @ 0x60 │ │ │ │ mov r0, sl │ │ │ │ bl 319d04 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - rscseq r1, r1, r0, ror r9 │ │ │ │ - cmpeq r8, ip, lsr sp │ │ │ │ + rscseq r1, r1, r0, lsl #19 │ │ │ │ + cmpeq r8, r4, asr sp │ │ │ │ ldr r3, [r0, #252] @ 0xfc │ │ │ │ ldrd r0, [r3, #96] @ 0x60 │ │ │ │ bx lr │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #1 │ │ │ │ beq 3dfb40 │ │ │ │ cmp r1, #2 │ │ │ │ @@ -929066,15 +929066,15 @@ │ │ │ │ mov r0, #5 │ │ │ │ str r4, [r5] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ add r4, r4, #5 │ │ │ │ mov r0, #7 │ │ │ │ str r4, [r5] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq ip, r2, r0, lsl r2 │ │ │ │ + rsceq ip, r2, r0, lsr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #72] @ 3e0044 │ │ │ │ ldr r2, [pc, #72] @ 3e0048 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -929094,15 +929094,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ ldrsheq pc, [r5, #-252]! @ 0xffffff04 @ │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ ldrsbeq sl, [r7, #-240]! @ 0xffffff10 │ │ │ │ - rsceq ip, r2, r0, asr r1 │ │ │ │ + rsceq ip, r2, r0, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #328] @ 3e01b4 │ │ │ │ mov r1, r0 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -929258,17 +929258,17 @@ │ │ │ │ ldr r1, [pc, #24] @ 3e02e4 │ │ │ │ ldr r0, [pc, #24] @ 3e02e8 │ │ │ │ ldr r2, [pc, #24] @ 3e02ec │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3ee190 │ │ │ │ - smlaltbeq r4, r8, r4, r9 │ │ │ │ - strheq fp, [r2], #236 @ 0xec @ │ │ │ │ - ldrsbeq sl, [r1], #220 @ 0xdc @ │ │ │ │ + strheq r4, [r8, #-156] @ 0xffffff64 │ │ │ │ + rsceq fp, r2, ip, asr #29 │ │ │ │ + rscseq sl, r1, ip, ror #27 │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [pc, #944] @ 3e06bc │ │ │ │ @@ -929507,29 +929507,29 @@ │ │ │ │ ldr r6, [pc, #76] @ 3e06fc │ │ │ │ lsl fp, r8, #1 │ │ │ │ add r6, pc, r6 │ │ │ │ rsb fp, fp, #13 │ │ │ │ b 3e0430 │ │ │ │ cmnpeq r5, r8, ror #25 @ p-variant is OBSOLETE │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r8, r4, ror r9 │ │ │ │ + smlalbbeq r7, r8, ip, r9 │ │ │ │ @ instruction: 0xfffffb8a │ │ │ │ andeq r0, r0, pc, ror r1 │ │ │ │ - cmpeq r8, r0, ror r0 │ │ │ │ - cmpeq r8, r8, ror r3 │ │ │ │ - smlaleq fp, r2, ip, sp │ │ │ │ + smlalbbeq r5, r8, r8, r0 │ │ │ │ + @ instruction: 0x01484390 │ │ │ │ + rsceq fp, r2, ip, lsr #27 │ │ │ │ cmneq sp, r8, lsl pc │ │ │ │ cmnpeq r5, r0, lsl #22 @ p-variant is OBSOLETE │ │ │ │ - rsceq fp, r2, r4, lsl #25 │ │ │ │ + smlaleq fp, r2, r4, ip │ │ │ │ strheq lr, [sp, #-220]! @ 0xffffff24 │ │ │ │ - strheq fp, [r2], #192 @ 0xc0 @ │ │ │ │ - rsceq fp, r2, r8, lsr ip │ │ │ │ - rsceq fp, r2, ip, ror #23 │ │ │ │ - rsceq fp, r2, r0, asr ip │ │ │ │ - rsceq fp, r2, r4, lsl #22 │ │ │ │ + rsceq fp, r2, r0, asr #25 │ │ │ │ + rsceq fp, r2, r8, asr #24 │ │ │ │ + strdeq fp, [r2], #188 @ 0xbc @ │ │ │ │ + rsceq fp, r2, r0, ror #24 │ │ │ │ + rsceq fp, r2, r4, lsl fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #1840] @ 0x730 │ │ │ │ ldr r0, [pc, #4040] @ 3e16e0 │ │ │ │ sub sp, sp, #2208 @ 0x8a0 │ │ │ │ sub sp, sp, #12 │ │ │ │ @@ -930542,48 +930542,48 @@ │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ bl 2e7d20 │ │ │ │ b 3e099c │ │ │ │ ldrsbeq pc, [r5, #-140]! @ 0xffffff74 @ │ │ │ │ ldrheq pc, [r5, #-136]! @ 0xffffff78 @ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r7, ip, ror #12 │ │ │ │ - cmpeq r8, r4, lsr r5 │ │ │ │ + cmpeq r8, ip, asr #10 │ │ │ │ andhi r0, r0, r7, asr #1 │ │ │ │ andeq r2, r0, r0, lsl r7 │ │ │ │ @ instruction: 0xfffffb8a │ │ │ │ cmneq r7, r0, asr #10 │ │ │ │ andeq r0, r0, r2, ror #4 │ │ │ │ - smlalbbeq r7, r8, r4, lr │ │ │ │ + @ instruction: 0x01487e9c │ │ │ │ andeq r0, r0, lr, lsr #13 │ │ │ │ - cmpeq r8, r4, lsr #22 │ │ │ │ - cmpeq r8, r0, ror r8 │ │ │ │ + cmpeq r8, ip, lsr fp │ │ │ │ + smlalbbeq r5, r8, r8, r8 │ │ │ │ cmneq r7, r0, lsr #9 │ │ │ │ @ instruction: 0x0177a494 │ │ │ │ - cmpeq r8, r8, lsr r3 │ │ │ │ - cmpeq r8, r4, lsl #28 │ │ │ │ + cmpeq r8, r0, asr r3 │ │ │ │ + cmpeq r8, ip, lsl lr │ │ │ │ andeq r0, r0, sp, ror r2 │ │ │ │ - smlalbteq r6, r8, r8, r6 │ │ │ │ - cmpeq r8, r0, lsr r5 │ │ │ │ - strdeq r4, [r8, #-156] @ 0xffffff64 │ │ │ │ - smlaltbeq r6, r8, r8, r4 │ │ │ │ - strdeq r6, [r8, #-124] @ 0xffffff84 │ │ │ │ + smlaltteq r6, r8, r0, r6 │ │ │ │ + cmpeq r8, r8, asr #10 │ │ │ │ + cmpeq r8, r4, lsl sl │ │ │ │ + smlalbteq r6, r8, r0, r4 │ │ │ │ + cmpeq r8, r4, lsl r8 │ │ │ │ cmneq r7, ip, ror r3 │ │ │ │ cmneq r7, r8, lsr r3 │ │ │ │ cmneq r7, r4, lsr #6 │ │ │ │ - cmpeq r8, r8, lsl #18 │ │ │ │ - cmpeq r8, r4, ror #12 │ │ │ │ - strheq r7, [r8, #-20] @ 0xffffffec │ │ │ │ + cmpeq r8, r0, lsr #18 │ │ │ │ + cmpeq r8, ip, ror r6 │ │ │ │ + smlalbteq r7, r8, ip, r1 │ │ │ │ cmneq r7, r0, ror #4 │ │ │ │ cmnpeq r5, r0, asr r4 @ p-variant is OBSOLETE │ │ │ │ ldrsbeq sl, [r7, #-20]! @ 0xffffffec │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ cmneq r7, r0, lsl #7 │ │ │ │ - strdeq fp, [r2], #64 @ 0x40 @ │ │ │ │ - smlalbteq r5, r8, r4, r4 │ │ │ │ - @ instruction: 0x01487a90 │ │ │ │ + rsceq fp, r2, r0, lsl #10 │ │ │ │ + ldrdeq r5, [r8, #-76] @ 0xffffffb4 │ │ │ │ + smlaltbeq r7, r8, r8, sl │ │ │ │ ldrsheq sl, [r7, #-12]! │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ andeq r0, r0, r6, lsl #6 │ │ │ │ cmneq r7, ip, ror #5 │ │ │ │ ldrsbeq sl, [r7, #-36]! @ 0xffffffdc │ │ │ │ ldrheq sl, [r7, #-44]! @ 0xffffffd4 │ │ │ │ andeq r0, r0, pc, lsr r1 │ │ │ │ @@ -933040,26 +933040,26 @@ │ │ │ │ andeq r0, r0, fp, lsl r3 │ │ │ │ andeq r0, r0, sp, lsl r3 │ │ │ │ cmneq r7, ip, asr r8 │ │ │ │ cmneq r7, r0, lsl #17 │ │ │ │ andeq r0, r0, r9, lsl #6 │ │ │ │ cmneq r7, ip, lsl #16 │ │ │ │ cmneq r7, r0, lsr r8 │ │ │ │ - rsceq r7, r2, r0, lsl sl │ │ │ │ + rsceq r7, r2, r0, lsr #20 │ │ │ │ ldrsbeq r6, [r7, #-64]! @ 0xffffffc0 │ │ │ │ - smlalbteq r3, r8, r8, r3 │ │ │ │ - smlaleq r7, r2, r0, r9 │ │ │ │ - rsceq r7, r2, r0, ror #18 │ │ │ │ + smlaltteq r3, r8, r0, r3 │ │ │ │ + rsceq r7, r2, r0, lsr #19 │ │ │ │ + rsceq r7, r2, r0, ror r9 │ │ │ │ andeq r1, r0, r8, lsl r7 │ │ │ │ cmneq r7, r4, asr r6 │ │ │ │ - rsceq r7, r2, ip, lsl #16 │ │ │ │ - rsceq r7, r2, r0, asr #15 │ │ │ │ + rsceq r7, r2, ip, lsl r8 │ │ │ │ + ldrdeq r7, [r2], #112 @ 0x70 @ │ │ │ │ cmneq r7, r0, lsl r6 │ │ │ │ - rsceq r7, r2, r8, lsl r9 │ │ │ │ - rsceq r7, r2, ip, ror r7 │ │ │ │ + rsceq r7, r2, r8, lsr #18 │ │ │ │ + rsceq r7, r2, ip, lsl #15 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ ldr r8, [pc, #-320] @ 3e3cf4 │ │ │ │ ldr r3, [pc, #-320] @ 3e3cf8 │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r8] │ │ │ │ ldr r0, [pc, r3] │ │ │ │ orr r2, r2, #17 │ │ │ │ @@ -933949,15 +933949,15 @@ │ │ │ │ cmneq r7, r0, ror #9 │ │ │ │ cmneq r7, r8, ror #9 │ │ │ │ cmneq r7, r4, lsl #9 │ │ │ │ cmneq r7, r0, ror r4 │ │ │ │ cmneq r7, r8, ror r4 │ │ │ │ cmneq r7, r8, ror r4 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - rsceq r7, r2, r8, asr r7 │ │ │ │ + rsceq r7, r2, r8, ror #14 │ │ │ │ cmneq r7, r8, lsr r4 │ │ │ │ ldr r3, [pc, #372] @ 3e4db0 │ │ │ │ ldr r2, [pc, #372] @ 3e4db4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -934049,24 +934049,24 @@ │ │ │ │ str ip, [r3] │ │ │ │ mov r0, r2 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmneq r7, ip, lsl #8 │ │ │ │ cmneq r7, r4, ror #7 │ │ │ │ ldrsbeq r6, [r7, #-60]! @ 0xffffffc4 │ │ │ │ - cmpeq r8, r8, lsr #22 │ │ │ │ - cmpeq r8, r4, asr #16 │ │ │ │ - cmpeq r8, r8, lsl ip │ │ │ │ - strheq r6, [r8, #-164] @ 0xffffff5c │ │ │ │ - smlalbbeq r6, r8, ip, r1 │ │ │ │ - cmpeq r8, r8, ror #4 │ │ │ │ - strdeq r6, [r8, #-12] │ │ │ │ - smlaltteq r4, r8, r4, r1 │ │ │ │ + cmpeq r8, r0, asr #22 │ │ │ │ + cmpeq r8, ip, asr r8 │ │ │ │ + cmpeq r8, r0, lsr ip │ │ │ │ + smlalbteq r6, r8, ip, sl │ │ │ │ + smlaltbeq r6, r8, r4, r1 │ │ │ │ + smlalbbeq r4, r8, r0, r2 │ │ │ │ + cmpeq r8, r4, lsl r1 │ │ │ │ + strdeq r4, [r8, #-28] @ 0xffffffe4 │ │ │ │ muleq r0, r4, r4 │ │ │ │ - @ instruction: 0x01484c90 │ │ │ │ + smlaltbeq r4, r8, r8, ip │ │ │ │ cmneq r7, r0, lsr #5 │ │ │ │ @ instruction: 0x01776298 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, sp, #8 │ │ │ │ @@ -934113,15 +934113,15 @@ │ │ │ │ ldr r0, [r1] │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r0, #2 │ │ │ │ bl 533b8 │ │ │ │ cmneq r5, ip, ror #2 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - ldrheq r1, [r1], #148 @ 0x94 @ │ │ │ │ + rscseq r1, r1, r4, asr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r5, [pc, #176] @ 3e4f88 │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r6, [r5] │ │ │ │ @@ -934169,15 +934169,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3e4e74 │ │ │ │ cmneq r7, r4, lsl #3 │ │ │ │ cmneq r7, r0, ror r1 │ │ │ │ cmneq r7, ip, ror #2 │ │ │ │ ldrsheq r6, [r7, #-8]! │ │ │ │ ldrsheq r6, [r7, #-8]! │ │ │ │ - rsceq r9, r2, r4, ror r1 │ │ │ │ + rsceq r9, r2, r4, lsl #3 │ │ │ │ ldr r3, [pc, #212] @ 3e507c │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr r1, [pc, r3] │ │ │ │ cmp r1, #0 │ │ │ │ beq 3e5000 │ │ │ │ ldr r3, [pc, #196] @ 3e5080 │ │ │ │ ldr ip, [pc, r3] │ │ │ │ @@ -934229,15 +934229,15 @@ │ │ │ │ ldrb r2, [r2] │ │ │ │ strb r2, [r3] │ │ │ │ b 3e5000 │ │ │ │ ldrheq r6, [r7, #-0]! │ │ │ │ cmneq r7, r8, lsr #1 │ │ │ │ cmneq r7, r0, lsr #32 │ │ │ │ cmneq r7, ip, lsr #32 │ │ │ │ - rsceq r6, r2, r4, asr #8 │ │ │ │ + rsceq r6, r2, r4, asr r4 │ │ │ │ cmneq r7, r0, lsl r0 │ │ │ │ ldrsheq r5, [r7, #-244]! @ 0xffffff0c │ │ │ │ ldrsbeq r5, [r7, #-240]! @ 0xffffff10 │ │ │ │ cmneq r7, r8, ror #31 │ │ │ │ ldrsheq r5, [r7, #-240]! @ 0xffffff10 │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ @@ -934354,15 +934354,15 @@ │ │ │ │ str r3, [r4, #20] │ │ │ │ bl 3e5170 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [pc, #4] @ 3e5280 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3e4e74 │ │ │ │ - strheq r8, [r2], #224 @ 0xe0 @ │ │ │ │ + rsceq r8, r2, r0, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #208] @ 3e536c │ │ │ │ mov r5, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -935452,36 +935452,36 @@ │ │ │ │ str r2, [r1] │ │ │ │ b 3e572c │ │ │ │ @ instruction: 0x01775c98 │ │ │ │ cmneq r7, r4, lsl #25 │ │ │ │ cmneq r5, r8, lsr ip │ │ │ │ cmneq r7, ip, ror #24 │ │ │ │ cmneq r7, r4, ror ip │ │ │ │ - strdeq r5, [r8, #-4] │ │ │ │ - cmpeq r8, r8, ror #6 │ │ │ │ - cmpeq r8, ip, lsl sl │ │ │ │ - cmpeq r8, r4, ror r4 │ │ │ │ - cmpeq r8, r0, ror r3 │ │ │ │ - smlalbteq r5, r8, ip, r9 │ │ │ │ - strheq r3, [r8, #-172] @ 0xffffff54 │ │ │ │ + cmpeq r8, ip, lsl #2 │ │ │ │ + smlalbbeq r6, r8, r0, r3 │ │ │ │ + cmpeq r8, r4, lsr sl │ │ │ │ + smlalbbeq r6, r8, ip, r4 │ │ │ │ + smlalbbeq r6, r8, r8, r3 │ │ │ │ + smlaltteq r5, r8, r4, r9 │ │ │ │ + ldrdeq r3, [r8, #-164] @ 0xffffff5c │ │ │ │ muleq r0, r4, r4 │ │ │ │ - cmpeq r8, r0, ror #20 │ │ │ │ - cmpeq r8, r8, lsl r5 │ │ │ │ + cmpeq r8, r8, ror sl │ │ │ │ + cmpeq r8, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, lsr r5 │ │ │ │ - cmpeq r8, r8, lsr #18 │ │ │ │ + cmpeq r8, r0, asr #18 │ │ │ │ cmneq r7, r8, lsl fp │ │ │ │ cmneq r7, r8, lsl #22 │ │ │ │ ldrsheq r5, [r7, #-164]! @ 0xffffff5c │ │ │ │ - cmpeq r8, r0, asr r3 │ │ │ │ + cmpeq r8, r8, ror #6 │ │ │ │ ldrsheq r5, [r7, #-168]! @ 0xffffff58 │ │ │ │ cmneq r7, r0, asr #21 │ │ │ │ ldrheq r5, [r7, #-164]! @ 0xffffff5c │ │ │ │ ldrheq r5, [r7, #-168]! @ 0xffffff58 │ │ │ │ ldrheq r5, [r7, #-164]! @ 0xffffff5c │ │ │ │ - cmpeq r8, r2, asr r6 │ │ │ │ + cmpeq r8, sl, ror #12 │ │ │ │ cmneq r7, r0, asr sl │ │ │ │ cmneq r7, r0, lsr sl │ │ │ │ cmneq r7, ip, lsr sl │ │ │ │ cmneq r7, r0, lsr sl │ │ │ │ cmneq r7, r4, lsl #20 │ │ │ │ ldrsbeq r5, [r7, #-144]! @ 0xffffff70 │ │ │ │ ldrsbeq r5, [r7, #-144]! @ 0xffffff70 │ │ │ │ @@ -935658,15 +935658,15 @@ │ │ │ │ andeq r0, r0, r2, asr #4 │ │ │ │ andeq r0, r0, r1, asr #4 │ │ │ │ andeq r0, r0, r1, lsr #2 │ │ │ │ andeq r0, r0, r2, ror #4 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ cmneq r5, r0, asr #18 │ │ │ │ ldrsbeq r3, [r7, #-196]! @ 0xffffff3c │ │ │ │ - rsceq r6, r2, r8, ror #27 │ │ │ │ + strdeq r6, [r2], #216 @ 0xd8 @ │ │ │ │ andeq r2, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, lr, ror r1 │ │ │ │ ldrheq r3, [r7, #-196]! @ 0xffffff3c │ │ │ │ ldrheq r3, [r7, #-196]! @ 0xffffff3c │ │ │ │ cmneq r7, r0, lsr #25 │ │ │ │ cmneq r7, ip, ror #24 │ │ │ │ cmneq r7, ip, asr ip │ │ │ │ @@ -935679,16 +935679,16 @@ │ │ │ │ @ instruction: 0x01773b94 │ │ │ │ cmneq r7, ip, lsl #23 │ │ │ │ cmneq r7, ip, ror fp │ │ │ │ cmneq r7, ip, lsl #23 │ │ │ │ cmneq r7, r4, ror #22 │ │ │ │ cmneq r7, r4, ror #22 │ │ │ │ cmneq r7, ip, ror #21 │ │ │ │ - rsceq r6, r2, ip, asr #23 │ │ │ │ - rsceq r6, r2, r8, lsl #23 │ │ │ │ + ldrdeq r6, [r2], #188 @ 0xbc @ │ │ │ │ + smlaleq r6, r2, r8, fp │ │ │ │ ldrsheq r3, [r7, #-156]! @ 0xffffff64 │ │ │ │ andeq r1, r0, ip, lsl #23 │ │ │ │ cmneq r7, r0, ror #19 │ │ │ │ cmneq r5, ip, lsr #12 │ │ │ │ cmneq r7, r0, lsr #19 │ │ │ │ @ instruction: 0x01773994 │ │ │ │ @ instruction: 0x01773998 │ │ │ │ @@ -937748,28 +937748,28 @@ │ │ │ │ mov r3, r2 │ │ │ │ str r2, [r1] │ │ │ │ b 3e572c │ │ │ │ cmneq r7, r8, lsr #17 │ │ │ │ ldrheq fp, [r5, #-72]! @ 0xffffffb8 │ │ │ │ andeq r1, r0, ip, lsl #23 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - rsceq r6, r2, r0, asr #19 │ │ │ │ + ldrdeq r6, [r2], #144 @ 0x90 @ │ │ │ │ cmneq r7, r8, asr #15 │ │ │ │ @ instruction: 0x01773798 │ │ │ │ - rsceq r6, r2, ip, lsr r9 │ │ │ │ + rsceq r6, r2, ip, asr #18 │ │ │ │ cmneq r7, r4, lsl #15 │ │ │ │ cmneq r7, r4, lsl #15 │ │ │ │ cmneq r7, r4, ror r7 │ │ │ │ - smlalbbeq r3, r8, r8, pc @ │ │ │ │ + smlaltbeq r3, r8, r0, pc @ │ │ │ │ cmneq r7, r0, lsl #14 │ │ │ │ ldrsheq r3, [r7, #-96]! @ 0xffffffa0 │ │ │ │ - ldrdeq r3, [r8, #-64] @ 0xffffffc0 │ │ │ │ - strheq r1, [r8, #-88] @ 0xffffffa8 │ │ │ │ - smlalbbeq r2, r8, ip, fp │ │ │ │ - cmpeq r8, r4, ror r0 │ │ │ │ + smlaltteq r3, r8, r8, r4 │ │ │ │ + ldrdeq r1, [r8, #-80] @ 0xffffffb0 │ │ │ │ + smlaltbeq r2, r8, r4, fp │ │ │ │ + smlalbbeq r2, r8, ip, r0 │ │ │ │ muleq r0, r4, r4 │ │ │ │ @ instruction: 0x01773690 │ │ │ │ cmneq r7, ip, ror #12 │ │ │ │ cmneq r7, r8, ror r6 │ │ │ │ andeq r1, r0, ip, lsl #20 │ │ │ │ cmneq r7, r8, lsr #12 │ │ │ │ andeq r0, r0, r5, lsl #2 │ │ │ │ @@ -937837,15 +937837,15 @@ │ │ │ │ andeq r0, r0, r6, asr r2 │ │ │ │ cmneq r7, r0, lsl #27 │ │ │ │ cmneq r7, ip, asr sp │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ cmneq r7, r8, lsr sp │ │ │ │ andeq r0, r0, r6, lsl #2 │ │ │ │ cmneq r7, r0, lsl sp │ │ │ │ - rscseq r2, r6, r4, lsr #21 │ │ │ │ + ldrheq r2, [r6], #164 @ 0xa4 @ │ │ │ │ cmneq r7, r8, asr #25 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ @ instruction: 0x01772c94 │ │ │ │ andeq r0, r0, r6, lsr #2 │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ @@ -937890,15 +937890,15 @@ │ │ │ │ andeq r2, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ ldrheq sl, [r5, #-8]! │ │ │ │ cmneq r7, r8, lsr r4 │ │ │ │ cmneq r7, ip, lsr r4 │ │ │ │ cmneq r7, r4, lsl r4 │ │ │ │ cmneq r5, r8, asr r0 │ │ │ │ - rsceq r5, r2, r4, asr #11 │ │ │ │ + ldrdeq r5, [r2], #84 @ 0x54 @ │ │ │ │ ldr r3, [pc, #-100] @ 3e8968 │ │ │ │ mov r2, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 54a8c <__isoc23_strtoull@plt> │ │ │ │ @@ -938143,38 +938143,38 @@ │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r7, #80] @ 0x50 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [pc, #88] @ 3e8e04 │ │ │ │ add r8, r0, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r8 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ ldr sl, [pc, #72] @ 3e8e08 │ │ │ │ ldr r2, [pc, #72] @ 3e8e0c │ │ │ │ ldr r9, [pc, #72] @ 3e8e10 │ │ │ │ mov r5, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ add sl, pc, sl │ │ │ │ add r9, pc, r9 │ │ │ │ add r4, r7, #80 @ 0x50 │ │ │ │ ldr r3, [r4, #4]! │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ add r5, r5, #1 │ │ │ │ ldr r0, [r4] │ │ │ │ bl 543d8 │ │ │ │ cmp r6, r5 │ │ │ │ mov r2, r9 │ │ │ │ bne 3e8dd8 │ │ │ │ b 3e8d94 │ │ │ │ - strheq r5, [r2], #64 @ 0x40 @ │ │ │ │ - rsceq pc, r0, r4, lsl #3 │ │ │ │ - rsceq r2, r2, r0, lsr #13 │ │ │ │ - rscseq sp, r5, r4, asr r3 │ │ │ │ + rsceq r5, r2, r0, asr #9 │ │ │ │ + smlaleq pc, r0, r4, r1 @ │ │ │ │ + strheq r2, [r2], #96 @ 0x60 @ │ │ │ │ + rscseq sp, r5, r4, ror #6 │ │ │ │ ldr r2, [r0, #4] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ cmp r2, r3 │ │ │ │ beq 3e8e2c │ │ │ │ sub r0, r2, r3 │ │ │ │ bx lr │ │ │ │ ldr r1, [r1] │ │ │ │ @@ -938415,16 +938415,16 @@ │ │ │ │ str r9, [sp] │ │ │ │ bl 3e8cb8 │ │ │ │ b 3e9170 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01756f90 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r5, r0, lsl #29 │ │ │ │ - strheq r5, [r2], #0 @ │ │ │ │ - rsceq r5, r2, r8, lsr #1 │ │ │ │ + rsceq r5, r2, r0, asr #1 │ │ │ │ + strheq r5, [r2], #8 @ │ │ │ │ mov r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ @@ -939470,15 +939470,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 3ea214 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, ip, lsr #28 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrsbeq r5, [r5, #-220]! @ 0xffffff24 │ │ │ │ - rsceq r4, r2, r4, asr r0 │ │ │ │ + rsceq r4, r2, r4, rrx │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #72] @ 3ea2d4 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -939495,16 +939495,16 @@ │ │ │ │ mov r1, #0 │ │ │ │ moveq r0, #1 │ │ │ │ movne r0, r1 │ │ │ │ orrs r3, r3, r2 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrdeq r5, [r3], #236 @ 0xec @ │ │ │ │ - rsceq r4, r2, ip │ │ │ │ + rsceq r5, r3, ip, ror #29 │ │ │ │ + rsceq r4, r2, ip, lsl r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #64] @ 3ea334 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -939519,16 +939519,16 @@ │ │ │ │ orr r4, r4, r0 │ │ │ │ orr r5, r5, r3 │ │ │ │ orrs r4, r4, r5 │ │ │ │ mov r1, #0 │ │ │ │ moveq r0, #1 │ │ │ │ movne r0, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq r5, r3, r4, ror lr │ │ │ │ - rsceq r3, r2, r4, lsr #31 │ │ │ │ + rsceq r5, r3, r4, lsl #29 │ │ │ │ + strheq r3, [r2], #244 @ 0xf4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #52] @ 3ea388 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -939540,16 +939540,16 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 3ea1b4 │ │ │ │ adds r4, r4, r4 │ │ │ │ adc r5, r5, r5 │ │ │ │ orr r0, r4, r0 │ │ │ │ orr r1, r5, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq r3, r2, r4, ror #30 │ │ │ │ - rsceq r3, r2, ip, asr pc │ │ │ │ + rsceq r3, r2, r4, ror pc │ │ │ │ + rsceq r3, r2, ip, ror #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #36] @ 3ea3cc │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ea1b4 │ │ │ │ @@ -939557,15 +939557,15 @@ │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r3, #85 @ 0x55 │ │ │ │ lsrcc r0, r3, r0 │ │ │ │ movcs r0, #0 │ │ │ │ andcc r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - rsceq r5, r3, r4, asr #27 │ │ │ │ + ldrdeq r5, [r3], #212 @ 0xd4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #56] @ 3ea420 │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -939578,16 +939578,16 @@ │ │ │ │ mov r4, r3 │ │ │ │ bl 3ea1b4 │ │ │ │ lsl r4, r4, #5 │ │ │ │ orr r4, r4, r5, lsr #27 │ │ │ │ orr r0, r0, r5, lsl #5 │ │ │ │ orr r1, r4, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq r3, r2, r8, ror #29 │ │ │ │ - rsceq r3, r2, r0, ror #29 │ │ │ │ + strdeq r3, [r2], #232 @ 0xe8 @ │ │ │ │ + strdeq r3, [r2], #224 @ 0xe0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #56] @ 3ea478 │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -939600,16 +939600,16 @@ │ │ │ │ mov r4, r3 │ │ │ │ bl 3ea1b4 │ │ │ │ lsl r4, r4, #8 │ │ │ │ orr r4, r4, r5, lsr #24 │ │ │ │ orr r0, r0, r5, lsl #8 │ │ │ │ orr r1, r4, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq r3, r2, r8, lsr #29 │ │ │ │ - smlaleq r3, r2, ip, lr │ │ │ │ + strheq r3, [r2], #232 @ 0xe8 @ │ │ │ │ + rsceq r3, r2, ip, lsr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #44] @ 3ea4c4 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -939619,16 +939619,16 @@ │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r6 │ │ │ │ bl 3ea1b4 │ │ │ │ adds r0, r4, r0 │ │ │ │ adc r1, r5, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq r3, r2, r0, ror #28 │ │ │ │ - rsceq r3, r2, r8, asr lr │ │ │ │ + rsceq r3, r2, r0, ror lr │ │ │ │ + rsceq r3, r2, r8, ror #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #88] @ 3ea53c │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -939649,16 +939649,16 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, #2 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq r5, r3, r4, lsl #25 │ │ │ │ - rsceq r3, r2, r8, lsl lr │ │ │ │ + smlaleq r5, r3, r4, ip │ │ │ │ + rsceq r3, r2, r8, lsr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #56] @ 3ea594 │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -939671,16 +939671,16 @@ │ │ │ │ mov r4, r3 │ │ │ │ bl 3ea1b4 │ │ │ │ lsl r4, r4, #8 │ │ │ │ orr r4, r4, r5, lsr #24 │ │ │ │ orr r0, r0, r5, lsl #8 │ │ │ │ orr r1, r4, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq r3, r2, r0, asr #27 │ │ │ │ - strheq r3, [r2], #212 @ 0xd4 @ │ │ │ │ + ldrdeq r3, [r2], #208 @ 0xd0 @ │ │ │ │ + rsceq r3, r2, r4, asr #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #64] @ 3ea5f4 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -939695,16 +939695,16 @@ │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #0 │ │ │ │ cmp r5, #2 │ │ │ │ sbcs r4, r4, #0 │ │ │ │ mov r1, #0 │ │ │ │ orrge r0, r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq r3, r2, r8, ror sp │ │ │ │ - rsceq r2, r2, r4, lsr r0 │ │ │ │ + rsceq r3, r2, r8, lsl #27 │ │ │ │ + rsceq r2, r2, r4, asr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #52] @ 3ea648 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -939716,16 +939716,16 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 3ea1b4 │ │ │ │ adds r4, r4, r4 │ │ │ │ adc r5, r5, r5 │ │ │ │ orr r0, r4, r0 │ │ │ │ orr r1, r5, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rscseq pc, r0, r0, asr r2 @ │ │ │ │ - rscseq pc, r0, r0, lsr r2 @ │ │ │ │ + rscseq pc, r0, r0, ror #4 │ │ │ │ + rscseq pc, r0, r0, asr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #36] @ 3ea68c │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ea1b4 │ │ │ │ @@ -939733,15 +939733,15 @@ │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r3, #138 @ 0x8a │ │ │ │ lsrcc r0, r3, r0 │ │ │ │ movcs r0, #0 │ │ │ │ andcc r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - ldrdeq r3, [r2], #192 @ 0xc0 @ │ │ │ │ + rsceq r3, r2, r0, ror #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #36] @ 3ea6cc │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ea1b4 │ │ │ │ @@ -939749,15 +939749,15 @@ │ │ │ │ sbc r1, r1, #0 │ │ │ │ cmp r0, #3 │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r0, #1 │ │ │ │ movcs r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - smlaleq r3, r2, r0, ip │ │ │ │ + rsceq r3, r2, r0, lsr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #40] @ 3ea710 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ea1b4 │ │ │ │ @@ -939766,15 +939766,15 @@ │ │ │ │ sbcs r2, r1, #0 │ │ │ │ movcc r0, #1 │ │ │ │ movcs r0, #0 │ │ │ │ orrs r3, r3, r1 │ │ │ │ orreq r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - rsceq r3, r2, r0, asr ip │ │ │ │ + rsceq r3, r2, r0, ror #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #40] @ 3ea754 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ea1b4 │ │ │ │ @@ -939783,15 +939783,15 @@ │ │ │ │ sbc r1, r1, #0 │ │ │ │ cmp r0, #3 │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r0, #1 │ │ │ │ movcs r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - rsceq r3, r2, ip, lsl #24 │ │ │ │ + rsceq r3, r2, ip, lsl ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #96] @ 3ea7d0 │ │ │ │ mov r5, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -939814,17 +939814,17 @@ │ │ │ │ movne r0, #0 │ │ │ │ cmp r6, #248 @ 0xf8 │ │ │ │ sbcs r4, r4, #0 │ │ │ │ movge r0, #0 │ │ │ │ andlt r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ + rsceq r3, r2, r0, ror #23 │ │ │ │ ldrdeq r3, [r2], #176 @ 0xb0 @ │ │ │ │ - rsceq r3, r2, r0, asr #23 │ │ │ │ - rsceq sl, r2, r0, asr #28 │ │ │ │ + rsceq sl, r2, r0, asr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #52] @ 3ea828 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -939836,16 +939836,16 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 3ea1b4 │ │ │ │ adds r0, r0, r0 │ │ │ │ adc r1, r1, r1 │ │ │ │ orr r0, r0, r5 │ │ │ │ orr r1, r1, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq r3, r2, ip, asr fp │ │ │ │ - rsceq r3, r2, r0, asr fp │ │ │ │ + rsceq r3, r2, ip, ror #22 │ │ │ │ + rsceq r3, r2, r0, ror #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #96] @ 3ea8a8 │ │ │ │ mov r5, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -939868,17 +939868,17 @@ │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #0 │ │ │ │ orrs r6, r7, r6 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - rsceq r3, r2, r8, lsl fp │ │ │ │ - strdeq r3, [r2], #164 @ 0xa4 @ │ │ │ │ - rsceq r3, r2, r0, ror #21 │ │ │ │ + rsceq r3, r2, r8, lsr #22 │ │ │ │ + rsceq r3, r2, r4, lsl #22 │ │ │ │ + strdeq r3, [r2], #160 @ 0xa0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #64] @ 3ea90c │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -939893,30 +939893,30 @@ │ │ │ │ moveq r0, #1 │ │ │ │ movne r0, #0 │ │ │ │ orrs r4, r4, r5 │ │ │ │ mov r1, #0 │ │ │ │ moveq r0, #0 │ │ │ │ andne r0, r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - smlaleq r3, r2, ip, sl │ │ │ │ - rscseq r6, r2, ip, asr r2 │ │ │ │ + rsceq r3, r2, ip, lsr #21 │ │ │ │ + rscseq r6, r2, ip, ror #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #28] @ 3ea948 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ea1b4 │ │ │ │ adds r3, r0, #1 │ │ │ │ adc r1, r1, #0 │ │ │ │ lsl r1, r1, #5 │ │ │ │ lsl r0, r3, #5 │ │ │ │ orr r1, r1, r3, lsr #27 │ │ │ │ pop {r4, pc} │ │ │ │ - rsceq r3, r2, r8, lsr sl │ │ │ │ + rsceq r3, r2, r8, asr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #36] @ 3ea988 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ea1b4 │ │ │ │ @@ -939924,15 +939924,15 @@ │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r3, #213 @ 0xd5 │ │ │ │ lsrcc r0, r3, r0 │ │ │ │ movcs r0, #0 │ │ │ │ andcc r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - rsceq r3, r2, r0, lsl sl │ │ │ │ + rsceq r3, r2, r0, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #36] @ 3ea9c8 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ea1b4 │ │ │ │ @@ -939940,15 +939940,15 @@ │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r3, #213 @ 0xd5 │ │ │ │ lsrcc r0, r3, r0 │ │ │ │ movcs r0, #0 │ │ │ │ andcc r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - ldrdeq r3, [r2], #156 @ 0x9c @ │ │ │ │ + rsceq r3, r2, ip, ror #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #60] @ 3eaa20 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -939962,16 +939962,16 @@ │ │ │ │ mov r3, r1 │ │ │ │ cmp r4, r3 │ │ │ │ cmpeq r5, r0 │ │ │ │ mov r1, #0 │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq r3, r2, ip, lsl #19 │ │ │ │ - rsceq r3, r2, r4, lsl #19 │ │ │ │ + smlaleq r3, r2, ip, r9 │ │ │ │ + smlaleq r3, r2, r4, r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #116] @ 3eaab4 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -939999,17 +939999,17 @@ │ │ │ │ orrs r0, r0, r2 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r3, #1 │ │ │ │ orrs r4, r4, r6 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r0, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - rsceq r3, r2, r0, lsl #18 │ │ │ │ - rsceq r3, r2, ip, lsl r9 │ │ │ │ - rsceq r3, r2, r4, lsl #18 │ │ │ │ + rsceq r3, r2, r0, lsl r9 │ │ │ │ + rsceq r3, r2, ip, lsr #18 │ │ │ │ + rsceq r3, r2, r4, lsl r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #116] @ 3eab4c │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -940037,17 +940037,17 @@ │ │ │ │ orrs r0, r0, r2 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r3, #1 │ │ │ │ orrs r4, r4, r6 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r0, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - rsceq r3, r2, r8, ror #16 │ │ │ │ - rsceq r3, r2, r4, lsl #17 │ │ │ │ - rsceq r3, r2, ip, ror #16 │ │ │ │ + rsceq r3, r2, r8, ror r8 │ │ │ │ + smlaleq r3, r2, r4, r8 │ │ │ │ + rsceq r3, r2, ip, ror r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #72] @ 3eabb8 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -940064,16 +940064,16 @@ │ │ │ │ movne r0, #0 │ │ │ │ rsbs r5, r5, #4096 @ 0x1000 │ │ │ │ rscs r4, r4, #0 │ │ │ │ mov r1, #0 │ │ │ │ movge r0, #0 │ │ │ │ andlt r0, r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq r3, r2, r8, lsl r8 │ │ │ │ - strdeq r3, [r2], #120 @ 0x78 @ │ │ │ │ + rsceq r3, r2, r8, lsr #16 │ │ │ │ + rsceq r3, r2, r8, lsl #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #72] @ 3eac20 │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -940090,15 +940090,15 @@ │ │ │ │ lsr r0, r3, r0 │ │ │ │ mov r1, #0 │ │ │ │ and r0, r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - rsceq r3, r2, ip, asr r7 │ │ │ │ + rsceq r3, r2, ip, ror #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #76] @ 3eac88 │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -940116,15 +940116,15 @@ │ │ │ │ sbcs r1, r1, #0 │ │ │ │ bcs 3eac5c │ │ │ │ mov r3, #138 @ 0x8a │ │ │ │ lsr r0, r3, r0 │ │ │ │ mov r1, #0 │ │ │ │ and r0, r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ - strdeq r3, [r2], #104 @ 0x68 @ │ │ │ │ + rsceq r3, r2, r8, lsl #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #56] @ 3eacdc │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -940137,16 +940137,16 @@ │ │ │ │ mov r4, r3 │ │ │ │ bl 3ea1b4 │ │ │ │ lsl r4, r4, #8 │ │ │ │ orr r4, r4, r5, lsr #24 │ │ │ │ orr r0, r0, r5, lsl #8 │ │ │ │ orr r1, r4, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - rsceq r3, r2, r8, ror r6 │ │ │ │ - rsceq r3, r2, ip, ror #12 │ │ │ │ + rsceq r3, r2, r8, lsl #13 │ │ │ │ + rsceq r3, r2, ip, ror r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #360] @ 3eae64 │ │ │ │ ldr r3, [pc, #360] @ 3eae68 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -940238,15 +940238,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3e8cb8 │ │ │ │ b 3eadd4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsheq r5, [r5, #-44]! @ 0xffffffd4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r5, r0, lsl #4 │ │ │ │ - rsceq r3, r2, ip, lsr r5 │ │ │ │ + rsceq r3, r2, ip, asr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr r2, [pc, #2036] @ 3eb680 │ │ │ │ ldr r3, [pc, #2036] @ 3eb684 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -940341,25 +940341,25 @@ │ │ │ │ ldr r3, [r3, #8] │ │ │ │ cmp r3, r6 │ │ │ │ bcs 3eb020 │ │ │ │ ldr r8, [pc, #1680] @ 3eb694 │ │ │ │ add r8, pc, r8 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ ldr r3, [fp, #20] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ cmp r3, r6 │ │ │ │ bcc 3eb004 │ │ │ │ ldr r3, [fp, #12] │ │ │ │ ldr r1, [pc, #1644] @ 3eb698 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ mov r0, r7 │ │ │ │ bl 543d8 │ │ │ │ ldrb r0, [r4, #1] │ │ │ │ add r5, r4, #1 │ │ │ │ cmp r0, #0 │ │ │ │ bne 3eaf20 │ │ │ │ ldr r2, [pc, #1604] @ 3eb69c │ │ │ │ @@ -940414,15 +940414,15 @@ │ │ │ │ ldr sl, [r8, #8] │ │ │ │ cmp r3, r6 │ │ │ │ bcs 3eb144 │ │ │ │ ldr r9, [pc, #1400] @ 3eb6a0 │ │ │ │ add r9, pc, r9 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r9 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ ldr r0, [fp, #20] │ │ │ │ ldr r3, [r0, #8] │ │ │ │ cmp r3, r6 │ │ │ │ bcc 3eb128 │ │ │ │ ldr r2, [r8, #16] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ cmp r2, #13 │ │ │ │ @@ -940466,15 +940466,15 @@ │ │ │ │ and r3, r2, #31 │ │ │ │ lsl r8, r8, r3 │ │ │ │ mov r0, r5 │ │ │ │ lsr r6, r6, #5 │ │ │ │ beq 3eb644 │ │ │ │ ldr r1, [pc, #1188] @ 3eb6a4 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ ldr r3, [fp, #20] │ │ │ │ ldr r2, [r3, #24] │ │ │ │ ldr r3, [r2, r6, lsl #2] │ │ │ │ orr r3, r3, r8 │ │ │ │ str r3, [r2, r6, lsl #2] │ │ │ │ b 3eb038 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ @@ -940492,29 +940492,29 @@ │ │ │ │ lsr r2, r2, r3 │ │ │ │ orr r2, r2, r1, lsl r0 │ │ │ │ asr r3, r1, r3 │ │ │ │ orrpl r2, r2, r1, asr ip │ │ │ │ ldr r1, [pc, #1092] @ 3eb6a8 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ b 3eb038 │ │ │ │ ldr r1, [pc, #1076] @ 3eb6ac │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ b 3eb038 │ │ │ │ ldr r1, [pc, #1052] @ 3eb6b0 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ b 3eb038 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #24] │ │ │ │ orrs r3, r3, r2 │ │ │ │ beq 3eb038 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ add r3, sl, #64 @ 0x40 │ │ │ │ @@ -940531,63 +940531,63 @@ │ │ │ │ lsr r2, r2, ip │ │ │ │ orr r2, r2, r3, lsl r0 │ │ │ │ orrpl r2, r2, r3, asr r1 │ │ │ │ ldr r1, [pc, #952] @ 3eb6b4 │ │ │ │ asr r3, r3, ip │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ b 3eb038 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #24] │ │ │ │ orrs r3, r3, r2 │ │ │ │ beq 3eb038 │ │ │ │ ldr r1, [pc, #916] @ 3eb6b8 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ b 3eb038 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ sub r3, r3, sl │ │ │ │ cmp r3, #16 │ │ │ │ beq 3eb584 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ bl 1d5c94 │ │ │ │ mov r3, r1 │ │ │ │ ldr r1, [pc, #864] @ 3eb6bc │ │ │ │ mov r2, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r5 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ b 3eb038 │ │ │ │ ldr r2, [r8, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 3eb5e4 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ orrs r3, r3, r1 │ │ │ │ beq 3eb038 │ │ │ │ ldr r1, [pc, #816] @ 3eb6c0 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ b 3eb038 │ │ │ │ ldr r2, [r8, #20] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 3eb5fc │ │ │ │ ldr r1, [sp, #24] │ │ │ │ orrs r3, r3, r1 │ │ │ │ bne 3eb038 │ │ │ │ ldr r1, [pc, #772] @ 3eb6c4 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ b 3eb038 │ │ │ │ ldr r5, [r8, #20] │ │ │ │ ldr r1, [r5] │ │ │ │ cmp r1, #0 │ │ │ │ beq 3eb620 │ │ │ │ mov r3, #0 │ │ │ │ ldr r6, [sp, #20] │ │ │ │ @@ -940603,15 +940603,15 @@ │ │ │ │ cmpeq r6, r2 │ │ │ │ bne 3eb3f4 │ │ │ │ ldr r1, [pc, #688] @ 3eb6c8 │ │ │ │ add r5, r5, r3, lsl #3 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ add r0, r0, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ b 3eb038 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r3, [r3] │ │ │ │ ldr r6, [r3, #24] │ │ │ │ cmp r6, #0 │ │ │ │ beq 3eb038 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ @@ -940662,15 +940662,15 @@ │ │ │ │ ldr r3, [r3, #8] │ │ │ │ cmp r0, r3 │ │ │ │ bls 3eb038 │ │ │ │ ldr r8, [pc, #452] @ 3eb6cc │ │ │ │ add r8, pc, r8 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ ldr r3, [fp, #20] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ cmp r3, r6 │ │ │ │ bcc 3eb508 │ │ │ │ b 3eb038 │ │ │ │ ldr r2, [pc, #416] @ 3eb6d0 │ │ │ │ ldr r3, [pc, #336] @ 3eb684 │ │ │ │ @@ -940701,15 +940701,15 @@ │ │ │ │ bl 2e6fc8 │ │ │ │ bl 1d5c94 │ │ │ │ mov r3, r1 │ │ │ │ ldr r1, [pc, #312] @ 3eb6dc │ │ │ │ mov r2, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r5 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ b 3eb038 │ │ │ │ ldr r2, [fp, #12] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ ldr r3, [r8] │ │ │ │ ldr r2, [r2, #4] │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ @@ -940719,79 +940719,79 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3e8cb8 │ │ │ │ b 3eb038 │ │ │ │ ldr r1, [pc, #248] @ 3eb6e4 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ b 3eb038 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r1, [pc, #224] @ 3eb6e8 │ │ │ │ orrs r3, r3, r2 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #0 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ b 3eb038 │ │ │ │ ldr r1, [pc, #196] @ 3eb6ec │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r0, r0, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ b 3eb038 │ │ │ │ ldr r6, [sp, #20] │ │ │ │ mov r2, r6 │ │ │ │ b 3eb1cc │ │ │ │ ldr r1, [pc, #164] @ 3eb6f0 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ ldr r3, [fp, #20] │ │ │ │ ldr r2, [r3, #20] │ │ │ │ ldr r3, [r2, r6, lsl #2] │ │ │ │ orr r3, r3, r8 │ │ │ │ str r3, [r2, r6, lsl #2] │ │ │ │ b 3eb038 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldr r1, [pc, #128] @ 3eb6f4 │ │ │ │ ldr r3, [r8] │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3e8cb8 │ │ │ │ b 3eb038 │ │ │ │ cmneq r5, ip, ror #2 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r3, r2, r8, lsl r5 │ │ │ │ - rsceq r3, r2, r4, lsl r5 │ │ │ │ - smlaltteq r1, r8, r6, r2 │ │ │ │ - smlalseq r9, r2, r4, r0 │ │ │ │ - rscseq r6, r0, ip, asr #6 │ │ │ │ + rsceq r3, r2, r8, lsr #10 │ │ │ │ + rsceq r3, r2, r4, lsr #10 │ │ │ │ + strdeq r1, [r8, #-46] @ 0xffffffd2 │ │ │ │ + rscseq r9, r2, r4, lsr #1 │ │ │ │ + rscseq r6, r0, ip, asr r3 │ │ │ │ cmneq r5, r0, lsr #31 │ │ │ │ - rscseq r8, r2, r0, ror pc │ │ │ │ - rsceq r3, r2, r8, lsl #4 │ │ │ │ - rsceq r3, r2, ip, lsr #3 │ │ │ │ - rsceq ip, r0, r4, lsl sp │ │ │ │ - rsceq r3, r2, ip, ror r1 │ │ │ │ - rsceq r3, r2, r0, lsr #2 │ │ │ │ - strdeq r3, [r2], #12 @ │ │ │ │ - rsceq ip, r0, r4, lsr #23 │ │ │ │ - rscseq r5, r0, ip, ror #31 │ │ │ │ - ldrheq r5, [r0], #252 @ 0xfc @ │ │ │ │ - rscseq r5, r0, ip, asr pc │ │ │ │ - smlalseq r8, r2, r0, fp │ │ │ │ + rscseq r8, r2, r0, lsl #31 │ │ │ │ + rsceq r3, r2, r8, lsl r2 │ │ │ │ + strheq r3, [r2], #28 @ │ │ │ │ + rsceq ip, r0, r4, lsr #26 │ │ │ │ + rsceq r3, r2, ip, lsl #3 │ │ │ │ + rsceq r3, r2, r0, lsr r1 │ │ │ │ + rsceq r3, r2, ip, lsl #2 │ │ │ │ + strheq ip, [r0], #180 @ 0xb4 @ │ │ │ │ + ldrsheq r5, [r0], #252 @ 0xfc @ │ │ │ │ + rscseq r5, r0, ip, asr #31 │ │ │ │ + rscseq r5, r0, ip, ror #30 │ │ │ │ + rscseq r8, r2, r0, lsr #23 │ │ │ │ cmneq r5, r8, asr #21 │ │ │ │ - rsceq r2, r2, r8, ror lr │ │ │ │ - rsceq r2, r2, r0, lsl #29 │ │ │ │ - rsceq ip, r0, ip, asr r9 │ │ │ │ - rsceq r2, r2, r8, asr lr │ │ │ │ - strdeq sp, [r1], #124 @ 0x7c @ │ │ │ │ - rsceq sp, r1, r0, ror #15 │ │ │ │ - rsceq sp, r1, r0, asr #15 │ │ │ │ - rsceq r2, r2, r4, asr #27 │ │ │ │ - rsceq r2, r2, r0, ror #27 │ │ │ │ + rsceq r2, r2, r8, lsl #29 │ │ │ │ + smlaleq r2, r2, r0, lr @ │ │ │ │ + rsceq ip, r0, ip, ror #18 │ │ │ │ + rsceq r2, r2, r8, ror #28 │ │ │ │ + rsceq sp, r1, ip, lsl #16 │ │ │ │ + strdeq sp, [r1], #112 @ 0x70 @ │ │ │ │ + ldrdeq sp, [r1], #112 @ 0x70 @ │ │ │ │ + ldrdeq r2, [r2], #212 @ 0xd4 @ │ │ │ │ + strdeq r2, [r2], #208 @ 0xd0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ mov r6, #0 │ │ │ │ ldr r2, [pc, #996] @ 3ebafc │ │ │ │ @@ -940844,15 +940844,15 @@ │ │ │ │ ldr r0, [r2, #16] │ │ │ │ ldr r1, [r4, #12] │ │ │ │ mov r2, r5 │ │ │ │ blx r3 │ │ │ │ ldr r1, [pc, #808] @ 3ebb0c │ │ │ │ add r0, r4, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ ldr r3, [r7, #20] │ │ │ │ ldr r2, [r7] │ │ │ │ str r2, [r3, #68] @ 0x44 │ │ │ │ mov r0, r7 │ │ │ │ bl 2ebd10 │ │ │ │ ldr r3, [r4] │ │ │ │ ldrb r3, [r3, #13] │ │ │ │ @@ -940930,15 +940930,15 @@ │ │ │ │ add r5, sp, #12 │ │ │ │ ldr r0, [r2, #16] │ │ │ │ mov r2, r5 │ │ │ │ blx r3 │ │ │ │ ldr r1, [pc, #472] @ 3ebb14 │ │ │ │ add r0, r4, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ ldr ip, [r4, #76] @ 0x4c │ │ │ │ ldr r2, [r4] │ │ │ │ cmp r3, ip │ │ │ │ beq 3ebaf4 │ │ │ │ add r7, r4, #4 │ │ │ │ b 3eb9a8 │ │ │ │ @@ -940948,15 +940948,15 @@ │ │ │ │ mov r1, ip │ │ │ │ mov r2, r5 │ │ │ │ blx fp │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ ldr r2, [r3] │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ ldr r2, [r4, #76] @ 0x4c │ │ │ │ add r3, r3, #8 │ │ │ │ cmp r3, r2 │ │ │ │ str r3, [r4, #72] @ 0x48 │ │ │ │ ldr r2, [r4] │ │ │ │ beq 3eba70 │ │ │ │ @@ -940981,15 +940981,15 @@ │ │ │ │ mov r2, r5 │ │ │ │ blx r3 │ │ │ │ ldr ip, [r4, #12] │ │ │ │ ldr r1, [pc, #276] @ 3ebb18 │ │ │ │ mov r2, ip │ │ │ │ add r0, r4, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ ldr ip, [r4, #12] │ │ │ │ ldr r2, [r4] │ │ │ │ lsr r3, ip, #5 │ │ │ │ lsl r3, r3, #2 │ │ │ │ and r0, ip, #31 │ │ │ │ ldr r1, [r4, #20] │ │ │ │ ldr r3, [r1, r3] │ │ │ │ @@ -941003,15 +941003,15 @@ │ │ │ │ mov r1, ip │ │ │ │ mov r2, r5 │ │ │ │ blx r3 │ │ │ │ ldr ip, [r4, #12] │ │ │ │ mov r2, ip │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, r4, #4 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ ldr r2, [r4] │ │ │ │ b 3eb868 │ │ │ │ ldr lr, [r4, #24] │ │ │ │ ldr ip, [r4, #12] │ │ │ │ b 3eb9c0 │ │ │ │ ldr r2, [pc, #152] @ 3ebb1c │ │ │ │ ldr r3, [pc, #120] @ 3ebb00 │ │ │ │ @@ -941033,32 +941033,32 @@ │ │ │ │ mov lr, r7 │ │ │ │ b 3eb9c0 │ │ │ │ ldr r1, [pc, #80] @ 3ebb20 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, r4, #4 │ │ │ │ - bl 453434 │ │ │ │ + bl 45344c │ │ │ │ b 3eb8c0 │ │ │ │ ldr ip, [r4, #12] │ │ │ │ add r5, sp, #12 │ │ │ │ b 3eb9c0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldr r7, [r4, #24] │ │ │ │ b 3ebabc │ │ │ │ ldrsbeq r4, [r5, #-140]! @ 0xffffff74 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r2, r2, r8, lsr sp │ │ │ │ - rsceq r2, r2, ip, lsl sp │ │ │ │ - rscseq r7, r0, r8, lsl #29 │ │ │ │ + rsceq r2, r2, r8, asr #26 │ │ │ │ + rsceq r2, r2, ip, lsr #26 │ │ │ │ + smlalseq r7, r0, r8, lr │ │ │ │ cmneq r5, ip, lsl #8 │ │ │ │ - rscseq r7, r0, r0, lsr sp │ │ │ │ - rsceq r2, r2, ip, ror #20 │ │ │ │ + rscseq r7, r0, r0, asr #26 │ │ │ │ + rsceq r2, r2, ip, ror sl │ │ │ │ cmneq r5, r4, ror r5 │ │ │ │ - strheq r2, [r2], #144 @ 0x90 @ │ │ │ │ + rsceq r2, r2, r0, asr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 3ebbcc │ │ │ │ ldr r1, [pc, #144] @ 3ebbd0 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941095,17 +941095,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 3ebb7c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrheq r4, [r5, #-76]! @ 0xffffffb4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r2, r2, ip, asr #18 │ │ │ │ + rsceq r2, r2, ip, asr r9 │ │ │ │ cmneq r5, r4, ror r4 │ │ │ │ - rsceq r2, r2, ip, ror #13 │ │ │ │ + strdeq r2, [r2], #108 @ 0x6c @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 3ebc88 │ │ │ │ ldr r1, [pc, #144] @ 3ebc8c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941142,17 +941142,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 3ebc38 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r0, lsl #8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r1, r2, ip, lsl #16 │ │ │ │ + rsceq r1, r2, ip, lsl r8 │ │ │ │ ldrheq r4, [r5, #-56]! @ 0xffffffc8 │ │ │ │ - rsceq r2, r2, r0, lsr r6 │ │ │ │ + rsceq r2, r2, r0, asr #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 3ebd44 │ │ │ │ ldr r1, [pc, #144] @ 3ebd48 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941189,17 +941189,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 3ebcf4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r4, asr #6 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrdeq r2, [r2], #124 @ 0x7c @ │ │ │ │ + rsceq r2, r2, ip, ror #15 │ │ │ │ ldrsheq r4, [r5, #-44]! @ 0xffffffd4 │ │ │ │ - rsceq r2, r2, r4, ror r5 │ │ │ │ + rsceq r2, r2, r4, lsl #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 3ebe00 │ │ │ │ ldr r1, [pc, #144] @ 3ebe04 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941236,17 +941236,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 3ebdb0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r8, lsl #5 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r2, r2, ip, lsr #14 │ │ │ │ + rsceq r2, r2, ip, lsr r7 │ │ │ │ cmneq r5, r0, asr #4 │ │ │ │ - strheq r2, [r2], #72 @ 0x48 @ │ │ │ │ + rsceq r2, r2, r8, asr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 3ebebc │ │ │ │ ldr r1, [pc, #144] @ 3ebec0 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941283,17 +941283,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 3ebe6c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, ip, asr #3 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r2, r2, ip, ror r6 │ │ │ │ + rsceq r2, r2, ip, lsl #13 │ │ │ │ cmneq r5, r4, lsl #3 │ │ │ │ - strdeq r2, [r2], #60 @ 0x3c @ │ │ │ │ + rsceq r2, r2, ip, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 3ebf78 │ │ │ │ ldr r1, [pc, #144] @ 3ebf7c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941330,17 +941330,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 3ebf28 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r0, lsl r1 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r2, r2, ip, asr #11 │ │ │ │ + ldrdeq r2, [r2], #92 @ 0x5c @ │ │ │ │ cmneq r5, r8, asr #1 │ │ │ │ - rsceq r2, r2, r0, asr #6 │ │ │ │ + rsceq r2, r2, r0, asr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 3ec034 │ │ │ │ ldr r1, [pc, #144] @ 3ec038 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941377,17 +941377,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 3ebfe4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r4, asr r0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r2, r2, r0, lsr #10 │ │ │ │ + rsceq r2, r2, r0, lsr r5 │ │ │ │ cmneq r5, ip │ │ │ │ - rsceq r2, r2, r4, lsl #5 │ │ │ │ + smlaleq r2, r2, r4, r2 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 3ec0f0 │ │ │ │ ldr r1, [pc, #144] @ 3ec0f4 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941424,17 +941424,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 3ec0a0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01753f98 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r2, r2, r0, ror r4 │ │ │ │ + rsceq r2, r2, r0, lsl #9 │ │ │ │ cmneq r5, r0, asr pc │ │ │ │ - rsceq r2, r2, r8, asr #3 │ │ │ │ + ldrdeq r2, [r2], #24 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 3ec1ac │ │ │ │ ldr r1, [pc, #144] @ 3ec1b0 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941471,17 +941471,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 3ec15c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsbeq r3, [r5, #-236]! @ 0xffffff14 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strheq r2, [r2], #60 @ 0x3c @ │ │ │ │ + rsceq r2, r2, ip, asr #7 │ │ │ │ @ instruction: 0x01753e94 │ │ │ │ - rsceq r2, r2, ip, lsl #2 │ │ │ │ + rsceq r2, r2, ip, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 3ec268 │ │ │ │ ldr r1, [pc, #144] @ 3ec26c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941518,17 +941518,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 3ec218 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r0, lsr #28 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r2, r2, r0, lsl r3 │ │ │ │ + rsceq r2, r2, r0, lsr #6 │ │ │ │ ldrsbeq r3, [r5, #-216]! @ 0xffffff28 │ │ │ │ - rsceq r2, r2, r0, asr r0 │ │ │ │ + rsceq r2, r2, r0, rrx │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 3ec324 │ │ │ │ ldr r1, [pc, #144] @ 3ec328 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941565,17 +941565,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 3ec2d4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r4, ror #26 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r2, r2, r4, asr #1 │ │ │ │ + ldrdeq r2, [r2], #4 @ │ │ │ │ cmneq r5, ip, lsl sp │ │ │ │ - smlaleq r1, r2, r4, pc @ │ │ │ │ + rsceq r1, r2, r4, lsr #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 3ec3e0 │ │ │ │ ldr r1, [pc, #144] @ 3ec3e4 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941612,17 +941612,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 3ec390 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r8, lsr #25 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r2, r2, r4, ror r1 │ │ │ │ + rsceq r2, r2, r4, lsl #3 │ │ │ │ cmneq r5, r0, ror #24 │ │ │ │ - ldrdeq r1, [r2], #232 @ 0xe8 @ │ │ │ │ + rsceq r1, r2, r8, ror #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 3ec49c │ │ │ │ ldr r1, [pc, #144] @ 3ec4a0 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941659,17 +941659,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 3ec44c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, ip, ror #23 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - smlaleq r2, r2, ip, r0 @ │ │ │ │ + rsceq r2, r2, ip, lsr #1 │ │ │ │ cmneq r5, r4, lsr #23 │ │ │ │ - rsceq r1, r2, ip, lsl lr │ │ │ │ + rsceq r1, r2, ip, lsr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 3ec558 │ │ │ │ ldr r1, [pc, #144] @ 3ec55c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941706,17 +941706,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 3ec508 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r0, lsr fp │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r2, r2, r8 │ │ │ │ + rsceq r2, r2, r8, lsl r0 │ │ │ │ cmneq r5, r8, ror #21 │ │ │ │ - rsceq r1, r2, r0, ror #26 │ │ │ │ + rsceq r1, r2, r0, ror sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 3ec614 │ │ │ │ ldr r1, [pc, #144] @ 3ec618 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941753,17 +941753,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 3ec5c4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r4, ror sl │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r1, r2, ip, asr #30 │ │ │ │ + rsceq r1, r2, ip, asr pc │ │ │ │ cmneq r5, ip, lsr #20 │ │ │ │ - rsceq r1, r2, r4, lsr #25 │ │ │ │ + strheq r1, [r2], #196 @ 0xc4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 3ec6e4 │ │ │ │ ldr r1, [pc, #164] @ 3ec6e8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941805,17 +941805,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ b 3ec694 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrheq r3, [r5, #-152]! @ 0xffffff68 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrsheq r9, [r5], #80 @ 0x50 @ │ │ │ │ + rscseq r9, r5, r0, lsl #12 │ │ │ │ cmneq r5, ip, asr r9 │ │ │ │ - ldrdeq r1, [r2], #176 @ 0xb0 @ │ │ │ │ + rsceq r1, r2, r0, ror #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 3ec7b4 │ │ │ │ ldr r1, [pc, #164] @ 3ec7b8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941857,17 +941857,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ b 3ec764 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r8, ror #17 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq r9, r5, r0, lsr #10 │ │ │ │ + rscseq r9, r5, r0, lsr r5 │ │ │ │ cmneq r5, ip, lsl #17 │ │ │ │ - rsceq r1, r2, r0, lsl #22 │ │ │ │ + rsceq r1, r2, r0, lsl fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3ec880 │ │ │ │ ldr r1, [pc, #160] @ 3ec884 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941908,17 +941908,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3ec830 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r8, lsl r8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strheq r1, [r2], #172 @ 0xac @ │ │ │ │ + rsceq r1, r2, ip, asr #21 │ │ │ │ cmneq r5, r0, asr #15 │ │ │ │ - rsceq r1, r2, r4, lsr sl │ │ │ │ + rsceq r1, r2, r4, asr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 3ec950 │ │ │ │ ldr r1, [pc, #164] @ 3ec954 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -941960,17 +941960,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ b 3ec900 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, ip, asr #14 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r1, r2, ip, asr #24 │ │ │ │ + rsceq r1, r2, ip, asr ip │ │ │ │ ldrsheq r3, [r5, #-96]! @ 0xffffffa0 │ │ │ │ - rsceq r1, r2, r4, ror #18 │ │ │ │ + rsceq r1, r2, r4, ror r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 3eca20 │ │ │ │ ldr r1, [pc, #164] @ 3eca24 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942012,17 +942012,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ b 3ec9d0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, ip, ror r6 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r1, r2, r4, lsl #23 │ │ │ │ + smlaleq r1, r2, r4, fp │ │ │ │ cmneq r5, r0, lsr #12 │ │ │ │ - smlaleq r1, r2, r4, r8 │ │ │ │ + rsceq r1, r2, r4, lsr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3ecaec │ │ │ │ ldr r1, [pc, #160] @ 3ecaf0 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942063,17 +942063,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3eca9c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, ip, lsr #11 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strheq r1, [r2], #164 @ 0xa4 @ │ │ │ │ + rsceq r1, r2, r4, asr #21 │ │ │ │ cmneq r5, r4, asr r5 │ │ │ │ - rsceq r1, r2, r8, asr #15 │ │ │ │ + ldrdeq r1, [r2], #120 @ 0x78 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3ecbb8 │ │ │ │ ldr r1, [pc, #160] @ 3ecbbc │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942114,17 +942114,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3ecb68 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r0, ror #9 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rscseq ip, r0, r8, lsl #18 │ │ │ │ + rscseq ip, r0, r8, lsl r9 │ │ │ │ cmneq r5, r8, lsl #9 │ │ │ │ - strdeq r1, [r2], #108 @ 0x6c @ │ │ │ │ + rsceq r1, r2, ip, lsl #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #152] @ 3ecc7c │ │ │ │ ldr r1, [pc, #152] @ 3ecc80 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942163,17 +942163,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ mov r1, r4 │ │ │ │ b 3ecc2c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r4, lsl r4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r1, r2, ip, lsr #18 │ │ │ │ + rsceq r1, r2, ip, lsr r9 │ │ │ │ cmneq r5, r4, asr #7 │ │ │ │ - rsceq r1, r2, ip, lsr r6 │ │ │ │ + rsceq r1, r2, ip, asr #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #152] @ 3ecd40 │ │ │ │ ldr r1, [pc, #152] @ 3ecd44 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942212,17 +942212,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ mov r1, r4 │ │ │ │ b 3eccf0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r0, asr r3 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r1, r2, r4, ror r8 │ │ │ │ + rsceq r1, r2, r4, lsl #17 │ │ │ │ cmneq r5, r0, lsl #6 │ │ │ │ - rsceq r1, r2, r8, ror r5 │ │ │ │ + rsceq r1, r2, r8, lsl #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3ece0c │ │ │ │ ldr r1, [pc, #160] @ 3ece10 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942263,17 +942263,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3ecdbc │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, ip, lsl #5 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r1, r2, r4, asr #15 │ │ │ │ + ldrdeq r1, [r2], #116 @ 0x74 @ │ │ │ │ cmneq r5, r4, lsr r2 │ │ │ │ - rsceq r1, r2, r8, lsr #9 │ │ │ │ + strheq r1, [r2], #72 @ 0x48 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #152] @ 3eced0 │ │ │ │ ldr r1, [pc, #152] @ 3eced4 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942312,17 +942312,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ mov r1, r4 │ │ │ │ b 3ece80 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r0, asr #3 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r1, r2, r4, lsl #14 │ │ │ │ + rsceq r1, r2, r4, lsl r7 │ │ │ │ cmneq r5, r0, ror r1 │ │ │ │ - rsceq r1, r2, r8, ror #7 │ │ │ │ + strdeq r1, [r2], #56 @ 0x38 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3ecf9c │ │ │ │ ldr r1, [pc, #160] @ 3ecfa0 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942363,17 +942363,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3ecf4c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsheq r3, [r5, #-12]! │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r1, r2, ip, ror #7 │ │ │ │ + strdeq r1, [r2], #60 @ 0x3c @ │ │ │ │ cmneq r5, r4, lsr #1 │ │ │ │ - rsceq r1, r2, r8, lsl r3 │ │ │ │ + rsceq r1, r2, r8, lsr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3ed068 │ │ │ │ ldr r1, [pc, #160] @ 3ed06c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942414,17 +942414,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3ed018 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r0, lsr r0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r6, r2, r8, ror #29 │ │ │ │ + strdeq r6, [r2], #232 @ 0xe8 @ │ │ │ │ ldrsbeq r2, [r5, #-248]! @ 0xffffff08 │ │ │ │ - rsceq r1, r2, ip, asr #4 │ │ │ │ + rsceq r1, r2, ip, asr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3ed134 │ │ │ │ ldr r1, [pc, #160] @ 3ed138 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942465,17 +942465,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3ed0e4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r4, ror #30 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r1, r2, r0, ror #4 │ │ │ │ + rsceq r1, r2, r0, ror r2 │ │ │ │ cmneq r5, ip, lsl #30 │ │ │ │ - rsceq r1, r2, r0, lsl #3 │ │ │ │ + smlaleq r1, r2, r0, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3ed200 │ │ │ │ ldr r1, [pc, #160] @ 3ed204 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942516,17 +942516,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ b 3ed1b0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01752e98 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strheq r1, [r2], #28 @ │ │ │ │ + rsceq r1, r2, ip, asr #3 │ │ │ │ cmneq r5, r0, asr #28 │ │ │ │ - strheq r1, [r2], #4 @ │ │ │ │ + rsceq r1, r2, r4, asr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3ed2cc │ │ │ │ ldr r1, [pc, #160] @ 3ed2d0 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942567,17 +942567,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3ed27c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, ip, asr #27 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r8, r2, r4, lsr #7 │ │ │ │ + strheq r8, [r2], #52 @ 0x34 @ │ │ │ │ cmneq r5, r4, ror sp │ │ │ │ - rsceq r0, r2, r8, ror #31 │ │ │ │ + strdeq r0, [r2], #248 @ 0xf8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #156] @ 3ed394 │ │ │ │ ldr r1, [pc, #156] @ 3ed398 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942617,17 +942617,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #2 │ │ │ │ mov r1, r4 │ │ │ │ b 3ed344 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r0, lsl #26 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrdeq r1, [r3], #116 @ 0x74 @ │ │ │ │ + rsceq r1, r3, r4, ror #15 │ │ │ │ cmneq r5, ip, lsr #25 │ │ │ │ - rsceq r0, r2, r4, lsr #30 │ │ │ │ + rsceq r0, r2, r4, lsr pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3ed460 │ │ │ │ ldr r1, [pc, #160] @ 3ed464 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942668,17 +942668,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3ed410 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r8, lsr ip │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r1, r2, r4, lsl #2 │ │ │ │ + rsceq r1, r2, r4, lsl r1 │ │ │ │ cmneq r5, r0, ror #23 │ │ │ │ - rsceq r0, r2, r4, asr lr │ │ │ │ + rsceq r0, r2, r4, ror #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3ed52c │ │ │ │ ldr r1, [pc, #160] @ 3ed530 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942719,17 +942719,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3ed4dc │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, ip, ror #22 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - smlaleq r0, r2, r8, lr │ │ │ │ + rsceq r0, r2, r8, lsr #29 │ │ │ │ cmneq r5, r4, lsl fp │ │ │ │ - rsceq r0, r2, r8, lsl #27 │ │ │ │ + smlaleq r0, r2, r8, sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3ed5f8 │ │ │ │ ldr r1, [pc, #160] @ 3ed5fc │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942770,17 +942770,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3ed5a8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r0, lsr #21 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrsbeq r3, [r2], #84 @ 0x54 @ │ │ │ │ + rscseq r3, r2, r4, ror #11 │ │ │ │ cmneq r5, r8, asr #20 │ │ │ │ - strheq r0, [r2], #204 @ 0xcc @ │ │ │ │ + rsceq r0, r2, ip, asr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3ed6c4 │ │ │ │ ldr r1, [pc, #160] @ 3ed6c8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942821,17 +942821,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3ed674 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsbeq r2, [r5, #-148]! @ 0xffffff6c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r0, r2, ip, lsr #30 │ │ │ │ + rsceq r0, r2, ip, lsr pc │ │ │ │ cmneq r5, ip, ror r9 │ │ │ │ - strdeq r0, [r2], #176 @ 0xb0 @ │ │ │ │ + rsceq r0, r2, r0, lsl #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 3ed794 │ │ │ │ ldr r1, [pc, #164] @ 3ed798 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942873,17 +942873,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ b 3ed744 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r8, lsl #18 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r0, r2, ip, ror ip │ │ │ │ + rsceq r0, r2, ip, lsl #25 │ │ │ │ cmneq r5, ip, lsr #17 │ │ │ │ - rsceq r0, r2, r0, lsr #22 │ │ │ │ + rsceq r0, r2, r0, lsr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 3ed864 │ │ │ │ ldr r1, [pc, #164] @ 3ed868 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942925,17 +942925,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ b 3ed814 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r8, lsr r8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r0, r2, ip, lsr #23 │ │ │ │ + strheq r0, [r2], #188 @ 0xbc @ │ │ │ │ ldrsbeq r2, [r5, #-124]! @ 0xffffff84 │ │ │ │ - rsceq r0, r2, r0, asr sl │ │ │ │ + rsceq r0, r2, r0, ror #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 3ed934 │ │ │ │ ldr r1, [pc, #164] @ 3ed938 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -942977,17 +942977,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, r4 │ │ │ │ b 3ed8e4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r8, ror #14 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrdeq r0, [r2], #172 @ 0xac @ │ │ │ │ + rsceq r0, r2, ip, ror #21 │ │ │ │ cmneq r5, ip, lsl #14 │ │ │ │ - rsceq r0, r2, r0, lsl #19 │ │ │ │ + smlaleq r0, r2, r0, r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3eda00 │ │ │ │ ldr r1, [pc, #160] @ 3eda04 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -943028,17 +943028,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3ed9b0 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01752698 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r0, r2, ip, lsl #20 │ │ │ │ + rsceq r0, r2, ip, lsl sl │ │ │ │ cmneq r5, r0, asr #12 │ │ │ │ - strheq r0, [r2], #132 @ 0x84 @ │ │ │ │ + rsceq r0, r2, r4, asr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #168] @ 3edad4 │ │ │ │ ldr r1, [pc, #168] @ 3edad8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -943081,17 +943081,17 @@ │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #2 │ │ │ │ mov r1, r4 │ │ │ │ b 3eda84 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, ip, asr #11 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r1, r3, r0, lsr #1 │ │ │ │ + strheq r1, [r3], #0 @ │ │ │ │ cmneq r5, ip, ror #10 │ │ │ │ - rsceq r0, r2, r4, ror #15 │ │ │ │ + strdeq r0, [r2], #116 @ 0x74 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3edba0 │ │ │ │ ldr r1, [pc, #160] @ 3edba4 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -943132,17 +943132,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3edb50 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsheq r2, [r5, #-72]! @ 0xffffffb8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strdeq r0, [r2], #116 @ 0x74 @ │ │ │ │ + rsceq r0, r2, r4, lsl #16 │ │ │ │ cmneq r5, r0, lsr #9 │ │ │ │ - rsceq r0, r2, r4, lsl r7 │ │ │ │ + rsceq r0, r2, r4, lsr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3edc6c │ │ │ │ ldr r1, [pc, #160] @ 3edc70 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -943183,17 +943183,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3edc1c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, ip, lsr #8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r6, r2, r4, ror #5 │ │ │ │ + strdeq r6, [r2], #36 @ 0x24 @ │ │ │ │ ldrsbeq r2, [r5, #-52]! @ 0xffffffcc │ │ │ │ - rsceq r0, r2, r8, asr #12 │ │ │ │ + rsceq r0, r2, r8, asr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3edd38 │ │ │ │ ldr r1, [pc, #160] @ 3edd3c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -943234,17 +943234,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3edce8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r0, ror #6 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r0, r2, r0, asr r6 │ │ │ │ + rsceq r0, r2, r0, ror #12 │ │ │ │ cmneq r5, r8, lsl #6 │ │ │ │ - rsceq r0, r2, ip, ror r5 │ │ │ │ + rsceq r0, r2, ip, lsl #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3ede04 │ │ │ │ ldr r1, [pc, #160] @ 3ede08 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -943285,17 +943285,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3eddb4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01752294 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r0, r2, r8, lsr r5 │ │ │ │ + rsceq r0, r2, r8, asr #10 │ │ │ │ cmneq r5, ip, lsr r2 │ │ │ │ - strheq r0, [r2], #64 @ 0x40 @ │ │ │ │ + rsceq r0, r2, r0, asr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3eded0 │ │ │ │ ldr r1, [pc, #160] @ 3eded4 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -943336,17 +943336,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3ede80 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r8, asr #3 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r0, r2, ip, ror #8 │ │ │ │ + rsceq r0, r2, ip, ror r4 │ │ │ │ cmneq r5, r0, ror r1 │ │ │ │ - rsceq r0, r2, r4, ror #7 │ │ │ │ + strdeq r0, [r2], #52 @ 0x34 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 3edf9c │ │ │ │ ldr r1, [pc, #160] @ 3edfa0 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -943387,17 +943387,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 3e8cb8 │ │ │ │ mov r0, #1 │ │ │ │ b 3edf4c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsheq r2, [r5, #-12]! │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r0, r2, r0, lsr #7 │ │ │ │ + strheq r0, [r2], #48 @ 0x30 @ │ │ │ │ cmneq r5, r4, lsr #1 │ │ │ │ - rsceq r0, r2, r8, lsl r3 │ │ │ │ + rsceq r0, r2, r8, lsr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #380] @ 3ee148 │ │ │ │ mov r5, r3 │ │ │ │ @@ -943495,29 +943495,29 @@ │ │ │ │ add r6, r6, r3, lsl #3 │ │ │ │ str r6, [r4, #76] @ 0x4c │ │ │ │ b 3ee044 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r5, r4, lsr #32 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x01751f94 │ │ │ │ - strheq r2, [pc], #184 @ │ │ │ │ - rsceq r0, r2, r8, lsr #9 │ │ │ │ + rsceq r2, pc, r8, asr #23 │ │ │ │ + strheq r0, [r2], #72 @ 0x48 @ │ │ │ │ @ instruction: 0xffffacec │ │ │ │ lsr r3, r0, #7 │ │ │ │ cmp r3, #8 │ │ │ │ beq 3ee17c │ │ │ │ ldr r3, [pc, #20] @ 3ee188 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #8] @ 3ee18c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmneq sp, r4, asr #31 │ │ │ │ - rsceq r3, r2, r0, asr #5 │ │ │ │ + ldrdeq r3, [r2], #32 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov ip, r2 │ │ │ │ mov lr, r3 │ │ │ │ ldr r2, [pc, #76] @ 3ee1fc │ │ │ │ @@ -943537,16 +943537,16 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 3ee1f8 │ │ │ │ ldr r0, [pc, #24] @ 3ee208 │ │ │ │ mov r1, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 54210 <__longjmp_chk@plt> │ │ │ │ bl 53de4 │ │ │ │ - smlaleq r3, r2, r0, r2 │ │ │ │ - rsceq r9, r1, ip, ror #9 │ │ │ │ + rsceq r3, r2, r0, lsr #5 │ │ │ │ + strdeq r9, [r1], #76 @ 0x4c @ │ │ │ │ cmneq r6, r8, lsl r0 │ │ │ │ cmneq r6, r8, ror lr │ │ │ │ ldr r0, [r0, #16] │ │ │ │ cmp r1, r0 │ │ │ │ movcs r0, #0 │ │ │ │ movcc r0, #1 │ │ │ │ bx lr │ │ │ │ @@ -943636,15 +943636,15 @@ │ │ │ │ ldr r3, [r5, #20] │ │ │ │ add r2, r3, #1 │ │ │ │ str r2, [r5, #20] │ │ │ │ mov r1, r0 │ │ │ │ str r0, [r5, #28] │ │ │ │ str r4, [r1, r3, lsl #2] │ │ │ │ b 3ee2e8 │ │ │ │ - smlalbteq lr, r7, r4, r7 │ │ │ │ + ldrdeq lr, [r7, #-124] @ 0xffffff84 │ │ │ │ andeq r0, r0, pc, lsl r3 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ @@ -944028,16 +944028,16 @@ │ │ │ │ mov r0, #0 │ │ │ │ ldr r3, [r4, #120] @ 0x78 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2e8ef8 │ │ │ │ mov r0, #1 │ │ │ │ bl 533b8 │ │ │ │ - rsceq r2, r2, r4, lsr #24 │ │ │ │ - rsceq r8, r1, r4, lsl sp │ │ │ │ + rsceq r2, r2, r4, lsr ip │ │ │ │ + rsceq r8, r1, r4, lsr #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ cmp r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 3ee9e8 │ │ │ │ @@ -945047,18 +945047,18 @@ │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andmi r0, r0, r1, lsl #4 │ │ │ │ ldrsbeq r0, [r5, #-240]! @ 0xffffff10 │ │ │ │ andeq r0, r0, r1, lsr #5 │ │ │ │ andseq r0, r8, r3 │ │ │ │ andeq r1, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r9, lsl #7 │ │ │ │ - cmpeq r7, r0, lsl r3 │ │ │ │ + cmpeq r7, r8, lsr #6 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ - cmpeq r7, r8, asr r2 │ │ │ │ + cmpeq r7, r0, ror r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #128 @ 0x80 │ │ │ │ mov r4, r0 │ │ │ │ bl 2ebb14 │ │ │ │ @@ -947164,16 +947164,16 @@ │ │ │ │ b 3f1a40 │ │ │ │ mvn r3, #0 │ │ │ │ b 3f1a40 │ │ │ │ mvn r2, #0 │ │ │ │ b 3f19b8 │ │ │ │ mvn r3, #0 │ │ │ │ b 3f19f4 │ │ │ │ - smlaltteq fp, r7, ip, r0 │ │ │ │ - smlaltteq sl, r7, r4, pc @ │ │ │ │ + cmpeq r7, r4, lsl #2 │ │ │ │ + strdeq sl, [r7, #-252] @ 0xffffff04 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r2, [r0, #4] │ │ │ │ lsr r3, r2, #7 │ │ │ │ cmp r3, #1 │ │ │ │ beq 3f1b0c │ │ │ │ @@ -947259,17 +947259,17 @@ │ │ │ │ b 3f1ba8 │ │ │ │ mov r2, #0 │ │ │ │ b 3f1ba8 │ │ │ │ mvn r3, #0 │ │ │ │ b 3f1b60 │ │ │ │ mvn r2, #0 │ │ │ │ b 3f1ba8 │ │ │ │ - cmpeq r7, r8, asr #30 │ │ │ │ + cmpeq r7, r0, ror #30 │ │ │ │ + strdeq sl, [r7, #-225] @ 0xffffff1f │ │ │ │ ldrdeq sl, [r7, #-233] @ 0xffffff17 │ │ │ │ - smlalbteq sl, r7, r1, lr │ │ │ │ andeq r0, r0, pc, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl #3 │ │ │ │ andeq r0, r0, sl, lsl #3 │ │ │ │ andeq r0, r0, sp, lsl #3 │ │ │ │ andeq r0, r0, fp, lsl #3 │ │ │ │ andeq r0, r0, r9, lsl #3 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ @@ -947295,16 +947295,16 @@ │ │ │ │ add r3, r3, #8 │ │ │ │ cmp r1, r2 │ │ │ │ bxeq lr │ │ │ │ add r0, r0, #1 │ │ │ │ cmp r0, #12 │ │ │ │ bne 3f1c94 │ │ │ │ b 3f1c80 │ │ │ │ - smlalbteq sl, r7, r0, lr │ │ │ │ - @ instruction: 0x0147ae94 │ │ │ │ + ldrdeq sl, [r7, #-232] @ 0xffffff18 │ │ │ │ + smlaltbeq sl, r7, ip, lr │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ ldr lr, [r0] │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [lr, #8] │ │ │ │ ldr ip, [pc, #1928] @ 3f245c │ │ │ │ ldr r6, [r0] │ │ │ │ ldr r0, [r3, #20] │ │ │ │ @@ -947786,28 +947786,28 @@ │ │ │ │ ldr r3, [pc, #100] @ 3f24b0 │ │ │ │ cmp r4, r3 │ │ │ │ bne 3f2434 │ │ │ │ b 3f23d0 │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ udf #0 │ │ │ │ ldrdeq r0, [r0], -fp │ │ │ │ - cmpeq r7, lr, lsr sp │ │ │ │ + cmpeq r7, r6, asr sp │ │ │ │ andeq r0, r0, r3, lsl #6 │ │ │ │ andeq r0, r0, sp, lsl #3 │ │ │ │ - cmpeq r7, r0, lsr #24 │ │ │ │ + cmpeq r7, r8, lsr ip │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ ldrdeq r0, [r0], -r9 │ │ │ │ andeq r0, r0, sp, lsl r3 │ │ │ │ @ instruction: 0x06000137 │ │ │ │ andeq r0, r0, lr, asr #6 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ - @ instruction: 0x0147a896 │ │ │ │ + smlaltbeq sl, r7, lr, r8 │ │ │ │ + smlalbbeq sl, r7, lr, r8 │ │ │ │ cmpeq r7, r6, ror r8 │ │ │ │ - cmpeq r7, lr, asr r8 │ │ │ │ muleq r0, r6, r1 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ andeq r0, r0, r1, lsl #6 │ │ │ │ andeq r0, r0, r6, lsl #6 │ │ │ │ andeq r0, r0, sl, lsl #6 │ │ │ │ andeq r0, r0, fp, lsl #6 │ │ │ │ @@ -947912,15 +947912,15 @@ │ │ │ │ movls r0, #0 │ │ │ │ movhi r0, #1 │ │ │ │ bx lr │ │ │ │ ldrb r0, [r0, #407] @ 0x197 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - smlaltbeq sl, r7, lr, r4 │ │ │ │ + smlalbteq sl, r7, r6, r4 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ mov r2, r0 │ │ │ │ cmp r3, #128 @ 0x80 │ │ │ │ beq 3f26e4 │ │ │ │ sub r3, r3, #308 @ 0x134 │ │ │ │ sub r3, r3, #3 │ │ │ │ @@ -948122,15 +948122,15 @@ │ │ │ │ movne r0, #4 │ │ │ │ bx lr │ │ │ │ mov r0, #6 │ │ │ │ bx lr │ │ │ │ mov r0, #5 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, r9, ror #2 │ │ │ │ - cmpeq r7, ip, ror r2 │ │ │ │ + @ instruction: 0x0147a294 │ │ │ │ @ instruction: 0x000001bf │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [r1, #24] │ │ │ │ mov r4, r1 │ │ │ │ @@ -948588,15 +948588,15 @@ │ │ │ │ popeq {r4, pc} │ │ │ │ b 3f3040 │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mvn r0, #0 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, r9, ror #2 │ │ │ │ - smlalbteq r9, r7, r8, fp │ │ │ │ + smlaltteq r9, r7, r0, fp │ │ │ │ @ instruction: 0xff800000 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0x000001bf │ │ │ │ svcvc 0x00800000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -948607,17 +948607,17 @@ │ │ │ │ ldr r1, [pc, #24] @ 3f3138 │ │ │ │ ldr r0, [pc, #24] @ 3f313c │ │ │ │ ldr r2, [pc, #24] @ 3f3140 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3ee190 │ │ │ │ - cmpeq r7, r8, asr r8 │ │ │ │ - rsceq r9, r1, r8, rrx │ │ │ │ - rscseq r7, r0, r8, lsl #31 │ │ │ │ + cmpeq r7, r0, ror r8 │ │ │ │ + rsceq r9, r1, r8, ror r0 │ │ │ │ + smlalseq r7, r0, r8, pc @ │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ ldr r3, [pc, #84] @ 3f31a0 │ │ │ │ cmp r0, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ bhi 3f3174 │ │ │ │ mov r3, #1 │ │ │ │ lsl r3, r3, r0 │ │ │ │ @@ -948648,17 +948648,17 @@ │ │ │ │ ldr r1, [pc, #24] @ 3f31dc │ │ │ │ ldr r0, [pc, #24] @ 3f31e0 │ │ │ │ ldr r2, [pc, #24] @ 3f31e4 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3ee190 │ │ │ │ - cmpeq r7, r8, ror r7 │ │ │ │ - rsceq r8, r1, r4, asr #31 │ │ │ │ - rscseq r7, r0, r4, ror #29 │ │ │ │ + @ instruction: 0x0147a790 │ │ │ │ + ldrdeq r8, [r1], #244 @ 0xf4 @ │ │ │ │ + ldrsheq r7, [r0], #228 @ 0xe4 @ │ │ │ │ andeq r0, r0, r9, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r0, r1, r2, r3} │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-16] │ │ │ │ @@ -948697,15 +948697,15 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r4, r8, ror #27 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq lr, pc, r8, asr #2 │ │ │ │ + rsceq lr, pc, r8, asr r1 @ │ │ │ │ cmneq r4, r4, lsr #27 │ │ │ │ cmp r0, #38 @ 0x26 │ │ │ │ bhi 3f32d4 │ │ │ │ ldr r3, [pc, #68] @ 3f32f8 │ │ │ │ sub r0, r0, #18 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #20 │ │ │ │ @@ -948720,15 +948720,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ mov r0, #5 │ │ │ │ bx lr │ │ │ │ mov r0, #4 │ │ │ │ bx lr │ │ │ │ - cmpeq r7, r0, asr #18 │ │ │ │ + cmpeq r7, r8, asr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ mov r1, r2 │ │ │ │ mov r4, r2 │ │ │ │ @@ -951100,15 +951100,15 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r1, r2 │ │ │ │ b 3f57b0 │ │ │ │ mov r1, r2 │ │ │ │ b 3f57b0 │ │ │ │ - cmpeq r7, r9, ror r4 │ │ │ │ + @ instruction: 0x01477491 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #600] @ 3f5a9c │ │ │ │ ldr r3, [pc, #600] @ 3f5aa0 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -952332,27 +952332,27 @@ │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r6 │ │ │ │ bl 40bdb8 │ │ │ │ cmneq r4, r0, lsl sl │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrsheq r9, [r4, #-148]! @ 0xffffff6c │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - smlaltbeq r6, r7, sl, r5 │ │ │ │ + smlalbteq r6, r7, r2, r5 │ │ │ │ andeq r0, r0, sl, lsr #5 │ │ │ │ - cmpeq r7, lr, lsl r5 │ │ │ │ + cmpeq r7, r6, lsr r5 │ │ │ │ ldrsbeq r9, [r4, #-104]! @ 0xffffff98 │ │ │ │ - cmpeq r7, r4, asr #6 │ │ │ │ - cmpeq r7, ip, lsl #6 │ │ │ │ - rsceq sl, r1, r4, lsr #25 │ │ │ │ + cmpeq r7, ip, asr r3 │ │ │ │ + cmpeq r7, r4, lsr #6 │ │ │ │ + strheq sl, [r1], #196 @ 0xc4 @ │ │ │ │ cmneq r4, r4, asr r5 │ │ │ │ - strdeq sl, [r1], #188 @ 0xbc @ │ │ │ │ - rsceq sl, r1, ip, lsr #23 │ │ │ │ - rsceq r1, r1, r8, lsl #8 │ │ │ │ - rsceq sl, r1, r8, lsl fp │ │ │ │ - rsceq sl, r1, r8, lsl fp │ │ │ │ + rsceq sl, r1, ip, lsl #24 │ │ │ │ + strheq sl, [r1], #188 @ 0xbc @ │ │ │ │ + rsceq r1, r1, r8, lsl r4 │ │ │ │ + rsceq sl, r1, r8, lsr #22 │ │ │ │ + rsceq sl, r1, r8, lsr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #920] @ 3f6f50 │ │ │ │ mov r9, r3 │ │ │ │ @@ -952586,17 +952586,17 @@ │ │ │ │ mov r3, r0 │ │ │ │ b 3f6d0c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r4, r8, lsr r4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrsheq r9, [r4, #-60]! @ 0xffffffc4 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - cmpeq r7, r4, rrx │ │ │ │ + cmpeq r7, ip, ror r0 │ │ │ │ ldrheq r9, [r4, #-32]! @ 0xffffffe0 │ │ │ │ - cmpeq r7, r8, ror #30 │ │ │ │ + smlalbbeq r5, r7, r0, pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #504] @ 3f7180 │ │ │ │ sub sp, sp, #92 @ 0x5c │ │ │ │ @@ -953690,23 +953690,23 @@ │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add r1, pc, r1 │ │ │ │ bl 40bdb8 │ │ │ │ cmneq r4, r8, asr #20 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r4, r8, lsr #20 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - ldrdeq r5, [r7, #-96] @ 0xffffffa0 │ │ │ │ + smlaltteq r5, r7, r8, r6 │ │ │ │ cmneq r4, r4, lsr #14 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ andeq r0, r0, pc, lsl r3 │ │ │ │ - rsceq r9, r1, r4, asr #15 │ │ │ │ - strheq r9, [r1], #96 @ 0x60 @ │ │ │ │ - rsceq r9, r1, ip, lsr r7 │ │ │ │ - rsceq r9, r1, r8, asr #13 │ │ │ │ - rsceq r9, r1, r4, asr r7 │ │ │ │ + ldrdeq r9, [r1], #116 @ 0x74 @ │ │ │ │ + rsceq r9, r1, r0, asr #13 │ │ │ │ + rsceq r9, r1, ip, asr #14 │ │ │ │ + ldrdeq r9, [r1], #104 @ 0x68 @ │ │ │ │ + rsceq r9, r1, r4, ror #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [pc, #816] @ 3f8410 │ │ │ │ ldr r8, [r6, #20] │ │ │ │ @@ -954228,16 +954228,16 @@ │ │ │ │ ldr r3, [r3, #20] │ │ │ │ udf #0 │ │ │ │ ldrheq r7, [r4, #-184]! @ 0xffffff48 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ @ instruction: 0x01747b90 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ cmneq r4, r0, asr #20 │ │ │ │ - cmpeq r7, r8, ror r6 │ │ │ │ - cmpeq r7, r8, ror #12 │ │ │ │ + @ instruction: 0x01474690 │ │ │ │ + smlalbbeq r4, r7, r0, r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr ip, [pc, #824] @ 3f8c60 │ │ │ │ ldr r3, [pc, #824] @ 3f8c64 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -956160,15 +956160,15 @@ │ │ │ │ mov fp, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ b 3fa2c8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r4, r8, ror #2 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andeq r0, r0, r6, lsl #2 │ │ │ │ - cmpeq r7, r4, asr sp │ │ │ │ + cmpeq r7, ip, ror #26 │ │ │ │ andeq r2, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ cmneq r4, r0, lsl #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -956519,15 +956519,15 @@ │ │ │ │ ldr r3, [r6, #80] @ 0x50 │ │ │ │ b 3fab04 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r4, r4, asr r6 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r4, r8, lsl r6 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - strheq r2, [r7, #-56] @ 0xffffffc8 │ │ │ │ + ldrdeq r2, [r7, #-48] @ 0xffffffd0 │ │ │ │ andeq r0, r0, r2, lsl r3 │ │ │ │ ldrsbeq r5, [r4, #-76]! @ 0xffffffb4 │ │ │ │ andeq r0, r0, r5, lsl r3 │ │ │ │ andeq r0, r0, r6, lsl r3 │ │ │ │ andeq r0, r0, r7, lsl r3 │ │ │ │ andeq r0, r0, r9, lsl r3 │ │ │ │ andeq r0, r0, sl, lsl r3 │ │ │ │ @@ -957411,26 +957411,26 @@ │ │ │ │ ldm r4, {r0, r1, r2, r3} │ │ │ │ add sl, sp, #80 @ 0x50 │ │ │ │ stm sl, {r0, r1, r2, r3} │ │ │ │ b 3fb4d8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsbeq r5, [r4, #-44]! @ 0xffffffd4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r7, r6, rrx │ │ │ │ + cmpeq r7, lr, ror r0 │ │ │ │ andeq ip, r2, pc, lsl #11 │ │ │ │ - smlaleq r6, r1, r8, sl │ │ │ │ - rsceq r6, r1, r4, asr sl │ │ │ │ + rsceq r6, r1, r8, lsr #21 │ │ │ │ + rsceq r6, r1, r4, ror #20 │ │ │ │ andeq r0, r0, sp, lsr #2 │ │ │ │ andeq r0, r0, r3, ror #2 │ │ │ │ - strheq r1, [r7, #-250] @ 0xffffff06 │ │ │ │ - cmpeq r7, r4, ror pc │ │ │ │ - cmpeq r7, r2, ror #30 │ │ │ │ - cmpeq r7, lr, asr pc │ │ │ │ - cmpeq r7, r4, asr #30 │ │ │ │ - cmpeq r7, lr, lsl pc │ │ │ │ + ldrdeq r1, [r7, #-242] @ 0xffffff0e │ │ │ │ + smlalbbeq r1, r7, ip, pc @ │ │ │ │ + cmpeq r7, sl, ror pc │ │ │ │ + cmpeq r7, r6, ror pc │ │ │ │ + cmpeq r7, ip, asr pc │ │ │ │ + cmpeq r7, r6, lsr pc │ │ │ │ cmneq r4, r8, ror #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #3616] @ 0xe20 │ │ │ │ sub sp, sp, #444 @ 0x1bc │ │ │ │ @@ -958458,30 +958458,30 @@ │ │ │ │ stm r7, {r0, r1, r2, r3} │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ b 3fbf48 │ │ │ │ ldrsbeq r4, [r4, #-72]! @ 0xffffffb8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrheq r4, [r4, #-72]! @ 0xffffffb8 │ │ │ │ andeq r1, r0, r0, ror r3 │ │ │ │ - cmpeq r7, sl, asr #4 │ │ │ │ + cmpeq r7, r2, ror #4 │ │ │ │ andeq r1, r0, r8, lsl r7 │ │ │ │ andeq r0, r0, r6, ror #3 │ │ │ │ andeq r0, r0, r2, ror #3 │ │ │ │ - strheq r1, [r7, #-8] │ │ │ │ + ldrdeq r1, [r7, #-0] │ │ │ │ cmneq r4, r4, ror r1 │ │ │ │ - rsceq r5, r1, r8, asr sl │ │ │ │ - rsceq r5, r1, r0, lsl #19 │ │ │ │ + rsceq r5, r1, r8, ror #20 │ │ │ │ + smlaleq r5, r1, r0, r9 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ andeq r1, r1, r1, lsl r0 │ │ │ │ - qdaddeq r1, sl, r7 │ │ │ │ + cmpeq r7, r2, ror r0 │ │ │ │ andeq ip, r2, pc, lsl #11 │ │ │ │ andeq r0, r0, r6, lsl #2 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ andeq r0, r0, sp, lsr r1 │ │ │ │ - rsceq r4, r1, ip, ror #23 │ │ │ │ + strdeq r4, [r1], #188 @ 0xbc @ │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ andeq r0, r0, r5, lsl #3 │ │ │ │ andeq r0, r0, r3, lsl #3 │ │ │ │ andeq r0, r0, r5, lsl r1 │ │ │ │ andeq r0, r0, r9, lsl #3 │ │ │ │ andeq r0, r0, sp, lsl r1 │ │ │ │ @@ -960624,20 +960624,20 @@ │ │ │ │ b 3fc170 │ │ │ │ andeq r0, r0, lr, lsl r1 │ │ │ │ andeq r0, r0, sl, lsl r1 │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ andeq r0, r0, r6, lsl r1 │ │ │ │ andeq r0, r0, sp, lsl #2 │ │ │ │ - rsceq r3, r1, r8, ror r3 │ │ │ │ + rsceq r3, r1, r8, lsl #7 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r7, lsl r1 │ │ │ │ andeq r0, r0, r9, lsl r1 │ │ │ │ - rsceq r2, r1, r8, ror #30 │ │ │ │ - strdeq r2, [r1], #252 @ 0xfc @ │ │ │ │ + rsceq r2, r1, r8, ror pc │ │ │ │ + rsceq r3, r1, ip │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, r3, lsl r1 │ │ │ │ andeq r0, r0, r2, lsl r1 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ andeq r0, r0, r9, lsl #3 │ │ │ │ muleq r0, r2, r1 │ │ │ │ muleq r0, r1, r1 │ │ │ │ @@ -962787,15 +962787,15 @@ │ │ │ │ andeq r0, r0, r5, lsl #2 │ │ │ │ andeq r0, r0, r6, lsl #2 │ │ │ │ andeq r0, r0, r3, lsl #2 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ andeq r0, r0, r2, lsl #4 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ - ldrdeq r0, [r1], #244 @ 0xf4 @ │ │ │ │ + rsceq r0, r1, r4, ror #31 │ │ │ │ andeq r0, r0, lr, lsl #3 │ │ │ │ andeq r0, r0, pc, lsl #3 │ │ │ │ andeq r0, r0, r6, lsl #4 │ │ │ │ andeq r0, r0, r1, lsl #4 │ │ │ │ andeq r0, r0, fp, lsl #2 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ andeq r0, r0, r2, lsl #2 │ │ │ │ @@ -963691,37 +963691,37 @@ │ │ │ │ andeq r2, r0, r0, asr r0 │ │ │ │ andeq r1, r0, r0, asr r0 │ │ │ │ cmneq r3, r8, lsl sp │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r3, ip, ror #25 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, r5, lsl #5 │ │ │ │ - @ instruction: 0x0146bd92 │ │ │ │ + smlaltbeq fp, r6, sl, sp │ │ │ │ andeq r0, r0, r2, ror #4 │ │ │ │ muleq r0, sl, r2 │ │ │ │ - strdeq ip, [r6, #-28] @ 0xffffffe4 │ │ │ │ - rsceq r0, r1, ip, ror r5 │ │ │ │ + cmpeq r6, r4, lsl r2 │ │ │ │ + rsceq r0, r1, ip, lsl #11 │ │ │ │ cmneq r3, ip, lsr #23 │ │ │ │ andeq r0, r0, lr, lsr #5 │ │ │ │ ldrsbeq lr, [r3, #-152]! @ 0xffffff68 │ │ │ │ ldrdeq r0, [r0], -r5 │ │ │ │ andeq r0, r0, sl, asr #5 │ │ │ │ - ldrdeq pc, [r0], #232 @ 0xe8 @ │ │ │ │ + rsceq pc, r0, r8, ror #29 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ - cmpeq r6, ip, ror #22 │ │ │ │ + smlalbbeq fp, r6, r4, fp │ │ │ │ andeq r0, r0, r1, lsr r2 │ │ │ │ andeq r0, r0, pc, lsl #5 │ │ │ │ andeq r0, r0, lr, lsl #5 │ │ │ │ - cmpeq r6, r8, lsr #14 │ │ │ │ + cmpeq r6, r0, asr #14 │ │ │ │ andeq r0, r0, r1, lsl #6 │ │ │ │ andeq r0, r0, r6, lsr #6 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ - cmpeq r6, r0, lsl lr │ │ │ │ + cmpeq r6, r8, lsr #28 │ │ │ │ andeq r1, r0, r8, lsl r7 │ │ │ │ muleq r0, sp, r2 │ │ │ │ andeq r0, r0, r5, lsl r1 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ add r3, r3, #40960 @ 0xa000 │ │ │ │ ldrb r3, [r3, #2521] @ 0x9d9 │ │ │ │ @@ -965781,27 +965781,27 @@ │ │ │ │ mov r6, #3 │ │ │ │ b 402974 │ │ │ │ mov r3, #6 │ │ │ │ b 40312c │ │ │ │ lsl r5, r5, #16 │ │ │ │ lsr r5, r5, #16 │ │ │ │ b 403d0c │ │ │ │ - cmpeq r6, ip, asr #18 │ │ │ │ + cmpeq r6, r4, ror #18 │ │ │ │ muleq r0, pc, r2 @ │ │ │ │ - cmpeq r6, ip, lsr #12 │ │ │ │ + cmpeq r6, r4, asr #12 │ │ │ │ muleq r0, lr, r2 │ │ │ │ - @ instruction: 0x0146a598 │ │ │ │ - cmpeq r6, r4, lsr #10 │ │ │ │ + strheq sl, [r6, #-80] @ 0xffffffb0 │ │ │ │ + cmpeq r6, ip, lsr r5 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ - cmpeq r6, r8, lsl #8 │ │ │ │ + cmpeq r6, r0, lsr #8 │ │ │ │ andeq r0, r0, r2, lsl #6 │ │ │ │ muleq r0, sl, r2 │ │ │ │ andeq r0, r0, r3, lsr #5 │ │ │ │ - cmpeq r6, r2, lsl ip │ │ │ │ - cmpeq r6, lr, ror #10 │ │ │ │ + cmpeq r6, sl, lsr #24 │ │ │ │ + smlalbbeq r9, r6, r6, r5 │ │ │ │ andeq r1, r0, r8, lsl r7 │ │ │ │ mov r3, r2 │ │ │ │ asr r2, r2, #31 │ │ │ │ orrs r3, r3, r2 │ │ │ │ bne 40450c │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r2, #0 │ │ │ │ @@ -967271,29 +967271,29 @@ │ │ │ │ ldr fp, [sp, #44] @ 0x2c │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ mov r3, ip │ │ │ │ mov r2, #0 │ │ │ │ b 405544 │ │ │ │ cmneq r3, ip, lsr r9 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r6, r2, lsl #2 │ │ │ │ + cmpeq r6, sl, lsl r1 │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ ldrsbeq fp, [r3, #-92]! @ 0xffffffa4 │ │ │ │ - smlaltteq r8, r6, r2, sp │ │ │ │ - rsceq sp, r0, r0, asr #32 │ │ │ │ + strdeq r8, [r6, #-218] @ 0xffffff26 │ │ │ │ + rsceq sp, r0, r0, asr r0 │ │ │ │ andeq r0, r0, sl, lsl #5 │ │ │ │ - cmpeq r6, r6, asr #20 │ │ │ │ + cmpeq r6, lr, asr sl │ │ │ │ cmneq r3, ip, lsl r0 │ │ │ │ - rsceq ip, r0, ip, ror r9 │ │ │ │ - rsceq r2, r0, ip, asr ip │ │ │ │ - rsceq ip, r0, r8, ror #17 │ │ │ │ + rsceq ip, r0, ip, lsl #19 │ │ │ │ + rsceq r2, r0, ip, ror #24 │ │ │ │ + strdeq ip, [r0], #136 @ 0x88 @ │ │ │ │ andeq r0, r0, r2, lsl #5 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ andeq r0, r0, r3, lsl #2 │ │ │ │ - rsceq fp, r0, ip, asr #28 │ │ │ │ + rsceq fp, r0, ip, asr lr │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ andeq r0, r0, r7, lsl #5 │ │ │ │ andeq r0, r0, r1, lsl #5 │ │ │ │ andeq r0, r0, r5, lsl #5 │ │ │ │ andeq r0, r0, r6, lsl #5 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ andeq r0, r0, r8, lsl #13 │ │ │ │ @@ -969200,32 +969200,32 @@ │ │ │ │ bl 40bdb8 │ │ │ │ ldr r1, [pc, #84] @ 40733c │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 40bdb8 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ andeq r0, r0, r1, lsl #5 │ │ │ │ - cmpeq r6, ip, lsr #26 │ │ │ │ + cmpeq r6, r4, asr #26 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ - rsceq sl, r0, r8, ror ip │ │ │ │ + rsceq sl, r0, r8, lsl #25 │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ muleq r0, r3, r2 │ │ │ │ ldrbtmi ip, [pc], #-0 @ 407314 │ │ │ │ submi r0, r0, r0 │ │ │ │ ldrbmi pc, [pc, -r0, lsl #30]! @ │ │ │ │ - rsceq sl, r0, ip, lsl #15 │ │ │ │ - rsceq sl, r0, ip, lsr #18 │ │ │ │ - rsceq sl, r0, ip, lsl #16 │ │ │ │ - rsceq sl, r0, r4, ror #15 │ │ │ │ - strheq sl, [r0], #124 @ 0x7c @ │ │ │ │ - smlaleq sl, r0, r0, r7 │ │ │ │ - rsceq sl, r0, r4, ror #14 │ │ │ │ - rsceq sl, r0, r8, lsr r7 │ │ │ │ - rsceq sl, r0, ip, lsl #14 │ │ │ │ - rsceq sl, r0, r0, ror #13 │ │ │ │ + smlaleq sl, r0, ip, r7 │ │ │ │ + rsceq sl, r0, ip, lsr r9 │ │ │ │ + rsceq sl, r0, ip, lsl r8 │ │ │ │ + strdeq sl, [r0], #116 @ 0x74 @ │ │ │ │ + rsceq sl, r0, ip, asr #15 │ │ │ │ + rsceq sl, r0, r0, lsr #15 │ │ │ │ + rsceq sl, r0, r4, ror r7 │ │ │ │ + rsceq sl, r0, r8, asr #14 │ │ │ │ + rsceq sl, r0, ip, lsl r7 │ │ │ │ + strdeq sl, [r0], #96 @ 0x60 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r3, [r1] │ │ │ │ ldr r2, [pc, #2068] @ 407b70 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -969744,19 +969744,19 @@ │ │ │ │ add r0, r5, #44 @ 0x2c │ │ │ │ bl 3f00ac │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ @ instruction: 0x01738c98 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - smlalbbeq r6, r6, r4, r5 @ │ │ │ │ + @ instruction: 0x0146659c │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ cmneq r3, r0, lsr #22 │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ - rsceq sl, r0, r0, asr r1 │ │ │ │ + rsceq sl, r0, r0, ror #2 │ │ │ │ ldr r2, [pc, #64] @ 407bd4 │ │ │ │ ldr ip, [pc, #64] @ 407bd8 │ │ │ │ ldr r3, [r1, #20] │ │ │ │ add r2, pc, r2 │ │ │ │ ldr ip, [r2, ip] │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ add r3, r3, r3, lsl #3 │ │ │ │ @@ -971055,41 +971055,41 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 40b244 │ │ │ │ mov r2, #0 │ │ │ │ add ip, r5, #536 @ 0x218 │ │ │ │ b 40906c │ │ │ │ ldrsbeq r7, [r3, #-248]! @ 0xffffff08 │ │ │ │ ldrsbeq r7, [r3, #-244]! @ 0xffffff0c │ │ │ │ - rsceq r9, lr, r8, asr #6 │ │ │ │ + rsceq r9, lr, r8, asr r3 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmpeq r6, r8, lsr #18 │ │ │ │ - ldrdeq r5, [r6, #-140] @ 0xffffff74 │ │ │ │ - cmpeq r6, r0, lsr r8 │ │ │ │ + cmpeq r6, r0, asr #18 │ │ │ │ + strdeq r5, [r6, #-132] @ 0xffffff7c │ │ │ │ + cmpeq r6, r8, asr #16 │ │ │ │ ldrheq r7, [r3, #-236]! @ 0xffffff14 │ │ │ │ - cmpeq r6, r6, lsr r7 │ │ │ │ + cmpeq r6, lr, asr #14 │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r1, r0, r4, ror #14 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ strdeq pc, [r0], -r0 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ andeq r0, r0, r5, lsl r1 │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ andeq r0, r0, r3, lsl #6 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - cmpeq r6, r0, asr #22 │ │ │ │ - strheq r7, [r0], #220 @ 0xdc @ │ │ │ │ - rsceq r7, r0, r0, lsl #26 │ │ │ │ - sbcseq sp, pc, r8, lsr r7 @ │ │ │ │ - rsceq r7, r0, r4, ror sp │ │ │ │ - ldrdeq r7, [r0], #196 @ 0xc4 @ │ │ │ │ - sbcseq sp, pc, ip, lsl #14 │ │ │ │ - rsceq r7, r0, r8, lsr sp │ │ │ │ - rsceq r7, r0, r8, lsr #25 │ │ │ │ - sbcseq sp, pc, r0, ror #13 │ │ │ │ + cmpeq r6, r8, asr fp │ │ │ │ + rsceq r7, r0, ip, asr #27 │ │ │ │ + rsceq r7, r0, r0, lsl sp │ │ │ │ + sbcseq sp, pc, r8, asr #14 │ │ │ │ + rsceq r7, r0, r4, lsl #27 │ │ │ │ + rsceq r7, r0, r4, ror #25 │ │ │ │ + sbcseq sp, pc, ip, lsl r7 @ │ │ │ │ + rsceq r7, r0, r8, asr #26 │ │ │ │ + strheq r7, [r0], #200 @ 0xc8 @ │ │ │ │ + ldrsheq sp, [pc], #96 @ │ │ │ │ add r2, r2, #1 │ │ │ │ cmp r3, r2 │ │ │ │ beq 40ae34 │ │ │ │ ldrb r4, [ip, r2, lsl #2] │ │ │ │ cmp r4, #17 │ │ │ │ bne 409060 │ │ │ │ add r2, r5, r2, lsl #2 │ │ │ │ @@ -973114,94 +973114,94 @@ │ │ │ │ str r2, [r1, #4] │ │ │ │ str r2, [r5, #96] @ 0x60 │ │ │ │ b 4090f4 │ │ │ │ ldr r2, [fp, #-144] @ 0xffffff70 │ │ │ │ mov r3, #252 @ 0xfc │ │ │ │ str r3, [r2, #1428] @ 0x594 │ │ │ │ b 409374 │ │ │ │ - rsceq r7, r0, r0, lsr #25 │ │ │ │ - rsceq r7, r0, r0, lsr #24 │ │ │ │ - sbcseq sp, pc, r8, asr r6 @ │ │ │ │ - rsceq r7, r0, r4, ror #24 │ │ │ │ - strdeq r7, [r0], #180 @ 0xb4 @ │ │ │ │ - sbcseq sp, pc, ip, lsr #12 │ │ │ │ - smlaleq r7, r0, r0, fp │ │ │ │ - rsceq r7, r0, r0, lsr fp │ │ │ │ - sbcseq sp, pc, r8, ror #10 │ │ │ │ - rsceq r7, r0, r8, lsr #21 │ │ │ │ - strheq r7, [r0], #164 @ 0xa4 @ │ │ │ │ - sbcseq sp, pc, ip, ror #9 │ │ │ │ - strheq r7, [r0], #164 @ 0xa4 @ │ │ │ │ - sbcseq sp, pc, r0, ror r3 @ │ │ │ │ - rsceq r7, r0, r8, ror #20 │ │ │ │ - rsceq r7, r0, r4, lsl r9 │ │ │ │ - sbcseq sp, pc, ip, asr #6 │ │ │ │ - rsceq r7, r0, r4, asr #16 │ │ │ │ - ldrdeq r7, [r0], #108 @ 0x6c @ │ │ │ │ - sbcseq sp, pc, r4, lsl r1 @ │ │ │ │ - rsceq r7, r0, r0, lsr #13 │ │ │ │ - smlaleq r7, r0, r8, r6 │ │ │ │ - ldrsbeq sp, [pc], #0 @ │ │ │ │ - smlaleq r7, r0, r4, r6 │ │ │ │ - rsceq r7, r0, ip, ror #12 │ │ │ │ - sbcseq sp, pc, r4, lsr #1 │ │ │ │ - rsceq r7, r0, r0, lsl #13 │ │ │ │ - rsceq r7, r0, r0, asr #12 │ │ │ │ - sbcseq sp, pc, r8, ror r0 @ │ │ │ │ - rsceq r7, r0, ip, lsl #14 │ │ │ │ - rsceq r7, r0, r4, lsl r6 │ │ │ │ - sbcseq sp, pc, ip, asr #32 │ │ │ │ - rsceq r7, r0, r0, lsr #14 │ │ │ │ - rsceq r7, r0, r8, ror #11 │ │ │ │ - sbcseq sp, pc, r0, lsr #32 │ │ │ │ + strheq r7, [r0], #192 @ 0xc0 @ │ │ │ │ + rsceq r7, r0, r0, lsr ip │ │ │ │ + sbcseq sp, pc, r8, ror #12 │ │ │ │ + rsceq r7, r0, r4, ror ip │ │ │ │ + rsceq r7, r0, r4, lsl #24 │ │ │ │ + sbcseq sp, pc, ip, lsr r6 @ │ │ │ │ + rsceq r7, r0, r0, lsr #23 │ │ │ │ + rsceq r7, r0, r0, asr #22 │ │ │ │ + sbcseq sp, pc, r8, ror r5 @ │ │ │ │ + strheq r7, [r0], #168 @ 0xa8 @ │ │ │ │ + rsceq r7, r0, r4, asr #21 │ │ │ │ + ldrsheq sp, [pc], #76 @ │ │ │ │ + rsceq r7, r0, r4, asr #21 │ │ │ │ + sbcseq sp, pc, r0, lsl #7 │ │ │ │ + rsceq r7, r0, r8, ror sl │ │ │ │ + rsceq r7, r0, r4, lsr #18 │ │ │ │ + sbcseq sp, pc, ip, asr r3 @ │ │ │ │ + rsceq r7, r0, r4, asr r8 │ │ │ │ + rsceq r7, r0, ip, ror #13 │ │ │ │ + sbcseq sp, pc, r4, lsr #2 │ │ │ │ + strheq r7, [r0], #96 @ 0x60 @ │ │ │ │ + rsceq r7, r0, r8, lsr #13 │ │ │ │ + sbcseq sp, pc, r0, ror #1 │ │ │ │ + rsceq r7, r0, r4, lsr #13 │ │ │ │ + rsceq r7, r0, ip, ror r6 │ │ │ │ + ldrheq sp, [pc], #4 @ │ │ │ │ smlaleq r7, r0, r0, r6 │ │ │ │ - strheq r7, [r0], #92 @ 0x5c @ │ │ │ │ - ldrsheq ip, [pc], #244 @ │ │ │ │ - strheq r7, [r0], #108 @ 0x6c @ │ │ │ │ - strdeq r7, [r0], #92 @ 0x5c @ │ │ │ │ - rsceq r7, r0, r0, ror #8 │ │ │ │ - rsceq r7, r0, ip, asr #6 │ │ │ │ - sbcseq ip, pc, r4, lsl #27 │ │ │ │ + rsceq r7, r0, r0, asr r6 │ │ │ │ + sbcseq sp, pc, r8, lsl #1 │ │ │ │ + rsceq r7, r0, ip, lsl r7 │ │ │ │ + rsceq r7, r0, r4, lsr #12 │ │ │ │ + sbcseq sp, pc, ip, asr r0 @ │ │ │ │ + rsceq r7, r0, r0, lsr r7 │ │ │ │ + strdeq r7, [r0], #88 @ 0x58 @ │ │ │ │ + sbcseq sp, pc, r0, lsr r0 @ │ │ │ │ + rsceq r7, r0, r0, lsr #13 │ │ │ │ + rsceq r7, r0, ip, asr #11 │ │ │ │ + sbcseq sp, pc, r4 │ │ │ │ + rsceq r7, r0, ip, asr #13 │ │ │ │ + rsceq r7, r0, ip, lsl #12 │ │ │ │ + rsceq r7, r0, r0, ror r4 │ │ │ │ + rsceq r7, r0, ip, asr r3 │ │ │ │ + smullseq ip, pc, r4, sp @ │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, pc, lsl r3 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ - rsceq r7, r0, r0, asr r1 │ │ │ │ - smlaleq r6, r0, r8, pc @ │ │ │ │ - ldrsbeq ip, [pc], #144 @ │ │ │ │ - rsceq r7, r0, r4, asr r1 │ │ │ │ - rsceq r6, r0, ip, ror #30 │ │ │ │ - sbcseq ip, pc, r4, lsr #19 │ │ │ │ - rsceq r7, r0, r8, asr #2 │ │ │ │ - rsceq r6, r0, r0, asr #30 │ │ │ │ - sbcseq ip, pc, r8, ror r9 @ │ │ │ │ - ldrdeq r7, [r0], #20 @ │ │ │ │ - rsceq r6, r0, r4, lsl pc │ │ │ │ - sbcseq ip, pc, ip, asr #18 │ │ │ │ - rsceq r7, r0, r0, lsr #32 │ │ │ │ - rsceq r6, r0, ip, lsl #29 │ │ │ │ - sbcseq ip, pc, r4, asr #17 │ │ │ │ - rsceq r7, r0, r8, lsr #32 │ │ │ │ - rsceq r6, r0, r8, asr lr │ │ │ │ - smullseq ip, pc, r0, r8 @ │ │ │ │ - rsceq r6, r0, r8, lsl lr │ │ │ │ - rsceq r6, r0, r8, lsl #27 │ │ │ │ - sbcseq ip, pc, r0, asr #15 │ │ │ │ - ldrdeq r6, [r0], #220 @ 0xdc @ │ │ │ │ - rsceq r6, r0, ip, asr sp │ │ │ │ - smullseq ip, pc, r4, r7 @ │ │ │ │ - rsceq r6, r0, r0, lsr #27 │ │ │ │ - rsceq r6, r0, r0, lsr sp │ │ │ │ - sbcseq ip, pc, r8, ror #14 │ │ │ │ + rsceq r7, r0, r0, ror #2 │ │ │ │ + rsceq r6, r0, r8, lsr #31 │ │ │ │ + sbcseq ip, pc, r0, ror #19 │ │ │ │ + rsceq r7, r0, r4, ror #2 │ │ │ │ + rsceq r6, r0, ip, ror pc │ │ │ │ + ldrheq ip, [pc], #148 @ │ │ │ │ + rsceq r7, r0, r8, asr r1 │ │ │ │ + rsceq r6, r0, r0, asr pc │ │ │ │ + sbcseq ip, pc, r8, lsl #19 │ │ │ │ + rsceq r7, r0, r4, ror #3 │ │ │ │ + rsceq r6, r0, r4, lsr #30 │ │ │ │ + sbcseq ip, pc, ip, asr r9 @ │ │ │ │ + rsceq r7, r0, r0, lsr r0 │ │ │ │ + smlaleq r6, r0, ip, lr │ │ │ │ + ldrsbeq ip, [pc], #132 @ │ │ │ │ + rsceq r7, r0, r8, lsr r0 │ │ │ │ + rsceq r6, r0, r8, ror #28 │ │ │ │ + sbcseq ip, pc, r0, lsr #17 │ │ │ │ + rsceq r6, r0, r8, lsr #28 │ │ │ │ + smlaleq r6, r0, r8, sp │ │ │ │ + ldrsbeq ip, [pc], #112 @ │ │ │ │ + rsceq r6, r0, ip, ror #27 │ │ │ │ + rsceq r6, r0, ip, ror #26 │ │ │ │ + sbcseq ip, pc, r4, lsr #15 │ │ │ │ + strheq r6, [r0], #208 @ 0xd0 @ │ │ │ │ + rsceq r6, r0, r0, asr #26 │ │ │ │ + sbcseq ip, pc, r8, ror r7 @ │ │ │ │ andeq r0, r0, r7, lsl #7 │ │ │ │ - rsceq r6, r0, r0, lsr sp │ │ │ │ - rsceq r6, r0, r0, lsl #20 │ │ │ │ - rsceq r6, r0, r8, lsr #19 │ │ │ │ - rsceq r6, r0, r4, ror #24 │ │ │ │ - rsceq r6, r0, r8, lsl ip │ │ │ │ + rsceq r6, r0, r0, asr #26 │ │ │ │ + rsceq r6, r0, r0, lsl sl │ │ │ │ + strheq r6, [r0], #152 @ 0x98 @ │ │ │ │ + rsceq r6, r0, r4, ror ip │ │ │ │ + rsceq r6, r0, r8, lsr #24 │ │ │ │ ldr r2, [r3, #40] @ 0x28 │ │ │ │ cmp r9, r2, lsr #2 │ │ │ │ and ip, r2, #3 │ │ │ │ bls 40b18c │ │ │ │ ldrb r1, [r5, r2, lsr #2] │ │ │ │ orr r1, r1, r7, lsl ip │ │ │ │ strb r1, [r5, r2, lsr #2] │ │ │ │ @@ -973278,17 +973278,17 @@ │ │ │ │ ldr r1, [pc, #24] @ 40b2b4 │ │ │ │ ldr r0, [pc, #24] @ 40b2b8 │ │ │ │ ldr r2, [pc, #24] @ 40b2bc │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3ee190 │ │ │ │ - cmpeq r6, r8, lsl r7 │ │ │ │ - rsceq r0, r0, ip, ror #29 │ │ │ │ - rsceq pc, lr, ip, lsl #28 │ │ │ │ + cmpeq r6, r0, lsr r7 │ │ │ │ + strdeq r0, [r0], #236 @ 0xec @ │ │ │ │ + rsceq pc, lr, ip, lsl lr @ │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r0, r1, r2, r3} │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-16] │ │ │ │ @@ -973327,15 +973327,15 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r3, r0, lsl sp │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - rsceq r6, lr, r0, ror r0 │ │ │ │ + rsceq r6, lr, r0, lsl #1 │ │ │ │ cmneq r3, ip, asr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #12 │ │ │ │ @@ -973596,15 +973596,15 @@ │ │ │ │ beq 40b888 │ │ │ │ ldr r3, [pc, #1116] @ 40bbf4 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ ldr r3, [r8, r3] │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl e2563c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x40b9b0> │ │ │ │ + bl e25654 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x40b9b0> │ │ │ │ cmp r0, #0 │ │ │ │ bne 40b93c │ │ │ │ mov r2, #1 │ │ │ │ mov r1, r2 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl 240280 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ @@ -973865,38 +973865,38 @@ │ │ │ │ b 40bb54 │ │ │ │ ldr r3, [pc, #108] @ 40bc38 │ │ │ │ add r3, pc, r3 │ │ │ │ b 40bb54 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ - rsceq r5, lr, r4, ror #26 │ │ │ │ - strheq r2, [r6, #-48] @ 0xffffffd0 │ │ │ │ + rsceq r5, lr, r4, ror sp │ │ │ │ + smlalbteq r2, r6, r8, r3 │ │ │ │ ldrheq r4, [r3, #-156]! @ 0xffffff64 │ │ │ │ muleq r0, r0, lr │ │ │ │ muleq r0, r4, r0 │ │ │ │ andeq r1, r0, ip, asr r7 │ │ │ │ andeq r1, r0, ip, ror #27 │ │ │ │ andeq r1, r0, r4, ror #14 │ │ │ │ - @ instruction: 0x01462198 │ │ │ │ + strheq r2, [r6, #-16] │ │ │ │ andeq r1, r0, r8, lsl #21 │ │ │ │ - cmpeq r6, r7, lsr r0 │ │ │ │ - sbcseq ip, pc, r8, ror #10 │ │ │ │ - sbcseq ip, pc, ip, asr #10 │ │ │ │ - rsceq r6, r2, r0, asr #13 │ │ │ │ - sbcseq r2, pc, r4, ror #5 │ │ │ │ - ldrsheq ip, [pc], #68 @ │ │ │ │ - ldrheq r4, [r1], #236 @ 0xec @ │ │ │ │ - sbcseq fp, pc, r8, asr #22 │ │ │ │ - ldrdeq r6, [r0], #56 @ 0x38 @ │ │ │ │ - sbcseq r2, pc, r0, lsl #3 │ │ │ │ - rsceq r6, r2, ip, lsr r5 │ │ │ │ - sbcseq ip, pc, r8, lsr #7 │ │ │ │ - sbcseq ip, pc, r4, lsr #7 │ │ │ │ - sbcseq ip, pc, r8, lsl #7 │ │ │ │ + cmpeq r6, pc, asr #32 │ │ │ │ + sbcseq ip, pc, r8, ror r5 @ │ │ │ │ + sbcseq ip, pc, ip, asr r5 @ │ │ │ │ + ldrdeq r6, [r2], #96 @ 0x60 @ │ │ │ │ + ldrsheq r2, [pc], #36 @ │ │ │ │ + sbcseq ip, pc, r4, lsl #10 │ │ │ │ + rscseq r4, r1, ip, asr #29 │ │ │ │ + sbcseq fp, pc, r8, asr fp @ │ │ │ │ + rsceq r6, r0, r8, ror #7 │ │ │ │ + smullseq r2, pc, r0, r1 @ │ │ │ │ + rsceq r6, r2, ip, asr #10 │ │ │ │ + ldrheq ip, [pc], #56 @ │ │ │ │ + ldrheq ip, [pc], #52 @ │ │ │ │ + smullseq ip, pc, r8, r3 @ │ │ │ │ b 2ebd10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ @@ -974043,16 +974043,16 @@ │ │ │ │ bl 2e8e0c │ │ │ │ b 40be58 │ │ │ │ cmneq r3, ip, lsl r2 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r3, r4, lsl #4 │ │ │ │ muleq r0, r4, r0 │ │ │ │ andeq r1, r0, ip, asr r7 │ │ │ │ - sbcseq fp, pc, r8, asr #16 │ │ │ │ - sbcseq fp, pc, ip, lsr #16 │ │ │ │ + sbcseq fp, pc, r8, asr r8 @ │ │ │ │ + sbcseq fp, pc, ip, lsr r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [r0, #164] @ 0xa4 │ │ │ │ @@ -974071,15 +974071,15 @@ │ │ │ │ str r5, [r4, #200] @ 0xc8 │ │ │ │ str r7, [r4, #204] @ 0xcc │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [pc, #8] @ 40bf14 │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 40bdb8 │ │ │ │ - rsceq r6, r0, r8, asr r0 │ │ │ │ + rsceq r6, r0, r8, rrx │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [r1, #12] │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #164] @ 0xa4 │ │ │ │ @@ -974088,15 +974088,15 @@ │ │ │ │ beq 40bf48 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ pop {r4, pc} │ │ │ │ ldr r1, [pc, #8] @ 40bf58 │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 40bdb8 │ │ │ │ - rsceq r6, r0, r4, lsr r0 │ │ │ │ + rsceq r6, r0, r4, asr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [r1, #12] │ │ │ │ mov sl, r0 │ │ │ │ @@ -974146,15 +974146,15 @@ │ │ │ │ bne 40c008 │ │ │ │ mov r0, r7 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [pc, #8] @ 40c040 │ │ │ │ mov r0, sl │ │ │ │ add r1, pc, r1 │ │ │ │ bl 40bdb8 │ │ │ │ - rsceq r5, r0, ip, asr #30 │ │ │ │ + rsceq r5, r0, ip, asr pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr ip, [pc, #1284] @ 40c560 │ │ │ │ sub r3, r2, #1 │ │ │ │ cmp r3, #3 │ │ │ │ @@ -974479,15 +974479,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 40bdb8 │ │ │ │ @ instruction: 0x01733f94 │ │ │ │ muleq r0, r4, r0 │ │ │ │ andeq r1, r0, ip, asr r7 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ - rsceq r5, r0, r4, asr #20 │ │ │ │ + rsceq r5, r0, r4, asr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #600] @ 40c7e8 │ │ │ │ ldr r3, [pc, #600] @ 40c7ec │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -974719,15 +974719,15 @@ │ │ │ │ ldr r1, [pc, #20] @ 40c934 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 40bdb8 │ │ │ │ cmneq r3, ip, asr #15 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r1, r0, r8, lsl r7 │ │ │ │ - rsceq r5, r0, ip, lsr #13 │ │ │ │ + strheq r5, [r0], #108 @ 0x6c @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r2, [r0, #16] │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [r2, #92] @ 0x5c │ │ │ │ @@ -974741,15 +974741,15 @@ │ │ │ │ cmp r0, r2 │ │ │ │ bne 40c960 │ │ │ │ ldr r2, [r1, #12] │ │ │ │ ldr r1, [pc, #8] @ 40c98c │ │ │ │ mov r0, ip │ │ │ │ add r1, pc, r1 │ │ │ │ bl 40bdb8 │ │ │ │ - rsceq r5, r0, r8, ror #12 │ │ │ │ + rsceq r5, r0, r8, ror r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r3 │ │ │ │ mov r3, #1 │ │ │ │ mov r5, r1 │ │ │ │ @@ -974964,17 +974964,17 @@ │ │ │ │ ldr r1, [pc, #24] @ 40cd0c │ │ │ │ ldr r0, [pc, #24] @ 40cd10 │ │ │ │ ldr r2, [pc, #24] @ 40cd14 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3ee190 │ │ │ │ - cmpeq r6, ip, asr sp │ │ │ │ - smullseq pc, pc, r4, r4 @ │ │ │ │ - strheq lr, [lr], #52 @ 0x34 @ │ │ │ │ + cmpeq r6, r4, ror sp │ │ │ │ + sbcseq pc, pc, r4, lsr #9 │ │ │ │ + rsceq lr, lr, r4, asr #7 │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r3, [pc, #3140] @ 40d974 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ @@ -975760,28 +975760,28 @@ │ │ │ │ ldr r5, [pc, #84] @ 40d9b8 │ │ │ │ str r3, [sp, #24] │ │ │ │ b 40d1ac │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp] │ │ │ │ b 40d10c │ │ │ │ cmneq r3, r4, asr #5 │ │ │ │ - cmpeq r6, r2, ror #24 │ │ │ │ + cmpeq r6, sl, ror ip │ │ │ │ andeq r0, r0, sl, lsl r1 │ │ │ │ cmneq r5, r0, lsr #1 │ │ │ │ streq r0, [sl], r0 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ mrrcne 0, 0, r0, r0, cr15 @ │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ - cmpeq r6, lr, ror r9 │ │ │ │ - cmpeq r6, r0, ror #18 │ │ │ │ + @ instruction: 0x01460996 │ │ │ │ + cmpeq r6, r8, ror r9 │ │ │ │ andeq r8, r1, r5 │ │ │ │ - cmpeq r6, r8, ror r7 │ │ │ │ + @ instruction: 0x01460790 │ │ │ │ andeq r2, r0, r0, lsl r0 │ │ │ │ andeq r1, r0, r8, lsl r7 │ │ │ │ - cmpeq r6, ip, ror #10 │ │ │ │ + smlalbbeq r0, r6, r4, r5 │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ andeq r0, r0, r2, lsl r1 │ │ │ │ andeq r0, r0, r3, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -975997,17 +975997,17 @@ │ │ │ │ ldr r1, [pc, #24] @ 40dd30 │ │ │ │ ldr r0, [pc, #24] @ 40dd34 │ │ │ │ ldr r2, [pc, #24] @ 40dd38 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3ee190 │ │ │ │ - cmppeq r5, r4, asr #26 @ p-variant is OBSOLETE │ │ │ │ - sbcseq lr, pc, r0, ror r4 @ │ │ │ │ - smlaleq sp, lr, r0, r3 │ │ │ │ + cmppeq r5, ip, asr sp @ p-variant is OBSOLETE │ │ │ │ + sbcseq lr, pc, r0, lsl #9 │ │ │ │ + rsceq sp, lr, r0, lsr #7 │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ ldr ip, [r1] │ │ │ │ ldr r1, [ip] │ │ │ │ ands r3, r1, #12288 @ 0x3000 │ │ │ │ beq 40dd98 │ │ │ │ ldr r3, [ip, #28] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -978175,15 +978175,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ lsl r1, r1, #16 │ │ │ │ lsr r1, r1, #16 │ │ │ │ b 40fec4 │ │ │ │ - smlalbteq sp, r5, r2, fp │ │ │ │ + ldrdeq sp, [r5, #-186] @ 0xffffff46 │ │ │ │ add r2, r0, r1 │ │ │ │ ldrb r3, [r2, #32] │ │ │ │ cmp r3, #255 @ 0xff │ │ │ │ bne 40ff60 │ │ │ │ ldrb r3, [r0, #96] @ 0x60 │ │ │ │ add ip, r3, #1 │ │ │ │ strb ip, [r0, #96] @ 0x60 │ │ │ │ @@ -981767,15 +981767,15 @@ │ │ │ │ cmneq r2, r8, lsl #17 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r2, r4, asr r8 │ │ │ │ @ instruction: 0x00001ebc │ │ │ │ andeq r1, r0, r4, ror #14 │ │ │ │ andeq r0, r0, pc, lsl r3 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ - ldrdeq sl, [r5, #-246] @ 0xffffff0a │ │ │ │ + smlaltteq sl, r5, lr, pc @ │ │ │ │ muleq r0, r9, r2 │ │ │ │ andeq r0, r0, r3, lsr #5 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ cmneq r2, r0, lsl #31 │ │ │ │ andseq r0, r8, fp │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ eoreq r0, r0, #21 │ │ │ │ @@ -981783,16 +981783,16 @@ │ │ │ │ andmi r0, r0, r1, lsl #4 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ andseq r0, r8, r3 │ │ │ │ andseq r0, r0, fp │ │ │ │ andeq r1, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ - strdeq r9, [r5, #-142] @ 0xffffff72 │ │ │ │ - smlalbbeq r9, r5, r6, r5 │ │ │ │ + cmpeq r5, r6, lsl r9 │ │ │ │ + @ instruction: 0x0145959e │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ andeq r0, r0, r6, lsl #5 │ │ │ │ mvncc r0, #1073741856 @ 0x40000020 │ │ │ │ andeq r0, r0, r6, lsr #6 │ │ │ │ mov r6, lr │ │ │ │ ldr r2, [r2, #4] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ @@ -983587,15 +983587,15 @@ │ │ │ │ ldr r0, [sp, #12] │ │ │ │ str r4, [sp, #32] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 415180 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - smlaltbeq r8, r5, r2, r8 │ │ │ │ + strheq r8, [r5, #-138] @ 0xffffff76 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r3, lsl #2 │ │ │ │ andeq r0, r0, r6, lsl r1 │ │ │ │ andeq r0, r0, r7, lsl r1 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ andeq r0, r0, r9, lsl r1 │ │ │ │ @@ -983817,15 +983817,15 @@ │ │ │ │ mov sl, #8 │ │ │ │ b 4156ac │ │ │ │ mov sl, #1 │ │ │ │ b 4156ac │ │ │ │ mov sl, #16 │ │ │ │ b 4156ac │ │ │ │ ldrheq sl, [r2, #-156]! @ 0xffffff64 │ │ │ │ - strheq r8, [r5, #-79] @ 0xffffffb1 │ │ │ │ + ldrdeq r8, [r5, #-71] @ 0xffffffb9 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ @@ -984187,20 +984187,20 @@ │ │ │ │ b 4159c8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r2, r8, ror #16 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andeq r0, r0, r5, lsl #4 │ │ │ │ cmneq r2, r4, lsr r8 │ │ │ │ muleq r0, r0, r6 │ │ │ │ - ldrheq ip, [pc], #116 @ │ │ │ │ + sbcseq ip, pc, r4, asr #15 │ │ │ │ muleq r0, fp, r2 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ @ instruction: 0x00001db8 │ │ │ │ muleq r0, r4, r5 │ │ │ │ - sbcseq ip, pc, r0, asr #12 │ │ │ │ + sbcseq ip, pc, r0, asr r6 @ │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ cmneq r2, ip, lsr r3 │ │ │ │ andeq r1, r0, r0, ror #22 │ │ │ │ andeq r2, r0, r0, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -984592,15 +984592,15 @@ │ │ │ │ str r9, [r7, r3, lsl #2] │ │ │ │ bl 271b98 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r1, [pc, #24] @ 416390 │ │ │ │ b 416250 │ │ │ │ - cmpeq r5, r0, asr #18 │ │ │ │ + cmpeq r5, r8, asr r9 │ │ │ │ ldrsbeq r9, [r2, #-208]! @ 0xffffff30 │ │ │ │ andeq r0, r0, fp, lsl #5 │ │ │ │ andeq r0, r0, r9, lsl #5 │ │ │ │ andeq r0, r0, r3, ror r2 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ andeq r0, r0, sp, lsl #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -985085,19 +985085,19 @@ │ │ │ │ b 4165ec │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r2, r8, lsr ip │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq r2, r0, lsl ip │ │ │ │ andeq r0, r0, r7, lsl #5 │ │ │ │ muleq r0, r4, r5 │ │ │ │ - rscseq r2, r3, r4, lsr #24 │ │ │ │ + rscseq r2, r3, r4, lsr ip │ │ │ │ muleq r0, fp, r2 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ @ instruction: 0x00001db8 │ │ │ │ - rscseq r2, r2, r8, lsr #27 │ │ │ │ + ldrheq r2, [r2], #216 @ 0xd8 @ │ │ │ │ andeq r0, r0, sp, asr r1 │ │ │ │ andeq r0, r0, lr, ror #4 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ ldrsbeq r9, [r2, #-80]! @ 0xffffffb0 │ │ │ │ @ instruction: 0x01729598 │ │ │ │ andeq r0, r0, r5, lsl #4 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ @@ -985674,17 +985674,17 @@ │ │ │ │ bl 415280 │ │ │ │ b 4173f0 │ │ │ │ mov r0, #0 │ │ │ │ b 416e04 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmneq r2, r4, ror #8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - smlalbteq r6, r5, r6, pc @ │ │ │ │ - smlaltbeq r6, r5, r6, pc @ │ │ │ │ - smlaltbeq r6, r5, sp, pc @ │ │ │ │ + ldrdeq r6, [r5, #-254] @ 0xffffff02 │ │ │ │ + strheq r6, [r5, #-254] @ 0xffffff02 │ │ │ │ + smlalbteq r6, r5, r5, pc @ │ │ │ │ cmneq r2, ip, ror #3 │ │ │ │ ldr r2, [r1, #116] @ 0x74 │ │ │ │ mov r3, r1 │ │ │ │ ldrb r2, [r2, #345] @ 0x159 │ │ │ │ cmp r2, #0 │ │ │ │ bne 41748c │ │ │ │ mov r0, r2 │ │ │ │ @@ -985898,15 +985898,15 @@ │ │ │ │ lsr r3, r3, #16 │ │ │ │ b 41778c │ │ │ │ mvn r5, #0 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmneq r2, r0, lsr #19 │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ - cmpeq r5, lr, lsl r4 │ │ │ │ + cmpeq r5, r6, lsr r4 │ │ │ │ cmp r1, #0 │ │ │ │ push {r4, lr} │ │ │ │ beq 417858 │ │ │ │ mov r3, r0 │ │ │ │ mov ip, #0 │ │ │ │ b 41780c │ │ │ │ add ip, ip, #1 │ │ │ │ @@ -985954,15 +985954,15 @@ │ │ │ │ sbcs r2, r2, #0 │ │ │ │ movcc r0, #1 │ │ │ │ movcs r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #96] @ 0x60 │ │ │ │ udf #0 │ │ │ │ - cmpeq r5, r2, lsr r3 │ │ │ │ + cmpeq r5, sl, asr #6 │ │ │ │ cmp r1, #0 │ │ │ │ movne r3, #99 @ 0x63 │ │ │ │ ldr r0, [r0] │ │ │ │ strne r3, [r1] │ │ │ │ b 417638 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -986753,16 +986753,16 @@ │ │ │ │ b 4184cc │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ eoreq r0, r0, #21 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andeq r0, r0, r6, lsr #6 │ │ │ │ andmi r0, r0, r1, lsl #4 │ │ │ │ andeq r0, r0, r1, lsr #5 │ │ │ │ - strheq r5, [r5, #-112] @ 0xffffff90 │ │ │ │ - cmpeq r5, ip, ror r7 │ │ │ │ + smlalbteq r5, r5, r8, r7 @ │ │ │ │ + @ instruction: 0x01455794 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ @@ -986779,15 +986779,15 @@ │ │ │ │ add r0, r3, #16 │ │ │ │ str r1, [r4, #96] @ 0x60 │ │ │ │ str r0, [r4, #100] @ 0x64 │ │ │ │ str r2, [r1, #4] │ │ │ │ ldr r0, [r5, #16] │ │ │ │ mov r1, r6 │ │ │ │ str r2, [r3, #16] │ │ │ │ - bl e2fcc0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416034> │ │ │ │ + bl e2fcd8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416034> │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr r2, [r6, #36] @ 0x24 │ │ │ │ ldr r6, [r3, #92] @ 0x5c │ │ │ │ ldr r3, [r6, #3928] @ 0xf58 │ │ │ │ mov r0, r6 │ │ │ │ add r3, r3, r2 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ @@ -987032,17 +987032,17 @@ │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ andeq r0, r0, r6, lsr #6 │ │ │ │ andmi r0, r0, r1, lsl #4 │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ eoreq r0, r0, #21 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andeq r0, r0, r1, lsr #5 │ │ │ │ - ldrdeq r5, [r5, #-36] @ 0xffffffdc │ │ │ │ + smlaltteq r5, r5, ip, r2 @ │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ - smlalbbeq r5, r5, ip, r2 @ │ │ │ │ + smlaltbeq r5, r5, r4, r2 @ │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [r2] │ │ │ │ @@ -987100,15 +987100,15 @@ │ │ │ │ cmp r9, #1 │ │ │ │ beq 418dd0 │ │ │ │ cmp r6, #0 │ │ │ │ beq 418b10 │ │ │ │ mov r1, r8 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl e2fc70 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415fe4> │ │ │ │ + bl e2fc88 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415fe4> │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ cmp r3, #0 │ │ │ │ bge 418b10 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ cmp r4, fp │ │ │ │ str r6, [r4, #-4] │ │ │ │ str r3, [r5] │ │ │ │ @@ -987122,15 +987122,15 @@ │ │ │ │ bne 418aac │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r7, #4] │ │ │ │ cmp r3, #0 │ │ │ │ bne 418a9c │ │ │ │ mov r0, r8 │ │ │ │ mov r1, r6 │ │ │ │ - bl e2fc70 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415fe4> │ │ │ │ + bl e2fc88 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415fe4> │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ cmp r3, #0 │ │ │ │ blt 418ab8 │ │ │ │ cmp r4, fp │ │ │ │ add r5, r5, #4 │ │ │ │ bne 418a64 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ @@ -987890,27 +987890,27 @@ │ │ │ │ ldr r3, [r2, #100] @ 0x64 │ │ │ │ add r0, r2, #96 @ 0x60 │ │ │ │ cmp r0, r4 │ │ │ │ sub r1, r3, #96 @ 0x60 │ │ │ │ mov r3, r2 │ │ │ │ bne 4196bc │ │ │ │ ldr r0, [sp, #112] @ 0x70 │ │ │ │ - bl e30064 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4163d8> │ │ │ │ + bl e3007c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4163d8> │ │ │ │ ldr r7, [sp, #128] @ 0x80 │ │ │ │ cmp r4, r7 │ │ │ │ sub r7, r7, #96 @ 0x60 │ │ │ │ str r0, [sp, #120] @ 0x78 │ │ │ │ beq 41974c │ │ │ │ mov r1, #48 @ 0x30 │ │ │ │ ldr r0, [sp, #112] @ 0x70 │ │ │ │ bl 2ebb14 │ │ │ │ mov fp, r0 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #120] @ 0x78 │ │ │ │ - bl e2fd50 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4160c4> │ │ │ │ + bl e2fd68 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4160c4> │ │ │ │ str r7, [fp, #28] │ │ │ │ str fp, [r7, #60] @ 0x3c │ │ │ │ ldr r7, [r7, #100] @ 0x64 │ │ │ │ cmp r4, r7 │ │ │ │ sub r7, r7, #96 @ 0x60 │ │ │ │ bne 419718 │ │ │ │ mov r0, r6 │ │ │ │ @@ -987986,15 +987986,15 @@ │ │ │ │ bne 419820 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ ands r2, r2, #131072 @ 0x20000 │ │ │ │ bne 419820 │ │ │ │ ldr r0, [r3, #60] @ 0x3c │ │ │ │ mov r1, r6 │ │ │ │ add r5, r5, #1 │ │ │ │ - bl e2fc70 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415fe4> │ │ │ │ + bl e2fc88 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415fe4> │ │ │ │ cmp r8, r5 │ │ │ │ bne 41982c │ │ │ │ ldr r3, [r7, #4] │ │ │ │ cmp r3, #320 @ 0x140 │ │ │ │ beq 419960 │ │ │ │ cmp r3, r9 │ │ │ │ beq 419960 │ │ │ │ @@ -988021,15 +988021,15 @@ │ │ │ │ ldr r5, [sp, #44] @ 0x2c │ │ │ │ ldr r8, [sp, #48] @ 0x30 │ │ │ │ ldr r6, [sp, #52] @ 0x34 │ │ │ │ ldr r1, [pc, #2360] @ 41a23c │ │ │ │ ldr r0, [sp, #120] @ 0x78 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r6 │ │ │ │ - bl e2fd90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416104> │ │ │ │ + bl e2fda8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416104> │ │ │ │ ldr r3, [sp, #128] @ 0x80 │ │ │ │ ldr r7, [r3, #4] │ │ │ │ cmp r4, r3 │ │ │ │ sub r7, r7, #96 @ 0x60 │ │ │ │ sub r1, r3, #96 @ 0x60 │ │ │ │ bne 419948 │ │ │ │ b 419b08 │ │ │ │ @@ -988095,28 +988095,28 @@ │ │ │ │ add r8, r5, r3 │ │ │ │ cmp r5, r8 │ │ │ │ bcs 4198e0 │ │ │ │ ldr r3, [r5], #4 │ │ │ │ mov r2, #0 │ │ │ │ ldr r0, [r3, #60] @ 0x3c │ │ │ │ mov r1, r6 │ │ │ │ - bl e2fc70 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415fe4> │ │ │ │ + bl e2fc88 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415fe4> │ │ │ │ cmp r5, r8 │ │ │ │ bcc 419a24 │ │ │ │ b 4198e0 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ add r8, r3, fp │ │ │ │ cmp r8, r3 │ │ │ │ ldrhi r5, [sp, #4] │ │ │ │ bls 419a74 │ │ │ │ ldr r3, [r5], #4 │ │ │ │ mov r2, #0 │ │ │ │ ldr r0, [r3, #60] @ 0x3c │ │ │ │ mov r1, r6 │ │ │ │ - bl e2fc70 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415fe4> │ │ │ │ + bl e2fc88 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415fe4> │ │ │ │ cmp r5, r8 │ │ │ │ bcc 419a58 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r7, [sp, #68] @ 0x44 │ │ │ │ cmn r3, #5 │ │ │ │ bhi 4199fc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ @@ -988823,23 +988823,23 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ b 41a504 │ │ │ │ ldr r1, [pc, #44] @ 41a5b4 │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2e906c │ │ │ │ b 41a4d8 │ │ │ │ - sbcseq r7, pc, r8, ror #22 │ │ │ │ - smlaleq r9, ip, r4, r2 │ │ │ │ - rscseq r0, r3, r0, asr #17 │ │ │ │ - sbcseq r7, pc, r4, lsr #22 │ │ │ │ - sbcseq r7, pc, r4, ror #21 │ │ │ │ - sbcseq r7, pc, r0, ror #21 │ │ │ │ - smlalseq r9, r2, r4, r0 │ │ │ │ - sbcseq sp, lr, r4, asr lr │ │ │ │ - rscseq r9, r2, r4, ror r0 │ │ │ │ + sbcseq r7, pc, r8, ror fp @ │ │ │ │ + rsceq r9, ip, r4, lsr #5 │ │ │ │ + ldrsbeq r0, [r3], #128 @ 0x80 @ │ │ │ │ + sbcseq r7, pc, r4, lsr fp @ │ │ │ │ + ldrsheq r7, [pc], #164 @ │ │ │ │ + ldrsheq r7, [pc], #160 @ │ │ │ │ + rscseq r9, r2, r4, lsr #1 │ │ │ │ + sbcseq sp, lr, r4, ror #28 │ │ │ │ + rscseq r9, r2, r4, lsl #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [r2] │ │ │ │ mov r7, r3 │ │ │ │ tst ip, #640 @ 0x280 │ │ │ │ @@ -989083,40 +989083,40 @@ │ │ │ │ b 41a6e8 │ │ │ │ ldr r1, [pc, #116] @ 41aa08 │ │ │ │ mov r2, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r5 │ │ │ │ bl 2e906c │ │ │ │ b 41a6e8 │ │ │ │ - ldrsheq r6, [pc], #220 @ │ │ │ │ - sbcseq r7, pc, ip, lsr sl @ │ │ │ │ - smlaleq ip, lr, ip, r3 │ │ │ │ - sbcseq r7, pc, ip, asr #19 │ │ │ │ - sbcseq r1, pc, r8, asr r5 @ │ │ │ │ - sbcseq r4, pc, r0, lsr #28 │ │ │ │ - sbcseq r7, pc, r4, lsr #18 │ │ │ │ - sbcseq r5, pc, ip, ror r0 @ │ │ │ │ - ldrsheq r7, [pc], #132 @ │ │ │ │ - sbcseq r4, pc, ip, lsl #27 │ │ │ │ - sbcseq r7, pc, r8, asr #17 │ │ │ │ - ldrsheq r0, [r3], #88 @ 0x58 @ │ │ │ │ - sbcseq r7, pc, r4, asr #18 │ │ │ │ - rsceq fp, fp, r0, ror #15 │ │ │ │ - sbcseq r1, pc, ip, ror #18 │ │ │ │ - sbcseq sp, lr, ip, ror #22 │ │ │ │ - ldrsheq r7, [pc], #112 @ │ │ │ │ - sbcseq r6, pc, r4, asr #22 │ │ │ │ - ldrsheq r0, [r3], #76 @ 0x4c @ │ │ │ │ + sbcseq r6, pc, ip, lsl #28 │ │ │ │ + sbcseq r7, pc, ip, asr #20 │ │ │ │ + rsceq ip, lr, ip, lsr #7 │ │ │ │ + ldrsbeq r7, [pc], #156 @ │ │ │ │ + sbcseq r1, pc, r8, ror #10 │ │ │ │ + sbcseq r4, pc, r0, lsr lr @ │ │ │ │ + sbcseq r7, pc, r4, lsr r9 @ │ │ │ │ + sbcseq r5, pc, ip, lsl #1 │ │ │ │ + sbcseq r7, pc, r4, lsl #18 │ │ │ │ + smullseq r4, pc, ip, sp @ │ │ │ │ + ldrsbeq r7, [pc], #136 @ │ │ │ │ + rscseq r0, r3, r8, lsl #12 │ │ │ │ + sbcseq r7, pc, r4, asr r9 @ │ │ │ │ + strdeq fp, [fp], #112 @ 0x70 @ │ │ │ │ + sbcseq r1, pc, ip, ror r9 @ │ │ │ │ + sbcseq sp, lr, ip, ror fp │ │ │ │ + sbcseq r7, pc, r0, lsl #16 │ │ │ │ + sbcseq r6, pc, r4, asr fp @ │ │ │ │ + rscseq r0, r3, ip, lsl #10 │ │ │ │ + ldrsheq r7, [pc], #124 @ │ │ │ │ sbcseq r7, pc, ip, ror #15 │ │ │ │ - ldrsbeq r7, [pc], #124 @ │ │ │ │ - sbcseq r1, pc, r0, rrx │ │ │ │ + sbcseq r1, pc, r0, ror r0 @ │ │ │ │ + ldrheq r7, [pc], #120 @ │ │ │ │ + ldrsheq r7, [pc], #124 @ │ │ │ │ + sbcseq r7, pc, ip, lsr #15 │ │ │ │ sbcseq r7, pc, r8, lsr #15 │ │ │ │ - sbcseq r7, pc, ip, ror #15 │ │ │ │ - smullseq r7, pc, ip, r7 @ │ │ │ │ - smullseq r7, pc, r8, r7 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ subs r6, r2, #0 │ │ │ │ sub sp, sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -990033,125 +990033,125 @@ │ │ │ │ bl 2e906c │ │ │ │ b 41b268 │ │ │ │ ldr r1, [pc, #452] @ 41ba34 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2e906c │ │ │ │ b 41b268 │ │ │ │ - sbcseq r0, pc, r0, asr #20 │ │ │ │ + sbcseq r0, pc, r0, asr sl @ │ │ │ │ + sbcseq r7, pc, r0, lsr #14 │ │ │ │ sbcseq r7, pc, r0, lsl r7 @ │ │ │ │ - sbcseq r7, pc, r0, lsl #14 │ │ │ │ - sbcseq r0, pc, r8, ror #19 │ │ │ │ - sbcseq r7, pc, r8, ror #13 │ │ │ │ - smlalbteq r3, r5, r0, r0 │ │ │ │ + ldrsheq r0, [pc], #152 @ │ │ │ │ + ldrsheq r7, [pc], #104 @ │ │ │ │ + ldrdeq r3, [r5, #-8] │ │ │ │ andeq r0, r0, r1, lsr #5 │ │ │ │ andeq r0, r0, r2, lsl #8 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ andeq r0, r0, pc, asr #6 │ │ │ │ - sbcseq r7, pc, r8, lsr r7 @ │ │ │ │ - rsceq r8, sp, r0, lsr #20 │ │ │ │ - sbcseq r7, pc, ip, lsl #10 │ │ │ │ - ldrheq r6, [pc], #96 @ │ │ │ │ - rsceq r9, pc, ip, ror #7 │ │ │ │ - rsceq ip, fp, ip, lsr #28 │ │ │ │ - rscseq fp, r2, r4, asr #8 │ │ │ │ - rsceq r0, sp, r8, asr r6 │ │ │ │ - sbcseq sp, sp, ip, lsr r3 │ │ │ │ - sbcseq r7, pc, r4, asr #10 │ │ │ │ - rscseq fp, r2, r0, ror #5 │ │ │ │ - sbcseq r7, pc, r8, ror #9 │ │ │ │ - ldrsbeq r7, [pc], #64 @ │ │ │ │ - sbcseq r7, pc, r4, lsr #9 │ │ │ │ - sbcseq r7, pc, r4, asr #2 │ │ │ │ - rscseq fp, r2, r8, lsr r2 │ │ │ │ - smlaltbeq r2, r5, sl, ip │ │ │ │ - sbcseq r4, pc, r0, lsl #11 │ │ │ │ - sbcseq r4, pc, r0, lsl #11 │ │ │ │ - ldrsbeq r7, [pc], #24 @ │ │ │ │ - ldrheq r7, [pc], #28 @ │ │ │ │ - ldrheq r3, [pc], #156 @ │ │ │ │ - smullseq r3, pc, ip, r9 @ │ │ │ │ - smullseq r3, pc, r8, r9 @ │ │ │ │ - smullseq r7, pc, r4, r2 @ │ │ │ │ - rsceq r6, sp, ip, lsl r3 │ │ │ │ + sbcseq r7, pc, r8, asr #14 │ │ │ │ + rsceq r8, sp, r0, lsr sl │ │ │ │ + sbcseq r7, pc, ip, lsl r5 @ │ │ │ │ + sbcseq r6, pc, r0, asr #13 │ │ │ │ + strdeq r9, [pc], #60 @ │ │ │ │ + rsceq ip, fp, ip, lsr lr │ │ │ │ + rscseq fp, r2, r4, asr r4 │ │ │ │ + rsceq r0, sp, r8, ror #12 │ │ │ │ + sbcseq sp, sp, ip, asr #6 │ │ │ │ + sbcseq r7, pc, r4, asr r5 @ │ │ │ │ + ldrsheq fp, [r2], #32 @ │ │ │ │ + ldrsheq r7, [pc], #72 @ │ │ │ │ + sbcseq r7, pc, r0, ror #9 │ │ │ │ + ldrheq r7, [pc], #68 @ │ │ │ │ + sbcseq r7, pc, r4, asr r1 @ │ │ │ │ + rscseq fp, r2, r8, asr #4 │ │ │ │ + smlalbteq r2, r5, r2, ip │ │ │ │ + smullseq r4, pc, r0, r5 @ │ │ │ │ + smullseq r4, pc, r0, r5 @ │ │ │ │ + sbcseq r7, pc, r8, ror #3 │ │ │ │ + sbcseq r7, pc, ip, asr #3 │ │ │ │ + sbcseq r3, pc, ip, asr #19 │ │ │ │ + sbcseq r3, pc, ip, lsr #19 │ │ │ │ + sbcseq r3, pc, r8, lsr #19 │ │ │ │ + sbcseq r7, pc, r4, lsr #5 │ │ │ │ + rsceq r6, sp, ip, lsr #6 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andeq r0, r0, r1, asr r3 │ │ │ │ - sbcseq r7, pc, r0, ror r1 @ │ │ │ │ + sbcseq r7, pc, r0, lsl #3 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ - rsceq r4, sp, r0, ror #23 │ │ │ │ - sbcseq r7, pc, r8, ror r1 @ │ │ │ │ - sbcseq sp, lr, r8, asr ip │ │ │ │ - rsceq r6, sp, ip, asr #3 │ │ │ │ + strdeq r4, [sp], #176 @ 0xb0 @ │ │ │ │ + sbcseq r7, pc, r8, lsl #3 │ │ │ │ + sbcseq sp, lr, r8, ror #24 │ │ │ │ + ldrdeq r6, [sp], #28 @ │ │ │ │ cmneq fp, r4, lsr pc │ │ │ │ - sbcseq r7, pc, r0, asr r0 @ │ │ │ │ + sbcseq r7, pc, r0, rrx │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ - sbcseq r7, pc, r8, asr #32 │ │ │ │ - sbcseq r6, pc, ip, lsl #31 │ │ │ │ - sbcseq r2, pc, r0, ror #2 │ │ │ │ - rsceq r4, sp, r4, lsl #21 │ │ │ │ - smullseq r6, pc, r4, r0 @ │ │ │ │ - ldrsbeq r4, [pc], #28 @ │ │ │ │ - sbcseq r6, pc, r4, lsr pc @ │ │ │ │ - sbcseq r4, pc, ip, asr #32 │ │ │ │ - smullseq r4, pc, ip, r1 @ │ │ │ │ - sbcseq r4, pc, r0, lsl #3 │ │ │ │ - ldrheq r4, [pc], #0 @ │ │ │ │ - smullseq r6, pc, r8, lr @ │ │ │ │ - ldrsheq r6, [pc], #224 @ │ │ │ │ - sbcseq r3, pc, r0, asr #31 │ │ │ │ + sbcseq r7, pc, r8, asr r0 @ │ │ │ │ + smullseq r6, pc, ip, pc @ │ │ │ │ + sbcseq r2, pc, r0, ror r1 @ │ │ │ │ + smlaleq r4, sp, r4, sl │ │ │ │ + sbcseq r6, pc, r4, lsr #1 │ │ │ │ + sbcseq r4, pc, ip, ror #3 │ │ │ │ + sbcseq r6, pc, r4, asr #30 │ │ │ │ + sbcseq r4, pc, ip, asr r0 @ │ │ │ │ + sbcseq r4, pc, ip, lsr #3 │ │ │ │ + smullseq r4, pc, r0, r1 @ │ │ │ │ + sbcseq r4, pc, r0, asr #1 │ │ │ │ + sbcseq r6, pc, r8, lsr #29 │ │ │ │ + sbcseq r6, pc, r0, lsl #30 │ │ │ │ + ldrsbeq r3, [pc], #240 @ │ │ │ │ cmneq fp, ip, ror sp │ │ │ │ - sbcseq r6, pc, r4, lsl #30 │ │ │ │ - ldrsheq pc, [r2], #152 @ 0x98 @ │ │ │ │ - rscseq r8, r2, r0, lsl r2 │ │ │ │ - sbcseq lr, lr, r0, ror #10 │ │ │ │ - sbcseq r6, pc, ip, lsr #29 │ │ │ │ - sbcseq r6, pc, r4, lsr #29 │ │ │ │ - ldrheq r6, [pc], #232 @ │ │ │ │ - sbcseq r5, pc, r0, lsr #29 │ │ │ │ + sbcseq r6, pc, r4, lsl pc @ │ │ │ │ + rscseq pc, r2, r8, lsl #20 │ │ │ │ + rscseq r8, r2, r0, lsr #4 │ │ │ │ + sbcseq lr, lr, r0, ror r5 │ │ │ │ + ldrheq r6, [pc], #236 @ │ │ │ │ + ldrheq r6, [pc], #228 @ │ │ │ │ + sbcseq r6, pc, r8, asr #29 │ │ │ │ + ldrheq r5, [pc], #224 @ │ │ │ │ andcc r8, r1, r5 │ │ │ │ cmneq fp, r8, ror ip │ │ │ │ - strdeq r0, [lr], #24 @ │ │ │ │ + rsceq r0, lr, r8, lsl #4 │ │ │ │ + sbcseq r6, pc, ip, ror sp @ │ │ │ │ sbcseq r6, pc, ip, ror #26 │ │ │ │ - sbcseq r6, pc, ip, asr sp @ │ │ │ │ - sbcseq r6, pc, r0, ror #24 │ │ │ │ - sbcseq r6, pc, r4, asr ip @ │ │ │ │ - sbcseq r6, pc, r0, ror #24 │ │ │ │ - sbcseq r6, pc, ip, asr ip @ │ │ │ │ - ldrsheq r6, [pc], #180 @ │ │ │ │ + sbcseq r6, pc, r0, ror ip @ │ │ │ │ + sbcseq r6, pc, r4, ror #24 │ │ │ │ + sbcseq r6, pc, r0, ror ip @ │ │ │ │ + sbcseq r6, pc, ip, ror #24 │ │ │ │ sbcseq r6, pc, r4, lsl #24 │ │ │ │ - sbcseq r6, pc, r4, lsl #26 │ │ │ │ - sbcseq r6, pc, r8, lsl #24 │ │ │ │ - ldrsheq r6, [pc], #188 @ │ │ │ │ - sbcseq r6, pc, r4, lsl #24 │ │ │ │ - sbcseq r6, pc, r4, ror #23 │ │ │ │ - sbcseq r6, pc, r4, asr #23 │ │ │ │ - sbcseq r6, pc, r4, lsr #23 │ │ │ │ - sbcseq r6, pc, r4, ror #23 │ │ │ │ - sbcseq r6, pc, r4, asr #23 │ │ │ │ - sbcseq r6, pc, r4, lsr #23 │ │ │ │ - sbcseq r6, pc, r4, lsl #23 │ │ │ │ - sbcseq r6, pc, r4, ror #22 │ │ │ │ - sbcseq r6, pc, r4, asr #22 │ │ │ │ - sbcseq r6, pc, r4, lsr #22 │ │ │ │ - sbcseq r6, pc, r4, lsl #22 │ │ │ │ - sbcseq r6, pc, r0, lsl #23 │ │ │ │ - strheq r2, [r5, #-72] @ 0xffffffb8 │ │ │ │ - sbcseq r6, pc, ip, lsl fp @ │ │ │ │ + sbcseq r6, pc, r4, lsl ip @ │ │ │ │ + sbcseq r6, pc, r4, lsl sp @ │ │ │ │ + sbcseq r6, pc, r8, lsl ip @ │ │ │ │ + sbcseq r6, pc, ip, lsl #24 │ │ │ │ + sbcseq r6, pc, r4, lsl ip @ │ │ │ │ + ldrsheq r6, [pc], #180 @ │ │ │ │ + ldrsbeq r6, [pc], #180 @ │ │ │ │ + ldrheq r6, [pc], #180 @ │ │ │ │ + ldrsheq r6, [pc], #180 @ │ │ │ │ + ldrsbeq r6, [pc], #180 @ │ │ │ │ + ldrheq r6, [pc], #180 @ │ │ │ │ + smullseq r6, pc, r4, fp @ │ │ │ │ + sbcseq r6, pc, r4, ror fp @ │ │ │ │ + sbcseq r6, pc, r4, asr fp @ │ │ │ │ + sbcseq r6, pc, r4, lsr fp @ │ │ │ │ + sbcseq r6, pc, r4, lsl fp @ │ │ │ │ + smullseq r6, pc, r0, fp @ │ │ │ │ + ldrdeq r2, [r5, #-64] @ 0xffffffc0 │ │ │ │ + sbcseq r6, pc, ip, lsr #22 │ │ │ │ @ instruction: 0x016b099c │ │ │ │ - rsceq pc, sp, r0, asr #30 │ │ │ │ - ldrsbeq r6, [pc], #172 @ │ │ │ │ - sbcseq r6, pc, r0, asr #21 │ │ │ │ - sbcseq r6, pc, r8, lsr #21 │ │ │ │ - ldrsbeq r4, [pc], #156 @ │ │ │ │ - rsceq r4, sp, r8, lsr #10 │ │ │ │ - sbcseq fp, sp, r0, lsr lr │ │ │ │ - rscseq r6, r1, r8, asr r8 │ │ │ │ - sbcseq r4, pc, r8, lsl sl @ │ │ │ │ - sbcseq r6, pc, r8, asr sl @ │ │ │ │ - sbcseq r6, pc, r0, asr #20 │ │ │ │ + rsceq pc, sp, r0, asr pc @ │ │ │ │ + sbcseq r6, pc, ip, ror #21 │ │ │ │ + ldrsbeq r6, [pc], #160 @ │ │ │ │ + ldrheq r6, [pc], #168 @ │ │ │ │ + sbcseq r4, pc, ip, ror #19 │ │ │ │ + rsceq r4, sp, r8, lsr r5 │ │ │ │ + sbcseq fp, sp, r0, asr #28 │ │ │ │ + rscseq r6, r1, r8, ror #16 │ │ │ │ + sbcseq r4, pc, r8, lsr #20 │ │ │ │ + sbcseq r6, pc, r8, ror #20 │ │ │ │ + sbcseq r6, pc, r0, asr sl @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r4, [r0, #84] @ 0x54 │ │ │ │ add sl, r0, #80 @ 0x50 │ │ │ │ cmp sl, r4 │ │ │ │ @@ -990382,44 +990382,44 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r2, [sp, #4] │ │ │ │ b 41baa8 │ │ │ │ ldr r2, [pc, #120] @ 41be64 │ │ │ │ add r2, pc, r2 │ │ │ │ b 41bcec │ │ │ │ - sbcseq fp, lr, r8, asr #24 │ │ │ │ - ldrheq sl, [r2], #96 @ 0x60 @ │ │ │ │ - rscseq sl, r2, r8, lsr #13 │ │ │ │ - ldrsheq pc, [lr], #144 @ 0x90 @ │ │ │ │ - ldrsheq r2, [pc], #224 @ │ │ │ │ - ldrsbeq r6, [pc], #140 @ │ │ │ │ - sbcseq pc, lr, r4, lsr #19 │ │ │ │ - ldrheq r6, [pc], #140 @ │ │ │ │ - sbcseq r6, pc, r0, ror #16 │ │ │ │ - rsceq r7, sp, r4, lsr #22 │ │ │ │ - sbcseq pc, lr, r0, lsl r9 @ │ │ │ │ - sbcseq r6, pc, r0, lsr r8 @ │ │ │ │ - sbcseq r6, pc, ip, asr #15 │ │ │ │ - smlaleq r7, sp, r0, sl │ │ │ │ - sbcseq pc, lr, r4, asr r8 @ │ │ │ │ - sbcseq r6, pc, r4, lsl #15 │ │ │ │ - sbcseq pc, lr, r0, lsl #16 │ │ │ │ - sbcseq r6, pc, r8, lsr r7 @ │ │ │ │ - sbcseq r6, pc, r8, lsl r7 @ │ │ │ │ - sbcseq r6, pc, ip, lsl #14 │ │ │ │ - rsceq r6, pc, r0, asr #8 │ │ │ │ - sbcseq r0, pc, r4, lsl r0 @ │ │ │ │ - ldrheq r6, [pc], #108 @ │ │ │ │ - sbcseq pc, lr, r4, asr r7 @ │ │ │ │ - ldrheq r6, [pc], #104 @ │ │ │ │ - sbcseq r6, pc, r4, lsl r6 @ │ │ │ │ - ldrsbeq sl, [r2], #52 @ 0x34 @ │ │ │ │ - sbcseq r6, pc, r0, lsl r6 @ │ │ │ │ - ldrheq sp, [sp], #116 @ 0x74 │ │ │ │ - sbcseq r6, pc, r0, lsr #11 │ │ │ │ + sbcseq fp, lr, r8, asr ip │ │ │ │ + rscseq sl, r2, r0, asr #13 │ │ │ │ + ldrheq sl, [r2], #104 @ 0x68 @ │ │ │ │ + sbcseq pc, lr, r0, lsl #20 │ │ │ │ + sbcseq r2, pc, r0, lsl #30 │ │ │ │ + sbcseq r6, pc, ip, ror #17 │ │ │ │ + ldrheq pc, [lr], #148 @ 0x94 @ │ │ │ │ + sbcseq r6, pc, ip, asr #17 │ │ │ │ + sbcseq r6, pc, r0, ror r8 @ │ │ │ │ + rsceq r7, sp, r4, lsr fp │ │ │ │ + sbcseq pc, lr, r0, lsr #18 │ │ │ │ + sbcseq r6, pc, r0, asr #16 │ │ │ │ + ldrsbeq r6, [pc], #124 @ │ │ │ │ + rsceq r7, sp, r0, lsr #21 │ │ │ │ + sbcseq pc, lr, r4, ror #16 │ │ │ │ + smullseq r6, pc, r4, r7 @ │ │ │ │ + sbcseq pc, lr, r0, lsl r8 @ │ │ │ │ + sbcseq r6, pc, r8, asr #14 │ │ │ │ + sbcseq r6, pc, r8, lsr #14 │ │ │ │ + sbcseq r6, pc, ip, lsl r7 @ │ │ │ │ + rsceq r6, pc, r0, asr r4 @ │ │ │ │ + sbcseq r0, pc, r4, lsr #32 │ │ │ │ + sbcseq r6, pc, ip, asr #13 │ │ │ │ + sbcseq pc, lr, r4, ror #14 │ │ │ │ + sbcseq r6, pc, r8, asr #13 │ │ │ │ + sbcseq r6, pc, r4, lsr #12 │ │ │ │ + rscseq sl, r2, r4, ror #7 │ │ │ │ + sbcseq r6, pc, r0, lsr #12 │ │ │ │ + sbcseq sp, sp, r4, asr #15 │ │ │ │ + ldrheq r6, [pc], #80 @ │ │ │ │ ldr r3, [r0] │ │ │ │ ands r3, r3, #4096 @ 0x1000 │ │ │ │ beq 41bea4 │ │ │ │ ldr r0, [r0, #28] │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ ldrh r3, [r0, #12] │ │ │ │ @@ -990578,15 +990578,15 @@ │ │ │ │ str r4, [r2, #16] │ │ │ │ str ip, [r2, #64] @ 0x40 │ │ │ │ bne 41c0b4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r2, #0 │ │ │ │ add r1, r1, #28 │ │ │ │ add r0, r0, #112 @ 0x70 │ │ │ │ - b e32a38 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ + b e32a50 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r5, [r1, #388] @ 0x184 │ │ │ │ mov r6, r0 │ │ │ │ cmp r5, #0 │ │ │ │ @@ -990608,15 +990608,15 @@ │ │ │ │ ldr r3, [r8, #8] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r8 │ │ │ │ blx r3 │ │ │ │ mov r0, r8 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r4 │ │ │ │ - bl e32a38 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ + bl e32a50 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ ldrh r3, [r4, #42] @ 0x2a │ │ │ │ ldrh r2, [r4, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ sub r3, r3, r2 │ │ │ │ str r4, [r6] │ │ │ │ str r3, [r6, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -990728,15 +990728,15 @@ │ │ │ │ movge ip, r3 │ │ │ │ movlt r3, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp ip, #0 │ │ │ │ bne 41c328 │ │ │ │ mov ip, #0 │ │ │ │ str ip, [sp] │ │ │ │ - bl e32834 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ + bl e3284c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr ip, [r2, #20] │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldrh r3, [ip, #52] @ 0x34 │ │ │ │ ldr lr, [r1, #20] │ │ │ │ ldr ip, [ip, #56] @ 0x38 │ │ │ │ @@ -990793,15 +990793,15 @@ │ │ │ │ ldr ip, [r4, #8] │ │ │ │ cmp ip, #0 │ │ │ │ bne 41c438 │ │ │ │ ldr r1, [r3, #56] @ 0x38 │ │ │ │ cmp r1, r2 │ │ │ │ bhi 41c3e4 │ │ │ │ mov r0, r4 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 41c480 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ ldr r8, [r6, #20] │ │ │ │ ldr lr, [r3, #52] @ 0x34 │ │ │ │ ldr r1, [r8, #56] @ 0x38 │ │ │ │ cmp r1, lr │ │ │ │ @@ -990828,29 +990828,29 @@ │ │ │ │ cmp r2, #0 │ │ │ │ bne 41c4a4 │ │ │ │ mov r2, #0 │ │ │ │ str r2, [sp] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ mov r2, r6 │ │ │ │ - bl e32834 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ + bl e3284c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r6, #24] │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r3, [r6, #16] │ │ │ │ cmp r3, #0 │ │ │ │ bne 41c5f8 │ │ │ │ ldr r3, [r7, #4] │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ b 41c48c │ │ │ │ mov r0, r4 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ mov sl, #0 │ │ │ │ add r9, r6, #12 │ │ │ │ mov r8, r0 │ │ │ │ ldr r2, [r4, #20] │ │ │ │ ldr r3, [r6, #20] │ │ │ │ ldr r2, [r2, #52] @ 0x34 │ │ │ │ ldr r3, [r3, #56] @ 0x38 │ │ │ │ @@ -990859,15 +990859,15 @@ │ │ │ │ ldr r3, [r4, #16] │ │ │ │ cmp r3, #0 │ │ │ │ beq 41c5dc │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r6, [r4, #16] │ │ │ │ - bl e32a38 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ + bl e32a50 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ ldr r1, [r6, #12] │ │ │ │ cmp r1, #0 │ │ │ │ beq 41c5f0 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ ldr ip, [r3, #52] @ 0x34 │ │ │ │ b 41c584 │ │ │ │ mov r1, r2 │ │ │ │ @@ -990881,19 +990881,19 @@ │ │ │ │ movlt r3, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp r2, #0 │ │ │ │ bne 41c580 │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r9 │ │ │ │ str sl, [sp] │ │ │ │ - bl e32834 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ + bl e3284c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ cmp r8, #0 │ │ │ │ beq 41c480 │ │ │ │ mov r0, r8 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ mov r4, r8 │ │ │ │ mov r8, r0 │ │ │ │ b 41c530 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ @@ -991247,15 +991247,15 @@ │ │ │ │ bhi 41cdec │ │ │ │ ldrh r2, [r0, #14] │ │ │ │ cmp r2, r3 │ │ │ │ bls 41cdd0 │ │ │ │ sub fp, r0, #28 │ │ │ │ add r0, fp, #28 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ mov r9, #1 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ str r7, [sp, #56] @ 0x38 │ │ │ │ subs r2, r0, #0 │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ subne r2, r2, #28 │ │ │ │ @@ -991412,15 +991412,15 @@ │ │ │ │ ldr r2, [r0, #4] │ │ │ │ cmp r2, #0 │ │ │ │ bne 41cddc │ │ │ │ ldrh r2, [r0, #14] │ │ │ │ cmp r2, r3 │ │ │ │ bhi 41cb68 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ cmp r0, #0 │ │ │ │ beq 41d180 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ sub fp, r0, #28 │ │ │ │ b 41cb6c │ │ │ │ cmp r6, #0 │ │ │ │ addne r0, r6, r5 │ │ │ │ @@ -991442,15 +991442,15 @@ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ add r3, r3, r6 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ beq 41cfa4 │ │ │ │ add r0, r3, #28 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ ldr fp, [sp, #36] @ 0x24 │ │ │ │ cmp r0, #0 │ │ │ │ subne r0, r0, #28 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ b 41cba0 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldrh r3, [r3, #8] │ │ │ │ @@ -991548,20 +991548,20 @@ │ │ │ │ ldr r2, [r3, #32] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ cmp r2, #0 │ │ │ │ orrne r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ bne 41cda0 │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 41d048 │ │ │ │ b 41cda0 │ │ │ │ mov r0, r4 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 41cda0 │ │ │ │ ldrb r3, [r4, #16] │ │ │ │ cmp r3, #0 │ │ │ │ beq 41d038 │ │ │ │ ldrh sl, [r4, #14] │ │ │ │ ldrh r3, [r4, #12] │ │ │ │ @@ -991685,95 +991685,95 @@ │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r6, #0 │ │ │ │ mov r3, r0 │ │ │ │ sub sp, sp, #12 │ │ │ │ add r0, r0, #12 │ │ │ │ strb r6, [r3, #24] │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r3, r0, #0 │ │ │ │ str r3, [sp] │ │ │ │ beq 41d39c │ │ │ │ ldr r3, [sp] │ │ │ │ add r0, r3, #12 │ │ │ │ strb r6, [r3, #24] │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r9, r0, #0 │ │ │ │ beq 41d388 │ │ │ │ add r0, r9, #12 │ │ │ │ strb r6, [r9, #24] │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs sl, r0, #0 │ │ │ │ beq 41d378 │ │ │ │ add r0, sl, #12 │ │ │ │ strb r6, [sl, #24] │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs fp, r0, #0 │ │ │ │ beq 41d368 │ │ │ │ add r0, fp, #12 │ │ │ │ strb r6, [fp, #24] │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 41d358 │ │ │ │ add r0, r4, #12 │ │ │ │ strb r6, [r4, #24] │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 41d348 │ │ │ │ add r0, r5, #12 │ │ │ │ strb r6, [r5, #24] │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r7, r0, #0 │ │ │ │ beq 41d338 │ │ │ │ add r0, r7, #12 │ │ │ │ strb r6, [r7, #24] │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 41d328 │ │ │ │ add r0, r8, #12 │ │ │ │ strb r6, [r8, #24] │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ cmp r0, #0 │ │ │ │ beq 41d318 │ │ │ │ str r0, [sp, #4] │ │ │ │ bl 41d228 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ cmp r0, #0 │ │ │ │ bne 41d300 │ │ │ │ mov r0, r8 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r8, r0, #0 │ │ │ │ bne 41d2ec │ │ │ │ mov r0, r7 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r7, r0, #0 │ │ │ │ bne 41d2d8 │ │ │ │ mov r0, r5 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 41d2c4 │ │ │ │ mov r0, r4 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 41d2b0 │ │ │ │ mov r0, fp │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs fp, r0, #0 │ │ │ │ bne 41d29c │ │ │ │ mov r0, sl │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs sl, r0, #0 │ │ │ │ bne 41d288 │ │ │ │ mov r0, r9 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r9, r0, #0 │ │ │ │ bne 41d274 │ │ │ │ ldr r0, [sp] │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r3, r0, #0 │ │ │ │ str r3, [sp] │ │ │ │ bne 41d25c │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r2, [r0, #20] │ │ │ │ ldr ip, [r2, #52] @ 0x34 │ │ │ │ @@ -992336,20 +992336,20 @@ │ │ │ │ ldr r3, [r0, #372] @ 0x174 │ │ │ │ ldr r2, [r0, #376] @ 0x178 │ │ │ │ ldr r3, [r3, #40] @ 0x28 │ │ │ │ ldr r2, [r2, #96] @ 0x60 │ │ │ │ mov r7, r0 │ │ │ │ add r0, r1, #112 @ 0x70 │ │ │ │ ldr r8, [r3, r2, lsl #2] │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 41dc98 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r0, r5 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r5, r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ lsr r2, r3, #5 │ │ │ │ ldr r2, [r8, r2, lsl #2] │ │ │ │ and r3, r3, #31 │ │ │ │ @@ -992420,15 +992420,15 @@ │ │ │ │ b 41dd18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ add r0, r1, #112 @ 0x70 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r4, r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r2, [r5, #376] @ 0x178 │ │ │ │ ldr r3, [r2, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r6, #0 │ │ │ │ beq 41de40 │ │ │ │ @@ -992455,15 +992455,15 @@ │ │ │ │ beq 41de50 │ │ │ │ ldr r2, [r5, #376] @ 0x178 │ │ │ │ ldr r3, [r2, #28] │ │ │ │ cmp r3, #0 │ │ │ │ movne r6, #1 │ │ │ │ bne 41dde8 │ │ │ │ mov r0, r4 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 41ddd4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ @@ -992863,18 +992863,18 @@ │ │ │ │ tst r3, #8 │ │ │ │ bne 41eec4 │ │ │ │ ldr r3, [sl, #116] @ 0x74 │ │ │ │ cmp r3, #192 @ 0xc0 │ │ │ │ movcs r3, #192 @ 0xc0 │ │ │ │ str r3, [fp, #-128] @ 0xffffff80 │ │ │ │ add r0, sl, #112 @ 0x70 │ │ │ │ - bl e32fb8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41932c> │ │ │ │ + bl e32fd0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41932c> │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 41ed30 │ │ │ │ - bl e3303c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4193b0> │ │ │ │ + bl e33054 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4193b0> │ │ │ │ mov r3, #0 │ │ │ │ str r3, [fp, #-88] @ 0xffffffa8 │ │ │ │ str r3, [fp, #-68] @ 0xffffffbc │ │ │ │ str r3, [fp, #-96] @ 0xffffffa0 │ │ │ │ str r3, [fp, #-108] @ 0xffffff94 │ │ │ │ str r3, [fp, #-104] @ 0xffffff98 │ │ │ │ str r3, [fp, #-84] @ 0xffffffac │ │ │ │ @@ -992952,15 +992952,15 @@ │ │ │ │ str r8, [fp, #-68] @ 0xffffffbc │ │ │ │ bl 41c104 │ │ │ │ ldm r7, {r0, r1} │ │ │ │ cmp r5, #0 │ │ │ │ stmdb r6, {r0, r1} │ │ │ │ beq 41e6b8 │ │ │ │ mov r0, r5 │ │ │ │ - bl e3303c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4193b0> │ │ │ │ + bl e33054 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4193b0> │ │ │ │ mov r8, r5 │ │ │ │ mov r5, r0 │ │ │ │ b 41e508 │ │ │ │ ldr r3, [fp, #-64] @ 0xffffffc0 │ │ │ │ add r3, r3, #248 @ 0xf8 │ │ │ │ b 41e27c │ │ │ │ ldr r3, [fp, #-64] @ 0xffffffc0 │ │ │ │ @@ -993677,27 +993677,27 @@ │ │ │ │ ldr r2, [r3, #52] @ 0x34 │ │ │ │ cmp r5, r2 │ │ │ │ bcc 41f228 │ │ │ │ ldr r3, [r3, #56] @ 0x38 │ │ │ │ cmp r5, r3 │ │ │ │ bcs 41f204 │ │ │ │ mov r0, r4 │ │ │ │ - bl e3303c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4193b0> │ │ │ │ + bl e33054 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4193b0> │ │ │ │ cmp r0, #0 │ │ │ │ beq 41f1a8 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr r2, [r3, #52] @ 0x34 │ │ │ │ cmp r5, r2 │ │ │ │ bcc 41f1a8 │ │ │ │ ldr r3, [r3, #56] @ 0x38 │ │ │ │ cmp r5, r3 │ │ │ │ bcs 41f1a8 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl e3303c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4193b0> │ │ │ │ + bl e33054 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4193b0> │ │ │ │ cmp r0, #0 │ │ │ │ bne 41f178 │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [r4, #16] │ │ │ │ cmp r4, #0 │ │ │ │ bne 41f1a8 │ │ │ │ ldr r2, [r3, #20] │ │ │ │ @@ -993744,27 +993744,27 @@ │ │ │ │ sub sp, sp, #12 │ │ │ │ cmp r4, #0 │ │ │ │ mov r6, r1 │ │ │ │ mov r7, r0 │ │ │ │ beq 41f3b8 │ │ │ │ mov r2, #0 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl e32a38 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ + bl e32a50 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ add r8, r6, #12 │ │ │ │ mov r0, r8 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 41f330 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ mov r9, #0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r8 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r4 │ │ │ │ - bl e32a38 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ + bl e32a50 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ ldr r0, [r6, #16] │ │ │ │ str r0, [r4, #16] │ │ │ │ cmp r0, #0 │ │ │ │ beq 41f340 │ │ │ │ ldr r1, [r0, #12] │ │ │ │ add r0, r0, #12 │ │ │ │ cmp r1, #0 │ │ │ │ @@ -993782,19 +993782,19 @@ │ │ │ │ movlt r2, ip │ │ │ │ movlt r3, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp r2, #0 │ │ │ │ bne 41f2d8 │ │ │ │ mov r2, r4 │ │ │ │ str r9, [sp] │ │ │ │ - bl e32834 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ + bl e3284c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ cmp r5, #0 │ │ │ │ beq 41f330 │ │ │ │ mov r0, r5 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ mov r4, r5 │ │ │ │ mov r5, r0 │ │ │ │ b 41f29c │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r6, #24] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ @@ -993820,30 +993820,30 @@ │ │ │ │ movlt r3, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp r2, #0 │ │ │ │ bne 41f36c │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r7 │ │ │ │ str r9, [sp] │ │ │ │ - bl e32834 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ + bl e3284c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ b 41f314 │ │ │ │ mov r3, r1 │ │ │ │ b 41f308 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ blx r3 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ - bl e32a38 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ + bl e32a50 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ b 41f27c │ │ │ │ mov r3, r1 │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r7 │ │ │ │ str r9, [sp] │ │ │ │ - bl e32834 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ + bl e3284c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ b 41f314 │ │ │ │ ldr r3, [r1, #28] │ │ │ │ ldr ip, [r1] │ │ │ │ mov r2, r1 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr r3, [r0, #400] @ 0x190 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ @@ -994114,25 +994114,25 @@ │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ blx r3 │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl e32a38 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ + bl e32a50 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ mov r3, #0 │ │ │ │ add r0, r4, #12 │ │ │ │ strb r3, [r4, #24] │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r4, r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 41d228 │ │ │ │ mov r0, r4 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 41f85c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r3, [r1, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr ip, [pc, #48] @ 41f8bc │ │ │ │ @@ -994638,47 +994638,47 @@ │ │ │ │ ldr r3, [ip, #96] @ 0x60 │ │ │ │ mov r0, sl │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ add r4, r4, r3, lsl #2 │ │ │ │ bl 2e840c │ │ │ │ str r0, [r4, #4] │ │ │ │ add r0, sl, #112 @ 0x70 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 42009c │ │ │ │ ldrh r2, [r5, #12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ bl 2e7d20 │ │ │ │ mov r0, r5 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 42007c │ │ │ │ add r0, sl, #236 @ 0xec │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 4200cc │ │ │ │ ldrh r2, [r5, #12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ bl 2e7d20 │ │ │ │ mov r0, r5 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 4200ac │ │ │ │ add r0, sl, #360 @ 0x168 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 4200fc │ │ │ │ ldrh r2, [r5, #12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ bl 2e7d20 │ │ │ │ mov r0, r5 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 4200dc │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [r3, #20] │ │ │ │ cmp r2, r3 │ │ │ │ sub r6, r3, #96 @ 0x60 │ │ │ │ @@ -995165,27 +995165,27 @@ │ │ │ │ bl 41d614 │ │ │ │ b 420a0c │ │ │ │ cmneq r2, ip, lsl r7 │ │ │ │ @ instruction: 0xffffc57c │ │ │ │ @ instruction: 0xffffc534 │ │ │ │ cmneq r2, r4, asr #13 │ │ │ │ andeq r1, r0, r4, ror #14 │ │ │ │ - cmpeq r4, r4, lsl #22 │ │ │ │ + cmpeq r4, ip, lsl fp │ │ │ │ andeq r0, r0, pc, asr #6 │ │ │ │ cmnpeq r1, r0, asr #7 @ p-variant is OBSOLETE │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - sbcseq r0, pc, r0, asr r9 @ │ │ │ │ - sbcseq r6, lr, r4, lsl #7 │ │ │ │ - ldrsheq r1, [pc], #8 @ │ │ │ │ - sbcseq r1, pc, r4, lsl #1 │ │ │ │ - ldrsheq r0, [pc], #132 @ │ │ │ │ - sbcseq r6, lr, ip, lsr #6 │ │ │ │ - ldrsbeq r1, [pc], #4 @ │ │ │ │ - ldrheq r0, [pc], #136 @ │ │ │ │ - ldrsheq r6, [lr], #32 │ │ │ │ + sbcseq r0, pc, r0, ror #18 │ │ │ │ + smullseq r6, lr, r4, r3 │ │ │ │ + sbcseq r1, pc, r8, lsl #2 │ │ │ │ + smullseq r1, pc, r4, r0 @ │ │ │ │ + sbcseq r0, pc, r4, lsl #18 │ │ │ │ + sbcseq r6, lr, ip, lsr r3 │ │ │ │ + sbcseq r1, pc, r4, ror #1 │ │ │ │ + sbcseq r0, pc, r8, asr #17 │ │ │ │ + sbcseq r6, lr, r0, lsl #6 │ │ │ │ @ instruction: 0xffffac48 │ │ │ │ @ instruction: 0xffffad94 │ │ │ │ @ instruction: 0xffffac2c │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r0, r0, r5, lsl #8 │ │ │ │ mov r3, r2 │ │ │ │ @@ -996462,23 +996462,23 @@ │ │ │ │ moveq r4, #1 │ │ │ │ lslne r3, r3, #1 │ │ │ │ movne r2, r3 │ │ │ │ movne r4, #2 │ │ │ │ b 421bec │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r0, r0, r5, lsl #8 │ │ │ │ - ldrsbeq r0, [pc], #136 @ │ │ │ │ - ldrsheq r0, [pc], #0 @ │ │ │ │ - sbcseq r5, lr, r8, lsr #22 │ │ │ │ - sbcseq r0, pc, r4, lsl #16 │ │ │ │ - sbcseq r0, pc, r0, lsr r0 @ │ │ │ │ - sbcseq r5, lr, r8, ror #20 │ │ │ │ - sbcseq r0, pc, r0, ror #15 │ │ │ │ - ldrsbeq pc, [lr], #252 @ 0xfc @ │ │ │ │ - sbcseq r5, lr, r4, lsl sl │ │ │ │ + sbcseq r0, pc, r8, ror #17 │ │ │ │ + sbcseq r0, pc, r0, lsl #2 │ │ │ │ + sbcseq r5, lr, r8, lsr fp │ │ │ │ + sbcseq r0, pc, r4, lsl r8 @ │ │ │ │ + sbcseq r0, pc, r0, asr #32 │ │ │ │ + sbcseq r5, lr, r8, ror sl │ │ │ │ + ldrsheq r0, [pc], #112 @ │ │ │ │ + sbcseq pc, lr, ip, ror #31 │ │ │ │ + sbcseq r5, lr, r4, lsr #20 │ │ │ │ ldr r0, [r0] │ │ │ │ and r0, r0, #528384 @ 0x81000 │ │ │ │ sub r0, r0, #528384 @ 0x81000 │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ bx lr │ │ │ │ ldr r1, [r1, #4] │ │ │ │ @@ -997376,30 +997376,30 @@ │ │ │ │ add r4, r4, #1 │ │ │ │ mov r1, r0 │ │ │ │ str fp, [r0, #12] │ │ │ │ str r9, [r0, #28] │ │ │ │ str r7, [r0, #16] │ │ │ │ str r8, [r0, #24] │ │ │ │ add r0, sp, #24 │ │ │ │ - bl e33098 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41940c> │ │ │ │ + bl e330b0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41940c> │ │ │ │ b 422a74 │ │ │ │ add r3, r5, r4, lsl #5 │ │ │ │ mov r2, #32 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r3 │ │ │ │ bl 53d00 │ │ │ │ sub r7, r7, #1 │ │ │ │ add r4, r4, #1 │ │ │ │ mov r1, r0 │ │ │ │ str fp, [r0, #16] │ │ │ │ str r9, [r0, #24] │ │ │ │ str r7, [r0, #12] │ │ │ │ str r8, [r0, #28] │ │ │ │ add r0, sp, #28 │ │ │ │ - bl e33098 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41940c> │ │ │ │ + bl e330b0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41940c> │ │ │ │ b 422a74 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ ldr r8, [sp, #16] │ │ │ │ mov r4, fp │ │ │ │ mov r5, r7 │ │ │ │ add r3, sp, #52 @ 0x34 │ │ │ │ mov r1, r8 │ │ │ │ @@ -997453,15 +997453,15 @@ │ │ │ │ mov r5, r0 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ ldr r3, [r4, r3, lsl #2] │ │ │ │ str r3, [sp, #32] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldm r8, {r1, r2} │ │ │ │ - bl e33118 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41948c> │ │ │ │ + bl e33130 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41948c> │ │ │ │ cmp r0, #0 │ │ │ │ beq 422cb8 │ │ │ │ ldr r2, [r0, #28] │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r2, [r2, #96] @ 0x60 │ │ │ │ cmp r2, r3 │ │ │ │ bcs 422ca8 │ │ │ │ @@ -997469,23 +997469,23 @@ │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ ldr r2, [r2, #96] @ 0x60 │ │ │ │ ldr r1, [r4, r3, lsl #2] │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r1, r2 │ │ │ │ strhi r2, [r4, r3, lsl #2] │ │ │ │ ldm r8, {r1, r2} │ │ │ │ - bl e3314c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4194c0> │ │ │ │ + bl e33164 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4194c0> │ │ │ │ cmp r0, #0 │ │ │ │ bne 422c78 │ │ │ │ ldr r3, [r5] │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldm r7, {r1, r2} │ │ │ │ - bl e33118 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41948c> │ │ │ │ + bl e33130 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x41948c> │ │ │ │ subs sl, r0, #0 │ │ │ │ movne r6, #0 │ │ │ │ bne 422d2c │ │ │ │ b 422d8c │ │ │ │ cmp r6, #0 │ │ │ │ beq 422cf4 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ @@ -997498,15 +997498,15 @@ │ │ │ │ cmp r3, r9 │ │ │ │ beq 422d14 │ │ │ │ mov r1, r9 │ │ │ │ bl 3efc48 │ │ │ │ mov r6, sl │ │ │ │ mov r0, sl │ │ │ │ ldm r7, {r1, r2} │ │ │ │ - bl e3314c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4194c0> │ │ │ │ + bl e33164 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4194c0> │ │ │ │ subs sl, r0, #0 │ │ │ │ beq 422d8c │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r0, [sl, #24] │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ ldr r1, [r4, r3, lsl #2] │ │ │ │ ldr r2, [r0, #96] @ 0x60 │ │ │ │ @@ -998405,15 +998405,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r8] │ │ │ │ bl 434d88 │ │ │ │ mov r1, r9 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl e2fc70 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415fe4> │ │ │ │ + bl e2fc88 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x415fe4> │ │ │ │ ldr r3, [r9, #32] │ │ │ │ cmp r3, r6 │ │ │ │ movcc r3, r6 │ │ │ │ str r3, [r9, #32] │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ andeq r0, r0, r3, lsl #8 │ │ │ │ @@ -998475,15 +998475,15 @@ │ │ │ │ mov r1, #60 @ 0x3c │ │ │ │ mov sl, r0 │ │ │ │ ldr r0, [r9, #8] │ │ │ │ bl 2ebb14 │ │ │ │ mov fp, r0 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r9, #8] │ │ │ │ - bl e2fd50 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4160c4> │ │ │ │ + bl e2fd68 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4160c4> │ │ │ │ ldr r3, [sl, #8] │ │ │ │ str sl, [fp, #28] │ │ │ │ bic r3, r3, #65536 @ 0x10000 │ │ │ │ str r3, [sl, #8] │ │ │ │ mov r0, r9 │ │ │ │ str fp, [sl, #60] @ 0x3c │ │ │ │ bl 2ed9f0 │ │ │ │ @@ -999619,15 +999619,15 @@ │ │ │ │ cmp ip, lr │ │ │ │ movcc ip, lr │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r2, #48] @ 0x30 │ │ │ │ bne 424e18 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ mov r1, r5 │ │ │ │ - bl e2fcc0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416034> │ │ │ │ + bl e2fcd8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416034> │ │ │ │ ldr r0, [r4, #4] │ │ │ │ ldr r3, [pc, #1340] @ 425390 │ │ │ │ lsr lr, r0, #7 │ │ │ │ cmp r0, r3 │ │ │ │ beq 425128 │ │ │ │ ldr ip, [r4, #20] │ │ │ │ subs r7, lr, #8 │ │ │ │ @@ -999968,16 +999968,16 @@ │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ eoreq r0, r0, #21 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andmi r0, r0, r1, lsl #4 │ │ │ │ @ instruction: 0xfffff374 │ │ │ │ andeq r0, r0, r1, lsr #5 │ │ │ │ @ instruction: 0xfffff1c8 │ │ │ │ - cmpeq r4, r8, lsl #20 │ │ │ │ - smlaltteq r8, r4, ip, r9 │ │ │ │ + cmpeq r4, r0, lsr #20 │ │ │ │ + cmpeq r4, r4, lsl #20 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r2, [pc, #2092] @ 425c0c │ │ │ │ @@ -1000061,28 +1000061,28 @@ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ strne r8, [r2, #4] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ str r2, [r3, #16] │ │ │ │ mov r0, fp │ │ │ │ str r2, [r3, #20] │ │ │ │ - bl e30064 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4163d8> │ │ │ │ + bl e3007c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4163d8> │ │ │ │ ldr r4, [fp, #16] │ │ │ │ cmp r8, r4 │ │ │ │ sub r4, r4, #96 @ 0x60 │ │ │ │ str r0, [fp, #8] │ │ │ │ bne 42554c │ │ │ │ b 425710 │ │ │ │ ldr r0, [fp, #8] │ │ │ │ mov r1, #60 @ 0x3c │ │ │ │ bl 2ebb14 │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [fp, #8] │ │ │ │ - bl e2fd50 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4160c4> │ │ │ │ + bl e2fd68 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x4160c4> │ │ │ │ ldr r3, [r4, #100] @ 0x64 │ │ │ │ str r4, [r7, #28] │ │ │ │ cmp r8, r3 │ │ │ │ str r7, [r4, #60] @ 0x3c │ │ │ │ sub r4, r3, #96 @ 0x60 │ │ │ │ bne 425548 │ │ │ │ ldr r4, [fp, #16] │ │ │ │ @@ -1000185,15 +1000185,15 @@ │ │ │ │ cmp r8, r4 │ │ │ │ sub r4, r4, #96 @ 0x60 │ │ │ │ bne 42558c │ │ │ │ ldr r0, [fp, #8] │ │ │ │ ldr r1, [pc, #1296] @ 425c28 │ │ │ │ mov r2, #0 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl e2fd90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416104> │ │ │ │ + bl e2fda8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x416104> │ │ │ │ ldr r1, [fp, #16] │ │ │ │ mov r2, #0 │ │ │ │ ldr r4, [r1, #4] │ │ │ │ cmp r8, r1 │ │ │ │ sub r4, r4, #96 @ 0x60 │ │ │ │ sub r1, r1, #96 @ 0x60 │ │ │ │ str r2, [fp, #44] @ 0x2c │ │ │ │ @@ -1001137,17 +1001137,17 @@ │ │ │ │ cmneq r1, r4, lsr r1 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andeq sl, fp, r5, lsl #16 │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ cmneq r1, r4, asr #28 │ │ │ │ andeq r1, r0, r8, lsl r7 │ │ │ │ - cmpeq r4, r4, ror #14 │ │ │ │ - sbcseq r5, lr, r0, lsr #25 │ │ │ │ - rsceq r4, sp, r0, asr #23 │ │ │ │ + cmpeq r4, ip, ror r7 │ │ │ │ + ldrheq r5, [lr], #192 @ 0xc0 │ │ │ │ + ldrdeq r4, [sp], #176 @ 0xb0 @ │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ mrrcne 0, 0, r0, r0, cr15 @ │ │ │ │ ldr r3, [r0] │ │ │ │ ands r3, r3, #4096 @ 0x1000 │ │ │ │ beq 42664c │ │ │ │ ldr r0, [r0, #28] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -1001199,15 +1001199,15 @@ │ │ │ │ cmp r3, r5 │ │ │ │ str ip, [r2, #16] │ │ │ │ bne 4266b8 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r2, #0 │ │ │ │ add r1, r1, #28 │ │ │ │ add r0, r0, #64 @ 0x40 │ │ │ │ - b e32a38 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ + b e32a50 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ ldr ip, [r2, #96] @ 0x60 │ │ │ │ ldr r3, [r1, #20] │ │ │ │ @@ -1001219,23 +1001219,23 @@ │ │ │ │ ldr r1, [r2, #4] │ │ │ │ lsr ip, r3, #5 │ │ │ │ ldr r2, [r1, ip, lsl #2] │ │ │ │ mov lr, #1 │ │ │ │ and r3, r3, #31 │ │ │ │ orr r3, r2, lr, lsl r3 │ │ │ │ str r3, [r1, ip, lsl #2] │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r4, r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r1, r4 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r5 │ │ │ │ bl 4266f8 │ │ │ │ mov r0, r4 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 426750 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -1001363,15 +1001363,15 @@ │ │ │ │ movge ip, r3 │ │ │ │ movlt r3, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp ip, #0 │ │ │ │ bne 426954 │ │ │ │ mov ip, #0 │ │ │ │ str ip, [sp] │ │ │ │ - bl e32834 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ + bl e3284c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr ip, [r2, #20] │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldrh r3, [ip, #52] @ 0x34 │ │ │ │ ldr lr, [r1, #20] │ │ │ │ ldr ip, [ip, #56] @ 0x38 │ │ │ │ @@ -1001411,15 +1001411,15 @@ │ │ │ │ ldrh r3, [r0, #14] │ │ │ │ cmp r3, r1 │ │ │ │ bhi 4269f8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ cmp r0, #0 │ │ │ │ beq 426a58 │ │ │ │ sub r0, r0, #28 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #0 │ │ │ │ @@ -1001466,15 +1001466,15 @@ │ │ │ │ cmp r1, #0 │ │ │ │ bne 426b3c │ │ │ │ ldr r1, [r3, #48] @ 0x30 │ │ │ │ cmp r1, #0 │ │ │ │ ldrheq r3, [r3, #42] @ 0x2a │ │ │ │ subeq r3, r3, r2 │ │ │ │ addeq r6, r6, r3 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ cmp r0, #0 │ │ │ │ sub r3, r0, #28 │ │ │ │ bne 426af0 │ │ │ │ cmp r8, r6 │ │ │ │ movhi sl, r4 │ │ │ │ movhi r8, r6 │ │ │ │ add r4, r4, r9 │ │ │ │ @@ -1001711,25 +1001711,25 @@ │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #28 │ │ │ │ mov sl, r0 │ │ │ │ add r0, r0, #12 │ │ │ │ mov r8, r1 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 426f28 │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ beq 426f30 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r8 │ │ │ │ bl 426ed4 │ │ │ │ mov r0, r4 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 426f00 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sl, #20] │ │ │ │ ldr r2, [r4, #20] │ │ │ │ ldr r0, [r3] │ │ │ │ @@ -1001907,15 +1001907,15 @@ │ │ │ │ beq 427248 │ │ │ │ ldr fp, [pc, #496] @ 4273e4 │ │ │ │ add r8, r8, r5 │ │ │ │ ldrh r3, [r4, #40] @ 0x28 │ │ │ │ cmp r3, r8 │ │ │ │ bcs 427248 │ │ │ │ add r0, r4, #28 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ cmp r0, #0 │ │ │ │ beq 427250 │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ sub r5, r0, #28 │ │ │ │ cmp r3, #0 │ │ │ │ beq 42725c │ │ │ │ ldr r1, [r3, #24] │ │ │ │ @@ -1002443,15 +1002443,15 @@ │ │ │ │ bne 427968 │ │ │ │ b 427940 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ands r0, r6, #2 │ │ │ │ bne 4278f4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - @ instruction: 0x01446492 │ │ │ │ + smlaltbeq r6, r4, sl, r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r8, [r2, #28] │ │ │ │ ldr r4, [r0, #68] @ 0x44 │ │ │ │ ldr r3, [r8, #4] │ │ │ │ @@ -1002589,18 +1002589,18 @@ │ │ │ │ b 427af0 │ │ │ │ cmp r3, #1 │ │ │ │ bne 427bd4 │ │ │ │ b 427af0 │ │ │ │ andeq r0, r0, r3, lsl #8 │ │ │ │ andeq r0, r0, r6, lsr #6 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - ldrdeq r6, [r4, #-14] │ │ │ │ - smlalbteq r6, r4, r4, r0 │ │ │ │ + strdeq r6, [r4, #-6] │ │ │ │ + ldrdeq r6, [r4, #-12] │ │ │ │ andeq r0, r0, r5, lsl #8 │ │ │ │ - cmpeq r4, r2, lsl r0 │ │ │ │ + cmpeq r4, sl, lsr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r6, [r1, #16] │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp r6, #0 │ │ │ │ @@ -1003767,23 +1003767,23 @@ │ │ │ │ mov r1, #4 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ add r2, r2, #31 │ │ │ │ lsr r2, r2, #5 │ │ │ │ bl 2ebbf4 │ │ │ │ str r0, [r4, #4] │ │ │ │ mov r0, r7 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 428f40 │ │ │ │ mov r1, r4 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r7 │ │ │ │ bl 4266f8 │ │ │ │ mov r0, r4 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 428f20 │ │ │ │ ldr r2, [sl, #36] @ 0x24 │ │ │ │ b 428ec8 │ │ │ │ bic r3, r3, #8 │ │ │ │ str r3, [r7] │ │ │ │ ldr r3, [r4, #8] │ │ │ │ @@ -1004284,24 +1004284,24 @@ │ │ │ │ add r0, r1, #12 │ │ │ │ lsr r1, r3, #5 │ │ │ │ ldr r2, [ip, r1, lsl #2] │ │ │ │ mov lr, #1 │ │ │ │ and r3, r3, #31 │ │ │ │ orr r3, r2, lr, lsl r3 │ │ │ │ str r3, [ip, r1, lsl #2] │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r4, r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, r4 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r0, r7 │ │ │ │ bl 4296a4 │ │ │ │ mov r0, r4 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 429734 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -1004393,23 +1004393,23 @@ │ │ │ │ mov r2, r0 │ │ │ │ ldm r3, {r0, r1} │ │ │ │ stm r2, {r0, r1} │ │ │ │ ldr r1, [r4, #20] │ │ │ │ ldr r0, [r6, #12] │ │ │ │ bl 2e7d20 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r4, r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ bl 42987c │ │ │ │ mov r0, r4 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 4298e8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r3, [r1] │ │ │ │ ands r2, r3, #2 │ │ │ │ beq 429938 │ │ │ │ and r3, r3, #4 │ │ │ │ @@ -1004964,15 +1004964,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r3, [r4, #32] │ │ │ │ subne r3, r3, r5 │ │ │ │ strne r3, [r4, #32] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ add r1, r6, #40 @ 0x28 │ │ │ │ add r0, r4, #28 │ │ │ │ - bl e32a38 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ + bl e32a50 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ ldrb r3, [r4, #101] @ 0x65 │ │ │ │ cmp r3, #0 │ │ │ │ bne 42a1e8 │ │ │ │ ldr r3, [r6, #20] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #4 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ @@ -1004982,15 +1004982,15 @@ │ │ │ │ cmp r2, #0 │ │ │ │ str r3, [r4, #32] │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ add r1, r6, #28 │ │ │ │ add r0, r4, #24 │ │ │ │ mov r2, #0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ - b e32a38 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ + b e32a50 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ sub sp, sp, #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ @@ -1005221,15 +1005221,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r2, [r0, #52] @ 0x34 │ │ │ │ str r1, [r0, #56] @ 0x38 │ │ │ │ strb r3, [r0, #65] @ 0x41 │ │ │ │ mov r6, r0 │ │ │ │ add r0, r0, #12 │ │ │ │ mov r5, r1 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 42a63c │ │ │ │ ldr r3, [r4, #20] │ │ │ │ ldr r2, [r6, #20] │ │ │ │ ldr r1, [r3, #52] @ 0x34 │ │ │ │ ldr r2, [r2, #52] @ 0x34 │ │ │ │ ldr r0, [r5] │ │ │ │ @@ -1005246,15 +1005246,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 42a214 │ │ │ │ ldm r7, {r2, r3} │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 42a590 │ │ │ │ mov r0, r4 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 42a5d8 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldrh r2, [r3, #8] │ │ │ │ clz r3, r2 │ │ │ │ cmp r2, #0 │ │ │ │ @@ -1005354,24 +1005354,24 @@ │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 42a590 │ │ │ │ ldr r3, [fp] │ │ │ │ add r0, r8, #12 │ │ │ │ str fp, [r8, #56] @ 0x38 │ │ │ │ str r3, [r8, #52] @ 0x34 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 42a810 │ │ │ │ ldr r1, [r5, #20] │ │ │ │ mov r3, r4 │ │ │ │ mov r2, fp │ │ │ │ mov r0, r6 │ │ │ │ bl 42a658 │ │ │ │ mov r0, r5 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 42a7ec │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldrh r2, [r5, #10] │ │ │ │ b 42a750 │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ @@ -1005529,15 +1005529,15 @@ │ │ │ │ strne r3, [r4, #32] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r3, r1 │ │ │ │ mov r1, ip │ │ │ │ mov ip, #0 │ │ │ │ str ip, [sp] │ │ │ │ - bl e32834 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ + bl e3284c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ ldrb r3, [r4, #101] @ 0x65 │ │ │ │ cmp r3, #0 │ │ │ │ bne 42aabc │ │ │ │ ldr r3, [r6, #20] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #4 │ │ │ │ bne 42aa14 │ │ │ │ @@ -1005615,15 +1005615,15 @@ │ │ │ │ bne 42abc0 │ │ │ │ ldr r3, [r1, #20] │ │ │ │ b 42ab84 │ │ │ │ mov r3, r1 │ │ │ │ mov r1, ip │ │ │ │ mov ip, #0 │ │ │ │ str ip, [sp] │ │ │ │ - bl e32834 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ + bl e3284c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r1, [ip, #4] │ │ │ │ cmp r1, #0 │ │ │ │ beq 42ac58 │ │ │ │ ldrb r3, [r1, #39] @ 0x27 │ │ │ │ mov ip, r1 │ │ │ │ @@ -1005912,18 +1005912,18 @@ │ │ │ │ ldr r2, [r4, #32] │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ cmp r2, r3 │ │ │ │ bhi 42b15c │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ add r0, r4, #28 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 42b07c │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ ldrb r3, [r5, #26] │ │ │ │ add r8, sp, #16 │ │ │ │ cmp r3, #0 │ │ │ │ mov r6, r0 │ │ │ │ bne 42b0e4 │ │ │ │ ldrb r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -1005933,15 +1005933,15 @@ │ │ │ │ bl 41f814 │ │ │ │ ldr r2, [r4, #36] @ 0x24 │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ cmp r2, r3 │ │ │ │ bls 42b07c │ │ │ │ subs r0, r6, #0 │ │ │ │ beq 42b07c │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ mov r5, r6 │ │ │ │ ldrb r3, [r5, #26] │ │ │ │ cmp r3, #0 │ │ │ │ mov r6, r0 │ │ │ │ bne 42b0e4 │ │ │ │ ldrb r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -1005962,18 +1005962,18 @@ │ │ │ │ add r1, r5, #12 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 429ef8 │ │ │ │ b 42b0c8 │ │ │ │ add r0, r4, #24 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 42b08c │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ ldrb r3, [r5, #38] @ 0x26 │ │ │ │ add r8, sp, #16 │ │ │ │ cmp r3, #0 │ │ │ │ mov r6, r0 │ │ │ │ bne 42b1ac │ │ │ │ ldrb r3, [r5, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -1005983,15 +1005983,15 @@ │ │ │ │ bl 41f814 │ │ │ │ ldr r2, [r4, #32] │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ cmp r2, r3 │ │ │ │ bls 42b08c │ │ │ │ subs r0, r6, #0 │ │ │ │ beq 42b08c │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ mov r5, r6 │ │ │ │ ldrb r3, [r5, #38] @ 0x26 │ │ │ │ cmp r3, #0 │ │ │ │ mov r6, r0 │ │ │ │ bne 42b1ac │ │ │ │ ldrb r3, [r5, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -1006039,15 +1006039,15 @@ │ │ │ │ mov r5, r0 │ │ │ │ bne 42b35c │ │ │ │ add r4, r5, #24 │ │ │ │ add r7, r6, #28 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - bl e32a38 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ + bl e32a50 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ ldr r2, [r5, #24] │ │ │ │ cmp r2, #0 │ │ │ │ beq 42b44c │ │ │ │ ldrb r0, [r6, #67] @ 0x43 │ │ │ │ b 42b2e0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 42b33c │ │ │ │ @@ -1006079,29 +1006079,29 @@ │ │ │ │ b 42b2b8 │ │ │ │ mov r3, r1 │ │ │ │ mov r1, r2 │ │ │ │ mov ip, #0 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ - bl e32834 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ + bl e3284c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ b 42b260 │ │ │ │ ldr r1, [r2, #4] │ │ │ │ cmp r1, #0 │ │ │ │ beq 42b464 │ │ │ │ ldrb r3, [r1, #39] @ 0x27 │ │ │ │ mov r2, r1 │ │ │ │ cmp r3, #0 │ │ │ │ beq 42b33c │ │ │ │ b 42b314 │ │ │ │ add r7, r0, #28 │ │ │ │ add r8, r6, #40 @ 0x28 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl e32a38 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ + bl e32a50 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418dac> │ │ │ │ ldr r2, [r5, #28] │ │ │ │ cmp r2, #0 │ │ │ │ beq 42b458 │ │ │ │ ldrb r0, [r6, #67] @ 0x43 │ │ │ │ b 42b3b8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 42b3f4 │ │ │ │ @@ -1006141,15 +1006141,15 @@ │ │ │ │ b 42b3ec │ │ │ │ mov r3, r1 │ │ │ │ mov r1, r2 │ │ │ │ mov ip, #0 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r7 │ │ │ │ str ip, [sp] │ │ │ │ - bl e32834 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ + bl e3284c , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x418ba8> │ │ │ │ ldrb r3, [r5, #101] @ 0x65 │ │ │ │ cmp r3, #0 │ │ │ │ bne 42b280 │ │ │ │ ldr r3, [r4] │ │ │ │ tst r3, #4 │ │ │ │ bne 42b260 │ │ │ │ b 42b280 │ │ │ │ @@ -1006729,15 +1006729,15 @@ │ │ │ │ cmp r2, r3 │ │ │ │ bhi 42cb10 │ │ │ │ ldr r2, [r4, #32] │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ cmp r2, r3 │ │ │ │ bhi 42ca58 │ │ │ │ mov r0, r4 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 42be84 │ │ │ │ ldr sl, [pc, #1800] @ 42c478 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ mov r9, r8 │ │ │ │ str r7, [sp, #20] │ │ │ │ ldr r7, [r9, #20] │ │ │ │ @@ -1006799,15 +1006799,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 42bda4 │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r5, r1 │ │ │ │ bcc 42be08 │ │ │ │ ldr r9, [sp, #16] │ │ │ │ mov r0, r9 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r9, r0, #0 │ │ │ │ bne 42bd78 │ │ │ │ ldr r7, [sp, #20] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r0, [r3, #36] @ 0x24 │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r6, [sp, #12] │ │ │ │ @@ -1006831,24 +1006831,24 @@ │ │ │ │ ldr r2, [r3, #8] │ │ │ │ mov r0, r4 │ │ │ │ add r2, r2, #31 │ │ │ │ lsr r2, r2, #5 │ │ │ │ bl 2ebbf4 │ │ │ │ str r0, [r5, #16] │ │ │ │ mov r0, r4 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 42bf24 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 4296a4 │ │ │ │ mov r0, r5 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 42bf00 │ │ │ │ ldr r0, [r6, #36] @ 0x24 │ │ │ │ add r8, r8, #1 │ │ │ │ cmp r8, r0 │ │ │ │ bcc 42beac │ │ │ │ ldr r8, [sp, #12] │ │ │ │ @@ -1006898,21 +1006898,21 @@ │ │ │ │ cmp r6, r0 │ │ │ │ bcc 42bf90 │ │ │ │ ldr r9, [r9, #100] @ 0x64 │ │ │ │ cmp r7, r9 │ │ │ │ sub r9, r9, #96 @ 0x60 │ │ │ │ bne 42bf4c │ │ │ │ mov r0, r4 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r5, r0, #0 │ │ │ │ ldrne r6, [sp, #12] │ │ │ │ bne 42c024 │ │ │ │ b 42b63c │ │ │ │ mov r0, r5 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 42b63c │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ ldr r1, [r5, #20] │ │ │ │ ldr r2, [r3, #40] @ 0x28 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ @@ -1007095,23 +1007095,23 @@ │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r3, #96] @ 0x60 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ add r7, r7, r3, lsl #3 │ │ │ │ bl 2e840c │ │ │ │ str r0, [r7, #12] │ │ │ │ mov r0, r4 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 42c340 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 42987c │ │ │ │ mov r0, r5 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 42c320 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r2, [r4, #96] @ 0x60 │ │ │ │ ldr r3, [r3, #96] @ 0x60 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ add r3, r2, r3, lsl #3 │ │ │ │ @@ -1007561,18 +1007561,18 @@ │ │ │ │ ldmdb r3, {r2, r3} │ │ │ │ mov r0, fp │ │ │ │ bl 42af68 │ │ │ │ ldr r1, [r7, #28] │ │ │ │ ldr r2, [fp, #16] │ │ │ │ b 42c860 │ │ │ │ add r0, r4, #24 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 42bd58 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ cmp r5, #0 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ mov r9, r0 │ │ │ │ bne 42cac8 │ │ │ │ mov r2, r6 │ │ │ │ ldr r1, [r8, #-8] │ │ │ │ mov r0, r4 │ │ │ │ @@ -1007583,42 +1007583,42 @@ │ │ │ │ ldr r2, [r4, #32] │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ cmp r2, r3 │ │ │ │ bls 42bd58 │ │ │ │ cmp r9, #0 │ │ │ │ beq 42bd58 │ │ │ │ mov r0, r9 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ cmp r5, #0 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, r0 │ │ │ │ beq 42ca7c │ │ │ │ ldr r1, [r8, #-8] │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 4299f4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 42ca7c │ │ │ │ subs r0, r9, #0 │ │ │ │ beq 42bd58 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ mov r8, r9 │ │ │ │ ldr r1, [r9, #-8] │ │ │ │ mov r9, r0 │ │ │ │ b 42cacc │ │ │ │ ldrh r3, [r7, #8] │ │ │ │ cmp r3, #0 │ │ │ │ clzne r3, r3 │ │ │ │ rsbne r3, r3, #32 │ │ │ │ b 42c628 │ │ │ │ add r0, r4, #28 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 42bd48 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ cmp r5, #0 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ ldrne r1, [r8, #-20] @ 0xffffffec │ │ │ │ mov r9, r0 │ │ │ │ bne 42cb94 │ │ │ │ ldr r1, [r8, #-20] @ 0xffffffec │ │ │ │ ldr r3, [r1, #48] @ 0x30 │ │ │ │ @@ -1007633,43 +1007633,43 @@ │ │ │ │ ldr r2, [r4, #36] @ 0x24 │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ cmp r2, r3 │ │ │ │ bls 42bd48 │ │ │ │ cmp r9, #0 │ │ │ │ beq 42bd48 │ │ │ │ mov r0, r9 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ mov r8, r9 │ │ │ │ cmp r5, #0 │ │ │ │ ldrne r1, [r8, #-20] @ 0xffffffec │ │ │ │ mov r9, r0 │ │ │ │ beq 42cb38 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 4299f4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 42cb38 │ │ │ │ subs r0, r9, #0 │ │ │ │ beq 42bd48 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ mov r8, r9 │ │ │ │ ldr r1, [r9, #-20] @ 0xffffffec │ │ │ │ mov r9, r0 │ │ │ │ b 42cb94 │ │ │ │ ldrb r3, [r8, #27] │ │ │ │ cmp r3, #0 │ │ │ │ bne 42cb54 │ │ │ │ b 42cb48 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ ldr r8, [r3, #96] @ 0x60 │ │ │ │ - bl e32f90 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ + bl e32fa8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419304> │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 42cc3c │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ add r8, r8, r8, lsl #1 │ │ │ │ add r7, r7, r8, lsl #3 │ │ │ │ mov r8, r0 │ │ │ │ ldr r1, [r5, #20] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ lsr r0, r3, #5 │ │ │ │ @@ -1007677,15 +1007677,15 @@ │ │ │ │ and r3, r3, #31 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ beq 42cdd0 │ │ │ │ cmp r8, #0 │ │ │ │ beq 42cc3c │ │ │ │ mov r0, r8 │ │ │ │ - bl e32fe0 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ + bl e32ff8 , std::allocator >, std::allocator, std::allocator > > >::_M_realloc_append, std::allocator > >(std::__cxx11::basic_string, std::allocator >&&)@@Base+0x419354> │ │ │ │ mov r5, r8 │ │ │ │ mov r8, r0 │ │ │ │ b 42cbfc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr lr, [r4, #88] @ 0x58 │ │ │ │ ldr r3, [r3, #96] @ 0x60 │ │ │ │ ldr r8, [r4, #96] @ 0x60 │ │ │ │ @@ -1009282,15 +1009282,15 @@ │ │ │ │ lsl r8, r8, #16 │ │ │ │ lsr r8, r8, #16 │ │ │ │ b 42e414 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrsheq r1, [r1, #-192]! @ 0xffffff40 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ ldrheq r1, [r1, #-196]! @ 0xffffff3c │ │ │ │ - cmppeq r3, r8, lsl #28 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r3, r0, lsr #28 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr r3, [r1, #96] @ 0x60 │ │ │ │ add r9, r1, #84 @ 0x54 │ │ │ │ @@ -1010001,15 +1010001,15 @@ │ │ │ │ str r3, [r0, #28] │ │ │ │ ldrh r3, [r3, #8] │ │ │ │ strh r3, [r0, #8] │ │ │ │ b 42eb0c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldrheq r1, [r1, #-96]! @ 0xffffffa0 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - smlaltbeq pc, r3, r0, r8 @ │ │ │ │ + strheq pc, [r3, #-136] @ 0xffffff78 @ │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ cmneq r1, r4, asr #9 │ │ │ │ andeq r0, r0, r5, lsl #3 │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -1010407,15 +1010407,15 @@ │ │ │ │ mov r3, #4 │ │ │ │ mov r2, #1 │ │ │ │ b 42f574 │ │ │ │ ldr r1, [pc, #32] @ 42f6ec │ │ │ │ mov r3, #4 │ │ │ │ mov r2, #1 │ │ │ │ b 42f574 │ │ │ │ - strdeq lr, [r3, #-200] @ 0xffffff38 │ │ │ │ + cmpeq r3, r0, lsl sp │ │ │ │ andeq r0, r0, lr, lsr r3 │ │ │ │ andeq r0, r0, sp, lsr r3 │ │ │ │ andeq r0, r0, r1, asr #6 │ │ │ │ andeq r0, r0, pc, lsr r3 │ │ │ │ andeq r0, r0, r7, lsr r3 │ │ │ │ andeq r0, r0, r9, lsr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -1010731,17 +1010731,17 @@ │ │ │ │ ldr r1, [pc, #24] @ 42fbe8 │ │ │ │ ldr r0, [pc, #24] @ 42fbec │ │ │ │ ldr r2, [pc, #24] @ 42fbf0 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3ee190 │ │ │ │ - cmpeq r3, r4, lsr r7 │ │ │ │ - ldrheq ip, [sp], #88 @ 0x58 │ │ │ │ - ldrdeq fp, [ip], #72 @ 0x48 @ │ │ │ │ + cmpeq r3, ip, asr #14 │ │ │ │ + sbcseq ip, sp, r8, asr #11 │ │ │ │ + rsceq fp, ip, r8, ror #9 │ │ │ │ andeq r0, r0, r9, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #8 │ │ │ │ ldr r3, [r1, #96] @ 0x60 │ │ │ │ @@ -1010811,15 +1010811,15 @@ │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [pc, #12] @ 42fd24 │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 40bdb8 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ - sbcseq r2, lr, r8, lsl #15 │ │ │ │ + smullseq r2, lr, r8, r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #28 │ │ │ │ mov r5, r1 │ │ │ │ str r2, [sp, #20] │ │ │ │ @@ -1011916,15 +1011916,15 @@ │ │ │ │ b 430c14 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ cmnpeq r0, r0, ror #10 @ p-variant is OBSOLETE │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmnpeq r0, r8, lsr #10 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r8, lsr #20 │ │ │ │ strdeq sp, [r1], -r5 │ │ │ │ - smlalbbeq sp, r3, sp, r6 │ │ │ │ + smlaltbeq sp, r3, r5, r6 │ │ │ │ andeq r0, r0, r7, asr #6 │ │ │ │ ldrsheq pc, [r0, #-32]! @ 0xffffffe0 @ │ │ │ │ andeq r0, r0, r2, asr #6 │ │ │ │ andeq r0, r0, r9, asr #6 │ │ │ │ andeq r0, r0, sl, asr #6 │ │ │ │ andeq r0, r0, fp, asr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -1012010,15 +1012010,15 @@ │ │ │ │ mov r3, #3 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #812 @ 0x32c │ │ │ │ b 430ec8 │ │ │ │ ldr r1, [pc, #28] @ 430ff8 │ │ │ │ mov r3, #3 │ │ │ │ b 430ec4 │ │ │ │ - strheq sp, [r3, #-58] @ 0xffffffc6 │ │ │ │ + ldrdeq sp, [r3, #-50] @ 0xffffffce │ │ │ │ andeq r0, r0, r3, lsr r3 │ │ │ │ andeq r0, r0, r2, lsr r3 │ │ │ │ andeq r0, r0, r6, lsr r3 │ │ │ │ andeq r0, r0, r5, lsr r3 │ │ │ │ andeq r0, r0, r1, lsr r3 │ │ │ │ andeq r0, r0, lr, lsr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -1012862,17 +1012862,17 @@ │ │ │ │ mov r3, #6 │ │ │ │ b 431a38 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ bl 42fbb4 │ │ │ │ cmneq r0, r8, asr r9 │ │ │ │ cmneq r0, r4, asr #18 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strdeq ip, [r3, #-172] @ 0xffffff54 │ │ │ │ + cmpeq r3, r4, lsl fp │ │ │ │ andeq r0, r0, lr, asr #6 │ │ │ │ - smlaltbeq ip, r3, r4, r8 │ │ │ │ + strheq ip, [r3, #-140] @ 0xffffff74 │ │ │ │ andeq r1, r0, r8, lsl r7 │ │ │ │ cmneq r0, r8, lsl #11 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ strdeq r0, [r0], -lr │ │ │ │ andeq r0, r0, r3, lsl #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -1013264,19 +1013264,19 @@ │ │ │ │ b 432068 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ bl 42fbb4 │ │ │ │ cmneq r0, r8, lsl #5 │ │ │ │ cmneq r0, r8, ror r2 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ - @ instruction: 0x0143c294 │ │ │ │ + smlaltbeq ip, r3, ip, r2 │ │ │ │ andeq r1, r0, r8, lsl r7 │ │ │ │ cmneq r0, r8, asr #30 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ - smlaltteq ip, r3, r4, r0 │ │ │ │ + strdeq ip, [r3, #-12] │ │ │ │ strdeq r0, [r0], -lr │ │ │ │ ldr r2, [r1, #8] │ │ │ │ ldr r0, [r0, #8] │ │ │ │ sub r0, r2, r0 │ │ │ │ bx lr │ │ │ │ ldr r2, [r0, #24] │ │ │ │ ldr r1, [pc, #136] @ 432434 │ │ │ │ @@ -1018664,15 +1018664,15 @@ │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ mov r3, #0 │ │ │ │ ldr r8, [sp, #20] │ │ │ │ str r3, [sl, #100] @ 0x64 │ │ │ │ str r3, [sl, #96] @ 0x60 │ │ │ │ b 437108 │ │ │ │ - cmpeq r3, r8, ror r2 │ │ │ │ + @ instruction: 0x01437290 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #20 │ │ │ │ mov r3, #1 │ │ │ │ mov r7, #2 │ │ │ │ @@ -1025751,30 +1025751,30 @@ │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ orr r6, r9, r6 │ │ │ │ ldr r3, [r3] │ │ │ │ mov r0, r4 │ │ │ │ ldr r9, [r3, #16] │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ - mov r2, #13 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ - mov r1, #9 │ │ │ │ + mov r1, #32 │ │ │ │ orr r5, r5, r3 │ │ │ │ - lsr r3, r9, #8 │ │ │ │ + and r3, r9, #255 @ 0xff │ │ │ │ str r3, [sp] │ │ │ │ str r8, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ - and r9, r9, #255 @ 0xff │ │ │ │ + lsr r9, r9, #8 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ + mov r2, #13 │ │ │ │ mov r0, r4 │ │ │ │ - mov r1, #32 │ │ │ │ + mov r1, #9 │ │ │ │ str r8, [sp, #4] │ │ │ │ str r9, [sp] │ │ │ │ orr r4, r5, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #188] @ 0xbc │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ orr r6, r6, r2 │ │ │ │ @@ -1026442,26 +1026442,26 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ add r5, sp, #24 │ │ │ │ mov r7, r1 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ + ldr r9, [r7, #32] │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #204] @ 0xcc │ │ │ │ mov r3, #0 │ │ │ │ bl 53d00 │ │ │ │ mov r2, #1 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r7 │ │ │ │ add r0, sp, #16 │ │ │ │ bl 43acd0 │ │ │ │ - ldr r9, [r7, #32] │ │ │ │ cmp r9, #5 │ │ │ │ bls 43f3cc │ │ │ │ ldr sl, [r7, #8] │ │ │ │ add r6, sp, #196 @ 0xc4 │ │ │ │ mov r8, #0 │ │ │ │ and r3, sl, #1 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ @@ -1027380,26 +1027380,26 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ add r6, sp, #32 │ │ │ │ mov r4, r1 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ + ldr sl, [r4, #32] │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #212] @ 0xd4 │ │ │ │ mov r3, #0 │ │ │ │ bl 53d00 │ │ │ │ mov r2, #1 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp, #128] @ 0x80 │ │ │ │ mov r1, r6 │ │ │ │ mov r2, r4 │ │ │ │ add r0, sp, #24 │ │ │ │ bl 43acd0 │ │ │ │ - ldr sl, [r4, #32] │ │ │ │ cmp sl, #5 │ │ │ │ bls 440250 │ │ │ │ ldr r9, [r4, #8] │ │ │ │ add r7, sp, #204 @ 0xcc │ │ │ │ mov r8, #0 │ │ │ │ and r3, r9, #1 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ @@ -1029855,42 +1029855,42 @@ │ │ │ │ @ instruction: 0x016fd994 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3776] @ 0xec0 │ │ │ │ ldrb r3, [r2, #13] │ │ │ │ sub sp, sp, #284 @ 0x11c │ │ │ │ - str r1, [sp, #20] │ │ │ │ - ldr r1, [pc, #1876] @ 442e14 │ │ │ │ - str r3, [sp, #12] │ │ │ │ mov r5, r2 │ │ │ │ + ldr r2, [pc, #1852] @ 442dfc │ │ │ │ + str r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - ldrb r3, [r2, #12] │ │ │ │ - ldr r2, [pc, #1860] @ 442e18 │ │ │ │ - add r1, pc, r1 │ │ │ │ + ldr r3, [pc, #1844] @ 442e00 │ │ │ │ + add r2, pc, r2 │ │ │ │ str r0, [sp, #8] │ │ │ │ - ldr r2, [r1, r2] │ │ │ │ - ldr r2, [r2] │ │ │ │ - str r2, [sp, #276] @ 0x114 │ │ │ │ - mov r2, #0 │ │ │ │ - bne 442dcc │ │ │ │ - ldr r1, [r5, #28] │ │ │ │ - ldr r2, [r5, #16] │ │ │ │ - cmp r2, #1 │ │ │ │ - ldr r2, [r1] │ │ │ │ - ldrhi r1, [r1, #4] │ │ │ │ - ldr r2, [r2] │ │ │ │ - ldrhi r1, [r1] │ │ │ │ - lsr r0, r2, #5 │ │ │ │ - orrhi r7, r2, r1 │ │ │ │ - and r0, r0, #1 │ │ │ │ + str r1, [sp, #20] │ │ │ │ + ldr r3, [r2, r3] │ │ │ │ + ldr r3, [r3] │ │ │ │ + str r3, [sp, #276] @ 0x114 │ │ │ │ + mov r3, #0 │ │ │ │ + bne 442db4 │ │ │ │ + ldr r2, [r5, #28] │ │ │ │ + ldr r3, [r5, #16] │ │ │ │ + cmp r3, #1 │ │ │ │ + ldr r3, [r2] │ │ │ │ + ldrhi r2, [r2, #4] │ │ │ │ + ldr r3, [r3] │ │ │ │ + ldrhi r2, [r2] │ │ │ │ + lsr r1, r3, #5 │ │ │ │ + orrhi r7, r3, r2 │ │ │ │ + and r1, r1, #1 │ │ │ │ lsrhi r7, r7, #5 │ │ │ │ - str r0, [sp, #16] │ │ │ │ + str r1, [sp, #16] │ │ │ │ ldrls r7, [sp, #16] │ │ │ │ andhi r7, r7, #1 │ │ │ │ + ldrb r3, [r5, #12] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ cmp r3, #0 │ │ │ │ movne r7, #0 │ │ │ │ andeq r7, r7, #1 │ │ │ │ lsr fp, r2, #1 │ │ │ │ lsr sl, r2, #2 │ │ │ │ lsr r9, r2, #11 │ │ │ │ @@ -1029912,97 +1029912,97 @@ │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ + str r3, [sp, #76] @ 0x4c │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str sl, [sp] │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #42 @ 0x2a │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ + str r3, [sp, #60] @ 0x3c │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ stm sp, {r3, r7} │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ bl 439830 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ mov r2, #47 @ 0x2f │ │ │ │ ldr fp, [r3] │ │ │ │ mov r1, r2 │ │ │ │ ldr sl, [fp] │ │ │ │ mov r0, r4 │ │ │ │ lsr r3, sl, #11 │ │ │ │ and r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ + str r3, [sp, #32] │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r1, fp │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #28] │ │ │ │ + str r3, [sp, #24] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #32] │ │ │ │ + str r3, [sp, #28] │ │ │ │ bl 43999c │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ add r3, sp, #96 @ 0x60 │ │ │ │ mov r0, r3 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r7 │ │ │ │ - str r3, [sp, #92] @ 0x5c │ │ │ │ + str r3, [sp, #88] @ 0x58 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #24] │ │ │ │ + str r3, [sp, #92] @ 0x5c │ │ │ │ bl 53d00 │ │ │ │ ldr r8, [r5, #28] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ ldr r3, [r8] │ │ │ │ str r7, [sp, #164] @ 0xa4 │ │ │ │ ldr r9, [r3] │ │ │ │ lsr r6, r9, #2 │ │ │ │ @@ -1030020,74 +1030020,74 @@ │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ stm sp, {r3, r7} │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ - str r3, [sp, #84] @ 0x54 │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ mov r1, r2 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ + str r3, [sp, #84] @ 0x54 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ str r3, [sp, #20] │ │ │ │ - bne 442df0 │ │ │ │ + bne 442dd8 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrhi r3, [r8, #4] │ │ │ │ movls r3, r7 │ │ │ │ ldrbhi r3, [r3] │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ andhi r3, r3, #1 │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r7} │ │ │ │ bl 439830 │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ - ldr r1, [sp, #72] @ 0x48 │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ + ldr r1, [sp, #68] @ 0x44 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ strd r6, [sp] │ │ │ │ orr r5, r2, r1 │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ mov r0, r4 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ + ldr r2, [sp, #60] @ 0x3c │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #92] @ 0x5c │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #84] @ 0x54 │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #84] @ 0x54 │ │ │ │ orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #268] @ 0x10c │ │ │ │ orr r6, r3, r2 │ │ │ │ @@ -1030099,15 +1030099,15 @@ │ │ │ │ ldrh r3, [fp, #12] │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 442de4 │ │ │ │ + beq 442dcc │ │ │ │ eor r3, sl, r9 │ │ │ │ lsr r3, r3, #2 │ │ │ │ and r3, r3, #1 │ │ │ │ mov r2, #0 │ │ │ │ str r2, [sp, #4] │ │ │ │ mov r2, #46 @ 0x2e │ │ │ │ mov r1, r2 │ │ │ │ @@ -1030115,25 +1030115,25 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ ldr r2, [sp, #268] @ 0x10c │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #848] @ 442e1c │ │ │ │ + ldr r2, [pc, #824] @ 442e04 │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #832] @ 442e18 │ │ │ │ + ldr r3, [pc, #808] @ 442e00 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 442e10 │ │ │ │ + bne 442df8 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #284 @ 0x11c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #268 @ 0x10c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -1030143,235 +1030143,229 @@ │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ ldr fp, [sp, #268] @ 0x10c │ │ │ │ ldr r7, [sp, #272] @ 0x110 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ + str sl, [sp] │ │ │ │ + ldr sl, [sp, #268] @ 0x10c │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ + orr sl, fp, sl │ │ │ │ mov r1, r2 │ │ │ │ + ldr fp, [sp, #272] @ 0x110 │ │ │ │ mov r0, r4 │ │ │ │ - str sl, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ - ldr sl, [sp, #268] @ 0x10c │ │ │ │ - orr r7, r7, r3 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #42 @ 0x2a │ │ │ │ + orr fp, r7, fp │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, fp, sl │ │ │ │ + ldr r7, [sp, #272] @ 0x110 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ - ldr r9, [sp, #272] @ 0x110 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + ldr r9, [sp, #268] @ 0x10c │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - orr r9, r7, r9 │ │ │ │ mov r1, r2 │ │ │ │ + orr r7, fp, r7 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ - orr r8, r9, r3 │ │ │ │ - ldr r7, [sp, #268] @ 0x10c │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r8, [sp, #268] @ 0x10c │ │ │ │ bl 439830 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ - orr r7, sl, r7 │ │ │ │ + orr r9, sl, r9 │ │ │ │ + orr r8, r9, r8 │ │ │ │ ldr r9, [r3] │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #47 @ 0x2f │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [r9] │ │ │ │ - str r3, [sp, #28] │ │ │ │ + str r3, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ and r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r6, [sp, #4] │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r1, r9 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 43999c │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r1, r6 │ │ │ │ - orr r3, r8, r3 │ │ │ │ - str r3, [sp, #24] │ │ │ │ + orr sl, r7, r3 │ │ │ │ add r3, sp, #96 @ 0x60 │ │ │ │ mov r0, r3 │ │ │ │ bl 53d00 │ │ │ │ - ldr r3, [r5, #28] │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ - ldr r3, [r3] │ │ │ │ + ldr fp, [r5, #28] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ - ldr ip, [r3] │ │ │ │ - str ip, [sp, #32] │ │ │ │ - lsr r8, ip, #2 │ │ │ │ - and r8, r8, #1 │ │ │ │ - eor r8, r8, #1 │ │ │ │ + ldr r3, [fp] │ │ │ │ str r6, [sp, #164] @ 0xa4 │ │ │ │ - str r8, [sp, #160] @ 0xa0 │ │ │ │ - mov sl, #0 │ │ │ │ - mov fp, #0 │ │ │ │ + ldr ip, [r3] │ │ │ │ + str ip, [sp, #20] │ │ │ │ + lsr r7, ip, #2 │ │ │ │ + and r7, r7, #1 │ │ │ │ + eor r7, r7, #1 │ │ │ │ + str r7, [sp, #160] @ 0xa0 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 439e94 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #268] @ 0x10c │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ - mov r2, #41 @ 0x29 │ │ │ │ - orr r3, r0, r3 │ │ │ │ - mov r1, #40 @ 0x28 │ │ │ │ - mov r0, r4 │ │ │ │ - strd sl, [sp] │ │ │ │ - str r3, [sp, #20] │ │ │ │ - bl 439830 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - ldr r2, [sp, #268] @ 0x10c │ │ │ │ - stm sp, {r3, r6} │ │ │ │ - orr r7, r7, r2 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - ldr r2, [sp, #272] @ 0x110 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r3, r3, r2 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ + stm sp, {r3, r6} │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r1, r2 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r3, sl, r3 │ │ │ │ str r3, [sp, #16] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r2, [sp, #268] @ 0x10c │ │ │ │ cmp r3, #0 │ │ │ │ - orr r7, r7, r2 │ │ │ │ + orr r8, r8, r2 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r2, [sp, #272] @ 0x110 │ │ │ │ orr r3, r3, r2 │ │ │ │ - bne 442e00 │ │ │ │ + bne 442de8 │ │ │ │ ldr r2, [r5, #16] │ │ │ │ cmp r2, #1 │ │ │ │ - ldrhi r2, [sp, #36] @ 0x24 │ │ │ │ + ldrhi r2, [fp, #4] │ │ │ │ movls r2, r6 │ │ │ │ - ldrhi r2, [r2, #4] │ │ │ │ ldrbhi r2, [r2] │ │ │ │ lsrhi r2, r2, #5 │ │ │ │ andhi r2, r2, #1 │ │ │ │ stm sp, {r2, r6} │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ + ldr r5, [sp, #268] @ 0x10c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - ldr r5, [sp, #272] @ 0x110 │ │ │ │ + orr r5, r8, r5 │ │ │ │ + mov sl, #0 │ │ │ │ + ldr r8, [sp, #272] @ 0x110 │ │ │ │ + mov fp, #0 │ │ │ │ + mov r2, #41 @ 0x29 │ │ │ │ + mov r1, #40 @ 0x28 │ │ │ │ + mov r0, r4 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r8, r3, r8 │ │ │ │ + bl 439830 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ str r6, [sp, #4] │ │ │ │ + ldr r6, [sp, #268] @ 0x10c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r8, [sp] │ │ │ │ - orr r5, r3, r5 │ │ │ │ - ldr r6, [sp, #268] @ 0x10c │ │ │ │ + str r7, [sp] │ │ │ │ + orr r6, r5, r6 │ │ │ │ + ldr r5, [sp, #272] @ 0x110 │ │ │ │ bl 439830 │ │ │ │ ldrh r3, [r9, #12] │ │ │ │ - orr r6, r7, r6 │ │ │ │ + orr r5, r8, r5 │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 442de4 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + beq 442dcc │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ eor r3, r3, r2 │ │ │ │ lsr r3, r3, #2 │ │ │ │ and r3, r3, #1 │ │ │ │ mov r2, #0 │ │ │ │ b 442a98 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - orr r7, r2, r2, lsr #1 │ │ │ │ - and r2, r2, #1 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + and r2, r3, #1 │ │ │ │ + orr r7, r3, r3, lsr #1 │ │ │ │ and r7, r7, #1 │ │ │ │ str r2, [sp, #16] │ │ │ │ - b 442724 │ │ │ │ + b 442720 │ │ │ │ mov r3, #0 │ │ │ │ mov r2, r3 │ │ │ │ b 442a98 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ b 442998 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ lsr r2, r2, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ - b 442d4c │ │ │ │ + b 442d08 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, r8, lsr #18 │ │ │ │ + cmneq pc, r0, lsr r9 @ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ cmneq pc, r4, lsr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3768] @ 0xeb8 │ │ │ │ ldrb r3, [r2, #13] │ │ │ │ sub sp, sp, #292 @ 0x124 │ │ │ │ - str r1, [sp, #12] │ │ │ │ - ldr r1, [pc, #2044] @ 443640 │ │ │ │ - str r3, [sp, #20] │ │ │ │ mov r5, r2 │ │ │ │ + ldr r2, [pc, #2040] @ 443624 │ │ │ │ + str r3, [sp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ - ldrb r3, [r2, #12] │ │ │ │ - ldr r2, [pc, #2028] @ 443644 │ │ │ │ - add r1, pc, r1 │ │ │ │ + ldr r3, [pc, #2032] @ 443628 │ │ │ │ + add r2, pc, r2 │ │ │ │ str r0, [sp, #16] │ │ │ │ - ldr r2, [r1, r2] │ │ │ │ - ldr r2, [r2] │ │ │ │ - str r2, [sp, #284] @ 0x11c │ │ │ │ - mov r2, #0 │ │ │ │ - bne 4435f8 │ │ │ │ - ldr r1, [r5, #28] │ │ │ │ - ldr r2, [r5, #16] │ │ │ │ - cmp r2, #1 │ │ │ │ - ldr r2, [r1] │ │ │ │ - ldrhi r1, [r1, #4] │ │ │ │ - ldr r2, [r2] │ │ │ │ - ldrhi r1, [r1] │ │ │ │ - lsr r0, r2, #5 │ │ │ │ - orrhi r7, r2, r1 │ │ │ │ - and r0, r0, #1 │ │ │ │ + str r1, [sp, #12] │ │ │ │ + ldr r3, [r2, r3] │ │ │ │ + ldr r3, [r3] │ │ │ │ + str r3, [sp, #284] @ 0x11c │ │ │ │ + mov r3, #0 │ │ │ │ + bne 4435dc │ │ │ │ + ldr r2, [r5, #28] │ │ │ │ + ldr r3, [r5, #16] │ │ │ │ + cmp r3, #1 │ │ │ │ + ldr r3, [r2] │ │ │ │ + ldrhi r2, [r2, #4] │ │ │ │ + ldr r3, [r3] │ │ │ │ + ldrhi r2, [r2] │ │ │ │ + lsr r1, r3, #5 │ │ │ │ + orrhi r7, r3, r2 │ │ │ │ + and r1, r1, #1 │ │ │ │ lsrhi r7, r7, #5 │ │ │ │ - str r0, [sp, #24] │ │ │ │ + str r1, [sp, #24] │ │ │ │ ldrls r7, [sp, #24] │ │ │ │ andhi r7, r7, #1 │ │ │ │ + ldrb r3, [r5, #12] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ cmp r3, #0 │ │ │ │ movne r7, #0 │ │ │ │ andeq r7, r7, #1 │ │ │ │ lsr fp, r2, #1 │ │ │ │ lsr sl, r2, #2 │ │ │ │ lsr r9, r2, #11 │ │ │ │ @@ -1030381,109 +1030375,109 @@ │ │ │ │ mov r6, #0 │ │ │ │ and fp, fp, #1 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp, #28] │ │ │ │ str r2, [sp] │ │ │ │ - bne 4432e8 │ │ │ │ + bne 4432d0 │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str sl, [sp] │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #42 @ 0x2a │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ stm sp, {r3, r7} │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #32] │ │ │ │ + str r3, [sp, #28] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ + str r3, [sp, #32] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ + str r3, [sp, #92] @ 0x5c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #28] │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ mov r2, #47 @ 0x2f │ │ │ │ ldr sl, [r3] │ │ │ │ mov r1, r2 │ │ │ │ ldr fp, [sl] │ │ │ │ mov r0, r4 │ │ │ │ lsr r3, fp, #11 │ │ │ │ and r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ + str r3, [sp, #84] @ 0x54 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #92] @ 0x5c │ │ │ │ + str r3, [sp, #88] @ 0x58 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ + str r3, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #84] @ 0x54 │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ bl 43999c │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ add r9, sp, #104 @ 0x68 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r9 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ bl 53d00 │ │ │ │ ldr r8, [r5, #28] │ │ │ │ mov r2, r9 │ │ │ │ ldr r3, [r8] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [r3] │ │ │ │ str r0, [sp, #100] @ 0x64 │ │ │ │ @@ -1030502,17 +1030496,17 @@ │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r9 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ + str r3, [sp, #60] @ 0x3c │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ bl 53d00 │ │ │ │ ldr r8, [r8, #4] │ │ │ │ mov r2, r9 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ mov r3, r8 │ │ │ │ mov r0, r4 │ │ │ │ strd r6, [sp, #168] @ 0xa8 │ │ │ │ @@ -1030535,62 +1030529,62 @@ │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #24] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r9, [sp, #280] @ 0x118 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - bne 44361c │ │ │ │ + bne 443600 │ │ │ │ ldr r2, [r5, #16] │ │ │ │ cmp r2, #1 │ │ │ │ ldrbhi r2, [r8] │ │ │ │ movls r2, r7 │ │ │ │ lsrhi r2, r2, #5 │ │ │ │ andhi r2, r2, #1 │ │ │ │ stm sp, {r2, r7} │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #20] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ - ldr r1, [sp, #52] @ 0x34 │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ + ldr r1, [sp, #48] @ 0x30 │ │ │ │ orr r2, r3, r2 │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ strd r6, [sp] │ │ │ │ orr r5, r3, r1 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r0, r4 │ │ │ │ orr r2, r2, r3 │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ orr r2, r2, r3 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #96] @ 0x60 │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ orr r2, r2, r3 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ + ldr r3, [sp, #84] @ 0x54 │ │ │ │ orr r2, r2, r3 │ │ │ │ - ldr r3, [sp, #92] @ 0x5c │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ orr r2, r2, r3 │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ orr r2, r2, r3 │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ orr r2, r2, r3 │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ orr r2, r2, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r5, r5, r9 │ │ │ │ @@ -1030605,15 +1030599,15 @@ │ │ │ │ ldrh r3, [sl, #12] │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 443610 │ │ │ │ + beq 4435f4 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ mov r2, #0 │ │ │ │ eor r3, r3, fp │ │ │ │ lsr r3, r3, #2 │ │ │ │ and r3, r3, #1 │ │ │ │ str r2, [sp, #4] │ │ │ │ mov r2, #46 @ 0x2e │ │ │ │ @@ -1030622,25 +1030616,25 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #912] @ 443648 │ │ │ │ + ldr r2, [pc, #908] @ 44362c │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #896] @ 443644 │ │ │ │ + ldr r3, [pc, #892] @ 443628 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 44363c │ │ │ │ + bne 443620 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #292 @ 0x124 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -1030713,188 +1030707,187 @@ │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - add sl, sp, #104 @ 0x68 │ │ │ │ + add r9, sp, #104 @ 0x68 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r6 │ │ │ │ - mov r0, sl │ │ │ │ - orr r8, r8, r3 │ │ │ │ + mov r0, r9 │ │ │ │ + orr sl, r8, r3 │ │ │ │ bl 53d00 │ │ │ │ ldr fp, [r5, #28] │ │ │ │ - mov r2, sl │ │ │ │ + mov r2, r9 │ │ │ │ ldr r3, [fp] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [r3] │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ - lsr r9, r0, #2 │ │ │ │ - and r9, r9, #1 │ │ │ │ - eor r9, r9, #1 │ │ │ │ + lsr r8, r0, #2 │ │ │ │ + and r8, r8, #1 │ │ │ │ + eor r8, r8, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r6, [sp, #172] @ 0xac │ │ │ │ - str r9, [sp, #168] @ 0xa8 │ │ │ │ + str r8, [sp, #168] @ 0xa8 │ │ │ │ bl 439e94 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r1, r6 │ │ │ │ - mov r0, sl │ │ │ │ - orr r8, r8, r3 │ │ │ │ + mov r0, r9 │ │ │ │ + orr sl, sl, r3 │ │ │ │ bl 53d00 │ │ │ │ - ldr r3, [fp, #4] │ │ │ │ - mov r2, sl │ │ │ │ + ldr fp, [fp, #4] │ │ │ │ + mov r2, r9 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ + mov r3, fp │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ - str r9, [sp, #168] @ 0xa8 │ │ │ │ + str r8, [sp, #168] @ 0xa8 │ │ │ │ str r6, [sp, #172] @ 0xac │ │ │ │ bl 439e94 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r2, #31 │ │ │ │ mov r1, #16 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #276] @ 0x114 │ │ │ │ - mov sl, #0 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - mov fp, #0 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ - mov r2, #41 @ 0x29 │ │ │ │ - mov r1, #40 @ 0x28 │ │ │ │ - mov r0, r4 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r8, r8, r3 │ │ │ │ - bl 439830 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ stm sp, {r3, r6} │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, r2 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r9, [sp, #280] @ 0x118 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ + orr r9, sl, r9 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - bne 44362c │ │ │ │ + orr r9, r9, r3 │ │ │ │ + bne 443610 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ - ldrhi r3, [sp, #40] @ 0x28 │ │ │ │ + ldrbhi r3, [fp] │ │ │ │ movls r3, r6 │ │ │ │ - ldrbhi r3, [r3] │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ andhi r3, r3, #1 │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ + mov sl, #0 │ │ │ │ + ldr r5, [sp, #276] @ 0x114 │ │ │ │ + mov fp, #0 │ │ │ │ + mov r2, #41 @ 0x29 │ │ │ │ + mov r1, #40 @ 0x28 │ │ │ │ + mov r0, r4 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r5, r7, r5 │ │ │ │ + ldr r7, [sp, #280] @ 0x118 │ │ │ │ + bl 439830 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ str r6, [sp, #4] │ │ │ │ + ldr r6, [sp, #276] @ 0x114 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r9, [sp] │ │ │ │ - ldr r6, [sp, #276] @ 0x114 │ │ │ │ + str r8, [sp] │ │ │ │ + orr r6, r5, r6 │ │ │ │ ldr r5, [sp, #280] @ 0x118 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - orr r6, r7, r6 │ │ │ │ + orr r7, r9, r7 │ │ │ │ ldrh r3, [r3, #12] │ │ │ │ - orr r5, r8, r5 │ │ │ │ + orr r5, r7, r5 │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 443610 │ │ │ │ + beq 4435f4 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ eor r3, r3, r2 │ │ │ │ lsr r3, r3, #2 │ │ │ │ and r3, r3, #1 │ │ │ │ mov r2, #0 │ │ │ │ - b 443284 │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ - orr r7, r2, r2, lsr #1 │ │ │ │ - and r2, r2, #1 │ │ │ │ + b 44326c │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + and r2, r3, #1 │ │ │ │ + orr r7, r3, r3, lsr #1 │ │ │ │ and r7, r7, #1 │ │ │ │ str r2, [sp, #24] │ │ │ │ - b 442ea8 │ │ │ │ + b 442e8c │ │ │ │ mov r3, #0 │ │ │ │ mov r2, r3 │ │ │ │ - b 443284 │ │ │ │ + b 44326c │ │ │ │ ldr r2, [sp, #20] │ │ │ │ lsr r2, r2, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ - b 443170 │ │ │ │ + b 443158 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 44357c │ │ │ │ + b 443534 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, r4, lsr #3 │ │ │ │ + cmneq pc, r4, asr #3 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, r8, lsr sp @ │ │ │ │ + cmneq pc, r0, asr sp @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3760] @ 0xeb0 │ │ │ │ ldrb r3, [r2, #13] │ │ │ │ sub sp, sp, #300 @ 0x12c │ │ │ │ - str r1, [sp, #12] │ │ │ │ - ldr r1, [pc, #2148] @ 443ed4 │ │ │ │ - str r3, [sp, #20] │ │ │ │ mov r5, r2 │ │ │ │ + ldr r2, [pc, #2144] @ 443eb4 │ │ │ │ + str r3, [sp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ - ldrb r3, [r2, #12] │ │ │ │ - ldr r2, [pc, #2132] @ 443ed8 │ │ │ │ - add r1, pc, r1 │ │ │ │ + ldr r3, [pc, #2136] @ 443eb8 │ │ │ │ + add r2, pc, r2 │ │ │ │ str r0, [sp, #16] │ │ │ │ - ldr r2, [r1, r2] │ │ │ │ - ldr r2, [r2] │ │ │ │ - str r2, [sp, #292] @ 0x124 │ │ │ │ - mov r2, #0 │ │ │ │ - bne 443e8c │ │ │ │ - ldr r1, [r5, #28] │ │ │ │ - ldr r2, [r5, #16] │ │ │ │ - cmp r2, #1 │ │ │ │ - ldr r2, [r1] │ │ │ │ - ldrhi r1, [r1, #4] │ │ │ │ - ldr r2, [r2] │ │ │ │ - ldrhi r1, [r1] │ │ │ │ - lsr r0, r2, #5 │ │ │ │ - orrhi r7, r2, r1 │ │ │ │ - and r0, r0, #1 │ │ │ │ + str r1, [sp, #12] │ │ │ │ + ldr r3, [r2, r3] │ │ │ │ + ldr r3, [r3] │ │ │ │ + str r3, [sp, #292] @ 0x124 │ │ │ │ + mov r3, #0 │ │ │ │ + bne 443e6c │ │ │ │ + ldr r2, [r5, #28] │ │ │ │ + ldr r3, [r5, #16] │ │ │ │ + cmp r3, #1 │ │ │ │ + ldr r3, [r2] │ │ │ │ + ldrhi r2, [r2, #4] │ │ │ │ + ldr r3, [r3] │ │ │ │ + ldrhi r2, [r2] │ │ │ │ + lsr r1, r3, #5 │ │ │ │ + orrhi r7, r3, r2 │ │ │ │ + and r1, r1, #1 │ │ │ │ lsrhi r7, r7, #5 │ │ │ │ - str r0, [sp, #24] │ │ │ │ + str r1, [sp, #24] │ │ │ │ ldrls r7, [sp, #24] │ │ │ │ andhi r7, r7, #1 │ │ │ │ + ldrb r3, [r5, #12] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ cmp r3, #0 │ │ │ │ movne r7, #0 │ │ │ │ andeq r7, r7, #1 │ │ │ │ lsr fp, r2, #1 │ │ │ │ lsr sl, r2, #2 │ │ │ │ lsr r9, r2, #11 │ │ │ │ @@ -1030904,120 +1030897,120 @@ │ │ │ │ mov r6, #0 │ │ │ │ and fp, fp, #1 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp, #28] │ │ │ │ str r2, [sp] │ │ │ │ - bne 443b50 │ │ │ │ + bne 443b34 │ │ │ │ add r4, sp, #284 @ 0x11c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ + str r3, [sp, #76] @ 0x4c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - str r3, [sp, #84] @ 0x54 │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str sl, [sp] │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r2, #42 @ 0x2a │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ + str r3, [sp, #60] @ 0x3c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ stm sp, {r3, r7} │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ bl 439830 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [r5, #32] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r2, #50 @ 0x32 │ │ │ │ mov r1, #48 @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ mov r2, #47 @ 0x2f │ │ │ │ ldr sl, [r3] │ │ │ │ mov r1, r2 │ │ │ │ ldr fp, [sl] │ │ │ │ mov r0, r4 │ │ │ │ lsr r3, fp, #11 │ │ │ │ and r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ - str r3, [sp, #32] │ │ │ │ + str r3, [sp, #28] │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ + str r3, [sp, #32] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #104] @ 0x68 │ │ │ │ + str r3, [sp, #100] @ 0x64 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - str r3, [sp, #28] │ │ │ │ + str r3, [sp, #104] @ 0x68 │ │ │ │ bl 43999c │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ add r9, sp, #112 @ 0x70 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r9 │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ + str r3, [sp, #92] @ 0x5c │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - str r3, [sp, #100] @ 0x64 │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ bl 53d00 │ │ │ │ ldr r8, [r5, #28] │ │ │ │ mov r2, r9 │ │ │ │ ldr r3, [r8] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [r3] │ │ │ │ str r0, [sp, #108] @ 0x6c │ │ │ │ @@ -1031036,17 +1031029,17 @@ │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r9 │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ + str r3, [sp, #84] @ 0x54 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - str r3, [sp, #92] @ 0x5c │ │ │ │ + str r3, [sp, #88] @ 0x58 │ │ │ │ bl 53d00 │ │ │ │ ldr r8, [r8, #4] │ │ │ │ mov r2, r9 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ mov r3, r8 │ │ │ │ mov r0, r4 │ │ │ │ strd r6, [sp, #176] @ 0xb0 │ │ │ │ @@ -1031069,66 +1031062,66 @@ │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #24] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r9, [sp, #288] @ 0x120 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ - bne 443eb0 │ │ │ │ + bne 443e90 │ │ │ │ ldr r2, [r5, #16] │ │ │ │ cmp r2, #1 │ │ │ │ ldrbhi r2, [r8] │ │ │ │ movls r2, r7 │ │ │ │ lsrhi r2, r2, #5 │ │ │ │ andhi r2, r2, #1 │ │ │ │ stm sp, {r2, r7} │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #20] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ - ldr r1, [sp, #76] @ 0x4c │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ orr r2, r3, r2 │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ strd r6, [sp] │ │ │ │ orr r5, r3, r1 │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ mov r0, r4 │ │ │ │ orr r2, r2, r3 │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ orr r2, r2, r3 │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ orr r2, r2, r3 │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ orr r2, r2, r3 │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ orr r2, r2, r3 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ + ldr r3, [sp, #100] @ 0x64 │ │ │ │ orr r2, r2, r3 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + ldr r3, [sp, #104] @ 0x68 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #96] @ 0x60 │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ orr r2, r2, r3 │ │ │ │ - ldr r3, [sp, #100] @ 0x64 │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ + ldr r3, [sp, #84] @ 0x54 │ │ │ │ orr r2, r2, r3 │ │ │ │ - ldr r3, [sp, #92] @ 0x5c │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ orr r2, r2, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r5, r5, r9 │ │ │ │ @@ -1031143,15 +1031136,15 @@ │ │ │ │ ldrh r3, [sl, #12] │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 443ea4 │ │ │ │ + beq 443e84 │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ mov r2, #0 │ │ │ │ eor r3, r3, fp │ │ │ │ lsr r3, r3, #2 │ │ │ │ and r3, r3, #1 │ │ │ │ str r2, [sp, #4] │ │ │ │ mov r2, #46 @ 0x2e │ │ │ │ @@ -1031160,25 +1031153,25 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ ldr r2, [sp, #284] @ 0x11c │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #956] @ 443edc │ │ │ │ + ldr r2, [pc, #952] @ 443ebc │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #940] @ 443ed8 │ │ │ │ + ldr r3, [pc, #936] @ 443eb8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #292] @ 0x124 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 443ed0 │ │ │ │ + bne 443eb0 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #300 @ 0x12c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #284 @ 0x11c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -1031262,305 +1031255,304 @@ │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ - add sl, sp, #112 @ 0x70 │ │ │ │ + add r9, sp, #112 @ 0x70 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r6 │ │ │ │ - mov r0, sl │ │ │ │ - orr r8, r8, r3 │ │ │ │ + mov r0, r9 │ │ │ │ + orr sl, r8, r3 │ │ │ │ bl 53d00 │ │ │ │ ldr fp, [r5, #28] │ │ │ │ - mov r2, sl │ │ │ │ + mov r2, r9 │ │ │ │ ldr r3, [fp] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [r3] │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ - lsr r9, r0, #2 │ │ │ │ - and r9, r9, #1 │ │ │ │ - eor r9, r9, #1 │ │ │ │ + lsr r8, r0, #2 │ │ │ │ + and r8, r8, #1 │ │ │ │ + eor r8, r8, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r6, [sp, #180] @ 0xb4 │ │ │ │ - str r9, [sp, #176] @ 0xb0 │ │ │ │ + str r8, [sp, #176] @ 0xb0 │ │ │ │ bl 439e94 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ mov r1, r6 │ │ │ │ - mov r0, sl │ │ │ │ - orr r8, r8, r3 │ │ │ │ + mov r0, r9 │ │ │ │ + orr sl, sl, r3 │ │ │ │ bl 53d00 │ │ │ │ - ldr r3, [fp, #4] │ │ │ │ - mov r2, sl │ │ │ │ + ldr fp, [fp, #4] │ │ │ │ + mov r2, r9 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ + mov r3, fp │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ - str r9, [sp, #176] @ 0xb0 │ │ │ │ + str r8, [sp, #176] @ 0xb0 │ │ │ │ str r6, [sp, #180] @ 0xb4 │ │ │ │ bl 439e94 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ mov r2, #31 │ │ │ │ mov r1, #16 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #284] @ 0x11c │ │ │ │ - mov sl, #0 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - mov fp, #0 │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ - mov r2, #41 @ 0x29 │ │ │ │ - mov r1, #40 @ 0x28 │ │ │ │ - mov r0, r4 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r8, r8, r3 │ │ │ │ - bl 439830 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ stm sp, {r3, r6} │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ mov r1, r2 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r9, [sp, #288] @ 0x120 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ + orr r9, sl, r9 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - bne 443ec0 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + bne 443ea0 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ - ldrhi r3, [sp, #40] @ 0x28 │ │ │ │ + ldrbhi r3, [fp] │ │ │ │ movls r3, r6 │ │ │ │ - ldrbhi r3, [r3] │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ andhi r3, r3, #1 │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ + mov sl, #0 │ │ │ │ + ldr r5, [sp, #284] @ 0x11c │ │ │ │ + mov fp, #0 │ │ │ │ + mov r2, #41 @ 0x29 │ │ │ │ + mov r1, #40 @ 0x28 │ │ │ │ + mov r0, r4 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r5, r7, r5 │ │ │ │ + ldr r7, [sp, #288] @ 0x120 │ │ │ │ + bl 439830 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ str r6, [sp, #4] │ │ │ │ + ldr r6, [sp, #284] @ 0x11c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r9, [sp] │ │ │ │ - ldr r6, [sp, #284] @ 0x11c │ │ │ │ + str r8, [sp] │ │ │ │ + orr r6, r5, r6 │ │ │ │ ldr r5, [sp, #288] @ 0x120 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - orr r6, r7, r6 │ │ │ │ + orr r7, r9, r7 │ │ │ │ ldrh r3, [r3, #12] │ │ │ │ - orr r5, r8, r5 │ │ │ │ + orr r5, r7, r5 │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 443ea4 │ │ │ │ + beq 443e84 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ eor r3, r3, r2 │ │ │ │ lsr r3, r3, #2 │ │ │ │ and r3, r3, #1 │ │ │ │ mov r2, #0 │ │ │ │ - b 443aec │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ - orr r7, r2, r2, lsr #1 │ │ │ │ - and r2, r2, #1 │ │ │ │ + b 443ad0 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + and r2, r3, #1 │ │ │ │ + orr r7, r3, r3, lsr #1 │ │ │ │ and r7, r7, #1 │ │ │ │ str r2, [sp, #24] │ │ │ │ - b 4436d4 │ │ │ │ + b 4436b4 │ │ │ │ mov r3, #0 │ │ │ │ mov r2, r3 │ │ │ │ - b 443aec │ │ │ │ + b 443ad0 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ lsr r2, r2, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ - b 4439c8 │ │ │ │ + b 4439ac │ │ │ │ ldr r3, [sp, #20] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 443e10 │ │ │ │ + b 443dc4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, r8, ror r9 @ │ │ │ │ + @ instruction: 0x016fc99c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrdeq ip, [pc, #-64] @ 443ea4 │ │ │ │ + cmneq pc, ip, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3784] @ 0xec8 │ │ │ │ - ldrb r2, [r1, #12] │ │ │ │ - sub sp, sp, #276 @ 0x114 │ │ │ │ ldrb r3, [r1, #13] │ │ │ │ - mov r6, r1 │ │ │ │ - ldr r1, [pc, #2108] @ 444744 │ │ │ │ - str r2, [sp, #16] │ │ │ │ - ldr r2, [pc, #2104] @ 444748 │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r0, [sp, #8] │ │ │ │ - ldr r2, [r1, r2] │ │ │ │ + sub sp, sp, #276 @ 0x114 │ │ │ │ + ldr r2, [pc, #2120] @ 444728 │ │ │ │ + str r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - ldr r2, [r2] │ │ │ │ - str r2, [sp, #268] @ 0x10c │ │ │ │ - mov r2, #0 │ │ │ │ - bne 444720 │ │ │ │ - ldr r1, [r6, #28] │ │ │ │ - ldr r2, [r6, #16] │ │ │ │ - cmp r2, #1 │ │ │ │ - ldr r2, [r1] │ │ │ │ - ldrhi r1, [r1, #4] │ │ │ │ - ldr r2, [r2] │ │ │ │ - ldrhi r1, [r1] │ │ │ │ - lsr r0, r2, #5 │ │ │ │ - orrhi r5, r2, r1 │ │ │ │ - and r0, r0, #1 │ │ │ │ - lsrhi r5, r5, #5 │ │ │ │ + ldr r3, [pc, #2112] @ 44472c │ │ │ │ + add r2, pc, r2 │ │ │ │ str r0, [sp, #12] │ │ │ │ - ldrls r5, [sp, #12] │ │ │ │ + ldr r3, [r2, r3] │ │ │ │ + mov r6, r1 │ │ │ │ + ldr r3, [r3] │ │ │ │ + str r3, [sp, #268] @ 0x10c │ │ │ │ + mov r3, #0 │ │ │ │ + bne 4446ec │ │ │ │ + ldr r2, [r1, #28] │ │ │ │ + ldr r1, [r1, #16] │ │ │ │ + ldr r3, [r2] │ │ │ │ + cmp r1, #1 │ │ │ │ + ldrhi r2, [r2, #4] │ │ │ │ + ldr r3, [r3] │ │ │ │ + ldrhi r2, [r2] │ │ │ │ + lsr r1, r3, #5 │ │ │ │ + orrhi r5, r3, r2 │ │ │ │ + and r1, r1, #1 │ │ │ │ + lsrhi r5, r5, #5 │ │ │ │ + str r1, [sp, #16] │ │ │ │ + ldrls r5, [sp, #16] │ │ │ │ andhi r5, r5, #1 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - mov r7, #0 │ │ │ │ - cmp r2, #0 │ │ │ │ + ldrb r3, [r6, #12] │ │ │ │ + ldr r2, [r6, #8] │ │ │ │ + cmp r3, #0 │ │ │ │ movne r5, #0 │ │ │ │ andeq r5, r5, #1 │ │ │ │ - ldr r2, [r6, #8] │ │ │ │ - cmp r5, #0 │ │ │ │ lsr fp, r2, #1 │ │ │ │ lsr sl, r2, #2 │ │ │ │ lsr r9, r2, #11 │ │ │ │ lsr r8, r2, #4 │ │ │ │ + cmp r5, #0 │ │ │ │ + and r2, r2, #1 │ │ │ │ + mov r7, #0 │ │ │ │ and fp, fp, #1 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ - and r2, r2, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ - bne 444388 │ │ │ │ + str r3, [sp, #20] │ │ │ │ + str r2, [sp] │ │ │ │ + bne 4443a4 │ │ │ │ add r4, sp, #260 @ 0x104 │ │ │ │ - stm sp, {r2, r5} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #20] │ │ │ │ + str r5, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #260] @ 0x104 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ + str r3, [sp, #60] @ 0x3c │ │ │ │ str r5, [sp, #4] │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #260] @ 0x104 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str sl, [sp] │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ str r5, [sp, #4] │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #260] @ 0x104 │ │ │ │ mov r2, #42 @ 0x2a │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ str r5, [sp, #4] │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #260] @ 0x104 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ str r5, [sp, #4] │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #260] @ 0x104 │ │ │ │ mov r2, #14 │ │ │ │ str r5, [sp, #4] │ │ │ │ ldr r0, [r6, #32] │ │ │ │ mov r1, r2 │ │ │ │ str r0, [sp] │ │ │ │ - str r3, [sp, #32] │ │ │ │ + str r3, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ + str r3, [sp, #32] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #260] @ 0x104 │ │ │ │ mov r2, #30 │ │ │ │ str r5, [sp, #4] │ │ │ │ ldr r0, [r6, #36] @ 0x24 │ │ │ │ mov r1, r2 │ │ │ │ str r0, [sp] │ │ │ │ - str r3, [sp, #24] │ │ │ │ + str r3, [sp, #84] @ 0x54 │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ - str r3, [sp, #28] │ │ │ │ + str r3, [sp, #24] │ │ │ │ bl 439830 │ │ │ │ ldr r2, [r6, #24] │ │ │ │ ldr r3, [sp, #260] @ 0x104 │ │ │ │ ldr r1, [r2] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ + str r3, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ - str r3, [sp, #84] @ 0x54 │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ bl 43999c │ │ │ │ ldr r0, [sp, #260] @ 0x104 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #264] @ 0x108 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ stm sp, {r3, r5} │ │ │ │ ldr r3, [sp, #260] @ 0x104 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ add r7, sp, #88 @ 0x58 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #260] @ 0x104 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r7 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #16] │ │ │ │ ldr fp, [sp, #264] @ 0x108 │ │ │ │ bl 53d00 │ │ │ │ ldr r8, [r6, #28] │ │ │ │ mov r1, r7 │ │ │ │ ldr r2, [r8] │ │ │ │ mov r0, r4 │ │ │ │ bl 43a690 │ │ │ │ @@ -1031568,67 +1031560,69 @@ │ │ │ │ str r1, [sp] │ │ │ │ ldr r1, [sp, #264] @ 0x108 │ │ │ │ str r1, [sp, #4] │ │ │ │ mov r2, #12 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ ldr sl, [sp, #260] @ 0x104 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r9, [sp, #264] @ 0x108 │ │ │ │ - bne 444734 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + bne 444704 │ │ │ │ ldr r2, [r6, #16] │ │ │ │ cmp r2, #1 │ │ │ │ ldrhi r2, [r8, #4] │ │ │ │ - movls r2, r3 │ │ │ │ + ldrls r2, [sp, #8] │ │ │ │ ldrbhi r2, [r2] │ │ │ │ - movhi r5, r3 │ │ │ │ + ldrhi r5, [sp, #8] │ │ │ │ lsrhi r2, r2, #5 │ │ │ │ andhi r2, r2, #1 │ │ │ │ movls r5, r2 │ │ │ │ stm sp, {r2, r5} │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #8] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ ldr r1, [r8, #4] │ │ │ │ orr r6, r3, r2 │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ mov r0, r4 │ │ │ │ orr r5, r3, r2 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr r2, [sp, #260] @ 0x104 │ │ │ │ orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + ldr r3, [sp, #84] @ 0x54 │ │ │ │ orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ orr r5, r5, fp │ │ │ │ orr r6, r6, r3 │ │ │ │ orr r6, r6, sl │ │ │ │ orr r6, r6, r2 │ │ │ │ ldr r2, [sp, #264] @ 0x108 │ │ │ │ orr r5, r5, r9 │ │ │ │ orr r5, r5, r2 │ │ │ │ @@ -1031684,53 +1031678,65 @@ │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #264] @ 0x108 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #16 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #260] @ 0x104 │ │ │ │ - mov r2, #41 @ 0x29 │ │ │ │ + mov r0, r4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ - mov r0, r4 │ │ │ │ + mov r2, #41 @ 0x29 │ │ │ │ + orr r5, r5, r3 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #260] @ 0x104 │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ orr r2, r6, r2 │ │ │ │ orr r3, r5, r3 │ │ │ │ - b 4446e8 │ │ │ │ + stm r1, {r2, r3} │ │ │ │ + ldr r2, [pc, #948] @ 444730 │ │ │ │ + ldr r3, [pc, #940] @ 44472c │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [r2, r3] │ │ │ │ + ldr r2, [r3] │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ + eors r2, r3, r2 │ │ │ │ + mov r3, #0 │ │ │ │ + bne 444724 │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ + add sp, sp, #276 @ 0x114 │ │ │ │ + pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #260 @ 0x104 │ │ │ │ - stm sp, {r2, r7} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + str r7, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr fp, [sp, #260] @ 0x104 │ │ │ │ ldr r5, [sp, #264] @ 0x108 │ │ │ │ bl 439830 │ │ │ │ - ldr r2, [sp, #264] @ 0x108 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r5, r5, r2 │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ str sl, [sp] │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr sl, [sp, #260] @ 0x104 │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ str r9, [sp] │ │ │ │ ldr r9, [sp, #260] @ 0x104 │ │ │ │ orr sl, fp, sl │ │ │ │ mov r2, #42 @ 0x2a │ │ │ │ orr r9, sl, r9 │ │ │ │ mov r1, r2 │ │ │ │ @@ -1031743,83 +1031749,84 @@ │ │ │ │ mov r1, r2 │ │ │ │ ldr r5, [sp, #260] @ 0x104 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r8, [sp, #264] @ 0x108 │ │ │ │ bl 439830 │ │ │ │ - ldr r0, [sp, #260] @ 0x104 │ │ │ │ + ldr r3, [sp, #260] @ 0x104 │ │ │ │ orr r5, r9, r5 │ │ │ │ - orr r5, r5, r0 │ │ │ │ - ldr r0, [sp, #264] @ 0x108 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ orr r8, sl, r8 │ │ │ │ mov r2, #14 │ │ │ │ - orr r8, r8, r0 │ │ │ │ + orr r8, r8, r3 │ │ │ │ str r7, [sp, #4] │ │ │ │ - ldr r0, [r6, #32] │ │ │ │ + ldr r3, [r6, #32] │ │ │ │ mov r1, r2 │ │ │ │ - str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ - ldr r0, [sp, #260] @ 0x104 │ │ │ │ + ldr r3, [sp, #260] @ 0x104 │ │ │ │ mov r2, #30 │ │ │ │ - orr r5, r5, r0 │ │ │ │ - ldr r0, [sp, #264] @ 0x108 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ str r7, [sp, #4] │ │ │ │ - orr r8, r8, r0 │ │ │ │ - ldr r0, [r6, #36] @ 0x24 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r3, [r6, #36] @ 0x24 │ │ │ │ mov r1, r2 │ │ │ │ - str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ - ldr r2, [r6, #24] │ │ │ │ + ldr r3, [r6, #24] │ │ │ │ mov r0, r4 │ │ │ │ - ldr r1, [r2] │ │ │ │ - ldr r2, [sp, #260] @ 0x104 │ │ │ │ + ldr r1, [r3] │ │ │ │ + ldr r3, [sp, #260] @ 0x104 │ │ │ │ add r9, sp, #88 @ 0x58 │ │ │ │ - orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #264] @ 0x108 │ │ │ │ - orr r8, r8, r2 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 43999c │ │ │ │ - ldr r0, [sp, #260] @ 0x104 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #264] @ 0x108 │ │ │ │ + ldr r3, [sp, #260] @ 0x104 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r1, [sp, #260] @ 0x104 │ │ │ │ + ldr r3, [sp, #260] @ 0x104 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r5, r5, r1 │ │ │ │ - ldr r1, [sp, #264] @ 0x108 │ │ │ │ - mov r0, r9 │ │ │ │ - orr r8, r8, r1 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ mov r1, r7 │ │ │ │ + mov r0, r9 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 53d00 │ │ │ │ ldr sl, [r6, #28] │ │ │ │ mov r1, r9 │ │ │ │ ldr r2, [sl] │ │ │ │ mov r0, r4 │ │ │ │ bl 43a690 │ │ │ │ - ldr r1, [sp, #260] @ 0x104 │ │ │ │ - str r1, [sp] │ │ │ │ - ldr r1, [sp, #264] @ 0x108 │ │ │ │ + ldr r3, [sp, #260] @ 0x104 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ mov r2, #12 │ │ │ │ - mov r0, r4 │ │ │ │ - str r1, [sp, #4] │ │ │ │ mov r1, r7 │ │ │ │ + mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #260] @ 0x104 │ │ │ │ - ldr r1, [sl, #4] │ │ │ │ + ldr r3, [sl, #4] │ │ │ │ orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #264] @ 0x108 │ │ │ │ + mov r1, r3 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #20] │ │ │ │ orr r8, r8, r2 │ │ │ │ - str r1, [sp, #20] │ │ │ │ bl 43999c │ │ │ │ ldr r0, [sp, #260] @ 0x104 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #264] @ 0x108 │ │ │ │ mov r2, #54 @ 0x36 │ │ │ │ mov r1, #47 @ 0x2f │ │ │ │ str r0, [sp, #4] │ │ │ │ @@ -1031856,246 +1031863,232 @@ │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r5, r5, r1 │ │ │ │ ldr r1, [sp, #264] @ 0x108 │ │ │ │ mov r0, r9 │ │ │ │ orr r8, r8, r1 │ │ │ │ mov r1, r7 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ mov r1, r9 │ │ │ │ + mov r2, fp │ │ │ │ mov r0, r4 │ │ │ │ bl 43a690 │ │ │ │ ldr r0, [sp, #260] @ 0x104 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #264] @ 0x108 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #16 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ - ldr r0, [sp, #260] @ 0x104 │ │ │ │ - mov sl, #0 │ │ │ │ - mov fp, #0 │ │ │ │ - orr r5, r5, r0 │ │ │ │ - ldr r9, [sp, #264] @ 0x108 │ │ │ │ - mov r2, #41 @ 0x29 │ │ │ │ - mov r1, #40 @ 0x28 │ │ │ │ - mov r0, r4 │ │ │ │ - strd sl, [sp] │ │ │ │ - bl 439830 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r9, r8, r9 │ │ │ │ - ldr r8, [sp, #260] @ 0x104 │ │ │ │ + ldr r9, [sp, #260] @ 0x104 │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r7} │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r5, r8 │ │ │ │ + orr r9, r5, r9 │ │ │ │ ldr r5, [sp, #264] @ 0x108 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ ldr r2, [sp, #260] @ 0x104 │ │ │ │ - cmp r3, #0 │ │ │ │ - orr r8, r8, r2 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + orr r9, r9, r2 │ │ │ │ ldr r2, [sp, #264] @ 0x108 │ │ │ │ - orr r5, r9, r5 │ │ │ │ - lsrne r3, r3, #1 │ │ │ │ + orr r5, r8, r5 │ │ │ │ + cmp r3, #0 │ │ │ │ orr r5, r5, r2 │ │ │ │ - andne r3, r3, #1 │ │ │ │ - bne 4446c0 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + bne 444714 │ │ │ │ ldr r2, [r6, #16] │ │ │ │ cmp r2, #1 │ │ │ │ - ldrhi r2, [sp, #20] │ │ │ │ - movhi r7, r3 │ │ │ │ - ldrbhi r2, [r2] │ │ │ │ - movls r7, r3 │ │ │ │ - lsrhi r3, r2, #5 │ │ │ │ + ldrbhi r3, [r3] │ │ │ │ + ldrls r3, [sp, #8] │ │ │ │ + lsrhi r3, r3, #5 │ │ │ │ + ldrhi r7, [sp, #8] │ │ │ │ andhi r3, r3, #1 │ │ │ │ + movls r7, r3 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r2 │ │ │ │ - str r3, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r7, [sp, #4] │ │ │ │ + stm sp, {r3, r7} │ │ │ │ bl 439830 │ │ │ │ - ldr r2, [sp, #260] @ 0x104 │ │ │ │ + ldr r6, [sp, #260] @ 0x104 │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ - orr r2, r8, r2 │ │ │ │ - orr r3, r5, r3 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - stm r1, {r2, r3} │ │ │ │ - ldr r2, [pc, #84] @ 44474c │ │ │ │ - ldr r3, [pc, #76] @ 444748 │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r3, [r2, r3] │ │ │ │ - ldr r2, [r3] │ │ │ │ - ldr r3, [sp, #268] @ 0x10c │ │ │ │ - eors r2, r3, r2 │ │ │ │ - mov r3, #0 │ │ │ │ - bne 444740 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ - add sp, sp, #276 @ 0x114 │ │ │ │ - pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - and r2, r3, #1 │ │ │ │ + orr r6, r9, r6 │ │ │ │ + mov r8, #0 │ │ │ │ + mov r9, #0 │ │ │ │ + mov r2, #41 @ 0x29 │ │ │ │ + mov r1, #40 @ 0x28 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + strd r8, [sp] │ │ │ │ + b 444358 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ orr r5, r3, r3, lsr #1 │ │ │ │ + and r3, r3, #1 │ │ │ │ and r5, r5, #1 │ │ │ │ - str r2, [sp, #12] │ │ │ │ - b 443f64 │ │ │ │ - lsr r2, r3, #1 │ │ │ │ + str r3, [sp, #16] │ │ │ │ + b 443f40 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + lsr r2, r2, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ - b 4441b0 │ │ │ │ + b 444194 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + lsr r3, r3, #1 │ │ │ │ + and r3, r3, #1 │ │ │ │ + b 4446ac │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, ip, ror #1 │ │ │ │ + cmneq pc, r0, lsl r1 @ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, r0, lsl #18 │ │ │ │ + cmneq pc, ip, ror ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3768] @ 0xeb8 │ │ │ │ ldrb r3, [r1, #13] │ │ │ │ sub sp, sp, #292 @ 0x124 │ │ │ │ - ldr r2, [pc, #2288] @ 445060 │ │ │ │ + ldr r2, [pc, #2280] @ 44503c │ │ │ │ str r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - ldr r3, [pc, #2280] @ 445064 │ │ │ │ + ldr r3, [pc, #2272] @ 445040 │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ - ldrb fp, [r1, #12] │ │ │ │ mov r5, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #284] @ 0x11c │ │ │ │ mov r3, #0 │ │ │ │ - bne 445024 │ │ │ │ + bne 445000 │ │ │ │ ldr r2, [r1, #28] │ │ │ │ - ldr r3, [r1, #16] │ │ │ │ - cmp r3, #1 │ │ │ │ + ldr r1, [r1, #16] │ │ │ │ ldr r3, [r2] │ │ │ │ + cmp r1, #1 │ │ │ │ ldrhi r2, [r2, #4] │ │ │ │ ldr r3, [r3] │ │ │ │ ldrhi r2, [r2] │ │ │ │ lsr r1, r3, #5 │ │ │ │ orrhi r7, r3, r2 │ │ │ │ and r1, r1, #1 │ │ │ │ lsrhi r7, r7, #5 │ │ │ │ str r1, [sp, #20] │ │ │ │ ldrls r7, [sp, #20] │ │ │ │ andhi r7, r7, #1 │ │ │ │ + ldrb fp, [r5, #12] │ │ │ │ ldr r3, [r5, #8] │ │ │ │ cmp fp, #0 │ │ │ │ movne r7, #0 │ │ │ │ andeq r7, r7, #1 │ │ │ │ lsr sl, r3, #1 │ │ │ │ lsr r9, r3, #2 │ │ │ │ lsr r8, r3, #4 │ │ │ │ cmp r7, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ mov r6, #0 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp] │ │ │ │ - bne 444c88 │ │ │ │ + bne 444c6c │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str sl, [sp] │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - str r3, [sp, #32] │ │ │ │ + str r3, [sp, #28] │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ + str r3, [sp, #32] │ │ │ │ bl 439830 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ - str r3, [sp, #24] │ │ │ │ + str r3, [sp, #100] @ 0x64 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #28] │ │ │ │ + str r3, [sp, #24] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ mov r0, r4 │ │ │ │ ldr fp, [r3] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, fp │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ + str r3, [sp, #92] @ 0x5c │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #100] @ 0x64 │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ bl 43999c │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r9, [r5, #28] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ ldr r6, [r9] │ │ │ │ - str r3, [sp, #84] @ 0x54 │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ ldr r3, [r6] │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ tst r3, #1344 @ 0x540 │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ mov r2, #14 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #92] @ 0x5c │ │ │ │ + str r3, [sp, #84] @ 0x54 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ stm sp, {r3, r7} │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ add r8, sp, #104 @ 0x68 │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ + str r3, [sp, #76] @ 0x4c │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r7 │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ mov r0, r8 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ bl 53d00 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 43a690 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ @@ -1032112,77 +1032105,77 @@ │ │ │ │ tst r6, #1344 @ 0x540 │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ + str r3, [sp, #60] @ 0x3c │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ - bne 44503c │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ + bne 445018 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrls r6, [sp, #12] │ │ │ │ lsrhi r6, r6, #5 │ │ │ │ ldrhi r7, [sp, #12] │ │ │ │ andhi r6, r6, #1 │ │ │ │ movls r7, r6 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r2 │ │ │ │ strd r6, [sp] │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ - ldr r1, [sp, #44] @ 0x2c │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ orr r5, r2, r1 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ mov r1, sl │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ mov r6, #0 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ + ldr r2, [sp, #100] @ 0x64 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #100] @ 0x64 │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #84] @ 0x54 │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #92] @ 0x5c │ │ │ │ + ldr r2, [sp, #84] @ 0x54 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #76] @ 0x4c │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ + ldr r2, [sp, #60] @ 0x3c │ │ │ │ orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ orr sl, r3, r2 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 43999c │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ @@ -1032264,23 +1032257,23 @@ │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r2, r7, r2 │ │ │ │ orr r3, r5, r3 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ stm r1, {r2, r3} │ │ │ │ - ldr r2, [pc, #1032] @ 445068 │ │ │ │ - ldr r3, [pc, #1024] @ 445064 │ │ │ │ + ldr r2, [pc, #1024] @ 445044 │ │ │ │ + ldr r3, [pc, #1016] @ 445040 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 44505c │ │ │ │ + bne 445038 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #292 @ 0x124 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -1032288,77 +1032281,77 @@ │ │ │ │ bl 439830 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str sl, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ ldr fp, [sp, #276] @ 0x114 │ │ │ │ - ldr r7, [sp, #280] @ 0x118 │ │ │ │ + ldr sl, [sp, #280] @ 0x118 │ │ │ │ bl 439830 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ + ldr r7, [sp, #276] @ 0x114 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ - ldr sl, [sp, #276] @ 0x114 │ │ │ │ + orr r7, fp, r7 │ │ │ │ ldr r9, [sp, #280] @ 0x118 │ │ │ │ bl 439830 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ + ldr fp, [sp, #276] @ 0x114 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ - orr sl, fp, sl │ │ │ │ - orr r9, r7, r9 │ │ │ │ - ldr fp, [sp, #280] @ 0x118 │ │ │ │ - ldr r7, [sp, #276] @ 0x114 │ │ │ │ + orr fp, r7, fp │ │ │ │ + ldr r7, [sp, #280] @ 0x118 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ - orr fp, r9, fp │ │ │ │ + orr r9, sl, r9 │ │ │ │ + orr r7, r9, r7 │ │ │ │ ldr r9, [r3] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - orr r7, sl, r7 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r1, r9 │ │ │ │ - mov r0, r4 │ │ │ │ orr fp, fp, r3 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 43999c │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr sl, [r5, #28] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ ldr r0, [sp, #280] @ 0x118 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldr r3, [sl] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [r3] │ │ │ │ str r0, [sp, #24] │ │ │ │ tst r0, #1344 @ 0x540 │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #0 │ │ │ │ mov r2, #14 │ │ │ │ mov r1, r2 │ │ │ │ str r0, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ ldr r1, [sp, #276] @ 0x114 │ │ │ │ add r8, sp, #104 @ 0x68 │ │ │ │ - orr r7, r7, r1 │ │ │ │ + orr fp, fp, r1 │ │ │ │ ldr r1, [sp, #280] @ 0x118 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr fp, fp, r1 │ │ │ │ + orr r7, r7, r1 │ │ │ │ mov r0, r8 │ │ │ │ mov r1, r6 │ │ │ │ bl 53d00 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r1, r8 │ │ │ │ mov r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ @@ -1032370,50 +1032363,48 @@ │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sl, #4] │ │ │ │ ldr r0, [sp, #276] @ 0x114 │ │ │ │ mov r2, #30 │ │ │ │ - orr r7, r7, r0 │ │ │ │ + orr fp, fp, r0 │ │ │ │ ldr r0, [r3] │ │ │ │ str r0, [sp, #32] │ │ │ │ tst r0, #1344 @ 0x540 │ │ │ │ ldr r0, [sp, #280] @ 0x118 │ │ │ │ mov r1, r2 │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #0 │ │ │ │ str r0, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r3 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - orr r3, r7, r3 │ │ │ │ - str r3, [sp, #28] │ │ │ │ - ldr r7, [sp, #280] @ 0x118 │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 43999c │ │ │ │ - ldr r0, [sp, #276] @ 0x114 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #280] @ 0x118 │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r2, #54 @ 0x36 │ │ │ │ mov r1, #47 @ 0x2f │ │ │ │ - str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r1, [sp, #276] @ 0x114 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ - orr r7, fp, r7 │ │ │ │ - orr r3, r3, r1 │ │ │ │ ldr r1, [sp, #280] @ 0x118 │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ + orr r3, fp, r3 │ │ │ │ orr r7, r7, r1 │ │ │ │ mov r0, r8 │ │ │ │ mov r1, r6 │ │ │ │ str r3, [sp, #28] │ │ │ │ mov fp, #0 │ │ │ │ bl 53d00 │ │ │ │ ldr r2, [sl, #8] │ │ │ │ @@ -1032426,146 +1032417,146 @@ │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #280] @ 0x118 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #16 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ ldr r8, [sp, #276] @ 0x114 │ │ │ │ - mov sl, #0 │ │ │ │ + stm sp, {r3, r6} │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + mov r2, #43 @ 0x2b │ │ │ │ orr r8, r3, r8 │ │ │ │ - mov fp, #0 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - mov r2, #41 @ 0x29 │ │ │ │ - mov r1, #40 @ 0x28 │ │ │ │ - mov r0, r4 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r7, r7, r3 │ │ │ │ - bl 439830 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - mov r2, #43 @ 0x2b │ │ │ │ - stm sp, {r3, r6} │ │ │ │ - ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, r2 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r0, r4 │ │ │ │ orr r7, r7, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r7, r7, r3 │ │ │ │ - bne 44504c │ │ │ │ + bne 445028 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrhi r3, [sp, #32] │ │ │ │ ldrls r3, [sp, #12] │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ ldrhi r6, [sp, #12] │ │ │ │ andhi r3, r3, #1 │ │ │ │ movls r6, r3 │ │ │ │ mov r2, #15 │ │ │ │ - mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + mov sl, #0 │ │ │ │ + mov fp, #0 │ │ │ │ + bl 439830 │ │ │ │ + mov r2, #41 @ 0x29 │ │ │ │ + mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ + strd sl, [sp] │ │ │ │ + ldr r6, [sp, #276] @ 0x114 │ │ │ │ + ldr r5, [sp, #280] @ 0x118 │ │ │ │ bl 439830 │ │ │ │ ldrh r3, [r9, #12] │ │ │ │ - mov r2, #0 │ │ │ │ + orr r6, r8, r6 │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ + orr r5, r7, r5 │ │ │ │ + orr r6, r6, r3 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + mov r2, #0 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldrbne r3, [r9] │ │ │ │ moveq r3, #1 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ str r2, [sp, #4] │ │ │ │ mov r2, #46 @ 0x2e │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r6, [sp, #276] @ 0x114 │ │ │ │ - ldr r5, [sp, #280] @ 0x118 │ │ │ │ bl 439830 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - orr r6, r8, r6 │ │ │ │ + mov r2, #31 │ │ │ │ lsr r3, r3, #2 │ │ │ │ and r3, r3, #1 │ │ │ │ eor r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - mov r2, #31 │ │ │ │ + mov r1, r2 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - mov r1, r2 │ │ │ │ - orr r5, r7, r5 │ │ │ │ mov r0, r4 │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r2, r6, r2 │ │ │ │ orr r3, r5, r3 │ │ │ │ - b 444c50 │ │ │ │ + b 444c34 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - and r2, r3, #1 │ │ │ │ orr r7, r3, r3, lsr #1 │ │ │ │ + and r3, r3, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ - str r2, [sp, #20] │ │ │ │ - b 4447d4 │ │ │ │ + str r3, [sp, #20] │ │ │ │ + b 4447b4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ lsr r6, r3, #1 │ │ │ │ and r6, r6, #1 │ │ │ │ - b 444a40 │ │ │ │ + b 444a24 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 444f74 │ │ │ │ + b 444f24 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, r0, lsl #17 │ │ │ │ + @ instruction: 0x016fb89c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - @ instruction: 0x016fb398 │ │ │ │ + strheq fp, [pc, #-52] @ 445018 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3768] @ 0xeb8 │ │ │ │ ldrb r3, [r1, #13] │ │ │ │ sub sp, sp, #292 @ 0x124 │ │ │ │ + ldr r2, [pc, #2352] @ 445998 │ │ │ │ str r3, [sp, #8] │ │ │ │ - mov r6, r1 │ │ │ │ cmp r3, #0 │ │ │ │ - ldrb r3, [r1, #12] │ │ │ │ - ldr r1, [pc, #2372] @ 4459e0 │ │ │ │ - ldr r2, [pc, #2372] @ 4459e4 │ │ │ │ - add r1, pc, r1 │ │ │ │ + ldr r3, [pc, #2344] @ 44599c │ │ │ │ + add r2, pc, r2 │ │ │ │ str r0, [sp, #12] │ │ │ │ - ldr r2, [r1, r2] │ │ │ │ - ldr r2, [r2] │ │ │ │ - str r2, [sp, #284] @ 0x11c │ │ │ │ - mov r2, #0 │ │ │ │ - bne 4459a4 │ │ │ │ - ldr r1, [r6, #28] │ │ │ │ - ldr r2, [r6, #16] │ │ │ │ - cmp r2, #1 │ │ │ │ - ldr r2, [r1] │ │ │ │ - ldrhi r1, [r1, #4] │ │ │ │ - ldr r2, [r2] │ │ │ │ - ldrhi r1, [r1] │ │ │ │ - lsr r0, r2, #5 │ │ │ │ - orrhi r5, r2, r1 │ │ │ │ - and r0, r0, #1 │ │ │ │ + ldr r3, [r2, r3] │ │ │ │ + mov r6, r1 │ │ │ │ + ldr r3, [r3] │ │ │ │ + str r3, [sp, #284] @ 0x11c │ │ │ │ + mov r3, #0 │ │ │ │ + bne 44595c │ │ │ │ + ldr r2, [r1, #28] │ │ │ │ + ldr r1, [r1, #16] │ │ │ │ + ldr r3, [r2] │ │ │ │ + cmp r1, #1 │ │ │ │ + ldrhi r2, [r2, #4] │ │ │ │ + ldr r3, [r3] │ │ │ │ + ldrhi r2, [r2] │ │ │ │ + lsr r1, r3, #5 │ │ │ │ + orrhi r5, r3, r2 │ │ │ │ + and r1, r1, #1 │ │ │ │ lsrhi r5, r5, #5 │ │ │ │ - str r0, [sp, #16] │ │ │ │ + str r1, [sp, #16] │ │ │ │ ldrls r5, [sp, #16] │ │ │ │ andhi r5, r5, #1 │ │ │ │ + ldrb r3, [r6, #12] │ │ │ │ ldr r2, [r6, #8] │ │ │ │ cmp r3, #0 │ │ │ │ movne r5, #0 │ │ │ │ andeq r5, r5, #1 │ │ │ │ lsr fp, r2, #1 │ │ │ │ lsr sl, r2, #2 │ │ │ │ lsr r9, r2, #11 │ │ │ │ @@ -1032575,123 +1032566,123 @@ │ │ │ │ mov r7, #0 │ │ │ │ and fp, fp, #1 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp, #20] │ │ │ │ str r2, [sp] │ │ │ │ - bne 4455e8 │ │ │ │ + bne 4455c4 │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ str r5, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str sl, [sp] │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ str r5, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #42 @ 0x2a │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ str r5, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ stm sp, {r3, r5} │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #32] │ │ │ │ + str r3, [sp, #28] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ + str r3, [sp, #32] │ │ │ │ bl 439830 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ - str r3, [sp, #24] │ │ │ │ + str r3, [sp, #20] │ │ │ │ str r5, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #28] │ │ │ │ + str r3, [sp, #24] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ mov r0, r4 │ │ │ │ ldr fp, [r3] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, fp │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ + str r3, [sp, #92] @ 0x5c │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #20] │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ bl 43999c │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r9, [r6, #28] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ ldr r7, [r9] │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ + str r3, [sp, #84] @ 0x54 │ │ │ │ ldr r3, [r7] │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ tst r3, #1344 @ 0x540 │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ mov r2, #14 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r5, [sp, #4] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #92] @ 0x5c │ │ │ │ + str r3, [sp, #88] @ 0x58 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ stm sp, {r3, r5} │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ + str r3, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ add r8, sp, #104 @ 0x68 │ │ │ │ - str r3, [sp, #84] @ 0x54 │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r5 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ mov r0, r8 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ bl 53d00 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 43a690 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ @@ -1032708,78 +1032699,78 @@ │ │ │ │ tst r7, #1344 @ 0x540 │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ + str r3, [sp, #60] @ 0x3c │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr r2, [sp, #280] @ 0x118 │ │ │ │ cmp r3, #0 │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - bne 4459bc │ │ │ │ + bne 445974 │ │ │ │ ldr r2, [r6, #16] │ │ │ │ cmp r2, #1 │ │ │ │ ldrls r7, [sp, #8] │ │ │ │ lsrhi r7, r7, #5 │ │ │ │ ldrhi r5, [sp, #8] │ │ │ │ andhi r7, r7, #1 │ │ │ │ movls r5, r7 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp] │ │ │ │ str r5, [sp, #4] │ │ │ │ str r3, [sp, #8] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ mov r1, sl │ │ │ │ orr r5, r3, r2 │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ orr r7, r3, r2 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r6, #0 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #96] @ 0x60 │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ + ldr r3, [sp, #84] @ 0x54 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #92] @ 0x5c │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ orr r5, r5, r3 │ │ │ │ @@ -1032833,54 +1032824,54 @@ │ │ │ │ mov r2, r9 │ │ │ │ mov r0, r4 │ │ │ │ bl 43a690 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r2, #28 │ │ │ │ - mov r1, #16 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ + mov r1, #16 │ │ │ │ bl 439830 │ │ │ │ ldrh r3, [fp, #12] │ │ │ │ ldr r8, [sp, #276] @ 0x114 │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldrne r3, [fp] │ │ │ │ ldrne r2, [sp, #100] @ 0x64 │ │ │ │ - moveq r3, r6 │ │ │ │ orr r8, r5, r8 │ │ │ │ - mov r0, r4 │ │ │ │ ldr r5, [sp, #280] @ 0x118 │ │ │ │ - str r6, [sp, #4] │ │ │ │ + moveq r3, r6 │ │ │ │ orr r5, r7, r5 │ │ │ │ + mov r0, r4 │ │ │ │ + str r6, [sp, #4] │ │ │ │ eorne r2, r2, r3 │ │ │ │ movne r3, r2 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ mov r2, #46 @ 0x2e │ │ │ │ mov r1, r2 │ │ │ │ - str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ - ldr r2, [sp, #276] @ 0x114 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - orr r8, r8, r2 │ │ │ │ + ldr r2, [sp, #276] @ 0x114 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - ldr r2, [pc, #1072] @ 4459e8 │ │ │ │ + orr r8, r8, r2 │ │ │ │ + ldr r2, [pc, #1036] @ 4459a0 │ │ │ │ str r8, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #1056] @ 4459e4 │ │ │ │ + ldr r3, [pc, #1020] @ 44599c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 4459dc │ │ │ │ + bne 445994 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add sp, sp, #292 @ 0x124 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -1033030,42 +1033021,29 @@ │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r1, r7 │ │ │ │ - orr r0, r8, r3 │ │ │ │ - str r0, [sp, #20] │ │ │ │ mov r0, r9 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 53d00 │ │ │ │ - mov r1, r9 │ │ │ │ mov r2, sl │ │ │ │ + mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ bl 43a690 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #16 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #276] @ 0x114 │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ - mov r8, #0 │ │ │ │ - mov r9, #0 │ │ │ │ - mov r2, #41 @ 0x29 │ │ │ │ - mov r1, #40 @ 0x28 │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r8, r0, r3 │ │ │ │ - mov r0, r4 │ │ │ │ - bl 439830 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ stm sp, {r3, r7} │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ mov r1, r2 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ @@ -1033074,219 +1033052,223 @@ │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r8, r8, r3 │ │ │ │ - bne 4459cc │ │ │ │ + bne 445984 │ │ │ │ ldr r3, [r6, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrhi r3, [sp, #28] │ │ │ │ ldrls r3, [sp, #8] │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ ldrhi r7, [sp, #8] │ │ │ │ andhi r3, r3, #1 │ │ │ │ movls r7, r3 │ │ │ │ mov r2, #15 │ │ │ │ + stm sp, {r3, r7} │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, r7} │ │ │ │ + mov r6, #0 │ │ │ │ + mov r7, #0 │ │ │ │ bl 439830 │ │ │ │ - ldrh r3, [fp, #12] │ │ │ │ + strd r6, [sp] │ │ │ │ ldr r6, [sp, #276] @ 0x114 │ │ │ │ + mov r2, #41 @ 0x29 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, #40 @ 0x28 │ │ │ │ + orr r6, r5, r6 │ │ │ │ + ldr r5, [sp, #280] @ 0x118 │ │ │ │ + bl 439830 │ │ │ │ + ldrh r3, [fp, #12] │ │ │ │ + orr r5, r8, r5 │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ - ldrne r3, [fp] │ │ │ │ + ldr r3, [sp, #276] @ 0x114 │ │ │ │ ldrne r2, [sp, #24] │ │ │ │ + orr r8, r6, r3 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldrne r3, [fp] │ │ │ │ moveq r3, #0 │ │ │ │ moveq r2, r3 │ │ │ │ - orr r6, r5, r6 │ │ │ │ - mov r0, r4 │ │ │ │ - ldr r5, [sp, #280] @ 0x118 │ │ │ │ - orr r5, r8, r5 │ │ │ │ eorne r2, r2, r3 │ │ │ │ movne r3, r2 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ - movne r2, #0 │ │ │ │ andne r3, r3, #1 │ │ │ │ - str r2, [sp, #4] │ │ │ │ - mov r2, #46 @ 0x2e │ │ │ │ - mov r1, r2 │ │ │ │ + movne r2, #0 │ │ │ │ str r3, [sp] │ │ │ │ - bl 439830 │ │ │ │ - ldr r2, [sp, #276] @ 0x114 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ - orr r8, r6, r2 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - b 4455ac │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ - and r1, r2, #1 │ │ │ │ - orr r5, r2, r2, lsr #1 │ │ │ │ + str r2, [sp, #4] │ │ │ │ + b 44556c │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + orr r5, r3, r3, lsr #1 │ │ │ │ + and r3, r3, #1 │ │ │ │ and r5, r5, #1 │ │ │ │ - str r1, [sp, #16] │ │ │ │ - b 4450f0 │ │ │ │ + str r3, [sp, #16] │ │ │ │ + b 4450c8 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ lsr r7, r2, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ - b 44538c │ │ │ │ + b 445368 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 445924 │ │ │ │ + b 4458cc │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, ip, asr pc @ │ │ │ │ + cmneq pc, r8, lsl #31 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, r8, lsr sl @ │ │ │ │ + cmneq pc, ip, asr sl @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3776] @ 0xec0 │ │ │ │ ldrb r3, [r1, #13] │ │ │ │ sub sp, sp, #284 @ 0x11c │ │ │ │ - ldr r2, [pc, #2360] @ 446344 │ │ │ │ + ldr r2, [pc, #2360] @ 4462fc │ │ │ │ str r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - ldr r3, [pc, #2352] @ 446348 │ │ │ │ + ldr r3, [pc, #2352] @ 446300 │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ - ldrb fp, [r1, #12] │ │ │ │ mov r5, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #276] @ 0x114 │ │ │ │ mov r3, #0 │ │ │ │ - bne 446308 │ │ │ │ + bne 4462c0 │ │ │ │ ldr r2, [r1, #28] │ │ │ │ - ldr r3, [r1, #16] │ │ │ │ - cmp r3, #1 │ │ │ │ + ldr r1, [r1, #16] │ │ │ │ ldr r3, [r2] │ │ │ │ + cmp r1, #1 │ │ │ │ ldrhi r2, [r2, #4] │ │ │ │ ldr r3, [r3] │ │ │ │ ldrhi r2, [r2] │ │ │ │ lsr r1, r3, #5 │ │ │ │ orrhi r7, r3, r2 │ │ │ │ and r1, r1, #1 │ │ │ │ lsrhi r7, r7, #5 │ │ │ │ str r1, [sp, #16] │ │ │ │ ldrls r7, [sp, #16] │ │ │ │ andhi r7, r7, #1 │ │ │ │ + ldrb fp, [r5, #12] │ │ │ │ ldr r3, [r5, #8] │ │ │ │ cmp fp, #0 │ │ │ │ movne r7, #0 │ │ │ │ andeq r7, r7, #1 │ │ │ │ lsr sl, r3, #1 │ │ │ │ lsr r9, r3, #2 │ │ │ │ lsr r8, r3, #4 │ │ │ │ cmp r7, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ mov r6, #0 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp] │ │ │ │ - bne 445f60 │ │ │ │ + bne 445f18 │ │ │ │ add r4, sp, #268 @ 0x10c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str sl, [sp] │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ + str r3, [sp, #60] @ 0x3c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ bl 439830 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [sp] │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ mov r1, r3 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ - str r3, [sp, #32] │ │ │ │ + str r3, [sp, #28] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ + str r3, [sp, #32] │ │ │ │ bl 43999c │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr fp, [r5, #28] │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ ldr r6, [fp] │ │ │ │ - str r3, [sp, #24] │ │ │ │ + str r3, [sp, #20] │ │ │ │ ldr r3, [r6] │ │ │ │ mov r2, #14 │ │ │ │ tst r3, #1344 @ 0x540 │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #28] │ │ │ │ + str r3, [sp, #24] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ stm sp, {r3, r7} │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + str r3, [sp, #92] @ 0x5c │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ add sl, sp, #96 @ 0x60 │ │ │ │ - str r3, [sp, #20] │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r7 │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ + str r3, [sp, #84] @ 0x54 │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #92] @ 0x5c │ │ │ │ + str r3, [sp, #88] @ 0x58 │ │ │ │ mov r8, #1 │ │ │ │ bl 53d00 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ strd r8, [sp, #168] @ 0xa8 │ │ │ │ @@ -1033306,74 +1033288,74 @@ │ │ │ │ tst r6, #1344 @ 0x540 │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #84] @ 0x54 │ │ │ │ + str r3, [sp, #76] @ 0x4c │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr r9, [sp, #272] @ 0x110 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - bne 446320 │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ + bne 4462d8 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrls r3, [sp, #8] │ │ │ │ lsrhi r3, r6, #5 │ │ │ │ ldrhi r7, [sp, #8] │ │ │ │ andhi r3, r3, #1 │ │ │ │ movls r7, r3 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r7} │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ + ldr r2, [sp, #60] @ 0x3c │ │ │ │ mov r1, r8 │ │ │ │ orr r5, r3, r2 │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ mov r0, r4 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ mov r7, #0 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #84] @ 0x54 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #92] @ 0x5c │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #76] @ 0x4c │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #84] @ 0x54 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ orr r9, r3, r9 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ orr r5, r5, r2 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 43999c │ │ │ │ @@ -1033468,25 +1033450,25 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ ldr r2, [sp, #268] @ 0x10c │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ orr r8, r8, r2 │ │ │ │ - ldr r2, [pc, #1052] @ 44634c │ │ │ │ + ldr r2, [pc, #1052] @ 446304 │ │ │ │ str r8, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #1036] @ 446348 │ │ │ │ + ldr r3, [pc, #1036] @ 446300 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 446340 │ │ │ │ + bne 4462f8 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add sp, sp, #284 @ 0x11c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #268 @ 0x10c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -1033632,38 +1033614,27 @@ │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, sl │ │ │ │ orr r8, r8, r3 │ │ │ │ bl 53d00 │ │ │ │ mov r3, #0 │ │ │ │ mov r2, #1 │ │ │ │ - mov r1, sl │ │ │ │ strd r2, [sp, #168] @ 0xa8 │ │ │ │ - mov r0, r4 │ │ │ │ + mov r1, sl │ │ │ │ mov r2, fp │ │ │ │ + mov r0, r4 │ │ │ │ bl 43a690 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #16 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #268] @ 0x10c │ │ │ │ - mov sl, #0 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - mov fp, #0 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ - mov r2, #41 @ 0x29 │ │ │ │ - mov r1, #40 @ 0x28 │ │ │ │ - mov r0, r4 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r8, r8, r3 │ │ │ │ - bl 439830 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ stm sp, {r3, r6} │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ mov r1, r2 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ @@ -1033672,87 +1033643,98 @@ │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ orr r8, r8, r3 │ │ │ │ - bne 446330 │ │ │ │ + bne 4462e8 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrls r3, [sp, #8] │ │ │ │ lsrhi r3, r9, #5 │ │ │ │ ldrhi r6, [sp, #8] │ │ │ │ andhi r3, r3, #1 │ │ │ │ movls r6, r3 │ │ │ │ mov r2, #15 │ │ │ │ - mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + bl 439830 │ │ │ │ + mov sl, #0 │ │ │ │ + ldr r5, [sp, #268] @ 0x10c │ │ │ │ + mov fp, #0 │ │ │ │ + mov r2, #41 @ 0x29 │ │ │ │ + mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r5, r7, r5 │ │ │ │ + ldr r7, [sp, #272] @ 0x110 │ │ │ │ bl 439830 │ │ │ │ lsr r3, r9, #2 │ │ │ │ and r3, r3, #1 │ │ │ │ - eor r3, r3, #1 │ │ │ │ mov r6, #0 │ │ │ │ mov r2, #42 @ 0x2a │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #268] @ 0x10c │ │ │ │ + eor r3, r3, #1 │ │ │ │ + orr r7, r8, r7 │ │ │ │ + ldr r8, [sp, #268] @ 0x10c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r8, r5, r8 │ │ │ │ ldr r5, [sp, #272] @ 0x110 │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ - orr r5, r8, r5 │ │ │ │ + orr r5, r7, r5 │ │ │ │ ldrh r3, [r2, #12] │ │ │ │ mov r0, r4 │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ moveq r9, r6 │ │ │ │ - orr r8, r7, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldrne r3, [r2] │ │ │ │ str r6, [sp, #4] │ │ │ │ eorne r9, r9, r3 │ │ │ │ lsrne r9, r9, #2 │ │ │ │ andne r9, r9, #1 │ │ │ │ str r9, [sp] │ │ │ │ - b 445f08 │ │ │ │ + b 445ec0 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - and r2, r3, #1 │ │ │ │ orr r7, r3, r3, lsr #1 │ │ │ │ + and r3, r3, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ - str r2, [sp, #16] │ │ │ │ - b 445a70 │ │ │ │ + str r3, [sp, #16] │ │ │ │ + b 445a24 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 445ce4 │ │ │ │ + b 445c9c │ │ │ │ ldr r3, [sp, #8] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 446278 │ │ │ │ + b 446204 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, r4, ror #11 │ │ │ │ + cmneq pc, ip, lsr #12 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, r0, asr #1 │ │ │ │ + cmneq pc, r8, lsl #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ ldr r5, [r1, #8] │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ mov r6, r1 │ │ │ │ and r3, r5, #1 │ │ │ │ - ldr r1, [pc, #664] @ 446610 │ │ │ │ + ldr r1, [pc, #664] @ 4465c8 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #660] @ 446614 │ │ │ │ + ldr r3, [pc, #660] @ 4465cc │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #188 @ 0xbc │ │ │ │ mov r7, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #196] @ 0xc4 │ │ │ │ @@ -1033876,15 +1033858,15 @@ │ │ │ │ cmp r3, r5 │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ orr sl, fp, r3 │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ orr r9, r9, r3 │ │ │ │ movls r3, r7 │ │ │ │ movls r7, r3 │ │ │ │ - bls 4465ac │ │ │ │ + bls 446564 │ │ │ │ ldr r3, [r6, #28] │ │ │ │ ldr r3, [r3, r5, lsl #2] │ │ │ │ cmp r3, r7 │ │ │ │ ldrbne r3, [r3] │ │ │ │ moveq r7, r3 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ @@ -1033894,44 +1033876,44 @@ │ │ │ │ str r3, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #188] @ 0xbc │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ orr sl, sl, r2 │ │ │ │ - ldr r2, [pc, #64] @ 446618 │ │ │ │ + ldr r2, [pc, #64] @ 4465d0 │ │ │ │ orr r9, r9, r3 │ │ │ │ - ldr r3, [pc, #52] @ 446614 │ │ │ │ + ldr r3, [pc, #52] @ 4465cc │ │ │ │ add r2, pc, r2 │ │ │ │ str sl, [r8] │ │ │ │ str r9, [r8, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 44660c │ │ │ │ + bne 4465c4 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #204 @ 0xcc │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, ip, ror ip @ │ │ │ │ + cmneq pc, r4, asr #25 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, ip, lsl sl @ │ │ │ │ + cmneq pc, r4, ror #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3848] @ 0xf08 │ │ │ │ ldr r5, [r1, #8] │ │ │ │ sub sp, sp, #212 @ 0xd4 │ │ │ │ mov r6, r1 │ │ │ │ and r3, r5, #1 │ │ │ │ - ldr r1, [pc, #800] @ 446964 │ │ │ │ + ldr r1, [pc, #800] @ 44691c │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #796] @ 446968 │ │ │ │ + ldr r3, [pc, #796] @ 446920 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #196 @ 0xc4 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #204] @ 0xcc │ │ │ │ @@ -1034088,15 +1034070,15 @@ │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ cmp fp, r2 │ │ │ │ orr r5, r9, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 446900 │ │ │ │ + bls 4468b8 │ │ │ │ ldr r3, [r6, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ @@ -1034107,44 +1034089,44 @@ │ │ │ │ mov r1, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #196] @ 0xc4 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ orr r7, r7, r2 │ │ │ │ - ldr r2, [pc, #64] @ 44696c │ │ │ │ + ldr r2, [pc, #64] @ 446924 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [pc, #52] @ 446968 │ │ │ │ + ldr r3, [pc, #52] @ 446920 │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r8] │ │ │ │ str r5, [r8, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 446960 │ │ │ │ + bne 446918 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #212 @ 0xd4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - strheq r9, [pc, #-144] @ 4468dc │ │ │ │ + strdeq r9, [pc, #-152] @ 44688c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, r8, asr #13 │ │ │ │ + cmneq pc, r0, lsl r7 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3848] @ 0xf08 │ │ │ │ ldr r5, [r1, #8] │ │ │ │ sub sp, sp, #212 @ 0xd4 │ │ │ │ mov r6, r1 │ │ │ │ and r3, r5, #1 │ │ │ │ - ldr r1, [pc, #780] @ 446ca4 │ │ │ │ + ldr r1, [pc, #780] @ 446c5c │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #776] @ 446ca8 │ │ │ │ + ldr r3, [pc, #776] @ 446c60 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #196 @ 0xc4 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -1034295,15 +1034277,15 @@ │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ cmp r8, fp │ │ │ │ orr r5, r9, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 446c3c │ │ │ │ + bls 446bf4 │ │ │ │ ldr r3, [r6, #28] │ │ │ │ ldr r3, [r3, fp, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ @@ -1034316,43 +1034298,43 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ ldr r2, [sp, #196] @ 0xc4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ orr r7, r7, r2 │ │ │ │ - ldr r2, [pc, #60] @ 446cac │ │ │ │ + ldr r2, [pc, #60] @ 446c64 │ │ │ │ str r7, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #44] @ 446ca8 │ │ │ │ + ldr r3, [pc, #44] @ 446c60 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 446ca0 │ │ │ │ + bne 446c58 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add sp, sp, #212 @ 0xd4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, ip, asr r6 @ │ │ │ │ + cmneq pc, r4, lsr #13 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, r0, lsl #7 │ │ │ │ + cmneq pc, r8, asr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ ldr r6, [r1, #8] │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ mov sl, r1 │ │ │ │ and r3, r6, #1 │ │ │ │ - ldr r1, [pc, #1708] @ 447384 │ │ │ │ + ldr r1, [pc, #1708] @ 44733c │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #1704] @ 447388 │ │ │ │ + ldr r3, [pc, #1704] @ 447340 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #28] │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ mov r5, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -1034544,15 +1034526,15 @@ │ │ │ │ cmpeq r1, #4 │ │ │ │ moveq sl, #1 │ │ │ │ movne sl, #0 │ │ │ │ orrs r3, r3, r2 │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, sl, #1 │ │ │ │ cmp r3, r5 │ │ │ │ - bne 447340 │ │ │ │ + bne 4472f8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 53d00 │ │ │ │ mov r2, fp │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ @@ -1034561,15 +1034543,15 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ sub r3, r3, #244 @ 0xf4 │ │ │ │ orrs r3, r3, r2 │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, sl, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 447300 │ │ │ │ + bne 4472b8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 53d00 │ │ │ │ mov r1, r6 │ │ │ │ mov r2, fp │ │ │ │ mov r0, r4 │ │ │ │ @@ -1034585,15 +1034567,15 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ sub r3, r3, #244 @ 0xf4 │ │ │ │ orrs r3, r3, r2 │ │ │ │ movne r1, #0 │ │ │ │ andeq r1, sl, #1 │ │ │ │ cmp r1, #0 │ │ │ │ - bne 447234 │ │ │ │ + bne 4471ec │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r0, r6 │ │ │ │ bl 53d00 │ │ │ │ mov r2, fp │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp, #68] @ 0x44 │ │ │ │ @@ -1034603,15 +1034585,15 @@ │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ sub r3, r3, #245 @ 0xf5 │ │ │ │ orrs r3, r3, r2 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 447124 │ │ │ │ + beq 4470dc │ │ │ │ mov r8, #245 @ 0xf5 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ strd r8, [sp] │ │ │ │ bl 439830 │ │ │ │ @@ -1034636,15 +1034618,15 @@ │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ sub r3, r3, #245 @ 0xf5 │ │ │ │ orrs r3, r3, r2 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 4471a8 │ │ │ │ + beq 447160 │ │ │ │ mov r8, #2 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ mov r0, r4 │ │ │ │ strd r8, [sp] │ │ │ │ bl 439830 │ │ │ │ @@ -1034669,29 +1034651,29 @@ │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ sub r3, r3, #245 @ 0xf5 │ │ │ │ orrs r3, r3, r2 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ movne sl, #0 │ │ │ │ andeq sl, r3, #1 │ │ │ │ cmp sl, #0 │ │ │ │ - bne 4472c0 │ │ │ │ + bne 447278 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ str r2, [r3] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ str r2, [r3, #4] │ │ │ │ - ldr r2, [pc, #384] @ 44738c │ │ │ │ - ldr r3, [pc, #376] @ 447388 │ │ │ │ + ldr r2, [pc, #384] @ 447344 │ │ │ │ + ldr r3, [pc, #376] @ 447340 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 447380 │ │ │ │ + bne 447338 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r8, #4 │ │ │ │ mov r9, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ @@ -1034721,15 +1034703,15 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 53d00 │ │ │ │ mov r0, r5 │ │ │ │ mov r2, fp │ │ │ │ mov r1, r6 │ │ │ │ str r7, [sp, #64] @ 0x40 │ │ │ │ bl 43a1e8 │ │ │ │ - b 4471a8 │ │ │ │ + b 447160 │ │ │ │ mov r3, #0 │ │ │ │ mov r2, #2 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ @@ -1034737,15 +1034719,15 @@ │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r2, r1, r2 │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 4471f0 │ │ │ │ + b 4471a8 │ │ │ │ mov r8, #4 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ mov r0, r4 │ │ │ │ strd r8, [sp] │ │ │ │ bl 439830 │ │ │ │ @@ -1034753,15 +1034735,15 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 447040 │ │ │ │ + b 446ff8 │ │ │ │ mov r8, #244 @ 0xf4 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ strd r8, [sp] │ │ │ │ bl 439830 │ │ │ │ @@ -1034769,30 +1034751,30 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 446ffc │ │ │ │ + b 446fb4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, ip, lsl r3 @ │ │ │ │ + cmneq pc, r4, ror #6 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, ip, ror #27 │ │ │ │ + cmneq pc, r4, lsr lr @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ ldr r6, [r1, #8] │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ mov sl, r1 │ │ │ │ and r3, r6, #1 │ │ │ │ - ldr r1, [pc, #1760] @ 447a98 │ │ │ │ + ldr r1, [pc, #1760] @ 447a50 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #1756] @ 447a9c │ │ │ │ + ldr r3, [pc, #1756] @ 447a54 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #28] │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ mov r5, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -1034997,15 +1034979,15 @@ │ │ │ │ cmpeq r1, #4 │ │ │ │ moveq sl, #1 │ │ │ │ movne sl, #0 │ │ │ │ orrs r3, r3, r2 │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, sl, #1 │ │ │ │ cmp r3, r5 │ │ │ │ - bne 447a54 │ │ │ │ + bne 447a0c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 53d00 │ │ │ │ mov r2, fp │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ @@ -1035014,15 +1034996,15 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ sub r3, r3, #244 @ 0xf4 │ │ │ │ orrs r3, r3, r2 │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, sl, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 447a14 │ │ │ │ + bne 4479cc │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 53d00 │ │ │ │ mov r1, r6 │ │ │ │ mov r2, fp │ │ │ │ mov r0, r4 │ │ │ │ @@ -1035038,15 +1035020,15 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ sub r3, r3, #244 @ 0xf4 │ │ │ │ orrs r3, r3, r2 │ │ │ │ movne r1, #0 │ │ │ │ andeq r1, sl, #1 │ │ │ │ cmp r1, #0 │ │ │ │ - bne 447948 │ │ │ │ + bne 447900 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r0, r6 │ │ │ │ bl 53d00 │ │ │ │ mov r2, fp │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp, #68] @ 0x44 │ │ │ │ @@ -1035056,15 +1035038,15 @@ │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ sub r3, r3, #245 @ 0xf5 │ │ │ │ orrs r3, r3, r2 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 447838 │ │ │ │ + beq 4477f0 │ │ │ │ mov r8, #245 @ 0xf5 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ strd r8, [sp] │ │ │ │ bl 439830 │ │ │ │ @@ -1035089,15 +1035071,15 @@ │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ sub r3, r3, #245 @ 0xf5 │ │ │ │ orrs r3, r3, r2 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 4478bc │ │ │ │ + beq 447874 │ │ │ │ mov r8, #2 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ mov r0, r4 │ │ │ │ strd r8, [sp] │ │ │ │ bl 439830 │ │ │ │ @@ -1035122,29 +1035104,29 @@ │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ sub r3, r3, #245 @ 0xf5 │ │ │ │ orrs r3, r3, r2 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ movne sl, #0 │ │ │ │ andeq sl, r3, #1 │ │ │ │ cmp sl, #0 │ │ │ │ - bne 4479d4 │ │ │ │ + bne 44798c │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ str r2, [r3] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ str r2, [r3, #4] │ │ │ │ - ldr r2, [pc, #384] @ 447aa0 │ │ │ │ - ldr r3, [pc, #376] @ 447a9c │ │ │ │ + ldr r2, [pc, #384] @ 447a58 │ │ │ │ + ldr r3, [pc, #376] @ 447a54 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 447a94 │ │ │ │ + bne 447a4c │ │ │ │ ldr r0, [sp, #28] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r8, #4 │ │ │ │ mov r9, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ @@ -1035174,15 +1035156,15 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 53d00 │ │ │ │ mov r0, r5 │ │ │ │ mov r2, fp │ │ │ │ mov r1, r6 │ │ │ │ str r7, [sp, #64] @ 0x40 │ │ │ │ bl 43a1e8 │ │ │ │ - b 4478bc │ │ │ │ + b 447874 │ │ │ │ mov r3, #0 │ │ │ │ mov r2, #2 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ @@ -1035190,15 +1035172,15 @@ │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r2, r1, r2 │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [sp, #16] │ │ │ │ - b 447904 │ │ │ │ + b 4478bc │ │ │ │ mov r8, #4 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ mov r0, r4 │ │ │ │ strd r8, [sp] │ │ │ │ bl 439830 │ │ │ │ @@ -1035206,15 +1035188,15 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [sp, #16] │ │ │ │ - b 447754 │ │ │ │ + b 44770c │ │ │ │ mov r8, #244 @ 0xf4 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ strd r8, [sp] │ │ │ │ bl 439830 │ │ │ │ @@ -1035222,29 +1035204,29 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [sp, #16] │ │ │ │ - b 447710 │ │ │ │ + b 4476c8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, ip, lsr ip @ │ │ │ │ + cmneq pc, r4, lsl #25 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrdeq r8, [pc, #-104] @ 447a40 │ │ │ │ + cmneq pc, r0, lsr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2528] @ 4484a4 │ │ │ │ + ldr r1, [pc, #2528] @ 44845c │ │ │ │ ldr r5, [r2, #8] │ │ │ │ mov fp, r2 │ │ │ │ - ldr r2, [pc, #2520] @ 4484a8 │ │ │ │ + ldr r2, [pc, #2520] @ 448460 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -1035265,15 +1035247,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 447ee0 │ │ │ │ + beq 447e98 │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r2, r6} │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr ip, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ @@ -1035344,15 +1035326,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 53d00 │ │ │ │ ands r3, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #20] │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 4482ac │ │ │ │ + beq 448264 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [fp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ @@ -1035487,25 +1035469,25 @@ │ │ │ │ ldr r8, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 53d00 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r8, r9, r8 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 4482c4 │ │ │ │ + beq 44827c │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 448440 │ │ │ │ + beq 4483f8 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 448480 │ │ │ │ + beq 448438 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 4482d4 │ │ │ │ + b 44828c │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ @@ -1035705,20 +1035687,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r9, #0 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 448244 │ │ │ │ + beq 4481fc │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r9, [r3] │ │ │ │ cmp r9, #0 │ │ │ │ moveq r3, r9 │ │ │ │ - beq 448248 │ │ │ │ + beq 448200 │ │ │ │ ldrb r9, [r9] │ │ │ │ lsr r9, r9, #2 │ │ │ │ and r9, r9, #1 │ │ │ │ eor r9, r9, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ @@ -1035727,36 +1035709,36 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #560] @ 4484ac │ │ │ │ + ldr r2, [pc, #560] @ 448464 │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #544] @ 4484a8 │ │ │ │ + ldr r3, [pc, #544] @ 448460 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 4484a0 │ │ │ │ + bne 448458 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 447c8c │ │ │ │ + b 447c44 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 44842c │ │ │ │ + bne 4483e4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [fp, #28] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3] │ │ │ │ @@ -1035788,20 +1035770,20 @@ │ │ │ │ orr r7, r8, r7 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 44844c │ │ │ │ + beq 448404 │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 448468 │ │ │ │ + beq 448420 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 448490 │ │ │ │ + beq 448448 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -1035823,71 +1035805,71 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 44841c │ │ │ │ + bls 4483d4 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 448254 │ │ │ │ + b 44820c │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 4482d4 │ │ │ │ + b 44828c │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 4482d4 │ │ │ │ + b 44828c │ │ │ │ cmp r3, #0 │ │ │ │ - beq 448474 │ │ │ │ + beq 44842c │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 448390 │ │ │ │ + b 448348 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 448390 │ │ │ │ + b 448348 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 448390 │ │ │ │ + b 448348 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 4482d4 │ │ │ │ + b 44828c │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 448390 │ │ │ │ + b 448348 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, ip, lsr #10 │ │ │ │ + cmneq pc, r4, ror r5 @ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, r4, ror sp @ │ │ │ │ + strheq r7, [pc, #-220] @ 448390 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2552] @ 448ec8 │ │ │ │ + ldr r1, [pc, #2552] @ 448e80 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ mov fp, r2 │ │ │ │ - ldr r2, [pc, #2544] @ 448ecc │ │ │ │ + ldr r2, [pc, #2544] @ 448e84 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -1035908,15 +1035890,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 4488f8 │ │ │ │ + beq 4488b0 │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r2, r6} │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr ip, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ @@ -1035987,15 +1035969,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 53d00 │ │ │ │ ands r3, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #20] │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 448cd0 │ │ │ │ + beq 448c88 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [fp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ @@ -1036133,25 +1036115,25 @@ │ │ │ │ ldr r8, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 53d00 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r8, r9, r8 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 448ce8 │ │ │ │ + beq 448ca0 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 448e64 │ │ │ │ + beq 448e1c │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 448ea4 │ │ │ │ + beq 448e5c │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 448cf8 │ │ │ │ + b 448cb0 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ @@ -1036354,20 +1036336,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r9, #0 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 448c68 │ │ │ │ + beq 448c20 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r9, [r3] │ │ │ │ cmp r9, #0 │ │ │ │ moveq r3, r9 │ │ │ │ - beq 448c6c │ │ │ │ + beq 448c24 │ │ │ │ ldrb r9, [r9] │ │ │ │ lsr r9, r9, #2 │ │ │ │ and r9, r9, #1 │ │ │ │ eor r9, r9, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ @@ -1036376,36 +1036358,36 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #560] @ 448ed0 │ │ │ │ + ldr r2, [pc, #560] @ 448e88 │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #544] @ 448ecc │ │ │ │ + ldr r3, [pc, #544] @ 448e84 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 448ec4 │ │ │ │ + bne 448e7c │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 448698 │ │ │ │ + b 448650 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 448e50 │ │ │ │ + bne 448e08 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [fp, #28] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3] │ │ │ │ @@ -1036437,20 +1036419,20 @@ │ │ │ │ orr r7, r8, r7 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 448e70 │ │ │ │ + beq 448e28 │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 448e8c │ │ │ │ + beq 448e44 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 448eb4 │ │ │ │ + beq 448e6c │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -1036472,71 +1036454,71 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 448e40 │ │ │ │ + bls 448df8 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 448c78 │ │ │ │ + b 448c30 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 448cf8 │ │ │ │ + b 448cb0 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 448cf8 │ │ │ │ + b 448cb0 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 448e98 │ │ │ │ + beq 448e50 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 448db4 │ │ │ │ + b 448d6c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 448db4 │ │ │ │ + b 448d6c │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 448db4 │ │ │ │ + b 448d6c │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 448cf8 │ │ │ │ + b 448cb0 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 448db4 │ │ │ │ + b 448d6c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, r0, lsr #22 │ │ │ │ + cmneq pc, r8, ror #22 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, r0, asr r3 @ │ │ │ │ + @ instruction: 0x016f7398 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2552] @ 4498ec │ │ │ │ + ldr r1, [pc, #2552] @ 4498a4 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ mov fp, r2 │ │ │ │ - ldr r2, [pc, #2544] @ 4498f0 │ │ │ │ + ldr r2, [pc, #2544] @ 4498a8 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -1036557,15 +1036539,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 44931c │ │ │ │ + beq 4492d4 │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r2, r6} │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr ip, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ @@ -1036636,15 +1036618,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 53d00 │ │ │ │ ands r3, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #20] │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 4496f4 │ │ │ │ + beq 4496ac │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [fp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ @@ -1036782,25 +1036764,25 @@ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #1 │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ orr r8, r9, r8 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 44970c │ │ │ │ + beq 4496c4 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 449888 │ │ │ │ + beq 449840 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 4498c8 │ │ │ │ + beq 449880 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 44971c │ │ │ │ + b 4496d4 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ @@ -1037003,20 +1036985,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r9, #0 │ │ │ │ orr r6, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 44968c │ │ │ │ + beq 449644 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r9, [r3] │ │ │ │ cmp r9, #0 │ │ │ │ moveq r3, r9 │ │ │ │ - beq 449690 │ │ │ │ + beq 449648 │ │ │ │ ldrb r9, [r9] │ │ │ │ lsr r9, r9, #2 │ │ │ │ and r9, r9, #1 │ │ │ │ eor r9, r9, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ @@ -1037025,36 +1037007,36 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #560] @ 4498f4 │ │ │ │ + ldr r2, [pc, #560] @ 4498ac │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #544] @ 4498f0 │ │ │ │ + ldr r3, [pc, #544] @ 4498a8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 4498e8 │ │ │ │ + bne 4498a0 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 4490bc │ │ │ │ + b 449074 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 449874 │ │ │ │ + bne 44982c │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [fp, #28] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3] │ │ │ │ @@ -1037086,20 +1037068,20 @@ │ │ │ │ orr r7, r8, r7 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 449894 │ │ │ │ + beq 44984c │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 4498b0 │ │ │ │ + beq 449868 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 4498d8 │ │ │ │ + beq 449890 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -1037121,71 +1037103,71 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 449864 │ │ │ │ + bls 44981c │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 44969c │ │ │ │ + b 449654 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 44971c │ │ │ │ + b 4496d4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 44971c │ │ │ │ + b 4496d4 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 4498bc │ │ │ │ + beq 449874 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 4497d8 │ │ │ │ + b 449790 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 4497d8 │ │ │ │ + b 449790 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 4497d8 │ │ │ │ + b 449790 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 44971c │ │ │ │ + b 4496d4 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 4497d8 │ │ │ │ + b 449790 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - strdeq r7, [pc, #-12] @ 4498e8 │ │ │ │ + cmneq pc, r4, asr #2 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, ip, lsr #18 │ │ │ │ + cmneq pc, r4, ror r9 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2564] @ 44a31c │ │ │ │ + ldr r1, [pc, #2564] @ 44a2d4 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ - ldr r2, [pc, #2556] @ 44a320 │ │ │ │ + ldr r2, [pc, #2556] @ 44a2d8 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -1037205,15 +1037187,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 449d38 │ │ │ │ + beq 449cf0 │ │ │ │ bl 439830 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ @@ -1037279,15 +1037261,15 @@ │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 53d00 │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ ands fp, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 44a120 │ │ │ │ + beq 44a0d8 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ ldr sl, [sp, #12] │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [sl, #40] @ 0x28 │ │ │ │ @@ -1037429,25 +1037411,25 @@ │ │ │ │ ldr r8, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r7 │ │ │ │ str r3, [sp, #16] │ │ │ │ bl 53d00 │ │ │ │ cmp fp, #0 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ orr r8, r9, r8 │ │ │ │ - beq 44a138 │ │ │ │ + beq 44a0f0 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 44a2b8 │ │ │ │ + beq 44a270 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 44a2f8 │ │ │ │ + beq 44a2b0 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 44a148 │ │ │ │ + b 44a100 │ │ │ │ bl 439830 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ ldr fp, [sp, #212] @ 0xd4 │ │ │ │ @@ -1037654,20 +1037636,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r9, #0 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 44a0b8 │ │ │ │ + beq 44a070 │ │ │ │ ldr r3, [r8, #28] │ │ │ │ ldr r9, [r3] │ │ │ │ cmp r9, #0 │ │ │ │ moveq r3, r9 │ │ │ │ - beq 44a0bc │ │ │ │ + beq 44a074 │ │ │ │ ldrb r9, [r9] │ │ │ │ lsr r9, r9, #2 │ │ │ │ and r9, r9, #1 │ │ │ │ eor r9, r9, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ @@ -1037676,36 +1037658,36 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #564] @ 44a324 │ │ │ │ + ldr r2, [pc, #564] @ 44a2dc │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #548] @ 44a320 │ │ │ │ + ldr r3, [pc, #548] @ 44a2d8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 44a318 │ │ │ │ + bne 44a2d0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 449ac8 │ │ │ │ + b 449a80 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 44a2a4 │ │ │ │ + bne 44a25c │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [sp, #12] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3, #28] │ │ │ │ @@ -1037737,20 +1037719,20 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r7, r8, r7 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp fp, #0 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 44a2c4 │ │ │ │ + beq 44a27c │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 44a2e0 │ │ │ │ + beq 44a298 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 44a308 │ │ │ │ + beq 44a2c0 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -1037772,72 +1037754,72 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 44a294 │ │ │ │ + bls 44a24c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r3, [r3, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 44a0c8 │ │ │ │ + b 44a080 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ mov r2, fp │ │ │ │ - b 44a148 │ │ │ │ + b 44a100 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 44a148 │ │ │ │ + b 44a100 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 44a2ec │ │ │ │ + beq 44a2a4 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ mov r3, fp │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 44a204 │ │ │ │ + b 44a1bc │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 44a204 │ │ │ │ + b 44a1bc │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 44a204 │ │ │ │ + b 44a1bc │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 44a148 │ │ │ │ + b 44a100 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 44a204 │ │ │ │ + b 44a1bc │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - ldrdeq r6, [pc, #-104] @ 44a2bc │ │ │ │ + cmneq pc, r0, lsr #14 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, r0, lsl #30 │ │ │ │ + cmneq pc, r8, asr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2588] @ 44ad64 │ │ │ │ + ldr r1, [pc, #2588] @ 44ad1c │ │ │ │ ldr r5, [r2, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ - ldr r2, [pc, #2580] @ 44ad68 │ │ │ │ + ldr r2, [pc, #2580] @ 44ad20 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -1037857,15 +1037839,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 44a774 │ │ │ │ + beq 44a72c │ │ │ │ bl 439830 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ @@ -1037931,15 +1037913,15 @@ │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 53d00 │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ ands fp, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 44ab68 │ │ │ │ + beq 44ab20 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ ldr sl, [sp, #12] │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [sl, #40] @ 0x28 │ │ │ │ @@ -1038084,25 +1038066,25 @@ │ │ │ │ bl 53d00 │ │ │ │ mov r3, #0 │ │ │ │ mov r2, #1 │ │ │ │ cmp fp, #0 │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ orr r8, r9, r8 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 44ab80 │ │ │ │ + beq 44ab38 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 44ad00 │ │ │ │ + beq 44acb8 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 44ad40 │ │ │ │ + beq 44acf8 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 44ab90 │ │ │ │ + b 44ab48 │ │ │ │ bl 439830 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ ldr fp, [sp, #212] @ 0xd4 │ │ │ │ @@ -1038312,20 +1038294,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r9, #0 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 44ab00 │ │ │ │ + beq 44aab8 │ │ │ │ ldr r3, [r8, #28] │ │ │ │ ldr r9, [r3] │ │ │ │ cmp r9, #0 │ │ │ │ moveq r3, r9 │ │ │ │ - beq 44ab04 │ │ │ │ + beq 44aabc │ │ │ │ ldrb r9, [r9] │ │ │ │ lsr r9, r9, #2 │ │ │ │ and r9, r9, #1 │ │ │ │ eor r9, r9, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ @@ -1038334,36 +1038316,36 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #564] @ 44ad6c │ │ │ │ + ldr r2, [pc, #564] @ 44ad24 │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #548] @ 44ad68 │ │ │ │ + ldr r3, [pc, #548] @ 44ad20 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 44ad60 │ │ │ │ + bne 44ad18 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 44a4f8 │ │ │ │ + b 44a4b0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 44acec │ │ │ │ + bne 44aca4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [sp, #12] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3, #28] │ │ │ │ @@ -1038395,20 +1038377,20 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r7, r8, r7 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp fp, #0 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 44ad0c │ │ │ │ + beq 44acc4 │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 44ad28 │ │ │ │ + beq 44ace0 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 44ad50 │ │ │ │ + beq 44ad08 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -1038430,72 +1038412,72 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 44acdc │ │ │ │ + bls 44ac94 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r3, [r3, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 44ab10 │ │ │ │ + b 44aac8 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ mov r2, fp │ │ │ │ - b 44ab90 │ │ │ │ + b 44ab48 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 44ab90 │ │ │ │ + b 44ab48 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 44ad34 │ │ │ │ + beq 44acec │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ mov r3, fp │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 44ac4c │ │ │ │ + b 44ac04 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 44ac4c │ │ │ │ + b 44ac04 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 44ac4c │ │ │ │ + b 44ac04 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 44ab90 │ │ │ │ + b 44ab48 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 44ac4c │ │ │ │ + b 44ac04 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, r8, lsr #25 │ │ │ │ + strdeq r5, [pc, #-192] @ 44ac64 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strheq r5, [pc, #-72] @ 44ad2c │ │ │ │ + cmneq pc, r0, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2592] @ 44b7b0 │ │ │ │ + ldr r1, [pc, #2592] @ 44b768 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ mov fp, r2 │ │ │ │ - ldr r2, [pc, #2584] @ 44b7b4 │ │ │ │ + ldr r2, [pc, #2584] @ 44b76c │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -1038516,15 +1038498,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 44b1d4 │ │ │ │ + beq 44b18c │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r2, r6} │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr ip, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ @@ -1038595,15 +1038577,15 @@ │ │ │ │ mov r0, sl │ │ │ │ orr r8, r8, r3 │ │ │ │ bl 53d00 │ │ │ │ ands r3, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #20] │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 44b5b8 │ │ │ │ + beq 44b570 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [fp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ @@ -1038748,25 +1038730,25 @@ │ │ │ │ mov r2, #1 │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ orr r8, r8, r7 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 44b5d0 │ │ │ │ + beq 44b588 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 44b74c │ │ │ │ + beq 44b704 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 44b78c │ │ │ │ + beq 44b744 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 44b5e0 │ │ │ │ + b 44b598 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ @@ -1038972,20 +1038954,20 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r7, [sp, #212] @ 0xd4 │ │ │ │ ldr r6, [sp, #216] @ 0xd8 │ │ │ │ cmp r5, #0 │ │ │ │ orr r7, r8, r7 │ │ │ │ orr r6, r9, r6 │ │ │ │ - beq 44b550 │ │ │ │ + beq 44b508 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r5, [r3] │ │ │ │ cmp r5, #0 │ │ │ │ moveq r3, r5 │ │ │ │ - beq 44b554 │ │ │ │ + beq 44b50c │ │ │ │ ldrb r5, [r5] │ │ │ │ lsr r5, r5, #2 │ │ │ │ and r5, r5, #1 │ │ │ │ eor r5, r5, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ @@ -1038994,36 +1038976,36 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r7, r7, r2 │ │ │ │ - ldr r2, [pc, #560] @ 44b7b8 │ │ │ │ + ldr r2, [pc, #560] @ 44b770 │ │ │ │ str r7, [r3] │ │ │ │ str r6, [r3, #4] │ │ │ │ - ldr r3, [pc, #544] @ 44b7b4 │ │ │ │ + ldr r3, [pc, #544] @ 44b76c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 44b7ac │ │ │ │ + bne 44b764 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 44af58 │ │ │ │ + b 44af10 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 44b738 │ │ │ │ + bne 44b6f0 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp r9, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [fp, #28] │ │ │ │ moveq r3, r9 │ │ │ │ ldrne r3, [r3] │ │ │ │ @@ -1039055,20 +1039037,20 @@ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 44b758 │ │ │ │ + beq 44b710 │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 44b774 │ │ │ │ + beq 44b72c │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 44b79c │ │ │ │ + beq 44b754 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -1039090,71 +1039072,71 @@ │ │ │ │ orr r6, r7, r6 │ │ │ │ orr r7, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp r9, r2 │ │ │ │ orr r6, r6, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 44b728 │ │ │ │ + bls 44b6e0 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 44b560 │ │ │ │ + b 44b518 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 44b5e0 │ │ │ │ + b 44b598 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 44b5e0 │ │ │ │ + b 44b598 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 44b780 │ │ │ │ + beq 44b738 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 44b69c │ │ │ │ + b 44b654 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 44b69c │ │ │ │ + b 44b654 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 44b69c │ │ │ │ + b 44b654 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 44b5e0 │ │ │ │ + b 44b598 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 44b69c │ │ │ │ + b 44b654 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, r0, ror #4 │ │ │ │ + cmneq pc, r8, lsr #5 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, r8, ror #20 │ │ │ │ + strheq r4, [pc, #-160] @ 44b6d8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2588] @ 44c1f8 │ │ │ │ + ldr r1, [pc, #2588] @ 44c1b0 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ - ldr r2, [pc, #2580] @ 44c1fc │ │ │ │ + ldr r2, [pc, #2580] @ 44c1b4 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -1039174,15 +1039156,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 44bc0c │ │ │ │ + beq 44bbc4 │ │ │ │ bl 439830 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ @@ -1039248,15 +1039230,15 @@ │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 53d00 │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ ands fp, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 44bffc │ │ │ │ + beq 44bfb4 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ ldr sl, [sp, #12] │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [sl, #40] @ 0x28 │ │ │ │ @@ -1039402,25 +1039384,25 @@ │ │ │ │ mov r3, #0 │ │ │ │ mov r2, #1 │ │ │ │ cmp fp, #0 │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ orr r8, r9, r8 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 44c014 │ │ │ │ + beq 44bfcc │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 44c194 │ │ │ │ + beq 44c14c │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 44c1d4 │ │ │ │ + beq 44c18c │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 44c024 │ │ │ │ + b 44bfdc │ │ │ │ bl 439830 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ ldr fp, [sp, #212] @ 0xd4 │ │ │ │ @@ -1039629,20 +1039611,20 @@ │ │ │ │ bl 439830 │ │ │ │ orr sl, r5, sl │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r5, [sp, #216] @ 0xd8 │ │ │ │ cmp fp, #0 │ │ │ │ orr r6, r6, r3 │ │ │ │ orr r5, sl, r5 │ │ │ │ - beq 44bf94 │ │ │ │ + beq 44bf4c │ │ │ │ ldr r3, [r7, #28] │ │ │ │ ldr fp, [r3] │ │ │ │ cmp fp, #0 │ │ │ │ moveq r3, fp │ │ │ │ - beq 44bf98 │ │ │ │ + beq 44bf50 │ │ │ │ ldrb fp, [fp] │ │ │ │ lsr fp, fp, #2 │ │ │ │ and fp, fp, #1 │ │ │ │ eor fp, fp, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ @@ -1039651,36 +1039633,36 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #564] @ 44c200 │ │ │ │ + ldr r2, [pc, #564] @ 44c1b8 │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #548] @ 44c1fc │ │ │ │ + ldr r3, [pc, #548] @ 44c1b4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 44c1f4 │ │ │ │ + bne 44c1ac │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 44b98c │ │ │ │ + b 44b944 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 44c180 │ │ │ │ + bne 44c138 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [sp, #12] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3, #28] │ │ │ │ @@ -1039712,20 +1039694,20 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r7, r8, r7 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp fp, #0 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 44c1a0 │ │ │ │ + beq 44c158 │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 44c1bc │ │ │ │ + beq 44c174 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 44c1e4 │ │ │ │ + beq 44c19c │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -1039747,72 +1039729,72 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 44c170 │ │ │ │ + bls 44c128 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r3, [r3, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 44bfa4 │ │ │ │ + b 44bf5c │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ mov r2, fp │ │ │ │ - b 44c024 │ │ │ │ + b 44bfdc │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 44c024 │ │ │ │ + b 44bfdc │ │ │ │ cmp r3, #0 │ │ │ │ - beq 44c1c8 │ │ │ │ + beq 44c180 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ mov r3, fp │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 44c0e0 │ │ │ │ + b 44c098 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 44c0e0 │ │ │ │ + b 44c098 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 44c0e0 │ │ │ │ + b 44c098 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 44c024 │ │ │ │ + b 44bfdc │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 44c0e0 │ │ │ │ + b 44c098 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, r4, lsl r8 @ │ │ │ │ + cmneq pc, ip, asr r8 @ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, r4, lsr #32 │ │ │ │ + cmneq pc, ip, rrx │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2724] @ 44ccc8 │ │ │ │ + ldr r1, [pc, #2724] @ 44cc80 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ str r2, [sp, #8] │ │ │ │ - ldr r2, [pc, #2716] @ 44cccc │ │ │ │ + ldr r2, [pc, #2716] @ 44cc84 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -1039832,15 +1039814,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 44c678 │ │ │ │ + beq 44c630 │ │ │ │ bl 439830 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ @@ -1039897,15 +1039879,15 @@ │ │ │ │ mov r0, sl │ │ │ │ orr r8, r8, r3 │ │ │ │ bl 53d00 │ │ │ │ ands r3, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #20] │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 44caa4 │ │ │ │ + beq 44ca5c │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ ldr fp, [sp, #8] │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [fp, #40] @ 0x28 │ │ │ │ @@ -1040069,25 +1040051,25 @@ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #1 │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 44cabc │ │ │ │ + beq 44ca74 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 44cc64 │ │ │ │ + beq 44cc1c │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 44cca4 │ │ │ │ + beq 44cc5c │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 44cacc │ │ │ │ + b 44ca84 │ │ │ │ bl 439830 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ @@ -1040312,20 +1040294,20 @@ │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r7, #0 │ │ │ │ orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r9, r9, r3 │ │ │ │ - beq 44ca40 │ │ │ │ + beq 44c9f8 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r7, [r3] │ │ │ │ cmp r7, #0 │ │ │ │ moveq r3, r7 │ │ │ │ - beq 44ca44 │ │ │ │ + beq 44c9fc │ │ │ │ ldrb r7, [r7] │ │ │ │ lsr r7, r7, #2 │ │ │ │ and r7, r7, #1 │ │ │ │ eor r7, r7, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp] │ │ │ │ @@ -1040334,35 +1040316,35 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r8, r8, r2 │ │ │ │ - ldr r2, [pc, #600] @ 44ccd0 │ │ │ │ + ldr r2, [pc, #600] @ 44cc88 │ │ │ │ stm r3, {r8, r9} │ │ │ │ - ldr r3, [pc, #588] @ 44cccc │ │ │ │ + ldr r3, [pc, #588] @ 44cc84 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 44ccc4 │ │ │ │ + bne 44cc7c │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 44c3b0 │ │ │ │ + b 44c368 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 44cc50 │ │ │ │ + bne 44cc08 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp r9, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [sp, #8] │ │ │ │ moveq r3, r9 │ │ │ │ ldrne r3, [r3, #28] │ │ │ │ @@ -1040394,20 +1040376,20 @@ │ │ │ │ orr sl, r8, sl │ │ │ │ cmp r3, #0 │ │ │ │ ldr r8, [sp, #216] @ 0xd8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r8, sl, r8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 44cc70 │ │ │ │ + beq 44cc28 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 44cc8c │ │ │ │ + beq 44cc44 │ │ │ │ ands fp, r5, #16384 @ 0x4000 │ │ │ │ - beq 44ccb4 │ │ │ │ + beq 44cc6c │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov fp, #0 │ │ │ │ mov r2, #31 │ │ │ │ mov r1, #29 │ │ │ │ mov r0, r4 │ │ │ │ @@ -1040439,356 +1040421,350 @@ │ │ │ │ orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp r9, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r9, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 44cc40 │ │ │ │ + bls 44cbf8 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr r3, [r3, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 44ca50 │ │ │ │ + b 44ca08 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 44cacc │ │ │ │ + b 44ca84 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 44cacc │ │ │ │ + b 44ca84 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 44cc98 │ │ │ │ + beq 44cc50 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr fp, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 44cb88 │ │ │ │ + b 44cb40 │ │ │ │ ldr fp, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 44cb88 │ │ │ │ + b 44cb40 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov fp, r3 │ │ │ │ - b 44cb88 │ │ │ │ + b 44cb40 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 44cacc │ │ │ │ + b 44ca84 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 44cb88 │ │ │ │ + b 44cb40 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, ip, asr #27 │ │ │ │ + cmneq pc, r4, lsl lr @ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, ip, ror r5 @ │ │ │ │ + cmneq pc, r4, asr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r0, [sp, #8] │ │ │ │ - ldr r0, [pc, #3184] @ 44d964 │ │ │ │ - ldr r3, [pc, #3184] @ 44d968 │ │ │ │ + ldr r0, [pc, #3156] @ 44d900 │ │ │ │ + mov r8, r1 │ │ │ │ + ldr r3, [pc, #3152] @ 44d904 │ │ │ │ + ldr r9, [r8, #32] │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r3, [r0, r3] │ │ │ │ + str r9, [sp, #16] │ │ │ │ add r5, sp, #40 @ 0x28 │ │ │ │ - mov r8, r1 │ │ │ │ + ldr r3, [r0, r3] │ │ │ │ + ldr sl, [r8, #36] @ 0x24 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ mov r3, #0 │ │ │ │ + str sl, [sp, #20] │ │ │ │ bl 53d00 │ │ │ │ ldr r3, [r8, #24] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ - ldr r7, [r3] │ │ │ │ - mov sl, #0 │ │ │ │ - ldrb r6, [r7] │ │ │ │ - mov r2, r7 │ │ │ │ - lsr r6, r6, #4 │ │ │ │ + ldr r2, [r3] │ │ │ │ + mov r6, #0 │ │ │ │ + ldrb r7, [r2] │ │ │ │ mov r1, r5 │ │ │ │ + lsr r7, r7, #4 │ │ │ │ + and r7, r7, #1 │ │ │ │ mov r0, r4 │ │ │ │ - and r6, r6, #1 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + str r2, [sp, #12] │ │ │ │ + str r6, [sp, #68] @ 0x44 │ │ │ │ + str r7, [sp, #64] @ 0x40 │ │ │ │ bl 43a1e8 │ │ │ │ - ldr r1, [r8, #32] │ │ │ │ - ldr r0, [r8, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - cmp r1, #4 │ │ │ │ - cmpeq r0, #4 │ │ │ │ + cmp r9, #4 │ │ │ │ + cmpeq sl, #4 │ │ │ │ sub r3, r3, #244 @ 0xf4 │ │ │ │ - moveq fp, #1 │ │ │ │ - movne fp, #0 │ │ │ │ + moveq r9, #1 │ │ │ │ + movne r9, #0 │ │ │ │ orrs r3, r3, r2 │ │ │ │ - movne fp, #0 │ │ │ │ - andeq fp, fp, #1 │ │ │ │ - cmp fp, sl │ │ │ │ - str r1, [sp, #12] │ │ │ │ - str r0, [sp, #16] │ │ │ │ - bne 44d06c │ │ │ │ + movne r9, #0 │ │ │ │ + andeq r9, r9, #1 │ │ │ │ + cmp r9, r6 │ │ │ │ + bne 44d008 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, fp │ │ │ │ + mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, r7 │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str fp, [sp, #68] @ 0x44 │ │ │ │ + str r7, [sp, #64] @ 0x40 │ │ │ │ + str r9, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ ldr r2, [r8, #8] │ │ │ │ - ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + ldr fp, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ lsr r1, r2, #2 │ │ │ │ - sub r9, r9, #245 @ 0xf5 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + sub fp, fp, #245 @ 0xf5 │ │ │ │ + orr fp, fp, r3 │ │ │ │ and r1, r1, #1 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - str r1, [sp, #20] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + mov sl, r1 │ │ │ │ lsr r1, r2, #4 │ │ │ │ cmp r3, #2 │ │ │ │ - cmpeq r9, #0 │ │ │ │ + cmpeq fp, #0 │ │ │ │ and r1, r1, #1 │ │ │ │ lsr r3, r2, #1 │ │ │ │ - moveq r9, #1 │ │ │ │ - movne r9, #0 │ │ │ │ + moveq fp, #1 │ │ │ │ + movne fp, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ str r1, [sp, #24] │ │ │ │ - bne 44d464 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ + bne 44d410 │ │ │ │ + ldr r1, [sp, #20] │ │ │ │ cmp r1, #2 │ │ │ │ - beq 44d684 │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + beq 44d628 │ │ │ │ + stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ + mov r3, sl │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ - orr r3, r9, r2 │ │ │ │ + orr fp, fp, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ - str r3, [sp, #20] │ │ │ │ bl 439830 │ │ │ │ - mov r3, #0 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ + mov sl, #0 │ │ │ │ + orr r3, r3, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + str sl, [sp, #4] │ │ │ │ + orr fp, fp, r0 │ │ │ │ + ldrb r0, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr r9, r3, r0 │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ - orr r3, r0, r3 │ │ │ │ - ldrb r0, [r8, #12] │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #20] │ │ │ │ + str r3, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - stm sp, {r2, fp} │ │ │ │ - ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ - orr r9, r9, r2 │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ + orr r9, r3, r9 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, r3, fp │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ - mov r3, #0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + mov r0, r4 │ │ │ │ + stm sp, {r3, sl} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - str r0, [sp] │ │ │ │ - mov r0, r4 │ │ │ │ orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ - mov r3, #0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + stm sp, {r2, sl} │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - str r2, [sp] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ - mov r3, #0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ + str sl, [sp, #4] │ │ │ │ orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #56 @ 0x38 │ │ │ │ + mov r0, r4 │ │ │ │ orr fp, fp, r3 │ │ │ │ ldr r3, [r8, #40] @ 0x28 │ │ │ │ + mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ + mov r1, sl │ │ │ │ orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, #0 │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ mov r0, r5 │ │ │ │ orr fp, fp, r3 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ mov r1, r5 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + str r7, [sp, #64] @ 0x40 │ │ │ │ bl 43a1e8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r7, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - orr r7, r9, r7 │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr sl, [sp, #216] @ 0xd8 │ │ │ │ bl 53d00 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ ldr r3, [r8, #28] │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ + mov r0, r4 │ │ │ │ ldr r2, [r3] │ │ │ │ mov r1, r5 │ │ │ │ - str r0, [sp, #56] @ 0x38 │ │ │ │ - mov r0, r4 │ │ │ │ bl 43a2e4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #31 │ │ │ │ mov r1, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r9, fp, r9 │ │ │ │ - str r6, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr sl, fp, sl │ │ │ │ + str r7, [sp] │ │ │ │ + str r6, [sp, #4] │ │ │ │ + orr sl, sl, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r4, r7, r2 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - b 44d42c │ │ │ │ - str sl, [sp, #4] │ │ │ │ + orr r9, r9, r2 │ │ │ │ + orr r4, sl, r3 │ │ │ │ + b 44d3d4 │ │ │ │ + str r6, [sp, #4] │ │ │ │ ldr r9, [r8, #8] │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ and r3, r9, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ lsr r3, r9, #1 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ + str r6, [sp, #4] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr fp, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 439830 │ │ │ │ lsr r0, r9, #2 │ │ │ │ and r0, r0, #1 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ orr fp, fp, r0 │ │ │ │ - str sl, [sp, #4] │ │ │ │ + str r6, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - str sl, [sp, #4] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + str r6, [sp, #4] │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ orr fp, fp, r0 │ │ │ │ ldrb r0, [r8, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #16] │ │ │ │ lsr r9, r9, #4 │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ and r9, r9, #1 │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r9, sl} │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r9, [sp] │ │ │ │ + str r6, [sp, #4] │ │ │ │ ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ orr r9, fp, r9 │ │ │ │ orr fp, r3, r0 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str sl, [sp, #4] │ │ │ │ + str r6, [sp, #4] │ │ │ │ orr r9, r9, r3 │ │ │ │ ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ @@ -1040798,100 +1040774,102 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldrb r0, [r8] │ │ │ │ orr r3, fp, r3 │ │ │ │ lsr r0, r0, #5 │ │ │ │ and r0, r0, #1 │ │ │ │ mov r1, r2 │ │ │ │ str r0, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ + str r6, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ ldr fp, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 439830 │ │ │ │ ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ orr fp, r9, fp │ │ │ │ orr r3, r3, r1 │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr fp, fp, r1 │ │ │ │ mov r0, r5 │ │ │ │ - mov r1, sl │ │ │ │ + mov r1, r6 │ │ │ │ mov r9, #0 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 53d00 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, #4 │ │ │ │ mov r1, r5 │ │ │ │ strd r8, [sp, #56] @ 0x38 │ │ │ │ bl 43a2e4 │ │ │ │ ldr r1, [sp, #212] @ 0xd4 │ │ │ │ str r1, [sp] │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #31 │ │ │ │ str r1, [sp, #4] │ │ │ │ - mov r1, sl │ │ │ │ - bl 439830 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r3, r1 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r5 │ │ │ │ - orr fp, fp, r1 │ │ │ │ - mov r1, sl │ │ │ │ - str r3, [sp, #12] │ │ │ │ - bl 53d00 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r5 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ - bl 43a1e8 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ - mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ - mov r0, r4 │ │ │ │ + mov r1, r6 │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ strd r8, [sp] │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ orr fp, fp, r0 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ strd r8, [sp] │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ orr fp, fp, r0 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #16] │ │ │ │ + bl 439830 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ + orr r3, r3, r1 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r5 │ │ │ │ + orr fp, fp, r1 │ │ │ │ + mov r1, r6 │ │ │ │ + str r3, [sp, #16] │ │ │ │ + bl 53d00 │ │ │ │ + ldr sl, [sp, #12] │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r5 │ │ │ │ + str r7, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #68] @ 0x44 │ │ │ │ + bl 43a1e8 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ + mov r1, #32 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ orr fp, fp, r0 │ │ │ │ - stm sp, {r6, sl} │ │ │ │ + str r7, [sp] │ │ │ │ mov r0, r4 │ │ │ │ + str r6, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r8, #244 @ 0xf4 │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ @@ -1040913,454 +1040891,451 @@ │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ orr fp, fp, r0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - mov r0, r4 │ │ │ │ - ldr r4, [sp, #212] @ 0xd4 │ │ │ │ strd r8, [sp] │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr r4, r3, r4 │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + orr r9, r3, r9 │ │ │ │ + ldr r4, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ add r8, sp, #32 │ │ │ │ - orr r4, r4, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - orr r9, fp, r9 │ │ │ │ + mov r1, r6 │ │ │ │ + orr r4, fp, r4 │ │ │ │ mov r0, r5 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r4, r4, r3 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, r7 │ │ │ │ + mov r2, sl │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + str r7, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, r7 │ │ │ │ + mov r2, sl │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + str r7, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, r7 │ │ │ │ + mov r2, sl │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + str r7, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - ldr r2, [pc, #1332] @ 44d96c │ │ │ │ - stm r3, {r4, r9} │ │ │ │ - ldr r3, [pc, #1320] @ 44d968 │ │ │ │ + ldr r2, [pc, #1320] @ 44d908 │ │ │ │ + str r9, [r3] │ │ │ │ + str r4, [r3, #4] │ │ │ │ + ldr r3, [pc, #1304] @ 44d904 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 44d960 │ │ │ │ + bne 44d8fc │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ + ldr r0, [sp, #20] │ │ │ │ cmp r1, r0 │ │ │ │ - bne 44ce18 │ │ │ │ - stm sp, {r2, r9} │ │ │ │ + bne 44cdd0 │ │ │ │ + stm sp, {r2, fp} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + str r3, [sp, #20] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ - ldr fp, [sp, #212] @ 0xd4 │ │ │ │ - ldr sl, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, fp} │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + ldr r6, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - mov r2, #59 @ 0x3b │ │ │ │ - stm sp, {r3, r9} │ │ │ │ + mov r3, sl │ │ │ │ + stm sp, {r3, fp} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r1, r2 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + mov r2, #59 @ 0x3b │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r6, r6, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r9, [sp, #4] │ │ │ │ - orr fp, fp, r3 │ │ │ │ + str fp, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r6, r6, r3 │ │ │ │ ldrb r3, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, r9} │ │ │ │ + stm sp, {r3, fp} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r6, r6, r3 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - mov r0, r4 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + ldr sl, [sp, #16] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r6, r6, r3 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - mov r0, r4 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - orr sl, sl, r3 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r6, r6, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r9, [sp, #4] │ │ │ │ - orr fp, fp, r3 │ │ │ │ + str fp, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r6, r6, r3 │ │ │ │ ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r1, r9 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, fp │ │ │ │ mov r0, r5 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r6, r6, r3 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ mov r1, r5 │ │ │ │ - str r9, [sp, #68] @ 0x44 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + str r7, [sp, #64] @ 0x40 │ │ │ │ + str fp, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r9 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, fp │ │ │ │ mov r0, r5 │ │ │ │ - orr sl, sl, r3 │ │ │ │ - ldr r7, [sp, #212] @ 0xd4 │ │ │ │ + orr r6, r6, r3 │ │ │ │ bl 53d00 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ ldr r3, [r8, #28] │ │ │ │ mov r0, r4 │ │ │ │ ldr r2, [r3] │ │ │ │ mov r1, r5 │ │ │ │ - str r9, [sp, #60] @ 0x3c │ │ │ │ + str sl, [sp, #56] @ 0x38 │ │ │ │ + str fp, [sp, #60] @ 0x3c │ │ │ │ bl 43a2e4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #31 │ │ │ │ + mov r1, fp │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r7, fp, r7 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r4, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - str r9, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r9, sl, r3 │ │ │ │ - str r6, [sp] │ │ │ │ - b 44d948 │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + orr r4, r6, r3 │ │ │ │ + str r7, [sp] │ │ │ │ + str fp, [sp, #4] │ │ │ │ + b 44d8e4 │ │ │ │ + stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ - ldr sl, [sp, #212] @ 0xd4 │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r6, [sp, #212] @ 0xd4 │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - mov r2, #59 @ 0x3b │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + mov r3, sl │ │ │ │ + stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + mov r2, #59 @ 0x3b │ │ │ │ + orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + str r9, [sp, #4] │ │ │ │ + orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldrb r3, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + str r9, [sp, #4] │ │ │ │ + orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [r8, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - ldr r8, [r3] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldrb r0, [r8] │ │ │ │ - orr r3, sl, r3 │ │ │ │ + ldr r3, [r3] │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + ldrb r0, [r3] │ │ │ │ + mov r1, r2 │ │ │ │ lsr r0, r0, #5 │ │ │ │ and r0, r0, #1 │ │ │ │ - mov r1, r2 │ │ │ │ - str fp, [sp, #4] │ │ │ │ + str r9, [sp, #4] │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - ldr sl, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #16] │ │ │ │ + orr r8, r6, r8 │ │ │ │ + ldr r6, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr sl, r9, sl │ │ │ │ - orr r3, r3, r1 │ │ │ │ + orr r6, fp, r6 │ │ │ │ + orr r8, r8, r1 │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr sl, sl, r1 │ │ │ │ + orr r6, r6, r1 │ │ │ │ mov r0, r5 │ │ │ │ - mov r1, fp │ │ │ │ - mov r9, #0 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r1, r9 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, r8 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + mov sl, #2 │ │ │ │ + mov fp, #0 │ │ │ │ + mov r2, r3 │ │ │ │ mov r1, r5 │ │ │ │ - mov r8, #2 │ │ │ │ mov r0, r4 │ │ │ │ - strd r8, [sp, #56] @ 0x38 │ │ │ │ + strd sl, [sp, #56] @ 0x38 │ │ │ │ bl 43a2e4 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - str r1, [sp] │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #31 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - mov r1, fp │ │ │ │ - bl 439830 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r3, r1 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r5 │ │ │ │ - orr sl, sl, r1 │ │ │ │ - mov r1, fp │ │ │ │ - str r3, [sp, #12] │ │ │ │ - bl 53d00 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r5 │ │ │ │ - mov r0, r4 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str fp, [sp, #68] @ 0x44 │ │ │ │ - bl 43a1e8 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ - mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ - mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - ldr r7, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r7, r3, r7 │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r6, r6, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r5, sl, r5 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r5, r5, r3 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r6, r6, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r2, #49 @ 0x31 │ │ │ │ - stm sp, {r6, fp} │ │ │ │ - orr r6, r7, r3 │ │ │ │ + mov r1, r9 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ + mov r0, r5 │ │ │ │ + orr r6, r6, r3 │ │ │ │ + bl 53d00 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, r4 │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ + str r7, [sp, #64] @ 0x40 │ │ │ │ + str r9, [sp, #68] @ 0x44 │ │ │ │ + bl 43a1e8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ + mov r1, #32 │ │ │ │ + bl 439830 │ │ │ │ + mov r2, #49 @ 0x31 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + stm sp, {r7, r9} │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov sl, #245 @ 0xf5 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - mov fp, #0 │ │ │ │ + orr r9, r8, r9 │ │ │ │ + orr r5, r6, r5 │ │ │ │ + mov r7, #0 │ │ │ │ + mov r6, #245 @ 0xf5 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + strd r6, [sp] │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - strd sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + mov r6, sl │ │ │ │ + mov r7, fp │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ + strd r6, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r4, r6, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - strd r8, [sp] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ - orr r9, r5, r3 │ │ │ │ + orr r4, r5, r3 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ + strd r6, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r4, r4, r2 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - b 44d42c │ │ │ │ + orr r9, r9, r2 │ │ │ │ + orr r4, r4, r3 │ │ │ │ + b 44d3d4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, r4, lsl #6 │ │ │ │ + cmneq pc, r4, asr #6 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strheq r2, [pc, #-188] @ 44d8b8 │ │ │ │ + cmneq pc, r0, lsl ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r0, [sp, #8] │ │ │ │ - ldr r0, [pc, #3136] @ 44e5d0 │ │ │ │ - ldr r3, [pc, #3136] @ 44e5d4 │ │ │ │ + ldr r0, [pc, #3132] @ 44e568 │ │ │ │ + mov r8, r1 │ │ │ │ + ldr r3, [pc, #3128] @ 44e56c │ │ │ │ + ldr r9, [r8, #32] │ │ │ │ add r0, pc, r0 │ │ │ │ + str r9, [sp, #12] │ │ │ │ + add r6, sp, #40 @ 0x28 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ - add sl, sp, #40 @ 0x28 │ │ │ │ - mov r7, r1 │ │ │ │ + ldr fp, [r8, #36] @ 0x24 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ - mov r0, sl │ │ │ │ + mov r0, r6 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ mov r3, #0 │ │ │ │ + str fp, [sp, #16] │ │ │ │ bl 53d00 │ │ │ │ - ldr r3, [r7, #24] │ │ │ │ + ldr r3, [r8, #24] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ - ldr fp, [r3] │ │ │ │ - mov r5, #0 │ │ │ │ - ldrb r6, [fp] │ │ │ │ - mov r2, fp │ │ │ │ - lsr r6, r6, #4 │ │ │ │ - mov r1, sl │ │ │ │ + ldr r7, [r3] │ │ │ │ + mov sl, #0 │ │ │ │ + ldrb r5, [r7] │ │ │ │ + mov r2, r7 │ │ │ │ + lsr r5, r5, #4 │ │ │ │ + and r5, r5, #1 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - and r6, r6, #1 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ bl 43a1e8 │ │ │ │ - ldr r1, [r7, #32] │ │ │ │ - ldr r0, [r7, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - cmp r1, #4 │ │ │ │ - cmpeq r0, #4 │ │ │ │ + cmp r9, #4 │ │ │ │ + cmpeq fp, #4 │ │ │ │ sub r3, r3, #244 @ 0xf4 │ │ │ │ - moveq r8, #1 │ │ │ │ - movne r8, #0 │ │ │ │ + moveq fp, #1 │ │ │ │ + movne fp, #0 │ │ │ │ orrs r3, r3, r2 │ │ │ │ - movne r8, #0 │ │ │ │ - andeq r8, r8, #1 │ │ │ │ - cmp r8, r5 │ │ │ │ - str r1, [sp, #12] │ │ │ │ - str r0, [sp, #16] │ │ │ │ - bne 44dd3c │ │ │ │ + movne fp, #0 │ │ │ │ + andeq fp, fp, #1 │ │ │ │ + cmp fp, sl │ │ │ │ + bne 44dcd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r8 │ │ │ │ - mov r0, sl │ │ │ │ + mov r1, fp │ │ │ │ + mov r0, r6 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ - mov r1, sl │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r8, [sp, #68] @ 0x44 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str fp, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ + ldr r2, [r8, #8] │ │ │ │ ldr r9, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ lsr r1, r2, #2 │ │ │ │ sub r9, r9, #245 @ 0xf5 │ │ │ │ orr r9, r9, r3 │ │ │ │ and r1, r1, #1 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ @@ -1041371,36 +1041346,36 @@ │ │ │ │ and r1, r1, #1 │ │ │ │ lsr r3, r2, #1 │ │ │ │ moveq r9, #1 │ │ │ │ movne r9, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ str r1, [sp, #24] │ │ │ │ - bne 44e110 │ │ │ │ + bne 44e0b8 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ cmp r1, #2 │ │ │ │ - beq 44e334 │ │ │ │ - stm sp, {r2, r8} │ │ │ │ + beq 44e2a4 │ │ │ │ + stm sp, {r2, fp} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r3, r8} │ │ │ │ + stm sp, {r3, fp} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r9, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - stm sp, {r3, r8} │ │ │ │ + stm sp, {r3, fp} │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ orr r3, r9, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ @@ -1041412,750 +1041387,749 @@ │ │ │ │ mov r9, #0 │ │ │ │ orr ip, r3, r0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ str r9, [sp, #4] │ │ │ │ orr r3, r0, r3 │ │ │ │ str r3, [sp, #20] │ │ │ │ - ldrb r3, [r7, #12] │ │ │ │ + ldrb r3, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str ip, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ ldr ip, [sp, #28] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ orr r3, ip, r3 │ │ │ │ - stm sp, {r2, r8} │ │ │ │ + stm sp, {r2, fp} │ │ │ │ str r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r3, r8 │ │ │ │ + orr fp, r3, fp │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r2 │ │ │ │ + orr fp, fp, r2 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r2 │ │ │ │ + orr fp, fp, r2 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r9, [sp, #4] │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr r8, r8, r0 │ │ │ │ - ldr r0, [r7, #40] @ 0x28 │ │ │ │ + orr fp, fp, r0 │ │ │ │ + ldr r0, [r8, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r1, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r3, r3, r1 │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, sl │ │ │ │ - orr r8, r8, r1 │ │ │ │ + mov r0, r6 │ │ │ │ + orr fp, fp, r1 │ │ │ │ mov r1, r9 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ - mov r1, sl │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ bl 43a1e8 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ - ldr r2, [r7, #28] │ │ │ │ + ldr r2, [r8, #28] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r1, [r2] │ │ │ │ - ldr fp, [sp, #212] @ 0xd4 │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + ldrb r7, [r1] │ │ │ │ mov r0, r4 │ │ │ │ - ldrb sl, [r1] │ │ │ │ - orr fp, r3, fp │ │ │ │ - ldr r7, [sp, #216] @ 0xd8 │ │ │ │ + ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + orr r8, r3, r8 │ │ │ │ bl 43a3f0 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ + lsr r7, r7, #5 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #10 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ + and r7, r7, #1 │ │ │ │ + orr r6, fp, r6 │ │ │ │ bl 439830 │ │ │ │ + stm sp, {r5, sl} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r7, r8, r7 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - str r6, [sp] │ │ │ │ - orr r5, r7, r3 │ │ │ │ + orr r6, r6, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - lsr sl, sl, #5 │ │ │ │ - and sl, sl, #1 │ │ │ │ - mov r0, r4 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r7, fp, r3 │ │ │ │ - str sl, [sp] │ │ │ │ - str r9, [sp, #4] │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r4, r5, r3 │ │ │ │ + orr r4, r6, r3 │ │ │ │ + str r7, [sp] │ │ │ │ + str r9, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r7, r7, r2 │ │ │ │ + orr r8, r8, r2 │ │ │ │ orr r4, r4, r3 │ │ │ │ - b 44e0d4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ + b 44e07c │ │ │ │ + str sl, [sp, #4] │ │ │ │ + ldr r9, [r8, #8] │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ - and r3, r8, #1 │ │ │ │ + and r3, r9, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ - lsr r3, r8, #1 │ │ │ │ + lsr r3, r9, #1 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ - str r5, [sp, #4] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + str sl, [sp, #4] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ - lsr r0, r8, #2 │ │ │ │ + lsr r0, r9, #2 │ │ │ │ and r0, r0, #1 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r9, r9, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ orr r3, r3, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ + orr fp, fp, r0 │ │ │ │ + str sl, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r9, r9, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - str r5, [sp, #4] │ │ │ │ + str sl, [sp, #4] │ │ │ │ orr r3, r3, r0 │ │ │ │ - lsr r8, r8, #4 │ │ │ │ - ldrb r0, [r7, #12] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ + orr fp, fp, r0 │ │ │ │ + ldrb r0, [r8, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ - and r8, r8, #1 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ + lsr r9, r9, #4 │ │ │ │ bl 439830 │ │ │ │ - str r8, [sp] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - orr r8, r9, r8 │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + and r9, r9, #1 │ │ │ │ + orr r3, r3, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - orr r9, r3, r9 │ │ │ │ + stm sp, {r9, sl} │ │ │ │ + str r3, [sp, #12] │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - orr r8, r8, r3 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r9, fp, r9 │ │ │ │ + orr fp, r3, r0 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ + str sl, [sp, #4] │ │ │ │ orr r9, r9, r3 │ │ │ │ - ldr r3, [r7, #40] @ 0x28 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [r7, #28] │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [r3] │ │ │ │ + orr fp, fp, r0 │ │ │ │ + ldrb r0, [r3] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - ldr r7, [r3] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + lsr r0, r0, #5 │ │ │ │ + and r0, r0, #1 │ │ │ │ mov r1, r2 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldrb r3, [r7] │ │ │ │ + str r0, [sp] │ │ │ │ + str sl, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - lsr r3, r3, #5 │ │ │ │ - and r3, r3, #1 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r7 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r7, [sp, #212] @ 0xd4 │ │ │ │ - bl 43a3f0 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r8, r9, r8 │ │ │ │ + mov r1, r3 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, #10 │ │ │ │ - mov r1, r5 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r7, r8, r7 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r9, r3 │ │ │ │ - mov r1, r5 │ │ │ │ - mov r0, sl │ │ │ │ + mov r9, #0 │ │ │ │ + orr r3, r8, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl 53d00 │ │ │ │ + bl 43a3f0 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + str r1, [sp] │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, fp │ │ │ │ + mov r2, #10 │ │ │ │ + str r1, [sp, #4] │ │ │ │ mov r1, sl │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ - bl 43a1e8 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ - mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ - mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r7, r7, r0 │ │ │ │ + orr fp, fp, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #4 │ │ │ │ - mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r7, r7, r0 │ │ │ │ + orr fp, fp, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ strd r8, [sp] │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr fp, fp, r1 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ + orr r3, r3, r1 │ │ │ │ + mov r0, r6 │ │ │ │ + mov r1, sl │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 53d00 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ + bl 43a1e8 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ + mov r1, #32 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ + bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r7, r7, r0 │ │ │ │ + orr fp, fp, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp] │ │ │ │ - str r5, [sp, #4] │ │ │ │ + stm sp, {r5, sl} │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r7, r7, r0 │ │ │ │ + orr fp, fp, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #244 @ 0xf4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r7, r7, r0 │ │ │ │ + orr fp, fp, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ + strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ - ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [sp, #216] @ 0xd8 │ │ │ │ - orr r7, r7, r2 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ strd r8, [sp] │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ orr r4, r3, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - add r8, sp, #32 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r8, fp, r8 │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + add r9, sp, #32 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r5 │ │ │ │ - mov r0, sl │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r6 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r8 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ + mov r0, r9 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r5 │ │ │ │ - mov r0, sl │ │ │ │ - bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ mov r1, sl │ │ │ │ - mov r0, r8 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ + mov r0, r6 │ │ │ │ + bl 53d00 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ + mov r0, r9 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r5 │ │ │ │ - mov r0, sl │ │ │ │ - bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ mov r1, sl │ │ │ │ - mov r0, r8 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ + mov r0, r6 │ │ │ │ + bl 53d00 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ + mov r0, r9 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - ldr r2, [pc, #1272] @ 44e5d8 │ │ │ │ - str r7, [r3] │ │ │ │ + ldr r2, [pc, #1256] @ 44e570 │ │ │ │ + str r8, [r3] │ │ │ │ str r4, [r3, #4] │ │ │ │ - ldr r3, [pc, #1256] @ 44e5d4 │ │ │ │ + ldr r3, [pc, #1240] @ 44e56c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 44e5cc │ │ │ │ + bne 44e564 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [sp, #16] │ │ │ │ cmp r1, r0 │ │ │ │ - bne 44dab4 │ │ │ │ + bne 44da50 │ │ │ │ stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #16] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ - ldr r5, [sp, #212] @ 0xd4 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ + ldr sl, [sp, #212] @ 0xd4 │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldrb r3, [r7, #12] │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldrb r3, [r8, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldr r3, [r7, #40] @ 0x28 │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r9 │ │ │ │ - mov r0, sl │ │ │ │ - orr r8, r8, r3 │ │ │ │ + mov r0, r6 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 53d00 │ │ │ │ - mov r1, sl │ │ │ │ - mov r2, fp │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ str r9, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [r7, #28] │ │ │ │ - ldr r7, [sp, #212] @ 0xd4 │ │ │ │ - ldr r1, [r3] │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ mov r0, r4 │ │ │ │ - ldrb sl, [r1] │ │ │ │ - orr r7, r5, r7 │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + ldr r1, [r3] │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + ldrb r7, [r1] │ │ │ │ + ldr r6, [sp, #216] @ 0xd8 │ │ │ │ bl 43a3f0 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + lsr r7, r7, #5 │ │ │ │ mov r2, #10 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r2, #49 @ 0x31 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r5, r8, r5 │ │ │ │ - stm sp, {r6, r9} │ │ │ │ - orr r5, r5, r3 │ │ │ │ - lsr sl, sl, #5 │ │ │ │ - bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - and sl, sl, #1 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r2, #43 @ 0x2b │ │ │ │ - orr r7, r7, r3 │ │ │ │ - str sl, [sp] │ │ │ │ - str r9, [sp, #4] │ │ │ │ - b 44dd18 │ │ │ │ - stm sp, {r2, r8} │ │ │ │ + orr r8, sl, r8 │ │ │ │ + and r7, r7, #1 │ │ │ │ + orr r6, fp, r6 │ │ │ │ + stm sp, {r5, r9} │ │ │ │ + b 44dc78 │ │ │ │ + stm sp, {r2, fp} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, r8} │ │ │ │ - ldr r9, [sp, #212] @ 0xd4 │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, fp} │ │ │ │ + ldr sl, [sp, #212] @ 0xd4 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - stm sp, {r3, r8} │ │ │ │ + stm sp, {r3, fp} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r8, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + str fp, [sp, #4] │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldrb r3, [r7, #12] │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldrb r3, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, r8} │ │ │ │ + stm sp, {r3, fp} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r8, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + str fp, [sp, #4] │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [r7, #40] @ 0x28 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [r7, #28] │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [r3] │ │ │ │ + orr sl, sl, r0 │ │ │ │ + ldrb r0, [r3] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - ldr r7, [r3] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + lsr r0, r0, #5 │ │ │ │ + and r0, r0, #1 │ │ │ │ mov r1, r2 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldrb r3, [r7] │ │ │ │ + str fp, [sp, #4] │ │ │ │ + str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - lsr r3, r3, #5 │ │ │ │ - and r3, r3, #1 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str r8, [sp, #4] │ │ │ │ - orr r5, r5, r3 │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r7 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r7, [sp, #212] @ 0xd4 │ │ │ │ - bl 43a3f0 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r8, r9, r8 │ │ │ │ + mov r1, r3 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ + mov r0, r4 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r8 │ │ │ │ + mov r9, #0 │ │ │ │ + orr r3, r8, r3 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 43a3f0 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + str r1, [sp] │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #10 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + str r1, [sp, #4] │ │ │ │ + mov r1, fp │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r7, r9, r7 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r8 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr sl, sl, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r8, #2 │ │ │ │ + orr r3, r3, r0 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + strd r8, [sp] │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 439830 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr sl, sl, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ + orr r3, r3, r0 │ │ │ │ + mov r1, #46 @ 0x2e │ │ │ │ + mov r0, r4 │ │ │ │ + strd r8, [sp] │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 439830 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr sl, sl, r1 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r0, sl │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr r3, r3, r1 │ │ │ │ + mov r0, r6 │ │ │ │ + mov r1, fp │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ - mov r1, sl │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r8, [sp, #68] @ 0x44 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + mov r2, r7 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str fp, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov sl, #2 │ │ │ │ - mov fp, #0 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r5, r5, r3 │ │ │ │ - bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - mov r1, #46 @ 0x2e │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r5, fp} │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r6, r8} │ │ │ │ - orr r5, r5, r3 │ │ │ │ + ldr r6, [sp, #212] @ 0xd4 │ │ │ │ + orr r5, r3, r5 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r8, #245 @ 0xf5 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - mov r9, #0 │ │ │ │ + orr r6, sl, r6 │ │ │ │ + orr r6, r6, r3 │ │ │ │ + mov sl, #245 @ 0xf5 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov fp, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - strd r8, [sp] │ │ │ │ + strd sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd sl, [sp] │ │ │ │ + strd r8, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + strd r8, [sp] │ │ │ │ + orr r8, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ orr r4, r5, r3 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - strd sl, [sp] │ │ │ │ - b 44dd24 │ │ │ │ + b 44dcbc │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, r8, ror #12 │ │ │ │ + cmneq pc, r4, asr #13 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - clzeq r1, r0 │ │ │ │ + cmneq pc, r8, ror #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r0, [sp, #8] │ │ │ │ - ldr r0, [pc, #3136] @ 44f23c │ │ │ │ - ldr r3, [pc, #3136] @ 44f240 │ │ │ │ + ldr r0, [pc, #3132] @ 44f1d0 │ │ │ │ + mov r8, r1 │ │ │ │ + ldr r3, [pc, #3128] @ 44f1d4 │ │ │ │ + ldr r9, [r8, #32] │ │ │ │ add r0, pc, r0 │ │ │ │ + str r9, [sp, #12] │ │ │ │ + add r6, sp, #40 @ 0x28 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ - add sl, sp, #40 @ 0x28 │ │ │ │ - mov r7, r1 │ │ │ │ + ldr fp, [r8, #36] @ 0x24 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ - mov r0, sl │ │ │ │ + mov r0, r6 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ mov r3, #0 │ │ │ │ + str fp, [sp, #16] │ │ │ │ bl 53d00 │ │ │ │ - ldr r3, [r7, #24] │ │ │ │ + ldr r3, [r8, #24] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ - ldr fp, [r3] │ │ │ │ - mov r5, #0 │ │ │ │ - ldrb r6, [fp] │ │ │ │ - mov r2, fp │ │ │ │ - lsr r6, r6, #4 │ │ │ │ - mov r1, sl │ │ │ │ + ldr r7, [r3] │ │ │ │ + mov sl, #0 │ │ │ │ + ldrb r5, [r7] │ │ │ │ + mov r2, r7 │ │ │ │ + lsr r5, r5, #4 │ │ │ │ + and r5, r5, #1 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - and r6, r6, #1 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ bl 43a1e8 │ │ │ │ - ldr r1, [r7, #32] │ │ │ │ - ldr r0, [r7, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - cmp r1, #4 │ │ │ │ - cmpeq r0, #4 │ │ │ │ + cmp r9, #4 │ │ │ │ + cmpeq fp, #4 │ │ │ │ sub r3, r3, #244 @ 0xf4 │ │ │ │ - moveq r8, #1 │ │ │ │ - movne r8, #0 │ │ │ │ + moveq fp, #1 │ │ │ │ + movne fp, #0 │ │ │ │ orrs r3, r3, r2 │ │ │ │ - movne r8, #0 │ │ │ │ - andeq r8, r8, #1 │ │ │ │ - cmp r8, r5 │ │ │ │ - str r1, [sp, #12] │ │ │ │ - str r0, [sp, #16] │ │ │ │ - bne 44e9a8 │ │ │ │ + movne fp, #0 │ │ │ │ + andeq fp, fp, #1 │ │ │ │ + cmp fp, sl │ │ │ │ + bne 44e93c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r8 │ │ │ │ - mov r0, sl │ │ │ │ + mov r1, fp │ │ │ │ + mov r0, r6 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ - mov r1, sl │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r8, [sp, #68] @ 0x44 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str fp, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ + ldr r2, [r8, #8] │ │ │ │ ldr r9, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ lsr r1, r2, #2 │ │ │ │ sub r9, r9, #245 @ 0xf5 │ │ │ │ orr r9, r9, r3 │ │ │ │ and r1, r1, #1 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ @@ -1042166,36 +1042140,36 @@ │ │ │ │ and r1, r1, #1 │ │ │ │ lsr r3, r2, #1 │ │ │ │ moveq r9, #1 │ │ │ │ movne r9, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ str r1, [sp, #24] │ │ │ │ - bne 44ed7c │ │ │ │ + bne 44ed20 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ cmp r1, #2 │ │ │ │ - beq 44efa0 │ │ │ │ - stm sp, {r2, r8} │ │ │ │ + beq 44ef0c │ │ │ │ + stm sp, {r2, fp} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r3, r8} │ │ │ │ + stm sp, {r3, fp} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r9, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - stm sp, {r3, r8} │ │ │ │ + stm sp, {r3, fp} │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ orr r3, r9, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ @@ -1042207,750 +1042181,749 @@ │ │ │ │ mov r9, #0 │ │ │ │ orr ip, r3, r0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ str r9, [sp, #4] │ │ │ │ orr r3, r0, r3 │ │ │ │ str r3, [sp, #20] │ │ │ │ - ldrb r3, [r7, #12] │ │ │ │ + ldrb r3, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str ip, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ ldr ip, [sp, #28] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ orr r3, ip, r3 │ │ │ │ - stm sp, {r2, r8} │ │ │ │ + stm sp, {r2, fp} │ │ │ │ str r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r3, r8 │ │ │ │ + orr fp, r3, fp │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r2 │ │ │ │ + orr fp, fp, r2 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r2 │ │ │ │ + orr fp, fp, r2 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r9, [sp, #4] │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr r8, r8, r0 │ │ │ │ - ldr r0, [r7, #40] @ 0x28 │ │ │ │ + orr fp, fp, r0 │ │ │ │ + ldr r0, [r8, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r1, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r3, r3, r1 │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, sl │ │ │ │ - orr r8, r8, r1 │ │ │ │ + mov r0, r6 │ │ │ │ + orr fp, fp, r1 │ │ │ │ mov r1, r9 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ - mov r1, sl │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ bl 43a1e8 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ - ldr r2, [r7, #28] │ │ │ │ + ldr r2, [r8, #28] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r1, [r2] │ │ │ │ - ldr fp, [sp, #212] @ 0xd4 │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + ldrb r7, [r1] │ │ │ │ mov r0, r4 │ │ │ │ - ldrb sl, [r1] │ │ │ │ - orr fp, r3, fp │ │ │ │ - ldr r7, [sp, #216] @ 0xd8 │ │ │ │ + ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + orr r8, r3, r8 │ │ │ │ bl 43a548 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ + lsr r7, r7, #5 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #9 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ + and r7, r7, #1 │ │ │ │ + orr r6, fp, r6 │ │ │ │ bl 439830 │ │ │ │ + stm sp, {r5, sl} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r7, r8, r7 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - str r6, [sp] │ │ │ │ - orr r5, r7, r3 │ │ │ │ + orr r6, r6, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - lsr sl, sl, #5 │ │ │ │ - and sl, sl, #1 │ │ │ │ - mov r0, r4 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r7, fp, r3 │ │ │ │ - str sl, [sp] │ │ │ │ - str r9, [sp, #4] │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r4, r5, r3 │ │ │ │ + orr r4, r6, r3 │ │ │ │ + str r7, [sp] │ │ │ │ + str r9, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r7, r7, r2 │ │ │ │ + orr r8, r8, r2 │ │ │ │ orr r4, r4, r3 │ │ │ │ - b 44ed40 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ + b 44ece4 │ │ │ │ + str sl, [sp, #4] │ │ │ │ + ldr r9, [r8, #8] │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ - and r3, r8, #1 │ │ │ │ + and r3, r9, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ - lsr r3, r8, #1 │ │ │ │ + lsr r3, r9, #1 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ - str r5, [sp, #4] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + str sl, [sp, #4] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ - lsr r0, r8, #2 │ │ │ │ + lsr r0, r9, #2 │ │ │ │ and r0, r0, #1 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r9, r9, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ orr r3, r3, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ + orr fp, fp, r0 │ │ │ │ + str sl, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r9, r9, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - str r5, [sp, #4] │ │ │ │ + str sl, [sp, #4] │ │ │ │ orr r3, r3, r0 │ │ │ │ - lsr r8, r8, #4 │ │ │ │ - ldrb r0, [r7, #12] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ + orr fp, fp, r0 │ │ │ │ + ldrb r0, [r8, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ - and r8, r8, #1 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ + lsr r9, r9, #4 │ │ │ │ bl 439830 │ │ │ │ - str r8, [sp] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - orr r8, r9, r8 │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + and r9, r9, #1 │ │ │ │ + orr r3, r3, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - orr r9, r3, r9 │ │ │ │ + stm sp, {r9, sl} │ │ │ │ + str r3, [sp, #12] │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - orr r8, r8, r3 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r9, fp, r9 │ │ │ │ + orr fp, r3, r0 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ + str sl, [sp, #4] │ │ │ │ orr r9, r9, r3 │ │ │ │ - ldr r3, [r7, #40] @ 0x28 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [r7, #28] │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [r3] │ │ │ │ + orr fp, fp, r0 │ │ │ │ + ldrb r0, [r3] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - ldr r7, [r3] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + lsr r0, r0, #5 │ │ │ │ + and r0, r0, #1 │ │ │ │ mov r1, r2 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldrb r3, [r7] │ │ │ │ + str r0, [sp] │ │ │ │ + str sl, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - lsr r3, r3, #5 │ │ │ │ - and r3, r3, #1 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r7 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r7, [sp, #212] @ 0xd4 │ │ │ │ - bl 43a548 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r8, r9, r8 │ │ │ │ + mov r1, r3 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, #9 │ │ │ │ - mov r1, r5 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r7, r8, r7 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r9, r3 │ │ │ │ - mov r1, r5 │ │ │ │ - mov r0, sl │ │ │ │ + mov r9, #0 │ │ │ │ + orr r3, r8, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl 53d00 │ │ │ │ + bl 43a548 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + str r1, [sp] │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, fp │ │ │ │ + mov r2, #9 │ │ │ │ + str r1, [sp, #4] │ │ │ │ mov r1, sl │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ - bl 43a1e8 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ - mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ - mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r7, r7, r0 │ │ │ │ + orr fp, fp, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #4 │ │ │ │ - mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r7, r7, r0 │ │ │ │ + orr fp, fp, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ strd r8, [sp] │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr fp, fp, r1 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ + orr r3, r3, r1 │ │ │ │ + mov r0, r6 │ │ │ │ + mov r1, sl │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 53d00 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ + bl 43a1e8 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ + mov r1, #32 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ + bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r7, r7, r0 │ │ │ │ + orr fp, fp, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp] │ │ │ │ - str r5, [sp, #4] │ │ │ │ + stm sp, {r5, sl} │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r7, r7, r0 │ │ │ │ + orr fp, fp, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #244 @ 0xf4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r7, r7, r0 │ │ │ │ + orr fp, fp, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ + strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ - ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [sp, #216] @ 0xd8 │ │ │ │ - orr r7, r7, r2 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ strd r8, [sp] │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ orr r4, r3, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - add r8, sp, #32 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r8, fp, r8 │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + add r9, sp, #32 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r5 │ │ │ │ - mov r0, sl │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r6 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r8 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ + mov r0, r9 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r5 │ │ │ │ - mov r0, sl │ │ │ │ - bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ mov r1, sl │ │ │ │ - mov r0, r8 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ + mov r0, r6 │ │ │ │ + bl 53d00 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ + mov r0, r9 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r5 │ │ │ │ - mov r0, sl │ │ │ │ - bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ mov r1, sl │ │ │ │ - mov r0, r8 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ + mov r0, r6 │ │ │ │ + bl 53d00 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ + mov r0, r9 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - ldr r2, [pc, #1272] @ 44f244 │ │ │ │ - str r7, [r3] │ │ │ │ + ldr r2, [pc, #1256] @ 44f1d8 │ │ │ │ + str r8, [r3] │ │ │ │ str r4, [r3, #4] │ │ │ │ - ldr r3, [pc, #1256] @ 44f240 │ │ │ │ + ldr r3, [pc, #1240] @ 44f1d4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 44f238 │ │ │ │ + bne 44f1cc │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [sp, #16] │ │ │ │ cmp r1, r0 │ │ │ │ - bne 44e720 │ │ │ │ + bne 44e6b8 │ │ │ │ stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #16] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ - ldr r5, [sp, #212] @ 0xd4 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ + ldr sl, [sp, #212] @ 0xd4 │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldrb r3, [r7, #12] │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldrb r3, [r8, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldr r3, [r7, #40] @ 0x28 │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r9 │ │ │ │ - mov r0, sl │ │ │ │ - orr r8, r8, r3 │ │ │ │ + mov r0, r6 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 53d00 │ │ │ │ - mov r1, sl │ │ │ │ - mov r2, fp │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ str r9, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [r7, #28] │ │ │ │ - ldr r7, [sp, #212] @ 0xd4 │ │ │ │ - ldr r1, [r3] │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ mov r0, r4 │ │ │ │ - ldrb sl, [r1] │ │ │ │ - orr r7, r5, r7 │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + ldr r1, [r3] │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + ldrb r7, [r1] │ │ │ │ + ldr r6, [sp, #216] @ 0xd8 │ │ │ │ bl 43a548 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + lsr r7, r7, #5 │ │ │ │ mov r2, #9 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r2, #49 @ 0x31 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r5, r8, r5 │ │ │ │ - stm sp, {r6, r9} │ │ │ │ - orr r5, r5, r3 │ │ │ │ - lsr sl, sl, #5 │ │ │ │ - bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - and sl, sl, #1 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r2, #43 @ 0x2b │ │ │ │ - orr r7, r7, r3 │ │ │ │ - str sl, [sp] │ │ │ │ - str r9, [sp, #4] │ │ │ │ - b 44e984 │ │ │ │ - stm sp, {r2, r8} │ │ │ │ + orr r8, sl, r8 │ │ │ │ + and r7, r7, #1 │ │ │ │ + orr r6, fp, r6 │ │ │ │ + stm sp, {r5, r9} │ │ │ │ + b 44e8e0 │ │ │ │ + stm sp, {r2, fp} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, r8} │ │ │ │ - ldr r9, [sp, #212] @ 0xd4 │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, fp} │ │ │ │ + ldr sl, [sp, #212] @ 0xd4 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - stm sp, {r3, r8} │ │ │ │ + stm sp, {r3, fp} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r8, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + str fp, [sp, #4] │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldrb r3, [r7, #12] │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldrb r3, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, r8} │ │ │ │ + stm sp, {r3, fp} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r8, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + str fp, [sp, #4] │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [r7, #40] @ 0x28 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [r7, #28] │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [r3] │ │ │ │ + orr sl, sl, r0 │ │ │ │ + ldrb r0, [r3] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - ldr r7, [r3] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + lsr r0, r0, #5 │ │ │ │ + and r0, r0, #1 │ │ │ │ mov r1, r2 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldrb r3, [r7] │ │ │ │ + str fp, [sp, #4] │ │ │ │ + str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - lsr r3, r3, #5 │ │ │ │ - and r3, r3, #1 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str r8, [sp, #4] │ │ │ │ - orr r5, r5, r3 │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r7 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r7, [sp, #212] @ 0xd4 │ │ │ │ - bl 43a548 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r8, r9, r8 │ │ │ │ + mov r1, r3 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ + mov r0, r4 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r8 │ │ │ │ + mov r9, #0 │ │ │ │ + orr r3, r8, r3 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 43a548 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + str r1, [sp] │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #9 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + str r1, [sp, #4] │ │ │ │ + mov r1, fp │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r7, r9, r7 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r8 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr sl, sl, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r8, #2 │ │ │ │ + orr r3, r3, r0 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + strd r8, [sp] │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 439830 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr sl, sl, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ + orr r3, r3, r0 │ │ │ │ + mov r1, #46 @ 0x2e │ │ │ │ + mov r0, r4 │ │ │ │ + strd r8, [sp] │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 439830 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr sl, sl, r1 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r0, sl │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr r3, r3, r1 │ │ │ │ + mov r0, r6 │ │ │ │ + mov r1, fp │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ - mov r1, sl │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r8, [sp, #68] @ 0x44 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + mov r2, r7 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str fp, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov sl, #2 │ │ │ │ - mov fp, #0 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r5, r5, r3 │ │ │ │ - bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - mov r1, #46 @ 0x2e │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r5, fp} │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r6, r8} │ │ │ │ - orr r5, r5, r3 │ │ │ │ + ldr r6, [sp, #212] @ 0xd4 │ │ │ │ + orr r5, r3, r5 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r8, #245 @ 0xf5 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - mov r9, #0 │ │ │ │ + orr r6, sl, r6 │ │ │ │ + orr r6, r6, r3 │ │ │ │ + mov sl, #245 @ 0xf5 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov fp, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - strd r8, [sp] │ │ │ │ + strd sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd sl, [sp] │ │ │ │ + strd r8, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + strd r8, [sp] │ │ │ │ + orr r8, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ orr r4, r5, r3 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - strd sl, [sp] │ │ │ │ - b 44e990 │ │ │ │ + b 44e924 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - strdeq r1, [pc, #-156] @ 44f1a8 │ │ │ │ + cmneq pc, ip, asr sl @ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, r4, lsr #5 │ │ │ │ + cmneq pc, r0, lsl #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r0, [sp, #8] │ │ │ │ - ldr r0, [pc, #3136] @ 44fea8 │ │ │ │ - ldr r3, [pc, #3136] @ 44feac │ │ │ │ + ldr r0, [pc, #3132] @ 44fe38 │ │ │ │ + mov r8, r1 │ │ │ │ + ldr r3, [pc, #3128] @ 44fe3c │ │ │ │ + ldr r9, [r8, #32] │ │ │ │ add r0, pc, r0 │ │ │ │ + str r9, [sp, #12] │ │ │ │ + add r6, sp, #40 @ 0x28 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ - add sl, sp, #40 @ 0x28 │ │ │ │ - mov r7, r1 │ │ │ │ + ldr fp, [r8, #36] @ 0x24 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ - mov r0, sl │ │ │ │ + mov r0, r6 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ mov r3, #0 │ │ │ │ + str fp, [sp, #16] │ │ │ │ bl 53d00 │ │ │ │ - ldr r3, [r7, #24] │ │ │ │ + ldr r3, [r8, #24] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ - ldr fp, [r3] │ │ │ │ - mov r5, #0 │ │ │ │ - ldrb r6, [fp] │ │ │ │ - mov r2, fp │ │ │ │ - lsr r6, r6, #4 │ │ │ │ - mov r1, sl │ │ │ │ + ldr r7, [r3] │ │ │ │ + mov sl, #0 │ │ │ │ + ldrb r5, [r7] │ │ │ │ + mov r2, r7 │ │ │ │ + lsr r5, r5, #4 │ │ │ │ + and r5, r5, #1 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - and r6, r6, #1 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ bl 43a1e8 │ │ │ │ - ldr r1, [r7, #32] │ │ │ │ - ldr r0, [r7, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - cmp r1, #4 │ │ │ │ - cmpeq r0, #4 │ │ │ │ + cmp r9, #4 │ │ │ │ + cmpeq fp, #4 │ │ │ │ sub r3, r3, #244 @ 0xf4 │ │ │ │ - moveq r8, #1 │ │ │ │ - movne r8, #0 │ │ │ │ + moveq fp, #1 │ │ │ │ + movne fp, #0 │ │ │ │ orrs r3, r3, r2 │ │ │ │ - movne r8, #0 │ │ │ │ - andeq r8, r8, #1 │ │ │ │ - cmp r8, r5 │ │ │ │ - str r1, [sp, #12] │ │ │ │ - str r0, [sp, #16] │ │ │ │ - bne 44f614 │ │ │ │ + movne fp, #0 │ │ │ │ + andeq fp, fp, #1 │ │ │ │ + cmp fp, sl │ │ │ │ + bne 44f5a4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r8 │ │ │ │ - mov r0, sl │ │ │ │ + mov r1, fp │ │ │ │ + mov r0, r6 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ - mov r1, sl │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r8, [sp, #68] @ 0x44 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str fp, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ + ldr r2, [r8, #8] │ │ │ │ ldr r9, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ lsr r1, r2, #2 │ │ │ │ sub r9, r9, #245 @ 0xf5 │ │ │ │ orr r9, r9, r3 │ │ │ │ and r1, r1, #1 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ @@ -1042961,36 +1042934,36 @@ │ │ │ │ and r1, r1, #1 │ │ │ │ lsr r3, r2, #1 │ │ │ │ moveq r9, #1 │ │ │ │ movne r9, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ str r1, [sp, #24] │ │ │ │ - bne 44f9e8 │ │ │ │ + bne 44f988 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ cmp r1, #2 │ │ │ │ - beq 44fc0c │ │ │ │ - stm sp, {r2, r8} │ │ │ │ + beq 44fb74 │ │ │ │ + stm sp, {r2, fp} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r3, r8} │ │ │ │ + stm sp, {r3, fp} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r9, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - stm sp, {r3, r8} │ │ │ │ + stm sp, {r3, fp} │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ orr r3, r9, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ @@ -1043002,3672 +1042975,3705 @@ │ │ │ │ mov r9, #0 │ │ │ │ orr ip, r3, r0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ str r9, [sp, #4] │ │ │ │ orr r3, r0, r3 │ │ │ │ str r3, [sp, #20] │ │ │ │ - ldrb r3, [r7, #12] │ │ │ │ + ldrb r3, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str ip, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ ldr ip, [sp, #28] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ orr r3, ip, r3 │ │ │ │ - stm sp, {r2, r8} │ │ │ │ + stm sp, {r2, fp} │ │ │ │ str r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r3, r8 │ │ │ │ + orr fp, r3, fp │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r2 │ │ │ │ + orr fp, fp, r2 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r2 │ │ │ │ + orr fp, fp, r2 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r9, [sp, #4] │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr r8, r8, r0 │ │ │ │ - ldr r0, [r7, #40] @ 0x28 │ │ │ │ + orr fp, fp, r0 │ │ │ │ + ldr r0, [r8, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r1, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r3, r3, r1 │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, sl │ │ │ │ - orr r8, r8, r1 │ │ │ │ + mov r0, r6 │ │ │ │ + orr fp, fp, r1 │ │ │ │ mov r1, r9 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ - mov r1, sl │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ bl 43a1e8 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ - ldr r2, [r7, #28] │ │ │ │ + ldr r2, [r8, #28] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r1, [r2] │ │ │ │ - ldr fp, [sp, #212] @ 0xd4 │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + ldrb r7, [r1] │ │ │ │ mov r0, r4 │ │ │ │ - ldrb sl, [r1] │ │ │ │ - orr fp, r3, fp │ │ │ │ - ldr r7, [sp, #216] @ 0xd8 │ │ │ │ + ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + orr r8, r3, r8 │ │ │ │ bl 43a548 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ + lsr r7, r7, #5 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #9 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ + and r7, r7, #1 │ │ │ │ + orr r6, fp, r6 │ │ │ │ bl 439830 │ │ │ │ + stm sp, {r5, sl} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r7, r8, r7 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - str r6, [sp] │ │ │ │ - orr r5, r7, r3 │ │ │ │ + orr r6, r6, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - lsr sl, sl, #5 │ │ │ │ - and sl, sl, #1 │ │ │ │ - mov r0, r4 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r7, fp, r3 │ │ │ │ - str sl, [sp] │ │ │ │ - str r9, [sp, #4] │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r4, r5, r3 │ │ │ │ + orr r4, r6, r3 │ │ │ │ + str r7, [sp] │ │ │ │ + str r9, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r7, r7, r2 │ │ │ │ + orr r8, r8, r2 │ │ │ │ orr r4, r4, r3 │ │ │ │ - b 44f9ac │ │ │ │ - str r5, [sp, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ + b 44f94c │ │ │ │ + str sl, [sp, #4] │ │ │ │ + ldr r9, [r8, #8] │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ - and r3, r8, #1 │ │ │ │ + and r3, r9, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ - lsr r3, r8, #1 │ │ │ │ + lsr r3, r9, #1 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ - str r5, [sp, #4] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + str sl, [sp, #4] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ - lsr r0, r8, #2 │ │ │ │ + lsr r0, r9, #2 │ │ │ │ and r0, r0, #1 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r9, r9, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ orr r3, r3, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ + orr fp, fp, r0 │ │ │ │ + str sl, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r9, r9, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - str r5, [sp, #4] │ │ │ │ + str sl, [sp, #4] │ │ │ │ orr r3, r3, r0 │ │ │ │ - lsr r8, r8, #4 │ │ │ │ - ldrb r0, [r7, #12] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ + orr fp, fp, r0 │ │ │ │ + ldrb r0, [r8, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ - and r8, r8, #1 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ + lsr r9, r9, #4 │ │ │ │ bl 439830 │ │ │ │ - str r8, [sp] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - orr r8, r9, r8 │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + and r9, r9, #1 │ │ │ │ + orr r3, r3, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - orr r9, r3, r9 │ │ │ │ + stm sp, {r9, sl} │ │ │ │ + str r3, [sp, #12] │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - orr r8, r8, r3 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r9, fp, r9 │ │ │ │ + orr fp, r3, r0 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ + str sl, [sp, #4] │ │ │ │ orr r9, r9, r3 │ │ │ │ - ldr r3, [r7, #40] @ 0x28 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [r7, #28] │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [r3] │ │ │ │ + orr fp, fp, r0 │ │ │ │ + ldrb r0, [r3] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - ldr r7, [r3] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + lsr r0, r0, #5 │ │ │ │ + and r0, r0, #1 │ │ │ │ mov r1, r2 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldrb r3, [r7] │ │ │ │ + str r0, [sp] │ │ │ │ + str sl, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - lsr r3, r3, #5 │ │ │ │ - and r3, r3, #1 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r7 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r7, [sp, #212] @ 0xd4 │ │ │ │ - bl 43a548 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r8, r9, r8 │ │ │ │ + mov r1, r3 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, #9 │ │ │ │ - mov r1, r5 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r7, r8, r7 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r9, r3 │ │ │ │ - mov r1, r5 │ │ │ │ - mov r0, sl │ │ │ │ + mov r9, #0 │ │ │ │ + orr r3, r8, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl 53d00 │ │ │ │ + bl 43a548 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + str r1, [sp] │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, fp │ │ │ │ + mov r2, #9 │ │ │ │ + str r1, [sp, #4] │ │ │ │ mov r1, sl │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ - bl 43a1e8 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ - mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ - mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r7, r7, r0 │ │ │ │ + orr fp, fp, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #4 │ │ │ │ - mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r7, r7, r0 │ │ │ │ + orr fp, fp, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ strd r8, [sp] │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr fp, fp, r1 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ + orr r3, r3, r1 │ │ │ │ + mov r0, r6 │ │ │ │ + mov r1, sl │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 53d00 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ + bl 43a1e8 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ + mov r1, #32 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ + bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r7, r7, r0 │ │ │ │ + orr fp, fp, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp] │ │ │ │ - str r5, [sp, #4] │ │ │ │ + stm sp, {r5, sl} │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r7, r7, r0 │ │ │ │ + orr fp, fp, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #244 @ 0xf4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr r7, r7, r0 │ │ │ │ + orr fp, fp, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ + strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ - ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [sp, #216] @ 0xd8 │ │ │ │ - orr r7, r7, r2 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ strd r8, [sp] │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ orr r4, r3, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - add r8, sp, #32 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r8, fp, r8 │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + add r9, sp, #32 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r5 │ │ │ │ - mov r0, sl │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r6 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r8 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ + mov r0, r9 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r5 │ │ │ │ - mov r0, sl │ │ │ │ - bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ mov r1, sl │ │ │ │ - mov r0, r8 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ + mov r0, r6 │ │ │ │ + bl 53d00 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ + mov r0, r9 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r5 │ │ │ │ - mov r0, sl │ │ │ │ - bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ mov r1, sl │ │ │ │ - mov r0, r8 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ + mov r0, r6 │ │ │ │ + bl 53d00 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ + mov r0, r9 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - ldr r2, [pc, #1272] @ 44feb0 │ │ │ │ - str r7, [r3] │ │ │ │ + ldr r2, [pc, #1256] @ 44fe40 │ │ │ │ + str r8, [r3] │ │ │ │ str r4, [r3, #4] │ │ │ │ - ldr r3, [pc, #1256] @ 44feac │ │ │ │ + ldr r3, [pc, #1240] @ 44fe3c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 44fea4 │ │ │ │ + bne 44fe34 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r0, [sp, #16] │ │ │ │ cmp r1, r0 │ │ │ │ - bne 44f38c │ │ │ │ + bne 44f320 │ │ │ │ stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #16] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ - ldr r5, [sp, #212] @ 0xd4 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ + ldr sl, [sp, #212] @ 0xd4 │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldrb r3, [r7, #12] │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldrb r3, [r8, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldr r3, [r7, #40] @ 0x28 │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r9 │ │ │ │ - mov r0, sl │ │ │ │ - orr r8, r8, r3 │ │ │ │ + mov r0, r6 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 53d00 │ │ │ │ - mov r1, sl │ │ │ │ - mov r2, fp │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ str r9, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [r7, #28] │ │ │ │ - ldr r7, [sp, #212] @ 0xd4 │ │ │ │ - ldr r1, [r3] │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ mov r0, r4 │ │ │ │ - ldrb sl, [r1] │ │ │ │ - orr r7, r5, r7 │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + ldr r1, [r3] │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + ldrb r7, [r1] │ │ │ │ + ldr r6, [sp, #216] @ 0xd8 │ │ │ │ bl 43a548 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + lsr r7, r7, #5 │ │ │ │ mov r2, #9 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r2, #49 @ 0x31 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r5, r8, r5 │ │ │ │ - stm sp, {r6, r9} │ │ │ │ - orr r5, r5, r3 │ │ │ │ - lsr sl, sl, #5 │ │ │ │ - bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - and sl, sl, #1 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r2, #43 @ 0x2b │ │ │ │ - orr r7, r7, r3 │ │ │ │ - str sl, [sp] │ │ │ │ - str r9, [sp, #4] │ │ │ │ - b 44f5f0 │ │ │ │ - stm sp, {r2, r8} │ │ │ │ + orr r8, sl, r8 │ │ │ │ + and r7, r7, #1 │ │ │ │ + orr r6, fp, r6 │ │ │ │ + stm sp, {r5, r9} │ │ │ │ + b 44f548 │ │ │ │ + stm sp, {r2, fp} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, r8} │ │ │ │ - ldr r9, [sp, #212] @ 0xd4 │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, fp} │ │ │ │ + ldr sl, [sp, #212] @ 0xd4 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - stm sp, {r3, r8} │ │ │ │ + stm sp, {r3, fp} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r8, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + str fp, [sp, #4] │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldrb r3, [r7, #12] │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldrb r3, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, r8} │ │ │ │ + stm sp, {r3, fp} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r8, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + str fp, [sp, #4] │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [r7, #40] @ 0x28 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [r7, #28] │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [r3] │ │ │ │ + orr sl, sl, r0 │ │ │ │ + ldrb r0, [r3] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - ldr r7, [r3] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + lsr r0, r0, #5 │ │ │ │ + and r0, r0, #1 │ │ │ │ mov r1, r2 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldrb r3, [r7] │ │ │ │ + str fp, [sp, #4] │ │ │ │ + str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - lsr r3, r3, #5 │ │ │ │ - and r3, r3, #1 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str r8, [sp, #4] │ │ │ │ - orr r5, r5, r3 │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r7 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r7, [sp, #212] @ 0xd4 │ │ │ │ - bl 43a548 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r8, r9, r8 │ │ │ │ + mov r1, r3 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ + mov r0, r4 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r8 │ │ │ │ + mov r9, #0 │ │ │ │ + orr r3, r8, r3 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 43a548 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + str r1, [sp] │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #9 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + str r1, [sp, #4] │ │ │ │ + mov r1, fp │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r7, r9, r7 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r8 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr sl, sl, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r8, #2 │ │ │ │ + orr r3, r3, r0 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + strd r8, [sp] │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 439830 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr sl, sl, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ + orr r3, r3, r0 │ │ │ │ + mov r1, #46 @ 0x2e │ │ │ │ + mov r0, r4 │ │ │ │ + strd r8, [sp] │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 439830 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr sl, sl, r1 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r0, sl │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr r3, r3, r1 │ │ │ │ + mov r0, r6 │ │ │ │ + mov r1, fp │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 53d00 │ │ │ │ - mov r2, fp │ │ │ │ - mov r1, sl │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r8, [sp, #68] @ 0x44 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + mov r2, r7 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + str fp, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov sl, #2 │ │ │ │ - mov fp, #0 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r5, r5, r3 │ │ │ │ - bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - mov r1, #46 @ 0x2e │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r5, fp} │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r6, r8} │ │ │ │ - orr r5, r5, r3 │ │ │ │ + ldr r6, [sp, #212] @ 0xd4 │ │ │ │ + orr r5, r3, r5 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r8, #245 @ 0xf5 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - mov r9, #0 │ │ │ │ + orr r6, sl, r6 │ │ │ │ + orr r6, r6, r3 │ │ │ │ + mov sl, #245 @ 0xf5 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov fp, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - strd r8, [sp] │ │ │ │ + strd sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd sl, [sp] │ │ │ │ + strd r8, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + strd r8, [sp] │ │ │ │ + orr r8, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ orr r4, r5, r3 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - strd sl, [sp] │ │ │ │ - b 44f5fc │ │ │ │ + b 44f58c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x016f0d90 │ │ │ │ + strdeq r0, [pc, #-212] @ 44fd6c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq pc, r8, lsr r6 @ │ │ │ │ + @ instruction: 0x016f0698 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ - str r0, [sp, #12] │ │ │ │ - ldr r0, [pc, #3152] @ 450b24 │ │ │ │ - ldr r3, [pc, #3152] @ 450b28 │ │ │ │ + str r0, [sp, #8] │ │ │ │ + ldr r0, [pc, #3288] @ 450b3c │ │ │ │ + mov fp, r1 │ │ │ │ + ldr r3, [pc, #3284] @ 450b40 │ │ │ │ + ldr r9, [fp, #32] │ │ │ │ add r0, pc, r0 │ │ │ │ + str r9, [sp, #12] │ │ │ │ + add r7, sp, #40 @ 0x28 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ - add r6, sp, #40 @ 0x28 │ │ │ │ - mov r8, r1 │ │ │ │ + ldr sl, [fp, #36] @ 0x24 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, r7 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ mov r3, #0 │ │ │ │ + str sl, [sp, #16] │ │ │ │ bl 53d00 │ │ │ │ - ldr r3, [r8, #24] │ │ │ │ + ldr r3, [fp, #24] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ - ldr sl, [r3] │ │ │ │ + ldr r8, [r3] │ │ │ │ mov r5, #0 │ │ │ │ - ldrb r3, [sl] │ │ │ │ - mov r2, sl │ │ │ │ - lsr r3, r3, #4 │ │ │ │ - and r3, r3, #1 │ │ │ │ - mov r1, r6 │ │ │ │ + ldrb r6, [r8] │ │ │ │ + mov r2, r8 │ │ │ │ + lsr r6, r6, #4 │ │ │ │ + and r6, r6, #1 │ │ │ │ + mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ str r5, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 43a1e8 │ │ │ │ - ldr r0, [r8, #36] @ 0x24 │ │ │ │ - ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [r8, #32] │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - cmp r3, #4 │ │ │ │ - cmpeq r0, #4 │ │ │ │ - sub r2, r2, #244 @ 0xf4 │ │ │ │ - moveq r7, #1 │ │ │ │ - movne r7, #0 │ │ │ │ - orrs r2, r2, r1 │ │ │ │ - movne r7, #0 │ │ │ │ - andeq r7, r7, #1 │ │ │ │ - cmp r7, r5 │ │ │ │ - str r0, [sp, #16] │ │ │ │ - bne 45027c │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ + cmp r9, #4 │ │ │ │ + cmpeq sl, #4 │ │ │ │ + sub r3, r3, #244 @ 0xf4 │ │ │ │ + moveq r9, #1 │ │ │ │ + movne r9, #0 │ │ │ │ + orrs r3, r3, r2 │ │ │ │ + movne r9, #0 │ │ │ │ + andeq r9, r9, #1 │ │ │ │ + cmp r9, r5 │ │ │ │ + bne 450240 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r7 │ │ │ │ - mov r0, r6 │ │ │ │ - str r3, [sp, #20] │ │ │ │ + mov r1, r9 │ │ │ │ + mov r0, r7 │ │ │ │ bl 53d00 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - mov r2, sl │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, r8 │ │ │ │ + mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ - str r7, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r9, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ - ldr r9, [sp, #212] @ 0xd4 │ │ │ │ - ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - sub r9, r9, #245 @ 0xf5 │ │ │ │ - orr r9, r9, r2 │ │ │ │ - ldr r2, [r8, #8] │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ + ldr r2, [fp, #8] │ │ │ │ + ldr sl, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ lsr r1, r2, #2 │ │ │ │ + sub sl, sl, #245 @ 0xf5 │ │ │ │ + orr sl, sl, r3 │ │ │ │ and r1, r1, #1 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ str r1, [sp, #20] │ │ │ │ lsr r1, r2, #4 │ │ │ │ cmp r3, #2 │ │ │ │ - cmpeq r9, #0 │ │ │ │ - lsr fp, r2, #1 │ │ │ │ + cmpeq sl, #0 │ │ │ │ and r1, r1, #1 │ │ │ │ + lsr r3, r2, #1 │ │ │ │ + moveq sl, #1 │ │ │ │ + movne sl, #0 │ │ │ │ + and r3, r3, #1 │ │ │ │ + and r2, r2, #1 │ │ │ │ str r1, [sp, #24] │ │ │ │ - moveq r9, #1 │ │ │ │ + bne 45064c │ │ │ │ ldr r1, [sp, #16] │ │ │ │ - movne r9, #0 │ │ │ │ - and fp, fp, #1 │ │ │ │ - and r2, r2, #1 │ │ │ │ - bne 45065c │ │ │ │ cmp r1, #2 │ │ │ │ - beq 450850 │ │ │ │ - stm sp, {r2, r7} │ │ │ │ + beq 450840 │ │ │ │ + stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ mov r0, r4 │ │ │ │ - str fp, [sp] │ │ │ │ - str r7, [sp, #4] │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ - ldr fp, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr sl, [sp, #216] @ 0xd8 │ │ │ │ + str r3, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ - ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - orr fp, fp, r2 │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + mov r0, r4 │ │ │ │ + orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - stm sp, {r3, r7} │ │ │ │ - orr r3, r9, r2 │ │ │ │ + str r3, [sp, #28] │ │ │ │ + orr r3, sl, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ str r3, [sp, #20] │ │ │ │ bl 439830 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r9, #0 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - str r9, [sp, #4] │ │ │ │ - ldrb r0, [r8, #12] │ │ │ │ + mov sl, #0 │ │ │ │ + orr ip, r3, r0 │ │ │ │ + ldr r0, [sp, #20] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str sl, [sp, #4] │ │ │ │ + orr r3, r0, r3 │ │ │ │ + str r3, [sp, #20] │ │ │ │ + ldrb r3, [fp, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ - str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #20] │ │ │ │ + str r3, [sp] │ │ │ │ + str ip, [sp, #28] │ │ │ │ bl 439830 │ │ │ │ + ldr ip, [sp, #28] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - stm sp, {r2, r7} │ │ │ │ - ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - ldr r7, [sp, #216] @ 0xd8 │ │ │ │ - orr fp, fp, r2 │ │ │ │ + orr r3, ip, r3 │ │ │ │ + stm sp, {r2, r9} │ │ │ │ + str r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r7, r3, r7 │ │ │ │ + orr r9, r3, r9 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + stm sp, {r3, sl} │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr r3, r3, r2 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r9, r9, r2 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + stm sp, {r3, sl} │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr r3, r3, r2 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r9, r9, r2 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r9, [sp, #4] │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + str sl, [sp, #4] │ │ │ │ + orr r3, r3, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + orr r9, r9, r0 │ │ │ │ + ldr r0, [fp, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ + str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp] │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r9 │ │ │ │ - mov r0, r6 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r3, r3, r1 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r7 │ │ │ │ + orr r9, r9, r1 │ │ │ │ + mov r1, sl │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 53d00 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - mov r2, sl │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, r8 │ │ │ │ + mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 43a1e8 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ + str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - mov r0, r4 │ │ │ │ - ldr r1, [r3] │ │ │ │ + ldr r2, [fp, #28] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + ldr r1, [r2] │ │ │ │ ldr r8, [sp, #212] @ 0xd4 │ │ │ │ - ldr sl, [sp, #216] @ 0xd8 │ │ │ │ - ldr r6, [r1] │ │ │ │ + mov r0, r4 │ │ │ │ + orr r8, r3, r8 │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + ldr r7, [r1] │ │ │ │ bl 43a49c │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r2, #7 │ │ │ │ - mov r1, r9 │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - orr sl, r7, sl │ │ │ │ - stm sp, {r3, r5} │ │ │ │ - ldr r7, [sp, #212] @ 0xd4 │ │ │ │ + orr fp, r9, fp │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ ldr r5, [sp, #216] @ 0xd8 │ │ │ │ - orr r8, fp, r8 │ │ │ │ - orr r7, r8, r7 │ │ │ │ - orr r5, sl, r5 │ │ │ │ + orr r9, r8, r9 │ │ │ │ + orr r5, fp, r5 │ │ │ │ + str r6, [sp] │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ - lsr r3, r6, #18 │ │ │ │ + lsr r3, r7, #18 │ │ │ │ and r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #10 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r9, [sp, #4] │ │ │ │ + str sl, [sp, #4] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ - lsr r3, r6, #5 │ │ │ │ + lsr r3, r7, #5 │ │ │ │ and r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r2 │ │ │ │ orr r4, r5, r3 │ │ │ │ - str r9, [sp, #4] │ │ │ │ + str sl, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r7, r7, r2 │ │ │ │ + orr r9, r9, r2 │ │ │ │ orr r4, r4, r3 │ │ │ │ - b 450620 │ │ │ │ + b 450610 │ │ │ │ str r5, [sp, #4] │ │ │ │ - ldr r7, [r8, #8] │ │ │ │ + ldr r9, [fp, #8] │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ - and r3, r7, #1 │ │ │ │ + and r3, r9, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ - lsr r3, r7, #1 │ │ │ │ + lsr r3, r9, #1 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r5, [sp, #4] │ │ │ │ - ldr fp, [sp, #212] @ 0xd4 │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ - bl 439830 │ │ │ │ - lsr r3, r7, #2 │ │ │ │ - and r3, r3, #1 │ │ │ │ - str r3, [sp] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr sl, [sp, #216] @ 0xd8 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 439830 │ │ │ │ + lsr r0, r9, #2 │ │ │ │ + and r0, r0, #1 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr r3, r3, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ + orr sl, sl, r0 │ │ │ │ str r5, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + mov r0, r4 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ str r5, [sp, #4] │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + orr r3, r3, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + lsr r9, r9, #4 │ │ │ │ + orr sl, sl, r0 │ │ │ │ + ldrb r0, [fp, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ - str r3, [sp] │ │ │ │ - lsr r7, r7, #4 │ │ │ │ + and r9, r9, #1 │ │ │ │ + str r0, [sp] │ │ │ │ + mov r0, r4 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ - and r7, r7, #1 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + str r9, [sp] │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ + orr r9, r3, r9 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r7, [sp] │ │ │ │ str r5, [sp, #4] │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r7, [sp, #216] @ 0xd8 │ │ │ │ + orr sl, sl, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r7, r9, r7 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ str r5, [sp, #4] │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + orr sl, sl, r3 │ │ │ │ + ldr r3, [fp, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ + ldr r3, [fp, #28] │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [r3] │ │ │ │ + orr r9, r9, r0 │ │ │ │ + ldr r0, [r3] │ │ │ │ + str r0, [sp, #12] │ │ │ │ + lsr r0, r0, #5 │ │ │ │ + and r0, r0, #1 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - ldr r9, [r3] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r8, fp, r3 │ │ │ │ - ldr fp, [r9] │ │ │ │ - mov r0, r4 │ │ │ │ - lsr r3, fp, #5 │ │ │ │ - and r3, r3, #1 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr sl, sl, r0 │ │ │ │ str r5, [sp, #4] │ │ │ │ - orr r7, r7, r3 │ │ │ │ + mov r0, r4 │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r9 │ │ │ │ - ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r8, r9 │ │ │ │ - orr r8, r7, r3 │ │ │ │ + mov r1, r3 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov fp, #0 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr ip, sl, r3 │ │ │ │ + str ip, [sp, #16] │ │ │ │ bl 43a49c │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #7 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ - orr r7, r9, r3 │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r5 │ │ │ │ - orr r3, r8, r3 │ │ │ │ - mov r0, r6 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - bl 53d00 │ │ │ │ - ldr r8, [sp, #8] │ │ │ │ - mov r0, r4 │ │ │ │ - mov r2, sl │ │ │ │ - mov r1, r6 │ │ │ │ - str r8, [sp, #64] @ 0x40 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ - bl 43a1e8 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ - mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ - mov r0, r4 │ │ │ │ - bl 439830 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - orr r7, r7, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r8, #4 │ │ │ │ - mov r9, #0 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - strd r8, [sp] │ │ │ │ + mov sl, #4 │ │ │ │ + orr r3, ip, r3 │ │ │ │ mov r0, r4 │ │ │ │ + strd sl, [sp] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ str r3, [sp, #16] │ │ │ │ bl 439830 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + strd sl, [sp] │ │ │ │ + ldr sl, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - orr r7, r7, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r3, r3, r0 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ + orr sl, r9, sl │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - lsr fp, fp, #18 │ │ │ │ - and fp, fp, #1 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + orr r9, r3, r9 │ │ │ │ bl 439830 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ + orr sl, sl, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, r7 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + bl 53d00 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, r8 │ │ │ │ + mov r1, r7 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ + bl 43a1e8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ + mov r1, #32 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + bl 439830 │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + lsr fp, r0, #18 │ │ │ │ mov r2, #10 │ │ │ │ - str fp, [sp] │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + orr sl, sl, r3 │ │ │ │ + and fp, fp, #1 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ - orr r7, r7, r0 │ │ │ │ - str r5, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, r3, fp │ │ │ │ + str fp, [sp] │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - str r3, [sp] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r0, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ + str r0, [sp, #12] │ │ │ │ + str r6, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp, #4] │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r8, #244 @ 0xf4 │ │ │ │ - mov r9, #0 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ + mov sl, #244 @ 0xf4 │ │ │ │ + orr r0, r0, r3 │ │ │ │ + mov fp, #0 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - strd r8, [sp] │ │ │ │ + strd sl, [sp] │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + str r0, [sp, #12] │ │ │ │ + mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r8, #4 │ │ │ │ - mov r9, #0 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ + mov sl, #4 │ │ │ │ + mov fp, #0 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr sl, r0, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - strd r8, [sp] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 439830 │ │ │ │ + mov r2, #4 │ │ │ │ + mov r3, #0 │ │ │ │ + strd r2, [sp] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - strd r8, [sp] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r4, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - add r8, sp, #32 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r4, r9, r4 │ │ │ │ + orr r9, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + add sl, sp, #32 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r5 │ │ │ │ - orr r4, fp, r4 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, r7 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 53d00 │ │ │ │ - ldr r9, [sp, #8] │ │ │ │ - mov r2, sl │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r8 │ │ │ │ - str r9, [sp, #64] @ 0x40 │ │ │ │ + mov r2, r8 │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, sl │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ str r5, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r5 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, r7 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, sl │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r8 │ │ │ │ - str r9, [sp, #64] @ 0x40 │ │ │ │ + mov r2, r8 │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, sl │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ str r5, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r5 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, r7 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, sl │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r8 │ │ │ │ - str r9, [sp, #64] @ 0x40 │ │ │ │ + mov r2, r8 │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, sl │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ str r5, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - ldr r2, [pc, #1280] @ 450b2c │ │ │ │ - str r7, [r3] │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + ldr r2, [pc, #1320] @ 450b44 │ │ │ │ + str r9, [r3] │ │ │ │ str r4, [r3, #4] │ │ │ │ - ldr r3, [pc, #1264] @ 450b28 │ │ │ │ + ldr r3, [pc, #1304] @ 450b40 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 450b20 │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ + bne 450b38 │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - cmp r3, r1 │ │ │ │ - bne 450000 │ │ │ │ - stm sp, {r2, r9} │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + cmp r1, r0 │ │ │ │ + bne 44ff88 │ │ │ │ + stm sp, {r2, sl} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #16] │ │ │ │ bl 439830 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str fp, [sp] │ │ │ │ - str r9, [sp, #4] │ │ │ │ + stm sp, {r3, sl} │ │ │ │ ldr r5, [sp, #212] @ 0xd4 │ │ │ │ - ldr r7, [sp, #216] @ 0xd8 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ - ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ - orr r7, r7, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ + stm sp, {r3, sl} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 439830 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r9, [sp, #4] │ │ │ │ - orr r5, r5, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str sl, [sp, #4] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr r7, r7, r0 │ │ │ │ - ldrb r0, [r8, #12] │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldrb r3, [fp, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ - str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ - ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r7, r7, r2 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ + stm sp, {r3, sl} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 439830 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - orr r5, r5, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ + stm sp, {r3, sl} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr r7, r7, r0 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ + stm sp, {r3, sl} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r9, [sp, #4] │ │ │ │ + str sl, [sp, #4] │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [fp, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r9 │ │ │ │ - mov r0, r6 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r7 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 53d00 │ │ │ │ - mov r2, sl │ │ │ │ - mov r1, r6 │ │ │ │ - ldr sl, [sp, #8] │ │ │ │ + mov r2, r8 │ │ │ │ + mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - str sl, [sp, #64] @ 0x40 │ │ │ │ - str r9, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ bl 43a1e8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ + ldr r3, [fp, #28] │ │ │ │ ldr r8, [sp, #212] @ 0xd4 │ │ │ │ ldr r1, [r3] │ │ │ │ mov r0, r4 │ │ │ │ - ldr r6, [r1] │ │ │ │ + ldr r7, [r1] │ │ │ │ orr r8, r5, r8 │ │ │ │ ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 43a49c │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r2, #7 │ │ │ │ - mov r1, r9 │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r5, r7, r5 │ │ │ │ - orr r7, r8, r3 │ │ │ │ + orr r5, r9, r5 │ │ │ │ + orr r9, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str sl, [sp] │ │ │ │ + stm sp, {r6, sl} │ │ │ │ orr r5, r5, r3 │ │ │ │ - str r9, [sp, #4] │ │ │ │ - b 4501f8 │ │ │ │ - stm sp, {r2, r7} │ │ │ │ + b 4501bc │ │ │ │ + stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 439830 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str fp, [sp] │ │ │ │ - str r7, [sp, #4] │ │ │ │ + stm sp, {r3, r9} │ │ │ │ ldr r5, [sp, #212] @ 0xd4 │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + ldr sl, [sp, #216] @ 0xd8 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - stm sp, {r3, r7} │ │ │ │ + stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r7, [sp, #4] │ │ │ │ + str r9, [sp, #4] │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + orr sl, sl, r3 │ │ │ │ + ldrb r3, [fp, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, r7} │ │ │ │ + stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r7, [sp, #4] │ │ │ │ + str r9, [sp, #4] │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + orr sl, sl, r3 │ │ │ │ + ldr r3, [fp, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ + ldr r3, [fp, #28] │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [r3] │ │ │ │ + orr r5, r5, r0 │ │ │ │ + ldr r0, [r3] │ │ │ │ + str r0, [sp, #12] │ │ │ │ + lsr r0, r0, #5 │ │ │ │ + and r0, r0, #1 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - ldr fp, [r3] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r8, r5, r3 │ │ │ │ - ldr r5, [fp] │ │ │ │ + orr sl, sl, r0 │ │ │ │ + str r9, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - lsr r3, r5, #5 │ │ │ │ - and r3, r3, #1 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str r7, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r1, fp │ │ │ │ - mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ - bl 43a49c │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r7 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, #7 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - bl 439830 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r3 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr fp, r9, fp │ │ │ │ - orr r3, r8, r3 │ │ │ │ - orr fp, fp, r1 │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r7 │ │ │ │ - mov r0, r6 │ │ │ │ + mov fp, #0 │ │ │ │ + orr r3, r5, r3 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bl 53d00 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - mov r2, sl │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r4 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ - str r7, [sp, #68] @ 0x44 │ │ │ │ - bl 43a1e8 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ - mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + bl 43a49c │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + str r1, [sp] │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + orr r5, sl, r5 │ │ │ │ + mov r2, #7 │ │ │ │ + mov sl, #2 │ │ │ │ + str r1, [sp, #4] │ │ │ │ + mov r1, r9 │ │ │ │ bl 439830 │ │ │ │ - mov r8, #2 │ │ │ │ - mov r9, #0 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - ldr r6, [sp, #212] @ 0xd4 │ │ │ │ + strd sl, [sp] │ │ │ │ + ldr sl, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ + orr ip, r3, sl │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r6, r3, r6 │ │ │ │ - ldr sl, [sp, #216] @ 0xd8 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + str ip, [sp, #16] │ │ │ │ bl 439830 │ │ │ │ + ldr ip, [sp, #16] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + mov sl, #2 │ │ │ │ + mov fp, #0 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr sl, ip, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr sl, fp, sl │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - lsr r5, r5, #18 │ │ │ │ - strd r8, [sp] │ │ │ │ - orr sl, sl, r3 │ │ │ │ - and r5, r5, #1 │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r1, r9 │ │ │ │ + orr sl, sl, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ + mov r0, r7 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + bl 53d00 │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r9, [sp, #68] @ 0x44 │ │ │ │ + bl 43a1e8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ + mov r1, #32 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + bl 439830 │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + lsr fp, r0, #18 │ │ │ │ mov r2, #10 │ │ │ │ + and fp, fp, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r5, r7} │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ + str r9, [sp, #4] │ │ │ │ + str fp, [sp] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - mov r2, #49 @ 0x31 │ │ │ │ - stm sp, {r3, r7} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r1, r2 │ │ │ │ - orr r7, r6, r3 │ │ │ │ + orr r7, sl, r7 │ │ │ │ + mov r2, #49 @ 0x31 │ │ │ │ + stm sp, {r6, r9} │ │ │ │ + orr r9, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r5, sl, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov sl, #245 @ 0xf5 │ │ │ │ - orr r7, r7, r3 │ │ │ │ - mov fp, #0 │ │ │ │ + mov r6, #245 @ 0xf5 │ │ │ │ + mov r7, #0 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + strd r6, [sp] │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - strd sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + mov r6, #2 │ │ │ │ + mov r7, #0 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ + strd r6, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 439830 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r7, r7, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ orr r4, r5, r3 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - strd r8, [sp] │ │ │ │ - b 450264 │ │ │ │ + strd r6, [sp] │ │ │ │ + b 450228 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq pc, r4, lsr #2 │ │ │ │ + smulbbeq pc, ip, r1 @ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - msreq SPSR_fsx, r4, asr #19 │ │ │ │ + ldrdeq pc, [lr, #-148]! @ 0xffffff6c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #2056] @ 0x808 │ │ │ │ - ldr ip, [pc, #4084] @ 451b3c │ │ │ │ + ldr ip, [pc, #4084] @ 451b54 │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [pc, #4080] @ 451b40 │ │ │ │ + ldr r0, [pc, #4080] @ 451b58 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r3, [r2, #4] │ │ │ │ sub sp, sp, #2016 @ 0x7e0 │ │ │ │ ldr r0, [ip, r0] │ │ │ │ sub sp, sp, #4 │ │ │ │ cmp r3, #128 @ 0x80 │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [sp, #2012] @ 0x7dc │ │ │ │ mov r0, #0 │ │ │ │ - beq 450c18 │ │ │ │ + beq 450c30 │ │ │ │ cmp r3, #130 @ 0x82 │ │ │ │ - beq 450bdc │ │ │ │ + beq 450bf4 │ │ │ │ cmp r3, #47 @ 0x2f │ │ │ │ - beq 451d2c │ │ │ │ + beq 451d44 │ │ │ │ ldr r0, [r1, #4] │ │ │ │ ldrb r0, [r0, #8] │ │ │ │ cmp r0, #5 │ │ │ │ - bls 450bb8 │ │ │ │ - ldr r0, [pc, #4008] @ 451b44 │ │ │ │ + bls 450bd0 │ │ │ │ + ldr r0, [pc, #4008] @ 451b5c │ │ │ │ cmp r3, r0 │ │ │ │ - beq 45233c │ │ │ │ + beq 452354 │ │ │ │ sub r0, r0, #9 │ │ │ │ cmp r3, r0 │ │ │ │ - beq 452368 │ │ │ │ + beq 452380 │ │ │ │ add r0, r0, #23 │ │ │ │ cmp r3, r0 │ │ │ │ - beq 450d18 │ │ │ │ - ldr ip, [pc, #3976] @ 451b48 │ │ │ │ - ldr r0, [pc, #3976] @ 451b4c │ │ │ │ + beq 450d30 │ │ │ │ + ldr ip, [pc, #3976] @ 451b60 │ │ │ │ + ldr r0, [pc, #3976] @ 451b64 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r3, r0 │ │ │ │ - bhi 450c68 │ │ │ │ + bhi 450c80 │ │ │ │ add r0, r3, r3 │ │ │ │ ldrh r0, [ip, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ ldr r3, [r2, #28] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #2 │ │ │ │ - beq 450cf0 │ │ │ │ + beq 450d08 │ │ │ │ add r0, sp, #1776 @ 0x6f0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 447390 │ │ │ │ + bl 447348 │ │ │ │ ldr r3, [sp, #1784] @ 0x6f8 │ │ │ │ ldr r2, [sp, #1780] @ 0x6f4 │ │ │ │ orr r3, r3, #536870912 @ 0x20000000 │ │ │ │ orr r2, r2, #-2147483648 @ 0x80000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r3, [r2, #28] │ │ │ │ ldr r3, [r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #2 │ │ │ │ - bne 451c84 │ │ │ │ + bne 451c9c │ │ │ │ tst r3, #16 │ │ │ │ and r3, r3, #1 │ │ │ │ - beq 450cc0 │ │ │ │ + beq 450cd8 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 4516c4 │ │ │ │ + beq 4516dc │ │ │ │ add r0, sp, #1744 @ 0x6d0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44f248 │ │ │ │ + bl 44f1dc │ │ │ │ ldr r3, [sp, #1760] @ 0x6e0 │ │ │ │ ldr r2, [sp, #1756] @ 0x6dc │ │ │ │ orr r3, r3, #536870912 @ 0x20000000 │ │ │ │ orr r2, r2, #3072 @ 0xc00 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ - ldr r2, [pc, #3808] @ 451b50 │ │ │ │ - ldr r1, [pc, #3808] @ 451b54 │ │ │ │ + b 450ca4 │ │ │ │ + ldr r2, [pc, #3808] @ 451b68 │ │ │ │ + ldr r1, [pc, #3808] @ 451b6c │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #0 │ │ │ │ bl 2e8ef8 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4] │ │ │ │ str r3, [r4, #4] │ │ │ │ - ldr r2, [pc, #3780] @ 451b58 │ │ │ │ - ldr r3, [pc, #3752] @ 451b40 │ │ │ │ + ldr r2, [pc, #3780] @ 451b70 │ │ │ │ + ldr r3, [pc, #3752] @ 451b58 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #2012] @ 0x7dc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 4532f0 │ │ │ │ + bne 453308 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #2016 @ 0x7e0 │ │ │ │ add sp, sp, #4 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ cmp r3, #0 │ │ │ │ - beq 4516a0 │ │ │ │ + beq 4516b8 │ │ │ │ add r0, sp, #1792 @ 0x700 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 44d970 │ │ │ │ + bl 44d90c │ │ │ │ ldr r3, [sp, #1800] @ 0x708 │ │ │ │ ldr r2, [sp, #1796] @ 0x704 │ │ │ │ orr r3, r3, #536870912 @ 0x20000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1760 @ 0x6e0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 446cb0 │ │ │ │ + bl 446c68 │ │ │ │ ldr r3, [sp, #1776] @ 0x6f0 │ │ │ │ ldr r2, [sp, #1772] @ 0x6ec │ │ │ │ orr r3, r3, #536870912 @ 0x20000000 │ │ │ │ orr r2, r2, #-1073741824 @ 0xc0000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #188 @ 0xbc │ │ │ │ bl 43c2d0 │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ ldr r2, [sp, #188] @ 0xbc │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6750208 @ 0x670000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #16384 @ 0x4000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1472 @ 0x5c0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 44364c │ │ │ │ + bl 443630 │ │ │ │ ldr r3, [sp, #1480] @ 0x5c8 │ │ │ │ ldr r2, [sp, #1476] @ 0x5c4 │ │ │ │ orr r3, r3, #1140850688 @ 0x44000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1456 @ 0x5b0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44364c │ │ │ │ + bl 443630 │ │ │ │ ldr r3, [sp, #1472] @ 0x5c0 │ │ │ │ ldr r2, [sp, #1468] @ 0x5bc │ │ │ │ orr r3, r3, #1140850688 @ 0x44000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1456 @ 0x5b0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1464] @ 0x5b8 │ │ │ │ ldr r2, [sp, #1460] @ 0x5b4 │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1440 @ 0x5a0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1456] @ 0x5b0 │ │ │ │ ldr r2, [sp, #1452] @ 0x5ac │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1440 @ 0x5a0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1448] @ 0x5a8 │ │ │ │ ldr r2, [sp, #1444] @ 0x5a4 │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1424 @ 0x590 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 44269c │ │ │ │ ldr r3, [sp, #1440] @ 0x5a0 │ │ │ │ ldr r2, [sp, #1436] @ 0x59c │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1424 @ 0x590 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 44269c │ │ │ │ ldr r3, [sp, #1432] @ 0x598 │ │ │ │ ldr r2, [sp, #1428] @ 0x594 │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1408 @ 0x580 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 44269c │ │ │ │ ldr r3, [sp, #1424] @ 0x590 │ │ │ │ ldr r2, [sp, #1420] @ 0x58c │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1408 @ 0x580 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1416] @ 0x588 │ │ │ │ ldr r2, [sp, #1412] @ 0x584 │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1392 @ 0x570 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1408] @ 0x580 │ │ │ │ ldr r2, [sp, #1404] @ 0x57c │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1392 @ 0x570 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1400] @ 0x578 │ │ │ │ ldr r2, [sp, #1396] @ 0x574 │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1712 @ 0x6b0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1720] @ 0x6b8 │ │ │ │ ldr r2, [sp, #1716] @ 0x6b4 │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1376 @ 0x560 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1392] @ 0x570 │ │ │ │ ldr r2, [sp, #1388] @ 0x56c │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1376 @ 0x560 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1384] @ 0x568 │ │ │ │ ldr r2, [sp, #1380] @ 0x564 │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1360 @ 0x550 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 44269c │ │ │ │ ldr r3, [sp, #1376] @ 0x560 │ │ │ │ ldr r2, [sp, #1372] @ 0x55c │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1360 @ 0x550 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 44269c │ │ │ │ ldr r3, [sp, #1368] @ 0x558 │ │ │ │ ldr r2, [sp, #1364] @ 0x554 │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1344 @ 0x540 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1360] @ 0x550 │ │ │ │ ldr r2, [sp, #1356] @ 0x54c │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1344 @ 0x540 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1352] @ 0x548 │ │ │ │ ldr r2, [sp, #1348] @ 0x544 │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r0, [r1] │ │ │ │ cmp r0, #600 @ 0x258 │ │ │ │ - bcc 450c68 │ │ │ │ + bcc 450c80 │ │ │ │ add r0, sp, #1696 @ 0x6a0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1712] @ 0x6b0 │ │ │ │ ldr r2, [sp, #1708] @ 0x6ac │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #2359296 @ 0x240000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1328 @ 0x530 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44506c │ │ │ │ + bl 445048 │ │ │ │ ldr r3, [sp, #1344] @ 0x540 │ │ │ │ ldr r2, [sp, #1340] @ 0x53c │ │ │ │ orr r3, r3, #1610612736 @ 0x60000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1328 @ 0x530 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 44506c │ │ │ │ + bl 445048 │ │ │ │ ldr r3, [sp, #1336] @ 0x538 │ │ │ │ ldr r2, [sp, #1332] @ 0x534 │ │ │ │ orr r3, r3, #1610612736 @ 0x60000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1312 @ 0x520 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44506c │ │ │ │ + bl 445048 │ │ │ │ ldr r3, [sp, #1328] @ 0x530 │ │ │ │ ldr r2, [sp, #1324] @ 0x52c │ │ │ │ orr r3, r3, #1627389952 @ 0x61000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1312 @ 0x520 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 44506c │ │ │ │ + bl 445048 │ │ │ │ ldr r3, [sp, #1320] @ 0x528 │ │ │ │ ldr r2, [sp, #1316] @ 0x524 │ │ │ │ orr r3, r3, #1627389952 @ 0x61000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1296 @ 0x510 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44506c │ │ │ │ + bl 445048 │ │ │ │ ldr r3, [sp, #1312] @ 0x520 │ │ │ │ ldr r2, [sp, #1308] @ 0x51c │ │ │ │ orr r3, r3, #1644167168 @ 0x62000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1296 @ 0x510 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 44506c │ │ │ │ + bl 445048 │ │ │ │ ldr r3, [sp, #1304] @ 0x518 │ │ │ │ ldr r2, [sp, #1300] @ 0x514 │ │ │ │ orr r3, r3, #1644167168 @ 0x62000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1280 @ 0x500 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44506c │ │ │ │ + bl 445048 │ │ │ │ ldr r3, [sp, #1296] @ 0x510 │ │ │ │ ldr r2, [sp, #1292] @ 0x50c │ │ │ │ orr r3, r3, #1660944384 @ 0x63000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1280 @ 0x500 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 44506c │ │ │ │ + bl 445048 │ │ │ │ ldr r3, [sp, #1288] @ 0x508 │ │ │ │ ldr r2, [sp, #1284] @ 0x504 │ │ │ │ orr r3, r3, #1660944384 @ 0x63000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1264 @ 0x4f0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44506c │ │ │ │ + bl 445048 │ │ │ │ ldr r3, [sp, #1280] @ 0x500 │ │ │ │ ldr r2, [sp, #1276] @ 0x4fc │ │ │ │ orr r3, r3, #1677721600 @ 0x64000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1264 @ 0x4f0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 44506c │ │ │ │ + bl 445048 │ │ │ │ ldr r3, [sp, #1272] @ 0x4f8 │ │ │ │ ldr r2, [sp, #1268] @ 0x4f4 │ │ │ │ orr r3, r3, #1677721600 @ 0x64000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1248 @ 0x4e0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44506c │ │ │ │ + bl 445048 │ │ │ │ ldr r3, [sp, #1264] @ 0x4f0 │ │ │ │ ldr r2, [sp, #1260] @ 0x4ec │ │ │ │ orr r3, r3, #1694498816 @ 0x65000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1248 @ 0x4e0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 44506c │ │ │ │ + bl 445048 │ │ │ │ ldr r3, [sp, #1256] @ 0x4e8 │ │ │ │ ldr r2, [sp, #1252] @ 0x4e4 │ │ │ │ orr r3, r3, #1694498816 @ 0x65000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1232 @ 0x4d0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44506c │ │ │ │ + bl 445048 │ │ │ │ ldr r3, [sp, #1248] @ 0x4e0 │ │ │ │ ldr r2, [sp, #1244] @ 0x4dc │ │ │ │ orr r3, r3, #1711276032 @ 0x66000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1232 @ 0x4d0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 44506c │ │ │ │ + bl 445048 │ │ │ │ ldr r3, [sp, #1240] @ 0x4d8 │ │ │ │ ldr r2, [sp, #1236] @ 0x4d4 │ │ │ │ orr r3, r3, #1711276032 @ 0x66000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1216 @ 0x4c0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44506c │ │ │ │ + bl 445048 │ │ │ │ ldr r3, [sp, #1232] @ 0x4d0 │ │ │ │ ldr r2, [sp, #1228] @ 0x4cc │ │ │ │ orr r3, r3, #1728053248 @ 0x67000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1216 @ 0x4c0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 44506c │ │ │ │ + bl 445048 │ │ │ │ ldr r3, [sp, #1224] @ 0x4c8 │ │ │ │ ldr r2, [sp, #1220] @ 0x4c4 │ │ │ │ orr r3, r3, #1728053248 @ 0x67000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1200 @ 0x4b0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 4459ec │ │ │ │ + bl 4459a4 │ │ │ │ ldr r3, [sp, #1216] @ 0x4c0 │ │ │ │ ldr r2, [sp, #1212] @ 0x4bc │ │ │ │ orr r3, r3, #1677721600 @ 0x64000000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1200 @ 0x4b0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 4459ec │ │ │ │ + bl 4459a4 │ │ │ │ ldr r3, [sp, #1208] @ 0x4b8 │ │ │ │ ldr r2, [sp, #1204] @ 0x4b4 │ │ │ │ orr r3, r3, #1677721600 @ 0x64000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1184 @ 0x4a0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 4459ec │ │ │ │ + bl 4459a4 │ │ │ │ ldr r3, [sp, #1200] @ 0x4b0 │ │ │ │ ldr r2, [sp, #1196] @ 0x4ac │ │ │ │ orr r3, r3, #1694498816 @ 0x65000000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1184 @ 0x4a0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 4459ec │ │ │ │ + bl 4459a4 │ │ │ │ ldr r3, [sp, #1192] @ 0x4a8 │ │ │ │ ldr r2, [sp, #1188] @ 0x4a4 │ │ │ │ orr r3, r3, #1694498816 @ 0x65000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1168 @ 0x490 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 4459ec │ │ │ │ + bl 4459a4 │ │ │ │ ldr r3, [sp, #1184] @ 0x4a0 │ │ │ │ ldr r2, [sp, #1180] @ 0x49c │ │ │ │ orr r3, r3, #1711276032 @ 0x66000000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1168 @ 0x490 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 443ee0 │ │ │ │ + bl 443ec0 │ │ │ │ ldr r3, [sp, #1176] @ 0x498 │ │ │ │ ldr r2, [sp, #1172] @ 0x494 │ │ │ │ orr r3, r3, #1711276032 @ 0x66000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1152 @ 0x480 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 443ee0 │ │ │ │ - ldr r3, [pc, #2036] @ 451b5c │ │ │ │ + bl 443ec0 │ │ │ │ + ldr r3, [pc, #2036] @ 451b74 │ │ │ │ ldr r1, [sp, #1168] @ 0x490 │ │ │ │ ldr r2, [sp, #1164] @ 0x48c │ │ │ │ orr r3, r1, r3 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1152 @ 0x480 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 444750 │ │ │ │ + bl 444734 │ │ │ │ ldr r3, [sp, #1160] @ 0x488 │ │ │ │ ldr r2, [sp, #1156] @ 0x484 │ │ │ │ orr r3, r3, #1728053248 @ 0x67000000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1136 @ 0x470 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 444750 │ │ │ │ + bl 444734 │ │ │ │ ldr r3, [sp, #1152] @ 0x480 │ │ │ │ ldr r2, [sp, #1148] @ 0x47c │ │ │ │ orr r3, r3, #1728053248 @ 0x67000000 │ │ │ │ orr r3, r3, #1024 @ 0x400 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1136 @ 0x470 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 441f2c │ │ │ │ ldr r3, [sp, #1144] @ 0x478 │ │ │ │ ldr r2, [sp, #1140] @ 0x474 │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1120 @ 0x460 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 441f2c │ │ │ │ ldr r3, [sp, #1136] @ 0x470 │ │ │ │ ldr r2, [sp, #1132] @ 0x46c │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1120 @ 0x460 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 441f2c │ │ │ │ ldr r3, [sp, #1128] @ 0x468 │ │ │ │ ldr r2, [sp, #1124] @ 0x464 │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1104 @ 0x450 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 441f2c │ │ │ │ ldr r3, [sp, #1120] @ 0x460 │ │ │ │ ldr r2, [sp, #1116] @ 0x45c │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1104 @ 0x450 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 441f2c │ │ │ │ ldr r3, [sp, #1112] @ 0x458 │ │ │ │ ldr r2, [sp, #1108] @ 0x454 │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1088 @ 0x440 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 441f2c │ │ │ │ ldr r3, [sp, #1104] @ 0x450 │ │ │ │ ldr r2, [sp, #1100] @ 0x44c │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1088 @ 0x440 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 441f2c │ │ │ │ ldr r3, [sp, #1096] @ 0x448 │ │ │ │ ldr r2, [sp, #1092] @ 0x444 │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1072 @ 0x430 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 441f2c │ │ │ │ ldr r3, [sp, #1088] @ 0x440 │ │ │ │ ldr r2, [sp, #1084] @ 0x43c │ │ │ │ orr r3, r3, #-2130706432 @ 0x81000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1072 @ 0x430 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 441f2c │ │ │ │ ldr r3, [sp, #1080] @ 0x438 │ │ │ │ ldr r2, [sp, #1076] @ 0x434 │ │ │ │ orr r3, r3, #-2130706432 @ 0x81000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1056 @ 0x420 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 441f2c │ │ │ │ ldr r3, [sp, #1072] @ 0x430 │ │ │ │ ldr r2, [sp, #1068] @ 0x42c │ │ │ │ orr r3, r3, #-2130706432 @ 0x81000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1056 @ 0x420 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 44c204 │ │ │ │ + bl 44c1bc │ │ │ │ ldr r3, [sp, #1064] @ 0x428 │ │ │ │ ldr r2, [sp, #1060] @ 0x424 │ │ │ │ orr r3, r3, #-1610612736 @ 0xa0000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1040 @ 0x410 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44b7bc │ │ │ │ + bl 44b774 │ │ │ │ ldr r3, [sp, #1056] @ 0x420 │ │ │ │ ldr r2, [sp, #1052] @ 0x41c │ │ │ │ orr r3, r3, #-1610612736 @ 0xa0000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1040 @ 0x410 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 44ad70 │ │ │ │ + bl 44ad28 │ │ │ │ ldr r3, [sp, #1048] @ 0x418 │ │ │ │ ldr r2, [sp, #1044] @ 0x414 │ │ │ │ orr r3, r3, #-1610612736 @ 0xa0000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1024 @ 0x400 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44ad70 │ │ │ │ + bl 44ad28 │ │ │ │ ldr r3, [sp, #1040] @ 0x410 │ │ │ │ ldr r2, [sp, #1036] @ 0x40c │ │ │ │ orr r3, r3, #-1610612736 @ 0xa0000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1024 @ 0x400 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 44b7bc │ │ │ │ + bl 44b774 │ │ │ │ ldr r3, [sp, #1032] @ 0x408 │ │ │ │ ldr r2, [sp, #1028] @ 0x404 │ │ │ │ orr r3, r3, #-1593835520 @ 0xa1000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1020 @ 0x3fc │ │ │ │ - bl 44b7bc │ │ │ │ + bl 44b774 │ │ │ │ ldr r3, [sp, #1024] @ 0x400 │ │ │ │ ldr r2, [sp, #1020] @ 0x3fc │ │ │ │ orr r3, r3, #-1593835520 @ 0xa1000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1012 @ 0x3f4 │ │ │ │ - bl 44ad70 │ │ │ │ + bl 44ad28 │ │ │ │ ldr r3, [sp, #1016] @ 0x3f8 │ │ │ │ ldr r2, [sp, #1012] @ 0x3f4 │ │ │ │ orr r3, r3, #-1593835520 @ 0xa1000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1004 @ 0x3ec │ │ │ │ - bl 44ad70 │ │ │ │ + bl 44ad28 │ │ │ │ ldr r3, [sp, #1008] @ 0x3f0 │ │ │ │ ldr r2, [sp, #1004] @ 0x3ec │ │ │ │ orr r3, r3, #-1593835520 @ 0xa1000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #996 @ 0x3e4 │ │ │ │ - bl 44b7bc │ │ │ │ + bl 44b774 │ │ │ │ ldr r3, [sp, #1000] @ 0x3e8 │ │ │ │ ldr r2, [sp, #996] @ 0x3e4 │ │ │ │ orr r3, r3, #-1577058304 @ 0xa2000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1680 @ 0x690 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1696] @ 0x6a0 │ │ │ │ ldr r2, [sp, #1692] @ 0x69c │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1696 @ 0x6a0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1704] @ 0x6a8 │ │ │ │ ldr r2, [sp, #1700] @ 0x6a4 │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1776 @ 0x6f0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44feb4 │ │ │ │ + bl 44fe44 │ │ │ │ ldr r3, [sp, #1792] @ 0x700 │ │ │ │ ldr r2, [sp, #1788] @ 0x6fc │ │ │ │ orr r3, r3, #536870912 @ 0x20000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1760 @ 0x6e0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 44e5dc │ │ │ │ + bl 44e574 │ │ │ │ ldr r3, [sp, #1768] @ 0x6e8 │ │ │ │ ldr r2, [sp, #1764] @ 0x6e4 │ │ │ │ orr r3, r3, #536870912 @ 0x20000000 │ │ │ │ orr r2, r2, #2048 @ 0x800 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1680 @ 0x690 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1688] @ 0x698 │ │ │ │ ldr r2, [sp, #1684] @ 0x694 │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1664 @ 0x680 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1680] @ 0x690 │ │ │ │ ldr r2, [sp, #1676] @ 0x68c │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1664 @ 0x680 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 44269c │ │ │ │ ldr r3, [sp, #1672] @ 0x688 │ │ │ │ ldr r2, [sp, #1668] @ 0x684 │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1648 @ 0x670 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44364c │ │ │ │ + bl 443630 │ │ │ │ ldr r3, [sp, #1664] @ 0x680 │ │ │ │ ldr r2, [sp, #1660] @ 0x67c │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1648 @ 0x670 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 44269c │ │ │ │ ldr r3, [sp, #1656] @ 0x678 │ │ │ │ ldr r2, [sp, #1652] @ 0x674 │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1632 @ 0x660 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44364c │ │ │ │ + bl 443630 │ │ │ │ ldr r3, [sp, #1648] @ 0x670 │ │ │ │ ldr r2, [sp, #1644] @ 0x66c │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1632 @ 0x660 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 44269c │ │ │ │ ldr r3, [sp, #1640] @ 0x668 │ │ │ │ ldr r2, [sp, #1636] @ 0x664 │ │ │ │ orr r3, r3, #1090519040 @ 0x41000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1616 @ 0x650 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 44269c │ │ │ │ ldr r3, [sp, #1632] @ 0x660 │ │ │ │ ldr r2, [sp, #1628] @ 0x65c │ │ │ │ orr r3, r3, #1090519040 @ 0x41000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1616 @ 0x650 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 44269c │ │ │ │ ldr r3, [sp, #1624] @ 0x658 │ │ │ │ ldr r2, [sp, #1620] @ 0x654 │ │ │ │ orr r3, r3, #1090519040 @ 0x41000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1600 @ 0x640 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 44269c │ │ │ │ ldr r3, [sp, #1616] @ 0x650 │ │ │ │ ldr r2, [sp, #1612] @ 0x64c │ │ │ │ orr r3, r3, #1090519040 @ 0x41000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1600 @ 0x640 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 44269c │ │ │ │ ldr r3, [sp, #1608] @ 0x648 │ │ │ │ ldr r2, [sp, #1604] @ 0x644 │ │ │ │ orr r3, r3, #1090519040 @ 0x41000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1584 @ 0x630 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1600] @ 0x640 │ │ │ │ ldr r2, [sp, #1596] @ 0x63c │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1584 @ 0x630 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1592] @ 0x638 │ │ │ │ ldr r2, [sp, #1588] @ 0x634 │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1568 @ 0x620 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1584] @ 0x630 │ │ │ │ ldr r2, [sp, #1580] @ 0x62c │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1568 @ 0x620 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1576] @ 0x628 │ │ │ │ ldr r2, [sp, #1572] @ 0x624 │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1552 @ 0x610 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44364c │ │ │ │ + bl 443630 │ │ │ │ ldr r3, [sp, #1568] @ 0x620 │ │ │ │ ldr r2, [sp, #1564] @ 0x61c │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1552 @ 0x610 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 44364c │ │ │ │ + bl 443630 │ │ │ │ ldr r3, [sp, #1560] @ 0x618 │ │ │ │ ldr r2, [sp, #1556] @ 0x614 │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1536 @ 0x600 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1552] @ 0x610 │ │ │ │ ldr r2, [sp, #1548] @ 0x60c │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1536 @ 0x600 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1544] @ 0x608 │ │ │ │ ldr r2, [sp, #1540] @ 0x604 │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1520 @ 0x5f0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1536] @ 0x600 │ │ │ │ ldr r2, [sp, #1532] @ 0x5fc │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1520 @ 0x5f0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1528] @ 0x5f8 │ │ │ │ ldr r2, [sp, #1524] @ 0x5f4 │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1504 @ 0x5e0 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 44269c │ │ │ │ ldr r3, [sp, #1520] @ 0x5f0 │ │ │ │ ldr r2, [sp, #1516] @ 0x5ec │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1504 @ 0x5e0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1512] @ 0x5e8 │ │ │ │ ldr r2, [sp, #1508] @ 0x5e4 │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1488 @ 0x5d0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1504] @ 0x5e0 │ │ │ │ ldr r2, [sp, #1500] @ 0x5dc │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1488 @ 0x5d0 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 44269c │ │ │ │ ldr r3, [sp, #1496] @ 0x5d8 │ │ │ │ ldr r2, [sp, #1492] @ 0x5d4 │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1936 @ 0x790 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 4413e4 │ │ │ │ ldr r3, [sp, #1944] @ 0x798 │ │ │ │ ldr r2, [sp, #1940] @ 0x794 │ │ │ │ orr r3, r3, #67108864 @ 0x4000000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 450c68 │ │ │ │ + bcc 450c80 │ │ │ │ add r0, sp, #1872 @ 0x750 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 441828 │ │ │ │ ldr r3, [sp, #1880] @ 0x758 │ │ │ │ ldr r2, [sp, #1876] @ 0x754 │ │ │ │ orr r3, r3, #33554432 @ 0x2000000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1920 @ 0x780 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 4413e4 │ │ │ │ ldr r3, [sp, #1936] @ 0x790 │ │ │ │ ldr r2, [sp, #1932] @ 0x78c │ │ │ │ orr r3, r3, #109051904 @ 0x6800000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1920 @ 0x780 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 4413e4 │ │ │ │ ldr r3, [sp, #1928] @ 0x788 │ │ │ │ ldr r2, [sp, #1924] @ 0x784 │ │ │ │ orr r3, r3, #117440512 @ 0x7000000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1904 @ 0x770 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 4413e4 │ │ │ │ ldr r3, [sp, #1920] @ 0x780 │ │ │ │ ldr r2, [sp, #1916] @ 0x77c │ │ │ │ orr r3, r3, #125829120 @ 0x7800000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ - msreq SPSR_fsx, ip, lsr #9 │ │ │ │ + b 450ca4 │ │ │ │ + msreq SPSR_fsx, r4 @ │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ cmpeq r1, r2, ror #14 │ │ │ │ andeq r0, r0, sl, lsl #7 │ │ │ │ - sbcseq r1, ip, ip, asr r8 │ │ │ │ - sbcseq r6, fp, r8, lsr sl │ │ │ │ - msreq SPSR_hyp, r4, ror #6 │ │ │ │ + sbcseq r1, ip, r4, asr r8 │ │ │ │ + sbcseq r6, fp, r0, lsr sl │ │ │ │ + msreq SPSR_hyp, ip, asr #6 │ │ │ │ strvs r4, [r0], r0 │ │ │ │ addeq r0, r0, r0, asr #1 │ │ │ │ add r0, sp, #1840 @ 0x730 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 441b28 │ │ │ │ ldr r3, [sp, #1848] @ 0x738 │ │ │ │ ldr r2, [sp, #1844] @ 0x734 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1808 @ 0x710 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 441cf8 │ │ │ │ ldr r3, [sp, #1824] @ 0x720 │ │ │ │ ldr r2, [sp, #1820] @ 0x71c │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #32 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1808 @ 0x710 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 441cf8 │ │ │ │ ldr r3, [sp, #1816] @ 0x718 │ │ │ │ ldr r2, [sp, #1812] @ 0x714 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #64 @ 0x40 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1840 @ 0x730 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 441990 │ │ │ │ ldr r3, [sp, #1856] @ 0x740 │ │ │ │ ldr r2, [sp, #1852] @ 0x73c │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #96 @ 0x60 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1824 @ 0x720 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 441b28 │ │ │ │ ldr r3, [sp, #1840] @ 0x730 │ │ │ │ ldr r2, [sp, #1836] @ 0x72c │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #128 @ 0x80 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1824 @ 0x720 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 441b28 │ │ │ │ ldr r3, [sp, #1832] @ 0x728 │ │ │ │ ldr r2, [sp, #1828] @ 0x724 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #160 @ 0xa0 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ - ldr r3, [pc, #-248] @ 451b60 │ │ │ │ + b 450ca4 │ │ │ │ + ldr r3, [pc, #-248] @ 451b78 │ │ │ │ mov r2, #0 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1472 @ 0x5c0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 442e20 │ │ │ │ + bl 442e08 │ │ │ │ ldr r3, [sp, #1488] @ 0x5d0 │ │ │ │ ldr r2, [sp, #1484] @ 0x5cc │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1792 @ 0x700 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 44ccd4 │ │ │ │ + bl 44cc8c │ │ │ │ ldr r3, [sp, #1808] @ 0x710 │ │ │ │ ldr r2, [sp, #1804] @ 0x70c │ │ │ │ orr r3, r3, #541065216 @ 0x20400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #2000 @ 0x7d0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 4413e4 │ │ │ │ ldr r3, [sp, #2008] @ 0x7d8 │ │ │ │ ldr r2, [sp, #2004] @ 0x7d4 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #60 @ 0x3c │ │ │ │ bl 43b7c4 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ orr r3, r3, #-503316480 @ 0xe2000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #52 @ 0x34 │ │ │ │ bl 43b7c4 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ orr r3, r3, #-503316480 @ 0xe2000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ bl 43b7c4 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ orr r3, r3, #-486539264 @ 0xe3000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1904 @ 0x770 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 44154c │ │ │ │ ldr r3, [sp, #1912] @ 0x778 │ │ │ │ ldr r2, [sp, #1908] @ 0x774 │ │ │ │ orr r3, r3, #41943040 @ 0x2800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 450c68 │ │ │ │ + bcc 450c80 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #676 @ 0x2a4 │ │ │ │ bl 43e538 │ │ │ │ ldr r3, [sp, #680] @ 0x2a8 │ │ │ │ ldr r2, [sp, #676] @ 0x2a4 │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 450c68 │ │ │ │ + bcc 450c80 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #772 @ 0x304 │ │ │ │ bl 43fb6c │ │ │ │ ldr r3, [sp, #776] @ 0x308 │ │ │ │ ldr r2, [sp, #772] @ 0x304 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 450c68 │ │ │ │ + bcc 450c80 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #252 @ 0xfc │ │ │ │ bl 43d1f8 │ │ │ │ ldr r3, [sp, #256] @ 0x100 │ │ │ │ ldr r2, [sp, #252] @ 0xfc │ │ │ │ orr r3, r3, #-1023410176 @ 0xc3000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #196 @ 0xc4 │ │ │ │ bl 43c6dc │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ ldr r2, [sp, #196] @ 0xc4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #6488064 @ 0x630000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #92 @ 0x5c │ │ │ │ bl 44222c │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ ldr r2, [sp, #92] @ 0x5c │ │ │ │ orr r3, r3, #-536870912 @ 0xe0000000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #84 @ 0x54 │ │ │ │ bl 44222c │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ orr r3, r3, #-536870912 @ 0xe0000000 │ │ │ │ orr r3, r3, #8519680 @ 0x820000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #76 @ 0x4c │ │ │ │ bl 43b7c4 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ orr r3, r3, #-520093696 @ 0xe1000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #68 @ 0x44 │ │ │ │ bl 43b6b8 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ ldr r2, [sp, #68] @ 0x44 │ │ │ │ orr r3, r3, #-520093696 @ 0xe1000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 4530d8 │ │ │ │ + bcs 4530f0 │ │ │ │ add r0, sp, #372 @ 0x174 │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #376] @ 0x178 │ │ │ │ ldr r2, [sp, #372] @ 0x174 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 4530fc │ │ │ │ + bcs 453114 │ │ │ │ add r0, sp, #356 @ 0x164 │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #360] @ 0x168 │ │ │ │ ldr r2, [sp, #356] @ 0x164 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #292 @ 0x124 │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #296] @ 0x128 │ │ │ │ ldr r2, [sp, #292] @ 0x124 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #324 @ 0x144 │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #328] @ 0x148 │ │ │ │ ldr r2, [sp, #324] @ 0x144 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #316 @ 0x13c │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #320] @ 0x140 │ │ │ │ ldr r2, [sp, #316] @ 0x13c │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #308 @ 0x134 │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #312] @ 0x138 │ │ │ │ ldr r2, [sp, #308] @ 0x134 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #300 @ 0x12c │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #304] @ 0x130 │ │ │ │ ldr r2, [sp, #300] @ 0x12c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #340 @ 0x154 │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #344] @ 0x158 │ │ │ │ ldr r2, [sp, #340] @ 0x154 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #332 @ 0x14c │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #336] @ 0x150 │ │ │ │ ldr r2, [sp, #332] @ 0x14c │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #260 @ 0x104 │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ ldr r2, [sp, #260] @ 0x104 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r1] │ │ │ │ sub r0, r1, #600 @ 0x258 │ │ │ │ cmp r0, #99 @ 0x63 │ │ │ │ - bls 4532c4 │ │ │ │ + bls 4532dc │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 450c68 │ │ │ │ + bcc 450c80 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #780 @ 0x30c │ │ │ │ bl 43fd60 │ │ │ │ ldr r3, [sp, #780] @ 0x30c │ │ │ │ ldr r2, [sp, #784] @ 0x310 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #1 │ │ │ │ str r3, [r4] │ │ │ │ str r2, [r4, #4] │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r1] │ │ │ │ sub r0, r1, #600 @ 0x258 │ │ │ │ cmp r0, #99 @ 0x63 │ │ │ │ - bls 45329c │ │ │ │ + bls 4532b4 │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 450c68 │ │ │ │ + bcc 450c80 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #748 @ 0x2ec │ │ │ │ bl 43ee90 │ │ │ │ ldr r3, [sp, #752] @ 0x2f0 │ │ │ │ ldr r2, [sp, #748] @ 0x2ec │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #276 @ 0x114 │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #244 @ 0xf4 │ │ │ │ bl 43cef8 │ │ │ │ ldr r3, [sp, #248] @ 0xf8 │ │ │ │ ldr r2, [sp, #244] @ 0xf4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #4653056 @ 0x470000 │ │ │ │ orr r3, r3, #3538944 @ 0x360000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #284 @ 0x11c │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ ldr r2, [sp, #284] @ 0x11c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #268 @ 0x10c │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ ldr r2, [sp, #268] @ 0x10c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #532 @ 0x214 │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #536] @ 0x218 │ │ │ │ ldr r2, [sp, #532] @ 0x214 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #524 @ 0x20c │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #528] @ 0x210 │ │ │ │ ldr r2, [sp, #524] @ 0x20c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 4531a8 │ │ │ │ + bcs 4531c0 │ │ │ │ add r0, sp, #660 @ 0x294 │ │ │ │ bl 43df7c │ │ │ │ ldr r3, [sp, #664] @ 0x298 │ │ │ │ ldr r2, [sp, #660] @ 0x294 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcc 453120 │ │ │ │ + bcc 453138 │ │ │ │ add r0, sp, #636 @ 0x27c │ │ │ │ bl 43dbc0 │ │ │ │ ldr r3, [sp, #640] @ 0x280 │ │ │ │ ldr r2, [sp, #636] @ 0x27c │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcc 453210 │ │ │ │ + bcc 453228 │ │ │ │ add r0, sp, #620 @ 0x26c │ │ │ │ bl 43dbc0 │ │ │ │ ldr r3, [sp, #624] @ 0x270 │ │ │ │ ldr r2, [sp, #620] @ 0x26c │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #172 @ 0xac │ │ │ │ bl 43bb48 │ │ │ │ ldr r3, [sp, #176] @ 0xb0 │ │ │ │ ldr r2, [sp, #172] @ 0xac │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #6553600 @ 0x640000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #220 @ 0xdc │ │ │ │ bl 43ca1c │ │ │ │ ldr r3, [sp, #224] @ 0xe0 │ │ │ │ ldr r2, [sp, #220] @ 0xdc │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #4784128 @ 0x490000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #16384 @ 0x4000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 450c68 │ │ │ │ + bcc 450c80 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #212 @ 0xd4 │ │ │ │ bl 43ca1c │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #13172736 @ 0xc90000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 450c68 │ │ │ │ + bcc 450c80 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #100 @ 0x64 │ │ │ │ bl 43b8fc │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ ldr r2, [sp, #100] @ 0x64 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 450c68 │ │ │ │ + bcc 450c80 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #684 @ 0x2ac │ │ │ │ bl 43e73c │ │ │ │ ldr r3, [sp, #688] @ 0x2b0 │ │ │ │ ldr r2, [sp, #684] @ 0x2ac │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #204 @ 0xcc │ │ │ │ bl 43c6dc │ │ │ │ ldr r3, [sp, #208] @ 0xd0 │ │ │ │ ldr r2, [sp, #204] @ 0xcc │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6488064 @ 0x630000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #49152 @ 0xc000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #180 @ 0xb4 │ │ │ │ bl 43bec0 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6356992 @ 0x610000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #164 @ 0xa4 │ │ │ │ bl 43bb48 │ │ │ │ ldr r3, [sp, #168] @ 0xa8 │ │ │ │ ldr r2, [sp, #164] @ 0xa4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6553600 @ 0x640000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #16384 @ 0x4000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #156 @ 0x9c │ │ │ │ bl 43bb48 │ │ │ │ ldr r3, [sp, #160] @ 0xa0 │ │ │ │ ldr r2, [sp, #156] @ 0x9c │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6553600 @ 0x640000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #716 @ 0x2cc │ │ │ │ bl 43eb04 │ │ │ │ ldr r3, [sp, #720] @ 0x2d0 │ │ │ │ ldr r2, [sp, #716] @ 0x2cc │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #228 @ 0xe4 │ │ │ │ bl 43ca1c │ │ │ │ ldr r3, [sp, #232] @ 0xe8 │ │ │ │ ldr r2, [sp, #228] @ 0xe4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #4784128 @ 0x490000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #236 @ 0xec │ │ │ │ bl 43cb64 │ │ │ │ ldr r3, [sp, #240] @ 0xf0 │ │ │ │ ldr r2, [sp, #236] @ 0xec │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #4653056 @ 0x470000 │ │ │ │ orr r3, r3, #2490368 @ 0x260000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 45313c │ │ │ │ + bcs 453154 │ │ │ │ add r0, sp, #500 @ 0x1f4 │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ ldr r2, [sp, #500] @ 0x1f4 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 4531ec │ │ │ │ + bcs 453204 │ │ │ │ add r0, sp, #484 @ 0x1e4 │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #488] @ 0x1e8 │ │ │ │ ldr r2, [sp, #484] @ 0x1e4 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #124 @ 0x7c │ │ │ │ bl 43bb48 │ │ │ │ ldr r3, [sp, #128] @ 0x80 │ │ │ │ ldr r2, [sp, #124] @ 0x7c │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #6684672 @ 0x660000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 453160 │ │ │ │ + bcs 453178 │ │ │ │ add r0, sp, #436 @ 0x1b4 │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ ldr r2, [sp, #436] @ 0x1b4 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 4531c8 │ │ │ │ + bcs 4531e0 │ │ │ │ add r0, sp, #420 @ 0x1a4 │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ ldr r2, [sp, #420] @ 0x1a4 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 453254 │ │ │ │ + bcs 45326c │ │ │ │ add r0, sp, #404 @ 0x194 │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ ldr r2, [sp, #404] @ 0x194 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #140 @ 0x8c │ │ │ │ bl 43bb48 │ │ │ │ ldr r3, [sp, #144] @ 0x90 │ │ │ │ ldr r2, [sp, #140] @ 0x8c │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6619136 @ 0x650000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 453184 │ │ │ │ + bcs 45319c │ │ │ │ add r0, sp, #468 @ 0x1d4 │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #472] @ 0x1d8 │ │ │ │ ldr r2, [sp, #468] @ 0x1d4 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 4530b4 │ │ │ │ + bcs 4530cc │ │ │ │ add r0, sp, #452 @ 0x1c4 │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #456] @ 0x1c8 │ │ │ │ ldr r2, [sp, #452] @ 0x1c4 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #108 @ 0x6c │ │ │ │ bl 43bb48 │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ ldr r2, [sp, #108] @ 0x6c │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6684672 @ 0x660000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 453230 │ │ │ │ + bcs 453248 │ │ │ │ add r0, sp, #388 @ 0x184 │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #392] @ 0x188 │ │ │ │ ldr r2, [sp, #388] @ 0x184 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #148 @ 0x94 │ │ │ │ bl 43bb48 │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ ldr r2, [sp, #148] @ 0x94 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6619136 @ 0x650000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #16384 @ 0x4000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #116 @ 0x74 │ │ │ │ bl 43bb48 │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ ldr r2, [sp, #116] @ 0x74 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6684672 @ 0x660000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #16384 @ 0x4000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 453278 │ │ │ │ + bcs 453290 │ │ │ │ add r0, sp, #516 @ 0x204 │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #520] @ 0x208 │ │ │ │ ldr r2, [sp, #516] @ 0x204 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #132 @ 0x84 │ │ │ │ bl 43bb48 │ │ │ │ ldr r3, [sp, #136] @ 0x88 │ │ │ │ ldr r2, [sp, #132] @ 0x84 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6619136 @ 0x650000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #49152 @ 0xc000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1712 @ 0x6b0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 440958 │ │ │ │ ldr r3, [sp, #1728] @ 0x6c0 │ │ │ │ ldr r2, [sp, #1724] @ 0x6bc │ │ │ │ orr r3, r3, #637534208 @ 0x26000000 │ │ │ │ orr r3, r3, #835584 @ 0xcc000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1744 @ 0x6d0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 441130 │ │ │ │ ldr r3, [sp, #1752] @ 0x6d8 │ │ │ │ ldr r2, [sp, #1748] @ 0x6d4 │ │ │ │ orr r3, r3, #603979776 @ 0x24000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1728 @ 0x6c0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 440e40 │ │ │ │ ldr r3, [sp, #1744] @ 0x6d0 │ │ │ │ ldr r2, [sp, #1740] @ 0x6cc │ │ │ │ orr r3, r3, #603979776 @ 0x24000000 │ │ │ │ orr r3, r3, #256 @ 0x100 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1728 @ 0x6c0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 440b50 │ │ │ │ ldr r3, [sp, #1736] @ 0x6c8 │ │ │ │ ldr r2, [sp, #1732] @ 0x6c4 │ │ │ │ orr r3, r3, #603979776 @ 0x24000000 │ │ │ │ orr r3, r3, #512 @ 0x200 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1968 @ 0x7b0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 4413e4 │ │ │ │ ldr r3, [sp, #1984] @ 0x7c0 │ │ │ │ ldr r2, [sp, #1980] @ 0x7bc │ │ │ │ orr r3, r3, #58720256 @ 0x3800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1968 @ 0x7b0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 4413e4 │ │ │ │ ldr r3, [sp, #1976] @ 0x7b8 │ │ │ │ ldr r2, [sp, #1972] @ 0x7b4 │ │ │ │ orr r3, r3, #67108864 @ 0x4000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1952 @ 0x7a0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 4413e4 │ │ │ │ ldr r3, [sp, #1968] @ 0x7b0 │ │ │ │ ldr r2, [sp, #1964] @ 0x7ac │ │ │ │ orr r3, r3, #75497472 @ 0x4800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1952 @ 0x7a0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 4413e4 │ │ │ │ ldr r3, [sp, #1960] @ 0x7a8 │ │ │ │ ldr r2, [sp, #1956] @ 0x7a4 │ │ │ │ orr r3, r3, #83886080 @ 0x5000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1936 @ 0x790 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 4413e4 │ │ │ │ ldr r3, [sp, #1952] @ 0x7a0 │ │ │ │ ldr r2, [sp, #1948] @ 0x79c │ │ │ │ orr r3, r3, #92274688 @ 0x5800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1872 @ 0x750 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 4416ec │ │ │ │ ldr r3, [sp, #1888] @ 0x760 │ │ │ │ ldr r2, [sp, #1884] @ 0x75c │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1856 @ 0x740 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 4416ec │ │ │ │ ldr r3, [sp, #1872] @ 0x750 │ │ │ │ ldr r2, [sp, #1868] @ 0x74c │ │ │ │ orr r3, r3, #41943040 @ 0x2800000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1856 @ 0x740 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 4416ec │ │ │ │ ldr r3, [sp, #1864] @ 0x748 │ │ │ │ ldr r2, [sp, #1860] @ 0x744 │ │ │ │ orr r3, r3, #58720256 @ 0x3800000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1888 @ 0x760 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 4416ec │ │ │ │ ldr r3, [sp, #1904] @ 0x770 │ │ │ │ ldr r2, [sp, #1900] @ 0x76c │ │ │ │ orr r3, r3, #16777216 @ 0x1000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1888 @ 0x760 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 4416ec │ │ │ │ ldr r3, [sp, #1896] @ 0x768 │ │ │ │ ldr r2, [sp, #1892] @ 0x764 │ │ │ │ orr r3, r3, #25165824 @ 0x1800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1984 @ 0x7c0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ bl 4413e4 │ │ │ │ ldr r3, [sp, #1992] @ 0x7c8 │ │ │ │ ldr r2, [sp, #1988] @ 0x7c4 │ │ │ │ orr r3, r3, #33554432 @ 0x2000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #1984 @ 0x7c0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ bl 4413e4 │ │ │ │ ldr r3, [sp, #2000] @ 0x7d0 │ │ │ │ ldr r2, [sp, #1996] @ 0x7cc │ │ │ │ orr r3, r3, #50331648 @ 0x3000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 450c68 │ │ │ │ + bcc 450c80 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #28 │ │ │ │ bl 43b6b8 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ orr r3, r3, #-486539264 @ 0xe3000000 │ │ │ │ orr r3, r3, #12713984 @ 0xc20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 450c68 │ │ │ │ + bcc 450c80 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #20 │ │ │ │ bl 43b6b8 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ orr r3, r3, #-486539264 @ 0xe3000000 │ │ │ │ orr r3, r3, #13238272 @ 0xca0000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 450c68 │ │ │ │ + bcc 450c80 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #12 │ │ │ │ bl 43b20c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ orr r3, r3, #-469762048 @ 0xe4000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 450c68 │ │ │ │ + bcc 450c80 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #36 @ 0x24 │ │ │ │ bl 43b6b8 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ orr r3, r3, #-503316480 @ 0xe2000000 │ │ │ │ orr r3, r3, #13762560 @ 0xd20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #988 @ 0x3dc │ │ │ │ - bl 44b7bc │ │ │ │ + bl 44b774 │ │ │ │ ldr r3, [sp, #992] @ 0x3e0 │ │ │ │ ldr r2, [sp, #988] @ 0x3dc │ │ │ │ orr r3, r3, #-1577058304 @ 0xa2000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #980 @ 0x3d4 │ │ │ │ - bl 44a328 │ │ │ │ + bl 44a2e0 │ │ │ │ ldr r3, [sp, #984] @ 0x3d8 │ │ │ │ ldr r2, [sp, #980] @ 0x3d4 │ │ │ │ orr r3, r3, #-1577058304 @ 0xa2000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #972 @ 0x3cc │ │ │ │ - bl 448ed4 │ │ │ │ + bl 448e8c │ │ │ │ ldr r3, [sp, #976] @ 0x3d0 │ │ │ │ ldr r2, [sp, #972] @ 0x3cc │ │ │ │ orr r3, r3, #-1577058304 @ 0xa2000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #964 @ 0x3c4 │ │ │ │ - bl 44a328 │ │ │ │ + bl 44a2e0 │ │ │ │ ldr r3, [sp, #968] @ 0x3c8 │ │ │ │ ldr r2, [sp, #964] @ 0x3c4 │ │ │ │ orr r3, r3, #-1560281088 @ 0xa3000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #956 @ 0x3bc │ │ │ │ - bl 448ed4 │ │ │ │ + bl 448e8c │ │ │ │ ldr r3, [sp, #960] @ 0x3c0 │ │ │ │ ldr r2, [sp, #956] @ 0x3bc │ │ │ │ orr r3, r3, #-1560281088 @ 0xa3000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #948 @ 0x3b4 │ │ │ │ - bl 4498f8 │ │ │ │ + bl 4498b0 │ │ │ │ ldr r3, [sp, #952] @ 0x3b8 │ │ │ │ ldr r2, [sp, #948] @ 0x3b4 │ │ │ │ orr r3, r3, #-1560281088 @ 0xa3000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #940 @ 0x3ac │ │ │ │ - bl 4498f8 │ │ │ │ + bl 4498b0 │ │ │ │ ldr r3, [sp, #944] @ 0x3b0 │ │ │ │ ldr r2, [sp, #940] @ 0x3ac │ │ │ │ orr r3, r3, #-1560281088 @ 0xa3000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #932 @ 0x3a4 │ │ │ │ - bl 44ad70 │ │ │ │ + bl 44ad28 │ │ │ │ ldr r3, [sp, #936] @ 0x3a8 │ │ │ │ ldr r2, [sp, #932] @ 0x3a4 │ │ │ │ orr r3, r3, #-1543503872 @ 0xa4000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #924 @ 0x39c │ │ │ │ - bl 44ad70 │ │ │ │ + bl 44ad28 │ │ │ │ ldr r3, [sp, #928] @ 0x3a0 │ │ │ │ ldr r2, [sp, #924] @ 0x39c │ │ │ │ orr r3, r3, #-1543503872 @ 0xa4000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #916 @ 0x394 │ │ │ │ - bl 44ad70 │ │ │ │ + bl 44ad28 │ │ │ │ ldr r3, [sp, #920] @ 0x398 │ │ │ │ ldr r2, [sp, #916] @ 0x394 │ │ │ │ orr r3, r3, #-1543503872 @ 0xa4000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #908 @ 0x38c │ │ │ │ - bl 44ad70 │ │ │ │ + bl 44ad28 │ │ │ │ ldr r3, [sp, #912] @ 0x390 │ │ │ │ ldr r2, [sp, #908] @ 0x38c │ │ │ │ orr r3, r3, #-1543503872 @ 0xa4000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #900 @ 0x384 │ │ │ │ - bl 44ad70 │ │ │ │ + bl 44ad28 │ │ │ │ ldr r3, [sp, #904] @ 0x388 │ │ │ │ ldr r2, [sp, #900] @ 0x384 │ │ │ │ orr r3, r3, #-1526726656 @ 0xa5000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #892 @ 0x37c │ │ │ │ - bl 44ad70 │ │ │ │ + bl 44ad28 │ │ │ │ ldr r3, [sp, #896] @ 0x380 │ │ │ │ ldr r2, [sp, #892] @ 0x37c │ │ │ │ orr r3, r3, #-1526726656 @ 0xa5000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #884 @ 0x374 │ │ │ │ - bl 44ad70 │ │ │ │ + bl 44ad28 │ │ │ │ ldr r3, [sp, #888] @ 0x378 │ │ │ │ ldr r2, [sp, #884] @ 0x374 │ │ │ │ orr r3, r3, #-1526726656 @ 0xa5000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #876 @ 0x36c │ │ │ │ - bl 44ad70 │ │ │ │ + bl 44ad28 │ │ │ │ ldr r3, [sp, #880] @ 0x370 │ │ │ │ ldr r2, [sp, #876] @ 0x36c │ │ │ │ orr r3, r3, #-1526726656 @ 0xa5000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #868 @ 0x364 │ │ │ │ - bl 4484b0 │ │ │ │ + bl 448468 │ │ │ │ ldr r3, [sp, #872] @ 0x368 │ │ │ │ ldr r2, [sp, #868] @ 0x364 │ │ │ │ orr r3, r3, #-1509949440 @ 0xa6000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #860 @ 0x35c │ │ │ │ - bl 4484b0 │ │ │ │ + bl 448468 │ │ │ │ ldr r3, [sp, #864] @ 0x360 │ │ │ │ ldr r2, [sp, #860] @ 0x35c │ │ │ │ orr r3, r3, #-1509949440 @ 0xa6000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #852 @ 0x354 │ │ │ │ - bl 4498f8 │ │ │ │ + bl 4498b0 │ │ │ │ ldr r3, [sp, #856] @ 0x358 │ │ │ │ ldr r2, [sp, #852] @ 0x354 │ │ │ │ orr r3, r3, #-1509949440 @ 0xa6000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #844 @ 0x34c │ │ │ │ - bl 447aa4 │ │ │ │ + bl 447a5c │ │ │ │ ldr r3, [sp, #848] @ 0x350 │ │ │ │ ldr r2, [sp, #844] @ 0x34c │ │ │ │ orr r3, r3, #-1509949440 @ 0xa6000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 450c68 │ │ │ │ + bcc 450c80 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #836 @ 0x344 │ │ │ │ - bl 446350 │ │ │ │ + bl 446308 │ │ │ │ ldr r3, [sp, #840] @ 0x348 │ │ │ │ ldr r2, [sp, #836] @ 0x344 │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #828 @ 0x33c │ │ │ │ - bl 44661c │ │ │ │ + bl 4465d4 │ │ │ │ ldr r3, [sp, #832] @ 0x340 │ │ │ │ ldr r2, [sp, #828] @ 0x33c │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #820 @ 0x334 │ │ │ │ - bl 446970 │ │ │ │ + bl 446928 │ │ │ │ ldr r3, [sp, #824] @ 0x338 │ │ │ │ ldr r2, [sp, #820] @ 0x334 │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ orr r2, r2, #524288 @ 0x80000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #812 @ 0x32c │ │ │ │ - bl 446970 │ │ │ │ + bl 446928 │ │ │ │ ldr r3, [sp, #816] @ 0x330 │ │ │ │ ldr r2, [sp, #812] @ 0x32c │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ orr r2, r2, #1048576 @ 0x100000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #804 @ 0x324 │ │ │ │ - bl 446970 │ │ │ │ + bl 446928 │ │ │ │ ldr r3, [sp, #808] @ 0x328 │ │ │ │ ldr r2, [sp, #804] @ 0x324 │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ orr r2, r2, #1572864 @ 0x180000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ add r6, sp, #2000 @ 0x7d0 │ │ │ │ and r3, r5, #1 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ add r6, r6, #4 │ │ │ │ mov r7, #0 │ │ │ │ mov r1, r2 │ │ │ │ @@ -1046688,489 +1046694,489 @@ │ │ │ │ ldr r3, [sp, #2008] @ 0x7d8 │ │ │ │ ldr r2, [sp, #2004] @ 0x7d4 │ │ │ │ orr r3, r5, r3 │ │ │ │ orr r6, r6, r2 │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ str r6, [r4] │ │ │ │ str r3, [r4, #4] │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #796 @ 0x31c │ │ │ │ bl 440758 │ │ │ │ ldr r3, [sp, #796] @ 0x31c │ │ │ │ ldr r2, [sp, #800] @ 0x320 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #1 │ │ │ │ str r3, [r4] │ │ │ │ str r2, [r4, #4] │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #740 @ 0x2e4 │ │ │ │ bl 43eca8 │ │ │ │ ldr r3, [sp, #744] @ 0x2e8 │ │ │ │ ldr r2, [sp, #740] @ 0x2e4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #732 @ 0x2dc │ │ │ │ bl 43eca8 │ │ │ │ ldr r3, [sp, #736] @ 0x2e0 │ │ │ │ ldr r2, [sp, #732] @ 0x2dc │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #764 @ 0x2fc │ │ │ │ bl 43f914 │ │ │ │ ldr r3, [sp, #768] @ 0x300 │ │ │ │ ldr r2, [sp, #764] @ 0x2fc │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #708 @ 0x2c4 │ │ │ │ bl 43e8f0 │ │ │ │ ldr r3, [sp, #712] @ 0x2c8 │ │ │ │ ldr r2, [sp, #708] @ 0x2c4 │ │ │ │ orr r3, r3, #-1056964608 @ 0xc1000000 │ │ │ │ orr r3, r3, #256 @ 0x100 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #700 @ 0x2bc │ │ │ │ bl 43e8f0 │ │ │ │ - ldr r3, [pc, #1104] @ 4532f4 │ │ │ │ + ldr r3, [pc, #1104] @ 45330c │ │ │ │ ldr r1, [sp, #704] @ 0x2c0 │ │ │ │ ldr r2, [sp, #700] @ 0x2bc │ │ │ │ orr r3, r1, r3 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #644 @ 0x284 │ │ │ │ bl 43df7c │ │ │ │ ldr r3, [sp, #648] @ 0x288 │ │ │ │ ldr r2, [sp, #644] @ 0x284 │ │ │ │ orr r3, r3, #-1056964608 @ 0xc1000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #724 @ 0x2d4 │ │ │ │ bl 43eca8 │ │ │ │ ldr r3, [sp, #728] @ 0x2d8 │ │ │ │ ldr r2, [sp, #724] @ 0x2d4 │ │ │ │ orr r3, r3, #-1040187392 @ 0xc2000000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #692 @ 0x2b4 │ │ │ │ bl 43e8f0 │ │ │ │ - ldr r3, [pc, #984] @ 4532f8 │ │ │ │ + ldr r3, [pc, #984] @ 453310 │ │ │ │ ldr r1, [sp, #696] @ 0x2b8 │ │ │ │ ldr r2, [sp, #692] @ 0x2b4 │ │ │ │ orr r3, r1, r3 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #668 @ 0x29c │ │ │ │ bl 43e324 │ │ │ │ ldr r3, [sp, #672] @ 0x2a0 │ │ │ │ ldr r2, [sp, #668] @ 0x29c │ │ │ │ orr r3, r3, #-1023410176 @ 0xc3000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #604 @ 0x25c │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #608] @ 0x260 │ │ │ │ ldr r2, [sp, #604] @ 0x25c │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #596 @ 0x254 │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #600] @ 0x258 │ │ │ │ ldr r2, [sp, #596] @ 0x254 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #588 @ 0x24c │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #592] @ 0x250 │ │ │ │ ldr r2, [sp, #588] @ 0x24c │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #580 @ 0x244 │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #584] @ 0x248 │ │ │ │ ldr r2, [sp, #580] @ 0x244 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #572 @ 0x23c │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #576] @ 0x240 │ │ │ │ ldr r2, [sp, #572] @ 0x23c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #564 @ 0x234 │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #568] @ 0x238 │ │ │ │ ldr r2, [sp, #564] @ 0x234 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #556 @ 0x22c │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #560] @ 0x230 │ │ │ │ ldr r2, [sp, #556] @ 0x22c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #548 @ 0x224 │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #552] @ 0x228 │ │ │ │ ldr r2, [sp, #548] @ 0x224 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #540 @ 0x21c │ │ │ │ bl 43d880 │ │ │ │ ldr r3, [sp, #544] @ 0x220 │ │ │ │ ldr r2, [sp, #540] @ 0x21c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #444 @ 0x1bc │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #448] @ 0x1c0 │ │ │ │ ldr r2, [sp, #444] @ 0x1bc │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #364 @ 0x16c │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #368] @ 0x170 │ │ │ │ ldr r2, [sp, #364] @ 0x16c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #348 @ 0x15c │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #352] @ 0x160 │ │ │ │ ldr r2, [sp, #348] @ 0x15c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #628 @ 0x274 │ │ │ │ bl 43dbc0 │ │ │ │ ldr r3, [sp, #632] @ 0x278 │ │ │ │ ldr r2, [sp, #628] @ 0x274 │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #492 @ 0x1ec │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ ldr r2, [sp, #492] @ 0x1ec │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #428 @ 0x1ac │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ ldr r2, [sp, #428] @ 0x1ac │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #460 @ 0x1cc │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #464] @ 0x1d0 │ │ │ │ ldr r2, [sp, #460] @ 0x1cc │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #652 @ 0x28c │ │ │ │ bl 43df7c │ │ │ │ ldr r3, [sp, #656] @ 0x290 │ │ │ │ ldr r2, [sp, #652] @ 0x28c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #412 @ 0x19c │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ ldr r2, [sp, #412] @ 0x19c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #476 @ 0x1dc │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [sp, #476] @ 0x1dc │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #612 @ 0x264 │ │ │ │ bl 43dbc0 │ │ │ │ ldr r3, [sp, #616] @ 0x268 │ │ │ │ ldr r2, [sp, #612] @ 0x264 │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #380 @ 0x17c │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #384] @ 0x180 │ │ │ │ ldr r2, [sp, #380] @ 0x17c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #396 @ 0x18c │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #400] @ 0x190 │ │ │ │ ldr r2, [sp, #396] @ 0x18c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ add r0, sp, #508 @ 0x1fc │ │ │ │ bl 43d458 │ │ │ │ ldr r3, [sp, #512] @ 0x200 │ │ │ │ ldr r2, [sp, #508] @ 0x1fc │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #756 @ 0x2f4 │ │ │ │ bl 43f124 │ │ │ │ ldr r3, [sp, #760] @ 0x2f8 │ │ │ │ ldr r2, [sp, #756] @ 0x2f4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #788 @ 0x314 │ │ │ │ bl 43ffcc │ │ │ │ ldr r3, [sp, #788] @ 0x314 │ │ │ │ ldr r2, [sp, #792] @ 0x318 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #1 │ │ │ │ str r3, [r4] │ │ │ │ str r2, [r4, #4] │ │ │ │ - b 450c8c │ │ │ │ + b 450ca4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ mrsgt r0, (UNDEF: 80) │ │ │ │ sbcgt r0, r0, #0, 2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ - ldr r2, [pc, #272] @ 453424 │ │ │ │ - ldr r3, [pc, #272] @ 453428 │ │ │ │ + ldr r2, [pc, #272] @ 45343c │ │ │ │ + ldr r3, [pc, #272] @ 453440 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ ldr r1, [r0, #160] @ 0xa0 │ │ │ │ ldr r6, [r0, #104] @ 0x68 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ mov r3, #0 │ │ │ │ bl 2ebb14 │ │ │ │ ldr fp, [r6, #84] @ 0x54 │ │ │ │ add r2, r6, #80 @ 0x50 │ │ │ │ cmp fp, r2 │ │ │ │ mov r4, r0 │ │ │ │ - beq 4533f0 │ │ │ │ - ldr r9, [pc, #216] @ 45342c │ │ │ │ + beq 453408 │ │ │ │ + ldr r9, [pc, #216] @ 453444 │ │ │ │ stm sp, {r2, r4} │ │ │ │ add r8, sp, #24 │ │ │ │ mov r4, fp │ │ │ │ mov fp, r6 │ │ │ │ ldr r2, [r4, #20] │ │ │ │ add r7, r4, #16 │ │ │ │ cmp r7, r2 │ │ │ │ sub r6, r2, #96 @ 0x60 │ │ │ │ - beq 4533dc │ │ │ │ + beq 4533f4 │ │ │ │ add r5, r0, #8 │ │ │ │ add sl, sp, #12 │ │ │ │ ldr r2, [fp] │ │ │ │ ldr r1, [r6, #4] │ │ │ │ ldrb r3, [r2, #8] │ │ │ │ cmp r1, r9 │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ lsl r3, r3, #2 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r2, [sp, #16] │ │ │ │ str r6, [sp, #20] │ │ │ │ ldrdeq r2, [r6, #32] │ │ │ │ - beq 4533c0 │ │ │ │ + beq 4533d8 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ - bl 450b30 │ │ │ │ + bl 450b48 │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ ldr r6, [r6, #100] @ 0x64 │ │ │ │ mov r0, r5 │ │ │ │ cmp r7, r6 │ │ │ │ stmdb r5, {r2, r3} │ │ │ │ sub r6, r6, #96 @ 0x60 │ │ │ │ add r5, r5, #8 │ │ │ │ - bne 45337c │ │ │ │ + bne 453394 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ ldr r3, [sp] │ │ │ │ cmp r4, r3 │ │ │ │ - bne 453360 │ │ │ │ + bne 453378 │ │ │ │ ldr r4, [sp, #4] │ │ │ │ - ldr r2, [pc, #56] @ 453430 │ │ │ │ - ldr r3, [pc, #44] @ 453428 │ │ │ │ + ldr r2, [pc, #56] @ 453448 │ │ │ │ + ldr r3, [pc, #44] @ 453440 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 453420 │ │ │ │ + bne 453438 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq lr, r4, ror #25 │ │ │ │ + cmneq lr, ip, asr #25 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ andeq r0, r0, r7, lsl #8 │ │ │ │ - cmneq lr, r0, lsl #24 │ │ │ │ + cmneq lr, r8, ror #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r1, r2, r3} │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4060] @ 0xfdc │ │ │ │ - ldr ip, [pc, #200] @ 453518 │ │ │ │ + ldr ip, [pc, #200] @ 453530 │ │ │ │ mov r5, r0 │ │ │ │ - ldr r0, [pc, #196] @ 45351c │ │ │ │ + ldr r0, [pc, #196] @ 453534 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r0, [ip, r0] │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, #0 │ │ │ │ add r3, sp, #40 @ 0x28 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sp, #4 │ │ │ │ str r3, [sp, #8] │ │ │ │ bl 542d0 <__vasprintf_chk@plt> │ │ │ │ cmn r0, #1 │ │ │ │ - beq 4534e0 │ │ │ │ + beq 4534f8 │ │ │ │ ldr r6, [sp, #4] │ │ │ │ mov r0, r6 │ │ │ │ bl 53b08 │ │ │ │ subs r7, r0, #0 │ │ │ │ - beq 4534d8 │ │ │ │ + beq 4534f0 │ │ │ │ mov r4, #0 │ │ │ │ ldrb r6, [r6, r4] │ │ │ │ ldr r1, [r5] │ │ │ │ mov r0, r6 │ │ │ │ bl 52c44 │ │ │ │ cmp r6, #10 │ │ │ │ ldrne r3, [r5, #4] │ │ │ │ add r4, r4, #1 │ │ │ │ moveq r3, #0 │ │ │ │ ldr r6, [sp, #4] │ │ │ │ addne r3, r3, #1 │ │ │ │ cmp r7, r4 │ │ │ │ str r3, [r5, #4] │ │ │ │ - bne 4534a4 │ │ │ │ + bne 4534bc │ │ │ │ mov r0, r6 │ │ │ │ bl 543d8 │ │ │ │ - ldr r2, [pc, #56] @ 453520 │ │ │ │ - ldr r3, [pc, #48] @ 45351c │ │ │ │ + ldr r2, [pc, #56] @ 453538 │ │ │ │ + ldr r3, [pc, #48] @ 453534 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 453514 │ │ │ │ + bne 45352c │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ add sp, sp, #12 │ │ │ │ bx lr │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq lr, r4, lsr #23 │ │ │ │ + cmneq lr, ip, lsl #23 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq lr, r0, lsl fp │ │ │ │ + strdeq ip, [lr, #-168]! @ 0xffffff58 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ mov r2, #312 @ 0x138 │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ mov r4, r1 │ │ │ │ @@ -1047186,20 +1047192,20 @@ │ │ │ │ str r2, [r8, #272] @ 0x110 │ │ │ │ str r1, [r8, #276] @ 0x114 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r1, [sp] │ │ │ │ bl 2e1e94 │ │ │ │ subs r9, r0, #0 │ │ │ │ - beq 4537f4 │ │ │ │ + beq 45380c │ │ │ │ ldr r3, [r9, #24] │ │ │ │ cmp r3, #7 │ │ │ │ lsrhi r6, r3, #3 │ │ │ │ andhi r6, r6, #255 @ 0xff │ │ │ │ - bls 4537f4 │ │ │ │ + bls 45380c │ │ │ │ ldr r3, [r4, #4] │ │ │ │ str r5, [r8, #288] @ 0x120 │ │ │ │ smulbb r6, r3, r6 │ │ │ │ str r3, [r8, #284] @ 0x11c │ │ │ │ and r6, r6, #255 @ 0xff │ │ │ │ rsb r5, r6, #0 │ │ │ │ and r5, r5, r6 │ │ │ │ @@ -1047223,23 +1047229,23 @@ │ │ │ │ orr r3, r3, r1 │ │ │ │ and sl, r3, #255 @ 0xff │ │ │ │ strb r3, [r8, #264] @ 0x108 │ │ │ │ cmp r6, #1 │ │ │ │ and r3, r3, #2 │ │ │ │ str r0, [sp, #32] │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ - beq 4537fc │ │ │ │ + beq 453814 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ cmp r3, #0 │ │ │ │ ldreq r3, [r4, #24] │ │ │ │ movne r3, #1 │ │ │ │ cmp r6, #3 │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r3, #16 │ │ │ │ - bls 453814 │ │ │ │ + bls 45382c │ │ │ │ cmp r9, #0 │ │ │ │ ldrne r1, [r9, #12] │ │ │ │ add r2, r2, #6 │ │ │ │ moveq r1, #1 │ │ │ │ add r5, r5, #5 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ @@ -1047254,15 +1047260,15 @@ │ │ │ │ ldr ip, [r4, #20] │ │ │ │ rsb r7, r7, #0 │ │ │ │ cmp ip, #0 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mla r2, r6, r0, r2 │ │ │ │ and r2, r2, r7 │ │ │ │ str r2, [r8, #240] @ 0xf0 │ │ │ │ - beq 4538a4 │ │ │ │ + beq 4538bc │ │ │ │ and r1, sl, #48 @ 0x30 │ │ │ │ mov sl, #1 │ │ │ │ lsl sl, sl, r5 │ │ │ │ str r1, [sp, #16] │ │ │ │ rsb r1, sl, #0 │ │ │ │ str r1, [sp, #20] │ │ │ │ sub r1, ip, #1 │ │ │ │ @@ -1047278,20 +1047284,20 @@ │ │ │ │ mov fp, r5 │ │ │ │ mov r9, ip │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ str r2, [sp, #28] │ │ │ │ str r8, [sp, #56] @ 0x38 │ │ │ │ str r4, [sp, #60] @ 0x3c │ │ │ │ - b 45374c │ │ │ │ + b 453764 │ │ │ │ cmp r6, #1 │ │ │ │ - bls 453708 │ │ │ │ + bls 453720 │ │ │ │ ldr r1, [r7, #-4] │ │ │ │ cmp r1, #61440 @ 0xf000 │ │ │ │ - bls 45371c │ │ │ │ + bls 453734 │ │ │ │ mul r0, r8, r0 │ │ │ │ add r0, r0, #4080 @ 0xff0 │ │ │ │ add r0, r0, #15 │ │ │ │ bic r1, r0, #4080 @ 0xff0 │ │ │ │ bic r1, r1, #15 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ add r6, r6, #1 │ │ │ │ @@ -1047300,26 +1047306,26 @@ │ │ │ │ mov r4, r3 │ │ │ │ mul r4, r1, r4 │ │ │ │ add r7, r7, #8 │ │ │ │ adds r4, r4, r5 │ │ │ │ adc fp, fp, #0 │ │ │ │ cmp r6, r9 │ │ │ │ mov r5, r4 │ │ │ │ - beq 453894 │ │ │ │ + beq 4538ac │ │ │ │ ldr r3, [sp] │ │ │ │ lsr r4, r3, r6 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r4, #1 │ │ │ │ movcc r4, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 453778 │ │ │ │ + beq 453790 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ lsr r1, r3, r6 │ │ │ │ cmp r1, #15 │ │ │ │ - bls 453838 │ │ │ │ + bls 453850 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr r8, [sp, #24] │ │ │ │ lsr r0, r3, r6 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ lsr r1, r3, r6 │ │ │ │ cmp r1, #1 │ │ │ │ addcs r8, r8, r1 │ │ │ │ @@ -1047332,74 +1047338,74 @@ │ │ │ │ moveq r1, #1 │ │ │ │ sub r0, r0, #1 │ │ │ │ add r0, r0, r1 │ │ │ │ and r8, r8, r3 │ │ │ │ bl 1d5888 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 453880 │ │ │ │ + beq 453898 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ add r0, r3, r0 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ and r0, r0, r3 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ str r5, [r7] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 4536f4 │ │ │ │ + bne 45370c │ │ │ │ mul r1, r8, r0 │ │ │ │ - b 45371c │ │ │ │ + b 453734 │ │ │ │ mov r6, #1 │ │ │ │ - b 453598 │ │ │ │ + b 4535b0 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 4538f0 │ │ │ │ + beq 453908 │ │ │ │ mov r1, #2 │ │ │ │ mov r3, #32 │ │ │ │ str r6, [sp, #12] │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ tst sl, #48 @ 0x30 │ │ │ │ - beq 453638 │ │ │ │ + beq 453650 │ │ │ │ cmp r9, #0 │ │ │ │ ldrne r1, [r9, #12] │ │ │ │ add r2, r2, #7 │ │ │ │ moveq r1, #1 │ │ │ │ add r5, r5, #6 │ │ │ │ str r3, [sp, #16] │ │ │ │ - b 453650 │ │ │ │ + b 453668 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr r8, [sp, #24] │ │ │ │ lsr r0, r3, r6 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ lsr r1, r3, r6 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r1, #1 │ │ │ │ addcs r8, r8, r1 │ │ │ │ addcc r8, r8, #1 │ │ │ │ cmp r0, #1 │ │ │ │ movcc r0, #1 │ │ │ │ cmp sl, #0 │ │ │ │ and r8, r8, r3 │ │ │ │ - beq 453880 │ │ │ │ + beq 453898 │ │ │ │ ldr r1, [sl, #16] │ │ │ │ sub r0, r0, #1 │ │ │ │ add r0, r0, r1 │ │ │ │ bl 1d5888 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ cmp r3, r6 │ │ │ │ addeq r0, r0, #31 │ │ │ │ biceq r0, r0, #31 │ │ │ │ - b 4537dc │ │ │ │ + b 4537f4 │ │ │ │ ldr r8, [sp, #56] @ 0x38 │ │ │ │ ldr r4, [sp, #60] @ 0x3c │ │ │ │ str r5, [r8, #296] @ 0x128 │ │ │ │ str fp, [r8, #300] @ 0x12c │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 4538e8 │ │ │ │ + beq 453900 │ │ │ │ ldr r3, [r8, #296] @ 0x128 │ │ │ │ - ldr r2, [pc, #76] @ 453908 │ │ │ │ + ldr r2, [pc, #76] @ 453920 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ adds r3, r3, r2 │ │ │ │ bic r3, r3, #4080 @ 0xff0 │ │ │ │ bic r3, r3, #15 │ │ │ │ umull lr, r1, r0, r3 │ │ │ │ ldr r2, [r8, #300] @ 0x12c │ │ │ │ str r3, [r8, #248] @ 0xf8 │ │ │ │ @@ -1047410,166 +1047416,166 @@ │ │ │ │ str r3, [r8, #300] @ 0x12c │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [r4, #24] │ │ │ │ tst sl, #48 @ 0x30 │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r3, #32 │ │ │ │ - beq 453638 │ │ │ │ - b 45381c │ │ │ │ + beq 453650 │ │ │ │ + b 453834 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - ldr r3, [pc, #32] @ 453934 │ │ │ │ + ldr r3, [pc, #32] @ 45394c │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, r3, r0, lsl #2 │ │ │ │ ldrb r2, [r2, #16] │ │ │ │ lsl r0, r0, #2 │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r0, [r3, r0] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ cmpeq r1, r4, lsr #2 │ │ │ │ - ldr r3, [pc, #24] @ 453958 │ │ │ │ + ldr r3, [pc, #24] @ 453970 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r0, [r3, #12] │ │ │ │ bx lr │ │ │ │ strdeq fp, [r1, #-8] │ │ │ │ - ldr r3, [pc, #120] @ 4539dc │ │ │ │ + ldr r3, [pc, #120] @ 4539f4 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ add r3, pc, r3 │ │ │ │ add lr, r0, r0, lsl #2 │ │ │ │ add r3, r3, lr, lsl #2 │ │ │ │ ldrb r3, [r3, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 4539c0 │ │ │ │ + beq 4539d8 │ │ │ │ cmp r1, #0 │ │ │ │ orreq r2, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ lsl ip, r0, #2 │ │ │ │ - beq 4539a8 │ │ │ │ + beq 4539c0 │ │ │ │ cmp r0, #424 @ 0x1a8 │ │ │ │ - bls 4539c8 │ │ │ │ + bls 4539e0 │ │ │ │ cmp r0, #452 @ 0x1c4 │ │ │ │ - bne 4539a8 │ │ │ │ + bne 4539c0 │ │ │ │ mov r0, #3 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - ldr r3, [pc, #48] @ 4539e0 │ │ │ │ + ldr r3, [pc, #48] @ 4539f8 │ │ │ │ add ip, ip, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, ip, lsl #2 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ mov r0, #255 @ 0xff │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - ldr r3, [pc, #20] @ 4539e4 │ │ │ │ + ldr r3, [pc, #20] @ 4539fc │ │ │ │ cmp r0, r3 │ │ │ │ - bls 4539a8 │ │ │ │ + bls 4539c0 │ │ │ │ mov r0, #12 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ ldrdeq fp, [r1, #-4] │ │ │ │ smlalbbeq fp, r1, r8, r0 │ │ │ │ andeq r0, r0, r6, lsr #3 │ │ │ │ ldrb r0, [r0, #141] @ 0x8d │ │ │ │ cmp r0, #0 │ │ │ │ - beq 453a00 │ │ │ │ + beq 453a18 │ │ │ │ sub r0, r1, #328 @ 0x148 │ │ │ │ cmp r0, #3 │ │ │ │ - bls 453a68 │ │ │ │ - ldr r0, [pc, #120] @ 453a80 │ │ │ │ + bls 453a80 │ │ │ │ + ldr r0, [pc, #120] @ 453a98 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ add r0, pc, r0 │ │ │ │ add lr, r1, r1, lsl #2 │ │ │ │ add r0, r0, lr, lsl #2 │ │ │ │ ldrb r0, [r0, #16] │ │ │ │ lsl ip, r1, #2 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {pc} @ (ldreq pc, [sp], #4) │ │ │ │ cmp r2, #0 │ │ │ │ movne r0, r3 │ │ │ │ orreq r0, r3, #1 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 453a48 │ │ │ │ + beq 453a60 │ │ │ │ cmp r1, #424 @ 0x1a8 │ │ │ │ - bls 453a70 │ │ │ │ + bls 453a88 │ │ │ │ cmp r1, #452 @ 0x1c4 │ │ │ │ popeq {pc} @ (ldreq pc, [sp], #4) │ │ │ │ - ldr r3, [pc, #52] @ 453a84 │ │ │ │ + ldr r3, [pc, #52] @ 453a9c │ │ │ │ add ip, ip, r1 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, ip, lsl #2 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ subs r0, r0, #255 @ 0xff │ │ │ │ movne r0, #1 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #16] @ 453a88 │ │ │ │ + ldr r3, [pc, #16] @ 453aa0 │ │ │ │ cmp r1, r3 │ │ │ │ pophi {pc} @ (ldrhi pc, [sp], #4) │ │ │ │ - b 453a48 │ │ │ │ + b 453a60 │ │ │ │ cmpeq r1, r0, lsr r0 │ │ │ │ smlaltteq sl, r1, r8, pc @ │ │ │ │ andeq r0, r0, r6, lsr #3 │ │ │ │ cmp r1, #0 │ │ │ │ movne r3, r2 │ │ │ │ orreq r3, r2, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 453ab4 │ │ │ │ - ldr r3, [pc, #104] @ 453b10 │ │ │ │ + beq 453acc │ │ │ │ + ldr r3, [pc, #104] @ 453b28 │ │ │ │ cmp r0, r3 │ │ │ │ - beq 453af8 │ │ │ │ + beq 453b10 │ │ │ │ cmp r0, #424 @ 0x1a8 │ │ │ │ - beq 453b00 │ │ │ │ + beq 453b18 │ │ │ │ cmp r0, #200 @ 0xc8 │ │ │ │ - beq 453b08 │ │ │ │ - ldr r3, [pc, #80] @ 453b14 │ │ │ │ + beq 453b20 │ │ │ │ + ldr r3, [pc, #80] @ 453b2c │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ eor r2, r2, #1 │ │ │ │ cmp r1, #0 │ │ │ │ moveq r2, #0 │ │ │ │ andne r2, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 453af8 │ │ │ │ + bne 453b10 │ │ │ │ ldr r0, [r3, #12] │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mov r0, #3 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, r7, lsr #3 │ │ │ │ cmpeq r1, r4, ror pc │ │ │ │ - ldr r3, [pc, #56] @ 453b58 │ │ │ │ + ldr r3, [pc, #56] @ 453b70 │ │ │ │ add r2, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r2, lsl #2 │ │ │ │ ldrb r2, [r3, #16] │ │ │ │ cmp r2, #0 │ │ │ │ - beq 453b48 │ │ │ │ + beq 453b60 │ │ │ │ cmp r1, #0 │ │ │ │ cmpeq r0, #452 @ 0x1c4 │ │ │ │ - beq 453b50 │ │ │ │ + beq 453b68 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ bx lr │ │ │ │ mov r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ mov r0, #3 │ │ │ │ bx lr │ │ │ │ cmpeq r1, r8, lsl pc │ │ │ │ - ldr r3, [pc, #52] @ 453b98 │ │ │ │ + ldr r3, [pc, #52] @ 453bb0 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ eor r2, r2, #1 │ │ │ │ @@ -1047578,19 +1047584,19 @@ │ │ │ │ andne r2, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ ldreq r0, [r3, #12] │ │ │ │ movne r0, #0 │ │ │ │ bx lr │ │ │ │ ldrdeq sl, [r1, #-228] @ 0xffffff1c │ │ │ │ cmp r0, #149 @ 0x95 │ │ │ │ - bhi 453bcc │ │ │ │ + bhi 453be4 │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ - bhi 453bc4 │ │ │ │ + bhi 453bdc │ │ │ │ cmp r0, #142 @ 0x8e │ │ │ │ - beq 453bdc │ │ │ │ + beq 453bf4 │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ mvnne r0, #0 │ │ │ │ moveq r0, #4 │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ cmp r0, #189 @ 0xbd │ │ │ │ @@ -1047605,81 +1047611,81 @@ │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ ldrb r0, [r0, #265] @ 0x109 │ │ │ │ ldr r5, [r4, #288] @ 0x120 │ │ │ │ cmp r0, #2 │ │ │ │ mov r7, r1 │ │ │ │ mov r6, r2 │ │ │ │ - beq 453c50 │ │ │ │ + beq 453c68 │ │ │ │ cmp r5, #452 @ 0x1c4 │ │ │ │ - beq 453cc0 │ │ │ │ + beq 453cd8 │ │ │ │ ldrb r5, [r4, #266] @ 0x10a │ │ │ │ ldr r4, [r4, #284] @ 0x11c │ │ │ │ mov r1, r4 │ │ │ │ bl 1d5888 │ │ │ │ cmp r0, #2 │ │ │ │ - bls 453c78 │ │ │ │ - ldr r3, [pc, #180] @ 453cec │ │ │ │ + bls 453c90 │ │ │ │ + ldr r3, [pc, #180] @ 453d04 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r2, [r3, r5, lsl #1] │ │ │ │ add r3, r3, r5, lsl #1 │ │ │ │ ldrb r3, [r3, #1] │ │ │ │ str r2, [r7] │ │ │ │ str r3, [r6] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r5 │ │ │ │ bl 2e1e94 │ │ │ │ ldrb r3, [r0, #32] │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #2 │ │ │ │ - beq 453cd4 │ │ │ │ + beq 453cec │ │ │ │ cmp r5, #452 @ 0x1c4 │ │ │ │ - beq 453cc0 │ │ │ │ + beq 453cd8 │ │ │ │ ldrb r5, [r4, #266] @ 0x10a │ │ │ │ ldr r4, [r4, #284] @ 0x11c │ │ │ │ - ldr r3, [pc, #112] @ 453cf0 │ │ │ │ + ldr r3, [pc, #112] @ 453d08 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r4, #8 │ │ │ │ - bhi 453cb0 │ │ │ │ + bhi 453cc8 │ │ │ │ ldrsb r4, [r3, r4] │ │ │ │ add pc, pc, r4, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ mov r3, #4 │ │ │ │ str r3, [r7] │ │ │ │ mov r3, #4 │ │ │ │ - b 453c48 │ │ │ │ + b 453c60 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r7] │ │ │ │ - b 453c9c │ │ │ │ + b 453cb4 │ │ │ │ mov r2, #4 │ │ │ │ mov r3, #2 │ │ │ │ str r2, [r7] │ │ │ │ - b 453c48 │ │ │ │ + b 453c60 │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r7] │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r6] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldrb r3, [r4, #264] @ 0x108 │ │ │ │ tst r3, #8 │ │ │ │ - bne 453c68 │ │ │ │ + bne 453c80 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r7] │ │ │ │ - b 453cc8 │ │ │ │ + b 453ce0 │ │ │ │ smlaltbeq sp, r1, r0, r2 │ │ │ │ cmpeq r1, ip, asr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, sp, #140 @ 0x8c │ │ │ │ mov r9, r2 │ │ │ │ - ldr r2, [pc, #3104] @ 454934 │ │ │ │ + ldr r2, [pc, #3104] @ 45494c │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ - ldr r3, [pc, #3100] @ 454938 │ │ │ │ + ldr r3, [pc, #3100] @ 454950 │ │ │ │ add r2, pc, r2 │ │ │ │ str r1, [sp, #8] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #312 @ 0x138 │ │ │ │ mov r7, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -1047698,20 +1047704,20 @@ │ │ │ │ str r3, [r7, #276] @ 0x114 │ │ │ │ ldr r3, [r9, #20] │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r7, #280] @ 0x118 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 2e1e94 │ │ │ │ subs fp, r0, #0 │ │ │ │ - beq 453fc0 │ │ │ │ + beq 453fd8 │ │ │ │ ldr r3, [fp, #24] │ │ │ │ cmp r3, #7 │ │ │ │ lsrhi r4, r3, #3 │ │ │ │ andhi r4, r4, #255 @ 0xff │ │ │ │ - bls 453fc0 │ │ │ │ + bls 453fd8 │ │ │ │ ldr r3, [r9, #4] │ │ │ │ str r5, [r7, #288] @ 0x120 │ │ │ │ smulbb r4, r3, r4 │ │ │ │ str r3, [r7, #284] @ 0x11c │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ rsb r5, r4, #0 │ │ │ │ and r5, r5, r4 │ │ │ │ @@ -1047736,57 +1047742,57 @@ │ │ │ │ and r2, r2, #59 @ 0x3b │ │ │ │ bic r1, r1, #59 @ 0x3b │ │ │ │ sub r8, r4, #1 │ │ │ │ orr r2, r2, r1 │ │ │ │ ands sl, r4, r8 │ │ │ │ strb r2, [r7, #264] @ 0x108 │ │ │ │ str r4, [sp, #4] │ │ │ │ - beq 4545bc │ │ │ │ + beq 4545d4 │ │ │ │ and r2, r2, #255 @ 0xff │ │ │ │ bic r2, r2, #1 │ │ │ │ strb r2, [r7, #264] @ 0x108 │ │ │ │ mov r2, #0 │ │ │ │ str r2, [sp, #128] @ 0x80 │ │ │ │ str r2, [sp, #124] @ 0x7c │ │ │ │ ldrb r2, [r9, #33] @ 0x21 │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ eor r2, r2, #1 │ │ │ │ cmp r1, #15 │ │ │ │ movhi r2, #0 │ │ │ │ andls r2, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 454014 │ │ │ │ + bne 45402c │ │ │ │ cmp fp, #0 │ │ │ │ - beq 453e68 │ │ │ │ + beq 453e80 │ │ │ │ ldr r2, [fp, #56] @ 0x38 │ │ │ │ cmp r2, #3 │ │ │ │ - beq 454058 │ │ │ │ + beq 454070 │ │ │ │ ldrb r2, [r7, #264] @ 0x108 │ │ │ │ tst r2, #1 │ │ │ │ - beq 453e8c │ │ │ │ + beq 453ea4 │ │ │ │ ldr r1, [sp, #8] │ │ │ │ ldrb r1, [r1, #137] @ 0x89 │ │ │ │ cmp r1, #0 │ │ │ │ orreq r2, r2, #4 │ │ │ │ strbeq r2, [r7, #264] @ 0x108 │ │ │ │ andeq r2, r2, #255 @ 0xff │ │ │ │ ands r1, r2, #2 │ │ │ │ str r1, [sp, #84] @ 0x54 │ │ │ │ ldreq r1, [r9, #24] │ │ │ │ movne r1, #1 │ │ │ │ str r1, [sp, #48] @ 0x30 │ │ │ │ ands r1, r2, #48 @ 0x30 │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ - bne 454538 │ │ │ │ + bne 454550 │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [r7, #304] @ 0x130 │ │ │ │ - beq 453fc8 │ │ │ │ + beq 453fe0 │ │ │ │ cmp r4, #1 │ │ │ │ - beq 45475c │ │ │ │ + beq 454774 │ │ │ │ mov r6, #1 │ │ │ │ clz r3, r8 │ │ │ │ rsb r3, r3, #32 │ │ │ │ lsl r3, r6, r3 │ │ │ │ rsb r1, r3, #0 │ │ │ │ and r3, r3, r1 │ │ │ │ clz r3, r3 │ │ │ │ @@ -1047800,15 +1047806,15 @@ │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ rsb r6, r6, #0 │ │ │ │ strb r3, [r7, #266] @ 0x10a │ │ │ │ mov r3, #1 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ cmp fp, #0 │ │ │ │ moveq r1, #1 │ │ │ │ - beq 453f20 │ │ │ │ + beq 453f38 │ │ │ │ ldr r1, [fp, #12] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ strb r5, [r7, #308] @ 0x134 │ │ │ │ sub sl, r3, #1 │ │ │ │ add r0, sl, r1 │ │ │ │ str r2, [sp, #8] │ │ │ │ bl 1d5888 │ │ │ │ @@ -1047816,42 +1047822,42 @@ │ │ │ │ ldr ip, [sp, #72] @ 0x48 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ cmp ip, #0 │ │ │ │ mla r3, r0, r3, r8 │ │ │ │ mov r0, r3 │ │ │ │ and r0, r0, r6 │ │ │ │ str r0, [r7, #240] @ 0xf0 │ │ │ │ - beq 454074 │ │ │ │ + beq 45408c │ │ │ │ ldr r1, [ip, #4] │ │ │ │ mov r3, #1 │ │ │ │ lsl r3, r3, r5 │ │ │ │ sub r0, r1, #1 │ │ │ │ add r0, r0, r3 │ │ │ │ rsb r3, r3, #0 │ │ │ │ and r3, r3, r0 │ │ │ │ cmp r1, r3 │ │ │ │ ldr r3, [ip] │ │ │ │ str r3, [sp, #16] │ │ │ │ str r1, [r7, #240] @ 0xf0 │ │ │ │ streq r3, [sp, #104] @ 0x68 │ │ │ │ - beq 454080 │ │ │ │ + beq 454098 │ │ │ │ mov r0, #0 │ │ │ │ - ldr r2, [pc, #2464] @ 45493c │ │ │ │ - ldr r3, [pc, #2456] @ 454938 │ │ │ │ + ldr r2, [pc, #2464] @ 454954 │ │ │ │ + ldr r3, [pc, #2456] @ 454950 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #132] @ 0x84 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 454930 │ │ │ │ + bne 454948 │ │ │ │ add sp, sp, #140 @ 0x8c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r4, #1 │ │ │ │ - b 453d98 │ │ │ │ + b 453db0 │ │ │ │ cmp r4, #4 │ │ │ │ subhi r3, r5, #3 │ │ │ │ strbhi r3, [r7, #308] @ 0x134 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r5, [r7, #308] @ 0x134 │ │ │ │ addeq r6, r6, #6 │ │ │ │ @@ -1047862,45 +1047868,45 @@ │ │ │ │ lsleq r6, r3, r6 │ │ │ │ addeq r5, r5, #5 │ │ │ │ sub r8, r6, #1 │ │ │ │ andne r5, r5, #255 @ 0xff │ │ │ │ andeq r5, r5, #255 @ 0xff │ │ │ │ rsb r6, r6, #0 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ - b 453f10 │ │ │ │ + b 453f28 │ │ │ │ ldrb r2, [r7, #264] @ 0x108 │ │ │ │ cmp fp, #0 │ │ │ │ bic r2, r2, #1 │ │ │ │ strb r2, [r7, #264] @ 0x108 │ │ │ │ - beq 454684 │ │ │ │ + beq 45469c │ │ │ │ ldr r2, [fp, #56] @ 0x38 │ │ │ │ cmp r2, #3 │ │ │ │ - bne 454684 │ │ │ │ + bne 45469c │ │ │ │ ldrb r2, [fp, #52] @ 0x34 │ │ │ │ cmp r2, #6 │ │ │ │ - bne 454064 │ │ │ │ + bne 45407c │ │ │ │ ldrb r2, [fp, #53] @ 0x35 │ │ │ │ cmp r2, #6 │ │ │ │ - bne 454064 │ │ │ │ + bne 45407c │ │ │ │ ldrb r2, [r7, #264] @ 0x108 │ │ │ │ bic r2, r2, #48 @ 0x30 │ │ │ │ strb r2, [r7, #264] @ 0x108 │ │ │ │ ldrb r2, [fp, #52] @ 0x34 │ │ │ │ cmp r2, #6 │ │ │ │ - beq 454694 │ │ │ │ + beq 4546ac │ │ │ │ ldrb r2, [r7, #264] @ 0x108 │ │ │ │ orr r2, r2, #4 │ │ │ │ strb r2, [r7, #264] @ 0x108 │ │ │ │ - b 453e68 │ │ │ │ + b 453e80 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #1 │ │ │ │ - bls 454608 │ │ │ │ + bls 454620 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ ldr r1, [sp, #124] @ 0x7c │ │ │ │ cmp r3, #1 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ movhi r0, #1 │ │ │ │ clzhi sl, sl │ │ │ │ rsbhi sl, sl, #32 │ │ │ │ @@ -1047961,73 +1047967,73 @@ │ │ │ │ mov sl, r7 │ │ │ │ mov fp, r3 │ │ │ │ str r6, [sp, #68] @ 0x44 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ str r1, [sp, #80] @ 0x50 │ │ │ │ str r8, [sp, #108] @ 0x6c │ │ │ │ str r9, [sp, #112] @ 0x70 │ │ │ │ - b 454250 │ │ │ │ + b 454268 │ │ │ │ cmp r6, #0 │ │ │ │ - beq 4543e0 │ │ │ │ + beq 4543f8 │ │ │ │ ldr r1, [sp, #68] @ 0x44 │ │ │ │ cmp r1, #0 │ │ │ │ - bne 454210 │ │ │ │ + bne 454228 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ mul ip, r9, r0 │ │ │ │ sub r0, r6, #1 │ │ │ │ lsr r0, r1, r0 │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ cmp r0, #1 │ │ │ │ addcs r1, r1, r0 │ │ │ │ addcc r1, r1, #1 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ and r1, r1, r0 │ │ │ │ cmp r9, r1, lsr #1 │ │ │ │ - beq 454514 │ │ │ │ + beq 45452c │ │ │ │ mov r0, ip │ │ │ │ add r1, r0, #4080 @ 0xff0 │ │ │ │ add r1, r1, #15 │ │ │ │ bic r1, r1, #4080 @ 0xff0 │ │ │ │ bic r1, r1, #15 │ │ │ │ cmp r1, r0 │ │ │ │ str r1, [sp, #68] @ 0x44 │ │ │ │ streq ip, [sp, #68] @ 0x44 │ │ │ │ streq r0, [sl, #4] │ │ │ │ - beq 454218 │ │ │ │ + beq 454230 │ │ │ │ ldr r1, [sp, #68] @ 0x44 │ │ │ │ mov r0, r1 │ │ │ │ str r1, [sl, #4] │ │ │ │ ldr r1, [sp, #48] @ 0x30 │ │ │ │ mul r1, r5, r1 │ │ │ │ mov r5, r1 │ │ │ │ mul r5, r0, r5 │ │ │ │ adds r5, r5, r4 │ │ │ │ adc fp, fp, #0 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r5 │ │ │ │ - bne 454340 │ │ │ │ + bne 454358 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r3, r6 │ │ │ │ add sl, sl, #8 │ │ │ │ - beq 45445c │ │ │ │ + beq 454474 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ lsr r5, r3, r6 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ cmp r5, #1 │ │ │ │ movcc r5, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 454288 │ │ │ │ + beq 4542a0 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 454288 │ │ │ │ + bne 4542a0 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ lsr r3, r3, r6 │ │ │ │ cmp r3, #15 │ │ │ │ - bls 454400 │ │ │ │ + bls 454418 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldrb r8, [r7, #264] @ 0x108 │ │ │ │ lsr r0, r3, r6 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r9, [sp, #36] @ 0x24 │ │ │ │ lsr r1, r3, r6 │ │ │ │ lsr r8, r8, #4 │ │ │ │ @@ -1048062,27 +1048068,27 @@ │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ addeq r0, r0, #3 │ │ │ │ biceq r0, r0, #3 │ │ │ │ cmp r1, #0 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ add r1, r1, r4 │ │ │ │ str r1, [sl] │ │ │ │ - bne 4541a0 │ │ │ │ + bne 4541b8 │ │ │ │ mul r0, r9, r0 │ │ │ │ str r0, [sl, #4] │ │ │ │ - b 454218 │ │ │ │ - ldr r3, [pc, #1528] @ 454940 │ │ │ │ + b 454230 │ │ │ │ + ldr r3, [pc, #1528] @ 454958 │ │ │ │ ldrb r1, [r7, #264] @ 0x108 │ │ │ │ adds r4, r5, r3 │ │ │ │ bic r4, r4, #4080 @ 0xff0 │ │ │ │ adc fp, fp, #0 │ │ │ │ ands r1, r1, #1 │ │ │ │ bic r4, r4, #15 │ │ │ │ moveq r3, r1 │ │ │ │ - beq 4543b4 │ │ │ │ + beq 4543cc │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ ldr r1, [sp, #92] @ 0x5c │ │ │ │ lsr r3, r3, r6 │ │ │ │ lsr r0, r1, r6 │ │ │ │ ldr r1, [sp, #100] @ 0x64 │ │ │ │ cmp r3, #1 │ │ │ │ movcc r3, #1 │ │ │ │ @@ -1048105,153 +1048111,153 @@ │ │ │ │ adds r1, r3, r1 │ │ │ │ add r3, r0, r3 │ │ │ │ ldr r0, [r7, #260] @ 0x104 │ │ │ │ str r3, [sl, #120] @ 0x78 │ │ │ │ adc r3, r0, #0 │ │ │ │ str r1, [r7, #256] @ 0x100 │ │ │ │ str r3, [r7, #260] @ 0x104 │ │ │ │ - b 45423c │ │ │ │ + b 454254 │ │ │ │ mul r0, r9, r0 │ │ │ │ add r0, r0, #4080 @ 0xff0 │ │ │ │ add r0, r0, #15 │ │ │ │ bic r0, r0, #4080 @ 0xff0 │ │ │ │ bic r0, r0, #15 │ │ │ │ str r0, [r7, #4] │ │ │ │ ldr r0, [sl, #4] │ │ │ │ - b 454218 │ │ │ │ + b 454230 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldr r9, [sp, #36] @ 0x24 │ │ │ │ lsr r0, r3, r6 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ lsr r3, r3, r6 │ │ │ │ cmp r3, #1 │ │ │ │ addcs r9, r9, r3 │ │ │ │ addcc r9, r9, #1 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ cmp r0, #1 │ │ │ │ movcc r0, #1 │ │ │ │ cmp r2, #0 │ │ │ │ and r9, r9, r3 │ │ │ │ moveq r3, r2 │ │ │ │ - beq 45430c │ │ │ │ + beq 454324 │ │ │ │ ldr r1, [r2, #16] │ │ │ │ sub r0, r0, #1 │ │ │ │ add r0, r0, r1 │ │ │ │ str r2, [sp, #4] │ │ │ │ bl 1d5888 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ - b 45430c │ │ │ │ + b 454324 │ │ │ │ ldr r2, [sp, #116] @ 0x74 │ │ │ │ ldr r8, [sp, #108] @ 0x6c │ │ │ │ ldr r9, [sp, #112] @ 0x70 │ │ │ │ str r4, [r2, #-8] │ │ │ │ str fp, [r2, #-4] │ │ │ │ ldr r1, [sp, #84] @ 0x54 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ clz r3, r3 │ │ │ │ lsr r3, r3, #5 │ │ │ │ ands r3, r3, r1, lsr #1 │ │ │ │ - bne 454720 │ │ │ │ + bne 454738 │ │ │ │ cmp r8, #0 │ │ │ │ ldmdbeq r2, {r1, r3} │ │ │ │ - beq 4544fc │ │ │ │ + beq 454514 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr ip, [r9, #24] │ │ │ │ cmp r3, #0 │ │ │ │ ldr lr, [r7, #256] @ 0x100 │ │ │ │ ldr r4, [r7, #260] @ 0x104 │ │ │ │ - beq 4544d8 │ │ │ │ + beq 4544f0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ ldr r5, [sp, #12] │ │ │ │ mul r0, ip, r0 │ │ │ │ mov r3, #0 │ │ │ │ mul r0, lr, r0 │ │ │ │ ldr r1, [r7, r3, lsl #3] │ │ │ │ add r1, r1, r0 │ │ │ │ str r1, [r7, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 4544c0 │ │ │ │ + bne 4544d8 │ │ │ │ umull r5, r0, ip, lr │ │ │ │ mla r0, ip, r4, r0 │ │ │ │ ldr ip, [sp, #20] │ │ │ │ umull r1, r3, r5, ip │ │ │ │ mla ip, r0, ip, r3 │ │ │ │ ldr r0, [r2, #-8] │ │ │ │ adds r1, r1, r0 │ │ │ │ ldr r0, [r2, #-4] │ │ │ │ adc r3, ip, r0 │ │ │ │ ldr r0, [sp, #104] @ 0x68 │ │ │ │ adds r1, r0, r1 │ │ │ │ adc r3, r3, #0 │ │ │ │ mov r0, #1 │ │ │ │ stmdb r2, {r1, r3} │ │ │ │ - b 453f94 │ │ │ │ + b 453fac │ │ │ │ ldr r0, [r7, #4] │ │ │ │ lsl r1, r6, #1 │ │ │ │ lsr r0, r0, r1 │ │ │ │ cmp r0, #1 │ │ │ │ movcc r0, #1 │ │ │ │ cmp r0, ip │ │ │ │ ldrcs ip, [sp, #68] @ 0x44 │ │ │ │ - bcc 4541e4 │ │ │ │ - b 4541e8 │ │ │ │ + bcc 4541fc │ │ │ │ + b 454200 │ │ │ │ cmp r4, #2 │ │ │ │ and r1, r2, #1 │ │ │ │ strb r6, [r7, #308] @ 0x134 │ │ │ │ - beq 4546a4 │ │ │ │ + beq 4546bc │ │ │ │ cmp r4, #1 │ │ │ │ - beq 454770 │ │ │ │ + beq 454788 │ │ │ │ cmp r1, #0 │ │ │ │ add r3, r6, #6 │ │ │ │ mov r1, r3 │ │ │ │ - bne 4547cc │ │ │ │ + bne 4547e4 │ │ │ │ cmp fp, #0 │ │ │ │ - beq 454828 │ │ │ │ + beq 454840 │ │ │ │ ldr r0, [fp, #56] @ 0x38 │ │ │ │ cmp r0, #3 │ │ │ │ - bne 4548bc │ │ │ │ + bne 4548d4 │ │ │ │ ldrb r0, [fp, #52] @ 0x34 │ │ │ │ cmp r0, #6 │ │ │ │ movne r0, #16 │ │ │ │ strne r0, [sp, #76] @ 0x4c │ │ │ │ - bne 4547ac │ │ │ │ + bne 4547c4 │ │ │ │ ldrb r0, [fp, #53] @ 0x35 │ │ │ │ cmp r0, #6 │ │ │ │ mov r0, #16 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ - bne 4547ac │ │ │ │ + bne 4547c4 │ │ │ │ mov r0, #256 @ 0x100 │ │ │ │ mov r6, #1 │ │ │ │ lsl r6, r6, r1 │ │ │ │ and r5, r3, #255 @ 0xff │ │ │ │ sub r8, r6, #1 │ │ │ │ str r0, [r7, #304] @ 0x130 │ │ │ │ rsb r6, r6, #0 │ │ │ │ - b 453f1c │ │ │ │ + b 453f34 │ │ │ │ add r2, sp, #128 @ 0x80 │ │ │ │ add r1, sp, #124 @ 0x7c │ │ │ │ mov r0, r7 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bl 453be4 │ │ │ │ + bl 453bfc │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #1 │ │ │ │ cmphi r2, #1 │ │ │ │ ldrbhi r2, [r7, #264] @ 0x108 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ bichi r2, r2, #1 │ │ │ │ strbhi r2, [r7, #264] @ 0x108 │ │ │ │ ldr r2, [sp, #124] @ 0x7c │ │ │ │ cmp r2, #0 │ │ │ │ ldrbeq r2, [r7, #264] @ 0x108 │ │ │ │ biceq r2, r2, #1 │ │ │ │ strbeq r2, [r7, #264] @ 0x108 │ │ │ │ - b 453e34 │ │ │ │ + b 453e4c │ │ │ │ ldr r1, [sp, #124] @ 0x7c │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ sub r0, r1, #1 │ │ │ │ add r0, r0, r3 │ │ │ │ str r2, [sp, #4] │ │ │ │ bl 1d5888 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ @@ -1048259,205 +1048265,205 @@ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ and r8, r2, #1 │ │ │ │ addeq r2, r7, #304 @ 0x130 │ │ │ │ add r0, r0, #63 @ 0x3f │ │ │ │ bic r3, r0, #63 @ 0x3f │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ str r3, [r7, #244] @ 0xf4 │ │ │ │ - beq 454470 │ │ │ │ + beq 454488 │ │ │ │ ldr r1, [sp, #128] @ 0x80 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ sub r0, r1, #1 │ │ │ │ add r0, r0, r3 │ │ │ │ str r2, [sp, #4] │ │ │ │ bl 1d5888 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ add r0, r0, #15 │ │ │ │ bic r3, r0, #15 │ │ │ │ str r3, [sp, #92] @ 0x5c │ │ │ │ mvn r3, #15 │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ mov r3, #15 │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ - b 454120 │ │ │ │ + b 454138 │ │ │ │ ldrb r2, [r7, #264] @ 0x108 │ │ │ │ bic r2, r2, #48 @ 0x30 │ │ │ │ strb r2, [r7, #264] @ 0x108 │ │ │ │ - b 453e68 │ │ │ │ + b 453e80 │ │ │ │ ldrb r2, [fp, #53] @ 0x35 │ │ │ │ cmp r2, #6 │ │ │ │ - bne 454064 │ │ │ │ - b 453e68 │ │ │ │ + bne 45407c │ │ │ │ + b 453e80 │ │ │ │ ldrb r0, [fp, #32] │ │ │ │ and r0, r0, #7 │ │ │ │ cmp r0, #2 │ │ │ │ moveq ip, r3 │ │ │ │ orrne ip, r3, #1 │ │ │ │ cmp ip, #0 │ │ │ │ - beq 454854 │ │ │ │ + beq 45486c │ │ │ │ cmp r1, #0 │ │ │ │ strb r4, [r7, #308] @ 0x134 │ │ │ │ - bne 4547f4 │ │ │ │ + bne 45480c │ │ │ │ mov r0, #16 │ │ │ │ mov r1, #8 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ ldr r0, [fp, #56] @ 0x38 │ │ │ │ cmp r0, #3 │ │ │ │ - beq 4548a8 │ │ │ │ + beq 4548c0 │ │ │ │ ldrb r0, [fp, #32] │ │ │ │ and r0, r0, #7 │ │ │ │ cmp r0, #2 │ │ │ │ orrne r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 454914 │ │ │ │ + beq 45492c │ │ │ │ mov r6, #1 │ │ │ │ lsl r6, r6, r1 │ │ │ │ add r5, r4, #6 │ │ │ │ mov r3, #128 @ 0x80 │ │ │ │ sub r8, r6, #1 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ rsb r6, r6, #0 │ │ │ │ str r3, [r7, #304] @ 0x130 │ │ │ │ - b 453f1c │ │ │ │ + b 453f34 │ │ │ │ ldr r3, [r2, #-8] │ │ │ │ - ldr r1, [pc, #532] @ 454940 │ │ │ │ + ldr r1, [pc, #532] @ 454958 │ │ │ │ ldr ip, [r9, #24] │ │ │ │ adds r3, r3, r1 │ │ │ │ bic r3, r3, #4080 @ 0xff0 │ │ │ │ bic r3, r3, #15 │ │ │ │ umull lr, r0, ip, r3 │ │ │ │ ldr r1, [r2, #-4] │ │ │ │ str r3, [r7, #248] @ 0xf8 │ │ │ │ adc r1, r1, #0 │ │ │ │ mla r3, ip, r1, r0 │ │ │ │ str r1, [r7, #252] @ 0xfc │ │ │ │ str lr, [r2, #-8] │ │ │ │ str r3, [r2, #-4] │ │ │ │ - b 454488 │ │ │ │ + b 4544a0 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ mvn r6, #63 @ 0x3f │ │ │ │ mov r8, #63 @ 0x3f │ │ │ │ mov r5, #6 │ │ │ │ - b 453f04 │ │ │ │ + b 453f1c │ │ │ │ cmp r1, #0 │ │ │ │ strb r4, [r7, #308] @ 0x134 │ │ │ │ - bne 454814 │ │ │ │ + bne 45482c │ │ │ │ cmp fp, #0 │ │ │ │ - beq 454884 │ │ │ │ + beq 45489c │ │ │ │ ldr r3, [fp, #56] @ 0x38 │ │ │ │ cmp r3, #3 │ │ │ │ - bne 4548fc │ │ │ │ + bne 454914 │ │ │ │ ldrb r3, [fp, #52] @ 0x34 │ │ │ │ cmp r3, #6 │ │ │ │ - beq 4548d8 │ │ │ │ + beq 4548f0 │ │ │ │ mov r3, #32 │ │ │ │ mov r1, #7 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ mov r3, r1 │ │ │ │ and r5, r3, #255 @ 0xff │ │ │ │ mov r6, #1 │ │ │ │ lsl r6, r6, r1 │ │ │ │ mov r3, #4096 @ 0x1000 │ │ │ │ sub r8, r6, #1 │ │ │ │ str r3, [r7, #304] @ 0x130 │ │ │ │ rsb r6, r6, #0 │ │ │ │ - b 453f1c │ │ │ │ + b 453f34 │ │ │ │ mov r0, #16 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ mov r6, #1 │ │ │ │ lsl r6, r6, r1 │ │ │ │ and r5, r3, #255 @ 0xff │ │ │ │ mov r3, #4096 @ 0x1000 │ │ │ │ sub r8, r6, #1 │ │ │ │ str r3, [r7, #304] @ 0x130 │ │ │ │ rsb r6, r6, #0 │ │ │ │ - b 453f10 │ │ │ │ + b 453f28 │ │ │ │ mov r3, #4096 @ 0x1000 │ │ │ │ str r3, [r7, #304] @ 0x130 │ │ │ │ mov r3, #16 │ │ │ │ mvn r6, #255 @ 0xff │ │ │ │ mov r8, #255 @ 0xff │ │ │ │ mov r5, #8 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ - b 453f1c │ │ │ │ + b 453f34 │ │ │ │ mov r0, #32 │ │ │ │ add r3, r1, #6 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ mov r1, #7 │ │ │ │ - b 4547d4 │ │ │ │ + b 4547ec │ │ │ │ mov r1, #1 │ │ │ │ lsl r3, r1, r3 │ │ │ │ add r5, r5, #5 │ │ │ │ mov r0, #256 @ 0x100 │ │ │ │ sub r8, r3, #1 │ │ │ │ rsb r6, r3, #0 │ │ │ │ mov r3, #16 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ str r0, [r7, #304] @ 0x130 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ - b 453f20 │ │ │ │ + b 453f38 │ │ │ │ mov r4, #1 │ │ │ │ cmp r1, #0 │ │ │ │ strb r4, [r7, #308] @ 0x134 │ │ │ │ - beq 4548c8 │ │ │ │ + beq 4548e0 │ │ │ │ mov r3, #4096 @ 0x1000 │ │ │ │ str r3, [r7, #304] @ 0x130 │ │ │ │ mov r3, #32 │ │ │ │ mvn r6, #127 @ 0x7f │ │ │ │ mov r8, #127 @ 0x7f │ │ │ │ mov r5, #7 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ - b 453f1c │ │ │ │ + b 453f34 │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ str r3, [r7, #304] @ 0x130 │ │ │ │ mov r3, #32 │ │ │ │ mov r1, r4 │ │ │ │ mvn r6, #127 @ 0x7f │ │ │ │ mov r5, #7 │ │ │ │ mov r8, #127 @ 0x7f │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ - b 453f20 │ │ │ │ + b 453f38 │ │ │ │ ldrb r0, [fp, #52] @ 0x34 │ │ │ │ cmp r0, #6 │ │ │ │ - beq 454920 │ │ │ │ + beq 454938 │ │ │ │ add r3, r4, #6 │ │ │ │ - b 4547ac │ │ │ │ + b 4547c4 │ │ │ │ mov r0, #16 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ - b 45459c │ │ │ │ + b 4545b4 │ │ │ │ mov r0, #32 │ │ │ │ mov r1, #7 │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ - b 4546d8 │ │ │ │ + b 4546f0 │ │ │ │ ldrb r3, [fp, #53] @ 0x35 │ │ │ │ mov r1, #7 │ │ │ │ cmp r3, #6 │ │ │ │ mov r3, #32 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ moveq r0, #64 @ 0x40 │ │ │ │ mov r3, r1 │ │ │ │ - beq 4545a0 │ │ │ │ - b 4547ac │ │ │ │ + beq 4545b8 │ │ │ │ + b 4547c4 │ │ │ │ mov r3, #32 │ │ │ │ mov r1, #7 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ mov r0, #64 @ 0x40 │ │ │ │ mov r3, r1 │ │ │ │ - b 4545a0 │ │ │ │ + b 4545b8 │ │ │ │ add r5, r4, #6 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ - b 4547b0 │ │ │ │ + b 4547c8 │ │ │ │ ldrb r0, [fp, #53] @ 0x35 │ │ │ │ cmp r0, #6 │ │ │ │ - beq 4546e4 │ │ │ │ - b 4548b4 │ │ │ │ + beq 4546fc │ │ │ │ + b 4548cc │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq lr, r0, ror #5 │ │ │ │ + cmneq lr, r8, asr #5 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - qdsubeq ip, ip, lr │ │ │ │ + cmneq lr, r4, asr #32 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r2 │ │ │ │ mov r2, #0 │ │ │ │ @@ -1048465,46 +1048471,46 @@ │ │ │ │ mov r2, #2 │ │ │ │ mov r3, #1 │ │ │ │ strb r2, [r4, #2] │ │ │ │ cmp r0, #200 @ 0xc8 │ │ │ │ mov r2, #3 │ │ │ │ strb r3, [r4, #1] │ │ │ │ strb r2, [r4, #3] │ │ │ │ - beq 454a2c │ │ │ │ + beq 454a44 │ │ │ │ mov r5, r0 │ │ │ │ - bls 4549c4 │ │ │ │ - ldr r3, [pc, #308] @ 454ac4 │ │ │ │ + bls 4549dc │ │ │ │ + ldr r3, [pc, #308] @ 454adc │ │ │ │ cmp r0, r3 │ │ │ │ - beq 4549a8 │ │ │ │ - bhi 454a54 │ │ │ │ + beq 4549c0 │ │ │ │ + bhi 454a6c │ │ │ │ sub r3, r0, #300 @ 0x12c │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #1 │ │ │ │ - bhi 4549d0 │ │ │ │ + bhi 4549e8 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #1 │ │ │ │ strb r1, [r4] │ │ │ │ strb r2, [r4, #1] │ │ │ │ strb r3, [r4, #2] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ sub r3, r0, #164 @ 0xa4 │ │ │ │ bics r3, r3, #4 │ │ │ │ - beq 454a20 │ │ │ │ + beq 454a38 │ │ │ │ mov r0, r5 │ │ │ │ bl 3138cc │ │ │ │ cmp r5, #134 @ 0x86 │ │ │ │ moveq r6, #0 │ │ │ │ andne r6, r0, #1 │ │ │ │ cmp r6, #0 │ │ │ │ - bne 454a64 │ │ │ │ + bne 454a7c │ │ │ │ mov r0, r5 │ │ │ │ bl 313898 │ │ │ │ subs r7, r0, #0 │ │ │ │ - beq 454a80 │ │ │ │ + beq 454a98 │ │ │ │ mov r3, #5 │ │ │ │ strb r6, [r4, #1] │ │ │ │ strb r6, [r4, #2] │ │ │ │ strb r3, [r4, #3] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r5 │ │ │ │ bl 313814 │ │ │ │ @@ -1048519,33 +1048525,33 @@ │ │ │ │ movne r2, #4 │ │ │ │ strbeq r3, [r4, #1] │ │ │ │ strbeq r3, [r4, #2] │ │ │ │ strbeq r2, [r4, #3] │ │ │ │ strbne r3, [r4] │ │ │ │ strbne r2, [r4, #1] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r3, [pc, #108] @ 454ac8 │ │ │ │ + ldr r3, [pc, #108] @ 454ae0 │ │ │ │ cmp r0, r3 │ │ │ │ - beq 4549a8 │ │ │ │ - b 4549d0 │ │ │ │ + beq 4549c0 │ │ │ │ + b 4549e8 │ │ │ │ mov r3, #4 │ │ │ │ mov r2, #0 │ │ │ │ strb r3, [r4] │ │ │ │ strb r3, [r4, #1] │ │ │ │ strb r3, [r4, #2] │ │ │ │ strb r2, [r4, #3] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r5 │ │ │ │ bl 313b3c │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 454ab4 │ │ │ │ + bne 454acc │ │ │ │ mov r0, r5 │ │ │ │ bl 313acc │ │ │ │ cmp r0, #0 │ │ │ │ - beq 454a10 │ │ │ │ + beq 454a28 │ │ │ │ mov r3, #1 │ │ │ │ strb r6, [r4, #1] │ │ │ │ strb r6, [r4, #2] │ │ │ │ strb r3, [r4, #3] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ strb r7, [r4, #1] │ │ │ │ strb r7, [r4, #2] │ │ │ │ @@ -1048553,71 +1048559,71 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ @ instruction: 0x000001bf │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ - ldr ip, [pc, #168] @ 454b8c │ │ │ │ - ldr r3, [pc, #168] @ 454b90 │ │ │ │ + ldr ip, [pc, #168] @ 454ba4 │ │ │ │ + ldr r3, [pc, #168] @ 454ba8 │ │ │ │ sub sp, sp, #20 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r3, [ip, r3] │ │ │ │ add r4, sp, #4 │ │ │ │ mov r5, r0 │ │ │ │ mov r2, r4 │ │ │ │ ldr r0, [r0, #40] @ 0x28 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r3, #0 │ │ │ │ - bl 454944 │ │ │ │ + bl 45495c │ │ │ │ add r2, sp, #8 │ │ │ │ add r1, r5, #36 @ 0x24 │ │ │ │ mov r0, r4 │ │ │ │ bl 314160 │ │ │ │ ldrb r0, [sp, #9] │ │ │ │ ldrb r2, [sp, #8] │ │ │ │ ldrb r3, [sp, #10] │ │ │ │ lsl r0, r0, #7 │ │ │ │ lsl r2, r2, #4 │ │ │ │ and r2, r2, #112 @ 0x70 │ │ │ │ - ldr r1, [pc, #84] @ 454b94 │ │ │ │ + ldr r1, [pc, #84] @ 454bac │ │ │ │ ldrb ip, [sp, #11] │ │ │ │ and r0, r0, #896 @ 0x380 │ │ │ │ lsl r3, r3, #10 │ │ │ │ orr r0, r0, r2 │ │ │ │ and r3, r3, #7168 @ 0x1c00 │ │ │ │ orr r0, r0, r3 │ │ │ │ - ldr r2, [pc, #60] @ 454b98 │ │ │ │ + ldr r2, [pc, #60] @ 454bb0 │ │ │ │ and r3, r1, ip, lsl #13 │ │ │ │ orr r0, r0, r3 │ │ │ │ - ldr r3, [pc, #40] @ 454b90 │ │ │ │ + ldr r3, [pc, #40] @ 454ba8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 454b88 │ │ │ │ + bne 454ba0 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq lr, r0, lsl r5 │ │ │ │ + strdeq fp, [lr, #-72]! @ 0xffffffb8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - @ instruction: 0x016eb494 │ │ │ │ + cmneq lr, ip, ror r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3904] @ 0xf40 │ │ │ │ sub sp, sp, #156 @ 0x9c │ │ │ │ mov r5, r2 │ │ │ │ - ldr r2, [pc, #3436] @ 455928 │ │ │ │ + ldr r2, [pc, #3436] @ 455940 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ - ldr r3, [pc, #3432] @ 45592c │ │ │ │ + ldr r3, [pc, #3432] @ 455944 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r1] │ │ │ │ str r1, [sp, #64] @ 0x40 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r9, [r5, #16] │ │ │ │ ldr r6, [r7, #268] @ 0x10c │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -1048634,90 +1048640,90 @@ │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r7, #288] @ 0x120 │ │ │ │ str r2, [sp, #28] │ │ │ │ str r3, [sp, #24] │ │ │ │ bl 2e1e94 │ │ │ │ ldr r8, [r5, #40] @ 0x28 │ │ │ │ subs sl, r0, #0 │ │ │ │ - beq 4558f0 │ │ │ │ + beq 455908 │ │ │ │ ldr fp, [sl, #12] │ │ │ │ cmp fp, #1 │ │ │ │ - bls 454ca8 │ │ │ │ + bls 454cc0 │ │ │ │ mov r0, r8 │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 455698 │ │ │ │ + beq 4556b0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ cmp r3, #1 │ │ │ │ - beq 455698 │ │ │ │ + beq 4556b0 │ │ │ │ ldr sl, [sl, #16] │ │ │ │ cmp sl, #1 │ │ │ │ - bls 454d0c │ │ │ │ + bls 454d24 │ │ │ │ mov r0, r8 │ │ │ │ bl 2e1e94 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ cmp r3, #1 │ │ │ │ - bne 454d38 │ │ │ │ + bne 454d50 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r1, sl │ │ │ │ sub r0, r3, #1 │ │ │ │ add r0, r0, sl │ │ │ │ bl 1d5888 │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ cmp r3, #3 │ │ │ │ str r0, [sp, #24] │ │ │ │ - bne 454d44 │ │ │ │ + bne 454d5c │ │ │ │ ldr sl, [r7, #276] @ 0x114 │ │ │ │ lsr sl, sl, r9 │ │ │ │ cmp sl, #1 │ │ │ │ movcc sl, #1 │ │ │ │ str sl, [sp, #60] @ 0x3c │ │ │ │ - b 454d68 │ │ │ │ - bne 454cd4 │ │ │ │ + b 454d80 │ │ │ │ + bne 454cec │ │ │ │ mov r0, r8 │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 454d00 │ │ │ │ + beq 454d18 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ cmp r3, #1 │ │ │ │ - bls 454c4c │ │ │ │ + bls 454c64 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ mul r2, r3, r2 │ │ │ │ str r2, [sp, #28] │ │ │ │ ldr sl, [sl, #16] │ │ │ │ cmp sl, #1 │ │ │ │ - bls 454d0c │ │ │ │ + bls 454d24 │ │ │ │ mov r0, r8 │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 454c6c │ │ │ │ + beq 454c84 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ cmp r3, #1 │ │ │ │ - bne 454d38 │ │ │ │ - b 454c6c │ │ │ │ + bne 454d50 │ │ │ │ + b 454c84 │ │ │ │ ldr sl, [sl, #16] │ │ │ │ cmp sl, #1 │ │ │ │ - bhi 454c6c │ │ │ │ + bhi 454c84 │ │ │ │ cmp sl, #1 │ │ │ │ - bne 454d38 │ │ │ │ + bne 454d50 │ │ │ │ mov r0, r8 │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 454d38 │ │ │ │ + beq 454d50 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrhi r2, [sp, #24] │ │ │ │ mulhi r2, r3, r2 │ │ │ │ strhi r2, [sp, #24] │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ cmp r3, #3 │ │ │ │ - beq 454c90 │ │ │ │ + beq 454ca8 │ │ │ │ cmp r3, #2 │ │ │ │ ldr r3, [r5, #28] │ │ │ │ - ldreq sl, [pc, #3036] @ 455930 │ │ │ │ + ldreq sl, [pc, #3036] @ 455948 │ │ │ │ moveq r2, r3 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ umulleq r3, r2, sl, r2 │ │ │ │ ldrne sl, [sp, #60] @ 0x3c │ │ │ │ moveq sl, r2 │ │ │ │ lsreq sl, sl, #2 │ │ │ │ ldrb fp, [r7, #264] @ 0x108 │ │ │ │ @@ -1048756,15 +1048762,15 @@ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ and r3, r2, r1 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ ands r2, fp, #1 │ │ │ │ ldr r3, [r7, #256] @ 0x100 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ streq r2, [sp, #88] @ 0x58 │ │ │ │ - beq 454e28 │ │ │ │ + beq 454e40 │ │ │ │ ldr r2, [r7, #244] @ 0xf4 │ │ │ │ lsr r2, r2, r9 │ │ │ │ cmp r2, #1 │ │ │ │ movcc r2, #1 │ │ │ │ add r2, r2, #63 @ 0x3f │ │ │ │ bic r3, r2, #63 @ 0x3f │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ @@ -1048772,27 +1048778,27 @@ │ │ │ │ lsr r9, fp, #3 │ │ │ │ and r3, r2, #3 │ │ │ │ and r9, r9, #1 │ │ │ │ mov r1, r3 │ │ │ │ mov r2, r9 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl 45395c │ │ │ │ + bl 453974 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov r2, r9 │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, r8 │ │ │ │ - bl 453a8c │ │ │ │ + bl 453aa4 │ │ │ │ tst fp, #48 @ 0x30 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ - beq 4555d4 │ │ │ │ + beq 4555ec │ │ │ │ ands r9, fp, #4 │ │ │ │ - bne 455638 │ │ │ │ + bne 455650 │ │ │ │ cmp r6, #15 │ │ │ │ - bls 4558d8 │ │ │ │ + bls 4558f0 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ and r2, fp, #1 │ │ │ │ sub r9, r3, #3 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ clz r9, r9 │ │ │ │ eor r2, r2, #1 │ │ │ │ @@ -1048801,28 +1048807,28 @@ │ │ │ │ sub r3, r8, #146 @ 0x92 │ │ │ │ bic r3, r3, #2 │ │ │ │ cmp r3, #0 │ │ │ │ cmpne r8, #200 @ 0xc8 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #0 │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ - bne 455798 │ │ │ │ + bne 4557b0 │ │ │ │ cmp r8, #200 @ 0xc8 │ │ │ │ - beq 4555b4 │ │ │ │ + beq 4555cc │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ cmp r2, #145 @ 0x91 │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ lsleq fp, r2, #22 │ │ │ │ lsl r6, r1, #30 │ │ │ │ andeq fp, fp, #1069547520 @ 0x3fc00000 │ │ │ │ - beq 454efc │ │ │ │ + beq 454f14 │ │ │ │ mov fp, #201326592 @ 0xc000000 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, #1 │ │ │ │ str r3, [sp, #108] @ 0x6c │ │ │ │ moveq r3, #48 @ 0x30 │ │ │ │ @@ -1048845,21 +1048851,21 @@ │ │ │ │ subs r9, r0, #0 │ │ │ │ ldrne r9, [r9, #56] @ 0x38 │ │ │ │ mov r0, r5 │ │ │ │ subne r9, r9, #1 │ │ │ │ clzne r9, r9 │ │ │ │ lsrne r9, r9, #5 │ │ │ │ lslne r9, r9, #2 │ │ │ │ - bl 454acc │ │ │ │ + bl 454ae4 │ │ │ │ ldr lr, [sp, #24] │ │ │ │ - ldr r2, [pc, #2488] @ 455934 │ │ │ │ - ldr ip, [pc, #2488] @ 455938 │ │ │ │ + ldr r2, [pc, #2488] @ 45594c │ │ │ │ + ldr ip, [pc, #2488] @ 455950 │ │ │ │ and r2, r2, lr, lsl #15 │ │ │ │ ldr lr, [sp, #52] @ 0x34 │ │ │ │ - ldr r1, [pc, #2480] @ 45593c │ │ │ │ + ldr r1, [pc, #2480] @ 455954 │ │ │ │ and ip, ip, lr, lsl #7 │ │ │ │ ldr lr, [sp, #36] @ 0x24 │ │ │ │ and r1, r1, sl, lsl #17 │ │ │ │ orr lr, r1, lr │ │ │ │ ldr r1, [r5, #20] │ │ │ │ rsb r3, r8, #31 │ │ │ │ sub r1, r1, #1 │ │ │ │ @@ -1048902,48 +1048908,48 @@ │ │ │ │ mov r0, r8 │ │ │ │ bl 1d52e4 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r5, #32] │ │ │ │ bl 1d5a10 │ │ │ │ bl 1d5c94 │ │ │ │ mov r2, #0 │ │ │ │ - ldr r3, [pc, #2280] @ 455940 │ │ │ │ + ldr r3, [pc, #2280] @ 455958 │ │ │ │ bl 1d4e68 │ │ │ │ bl 1d581c │ │ │ │ ldrb fp, [r7, #264] @ 0x108 │ │ │ │ tst fp, #4 │ │ │ │ orrne r9, r9, #134217728 @ 0x8000000 │ │ │ │ strne r9, [r4, #56] @ 0x38 │ │ │ │ ldr r9, [r5, #40] @ 0x28 │ │ │ │ sub r2, r9, #436 @ 0x1b4 │ │ │ │ sub r2, r2, #3 │ │ │ │ cmp r2, #8 │ │ │ │ lsl r0, r0, #20 │ │ │ │ lsr r0, r0, #20 │ │ │ │ str r0, [r4, #68] @ 0x44 │ │ │ │ - bhi 45518c │ │ │ │ - ldr r1, [pc, #2224] @ 455944 │ │ │ │ + bhi 4551a4 │ │ │ │ + ldr r1, [pc, #2224] @ 45595c │ │ │ │ lsr r2, r1, r2 │ │ │ │ tst r2, #1 │ │ │ │ - beq 45518c │ │ │ │ + beq 4551a4 │ │ │ │ ldr r3, [r5, #48] @ 0x30 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ cmp r3, #1 │ │ │ │ ldr r3, [r5, #52] @ 0x34 │ │ │ │ orreq r6, r6, #65536 @ 0x10000 │ │ │ │ streq r6, [r4, #44] @ 0x2c │ │ │ │ cmp r3, #1 │ │ │ │ ldreq r3, [r4, #44] @ 0x2c │ │ │ │ ldr r0, [r5, #12] │ │ │ │ orreq r3, r3, #262144 @ 0x40000 │ │ │ │ streq r3, [r4, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr ip, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 455808 │ │ │ │ + beq 455820 │ │ │ │ ldr r3, [r4, #56] @ 0x38 │ │ │ │ add r1, sp, #120 @ 0x78 │ │ │ │ orr r3, r3, #268435456 @ 0x10000000 │ │ │ │ str r3, [r4, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ add r5, r8, #15 │ │ │ │ sub lr, r3, #4 │ │ │ │ @@ -1048954,15 +1048960,15 @@ │ │ │ │ ldr r3, [r3, r5, lsl #3] │ │ │ │ mla r3, r7, ip, r3 │ │ │ │ adds r3, r3, r2 │ │ │ │ str r3, [r1, #-8] │ │ │ │ adc r3, r0, #0 │ │ │ │ cmp lr, r6 │ │ │ │ str r3, [r1, #-4] │ │ │ │ - bne 4550f8 │ │ │ │ + bne 455110 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ ldr r1, [sp, #124] @ 0x7c │ │ │ │ ldr r0, [r3, #4] │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ str r3, [r4, #60] @ 0x3c │ │ │ │ ldr ip, [sp, #104] @ 0x68 │ │ │ │ ldr r3, [r0, #240] @ 0xf0 │ │ │ │ @@ -1048980,15 +1048986,15 @@ │ │ │ │ and r3, r3, r2 │ │ │ │ lsl r3, r3, #8 │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ str r3, [r4, #68] @ 0x44 │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ strd r0, [r4, #72] @ 0x48 │ │ │ │ strd r2, [r4, #80] @ 0x50 │ │ │ │ - b 455588 │ │ │ │ + b 4555a0 │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ ldr r1, [sp, #84] @ 0x54 │ │ │ │ mla r2, r1, r3, r2 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ adds r3, r2, r3 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ @@ -1048997,23 +1049003,23 @@ │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ lsr r2, r3, #6 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r2, #127 @ 0x7f │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ - bne 4556b4 │ │ │ │ + bne 4556cc │ │ │ │ ldr r3, [r7, #256] @ 0x100 │ │ │ │ ldr r2, [r7, #260] @ 0x104 │ │ │ │ lsr r1, r3, #2 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ orr r3, r1, r2, lsl #30 │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ cmp sl, #3 │ │ │ │ - bne 455210 │ │ │ │ + bne 455228 │ │ │ │ ldr r2, [r7, #280] @ 0x118 │ │ │ │ ldr r1, [r4, #56] @ 0x38 │ │ │ │ add r2, r7, r2, lsl #3 │ │ │ │ ldr r2, [r2, #-4] │ │ │ │ lsl r2, r2, #11 │ │ │ │ and r2, r2, #125829120 @ 0x7800000 │ │ │ │ orr r2, r1, r2 │ │ │ │ @@ -1049031,26 +1049037,26 @@ │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ and sl, r3, #255 @ 0xff │ │ │ │ bl 2e1e94 │ │ │ │ cmp r6, #1 │ │ │ │ ldr r2, [r0, #56] @ 0x38 │ │ │ │ mov r1, r0 │ │ │ │ - bls 455278 │ │ │ │ + bls 455290 │ │ │ │ str r0, [sp, #88] @ 0x58 │ │ │ │ mov r0, r9 │ │ │ │ str r2, [sp, #104] @ 0x68 │ │ │ │ bl 313908 │ │ │ │ ldr r1, [sp, #88] @ 0x58 │ │ │ │ ldr r2, [sp, #104] @ 0x68 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 4557d8 │ │ │ │ + beq 4557f0 │ │ │ │ mov ip, #0 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ - ldr r0, [pc, #1728] @ 455948 │ │ │ │ + ldr r0, [pc, #1728] @ 455960 │ │ │ │ orr r6, r6, #1 │ │ │ │ str r3, [r4, #172] @ 0xac │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [r4, #192] @ 0xc0 │ │ │ │ clz r6, r6 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ rsb r6, r6, #31 │ │ │ │ @@ -1049067,20 +1049073,20 @@ │ │ │ │ lsr lr, lr, #5 │ │ │ │ orr r0, r0, lr, lsl #13 │ │ │ │ orr r0, r0, ip │ │ │ │ cmp r2, #3 │ │ │ │ orr r2, r0, #5242880 @ 0x500000 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ str r2, [r4, #188] @ 0xbc │ │ │ │ - ldr r2, [pc, #1632] @ 45594c │ │ │ │ + ldr r2, [pc, #1632] @ 455964 │ │ │ │ and r2, r2, r3, lsl #4 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ orr r2, r2, r3 │ │ │ │ str r2, [r4, #176] @ 0xb0 │ │ │ │ - beq 455660 │ │ │ │ + beq 455678 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [r4, #8] │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ str r3, [r4, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ str r3, [r4, #16] │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ @@ -1049089,27 +1049095,27 @@ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [r4] │ │ │ │ and r6, r6, #3 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r9 │ │ │ │ str r3, [r4, #4] │ │ │ │ - bl 453b18 │ │ │ │ + bl 453b30 │ │ │ │ cmp r0, #255 @ 0xff │ │ │ │ mov r8, r0 │ │ │ │ - beq 455588 │ │ │ │ + beq 4555a0 │ │ │ │ lsr r2, fp, #3 │ │ │ │ mov r1, r6 │ │ │ │ and r2, r2, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl 453b5c │ │ │ │ + bl 453b74 │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ cmp r3, #0 │ │ │ │ mov r6, r0 │ │ │ │ - beq 455610 │ │ │ │ + beq 455628 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ cmp r3, #0 │ │ │ │ movne r9, #48 @ 0x30 │ │ │ │ mov r3, #20480 @ 0x5000 │ │ │ │ moveq r9, #145 @ 0x91 │ │ │ │ str r3, [sp, #16] │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ @@ -1049128,28 +1049134,28 @@ │ │ │ │ subs fp, r0, #0 │ │ │ │ ldrne fp, [fp, #56] @ 0x38 │ │ │ │ mov r0, r5 │ │ │ │ subne fp, fp, #1 │ │ │ │ clzne fp, fp │ │ │ │ lsrne fp, fp, #5 │ │ │ │ lslne fp, fp, #2 │ │ │ │ - bl 454acc │ │ │ │ + bl 454ae4 │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ ldr r2, [r4, #48] @ 0x30 │ │ │ │ cmp r3, #2 │ │ │ │ str r2, [r4, #112] @ 0x70 │ │ │ │ ldr r2, [sp, #92] @ 0x5c │ │ │ │ lslne r3, r3, #29 │ │ │ │ moveq r3, #536870912 @ 0x20000000 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [r4, #116] @ 0x74 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ str r3, [r4, #124] @ 0x7c │ │ │ │ - ldr r3, [pc, #1320] @ 45593c │ │ │ │ + ldr r3, [pc, #1320] @ 455954 │ │ │ │ orr sl, sl, fp │ │ │ │ and r3, r3, r2, lsl #17 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ add r1, r4, #68 @ 0x44 │ │ │ │ orr r3, r3, r2 │ │ │ │ str r3, [r4, #128] @ 0x80 │ │ │ │ ldr r3, [r4, #56] @ 0x38 │ │ │ │ @@ -1049162,15 +1049168,15 @@ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ str r3, [r4, #28] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ str r3, [r4, #32] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, #0 │ │ │ │ movne r3, #0 │ │ │ │ - bne 455478 │ │ │ │ + bne 455490 │ │ │ │ ldr r3, [r7, #280] @ 0x118 │ │ │ │ ldr r2, [r5, #16] │ │ │ │ sub r3, r3, #1 │ │ │ │ subs r3, r3, r2 │ │ │ │ movne r3, #1 │ │ │ │ strb r3, [r4, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ @@ -1049236,93 +1049242,93 @@ │ │ │ │ clz r3, r3 │ │ │ │ rsb r3, r3, #31 │ │ │ │ lsl r3, r3, #3 │ │ │ │ orr r2, r2, r1 │ │ │ │ and r3, r3, #24 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [r4, #200] @ 0xc8 │ │ │ │ - ldr r2, [pc, #960] @ 455950 │ │ │ │ - ldr r3, [pc, #920] @ 45592c │ │ │ │ + ldr r2, [pc, #960] @ 455968 │ │ │ │ + ldr r3, [pc, #920] @ 455944 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #148] @ 0x94 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 455924 │ │ │ │ + bne 45593c │ │ │ │ add sp, sp, #156 @ 0x9c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 455870 │ │ │ │ + beq 455888 │ │ │ │ mov r3, #0 │ │ │ │ mov fp, #981467136 @ 0x3a800000 │ │ │ │ mov r6, r3 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ - b 454efc │ │ │ │ + b 454f14 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ands r2, fp, #1 │ │ │ │ sub r9, r3, #3 │ │ │ │ clz r9, r9 │ │ │ │ lsr r9, r9, #5 │ │ │ │ - beq 45585c │ │ │ │ + beq 455874 │ │ │ │ cmp r6, #15 │ │ │ │ movhi r6, #0 │ │ │ │ movls r6, #1 │ │ │ │ bic r3, r6, fp, lsr #2 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ eor r3, r3, #1 │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ str r3, [sp, #8] │ │ │ │ - b 454ea0 │ │ │ │ + b 454eb8 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ sub r3, r8, #145 @ 0x91 │ │ │ │ clz r3, r3 │ │ │ │ lsr r3, r3, #5 │ │ │ │ tst r3, r2 │ │ │ │ - beq 4558a4 │ │ │ │ + beq 4558bc │ │ │ │ mov r9, #48 @ 0x30 │ │ │ │ mov r3, #20480 @ 0x5000 │ │ │ │ str r3, [sp, #16] │ │ │ │ - b 455388 │ │ │ │ + b 4553a0 │ │ │ │ and r3, fp, #1 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ eor r3, r3, #1 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #4] │ │ │ │ sub r9, r3, #3 │ │ │ │ clz r9, r9 │ │ │ │ lsr r9, r9, #5 │ │ │ │ - b 454ea0 │ │ │ │ + b 454eb8 │ │ │ │ ldrb r2, [r1, #52] @ 0x34 │ │ │ │ cmp r2, #6 │ │ │ │ - beq 4552fc │ │ │ │ + beq 455314 │ │ │ │ ldr r2, [r5, #24] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ lsl r2, r2, #21 │ │ │ │ lsr r2, r2, #21 │ │ │ │ ldr r0, [r5, #28] │ │ │ │ orr r2, r2, r1, lsl #28 │ │ │ │ - ldr r1, [pc, #712] @ 455954 │ │ │ │ + ldr r1, [pc, #712] @ 45596c │ │ │ │ and r1, r1, r0, lsl #16 │ │ │ │ orr r2, r2, r1 │ │ │ │ str r2, [r4, #204] @ 0xcc │ │ │ │ - b 4552fc │ │ │ │ + b 455314 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r1, fp │ │ │ │ sub r0, r3, #1 │ │ │ │ add r0, r0, fp │ │ │ │ bl 1d5888 │ │ │ │ str r0, [sp, #28] │ │ │ │ - b 454cd4 │ │ │ │ + b 454cec │ │ │ │ add r2, sp, #116 @ 0x74 │ │ │ │ add r1, sp, #112 @ 0x70 │ │ │ │ mov r0, r7 │ │ │ │ - bl 453be4 │ │ │ │ + bl 453bfc │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [r4, #72] @ 0x48 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ ldr r3, [r4, #56] @ 0x38 │ │ │ │ ldr r2, [r7, #256] @ 0x100 │ │ │ │ orr r3, r3, #268435456 @ 0x10000000 │ │ │ │ @@ -1049357,53 +1049363,53 @@ │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ ldr sl, [r5, #44] @ 0x2c │ │ │ │ ldr r9, [r5, #40] @ 0x28 │ │ │ │ ldrb fp, [r7, #264] @ 0x108 │ │ │ │ cmp r0, #1 │ │ │ │ subhi r3, r0, #1 │ │ │ │ orrhi r3, r3, #1 │ │ │ │ - ldrhi r2, [pc, #468] @ 455948 │ │ │ │ + ldrhi r2, [pc, #468] @ 455960 │ │ │ │ clzhi r3, r3 │ │ │ │ rsbhi r3, r3, #32 │ │ │ │ andhi r2, r2, r3, lsl #12 │ │ │ │ ldr r3, [r4, #84] @ 0x54 │ │ │ │ movls r2, #0 │ │ │ │ orr r3, r1, r3 │ │ │ │ orr r3, r3, r6 │ │ │ │ orr r3, r3, r2 │ │ │ │ str r3, [r4, #84] @ 0x54 │ │ │ │ - b 4551e8 │ │ │ │ + b 455200 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ cmp r2, #145 @ 0x91 │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ lsl r6, r1, #30 │ │ │ │ - beq 4558c4 │ │ │ │ + beq 4558dc │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ str r3, [sp, #108] @ 0x6c │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ mov fp, #201326592 @ 0xc000000 │ │ │ │ str r3, [sp, #20] │ │ │ │ - b 454f18 │ │ │ │ + b 454f30 │ │ │ │ cmp r2, #3 │ │ │ │ movne ip, #262144 @ 0x40000 │ │ │ │ - bne 45527c │ │ │ │ + bne 455294 │ │ │ │ ldrb ip, [r1, #52] @ 0x34 │ │ │ │ cmp ip, #6 │ │ │ │ - bne 455278 │ │ │ │ + bne 455290 │ │ │ │ ldrb ip, [r1, #53] @ 0x35 │ │ │ │ sub ip, ip, #6 │ │ │ │ clz ip, ip │ │ │ │ lsr ip, ip, #5 │ │ │ │ lsl ip, ip, #18 │ │ │ │ - b 45527c │ │ │ │ + b 455294 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ add r1, sp, #120 @ 0x78 │ │ │ │ sub lr, r3, #4 │ │ │ │ add r6, r3, #8 │ │ │ │ lsl r5, r8, #3 │ │ │ │ ldr r7, [lr, #4]! │ │ │ │ add r1, r1, #8 │ │ │ │ @@ -1049415,104 +1049421,104 @@ │ │ │ │ ldreq r7, [r9, #4] │ │ │ │ mla r3, ip, r7, r3 │ │ │ │ adds r3, r3, r2 │ │ │ │ str r3, [r1, #-8] │ │ │ │ adc r3, r0, #0 │ │ │ │ cmp lr, r6 │ │ │ │ str r3, [r1, #-4] │ │ │ │ - bne 45581c │ │ │ │ - b 455124 │ │ │ │ + bne 455834 │ │ │ │ + b 45513c │ │ │ │ mov r3, #1 │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str r2, [sp, #8] │ │ │ │ - b 454ea0 │ │ │ │ + b 454eb8 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ cmp r2, #145 @ 0x91 │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ cmp r3, #0 │ │ │ │ lsl r6, r2, #30 │ │ │ │ - bne 454ef4 │ │ │ │ + bne 454f0c │ │ │ │ ldr r3, [sp, #20] │ │ │ │ lsl fp, r3, #22 │ │ │ │ and fp, fp, #1069547520 @ 0x3fc00000 │ │ │ │ - b 454efc │ │ │ │ + b 454f14 │ │ │ │ ldr r2, [sp, #100] @ 0x64 │ │ │ │ and r9, r8, #255 @ 0xff │ │ │ │ orrs r3, r3, r2 │ │ │ │ - bne 45562c │ │ │ │ - ldr r3, [pc, #156] @ 455958 │ │ │ │ + bne 455644 │ │ │ │ + ldr r3, [pc, #156] @ 455970 │ │ │ │ and r3, r3, r8, lsl #7 │ │ │ │ str r3, [sp, #16] │ │ │ │ - b 455388 │ │ │ │ + b 4553a0 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ lsl fp, r2, #22 │ │ │ │ and fp, fp, #1069547520 @ 0x3fc00000 │ │ │ │ str r3, [sp, #108] @ 0x6c │ │ │ │ - b 454f18 │ │ │ │ + b 454f30 │ │ │ │ mov r3, #1 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str r9, [sp, #96] @ 0x60 │ │ │ │ str r9, [sp, #4] │ │ │ │ str r9, [sp, #8] │ │ │ │ - b 454ea0 │ │ │ │ + b 454eb8 │ │ │ │ mov r0, r8 │ │ │ │ bl 2e1e94 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 454d38 │ │ │ │ + beq 454d50 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ cmp r3, #1 │ │ │ │ - bls 454d24 │ │ │ │ + bls 454d3c │ │ │ │ ldr r2, [sp, #28] │ │ │ │ mov r0, r8 │ │ │ │ mul r2, r3, r2 │ │ │ │ str r2, [sp, #28] │ │ │ │ bl 2e1e94 │ │ │ │ - b 454d1c │ │ │ │ + b 454d34 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq lr, r8, lsr r4 │ │ │ │ + cmneq lr, r0, lsr #8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - bge fef003e4 @@Base+0xfd3c78dc> │ │ │ │ + bge fef003fc @@Base+0xfd3c78f4> │ │ │ │ svccc 0x00ff8000 │ │ │ │ svcne 0x00ffff80 │ │ │ │ svccc 0x00fe0000 │ │ │ │ rsbsmi r0, r0, r0 │ │ │ │ andeq r0, r0, r5, lsl #2 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ svceq 0x00fff800 │ │ │ │ - cmneq lr, r8, ror #20 │ │ │ │ + cmneq lr, r0, asr sl │ │ │ │ ldrbeq r0, [pc, r0]! │ │ │ │ andeq r7, r0, r0, lsl #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ mov fp, r2 │ │ │ │ - ldr r2, [pc, #368] @ 455ae8 │ │ │ │ - ldr r3, [pc, #368] @ 455aec │ │ │ │ + ldr r2, [pc, #368] @ 455b00 │ │ │ │ + ldr r3, [pc, #368] @ 455b04 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ mov r6, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ mov r3, #0 │ │ │ │ bl 2e1e94 │ │ │ │ ldr r9, [sp, #104] @ 0x68 │ │ │ │ ldr sl, [sp, #108] @ 0x6c │ │ │ │ subs r7, r0, #0 │ │ │ │ - beq 4559bc │ │ │ │ + beq 4559d4 │ │ │ │ ldr r5, [r7, #24] │ │ │ │ cmp r5, #7 │ │ │ │ - bhi 455acc │ │ │ │ + bhi 455ae4 │ │ │ │ mov r5, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r3 │ │ │ │ mov r2, r5 │ │ │ │ and r0, r9, #63 @ 0x3f │ │ │ │ bl 1d6394 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ @@ -1049533,26 +1049539,26 @@ │ │ │ │ orr r0, r0, ip, lsl #24 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ mov r0, r4 │ │ │ │ bl 53d00 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 453a8c │ │ │ │ + bl 453aa4 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ lsl r5, r5, #16 │ │ │ │ orr r5, r5, #-2147483632 @ 0x80000010 │ │ │ │ mov fp, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 45395c │ │ │ │ + bl 453974 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, sp │ │ │ │ - bl 454acc │ │ │ │ + bl 454ae4 │ │ │ │ cmp r7, #0 │ │ │ │ ldrne r2, [r7, #56] @ 0x38 │ │ │ │ lsl r3, r6, #22 │ │ │ │ and r3, r3, #1069547520 @ 0x3fc00000 │ │ │ │ str r5, [r4, #8] │ │ │ │ str r9, [r4, #16] │ │ │ │ str sl, [r4, #20] │ │ │ │ @@ -1049560,37 +1049566,37 @@ │ │ │ │ orr r0, r0, fp, lsl #30 │ │ │ │ clzne r2, r2 │ │ │ │ orr r3, r3, r0 │ │ │ │ lsrne r2, r2, #5 │ │ │ │ orrne r3, r3, r2, lsl #2 │ │ │ │ str r3, [r4] │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ - ldr r2, [pc, #80] @ 455af0 │ │ │ │ + ldr r2, [pc, #80] @ 455b08 │ │ │ │ bic r8, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - ldr r3, [pc, #68] @ 455aec │ │ │ │ + ldr r3, [pc, #68] @ 455b04 │ │ │ │ add r2, pc, r2 │ │ │ │ str r8, [r4, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 455ae4 │ │ │ │ + bne 455afc │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ lsr r5, r5, #3 │ │ │ │ ldr r0, [sp, #112] @ 0x70 │ │ │ │ mov r1, r5 │ │ │ │ bl 1d5888 │ │ │ │ str r0, [sp, #112] @ 0x70 │ │ │ │ - b 4559c0 │ │ │ │ + b 4559d8 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq lr, r0, lsl #13 │ │ │ │ + cmneq lr, r8, ror #12 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq lr, r4, asr r5 │ │ │ │ + cmneq lr, ip, lsr r5 │ │ │ │ mov r3, #1 │ │ │ │ mov ip, #0 │ │ │ │ str r1, [r0, #268] @ 0x10c │ │ │ │ str r1, [r0, #296] @ 0x128 │ │ │ │ mov r1, #84 @ 0x54 │ │ │ │ str r3, [r0, #272] @ 0x110 │ │ │ │ str r3, [r0, #276] @ 0x114 │ │ │ │ @@ -1049598,81 +1049604,81 @@ │ │ │ │ strb ip, [r0, #266] @ 0x10a │ │ │ │ str ip, [r0, #300] @ 0x12c │ │ │ │ str r1, [r0, #288] @ 0x120 │ │ │ │ str r3, [r0, #284] @ 0x11c │ │ │ │ bx lr │ │ │ │ ldrb r3, [r0, #264] @ 0x108 │ │ │ │ tst r3, #1 │ │ │ │ - beq 455b58 │ │ │ │ + beq 455b70 │ │ │ │ tst r3, #4 │ │ │ │ - bne 455b98 │ │ │ │ + bne 455bb0 │ │ │ │ ldr r2, [r0, #268] @ 0x10c │ │ │ │ lsr r2, r2, r1 │ │ │ │ cmp r2, #15 │ │ │ │ - bls 455ba4 │ │ │ │ - ldr r0, [pc, #112] @ 455bc4 │ │ │ │ + bls 455bbc │ │ │ │ + ldr r0, [pc, #112] @ 455bdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ tst r3, #48 @ 0x30 │ │ │ │ - beq 455b78 │ │ │ │ + beq 455b90 │ │ │ │ tst r3, #4 │ │ │ │ - bne 455b78 │ │ │ │ + bne 455b90 │ │ │ │ ldr r2, [r0, #268] @ 0x10c │ │ │ │ lsr r2, r2, r1 │ │ │ │ cmp r2, #15 │ │ │ │ - bls 455bb8 │ │ │ │ + bls 455bd0 │ │ │ │ tst r3, #48 @ 0x30 │ │ │ │ - beq 455b8c │ │ │ │ - ldr r0, [pc, #64] @ 455bc8 │ │ │ │ + beq 455ba4 │ │ │ │ + ldr r0, [pc, #64] @ 455be0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #56] @ 455bcc │ │ │ │ + ldr r0, [pc, #56] @ 455be4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #48] @ 455bd0 │ │ │ │ + ldr r0, [pc, #48] @ 455be8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ tst r3, #48 @ 0x30 │ │ │ │ - beq 455b78 │ │ │ │ - ldr r0, [pc, #32] @ 455bd4 │ │ │ │ + beq 455b90 │ │ │ │ + ldr r0, [pc, #32] @ 455bec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #24] @ 455bd8 │ │ │ │ + ldr r0, [pc, #24] @ 455bf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq ip, fp, r8, lsr #19 │ │ │ │ - sbcseq ip, fp, ip, ror r9 │ │ │ │ - rsceq r8, sl, r0, ror r2 │ │ │ │ - sbcseq ip, fp, ip, asr r9 │ │ │ │ - rsceq r8, sl, r0, asr r2 │ │ │ │ - rsceq r8, sl, r4, asr #4 │ │ │ │ + sbcseq ip, fp, r0, lsr #19 │ │ │ │ + sbcseq ip, fp, r4, ror r9 │ │ │ │ + rsceq r8, sl, r8, ror #4 │ │ │ │ + sbcseq ip, fp, r4, asr r9 │ │ │ │ + rsceq r8, sl, r8, asr #4 │ │ │ │ + rsceq r8, sl, ip, lsr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ - ldr r2, [pc, #452] @ 455db8 │ │ │ │ + ldr r2, [pc, #452] @ 455dd0 │ │ │ │ sub sp, sp, #140 @ 0x8c │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [sp, #132] @ 0x84 │ │ │ │ - ldr r2, [pc, #440] @ 455dbc │ │ │ │ - ldr r3, [pc, #440] @ 455dc0 │ │ │ │ + ldr r2, [pc, #440] @ 455dd4 │ │ │ │ + ldr r3, [pc, #440] @ 455dd8 │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [sp, #124] @ 0x7c │ │ │ │ - ldr r2, [pc, #432] @ 455dc4 │ │ │ │ + ldr r2, [pc, #432] @ 455ddc │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r8, r0 │ │ │ │ mov r9, r0 │ │ │ │ mov sl, #0 │ │ │ │ str r3, [sp, #120] @ 0x78 │ │ │ │ str r2, [sp, #128] @ 0x80 │ │ │ │ ldr fp, [r9, #4] │ │ │ │ - ldr r3, [pc, #400] @ 455dc8 │ │ │ │ + ldr r3, [pc, #400] @ 455de0 │ │ │ │ cmp fp, #0 │ │ │ │ - beq 455db0 │ │ │ │ + beq 455dc8 │ │ │ │ ldr r2, [sp, #120] @ 0x78 │ │ │ │ ldr r0, [r8, #288] @ 0x120 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add r9, r9, #8 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ bl 2e1e94 │ │ │ │ @@ -1049720,23 +1049726,23 @@ │ │ │ │ ldrd r2, [ip] │ │ │ │ mov r1, sl │ │ │ │ strd r2, [sp, #96] @ 0x60 │ │ │ │ ldrd r2, [r8, #248] @ 0xf8 │ │ │ │ strd r2, [sp, #88] @ 0x58 │ │ │ │ str r0, [sp, #104] @ 0x68 │ │ │ │ mov r0, r8 │ │ │ │ - bl 455b28 │ │ │ │ + bl 455b40 │ │ │ │ ldrb r1, [r8, #264] @ 0x108 │ │ │ │ ldr r2, [sp, #112] @ 0x70 │ │ │ │ tst r1, #8 │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ ldrne ip, [sp, #128] @ 0x80 │ │ │ │ ldreq ip, [sp, #124] @ 0x7c │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ - ldr r2, [pc, #140] @ 455dcc │ │ │ │ + ldr r2, [pc, #140] @ 455de4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov lr, r0 │ │ │ │ ldrd r0, [sp, #96] @ 0x60 │ │ │ │ str lr, [sp, #64] @ 0x40 │ │ │ │ strd r0, [sp, #56] @ 0x38 │ │ │ │ ldrd r0, [sp, #88] @ 0x58 │ │ │ │ strd r0, [sp, #48] @ 0x30 │ │ │ │ @@ -1049757,233 +1049763,233 @@ │ │ │ │ str fp, [sp, #28] │ │ │ │ str r7, [sp, #24] │ │ │ │ stmib sp, {r5, r6} │ │ │ │ str r4, [sp] │ │ │ │ str ip, [sp, #68] @ 0x44 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp sl, #15 │ │ │ │ - bne 455c2c │ │ │ │ + bne 455c44 │ │ │ │ add sp, sp, #140 @ 0x8c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - sbcseq r2, fp, r8, ror #3 │ │ │ │ - sbcseq r5, fp, r4, ror #16 │ │ │ │ - cmneq lr, r8, ror #7 │ │ │ │ - ldrsheq ip, [fp], #132 @ 0x84 │ │ │ │ + sbcseq r2, fp, r0, ror #3 │ │ │ │ + sbcseq r5, fp, ip, asr r8 │ │ │ │ + ldrdeq sl, [lr, #-48]! @ 0xffffffd0 │ │ │ │ + sbcseq ip, fp, ip, ror #17 │ │ │ │ andeq r1, r0, r0, asr r2 │ │ │ │ - ldrsbeq ip, [fp], #116 @ 0x74 │ │ │ │ + sbcseq ip, fp, ip, asr #15 │ │ │ │ add r1, r1, #7 │ │ │ │ lsr r1, r1, #3 │ │ │ │ add r1, r1, #63 @ 0x3f │ │ │ │ add r2, r2, #7 │ │ │ │ cmp r3, #2 │ │ │ │ bic r1, r1, #63 @ 0x3f │ │ │ │ lsr r2, r2, #3 │ │ │ │ - beq 455e24 │ │ │ │ + beq 455e3c │ │ │ │ cmp r3, #4 │ │ │ │ - beq 455e20 │ │ │ │ + beq 455e38 │ │ │ │ mul r3, r2, r1 │ │ │ │ mov ip, #0 │ │ │ │ lsl r3, r3, #1 │ │ │ │ add r3, r3, #4096 @ 0x1000 │ │ │ │ str ip, [r0] │ │ │ │ stmib r0, {r1, r2, ip} │ │ │ │ str ip, [r0, #16] │ │ │ │ str ip, [r0, #20] │ │ │ │ str r3, [r0, #24] │ │ │ │ bx lr │ │ │ │ lsl r1, r1, #1 │ │ │ │ lsl r2, r2, #1 │ │ │ │ - b 455df8 │ │ │ │ + b 455e10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ bl 3bbf88 │ │ │ │ - ldr r2, [pc, #164] @ 455ef0 │ │ │ │ - ldr r5, [pc, #164] @ 455ef4 │ │ │ │ + ldr r2, [pc, #164] @ 455f08 │ │ │ │ + ldr r5, [pc, #164] @ 455f0c │ │ │ │ add r2, pc, r2 │ │ │ │ add r5, pc, r5 │ │ │ │ ldrb r3, [r0] │ │ │ │ sub r3, r3, #2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 455ee0 │ │ │ │ + bhi 455ef8 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #128] @ 455ef8 │ │ │ │ - ldr r3, [pc, #128] @ 455efc │ │ │ │ + ldr r2, [pc, #128] @ 455f10 │ │ │ │ + ldr r3, [pc, #128] @ 455f14 │ │ │ │ ldr r2, [r5, r2] │ │ │ │ ldr r0, [r5, r3] │ │ │ │ ldr r3, [r2] │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r2, [pc, #108] @ 455f00 │ │ │ │ - ldr r3, [pc, #108] @ 455f04 │ │ │ │ + ldr r2, [pc, #108] @ 455f18 │ │ │ │ + ldr r3, [pc, #108] @ 455f1c │ │ │ │ ldr r2, [r5, r2] │ │ │ │ ldr r0, [r5, r3] │ │ │ │ ldr r3, [r2] │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r2, [pc, #88] @ 455f08 │ │ │ │ - ldr r3, [pc, #88] @ 455f0c │ │ │ │ + ldr r2, [pc, #88] @ 455f20 │ │ │ │ + ldr r3, [pc, #88] @ 455f24 │ │ │ │ ldr r2, [r5, r2] │ │ │ │ ldr r0, [r5, r3] │ │ │ │ ldr r3, [r2] │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r2, [pc, #68] @ 455f10 │ │ │ │ - ldr r3, [pc, #68] @ 455f14 │ │ │ │ + ldr r2, [pc, #68] @ 455f28 │ │ │ │ + ldr r3, [pc, #68] @ 455f2c │ │ │ │ ldr r2, [r5, r2] │ │ │ │ ldr r0, [r5, r3] │ │ │ │ ldr r3, [r2] │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ swpbeq fp, r8, [r1] │ │ │ │ - cmneq lr, r8, lsr #3 │ │ │ │ + @ instruction: 0x016ea190 │ │ │ │ andeq r1, r0, ip, ror #28 │ │ │ │ andeq r1, r0, r4, asr #11 │ │ │ │ andeq r1, r0, r4, ror #22 │ │ │ │ andeq r1, r0, r8, lsl #24 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ andeq r1, r0, ip, lsl #13 │ │ │ │ muleq r0, r8, r7 │ │ │ │ andeq r1, r0, ip, lsr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ - ldr ip, [pc, #416] @ 4560d0 │ │ │ │ - ldr r2, [pc, #416] @ 4560d4 │ │ │ │ + ldr ip, [pc, #416] @ 4560e8 │ │ │ │ + ldr r2, [pc, #416] @ 4560ec │ │ │ │ sub sp, sp, #16 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r2, [ip, r2] │ │ │ │ add r5, sp, #4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r5 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #12] │ │ │ │ mov r2, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 4567e8 │ │ │ │ - ldr r4, [pc, #368] @ 4560d8 │ │ │ │ + bl 456800 │ │ │ │ + ldr r4, [pc, #368] @ 4560f0 │ │ │ │ add r4, pc, r4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 455fc8 │ │ │ │ + bne 455fe0 │ │ │ │ add r6, sp, #8 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ mov r1, r6 │ │ │ │ - bl 457058 │ │ │ │ + bl 457070 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 455fc0 │ │ │ │ + bne 455fd8 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldr r2, [r0, #24] │ │ │ │ bic r3, r2, #15 │ │ │ │ cmp r3, #144 @ 0x90 │ │ │ │ - beq 456040 │ │ │ │ - bhi 455ff8 │ │ │ │ + beq 456058 │ │ │ │ + bhi 456010 │ │ │ │ cmp r3, #80 @ 0x50 │ │ │ │ - beq 456040 │ │ │ │ - bhi 456030 │ │ │ │ + beq 456058 │ │ │ │ + bhi 456048 │ │ │ │ sub r3, r3, #48 @ 0x30 │ │ │ │ bics r3, r3, #31 │ │ │ │ - beq 456090 │ │ │ │ + beq 4560a8 │ │ │ │ mov r0, r6 │ │ │ │ - bl 457488 │ │ │ │ + bl 4574a0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 45693c │ │ │ │ + bl 456954 │ │ │ │ mov r0, #0 │ │ │ │ - ldr r2, [pc, #264] @ 4560dc │ │ │ │ - ldr r3, [pc, #252] @ 4560d4 │ │ │ │ + ldr r2, [pc, #264] @ 4560f4 │ │ │ │ + ldr r3, [pc, #252] @ 4560ec │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 4560cc │ │ │ │ + bne 4560e4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #256 @ 0x100 │ │ │ │ - beq 456024 │ │ │ │ - bls 456078 │ │ │ │ + beq 45603c │ │ │ │ + bls 456090 │ │ │ │ cmp r3, #320 @ 0x140 │ │ │ │ - beq 456024 │ │ │ │ - bhi 45609c │ │ │ │ + beq 45603c │ │ │ │ + bhi 4560b4 │ │ │ │ cmp r3, #288 @ 0x120 │ │ │ │ - beq 456024 │ │ │ │ + beq 45603c │ │ │ │ bic r2, r2, #47 @ 0x2f │ │ │ │ cmp r2, #272 @ 0x110 │ │ │ │ - bne 455fb8 │ │ │ │ - ldr r3, [pc, #180] @ 4560e0 │ │ │ │ + bne 455fd0 │ │ │ │ + ldr r3, [pc, #180] @ 4560f8 │ │ │ │ ldr r3, [r4, r3] │ │ │ │ - b 456048 │ │ │ │ + b 456060 │ │ │ │ cmp r3, #96 @ 0x60 │ │ │ │ - beq 456090 │ │ │ │ + beq 4560a8 │ │ │ │ cmp r3, #128 @ 0x80 │ │ │ │ - bne 455fb8 │ │ │ │ - ldr r3, [pc, #156] @ 4560e4 │ │ │ │ + bne 455fd0 │ │ │ │ + ldr r3, [pc, #156] @ 4560fc │ │ │ │ ldr r3, [r4, r3] │ │ │ │ blx r3 │ │ │ │ subs r3, r0, #0 │ │ │ │ - beq 455fb8 │ │ │ │ + beq 455fd0 │ │ │ │ ldr r2, [r3, #1416] @ 0x588 │ │ │ │ cmp r2, #0 │ │ │ │ movne r2, #1 │ │ │ │ movne r0, r3 │ │ │ │ strbne r2, [r3, #1708] @ 0x6ac │ │ │ │ - bne 455fcc │ │ │ │ + bne 455fe4 │ │ │ │ ldr r3, [r3, #1380] @ 0x564 │ │ │ │ blx r3 │ │ │ │ - b 455fc8 │ │ │ │ + b 455fe0 │ │ │ │ cmp r3, #192 @ 0xc0 │ │ │ │ - beq 456024 │ │ │ │ - bhi 4560b4 │ │ │ │ + beq 45603c │ │ │ │ + bhi 4560cc │ │ │ │ cmp r3, #160 @ 0xa0 │ │ │ │ - beq 456040 │ │ │ │ - b 455fb8 │ │ │ │ - ldr r3, [pc, #80] @ 4560e8 │ │ │ │ + beq 456058 │ │ │ │ + b 455fd0 │ │ │ │ + ldr r3, [pc, #80] @ 456100 │ │ │ │ ldr r3, [r4, r3] │ │ │ │ - b 456048 │ │ │ │ + b 456060 │ │ │ │ bic r2, r2, #31 │ │ │ │ cmp r2, #352 @ 0x160 │ │ │ │ - beq 456024 │ │ │ │ + beq 45603c │ │ │ │ cmp r3, #400 @ 0x190 │ │ │ │ - bne 455fb8 │ │ │ │ - b 456024 │ │ │ │ + bne 455fd0 │ │ │ │ + b 45603c │ │ │ │ cmp r3, #224 @ 0xe0 │ │ │ │ - beq 456024 │ │ │ │ + beq 45603c │ │ │ │ bic r2, r2, #47 @ 0x2f │ │ │ │ cmp r2, #208 @ 0xd0 │ │ │ │ - bne 455fb8 │ │ │ │ - b 456024 │ │ │ │ + bne 455fd0 │ │ │ │ + b 45603c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq lr, r4, asr #1 │ │ │ │ + cmneq lr, ip, lsr #1 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - @ instruction: 0x016ea094 │ │ │ │ - cmneq lr, r4, lsr #32 │ │ │ │ + cmneq lr, ip, ror r0 │ │ │ │ + cmneq lr, ip │ │ │ │ andeq r2, r0, r8, asr #32 │ │ │ │ @ instruction: 0x00001bb8 │ │ │ │ strdeq r1, [r0], -ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ bl 30f048 │ │ │ │ - ldr r3, [pc, #16] @ 456118 │ │ │ │ + ldr r3, [pc, #16] @ 456130 │ │ │ │ mov r2, #0 │ │ │ │ pop {r4, lr} │ │ │ │ add r3, pc, r3 │ │ │ │ mov r1, r2 │ │ │ │ - b 977844 , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3eaff8> │ │ │ │ + b 97785c , std::allocator >(std::__cxx11::basic_string, std::allocator > const&, char const*)@@Base+0x3eaff8> │ │ │ │ @ instruction: 0xfffffe04 │ │ │ │ ldr r3, [r1] │ │ │ │ push {r4, lr} │ │ │ │ ldr r4, [r1, #24] │ │ │ │ ldr lr, [r1, #28] │ │ │ │ str r3, [r0, #4] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ @@ -1050006,15 +1050012,15 @@ │ │ │ │ orrs lr, r4, lr │ │ │ │ ldrne r2, [r0, #16] │ │ │ │ orrne r2, r2, #-2147483648 @ 0x80000000 │ │ │ │ strne r2, [r0, #16] │ │ │ │ ldr r2, [r0] │ │ │ │ ldr r2, [r2, #24] │ │ │ │ cmp r2, #191 @ 0xbf │ │ │ │ - bls 4561ac │ │ │ │ + bls 4561c4 │ │ │ │ lsr r3, r3, #8 │ │ │ │ ldr r2, [r1, #32] │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ str r3, [r0, #36] @ 0x24 │ │ │ │ str r2, [r0, #40] @ 0x28 │ │ │ │ pop {r4, pc} │ │ │ │ sub ip, r2, #80 @ 0x50 │ │ │ │ @@ -1050034,146 +1050040,146 @@ │ │ │ │ str r2, [r0, #40] @ 0x28 │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r8, r2 │ │ │ │ - ldr r2, [pc, #364] @ 456374 │ │ │ │ + ldr r2, [pc, #364] @ 45638c │ │ │ │ mov r7, r3 │ │ │ │ - ldr r3, [pc, #360] @ 456378 │ │ │ │ + ldr r3, [pc, #360] @ 456390 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ subs r6, r0, #0 │ │ │ │ mov sl, r1 │ │ │ │ mov r9, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ mov r3, #0 │ │ │ │ - bne 4562f8 │ │ │ │ + bne 456310 │ │ │ │ mov r2, #36 @ 0x24 │ │ │ │ mov r1, #0 │ │ │ │ add r0, sp, #4 │ │ │ │ bl 53d00 │ │ │ │ ldr r4, [r6, #200] @ 0xc8 │ │ │ │ add r5, r6, #196 @ 0xc4 │ │ │ │ cmp r5, r4 │ │ │ │ str sl, [sp] │ │ │ │ sub r4, r4, #48 @ 0x30 │ │ │ │ - bne 456270 │ │ │ │ - b 4562b0 │ │ │ │ + bne 456288 │ │ │ │ + b 4562c8 │ │ │ │ ldr r4, [r4, #52] @ 0x34 │ │ │ │ cmp r5, r4 │ │ │ │ sub r4, r4, #48 @ 0x30 │ │ │ │ - beq 4562b0 │ │ │ │ + beq 4562c8 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ cmp r3, sl │ │ │ │ - bne 456260 │ │ │ │ + bne 456278 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #56 @ 0x38 │ │ │ │ bl 1d4f00 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 45635c │ │ │ │ + bne 456374 │ │ │ │ ldr r2, [r4, #48] @ 0x30 │ │ │ │ ldr r3, [r4, #52] @ 0x34 │ │ │ │ cmp r7, #0 │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ str r0, [r4, #52] @ 0x34 │ │ │ │ str r0, [r4, #48] @ 0x30 │ │ │ │ ldreq r7, [r4, #72] @ 0x48 │ │ │ │ ldr r0, [r9, #24] │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ mov r2, sp │ │ │ │ mov r1, #68 @ 0x44 │ │ │ │ bl 5391c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 456310 │ │ │ │ - ldr r2, [pc, #168] @ 45637c │ │ │ │ - ldr r3, [pc, #160] @ 456378 │ │ │ │ + beq 456328 │ │ │ │ + ldr r2, [pc, #168] @ 456394 │ │ │ │ + ldr r3, [pc, #160] @ 456390 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 456370 │ │ │ │ + bne 456388 │ │ │ │ add sp, sp, #48 @ 0x30 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r3, r9 │ │ │ │ ldr r9, [r9] │ │ │ │ cmp r9, #0 │ │ │ │ - bne 4562f8 │ │ │ │ + bne 456310 │ │ │ │ mov r9, r3 │ │ │ │ - b 456234 │ │ │ │ + b 45624c │ │ │ │ mov r1, #80 @ 0x50 │ │ │ │ mov r0, #1 │ │ │ │ bl 549c0 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 456368 │ │ │ │ + beq 456380 │ │ │ │ bl 1d4e5c │ │ │ │ mov sl, #1 │ │ │ │ str sl, [r4, #56] @ 0x38 │ │ │ │ mov r1, sp │ │ │ │ mov r0, r4 │ │ │ │ str r6, [r4] │ │ │ │ - bl 45611c │ │ │ │ + bl 456134 │ │ │ │ ldr r2, [r6, #200] @ 0xc8 │ │ │ │ add r3, r4, #48 @ 0x30 │ │ │ │ str r7, [r4, #72] @ 0x48 │ │ │ │ str r5, [r4, #48] @ 0x30 │ │ │ │ str r2, [r4, #52] @ 0x34 │ │ │ │ str r3, [r2] │ │ │ │ str r3, [r6, #200] @ 0xc8 │ │ │ │ mov r0, #0 │ │ │ │ str r4, [r8] │ │ │ │ - b 4562cc │ │ │ │ + b 4562e4 │ │ │ │ mvn r0, #11 │ │ │ │ - b 4562cc │ │ │ │ + b 4562e4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq lr, ip, ror #27 │ │ │ │ + ldrdeq r9, [lr, #-212]! @ 0xffffff2c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq lr, r4, lsr #26 │ │ │ │ + cmneq lr, ip, lsl #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ sub sp, sp, #92 @ 0x5c │ │ │ │ mov r6, r1 │ │ │ │ - ldr r1, [pc, #756] @ 456694 │ │ │ │ + ldr r1, [pc, #756] @ 4566ac │ │ │ │ str r2, [sp] │ │ │ │ - ldr r2, [pc, #752] @ 456698 │ │ │ │ + ldr r2, [pc, #752] @ 4566b0 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ - ldr r9, [pc, #744] @ 45669c │ │ │ │ + ldr r9, [pc, #744] @ 4566b4 │ │ │ │ ldr r2, [r1, r2] │ │ │ │ add r7, r6, #81920 @ 0x14000 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #84] @ 0x54 │ │ │ │ mov r2, #0 │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r2, [r7, #12] │ │ │ │ ldr r0, [r9] │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r2, [r7, #8] │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ str r2, [sp, #4] │ │ │ │ - ldr r2, [pc, #692] @ 4566a0 │ │ │ │ + ldr r2, [pc, #692] @ 4566b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r8, r3 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ ldr r3, [r7, #8] │ │ │ │ cmp r3, #0 │ │ │ │ add r3, r6, #8 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ - ble 456484 │ │ │ │ - ldr sl, [pc, #656] @ 4566a4 │ │ │ │ + ble 45649c │ │ │ │ + ldr sl, [pc, #656] @ 4566bc │ │ │ │ add r4, r6, #48 @ 0x30 │ │ │ │ add sl, pc, sl │ │ │ │ mov r5, #0 │ │ │ │ ldr r1, [r4, #-40] @ 0xffffffd8 │ │ │ │ ldr r0, [r9] │ │ │ │ ldrd r2, [r1, #8] │ │ │ │ add r4, r4, #40 @ 0x28 │ │ │ │ @@ -1050194,20 +1050200,20 @@ │ │ │ │ mov r3, r8 │ │ │ │ mov r2, sl │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ ldr r3, [r7, #8] │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r3, r5 │ │ │ │ - bgt 45641c │ │ │ │ + bgt 456434 │ │ │ │ ldr r3, [r7, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - ble 45650c │ │ │ │ - ldr sl, [pc, #528] @ 4566a8 │ │ │ │ - ldr r9, [pc, #528] @ 4566ac │ │ │ │ + ble 456524 │ │ │ │ + ldr sl, [pc, #528] @ 4566c0 │ │ │ │ + ldr r9, [pc, #528] @ 4566c4 │ │ │ │ add r4, r6, #40960 @ 0xa000 │ │ │ │ add r4, r4, #36 @ 0x24 │ │ │ │ add sl, pc, sl │ │ │ │ add r9, pc, r9 │ │ │ │ mov r5, #0 │ │ │ │ ldr r2, [r4, #-4] │ │ │ │ ldr r3, [r4, #-8] │ │ │ │ @@ -1050228,49 +1050234,49 @@ │ │ │ │ mov r3, r8 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ ldr r3, [r7, #12] │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r3, r5 │ │ │ │ add r4, r4, #28 │ │ │ │ - bgt 4564ac │ │ │ │ + bgt 4564c4 │ │ │ │ ldr r3, [r7, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - ble 456664 │ │ │ │ - ldr r3, [pc, #400] @ 4566b0 │ │ │ │ - ldr sl, [pc, #400] @ 4566b4 │ │ │ │ + ble 45667c │ │ │ │ + ldr r3, [pc, #400] @ 4566c8 │ │ │ │ + ldr sl, [pc, #400] @ 4566cc │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ - ldr r3, [pc, #392] @ 4566b8 │ │ │ │ + ldr r3, [pc, #392] @ 4566d0 │ │ │ │ add r6, r6, #69632 @ 0x11000 │ │ │ │ add r3, pc, r3 │ │ │ │ add r6, r6, #32 │ │ │ │ add sl, pc, sl │ │ │ │ mov fp, #0 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ str r8, [sp, #60] @ 0x3c │ │ │ │ - b 456594 │ │ │ │ - ldr r3, [pc, #360] @ 4566bc │ │ │ │ + b 4565ac │ │ │ │ + ldr r3, [pc, #360] @ 4566d4 │ │ │ │ add r1, sp, #64 @ 0x40 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ str r4, [sp, #64] @ 0x40 │ │ │ │ add r2, r3, #64 @ 0x40 │ │ │ │ str r5, [sp, #68] @ 0x44 │ │ │ │ - bl 459da8 │ │ │ │ + bl 459dc0 │ │ │ │ ldr r3, [r7, #16] │ │ │ │ add fp, fp, #1 │ │ │ │ cmp r3, fp │ │ │ │ add r6, r6, #24 │ │ │ │ - ble 456664 │ │ │ │ + ble 45667c │ │ │ │ ldr r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ add r1, r3, r3, lsl #2 │ │ │ │ ldr r8, [r0, r1, lsl #3] │ │ │ │ ldr r2, [r6, #-16] │ │ │ │ ldr r4, [r8, #32] │ │ │ │ ldr lr, [sp, #56] @ 0x38 │ │ │ │ @@ -1050282,74 +1050288,74 @@ │ │ │ │ str r1, [sp, #12] │ │ │ │ ldr ip, [sp, #52] @ 0x34 │ │ │ │ ldr r0, [r6, #-4] │ │ │ │ movne ip, lr │ │ │ │ add r4, r4, r2 │ │ │ │ adds r2, r2, r5 │ │ │ │ str r2, [sp, #16] │ │ │ │ - ldr r2, [pc, #216] @ 4566c0 │ │ │ │ + ldr r2, [pc, #216] @ 4566d8 │ │ │ │ adc r1, r1, r0 │ │ │ │ str r1, [sp, #20] │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ str ip, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [sl] │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ ldr r3, [r8, #32] │ │ │ │ bic r5, r5, #-67108861 @ 0xfc000003 │ │ │ │ bic r5, r5, #58720256 @ 0x3800000 │ │ │ │ cmp r3, #0 │ │ │ │ add r5, r4, r5 │ │ │ │ - beq 456580 │ │ │ │ + beq 456598 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldrh r3, [r3, #166] @ 0xa6 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 45654c │ │ │ │ + bne 456564 │ │ │ │ cmp r4, r5 │ │ │ │ - bcs 456580 │ │ │ │ - ldr r9, [pc, #136] @ 4566c4 │ │ │ │ - ldr r8, [pc, #136] @ 4566c8 │ │ │ │ + bcs 456598 │ │ │ │ + ldr r9, [pc, #136] @ 4566dc │ │ │ │ + ldr r8, [pc, #136] @ 4566e0 │ │ │ │ add r9, pc, r9 │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r3, [r4], #4 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r2, r9 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r5, r4 │ │ │ │ - bhi 456644 │ │ │ │ - b 456580 │ │ │ │ - ldr r2, [pc, #96] @ 4566cc │ │ │ │ - ldr r3, [pc, #40] @ 456698 │ │ │ │ + bhi 45665c │ │ │ │ + b 456598 │ │ │ │ + ldr r2, [pc, #96] @ 4566e4 │ │ │ │ + ldr r3, [pc, #40] @ 4566b0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 456690 │ │ │ │ + bne 4566a8 │ │ │ │ add sp, sp, #92 @ 0x5c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq lr, r4, asr ip │ │ │ │ + cmneq lr, ip, lsr ip │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r0, r4, lsr lr │ │ │ │ - sbcseq r8, ip, ip, lsr pc │ │ │ │ - sbcseq r8, ip, r8, asr #30 │ │ │ │ - ldrsheq r8, [ip], #236 @ 0xec │ │ │ │ - cmneq r0, r4, asr sp │ │ │ │ - ldrsheq r8, [ip], #220 @ 0xdc │ │ │ │ - cmneq r0, r0, asr #25 │ │ │ │ - sbcseq r4, fp, r8, lsr pc │ │ │ │ - cmneq r0, r4, lsr #25 │ │ │ │ - sbcseq r8, ip, r0, ror #27 │ │ │ │ - sbcseq r8, ip, r4, asr #27 │ │ │ │ - ldrheq r4, [r0, #-184]! @ 0xffffff48 │ │ │ │ - cmneq lr, ip, lsl #19 │ │ │ │ + cmneq r0, ip, lsl lr │ │ │ │ + sbcseq r8, ip, r4, lsr pc │ │ │ │ + sbcseq r8, ip, r0, asr #30 │ │ │ │ + ldrsheq r8, [ip], #228 @ 0xe4 │ │ │ │ + cmneq r0, ip, lsr sp │ │ │ │ + ldrsheq r8, [ip], #212 @ 0xd4 │ │ │ │ + cmneq r0, r8, lsr #25 │ │ │ │ + sbcseq r4, fp, r0, lsr pc │ │ │ │ + cmneq r0, ip, lsl #25 │ │ │ │ + ldrsbeq r8, [ip], #216 @ 0xd8 │ │ │ │ + ldrheq r8, [ip], #220 @ 0xdc │ │ │ │ + cmneq r0, r0, lsr #23 │ │ │ │ + cmneq lr, r4, ror r9 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov lr, r0 │ │ │ │ ldr r4, [lr] │ │ │ │ mov r0, r2 │ │ │ │ ldr r2, [lr, #52] @ 0x34 │ │ │ │ ldr r5, [r4, #8] │ │ │ │ ldr ip, [r2, #4] │ │ │ │ @@ -1050416,95 +1050422,95 @@ │ │ │ │ orreq r0, r0, r7 │ │ │ │ str r3, [r2, #20] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ - ldr r3, [pc, #280] @ 456918 │ │ │ │ - ldr r4, [pc, #280] @ 45691c │ │ │ │ + ldr r3, [pc, #280] @ 456930 │ │ │ │ + ldr r4, [pc, #280] @ 456934 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r7, [r3] │ │ │ │ add r4, pc, r4 │ │ │ │ cmp r7, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r5, r1 │ │ │ │ - beq 456878 │ │ │ │ + beq 456890 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, #1 │ │ │ │ bl 549c0 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 456910 │ │ │ │ + beq 456928 │ │ │ │ mov r0, r6 │ │ │ │ str r6, [r4, #24] │ │ │ │ str r4, [r5] │ │ │ │ bl 53574 │ │ │ │ subs r2, r0, #0 │ │ │ │ - beq 4568f8 │ │ │ │ + beq 456910 │ │ │ │ ldm r2, {r1, r3} │ │ │ │ ldr r2, [r2, #8] │ │ │ │ lsl r3, r3, #8 │ │ │ │ orr r3, r3, r1, lsl #24 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [pc, #188] @ 456920 │ │ │ │ + ldr r2, [pc, #188] @ 456938 │ │ │ │ str r3, [r4, #28] │ │ │ │ cmp r3, r2 │ │ │ │ - bls 4568f8 │ │ │ │ + bls 456910 │ │ │ │ bl 54234 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r0, [pc, #164] @ 456924 │ │ │ │ + ldr r0, [pc, #164] @ 45693c │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ strb r2, [r3] │ │ │ │ bl 5484c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 4568b4 │ │ │ │ + beq 4568cc │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r7 │ │ │ │ bl 53cc4 <__isoc23_strtol@plt> │ │ │ │ cmp r0, #0 │ │ │ │ - blt 4568b4 │ │ │ │ - ldr r3, [pc, #120] @ 456928 │ │ │ │ + blt 4568cc │ │ │ │ + ldr r3, [pc, #120] @ 456940 │ │ │ │ add r3, pc, r3 │ │ │ │ str r0, [r3] │ │ │ │ - ldr r3, [pc, #112] @ 45692c │ │ │ │ - ldr r7, [pc, #112] @ 456930 │ │ │ │ + ldr r3, [pc, #112] @ 456944 │ │ │ │ + ldr r7, [pc, #112] @ 456948 │ │ │ │ ldr r3, [r4, r3] │ │ │ │ - ldr r0, [pc, #108] @ 456934 │ │ │ │ + ldr r0, [pc, #108] @ 45694c │ │ │ │ ldr r3, [r3] │ │ │ │ add r7, pc, r7 │ │ │ │ add r0, pc, r0 │ │ │ │ str r3, [r7] │ │ │ │ bl 5484c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 45681c │ │ │ │ - ldr r1, [pc, #80] @ 456938 │ │ │ │ + beq 456834 │ │ │ │ + ldr r1, [pc, #80] @ 456950 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 53514 │ │ │ │ cmp r0, #0 │ │ │ │ strne r0, [r7] │ │ │ │ - b 45681c │ │ │ │ + b 456834 │ │ │ │ ldr r0, [r5] │ │ │ │ bl 543d8 │ │ │ │ mov r3, #0 │ │ │ │ mvn r0, #21 │ │ │ │ str r3, [r5] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mvn r0, #11 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldrsheq r4, [r0, #-145]! @ 0xffffff6f │ │ │ │ - strdeq r9, [lr, #-112]! @ 0xffffff90 │ │ │ │ + ldrsbeq r4, [r0, #-153]! @ 0xffffff67 │ │ │ │ + ldrdeq r9, [lr, #-120]! @ 0xffffff88 │ │ │ │ mrseq r0, LR_irq │ │ │ │ - smullseq r8, ip, r4, fp │ │ │ │ - cmneq r0, r8, asr #18 │ │ │ │ - andeq r1, r0, r0, asr r2 │ │ │ │ + sbcseq r8, ip, ip, lsl #23 │ │ │ │ cmneq r0, r0, lsr r9 │ │ │ │ - sbcseq r8, ip, r0, ror #22 │ │ │ │ - rsceq sl, r8, ip, lsl #7 │ │ │ │ + andeq r1, r0, r0, asr r2 │ │ │ │ + cmneq r0, r8, lsl r9 │ │ │ │ + sbcseq r8, ip, r8, asr fp │ │ │ │ + rsceq sl, r8, r4, lsl #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 543d8 │ │ │ │ @@ -1050512,17 +1050518,17 @@ │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r8, r2 │ │ │ │ - ldr r2, [pc, #700] @ 456c3c │ │ │ │ + ldr r2, [pc, #700] @ 456c54 │ │ │ │ mov r4, r3 │ │ │ │ - ldr r3, [pc, #696] @ 456c40 │ │ │ │ + ldr r3, [pc, #696] @ 456c58 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #116 @ 0x74 │ │ │ │ mov r6, r0 │ │ │ │ mov r1, #24 │ │ │ │ mov r0, #1 │ │ │ │ ldr r9, [sp, #152] @ 0x98 │ │ │ │ @@ -1050530,32 +1050536,32 @@ │ │ │ │ ldr sl, [sp, #160] @ 0xa0 │ │ │ │ ldr r7, [sp, #164] @ 0xa4 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #108] @ 0x6c │ │ │ │ mov r3, #0 │ │ │ │ bl 549c0 │ │ │ │ subs r5, r0, #0 │ │ │ │ - beq 456bec │ │ │ │ + beq 456c04 │ │ │ │ cmp sl, #0 │ │ │ │ str r4, [r5, #12] │ │ │ │ str r6, [r5] │ │ │ │ str r8, [r5, #8] │ │ │ │ str r9, [r5, #16] │ │ │ │ - bne 456b98 │ │ │ │ + bne 456bb0 │ │ │ │ cmp r9, #-2147483647 @ 0x80000001 │ │ │ │ - beq 456b10 │ │ │ │ + beq 456b28 │ │ │ │ cmp r9, #-2147483646 @ 0x80000002 │ │ │ │ - beq 456a78 │ │ │ │ + beq 456a90 │ │ │ │ cmp r6, #0 │ │ │ │ - beq 456bf4 │ │ │ │ + beq 456c0c │ │ │ │ mov r4, r6 │ │ │ │ mov sl, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 4569f8 │ │ │ │ + bne 456a10 │ │ │ │ add r3, sp, #16 │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #32 │ │ │ │ mov r0, r3 │ │ │ │ bl 53d00 │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ str r4, [sp, #52] @ 0x34 │ │ │ │ @@ -1050570,115 +1050576,115 @@ │ │ │ │ strb r1, [sp, #17] │ │ │ │ mvn r1, #0 │ │ │ │ strb r1, [sp, #23] │ │ │ │ mov r1, #7 │ │ │ │ ldr r0, [sl, #24] │ │ │ │ bl 54048 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 456ad8 │ │ │ │ + beq 456af0 │ │ │ │ ldr r0, [r5, #20] │ │ │ │ bl 543d8 │ │ │ │ mov r0, r5 │ │ │ │ bl 543d8 │ │ │ │ - b 456ae0 │ │ │ │ + b 456af8 │ │ │ │ cmp r6, #0 │ │ │ │ - beq 456be0 │ │ │ │ + beq 456bf8 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 456a84 │ │ │ │ + bne 456a9c │ │ │ │ ldr r3, [r6, #8] │ │ │ │ ldr r6, [r5, #20] │ │ │ │ ldr r0, [r2, #24] │ │ │ │ ldr r1, [r6, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ mov r1, #0 │ │ │ │ str r3, [sp] │ │ │ │ str r1, [sp, #12] │ │ │ │ mov r3, #16 │ │ │ │ mov r2, sp │ │ │ │ mov r1, #5 │ │ │ │ str r8, [sp, #4] │ │ │ │ bl 5391c │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 456a64 │ │ │ │ + bne 456a7c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [r6] │ │ │ │ mov r4, #0 │ │ │ │ str r5, [r7] │ │ │ │ - ldr r2, [pc, #348] @ 456c44 │ │ │ │ - ldr r3, [pc, #340] @ 456c40 │ │ │ │ + ldr r2, [pc, #348] @ 456c5c │ │ │ │ + ldr r3, [pc, #340] @ 456c58 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 456be8 │ │ │ │ + bne 456c00 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #116 @ 0x74 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r6, #0 │ │ │ │ moveq r4, r6 │ │ │ │ - bne 456bc8 │ │ │ │ + bne 456be0 │ │ │ │ add r3, sp, #16 │ │ │ │ mov r2, #88 @ 0x58 │ │ │ │ mov r0, r3 │ │ │ │ mov r1, #0 │ │ │ │ ldr r8, [r5, #20] │ │ │ │ bl 53d00 │ │ │ │ ldr r2, [r6, #24] │ │ │ │ cmp r2, #191 @ 0xbf │ │ │ │ mov r3, r0 │ │ │ │ - bls 456bb4 │ │ │ │ + bls 456bcc │ │ │ │ cmp r2, #223 @ 0xdf │ │ │ │ ldrhi r2, [r8, #8] │ │ │ │ strhi r2, [sp, #20] │ │ │ │ mvnhi r2, #0 │ │ │ │ strhi r2, [sp, #16] │ │ │ │ ldr r0, [r4, #24] │ │ │ │ mov r2, r3 │ │ │ │ mov r1, #2 │ │ │ │ mov r3, #88 @ 0x58 │ │ │ │ bl 5391c │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 456a64 │ │ │ │ + bne 456a7c │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r2, [sp, #32] │ │ │ │ str r2, [r8, #4] │ │ │ │ str r3, [r8] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ str r3, [r5, #8] │ │ │ │ asr r3, r3, #31 │ │ │ │ str r3, [r5, #12] │ │ │ │ - b 456ad8 │ │ │ │ + b 456af0 │ │ │ │ mov r0, sl │ │ │ │ bl 53a54 │ │ │ │ mov r2, sl │ │ │ │ mov r1, fp │ │ │ │ str r0, [r5, #20] │ │ │ │ bl 52ed8 │ │ │ │ - b 4569dc │ │ │ │ + b 4569f4 │ │ │ │ ldr r2, [r8, #12] │ │ │ │ ldr r1, [r8, #8] │ │ │ │ str r1, [sp, #16] │ │ │ │ str r2, [sp, #20] │ │ │ │ - b 456b58 │ │ │ │ + b 456b70 │ │ │ │ mov r3, r6 │ │ │ │ mov r4, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 456bcc │ │ │ │ - b 456b1c │ │ │ │ + bne 456be4 │ │ │ │ + b 456b34 │ │ │ │ mov r2, r5 │ │ │ │ - b 456a94 │ │ │ │ + b 456aac │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ mvn r4, #11 │ │ │ │ - b 456ae0 │ │ │ │ + b 456af8 │ │ │ │ mov r2, #32 │ │ │ │ mov r1, r6 │ │ │ │ add r0, sp, #16 │ │ │ │ bl 53d00 │ │ │ │ mov r3, #2 │ │ │ │ str r8, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [r6, #24] │ │ │ │ @@ -1050689,55 +1050695,55 @@ │ │ │ │ str r5, [sp, #48] @ 0x30 │ │ │ │ strd r2, [sp, #24] │ │ │ │ str r6, [sp, #52] @ 0x34 │ │ │ │ str r5, [sp, #56] @ 0x38 │ │ │ │ str r6, [sp, #60] @ 0x3c │ │ │ │ str r9, [sp, #68] @ 0x44 │ │ │ │ udf #0 │ │ │ │ - cmneq lr, r4, ror r6 │ │ │ │ + cmneq lr, ip, asr r6 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq lr, r0, lsl r5 │ │ │ │ + strdeq r9, [lr, #-72]! @ 0xffffffb8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ - ldr r2, [pc, #356] @ 456dc4 │ │ │ │ - ldr r3, [pc, #356] @ 456dc8 │ │ │ │ + ldr r2, [pc, #356] @ 456ddc │ │ │ │ + ldr r3, [pc, #356] @ 456de0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r4, [r0] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ cmp r4, #0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ mov r3, #0 │ │ │ │ - beq 456d38 │ │ │ │ + beq 456d50 │ │ │ │ ldr r2, [r4, #16] │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r2, #-2147483647 @ 0x80000001 │ │ │ │ mov r5, r0 │ │ │ │ - beq 456d64 │ │ │ │ + beq 456d7c │ │ │ │ cmp r2, #-2147483646 @ 0x80000002 │ │ │ │ - bne 456ce0 │ │ │ │ + bne 456cf8 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 456da0 │ │ │ │ + beq 456db8 │ │ │ │ mov r2, r3 │ │ │ │ mov r1, r2 │ │ │ │ ldr r2, [r2] │ │ │ │ cmp r2, #0 │ │ │ │ - bne 456cac │ │ │ │ + bne 456cc4 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ ldr r3, [r4, #8] │ │ │ │ ldr r0, [r1, #24] │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #6 │ │ │ │ mov r3, #8 │ │ │ │ mov r2, sp │ │ │ │ bl 54048 │ │ │ │ - b 456d20 │ │ │ │ + b 456d38 │ │ │ │ mov r1, #0 │ │ │ │ add r2, sp, #8 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r1, [r2, #4] │ │ │ │ str r1, [r2, #8] │ │ │ │ str r1, [r2, #12] │ │ │ │ @@ -1050752,73 +1050758,73 @@ │ │ │ │ bl 54048 │ │ │ │ ldr r0, [r4, #20] │ │ │ │ bl 543d8 │ │ │ │ mov r0, r4 │ │ │ │ bl 543d8 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r2, [pc, #140] @ 456dcc │ │ │ │ - ldr r3, [pc, #132] @ 456dc8 │ │ │ │ + ldr r2, [pc, #140] @ 456de4 │ │ │ │ + ldr r3, [pc, #132] @ 456de0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 456d9c │ │ │ │ + bne 456db4 │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, pc} │ │ │ │ cmp r3, #0 │ │ │ │ - beq 456db4 │ │ │ │ + beq 456dcc │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 456d6c │ │ │ │ + bne 456d84 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ ldr r0, [r2, #24] │ │ │ │ mov r3, #4 │ │ │ │ str r1, [sp] │ │ │ │ mov r2, sp │ │ │ │ mov r1, #3 │ │ │ │ bl 54048 │ │ │ │ - b 456d20 │ │ │ │ + b 456d38 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldr r1, [r3, #8] │ │ │ │ ldr r2, [r4, #8] │ │ │ │ stm sp, {r1, r2} │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ ldr r2, [r4, #8] │ │ │ │ str r2, [sp] │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ - @ instruction: 0x016e9398 │ │ │ │ + cmneq lr, r0, lsl #7 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strheq r9, [lr, #-40]! @ 0xffffffd8 │ │ │ │ + cmneq lr, r0, lsr #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3904] @ 0xf40 │ │ │ │ - ldr r2, [pc, #332] @ 456f34 │ │ │ │ - ldr r3, [pc, #332] @ 456f38 │ │ │ │ + ldr r2, [pc, #332] @ 456f4c │ │ │ │ + ldr r3, [pc, #332] @ 456f50 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r4, [r0] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #168 @ 0xa8 │ │ │ │ cmp r4, #0 │ │ │ │ mov r8, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #164] @ 0xa4 │ │ │ │ mov r3, #0 │ │ │ │ - beq 456efc │ │ │ │ + beq 456f14 │ │ │ │ mov r6, r1 │ │ │ │ mov r7, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 456e14 │ │ │ │ + bne 456e2c │ │ │ │ mov r2, #160 @ 0xa0 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, sp │ │ │ │ bl 53d00 │ │ │ │ mov r3, #16 │ │ │ │ strb r3, [sp, #25] │ │ │ │ ldrd r2, [r8, #8] │ │ │ │ @@ -1050830,48 +1050836,48 @@ │ │ │ │ strb r3, [sp, #7] │ │ │ │ mov r2, sp │ │ │ │ mov r3, #160 @ 0xa0 │ │ │ │ mov r1, #7 │ │ │ │ bl 5391c │ │ │ │ mov r5, sp │ │ │ │ cmp r0, #0 │ │ │ │ - bne 456eb4 │ │ │ │ + bne 456ecc │ │ │ │ ldr ip, [r6] │ │ │ │ cmp ip, #0 │ │ │ │ - beq 456ef0 │ │ │ │ + beq 456f08 │ │ │ │ ldrb r1, [sp, #25] │ │ │ │ cmp r1, #0 │ │ │ │ - beq 456ef0 │ │ │ │ + beq 456f08 │ │ │ │ mov r0, r4 │ │ │ │ mov r3, #0 │ │ │ │ - b 456ea4 │ │ │ │ + b 456ebc │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r3, r1 │ │ │ │ - beq 456ee0 │ │ │ │ + beq 456ef8 │ │ │ │ add r2, r5, r3, lsl #3 │ │ │ │ ldr r2, [r2, #32] │ │ │ │ cmp r2, ip │ │ │ │ - bne 456e98 │ │ │ │ - ldr r2, [pc, #128] @ 456f3c │ │ │ │ - ldr r3, [pc, #120] @ 456f38 │ │ │ │ + bne 456eb0 │ │ │ │ + ldr r2, [pc, #128] @ 456f54 │ │ │ │ + ldr r3, [pc, #120] @ 456f50 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #164] @ 0xa4 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 456ef8 │ │ │ │ + bne 456f10 │ │ │ │ add sp, sp, #168 @ 0xa8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ add r0, r0, #1 │ │ │ │ ldr ip, [r6, r0, lsl #3] │ │ │ │ cmp ip, #0 │ │ │ │ - bne 456e90 │ │ │ │ + bne 456ea8 │ │ │ │ mvn r0, #18 │ │ │ │ - b 456eb4 │ │ │ │ + b 456ecc │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #160 @ 0xa0 │ │ │ │ mov r0, sp │ │ │ │ bl 53d00 │ │ │ │ ldrd r0, [r8, #8] │ │ │ │ mov r2, #1 │ │ │ │ @@ -1050879,38 +1050885,38 @@ │ │ │ │ mov ip, #16 │ │ │ │ strb ip, [sp, #25] │ │ │ │ strb r2, [sp, #1] │ │ │ │ strb r3, [sp, #7] │ │ │ │ strd r0, [sp, #8] │ │ │ │ ldr r3, [r4, #24] │ │ │ │ udf #0 │ │ │ │ - cmneq lr, r0, lsl r2 │ │ │ │ + strdeq r9, [lr, #-24]! @ 0xffffffe8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq lr, ip, lsr r1 │ │ │ │ + cmneq lr, r4, lsr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3928] @ 0xf58 │ │ │ │ - ldr r2, [pc, #244] @ 45704c │ │ │ │ - ldr r3, [pc, #244] @ 457050 │ │ │ │ + ldr r2, [pc, #244] @ 457064 │ │ │ │ + ldr r3, [pc, #244] @ 457068 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r4, [r0] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #144 @ 0x90 │ │ │ │ cmp r4, #0 │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #140] @ 0x8c │ │ │ │ mov r3, #0 │ │ │ │ - beq 45701c │ │ │ │ + beq 457034 │ │ │ │ mov r8, r1 │ │ │ │ mov r5, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 456f84 │ │ │ │ + bne 456f9c │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #136 @ 0x88 │ │ │ │ mov r0, sp │ │ │ │ bl 53d00 │ │ │ │ mov r1, #4 │ │ │ │ strb r1, [sp, #1] │ │ │ │ mvn r1, #0 │ │ │ │ @@ -1050919,28 +1050925,28 @@ │ │ │ │ mov r3, #136 @ 0x88 │ │ │ │ mov r2, sp │ │ │ │ mov r1, #7 │ │ │ │ str r4, [sp, #20] │ │ │ │ str r6, [sp, #16] │ │ │ │ bl 5391c │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 456fe8 │ │ │ │ + bne 457000 │ │ │ │ mov r2, #104 @ 0x68 │ │ │ │ add r1, sp, #32 │ │ │ │ mov r0, r8 │ │ │ │ bl 52ed8 │ │ │ │ - ldr r2, [pc, #100] @ 457054 │ │ │ │ - ldr r3, [pc, #92] @ 457050 │ │ │ │ + ldr r2, [pc, #100] @ 45706c │ │ │ │ + ldr r3, [pc, #92] @ 457068 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #140] @ 0x8c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 457018 │ │ │ │ + bne 457030 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #144 @ 0x90 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ mov r2, #136 @ 0x88 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, sp │ │ │ │ @@ -1050949,38 +1050955,38 @@ │ │ │ │ mvn r3, #0 │ │ │ │ strb r2, [sp, #1] │ │ │ │ strb r3, [sp, #6] │ │ │ │ str r6, [sp, #16] │ │ │ │ ldr r3, [r4, #24] │ │ │ │ str r4, [sp, #20] │ │ │ │ udf #0 │ │ │ │ - cmneq lr, r0, lsr #1 │ │ │ │ + cmneq lr, r8, lsl #1 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq lr, r8 │ │ │ │ + strdeq r8, [lr, #-240]! @ 0xffffff10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3848] @ 0xf08 │ │ │ │ - ldr r2, [pc, #988] @ 45744c │ │ │ │ - ldr r3, [pc, #988] @ 457450 │ │ │ │ + ldr r2, [pc, #988] @ 457464 │ │ │ │ + ldr r3, [pc, #988] @ 457468 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #212 @ 0xd4 │ │ │ │ subs r6, r0, #0 │ │ │ │ mov r7, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #204] @ 0xcc │ │ │ │ mov r3, #0 │ │ │ │ moveq r5, r6 │ │ │ │ - bne 4573ec │ │ │ │ + bne 457404 │ │ │ │ mov r1, #216 @ 0xd8 │ │ │ │ mov r0, #1 │ │ │ │ bl 549c0 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 457440 │ │ │ │ + beq 457458 │ │ │ │ add r3, sp, #24 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r6, [r4] │ │ │ │ str r4, [r7] │ │ │ │ bl 53d00 │ │ │ │ @@ -1050998,230 +1051004,230 @@ │ │ │ │ str r4, [sp, #64] @ 0x40 │ │ │ │ mov sl, r4 │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ strd r8, [sp, #88] @ 0x58 │ │ │ │ bl 54048 │ │ │ │ subs r6, r0, #0 │ │ │ │ - beq 45715c │ │ │ │ + beq 457174 │ │ │ │ ldr r0, [r7] │ │ │ │ cmp r0, #0 │ │ │ │ - beq 45712c │ │ │ │ + beq 457144 │ │ │ │ bl 543d8 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r7] │ │ │ │ - ldr r2, [pc, #800] @ 457454 │ │ │ │ - ldr r3, [pc, #792] @ 457450 │ │ │ │ + ldr r2, [pc, #800] @ 45746c │ │ │ │ + ldr r3, [pc, #792] @ 457468 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 457448 │ │ │ │ + bne 457460 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #212 @ 0xd4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r1, sp, #96 @ 0x60 │ │ │ │ mov r0, r4 │ │ │ │ - bl 456f40 │ │ │ │ + bl 456f58 │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 457114 │ │ │ │ + bne 45712c │ │ │ │ ldrb r2, [sp, #97] @ 0x61 │ │ │ │ ldrh r3, [sp, #98] @ 0x62 │ │ │ │ cmp r2, #3 │ │ │ │ str r3, [r4, #24] │ │ │ │ strh r3, [r4, #68] @ 0x44 │ │ │ │ - bhi 457190 │ │ │ │ + bhi 4571a8 │ │ │ │ subs fp, r2, #0 │ │ │ │ movne fp, #1 │ │ │ │ add r8, sp, #4 │ │ │ │ strb fp, [r4, #64] @ 0x40 │ │ │ │ mov r2, r8 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ mov r1, #0 │ │ │ │ bl 548ac │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 457114 │ │ │ │ + bne 45712c │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldr r2, [r3, #8] │ │ │ │ cmp r2, #0 │ │ │ │ - beq 457404 │ │ │ │ + beq 45741c │ │ │ │ mov r0, r8 │ │ │ │ bl 54264 │ │ │ │ mov r1, r4 │ │ │ │ mov r3, r1 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #0 │ │ │ │ - bne 4571cc │ │ │ │ + bne 4571e4 │ │ │ │ add fp, sp, #8 │ │ │ │ ldr r0, [r3, #24] │ │ │ │ mov r2, fp │ │ │ │ mov r3, #16 │ │ │ │ mov r8, #8 │ │ │ │ mov r9, #0 │ │ │ │ add r5, sp, r3 │ │ │ │ str r1, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ strd r8, [sp, #8] │ │ │ │ bl 5391c │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 457114 │ │ │ │ + bne 45712c │ │ │ │ strd r2, [r4, #32] │ │ │ │ mov r3, sl │ │ │ │ ldr sl, [sl] │ │ │ │ cmp sl, #0 │ │ │ │ - bne 457218 │ │ │ │ + bne 457230 │ │ │ │ ldr r0, [r3, #24] │ │ │ │ str sl, [r5, #4] │ │ │ │ mov r2, fp │ │ │ │ mov r3, #16 │ │ │ │ mov r1, sl │ │ │ │ mov r8, #9 │ │ │ │ mov r9, #0 │ │ │ │ str sl, [sp, #16] │ │ │ │ strd r8, [sp, #8] │ │ │ │ bl 5391c │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 457114 │ │ │ │ - ldr r0, [pc, #500] @ 457458 │ │ │ │ + bne 45712c │ │ │ │ + ldr r0, [pc, #500] @ 457470 │ │ │ │ strd r2, [r4, #40] @ 0x28 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 5484c │ │ │ │ cmp r0, #0 │ │ │ │ moveq r0, #80 @ 0x50 │ │ │ │ moveq r1, r0 │ │ │ │ - beq 457290 │ │ │ │ + beq 4572a8 │ │ │ │ mov r1, sl │ │ │ │ mov r2, #10 │ │ │ │ bl 53cc4 <__isoc23_strtol@plt> │ │ │ │ mov r1, r0 │ │ │ │ asr sl, r0, #31 │ │ │ │ ldrd r2, [r4, #32] │ │ │ │ str r0, [r4, #208] @ 0xd0 │ │ │ │ mul r3, r1, r3 │ │ │ │ umull r0, ip, r2, r1 │ │ │ │ mla r3, sl, r2, r3 │ │ │ │ - ldr r1, [pc, #432] @ 45745c │ │ │ │ + ldr r1, [pc, #432] @ 457474 │ │ │ │ add r3, r3, ip │ │ │ │ lsr r2, r0, #20 │ │ │ │ orr r2, r2, r3, lsl #12 │ │ │ │ and ip, r2, r1 │ │ │ │ and r2, r0, r1 │ │ │ │ add r2, r2, ip │ │ │ │ and r1, r1, r3, lsr #8 │ │ │ │ add r2, r2, r1 │ │ │ │ - ldr r1, [pc, #400] @ 457460 │ │ │ │ + ldr r1, [pc, #400] @ 457478 │ │ │ │ add r2, r2, r3, lsr #28 │ │ │ │ umull ip, r1, r2, r1 │ │ │ │ lsr r1, r1, #3 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ sub r2, r2, r1 │ │ │ │ subs r0, r0, r2 │ │ │ │ sbc r2, r3, #0 │ │ │ │ - ldr r3, [pc, #368] @ 457464 │ │ │ │ - ldr r1, [pc, #368] @ 457468 │ │ │ │ + ldr r3, [pc, #368] @ 45747c │ │ │ │ + ldr r1, [pc, #368] @ 457480 │ │ │ │ mul r3, r0, r3 │ │ │ │ mla r3, r1, r2, r3 │ │ │ │ umull r2, ip, r0, r1 │ │ │ │ - ldr r0, [pc, #356] @ 45746c │ │ │ │ + ldr r0, [pc, #356] @ 457484 │ │ │ │ add r3, r3, ip │ │ │ │ lsr r2, r2, #2 │ │ │ │ orr r2, r2, r3, lsl #30 │ │ │ │ lsr r3, r3, #2 │ │ │ │ str r3, [r4, #52] @ 0x34 │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r4, #48] @ 0x30 │ │ │ │ bl 5484c │ │ │ │ subs r3, r0, #0 │ │ │ │ moveq r0, #80 @ 0x50 │ │ │ │ moveq ip, r0 │ │ │ │ - beq 457348 │ │ │ │ + beq 457360 │ │ │ │ mov r2, #10 │ │ │ │ mov r1, #0 │ │ │ │ bl 53cc4 <__isoc23_strtol@plt> │ │ │ │ mov ip, r0 │ │ │ │ asr r3, r0, #31 │ │ │ │ ldr r2, [r4, #44] @ 0x2c │ │ │ │ ldr r1, [r4, #40] @ 0x28 │ │ │ │ mul r2, ip, r2 │ │ │ │ str r0, [r4, #204] @ 0xcc │ │ │ │ mla r3, r1, r3, r2 │ │ │ │ umull r0, r2, r1, ip │ │ │ │ - ldr r1, [pc, #244] @ 45745c │ │ │ │ + ldr r1, [pc, #244] @ 457474 │ │ │ │ add r3, r3, r2 │ │ │ │ lsr r2, r0, #20 │ │ │ │ orr r2, r2, r3, lsl #12 │ │ │ │ and ip, r2, r1 │ │ │ │ and r2, r0, r1 │ │ │ │ add r2, r2, ip │ │ │ │ and r1, r1, r3, lsr #8 │ │ │ │ add r2, r2, r1 │ │ │ │ - ldr r1, [pc, #212] @ 457460 │ │ │ │ + ldr r1, [pc, #212] @ 457478 │ │ │ │ add r2, r2, r3, lsr #28 │ │ │ │ umull ip, r1, r2, r1 │ │ │ │ lsr r1, r1, #3 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ sub r2, r2, r1 │ │ │ │ subs r0, r0, r2 │ │ │ │ sbc r2, r3, #0 │ │ │ │ - ldr r3, [pc, #180] @ 457464 │ │ │ │ - ldr r1, [pc, #180] @ 457468 │ │ │ │ + ldr r3, [pc, #180] @ 45747c │ │ │ │ + ldr r1, [pc, #180] @ 457480 │ │ │ │ mul r3, r0, r3 │ │ │ │ mla r3, r1, r2, r3 │ │ │ │ umull r2, ip, r0, r1 │ │ │ │ add r3, r3, ip │ │ │ │ lsr r2, r2, #2 │ │ │ │ orr r2, r2, r3, lsl #30 │ │ │ │ lsr r3, r3, #2 │ │ │ │ str r2, [r4, #56] @ 0x38 │ │ │ │ str r3, [r4, #60] @ 0x3c │ │ │ │ add r2, r4, #196 @ 0xc4 │ │ │ │ mov r3, #0 │ │ │ │ str r2, [r4, #196] @ 0xc4 │ │ │ │ str r2, [r4, #200] @ 0xc8 │ │ │ │ str r3, [r4, #192] @ 0xc0 │ │ │ │ - b 45712c │ │ │ │ + b 457144 │ │ │ │ mov r3, r6 │ │ │ │ mov r5, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 4573f0 │ │ │ │ - b 457098 │ │ │ │ + bne 457408 │ │ │ │ + b 4570b0 │ │ │ │ ldr r2, [r3, #12] │ │ │ │ ldr r1, [r3, #16] │ │ │ │ ldrh r3, [r2] │ │ │ │ strh r3, [r4, #150] @ 0x96 │ │ │ │ ldrb r3, [r2, #2] │ │ │ │ ldrb r0, [r2, #3] │ │ │ │ ldrb r2, [r2, #4] │ │ │ │ orr r3, r3, r0, lsl #8 │ │ │ │ orr r3, r3, r2, lsl #16 │ │ │ │ ldrb r2, [r1, #8] │ │ │ │ orr r3, r3, r2, lsl #24 │ │ │ │ str r3, [r4, #152] @ 0x98 │ │ │ │ ldrh r3, [r1, #2] │ │ │ │ strh r3, [r4, #66] @ 0x42 │ │ │ │ - b 4571c0 │ │ │ │ + b 4571d8 │ │ │ │ mvn r6, #11 │ │ │ │ - b 45712c │ │ │ │ + b 457144 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq lr, r8, lsl #31 │ │ │ │ + cmneq lr, r0, ror pc │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq lr, r4, asr #29 │ │ │ │ - ldrsbeq r8, [ip], #28 │ │ │ │ + cmneq lr, ip, lsr #29 │ │ │ │ + ldrsbeq r8, [ip], #20 │ │ │ │ strdeq pc, [pc], -pc @ │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ svchi 0x005c28f5 │ │ │ │ addgt r5, pc, #10496 @ 0x2900 │ │ │ │ - sbcseq r8, ip, ip, asr #2 │ │ │ │ + sbcseq r8, ip, r4, asr #2 │ │ │ │ ldr ip, [sp] │ │ │ │ strh r1, [r0, #166] @ 0xa6 │ │ │ │ strh r2, [r0, #170] @ 0xaa │ │ │ │ strh r3, [r0, #168] @ 0xa8 │ │ │ │ strh ip, [r0, #162] @ 0xa2 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -1051236,61 +1051242,61 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ - ldr lr, [pc, #168] @ 457578 │ │ │ │ + ldr lr, [pc, #168] @ 457590 │ │ │ │ mov ip, r3 │ │ │ │ - ldr r3, [pc, #164] @ 45757c │ │ │ │ + ldr r3, [pc, #164] @ 457594 │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [lr, r3] │ │ │ │ sub sp, sp, #24 │ │ │ │ cmp r0, #0 │ │ │ │ ldr r4, [sp, #32] │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ - beq 457564 │ │ │ │ + beq 45757c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r1 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #0 │ │ │ │ - bne 4574fc │ │ │ │ + bne 457514 │ │ │ │ mov r3, #16 │ │ │ │ str r2, [sp] │ │ │ │ ldr r0, [r0, #24] │ │ │ │ mov r2, sp │ │ │ │ str r1, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str ip, [sp, #4] │ │ │ │ bl 5391c │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ strd r2, [r4] │ │ │ │ - ldr r2, [pc, #68] @ 457580 │ │ │ │ - ldr r3, [pc, #60] @ 45757c │ │ │ │ + ldr r2, [pc, #68] @ 457598 │ │ │ │ + ldr r3, [pc, #60] @ 457594 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 457560 │ │ │ │ + bne 457578 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [r0, #24] │ │ │ │ str r0, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ stm sp, {r2, ip} │ │ │ │ udf #0 │ │ │ │ - cmneq lr, r4, lsr #22 │ │ │ │ + cmneq lr, ip, lsl #22 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strheq r8, [lr, #-172]! @ 0xffffff54 │ │ │ │ + cmneq lr, r4, lsr #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ mov r4, r1 │ │ │ │ mov r0, #1 │ │ │ │ @@ -1051315,52 +1051321,52 @@ │ │ │ │ pop {r4, lr} │ │ │ │ b 543d8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ mov r8, r2 │ │ │ │ - ldr r2, [pc, #496] @ 4577fc │ │ │ │ - ldr r3, [pc, #496] @ 457800 │ │ │ │ + ldr r2, [pc, #496] @ 457814 │ │ │ │ + ldr r3, [pc, #496] @ 457818 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ mov r3, #0 │ │ │ │ subs r7, r0, #0 │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ ldr sl, [sp, #112] @ 0x70 │ │ │ │ mov r6, r1 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bne 457768 │ │ │ │ + bne 457780 │ │ │ │ add r9, sp, #8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 53d00 │ │ │ │ mov r1, #80 @ 0x50 │ │ │ │ mov r0, #1 │ │ │ │ bl 549c0 │ │ │ │ subs r5, r0, #0 │ │ │ │ - beq 4577f4 │ │ │ │ + beq 45780c │ │ │ │ bl 1d4e5c │ │ │ │ mov fp, #1 │ │ │ │ str fp, [r5, #56] @ 0x38 │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ tst r6, #1 │ │ │ │ strd r2, [r5, #8] │ │ │ │ str r7, [r5] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ and r2, r6, #2 │ │ │ │ str r6, [r5, #16] │ │ │ │ - bne 457780 │ │ │ │ + bne 457798 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 457790 │ │ │ │ + bne 4577a8 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #6 │ │ │ │ streq r3, [sp, #12] │ │ │ │ cmp r6, #0 │ │ │ │ ldrlt r3, [sp, #12] │ │ │ │ str r8, [sp, #52] @ 0x34 │ │ │ │ orrlt r3, r3, #8 │ │ │ │ @@ -1051371,723 +1051377,723 @@ │ │ │ │ strne r3, [sp, #12] │ │ │ │ tst r6, #1073741824 @ 0x40000000 │ │ │ │ moveq r3, #8 │ │ │ │ streq r3, [sp, #44] @ 0x2c │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ cmp sl, #0 │ │ │ │ strd r2, [sp, #16] │ │ │ │ - beq 457708 │ │ │ │ + beq 457720 │ │ │ │ ldr r3, [r7, #24] │ │ │ │ cmp r3, #191 @ 0xbf │ │ │ │ - bls 45779c │ │ │ │ + bls 4577b4 │ │ │ │ ldm sl, {r2, r3} │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ - ldr r3, [pc, #256] @ 457804 │ │ │ │ + ldr r3, [pc, #256] @ 45781c │ │ │ │ and r3, r3, r2, lsl #8 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r0, [r4, #24] │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, #64 @ 0x40 │ │ │ │ bl 5391c │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 4577e4 │ │ │ │ + bne 4577fc │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ - bl 45611c │ │ │ │ + bl 456134 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ str r5, [r3] │ │ │ │ - ldr r2, [pc, #200] @ 457808 │ │ │ │ - ldr r3, [pc, #188] @ 457800 │ │ │ │ + ldr r2, [pc, #200] @ 457820 │ │ │ │ + ldr r3, [pc, #188] @ 457818 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 4577f0 │ │ │ │ + bne 457808 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 457768 │ │ │ │ + bne 457780 │ │ │ │ mov r4, r3 │ │ │ │ - b 457640 │ │ │ │ + b 457658 │ │ │ │ orr r3, r3, #2 │ │ │ │ cmp r2, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ - beq 4576a8 │ │ │ │ + beq 4576c0 │ │ │ │ orr r3, r3, #4 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 4576a8 │ │ │ │ + b 4576c0 │ │ │ │ sub r2, r3, #80 @ 0x50 │ │ │ │ clz r2, r2 │ │ │ │ lsr r2, r2, #5 │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ orrhi r2, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 457708 │ │ │ │ + beq 457720 │ │ │ │ ldr r2, [sl, #4] │ │ │ │ ldr r3, [sl] │ │ │ │ lsr r2, r2, #4 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ lsl r2, r3, #8 │ │ │ │ lsl r3, r3, #9 │ │ │ │ and r2, r2, #32512 @ 0x7f00 │ │ │ │ and r3, r3, #196608 @ 0x30000 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ - b 457708 │ │ │ │ + b 457720 │ │ │ │ mov r0, r5 │ │ │ │ bl 543d8 │ │ │ │ - b 457738 │ │ │ │ + b 457750 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ mvn r4, #11 │ │ │ │ - b 457738 │ │ │ │ - cmneq lr, ip, ror #19 │ │ │ │ + b 457750 │ │ │ │ + ldrdeq r8, [lr, #-148]! @ 0xffffff6c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - strheq r8, [lr, #-136]! @ 0xffffff78 │ │ │ │ + cmneq lr, r0, lsr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ - ldr ip, [pc, #440] @ 4579dc │ │ │ │ + ldr ip, [pc, #440] @ 4579f4 │ │ │ │ mov r5, r1 │ │ │ │ - ldr r1, [pc, #436] @ 4579e0 │ │ │ │ + ldr r1, [pc, #436] @ 4579f8 │ │ │ │ ldr r3, [r0] │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r1] │ │ │ │ ldr r2, [r0, #4] │ │ │ │ mov r4, r0 │ │ │ │ mov r0, #0 │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp r3, r0 │ │ │ │ ldr r1, [r1] │ │ │ │ str r1, [sp, #12] │ │ │ │ mov r1, #0 │ │ │ │ str r0, [sp, #8] │ │ │ │ str r2, [sp, #4] │ │ │ │ - bne 4578a0 │ │ │ │ + bne 4578b8 │ │ │ │ ldr r6, [r4, #72] @ 0x48 │ │ │ │ str r6, [r5] │ │ │ │ cmp r6, #0 │ │ │ │ - beq 4578c4 │ │ │ │ + beq 4578dc │ │ │ │ mov r0, #0 │ │ │ │ - ldr r2, [pc, #360] @ 4579e4 │ │ │ │ - ldr r3, [pc, #352] @ 4579e0 │ │ │ │ + ldr r2, [pc, #360] @ 4579fc │ │ │ │ + ldr r3, [pc, #352] @ 4579f8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 4579d8 │ │ │ │ + bne 4579f0 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 4578a0 │ │ │ │ + bne 4578b8 │ │ │ │ ldr r6, [r4, #72] @ 0x48 │ │ │ │ mov r3, r2 │ │ │ │ cmp r6, #0 │ │ │ │ str r6, [r5] │ │ │ │ - bne 457870 │ │ │ │ + bne 457888 │ │ │ │ ldr r0, [r3, #24] │ │ │ │ - ldr r1, [pc, #280] @ 4579e8 │ │ │ │ + ldr r1, [pc, #280] @ 457a00 │ │ │ │ add r2, sp, #4 │ │ │ │ bl 520ec │ │ │ │ cmp r0, #0 │ │ │ │ strne r6, [r5] │ │ │ │ - bne 457874 │ │ │ │ + bne 45788c │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r1, #0 │ │ │ │ str r3, [r5] │ │ │ │ str r3, [r4, #72] @ 0x48 │ │ │ │ - bne 457870 │ │ │ │ + bne 457888 │ │ │ │ ldr r6, [r4] │ │ │ │ mov r2, #1 │ │ │ │ add r5, r6, #192 @ 0xc0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 45796c │ │ │ │ + bne 457984 │ │ │ │ ldr r3, [r4, #52] @ 0x34 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 45794c │ │ │ │ + beq 457964 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1d5068 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 457870 │ │ │ │ + beq 457888 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r6, #192] @ 0xc0 │ │ │ │ bl 2e6e20 │ │ │ │ - b 457870 │ │ │ │ + b 457888 │ │ │ │ add r2, r6, #196 @ 0xc4 │ │ │ │ str r2, [r4, #48] @ 0x30 │ │ │ │ ldr r2, [r6, #200] @ 0xc8 │ │ │ │ add r3, r4, #48 @ 0x30 │ │ │ │ str r2, [r4, #52] @ 0x34 │ │ │ │ str r3, [r2] │ │ │ │ str r3, [r6, #200] @ 0xc8 │ │ │ │ - b 457920 │ │ │ │ + b 457938 │ │ │ │ cmp r0, #2 │ │ │ │ - beq 45799c │ │ │ │ + beq 4579b4 │ │ │ │ ldr r3, [r6, #192] @ 0xc0 │ │ │ │ mov r1, r3 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r7, r3 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, r7 │ │ │ │ mov r3, r0 │ │ │ │ - beq 4579cc │ │ │ │ - b 457978 │ │ │ │ + beq 4579e4 │ │ │ │ + b 457990 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, #2 │ │ │ │ mov r0, r5 │ │ │ │ bl 2e6e60 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, r7 │ │ │ │ - bne 4579b0 │ │ │ │ + bne 4579c8 │ │ │ │ cmp r7, #0 │ │ │ │ - bne 45799c │ │ │ │ - b 457914 │ │ │ │ + bne 4579b4 │ │ │ │ + b 45792c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq lr, ip, asr #15 │ │ │ │ + strheq r8, [lr, #-116]! @ 0xffffff8c │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq lr, ip, ror r7 │ │ │ │ + cmneq lr, r4, ror #14 │ │ │ │ andgt r6, r8, sl, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r7, r2 │ │ │ │ - ldr r2, [pc, #456] @ 457bd0 │ │ │ │ - ldr r3, [pc, #456] @ 457bd4 │ │ │ │ + ldr r2, [pc, #456] @ 457be8 │ │ │ │ + ldr r3, [pc, #456] @ 457bec │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #28 │ │ │ │ subs r5, r0, #0 │ │ │ │ mov r8, r1 │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ - bne 457aec │ │ │ │ + bne 457b04 │ │ │ │ add r6, r5, #192 @ 0xc0 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r8, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 457b64 │ │ │ │ + bne 457b7c │ │ │ │ ldr ip, [r5, #200] @ 0xc8 │ │ │ │ add r3, r5, #196 @ 0xc4 │ │ │ │ cmp r3, ip │ │ │ │ sub ip, ip, #48 @ 0x30 │ │ │ │ - bne 457a84 │ │ │ │ - b 457b04 │ │ │ │ + bne 457a9c │ │ │ │ + b 457b1c │ │ │ │ ldr ip, [ip, #52] @ 0x34 │ │ │ │ cmp r3, ip │ │ │ │ sub ip, ip, #48 @ 0x30 │ │ │ │ - beq 457b04 │ │ │ │ + beq 457b1c │ │ │ │ ldr lr, [ip, #72] @ 0x48 │ │ │ │ cmp lr, r8 │ │ │ │ - bne 457a74 │ │ │ │ + bne 457a8c │ │ │ │ ldr r1, [ip, #4] │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl 4561ec │ │ │ │ + bl 456204 │ │ │ │ mvn r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1d5068 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 457b30 │ │ │ │ - ldr r2, [pc, #276] @ 457bd8 │ │ │ │ - ldr r3, [pc, #268] @ 457bd4 │ │ │ │ + bne 457b48 │ │ │ │ + ldr r2, [pc, #276] @ 457bf0 │ │ │ │ + ldr r3, [pc, #268] @ 457bec │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 457bcc │ │ │ │ + bne 457be4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 457aec │ │ │ │ + bne 457b04 │ │ │ │ mov r4, r3 │ │ │ │ - b 457a30 │ │ │ │ + b 457a48 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ - ldr r1, [pc, #204] @ 457bdc │ │ │ │ + ldr r1, [pc, #204] @ 457bf4 │ │ │ │ mov r2, sp │ │ │ │ bl 520ec │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 457b48 │ │ │ │ + beq 457b60 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1d5068 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 457abc │ │ │ │ + beq 457ad4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r5, #192] @ 0xc0 │ │ │ │ bl 2e6e20 │ │ │ │ - b 457abc │ │ │ │ + b 457ad4 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl 4561ec │ │ │ │ + bl 456204 │ │ │ │ mov r4, r0 │ │ │ │ - b 457b1c │ │ │ │ + b 457b34 │ │ │ │ cmp r0, #2 │ │ │ │ - bne 457ba8 │ │ │ │ + bne 457bc0 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 2e6e60 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r9, r1 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ - bne 457b80 │ │ │ │ + bne 457b98 │ │ │ │ cmp r9, #0 │ │ │ │ - bne 457b6c │ │ │ │ - b 457a5c │ │ │ │ + bne 457b84 │ │ │ │ + b 457a74 │ │ │ │ ldr r1, [r5, #192] @ 0xc0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r9, r1 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ - beq 457b9c │ │ │ │ - b 457bac │ │ │ │ + beq 457bb4 │ │ │ │ + b 457bc4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - strdeq r8, [lr, #-80]! @ 0xffffffb0 │ │ │ │ + ldrdeq r8, [lr, #-88]! @ 0xffffffa8 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq lr, r4, lsr r5 │ │ │ │ + cmneq lr, ip, lsl r5 │ │ │ │ andsgt r6, r0, fp, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r6, r0, #0 │ │ │ │ ldr r5, [r1] │ │ │ │ mov r7, r1 │ │ │ │ - beq 457c0c │ │ │ │ + beq 457c24 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #56 @ 0x38 │ │ │ │ bl 1d5068 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 457c28 │ │ │ │ + beq 457c40 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #56 @ 0x38 │ │ │ │ bl 1d4ec4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 457c30 │ │ │ │ + beq 457c48 │ │ │ │ str r6, [r7] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r8, [r5] │ │ │ │ cmp r8, #0 │ │ │ │ mov r4, r8 │ │ │ │ - bne 457cb0 │ │ │ │ + bne 457cc8 │ │ │ │ ldr r3, [r5, #52] @ 0x34 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 457cc8 │ │ │ │ + beq 457ce0 │ │ │ │ add r9, r8, #192 @ 0xc0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 457d00 │ │ │ │ + bne 457d18 │ │ │ │ ldr sl, [r5, #56] @ 0x38 │ │ │ │ bl 1d4e5c │ │ │ │ cmp sl, #0 │ │ │ │ - beq 457cd8 │ │ │ │ + beq 457cf0 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 1d5068 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 457d68 │ │ │ │ + bne 457d80 │ │ │ │ ldr r0, [r5, #32] │ │ │ │ cmp r0, #0 │ │ │ │ - beq 457ca0 │ │ │ │ + beq 457cb8 │ │ │ │ ldr r1, [r5, #8] │ │ │ │ bl 527dc │ │ │ │ mov r0, r5 │ │ │ │ bl 543d8 │ │ │ │ str r6, [r7] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 457cb0 │ │ │ │ + bne 457cc8 │ │ │ │ mov r4, r3 │ │ │ │ - b 457c40 │ │ │ │ + b 457c58 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 53490 │ │ │ │ - b 457c8c │ │ │ │ + b 457ca4 │ │ │ │ ldr r2, [r5, #48] @ 0x30 │ │ │ │ ldr r3, [r5, #52] @ 0x34 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ str sl, [r5, #52] @ 0x34 │ │ │ │ str sl, [r5, #48] @ 0x30 │ │ │ │ bl 53490 │ │ │ │ - b 457c78 │ │ │ │ + b 457c90 │ │ │ │ cmp r0, #2 │ │ │ │ - beq 457d2c │ │ │ │ + beq 457d44 │ │ │ │ ldr r1, [r8, #192] @ 0xc0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov sl, r1 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ - beq 457d5c │ │ │ │ - b 457d0c │ │ │ │ + beq 457d74 │ │ │ │ + b 457d24 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 2e6e60 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov sl, r1 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ - bne 457d40 │ │ │ │ + bne 457d58 │ │ │ │ cmp sl, #0 │ │ │ │ - bne 457d2c │ │ │ │ - b 457c68 │ │ │ │ + bne 457d44 │ │ │ │ + b 457c80 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r9 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r8, #192] @ 0xc0 │ │ │ │ bl 2e6e20 │ │ │ │ - b 457c8c │ │ │ │ + b 457ca4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r7, r2 │ │ │ │ - ldr r2, [pc, #356] @ 457f00 │ │ │ │ - ldr r3, [pc, #356] @ 457f04 │ │ │ │ + ldr r2, [pc, #356] @ 457f18 │ │ │ │ + ldr r3, [pc, #356] @ 457f1c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #12 │ │ │ │ subs r5, r0, #0 │ │ │ │ mov r8, r1 │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r3, #0 │ │ │ │ - bne 457e48 │ │ │ │ + bne 457e60 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, #0 │ │ │ │ add r6, r5, #192 @ 0xc0 │ │ │ │ - bl 457be0 │ │ │ │ + bl 457bf8 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 457e7c │ │ │ │ + bne 457e94 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ mov r1, r8 │ │ │ │ mov r2, sp │ │ │ │ bl 54624 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 457e60 │ │ │ │ + beq 457e78 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1d5068 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 457ec0 │ │ │ │ - ldr r2, [pc, #232] @ 457f08 │ │ │ │ - ldr r3, [pc, #224] @ 457f04 │ │ │ │ + bne 457ed8 │ │ │ │ + ldr r2, [pc, #232] @ 457f20 │ │ │ │ + ldr r3, [pc, #224] @ 457f1c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 457efc │ │ │ │ + bne 457f14 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 457e48 │ │ │ │ + bne 457e60 │ │ │ │ mov r4, r3 │ │ │ │ - b 457dc4 │ │ │ │ + b 457ddc │ │ │ │ mov r3, r4 │ │ │ │ ldr r1, [sp] │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl 4561ec │ │ │ │ + bl 456204 │ │ │ │ mov r4, r0 │ │ │ │ - b 457e04 │ │ │ │ + b 457e1c │ │ │ │ cmp r0, #2 │ │ │ │ - bne 457ed8 │ │ │ │ + bne 457ef0 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 2e6e60 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r9, r1 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ - bne 457e98 │ │ │ │ + bne 457eb0 │ │ │ │ cmp r9, #0 │ │ │ │ - bne 457e84 │ │ │ │ - b 457dec │ │ │ │ + bne 457e9c │ │ │ │ + b 457e04 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r5, #192] @ 0xc0 │ │ │ │ bl 2e6e20 │ │ │ │ - b 457e18 │ │ │ │ + b 457e30 │ │ │ │ ldr r1, [r5, #192] @ 0xc0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r9, r1 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ - beq 457eb4 │ │ │ │ - b 457edc │ │ │ │ + beq 457ecc │ │ │ │ + b 457ef4 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq lr, ip, asr r2 │ │ │ │ + cmneq lr, r4, asr #4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - ldrdeq r8, [lr, #-24]! @ 0xffffffe8 │ │ │ │ + cmneq lr, r0, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #380] @ 4580a4 │ │ │ │ - ldr r3, [pc, #380] @ 4580a8 │ │ │ │ + ldr r2, [pc, #380] @ 4580bc │ │ │ │ + ldr r3, [pc, #380] @ 4580c0 │ │ │ │ ldr sl, [r0, #40] @ 0x28 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #28 │ │ │ │ add r9, sl, #8 │ │ │ │ add sl, sl, #81920 @ 0x14000 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [sl, #8] │ │ │ │ mov r8, r1 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r3, #1 │ │ │ │ str r3, [sl, #8] │ │ │ │ - bge 458044 │ │ │ │ + bge 45805c │ │ │ │ add r3, r1, #1 │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ add r9, r9, r3, lsl #3 │ │ │ │ add r3, sp, #16 │ │ │ │ str r6, [sp, #12] │ │ │ │ mov r7, #0 │ │ │ │ mov r6, sl │ │ │ │ mov r4, #0 │ │ │ │ mov sl, r9 │ │ │ │ mov r5, #0 │ │ │ │ mov r9, r0 │ │ │ │ str r3, [sp, #4] │ │ │ │ - b 457fc8 │ │ │ │ + b 457fe0 │ │ │ │ add r3, r0, r1, lsl #3 │ │ │ │ str r7, [r0, r1, lsl #3] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ str r7, [r3, #4] │ │ │ │ mov r0, #0 │ │ │ │ - bl 457be0 │ │ │ │ + bl 457bf8 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ add sl, sl, #40 @ 0x28 │ │ │ │ sub r1, r3, #1 │ │ │ │ cmp r3, r8 │ │ │ │ str r1, [r6, #8] │ │ │ │ - ble 45803c │ │ │ │ + ble 458054 │ │ │ │ ldr r3, [sl, #-40] @ 0xffffffd8 │ │ │ │ ldr fp, [r9] │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr ip, [fp, #8] │ │ │ │ ldr r0, [fp, #4] │ │ │ │ cmp ip, r1 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bhi 457f98 │ │ │ │ + bhi 457fb0 │ │ │ │ lsl r1, r1, #4 │ │ │ │ str r3, [sp, #8] │ │ │ │ bl 549d8 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r0, #0 │ │ │ │ - beq 458080 │ │ │ │ + beq 458098 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr r3, [fp, #8] │ │ │ │ lsl lr, r1, #1 │ │ │ │ cmp r3, r1, lsl #1 │ │ │ │ str r0, [fp, #4] │ │ │ │ - bcs 457f98 │ │ │ │ + bcs 457fb0 │ │ │ │ sub r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ add ip, r0, r1, lsl #4 │ │ │ │ add r3, r0, r3, lsl #3 │ │ │ │ sub ip, ip, #8 │ │ │ │ strd r4, [r3, #8]! │ │ │ │ cmp ip, r3 │ │ │ │ - bne 458028 │ │ │ │ + bne 458040 │ │ │ │ str lr, [fp, #8] │ │ │ │ - b 457f98 │ │ │ │ + b 457fb0 │ │ │ │ mov sl, r6 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ mov r0, #0 │ │ │ │ str r8, [sl, #8] │ │ │ │ str r6, [sl, #12] │ │ │ │ - ldr r2, [pc, #84] @ 4580ac │ │ │ │ - ldr r3, [pc, #76] @ 4580a8 │ │ │ │ + ldr r2, [pc, #84] @ 4580c4 │ │ │ │ + ldr r3, [pc, #76] @ 4580c0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 45807c │ │ │ │ + bne 458094 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - ldr r3, [pc, #40] @ 4580b0 │ │ │ │ - ldr r2, [pc, #40] @ 4580b4 │ │ │ │ + ldr r3, [pc, #40] @ 4580c8 │ │ │ │ + ldr r2, [pc, #40] @ 4580cc │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mvn r0, #11 │ │ │ │ - b 458050 │ │ │ │ - cmneq lr, ip, asr #1 │ │ │ │ + b 458068 │ │ │ │ + strheq r8, [lr, #-4]! │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq lr, r0, lsr #31 │ │ │ │ - cmneq r0, r0, ror r1 │ │ │ │ - ldrsheq r7, [ip], #56 @ 0x38 │ │ │ │ + cmneq lr, r8, lsl #31 │ │ │ │ + cmneq r0, r8, asr r1 │ │ │ │ + ldrsheq r7, [ip], #48 @ 0x30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r0] │ │ │ │ cmp r4, #0 │ │ │ │ - beq 4581f8 │ │ │ │ + beq 458210 │ │ │ │ mov r5, r0 │ │ │ │ mov r2, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 4580d8 │ │ │ │ + bne 4580f0 │ │ │ │ ldr r0, [r2, #24] │ │ │ │ mov r3, r1 │ │ │ │ mov r2, #524288 @ 0x80000 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ bl 528b4 │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 458110 │ │ │ │ + bne 458128 │ │ │ │ ldr r3, [r5, #52] @ 0x34 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 458118 │ │ │ │ + beq 458130 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r7, [r5] │ │ │ │ mov r1, r4 │ │ │ │ add r4, r7, #192 @ 0xc0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 458190 │ │ │ │ + bne 4581a8 │ │ │ │ ldr r3, [r5, #52] @ 0x34 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 458170 │ │ │ │ + beq 458188 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1d5068 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 458110 │ │ │ │ + beq 458128 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r7, #192] @ 0xc0 │ │ │ │ bl 2e6e20 │ │ │ │ - b 458110 │ │ │ │ + b 458128 │ │ │ │ ldr r2, [r7, #200] @ 0xc8 │ │ │ │ add r3, r5, #48 @ 0x30 │ │ │ │ add r1, r7, #196 @ 0xc4 │ │ │ │ str r2, [r5, #52] @ 0x34 │ │ │ │ str r1, [r5, #48] @ 0x30 │ │ │ │ str r3, [r2] │ │ │ │ str r3, [r7, #200] @ 0xc8 │ │ │ │ - b 458144 │ │ │ │ + b 45815c │ │ │ │ cmp r0, #2 │ │ │ │ - beq 4581bc │ │ │ │ + beq 4581d4 │ │ │ │ ldr r1, [r7, #192] @ 0xc0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ - beq 4581ec │ │ │ │ - b 45819c │ │ │ │ + beq 458204 │ │ │ │ + b 4581b4 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 2e6e60 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ - bne 4581d0 │ │ │ │ + bne 4581e8 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 4581bc │ │ │ │ - b 458138 │ │ │ │ + bne 4581d4 │ │ │ │ + b 458150 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ udf #0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ add r4, r0, #192 @ 0xc0 │ │ │ │ @@ -1052095,74 +1052101,74 @@ │ │ │ │ mov r7, r2 │ │ │ │ mov r6, r1 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 45826c │ │ │ │ + bne 458284 │ │ │ │ mov r1, r6 │ │ │ │ mov r3, #0 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl 4561ec │ │ │ │ + bl 456204 │ │ │ │ mvn r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1d5068 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 4582b0 │ │ │ │ + bne 4582c8 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r0, #2 │ │ │ │ - bne 4582cc │ │ │ │ + bne 4582e4 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 2e6e60 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ - bne 458288 │ │ │ │ + bne 4582a0 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 458274 │ │ │ │ - b 458238 │ │ │ │ + bne 45828c │ │ │ │ + b 458250 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r5, #192] @ 0xc0 │ │ │ │ bl 2e6e20 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r5, #192] @ 0xc0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ bl 1d6098 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ - beq 4582a4 │ │ │ │ - b 4582d0 │ │ │ │ + beq 4582bc │ │ │ │ + b 4582e8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ add r1, r1, #5 │ │ │ │ mov r6, r0 │ │ │ │ lsl r1, r1, #3 │ │ │ │ mov r0, #1 │ │ │ │ mov r5, r2 │ │ │ │ bl 549c0 │ │ │ │ subs r3, r0, #0 │ │ │ │ - beq 45835c │ │ │ │ + beq 458374 │ │ │ │ add r0, r3, #4 │ │ │ │ add r1, r3, #12 │ │ │ │ add r2, r3, #20 │ │ │ │ str r0, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r6, [r3] │ │ │ │ mov r0, #0 │ │ │ │ @@ -1052182,15 +1052188,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #32] │ │ │ │ ldr r8, [sp, #24] │ │ │ │ cmp r0, #0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r3 │ │ │ │ - beq 458408 │ │ │ │ + beq 458420 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ str r3, [r4, #32] │ │ │ │ ldr ip, [r4, #12] │ │ │ │ add r1, r4, r5, lsl #3 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [r1, #44] @ 0x2c │ │ │ │ str r3, [r0, #16] │ │ │ │ @@ -1052215,27 +1052221,27 @@ │ │ │ │ str ip, [r0, #28] │ │ │ │ str r2, [r1, #44] @ 0x2c │ │ │ │ str r3, [r4, #28] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #48 @ 0x30 │ │ │ │ bl 53a54 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 45839c │ │ │ │ + bne 4583b4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [r0, #32] │ │ │ │ mov r4, r0 │ │ │ │ cmp ip, #0 │ │ │ │ mov r5, r1 │ │ │ │ mov r7, r2 │ │ │ │ mov r6, r3 │ │ │ │ - beq 458490 │ │ │ │ + beq 4584a8 │ │ │ │ ldr r3, [ip, #40] @ 0x28 │ │ │ │ str r3, [r0, #32] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [ip, #12] │ │ │ │ add r1, r4, r5, lsl #3 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ mov r0, ip │ │ │ │ @@ -1052249,298 +1052255,298 @@ │ │ │ │ str r4, [r0, #44] @ 0x2c │ │ │ │ str r2, [r0, #40] @ 0x28 │ │ │ │ str r0, [r1, #40] @ 0x28 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #48 @ 0x30 │ │ │ │ bl 53a54 │ │ │ │ subs ip, r0, #0 │ │ │ │ - bne 458450 │ │ │ │ + bne 458468 │ │ │ │ mov r0, ip │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ - ldr r2, [pc, #448] @ 458680 │ │ │ │ - ldr r3, [pc, #448] @ 458684 │ │ │ │ + ldr r2, [pc, #448] @ 458698 │ │ │ │ + ldr r3, [pc, #448] @ 45869c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r0] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #28 │ │ │ │ cmp sl, #0 │ │ │ │ mov r9, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ - beq 458604 │ │ │ │ + beq 45861c │ │ │ │ ldr r6, [sl, #36] @ 0x24 │ │ │ │ cmp r6, #0 │ │ │ │ - beq 4585dc │ │ │ │ + beq 4585f4 │ │ │ │ add r3, sp, #16 │ │ │ │ mov r4, #0 │ │ │ │ mov r5, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r0, [sp, #12] │ │ │ │ add fp, r6, #81920 @ 0x14000 │ │ │ │ ldr r3, [fp, #8] │ │ │ │ add r8, r6, #8 │ │ │ │ sub r2, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r2, [fp, #8] │ │ │ │ - beq 45863c │ │ │ │ + beq 458654 │ │ │ │ str r6, [sp, #8] │ │ │ │ mov r7, #0 │ │ │ │ mov r6, fp │ │ │ │ - b 458560 │ │ │ │ + b 458578 │ │ │ │ add r3, r0, r1, lsl #3 │ │ │ │ str r7, [r0, r1, lsl #3] │ │ │ │ str r7, [r3, #4] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov r0, #0 │ │ │ │ - bl 457be0 │ │ │ │ + bl 457bf8 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ sub r2, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r2, [r6, #8] │ │ │ │ - beq 458638 │ │ │ │ + beq 458650 │ │ │ │ ldr fp, [r8], #40 @ 0x28 │ │ │ │ ldr r9, [sl] │ │ │ │ ldr r1, [fp, #4] │ │ │ │ ldr ip, [r9, #8] │ │ │ │ ldr r0, [r9, #4] │ │ │ │ cmp ip, r1 │ │ │ │ str fp, [sp, #16] │ │ │ │ - bhi 458534 │ │ │ │ + bhi 45854c │ │ │ │ lsl r1, r1, #4 │ │ │ │ bl 549d8 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 458660 │ │ │ │ + beq 458678 │ │ │ │ ldr r1, [fp, #4] │ │ │ │ ldr r3, [r9, #8] │ │ │ │ lsl lr, r1, #1 │ │ │ │ cmp r3, r1, lsl #1 │ │ │ │ str r0, [r9, #4] │ │ │ │ - bcs 458534 │ │ │ │ + bcs 45854c │ │ │ │ sub r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ add ip, r0, r1, lsl #4 │ │ │ │ add r3, r0, r3, lsl #3 │ │ │ │ sub ip, ip, #8 │ │ │ │ strd r4, [r3, #8]! │ │ │ │ cmp r3, ip │ │ │ │ - bne 4585b8 │ │ │ │ + bne 4585d0 │ │ │ │ str lr, [r9, #8] │ │ │ │ - b 458534 │ │ │ │ + b 45854c │ │ │ │ add r1, r1, #21 │ │ │ │ add r1, sl, r1, lsl #2 │ │ │ │ mov r0, #0 │ │ │ │ - bl 457be0 │ │ │ │ + bl 457bf8 │ │ │ │ ldr r3, [sl, #80] @ 0x50 │ │ │ │ sub r1, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r1, [sl, #80] @ 0x50 │ │ │ │ - bne 4585cc │ │ │ │ + bne 4585e4 │ │ │ │ mov r0, #0 │ │ │ │ add r1, sl, #52 @ 0x34 │ │ │ │ - bl 457be0 │ │ │ │ + bl 457bf8 │ │ │ │ mov r0, sl │ │ │ │ bl 543d8 │ │ │ │ mov r3, #0 │ │ │ │ - ldr r2, [pc, #120] @ 458688 │ │ │ │ + ldr r2, [pc, #120] @ 4586a0 │ │ │ │ str r3, [r9] │ │ │ │ - ldr r3, [pc, #108] @ 458684 │ │ │ │ + ldr r3, [pc, #108] @ 45869c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 45867c │ │ │ │ + bne 458694 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r6, [sp, #8] │ │ │ │ ldr r3, [r6] │ │ │ │ mov r0, r6 │ │ │ │ str r3, [sl, #36] @ 0x24 │ │ │ │ bl 543d8 │ │ │ │ ldr r6, [sl, #36] @ 0x24 │ │ │ │ cmp r6, #0 │ │ │ │ - bne 458508 │ │ │ │ + bne 458520 │ │ │ │ ldr r9, [sp, #12] │ │ │ │ - b 4585dc │ │ │ │ - ldr r3, [pc, #36] @ 45868c │ │ │ │ - ldr r2, [pc, #36] @ 458690 │ │ │ │ + b 4585f4 │ │ │ │ + ldr r3, [pc, #36] @ 4586a4 │ │ │ │ + ldr r2, [pc, #36] @ 4586a8 │ │ │ │ ldr r0, [pc, r3] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 458540 │ │ │ │ + b 458558 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq lr, r8, lsr fp │ │ │ │ + cmneq lr, r0, lsr #22 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq lr, r4, ror #19 │ │ │ │ - @ instruction: 0x01702b90 │ │ │ │ - sbcseq r6, ip, ip, lsl lr │ │ │ │ + cmneq lr, ip, asr #19 │ │ │ │ + cmneq r0, r8, ror fp │ │ │ │ + sbcseq r6, ip, r4, lsl lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #504] @ 4588a8 │ │ │ │ + ldr r2, [pc, #504] @ 4588c0 │ │ │ │ sub sp, sp, #108 @ 0x6c │ │ │ │ mov r5, r0 │ │ │ │ mov r7, r3 │ │ │ │ - ldr r3, [pc, #492] @ 4588ac │ │ │ │ + ldr r3, [pc, #492] @ 4588c4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [sp, #144] @ 0x90 │ │ │ │ ldr r9, [r5] │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ cmp r9, #0 │ │ │ │ mov r8, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ mov r3, #0 │ │ │ │ - bne 458764 │ │ │ │ + bne 45877c │ │ │ │ add r3, sp, #32 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ mov r1, #0 │ │ │ │ ldr sl, [r8, #20] │ │ │ │ bl 53d00 │ │ │ │ ldr r4, [r8, #16] │ │ │ │ cmp r4, #-2147483647 @ 0x80000001 │ │ │ │ mov r3, r0 │ │ │ │ - bne 45888c │ │ │ │ + bne 4588a4 │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r8, #8] │ │ │ │ ldr r0, [r9, #24] │ │ │ │ str r3, [sp, #32] │ │ │ │ mov r1, #65 @ 0x41 │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ bl 5391c │ │ │ │ subs r9, r0, #0 │ │ │ │ - beq 45877c │ │ │ │ - ldr r2, [pc, #372] @ 4588b0 │ │ │ │ - ldr r3, [pc, #364] @ 4588ac │ │ │ │ + beq 458794 │ │ │ │ + ldr r2, [pc, #372] @ 4588c8 │ │ │ │ + ldr r3, [pc, #364] @ 4588c4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 458894 │ │ │ │ + bne 4588ac │ │ │ │ mov r0, r9 │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r3, r9 │ │ │ │ ldr r9, [r9] │ │ │ │ cmp r9, #0 │ │ │ │ - bne 458764 │ │ │ │ + bne 45877c │ │ │ │ mov r9, r3 │ │ │ │ - b 4586e8 │ │ │ │ + b 458700 │ │ │ │ add r1, r6, #21 │ │ │ │ lsl r1, r1, #2 │ │ │ │ mov r0, #1 │ │ │ │ bl 549c0 │ │ │ │ subs fp, r0, #0 │ │ │ │ - beq 4588a0 │ │ │ │ + beq 4588b8 │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ str r2, [fp, #64] @ 0x40 │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ - ldr r1, [pc, #268] @ 4588b4 │ │ │ │ + ldr r1, [pc, #268] @ 4588cc │ │ │ │ mov r0, #1 │ │ │ │ str r2, [fp, #60] @ 0x3c │ │ │ │ bl 549c0 │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [fp, #40] @ 0x28 │ │ │ │ str r0, [fp, #36] @ 0x24 │ │ │ │ - beq 458898 │ │ │ │ + beq 4588b0 │ │ │ │ ldr r2, [sl] │ │ │ │ mov r1, #256 @ 0x100 │ │ │ │ tst r2, #4 │ │ │ │ str r8, [fp, #4] │ │ │ │ str fp, [sp, #28] │ │ │ │ str r5, [fp] │ │ │ │ str r1, [fp, #24] │ │ │ │ - beq 458874 │ │ │ │ - ldr r2, [pc, #208] @ 4588b8 │ │ │ │ + beq 45888c │ │ │ │ + ldr r2, [pc, #208] @ 4588d0 │ │ │ │ mov r4, #-2147483646 @ 0x80000002 │ │ │ │ str r2, [fp, #24] │ │ │ │ mov r8, #0 │ │ │ │ cmp r6, #0 │ │ │ │ str r4, [fp, #56] @ 0x38 │ │ │ │ str r8, [fp, #80] @ 0x50 │ │ │ │ - ble 45885c │ │ │ │ + ble 458874 │ │ │ │ mov r2, r8 │ │ │ │ - b 458820 │ │ │ │ + b 458838 │ │ │ │ ldr r2, [fp, #80] @ 0x50 │ │ │ │ add r2, r2, #1 │ │ │ │ cmp r2, r6 │ │ │ │ str r2, [fp, #80] @ 0x50 │ │ │ │ - bge 45885c │ │ │ │ + bge 458874 │ │ │ │ ldr r4, [fp, #56] @ 0x38 │ │ │ │ add r2, r2, #21 │ │ │ │ add ip, fp, r2, lsl #2 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #0 │ │ │ │ str ip, [sp, #12] │ │ │ │ str r8, [sp, #8] │ │ │ │ stm sp, {r7, r8} │ │ │ │ - bl 4575f0 │ │ │ │ + bl 457608 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 458808 │ │ │ │ + beq 458820 │ │ │ │ add r0, sp, #28 │ │ │ │ - bl 4584a8 │ │ │ │ + bl 4584c0 │ │ │ │ mov r9, r4 │ │ │ │ - b 458734 │ │ │ │ + b 45874c │ │ │ │ ldr r3, [sp, #20] │ │ │ │ add r2, fp, #44 @ 0x2c │ │ │ │ str r2, [fp, #44] @ 0x2c │ │ │ │ str r2, [fp, #48] @ 0x30 │ │ │ │ str fp, [r3] │ │ │ │ - b 458734 │ │ │ │ + b 45874c │ │ │ │ tst r2, #2 │ │ │ │ ldreq r4, [fp, #56] @ 0x38 │ │ │ │ - ldrne r2, [pc, #56] @ 4588bc │ │ │ │ + ldrne r2, [pc, #56] @ 4588d4 │ │ │ │ orreq r4, r4, #-2147483648 @ 0x80000000 │ │ │ │ strne r2, [fp, #24] │ │ │ │ - b 4587ec │ │ │ │ + b 458804 │ │ │ │ mvn r9, #21 │ │ │ │ - b 458734 │ │ │ │ + b 45874c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ mov r0, fp │ │ │ │ bl 543d8 │ │ │ │ mvn r9, #11 │ │ │ │ - b 458734 │ │ │ │ - cmneq lr, ip, lsr r9 │ │ │ │ + b 45874c │ │ │ │ + cmneq lr, r4, lsr #18 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - strheq r7, [lr, #-140]! @ 0xffffff74 │ │ │ │ + cmneq lr, r4, lsr #17 │ │ │ │ andeq r4, r1, r8, lsr #32 │ │ │ │ andeq r0, r0, r2, lsl #2 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ push {r4, lr} │ │ │ │ add r4, r0, r1, lsl #3 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 458918 │ │ │ │ + beq 458930 │ │ │ │ ldr r1, [r0, #32] │ │ │ │ - b 4588e4 │ │ │ │ + b 4588fc │ │ │ │ mov r1, r3 │ │ │ │ mov r3, lr │ │ │ │ ldr lr, [r3, #40] @ 0x28 │ │ │ │ ldr ip, [r3] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ cmp lr, #0 │ │ │ │ str r2, [ip, #4] │ │ │ │ str ip, [r2] │ │ │ │ str r1, [r3, #40] @ 0x28 │ │ │ │ str r3, [r3, #4] │ │ │ │ str r3, [r3] │ │ │ │ - bne 4588dc │ │ │ │ + bne 4588f4 │ │ │ │ str lr, [r4, #40] @ 0x28 │ │ │ │ str r1, [r3, #40] @ 0x28 │ │ │ │ str r3, [r0, #32] │ │ │ │ ldr r3, [r0, #28] │ │ │ │ ldr r1, [r4, #44] @ 0x2c │ │ │ │ mov r2, #0 │ │ │ │ sub r3, r3, r1 │ │ │ │ @@ -1052551,31 +1052557,31 @@ │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0] │ │ │ │ cmp r4, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r5, r0 │ │ │ │ - b 458960 │ │ │ │ + b 458978 │ │ │ │ mov r0, r4 │ │ │ │ - bl 4588c0 │ │ │ │ + bl 4588d8 │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ sub r1, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r1, [r4, #36] @ 0x24 │ │ │ │ - bne 458958 │ │ │ │ + bne 458970 │ │ │ │ ldr r0, [r4, #32] │ │ │ │ cmp r0, #0 │ │ │ │ - beq 458998 │ │ │ │ + beq 4589b0 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ str r3, [r4, #32] │ │ │ │ bl 543d8 │ │ │ │ ldr r0, [r4, #32] │ │ │ │ cmp r0, #0 │ │ │ │ - bne 458980 │ │ │ │ + bne 458998 │ │ │ │ mov r0, r4 │ │ │ │ bl 543d8 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [r0, #8] │ │ │ │ @@ -1052589,44 +1052595,44 @@ │ │ │ │ ldr r1, [r0, #52] @ 0x34 │ │ │ │ ldr r5, [r0, #40] @ 0x28 │ │ │ │ cmp r1, r8 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ mov r7, r2 │ │ │ │ mov r6, r3 │ │ │ │ - beq 458a5c │ │ │ │ + beq 458a74 │ │ │ │ ldr r2, [r0, #72] @ 0x48 │ │ │ │ ldr r0, [r0, #28] │ │ │ │ cmp r2, r0 │ │ │ │ - beq 458a5c │ │ │ │ + beq 458a74 │ │ │ │ ldr ip, [r4, #60] @ 0x3c │ │ │ │ cmp ip, #0 │ │ │ │ - bne 458a1c │ │ │ │ + bne 458a34 │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, r0 │ │ │ │ - beq 458a30 │ │ │ │ + beq 458a48 │ │ │ │ mov r3, r0 │ │ │ │ str ip, [r3], #8 │ │ │ │ ldr ip, [r4, #64] @ 0x40 │ │ │ │ str r3, [r4, #28] │ │ │ │ str ip, [r0, #4] │ │ │ │ sub r3, r3, r2 │ │ │ │ str r3, [sp] │ │ │ │ asr r3, r3, #31 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ mov r0, r4 │ │ │ │ sub r2, r2, r3 │ │ │ │ asr r3, r2, #31 │ │ │ │ - bl 4589bc │ │ │ │ + bl 4589d4 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ str r3, [r4, #72] @ 0x48 │ │ │ │ cmp r8, #0 │ │ │ │ - beq 458ad0 │ │ │ │ + beq 458ae8 │ │ │ │ ldr r2, [r4] │ │ │ │ ldr r3, [r8, #4] │ │ │ │ ldr r1, [r2, #8] │ │ │ │ cmp r3, r1 │ │ │ │ ldrcc r2, [r2, #4] │ │ │ │ add r1, r5, #8 │ │ │ │ ldrcc r3, [r2, r3, lsl #3] │ │ │ │ @@ -1052653,69 +1052659,69 @@ │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr r3, [r0] │ │ │ │ - ldr r1, [pc, #1408] @ 459074 │ │ │ │ + ldr r1, [pc, #1408] @ 45908c │ │ │ │ ldr r6, [r3] │ │ │ │ - ldr r3, [pc, #1404] @ 459078 │ │ │ │ + ldr r3, [pc, #1404] @ 459090 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ sub sp, sp, #108 @ 0x6c │ │ │ │ cmp r6, #0 │ │ │ │ ldr r8, [r0, #40] @ 0x28 │ │ │ │ ldr r2, [r0, #4] │ │ │ │ ldr r4, [r0, #36] @ 0x24 │ │ │ │ mov r5, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ mov r3, #0 │ │ │ │ mov fp, r6 │ │ │ │ - bne 458ec8 │ │ │ │ + bne 458ee0 │ │ │ │ ldr r3, [r2, #16] │ │ │ │ cmp r3, #-2147483647 @ 0x80000001 │ │ │ │ ldr r3, [r2, #8] │ │ │ │ str r3, [sp, #24] │ │ │ │ - bne 458e10 │ │ │ │ + bne 458e28 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 458b54 │ │ │ │ + beq 458b6c │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ strd r2, [sp] │ │ │ │ - bl 4589bc │ │ │ │ + bl 4589d4 │ │ │ │ cmp r4, #0 │ │ │ │ - beq 458e10 │ │ │ │ + beq 458e28 │ │ │ │ str fp, [sp, #16] │ │ │ │ ldr fp, [sp, #24] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #20] │ │ │ │ str r8, [sp, #28] │ │ │ │ add r7, r4, #81920 @ 0x14000 │ │ │ │ ldr r2, [r7, #16] │ │ │ │ cmp r2, #0 │ │ │ │ - beq 458e0c │ │ │ │ + beq 458e24 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ add r3, r4, #8 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [r7, #12] │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ add r3, r4, #40960 @ 0xa000 │ │ │ │ add r3, r3, #8 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ ldr r3, [r5, #64] @ 0x40 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ - ldr r3, [pc, #1200] @ 45907c │ │ │ │ + ldr r3, [pc, #1200] @ 459094 │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ add r2, r4, #69632 @ 0x11000 │ │ │ │ tst r3, #1 │ │ │ │ lsr r3, r3, #1 │ │ │ │ add r2, r2, #8 │ │ │ │ @@ -1052729,15 +1052735,15 @@ │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ ldr r3, [r5, #60] @ 0x3c │ │ │ │ str fp, [sp, #32] │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ - bne 458ee0 │ │ │ │ + bne 458ef8 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ ldr r0, [r1, #24] │ │ │ │ add r2, sp, #32 │ │ │ │ mov r1, #65 @ 0x41 │ │ │ │ bl 5391c │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ @@ -1052758,15 +1052764,15 @@ │ │ │ │ mul sl, lr, sl │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r9, [sp, #88] @ 0x58 │ │ │ │ add r3, r1, r3 │ │ │ │ asr r1, lr, #31 │ │ │ │ mla r1, r9, r1, sl │ │ │ │ umull r8, sl, r9, lr │ │ │ │ - ldr r2, [pc, #1000] @ 459080 │ │ │ │ + ldr r2, [pc, #1000] @ 459098 │ │ │ │ add r9, r1, sl │ │ │ │ lsr r1, ip, #20 │ │ │ │ orr r1, r1, r3, lsl #12 │ │ │ │ and lr, ip, r2 │ │ │ │ and r1, r1, r2 │ │ │ │ lsr sl, r8, #20 │ │ │ │ orr sl, sl, r9, lsl #12 │ │ │ │ @@ -1052775,41 +1052781,41 @@ │ │ │ │ and sl, sl, r2 │ │ │ │ add lr, lr, r1 │ │ │ │ and r1, r8, r2 │ │ │ │ add r1, r1, sl │ │ │ │ and r2, r2, r9, lsr #8 │ │ │ │ add r1, r1, r2 │ │ │ │ add r2, r1, r9, lsr #28 │ │ │ │ - ldr r1, [pc, #936] @ 459084 │ │ │ │ + ldr r1, [pc, #936] @ 45909c │ │ │ │ add lr, lr, r3, lsr #28 │ │ │ │ umull sl, r1, lr, r1 │ │ │ │ lsr r1, r1, #3 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ sub lr, lr, r1 │ │ │ │ - ldr r1, [pc, #908] @ 459084 │ │ │ │ + ldr r1, [pc, #908] @ 45909c │ │ │ │ subs lr, ip, lr │ │ │ │ umull ip, r1, r2, r1 │ │ │ │ - ldr ip, [pc, #900] @ 459088 │ │ │ │ + ldr ip, [pc, #900] @ 4590a0 │ │ │ │ lsr r1, r1, #3 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ sub r2, r2, r1 │ │ │ │ - ldr r1, [pc, #884] @ 45908c │ │ │ │ + ldr r1, [pc, #884] @ 4590a4 │ │ │ │ sbc r3, r3, #0 │ │ │ │ mul r1, lr, r1 │ │ │ │ subs r2, r8, r2 │ │ │ │ mla ip, r3, ip, r1 │ │ │ │ - ldr r3, [pc, #864] @ 45908c │ │ │ │ + ldr r3, [pc, #864] @ 4590a4 │ │ │ │ mov r1, ip │ │ │ │ mul r3, r2, r3 │ │ │ │ - ldr ip, [pc, #848] @ 459088 │ │ │ │ + ldr ip, [pc, #848] @ 4590a0 │ │ │ │ sbc r9, r9, #0 │ │ │ │ mla ip, r9, ip, r3 │ │ │ │ - ldr r9, [pc, #836] @ 459088 │ │ │ │ + ldr r9, [pc, #836] @ 4590a0 │ │ │ │ mov r3, ip │ │ │ │ umull ip, r8, lr, r9 │ │ │ │ cmp r0, #0 │ │ │ │ add r1, r1, r8 │ │ │ │ lsr ip, ip, #2 │ │ │ │ orr ip, ip, r1, lsl #30 │ │ │ │ lsr r1, r1, #2 │ │ │ │ @@ -1052818,23 +1052824,23 @@ │ │ │ │ umull r1, ip, r2, r9 │ │ │ │ add r3, r3, ip │ │ │ │ lsr r2, r1, #2 │ │ │ │ orr r2, r2, r3, lsl #30 │ │ │ │ lsr r3, r3, #2 │ │ │ │ str r2, [r6, #56] @ 0x38 │ │ │ │ str r3, [r6, #60] @ 0x3c │ │ │ │ - bne 458fe4 │ │ │ │ + bne 458ffc │ │ │ │ ldr lr, [r7, #8] │ │ │ │ cmp lr, #0 │ │ │ │ addgt r1, r4, #48 @ 0x30 │ │ │ │ - ble 458e00 │ │ │ │ + ble 458e18 │ │ │ │ ldr r3, [r1, #-16] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [r1, #-40] @ 0xffffffd8 │ │ │ │ - bne 458dc8 │ │ │ │ + bne 458de0 │ │ │ │ ldr r2, [r1, #-12] │ │ │ │ ldrd r8, [r1, #-8] │ │ │ │ cmp r2, #2 │ │ │ │ ldr r2, [r3, #16] │ │ │ │ strd r8, [r3, #24] │ │ │ │ bic r2, r2, #3 │ │ │ │ orreq r2, r2, #1 │ │ │ │ @@ -1052849,79 +1052855,79 @@ │ │ │ │ strne r2, [r3, #76] @ 0x4c │ │ │ │ ldr r2, [r1, #-68] @ 0xffffffbc │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r2, [r3, #76] @ 0x4c │ │ │ │ orrne r2, r2, #256 @ 0x100 │ │ │ │ strne r2, [r3, #76] @ 0x4c │ │ │ │ cmp r0, lr │ │ │ │ - bne 458d94 │ │ │ │ + bne 458dac │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 458b88 │ │ │ │ + bne 458ba0 │ │ │ │ ldr r8, [sp, #28] │ │ │ │ add fp, r8, #81920 @ 0x14000 │ │ │ │ ldr r3, [fp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ movgt r9, #0 │ │ │ │ addgt r8, r8, #48 @ 0x30 │ │ │ │ movgt r4, r9 │ │ │ │ addgt r7, sp, #32 │ │ │ │ - bgt 458e60 │ │ │ │ - b 458f00 │ │ │ │ + bgt 458e78 │ │ │ │ + b 458f18 │ │ │ │ add r3, r0, r1, lsl #3 │ │ │ │ str r4, [r0, r1, lsl #3] │ │ │ │ str r4, [r3, #4] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, #0 │ │ │ │ - bl 457be0 │ │ │ │ + bl 457bf8 │ │ │ │ ldr r3, [fp, #8] │ │ │ │ add r9, r9, #1 │ │ │ │ cmp r9, r3 │ │ │ │ add r8, r8, #40 @ 0x28 │ │ │ │ - bge 458f00 │ │ │ │ + bge 458f18 │ │ │ │ ldr sl, [r8, #-40] @ 0xffffffd8 │ │ │ │ ldr r6, [r5] │ │ │ │ ldr r1, [sl, #4] │ │ │ │ ldmib r6, {r0, r3} │ │ │ │ str sl, [sp, #32] │ │ │ │ cmp r3, r1 │ │ │ │ - bhi 458e34 │ │ │ │ + bhi 458e4c │ │ │ │ lsl r1, r1, #4 │ │ │ │ bl 549d8 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 45902c │ │ │ │ + beq 459044 │ │ │ │ ldr r1, [sl, #4] │ │ │ │ ldr r3, [r6, #8] │ │ │ │ lsl ip, r1, #1 │ │ │ │ cmp r3, r1, lsl #1 │ │ │ │ str r0, [r6, #4] │ │ │ │ - bcs 458e34 │ │ │ │ + bcs 458e4c │ │ │ │ add r3, r0, r3, lsl #3 │ │ │ │ add r2, r0, r1, lsl #4 │ │ │ │ str r4, [r3] │ │ │ │ str r4, [r3, #4] │ │ │ │ add r3, r3, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bne 458eac │ │ │ │ + bne 458ec4 │ │ │ │ str ip, [r6, #8] │ │ │ │ - b 458e34 │ │ │ │ + b 458e4c │ │ │ │ mov r3, fp │ │ │ │ ldr fp, [fp] │ │ │ │ cmp fp, #0 │ │ │ │ - bne 458ec8 │ │ │ │ + bne 458ee0 │ │ │ │ mov fp, r3 │ │ │ │ - b 458b2c │ │ │ │ + b 458b44 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ mov r3, fp │ │ │ │ add r8, r2, #1 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ - bl 456380 │ │ │ │ + bl 456398 │ │ │ │ str r8, [sp, #20] │ │ │ │ - b 458c20 │ │ │ │ + b 458c38 │ │ │ │ ldr r2, [r5, #40] @ 0x28 │ │ │ │ ldr r3, [r5, #48] @ 0x30 │ │ │ │ add r2, r2, #81920 @ 0x14000 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, #0 │ │ │ │ mov r7, #0 │ │ │ │ str r1, [r2, #8] │ │ │ │ @@ -1052931,32 +1052937,32 @@ │ │ │ │ strd r6, [r2, #24] │ │ │ │ strd r6, [r2, #32] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ cmp r3, r5 │ │ │ │ mov r1, r3 │ │ │ │ sub r2, r2, #4 │ │ │ │ sub r3, r3, #4 │ │ │ │ - bne 458f78 │ │ │ │ - ldr r2, [pc, #320] @ 459090 │ │ │ │ - ldr r3, [pc, #292] @ 459078 │ │ │ │ + bne 458f90 │ │ │ │ + ldr r2, [pc, #320] @ 4590a8 │ │ │ │ + ldr r3, [pc, #292] @ 459090 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 459028 │ │ │ │ + bne 459040 │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r2, r0 │ │ │ │ ldr ip, [r3, #24] │ │ │ │ add r0, r3, #20 │ │ │ │ cmp r0, ip │ │ │ │ add lr, r3, #12 │ │ │ │ - beq 458fa8 │ │ │ │ + beq 458fc0 │ │ │ │ str lr, [ip] │ │ │ │ ldr lr, [r3, #20] │ │ │ │ ldr ip, [r3, #16] │ │ │ │ str ip, [lr, #4] │ │ │ │ ldr r4, [r3, #24] │ │ │ │ str lr, [ip] │ │ │ │ str r4, [r3, #16] │ │ │ │ @@ -1052969,65 +1052975,65 @@ │ │ │ │ str r1, [r3, #8] │ │ │ │ str r1, [r3, #4] │ │ │ │ ldr r3, [r2, #8] │ │ │ │ add r1, r2, #4 │ │ │ │ cmp r1, r5 │ │ │ │ sub r0, r3, #4 │ │ │ │ mov r3, r2 │ │ │ │ - bne 458f74 │ │ │ │ - b 458f48 │ │ │ │ - ldr r3, [pc, #168] @ 459094 │ │ │ │ + bne 458f8c │ │ │ │ + b 458f60 │ │ │ │ + ldr r3, [pc, #168] @ 4590ac │ │ │ │ rsb r0, r0, #0 │ │ │ │ ldr r7, [pc, r3] │ │ │ │ ldr r8, [sp, #28] │ │ │ │ bl 5376c │ │ │ │ - ldr r2, [pc, #152] @ 459098 │ │ │ │ + ldr r2, [pc, #152] @ 4590b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r7 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ - bl 456380 │ │ │ │ - b 458e10 │ │ │ │ + bl 456398 │ │ │ │ + b 458e28 │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - ldr r2, [pc, #104] @ 45909c │ │ │ │ - ldr r3, [pc, #64] @ 459078 │ │ │ │ + ldr r2, [pc, #104] @ 4590b4 │ │ │ │ + ldr r3, [pc, #64] @ 459090 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 459028 │ │ │ │ - ldr r3, [pc, #72] @ 4590a0 │ │ │ │ - ldr r2, [pc, #72] @ 4590a4 │ │ │ │ + bne 459040 │ │ │ │ + ldr r3, [pc, #72] @ 4590b8 │ │ │ │ + ldr r2, [pc, #72] @ 4590bc │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ ldr r0, [r3] │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - cmneq lr, r0, lsl #10 │ │ │ │ + cmneq lr, r8, ror #9 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq r0, r8, lsr #12 │ │ │ │ + cmneq r0, r0, lsl r6 │ │ │ │ strdeq pc, [pc], -pc @ │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ addgt r5, pc, #10496 @ 0x2900 │ │ │ │ svchi 0x005c28f5 │ │ │ │ - cmneq lr, r8, lsr #1 │ │ │ │ - cmneq r0, ip, lsl #4 │ │ │ │ - sbcseq r6, ip, r8, asr #9 │ │ │ │ - cmneq lr, r4, asr #31 │ │ │ │ - cmneq r0, r0, lsr #3 │ │ │ │ - sbcseq r6, ip, ip, lsr #8 │ │ │ │ + @ instruction: 0x016e7090 │ │ │ │ + ldrsheq r2, [r0, #-20]! @ 0xffffffec │ │ │ │ + sbcseq r6, ip, r0, asr #9 │ │ │ │ + cmneq lr, ip, lsr #31 │ │ │ │ + cmneq r0, r8, lsl #3 │ │ │ │ + sbcseq r6, ip, r4, lsr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ lsl r4, r2, #1 │ │ │ │ ldr r7, [r0] │ │ │ │ tst r2, #2 │ │ │ │ @@ -1053046,33 +1053052,33 @@ │ │ │ │ cmp r3, ip │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr fp, [r0, #40] @ 0x28 │ │ │ │ mov r6, r0 │ │ │ │ mov r2, r3 │ │ │ │ str r3, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ - bcs 45918c │ │ │ │ + bcs 4591a4 │ │ │ │ ldr r3, [r7, #4] │ │ │ │ ldr r9, [r7] │ │ │ │ add r3, r3, r2, lsl #3 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ cmp r0, #0 │ │ │ │ cmpne r6, r0 │ │ │ │ - bne 459314 │ │ │ │ + bne 45932c │ │ │ │ ldr r8, [r3] │ │ │ │ cmp r8, #0 │ │ │ │ - beq 45918c │ │ │ │ + beq 4591a4 │ │ │ │ ldr r3, [r8, #20] │ │ │ │ ands r1, r3, r4 │ │ │ │ - beq 459304 │ │ │ │ + beq 45931c │ │ │ │ sub r4, r4, #2 │ │ │ │ clz r4, r4 │ │ │ │ lsr r4, r4, #5 │ │ │ │ ands r4, r4, r3, lsr #2 │ │ │ │ - bne 459498 │ │ │ │ + bne 4594b0 │ │ │ │ ldr r2, [r8, #16] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r8 │ │ │ │ orr r2, r2, r3 │ │ │ │ str r2, [r8, #16] │ │ │ │ ldr r3, [r8, #12] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ @@ -1053081,23 +1053087,23 @@ │ │ │ │ str r3, [r8, #12] │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r3, fp, #81920 @ 0x14000 │ │ │ │ ldr sl, [r3, #8] │ │ │ │ str r3, [sp, #20] │ │ │ │ cmp sl, #1024 @ 0x400 │ │ │ │ - beq 459304 │ │ │ │ + beq 45931c │ │ │ │ ldr r3, [r5, #8] │ │ │ │ str r3, [sp, #12] │ │ │ │ cmp r4, #2 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r8, [r7] │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ - beq 459348 │ │ │ │ + beq 459360 │ │ │ │ add r0, r3, #81920 @ 0x14000 │ │ │ │ ldr lr, [r0, #32] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ adds lr, r2, lr │ │ │ │ ldr r2, [r0, #36] @ 0x24 │ │ │ │ ldr r9, [r8, #56] @ 0x38 │ │ │ │ @@ -1053105,32 +1053111,32 @@ │ │ │ │ ldr r2, [r8, #60] @ 0x3c │ │ │ │ cmp r9, lr │ │ │ │ str r2, [sp, #32] │ │ │ │ sbcs r2, r2, r1 │ │ │ │ str r0, [sp, #24] │ │ │ │ str r9, [sp, #28] │ │ │ │ add r0, r0, #32 │ │ │ │ - bcs 459514 │ │ │ │ + bcs 45952c │ │ │ │ tst r4, #2 │ │ │ │ - beq 459234 │ │ │ │ + beq 45924c │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r2, [r0, #-8] │ │ │ │ ldr lr, [r0, #-4] │ │ │ │ adds r2, r1, r2 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ adc lr, r1, lr │ │ │ │ ldr r1, [r8, #48] @ 0x30 │ │ │ │ cmp r1, r2 │ │ │ │ ldr r1, [r8, #52] @ 0x34 │ │ │ │ sbcs r1, r1, lr │ │ │ │ - bcs 45937c │ │ │ │ + bcs 459394 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r9, [r2, #8] │ │ │ │ cmp r9, #0 │ │ │ │ - ble 459304 │ │ │ │ + ble 45931c │ │ │ │ str fp, [sp, #48] @ 0x30 │ │ │ │ str ip, [sp, #52] @ 0x34 │ │ │ │ str r6, [sp, #56] @ 0x38 │ │ │ │ str r5, [sp, #60] @ 0x3c │ │ │ │ ldr ip, [sp, #12] │ │ │ │ ldr r5, [sp, #16] │ │ │ │ ldr r6, [sp, #28] │ │ │ │ @@ -1053139,76 +1053145,76 @@ │ │ │ │ mov r2, #0 │ │ │ │ str r7, [sp, #36] @ 0x24 │ │ │ │ str sl, [sp, #40] @ 0x28 │ │ │ │ str r4, [sp, #44] @ 0x2c │ │ │ │ ldr r1, [r3, #-20] @ 0xffffffec │ │ │ │ add r2, r2, #1 │ │ │ │ tst r1, #4 │ │ │ │ - beq 4592f8 │ │ │ │ + beq 459310 │ │ │ │ tst r1, #2 │ │ │ │ - beq 4592f8 │ │ │ │ + beq 459310 │ │ │ │ ldr lr, [r3, #-40] @ 0xffffffd8 │ │ │ │ ldr r4, [r0, #-8] │ │ │ │ ldr r1, [lr, #8] │ │ │ │ ldr r7, [lr, #12] │ │ │ │ adds sl, r1, r4 │ │ │ │ ldr lr, [r0, #-4] │ │ │ │ ldr r4, [r8, #48] @ 0x30 │ │ │ │ adc lr, r7, lr │ │ │ │ cmp r4, sl │ │ │ │ ldr r4, [r8, #52] @ 0x34 │ │ │ │ sbcs r4, r4, lr │ │ │ │ - bcc 4592f8 │ │ │ │ + bcc 459310 │ │ │ │ mov r4, #2 │ │ │ │ str r4, [r3, #-20] @ 0xffffffec │ │ │ │ stmdb r0, {sl, lr} │ │ │ │ ldr lr, [r0] │ │ │ │ ldr r4, [r0, #4] │ │ │ │ subs r1, lr, r1 │ │ │ │ sbc r4, r4, r7 │ │ │ │ str r1, [r0] │ │ │ │ adds r1, ip, r1 │ │ │ │ str r4, [r0, #4] │ │ │ │ adc r4, r5, r4 │ │ │ │ cmp r6, r1 │ │ │ │ sbcs lr, fp, r4 │ │ │ │ - bcs 4594f0 │ │ │ │ + bcs 459508 │ │ │ │ cmp r2, r9 │ │ │ │ add r3, r3, #40 @ 0x28 │ │ │ │ - bne 459278 │ │ │ │ + bne 459290 │ │ │ │ mov r8, #0 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - bl 458ad8 │ │ │ │ + bl 458af0 │ │ │ │ ldr r7, [r6] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr ip, [r7, #8] │ │ │ │ str r2, [sp] │ │ │ │ cmp ip, r2 │ │ │ │ - bls 45918c │ │ │ │ + bls 4591a4 │ │ │ │ ldr r3, [r7, #4] │ │ │ │ add r3, r3, r2, lsl #3 │ │ │ │ ldr r8, [r3] │ │ │ │ cmp r8, #0 │ │ │ │ - bne 45913c │ │ │ │ - b 45918c │ │ │ │ + bne 459154 │ │ │ │ + b 4591a4 │ │ │ │ add r3, r3, #81920 @ 0x14000 │ │ │ │ ldr r2, [r3, #24] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr lr, [r3, #28] │ │ │ │ str r3, [sp, #24] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ adds r2, r1, r2 │ │ │ │ adc lr, r3, lr │ │ │ │ ldr r3, [r8, #48] @ 0x30 │ │ │ │ cmp r3, r2 │ │ │ │ ldr r3, [r8, #52] @ 0x34 │ │ │ │ sbcs r3, r3, lr │ │ │ │ - bcc 459304 │ │ │ │ + bcc 45931c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r4, #2 │ │ │ │ str r2, [r3, #24] │ │ │ │ str lr, [r3, #28] │ │ │ │ ldr r3, [r5, #16] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r8, sl, sl, lsl #2 │ │ │ │ @@ -1053236,15 +1053242,15 @@ │ │ │ │ ldr r9, [r7, #4] │ │ │ │ str r5, [r2, #8] │ │ │ │ str ip, [r2, #12] │ │ │ │ str r4, [r2, #32] │ │ │ │ add r8, fp, r8 │ │ │ │ strd r0, [fp, r3] │ │ │ │ str lr, [r2, #36] @ 0x24 │ │ │ │ - bls 459434 │ │ │ │ + bls 45944c │ │ │ │ ldr ip, [r5, #4] │ │ │ │ add r3, r9, ip, lsl #3 │ │ │ │ str r8, [r9, ip, lsl #3] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #56 @ 0x38 │ │ │ │ str r6, [r3, #4] │ │ │ │ bl 1d5068 │ │ │ │ @@ -1053252,105 +1053258,105 @@ │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp] │ │ │ │ mov r0, r9 │ │ │ │ lsl r1, r3, #4 │ │ │ │ bl 549d8 │ │ │ │ subs r9, r0, #0 │ │ │ │ - beq 459524 │ │ │ │ + beq 45953c │ │ │ │ ldr ip, [r5, #4] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ lsl r4, ip, #1 │ │ │ │ cmp r1, ip, lsl #1 │ │ │ │ str r9, [r7, #4] │ │ │ │ - bcs 459410 │ │ │ │ + bcs 459428 │ │ │ │ sub r1, r1, #-536870911 @ 0xe0000001 │ │ │ │ add lr, r9, ip, lsl #4 │ │ │ │ add r1, r9, r1, lsl #3 │ │ │ │ sub lr, lr, #8 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r9 │ │ │ │ strd r2, [r1, #8]! │ │ │ │ cmp lr, r1 │ │ │ │ - bne 459480 │ │ │ │ + bne 459498 │ │ │ │ mov r9, r0 │ │ │ │ str r4, [r7, #8] │ │ │ │ - b 459410 │ │ │ │ + b 459428 │ │ │ │ add r3, fp, #81920 @ 0x14000 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ ldr r0, [r3, #24] │ │ │ │ ldr lr, [r5, #12] │ │ │ │ adds r4, r2, r0 │ │ │ │ ldr r5, [r9, #48] @ 0x30 │ │ │ │ ldr r0, [r3, #28] │ │ │ │ ldr ip, [r9, #52] @ 0x34 │ │ │ │ adc r0, lr, r0 │ │ │ │ cmp r5, r4 │ │ │ │ sbcs ip, ip, r0 │ │ │ │ add ip, r3, #32 │ │ │ │ - bcc 459304 │ │ │ │ + bcc 45931c │ │ │ │ str r0, [r3, #28] │ │ │ │ ldr r0, [r3, #32] │ │ │ │ str r4, [r3, #24] │ │ │ │ subs r0, r0, r2 │ │ │ │ ldr r2, [r3, #36] @ 0x24 │ │ │ │ str r0, [r3, #32] │ │ │ │ sbc r3, r2, lr │ │ │ │ str r3, [ip, #4] │ │ │ │ - b 45915c │ │ │ │ + b 459174 │ │ │ │ mov lr, r1 │ │ │ │ ldr r7, [sp, #36] @ 0x24 │ │ │ │ mov r1, r4 │ │ │ │ ldr sl, [sp, #40] @ 0x28 │ │ │ │ ldr fp, [sp, #48] @ 0x30 │ │ │ │ ldr ip, [sp, #52] @ 0x34 │ │ │ │ ldr r6, [sp, #56] @ 0x38 │ │ │ │ ldr r5, [sp, #60] @ 0x3c │ │ │ │ ldr r4, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ str lr, [r3, #32] │ │ │ │ str r1, [r3, #36] @ 0x24 │ │ │ │ - b 45938c │ │ │ │ - ldr r3, [pc, #24] @ 459544 │ │ │ │ - ldr r2, [pc, #24] @ 459548 │ │ │ │ + b 4593a4 │ │ │ │ + ldr r3, [pc, #24] @ 45955c │ │ │ │ + ldr r2, [pc, #24] @ 459560 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 459304 │ │ │ │ - cmneq r0, ip, asr #25 │ │ │ │ - sbcseq r5, ip, r4, asr pc │ │ │ │ + b 45931c │ │ │ │ + ldrheq r1, [r0, #-196]! @ 0xffffff3c │ │ │ │ + sbcseq r5, ip, ip, asr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr ip, [sp, #24] │ │ │ │ ldr r1, [r1, #4] │ │ │ │ str ip, [sp] │ │ │ │ ldr ip, [sp, #28] │ │ │ │ str ip, [sp, #4] │ │ │ │ mov r5, r0 │ │ │ │ ldr r4, [r0, #28] │ │ │ │ - bl 4566d0 │ │ │ │ + bl 4566e8 │ │ │ │ mov r3, r4 │ │ │ │ str r0, [r3], #4 │ │ │ │ str r3, [r5, #28] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #652] @ 45983c │ │ │ │ + ldr r2, [pc, #652] @ 459854 │ │ │ │ mov r7, r3 │ │ │ │ - ldr r3, [pc, #648] @ 459840 │ │ │ │ + ldr r3, [pc, #648] @ 459858 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r4, r0 │ │ │ │ sub sp, sp, #28 │ │ │ │ ldr r8, [r0, #40] @ 0x28 │ │ │ │ ldr r0, [r0, #28] │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -1053358,105 +1053364,105 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r4, #32] │ │ │ │ add r0, r0, r1, lsl #2 │ │ │ │ mov r5, #0 │ │ │ │ cmp r3, r0 │ │ │ │ str r5, [sp, #16] │ │ │ │ ldr r2, [r4] │ │ │ │ - bhi 45964c │ │ │ │ + bhi 459664 │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ ldr r1, [r4, #80] @ 0x50 │ │ │ │ cmp r3, r1 │ │ │ │ - bge 4596b8 │ │ │ │ + bge 4596d0 │ │ │ │ add r2, r4, r3, lsl #2 │ │ │ │ ldr r9, [r2, #84] @ 0x54 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r9, #0 │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ - beq 459644 │ │ │ │ + beq 45965c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r9, #56 @ 0x38 │ │ │ │ bl 1d5068 │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ ldr r2, [r4, #80] @ 0x50 │ │ │ │ str r9, [sp, #16] │ │ │ │ cmp r2, r3 │ │ │ │ streq r5, [r4, #76] @ 0x4c │ │ │ │ ldr r3, [r4, #52] @ 0x34 │ │ │ │ - b 4596fc │ │ │ │ + b 459714 │ │ │ │ cmp r1, r3 │ │ │ │ streq r9, [r4, #76] @ 0x4c │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ add r8, r8, #81920 @ 0x14000 │ │ │ │ ldr r3, [r8, #12] │ │ │ │ add r6, r6, r3 │ │ │ │ cmp r6, #1024 @ 0x400 │ │ │ │ - bcs 4597d8 │ │ │ │ + bcs 4597f0 │ │ │ │ ldr r3, [r8, #16] │ │ │ │ add r7, r7, #1 │ │ │ │ add r7, r7, r3 │ │ │ │ cmp r7, #512 @ 0x200 │ │ │ │ - bcs 4597d8 │ │ │ │ + bcs 4597f0 │ │ │ │ ldr r2, [r4, #24] │ │ │ │ mov r0, r4 │ │ │ │ - bl 4590a8 │ │ │ │ + bl 4590c0 │ │ │ │ mov r5, #0 │ │ │ │ - ldr r2, [pc, #436] @ 459844 │ │ │ │ - ldr r3, [pc, #428] @ 459840 │ │ │ │ + ldr r2, [pc, #436] @ 45985c │ │ │ │ + ldr r3, [pc, #428] @ 459858 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 45981c │ │ │ │ + bne 459834 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [r2] │ │ │ │ str r5, [sp, #8] │ │ │ │ ldr r3, [r4, #84] @ 0x54 │ │ │ │ add r1, sp, #16 │ │ │ │ str r1, [sp, #12] │ │ │ │ ldrd sl, [r3, #8] │ │ │ │ mov r2, r5 │ │ │ │ strd sl, [sp] │ │ │ │ ldr r1, [r4, #56] @ 0x38 │ │ │ │ - bl 4575f0 │ │ │ │ + bl 457608 │ │ │ │ subs r5, r0, #0 │ │ │ │ - bne 459688 │ │ │ │ + bne 4596a0 │ │ │ │ ldr r9, [sp, #16] │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ cmp r9, #0 │ │ │ │ mov r3, r1 │ │ │ │ - beq 459650 │ │ │ │ + beq 459668 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 459714 │ │ │ │ + beq 45972c │ │ │ │ add r8, r8, #81920 @ 0x14000 │ │ │ │ ldr r3, [r8, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 459810 │ │ │ │ + bne 459828 │ │ │ │ ldr r2, [r4] │ │ │ │ mov r1, #512 @ 0x200 │ │ │ │ mov r0, r9 │ │ │ │ - bl 459c28 │ │ │ │ + bl 459c40 │ │ │ │ subs r5, r0, #0 │ │ │ │ - bne 459688 │ │ │ │ + bne 4596a0 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 4589bc │ │ │ │ + bl 4589d4 │ │ │ │ add r1, r4, #52 @ 0x34 │ │ │ │ mov r0, r9 │ │ │ │ - bl 457be0 │ │ │ │ + bl 457bf8 │ │ │ │ add r1, sp, #16 │ │ │ │ mov r0, r5 │ │ │ │ - bl 457be0 │ │ │ │ + bl 457bf8 │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ ldr r2, [r4, #20] │ │ │ │ ldr r3, [r1, #8] │ │ │ │ ldr r0, [r1, #12] │ │ │ │ lsr r3, r3, #2 │ │ │ │ orr r3, r3, r0, lsl #30 │ │ │ │ sub r3, r3, r2 │ │ │ │ @@ -1053465,81 +1053471,81 @@ │ │ │ │ add r3, r0, r3, lsl #2 │ │ │ │ str r0, [r4, #72] @ 0x48 │ │ │ │ str r0, [r4, #68] @ 0x44 │ │ │ │ str r0, [r4, #28] │ │ │ │ ldr r2, [r4, #24] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4, #32] │ │ │ │ - bl 4590a8 │ │ │ │ - ldr r2, [pc, #160] @ 459848 │ │ │ │ - ldr r3, [pc, #148] @ 459840 │ │ │ │ + bl 4590c0 │ │ │ │ + ldr r2, [pc, #160] @ 459860 │ │ │ │ + ldr r3, [pc, #148] @ 459858 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 45981c │ │ │ │ + bne 459834 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 45984c │ │ │ │ + b 459864 │ │ │ │ cmp r1, #0 │ │ │ │ - beq 4597fc │ │ │ │ + beq 459814 │ │ │ │ ldr r3, [r8, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 459820 │ │ │ │ + bne 459838 │ │ │ │ ldr r2, [r4, #24] │ │ │ │ mov r0, r4 │ │ │ │ - bl 4590a8 │ │ │ │ - b 4597a0 │ │ │ │ + bl 4590c0 │ │ │ │ + b 4597b8 │ │ │ │ ldr r2, [r4, #24] │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 4590a8 │ │ │ │ - b 4597a0 │ │ │ │ + bl 4590c0 │ │ │ │ + b 4597b8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 458ad8 │ │ │ │ - b 459714 │ │ │ │ + bl 458af0 │ │ │ │ + b 45972c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ mov r0, r4 │ │ │ │ - bl 458ad8 │ │ │ │ + bl 458af0 │ │ │ │ ldr r2, [r4, #24] │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ mov r0, r4 │ │ │ │ - bl 4590a8 │ │ │ │ - b 4597a0 │ │ │ │ - cmneq lr, r4, asr #20 │ │ │ │ + bl 4590c0 │ │ │ │ + b 4597b8 │ │ │ │ + cmneq lr, ip, lsr #20 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq lr, r8, ror #18 │ │ │ │ - cmneq lr, r0, asr r8 │ │ │ │ + cmneq lr, r0, asr r9 │ │ │ │ + cmneq lr, r8, lsr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r5, r0 │ │ │ │ ldr r6, [r5, #8] │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ add r3, r0, #44 @ 0x2c │ │ │ │ cmp r6, #0 │ │ │ │ ldr r4, [r5, #40] @ 0x28 │ │ │ │ mov sl, r1 │ │ │ │ mov r7, #0 │ │ │ │ str r3, [sp, #16] │ │ │ │ - beq 459a68 │ │ │ │ + beq 459a80 │ │ │ │ ldr r2, [r6, #28] │ │ │ │ mov r3, #0 │ │ │ │ lsl r2, r2, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r5 │ │ │ │ - bl 459594 │ │ │ │ + bl 4595ac │ │ │ │ subs r1, r0, #0 │ │ │ │ str r1, [sp, #12] │ │ │ │ - bne 459a3c │ │ │ │ + bne 459a54 │ │ │ │ add r3, r4, #81920 @ 0x14000 │ │ │ │ ldr r8, [r3, #8] │ │ │ │ ldr fp, [r3, #12] │ │ │ │ ldmib r6, {r2, r3} │ │ │ │ add r9, r6, #12 │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ @@ -1053549,328 +1053555,328 @@ │ │ │ │ str r3, [r6, #4] │ │ │ │ add r3, r6, #4 │ │ │ │ str r2, [r6, #8] │ │ │ │ str r3, [r2] │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ ldr r4, [r6, #16] │ │ │ │ cmp r4, r9 │ │ │ │ - beq 459a84 │ │ │ │ + beq 459a9c │ │ │ │ str r8, [sp, #20] │ │ │ │ str fp, [sp, #24] │ │ │ │ str sl, [sp, #28] │ │ │ │ - b 45990c │ │ │ │ + b 459924 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ cmp r4, r9 │ │ │ │ - beq 459998 │ │ │ │ + beq 4599b0 │ │ │ │ ldr r2, [r4, #16] │ │ │ │ ldr r1, [r4, #8] │ │ │ │ mov r0, r5 │ │ │ │ - bl 4590a8 │ │ │ │ + bl 4590c0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 4599d8 │ │ │ │ + beq 4599f0 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ cmp r2, #0 │ │ │ │ - beq 459900 │ │ │ │ + beq 459918 │ │ │ │ ldr fp, [r4, #8] │ │ │ │ mov r3, #0 │ │ │ │ ldr r1, [fp, #4] │ │ │ │ mov r0, r5 │ │ │ │ str r7, [sp, #4] │ │ │ │ str r7, [sp] │ │ │ │ - bl 4566d0 │ │ │ │ + bl 4566e8 │ │ │ │ ldr r8, [r5, #28] │ │ │ │ mov r0, r5 │ │ │ │ add r3, r8, #4 │ │ │ │ mov sl, r8 │ │ │ │ str r3, [r5, #28] │ │ │ │ str r7, [sl], #8 │ │ │ │ ldr ip, [r4, #28] │ │ │ │ ldr r3, [r4, #16] │ │ │ │ ldr r2, [r4, #20] │ │ │ │ ldr r1, [fp, #4] │ │ │ │ str ip, [sp, #4] │ │ │ │ ldr ip, [r4, #24] │ │ │ │ str ip, [sp] │ │ │ │ - bl 4566d0 │ │ │ │ + bl 4566e8 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ str sl, [r5, #28] │ │ │ │ cmp r4, r9 │ │ │ │ str r7, [r8, #4] │ │ │ │ - bne 45990c │ │ │ │ + bne 459924 │ │ │ │ ldr r4, [r6, #16] │ │ │ │ mov fp, r9 │ │ │ │ cmp fp, r4 │ │ │ │ ldr r9, [sp, #12] │ │ │ │ add r3, r6, #20 │ │ │ │ - beq 459a98 │ │ │ │ + beq 459ab0 │ │ │ │ str r3, [r4] │ │ │ │ ldr r3, [r6, #24] │ │ │ │ ldr r2, [r6, #12] │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ ldr r3, [r6, #16] │ │ │ │ str r3, [r6, #24] │ │ │ │ str fp, [r6, #12] │ │ │ │ str fp, [r6, #16] │ │ │ │ - b 459a40 │ │ │ │ + b 459a58 │ │ │ │ ldr r3, [r6, #16] │ │ │ │ ldr r8, [sp, #20] │ │ │ │ cmp r3, r9 │ │ │ │ ldr fp, [sp, #24] │ │ │ │ ldr sl, [sp, #28] │ │ │ │ streq r9, [r6, #12] │ │ │ │ - beq 459a1c │ │ │ │ + beq 459a34 │ │ │ │ add r2, r6, #20 │ │ │ │ str r2, [r3] │ │ │ │ ldr r3, [r6, #24] │ │ │ │ ldr r2, [r6, #12] │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ ldr r3, [r6, #16] │ │ │ │ str r9, [r6, #12] │ │ │ │ str r3, [r6, #24] │ │ │ │ str r9, [r6, #16] │ │ │ │ mov r2, fp │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 457f0c │ │ │ │ + bl 457f24 │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 459a90 │ │ │ │ + bne 459aa8 │ │ │ │ cmp sl, #0 │ │ │ │ - bne 459a4c │ │ │ │ + bne 459a64 │ │ │ │ ldr r9, [sp, #12] │ │ │ │ mov r0, r9 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r5 │ │ │ │ - bl 458ad8 │ │ │ │ + bl 458af0 │ │ │ │ ldr r6, [r5, #8] │ │ │ │ mov sl, r4 │ │ │ │ cmp r6, #0 │ │ │ │ ldr r4, [r5, #40] @ 0x28 │ │ │ │ - bne 459884 │ │ │ │ + bne 45989c │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 459594 │ │ │ │ + b 4595ac │ │ │ │ ldr r9, [sp, #12] │ │ │ │ str r4, [r6, #12] │ │ │ │ - b 459a40 │ │ │ │ + b 459a58 │ │ │ │ mvn r9, #11 │ │ │ │ - b 459a40 │ │ │ │ + b 459a58 │ │ │ │ str fp, [r6, #12] │ │ │ │ - b 459a40 │ │ │ │ + b 459a58 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ - bl 458ad8 │ │ │ │ + bl 458af0 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, lr} │ │ │ │ - b 45984c │ │ │ │ + b 459864 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r6, r1 │ │ │ │ - ldr r1, [pc, #312] @ 459c1c │ │ │ │ - ldr r3, [pc, #312] @ 459c20 │ │ │ │ + ldr r1, [pc, #312] @ 459c34 │ │ │ │ + ldr r3, [pc, #312] @ 459c38 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r4, [r0] │ │ │ │ ldr r3, [r1, r3] │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp r4, #0 │ │ │ │ mov r5, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r3, #0 │ │ │ │ - bne 459bcc │ │ │ │ + bne 459be4 │ │ │ │ tst r6, #768 @ 0x300 │ │ │ │ - beq 459be8 │ │ │ │ + beq 459c00 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r3, [r2, #8] │ │ │ │ cmp r3, r1 │ │ │ │ - bls 459b4c │ │ │ │ + bls 459b64 │ │ │ │ ldr r3, [r2, #4] │ │ │ │ add r3, r3, r1, lsl #3 │ │ │ │ ldr r7, [r3, #4] │ │ │ │ cmp r7, #0 │ │ │ │ - beq 459b4c │ │ │ │ + beq 459b64 │ │ │ │ mov r0, r7 │ │ │ │ - bl 458ad8 │ │ │ │ + bl 458af0 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl 45984c │ │ │ │ + bl 459864 │ │ │ │ ldr r2, [r5, #52] @ 0x34 │ │ │ │ and r3, r6, #512 @ 0x200 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 459bf0 │ │ │ │ + beq 459c08 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, #0 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r3, [sp, #8] │ │ │ │ - bne 459c0c │ │ │ │ + bne 459c24 │ │ │ │ tst r6, #1024 @ 0x400 │ │ │ │ ldrne r3, [sp, #8] │ │ │ │ ldr r0, [r4, #24] │ │ │ │ orrne r3, r3, #1 │ │ │ │ strne r3, [sp, #8] │ │ │ │ add r2, sp, #4 │ │ │ │ mov r3, #8 │ │ │ │ mov r1, #66 @ 0x42 │ │ │ │ bl 54048 │ │ │ │ cmp r0, #0 │ │ │ │ streq r0, [r5, #76] @ 0x4c │ │ │ │ - ldr r2, [pc, #124] @ 459c24 │ │ │ │ - ldr r3, [pc, #116] @ 459c20 │ │ │ │ + ldr r2, [pc, #124] @ 459c3c │ │ │ │ + ldr r3, [pc, #116] @ 459c38 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 459c18 │ │ │ │ + bne 459c30 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 459bcc │ │ │ │ + bne 459be4 │ │ │ │ tst r6, #768 @ 0x300 │ │ │ │ mov r4, r3 │ │ │ │ - bne 459b14 │ │ │ │ + bne 459b2c │ │ │ │ mov r0, #0 │ │ │ │ - b 459ba0 │ │ │ │ + b 459bb8 │ │ │ │ ldr r2, [r5, #76] @ 0x4c │ │ │ │ tst r2, #512 @ 0x200 │ │ │ │ - bne 459b5c │ │ │ │ + bne 459b74 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 459be8 │ │ │ │ + beq 459c00 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r3, #4 │ │ │ │ str r3, [sp, #8] │ │ │ │ - b 459b74 │ │ │ │ + b 459b8c │ │ │ │ bl 522a8 <__stack_chk_fail@plt> │ │ │ │ - cmneq lr, r4, lsl r5 │ │ │ │ + strdeq r6, [lr, #-76]! @ 0xffffffb4 │ │ │ │ andeq r2, r0, ip, ror r0 │ │ │ │ - cmneq lr, r0, asr r4 │ │ │ │ + cmneq lr, r8, lsr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr ip, [r0] │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp ip, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r7, r2 │ │ │ │ - bne 459c78 │ │ │ │ + bne 459c90 │ │ │ │ ldr r6, [r4, #32] │ │ │ │ cmp r6, #0 │ │ │ │ - beq 459c98 │ │ │ │ + beq 459cb0 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ - b 459ac8 │ │ │ │ + b 459ae0 │ │ │ │ mov r3, ip │ │ │ │ ldr ip, [ip] │ │ │ │ cmp ip, #0 │ │ │ │ - bne 459c78 │ │ │ │ + bne 459c90 │ │ │ │ ldr r6, [r4, #32] │ │ │ │ mov ip, r3 │ │ │ │ cmp r6, #0 │ │ │ │ - bne 459c60 │ │ │ │ + bne 459c78 │ │ │ │ ldrd r8, [r4, #64] @ 0x40 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ strd r8, [sp, #8] │ │ │ │ ldr ip, [ip, #24] │ │ │ │ mov r3, #1 │ │ │ │ mov r2, #3 │ │ │ │ mov r0, r6 │ │ │ │ str ip, [sp] │ │ │ │ bl 52110 │ │ │ │ cmn r0, #1 │ │ │ │ strne r0, [r4, #32] │ │ │ │ - bne 459c60 │ │ │ │ + bne 459c78 │ │ │ │ str r6, [r4, #32] │ │ │ │ bl 53820 <__errno_location@plt> │ │ │ │ ldr r0, [r0] │ │ │ │ rsb r0, r0, #0 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r8, [r0, #40] @ 0x28 │ │ │ │ subs r7, r2, #0 │ │ │ │ add r8, r8, #81920 @ 0x14000 │ │ │ │ ldr sl, [r8, #8] │ │ │ │ - ble 459d60 │ │ │ │ + ble 459d78 │ │ │ │ mov r6, r0 │ │ │ │ add r9, r1, #4 │ │ │ │ mov fp, #2 │ │ │ │ mov r4, r9 │ │ │ │ mov r5, #0 │ │ │ │ - b 459d2c │ │ │ │ + b 459d44 │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r7, r5 │ │ │ │ add r4, r4, #8 │ │ │ │ - beq 459d60 │ │ │ │ + beq 459d78 │ │ │ │ ldmda r4, {r1, r2} │ │ │ │ mov r0, r6 │ │ │ │ - bl 4590a8 │ │ │ │ + bl 4590c0 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 459d1c │ │ │ │ + bne 459d34 │ │ │ │ ldr r2, [r8, #12] │ │ │ │ mov r1, sl │ │ │ │ mov r0, r6 │ │ │ │ - bl 457f0c │ │ │ │ + bl 457f24 │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 459d98 │ │ │ │ + bne 459db0 │ │ │ │ cmp fp, #1 │ │ │ │ - bne 459d68 │ │ │ │ + bne 459d80 │ │ │ │ mov r0, #0 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r6 │ │ │ │ - bl 458ad8 │ │ │ │ + bl 458af0 │ │ │ │ mov r3, r4 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ - bl 459594 │ │ │ │ + bl 4595ac │ │ │ │ ldr r8, [r6, #40] @ 0x28 │ │ │ │ mov fp, #1 │ │ │ │ add r8, r8, #81920 @ 0x14000 │ │ │ │ ldr sl, [r8, #8] │ │ │ │ - b 459d10 │ │ │ │ + b 459d28 │ │ │ │ mvn r0, #11 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #1 │ │ │ │ - b 45984c │ │ │ │ + b 459864 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr fp, [r1] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ cmp fp, r3 │ │ │ │ - bcs 45a7c0 │ │ │ │ + bcs 45a7d8 │ │ │ │ mov ip, r1 │ │ │ │ - ldr r1, [pc, #3248] @ 45aa88 │ │ │ │ + ldr r1, [pc, #3248] @ 45aaa0 │ │ │ │ mov r9, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, fp │ │ │ │ mov sl, r0 │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ str ip, [sp, #32] │ │ │ │ str r2, [sp, #24] │ │ │ │ @@ -1053878,7554 +1053884,7554 @@ │ │ │ │ sub r3, fp, r3 │ │ │ │ lsr r1, r7, #13 │ │ │ │ and r1, r1, #7 │ │ │ │ lsr r6, r7, #29 │ │ │ │ str r1, [sp, #20] │ │ │ │ bics r1, r6, #2 │ │ │ │ str r1, [sp, #16] │ │ │ │ - ldr r1, [pc, #3188] @ 45aa8c │ │ │ │ + ldr r1, [pc, #3188] @ 45aaa4 │ │ │ │ lsr r2, r7, #16 │ │ │ │ and r4, r2, #3 │ │ │ │ asr r3, r3, #2 │ │ │ │ and r5, r1, r7, lsl #2 │ │ │ │ - bne 45a5b4 │ │ │ │ - ldr r2, [pc, #3168] @ 45aa90 │ │ │ │ + bne 45a5cc │ │ │ │ + ldr r2, [pc, #3168] @ 45aaa8 │ │ │ │ mov r1, #1 │ │ │ │ and r8, r2, r7, lsr #18 │ │ │ │ - ldr r2, [pc, #3160] @ 45aa94 │ │ │ │ + ldr r2, [pc, #3160] @ 45aaac │ │ │ │ mov r0, sl │ │ │ │ add r2, pc, r2 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r4, #0 │ │ │ │ - beq 45a5d0 │ │ │ │ - ldr r2, [pc, #3140] @ 45aa98 │ │ │ │ + beq 45a5e8 │ │ │ │ + ldr r2, [pc, #3140] @ 45aab0 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3120] @ 45aa9c │ │ │ │ + ldr r3, [pc, #3120] @ 45aab4 │ │ │ │ add fp, fp, #4 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r6, #5 │ │ │ │ - bhi 459e9c │ │ │ │ + bhi 459eb4 │ │ │ │ add r3, r3, r6 │ │ │ │ ldrh r3, [r3, r6] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3088] @ 45aaa0 │ │ │ │ + ldr r2, [pc, #3088] @ 45aab8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ sub r4, r8, #1 │ │ │ │ - beq 45a3f0 │ │ │ │ + beq 45a408 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldreq r6, [sp, #16] │ │ │ │ - bne 45a7c8 │ │ │ │ - ldr r3, [pc, #3044] @ 45aaa4 │ │ │ │ + bne 45a7e0 │ │ │ │ + ldr r3, [pc, #3044] @ 45aabc │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ mov r9, #0 │ │ │ │ - ldr r2, [pc, #3028] @ 45aaa8 │ │ │ │ + ldr r2, [pc, #3028] @ 45aac0 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bls 45a58c │ │ │ │ - ldr r3, [pc, #2992] @ 45aaac │ │ │ │ + bls 45a5a4 │ │ │ │ + ldr r3, [pc, #2992] @ 45aac4 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #4 │ │ │ │ - bhi 45a0f8 │ │ │ │ + bhi 45a110 │ │ │ │ ldrb r3, [r3, r2] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ lsl r7, r5, #16 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2956] @ 45aab0 │ │ │ │ + ldr r2, [pc, #2956] @ 45aac8 │ │ │ │ ldrh r3, [r3, #98] @ 0x62 │ │ │ │ lsr r1, r7, #16 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a620 │ │ │ │ - ldr r2, [pc, #2940] @ 45aab4 │ │ │ │ + bhi 45a638 │ │ │ │ + ldr r2, [pc, #2940] @ 45aacc │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a680 │ │ │ │ - ldr r2, [pc, #2932] @ 45aab8 │ │ │ │ + bhi 45a698 │ │ │ │ + ldr r2, [pc, #2932] @ 45aad0 │ │ │ │ cmp r3, r2 │ │ │ │ - bls 45a650 │ │ │ │ - ldr r3, [pc, #2924] @ 45aabc │ │ │ │ + bls 45a668 │ │ │ │ + ldr r3, [pc, #2924] @ 45aad4 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 480f38 │ │ │ │ + bl 480f50 │ │ │ │ cmp r9, #0 │ │ │ │ - bne 45a000 │ │ │ │ + bne 45a018 │ │ │ │ cmp r6, #0 │ │ │ │ add fp, fp, #4 │ │ │ │ - beq 45a350 │ │ │ │ + beq 45a368 │ │ │ │ cmp r4, #0 │ │ │ │ sub r6, r6, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ sub r4, r4, #1 │ │ │ │ - beq 45a3f0 │ │ │ │ + beq 45a408 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ movne r9, #0 │ │ │ │ - beq 459ec4 │ │ │ │ + beq 459edc │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bls 45a034 │ │ │ │ - ldr r3, [pc, #2844] @ 45aac0 │ │ │ │ + bls 45a04c │ │ │ │ + ldr r3, [pc, #2844] @ 45aad8 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #4 │ │ │ │ - bhi 45a9d0 │ │ │ │ + bhi 45a9e8 │ │ │ │ ldrb r3, [r3, r2] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ lsl r7, r5, #16 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2808] @ 45aac4 │ │ │ │ + ldr r2, [pc, #2808] @ 45aadc │ │ │ │ ldrh r3, [r3, #106] @ 0x6a │ │ │ │ lsr r1, r7, #16 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a608 │ │ │ │ - ldr r2, [pc, #2792] @ 45aac8 │ │ │ │ + bhi 45a620 │ │ │ │ + ldr r2, [pc, #2792] @ 45aae0 │ │ │ │ cmp r3, r2 │ │ │ │ - bls 45a5f0 │ │ │ │ - ldr r3, [pc, #2784] @ 45aacc │ │ │ │ + bls 45a608 │ │ │ │ + ldr r3, [pc, #2784] @ 45aae4 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 4be964 │ │ │ │ + bl 4be97c │ │ │ │ cmp r9, #0 │ │ │ │ - beq 459f64 │ │ │ │ + beq 459f7c │ │ │ │ cmp r6, #0 │ │ │ │ - beq 45a4dc │ │ │ │ + beq 45a4f4 │ │ │ │ cmp r4, #0 │ │ │ │ sub r6, r6, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ sub r4, r4, #1 │ │ │ │ - beq 45a3f0 │ │ │ │ + beq 45a408 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r9, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 459ecc │ │ │ │ + beq 459ee4 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bhi 459f9c │ │ │ │ + bhi 459fb4 │ │ │ │ lsl r7, r5, #16 │ │ │ │ lsr r3, r7, #16 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl 4661ec │ │ │ │ + bl 466204 │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - bne 45a518 │ │ │ │ - ldr r2, [pc, #2676] @ 45aad0 │ │ │ │ + bne 45a530 │ │ │ │ + ldr r2, [pc, #2676] @ 45aae8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r9, #0 │ │ │ │ - b 45a590 │ │ │ │ + b 45a5a8 │ │ │ │ lsl r7, r5, #16 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2628] @ 45aad4 │ │ │ │ + ldr r2, [pc, #2628] @ 45aaec │ │ │ │ ldrh r3, [r3, #102] @ 0x66 │ │ │ │ lsr r1, r7, #16 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a638 │ │ │ │ - ldr r2, [pc, #2612] @ 45aad8 │ │ │ │ + bhi 45a650 │ │ │ │ + ldr r2, [pc, #2612] @ 45aaf0 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a668 │ │ │ │ - ldr r2, [pc, #2604] @ 45aadc │ │ │ │ + bhi 45a680 │ │ │ │ + ldr r2, [pc, #2604] @ 45aaf4 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a718 │ │ │ │ - ldr r2, [pc, #2596] @ 45aae0 │ │ │ │ + bhi 45a730 │ │ │ │ + ldr r2, [pc, #2596] @ 45aaf8 │ │ │ │ cmp r3, r2 │ │ │ │ - bls 45a700 │ │ │ │ - ldr r3, [pc, #2588] @ 45aae4 │ │ │ │ + bls 45a718 │ │ │ │ + ldr r3, [pc, #2588] @ 45aafc │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 48a61c │ │ │ │ - b 459f5c │ │ │ │ - ldr r3, [pc, #2568] @ 45aae8 │ │ │ │ + bl 48a634 │ │ │ │ + b 459f74 │ │ │ │ + ldr r3, [pc, #2568] @ 45ab00 │ │ │ │ lsl r1, r5, #16 │ │ │ │ lsr r1, r1, #16 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, sl │ │ │ │ - bl 45e83c │ │ │ │ - b 459f5c │ │ │ │ - ldr r3, [pc, #2540] @ 45aaec │ │ │ │ - ldr r2, [pc, #2540] @ 45aaf0 │ │ │ │ + bl 45e854 │ │ │ │ + b 459f74 │ │ │ │ + ldr r3, [pc, #2540] @ 45ab04 │ │ │ │ + ldr r2, [pc, #2540] @ 45ab08 │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r8, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 459f5c │ │ │ │ + b 459f74 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2440] @ 45aab0 │ │ │ │ + ldr r2, [pc, #2440] @ 45aac8 │ │ │ │ ldrh r3, [r3, #98] @ 0x62 │ │ │ │ lsl r7, r5, #16 │ │ │ │ cmp r3, r2 │ │ │ │ lsr r0, r7, #16 │ │ │ │ - bhi 45a744 │ │ │ │ - ldr r2, [pc, #2420] @ 45aab4 │ │ │ │ + bhi 45a75c │ │ │ │ + ldr r2, [pc, #2420] @ 45aacc │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a80c │ │ │ │ - ldr r2, [pc, #2412] @ 45aab8 │ │ │ │ + bhi 45a824 │ │ │ │ + ldr r2, [pc, #2412] @ 45aad0 │ │ │ │ cmp r3, r2 │ │ │ │ - bls 45a7ec │ │ │ │ - bl 480bc4 │ │ │ │ + bls 45a804 │ │ │ │ + bl 480bdc │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r9, #0 │ │ │ │ - bne 45a6dc │ │ │ │ - ldr r2, [pc, #2444] @ 45aaf4 │ │ │ │ + bne 45a6f4 │ │ │ │ + ldr r2, [pc, #2444] @ 45ab0c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 459ef4 │ │ │ │ + b 459f0c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2404] @ 45aaf8 │ │ │ │ + ldr r2, [pc, #2404] @ 45ab10 │ │ │ │ ldrh r3, [r3, #104] @ 0x68 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a730 │ │ │ │ - ldr r2, [pc, #2392] @ 45aafc │ │ │ │ + bhi 45a748 │ │ │ │ + ldr r2, [pc, #2392] @ 45ab14 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a7f8 │ │ │ │ - ldr r2, [pc, #2384] @ 45ab00 │ │ │ │ + bhi 45a810 │ │ │ │ + ldr r2, [pc, #2384] @ 45ab18 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a830 │ │ │ │ + bhi 45a848 │ │ │ │ cmp r9, #0 │ │ │ │ - bne 45a698 │ │ │ │ - ldr r2, [pc, #2368] @ 45ab04 │ │ │ │ + bne 45a6b0 │ │ │ │ + ldr r2, [pc, #2368] @ 45ab1c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 459ef4 │ │ │ │ + b 459f0c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2328] @ 45ab08 │ │ │ │ + ldr r2, [pc, #2328] @ 45ab20 │ │ │ │ ldrh r3, [r3, #106] @ 0x6a │ │ │ │ lsl r7, r5, #16 │ │ │ │ cmp r3, r2 │ │ │ │ lsr r0, r7, #16 │ │ │ │ - bhi 45a750 │ │ │ │ - ldr r2, [pc, #2308] @ 45ab0c │ │ │ │ + bhi 45a768 │ │ │ │ + ldr r2, [pc, #2308] @ 45ab24 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a818 │ │ │ │ - ldr r2, [pc, #2300] @ 45ab10 │ │ │ │ + bhi 45a830 │ │ │ │ + ldr r2, [pc, #2300] @ 45ab28 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a844 │ │ │ │ - ldr r2, [pc, #2212] @ 45aac4 │ │ │ │ + bhi 45a85c │ │ │ │ + ldr r2, [pc, #2212] @ 45aadc │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a90c │ │ │ │ - ldr r2, [pc, #2204] @ 45aac8 │ │ │ │ + bhi 45a924 │ │ │ │ + ldr r2, [pc, #2204] @ 45aae0 │ │ │ │ cmp r3, r2 │ │ │ │ - bls 45a85c │ │ │ │ - bl 4bc368 │ │ │ │ + bls 45a874 │ │ │ │ + bl 4bc380 │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - beq 45a760 │ │ │ │ - ldr r2, [pc, #2252] @ 45ab14 │ │ │ │ + beq 45a778 │ │ │ │ + ldr r2, [pc, #2252] @ 45ab2c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 459fc0 │ │ │ │ + b 459fd8 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2216] @ 45ab18 │ │ │ │ + ldr r2, [pc, #2216] @ 45ab30 │ │ │ │ ldrh r3, [r3, #102] @ 0x66 │ │ │ │ lsl r7, r5, #16 │ │ │ │ cmp r3, r2 │ │ │ │ lsr r0, r7, #16 │ │ │ │ - bhi 45a788 │ │ │ │ - ldr r2, [pc, #2196] @ 45ab1c │ │ │ │ + bhi 45a7a0 │ │ │ │ + ldr r2, [pc, #2196] @ 45ab34 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a824 │ │ │ │ - ldr r2, [pc, #2112] @ 45aad4 │ │ │ │ + bhi 45a83c │ │ │ │ + ldr r2, [pc, #2112] @ 45aaec │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a850 │ │ │ │ - ldr r2, [pc, #2104] @ 45aad8 │ │ │ │ + bhi 45a868 │ │ │ │ + ldr r2, [pc, #2104] @ 45aaf0 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a918 │ │ │ │ - ldr r2, [pc, #2096] @ 45aadc │ │ │ │ + bhi 45a930 │ │ │ │ + ldr r2, [pc, #2096] @ 45aaf4 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 45a8c4 │ │ │ │ - ldr r2, [pc, #2088] @ 45aae0 │ │ │ │ + bhi 45a8dc │ │ │ │ + ldr r2, [pc, #2088] @ 45aaf8 │ │ │ │ cmp r3, r2 │ │ │ │ - bls 45a9a0 │ │ │ │ - bl 4826ac │ │ │ │ + bls 45a9b8 │ │ │ │ + bl 4826c4 │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - beq 45a798 │ │ │ │ - ldr r2, [pc, #2124] @ 45ab20 │ │ │ │ + beq 45a7b0 │ │ │ │ + ldr r2, [pc, #2124] @ 45ab38 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 45a084 │ │ │ │ + b 45a09c │ │ │ │ lsl r7, r5, #16 │ │ │ │ lsr r7, r7, #16 │ │ │ │ mov r0, r7 │ │ │ │ - bl 45abf0 │ │ │ │ + bl 45ac08 │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - bne 45a49c │ │ │ │ - ldr r2, [pc, #2064] @ 45ab24 │ │ │ │ + bne 45a4b4 │ │ │ │ + ldr r2, [pc, #2064] @ 45ab3c │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2036] @ 45ab28 │ │ │ │ + ldr r3, [pc, #2036] @ 45ab40 │ │ │ │ mov r1, r7 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, sl │ │ │ │ - bl 45e83c │ │ │ │ + bl 45e854 │ │ │ │ cmp r6, #0 │ │ │ │ add fp, fp, #4 │ │ │ │ - bne 459f70 │ │ │ │ + bne 459f88 │ │ │ │ cmp r4, #0 │ │ │ │ sub r4, r4, #1 │ │ │ │ - beq 45a3f0 │ │ │ │ + beq 45a408 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 459ec4 │ │ │ │ + beq 459edc │ │ │ │ mov r9, r6 │ │ │ │ - b 459f94 │ │ │ │ - ldr r2, [pc, #1972] @ 45ab2c │ │ │ │ + b 459fac │ │ │ │ + ldr r2, [pc, #1972] @ 45ab44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - beq 45a3f0 │ │ │ │ + beq 45a408 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ mov r6, r8 │ │ │ │ sub r4, r8, #1 │ │ │ │ - bls 45a9ac │ │ │ │ - ldr r3, [pc, #1932] @ 45ab30 │ │ │ │ + bls 45a9c4 │ │ │ │ + ldr r3, [pc, #1932] @ 45ab48 │ │ │ │ mov r9, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r8, r9 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 45a45c │ │ │ │ + b 45a474 │ │ │ │ cmp r4, #2 │ │ │ │ - beq 45a950 │ │ │ │ + beq 45a968 │ │ │ │ cmp r4, #3 │ │ │ │ - beq 45a924 │ │ │ │ + beq 45a93c │ │ │ │ cmp r4, #1 │ │ │ │ - beq 45a88c │ │ │ │ - ldr r2, [pc, #1888] @ 45ab34 │ │ │ │ + beq 45a8a4 │ │ │ │ + ldr r2, [pc, #1888] @ 45ab4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ subne r4, r8, #1 │ │ │ │ movne r6, r8 │ │ │ │ - bne 459eb8 │ │ │ │ - ldr r2, [pc, #1856] @ 45ab38 │ │ │ │ + bne 459ed0 │ │ │ │ + ldr r2, [pc, #1856] @ 45ab50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ ldr r2, [sp, #32] │ │ │ │ ldr r3, [r2, #4] │ │ │ │ cmp r3, fp │ │ │ │ - bls 45a7c0 │ │ │ │ + bls 45a7d8 │ │ │ │ ldr r3, [r2] │ │ │ │ - b 459df0 │ │ │ │ - ldr r2, [pc, #1816] @ 45ab3c │ │ │ │ + b 459e08 │ │ │ │ + ldr r2, [pc, #1816] @ 45ab54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ sub r4, r8, #1 │ │ │ │ - beq 45a3f0 │ │ │ │ + beq 45a408 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bls 45a8f4 │ │ │ │ - ldr r3, [pc, #1780] @ 45ab40 │ │ │ │ + bls 45a90c │ │ │ │ + ldr r3, [pc, #1780] @ 45ab58 │ │ │ │ mov r9, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r8, r9 │ │ │ │ mov r6, #1 │ │ │ │ str r3, [sp, #12] │ │ │ │ - ldr r3, [pc, #1760] @ 45ab44 │ │ │ │ + ldr r3, [pc, #1760] @ 45ab5c │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #4 │ │ │ │ - bhi 45a9b8 │ │ │ │ + bhi 45a9d0 │ │ │ │ add r3, r3, r2 │ │ │ │ ldrsh r3, [r3, r2] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ lsl r7, r5, #16 │ │ │ │ lsr r7, r7, #16 │ │ │ │ mov r0, r7 │ │ │ │ - bl 45abf0 │ │ │ │ + bl 45ac08 │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - beq 45a868 │ │ │ │ - ldr r2, [pc, #1700] @ 45ab48 │ │ │ │ + beq 45a880 │ │ │ │ + ldr r2, [pc, #1700] @ 45ab60 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [sp] │ │ │ │ mov r0, sl │ │ │ │ mov r3, r5 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1672] @ 45ab4c │ │ │ │ + ldr r3, [pc, #1672] @ 45ab64 │ │ │ │ mov r1, r7 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, sl │ │ │ │ - bl 45e83c │ │ │ │ + bl 45e854 │ │ │ │ cmp r6, #0 │ │ │ │ - bne 45a008 │ │ │ │ + bne 45a020 │ │ │ │ cmp r4, #0 │ │ │ │ sub r4, r4, #1 │ │ │ │ - beq 45a3f0 │ │ │ │ + beq 45a408 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 45a5ac │ │ │ │ + beq 45a5c4 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ movhi r9, #1 │ │ │ │ - bhi 45a45c │ │ │ │ + bhi 45a474 │ │ │ │ lsl r3, r5, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl 4661ec │ │ │ │ + bl 466204 │ │ │ │ str r0, [sp, #12] │ │ │ │ - ldr r2, [pc, #1584] @ 45ab50 │ │ │ │ + ldr r2, [pc, #1584] @ 45ab68 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1556] @ 45ab54 │ │ │ │ + ldr r3, [pc, #1556] @ 45ab6c │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, sl │ │ │ │ - bl 466324 │ │ │ │ - b 45a000 │ │ │ │ - ldr r2, [pc, #1532] @ 45ab58 │ │ │ │ + bl 46633c │ │ │ │ + b 45a018 │ │ │ │ + ldr r2, [pc, #1532] @ 45ab70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bls 45a8d0 │ │ │ │ - ldr r3, [pc, #1508] @ 45ab5c │ │ │ │ + bls 45a8e8 │ │ │ │ + ldr r3, [pc, #1508] @ 45ab74 │ │ │ │ mov r4, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r9, #1 │ │ │ │ mov r6, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 45a45c │ │ │ │ + b 45a474 │ │ │ │ lsl r7, r5, #16 │ │ │ │ - ldr r3, [pc, #1480] @ 45ab60 │ │ │ │ + ldr r3, [pc, #1480] @ 45ab78 │ │ │ │ lsr r1, r7, #16 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, sl │ │ │ │ - bl 466324 │ │ │ │ - b 459f5c │ │ │ │ + bl 46633c │ │ │ │ + b 459f74 │ │ │ │ mov r9, #1 │ │ │ │ - b 459ecc │ │ │ │ + b 459ee4 │ │ │ │ lsl r8, r2, #19 │ │ │ │ - ldr r2, [pc, #1444] @ 45ab64 │ │ │ │ + ldr r2, [pc, #1444] @ 45ab7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ lsr r8, r8, #19 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ ldr r3, [sp, #20] │ │ │ │ str r3, [sp] │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ mov r3, r7 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 459e64 │ │ │ │ - ldr r3, [pc, #1392] @ 45ab68 │ │ │ │ + b 459e7c │ │ │ │ + ldr r3, [pc, #1392] @ 45ab80 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 4b9ee8 │ │ │ │ - b 459f5c │ │ │ │ - ldr r3, [pc, #1372] @ 45ab6c │ │ │ │ + bl 4b9f00 │ │ │ │ + b 459f74 │ │ │ │ + ldr r3, [pc, #1372] @ 45ab84 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 4de64c │ │ │ │ - b 459f5c │ │ │ │ - ldr r3, [pc, #1352] @ 45ab70 │ │ │ │ + bl 4de664 │ │ │ │ + b 459f74 │ │ │ │ + ldr r3, [pc, #1352] @ 45ab88 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 519f88 │ │ │ │ - b 459f5c │ │ │ │ - ldr r3, [pc, #1332] @ 45ab74 │ │ │ │ + bl 519fa0 │ │ │ │ + b 459f74 │ │ │ │ + ldr r3, [pc, #1332] @ 45ab8c │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 4e9934 │ │ │ │ - b 459f5c │ │ │ │ - ldr r3, [pc, #1312] @ 45ab78 │ │ │ │ + bl 4e994c │ │ │ │ + b 459f74 │ │ │ │ + ldr r3, [pc, #1312] @ 45ab90 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 47dcf4 │ │ │ │ - b 459f5c │ │ │ │ - ldr r3, [pc, #1292] @ 45ab7c │ │ │ │ + bl 47dd0c │ │ │ │ + b 459f74 │ │ │ │ + ldr r3, [pc, #1292] @ 45ab94 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 4c994c │ │ │ │ - b 459f5c │ │ │ │ - ldr r3, [pc, #1272] @ 45ab80 │ │ │ │ + bl 4c9964 │ │ │ │ + b 459f74 │ │ │ │ + ldr r3, [pc, #1272] @ 45ab98 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 4b65ec │ │ │ │ - b 459f5c │ │ │ │ - ldr r2, [pc, #1252] @ 45ab84 │ │ │ │ + bl 4b6604 │ │ │ │ + b 459f74 │ │ │ │ + ldr r2, [pc, #1252] @ 45ab9c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1224] @ 45ab88 │ │ │ │ - ldr r2, [pc, #1224] @ 45ab8c │ │ │ │ + ldr r3, [pc, #1224] @ 45aba0 │ │ │ │ + ldr r2, [pc, #1224] @ 45aba4 │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r8, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 45a000 │ │ │ │ - ldr r2, [pc, #1196] @ 45ab90 │ │ │ │ + b 45a018 │ │ │ │ + ldr r2, [pc, #1196] @ 45aba8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 459f18 │ │ │ │ - ldr r3, [pc, #1164] @ 45ab94 │ │ │ │ + b 459f30 │ │ │ │ + ldr r3, [pc, #1164] @ 45abac │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 46e7d0 │ │ │ │ - b 459f5c │ │ │ │ - ldr r3, [pc, #1144] @ 45ab98 │ │ │ │ + bl 46e7e8 │ │ │ │ + b 459f74 │ │ │ │ + ldr r3, [pc, #1144] @ 45abb0 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 4a40b4 │ │ │ │ - b 459f5c │ │ │ │ + bl 4a40cc │ │ │ │ + b 459f74 │ │ │ │ lsl r0, r5, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ - bl 49a6bc │ │ │ │ + bl 49a6d4 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a1b4 │ │ │ │ - bl 519bf4 │ │ │ │ + b 45a1cc │ │ │ │ + bl 519c0c │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a158 │ │ │ │ - bl 5155d4 │ │ │ │ + b 45a170 │ │ │ │ + bl 5155ec │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r9, #0 │ │ │ │ - bne 45a240 │ │ │ │ - ldr r2, [pc, #1076] @ 45ab9c │ │ │ │ + bne 45a258 │ │ │ │ + ldr r2, [pc, #1076] @ 45abb4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 459ef4 │ │ │ │ - bl 50c938 │ │ │ │ + b 459f0c │ │ │ │ + bl 50c950 │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r9, #0 │ │ │ │ - bne 45a2cc │ │ │ │ - ldr r2, [pc, #1024] @ 45aba0 │ │ │ │ + bne 45a2e4 │ │ │ │ + ldr r2, [pc, #1024] @ 45abb8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 459ef4 │ │ │ │ + b 459f0c │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bls 45a988 │ │ │ │ - ldr r3, [pc, #972] @ 45aba4 │ │ │ │ + bls 45a9a0 │ │ │ │ + ldr r3, [pc, #972] @ 45abbc │ │ │ │ mov r9, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r8, r9 │ │ │ │ mov r6, r9 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 45a45c │ │ │ │ - bl 47d934 │ │ │ │ + b 45a474 │ │ │ │ + bl 47d94c │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a158 │ │ │ │ + b 45a170 │ │ │ │ lsl r0, r5, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ - bl 47f638 │ │ │ │ + bl 47f650 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a1b4 │ │ │ │ - bl 4b6258 │ │ │ │ + b 45a1cc │ │ │ │ + bl 4b6270 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a158 │ │ │ │ - bl 50a410 │ │ │ │ + b 45a170 │ │ │ │ + bl 50a428 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a758 │ │ │ │ - bl 501824 │ │ │ │ + b 45a770 │ │ │ │ + bl 50183c │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a790 │ │ │ │ + b 45a7a8 │ │ │ │ lsl r0, r5, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ - bl 462b14 │ │ │ │ + bl 462b2c │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a1b4 │ │ │ │ - bl 4ff24c │ │ │ │ + b 45a1cc │ │ │ │ + bl 4ff264 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a758 │ │ │ │ - bl 4e0d98 │ │ │ │ + b 45a770 │ │ │ │ + bl 4e0db0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a790 │ │ │ │ - bl 4b7ecc │ │ │ │ + b 45a7a8 │ │ │ │ + bl 4b7ee4 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a758 │ │ │ │ - ldr r2, [pc, #824] @ 45aba8 │ │ │ │ + b 45a770 │ │ │ │ + ldr r2, [pc, #824] @ 45abc0 │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [sp] │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 459ef4 │ │ │ │ - ldr r2, [pc, #792] @ 45abac │ │ │ │ + b 459f0c │ │ │ │ + ldr r2, [pc, #792] @ 45abc4 │ │ │ │ mov r1, r4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #776] @ 45abb0 │ │ │ │ + ldr r3, [pc, #776] @ 45abc8 │ │ │ │ mov r5, r4 │ │ │ │ and r8, r3, r7, lsr #4 │ │ │ │ - ldr r3, [pc, #768] @ 45abb4 │ │ │ │ + ldr r3, [pc, #768] @ 45abcc │ │ │ │ mov r4, r6 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r9, r5 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 459ecc │ │ │ │ - bl 49bc48 │ │ │ │ + b 459ee4 │ │ │ │ + bl 49bc60 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a790 │ │ │ │ + b 45a7a8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl 4661ec │ │ │ │ + bl 466204 │ │ │ │ mov r4, #0 │ │ │ │ mov r6, r4 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a518 │ │ │ │ + b 45a530 │ │ │ │ lsl r7, r5, #16 │ │ │ │ lsr r0, r7, #16 │ │ │ │ - bl 4661ec │ │ │ │ + bl 466204 │ │ │ │ mov r6, #1 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a054 │ │ │ │ - bl 4dc1cc │ │ │ │ + b 45a06c │ │ │ │ + bl 4dc1e4 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a758 │ │ │ │ - bl 4c1410 │ │ │ │ + b 45a770 │ │ │ │ + bl 4c1428 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a790 │ │ │ │ - ldr r2, [pc, #652] @ 45abb8 │ │ │ │ + b 45a7a8 │ │ │ │ + ldr r2, [pc, #652] @ 45abd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #636] @ 45abbc │ │ │ │ + ldr r3, [pc, #636] @ 45abd4 │ │ │ │ mov r5, r4 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r6 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 459ec4 │ │ │ │ - ldr r2, [pc, #616] @ 45abc0 │ │ │ │ + b 459edc │ │ │ │ + ldr r2, [pc, #616] @ 45abd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #580] @ 45abb0 │ │ │ │ + ldr r3, [pc, #580] @ 45abc8 │ │ │ │ mov r5, r4 │ │ │ │ and r8, r3, r7, lsr #4 │ │ │ │ - ldr r3, [pc, #588] @ 45abc4 │ │ │ │ + ldr r3, [pc, #588] @ 45abdc │ │ │ │ mov r4, r6 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r9, #1 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 459ecc │ │ │ │ + b 459ee4 │ │ │ │ lsl r7, r5, #16 │ │ │ │ lsr r0, r7, #16 │ │ │ │ - bl 4661ec │ │ │ │ + bl 466204 │ │ │ │ mov r6, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a054 │ │ │ │ - bl 466a34 │ │ │ │ + b 45a06c │ │ │ │ + bl 466a4c │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 45a790 │ │ │ │ + b 45a7a8 │ │ │ │ mov r8, #0 │ │ │ │ mov r9, r8 │ │ │ │ - b 45a034 │ │ │ │ + b 45a04c │ │ │ │ cmp r9, #0 │ │ │ │ - beq 45aa2c │ │ │ │ - ldr r3, [pc, #512] @ 45abc8 │ │ │ │ + beq 45aa44 │ │ │ │ + ldr r3, [pc, #512] @ 45abe0 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 459ecc │ │ │ │ + b 459ee4 │ │ │ │ cmp r9, #0 │ │ │ │ - bne 45aa3c │ │ │ │ - ldr r3, [pc, #492] @ 45abcc │ │ │ │ - ldr r2, [pc, #492] @ 45abd0 │ │ │ │ + bne 45aa54 │ │ │ │ + ldr r3, [pc, #492] @ 45abe4 │ │ │ │ + ldr r2, [pc, #492] @ 45abe8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [fp] │ │ │ │ mov r7, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [sp] │ │ │ │ mov r0, sl │ │ │ │ mov r3, r5 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #456] @ 45abd4 │ │ │ │ - ldr r2, [pc, #456] @ 45abd8 │ │ │ │ + ldr r3, [pc, #456] @ 45abec │ │ │ │ + ldr r2, [pc, #456] @ 45abf0 │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r8, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ str r7, [sp, #12] │ │ │ │ - b 459f64 │ │ │ │ - ldr r3, [pc, #424] @ 45abdc │ │ │ │ + b 459f7c │ │ │ │ + ldr r3, [pc, #424] @ 45abf4 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 459ec4 │ │ │ │ - ldr r7, [pc, #412] @ 45abe0 │ │ │ │ - ldr r2, [pc, #412] @ 45abe4 │ │ │ │ + b 459edc │ │ │ │ + ldr r7, [pc, #412] @ 45abf8 │ │ │ │ + ldr r2, [pc, #412] @ 45abfc │ │ │ │ add r7, pc, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r7, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #384] @ 45abe8 │ │ │ │ - ldr r2, [pc, #384] @ 45abec │ │ │ │ + ldr r3, [pc, #384] @ 45ac00 │ │ │ │ + ldr r2, [pc, #384] @ 45ac04 │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r8, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ str r7, [sp, #12] │ │ │ │ - b 45a000 │ │ │ │ - sbcseq r5, ip, r8, lsl #15 │ │ │ │ + b 45a018 │ │ │ │ + sbcseq r5, ip, r0, lsl #15 │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - sbcseq r5, ip, r4, lsl #14 │ │ │ │ - ldrsheq r5, [ip], #104 @ 0x68 │ │ │ │ - cmpeq r1, ip, lsr #6 │ │ │ │ + ldrsheq r5, [ip], #108 @ 0x6c │ │ │ │ ldrsheq r5, [ip], #96 @ 0x60 │ │ │ │ - sbcseq r1, fp, ip, lsr #11 │ │ │ │ - sbcseq r5, ip, r8, asr #13 │ │ │ │ + cmpeq r1, ip, lsr #6 │ │ │ │ + sbcseq r5, ip, r8, ror #13 │ │ │ │ + sbcseq r1, fp, r4, lsr #11 │ │ │ │ + sbcseq r5, ip, r0, asr #13 │ │ │ │ smlaltbeq r9, r1, r8, r2 │ │ │ │ @ instruction: 0x0000c9b4 │ │ │ │ @ instruction: 0x0000c1b4 │ │ │ │ strheq sl, [r0], -r4 │ │ │ │ - sbcseq r1, fp, r4, lsl #10 │ │ │ │ + ldrsheq r1, [fp], #76 @ 0x4c │ │ │ │ cmpeq r1, r5, lsl #4 │ │ │ │ @ instruction: 0x0000c3bf │ │ │ │ strheq ip, [r0], -pc @ │ │ │ │ - sbcseq r1, fp, r8, ror #8 │ │ │ │ - sbcseq r5, ip, r0, asr #10 │ │ │ │ + sbcseq r1, fp, r0, ror #8 │ │ │ │ + sbcseq r5, ip, r8, lsr r5 │ │ │ │ muleq r0, r6, r5 │ │ │ │ muleq r0, r6, r3 │ │ │ │ muleq r0, r6, r1 │ │ │ │ muleq r0, r6, r0 │ │ │ │ - sbcseq r1, fp, ip, lsl #7 │ │ │ │ - sbcseq r1, fp, r0, ror r3 │ │ │ │ - sbcseq r1, fp, r4, asr r3 │ │ │ │ - sbcseq r5, ip, ip, lsr #9 │ │ │ │ - sbcseq r5, ip, r4, lsr r4 │ │ │ │ + sbcseq r1, fp, r4, lsl #7 │ │ │ │ + sbcseq r1, fp, r8, ror #6 │ │ │ │ + sbcseq r1, fp, ip, asr #6 │ │ │ │ + sbcseq r5, ip, r4, lsr #9 │ │ │ │ + sbcseq r5, ip, ip, lsr #8 │ │ │ │ andeq sl, r0, pc, lsr r1 │ │ │ │ andeq sl, r0, pc, lsr r0 │ │ │ │ andeq r9, r0, r8, lsr r0 │ │ │ │ - ldrsbeq r5, [ip], #56 @ 0x38 │ │ │ │ + ldrsbeq r5, [ip], #48 @ 0x30 │ │ │ │ @ instruction: 0x0000c7bf │ │ │ │ @ instruction: 0x0000c6bf │ │ │ │ @ instruction: 0x0000c5bf │ │ │ │ - sbcseq r5, ip, r4, asr r3 │ │ │ │ + sbcseq r5, ip, ip, asr #6 │ │ │ │ muleq r0, r6, r7 │ │ │ │ muleq r0, r6, r6 │ │ │ │ - sbcseq r5, ip, r8, asr #5 │ │ │ │ - sbcseq r5, ip, ip, lsl #5 │ │ │ │ - sbcseq r1, fp, r0, lsr #2 │ │ │ │ - sbcseq r5, ip, r0, lsl #4 │ │ │ │ - sbcseq r1, fp, r4, asr #1 │ │ │ │ - sbcseq r5, ip, r4, lsr #3 │ │ │ │ - rsceq r9, r9, r4, ror r2 │ │ │ │ - sbcseq r5, ip, r4, ror #2 │ │ │ │ - sbcseq r1, fp, ip, lsl r0 │ │ │ │ + sbcseq r5, ip, r0, asr #5 │ │ │ │ + sbcseq r5, ip, r4, lsl #5 │ │ │ │ + sbcseq r1, fp, r8, lsl r1 │ │ │ │ + ldrsheq r5, [ip], #24 │ │ │ │ + ldrheq r1, [fp], #12 │ │ │ │ + smullseq r5, ip, ip, r1 │ │ │ │ + rsceq r9, r9, ip, ror #4 │ │ │ │ + sbcseq r5, ip, ip, asr r1 │ │ │ │ + sbcseq r1, fp, r4, lsl r0 │ │ │ │ cmpeq r1, sl, asr #26 │ │ │ │ - ldrsheq r5, [ip], #12 │ │ │ │ - smullseq r0, fp, r0, pc @ │ │ │ │ - sbcseq r5, ip, ip, ror r0 │ │ │ │ - sbcseq r0, fp, r4, lsl pc │ │ │ │ - sbcseq r5, ip, r4, lsl r0 │ │ │ │ - ldrsheq r0, [fp], #224 @ 0xe0 │ │ │ │ - ldrheq r0, [fp], #236 @ 0xec │ │ │ │ - sbcseq r4, ip, r0, lsl #31 │ │ │ │ - sbcseq r0, fp, ip, asr lr │ │ │ │ - sbcseq r0, fp, r4, asr #28 │ │ │ │ - sbcseq r0, fp, ip, lsr #28 │ │ │ │ - sbcseq r0, fp, r4, lsl lr │ │ │ │ - ldrsheq r0, [fp], #220 @ 0xdc │ │ │ │ - sbcseq r0, fp, r4, ror #27 │ │ │ │ - sbcseq r0, fp, ip, asr #27 │ │ │ │ - ldrsheq r4, [ip], #236 @ 0xec │ │ │ │ - smullseq r0, fp, r4, sp │ │ │ │ - sbcseq r4, ip, ip, ror #29 │ │ │ │ - ldrheq r4, [ip], #232 @ 0xe8 │ │ │ │ - sbcseq r0, fp, ip, asr #26 │ │ │ │ - sbcseq r0, fp, r4, lsr sp │ │ │ │ - sbcseq r4, ip, r4, lsr lr │ │ │ │ - ldrsheq r4, [ip], #220 @ 0xdc │ │ │ │ - smullseq r0, fp, r0, ip │ │ │ │ - sbcseq r4, ip, r0, lsr sp │ │ │ │ - ldrsheq r4, [ip], #204 @ 0xcc │ │ │ │ + ldrsheq r5, [ip], #4 │ │ │ │ + sbcseq r0, fp, r8, lsl #31 │ │ │ │ + sbcseq r5, ip, r4, ror r0 │ │ │ │ + sbcseq r0, fp, ip, lsl #30 │ │ │ │ + sbcseq r5, ip, ip │ │ │ │ + sbcseq r0, fp, r8, ror #29 │ │ │ │ + ldrheq r0, [fp], #228 @ 0xe4 │ │ │ │ + sbcseq r4, ip, r8, ror pc │ │ │ │ + sbcseq r0, fp, r4, asr lr │ │ │ │ + sbcseq r0, fp, ip, lsr lr │ │ │ │ + sbcseq r0, fp, r4, lsr #28 │ │ │ │ + sbcseq r0, fp, ip, lsl #28 │ │ │ │ + ldrsheq r0, [fp], #212 @ 0xd4 │ │ │ │ + ldrsbeq r0, [fp], #220 @ 0xdc │ │ │ │ + sbcseq r0, fp, r4, asr #27 │ │ │ │ + ldrsheq r4, [ip], #228 @ 0xe4 │ │ │ │ + sbcseq r0, fp, ip, lsl #27 │ │ │ │ + sbcseq r4, ip, r4, ror #29 │ │ │ │ + ldrheq r4, [ip], #224 @ 0xe0 │ │ │ │ + sbcseq r0, fp, r4, asr #26 │ │ │ │ + sbcseq r0, fp, ip, lsr #26 │ │ │ │ + sbcseq r4, ip, ip, lsr #28 │ │ │ │ + ldrsheq r4, [ip], #212 @ 0xd4 │ │ │ │ + sbcseq r0, fp, r8, lsl #25 │ │ │ │ + sbcseq r4, ip, r8, lsr #26 │ │ │ │ + ldrsheq r4, [ip], #196 @ 0xc4 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - sbcseq r4, ip, r8, ror ip │ │ │ │ - sbcseq r4, ip, r4, ror #24 │ │ │ │ - sbcseq r4, ip, r0, asr #23 │ │ │ │ - sbcseq r4, ip, r8, lsr ip │ │ │ │ - smullseq r4, ip, ip, fp │ │ │ │ - sbcseq r4, ip, ip, lsr #22 │ │ │ │ - sbcseq r4, ip, r0, lsl fp │ │ │ │ - ldrheq r4, [ip], #180 @ 0xb4 │ │ │ │ - sbcseq r0, fp, r8, asr #20 │ │ │ │ - sbcseq r4, ip, r0, lsr #23 │ │ │ │ - sbcseq r4, ip, r0, asr #21 │ │ │ │ - sbcseq r4, ip, ip, lsr #21 │ │ │ │ - sbcseq r4, ip, r8, asr fp │ │ │ │ - sbcseq r0, fp, ip, ror #19 │ │ │ │ - sbcseq r4, ip, r4, asr #22 │ │ │ │ - ldr r3, [pc, #2516] @ 45b5cc │ │ │ │ + sbcseq r4, ip, r0, ror ip │ │ │ │ + sbcseq r4, ip, ip, asr ip │ │ │ │ + ldrheq r4, [ip], #184 @ 0xb8 │ │ │ │ + sbcseq r4, ip, r0, lsr ip │ │ │ │ + smullseq r4, ip, r4, fp │ │ │ │ + sbcseq r4, ip, r4, lsr #22 │ │ │ │ + sbcseq r4, ip, r8, lsl #22 │ │ │ │ + sbcseq r4, ip, ip, lsr #23 │ │ │ │ + sbcseq r0, fp, r0, asr #20 │ │ │ │ + smullseq r4, ip, r8, fp │ │ │ │ + ldrheq r4, [ip], #168 @ 0xa8 │ │ │ │ + sbcseq r4, ip, r4, lsr #21 │ │ │ │ + sbcseq r4, ip, r0, asr fp │ │ │ │ + sbcseq r0, fp, r4, ror #19 │ │ │ │ + sbcseq r4, ip, ip, lsr fp │ │ │ │ + ldr r3, [pc, #2516] @ 45b5e4 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 45e5d8 │ │ │ │ + bhi 45e5f0 │ │ │ │ cmp r0, #13312 @ 0x3400 │ │ │ │ - bcc 45ac38 │ │ │ │ - ldr r3, [pc, #2500] @ 45b5d0 │ │ │ │ - ldr r2, [pc, #2500] @ 45b5d4 │ │ │ │ + bcc 45ac50 │ │ │ │ + ldr r3, [pc, #2500] @ 45b5e8 │ │ │ │ + ldr r2, [pc, #2500] @ 45b5ec │ │ │ │ add r3, pc, r3 │ │ │ │ sub r0, r0, #13312 @ 0x3400 │ │ │ │ cmp r0, r2 │ │ │ │ - bhi 45ac2c │ │ │ │ + bhi 45ac44 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2468] @ 45b5d8 │ │ │ │ + ldr r0, [pc, #2468] @ 45b5f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #2460] @ 45b5dc │ │ │ │ + ldr r3, [pc, #2460] @ 45b5f4 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 45ac94 │ │ │ │ + bhi 45acac │ │ │ │ cmp r0, #1344 @ 0x540 │ │ │ │ - bcs 45e49c │ │ │ │ + bcs 45e4b4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 45e5cc │ │ │ │ + beq 45e5e4 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ lsl r3, r0, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #508 @ 0x1fc │ │ │ │ - bhi 45e5f0 │ │ │ │ - ldr r3, [pc, #2416] @ 45b5e0 │ │ │ │ + bhi 45e608 │ │ │ │ + ldr r3, [pc, #2416] @ 45b5f8 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #508 @ 0x1fc │ │ │ │ - bhi 45ac88 │ │ │ │ + bhi 45aca0 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2388] @ 45b5e4 │ │ │ │ + ldr r0, [pc, #2388] @ 45b5fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #2380] @ 45b5e8 │ │ │ │ + ldr r3, [pc, #2380] @ 45b600 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 45e5b4 │ │ │ │ + bhi 45e5cc │ │ │ │ cmp r0, #2048 @ 0x800 │ │ │ │ - bcc 45e5a0 │ │ │ │ - ldr r3, [pc, #2364] @ 45b5ec │ │ │ │ + bcc 45e5b8 │ │ │ │ + ldr r3, [pc, #2364] @ 45b604 │ │ │ │ sub r0, r0, #2048 @ 0x800 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #348 @ 0x15c │ │ │ │ - bhi 45accc │ │ │ │ + bhi 45ace4 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2332] @ 45b5f0 │ │ │ │ + ldr r0, [pc, #2332] @ 45b608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2324] @ 45b5f4 │ │ │ │ + ldr r0, [pc, #2324] @ 45b60c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2316] @ 45b5f8 │ │ │ │ + ldr r0, [pc, #2316] @ 45b610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2308] @ 45b5fc │ │ │ │ + ldr r0, [pc, #2308] @ 45b614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2300] @ 45b600 │ │ │ │ + ldr r0, [pc, #2300] @ 45b618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2292] @ 45b604 │ │ │ │ + ldr r0, [pc, #2292] @ 45b61c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2284] @ 45b608 │ │ │ │ + ldr r0, [pc, #2284] @ 45b620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2276] @ 45b60c │ │ │ │ + ldr r0, [pc, #2276] @ 45b624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2268] @ 45b610 │ │ │ │ + ldr r0, [pc, #2268] @ 45b628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2260] @ 45b614 │ │ │ │ + ldr r0, [pc, #2260] @ 45b62c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2252] @ 45b618 │ │ │ │ + ldr r0, [pc, #2252] @ 45b630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2244] @ 45b61c │ │ │ │ + ldr r0, [pc, #2244] @ 45b634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2236] @ 45b620 │ │ │ │ + ldr r0, [pc, #2236] @ 45b638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2228] @ 45b624 │ │ │ │ + ldr r0, [pc, #2228] @ 45b63c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2220] @ 45b628 │ │ │ │ + ldr r0, [pc, #2220] @ 45b640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2212] @ 45b62c │ │ │ │ + ldr r0, [pc, #2212] @ 45b644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2204] @ 45b630 │ │ │ │ + ldr r0, [pc, #2204] @ 45b648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2196] @ 45b634 │ │ │ │ + ldr r0, [pc, #2196] @ 45b64c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2188] @ 45b638 │ │ │ │ + ldr r0, [pc, #2188] @ 45b650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2180] @ 45b63c │ │ │ │ + ldr r0, [pc, #2180] @ 45b654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2172] @ 45b640 │ │ │ │ + ldr r0, [pc, #2172] @ 45b658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2164] @ 45b644 │ │ │ │ + ldr r0, [pc, #2164] @ 45b65c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2156] @ 45b648 │ │ │ │ + ldr r0, [pc, #2156] @ 45b660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2148] @ 45b64c │ │ │ │ + ldr r0, [pc, #2148] @ 45b664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2140] @ 45b650 │ │ │ │ + ldr r0, [pc, #2140] @ 45b668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2132] @ 45b654 │ │ │ │ + ldr r0, [pc, #2132] @ 45b66c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2124] @ 45b658 │ │ │ │ + ldr r0, [pc, #2124] @ 45b670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2116] @ 45b65c │ │ │ │ + ldr r0, [pc, #2116] @ 45b674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2108] @ 45b660 │ │ │ │ + ldr r0, [pc, #2108] @ 45b678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2100] @ 45b664 │ │ │ │ + ldr r0, [pc, #2100] @ 45b67c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2092] @ 45b668 │ │ │ │ + ldr r0, [pc, #2092] @ 45b680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2084] @ 45b66c │ │ │ │ + ldr r0, [pc, #2084] @ 45b684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2076] @ 45b670 │ │ │ │ + ldr r0, [pc, #2076] @ 45b688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2068] @ 45b674 │ │ │ │ + ldr r0, [pc, #2068] @ 45b68c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2060] @ 45b678 │ │ │ │ + ldr r0, [pc, #2060] @ 45b690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2052] @ 45b67c │ │ │ │ + ldr r0, [pc, #2052] @ 45b694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2044] @ 45b680 │ │ │ │ + ldr r0, [pc, #2044] @ 45b698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2036] @ 45b684 │ │ │ │ + ldr r0, [pc, #2036] @ 45b69c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2028] @ 45b688 │ │ │ │ + ldr r0, [pc, #2028] @ 45b6a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2020] @ 45b68c │ │ │ │ + ldr r0, [pc, #2020] @ 45b6a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2012] @ 45b690 │ │ │ │ + ldr r0, [pc, #2012] @ 45b6a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2004] @ 45b694 │ │ │ │ + ldr r0, [pc, #2004] @ 45b6ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1996] @ 45b698 │ │ │ │ + ldr r0, [pc, #1996] @ 45b6b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1988] @ 45b69c │ │ │ │ + ldr r0, [pc, #1988] @ 45b6b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1980] @ 45b6a0 │ │ │ │ + ldr r0, [pc, #1980] @ 45b6b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1972] @ 45b6a4 │ │ │ │ + ldr r0, [pc, #1972] @ 45b6bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1964] @ 45b6a8 │ │ │ │ + ldr r0, [pc, #1964] @ 45b6c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1956] @ 45b6ac │ │ │ │ + ldr r0, [pc, #1956] @ 45b6c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1948] @ 45b6b0 │ │ │ │ + ldr r0, [pc, #1948] @ 45b6c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1940] @ 45b6b4 │ │ │ │ + ldr r0, [pc, #1940] @ 45b6cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1932] @ 45b6b8 │ │ │ │ + ldr r0, [pc, #1932] @ 45b6d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1924] @ 45b6bc │ │ │ │ + ldr r0, [pc, #1924] @ 45b6d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1916] @ 45b6c0 │ │ │ │ + ldr r0, [pc, #1916] @ 45b6d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1908] @ 45b6c4 │ │ │ │ + ldr r0, [pc, #1908] @ 45b6dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1900] @ 45b6c8 │ │ │ │ + ldr r0, [pc, #1900] @ 45b6e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1892] @ 45b6cc │ │ │ │ + ldr r0, [pc, #1892] @ 45b6e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1884] @ 45b6d0 │ │ │ │ + ldr r0, [pc, #1884] @ 45b6e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1876] @ 45b6d4 │ │ │ │ + ldr r0, [pc, #1876] @ 45b6ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1868] @ 45b6d8 │ │ │ │ + ldr r0, [pc, #1868] @ 45b6f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1860] @ 45b6dc │ │ │ │ + ldr r0, [pc, #1860] @ 45b6f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1852] @ 45b6e0 │ │ │ │ + ldr r0, [pc, #1852] @ 45b6f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1844] @ 45b6e4 │ │ │ │ + ldr r0, [pc, #1844] @ 45b6fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1836] @ 45b6e8 │ │ │ │ + ldr r0, [pc, #1836] @ 45b700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1828] @ 45b6ec │ │ │ │ + ldr r0, [pc, #1828] @ 45b704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1820] @ 45b6f0 │ │ │ │ + ldr r0, [pc, #1820] @ 45b708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1812] @ 45b6f4 │ │ │ │ + ldr r0, [pc, #1812] @ 45b70c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1804] @ 45b6f8 │ │ │ │ + ldr r0, [pc, #1804] @ 45b710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1796] @ 45b6fc │ │ │ │ + ldr r0, [pc, #1796] @ 45b714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1788] @ 45b700 │ │ │ │ + ldr r0, [pc, #1788] @ 45b718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1780] @ 45b704 │ │ │ │ + ldr r0, [pc, #1780] @ 45b71c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1772] @ 45b708 │ │ │ │ + ldr r0, [pc, #1772] @ 45b720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1764] @ 45b70c │ │ │ │ + ldr r0, [pc, #1764] @ 45b724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1756] @ 45b710 │ │ │ │ + ldr r0, [pc, #1756] @ 45b728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1748] @ 45b714 │ │ │ │ + ldr r0, [pc, #1748] @ 45b72c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1740] @ 45b718 │ │ │ │ + ldr r0, [pc, #1740] @ 45b730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1732] @ 45b71c │ │ │ │ + ldr r0, [pc, #1732] @ 45b734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1724] @ 45b720 │ │ │ │ + ldr r0, [pc, #1724] @ 45b738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1716] @ 45b724 │ │ │ │ + ldr r0, [pc, #1716] @ 45b73c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1708] @ 45b728 │ │ │ │ + ldr r0, [pc, #1708] @ 45b740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1700] @ 45b72c │ │ │ │ + ldr r0, [pc, #1700] @ 45b744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1692] @ 45b730 │ │ │ │ + ldr r0, [pc, #1692] @ 45b748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1684] @ 45b734 │ │ │ │ + ldr r0, [pc, #1684] @ 45b74c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1676] @ 45b738 │ │ │ │ + ldr r0, [pc, #1676] @ 45b750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1668] @ 45b73c │ │ │ │ + ldr r0, [pc, #1668] @ 45b754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1660] @ 45b740 │ │ │ │ + ldr r0, [pc, #1660] @ 45b758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1652] @ 45b744 │ │ │ │ + ldr r0, [pc, #1652] @ 45b75c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1644] @ 45b748 │ │ │ │ + ldr r0, [pc, #1644] @ 45b760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1636] @ 45b74c │ │ │ │ + ldr r0, [pc, #1636] @ 45b764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1628] @ 45b750 │ │ │ │ + ldr r0, [pc, #1628] @ 45b768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1620] @ 45b754 │ │ │ │ + ldr r0, [pc, #1620] @ 45b76c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1612] @ 45b758 │ │ │ │ + ldr r0, [pc, #1612] @ 45b770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1604] @ 45b75c │ │ │ │ + ldr r0, [pc, #1604] @ 45b774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1596] @ 45b760 │ │ │ │ + ldr r0, [pc, #1596] @ 45b778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1588] @ 45b764 │ │ │ │ + ldr r0, [pc, #1588] @ 45b77c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1580] @ 45b768 │ │ │ │ + ldr r0, [pc, #1580] @ 45b780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1572] @ 45b76c │ │ │ │ + ldr r0, [pc, #1572] @ 45b784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1564] @ 45b770 │ │ │ │ + ldr r0, [pc, #1564] @ 45b788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1556] @ 45b774 │ │ │ │ + ldr r0, [pc, #1556] @ 45b78c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1548] @ 45b778 │ │ │ │ + ldr r0, [pc, #1548] @ 45b790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1540] @ 45b77c │ │ │ │ + ldr r0, [pc, #1540] @ 45b794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1532] @ 45b780 │ │ │ │ + ldr r0, [pc, #1532] @ 45b798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1524] @ 45b784 │ │ │ │ + ldr r0, [pc, #1524] @ 45b79c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1516] @ 45b788 │ │ │ │ + ldr r0, [pc, #1516] @ 45b7a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1508] @ 45b78c │ │ │ │ + ldr r0, [pc, #1508] @ 45b7a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1500] @ 45b790 │ │ │ │ + ldr r0, [pc, #1500] @ 45b7a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1492] @ 45b794 │ │ │ │ + ldr r0, [pc, #1492] @ 45b7ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1484] @ 45b798 │ │ │ │ + ldr r0, [pc, #1484] @ 45b7b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1476] @ 45b79c │ │ │ │ + ldr r0, [pc, #1476] @ 45b7b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1468] @ 45b7a0 │ │ │ │ + ldr r0, [pc, #1468] @ 45b7b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1460] @ 45b7a4 │ │ │ │ + ldr r0, [pc, #1460] @ 45b7bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1452] @ 45b7a8 │ │ │ │ + ldr r0, [pc, #1452] @ 45b7c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1444] @ 45b7ac │ │ │ │ + ldr r0, [pc, #1444] @ 45b7c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1436] @ 45b7b0 │ │ │ │ + ldr r0, [pc, #1436] @ 45b7c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1428] @ 45b7b4 │ │ │ │ + ldr r0, [pc, #1428] @ 45b7cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1420] @ 45b7b8 │ │ │ │ + ldr r0, [pc, #1420] @ 45b7d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1412] @ 45b7bc │ │ │ │ + ldr r0, [pc, #1412] @ 45b7d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1404] @ 45b7c0 │ │ │ │ + ldr r0, [pc, #1404] @ 45b7d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1396] @ 45b7c4 │ │ │ │ + ldr r0, [pc, #1396] @ 45b7dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1388] @ 45b7c8 │ │ │ │ + ldr r0, [pc, #1388] @ 45b7e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1380] @ 45b7cc │ │ │ │ + ldr r0, [pc, #1380] @ 45b7e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1372] @ 45b7d0 │ │ │ │ + ldr r0, [pc, #1372] @ 45b7e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1364] @ 45b7d4 │ │ │ │ + ldr r0, [pc, #1364] @ 45b7ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1356] @ 45b7d8 │ │ │ │ + ldr r0, [pc, #1356] @ 45b7f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1348] @ 45b7dc │ │ │ │ + ldr r0, [pc, #1348] @ 45b7f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1340] @ 45b7e0 │ │ │ │ + ldr r0, [pc, #1340] @ 45b7f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1332] @ 45b7e4 │ │ │ │ + ldr r0, [pc, #1332] @ 45b7fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1324] @ 45b7e8 │ │ │ │ + ldr r0, [pc, #1324] @ 45b800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1316] @ 45b7ec │ │ │ │ + ldr r0, [pc, #1316] @ 45b804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1308] @ 45b7f0 │ │ │ │ + ldr r0, [pc, #1308] @ 45b808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1300] @ 45b7f4 │ │ │ │ + ldr r0, [pc, #1300] @ 45b80c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1292] @ 45b7f8 │ │ │ │ + ldr r0, [pc, #1292] @ 45b810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1284] @ 45b7fc │ │ │ │ + ldr r0, [pc, #1284] @ 45b814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1276] @ 45b800 │ │ │ │ + ldr r0, [pc, #1276] @ 45b818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1268] @ 45b804 │ │ │ │ + ldr r0, [pc, #1268] @ 45b81c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1260] @ 45b808 │ │ │ │ + ldr r0, [pc, #1260] @ 45b820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1252] @ 45b80c │ │ │ │ + ldr r0, [pc, #1252] @ 45b824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1244] @ 45b810 │ │ │ │ + ldr r0, [pc, #1244] @ 45b828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1236] @ 45b814 │ │ │ │ + ldr r0, [pc, #1236] @ 45b82c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1228] @ 45b818 │ │ │ │ + ldr r0, [pc, #1228] @ 45b830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1220] @ 45b81c │ │ │ │ + ldr r0, [pc, #1220] @ 45b834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1212] @ 45b820 │ │ │ │ + ldr r0, [pc, #1212] @ 45b838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1204] @ 45b824 │ │ │ │ + ldr r0, [pc, #1204] @ 45b83c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1196] @ 45b828 │ │ │ │ + ldr r0, [pc, #1196] @ 45b840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1188] @ 45b82c │ │ │ │ + ldr r0, [pc, #1188] @ 45b844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1180] @ 45b830 │ │ │ │ + ldr r0, [pc, #1180] @ 45b848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1172] @ 45b834 │ │ │ │ + ldr r0, [pc, #1172] @ 45b84c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1164] @ 45b838 │ │ │ │ + ldr r0, [pc, #1164] @ 45b850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1156] @ 45b83c │ │ │ │ + ldr r0, [pc, #1156] @ 45b854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1148] @ 45b840 │ │ │ │ + ldr r0, [pc, #1148] @ 45b858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1140] @ 45b844 │ │ │ │ + ldr r0, [pc, #1140] @ 45b85c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1132] @ 45b848 │ │ │ │ + ldr r0, [pc, #1132] @ 45b860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1124] @ 45b84c │ │ │ │ + ldr r0, [pc, #1124] @ 45b864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1116] @ 45b850 │ │ │ │ + ldr r0, [pc, #1116] @ 45b868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1108] @ 45b854 │ │ │ │ + ldr r0, [pc, #1108] @ 45b86c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1100] @ 45b858 │ │ │ │ + ldr r0, [pc, #1100] @ 45b870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1092] @ 45b85c │ │ │ │ + ldr r0, [pc, #1092] @ 45b874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1084] @ 45b860 │ │ │ │ + ldr r0, [pc, #1084] @ 45b878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1076] @ 45b864 │ │ │ │ + ldr r0, [pc, #1076] @ 45b87c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1068] @ 45b868 │ │ │ │ + ldr r0, [pc, #1068] @ 45b880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1060] @ 45b86c │ │ │ │ + ldr r0, [pc, #1060] @ 45b884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1052] @ 45b870 │ │ │ │ + ldr r0, [pc, #1052] @ 45b888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1044] @ 45b874 │ │ │ │ + ldr r0, [pc, #1044] @ 45b88c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1036] @ 45b878 │ │ │ │ + ldr r0, [pc, #1036] @ 45b890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1028] @ 45b87c │ │ │ │ + ldr r0, [pc, #1028] @ 45b894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1020] @ 45b880 │ │ │ │ + ldr r0, [pc, #1020] @ 45b898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1012] @ 45b884 │ │ │ │ + ldr r0, [pc, #1012] @ 45b89c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1004] @ 45b888 │ │ │ │ + ldr r0, [pc, #1004] @ 45b8a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #996] @ 45b88c │ │ │ │ + ldr r0, [pc, #996] @ 45b8a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #988] @ 45b890 │ │ │ │ + ldr r0, [pc, #988] @ 45b8a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #980] @ 45b894 │ │ │ │ + ldr r0, [pc, #980] @ 45b8ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #972] @ 45b898 │ │ │ │ + ldr r0, [pc, #972] @ 45b8b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #964] @ 45b89c │ │ │ │ + ldr r0, [pc, #964] @ 45b8b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #956] @ 45b8a0 │ │ │ │ + ldr r0, [pc, #956] @ 45b8b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #948] @ 45b8a4 │ │ │ │ + ldr r0, [pc, #948] @ 45b8bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #940] @ 45b8a8 │ │ │ │ + ldr r0, [pc, #940] @ 45b8c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #932] @ 45b8ac │ │ │ │ + ldr r0, [pc, #932] @ 45b8c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #924] @ 45b8b0 │ │ │ │ + ldr r0, [pc, #924] @ 45b8c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #916] @ 45b8b4 │ │ │ │ + ldr r0, [pc, #916] @ 45b8cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #908] @ 45b8b8 │ │ │ │ + ldr r0, [pc, #908] @ 45b8d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #900] @ 45b8bc │ │ │ │ + ldr r0, [pc, #900] @ 45b8d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #892] @ 45b8c0 │ │ │ │ + ldr r0, [pc, #892] @ 45b8d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #884] @ 45b8c4 │ │ │ │ + ldr r0, [pc, #884] @ 45b8dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #876] @ 45b8c8 │ │ │ │ + ldr r0, [pc, #876] @ 45b8e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #868] @ 45b8cc │ │ │ │ + ldr r0, [pc, #868] @ 45b8e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #860] @ 45b8d0 │ │ │ │ + ldr r0, [pc, #860] @ 45b8e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #852] @ 45b8d4 │ │ │ │ + ldr r0, [pc, #852] @ 45b8ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #844] @ 45b8d8 │ │ │ │ + ldr r0, [pc, #844] @ 45b8f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #836] @ 45b8dc │ │ │ │ + ldr r0, [pc, #836] @ 45b8f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #828] @ 45b8e0 │ │ │ │ + ldr r0, [pc, #828] @ 45b8f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #820] @ 45b8e4 │ │ │ │ + ldr r0, [pc, #820] @ 45b8fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #812] @ 45b8e8 │ │ │ │ + ldr r0, [pc, #812] @ 45b900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #804] @ 45b8ec │ │ │ │ + ldr r0, [pc, #804] @ 45b904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ smlaltbeq r8, r1, ip, r5 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - sbcseq r4, ip, r0, asr #17 │ │ │ │ + ldrheq r4, [ip], #136 @ 0x88 │ │ │ │ andeq r0, r0, ip, lsl #11 │ │ │ │ cmpeq r1, r6, asr #26 │ │ │ │ - sbcseq r4, ip, r4, ror #16 │ │ │ │ + sbcseq r4, ip, ip, asr r8 │ │ │ │ andeq r0, r0, ip, asr r9 │ │ │ │ strdeq sl, [r1, #-12] │ │ │ │ - sbcseq r4, ip, r0, lsr #16 │ │ │ │ - sbcseq fp, ip, r0, ror r8 │ │ │ │ - sbcseq r9, ip, ip, lsl #25 │ │ │ │ - sbcseq fp, ip, ip, lsr r8 │ │ │ │ - sbcseq r9, ip, r8, asr ip │ │ │ │ - sbcseq fp, ip, r8, lsl #16 │ │ │ │ - sbcseq r9, ip, r4, lsr #24 │ │ │ │ - ldrsbeq fp, [ip], #116 @ 0x74 │ │ │ │ - ldrsheq r9, [ip], #176 @ 0xb0 │ │ │ │ - sbcseq fp, ip, r0, lsr #15 │ │ │ │ - ldrheq r9, [ip], #188 @ 0xbc │ │ │ │ - sbcseq fp, ip, ip, ror #14 │ │ │ │ - sbcseq r9, ip, r8, lsl #23 │ │ │ │ - sbcseq fp, ip, r8, lsr r7 │ │ │ │ - sbcseq r9, ip, r4, asr fp │ │ │ │ - sbcseq fp, ip, r4, lsl #14 │ │ │ │ - sbcseq r9, ip, r0, lsr #22 │ │ │ │ - ldrsbeq fp, [ip], #96 @ 0x60 │ │ │ │ - sbcseq r9, ip, ip, ror #21 │ │ │ │ - smullseq fp, ip, ip, r6 │ │ │ │ - ldrheq r9, [ip], #168 @ 0xa8 │ │ │ │ - sbcseq fp, ip, r8, ror #12 │ │ │ │ - sbcseq r9, ip, r4, lsl #21 │ │ │ │ - sbcseq fp, ip, r4, lsr r6 │ │ │ │ - sbcseq r9, ip, r0, asr sl │ │ │ │ - sbcseq fp, ip, r0, lsl #12 │ │ │ │ - sbcseq r9, ip, ip, lsl sl │ │ │ │ - sbcseq fp, ip, ip, asr #11 │ │ │ │ - sbcseq r9, ip, r8, ror #19 │ │ │ │ - smullseq fp, ip, r8, r5 │ │ │ │ - ldrheq r9, [ip], #148 @ 0x94 │ │ │ │ - sbcseq fp, ip, r4, ror #10 │ │ │ │ - sbcseq r9, ip, r0, lsl #19 │ │ │ │ - sbcseq fp, ip, r0, lsr r5 │ │ │ │ - sbcseq r9, ip, ip, asr #18 │ │ │ │ - ldrsheq fp, [ip], #76 @ 0x4c │ │ │ │ - sbcseq r9, ip, r8, lsl r9 │ │ │ │ - sbcseq fp, ip, r8, asr #9 │ │ │ │ - sbcseq r9, ip, r4, ror #17 │ │ │ │ - smullseq fp, ip, r4, r4 │ │ │ │ - ldrheq r9, [ip], #128 @ 0x80 │ │ │ │ - sbcseq fp, ip, r0, ror #8 │ │ │ │ - sbcseq r9, ip, ip, ror r8 │ │ │ │ - sbcseq fp, ip, ip, lsr #8 │ │ │ │ - sbcseq r9, ip, r8, asr #16 │ │ │ │ - ldrsheq fp, [ip], #56 @ 0x38 │ │ │ │ - sbcseq r9, ip, r4, lsl r8 │ │ │ │ - sbcseq fp, ip, r4, asr #7 │ │ │ │ - sbcseq r9, ip, r0, ror #15 │ │ │ │ - smullseq fp, ip, r0, r3 │ │ │ │ - sbcseq r9, ip, ip, lsr #15 │ │ │ │ - sbcseq fp, ip, ip, asr r3 │ │ │ │ - sbcseq r9, ip, r8, ror r7 │ │ │ │ - sbcseq fp, ip, r8, lsr #6 │ │ │ │ - sbcseq r9, ip, r4, asr #14 │ │ │ │ - ldrsheq fp, [ip], #36 @ 0x24 │ │ │ │ - sbcseq r9, ip, r0, lsl r7 │ │ │ │ - sbcseq fp, ip, r0, asr #5 │ │ │ │ - ldrsbeq r9, [ip], #108 @ 0x6c │ │ │ │ - sbcseq fp, ip, ip, lsl #5 │ │ │ │ - sbcseq r9, ip, r8, lsr #13 │ │ │ │ - sbcseq fp, ip, r8, asr r2 │ │ │ │ - sbcseq r9, ip, r4, ror r6 │ │ │ │ - sbcseq fp, ip, r4, lsr #4 │ │ │ │ - sbcseq r9, ip, r0, asr #12 │ │ │ │ - ldrsheq fp, [ip], #16 │ │ │ │ - sbcseq r9, ip, ip, lsl #12 │ │ │ │ - ldrheq fp, [ip], #28 │ │ │ │ - ldrsbeq r9, [ip], #88 @ 0x58 │ │ │ │ - sbcseq fp, ip, r8, lsl #3 │ │ │ │ - sbcseq r9, ip, r4, lsr #11 │ │ │ │ - sbcseq fp, ip, r4, asr r1 │ │ │ │ - sbcseq r9, ip, r0, ror r5 │ │ │ │ - sbcseq fp, ip, r0, lsr #2 │ │ │ │ - sbcseq r9, ip, ip, lsr r5 │ │ │ │ - sbcseq fp, ip, ip, ror #1 │ │ │ │ - sbcseq r9, ip, r8, lsl #10 │ │ │ │ - ldrheq fp, [ip], #8 │ │ │ │ - ldrsbeq r9, [ip], #68 @ 0x44 │ │ │ │ - sbcseq fp, ip, r4, lsl #1 │ │ │ │ - sbcseq r9, ip, r0, lsr #9 │ │ │ │ - sbcseq fp, ip, r0, asr r0 │ │ │ │ - sbcseq r9, ip, ip, ror #8 │ │ │ │ - sbcseq fp, ip, ip, lsl r0 │ │ │ │ - sbcseq r9, ip, r8, lsr r4 │ │ │ │ - sbcseq sl, ip, r8, ror #31 │ │ │ │ - sbcseq r9, ip, r4, lsl #8 │ │ │ │ - ldrheq sl, [ip], #244 @ 0xf4 │ │ │ │ - ldrsbeq r9, [ip], #48 @ 0x30 │ │ │ │ - sbcseq sl, ip, r0, lsl #31 │ │ │ │ - smullseq r9, ip, ip, r3 │ │ │ │ - sbcseq sl, ip, ip, asr #30 │ │ │ │ - sbcseq r9, ip, r8, ror #6 │ │ │ │ - sbcseq sl, ip, r8, lsl pc │ │ │ │ - sbcseq r9, ip, r4, lsr r3 │ │ │ │ - sbcseq sl, ip, r4, ror #29 │ │ │ │ - sbcseq r9, ip, r0, lsl #6 │ │ │ │ - ldrheq sl, [ip], #224 @ 0xe0 │ │ │ │ - sbcseq r9, ip, ip, asr #5 │ │ │ │ - sbcseq sl, ip, ip, ror lr │ │ │ │ - smullseq r9, ip, r8, r2 │ │ │ │ - sbcseq sl, ip, r8, asr #28 │ │ │ │ - sbcseq r9, ip, r4, ror #4 │ │ │ │ - sbcseq sl, ip, r4, lsl lr │ │ │ │ - sbcseq r9, ip, r0, lsr r2 │ │ │ │ - sbcseq sl, ip, r0, ror #27 │ │ │ │ - ldrsheq r9, [ip], #28 │ │ │ │ - sbcseq sl, ip, ip, lsr #27 │ │ │ │ - sbcseq r9, ip, r8, asr #3 │ │ │ │ - sbcseq sl, ip, r8, ror sp │ │ │ │ - smullseq r9, ip, r4, r1 │ │ │ │ - sbcseq sl, ip, r4, asr #26 │ │ │ │ - sbcseq r9, ip, r0, ror #2 │ │ │ │ - sbcseq sl, ip, r0, lsl sp │ │ │ │ - sbcseq r9, ip, ip, lsr #2 │ │ │ │ - ldrsbeq sl, [ip], #204 @ 0xcc │ │ │ │ - ldrsheq r9, [ip], #8 │ │ │ │ - sbcseq sl, ip, r8, lsr #25 │ │ │ │ - sbcseq r9, ip, r4, asr #1 │ │ │ │ - sbcseq sl, ip, r4, ror ip │ │ │ │ - smullseq r9, ip, r0, r0 │ │ │ │ - sbcseq sl, ip, r0, asr #24 │ │ │ │ - sbcseq r9, ip, ip, asr r0 │ │ │ │ - sbcseq sl, ip, ip, lsl #24 │ │ │ │ - sbcseq r9, ip, r8, lsr #32 │ │ │ │ - ldrsbeq sl, [ip], #184 @ 0xb8 │ │ │ │ - ldrsheq r8, [ip], #244 @ 0xf4 │ │ │ │ - sbcseq sl, ip, r4, lsr #23 │ │ │ │ - sbcseq r8, ip, r0, asr #31 │ │ │ │ - sbcseq sl, ip, r0, ror fp │ │ │ │ - sbcseq r8, ip, ip, lsl #31 │ │ │ │ - sbcseq sl, ip, ip, lsr fp │ │ │ │ - sbcseq r8, ip, r8, asr pc │ │ │ │ - sbcseq sl, ip, r8, lsl #22 │ │ │ │ - sbcseq r8, ip, r4, lsr #30 │ │ │ │ - ldrsbeq sl, [ip], #164 @ 0xa4 │ │ │ │ - ldrsheq r8, [ip], #224 @ 0xe0 │ │ │ │ - sbcseq sl, ip, r0, lsr #21 │ │ │ │ - ldrheq r8, [ip], #236 @ 0xec │ │ │ │ - sbcseq sl, ip, ip, ror #20 │ │ │ │ - sbcseq r8, ip, r8, lsl #29 │ │ │ │ - sbcseq sl, ip, r8, lsr sl │ │ │ │ - sbcseq r8, ip, r4, asr lr │ │ │ │ - sbcseq sl, ip, r4, lsl #20 │ │ │ │ - sbcseq r8, ip, r0, lsr #28 │ │ │ │ - ldrsbeq sl, [ip], #144 @ 0x90 │ │ │ │ - sbcseq r8, ip, ip, ror #27 │ │ │ │ - smullseq sl, ip, ip, r9 │ │ │ │ - ldrheq r8, [ip], #216 @ 0xd8 │ │ │ │ - sbcseq sl, ip, r8, ror #18 │ │ │ │ - sbcseq r8, ip, r4, lsl #27 │ │ │ │ - sbcseq sl, ip, r4, lsr r9 │ │ │ │ - sbcseq r8, ip, r0, asr sp │ │ │ │ - sbcseq sl, ip, r0, lsl #18 │ │ │ │ - sbcseq r8, ip, ip, lsl sp │ │ │ │ - sbcseq sl, ip, ip, asr #17 │ │ │ │ - sbcseq r8, ip, r8, ror #25 │ │ │ │ - smullseq sl, ip, r8, r8 │ │ │ │ - ldrheq r8, [ip], #196 @ 0xc4 │ │ │ │ - sbcseq sl, ip, r4, ror #16 │ │ │ │ - sbcseq r8, ip, r0, lsl #25 │ │ │ │ - sbcseq sl, ip, r0, lsr r8 │ │ │ │ - sbcseq r8, ip, ip, asr #24 │ │ │ │ - ldrsheq sl, [ip], #124 @ 0x7c │ │ │ │ - sbcseq r8, ip, r8, lsl ip │ │ │ │ - sbcseq sl, ip, r8, asr #15 │ │ │ │ - sbcseq r8, ip, r4, ror #23 │ │ │ │ - smullseq sl, ip, r4, r7 │ │ │ │ - ldrheq r8, [ip], #176 @ 0xb0 │ │ │ │ - sbcseq sl, ip, r0, ror #14 │ │ │ │ - sbcseq r8, ip, ip, ror fp │ │ │ │ - sbcseq sl, ip, ip, lsr #14 │ │ │ │ - sbcseq r8, ip, r8, asr #22 │ │ │ │ - ldrsheq sl, [ip], #104 @ 0x68 │ │ │ │ - sbcseq r8, ip, r4, lsl fp │ │ │ │ - sbcseq sl, ip, r4, asr #13 │ │ │ │ - sbcseq r8, ip, r0, ror #21 │ │ │ │ - smullseq sl, ip, r0, r6 │ │ │ │ - sbcseq r8, ip, ip, lsr #21 │ │ │ │ - sbcseq sl, ip, ip, asr r6 │ │ │ │ - sbcseq r8, ip, r8, ror sl │ │ │ │ - sbcseq sl, ip, r8, lsr #12 │ │ │ │ - sbcseq r8, ip, r4, asr #20 │ │ │ │ - ldrsheq sl, [ip], #84 @ 0x54 │ │ │ │ - sbcseq r8, ip, r0, lsl sl │ │ │ │ - sbcseq sl, ip, r0, asr #11 │ │ │ │ - ldrsbeq r8, [ip], #156 @ 0x9c │ │ │ │ - sbcseq sl, ip, ip, lsl #11 │ │ │ │ - sbcseq r8, ip, r8, lsr #19 │ │ │ │ - sbcseq sl, ip, r8, asr r5 │ │ │ │ - sbcseq r8, ip, r4, ror r9 │ │ │ │ - sbcseq sl, ip, r4, lsr #10 │ │ │ │ - sbcseq r8, ip, r8, ror #5 │ │ │ │ - smullseq r9, ip, r8, lr │ │ │ │ - ldrheq r8, [ip], #36 @ 0x24 │ │ │ │ - sbcseq r9, ip, r4, ror #28 │ │ │ │ - sbcseq r8, ip, r0, lsl #5 │ │ │ │ - sbcseq r9, ip, r0, lsr lr │ │ │ │ - sbcseq r8, ip, ip, asr #4 │ │ │ │ - ldrsheq r9, [ip], #220 @ 0xdc │ │ │ │ - sbcseq r8, ip, r8, lsl r2 │ │ │ │ - sbcseq r9, ip, r8, asr #27 │ │ │ │ - sbcseq r8, ip, r4, ror #3 │ │ │ │ - smullseq r9, ip, r4, sp │ │ │ │ - ldrheq r8, [ip], #16 │ │ │ │ - sbcseq r9, ip, r0, ror #26 │ │ │ │ - sbcseq r8, ip, ip, ror r1 │ │ │ │ - sbcseq r9, ip, ip, lsr #26 │ │ │ │ - sbcseq r8, ip, r8, asr #2 │ │ │ │ - ldrsheq r9, [ip], #200 @ 0xc8 │ │ │ │ - sbcseq r8, ip, r4, lsl r1 │ │ │ │ - sbcseq r9, ip, r4, asr #25 │ │ │ │ - sbcseq r8, ip, r0, ror #1 │ │ │ │ - smullseq r9, ip, r0, ip │ │ │ │ - sbcseq r8, ip, ip, lsr #1 │ │ │ │ - sbcseq r9, ip, ip, asr ip │ │ │ │ - sbcseq r8, ip, r8, ror r0 │ │ │ │ - sbcseq r9, ip, r8, lsr #24 │ │ │ │ - sbcseq r8, ip, r4, asr #32 │ │ │ │ - ldrsheq r9, [ip], #180 @ 0xb4 │ │ │ │ - sbcseq r8, ip, r0, lsl r0 │ │ │ │ - sbcseq r9, ip, r0, asr #23 │ │ │ │ - ldrsbeq r7, [ip], #252 @ 0xfc │ │ │ │ - sbcseq r9, ip, ip, lsl #23 │ │ │ │ - sbcseq r7, ip, r8, lsr #31 │ │ │ │ - sbcseq r9, ip, r8, asr fp │ │ │ │ - sbcseq r7, ip, r4, ror pc │ │ │ │ - sbcseq r9, ip, r4, lsr #22 │ │ │ │ - sbcseq r7, ip, r0, asr #30 │ │ │ │ - ldrsheq r9, [ip], #160 @ 0xa0 │ │ │ │ - sbcseq r7, ip, ip, lsl #30 │ │ │ │ - ldrheq r9, [ip], #172 @ 0xac │ │ │ │ - ldrsbeq r7, [ip], #232 @ 0xe8 │ │ │ │ - sbcseq r9, ip, r8, lsl #21 │ │ │ │ - sbcseq r7, ip, r4, lsr #29 │ │ │ │ - sbcseq r9, ip, r4, asr sl │ │ │ │ - sbcseq r7, ip, r0, ror lr │ │ │ │ - sbcseq r9, ip, r0, lsr #20 │ │ │ │ - sbcseq r7, ip, ip, lsr lr │ │ │ │ - sbcseq r9, ip, ip, ror #19 │ │ │ │ - sbcseq r7, ip, r8, lsl #28 │ │ │ │ - ldrheq r9, [ip], #152 @ 0x98 │ │ │ │ - ldrsbeq r7, [ip], #212 @ 0xd4 │ │ │ │ - sbcseq r9, ip, r4, lsl #19 │ │ │ │ - sbcseq r7, ip, r0, lsr #27 │ │ │ │ - sbcseq r9, ip, r0, asr r9 │ │ │ │ - sbcseq r7, ip, ip, ror #26 │ │ │ │ - sbcseq r9, ip, ip, lsl r9 │ │ │ │ - sbcseq r7, ip, r8, lsr sp │ │ │ │ - sbcseq r9, ip, r8, ror #17 │ │ │ │ - sbcseq r7, ip, r4, lsl #26 │ │ │ │ - ldrheq r9, [ip], #132 @ 0x84 │ │ │ │ - ldrsbeq r7, [ip], #192 @ 0xc0 │ │ │ │ - sbcseq r9, ip, r0, lsl #17 │ │ │ │ - smullseq r7, ip, ip, ip │ │ │ │ - sbcseq r9, ip, ip, asr #16 │ │ │ │ - sbcseq r7, ip, r8, ror #24 │ │ │ │ - sbcseq r9, ip, r8, lsl r8 │ │ │ │ - sbcseq r7, ip, r4, lsr ip │ │ │ │ - sbcseq r9, ip, r4, ror #15 │ │ │ │ - sbcseq r7, ip, r0, lsl #24 │ │ │ │ - ldrheq r9, [ip], #112 @ 0x70 │ │ │ │ - sbcseq r7, ip, ip, asr #23 │ │ │ │ - sbcseq r9, ip, ip, ror r7 │ │ │ │ - smullseq r7, ip, r8, fp │ │ │ │ - sbcseq r9, ip, r8, asr #14 │ │ │ │ - sbcseq r7, ip, r4, ror #22 │ │ │ │ - sbcseq r9, ip, r4, lsl r7 │ │ │ │ - sbcseq r7, ip, r0, lsr fp │ │ │ │ - sbcseq r9, ip, r0, ror #13 │ │ │ │ - ldrsheq r7, [ip], #172 @ 0xac │ │ │ │ - sbcseq r9, ip, ip, lsr #13 │ │ │ │ - sbcseq r7, ip, r8, asr #21 │ │ │ │ - sbcseq r9, ip, r8, ror r6 │ │ │ │ - smullseq r7, ip, r4, sl │ │ │ │ - sbcseq r9, ip, r4, asr #12 │ │ │ │ - sbcseq r7, ip, r0, ror #20 │ │ │ │ - sbcseq r9, ip, r0, lsl r6 │ │ │ │ - sbcseq r7, ip, ip, lsr #20 │ │ │ │ - ldrsbeq r9, [ip], #92 @ 0x5c │ │ │ │ - ldrsheq r7, [ip], #152 @ 0x98 │ │ │ │ - sbcseq r9, ip, r8, lsr #11 │ │ │ │ - sbcseq r7, ip, r4, asr #19 │ │ │ │ - sbcseq r9, ip, r4, ror r5 │ │ │ │ - smullseq r7, ip, r0, r9 │ │ │ │ - sbcseq r9, ip, r0, asr #10 │ │ │ │ - sbcseq r7, ip, ip, asr r9 │ │ │ │ - sbcseq r9, ip, ip, lsl #10 │ │ │ │ - sbcseq r7, ip, r8, lsr #18 │ │ │ │ - ldrsbeq r9, [ip], #72 @ 0x48 │ │ │ │ - ldrsheq r7, [ip], #132 @ 0x84 │ │ │ │ - sbcseq r9, ip, r4, lsr #9 │ │ │ │ - sbcseq r7, ip, r0, asr #17 │ │ │ │ - sbcseq r9, ip, r0, ror r4 │ │ │ │ - sbcseq r7, ip, ip, lsl #17 │ │ │ │ - sbcseq r9, ip, ip, lsr r4 │ │ │ │ - sbcseq r7, ip, r8, asr r8 │ │ │ │ - sbcseq r9, ip, r8, lsl #8 │ │ │ │ - sbcseq r7, ip, r4, lsr #16 │ │ │ │ - ldrsbeq r9, [ip], #52 @ 0x34 │ │ │ │ - ldrsheq r7, [ip], #112 @ 0x70 │ │ │ │ - sbcseq r9, ip, r0, lsr #7 │ │ │ │ - ldrheq r7, [ip], #124 @ 0x7c │ │ │ │ - sbcseq r9, ip, ip, ror #6 │ │ │ │ - sbcseq r7, ip, r8, lsl #15 │ │ │ │ - sbcseq r9, ip, r8, lsr r3 │ │ │ │ - sbcseq r7, ip, r4, asr r7 │ │ │ │ - sbcseq r9, ip, r4, lsl #6 │ │ │ │ - sbcseq r7, ip, r0, lsr #14 │ │ │ │ - ldrsbeq r9, [ip], #32 │ │ │ │ - sbcseq r7, ip, ip, ror #13 │ │ │ │ - smullseq r9, ip, ip, r2 │ │ │ │ - ldrheq r7, [ip], #104 @ 0x68 │ │ │ │ - sbcseq r9, ip, r8, ror #4 │ │ │ │ - sbcseq r7, ip, r4, lsl #13 │ │ │ │ - sbcseq r9, ip, r4, lsr r2 │ │ │ │ - sbcseq r7, ip, r0, asr r6 │ │ │ │ - sbcseq r9, ip, r0, lsl #4 │ │ │ │ - sbcseq r7, ip, ip, lsl r6 │ │ │ │ - sbcseq r9, ip, ip, asr #3 │ │ │ │ - sbcseq r7, ip, r8, ror #11 │ │ │ │ - smullseq r9, ip, r8, r1 │ │ │ │ - ldrheq r7, [ip], #84 @ 0x54 │ │ │ │ - sbcseq r9, ip, r4, ror #2 │ │ │ │ - sbcseq r7, ip, r0, lsl #11 │ │ │ │ - sbcseq r9, ip, r0, lsr r1 │ │ │ │ - sbcseq r7, ip, ip, asr #10 │ │ │ │ - ldrsheq r9, [ip], #12 │ │ │ │ - sbcseq r7, ip, r8, lsl r5 │ │ │ │ - sbcseq r9, ip, r8, asr #1 │ │ │ │ - sbcseq r7, ip, r4, ror #9 │ │ │ │ - smullseq r9, ip, r4, r0 │ │ │ │ - ldrheq r7, [ip], #64 @ 0x40 │ │ │ │ - sbcseq r9, ip, r0, rrx │ │ │ │ - sbcseq r7, ip, ip, ror r4 │ │ │ │ - sbcseq r9, ip, ip, lsr #32 │ │ │ │ - sbcseq r7, ip, r8, asr #8 │ │ │ │ - ldrsheq r8, [ip], #248 @ 0xf8 │ │ │ │ - sbcseq r7, ip, r4, lsl r4 │ │ │ │ - sbcseq r8, ip, r4, asr #31 │ │ │ │ - sbcseq r7, ip, r0, ror #7 │ │ │ │ - smullseq r8, ip, r0, pc @ │ │ │ │ - sbcseq r7, ip, ip, lsr #7 │ │ │ │ - sbcseq r8, ip, ip, asr pc │ │ │ │ - sbcseq r7, ip, r8, ror r3 │ │ │ │ - sbcseq r8, ip, r8, lsr #30 │ │ │ │ - sbcseq r7, ip, r4, asr #6 │ │ │ │ - ldrsheq r8, [ip], #228 @ 0xe4 │ │ │ │ - sbcseq r7, ip, r0, lsl r3 │ │ │ │ - sbcseq r8, ip, r0, asr #29 │ │ │ │ - ldrsbeq r7, [ip], #44 @ 0x2c │ │ │ │ - sbcseq r8, ip, ip, lsl #29 │ │ │ │ - sbcseq r7, ip, r8, lsr #5 │ │ │ │ - sbcseq r8, ip, r8, asr lr │ │ │ │ - sbcseq r7, ip, r4, ror r2 │ │ │ │ - sbcseq r8, ip, r4, lsr #28 │ │ │ │ - sbcseq r7, ip, r0, asr #4 │ │ │ │ - ldrsheq r8, [ip], #208 @ 0xd0 │ │ │ │ - sbcseq r7, ip, ip, lsl #4 │ │ │ │ - ldrheq r8, [ip], #220 @ 0xdc │ │ │ │ - ldrsbeq r7, [ip], #24 │ │ │ │ - sbcseq r8, ip, r8, lsl #27 │ │ │ │ - sbcseq r7, ip, r4, lsr #3 │ │ │ │ - sbcseq r8, ip, r4, asr sp │ │ │ │ - sbcseq r7, ip, r0, ror r1 │ │ │ │ - sbcseq r8, ip, r0, lsr #26 │ │ │ │ - sbcseq r7, ip, ip, lsr r1 │ │ │ │ - sbcseq r8, ip, ip, ror #25 │ │ │ │ - sbcseq r7, ip, r8, lsl #2 │ │ │ │ - ldrheq r8, [ip], #200 @ 0xc8 │ │ │ │ - ldrsbeq r7, [ip], #4 │ │ │ │ - sbcseq r8, ip, r4, lsl #25 │ │ │ │ - sbcseq r7, ip, r0, lsr #1 │ │ │ │ - sbcseq r8, ip, r0, asr ip │ │ │ │ - sbcseq r7, ip, ip, rrx │ │ │ │ - sbcseq r8, ip, ip, lsl ip │ │ │ │ - sbcseq r7, ip, r8, lsr r0 │ │ │ │ - sbcseq r8, ip, r8, ror #23 │ │ │ │ - sbcseq r7, ip, r4 │ │ │ │ - ldrheq r8, [ip], #180 @ 0xb4 │ │ │ │ - ldrsbeq r6, [ip], #240 @ 0xf0 │ │ │ │ - sbcseq r8, ip, r0, lsl #23 │ │ │ │ - smullseq r6, ip, ip, pc @ │ │ │ │ - sbcseq r8, ip, ip, asr #22 │ │ │ │ - sbcseq r6, ip, r8, ror #30 │ │ │ │ - sbcseq r8, ip, r8, lsl fp │ │ │ │ - sbcseq r6, ip, r4, lsr pc │ │ │ │ - sbcseq r8, ip, r4, ror #21 │ │ │ │ - sbcseq r6, ip, r0, lsl #30 │ │ │ │ - ldrheq r8, [ip], #160 @ 0xa0 │ │ │ │ - sbcseq r6, ip, ip, asr #29 │ │ │ │ - sbcseq r8, ip, ip, ror sl │ │ │ │ - smullseq r6, ip, r8, lr │ │ │ │ - sbcseq r8, ip, r8, asr #20 │ │ │ │ - sbcseq r6, ip, r4, ror #28 │ │ │ │ - sbcseq r8, ip, r4, lsl sl │ │ │ │ - sbcseq r6, ip, r0, lsr lr │ │ │ │ - ldr r0, [pc, #-828] @ 45b8f0 │ │ │ │ + sbcseq r4, ip, r8, lsl r8 │ │ │ │ + sbcseq fp, ip, r8, ror #16 │ │ │ │ + sbcseq r9, ip, r4, lsl #25 │ │ │ │ + sbcseq fp, ip, r4, lsr r8 │ │ │ │ + sbcseq r9, ip, r0, asr ip │ │ │ │ + sbcseq fp, ip, r0, lsl #16 │ │ │ │ + sbcseq r9, ip, ip, lsl ip │ │ │ │ + sbcseq fp, ip, ip, asr #15 │ │ │ │ + sbcseq r9, ip, r8, ror #23 │ │ │ │ + smullseq fp, ip, r8, r7 │ │ │ │ + ldrheq r9, [ip], #180 @ 0xb4 │ │ │ │ + sbcseq fp, ip, r4, ror #14 │ │ │ │ + sbcseq r9, ip, r0, lsl #23 │ │ │ │ + sbcseq fp, ip, r0, lsr r7 │ │ │ │ + sbcseq r9, ip, ip, asr #22 │ │ │ │ + ldrsheq fp, [ip], #108 @ 0x6c │ │ │ │ + sbcseq r9, ip, r8, lsl fp │ │ │ │ + sbcseq fp, ip, r8, asr #13 │ │ │ │ + sbcseq r9, ip, r4, ror #21 │ │ │ │ + smullseq fp, ip, r4, r6 │ │ │ │ + ldrheq r9, [ip], #160 @ 0xa0 │ │ │ │ + sbcseq fp, ip, r0, ror #12 │ │ │ │ + sbcseq r9, ip, ip, ror sl │ │ │ │ + sbcseq fp, ip, ip, lsr #12 │ │ │ │ + sbcseq r9, ip, r8, asr #20 │ │ │ │ + ldrsheq fp, [ip], #88 @ 0x58 │ │ │ │ + sbcseq r9, ip, r4, lsl sl │ │ │ │ + sbcseq fp, ip, r4, asr #11 │ │ │ │ + sbcseq r9, ip, r0, ror #19 │ │ │ │ + smullseq fp, ip, r0, r5 │ │ │ │ + sbcseq r9, ip, ip, lsr #19 │ │ │ │ + sbcseq fp, ip, ip, asr r5 │ │ │ │ + sbcseq r9, ip, r8, ror r9 │ │ │ │ + sbcseq fp, ip, r8, lsr #10 │ │ │ │ + sbcseq r9, ip, r4, asr #18 │ │ │ │ + ldrsheq fp, [ip], #68 @ 0x44 │ │ │ │ + sbcseq r9, ip, r0, lsl r9 │ │ │ │ + sbcseq fp, ip, r0, asr #9 │ │ │ │ + ldrsbeq r9, [ip], #140 @ 0x8c │ │ │ │ + sbcseq fp, ip, ip, lsl #9 │ │ │ │ + sbcseq r9, ip, r8, lsr #17 │ │ │ │ + sbcseq fp, ip, r8, asr r4 │ │ │ │ + sbcseq r9, ip, r4, ror r8 │ │ │ │ + sbcseq fp, ip, r4, lsr #8 │ │ │ │ + sbcseq r9, ip, r0, asr #16 │ │ │ │ + ldrsheq fp, [ip], #48 @ 0x30 │ │ │ │ + sbcseq r9, ip, ip, lsl #16 │ │ │ │ + ldrheq fp, [ip], #60 @ 0x3c │ │ │ │ + ldrsbeq r9, [ip], #120 @ 0x78 │ │ │ │ + sbcseq fp, ip, r8, lsl #7 │ │ │ │ + sbcseq r9, ip, r4, lsr #15 │ │ │ │ + sbcseq fp, ip, r4, asr r3 │ │ │ │ + sbcseq r9, ip, r0, ror r7 │ │ │ │ + sbcseq fp, ip, r0, lsr #6 │ │ │ │ + sbcseq r9, ip, ip, lsr r7 │ │ │ │ + sbcseq fp, ip, ip, ror #5 │ │ │ │ + sbcseq r9, ip, r8, lsl #14 │ │ │ │ + ldrheq fp, [ip], #40 @ 0x28 │ │ │ │ + ldrsbeq r9, [ip], #100 @ 0x64 │ │ │ │ + sbcseq fp, ip, r4, lsl #5 │ │ │ │ + sbcseq r9, ip, r0, lsr #13 │ │ │ │ + sbcseq fp, ip, r0, asr r2 │ │ │ │ + sbcseq r9, ip, ip, ror #12 │ │ │ │ + sbcseq fp, ip, ip, lsl r2 │ │ │ │ + sbcseq r9, ip, r8, lsr r6 │ │ │ │ + sbcseq fp, ip, r8, ror #3 │ │ │ │ + sbcseq r9, ip, r4, lsl #12 │ │ │ │ + ldrheq fp, [ip], #20 │ │ │ │ + ldrsbeq r9, [ip], #80 @ 0x50 │ │ │ │ + sbcseq fp, ip, r0, lsl #3 │ │ │ │ + smullseq r9, ip, ip, r5 │ │ │ │ + sbcseq fp, ip, ip, asr #2 │ │ │ │ + sbcseq r9, ip, r8, ror #10 │ │ │ │ + sbcseq fp, ip, r8, lsl r1 │ │ │ │ + sbcseq r9, ip, r4, lsr r5 │ │ │ │ + sbcseq fp, ip, r4, ror #1 │ │ │ │ + sbcseq r9, ip, r0, lsl #10 │ │ │ │ + ldrheq fp, [ip], #0 │ │ │ │ + sbcseq r9, ip, ip, asr #9 │ │ │ │ + sbcseq fp, ip, ip, ror r0 │ │ │ │ + smullseq r9, ip, r8, r4 │ │ │ │ + sbcseq fp, ip, r8, asr #32 │ │ │ │ + sbcseq r9, ip, r4, ror #8 │ │ │ │ + sbcseq fp, ip, r4, lsl r0 │ │ │ │ + sbcseq r9, ip, r0, lsr r4 │ │ │ │ + sbcseq sl, ip, r0, ror #31 │ │ │ │ + ldrsheq r9, [ip], #60 @ 0x3c │ │ │ │ + sbcseq sl, ip, ip, lsr #31 │ │ │ │ + sbcseq r9, ip, r8, asr #7 │ │ │ │ + sbcseq sl, ip, r8, ror pc │ │ │ │ + smullseq r9, ip, r4, r3 │ │ │ │ + sbcseq sl, ip, r4, asr #30 │ │ │ │ + sbcseq r9, ip, r0, ror #6 │ │ │ │ + sbcseq sl, ip, r0, lsl pc │ │ │ │ + sbcseq r9, ip, ip, lsr #6 │ │ │ │ + ldrsbeq sl, [ip], #236 @ 0xec │ │ │ │ + ldrsheq r9, [ip], #40 @ 0x28 │ │ │ │ + sbcseq sl, ip, r8, lsr #29 │ │ │ │ + sbcseq r9, ip, r4, asr #5 │ │ │ │ + sbcseq sl, ip, r4, ror lr │ │ │ │ + smullseq r9, ip, r0, r2 │ │ │ │ + sbcseq sl, ip, r0, asr #28 │ │ │ │ + sbcseq r9, ip, ip, asr r2 │ │ │ │ + sbcseq sl, ip, ip, lsl #28 │ │ │ │ + sbcseq r9, ip, r8, lsr #4 │ │ │ │ + ldrsbeq sl, [ip], #216 @ 0xd8 │ │ │ │ + ldrsheq r9, [ip], #20 │ │ │ │ + sbcseq sl, ip, r4, lsr #27 │ │ │ │ + sbcseq r9, ip, r0, asr #3 │ │ │ │ + sbcseq sl, ip, r0, ror sp │ │ │ │ + sbcseq r9, ip, ip, lsl #3 │ │ │ │ + sbcseq sl, ip, ip, lsr sp │ │ │ │ + sbcseq r9, ip, r8, asr r1 │ │ │ │ + sbcseq sl, ip, r8, lsl #26 │ │ │ │ + sbcseq r9, ip, r4, lsr #2 │ │ │ │ + ldrsbeq sl, [ip], #196 @ 0xc4 │ │ │ │ + ldrsheq r9, [ip], #0 │ │ │ │ + sbcseq sl, ip, r0, lsr #25 │ │ │ │ + ldrheq r9, [ip], #12 │ │ │ │ + sbcseq sl, ip, ip, ror #24 │ │ │ │ + sbcseq r9, ip, r8, lsl #1 │ │ │ │ + sbcseq sl, ip, r8, lsr ip │ │ │ │ + sbcseq r9, ip, r4, asr r0 │ │ │ │ + sbcseq sl, ip, r4, lsl #24 │ │ │ │ + sbcseq r9, ip, r0, lsr #32 │ │ │ │ + ldrsbeq sl, [ip], #176 @ 0xb0 │ │ │ │ + sbcseq r8, ip, ip, ror #31 │ │ │ │ + smullseq sl, ip, ip, fp │ │ │ │ + ldrheq r8, [ip], #248 @ 0xf8 │ │ │ │ + sbcseq sl, ip, r8, ror #22 │ │ │ │ + sbcseq r8, ip, r4, lsl #31 │ │ │ │ + sbcseq sl, ip, r4, lsr fp │ │ │ │ + sbcseq r8, ip, r0, asr pc │ │ │ │ + sbcseq sl, ip, r0, lsl #22 │ │ │ │ + sbcseq r8, ip, ip, lsl pc │ │ │ │ + sbcseq sl, ip, ip, asr #21 │ │ │ │ + sbcseq r8, ip, r8, ror #29 │ │ │ │ + smullseq sl, ip, r8, sl │ │ │ │ + ldrheq r8, [ip], #228 @ 0xe4 │ │ │ │ + sbcseq sl, ip, r4, ror #20 │ │ │ │ + sbcseq r8, ip, r0, lsl #29 │ │ │ │ + sbcseq sl, ip, r0, lsr sl │ │ │ │ + sbcseq r8, ip, ip, asr #28 │ │ │ │ + ldrsheq sl, [ip], #156 @ 0x9c │ │ │ │ + sbcseq r8, ip, r8, lsl lr │ │ │ │ + sbcseq sl, ip, r8, asr #19 │ │ │ │ + sbcseq r8, ip, r4, ror #27 │ │ │ │ + smullseq sl, ip, r4, r9 │ │ │ │ + ldrheq r8, [ip], #208 @ 0xd0 │ │ │ │ + sbcseq sl, ip, r0, ror #18 │ │ │ │ + sbcseq r8, ip, ip, ror sp │ │ │ │ + sbcseq sl, ip, ip, lsr #18 │ │ │ │ + sbcseq r8, ip, r8, asr #26 │ │ │ │ + ldrsheq sl, [ip], #136 @ 0x88 │ │ │ │ + sbcseq r8, ip, r4, lsl sp │ │ │ │ + sbcseq sl, ip, r4, asr #17 │ │ │ │ + sbcseq r8, ip, r0, ror #25 │ │ │ │ + smullseq sl, ip, r0, r8 │ │ │ │ + sbcseq r8, ip, ip, lsr #25 │ │ │ │ + sbcseq sl, ip, ip, asr r8 │ │ │ │ + sbcseq r8, ip, r8, ror ip │ │ │ │ + sbcseq sl, ip, r8, lsr #16 │ │ │ │ + sbcseq r8, ip, r4, asr #24 │ │ │ │ + ldrsheq sl, [ip], #116 @ 0x74 │ │ │ │ + sbcseq r8, ip, r0, lsl ip │ │ │ │ + sbcseq sl, ip, r0, asr #15 │ │ │ │ + ldrsbeq r8, [ip], #188 @ 0xbc │ │ │ │ + sbcseq sl, ip, ip, lsl #15 │ │ │ │ + sbcseq r8, ip, r8, lsr #23 │ │ │ │ + sbcseq sl, ip, r8, asr r7 │ │ │ │ + sbcseq r8, ip, r4, ror fp │ │ │ │ + sbcseq sl, ip, r4, lsr #14 │ │ │ │ + sbcseq r8, ip, r0, asr #22 │ │ │ │ + ldrsheq sl, [ip], #96 @ 0x60 │ │ │ │ + sbcseq r8, ip, ip, lsl #22 │ │ │ │ + ldrheq sl, [ip], #108 @ 0x6c │ │ │ │ + ldrsbeq r8, [ip], #168 @ 0xa8 │ │ │ │ + sbcseq sl, ip, r8, lsl #13 │ │ │ │ + sbcseq r8, ip, r4, lsr #21 │ │ │ │ + sbcseq sl, ip, r4, asr r6 │ │ │ │ + sbcseq r8, ip, r0, ror sl │ │ │ │ + sbcseq sl, ip, r0, lsr #12 │ │ │ │ + sbcseq r8, ip, ip, lsr sl │ │ │ │ + sbcseq sl, ip, ip, ror #11 │ │ │ │ + sbcseq r8, ip, r8, lsl #20 │ │ │ │ + ldrheq sl, [ip], #88 @ 0x58 │ │ │ │ + ldrsbeq r8, [ip], #148 @ 0x94 │ │ │ │ + sbcseq sl, ip, r4, lsl #11 │ │ │ │ + sbcseq r8, ip, r0, lsr #19 │ │ │ │ + sbcseq sl, ip, r0, asr r5 │ │ │ │ + sbcseq r8, ip, ip, ror #18 │ │ │ │ + sbcseq sl, ip, ip, lsl r5 │ │ │ │ + sbcseq r8, ip, r0, ror #5 │ │ │ │ + smullseq r9, ip, r0, lr │ │ │ │ + sbcseq r8, ip, ip, lsr #5 │ │ │ │ + sbcseq r9, ip, ip, asr lr │ │ │ │ + sbcseq r8, ip, r8, ror r2 │ │ │ │ + sbcseq r9, ip, r8, lsr #28 │ │ │ │ + sbcseq r8, ip, r4, asr #4 │ │ │ │ + ldrsheq r9, [ip], #212 @ 0xd4 │ │ │ │ + sbcseq r8, ip, r0, lsl r2 │ │ │ │ + sbcseq r9, ip, r0, asr #27 │ │ │ │ + ldrsbeq r8, [ip], #28 │ │ │ │ + sbcseq r9, ip, ip, lsl #27 │ │ │ │ + sbcseq r8, ip, r8, lsr #3 │ │ │ │ + sbcseq r9, ip, r8, asr sp │ │ │ │ + sbcseq r8, ip, r4, ror r1 │ │ │ │ + sbcseq r9, ip, r4, lsr #26 │ │ │ │ + sbcseq r8, ip, r0, asr #2 │ │ │ │ + ldrsheq r9, [ip], #192 @ 0xc0 │ │ │ │ + sbcseq r8, ip, ip, lsl #2 │ │ │ │ + ldrheq r9, [ip], #204 @ 0xcc │ │ │ │ + ldrsbeq r8, [ip], #8 │ │ │ │ + sbcseq r9, ip, r8, lsl #25 │ │ │ │ + sbcseq r8, ip, r4, lsr #1 │ │ │ │ + sbcseq r9, ip, r4, asr ip │ │ │ │ + sbcseq r8, ip, r0, ror r0 │ │ │ │ + sbcseq r9, ip, r0, lsr #24 │ │ │ │ + sbcseq r8, ip, ip, lsr r0 │ │ │ │ + sbcseq r9, ip, ip, ror #23 │ │ │ │ + sbcseq r8, ip, r8 │ │ │ │ + ldrheq r9, [ip], #184 @ 0xb8 │ │ │ │ + ldrsbeq r7, [ip], #244 @ 0xf4 │ │ │ │ + sbcseq r9, ip, r4, lsl #23 │ │ │ │ + sbcseq r7, ip, r0, lsr #31 │ │ │ │ + sbcseq r9, ip, r0, asr fp │ │ │ │ + sbcseq r7, ip, ip, ror #30 │ │ │ │ + sbcseq r9, ip, ip, lsl fp │ │ │ │ + sbcseq r7, ip, r8, lsr pc │ │ │ │ + sbcseq r9, ip, r8, ror #21 │ │ │ │ + sbcseq r7, ip, r4, lsl #30 │ │ │ │ + ldrheq r9, [ip], #164 @ 0xa4 │ │ │ │ + ldrsbeq r7, [ip], #224 @ 0xe0 │ │ │ │ + sbcseq r9, ip, r0, lsl #21 │ │ │ │ + smullseq r7, ip, ip, lr │ │ │ │ + sbcseq r9, ip, ip, asr #20 │ │ │ │ + sbcseq r7, ip, r8, ror #28 │ │ │ │ + sbcseq r9, ip, r8, lsl sl │ │ │ │ + sbcseq r7, ip, r4, lsr lr │ │ │ │ + sbcseq r9, ip, r4, ror #19 │ │ │ │ + sbcseq r7, ip, r0, lsl #28 │ │ │ │ + ldrheq r9, [ip], #144 @ 0x90 │ │ │ │ + sbcseq r7, ip, ip, asr #27 │ │ │ │ + sbcseq r9, ip, ip, ror r9 │ │ │ │ + smullseq r7, ip, r8, sp │ │ │ │ + sbcseq r9, ip, r8, asr #18 │ │ │ │ + sbcseq r7, ip, r4, ror #26 │ │ │ │ + sbcseq r9, ip, r4, lsl r9 │ │ │ │ + sbcseq r7, ip, r0, lsr sp │ │ │ │ + sbcseq r9, ip, r0, ror #17 │ │ │ │ + ldrsheq r7, [ip], #204 @ 0xcc │ │ │ │ + sbcseq r9, ip, ip, lsr #17 │ │ │ │ + sbcseq r7, ip, r8, asr #25 │ │ │ │ + sbcseq r9, ip, r8, ror r8 │ │ │ │ + smullseq r7, ip, r4, ip │ │ │ │ + sbcseq r9, ip, r4, asr #16 │ │ │ │ + sbcseq r7, ip, r0, ror #24 │ │ │ │ + sbcseq r9, ip, r0, lsl r8 │ │ │ │ + sbcseq r7, ip, ip, lsr #24 │ │ │ │ + ldrsbeq r9, [ip], #124 @ 0x7c │ │ │ │ + ldrsheq r7, [ip], #184 @ 0xb8 │ │ │ │ + sbcseq r9, ip, r8, lsr #15 │ │ │ │ + sbcseq r7, ip, r4, asr #23 │ │ │ │ + sbcseq r9, ip, r4, ror r7 │ │ │ │ + smullseq r7, ip, r0, fp │ │ │ │ + sbcseq r9, ip, r0, asr #14 │ │ │ │ + sbcseq r7, ip, ip, asr fp │ │ │ │ + sbcseq r9, ip, ip, lsl #14 │ │ │ │ + sbcseq r7, ip, r8, lsr #22 │ │ │ │ + ldrsbeq r9, [ip], #104 @ 0x68 │ │ │ │ + ldrsheq r7, [ip], #164 @ 0xa4 │ │ │ │ + sbcseq r9, ip, r4, lsr #13 │ │ │ │ + sbcseq r7, ip, r0, asr #21 │ │ │ │ + sbcseq r9, ip, r0, ror r6 │ │ │ │ + sbcseq r7, ip, ip, lsl #21 │ │ │ │ + sbcseq r9, ip, ip, lsr r6 │ │ │ │ + sbcseq r7, ip, r8, asr sl │ │ │ │ + sbcseq r9, ip, r8, lsl #12 │ │ │ │ + sbcseq r7, ip, r4, lsr #20 │ │ │ │ + ldrsbeq r9, [ip], #84 @ 0x54 │ │ │ │ + ldrsheq r7, [ip], #144 @ 0x90 │ │ │ │ + sbcseq r9, ip, r0, lsr #11 │ │ │ │ + ldrheq r7, [ip], #156 @ 0x9c │ │ │ │ + sbcseq r9, ip, ip, ror #10 │ │ │ │ + sbcseq r7, ip, r8, lsl #19 │ │ │ │ + sbcseq r9, ip, r8, lsr r5 │ │ │ │ + sbcseq r7, ip, r4, asr r9 │ │ │ │ + sbcseq r9, ip, r4, lsl #10 │ │ │ │ + sbcseq r7, ip, r0, lsr #18 │ │ │ │ + ldrsbeq r9, [ip], #64 @ 0x40 │ │ │ │ + sbcseq r7, ip, ip, ror #17 │ │ │ │ + smullseq r9, ip, ip, r4 │ │ │ │ + ldrheq r7, [ip], #136 @ 0x88 │ │ │ │ + sbcseq r9, ip, r8, ror #8 │ │ │ │ + sbcseq r7, ip, r4, lsl #17 │ │ │ │ + sbcseq r9, ip, r4, lsr r4 │ │ │ │ + sbcseq r7, ip, r0, asr r8 │ │ │ │ + sbcseq r9, ip, r0, lsl #8 │ │ │ │ + sbcseq r7, ip, ip, lsl r8 │ │ │ │ + sbcseq r9, ip, ip, asr #7 │ │ │ │ + sbcseq r7, ip, r8, ror #15 │ │ │ │ + smullseq r9, ip, r8, r3 │ │ │ │ + ldrheq r7, [ip], #116 @ 0x74 │ │ │ │ + sbcseq r9, ip, r4, ror #6 │ │ │ │ + sbcseq r7, ip, r0, lsl #15 │ │ │ │ + sbcseq r9, ip, r0, lsr r3 │ │ │ │ + sbcseq r7, ip, ip, asr #14 │ │ │ │ + ldrsheq r9, [ip], #44 @ 0x2c │ │ │ │ + sbcseq r7, ip, r8, lsl r7 │ │ │ │ + sbcseq r9, ip, r8, asr #5 │ │ │ │ + sbcseq r7, ip, r4, ror #13 │ │ │ │ + smullseq r9, ip, r4, r2 │ │ │ │ + ldrheq r7, [ip], #96 @ 0x60 │ │ │ │ + sbcseq r9, ip, r0, ror #4 │ │ │ │ + sbcseq r7, ip, ip, ror r6 │ │ │ │ + sbcseq r9, ip, ip, lsr #4 │ │ │ │ + sbcseq r7, ip, r8, asr #12 │ │ │ │ + ldrsheq r9, [ip], #24 │ │ │ │ + sbcseq r7, ip, r4, lsl r6 │ │ │ │ + sbcseq r9, ip, r4, asr #3 │ │ │ │ + sbcseq r7, ip, r0, ror #11 │ │ │ │ + smullseq r9, ip, r0, r1 │ │ │ │ + sbcseq r7, ip, ip, lsr #11 │ │ │ │ + sbcseq r9, ip, ip, asr r1 │ │ │ │ + sbcseq r7, ip, r8, ror r5 │ │ │ │ + sbcseq r9, ip, r8, lsr #2 │ │ │ │ + sbcseq r7, ip, r4, asr #10 │ │ │ │ + ldrsheq r9, [ip], #4 │ │ │ │ + sbcseq r7, ip, r0, lsl r5 │ │ │ │ + sbcseq r9, ip, r0, asr #1 │ │ │ │ + ldrsbeq r7, [ip], #76 @ 0x4c │ │ │ │ + sbcseq r9, ip, ip, lsl #1 │ │ │ │ + sbcseq r7, ip, r8, lsr #9 │ │ │ │ + sbcseq r9, ip, r8, asr r0 │ │ │ │ + sbcseq r7, ip, r4, ror r4 │ │ │ │ + sbcseq r9, ip, r4, lsr #32 │ │ │ │ + sbcseq r7, ip, r0, asr #8 │ │ │ │ + ldrsheq r8, [ip], #240 @ 0xf0 │ │ │ │ + sbcseq r7, ip, ip, lsl #8 │ │ │ │ + ldrheq r8, [ip], #252 @ 0xfc │ │ │ │ + ldrsbeq r7, [ip], #56 @ 0x38 │ │ │ │ + sbcseq r8, ip, r8, lsl #31 │ │ │ │ + sbcseq r7, ip, r4, lsr #7 │ │ │ │ + sbcseq r8, ip, r4, asr pc │ │ │ │ + sbcseq r7, ip, r0, ror r3 │ │ │ │ + sbcseq r8, ip, r0, lsr #30 │ │ │ │ + sbcseq r7, ip, ip, lsr r3 │ │ │ │ + sbcseq r8, ip, ip, ror #29 │ │ │ │ + sbcseq r7, ip, r8, lsl #6 │ │ │ │ + ldrheq r8, [ip], #232 @ 0xe8 │ │ │ │ + ldrsbeq r7, [ip], #36 @ 0x24 │ │ │ │ + sbcseq r8, ip, r4, lsl #29 │ │ │ │ + sbcseq r7, ip, r0, lsr #5 │ │ │ │ + sbcseq r8, ip, r0, asr lr │ │ │ │ + sbcseq r7, ip, ip, ror #4 │ │ │ │ + sbcseq r8, ip, ip, lsl lr │ │ │ │ + sbcseq r7, ip, r8, lsr r2 │ │ │ │ + sbcseq r8, ip, r8, ror #27 │ │ │ │ + sbcseq r7, ip, r4, lsl #4 │ │ │ │ + ldrheq r8, [ip], #212 @ 0xd4 │ │ │ │ + ldrsbeq r7, [ip], #16 │ │ │ │ + sbcseq r8, ip, r0, lsl #27 │ │ │ │ + smullseq r7, ip, ip, r1 │ │ │ │ + sbcseq r8, ip, ip, asr #26 │ │ │ │ + sbcseq r7, ip, r8, ror #2 │ │ │ │ + sbcseq r8, ip, r8, lsl sp │ │ │ │ + sbcseq r7, ip, r4, lsr r1 │ │ │ │ + sbcseq r8, ip, r4, ror #25 │ │ │ │ + sbcseq r7, ip, r0, lsl #2 │ │ │ │ + ldrheq r8, [ip], #192 @ 0xc0 │ │ │ │ + sbcseq r7, ip, ip, asr #1 │ │ │ │ + sbcseq r8, ip, ip, ror ip │ │ │ │ + smullseq r7, ip, r8, r0 │ │ │ │ + sbcseq r8, ip, r8, asr #24 │ │ │ │ + sbcseq r7, ip, r4, rrx │ │ │ │ + sbcseq r8, ip, r4, lsl ip │ │ │ │ + sbcseq r7, ip, r0, lsr r0 │ │ │ │ + sbcseq r8, ip, r0, ror #23 │ │ │ │ + ldrsheq r6, [ip], #252 @ 0xfc │ │ │ │ + sbcseq r8, ip, ip, lsr #23 │ │ │ │ + sbcseq r6, ip, r8, asr #31 │ │ │ │ + sbcseq r8, ip, r8, ror fp │ │ │ │ + smullseq r6, ip, r4, pc @ │ │ │ │ + sbcseq r8, ip, r4, asr #22 │ │ │ │ + sbcseq r6, ip, r0, ror #30 │ │ │ │ + sbcseq r8, ip, r0, lsl fp │ │ │ │ + sbcseq r6, ip, ip, lsr #30 │ │ │ │ + ldrsbeq r8, [ip], #172 @ 0xac │ │ │ │ + ldrsheq r6, [ip], #232 @ 0xe8 │ │ │ │ + sbcseq r8, ip, r8, lsr #21 │ │ │ │ + sbcseq r6, ip, r4, asr #29 │ │ │ │ + sbcseq r8, ip, r4, ror sl │ │ │ │ + smullseq r6, ip, r0, lr │ │ │ │ + sbcseq r8, ip, r0, asr #20 │ │ │ │ + sbcseq r6, ip, ip, asr lr │ │ │ │ + sbcseq r8, ip, ip, lsl #20 │ │ │ │ + sbcseq r6, ip, r8, lsr #28 │ │ │ │ + ldr r0, [pc, #-828] @ 45b908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 45b8f4 │ │ │ │ + ldr r0, [pc, #-836] @ 45b90c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 45b8f8 │ │ │ │ + ldr r0, [pc, #-844] @ 45b910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 45b8fc │ │ │ │ + ldr r0, [pc, #-852] @ 45b914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 45b900 │ │ │ │ + ldr r0, [pc, #-860] @ 45b918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 45b904 │ │ │ │ + ldr r0, [pc, #-868] @ 45b91c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 45b908 │ │ │ │ + ldr r0, [pc, #-876] @ 45b920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 45b90c │ │ │ │ + ldr r0, [pc, #-884] @ 45b924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 45b910 │ │ │ │ + ldr r0, [pc, #-892] @ 45b928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 45b914 │ │ │ │ + ldr r0, [pc, #-900] @ 45b92c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 45b918 │ │ │ │ + ldr r0, [pc, #-908] @ 45b930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 45b91c │ │ │ │ + ldr r0, [pc, #-916] @ 45b934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 45b920 │ │ │ │ + ldr r0, [pc, #-924] @ 45b938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 45b924 │ │ │ │ + ldr r0, [pc, #-932] @ 45b93c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 45b928 │ │ │ │ + ldr r0, [pc, #-940] @ 45b940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 45b92c │ │ │ │ + ldr r0, [pc, #-948] @ 45b944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 45b930 │ │ │ │ + ldr r0, [pc, #-956] @ 45b948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 45b934 │ │ │ │ + ldr r0, [pc, #-964] @ 45b94c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 45b938 │ │ │ │ + ldr r0, [pc, #-972] @ 45b950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 45b93c │ │ │ │ + ldr r0, [pc, #-980] @ 45b954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 45b940 │ │ │ │ + ldr r0, [pc, #-988] @ 45b958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 45b944 │ │ │ │ + ldr r0, [pc, #-996] @ 45b95c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 45b948 │ │ │ │ + ldr r0, [pc, #-1004] @ 45b960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 45b94c │ │ │ │ + ldr r0, [pc, #-1012] @ 45b964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 45b950 │ │ │ │ + ldr r0, [pc, #-1020] @ 45b968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 45b954 │ │ │ │ + ldr r0, [pc, #-1028] @ 45b96c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 45b958 │ │ │ │ + ldr r0, [pc, #-1036] @ 45b970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 45b95c │ │ │ │ + ldr r0, [pc, #-1044] @ 45b974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 45b960 │ │ │ │ + ldr r0, [pc, #-1052] @ 45b978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 45b964 │ │ │ │ + ldr r0, [pc, #-1060] @ 45b97c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 45b968 │ │ │ │ + ldr r0, [pc, #-1068] @ 45b980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 45b96c │ │ │ │ + ldr r0, [pc, #-1076] @ 45b984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 45b970 │ │ │ │ + ldr r0, [pc, #-1084] @ 45b988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 45b974 │ │ │ │ + ldr r0, [pc, #-1092] @ 45b98c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 45b978 │ │ │ │ + ldr r0, [pc, #-1100] @ 45b990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 45b97c │ │ │ │ + ldr r0, [pc, #-1108] @ 45b994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 45b980 │ │ │ │ + ldr r0, [pc, #-1116] @ 45b998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 45b984 │ │ │ │ + ldr r0, [pc, #-1124] @ 45b99c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 45b988 │ │ │ │ + ldr r0, [pc, #-1132] @ 45b9a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 45b98c │ │ │ │ + ldr r0, [pc, #-1140] @ 45b9a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 45b990 │ │ │ │ + ldr r0, [pc, #-1148] @ 45b9a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 45b994 │ │ │ │ + ldr r0, [pc, #-1156] @ 45b9ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 45b998 │ │ │ │ + ldr r0, [pc, #-1164] @ 45b9b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 45b99c │ │ │ │ + ldr r0, [pc, #-1172] @ 45b9b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 45b9a0 │ │ │ │ + ldr r0, [pc, #-1180] @ 45b9b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 45b9a4 │ │ │ │ + ldr r0, [pc, #-1188] @ 45b9bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 45b9a8 │ │ │ │ + ldr r0, [pc, #-1196] @ 45b9c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 45b9ac │ │ │ │ + ldr r0, [pc, #-1204] @ 45b9c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 45b9b0 │ │ │ │ + ldr r0, [pc, #-1212] @ 45b9c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 45b9b4 │ │ │ │ + ldr r0, [pc, #-1220] @ 45b9cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 45b9b8 │ │ │ │ + ldr r0, [pc, #-1228] @ 45b9d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 45b9bc │ │ │ │ + ldr r0, [pc, #-1236] @ 45b9d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 45b9c0 │ │ │ │ + ldr r0, [pc, #-1244] @ 45b9d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 45b9c4 │ │ │ │ + ldr r0, [pc, #-1252] @ 45b9dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 45b9c8 │ │ │ │ + ldr r0, [pc, #-1260] @ 45b9e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 45b9cc │ │ │ │ + ldr r0, [pc, #-1268] @ 45b9e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 45b9d0 │ │ │ │ + ldr r0, [pc, #-1276] @ 45b9e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 45b9d4 │ │ │ │ + ldr r0, [pc, #-1284] @ 45b9ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 45b9d8 │ │ │ │ + ldr r0, [pc, #-1292] @ 45b9f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 45b9dc │ │ │ │ + ldr r0, [pc, #-1300] @ 45b9f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 45b9e0 │ │ │ │ + ldr r0, [pc, #-1308] @ 45b9f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 45b9e4 │ │ │ │ + ldr r0, [pc, #-1316] @ 45b9fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 45b9e8 │ │ │ │ + ldr r0, [pc, #-1324] @ 45ba00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 45b9ec │ │ │ │ + ldr r0, [pc, #-1332] @ 45ba04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 45b9f0 │ │ │ │ + ldr r0, [pc, #-1340] @ 45ba08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 45b9f4 │ │ │ │ + ldr r0, [pc, #-1348] @ 45ba0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 45b9f8 │ │ │ │ + ldr r0, [pc, #-1356] @ 45ba10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 45b9fc │ │ │ │ + ldr r0, [pc, #-1364] @ 45ba14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 45ba00 │ │ │ │ + ldr r0, [pc, #-1372] @ 45ba18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 45ba04 │ │ │ │ + ldr r0, [pc, #-1380] @ 45ba1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 45ba08 │ │ │ │ + ldr r0, [pc, #-1388] @ 45ba20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 45ba0c │ │ │ │ + ldr r0, [pc, #-1396] @ 45ba24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 45ba10 │ │ │ │ + ldr r0, [pc, #-1404] @ 45ba28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 45ba14 │ │ │ │ + ldr r0, [pc, #-1412] @ 45ba2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 45ba18 │ │ │ │ + ldr r0, [pc, #-1420] @ 45ba30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 45ba1c │ │ │ │ + ldr r0, [pc, #-1428] @ 45ba34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 45ba20 │ │ │ │ + ldr r0, [pc, #-1436] @ 45ba38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 45ba24 │ │ │ │ + ldr r0, [pc, #-1444] @ 45ba3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 45ba28 │ │ │ │ + ldr r0, [pc, #-1452] @ 45ba40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 45ba2c │ │ │ │ + ldr r0, [pc, #-1460] @ 45ba44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 45ba30 │ │ │ │ + ldr r0, [pc, #-1468] @ 45ba48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 45ba34 │ │ │ │ + ldr r0, [pc, #-1476] @ 45ba4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 45ba38 │ │ │ │ + ldr r0, [pc, #-1484] @ 45ba50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 45ba3c │ │ │ │ + ldr r0, [pc, #-1492] @ 45ba54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 45ba40 │ │ │ │ + ldr r0, [pc, #-1500] @ 45ba58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 45ba44 │ │ │ │ + ldr r0, [pc, #-1508] @ 45ba5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 45ba48 │ │ │ │ + ldr r0, [pc, #-1516] @ 45ba60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 45ba4c │ │ │ │ + ldr r0, [pc, #-1524] @ 45ba64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 45ba50 │ │ │ │ + ldr r0, [pc, #-1532] @ 45ba68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 45ba54 │ │ │ │ + ldr r0, [pc, #-1540] @ 45ba6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 45ba58 │ │ │ │ + ldr r0, [pc, #-1548] @ 45ba70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 45ba5c │ │ │ │ + ldr r0, [pc, #-1556] @ 45ba74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 45ba60 │ │ │ │ + ldr r0, [pc, #-1564] @ 45ba78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 45ba64 │ │ │ │ + ldr r0, [pc, #-1572] @ 45ba7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 45ba68 │ │ │ │ + ldr r0, [pc, #-1580] @ 45ba80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 45ba6c │ │ │ │ + ldr r0, [pc, #-1588] @ 45ba84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 45ba70 │ │ │ │ + ldr r0, [pc, #-1596] @ 45ba88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 45ba74 │ │ │ │ + ldr r0, [pc, #-1604] @ 45ba8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 45ba78 │ │ │ │ + ldr r0, [pc, #-1612] @ 45ba90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 45ba7c │ │ │ │ + ldr r0, [pc, #-1620] @ 45ba94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 45ba80 │ │ │ │ + ldr r0, [pc, #-1628] @ 45ba98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 45ba84 │ │ │ │ + ldr r0, [pc, #-1636] @ 45ba9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 45ba88 │ │ │ │ + ldr r0, [pc, #-1644] @ 45baa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 45ba8c │ │ │ │ + ldr r0, [pc, #-1652] @ 45baa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 45ba90 │ │ │ │ + ldr r0, [pc, #-1660] @ 45baa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 45ba94 │ │ │ │ + ldr r0, [pc, #-1668] @ 45baac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 45ba98 │ │ │ │ + ldr r0, [pc, #-1676] @ 45bab0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 45ba9c │ │ │ │ + ldr r0, [pc, #-1684] @ 45bab4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 45baa0 │ │ │ │ + ldr r0, [pc, #-1692] @ 45bab8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 45baa4 │ │ │ │ + ldr r0, [pc, #-1700] @ 45babc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 45baa8 │ │ │ │ + ldr r0, [pc, #-1708] @ 45bac0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 45baac │ │ │ │ + ldr r0, [pc, #-1716] @ 45bac4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 45bab0 │ │ │ │ + ldr r0, [pc, #-1724] @ 45bac8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 45bab4 │ │ │ │ + ldr r0, [pc, #-1732] @ 45bacc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 45bab8 │ │ │ │ + ldr r0, [pc, #-1740] @ 45bad0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 45babc │ │ │ │ + ldr r0, [pc, #-1748] @ 45bad4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 45bac0 │ │ │ │ + ldr r0, [pc, #-1756] @ 45bad8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 45bac4 │ │ │ │ + ldr r0, [pc, #-1764] @ 45badc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 45bac8 │ │ │ │ + ldr r0, [pc, #-1772] @ 45bae0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 45bacc │ │ │ │ + ldr r0, [pc, #-1780] @ 45bae4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 45bad0 │ │ │ │ + ldr r0, [pc, #-1788] @ 45bae8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 45bad4 │ │ │ │ + ldr r0, [pc, #-1796] @ 45baec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 45bad8 │ │ │ │ + ldr r0, [pc, #-1804] @ 45baf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 45badc │ │ │ │ + ldr r0, [pc, #-1812] @ 45baf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 45bae0 │ │ │ │ + ldr r0, [pc, #-1820] @ 45baf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 45bae4 │ │ │ │ + ldr r0, [pc, #-1828] @ 45bafc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 45bae8 │ │ │ │ + ldr r0, [pc, #-1836] @ 45bb00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 45baec │ │ │ │ + ldr r0, [pc, #-1844] @ 45bb04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 45baf0 │ │ │ │ + ldr r0, [pc, #-1852] @ 45bb08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 45baf4 │ │ │ │ + ldr r0, [pc, #-1860] @ 45bb0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 45baf8 │ │ │ │ + ldr r0, [pc, #-1868] @ 45bb10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 45bafc │ │ │ │ + ldr r0, [pc, #-1876] @ 45bb14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 45bb00 │ │ │ │ + ldr r0, [pc, #-1884] @ 45bb18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 45bb04 │ │ │ │ + ldr r0, [pc, #-1892] @ 45bb1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 45bb08 │ │ │ │ + ldr r0, [pc, #-1900] @ 45bb20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 45bb0c │ │ │ │ + ldr r0, [pc, #-1908] @ 45bb24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 45bb10 │ │ │ │ + ldr r0, [pc, #-1916] @ 45bb28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 45bb14 │ │ │ │ + ldr r0, [pc, #-1924] @ 45bb2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 45bb18 │ │ │ │ + ldr r0, [pc, #-1932] @ 45bb30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 45bb1c │ │ │ │ + ldr r0, [pc, #-1940] @ 45bb34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 45bb20 │ │ │ │ + ldr r0, [pc, #-1948] @ 45bb38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 45bb24 │ │ │ │ + ldr r0, [pc, #-1956] @ 45bb3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 45bb28 │ │ │ │ + ldr r0, [pc, #-1964] @ 45bb40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 45bb2c │ │ │ │ + ldr r0, [pc, #-1972] @ 45bb44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 45bb30 │ │ │ │ + ldr r0, [pc, #-1980] @ 45bb48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 45bb34 │ │ │ │ + ldr r0, [pc, #-1988] @ 45bb4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 45bb38 │ │ │ │ + ldr r0, [pc, #-1996] @ 45bb50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 45bb3c │ │ │ │ + ldr r0, [pc, #-2004] @ 45bb54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 45bb40 │ │ │ │ + ldr r0, [pc, #-2012] @ 45bb58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 45bb44 │ │ │ │ + ldr r0, [pc, #-2020] @ 45bb5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 45bb48 │ │ │ │ + ldr r0, [pc, #-2028] @ 45bb60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 45bb4c │ │ │ │ + ldr r0, [pc, #-2036] @ 45bb64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 45bb50 │ │ │ │ + ldr r0, [pc, #-2044] @ 45bb68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 45bb54 │ │ │ │ + ldr r0, [pc, #-2052] @ 45bb6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 45bb58 │ │ │ │ + ldr r0, [pc, #-2060] @ 45bb70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 45bb5c │ │ │ │ + ldr r0, [pc, #-2068] @ 45bb74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 45bb60 │ │ │ │ + ldr r0, [pc, #-2076] @ 45bb78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 45bb64 │ │ │ │ + ldr r0, [pc, #-2084] @ 45bb7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 45bb68 │ │ │ │ + ldr r0, [pc, #-2092] @ 45bb80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 45bb6c │ │ │ │ + ldr r0, [pc, #-2100] @ 45bb84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 45bb70 │ │ │ │ + ldr r0, [pc, #-2108] @ 45bb88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 45bb74 │ │ │ │ + ldr r0, [pc, #-2116] @ 45bb8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 45bb78 │ │ │ │ + ldr r0, [pc, #-2124] @ 45bb90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 45bb7c │ │ │ │ + ldr r0, [pc, #-2132] @ 45bb94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 45bb80 │ │ │ │ + ldr r0, [pc, #-2140] @ 45bb98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 45bb84 │ │ │ │ + ldr r0, [pc, #-2148] @ 45bb9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 45bb88 │ │ │ │ + ldr r0, [pc, #-2156] @ 45bba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 45bb8c │ │ │ │ + ldr r0, [pc, #-2164] @ 45bba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 45bb90 │ │ │ │ + ldr r0, [pc, #-2172] @ 45bba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 45bb94 │ │ │ │ + ldr r0, [pc, #-2180] @ 45bbac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 45bb98 │ │ │ │ + ldr r0, [pc, #-2188] @ 45bbb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 45bb9c │ │ │ │ + ldr r0, [pc, #-2196] @ 45bbb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 45bba0 │ │ │ │ + ldr r0, [pc, #-2204] @ 45bbb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 45bba4 │ │ │ │ + ldr r0, [pc, #-2212] @ 45bbbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 45bba8 │ │ │ │ + ldr r0, [pc, #-2220] @ 45bbc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 45bbac │ │ │ │ + ldr r0, [pc, #-2228] @ 45bbc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 45bbb0 │ │ │ │ + ldr r0, [pc, #-2236] @ 45bbc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 45bbb4 │ │ │ │ + ldr r0, [pc, #-2244] @ 45bbcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 45bbb8 │ │ │ │ + ldr r0, [pc, #-2252] @ 45bbd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 45bbbc │ │ │ │ + ldr r0, [pc, #-2260] @ 45bbd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 45bbc0 │ │ │ │ + ldr r0, [pc, #-2268] @ 45bbd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 45bbc4 │ │ │ │ + ldr r0, [pc, #-2276] @ 45bbdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 45bbc8 │ │ │ │ + ldr r0, [pc, #-2284] @ 45bbe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 45bbcc │ │ │ │ + ldr r0, [pc, #-2292] @ 45bbe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 45bbd0 │ │ │ │ + ldr r0, [pc, #-2300] @ 45bbe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 45bbd4 │ │ │ │ + ldr r0, [pc, #-2308] @ 45bbec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 45bbd8 │ │ │ │ + ldr r0, [pc, #-2316] @ 45bbf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 45bbdc │ │ │ │ + ldr r0, [pc, #-2324] @ 45bbf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 45bbe0 │ │ │ │ + ldr r0, [pc, #-2332] @ 45bbf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 45bbe4 │ │ │ │ + ldr r0, [pc, #-2340] @ 45bbfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 45bbe8 │ │ │ │ + ldr r0, [pc, #-2348] @ 45bc00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 45bbec │ │ │ │ + ldr r0, [pc, #-2356] @ 45bc04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 45bbf0 │ │ │ │ + ldr r0, [pc, #-2364] @ 45bc08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 45bbf4 │ │ │ │ + ldr r0, [pc, #-2372] @ 45bc0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 45bbf8 │ │ │ │ + ldr r0, [pc, #-2380] @ 45bc10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 45bbfc │ │ │ │ + ldr r0, [pc, #-2388] @ 45bc14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 45bc00 │ │ │ │ + ldr r0, [pc, #-2396] @ 45bc18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 45bc04 │ │ │ │ + ldr r0, [pc, #-2404] @ 45bc1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 45bc08 │ │ │ │ + ldr r0, [pc, #-2412] @ 45bc20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 45bc0c │ │ │ │ + ldr r0, [pc, #-2420] @ 45bc24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 45bc10 │ │ │ │ + ldr r0, [pc, #-2428] @ 45bc28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 45bc14 │ │ │ │ + ldr r0, [pc, #-2436] @ 45bc2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 45bc18 │ │ │ │ + ldr r0, [pc, #-2444] @ 45bc30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 45bc1c │ │ │ │ + ldr r0, [pc, #-2452] @ 45bc34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 45bc20 │ │ │ │ + ldr r0, [pc, #-2460] @ 45bc38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 45cf50 │ │ │ │ + ldr r0, [pc, #2440] @ 45cf68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 45cf54 │ │ │ │ + ldr r0, [pc, #2432] @ 45cf6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 45cf58 │ │ │ │ + ldr r0, [pc, #2424] @ 45cf70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 45cf5c │ │ │ │ + ldr r0, [pc, #2416] @ 45cf74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 45cf60 │ │ │ │ + ldr r0, [pc, #2408] @ 45cf78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 45cf64 │ │ │ │ + ldr r0, [pc, #2400] @ 45cf7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 45cf68 │ │ │ │ + ldr r0, [pc, #2392] @ 45cf80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 45cf6c │ │ │ │ + ldr r0, [pc, #2384] @ 45cf84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 45cf70 │ │ │ │ + ldr r0, [pc, #2376] @ 45cf88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 45cf74 │ │ │ │ + ldr r0, [pc, #2368] @ 45cf8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 45cf78 │ │ │ │ + ldr r0, [pc, #2360] @ 45cf90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 45cf7c │ │ │ │ + ldr r0, [pc, #2352] @ 45cf94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 45cf80 │ │ │ │ + ldr r0, [pc, #2344] @ 45cf98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 45cf84 │ │ │ │ + ldr r0, [pc, #2336] @ 45cf9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 45cf88 │ │ │ │ + ldr r0, [pc, #2328] @ 45cfa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 45cf8c │ │ │ │ + ldr r0, [pc, #2320] @ 45cfa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 45cf90 │ │ │ │ + ldr r0, [pc, #2312] @ 45cfa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 45cf94 │ │ │ │ + ldr r0, [pc, #2304] @ 45cfac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 45cf98 │ │ │ │ + ldr r0, [pc, #2296] @ 45cfb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 45cf9c │ │ │ │ + ldr r0, [pc, #2288] @ 45cfb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 45cfa0 │ │ │ │ + ldr r0, [pc, #2280] @ 45cfb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 45cfa4 │ │ │ │ + ldr r0, [pc, #2272] @ 45cfbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 45cfa8 │ │ │ │ + ldr r0, [pc, #2264] @ 45cfc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 45cfac │ │ │ │ + ldr r0, [pc, #2256] @ 45cfc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 45cfb0 │ │ │ │ + ldr r0, [pc, #2248] @ 45cfc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 45cfb4 │ │ │ │ + ldr r0, [pc, #2240] @ 45cfcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 45cfb8 │ │ │ │ + ldr r0, [pc, #2232] @ 45cfd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 45cfbc │ │ │ │ + ldr r0, [pc, #2224] @ 45cfd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 45cfc0 │ │ │ │ + ldr r0, [pc, #2216] @ 45cfd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 45cfc4 │ │ │ │ + ldr r0, [pc, #2208] @ 45cfdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 45cfc8 │ │ │ │ + ldr r0, [pc, #2200] @ 45cfe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 45cfcc │ │ │ │ + ldr r0, [pc, #2192] @ 45cfe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 45cfd0 │ │ │ │ + ldr r0, [pc, #2184] @ 45cfe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 45cfd4 │ │ │ │ + ldr r0, [pc, #2176] @ 45cfec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 45cfd8 │ │ │ │ + ldr r0, [pc, #2168] @ 45cff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 45cfdc │ │ │ │ + ldr r0, [pc, #2160] @ 45cff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 45cfe0 │ │ │ │ + ldr r0, [pc, #2152] @ 45cff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 45cfe4 │ │ │ │ + ldr r0, [pc, #2144] @ 45cffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 45cfe8 │ │ │ │ + ldr r0, [pc, #2136] @ 45d000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 45cfec │ │ │ │ + ldr r0, [pc, #2128] @ 45d004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 45cff0 │ │ │ │ + ldr r0, [pc, #2120] @ 45d008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 45cff4 │ │ │ │ + ldr r0, [pc, #2112] @ 45d00c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 45cff8 │ │ │ │ + ldr r0, [pc, #2104] @ 45d010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 45cffc │ │ │ │ + ldr r0, [pc, #2096] @ 45d014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 45d000 │ │ │ │ + ldr r0, [pc, #2088] @ 45d018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 45d004 │ │ │ │ + ldr r0, [pc, #2080] @ 45d01c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 45d008 │ │ │ │ + ldr r0, [pc, #2072] @ 45d020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 45d00c │ │ │ │ + ldr r0, [pc, #2064] @ 45d024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 45d010 │ │ │ │ + ldr r0, [pc, #2056] @ 45d028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 45d014 │ │ │ │ + ldr r0, [pc, #2048] @ 45d02c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 45d018 │ │ │ │ + ldr r0, [pc, #2040] @ 45d030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 45d01c │ │ │ │ + ldr r0, [pc, #2032] @ 45d034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 45d020 │ │ │ │ + ldr r0, [pc, #2024] @ 45d038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 45d024 │ │ │ │ + ldr r0, [pc, #2016] @ 45d03c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 45d028 │ │ │ │ + ldr r0, [pc, #2008] @ 45d040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 45d02c │ │ │ │ + ldr r0, [pc, #2000] @ 45d044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 45d030 │ │ │ │ + ldr r0, [pc, #1992] @ 45d048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 45d034 │ │ │ │ + ldr r0, [pc, #1984] @ 45d04c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 45d038 │ │ │ │ + ldr r0, [pc, #1976] @ 45d050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 45d03c │ │ │ │ + ldr r0, [pc, #1968] @ 45d054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 45d040 │ │ │ │ + ldr r0, [pc, #1960] @ 45d058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 45d044 │ │ │ │ + ldr r0, [pc, #1952] @ 45d05c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 45d048 │ │ │ │ + ldr r0, [pc, #1944] @ 45d060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 45d04c │ │ │ │ + ldr r0, [pc, #1936] @ 45d064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 45d050 │ │ │ │ + ldr r0, [pc, #1928] @ 45d068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 45d054 │ │ │ │ + ldr r0, [pc, #1920] @ 45d06c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 45d058 │ │ │ │ + ldr r0, [pc, #1912] @ 45d070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 45d05c │ │ │ │ + ldr r0, [pc, #1904] @ 45d074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 45d060 │ │ │ │ + ldr r0, [pc, #1896] @ 45d078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 45d064 │ │ │ │ + ldr r0, [pc, #1888] @ 45d07c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 45d068 │ │ │ │ + ldr r0, [pc, #1880] @ 45d080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 45d06c │ │ │ │ + ldr r0, [pc, #1872] @ 45d084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 45d070 │ │ │ │ + ldr r0, [pc, #1864] @ 45d088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 45d074 │ │ │ │ + ldr r0, [pc, #1856] @ 45d08c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 45d078 │ │ │ │ + ldr r0, [pc, #1848] @ 45d090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 45d07c │ │ │ │ + ldr r0, [pc, #1840] @ 45d094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 45d080 │ │ │ │ + ldr r0, [pc, #1832] @ 45d098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 45d084 │ │ │ │ + ldr r0, [pc, #1824] @ 45d09c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 45d088 │ │ │ │ + ldr r0, [pc, #1816] @ 45d0a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 45d08c │ │ │ │ + ldr r0, [pc, #1808] @ 45d0a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 45d090 │ │ │ │ + ldr r0, [pc, #1800] @ 45d0a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 45d094 │ │ │ │ + ldr r0, [pc, #1792] @ 45d0ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 45d098 │ │ │ │ + ldr r0, [pc, #1784] @ 45d0b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 45d09c │ │ │ │ + ldr r0, [pc, #1776] @ 45d0b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 45d0a0 │ │ │ │ + ldr r0, [pc, #1768] @ 45d0b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 45d0a4 │ │ │ │ + ldr r0, [pc, #1760] @ 45d0bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 45d0a8 │ │ │ │ + ldr r0, [pc, #1752] @ 45d0c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 45d0ac │ │ │ │ + ldr r0, [pc, #1744] @ 45d0c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 45d0b0 │ │ │ │ + ldr r0, [pc, #1736] @ 45d0c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 45d0b4 │ │ │ │ + ldr r0, [pc, #1728] @ 45d0cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 45d0b8 │ │ │ │ + ldr r0, [pc, #1720] @ 45d0d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 45d0bc │ │ │ │ + ldr r0, [pc, #1712] @ 45d0d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 45d0c0 │ │ │ │ + ldr r0, [pc, #1704] @ 45d0d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 45d0c4 │ │ │ │ + ldr r0, [pc, #1696] @ 45d0dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 45d0c8 │ │ │ │ + ldr r0, [pc, #1688] @ 45d0e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 45d0cc │ │ │ │ + ldr r0, [pc, #1680] @ 45d0e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 45d0d0 │ │ │ │ + ldr r0, [pc, #1672] @ 45d0e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 45d0d4 │ │ │ │ + ldr r0, [pc, #1664] @ 45d0ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 45d0d8 │ │ │ │ + ldr r0, [pc, #1656] @ 45d0f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 45d0dc │ │ │ │ + ldr r0, [pc, #1648] @ 45d0f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 45d0e0 │ │ │ │ + ldr r0, [pc, #1640] @ 45d0f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 45d0e4 │ │ │ │ + ldr r0, [pc, #1632] @ 45d0fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 45d0e8 │ │ │ │ + ldr r0, [pc, #1624] @ 45d100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 45d0ec │ │ │ │ + ldr r0, [pc, #1616] @ 45d104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 45d0f0 │ │ │ │ + ldr r0, [pc, #1608] @ 45d108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 45d0f4 │ │ │ │ + ldr r0, [pc, #1600] @ 45d10c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 45d0f8 │ │ │ │ + ldr r0, [pc, #1592] @ 45d110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 45d0fc │ │ │ │ + ldr r0, [pc, #1584] @ 45d114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 45d100 │ │ │ │ + ldr r0, [pc, #1576] @ 45d118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 45d104 │ │ │ │ + ldr r0, [pc, #1568] @ 45d11c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 45d108 │ │ │ │ + ldr r0, [pc, #1560] @ 45d120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 45d10c │ │ │ │ + ldr r0, [pc, #1552] @ 45d124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 45d110 │ │ │ │ + ldr r0, [pc, #1544] @ 45d128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 45d114 │ │ │ │ + ldr r0, [pc, #1536] @ 45d12c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 45d118 │ │ │ │ + ldr r0, [pc, #1528] @ 45d130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 45d11c │ │ │ │ + ldr r0, [pc, #1520] @ 45d134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 45d120 │ │ │ │ + ldr r0, [pc, #1512] @ 45d138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 45d124 │ │ │ │ + ldr r0, [pc, #1504] @ 45d13c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 45d128 │ │ │ │ + ldr r0, [pc, #1496] @ 45d140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 45d12c │ │ │ │ + ldr r0, [pc, #1488] @ 45d144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 45d130 │ │ │ │ + ldr r0, [pc, #1480] @ 45d148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 45d134 │ │ │ │ + ldr r0, [pc, #1472] @ 45d14c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 45d138 │ │ │ │ + ldr r0, [pc, #1464] @ 45d150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 45d13c │ │ │ │ + ldr r0, [pc, #1456] @ 45d154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 45d140 │ │ │ │ + ldr r0, [pc, #1448] @ 45d158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 45d144 │ │ │ │ + ldr r0, [pc, #1440] @ 45d15c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 45d148 │ │ │ │ + ldr r0, [pc, #1432] @ 45d160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 45d14c │ │ │ │ + ldr r0, [pc, #1424] @ 45d164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 45d150 │ │ │ │ + ldr r0, [pc, #1416] @ 45d168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 45d154 │ │ │ │ + ldr r0, [pc, #1408] @ 45d16c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 45d158 │ │ │ │ + ldr r0, [pc, #1400] @ 45d170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 45d15c │ │ │ │ + ldr r0, [pc, #1392] @ 45d174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 45d160 │ │ │ │ + ldr r0, [pc, #1384] @ 45d178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 45d164 │ │ │ │ + ldr r0, [pc, #1376] @ 45d17c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 45d168 │ │ │ │ + ldr r0, [pc, #1368] @ 45d180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 45d16c │ │ │ │ + ldr r0, [pc, #1360] @ 45d184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 45d170 │ │ │ │ + ldr r0, [pc, #1352] @ 45d188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 45d174 │ │ │ │ + ldr r0, [pc, #1344] @ 45d18c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 45d178 │ │ │ │ + ldr r0, [pc, #1336] @ 45d190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 45d17c │ │ │ │ + ldr r0, [pc, #1328] @ 45d194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 45d180 │ │ │ │ + ldr r0, [pc, #1320] @ 45d198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 45d184 │ │ │ │ + ldr r0, [pc, #1312] @ 45d19c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 45d188 │ │ │ │ + ldr r0, [pc, #1304] @ 45d1a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 45d18c │ │ │ │ + ldr r0, [pc, #1296] @ 45d1a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 45d190 │ │ │ │ + ldr r0, [pc, #1288] @ 45d1a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 45d194 │ │ │ │ + ldr r0, [pc, #1280] @ 45d1ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 45d198 │ │ │ │ + ldr r0, [pc, #1272] @ 45d1b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 45d19c │ │ │ │ + ldr r0, [pc, #1264] @ 45d1b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 45d1a0 │ │ │ │ + ldr r0, [pc, #1256] @ 45d1b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 45d1a4 │ │ │ │ + ldr r0, [pc, #1248] @ 45d1bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 45d1a8 │ │ │ │ + ldr r0, [pc, #1240] @ 45d1c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 45d1ac │ │ │ │ + ldr r0, [pc, #1232] @ 45d1c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 45d1b0 │ │ │ │ + ldr r0, [pc, #1224] @ 45d1c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 45d1b4 │ │ │ │ + ldr r0, [pc, #1216] @ 45d1cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 45d1b8 │ │ │ │ + ldr r0, [pc, #1208] @ 45d1d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 45d1bc │ │ │ │ + ldr r0, [pc, #1200] @ 45d1d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 45d1c0 │ │ │ │ + ldr r0, [pc, #1192] @ 45d1d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 45d1c4 │ │ │ │ + ldr r0, [pc, #1184] @ 45d1dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 45d1c8 │ │ │ │ + ldr r0, [pc, #1176] @ 45d1e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 45d1cc │ │ │ │ + ldr r0, [pc, #1168] @ 45d1e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 45d1d0 │ │ │ │ + ldr r0, [pc, #1160] @ 45d1e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 45d1d4 │ │ │ │ + ldr r0, [pc, #1152] @ 45d1ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 45d1d8 │ │ │ │ + ldr r0, [pc, #1144] @ 45d1f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 45d1dc │ │ │ │ + ldr r0, [pc, #1136] @ 45d1f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 45d1e0 │ │ │ │ + ldr r0, [pc, #1128] @ 45d1f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 45d1e4 │ │ │ │ + ldr r0, [pc, #1120] @ 45d1fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 45d1e8 │ │ │ │ + ldr r0, [pc, #1112] @ 45d200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 45d1ec │ │ │ │ + ldr r0, [pc, #1104] @ 45d204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 45d1f0 │ │ │ │ + ldr r0, [pc, #1096] @ 45d208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 45d1f4 │ │ │ │ + ldr r0, [pc, #1088] @ 45d20c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 45d1f8 │ │ │ │ + ldr r0, [pc, #1080] @ 45d210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 45d1fc │ │ │ │ + ldr r0, [pc, #1072] @ 45d214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 45d200 │ │ │ │ + ldr r0, [pc, #1064] @ 45d218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 45d204 │ │ │ │ + ldr r0, [pc, #1056] @ 45d21c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 45d208 │ │ │ │ + ldr r0, [pc, #1048] @ 45d220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 45d20c │ │ │ │ + ldr r0, [pc, #1040] @ 45d224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 45d210 │ │ │ │ + ldr r0, [pc, #1032] @ 45d228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 45d214 │ │ │ │ + ldr r0, [pc, #1024] @ 45d22c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 45d218 │ │ │ │ + ldr r0, [pc, #1016] @ 45d230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 45d21c │ │ │ │ + ldr r0, [pc, #1008] @ 45d234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 45d220 │ │ │ │ + ldr r0, [pc, #1000] @ 45d238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 45d224 │ │ │ │ + ldr r0, [pc, #992] @ 45d23c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 45d228 │ │ │ │ + ldr r0, [pc, #984] @ 45d240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 45d22c │ │ │ │ + ldr r0, [pc, #976] @ 45d244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 45d230 │ │ │ │ + ldr r0, [pc, #968] @ 45d248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 45d234 │ │ │ │ + ldr r0, [pc, #960] @ 45d24c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 45d238 │ │ │ │ + ldr r0, [pc, #952] @ 45d250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 45d23c │ │ │ │ + ldr r0, [pc, #944] @ 45d254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 45d240 │ │ │ │ + ldr r0, [pc, #936] @ 45d258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 45d244 │ │ │ │ + ldr r0, [pc, #928] @ 45d25c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 45d248 │ │ │ │ + ldr r0, [pc, #920] @ 45d260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 45d24c │ │ │ │ + ldr r0, [pc, #912] @ 45d264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 45d250 │ │ │ │ + ldr r0, [pc, #904] @ 45d268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 45d254 │ │ │ │ + ldr r0, [pc, #896] @ 45d26c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 45d258 │ │ │ │ + ldr r0, [pc, #888] @ 45d270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 45d25c │ │ │ │ + ldr r0, [pc, #880] @ 45d274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 45d260 │ │ │ │ + ldr r0, [pc, #872] @ 45d278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 45d264 │ │ │ │ + ldr r0, [pc, #864] @ 45d27c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 45d268 │ │ │ │ + ldr r0, [pc, #856] @ 45d280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 45d26c │ │ │ │ + ldr r0, [pc, #848] @ 45d284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 45d270 │ │ │ │ + ldr r0, [pc, #840] @ 45d288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 45d274 │ │ │ │ + ldr r0, [pc, #832] @ 45d28c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 45d278 │ │ │ │ + ldr r0, [pc, #824] @ 45d290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 45d27c │ │ │ │ + ldr r0, [pc, #816] @ 45d294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r8, ip, r0, ror #19 │ │ │ │ - ldrsheq r6, [ip], #220 @ 0xdc │ │ │ │ - sbcseq r8, ip, ip, lsr #19 │ │ │ │ - sbcseq r6, ip, r8, asr #27 │ │ │ │ - sbcseq r8, ip, r8, ror r9 │ │ │ │ - smullseq r6, ip, r4, sp │ │ │ │ - sbcseq r8, ip, r4, asr #18 │ │ │ │ - sbcseq r6, ip, r0, ror #26 │ │ │ │ - sbcseq r8, ip, r0, lsl r9 │ │ │ │ - sbcseq r6, ip, ip, lsr #26 │ │ │ │ - ldrsbeq r8, [ip], #140 @ 0x8c │ │ │ │ - ldrsheq r6, [ip], #200 @ 0xc8 │ │ │ │ - sbcseq r8, ip, r8, lsr #17 │ │ │ │ - sbcseq r6, ip, r4, asr #25 │ │ │ │ - sbcseq r8, ip, r4, ror r8 │ │ │ │ - smullseq r6, ip, r0, ip │ │ │ │ - sbcseq r8, ip, r0, asr #16 │ │ │ │ - sbcseq r6, ip, ip, asr ip │ │ │ │ - sbcseq r8, ip, ip, lsl #16 │ │ │ │ - sbcseq r6, ip, r8, lsr #24 │ │ │ │ - ldrsbeq r8, [ip], #120 @ 0x78 │ │ │ │ - ldrsheq r6, [ip], #180 @ 0xb4 │ │ │ │ - sbcseq r8, ip, r4, lsr #15 │ │ │ │ - sbcseq r6, ip, r0, asr #23 │ │ │ │ - sbcseq r8, ip, r0, ror r7 │ │ │ │ - sbcseq r6, ip, ip, lsl #23 │ │ │ │ - sbcseq r8, ip, ip, lsr r7 │ │ │ │ - sbcseq r6, ip, r8, asr fp │ │ │ │ - sbcseq r8, ip, r8, lsl #14 │ │ │ │ - sbcseq r6, ip, r4, lsr #22 │ │ │ │ - ldrsbeq r8, [ip], #100 @ 0x64 │ │ │ │ - ldrsheq r6, [ip], #160 @ 0xa0 │ │ │ │ - sbcseq r8, ip, r0, lsr #13 │ │ │ │ - ldrheq r6, [ip], #172 @ 0xac │ │ │ │ - sbcseq r8, ip, ip, ror #12 │ │ │ │ - sbcseq r6, ip, r8, lsl #21 │ │ │ │ - sbcseq r8, ip, r8, lsr r6 │ │ │ │ - sbcseq r6, ip, r4, asr sl │ │ │ │ - sbcseq r8, ip, r4, lsl #12 │ │ │ │ - sbcseq r6, ip, r0, lsr #20 │ │ │ │ - ldrsbeq r8, [ip], #80 @ 0x50 │ │ │ │ - sbcseq r6, ip, ip, ror #19 │ │ │ │ - smullseq r8, ip, ip, r5 │ │ │ │ - ldrheq r6, [ip], #152 @ 0x98 │ │ │ │ - sbcseq r8, ip, r8, ror #10 │ │ │ │ - sbcseq r6, ip, r4, lsl #19 │ │ │ │ - sbcseq r8, ip, r4, lsr r5 │ │ │ │ - sbcseq r6, ip, r0, asr r9 │ │ │ │ - sbcseq r8, ip, r0, lsl #10 │ │ │ │ - sbcseq r6, ip, ip, lsl r9 │ │ │ │ - sbcseq r8, ip, ip, asr #9 │ │ │ │ - sbcseq r6, ip, r8, ror #17 │ │ │ │ - smullseq r8, ip, r8, r4 │ │ │ │ - ldrheq r6, [ip], #132 @ 0x84 │ │ │ │ - sbcseq r8, ip, r4, ror #8 │ │ │ │ - sbcseq r6, ip, r0, lsl #17 │ │ │ │ - sbcseq r8, ip, r0, lsr r4 │ │ │ │ - sbcseq r6, ip, ip, asr #16 │ │ │ │ - ldrsheq r8, [ip], #60 @ 0x3c │ │ │ │ - sbcseq r6, ip, r8, lsl r8 │ │ │ │ - sbcseq r8, ip, r8, asr #7 │ │ │ │ - sbcseq r6, ip, r4, ror #15 │ │ │ │ - smullseq r8, ip, r4, r3 │ │ │ │ - ldrheq r6, [ip], #112 @ 0x70 │ │ │ │ - sbcseq r8, ip, r0, ror #6 │ │ │ │ - sbcseq r6, ip, ip, ror r7 │ │ │ │ - sbcseq r8, ip, ip, lsr #6 │ │ │ │ - sbcseq r6, ip, r8, asr #14 │ │ │ │ - ldrsheq r8, [ip], #40 @ 0x28 │ │ │ │ - sbcseq r6, ip, r4, lsl r7 │ │ │ │ - sbcseq r8, ip, r4, asr #5 │ │ │ │ - sbcseq r6, ip, r0, ror #13 │ │ │ │ - smullseq r8, ip, r0, r2 │ │ │ │ - sbcseq r6, ip, ip, lsr #13 │ │ │ │ - sbcseq r8, ip, ip, asr r2 │ │ │ │ - sbcseq r6, ip, r8, ror r6 │ │ │ │ - sbcseq r8, ip, r8, lsr #4 │ │ │ │ - sbcseq r6, ip, r4, asr #12 │ │ │ │ - ldrsheq r8, [ip], #20 │ │ │ │ - sbcseq r6, ip, r0, lsl r6 │ │ │ │ - sbcseq r8, ip, r0, asr #3 │ │ │ │ - ldrsbeq r6, [ip], #92 @ 0x5c │ │ │ │ - sbcseq r8, ip, ip, lsl #3 │ │ │ │ - sbcseq r6, ip, r8, lsr #11 │ │ │ │ - sbcseq r8, ip, r8, asr r1 │ │ │ │ - sbcseq r6, ip, r4, ror r5 │ │ │ │ - sbcseq r8, ip, r4, lsr #2 │ │ │ │ - sbcseq r6, ip, r0, asr #10 │ │ │ │ - ldrsheq r8, [ip], #0 │ │ │ │ - sbcseq r6, ip, ip, lsl #10 │ │ │ │ - ldrheq r8, [ip], #12 │ │ │ │ - ldrsbeq r6, [ip], #72 @ 0x48 │ │ │ │ - sbcseq r8, ip, r8, lsl #1 │ │ │ │ - sbcseq r6, ip, r4, lsr #9 │ │ │ │ - sbcseq r8, ip, r4, asr r0 │ │ │ │ - sbcseq r6, ip, r0, ror r4 │ │ │ │ - sbcseq r8, ip, r4, lsr #32 │ │ │ │ - sbcseq r6, ip, ip, lsr r4 │ │ │ │ - ldrsheq r7, [ip], #244 @ 0xf4 │ │ │ │ - sbcseq r6, ip, r8, lsl #8 │ │ │ │ - sbcseq r7, ip, r4, asr #31 │ │ │ │ - ldrsbeq r6, [ip], #52 @ 0x34 │ │ │ │ - smullseq r7, ip, r4, pc @ │ │ │ │ - sbcseq r6, ip, r0, lsr #7 │ │ │ │ - sbcseq r7, ip, r4, ror #30 │ │ │ │ - sbcseq r6, ip, ip, ror #6 │ │ │ │ - sbcseq r7, ip, r4, lsr pc │ │ │ │ - sbcseq r6, ip, r8, lsr r3 │ │ │ │ - sbcseq r7, ip, r4, lsl #30 │ │ │ │ - sbcseq r6, ip, r4, lsl #6 │ │ │ │ - ldrsbeq r7, [ip], #228 @ 0xe4 │ │ │ │ - ldrsbeq r6, [ip], #32 │ │ │ │ - sbcseq r7, ip, r4, lsr #29 │ │ │ │ - smullseq r6, ip, ip, r2 │ │ │ │ - sbcseq r7, ip, r4, ror lr │ │ │ │ - sbcseq r6, ip, r8, ror #4 │ │ │ │ - sbcseq r6, ip, r8, lsr r2 │ │ │ │ - sbcseq r6, ip, r8, lsl #4 │ │ │ │ - ldrsbeq r6, [ip], #24 │ │ │ │ - sbcseq r6, ip, r8, lsr #3 │ │ │ │ - sbcseq r6, ip, r8, ror r1 │ │ │ │ - sbcseq r6, ip, r8, asr #2 │ │ │ │ - sbcseq r6, ip, r8, lsl r1 │ │ │ │ - sbcseq r6, ip, r8, ror #1 │ │ │ │ - ldrheq r6, [ip], #8 │ │ │ │ - sbcseq r6, ip, r8, lsl #1 │ │ │ │ - sbcseq r6, ip, r8, asr r0 │ │ │ │ - sbcseq r6, ip, r8, lsr #32 │ │ │ │ - ldrsheq r5, [ip], #248 @ 0xf8 │ │ │ │ - sbcseq r5, ip, r8, asr #31 │ │ │ │ - smullseq r5, ip, r8, pc @ │ │ │ │ - sbcseq r5, ip, r8, ror #30 │ │ │ │ - sbcseq r5, ip, r8, lsr pc │ │ │ │ - sbcseq r5, ip, r8, lsl #30 │ │ │ │ - ldrsbeq r5, [ip], #232 @ 0xe8 │ │ │ │ - sbcseq r5, ip, r8, lsr #29 │ │ │ │ - sbcseq r5, ip, r8, ror lr │ │ │ │ - sbcseq r5, ip, r8, asr #28 │ │ │ │ - sbcseq r5, ip, r8, lsl lr │ │ │ │ - sbcseq r5, ip, r8, ror #27 │ │ │ │ - ldrheq r5, [ip], #216 @ 0xd8 │ │ │ │ - sbcseq r5, ip, r8, lsl #27 │ │ │ │ - sbcseq r5, ip, r8, asr sp │ │ │ │ - sbcseq r5, ip, r8, lsr #26 │ │ │ │ - ldrsheq r5, [ip], #200 @ 0xc8 │ │ │ │ - sbcseq r5, ip, r8, asr #25 │ │ │ │ - smullseq r5, ip, r8, ip │ │ │ │ - sbcseq r5, ip, r8, ror #24 │ │ │ │ - sbcseq r5, ip, r8, lsr ip │ │ │ │ - sbcseq r5, ip, r8, lsl #24 │ │ │ │ - ldrsbeq r5, [ip], #184 @ 0xb8 │ │ │ │ - sbcseq r5, ip, r8, lsr #23 │ │ │ │ - sbcseq r5, ip, r8, ror fp │ │ │ │ - sbcseq r5, ip, r8, asr #22 │ │ │ │ - sbcseq r5, ip, r8, lsl fp │ │ │ │ - sbcseq r5, ip, r8, ror #21 │ │ │ │ - ldrheq r5, [ip], #168 @ 0xa8 │ │ │ │ - sbcseq r5, ip, r8, lsl #21 │ │ │ │ - sbcseq r5, ip, r8, asr sl │ │ │ │ - sbcseq r5, ip, r8, lsr #20 │ │ │ │ - ldrsheq r5, [ip], #152 @ 0x98 │ │ │ │ - sbcseq r5, ip, r8, asr #19 │ │ │ │ - smullseq r5, ip, r8, r9 │ │ │ │ - sbcseq r5, ip, r8, ror #18 │ │ │ │ - sbcseq r5, ip, r8, lsr r9 │ │ │ │ - sbcseq r5, ip, r8, lsl #18 │ │ │ │ - ldrsbeq r5, [ip], #136 @ 0x88 │ │ │ │ - sbcseq r5, ip, r8, lsr #17 │ │ │ │ - sbcseq r5, ip, r8, ror r8 │ │ │ │ - sbcseq r5, ip, r8, asr #16 │ │ │ │ - sbcseq r5, ip, r8, lsl r8 │ │ │ │ - sbcseq r5, ip, r8, ror #15 │ │ │ │ - ldrheq r5, [ip], #120 @ 0x78 │ │ │ │ - sbcseq r5, ip, r8, lsl #15 │ │ │ │ - sbcseq r5, ip, r8, asr r7 │ │ │ │ - sbcseq r5, ip, r8, lsr #14 │ │ │ │ - ldrsheq r5, [ip], #104 @ 0x68 │ │ │ │ - sbcseq r5, ip, r8, asr #13 │ │ │ │ - smullseq r5, ip, r8, r6 │ │ │ │ - sbcseq r5, ip, r8, ror #12 │ │ │ │ - sbcseq r5, ip, r8, lsr r6 │ │ │ │ - sbcseq r5, ip, r8, lsl #12 │ │ │ │ - ldrsbeq r5, [ip], #88 @ 0x58 │ │ │ │ - sbcseq r5, ip, r8, lsr #11 │ │ │ │ - sbcseq r5, ip, r8, ror r5 │ │ │ │ - sbcseq r5, ip, r8, asr #10 │ │ │ │ - sbcseq r5, ip, r8, lsl r5 │ │ │ │ - sbcseq r5, ip, r8, ror #9 │ │ │ │ - ldrheq r5, [ip], #72 @ 0x48 │ │ │ │ - sbcseq r5, ip, r8, lsl #9 │ │ │ │ - sbcseq r5, ip, r8, asr r4 │ │ │ │ - sbcseq r5, ip, r8, lsr #8 │ │ │ │ - ldrsheq r5, [ip], #56 @ 0x38 │ │ │ │ - sbcseq r5, ip, r8, asr #7 │ │ │ │ - smullseq r5, ip, r8, r3 │ │ │ │ - sbcseq r5, ip, r8, ror #6 │ │ │ │ - sbcseq r5, ip, r8, lsr r3 │ │ │ │ - sbcseq r5, ip, r8, lsl #6 │ │ │ │ - ldrsbeq r5, [ip], #40 @ 0x28 │ │ │ │ - sbcseq r5, ip, r8, lsr #5 │ │ │ │ - sbcseq r5, ip, r8, ror r2 │ │ │ │ - sbcseq r5, ip, r8, asr #4 │ │ │ │ - sbcseq r5, ip, r8, lsl r2 │ │ │ │ - sbcseq r5, ip, r8, ror #3 │ │ │ │ - sbcseq r4, ip, r4, asr fp │ │ │ │ - sbcseq r4, ip, r4, lsr #22 │ │ │ │ - ldrsheq r4, [ip], #164 @ 0xa4 │ │ │ │ - sbcseq r4, ip, r4, asr #21 │ │ │ │ - smullseq r4, ip, r4, sl │ │ │ │ - sbcseq r4, ip, r4, ror #20 │ │ │ │ - sbcseq r4, ip, r4, lsr sl │ │ │ │ - sbcseq r4, ip, r4, lsl #20 │ │ │ │ - ldrsbeq r4, [ip], #148 @ 0x94 │ │ │ │ - sbcseq r4, ip, r4, lsr #19 │ │ │ │ - sbcseq r4, ip, r4, ror r9 │ │ │ │ - sbcseq r4, ip, r4, asr #18 │ │ │ │ - sbcseq r4, ip, r4, lsl r9 │ │ │ │ - sbcseq r4, ip, r4, ror #17 │ │ │ │ - ldrheq r4, [ip], #132 @ 0x84 │ │ │ │ - sbcseq r4, ip, r4, lsl #17 │ │ │ │ - sbcseq r4, ip, r4, asr r8 │ │ │ │ - sbcseq r4, ip, r4, lsr #16 │ │ │ │ - ldrsheq r4, [ip], #116 @ 0x74 │ │ │ │ - sbcseq r4, ip, r4, asr #15 │ │ │ │ - smullseq r4, ip, r4, r7 │ │ │ │ - sbcseq r4, ip, r4, ror #14 │ │ │ │ - sbcseq r4, ip, r4, lsr r7 │ │ │ │ - sbcseq r4, ip, r4, lsl #14 │ │ │ │ - ldrsbeq r4, [ip], #100 @ 0x64 │ │ │ │ - sbcseq r4, ip, r4, lsr #13 │ │ │ │ - sbcseq r4, ip, r4, ror r6 │ │ │ │ - sbcseq r4, ip, r4, asr #12 │ │ │ │ - sbcseq r4, ip, r4, lsl r6 │ │ │ │ - sbcseq r4, ip, r4, ror #11 │ │ │ │ - ldrheq r4, [ip], #84 @ 0x54 │ │ │ │ - sbcseq r4, ip, r4, lsl #11 │ │ │ │ - sbcseq r4, ip, r4, asr r5 │ │ │ │ - sbcseq r4, ip, r4, lsr #10 │ │ │ │ - ldrsheq r4, [ip], #68 @ 0x44 │ │ │ │ - sbcseq r4, ip, r4, asr #9 │ │ │ │ - smullseq r4, ip, r4, r4 │ │ │ │ - sbcseq r4, ip, r4, ror #8 │ │ │ │ - sbcseq r4, ip, r4, lsr r4 │ │ │ │ - sbcseq r4, ip, r4, lsl #8 │ │ │ │ - ldrsbeq r4, [ip], #52 @ 0x34 │ │ │ │ - sbcseq r4, ip, r4, lsr #7 │ │ │ │ - sbcseq r4, ip, r4, ror r3 │ │ │ │ - sbcseq r4, ip, r4, asr #6 │ │ │ │ - sbcseq r4, ip, r4, lsl r3 │ │ │ │ - sbcseq r4, ip, r4, ror #5 │ │ │ │ - ldrheq r4, [ip], #36 @ 0x24 │ │ │ │ - sbcseq r4, ip, r4, lsl #5 │ │ │ │ - sbcseq r4, ip, r4, asr r2 │ │ │ │ - sbcseq r4, ip, r4, lsr #4 │ │ │ │ - ldrsheq r4, [ip], #20 │ │ │ │ - sbcseq r4, ip, r4, asr #3 │ │ │ │ - smullseq r4, ip, r4, r1 │ │ │ │ - sbcseq r4, ip, r4, ror #2 │ │ │ │ - sbcseq r4, ip, r4, lsr r1 │ │ │ │ - sbcseq r4, ip, r4, lsl #2 │ │ │ │ - ldrsbeq r4, [ip], #4 │ │ │ │ - sbcseq r4, ip, r4, lsr #1 │ │ │ │ - sbcseq r4, ip, r4, ror r0 │ │ │ │ - sbcseq r4, ip, r4, asr #32 │ │ │ │ - sbcseq r4, ip, r4, lsl r0 │ │ │ │ - sbcseq r3, ip, r4, ror #31 │ │ │ │ - ldrheq r3, [ip], #244 @ 0xf4 │ │ │ │ - sbcseq r3, ip, r4, lsl #31 │ │ │ │ - sbcseq r3, ip, r4, asr pc │ │ │ │ - sbcseq r3, ip, r4, lsr #30 │ │ │ │ - ldrsheq r3, [ip], #228 @ 0xe4 │ │ │ │ - sbcseq r3, ip, r4, asr #29 │ │ │ │ - smullseq r3, ip, r4, lr │ │ │ │ - sbcseq r3, ip, r4, ror #28 │ │ │ │ - sbcseq r3, ip, r4, lsr lr │ │ │ │ - sbcseq r3, ip, r4, lsl #28 │ │ │ │ - ldrsbeq r3, [ip], #212 @ 0xd4 │ │ │ │ - sbcseq r3, ip, r4, lsr #27 │ │ │ │ - sbcseq r3, ip, r4, ror sp │ │ │ │ - sbcseq r3, ip, r4, asr #26 │ │ │ │ - sbcseq r3, ip, r4, lsl sp │ │ │ │ - sbcseq r3, ip, r4, ror #25 │ │ │ │ - ldrheq r3, [ip], #196 @ 0xc4 │ │ │ │ - sbcseq r3, ip, r4, lsl #25 │ │ │ │ - sbcseq r3, ip, r4, asr ip │ │ │ │ - sbcseq r3, ip, r4, lsr #24 │ │ │ │ - ldrsheq r3, [ip], #180 @ 0xb4 │ │ │ │ - sbcseq r3, ip, r4, asr #23 │ │ │ │ - smullseq r3, ip, r4, fp │ │ │ │ - sbcseq r3, ip, r4, ror #22 │ │ │ │ - sbcseq r3, ip, r4, lsr fp │ │ │ │ - sbcseq r3, ip, r4, lsl #22 │ │ │ │ - ldrsbeq r3, [ip], #164 @ 0xa4 │ │ │ │ - sbcseq r3, ip, r4, lsr #21 │ │ │ │ - sbcseq r3, ip, r4, ror sl │ │ │ │ - sbcseq r3, ip, r4, asr #20 │ │ │ │ - sbcseq r3, ip, r4, lsl sl │ │ │ │ - sbcseq r3, ip, r4, ror #19 │ │ │ │ - ldrheq r3, [ip], #148 @ 0x94 │ │ │ │ - sbcseq r3, ip, r4, lsl #19 │ │ │ │ - sbcseq r3, ip, r4, asr r9 │ │ │ │ - sbcseq r3, ip, r4, lsr #18 │ │ │ │ - ldrsheq r3, [ip], #132 @ 0x84 │ │ │ │ - sbcseq r3, ip, r4, asr #17 │ │ │ │ - smullseq r3, ip, r4, r8 │ │ │ │ - sbcseq r3, ip, r4, ror #16 │ │ │ │ - sbcseq r3, ip, r4, lsr r8 │ │ │ │ - sbcseq r3, ip, r4, lsl #16 │ │ │ │ - ldrsbeq r3, [ip], #116 @ 0x74 │ │ │ │ - sbcseq r3, ip, r4, lsr #15 │ │ │ │ - sbcseq r3, ip, r4, ror r7 │ │ │ │ - sbcseq r3, ip, r4, asr #14 │ │ │ │ - sbcseq r3, ip, r4, lsl r7 │ │ │ │ - sbcseq r3, ip, r4, ror #13 │ │ │ │ - ldrheq r3, [ip], #100 @ 0x64 │ │ │ │ - sbcseq r3, ip, r4, lsl #13 │ │ │ │ - sbcseq r3, ip, r4, asr r6 │ │ │ │ - sbcseq r3, ip, r4, lsr #12 │ │ │ │ - ldrsheq r3, [ip], #84 @ 0x54 │ │ │ │ - sbcseq r3, ip, r4, asr #11 │ │ │ │ - smullseq r3, ip, r4, r5 │ │ │ │ - sbcseq r3, ip, r4, ror #10 │ │ │ │ - sbcseq r3, ip, r4, lsr r5 │ │ │ │ - sbcseq r3, ip, r4, lsl #10 │ │ │ │ - ldrsbeq r3, [ip], #68 @ 0x44 │ │ │ │ - sbcseq r3, ip, r4, lsr #9 │ │ │ │ - sbcseq r3, ip, r4, ror r4 │ │ │ │ - sbcseq r3, ip, r4, asr #8 │ │ │ │ - sbcseq r3, ip, r4, lsl r4 │ │ │ │ - sbcseq r3, ip, r4, ror #7 │ │ │ │ - ldrheq r3, [ip], #52 @ 0x34 │ │ │ │ - sbcseq r3, ip, r4, lsl #7 │ │ │ │ - sbcseq r3, ip, r4, asr r3 │ │ │ │ - sbcseq r3, ip, r4, lsr #6 │ │ │ │ - ldrsheq r3, [ip], #36 @ 0x24 │ │ │ │ - sbcseq r3, ip, r4, asr #5 │ │ │ │ - smullseq r3, ip, r4, r2 │ │ │ │ - sbcseq r3, ip, r4, ror #4 │ │ │ │ - sbcseq r3, ip, r4, lsr r2 │ │ │ │ - sbcseq r3, ip, r4, lsl #4 │ │ │ │ - ldrsbeq r3, [ip], #20 │ │ │ │ - sbcseq r3, ip, r4, lsr #3 │ │ │ │ - sbcseq r3, ip, r4, ror r1 │ │ │ │ - sbcseq r3, ip, r4, asr #2 │ │ │ │ - sbcseq r3, ip, r4, lsl r1 │ │ │ │ - sbcseq r3, ip, r4, ror #1 │ │ │ │ - ldrheq r3, [ip], #4 │ │ │ │ - sbcseq r3, ip, r4, lsl #1 │ │ │ │ - sbcseq r3, ip, r4, asr r0 │ │ │ │ - sbcseq r3, ip, r4, lsr #32 │ │ │ │ - ldrsheq r2, [ip], #244 @ 0xf4 │ │ │ │ - sbcseq r2, ip, r4, asr #31 │ │ │ │ - smullseq r2, ip, r4, pc @ │ │ │ │ - sbcseq r2, ip, r4, ror #30 │ │ │ │ - sbcseq r2, ip, r4, lsr pc │ │ │ │ - sbcseq r2, ip, r4, lsl #30 │ │ │ │ - ldrsbeq r2, [ip], #228 @ 0xe4 │ │ │ │ - sbcseq r2, ip, r4, lsr #29 │ │ │ │ - sbcseq r2, ip, r4, ror lr │ │ │ │ - sbcseq r2, ip, r4, asr #28 │ │ │ │ - sbcseq r2, ip, r4, lsl lr │ │ │ │ - sbcseq r2, ip, r4, ror #27 │ │ │ │ - ldrheq r2, [ip], #212 @ 0xd4 │ │ │ │ - sbcseq r2, ip, r4, lsl #27 │ │ │ │ - sbcseq r2, ip, r4, asr sp │ │ │ │ - sbcseq r2, ip, r4, lsr #26 │ │ │ │ - ldrsheq r2, [ip], #196 @ 0xc4 │ │ │ │ - sbcseq r2, ip, r4, asr #25 │ │ │ │ - smullseq r2, ip, r4, ip │ │ │ │ - sbcseq r2, ip, r4, ror #24 │ │ │ │ - sbcseq r2, ip, r0, lsl ip │ │ │ │ - sbcseq r2, ip, r8, lsr #24 │ │ │ │ - sbcseq r2, ip, r0, asr #23 │ │ │ │ - sbcseq r2, ip, r0, lsr #23 │ │ │ │ - sbcseq r2, ip, r0, lsl #23 │ │ │ │ - sbcseq r2, ip, r0, ror #22 │ │ │ │ - sbcseq r2, ip, r0, asr #22 │ │ │ │ - sbcseq r2, ip, r0, lsr #22 │ │ │ │ - sbcseq r2, ip, r0, lsl #22 │ │ │ │ - sbcseq r2, ip, r0, ror #21 │ │ │ │ - sbcseq r2, ip, r0, asr #21 │ │ │ │ - sbcseq r2, ip, r0, lsr #21 │ │ │ │ - sbcseq r2, ip, r0, lsl #21 │ │ │ │ - sbcseq r2, ip, r0, ror #20 │ │ │ │ - sbcseq r2, ip, r0, asr #20 │ │ │ │ - sbcseq r2, ip, r0, lsr #20 │ │ │ │ - sbcseq r2, ip, r0, lsl #20 │ │ │ │ - sbcseq r2, ip, r0, ror #19 │ │ │ │ - sbcseq r2, ip, r0, asr #19 │ │ │ │ - sbcseq r2, ip, r0, lsr #19 │ │ │ │ - sbcseq r2, ip, r0, lsl #19 │ │ │ │ - sbcseq r2, ip, r0, ror #18 │ │ │ │ - sbcseq r2, ip, r0, asr #18 │ │ │ │ - sbcseq r2, ip, r0, lsr #18 │ │ │ │ - sbcseq r2, ip, r0, lsl #18 │ │ │ │ - sbcseq r2, ip, r0, ror #17 │ │ │ │ - sbcseq r2, ip, r0, asr #17 │ │ │ │ - sbcseq r2, ip, r0, lsr #17 │ │ │ │ - sbcseq r2, ip, r0, lsl #17 │ │ │ │ - sbcseq r2, ip, r0, ror #16 │ │ │ │ - sbcseq r2, ip, r0, asr #16 │ │ │ │ - sbcseq r2, ip, r0, lsr #16 │ │ │ │ - sbcseq r2, ip, r0, lsl #16 │ │ │ │ - sbcseq r2, ip, r0, ror #15 │ │ │ │ - sbcseq r2, ip, ip, lsr #15 │ │ │ │ - sbcseq r2, ip, r4, ror r7 │ │ │ │ - sbcseq r2, ip, ip, lsr r7 │ │ │ │ - sbcseq r2, ip, r4, lsl #14 │ │ │ │ - ldrsbeq r2, [ip], #96 @ 0x60 │ │ │ │ - ldr r0, [pc, #-828] @ 45d280 │ │ │ │ + ldrsbeq r8, [ip], #152 @ 0x98 │ │ │ │ + ldrsheq r6, [ip], #212 @ 0xd4 │ │ │ │ + sbcseq r8, ip, r4, lsr #19 │ │ │ │ + sbcseq r6, ip, r0, asr #27 │ │ │ │ + sbcseq r8, ip, r0, ror r9 │ │ │ │ + sbcseq r6, ip, ip, lsl #27 │ │ │ │ + sbcseq r8, ip, ip, lsr r9 │ │ │ │ + sbcseq r6, ip, r8, asr sp │ │ │ │ + sbcseq r8, ip, r8, lsl #18 │ │ │ │ + sbcseq r6, ip, r4, lsr #26 │ │ │ │ + ldrsbeq r8, [ip], #132 @ 0x84 │ │ │ │ + ldrsheq r6, [ip], #192 @ 0xc0 │ │ │ │ + sbcseq r8, ip, r0, lsr #17 │ │ │ │ + ldrheq r6, [ip], #204 @ 0xcc │ │ │ │ + sbcseq r8, ip, ip, ror #16 │ │ │ │ + sbcseq r6, ip, r8, lsl #25 │ │ │ │ + sbcseq r8, ip, r8, lsr r8 │ │ │ │ + sbcseq r6, ip, r4, asr ip │ │ │ │ + sbcseq r8, ip, r4, lsl #16 │ │ │ │ + sbcseq r6, ip, r0, lsr #24 │ │ │ │ + ldrsbeq r8, [ip], #112 @ 0x70 │ │ │ │ + sbcseq r6, ip, ip, ror #23 │ │ │ │ + smullseq r8, ip, ip, r7 │ │ │ │ + ldrheq r6, [ip], #184 @ 0xb8 │ │ │ │ + sbcseq r8, ip, r8, ror #14 │ │ │ │ + sbcseq r6, ip, r4, lsl #23 │ │ │ │ + sbcseq r8, ip, r4, lsr r7 │ │ │ │ + sbcseq r6, ip, r0, asr fp │ │ │ │ + sbcseq r8, ip, r0, lsl #14 │ │ │ │ + sbcseq r6, ip, ip, lsl fp │ │ │ │ + sbcseq r8, ip, ip, asr #13 │ │ │ │ + sbcseq r6, ip, r8, ror #21 │ │ │ │ + smullseq r8, ip, r8, r6 │ │ │ │ + ldrheq r6, [ip], #164 @ 0xa4 │ │ │ │ + sbcseq r8, ip, r4, ror #12 │ │ │ │ + sbcseq r6, ip, r0, lsl #21 │ │ │ │ + sbcseq r8, ip, r0, lsr r6 │ │ │ │ + sbcseq r6, ip, ip, asr #20 │ │ │ │ + ldrsheq r8, [ip], #92 @ 0x5c │ │ │ │ + sbcseq r6, ip, r8, lsl sl │ │ │ │ + sbcseq r8, ip, r8, asr #11 │ │ │ │ + sbcseq r6, ip, r4, ror #19 │ │ │ │ + smullseq r8, ip, r4, r5 │ │ │ │ + ldrheq r6, [ip], #144 @ 0x90 │ │ │ │ + sbcseq r8, ip, r0, ror #10 │ │ │ │ + sbcseq r6, ip, ip, ror r9 │ │ │ │ + sbcseq r8, ip, ip, lsr #10 │ │ │ │ + sbcseq r6, ip, r8, asr #18 │ │ │ │ + ldrsheq r8, [ip], #72 @ 0x48 │ │ │ │ + sbcseq r6, ip, r4, lsl r9 │ │ │ │ + sbcseq r8, ip, r4, asr #9 │ │ │ │ + sbcseq r6, ip, r0, ror #17 │ │ │ │ + smullseq r8, ip, r0, r4 │ │ │ │ + sbcseq r6, ip, ip, lsr #17 │ │ │ │ + sbcseq r8, ip, ip, asr r4 │ │ │ │ + sbcseq r6, ip, r8, ror r8 │ │ │ │ + sbcseq r8, ip, r8, lsr #8 │ │ │ │ + sbcseq r6, ip, r4, asr #16 │ │ │ │ + ldrsheq r8, [ip], #52 @ 0x34 │ │ │ │ + sbcseq r6, ip, r0, lsl r8 │ │ │ │ + sbcseq r8, ip, r0, asr #7 │ │ │ │ + ldrsbeq r6, [ip], #124 @ 0x7c │ │ │ │ + sbcseq r8, ip, ip, lsl #7 │ │ │ │ + sbcseq r6, ip, r8, lsr #15 │ │ │ │ + sbcseq r8, ip, r8, asr r3 │ │ │ │ + sbcseq r6, ip, r4, ror r7 │ │ │ │ + sbcseq r8, ip, r4, lsr #6 │ │ │ │ + sbcseq r6, ip, r0, asr #14 │ │ │ │ + ldrsheq r8, [ip], #32 │ │ │ │ + sbcseq r6, ip, ip, lsl #14 │ │ │ │ + ldrheq r8, [ip], #44 @ 0x2c │ │ │ │ + ldrsbeq r6, [ip], #104 @ 0x68 │ │ │ │ + sbcseq r8, ip, r8, lsl #5 │ │ │ │ + sbcseq r6, ip, r4, lsr #13 │ │ │ │ + sbcseq r8, ip, r4, asr r2 │ │ │ │ + sbcseq r6, ip, r0, ror r6 │ │ │ │ + sbcseq r8, ip, r0, lsr #4 │ │ │ │ + sbcseq r6, ip, ip, lsr r6 │ │ │ │ + sbcseq r8, ip, ip, ror #3 │ │ │ │ + sbcseq r6, ip, r8, lsl #12 │ │ │ │ + ldrheq r8, [ip], #24 │ │ │ │ + ldrsbeq r6, [ip], #84 @ 0x54 │ │ │ │ + sbcseq r8, ip, r4, lsl #3 │ │ │ │ + sbcseq r6, ip, r0, lsr #11 │ │ │ │ + sbcseq r8, ip, r0, asr r1 │ │ │ │ + sbcseq r6, ip, ip, ror #10 │ │ │ │ + sbcseq r8, ip, ip, lsl r1 │ │ │ │ + sbcseq r6, ip, r8, lsr r5 │ │ │ │ + sbcseq r8, ip, r8, ror #1 │ │ │ │ + sbcseq r6, ip, r4, lsl #10 │ │ │ │ + ldrheq r8, [ip], #4 │ │ │ │ + ldrsbeq r6, [ip], #64 @ 0x40 │ │ │ │ + sbcseq r8, ip, r0, lsl #1 │ │ │ │ + smullseq r6, ip, ip, r4 │ │ │ │ + sbcseq r8, ip, ip, asr #32 │ │ │ │ + sbcseq r6, ip, r8, ror #8 │ │ │ │ + sbcseq r8, ip, ip, lsl r0 │ │ │ │ + sbcseq r6, ip, r4, lsr r4 │ │ │ │ + sbcseq r7, ip, ip, ror #31 │ │ │ │ + sbcseq r6, ip, r0, lsl #8 │ │ │ │ + ldrheq r7, [ip], #252 @ 0xfc │ │ │ │ + sbcseq r6, ip, ip, asr #7 │ │ │ │ + sbcseq r7, ip, ip, lsl #31 │ │ │ │ + smullseq r6, ip, r8, r3 │ │ │ │ + sbcseq r7, ip, ip, asr pc │ │ │ │ + sbcseq r6, ip, r4, ror #6 │ │ │ │ + sbcseq r7, ip, ip, lsr #30 │ │ │ │ + sbcseq r6, ip, r0, lsr r3 │ │ │ │ + ldrsheq r7, [ip], #236 @ 0xec │ │ │ │ + ldrsheq r6, [ip], #44 @ 0x2c │ │ │ │ + sbcseq r7, ip, ip, asr #29 │ │ │ │ + sbcseq r6, ip, r8, asr #5 │ │ │ │ + smullseq r7, ip, ip, lr │ │ │ │ + smullseq r6, ip, r4, r2 │ │ │ │ + sbcseq r7, ip, ip, ror #28 │ │ │ │ + sbcseq r6, ip, r0, ror #4 │ │ │ │ + sbcseq r6, ip, r0, lsr r2 │ │ │ │ + sbcseq r6, ip, r0, lsl #4 │ │ │ │ + ldrsbeq r6, [ip], #16 │ │ │ │ + sbcseq r6, ip, r0, lsr #3 │ │ │ │ + sbcseq r6, ip, r0, ror r1 │ │ │ │ + sbcseq r6, ip, r0, asr #2 │ │ │ │ + sbcseq r6, ip, r0, lsl r1 │ │ │ │ + sbcseq r6, ip, r0, ror #1 │ │ │ │ + ldrheq r6, [ip], #0 │ │ │ │ + sbcseq r6, ip, r0, lsl #1 │ │ │ │ + sbcseq r6, ip, r0, asr r0 │ │ │ │ + sbcseq r6, ip, r0, lsr #32 │ │ │ │ + ldrsheq r5, [ip], #240 @ 0xf0 │ │ │ │ + sbcseq r5, ip, r0, asr #31 │ │ │ │ + smullseq r5, ip, r0, pc @ │ │ │ │ + sbcseq r5, ip, r0, ror #30 │ │ │ │ + sbcseq r5, ip, r0, lsr pc │ │ │ │ + sbcseq r5, ip, r0, lsl #30 │ │ │ │ + ldrsbeq r5, [ip], #224 @ 0xe0 │ │ │ │ + sbcseq r5, ip, r0, lsr #29 │ │ │ │ + sbcseq r5, ip, r0, ror lr │ │ │ │ + sbcseq r5, ip, r0, asr #28 │ │ │ │ + sbcseq r5, ip, r0, lsl lr │ │ │ │ + sbcseq r5, ip, r0, ror #27 │ │ │ │ + ldrheq r5, [ip], #208 @ 0xd0 │ │ │ │ + sbcseq r5, ip, r0, lsl #27 │ │ │ │ + sbcseq r5, ip, r0, asr sp │ │ │ │ + sbcseq r5, ip, r0, lsr #26 │ │ │ │ + ldrsheq r5, [ip], #192 @ 0xc0 │ │ │ │ + sbcseq r5, ip, r0, asr #25 │ │ │ │ + smullseq r5, ip, r0, ip │ │ │ │ + sbcseq r5, ip, r0, ror #24 │ │ │ │ + sbcseq r5, ip, r0, lsr ip │ │ │ │ + sbcseq r5, ip, r0, lsl #24 │ │ │ │ + ldrsbeq r5, [ip], #176 @ 0xb0 │ │ │ │ + sbcseq r5, ip, r0, lsr #23 │ │ │ │ + sbcseq r5, ip, r0, ror fp │ │ │ │ + sbcseq r5, ip, r0, asr #22 │ │ │ │ + sbcseq r5, ip, r0, lsl fp │ │ │ │ + sbcseq r5, ip, r0, ror #21 │ │ │ │ + ldrheq r5, [ip], #160 @ 0xa0 │ │ │ │ + sbcseq r5, ip, r0, lsl #21 │ │ │ │ + sbcseq r5, ip, r0, asr sl │ │ │ │ + sbcseq r5, ip, r0, lsr #20 │ │ │ │ + ldrsheq r5, [ip], #144 @ 0x90 │ │ │ │ + sbcseq r5, ip, r0, asr #19 │ │ │ │ + smullseq r5, ip, r0, r9 │ │ │ │ + sbcseq r5, ip, r0, ror #18 │ │ │ │ + sbcseq r5, ip, r0, lsr r9 │ │ │ │ + sbcseq r5, ip, r0, lsl #18 │ │ │ │ + ldrsbeq r5, [ip], #128 @ 0x80 │ │ │ │ + sbcseq r5, ip, r0, lsr #17 │ │ │ │ + sbcseq r5, ip, r0, ror r8 │ │ │ │ + sbcseq r5, ip, r0, asr #16 │ │ │ │ + sbcseq r5, ip, r0, lsl r8 │ │ │ │ + sbcseq r5, ip, r0, ror #15 │ │ │ │ + ldrheq r5, [ip], #112 @ 0x70 │ │ │ │ + sbcseq r5, ip, r0, lsl #15 │ │ │ │ + sbcseq r5, ip, r0, asr r7 │ │ │ │ + sbcseq r5, ip, r0, lsr #14 │ │ │ │ + ldrsheq r5, [ip], #96 @ 0x60 │ │ │ │ + sbcseq r5, ip, r0, asr #13 │ │ │ │ + smullseq r5, ip, r0, r6 │ │ │ │ + sbcseq r5, ip, r0, ror #12 │ │ │ │ + sbcseq r5, ip, r0, lsr r6 │ │ │ │ + sbcseq r5, ip, r0, lsl #12 │ │ │ │ + ldrsbeq r5, [ip], #80 @ 0x50 │ │ │ │ + sbcseq r5, ip, r0, lsr #11 │ │ │ │ + sbcseq r5, ip, r0, ror r5 │ │ │ │ + sbcseq r5, ip, r0, asr #10 │ │ │ │ + sbcseq r5, ip, r0, lsl r5 │ │ │ │ + sbcseq r5, ip, r0, ror #9 │ │ │ │ + ldrheq r5, [ip], #64 @ 0x40 │ │ │ │ + sbcseq r5, ip, r0, lsl #9 │ │ │ │ + sbcseq r5, ip, r0, asr r4 │ │ │ │ + sbcseq r5, ip, r0, lsr #8 │ │ │ │ + ldrsheq r5, [ip], #48 @ 0x30 │ │ │ │ + sbcseq r5, ip, r0, asr #7 │ │ │ │ + smullseq r5, ip, r0, r3 │ │ │ │ + sbcseq r5, ip, r0, ror #6 │ │ │ │ + sbcseq r5, ip, r0, lsr r3 │ │ │ │ + sbcseq r5, ip, r0, lsl #6 │ │ │ │ + ldrsbeq r5, [ip], #32 │ │ │ │ + sbcseq r5, ip, r0, lsr #5 │ │ │ │ + sbcseq r5, ip, r0, ror r2 │ │ │ │ + sbcseq r5, ip, r0, asr #4 │ │ │ │ + sbcseq r5, ip, r0, lsl r2 │ │ │ │ + sbcseq r5, ip, r0, ror #3 │ │ │ │ + sbcseq r4, ip, ip, asr #22 │ │ │ │ + sbcseq r4, ip, ip, lsl fp │ │ │ │ + sbcseq r4, ip, ip, ror #21 │ │ │ │ + ldrheq r4, [ip], #172 @ 0xac │ │ │ │ + sbcseq r4, ip, ip, lsl #21 │ │ │ │ + sbcseq r4, ip, ip, asr sl │ │ │ │ + sbcseq r4, ip, ip, lsr #20 │ │ │ │ + ldrsheq r4, [ip], #156 @ 0x9c │ │ │ │ + sbcseq r4, ip, ip, asr #19 │ │ │ │ + smullseq r4, ip, ip, r9 │ │ │ │ + sbcseq r4, ip, ip, ror #18 │ │ │ │ + sbcseq r4, ip, ip, lsr r9 │ │ │ │ + sbcseq r4, ip, ip, lsl #18 │ │ │ │ + ldrsbeq r4, [ip], #140 @ 0x8c │ │ │ │ + sbcseq r4, ip, ip, lsr #17 │ │ │ │ + sbcseq r4, ip, ip, ror r8 │ │ │ │ + sbcseq r4, ip, ip, asr #16 │ │ │ │ + sbcseq r4, ip, ip, lsl r8 │ │ │ │ + sbcseq r4, ip, ip, ror #15 │ │ │ │ + ldrheq r4, [ip], #124 @ 0x7c │ │ │ │ + sbcseq r4, ip, ip, lsl #15 │ │ │ │ + sbcseq r4, ip, ip, asr r7 │ │ │ │ + sbcseq r4, ip, ip, lsr #14 │ │ │ │ + ldrsheq r4, [ip], #108 @ 0x6c │ │ │ │ + sbcseq r4, ip, ip, asr #13 │ │ │ │ + smullseq r4, ip, ip, r6 │ │ │ │ + sbcseq r4, ip, ip, ror #12 │ │ │ │ + sbcseq r4, ip, ip, lsr r6 │ │ │ │ + sbcseq r4, ip, ip, lsl #12 │ │ │ │ + ldrsbeq r4, [ip], #92 @ 0x5c │ │ │ │ + sbcseq r4, ip, ip, lsr #11 │ │ │ │ + sbcseq r4, ip, ip, ror r5 │ │ │ │ + sbcseq r4, ip, ip, asr #10 │ │ │ │ + sbcseq r4, ip, ip, lsl r5 │ │ │ │ + sbcseq r4, ip, ip, ror #9 │ │ │ │ + ldrheq r4, [ip], #76 @ 0x4c │ │ │ │ + sbcseq r4, ip, ip, lsl #9 │ │ │ │ + sbcseq r4, ip, ip, asr r4 │ │ │ │ + sbcseq r4, ip, ip, lsr #8 │ │ │ │ + ldrsheq r4, [ip], #60 @ 0x3c │ │ │ │ + sbcseq r4, ip, ip, asr #7 │ │ │ │ + smullseq r4, ip, ip, r3 │ │ │ │ + sbcseq r4, ip, ip, ror #6 │ │ │ │ + sbcseq r4, ip, ip, lsr r3 │ │ │ │ + sbcseq r4, ip, ip, lsl #6 │ │ │ │ + ldrsbeq r4, [ip], #44 @ 0x2c │ │ │ │ + sbcseq r4, ip, ip, lsr #5 │ │ │ │ + sbcseq r4, ip, ip, ror r2 │ │ │ │ + sbcseq r4, ip, ip, asr #4 │ │ │ │ + sbcseq r4, ip, ip, lsl r2 │ │ │ │ + sbcseq r4, ip, ip, ror #3 │ │ │ │ + ldrheq r4, [ip], #28 │ │ │ │ + sbcseq r4, ip, ip, lsl #3 │ │ │ │ + sbcseq r4, ip, ip, asr r1 │ │ │ │ + sbcseq r4, ip, ip, lsr #2 │ │ │ │ + ldrsheq r4, [ip], #12 │ │ │ │ + sbcseq r4, ip, ip, asr #1 │ │ │ │ + smullseq r4, ip, ip, r0 │ │ │ │ + sbcseq r4, ip, ip, rrx │ │ │ │ + sbcseq r4, ip, ip, lsr r0 │ │ │ │ + sbcseq r4, ip, ip │ │ │ │ + ldrsbeq r3, [ip], #252 @ 0xfc │ │ │ │ + sbcseq r3, ip, ip, lsr #31 │ │ │ │ + sbcseq r3, ip, ip, ror pc │ │ │ │ + sbcseq r3, ip, ip, asr #30 │ │ │ │ + sbcseq r3, ip, ip, lsl pc │ │ │ │ + sbcseq r3, ip, ip, ror #29 │ │ │ │ + ldrheq r3, [ip], #236 @ 0xec │ │ │ │ + sbcseq r3, ip, ip, lsl #29 │ │ │ │ + sbcseq r3, ip, ip, asr lr │ │ │ │ + sbcseq r3, ip, ip, lsr #28 │ │ │ │ + ldrsheq r3, [ip], #220 @ 0xdc │ │ │ │ + sbcseq r3, ip, ip, asr #27 │ │ │ │ + smullseq r3, ip, ip, sp │ │ │ │ + sbcseq r3, ip, ip, ror #26 │ │ │ │ + sbcseq r3, ip, ip, lsr sp │ │ │ │ + sbcseq r3, ip, ip, lsl #26 │ │ │ │ + ldrsbeq r3, [ip], #204 @ 0xcc │ │ │ │ + sbcseq r3, ip, ip, lsr #25 │ │ │ │ + sbcseq r3, ip, ip, ror ip │ │ │ │ + sbcseq r3, ip, ip, asr #24 │ │ │ │ + sbcseq r3, ip, ip, lsl ip │ │ │ │ + sbcseq r3, ip, ip, ror #23 │ │ │ │ + ldrheq r3, [ip], #188 @ 0xbc │ │ │ │ + sbcseq r3, ip, ip, lsl #23 │ │ │ │ + sbcseq r3, ip, ip, asr fp │ │ │ │ + sbcseq r3, ip, ip, lsr #22 │ │ │ │ + ldrsheq r3, [ip], #172 @ 0xac │ │ │ │ + sbcseq r3, ip, ip, asr #21 │ │ │ │ + smullseq r3, ip, ip, sl │ │ │ │ + sbcseq r3, ip, ip, ror #20 │ │ │ │ + sbcseq r3, ip, ip, lsr sl │ │ │ │ + sbcseq r3, ip, ip, lsl #20 │ │ │ │ + ldrsbeq r3, [ip], #156 @ 0x9c │ │ │ │ + sbcseq r3, ip, ip, lsr #19 │ │ │ │ + sbcseq r3, ip, ip, ror r9 │ │ │ │ + sbcseq r3, ip, ip, asr #18 │ │ │ │ + sbcseq r3, ip, ip, lsl r9 │ │ │ │ + sbcseq r3, ip, ip, ror #17 │ │ │ │ + ldrheq r3, [ip], #140 @ 0x8c │ │ │ │ + sbcseq r3, ip, ip, lsl #17 │ │ │ │ + sbcseq r3, ip, ip, asr r8 │ │ │ │ + sbcseq r3, ip, ip, lsr #16 │ │ │ │ + ldrsheq r3, [ip], #124 @ 0x7c │ │ │ │ + sbcseq r3, ip, ip, asr #15 │ │ │ │ + smullseq r3, ip, ip, r7 │ │ │ │ + sbcseq r3, ip, ip, ror #14 │ │ │ │ + sbcseq r3, ip, ip, lsr r7 │ │ │ │ + sbcseq r3, ip, ip, lsl #14 │ │ │ │ + ldrsbeq r3, [ip], #108 @ 0x6c │ │ │ │ + sbcseq r3, ip, ip, lsr #13 │ │ │ │ + sbcseq r3, ip, ip, ror r6 │ │ │ │ + sbcseq r3, ip, ip, asr #12 │ │ │ │ + sbcseq r3, ip, ip, lsl r6 │ │ │ │ + sbcseq r3, ip, ip, ror #11 │ │ │ │ + ldrheq r3, [ip], #92 @ 0x5c │ │ │ │ + sbcseq r3, ip, ip, lsl #11 │ │ │ │ + sbcseq r3, ip, ip, asr r5 │ │ │ │ + sbcseq r3, ip, ip, lsr #10 │ │ │ │ + ldrsheq r3, [ip], #76 @ 0x4c │ │ │ │ + sbcseq r3, ip, ip, asr #9 │ │ │ │ + smullseq r3, ip, ip, r4 │ │ │ │ + sbcseq r3, ip, ip, ror #8 │ │ │ │ + sbcseq r3, ip, ip, lsr r4 │ │ │ │ + sbcseq r3, ip, ip, lsl #8 │ │ │ │ + ldrsbeq r3, [ip], #60 @ 0x3c │ │ │ │ + sbcseq r3, ip, ip, lsr #7 │ │ │ │ + sbcseq r3, ip, ip, ror r3 │ │ │ │ + sbcseq r3, ip, ip, asr #6 │ │ │ │ + sbcseq r3, ip, ip, lsl r3 │ │ │ │ + sbcseq r3, ip, ip, ror #5 │ │ │ │ + ldrheq r3, [ip], #44 @ 0x2c │ │ │ │ + sbcseq r3, ip, ip, lsl #5 │ │ │ │ + sbcseq r3, ip, ip, asr r2 │ │ │ │ + sbcseq r3, ip, ip, lsr #4 │ │ │ │ + ldrsheq r3, [ip], #28 │ │ │ │ + sbcseq r3, ip, ip, asr #3 │ │ │ │ + smullseq r3, ip, ip, r1 │ │ │ │ + sbcseq r3, ip, ip, ror #2 │ │ │ │ + sbcseq r3, ip, ip, lsr r1 │ │ │ │ + sbcseq r3, ip, ip, lsl #2 │ │ │ │ + ldrsbeq r3, [ip], #12 │ │ │ │ + sbcseq r3, ip, ip, lsr #1 │ │ │ │ + sbcseq r3, ip, ip, ror r0 │ │ │ │ + sbcseq r3, ip, ip, asr #32 │ │ │ │ + sbcseq r3, ip, ip, lsl r0 │ │ │ │ + sbcseq r2, ip, ip, ror #31 │ │ │ │ + ldrheq r2, [ip], #252 @ 0xfc │ │ │ │ + sbcseq r2, ip, ip, lsl #31 │ │ │ │ + sbcseq r2, ip, ip, asr pc │ │ │ │ + sbcseq r2, ip, ip, lsr #30 │ │ │ │ + ldrsheq r2, [ip], #236 @ 0xec │ │ │ │ + sbcseq r2, ip, ip, asr #29 │ │ │ │ + smullseq r2, ip, ip, lr │ │ │ │ + sbcseq r2, ip, ip, ror #28 │ │ │ │ + sbcseq r2, ip, ip, lsr lr │ │ │ │ + sbcseq r2, ip, ip, lsl #28 │ │ │ │ + ldrsbeq r2, [ip], #220 @ 0xdc │ │ │ │ + sbcseq r2, ip, ip, lsr #27 │ │ │ │ + sbcseq r2, ip, ip, ror sp │ │ │ │ + sbcseq r2, ip, ip, asr #26 │ │ │ │ + sbcseq r2, ip, ip, lsl sp │ │ │ │ + sbcseq r2, ip, ip, ror #25 │ │ │ │ + ldrheq r2, [ip], #204 @ 0xcc │ │ │ │ + sbcseq r2, ip, ip, lsl #25 │ │ │ │ + sbcseq r2, ip, ip, asr ip │ │ │ │ + sbcseq r2, ip, r8, lsl #24 │ │ │ │ + sbcseq r2, ip, r0, lsr #24 │ │ │ │ + ldrheq r2, [ip], #184 @ 0xb8 │ │ │ │ + smullseq r2, ip, r8, fp │ │ │ │ + sbcseq r2, ip, r8, ror fp │ │ │ │ + sbcseq r2, ip, r8, asr fp │ │ │ │ + sbcseq r2, ip, r8, lsr fp │ │ │ │ + sbcseq r2, ip, r8, lsl fp │ │ │ │ + ldrsheq r2, [ip], #168 @ 0xa8 │ │ │ │ + ldrsbeq r2, [ip], #168 @ 0xa8 │ │ │ │ + ldrheq r2, [ip], #168 @ 0xa8 │ │ │ │ + smullseq r2, ip, r8, sl │ │ │ │ + sbcseq r2, ip, r8, ror sl │ │ │ │ + sbcseq r2, ip, r8, asr sl │ │ │ │ + sbcseq r2, ip, r8, lsr sl │ │ │ │ + sbcseq r2, ip, r8, lsl sl │ │ │ │ + ldrsheq r2, [ip], #152 @ 0x98 │ │ │ │ + ldrsbeq r2, [ip], #152 @ 0x98 │ │ │ │ + ldrheq r2, [ip], #152 @ 0x98 │ │ │ │ + smullseq r2, ip, r8, r9 │ │ │ │ + sbcseq r2, ip, r8, ror r9 │ │ │ │ + sbcseq r2, ip, r8, asr r9 │ │ │ │ + sbcseq r2, ip, r8, lsr r9 │ │ │ │ + sbcseq r2, ip, r8, lsl r9 │ │ │ │ + ldrsheq r2, [ip], #136 @ 0x88 │ │ │ │ + ldrsbeq r2, [ip], #136 @ 0x88 │ │ │ │ + ldrheq r2, [ip], #136 @ 0x88 │ │ │ │ + smullseq r2, ip, r8, r8 │ │ │ │ + sbcseq r2, ip, r8, ror r8 │ │ │ │ + sbcseq r2, ip, r8, asr r8 │ │ │ │ + sbcseq r2, ip, r8, lsr r8 │ │ │ │ + sbcseq r2, ip, r8, lsl r8 │ │ │ │ + ldrsheq r2, [ip], #120 @ 0x78 │ │ │ │ + ldrsbeq r2, [ip], #120 @ 0x78 │ │ │ │ + sbcseq r2, ip, r4, lsr #15 │ │ │ │ + sbcseq r2, ip, ip, ror #14 │ │ │ │ + sbcseq r2, ip, r4, lsr r7 │ │ │ │ + ldrsheq r2, [ip], #108 @ 0x6c │ │ │ │ + sbcseq r2, ip, r8, asr #13 │ │ │ │ + ldr r0, [pc, #-828] @ 45d298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 45d284 │ │ │ │ + ldr r0, [pc, #-836] @ 45d29c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 45d288 │ │ │ │ + ldr r0, [pc, #-844] @ 45d2a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 45d28c │ │ │ │ + ldr r0, [pc, #-852] @ 45d2a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 45d290 │ │ │ │ + ldr r0, [pc, #-860] @ 45d2a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 45d294 │ │ │ │ + ldr r0, [pc, #-868] @ 45d2ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 45d298 │ │ │ │ + ldr r0, [pc, #-876] @ 45d2b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 45d29c │ │ │ │ + ldr r0, [pc, #-884] @ 45d2b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 45d2a0 │ │ │ │ + ldr r0, [pc, #-892] @ 45d2b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 45d2a4 │ │ │ │ + ldr r0, [pc, #-900] @ 45d2bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 45d2a8 │ │ │ │ + ldr r0, [pc, #-908] @ 45d2c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 45d2ac │ │ │ │ + ldr r0, [pc, #-916] @ 45d2c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 45d2b0 │ │ │ │ + ldr r0, [pc, #-924] @ 45d2c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 45d2b4 │ │ │ │ + ldr r0, [pc, #-932] @ 45d2cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 45d2b8 │ │ │ │ + ldr r0, [pc, #-940] @ 45d2d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 45d2bc │ │ │ │ + ldr r0, [pc, #-948] @ 45d2d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 45d2c0 │ │ │ │ + ldr r0, [pc, #-956] @ 45d2d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 45d2c4 │ │ │ │ + ldr r0, [pc, #-964] @ 45d2dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 45d2c8 │ │ │ │ + ldr r0, [pc, #-972] @ 45d2e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 45d2cc │ │ │ │ + ldr r0, [pc, #-980] @ 45d2e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 45d2d0 │ │ │ │ + ldr r0, [pc, #-988] @ 45d2e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 45d2d4 │ │ │ │ + ldr r0, [pc, #-996] @ 45d2ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 45d2d8 │ │ │ │ + ldr r0, [pc, #-1004] @ 45d2f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 45d2dc │ │ │ │ + ldr r0, [pc, #-1012] @ 45d2f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 45d2e0 │ │ │ │ + ldr r0, [pc, #-1020] @ 45d2f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 45d2e4 │ │ │ │ + ldr r0, [pc, #-1028] @ 45d2fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 45d2e8 │ │ │ │ + ldr r0, [pc, #-1036] @ 45d300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 45d2ec │ │ │ │ + ldr r0, [pc, #-1044] @ 45d304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 45d2f0 │ │ │ │ + ldr r0, [pc, #-1052] @ 45d308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 45d2f4 │ │ │ │ + ldr r0, [pc, #-1060] @ 45d30c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 45d2f8 │ │ │ │ + ldr r0, [pc, #-1068] @ 45d310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 45d2fc │ │ │ │ + ldr r0, [pc, #-1076] @ 45d314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 45d300 │ │ │ │ + ldr r0, [pc, #-1084] @ 45d318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 45d304 │ │ │ │ + ldr r0, [pc, #-1092] @ 45d31c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 45d308 │ │ │ │ + ldr r0, [pc, #-1100] @ 45d320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 45d30c │ │ │ │ + ldr r0, [pc, #-1108] @ 45d324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 45d310 │ │ │ │ + ldr r0, [pc, #-1116] @ 45d328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 45d314 │ │ │ │ + ldr r0, [pc, #-1124] @ 45d32c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 45d318 │ │ │ │ + ldr r0, [pc, #-1132] @ 45d330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 45d31c │ │ │ │ + ldr r0, [pc, #-1140] @ 45d334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 45d320 │ │ │ │ + ldr r0, [pc, #-1148] @ 45d338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 45d324 │ │ │ │ + ldr r0, [pc, #-1156] @ 45d33c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 45d328 │ │ │ │ + ldr r0, [pc, #-1164] @ 45d340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 45d32c │ │ │ │ + ldr r0, [pc, #-1172] @ 45d344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 45d330 │ │ │ │ + ldr r0, [pc, #-1180] @ 45d348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 45d334 │ │ │ │ + ldr r0, [pc, #-1188] @ 45d34c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 45d338 │ │ │ │ + ldr r0, [pc, #-1196] @ 45d350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 45d33c │ │ │ │ + ldr r0, [pc, #-1204] @ 45d354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 45d340 │ │ │ │ + ldr r0, [pc, #-1212] @ 45d358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 45d344 │ │ │ │ + ldr r0, [pc, #-1220] @ 45d35c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 45d348 │ │ │ │ + ldr r0, [pc, #-1228] @ 45d360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 45d34c │ │ │ │ + ldr r0, [pc, #-1236] @ 45d364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 45d350 │ │ │ │ + ldr r0, [pc, #-1244] @ 45d368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 45d354 │ │ │ │ + ldr r0, [pc, #-1252] @ 45d36c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 45d358 │ │ │ │ + ldr r0, [pc, #-1260] @ 45d370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 45d35c │ │ │ │ + ldr r0, [pc, #-1268] @ 45d374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 45d360 │ │ │ │ + ldr r0, [pc, #-1276] @ 45d378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 45d364 │ │ │ │ + ldr r0, [pc, #-1284] @ 45d37c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 45d368 │ │ │ │ + ldr r0, [pc, #-1292] @ 45d380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 45d36c │ │ │ │ + ldr r0, [pc, #-1300] @ 45d384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 45d370 │ │ │ │ + ldr r0, [pc, #-1308] @ 45d388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 45d374 │ │ │ │ + ldr r0, [pc, #-1316] @ 45d38c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 45d378 │ │ │ │ + ldr r0, [pc, #-1324] @ 45d390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 45d37c │ │ │ │ + ldr r0, [pc, #-1332] @ 45d394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 45d380 │ │ │ │ + ldr r0, [pc, #-1340] @ 45d398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 45d384 │ │ │ │ + ldr r0, [pc, #-1348] @ 45d39c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 45d388 │ │ │ │ + ldr r0, [pc, #-1356] @ 45d3a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 45d38c │ │ │ │ + ldr r0, [pc, #-1364] @ 45d3a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 45d390 │ │ │ │ + ldr r0, [pc, #-1372] @ 45d3a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 45d394 │ │ │ │ + ldr r0, [pc, #-1380] @ 45d3ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 45d398 │ │ │ │ + ldr r0, [pc, #-1388] @ 45d3b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 45d39c │ │ │ │ + ldr r0, [pc, #-1396] @ 45d3b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 45d3a0 │ │ │ │ + ldr r0, [pc, #-1404] @ 45d3b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 45d3a4 │ │ │ │ + ldr r0, [pc, #-1412] @ 45d3bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 45d3a8 │ │ │ │ + ldr r0, [pc, #-1420] @ 45d3c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 45d3ac │ │ │ │ + ldr r0, [pc, #-1428] @ 45d3c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 45d3b0 │ │ │ │ + ldr r0, [pc, #-1436] @ 45d3c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 45d3b4 │ │ │ │ + ldr r0, [pc, #-1444] @ 45d3cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 45d3b8 │ │ │ │ + ldr r0, [pc, #-1452] @ 45d3d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 45d3bc │ │ │ │ + ldr r0, [pc, #-1460] @ 45d3d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 45d3c0 │ │ │ │ + ldr r0, [pc, #-1468] @ 45d3d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 45d3c4 │ │ │ │ + ldr r0, [pc, #-1476] @ 45d3dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 45d3c8 │ │ │ │ + ldr r0, [pc, #-1484] @ 45d3e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 45d3cc │ │ │ │ + ldr r0, [pc, #-1492] @ 45d3e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 45d3d0 │ │ │ │ + ldr r0, [pc, #-1500] @ 45d3e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 45d3d4 │ │ │ │ + ldr r0, [pc, #-1508] @ 45d3ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 45d3d8 │ │ │ │ + ldr r0, [pc, #-1516] @ 45d3f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 45d3dc │ │ │ │ + ldr r0, [pc, #-1524] @ 45d3f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 45d3e0 │ │ │ │ + ldr r0, [pc, #-1532] @ 45d3f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 45d3e4 │ │ │ │ + ldr r0, [pc, #-1540] @ 45d3fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 45d3e8 │ │ │ │ + ldr r0, [pc, #-1548] @ 45d400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 45d3ec │ │ │ │ + ldr r0, [pc, #-1556] @ 45d404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 45d3f0 │ │ │ │ + ldr r0, [pc, #-1564] @ 45d408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 45d3f4 │ │ │ │ + ldr r0, [pc, #-1572] @ 45d40c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 45d3f8 │ │ │ │ + ldr r0, [pc, #-1580] @ 45d410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 45d3fc │ │ │ │ + ldr r0, [pc, #-1588] @ 45d414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 45d400 │ │ │ │ + ldr r0, [pc, #-1596] @ 45d418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 45d404 │ │ │ │ + ldr r0, [pc, #-1604] @ 45d41c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 45d408 │ │ │ │ + ldr r0, [pc, #-1612] @ 45d420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 45d40c │ │ │ │ + ldr r0, [pc, #-1620] @ 45d424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 45d410 │ │ │ │ + ldr r0, [pc, #-1628] @ 45d428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 45d414 │ │ │ │ + ldr r0, [pc, #-1636] @ 45d42c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 45d418 │ │ │ │ + ldr r0, [pc, #-1644] @ 45d430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 45d41c │ │ │ │ + ldr r0, [pc, #-1652] @ 45d434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 45d420 │ │ │ │ + ldr r0, [pc, #-1660] @ 45d438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 45d424 │ │ │ │ + ldr r0, [pc, #-1668] @ 45d43c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 45d428 │ │ │ │ + ldr r0, [pc, #-1676] @ 45d440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 45d42c │ │ │ │ + ldr r0, [pc, #-1684] @ 45d444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 45d430 │ │ │ │ + ldr r0, [pc, #-1692] @ 45d448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 45d434 │ │ │ │ + ldr r0, [pc, #-1700] @ 45d44c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 45d438 │ │ │ │ + ldr r0, [pc, #-1708] @ 45d450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 45d43c │ │ │ │ + ldr r0, [pc, #-1716] @ 45d454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 45d440 │ │ │ │ + ldr r0, [pc, #-1724] @ 45d458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 45d444 │ │ │ │ + ldr r0, [pc, #-1732] @ 45d45c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 45d448 │ │ │ │ + ldr r0, [pc, #-1740] @ 45d460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 45d44c │ │ │ │ + ldr r0, [pc, #-1748] @ 45d464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 45d450 │ │ │ │ + ldr r0, [pc, #-1756] @ 45d468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 45d454 │ │ │ │ + ldr r0, [pc, #-1764] @ 45d46c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 45d458 │ │ │ │ + ldr r0, [pc, #-1772] @ 45d470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 45d45c │ │ │ │ + ldr r0, [pc, #-1780] @ 45d474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 45d460 │ │ │ │ + ldr r0, [pc, #-1788] @ 45d478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 45d464 │ │ │ │ + ldr r0, [pc, #-1796] @ 45d47c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 45d468 │ │ │ │ + ldr r0, [pc, #-1804] @ 45d480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 45d46c │ │ │ │ + ldr r0, [pc, #-1812] @ 45d484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 45d470 │ │ │ │ + ldr r0, [pc, #-1820] @ 45d488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 45d474 │ │ │ │ + ldr r0, [pc, #-1828] @ 45d48c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 45d478 │ │ │ │ + ldr r0, [pc, #-1836] @ 45d490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 45d47c │ │ │ │ + ldr r0, [pc, #-1844] @ 45d494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 45d480 │ │ │ │ + ldr r0, [pc, #-1852] @ 45d498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 45d484 │ │ │ │ + ldr r0, [pc, #-1860] @ 45d49c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 45d488 │ │ │ │ + ldr r0, [pc, #-1868] @ 45d4a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 45d48c │ │ │ │ + ldr r0, [pc, #-1876] @ 45d4a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 45d490 │ │ │ │ + ldr r0, [pc, #-1884] @ 45d4a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 45d494 │ │ │ │ + ldr r0, [pc, #-1892] @ 45d4ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 45d498 │ │ │ │ + ldr r0, [pc, #-1900] @ 45d4b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 45d49c │ │ │ │ + ldr r0, [pc, #-1908] @ 45d4b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 45d4a0 │ │ │ │ + ldr r0, [pc, #-1916] @ 45d4b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 45d4a4 │ │ │ │ + ldr r0, [pc, #-1924] @ 45d4bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 45d4a8 │ │ │ │ + ldr r0, [pc, #-1932] @ 45d4c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 45d4ac │ │ │ │ + ldr r0, [pc, #-1940] @ 45d4c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 45d4b0 │ │ │ │ + ldr r0, [pc, #-1948] @ 45d4c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 45d4b4 │ │ │ │ + ldr r0, [pc, #-1956] @ 45d4cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 45d4b8 │ │ │ │ + ldr r0, [pc, #-1964] @ 45d4d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 45d4bc │ │ │ │ + ldr r0, [pc, #-1972] @ 45d4d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 45d4c0 │ │ │ │ + ldr r0, [pc, #-1980] @ 45d4d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 45d4c4 │ │ │ │ + ldr r0, [pc, #-1988] @ 45d4dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 45d4c8 │ │ │ │ + ldr r0, [pc, #-1996] @ 45d4e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 45d4cc │ │ │ │ + ldr r0, [pc, #-2004] @ 45d4e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 45d4d0 │ │ │ │ + ldr r0, [pc, #-2012] @ 45d4e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 45d4d4 │ │ │ │ + ldr r0, [pc, #-2020] @ 45d4ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 45d4d8 │ │ │ │ + ldr r0, [pc, #-2028] @ 45d4f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 45d4dc │ │ │ │ + ldr r0, [pc, #-2036] @ 45d4f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 45d4e0 │ │ │ │ + ldr r0, [pc, #-2044] @ 45d4f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 45d4e4 │ │ │ │ + ldr r0, [pc, #-2052] @ 45d4fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 45d4e8 │ │ │ │ + ldr r0, [pc, #-2060] @ 45d500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 45d4ec │ │ │ │ + ldr r0, [pc, #-2068] @ 45d504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 45d4f0 │ │ │ │ + ldr r0, [pc, #-2076] @ 45d508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 45d4f4 │ │ │ │ + ldr r0, [pc, #-2084] @ 45d50c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 45d4f8 │ │ │ │ + ldr r0, [pc, #-2092] @ 45d510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 45d4fc │ │ │ │ + ldr r0, [pc, #-2100] @ 45d514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 45d500 │ │ │ │ + ldr r0, [pc, #-2108] @ 45d518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 45d504 │ │ │ │ + ldr r0, [pc, #-2116] @ 45d51c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 45d508 │ │ │ │ + ldr r0, [pc, #-2124] @ 45d520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 45d50c │ │ │ │ + ldr r0, [pc, #-2132] @ 45d524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 45d510 │ │ │ │ + ldr r0, [pc, #-2140] @ 45d528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 45d514 │ │ │ │ + ldr r0, [pc, #-2148] @ 45d52c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 45d518 │ │ │ │ + ldr r0, [pc, #-2156] @ 45d530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 45d51c │ │ │ │ + ldr r0, [pc, #-2164] @ 45d534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 45d520 │ │ │ │ + ldr r0, [pc, #-2172] @ 45d538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 45d524 │ │ │ │ + ldr r0, [pc, #-2180] @ 45d53c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 45d528 │ │ │ │ + ldr r0, [pc, #-2188] @ 45d540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 45d52c │ │ │ │ + ldr r0, [pc, #-2196] @ 45d544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 45d530 │ │ │ │ + ldr r0, [pc, #-2204] @ 45d548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 45d534 │ │ │ │ + ldr r0, [pc, #-2212] @ 45d54c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 45d538 │ │ │ │ + ldr r0, [pc, #-2220] @ 45d550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 45d53c │ │ │ │ + ldr r0, [pc, #-2228] @ 45d554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 45d540 │ │ │ │ + ldr r0, [pc, #-2236] @ 45d558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 45d544 │ │ │ │ + ldr r0, [pc, #-2244] @ 45d55c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 45d548 │ │ │ │ + ldr r0, [pc, #-2252] @ 45d560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 45d54c │ │ │ │ + ldr r0, [pc, #-2260] @ 45d564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 45d550 │ │ │ │ + ldr r0, [pc, #-2268] @ 45d568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 45d554 │ │ │ │ + ldr r0, [pc, #-2276] @ 45d56c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 45d558 │ │ │ │ + ldr r0, [pc, #-2284] @ 45d570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 45d55c │ │ │ │ + ldr r0, [pc, #-2292] @ 45d574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 45d560 │ │ │ │ + ldr r0, [pc, #-2300] @ 45d578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 45d564 │ │ │ │ + ldr r0, [pc, #-2308] @ 45d57c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 45d568 │ │ │ │ + ldr r0, [pc, #-2316] @ 45d580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 45d56c │ │ │ │ + ldr r0, [pc, #-2324] @ 45d584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 45d570 │ │ │ │ + ldr r0, [pc, #-2332] @ 45d588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 45d574 │ │ │ │ + ldr r0, [pc, #-2340] @ 45d58c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 45d578 │ │ │ │ + ldr r0, [pc, #-2348] @ 45d590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 45d57c │ │ │ │ + ldr r0, [pc, #-2356] @ 45d594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 45d580 │ │ │ │ + ldr r0, [pc, #-2364] @ 45d598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 45d584 │ │ │ │ + ldr r0, [pc, #-2372] @ 45d59c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 45d588 │ │ │ │ + ldr r0, [pc, #-2380] @ 45d5a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 45d58c │ │ │ │ + ldr r0, [pc, #-2388] @ 45d5a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 45d590 │ │ │ │ + ldr r0, [pc, #-2396] @ 45d5a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 45d594 │ │ │ │ + ldr r0, [pc, #-2404] @ 45d5ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 45d598 │ │ │ │ + ldr r0, [pc, #-2412] @ 45d5b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 45d59c │ │ │ │ + ldr r0, [pc, #-2420] @ 45d5b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 45d5a0 │ │ │ │ + ldr r0, [pc, #-2428] @ 45d5b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 45d5a4 │ │ │ │ + ldr r0, [pc, #-2436] @ 45d5bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 45d5a8 │ │ │ │ + ldr r0, [pc, #-2444] @ 45d5c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 45d5ac │ │ │ │ + ldr r0, [pc, #-2452] @ 45d5c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 45d5b0 │ │ │ │ + ldr r0, [pc, #-2460] @ 45d5c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 45e608 │ │ │ │ + ldr r0, [pc, #1712] @ 45e620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 45e60c │ │ │ │ + ldr r0, [pc, #1704] @ 45e624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 45e610 │ │ │ │ + ldr r0, [pc, #1696] @ 45e628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 45e614 │ │ │ │ + ldr r0, [pc, #1688] @ 45e62c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 45e618 │ │ │ │ + ldr r0, [pc, #1680] @ 45e630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 45e61c │ │ │ │ + ldr r0, [pc, #1672] @ 45e634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 45e620 │ │ │ │ + ldr r0, [pc, #1664] @ 45e638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 45e624 │ │ │ │ + ldr r0, [pc, #1656] @ 45e63c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 45e628 │ │ │ │ + ldr r0, [pc, #1648] @ 45e640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 45e62c │ │ │ │ + ldr r0, [pc, #1640] @ 45e644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 45e630 │ │ │ │ + ldr r0, [pc, #1632] @ 45e648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 45e634 │ │ │ │ + ldr r0, [pc, #1624] @ 45e64c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 45e638 │ │ │ │ + ldr r0, [pc, #1616] @ 45e650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 45e63c │ │ │ │ + ldr r0, [pc, #1608] @ 45e654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 45e640 │ │ │ │ + ldr r0, [pc, #1600] @ 45e658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 45e644 │ │ │ │ + ldr r0, [pc, #1592] @ 45e65c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 45e648 │ │ │ │ + ldr r0, [pc, #1584] @ 45e660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 45e64c │ │ │ │ + ldr r0, [pc, #1576] @ 45e664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 45e650 │ │ │ │ + ldr r0, [pc, #1568] @ 45e668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 45e654 │ │ │ │ + ldr r0, [pc, #1560] @ 45e66c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 45e658 │ │ │ │ + ldr r0, [pc, #1552] @ 45e670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 45e65c │ │ │ │ + ldr r0, [pc, #1544] @ 45e674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 45e660 │ │ │ │ + ldr r0, [pc, #1536] @ 45e678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 45e664 │ │ │ │ + ldr r0, [pc, #1528] @ 45e67c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 45e668 │ │ │ │ + ldr r0, [pc, #1520] @ 45e680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 45e66c │ │ │ │ + ldr r0, [pc, #1512] @ 45e684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 45e670 │ │ │ │ + ldr r0, [pc, #1504] @ 45e688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 45e674 │ │ │ │ + ldr r0, [pc, #1496] @ 45e68c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 45e678 │ │ │ │ + ldr r0, [pc, #1488] @ 45e690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 45e67c │ │ │ │ + ldr r0, [pc, #1480] @ 45e694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 45e680 │ │ │ │ + ldr r0, [pc, #1472] @ 45e698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 45e684 │ │ │ │ + ldr r0, [pc, #1464] @ 45e69c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 45e688 │ │ │ │ + ldr r0, [pc, #1456] @ 45e6a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 45e68c │ │ │ │ + ldr r0, [pc, #1448] @ 45e6a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 45e690 │ │ │ │ + ldr r0, [pc, #1440] @ 45e6a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 45e694 │ │ │ │ + ldr r0, [pc, #1432] @ 45e6ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 45e698 │ │ │ │ + ldr r0, [pc, #1424] @ 45e6b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 45e69c │ │ │ │ + ldr r0, [pc, #1416] @ 45e6b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 45e6a0 │ │ │ │ + ldr r0, [pc, #1408] @ 45e6b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 45e6a4 │ │ │ │ + ldr r0, [pc, #1400] @ 45e6bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 45e6a8 │ │ │ │ + ldr r0, [pc, #1392] @ 45e6c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 45e6ac │ │ │ │ + ldr r0, [pc, #1384] @ 45e6c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 45e6b0 │ │ │ │ + ldr r0, [pc, #1376] @ 45e6c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 45e6b4 │ │ │ │ + ldr r0, [pc, #1368] @ 45e6cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 45e6b8 │ │ │ │ + ldr r0, [pc, #1360] @ 45e6d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 45e6bc │ │ │ │ + ldr r0, [pc, #1352] @ 45e6d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 45e6c0 │ │ │ │ + ldr r0, [pc, #1344] @ 45e6d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 45e6c4 │ │ │ │ + ldr r0, [pc, #1336] @ 45e6dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 45e6c8 │ │ │ │ + ldr r0, [pc, #1328] @ 45e6e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 45e6cc │ │ │ │ + ldr r0, [pc, #1320] @ 45e6e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 45e6d0 │ │ │ │ + ldr r0, [pc, #1312] @ 45e6e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 45e6d4 │ │ │ │ + ldr r0, [pc, #1304] @ 45e6ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 45e6d8 │ │ │ │ + ldr r0, [pc, #1296] @ 45e6f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 45e6dc │ │ │ │ + ldr r0, [pc, #1288] @ 45e6f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 45e6e0 │ │ │ │ + ldr r0, [pc, #1280] @ 45e6f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 45e6e4 │ │ │ │ + ldr r0, [pc, #1272] @ 45e6fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 45e6e8 │ │ │ │ + ldr r0, [pc, #1264] @ 45e700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 45e6ec │ │ │ │ + ldr r0, [pc, #1256] @ 45e704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 45e6f0 │ │ │ │ + ldr r0, [pc, #1248] @ 45e708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 45e6f4 │ │ │ │ + ldr r0, [pc, #1240] @ 45e70c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 45e6f8 │ │ │ │ + ldr r0, [pc, #1232] @ 45e710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 45e6fc │ │ │ │ + ldr r0, [pc, #1224] @ 45e714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 45e700 │ │ │ │ + ldr r0, [pc, #1216] @ 45e718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 45e704 │ │ │ │ + ldr r0, [pc, #1208] @ 45e71c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 45e708 │ │ │ │ + ldr r0, [pc, #1200] @ 45e720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 45e70c │ │ │ │ + ldr r0, [pc, #1192] @ 45e724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 45e710 │ │ │ │ + ldr r0, [pc, #1184] @ 45e728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 45e714 │ │ │ │ + ldr r0, [pc, #1176] @ 45e72c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 45e718 │ │ │ │ + ldr r0, [pc, #1168] @ 45e730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 45e71c │ │ │ │ + ldr r0, [pc, #1160] @ 45e734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 45e720 │ │ │ │ + ldr r0, [pc, #1152] @ 45e738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 45e724 │ │ │ │ + ldr r0, [pc, #1144] @ 45e73c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 45e728 │ │ │ │ + ldr r0, [pc, #1136] @ 45e740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 45e72c │ │ │ │ + ldr r0, [pc, #1128] @ 45e744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 45e730 │ │ │ │ + ldr r0, [pc, #1120] @ 45e748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 45e734 │ │ │ │ + ldr r0, [pc, #1112] @ 45e74c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 45e738 │ │ │ │ + ldr r0, [pc, #1104] @ 45e750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 45e73c │ │ │ │ + ldr r0, [pc, #1096] @ 45e754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 45e740 │ │ │ │ + ldr r0, [pc, #1088] @ 45e758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 45e744 │ │ │ │ + ldr r0, [pc, #1080] @ 45e75c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 45e748 │ │ │ │ + ldr r0, [pc, #1072] @ 45e760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 45e74c │ │ │ │ + ldr r0, [pc, #1064] @ 45e764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 45e750 │ │ │ │ + ldr r0, [pc, #1056] @ 45e768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 45e754 │ │ │ │ + ldr r0, [pc, #1048] @ 45e76c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 45e758 │ │ │ │ + ldr r0, [pc, #1040] @ 45e770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 45e75c │ │ │ │ + ldr r0, [pc, #1032] @ 45e774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 45e760 │ │ │ │ + ldr r0, [pc, #1024] @ 45e778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 45e764 │ │ │ │ + ldr r0, [pc, #1016] @ 45e77c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 45e768 │ │ │ │ + ldr r0, [pc, #1008] @ 45e780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 45e76c │ │ │ │ + ldr r0, [pc, #1000] @ 45e784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 45e770 │ │ │ │ + ldr r0, [pc, #992] @ 45e788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 45e774 │ │ │ │ + ldr r0, [pc, #984] @ 45e78c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 45e778 │ │ │ │ + ldr r0, [pc, #976] @ 45e790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 45e77c │ │ │ │ + ldr r0, [pc, #968] @ 45e794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 45e780 │ │ │ │ + ldr r0, [pc, #960] @ 45e798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 45e784 │ │ │ │ + ldr r0, [pc, #952] @ 45e79c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 45e788 │ │ │ │ + ldr r0, [pc, #944] @ 45e7a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 45e78c │ │ │ │ + ldr r0, [pc, #936] @ 45e7a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 45e790 │ │ │ │ + ldr r0, [pc, #928] @ 45e7a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 45e794 │ │ │ │ + ldr r0, [pc, #920] @ 45e7ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 45e798 │ │ │ │ + ldr r0, [pc, #912] @ 45e7b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 45e79c │ │ │ │ + ldr r0, [pc, #904] @ 45e7b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 45e7a0 │ │ │ │ + ldr r0, [pc, #896] @ 45e7b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 45e7a4 │ │ │ │ + ldr r0, [pc, #888] @ 45e7bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 45e7a8 │ │ │ │ + ldr r0, [pc, #880] @ 45e7c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 45e7ac │ │ │ │ + ldr r0, [pc, #872] @ 45e7c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 45e7b0 │ │ │ │ + ldr r0, [pc, #864] @ 45e7c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 45e7b4 │ │ │ │ + ldr r0, [pc, #856] @ 45e7cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 45e7b8 │ │ │ │ + ldr r0, [pc, #848] @ 45e7d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 45e7bc │ │ │ │ + ldr r0, [pc, #840] @ 45e7d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 45e7c0 │ │ │ │ + ldr r0, [pc, #832] @ 45e7d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 45e7c4 │ │ │ │ + ldr r0, [pc, #824] @ 45e7dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 45e7c8 │ │ │ │ + ldr r0, [pc, #816] @ 45e7e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #808] @ 45e7cc │ │ │ │ + ldr r3, [pc, #808] @ 45e7e4 │ │ │ │ sub r0, r0, #1344 @ 0x540 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #76 @ 0x4c │ │ │ │ - bhi 45e4bc │ │ │ │ + bhi 45e4d4 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #780] @ 45e7d0 │ │ │ │ + ldr r0, [pc, #780] @ 45e7e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #772] @ 45e7d4 │ │ │ │ + ldr r0, [pc, #772] @ 45e7ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #764] @ 45e7d8 │ │ │ │ + ldr r0, [pc, #764] @ 45e7f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #756] @ 45e7dc │ │ │ │ + ldr r0, [pc, #756] @ 45e7f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #748] @ 45e7e0 │ │ │ │ + ldr r0, [pc, #748] @ 45e7f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #740] @ 45e7e4 │ │ │ │ + ldr r0, [pc, #740] @ 45e7fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #732] @ 45e7e8 │ │ │ │ + ldr r0, [pc, #732] @ 45e800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #724] @ 45e7ec │ │ │ │ + ldr r0, [pc, #724] @ 45e804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #716] @ 45e7f0 │ │ │ │ + ldr r0, [pc, #716] @ 45e808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #708] @ 45e7f4 │ │ │ │ + ldr r0, [pc, #708] @ 45e80c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #700] @ 45e7f8 │ │ │ │ + ldr r0, [pc, #700] @ 45e810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #692] @ 45e7fc │ │ │ │ + ldr r0, [pc, #692] @ 45e814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #684] @ 45e800 │ │ │ │ + ldr r0, [pc, #684] @ 45e818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #676] @ 45e804 │ │ │ │ + ldr r0, [pc, #676] @ 45e81c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #668] @ 45e808 │ │ │ │ + ldr r0, [pc, #668] @ 45e820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #660] @ 45e80c │ │ │ │ + ldr r0, [pc, #660] @ 45e824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #652] @ 45e810 │ │ │ │ + ldr r0, [pc, #652] @ 45e828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #644] @ 45e814 │ │ │ │ + ldr r0, [pc, #644] @ 45e82c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #636] @ 45e818 │ │ │ │ + ldr r0, [pc, #636] @ 45e830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #1504 @ 0x5e0 │ │ │ │ - bne 45e5e4 │ │ │ │ - ldr r0, [pc, #620] @ 45e81c │ │ │ │ + bne 45e5fc │ │ │ │ + ldr r0, [pc, #620] @ 45e834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #612] @ 45e820 │ │ │ │ + ldr r3, [pc, #612] @ 45e838 │ │ │ │ cmp r0, r3 │ │ │ │ - bne 45e5fc │ │ │ │ - ldr r0, [pc, #604] @ 45e824 │ │ │ │ + bne 45e614 │ │ │ │ + ldr r0, [pc, #604] @ 45e83c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #596] @ 45e828 │ │ │ │ + ldr r0, [pc, #596] @ 45e840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #588] @ 45e82c │ │ │ │ + ldr r0, [pc, #588] @ 45e844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #580] @ 45e830 │ │ │ │ + ldr r0, [pc, #580] @ 45e848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #572] @ 45e834 │ │ │ │ + ldr r0, [pc, #572] @ 45e84c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #564] @ 45e838 │ │ │ │ + ldr r0, [pc, #564] @ 45e850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - smullseq r2, ip, r8, r6 │ │ │ │ - sbcseq r2, ip, r4, ror #12 │ │ │ │ - sbcseq r2, ip, ip, lsr #12 │ │ │ │ - ldrsheq r2, [ip], #84 @ 0x54 │ │ │ │ - sbcseq r2, ip, r0, asr #11 │ │ │ │ - sbcseq r2, ip, ip, lsl #11 │ │ │ │ - sbcseq r2, ip, r8, asr r5 │ │ │ │ - sbcseq r2, ip, r0, lsr #10 │ │ │ │ - sbcseq r2, ip, r8, ror #9 │ │ │ │ - ldrheq r2, [ip], #64 @ 0x40 │ │ │ │ - sbcseq r2, ip, r8, ror r4 │ │ │ │ - sbcseq r2, ip, ip, asr #8 │ │ │ │ - sbcseq r2, ip, r4, lsr #8 │ │ │ │ - ldrsheq r2, [ip], #48 @ 0x30 │ │ │ │ - ldrheq r2, [ip], #60 @ 0x3c │ │ │ │ - sbcseq r2, ip, r8, lsl #7 │ │ │ │ - sbcseq r2, ip, r4, asr r3 │ │ │ │ - sbcseq r2, ip, r0, lsr #6 │ │ │ │ - sbcseq r2, ip, ip, ror #5 │ │ │ │ - ldrheq r2, [ip], #40 @ 0x28 │ │ │ │ - sbcseq r2, ip, r4, lsl #5 │ │ │ │ - sbcseq r2, ip, r0, asr r2 │ │ │ │ - sbcseq r2, ip, ip, lsl r2 │ │ │ │ - sbcseq r2, ip, r8, ror #3 │ │ │ │ - ldrheq r2, [ip], #24 │ │ │ │ - sbcseq r2, ip, r8, lsl #3 │ │ │ │ - sbcseq r2, ip, ip, asr r1 │ │ │ │ - sbcseq r2, ip, r8, lsr #2 │ │ │ │ - ldrsheq r2, [ip], #4 │ │ │ │ - sbcseq r1, ip, r4, lsl lr │ │ │ │ - sbcseq r1, ip, r8, ror #27 │ │ │ │ - ldrheq r1, [ip], #212 @ 0xd4 │ │ │ │ - sbcseq r1, ip, r0, lsl #27 │ │ │ │ - sbcseq r1, ip, ip, asr #26 │ │ │ │ - sbcseq r1, ip, r4, lsl sp │ │ │ │ - ldrsheq r1, [ip], #192 @ 0xc0 │ │ │ │ - ldrheq r1, [ip], #204 @ 0xcc │ │ │ │ - sbcseq r1, ip, ip, lsl #25 │ │ │ │ - sbcseq r1, ip, r8, ror #24 │ │ │ │ - sbcseq r1, ip, r4, asr #24 │ │ │ │ - sbcseq r1, ip, r0, lsr #24 │ │ │ │ - ldrsheq r1, [ip], #188 @ 0xbc │ │ │ │ - ldrsbeq r1, [ip], #184 @ 0xb8 │ │ │ │ - ldrheq r1, [ip], #180 @ 0xb4 │ │ │ │ - smullseq r1, ip, r0, fp │ │ │ │ - sbcseq r1, ip, ip, ror #22 │ │ │ │ - sbcseq r1, ip, r4, lsr fp │ │ │ │ - sbcseq r1, ip, ip, lsl #22 │ │ │ │ - sbcseq r1, ip, r4, ror #21 │ │ │ │ - sbcseq r1, ip, r0, asr #21 │ │ │ │ - sbcseq r1, ip, r0, lsr #21 │ │ │ │ - sbcseq r1, ip, r0, lsl #21 │ │ │ │ - sbcseq r1, ip, r4, ror #20 │ │ │ │ - sbcseq r1, ip, ip, lsr sl │ │ │ │ - sbcseq r1, ip, r8, lsl sl │ │ │ │ - ldrsheq r1, [ip], #144 @ 0x90 │ │ │ │ - sbcseq r1, ip, ip, asr #19 │ │ │ │ - sbcseq r1, ip, r8, lsr #19 │ │ │ │ - sbcseq r1, ip, r4, lsl #19 │ │ │ │ - sbcseq r1, ip, r4, ror #18 │ │ │ │ - sbcseq r1, ip, r4, asr #18 │ │ │ │ - sbcseq r1, ip, r0, lsr #18 │ │ │ │ - ldrsheq r1, [ip], #140 @ 0x8c │ │ │ │ - ldrsbeq r1, [ip], #136 @ 0x88 │ │ │ │ - ldrheq r1, [ip], #132 @ 0x84 │ │ │ │ - sbcseq r1, ip, ip, lsl #17 │ │ │ │ - sbcseq r1, ip, r4, ror #16 │ │ │ │ - sbcseq r1, ip, ip, lsr r8 │ │ │ │ - sbcseq r1, ip, ip, lsl #16 │ │ │ │ - sbcseq r1, ip, r8, ror #15 │ │ │ │ - sbcseq r1, ip, ip, lsr #15 │ │ │ │ - sbcseq r1, ip, r4, lsl #15 │ │ │ │ - sbcseq r1, ip, ip, asr r7 │ │ │ │ - sbcseq r1, ip, r8, lsr r7 │ │ │ │ - sbcseq r1, ip, r4, lsl r7 │ │ │ │ - ldrsheq r1, [ip], #96 @ 0x60 │ │ │ │ - ldrheq r1, [ip], #104 @ 0x68 │ │ │ │ - smullseq r1, ip, r4, r6 │ │ │ │ - sbcseq r1, ip, ip, ror #12 │ │ │ │ - sbcseq r1, ip, r0, asr #12 │ │ │ │ - sbcseq r1, ip, ip, lsl r6 │ │ │ │ - ldrsheq r1, [ip], #88 @ 0x58 │ │ │ │ - sbcseq r1, ip, r0, asr #11 │ │ │ │ - smullseq r1, ip, r8, r5 │ │ │ │ - sbcseq r1, ip, r0, ror r5 │ │ │ │ - sbcseq r1, ip, ip, asr #10 │ │ │ │ - sbcseq r1, ip, r8, lsr #10 │ │ │ │ - sbcseq r1, ip, r4, lsl #10 │ │ │ │ - sbcseq r1, ip, r0, ror #9 │ │ │ │ - ldrheq r1, [ip], #76 @ 0x4c │ │ │ │ - smullseq r1, ip, r4, r4 │ │ │ │ - sbcseq r1, ip, r8, ror #8 │ │ │ │ - sbcseq r1, ip, r4, asr #8 │ │ │ │ - sbcseq r1, ip, ip, lsl r4 │ │ │ │ - sbcseq r1, ip, r8, ror #7 │ │ │ │ - ldrheq r1, [ip], #48 @ 0x30 │ │ │ │ - smullseq r1, ip, r0, r3 │ │ │ │ - sbcseq r1, ip, r0, ror r3 │ │ │ │ - sbcseq r1, ip, r0, asr #6 │ │ │ │ - sbcseq r1, ip, r0, lsl r3 │ │ │ │ - sbcseq r1, ip, r0, ror #5 │ │ │ │ - ldrheq r1, [ip], #32 │ │ │ │ - sbcseq r1, ip, r0, lsl #5 │ │ │ │ - sbcseq r1, ip, r8, asr #4 │ │ │ │ - sbcseq r1, ip, ip, lsl r2 │ │ │ │ - sbcseq r1, ip, r8, ror #3 │ │ │ │ - sbcseq r1, ip, r4, asr #3 │ │ │ │ - sbcseq r1, ip, r8, lsr #3 │ │ │ │ - sbcseq r1, ip, r8, lsl #3 │ │ │ │ - ldrsbeq r1, [ip], #200 @ 0xc8 │ │ │ │ - sbcseq r8, ip, ip, ror #1 │ │ │ │ + smullseq r2, ip, r0, r6 │ │ │ │ + sbcseq r2, ip, ip, asr r6 │ │ │ │ + sbcseq r2, ip, r4, lsr #12 │ │ │ │ + sbcseq r2, ip, ip, ror #11 │ │ │ │ + ldrheq r2, [ip], #88 @ 0x58 │ │ │ │ + sbcseq r2, ip, r4, lsl #11 │ │ │ │ + sbcseq r2, ip, r0, asr r5 │ │ │ │ + sbcseq r2, ip, r8, lsl r5 │ │ │ │ + sbcseq r2, ip, r0, ror #9 │ │ │ │ + sbcseq r2, ip, r8, lsr #9 │ │ │ │ + sbcseq r2, ip, r0, ror r4 │ │ │ │ + sbcseq r2, ip, r4, asr #8 │ │ │ │ + sbcseq r2, ip, ip, lsl r4 │ │ │ │ + sbcseq r2, ip, r8, ror #7 │ │ │ │ + ldrheq r2, [ip], #52 @ 0x34 │ │ │ │ + sbcseq r2, ip, r0, lsl #7 │ │ │ │ + sbcseq r2, ip, ip, asr #6 │ │ │ │ + sbcseq r2, ip, r8, lsl r3 │ │ │ │ + sbcseq r2, ip, r4, ror #5 │ │ │ │ + ldrheq r2, [ip], #32 │ │ │ │ + sbcseq r2, ip, ip, ror r2 │ │ │ │ + sbcseq r2, ip, r8, asr #4 │ │ │ │ + sbcseq r2, ip, r4, lsl r2 │ │ │ │ + sbcseq r2, ip, r0, ror #3 │ │ │ │ + ldrheq r2, [ip], #16 │ │ │ │ + sbcseq r2, ip, r0, lsl #3 │ │ │ │ + sbcseq r2, ip, r4, asr r1 │ │ │ │ + sbcseq r2, ip, r0, lsr #2 │ │ │ │ + sbcseq r2, ip, ip, ror #1 │ │ │ │ + sbcseq r1, ip, ip, lsl #28 │ │ │ │ + sbcseq r1, ip, r0, ror #27 │ │ │ │ + sbcseq r1, ip, ip, lsr #27 │ │ │ │ + sbcseq r1, ip, r8, ror sp │ │ │ │ + sbcseq r1, ip, r4, asr #26 │ │ │ │ + sbcseq r1, ip, ip, lsl #26 │ │ │ │ sbcseq r1, ip, r8, ror #25 │ │ │ │ - sbcseq r1, ip, r4, asr #2 │ │ │ │ + ldrheq r1, [ip], #196 @ 0xc4 │ │ │ │ + sbcseq r1, ip, r4, lsl #25 │ │ │ │ + sbcseq r1, ip, r0, ror #24 │ │ │ │ + sbcseq r1, ip, ip, lsr ip │ │ │ │ + sbcseq r1, ip, r8, lsl ip │ │ │ │ + ldrsheq r1, [ip], #180 @ 0xb4 │ │ │ │ + ldrsbeq r1, [ip], #176 @ 0xb0 │ │ │ │ + sbcseq r1, ip, ip, lsr #23 │ │ │ │ + sbcseq r1, ip, r8, lsl #23 │ │ │ │ + sbcseq r1, ip, r4, ror #22 │ │ │ │ + sbcseq r1, ip, ip, lsr #22 │ │ │ │ + sbcseq r1, ip, r4, lsl #22 │ │ │ │ + ldrsbeq r1, [ip], #172 @ 0xac │ │ │ │ + ldrheq r1, [ip], #168 @ 0xa8 │ │ │ │ + smullseq r1, ip, r8, sl │ │ │ │ + sbcseq r1, ip, r8, ror sl │ │ │ │ + sbcseq r1, ip, ip, asr sl │ │ │ │ + sbcseq r1, ip, r4, lsr sl │ │ │ │ + sbcseq r1, ip, r0, lsl sl │ │ │ │ + sbcseq r1, ip, r8, ror #19 │ │ │ │ + sbcseq r1, ip, r4, asr #19 │ │ │ │ + sbcseq r1, ip, r0, lsr #19 │ │ │ │ + sbcseq r1, ip, ip, ror r9 │ │ │ │ + sbcseq r1, ip, ip, asr r9 │ │ │ │ + sbcseq r1, ip, ip, lsr r9 │ │ │ │ + sbcseq r1, ip, r8, lsl r9 │ │ │ │ + ldrsheq r1, [ip], #132 @ 0x84 │ │ │ │ + ldrsbeq r1, [ip], #128 @ 0x80 │ │ │ │ + sbcseq r1, ip, ip, lsr #17 │ │ │ │ + sbcseq r1, ip, r4, lsl #17 │ │ │ │ + sbcseq r1, ip, ip, asr r8 │ │ │ │ + sbcseq r1, ip, r4, lsr r8 │ │ │ │ + sbcseq r1, ip, r4, lsl #16 │ │ │ │ + sbcseq r1, ip, r0, ror #15 │ │ │ │ + sbcseq r1, ip, r4, lsr #15 │ │ │ │ + sbcseq r1, ip, ip, ror r7 │ │ │ │ + sbcseq r1, ip, r4, asr r7 │ │ │ │ + sbcseq r1, ip, r0, lsr r7 │ │ │ │ + sbcseq r1, ip, ip, lsl #14 │ │ │ │ + sbcseq r1, ip, r8, ror #13 │ │ │ │ + ldrheq r1, [ip], #96 @ 0x60 │ │ │ │ + sbcseq r1, ip, ip, lsl #13 │ │ │ │ + sbcseq r1, ip, r4, ror #12 │ │ │ │ + sbcseq r1, ip, r8, lsr r6 │ │ │ │ + sbcseq r1, ip, r4, lsl r6 │ │ │ │ + ldrsheq r1, [ip], #80 @ 0x50 │ │ │ │ + ldrheq r1, [ip], #88 @ 0x58 │ │ │ │ + smullseq r1, ip, r0, r5 │ │ │ │ + sbcseq r1, ip, r8, ror #10 │ │ │ │ + sbcseq r1, ip, r4, asr #10 │ │ │ │ + sbcseq r1, ip, r0, lsr #10 │ │ │ │ + ldrsheq r1, [ip], #76 @ 0x4c │ │ │ │ + ldrsbeq r1, [ip], #72 @ 0x48 │ │ │ │ + ldrheq r1, [ip], #68 @ 0x44 │ │ │ │ + sbcseq r1, ip, ip, lsl #9 │ │ │ │ + sbcseq r1, ip, r0, ror #8 │ │ │ │ + sbcseq r1, ip, ip, lsr r4 │ │ │ │ + sbcseq r1, ip, r4, lsl r4 │ │ │ │ + sbcseq r1, ip, r0, ror #7 │ │ │ │ + sbcseq r1, ip, r8, lsr #7 │ │ │ │ + sbcseq r1, ip, r8, lsl #7 │ │ │ │ + sbcseq r1, ip, r8, ror #6 │ │ │ │ + sbcseq r1, ip, r8, lsr r3 │ │ │ │ + sbcseq r1, ip, r8, lsl #6 │ │ │ │ + ldrsbeq r1, [ip], #40 @ 0x28 │ │ │ │ + sbcseq r1, ip, r8, lsr #5 │ │ │ │ + sbcseq r1, ip, r8, ror r2 │ │ │ │ + sbcseq r1, ip, r0, asr #4 │ │ │ │ + sbcseq r1, ip, r4, lsl r2 │ │ │ │ + sbcseq r1, ip, r0, ror #3 │ │ │ │ + ldrheq r1, [ip], #28 │ │ │ │ + sbcseq r1, ip, r0, lsr #3 │ │ │ │ + sbcseq r1, ip, r0, lsl #3 │ │ │ │ + ldrsbeq r1, [ip], #192 @ 0xc0 │ │ │ │ + sbcseq r8, ip, r4, ror #1 │ │ │ │ + sbcseq r1, ip, r0, ror #25 │ │ │ │ + sbcseq r1, ip, ip, lsr r1 │ │ │ │ smlalbteq r6, r1, r2, fp │ │ │ │ - sbcseq r1, ip, r0, lsr r0 │ │ │ │ - sbcseq r1, ip, ip, lsr #24 │ │ │ │ - ldrsheq r1, [ip], #188 @ 0xbc │ │ │ │ - sbcseq r1, ip, r4, asr #23 │ │ │ │ - smullseq r1, ip, r8, fp │ │ │ │ - sbcseq r1, ip, ip, ror #22 │ │ │ │ - sbcseq r1, ip, ip, asr #22 │ │ │ │ - sbcseq r1, ip, r4, lsr #22 │ │ │ │ - ldrsheq r1, [ip], #172 @ 0xac │ │ │ │ - ldrsbeq r1, [ip], #168 @ 0xa8 │ │ │ │ - ldrheq r1, [ip], #160 @ 0xa0 │ │ │ │ - smullseq r1, ip, r0, sl │ │ │ │ - sbcseq r1, ip, r4, ror #20 │ │ │ │ - sbcseq r1, ip, r8, lsr sl │ │ │ │ - sbcseq r1, ip, ip, lsl #20 │ │ │ │ - ldrsbeq r1, [ip], #156 @ 0x9c │ │ │ │ - sbcseq r1, ip, ip, lsr #19 │ │ │ │ - sbcseq r1, ip, r8, asr r9 │ │ │ │ - sbcseq r1, ip, r0, ror r9 │ │ │ │ - sbcseq r1, ip, r8, ror fp │ │ │ │ + sbcseq r1, ip, r8, lsr #32 │ │ │ │ + sbcseq r1, ip, r4, lsr #24 │ │ │ │ + ldrsheq r1, [ip], #180 @ 0xb4 │ │ │ │ + ldrheq r1, [ip], #188 @ 0xbc │ │ │ │ + smullseq r1, ip, r0, fp │ │ │ │ + sbcseq r1, ip, r4, ror #22 │ │ │ │ + sbcseq r1, ip, r4, asr #22 │ │ │ │ + sbcseq r1, ip, ip, lsl fp │ │ │ │ + ldrsheq r1, [ip], #164 @ 0xa4 │ │ │ │ + ldrsbeq r1, [ip], #160 @ 0xa0 │ │ │ │ + sbcseq r1, ip, r8, lsr #21 │ │ │ │ + sbcseq r1, ip, r8, lsl #21 │ │ │ │ + sbcseq r1, ip, ip, asr sl │ │ │ │ + sbcseq r1, ip, r0, lsr sl │ │ │ │ + sbcseq r1, ip, r4, lsl #20 │ │ │ │ + ldrsbeq r1, [ip], #148 @ 0x94 │ │ │ │ + sbcseq r1, ip, r4, lsr #19 │ │ │ │ + sbcseq r1, ip, r0, asr r9 │ │ │ │ + sbcseq r1, ip, r8, ror #18 │ │ │ │ + sbcseq r1, ip, r0, ror fp │ │ │ │ andeq r0, r0, ip, ror #27 │ │ │ │ - sbcseq r2, ip, r8, lsr #7 │ │ │ │ - ldrsheq r0, [ip], #244 @ 0xf4 │ │ │ │ - sbcseq r0, ip, r4, lsl pc │ │ │ │ - sbcseq r0, ip, r8, lsl #30 │ │ │ │ - ldrsheq r0, [ip], #236 @ 0xec │ │ │ │ - ldrsheq r0, [ip], #224 @ 0xe0 │ │ │ │ + sbcseq r2, ip, r0, lsr #7 │ │ │ │ + sbcseq r0, ip, ip, ror #31 │ │ │ │ + sbcseq r0, ip, ip, lsl #30 │ │ │ │ + sbcseq r0, ip, r0, lsl #30 │ │ │ │ + ldrsheq r0, [ip], #228 @ 0xe4 │ │ │ │ + sbcseq r0, ip, r8, ror #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ - ldr ip, [pc, #4060] @ 45f830 │ │ │ │ + ldr ip, [pc, #4060] @ 45f848 │ │ │ │ sub sp, sp, #12 │ │ │ │ cmp r1, ip │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - bhi 45e91c │ │ │ │ - ldr r2, [pc, #4036] @ 45f834 │ │ │ │ + bhi 45e934 │ │ │ │ + ldr r2, [pc, #4036] @ 45f84c │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 45f228 │ │ │ │ + bhi 45f240 │ │ │ │ cmp r1, #764 @ 0x2fc │ │ │ │ - bhi 45e9f4 │ │ │ │ + bhi 45ea0c │ │ │ │ cmp r1, #740 @ 0x2e4 │ │ │ │ - bcs 460e40 │ │ │ │ + bcs 460e58 │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bhi 45ec00 │ │ │ │ + bhi 45ec18 │ │ │ │ cmp r1, #580 @ 0x244 │ │ │ │ - bcs 460f10 │ │ │ │ + bcs 460f28 │ │ │ │ cmp r1, #520 @ 0x208 │ │ │ │ - bhi 4608b0 │ │ │ │ + bhi 4608c8 │ │ │ │ cmp r1, #492 @ 0x1ec │ │ │ │ - bcs 460b84 │ │ │ │ + bcs 460b9c │ │ │ │ cmp r1, #288 @ 0x120 │ │ │ │ - bhi 45eee4 │ │ │ │ + bhi 45eefc │ │ │ │ cmp r1, #264 @ 0x108 │ │ │ │ - bcc 461000 │ │ │ │ + bcc 461018 │ │ │ │ sub r3, r1, #264 @ 0x108 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r7, #1 │ │ │ │ lsl r3, r7, r3 │ │ │ │ - ldr r2, [pc, #3944] @ 45f838 │ │ │ │ + ldr r2, [pc, #3944] @ 45f850 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 45e9bc │ │ │ │ + bne 45e9d4 │ │ │ │ cmp r1, #268 @ 0x10c │ │ │ │ - beq 46218c │ │ │ │ + beq 4621a4 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - ldr r2, [pc, #3916] @ 45f83c │ │ │ │ + beq 45ec68 │ │ │ │ + ldr r2, [pc, #3916] @ 45f854 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3900] @ 45f840 │ │ │ │ + ldr r2, [pc, #3900] @ 45f858 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3872] @ 45f844 │ │ │ │ + ldr r3, [pc, #3872] @ 45f85c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45ea40 │ │ │ │ + bhi 45ea58 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461f50 │ │ │ │ - ldr r3, [pc, #3852] @ 45f848 │ │ │ │ + bhi 461f68 │ │ │ │ + ldr r3, [pc, #3852] @ 45f860 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45eacc │ │ │ │ + bhi 45eae4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461804 │ │ │ │ - ldr r3, [pc, #3832] @ 45f84c │ │ │ │ + bhi 46181c │ │ │ │ + ldr r3, [pc, #3832] @ 45f864 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45ec74 │ │ │ │ + bhi 45ec8c │ │ │ │ cmp r1, #13952 @ 0x3680 │ │ │ │ - bcs 4617e4 │ │ │ │ + bcs 4617fc │ │ │ │ sub r3, r3, #160 @ 0xa0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45efd4 │ │ │ │ + bhi 45efec │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 46205c │ │ │ │ + bhi 462074 │ │ │ │ sub r3, r3, #67 @ 0x43 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461080 │ │ │ │ + bhi 461098 │ │ │ │ cmp r1, #13696 @ 0x3580 │ │ │ │ - bcs 46203c │ │ │ │ + bcs 462054 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 462010 │ │ │ │ + bhi 462028 │ │ │ │ cmp r1, #13632 @ 0x3540 │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #13632 @ 0x3540 │ │ │ │ - ldr r2, [pc, #3748] @ 45f850 │ │ │ │ + ldr r2, [pc, #3748] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - ldr r2, [pc, #3728] @ 45f854 │ │ │ │ + beq 45ec68 │ │ │ │ + ldr r2, [pc, #3728] @ 45f86c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3708] @ 45f858 │ │ │ │ + ldr r2, [pc, #3708] @ 45f870 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r1, #2144 @ 0x860 │ │ │ │ - bhi 45eb40 │ │ │ │ - ldr r2, [pc, #3672] @ 45f85c │ │ │ │ + bhi 45eb58 │ │ │ │ + ldr r2, [pc, #3672] @ 45f874 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 461794 │ │ │ │ - ldr r2, [pc, #3664] @ 45f860 │ │ │ │ + bhi 4617ac │ │ │ │ + ldr r2, [pc, #3664] @ 45f878 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 4606c4 │ │ │ │ + bhi 4606dc │ │ │ │ cmp r1, #1360 @ 0x550 │ │ │ │ - bcc 462334 │ │ │ │ - ldr r3, [pc, #3648] @ 45f864 │ │ │ │ + bcc 46234c │ │ │ │ + ldr r3, [pc, #3648] @ 45f87c │ │ │ │ sub r1, r1, #1360 @ 0x550 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #60 @ 0x3c │ │ │ │ - bhi 45ec50 │ │ │ │ + bhi 45ec68 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3616] @ 45f868 │ │ │ │ + ldr r3, [pc, #3616] @ 45f880 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45eb8c │ │ │ │ + bhi 45eba4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4618bc │ │ │ │ - ldr r3, [pc, #3596] @ 45f86c │ │ │ │ + bhi 4618d4 │ │ │ │ + ldr r3, [pc, #3596] @ 45f884 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45eda4 │ │ │ │ + bhi 45edbc │ │ │ │ cmp r1, #15360 @ 0x3c00 │ │ │ │ - bcs 46189c │ │ │ │ + bcs 4618b4 │ │ │ │ sub r3, r3, #160 @ 0xa0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45f0c4 │ │ │ │ + bhi 45f0dc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461fc0 │ │ │ │ + bhi 461fd8 │ │ │ │ sub r3, r3, #67 @ 0x43 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4611e4 │ │ │ │ + bhi 4611fc │ │ │ │ cmp r1, #15104 @ 0x3b00 │ │ │ │ - bcs 461fa0 │ │ │ │ + bcs 461fb8 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461f74 │ │ │ │ + bhi 461f8c │ │ │ │ cmp r1, #15040 @ 0x3ac0 │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #15040 @ 0x3ac0 │ │ │ │ - ldr r2, [pc, #3480] @ 45f850 │ │ │ │ + ldr r2, [pc, #3480] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #3484] @ 45f870 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #3484] @ 45f888 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45ecdc │ │ │ │ + bhi 45ecf4 │ │ │ │ cmp r1, #14656 @ 0x3940 │ │ │ │ - bcs 461690 │ │ │ │ + bcs 4616a8 │ │ │ │ sub r3, r3, #160 @ 0xa0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45ef38 │ │ │ │ + bhi 45ef50 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461728 │ │ │ │ + bhi 461740 │ │ │ │ sub r3, r3, #67 @ 0x43 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4610bc │ │ │ │ + bhi 4610d4 │ │ │ │ cmp r1, #14400 @ 0x3840 │ │ │ │ - bcs 461708 │ │ │ │ + bcs 461720 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4616dc │ │ │ │ + bhi 4616f4 │ │ │ │ cmp r1, #14336 @ 0x3800 │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #14336 @ 0x3800 │ │ │ │ - ldr r2, [pc, #3364] @ 45f850 │ │ │ │ + ldr r2, [pc, #3364] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #3372] @ 45f874 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #3372] @ 45f88c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45ed44 │ │ │ │ + bhi 45ed5c │ │ │ │ cmp r1, #2368 @ 0x940 │ │ │ │ - bcs 461468 │ │ │ │ + bcs 461480 │ │ │ │ sub r3, r3, #208 @ 0xd0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45ee9c │ │ │ │ + bhi 45eeb4 │ │ │ │ cmp r1, #2160 @ 0x870 │ │ │ │ - bcc 45ec50 │ │ │ │ - ldr r3, [pc, #3336] @ 45f878 │ │ │ │ + bcc 45ec68 │ │ │ │ + ldr r3, [pc, #3336] @ 45f890 │ │ │ │ sub r1, r1, #2160 @ 0x870 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ + bhi 45ec68 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3304] @ 45f87c │ │ │ │ + ldr r3, [pc, #3304] @ 45f894 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45ee0c │ │ │ │ + bhi 45ee24 │ │ │ │ cmp r1, #16064 @ 0x3ec0 │ │ │ │ - bcs 461974 │ │ │ │ + bcs 46198c │ │ │ │ sub r3, r3, #160 @ 0xa0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45f10c │ │ │ │ + bhi 45f124 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461f04 │ │ │ │ + bhi 461f1c │ │ │ │ sub r3, r3, #67 @ 0x43 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461220 │ │ │ │ + bhi 461238 │ │ │ │ cmp r1, #15808 @ 0x3dc0 │ │ │ │ - bcs 461ee4 │ │ │ │ + bcs 461efc │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461eb8 │ │ │ │ + bhi 461ed0 │ │ │ │ cmp r1, #15744 @ 0x3d80 │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #15744 @ 0x3d80 │ │ │ │ - ldr r2, [pc, #3172] @ 45f850 │ │ │ │ + ldr r2, [pc, #3172] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ cmp r1, #692 @ 0x2b4 │ │ │ │ - bhi 45f774 │ │ │ │ + bhi 45f78c │ │ │ │ cmp r1, #672 @ 0x2a0 │ │ │ │ - bcs 45ee78 │ │ │ │ + bcs 45ee90 │ │ │ │ cmp r1, #636 @ 0x27c │ │ │ │ - bhi 460da8 │ │ │ │ + bhi 460dc0 │ │ │ │ cmp r1, #616 @ 0x268 │ │ │ │ - bcc 460fe4 │ │ │ │ + bcc 460ffc │ │ │ │ sub r3, r1, #616 @ 0x268 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #3140] @ 45f880 │ │ │ │ + ldr r2, [pc, #3140] @ 45f898 │ │ │ │ tst r3, r2 │ │ │ │ - bne 45e9bc │ │ │ │ + bne 45e9d4 │ │ │ │ cmp r1, #620 @ 0x26c │ │ │ │ - beq 46226c │ │ │ │ + beq 462284 │ │ │ │ tst r3, #1 │ │ │ │ - bne 461290 │ │ │ │ - ldr r2, [pc, #3116] @ 45f884 │ │ │ │ + bne 4612a8 │ │ │ │ + ldr r2, [pc, #3116] @ 45f89c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - ldr r3, [pc, #3084] @ 45f888 │ │ │ │ + ldr r3, [pc, #3084] @ 45f8a0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45f01c │ │ │ │ + bhi 45f034 │ │ │ │ cmp r1, #14144 @ 0x3740 │ │ │ │ - bcs 46192c │ │ │ │ + bcs 461944 │ │ │ │ sub r3, r3, #96 @ 0x60 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4610f8 │ │ │ │ + bhi 461110 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461908 │ │ │ │ + bhi 461920 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4618e0 │ │ │ │ + bhi 4618f8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 45ec50 │ │ │ │ + bls 45ec68 │ │ │ │ sub r3, r1, #13952 @ 0x3680 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2952] @ 45f850 │ │ │ │ + ldr r2, [pc, #2952] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2984] @ 45f88c │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2984] @ 45f8a4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45f070 │ │ │ │ + bhi 45f088 │ │ │ │ cmp r1, #14848 @ 0x3a00 │ │ │ │ - bcs 461a54 │ │ │ │ + bcs 461a6c │ │ │ │ sub r3, r3, #96 @ 0x60 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4611b0 │ │ │ │ + bhi 4611c8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461a30 │ │ │ │ + bhi 461a48 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461a08 │ │ │ │ + bhi 461a20 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 45ec50 │ │ │ │ + bls 45ec68 │ │ │ │ sub r3, r1, #14656 @ 0x3940 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2848] @ 45f850 │ │ │ │ + ldr r2, [pc, #2848] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2884] @ 45f890 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2884] @ 45f8a8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45ef80 │ │ │ │ + bhi 45ef98 │ │ │ │ cmp r1, #13440 @ 0x3480 │ │ │ │ - bcs 461dd4 │ │ │ │ + bcs 461dec │ │ │ │ sub r3, r3, #96 @ 0x60 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 46112c │ │ │ │ + bhi 461144 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4614d4 │ │ │ │ - ldr r3, [pc, #2844] @ 45f894 │ │ │ │ + bhi 4614ec │ │ │ │ + ldr r3, [pc, #2844] @ 45f8ac │ │ │ │ cmp r1, r3 │ │ │ │ - beq 45f478 │ │ │ │ + beq 45f490 │ │ │ │ sub r3, r1, #13312 @ 0x3400 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #2744] @ 45f850 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #2744] @ 45f868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2796] @ 45f898 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2796] @ 45f8b0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45f19c │ │ │ │ + bhi 45f1b4 │ │ │ │ cmp r1, #15552 @ 0x3cc0 │ │ │ │ - bcs 4620cc │ │ │ │ + bcs 4620e4 │ │ │ │ sub r3, r3, #96 @ 0x60 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 46125c │ │ │ │ + bhi 461274 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4620a8 │ │ │ │ + bhi 4620c0 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 462080 │ │ │ │ + bhi 462098 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 45ec50 │ │ │ │ + bls 45ec68 │ │ │ │ sub r3, r1, #15360 @ 0x3c00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2648] @ 45f850 │ │ │ │ + ldr r2, [pc, #2648] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2696] @ 45f89c │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2696] @ 45f8b4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 45f154 │ │ │ │ + bhi 45f16c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461e94 │ │ │ │ + bhi 461eac │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461e6c │ │ │ │ + bhi 461e84 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461e48 │ │ │ │ + bhi 461e60 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461e20 │ │ │ │ + bhi 461e38 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 45ec50 │ │ │ │ + bls 45ec68 │ │ │ │ sub r3, r1, #16064 @ 0x3ec0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2540] @ 45f850 │ │ │ │ + ldr r2, [pc, #2540] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2592] @ 45f8a0 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2592] @ 45f8b8 │ │ │ │ sub r1, r1, #672 @ 0x2a0 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #20 │ │ │ │ - bhi 45ec50 │ │ │ │ + bhi 45ec68 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2560] @ 45f8a4 │ │ │ │ + ldr r3, [pc, #2560] @ 45f8bc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 46117c │ │ │ │ + bhi 461194 │ │ │ │ cmp r1, #2272 @ 0x8e0 │ │ │ │ - bcs 461774 │ │ │ │ + bcs 46178c │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 46235c │ │ │ │ + bls 462374 │ │ │ │ sub r3, r1, #2240 @ 0x8c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #2424] @ 45f850 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #2424] @ 45f868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ cmp r1, #308 @ 0x134 │ │ │ │ - beq 461290 │ │ │ │ - bhi 4612c8 │ │ │ │ + beq 4612a8 │ │ │ │ + bhi 4612e0 │ │ │ │ cmp r1, #292 @ 0x124 │ │ │ │ - beq 462144 │ │ │ │ + beq 46215c │ │ │ │ cmp r1, #304 @ 0x130 │ │ │ │ - bne 45ec50 │ │ │ │ - ldr r2, [pc, #2464] @ 45f8a8 │ │ │ │ + bne 45ec68 │ │ │ │ + ldr r2, [pc, #2464] @ 45f8c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2444] @ 45f8ac │ │ │ │ + ldr r2, [pc, #2444] @ 45f8c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2416] @ 45f8b0 │ │ │ │ + ldr r3, [pc, #2416] @ 45f8c8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461b08 │ │ │ │ + bhi 461b20 │ │ │ │ cmp r1, #14592 @ 0x3900 │ │ │ │ - bcs 461ae8 │ │ │ │ + bcs 461b00 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 46156c │ │ │ │ + bhi 461584 │ │ │ │ cmp r1, #14528 @ 0x38c0 │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #14528 @ 0x38c0 │ │ │ │ - ldr r2, [pc, #2276] @ 45f850 │ │ │ │ + ldr r2, [pc, #2276] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2348] @ 45f8b4 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2348] @ 45f8cc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461dac │ │ │ │ + bhi 461dc4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461b34 │ │ │ │ + bhi 461b4c │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4615f0 │ │ │ │ + bhi 461608 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 45ec50 │ │ │ │ + bls 45ec68 │ │ │ │ sub r3, r1, #13440 @ 0x3480 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2192] @ 45f850 │ │ │ │ + ldr r2, [pc, #2192] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2268] @ 45f8b8 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2268] @ 45f8d0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461664 │ │ │ │ + bhi 46167c │ │ │ │ cmp r1, #13888 @ 0x3640 │ │ │ │ - bcs 461644 │ │ │ │ + bcs 46165c │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461618 │ │ │ │ + bhi 461630 │ │ │ │ cmp r1, #13824 @ 0x3600 │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #13824 @ 0x3600 │ │ │ │ - ldr r2, [pc, #2120] @ 45f850 │ │ │ │ + ldr r2, [pc, #2120] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2200] @ 45f8bc │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2200] @ 45f8d4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461544 │ │ │ │ + bhi 46155c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461520 │ │ │ │ + bhi 461538 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4614f8 │ │ │ │ + bhi 461510 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 45ec50 │ │ │ │ + bls 45ec68 │ │ │ │ sub r3, r1, #14144 @ 0x3740 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2036] @ 45f850 │ │ │ │ + ldr r2, [pc, #2036] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2120] @ 45f8c0 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2120] @ 45f8d8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4619e0 │ │ │ │ + bhi 4619f8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4619bc │ │ │ │ + bhi 4619d4 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461994 │ │ │ │ + bhi 4619ac │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 45ec50 │ │ │ │ + bls 45ec68 │ │ │ │ sub r3, r1, #14848 @ 0x3a00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1952] @ 45f850 │ │ │ │ + ldr r2, [pc, #1952] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2040] @ 45f8c4 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2040] @ 45f8dc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4614a8 │ │ │ │ + bhi 4614c0 │ │ │ │ cmp r1, #15296 @ 0x3bc0 │ │ │ │ - bcs 461488 │ │ │ │ + bcs 4614a0 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 46143c │ │ │ │ + bhi 461454 │ │ │ │ cmp r1, #15232 @ 0x3b80 │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #15232 @ 0x3b80 │ │ │ │ - ldr r2, [pc, #1880] @ 45f850 │ │ │ │ + ldr r2, [pc, #1880] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #1972] @ 45f8c8 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #1972] @ 45f8e0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461abc │ │ │ │ + bhi 461ad4 │ │ │ │ cmp r1, #16000 @ 0x3e80 │ │ │ │ - bcs 461a9c │ │ │ │ + bcs 461ab4 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4616b0 │ │ │ │ + bhi 4616c8 │ │ │ │ cmp r1, #15936 @ 0x3e40 │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #15936 @ 0x3e40 │ │ │ │ - ldr r2, [pc, #1808] @ 45f850 │ │ │ │ + ldr r2, [pc, #1808] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #1904] @ 45f8cc │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #1904] @ 45f8e4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4615c4 │ │ │ │ + bhi 4615dc │ │ │ │ cmp r1, #16320 @ 0x3fc0 │ │ │ │ - bcs 46224c │ │ │ │ + bcs 462264 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461598 │ │ │ │ + bhi 4615b0 │ │ │ │ cmp r1, #16256 @ 0x3f80 │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #16256 @ 0x3f80 │ │ │ │ - ldr r2, [pc, #1736] @ 45f850 │ │ │ │ + ldr r2, [pc, #1736] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #1836] @ 45f8d0 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #1836] @ 45f8e8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 46184c │ │ │ │ + bhi 461864 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461828 │ │ │ │ + bhi 461840 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461874 │ │ │ │ + bhi 46188c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 45ec50 │ │ │ │ + bls 45ec68 │ │ │ │ sub r3, r1, #15552 @ 0x3cc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1652] @ 45f850 │ │ │ │ + ldr r2, [pc, #1652] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r2, [pc, #1756] @ 45f8d4 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r2, [pc, #1756] @ 45f8ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1736] @ 45f8d8 │ │ │ │ + ldr r2, [pc, #1736] @ 45f8f0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #13568 @ 0x3500 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1560] @ 45f850 │ │ │ │ + ldr r2, [pc, #1560] @ 45f868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ cmp r1, #524 @ 0x20c │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #524 @ 0x20c │ │ │ │ - ldr r2, [pc, #1660] @ 45f8dc │ │ │ │ + ldr r2, [pc, #1660] @ 45f8f4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 45e9bc │ │ │ │ + bne 45e9d4 │ │ │ │ cmp r1, #552 @ 0x228 │ │ │ │ - beq 45f478 │ │ │ │ + beq 45f490 │ │ │ │ cmp r1, #544 @ 0x220 │ │ │ │ - bne 45ec50 │ │ │ │ - ldr r2, [pc, #1624] @ 45f8e0 │ │ │ │ + bne 45ec68 │ │ │ │ + ldr r2, [pc, #1624] @ 45f8f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1604] @ 45f8e4 │ │ │ │ + ldr r2, [pc, #1604] @ 45f8fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1576] @ 45f8e8 │ │ │ │ + ldr r2, [pc, #1576] @ 45f900 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 462600 │ │ │ │ + beq 462618 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 460808 │ │ │ │ + beq 460820 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 462674 │ │ │ │ - ldr r2, [pc, #1528] @ 45f8ec │ │ │ │ + beq 46268c │ │ │ │ + ldr r2, [pc, #1528] @ 45f904 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1504] @ 45f8f0 │ │ │ │ - ldr r7, [pc, #1504] @ 45f8f4 │ │ │ │ + ldr r2, [pc, #1504] @ 45f908 │ │ │ │ + ldr r7, [pc, #1504] @ 45f90c │ │ │ │ mov r3, r6 │ │ │ │ add r7, pc, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r2, r7 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1460] @ 45f8f8 │ │ │ │ + ldr r2, [pc, #1460] @ 45f910 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1416] @ 45f8fc │ │ │ │ + ldr r2, [pc, #1416] @ 45f914 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1372] @ 45f900 │ │ │ │ + ldr r2, [pc, #1372] @ 45f918 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1324] @ 45f904 │ │ │ │ - ldr r7, [pc, #1324] @ 45f908 │ │ │ │ + ldr r2, [pc, #1324] @ 45f91c │ │ │ │ + ldr r7, [pc, #1324] @ 45f920 │ │ │ │ mov r3, r6 │ │ │ │ add r7, pc, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r2, r7 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1280] @ 45f90c │ │ │ │ + ldr r2, [pc, #1280] @ 45f924 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #63 @ 0x3f │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1228] @ 45f910 │ │ │ │ + ldr r2, [pc, #1228] @ 45f928 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1208] @ 45f914 │ │ │ │ + ldr r3, [pc, #1208] @ 45f92c │ │ │ │ and r2, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 462ab4 │ │ │ │ + bhi 462acc │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1176] @ 45f918 │ │ │ │ + ldr r2, [pc, #1176] @ 45f930 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1156] @ 45f91c │ │ │ │ + ldr r2, [pc, #1156] @ 45f934 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1128] @ 45f920 │ │ │ │ + ldr r2, [pc, #1128] @ 45f938 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1108] @ 45f924 │ │ │ │ + ldr r2, [pc, #1108] @ 45f93c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-33554432 @ 0xfe000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1080] @ 45f928 │ │ │ │ + ldr r2, [pc, #1080] @ 45f940 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1060] @ 45f92c │ │ │ │ + ldr r2, [pc, #1060] @ 45f944 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1032] @ 45f930 │ │ │ │ + ldr r2, [pc, #1032] @ 45f948 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1012] @ 45f934 │ │ │ │ + ldr r3, [pc, #1012] @ 45f94c │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 462ad4 │ │ │ │ + bhi 462aec │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #980] @ 45f938 │ │ │ │ + ldr r2, [pc, #980] @ 45f950 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #960] @ 45f93c │ │ │ │ + ldr r3, [pc, #960] @ 45f954 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 462a94 │ │ │ │ + bhi 462aac │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #928] @ 45f940 │ │ │ │ + ldr r2, [pc, #928] @ 45f958 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #908] @ 45f944 │ │ │ │ + ldr r2, [pc, #908] @ 45f95c │ │ │ │ and r3, r5, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 462a20 │ │ │ │ + bhi 462a38 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #872] @ 45f948 │ │ │ │ + ldr r2, [pc, #872] @ 45f960 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #852] @ 45f94c │ │ │ │ + ldr r2, [pc, #852] @ 45f964 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #824] @ 45f950 │ │ │ │ + ldr r2, [pc, #824] @ 45f968 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #804] @ 45f954 │ │ │ │ + ldr r2, [pc, #804] @ 45f96c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #776] @ 45f958 │ │ │ │ - ldr r7, [pc, #776] @ 45f95c │ │ │ │ + ldr r2, [pc, #776] @ 45f970 │ │ │ │ + ldr r7, [pc, #776] @ 45f974 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #732] @ 45f960 │ │ │ │ + ldr r2, [pc, #732] @ 45f978 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #4 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #688] @ 45f964 │ │ │ │ + ldr r2, [pc, #688] @ 45f97c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #8 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #644] @ 45f968 │ │ │ │ + ldr r2, [pc, #644] @ 45f980 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #12 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #592] @ 45f96c │ │ │ │ + ldr r2, [pc, #592] @ 45f984 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #572] @ 45f970 │ │ │ │ + ldr r3, [pc, #572] @ 45f988 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #192 @ 0xc0 │ │ │ │ cmp r2, #63 @ 0x3f │ │ │ │ - bhi 45f754 │ │ │ │ + bhi 45f76c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #536] @ 45f974 │ │ │ │ + ldr r2, [pc, #536] @ 45f98c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r1, #724 @ 0x2d4 │ │ │ │ - bhi 460f40 │ │ │ │ + bhi 460f58 │ │ │ │ cmp r1, #696 @ 0x2b8 │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #696 @ 0x2b8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #472] @ 45f978 │ │ │ │ + ldr r2, [pc, #472] @ 45f990 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 45e9bc │ │ │ │ + bne 45e9d4 │ │ │ │ cmp r1, #724 @ 0x2d4 │ │ │ │ - beq 4622a8 │ │ │ │ + beq 4622c0 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - ldr r2, [pc, #444] @ 45f97c │ │ │ │ + beq 45ec68 │ │ │ │ + ldr r2, [pc, #444] @ 45f994 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 461160 │ │ │ │ - ldr r2, [pc, #416] @ 45f980 │ │ │ │ + bne 461178 │ │ │ │ + ldr r2, [pc, #416] @ 45f998 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #392] @ 45f984 │ │ │ │ + ldr r2, [pc, #392] @ 45f99c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #372] @ 45f988 │ │ │ │ + ldr r2, [pc, #372] @ 45f9a0 │ │ │ │ lsl r3, r5, #22 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #22 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ andeq r3, r0, ip, lsr r5 │ │ │ │ andeq r3, r0, pc, lsl r5 │ │ │ │ tsteq r1, r0, lsl #2 │ │ │ │ - sbcseq r7, ip, r4, asr #25 │ │ │ │ - ldrheq r0, [lr], #28 │ │ │ │ + ldrheq r7, [ip], #204 @ 0xcc │ │ │ │ + ldrheq r0, [lr], #20 │ │ │ │ @ instruction: 0x00003abc │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ muleq r0, ip, r6 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - ldrsbeq r7, [ip], #184 @ 0xb8 │ │ │ │ - sbcseq r0, lr, r4, ror #1 │ │ │ │ + ldrsbeq r7, [ip], #176 @ 0xb0 │ │ │ │ + ldrsbeq r0, [lr], #12 │ │ │ │ andeq r0, r0, r3, asr #16 │ │ │ │ andeq r0, r0, ip, lsl #11 │ │ │ │ @ instruction: 0x01416690 │ │ │ │ andeq r3, r0, ip, ror sp │ │ │ │ andeq r3, r0, ip, lsl ip │ │ │ │ andeq r3, r0, ip, asr r9 │ │ │ │ andeq r0, r0, ip, asr r9 │ │ │ │ strheq r6, [r1, #-94] @ 0xffffffa2 │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ andseq r1, r1, r0, lsl #2 │ │ │ │ - sbcseq r0, ip, r8, asr r9 │ │ │ │ + sbcseq r0, ip, r0, asr r9 │ │ │ │ andeq r3, r0, ip, asr r7 │ │ │ │ andeq r3, r0, ip, lsl sl │ │ │ │ muleq r0, ip, r4 │ │ │ │ andeq r0, r0, ip, ror #27 │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, ror pc │ │ │ │ smlaltteq r6, r1, r8, r2 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - sbcseq r7, ip, ip, asr #14 │ │ │ │ - sbcseq pc, sp, r0, lsr #23 │ │ │ │ + sbcseq r7, ip, r4, asr #14 │ │ │ │ + smullseq pc, sp, r8, fp @ │ │ │ │ andeq r3, r0, ip, lsl r9 │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, asr r6 │ │ │ │ @ instruction: 0x000037bc │ │ │ │ andeq r3, r0, ip, ror sl │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ muleq r0, ip, lr │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, lsr sp │ │ │ │ - ldrsbeq r7, [ip], #144 @ 0x90 │ │ │ │ - ldrheq pc, [sp], #128 @ 0x80 @ │ │ │ │ + sbcseq r7, ip, r8, asr #19 │ │ │ │ + sbcseq pc, sp, r8, lsr #17 │ │ │ │ tsteq r1, r1, lsl r1 │ │ │ │ - sbcseq r7, ip, r4, lsl r3 │ │ │ │ - sbcseq pc, sp, r0, lsr #16 │ │ │ │ - ldrsbeq r7, [ip], #44 @ 0x2c │ │ │ │ - sbcseq r7, ip, r0, lsl #15 │ │ │ │ - sbcseq r7, ip, ip, asr #13 │ │ │ │ - sbcseq pc, sp, ip, lsr #15 │ │ │ │ - sbcseq r7, ip, r8, lsr #13 │ │ │ │ - sbcseq r7, ip, r0, lsl #13 │ │ │ │ + sbcseq r7, ip, ip, lsl #6 │ │ │ │ + sbcseq pc, sp, r8, lsl r8 @ │ │ │ │ + ldrsbeq r7, [ip], #36 @ 0x24 │ │ │ │ + sbcseq r7, ip, r8, ror r7 │ │ │ │ + sbcseq r7, ip, r4, asr #13 │ │ │ │ + sbcseq pc, sp, r4, lsr #15 │ │ │ │ + sbcseq r7, ip, r0, lsr #13 │ │ │ │ + sbcseq r7, ip, r8, ror r6 │ │ │ │ + sbcseq r7, ip, r0, asr r6 │ │ │ │ + sbcseq r7, ip, ip, ror r6 │ │ │ │ + ldrsbeq pc, [sp], #108 @ 0x6c @ │ │ │ │ sbcseq r7, ip, r8, asr r6 │ │ │ │ - sbcseq r7, ip, r4, lsl #13 │ │ │ │ - sbcseq pc, sp, r4, ror #13 │ │ │ │ - sbcseq r7, ip, r0, ror #12 │ │ │ │ - sbcseq r7, ip, r8, asr r1 │ │ │ │ + sbcseq r7, ip, r0, asr r1 │ │ │ │ cmpeq r1, r6, lsr sp │ │ │ │ - sbcseq r7, ip, ip, lsl r1 │ │ │ │ - sbcseq pc, sp, r8, lsr #12 │ │ │ │ - sbcseq r7, ip, ip, ror #13 │ │ │ │ - ldrsheq pc, [sp], #80 @ 0x50 @ │ │ │ │ - ldrheq r7, [ip], #120 @ 0x78 │ │ │ │ - ldrheq pc, [sp], #88 @ 0x58 @ │ │ │ │ - sbcseq r7, ip, r4, ror r0 │ │ │ │ + sbcseq r7, ip, r4, lsl r1 │ │ │ │ + sbcseq pc, sp, r0, lsr #12 │ │ │ │ + sbcseq r7, ip, r4, ror #13 │ │ │ │ + sbcseq pc, sp, r8, ror #11 │ │ │ │ + ldrheq r7, [ip], #112 @ 0x70 │ │ │ │ + ldrheq pc, [sp], #80 @ 0x50 @ │ │ │ │ + sbcseq r7, ip, ip, rrx │ │ │ │ cmpeq r1, r0, ror #24 │ │ │ │ - sbcseq r7, ip, r0, asr r7 │ │ │ │ + sbcseq r7, ip, r8, asr #14 │ │ │ │ cmpeq r1, lr, lsr #24 │ │ │ │ - sbcseq r7, ip, r8, lsr r6 │ │ │ │ + sbcseq r7, ip, r0, lsr r6 │ │ │ │ strdeq r5, [r1, #-188] @ 0xffffff44 │ │ │ │ - ldrsbeq r7, [ip], #92 @ 0x5c │ │ │ │ - sbcseq pc, sp, r8, asr #9 │ │ │ │ - smullseq r7, ip, r8, r5 │ │ │ │ - smullseq pc, sp, r0, r4 @ │ │ │ │ - ldrsbeq r7, [ip], #108 @ 0x6c │ │ │ │ - sbcseq pc, sp, ip, asr r4 @ │ │ │ │ - sbcseq r7, ip, r4, asr #13 │ │ │ │ - sbcseq r7, ip, ip, lsr #13 │ │ │ │ - smullseq r7, ip, r4, r6 │ │ │ │ - sbcseq r6, ip, r0, lsl #29 │ │ │ │ + ldrsbeq r7, [ip], #84 @ 0x54 │ │ │ │ + sbcseq pc, sp, r0, asr #9 │ │ │ │ + smullseq r7, ip, r0, r5 │ │ │ │ + sbcseq pc, sp, r8, lsl #9 │ │ │ │ + ldrsbeq r7, [ip], #100 @ 0x64 │ │ │ │ + sbcseq pc, sp, r4, asr r4 @ │ │ │ │ + ldrheq r7, [ip], #108 @ 0x6c │ │ │ │ + sbcseq r7, ip, r4, lsr #13 │ │ │ │ + sbcseq r7, ip, ip, lsl #13 │ │ │ │ + sbcseq r6, ip, r8, ror lr │ │ │ │ smlalbbeq r5, r1, lr, sl │ │ │ │ - smullseq r2, fp, r4, sp │ │ │ │ + sbcseq r2, fp, ip, lsl #27 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ - sbcseq r6, ip, r0, ror #27 │ │ │ │ - smullseq r6, ip, ip, lr │ │ │ │ - sbcseq r6, ip, r0, lsr #27 │ │ │ │ - sbcseq pc, sp, ip, lsr #5 │ │ │ │ - sbcseq r6, ip, r4, lsr #20 │ │ │ │ - sbcseq r7, ip, r4, ror r4 │ │ │ │ - sbcseq r7, ip, r4, lsl r2 │ │ │ │ - sbcseq lr, sp, r8, ror #29 │ │ │ │ - ldrsheq r7, [ip], #24 │ │ │ │ - ldrsbeq r7, [ip], #28 │ │ │ │ - sbcseq r7, ip, r0, asr #3 │ │ │ │ - sbcseq r7, ip, r4, lsr #3 │ │ │ │ - sbcseq r7, ip, r8, lsl #3 │ │ │ │ - sbcseq r7, ip, ip, ror #2 │ │ │ │ - sbcseq r7, ip, r0, asr r1 │ │ │ │ - sbcseq r7, ip, r4, lsr r1 │ │ │ │ - sbcseq r7, ip, r4, lsl r1 │ │ │ │ - ldrsheq r7, [ip], #4 │ │ │ │ - ldrsbeq r7, [ip], #4 │ │ │ │ - ldrheq r7, [ip], #8 │ │ │ │ - sbcseq r7, ip, r0, lsr #1 │ │ │ │ - sbcseq r7, ip, r8, lsl #1 │ │ │ │ - sbcseq r7, ip, r0, ror r0 │ │ │ │ - sbcseq r7, ip, ip, asr r0 │ │ │ │ - sbcseq r7, ip, r4, asr #32 │ │ │ │ - sbcseq r7, ip, ip, lsr #32 │ │ │ │ - sbcseq r7, ip, r4, lsl r0 │ │ │ │ - ldrsheq r6, [ip], #252 @ 0xfc │ │ │ │ - ldrsbeq r6, [ip], #252 @ 0xfc │ │ │ │ - ldrheq r6, [ip], #252 @ 0xfc │ │ │ │ - smullseq r6, ip, ip, pc @ │ │ │ │ - sbcseq r6, ip, r0, lsl #31 │ │ │ │ - sbcseq r6, ip, r0, ror #30 │ │ │ │ - sbcseq r6, ip, r0, asr #30 │ │ │ │ - sbcseq r6, ip, r0, lsr #30 │ │ │ │ - sbcseq r6, ip, r4, lsl #30 │ │ │ │ + ldrsbeq r6, [ip], #216 @ 0xd8 │ │ │ │ + smullseq r6, ip, r4, lr │ │ │ │ + smullseq r6, ip, r8, sp │ │ │ │ + sbcseq pc, sp, r4, lsr #5 │ │ │ │ + sbcseq r6, ip, ip, lsl sl │ │ │ │ + sbcseq r7, ip, ip, ror #8 │ │ │ │ + sbcseq r7, ip, ip, lsl #4 │ │ │ │ + sbcseq lr, sp, r0, ror #29 │ │ │ │ + ldrsheq r7, [ip], #16 │ │ │ │ + ldrsbeq r7, [ip], #20 │ │ │ │ + ldrheq r7, [ip], #24 │ │ │ │ + smullseq r7, ip, ip, r1 │ │ │ │ + sbcseq r7, ip, r0, lsl #3 │ │ │ │ + sbcseq r7, ip, r4, ror #2 │ │ │ │ + sbcseq r7, ip, r8, asr #2 │ │ │ │ + sbcseq r7, ip, ip, lsr #2 │ │ │ │ + sbcseq r7, ip, ip, lsl #2 │ │ │ │ + sbcseq r7, ip, ip, ror #1 │ │ │ │ + sbcseq r7, ip, ip, asr #1 │ │ │ │ + ldrheq r7, [ip], #0 │ │ │ │ + smullseq r7, ip, r8, r0 │ │ │ │ + sbcseq r7, ip, r0, lsl #1 │ │ │ │ + sbcseq r7, ip, r8, rrx │ │ │ │ + sbcseq r7, ip, r4, asr r0 │ │ │ │ + sbcseq r7, ip, ip, lsr r0 │ │ │ │ + sbcseq r7, ip, r4, lsr #32 │ │ │ │ + sbcseq r7, ip, ip │ │ │ │ + ldrsheq r6, [ip], #244 @ 0xf4 │ │ │ │ + ldrsbeq r6, [ip], #244 @ 0xf4 │ │ │ │ + ldrheq r6, [ip], #244 @ 0xf4 │ │ │ │ + smullseq r6, ip, r4, pc @ │ │ │ │ + sbcseq r6, ip, r8, ror pc │ │ │ │ + sbcseq r6, ip, r8, asr pc │ │ │ │ + sbcseq r6, ip, r8, lsr pc │ │ │ │ + sbcseq r6, ip, r8, lsl pc │ │ │ │ ldrsheq r6, [ip], #236 @ 0xec │ │ │ │ - sbcseq r6, ip, ip, ror #29 │ │ │ │ - sbcseq r6, ip, r8, ror #29 │ │ │ │ - rsceq pc, r9, ip, lsl #3 │ │ │ │ - sbcseq r6, ip, r0, asr #22 │ │ │ │ - sbcseq r6, ip, r8, lsl fp │ │ │ │ - sbcseq r6, ip, ip, lsr fp │ │ │ │ - sbcseq r6, ip, r4, lsl fp │ │ │ │ - sbcseq r6, ip, ip, ror #21 │ │ │ │ - sbcseq r6, ip, r8, asr #21 │ │ │ │ - sbcseq r6, ip, r4, lsr #21 │ │ │ │ - sbcseq r6, ip, r4, ror #20 │ │ │ │ - sbcseq r6, ip, ip, lsr sl │ │ │ │ - sbcseq r6, ip, r4, lsl sl │ │ │ │ - sbcseq r6, ip, r8, lsl #15 │ │ │ │ - sbcseq r6, ip, r8, asr r7 │ │ │ │ - sbcseq r6, ip, r4, lsr r7 │ │ │ │ - sbcseq r6, ip, ip, lsl #14 │ │ │ │ - sbcseq r6, ip, r4, ror #13 │ │ │ │ - ldrheq r6, [ip], #108 @ 0x6c │ │ │ │ - smullseq r6, ip, r0, r6 │ │ │ │ - sbcseq r6, ip, ip, lsr #17 │ │ │ │ - smullseq r6, ip, ip, r8 │ │ │ │ - sbcseq r2, fp, ip, lsl r1 │ │ │ │ - sbcseq r6, ip, r8, lsl #17 │ │ │ │ + ldrsheq r6, [ip], #228 @ 0xe4 │ │ │ │ + sbcseq r6, ip, r4, ror #29 │ │ │ │ + sbcseq r6, ip, r0, ror #29 │ │ │ │ + rsceq pc, r9, r4, lsl #3 │ │ │ │ + sbcseq r6, ip, r8, lsr fp │ │ │ │ + sbcseq r6, ip, r0, lsl fp │ │ │ │ + sbcseq r6, ip, r4, lsr fp │ │ │ │ + sbcseq r6, ip, ip, lsl #22 │ │ │ │ + sbcseq r6, ip, r4, ror #21 │ │ │ │ + sbcseq r6, ip, r0, asr #21 │ │ │ │ + smullseq r6, ip, ip, sl │ │ │ │ + sbcseq r6, ip, ip, asr sl │ │ │ │ + sbcseq r6, ip, r4, lsr sl │ │ │ │ + sbcseq r6, ip, ip, lsl #20 │ │ │ │ + sbcseq r6, ip, r0, lsl #15 │ │ │ │ + sbcseq r6, ip, r0, asr r7 │ │ │ │ + sbcseq r6, ip, ip, lsr #14 │ │ │ │ + sbcseq r6, ip, r4, lsl #14 │ │ │ │ + ldrsbeq r6, [ip], #108 @ 0x6c │ │ │ │ + ldrheq r6, [ip], #100 @ 0x64 │ │ │ │ + sbcseq r6, ip, r8, lsl #13 │ │ │ │ + sbcseq r6, ip, r4, lsr #17 │ │ │ │ + smullseq r6, ip, r4, r8 │ │ │ │ + sbcseq r2, fp, r4, lsl r1 │ │ │ │ sbcseq r6, ip, r0, lsl #17 │ │ │ │ - sbcseq r6, ip, ip, lsl #16 │ │ │ │ - sbcseq r6, ip, r8, ror #15 │ │ │ │ - sbcseq r6, ip, r4, asr #15 │ │ │ │ - sbcseq r6, ip, r0, lsr #15 │ │ │ │ - sbcseq r6, ip, ip, ror r7 │ │ │ │ - sbcseq r6, ip, r8, asr r7 │ │ │ │ - ldrsheq r6, [ip], #32 │ │ │ │ - ldrheq r6, [ip], #40 @ 0x28 │ │ │ │ - sbcseq r6, ip, ip, lsl #4 │ │ │ │ - sbcseq r6, ip, ip, lsl #4 │ │ │ │ - sbcseq r6, ip, ip, ror r2 │ │ │ │ - sbcseq r6, ip, r4, lsr r6 │ │ │ │ - sbcseq r6, ip, r4, lsl #12 │ │ │ │ - sbcseq r6, ip, r0, asr #4 │ │ │ │ - sbcseq r6, ip, r8, lsl r2 │ │ │ │ - ldrheq r6, [ip], #28 │ │ │ │ - sbcseq r6, ip, r8, asr #3 │ │ │ │ + sbcseq r6, ip, r8, ror r8 │ │ │ │ + sbcseq r6, ip, r4, lsl #16 │ │ │ │ + sbcseq r6, ip, r0, ror #15 │ │ │ │ + ldrheq r6, [ip], #124 @ 0x7c │ │ │ │ + smullseq r6, ip, r8, r7 │ │ │ │ + sbcseq r6, ip, r4, ror r7 │ │ │ │ + sbcseq r6, ip, r0, asr r7 │ │ │ │ + sbcseq r6, ip, r8, ror #5 │ │ │ │ + ldrheq r6, [ip], #32 │ │ │ │ + sbcseq r6, ip, r4, lsl #4 │ │ │ │ + sbcseq r6, ip, r4, lsl #4 │ │ │ │ + sbcseq r6, ip, r4, ror r2 │ │ │ │ + sbcseq r6, ip, ip, lsr #12 │ │ │ │ + ldrsheq r6, [ip], #92 @ 0x5c │ │ │ │ + sbcseq r6, ip, r8, lsr r2 │ │ │ │ + sbcseq r6, ip, r0, lsl r2 │ │ │ │ + ldrheq r6, [ip], #20 │ │ │ │ + sbcseq r6, ip, r0, asr #3 │ │ │ │ + sbcseq r6, ip, r0, ror #2 │ │ │ │ + sbcseq r6, ip, r8, lsl r1 │ │ │ │ + sbcseq r6, ip, r8, lsl r1 │ │ │ │ + sbcseq r6, ip, ip, lsl #3 │ │ │ │ + sbcseq r6, ip, r4, ror #2 │ │ │ │ + sbcseq r6, ip, r8, ror r1 │ │ │ │ sbcseq r6, ip, r8, ror #2 │ │ │ │ - sbcseq r6, ip, r0, lsr #2 │ │ │ │ - sbcseq r6, ip, r0, lsr #2 │ │ │ │ - smullseq r6, ip, r4, r1 │ │ │ │ - sbcseq r6, ip, ip, ror #2 │ │ │ │ - sbcseq r6, ip, r0, lsl #3 │ │ │ │ - sbcseq r6, ip, r0, ror r1 │ │ │ │ - sbcseq r6, ip, r0, lsl #3 │ │ │ │ + sbcseq r6, ip, r8, ror r1 │ │ │ │ andeq r0, r0, ip, lsl r8 │ │ │ │ cmpeq r1, r2, ror #22 │ │ │ │ - smullseq r5, ip, r8, lr │ │ │ │ - sbcseq r6, ip, ip, ror #8 │ │ │ │ - sbcseq r5, ip, ip, asr lr │ │ │ │ - sbcseq r6, ip, r4, lsr #12 │ │ │ │ - sbcseq r5, ip, ip, lsl #28 │ │ │ │ + smullseq r5, ip, r0, lr │ │ │ │ + sbcseq r6, ip, r4, ror #8 │ │ │ │ + sbcseq r5, ip, r4, asr lr │ │ │ │ + sbcseq r6, ip, ip, lsl r6 │ │ │ │ + sbcseq r5, ip, r4, lsl #28 │ │ │ │ ldrdeq r4, [r1, #-164] @ 0xffffff5c │ │ │ │ - sbcseq r1, fp, r0, lsr #26 │ │ │ │ - sbcseq r5, ip, ip, lsr #27 │ │ │ │ - sbcseq pc, sp, r4, lsr r2 @ │ │ │ │ - sbcseq r5, ip, r0, ror sp │ │ │ │ - sbcseq r6, ip, ip, ror r5 │ │ │ │ - sbcseq r5, ip, r4, lsr sp │ │ │ │ - sbcseq r6, ip, r8, lsl #10 │ │ │ │ + sbcseq r1, fp, r8, lsl sp │ │ │ │ + sbcseq r5, ip, r4, lsr #27 │ │ │ │ + sbcseq pc, sp, ip, lsr #4 │ │ │ │ + sbcseq r5, ip, r8, ror #26 │ │ │ │ + sbcseq r6, ip, r4, ror r5 │ │ │ │ + sbcseq r5, ip, ip, lsr #26 │ │ │ │ + sbcseq r6, ip, r0, lsl #10 │ │ │ │ cmpeq r1, lr, lsl #20 │ │ │ │ - sbcseq r5, ip, r8, lsr #25 │ │ │ │ - ldrsbeq r5, [ip], #244 @ 0xf4 │ │ │ │ - sbcseq r5, ip, ip, ror #24 │ │ │ │ + sbcseq r5, ip, r0, lsr #25 │ │ │ │ + sbcseq r5, ip, ip, asr #31 │ │ │ │ + sbcseq r5, ip, r4, ror #24 │ │ │ │ smlalbteq r4, r1, r0, r9 │ │ │ │ - sbcseq r1, fp, r0, lsl #23 │ │ │ │ - sbcseq r5, ip, ip, lsl #24 │ │ │ │ - ldrheq r5, [ip], #240 @ 0xf0 │ │ │ │ - sbcseq r5, ip, r0, lsr #30 │ │ │ │ + sbcseq r1, fp, r8, ror fp │ │ │ │ + sbcseq r5, ip, r4, lsl #24 │ │ │ │ + sbcseq r5, ip, r8, lsr #31 │ │ │ │ + sbcseq r5, ip, r8, lsl pc │ │ │ │ ldrdeq r4, [r1, #-164] @ 0xffffff5c │ │ │ │ - sbcseq r5, ip, r4, lsr pc │ │ │ │ - sbcseq r5, ip, r0, lsr pc │ │ │ │ + sbcseq r5, ip, ip, lsr #30 │ │ │ │ + sbcseq r5, ip, r8, lsr #30 │ │ │ │ smlalbbeq r4, r1, sl, sl │ │ │ │ - sbcseq r5, ip, r4, ror #29 │ │ │ │ - ldrheq r5, [ip], #232 @ 0xe8 │ │ │ │ - smullseq r5, ip, r0, lr │ │ │ │ - sbcseq r5, ip, r8, ror #28 │ │ │ │ - sbcseq r5, ip, r0, asr #28 │ │ │ │ - sbcseq r5, ip, r8, lsl lr │ │ │ │ - sbcseq r5, ip, ip, lsr #28 │ │ │ │ - sbcseq r5, ip, r8, lsl #28 │ │ │ │ - sbcseq r5, ip, r4, ror #27 │ │ │ │ - sbcseq r5, ip, r0, asr #27 │ │ │ │ - ldr r2, [pc, #-492] @ 45f98c │ │ │ │ + ldrsbeq r5, [ip], #236 @ 0xec │ │ │ │ + ldrheq r5, [ip], #224 @ 0xe0 │ │ │ │ + sbcseq r5, ip, r8, lsl #29 │ │ │ │ + sbcseq r5, ip, r0, ror #28 │ │ │ │ + sbcseq r5, ip, r8, lsr lr │ │ │ │ + sbcseq r5, ip, r0, lsl lr │ │ │ │ + sbcseq r5, ip, r4, lsr #28 │ │ │ │ + sbcseq r5, ip, r0, lsl #28 │ │ │ │ + ldrsbeq r5, [ip], #220 @ 0xdc │ │ │ │ + ldrheq r5, [ip], #216 @ 0xd8 │ │ │ │ + ldr r2, [pc, #-492] @ 45f9a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 46250c │ │ │ │ + beq 462524 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 4624f0 │ │ │ │ + beq 462508 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 46261c │ │ │ │ - ldr r2, [pc, #-540] @ 45f990 │ │ │ │ + bne 462634 │ │ │ │ + ldr r2, [pc, #-540] @ 45f9a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-564] @ 45f994 │ │ │ │ - ldr r7, [pc, #-564] @ 45f998 │ │ │ │ + ldr r2, [pc, #-564] @ 45f9ac │ │ │ │ + ldr r7, [pc, #-564] @ 45f9b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add r7, pc, r7 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-608] @ 45f99c │ │ │ │ + ldr r2, [pc, #-608] @ 45f9b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, r1 │ │ │ │ mov r2, r7 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-652] @ 45f9a0 │ │ │ │ + ldr r2, [pc, #-652] @ 45f9b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #2 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-696] @ 45f9a4 │ │ │ │ + ldr r2, [pc, #-696] @ 45f9bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #3 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-740] @ 45f9a8 │ │ │ │ + ldr r2, [pc, #-740] @ 45f9c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #4 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-784] @ 45f9ac │ │ │ │ + ldr r2, [pc, #-784] @ 45f9c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #5 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-828] @ 45f9b0 │ │ │ │ + ldr r2, [pc, #-828] @ 45f9c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #6 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-872] @ 45f9b4 │ │ │ │ + ldr r2, [pc, #-872] @ 45f9cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #7 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-916] @ 45f9b8 │ │ │ │ + ldr r2, [pc, #-916] @ 45f9d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #8 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-960] @ 45f9bc │ │ │ │ + ldr r2, [pc, #-960] @ 45f9d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #9 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1004] @ 45f9c0 │ │ │ │ + ldr r2, [pc, #-1004] @ 45f9d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #10 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1048] @ 45f9c4 │ │ │ │ + ldr r2, [pc, #-1048] @ 45f9dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #11 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1092] @ 45f9c8 │ │ │ │ + ldr r2, [pc, #-1092] @ 45f9e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #12 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1136] @ 45f9cc │ │ │ │ + ldr r2, [pc, #-1136] @ 45f9e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #13 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1180] @ 45f9d0 │ │ │ │ + ldr r2, [pc, #-1180] @ 45f9e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #14 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1224] @ 45f9d4 │ │ │ │ + ldr r2, [pc, #-1224] @ 45f9ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #15 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1268] @ 45f9d8 │ │ │ │ + ldr r2, [pc, #-1268] @ 45f9f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1312] @ 45f9dc │ │ │ │ + ldr r2, [pc, #-1312] @ 45f9f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #17 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1356] @ 45f9e0 │ │ │ │ + ldr r2, [pc, #-1356] @ 45f9f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #18 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1400] @ 45f9e4 │ │ │ │ + ldr r2, [pc, #-1400] @ 45f9fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #19 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1444] @ 45f9e8 │ │ │ │ + ldr r2, [pc, #-1444] @ 45fa00 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #20 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1488] @ 45f9ec │ │ │ │ + ldr r2, [pc, #-1488] @ 45fa04 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #21 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1532] @ 45f9f0 │ │ │ │ + ldr r2, [pc, #-1532] @ 45fa08 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #22 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1576] @ 45f9f4 │ │ │ │ + ldr r2, [pc, #-1576] @ 45fa0c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #23 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1620] @ 45f9f8 │ │ │ │ + ldr r2, [pc, #-1620] @ 45fa10 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1664] @ 45f9fc │ │ │ │ + ldr r2, [pc, #-1664] @ 45fa14 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #25 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1708] @ 45fa00 │ │ │ │ + ldr r2, [pc, #-1708] @ 45fa18 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #26 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1752] @ 45fa04 │ │ │ │ + ldr r2, [pc, #-1752] @ 45fa1c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #27 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1796] @ 45fa08 │ │ │ │ + ldr r2, [pc, #-1796] @ 45fa20 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #28 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1848] @ 45fa0c │ │ │ │ + ldr r2, [pc, #-1848] @ 45fa24 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 46243c │ │ │ │ - ldr r2, [pc, #-1876] @ 45fa10 │ │ │ │ + bne 462454 │ │ │ │ + ldr r2, [pc, #-1876] @ 45fa28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1892] @ 45fa14 │ │ │ │ + ldr r2, [pc, #-1892] @ 45fa2c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 462420 │ │ │ │ - ldr r2, [pc, #-1920] @ 45fa18 │ │ │ │ + bne 462438 │ │ │ │ + ldr r2, [pc, #-1920] @ 45fa30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1944] @ 45fa1c │ │ │ │ + ldr r2, [pc, #-1944] @ 45fa34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1968] @ 45fa20 │ │ │ │ + ldr r2, [pc, #-1968] @ 45fa38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1992] @ 45fa24 │ │ │ │ + ldr r2, [pc, #-1992] @ 45fa3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2016] @ 45fa28 │ │ │ │ + ldr r2, [pc, #-2016] @ 45fa40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2040] @ 45fa2c │ │ │ │ + ldr r2, [pc, #-2040] @ 45fa44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2064] @ 45fa30 │ │ │ │ + ldr r2, [pc, #-2064] @ 45fa48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2088] @ 45fa34 │ │ │ │ + ldr r2, [pc, #-2088] @ 45fa4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2112] @ 45fa38 │ │ │ │ + ldr r2, [pc, #-2112] @ 45fa50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2136] @ 45fa3c │ │ │ │ + ldr r2, [pc, #-2136] @ 45fa54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2160] @ 45fa40 │ │ │ │ + ldr r2, [pc, #-2160] @ 45fa58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2184] @ 45fa44 │ │ │ │ + ldr r2, [pc, #-2184] @ 45fa5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2208] @ 45fa48 │ │ │ │ + ldr r2, [pc, #-2208] @ 45fa60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2232] @ 45fa4c │ │ │ │ + ldr r2, [pc, #-2232] @ 45fa64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2256] @ 45fa50 │ │ │ │ + ldr r2, [pc, #-2256] @ 45fa68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2280] @ 45fa54 │ │ │ │ + ldr r2, [pc, #-2280] @ 45fa6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2304] @ 45fa58 │ │ │ │ + ldr r2, [pc, #-2304] @ 45fa70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2328] @ 45fa5c │ │ │ │ + ldr r2, [pc, #-2328] @ 45fa74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2352] @ 45fa60 │ │ │ │ + ldr r2, [pc, #-2352] @ 45fa78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2368] @ 45fa64 │ │ │ │ + ldr r2, [pc, #-2368] @ 45fa7c │ │ │ │ lsr r7, r5, #4 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r7, #0 │ │ │ │ - beq 4624a4 │ │ │ │ + beq 4624bc │ │ │ │ cmp r7, #1 │ │ │ │ - beq 46248c │ │ │ │ - ldr r2, [pc, #-2412] @ 45fa68 │ │ │ │ + beq 4624a4 │ │ │ │ + ldr r2, [pc, #-2412] @ 45fa80 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2432] @ 45fa6c │ │ │ │ + ldr r2, [pc, #-2432] @ 45fa84 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 462470 │ │ │ │ - ldr r2, [pc, #-2460] @ 45fa70 │ │ │ │ + bne 462488 │ │ │ │ + ldr r2, [pc, #-2460] @ 45fa88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2484] @ 45fa74 │ │ │ │ + ldr r2, [pc, #-2484] @ 45fa8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 46039c │ │ │ │ - ldr r2, [pc, #-2504] @ 45fa78 │ │ │ │ + b 4603b4 │ │ │ │ + ldr r2, [pc, #-2504] @ 45fa90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 46039c │ │ │ │ - ldr r2, [pc, #-2524] @ 45fa7c │ │ │ │ + b 4603b4 │ │ │ │ + ldr r2, [pc, #-2524] @ 45fa94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 46039c │ │ │ │ - ldr r2, [pc, #-2544] @ 45fa80 │ │ │ │ + b 4603b4 │ │ │ │ + ldr r2, [pc, #-2544] @ 45fa98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 46039c │ │ │ │ - ldr r2, [pc, #-2564] @ 45fa84 │ │ │ │ + b 4603b4 │ │ │ │ + ldr r2, [pc, #-2564] @ 45fa9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 46039c │ │ │ │ - ldr r2, [pc, #-2584] @ 45fa88 │ │ │ │ + b 4603b4 │ │ │ │ + ldr r2, [pc, #-2584] @ 45faa0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 46039c │ │ │ │ - ldr r2, [pc, #-2604] @ 45fa8c │ │ │ │ + b 4603b4 │ │ │ │ + ldr r2, [pc, #-2604] @ 45faa4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2628] @ 45fa90 │ │ │ │ + ldr r2, [pc, #-2628] @ 45faa8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2652] @ 45fa94 │ │ │ │ + ldr r2, [pc, #-2652] @ 45faac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2676] @ 45fa98 │ │ │ │ + ldr r2, [pc, #-2676] @ 45fab0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2700] @ 45fa9c │ │ │ │ + ldr r2, [pc, #-2700] @ 45fab4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2724] @ 45faa0 │ │ │ │ + ldr r2, [pc, #-2724] @ 45fab8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2748] @ 45faa4 │ │ │ │ + ldr r2, [pc, #-2748] @ 45fabc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2772] @ 45faa8 │ │ │ │ + ldr r2, [pc, #-2772] @ 45fac0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2796] @ 45faac │ │ │ │ + ldr r2, [pc, #-2796] @ 45fac4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2820] @ 45fab0 │ │ │ │ + ldr r2, [pc, #-2820] @ 45fac8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2844] @ 45fab4 │ │ │ │ + ldr r2, [pc, #-2844] @ 45facc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2868] @ 45fab8 │ │ │ │ + ldr r2, [pc, #-2868] @ 45fad0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2892] @ 45fabc │ │ │ │ + ldr r2, [pc, #-2892] @ 45fad4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2916] @ 45fac0 │ │ │ │ + ldr r2, [pc, #-2916] @ 45fad8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2940] @ 45fac4 │ │ │ │ + ldr r2, [pc, #-2940] @ 45fadc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2964] @ 45fac8 │ │ │ │ + ldr r2, [pc, #-2964] @ 45fae0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2988] @ 45facc │ │ │ │ + ldr r2, [pc, #-2988] @ 45fae4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3012] @ 45fad0 │ │ │ │ + ldr r2, [pc, #-3012] @ 45fae8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3036] @ 45fad4 │ │ │ │ + ldr r2, [pc, #-3036] @ 45faec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3060] @ 45fad8 │ │ │ │ + ldr r2, [pc, #-3060] @ 45faf0 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 462384 │ │ │ │ + bhi 46239c │ │ │ │ cmp r1, #2048 @ 0x800 │ │ │ │ - bcc 4613a4 │ │ │ │ - ldr r3, [pc, #-3076] @ 45fadc │ │ │ │ + bcc 4613bc │ │ │ │ + ldr r3, [pc, #-3076] @ 45faf4 │ │ │ │ sub r1, r1, #2048 @ 0x800 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ + bhi 45ec68 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3108] @ 45fae0 │ │ │ │ + ldr r2, [pc, #-3108] @ 45faf8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 4622fc │ │ │ │ - ldr r2, [pc, #-3136] @ 45fae4 │ │ │ │ + bne 462314 │ │ │ │ + ldr r2, [pc, #-3136] @ 45fafc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3160] @ 45fae8 │ │ │ │ + ldr r2, [pc, #-3160] @ 45fb00 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 4626ac │ │ │ │ + beq 4626c4 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 462690 │ │ │ │ + beq 4626a8 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 461384 │ │ │ │ - ldr r2, [pc, #-3208] @ 45faec │ │ │ │ + bne 46139c │ │ │ │ + ldr r2, [pc, #-3208] @ 45fb04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3232] @ 45faf0 │ │ │ │ + ldr r2, [pc, #-3232] @ 45fb08 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3252] @ 45faf4 │ │ │ │ + ldr r3, [pc, #-3252] @ 45fb0c │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #207 @ 0xcf │ │ │ │ cmp r2, #48 @ 0x30 │ │ │ │ - bhi 4607c8 │ │ │ │ + bhi 4607e0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3288] @ 45faf8 │ │ │ │ + ldr r2, [pc, #-3288] @ 45fb10 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3316] @ 45fafc │ │ │ │ + ldr r2, [pc, #-3316] @ 45fb14 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 4623cc │ │ │ │ - ldr r2, [pc, #-3344] @ 45fb00 │ │ │ │ + bne 4623e4 │ │ │ │ + ldr r2, [pc, #-3344] @ 45fb18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3368] @ 45fb04 │ │ │ │ + ldr r2, [pc, #-3368] @ 45fb1c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 4623b0 │ │ │ │ - ldr r2, [pc, #-3396] @ 45fb08 │ │ │ │ + bne 4623c8 │ │ │ │ + ldr r2, [pc, #-3396] @ 45fb20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3420] @ 45fb0c │ │ │ │ + ldr r2, [pc, #-3420] @ 45fb24 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 462658 │ │ │ │ + beq 462670 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 46263c │ │ │ │ + beq 462654 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 461384 │ │ │ │ - ldr r2, [pc, #-3468] @ 45fb10 │ │ │ │ + bne 46139c │ │ │ │ + ldr r2, [pc, #-3468] @ 45fb28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r1, #552 @ 0x228 │ │ │ │ - bls 45f24c │ │ │ │ + bls 45f264 │ │ │ │ sub r1, r1, #556 @ 0x22c │ │ │ │ lsl r3, r1, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r3, [pc, #-3520] @ 45fb14 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r3, [pc, #-3520] @ 45fb2c │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #20 │ │ │ │ - bhi 45ec50 │ │ │ │ + bhi 45ec68 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3548] @ 45fb18 │ │ │ │ + ldr r2, [pc, #-3548] @ 45fb30 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 462318 │ │ │ │ - ldr r2, [pc, #-3576] @ 45fb1c │ │ │ │ + bne 462330 │ │ │ │ + ldr r2, [pc, #-3576] @ 45fb34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3600] @ 45fb20 │ │ │ │ + ldr r2, [pc, #-3600] @ 45fb38 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3620] @ 45fb24 │ │ │ │ + ldr r3, [pc, #-3620] @ 45fb3c │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #28 │ │ │ │ cmp r2, #227 @ 0xe3 │ │ │ │ - bhi 460968 │ │ │ │ + bhi 460980 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3656] @ 45fb28 │ │ │ │ + ldr r2, [pc, #-3656] @ 45fb40 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3684] @ 45fb2c │ │ │ │ + ldr r2, [pc, #-3684] @ 45fb44 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 4626e4 │ │ │ │ + beq 4626fc │ │ │ │ cmp r5, #2 │ │ │ │ - beq 4626c8 │ │ │ │ + beq 4626e0 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 461384 │ │ │ │ - ldr r2, [pc, #-3732] @ 45fb30 │ │ │ │ + bne 46139c │ │ │ │ + ldr r2, [pc, #-3732] @ 45fb48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3756] @ 45fb34 │ │ │ │ + ldr r2, [pc, #-3756] @ 45fb4c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3776] @ 45fb38 │ │ │ │ + ldr r3, [pc, #-3776] @ 45fb50 │ │ │ │ lsr r7, r5, #4 │ │ │ │ and r7, r7, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 462a78 │ │ │ │ + bhi 462a90 │ │ │ │ ldrb r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3808] @ 45fb3c │ │ │ │ + ldr r2, [pc, #-3808] @ 45fb54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3824] @ 45fb40 │ │ │ │ + ldr r2, [pc, #-3824] @ 45fb58 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3844] @ 45fb44 │ │ │ │ + ldr r3, [pc, #-3844] @ 45fb5c │ │ │ │ lsr r5, r5, #8 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 462a58 │ │ │ │ + bhi 462a70 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3876] @ 45fb48 │ │ │ │ + ldr r2, [pc, #-3876] @ 45fb60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3900] @ 45fb4c │ │ │ │ + ldr r2, [pc, #-3900] @ 45fb64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3924] @ 45fb50 │ │ │ │ + ldr r2, [pc, #-3924] @ 45fb68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3948] @ 45fb54 │ │ │ │ + ldr r2, [pc, #-3948] @ 45fb6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3972] @ 45fb58 │ │ │ │ + ldr r2, [pc, #-3972] @ 45fb70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3996] @ 45fb5c │ │ │ │ + ldr r2, [pc, #-3996] @ 45fb74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4020] @ 45fb60 │ │ │ │ + ldr r2, [pc, #-4020] @ 45fb78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460a28 │ │ │ │ - ldr r2, [pc, #-4040] @ 45fb64 │ │ │ │ + b 460a40 │ │ │ │ + ldr r2, [pc, #-4040] @ 45fb7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460a28 │ │ │ │ - ldr r2, [pc, #-4060] @ 45fb68 │ │ │ │ + b 460a40 │ │ │ │ + ldr r2, [pc, #-4060] @ 45fb80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460a28 │ │ │ │ - ldr r2, [pc, #-4080] @ 45fb6c │ │ │ │ + b 460a40 │ │ │ │ + ldr r2, [pc, #-4080] @ 45fb84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460a28 │ │ │ │ - ldr r2, [pc, #4068] @ 461b58 │ │ │ │ + b 460a40 │ │ │ │ + ldr r2, [pc, #4068] @ 461b70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460a28 │ │ │ │ - ldr r3, [pc, #4048] @ 461b5c │ │ │ │ + b 460a40 │ │ │ │ + ldr r3, [pc, #4048] @ 461b74 │ │ │ │ sub r1, r1, #492 @ 0x1ec │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ + bhi 45ec68 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #4016] @ 461b60 │ │ │ │ + ldr r2, [pc, #4016] @ 461b78 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #4000] @ 461b64 │ │ │ │ + ldr r3, [pc, #4000] @ 461b7c │ │ │ │ lsr r7, r5, #4 │ │ │ │ and r7, r7, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 4629e4 │ │ │ │ + bhi 4629fc │ │ │ │ ldrb r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3968] @ 461b68 │ │ │ │ + ldr r2, [pc, #3968] @ 461b80 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3952] @ 461b6c │ │ │ │ + ldr r3, [pc, #3952] @ 461b84 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #28 │ │ │ │ cmp r2, #227 @ 0xe3 │ │ │ │ - bhi 460c1c │ │ │ │ + bhi 460c34 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3916] @ 461b70 │ │ │ │ + ldr r2, [pc, #3916] @ 461b88 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3888] @ 461b74 │ │ │ │ + ldr r2, [pc, #3888] @ 461b8c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 4624bc │ │ │ │ - ldr r2, [pc, #3864] @ 461b78 │ │ │ │ + bne 4624d4 │ │ │ │ + ldr r2, [pc, #3864] @ 461b90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3848] @ 461b7c │ │ │ │ - ldr r7, [pc, #3848] @ 461b80 │ │ │ │ + ldr r2, [pc, #3848] @ 461b94 │ │ │ │ + ldr r7, [pc, #3848] @ 461b98 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add r7, pc, r7 │ │ │ │ lsr r3, r5, #4 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3800] @ 461b84 │ │ │ │ + ldr r2, [pc, #3800] @ 461b9c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #12 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3748] @ 461b88 │ │ │ │ + ldr r2, [pc, #3748] @ 461ba0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3732] @ 461b8c │ │ │ │ + ldr r2, [pc, #3732] @ 461ba4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3712] @ 461b90 │ │ │ │ + ldr r3, [pc, #3712] @ 461ba8 │ │ │ │ lsr r5, r5, #8 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 462a38 │ │ │ │ + bhi 462a50 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3676] @ 461b94 │ │ │ │ + ldr r2, [pc, #3676] @ 461bac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460cf0 │ │ │ │ - ldr r2, [pc, #3656] @ 461b98 │ │ │ │ + b 460d08 │ │ │ │ + ldr r2, [pc, #3656] @ 461bb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460cf0 │ │ │ │ - ldr r2, [pc, #3636] @ 461b9c │ │ │ │ + b 460d08 │ │ │ │ + ldr r2, [pc, #3636] @ 461bb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460cf0 │ │ │ │ - ldr r2, [pc, #3616] @ 461ba0 │ │ │ │ + b 460d08 │ │ │ │ + ldr r2, [pc, #3616] @ 461bb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460cf0 │ │ │ │ - ldr r2, [pc, #3596] @ 461ba4 │ │ │ │ + b 460d08 │ │ │ │ + ldr r2, [pc, #3596] @ 461bbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460cf0 │ │ │ │ + b 460d08 │ │ │ │ sub r1, r1, #640 @ 0x280 │ │ │ │ lsl r1, r1, #16 │ │ │ │ lsr r1, r1, #16 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ + bhi 45ec68 │ │ │ │ mov r3, #1 │ │ │ │ lsl r3, r3, r1 │ │ │ │ - ldr r2, [pc, #3548] @ 461ba8 │ │ │ │ + ldr r2, [pc, #3548] @ 461bc0 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 45e9bc │ │ │ │ - ldr r2, [pc, #3536] @ 461bac │ │ │ │ + bne 45e9d4 │ │ │ │ + ldr r2, [pc, #3536] @ 461bc4 │ │ │ │ tst r3, r2 │ │ │ │ - bne 45f7b8 │ │ │ │ + bne 45f7d0 │ │ │ │ cmp r1, #20 │ │ │ │ - bne 45ec50 │ │ │ │ - ldr r2, [pc, #3520] @ 461bb0 │ │ │ │ + bne 45ec68 │ │ │ │ + ldr r2, [pc, #3520] @ 461bc8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3500] @ 461bb4 │ │ │ │ + ldr r3, [pc, #3500] @ 461bcc │ │ │ │ and r2, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 462ab4 │ │ │ │ + bhi 462acc │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3468] @ 461bb8 │ │ │ │ + ldr r2, [pc, #3468] @ 461bd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ sub r2, r1, #740 @ 0x2e4 │ │ │ │ - ldr ip, [pc, #3440] @ 461bbc │ │ │ │ + ldr ip, [pc, #3440] @ 461bd4 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov lr, #1 │ │ │ │ ands ip, ip, lr, lsl r2 │ │ │ │ - bne 45e9bc │ │ │ │ + bne 45e9d4 │ │ │ │ cmp r1, #748 @ 0x2ec │ │ │ │ - beq 4606fc │ │ │ │ + beq 460714 │ │ │ │ cmp r1, #744 @ 0x2e8 │ │ │ │ - bne 45ec50 │ │ │ │ - ldr r2, [pc, #3404] @ 461bc0 │ │ │ │ + bne 45ec68 │ │ │ │ + ldr r2, [pc, #3404] @ 461bd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3392] @ 461bc4 │ │ │ │ + ldr r3, [pc, #3392] @ 461bdc │ │ │ │ and r2, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 462ab4 │ │ │ │ + bhi 462acc │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3360] @ 461bc8 │ │ │ │ + ldr r2, [pc, #3360] @ 461be0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3336] @ 461bcc │ │ │ │ + ldr r2, [pc, #3336] @ 461be4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3312] @ 461bd0 │ │ │ │ + ldr r2, [pc, #3312] @ 461be8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3288] @ 461bd4 │ │ │ │ + ldr r2, [pc, #3288] @ 461bec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ sub r2, r1, #580 @ 0x244 │ │ │ │ - ldr ip, [pc, #3260] @ 461bd8 │ │ │ │ + ldr ip, [pc, #3260] @ 461bf0 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov lr, #1 │ │ │ │ ands ip, ip, lr, lsl r2 │ │ │ │ - bne 45e9bc │ │ │ │ + bne 45e9d4 │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - beq 4622b4 │ │ │ │ + beq 4622cc │ │ │ │ cmp r1, #592 @ 0x250 │ │ │ │ - bne 45ec50 │ │ │ │ - b 45f280 │ │ │ │ + bne 45ec68 │ │ │ │ + b 45f298 │ │ │ │ cmp r1, #732 @ 0x2dc │ │ │ │ - beq 4621d0 │ │ │ │ + beq 4621e8 │ │ │ │ cmp r1, #736 @ 0x2e0 │ │ │ │ - bne 462770 │ │ │ │ - ldr r2, [pc, #3204] @ 461bdc │ │ │ │ + bne 462788 │ │ │ │ + ldr r2, [pc, #3204] @ 461bf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r7, r5, #3 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 462578 │ │ │ │ + beq 462590 │ │ │ │ cmp r7, #2 │ │ │ │ - beq 462560 │ │ │ │ + beq 462578 │ │ │ │ cmp r7, #0 │ │ │ │ - bne 4625c8 │ │ │ │ - ldr r2, [pc, #3164] @ 461be0 │ │ │ │ + bne 4625e0 │ │ │ │ + ldr r2, [pc, #3164] @ 461bf8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3148] @ 461be4 │ │ │ │ + ldr r2, [pc, #3148] @ 461bfc │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 4625ac │ │ │ │ + beq 4625c4 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 462590 │ │ │ │ + beq 4625a8 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 461384 │ │ │ │ - ldr r2, [pc, #3096] @ 461be8 │ │ │ │ + bne 46139c │ │ │ │ + ldr r2, [pc, #3096] @ 461c00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r1, #608 @ 0x260 │ │ │ │ - beq 462218 │ │ │ │ + beq 462230 │ │ │ │ cmp r1, #612 @ 0x264 │ │ │ │ - beq 45ef00 │ │ │ │ + beq 45ef18 │ │ │ │ cmp r1, #604 @ 0x25c │ │ │ │ - beq 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + beq 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ cmp r1, #256 @ 0x100 │ │ │ │ - beq 45e9bc │ │ │ │ + beq 45e9d4 │ │ │ │ cmp r1, #260 @ 0x104 │ │ │ │ - beq 462114 │ │ │ │ + beq 46212c │ │ │ │ cmp r1, #0 │ │ │ │ - bne 45ec50 │ │ │ │ - ldr r2, [pc, #3020] @ 461bec │ │ │ │ - ldr r7, [pc, #3020] @ 461bf0 │ │ │ │ + bne 45ec68 │ │ │ │ + ldr r2, [pc, #3020] @ 461c04 │ │ │ │ + ldr r7, [pc, #3020] @ 461c08 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add r7, pc, r7 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2980] @ 461bf4 │ │ │ │ + ldr r2, [pc, #2980] @ 461c0c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #31 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2928] @ 461bf8 │ │ │ │ + ldr r3, [pc, #2928] @ 461c10 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 46174c │ │ │ │ + bhi 461764 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 45ec50 │ │ │ │ + bls 45ec68 │ │ │ │ sub r3, r1, #13696 @ 0x3580 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3024] @ 461c78 │ │ │ │ + ldr r2, [pc, #3024] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2872] @ 461bfc │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2872] @ 461c14 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 46194c │ │ │ │ + bhi 461964 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 45ec50 │ │ │ │ + bls 45ec68 │ │ │ │ sub r3, r1, #14400 @ 0x3840 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2964] @ 461c78 │ │ │ │ + ldr r2, [pc, #2964] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2816] @ 461c00 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2816] @ 461c18 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461df4 │ │ │ │ + bhi 461e0c │ │ │ │ cmp r1, #14080 @ 0x3700 │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #14080 @ 0x3700 │ │ │ │ - ldr r2, [pc, #2912] @ 461c78 │ │ │ │ + ldr r2, [pc, #2912] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2768] @ 461c04 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2768] @ 461c1c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4617b8 │ │ │ │ + bhi 4617d0 │ │ │ │ cmp r1, #13376 @ 0x3440 │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #13376 @ 0x3440 │ │ │ │ - ldr r2, [pc, #2860] @ 461c78 │ │ │ │ + ldr r2, [pc, #2860] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r2, [pc, #2720] @ 461c08 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r2, [pc, #2720] @ 461c20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2696] @ 461c0c │ │ │ │ + ldr r3, [pc, #2696] @ 461c24 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461a74 │ │ │ │ + bhi 461a8c │ │ │ │ cmp r1, #2304 @ 0x900 │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #2304 @ 0x900 │ │ │ │ - ldr r2, [pc, #2780] @ 461c78 │ │ │ │ + ldr r2, [pc, #2780] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2648] @ 461c10 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2648] @ 461c28 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461fe4 │ │ │ │ + bhi 461ffc │ │ │ │ cmp r1, #14784 @ 0x39c0 │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #14784 @ 0x39c0 │ │ │ │ - ldr r2, [pc, #2728] @ 461c78 │ │ │ │ + ldr r2, [pc, #2728] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2600] @ 461c14 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2600] @ 461c2c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461f28 │ │ │ │ + bhi 461f40 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 45ec50 │ │ │ │ + bls 45ec68 │ │ │ │ sub r3, r1, #15104 @ 0x3b00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2668] @ 461c78 │ │ │ │ + ldr r2, [pc, #2668] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2544] @ 461c18 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2544] @ 461c30 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 4620ec │ │ │ │ + bhi 462104 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 45ec50 │ │ │ │ + bls 45ec68 │ │ │ │ sub r3, r1, #15808 @ 0x3dc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2608] @ 461c78 │ │ │ │ + ldr r2, [pc, #2608] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r3, [pc, #2488] @ 461c1c │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r3, [pc, #2488] @ 461c34 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 461410 │ │ │ │ + bhi 461428 │ │ │ │ cmp r1, #15488 @ 0x3c80 │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #15488 @ 0x3c80 │ │ │ │ - ldr r2, [pc, #2556] @ 461c78 │ │ │ │ + ldr r2, [pc, #2556] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r2, [pc, #2440] @ 461c20 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r2, [pc, #2440] @ 461c38 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2420] @ 461c24 │ │ │ │ + ldr r2, [pc, #2420] @ 461c3c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #312 @ 0x138 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ + bhi 45ec68 │ │ │ │ mov r1, #1 │ │ │ │ lsl r3, r1, r3 │ │ │ │ - ldr r2, [pc, #2364] @ 461c28 │ │ │ │ + ldr r2, [pc, #2364] @ 461c40 │ │ │ │ tst r3, r2 │ │ │ │ - bne 45e9bc │ │ │ │ + bne 45e9d4 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - ldr r2, [pc, #2348] @ 461c2c │ │ │ │ + beq 45ec68 │ │ │ │ + ldr r2, [pc, #2348] @ 461c44 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2332] @ 461c30 │ │ │ │ + ldr r3, [pc, #2332] @ 461c48 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 462a00 │ │ │ │ + bhi 462a18 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2300] @ 461c34 │ │ │ │ + ldr r2, [pc, #2300] @ 461c4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2276] @ 461c38 │ │ │ │ + ldr r2, [pc, #2276] @ 461c50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2252] @ 461c3c │ │ │ │ + ldr r2, [pc, #2252] @ 461c54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2228] @ 461c40 │ │ │ │ + ldr r2, [pc, #2228] @ 461c58 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r1, #1504 @ 0x5e0 │ │ │ │ - bne 45ec50 │ │ │ │ - ldr r2, [pc, #2192] @ 461c44 │ │ │ │ - ldr r7, [pc, #2192] @ 461c48 │ │ │ │ + bne 45ec68 │ │ │ │ + ldr r2, [pc, #2192] @ 461c5c │ │ │ │ + ldr r7, [pc, #2192] @ 461c60 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add r7, pc, r7 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2152] @ 461c4c │ │ │ │ + ldr r2, [pc, #2152] @ 461c64 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ @@ -1061435,6461 +1061441,6465 @@ │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #15488 @ 0x3c80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #2120] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #2120] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #15232 @ 0x3b80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #2076] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #2076] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #2368 @ 0x940 │ │ │ │ - ldr r2, [pc, #2052] @ 461c78 │ │ │ │ + ldr r2, [pc, #2052] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #15296 @ 0x3bc0 │ │ │ │ - ldr r2, [pc, #2020] @ 461c78 │ │ │ │ + ldr r2, [pc, #2020] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #15296 @ 0x3bc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #1968] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #1968] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #13312 @ 0x3400 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1940] @ 461c78 │ │ │ │ + ldr r2, [pc, #1940] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #14208 @ 0x3780 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #1892] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #1892] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #14208 @ 0x3780 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1864] @ 461c78 │ │ │ │ + ldr r2, [pc, #1864] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #14272 @ 0x37c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #1816] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #1816] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #14528 @ 0x38c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #1772] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #1772] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #16256 @ 0x3f80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #1728] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #1728] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r1, r1, #16320 @ 0x3fc0 │ │ │ │ sub r1, r1, #32 │ │ │ │ lsl r1, r1, #16 │ │ │ │ lsr r1, r1, #16 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r3, [pc, #1684] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r3, [pc, #1684] @ 461c90 │ │ │ │ lsr r3, r3, r1 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #13504 @ 0x34c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #1644] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #1644] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #13824 @ 0x3600 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #1600] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #1600] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #13888 @ 0x3640 │ │ │ │ - ldr r2, [pc, #1576] @ 461c78 │ │ │ │ + ldr r2, [pc, #1576] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #13888 @ 0x3640 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #1524] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #1524] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #14656 @ 0x3940 │ │ │ │ - ldr r2, [pc, #1500] @ 461c78 │ │ │ │ + ldr r2, [pc, #1500] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #15936 @ 0x3e40 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #1448] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #1448] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #14336 @ 0x3800 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #1404] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #1404] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #14400 @ 0x3840 │ │ │ │ - ldr r2, [pc, #1380] @ 461c78 │ │ │ │ + ldr r2, [pc, #1380] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #14464 @ 0x3880 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1344] @ 461c78 │ │ │ │ + ldr r2, [pc, #1344] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #13760 @ 0x35c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #1296] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #1296] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #2272 @ 0x8e0 │ │ │ │ - ldr r2, [pc, #1272] @ 461c78 │ │ │ │ + ldr r2, [pc, #1272] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #2112 @ 0x840 │ │ │ │ sub r3, r3, #4 │ │ │ │ - ldr r2, [pc, #1236] @ 461c78 │ │ │ │ + ldr r2, [pc, #1236] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #13376 @ 0x3440 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #1184] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #1184] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #13952 @ 0x3680 │ │ │ │ - ldr r2, [pc, #1160] @ 461c78 │ │ │ │ + ldr r2, [pc, #1160] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #14272 @ 0x37c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1124] @ 461c78 │ │ │ │ + ldr r2, [pc, #1124] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #15616 @ 0x3d00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1088] @ 461c78 │ │ │ │ + ldr r2, [pc, #1088] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #15680 @ 0x3d40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #1040] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #1040] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #15616 @ 0x3d00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #1000] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #1000] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #15360 @ 0x3c00 │ │ │ │ - ldr r2, [pc, #976] @ 461c78 │ │ │ │ + ldr r2, [pc, #976] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #15680 @ 0x3d40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #940] @ 461c78 │ │ │ │ + ldr r2, [pc, #940] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #14016 @ 0x36c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #892] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #892] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #14016 @ 0x36c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #864] @ 461c78 │ │ │ │ + ldr r2, [pc, #864] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #14144 @ 0x3740 │ │ │ │ - ldr r2, [pc, #832] @ 461c78 │ │ │ │ + ldr r2, [pc, #832] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #14464 @ 0x3880 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #784] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #784] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #16064 @ 0x3ec0 │ │ │ │ - ldr r2, [pc, #760] @ 461c78 │ │ │ │ + ldr r2, [pc, #760] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #14912 @ 0x3a40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #712] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #712] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #14912 @ 0x3a40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #684] @ 461c78 │ │ │ │ + ldr r2, [pc, #684] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #14976 @ 0x3a80 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #636] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #636] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #14720 @ 0x3980 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #596] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #596] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #14720 @ 0x3980 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #568] @ 461c78 │ │ │ │ + ldr r2, [pc, #568] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #14848 @ 0x3a00 │ │ │ │ - ldr r2, [pc, #536] @ 461c78 │ │ │ │ + ldr r2, [pc, #536] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #2336 @ 0x920 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #488] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #488] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #16000 @ 0x3e80 │ │ │ │ - ldr r2, [pc, #464] @ 461c78 │ │ │ │ + ldr r2, [pc, #464] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #16000 @ 0x3e80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #412] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #412] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #14592 @ 0x3900 │ │ │ │ - ldr r2, [pc, #388] @ 461c78 │ │ │ │ + ldr r2, [pc, #388] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #14592 @ 0x3900 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #336] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #336] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #13504 @ 0x34c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #308] @ 461c78 │ │ │ │ + ldr r2, [pc, #308] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ - smullseq r5, ip, ip, sp │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ + smullseq r5, ip, r4, sp │ │ │ │ cmpeq r1, r0, asr r9 │ │ │ │ - sbcseq r5, ip, r0, asr sp │ │ │ │ + sbcseq r5, ip, r8, asr #26 │ │ │ │ cmpeq r1, lr, asr #18 │ │ │ │ - ldrheq r5, [ip], #148 @ 0x94 │ │ │ │ + sbcseq r5, ip, ip, lsr #19 │ │ │ │ cmpeq r1, r0, lsr #18 │ │ │ │ - sbcseq r1, fp, ip, asr #17 │ │ │ │ - sbcseq r5, ip, r4, lsl #21 │ │ │ │ - sbcseq r5, ip, ip, lsl sl │ │ │ │ - sbcseq r5, ip, ip, asr sl │ │ │ │ - sbcseq sp, sp, r8, lsr lr │ │ │ │ - sbcseq r5, ip, ip, lsr sl │ │ │ │ - sbcseq r5, ip, ip, ror #24 │ │ │ │ - sbcseq r5, ip, r8, ror #24 │ │ │ │ + sbcseq r1, fp, r4, asr #17 │ │ │ │ + sbcseq r5, ip, ip, ror sl │ │ │ │ + sbcseq r5, ip, r4, lsl sl │ │ │ │ + sbcseq r5, ip, r4, asr sl │ │ │ │ + sbcseq sp, sp, r0, lsr lr │ │ │ │ + sbcseq r5, ip, r4, lsr sl │ │ │ │ + sbcseq r5, ip, r4, ror #24 │ │ │ │ + sbcseq r5, ip, r0, ror #24 │ │ │ │ ldrdeq r4, [r1, #-144] @ 0xffffff70 │ │ │ │ - sbcseq r5, ip, r8, lsl #24 │ │ │ │ - sbcseq r5, ip, r4, ror #23 │ │ │ │ - sbcseq r5, ip, r0, asr #23 │ │ │ │ - smullseq r5, ip, ip, fp │ │ │ │ - sbcseq r5, ip, r8, ror fp │ │ │ │ + sbcseq r5, ip, r0, lsl #24 │ │ │ │ + ldrsbeq r5, [ip], #188 @ 0xbc │ │ │ │ + ldrheq r5, [ip], #184 @ 0xb8 │ │ │ │ + smullseq r5, ip, r4, fp │ │ │ │ + sbcseq r5, ip, r0, ror fp │ │ │ │ tsteq r0, r1, lsl r1 │ │ │ │ andne r0, r1, r0 │ │ │ │ - sbcseq r5, ip, ip, lsr #15 │ │ │ │ + sbcseq r5, ip, r4, lsr #15 │ │ │ │ smlaltteq r4, r1, r8, r8 │ │ │ │ - sbcseq r5, ip, ip, lsr #23 │ │ │ │ + sbcseq r5, ip, r4, lsr #23 │ │ │ │ tsteq r1, r1 │ │ │ │ - sbcseq r5, ip, r8, lsr #14 │ │ │ │ + sbcseq r5, ip, r0, lsr #14 │ │ │ │ cmpeq r1, sl, ror r8 │ │ │ │ - ldrsbeq r5, [ip], #200 @ 0xc8 │ │ │ │ - ldrheq r5, [ip], #192 @ 0xc0 │ │ │ │ - sbcseq r5, ip, ip, lsl #25 │ │ │ │ - sbcseq r5, ip, r4, ror #24 │ │ │ │ + ldrsbeq r5, [ip], #192 @ 0xc0 │ │ │ │ + sbcseq r5, ip, r8, lsr #25 │ │ │ │ + sbcseq r5, ip, r4, lsl #25 │ │ │ │ + sbcseq r5, ip, ip, asr ip │ │ │ │ andeq r0, r1, r1, lsl r1 │ │ │ │ - smullseq r5, ip, r8, fp │ │ │ │ - sbcseq r5, ip, r0, lsl #23 │ │ │ │ - smullseq r5, ip, r8, fp │ │ │ │ - sbcseq r5, ip, r4, lsr fp │ │ │ │ - sbcseq r5, ip, ip, asr r5 │ │ │ │ - smullseq sp, sp, r4, sl @ │ │ │ │ - sbcseq r5, ip, ip, lsr r5 │ │ │ │ + smullseq r5, ip, r0, fp │ │ │ │ + sbcseq r5, ip, r8, ror fp │ │ │ │ + smullseq r5, ip, r0, fp │ │ │ │ + sbcseq r5, ip, ip, lsr #22 │ │ │ │ + sbcseq r5, ip, r4, asr r5 │ │ │ │ + sbcseq sp, sp, ip, lsl #21 │ │ │ │ + sbcseq r5, ip, r4, lsr r5 │ │ │ │ @ instruction: 0x000035bc │ │ │ │ andeq r3, r0, ip, ror r8 │ │ │ │ andeq r3, r0, ip, lsl r7 │ │ │ │ andeq r3, r0, ip, asr r4 │ │ │ │ - sbcseq r5, ip, ip, lsl r5 │ │ │ │ + sbcseq r5, ip, r4, lsl r5 │ │ │ │ andeq r0, r0, ip, lsl r9 │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, lsr fp │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ muleq r0, ip, ip │ │ │ │ - ldrsbeq r5, [ip], #48 @ 0x30 │ │ │ │ - sbcseq sp, sp, r0, lsl r8 │ │ │ │ + sbcseq r5, ip, r8, asr #7 │ │ │ │ + sbcseq sp, sp, r8, lsl #16 │ │ │ │ tstne r0, r0, lsl r1 │ │ │ │ - ldrsheq r5, [ip], #40 @ 0x28 │ │ │ │ + ldrsheq r5, [ip], #32 │ │ │ │ strdeq r4, [r1, #-56] @ 0xffffffc8 │ │ │ │ - sbcseq r5, ip, r8, ror r3 │ │ │ │ - sbcseq r5, ip, r8, asr #6 │ │ │ │ - sbcseq r5, ip, ip, lsl r3 │ │ │ │ - sbcseq r1, fp, r4, ror #2 │ │ │ │ - ldrheq r5, [ip], #96 @ 0x60 │ │ │ │ - sbcseq sp, sp, r0, lsl #14 │ │ │ │ - sbcseq r5, ip, r8, lsl #13 │ │ │ │ - sbcseq r4, ip, r8, lsl #9 │ │ │ │ - smullseq ip, sp, r4, r9 │ │ │ │ - sbcseq r4, ip, ip, lsr #9 │ │ │ │ - sbcseq r4, ip, ip, lsl #9 │ │ │ │ - sbcseq r4, ip, r8, lsr r4 │ │ │ │ - sbcseq r0, fp, r8, lsr r3 │ │ │ │ - sbcseq r4, ip, r0, lsr #8 │ │ │ │ - ldrheq r4, [ip], #136 @ 0x88 │ │ │ │ - sbcseq r4, ip, ip, ror r3 │ │ │ │ - sbcseq lr, sp, ip, lsl #9 │ │ │ │ + sbcseq r5, ip, r0, ror r3 │ │ │ │ + sbcseq r5, ip, r0, asr #6 │ │ │ │ + sbcseq r5, ip, r4, lsl r3 │ │ │ │ + sbcseq r1, fp, ip, asr r1 │ │ │ │ + sbcseq r5, ip, r8, lsr #13 │ │ │ │ + ldrsheq sp, [sp], #104 @ 0x68 │ │ │ │ + sbcseq r5, ip, r0, lsl #13 │ │ │ │ + sbcseq r4, ip, r0, lsl #9 │ │ │ │ + sbcseq ip, sp, ip, lsl #19 │ │ │ │ + sbcseq r4, ip, r4, lsr #9 │ │ │ │ + sbcseq r4, ip, r4, lsl #9 │ │ │ │ + sbcseq r4, ip, r0, lsr r4 │ │ │ │ + sbcseq r0, fp, r0, lsr r3 │ │ │ │ + sbcseq r4, ip, r8, lsl r4 │ │ │ │ + ldrheq r4, [ip], #128 @ 0x80 │ │ │ │ + sbcseq r4, ip, r4, ror r3 │ │ │ │ + sbcseq lr, sp, r4, lsl #9 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - sbcseq r4, ip, r4, lsl #7 │ │ │ │ + sbcseq r4, ip, ip, ror r3 │ │ │ │ smlalbbeq r3, r1, sl, r4 │ │ │ │ - sbcseq r4, ip, r0, lsl #16 │ │ │ │ - sbcseq r4, ip, r0, ror #5 │ │ │ │ - ldrheq r4, [ip], #96 @ 0x60 │ │ │ │ - smullseq r4, ip, r8, r8 │ │ │ │ - ldrsbeq r4, [ip], #88 @ 0x58 │ │ │ │ + ldrsheq r4, [ip], #120 @ 0x78 │ │ │ │ + ldrsbeq r4, [ip], #40 @ 0x28 │ │ │ │ + sbcseq r4, ip, r8, lsr #13 │ │ │ │ + smullseq r4, ip, r0, r8 │ │ │ │ + ldrsbeq r4, [ip], #80 @ 0x50 │ │ │ │ andeq r1, r0, r1, lsl r1 │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ - sbcseq r4, ip, r0, lsr #20 │ │ │ │ - ldrheq r4, [ip], #156 @ 0x9c │ │ │ │ - ldrsheq r4, [ip], #20 │ │ │ │ - sbcseq r4, ip, ip, asr #3 │ │ │ │ - sbcseq r4, ip, r8, asr #24 │ │ │ │ - sbcseq r4, ip, r4, lsl ip │ │ │ │ - ldrdeq r7, [r0], #64 @ 0x40 @ │ │ │ │ - sbcseq r4, ip, r0, lsr #16 │ │ │ │ - ldrsbeq r4, [ip], #120 @ 0x78 │ │ │ │ - ldrheq r4, [ip], #116 @ 0x74 │ │ │ │ - sbcseq r4, ip, r0, asr #3 │ │ │ │ - sbcseq r4, ip, r8, lsr r1 │ │ │ │ - sbcseq r4, ip, ip, lsr fp │ │ │ │ - sbcseq r4, ip, r4, lsl fp │ │ │ │ - smullseq r4, ip, r8, r4 │ │ │ │ - sbcseq r4, ip, ip, ror #8 │ │ │ │ - ldrheq r4, [ip], #88 @ 0x58 │ │ │ │ - smullseq r4, ip, r0, r5 │ │ │ │ - ldrheq r4, [ip], #88 @ 0x58 │ │ │ │ - sbcseq r4, ip, ip, lsl #11 │ │ │ │ - sbcseq pc, sl, r0, lsr #30 │ │ │ │ - ldrheq r4, [ip], #60 @ 0x3c │ │ │ │ + sbcseq r4, ip, r8, lsl sl │ │ │ │ + ldrheq r4, [ip], #148 @ 0x94 │ │ │ │ + sbcseq r4, ip, ip, ror #3 │ │ │ │ + sbcseq r4, ip, r4, asr #3 │ │ │ │ + sbcseq r4, ip, r0, asr #24 │ │ │ │ + sbcseq r4, ip, ip, lsl #24 │ │ │ │ + rsceq r7, r0, r8, asr #9 │ │ │ │ + sbcseq r4, ip, r8, lsl r8 │ │ │ │ + ldrsbeq r4, [ip], #112 @ 0x70 │ │ │ │ + sbcseq r4, ip, ip, lsr #15 │ │ │ │ + ldrheq r4, [ip], #24 │ │ │ │ + sbcseq r4, ip, r0, lsr r1 │ │ │ │ + sbcseq r4, ip, r4, lsr fp │ │ │ │ + sbcseq r4, ip, ip, lsl #22 │ │ │ │ smullseq r4, ip, r0, r4 │ │ │ │ - sbcseq pc, sl, ip, asr #29 │ │ │ │ - sbcseq r4, ip, r8, ror r7 │ │ │ │ - sbcseq r4, ip, r0, asr r7 │ │ │ │ - sbcseq r4, ip, r8, lsl #8 │ │ │ │ - sbcseq r4, ip, r8, lsl #14 │ │ │ │ - sbcseq r4, ip, r8, ror #13 │ │ │ │ - ldrheq r4, [ip], #44 @ 0x2c │ │ │ │ - smullseq r4, ip, r4, r2 │ │ │ │ - sbcseq r3, ip, ip, lsr pc │ │ │ │ - sbcseq r3, ip, ip, lsl #30 │ │ │ │ - sbcseq r4, ip, r0, lsr #7 │ │ │ │ - sbcseq r4, ip, r4, ror r3 │ │ │ │ - ldrsheq r3, [ip], #248 @ 0xf8 │ │ │ │ - sbcseq r4, ip, r4, asr #2 │ │ │ │ - sbcseq r4, ip, r0, lsr #2 │ │ │ │ - sbcseq r4, ip, r0, lsl r0 │ │ │ │ - sbcseq r4, ip, r0, ror #1 │ │ │ │ - ldrheq r4, [ip], #12 │ │ │ │ - sbcseq r3, ip, r0, lsl #30 │ │ │ │ - sbcseq r3, ip, r8, lsl pc │ │ │ │ - sbcseq r3, ip, ip, lsl #31 │ │ │ │ - sbcseq r4, ip, r8 │ │ │ │ - sbcseq r4, ip, ip │ │ │ │ + sbcseq r4, ip, r4, ror #8 │ │ │ │ + ldrheq r4, [ip], #80 @ 0x50 │ │ │ │ + sbcseq r4, ip, r8, lsl #11 │ │ │ │ + ldrheq r4, [ip], #80 @ 0x50 │ │ │ │ + sbcseq r4, ip, r4, lsl #11 │ │ │ │ + sbcseq pc, sl, r8, lsl pc @ │ │ │ │ + ldrheq r4, [ip], #52 @ 0x34 │ │ │ │ + sbcseq r4, ip, r8, lsl #9 │ │ │ │ + sbcseq pc, sl, r4, asr #29 │ │ │ │ + sbcseq r4, ip, r0, ror r7 │ │ │ │ + sbcseq r4, ip, r8, asr #14 │ │ │ │ + sbcseq r4, ip, r0, lsl #8 │ │ │ │ + sbcseq r4, ip, r0, lsl #14 │ │ │ │ + sbcseq r4, ip, r0, ror #13 │ │ │ │ + ldrheq r4, [ip], #36 @ 0x24 │ │ │ │ + sbcseq r4, ip, ip, lsl #5 │ │ │ │ + sbcseq r3, ip, r4, lsr pc │ │ │ │ + sbcseq r3, ip, r4, lsl #30 │ │ │ │ + smullseq r4, ip, r8, r3 │ │ │ │ + sbcseq r4, ip, ip, ror #6 │ │ │ │ + ldrsheq r3, [ip], #240 @ 0xf0 │ │ │ │ + sbcseq r4, ip, ip, lsr r1 │ │ │ │ + sbcseq r4, ip, r8, lsl r1 │ │ │ │ sbcseq r4, ip, r8 │ │ │ │ - sbcseq r3, ip, r0, ror #31 │ │ │ │ - sbcseq r3, ip, r8, lsr #31 │ │ │ │ - sbcseq r3, ip, r8, lsr #28 │ │ │ │ - sbcseq r3, ip, r0, ror #27 │ │ │ │ - ldrsbeq r3, [ip], #232 @ 0xe8 │ │ │ │ + ldrsbeq r4, [ip], #8 │ │ │ │ + ldrheq r4, [ip], #4 │ │ │ │ + ldrsheq r3, [ip], #232 @ 0xe8 │ │ │ │ sbcseq r3, ip, r0, lsl pc │ │ │ │ - sbcseq r3, ip, r0, ror #29 │ │ │ │ - ldrheq r3, [ip], #224 @ 0xe0 │ │ │ │ - sbcseq r3, ip, ip, lsr #28 │ │ │ │ - smullseq r3, ip, ip, pc @ │ │ │ │ - sbcseq pc, sl, r4, lsl #22 │ │ │ │ - sbcseq pc, sl, r8, ror #21 │ │ │ │ - sbcseq r4, ip, r4, asr #3 │ │ │ │ - ldrheq pc, [sl], #160 @ 0xa0 @ │ │ │ │ - smullseq pc, sl, r0, sl @ │ │ │ │ - sbcseq pc, sl, r0, ror sl @ │ │ │ │ - sbcseq pc, sl, r4, asr sl @ │ │ │ │ - sbcseq pc, sl, r4, lsr sl @ │ │ │ │ - sbcseq pc, sl, r4, lsl sl @ │ │ │ │ - ldrsheq pc, [sl], #148 @ 0x94 @ │ │ │ │ + sbcseq r3, ip, r4, lsl #31 │ │ │ │ + sbcseq r4, ip, r0 │ │ │ │ + sbcseq r4, ip, r4 │ │ │ │ + sbcseq r4, ip, r0 │ │ │ │ + ldrsbeq r3, [ip], #248 @ 0xf8 │ │ │ │ + sbcseq r3, ip, r0, lsr #31 │ │ │ │ + sbcseq r3, ip, r0, lsr #28 │ │ │ │ + ldrsbeq r3, [ip], #216 @ 0xd8 │ │ │ │ + ldrsbeq r3, [ip], #224 @ 0xe0 │ │ │ │ + sbcseq r3, ip, r8, lsl #30 │ │ │ │ + ldrsbeq r3, [ip], #232 @ 0xe8 │ │ │ │ + sbcseq r3, ip, r8, lsr #29 │ │ │ │ + sbcseq r3, ip, r4, lsr #28 │ │ │ │ + smullseq r3, ip, r4, pc @ │ │ │ │ + ldrsheq pc, [sl], #172 @ 0xac @ │ │ │ │ + sbcseq pc, sl, r0, ror #21 │ │ │ │ + ldrheq r4, [ip], #28 │ │ │ │ + sbcseq pc, sl, r8, lsr #21 │ │ │ │ + sbcseq pc, sl, r8, lsl #21 │ │ │ │ + sbcseq pc, sl, r8, ror #20 │ │ │ │ + sbcseq pc, sl, ip, asr #20 │ │ │ │ + sbcseq pc, sl, ip, lsr #20 │ │ │ │ + sbcseq pc, sl, ip, lsl #20 │ │ │ │ + sbcseq pc, sl, ip, ror #19 │ │ │ │ sub r3, r1, #13568 @ 0x3500 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #-336] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #-336] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #13440 @ 0x3480 │ │ │ │ - ldr r2, [pc, #-360] @ 461c78 │ │ │ │ + ldr r2, [pc, #-360] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #14080 @ 0x3700 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #-412] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #-412] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #16128 @ 0x3f00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #-452] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #-452] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #16128 @ 0x3f00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-480] @ 461c78 │ │ │ │ + ldr r2, [pc, #-480] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #16192 @ 0x3f40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #-528] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #-528] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #16192 @ 0x3f40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-556] @ 461c78 │ │ │ │ + ldr r2, [pc, #-556] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #15744 @ 0x3d80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #-608] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #-608] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #15808 @ 0x3dc0 │ │ │ │ - ldr r2, [pc, #-632] @ 461c78 │ │ │ │ + ldr r2, [pc, #-632] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #15872 @ 0x3e00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-668] @ 461c78 │ │ │ │ + ldr r2, [pc, #-668] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #15168 @ 0x3b40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #-716] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #-716] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #14976 @ 0x3a80 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-744] @ 461c78 │ │ │ │ + ldr r2, [pc, #-744] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #15040 @ 0x3ac0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #-796] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #-796] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #15104 @ 0x3b00 │ │ │ │ - ldr r2, [pc, #-820] @ 461c78 │ │ │ │ + ldr r2, [pc, #-820] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #15168 @ 0x3b40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-856] @ 461c78 │ │ │ │ + ldr r2, [pc, #-856] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #14784 @ 0x39c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #-908] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #-908] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #13632 @ 0x3540 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #-952] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #-952] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #13696 @ 0x3580 │ │ │ │ - ldr r2, [pc, #-976] @ 461c78 │ │ │ │ + ldr r2, [pc, #-976] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #13760 @ 0x35c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-1012] @ 461c78 │ │ │ │ + ldr r2, [pc, #-1012] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #15424 @ 0x3c40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #-1060] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #-1060] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #15424 @ 0x3c40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-1088] @ 461c78 │ │ │ │ + ldr r2, [pc, #-1088] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #15552 @ 0x3cc0 │ │ │ │ - ldr r2, [pc, #-1120] @ 461c78 │ │ │ │ + ldr r2, [pc, #-1120] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ sub r3, r1, #15872 @ 0x3e00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #-1168] @ 461c78 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #-1168] @ 461c90 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r2, [pc, #-1228] @ 461c50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r2, [pc, #-1228] @ 461c68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1240] @ 461c54 │ │ │ │ + ldr r2, [pc, #-1240] @ 461c6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-33554432 @ 0xfe000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1268] @ 461c58 │ │ │ │ + ldr r2, [pc, #-1268] @ 461c70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r5, r5, #3 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 46271c │ │ │ │ + beq 462734 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 462700 │ │ │ │ + beq 462718 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 4624d4 │ │ │ │ - ldr r2, [pc, #-1308] @ 461c5c │ │ │ │ + beq 4624ec │ │ │ │ + ldr r2, [pc, #-1308] @ 461c74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1332] @ 461c60 │ │ │ │ + ldr r2, [pc, #-1332] @ 461c78 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 462404 │ │ │ │ + beq 46241c │ │ │ │ cmp r5, #1 │ │ │ │ - beq 4623e8 │ │ │ │ - ldr r2, [pc, #-1364] @ 461c64 │ │ │ │ + beq 462400 │ │ │ │ + ldr r2, [pc, #-1364] @ 461c7c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1392] @ 461c68 │ │ │ │ + ldr r2, [pc, #-1392] @ 461c80 │ │ │ │ and r5, r5, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 462754 │ │ │ │ + beq 46276c │ │ │ │ cmp r5, #2 │ │ │ │ - beq 462738 │ │ │ │ + beq 462750 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 461384 │ │ │ │ - ldr r2, [pc, #-1432] @ 461c6c │ │ │ │ + bne 46139c │ │ │ │ + ldr r2, [pc, #-1432] @ 461c84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1456] @ 461c70 │ │ │ │ + ldr r2, [pc, #-1456] @ 461c88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 462454 │ │ │ │ - ldr r2, [pc, #-1476] @ 461c74 │ │ │ │ + bne 46246c │ │ │ │ + ldr r2, [pc, #-1476] @ 461c8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #16320 @ 0x3fc0 │ │ │ │ - ldr r2, [pc, #-1504] @ 461c78 │ │ │ │ + ldr r2, [pc, #-1504] @ 461c90 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 45ec50 │ │ │ │ - b 45e9bc │ │ │ │ - ldr r2, [pc, #-1528] @ 461c7c │ │ │ │ + beq 45ec68 │ │ │ │ + b 45e9d4 │ │ │ │ + ldr r2, [pc, #-1528] @ 461c94 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1548] @ 461c80 │ │ │ │ + ldr r3, [pc, #-1548] @ 461c98 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 462af4 │ │ │ │ + bhi 462b0c │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1580] @ 461c84 │ │ │ │ + ldr r2, [pc, #-1580] @ 461c9c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 45f7c0 │ │ │ │ - ldr r2, [pc, #-1588] @ 461c88 │ │ │ │ + b 45f7d8 │ │ │ │ + ldr r2, [pc, #-1588] @ 461ca0 │ │ │ │ and r5, r5, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 462544 │ │ │ │ + beq 46255c │ │ │ │ cmp r5, #3 │ │ │ │ - beq 462528 │ │ │ │ + beq 462540 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 4625e4 │ │ │ │ - ldr r2, [pc, #-1628] @ 461c8c │ │ │ │ + beq 4625fc │ │ │ │ + ldr r2, [pc, #-1628] @ 461ca4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1652] @ 461c90 │ │ │ │ + ldr r2, [pc, #-1652] @ 461ca8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1676] @ 461c94 │ │ │ │ + ldr r2, [pc, #-1676] @ 461cac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #1344 @ 0x540 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #12 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #-1720] @ 461c98 │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #-1720] @ 461cb0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ cmp r1, #2224 @ 0x8b0 │ │ │ │ - bcc 45ec50 │ │ │ │ + bcc 45ec68 │ │ │ │ sub r3, r1, #2224 @ 0x8b0 │ │ │ │ - ldr r2, [pc, #-1752] @ 461c98 │ │ │ │ + ldr r2, [pc, #-1752] @ 461cb0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ sub r3, r1, #2096 @ 0x830 │ │ │ │ sub r3, r3, #8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #8 │ │ │ │ - bhi 45ec50 │ │ │ │ - ldr r2, [pc, #-1800] @ 461c9c │ │ │ │ + bhi 45ec68 │ │ │ │ + ldr r2, [pc, #-1800] @ 461cb4 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r2, [pc, #-1816] @ 461ca0 │ │ │ │ + bne 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r2, [pc, #-1816] @ 461cb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1840] @ 461ca4 │ │ │ │ + ldr r2, [pc, #-1840] @ 461cbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1864] @ 461ca8 │ │ │ │ + ldr r2, [pc, #-1864] @ 461cc0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1888] @ 461cac │ │ │ │ + ldr r2, [pc, #-1888] @ 461cc4 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1912] @ 461cb0 │ │ │ │ + ldr r2, [pc, #-1912] @ 461cc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1936] @ 461cb4 │ │ │ │ + ldr r2, [pc, #-1936] @ 461ccc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460170 │ │ │ │ - ldr r2, [pc, #-1956] @ 461cb8 │ │ │ │ + b 460188 │ │ │ │ + ldr r2, [pc, #-1956] @ 461cd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1980] @ 461cbc │ │ │ │ + ldr r2, [pc, #-1980] @ 461cd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2004] @ 461cc0 │ │ │ │ + ldr r2, [pc, #-2004] @ 461cd8 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 4603e4 │ │ │ │ - ldr r2, [pc, #-2024] @ 461cc4 │ │ │ │ + b 4603fc │ │ │ │ + ldr r2, [pc, #-2024] @ 461cdc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 4603e4 │ │ │ │ - ldr r2, [pc, #-2044] @ 461cc8 │ │ │ │ + b 4603fc │ │ │ │ + ldr r2, [pc, #-2044] @ 461ce0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460c6c │ │ │ │ - ldr r2, [pc, #-2064] @ 461ccc │ │ │ │ + b 460c84 │ │ │ │ + ldr r2, [pc, #-2064] @ 461ce4 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2088] @ 461cd0 │ │ │ │ + ldr r2, [pc, #-2088] @ 461ce8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2112] @ 461cd4 │ │ │ │ + ldr r2, [pc, #-2112] @ 461cec │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2136] @ 461cd8 │ │ │ │ + ldr r2, [pc, #-2136] @ 461cf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2160] @ 461cdc │ │ │ │ + ldr r2, [pc, #-2160] @ 461cf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2184] @ 461ce0 │ │ │ │ + ldr r2, [pc, #-2184] @ 461cf8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460f90 │ │ │ │ - ldr r2, [pc, #-2204] @ 461ce4 │ │ │ │ + b 460fa8 │ │ │ │ + ldr r2, [pc, #-2204] @ 461cfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460f90 │ │ │ │ - ldr r2, [pc, #-2224] @ 461ce8 │ │ │ │ + b 460fa8 │ │ │ │ + ldr r2, [pc, #-2224] @ 461d00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2248] @ 461cec │ │ │ │ + ldr r2, [pc, #-2248] @ 461d04 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2272] @ 461cf0 │ │ │ │ + ldr r2, [pc, #-2272] @ 461d08 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460f90 │ │ │ │ - ldr r2, [pc, #-2296] @ 461cf4 │ │ │ │ + b 460fa8 │ │ │ │ + ldr r2, [pc, #-2296] @ 461d0c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2320] @ 461cf8 │ │ │ │ + ldr r2, [pc, #-2320] @ 461d10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2344] @ 461cfc │ │ │ │ + ldr r2, [pc, #-2344] @ 461d14 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2372] @ 461d00 │ │ │ │ + ldr r2, [pc, #-2372] @ 461d18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2396] @ 461d04 │ │ │ │ + ldr r2, [pc, #-2396] @ 461d1c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2420] @ 461d08 │ │ │ │ + ldr r2, [pc, #-2420] @ 461d20 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2444] @ 461d0c │ │ │ │ + ldr r2, [pc, #-2444] @ 461d24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2468] @ 461d10 │ │ │ │ + ldr r2, [pc, #-2468] @ 461d28 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2492] @ 461d14 │ │ │ │ + ldr r2, [pc, #-2492] @ 461d2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2516] @ 461d18 │ │ │ │ + ldr r2, [pc, #-2516] @ 461d30 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2540] @ 461d1c │ │ │ │ + ldr r2, [pc, #-2540] @ 461d34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2564] @ 461d20 │ │ │ │ + ldr r2, [pc, #-2564] @ 461d38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2588] @ 461d24 │ │ │ │ + ldr r2, [pc, #-2588] @ 461d3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2612] @ 461d28 │ │ │ │ + ldr r2, [pc, #-2612] @ 461d40 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r1, #728 @ 0x2d8 │ │ │ │ - beq 45e9bc │ │ │ │ - b 45ec50 │ │ │ │ - ldr r2, [pc, #-2648] @ 461d2c │ │ │ │ + beq 45e9d4 │ │ │ │ + b 45ec68 │ │ │ │ + ldr r2, [pc, #-2648] @ 461d44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2672] @ 461d30 │ │ │ │ + ldr r2, [pc, #-2672] @ 461d48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2696] @ 461d34 │ │ │ │ + ldr r2, [pc, #-2696] @ 461d4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2720] @ 461d38 │ │ │ │ + ldr r2, [pc, #-2720] @ 461d50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2744] @ 461d3c │ │ │ │ + ldr r2, [pc, #-2744] @ 461d54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2768] @ 461d40 │ │ │ │ + ldr r2, [pc, #-2768] @ 461d58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2792] @ 461d44 │ │ │ │ + ldr r2, [pc, #-2792] @ 461d5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2816] @ 461d48 │ │ │ │ + ldr r2, [pc, #-2816] @ 461d60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2840] @ 461d4c │ │ │ │ + ldr r2, [pc, #-2840] @ 461d64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2864] @ 461d50 │ │ │ │ + ldr r2, [pc, #-2864] @ 461d68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2888] @ 461d54 │ │ │ │ + ldr r2, [pc, #-2888] @ 461d6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2912] @ 461d58 │ │ │ │ + ldr r2, [pc, #-2912] @ 461d70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2936] @ 461d5c │ │ │ │ + ldr r2, [pc, #-2936] @ 461d74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2960] @ 461d60 │ │ │ │ + ldr r2, [pc, #-2960] @ 461d78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2984] @ 461d64 │ │ │ │ + ldr r2, [pc, #-2984] @ 461d7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3008] @ 461d68 │ │ │ │ + ldr r2, [pc, #-3008] @ 461d80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3032] @ 461d6c │ │ │ │ + ldr r2, [pc, #-3032] @ 461d84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3056] @ 461d70 │ │ │ │ + ldr r2, [pc, #-3056] @ 461d88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3080] @ 461d74 │ │ │ │ + ldr r2, [pc, #-3080] @ 461d8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3104] @ 461d78 │ │ │ │ + ldr r2, [pc, #-3104] @ 461d90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3128] @ 461d7c │ │ │ │ + ldr r2, [pc, #-3128] @ 461d94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3152] @ 461d80 │ │ │ │ + ldr r2, [pc, #-3152] @ 461d98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3176] @ 461d84 │ │ │ │ + ldr r2, [pc, #-3176] @ 461d9c │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460cf0 │ │ │ │ - ldr r2, [pc, #-3200] @ 461d88 │ │ │ │ + b 460d08 │ │ │ │ + ldr r2, [pc, #-3200] @ 461da0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3228] @ 461d8c │ │ │ │ + ldr r2, [pc, #-3228] @ 461da4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 46039c │ │ │ │ - ldr r2, [pc, #-3248] @ 461d90 │ │ │ │ + b 4603b4 │ │ │ │ + ldr r2, [pc, #-3248] @ 461da8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3276] @ 461d94 │ │ │ │ + ldr r2, [pc, #-3276] @ 461dac │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3304] @ 461d98 │ │ │ │ + ldr r2, [pc, #-3304] @ 461db0 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 460a28 │ │ │ │ - ldr r2, [pc, #-3328] @ 461d9c │ │ │ │ + b 460a40 │ │ │ │ + ldr r2, [pc, #-3328] @ 461db4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3356] @ 461da0 │ │ │ │ + ldr r2, [pc, #-3356] @ 461db8 │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3384] @ 461da4 │ │ │ │ + ldr r2, [pc, #-3384] @ 461dbc │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3412] @ 461da8 │ │ │ │ + ldr r2, [pc, #-3412] @ 461dc0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2488] @ 4634d4 │ │ │ │ + ldr r3, [pc, #2488] @ 4634ec │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 4660f0 │ │ │ │ + bhi 466108 │ │ │ │ cmp r0, #13312 @ 0x3400 │ │ │ │ - bcc 462b5c │ │ │ │ - ldr r3, [pc, #2472] @ 4634d8 │ │ │ │ - ldr r2, [pc, #2472] @ 4634dc │ │ │ │ + bcc 462b74 │ │ │ │ + ldr r3, [pc, #2472] @ 4634f0 │ │ │ │ + ldr r2, [pc, #2472] @ 4634f4 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r0, r0, #13312 @ 0x3400 │ │ │ │ cmp r0, r2 │ │ │ │ - bhi 462b50 │ │ │ │ + bhi 462b68 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2440] @ 4634e0 │ │ │ │ + ldr r0, [pc, #2440] @ 4634f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #0 │ │ │ │ - beq 4660e4 │ │ │ │ + beq 4660fc │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ lsl r3, r0, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #592 @ 0x250 │ │ │ │ - bhi 4660fc │ │ │ │ - ldr r3, [pc, #2404] @ 4634e4 │ │ │ │ + bhi 466114 │ │ │ │ + ldr r3, [pc, #2404] @ 4634fc │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #592 @ 0x250 │ │ │ │ - bhi 462b98 │ │ │ │ + bhi 462bb0 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2376] @ 4634e8 │ │ │ │ + ldr r0, [pc, #2376] @ 463500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 4634ec │ │ │ │ + ldr r0, [pc, #2368] @ 463504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 4634f0 │ │ │ │ + ldr r0, [pc, #2360] @ 463508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 4634f4 │ │ │ │ + ldr r0, [pc, #2352] @ 46350c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 4634f8 │ │ │ │ + ldr r0, [pc, #2344] @ 463510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 4634fc │ │ │ │ + ldr r0, [pc, #2336] @ 463514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 463500 │ │ │ │ + ldr r0, [pc, #2328] @ 463518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 463504 │ │ │ │ + ldr r0, [pc, #2320] @ 46351c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 463508 │ │ │ │ + ldr r0, [pc, #2312] @ 463520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 46350c │ │ │ │ + ldr r0, [pc, #2304] @ 463524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 463510 │ │ │ │ + ldr r0, [pc, #2296] @ 463528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 463514 │ │ │ │ + ldr r0, [pc, #2288] @ 46352c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 463518 │ │ │ │ + ldr r0, [pc, #2280] @ 463530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 46351c │ │ │ │ + ldr r0, [pc, #2272] @ 463534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 463520 │ │ │ │ + ldr r0, [pc, #2264] @ 463538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 463524 │ │ │ │ + ldr r0, [pc, #2256] @ 46353c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 463528 │ │ │ │ + ldr r0, [pc, #2248] @ 463540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 46352c │ │ │ │ + ldr r0, [pc, #2240] @ 463544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 463530 │ │ │ │ + ldr r0, [pc, #2232] @ 463548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 463534 │ │ │ │ + ldr r0, [pc, #2224] @ 46354c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 463538 │ │ │ │ + ldr r0, [pc, #2216] @ 463550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 46353c │ │ │ │ + ldr r0, [pc, #2208] @ 463554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 463540 │ │ │ │ + ldr r0, [pc, #2200] @ 463558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 463544 │ │ │ │ + ldr r0, [pc, #2192] @ 46355c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 463548 │ │ │ │ + ldr r0, [pc, #2184] @ 463560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 46354c │ │ │ │ + ldr r0, [pc, #2176] @ 463564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 463550 │ │ │ │ + ldr r0, [pc, #2168] @ 463568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 463554 │ │ │ │ + ldr r0, [pc, #2160] @ 46356c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 463558 │ │ │ │ + ldr r0, [pc, #2152] @ 463570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 46355c │ │ │ │ + ldr r0, [pc, #2144] @ 463574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 463560 │ │ │ │ + ldr r0, [pc, #2136] @ 463578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 463564 │ │ │ │ + ldr r0, [pc, #2128] @ 46357c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 463568 │ │ │ │ + ldr r0, [pc, #2120] @ 463580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 46356c │ │ │ │ + ldr r0, [pc, #2112] @ 463584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 463570 │ │ │ │ + ldr r0, [pc, #2104] @ 463588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 463574 │ │ │ │ + ldr r0, [pc, #2096] @ 46358c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 463578 │ │ │ │ + ldr r0, [pc, #2088] @ 463590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 46357c │ │ │ │ + ldr r0, [pc, #2080] @ 463594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 463580 │ │ │ │ + ldr r0, [pc, #2072] @ 463598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 463584 │ │ │ │ + ldr r0, [pc, #2064] @ 46359c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 463588 │ │ │ │ + ldr r0, [pc, #2056] @ 4635a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 46358c │ │ │ │ + ldr r0, [pc, #2048] @ 4635a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 463590 │ │ │ │ + ldr r0, [pc, #2040] @ 4635a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 463594 │ │ │ │ + ldr r0, [pc, #2032] @ 4635ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 463598 │ │ │ │ + ldr r0, [pc, #2024] @ 4635b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 46359c │ │ │ │ + ldr r0, [pc, #2016] @ 4635b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 4635a0 │ │ │ │ + ldr r0, [pc, #2008] @ 4635b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 4635a4 │ │ │ │ + ldr r0, [pc, #2000] @ 4635bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 4635a8 │ │ │ │ + ldr r0, [pc, #1992] @ 4635c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 4635ac │ │ │ │ + ldr r0, [pc, #1984] @ 4635c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 4635b0 │ │ │ │ + ldr r0, [pc, #1976] @ 4635c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 4635b4 │ │ │ │ + ldr r0, [pc, #1968] @ 4635cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 4635b8 │ │ │ │ + ldr r0, [pc, #1960] @ 4635d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 4635bc │ │ │ │ + ldr r0, [pc, #1952] @ 4635d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 4635c0 │ │ │ │ + ldr r0, [pc, #1944] @ 4635d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 4635c4 │ │ │ │ + ldr r0, [pc, #1936] @ 4635dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 4635c8 │ │ │ │ + ldr r0, [pc, #1928] @ 4635e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 4635cc │ │ │ │ + ldr r0, [pc, #1920] @ 4635e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 4635d0 │ │ │ │ + ldr r0, [pc, #1912] @ 4635e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 4635d4 │ │ │ │ + ldr r0, [pc, #1904] @ 4635ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 4635d8 │ │ │ │ + ldr r0, [pc, #1896] @ 4635f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 4635dc │ │ │ │ + ldr r0, [pc, #1888] @ 4635f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 4635e0 │ │ │ │ + ldr r0, [pc, #1880] @ 4635f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 4635e4 │ │ │ │ + ldr r0, [pc, #1872] @ 4635fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 4635e8 │ │ │ │ + ldr r0, [pc, #1864] @ 463600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 4635ec │ │ │ │ + ldr r0, [pc, #1856] @ 463604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 4635f0 │ │ │ │ + ldr r0, [pc, #1848] @ 463608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 4635f4 │ │ │ │ + ldr r0, [pc, #1840] @ 46360c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 4635f8 │ │ │ │ + ldr r0, [pc, #1832] @ 463610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 4635fc │ │ │ │ + ldr r0, [pc, #1824] @ 463614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 463600 │ │ │ │ + ldr r0, [pc, #1816] @ 463618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 463604 │ │ │ │ + ldr r0, [pc, #1808] @ 46361c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 463608 │ │ │ │ + ldr r0, [pc, #1800] @ 463620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 46360c │ │ │ │ + ldr r0, [pc, #1792] @ 463624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 463610 │ │ │ │ + ldr r0, [pc, #1784] @ 463628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 463614 │ │ │ │ + ldr r0, [pc, #1776] @ 46362c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 463618 │ │ │ │ + ldr r0, [pc, #1768] @ 463630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 46361c │ │ │ │ + ldr r0, [pc, #1760] @ 463634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 463620 │ │ │ │ + ldr r0, [pc, #1752] @ 463638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 463624 │ │ │ │ + ldr r0, [pc, #1744] @ 46363c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 463628 │ │ │ │ + ldr r0, [pc, #1736] @ 463640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 46362c │ │ │ │ + ldr r0, [pc, #1728] @ 463644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 463630 │ │ │ │ + ldr r0, [pc, #1720] @ 463648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 463634 │ │ │ │ + ldr r0, [pc, #1712] @ 46364c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 463638 │ │ │ │ + ldr r0, [pc, #1704] @ 463650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 46363c │ │ │ │ + ldr r0, [pc, #1696] @ 463654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 463640 │ │ │ │ + ldr r0, [pc, #1688] @ 463658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 463644 │ │ │ │ + ldr r0, [pc, #1680] @ 46365c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 463648 │ │ │ │ + ldr r0, [pc, #1672] @ 463660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 46364c │ │ │ │ + ldr r0, [pc, #1664] @ 463664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 463650 │ │ │ │ + ldr r0, [pc, #1656] @ 463668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 463654 │ │ │ │ + ldr r0, [pc, #1648] @ 46366c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 463658 │ │ │ │ + ldr r0, [pc, #1640] @ 463670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 46365c │ │ │ │ + ldr r0, [pc, #1632] @ 463674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 463660 │ │ │ │ + ldr r0, [pc, #1624] @ 463678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 463664 │ │ │ │ + ldr r0, [pc, #1616] @ 46367c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 463668 │ │ │ │ + ldr r0, [pc, #1608] @ 463680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 46366c │ │ │ │ + ldr r0, [pc, #1600] @ 463684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 463670 │ │ │ │ + ldr r0, [pc, #1592] @ 463688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 463674 │ │ │ │ + ldr r0, [pc, #1584] @ 46368c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 463678 │ │ │ │ + ldr r0, [pc, #1576] @ 463690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 46367c │ │ │ │ + ldr r0, [pc, #1568] @ 463694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 463680 │ │ │ │ + ldr r0, [pc, #1560] @ 463698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 463684 │ │ │ │ + ldr r0, [pc, #1552] @ 46369c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 463688 │ │ │ │ + ldr r0, [pc, #1544] @ 4636a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 46368c │ │ │ │ + ldr r0, [pc, #1536] @ 4636a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 463690 │ │ │ │ + ldr r0, [pc, #1528] @ 4636a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 463694 │ │ │ │ + ldr r0, [pc, #1520] @ 4636ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 463698 │ │ │ │ + ldr r0, [pc, #1512] @ 4636b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 46369c │ │ │ │ + ldr r0, [pc, #1504] @ 4636b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 4636a0 │ │ │ │ + ldr r0, [pc, #1496] @ 4636b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 4636a4 │ │ │ │ + ldr r0, [pc, #1488] @ 4636bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 4636a8 │ │ │ │ + ldr r0, [pc, #1480] @ 4636c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 4636ac │ │ │ │ + ldr r0, [pc, #1472] @ 4636c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 4636b0 │ │ │ │ + ldr r0, [pc, #1464] @ 4636c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 4636b4 │ │ │ │ + ldr r0, [pc, #1456] @ 4636cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 4636b8 │ │ │ │ + ldr r0, [pc, #1448] @ 4636d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 4636bc │ │ │ │ + ldr r0, [pc, #1440] @ 4636d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 4636c0 │ │ │ │ + ldr r0, [pc, #1432] @ 4636d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 4636c4 │ │ │ │ + ldr r0, [pc, #1424] @ 4636dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 4636c8 │ │ │ │ + ldr r0, [pc, #1416] @ 4636e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 4636cc │ │ │ │ + ldr r0, [pc, #1408] @ 4636e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 4636d0 │ │ │ │ + ldr r0, [pc, #1400] @ 4636e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 4636d4 │ │ │ │ + ldr r0, [pc, #1392] @ 4636ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 4636d8 │ │ │ │ + ldr r0, [pc, #1384] @ 4636f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 4636dc │ │ │ │ + ldr r0, [pc, #1376] @ 4636f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 4636e0 │ │ │ │ + ldr r0, [pc, #1368] @ 4636f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 4636e4 │ │ │ │ + ldr r0, [pc, #1360] @ 4636fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 4636e8 │ │ │ │ + ldr r0, [pc, #1352] @ 463700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 4636ec │ │ │ │ + ldr r0, [pc, #1344] @ 463704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 4636f0 │ │ │ │ + ldr r0, [pc, #1336] @ 463708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 4636f4 │ │ │ │ + ldr r0, [pc, #1328] @ 46370c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 4636f8 │ │ │ │ + ldr r0, [pc, #1320] @ 463710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 4636fc │ │ │ │ + ldr r0, [pc, #1312] @ 463714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 463700 │ │ │ │ + ldr r0, [pc, #1304] @ 463718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 463704 │ │ │ │ + ldr r0, [pc, #1296] @ 46371c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 463708 │ │ │ │ + ldr r0, [pc, #1288] @ 463720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 46370c │ │ │ │ + ldr r0, [pc, #1280] @ 463724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 463710 │ │ │ │ + ldr r0, [pc, #1272] @ 463728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 463714 │ │ │ │ + ldr r0, [pc, #1264] @ 46372c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 463718 │ │ │ │ + ldr r0, [pc, #1256] @ 463730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 46371c │ │ │ │ + ldr r0, [pc, #1248] @ 463734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 463720 │ │ │ │ + ldr r0, [pc, #1240] @ 463738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 463724 │ │ │ │ + ldr r0, [pc, #1232] @ 46373c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 463728 │ │ │ │ + ldr r0, [pc, #1224] @ 463740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 46372c │ │ │ │ + ldr r0, [pc, #1216] @ 463744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 463730 │ │ │ │ + ldr r0, [pc, #1208] @ 463748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 463734 │ │ │ │ + ldr r0, [pc, #1200] @ 46374c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 463738 │ │ │ │ + ldr r0, [pc, #1192] @ 463750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 46373c │ │ │ │ + ldr r0, [pc, #1184] @ 463754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 463740 │ │ │ │ + ldr r0, [pc, #1176] @ 463758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 463744 │ │ │ │ + ldr r0, [pc, #1168] @ 46375c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 463748 │ │ │ │ + ldr r0, [pc, #1160] @ 463760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 46374c │ │ │ │ + ldr r0, [pc, #1152] @ 463764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 463750 │ │ │ │ + ldr r0, [pc, #1144] @ 463768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 463754 │ │ │ │ + ldr r0, [pc, #1136] @ 46376c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 463758 │ │ │ │ + ldr r0, [pc, #1128] @ 463770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 46375c │ │ │ │ + ldr r0, [pc, #1120] @ 463774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 463760 │ │ │ │ + ldr r0, [pc, #1112] @ 463778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 463764 │ │ │ │ + ldr r0, [pc, #1104] @ 46377c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 463768 │ │ │ │ + ldr r0, [pc, #1096] @ 463780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 46376c │ │ │ │ + ldr r0, [pc, #1088] @ 463784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 463770 │ │ │ │ + ldr r0, [pc, #1080] @ 463788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 463774 │ │ │ │ + ldr r0, [pc, #1072] @ 46378c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 463778 │ │ │ │ + ldr r0, [pc, #1064] @ 463790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 46377c │ │ │ │ + ldr r0, [pc, #1056] @ 463794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 463780 │ │ │ │ + ldr r0, [pc, #1048] @ 463798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 463784 │ │ │ │ + ldr r0, [pc, #1040] @ 46379c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 463788 │ │ │ │ + ldr r0, [pc, #1032] @ 4637a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 46378c │ │ │ │ + ldr r0, [pc, #1024] @ 4637a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 463790 │ │ │ │ + ldr r0, [pc, #1016] @ 4637a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 463794 │ │ │ │ + ldr r0, [pc, #1008] @ 4637ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 463798 │ │ │ │ + ldr r0, [pc, #1000] @ 4637b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 46379c │ │ │ │ + ldr r0, [pc, #992] @ 4637b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 4637a0 │ │ │ │ + ldr r0, [pc, #984] @ 4637b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 4637a4 │ │ │ │ + ldr r0, [pc, #976] @ 4637bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 4637a8 │ │ │ │ + ldr r0, [pc, #968] @ 4637c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 4637ac │ │ │ │ + ldr r0, [pc, #960] @ 4637c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 4637b0 │ │ │ │ + ldr r0, [pc, #952] @ 4637c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 4637b4 │ │ │ │ + ldr r0, [pc, #944] @ 4637cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 4637b8 │ │ │ │ + ldr r0, [pc, #936] @ 4637d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 4637bc │ │ │ │ + ldr r0, [pc, #928] @ 4637d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 4637c0 │ │ │ │ + ldr r0, [pc, #920] @ 4637d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 4637c4 │ │ │ │ + ldr r0, [pc, #912] @ 4637dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 4637c8 │ │ │ │ + ldr r0, [pc, #904] @ 4637e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 4637cc │ │ │ │ + ldr r0, [pc, #896] @ 4637e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 4637d0 │ │ │ │ + ldr r0, [pc, #888] @ 4637e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 4637d4 │ │ │ │ + ldr r0, [pc, #880] @ 4637ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 4637d8 │ │ │ │ + ldr r0, [pc, #872] @ 4637f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 4637dc │ │ │ │ + ldr r0, [pc, #864] @ 4637f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 4637e0 │ │ │ │ + ldr r0, [pc, #856] @ 4637f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 4637e4 │ │ │ │ + ldr r0, [pc, #848] @ 4637fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 4637e8 │ │ │ │ + ldr r0, [pc, #840] @ 463800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 4637ec │ │ │ │ + ldr r0, [pc, #832] @ 463804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 4637f0 │ │ │ │ + ldr r0, [pc, #824] @ 463808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 4637f4 │ │ │ │ + ldr r0, [pc, #816] @ 46380c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #808] @ 4637f8 │ │ │ │ + ldr r0, [pc, #808] @ 463810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ strdeq r2, [r1, #-176] @ 0xffffff50 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - smullseq ip, fp, ip, r9 │ │ │ │ + smullseq ip, fp, r4, r9 │ │ │ │ @ instruction: 0x0141439e │ │ │ │ - sbcseq ip, fp, r4, asr r9 │ │ │ │ - sbcseq sl, ip, r4, lsr #19 │ │ │ │ - sbcseq r8, ip, r0, asr #27 │ │ │ │ - sbcseq sl, ip, r0, ror r9 │ │ │ │ - sbcseq r8, ip, ip, lsl #27 │ │ │ │ - sbcseq sl, ip, ip, lsr r9 │ │ │ │ - sbcseq r8, ip, r8, asr sp │ │ │ │ - sbcseq sl, ip, r8, lsl #18 │ │ │ │ - sbcseq r8, ip, r4, lsr #26 │ │ │ │ - ldrsbeq sl, [ip], #132 @ 0x84 │ │ │ │ - ldrsheq r8, [ip], #192 @ 0xc0 │ │ │ │ - sbcseq sl, ip, r0, lsr #17 │ │ │ │ - ldrheq r8, [ip], #204 @ 0xcc │ │ │ │ - sbcseq sl, ip, ip, ror #16 │ │ │ │ - sbcseq r8, ip, r8, lsl #25 │ │ │ │ - sbcseq sl, ip, r8, lsr r8 │ │ │ │ - sbcseq r8, ip, r4, asr ip │ │ │ │ - sbcseq sl, ip, r4, lsl #16 │ │ │ │ - sbcseq r8, ip, r0, lsr #24 │ │ │ │ - ldrsbeq sl, [ip], #112 @ 0x70 │ │ │ │ - sbcseq r8, ip, ip, ror #23 │ │ │ │ - smullseq sl, ip, ip, r7 │ │ │ │ - ldrheq r8, [ip], #184 @ 0xb8 │ │ │ │ - sbcseq sl, ip, r8, ror #14 │ │ │ │ - sbcseq r8, ip, r4, lsl #23 │ │ │ │ - sbcseq sl, ip, r4, lsr r7 │ │ │ │ - sbcseq r8, ip, r0, asr fp │ │ │ │ - sbcseq sl, ip, r0, lsl #14 │ │ │ │ - sbcseq r8, ip, ip, lsl fp │ │ │ │ - sbcseq sl, ip, ip, asr #13 │ │ │ │ - sbcseq r8, ip, r8, ror #21 │ │ │ │ - smullseq sl, ip, r8, r6 │ │ │ │ - ldrheq r8, [ip], #164 @ 0xa4 │ │ │ │ - sbcseq sl, ip, r4, ror #12 │ │ │ │ - sbcseq r8, ip, r0, lsl #21 │ │ │ │ - sbcseq sl, ip, r0, lsr r6 │ │ │ │ - sbcseq r8, ip, ip, asr #20 │ │ │ │ - ldrsheq sl, [ip], #92 @ 0x5c │ │ │ │ - sbcseq r8, ip, r8, lsl sl │ │ │ │ - sbcseq sl, ip, r8, asr #11 │ │ │ │ - sbcseq r8, ip, r4, ror #19 │ │ │ │ - smullseq sl, ip, r4, r5 │ │ │ │ - ldrheq r8, [ip], #144 @ 0x90 │ │ │ │ - sbcseq sl, ip, r0, ror #10 │ │ │ │ - sbcseq r8, ip, ip, ror r9 │ │ │ │ - sbcseq sl, ip, ip, lsr #10 │ │ │ │ - sbcseq r8, ip, r8, asr #18 │ │ │ │ - ldrsheq sl, [ip], #72 @ 0x48 │ │ │ │ - sbcseq r8, ip, r4, lsl r9 │ │ │ │ - sbcseq sl, ip, r4, asr #9 │ │ │ │ - sbcseq r8, ip, r0, ror #17 │ │ │ │ - smullseq sl, ip, r0, r4 │ │ │ │ - sbcseq r8, ip, ip, lsr #17 │ │ │ │ - sbcseq sl, ip, ip, asr r4 │ │ │ │ - sbcseq r8, ip, r8, ror r8 │ │ │ │ - sbcseq sl, ip, r8, lsr #8 │ │ │ │ - sbcseq r8, ip, r4, asr #16 │ │ │ │ - ldrsheq sl, [ip], #52 @ 0x34 │ │ │ │ - sbcseq r8, ip, r0, lsl r8 │ │ │ │ - sbcseq sl, ip, r0, asr #7 │ │ │ │ - ldrsbeq r8, [ip], #124 @ 0x7c │ │ │ │ - sbcseq sl, ip, ip, lsl #7 │ │ │ │ - sbcseq r8, ip, r8, lsr #15 │ │ │ │ - sbcseq sl, ip, r8, asr r3 │ │ │ │ - sbcseq r8, ip, r4, ror r7 │ │ │ │ - sbcseq sl, ip, r4, lsr #6 │ │ │ │ - sbcseq r8, ip, r0, asr #14 │ │ │ │ - ldrsheq sl, [ip], #32 │ │ │ │ - sbcseq r8, ip, ip, lsl #14 │ │ │ │ - ldrheq sl, [ip], #44 @ 0x2c │ │ │ │ - ldrsbeq r8, [ip], #104 @ 0x68 │ │ │ │ - sbcseq sl, ip, r8, lsl #5 │ │ │ │ - sbcseq r8, ip, r4, lsr #13 │ │ │ │ - sbcseq sl, ip, r4, asr r2 │ │ │ │ - sbcseq r8, ip, r0, ror r6 │ │ │ │ - sbcseq sl, ip, r0, lsr #4 │ │ │ │ - sbcseq r8, ip, ip, lsr r6 │ │ │ │ - sbcseq sl, ip, ip, ror #3 │ │ │ │ - sbcseq r8, ip, r8, lsl #12 │ │ │ │ - ldrheq sl, [ip], #24 │ │ │ │ - ldrsbeq r8, [ip], #84 @ 0x54 │ │ │ │ - sbcseq sl, ip, r4, lsl #3 │ │ │ │ - sbcseq r8, ip, r0, lsr #11 │ │ │ │ - sbcseq sl, ip, r0, asr r1 │ │ │ │ - sbcseq r8, ip, ip, ror #10 │ │ │ │ - sbcseq sl, ip, ip, lsl r1 │ │ │ │ - sbcseq r8, ip, r8, lsr r5 │ │ │ │ - sbcseq sl, ip, r8, ror #1 │ │ │ │ - sbcseq r8, ip, r4, lsl #10 │ │ │ │ - ldrheq sl, [ip], #4 │ │ │ │ - ldrsbeq r8, [ip], #64 @ 0x40 │ │ │ │ - sbcseq sl, ip, r0, lsl #1 │ │ │ │ - smullseq r8, ip, ip, r4 │ │ │ │ - sbcseq sl, ip, ip, asr #32 │ │ │ │ - sbcseq r8, ip, r8, ror #8 │ │ │ │ - sbcseq sl, ip, r8, lsl r0 │ │ │ │ - sbcseq r8, ip, r4, lsr r4 │ │ │ │ - sbcseq r9, ip, r4, ror #31 │ │ │ │ - sbcseq r8, ip, r0, lsl #8 │ │ │ │ - ldrheq r9, [ip], #240 @ 0xf0 │ │ │ │ - sbcseq r8, ip, ip, asr #7 │ │ │ │ - sbcseq r9, ip, ip, ror pc │ │ │ │ - smullseq r8, ip, r8, r3 │ │ │ │ - sbcseq r9, ip, r8, asr #30 │ │ │ │ - sbcseq r8, ip, r4, ror #6 │ │ │ │ - sbcseq r9, ip, r4, lsl pc │ │ │ │ - sbcseq r8, ip, r0, lsr r3 │ │ │ │ - sbcseq r9, ip, r0, ror #29 │ │ │ │ - ldrsheq r8, [ip], #44 @ 0x2c │ │ │ │ - sbcseq r9, ip, ip, lsr #29 │ │ │ │ - sbcseq r8, ip, r8, asr #5 │ │ │ │ - sbcseq r9, ip, r8, ror lr │ │ │ │ - smullseq r8, ip, r4, r2 │ │ │ │ - sbcseq r9, ip, r4, asr #28 │ │ │ │ - sbcseq r8, ip, r0, ror #4 │ │ │ │ - sbcseq r9, ip, r0, lsl lr │ │ │ │ - sbcseq r8, ip, ip, lsr #4 │ │ │ │ - ldrsbeq r9, [ip], #220 @ 0xdc │ │ │ │ - ldrsheq r8, [ip], #24 │ │ │ │ - sbcseq r9, ip, r8, lsr #27 │ │ │ │ - sbcseq r8, ip, r4, asr #3 │ │ │ │ - sbcseq r9, ip, r4, ror sp │ │ │ │ - smullseq r8, ip, r0, r1 │ │ │ │ - sbcseq r9, ip, r0, asr #26 │ │ │ │ - sbcseq r8, ip, ip, asr r1 │ │ │ │ - sbcseq r9, ip, ip, lsl #26 │ │ │ │ - sbcseq r8, ip, r8, lsr #2 │ │ │ │ - ldrsbeq r9, [ip], #200 @ 0xc8 │ │ │ │ - ldrsheq r8, [ip], #4 │ │ │ │ - sbcseq r9, ip, r4, lsr #25 │ │ │ │ - sbcseq r8, ip, r0, asr #1 │ │ │ │ - sbcseq r9, ip, r0, ror ip │ │ │ │ - sbcseq r8, ip, ip, lsl #1 │ │ │ │ - sbcseq r9, ip, ip, lsr ip │ │ │ │ - sbcseq r8, ip, r8, asr r0 │ │ │ │ - sbcseq r9, ip, r8, lsl #24 │ │ │ │ - sbcseq r8, ip, r4, lsr #32 │ │ │ │ - ldrsbeq r9, [ip], #180 @ 0xb4 │ │ │ │ - ldrsheq r7, [ip], #240 @ 0xf0 │ │ │ │ - sbcseq r9, ip, r0, lsr #23 │ │ │ │ - ldrheq r7, [ip], #252 @ 0xfc │ │ │ │ - sbcseq r9, ip, ip, ror #22 │ │ │ │ - sbcseq r7, ip, r8, lsl #31 │ │ │ │ - sbcseq r9, ip, r8, lsr fp │ │ │ │ - sbcseq r7, ip, r4, asr pc │ │ │ │ - sbcseq r9, ip, r4, lsl #22 │ │ │ │ - sbcseq r7, ip, r0, lsr #30 │ │ │ │ - ldrsbeq r9, [ip], #160 @ 0xa0 │ │ │ │ - sbcseq r7, ip, ip, ror #29 │ │ │ │ - smullseq r9, ip, ip, sl │ │ │ │ - ldrheq r7, [ip], #232 @ 0xe8 │ │ │ │ - sbcseq r9, ip, r8, ror #20 │ │ │ │ - sbcseq r7, ip, r4, lsl #29 │ │ │ │ - sbcseq r9, ip, r4, lsr sl │ │ │ │ - sbcseq r7, ip, r0, asr lr │ │ │ │ - sbcseq r9, ip, r0, lsl #20 │ │ │ │ - sbcseq r7, ip, ip, lsl lr │ │ │ │ - sbcseq r9, ip, ip, asr #19 │ │ │ │ - sbcseq r7, ip, r8, ror #27 │ │ │ │ - smullseq r9, ip, r8, r9 │ │ │ │ - ldrheq r7, [ip], #212 @ 0xd4 │ │ │ │ - sbcseq r9, ip, r4, ror #18 │ │ │ │ - sbcseq r7, ip, r0, lsl #27 │ │ │ │ - sbcseq r9, ip, r0, lsr r9 │ │ │ │ - sbcseq r7, ip, ip, asr #26 │ │ │ │ - ldrsheq r9, [ip], #140 @ 0x8c │ │ │ │ - sbcseq r7, ip, r8, lsl sp │ │ │ │ - sbcseq r9, ip, r8, asr #17 │ │ │ │ - sbcseq r7, ip, r4, ror #25 │ │ │ │ - smullseq r9, ip, r4, r8 │ │ │ │ - ldrheq r7, [ip], #192 @ 0xc0 │ │ │ │ - sbcseq r9, ip, r0, ror #16 │ │ │ │ - sbcseq r7, ip, ip, ror ip │ │ │ │ - sbcseq r9, ip, ip, lsr #16 │ │ │ │ - sbcseq r7, ip, r8, asr #24 │ │ │ │ - ldrsheq r9, [ip], #120 @ 0x78 │ │ │ │ - sbcseq r7, ip, r4, lsl ip │ │ │ │ - sbcseq r9, ip, r4, asr #15 │ │ │ │ - sbcseq r7, ip, r0, ror #23 │ │ │ │ - smullseq r9, ip, r0, r7 │ │ │ │ - sbcseq r7, ip, ip, lsr #23 │ │ │ │ - sbcseq r9, ip, ip, asr r7 │ │ │ │ - sbcseq r7, ip, r8, ror fp │ │ │ │ - sbcseq r9, ip, r8, lsr #14 │ │ │ │ - sbcseq r7, ip, r4, asr #22 │ │ │ │ - ldrsheq r9, [ip], #100 @ 0x64 │ │ │ │ - sbcseq r7, ip, r0, lsl fp │ │ │ │ - sbcseq r9, ip, r0, asr #13 │ │ │ │ - ldrsbeq r7, [ip], #172 @ 0xac │ │ │ │ - sbcseq r9, ip, ip, lsl #13 │ │ │ │ - sbcseq r7, ip, r8, lsr #21 │ │ │ │ - sbcseq r9, ip, r8, asr r6 │ │ │ │ - sbcseq r7, ip, r4, ror sl │ │ │ │ - sbcseq r9, ip, r4, lsr #12 │ │ │ │ - sbcseq r7, ip, r0, asr #20 │ │ │ │ - ldrsheq r9, [ip], #80 @ 0x50 │ │ │ │ - sbcseq r7, ip, ip, lsl #20 │ │ │ │ - sbcseq r8, ip, r0, ror #30 │ │ │ │ - sbcseq r7, ip, ip, ror r3 │ │ │ │ - sbcseq r8, ip, ip, lsr #30 │ │ │ │ - sbcseq r7, ip, r8, asr #6 │ │ │ │ - ldrsheq r8, [ip], #232 @ 0xe8 │ │ │ │ - sbcseq r7, ip, r4, lsl r3 │ │ │ │ - sbcseq r8, ip, r4, asr #29 │ │ │ │ - sbcseq r7, ip, r0, ror #5 │ │ │ │ - smullseq r8, ip, r0, lr │ │ │ │ - sbcseq r7, ip, ip, lsr #5 │ │ │ │ - sbcseq r8, ip, ip, asr lr │ │ │ │ - sbcseq r7, ip, r8, ror r2 │ │ │ │ - sbcseq r8, ip, r8, lsr #28 │ │ │ │ - sbcseq r7, ip, r4, asr #4 │ │ │ │ - ldrsheq r8, [ip], #212 @ 0xd4 │ │ │ │ - sbcseq r7, ip, r0, lsl r2 │ │ │ │ - sbcseq r8, ip, r0, asr #27 │ │ │ │ - ldrsbeq r7, [ip], #28 │ │ │ │ - sbcseq r8, ip, ip, lsl #27 │ │ │ │ - sbcseq r7, ip, r8, lsr #3 │ │ │ │ - sbcseq r8, ip, r8, asr sp │ │ │ │ - sbcseq r7, ip, r4, ror r1 │ │ │ │ - sbcseq r8, ip, r4, lsr #26 │ │ │ │ - sbcseq r7, ip, r0, asr #2 │ │ │ │ - ldrsheq r8, [ip], #192 @ 0xc0 │ │ │ │ - sbcseq r7, ip, ip, lsl #2 │ │ │ │ - ldrheq r8, [ip], #204 @ 0xcc │ │ │ │ - ldrsbeq r7, [ip], #8 │ │ │ │ - sbcseq r8, ip, r8, lsl #25 │ │ │ │ - sbcseq r7, ip, r4, lsr #1 │ │ │ │ - sbcseq r8, ip, r4, asr ip │ │ │ │ - sbcseq r7, ip, r0, ror r0 │ │ │ │ - sbcseq r8, ip, r0, lsr #24 │ │ │ │ - sbcseq r7, ip, ip, lsr r0 │ │ │ │ - sbcseq r8, ip, ip, ror #23 │ │ │ │ - sbcseq r7, ip, r8 │ │ │ │ - ldrheq r8, [ip], #184 @ 0xb8 │ │ │ │ - ldrsbeq r6, [ip], #244 @ 0xf4 │ │ │ │ - sbcseq r8, ip, r4, lsl #23 │ │ │ │ - sbcseq r6, ip, r0, lsr #31 │ │ │ │ - sbcseq r8, ip, r0, asr fp │ │ │ │ - sbcseq r6, ip, ip, ror #30 │ │ │ │ - sbcseq r8, ip, ip, lsl fp │ │ │ │ - sbcseq r6, ip, r8, lsr pc │ │ │ │ - sbcseq r8, ip, r8, ror #21 │ │ │ │ - sbcseq r6, ip, r4, lsl #30 │ │ │ │ - ldrheq r8, [ip], #164 @ 0xa4 │ │ │ │ - ldrsbeq r6, [ip], #224 @ 0xe0 │ │ │ │ - sbcseq r8, ip, r0, lsl #21 │ │ │ │ - smullseq r6, ip, ip, lr │ │ │ │ - sbcseq r8, ip, ip, asr #20 │ │ │ │ - sbcseq r6, ip, r8, ror #28 │ │ │ │ - sbcseq r8, ip, r8, lsl sl │ │ │ │ - sbcseq r6, ip, r4, lsr lr │ │ │ │ - sbcseq r8, ip, r4, ror #19 │ │ │ │ - sbcseq r6, ip, r0, lsl #28 │ │ │ │ - ldrheq r8, [ip], #144 @ 0x90 │ │ │ │ - sbcseq r6, ip, ip, asr #27 │ │ │ │ - sbcseq r8, ip, ip, ror r9 │ │ │ │ - smullseq r6, ip, r8, sp │ │ │ │ - sbcseq r8, ip, r8, asr #18 │ │ │ │ - sbcseq r6, ip, r4, ror #26 │ │ │ │ - sbcseq r8, ip, r4, lsl r9 │ │ │ │ - sbcseq r6, ip, r0, lsr sp │ │ │ │ - sbcseq r8, ip, r0, ror #17 │ │ │ │ - ldrsheq r6, [ip], #204 @ 0xcc │ │ │ │ - sbcseq r8, ip, ip, lsr #17 │ │ │ │ - sbcseq r6, ip, r8, asr #25 │ │ │ │ - sbcseq r8, ip, r8, ror r8 │ │ │ │ - smullseq r6, ip, r4, ip │ │ │ │ - sbcseq r8, ip, r4, asr #16 │ │ │ │ - sbcseq r6, ip, r0, ror #24 │ │ │ │ - sbcseq r8, ip, r0, lsl r8 │ │ │ │ - sbcseq r6, ip, ip, lsr #24 │ │ │ │ - ldrsbeq r8, [ip], #124 @ 0x7c │ │ │ │ - ldrsheq r6, [ip], #184 @ 0xb8 │ │ │ │ - sbcseq r8, ip, r8, lsr #15 │ │ │ │ - sbcseq r6, ip, r4, asr #23 │ │ │ │ - sbcseq r8, ip, r4, ror r7 │ │ │ │ - smullseq r6, ip, r0, fp │ │ │ │ - sbcseq r8, ip, r0, asr #14 │ │ │ │ - sbcseq r6, ip, ip, asr fp │ │ │ │ - sbcseq r8, ip, ip, lsl #14 │ │ │ │ - sbcseq r6, ip, r8, lsr #22 │ │ │ │ - ldrsbeq r8, [ip], #104 @ 0x68 │ │ │ │ - ldrsheq r6, [ip], #164 @ 0xa4 │ │ │ │ - sbcseq r8, ip, r4, lsr #13 │ │ │ │ - sbcseq r6, ip, r0, asr #21 │ │ │ │ - sbcseq r8, ip, r0, ror r6 │ │ │ │ - sbcseq r6, ip, ip, lsl #21 │ │ │ │ - sbcseq r8, ip, ip, lsr r6 │ │ │ │ - sbcseq r6, ip, r8, asr sl │ │ │ │ - sbcseq r8, ip, r8, lsl #12 │ │ │ │ - sbcseq r6, ip, r4, lsr #20 │ │ │ │ - ldrsbeq r8, [ip], #84 @ 0x54 │ │ │ │ - ldrsheq r6, [ip], #144 @ 0x90 │ │ │ │ - sbcseq r8, ip, r0, lsr #11 │ │ │ │ - ldrheq r6, [ip], #156 @ 0x9c │ │ │ │ - sbcseq r8, ip, ip, ror #10 │ │ │ │ - sbcseq r6, ip, r8, lsl #19 │ │ │ │ - sbcseq r8, ip, r8, lsr r5 │ │ │ │ - sbcseq r6, ip, r4, asr r9 │ │ │ │ - sbcseq r8, ip, r4, lsl #10 │ │ │ │ - sbcseq r6, ip, r0, lsr #18 │ │ │ │ - ldrsbeq r8, [ip], #64 @ 0x40 │ │ │ │ - sbcseq r6, ip, ip, ror #17 │ │ │ │ - smullseq r8, ip, ip, r4 │ │ │ │ - ldrheq r6, [ip], #136 @ 0x88 │ │ │ │ - sbcseq r8, ip, r8, ror #8 │ │ │ │ - sbcseq r6, ip, r4, lsl #17 │ │ │ │ - sbcseq r8, ip, r4, lsr r4 │ │ │ │ - sbcseq r6, ip, r0, asr r8 │ │ │ │ - sbcseq r8, ip, r0, lsl #8 │ │ │ │ - sbcseq r6, ip, ip, lsl r8 │ │ │ │ - sbcseq r8, ip, ip, asr #7 │ │ │ │ - sbcseq r6, ip, r8, ror #15 │ │ │ │ - smullseq r8, ip, r8, r3 │ │ │ │ - ldrheq r6, [ip], #116 @ 0x74 │ │ │ │ - sbcseq r8, ip, r4, ror #6 │ │ │ │ - sbcseq r6, ip, r0, lsl #15 │ │ │ │ - sbcseq r8, ip, r0, lsr r3 │ │ │ │ - sbcseq r6, ip, ip, asr #14 │ │ │ │ - ldrsheq r8, [ip], #44 @ 0x2c │ │ │ │ - sbcseq r6, ip, r8, lsl r7 │ │ │ │ - sbcseq r8, ip, r8, asr #5 │ │ │ │ - sbcseq r6, ip, r4, ror #13 │ │ │ │ - smullseq r8, ip, r4, r2 │ │ │ │ - ldrheq r6, [ip], #96 @ 0x60 │ │ │ │ - sbcseq r8, ip, r0, ror #4 │ │ │ │ - sbcseq r6, ip, ip, ror r6 │ │ │ │ - sbcseq r8, ip, ip, lsr #4 │ │ │ │ - sbcseq r6, ip, r8, asr #12 │ │ │ │ - ldrsheq r8, [ip], #24 │ │ │ │ - sbcseq r6, ip, r4, lsl r6 │ │ │ │ - sbcseq r8, ip, r4, asr #3 │ │ │ │ - sbcseq r6, ip, r0, ror #11 │ │ │ │ - smullseq r8, ip, r0, r1 │ │ │ │ - sbcseq r6, ip, ip, lsr #11 │ │ │ │ - sbcseq r8, ip, ip, asr r1 │ │ │ │ - sbcseq r6, ip, r8, ror r5 │ │ │ │ - sbcseq r8, ip, r8, lsr #2 │ │ │ │ - sbcseq r6, ip, r4, asr #10 │ │ │ │ - ldrsheq r8, [ip], #4 │ │ │ │ - sbcseq r6, ip, r0, lsl r5 │ │ │ │ - sbcseq r8, ip, r0, asr #1 │ │ │ │ - ldrsbeq r6, [ip], #76 @ 0x4c │ │ │ │ - sbcseq r8, ip, ip, lsl #1 │ │ │ │ - sbcseq r6, ip, r8, lsr #9 │ │ │ │ - sbcseq r8, ip, r8, asr r0 │ │ │ │ - sbcseq r6, ip, r4, ror r4 │ │ │ │ - sbcseq r8, ip, r4, lsr #32 │ │ │ │ - sbcseq r6, ip, r0, asr #8 │ │ │ │ - ldrsheq r7, [ip], #240 @ 0xf0 │ │ │ │ - sbcseq r6, ip, ip, lsl #8 │ │ │ │ - ldrheq r7, [ip], #252 @ 0xfc │ │ │ │ - ldrsbeq r6, [ip], #56 @ 0x38 │ │ │ │ - sbcseq r7, ip, r8, lsl #31 │ │ │ │ - sbcseq r6, ip, r4, lsr #7 │ │ │ │ - sbcseq r7, ip, r4, asr pc │ │ │ │ - sbcseq r6, ip, r0, ror r3 │ │ │ │ - sbcseq r7, ip, r0, lsr #30 │ │ │ │ - sbcseq r6, ip, ip, lsr r3 │ │ │ │ - sbcseq r7, ip, ip, ror #29 │ │ │ │ - sbcseq r6, ip, r8, lsl #6 │ │ │ │ - ldrheq r7, [ip], #232 @ 0xe8 │ │ │ │ - ldrsbeq r6, [ip], #36 @ 0x24 │ │ │ │ - sbcseq r7, ip, r4, lsl #29 │ │ │ │ - sbcseq r6, ip, r0, lsr #5 │ │ │ │ - sbcseq r7, ip, r0, asr lr │ │ │ │ - sbcseq r6, ip, ip, ror #4 │ │ │ │ - sbcseq r7, ip, ip, lsl lr │ │ │ │ - sbcseq r6, ip, r8, lsr r2 │ │ │ │ - sbcseq r7, ip, r8, ror #27 │ │ │ │ - sbcseq r6, ip, r4, lsl #4 │ │ │ │ - ldrheq r7, [ip], #212 @ 0xd4 │ │ │ │ - ldrsbeq r6, [ip], #16 │ │ │ │ - sbcseq r7, ip, r0, lsl #27 │ │ │ │ - smullseq r6, ip, ip, r1 │ │ │ │ - sbcseq r7, ip, ip, asr #26 │ │ │ │ - sbcseq r6, ip, r8, ror #2 │ │ │ │ - sbcseq r7, ip, r8, lsl sp │ │ │ │ - sbcseq r6, ip, r4, lsr r1 │ │ │ │ - sbcseq r7, ip, r4, ror #25 │ │ │ │ - sbcseq r6, ip, r0, lsl #2 │ │ │ │ - ldrheq r7, [ip], #192 @ 0xc0 │ │ │ │ - sbcseq r6, ip, ip, asr #1 │ │ │ │ - sbcseq r7, ip, ip, ror ip │ │ │ │ - smullseq r6, ip, r8, r0 │ │ │ │ - sbcseq r7, ip, r8, asr #24 │ │ │ │ - sbcseq r6, ip, r4, rrx │ │ │ │ - sbcseq r7, ip, r4, lsl ip │ │ │ │ - sbcseq r6, ip, r0, lsr r0 │ │ │ │ - sbcseq r7, ip, r0, ror #23 │ │ │ │ - ldrsheq r5, [ip], #252 @ 0xfc │ │ │ │ - sbcseq r7, ip, ip, lsr #23 │ │ │ │ - sbcseq r5, ip, r8, asr #31 │ │ │ │ - sbcseq r7, ip, r8, ror fp │ │ │ │ - smullseq r5, ip, r4, pc @ │ │ │ │ - sbcseq r7, ip, r4, asr #22 │ │ │ │ - sbcseq r5, ip, r0, ror #30 │ │ │ │ - sbcseq r7, ip, r0, lsl fp │ │ │ │ - sbcseq r5, ip, ip, lsr #30 │ │ │ │ - ldrsbeq r7, [ip], #172 @ 0xac │ │ │ │ - ldrsheq r5, [ip], #232 @ 0xe8 │ │ │ │ - sbcseq r7, ip, r8, lsr #21 │ │ │ │ - ldr r0, [pc, #-828] @ 4637fc │ │ │ │ + sbcseq ip, fp, ip, asr #18 │ │ │ │ + smullseq sl, ip, ip, r9 │ │ │ │ + ldrheq r8, [ip], #216 @ 0xd8 │ │ │ │ + sbcseq sl, ip, r8, ror #18 │ │ │ │ + sbcseq r8, ip, r4, lsl #27 │ │ │ │ + sbcseq sl, ip, r4, lsr r9 │ │ │ │ + sbcseq r8, ip, r0, asr sp │ │ │ │ + sbcseq sl, ip, r0, lsl #18 │ │ │ │ + sbcseq r8, ip, ip, lsl sp │ │ │ │ + sbcseq sl, ip, ip, asr #17 │ │ │ │ + sbcseq r8, ip, r8, ror #25 │ │ │ │ + smullseq sl, ip, r8, r8 │ │ │ │ + ldrheq r8, [ip], #196 @ 0xc4 │ │ │ │ + sbcseq sl, ip, r4, ror #16 │ │ │ │ + sbcseq r8, ip, r0, lsl #25 │ │ │ │ + sbcseq sl, ip, r0, lsr r8 │ │ │ │ + sbcseq r8, ip, ip, asr #24 │ │ │ │ + ldrsheq sl, [ip], #124 @ 0x7c │ │ │ │ + sbcseq r8, ip, r8, lsl ip │ │ │ │ + sbcseq sl, ip, r8, asr #15 │ │ │ │ + sbcseq r8, ip, r4, ror #23 │ │ │ │ + smullseq sl, ip, r4, r7 │ │ │ │ + ldrheq r8, [ip], #176 @ 0xb0 │ │ │ │ + sbcseq sl, ip, r0, ror #14 │ │ │ │ + sbcseq r8, ip, ip, ror fp │ │ │ │ + sbcseq sl, ip, ip, lsr #14 │ │ │ │ + sbcseq r8, ip, r8, asr #22 │ │ │ │ + ldrsheq sl, [ip], #104 @ 0x68 │ │ │ │ + sbcseq r8, ip, r4, lsl fp │ │ │ │ + sbcseq sl, ip, r4, asr #13 │ │ │ │ + sbcseq r8, ip, r0, ror #21 │ │ │ │ + smullseq sl, ip, r0, r6 │ │ │ │ + sbcseq r8, ip, ip, lsr #21 │ │ │ │ + sbcseq sl, ip, ip, asr r6 │ │ │ │ + sbcseq r8, ip, r8, ror sl │ │ │ │ + sbcseq sl, ip, r8, lsr #12 │ │ │ │ + sbcseq r8, ip, r4, asr #20 │ │ │ │ + ldrsheq sl, [ip], #84 @ 0x54 │ │ │ │ + sbcseq r8, ip, r0, lsl sl │ │ │ │ + sbcseq sl, ip, r0, asr #11 │ │ │ │ + ldrsbeq r8, [ip], #156 @ 0x9c │ │ │ │ + sbcseq sl, ip, ip, lsl #11 │ │ │ │ + sbcseq r8, ip, r8, lsr #19 │ │ │ │ + sbcseq sl, ip, r8, asr r5 │ │ │ │ + sbcseq r8, ip, r4, ror r9 │ │ │ │ + sbcseq sl, ip, r4, lsr #10 │ │ │ │ + sbcseq r8, ip, r0, asr #18 │ │ │ │ + ldrsheq sl, [ip], #64 @ 0x40 │ │ │ │ + sbcseq r8, ip, ip, lsl #18 │ │ │ │ + ldrheq sl, [ip], #76 @ 0x4c │ │ │ │ + ldrsbeq r8, [ip], #136 @ 0x88 │ │ │ │ + sbcseq sl, ip, r8, lsl #9 │ │ │ │ + sbcseq r8, ip, r4, lsr #17 │ │ │ │ + sbcseq sl, ip, r4, asr r4 │ │ │ │ + sbcseq r8, ip, r0, ror r8 │ │ │ │ + sbcseq sl, ip, r0, lsr #8 │ │ │ │ + sbcseq r8, ip, ip, lsr r8 │ │ │ │ + sbcseq sl, ip, ip, ror #7 │ │ │ │ + sbcseq r8, ip, r8, lsl #16 │ │ │ │ + ldrheq sl, [ip], #56 @ 0x38 │ │ │ │ + ldrsbeq r8, [ip], #116 @ 0x74 │ │ │ │ + sbcseq sl, ip, r4, lsl #7 │ │ │ │ + sbcseq r8, ip, r0, lsr #15 │ │ │ │ + sbcseq sl, ip, r0, asr r3 │ │ │ │ + sbcseq r8, ip, ip, ror #14 │ │ │ │ + sbcseq sl, ip, ip, lsl r3 │ │ │ │ + sbcseq r8, ip, r8, lsr r7 │ │ │ │ + sbcseq sl, ip, r8, ror #5 │ │ │ │ + sbcseq r8, ip, r4, lsl #14 │ │ │ │ + ldrheq sl, [ip], #36 @ 0x24 │ │ │ │ + ldrsbeq r8, [ip], #96 @ 0x60 │ │ │ │ + sbcseq sl, ip, r0, lsl #5 │ │ │ │ + smullseq r8, ip, ip, r6 │ │ │ │ + sbcseq sl, ip, ip, asr #4 │ │ │ │ + sbcseq r8, ip, r8, ror #12 │ │ │ │ + sbcseq sl, ip, r8, lsl r2 │ │ │ │ + sbcseq r8, ip, r4, lsr r6 │ │ │ │ + sbcseq sl, ip, r4, ror #3 │ │ │ │ + sbcseq r8, ip, r0, lsl #12 │ │ │ │ + ldrheq sl, [ip], #16 │ │ │ │ + sbcseq r8, ip, ip, asr #11 │ │ │ │ + sbcseq sl, ip, ip, ror r1 │ │ │ │ + smullseq r8, ip, r8, r5 │ │ │ │ + sbcseq sl, ip, r8, asr #2 │ │ │ │ + sbcseq r8, ip, r4, ror #10 │ │ │ │ + sbcseq sl, ip, r4, lsl r1 │ │ │ │ + sbcseq r8, ip, r0, lsr r5 │ │ │ │ + sbcseq sl, ip, r0, ror #1 │ │ │ │ + ldrsheq r8, [ip], #76 @ 0x4c │ │ │ │ + sbcseq sl, ip, ip, lsr #1 │ │ │ │ + sbcseq r8, ip, r8, asr #9 │ │ │ │ + sbcseq sl, ip, r8, ror r0 │ │ │ │ + smullseq r8, ip, r4, r4 │ │ │ │ + sbcseq sl, ip, r4, asr #32 │ │ │ │ + sbcseq r8, ip, r0, ror #8 │ │ │ │ + sbcseq sl, ip, r0, lsl r0 │ │ │ │ + sbcseq r8, ip, ip, lsr #8 │ │ │ │ + ldrsbeq r9, [ip], #252 @ 0xfc │ │ │ │ + ldrsheq r8, [ip], #56 @ 0x38 │ │ │ │ + sbcseq r9, ip, r8, lsr #31 │ │ │ │ + sbcseq r8, ip, r4, asr #7 │ │ │ │ + sbcseq r9, ip, r4, ror pc │ │ │ │ + smullseq r8, ip, r0, r3 │ │ │ │ + sbcseq r9, ip, r0, asr #30 │ │ │ │ + sbcseq r8, ip, ip, asr r3 │ │ │ │ + sbcseq r9, ip, ip, lsl #30 │ │ │ │ + sbcseq r8, ip, r8, lsr #6 │ │ │ │ + ldrsbeq r9, [ip], #232 @ 0xe8 │ │ │ │ + ldrsheq r8, [ip], #36 @ 0x24 │ │ │ │ + sbcseq r9, ip, r4, lsr #29 │ │ │ │ + sbcseq r8, ip, r0, asr #5 │ │ │ │ + sbcseq r9, ip, r0, ror lr │ │ │ │ + sbcseq r8, ip, ip, lsl #5 │ │ │ │ + sbcseq r9, ip, ip, lsr lr │ │ │ │ + sbcseq r8, ip, r8, asr r2 │ │ │ │ + sbcseq r9, ip, r8, lsl #28 │ │ │ │ + sbcseq r8, ip, r4, lsr #4 │ │ │ │ + ldrsbeq r9, [ip], #212 @ 0xd4 │ │ │ │ + ldrsheq r8, [ip], #16 │ │ │ │ + sbcseq r9, ip, r0, lsr #27 │ │ │ │ + ldrheq r8, [ip], #28 │ │ │ │ + sbcseq r9, ip, ip, ror #26 │ │ │ │ + sbcseq r8, ip, r8, lsl #3 │ │ │ │ + sbcseq r9, ip, r8, lsr sp │ │ │ │ + sbcseq r8, ip, r4, asr r1 │ │ │ │ + sbcseq r9, ip, r4, lsl #26 │ │ │ │ + sbcseq r8, ip, r0, lsr #2 │ │ │ │ + ldrsbeq r9, [ip], #192 @ 0xc0 │ │ │ │ + sbcseq r8, ip, ip, ror #1 │ │ │ │ + smullseq r9, ip, ip, ip │ │ │ │ + ldrheq r8, [ip], #8 │ │ │ │ + sbcseq r9, ip, r8, ror #24 │ │ │ │ + sbcseq r8, ip, r4, lsl #1 │ │ │ │ + sbcseq r9, ip, r4, lsr ip │ │ │ │ + sbcseq r8, ip, r0, asr r0 │ │ │ │ + sbcseq r9, ip, r0, lsl #24 │ │ │ │ + sbcseq r8, ip, ip, lsl r0 │ │ │ │ + sbcseq r9, ip, ip, asr #23 │ │ │ │ + sbcseq r7, ip, r8, ror #31 │ │ │ │ + smullseq r9, ip, r8, fp │ │ │ │ + ldrheq r7, [ip], #244 @ 0xf4 │ │ │ │ + sbcseq r9, ip, r4, ror #22 │ │ │ │ + sbcseq r7, ip, r0, lsl #31 │ │ │ │ + sbcseq r9, ip, r0, lsr fp │ │ │ │ + sbcseq r7, ip, ip, asr #30 │ │ │ │ + ldrsheq r9, [ip], #172 @ 0xac │ │ │ │ + sbcseq r7, ip, r8, lsl pc │ │ │ │ + sbcseq r9, ip, r8, asr #21 │ │ │ │ + sbcseq r7, ip, r4, ror #29 │ │ │ │ + smullseq r9, ip, r4, sl │ │ │ │ + ldrheq r7, [ip], #224 @ 0xe0 │ │ │ │ + sbcseq r9, ip, r0, ror #20 │ │ │ │ + sbcseq r7, ip, ip, ror lr │ │ │ │ + sbcseq r9, ip, ip, lsr #20 │ │ │ │ + sbcseq r7, ip, r8, asr #28 │ │ │ │ + ldrsheq r9, [ip], #152 @ 0x98 │ │ │ │ + sbcseq r7, ip, r4, lsl lr │ │ │ │ + sbcseq r9, ip, r4, asr #19 │ │ │ │ + sbcseq r7, ip, r0, ror #27 │ │ │ │ + smullseq r9, ip, r0, r9 │ │ │ │ + sbcseq r7, ip, ip, lsr #27 │ │ │ │ + sbcseq r9, ip, ip, asr r9 │ │ │ │ + sbcseq r7, ip, r8, ror sp │ │ │ │ + sbcseq r9, ip, r8, lsr #18 │ │ │ │ + sbcseq r7, ip, r4, asr #26 │ │ │ │ + ldrsheq r9, [ip], #132 @ 0x84 │ │ │ │ + sbcseq r7, ip, r0, lsl sp │ │ │ │ + sbcseq r9, ip, r0, asr #17 │ │ │ │ + ldrsbeq r7, [ip], #204 @ 0xcc │ │ │ │ + sbcseq r9, ip, ip, lsl #17 │ │ │ │ + sbcseq r7, ip, r8, lsr #25 │ │ │ │ + sbcseq r9, ip, r8, asr r8 │ │ │ │ + sbcseq r7, ip, r4, ror ip │ │ │ │ + sbcseq r9, ip, r4, lsr #16 │ │ │ │ + sbcseq r7, ip, r0, asr #24 │ │ │ │ + ldrsheq r9, [ip], #112 @ 0x70 │ │ │ │ + sbcseq r7, ip, ip, lsl #24 │ │ │ │ + ldrheq r9, [ip], #124 @ 0x7c │ │ │ │ + ldrsbeq r7, [ip], #184 @ 0xb8 │ │ │ │ + sbcseq r9, ip, r8, lsl #15 │ │ │ │ + sbcseq r7, ip, r4, lsr #23 │ │ │ │ + sbcseq r9, ip, r4, asr r7 │ │ │ │ + sbcseq r7, ip, r0, ror fp │ │ │ │ + sbcseq r9, ip, r0, lsr #14 │ │ │ │ + sbcseq r7, ip, ip, lsr fp │ │ │ │ + sbcseq r9, ip, ip, ror #13 │ │ │ │ + sbcseq r7, ip, r8, lsl #22 │ │ │ │ + ldrheq r9, [ip], #104 @ 0x68 │ │ │ │ + ldrsbeq r7, [ip], #164 @ 0xa4 │ │ │ │ + sbcseq r9, ip, r4, lsl #13 │ │ │ │ + sbcseq r7, ip, r0, lsr #21 │ │ │ │ + sbcseq r9, ip, r0, asr r6 │ │ │ │ + sbcseq r7, ip, ip, ror #20 │ │ │ │ + sbcseq r9, ip, ip, lsl r6 │ │ │ │ + sbcseq r7, ip, r8, lsr sl │ │ │ │ + sbcseq r9, ip, r8, ror #11 │ │ │ │ + sbcseq r7, ip, r4, lsl #20 │ │ │ │ + sbcseq r8, ip, r8, asr pc │ │ │ │ + sbcseq r7, ip, r4, ror r3 │ │ │ │ + sbcseq r8, ip, r4, lsr #30 │ │ │ │ + sbcseq r7, ip, r0, asr #6 │ │ │ │ + ldrsheq r8, [ip], #224 @ 0xe0 │ │ │ │ + sbcseq r7, ip, ip, lsl #6 │ │ │ │ + ldrheq r8, [ip], #236 @ 0xec │ │ │ │ + ldrsbeq r7, [ip], #40 @ 0x28 │ │ │ │ + sbcseq r8, ip, r8, lsl #29 │ │ │ │ + sbcseq r7, ip, r4, lsr #5 │ │ │ │ + sbcseq r8, ip, r4, asr lr │ │ │ │ + sbcseq r7, ip, r0, ror r2 │ │ │ │ + sbcseq r8, ip, r0, lsr #28 │ │ │ │ + sbcseq r7, ip, ip, lsr r2 │ │ │ │ + sbcseq r8, ip, ip, ror #27 │ │ │ │ + sbcseq r7, ip, r8, lsl #4 │ │ │ │ + ldrheq r8, [ip], #216 @ 0xd8 │ │ │ │ + ldrsbeq r7, [ip], #20 │ │ │ │ + sbcseq r8, ip, r4, lsl #27 │ │ │ │ + sbcseq r7, ip, r0, lsr #3 │ │ │ │ + sbcseq r8, ip, r0, asr sp │ │ │ │ + sbcseq r7, ip, ip, ror #2 │ │ │ │ + sbcseq r8, ip, ip, lsl sp │ │ │ │ + sbcseq r7, ip, r8, lsr r1 │ │ │ │ + sbcseq r8, ip, r8, ror #25 │ │ │ │ + sbcseq r7, ip, r4, lsl #2 │ │ │ │ + ldrheq r8, [ip], #196 @ 0xc4 │ │ │ │ + ldrsbeq r7, [ip], #0 │ │ │ │ + sbcseq r8, ip, r0, lsl #25 │ │ │ │ + smullseq r7, ip, ip, r0 │ │ │ │ + sbcseq r8, ip, ip, asr #24 │ │ │ │ + sbcseq r7, ip, r8, rrx │ │ │ │ + sbcseq r8, ip, r8, lsl ip │ │ │ │ + sbcseq r7, ip, r4, lsr r0 │ │ │ │ + sbcseq r8, ip, r4, ror #23 │ │ │ │ + sbcseq r7, ip, r0 │ │ │ │ + ldrheq r8, [ip], #176 @ 0xb0 │ │ │ │ + sbcseq r6, ip, ip, asr #31 │ │ │ │ + sbcseq r8, ip, ip, ror fp │ │ │ │ + smullseq r6, ip, r8, pc @ │ │ │ │ + sbcseq r8, ip, r8, asr #22 │ │ │ │ + sbcseq r6, ip, r4, ror #30 │ │ │ │ + sbcseq r8, ip, r4, lsl fp │ │ │ │ + sbcseq r6, ip, r0, lsr pc │ │ │ │ + sbcseq r8, ip, r0, ror #21 │ │ │ │ + ldrsheq r6, [ip], #236 @ 0xec │ │ │ │ + sbcseq r8, ip, ip, lsr #21 │ │ │ │ + sbcseq r6, ip, r8, asr #29 │ │ │ │ + sbcseq r8, ip, r8, ror sl │ │ │ │ + smullseq r6, ip, r4, lr │ │ │ │ + sbcseq r8, ip, r4, asr #20 │ │ │ │ + sbcseq r6, ip, r0, ror #28 │ │ │ │ + sbcseq r8, ip, r0, lsl sl │ │ │ │ + sbcseq r6, ip, ip, lsr #28 │ │ │ │ + ldrsbeq r8, [ip], #156 @ 0x9c │ │ │ │ + ldrsheq r6, [ip], #216 @ 0xd8 │ │ │ │ + sbcseq r8, ip, r8, lsr #19 │ │ │ │ + sbcseq r6, ip, r4, asr #27 │ │ │ │ + sbcseq r8, ip, r4, ror r9 │ │ │ │ + smullseq r6, ip, r0, sp │ │ │ │ + sbcseq r8, ip, r0, asr #18 │ │ │ │ + sbcseq r6, ip, ip, asr sp │ │ │ │ + sbcseq r8, ip, ip, lsl #18 │ │ │ │ + sbcseq r6, ip, r8, lsr #26 │ │ │ │ + ldrsbeq r8, [ip], #136 @ 0x88 │ │ │ │ + ldrsheq r6, [ip], #196 @ 0xc4 │ │ │ │ + sbcseq r8, ip, r4, lsr #17 │ │ │ │ + sbcseq r6, ip, r0, asr #25 │ │ │ │ + sbcseq r8, ip, r0, ror r8 │ │ │ │ + sbcseq r6, ip, ip, lsl #25 │ │ │ │ + sbcseq r8, ip, ip, lsr r8 │ │ │ │ + sbcseq r6, ip, r8, asr ip │ │ │ │ + sbcseq r8, ip, r8, lsl #16 │ │ │ │ + sbcseq r6, ip, r4, lsr #24 │ │ │ │ + ldrsbeq r8, [ip], #116 @ 0x74 │ │ │ │ + ldrsheq r6, [ip], #176 @ 0xb0 │ │ │ │ + sbcseq r8, ip, r0, lsr #15 │ │ │ │ + ldrheq r6, [ip], #188 @ 0xbc │ │ │ │ + sbcseq r8, ip, ip, ror #14 │ │ │ │ + sbcseq r6, ip, r8, lsl #23 │ │ │ │ + sbcseq r8, ip, r8, lsr r7 │ │ │ │ + sbcseq r6, ip, r4, asr fp │ │ │ │ + sbcseq r8, ip, r4, lsl #14 │ │ │ │ + sbcseq r6, ip, r0, lsr #22 │ │ │ │ + ldrsbeq r8, [ip], #96 @ 0x60 │ │ │ │ + sbcseq r6, ip, ip, ror #21 │ │ │ │ + smullseq r8, ip, ip, r6 │ │ │ │ + ldrheq r6, [ip], #168 @ 0xa8 │ │ │ │ + sbcseq r8, ip, r8, ror #12 │ │ │ │ + sbcseq r6, ip, r4, lsl #21 │ │ │ │ + sbcseq r8, ip, r4, lsr r6 │ │ │ │ + sbcseq r6, ip, r0, asr sl │ │ │ │ + sbcseq r8, ip, r0, lsl #12 │ │ │ │ + sbcseq r6, ip, ip, lsl sl │ │ │ │ + sbcseq r8, ip, ip, asr #11 │ │ │ │ + sbcseq r6, ip, r8, ror #19 │ │ │ │ + smullseq r8, ip, r8, r5 │ │ │ │ + ldrheq r6, [ip], #148 @ 0x94 │ │ │ │ + sbcseq r8, ip, r4, ror #10 │ │ │ │ + sbcseq r6, ip, r0, lsl #19 │ │ │ │ + sbcseq r8, ip, r0, lsr r5 │ │ │ │ + sbcseq r6, ip, ip, asr #18 │ │ │ │ + ldrsheq r8, [ip], #76 @ 0x4c │ │ │ │ + sbcseq r6, ip, r8, lsl r9 │ │ │ │ + sbcseq r8, ip, r8, asr #9 │ │ │ │ + sbcseq r6, ip, r4, ror #17 │ │ │ │ + smullseq r8, ip, r4, r4 │ │ │ │ + ldrheq r6, [ip], #128 @ 0x80 │ │ │ │ + sbcseq r8, ip, r0, ror #8 │ │ │ │ + sbcseq r6, ip, ip, ror r8 │ │ │ │ + sbcseq r8, ip, ip, lsr #8 │ │ │ │ + sbcseq r6, ip, r8, asr #16 │ │ │ │ + ldrsheq r8, [ip], #56 @ 0x38 │ │ │ │ + sbcseq r6, ip, r4, lsl r8 │ │ │ │ + sbcseq r8, ip, r4, asr #7 │ │ │ │ + sbcseq r6, ip, r0, ror #15 │ │ │ │ + smullseq r8, ip, r0, r3 │ │ │ │ + sbcseq r6, ip, ip, lsr #15 │ │ │ │ + sbcseq r8, ip, ip, asr r3 │ │ │ │ + sbcseq r6, ip, r8, ror r7 │ │ │ │ + sbcseq r8, ip, r8, lsr #6 │ │ │ │ + sbcseq r6, ip, r4, asr #14 │ │ │ │ + ldrsheq r8, [ip], #36 @ 0x24 │ │ │ │ + sbcseq r6, ip, r0, lsl r7 │ │ │ │ + sbcseq r8, ip, r0, asr #5 │ │ │ │ + ldrsbeq r6, [ip], #108 @ 0x6c │ │ │ │ + sbcseq r8, ip, ip, lsl #5 │ │ │ │ + sbcseq r6, ip, r8, lsr #13 │ │ │ │ + sbcseq r8, ip, r8, asr r2 │ │ │ │ + sbcseq r6, ip, r4, ror r6 │ │ │ │ + sbcseq r8, ip, r4, lsr #4 │ │ │ │ + sbcseq r6, ip, r0, asr #12 │ │ │ │ + ldrsheq r8, [ip], #16 │ │ │ │ + sbcseq r6, ip, ip, lsl #12 │ │ │ │ + ldrheq r8, [ip], #28 │ │ │ │ + ldrsbeq r6, [ip], #88 @ 0x58 │ │ │ │ + sbcseq r8, ip, r8, lsl #3 │ │ │ │ + sbcseq r6, ip, r4, lsr #11 │ │ │ │ + sbcseq r8, ip, r4, asr r1 │ │ │ │ + sbcseq r6, ip, r0, ror r5 │ │ │ │ + sbcseq r8, ip, r0, lsr #2 │ │ │ │ + sbcseq r6, ip, ip, lsr r5 │ │ │ │ + sbcseq r8, ip, ip, ror #1 │ │ │ │ + sbcseq r6, ip, r8, lsl #10 │ │ │ │ + ldrheq r8, [ip], #8 │ │ │ │ + ldrsbeq r6, [ip], #68 @ 0x44 │ │ │ │ + sbcseq r8, ip, r4, lsl #1 │ │ │ │ + sbcseq r6, ip, r0, lsr #9 │ │ │ │ + sbcseq r8, ip, r0, asr r0 │ │ │ │ + sbcseq r6, ip, ip, ror #8 │ │ │ │ + sbcseq r8, ip, ip, lsl r0 │ │ │ │ + sbcseq r6, ip, r8, lsr r4 │ │ │ │ + sbcseq r7, ip, r8, ror #31 │ │ │ │ + sbcseq r6, ip, r4, lsl #8 │ │ │ │ + ldrheq r7, [ip], #244 @ 0xf4 │ │ │ │ + ldrsbeq r6, [ip], #48 @ 0x30 │ │ │ │ + sbcseq r7, ip, r0, lsl #31 │ │ │ │ + smullseq r6, ip, ip, r3 │ │ │ │ + sbcseq r7, ip, ip, asr #30 │ │ │ │ + sbcseq r6, ip, r8, ror #6 │ │ │ │ + sbcseq r7, ip, r8, lsl pc │ │ │ │ + sbcseq r6, ip, r4, lsr r3 │ │ │ │ + sbcseq r7, ip, r4, ror #29 │ │ │ │ + sbcseq r6, ip, r0, lsl #6 │ │ │ │ + ldrheq r7, [ip], #224 @ 0xe0 │ │ │ │ + sbcseq r6, ip, ip, asr #5 │ │ │ │ + sbcseq r7, ip, ip, ror lr │ │ │ │ + smullseq r6, ip, r8, r2 │ │ │ │ + sbcseq r7, ip, r8, asr #28 │ │ │ │ + sbcseq r6, ip, r4, ror #4 │ │ │ │ + sbcseq r7, ip, r4, lsl lr │ │ │ │ + sbcseq r6, ip, r0, lsr r2 │ │ │ │ + sbcseq r7, ip, r0, ror #27 │ │ │ │ + ldrsheq r6, [ip], #28 │ │ │ │ + sbcseq r7, ip, ip, lsr #27 │ │ │ │ + sbcseq r6, ip, r8, asr #3 │ │ │ │ + sbcseq r7, ip, r8, ror sp │ │ │ │ + smullseq r6, ip, r4, r1 │ │ │ │ + sbcseq r7, ip, r4, asr #26 │ │ │ │ + sbcseq r6, ip, r0, ror #2 │ │ │ │ + sbcseq r7, ip, r0, lsl sp │ │ │ │ + sbcseq r6, ip, ip, lsr #2 │ │ │ │ + ldrsbeq r7, [ip], #204 @ 0xcc │ │ │ │ + ldrsheq r6, [ip], #8 │ │ │ │ + sbcseq r7, ip, r8, lsr #25 │ │ │ │ + sbcseq r6, ip, r4, asr #1 │ │ │ │ + sbcseq r7, ip, r4, ror ip │ │ │ │ + smullseq r6, ip, r0, r0 │ │ │ │ + sbcseq r7, ip, r0, asr #24 │ │ │ │ + sbcseq r6, ip, ip, asr r0 │ │ │ │ + sbcseq r7, ip, ip, lsl #24 │ │ │ │ + sbcseq r6, ip, r8, lsr #32 │ │ │ │ + ldrsbeq r7, [ip], #184 @ 0xb8 │ │ │ │ + ldrsheq r5, [ip], #244 @ 0xf4 │ │ │ │ + sbcseq r7, ip, r4, lsr #23 │ │ │ │ + sbcseq r5, ip, r0, asr #31 │ │ │ │ + sbcseq r7, ip, r0, ror fp │ │ │ │ + sbcseq r5, ip, ip, lsl #31 │ │ │ │ + sbcseq r7, ip, ip, lsr fp │ │ │ │ + sbcseq r5, ip, r8, asr pc │ │ │ │ + sbcseq r7, ip, r8, lsl #22 │ │ │ │ + sbcseq r5, ip, r4, lsr #30 │ │ │ │ + ldrsbeq r7, [ip], #164 @ 0xa4 │ │ │ │ + ldrsheq r5, [ip], #224 @ 0xe0 │ │ │ │ + sbcseq r7, ip, r0, lsr #21 │ │ │ │ + ldr r0, [pc, #-828] @ 463814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 463800 │ │ │ │ + ldr r0, [pc, #-836] @ 463818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 463804 │ │ │ │ + ldr r0, [pc, #-844] @ 46381c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 463808 │ │ │ │ + ldr r0, [pc, #-852] @ 463820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 46380c │ │ │ │ + ldr r0, [pc, #-860] @ 463824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 463810 │ │ │ │ + ldr r0, [pc, #-868] @ 463828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 463814 │ │ │ │ + ldr r0, [pc, #-876] @ 46382c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 463818 │ │ │ │ + ldr r0, [pc, #-884] @ 463830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 46381c │ │ │ │ + ldr r0, [pc, #-892] @ 463834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 463820 │ │ │ │ + ldr r0, [pc, #-900] @ 463838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 463824 │ │ │ │ + ldr r0, [pc, #-908] @ 46383c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 463828 │ │ │ │ + ldr r0, [pc, #-916] @ 463840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 46382c │ │ │ │ + ldr r0, [pc, #-924] @ 463844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 463830 │ │ │ │ + ldr r0, [pc, #-932] @ 463848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 463834 │ │ │ │ + ldr r0, [pc, #-940] @ 46384c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 463838 │ │ │ │ + ldr r0, [pc, #-948] @ 463850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 46383c │ │ │ │ + ldr r0, [pc, #-956] @ 463854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 463840 │ │ │ │ + ldr r0, [pc, #-964] @ 463858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 463844 │ │ │ │ + ldr r0, [pc, #-972] @ 46385c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 463848 │ │ │ │ + ldr r0, [pc, #-980] @ 463860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 46384c │ │ │ │ + ldr r0, [pc, #-988] @ 463864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 463850 │ │ │ │ + ldr r0, [pc, #-996] @ 463868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 463854 │ │ │ │ + ldr r0, [pc, #-1004] @ 46386c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 463858 │ │ │ │ + ldr r0, [pc, #-1012] @ 463870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 46385c │ │ │ │ + ldr r0, [pc, #-1020] @ 463874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 463860 │ │ │ │ + ldr r0, [pc, #-1028] @ 463878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 463864 │ │ │ │ + ldr r0, [pc, #-1036] @ 46387c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 463868 │ │ │ │ + ldr r0, [pc, #-1044] @ 463880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 46386c │ │ │ │ + ldr r0, [pc, #-1052] @ 463884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 463870 │ │ │ │ + ldr r0, [pc, #-1060] @ 463888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 463874 │ │ │ │ + ldr r0, [pc, #-1068] @ 46388c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 463878 │ │ │ │ + ldr r0, [pc, #-1076] @ 463890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 46387c │ │ │ │ + ldr r0, [pc, #-1084] @ 463894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 463880 │ │ │ │ + ldr r0, [pc, #-1092] @ 463898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 463884 │ │ │ │ + ldr r0, [pc, #-1100] @ 46389c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 463888 │ │ │ │ + ldr r0, [pc, #-1108] @ 4638a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 46388c │ │ │ │ + ldr r0, [pc, #-1116] @ 4638a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 463890 │ │ │ │ + ldr r0, [pc, #-1124] @ 4638a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 463894 │ │ │ │ + ldr r0, [pc, #-1132] @ 4638ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 463898 │ │ │ │ + ldr r0, [pc, #-1140] @ 4638b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 46389c │ │ │ │ + ldr r0, [pc, #-1148] @ 4638b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 4638a0 │ │ │ │ + ldr r0, [pc, #-1156] @ 4638b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 4638a4 │ │ │ │ + ldr r0, [pc, #-1164] @ 4638bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 4638a8 │ │ │ │ + ldr r0, [pc, #-1172] @ 4638c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 4638ac │ │ │ │ + ldr r0, [pc, #-1180] @ 4638c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 4638b0 │ │ │ │ + ldr r0, [pc, #-1188] @ 4638c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 4638b4 │ │ │ │ + ldr r0, [pc, #-1196] @ 4638cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 4638b8 │ │ │ │ + ldr r0, [pc, #-1204] @ 4638d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 4638bc │ │ │ │ + ldr r0, [pc, #-1212] @ 4638d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 4638c0 │ │ │ │ + ldr r0, [pc, #-1220] @ 4638d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 4638c4 │ │ │ │ + ldr r0, [pc, #-1228] @ 4638dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 4638c8 │ │ │ │ + ldr r0, [pc, #-1236] @ 4638e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 4638cc │ │ │ │ + ldr r0, [pc, #-1244] @ 4638e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 4638d0 │ │ │ │ + ldr r0, [pc, #-1252] @ 4638e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 4638d4 │ │ │ │ + ldr r0, [pc, #-1260] @ 4638ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 4638d8 │ │ │ │ + ldr r0, [pc, #-1268] @ 4638f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 4638dc │ │ │ │ + ldr r0, [pc, #-1276] @ 4638f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 4638e0 │ │ │ │ + ldr r0, [pc, #-1284] @ 4638f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 4638e4 │ │ │ │ + ldr r0, [pc, #-1292] @ 4638fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 4638e8 │ │ │ │ + ldr r0, [pc, #-1300] @ 463900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 4638ec │ │ │ │ + ldr r0, [pc, #-1308] @ 463904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 4638f0 │ │ │ │ + ldr r0, [pc, #-1316] @ 463908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 4638f4 │ │ │ │ + ldr r0, [pc, #-1324] @ 46390c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 4638f8 │ │ │ │ + ldr r0, [pc, #-1332] @ 463910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 4638fc │ │ │ │ + ldr r0, [pc, #-1340] @ 463914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 463900 │ │ │ │ + ldr r0, [pc, #-1348] @ 463918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 463904 │ │ │ │ + ldr r0, [pc, #-1356] @ 46391c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 463908 │ │ │ │ + ldr r0, [pc, #-1364] @ 463920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 46390c │ │ │ │ + ldr r0, [pc, #-1372] @ 463924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 463910 │ │ │ │ + ldr r0, [pc, #-1380] @ 463928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 463914 │ │ │ │ + ldr r0, [pc, #-1388] @ 46392c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 463918 │ │ │ │ + ldr r0, [pc, #-1396] @ 463930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 46391c │ │ │ │ + ldr r0, [pc, #-1404] @ 463934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 463920 │ │ │ │ + ldr r0, [pc, #-1412] @ 463938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 463924 │ │ │ │ + ldr r0, [pc, #-1420] @ 46393c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 463928 │ │ │ │ + ldr r0, [pc, #-1428] @ 463940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 46392c │ │ │ │ + ldr r0, [pc, #-1436] @ 463944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 463930 │ │ │ │ + ldr r0, [pc, #-1444] @ 463948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 463934 │ │ │ │ + ldr r0, [pc, #-1452] @ 46394c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 463938 │ │ │ │ + ldr r0, [pc, #-1460] @ 463950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 46393c │ │ │ │ + ldr r0, [pc, #-1468] @ 463954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 463940 │ │ │ │ + ldr r0, [pc, #-1476] @ 463958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 463944 │ │ │ │ + ldr r0, [pc, #-1484] @ 46395c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 463948 │ │ │ │ + ldr r0, [pc, #-1492] @ 463960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 46394c │ │ │ │ + ldr r0, [pc, #-1500] @ 463964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 463950 │ │ │ │ + ldr r0, [pc, #-1508] @ 463968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 463954 │ │ │ │ + ldr r0, [pc, #-1516] @ 46396c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 463958 │ │ │ │ + ldr r0, [pc, #-1524] @ 463970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 46395c │ │ │ │ + ldr r0, [pc, #-1532] @ 463974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 463960 │ │ │ │ + ldr r0, [pc, #-1540] @ 463978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 463964 │ │ │ │ + ldr r0, [pc, #-1548] @ 46397c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 463968 │ │ │ │ + ldr r0, [pc, #-1556] @ 463980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 46396c │ │ │ │ + ldr r0, [pc, #-1564] @ 463984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 463970 │ │ │ │ + ldr r0, [pc, #-1572] @ 463988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 463974 │ │ │ │ + ldr r0, [pc, #-1580] @ 46398c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 463978 │ │ │ │ + ldr r0, [pc, #-1588] @ 463990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 46397c │ │ │ │ + ldr r0, [pc, #-1596] @ 463994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 463980 │ │ │ │ + ldr r0, [pc, #-1604] @ 463998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 463984 │ │ │ │ + ldr r0, [pc, #-1612] @ 46399c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 463988 │ │ │ │ + ldr r0, [pc, #-1620] @ 4639a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 46398c │ │ │ │ + ldr r0, [pc, #-1628] @ 4639a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 463990 │ │ │ │ + ldr r0, [pc, #-1636] @ 4639a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 463994 │ │ │ │ + ldr r0, [pc, #-1644] @ 4639ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 463998 │ │ │ │ + ldr r0, [pc, #-1652] @ 4639b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 46399c │ │ │ │ + ldr r0, [pc, #-1660] @ 4639b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 4639a0 │ │ │ │ + ldr r0, [pc, #-1668] @ 4639b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 4639a4 │ │ │ │ + ldr r0, [pc, #-1676] @ 4639bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 4639a8 │ │ │ │ + ldr r0, [pc, #-1684] @ 4639c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 4639ac │ │ │ │ + ldr r0, [pc, #-1692] @ 4639c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 4639b0 │ │ │ │ + ldr r0, [pc, #-1700] @ 4639c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 4639b4 │ │ │ │ + ldr r0, [pc, #-1708] @ 4639cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 4639b8 │ │ │ │ + ldr r0, [pc, #-1716] @ 4639d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 4639bc │ │ │ │ + ldr r0, [pc, #-1724] @ 4639d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 4639c0 │ │ │ │ + ldr r0, [pc, #-1732] @ 4639d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 4639c4 │ │ │ │ + ldr r0, [pc, #-1740] @ 4639dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 4639c8 │ │ │ │ + ldr r0, [pc, #-1748] @ 4639e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 4639cc │ │ │ │ + ldr r0, [pc, #-1756] @ 4639e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 4639d0 │ │ │ │ + ldr r0, [pc, #-1764] @ 4639e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 4639d4 │ │ │ │ + ldr r0, [pc, #-1772] @ 4639ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 4639d8 │ │ │ │ + ldr r0, [pc, #-1780] @ 4639f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 4639dc │ │ │ │ + ldr r0, [pc, #-1788] @ 4639f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 4639e0 │ │ │ │ + ldr r0, [pc, #-1796] @ 4639f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 4639e4 │ │ │ │ + ldr r0, [pc, #-1804] @ 4639fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 4639e8 │ │ │ │ + ldr r0, [pc, #-1812] @ 463a00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 4639ec │ │ │ │ + ldr r0, [pc, #-1820] @ 463a04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 4639f0 │ │ │ │ + ldr r0, [pc, #-1828] @ 463a08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 4639f4 │ │ │ │ + ldr r0, [pc, #-1836] @ 463a0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 4639f8 │ │ │ │ + ldr r0, [pc, #-1844] @ 463a10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 4639fc │ │ │ │ + ldr r0, [pc, #-1852] @ 463a14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 463a00 │ │ │ │ + ldr r0, [pc, #-1860] @ 463a18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 463a04 │ │ │ │ + ldr r0, [pc, #-1868] @ 463a1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 463a08 │ │ │ │ + ldr r0, [pc, #-1876] @ 463a20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 463a0c │ │ │ │ + ldr r0, [pc, #-1884] @ 463a24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 463a10 │ │ │ │ + ldr r0, [pc, #-1892] @ 463a28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 463a14 │ │ │ │ + ldr r0, [pc, #-1900] @ 463a2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 463a18 │ │ │ │ + ldr r0, [pc, #-1908] @ 463a30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 463a1c │ │ │ │ + ldr r0, [pc, #-1916] @ 463a34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 463a20 │ │ │ │ + ldr r0, [pc, #-1924] @ 463a38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 463a24 │ │ │ │ + ldr r0, [pc, #-1932] @ 463a3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 463a28 │ │ │ │ + ldr r0, [pc, #-1940] @ 463a40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 463a2c │ │ │ │ + ldr r0, [pc, #-1948] @ 463a44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 463a30 │ │ │ │ + ldr r0, [pc, #-1956] @ 463a48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 463a34 │ │ │ │ + ldr r0, [pc, #-1964] @ 463a4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 463a38 │ │ │ │ + ldr r0, [pc, #-1972] @ 463a50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 463a3c │ │ │ │ + ldr r0, [pc, #-1980] @ 463a54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 463a40 │ │ │ │ + ldr r0, [pc, #-1988] @ 463a58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 463a44 │ │ │ │ + ldr r0, [pc, #-1996] @ 463a5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 463a48 │ │ │ │ + ldr r0, [pc, #-2004] @ 463a60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 463a4c │ │ │ │ + ldr r0, [pc, #-2012] @ 463a64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 463a50 │ │ │ │ + ldr r0, [pc, #-2020] @ 463a68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 463a54 │ │ │ │ + ldr r0, [pc, #-2028] @ 463a6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 463a58 │ │ │ │ + ldr r0, [pc, #-2036] @ 463a70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 463a5c │ │ │ │ + ldr r0, [pc, #-2044] @ 463a74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 463a60 │ │ │ │ + ldr r0, [pc, #-2052] @ 463a78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 463a64 │ │ │ │ + ldr r0, [pc, #-2060] @ 463a7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 463a68 │ │ │ │ + ldr r0, [pc, #-2068] @ 463a80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 463a6c │ │ │ │ + ldr r0, [pc, #-2076] @ 463a84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 463a70 │ │ │ │ + ldr r0, [pc, #-2084] @ 463a88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 463a74 │ │ │ │ + ldr r0, [pc, #-2092] @ 463a8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 463a78 │ │ │ │ + ldr r0, [pc, #-2100] @ 463a90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 463a7c │ │ │ │ + ldr r0, [pc, #-2108] @ 463a94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 463a80 │ │ │ │ + ldr r0, [pc, #-2116] @ 463a98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 463a84 │ │ │ │ + ldr r0, [pc, #-2124] @ 463a9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 463a88 │ │ │ │ + ldr r0, [pc, #-2132] @ 463aa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 463a8c │ │ │ │ + ldr r0, [pc, #-2140] @ 463aa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 463a90 │ │ │ │ + ldr r0, [pc, #-2148] @ 463aa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 463a94 │ │ │ │ + ldr r0, [pc, #-2156] @ 463aac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 463a98 │ │ │ │ + ldr r0, [pc, #-2164] @ 463ab0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 463a9c │ │ │ │ + ldr r0, [pc, #-2172] @ 463ab4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 463aa0 │ │ │ │ + ldr r0, [pc, #-2180] @ 463ab8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 463aa4 │ │ │ │ + ldr r0, [pc, #-2188] @ 463abc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 463aa8 │ │ │ │ + ldr r0, [pc, #-2196] @ 463ac0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 463aac │ │ │ │ + ldr r0, [pc, #-2204] @ 463ac4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 463ab0 │ │ │ │ + ldr r0, [pc, #-2212] @ 463ac8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 463ab4 │ │ │ │ + ldr r0, [pc, #-2220] @ 463acc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 463ab8 │ │ │ │ + ldr r0, [pc, #-2228] @ 463ad0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 463abc │ │ │ │ + ldr r0, [pc, #-2236] @ 463ad4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 463ac0 │ │ │ │ + ldr r0, [pc, #-2244] @ 463ad8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 463ac4 │ │ │ │ + ldr r0, [pc, #-2252] @ 463adc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 463ac8 │ │ │ │ + ldr r0, [pc, #-2260] @ 463ae0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 463acc │ │ │ │ + ldr r0, [pc, #-2268] @ 463ae4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 463ad0 │ │ │ │ + ldr r0, [pc, #-2276] @ 463ae8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 463ad4 │ │ │ │ + ldr r0, [pc, #-2284] @ 463aec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 463ad8 │ │ │ │ + ldr r0, [pc, #-2292] @ 463af0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 463adc │ │ │ │ + ldr r0, [pc, #-2300] @ 463af4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 463ae0 │ │ │ │ + ldr r0, [pc, #-2308] @ 463af8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 463ae4 │ │ │ │ + ldr r0, [pc, #-2316] @ 463afc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 463ae8 │ │ │ │ + ldr r0, [pc, #-2324] @ 463b00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 463aec │ │ │ │ + ldr r0, [pc, #-2332] @ 463b04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 463af0 │ │ │ │ + ldr r0, [pc, #-2340] @ 463b08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 463af4 │ │ │ │ + ldr r0, [pc, #-2348] @ 463b0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 463af8 │ │ │ │ + ldr r0, [pc, #-2356] @ 463b10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 463afc │ │ │ │ + ldr r0, [pc, #-2364] @ 463b14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 463b00 │ │ │ │ + ldr r0, [pc, #-2372] @ 463b18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 463b04 │ │ │ │ + ldr r0, [pc, #-2380] @ 463b1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 463b08 │ │ │ │ + ldr r0, [pc, #-2388] @ 463b20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 463b0c │ │ │ │ + ldr r0, [pc, #-2396] @ 463b24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 463b10 │ │ │ │ + ldr r0, [pc, #-2404] @ 463b28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 463b14 │ │ │ │ + ldr r0, [pc, #-2412] @ 463b2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 463b18 │ │ │ │ + ldr r0, [pc, #-2420] @ 463b30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 463b1c │ │ │ │ + ldr r0, [pc, #-2428] @ 463b34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 463b20 │ │ │ │ + ldr r0, [pc, #-2436] @ 463b38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 463b24 │ │ │ │ + ldr r0, [pc, #-2444] @ 463b3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 463b28 │ │ │ │ + ldr r0, [pc, #-2452] @ 463b40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 463b2c │ │ │ │ + ldr r0, [pc, #-2460] @ 463b44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 464e5c │ │ │ │ + ldr r0, [pc, #2440] @ 464e74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 464e60 │ │ │ │ + ldr r0, [pc, #2432] @ 464e78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 464e64 │ │ │ │ + ldr r0, [pc, #2424] @ 464e7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 464e68 │ │ │ │ + ldr r0, [pc, #2416] @ 464e80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 464e6c │ │ │ │ + ldr r0, [pc, #2408] @ 464e84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 464e70 │ │ │ │ + ldr r0, [pc, #2400] @ 464e88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 464e74 │ │ │ │ + ldr r0, [pc, #2392] @ 464e8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 464e78 │ │ │ │ + ldr r0, [pc, #2384] @ 464e90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 464e7c │ │ │ │ + ldr r0, [pc, #2376] @ 464e94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 464e80 │ │ │ │ + ldr r0, [pc, #2368] @ 464e98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 464e84 │ │ │ │ + ldr r0, [pc, #2360] @ 464e9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 464e88 │ │ │ │ + ldr r0, [pc, #2352] @ 464ea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 464e8c │ │ │ │ + ldr r0, [pc, #2344] @ 464ea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 464e90 │ │ │ │ + ldr r0, [pc, #2336] @ 464ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 464e94 │ │ │ │ + ldr r0, [pc, #2328] @ 464eac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 464e98 │ │ │ │ + ldr r0, [pc, #2320] @ 464eb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 464e9c │ │ │ │ + ldr r0, [pc, #2312] @ 464eb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 464ea0 │ │ │ │ + ldr r0, [pc, #2304] @ 464eb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 464ea4 │ │ │ │ + ldr r0, [pc, #2296] @ 464ebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 464ea8 │ │ │ │ + ldr r0, [pc, #2288] @ 464ec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 464eac │ │ │ │ + ldr r0, [pc, #2280] @ 464ec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 464eb0 │ │ │ │ + ldr r0, [pc, #2272] @ 464ec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 464eb4 │ │ │ │ + ldr r0, [pc, #2264] @ 464ecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 464eb8 │ │ │ │ + ldr r0, [pc, #2256] @ 464ed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 464ebc │ │ │ │ + ldr r0, [pc, #2248] @ 464ed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 464ec0 │ │ │ │ + ldr r0, [pc, #2240] @ 464ed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 464ec4 │ │ │ │ + ldr r0, [pc, #2232] @ 464edc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 464ec8 │ │ │ │ + ldr r0, [pc, #2224] @ 464ee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 464ecc │ │ │ │ + ldr r0, [pc, #2216] @ 464ee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 464ed0 │ │ │ │ + ldr r0, [pc, #2208] @ 464ee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 464ed4 │ │ │ │ + ldr r0, [pc, #2200] @ 464eec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 464ed8 │ │ │ │ + ldr r0, [pc, #2192] @ 464ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 464edc │ │ │ │ + ldr r0, [pc, #2184] @ 464ef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 464ee0 │ │ │ │ + ldr r0, [pc, #2176] @ 464ef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 464ee4 │ │ │ │ + ldr r0, [pc, #2168] @ 464efc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 464ee8 │ │ │ │ + ldr r0, [pc, #2160] @ 464f00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 464eec │ │ │ │ + ldr r0, [pc, #2152] @ 464f04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 464ef0 │ │ │ │ + ldr r0, [pc, #2144] @ 464f08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 464ef4 │ │ │ │ + ldr r0, [pc, #2136] @ 464f0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 464ef8 │ │ │ │ + ldr r0, [pc, #2128] @ 464f10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 464efc │ │ │ │ + ldr r0, [pc, #2120] @ 464f14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 464f00 │ │ │ │ + ldr r0, [pc, #2112] @ 464f18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 464f04 │ │ │ │ + ldr r0, [pc, #2104] @ 464f1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 464f08 │ │ │ │ + ldr r0, [pc, #2096] @ 464f20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 464f0c │ │ │ │ + ldr r0, [pc, #2088] @ 464f24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 464f10 │ │ │ │ + ldr r0, [pc, #2080] @ 464f28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 464f14 │ │ │ │ + ldr r0, [pc, #2072] @ 464f2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 464f18 │ │ │ │ + ldr r0, [pc, #2064] @ 464f30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 464f1c │ │ │ │ + ldr r0, [pc, #2056] @ 464f34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 464f20 │ │ │ │ + ldr r0, [pc, #2048] @ 464f38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 464f24 │ │ │ │ + ldr r0, [pc, #2040] @ 464f3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 464f28 │ │ │ │ + ldr r0, [pc, #2032] @ 464f40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 464f2c │ │ │ │ + ldr r0, [pc, #2024] @ 464f44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 464f30 │ │ │ │ + ldr r0, [pc, #2016] @ 464f48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 464f34 │ │ │ │ + ldr r0, [pc, #2008] @ 464f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 464f38 │ │ │ │ + ldr r0, [pc, #2000] @ 464f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 464f3c │ │ │ │ + ldr r0, [pc, #1992] @ 464f54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 464f40 │ │ │ │ + ldr r0, [pc, #1984] @ 464f58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 464f44 │ │ │ │ + ldr r0, [pc, #1976] @ 464f5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 464f48 │ │ │ │ + ldr r0, [pc, #1968] @ 464f60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 464f4c │ │ │ │ + ldr r0, [pc, #1960] @ 464f64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 464f50 │ │ │ │ + ldr r0, [pc, #1952] @ 464f68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 464f54 │ │ │ │ + ldr r0, [pc, #1944] @ 464f6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 464f58 │ │ │ │ + ldr r0, [pc, #1936] @ 464f70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 464f5c │ │ │ │ + ldr r0, [pc, #1928] @ 464f74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 464f60 │ │ │ │ + ldr r0, [pc, #1920] @ 464f78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 464f64 │ │ │ │ + ldr r0, [pc, #1912] @ 464f7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 464f68 │ │ │ │ + ldr r0, [pc, #1904] @ 464f80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 464f6c │ │ │ │ + ldr r0, [pc, #1896] @ 464f84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 464f70 │ │ │ │ + ldr r0, [pc, #1888] @ 464f88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 464f74 │ │ │ │ + ldr r0, [pc, #1880] @ 464f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 464f78 │ │ │ │ + ldr r0, [pc, #1872] @ 464f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 464f7c │ │ │ │ + ldr r0, [pc, #1864] @ 464f94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 464f80 │ │ │ │ + ldr r0, [pc, #1856] @ 464f98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 464f84 │ │ │ │ + ldr r0, [pc, #1848] @ 464f9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 464f88 │ │ │ │ + ldr r0, [pc, #1840] @ 464fa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 464f8c │ │ │ │ + ldr r0, [pc, #1832] @ 464fa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 464f90 │ │ │ │ + ldr r0, [pc, #1824] @ 464fa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 464f94 │ │ │ │ + ldr r0, [pc, #1816] @ 464fac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 464f98 │ │ │ │ + ldr r0, [pc, #1808] @ 464fb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 464f9c │ │ │ │ + ldr r0, [pc, #1800] @ 464fb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 464fa0 │ │ │ │ + ldr r0, [pc, #1792] @ 464fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 464fa4 │ │ │ │ + ldr r0, [pc, #1784] @ 464fbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 464fa8 │ │ │ │ + ldr r0, [pc, #1776] @ 464fc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 464fac │ │ │ │ + ldr r0, [pc, #1768] @ 464fc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 464fb0 │ │ │ │ + ldr r0, [pc, #1760] @ 464fc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 464fb4 │ │ │ │ + ldr r0, [pc, #1752] @ 464fcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 464fb8 │ │ │ │ + ldr r0, [pc, #1744] @ 464fd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 464fbc │ │ │ │ + ldr r0, [pc, #1736] @ 464fd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 464fc0 │ │ │ │ + ldr r0, [pc, #1728] @ 464fd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 464fc4 │ │ │ │ + ldr r0, [pc, #1720] @ 464fdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 464fc8 │ │ │ │ + ldr r0, [pc, #1712] @ 464fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 464fcc │ │ │ │ + ldr r0, [pc, #1704] @ 464fe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 464fd0 │ │ │ │ + ldr r0, [pc, #1696] @ 464fe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 464fd4 │ │ │ │ + ldr r0, [pc, #1688] @ 464fec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 464fd8 │ │ │ │ + ldr r0, [pc, #1680] @ 464ff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 464fdc │ │ │ │ + ldr r0, [pc, #1672] @ 464ff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 464fe0 │ │ │ │ + ldr r0, [pc, #1664] @ 464ff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 464fe4 │ │ │ │ + ldr r0, [pc, #1656] @ 464ffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 464fe8 │ │ │ │ + ldr r0, [pc, #1648] @ 465000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 464fec │ │ │ │ + ldr r0, [pc, #1640] @ 465004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 464ff0 │ │ │ │ + ldr r0, [pc, #1632] @ 465008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 464ff4 │ │ │ │ + ldr r0, [pc, #1624] @ 46500c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 464ff8 │ │ │ │ + ldr r0, [pc, #1616] @ 465010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 464ffc │ │ │ │ + ldr r0, [pc, #1608] @ 465014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 465000 │ │ │ │ + ldr r0, [pc, #1600] @ 465018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 465004 │ │ │ │ + ldr r0, [pc, #1592] @ 46501c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 465008 │ │ │ │ + ldr r0, [pc, #1584] @ 465020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 46500c │ │ │ │ + ldr r0, [pc, #1576] @ 465024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 465010 │ │ │ │ + ldr r0, [pc, #1568] @ 465028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 465014 │ │ │ │ + ldr r0, [pc, #1560] @ 46502c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 465018 │ │ │ │ + ldr r0, [pc, #1552] @ 465030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 46501c │ │ │ │ + ldr r0, [pc, #1544] @ 465034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 465020 │ │ │ │ + ldr r0, [pc, #1536] @ 465038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 465024 │ │ │ │ + ldr r0, [pc, #1528] @ 46503c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 465028 │ │ │ │ + ldr r0, [pc, #1520] @ 465040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 46502c │ │ │ │ + ldr r0, [pc, #1512] @ 465044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 465030 │ │ │ │ + ldr r0, [pc, #1504] @ 465048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 465034 │ │ │ │ + ldr r0, [pc, #1496] @ 46504c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 465038 │ │ │ │ + ldr r0, [pc, #1488] @ 465050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 46503c │ │ │ │ + ldr r0, [pc, #1480] @ 465054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 465040 │ │ │ │ + ldr r0, [pc, #1472] @ 465058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 465044 │ │ │ │ + ldr r0, [pc, #1464] @ 46505c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 465048 │ │ │ │ + ldr r0, [pc, #1456] @ 465060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 46504c │ │ │ │ + ldr r0, [pc, #1448] @ 465064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 465050 │ │ │ │ + ldr r0, [pc, #1440] @ 465068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 465054 │ │ │ │ + ldr r0, [pc, #1432] @ 46506c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 465058 │ │ │ │ + ldr r0, [pc, #1424] @ 465070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 46505c │ │ │ │ + ldr r0, [pc, #1416] @ 465074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 465060 │ │ │ │ + ldr r0, [pc, #1408] @ 465078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 465064 │ │ │ │ + ldr r0, [pc, #1400] @ 46507c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 465068 │ │ │ │ + ldr r0, [pc, #1392] @ 465080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 46506c │ │ │ │ + ldr r0, [pc, #1384] @ 465084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 465070 │ │ │ │ + ldr r0, [pc, #1376] @ 465088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 465074 │ │ │ │ + ldr r0, [pc, #1368] @ 46508c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 465078 │ │ │ │ + ldr r0, [pc, #1360] @ 465090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 46507c │ │ │ │ + ldr r0, [pc, #1352] @ 465094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 465080 │ │ │ │ + ldr r0, [pc, #1344] @ 465098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 465084 │ │ │ │ + ldr r0, [pc, #1336] @ 46509c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 465088 │ │ │ │ + ldr r0, [pc, #1328] @ 4650a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 46508c │ │ │ │ + ldr r0, [pc, #1320] @ 4650a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 465090 │ │ │ │ + ldr r0, [pc, #1312] @ 4650a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 465094 │ │ │ │ + ldr r0, [pc, #1304] @ 4650ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 465098 │ │ │ │ + ldr r0, [pc, #1296] @ 4650b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 46509c │ │ │ │ + ldr r0, [pc, #1288] @ 4650b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 4650a0 │ │ │ │ + ldr r0, [pc, #1280] @ 4650b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 4650a4 │ │ │ │ + ldr r0, [pc, #1272] @ 4650bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 4650a8 │ │ │ │ + ldr r0, [pc, #1264] @ 4650c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 4650ac │ │ │ │ + ldr r0, [pc, #1256] @ 4650c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 4650b0 │ │ │ │ + ldr r0, [pc, #1248] @ 4650c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 4650b4 │ │ │ │ + ldr r0, [pc, #1240] @ 4650cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 4650b8 │ │ │ │ + ldr r0, [pc, #1232] @ 4650d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 4650bc │ │ │ │ + ldr r0, [pc, #1224] @ 4650d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 4650c0 │ │ │ │ + ldr r0, [pc, #1216] @ 4650d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 4650c4 │ │ │ │ + ldr r0, [pc, #1208] @ 4650dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 4650c8 │ │ │ │ + ldr r0, [pc, #1200] @ 4650e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 4650cc │ │ │ │ + ldr r0, [pc, #1192] @ 4650e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 4650d0 │ │ │ │ + ldr r0, [pc, #1184] @ 4650e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 4650d4 │ │ │ │ + ldr r0, [pc, #1176] @ 4650ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 4650d8 │ │ │ │ + ldr r0, [pc, #1168] @ 4650f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 4650dc │ │ │ │ + ldr r0, [pc, #1160] @ 4650f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 4650e0 │ │ │ │ + ldr r0, [pc, #1152] @ 4650f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 4650e4 │ │ │ │ + ldr r0, [pc, #1144] @ 4650fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 4650e8 │ │ │ │ + ldr r0, [pc, #1136] @ 465100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 4650ec │ │ │ │ + ldr r0, [pc, #1128] @ 465104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 4650f0 │ │ │ │ + ldr r0, [pc, #1120] @ 465108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 4650f4 │ │ │ │ + ldr r0, [pc, #1112] @ 46510c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 4650f8 │ │ │ │ + ldr r0, [pc, #1104] @ 465110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 4650fc │ │ │ │ + ldr r0, [pc, #1096] @ 465114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 465100 │ │ │ │ + ldr r0, [pc, #1088] @ 465118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 465104 │ │ │ │ + ldr r0, [pc, #1080] @ 46511c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 465108 │ │ │ │ + ldr r0, [pc, #1072] @ 465120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 46510c │ │ │ │ + ldr r0, [pc, #1064] @ 465124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 465110 │ │ │ │ + ldr r0, [pc, #1056] @ 465128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 465114 │ │ │ │ + ldr r0, [pc, #1048] @ 46512c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 465118 │ │ │ │ + ldr r0, [pc, #1040] @ 465130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 46511c │ │ │ │ + ldr r0, [pc, #1032] @ 465134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 465120 │ │ │ │ + ldr r0, [pc, #1024] @ 465138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 465124 │ │ │ │ + ldr r0, [pc, #1016] @ 46513c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 465128 │ │ │ │ + ldr r0, [pc, #1008] @ 465140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 46512c │ │ │ │ + ldr r0, [pc, #1000] @ 465144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 465130 │ │ │ │ + ldr r0, [pc, #992] @ 465148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 465134 │ │ │ │ + ldr r0, [pc, #984] @ 46514c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 465138 │ │ │ │ + ldr r0, [pc, #976] @ 465150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 46513c │ │ │ │ + ldr r0, [pc, #968] @ 465154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 465140 │ │ │ │ + ldr r0, [pc, #960] @ 465158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 465144 │ │ │ │ + ldr r0, [pc, #952] @ 46515c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 465148 │ │ │ │ + ldr r0, [pc, #944] @ 465160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 46514c │ │ │ │ + ldr r0, [pc, #936] @ 465164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 465150 │ │ │ │ + ldr r0, [pc, #928] @ 465168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 465154 │ │ │ │ + ldr r0, [pc, #920] @ 46516c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 465158 │ │ │ │ + ldr r0, [pc, #912] @ 465170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 46515c │ │ │ │ + ldr r0, [pc, #904] @ 465174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 465160 │ │ │ │ + ldr r0, [pc, #896] @ 465178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 465164 │ │ │ │ + ldr r0, [pc, #888] @ 46517c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 465168 │ │ │ │ + ldr r0, [pc, #880] @ 465180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 46516c │ │ │ │ + ldr r0, [pc, #872] @ 465184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 465170 │ │ │ │ + ldr r0, [pc, #864] @ 465188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 465174 │ │ │ │ + ldr r0, [pc, #856] @ 46518c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 465178 │ │ │ │ + ldr r0, [pc, #848] @ 465190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 46517c │ │ │ │ + ldr r0, [pc, #840] @ 465194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 465180 │ │ │ │ + ldr r0, [pc, #832] @ 465198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 465184 │ │ │ │ + ldr r0, [pc, #824] @ 46519c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 465188 │ │ │ │ + ldr r0, [pc, #816] @ 4651a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r5, ip, r4, asr #29 │ │ │ │ - sbcseq r7, ip, r4, ror sl │ │ │ │ - smullseq r5, ip, r0, lr │ │ │ │ - sbcseq r7, ip, r0, asr #20 │ │ │ │ - sbcseq r5, ip, ip, asr lr │ │ │ │ - sbcseq r7, ip, ip, lsl #20 │ │ │ │ - sbcseq r5, ip, r8, lsr #28 │ │ │ │ - ldrsbeq r7, [ip], #152 @ 0x98 │ │ │ │ - ldrsheq r5, [ip], #212 @ 0xd4 │ │ │ │ - sbcseq r7, ip, r4, lsr #19 │ │ │ │ - sbcseq r5, ip, r0, asr #27 │ │ │ │ - sbcseq r7, ip, r0, ror r9 │ │ │ │ - sbcseq r5, ip, ip, lsl #27 │ │ │ │ - sbcseq r7, ip, ip, lsr r9 │ │ │ │ - sbcseq r5, ip, r8, asr sp │ │ │ │ - sbcseq r7, ip, r8, lsl #18 │ │ │ │ - sbcseq r5, ip, r4, lsr #26 │ │ │ │ - ldrsbeq r7, [ip], #132 @ 0x84 │ │ │ │ - ldrsheq r5, [ip], #192 @ 0xc0 │ │ │ │ - sbcseq r7, ip, r0, lsr #17 │ │ │ │ - ldrheq r5, [ip], #204 @ 0xcc │ │ │ │ - sbcseq r7, ip, ip, ror #16 │ │ │ │ - sbcseq r5, ip, r8, lsl #25 │ │ │ │ - sbcseq r7, ip, r8, lsr r8 │ │ │ │ - sbcseq r5, ip, r4, asr ip │ │ │ │ - sbcseq r7, ip, r4, lsl #16 │ │ │ │ - sbcseq r5, ip, r0, lsr #24 │ │ │ │ - ldrsbeq r7, [ip], #112 @ 0x70 │ │ │ │ - sbcseq r5, ip, ip, ror #23 │ │ │ │ - smullseq r7, ip, ip, r7 │ │ │ │ - ldrheq r5, [ip], #184 @ 0xb8 │ │ │ │ - sbcseq r7, ip, r8, ror #14 │ │ │ │ - sbcseq r5, ip, r4, lsl #23 │ │ │ │ - sbcseq r7, ip, r4, lsr r7 │ │ │ │ - sbcseq r5, ip, r0, asr fp │ │ │ │ - sbcseq r7, ip, r0, lsl #14 │ │ │ │ - sbcseq r5, ip, ip, lsl fp │ │ │ │ - sbcseq r7, ip, ip, asr #13 │ │ │ │ - sbcseq r5, ip, r8, ror #21 │ │ │ │ - smullseq r7, ip, r8, r6 │ │ │ │ - ldrheq r5, [ip], #164 @ 0xa4 │ │ │ │ - sbcseq r7, ip, r4, ror #12 │ │ │ │ - sbcseq r5, ip, r0, lsl #21 │ │ │ │ - sbcseq r7, ip, r0, lsr r6 │ │ │ │ - sbcseq r5, ip, ip, asr #20 │ │ │ │ - ldrsheq r7, [ip], #92 @ 0x5c │ │ │ │ - sbcseq r5, ip, r8, lsl sl │ │ │ │ - sbcseq r7, ip, r8, asr #11 │ │ │ │ - sbcseq r5, ip, r4, ror #19 │ │ │ │ - smullseq r7, ip, r4, r5 │ │ │ │ - ldrheq r5, [ip], #144 @ 0x90 │ │ │ │ - sbcseq r7, ip, r0, ror #10 │ │ │ │ - sbcseq r5, ip, ip, ror r9 │ │ │ │ - sbcseq r7, ip, ip, lsr #10 │ │ │ │ - sbcseq r5, ip, r8, asr #18 │ │ │ │ - ldrsheq r7, [ip], #72 @ 0x48 │ │ │ │ - sbcseq r5, ip, r4, lsl r9 │ │ │ │ - sbcseq r7, ip, r4, asr #9 │ │ │ │ - sbcseq r5, ip, r0, ror #17 │ │ │ │ - smullseq r7, ip, r0, r4 │ │ │ │ - sbcseq r5, ip, ip, lsr #17 │ │ │ │ - sbcseq r7, ip, ip, asr r4 │ │ │ │ - sbcseq r5, ip, r8, ror r8 │ │ │ │ - sbcseq r7, ip, r8, lsr #8 │ │ │ │ - sbcseq r5, ip, r4, asr #16 │ │ │ │ - ldrsheq r7, [ip], #52 @ 0x34 │ │ │ │ - sbcseq r5, ip, r0, lsl r8 │ │ │ │ - sbcseq r7, ip, r0, asr #7 │ │ │ │ - ldrsbeq r5, [ip], #124 @ 0x7c │ │ │ │ - sbcseq r7, ip, ip, lsl #7 │ │ │ │ - sbcseq r5, ip, r8, lsr #15 │ │ │ │ - sbcseq r7, ip, r8, asr r3 │ │ │ │ - sbcseq r5, ip, r4, ror r7 │ │ │ │ - sbcseq r7, ip, r4, lsr #6 │ │ │ │ - sbcseq r5, ip, r0, asr #14 │ │ │ │ - ldrsheq r7, [ip], #32 │ │ │ │ - sbcseq r5, ip, ip, lsl #14 │ │ │ │ - ldrheq r7, [ip], #44 @ 0x2c │ │ │ │ - ldrsbeq r5, [ip], #104 @ 0x68 │ │ │ │ - sbcseq r7, ip, r8, lsl #5 │ │ │ │ - sbcseq r5, ip, r4, lsr #13 │ │ │ │ - sbcseq r7, ip, r4, asr r2 │ │ │ │ - sbcseq r5, ip, r0, ror r6 │ │ │ │ - sbcseq r7, ip, r0, lsr #4 │ │ │ │ - sbcseq r5, ip, ip, lsr r6 │ │ │ │ - sbcseq r7, ip, ip, ror #3 │ │ │ │ - sbcseq r5, ip, r8, lsl #12 │ │ │ │ - ldrheq r7, [ip], #24 │ │ │ │ - ldrsbeq r5, [ip], #84 @ 0x54 │ │ │ │ - sbcseq r7, ip, r4, lsl #3 │ │ │ │ - sbcseq r5, ip, r0, lsr #11 │ │ │ │ - sbcseq r7, ip, r4, asr r1 │ │ │ │ - sbcseq r5, ip, ip, ror #10 │ │ │ │ - sbcseq r7, ip, r4, lsr #2 │ │ │ │ - sbcseq r5, ip, r8, lsr r5 │ │ │ │ - ldrsheq r7, [ip], #4 │ │ │ │ - sbcseq r5, ip, r4, lsl #10 │ │ │ │ - sbcseq r7, ip, r4, asr #1 │ │ │ │ - ldrsbeq r5, [ip], #64 @ 0x40 │ │ │ │ - smullseq r7, ip, r4, r0 │ │ │ │ - smullseq r5, ip, ip, r4 │ │ │ │ - sbcseq r7, ip, r4, rrx │ │ │ │ - sbcseq r5, ip, r8, ror #8 │ │ │ │ - sbcseq r7, ip, r4, lsr r0 │ │ │ │ - sbcseq r5, ip, r4, lsr r4 │ │ │ │ - sbcseq r7, ip, r4 │ │ │ │ - sbcseq r5, ip, r0, lsl #8 │ │ │ │ - ldrsbeq r6, [ip], #244 @ 0xf4 │ │ │ │ - sbcseq r5, ip, ip, asr #7 │ │ │ │ - sbcseq r6, ip, r4, lsr #31 │ │ │ │ - smullseq r5, ip, r8, r3 │ │ │ │ - sbcseq r5, ip, r8, ror #6 │ │ │ │ - sbcseq r5, ip, r8, lsr r3 │ │ │ │ - sbcseq r5, ip, r8, lsl #6 │ │ │ │ - ldrsbeq r5, [ip], #40 @ 0x28 │ │ │ │ - sbcseq r5, ip, r8, lsr #5 │ │ │ │ - sbcseq r5, ip, r8, ror r2 │ │ │ │ - sbcseq r5, ip, r8, asr #4 │ │ │ │ - sbcseq r5, ip, r8, lsl r2 │ │ │ │ - sbcseq r5, ip, r8, ror #3 │ │ │ │ - ldrheq r5, [ip], #24 │ │ │ │ - sbcseq r5, ip, r8, lsl #3 │ │ │ │ - sbcseq r5, ip, r8, asr r1 │ │ │ │ - sbcseq r5, ip, r8, lsr #2 │ │ │ │ - ldrsheq r5, [ip], #8 │ │ │ │ - sbcseq r5, ip, r8, asr #1 │ │ │ │ - smullseq r5, ip, r8, r0 │ │ │ │ - sbcseq r5, ip, r8, rrx │ │ │ │ - sbcseq r5, ip, r8, lsr r0 │ │ │ │ - sbcseq r5, ip, r8 │ │ │ │ - ldrsbeq r4, [ip], #248 @ 0xf8 │ │ │ │ - sbcseq r4, ip, r8, lsr #31 │ │ │ │ - sbcseq r4, ip, r8, ror pc │ │ │ │ - sbcseq r4, ip, r8, asr #30 │ │ │ │ - sbcseq r4, ip, r8, lsl pc │ │ │ │ - sbcseq r4, ip, r8, ror #29 │ │ │ │ - ldrheq r4, [ip], #232 @ 0xe8 │ │ │ │ - sbcseq r4, ip, r8, lsl #29 │ │ │ │ - sbcseq r4, ip, r8, asr lr │ │ │ │ - sbcseq r4, ip, r8, lsr #28 │ │ │ │ - ldrsheq r4, [ip], #216 @ 0xd8 │ │ │ │ - sbcseq r4, ip, r8, asr #27 │ │ │ │ - smullseq r4, ip, r8, sp │ │ │ │ - sbcseq r4, ip, r8, ror #26 │ │ │ │ - sbcseq r4, ip, r8, lsr sp │ │ │ │ - sbcseq r4, ip, r8, lsl #26 │ │ │ │ - ldrsbeq r4, [ip], #200 @ 0xc8 │ │ │ │ - sbcseq r4, ip, r8, lsr #25 │ │ │ │ - sbcseq r4, ip, r8, ror ip │ │ │ │ - sbcseq r4, ip, r8, asr #24 │ │ │ │ - sbcseq r4, ip, r8, lsl ip │ │ │ │ - sbcseq r4, ip, r8, ror #23 │ │ │ │ - ldrheq r4, [ip], #184 @ 0xb8 │ │ │ │ - sbcseq r4, ip, r8, lsl #23 │ │ │ │ - sbcseq r4, ip, r8, asr fp │ │ │ │ - sbcseq r4, ip, r8, lsr #22 │ │ │ │ - ldrsheq r4, [ip], #168 @ 0xa8 │ │ │ │ - sbcseq r4, ip, r8, asr #21 │ │ │ │ - smullseq r4, ip, r8, sl │ │ │ │ - sbcseq r4, ip, r8, ror #20 │ │ │ │ - sbcseq r4, ip, r8, lsr sl │ │ │ │ - sbcseq r4, ip, r8, lsl #20 │ │ │ │ - ldrsbeq r4, [ip], #152 @ 0x98 │ │ │ │ - sbcseq r4, ip, r8, lsr #19 │ │ │ │ - sbcseq r4, ip, r8, ror r9 │ │ │ │ - sbcseq r4, ip, r8, asr #18 │ │ │ │ - sbcseq r4, ip, r8, lsl r9 │ │ │ │ - sbcseq r4, ip, r8, ror #17 │ │ │ │ - ldrheq r4, [ip], #136 @ 0x88 │ │ │ │ - sbcseq r4, ip, r8, lsl #17 │ │ │ │ - sbcseq r4, ip, r8, asr r8 │ │ │ │ - sbcseq r4, ip, r8, lsr #16 │ │ │ │ - ldrsheq r4, [ip], #120 @ 0x78 │ │ │ │ - sbcseq r4, ip, r8, asr #15 │ │ │ │ - smullseq r4, ip, r8, r7 │ │ │ │ - sbcseq r4, ip, r8, ror #14 │ │ │ │ - sbcseq r4, ip, r8, lsr r7 │ │ │ │ - sbcseq r4, ip, r8, lsl #14 │ │ │ │ - ldrsbeq r4, [ip], #104 @ 0x68 │ │ │ │ - sbcseq r4, ip, r8, lsr #13 │ │ │ │ - sbcseq r4, ip, r8, ror r6 │ │ │ │ - sbcseq r4, ip, r8, asr #12 │ │ │ │ - sbcseq r4, ip, r8, lsl r6 │ │ │ │ - sbcseq r4, ip, r8, ror #11 │ │ │ │ - ldrheq r4, [ip], #88 @ 0x58 │ │ │ │ - sbcseq r4, ip, r8, lsl #11 │ │ │ │ - sbcseq r4, ip, r8, asr r5 │ │ │ │ - sbcseq r4, ip, r8, lsr #10 │ │ │ │ - ldrsheq r4, [ip], #72 @ 0x48 │ │ │ │ - sbcseq r4, ip, r8, asr #9 │ │ │ │ - smullseq r4, ip, r8, r4 │ │ │ │ - sbcseq r4, ip, r8, ror #8 │ │ │ │ - sbcseq r4, ip, r8, lsr r4 │ │ │ │ - sbcseq r4, ip, r8, lsl #8 │ │ │ │ - ldrsbeq r4, [ip], #56 @ 0x38 │ │ │ │ - sbcseq r4, ip, r8, lsr #7 │ │ │ │ - sbcseq r4, ip, r8, ror r3 │ │ │ │ - sbcseq r4, ip, r8, asr #6 │ │ │ │ - sbcseq r4, ip, r8, lsl r3 │ │ │ │ - sbcseq r4, ip, r8, ror #5 │ │ │ │ - ldrheq r4, [ip], #40 @ 0x28 │ │ │ │ - sbcseq r4, ip, r8, lsl #5 │ │ │ │ - sbcseq r4, ip, r8, asr r2 │ │ │ │ - sbcseq r4, ip, r8, lsr #4 │ │ │ │ - smullseq r3, ip, r4, fp │ │ │ │ - sbcseq r3, ip, r4, ror #22 │ │ │ │ - sbcseq r3, ip, r4, lsr fp │ │ │ │ - sbcseq r3, ip, r4, lsl #22 │ │ │ │ - ldrsbeq r3, [ip], #164 @ 0xa4 │ │ │ │ - sbcseq r3, ip, r4, lsr #21 │ │ │ │ - sbcseq r3, ip, r4, ror sl │ │ │ │ - sbcseq r3, ip, r4, asr #20 │ │ │ │ - sbcseq r3, ip, r4, lsl sl │ │ │ │ - sbcseq r3, ip, r4, ror #19 │ │ │ │ - ldrheq r3, [ip], #148 @ 0x94 │ │ │ │ - sbcseq r3, ip, r4, lsl #19 │ │ │ │ - sbcseq r3, ip, r4, asr r9 │ │ │ │ - sbcseq r3, ip, r4, lsr #18 │ │ │ │ - ldrsheq r3, [ip], #132 @ 0x84 │ │ │ │ - sbcseq r3, ip, r4, asr #17 │ │ │ │ - smullseq r3, ip, r4, r8 │ │ │ │ - sbcseq r3, ip, r4, ror #16 │ │ │ │ - sbcseq r3, ip, r4, lsr r8 │ │ │ │ - sbcseq r3, ip, r4, lsl #16 │ │ │ │ - ldrsbeq r3, [ip], #116 @ 0x74 │ │ │ │ - sbcseq r3, ip, r4, lsr #15 │ │ │ │ - sbcseq r3, ip, r4, ror r7 │ │ │ │ - sbcseq r3, ip, r4, asr #14 │ │ │ │ - sbcseq r3, ip, r4, lsl r7 │ │ │ │ - sbcseq r3, ip, r4, ror #13 │ │ │ │ - ldrheq r3, [ip], #100 @ 0x64 │ │ │ │ - sbcseq r3, ip, r4, lsl #13 │ │ │ │ - sbcseq r3, ip, r4, asr r6 │ │ │ │ - sbcseq r3, ip, r4, lsr #12 │ │ │ │ - ldrsheq r3, [ip], #84 @ 0x54 │ │ │ │ - sbcseq r3, ip, r4, asr #11 │ │ │ │ - smullseq r3, ip, r4, r5 │ │ │ │ - sbcseq r3, ip, r4, ror #10 │ │ │ │ - sbcseq r3, ip, r4, lsr r5 │ │ │ │ - sbcseq r3, ip, r4, lsl #10 │ │ │ │ - ldrsbeq r3, [ip], #68 @ 0x44 │ │ │ │ - sbcseq r3, ip, r4, lsr #9 │ │ │ │ - sbcseq r3, ip, r4, ror r4 │ │ │ │ - sbcseq r3, ip, r4, asr #8 │ │ │ │ - sbcseq r3, ip, r4, lsl r4 │ │ │ │ - sbcseq r3, ip, r4, ror #7 │ │ │ │ - ldrheq r3, [ip], #52 @ 0x34 │ │ │ │ - sbcseq r3, ip, r4, lsl #7 │ │ │ │ - sbcseq r3, ip, r4, asr r3 │ │ │ │ - sbcseq r3, ip, r4, lsr #6 │ │ │ │ - ldrsheq r3, [ip], #36 @ 0x24 │ │ │ │ - sbcseq r3, ip, r4, asr #5 │ │ │ │ - smullseq r3, ip, r4, r2 │ │ │ │ - sbcseq r3, ip, r4, ror #4 │ │ │ │ - sbcseq r3, ip, r4, lsr r2 │ │ │ │ - sbcseq r3, ip, r4, lsl #4 │ │ │ │ - ldrsbeq r3, [ip], #20 │ │ │ │ - sbcseq r3, ip, r4, lsr #3 │ │ │ │ - sbcseq r3, ip, r4, ror r1 │ │ │ │ - sbcseq r3, ip, r4, asr #2 │ │ │ │ - sbcseq r3, ip, r4, lsl r1 │ │ │ │ - sbcseq r3, ip, r4, ror #1 │ │ │ │ - ldrheq r3, [ip], #4 │ │ │ │ - sbcseq r3, ip, r4, lsl #1 │ │ │ │ - sbcseq r3, ip, r4, asr r0 │ │ │ │ - sbcseq r3, ip, r4, lsr #32 │ │ │ │ - ldrsheq r2, [ip], #244 @ 0xf4 │ │ │ │ - sbcseq r2, ip, r4, asr #31 │ │ │ │ - smullseq r2, ip, r4, pc @ │ │ │ │ - sbcseq r2, ip, r4, ror #30 │ │ │ │ - sbcseq r2, ip, r4, lsr pc │ │ │ │ - sbcseq r2, ip, r4, lsl #30 │ │ │ │ - ldrsbeq r2, [ip], #228 @ 0xe4 │ │ │ │ - sbcseq r2, ip, r4, lsr #29 │ │ │ │ - sbcseq r2, ip, r4, ror lr │ │ │ │ - sbcseq r2, ip, r4, asr #28 │ │ │ │ - sbcseq r2, ip, r4, lsl lr │ │ │ │ - sbcseq r2, ip, r4, ror #27 │ │ │ │ - ldrheq r2, [ip], #212 @ 0xd4 │ │ │ │ - sbcseq r2, ip, r4, lsl #27 │ │ │ │ - sbcseq r2, ip, r4, asr sp │ │ │ │ - sbcseq r2, ip, r4, lsr #26 │ │ │ │ - ldrsheq r2, [ip], #196 @ 0xc4 │ │ │ │ - sbcseq r2, ip, r4, asr #25 │ │ │ │ - smullseq r2, ip, r4, ip │ │ │ │ - sbcseq r2, ip, r4, ror #24 │ │ │ │ - sbcseq r2, ip, r4, lsr ip │ │ │ │ - sbcseq r2, ip, r4, lsl #24 │ │ │ │ - ldrsbeq r2, [ip], #180 @ 0xb4 │ │ │ │ - sbcseq r2, ip, r4, lsr #23 │ │ │ │ - sbcseq r2, ip, r4, ror fp │ │ │ │ - sbcseq r2, ip, r4, asr #22 │ │ │ │ - sbcseq r2, ip, r4, lsl fp │ │ │ │ - sbcseq r2, ip, r4, ror #21 │ │ │ │ - ldrheq r2, [ip], #164 @ 0xa4 │ │ │ │ - sbcseq r2, ip, r4, lsl #21 │ │ │ │ - sbcseq r2, ip, r4, asr sl │ │ │ │ - sbcseq r2, ip, r4, lsr #20 │ │ │ │ - ldrsheq r2, [ip], #148 @ 0x94 │ │ │ │ - sbcseq r2, ip, r4, asr #19 │ │ │ │ - smullseq r2, ip, r4, r9 │ │ │ │ - sbcseq r2, ip, r4, ror #18 │ │ │ │ - sbcseq r2, ip, r4, lsr r9 │ │ │ │ - sbcseq r2, ip, r4, lsl #18 │ │ │ │ - ldrsbeq r2, [ip], #132 @ 0x84 │ │ │ │ - sbcseq r2, ip, r4, lsr #17 │ │ │ │ - sbcseq r2, ip, r4, ror r8 │ │ │ │ - sbcseq r2, ip, r4, asr #16 │ │ │ │ - sbcseq r2, ip, r4, lsl r8 │ │ │ │ - sbcseq r2, ip, r4, ror #15 │ │ │ │ - ldrheq r2, [ip], #116 @ 0x74 │ │ │ │ - sbcseq r2, ip, r4, lsl #15 │ │ │ │ - sbcseq r2, ip, r4, asr r7 │ │ │ │ - sbcseq r2, ip, r4, lsr #14 │ │ │ │ - ldrsheq r2, [ip], #100 @ 0x64 │ │ │ │ - sbcseq r2, ip, r4, asr #13 │ │ │ │ - smullseq r2, ip, r4, r6 │ │ │ │ - sbcseq r2, ip, r4, ror #12 │ │ │ │ - sbcseq r2, ip, r4, lsr r6 │ │ │ │ - sbcseq r2, ip, r4, lsl #12 │ │ │ │ - ldrsbeq r2, [ip], #84 @ 0x54 │ │ │ │ - sbcseq r2, ip, r4, lsr #11 │ │ │ │ - sbcseq r2, ip, r4, ror r5 │ │ │ │ - sbcseq r2, ip, r4, asr #10 │ │ │ │ - sbcseq r2, ip, r4, lsl r5 │ │ │ │ - sbcseq r2, ip, r4, ror #9 │ │ │ │ - ldrheq r2, [ip], #68 @ 0x44 │ │ │ │ - sbcseq r2, ip, r4, lsl #9 │ │ │ │ - sbcseq r2, ip, r4, asr r4 │ │ │ │ - sbcseq r2, ip, r4, lsr #8 │ │ │ │ - ldrsheq r2, [ip], #52 @ 0x34 │ │ │ │ - sbcseq r2, ip, r4, asr #7 │ │ │ │ - smullseq r2, ip, r4, r3 │ │ │ │ - sbcseq r2, ip, r4, ror #6 │ │ │ │ - sbcseq r2, ip, r4, lsr r3 │ │ │ │ - sbcseq r2, ip, r4, lsl #6 │ │ │ │ - ldrsbeq r2, [ip], #36 @ 0x24 │ │ │ │ - sbcseq r2, ip, r4, lsr #5 │ │ │ │ - sbcseq r2, ip, r4, ror r2 │ │ │ │ - sbcseq r2, ip, r4, asr #4 │ │ │ │ - sbcseq r2, ip, r4, lsl r2 │ │ │ │ - sbcseq r2, ip, r4, ror #3 │ │ │ │ - ldrheq r2, [ip], #20 │ │ │ │ - sbcseq r2, ip, r4, lsl #3 │ │ │ │ - sbcseq r2, ip, r4, asr r1 │ │ │ │ - sbcseq r2, ip, r4, lsr #2 │ │ │ │ - ldrsheq r2, [ip], #4 │ │ │ │ - sbcseq r2, ip, r4, asr #1 │ │ │ │ - smullseq r2, ip, r4, r0 │ │ │ │ - sbcseq r2, ip, r4, rrx │ │ │ │ - sbcseq r2, ip, r4, lsr r0 │ │ │ │ - sbcseq r2, ip, r4 │ │ │ │ - ldrsbeq r1, [ip], #244 @ 0xf4 │ │ │ │ - sbcseq r1, ip, r4, lsr #31 │ │ │ │ - sbcseq r1, ip, r4, ror pc │ │ │ │ - sbcseq r1, ip, r4, asr #30 │ │ │ │ - sbcseq r1, ip, r4, lsl pc │ │ │ │ - sbcseq r1, ip, r4, ror #29 │ │ │ │ - ldrheq r1, [ip], #228 @ 0xe4 │ │ │ │ - sbcseq r1, ip, r4, lsl #29 │ │ │ │ - sbcseq r1, ip, r4, asr lr │ │ │ │ - sbcseq r1, ip, r4, lsr #28 │ │ │ │ - ldrsheq r1, [ip], #212 @ 0xd4 │ │ │ │ - sbcseq r1, ip, r4, asr #27 │ │ │ │ - smullseq r1, ip, r4, sp │ │ │ │ - sbcseq r1, ip, r0, asr #26 │ │ │ │ - sbcseq r1, ip, r8, asr sp │ │ │ │ - sbcseq r1, ip, r8, lsl #26 │ │ │ │ - ldrsbeq r1, [ip], #204 @ 0xcc │ │ │ │ - ldrheq r1, [ip], #192 @ 0xc0 │ │ │ │ - sbcseq r1, ip, r4, lsl #25 │ │ │ │ - sbcseq r1, ip, ip, asr ip │ │ │ │ - sbcseq r1, ip, r4, lsr ip │ │ │ │ - sbcseq r1, ip, ip, lsl #24 │ │ │ │ - sbcseq r1, ip, r8, ror #23 │ │ │ │ - sbcseq r1, ip, r4, asr #23 │ │ │ │ - sbcseq r1, ip, r0, lsr #23 │ │ │ │ - sbcseq r1, ip, r0, lsl #23 │ │ │ │ - sbcseq r1, ip, ip, asr fp │ │ │ │ - sbcseq r1, ip, ip, lsr fp │ │ │ │ - sbcseq r1, ip, r0, lsr #22 │ │ │ │ - sbcseq r1, ip, r0, lsl #22 │ │ │ │ - ldrsbeq r1, [ip], #172 @ 0xac │ │ │ │ - sbcseq r1, ip, ip, lsr #21 │ │ │ │ - sbcseq r1, ip, r8, lsl #21 │ │ │ │ - sbcseq r1, ip, r8, ror #20 │ │ │ │ - sbcseq r1, ip, r4, asr #20 │ │ │ │ - sbcseq r1, ip, r4, lsr #20 │ │ │ │ - sbcseq r1, ip, r4, lsl #20 │ │ │ │ - sbcseq r1, ip, r4, ror #19 │ │ │ │ - sbcseq r1, ip, r4, asr #19 │ │ │ │ - sbcseq r1, ip, r4, lsr #19 │ │ │ │ - sbcseq r1, ip, r4, lsl #19 │ │ │ │ - sbcseq r1, ip, r4, ror #18 │ │ │ │ - sbcseq r1, ip, r4, asr #18 │ │ │ │ - sbcseq r1, ip, r4, lsr #18 │ │ │ │ - sbcseq r1, ip, r4, lsl #18 │ │ │ │ - sbcseq r1, ip, r4, ror #17 │ │ │ │ - sbcseq r1, ip, r4, asr #17 │ │ │ │ - sbcseq r1, ip, r4, lsr #17 │ │ │ │ - sbcseq r1, ip, r4, lsl #17 │ │ │ │ - sbcseq r1, ip, r4, ror #16 │ │ │ │ - sbcseq r1, ip, r4, asr #16 │ │ │ │ - sbcseq r1, ip, r4, lsr #16 │ │ │ │ - sbcseq r1, ip, r4, lsl #16 │ │ │ │ - sbcseq r1, ip, r4, ror #15 │ │ │ │ - sbcseq r1, ip, r4, asr #15 │ │ │ │ - sbcseq r1, ip, r4, lsr #15 │ │ │ │ - sbcseq r1, ip, r4, lsl #15 │ │ │ │ - ldr r0, [pc, #-828] @ 46518c │ │ │ │ + ldrheq r5, [ip], #236 @ 0xec │ │ │ │ + sbcseq r7, ip, ip, ror #20 │ │ │ │ + sbcseq r5, ip, r8, lsl #29 │ │ │ │ + sbcseq r7, ip, r8, lsr sl │ │ │ │ + sbcseq r5, ip, r4, asr lr │ │ │ │ + sbcseq r7, ip, r4, lsl #20 │ │ │ │ + sbcseq r5, ip, r0, lsr #28 │ │ │ │ + ldrsbeq r7, [ip], #144 @ 0x90 │ │ │ │ + sbcseq r5, ip, ip, ror #27 │ │ │ │ + smullseq r7, ip, ip, r9 │ │ │ │ + ldrheq r5, [ip], #216 @ 0xd8 │ │ │ │ + sbcseq r7, ip, r8, ror #18 │ │ │ │ + sbcseq r5, ip, r4, lsl #27 │ │ │ │ + sbcseq r7, ip, r4, lsr r9 │ │ │ │ + sbcseq r5, ip, r0, asr sp │ │ │ │ + sbcseq r7, ip, r0, lsl #18 │ │ │ │ + sbcseq r5, ip, ip, lsl sp │ │ │ │ + sbcseq r7, ip, ip, asr #17 │ │ │ │ + sbcseq r5, ip, r8, ror #25 │ │ │ │ + smullseq r7, ip, r8, r8 │ │ │ │ + ldrheq r5, [ip], #196 @ 0xc4 │ │ │ │ + sbcseq r7, ip, r4, ror #16 │ │ │ │ + sbcseq r5, ip, r0, lsl #25 │ │ │ │ + sbcseq r7, ip, r0, lsr r8 │ │ │ │ + sbcseq r5, ip, ip, asr #24 │ │ │ │ + ldrsheq r7, [ip], #124 @ 0x7c │ │ │ │ + sbcseq r5, ip, r8, lsl ip │ │ │ │ + sbcseq r7, ip, r8, asr #15 │ │ │ │ + sbcseq r5, ip, r4, ror #23 │ │ │ │ + smullseq r7, ip, r4, r7 │ │ │ │ + ldrheq r5, [ip], #176 @ 0xb0 │ │ │ │ + sbcseq r7, ip, r0, ror #14 │ │ │ │ + sbcseq r5, ip, ip, ror fp │ │ │ │ + sbcseq r7, ip, ip, lsr #14 │ │ │ │ + sbcseq r5, ip, r8, asr #22 │ │ │ │ + ldrsheq r7, [ip], #104 @ 0x68 │ │ │ │ + sbcseq r5, ip, r4, lsl fp │ │ │ │ + sbcseq r7, ip, r4, asr #13 │ │ │ │ + sbcseq r5, ip, r0, ror #21 │ │ │ │ + smullseq r7, ip, r0, r6 │ │ │ │ + sbcseq r5, ip, ip, lsr #21 │ │ │ │ + sbcseq r7, ip, ip, asr r6 │ │ │ │ + sbcseq r5, ip, r8, ror sl │ │ │ │ + sbcseq r7, ip, r8, lsr #12 │ │ │ │ + sbcseq r5, ip, r4, asr #20 │ │ │ │ + ldrsheq r7, [ip], #84 @ 0x54 │ │ │ │ + sbcseq r5, ip, r0, lsl sl │ │ │ │ + sbcseq r7, ip, r0, asr #11 │ │ │ │ + ldrsbeq r5, [ip], #156 @ 0x9c │ │ │ │ + sbcseq r7, ip, ip, lsl #11 │ │ │ │ + sbcseq r5, ip, r8, lsr #19 │ │ │ │ + sbcseq r7, ip, r8, asr r5 │ │ │ │ + sbcseq r5, ip, r4, ror r9 │ │ │ │ + sbcseq r7, ip, r4, lsr #10 │ │ │ │ + sbcseq r5, ip, r0, asr #18 │ │ │ │ + ldrsheq r7, [ip], #64 @ 0x40 │ │ │ │ + sbcseq r5, ip, ip, lsl #18 │ │ │ │ + ldrheq r7, [ip], #76 @ 0x4c │ │ │ │ + ldrsbeq r5, [ip], #136 @ 0x88 │ │ │ │ + sbcseq r7, ip, r8, lsl #9 │ │ │ │ + sbcseq r5, ip, r4, lsr #17 │ │ │ │ + sbcseq r7, ip, r4, asr r4 │ │ │ │ + sbcseq r5, ip, r0, ror r8 │ │ │ │ + sbcseq r7, ip, r0, lsr #8 │ │ │ │ + sbcseq r5, ip, ip, lsr r8 │ │ │ │ + sbcseq r7, ip, ip, ror #7 │ │ │ │ + sbcseq r5, ip, r8, lsl #16 │ │ │ │ + ldrheq r7, [ip], #56 @ 0x38 │ │ │ │ + ldrsbeq r5, [ip], #116 @ 0x74 │ │ │ │ + sbcseq r7, ip, r4, lsl #7 │ │ │ │ + sbcseq r5, ip, r0, lsr #15 │ │ │ │ + sbcseq r7, ip, r0, asr r3 │ │ │ │ + sbcseq r5, ip, ip, ror #14 │ │ │ │ + sbcseq r7, ip, ip, lsl r3 │ │ │ │ + sbcseq r5, ip, r8, lsr r7 │ │ │ │ + sbcseq r7, ip, r8, ror #5 │ │ │ │ + sbcseq r5, ip, r4, lsl #14 │ │ │ │ + ldrheq r7, [ip], #36 @ 0x24 │ │ │ │ + ldrsbeq r5, [ip], #96 @ 0x60 │ │ │ │ + sbcseq r7, ip, r0, lsl #5 │ │ │ │ + smullseq r5, ip, ip, r6 │ │ │ │ + sbcseq r7, ip, ip, asr #4 │ │ │ │ + sbcseq r5, ip, r8, ror #12 │ │ │ │ + sbcseq r7, ip, r8, lsl r2 │ │ │ │ + sbcseq r5, ip, r4, lsr r6 │ │ │ │ + sbcseq r7, ip, r4, ror #3 │ │ │ │ + sbcseq r5, ip, r0, lsl #12 │ │ │ │ + ldrheq r7, [ip], #16 │ │ │ │ + sbcseq r5, ip, ip, asr #11 │ │ │ │ + sbcseq r7, ip, ip, ror r1 │ │ │ │ + smullseq r5, ip, r8, r5 │ │ │ │ + sbcseq r7, ip, ip, asr #2 │ │ │ │ + sbcseq r5, ip, r4, ror #10 │ │ │ │ + sbcseq r7, ip, ip, lsl r1 │ │ │ │ + sbcseq r5, ip, r0, lsr r5 │ │ │ │ + sbcseq r7, ip, ip, ror #1 │ │ │ │ + ldrsheq r5, [ip], #76 @ 0x4c │ │ │ │ + ldrheq r7, [ip], #12 │ │ │ │ + sbcseq r5, ip, r8, asr #9 │ │ │ │ + sbcseq r7, ip, ip, lsl #1 │ │ │ │ + smullseq r5, ip, r4, r4 │ │ │ │ + sbcseq r7, ip, ip, asr r0 │ │ │ │ + sbcseq r5, ip, r0, ror #8 │ │ │ │ + sbcseq r7, ip, ip, lsr #32 │ │ │ │ + sbcseq r5, ip, ip, lsr #8 │ │ │ │ + ldrsheq r6, [ip], #252 @ 0xfc │ │ │ │ + ldrsheq r5, [ip], #56 @ 0x38 │ │ │ │ + sbcseq r6, ip, ip, asr #31 │ │ │ │ + sbcseq r5, ip, r4, asr #7 │ │ │ │ + smullseq r6, ip, ip, pc @ │ │ │ │ + smullseq r5, ip, r0, r3 │ │ │ │ + sbcseq r5, ip, r0, ror #6 │ │ │ │ + sbcseq r5, ip, r0, lsr r3 │ │ │ │ + sbcseq r5, ip, r0, lsl #6 │ │ │ │ + ldrsbeq r5, [ip], #32 │ │ │ │ + sbcseq r5, ip, r0, lsr #5 │ │ │ │ + sbcseq r5, ip, r0, ror r2 │ │ │ │ + sbcseq r5, ip, r0, asr #4 │ │ │ │ + sbcseq r5, ip, r0, lsl r2 │ │ │ │ + sbcseq r5, ip, r0, ror #3 │ │ │ │ + ldrheq r5, [ip], #16 │ │ │ │ + sbcseq r5, ip, r0, lsl #3 │ │ │ │ + sbcseq r5, ip, r0, asr r1 │ │ │ │ + sbcseq r5, ip, r0, lsr #2 │ │ │ │ + ldrsheq r5, [ip], #0 │ │ │ │ + sbcseq r5, ip, r0, asr #1 │ │ │ │ + smullseq r5, ip, r0, r0 │ │ │ │ + sbcseq r5, ip, r0, rrx │ │ │ │ + sbcseq r5, ip, r0, lsr r0 │ │ │ │ + sbcseq r5, ip, r0 │ │ │ │ + ldrsbeq r4, [ip], #240 @ 0xf0 │ │ │ │ + sbcseq r4, ip, r0, lsr #31 │ │ │ │ + sbcseq r4, ip, r0, ror pc │ │ │ │ + sbcseq r4, ip, r0, asr #30 │ │ │ │ + sbcseq r4, ip, r0, lsl pc │ │ │ │ + sbcseq r4, ip, r0, ror #29 │ │ │ │ + ldrheq r4, [ip], #224 @ 0xe0 │ │ │ │ + sbcseq r4, ip, r0, lsl #29 │ │ │ │ + sbcseq r4, ip, r0, asr lr │ │ │ │ + sbcseq r4, ip, r0, lsr #28 │ │ │ │ + ldrsheq r4, [ip], #208 @ 0xd0 │ │ │ │ + sbcseq r4, ip, r0, asr #27 │ │ │ │ + smullseq r4, ip, r0, sp │ │ │ │ + sbcseq r4, ip, r0, ror #26 │ │ │ │ + sbcseq r4, ip, r0, lsr sp │ │ │ │ + sbcseq r4, ip, r0, lsl #26 │ │ │ │ + ldrsbeq r4, [ip], #192 @ 0xc0 │ │ │ │ + sbcseq r4, ip, r0, lsr #25 │ │ │ │ + sbcseq r4, ip, r0, ror ip │ │ │ │ + sbcseq r4, ip, r0, asr #24 │ │ │ │ + sbcseq r4, ip, r0, lsl ip │ │ │ │ + sbcseq r4, ip, r0, ror #23 │ │ │ │ + ldrheq r4, [ip], #176 @ 0xb0 │ │ │ │ + sbcseq r4, ip, r0, lsl #23 │ │ │ │ + sbcseq r4, ip, r0, asr fp │ │ │ │ + sbcseq r4, ip, r0, lsr #22 │ │ │ │ + ldrsheq r4, [ip], #160 @ 0xa0 │ │ │ │ + sbcseq r4, ip, r0, asr #21 │ │ │ │ + smullseq r4, ip, r0, sl │ │ │ │ + sbcseq r4, ip, r0, ror #20 │ │ │ │ + sbcseq r4, ip, r0, lsr sl │ │ │ │ + sbcseq r4, ip, r0, lsl #20 │ │ │ │ + ldrsbeq r4, [ip], #144 @ 0x90 │ │ │ │ + sbcseq r4, ip, r0, lsr #19 │ │ │ │ + sbcseq r4, ip, r0, ror r9 │ │ │ │ + sbcseq r4, ip, r0, asr #18 │ │ │ │ + sbcseq r4, ip, r0, lsl r9 │ │ │ │ + sbcseq r4, ip, r0, ror #17 │ │ │ │ + ldrheq r4, [ip], #128 @ 0x80 │ │ │ │ + sbcseq r4, ip, r0, lsl #17 │ │ │ │ + sbcseq r4, ip, r0, asr r8 │ │ │ │ + sbcseq r4, ip, r0, lsr #16 │ │ │ │ + ldrsheq r4, [ip], #112 @ 0x70 │ │ │ │ + sbcseq r4, ip, r0, asr #15 │ │ │ │ + smullseq r4, ip, r0, r7 │ │ │ │ + sbcseq r4, ip, r0, ror #14 │ │ │ │ + sbcseq r4, ip, r0, lsr r7 │ │ │ │ + sbcseq r4, ip, r0, lsl #14 │ │ │ │ + ldrsbeq r4, [ip], #96 @ 0x60 │ │ │ │ + sbcseq r4, ip, r0, lsr #13 │ │ │ │ + sbcseq r4, ip, r0, ror r6 │ │ │ │ + sbcseq r4, ip, r0, asr #12 │ │ │ │ + sbcseq r4, ip, r0, lsl r6 │ │ │ │ + sbcseq r4, ip, r0, ror #11 │ │ │ │ + ldrheq r4, [ip], #80 @ 0x50 │ │ │ │ + sbcseq r4, ip, r0, lsl #11 │ │ │ │ + sbcseq r4, ip, r0, asr r5 │ │ │ │ + sbcseq r4, ip, r0, lsr #10 │ │ │ │ + ldrsheq r4, [ip], #64 @ 0x40 │ │ │ │ + sbcseq r4, ip, r0, asr #9 │ │ │ │ + smullseq r4, ip, r0, r4 │ │ │ │ + sbcseq r4, ip, r0, ror #8 │ │ │ │ + sbcseq r4, ip, r0, lsr r4 │ │ │ │ + sbcseq r4, ip, r0, lsl #8 │ │ │ │ + ldrsbeq r4, [ip], #48 @ 0x30 │ │ │ │ + sbcseq r4, ip, r0, lsr #7 │ │ │ │ + sbcseq r4, ip, r0, ror r3 │ │ │ │ + sbcseq r4, ip, r0, asr #6 │ │ │ │ + sbcseq r4, ip, r0, lsl r3 │ │ │ │ + sbcseq r4, ip, r0, ror #5 │ │ │ │ + ldrheq r4, [ip], #32 │ │ │ │ + sbcseq r4, ip, r0, lsl #5 │ │ │ │ + sbcseq r4, ip, r0, asr r2 │ │ │ │ + sbcseq r4, ip, r0, lsr #4 │ │ │ │ + sbcseq r3, ip, ip, lsl #23 │ │ │ │ + sbcseq r3, ip, ip, asr fp │ │ │ │ + sbcseq r3, ip, ip, lsr #22 │ │ │ │ + ldrsheq r3, [ip], #172 @ 0xac │ │ │ │ + sbcseq r3, ip, ip, asr #21 │ │ │ │ + smullseq r3, ip, ip, sl │ │ │ │ + sbcseq r3, ip, ip, ror #20 │ │ │ │ + sbcseq r3, ip, ip, lsr sl │ │ │ │ + sbcseq r3, ip, ip, lsl #20 │ │ │ │ + ldrsbeq r3, [ip], #156 @ 0x9c │ │ │ │ + sbcseq r3, ip, ip, lsr #19 │ │ │ │ + sbcseq r3, ip, ip, ror r9 │ │ │ │ + sbcseq r3, ip, ip, asr #18 │ │ │ │ + sbcseq r3, ip, ip, lsl r9 │ │ │ │ + sbcseq r3, ip, ip, ror #17 │ │ │ │ + ldrheq r3, [ip], #140 @ 0x8c │ │ │ │ + sbcseq r3, ip, ip, lsl #17 │ │ │ │ + sbcseq r3, ip, ip, asr r8 │ │ │ │ + sbcseq r3, ip, ip, lsr #16 │ │ │ │ + ldrsheq r3, [ip], #124 @ 0x7c │ │ │ │ + sbcseq r3, ip, ip, asr #15 │ │ │ │ + smullseq r3, ip, ip, r7 │ │ │ │ + sbcseq r3, ip, ip, ror #14 │ │ │ │ + sbcseq r3, ip, ip, lsr r7 │ │ │ │ + sbcseq r3, ip, ip, lsl #14 │ │ │ │ + ldrsbeq r3, [ip], #108 @ 0x6c │ │ │ │ + sbcseq r3, ip, ip, lsr #13 │ │ │ │ + sbcseq r3, ip, ip, ror r6 │ │ │ │ + sbcseq r3, ip, ip, asr #12 │ │ │ │ + sbcseq r3, ip, ip, lsl r6 │ │ │ │ + sbcseq r3, ip, ip, ror #11 │ │ │ │ + ldrheq r3, [ip], #92 @ 0x5c │ │ │ │ + sbcseq r3, ip, ip, lsl #11 │ │ │ │ + sbcseq r3, ip, ip, asr r5 │ │ │ │ + sbcseq r3, ip, ip, lsr #10 │ │ │ │ + ldrsheq r3, [ip], #76 @ 0x4c │ │ │ │ + sbcseq r3, ip, ip, asr #9 │ │ │ │ + smullseq r3, ip, ip, r4 │ │ │ │ + sbcseq r3, ip, ip, ror #8 │ │ │ │ + sbcseq r3, ip, ip, lsr r4 │ │ │ │ + sbcseq r3, ip, ip, lsl #8 │ │ │ │ + ldrsbeq r3, [ip], #60 @ 0x3c │ │ │ │ + sbcseq r3, ip, ip, lsr #7 │ │ │ │ + sbcseq r3, ip, ip, ror r3 │ │ │ │ + sbcseq r3, ip, ip, asr #6 │ │ │ │ + sbcseq r3, ip, ip, lsl r3 │ │ │ │ + sbcseq r3, ip, ip, ror #5 │ │ │ │ + ldrheq r3, [ip], #44 @ 0x2c │ │ │ │ + sbcseq r3, ip, ip, lsl #5 │ │ │ │ + sbcseq r3, ip, ip, asr r2 │ │ │ │ + sbcseq r3, ip, ip, lsr #4 │ │ │ │ + ldrsheq r3, [ip], #28 │ │ │ │ + sbcseq r3, ip, ip, asr #3 │ │ │ │ + smullseq r3, ip, ip, r1 │ │ │ │ + sbcseq r3, ip, ip, ror #2 │ │ │ │ + sbcseq r3, ip, ip, lsr r1 │ │ │ │ + sbcseq r3, ip, ip, lsl #2 │ │ │ │ + ldrsbeq r3, [ip], #12 │ │ │ │ + sbcseq r3, ip, ip, lsr #1 │ │ │ │ + sbcseq r3, ip, ip, ror r0 │ │ │ │ + sbcseq r3, ip, ip, asr #32 │ │ │ │ + sbcseq r3, ip, ip, lsl r0 │ │ │ │ + sbcseq r2, ip, ip, ror #31 │ │ │ │ + ldrheq r2, [ip], #252 @ 0xfc │ │ │ │ + sbcseq r2, ip, ip, lsl #31 │ │ │ │ + sbcseq r2, ip, ip, asr pc │ │ │ │ + sbcseq r2, ip, ip, lsr #30 │ │ │ │ + ldrsheq r2, [ip], #236 @ 0xec │ │ │ │ + sbcseq r2, ip, ip, asr #29 │ │ │ │ + smullseq r2, ip, ip, lr │ │ │ │ + sbcseq r2, ip, ip, ror #28 │ │ │ │ + sbcseq r2, ip, ip, lsr lr │ │ │ │ + sbcseq r2, ip, ip, lsl #28 │ │ │ │ + ldrsbeq r2, [ip], #220 @ 0xdc │ │ │ │ + sbcseq r2, ip, ip, lsr #27 │ │ │ │ + sbcseq r2, ip, ip, ror sp │ │ │ │ + sbcseq r2, ip, ip, asr #26 │ │ │ │ + sbcseq r2, ip, ip, lsl sp │ │ │ │ + sbcseq r2, ip, ip, ror #25 │ │ │ │ + ldrheq r2, [ip], #204 @ 0xcc │ │ │ │ + sbcseq r2, ip, ip, lsl #25 │ │ │ │ + sbcseq r2, ip, ip, asr ip │ │ │ │ + sbcseq r2, ip, ip, lsr #24 │ │ │ │ + ldrsheq r2, [ip], #188 @ 0xbc │ │ │ │ + sbcseq r2, ip, ip, asr #23 │ │ │ │ + smullseq r2, ip, ip, fp │ │ │ │ + sbcseq r2, ip, ip, ror #22 │ │ │ │ + sbcseq r2, ip, ip, lsr fp │ │ │ │ + sbcseq r2, ip, ip, lsl #22 │ │ │ │ + ldrsbeq r2, [ip], #172 @ 0xac │ │ │ │ + sbcseq r2, ip, ip, lsr #21 │ │ │ │ + sbcseq r2, ip, ip, ror sl │ │ │ │ + sbcseq r2, ip, ip, asr #20 │ │ │ │ + sbcseq r2, ip, ip, lsl sl │ │ │ │ + sbcseq r2, ip, ip, ror #19 │ │ │ │ + ldrheq r2, [ip], #156 @ 0x9c │ │ │ │ + sbcseq r2, ip, ip, lsl #19 │ │ │ │ + sbcseq r2, ip, ip, asr r9 │ │ │ │ + sbcseq r2, ip, ip, lsr #18 │ │ │ │ + ldrsheq r2, [ip], #140 @ 0x8c │ │ │ │ + sbcseq r2, ip, ip, asr #17 │ │ │ │ + smullseq r2, ip, ip, r8 │ │ │ │ + sbcseq r2, ip, ip, ror #16 │ │ │ │ + sbcseq r2, ip, ip, lsr r8 │ │ │ │ + sbcseq r2, ip, ip, lsl #16 │ │ │ │ + ldrsbeq r2, [ip], #124 @ 0x7c │ │ │ │ + sbcseq r2, ip, ip, lsr #15 │ │ │ │ + sbcseq r2, ip, ip, ror r7 │ │ │ │ + sbcseq r2, ip, ip, asr #14 │ │ │ │ + sbcseq r2, ip, ip, lsl r7 │ │ │ │ + sbcseq r2, ip, ip, ror #13 │ │ │ │ + ldrheq r2, [ip], #108 @ 0x6c │ │ │ │ + sbcseq r2, ip, ip, lsl #13 │ │ │ │ + sbcseq r2, ip, ip, asr r6 │ │ │ │ + sbcseq r2, ip, ip, lsr #12 │ │ │ │ + ldrsheq r2, [ip], #92 @ 0x5c │ │ │ │ + sbcseq r2, ip, ip, asr #11 │ │ │ │ + smullseq r2, ip, ip, r5 │ │ │ │ + sbcseq r2, ip, ip, ror #10 │ │ │ │ + sbcseq r2, ip, ip, lsr r5 │ │ │ │ + sbcseq r2, ip, ip, lsl #10 │ │ │ │ + ldrsbeq r2, [ip], #76 @ 0x4c │ │ │ │ + sbcseq r2, ip, ip, lsr #9 │ │ │ │ + sbcseq r2, ip, ip, ror r4 │ │ │ │ + sbcseq r2, ip, ip, asr #8 │ │ │ │ + sbcseq r2, ip, ip, lsl r4 │ │ │ │ + sbcseq r2, ip, ip, ror #7 │ │ │ │ + ldrheq r2, [ip], #60 @ 0x3c │ │ │ │ + sbcseq r2, ip, ip, lsl #7 │ │ │ │ + sbcseq r2, ip, ip, asr r3 │ │ │ │ + sbcseq r2, ip, ip, lsr #6 │ │ │ │ + ldrsheq r2, [ip], #44 @ 0x2c │ │ │ │ + sbcseq r2, ip, ip, asr #5 │ │ │ │ + smullseq r2, ip, ip, r2 │ │ │ │ + sbcseq r2, ip, ip, ror #4 │ │ │ │ + sbcseq r2, ip, ip, lsr r2 │ │ │ │ + sbcseq r2, ip, ip, lsl #4 │ │ │ │ + ldrsbeq r2, [ip], #28 │ │ │ │ + sbcseq r2, ip, ip, lsr #3 │ │ │ │ + sbcseq r2, ip, ip, ror r1 │ │ │ │ + sbcseq r2, ip, ip, asr #2 │ │ │ │ + sbcseq r2, ip, ip, lsl r1 │ │ │ │ + sbcseq r2, ip, ip, ror #1 │ │ │ │ + ldrheq r2, [ip], #12 │ │ │ │ + sbcseq r2, ip, ip, lsl #1 │ │ │ │ + sbcseq r2, ip, ip, asr r0 │ │ │ │ + sbcseq r2, ip, ip, lsr #32 │ │ │ │ + ldrsheq r1, [ip], #252 @ 0xfc │ │ │ │ + sbcseq r1, ip, ip, asr #31 │ │ │ │ + smullseq r1, ip, ip, pc @ │ │ │ │ + sbcseq r1, ip, ip, ror #30 │ │ │ │ + sbcseq r1, ip, ip, lsr pc │ │ │ │ + sbcseq r1, ip, ip, lsl #30 │ │ │ │ + ldrsbeq r1, [ip], #236 @ 0xec │ │ │ │ + sbcseq r1, ip, ip, lsr #29 │ │ │ │ + sbcseq r1, ip, ip, ror lr │ │ │ │ + sbcseq r1, ip, ip, asr #28 │ │ │ │ + sbcseq r1, ip, ip, lsl lr │ │ │ │ + sbcseq r1, ip, ip, ror #27 │ │ │ │ + ldrheq r1, [ip], #220 @ 0xdc │ │ │ │ + sbcseq r1, ip, ip, lsl #27 │ │ │ │ + sbcseq r1, ip, r8, lsr sp │ │ │ │ + sbcseq r1, ip, r0, asr sp │ │ │ │ + sbcseq r1, ip, r0, lsl #26 │ │ │ │ + ldrsbeq r1, [ip], #196 @ 0xc4 │ │ │ │ + sbcseq r1, ip, r8, lsr #25 │ │ │ │ + sbcseq r1, ip, ip, ror ip │ │ │ │ + sbcseq r1, ip, r4, asr ip │ │ │ │ + sbcseq r1, ip, ip, lsr #24 │ │ │ │ + sbcseq r1, ip, r4, lsl #24 │ │ │ │ + sbcseq r1, ip, r0, ror #23 │ │ │ │ + ldrheq r1, [ip], #188 @ 0xbc │ │ │ │ + smullseq r1, ip, r8, fp │ │ │ │ + sbcseq r1, ip, r8, ror fp │ │ │ │ + sbcseq r1, ip, r4, asr fp │ │ │ │ + sbcseq r1, ip, r4, lsr fp │ │ │ │ + sbcseq r1, ip, r8, lsl fp │ │ │ │ + ldrsheq r1, [ip], #168 @ 0xa8 │ │ │ │ + ldrsbeq r1, [ip], #164 @ 0xa4 │ │ │ │ + sbcseq r1, ip, r4, lsr #21 │ │ │ │ + sbcseq r1, ip, r0, lsl #21 │ │ │ │ + sbcseq r1, ip, r0, ror #20 │ │ │ │ + sbcseq r1, ip, ip, lsr sl │ │ │ │ + sbcseq r1, ip, ip, lsl sl │ │ │ │ + ldrsheq r1, [ip], #156 @ 0x9c │ │ │ │ + ldrsbeq r1, [ip], #156 @ 0x9c │ │ │ │ + ldrheq r1, [ip], #156 @ 0x9c │ │ │ │ + smullseq r1, ip, ip, r9 │ │ │ │ + sbcseq r1, ip, ip, ror r9 │ │ │ │ + sbcseq r1, ip, ip, asr r9 │ │ │ │ + sbcseq r1, ip, ip, lsr r9 │ │ │ │ + sbcseq r1, ip, ip, lsl r9 │ │ │ │ + ldrsheq r1, [ip], #140 @ 0x8c │ │ │ │ + ldrsbeq r1, [ip], #140 @ 0x8c │ │ │ │ + ldrheq r1, [ip], #140 @ 0x8c │ │ │ │ + smullseq r1, ip, ip, r8 │ │ │ │ + sbcseq r1, ip, ip, ror r8 │ │ │ │ + sbcseq r1, ip, ip, asr r8 │ │ │ │ + sbcseq r1, ip, ip, lsr r8 │ │ │ │ + sbcseq r1, ip, ip, lsl r8 │ │ │ │ + ldrsheq r1, [ip], #124 @ 0x7c │ │ │ │ + ldrsbeq r1, [ip], #124 @ 0x7c │ │ │ │ + ldrheq r1, [ip], #124 @ 0x7c │ │ │ │ + smullseq r1, ip, ip, r7 │ │ │ │ + sbcseq r1, ip, ip, ror r7 │ │ │ │ + ldr r0, [pc, #-828] @ 4651a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 465190 │ │ │ │ + ldr r0, [pc, #-836] @ 4651a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 465194 │ │ │ │ + ldr r0, [pc, #-844] @ 4651ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 465198 │ │ │ │ + ldr r0, [pc, #-852] @ 4651b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 46519c │ │ │ │ + ldr r0, [pc, #-860] @ 4651b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 4651a0 │ │ │ │ + ldr r0, [pc, #-868] @ 4651b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 4651a4 │ │ │ │ + ldr r0, [pc, #-876] @ 4651bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 4651a8 │ │ │ │ + ldr r0, [pc, #-884] @ 4651c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 4651ac │ │ │ │ + ldr r0, [pc, #-892] @ 4651c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 4651b0 │ │ │ │ + ldr r0, [pc, #-900] @ 4651c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 4651b4 │ │ │ │ + ldr r0, [pc, #-908] @ 4651cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 4651b8 │ │ │ │ + ldr r0, [pc, #-916] @ 4651d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 4651bc │ │ │ │ + ldr r0, [pc, #-924] @ 4651d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 4651c0 │ │ │ │ + ldr r0, [pc, #-932] @ 4651d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 4651c4 │ │ │ │ + ldr r0, [pc, #-940] @ 4651dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 4651c8 │ │ │ │ + ldr r0, [pc, #-948] @ 4651e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 4651cc │ │ │ │ + ldr r0, [pc, #-956] @ 4651e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 4651d0 │ │ │ │ + ldr r0, [pc, #-964] @ 4651e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 4651d4 │ │ │ │ + ldr r0, [pc, #-972] @ 4651ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 4651d8 │ │ │ │ + ldr r0, [pc, #-980] @ 4651f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 4651dc │ │ │ │ + ldr r0, [pc, #-988] @ 4651f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 4651e0 │ │ │ │ + ldr r0, [pc, #-996] @ 4651f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 4651e4 │ │ │ │ + ldr r0, [pc, #-1004] @ 4651fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 4651e8 │ │ │ │ + ldr r0, [pc, #-1012] @ 465200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 4651ec │ │ │ │ + ldr r0, [pc, #-1020] @ 465204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 4651f0 │ │ │ │ + ldr r0, [pc, #-1028] @ 465208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 4651f4 │ │ │ │ + ldr r0, [pc, #-1036] @ 46520c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 4651f8 │ │ │ │ + ldr r0, [pc, #-1044] @ 465210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 4651fc │ │ │ │ + ldr r0, [pc, #-1052] @ 465214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 465200 │ │ │ │ + ldr r0, [pc, #-1060] @ 465218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 465204 │ │ │ │ + ldr r0, [pc, #-1068] @ 46521c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 465208 │ │ │ │ + ldr r0, [pc, #-1076] @ 465220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 46520c │ │ │ │ + ldr r0, [pc, #-1084] @ 465224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 465210 │ │ │ │ + ldr r0, [pc, #-1092] @ 465228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 465214 │ │ │ │ + ldr r0, [pc, #-1100] @ 46522c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 465218 │ │ │ │ + ldr r0, [pc, #-1108] @ 465230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 46521c │ │ │ │ + ldr r0, [pc, #-1116] @ 465234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 465220 │ │ │ │ + ldr r0, [pc, #-1124] @ 465238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 465224 │ │ │ │ + ldr r0, [pc, #-1132] @ 46523c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 465228 │ │ │ │ + ldr r0, [pc, #-1140] @ 465240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 46522c │ │ │ │ + ldr r0, [pc, #-1148] @ 465244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 465230 │ │ │ │ + ldr r0, [pc, #-1156] @ 465248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 465234 │ │ │ │ + ldr r0, [pc, #-1164] @ 46524c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 465238 │ │ │ │ + ldr r0, [pc, #-1172] @ 465250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 46523c │ │ │ │ + ldr r0, [pc, #-1180] @ 465254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 465240 │ │ │ │ + ldr r0, [pc, #-1188] @ 465258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 465244 │ │ │ │ + ldr r0, [pc, #-1196] @ 46525c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 465248 │ │ │ │ + ldr r0, [pc, #-1204] @ 465260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 46524c │ │ │ │ + ldr r0, [pc, #-1212] @ 465264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 465250 │ │ │ │ + ldr r0, [pc, #-1220] @ 465268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 465254 │ │ │ │ + ldr r0, [pc, #-1228] @ 46526c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 465258 │ │ │ │ + ldr r0, [pc, #-1236] @ 465270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 46525c │ │ │ │ + ldr r0, [pc, #-1244] @ 465274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 465260 │ │ │ │ + ldr r0, [pc, #-1252] @ 465278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 465264 │ │ │ │ + ldr r0, [pc, #-1260] @ 46527c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 465268 │ │ │ │ + ldr r0, [pc, #-1268] @ 465280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 46526c │ │ │ │ + ldr r0, [pc, #-1276] @ 465284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 465270 │ │ │ │ + ldr r0, [pc, #-1284] @ 465288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 465274 │ │ │ │ + ldr r0, [pc, #-1292] @ 46528c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 465278 │ │ │ │ + ldr r0, [pc, #-1300] @ 465290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 46527c │ │ │ │ + ldr r0, [pc, #-1308] @ 465294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 465280 │ │ │ │ + ldr r0, [pc, #-1316] @ 465298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 465284 │ │ │ │ + ldr r0, [pc, #-1324] @ 46529c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 465288 │ │ │ │ + ldr r0, [pc, #-1332] @ 4652a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 46528c │ │ │ │ + ldr r0, [pc, #-1340] @ 4652a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 465290 │ │ │ │ + ldr r0, [pc, #-1348] @ 4652a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 465294 │ │ │ │ + ldr r0, [pc, #-1356] @ 4652ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 465298 │ │ │ │ + ldr r0, [pc, #-1364] @ 4652b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 46529c │ │ │ │ + ldr r0, [pc, #-1372] @ 4652b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 4652a0 │ │ │ │ + ldr r0, [pc, #-1380] @ 4652b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 4652a4 │ │ │ │ + ldr r0, [pc, #-1388] @ 4652bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 4652a8 │ │ │ │ + ldr r0, [pc, #-1396] @ 4652c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 4652ac │ │ │ │ + ldr r0, [pc, #-1404] @ 4652c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 4652b0 │ │ │ │ + ldr r0, [pc, #-1412] @ 4652c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 4652b4 │ │ │ │ + ldr r0, [pc, #-1420] @ 4652cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 4652b8 │ │ │ │ + ldr r0, [pc, #-1428] @ 4652d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 4652bc │ │ │ │ + ldr r0, [pc, #-1436] @ 4652d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 4652c0 │ │ │ │ + ldr r0, [pc, #-1444] @ 4652d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 4652c4 │ │ │ │ + ldr r0, [pc, #-1452] @ 4652dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 4652c8 │ │ │ │ + ldr r0, [pc, #-1460] @ 4652e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 4652cc │ │ │ │ + ldr r0, [pc, #-1468] @ 4652e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 4652d0 │ │ │ │ + ldr r0, [pc, #-1476] @ 4652e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 4652d4 │ │ │ │ + ldr r0, [pc, #-1484] @ 4652ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 4652d8 │ │ │ │ + ldr r0, [pc, #-1492] @ 4652f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 4652dc │ │ │ │ + ldr r0, [pc, #-1500] @ 4652f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 4652e0 │ │ │ │ + ldr r0, [pc, #-1508] @ 4652f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 4652e4 │ │ │ │ + ldr r0, [pc, #-1516] @ 4652fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 4652e8 │ │ │ │ + ldr r0, [pc, #-1524] @ 465300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 4652ec │ │ │ │ + ldr r0, [pc, #-1532] @ 465304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 4652f0 │ │ │ │ + ldr r0, [pc, #-1540] @ 465308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 4652f4 │ │ │ │ + ldr r0, [pc, #-1548] @ 46530c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 4652f8 │ │ │ │ + ldr r0, [pc, #-1556] @ 465310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 4652fc │ │ │ │ + ldr r0, [pc, #-1564] @ 465314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 465300 │ │ │ │ + ldr r0, [pc, #-1572] @ 465318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 465304 │ │ │ │ + ldr r0, [pc, #-1580] @ 46531c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 465308 │ │ │ │ + ldr r0, [pc, #-1588] @ 465320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 46530c │ │ │ │ + ldr r0, [pc, #-1596] @ 465324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 465310 │ │ │ │ + ldr r0, [pc, #-1604] @ 465328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 465314 │ │ │ │ + ldr r0, [pc, #-1612] @ 46532c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 465318 │ │ │ │ + ldr r0, [pc, #-1620] @ 465330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 46531c │ │ │ │ + ldr r0, [pc, #-1628] @ 465334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 465320 │ │ │ │ + ldr r0, [pc, #-1636] @ 465338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 465324 │ │ │ │ + ldr r0, [pc, #-1644] @ 46533c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 465328 │ │ │ │ + ldr r0, [pc, #-1652] @ 465340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 46532c │ │ │ │ + ldr r0, [pc, #-1660] @ 465344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 465330 │ │ │ │ + ldr r0, [pc, #-1668] @ 465348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 465334 │ │ │ │ + ldr r0, [pc, #-1676] @ 46534c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 465338 │ │ │ │ + ldr r0, [pc, #-1684] @ 465350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 46533c │ │ │ │ + ldr r0, [pc, #-1692] @ 465354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 465340 │ │ │ │ + ldr r0, [pc, #-1700] @ 465358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 465344 │ │ │ │ + ldr r0, [pc, #-1708] @ 46535c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 465348 │ │ │ │ + ldr r0, [pc, #-1716] @ 465360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 46534c │ │ │ │ + ldr r0, [pc, #-1724] @ 465364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 465350 │ │ │ │ + ldr r0, [pc, #-1732] @ 465368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 465354 │ │ │ │ + ldr r0, [pc, #-1740] @ 46536c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 465358 │ │ │ │ + ldr r0, [pc, #-1748] @ 465370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 46535c │ │ │ │ + ldr r0, [pc, #-1756] @ 465374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 465360 │ │ │ │ + ldr r0, [pc, #-1764] @ 465378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 465364 │ │ │ │ + ldr r0, [pc, #-1772] @ 46537c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 465368 │ │ │ │ + ldr r0, [pc, #-1780] @ 465380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 46536c │ │ │ │ + ldr r0, [pc, #-1788] @ 465384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 465370 │ │ │ │ + ldr r0, [pc, #-1796] @ 465388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 465374 │ │ │ │ + ldr r0, [pc, #-1804] @ 46538c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 465378 │ │ │ │ + ldr r0, [pc, #-1812] @ 465390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 46537c │ │ │ │ + ldr r0, [pc, #-1820] @ 465394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 465380 │ │ │ │ + ldr r0, [pc, #-1828] @ 465398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 465384 │ │ │ │ + ldr r0, [pc, #-1836] @ 46539c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 465388 │ │ │ │ + ldr r0, [pc, #-1844] @ 4653a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 46538c │ │ │ │ + ldr r0, [pc, #-1852] @ 4653a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 465390 │ │ │ │ + ldr r0, [pc, #-1860] @ 4653a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 465394 │ │ │ │ + ldr r0, [pc, #-1868] @ 4653ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 465398 │ │ │ │ + ldr r0, [pc, #-1876] @ 4653b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 46539c │ │ │ │ + ldr r0, [pc, #-1884] @ 4653b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 4653a0 │ │ │ │ + ldr r0, [pc, #-1892] @ 4653b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 4653a4 │ │ │ │ + ldr r0, [pc, #-1900] @ 4653bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 4653a8 │ │ │ │ + ldr r0, [pc, #-1908] @ 4653c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 4653ac │ │ │ │ + ldr r0, [pc, #-1916] @ 4653c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 4653b0 │ │ │ │ + ldr r0, [pc, #-1924] @ 4653c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 4653b4 │ │ │ │ + ldr r0, [pc, #-1932] @ 4653cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 4653b8 │ │ │ │ + ldr r0, [pc, #-1940] @ 4653d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 4653bc │ │ │ │ + ldr r0, [pc, #-1948] @ 4653d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 4653c0 │ │ │ │ + ldr r0, [pc, #-1956] @ 4653d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 4653c4 │ │ │ │ + ldr r0, [pc, #-1964] @ 4653dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 4653c8 │ │ │ │ + ldr r0, [pc, #-1972] @ 4653e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 4653cc │ │ │ │ + ldr r0, [pc, #-1980] @ 4653e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 4653d0 │ │ │ │ + ldr r0, [pc, #-1988] @ 4653e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 4653d4 │ │ │ │ + ldr r0, [pc, #-1996] @ 4653ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 4653d8 │ │ │ │ + ldr r0, [pc, #-2004] @ 4653f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 4653dc │ │ │ │ + ldr r0, [pc, #-2012] @ 4653f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 4653e0 │ │ │ │ + ldr r0, [pc, #-2020] @ 4653f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 4653e4 │ │ │ │ + ldr r0, [pc, #-2028] @ 4653fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 4653e8 │ │ │ │ + ldr r0, [pc, #-2036] @ 465400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 4653ec │ │ │ │ + ldr r0, [pc, #-2044] @ 465404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 4653f0 │ │ │ │ + ldr r0, [pc, #-2052] @ 465408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 4653f4 │ │ │ │ + ldr r0, [pc, #-2060] @ 46540c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 4653f8 │ │ │ │ + ldr r0, [pc, #-2068] @ 465410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 4653fc │ │ │ │ + ldr r0, [pc, #-2076] @ 465414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 465400 │ │ │ │ + ldr r0, [pc, #-2084] @ 465418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 465404 │ │ │ │ + ldr r0, [pc, #-2092] @ 46541c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 465408 │ │ │ │ + ldr r0, [pc, #-2100] @ 465420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 46540c │ │ │ │ + ldr r0, [pc, #-2108] @ 465424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 465410 │ │ │ │ + ldr r0, [pc, #-2116] @ 465428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 465414 │ │ │ │ + ldr r0, [pc, #-2124] @ 46542c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 465418 │ │ │ │ + ldr r0, [pc, #-2132] @ 465430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 46541c │ │ │ │ + ldr r0, [pc, #-2140] @ 465434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 465420 │ │ │ │ + ldr r0, [pc, #-2148] @ 465438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 465424 │ │ │ │ + ldr r0, [pc, #-2156] @ 46543c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 465428 │ │ │ │ + ldr r0, [pc, #-2164] @ 465440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 46542c │ │ │ │ + ldr r0, [pc, #-2172] @ 465444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 465430 │ │ │ │ + ldr r0, [pc, #-2180] @ 465448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 465434 │ │ │ │ + ldr r0, [pc, #-2188] @ 46544c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 465438 │ │ │ │ + ldr r0, [pc, #-2196] @ 465450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 46543c │ │ │ │ + ldr r0, [pc, #-2204] @ 465454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 465440 │ │ │ │ + ldr r0, [pc, #-2212] @ 465458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 465444 │ │ │ │ + ldr r0, [pc, #-2220] @ 46545c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 465448 │ │ │ │ + ldr r0, [pc, #-2228] @ 465460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 46544c │ │ │ │ + ldr r0, [pc, #-2236] @ 465464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 465450 │ │ │ │ + ldr r0, [pc, #-2244] @ 465468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 465454 │ │ │ │ + ldr r0, [pc, #-2252] @ 46546c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 465458 │ │ │ │ + ldr r0, [pc, #-2260] @ 465470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 46545c │ │ │ │ + ldr r0, [pc, #-2268] @ 465474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 465460 │ │ │ │ + ldr r0, [pc, #-2276] @ 465478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 465464 │ │ │ │ + ldr r0, [pc, #-2284] @ 46547c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 465468 │ │ │ │ + ldr r0, [pc, #-2292] @ 465480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 46546c │ │ │ │ + ldr r0, [pc, #-2300] @ 465484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 465470 │ │ │ │ + ldr r0, [pc, #-2308] @ 465488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 465474 │ │ │ │ + ldr r0, [pc, #-2316] @ 46548c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 465478 │ │ │ │ + ldr r0, [pc, #-2324] @ 465490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 46547c │ │ │ │ + ldr r0, [pc, #-2332] @ 465494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 465480 │ │ │ │ + ldr r0, [pc, #-2340] @ 465498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 465484 │ │ │ │ + ldr r0, [pc, #-2348] @ 46549c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 465488 │ │ │ │ + ldr r0, [pc, #-2356] @ 4654a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 46548c │ │ │ │ + ldr r0, [pc, #-2364] @ 4654a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 465490 │ │ │ │ + ldr r0, [pc, #-2372] @ 4654a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 465494 │ │ │ │ + ldr r0, [pc, #-2380] @ 4654ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 465498 │ │ │ │ + ldr r0, [pc, #-2388] @ 4654b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 46549c │ │ │ │ + ldr r0, [pc, #-2396] @ 4654b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 4654a0 │ │ │ │ + ldr r0, [pc, #-2404] @ 4654b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 4654a4 │ │ │ │ + ldr r0, [pc, #-2412] @ 4654bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 4654a8 │ │ │ │ + ldr r0, [pc, #-2420] @ 4654c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 4654ac │ │ │ │ + ldr r0, [pc, #-2428] @ 4654c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 4654b0 │ │ │ │ + ldr r0, [pc, #-2436] @ 4654c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 4654b4 │ │ │ │ + ldr r0, [pc, #-2444] @ 4654cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 4654b8 │ │ │ │ + ldr r0, [pc, #-2452] @ 4654d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 4654bc │ │ │ │ + ldr r0, [pc, #-2460] @ 4654d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #676] @ 466108 │ │ │ │ + ldr r0, [pc, #676] @ 466120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #668] @ 46610c │ │ │ │ + ldr r0, [pc, #668] @ 466124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #660] @ 466110 │ │ │ │ + ldr r0, [pc, #660] @ 466128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #652] @ 466114 │ │ │ │ + ldr r0, [pc, #652] @ 46612c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #644] @ 466118 │ │ │ │ + ldr r0, [pc, #644] @ 466130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #636] @ 46611c │ │ │ │ + ldr r0, [pc, #636] @ 466134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #628] @ 466120 │ │ │ │ + ldr r0, [pc, #628] @ 466138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #620] @ 466124 │ │ │ │ + ldr r0, [pc, #620] @ 46613c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #612] @ 466128 │ │ │ │ + ldr r0, [pc, #612] @ 466140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #604] @ 46612c │ │ │ │ + ldr r0, [pc, #604] @ 466144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #596] @ 466130 │ │ │ │ + ldr r0, [pc, #596] @ 466148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #588] @ 466134 │ │ │ │ + ldr r0, [pc, #588] @ 46614c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #580] @ 466138 │ │ │ │ + ldr r0, [pc, #580] @ 466150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #572] @ 46613c │ │ │ │ + ldr r0, [pc, #572] @ 466154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #564] @ 466140 │ │ │ │ + ldr r0, [pc, #564] @ 466158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #556] @ 466144 │ │ │ │ + ldr r0, [pc, #556] @ 46615c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #548] @ 466148 │ │ │ │ + ldr r0, [pc, #548] @ 466160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #540] @ 46614c │ │ │ │ + ldr r0, [pc, #540] @ 466164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #532] @ 466150 │ │ │ │ + ldr r0, [pc, #532] @ 466168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #524] @ 466154 │ │ │ │ + ldr r0, [pc, #524] @ 46616c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #516] @ 466158 │ │ │ │ + ldr r0, [pc, #516] @ 466170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #508] @ 46615c │ │ │ │ + ldr r0, [pc, #508] @ 466174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #500] @ 466160 │ │ │ │ + ldr r0, [pc, #500] @ 466178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #492] @ 466164 │ │ │ │ + ldr r0, [pc, #492] @ 46617c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #484] @ 466168 │ │ │ │ + ldr r0, [pc, #484] @ 466180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #476] @ 46616c │ │ │ │ + ldr r0, [pc, #476] @ 466184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #468] @ 466170 │ │ │ │ + ldr r0, [pc, #468] @ 466188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #460] @ 466174 │ │ │ │ + ldr r0, [pc, #460] @ 46618c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #452] @ 466178 │ │ │ │ + ldr r0, [pc, #452] @ 466190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #444] @ 46617c │ │ │ │ + ldr r0, [pc, #444] @ 466194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #436] @ 466180 │ │ │ │ + ldr r0, [pc, #436] @ 466198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #428] @ 466184 │ │ │ │ + ldr r0, [pc, #428] @ 46619c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #420] @ 466188 │ │ │ │ + ldr r0, [pc, #420] @ 4661a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #412] @ 46618c │ │ │ │ + ldr r0, [pc, #412] @ 4661a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #404] @ 466190 │ │ │ │ + ldr r0, [pc, #404] @ 4661a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #396] @ 466194 │ │ │ │ + ldr r0, [pc, #396] @ 4661ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #388] @ 466198 │ │ │ │ + ldr r0, [pc, #388] @ 4661b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #380] @ 46619c │ │ │ │ + ldr r0, [pc, #380] @ 4661b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #372] @ 4661a0 │ │ │ │ + ldr r0, [pc, #372] @ 4661b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #364] @ 4661a4 │ │ │ │ + ldr r0, [pc, #364] @ 4661bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #356] @ 4661a8 │ │ │ │ + ldr r0, [pc, #356] @ 4661c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #348] @ 4661ac │ │ │ │ + ldr r0, [pc, #348] @ 4661c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #340] @ 4661b0 │ │ │ │ + ldr r0, [pc, #340] @ 4661c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #332] @ 4661b4 │ │ │ │ + ldr r0, [pc, #332] @ 4661cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #324] @ 4661b8 │ │ │ │ + ldr r0, [pc, #324] @ 4661d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #316] @ 4661bc │ │ │ │ + ldr r0, [pc, #316] @ 4661d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #308] @ 4661c0 │ │ │ │ + ldr r0, [pc, #308] @ 4661d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #300] @ 4661c4 │ │ │ │ + ldr r0, [pc, #300] @ 4661dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #292] @ 4661c8 │ │ │ │ + ldr r0, [pc, #292] @ 4661e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #284] @ 4661cc │ │ │ │ + ldr r0, [pc, #284] @ 4661e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #276] @ 4661d0 │ │ │ │ + ldr r0, [pc, #276] @ 4661e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #268] @ 4661d4 │ │ │ │ + ldr r0, [pc, #268] @ 4661ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #260] @ 4661d8 │ │ │ │ + ldr r0, [pc, #260] @ 4661f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #252] @ 4661dc │ │ │ │ + ldr r0, [pc, #252] @ 4661f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #244] @ 4661e0 │ │ │ │ + ldr r0, [pc, #244] @ 4661f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #236] @ 4661e4 │ │ │ │ + ldr r0, [pc, #236] @ 4661fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #228] @ 4661e8 │ │ │ │ + ldr r0, [pc, #228] @ 466200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r1, ip, r4, ror #14 │ │ │ │ - sbcseq r1, ip, r4, asr #14 │ │ │ │ - sbcseq r1, ip, r4, lsr #14 │ │ │ │ - sbcseq r1, ip, r4, lsl #14 │ │ │ │ - sbcseq r1, ip, r4, ror #13 │ │ │ │ - sbcseq r1, ip, r4, asr #13 │ │ │ │ - sbcseq r1, ip, r4, lsr #13 │ │ │ │ - sbcseq r1, ip, r4, lsl #13 │ │ │ │ - sbcseq r1, ip, r4, ror #12 │ │ │ │ - sbcseq r1, ip, r4, asr #12 │ │ │ │ - sbcseq r1, ip, r0, lsr #12 │ │ │ │ - ldrsheq r1, [ip], #92 @ 0x5c │ │ │ │ - ldrsbeq r1, [ip], #88 @ 0x58 │ │ │ │ - ldrheq r1, [ip], #84 @ 0x54 │ │ │ │ - smullseq r1, ip, r0, r5 │ │ │ │ - sbcseq r1, ip, ip, ror #10 │ │ │ │ - sbcseq r1, ip, r8, asr #10 │ │ │ │ - sbcseq r1, ip, r4, lsr #10 │ │ │ │ - sbcseq r1, ip, r0, lsl #10 │ │ │ │ - ldrsbeq r1, [ip], #76 @ 0x4c │ │ │ │ - ldrheq r1, [ip], #72 @ 0x48 │ │ │ │ - smullseq r1, ip, r4, r4 │ │ │ │ - sbcseq r1, ip, r0, ror r4 │ │ │ │ - sbcseq r1, ip, ip, asr #8 │ │ │ │ - sbcseq r1, ip, r8, lsr #8 │ │ │ │ - sbcseq r1, ip, r8, lsl #8 │ │ │ │ - sbcseq r1, ip, r4, ror #7 │ │ │ │ - sbcseq r1, ip, r0, asr #7 │ │ │ │ - smullseq r1, ip, ip, r3 │ │ │ │ - sbcseq r1, ip, r8, ror r3 │ │ │ │ - sbcseq r1, ip, r4, asr r3 │ │ │ │ - sbcseq r1, ip, ip, lsr #6 │ │ │ │ - sbcseq r1, ip, r8, lsl #6 │ │ │ │ - sbcseq r1, ip, r4, ror #5 │ │ │ │ - sbcseq r1, ip, r0, asr #5 │ │ │ │ - smullseq r1, ip, ip, r2 │ │ │ │ - sbcseq r1, ip, r4, ror r2 │ │ │ │ - sbcseq r1, ip, r0, asr #4 │ │ │ │ - sbcseq r1, ip, r8, lsl #4 │ │ │ │ - sbcseq r1, ip, r8, ror #3 │ │ │ │ - sbcseq r1, ip, r8, asr #3 │ │ │ │ - smullseq r1, ip, r8, r1 │ │ │ │ - sbcseq r1, ip, r8, ror #2 │ │ │ │ - sbcseq r1, ip, r8, lsr r1 │ │ │ │ - sbcseq r1, ip, r8, lsl #2 │ │ │ │ - ldrsbeq r1, [ip], #8 │ │ │ │ - sbcseq r1, ip, r0, lsr #1 │ │ │ │ - sbcseq r1, ip, r4, ror r0 │ │ │ │ - sbcseq r1, ip, r0, asr #32 │ │ │ │ - sbcseq r1, ip, ip, lsl r0 │ │ │ │ - sbcseq r1, ip, r0 │ │ │ │ - sbcseq r0, ip, r0, ror #31 │ │ │ │ - smullseq r7, ip, r8, r4 │ │ │ │ - ldrheq r0, [ip], #244 @ 0xf4 │ │ │ │ - smullseq r0, ip, r4, pc @ │ │ │ │ - ldrsheq r9, [fp], #60 @ 0x3c │ │ │ │ - ldrsheq r9, [fp], #48 @ 0x30 │ │ │ │ + sbcseq r1, ip, ip, asr r7 │ │ │ │ + sbcseq r1, ip, ip, lsr r7 │ │ │ │ + sbcseq r1, ip, ip, lsl r7 │ │ │ │ + ldrsheq r1, [ip], #108 @ 0x6c │ │ │ │ + ldrsbeq r1, [ip], #108 @ 0x6c │ │ │ │ + ldrheq r1, [ip], #108 @ 0x6c │ │ │ │ + smullseq r1, ip, ip, r6 │ │ │ │ + sbcseq r1, ip, ip, ror r6 │ │ │ │ + sbcseq r1, ip, ip, asr r6 │ │ │ │ + sbcseq r1, ip, ip, lsr r6 │ │ │ │ + sbcseq r1, ip, r8, lsl r6 │ │ │ │ + ldrsheq r1, [ip], #84 @ 0x54 │ │ │ │ + ldrsbeq r1, [ip], #80 @ 0x50 │ │ │ │ + sbcseq r1, ip, ip, lsr #11 │ │ │ │ + sbcseq r1, ip, r8, lsl #11 │ │ │ │ + sbcseq r1, ip, r4, ror #10 │ │ │ │ + sbcseq r1, ip, r0, asr #10 │ │ │ │ + sbcseq r1, ip, ip, lsl r5 │ │ │ │ + ldrsheq r1, [ip], #72 @ 0x48 │ │ │ │ + ldrsbeq r1, [ip], #68 @ 0x44 │ │ │ │ + ldrheq r1, [ip], #64 @ 0x40 │ │ │ │ + sbcseq r1, ip, ip, lsl #9 │ │ │ │ + sbcseq r1, ip, r8, ror #8 │ │ │ │ + sbcseq r1, ip, r4, asr #8 │ │ │ │ + sbcseq r1, ip, r0, lsr #8 │ │ │ │ + sbcseq r1, ip, r0, lsl #8 │ │ │ │ + ldrsbeq r1, [ip], #60 @ 0x3c │ │ │ │ + ldrheq r1, [ip], #56 @ 0x38 │ │ │ │ + smullseq r1, ip, r4, r3 │ │ │ │ + sbcseq r1, ip, r0, ror r3 │ │ │ │ + sbcseq r1, ip, ip, asr #6 │ │ │ │ + sbcseq r1, ip, r4, lsr #6 │ │ │ │ + sbcseq r1, ip, r0, lsl #6 │ │ │ │ + ldrsbeq r1, [ip], #44 @ 0x2c │ │ │ │ + ldrheq r1, [ip], #40 @ 0x28 │ │ │ │ + smullseq r1, ip, r4, r2 │ │ │ │ + sbcseq r1, ip, ip, ror #4 │ │ │ │ + sbcseq r1, ip, r8, lsr r2 │ │ │ │ + sbcseq r1, ip, r0, lsl #4 │ │ │ │ + sbcseq r1, ip, r0, ror #3 │ │ │ │ + sbcseq r1, ip, r0, asr #3 │ │ │ │ + smullseq r1, ip, r0, r1 │ │ │ │ + sbcseq r1, ip, r0, ror #2 │ │ │ │ + sbcseq r1, ip, r0, lsr r1 │ │ │ │ + sbcseq r1, ip, r0, lsl #2 │ │ │ │ + ldrsbeq r1, [ip], #0 │ │ │ │ + smullseq r1, ip, r8, r0 │ │ │ │ + sbcseq r1, ip, ip, rrx │ │ │ │ + sbcseq r1, ip, r8, lsr r0 │ │ │ │ + sbcseq r1, ip, r4, lsl r0 │ │ │ │ + ldrsheq r0, [ip], #248 @ 0xf8 │ │ │ │ + ldrsbeq r0, [ip], #248 @ 0xf8 │ │ │ │ + smullseq r7, ip, r0, r4 │ │ │ │ + sbcseq r0, ip, ip, lsr #31 │ │ │ │ + sbcseq r0, ip, ip, lsl #31 │ │ │ │ + ldrsheq r9, [fp], #52 @ 0x34 │ │ │ │ + sbcseq r9, fp, r8, ror #7 │ │ │ │ cmp r0, #80 @ 0x50 │ │ │ │ - bhi 466294 │ │ │ │ - ldr r3, [pc, #228] @ 4662e0 │ │ │ │ + bhi 4662ac │ │ │ │ + ldr r3, [pc, #228] @ 4662f8 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #80 @ 0x50 │ │ │ │ - bhi 466210 │ │ │ │ + bhi 466228 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #204] @ 4662e4 │ │ │ │ + ldr r0, [pc, #204] @ 4662fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #196] @ 4662e8 │ │ │ │ + ldr r0, [pc, #196] @ 466300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #188] @ 4662ec │ │ │ │ + ldr r0, [pc, #188] @ 466304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #180] @ 4662f0 │ │ │ │ + ldr r0, [pc, #180] @ 466308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #172] @ 4662f4 │ │ │ │ + ldr r0, [pc, #172] @ 46630c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #164] @ 4662f8 │ │ │ │ + ldr r0, [pc, #164] @ 466310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #156] @ 4662fc │ │ │ │ + ldr r0, [pc, #156] @ 466314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #148] @ 466300 │ │ │ │ + ldr r0, [pc, #148] @ 466318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #140] @ 466304 │ │ │ │ + ldr r0, [pc, #140] @ 46631c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #132] @ 466308 │ │ │ │ + ldr r0, [pc, #132] @ 466320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #124] @ 46630c │ │ │ │ + ldr r0, [pc, #124] @ 466324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #124 @ 0x7c │ │ │ │ - beq 4662b0 │ │ │ │ + beq 4662c8 │ │ │ │ cmp r0, #128 @ 0x80 │ │ │ │ - bne 4662d4 │ │ │ │ - ldr r0, [pc, #100] @ 466310 │ │ │ │ + bne 4662ec │ │ │ │ + ldr r0, [pc, #100] @ 466328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #92] @ 466314 │ │ │ │ + ldr r0, [pc, #92] @ 46632c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #84] @ 466318 │ │ │ │ + ldr r0, [pc, #84] @ 466330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #76] @ 46631c │ │ │ │ + ldr r0, [pc, #76] @ 466334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #68] @ 466320 │ │ │ │ + ldr r0, [pc, #68] @ 466338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ smlalbteq r1, r1, r4, r1 @ │ │ │ │ - ldrsbeq r9, [fp], #44 @ 0x2c │ │ │ │ - sbcseq r7, ip, r8, lsl r4 │ │ │ │ - sbcseq r7, ip, r4, ror #6 │ │ │ │ + ldrsbeq r9, [fp], #36 @ 0x24 │ │ │ │ + sbcseq r7, ip, r0, lsl r4 │ │ │ │ + sbcseq r7, ip, ip, asr r3 │ │ │ │ + sbcseq r7, ip, ip, asr r3 │ │ │ │ sbcseq r7, ip, r4, ror #6 │ │ │ │ sbcseq r7, ip, ip, ror #6 │ │ │ │ sbcseq r7, ip, r4, ror r3 │ │ │ │ sbcseq r7, ip, ip, ror r3 │ │ │ │ - sbcseq r7, ip, r4, lsl #7 │ │ │ │ + sbcseq r7, ip, ip, lsl #7 │ │ │ │ + smullseq r7, ip, r0, r3 │ │ │ │ smullseq r7, ip, r4, r3 │ │ │ │ - smullseq r7, ip, r8, r3 │ │ │ │ - smullseq r7, ip, ip, r3 │ │ │ │ - ldrheq r7, [ip], #60 @ 0x3c │ │ │ │ - smullseq r7, ip, ip, r3 │ │ │ │ ldrheq r7, [ip], #52 @ 0x34 │ │ │ │ - ldrheq r7, [ip], #32 │ │ │ │ - sbcseq r9, fp, r8, lsl r2 │ │ │ │ + smullseq r7, ip, r4, r3 │ │ │ │ + sbcseq r7, ip, ip, lsr #7 │ │ │ │ + sbcseq r7, ip, r8, lsr #5 │ │ │ │ + sbcseq r9, fp, r0, lsl r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r1, #80 @ 0x50 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - bhi 466610 │ │ │ │ - ldr r3, [pc, #1504] @ 466934 │ │ │ │ + bhi 466628 │ │ │ │ + ldr r3, [pc, #1504] @ 46694c │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #80 @ 0x50 │ │ │ │ - bhi 46639c │ │ │ │ + bhi 4663b4 │ │ │ │ ldrb r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1480] @ 466938 │ │ │ │ + ldr r2, [pc, #1480] @ 466950 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1464] @ 46693c │ │ │ │ + ldr r2, [pc, #1464] @ 466954 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1436] @ 466940 │ │ │ │ + ldr r2, [pc, #1436] @ 466958 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r2, [pc, #1404] @ 466944 │ │ │ │ + ldr r2, [pc, #1404] @ 46695c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1388] @ 466948 │ │ │ │ + ldr r2, [pc, #1388] @ 466960 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 466388 │ │ │ │ - ldr r2, [pc, #1376] @ 46694c │ │ │ │ + b 4663a0 │ │ │ │ + ldr r2, [pc, #1376] @ 466964 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1360] @ 466950 │ │ │ │ + ldr r3, [pc, #1360] @ 466968 │ │ │ │ and r7, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r7, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 466680 │ │ │ │ + bhi 466698 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1328] @ 466954 │ │ │ │ - ldr r7, [pc, #1328] @ 466958 │ │ │ │ + ldr r2, [pc, #1328] @ 46696c │ │ │ │ + ldr r7, [pc, #1328] @ 466970 │ │ │ │ lsr r8, r5, #2 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ add r7, pc, r7 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1284] @ 46695c │ │ │ │ + ldr r2, [pc, #1284] @ 466974 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r8, #-268435456 @ 0xf0000000 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1244] @ 466960 │ │ │ │ + ldr r2, [pc, #1244] @ 466978 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ lsr r5, r5, #30 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 466918 │ │ │ │ + beq 466930 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 4667a4 │ │ │ │ + beq 4667bc │ │ │ │ cmp r5, #0 │ │ │ │ - bne 466924 │ │ │ │ - ldr r2, [pc, #1196] @ 466964 │ │ │ │ + bne 46693c │ │ │ │ + ldr r2, [pc, #1196] @ 46697c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1172] @ 466968 │ │ │ │ + ldr r2, [pc, #1172] @ 466980 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1156] @ 46696c │ │ │ │ + ldr r2, [pc, #1156] @ 466984 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1136] @ 466970 │ │ │ │ + ldr r2, [pc, #1136] @ 466988 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1116] @ 466974 │ │ │ │ + ldr r3, [pc, #1116] @ 46698c │ │ │ │ lsr r7, r5, #27 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r7, #5 │ │ │ │ cmp r2, #11 │ │ │ │ - bhi 46672c │ │ │ │ + bhi 466744 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1084] @ 466978 │ │ │ │ + ldr r2, [pc, #1084] @ 466990 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1068] @ 46697c │ │ │ │ + ldr r2, [pc, #1068] @ 466994 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ - b 46638c │ │ │ │ - ldr r2, [pc, #1052] @ 466980 │ │ │ │ + b 4663a4 │ │ │ │ + ldr r2, [pc, #1052] @ 466998 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1036] @ 466984 │ │ │ │ + ldr r2, [pc, #1036] @ 46699c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ lsr r3, r5, #2 │ │ │ │ - b 46638c │ │ │ │ - ldr r2, [pc, #1020] @ 466988 │ │ │ │ + b 4663a4 │ │ │ │ + ldr r2, [pc, #1020] @ 4669a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1004] @ 46698c │ │ │ │ + ldr r2, [pc, #1004] @ 4669a4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 466388 │ │ │ │ - ldr r2, [pc, #992] @ 466990 │ │ │ │ + b 4663a0 │ │ │ │ + ldr r2, [pc, #992] @ 4669a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #976] @ 466994 │ │ │ │ + ldr r2, [pc, #976] @ 4669ac │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #952] @ 466998 │ │ │ │ + ldr r2, [pc, #952] @ 4669b0 │ │ │ │ lsr r5, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r6 │ │ │ │ and r5, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r5, #31 │ │ │ │ - beq 466674 │ │ │ │ - ldr r2, [pc, #916] @ 46699c │ │ │ │ + beq 46668c │ │ │ │ + ldr r2, [pc, #916] @ 4669b4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ - b 466388 │ │ │ │ + b 4663a0 │ │ │ │ cmp r1, #124 @ 0x7c │ │ │ │ - beq 466648 │ │ │ │ + beq 466660 │ │ │ │ cmp r1, #128 @ 0x80 │ │ │ │ - bne 46639c │ │ │ │ - ldr r2, [pc, #888] @ 4669a0 │ │ │ │ + bne 4663b4 │ │ │ │ + ldr r2, [pc, #888] @ 4669b8 │ │ │ │ and r5, r5, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 466668 │ │ │ │ - ldr r2, [pc, #864] @ 4669a4 │ │ │ │ + beq 466680 │ │ │ │ + ldr r2, [pc, #864] @ 4669bc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 466608 │ │ │ │ - ldr r2, [pc, #856] @ 4669a8 │ │ │ │ + b 466620 │ │ │ │ + ldr r2, [pc, #856] @ 4669c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #844] @ 4669ac │ │ │ │ + ldr r2, [pc, #844] @ 4669c4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 466388 │ │ │ │ - ldr r2, [pc, #832] @ 4669b0 │ │ │ │ + b 4663a0 │ │ │ │ + ldr r2, [pc, #832] @ 4669c8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 4664b8 │ │ │ │ - ldr r2, [pc, #824] @ 4669b4 │ │ │ │ + b 4664d0 │ │ │ │ + ldr r2, [pc, #824] @ 4669cc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 4664b8 │ │ │ │ - ldr r2, [pc, #816] @ 4669b8 │ │ │ │ + b 4664d0 │ │ │ │ + ldr r2, [pc, #816] @ 4669d0 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #796] @ 4669bc │ │ │ │ + ldr r2, [pc, #796] @ 4669d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 4668dc │ │ │ │ - ldr r2, [pc, #768] @ 4669c0 │ │ │ │ + bne 4668f4 │ │ │ │ + ldr r2, [pc, #768] @ 4669d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #752] @ 4669c4 │ │ │ │ + ldr r2, [pc, #752] @ 4669dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 4668c4 │ │ │ │ - ldr r2, [pc, #724] @ 4669c8 │ │ │ │ + bne 4668dc │ │ │ │ + ldr r2, [pc, #724] @ 4669e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #708] @ 4669cc │ │ │ │ + ldr r2, [pc, #708] @ 4669e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 4668b8 │ │ │ │ - ldr r2, [pc, #680] @ 4669d0 │ │ │ │ + bne 4668d0 │ │ │ │ + ldr r2, [pc, #680] @ 4669e8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 4664b8 │ │ │ │ - ldr r2, [pc, #672] @ 4669d4 │ │ │ │ + b 4664d0 │ │ │ │ + ldr r2, [pc, #672] @ 4669ec │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #652] @ 4669d8 │ │ │ │ + ldr r2, [pc, #652] @ 4669f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 466900 │ │ │ │ - ldr r2, [pc, #624] @ 4669dc │ │ │ │ + bne 466918 │ │ │ │ + ldr r2, [pc, #624] @ 4669f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #608] @ 4669e0 │ │ │ │ + ldr r2, [pc, #608] @ 4669f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 4668f4 │ │ │ │ - ldr r2, [pc, #580] @ 4669e4 │ │ │ │ + bne 46690c │ │ │ │ + ldr r2, [pc, #580] @ 4669fc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 4664b8 │ │ │ │ - ldr r2, [pc, #572] @ 4669e8 │ │ │ │ + b 4664d0 │ │ │ │ + ldr r2, [pc, #572] @ 466a00 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 4664b8 │ │ │ │ - ldr r2, [pc, #564] @ 4669ec │ │ │ │ + b 4664d0 │ │ │ │ + ldr r2, [pc, #564] @ 466a04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 466698 │ │ │ │ - ldr r2, [pc, #544] @ 4669f0 │ │ │ │ + b 4666b0 │ │ │ │ + ldr r2, [pc, #544] @ 466a08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 466698 │ │ │ │ - ldr r2, [pc, #524] @ 4669f4 │ │ │ │ + b 4666b0 │ │ │ │ + ldr r2, [pc, #524] @ 466a0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 466698 │ │ │ │ - ldr r2, [pc, #504] @ 4669f8 │ │ │ │ + b 4666b0 │ │ │ │ + ldr r2, [pc, #504] @ 466a10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 466698 │ │ │ │ - ldr r2, [pc, #484] @ 4669fc │ │ │ │ + b 4666b0 │ │ │ │ + ldr r2, [pc, #484] @ 466a14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 466744 │ │ │ │ - ldr r2, [pc, #464] @ 466a00 │ │ │ │ + b 46675c │ │ │ │ + ldr r2, [pc, #464] @ 466a18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 466744 │ │ │ │ - ldr r2, [pc, #444] @ 466a04 │ │ │ │ + b 46675c │ │ │ │ + ldr r2, [pc, #444] @ 466a1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 466744 │ │ │ │ - ldr r2, [pc, #424] @ 466a08 │ │ │ │ + b 46675c │ │ │ │ + ldr r2, [pc, #424] @ 466a20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 466744 │ │ │ │ - ldr r2, [pc, #404] @ 466a0c │ │ │ │ + b 46675c │ │ │ │ + ldr r2, [pc, #404] @ 466a24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 466744 │ │ │ │ - ldr r2, [pc, #384] @ 466a10 │ │ │ │ + b 46675c │ │ │ │ + ldr r2, [pc, #384] @ 466a28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 466744 │ │ │ │ - ldr r2, [pc, #364] @ 466a14 │ │ │ │ + b 46675c │ │ │ │ + ldr r2, [pc, #364] @ 466a2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 466744 │ │ │ │ - ldr r2, [pc, #344] @ 466a18 │ │ │ │ + b 46675c │ │ │ │ + ldr r2, [pc, #344] @ 466a30 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 4664b8 │ │ │ │ - ldr r2, [pc, #336] @ 466a1c │ │ │ │ + b 4664d0 │ │ │ │ + ldr r2, [pc, #336] @ 466a34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 466700 │ │ │ │ - ldr r2, [pc, #316] @ 466a20 │ │ │ │ + b 466718 │ │ │ │ + ldr r2, [pc, #316] @ 466a38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 4666cc │ │ │ │ - ldr r2, [pc, #296] @ 466a24 │ │ │ │ + b 4666e4 │ │ │ │ + ldr r2, [pc, #296] @ 466a3c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 4664b8 │ │ │ │ - ldr r2, [pc, #288] @ 466a28 │ │ │ │ + b 4664d0 │ │ │ │ + ldr r2, [pc, #288] @ 466a40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 53dcc <__fprintf_chk@plt> │ │ │ │ - b 466778 │ │ │ │ - ldr r2, [pc, #268] @ 466a2c │ │ │ │ + b 466790 │ │ │ │ + ldr r2, [pc, #268] @ 466a44 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 4664b8 │ │ │ │ - ldr r2, [pc, #260] @ 466a30 │ │ │ │ + b 4664d0 │ │ │ │ + ldr r2, [pc, #260] @ 466a48 │ │ │ │ mov r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 466388 │ │ │ │ + b 4663a0 │ │ │ │ strheq r1, [r1, #-13] │ │ │ │ - sbcseq r7, ip, r8, lsr r3 │ │ │ │ - sbcseq r8, sp, ip, lsr r7 │ │ │ │ - sbcseq r9, fp, ip, lsl #4 │ │ │ │ - ldrsheq r7, [ip], #32 │ │ │ │ - sbcseq r8, sp, r4, ror #13 │ │ │ │ - ldrsbeq r7, [ip], #44 @ 0x2c │ │ │ │ + sbcseq r7, ip, r0, lsr r3 │ │ │ │ + sbcseq r8, sp, r4, lsr r7 │ │ │ │ + sbcseq r9, fp, r4, lsl #4 │ │ │ │ + sbcseq r7, ip, r8, ror #5 │ │ │ │ + ldrsbeq r8, [sp], #108 @ 0x6c │ │ │ │ + ldrsbeq r7, [ip], #36 @ 0x24 │ │ │ │ qdaddeq r1, lr, r1 │ │ │ │ - sbcseq r7, ip, r0, asr r3 │ │ │ │ - sbcseq r8, sp, ip, lsl #13 │ │ │ │ - sbcseq r7, ip, r8, lsr r3 │ │ │ │ - sbcseq r7, ip, r8, lsr #6 │ │ │ │ - sbcseq r7, ip, r4, lsl r3 │ │ │ │ - sbcseq r7, ip, ip, lsr #6 │ │ │ │ - ldrsbeq r8, [sp], #88 @ 0x58 │ │ │ │ - sbcseq r7, ip, r8, asr #3 │ │ │ │ + sbcseq r7, ip, r8, asr #6 │ │ │ │ + sbcseq r8, sp, r4, lsl #13 │ │ │ │ + sbcseq r7, ip, r0, lsr r3 │ │ │ │ + sbcseq r7, ip, r0, lsr #6 │ │ │ │ + sbcseq r7, ip, ip, lsl #6 │ │ │ │ + sbcseq r7, ip, r4, lsr #6 │ │ │ │ + ldrsbeq r8, [sp], #80 @ 0x50 │ │ │ │ + sbcseq r7, ip, r0, asr #3 │ │ │ │ cmpeq r1, lr, asr #30 │ │ │ │ - sbcseq r0, ip, r8, lsl r1 │ │ │ │ - sbcseq r8, sp, r0, ror r5 │ │ │ │ - sbcseq r0, ip, r4, lsl #2 │ │ │ │ - sbcseq r8, sp, r8, asr #10 │ │ │ │ - sbcseq r7, ip, r4, ror #6 │ │ │ │ - sbcseq r8, sp, r0, lsr #10 │ │ │ │ - ldrsbeq r7, [ip], #4 │ │ │ │ - ldrsheq r8, [sp], #76 @ 0x4c │ │ │ │ - ldrheq r7, [ip], #4 │ │ │ │ - sbcseq fp, sl, ip, ror #29 │ │ │ │ - ldrsbeq r7, [ip], #36 @ 0x24 │ │ │ │ - ldrheq fp, [sl], #224 @ 0xe0 │ │ │ │ - sbcseq r0, ip, r8, asr r6 │ │ │ │ - sbcseq r8, sp, r0, ror #8 │ │ │ │ - smullseq r7, ip, ip, r2 │ │ │ │ - sbcseq r7, ip, ip, lsr #32 │ │ │ │ - sbcseq fp, sl, r8, ror #28 │ │ │ │ - sbcseq r7, ip, r8, rrx │ │ │ │ + sbcseq r0, ip, r0, lsl r1 │ │ │ │ + sbcseq r8, sp, r8, ror #10 │ │ │ │ + ldrsheq r0, [ip], #12 │ │ │ │ + sbcseq r8, sp, r0, asr #10 │ │ │ │ + sbcseq r7, ip, ip, asr r3 │ │ │ │ + sbcseq r8, sp, r8, lsl r5 │ │ │ │ + sbcseq r7, ip, ip, asr #1 │ │ │ │ + ldrsheq r8, [sp], #68 @ 0x44 │ │ │ │ + sbcseq r7, ip, ip, lsr #1 │ │ │ │ + sbcseq fp, sl, r4, ror #29 │ │ │ │ + sbcseq r7, ip, ip, asr #5 │ │ │ │ + sbcseq fp, sl, r8, lsr #29 │ │ │ │ + sbcseq r0, ip, r0, asr r6 │ │ │ │ + sbcseq r8, sp, r8, asr r4 │ │ │ │ + smullseq r7, ip, r4, r2 │ │ │ │ + sbcseq r7, ip, r4, lsr #32 │ │ │ │ + sbcseq fp, sl, r0, ror #28 │ │ │ │ sbcseq r7, ip, r0, rrx │ │ │ │ - sbcseq r7, ip, r4, rrx │ │ │ │ sbcseq r7, ip, r8, asr r0 │ │ │ │ + sbcseq r7, ip, ip, asr r0 │ │ │ │ sbcseq r7, ip, r0, asr r0 │ │ │ │ sbcseq r7, ip, r8, asr #32 │ │ │ │ - ldrheq fp, [sl], #220 @ 0xdc │ │ │ │ - sbcseq r7, ip, r0, asr r1 │ │ │ │ - rsceq r3, r0, r0, asr #3 │ │ │ │ - sbcseq r7, ip, ip, lsr r1 │ │ │ │ - sbcseq r7, ip, r0, asr #2 │ │ │ │ sbcseq r7, ip, r0, asr #32 │ │ │ │ - sbcseq r6, ip, r4, asr #30 │ │ │ │ - sbcseq r6, ip, r0, lsr #30 │ │ │ │ - ldrsheq r6, [ip], #236 @ 0xec │ │ │ │ - ldrsbeq r6, [ip], #232 @ 0xe8 │ │ │ │ - sbcseq r7, ip, r0, rrx │ │ │ │ - sbcseq r7, ip, r0, lsr r0 │ │ │ │ - sbcseq r7, ip, r4, asr #32 │ │ │ │ - sbcseq r6, ip, r8, ror #31 │ │ │ │ - ldrheq r6, [ip], #252 @ 0xfc │ │ │ │ - smullseq r6, ip, r8, pc @ │ │ │ │ - sbcseq r6, ip, ip, ror #30 │ │ │ │ - ldrheq r6, [ip], #232 @ 0xe8 │ │ │ │ - sbcseq r6, ip, r4, lsl #29 │ │ │ │ - sbcseq r6, ip, r8, asr #28 │ │ │ │ - sbcseq r6, ip, ip, ror #31 │ │ │ │ - ldrheq r9, [sp], #220 @ 0xdc │ │ │ │ - ldrheq r6, [ip], #232 @ 0xe8 │ │ │ │ - sbcseq fp, sl, r4, asr #23 │ │ │ │ + ldrheq fp, [sl], #212 @ 0xd4 │ │ │ │ + sbcseq r7, ip, r8, asr #2 │ │ │ │ + strheq r3, [r0], #24 @ │ │ │ │ + sbcseq r7, ip, r4, lsr r1 │ │ │ │ + sbcseq r7, ip, r8, lsr r1 │ │ │ │ + sbcseq r7, ip, r8, lsr r0 │ │ │ │ + sbcseq r6, ip, ip, lsr pc │ │ │ │ + sbcseq r6, ip, r8, lsl pc │ │ │ │ + ldrsheq r6, [ip], #228 @ 0xe4 │ │ │ │ + ldrsbeq r6, [ip], #224 @ 0xe0 │ │ │ │ + sbcseq r7, ip, r8, asr r0 │ │ │ │ + sbcseq r7, ip, r8, lsr #32 │ │ │ │ + sbcseq r7, ip, ip, lsr r0 │ │ │ │ + sbcseq r6, ip, r0, ror #31 │ │ │ │ + ldrheq r6, [ip], #244 @ 0xf4 │ │ │ │ + smullseq r6, ip, r0, pc @ │ │ │ │ + sbcseq r6, ip, r4, ror #30 │ │ │ │ + ldrheq r6, [ip], #224 @ 0xe0 │ │ │ │ + sbcseq r6, ip, ip, ror lr │ │ │ │ + sbcseq r6, ip, r0, asr #28 │ │ │ │ + sbcseq r6, ip, r4, ror #31 │ │ │ │ + ldrheq r9, [sp], #212 @ 0xd4 │ │ │ │ + ldrheq r6, [ip], #224 @ 0xe0 │ │ │ │ + ldrheq fp, [sl], #188 @ 0xbc │ │ │ │ cmp r0, #9728 @ 0x2600 │ │ │ │ - bhi 466a74 │ │ │ │ + bhi 466a8c │ │ │ │ cmp r0, #255 @ 0xff │ │ │ │ - bls 46e7a4 │ │ │ │ - ldr r3, [pc, #2484] @ 467400 │ │ │ │ + bls 46e7bc │ │ │ │ + ldr r3, [pc, #2484] @ 467418 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #9472 @ 0x2500 │ │ │ │ - bhi 466a68 │ │ │ │ + bhi 466a80 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2452] @ 467404 │ │ │ │ + ldr r0, [pc, #2452] @ 46741c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ sub r0, r0, #13120 @ 0x3340 │ │ │ │ sub r0, r0, #28 │ │ │ │ lsl r3, r0, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #3232 @ 0xca0 │ │ │ │ - bhi 46e7c4 │ │ │ │ - ldr r3, [pc, #2420] @ 467408 │ │ │ │ + bhi 46e7dc │ │ │ │ + ldr r3, [pc, #2420] @ 467420 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #3232 @ 0xca0 │ │ │ │ - bhi 466aac │ │ │ │ + bhi 466ac4 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2392] @ 46740c │ │ │ │ + ldr r0, [pc, #2392] @ 467424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 467410 │ │ │ │ + ldr r0, [pc, #2384] @ 467428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 467414 │ │ │ │ + ldr r0, [pc, #2376] @ 46742c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 467418 │ │ │ │ + ldr r0, [pc, #2368] @ 467430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 46741c │ │ │ │ + ldr r0, [pc, #2360] @ 467434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 467420 │ │ │ │ + ldr r0, [pc, #2352] @ 467438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 467424 │ │ │ │ + ldr r0, [pc, #2344] @ 46743c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 467428 │ │ │ │ + ldr r0, [pc, #2336] @ 467440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 46742c │ │ │ │ + ldr r0, [pc, #2328] @ 467444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 467430 │ │ │ │ + ldr r0, [pc, #2320] @ 467448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 467434 │ │ │ │ + ldr r0, [pc, #2312] @ 46744c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 467438 │ │ │ │ + ldr r0, [pc, #2304] @ 467450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 46743c │ │ │ │ + ldr r0, [pc, #2296] @ 467454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 467440 │ │ │ │ + ldr r0, [pc, #2288] @ 467458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 467444 │ │ │ │ + ldr r0, [pc, #2280] @ 46745c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 467448 │ │ │ │ + ldr r0, [pc, #2272] @ 467460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 46744c │ │ │ │ + ldr r0, [pc, #2264] @ 467464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 467450 │ │ │ │ + ldr r0, [pc, #2256] @ 467468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 467454 │ │ │ │ + ldr r0, [pc, #2248] @ 46746c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 467458 │ │ │ │ + ldr r0, [pc, #2240] @ 467470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 46745c │ │ │ │ + ldr r0, [pc, #2232] @ 467474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 467460 │ │ │ │ + ldr r0, [pc, #2224] @ 467478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 467464 │ │ │ │ + ldr r0, [pc, #2216] @ 46747c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 467468 │ │ │ │ + ldr r0, [pc, #2208] @ 467480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 46746c │ │ │ │ + ldr r0, [pc, #2200] @ 467484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 467470 │ │ │ │ + ldr r0, [pc, #2192] @ 467488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 467474 │ │ │ │ + ldr r0, [pc, #2184] @ 46748c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 467478 │ │ │ │ + ldr r0, [pc, #2176] @ 467490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 46747c │ │ │ │ + ldr r0, [pc, #2168] @ 467494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 467480 │ │ │ │ + ldr r0, [pc, #2160] @ 467498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 467484 │ │ │ │ + ldr r0, [pc, #2152] @ 46749c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 467488 │ │ │ │ + ldr r0, [pc, #2144] @ 4674a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 46748c │ │ │ │ + ldr r0, [pc, #2136] @ 4674a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 467490 │ │ │ │ + ldr r0, [pc, #2128] @ 4674a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 467494 │ │ │ │ + ldr r0, [pc, #2120] @ 4674ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 467498 │ │ │ │ + ldr r0, [pc, #2112] @ 4674b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 46749c │ │ │ │ + ldr r0, [pc, #2104] @ 4674b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 4674a0 │ │ │ │ + ldr r0, [pc, #2096] @ 4674b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 4674a4 │ │ │ │ + ldr r0, [pc, #2088] @ 4674bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 4674a8 │ │ │ │ + ldr r0, [pc, #2080] @ 4674c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 4674ac │ │ │ │ + ldr r0, [pc, #2072] @ 4674c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 4674b0 │ │ │ │ + ldr r0, [pc, #2064] @ 4674c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 4674b4 │ │ │ │ + ldr r0, [pc, #2056] @ 4674cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 4674b8 │ │ │ │ + ldr r0, [pc, #2048] @ 4674d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 4674bc │ │ │ │ + ldr r0, [pc, #2040] @ 4674d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 4674c0 │ │ │ │ + ldr r0, [pc, #2032] @ 4674d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 4674c4 │ │ │ │ + ldr r0, [pc, #2024] @ 4674dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 4674c8 │ │ │ │ + ldr r0, [pc, #2016] @ 4674e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 4674cc │ │ │ │ + ldr r0, [pc, #2008] @ 4674e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 4674d0 │ │ │ │ + ldr r0, [pc, #2000] @ 4674e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 4674d4 │ │ │ │ + ldr r0, [pc, #1992] @ 4674ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 4674d8 │ │ │ │ + ldr r0, [pc, #1984] @ 4674f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 4674dc │ │ │ │ + ldr r0, [pc, #1976] @ 4674f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 4674e0 │ │ │ │ + ldr r0, [pc, #1968] @ 4674f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 4674e4 │ │ │ │ + ldr r0, [pc, #1960] @ 4674fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 4674e8 │ │ │ │ + ldr r0, [pc, #1952] @ 467500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 4674ec │ │ │ │ + ldr r0, [pc, #1944] @ 467504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 4674f0 │ │ │ │ + ldr r0, [pc, #1936] @ 467508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 4674f4 │ │ │ │ + ldr r0, [pc, #1928] @ 46750c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 4674f8 │ │ │ │ + ldr r0, [pc, #1920] @ 467510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 4674fc │ │ │ │ + ldr r0, [pc, #1912] @ 467514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 467500 │ │ │ │ + ldr r0, [pc, #1904] @ 467518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 467504 │ │ │ │ + ldr r0, [pc, #1896] @ 46751c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 467508 │ │ │ │ + ldr r0, [pc, #1888] @ 467520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 46750c │ │ │ │ + ldr r0, [pc, #1880] @ 467524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 467510 │ │ │ │ + ldr r0, [pc, #1872] @ 467528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 467514 │ │ │ │ + ldr r0, [pc, #1864] @ 46752c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 467518 │ │ │ │ + ldr r0, [pc, #1856] @ 467530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 46751c │ │ │ │ + ldr r0, [pc, #1848] @ 467534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 467520 │ │ │ │ + ldr r0, [pc, #1840] @ 467538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 467524 │ │ │ │ + ldr r0, [pc, #1832] @ 46753c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 467528 │ │ │ │ + ldr r0, [pc, #1824] @ 467540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 46752c │ │ │ │ + ldr r0, [pc, #1816] @ 467544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 467530 │ │ │ │ + ldr r0, [pc, #1808] @ 467548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 467534 │ │ │ │ + ldr r0, [pc, #1800] @ 46754c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 467538 │ │ │ │ + ldr r0, [pc, #1792] @ 467550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 46753c │ │ │ │ + ldr r0, [pc, #1784] @ 467554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 467540 │ │ │ │ + ldr r0, [pc, #1776] @ 467558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 467544 │ │ │ │ + ldr r0, [pc, #1768] @ 46755c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 467548 │ │ │ │ + ldr r0, [pc, #1760] @ 467560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 46754c │ │ │ │ + ldr r0, [pc, #1752] @ 467564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 467550 │ │ │ │ + ldr r0, [pc, #1744] @ 467568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 467554 │ │ │ │ + ldr r0, [pc, #1736] @ 46756c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 467558 │ │ │ │ + ldr r0, [pc, #1728] @ 467570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 46755c │ │ │ │ + ldr r0, [pc, #1720] @ 467574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 467560 │ │ │ │ + ldr r0, [pc, #1712] @ 467578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 467564 │ │ │ │ + ldr r0, [pc, #1704] @ 46757c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 467568 │ │ │ │ + ldr r0, [pc, #1696] @ 467580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 46756c │ │ │ │ + ldr r0, [pc, #1688] @ 467584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 467570 │ │ │ │ + ldr r0, [pc, #1680] @ 467588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 467574 │ │ │ │ + ldr r0, [pc, #1672] @ 46758c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 467578 │ │ │ │ + ldr r0, [pc, #1664] @ 467590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 46757c │ │ │ │ + ldr r0, [pc, #1656] @ 467594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 467580 │ │ │ │ + ldr r0, [pc, #1648] @ 467598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 467584 │ │ │ │ + ldr r0, [pc, #1640] @ 46759c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 467588 │ │ │ │ + ldr r0, [pc, #1632] @ 4675a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 46758c │ │ │ │ + ldr r0, [pc, #1624] @ 4675a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 467590 │ │ │ │ + ldr r0, [pc, #1616] @ 4675a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 467594 │ │ │ │ + ldr r0, [pc, #1608] @ 4675ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 467598 │ │ │ │ + ldr r0, [pc, #1600] @ 4675b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 46759c │ │ │ │ + ldr r0, [pc, #1592] @ 4675b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 4675a0 │ │ │ │ + ldr r0, [pc, #1584] @ 4675b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 4675a4 │ │ │ │ + ldr r0, [pc, #1576] @ 4675bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 4675a8 │ │ │ │ + ldr r0, [pc, #1568] @ 4675c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 4675ac │ │ │ │ + ldr r0, [pc, #1560] @ 4675c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 4675b0 │ │ │ │ + ldr r0, [pc, #1552] @ 4675c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 4675b4 │ │ │ │ + ldr r0, [pc, #1544] @ 4675cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 4675b8 │ │ │ │ + ldr r0, [pc, #1536] @ 4675d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 4675bc │ │ │ │ + ldr r0, [pc, #1528] @ 4675d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 4675c0 │ │ │ │ + ldr r0, [pc, #1520] @ 4675d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 4675c4 │ │ │ │ + ldr r0, [pc, #1512] @ 4675dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 4675c8 │ │ │ │ + ldr r0, [pc, #1504] @ 4675e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 4675cc │ │ │ │ + ldr r0, [pc, #1496] @ 4675e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 4675d0 │ │ │ │ + ldr r0, [pc, #1488] @ 4675e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 4675d4 │ │ │ │ + ldr r0, [pc, #1480] @ 4675ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 4675d8 │ │ │ │ + ldr r0, [pc, #1472] @ 4675f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 4675dc │ │ │ │ + ldr r0, [pc, #1464] @ 4675f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 4675e0 │ │ │ │ + ldr r0, [pc, #1456] @ 4675f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 4675e4 │ │ │ │ + ldr r0, [pc, #1448] @ 4675fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 4675e8 │ │ │ │ + ldr r0, [pc, #1440] @ 467600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 4675ec │ │ │ │ + ldr r0, [pc, #1432] @ 467604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 4675f0 │ │ │ │ + ldr r0, [pc, #1424] @ 467608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 4675f4 │ │ │ │ + ldr r0, [pc, #1416] @ 46760c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 4675f8 │ │ │ │ + ldr r0, [pc, #1408] @ 467610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 4675fc │ │ │ │ + ldr r0, [pc, #1400] @ 467614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 467600 │ │ │ │ + ldr r0, [pc, #1392] @ 467618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 467604 │ │ │ │ + ldr r0, [pc, #1384] @ 46761c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 467608 │ │ │ │ + ldr r0, [pc, #1376] @ 467620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 46760c │ │ │ │ + ldr r0, [pc, #1368] @ 467624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 467610 │ │ │ │ + ldr r0, [pc, #1360] @ 467628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 467614 │ │ │ │ + ldr r0, [pc, #1352] @ 46762c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 467618 │ │ │ │ + ldr r0, [pc, #1344] @ 467630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 46761c │ │ │ │ + ldr r0, [pc, #1336] @ 467634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 467620 │ │ │ │ + ldr r0, [pc, #1328] @ 467638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 467624 │ │ │ │ + ldr r0, [pc, #1320] @ 46763c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 467628 │ │ │ │ + ldr r0, [pc, #1312] @ 467640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 46762c │ │ │ │ + ldr r0, [pc, #1304] @ 467644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 467630 │ │ │ │ + ldr r0, [pc, #1296] @ 467648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 467634 │ │ │ │ + ldr r0, [pc, #1288] @ 46764c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 467638 │ │ │ │ + ldr r0, [pc, #1280] @ 467650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 46763c │ │ │ │ + ldr r0, [pc, #1272] @ 467654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 467640 │ │ │ │ + ldr r0, [pc, #1264] @ 467658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 467644 │ │ │ │ + ldr r0, [pc, #1256] @ 46765c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 467648 │ │ │ │ + ldr r0, [pc, #1248] @ 467660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 46764c │ │ │ │ + ldr r0, [pc, #1240] @ 467664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 467650 │ │ │ │ + ldr r0, [pc, #1232] @ 467668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 467654 │ │ │ │ + ldr r0, [pc, #1224] @ 46766c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 467658 │ │ │ │ + ldr r0, [pc, #1216] @ 467670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 46765c │ │ │ │ + ldr r0, [pc, #1208] @ 467674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 467660 │ │ │ │ + ldr r0, [pc, #1200] @ 467678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 467664 │ │ │ │ + ldr r0, [pc, #1192] @ 46767c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 467668 │ │ │ │ + ldr r0, [pc, #1184] @ 467680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 46766c │ │ │ │ + ldr r0, [pc, #1176] @ 467684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 467670 │ │ │ │ + ldr r0, [pc, #1168] @ 467688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 467674 │ │ │ │ + ldr r0, [pc, #1160] @ 46768c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 467678 │ │ │ │ + ldr r0, [pc, #1152] @ 467690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 46767c │ │ │ │ + ldr r0, [pc, #1144] @ 467694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 467680 │ │ │ │ + ldr r0, [pc, #1136] @ 467698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 467684 │ │ │ │ + ldr r0, [pc, #1128] @ 46769c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 467688 │ │ │ │ + ldr r0, [pc, #1120] @ 4676a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 46768c │ │ │ │ + ldr r0, [pc, #1112] @ 4676a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 467690 │ │ │ │ + ldr r0, [pc, #1104] @ 4676a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 467694 │ │ │ │ + ldr r0, [pc, #1096] @ 4676ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 467698 │ │ │ │ + ldr r0, [pc, #1088] @ 4676b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 46769c │ │ │ │ + ldr r0, [pc, #1080] @ 4676b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 4676a0 │ │ │ │ + ldr r0, [pc, #1072] @ 4676b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 4676a4 │ │ │ │ + ldr r0, [pc, #1064] @ 4676bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 4676a8 │ │ │ │ + ldr r0, [pc, #1056] @ 4676c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 4676ac │ │ │ │ + ldr r0, [pc, #1048] @ 4676c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 4676b0 │ │ │ │ + ldr r0, [pc, #1040] @ 4676c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 4676b4 │ │ │ │ + ldr r0, [pc, #1032] @ 4676cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 4676b8 │ │ │ │ + ldr r0, [pc, #1024] @ 4676d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 4676bc │ │ │ │ + ldr r0, [pc, #1016] @ 4676d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 4676c0 │ │ │ │ + ldr r0, [pc, #1008] @ 4676d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 4676c4 │ │ │ │ + ldr r0, [pc, #1000] @ 4676dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 4676c8 │ │ │ │ + ldr r0, [pc, #992] @ 4676e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 4676cc │ │ │ │ + ldr r0, [pc, #984] @ 4676e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 4676d0 │ │ │ │ + ldr r0, [pc, #976] @ 4676e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 4676d4 │ │ │ │ + ldr r0, [pc, #968] @ 4676ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 4676d8 │ │ │ │ + ldr r0, [pc, #960] @ 4676f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 4676dc │ │ │ │ + ldr r0, [pc, #952] @ 4676f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 4676e0 │ │ │ │ + ldr r0, [pc, #944] @ 4676f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 4676e4 │ │ │ │ + ldr r0, [pc, #936] @ 4676fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 4676e8 │ │ │ │ + ldr r0, [pc, #928] @ 467700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 4676ec │ │ │ │ + ldr r0, [pc, #920] @ 467704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 4676f0 │ │ │ │ + ldr r0, [pc, #912] @ 467708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 4676f4 │ │ │ │ + ldr r0, [pc, #904] @ 46770c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 4676f8 │ │ │ │ + ldr r0, [pc, #896] @ 467710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 4676fc │ │ │ │ + ldr r0, [pc, #888] @ 467714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 467700 │ │ │ │ + ldr r0, [pc, #880] @ 467718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 467704 │ │ │ │ + ldr r0, [pc, #872] @ 46771c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 467708 │ │ │ │ + ldr r0, [pc, #864] @ 467720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 46770c │ │ │ │ + ldr r0, [pc, #856] @ 467724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 467710 │ │ │ │ + ldr r0, [pc, #848] @ 467728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 467714 │ │ │ │ + ldr r0, [pc, #840] @ 46772c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 467718 │ │ │ │ + ldr r0, [pc, #832] @ 467730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 46771c │ │ │ │ + ldr r0, [pc, #824] @ 467734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 467720 │ │ │ │ + ldr r0, [pc, #816] @ 467738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #808] @ 467724 │ │ │ │ + ldr r0, [pc, #808] @ 46773c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmpeq r1, r6, lsr #20 │ │ │ │ - sbcseq r8, fp, r4, lsl #21 │ │ │ │ + sbcseq r8, fp, ip, ror sl │ │ │ │ smlaltteq r5, r1, r4, r3 │ │ │ │ - sbcseq r8, fp, r0, asr #20 │ │ │ │ - sbcseq r7, sp, ip, asr #12 │ │ │ │ - sbcseq r1, sp, r0, ror r4 │ │ │ │ - smullseq r1, sp, r4, r4 │ │ │ │ - ldrheq r1, [sp], #72 @ 0x48 │ │ │ │ - ldrsbeq r1, [sp], #76 @ 0x4c │ │ │ │ - sbcseq r1, sp, r0, lsl #10 │ │ │ │ - sbcseq r1, sp, r4, lsr #10 │ │ │ │ - sbcseq r1, sp, r8, asr #10 │ │ │ │ - sbcseq r1, sp, ip, ror #10 │ │ │ │ - smullseq r1, sp, r0, r5 │ │ │ │ - ldrheq r1, [sp], #84 @ 0x54 │ │ │ │ - ldrsbeq r1, [sp], #88 @ 0x58 │ │ │ │ - ldrsheq r1, [sp], #92 @ 0x5c │ │ │ │ - sbcseq r1, sp, r0, lsr #12 │ │ │ │ - sbcseq r1, sp, r4, asr #12 │ │ │ │ - sbcseq r1, sp, r8, ror #12 │ │ │ │ - smullseq r1, sp, r0, r6 │ │ │ │ - ldrheq r1, [sp], #104 @ 0x68 │ │ │ │ - sbcseq r1, sp, r0, ror #13 │ │ │ │ - sbcseq r1, sp, r8, lsl #14 │ │ │ │ - sbcseq r1, sp, r0, lsr r7 │ │ │ │ - sbcseq r1, sp, r8, asr r7 │ │ │ │ - sbcseq r1, sp, r0, lsl #15 │ │ │ │ - sbcseq r1, sp, r8, lsr #15 │ │ │ │ - ldrsbeq r1, [sp], #112 @ 0x70 │ │ │ │ - ldrsheq r1, [sp], #120 @ 0x78 │ │ │ │ - sbcseq r1, sp, r0, lsr #16 │ │ │ │ - sbcseq r1, sp, r8, asr #16 │ │ │ │ - sbcseq r1, sp, r0, ror r8 │ │ │ │ - smullseq r1, sp, r8, r8 │ │ │ │ - sbcseq r1, sp, r0, asr #17 │ │ │ │ - sbcseq r1, sp, r8, ror #17 │ │ │ │ - sbcseq r1, sp, r0, lsl r9 │ │ │ │ - sbcseq r1, sp, r8, lsr #18 │ │ │ │ - sbcseq r1, sp, r0, asr #18 │ │ │ │ - sbcseq r1, sp, r8, asr r9 │ │ │ │ - sbcseq r1, sp, r0, ror r9 │ │ │ │ - sbcseq r1, sp, r8, lsl #19 │ │ │ │ - sbcseq r1, sp, r0, lsr #19 │ │ │ │ - ldrheq r1, [sp], #152 @ 0x98 │ │ │ │ - ldrsbeq r1, [sp], #144 @ 0x90 │ │ │ │ - sbcseq r1, sp, r8, ror #19 │ │ │ │ - sbcseq r1, sp, r0, lsl #20 │ │ │ │ - sbcseq r1, sp, r8, lsl sl │ │ │ │ - sbcseq r1, sp, r0, lsr sl │ │ │ │ - sbcseq r1, sp, r8, asr #20 │ │ │ │ - sbcseq r1, sp, r0, ror #20 │ │ │ │ - sbcseq r1, sp, r8, ror sl │ │ │ │ - smullseq r1, sp, r0, sl │ │ │ │ - sbcseq r1, sp, r8, lsr #21 │ │ │ │ - sbcseq r1, sp, r0, asr #21 │ │ │ │ - ldrsbeq r1, [sp], #168 @ 0xa8 │ │ │ │ - ldrsheq r1, [sp], #160 @ 0xa0 │ │ │ │ - sbcseq r1, sp, r8, lsl #22 │ │ │ │ - sbcseq r1, sp, r0, lsr #22 │ │ │ │ - sbcseq r1, sp, r8, lsr fp │ │ │ │ - sbcseq r1, sp, r0, asr fp │ │ │ │ - sbcseq r1, sp, r8, ror #22 │ │ │ │ - sbcseq r1, sp, r0, lsl #23 │ │ │ │ - smullseq r1, sp, r8, fp │ │ │ │ - ldrheq r1, [sp], #176 @ 0xb0 │ │ │ │ - sbcseq r1, sp, r8, asr #23 │ │ │ │ - sbcseq r1, sp, r0, ror #23 │ │ │ │ - ldrsheq r1, [sp], #184 @ 0xb8 │ │ │ │ - sbcseq r1, sp, r0, lsl ip │ │ │ │ - sbcseq r1, sp, r8, lsr #24 │ │ │ │ - sbcseq r1, sp, r0, asr #24 │ │ │ │ - sbcseq r1, sp, r8, asr ip │ │ │ │ - sbcseq r1, sp, r0, ror ip │ │ │ │ - sbcseq r1, sp, r8, lsl #25 │ │ │ │ - sbcseq r1, sp, r0, lsr #25 │ │ │ │ - ldrheq r1, [sp], #200 @ 0xc8 │ │ │ │ - ldrsbeq r1, [sp], #192 @ 0xc0 │ │ │ │ - sbcseq r1, sp, r8, ror #25 │ │ │ │ - sbcseq r1, sp, r0, lsl #26 │ │ │ │ - sbcseq r1, sp, r8, lsl sp │ │ │ │ - sbcseq r1, sp, r0, lsr sp │ │ │ │ - sbcseq r1, sp, r8, asr #26 │ │ │ │ - sbcseq r1, sp, r0, ror #26 │ │ │ │ - sbcseq r1, sp, r8, ror sp │ │ │ │ - smullseq r1, sp, r0, sp │ │ │ │ - sbcseq r1, sp, r8, lsr #27 │ │ │ │ - sbcseq r1, sp, r0, asr #27 │ │ │ │ - ldrsbeq r1, [sp], #216 @ 0xd8 │ │ │ │ - ldrsheq r1, [sp], #208 @ 0xd0 │ │ │ │ - sbcseq r1, sp, r8, lsl #28 │ │ │ │ - sbcseq r1, sp, r0, lsr #28 │ │ │ │ - sbcseq r1, sp, r8, lsr lr │ │ │ │ - sbcseq r1, sp, r0, asr lr │ │ │ │ - sbcseq r1, sp, r8, ror #28 │ │ │ │ - sbcseq r1, sp, r0, lsl #29 │ │ │ │ - smullseq r1, sp, r8, lr │ │ │ │ - ldrheq r1, [sp], #224 @ 0xe0 │ │ │ │ - sbcseq r1, sp, r8, asr #29 │ │ │ │ - sbcseq r1, sp, r0, ror #29 │ │ │ │ - ldrsheq r1, [sp], #232 @ 0xe8 │ │ │ │ - sbcseq r1, sp, r0, lsl pc │ │ │ │ - sbcseq r1, sp, r8, lsr #30 │ │ │ │ - sbcseq r1, sp, r0, asr #30 │ │ │ │ - sbcseq r1, sp, r8, asr pc │ │ │ │ - sbcseq r1, sp, r0, ror pc │ │ │ │ - sbcseq r1, sp, r8, lsl #31 │ │ │ │ - sbcseq r1, sp, r0, lsr #31 │ │ │ │ - ldrheq r1, [sp], #248 @ 0xf8 │ │ │ │ - ldrsbeq r1, [sp], #240 @ 0xf0 │ │ │ │ - sbcseq r1, sp, r8, ror #31 │ │ │ │ - sbcseq r2, sp, r0 │ │ │ │ - sbcseq r2, sp, r8, lsl r0 │ │ │ │ - sbcseq r2, sp, r0, lsr r0 │ │ │ │ - sbcseq r2, sp, r8, asr #32 │ │ │ │ - sbcseq r2, sp, r0, rrx │ │ │ │ - sbcseq r2, sp, r8, ror r0 │ │ │ │ - smullseq r2, sp, r0, r0 │ │ │ │ - sbcseq r2, sp, r8, lsr #1 │ │ │ │ - sbcseq r2, sp, r0, asr #1 │ │ │ │ - ldrsbeq r2, [sp], #8 │ │ │ │ - ldrsheq r2, [sp], #0 │ │ │ │ - sbcseq r2, sp, r8, lsl #2 │ │ │ │ - sbcseq r2, sp, r0, lsr #2 │ │ │ │ - sbcseq r2, sp, r8, lsr r1 │ │ │ │ - sbcseq r2, sp, r0, asr r1 │ │ │ │ - sbcseq r2, sp, r8, ror #2 │ │ │ │ - sbcseq r2, sp, r0, lsl #3 │ │ │ │ - smullseq r2, sp, r8, r1 │ │ │ │ - ldrheq r2, [sp], #16 │ │ │ │ - sbcseq r2, sp, r8, asr #3 │ │ │ │ - sbcseq r2, sp, r0, ror #3 │ │ │ │ - ldrsheq r2, [sp], #24 │ │ │ │ - sbcseq r2, sp, r0, lsl r2 │ │ │ │ - sbcseq r2, sp, r8, lsr #4 │ │ │ │ - sbcseq r2, sp, r0, asr #4 │ │ │ │ - sbcseq r2, sp, r8, asr r2 │ │ │ │ - sbcseq r2, sp, r0, ror r2 │ │ │ │ - sbcseq r2, sp, r8, lsl #5 │ │ │ │ - sbcseq r2, sp, r0, lsr #5 │ │ │ │ - ldrheq r2, [sp], #40 @ 0x28 │ │ │ │ - ldrsbeq r2, [sp], #32 │ │ │ │ - sbcseq r2, sp, r8, ror #5 │ │ │ │ - sbcseq r2, sp, r0, lsl #6 │ │ │ │ - sbcseq r2, sp, r8, lsl r3 │ │ │ │ - sbcseq r2, sp, r0, lsr r3 │ │ │ │ - sbcseq r2, sp, r8, asr #6 │ │ │ │ - sbcseq r2, sp, r0, ror #6 │ │ │ │ - sbcseq r2, sp, r8, ror r3 │ │ │ │ - smullseq r2, sp, r0, r3 │ │ │ │ - sbcseq r2, sp, r8, lsr #7 │ │ │ │ - sbcseq r2, sp, r0, asr #7 │ │ │ │ - ldrsbeq r2, [sp], #56 @ 0x38 │ │ │ │ - ldrsheq r2, [sp], #48 @ 0x30 │ │ │ │ - sbcseq r2, sp, r8, lsl #8 │ │ │ │ - sbcseq r2, sp, r0, lsr #8 │ │ │ │ - sbcseq r2, sp, r8, lsr r4 │ │ │ │ - sbcseq r2, sp, r0, asr r4 │ │ │ │ - sbcseq r2, sp, r8, ror #8 │ │ │ │ - sbcseq r2, sp, r0, lsl #9 │ │ │ │ - smullseq r2, sp, r8, r4 │ │ │ │ - ldrheq r2, [sp], #64 @ 0x40 │ │ │ │ - sbcseq r2, sp, r8, asr #9 │ │ │ │ - sbcseq r2, sp, r0, ror #9 │ │ │ │ - ldrsheq r2, [sp], #72 @ 0x48 │ │ │ │ - sbcseq r2, sp, r0, lsl r5 │ │ │ │ - sbcseq r2, sp, r8, lsr #10 │ │ │ │ - sbcseq r2, sp, r0, asr #10 │ │ │ │ - sbcseq r2, sp, r8, asr r5 │ │ │ │ - sbcseq r2, sp, r0, ror r5 │ │ │ │ - sbcseq r2, sp, r8, lsl #11 │ │ │ │ - sbcseq r2, sp, r0, lsr #11 │ │ │ │ - ldrheq r2, [sp], #88 @ 0x58 │ │ │ │ - ldrsbeq r2, [sp], #80 @ 0x50 │ │ │ │ - sbcseq r2, sp, r8, ror #11 │ │ │ │ - sbcseq r2, sp, r0, lsl #12 │ │ │ │ - sbcseq r2, sp, r8, lsl r6 │ │ │ │ - sbcseq r2, sp, r0, lsr r6 │ │ │ │ - sbcseq r2, sp, r8, asr #12 │ │ │ │ - sbcseq r2, sp, r0, ror #12 │ │ │ │ - sbcseq r2, sp, r8, ror r6 │ │ │ │ - smullseq r2, sp, r0, r6 │ │ │ │ - sbcseq r2, sp, r8, lsr #13 │ │ │ │ - sbcseq r2, sp, r0, asr #13 │ │ │ │ - ldrsbeq r2, [sp], #104 @ 0x68 │ │ │ │ - ldrsheq r2, [sp], #96 @ 0x60 │ │ │ │ - sbcseq r2, sp, r8, lsl #14 │ │ │ │ - sbcseq r2, sp, r0, lsr #14 │ │ │ │ - sbcseq r2, sp, r8, lsr r7 │ │ │ │ - sbcseq r2, sp, r0, asr r7 │ │ │ │ - sbcseq r2, sp, r8, ror #14 │ │ │ │ - sbcseq r2, sp, r0, lsl #15 │ │ │ │ - smullseq r2, sp, r8, r7 │ │ │ │ - ldrheq r2, [sp], #112 @ 0x70 │ │ │ │ - sbcseq r2, sp, r8, asr #15 │ │ │ │ - sbcseq r2, sp, r0, ror #15 │ │ │ │ - ldrsheq r2, [sp], #120 @ 0x78 │ │ │ │ - sbcseq r2, sp, r0, lsl r8 │ │ │ │ - sbcseq r2, sp, r8, lsr #16 │ │ │ │ - sbcseq r2, sp, r0, asr #16 │ │ │ │ - sbcseq r2, sp, r8, asr r8 │ │ │ │ - sbcseq r2, sp, r0, ror r8 │ │ │ │ - sbcseq r2, sp, r8, lsl #17 │ │ │ │ - sbcseq r2, sp, r4, asr #4 │ │ │ │ - sbcseq r2, sp, ip, asr r2 │ │ │ │ - sbcseq r2, sp, r4, ror r2 │ │ │ │ - sbcseq r2, sp, ip, lsl #5 │ │ │ │ - sbcseq r2, sp, r4, lsr #5 │ │ │ │ - ldrheq r2, [sp], #44 @ 0x2c │ │ │ │ - ldrsbeq r2, [sp], #36 @ 0x24 │ │ │ │ - sbcseq r2, sp, ip, ror #5 │ │ │ │ - sbcseq r2, sp, r4, lsl #6 │ │ │ │ - sbcseq r2, sp, ip, lsl r3 │ │ │ │ - sbcseq r2, sp, r4, lsr r3 │ │ │ │ - sbcseq r2, sp, ip, asr #6 │ │ │ │ - sbcseq r2, sp, r4, ror #6 │ │ │ │ - sbcseq r2, sp, ip, ror r3 │ │ │ │ - smullseq r2, sp, r4, r3 │ │ │ │ - sbcseq r2, sp, ip, lsr #7 │ │ │ │ - sbcseq r2, sp, r4, asr #7 │ │ │ │ - ldrsbeq r2, [sp], #60 @ 0x3c │ │ │ │ - ldrsheq r2, [sp], #52 @ 0x34 │ │ │ │ - sbcseq r2, sp, ip, lsl #8 │ │ │ │ - sbcseq r2, sp, r4, lsr #8 │ │ │ │ - sbcseq r2, sp, ip, lsr r4 │ │ │ │ - sbcseq r2, sp, r4, asr r4 │ │ │ │ - sbcseq r2, sp, ip, ror #8 │ │ │ │ - sbcseq r2, sp, r4, lsl #9 │ │ │ │ - smullseq r2, sp, ip, r4 │ │ │ │ - ldrheq r2, [sp], #68 @ 0x44 │ │ │ │ - sbcseq r2, sp, ip, asr #9 │ │ │ │ - sbcseq r2, sp, r4, ror #9 │ │ │ │ - ldrsheq r2, [sp], #76 @ 0x4c │ │ │ │ - sbcseq r2, sp, r4, lsl r5 │ │ │ │ - sbcseq r2, sp, ip, lsr #10 │ │ │ │ - sbcseq r2, sp, r4, asr #10 │ │ │ │ - sbcseq r2, sp, ip, asr r5 │ │ │ │ - sbcseq r2, sp, r4, ror r5 │ │ │ │ - sbcseq r2, sp, ip, lsl #11 │ │ │ │ - sbcseq r2, sp, r4, lsr #11 │ │ │ │ - ldrheq r2, [sp], #92 @ 0x5c │ │ │ │ - ldrsbeq r2, [sp], #84 @ 0x54 │ │ │ │ - sbcseq r2, sp, ip, ror #11 │ │ │ │ - sbcseq r2, sp, r4, lsl #12 │ │ │ │ - sbcseq r2, sp, ip, lsl r6 │ │ │ │ - sbcseq r2, sp, r4, lsr r6 │ │ │ │ - sbcseq r2, sp, ip, asr #12 │ │ │ │ - sbcseq r2, sp, r4, ror #12 │ │ │ │ - sbcseq r2, sp, ip, ror r6 │ │ │ │ - smullseq r2, sp, r4, r6 │ │ │ │ - sbcseq r2, sp, ip, lsr #13 │ │ │ │ - sbcseq r2, sp, r4, asr #13 │ │ │ │ - ldrsbeq r2, [sp], #108 @ 0x6c │ │ │ │ - ldrsheq r2, [sp], #100 @ 0x64 │ │ │ │ - sbcseq r2, sp, ip, lsl #14 │ │ │ │ - sbcseq r2, sp, r4, lsr #14 │ │ │ │ - sbcseq r2, sp, ip, lsr r7 │ │ │ │ - sbcseq r2, sp, r4, asr r7 │ │ │ │ - sbcseq r2, sp, ip, ror #14 │ │ │ │ - sbcseq r2, sp, r4, lsl #15 │ │ │ │ - smullseq r2, sp, ip, r7 │ │ │ │ - ldrheq r2, [sp], #116 @ 0x74 │ │ │ │ - sbcseq r2, sp, ip, asr #15 │ │ │ │ - sbcseq r2, sp, r4, ror #15 │ │ │ │ - ldrsheq r2, [sp], #124 @ 0x7c │ │ │ │ - sbcseq r2, sp, r4, lsl r8 │ │ │ │ - sbcseq r2, sp, ip, lsr #16 │ │ │ │ - sbcseq r2, sp, r4, asr #16 │ │ │ │ - sbcseq r2, sp, ip, asr r8 │ │ │ │ - sbcseq r2, sp, r4, ror r8 │ │ │ │ - sbcseq r2, sp, ip, lsl #17 │ │ │ │ - sbcseq r2, sp, r4, lsr #17 │ │ │ │ - ldrheq r2, [sp], #140 @ 0x8c │ │ │ │ - ldrsbeq r2, [sp], #132 @ 0x84 │ │ │ │ - sbcseq r2, sp, ip, ror #17 │ │ │ │ - sbcseq r2, sp, r4, lsl #18 │ │ │ │ - sbcseq r2, sp, ip, lsl r9 │ │ │ │ - sbcseq r2, sp, r4, lsr r9 │ │ │ │ - sbcseq r2, sp, ip, asr #18 │ │ │ │ - sbcseq r2, sp, r4, ror #18 │ │ │ │ - sbcseq r2, sp, ip, ror r9 │ │ │ │ - smullseq r2, sp, r4, r9 │ │ │ │ - sbcseq r2, sp, ip, lsr #19 │ │ │ │ - sbcseq r2, sp, r4, asr #19 │ │ │ │ - ldrsbeq r2, [sp], #156 @ 0x9c │ │ │ │ - ldrsheq r2, [sp], #148 @ 0x94 │ │ │ │ - sbcseq r2, sp, ip, lsl #20 │ │ │ │ - sbcseq r2, sp, r4, lsr #20 │ │ │ │ - sbcseq r2, sp, ip, lsr sl │ │ │ │ - sbcseq r2, sp, r4, asr sl │ │ │ │ - sbcseq r2, sp, ip, ror #20 │ │ │ │ - sbcseq r2, sp, r4, lsl #21 │ │ │ │ - smullseq r2, sp, ip, sl │ │ │ │ + sbcseq r8, fp, r8, lsr sl │ │ │ │ + sbcseq r7, sp, r4, asr #12 │ │ │ │ + sbcseq r1, sp, r8, ror #8 │ │ │ │ + sbcseq r1, sp, ip, lsl #9 │ │ │ │ + ldrheq r1, [sp], #64 @ 0x40 │ │ │ │ + ldrsbeq r1, [sp], #68 @ 0x44 │ │ │ │ + ldrsheq r1, [sp], #72 @ 0x48 │ │ │ │ + sbcseq r1, sp, ip, lsl r5 │ │ │ │ + sbcseq r1, sp, r0, asr #10 │ │ │ │ + sbcseq r1, sp, r4, ror #10 │ │ │ │ + sbcseq r1, sp, r8, lsl #11 │ │ │ │ + sbcseq r1, sp, ip, lsr #11 │ │ │ │ + ldrsbeq r1, [sp], #80 @ 0x50 │ │ │ │ + ldrsheq r1, [sp], #84 @ 0x54 │ │ │ │ + sbcseq r1, sp, r8, lsl r6 │ │ │ │ + sbcseq r1, sp, ip, lsr r6 │ │ │ │ + sbcseq r1, sp, r0, ror #12 │ │ │ │ + sbcseq r1, sp, r8, lsl #13 │ │ │ │ + ldrheq r1, [sp], #96 @ 0x60 │ │ │ │ + ldrsbeq r1, [sp], #104 @ 0x68 │ │ │ │ + sbcseq r1, sp, r0, lsl #14 │ │ │ │ + sbcseq r1, sp, r8, lsr #14 │ │ │ │ + sbcseq r1, sp, r0, asr r7 │ │ │ │ + sbcseq r1, sp, r8, ror r7 │ │ │ │ + sbcseq r1, sp, r0, lsr #15 │ │ │ │ + sbcseq r1, sp, r8, asr #15 │ │ │ │ + ldrsheq r1, [sp], #112 @ 0x70 │ │ │ │ + sbcseq r1, sp, r8, lsl r8 │ │ │ │ + sbcseq r1, sp, r0, asr #16 │ │ │ │ + sbcseq r1, sp, r8, ror #16 │ │ │ │ + smullseq r1, sp, r0, r8 │ │ │ │ + ldrheq r1, [sp], #136 @ 0x88 │ │ │ │ + sbcseq r1, sp, r0, ror #17 │ │ │ │ + sbcseq r1, sp, r8, lsl #18 │ │ │ │ + sbcseq r1, sp, r0, lsr #18 │ │ │ │ + sbcseq r1, sp, r8, lsr r9 │ │ │ │ + sbcseq r1, sp, r0, asr r9 │ │ │ │ + sbcseq r1, sp, r8, ror #18 │ │ │ │ + sbcseq r1, sp, r0, lsl #19 │ │ │ │ + smullseq r1, sp, r8, r9 │ │ │ │ + ldrheq r1, [sp], #144 @ 0x90 │ │ │ │ + sbcseq r1, sp, r8, asr #19 │ │ │ │ + sbcseq r1, sp, r0, ror #19 │ │ │ │ + ldrsheq r1, [sp], #152 @ 0x98 │ │ │ │ + sbcseq r1, sp, r0, lsl sl │ │ │ │ + sbcseq r1, sp, r8, lsr #20 │ │ │ │ + sbcseq r1, sp, r0, asr #20 │ │ │ │ + sbcseq r1, sp, r8, asr sl │ │ │ │ + sbcseq r1, sp, r0, ror sl │ │ │ │ + sbcseq r1, sp, r8, lsl #21 │ │ │ │ + sbcseq r1, sp, r0, lsr #21 │ │ │ │ + ldrheq r1, [sp], #168 @ 0xa8 │ │ │ │ + ldrsbeq r1, [sp], #160 @ 0xa0 │ │ │ │ + sbcseq r1, sp, r8, ror #21 │ │ │ │ + sbcseq r1, sp, r0, lsl #22 │ │ │ │ + sbcseq r1, sp, r8, lsl fp │ │ │ │ + sbcseq r1, sp, r0, lsr fp │ │ │ │ + sbcseq r1, sp, r8, asr #22 │ │ │ │ + sbcseq r1, sp, r0, ror #22 │ │ │ │ + sbcseq r1, sp, r8, ror fp │ │ │ │ + smullseq r1, sp, r0, fp │ │ │ │ + sbcseq r1, sp, r8, lsr #23 │ │ │ │ + sbcseq r1, sp, r0, asr #23 │ │ │ │ + ldrsbeq r1, [sp], #184 @ 0xb8 │ │ │ │ + ldrsheq r1, [sp], #176 @ 0xb0 │ │ │ │ + sbcseq r1, sp, r8, lsl #24 │ │ │ │ + sbcseq r1, sp, r0, lsr #24 │ │ │ │ + sbcseq r1, sp, r8, lsr ip │ │ │ │ + sbcseq r1, sp, r0, asr ip │ │ │ │ + sbcseq r1, sp, r8, ror #24 │ │ │ │ + sbcseq r1, sp, r0, lsl #25 │ │ │ │ + smullseq r1, sp, r8, ip │ │ │ │ + ldrheq r1, [sp], #192 @ 0xc0 │ │ │ │ + sbcseq r1, sp, r8, asr #25 │ │ │ │ + sbcseq r1, sp, r0, ror #25 │ │ │ │ + ldrsheq r1, [sp], #200 @ 0xc8 │ │ │ │ + sbcseq r1, sp, r0, lsl sp │ │ │ │ + sbcseq r1, sp, r8, lsr #26 │ │ │ │ + sbcseq r1, sp, r0, asr #26 │ │ │ │ + sbcseq r1, sp, r8, asr sp │ │ │ │ + sbcseq r1, sp, r0, ror sp │ │ │ │ + sbcseq r1, sp, r8, lsl #27 │ │ │ │ + sbcseq r1, sp, r0, lsr #27 │ │ │ │ + ldrheq r1, [sp], #216 @ 0xd8 │ │ │ │ + ldrsbeq r1, [sp], #208 @ 0xd0 │ │ │ │ + sbcseq r1, sp, r8, ror #27 │ │ │ │ + sbcseq r1, sp, r0, lsl #28 │ │ │ │ + sbcseq r1, sp, r8, lsl lr │ │ │ │ + sbcseq r1, sp, r0, lsr lr │ │ │ │ + sbcseq r1, sp, r8, asr #28 │ │ │ │ + sbcseq r1, sp, r0, ror #28 │ │ │ │ + sbcseq r1, sp, r8, ror lr │ │ │ │ + smullseq r1, sp, r0, lr │ │ │ │ + sbcseq r1, sp, r8, lsr #29 │ │ │ │ + sbcseq r1, sp, r0, asr #29 │ │ │ │ + ldrsbeq r1, [sp], #232 @ 0xe8 │ │ │ │ + ldrsheq r1, [sp], #224 @ 0xe0 │ │ │ │ + sbcseq r1, sp, r8, lsl #30 │ │ │ │ + sbcseq r1, sp, r0, lsr #30 │ │ │ │ + sbcseq r1, sp, r8, lsr pc │ │ │ │ + sbcseq r1, sp, r0, asr pc │ │ │ │ + sbcseq r1, sp, r8, ror #30 │ │ │ │ + sbcseq r1, sp, r0, lsl #31 │ │ │ │ + smullseq r1, sp, r8, pc @ │ │ │ │ + ldrheq r1, [sp], #240 @ 0xf0 │ │ │ │ + sbcseq r1, sp, r8, asr #31 │ │ │ │ + sbcseq r1, sp, r0, ror #31 │ │ │ │ + ldrsheq r1, [sp], #248 @ 0xf8 │ │ │ │ + sbcseq r2, sp, r0, lsl r0 │ │ │ │ + sbcseq r2, sp, r8, lsr #32 │ │ │ │ + sbcseq r2, sp, r0, asr #32 │ │ │ │ + sbcseq r2, sp, r8, asr r0 │ │ │ │ + sbcseq r2, sp, r0, ror r0 │ │ │ │ + sbcseq r2, sp, r8, lsl #1 │ │ │ │ + sbcseq r2, sp, r0, lsr #1 │ │ │ │ + ldrheq r2, [sp], #8 │ │ │ │ + ldrsbeq r2, [sp], #0 │ │ │ │ + sbcseq r2, sp, r8, ror #1 │ │ │ │ + sbcseq r2, sp, r0, lsl #2 │ │ │ │ + sbcseq r2, sp, r8, lsl r1 │ │ │ │ + sbcseq r2, sp, r0, lsr r1 │ │ │ │ + sbcseq r2, sp, r8, asr #2 │ │ │ │ + sbcseq r2, sp, r0, ror #2 │ │ │ │ + sbcseq r2, sp, r8, ror r1 │ │ │ │ + smullseq r2, sp, r0, r1 │ │ │ │ + sbcseq r2, sp, r8, lsr #3 │ │ │ │ + sbcseq r2, sp, r0, asr #3 │ │ │ │ + ldrsbeq r2, [sp], #24 │ │ │ │ + ldrsheq r2, [sp], #16 │ │ │ │ + sbcseq r2, sp, r8, lsl #4 │ │ │ │ + sbcseq r2, sp, r0, lsr #4 │ │ │ │ + sbcseq r2, sp, r8, lsr r2 │ │ │ │ + sbcseq r2, sp, r0, asr r2 │ │ │ │ + sbcseq r2, sp, r8, ror #4 │ │ │ │ + sbcseq r2, sp, r0, lsl #5 │ │ │ │ + smullseq r2, sp, r8, r2 │ │ │ │ + ldrheq r2, [sp], #32 │ │ │ │ + sbcseq r2, sp, r8, asr #5 │ │ │ │ + sbcseq r2, sp, r0, ror #5 │ │ │ │ + ldrsheq r2, [sp], #40 @ 0x28 │ │ │ │ + sbcseq r2, sp, r0, lsl r3 │ │ │ │ + sbcseq r2, sp, r8, lsr #6 │ │ │ │ + sbcseq r2, sp, r0, asr #6 │ │ │ │ + sbcseq r2, sp, r8, asr r3 │ │ │ │ + sbcseq r2, sp, r0, ror r3 │ │ │ │ + sbcseq r2, sp, r8, lsl #7 │ │ │ │ + sbcseq r2, sp, r0, lsr #7 │ │ │ │ + ldrheq r2, [sp], #56 @ 0x38 │ │ │ │ + ldrsbeq r2, [sp], #48 @ 0x30 │ │ │ │ + sbcseq r2, sp, r8, ror #7 │ │ │ │ + sbcseq r2, sp, r0, lsl #8 │ │ │ │ + sbcseq r2, sp, r8, lsl r4 │ │ │ │ + sbcseq r2, sp, r0, lsr r4 │ │ │ │ + sbcseq r2, sp, r8, asr #8 │ │ │ │ + sbcseq r2, sp, r0, ror #8 │ │ │ │ + sbcseq r2, sp, r8, ror r4 │ │ │ │ + smullseq r2, sp, r0, r4 │ │ │ │ + sbcseq r2, sp, r8, lsr #9 │ │ │ │ + sbcseq r2, sp, r0, asr #9 │ │ │ │ + ldrsbeq r2, [sp], #72 @ 0x48 │ │ │ │ + ldrsheq r2, [sp], #64 @ 0x40 │ │ │ │ + sbcseq r2, sp, r8, lsl #10 │ │ │ │ + sbcseq r2, sp, r0, lsr #10 │ │ │ │ + sbcseq r2, sp, r8, lsr r5 │ │ │ │ + sbcseq r2, sp, r0, asr r5 │ │ │ │ + sbcseq r2, sp, r8, ror #10 │ │ │ │ + sbcseq r2, sp, r0, lsl #11 │ │ │ │ + smullseq r2, sp, r8, r5 │ │ │ │ + ldrheq r2, [sp], #80 @ 0x50 │ │ │ │ + sbcseq r2, sp, r8, asr #11 │ │ │ │ + sbcseq r2, sp, r0, ror #11 │ │ │ │ + ldrsheq r2, [sp], #88 @ 0x58 │ │ │ │ + sbcseq r2, sp, r0, lsl r6 │ │ │ │ + sbcseq r2, sp, r8, lsr #12 │ │ │ │ + sbcseq r2, sp, r0, asr #12 │ │ │ │ + sbcseq r2, sp, r8, asr r6 │ │ │ │ + sbcseq r2, sp, r0, ror r6 │ │ │ │ + sbcseq r2, sp, r8, lsl #13 │ │ │ │ + sbcseq r2, sp, r0, lsr #13 │ │ │ │ + ldrheq r2, [sp], #104 @ 0x68 │ │ │ │ + ldrsbeq r2, [sp], #96 @ 0x60 │ │ │ │ + sbcseq r2, sp, r8, ror #13 │ │ │ │ + sbcseq r2, sp, r0, lsl #14 │ │ │ │ + sbcseq r2, sp, r8, lsl r7 │ │ │ │ + sbcseq r2, sp, r0, lsr r7 │ │ │ │ + sbcseq r2, sp, r8, asr #14 │ │ │ │ + sbcseq r2, sp, r0, ror #14 │ │ │ │ + sbcseq r2, sp, r8, ror r7 │ │ │ │ + smullseq r2, sp, r0, r7 │ │ │ │ + sbcseq r2, sp, r8, lsr #15 │ │ │ │ + sbcseq r2, sp, r0, asr #15 │ │ │ │ + ldrsbeq r2, [sp], #120 @ 0x78 │ │ │ │ + ldrsheq r2, [sp], #112 @ 0x70 │ │ │ │ + sbcseq r2, sp, r8, lsl #16 │ │ │ │ + sbcseq r2, sp, r0, lsr #16 │ │ │ │ + sbcseq r2, sp, r8, lsr r8 │ │ │ │ + sbcseq r2, sp, r0, asr r8 │ │ │ │ + sbcseq r2, sp, r8, ror #16 │ │ │ │ + sbcseq r2, sp, r0, lsl #17 │ │ │ │ + sbcseq r2, sp, ip, lsr r2 │ │ │ │ + sbcseq r2, sp, r4, asr r2 │ │ │ │ + sbcseq r2, sp, ip, ror #4 │ │ │ │ + sbcseq r2, sp, r4, lsl #5 │ │ │ │ + smullseq r2, sp, ip, r2 │ │ │ │ + ldrheq r2, [sp], #36 @ 0x24 │ │ │ │ + sbcseq r2, sp, ip, asr #5 │ │ │ │ + sbcseq r2, sp, r4, ror #5 │ │ │ │ + ldrsheq r2, [sp], #44 @ 0x2c │ │ │ │ + sbcseq r2, sp, r4, lsl r3 │ │ │ │ + sbcseq r2, sp, ip, lsr #6 │ │ │ │ + sbcseq r2, sp, r4, asr #6 │ │ │ │ + sbcseq r2, sp, ip, asr r3 │ │ │ │ + sbcseq r2, sp, r4, ror r3 │ │ │ │ + sbcseq r2, sp, ip, lsl #7 │ │ │ │ + sbcseq r2, sp, r4, lsr #7 │ │ │ │ + ldrheq r2, [sp], #60 @ 0x3c │ │ │ │ + ldrsbeq r2, [sp], #52 @ 0x34 │ │ │ │ + sbcseq r2, sp, ip, ror #7 │ │ │ │ + sbcseq r2, sp, r4, lsl #8 │ │ │ │ + sbcseq r2, sp, ip, lsl r4 │ │ │ │ + sbcseq r2, sp, r4, lsr r4 │ │ │ │ + sbcseq r2, sp, ip, asr #8 │ │ │ │ + sbcseq r2, sp, r4, ror #8 │ │ │ │ + sbcseq r2, sp, ip, ror r4 │ │ │ │ + smullseq r2, sp, r4, r4 │ │ │ │ + sbcseq r2, sp, ip, lsr #9 │ │ │ │ + sbcseq r2, sp, r4, asr #9 │ │ │ │ + ldrsbeq r2, [sp], #76 @ 0x4c │ │ │ │ + ldrsheq r2, [sp], #68 @ 0x44 │ │ │ │ + sbcseq r2, sp, ip, lsl #10 │ │ │ │ + sbcseq r2, sp, r4, lsr #10 │ │ │ │ + sbcseq r2, sp, ip, lsr r5 │ │ │ │ + sbcseq r2, sp, r4, asr r5 │ │ │ │ + sbcseq r2, sp, ip, ror #10 │ │ │ │ + sbcseq r2, sp, r4, lsl #11 │ │ │ │ + smullseq r2, sp, ip, r5 │ │ │ │ + ldrheq r2, [sp], #84 @ 0x54 │ │ │ │ + sbcseq r2, sp, ip, asr #11 │ │ │ │ + sbcseq r2, sp, r4, ror #11 │ │ │ │ + ldrsheq r2, [sp], #92 @ 0x5c │ │ │ │ + sbcseq r2, sp, r4, lsl r6 │ │ │ │ + sbcseq r2, sp, ip, lsr #12 │ │ │ │ + sbcseq r2, sp, r4, asr #12 │ │ │ │ + sbcseq r2, sp, ip, asr r6 │ │ │ │ + sbcseq r2, sp, r4, ror r6 │ │ │ │ + sbcseq r2, sp, ip, lsl #13 │ │ │ │ + sbcseq r2, sp, r4, lsr #13 │ │ │ │ + ldrheq r2, [sp], #108 @ 0x6c │ │ │ │ + ldrsbeq r2, [sp], #100 @ 0x64 │ │ │ │ + sbcseq r2, sp, ip, ror #13 │ │ │ │ + sbcseq r2, sp, r4, lsl #14 │ │ │ │ + sbcseq r2, sp, ip, lsl r7 │ │ │ │ + sbcseq r2, sp, r4, lsr r7 │ │ │ │ + sbcseq r2, sp, ip, asr #14 │ │ │ │ + sbcseq r2, sp, r4, ror #14 │ │ │ │ + sbcseq r2, sp, ip, ror r7 │ │ │ │ + smullseq r2, sp, r4, r7 │ │ │ │ + sbcseq r2, sp, ip, lsr #15 │ │ │ │ + sbcseq r2, sp, r4, asr #15 │ │ │ │ + ldrsbeq r2, [sp], #124 @ 0x7c │ │ │ │ + ldrsheq r2, [sp], #116 @ 0x74 │ │ │ │ + sbcseq r2, sp, ip, lsl #16 │ │ │ │ + sbcseq r2, sp, r4, lsr #16 │ │ │ │ + sbcseq r2, sp, ip, lsr r8 │ │ │ │ + sbcseq r2, sp, r4, asr r8 │ │ │ │ + sbcseq r2, sp, ip, ror #16 │ │ │ │ + sbcseq r2, sp, r4, lsl #17 │ │ │ │ + smullseq r2, sp, ip, r8 │ │ │ │ + ldrheq r2, [sp], #132 @ 0x84 │ │ │ │ + sbcseq r2, sp, ip, asr #17 │ │ │ │ + sbcseq r2, sp, r4, ror #17 │ │ │ │ + ldrsheq r2, [sp], #140 @ 0x8c │ │ │ │ + sbcseq r2, sp, r4, lsl r9 │ │ │ │ + sbcseq r2, sp, ip, lsr #18 │ │ │ │ + sbcseq r2, sp, r4, asr #18 │ │ │ │ + sbcseq r2, sp, ip, asr r9 │ │ │ │ + sbcseq r2, sp, r4, ror r9 │ │ │ │ + sbcseq r2, sp, ip, lsl #19 │ │ │ │ + sbcseq r2, sp, r4, lsr #19 │ │ │ │ + ldrheq r2, [sp], #156 @ 0x9c │ │ │ │ + ldrsbeq r2, [sp], #148 @ 0x94 │ │ │ │ + sbcseq r2, sp, ip, ror #19 │ │ │ │ + sbcseq r2, sp, r4, lsl #20 │ │ │ │ + sbcseq r2, sp, ip, lsl sl │ │ │ │ + sbcseq r2, sp, r4, lsr sl │ │ │ │ + sbcseq r2, sp, ip, asr #20 │ │ │ │ + sbcseq r2, sp, r4, ror #20 │ │ │ │ + sbcseq r2, sp, ip, ror sl │ │ │ │ + smullseq r2, sp, r4, sl │ │ │ │ + sbcseq r2, sp, ip, lsr #21 │ │ │ │ + sbcseq r4, sp, r0, lsr #13 │ │ │ │ + ldrheq r2, [sp], #160 @ 0xa0 │ │ │ │ + sbcseq r4, sp, r0, lsr #13 │ │ │ │ ldrheq r2, [sp], #164 @ 0xa4 │ │ │ │ - sbcseq r4, sp, r8, lsr #13 │ │ │ │ + sbcseq r4, sp, r0, lsr #13 │ │ │ │ ldrheq r2, [sp], #168 @ 0xa8 │ │ │ │ - sbcseq r4, sp, r8, lsr #13 │ │ │ │ + sbcseq r4, sp, r0, lsr #13 │ │ │ │ ldrheq r2, [sp], #172 @ 0xac │ │ │ │ - sbcseq r4, sp, r8, lsr #13 │ │ │ │ + sbcseq r4, sp, r0, lsr #13 │ │ │ │ sbcseq r2, sp, r0, asr #21 │ │ │ │ - sbcseq r4, sp, r8, lsr #13 │ │ │ │ + sbcseq r4, sp, r0, lsr #13 │ │ │ │ sbcseq r2, sp, r4, asr #21 │ │ │ │ - sbcseq r4, sp, r8, lsr #13 │ │ │ │ + sbcseq r4, sp, r0, lsr #13 │ │ │ │ sbcseq r2, sp, r8, asr #21 │ │ │ │ - sbcseq r4, sp, r8, lsr #13 │ │ │ │ + sbcseq r4, sp, r0, lsr #13 │ │ │ │ sbcseq r2, sp, ip, asr #21 │ │ │ │ - sbcseq r4, sp, r8, lsr #13 │ │ │ │ + sbcseq r4, sp, r0, lsr #13 │ │ │ │ ldrsbeq r2, [sp], #160 @ 0xa0 │ │ │ │ - sbcseq r4, sp, r8, lsr #13 │ │ │ │ + sbcseq r4, sp, r0, lsr #13 │ │ │ │ ldrsbeq r2, [sp], #164 @ 0xa4 │ │ │ │ - sbcseq r4, sp, r8, lsr #13 │ │ │ │ + sbcseq r4, sp, r0, lsr #13 │ │ │ │ ldrsbeq r2, [sp], #168 @ 0xa8 │ │ │ │ - sbcseq r4, sp, r8, lsr #13 │ │ │ │ + sbcseq r4, sp, r4, lsr #13 │ │ │ │ ldrsbeq r2, [sp], #172 @ 0xac │ │ │ │ sbcseq r4, sp, r8, lsr #13 │ │ │ │ sbcseq r2, sp, r0, ror #21 │ │ │ │ sbcseq r4, sp, ip, lsr #13 │ │ │ │ sbcseq r2, sp, r4, ror #21 │ │ │ │ ldrheq r4, [sp], #96 @ 0x60 │ │ │ │ sbcseq r2, sp, r8, ror #21 │ │ │ │ @@ -1067973,1245 +1067983,1245 @@ │ │ │ │ sbcseq r2, sp, r4, lsl #23 │ │ │ │ sbcseq r4, sp, r0, asr r7 │ │ │ │ sbcseq r2, sp, r8, lsl #23 │ │ │ │ sbcseq r4, sp, r4, asr r7 │ │ │ │ sbcseq r2, sp, ip, lsl #23 │ │ │ │ sbcseq r4, sp, r8, asr r7 │ │ │ │ smullseq r2, sp, r0, fp │ │ │ │ - sbcseq r4, sp, ip, asr r7 │ │ │ │ - smullseq r2, sp, r4, fp │ │ │ │ - sbcseq r4, sp, r0, ror #14 │ │ │ │ - smullseq r2, sp, r8, fp │ │ │ │ - ldr r0, [pc, #-828] @ 467728 │ │ │ │ + ldr r0, [pc, #-828] @ 467740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 46772c │ │ │ │ + ldr r0, [pc, #-836] @ 467744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 467730 │ │ │ │ + ldr r0, [pc, #-844] @ 467748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 467734 │ │ │ │ + ldr r0, [pc, #-852] @ 46774c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 467738 │ │ │ │ + ldr r0, [pc, #-860] @ 467750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 46773c │ │ │ │ + ldr r0, [pc, #-868] @ 467754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 467740 │ │ │ │ + ldr r0, [pc, #-876] @ 467758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 467744 │ │ │ │ + ldr r0, [pc, #-884] @ 46775c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 467748 │ │ │ │ + ldr r0, [pc, #-892] @ 467760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 46774c │ │ │ │ + ldr r0, [pc, #-900] @ 467764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 467750 │ │ │ │ + ldr r0, [pc, #-908] @ 467768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 467754 │ │ │ │ + ldr r0, [pc, #-916] @ 46776c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 467758 │ │ │ │ + ldr r0, [pc, #-924] @ 467770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 46775c │ │ │ │ + ldr r0, [pc, #-932] @ 467774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 467760 │ │ │ │ + ldr r0, [pc, #-940] @ 467778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 467764 │ │ │ │ + ldr r0, [pc, #-948] @ 46777c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 467768 │ │ │ │ + ldr r0, [pc, #-956] @ 467780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 46776c │ │ │ │ + ldr r0, [pc, #-964] @ 467784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 467770 │ │ │ │ + ldr r0, [pc, #-972] @ 467788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 467774 │ │ │ │ + ldr r0, [pc, #-980] @ 46778c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 467778 │ │ │ │ + ldr r0, [pc, #-988] @ 467790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 46777c │ │ │ │ + ldr r0, [pc, #-996] @ 467794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 467780 │ │ │ │ + ldr r0, [pc, #-1004] @ 467798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 467784 │ │ │ │ + ldr r0, [pc, #-1012] @ 46779c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 467788 │ │ │ │ + ldr r0, [pc, #-1020] @ 4677a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 46778c │ │ │ │ + ldr r0, [pc, #-1028] @ 4677a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 467790 │ │ │ │ + ldr r0, [pc, #-1036] @ 4677a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 467794 │ │ │ │ + ldr r0, [pc, #-1044] @ 4677ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 467798 │ │ │ │ + ldr r0, [pc, #-1052] @ 4677b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 46779c │ │ │ │ + ldr r0, [pc, #-1060] @ 4677b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 4677a0 │ │ │ │ + ldr r0, [pc, #-1068] @ 4677b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 4677a4 │ │ │ │ + ldr r0, [pc, #-1076] @ 4677bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 4677a8 │ │ │ │ + ldr r0, [pc, #-1084] @ 4677c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 4677ac │ │ │ │ + ldr r0, [pc, #-1092] @ 4677c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 4677b0 │ │ │ │ + ldr r0, [pc, #-1100] @ 4677c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 4677b4 │ │ │ │ + ldr r0, [pc, #-1108] @ 4677cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 4677b8 │ │ │ │ + ldr r0, [pc, #-1116] @ 4677d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 4677bc │ │ │ │ + ldr r0, [pc, #-1124] @ 4677d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 4677c0 │ │ │ │ + ldr r0, [pc, #-1132] @ 4677d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 4677c4 │ │ │ │ + ldr r0, [pc, #-1140] @ 4677dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 4677c8 │ │ │ │ + ldr r0, [pc, #-1148] @ 4677e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 4677cc │ │ │ │ + ldr r0, [pc, #-1156] @ 4677e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 4677d0 │ │ │ │ + ldr r0, [pc, #-1164] @ 4677e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 4677d4 │ │ │ │ + ldr r0, [pc, #-1172] @ 4677ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 4677d8 │ │ │ │ + ldr r0, [pc, #-1180] @ 4677f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 4677dc │ │ │ │ + ldr r0, [pc, #-1188] @ 4677f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 4677e0 │ │ │ │ + ldr r0, [pc, #-1196] @ 4677f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 4677e4 │ │ │ │ + ldr r0, [pc, #-1204] @ 4677fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 4677e8 │ │ │ │ + ldr r0, [pc, #-1212] @ 467800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 4677ec │ │ │ │ + ldr r0, [pc, #-1220] @ 467804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 4677f0 │ │ │ │ + ldr r0, [pc, #-1228] @ 467808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 4677f4 │ │ │ │ + ldr r0, [pc, #-1236] @ 46780c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 4677f8 │ │ │ │ + ldr r0, [pc, #-1244] @ 467810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 4677fc │ │ │ │ + ldr r0, [pc, #-1252] @ 467814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 467800 │ │ │ │ + ldr r0, [pc, #-1260] @ 467818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 467804 │ │ │ │ + ldr r0, [pc, #-1268] @ 46781c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 467808 │ │ │ │ + ldr r0, [pc, #-1276] @ 467820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 46780c │ │ │ │ + ldr r0, [pc, #-1284] @ 467824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 467810 │ │ │ │ + ldr r0, [pc, #-1292] @ 467828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 467814 │ │ │ │ + ldr r0, [pc, #-1300] @ 46782c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 467818 │ │ │ │ + ldr r0, [pc, #-1308] @ 467830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 46781c │ │ │ │ + ldr r0, [pc, #-1316] @ 467834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 467820 │ │ │ │ + ldr r0, [pc, #-1324] @ 467838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 467824 │ │ │ │ + ldr r0, [pc, #-1332] @ 46783c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 467828 │ │ │ │ + ldr r0, [pc, #-1340] @ 467840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 46782c │ │ │ │ + ldr r0, [pc, #-1348] @ 467844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 467830 │ │ │ │ + ldr r0, [pc, #-1356] @ 467848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 467834 │ │ │ │ + ldr r0, [pc, #-1364] @ 46784c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 467838 │ │ │ │ + ldr r0, [pc, #-1372] @ 467850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 46783c │ │ │ │ + ldr r0, [pc, #-1380] @ 467854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 467840 │ │ │ │ + ldr r0, [pc, #-1388] @ 467858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 467844 │ │ │ │ + ldr r0, [pc, #-1396] @ 46785c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 467848 │ │ │ │ + ldr r0, [pc, #-1404] @ 467860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 46784c │ │ │ │ + ldr r0, [pc, #-1412] @ 467864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 467850 │ │ │ │ + ldr r0, [pc, #-1420] @ 467868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 467854 │ │ │ │ + ldr r0, [pc, #-1428] @ 46786c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 467858 │ │ │ │ + ldr r0, [pc, #-1436] @ 467870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 46785c │ │ │ │ + ldr r0, [pc, #-1444] @ 467874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 467860 │ │ │ │ + ldr r0, [pc, #-1452] @ 467878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 467864 │ │ │ │ + ldr r0, [pc, #-1460] @ 46787c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 467868 │ │ │ │ + ldr r0, [pc, #-1468] @ 467880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 46786c │ │ │ │ + ldr r0, [pc, #-1476] @ 467884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 467870 │ │ │ │ + ldr r0, [pc, #-1484] @ 467888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 467874 │ │ │ │ + ldr r0, [pc, #-1492] @ 46788c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 467878 │ │ │ │ + ldr r0, [pc, #-1500] @ 467890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 46787c │ │ │ │ + ldr r0, [pc, #-1508] @ 467894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 467880 │ │ │ │ + ldr r0, [pc, #-1516] @ 467898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 467884 │ │ │ │ + ldr r0, [pc, #-1524] @ 46789c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 467888 │ │ │ │ + ldr r0, [pc, #-1532] @ 4678a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 46788c │ │ │ │ + ldr r0, [pc, #-1540] @ 4678a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 467890 │ │ │ │ + ldr r0, [pc, #-1548] @ 4678a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 467894 │ │ │ │ + ldr r0, [pc, #-1556] @ 4678ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 467898 │ │ │ │ + ldr r0, [pc, #-1564] @ 4678b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 46789c │ │ │ │ + ldr r0, [pc, #-1572] @ 4678b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 4678a0 │ │ │ │ + ldr r0, [pc, #-1580] @ 4678b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 4678a4 │ │ │ │ + ldr r0, [pc, #-1588] @ 4678bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 4678a8 │ │ │ │ + ldr r0, [pc, #-1596] @ 4678c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 4678ac │ │ │ │ + ldr r0, [pc, #-1604] @ 4678c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 4678b0 │ │ │ │ + ldr r0, [pc, #-1612] @ 4678c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 4678b4 │ │ │ │ + ldr r0, [pc, #-1620] @ 4678cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 4678b8 │ │ │ │ + ldr r0, [pc, #-1628] @ 4678d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 4678bc │ │ │ │ + ldr r0, [pc, #-1636] @ 4678d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 4678c0 │ │ │ │ + ldr r0, [pc, #-1644] @ 4678d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 4678c4 │ │ │ │ + ldr r0, [pc, #-1652] @ 4678dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 4678c8 │ │ │ │ + ldr r0, [pc, #-1660] @ 4678e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 4678cc │ │ │ │ + ldr r0, [pc, #-1668] @ 4678e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 4678d0 │ │ │ │ + ldr r0, [pc, #-1676] @ 4678e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 4678d4 │ │ │ │ + ldr r0, [pc, #-1684] @ 4678ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 4678d8 │ │ │ │ + ldr r0, [pc, #-1692] @ 4678f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 4678dc │ │ │ │ + ldr r0, [pc, #-1700] @ 4678f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 4678e0 │ │ │ │ + ldr r0, [pc, #-1708] @ 4678f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 4678e4 │ │ │ │ + ldr r0, [pc, #-1716] @ 4678fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 4678e8 │ │ │ │ + ldr r0, [pc, #-1724] @ 467900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 4678ec │ │ │ │ + ldr r0, [pc, #-1732] @ 467904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 4678f0 │ │ │ │ + ldr r0, [pc, #-1740] @ 467908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 4678f4 │ │ │ │ + ldr r0, [pc, #-1748] @ 46790c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 4678f8 │ │ │ │ + ldr r0, [pc, #-1756] @ 467910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 4678fc │ │ │ │ + ldr r0, [pc, #-1764] @ 467914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 467900 │ │ │ │ + ldr r0, [pc, #-1772] @ 467918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 467904 │ │ │ │ + ldr r0, [pc, #-1780] @ 46791c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 467908 │ │ │ │ + ldr r0, [pc, #-1788] @ 467920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 46790c │ │ │ │ + ldr r0, [pc, #-1796] @ 467924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 467910 │ │ │ │ + ldr r0, [pc, #-1804] @ 467928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 467914 │ │ │ │ + ldr r0, [pc, #-1812] @ 46792c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 467918 │ │ │ │ + ldr r0, [pc, #-1820] @ 467930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 46791c │ │ │ │ + ldr r0, [pc, #-1828] @ 467934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 467920 │ │ │ │ + ldr r0, [pc, #-1836] @ 467938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 467924 │ │ │ │ + ldr r0, [pc, #-1844] @ 46793c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 467928 │ │ │ │ + ldr r0, [pc, #-1852] @ 467940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 46792c │ │ │ │ + ldr r0, [pc, #-1860] @ 467944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 467930 │ │ │ │ + ldr r0, [pc, #-1868] @ 467948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 467934 │ │ │ │ + ldr r0, [pc, #-1876] @ 46794c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 467938 │ │ │ │ + ldr r0, [pc, #-1884] @ 467950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 46793c │ │ │ │ + ldr r0, [pc, #-1892] @ 467954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 467940 │ │ │ │ + ldr r0, [pc, #-1900] @ 467958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 467944 │ │ │ │ + ldr r0, [pc, #-1908] @ 46795c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 467948 │ │ │ │ + ldr r0, [pc, #-1916] @ 467960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 46794c │ │ │ │ + ldr r0, [pc, #-1924] @ 467964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 467950 │ │ │ │ + ldr r0, [pc, #-1932] @ 467968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 467954 │ │ │ │ + ldr r0, [pc, #-1940] @ 46796c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 467958 │ │ │ │ + ldr r0, [pc, #-1948] @ 467970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 46795c │ │ │ │ + ldr r0, [pc, #-1956] @ 467974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 467960 │ │ │ │ + ldr r0, [pc, #-1964] @ 467978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 467964 │ │ │ │ + ldr r0, [pc, #-1972] @ 46797c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 467968 │ │ │ │ + ldr r0, [pc, #-1980] @ 467980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 46796c │ │ │ │ + ldr r0, [pc, #-1988] @ 467984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 467970 │ │ │ │ + ldr r0, [pc, #-1996] @ 467988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 467974 │ │ │ │ + ldr r0, [pc, #-2004] @ 46798c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 467978 │ │ │ │ + ldr r0, [pc, #-2012] @ 467990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 46797c │ │ │ │ + ldr r0, [pc, #-2020] @ 467994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 467980 │ │ │ │ + ldr r0, [pc, #-2028] @ 467998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 467984 │ │ │ │ + ldr r0, [pc, #-2036] @ 46799c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 467988 │ │ │ │ + ldr r0, [pc, #-2044] @ 4679a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 46798c │ │ │ │ + ldr r0, [pc, #-2052] @ 4679a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 467990 │ │ │ │ + ldr r0, [pc, #-2060] @ 4679a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 467994 │ │ │ │ + ldr r0, [pc, #-2068] @ 4679ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 467998 │ │ │ │ + ldr r0, [pc, #-2076] @ 4679b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 46799c │ │ │ │ + ldr r0, [pc, #-2084] @ 4679b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 4679a0 │ │ │ │ + ldr r0, [pc, #-2092] @ 4679b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 4679a4 │ │ │ │ + ldr r0, [pc, #-2100] @ 4679bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 4679a8 │ │ │ │ + ldr r0, [pc, #-2108] @ 4679c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 4679ac │ │ │ │ + ldr r0, [pc, #-2116] @ 4679c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 4679b0 │ │ │ │ + ldr r0, [pc, #-2124] @ 4679c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 4679b4 │ │ │ │ + ldr r0, [pc, #-2132] @ 4679cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 4679b8 │ │ │ │ + ldr r0, [pc, #-2140] @ 4679d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 4679bc │ │ │ │ + ldr r0, [pc, #-2148] @ 4679d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 4679c0 │ │ │ │ + ldr r0, [pc, #-2156] @ 4679d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 4679c4 │ │ │ │ + ldr r0, [pc, #-2164] @ 4679dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 4679c8 │ │ │ │ + ldr r0, [pc, #-2172] @ 4679e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 4679cc │ │ │ │ + ldr r0, [pc, #-2180] @ 4679e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 4679d0 │ │ │ │ + ldr r0, [pc, #-2188] @ 4679e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 4679d4 │ │ │ │ + ldr r0, [pc, #-2196] @ 4679ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 4679d8 │ │ │ │ + ldr r0, [pc, #-2204] @ 4679f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 4679dc │ │ │ │ + ldr r0, [pc, #-2212] @ 4679f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 4679e0 │ │ │ │ + ldr r0, [pc, #-2220] @ 4679f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 4679e4 │ │ │ │ + ldr r0, [pc, #-2228] @ 4679fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 4679e8 │ │ │ │ + ldr r0, [pc, #-2236] @ 467a00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 4679ec │ │ │ │ + ldr r0, [pc, #-2244] @ 467a04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 4679f0 │ │ │ │ + ldr r0, [pc, #-2252] @ 467a08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 4679f4 │ │ │ │ + ldr r0, [pc, #-2260] @ 467a0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 4679f8 │ │ │ │ + ldr r0, [pc, #-2268] @ 467a10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 4679fc │ │ │ │ + ldr r0, [pc, #-2276] @ 467a14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 467a00 │ │ │ │ + ldr r0, [pc, #-2284] @ 467a18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 467a04 │ │ │ │ + ldr r0, [pc, #-2292] @ 467a1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 467a08 │ │ │ │ + ldr r0, [pc, #-2300] @ 467a20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 467a0c │ │ │ │ + ldr r0, [pc, #-2308] @ 467a24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 467a10 │ │ │ │ + ldr r0, [pc, #-2316] @ 467a28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 467a14 │ │ │ │ + ldr r0, [pc, #-2324] @ 467a2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 467a18 │ │ │ │ + ldr r0, [pc, #-2332] @ 467a30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 467a1c │ │ │ │ + ldr r0, [pc, #-2340] @ 467a34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 467a20 │ │ │ │ + ldr r0, [pc, #-2348] @ 467a38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 467a24 │ │ │ │ + ldr r0, [pc, #-2356] @ 467a3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 467a28 │ │ │ │ + ldr r0, [pc, #-2364] @ 467a40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 467a2c │ │ │ │ + ldr r0, [pc, #-2372] @ 467a44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 467a30 │ │ │ │ + ldr r0, [pc, #-2380] @ 467a48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 467a34 │ │ │ │ + ldr r0, [pc, #-2388] @ 467a4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 467a38 │ │ │ │ + ldr r0, [pc, #-2396] @ 467a50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 467a3c │ │ │ │ + ldr r0, [pc, #-2404] @ 467a54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 467a40 │ │ │ │ + ldr r0, [pc, #-2412] @ 467a58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 467a44 │ │ │ │ + ldr r0, [pc, #-2420] @ 467a5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 467a48 │ │ │ │ + ldr r0, [pc, #-2428] @ 467a60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 467a4c │ │ │ │ + ldr r0, [pc, #-2436] @ 467a64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 467a50 │ │ │ │ + ldr r0, [pc, #-2444] @ 467a68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 467a54 │ │ │ │ + ldr r0, [pc, #-2452] @ 467a6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 467a58 │ │ │ │ + ldr r0, [pc, #-2460] @ 467a70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 468d88 │ │ │ │ + ldr r0, [pc, #2440] @ 468da0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 468d8c │ │ │ │ + ldr r0, [pc, #2432] @ 468da4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 468d90 │ │ │ │ + ldr r0, [pc, #2424] @ 468da8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 468d94 │ │ │ │ + ldr r0, [pc, #2416] @ 468dac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 468d98 │ │ │ │ + ldr r0, [pc, #2408] @ 468db0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 468d9c │ │ │ │ + ldr r0, [pc, #2400] @ 468db4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 468da0 │ │ │ │ + ldr r0, [pc, #2392] @ 468db8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 468da4 │ │ │ │ + ldr r0, [pc, #2384] @ 468dbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 468da8 │ │ │ │ + ldr r0, [pc, #2376] @ 468dc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 468dac │ │ │ │ + ldr r0, [pc, #2368] @ 468dc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 468db0 │ │ │ │ + ldr r0, [pc, #2360] @ 468dc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 468db4 │ │ │ │ + ldr r0, [pc, #2352] @ 468dcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 468db8 │ │ │ │ + ldr r0, [pc, #2344] @ 468dd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 468dbc │ │ │ │ + ldr r0, [pc, #2336] @ 468dd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 468dc0 │ │ │ │ + ldr r0, [pc, #2328] @ 468dd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 468dc4 │ │ │ │ + ldr r0, [pc, #2320] @ 468ddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 468dc8 │ │ │ │ + ldr r0, [pc, #2312] @ 468de0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 468dcc │ │ │ │ + ldr r0, [pc, #2304] @ 468de4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 468dd0 │ │ │ │ + ldr r0, [pc, #2296] @ 468de8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 468dd4 │ │ │ │ + ldr r0, [pc, #2288] @ 468dec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 468dd8 │ │ │ │ + ldr r0, [pc, #2280] @ 468df0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 468ddc │ │ │ │ + ldr r0, [pc, #2272] @ 468df4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 468de0 │ │ │ │ + ldr r0, [pc, #2264] @ 468df8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 468de4 │ │ │ │ + ldr r0, [pc, #2256] @ 468dfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 468de8 │ │ │ │ + ldr r0, [pc, #2248] @ 468e00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 468dec │ │ │ │ + ldr r0, [pc, #2240] @ 468e04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 468df0 │ │ │ │ + ldr r0, [pc, #2232] @ 468e08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 468df4 │ │ │ │ + ldr r0, [pc, #2224] @ 468e0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 468df8 │ │ │ │ + ldr r0, [pc, #2216] @ 468e10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 468dfc │ │ │ │ + ldr r0, [pc, #2208] @ 468e14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 468e00 │ │ │ │ + ldr r0, [pc, #2200] @ 468e18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 468e04 │ │ │ │ + ldr r0, [pc, #2192] @ 468e1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 468e08 │ │ │ │ + ldr r0, [pc, #2184] @ 468e20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 468e0c │ │ │ │ + ldr r0, [pc, #2176] @ 468e24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 468e10 │ │ │ │ + ldr r0, [pc, #2168] @ 468e28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 468e14 │ │ │ │ + ldr r0, [pc, #2160] @ 468e2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 468e18 │ │ │ │ + ldr r0, [pc, #2152] @ 468e30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 468e1c │ │ │ │ + ldr r0, [pc, #2144] @ 468e34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 468e20 │ │ │ │ + ldr r0, [pc, #2136] @ 468e38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 468e24 │ │ │ │ + ldr r0, [pc, #2128] @ 468e3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 468e28 │ │ │ │ + ldr r0, [pc, #2120] @ 468e40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 468e2c │ │ │ │ + ldr r0, [pc, #2112] @ 468e44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 468e30 │ │ │ │ + ldr r0, [pc, #2104] @ 468e48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 468e34 │ │ │ │ + ldr r0, [pc, #2096] @ 468e4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 468e38 │ │ │ │ + ldr r0, [pc, #2088] @ 468e50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 468e3c │ │ │ │ + ldr r0, [pc, #2080] @ 468e54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 468e40 │ │ │ │ + ldr r0, [pc, #2072] @ 468e58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 468e44 │ │ │ │ + ldr r0, [pc, #2064] @ 468e5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 468e48 │ │ │ │ + ldr r0, [pc, #2056] @ 468e60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 468e4c │ │ │ │ + ldr r0, [pc, #2048] @ 468e64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 468e50 │ │ │ │ + ldr r0, [pc, #2040] @ 468e68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 468e54 │ │ │ │ + ldr r0, [pc, #2032] @ 468e6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 468e58 │ │ │ │ + ldr r0, [pc, #2024] @ 468e70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 468e5c │ │ │ │ + ldr r0, [pc, #2016] @ 468e74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 468e60 │ │ │ │ + ldr r0, [pc, #2008] @ 468e78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 468e64 │ │ │ │ + ldr r0, [pc, #2000] @ 468e7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 468e68 │ │ │ │ + ldr r0, [pc, #1992] @ 468e80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 468e6c │ │ │ │ + ldr r0, [pc, #1984] @ 468e84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 468e70 │ │ │ │ + ldr r0, [pc, #1976] @ 468e88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 468e74 │ │ │ │ + ldr r0, [pc, #1968] @ 468e8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 468e78 │ │ │ │ + ldr r0, [pc, #1960] @ 468e90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 468e7c │ │ │ │ + ldr r0, [pc, #1952] @ 468e94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 468e80 │ │ │ │ + ldr r0, [pc, #1944] @ 468e98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 468e84 │ │ │ │ + ldr r0, [pc, #1936] @ 468e9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 468e88 │ │ │ │ + ldr r0, [pc, #1928] @ 468ea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 468e8c │ │ │ │ + ldr r0, [pc, #1920] @ 468ea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 468e90 │ │ │ │ + ldr r0, [pc, #1912] @ 468ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 468e94 │ │ │ │ + ldr r0, [pc, #1904] @ 468eac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 468e98 │ │ │ │ + ldr r0, [pc, #1896] @ 468eb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 468e9c │ │ │ │ + ldr r0, [pc, #1888] @ 468eb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 468ea0 │ │ │ │ + ldr r0, [pc, #1880] @ 468eb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 468ea4 │ │ │ │ + ldr r0, [pc, #1872] @ 468ebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 468ea8 │ │ │ │ + ldr r0, [pc, #1864] @ 468ec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 468eac │ │ │ │ + ldr r0, [pc, #1856] @ 468ec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 468eb0 │ │ │ │ + ldr r0, [pc, #1848] @ 468ec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 468eb4 │ │ │ │ + ldr r0, [pc, #1840] @ 468ecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 468eb8 │ │ │ │ + ldr r0, [pc, #1832] @ 468ed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 468ebc │ │ │ │ + ldr r0, [pc, #1824] @ 468ed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 468ec0 │ │ │ │ + ldr r0, [pc, #1816] @ 468ed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 468ec4 │ │ │ │ + ldr r0, [pc, #1808] @ 468edc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 468ec8 │ │ │ │ + ldr r0, [pc, #1800] @ 468ee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 468ecc │ │ │ │ + ldr r0, [pc, #1792] @ 468ee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 468ed0 │ │ │ │ + ldr r0, [pc, #1784] @ 468ee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 468ed4 │ │ │ │ + ldr r0, [pc, #1776] @ 468eec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 468ed8 │ │ │ │ + ldr r0, [pc, #1768] @ 468ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 468edc │ │ │ │ + ldr r0, [pc, #1760] @ 468ef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 468ee0 │ │ │ │ + ldr r0, [pc, #1752] @ 468ef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 468ee4 │ │ │ │ + ldr r0, [pc, #1744] @ 468efc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 468ee8 │ │ │ │ + ldr r0, [pc, #1736] @ 468f00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 468eec │ │ │ │ + ldr r0, [pc, #1728] @ 468f04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 468ef0 │ │ │ │ + ldr r0, [pc, #1720] @ 468f08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 468ef4 │ │ │ │ + ldr r0, [pc, #1712] @ 468f0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 468ef8 │ │ │ │ + ldr r0, [pc, #1704] @ 468f10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 468efc │ │ │ │ + ldr r0, [pc, #1696] @ 468f14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 468f00 │ │ │ │ + ldr r0, [pc, #1688] @ 468f18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 468f04 │ │ │ │ + ldr r0, [pc, #1680] @ 468f1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 468f08 │ │ │ │ + ldr r0, [pc, #1672] @ 468f20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 468f0c │ │ │ │ + ldr r0, [pc, #1664] @ 468f24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 468f10 │ │ │ │ + ldr r0, [pc, #1656] @ 468f28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 468f14 │ │ │ │ + ldr r0, [pc, #1648] @ 468f2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 468f18 │ │ │ │ + ldr r0, [pc, #1640] @ 468f30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 468f1c │ │ │ │ + ldr r0, [pc, #1632] @ 468f34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 468f20 │ │ │ │ + ldr r0, [pc, #1624] @ 468f38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 468f24 │ │ │ │ + ldr r0, [pc, #1616] @ 468f3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 468f28 │ │ │ │ + ldr r0, [pc, #1608] @ 468f40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 468f2c │ │ │ │ + ldr r0, [pc, #1600] @ 468f44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 468f30 │ │ │ │ + ldr r0, [pc, #1592] @ 468f48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 468f34 │ │ │ │ + ldr r0, [pc, #1584] @ 468f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 468f38 │ │ │ │ + ldr r0, [pc, #1576] @ 468f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 468f3c │ │ │ │ + ldr r0, [pc, #1568] @ 468f54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 468f40 │ │ │ │ + ldr r0, [pc, #1560] @ 468f58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 468f44 │ │ │ │ + ldr r0, [pc, #1552] @ 468f5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 468f48 │ │ │ │ + ldr r0, [pc, #1544] @ 468f60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 468f4c │ │ │ │ + ldr r0, [pc, #1536] @ 468f64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 468f50 │ │ │ │ + ldr r0, [pc, #1528] @ 468f68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 468f54 │ │ │ │ + ldr r0, [pc, #1520] @ 468f6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 468f58 │ │ │ │ + ldr r0, [pc, #1512] @ 468f70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 468f5c │ │ │ │ + ldr r0, [pc, #1504] @ 468f74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 468f60 │ │ │ │ + ldr r0, [pc, #1496] @ 468f78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 468f64 │ │ │ │ + ldr r0, [pc, #1488] @ 468f7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 468f68 │ │ │ │ + ldr r0, [pc, #1480] @ 468f80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 468f6c │ │ │ │ + ldr r0, [pc, #1472] @ 468f84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 468f70 │ │ │ │ + ldr r0, [pc, #1464] @ 468f88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 468f74 │ │ │ │ + ldr r0, [pc, #1456] @ 468f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 468f78 │ │ │ │ + ldr r0, [pc, #1448] @ 468f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 468f7c │ │ │ │ + ldr r0, [pc, #1440] @ 468f94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 468f80 │ │ │ │ + ldr r0, [pc, #1432] @ 468f98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 468f84 │ │ │ │ + ldr r0, [pc, #1424] @ 468f9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 468f88 │ │ │ │ + ldr r0, [pc, #1416] @ 468fa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 468f8c │ │ │ │ + ldr r0, [pc, #1408] @ 468fa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 468f90 │ │ │ │ + ldr r0, [pc, #1400] @ 468fa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 468f94 │ │ │ │ + ldr r0, [pc, #1392] @ 468fac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 468f98 │ │ │ │ + ldr r0, [pc, #1384] @ 468fb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 468f9c │ │ │ │ + ldr r0, [pc, #1376] @ 468fb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 468fa0 │ │ │ │ + ldr r0, [pc, #1368] @ 468fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 468fa4 │ │ │ │ + ldr r0, [pc, #1360] @ 468fbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 468fa8 │ │ │ │ + ldr r0, [pc, #1352] @ 468fc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 468fac │ │ │ │ + ldr r0, [pc, #1344] @ 468fc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 468fb0 │ │ │ │ + ldr r0, [pc, #1336] @ 468fc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 468fb4 │ │ │ │ + ldr r0, [pc, #1328] @ 468fcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 468fb8 │ │ │ │ + ldr r0, [pc, #1320] @ 468fd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 468fbc │ │ │ │ + ldr r0, [pc, #1312] @ 468fd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 468fc0 │ │ │ │ + ldr r0, [pc, #1304] @ 468fd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 468fc4 │ │ │ │ + ldr r0, [pc, #1296] @ 468fdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 468fc8 │ │ │ │ + ldr r0, [pc, #1288] @ 468fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 468fcc │ │ │ │ + ldr r0, [pc, #1280] @ 468fe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 468fd0 │ │ │ │ + ldr r0, [pc, #1272] @ 468fe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 468fd4 │ │ │ │ + ldr r0, [pc, #1264] @ 468fec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 468fd8 │ │ │ │ + ldr r0, [pc, #1256] @ 468ff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 468fdc │ │ │ │ + ldr r0, [pc, #1248] @ 468ff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 468fe0 │ │ │ │ + ldr r0, [pc, #1240] @ 468ff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 468fe4 │ │ │ │ + ldr r0, [pc, #1232] @ 468ffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 468fe8 │ │ │ │ + ldr r0, [pc, #1224] @ 469000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 468fec │ │ │ │ + ldr r0, [pc, #1216] @ 469004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 468ff0 │ │ │ │ + ldr r0, [pc, #1208] @ 469008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 468ff4 │ │ │ │ + ldr r0, [pc, #1200] @ 46900c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 468ff8 │ │ │ │ + ldr r0, [pc, #1192] @ 469010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 468ffc │ │ │ │ + ldr r0, [pc, #1184] @ 469014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 469000 │ │ │ │ + ldr r0, [pc, #1176] @ 469018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 469004 │ │ │ │ + ldr r0, [pc, #1168] @ 46901c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 469008 │ │ │ │ + ldr r0, [pc, #1160] @ 469020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 46900c │ │ │ │ + ldr r0, [pc, #1152] @ 469024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 469010 │ │ │ │ + ldr r0, [pc, #1144] @ 469028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 469014 │ │ │ │ + ldr r0, [pc, #1136] @ 46902c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 469018 │ │ │ │ + ldr r0, [pc, #1128] @ 469030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 46901c │ │ │ │ + ldr r0, [pc, #1120] @ 469034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 469020 │ │ │ │ + ldr r0, [pc, #1112] @ 469038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 469024 │ │ │ │ + ldr r0, [pc, #1104] @ 46903c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 469028 │ │ │ │ + ldr r0, [pc, #1096] @ 469040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 46902c │ │ │ │ + ldr r0, [pc, #1088] @ 469044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 469030 │ │ │ │ + ldr r0, [pc, #1080] @ 469048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 469034 │ │ │ │ + ldr r0, [pc, #1072] @ 46904c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 469038 │ │ │ │ + ldr r0, [pc, #1064] @ 469050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 46903c │ │ │ │ + ldr r0, [pc, #1056] @ 469054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 469040 │ │ │ │ + ldr r0, [pc, #1048] @ 469058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 469044 │ │ │ │ + ldr r0, [pc, #1040] @ 46905c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 469048 │ │ │ │ + ldr r0, [pc, #1032] @ 469060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 46904c │ │ │ │ + ldr r0, [pc, #1024] @ 469064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 469050 │ │ │ │ + ldr r0, [pc, #1016] @ 469068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 469054 │ │ │ │ + ldr r0, [pc, #1008] @ 46906c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 469058 │ │ │ │ + ldr r0, [pc, #1000] @ 469070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 46905c │ │ │ │ + ldr r0, [pc, #992] @ 469074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 469060 │ │ │ │ + ldr r0, [pc, #984] @ 469078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 469064 │ │ │ │ + ldr r0, [pc, #976] @ 46907c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 469068 │ │ │ │ + ldr r0, [pc, #968] @ 469080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 46906c │ │ │ │ + ldr r0, [pc, #960] @ 469084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 469070 │ │ │ │ + ldr r0, [pc, #952] @ 469088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 469074 │ │ │ │ + ldr r0, [pc, #944] @ 46908c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 469078 │ │ │ │ + ldr r0, [pc, #936] @ 469090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 46907c │ │ │ │ + ldr r0, [pc, #928] @ 469094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 469080 │ │ │ │ + ldr r0, [pc, #920] @ 469098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 469084 │ │ │ │ + ldr r0, [pc, #912] @ 46909c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 469088 │ │ │ │ + ldr r0, [pc, #904] @ 4690a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 46908c │ │ │ │ + ldr r0, [pc, #896] @ 4690a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 469090 │ │ │ │ + ldr r0, [pc, #888] @ 4690a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 469094 │ │ │ │ + ldr r0, [pc, #880] @ 4690ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 469098 │ │ │ │ + ldr r0, [pc, #872] @ 4690b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 46909c │ │ │ │ + ldr r0, [pc, #864] @ 4690b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 4690a0 │ │ │ │ + ldr r0, [pc, #856] @ 4690b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 4690a4 │ │ │ │ + ldr r0, [pc, #848] @ 4690bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 4690a8 │ │ │ │ + ldr r0, [pc, #840] @ 4690c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 4690ac │ │ │ │ + ldr r0, [pc, #832] @ 4690c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 4690b0 │ │ │ │ + ldr r0, [pc, #824] @ 4690c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 4690b4 │ │ │ │ + ldr r0, [pc, #816] @ 4690cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ + sbcseq r4, sp, ip, asr r7 │ │ │ │ + smullseq r2, sp, r4, fp │ │ │ │ + sbcseq r4, sp, r0, ror #14 │ │ │ │ + smullseq r2, sp, r8, fp │ │ │ │ sbcseq r4, sp, r4, ror #14 │ │ │ │ smullseq r2, sp, ip, fp │ │ │ │ sbcseq r4, sp, r8, ror #14 │ │ │ │ sbcseq r2, sp, r0, lsr #23 │ │ │ │ sbcseq r4, sp, ip, ror #14 │ │ │ │ sbcseq r2, sp, r4, lsr #23 │ │ │ │ sbcseq r4, sp, r0, ror r7 │ │ │ │ @@ -1069404,18 +1069414,18 @@ │ │ │ │ sbcseq r2, sp, ip, lsl sp │ │ │ │ sbcseq r4, sp, r8, ror #17 │ │ │ │ sbcseq r2, sp, r0, lsr #26 │ │ │ │ sbcseq r4, sp, ip, ror #17 │ │ │ │ sbcseq r2, sp, r4, lsr #26 │ │ │ │ ldrsheq r4, [sp], #128 @ 0x80 │ │ │ │ sbcseq r2, sp, r8, lsr #26 │ │ │ │ - ldrsheq r4, [sp], #132 @ 0x84 │ │ │ │ - sbcseq r2, sp, ip, lsr #26 │ │ │ │ - ldrsheq r4, [sp], #136 @ 0x88 │ │ │ │ - sbcseq r2, sp, r0, lsr sp │ │ │ │ + smullseq r4, sp, r0, r2 │ │ │ │ + sbcseq r2, sp, r8, asr #13 │ │ │ │ + smullseq r4, sp, r4, r2 │ │ │ │ + sbcseq r2, sp, ip, asr #13 │ │ │ │ smullseq r4, sp, r8, r2 │ │ │ │ ldrsbeq r2, [sp], #96 @ 0x60 │ │ │ │ smullseq r4, sp, ip, r2 │ │ │ │ ldrsbeq r2, [sp], #100 @ 0x64 │ │ │ │ sbcseq r4, sp, r0, lsr #5 │ │ │ │ ldrsbeq r2, [sp], #104 @ 0x68 │ │ │ │ sbcseq r4, sp, r4, lsr #5 │ │ │ │ @@ -1069596,6404 +1069606,6400 @@ │ │ │ │ sbcseq r2, sp, r8, lsr r8 │ │ │ │ sbcseq r4, sp, r4, lsl #8 │ │ │ │ sbcseq r2, sp, ip, lsr r8 │ │ │ │ sbcseq r4, sp, r8, lsl #8 │ │ │ │ sbcseq r2, sp, r0, asr #16 │ │ │ │ sbcseq r4, sp, ip, lsl #8 │ │ │ │ sbcseq r2, sp, r4, asr #16 │ │ │ │ - sbcseq r4, sp, r0, lsl r4 │ │ │ │ - sbcseq r2, sp, r8, asr #16 │ │ │ │ - sbcseq r4, sp, r4, lsl r4 │ │ │ │ - sbcseq r2, sp, ip, asr #16 │ │ │ │ - sbcseq lr, ip, r8, ror #3 │ │ │ │ - sbcseq lr, ip, ip, lsl #4 │ │ │ │ - ldrheq lr, [ip], #24 │ │ │ │ - sbcseq lr, ip, r4, lsl #3 │ │ │ │ - sbcseq lr, ip, r0, asr r1 │ │ │ │ - sbcseq lr, ip, ip, lsl r1 │ │ │ │ - sbcseq lr, ip, r8, ror #1 │ │ │ │ - ldrheq lr, [ip], #4 │ │ │ │ - sbcseq lr, ip, r0, lsl #1 │ │ │ │ - sbcseq lr, ip, ip, asr #32 │ │ │ │ - sbcseq lr, ip, r8, lsl r0 │ │ │ │ - sbcseq sp, ip, r4, ror #31 │ │ │ │ - sbcseq r4, ip, r0 │ │ │ │ - ldr r0, [pc, #-828] @ 4690b8 │ │ │ │ + sbcseq lr, ip, r0, ror #3 │ │ │ │ + sbcseq lr, ip, r4, lsl #4 │ │ │ │ + ldrheq lr, [ip], #16 │ │ │ │ + sbcseq lr, ip, ip, ror r1 │ │ │ │ + sbcseq lr, ip, r8, asr #2 │ │ │ │ + sbcseq lr, ip, r4, lsl r1 │ │ │ │ + sbcseq lr, ip, r0, ror #1 │ │ │ │ + sbcseq lr, ip, ip, lsr #1 │ │ │ │ + sbcseq lr, ip, r8, ror r0 │ │ │ │ + sbcseq lr, ip, r4, asr #32 │ │ │ │ + sbcseq lr, ip, r0, lsl r0 │ │ │ │ + ldrsbeq sp, [ip], #252 @ 0xfc │ │ │ │ + ldrsheq r3, [ip], #248 @ 0xf8 │ │ │ │ + ldr r0, [pc, #-828] @ 4690d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 4690bc │ │ │ │ + ldr r0, [pc, #-836] @ 4690d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 4690c0 │ │ │ │ + ldr r0, [pc, #-844] @ 4690d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 4690c4 │ │ │ │ + ldr r0, [pc, #-852] @ 4690dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 4690c8 │ │ │ │ + ldr r0, [pc, #-860] @ 4690e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 4690cc │ │ │ │ + ldr r0, [pc, #-868] @ 4690e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 4690d0 │ │ │ │ + ldr r0, [pc, #-876] @ 4690e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 4690d4 │ │ │ │ + ldr r0, [pc, #-884] @ 4690ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 4690d8 │ │ │ │ + ldr r0, [pc, #-892] @ 4690f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 4690dc │ │ │ │ + ldr r0, [pc, #-900] @ 4690f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 4690e0 │ │ │ │ + ldr r0, [pc, #-908] @ 4690f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 4690e4 │ │ │ │ + ldr r0, [pc, #-916] @ 4690fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 4690e8 │ │ │ │ + ldr r0, [pc, #-924] @ 469100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 4690ec │ │ │ │ + ldr r0, [pc, #-932] @ 469104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 4690f0 │ │ │ │ + ldr r0, [pc, #-940] @ 469108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 4690f4 │ │ │ │ + ldr r0, [pc, #-948] @ 46910c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 4690f8 │ │ │ │ + ldr r0, [pc, #-956] @ 469110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 4690fc │ │ │ │ + ldr r0, [pc, #-964] @ 469114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 469100 │ │ │ │ + ldr r0, [pc, #-972] @ 469118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 469104 │ │ │ │ + ldr r0, [pc, #-980] @ 46911c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 469108 │ │ │ │ + ldr r0, [pc, #-988] @ 469120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 46910c │ │ │ │ + ldr r0, [pc, #-996] @ 469124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 469110 │ │ │ │ + ldr r0, [pc, #-1004] @ 469128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 469114 │ │ │ │ + ldr r0, [pc, #-1012] @ 46912c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 469118 │ │ │ │ + ldr r0, [pc, #-1020] @ 469130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 46911c │ │ │ │ + ldr r0, [pc, #-1028] @ 469134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 469120 │ │ │ │ + ldr r0, [pc, #-1036] @ 469138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 469124 │ │ │ │ + ldr r0, [pc, #-1044] @ 46913c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 469128 │ │ │ │ + ldr r0, [pc, #-1052] @ 469140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 46912c │ │ │ │ + ldr r0, [pc, #-1060] @ 469144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 469130 │ │ │ │ + ldr r0, [pc, #-1068] @ 469148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 469134 │ │ │ │ + ldr r0, [pc, #-1076] @ 46914c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 469138 │ │ │ │ + ldr r0, [pc, #-1084] @ 469150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 46913c │ │ │ │ + ldr r0, [pc, #-1092] @ 469154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 469140 │ │ │ │ + ldr r0, [pc, #-1100] @ 469158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 469144 │ │ │ │ + ldr r0, [pc, #-1108] @ 46915c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 469148 │ │ │ │ + ldr r0, [pc, #-1116] @ 469160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 46914c │ │ │ │ + ldr r0, [pc, #-1124] @ 469164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 469150 │ │ │ │ + ldr r0, [pc, #-1132] @ 469168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 469154 │ │ │ │ + ldr r0, [pc, #-1140] @ 46916c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 469158 │ │ │ │ + ldr r0, [pc, #-1148] @ 469170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 46915c │ │ │ │ + ldr r0, [pc, #-1156] @ 469174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 469160 │ │ │ │ + ldr r0, [pc, #-1164] @ 469178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 469164 │ │ │ │ + ldr r0, [pc, #-1172] @ 46917c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 469168 │ │ │ │ + ldr r0, [pc, #-1180] @ 469180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 46916c │ │ │ │ + ldr r0, [pc, #-1188] @ 469184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 469170 │ │ │ │ + ldr r0, [pc, #-1196] @ 469188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 469174 │ │ │ │ + ldr r0, [pc, #-1204] @ 46918c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 469178 │ │ │ │ + ldr r0, [pc, #-1212] @ 469190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 46917c │ │ │ │ + ldr r0, [pc, #-1220] @ 469194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 469180 │ │ │ │ + ldr r0, [pc, #-1228] @ 469198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 469184 │ │ │ │ + ldr r0, [pc, #-1236] @ 46919c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 469188 │ │ │ │ + ldr r0, [pc, #-1244] @ 4691a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 46918c │ │ │ │ + ldr r0, [pc, #-1252] @ 4691a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 469190 │ │ │ │ + ldr r0, [pc, #-1260] @ 4691a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 469194 │ │ │ │ + ldr r0, [pc, #-1268] @ 4691ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 469198 │ │ │ │ + ldr r0, [pc, #-1276] @ 4691b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 46919c │ │ │ │ + ldr r0, [pc, #-1284] @ 4691b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 4691a0 │ │ │ │ + ldr r0, [pc, #-1292] @ 4691b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 4691a4 │ │ │ │ + ldr r0, [pc, #-1300] @ 4691bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 4691a8 │ │ │ │ + ldr r0, [pc, #-1308] @ 4691c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 4691ac │ │ │ │ + ldr r0, [pc, #-1316] @ 4691c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 4691b0 │ │ │ │ + ldr r0, [pc, #-1324] @ 4691c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 4691b4 │ │ │ │ + ldr r0, [pc, #-1332] @ 4691cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 4691b8 │ │ │ │ + ldr r0, [pc, #-1340] @ 4691d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 4691bc │ │ │ │ + ldr r0, [pc, #-1348] @ 4691d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 4691c0 │ │ │ │ + ldr r0, [pc, #-1356] @ 4691d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 4691c4 │ │ │ │ + ldr r0, [pc, #-1364] @ 4691dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 4691c8 │ │ │ │ + ldr r0, [pc, #-1372] @ 4691e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 4691cc │ │ │ │ + ldr r0, [pc, #-1380] @ 4691e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 4691d0 │ │ │ │ + ldr r0, [pc, #-1388] @ 4691e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 4691d4 │ │ │ │ + ldr r0, [pc, #-1396] @ 4691ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 4691d8 │ │ │ │ + ldr r0, [pc, #-1404] @ 4691f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 4691dc │ │ │ │ + ldr r0, [pc, #-1412] @ 4691f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 4691e0 │ │ │ │ + ldr r0, [pc, #-1420] @ 4691f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 4691e4 │ │ │ │ + ldr r0, [pc, #-1428] @ 4691fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 4691e8 │ │ │ │ + ldr r0, [pc, #-1436] @ 469200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 4691ec │ │ │ │ + ldr r0, [pc, #-1444] @ 469204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 4691f0 │ │ │ │ + ldr r0, [pc, #-1452] @ 469208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 4691f4 │ │ │ │ + ldr r0, [pc, #-1460] @ 46920c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 4691f8 │ │ │ │ + ldr r0, [pc, #-1468] @ 469210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 4691fc │ │ │ │ + ldr r0, [pc, #-1476] @ 469214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 469200 │ │ │ │ + ldr r0, [pc, #-1484] @ 469218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 469204 │ │ │ │ + ldr r0, [pc, #-1492] @ 46921c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 469208 │ │ │ │ + ldr r0, [pc, #-1500] @ 469220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 46920c │ │ │ │ + ldr r0, [pc, #-1508] @ 469224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 469210 │ │ │ │ + ldr r0, [pc, #-1516] @ 469228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 469214 │ │ │ │ + ldr r0, [pc, #-1524] @ 46922c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 469218 │ │ │ │ + ldr r0, [pc, #-1532] @ 469230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 46921c │ │ │ │ + ldr r0, [pc, #-1540] @ 469234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 469220 │ │ │ │ + ldr r0, [pc, #-1548] @ 469238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 469224 │ │ │ │ + ldr r0, [pc, #-1556] @ 46923c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 469228 │ │ │ │ + ldr r0, [pc, #-1564] @ 469240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 46922c │ │ │ │ + ldr r0, [pc, #-1572] @ 469244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 469230 │ │ │ │ + ldr r0, [pc, #-1580] @ 469248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 469234 │ │ │ │ + ldr r0, [pc, #-1588] @ 46924c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 469238 │ │ │ │ + ldr r0, [pc, #-1596] @ 469250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 46923c │ │ │ │ + ldr r0, [pc, #-1604] @ 469254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 469240 │ │ │ │ + ldr r0, [pc, #-1612] @ 469258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 469244 │ │ │ │ + ldr r0, [pc, #-1620] @ 46925c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 469248 │ │ │ │ + ldr r0, [pc, #-1628] @ 469260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 46924c │ │ │ │ + ldr r0, [pc, #-1636] @ 469264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 469250 │ │ │ │ + ldr r0, [pc, #-1644] @ 469268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 469254 │ │ │ │ + ldr r0, [pc, #-1652] @ 46926c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 469258 │ │ │ │ + ldr r0, [pc, #-1660] @ 469270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 46925c │ │ │ │ + ldr r0, [pc, #-1668] @ 469274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 469260 │ │ │ │ + ldr r0, [pc, #-1676] @ 469278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 469264 │ │ │ │ + ldr r0, [pc, #-1684] @ 46927c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 469268 │ │ │ │ + ldr r0, [pc, #-1692] @ 469280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 46926c │ │ │ │ + ldr r0, [pc, #-1700] @ 469284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 469270 │ │ │ │ + ldr r0, [pc, #-1708] @ 469288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 469274 │ │ │ │ + ldr r0, [pc, #-1716] @ 46928c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 469278 │ │ │ │ + ldr r0, [pc, #-1724] @ 469290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 46927c │ │ │ │ + ldr r0, [pc, #-1732] @ 469294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 469280 │ │ │ │ + ldr r0, [pc, #-1740] @ 469298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 469284 │ │ │ │ + ldr r0, [pc, #-1748] @ 46929c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 469288 │ │ │ │ + ldr r0, [pc, #-1756] @ 4692a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 46928c │ │ │ │ + ldr r0, [pc, #-1764] @ 4692a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 469290 │ │ │ │ + ldr r0, [pc, #-1772] @ 4692a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 469294 │ │ │ │ + ldr r0, [pc, #-1780] @ 4692ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 469298 │ │ │ │ + ldr r0, [pc, #-1788] @ 4692b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 46929c │ │ │ │ + ldr r0, [pc, #-1796] @ 4692b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 4692a0 │ │ │ │ + ldr r0, [pc, #-1804] @ 4692b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 4692a4 │ │ │ │ + ldr r0, [pc, #-1812] @ 4692bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 4692a8 │ │ │ │ + ldr r0, [pc, #-1820] @ 4692c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 4692ac │ │ │ │ + ldr r0, [pc, #-1828] @ 4692c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 4692b0 │ │ │ │ + ldr r0, [pc, #-1836] @ 4692c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 4692b4 │ │ │ │ + ldr r0, [pc, #-1844] @ 4692cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 4692b8 │ │ │ │ + ldr r0, [pc, #-1852] @ 4692d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 4692bc │ │ │ │ + ldr r0, [pc, #-1860] @ 4692d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 4692c0 │ │ │ │ + ldr r0, [pc, #-1868] @ 4692d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 4692c4 │ │ │ │ + ldr r0, [pc, #-1876] @ 4692dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 4692c8 │ │ │ │ + ldr r0, [pc, #-1884] @ 4692e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 4692cc │ │ │ │ + ldr r0, [pc, #-1892] @ 4692e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 4692d0 │ │ │ │ + ldr r0, [pc, #-1900] @ 4692e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 4692d4 │ │ │ │ + ldr r0, [pc, #-1908] @ 4692ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 4692d8 │ │ │ │ + ldr r0, [pc, #-1916] @ 4692f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 4692dc │ │ │ │ + ldr r0, [pc, #-1924] @ 4692f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 4692e0 │ │ │ │ + ldr r0, [pc, #-1932] @ 4692f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 4692e4 │ │ │ │ + ldr r0, [pc, #-1940] @ 4692fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 4692e8 │ │ │ │ + ldr r0, [pc, #-1948] @ 469300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 4692ec │ │ │ │ + ldr r0, [pc, #-1956] @ 469304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 4692f0 │ │ │ │ + ldr r0, [pc, #-1964] @ 469308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 4692f4 │ │ │ │ + ldr r0, [pc, #-1972] @ 46930c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 4692f8 │ │ │ │ + ldr r0, [pc, #-1980] @ 469310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 4692fc │ │ │ │ + ldr r0, [pc, #-1988] @ 469314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 469300 │ │ │ │ + ldr r0, [pc, #-1996] @ 469318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 469304 │ │ │ │ + ldr r0, [pc, #-2004] @ 46931c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 469308 │ │ │ │ + ldr r0, [pc, #-2012] @ 469320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 46930c │ │ │ │ + ldr r0, [pc, #-2020] @ 469324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 469310 │ │ │ │ + ldr r0, [pc, #-2028] @ 469328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 469314 │ │ │ │ + ldr r0, [pc, #-2036] @ 46932c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 469318 │ │ │ │ + ldr r0, [pc, #-2044] @ 469330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 46931c │ │ │ │ + ldr r0, [pc, #-2052] @ 469334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 469320 │ │ │ │ + ldr r0, [pc, #-2060] @ 469338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 469324 │ │ │ │ + ldr r0, [pc, #-2068] @ 46933c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 469328 │ │ │ │ + ldr r0, [pc, #-2076] @ 469340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 46932c │ │ │ │ + ldr r0, [pc, #-2084] @ 469344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 469330 │ │ │ │ + ldr r0, [pc, #-2092] @ 469348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 469334 │ │ │ │ + ldr r0, [pc, #-2100] @ 46934c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 469338 │ │ │ │ + ldr r0, [pc, #-2108] @ 469350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 46933c │ │ │ │ + ldr r0, [pc, #-2116] @ 469354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 469340 │ │ │ │ + ldr r0, [pc, #-2124] @ 469358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 469344 │ │ │ │ + ldr r0, [pc, #-2132] @ 46935c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 469348 │ │ │ │ + ldr r0, [pc, #-2140] @ 469360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 46934c │ │ │ │ + ldr r0, [pc, #-2148] @ 469364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 469350 │ │ │ │ + ldr r0, [pc, #-2156] @ 469368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 469354 │ │ │ │ + ldr r0, [pc, #-2164] @ 46936c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 469358 │ │ │ │ + ldr r0, [pc, #-2172] @ 469370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 46935c │ │ │ │ + ldr r0, [pc, #-2180] @ 469374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 469360 │ │ │ │ + ldr r0, [pc, #-2188] @ 469378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 469364 │ │ │ │ + ldr r0, [pc, #-2196] @ 46937c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 469368 │ │ │ │ + ldr r0, [pc, #-2204] @ 469380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 46936c │ │ │ │ + ldr r0, [pc, #-2212] @ 469384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 469370 │ │ │ │ + ldr r0, [pc, #-2220] @ 469388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 469374 │ │ │ │ + ldr r0, [pc, #-2228] @ 46938c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 469378 │ │ │ │ + ldr r0, [pc, #-2236] @ 469390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 46937c │ │ │ │ + ldr r0, [pc, #-2244] @ 469394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 469380 │ │ │ │ + ldr r0, [pc, #-2252] @ 469398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 469384 │ │ │ │ + ldr r0, [pc, #-2260] @ 46939c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 469388 │ │ │ │ + ldr r0, [pc, #-2268] @ 4693a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 46938c │ │ │ │ + ldr r0, [pc, #-2276] @ 4693a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 469390 │ │ │ │ + ldr r0, [pc, #-2284] @ 4693a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 469394 │ │ │ │ + ldr r0, [pc, #-2292] @ 4693ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 469398 │ │ │ │ + ldr r0, [pc, #-2300] @ 4693b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 46939c │ │ │ │ + ldr r0, [pc, #-2308] @ 4693b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 4693a0 │ │ │ │ + ldr r0, [pc, #-2316] @ 4693b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 4693a4 │ │ │ │ + ldr r0, [pc, #-2324] @ 4693bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 4693a8 │ │ │ │ + ldr r0, [pc, #-2332] @ 4693c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 4693ac │ │ │ │ + ldr r0, [pc, #-2340] @ 4693c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 4693b0 │ │ │ │ + ldr r0, [pc, #-2348] @ 4693c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 4693b4 │ │ │ │ + ldr r0, [pc, #-2356] @ 4693cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 4693b8 │ │ │ │ + ldr r0, [pc, #-2364] @ 4693d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 4693bc │ │ │ │ + ldr r0, [pc, #-2372] @ 4693d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 4693c0 │ │ │ │ + ldr r0, [pc, #-2380] @ 4693d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 4693c4 │ │ │ │ + ldr r0, [pc, #-2388] @ 4693dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 4693c8 │ │ │ │ + ldr r0, [pc, #-2396] @ 4693e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 4693cc │ │ │ │ + ldr r0, [pc, #-2404] @ 4693e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 4693d0 │ │ │ │ + ldr r0, [pc, #-2412] @ 4693e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 4693d4 │ │ │ │ + ldr r0, [pc, #-2420] @ 4693ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 4693d8 │ │ │ │ + ldr r0, [pc, #-2428] @ 4693f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 4693dc │ │ │ │ + ldr r0, [pc, #-2436] @ 4693f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 4693e0 │ │ │ │ + ldr r0, [pc, #-2444] @ 4693f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 4693e4 │ │ │ │ + ldr r0, [pc, #-2452] @ 4693fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 4693e8 │ │ │ │ + ldr r0, [pc, #-2460] @ 469400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 46a718 │ │ │ │ + ldr r0, [pc, #2440] @ 46a730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 46a71c │ │ │ │ + ldr r0, [pc, #2432] @ 46a734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 46a720 │ │ │ │ + ldr r0, [pc, #2424] @ 46a738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 46a724 │ │ │ │ + ldr r0, [pc, #2416] @ 46a73c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 46a728 │ │ │ │ + ldr r0, [pc, #2408] @ 46a740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 46a72c │ │ │ │ + ldr r0, [pc, #2400] @ 46a744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 46a730 │ │ │ │ + ldr r0, [pc, #2392] @ 46a748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 46a734 │ │ │ │ + ldr r0, [pc, #2384] @ 46a74c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 46a738 │ │ │ │ + ldr r0, [pc, #2376] @ 46a750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 46a73c │ │ │ │ + ldr r0, [pc, #2368] @ 46a754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 46a740 │ │ │ │ + ldr r0, [pc, #2360] @ 46a758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 46a744 │ │ │ │ + ldr r0, [pc, #2352] @ 46a75c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 46a748 │ │ │ │ + ldr r0, [pc, #2344] @ 46a760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 46a74c │ │ │ │ + ldr r0, [pc, #2336] @ 46a764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 46a750 │ │ │ │ + ldr r0, [pc, #2328] @ 46a768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 46a754 │ │ │ │ + ldr r0, [pc, #2320] @ 46a76c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 46a758 │ │ │ │ + ldr r0, [pc, #2312] @ 46a770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 46a75c │ │ │ │ + ldr r0, [pc, #2304] @ 46a774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 46a760 │ │ │ │ + ldr r0, [pc, #2296] @ 46a778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 46a764 │ │ │ │ + ldr r0, [pc, #2288] @ 46a77c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 46a768 │ │ │ │ + ldr r0, [pc, #2280] @ 46a780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 46a76c │ │ │ │ + ldr r0, [pc, #2272] @ 46a784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 46a770 │ │ │ │ + ldr r0, [pc, #2264] @ 46a788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 46a774 │ │ │ │ + ldr r0, [pc, #2256] @ 46a78c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 46a778 │ │ │ │ + ldr r0, [pc, #2248] @ 46a790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 46a77c │ │ │ │ + ldr r0, [pc, #2240] @ 46a794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 46a780 │ │ │ │ + ldr r0, [pc, #2232] @ 46a798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 46a784 │ │ │ │ + ldr r0, [pc, #2224] @ 46a79c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 46a788 │ │ │ │ + ldr r0, [pc, #2216] @ 46a7a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 46a78c │ │ │ │ + ldr r0, [pc, #2208] @ 46a7a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 46a790 │ │ │ │ + ldr r0, [pc, #2200] @ 46a7a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 46a794 │ │ │ │ + ldr r0, [pc, #2192] @ 46a7ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 46a798 │ │ │ │ + ldr r0, [pc, #2184] @ 46a7b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 46a79c │ │ │ │ + ldr r0, [pc, #2176] @ 46a7b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 46a7a0 │ │ │ │ + ldr r0, [pc, #2168] @ 46a7b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 46a7a4 │ │ │ │ + ldr r0, [pc, #2160] @ 46a7bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 46a7a8 │ │ │ │ + ldr r0, [pc, #2152] @ 46a7c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 46a7ac │ │ │ │ + ldr r0, [pc, #2144] @ 46a7c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 46a7b0 │ │ │ │ + ldr r0, [pc, #2136] @ 46a7c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 46a7b4 │ │ │ │ + ldr r0, [pc, #2128] @ 46a7cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 46a7b8 │ │ │ │ + ldr r0, [pc, #2120] @ 46a7d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 46a7bc │ │ │ │ + ldr r0, [pc, #2112] @ 46a7d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 46a7c0 │ │ │ │ + ldr r0, [pc, #2104] @ 46a7d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 46a7c4 │ │ │ │ + ldr r0, [pc, #2096] @ 46a7dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 46a7c8 │ │ │ │ + ldr r0, [pc, #2088] @ 46a7e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 46a7cc │ │ │ │ + ldr r0, [pc, #2080] @ 46a7e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 46a7d0 │ │ │ │ + ldr r0, [pc, #2072] @ 46a7e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 46a7d4 │ │ │ │ + ldr r0, [pc, #2064] @ 46a7ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 46a7d8 │ │ │ │ + ldr r0, [pc, #2056] @ 46a7f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 46a7dc │ │ │ │ + ldr r0, [pc, #2048] @ 46a7f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 46a7e0 │ │ │ │ + ldr r0, [pc, #2040] @ 46a7f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 46a7e4 │ │ │ │ + ldr r0, [pc, #2032] @ 46a7fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 46a7e8 │ │ │ │ + ldr r0, [pc, #2024] @ 46a800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 46a7ec │ │ │ │ + ldr r0, [pc, #2016] @ 46a804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 46a7f0 │ │ │ │ + ldr r0, [pc, #2008] @ 46a808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 46a7f4 │ │ │ │ + ldr r0, [pc, #2000] @ 46a80c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 46a7f8 │ │ │ │ + ldr r0, [pc, #1992] @ 46a810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 46a7fc │ │ │ │ + ldr r0, [pc, #1984] @ 46a814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 46a800 │ │ │ │ + ldr r0, [pc, #1976] @ 46a818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 46a804 │ │ │ │ + ldr r0, [pc, #1968] @ 46a81c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 46a808 │ │ │ │ + ldr r0, [pc, #1960] @ 46a820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 46a80c │ │ │ │ + ldr r0, [pc, #1952] @ 46a824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 46a810 │ │ │ │ + ldr r0, [pc, #1944] @ 46a828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 46a814 │ │ │ │ + ldr r0, [pc, #1936] @ 46a82c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 46a818 │ │ │ │ + ldr r0, [pc, #1928] @ 46a830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 46a81c │ │ │ │ + ldr r0, [pc, #1920] @ 46a834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 46a820 │ │ │ │ + ldr r0, [pc, #1912] @ 46a838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 46a824 │ │ │ │ + ldr r0, [pc, #1904] @ 46a83c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 46a828 │ │ │ │ + ldr r0, [pc, #1896] @ 46a840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 46a82c │ │ │ │ + ldr r0, [pc, #1888] @ 46a844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 46a830 │ │ │ │ + ldr r0, [pc, #1880] @ 46a848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 46a834 │ │ │ │ + ldr r0, [pc, #1872] @ 46a84c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 46a838 │ │ │ │ + ldr r0, [pc, #1864] @ 46a850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 46a83c │ │ │ │ + ldr r0, [pc, #1856] @ 46a854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 46a840 │ │ │ │ + ldr r0, [pc, #1848] @ 46a858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 46a844 │ │ │ │ + ldr r0, [pc, #1840] @ 46a85c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 46a848 │ │ │ │ + ldr r0, [pc, #1832] @ 46a860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 46a84c │ │ │ │ + ldr r0, [pc, #1824] @ 46a864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 46a850 │ │ │ │ + ldr r0, [pc, #1816] @ 46a868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 46a854 │ │ │ │ + ldr r0, [pc, #1808] @ 46a86c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 46a858 │ │ │ │ + ldr r0, [pc, #1800] @ 46a870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 46a85c │ │ │ │ + ldr r0, [pc, #1792] @ 46a874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 46a860 │ │ │ │ + ldr r0, [pc, #1784] @ 46a878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 46a864 │ │ │ │ + ldr r0, [pc, #1776] @ 46a87c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 46a868 │ │ │ │ + ldr r0, [pc, #1768] @ 46a880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 46a86c │ │ │ │ + ldr r0, [pc, #1760] @ 46a884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 46a870 │ │ │ │ + ldr r0, [pc, #1752] @ 46a888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 46a874 │ │ │ │ + ldr r0, [pc, #1744] @ 46a88c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 46a878 │ │ │ │ + ldr r0, [pc, #1736] @ 46a890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 46a87c │ │ │ │ + ldr r0, [pc, #1728] @ 46a894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 46a880 │ │ │ │ + ldr r0, [pc, #1720] @ 46a898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 46a884 │ │ │ │ + ldr r0, [pc, #1712] @ 46a89c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 46a888 │ │ │ │ + ldr r0, [pc, #1704] @ 46a8a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 46a88c │ │ │ │ + ldr r0, [pc, #1696] @ 46a8a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 46a890 │ │ │ │ + ldr r0, [pc, #1688] @ 46a8a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 46a894 │ │ │ │ + ldr r0, [pc, #1680] @ 46a8ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 46a898 │ │ │ │ + ldr r0, [pc, #1672] @ 46a8b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 46a89c │ │ │ │ + ldr r0, [pc, #1664] @ 46a8b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 46a8a0 │ │ │ │ + ldr r0, [pc, #1656] @ 46a8b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 46a8a4 │ │ │ │ + ldr r0, [pc, #1648] @ 46a8bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 46a8a8 │ │ │ │ + ldr r0, [pc, #1640] @ 46a8c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 46a8ac │ │ │ │ + ldr r0, [pc, #1632] @ 46a8c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 46a8b0 │ │ │ │ + ldr r0, [pc, #1624] @ 46a8c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 46a8b4 │ │ │ │ + ldr r0, [pc, #1616] @ 46a8cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 46a8b8 │ │ │ │ + ldr r0, [pc, #1608] @ 46a8d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 46a8bc │ │ │ │ + ldr r0, [pc, #1600] @ 46a8d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 46a8c0 │ │ │ │ + ldr r0, [pc, #1592] @ 46a8d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 46a8c4 │ │ │ │ + ldr r0, [pc, #1584] @ 46a8dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 46a8c8 │ │ │ │ + ldr r0, [pc, #1576] @ 46a8e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 46a8cc │ │ │ │ + ldr r0, [pc, #1568] @ 46a8e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 46a8d0 │ │ │ │ + ldr r0, [pc, #1560] @ 46a8e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 46a8d4 │ │ │ │ + ldr r0, [pc, #1552] @ 46a8ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 46a8d8 │ │ │ │ + ldr r0, [pc, #1544] @ 46a8f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 46a8dc │ │ │ │ + ldr r0, [pc, #1536] @ 46a8f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 46a8e0 │ │ │ │ + ldr r0, [pc, #1528] @ 46a8f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 46a8e4 │ │ │ │ + ldr r0, [pc, #1520] @ 46a8fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 46a8e8 │ │ │ │ + ldr r0, [pc, #1512] @ 46a900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 46a8ec │ │ │ │ + ldr r0, [pc, #1504] @ 46a904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 46a8f0 │ │ │ │ + ldr r0, [pc, #1496] @ 46a908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 46a8f4 │ │ │ │ + ldr r0, [pc, #1488] @ 46a90c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 46a8f8 │ │ │ │ + ldr r0, [pc, #1480] @ 46a910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 46a8fc │ │ │ │ + ldr r0, [pc, #1472] @ 46a914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 46a900 │ │ │ │ + ldr r0, [pc, #1464] @ 46a918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 46a904 │ │ │ │ + ldr r0, [pc, #1456] @ 46a91c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 46a908 │ │ │ │ + ldr r0, [pc, #1448] @ 46a920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 46a90c │ │ │ │ + ldr r0, [pc, #1440] @ 46a924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 46a910 │ │ │ │ + ldr r0, [pc, #1432] @ 46a928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 46a914 │ │ │ │ + ldr r0, [pc, #1424] @ 46a92c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 46a918 │ │ │ │ + ldr r0, [pc, #1416] @ 46a930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 46a91c │ │ │ │ + ldr r0, [pc, #1408] @ 46a934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 46a920 │ │ │ │ + ldr r0, [pc, #1400] @ 46a938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 46a924 │ │ │ │ + ldr r0, [pc, #1392] @ 46a93c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 46a928 │ │ │ │ + ldr r0, [pc, #1384] @ 46a940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 46a92c │ │ │ │ + ldr r0, [pc, #1376] @ 46a944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 46a930 │ │ │ │ + ldr r0, [pc, #1368] @ 46a948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 46a934 │ │ │ │ + ldr r0, [pc, #1360] @ 46a94c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 46a938 │ │ │ │ + ldr r0, [pc, #1352] @ 46a950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 46a93c │ │ │ │ + ldr r0, [pc, #1344] @ 46a954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 46a940 │ │ │ │ + ldr r0, [pc, #1336] @ 46a958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 46a944 │ │ │ │ + ldr r0, [pc, #1328] @ 46a95c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 46a948 │ │ │ │ + ldr r0, [pc, #1320] @ 46a960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 46a94c │ │ │ │ + ldr r0, [pc, #1312] @ 46a964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 46a950 │ │ │ │ + ldr r0, [pc, #1304] @ 46a968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 46a954 │ │ │ │ + ldr r0, [pc, #1296] @ 46a96c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 46a958 │ │ │ │ + ldr r0, [pc, #1288] @ 46a970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 46a95c │ │ │ │ + ldr r0, [pc, #1280] @ 46a974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 46a960 │ │ │ │ + ldr r0, [pc, #1272] @ 46a978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 46a964 │ │ │ │ + ldr r0, [pc, #1264] @ 46a97c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 46a968 │ │ │ │ + ldr r0, [pc, #1256] @ 46a980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 46a96c │ │ │ │ + ldr r0, [pc, #1248] @ 46a984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 46a970 │ │ │ │ + ldr r0, [pc, #1240] @ 46a988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 46a974 │ │ │ │ + ldr r0, [pc, #1232] @ 46a98c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 46a978 │ │ │ │ + ldr r0, [pc, #1224] @ 46a990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 46a97c │ │ │ │ + ldr r0, [pc, #1216] @ 46a994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 46a980 │ │ │ │ + ldr r0, [pc, #1208] @ 46a998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 46a984 │ │ │ │ + ldr r0, [pc, #1200] @ 46a99c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 46a988 │ │ │ │ + ldr r0, [pc, #1192] @ 46a9a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 46a98c │ │ │ │ + ldr r0, [pc, #1184] @ 46a9a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 46a990 │ │ │ │ + ldr r0, [pc, #1176] @ 46a9a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 46a994 │ │ │ │ + ldr r0, [pc, #1168] @ 46a9ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 46a998 │ │ │ │ + ldr r0, [pc, #1160] @ 46a9b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 46a99c │ │ │ │ + ldr r0, [pc, #1152] @ 46a9b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 46a9a0 │ │ │ │ + ldr r0, [pc, #1144] @ 46a9b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 46a9a4 │ │ │ │ + ldr r0, [pc, #1136] @ 46a9bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 46a9a8 │ │ │ │ + ldr r0, [pc, #1128] @ 46a9c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 46a9ac │ │ │ │ + ldr r0, [pc, #1120] @ 46a9c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 46a9b0 │ │ │ │ + ldr r0, [pc, #1112] @ 46a9c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 46a9b4 │ │ │ │ + ldr r0, [pc, #1104] @ 46a9cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 46a9b8 │ │ │ │ + ldr r0, [pc, #1096] @ 46a9d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 46a9bc │ │ │ │ + ldr r0, [pc, #1088] @ 46a9d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 46a9c0 │ │ │ │ + ldr r0, [pc, #1080] @ 46a9d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 46a9c4 │ │ │ │ + ldr r0, [pc, #1072] @ 46a9dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 46a9c8 │ │ │ │ + ldr r0, [pc, #1064] @ 46a9e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 46a9cc │ │ │ │ + ldr r0, [pc, #1056] @ 46a9e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 46a9d0 │ │ │ │ + ldr r0, [pc, #1048] @ 46a9e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 46a9d4 │ │ │ │ + ldr r0, [pc, #1040] @ 46a9ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 46a9d8 │ │ │ │ + ldr r0, [pc, #1032] @ 46a9f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 46a9dc │ │ │ │ + ldr r0, [pc, #1024] @ 46a9f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 46a9e0 │ │ │ │ + ldr r0, [pc, #1016] @ 46a9f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 46a9e4 │ │ │ │ + ldr r0, [pc, #1008] @ 46a9fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 46a9e8 │ │ │ │ + ldr r0, [pc, #1000] @ 46aa00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 46a9ec │ │ │ │ + ldr r0, [pc, #992] @ 46aa04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 46a9f0 │ │ │ │ + ldr r0, [pc, #984] @ 46aa08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 46a9f4 │ │ │ │ + ldr r0, [pc, #976] @ 46aa0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 46a9f8 │ │ │ │ + ldr r0, [pc, #968] @ 46aa10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 46a9fc │ │ │ │ + ldr r0, [pc, #960] @ 46aa14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 46aa00 │ │ │ │ + ldr r0, [pc, #952] @ 46aa18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 46aa04 │ │ │ │ + ldr r0, [pc, #944] @ 46aa1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 46aa08 │ │ │ │ + ldr r0, [pc, #936] @ 46aa20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 46aa0c │ │ │ │ + ldr r0, [pc, #928] @ 46aa24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 46aa10 │ │ │ │ + ldr r0, [pc, #920] @ 46aa28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 46aa14 │ │ │ │ + ldr r0, [pc, #912] @ 46aa2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 46aa18 │ │ │ │ + ldr r0, [pc, #904] @ 46aa30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 46aa1c │ │ │ │ + ldr r0, [pc, #896] @ 46aa34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 46aa20 │ │ │ │ + ldr r0, [pc, #888] @ 46aa38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 46aa24 │ │ │ │ + ldr r0, [pc, #880] @ 46aa3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 46aa28 │ │ │ │ + ldr r0, [pc, #872] @ 46aa40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 46aa2c │ │ │ │ + ldr r0, [pc, #864] @ 46aa44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 46aa30 │ │ │ │ + ldr r0, [pc, #856] @ 46aa48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 46aa34 │ │ │ │ + ldr r0, [pc, #848] @ 46aa4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 46aa38 │ │ │ │ + ldr r0, [pc, #840] @ 46aa50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 46aa3c │ │ │ │ + ldr r0, [pc, #832] @ 46aa54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 46aa40 │ │ │ │ + ldr r0, [pc, #824] @ 46aa58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 46aa44 │ │ │ │ + ldr r0, [pc, #816] @ 46aa5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r3, ip, ip, asr #31 │ │ │ │ - smullseq r3, ip, r4, pc @ │ │ │ │ - sbcseq r3, ip, ip, asr pc │ │ │ │ - sbcseq r3, ip, r4, lsr #30 │ │ │ │ - ldrsheq r3, [ip], #228 @ 0xe4 │ │ │ │ - sbcseq r3, ip, r4, asr #29 │ │ │ │ - smullseq r3, ip, r8, lr │ │ │ │ - sbcseq r3, ip, r0, asr lr │ │ │ │ - sbcseq r3, ip, ip, lsr #28 │ │ │ │ - sbcseq r3, ip, r0, lsl #28 │ │ │ │ - sbcseq r3, ip, ip, asr #27 │ │ │ │ - smullseq r3, ip, ip, sp │ │ │ │ - sbcseq r3, ip, r4, ror #26 │ │ │ │ - sbcseq r3, ip, r4, asr #26 │ │ │ │ - sbcseq r3, ip, r0, lsl sp │ │ │ │ - ldrsbeq r3, [ip], #200 @ 0xc8 │ │ │ │ - ldrheq r3, [ip], #200 @ 0xc8 │ │ │ │ - smullseq r3, ip, r8, ip │ │ │ │ - sbcseq r3, ip, r8, ror #24 │ │ │ │ - sbcseq r3, ip, r8, lsr ip │ │ │ │ - sbcseq r3, ip, r8, lsl #24 │ │ │ │ - ldrsbeq r3, [ip], #180 @ 0xb4 │ │ │ │ - smullseq r3, ip, ip, fp │ │ │ │ - sbcseq r3, ip, ip, ror #22 │ │ │ │ - sbcseq r3, ip, ip, lsr fp │ │ │ │ - sbcseq r3, ip, r4, lsl #22 │ │ │ │ - ldrsbeq r3, [ip], #168 @ 0xa8 │ │ │ │ - sbcseq r3, ip, r4, lsr #21 │ │ │ │ - sbcseq r3, ip, r0, lsl #21 │ │ │ │ - sbcseq r3, ip, r4, ror #20 │ │ │ │ - sbcseq r3, ip, r4, asr #20 │ │ │ │ - ldrsbeq sp, [ip], #60 @ 0x3c │ │ │ │ - sbcseq sp, ip, r4, ror #5 │ │ │ │ - sbcseq sp, ip, r4, lsl #4 │ │ │ │ - sbcseq sp, ip, r8, lsr r1 │ │ │ │ - sbcseq sp, ip, ip, lsr #15 │ │ │ │ - sbcseq sp, ip, r8, asr #13 │ │ │ │ - sbcseq sp, ip, r4, ror #11 │ │ │ │ - sbcseq sp, ip, r0, lsl #10 │ │ │ │ - sbcseq sp, ip, r4, lsr #8 │ │ │ │ - sbcseq sp, ip, r8, asr #6 │ │ │ │ - sbcseq sp, ip, r4, asr r2 │ │ │ │ - sbcseq sp, ip, r8, ror r1 │ │ │ │ - sbcseq sp, ip, ip, lsr #1 │ │ │ │ - sbcseq sp, ip, ip, lsl r7 │ │ │ │ - sbcseq sp, ip, r8, lsr r6 │ │ │ │ - sbcseq sp, ip, r4, asr r5 │ │ │ │ - sbcseq sp, ip, r0, ror r4 │ │ │ │ - smullseq sp, ip, r8, r3 │ │ │ │ - ldrheq sp, [ip], #36 @ 0x24 │ │ │ │ - sbcseq sp, ip, r4, asr #3 │ │ │ │ - sbcseq sp, ip, ip, ror #1 │ │ │ │ - sbcseq sp, ip, r0, lsr #32 │ │ │ │ - sbcseq sp, ip, ip, lsl #13 │ │ │ │ - sbcseq sp, ip, r8, lsr #11 │ │ │ │ - sbcseq sp, ip, r4, asr #9 │ │ │ │ - sbcseq sp, ip, r0, ror #7 │ │ │ │ - sbcseq sp, ip, ip, lsl #6 │ │ │ │ - sbcseq sp, ip, r0, lsr #4 │ │ │ │ - sbcseq sp, ip, r4, lsr r1 │ │ │ │ - sbcseq sp, ip, r0, rrx │ │ │ │ - smullseq ip, ip, r4, pc @ │ │ │ │ - ldrsheq sp, [ip], #92 @ 0x5c │ │ │ │ - sbcseq sp, ip, r8, lsl r5 │ │ │ │ - sbcseq sp, ip, r4, lsr r4 │ │ │ │ - sbcseq sp, ip, r0, asr r3 │ │ │ │ - sbcseq sp, ip, r0, lsl #5 │ │ │ │ - sbcseq sp, ip, ip, lsl #3 │ │ │ │ + sbcseq r3, ip, r4, asr #31 │ │ │ │ + sbcseq r3, ip, ip, lsl #31 │ │ │ │ + sbcseq r3, ip, r4, asr pc │ │ │ │ + sbcseq r3, ip, ip, lsl pc │ │ │ │ + sbcseq r3, ip, ip, ror #29 │ │ │ │ + ldrheq r3, [ip], #236 @ 0xec │ │ │ │ + smullseq r3, ip, r0, lr │ │ │ │ + sbcseq r3, ip, r8, asr #28 │ │ │ │ + sbcseq r3, ip, r4, lsr #28 │ │ │ │ + ldrsheq r3, [ip], #216 @ 0xd8 │ │ │ │ + sbcseq r3, ip, r4, asr #27 │ │ │ │ + smullseq r3, ip, r4, sp │ │ │ │ + sbcseq r3, ip, ip, asr sp │ │ │ │ + sbcseq r3, ip, ip, lsr sp │ │ │ │ + sbcseq r3, ip, r8, lsl #26 │ │ │ │ + ldrsbeq r3, [ip], #192 @ 0xc0 │ │ │ │ + ldrheq r3, [ip], #192 @ 0xc0 │ │ │ │ + smullseq r3, ip, r0, ip │ │ │ │ + sbcseq r3, ip, r0, ror #24 │ │ │ │ + sbcseq r3, ip, r0, lsr ip │ │ │ │ + sbcseq r3, ip, r0, lsl #24 │ │ │ │ + sbcseq r3, ip, ip, asr #23 │ │ │ │ + smullseq r3, ip, r4, fp │ │ │ │ + sbcseq r3, ip, r4, ror #22 │ │ │ │ + sbcseq r3, ip, r4, lsr fp │ │ │ │ + ldrsheq r3, [ip], #172 @ 0xac │ │ │ │ + ldrsbeq r3, [ip], #160 @ 0xa0 │ │ │ │ + smullseq r3, ip, ip, sl │ │ │ │ + sbcseq r3, ip, r8, ror sl │ │ │ │ + sbcseq r3, ip, ip, asr sl │ │ │ │ + sbcseq r3, ip, ip, lsr sl │ │ │ │ + ldrsbeq sp, [ip], #52 @ 0x34 │ │ │ │ + ldrsbeq sp, [ip], #44 @ 0x2c │ │ │ │ + ldrsheq sp, [ip], #28 │ │ │ │ + sbcseq sp, ip, r0, lsr r1 │ │ │ │ + sbcseq sp, ip, r4, lsr #15 │ │ │ │ + sbcseq sp, ip, r0, asr #13 │ │ │ │ + ldrsbeq sp, [ip], #92 @ 0x5c │ │ │ │ + ldrsheq sp, [ip], #72 @ 0x48 │ │ │ │ + sbcseq sp, ip, ip, lsl r4 │ │ │ │ + sbcseq sp, ip, r0, asr #6 │ │ │ │ + sbcseq sp, ip, ip, asr #4 │ │ │ │ + sbcseq sp, ip, r0, ror r1 │ │ │ │ sbcseq sp, ip, r4, lsr #1 │ │ │ │ - ldrsbeq ip, [ip], #244 @ 0xf4 │ │ │ │ - sbcseq ip, ip, r8, lsl #30 │ │ │ │ - sbcseq sp, ip, ip, ror #10 │ │ │ │ - sbcseq sp, ip, r8, lsl #9 │ │ │ │ - sbcseq sp, ip, r4, lsr #7 │ │ │ │ - sbcseq sp, ip, r0, asr #5 │ │ │ │ - ldrsheq sp, [ip], #20 │ │ │ │ - ldrsheq sp, [ip], #8 │ │ │ │ - sbcseq sp, ip, r4, lsl r0 │ │ │ │ - sbcseq ip, ip, r8, asr #30 │ │ │ │ - sbcseq ip, ip, ip, ror lr │ │ │ │ - sbcseq ip, ip, r8, asr #28 │ │ │ │ - ldrheq ip, [ip], #188 @ 0xbc │ │ │ │ - sbcseq ip, ip, r8, lsl #28 │ │ │ │ - sbcseq ip, ip, ip, ror fp │ │ │ │ - sbcseq ip, ip, r8, asr #27 │ │ │ │ - sbcseq ip, ip, ip, lsr fp │ │ │ │ - sbcseq ip, ip, r8, lsl #27 │ │ │ │ - ldrsheq ip, [ip], #172 @ 0xac │ │ │ │ - sbcseq ip, ip, r8, asr #26 │ │ │ │ - ldrheq ip, [ip], #172 @ 0xac │ │ │ │ - sbcseq ip, ip, r8, lsl #26 │ │ │ │ - sbcseq ip, ip, ip, ror sl │ │ │ │ - sbcseq ip, ip, r8, asr #25 │ │ │ │ - sbcseq ip, ip, ip, lsr sl │ │ │ │ - sbcseq ip, ip, r8, lsl #25 │ │ │ │ - ldrsheq ip, [ip], #156 @ 0x9c │ │ │ │ - sbcseq ip, ip, r8, asr #24 │ │ │ │ - ldrheq ip, [ip], #156 @ 0x9c │ │ │ │ - sbcseq ip, ip, r8, lsl #24 │ │ │ │ - sbcseq ip, ip, ip, ror r9 │ │ │ │ - sbcseq ip, ip, r8, asr #23 │ │ │ │ - sbcseq ip, ip, ip, lsr r9 │ │ │ │ - sbcseq ip, ip, r8, lsl #23 │ │ │ │ - ldrsheq ip, [ip], #140 @ 0x8c │ │ │ │ - sbcseq ip, ip, r8, asr #22 │ │ │ │ - ldrheq ip, [ip], #140 @ 0x8c │ │ │ │ - sbcseq ip, ip, r8, lsl #22 │ │ │ │ - sbcseq ip, ip, ip, ror r8 │ │ │ │ - sbcseq ip, ip, r8, asr #21 │ │ │ │ - sbcseq ip, ip, ip, lsr r8 │ │ │ │ - sbcseq ip, ip, r8, lsl #21 │ │ │ │ - ldrsheq ip, [ip], #124 @ 0x7c │ │ │ │ - sbcseq ip, ip, r8, asr #15 │ │ │ │ - sbcseq ip, ip, ip, lsr r5 │ │ │ │ - sbcseq ip, ip, r8, lsl #15 │ │ │ │ - ldrsheq ip, [ip], #76 @ 0x4c │ │ │ │ - sbcseq ip, ip, r8, asr #14 │ │ │ │ - ldrheq ip, [ip], #76 @ 0x4c │ │ │ │ - sbcseq ip, ip, r8, lsl #14 │ │ │ │ - sbcseq ip, ip, ip, ror r4 │ │ │ │ - sbcseq ip, ip, r8, asr #13 │ │ │ │ - sbcseq ip, ip, ip, lsr r4 │ │ │ │ - sbcseq ip, ip, r8, lsl #13 │ │ │ │ - ldrsheq ip, [ip], #60 @ 0x3c │ │ │ │ - sbcseq ip, ip, r8, asr #12 │ │ │ │ - ldrheq ip, [ip], #60 @ 0x3c │ │ │ │ - sbcseq ip, ip, r8, lsl #12 │ │ │ │ - sbcseq ip, ip, ip, ror r3 │ │ │ │ - sbcseq ip, ip, r8, asr #11 │ │ │ │ - sbcseq ip, ip, ip, lsr r3 │ │ │ │ - sbcseq ip, ip, r8, lsl #11 │ │ │ │ - ldrsheq ip, [ip], #44 @ 0x2c │ │ │ │ - sbcseq ip, ip, r8, asr #10 │ │ │ │ - ldrheq ip, [ip], #44 @ 0x2c │ │ │ │ - sbcseq ip, ip, r8, lsl #10 │ │ │ │ - sbcseq ip, ip, ip, ror r2 │ │ │ │ - sbcseq ip, ip, r8, asr #9 │ │ │ │ - sbcseq ip, ip, ip, lsr r2 │ │ │ │ - sbcseq ip, ip, r8, lsl #9 │ │ │ │ - ldrsheq ip, [ip], #28 │ │ │ │ - sbcseq ip, ip, r8, asr #8 │ │ │ │ - ldrheq ip, [ip], #28 │ │ │ │ - sbcseq ip, ip, r8, lsl #8 │ │ │ │ - sbcseq ip, ip, ip, ror r1 │ │ │ │ - sbcseq ip, ip, r0, asr #2 │ │ │ │ - ldrheq fp, [ip], #240 @ 0xf0 │ │ │ │ - sbcseq fp, ip, r0, lsl lr │ │ │ │ - ldrheq fp, [ip], #204 @ 0xcc │ │ │ │ - sbcseq fp, ip, ip, lsr #22 │ │ │ │ - sbcseq fp, ip, ip, lsl #19 │ │ │ │ - sbcseq fp, ip, r4, lsr r8 │ │ │ │ - ldrheq ip, [ip], #12 │ │ │ │ - sbcseq fp, ip, r8, lsr #30 │ │ │ │ - smullseq fp, ip, r4, sp │ │ │ │ - sbcseq fp, ip, r8, lsr ip │ │ │ │ - sbcseq fp, ip, r4, lsr #21 │ │ │ │ - sbcseq fp, ip, r0, lsl r9 │ │ │ │ - sbcseq fp, ip, ip, lsr #15 │ │ │ │ - sbcseq ip, ip, r8, lsr r0 │ │ │ │ - ldrsbeq r9, [ip], #88 @ 0x58 │ │ │ │ - smullseq r9, ip, r0, r5 │ │ │ │ - sbcseq r9, ip, r0, asr r5 │ │ │ │ - sbcseq r9, ip, r0, lsl r5 │ │ │ │ - ldrsbeq r9, [ip], #64 @ 0x40 │ │ │ │ - sbcseq r9, ip, r8, lsr #9 │ │ │ │ - sbcseq r9, ip, r0, lsl #9 │ │ │ │ - sbcseq r9, ip, r8, asr r4 │ │ │ │ - sbcseq r9, ip, r0, lsr r4 │ │ │ │ - sbcseq r9, ip, r8, lsl #8 │ │ │ │ - sbcseq r9, ip, r0, ror #7 │ │ │ │ - ldrheq r9, [ip], #56 @ 0x38 │ │ │ │ - sbcseq r9, ip, ip, lsl #7 │ │ │ │ - sbcseq r9, ip, r0, ror #6 │ │ │ │ - sbcseq r9, ip, r4, lsr r3 │ │ │ │ - sbcseq r9, ip, r4, lsl r3 │ │ │ │ - sbcseq r9, ip, ip, ror #5 │ │ │ │ - sbcseq r9, ip, r8, asr #5 │ │ │ │ - smullseq r9, ip, r4, r2 │ │ │ │ - sbcseq r9, ip, ip, ror #4 │ │ │ │ - sbcseq r9, ip, r8, asr #4 │ │ │ │ - sbcseq r9, ip, r8, lsl r2 │ │ │ │ - ldrsheq r9, [ip], #20 │ │ │ │ - sbcseq r9, ip, ip, asr #3 │ │ │ │ - sbcseq r9, ip, r4, lsr #3 │ │ │ │ - sbcseq r9, ip, ip, ror r1 │ │ │ │ - sbcseq r9, ip, r4, asr r1 │ │ │ │ - sbcseq r9, ip, r4, lsr #2 │ │ │ │ - sbcseq r9, ip, r0, lsl #2 │ │ │ │ - ldrsbeq r9, [ip], #0 │ │ │ │ - smullseq r9, ip, ip, r0 │ │ │ │ - sbcseq r9, ip, r0, ror r0 │ │ │ │ - sbcseq r9, ip, r4, asr #32 │ │ │ │ - sbcseq r9, ip, r0, lsr #32 │ │ │ │ - sbcseq r8, ip, ip, ror #31 │ │ │ │ - sbcseq r8, ip, r0, asr #31 │ │ │ │ - smullseq r8, ip, r8, pc @ │ │ │ │ - sbcseq r8, ip, r8, ror pc │ │ │ │ - sbcseq r8, ip, ip, asr #30 │ │ │ │ - sbcseq r8, ip, r0, lsr #30 │ │ │ │ - ldrsheq r8, [ip], #228 @ 0xe4 │ │ │ │ - sbcseq r8, ip, ip, asr #29 │ │ │ │ - sbcseq r8, ip, r4, lsr #29 │ │ │ │ - sbcseq r8, ip, ip, ror lr │ │ │ │ - sbcseq r8, ip, r0, ror #28 │ │ │ │ - sbcseq r8, ip, r4, ror #15 │ │ │ │ - ldrheq r8, [ip], #120 @ 0x78 │ │ │ │ - smullseq r8, ip, r0, r7 │ │ │ │ - sbcseq r8, ip, r8, ror #14 │ │ │ │ - sbcseq r8, ip, ip, lsr r7 │ │ │ │ - sbcseq r8, ip, r8, lsl #14 │ │ │ │ - ldrsbeq r8, [ip], #100 @ 0x64 │ │ │ │ - sbcseq r8, ip, r0, lsr #13 │ │ │ │ - sbcseq r8, ip, ip, ror #12 │ │ │ │ - sbcseq r8, ip, r0, asr #12 │ │ │ │ - sbcseq r8, ip, r0, lsl r6 │ │ │ │ - sbcseq r8, ip, r8, ror #11 │ │ │ │ - sbcseq r8, ip, r4, asr #11 │ │ │ │ - sbcseq r8, ip, r0, lsr #11 │ │ │ │ - sbcseq r8, ip, r0, lsl #11 │ │ │ │ - sbcseq r8, ip, r4, asr r5 │ │ │ │ - sbcseq r8, ip, r0, lsr r5 │ │ │ │ - sbcseq r8, ip, ip, lsl #10 │ │ │ │ - sbcseq r8, ip, r0, ror #9 │ │ │ │ - ldrheq r8, [ip], #64 @ 0x40 │ │ │ │ - sbcseq r8, ip, r0, lsl #9 │ │ │ │ - sbcseq r8, ip, r4, asr r4 │ │ │ │ - sbcseq r8, ip, r4, lsr #8 │ │ │ │ - ldrsheq r8, [ip], #56 @ 0x38 │ │ │ │ - sbcseq r8, ip, ip, asr #7 │ │ │ │ - sbcseq r8, ip, r0, lsr #7 │ │ │ │ - sbcseq r8, ip, r4, ror r3 │ │ │ │ - sbcseq r8, ip, r8, asr #6 │ │ │ │ - sbcseq r8, ip, r8, lsl r3 │ │ │ │ - sbcseq r8, ip, ip, ror #5 │ │ │ │ - sbcseq r8, ip, r0, asr #5 │ │ │ │ - smullseq r8, ip, r4, r2 │ │ │ │ - sbcseq r8, ip, ip, ror #4 │ │ │ │ - sbcseq r8, ip, r4, asr #4 │ │ │ │ - sbcseq r8, ip, ip, lsl r2 │ │ │ │ - sbcseq r8, ip, ip, ror #3 │ │ │ │ - sbcseq r8, ip, r8, asr #3 │ │ │ │ - smullseq r8, ip, ip, r1 │ │ │ │ - sbcseq r8, ip, r4, ror r1 │ │ │ │ - sbcseq r8, ip, r8, asr #2 │ │ │ │ - sbcseq r8, ip, r4, lsr #2 │ │ │ │ - sbcseq r8, ip, r0, lsl #2 │ │ │ │ - ldrsbeq r8, [ip], #12 │ │ │ │ - ldrheq r8, [ip], #0 │ │ │ │ - sbcseq r8, ip, r8, lsl #1 │ │ │ │ - sbcseq r8, ip, r4, asr r0 │ │ │ │ - sbcseq r8, ip, ip, lsl r0 │ │ │ │ - sbcseq r7, ip, ip, ror #31 │ │ │ │ - sbcseq r7, ip, ip, asr #31 │ │ │ │ - sbcseq r7, ip, ip, lsr #31 │ │ │ │ - sbcseq r7, ip, ip, ror pc │ │ │ │ - sbcseq r7, ip, r0, asr pc │ │ │ │ - sbcseq r7, ip, r4, lsr #30 │ │ │ │ - ldrsheq r7, [ip], #224 @ 0xe0 │ │ │ │ - sbcseq r7, ip, r0, asr #29 │ │ │ │ - smullseq r7, ip, r0, lr │ │ │ │ - sbcseq r7, ip, r4, ror #28 │ │ │ │ - sbcseq r7, ip, r8, lsr #28 │ │ │ │ - ldrsheq r7, [ip], #212 @ 0xd4 │ │ │ │ - sbcseq r7, ip, ip, asr #27 │ │ │ │ - smullseq r7, ip, r8, sp │ │ │ │ - sbcseq r7, ip, r8, ror #26 │ │ │ │ - sbcseq r7, ip, r0, asr #26 │ │ │ │ - sbcseq r7, ip, r8, lsl sp │ │ │ │ - ldrsheq r7, [ip], #196 @ 0xc4 │ │ │ │ - sbcseq r7, ip, ip, asr #25 │ │ │ │ - sbcseq r7, ip, r8, lsr #25 │ │ │ │ - sbcseq r7, ip, ip, ror ip │ │ │ │ - sbcseq r7, ip, r4, asr ip │ │ │ │ - sbcseq r7, ip, r0, lsr ip │ │ │ │ - sbcseq r7, ip, r8, lsl #24 │ │ │ │ - sbcseq r7, ip, r0, ror #23 │ │ │ │ - ldrheq r7, [ip], #184 @ 0xb8 │ │ │ │ - smullseq r7, ip, r4, fp │ │ │ │ - sbcseq r7, ip, r4, ror fp │ │ │ │ - sbcseq r7, ip, r4, asr fp │ │ │ │ - sbcseq r7, ip, r4, lsr fp │ │ │ │ - sbcseq r7, ip, r4, lsl fp │ │ │ │ - ldrsheq r7, [ip], #164 @ 0xa4 │ │ │ │ - ldrsbeq r7, [ip], #164 @ 0xa4 │ │ │ │ - ldrheq r7, [ip], #164 @ 0xa4 │ │ │ │ - smullseq r7, ip, r4, sl │ │ │ │ - sbcseq r7, ip, r8, ror #20 │ │ │ │ - sbcseq r7, ip, r8, lsr sl │ │ │ │ - sbcseq r7, ip, r0, lsl sl │ │ │ │ - sbcseq r7, ip, r0, ror #19 │ │ │ │ - ldrheq r7, [ip], #152 @ 0x98 │ │ │ │ - sbcseq r7, ip, r8, lsl #19 │ │ │ │ - sbcseq r7, ip, r8, asr r9 │ │ │ │ - sbcseq r7, ip, r0, lsr r9 │ │ │ │ - sbcseq r7, ip, r0, lsl #18 │ │ │ │ - sbcseq r7, ip, ip, asr #17 │ │ │ │ - smullseq r7, ip, r8, r8 │ │ │ │ - sbcseq r7, ip, ip, ror #16 │ │ │ │ - sbcseq r7, ip, r0, asr #16 │ │ │ │ - sbcseq r7, ip, r8, lsl r8 │ │ │ │ - sbcseq r7, ip, ip, ror #15 │ │ │ │ - sbcseq r7, ip, r4, asr #15 │ │ │ │ - smullseq r7, ip, ip, r7 │ │ │ │ - sbcseq r7, ip, r8, ror r7 │ │ │ │ - sbcseq r7, ip, r4, asr r7 │ │ │ │ - sbcseq r7, ip, r0, lsr r7 │ │ │ │ - sbcseq r7, ip, r8, lsl #14 │ │ │ │ - sbcseq r7, ip, r0, ror #13 │ │ │ │ - ldrheq r7, [ip], #96 @ 0x60 │ │ │ │ - sbcseq r7, ip, ip, lsl #13 │ │ │ │ - sbcseq r7, ip, r8, ror #12 │ │ │ │ - sbcseq r7, ip, r8, lsr r6 │ │ │ │ - sbcseq r7, ip, r0, lsl #12 │ │ │ │ - ldrheq r7, [ip], #84 @ 0x54 │ │ │ │ - sbcseq r7, ip, r4, ror #10 │ │ │ │ - sbcseq r7, ip, r0, asr #10 │ │ │ │ - sbcseq r7, ip, ip, lsl r5 │ │ │ │ - ldrsheq r7, [ip], #72 @ 0x48 │ │ │ │ - ldrsbeq r7, [ip], #64 @ 0x40 │ │ │ │ - sbcseq r7, ip, r4, lsr #9 │ │ │ │ - sbcseq r7, ip, r0, ror #8 │ │ │ │ - sbcseq r7, ip, r4, lsl r4 │ │ │ │ - ldrsbeq r7, [ip], #60 @ 0x3c │ │ │ │ - sbcseq r7, ip, ip, lsr #7 │ │ │ │ - sbcseq r7, ip, r0, lsl #7 │ │ │ │ - sbcseq r7, ip, r0, ror #6 │ │ │ │ - sbcseq r7, ip, r8, lsr r3 │ │ │ │ - sbcseq r7, ip, r4, lsl r3 │ │ │ │ - ldrsheq r7, [ip], #32 │ │ │ │ - sbcseq r7, ip, ip, asr #5 │ │ │ │ - smullseq r7, ip, ip, r2 │ │ │ │ - sbcseq r7, ip, r8, ror r2 │ │ │ │ - sbcseq r7, ip, r4, lsr r2 │ │ │ │ - ldrsheq r7, [ip], #20 │ │ │ │ - sbcseq r7, ip, r4, asr #3 │ │ │ │ - smullseq r7, ip, r4, r1 │ │ │ │ - sbcseq r7, ip, r4, ror #2 │ │ │ │ - sbcseq r7, ip, r4, lsr r1 │ │ │ │ - sbcseq r7, ip, r4, lsl #2 │ │ │ │ - ldrsbeq r7, [ip], #4 │ │ │ │ - sbcseq r7, ip, r4, lsr #1 │ │ │ │ - sbcseq r7, ip, r4, ror r0 │ │ │ │ - sbcseq r7, ip, r4, asr #32 │ │ │ │ - sbcseq r7, ip, r4, lsl r0 │ │ │ │ - sbcseq r6, ip, r4, ror #31 │ │ │ │ - ldrheq r6, [ip], #244 @ 0xf4 │ │ │ │ - sbcseq r6, ip, r4, lsl #31 │ │ │ │ - sbcseq r6, ip, r4, asr pc │ │ │ │ - sbcseq r6, ip, r4, lsr #30 │ │ │ │ - ldrsheq r6, [ip], #228 @ 0xe4 │ │ │ │ - sbcseq r6, ip, r4, asr #29 │ │ │ │ - smullseq r6, ip, r4, lr │ │ │ │ - sbcseq r6, ip, r4, ror #28 │ │ │ │ - sbcseq r6, ip, r4, lsr lr │ │ │ │ - sbcseq r6, ip, r4, lsl #28 │ │ │ │ - ldrsbeq r6, [ip], #212 @ 0xd4 │ │ │ │ - sbcseq r6, ip, r4, lsr #27 │ │ │ │ - sbcseq r6, ip, r4, ror sp │ │ │ │ - sbcseq r6, ip, r4, asr #26 │ │ │ │ - sbcseq r6, ip, r4, lsl sp │ │ │ │ - sbcseq r6, ip, r4, ror #25 │ │ │ │ - ldrheq r6, [ip], #196 @ 0xc4 │ │ │ │ - sbcseq r6, ip, r4, lsl #25 │ │ │ │ - sbcseq r6, ip, r4, asr ip │ │ │ │ - sbcseq r6, ip, r4, lsr #24 │ │ │ │ - ldrsheq r6, [ip], #180 @ 0xb4 │ │ │ │ - sbcseq r6, ip, ip, asr #23 │ │ │ │ - sbcseq r6, ip, r4, lsr #23 │ │ │ │ - sbcseq r6, ip, r4, ror fp │ │ │ │ - sbcseq r6, ip, ip, asr #22 │ │ │ │ - sbcseq r6, ip, r8, lsr #22 │ │ │ │ - ldrsheq r6, [ip], #172 @ 0xac │ │ │ │ - ldrsbeq r6, [ip], #164 @ 0xa4 │ │ │ │ - sbcseq r6, ip, r4, lsl #21 │ │ │ │ - sbcseq r6, ip, r4, asr sl │ │ │ │ - sbcseq r6, ip, r4, lsr sl │ │ │ │ - ldrsheq r6, [ip], #156 @ 0x9c │ │ │ │ - sbcseq r6, ip, r8, asr #19 │ │ │ │ - smullseq r6, ip, r4, r9 │ │ │ │ - sbcseq r6, ip, ip, asr r9 │ │ │ │ - sbcseq r6, ip, r4, lsr #18 │ │ │ │ - sbcseq r6, ip, ip, ror #17 │ │ │ │ - sbcseq r6, ip, r8, asr #17 │ │ │ │ - sbcseq r6, ip, r4, lsr #17 │ │ │ │ - sbcseq r6, ip, r0, lsl #17 │ │ │ │ - sbcseq r6, ip, ip, asr r8 │ │ │ │ - sbcseq r6, ip, r8, lsr r8 │ │ │ │ - sbcseq r6, ip, r4, lsl r8 │ │ │ │ - ldrsheq r6, [ip], #112 @ 0x70 │ │ │ │ - sbcseq r6, ip, ip, asr #15 │ │ │ │ - sbcseq r6, ip, r8, lsr #15 │ │ │ │ - sbcseq r6, ip, r4, lsl #15 │ │ │ │ - sbcseq r6, ip, r0, ror #14 │ │ │ │ - sbcseq r6, ip, ip, lsr r7 │ │ │ │ - sbcseq r6, ip, r8, lsl r7 │ │ │ │ - ldrsheq r6, [ip], #100 @ 0x64 │ │ │ │ - ldrsbeq r6, [ip], #96 @ 0x60 │ │ │ │ - sbcseq r6, ip, ip, lsr #13 │ │ │ │ - sbcseq r6, ip, r8, ror r6 │ │ │ │ - sbcseq r6, ip, r0, asr #12 │ │ │ │ - sbcseq r6, ip, ip, lsl #12 │ │ │ │ - ldrsbeq r6, [ip], #84 @ 0x54 │ │ │ │ - smullseq r6, ip, ip, r5 │ │ │ │ - sbcseq r6, ip, r8, ror #10 │ │ │ │ - sbcseq r6, ip, r8, lsr r5 │ │ │ │ - sbcseq r6, ip, r8, lsl #10 │ │ │ │ - sbcseq r6, ip, ip, asr #9 │ │ │ │ - smullseq r6, ip, ip, r4 │ │ │ │ - sbcseq r6, ip, ip, ror #8 │ │ │ │ - ldr r0, [pc, #-828] @ 46aa48 │ │ │ │ + sbcseq sp, ip, r4, lsl r7 │ │ │ │ + sbcseq sp, ip, r0, lsr r6 │ │ │ │ + sbcseq sp, ip, ip, asr #10 │ │ │ │ + sbcseq sp, ip, r8, ror #8 │ │ │ │ + smullseq sp, ip, r0, r3 │ │ │ │ + sbcseq sp, ip, ip, lsr #5 │ │ │ │ + ldrheq sp, [ip], #28 │ │ │ │ + sbcseq sp, ip, r4, ror #1 │ │ │ │ + sbcseq sp, ip, r8, lsl r0 │ │ │ │ + sbcseq sp, ip, r4, lsl #13 │ │ │ │ + sbcseq sp, ip, r0, lsr #11 │ │ │ │ + ldrheq sp, [ip], #76 @ 0x4c │ │ │ │ + ldrsbeq sp, [ip], #56 @ 0x38 │ │ │ │ + sbcseq sp, ip, r4, lsl #6 │ │ │ │ + sbcseq sp, ip, r8, lsl r2 │ │ │ │ + sbcseq sp, ip, ip, lsr #2 │ │ │ │ + sbcseq sp, ip, r8, asr r0 │ │ │ │ + sbcseq ip, ip, ip, lsl #31 │ │ │ │ + ldrsheq sp, [ip], #84 @ 0x54 │ │ │ │ + sbcseq sp, ip, r0, lsl r5 │ │ │ │ + sbcseq sp, ip, ip, lsr #8 │ │ │ │ + sbcseq sp, ip, r8, asr #6 │ │ │ │ + sbcseq sp, ip, r8, ror r2 │ │ │ │ + sbcseq sp, ip, r4, lsl #3 │ │ │ │ + smullseq sp, ip, ip, r0 │ │ │ │ + sbcseq ip, ip, ip, asr #31 │ │ │ │ + sbcseq ip, ip, r0, lsl #30 │ │ │ │ + sbcseq sp, ip, r4, ror #10 │ │ │ │ + sbcseq sp, ip, r0, lsl #9 │ │ │ │ + smullseq sp, ip, ip, r3 │ │ │ │ + ldrheq sp, [ip], #40 @ 0x28 │ │ │ │ + sbcseq sp, ip, ip, ror #3 │ │ │ │ + ldrsheq sp, [ip], #0 │ │ │ │ + sbcseq sp, ip, ip │ │ │ │ + sbcseq ip, ip, r0, asr #30 │ │ │ │ + sbcseq ip, ip, r4, ror lr │ │ │ │ + sbcseq ip, ip, r0, asr #28 │ │ │ │ + ldrheq ip, [ip], #180 @ 0xb4 │ │ │ │ + sbcseq ip, ip, r0, lsl #28 │ │ │ │ + sbcseq ip, ip, r4, ror fp │ │ │ │ + sbcseq ip, ip, r0, asr #27 │ │ │ │ + sbcseq ip, ip, r4, lsr fp │ │ │ │ + sbcseq ip, ip, r0, lsl #27 │ │ │ │ + ldrsheq ip, [ip], #164 @ 0xa4 │ │ │ │ + sbcseq ip, ip, r0, asr #26 │ │ │ │ + ldrheq ip, [ip], #164 @ 0xa4 │ │ │ │ + sbcseq ip, ip, r0, lsl #26 │ │ │ │ + sbcseq ip, ip, r4, ror sl │ │ │ │ + sbcseq ip, ip, r0, asr #25 │ │ │ │ + sbcseq ip, ip, r4, lsr sl │ │ │ │ + sbcseq ip, ip, r0, lsl #25 │ │ │ │ + ldrsheq ip, [ip], #148 @ 0x94 │ │ │ │ + sbcseq ip, ip, r0, asr #24 │ │ │ │ + ldrheq ip, [ip], #148 @ 0x94 │ │ │ │ + sbcseq ip, ip, r0, lsl #24 │ │ │ │ + sbcseq ip, ip, r4, ror r9 │ │ │ │ + sbcseq ip, ip, r0, asr #23 │ │ │ │ + sbcseq ip, ip, r4, lsr r9 │ │ │ │ + sbcseq ip, ip, r0, lsl #23 │ │ │ │ + ldrsheq ip, [ip], #132 @ 0x84 │ │ │ │ + sbcseq ip, ip, r0, asr #22 │ │ │ │ + ldrheq ip, [ip], #132 @ 0x84 │ │ │ │ + sbcseq ip, ip, r0, lsl #22 │ │ │ │ + sbcseq ip, ip, r4, ror r8 │ │ │ │ + sbcseq ip, ip, r0, asr #21 │ │ │ │ + sbcseq ip, ip, r4, lsr r8 │ │ │ │ + sbcseq ip, ip, r0, lsl #21 │ │ │ │ + ldrsheq ip, [ip], #116 @ 0x74 │ │ │ │ + sbcseq ip, ip, r0, asr #15 │ │ │ │ + sbcseq ip, ip, r4, lsr r5 │ │ │ │ + sbcseq ip, ip, r0, lsl #15 │ │ │ │ + ldrsheq ip, [ip], #68 @ 0x44 │ │ │ │ + sbcseq ip, ip, r0, asr #14 │ │ │ │ + ldrheq ip, [ip], #68 @ 0x44 │ │ │ │ + sbcseq ip, ip, r0, lsl #14 │ │ │ │ + sbcseq ip, ip, r4, ror r4 │ │ │ │ + sbcseq ip, ip, r0, asr #13 │ │ │ │ + sbcseq ip, ip, r4, lsr r4 │ │ │ │ + sbcseq ip, ip, r0, lsl #13 │ │ │ │ + ldrsheq ip, [ip], #52 @ 0x34 │ │ │ │ + sbcseq ip, ip, r0, asr #12 │ │ │ │ + ldrheq ip, [ip], #52 @ 0x34 │ │ │ │ + sbcseq ip, ip, r0, lsl #12 │ │ │ │ + sbcseq ip, ip, r4, ror r3 │ │ │ │ + sbcseq ip, ip, r0, asr #11 │ │ │ │ + sbcseq ip, ip, r4, lsr r3 │ │ │ │ + sbcseq ip, ip, r0, lsl #11 │ │ │ │ + ldrsheq ip, [ip], #36 @ 0x24 │ │ │ │ + sbcseq ip, ip, r0, asr #10 │ │ │ │ + ldrheq ip, [ip], #36 @ 0x24 │ │ │ │ + sbcseq ip, ip, r0, lsl #10 │ │ │ │ + sbcseq ip, ip, r4, ror r2 │ │ │ │ + sbcseq ip, ip, r0, asr #9 │ │ │ │ + sbcseq ip, ip, r4, lsr r2 │ │ │ │ + sbcseq ip, ip, r0, lsl #9 │ │ │ │ + ldrsheq ip, [ip], #20 │ │ │ │ + sbcseq ip, ip, r0, asr #8 │ │ │ │ + ldrheq ip, [ip], #20 │ │ │ │ + sbcseq ip, ip, r0, lsl #8 │ │ │ │ + sbcseq ip, ip, r4, ror r1 │ │ │ │ + sbcseq ip, ip, r8, lsr r1 │ │ │ │ + sbcseq fp, ip, r8, lsr #31 │ │ │ │ + sbcseq fp, ip, r8, lsl #28 │ │ │ │ + ldrheq fp, [ip], #196 @ 0xc4 │ │ │ │ + sbcseq fp, ip, r4, lsr #22 │ │ │ │ + sbcseq fp, ip, r4, lsl #19 │ │ │ │ + sbcseq fp, ip, ip, lsr #16 │ │ │ │ + ldrheq ip, [ip], #4 │ │ │ │ + sbcseq fp, ip, r0, lsr #30 │ │ │ │ + sbcseq fp, ip, ip, lsl #27 │ │ │ │ + sbcseq fp, ip, r0, lsr ip │ │ │ │ + smullseq fp, ip, ip, sl │ │ │ │ + sbcseq fp, ip, r8, lsl #18 │ │ │ │ + sbcseq fp, ip, r4, lsr #15 │ │ │ │ + sbcseq ip, ip, r0, lsr r0 │ │ │ │ + ldrsbeq r9, [ip], #80 @ 0x50 │ │ │ │ + sbcseq r9, ip, r8, lsl #11 │ │ │ │ + sbcseq r9, ip, r8, asr #10 │ │ │ │ + sbcseq r9, ip, r8, lsl #10 │ │ │ │ + sbcseq r9, ip, r8, asr #9 │ │ │ │ + sbcseq r9, ip, r0, lsr #9 │ │ │ │ + sbcseq r9, ip, r8, ror r4 │ │ │ │ + sbcseq r9, ip, r0, asr r4 │ │ │ │ + sbcseq r9, ip, r8, lsr #8 │ │ │ │ + sbcseq r9, ip, r0, lsl #8 │ │ │ │ + ldrsbeq r9, [ip], #56 @ 0x38 │ │ │ │ + ldrheq r9, [ip], #48 @ 0x30 │ │ │ │ + sbcseq r9, ip, r4, lsl #7 │ │ │ │ + sbcseq r9, ip, r8, asr r3 │ │ │ │ + sbcseq r9, ip, ip, lsr #6 │ │ │ │ + sbcseq r9, ip, ip, lsl #6 │ │ │ │ + sbcseq r9, ip, r4, ror #5 │ │ │ │ + sbcseq r9, ip, r0, asr #5 │ │ │ │ + sbcseq r9, ip, ip, lsl #5 │ │ │ │ + sbcseq r9, ip, r4, ror #4 │ │ │ │ + sbcseq r9, ip, r0, asr #4 │ │ │ │ + sbcseq r9, ip, r0, lsl r2 │ │ │ │ + sbcseq r9, ip, ip, ror #3 │ │ │ │ + sbcseq r9, ip, r4, asr #3 │ │ │ │ + smullseq r9, ip, ip, r1 │ │ │ │ + sbcseq r9, ip, r4, ror r1 │ │ │ │ + sbcseq r9, ip, ip, asr #2 │ │ │ │ + sbcseq r9, ip, ip, lsl r1 │ │ │ │ + ldrsheq r9, [ip], #8 │ │ │ │ + sbcseq r9, ip, r8, asr #1 │ │ │ │ + smullseq r9, ip, r4, r0 │ │ │ │ + sbcseq r9, ip, r8, rrx │ │ │ │ + sbcseq r9, ip, ip, lsr r0 │ │ │ │ + sbcseq r9, ip, r8, lsl r0 │ │ │ │ + sbcseq r8, ip, r4, ror #31 │ │ │ │ + ldrheq r8, [ip], #248 @ 0xf8 │ │ │ │ + smullseq r8, ip, r0, pc @ │ │ │ │ + sbcseq r8, ip, r0, ror pc │ │ │ │ + sbcseq r8, ip, r4, asr #30 │ │ │ │ + sbcseq r8, ip, r8, lsl pc │ │ │ │ + sbcseq r8, ip, ip, ror #29 │ │ │ │ + sbcseq r8, ip, r4, asr #29 │ │ │ │ + smullseq r8, ip, ip, lr │ │ │ │ + sbcseq r8, ip, r4, ror lr │ │ │ │ + sbcseq r8, ip, r8, asr lr │ │ │ │ + ldrsbeq r8, [ip], #124 @ 0x7c │ │ │ │ + ldrheq r8, [ip], #112 @ 0x70 │ │ │ │ + sbcseq r8, ip, r8, lsl #15 │ │ │ │ + sbcseq r8, ip, r0, ror #14 │ │ │ │ + sbcseq r8, ip, r4, lsr r7 │ │ │ │ + sbcseq r8, ip, r0, lsl #14 │ │ │ │ + sbcseq r8, ip, ip, asr #13 │ │ │ │ + smullseq r8, ip, r8, r6 │ │ │ │ + sbcseq r8, ip, r4, ror #12 │ │ │ │ + sbcseq r8, ip, r8, lsr r6 │ │ │ │ + sbcseq r8, ip, r8, lsl #12 │ │ │ │ + sbcseq r8, ip, r0, ror #11 │ │ │ │ + ldrheq r8, [ip], #92 @ 0x5c │ │ │ │ + smullseq r8, ip, r8, r5 │ │ │ │ + sbcseq r8, ip, r8, ror r5 │ │ │ │ + sbcseq r8, ip, ip, asr #10 │ │ │ │ + sbcseq r8, ip, r8, lsr #10 │ │ │ │ + sbcseq r8, ip, r4, lsl #10 │ │ │ │ + ldrsbeq r8, [ip], #72 @ 0x48 │ │ │ │ + sbcseq r8, ip, r8, lsr #9 │ │ │ │ + sbcseq r8, ip, r8, ror r4 │ │ │ │ + sbcseq r8, ip, ip, asr #8 │ │ │ │ + sbcseq r8, ip, ip, lsl r4 │ │ │ │ + ldrsheq r8, [ip], #48 @ 0x30 │ │ │ │ + sbcseq r8, ip, r4, asr #7 │ │ │ │ + smullseq r8, ip, r8, r3 │ │ │ │ + sbcseq r8, ip, ip, ror #6 │ │ │ │ + sbcseq r8, ip, r0, asr #6 │ │ │ │ + sbcseq r8, ip, r0, lsl r3 │ │ │ │ + sbcseq r8, ip, r4, ror #5 │ │ │ │ + ldrheq r8, [ip], #40 @ 0x28 │ │ │ │ + sbcseq r8, ip, ip, lsl #5 │ │ │ │ + sbcseq r8, ip, r4, ror #4 │ │ │ │ + sbcseq r8, ip, ip, lsr r2 │ │ │ │ + sbcseq r8, ip, r4, lsl r2 │ │ │ │ + sbcseq r8, ip, r4, ror #3 │ │ │ │ + sbcseq r8, ip, r0, asr #3 │ │ │ │ + smullseq r8, ip, r4, r1 │ │ │ │ + sbcseq r8, ip, ip, ror #2 │ │ │ │ + sbcseq r8, ip, r0, asr #2 │ │ │ │ + sbcseq r8, ip, ip, lsl r1 │ │ │ │ + ldrsheq r8, [ip], #8 │ │ │ │ + ldrsbeq r8, [ip], #4 │ │ │ │ + sbcseq r8, ip, r8, lsr #1 │ │ │ │ + sbcseq r8, ip, r0, lsl #1 │ │ │ │ + sbcseq r8, ip, ip, asr #32 │ │ │ │ + sbcseq r8, ip, r4, lsl r0 │ │ │ │ + sbcseq r7, ip, r4, ror #31 │ │ │ │ + sbcseq r7, ip, r4, asr #31 │ │ │ │ + sbcseq r7, ip, r4, lsr #31 │ │ │ │ + sbcseq r7, ip, r4, ror pc │ │ │ │ + sbcseq r7, ip, r8, asr #30 │ │ │ │ + sbcseq r7, ip, ip, lsl pc │ │ │ │ + sbcseq r7, ip, r8, ror #29 │ │ │ │ + ldrheq r7, [ip], #232 @ 0xe8 │ │ │ │ + sbcseq r7, ip, r8, lsl #29 │ │ │ │ + sbcseq r7, ip, ip, asr lr │ │ │ │ + sbcseq r7, ip, r0, lsr #28 │ │ │ │ + sbcseq r7, ip, ip, ror #27 │ │ │ │ + sbcseq r7, ip, r4, asr #27 │ │ │ │ + smullseq r7, ip, r0, sp │ │ │ │ + sbcseq r7, ip, r0, ror #26 │ │ │ │ + sbcseq r7, ip, r8, lsr sp │ │ │ │ + sbcseq r7, ip, r0, lsl sp │ │ │ │ + sbcseq r7, ip, ip, ror #25 │ │ │ │ + sbcseq r7, ip, r4, asr #25 │ │ │ │ + sbcseq r7, ip, r0, lsr #25 │ │ │ │ + sbcseq r7, ip, r4, ror ip │ │ │ │ + sbcseq r7, ip, ip, asr #24 │ │ │ │ + sbcseq r7, ip, r8, lsr #24 │ │ │ │ + sbcseq r7, ip, r0, lsl #24 │ │ │ │ + ldrsbeq r7, [ip], #184 @ 0xb8 │ │ │ │ + ldrheq r7, [ip], #176 @ 0xb0 │ │ │ │ + sbcseq r7, ip, ip, lsl #23 │ │ │ │ + sbcseq r7, ip, ip, ror #22 │ │ │ │ + sbcseq r7, ip, ip, asr #22 │ │ │ │ + sbcseq r7, ip, ip, lsr #22 │ │ │ │ + sbcseq r7, ip, ip, lsl #22 │ │ │ │ + sbcseq r7, ip, ip, ror #21 │ │ │ │ + sbcseq r7, ip, ip, asr #21 │ │ │ │ + sbcseq r7, ip, ip, lsr #21 │ │ │ │ + sbcseq r7, ip, ip, lsl #21 │ │ │ │ + sbcseq r7, ip, r0, ror #20 │ │ │ │ + sbcseq r7, ip, r0, lsr sl │ │ │ │ + sbcseq r7, ip, r8, lsl #20 │ │ │ │ + ldrsbeq r7, [ip], #152 @ 0x98 │ │ │ │ + ldrheq r7, [ip], #144 @ 0x90 │ │ │ │ + sbcseq r7, ip, r0, lsl #19 │ │ │ │ + sbcseq r7, ip, r0, asr r9 │ │ │ │ + sbcseq r7, ip, r8, lsr #18 │ │ │ │ + ldrsheq r7, [ip], #136 @ 0x88 │ │ │ │ + sbcseq r7, ip, r4, asr #17 │ │ │ │ + smullseq r7, ip, r0, r8 │ │ │ │ + sbcseq r7, ip, r4, ror #16 │ │ │ │ + sbcseq r7, ip, r8, lsr r8 │ │ │ │ + sbcseq r7, ip, r0, lsl r8 │ │ │ │ + sbcseq r7, ip, r4, ror #15 │ │ │ │ + ldrheq r7, [ip], #124 @ 0x7c │ │ │ │ + smullseq r7, ip, r4, r7 │ │ │ │ + sbcseq r7, ip, r0, ror r7 │ │ │ │ + sbcseq r7, ip, ip, asr #14 │ │ │ │ + sbcseq r7, ip, r8, lsr #14 │ │ │ │ + sbcseq r7, ip, r0, lsl #14 │ │ │ │ + ldrsbeq r7, [ip], #104 @ 0x68 │ │ │ │ + sbcseq r7, ip, r8, lsr #13 │ │ │ │ + sbcseq r7, ip, r4, lsl #13 │ │ │ │ + sbcseq r7, ip, r0, ror #12 │ │ │ │ + sbcseq r7, ip, r0, lsr r6 │ │ │ │ + ldrsheq r7, [ip], #88 @ 0x58 │ │ │ │ + sbcseq r7, ip, ip, lsr #11 │ │ │ │ + sbcseq r7, ip, ip, asr r5 │ │ │ │ + sbcseq r7, ip, r8, lsr r5 │ │ │ │ + sbcseq r7, ip, r4, lsl r5 │ │ │ │ + ldrsheq r7, [ip], #64 @ 0x40 │ │ │ │ + sbcseq r7, ip, r8, asr #9 │ │ │ │ + smullseq r7, ip, ip, r4 │ │ │ │ + sbcseq r7, ip, r8, asr r4 │ │ │ │ + sbcseq r7, ip, ip, lsl #8 │ │ │ │ + ldrsbeq r7, [ip], #52 @ 0x34 │ │ │ │ + sbcseq r7, ip, r4, lsr #7 │ │ │ │ + sbcseq r7, ip, r8, ror r3 │ │ │ │ + sbcseq r7, ip, r8, asr r3 │ │ │ │ + sbcseq r7, ip, r0, lsr r3 │ │ │ │ + sbcseq r7, ip, ip, lsl #6 │ │ │ │ + sbcseq r7, ip, r8, ror #5 │ │ │ │ + sbcseq r7, ip, r4, asr #5 │ │ │ │ + smullseq r7, ip, r4, r2 │ │ │ │ + sbcseq r7, ip, r0, ror r2 │ │ │ │ + sbcseq r7, ip, ip, lsr #4 │ │ │ │ + sbcseq r7, ip, ip, ror #3 │ │ │ │ + ldrheq r7, [ip], #28 │ │ │ │ + sbcseq r7, ip, ip, lsl #3 │ │ │ │ + sbcseq r7, ip, ip, asr r1 │ │ │ │ + sbcseq r7, ip, ip, lsr #2 │ │ │ │ + ldrsheq r7, [ip], #12 │ │ │ │ + sbcseq r7, ip, ip, asr #1 │ │ │ │ + smullseq r7, ip, ip, r0 │ │ │ │ + sbcseq r7, ip, ip, rrx │ │ │ │ + sbcseq r7, ip, ip, lsr r0 │ │ │ │ + sbcseq r7, ip, ip │ │ │ │ + ldrsbeq r6, [ip], #252 @ 0xfc │ │ │ │ + sbcseq r6, ip, ip, lsr #31 │ │ │ │ + sbcseq r6, ip, ip, ror pc │ │ │ │ + sbcseq r6, ip, ip, asr #30 │ │ │ │ + sbcseq r6, ip, ip, lsl pc │ │ │ │ + sbcseq r6, ip, ip, ror #29 │ │ │ │ + ldrheq r6, [ip], #236 @ 0xec │ │ │ │ + sbcseq r6, ip, ip, lsl #29 │ │ │ │ + sbcseq r6, ip, ip, asr lr │ │ │ │ + sbcseq r6, ip, ip, lsr #28 │ │ │ │ + ldrsheq r6, [ip], #220 @ 0xdc │ │ │ │ + sbcseq r6, ip, ip, asr #27 │ │ │ │ + smullseq r6, ip, ip, sp │ │ │ │ + sbcseq r6, ip, ip, ror #26 │ │ │ │ + sbcseq r6, ip, ip, lsr sp │ │ │ │ + sbcseq r6, ip, ip, lsl #26 │ │ │ │ + ldrsbeq r6, [ip], #204 @ 0xcc │ │ │ │ + sbcseq r6, ip, ip, lsr #25 │ │ │ │ + sbcseq r6, ip, ip, ror ip │ │ │ │ + sbcseq r6, ip, ip, asr #24 │ │ │ │ + sbcseq r6, ip, ip, lsl ip │ │ │ │ + sbcseq r6, ip, ip, ror #23 │ │ │ │ + sbcseq r6, ip, r4, asr #23 │ │ │ │ + smullseq r6, ip, ip, fp │ │ │ │ + sbcseq r6, ip, ip, ror #22 │ │ │ │ + sbcseq r6, ip, r4, asr #22 │ │ │ │ + sbcseq r6, ip, r0, lsr #22 │ │ │ │ + ldrsheq r6, [ip], #164 @ 0xa4 │ │ │ │ + sbcseq r6, ip, ip, asr #21 │ │ │ │ + sbcseq r6, ip, ip, ror sl │ │ │ │ + sbcseq r6, ip, ip, asr #20 │ │ │ │ + sbcseq r6, ip, ip, lsr #20 │ │ │ │ + ldrsheq r6, [ip], #148 @ 0x94 │ │ │ │ + sbcseq r6, ip, r0, asr #19 │ │ │ │ + sbcseq r6, ip, ip, lsl #19 │ │ │ │ + sbcseq r6, ip, r4, asr r9 │ │ │ │ + sbcseq r6, ip, ip, lsl r9 │ │ │ │ + sbcseq r6, ip, r4, ror #17 │ │ │ │ + sbcseq r6, ip, r0, asr #17 │ │ │ │ + smullseq r6, ip, ip, r8 │ │ │ │ + sbcseq r6, ip, r8, ror r8 │ │ │ │ + sbcseq r6, ip, r4, asr r8 │ │ │ │ + sbcseq r6, ip, r0, lsr r8 │ │ │ │ + sbcseq r6, ip, ip, lsl #16 │ │ │ │ + sbcseq r6, ip, r8, ror #15 │ │ │ │ + sbcseq r6, ip, r4, asr #15 │ │ │ │ + sbcseq r6, ip, r0, lsr #15 │ │ │ │ + sbcseq r6, ip, ip, ror r7 │ │ │ │ + sbcseq r6, ip, r8, asr r7 │ │ │ │ + sbcseq r6, ip, r4, lsr r7 │ │ │ │ + sbcseq r6, ip, r0, lsl r7 │ │ │ │ + sbcseq r6, ip, ip, ror #13 │ │ │ │ + sbcseq r6, ip, r8, asr #13 │ │ │ │ + sbcseq r6, ip, r4, lsr #13 │ │ │ │ + sbcseq r6, ip, r0, ror r6 │ │ │ │ + sbcseq r6, ip, r8, lsr r6 │ │ │ │ + sbcseq r6, ip, r4, lsl #12 │ │ │ │ + sbcseq r6, ip, ip, asr #11 │ │ │ │ + smullseq r6, ip, r4, r5 │ │ │ │ + sbcseq r6, ip, r0, ror #10 │ │ │ │ + sbcseq r6, ip, r0, lsr r5 │ │ │ │ + sbcseq r6, ip, r0, lsl #10 │ │ │ │ + sbcseq r6, ip, r4, asr #9 │ │ │ │ + smullseq r6, ip, r4, r4 │ │ │ │ + sbcseq r6, ip, r4, ror #8 │ │ │ │ + ldr r0, [pc, #-828] @ 46aa60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 46aa4c │ │ │ │ + ldr r0, [pc, #-836] @ 46aa64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 46aa50 │ │ │ │ + ldr r0, [pc, #-844] @ 46aa68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 46aa54 │ │ │ │ + ldr r0, [pc, #-852] @ 46aa6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 46aa58 │ │ │ │ + ldr r0, [pc, #-860] @ 46aa70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 46aa5c │ │ │ │ + ldr r0, [pc, #-868] @ 46aa74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 46aa60 │ │ │ │ + ldr r0, [pc, #-876] @ 46aa78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 46aa64 │ │ │ │ + ldr r0, [pc, #-884] @ 46aa7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 46aa68 │ │ │ │ + ldr r0, [pc, #-892] @ 46aa80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 46aa6c │ │ │ │ + ldr r0, [pc, #-900] @ 46aa84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 46aa70 │ │ │ │ + ldr r0, [pc, #-908] @ 46aa88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 46aa74 │ │ │ │ + ldr r0, [pc, #-916] @ 46aa8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 46aa78 │ │ │ │ + ldr r0, [pc, #-924] @ 46aa90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 46aa7c │ │ │ │ + ldr r0, [pc, #-932] @ 46aa94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 46aa80 │ │ │ │ + ldr r0, [pc, #-940] @ 46aa98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 46aa84 │ │ │ │ + ldr r0, [pc, #-948] @ 46aa9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 46aa88 │ │ │ │ + ldr r0, [pc, #-956] @ 46aaa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 46aa8c │ │ │ │ + ldr r0, [pc, #-964] @ 46aaa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 46aa90 │ │ │ │ + ldr r0, [pc, #-972] @ 46aaa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 46aa94 │ │ │ │ + ldr r0, [pc, #-980] @ 46aaac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 46aa98 │ │ │ │ + ldr r0, [pc, #-988] @ 46aab0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 46aa9c │ │ │ │ + ldr r0, [pc, #-996] @ 46aab4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 46aaa0 │ │ │ │ + ldr r0, [pc, #-1004] @ 46aab8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 46aaa4 │ │ │ │ + ldr r0, [pc, #-1012] @ 46aabc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 46aaa8 │ │ │ │ + ldr r0, [pc, #-1020] @ 46aac0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 46aaac │ │ │ │ + ldr r0, [pc, #-1028] @ 46aac4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 46aab0 │ │ │ │ + ldr r0, [pc, #-1036] @ 46aac8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 46aab4 │ │ │ │ + ldr r0, [pc, #-1044] @ 46aacc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 46aab8 │ │ │ │ + ldr r0, [pc, #-1052] @ 46aad0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 46aabc │ │ │ │ + ldr r0, [pc, #-1060] @ 46aad4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 46aac0 │ │ │ │ + ldr r0, [pc, #-1068] @ 46aad8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 46aac4 │ │ │ │ + ldr r0, [pc, #-1076] @ 46aadc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 46aac8 │ │ │ │ + ldr r0, [pc, #-1084] @ 46aae0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 46aacc │ │ │ │ + ldr r0, [pc, #-1092] @ 46aae4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 46aad0 │ │ │ │ + ldr r0, [pc, #-1100] @ 46aae8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 46aad4 │ │ │ │ + ldr r0, [pc, #-1108] @ 46aaec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 46aad8 │ │ │ │ + ldr r0, [pc, #-1116] @ 46aaf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 46aadc │ │ │ │ + ldr r0, [pc, #-1124] @ 46aaf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 46aae0 │ │ │ │ + ldr r0, [pc, #-1132] @ 46aaf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 46aae4 │ │ │ │ + ldr r0, [pc, #-1140] @ 46aafc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 46aae8 │ │ │ │ + ldr r0, [pc, #-1148] @ 46ab00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 46aaec │ │ │ │ + ldr r0, [pc, #-1156] @ 46ab04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 46aaf0 │ │ │ │ + ldr r0, [pc, #-1164] @ 46ab08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 46aaf4 │ │ │ │ + ldr r0, [pc, #-1172] @ 46ab0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 46aaf8 │ │ │ │ + ldr r0, [pc, #-1180] @ 46ab10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 46aafc │ │ │ │ + ldr r0, [pc, #-1188] @ 46ab14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 46ab00 │ │ │ │ + ldr r0, [pc, #-1196] @ 46ab18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 46ab04 │ │ │ │ + ldr r0, [pc, #-1204] @ 46ab1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 46ab08 │ │ │ │ + ldr r0, [pc, #-1212] @ 46ab20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 46ab0c │ │ │ │ + ldr r0, [pc, #-1220] @ 46ab24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 46ab10 │ │ │ │ + ldr r0, [pc, #-1228] @ 46ab28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 46ab14 │ │ │ │ + ldr r0, [pc, #-1236] @ 46ab2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 46ab18 │ │ │ │ + ldr r0, [pc, #-1244] @ 46ab30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 46ab1c │ │ │ │ + ldr r0, [pc, #-1252] @ 46ab34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 46ab20 │ │ │ │ + ldr r0, [pc, #-1260] @ 46ab38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 46ab24 │ │ │ │ + ldr r0, [pc, #-1268] @ 46ab3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 46ab28 │ │ │ │ + ldr r0, [pc, #-1276] @ 46ab40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 46ab2c │ │ │ │ + ldr r0, [pc, #-1284] @ 46ab44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 46ab30 │ │ │ │ + ldr r0, [pc, #-1292] @ 46ab48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 46ab34 │ │ │ │ + ldr r0, [pc, #-1300] @ 46ab4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 46ab38 │ │ │ │ + ldr r0, [pc, #-1308] @ 46ab50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 46ab3c │ │ │ │ + ldr r0, [pc, #-1316] @ 46ab54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 46ab40 │ │ │ │ + ldr r0, [pc, #-1324] @ 46ab58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 46ab44 │ │ │ │ + ldr r0, [pc, #-1332] @ 46ab5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 46ab48 │ │ │ │ + ldr r0, [pc, #-1340] @ 46ab60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 46ab4c │ │ │ │ + ldr r0, [pc, #-1348] @ 46ab64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 46ab50 │ │ │ │ + ldr r0, [pc, #-1356] @ 46ab68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 46ab54 │ │ │ │ + ldr r0, [pc, #-1364] @ 46ab6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 46ab58 │ │ │ │ + ldr r0, [pc, #-1372] @ 46ab70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 46ab5c │ │ │ │ + ldr r0, [pc, #-1380] @ 46ab74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 46ab60 │ │ │ │ + ldr r0, [pc, #-1388] @ 46ab78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 46ab64 │ │ │ │ + ldr r0, [pc, #-1396] @ 46ab7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 46ab68 │ │ │ │ + ldr r0, [pc, #-1404] @ 46ab80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 46ab6c │ │ │ │ + ldr r0, [pc, #-1412] @ 46ab84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 46ab70 │ │ │ │ + ldr r0, [pc, #-1420] @ 46ab88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 46ab74 │ │ │ │ + ldr r0, [pc, #-1428] @ 46ab8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 46ab78 │ │ │ │ + ldr r0, [pc, #-1436] @ 46ab90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 46ab7c │ │ │ │ + ldr r0, [pc, #-1444] @ 46ab94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 46ab80 │ │ │ │ + ldr r0, [pc, #-1452] @ 46ab98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 46ab84 │ │ │ │ + ldr r0, [pc, #-1460] @ 46ab9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 46ab88 │ │ │ │ + ldr r0, [pc, #-1468] @ 46aba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 46ab8c │ │ │ │ + ldr r0, [pc, #-1476] @ 46aba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 46ab90 │ │ │ │ + ldr r0, [pc, #-1484] @ 46aba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 46ab94 │ │ │ │ + ldr r0, [pc, #-1492] @ 46abac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 46ab98 │ │ │ │ + ldr r0, [pc, #-1500] @ 46abb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 46ab9c │ │ │ │ + ldr r0, [pc, #-1508] @ 46abb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 46aba0 │ │ │ │ + ldr r0, [pc, #-1516] @ 46abb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 46aba4 │ │ │ │ + ldr r0, [pc, #-1524] @ 46abbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 46aba8 │ │ │ │ + ldr r0, [pc, #-1532] @ 46abc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 46abac │ │ │ │ + ldr r0, [pc, #-1540] @ 46abc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 46abb0 │ │ │ │ + ldr r0, [pc, #-1548] @ 46abc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 46abb4 │ │ │ │ + ldr r0, [pc, #-1556] @ 46abcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 46abb8 │ │ │ │ + ldr r0, [pc, #-1564] @ 46abd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 46abbc │ │ │ │ + ldr r0, [pc, #-1572] @ 46abd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 46abc0 │ │ │ │ + ldr r0, [pc, #-1580] @ 46abd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 46abc4 │ │ │ │ + ldr r0, [pc, #-1588] @ 46abdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 46abc8 │ │ │ │ + ldr r0, [pc, #-1596] @ 46abe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 46abcc │ │ │ │ + ldr r0, [pc, #-1604] @ 46abe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 46abd0 │ │ │ │ + ldr r0, [pc, #-1612] @ 46abe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 46abd4 │ │ │ │ + ldr r0, [pc, #-1620] @ 46abec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 46abd8 │ │ │ │ + ldr r0, [pc, #-1628] @ 46abf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 46abdc │ │ │ │ + ldr r0, [pc, #-1636] @ 46abf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 46abe0 │ │ │ │ + ldr r0, [pc, #-1644] @ 46abf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 46abe4 │ │ │ │ + ldr r0, [pc, #-1652] @ 46abfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 46abe8 │ │ │ │ + ldr r0, [pc, #-1660] @ 46ac00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 46abec │ │ │ │ + ldr r0, [pc, #-1668] @ 46ac04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 46abf0 │ │ │ │ + ldr r0, [pc, #-1676] @ 46ac08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 46abf4 │ │ │ │ + ldr r0, [pc, #-1684] @ 46ac0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 46abf8 │ │ │ │ + ldr r0, [pc, #-1692] @ 46ac10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 46abfc │ │ │ │ + ldr r0, [pc, #-1700] @ 46ac14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 46ac00 │ │ │ │ + ldr r0, [pc, #-1708] @ 46ac18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 46ac04 │ │ │ │ + ldr r0, [pc, #-1716] @ 46ac1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 46ac08 │ │ │ │ + ldr r0, [pc, #-1724] @ 46ac20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 46ac0c │ │ │ │ + ldr r0, [pc, #-1732] @ 46ac24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 46ac10 │ │ │ │ + ldr r0, [pc, #-1740] @ 46ac28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 46ac14 │ │ │ │ + ldr r0, [pc, #-1748] @ 46ac2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 46ac18 │ │ │ │ + ldr r0, [pc, #-1756] @ 46ac30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 46ac1c │ │ │ │ + ldr r0, [pc, #-1764] @ 46ac34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 46ac20 │ │ │ │ + ldr r0, [pc, #-1772] @ 46ac38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 46ac24 │ │ │ │ + ldr r0, [pc, #-1780] @ 46ac3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 46ac28 │ │ │ │ + ldr r0, [pc, #-1788] @ 46ac40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 46ac2c │ │ │ │ + ldr r0, [pc, #-1796] @ 46ac44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 46ac30 │ │ │ │ + ldr r0, [pc, #-1804] @ 46ac48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 46ac34 │ │ │ │ + ldr r0, [pc, #-1812] @ 46ac4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 46ac38 │ │ │ │ + ldr r0, [pc, #-1820] @ 46ac50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 46ac3c │ │ │ │ + ldr r0, [pc, #-1828] @ 46ac54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 46ac40 │ │ │ │ + ldr r0, [pc, #-1836] @ 46ac58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 46ac44 │ │ │ │ + ldr r0, [pc, #-1844] @ 46ac5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 46ac48 │ │ │ │ + ldr r0, [pc, #-1852] @ 46ac60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 46ac4c │ │ │ │ + ldr r0, [pc, #-1860] @ 46ac64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 46ac50 │ │ │ │ + ldr r0, [pc, #-1868] @ 46ac68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 46ac54 │ │ │ │ + ldr r0, [pc, #-1876] @ 46ac6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 46ac58 │ │ │ │ + ldr r0, [pc, #-1884] @ 46ac70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 46ac5c │ │ │ │ + ldr r0, [pc, #-1892] @ 46ac74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 46ac60 │ │ │ │ + ldr r0, [pc, #-1900] @ 46ac78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 46ac64 │ │ │ │ + ldr r0, [pc, #-1908] @ 46ac7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 46ac68 │ │ │ │ + ldr r0, [pc, #-1916] @ 46ac80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 46ac6c │ │ │ │ + ldr r0, [pc, #-1924] @ 46ac84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 46ac70 │ │ │ │ + ldr r0, [pc, #-1932] @ 46ac88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 46ac74 │ │ │ │ + ldr r0, [pc, #-1940] @ 46ac8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 46ac78 │ │ │ │ + ldr r0, [pc, #-1948] @ 46ac90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 46ac7c │ │ │ │ + ldr r0, [pc, #-1956] @ 46ac94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 46ac80 │ │ │ │ + ldr r0, [pc, #-1964] @ 46ac98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 46ac84 │ │ │ │ + ldr r0, [pc, #-1972] @ 46ac9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 46ac88 │ │ │ │ + ldr r0, [pc, #-1980] @ 46aca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 46ac8c │ │ │ │ + ldr r0, [pc, #-1988] @ 46aca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 46ac90 │ │ │ │ + ldr r0, [pc, #-1996] @ 46aca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 46ac94 │ │ │ │ + ldr r0, [pc, #-2004] @ 46acac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 46ac98 │ │ │ │ + ldr r0, [pc, #-2012] @ 46acb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 46ac9c │ │ │ │ + ldr r0, [pc, #-2020] @ 46acb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 46aca0 │ │ │ │ + ldr r0, [pc, #-2028] @ 46acb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 46aca4 │ │ │ │ + ldr r0, [pc, #-2036] @ 46acbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 46aca8 │ │ │ │ + ldr r0, [pc, #-2044] @ 46acc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 46acac │ │ │ │ + ldr r0, [pc, #-2052] @ 46acc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 46acb0 │ │ │ │ + ldr r0, [pc, #-2060] @ 46acc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 46acb4 │ │ │ │ + ldr r0, [pc, #-2068] @ 46accc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 46acb8 │ │ │ │ + ldr r0, [pc, #-2076] @ 46acd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 46acbc │ │ │ │ + ldr r0, [pc, #-2084] @ 46acd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 46acc0 │ │ │ │ + ldr r0, [pc, #-2092] @ 46acd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 46acc4 │ │ │ │ + ldr r0, [pc, #-2100] @ 46acdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 46acc8 │ │ │ │ + ldr r0, [pc, #-2108] @ 46ace0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 46accc │ │ │ │ + ldr r0, [pc, #-2116] @ 46ace4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 46acd0 │ │ │ │ + ldr r0, [pc, #-2124] @ 46ace8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 46acd4 │ │ │ │ + ldr r0, [pc, #-2132] @ 46acec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 46acd8 │ │ │ │ + ldr r0, [pc, #-2140] @ 46acf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 46acdc │ │ │ │ + ldr r0, [pc, #-2148] @ 46acf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 46ace0 │ │ │ │ + ldr r0, [pc, #-2156] @ 46acf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 46ace4 │ │ │ │ + ldr r0, [pc, #-2164] @ 46acfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 46ace8 │ │ │ │ + ldr r0, [pc, #-2172] @ 46ad00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 46acec │ │ │ │ + ldr r0, [pc, #-2180] @ 46ad04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 46acf0 │ │ │ │ + ldr r0, [pc, #-2188] @ 46ad08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 46acf4 │ │ │ │ + ldr r0, [pc, #-2196] @ 46ad0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 46acf8 │ │ │ │ + ldr r0, [pc, #-2204] @ 46ad10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 46acfc │ │ │ │ + ldr r0, [pc, #-2212] @ 46ad14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 46ad00 │ │ │ │ + ldr r0, [pc, #-2220] @ 46ad18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 46ad04 │ │ │ │ + ldr r0, [pc, #-2228] @ 46ad1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 46ad08 │ │ │ │ + ldr r0, [pc, #-2236] @ 46ad20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 46ad0c │ │ │ │ + ldr r0, [pc, #-2244] @ 46ad24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 46ad10 │ │ │ │ + ldr r0, [pc, #-2252] @ 46ad28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 46ad14 │ │ │ │ + ldr r0, [pc, #-2260] @ 46ad2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 46ad18 │ │ │ │ + ldr r0, [pc, #-2268] @ 46ad30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 46ad1c │ │ │ │ + ldr r0, [pc, #-2276] @ 46ad34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 46ad20 │ │ │ │ + ldr r0, [pc, #-2284] @ 46ad38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 46ad24 │ │ │ │ + ldr r0, [pc, #-2292] @ 46ad3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 46ad28 │ │ │ │ + ldr r0, [pc, #-2300] @ 46ad40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 46ad2c │ │ │ │ + ldr r0, [pc, #-2308] @ 46ad44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 46ad30 │ │ │ │ + ldr r0, [pc, #-2316] @ 46ad48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 46ad34 │ │ │ │ + ldr r0, [pc, #-2324] @ 46ad4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 46ad38 │ │ │ │ + ldr r0, [pc, #-2332] @ 46ad50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 46ad3c │ │ │ │ + ldr r0, [pc, #-2340] @ 46ad54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 46ad40 │ │ │ │ + ldr r0, [pc, #-2348] @ 46ad58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 46ad44 │ │ │ │ + ldr r0, [pc, #-2356] @ 46ad5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 46ad48 │ │ │ │ + ldr r0, [pc, #-2364] @ 46ad60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 46ad4c │ │ │ │ + ldr r0, [pc, #-2372] @ 46ad64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 46ad50 │ │ │ │ + ldr r0, [pc, #-2380] @ 46ad68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 46ad54 │ │ │ │ + ldr r0, [pc, #-2388] @ 46ad6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 46ad58 │ │ │ │ + ldr r0, [pc, #-2396] @ 46ad70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 46ad5c │ │ │ │ + ldr r0, [pc, #-2404] @ 46ad74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 46ad60 │ │ │ │ + ldr r0, [pc, #-2412] @ 46ad78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 46ad64 │ │ │ │ + ldr r0, [pc, #-2420] @ 46ad7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 46ad68 │ │ │ │ + ldr r0, [pc, #-2428] @ 46ad80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 46ad6c │ │ │ │ + ldr r0, [pc, #-2436] @ 46ad84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 46ad70 │ │ │ │ + ldr r0, [pc, #-2444] @ 46ad88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 46ad74 │ │ │ │ + ldr r0, [pc, #-2452] @ 46ad8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 46ad78 │ │ │ │ + ldr r0, [pc, #-2460] @ 46ad90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 46c0a8 │ │ │ │ + ldr r0, [pc, #2440] @ 46c0c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 46c0ac │ │ │ │ + ldr r0, [pc, #2432] @ 46c0c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 46c0b0 │ │ │ │ + ldr r0, [pc, #2424] @ 46c0c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 46c0b4 │ │ │ │ + ldr r0, [pc, #2416] @ 46c0cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 46c0b8 │ │ │ │ + ldr r0, [pc, #2408] @ 46c0d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 46c0bc │ │ │ │ + ldr r0, [pc, #2400] @ 46c0d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 46c0c0 │ │ │ │ + ldr r0, [pc, #2392] @ 46c0d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 46c0c4 │ │ │ │ + ldr r0, [pc, #2384] @ 46c0dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 46c0c8 │ │ │ │ + ldr r0, [pc, #2376] @ 46c0e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 46c0cc │ │ │ │ + ldr r0, [pc, #2368] @ 46c0e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 46c0d0 │ │ │ │ + ldr r0, [pc, #2360] @ 46c0e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 46c0d4 │ │ │ │ + ldr r0, [pc, #2352] @ 46c0ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 46c0d8 │ │ │ │ + ldr r0, [pc, #2344] @ 46c0f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 46c0dc │ │ │ │ + ldr r0, [pc, #2336] @ 46c0f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 46c0e0 │ │ │ │ + ldr r0, [pc, #2328] @ 46c0f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 46c0e4 │ │ │ │ + ldr r0, [pc, #2320] @ 46c0fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 46c0e8 │ │ │ │ + ldr r0, [pc, #2312] @ 46c100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 46c0ec │ │ │ │ + ldr r0, [pc, #2304] @ 46c104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 46c0f0 │ │ │ │ + ldr r0, [pc, #2296] @ 46c108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 46c0f4 │ │ │ │ + ldr r0, [pc, #2288] @ 46c10c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 46c0f8 │ │ │ │ + ldr r0, [pc, #2280] @ 46c110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 46c0fc │ │ │ │ + ldr r0, [pc, #2272] @ 46c114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 46c100 │ │ │ │ + ldr r0, [pc, #2264] @ 46c118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 46c104 │ │ │ │ + ldr r0, [pc, #2256] @ 46c11c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 46c108 │ │ │ │ + ldr r0, [pc, #2248] @ 46c120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 46c10c │ │ │ │ + ldr r0, [pc, #2240] @ 46c124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 46c110 │ │ │ │ + ldr r0, [pc, #2232] @ 46c128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 46c114 │ │ │ │ + ldr r0, [pc, #2224] @ 46c12c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 46c118 │ │ │ │ + ldr r0, [pc, #2216] @ 46c130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 46c11c │ │ │ │ + ldr r0, [pc, #2208] @ 46c134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 46c120 │ │ │ │ + ldr r0, [pc, #2200] @ 46c138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 46c124 │ │ │ │ + ldr r0, [pc, #2192] @ 46c13c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 46c128 │ │ │ │ + ldr r0, [pc, #2184] @ 46c140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 46c12c │ │ │ │ + ldr r0, [pc, #2176] @ 46c144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 46c130 │ │ │ │ + ldr r0, [pc, #2168] @ 46c148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 46c134 │ │ │ │ + ldr r0, [pc, #2160] @ 46c14c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 46c138 │ │ │ │ + ldr r0, [pc, #2152] @ 46c150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 46c13c │ │ │ │ + ldr r0, [pc, #2144] @ 46c154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 46c140 │ │ │ │ + ldr r0, [pc, #2136] @ 46c158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 46c144 │ │ │ │ + ldr r0, [pc, #2128] @ 46c15c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 46c148 │ │ │ │ + ldr r0, [pc, #2120] @ 46c160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 46c14c │ │ │ │ + ldr r0, [pc, #2112] @ 46c164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 46c150 │ │ │ │ + ldr r0, [pc, #2104] @ 46c168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 46c154 │ │ │ │ + ldr r0, [pc, #2096] @ 46c16c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 46c158 │ │ │ │ + ldr r0, [pc, #2088] @ 46c170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 46c15c │ │ │ │ + ldr r0, [pc, #2080] @ 46c174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 46c160 │ │ │ │ + ldr r0, [pc, #2072] @ 46c178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 46c164 │ │ │ │ + ldr r0, [pc, #2064] @ 46c17c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 46c168 │ │ │ │ + ldr r0, [pc, #2056] @ 46c180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 46c16c │ │ │ │ + ldr r0, [pc, #2048] @ 46c184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 46c170 │ │ │ │ + ldr r0, [pc, #2040] @ 46c188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 46c174 │ │ │ │ + ldr r0, [pc, #2032] @ 46c18c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 46c178 │ │ │ │ + ldr r0, [pc, #2024] @ 46c190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 46c17c │ │ │ │ + ldr r0, [pc, #2016] @ 46c194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 46c180 │ │ │ │ + ldr r0, [pc, #2008] @ 46c198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 46c184 │ │ │ │ + ldr r0, [pc, #2000] @ 46c19c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 46c188 │ │ │ │ + ldr r0, [pc, #1992] @ 46c1a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 46c18c │ │ │ │ + ldr r0, [pc, #1984] @ 46c1a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 46c190 │ │ │ │ + ldr r0, [pc, #1976] @ 46c1a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 46c194 │ │ │ │ + ldr r0, [pc, #1968] @ 46c1ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 46c198 │ │ │ │ + ldr r0, [pc, #1960] @ 46c1b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 46c19c │ │ │ │ + ldr r0, [pc, #1952] @ 46c1b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 46c1a0 │ │ │ │ + ldr r0, [pc, #1944] @ 46c1b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 46c1a4 │ │ │ │ + ldr r0, [pc, #1936] @ 46c1bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 46c1a8 │ │ │ │ + ldr r0, [pc, #1928] @ 46c1c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 46c1ac │ │ │ │ + ldr r0, [pc, #1920] @ 46c1c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 46c1b0 │ │ │ │ + ldr r0, [pc, #1912] @ 46c1c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 46c1b4 │ │ │ │ + ldr r0, [pc, #1904] @ 46c1cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 46c1b8 │ │ │ │ + ldr r0, [pc, #1896] @ 46c1d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 46c1bc │ │ │ │ + ldr r0, [pc, #1888] @ 46c1d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 46c1c0 │ │ │ │ + ldr r0, [pc, #1880] @ 46c1d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 46c1c4 │ │ │ │ + ldr r0, [pc, #1872] @ 46c1dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 46c1c8 │ │ │ │ + ldr r0, [pc, #1864] @ 46c1e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 46c1cc │ │ │ │ + ldr r0, [pc, #1856] @ 46c1e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 46c1d0 │ │ │ │ + ldr r0, [pc, #1848] @ 46c1e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 46c1d4 │ │ │ │ + ldr r0, [pc, #1840] @ 46c1ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 46c1d8 │ │ │ │ + ldr r0, [pc, #1832] @ 46c1f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 46c1dc │ │ │ │ + ldr r0, [pc, #1824] @ 46c1f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 46c1e0 │ │ │ │ + ldr r0, [pc, #1816] @ 46c1f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 46c1e4 │ │ │ │ + ldr r0, [pc, #1808] @ 46c1fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 46c1e8 │ │ │ │ + ldr r0, [pc, #1800] @ 46c200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 46c1ec │ │ │ │ + ldr r0, [pc, #1792] @ 46c204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 46c1f0 │ │ │ │ + ldr r0, [pc, #1784] @ 46c208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 46c1f4 │ │ │ │ + ldr r0, [pc, #1776] @ 46c20c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 46c1f8 │ │ │ │ + ldr r0, [pc, #1768] @ 46c210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 46c1fc │ │ │ │ + ldr r0, [pc, #1760] @ 46c214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 46c200 │ │ │ │ + ldr r0, [pc, #1752] @ 46c218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 46c204 │ │ │ │ + ldr r0, [pc, #1744] @ 46c21c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 46c208 │ │ │ │ + ldr r0, [pc, #1736] @ 46c220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 46c20c │ │ │ │ + ldr r0, [pc, #1728] @ 46c224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 46c210 │ │ │ │ + ldr r0, [pc, #1720] @ 46c228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 46c214 │ │ │ │ + ldr r0, [pc, #1712] @ 46c22c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 46c218 │ │ │ │ + ldr r0, [pc, #1704] @ 46c230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 46c21c │ │ │ │ + ldr r0, [pc, #1696] @ 46c234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 46c220 │ │ │ │ + ldr r0, [pc, #1688] @ 46c238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 46c224 │ │ │ │ + ldr r0, [pc, #1680] @ 46c23c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 46c228 │ │ │ │ + ldr r0, [pc, #1672] @ 46c240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 46c22c │ │ │ │ + ldr r0, [pc, #1664] @ 46c244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 46c230 │ │ │ │ + ldr r0, [pc, #1656] @ 46c248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 46c234 │ │ │ │ + ldr r0, [pc, #1648] @ 46c24c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 46c238 │ │ │ │ + ldr r0, [pc, #1640] @ 46c250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 46c23c │ │ │ │ + ldr r0, [pc, #1632] @ 46c254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 46c240 │ │ │ │ + ldr r0, [pc, #1624] @ 46c258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 46c244 │ │ │ │ + ldr r0, [pc, #1616] @ 46c25c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 46c248 │ │ │ │ + ldr r0, [pc, #1608] @ 46c260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 46c24c │ │ │ │ + ldr r0, [pc, #1600] @ 46c264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 46c250 │ │ │ │ + ldr r0, [pc, #1592] @ 46c268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 46c254 │ │ │ │ + ldr r0, [pc, #1584] @ 46c26c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 46c258 │ │ │ │ + ldr r0, [pc, #1576] @ 46c270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 46c25c │ │ │ │ + ldr r0, [pc, #1568] @ 46c274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 46c260 │ │ │ │ + ldr r0, [pc, #1560] @ 46c278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 46c264 │ │ │ │ + ldr r0, [pc, #1552] @ 46c27c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 46c268 │ │ │ │ + ldr r0, [pc, #1544] @ 46c280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 46c26c │ │ │ │ + ldr r0, [pc, #1536] @ 46c284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 46c270 │ │ │ │ + ldr r0, [pc, #1528] @ 46c288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 46c274 │ │ │ │ + ldr r0, [pc, #1520] @ 46c28c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 46c278 │ │ │ │ + ldr r0, [pc, #1512] @ 46c290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 46c27c │ │ │ │ + ldr r0, [pc, #1504] @ 46c294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 46c280 │ │ │ │ + ldr r0, [pc, #1496] @ 46c298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 46c284 │ │ │ │ + ldr r0, [pc, #1488] @ 46c29c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 46c288 │ │ │ │ + ldr r0, [pc, #1480] @ 46c2a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 46c28c │ │ │ │ + ldr r0, [pc, #1472] @ 46c2a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 46c290 │ │ │ │ + ldr r0, [pc, #1464] @ 46c2a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 46c294 │ │ │ │ + ldr r0, [pc, #1456] @ 46c2ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 46c298 │ │ │ │ + ldr r0, [pc, #1448] @ 46c2b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 46c29c │ │ │ │ + ldr r0, [pc, #1440] @ 46c2b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 46c2a0 │ │ │ │ + ldr r0, [pc, #1432] @ 46c2b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 46c2a4 │ │ │ │ + ldr r0, [pc, #1424] @ 46c2bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 46c2a8 │ │ │ │ + ldr r0, [pc, #1416] @ 46c2c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 46c2ac │ │ │ │ + ldr r0, [pc, #1408] @ 46c2c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 46c2b0 │ │ │ │ + ldr r0, [pc, #1400] @ 46c2c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 46c2b4 │ │ │ │ + ldr r0, [pc, #1392] @ 46c2cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 46c2b8 │ │ │ │ + ldr r0, [pc, #1384] @ 46c2d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 46c2bc │ │ │ │ + ldr r0, [pc, #1376] @ 46c2d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 46c2c0 │ │ │ │ + ldr r0, [pc, #1368] @ 46c2d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 46c2c4 │ │ │ │ + ldr r0, [pc, #1360] @ 46c2dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 46c2c8 │ │ │ │ + ldr r0, [pc, #1352] @ 46c2e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 46c2cc │ │ │ │ + ldr r0, [pc, #1344] @ 46c2e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 46c2d0 │ │ │ │ + ldr r0, [pc, #1336] @ 46c2e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 46c2d4 │ │ │ │ + ldr r0, [pc, #1328] @ 46c2ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 46c2d8 │ │ │ │ + ldr r0, [pc, #1320] @ 46c2f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 46c2dc │ │ │ │ + ldr r0, [pc, #1312] @ 46c2f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 46c2e0 │ │ │ │ + ldr r0, [pc, #1304] @ 46c2f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 46c2e4 │ │ │ │ + ldr r0, [pc, #1296] @ 46c2fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 46c2e8 │ │ │ │ + ldr r0, [pc, #1288] @ 46c300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 46c2ec │ │ │ │ + ldr r0, [pc, #1280] @ 46c304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 46c2f0 │ │ │ │ + ldr r0, [pc, #1272] @ 46c308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 46c2f4 │ │ │ │ + ldr r0, [pc, #1264] @ 46c30c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 46c2f8 │ │ │ │ + ldr r0, [pc, #1256] @ 46c310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 46c2fc │ │ │ │ + ldr r0, [pc, #1248] @ 46c314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 46c300 │ │ │ │ + ldr r0, [pc, #1240] @ 46c318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 46c304 │ │ │ │ + ldr r0, [pc, #1232] @ 46c31c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 46c308 │ │ │ │ + ldr r0, [pc, #1224] @ 46c320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 46c30c │ │ │ │ + ldr r0, [pc, #1216] @ 46c324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 46c310 │ │ │ │ + ldr r0, [pc, #1208] @ 46c328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 46c314 │ │ │ │ + ldr r0, [pc, #1200] @ 46c32c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 46c318 │ │ │ │ + ldr r0, [pc, #1192] @ 46c330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 46c31c │ │ │ │ + ldr r0, [pc, #1184] @ 46c334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 46c320 │ │ │ │ + ldr r0, [pc, #1176] @ 46c338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 46c324 │ │ │ │ + ldr r0, [pc, #1168] @ 46c33c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 46c328 │ │ │ │ + ldr r0, [pc, #1160] @ 46c340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 46c32c │ │ │ │ + ldr r0, [pc, #1152] @ 46c344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 46c330 │ │ │ │ + ldr r0, [pc, #1144] @ 46c348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 46c334 │ │ │ │ + ldr r0, [pc, #1136] @ 46c34c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 46c338 │ │ │ │ + ldr r0, [pc, #1128] @ 46c350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 46c33c │ │ │ │ + ldr r0, [pc, #1120] @ 46c354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 46c340 │ │ │ │ + ldr r0, [pc, #1112] @ 46c358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 46c344 │ │ │ │ + ldr r0, [pc, #1104] @ 46c35c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 46c348 │ │ │ │ + ldr r0, [pc, #1096] @ 46c360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 46c34c │ │ │ │ + ldr r0, [pc, #1088] @ 46c364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 46c350 │ │ │ │ + ldr r0, [pc, #1080] @ 46c368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 46c354 │ │ │ │ + ldr r0, [pc, #1072] @ 46c36c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 46c358 │ │ │ │ + ldr r0, [pc, #1064] @ 46c370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 46c35c │ │ │ │ + ldr r0, [pc, #1056] @ 46c374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 46c360 │ │ │ │ + ldr r0, [pc, #1048] @ 46c378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 46c364 │ │ │ │ + ldr r0, [pc, #1040] @ 46c37c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 46c368 │ │ │ │ + ldr r0, [pc, #1032] @ 46c380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 46c36c │ │ │ │ + ldr r0, [pc, #1024] @ 46c384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 46c370 │ │ │ │ + ldr r0, [pc, #1016] @ 46c388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 46c374 │ │ │ │ + ldr r0, [pc, #1008] @ 46c38c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 46c378 │ │ │ │ + ldr r0, [pc, #1000] @ 46c390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 46c37c │ │ │ │ + ldr r0, [pc, #992] @ 46c394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 46c380 │ │ │ │ + ldr r0, [pc, #984] @ 46c398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 46c384 │ │ │ │ + ldr r0, [pc, #976] @ 46c39c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 46c388 │ │ │ │ + ldr r0, [pc, #968] @ 46c3a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 46c38c │ │ │ │ + ldr r0, [pc, #960] @ 46c3a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 46c390 │ │ │ │ + ldr r0, [pc, #952] @ 46c3a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 46c394 │ │ │ │ + ldr r0, [pc, #944] @ 46c3ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 46c398 │ │ │ │ + ldr r0, [pc, #936] @ 46c3b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 46c39c │ │ │ │ + ldr r0, [pc, #928] @ 46c3b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 46c3a0 │ │ │ │ + ldr r0, [pc, #920] @ 46c3b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 46c3a4 │ │ │ │ + ldr r0, [pc, #912] @ 46c3bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 46c3a8 │ │ │ │ + ldr r0, [pc, #904] @ 46c3c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 46c3ac │ │ │ │ + ldr r0, [pc, #896] @ 46c3c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 46c3b0 │ │ │ │ + ldr r0, [pc, #888] @ 46c3c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 46c3b4 │ │ │ │ + ldr r0, [pc, #880] @ 46c3cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 46c3b8 │ │ │ │ + ldr r0, [pc, #872] @ 46c3d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 46c3bc │ │ │ │ + ldr r0, [pc, #864] @ 46c3d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 46c3c0 │ │ │ │ + ldr r0, [pc, #856] @ 46c3d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 46c3c4 │ │ │ │ + ldr r0, [pc, #848] @ 46c3dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 46c3c8 │ │ │ │ + ldr r0, [pc, #840] @ 46c3e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 46c3cc │ │ │ │ + ldr r0, [pc, #832] @ 46c3e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 46c3d0 │ │ │ │ + ldr r0, [pc, #824] @ 46c3e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 46c3d4 │ │ │ │ + ldr r0, [pc, #816] @ 46c3ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r6, ip, r4, asr #8 │ │ │ │ - sbcseq r6, ip, ip, lsl r4 │ │ │ │ - ldrsheq r6, [ip], #56 @ 0x38 │ │ │ │ - ldrsbeq r6, [ip], #60 @ 0x3c │ │ │ │ - sbcseq r6, ip, r0, asr #7 │ │ │ │ - smullseq r6, ip, r4, r3 │ │ │ │ - sbcseq r6, ip, r4, ror #6 │ │ │ │ - sbcseq r6, ip, r4, lsr r3 │ │ │ │ - sbcseq r6, ip, r8, lsl #6 │ │ │ │ - ldrsbeq r6, [ip], #44 @ 0x2c │ │ │ │ - ldrheq r6, [ip], #32 │ │ │ │ - sbcseq r6, ip, r4, lsl #5 │ │ │ │ - sbcseq r6, ip, r8, asr r2 │ │ │ │ - sbcseq r6, ip, r0, lsr r2 │ │ │ │ - sbcseq r6, ip, r8, lsl #4 │ │ │ │ - sbcseq r6, ip, r0, ror #3 │ │ │ │ - ldrheq r6, [ip], #20 │ │ │ │ - sbcseq r6, ip, r4, lsl #3 │ │ │ │ - sbcseq r6, ip, r4, asr r1 │ │ │ │ - sbcseq r6, ip, r0, lsr #2 │ │ │ │ - sbcseq r6, ip, ip, ror #1 │ │ │ │ - ldrheq r6, [ip], #12 │ │ │ │ - smullseq r6, ip, r0, r0 │ │ │ │ - sbcseq r6, ip, r0, rrx │ │ │ │ - sbcseq r6, ip, r4, lsr r0 │ │ │ │ - sbcseq r5, ip, r4, lsr #28 │ │ │ │ - ldrsbeq r5, [ip], #188 @ 0xbc │ │ │ │ - ldrsheq r5, [ip], #240 @ 0xf0 │ │ │ │ - ldrsbeq r5, [ip], #220 @ 0xdc │ │ │ │ - smullseq r5, ip, r8, fp │ │ │ │ - sbcseq r5, ip, ip, lsr #31 │ │ │ │ - smullseq r5, ip, r4, sp │ │ │ │ - sbcseq r5, ip, r4, asr fp │ │ │ │ - sbcseq r5, ip, r8, ror #30 │ │ │ │ - sbcseq r5, ip, ip, asr #26 │ │ │ │ - sbcseq r5, ip, r0, lsl fp │ │ │ │ - sbcseq r5, ip, r4, lsr #30 │ │ │ │ - sbcseq r5, ip, r4, lsl #26 │ │ │ │ - sbcseq r5, ip, ip, asr #21 │ │ │ │ - sbcseq r5, ip, r0, ror #29 │ │ │ │ - ldrheq r5, [ip], #204 @ 0xcc │ │ │ │ - sbcseq r5, ip, r8, lsl #21 │ │ │ │ - smullseq r5, ip, ip, lr │ │ │ │ - sbcseq r5, ip, r4, ror ip │ │ │ │ - sbcseq r5, ip, r4, asr #20 │ │ │ │ - sbcseq r5, ip, r8, asr lr │ │ │ │ - sbcseq r5, ip, ip, lsr #24 │ │ │ │ - sbcseq r5, ip, r0, lsl #20 │ │ │ │ - sbcseq r5, ip, r4, lsl lr │ │ │ │ - sbcseq r5, ip, r4, ror #23 │ │ │ │ - ldrheq r5, [ip], #156 @ 0x9c │ │ │ │ - ldrsbeq r5, [ip], #208 @ 0xd0 │ │ │ │ - smullseq r5, ip, ip, fp │ │ │ │ - sbcseq r5, ip, r8, ror r9 │ │ │ │ + sbcseq r6, ip, ip, lsr r4 │ │ │ │ + sbcseq r6, ip, r4, lsl r4 │ │ │ │ + ldrsheq r6, [ip], #48 @ 0x30 │ │ │ │ + ldrsbeq r6, [ip], #52 @ 0x34 │ │ │ │ + ldrheq r6, [ip], #56 @ 0x38 │ │ │ │ + sbcseq r6, ip, ip, lsl #7 │ │ │ │ + sbcseq r6, ip, ip, asr r3 │ │ │ │ + sbcseq r6, ip, ip, lsr #6 │ │ │ │ + sbcseq r6, ip, r0, lsl #6 │ │ │ │ + ldrsbeq r6, [ip], #36 @ 0x24 │ │ │ │ + sbcseq r6, ip, r8, lsr #5 │ │ │ │ + sbcseq r6, ip, ip, ror r2 │ │ │ │ + sbcseq r6, ip, r0, asr r2 │ │ │ │ + sbcseq r6, ip, r8, lsr #4 │ │ │ │ + sbcseq r6, ip, r0, lsl #4 │ │ │ │ + ldrsbeq r6, [ip], #24 │ │ │ │ + sbcseq r6, ip, ip, lsr #3 │ │ │ │ + sbcseq r6, ip, ip, ror r1 │ │ │ │ + sbcseq r6, ip, ip, asr #2 │ │ │ │ + sbcseq r6, ip, r8, lsl r1 │ │ │ │ + sbcseq r6, ip, r4, ror #1 │ │ │ │ + ldrheq r6, [ip], #4 │ │ │ │ + sbcseq r6, ip, r8, lsl #1 │ │ │ │ + sbcseq r6, ip, r8, asr r0 │ │ │ │ + sbcseq r6, ip, ip, lsr #32 │ │ │ │ + sbcseq r5, ip, ip, lsl lr │ │ │ │ + ldrsbeq r5, [ip], #180 @ 0xb4 │ │ │ │ + sbcseq r5, ip, r8, ror #31 │ │ │ │ + ldrsbeq r5, [ip], #212 @ 0xd4 │ │ │ │ + smullseq r5, ip, r0, fp │ │ │ │ + sbcseq r5, ip, r4, lsr #31 │ │ │ │ sbcseq r5, ip, ip, lsl #27 │ │ │ │ - sbcseq r5, ip, r4, asr fp │ │ │ │ - sbcseq r5, ip, r4, lsr r9 │ │ │ │ - sbcseq r5, ip, r8, asr #26 │ │ │ │ - sbcseq r5, ip, ip, lsl #22 │ │ │ │ - ldrsheq r5, [ip], #128 @ 0x80 │ │ │ │ - sbcseq r5, ip, r4, lsl #26 │ │ │ │ + sbcseq r5, ip, ip, asr #22 │ │ │ │ + sbcseq r5, ip, r0, ror #30 │ │ │ │ + sbcseq r5, ip, r4, asr #26 │ │ │ │ + sbcseq r5, ip, r8, lsl #22 │ │ │ │ + sbcseq r5, ip, ip, lsl pc │ │ │ │ + ldrsheq r5, [ip], #204 @ 0xcc │ │ │ │ sbcseq r5, ip, r4, asr #21 │ │ │ │ - sbcseq r5, ip, ip, lsr #17 │ │ │ │ - sbcseq r5, ip, r0, asr #25 │ │ │ │ - sbcseq r5, ip, ip, ror sl │ │ │ │ - sbcseq r5, ip, r8, ror #16 │ │ │ │ - sbcseq r5, ip, ip, ror ip │ │ │ │ - sbcseq r5, ip, r4, lsr sl │ │ │ │ - sbcseq r5, ip, r4, lsr #16 │ │ │ │ - sbcseq r5, ip, r8, lsr ip │ │ │ │ - sbcseq r5, ip, ip, ror #19 │ │ │ │ - sbcseq r5, ip, r0, ror #15 │ │ │ │ - ldrheq r5, [ip], #120 @ 0x78 │ │ │ │ - smullseq r5, ip, r0, r7 │ │ │ │ - sbcseq r5, ip, r4, ror #14 │ │ │ │ - sbcseq r5, ip, ip, lsr #14 │ │ │ │ - ldrsheq r5, [ip], #96 @ 0x60 │ │ │ │ - sbcseq r5, ip, r4, asr #13 │ │ │ │ - sbcseq r5, ip, ip, lsl #13 │ │ │ │ - sbcseq r5, ip, r4, ror #12 │ │ │ │ - sbcseq r5, ip, r4, asr #12 │ │ │ │ - sbcseq r5, ip, ip, lsl r6 │ │ │ │ - ldrsheq r5, [ip], #84 @ 0x54 │ │ │ │ - sbcseq r5, ip, r8, asr #11 │ │ │ │ - sbcseq r5, ip, r0, lsr #11 │ │ │ │ - sbcseq r5, ip, r0, lsl #11 │ │ │ │ - sbcseq r5, ip, ip, asr r5 │ │ │ │ - sbcseq r5, ip, r0, lsr r5 │ │ │ │ - sbcseq r5, ip, r4, lsl #10 │ │ │ │ - ldrsbeq r5, [ip], #72 @ 0x48 │ │ │ │ - sbcseq r5, ip, r0, lsr #9 │ │ │ │ - sbcseq r5, ip, r4, ror r4 │ │ │ │ - sbcseq r5, ip, ip, asr #8 │ │ │ │ - sbcseq r5, ip, r0, lsr #8 │ │ │ │ - ldrsheq r5, [ip], #52 @ 0x34 │ │ │ │ - sbcseq r5, ip, r8, asr #7 │ │ │ │ - smullseq r5, ip, ip, r3 │ │ │ │ - sbcseq r5, ip, r4, ror r3 │ │ │ │ - sbcseq r5, ip, ip, asr #6 │ │ │ │ - sbcseq r5, ip, r0, lsr #6 │ │ │ │ - ldrsheq r5, [ip], #36 @ 0x24 │ │ │ │ - sbcseq r5, ip, r4, asr #5 │ │ │ │ - smullseq r5, ip, r8, r2 │ │ │ │ - sbcseq r5, ip, r8, ror #4 │ │ │ │ - sbcseq r5, ip, r8, lsr #4 │ │ │ │ - ldrsheq r5, [ip], #28 │ │ │ │ - sbcseq r5, ip, r0, ror r1 │ │ │ │ - sbcseq r5, ip, r4, asr #3 │ │ │ │ - sbcseq r5, ip, r8, lsr r1 │ │ │ │ - sbcseq r5, ip, ip, lsl #3 │ │ │ │ - sbcseq r5, ip, r0, lsl #2 │ │ │ │ - sbcseq r5, ip, r4, asr r1 │ │ │ │ - sbcseq r5, ip, r8, asr #1 │ │ │ │ - smullseq r5, ip, r8, r0 │ │ │ │ - sbcseq r4, ip, r8, ror #30 │ │ │ │ - sbcseq r5, ip, ip, asr r0 │ │ │ │ + ldrsbeq r5, [ip], #232 @ 0xe8 │ │ │ │ + ldrheq r5, [ip], #196 @ 0xc4 │ │ │ │ + sbcseq r5, ip, r0, lsl #21 │ │ │ │ + smullseq r5, ip, r4, lr │ │ │ │ + sbcseq r5, ip, ip, ror #24 │ │ │ │ + sbcseq r5, ip, ip, lsr sl │ │ │ │ + sbcseq r5, ip, r0, asr lr │ │ │ │ + sbcseq r5, ip, r4, lsr #24 │ │ │ │ + ldrsheq r5, [ip], #152 @ 0x98 │ │ │ │ + sbcseq r5, ip, ip, lsl #28 │ │ │ │ + ldrsbeq r5, [ip], #188 @ 0xbc │ │ │ │ + ldrheq r5, [ip], #148 @ 0x94 │ │ │ │ + sbcseq r5, ip, r8, asr #27 │ │ │ │ + smullseq r5, ip, r4, fp │ │ │ │ + sbcseq r5, ip, r0, ror r9 │ │ │ │ + sbcseq r5, ip, r4, lsl #27 │ │ │ │ + sbcseq r5, ip, ip, asr #22 │ │ │ │ + sbcseq r5, ip, ip, lsr #18 │ │ │ │ + sbcseq r5, ip, r0, asr #26 │ │ │ │ + sbcseq r5, ip, r4, lsl #22 │ │ │ │ + sbcseq r5, ip, r8, ror #17 │ │ │ │ + ldrsheq r5, [ip], #204 @ 0xcc │ │ │ │ + ldrheq r5, [ip], #172 @ 0xac │ │ │ │ + sbcseq r5, ip, r4, lsr #17 │ │ │ │ + ldrheq r5, [ip], #200 @ 0xc8 │ │ │ │ + sbcseq r5, ip, r4, ror sl │ │ │ │ + sbcseq r5, ip, r0, ror #16 │ │ │ │ + sbcseq r5, ip, r4, ror ip │ │ │ │ + sbcseq r5, ip, ip, lsr #20 │ │ │ │ + sbcseq r5, ip, ip, lsl r8 │ │ │ │ + sbcseq r5, ip, r0, lsr ip │ │ │ │ + sbcseq r5, ip, r4, ror #19 │ │ │ │ + ldrsbeq r5, [ip], #120 @ 0x78 │ │ │ │ + ldrheq r5, [ip], #112 @ 0x70 │ │ │ │ + sbcseq r5, ip, r8, lsl #15 │ │ │ │ + sbcseq r5, ip, ip, asr r7 │ │ │ │ + sbcseq r5, ip, r4, lsr #14 │ │ │ │ + sbcseq r5, ip, r8, ror #13 │ │ │ │ + ldrheq r5, [ip], #108 @ 0x6c │ │ │ │ + sbcseq r5, ip, r4, lsl #13 │ │ │ │ + sbcseq r5, ip, ip, asr r6 │ │ │ │ + sbcseq r5, ip, ip, lsr r6 │ │ │ │ + sbcseq r5, ip, r4, lsl r6 │ │ │ │ + sbcseq r5, ip, ip, ror #11 │ │ │ │ + sbcseq r5, ip, r0, asr #11 │ │ │ │ + smullseq r5, ip, r8, r5 │ │ │ │ + sbcseq r5, ip, r8, ror r5 │ │ │ │ + sbcseq r5, ip, r4, asr r5 │ │ │ │ + sbcseq r5, ip, r8, lsr #10 │ │ │ │ + ldrsheq r5, [ip], #76 @ 0x4c │ │ │ │ + ldrsbeq r5, [ip], #64 @ 0x40 │ │ │ │ + smullseq r5, ip, r8, r4 │ │ │ │ + sbcseq r5, ip, ip, ror #8 │ │ │ │ + sbcseq r5, ip, r4, asr #8 │ │ │ │ + sbcseq r5, ip, r8, lsl r4 │ │ │ │ + sbcseq r5, ip, ip, ror #7 │ │ │ │ + sbcseq r5, ip, r0, asr #7 │ │ │ │ + smullseq r5, ip, r4, r3 │ │ │ │ + sbcseq r5, ip, ip, ror #6 │ │ │ │ + sbcseq r5, ip, r4, asr #6 │ │ │ │ + sbcseq r5, ip, r8, lsl r3 │ │ │ │ + sbcseq r5, ip, ip, ror #5 │ │ │ │ + ldrheq r5, [ip], #44 @ 0x2c │ │ │ │ + smullseq r5, ip, r0, r2 │ │ │ │ + sbcseq r5, ip, r0, ror #4 │ │ │ │ + sbcseq r5, ip, r0, lsr #4 │ │ │ │ + ldrsheq r5, [ip], #20 │ │ │ │ + sbcseq r5, ip, r8, ror #2 │ │ │ │ + ldrheq r5, [ip], #28 │ │ │ │ + sbcseq r5, ip, r0, lsr r1 │ │ │ │ + sbcseq r5, ip, r4, lsl #3 │ │ │ │ + ldrsheq r5, [ip], #8 │ │ │ │ + sbcseq r5, ip, ip, asr #2 │ │ │ │ + sbcseq r5, ip, r0, asr #1 │ │ │ │ + smullseq r5, ip, r0, r0 │ │ │ │ + sbcseq r4, ip, r0, ror #30 │ │ │ │ + sbcseq r5, ip, r4, asr r0 │ │ │ │ + sbcseq r4, ip, r0, lsr #30 │ │ │ │ + sbcseq r5, ip, r8, lsl r0 │ │ │ │ + sbcseq r4, ip, r0, ror #29 │ │ │ │ + ldrsbeq r4, [ip], #252 @ 0xfc │ │ │ │ + sbcseq r4, ip, r0, lsr #29 │ │ │ │ + sbcseq r4, ip, r0, lsr #31 │ │ │ │ + sbcseq r4, ip, r0, ror #28 │ │ │ │ + sbcseq r4, ip, r4, ror #30 │ │ │ │ + sbcseq r4, ip, r0, lsr #28 │ │ │ │ sbcseq r4, ip, r8, lsr #30 │ │ │ │ - sbcseq r5, ip, r0, lsr #32 │ │ │ │ - sbcseq r4, ip, r8, ror #29 │ │ │ │ - sbcseq r4, ip, r4, ror #31 │ │ │ │ - sbcseq r4, ip, r8, lsr #29 │ │ │ │ - sbcseq r4, ip, r8, lsr #31 │ │ │ │ - sbcseq r4, ip, r8, ror #28 │ │ │ │ - sbcseq r4, ip, ip, ror #30 │ │ │ │ - sbcseq r4, ip, r8, lsr #28 │ │ │ │ - sbcseq r4, ip, r0, lsr pc │ │ │ │ - sbcseq r4, ip, r8, ror #27 │ │ │ │ - ldrsheq r4, [ip], #228 @ 0xe4 │ │ │ │ - sbcseq r4, ip, r8, lsr #27 │ │ │ │ - sbcseq r4, ip, r8, ror sp │ │ │ │ - sbcseq r4, ip, ip, lsr #22 │ │ │ │ - ldrsbeq r4, [ip], #140 @ 0x8c │ │ │ │ - sbcseq r4, ip, r0, asr r6 │ │ │ │ - sbcseq r4, ip, r4, lsr #26 │ │ │ │ - ldrsbeq r4, [ip], #168 @ 0xa8 │ │ │ │ + sbcseq r4, ip, r0, ror #27 │ │ │ │ + sbcseq r4, ip, ip, ror #29 │ │ │ │ + sbcseq r4, ip, r0, lsr #27 │ │ │ │ + sbcseq r4, ip, r0, ror sp │ │ │ │ + sbcseq r4, ip, r4, lsr #22 │ │ │ │ + ldrsbeq r4, [ip], #132 @ 0x84 │ │ │ │ + sbcseq r4, ip, r8, asr #12 │ │ │ │ + sbcseq r4, ip, ip, lsl sp │ │ │ │ + ldrsbeq r4, [ip], #160 @ 0xa0 │ │ │ │ + sbcseq r4, ip, ip, ror r8 │ │ │ │ + ldrsheq r4, [ip], #80 @ 0x50 │ │ │ │ + sbcseq r4, ip, r8, asr #25 │ │ │ │ + sbcseq r4, ip, ip, ror sl │ │ │ │ + sbcseq r4, ip, r4, lsr #16 │ │ │ │ + smullseq r4, ip, r8, r5 │ │ │ │ + sbcseq r4, ip, r4, ror ip │ │ │ │ + sbcseq r4, ip, r8, lsr #20 │ │ │ │ + sbcseq r4, ip, ip, asr #15 │ │ │ │ + sbcseq r4, ip, r0, asr #10 │ │ │ │ + sbcseq r4, ip, r0, lsr #24 │ │ │ │ + ldrsbeq r4, [ip], #148 @ 0x94 │ │ │ │ + sbcseq r4, ip, r4, ror r7 │ │ │ │ + sbcseq r4, ip, r8, ror #9 │ │ │ │ + sbcseq r4, ip, ip, asr #23 │ │ │ │ + sbcseq r4, ip, r0, lsl #19 │ │ │ │ + sbcseq r4, ip, ip, lsl r7 │ │ │ │ + smullseq r4, ip, r0, r4 │ │ │ │ + sbcseq r4, ip, r8, ror fp │ │ │ │ + sbcseq r4, ip, ip, lsr #18 │ │ │ │ + sbcseq r4, ip, r4, asr #13 │ │ │ │ + sbcseq r4, ip, r8, lsr r4 │ │ │ │ + sbcseq r4, ip, r4, lsr #22 │ │ │ │ + ldrsbeq r4, [ip], #136 @ 0x88 │ │ │ │ + sbcseq r4, ip, ip, ror #12 │ │ │ │ + sbcseq r4, ip, r0, ror #7 │ │ │ │ + ldrsbeq r4, [ip], #160 @ 0xa0 │ │ │ │ sbcseq r4, ip, r4, lsl #17 │ │ │ │ - ldrsheq r4, [ip], #88 @ 0x58 │ │ │ │ - ldrsbeq r4, [ip], #192 @ 0xc0 │ │ │ │ - sbcseq r4, ip, r4, lsl #21 │ │ │ │ - sbcseq r4, ip, ip, lsr #16 │ │ │ │ - sbcseq r4, ip, r0, lsr #11 │ │ │ │ - sbcseq r4, ip, ip, ror ip │ │ │ │ - sbcseq r4, ip, r0, lsr sl │ │ │ │ - ldrsbeq r4, [ip], #116 @ 0x74 │ │ │ │ - sbcseq r4, ip, r8, asr #10 │ │ │ │ - sbcseq r4, ip, r8, lsr #24 │ │ │ │ - ldrsbeq r4, [ip], #156 @ 0x9c │ │ │ │ - sbcseq r4, ip, ip, ror r7 │ │ │ │ - ldrsheq r4, [ip], #64 @ 0x40 │ │ │ │ - ldrsbeq r4, [ip], #180 @ 0xb4 │ │ │ │ - sbcseq r4, ip, r8, lsl #19 │ │ │ │ - sbcseq r4, ip, r4, lsr #14 │ │ │ │ - smullseq r4, ip, r8, r4 │ │ │ │ - sbcseq r4, ip, r0, lsl #23 │ │ │ │ - sbcseq r4, ip, r4, lsr r9 │ │ │ │ - sbcseq r4, ip, ip, asr #13 │ │ │ │ - sbcseq r4, ip, r0, asr #8 │ │ │ │ - sbcseq r4, ip, ip, lsr #22 │ │ │ │ - sbcseq r4, ip, r0, ror #17 │ │ │ │ - sbcseq r4, ip, r4, ror r6 │ │ │ │ - sbcseq r4, ip, r8, ror #7 │ │ │ │ - ldrsbeq r4, [ip], #168 @ 0xa8 │ │ │ │ - sbcseq r4, ip, ip, lsl #17 │ │ │ │ - sbcseq r4, ip, ip, lsl r6 │ │ │ │ - smullseq r4, ip, r0, r3 │ │ │ │ - sbcseq r4, ip, r4, lsl #21 │ │ │ │ - sbcseq r4, ip, r8, lsr r8 │ │ │ │ - sbcseq r4, ip, r4, asr #11 │ │ │ │ - sbcseq r4, ip, r8, lsr r3 │ │ │ │ - sbcseq r4, ip, r0, lsr sl │ │ │ │ - sbcseq r4, ip, r4, ror #15 │ │ │ │ - sbcseq r4, ip, ip, ror #10 │ │ │ │ - sbcseq r4, ip, r0, ror #5 │ │ │ │ - ldrsbeq r4, [ip], #156 @ 0x9c │ │ │ │ - smullseq r4, ip, r0, r7 │ │ │ │ - sbcseq r4, ip, r4, lsl r5 │ │ │ │ - sbcseq r4, ip, r8, lsl #5 │ │ │ │ - sbcseq r4, ip, r8, lsl #19 │ │ │ │ - sbcseq r4, ip, ip, lsr r7 │ │ │ │ - ldrheq r4, [ip], #76 @ 0x4c │ │ │ │ - sbcseq r4, ip, r0, lsr r2 │ │ │ │ - sbcseq r4, ip, r4, lsr r9 │ │ │ │ - sbcseq r4, ip, r8, ror #13 │ │ │ │ - sbcseq r4, ip, r4, ror #8 │ │ │ │ - ldrsbeq r4, [ip], #24 │ │ │ │ - sbcseq r4, ip, r0, ror #17 │ │ │ │ - smullseq r4, ip, r4, r6 │ │ │ │ - sbcseq r4, ip, ip, lsl #8 │ │ │ │ - sbcseq r4, ip, r0, lsl #3 │ │ │ │ - sbcseq r4, ip, ip, lsl #17 │ │ │ │ - sbcseq r4, ip, r0, asr #12 │ │ │ │ - ldrheq r4, [ip], #52 @ 0x34 │ │ │ │ - sbcseq r4, ip, r8, lsr #2 │ │ │ │ - ldrsheq r4, [ip], #8 │ │ │ │ - ldrsbeq r3, [ip], #228 @ 0xe4 │ │ │ │ - ldrheq r3, [ip], #192 @ 0xc0 │ │ │ │ - smullseq r3, ip, r0, sl │ │ │ │ - sbcseq r3, ip, r4, lsl #17 │ │ │ │ - sbcseq r3, ip, r8, ror r6 │ │ │ │ - sbcseq r4, ip, ip, lsl #1 │ │ │ │ - sbcseq r3, ip, r8, ror #28 │ │ │ │ - sbcseq r3, ip, r4, asr #24 │ │ │ │ - sbcseq r3, ip, r8, lsr #20 │ │ │ │ - sbcseq r3, ip, ip, lsl r8 │ │ │ │ - sbcseq r2, ip, ip, lsr #31 │ │ │ │ - ldrheq r3, [ip], #156 @ 0x9c │ │ │ │ - smullseq r3, ip, r8, r7 │ │ │ │ - sbcseq r3, ip, r4, ror r5 │ │ │ │ - sbcseq r3, ip, ip, asr r3 │ │ │ │ - sbcseq r3, ip, r0, asr r1 │ │ │ │ - sbcseq r2, ip, r4, asr #30 │ │ │ │ - sbcseq r3, ip, r0, asr r9 │ │ │ │ - sbcseq r3, ip, ip, lsr #14 │ │ │ │ - sbcseq r3, ip, r8, lsl #10 │ │ │ │ - ldrsheq r3, [ip], #36 @ 0x24 │ │ │ │ - sbcseq r3, ip, r8, ror #1 │ │ │ │ - ldrsbeq r2, [ip], #236 @ 0xec │ │ │ │ - sbcseq r3, ip, r4, ror #17 │ │ │ │ - sbcseq r3, ip, r0, asr #13 │ │ │ │ - smullseq r3, ip, ip, r4 │ │ │ │ - sbcseq r3, ip, ip, lsl #5 │ │ │ │ - sbcseq r3, ip, r0, lsl #1 │ │ │ │ - sbcseq r2, ip, r4, ror lr │ │ │ │ - sbcseq r3, ip, r8, ror r8 │ │ │ │ - sbcseq r3, ip, r4, asr r6 │ │ │ │ - sbcseq r3, ip, r0, lsr r4 │ │ │ │ - sbcseq r3, ip, r4, lsr #4 │ │ │ │ - sbcseq r3, ip, r8, lsl r0 │ │ │ │ - sbcseq r2, ip, ip, lsl #28 │ │ │ │ - sbcseq r3, ip, r0, lsl r8 │ │ │ │ - sbcseq r3, ip, ip, ror #11 │ │ │ │ - sbcseq r3, ip, r8, asr #7 │ │ │ │ - ldrheq r3, [ip], #28 │ │ │ │ - ldrheq r2, [ip], #240 @ 0xf0 │ │ │ │ - sbcseq r2, ip, r4, lsr #27 │ │ │ │ - sbcseq r3, ip, r8, lsr #15 │ │ │ │ - sbcseq r3, ip, r4, lsl #11 │ │ │ │ - sbcseq r3, ip, r0, ror #6 │ │ │ │ - sbcseq r3, ip, r4, asr r1 │ │ │ │ - sbcseq r2, ip, r8, asr #30 │ │ │ │ - sbcseq r2, ip, ip, lsr sp │ │ │ │ - sbcseq r3, ip, r0, asr #14 │ │ │ │ - sbcseq r3, ip, ip, lsl r5 │ │ │ │ - ldrsheq r3, [ip], #40 @ 0x28 │ │ │ │ - sbcseq r3, ip, ip, ror #1 │ │ │ │ - sbcseq r2, ip, r0, ror #29 │ │ │ │ - ldrsbeq r2, [ip], #196 @ 0xc4 │ │ │ │ - ldrsbeq r3, [ip], #104 @ 0x68 │ │ │ │ - ldrheq r3, [ip], #68 @ 0x44 │ │ │ │ - smullseq r3, ip, r0, r2 │ │ │ │ - sbcseq r3, ip, r4, lsl #1 │ │ │ │ - sbcseq r2, ip, r8, ror lr │ │ │ │ - sbcseq r2, ip, ip, ror #24 │ │ │ │ + sbcseq r4, ip, r4, lsl r6 │ │ │ │ + sbcseq r4, ip, r8, lsl #7 │ │ │ │ + sbcseq r4, ip, ip, ror sl │ │ │ │ + sbcseq r4, ip, r0, lsr r8 │ │ │ │ + ldrheq r4, [ip], #92 @ 0x5c │ │ │ │ + sbcseq r4, ip, r0, lsr r3 │ │ │ │ + sbcseq r4, ip, r8, lsr #20 │ │ │ │ + ldrsbeq r4, [ip], #124 @ 0x7c │ │ │ │ + sbcseq r4, ip, r4, ror #10 │ │ │ │ + ldrsbeq r4, [ip], #40 @ 0x28 │ │ │ │ + ldrsbeq r4, [ip], #148 @ 0x94 │ │ │ │ + sbcseq r4, ip, r8, lsl #15 │ │ │ │ + sbcseq r4, ip, ip, lsl #10 │ │ │ │ + sbcseq r4, ip, r0, lsl #5 │ │ │ │ + sbcseq r4, ip, r0, lsl #19 │ │ │ │ + sbcseq r4, ip, r4, lsr r7 │ │ │ │ + ldrheq r4, [ip], #68 @ 0x44 │ │ │ │ + sbcseq r4, ip, r8, lsr #4 │ │ │ │ + sbcseq r4, ip, ip, lsr #18 │ │ │ │ + sbcseq r4, ip, r0, ror #13 │ │ │ │ + sbcseq r4, ip, ip, asr r4 │ │ │ │ + ldrsbeq r4, [ip], #16 │ │ │ │ + ldrsbeq r4, [ip], #136 @ 0x88 │ │ │ │ + sbcseq r4, ip, ip, lsl #13 │ │ │ │ + sbcseq r4, ip, r4, lsl #8 │ │ │ │ + sbcseq r4, ip, r8, ror r1 │ │ │ │ + sbcseq r4, ip, r4, lsl #17 │ │ │ │ + sbcseq r4, ip, r8, lsr r6 │ │ │ │ + sbcseq r4, ip, ip, lsr #7 │ │ │ │ + sbcseq r4, ip, r0, lsr #2 │ │ │ │ + ldrsheq r4, [ip], #0 │ │ │ │ + sbcseq r3, ip, ip, asr #29 │ │ │ │ + sbcseq r3, ip, r8, lsr #25 │ │ │ │ + sbcseq r3, ip, r8, lsl #21 │ │ │ │ + sbcseq r3, ip, ip, ror r8 │ │ │ │ sbcseq r3, ip, r0, ror r6 │ │ │ │ - sbcseq r3, ip, ip, asr #8 │ │ │ │ - sbcseq r3, ip, r8, lsr #4 │ │ │ │ - sbcseq r3, ip, ip, lsl r0 │ │ │ │ - sbcseq r2, ip, r0, lsl lr │ │ │ │ - sbcseq r2, ip, r4, lsl #24 │ │ │ │ - sbcseq r3, ip, r8, lsl #12 │ │ │ │ - sbcseq r3, ip, r4, ror #7 │ │ │ │ - sbcseq r3, ip, r0, asr #3 │ │ │ │ - ldrsbeq r9, [ip], #152 @ 0x98 │ │ │ │ - sbcseq r9, ip, r0, asr r8 │ │ │ │ - sbcseq r9, ip, ip, ror #13 │ │ │ │ - sbcseq r9, ip, r4, asr r5 │ │ │ │ - sbcseq r9, ip, ip, asr #7 │ │ │ │ - sbcseq r9, ip, ip, asr r2 │ │ │ │ - sbcseq r9, ip, ip, ror #21 │ │ │ │ - sbcseq r9, ip, r0, asr r9 │ │ │ │ - ldrsbeq r9, [ip], #116 @ 0x74 │ │ │ │ - sbcseq r9, ip, r8, ror #12 │ │ │ │ - sbcseq r9, ip, ip, asr #9 │ │ │ │ - sbcseq r9, ip, r0, asr r3 │ │ │ │ - ldrsbeq r9, [ip], #20 │ │ │ │ - sbcseq r9, ip, r8, ror #20 │ │ │ │ - sbcseq r9, ip, r8, asr #17 │ │ │ │ - sbcseq r9, ip, r8, asr r7 │ │ │ │ - sbcseq r9, ip, r4, ror #11 │ │ │ │ - sbcseq r9, ip, r4, asr #8 │ │ │ │ - ldrsbeq r9, [ip], #36 @ 0x24 │ │ │ │ - sbcseq r9, ip, ip, asr #2 │ │ │ │ - sbcseq r9, ip, r4, ror #19 │ │ │ │ - sbcseq r9, ip, r0, asr #16 │ │ │ │ - ldrsbeq r9, [ip], #108 @ 0x6c │ │ │ │ - sbcseq r9, ip, r0, ror #10 │ │ │ │ - ldrheq r9, [ip], #60 @ 0x3c │ │ │ │ - sbcseq r9, ip, r8, asr r2 │ │ │ │ - sbcseq r9, ip, r4, asr #1 │ │ │ │ - sbcseq r9, ip, r0, ror #18 │ │ │ │ - ldrheq r9, [ip], #120 @ 0x78 │ │ │ │ + sbcseq r4, ip, r4, lsl #1 │ │ │ │ + sbcseq r3, ip, r0, ror #28 │ │ │ │ + sbcseq r3, ip, ip, lsr ip │ │ │ │ + sbcseq r3, ip, r0, lsr #20 │ │ │ │ + sbcseq r3, ip, r4, lsl r8 │ │ │ │ + sbcseq r2, ip, r4, lsr #31 │ │ │ │ + ldrheq r3, [ip], #148 @ 0x94 │ │ │ │ + smullseq r3, ip, r0, r7 │ │ │ │ + sbcseq r3, ip, ip, ror #10 │ │ │ │ + sbcseq r3, ip, r4, asr r3 │ │ │ │ + sbcseq r3, ip, r8, asr #2 │ │ │ │ + sbcseq r2, ip, ip, lsr pc │ │ │ │ + sbcseq r3, ip, r8, asr #18 │ │ │ │ + sbcseq r3, ip, r4, lsr #14 │ │ │ │ + sbcseq r3, ip, r0, lsl #10 │ │ │ │ + sbcseq r3, ip, ip, ror #5 │ │ │ │ + sbcseq r3, ip, r0, ror #1 │ │ │ │ + ldrsbeq r2, [ip], #228 @ 0xe4 │ │ │ │ + ldrsbeq r3, [ip], #140 @ 0x8c │ │ │ │ + ldrheq r3, [ip], #104 @ 0x68 │ │ │ │ + smullseq r3, ip, r4, r4 │ │ │ │ + sbcseq r3, ip, r4, lsl #5 │ │ │ │ + sbcseq r3, ip, r8, ror r0 │ │ │ │ + sbcseq r2, ip, ip, ror #28 │ │ │ │ + sbcseq r3, ip, r0, ror r8 │ │ │ │ + sbcseq r3, ip, ip, asr #12 │ │ │ │ + sbcseq r3, ip, r8, lsr #8 │ │ │ │ + sbcseq r3, ip, ip, lsl r2 │ │ │ │ + sbcseq r3, ip, r0, lsl r0 │ │ │ │ + sbcseq r2, ip, r4, lsl #28 │ │ │ │ + sbcseq r3, ip, r8, lsl #16 │ │ │ │ + sbcseq r3, ip, r4, ror #11 │ │ │ │ + sbcseq r3, ip, r0, asr #7 │ │ │ │ + ldrheq r3, [ip], #20 │ │ │ │ + sbcseq r2, ip, r8, lsr #31 │ │ │ │ + smullseq r2, ip, ip, sp │ │ │ │ + sbcseq r3, ip, r0, lsr #15 │ │ │ │ + sbcseq r3, ip, ip, ror r5 │ │ │ │ + sbcseq r3, ip, r8, asr r3 │ │ │ │ + sbcseq r3, ip, ip, asr #2 │ │ │ │ + sbcseq r2, ip, r0, asr #30 │ │ │ │ + sbcseq r2, ip, r4, lsr sp │ │ │ │ + sbcseq r3, ip, r8, lsr r7 │ │ │ │ + sbcseq r3, ip, r4, lsl r5 │ │ │ │ + ldrsheq r3, [ip], #32 │ │ │ │ + sbcseq r3, ip, r4, ror #1 │ │ │ │ + ldrsbeq r2, [ip], #232 @ 0xe8 │ │ │ │ + sbcseq r2, ip, ip, asr #25 │ │ │ │ + ldrsbeq r3, [ip], #96 @ 0x60 │ │ │ │ + sbcseq r3, ip, ip, lsr #9 │ │ │ │ + sbcseq r3, ip, r8, lsl #5 │ │ │ │ + sbcseq r3, ip, ip, ror r0 │ │ │ │ + sbcseq r2, ip, r0, ror lr │ │ │ │ + sbcseq r2, ip, r4, ror #24 │ │ │ │ + sbcseq r3, ip, r8, ror #12 │ │ │ │ + sbcseq r3, ip, r4, asr #8 │ │ │ │ + sbcseq r3, ip, r0, lsr #4 │ │ │ │ + sbcseq r3, ip, r4, lsl r0 │ │ │ │ + sbcseq r2, ip, r8, lsl #28 │ │ │ │ + ldrsheq r2, [ip], #188 @ 0xbc │ │ │ │ + sbcseq r3, ip, r0, lsl #12 │ │ │ │ + ldrsbeq r3, [ip], #60 @ 0x3c │ │ │ │ + ldrheq r3, [ip], #24 │ │ │ │ + ldrsbeq r9, [ip], #144 @ 0x90 │ │ │ │ + sbcseq r9, ip, r8, asr #16 │ │ │ │ + sbcseq r9, ip, r4, ror #13 │ │ │ │ + sbcseq r9, ip, ip, asr #10 │ │ │ │ + sbcseq r9, ip, r4, asr #7 │ │ │ │ + sbcseq r9, ip, r4, asr r2 │ │ │ │ + sbcseq r9, ip, r4, ror #21 │ │ │ │ + sbcseq r9, ip, r8, asr #18 │ │ │ │ + sbcseq r9, ip, ip, asr #15 │ │ │ │ sbcseq r9, ip, r0, ror #12 │ │ │ │ - ldrsbeq r9, [ip], #76 @ 0x4c │ │ │ │ - sbcseq r9, ip, r4, lsr r3 │ │ │ │ - ldrsbeq r9, [ip], #28 │ │ │ │ - sbcseq r9, ip, ip, lsr r0 │ │ │ │ - ldrsbeq r9, [ip], #140 @ 0x8c │ │ │ │ - sbcseq r9, ip, r0, lsr r7 │ │ │ │ - sbcseq r9, ip, r4, ror #11 │ │ │ │ - sbcseq r9, ip, r8, asr r4 │ │ │ │ - sbcseq r9, ip, ip, lsr #5 │ │ │ │ - sbcseq r9, ip, r0, ror #2 │ │ │ │ - ldrheq r8, [ip], #244 @ 0xf4 │ │ │ │ - sbcseq r8, ip, ip, ror pc │ │ │ │ - ldrsbeq r8, [ip], #200 @ 0xc8 │ │ │ │ - sbcseq r8, ip, ip, lsl #20 │ │ │ │ - sbcseq r8, ip, r4, asr #14 │ │ │ │ - sbcseq r8, ip, r0, lsr #30 │ │ │ │ - sbcseq r8, ip, ip, ror ip │ │ │ │ - ldrheq r8, [ip], #144 @ 0x90 │ │ │ │ - sbcseq r8, ip, ip, ror #13 │ │ │ │ - sbcseq r8, ip, r4, asr #29 │ │ │ │ - sbcseq r8, ip, r0, lsr #24 │ │ │ │ - sbcseq r8, ip, r4, asr r9 │ │ │ │ - smullseq r8, ip, r4, r6 │ │ │ │ - sbcseq r8, ip, r8, ror #28 │ │ │ │ - sbcseq r8, ip, r4, asr #23 │ │ │ │ - ldrsheq r8, [ip], #136 @ 0x88 │ │ │ │ - sbcseq r8, ip, ip, lsr r6 │ │ │ │ - sbcseq r8, ip, ip, lsl #28 │ │ │ │ - sbcseq r8, ip, r8, ror #22 │ │ │ │ - smullseq r8, ip, ip, r8 │ │ │ │ - sbcseq r8, ip, r4, ror #11 │ │ │ │ - ldrheq r8, [ip], #208 @ 0xd0 │ │ │ │ - sbcseq r8, ip, ip, lsl #22 │ │ │ │ - sbcseq r8, ip, r0, asr #16 │ │ │ │ - sbcseq r8, ip, ip, lsl #11 │ │ │ │ - sbcseq r8, ip, r8, asr sp │ │ │ │ - ldrheq r8, [ip], #160 @ 0xa0 │ │ │ │ - sbcseq r8, ip, r4, ror #15 │ │ │ │ - sbcseq r8, ip, r4, lsr r5 │ │ │ │ - sbcseq r8, ip, r0, lsl #26 │ │ │ │ - sbcseq r8, ip, r4, asr sl │ │ │ │ - sbcseq r8, ip, r8, lsl #15 │ │ │ │ - ldrsbeq r8, [ip], #76 @ 0x4c │ │ │ │ - sbcseq r8, ip, r8, lsr #25 │ │ │ │ - ldrsheq r8, [ip], #152 @ 0x98 │ │ │ │ - sbcseq r8, ip, ip, lsr #14 │ │ │ │ - sbcseq r8, ip, r4, lsl #9 │ │ │ │ - sbcseq r8, ip, r0, asr ip │ │ │ │ - smullseq r8, ip, ip, r9 │ │ │ │ - ldrsbeq r8, [ip], #96 @ 0x60 │ │ │ │ - sbcseq r8, ip, ip, lsr #8 │ │ │ │ - ldrsheq r8, [ip], #184 @ 0xb8 │ │ │ │ - sbcseq r8, ip, r0, asr #18 │ │ │ │ - sbcseq r8, ip, r4, ror r6 │ │ │ │ - ldrsbeq r8, [ip], #52 @ 0x34 │ │ │ │ - sbcseq r8, ip, r0, lsr #23 │ │ │ │ - sbcseq r8, ip, r4, ror #17 │ │ │ │ - sbcseq r8, ip, r8, lsl r6 │ │ │ │ - sbcseq r8, ip, ip, ror r3 │ │ │ │ - sbcseq r8, ip, r8, asr #22 │ │ │ │ - sbcseq r8, ip, r8, lsl #17 │ │ │ │ - ldrheq r8, [ip], #92 @ 0x5c │ │ │ │ - sbcseq r8, ip, r4, lsr #6 │ │ │ │ - ldrsheq r8, [ip], #160 @ 0xa0 │ │ │ │ - sbcseq r8, ip, ip, lsr #16 │ │ │ │ - sbcseq r8, ip, r0, ror #10 │ │ │ │ - sbcseq r8, ip, ip, asr #5 │ │ │ │ - smullseq r8, ip, r8, sl │ │ │ │ - ldrsbeq r8, [ip], #112 @ 0x70 │ │ │ │ - sbcseq r8, ip, r4, lsl #10 │ │ │ │ - sbcseq r8, ip, r4, ror r2 │ │ │ │ - sbcseq r8, ip, r0, asr #20 │ │ │ │ - sbcseq r8, ip, r4, ror r7 │ │ │ │ - sbcseq r8, ip, r8, lsr #9 │ │ │ │ - sbcseq r8, ip, ip, lsl r2 │ │ │ │ - sbcseq r8, ip, r4, ror #3 │ │ │ │ - sbcseq r7, ip, r0, asr #30 │ │ │ │ - sbcseq r7, ip, r4, ror ip │ │ │ │ - sbcseq r7, ip, ip, lsr #19 │ │ │ │ - sbcseq r8, ip, r8, lsl #3 │ │ │ │ - sbcseq r7, ip, r4, ror #29 │ │ │ │ - sbcseq r7, ip, r8, lsl ip │ │ │ │ - sbcseq r7, ip, r4, asr r9 │ │ │ │ - sbcseq r8, ip, ip, lsr #2 │ │ │ │ - sbcseq r7, ip, r8, lsl #29 │ │ │ │ - ldrheq r7, [ip], #188 @ 0xbc │ │ │ │ - ldrsheq r7, [ip], #140 @ 0x8c │ │ │ │ - ldrsbeq r8, [ip], #0 │ │ │ │ - sbcseq r7, ip, ip, lsr #28 │ │ │ │ - sbcseq r7, ip, r0, ror #22 │ │ │ │ - sbcseq r7, ip, r4, lsr #17 │ │ │ │ - sbcseq r8, ip, r4, ror r0 │ │ │ │ - ldrsbeq r7, [ip], #208 @ 0xd0 │ │ │ │ - sbcseq r7, ip, r4, lsl #22 │ │ │ │ - sbcseq r7, ip, ip, asr #16 │ │ │ │ - sbcseq r8, ip, r8, lsl r0 │ │ │ │ - sbcseq r7, ip, r4, ror sp │ │ │ │ - sbcseq r7, ip, r8, lsr #21 │ │ │ │ - ldrsheq r7, [ip], #116 @ 0x74 │ │ │ │ - sbcseq r7, ip, r0, asr #31 │ │ │ │ - sbcseq r7, ip, r8, lsl sp │ │ │ │ - sbcseq r7, ip, ip, asr #20 │ │ │ │ - smullseq r7, ip, ip, r7 │ │ │ │ - sbcseq r7, ip, r8, ror #30 │ │ │ │ - ldrheq r7, [ip], #204 @ 0xcc │ │ │ │ - ldrsheq r7, [ip], #144 @ 0x90 │ │ │ │ - sbcseq r7, ip, r4, asr #14 │ │ │ │ - sbcseq r7, ip, r0, lsl pc │ │ │ │ - sbcseq r7, ip, r0, ror #24 │ │ │ │ - smullseq r7, ip, r4, r9 │ │ │ │ - sbcseq r7, ip, ip, ror #13 │ │ │ │ - ldrheq r7, [ip], #232 @ 0xe8 │ │ │ │ - sbcseq r7, ip, r4, lsl #24 │ │ │ │ - sbcseq r7, ip, r8, lsr r9 │ │ │ │ - smullseq r7, ip, r4, r6 │ │ │ │ - sbcseq r7, ip, r0, ror #28 │ │ │ │ - sbcseq r7, ip, r8, lsr #23 │ │ │ │ - ldr r0, [pc, #-828] @ 46c3d8 │ │ │ │ + sbcseq r9, ip, r4, asr #9 │ │ │ │ + sbcseq r9, ip, r8, asr #6 │ │ │ │ + sbcseq r9, ip, ip, asr #3 │ │ │ │ + sbcseq r9, ip, r0, ror #20 │ │ │ │ + sbcseq r9, ip, r0, asr #17 │ │ │ │ + sbcseq r9, ip, r0, asr r7 │ │ │ │ + ldrsbeq r9, [ip], #92 @ 0x5c │ │ │ │ + sbcseq r9, ip, ip, lsr r4 │ │ │ │ + sbcseq r9, ip, ip, asr #5 │ │ │ │ + sbcseq r9, ip, r4, asr #2 │ │ │ │ + ldrsbeq r9, [ip], #156 @ 0x9c │ │ │ │ + sbcseq r9, ip, r8, lsr r8 │ │ │ │ + ldrsbeq r9, [ip], #100 @ 0x64 │ │ │ │ + sbcseq r9, ip, r8, asr r5 │ │ │ │ + ldrheq r9, [ip], #52 @ 0x34 │ │ │ │ + sbcseq r9, ip, r0, asr r2 │ │ │ │ + ldrheq r9, [ip], #12 │ │ │ │ + sbcseq r9, ip, r8, asr r9 │ │ │ │ + ldrheq r9, [ip], #112 @ 0x70 │ │ │ │ + sbcseq r9, ip, r8, asr r6 │ │ │ │ + ldrsbeq r9, [ip], #68 @ 0x44 │ │ │ │ + sbcseq r9, ip, ip, lsr #6 │ │ │ │ + ldrsbeq r9, [ip], #20 │ │ │ │ + sbcseq r9, ip, r4, lsr r0 │ │ │ │ + ldrsbeq r9, [ip], #132 @ 0x84 │ │ │ │ + sbcseq r9, ip, r8, lsr #14 │ │ │ │ + ldrsbeq r9, [ip], #92 @ 0x5c │ │ │ │ + sbcseq r9, ip, r0, asr r4 │ │ │ │ + sbcseq r9, ip, r4, lsr #5 │ │ │ │ + sbcseq r9, ip, r8, asr r1 │ │ │ │ + sbcseq r8, ip, ip, lsr #31 │ │ │ │ + sbcseq r8, ip, r4, ror pc │ │ │ │ + ldrsbeq r8, [ip], #192 @ 0xc0 │ │ │ │ + sbcseq r8, ip, r4, lsl #20 │ │ │ │ + sbcseq r8, ip, ip, lsr r7 │ │ │ │ + sbcseq r8, ip, r8, lsl pc │ │ │ │ + sbcseq r8, ip, r4, ror ip │ │ │ │ + sbcseq r8, ip, r8, lsr #19 │ │ │ │ + sbcseq r8, ip, r4, ror #13 │ │ │ │ + ldrheq r8, [ip], #236 @ 0xec │ │ │ │ + sbcseq r8, ip, r8, lsl ip │ │ │ │ + sbcseq r8, ip, ip, asr #18 │ │ │ │ + sbcseq r8, ip, ip, lsl #13 │ │ │ │ + sbcseq r8, ip, r0, ror #28 │ │ │ │ + ldrheq r8, [ip], #188 @ 0xbc │ │ │ │ + ldrsheq r8, [ip], #128 @ 0x80 │ │ │ │ + sbcseq r8, ip, r4, lsr r6 │ │ │ │ + sbcseq r8, ip, r4, lsl #28 │ │ │ │ + sbcseq r8, ip, r0, ror #22 │ │ │ │ + smullseq r8, ip, r4, r8 │ │ │ │ + ldrsbeq r8, [ip], #92 @ 0x5c │ │ │ │ + sbcseq r8, ip, r8, lsr #27 │ │ │ │ + sbcseq r8, ip, r4, lsl #22 │ │ │ │ + sbcseq r8, ip, r8, lsr r8 │ │ │ │ + sbcseq r8, ip, r4, lsl #11 │ │ │ │ + sbcseq r8, ip, r0, asr sp │ │ │ │ + sbcseq r8, ip, r8, lsr #21 │ │ │ │ + ldrsbeq r8, [ip], #124 @ 0x7c │ │ │ │ + sbcseq r8, ip, ip, lsr #10 │ │ │ │ + ldrsheq r8, [ip], #200 @ 0xc8 │ │ │ │ + sbcseq r8, ip, ip, asr #20 │ │ │ │ + sbcseq r8, ip, r0, lsl #15 │ │ │ │ + ldrsbeq r8, [ip], #68 @ 0x44 │ │ │ │ + sbcseq r8, ip, r0, lsr #25 │ │ │ │ + ldrsheq r8, [ip], #144 @ 0x90 │ │ │ │ + sbcseq r8, ip, r4, lsr #14 │ │ │ │ + sbcseq r8, ip, ip, ror r4 │ │ │ │ + sbcseq r8, ip, r8, asr #24 │ │ │ │ + smullseq r8, ip, r4, r9 │ │ │ │ + sbcseq r8, ip, r8, asr #13 │ │ │ │ + sbcseq r8, ip, r4, lsr #8 │ │ │ │ + ldrsheq r8, [ip], #176 @ 0xb0 │ │ │ │ + sbcseq r8, ip, r8, lsr r9 │ │ │ │ + sbcseq r8, ip, ip, ror #12 │ │ │ │ + sbcseq r8, ip, ip, asr #7 │ │ │ │ + smullseq r8, ip, r8, fp │ │ │ │ + ldrsbeq r8, [ip], #140 @ 0x8c │ │ │ │ + sbcseq r8, ip, r0, lsl r6 │ │ │ │ + sbcseq r8, ip, r4, ror r3 │ │ │ │ + sbcseq r8, ip, r0, asr #22 │ │ │ │ + sbcseq r8, ip, r0, lsl #17 │ │ │ │ + ldrheq r8, [ip], #84 @ 0x54 │ │ │ │ + sbcseq r8, ip, ip, lsl r3 │ │ │ │ + sbcseq r8, ip, r8, ror #21 │ │ │ │ + sbcseq r8, ip, r4, lsr #16 │ │ │ │ + sbcseq r8, ip, r8, asr r5 │ │ │ │ + sbcseq r8, ip, r4, asr #5 │ │ │ │ + smullseq r8, ip, r0, sl │ │ │ │ + sbcseq r8, ip, r8, asr #15 │ │ │ │ + ldrsheq r8, [ip], #76 @ 0x4c │ │ │ │ + sbcseq r8, ip, ip, ror #4 │ │ │ │ + sbcseq r8, ip, r8, lsr sl │ │ │ │ + sbcseq r8, ip, ip, ror #14 │ │ │ │ + sbcseq r8, ip, r0, lsr #9 │ │ │ │ + sbcseq r8, ip, r4, lsl r2 │ │ │ │ + ldrsbeq r8, [ip], #28 │ │ │ │ + sbcseq r7, ip, r8, lsr pc │ │ │ │ + sbcseq r7, ip, ip, ror #24 │ │ │ │ + sbcseq r7, ip, r4, lsr #19 │ │ │ │ + sbcseq r8, ip, r0, lsl #3 │ │ │ │ + ldrsbeq r7, [ip], #236 @ 0xec │ │ │ │ + sbcseq r7, ip, r0, lsl ip │ │ │ │ + sbcseq r7, ip, ip, asr #18 │ │ │ │ + sbcseq r8, ip, r4, lsr #2 │ │ │ │ + sbcseq r7, ip, r0, lsl #29 │ │ │ │ + ldrheq r7, [ip], #180 @ 0xb4 │ │ │ │ + ldrsheq r7, [ip], #132 @ 0x84 │ │ │ │ + sbcseq r8, ip, r8, asr #1 │ │ │ │ + sbcseq r7, ip, r4, lsr #28 │ │ │ │ + sbcseq r7, ip, r8, asr fp │ │ │ │ + smullseq r7, ip, ip, r8 │ │ │ │ + sbcseq r8, ip, ip, rrx │ │ │ │ + sbcseq r7, ip, r8, asr #27 │ │ │ │ + ldrsheq r7, [ip], #172 @ 0xac │ │ │ │ + sbcseq r7, ip, r4, asr #16 │ │ │ │ + sbcseq r8, ip, r0, lsl r0 │ │ │ │ + sbcseq r7, ip, ip, ror #26 │ │ │ │ + sbcseq r7, ip, r0, lsr #21 │ │ │ │ + sbcseq r7, ip, ip, ror #15 │ │ │ │ + ldrheq r7, [ip], #248 @ 0xf8 │ │ │ │ + sbcseq r7, ip, r0, lsl sp │ │ │ │ + sbcseq r7, ip, r4, asr #20 │ │ │ │ + smullseq r7, ip, r4, r7 │ │ │ │ + sbcseq r7, ip, r0, ror #30 │ │ │ │ + ldrheq r7, [ip], #196 @ 0xc4 │ │ │ │ + sbcseq r7, ip, r8, ror #19 │ │ │ │ + sbcseq r7, ip, ip, lsr r7 │ │ │ │ + sbcseq r7, ip, r8, lsl #30 │ │ │ │ + sbcseq r7, ip, r8, asr ip │ │ │ │ + sbcseq r7, ip, ip, lsl #19 │ │ │ │ + sbcseq r7, ip, r4, ror #13 │ │ │ │ + ldrheq r7, [ip], #224 @ 0xe0 │ │ │ │ + ldrsheq r7, [ip], #188 @ 0xbc │ │ │ │ + sbcseq r7, ip, r0, lsr r9 │ │ │ │ + sbcseq r7, ip, ip, lsl #13 │ │ │ │ + sbcseq r7, ip, r8, asr lr │ │ │ │ + sbcseq r7, ip, r0, lsr #23 │ │ │ │ + ldr r0, [pc, #-828] @ 46c3f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 46c3dc │ │ │ │ + ldr r0, [pc, #-836] @ 46c3f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 46c3e0 │ │ │ │ + ldr r0, [pc, #-844] @ 46c3f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 46c3e4 │ │ │ │ + ldr r0, [pc, #-852] @ 46c3fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 46c3e8 │ │ │ │ + ldr r0, [pc, #-860] @ 46c400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 46c3ec │ │ │ │ + ldr r0, [pc, #-868] @ 46c404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 46c3f0 │ │ │ │ + ldr r0, [pc, #-876] @ 46c408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 46c3f4 │ │ │ │ + ldr r0, [pc, #-884] @ 46c40c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 46c3f8 │ │ │ │ + ldr r0, [pc, #-892] @ 46c410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 46c3fc │ │ │ │ + ldr r0, [pc, #-900] @ 46c414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 46c400 │ │ │ │ + ldr r0, [pc, #-908] @ 46c418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 46c404 │ │ │ │ + ldr r0, [pc, #-916] @ 46c41c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 46c408 │ │ │ │ + ldr r0, [pc, #-924] @ 46c420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 46c40c │ │ │ │ + ldr r0, [pc, #-932] @ 46c424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 46c410 │ │ │ │ + ldr r0, [pc, #-940] @ 46c428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 46c414 │ │ │ │ + ldr r0, [pc, #-948] @ 46c42c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 46c418 │ │ │ │ + ldr r0, [pc, #-956] @ 46c430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 46c41c │ │ │ │ + ldr r0, [pc, #-964] @ 46c434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 46c420 │ │ │ │ + ldr r0, [pc, #-972] @ 46c438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 46c424 │ │ │ │ + ldr r0, [pc, #-980] @ 46c43c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 46c428 │ │ │ │ + ldr r0, [pc, #-988] @ 46c440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 46c42c │ │ │ │ + ldr r0, [pc, #-996] @ 46c444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 46c430 │ │ │ │ + ldr r0, [pc, #-1004] @ 46c448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 46c434 │ │ │ │ + ldr r0, [pc, #-1012] @ 46c44c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 46c438 │ │ │ │ + ldr r0, [pc, #-1020] @ 46c450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 46c43c │ │ │ │ + ldr r0, [pc, #-1028] @ 46c454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 46c440 │ │ │ │ + ldr r0, [pc, #-1036] @ 46c458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 46c444 │ │ │ │ + ldr r0, [pc, #-1044] @ 46c45c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 46c448 │ │ │ │ + ldr r0, [pc, #-1052] @ 46c460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 46c44c │ │ │ │ + ldr r0, [pc, #-1060] @ 46c464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 46c450 │ │ │ │ + ldr r0, [pc, #-1068] @ 46c468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 46c454 │ │ │ │ + ldr r0, [pc, #-1076] @ 46c46c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 46c458 │ │ │ │ + ldr r0, [pc, #-1084] @ 46c470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 46c45c │ │ │ │ + ldr r0, [pc, #-1092] @ 46c474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 46c460 │ │ │ │ + ldr r0, [pc, #-1100] @ 46c478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 46c464 │ │ │ │ + ldr r0, [pc, #-1108] @ 46c47c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 46c468 │ │ │ │ + ldr r0, [pc, #-1116] @ 46c480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 46c46c │ │ │ │ + ldr r0, [pc, #-1124] @ 46c484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 46c470 │ │ │ │ + ldr r0, [pc, #-1132] @ 46c488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 46c474 │ │ │ │ + ldr r0, [pc, #-1140] @ 46c48c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 46c478 │ │ │ │ + ldr r0, [pc, #-1148] @ 46c490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 46c47c │ │ │ │ + ldr r0, [pc, #-1156] @ 46c494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 46c480 │ │ │ │ + ldr r0, [pc, #-1164] @ 46c498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 46c484 │ │ │ │ + ldr r0, [pc, #-1172] @ 46c49c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 46c488 │ │ │ │ + ldr r0, [pc, #-1180] @ 46c4a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 46c48c │ │ │ │ + ldr r0, [pc, #-1188] @ 46c4a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 46c490 │ │ │ │ + ldr r0, [pc, #-1196] @ 46c4a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 46c494 │ │ │ │ + ldr r0, [pc, #-1204] @ 46c4ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 46c498 │ │ │ │ + ldr r0, [pc, #-1212] @ 46c4b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 46c49c │ │ │ │ + ldr r0, [pc, #-1220] @ 46c4b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 46c4a0 │ │ │ │ + ldr r0, [pc, #-1228] @ 46c4b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 46c4a4 │ │ │ │ + ldr r0, [pc, #-1236] @ 46c4bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 46c4a8 │ │ │ │ + ldr r0, [pc, #-1244] @ 46c4c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 46c4ac │ │ │ │ + ldr r0, [pc, #-1252] @ 46c4c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 46c4b0 │ │ │ │ + ldr r0, [pc, #-1260] @ 46c4c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 46c4b4 │ │ │ │ + ldr r0, [pc, #-1268] @ 46c4cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 46c4b8 │ │ │ │ + ldr r0, [pc, #-1276] @ 46c4d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 46c4bc │ │ │ │ + ldr r0, [pc, #-1284] @ 46c4d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 46c4c0 │ │ │ │ + ldr r0, [pc, #-1292] @ 46c4d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 46c4c4 │ │ │ │ + ldr r0, [pc, #-1300] @ 46c4dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 46c4c8 │ │ │ │ + ldr r0, [pc, #-1308] @ 46c4e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 46c4cc │ │ │ │ + ldr r0, [pc, #-1316] @ 46c4e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 46c4d0 │ │ │ │ + ldr r0, [pc, #-1324] @ 46c4e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 46c4d4 │ │ │ │ + ldr r0, [pc, #-1332] @ 46c4ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 46c4d8 │ │ │ │ + ldr r0, [pc, #-1340] @ 46c4f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 46c4dc │ │ │ │ + ldr r0, [pc, #-1348] @ 46c4f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 46c4e0 │ │ │ │ + ldr r0, [pc, #-1356] @ 46c4f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 46c4e4 │ │ │ │ + ldr r0, [pc, #-1364] @ 46c4fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 46c4e8 │ │ │ │ + ldr r0, [pc, #-1372] @ 46c500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 46c4ec │ │ │ │ + ldr r0, [pc, #-1380] @ 46c504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 46c4f0 │ │ │ │ + ldr r0, [pc, #-1388] @ 46c508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 46c4f4 │ │ │ │ + ldr r0, [pc, #-1396] @ 46c50c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 46c4f8 │ │ │ │ + ldr r0, [pc, #-1404] @ 46c510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 46c4fc │ │ │ │ + ldr r0, [pc, #-1412] @ 46c514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 46c500 │ │ │ │ + ldr r0, [pc, #-1420] @ 46c518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 46c504 │ │ │ │ + ldr r0, [pc, #-1428] @ 46c51c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 46c508 │ │ │ │ + ldr r0, [pc, #-1436] @ 46c520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 46c50c │ │ │ │ + ldr r0, [pc, #-1444] @ 46c524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 46c510 │ │ │ │ + ldr r0, [pc, #-1452] @ 46c528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 46c514 │ │ │ │ + ldr r0, [pc, #-1460] @ 46c52c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 46c518 │ │ │ │ + ldr r0, [pc, #-1468] @ 46c530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 46c51c │ │ │ │ + ldr r0, [pc, #-1476] @ 46c534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 46c520 │ │ │ │ + ldr r0, [pc, #-1484] @ 46c538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 46c524 │ │ │ │ + ldr r0, [pc, #-1492] @ 46c53c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 46c528 │ │ │ │ + ldr r0, [pc, #-1500] @ 46c540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 46c52c │ │ │ │ + ldr r0, [pc, #-1508] @ 46c544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 46c530 │ │ │ │ + ldr r0, [pc, #-1516] @ 46c548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 46c534 │ │ │ │ + ldr r0, [pc, #-1524] @ 46c54c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 46c538 │ │ │ │ + ldr r0, [pc, #-1532] @ 46c550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 46c53c │ │ │ │ + ldr r0, [pc, #-1540] @ 46c554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 46c540 │ │ │ │ + ldr r0, [pc, #-1548] @ 46c558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 46c544 │ │ │ │ + ldr r0, [pc, #-1556] @ 46c55c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 46c548 │ │ │ │ + ldr r0, [pc, #-1564] @ 46c560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 46c54c │ │ │ │ + ldr r0, [pc, #-1572] @ 46c564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 46c550 │ │ │ │ + ldr r0, [pc, #-1580] @ 46c568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 46c554 │ │ │ │ + ldr r0, [pc, #-1588] @ 46c56c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 46c558 │ │ │ │ + ldr r0, [pc, #-1596] @ 46c570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 46c55c │ │ │ │ + ldr r0, [pc, #-1604] @ 46c574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 46c560 │ │ │ │ + ldr r0, [pc, #-1612] @ 46c578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 46c564 │ │ │ │ + ldr r0, [pc, #-1620] @ 46c57c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 46c568 │ │ │ │ + ldr r0, [pc, #-1628] @ 46c580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 46c56c │ │ │ │ + ldr r0, [pc, #-1636] @ 46c584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 46c570 │ │ │ │ + ldr r0, [pc, #-1644] @ 46c588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 46c574 │ │ │ │ + ldr r0, [pc, #-1652] @ 46c58c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 46c578 │ │ │ │ + ldr r0, [pc, #-1660] @ 46c590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 46c57c │ │ │ │ + ldr r0, [pc, #-1668] @ 46c594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 46c580 │ │ │ │ + ldr r0, [pc, #-1676] @ 46c598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 46c584 │ │ │ │ + ldr r0, [pc, #-1684] @ 46c59c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 46c588 │ │ │ │ + ldr r0, [pc, #-1692] @ 46c5a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 46c58c │ │ │ │ + ldr r0, [pc, #-1700] @ 46c5a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 46c590 │ │ │ │ + ldr r0, [pc, #-1708] @ 46c5a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 46c594 │ │ │ │ + ldr r0, [pc, #-1716] @ 46c5ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 46c598 │ │ │ │ + ldr r0, [pc, #-1724] @ 46c5b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 46c59c │ │ │ │ + ldr r0, [pc, #-1732] @ 46c5b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 46c5a0 │ │ │ │ + ldr r0, [pc, #-1740] @ 46c5b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 46c5a4 │ │ │ │ + ldr r0, [pc, #-1748] @ 46c5bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 46c5a8 │ │ │ │ + ldr r0, [pc, #-1756] @ 46c5c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 46c5ac │ │ │ │ + ldr r0, [pc, #-1764] @ 46c5c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 46c5b0 │ │ │ │ + ldr r0, [pc, #-1772] @ 46c5c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 46c5b4 │ │ │ │ + ldr r0, [pc, #-1780] @ 46c5cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 46c5b8 │ │ │ │ + ldr r0, [pc, #-1788] @ 46c5d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 46c5bc │ │ │ │ + ldr r0, [pc, #-1796] @ 46c5d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 46c5c0 │ │ │ │ + ldr r0, [pc, #-1804] @ 46c5d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 46c5c4 │ │ │ │ + ldr r0, [pc, #-1812] @ 46c5dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 46c5c8 │ │ │ │ + ldr r0, [pc, #-1820] @ 46c5e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 46c5cc │ │ │ │ + ldr r0, [pc, #-1828] @ 46c5e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 46c5d0 │ │ │ │ + ldr r0, [pc, #-1836] @ 46c5e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 46c5d4 │ │ │ │ + ldr r0, [pc, #-1844] @ 46c5ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 46c5d8 │ │ │ │ + ldr r0, [pc, #-1852] @ 46c5f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 46c5dc │ │ │ │ + ldr r0, [pc, #-1860] @ 46c5f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 46c5e0 │ │ │ │ + ldr r0, [pc, #-1868] @ 46c5f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 46c5e4 │ │ │ │ + ldr r0, [pc, #-1876] @ 46c5fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 46c5e8 │ │ │ │ + ldr r0, [pc, #-1884] @ 46c600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 46c5ec │ │ │ │ + ldr r0, [pc, #-1892] @ 46c604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 46c5f0 │ │ │ │ + ldr r0, [pc, #-1900] @ 46c608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 46c5f4 │ │ │ │ + ldr r0, [pc, #-1908] @ 46c60c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 46c5f8 │ │ │ │ + ldr r0, [pc, #-1916] @ 46c610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 46c5fc │ │ │ │ + ldr r0, [pc, #-1924] @ 46c614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 46c600 │ │ │ │ + ldr r0, [pc, #-1932] @ 46c618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 46c604 │ │ │ │ + ldr r0, [pc, #-1940] @ 46c61c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 46c608 │ │ │ │ + ldr r0, [pc, #-1948] @ 46c620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 46c60c │ │ │ │ + ldr r0, [pc, #-1956] @ 46c624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 46c610 │ │ │ │ + ldr r0, [pc, #-1964] @ 46c628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 46c614 │ │ │ │ + ldr r0, [pc, #-1972] @ 46c62c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 46c618 │ │ │ │ + ldr r0, [pc, #-1980] @ 46c630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 46c61c │ │ │ │ + ldr r0, [pc, #-1988] @ 46c634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 46c620 │ │ │ │ + ldr r0, [pc, #-1996] @ 46c638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 46c624 │ │ │ │ + ldr r0, [pc, #-2004] @ 46c63c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 46c628 │ │ │ │ + ldr r0, [pc, #-2012] @ 46c640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 46c62c │ │ │ │ + ldr r0, [pc, #-2020] @ 46c644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 46c630 │ │ │ │ + ldr r0, [pc, #-2028] @ 46c648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 46c634 │ │ │ │ + ldr r0, [pc, #-2036] @ 46c64c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 46c638 │ │ │ │ + ldr r0, [pc, #-2044] @ 46c650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 46c63c │ │ │ │ + ldr r0, [pc, #-2052] @ 46c654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 46c640 │ │ │ │ + ldr r0, [pc, #-2060] @ 46c658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 46c644 │ │ │ │ + ldr r0, [pc, #-2068] @ 46c65c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 46c648 │ │ │ │ + ldr r0, [pc, #-2076] @ 46c660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 46c64c │ │ │ │ + ldr r0, [pc, #-2084] @ 46c664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 46c650 │ │ │ │ + ldr r0, [pc, #-2092] @ 46c668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 46c654 │ │ │ │ + ldr r0, [pc, #-2100] @ 46c66c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 46c658 │ │ │ │ + ldr r0, [pc, #-2108] @ 46c670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 46c65c │ │ │ │ + ldr r0, [pc, #-2116] @ 46c674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 46c660 │ │ │ │ + ldr r0, [pc, #-2124] @ 46c678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 46c664 │ │ │ │ + ldr r0, [pc, #-2132] @ 46c67c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 46c668 │ │ │ │ + ldr r0, [pc, #-2140] @ 46c680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 46c66c │ │ │ │ + ldr r0, [pc, #-2148] @ 46c684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 46c670 │ │ │ │ + ldr r0, [pc, #-2156] @ 46c688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 46c674 │ │ │ │ + ldr r0, [pc, #-2164] @ 46c68c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 46c678 │ │ │ │ + ldr r0, [pc, #-2172] @ 46c690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 46c67c │ │ │ │ + ldr r0, [pc, #-2180] @ 46c694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 46c680 │ │ │ │ + ldr r0, [pc, #-2188] @ 46c698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 46c684 │ │ │ │ + ldr r0, [pc, #-2196] @ 46c69c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 46c688 │ │ │ │ + ldr r0, [pc, #-2204] @ 46c6a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 46c68c │ │ │ │ + ldr r0, [pc, #-2212] @ 46c6a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 46c690 │ │ │ │ + ldr r0, [pc, #-2220] @ 46c6a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 46c694 │ │ │ │ + ldr r0, [pc, #-2228] @ 46c6ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 46c698 │ │ │ │ + ldr r0, [pc, #-2236] @ 46c6b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 46c69c │ │ │ │ + ldr r0, [pc, #-2244] @ 46c6b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 46c6a0 │ │ │ │ + ldr r0, [pc, #-2252] @ 46c6b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 46c6a4 │ │ │ │ + ldr r0, [pc, #-2260] @ 46c6bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 46c6a8 │ │ │ │ + ldr r0, [pc, #-2268] @ 46c6c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 46c6ac │ │ │ │ + ldr r0, [pc, #-2276] @ 46c6c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 46c6b0 │ │ │ │ + ldr r0, [pc, #-2284] @ 46c6c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 46c6b4 │ │ │ │ + ldr r0, [pc, #-2292] @ 46c6cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 46c6b8 │ │ │ │ + ldr r0, [pc, #-2300] @ 46c6d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 46c6bc │ │ │ │ + ldr r0, [pc, #-2308] @ 46c6d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 46c6c0 │ │ │ │ + ldr r0, [pc, #-2316] @ 46c6d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 46c6c4 │ │ │ │ + ldr r0, [pc, #-2324] @ 46c6dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 46c6c8 │ │ │ │ + ldr r0, [pc, #-2332] @ 46c6e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 46c6cc │ │ │ │ + ldr r0, [pc, #-2340] @ 46c6e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 46c6d0 │ │ │ │ + ldr r0, [pc, #-2348] @ 46c6e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 46c6d4 │ │ │ │ + ldr r0, [pc, #-2356] @ 46c6ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 46c6d8 │ │ │ │ + ldr r0, [pc, #-2364] @ 46c6f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 46c6dc │ │ │ │ + ldr r0, [pc, #-2372] @ 46c6f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 46c6e0 │ │ │ │ + ldr r0, [pc, #-2380] @ 46c6f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 46c6e4 │ │ │ │ + ldr r0, [pc, #-2388] @ 46c6fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 46c6e8 │ │ │ │ + ldr r0, [pc, #-2396] @ 46c700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 46c6ec │ │ │ │ + ldr r0, [pc, #-2404] @ 46c704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 46c6f0 │ │ │ │ + ldr r0, [pc, #-2412] @ 46c708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 46c6f4 │ │ │ │ + ldr r0, [pc, #-2420] @ 46c70c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 46c6f8 │ │ │ │ + ldr r0, [pc, #-2428] @ 46c710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 46c6fc │ │ │ │ + ldr r0, [pc, #-2436] @ 46c714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 46c700 │ │ │ │ + ldr r0, [pc, #-2444] @ 46c718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 46c704 │ │ │ │ + ldr r0, [pc, #-2452] @ 46c71c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 46c708 │ │ │ │ + ldr r0, [pc, #-2460] @ 46c720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 46da38 │ │ │ │ + ldr r0, [pc, #2440] @ 46da50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 46da3c │ │ │ │ + ldr r0, [pc, #2432] @ 46da54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 46da40 │ │ │ │ + ldr r0, [pc, #2424] @ 46da58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 46da44 │ │ │ │ + ldr r0, [pc, #2416] @ 46da5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 46da48 │ │ │ │ + ldr r0, [pc, #2408] @ 46da60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 46da4c │ │ │ │ + ldr r0, [pc, #2400] @ 46da64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 46da50 │ │ │ │ + ldr r0, [pc, #2392] @ 46da68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 46da54 │ │ │ │ + ldr r0, [pc, #2384] @ 46da6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 46da58 │ │ │ │ + ldr r0, [pc, #2376] @ 46da70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 46da5c │ │ │ │ + ldr r0, [pc, #2368] @ 46da74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 46da60 │ │ │ │ + ldr r0, [pc, #2360] @ 46da78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 46da64 │ │ │ │ + ldr r0, [pc, #2352] @ 46da7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 46da68 │ │ │ │ + ldr r0, [pc, #2344] @ 46da80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 46da6c │ │ │ │ + ldr r0, [pc, #2336] @ 46da84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 46da70 │ │ │ │ + ldr r0, [pc, #2328] @ 46da88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 46da74 │ │ │ │ + ldr r0, [pc, #2320] @ 46da8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 46da78 │ │ │ │ + ldr r0, [pc, #2312] @ 46da90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 46da7c │ │ │ │ + ldr r0, [pc, #2304] @ 46da94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 46da80 │ │ │ │ + ldr r0, [pc, #2296] @ 46da98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 46da84 │ │ │ │ + ldr r0, [pc, #2288] @ 46da9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 46da88 │ │ │ │ + ldr r0, [pc, #2280] @ 46daa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 46da8c │ │ │ │ + ldr r0, [pc, #2272] @ 46daa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 46da90 │ │ │ │ + ldr r0, [pc, #2264] @ 46daa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 46da94 │ │ │ │ + ldr r0, [pc, #2256] @ 46daac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 46da98 │ │ │ │ + ldr r0, [pc, #2248] @ 46dab0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 46da9c │ │ │ │ + ldr r0, [pc, #2240] @ 46dab4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 46daa0 │ │ │ │ + ldr r0, [pc, #2232] @ 46dab8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 46daa4 │ │ │ │ + ldr r0, [pc, #2224] @ 46dabc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 46daa8 │ │ │ │ + ldr r0, [pc, #2216] @ 46dac0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 46daac │ │ │ │ + ldr r0, [pc, #2208] @ 46dac4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 46dab0 │ │ │ │ + ldr r0, [pc, #2200] @ 46dac8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 46dab4 │ │ │ │ + ldr r0, [pc, #2192] @ 46dacc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 46dab8 │ │ │ │ + ldr r0, [pc, #2184] @ 46dad0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 46dabc │ │ │ │ + ldr r0, [pc, #2176] @ 46dad4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 46dac0 │ │ │ │ + ldr r0, [pc, #2168] @ 46dad8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 46dac4 │ │ │ │ + ldr r0, [pc, #2160] @ 46dadc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 46dac8 │ │ │ │ + ldr r0, [pc, #2152] @ 46dae0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 46dacc │ │ │ │ + ldr r0, [pc, #2144] @ 46dae4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 46dad0 │ │ │ │ + ldr r0, [pc, #2136] @ 46dae8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 46dad4 │ │ │ │ + ldr r0, [pc, #2128] @ 46daec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 46dad8 │ │ │ │ + ldr r0, [pc, #2120] @ 46daf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 46dadc │ │ │ │ + ldr r0, [pc, #2112] @ 46daf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 46dae0 │ │ │ │ + ldr r0, [pc, #2104] @ 46daf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 46dae4 │ │ │ │ + ldr r0, [pc, #2096] @ 46dafc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 46dae8 │ │ │ │ + ldr r0, [pc, #2088] @ 46db00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 46daec │ │ │ │ + ldr r0, [pc, #2080] @ 46db04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 46daf0 │ │ │ │ + ldr r0, [pc, #2072] @ 46db08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 46daf4 │ │ │ │ + ldr r0, [pc, #2064] @ 46db0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 46daf8 │ │ │ │ + ldr r0, [pc, #2056] @ 46db10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 46dafc │ │ │ │ + ldr r0, [pc, #2048] @ 46db14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 46db00 │ │ │ │ + ldr r0, [pc, #2040] @ 46db18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 46db04 │ │ │ │ + ldr r0, [pc, #2032] @ 46db1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 46db08 │ │ │ │ + ldr r0, [pc, #2024] @ 46db20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 46db0c │ │ │ │ + ldr r0, [pc, #2016] @ 46db24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 46db10 │ │ │ │ + ldr r0, [pc, #2008] @ 46db28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 46db14 │ │ │ │ + ldr r0, [pc, #2000] @ 46db2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 46db18 │ │ │ │ + ldr r0, [pc, #1992] @ 46db30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 46db1c │ │ │ │ + ldr r0, [pc, #1984] @ 46db34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 46db20 │ │ │ │ + ldr r0, [pc, #1976] @ 46db38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 46db24 │ │ │ │ + ldr r0, [pc, #1968] @ 46db3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 46db28 │ │ │ │ + ldr r0, [pc, #1960] @ 46db40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 46db2c │ │ │ │ + ldr r0, [pc, #1952] @ 46db44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 46db30 │ │ │ │ + ldr r0, [pc, #1944] @ 46db48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 46db34 │ │ │ │ + ldr r0, [pc, #1936] @ 46db4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 46db38 │ │ │ │ + ldr r0, [pc, #1928] @ 46db50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 46db3c │ │ │ │ + ldr r0, [pc, #1920] @ 46db54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 46db40 │ │ │ │ + ldr r0, [pc, #1912] @ 46db58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 46db44 │ │ │ │ + ldr r0, [pc, #1904] @ 46db5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 46db48 │ │ │ │ + ldr r0, [pc, #1896] @ 46db60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 46db4c │ │ │ │ + ldr r0, [pc, #1888] @ 46db64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 46db50 │ │ │ │ + ldr r0, [pc, #1880] @ 46db68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 46db54 │ │ │ │ + ldr r0, [pc, #1872] @ 46db6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 46db58 │ │ │ │ + ldr r0, [pc, #1864] @ 46db70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 46db5c │ │ │ │ + ldr r0, [pc, #1856] @ 46db74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 46db60 │ │ │ │ + ldr r0, [pc, #1848] @ 46db78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 46db64 │ │ │ │ + ldr r0, [pc, #1840] @ 46db7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 46db68 │ │ │ │ + ldr r0, [pc, #1832] @ 46db80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 46db6c │ │ │ │ + ldr r0, [pc, #1824] @ 46db84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 46db70 │ │ │ │ + ldr r0, [pc, #1816] @ 46db88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 46db74 │ │ │ │ + ldr r0, [pc, #1808] @ 46db8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 46db78 │ │ │ │ + ldr r0, [pc, #1800] @ 46db90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 46db7c │ │ │ │ + ldr r0, [pc, #1792] @ 46db94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 46db80 │ │ │ │ + ldr r0, [pc, #1784] @ 46db98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 46db84 │ │ │ │ + ldr r0, [pc, #1776] @ 46db9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 46db88 │ │ │ │ + ldr r0, [pc, #1768] @ 46dba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 46db8c │ │ │ │ + ldr r0, [pc, #1760] @ 46dba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 46db90 │ │ │ │ + ldr r0, [pc, #1752] @ 46dba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 46db94 │ │ │ │ + ldr r0, [pc, #1744] @ 46dbac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 46db98 │ │ │ │ + ldr r0, [pc, #1736] @ 46dbb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 46db9c │ │ │ │ + ldr r0, [pc, #1728] @ 46dbb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 46dba0 │ │ │ │ + ldr r0, [pc, #1720] @ 46dbb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 46dba4 │ │ │ │ + ldr r0, [pc, #1712] @ 46dbbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 46dba8 │ │ │ │ + ldr r0, [pc, #1704] @ 46dbc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 46dbac │ │ │ │ + ldr r0, [pc, #1696] @ 46dbc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 46dbb0 │ │ │ │ + ldr r0, [pc, #1688] @ 46dbc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 46dbb4 │ │ │ │ + ldr r0, [pc, #1680] @ 46dbcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 46dbb8 │ │ │ │ + ldr r0, [pc, #1672] @ 46dbd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 46dbbc │ │ │ │ + ldr r0, [pc, #1664] @ 46dbd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 46dbc0 │ │ │ │ + ldr r0, [pc, #1656] @ 46dbd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 46dbc4 │ │ │ │ + ldr r0, [pc, #1648] @ 46dbdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 46dbc8 │ │ │ │ + ldr r0, [pc, #1640] @ 46dbe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 46dbcc │ │ │ │ + ldr r0, [pc, #1632] @ 46dbe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 46dbd0 │ │ │ │ + ldr r0, [pc, #1624] @ 46dbe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 46dbd4 │ │ │ │ + ldr r0, [pc, #1616] @ 46dbec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 46dbd8 │ │ │ │ + ldr r0, [pc, #1608] @ 46dbf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 46dbdc │ │ │ │ + ldr r0, [pc, #1600] @ 46dbf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 46dbe0 │ │ │ │ + ldr r0, [pc, #1592] @ 46dbf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 46dbe4 │ │ │ │ + ldr r0, [pc, #1584] @ 46dbfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 46dbe8 │ │ │ │ + ldr r0, [pc, #1576] @ 46dc00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 46dbec │ │ │ │ + ldr r0, [pc, #1568] @ 46dc04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 46dbf0 │ │ │ │ + ldr r0, [pc, #1560] @ 46dc08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 46dbf4 │ │ │ │ + ldr r0, [pc, #1552] @ 46dc0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 46dbf8 │ │ │ │ + ldr r0, [pc, #1544] @ 46dc10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 46dbfc │ │ │ │ + ldr r0, [pc, #1536] @ 46dc14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 46dc00 │ │ │ │ + ldr r0, [pc, #1528] @ 46dc18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 46dc04 │ │ │ │ + ldr r0, [pc, #1520] @ 46dc1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 46dc08 │ │ │ │ + ldr r0, [pc, #1512] @ 46dc20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 46dc0c │ │ │ │ + ldr r0, [pc, #1504] @ 46dc24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 46dc10 │ │ │ │ + ldr r0, [pc, #1496] @ 46dc28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 46dc14 │ │ │ │ + ldr r0, [pc, #1488] @ 46dc2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 46dc18 │ │ │ │ + ldr r0, [pc, #1480] @ 46dc30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 46dc1c │ │ │ │ + ldr r0, [pc, #1472] @ 46dc34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 46dc20 │ │ │ │ + ldr r0, [pc, #1464] @ 46dc38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 46dc24 │ │ │ │ + ldr r0, [pc, #1456] @ 46dc3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 46dc28 │ │ │ │ + ldr r0, [pc, #1448] @ 46dc40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 46dc2c │ │ │ │ + ldr r0, [pc, #1440] @ 46dc44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 46dc30 │ │ │ │ + ldr r0, [pc, #1432] @ 46dc48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 46dc34 │ │ │ │ + ldr r0, [pc, #1424] @ 46dc4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 46dc38 │ │ │ │ + ldr r0, [pc, #1416] @ 46dc50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 46dc3c │ │ │ │ + ldr r0, [pc, #1408] @ 46dc54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 46dc40 │ │ │ │ + ldr r0, [pc, #1400] @ 46dc58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 46dc44 │ │ │ │ + ldr r0, [pc, #1392] @ 46dc5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 46dc48 │ │ │ │ + ldr r0, [pc, #1384] @ 46dc60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 46dc4c │ │ │ │ + ldr r0, [pc, #1376] @ 46dc64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 46dc50 │ │ │ │ + ldr r0, [pc, #1368] @ 46dc68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 46dc54 │ │ │ │ + ldr r0, [pc, #1360] @ 46dc6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 46dc58 │ │ │ │ + ldr r0, [pc, #1352] @ 46dc70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 46dc5c │ │ │ │ + ldr r0, [pc, #1344] @ 46dc74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 46dc60 │ │ │ │ + ldr r0, [pc, #1336] @ 46dc78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 46dc64 │ │ │ │ + ldr r0, [pc, #1328] @ 46dc7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 46dc68 │ │ │ │ + ldr r0, [pc, #1320] @ 46dc80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 46dc6c │ │ │ │ + ldr r0, [pc, #1312] @ 46dc84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 46dc70 │ │ │ │ + ldr r0, [pc, #1304] @ 46dc88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 46dc74 │ │ │ │ + ldr r0, [pc, #1296] @ 46dc8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 46dc78 │ │ │ │ + ldr r0, [pc, #1288] @ 46dc90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 46dc7c │ │ │ │ + ldr r0, [pc, #1280] @ 46dc94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 46dc80 │ │ │ │ + ldr r0, [pc, #1272] @ 46dc98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 46dc84 │ │ │ │ + ldr r0, [pc, #1264] @ 46dc9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 46dc88 │ │ │ │ + ldr r0, [pc, #1256] @ 46dca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 46dc8c │ │ │ │ + ldr r0, [pc, #1248] @ 46dca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 46dc90 │ │ │ │ + ldr r0, [pc, #1240] @ 46dca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 46dc94 │ │ │ │ + ldr r0, [pc, #1232] @ 46dcac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 46dc98 │ │ │ │ + ldr r0, [pc, #1224] @ 46dcb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 46dc9c │ │ │ │ + ldr r0, [pc, #1216] @ 46dcb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 46dca0 │ │ │ │ + ldr r0, [pc, #1208] @ 46dcb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 46dca4 │ │ │ │ + ldr r0, [pc, #1200] @ 46dcbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 46dca8 │ │ │ │ + ldr r0, [pc, #1192] @ 46dcc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 46dcac │ │ │ │ + ldr r0, [pc, #1184] @ 46dcc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 46dcb0 │ │ │ │ + ldr r0, [pc, #1176] @ 46dcc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 46dcb4 │ │ │ │ + ldr r0, [pc, #1168] @ 46dccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 46dcb8 │ │ │ │ + ldr r0, [pc, #1160] @ 46dcd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 46dcbc │ │ │ │ + ldr r0, [pc, #1152] @ 46dcd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 46dcc0 │ │ │ │ + ldr r0, [pc, #1144] @ 46dcd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 46dcc4 │ │ │ │ + ldr r0, [pc, #1136] @ 46dcdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 46dcc8 │ │ │ │ + ldr r0, [pc, #1128] @ 46dce0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 46dccc │ │ │ │ + ldr r0, [pc, #1120] @ 46dce4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 46dcd0 │ │ │ │ + ldr r0, [pc, #1112] @ 46dce8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 46dcd4 │ │ │ │ + ldr r0, [pc, #1104] @ 46dcec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 46dcd8 │ │ │ │ + ldr r0, [pc, #1096] @ 46dcf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 46dcdc │ │ │ │ + ldr r0, [pc, #1088] @ 46dcf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 46dce0 │ │ │ │ + ldr r0, [pc, #1080] @ 46dcf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 46dce4 │ │ │ │ + ldr r0, [pc, #1072] @ 46dcfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 46dce8 │ │ │ │ + ldr r0, [pc, #1064] @ 46dd00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 46dcec │ │ │ │ + ldr r0, [pc, #1056] @ 46dd04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 46dcf0 │ │ │ │ + ldr r0, [pc, #1048] @ 46dd08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 46dcf4 │ │ │ │ + ldr r0, [pc, #1040] @ 46dd0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 46dcf8 │ │ │ │ + ldr r0, [pc, #1032] @ 46dd10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 46dcfc │ │ │ │ + ldr r0, [pc, #1024] @ 46dd14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 46dd00 │ │ │ │ + ldr r0, [pc, #1016] @ 46dd18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 46dd04 │ │ │ │ + ldr r0, [pc, #1008] @ 46dd1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 46dd08 │ │ │ │ + ldr r0, [pc, #1000] @ 46dd20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 46dd0c │ │ │ │ + ldr r0, [pc, #992] @ 46dd24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 46dd10 │ │ │ │ + ldr r0, [pc, #984] @ 46dd28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 46dd14 │ │ │ │ + ldr r0, [pc, #976] @ 46dd2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 46dd18 │ │ │ │ + ldr r0, [pc, #968] @ 46dd30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 46dd1c │ │ │ │ + ldr r0, [pc, #960] @ 46dd34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 46dd20 │ │ │ │ + ldr r0, [pc, #952] @ 46dd38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 46dd24 │ │ │ │ + ldr r0, [pc, #944] @ 46dd3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 46dd28 │ │ │ │ + ldr r0, [pc, #936] @ 46dd40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 46dd2c │ │ │ │ + ldr r0, [pc, #928] @ 46dd44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 46dd30 │ │ │ │ + ldr r0, [pc, #920] @ 46dd48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 46dd34 │ │ │ │ + ldr r0, [pc, #912] @ 46dd4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 46dd38 │ │ │ │ + ldr r0, [pc, #904] @ 46dd50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 46dd3c │ │ │ │ + ldr r0, [pc, #896] @ 46dd54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 46dd40 │ │ │ │ + ldr r0, [pc, #888] @ 46dd58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 46dd44 │ │ │ │ + ldr r0, [pc, #880] @ 46dd5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 46dd48 │ │ │ │ + ldr r0, [pc, #872] @ 46dd60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 46dd4c │ │ │ │ + ldr r0, [pc, #864] @ 46dd64